TimeQuest Timing Analyzer report for start_5
Sat Aug 19 11:36:27 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK_50'
 13. Slow 1200mV 85C Model Hold: 'CLK_50'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_50'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'CLK_50'
 27. Slow 1200mV 0C Model Hold: 'CLK_50'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_50'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'CLK_50'
 40. Fast 1200mV 0C Model Hold: 'CLK_50'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_50'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; start_5                                             ;
; Device Family      ; Cyclone III                                         ;
; Device Name        ; EP3C16F484C6                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ; < 0.1%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; CLK_50     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 289.77 MHz ; 250.0 MHz       ; CLK_50     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; CLK_50 ; -2.451 ; -88.105           ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; CLK_50 ; 0.394 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; CLK_50 ; -3.000 ; -41.000                         ;
+--------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_50'                                                                                                          ;
+--------+---------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.451 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[25]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.385      ;
; -2.451 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[17]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.385      ;
; -2.451 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[16]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.385      ;
; -2.451 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[23]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.385      ;
; -2.451 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[18]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.385      ;
; -2.451 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[19]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.385      ;
; -2.451 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[20]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.385      ;
; -2.451 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[21]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.385      ;
; -2.451 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[22]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.385      ;
; -2.451 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[27]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.385      ;
; -2.451 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[24]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.385      ;
; -2.451 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[26]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.385      ;
; -2.451 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[28]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.385      ;
; -2.451 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[30]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.385      ;
; -2.451 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[31]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.385      ;
; -2.416 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[25]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.350      ;
; -2.416 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[17]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.350      ;
; -2.416 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[16]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.350      ;
; -2.416 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[23]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.350      ;
; -2.416 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[18]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.350      ;
; -2.416 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[19]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.350      ;
; -2.416 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[20]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.350      ;
; -2.416 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[21]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.350      ;
; -2.416 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[22]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.350      ;
; -2.416 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[27]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.350      ;
; -2.416 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[24]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.350      ;
; -2.416 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[26]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.350      ;
; -2.416 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[28]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.350      ;
; -2.416 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[30]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.350      ;
; -2.416 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[31]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.350      ;
; -2.346 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[25]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.280      ;
; -2.346 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[17]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.280      ;
; -2.346 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[16]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.280      ;
; -2.346 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[23]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.280      ;
; -2.346 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[18]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.280      ;
; -2.346 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[19]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.280      ;
; -2.346 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[20]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.280      ;
; -2.346 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[21]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.280      ;
; -2.346 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[22]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.280      ;
; -2.346 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[27]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.280      ;
; -2.346 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[24]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.280      ;
; -2.346 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[26]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.280      ;
; -2.346 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[28]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.280      ;
; -2.346 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[30]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.280      ;
; -2.346 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[31]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.280      ;
; -2.345 ; cnt_sync:inst1|CNTVAL[24] ; shift_reg_SIPO_dir:inst2|shift_R[4] ; CLK_50       ; CLK_50      ; 1.000        ; -0.059     ; 3.281      ;
; -2.345 ; cnt_sync:inst1|CNTVAL[24] ; shift_reg_SIPO_dir:inst2|shift_R[5] ; CLK_50       ; CLK_50      ; 1.000        ; -0.059     ; 3.281      ;
; -2.345 ; cnt_sync:inst1|CNTVAL[24] ; shift_reg_SIPO_dir:inst2|shift_R[1] ; CLK_50       ; CLK_50      ; 1.000        ; -0.059     ; 3.281      ;
; -2.345 ; cnt_sync:inst1|CNTVAL[24] ; shift_reg_SIPO_dir:inst2|shift_R[0] ; CLK_50       ; CLK_50      ; 1.000        ; -0.059     ; 3.281      ;
; -2.319 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[25]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.253      ;
; -2.319 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[17]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.253      ;
; -2.319 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[16]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.253      ;
; -2.319 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[23]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.253      ;
; -2.319 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[18]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.253      ;
; -2.319 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[19]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.253      ;
; -2.319 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[20]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.253      ;
; -2.319 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[21]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.253      ;
; -2.319 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[22]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.253      ;
; -2.319 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[27]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.253      ;
; -2.319 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[24]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.253      ;
; -2.319 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[26]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.253      ;
; -2.319 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[28]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.253      ;
; -2.319 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[30]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.253      ;
; -2.319 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[31]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.253      ;
; -2.313 ; cnt_sync:inst1|CNTVAL[23] ; shift_reg_SIPO_dir:inst2|shift_R[4] ; CLK_50       ; CLK_50      ; 1.000        ; -0.059     ; 3.249      ;
; -2.313 ; cnt_sync:inst1|CNTVAL[23] ; shift_reg_SIPO_dir:inst2|shift_R[5] ; CLK_50       ; CLK_50      ; 1.000        ; -0.059     ; 3.249      ;
; -2.313 ; cnt_sync:inst1|CNTVAL[23] ; shift_reg_SIPO_dir:inst2|shift_R[1] ; CLK_50       ; CLK_50      ; 1.000        ; -0.059     ; 3.249      ;
; -2.313 ; cnt_sync:inst1|CNTVAL[23] ; shift_reg_SIPO_dir:inst2|shift_R[0] ; CLK_50       ; CLK_50      ; 1.000        ; -0.059     ; 3.249      ;
; -2.285 ; cnt_sync:inst1|CNTVAL[28] ; shift_reg_SIPO_dir:inst2|shift_R[4] ; CLK_50       ; CLK_50      ; 1.000        ; -0.059     ; 3.221      ;
; -2.285 ; cnt_sync:inst1|CNTVAL[28] ; shift_reg_SIPO_dir:inst2|shift_R[5] ; CLK_50       ; CLK_50      ; 1.000        ; -0.059     ; 3.221      ;
; -2.285 ; cnt_sync:inst1|CNTVAL[28] ; shift_reg_SIPO_dir:inst2|shift_R[1] ; CLK_50       ; CLK_50      ; 1.000        ; -0.059     ; 3.221      ;
; -2.285 ; cnt_sync:inst1|CNTVAL[28] ; shift_reg_SIPO_dir:inst2|shift_R[0] ; CLK_50       ; CLK_50      ; 1.000        ; -0.059     ; 3.221      ;
; -2.285 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[25]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.219      ;
; -2.285 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[17]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.219      ;
; -2.285 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[16]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.219      ;
; -2.285 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[23]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.219      ;
; -2.285 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[18]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.219      ;
; -2.285 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[19]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.219      ;
; -2.285 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[20]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.219      ;
; -2.285 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[21]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.219      ;
; -2.285 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[22]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.219      ;
; -2.285 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[27]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.219      ;
; -2.285 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[24]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.219      ;
; -2.285 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[26]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.219      ;
; -2.285 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[28]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.219      ;
; -2.285 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[30]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.219      ;
; -2.285 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[31]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.219      ;
; -2.245 ; cnt_sync:inst1|CNTVAL[28] ; cnt_sync:inst1|CNTVAL[25]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.179      ;
; -2.245 ; cnt_sync:inst1|CNTVAL[28] ; cnt_sync:inst1|CNTVAL[17]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.179      ;
; -2.245 ; cnt_sync:inst1|CNTVAL[28] ; cnt_sync:inst1|CNTVAL[16]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.179      ;
; -2.245 ; cnt_sync:inst1|CNTVAL[28] ; cnt_sync:inst1|CNTVAL[23]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.179      ;
; -2.245 ; cnt_sync:inst1|CNTVAL[28] ; cnt_sync:inst1|CNTVAL[18]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.179      ;
; -2.245 ; cnt_sync:inst1|CNTVAL[28] ; cnt_sync:inst1|CNTVAL[19]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.179      ;
; -2.245 ; cnt_sync:inst1|CNTVAL[28] ; cnt_sync:inst1|CNTVAL[20]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.179      ;
; -2.245 ; cnt_sync:inst1|CNTVAL[28] ; cnt_sync:inst1|CNTVAL[21]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.179      ;
; -2.245 ; cnt_sync:inst1|CNTVAL[28] ; cnt_sync:inst1|CNTVAL[22]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.179      ;
; -2.245 ; cnt_sync:inst1|CNTVAL[28] ; cnt_sync:inst1|CNTVAL[27]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.179      ;
; -2.245 ; cnt_sync:inst1|CNTVAL[28] ; cnt_sync:inst1|CNTVAL[24]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.179      ;
; -2.245 ; cnt_sync:inst1|CNTVAL[28] ; cnt_sync:inst1|CNTVAL[26]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.179      ;
; -2.245 ; cnt_sync:inst1|CNTVAL[28] ; cnt_sync:inst1|CNTVAL[28]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.061     ; 3.179      ;
+--------+---------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_50'                                                                                                                    ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.394 ; shift_reg_SIPO_dir:inst2|shift_R[4] ; shift_reg_SIPO_dir:inst2|shift_R[5] ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 0.612      ;
; 0.395 ; shift_reg_SIPO_dir:inst2|shift_R[1] ; shift_reg_SIPO_dir:inst2|shift_R[0] ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 0.613      ;
; 0.495 ; cnt_sync:inst1|CNTVAL[28]           ; cnt_sync:inst1|CNTVAL[29]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.428      ; 1.080      ;
; 0.499 ; shift_reg_SIPO_dir:inst2|shift_R[2] ; shift_reg_SIPO_dir:inst2|shift_R[3] ; CLK_50       ; CLK_50      ; 0.000        ; 0.062      ; 0.718      ;
; 0.500 ; shift_reg_SIPO_dir:inst2|shift_R[0] ; shift_reg_SIPO_dir:inst2|shift_R[1] ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 0.718      ;
; 0.556 ; cnt_sync:inst1|CNTVAL[29]           ; cnt_sync:inst1|CNTVAL[29]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.075      ; 0.788      ;
; 0.558 ; shift_reg_SIPO_dir:inst2|shift_R[4] ; shift_reg_SIPO_dir:inst2|shift_R[3] ; CLK_50       ; CLK_50      ; 0.000        ; 0.071      ; 0.786      ;
; 0.569 ; cnt_sync:inst1|CNTVAL[3]            ; cnt_sync:inst1|CNTVAL[3]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 0.787      ;
; 0.569 ; cnt_sync:inst1|CNTVAL[13]           ; cnt_sync:inst1|CNTVAL[13]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 0.787      ;
; 0.569 ; cnt_sync:inst1|CNTVAL[15]           ; cnt_sync:inst1|CNTVAL[15]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 0.787      ;
; 0.570 ; cnt_sync:inst1|CNTVAL[1]            ; cnt_sync:inst1|CNTVAL[1]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; cnt_sync:inst1|CNTVAL[5]            ; cnt_sync:inst1|CNTVAL[5]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; cnt_sync:inst1|CNTVAL[11]           ; cnt_sync:inst1|CNTVAL[11]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; cnt_sync:inst1|CNTVAL[19]           ; cnt_sync:inst1|CNTVAL[19]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 0.788      ;
; 0.571 ; cnt_sync:inst1|CNTVAL[17]           ; cnt_sync:inst1|CNTVAL[17]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; cnt_sync:inst1|CNTVAL[6]            ; cnt_sync:inst1|CNTVAL[6]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; cnt_sync:inst1|CNTVAL[21]           ; cnt_sync:inst1|CNTVAL[21]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; cnt_sync:inst1|CNTVAL[27]           ; cnt_sync:inst1|CNTVAL[27]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; cnt_sync:inst1|CNTVAL[31]           ; cnt_sync:inst1|CNTVAL[31]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 0.789      ;
; 0.572 ; cnt_sync:inst1|CNTVAL[7]            ; cnt_sync:inst1|CNTVAL[7]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; cnt_sync:inst1|CNTVAL[9]            ; cnt_sync:inst1|CNTVAL[9]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; cnt_sync:inst1|CNTVAL[16]           ; cnt_sync:inst1|CNTVAL[16]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; cnt_sync:inst1|CNTVAL[22]           ; cnt_sync:inst1|CNTVAL[22]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 0.790      ;
; 0.573 ; cnt_sync:inst1|CNTVAL[25]           ; cnt_sync:inst1|CNTVAL[25]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; cnt_sync:inst1|CNTVAL[2]            ; cnt_sync:inst1|CNTVAL[2]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; cnt_sync:inst1|CNTVAL[14]           ; cnt_sync:inst1|CNTVAL[14]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; cnt_sync:inst1|CNTVAL[23]           ; cnt_sync:inst1|CNTVAL[23]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; cnt_sync:inst1|CNTVAL[18]           ; cnt_sync:inst1|CNTVAL[18]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 0.791      ;
; 0.574 ; cnt_sync:inst1|CNTVAL[4]            ; cnt_sync:inst1|CNTVAL[4]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; cnt_sync:inst1|CNTVAL[8]            ; cnt_sync:inst1|CNTVAL[8]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; cnt_sync:inst1|CNTVAL[10]           ; cnt_sync:inst1|CNTVAL[10]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; cnt_sync:inst1|CNTVAL[12]           ; cnt_sync:inst1|CNTVAL[12]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; cnt_sync:inst1|CNTVAL[30]           ; cnt_sync:inst1|CNTVAL[30]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 0.792      ;
; 0.575 ; cnt_sync:inst1|CNTVAL[20]           ; cnt_sync:inst1|CNTVAL[20]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; cnt_sync:inst1|CNTVAL[24]           ; cnt_sync:inst1|CNTVAL[24]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; cnt_sync:inst1|CNTVAL[26]           ; cnt_sync:inst1|CNTVAL[26]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; cnt_sync:inst1|CNTVAL[28]           ; cnt_sync:inst1|CNTVAL[28]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; shift_reg_SIPO_dir:inst2|shift_R[2] ; shift_reg_SIPO_dir:inst2|shift_R[1] ; CLK_50       ; CLK_50      ; 0.000        ; 0.052      ; 0.784      ;
; 0.585 ; shift_reg_SIPO_dir:inst2|shift_R[5] ; shift_reg_SIPO_dir:inst2|shift_R[4] ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 0.803      ;
; 0.589 ; cnt_sync:inst1|CNTVAL[27]           ; cnt_sync:inst1|CNTVAL[29]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.428      ; 1.174      ;
; 0.592 ; cnt_sync:inst1|CNTVAL[0]            ; cnt_sync:inst1|CNTVAL[0]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 0.810      ;
; 0.607 ; cnt_sync:inst1|CNTVAL[26]           ; cnt_sync:inst1|CNTVAL[29]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.428      ; 1.192      ;
; 0.631 ; shift_reg_SIPO_dir:inst2|shift_R[3] ; shift_reg_SIPO_dir:inst2|shift_R[2] ; CLK_50       ; CLK_50      ; 0.000        ; 0.062      ; 0.850      ;
; 0.702 ; cnt_sync:inst1|CNTVAL[25]           ; cnt_sync:inst1|CNTVAL[29]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.428      ; 1.287      ;
; 0.710 ; shift_reg_SIPO_dir:inst2|shift_R[3] ; shift_reg_SIPO_dir:inst2|shift_R[4] ; CLK_50       ; CLK_50      ; 0.000        ; 0.052      ; 0.919      ;
; 0.719 ; cnt_sync:inst1|CNTVAL[24]           ; cnt_sync:inst1|CNTVAL[29]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.428      ; 1.304      ;
; 0.814 ; cnt_sync:inst1|CNTVAL[23]           ; cnt_sync:inst1|CNTVAL[29]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.428      ; 1.399      ;
; 0.829 ; cnt_sync:inst1|CNTVAL[22]           ; cnt_sync:inst1|CNTVAL[29]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.428      ; 1.414      ;
; 0.844 ; cnt_sync:inst1|CNTVAL[1]            ; cnt_sync:inst1|CNTVAL[2]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.062      ;
; 0.844 ; cnt_sync:inst1|CNTVAL[13]           ; cnt_sync:inst1|CNTVAL[14]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.062      ;
; 0.844 ; cnt_sync:inst1|CNTVAL[3]            ; cnt_sync:inst1|CNTVAL[4]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.062      ;
; 0.845 ; cnt_sync:inst1|CNTVAL[5]            ; cnt_sync:inst1|CNTVAL[6]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.063      ;
; 0.845 ; cnt_sync:inst1|CNTVAL[17]           ; cnt_sync:inst1|CNTVAL[18]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.063      ;
; 0.845 ; cnt_sync:inst1|CNTVAL[11]           ; cnt_sync:inst1|CNTVAL[12]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.063      ;
; 0.845 ; cnt_sync:inst1|CNTVAL[19]           ; cnt_sync:inst1|CNTVAL[20]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.063      ;
; 0.846 ; cnt_sync:inst1|CNTVAL[15]           ; cnt_sync:inst1|CNTVAL[16]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.059      ; 1.062      ;
; 0.846 ; cnt_sync:inst1|CNTVAL[21]           ; cnt_sync:inst1|CNTVAL[22]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; cnt_sync:inst1|CNTVAL[7]            ; cnt_sync:inst1|CNTVAL[8]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; cnt_sync:inst1|CNTVAL[9]            ; cnt_sync:inst1|CNTVAL[10]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; cnt_sync:inst1|CNTVAL[27]           ; cnt_sync:inst1|CNTVAL[28]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.064      ;
; 0.847 ; cnt_sync:inst1|CNTVAL[23]           ; cnt_sync:inst1|CNTVAL[24]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.065      ;
; 0.847 ; cnt_sync:inst1|CNTVAL[25]           ; cnt_sync:inst1|CNTVAL[26]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.065      ;
; 0.859 ; cnt_sync:inst1|CNTVAL[0]            ; cnt_sync:inst1|CNTVAL[1]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.077      ;
; 0.859 ; cnt_sync:inst1|CNTVAL[16]           ; cnt_sync:inst1|CNTVAL[17]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.077      ;
; 0.859 ; cnt_sync:inst1|CNTVAL[6]            ; cnt_sync:inst1|CNTVAL[7]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.077      ;
; 0.860 ; cnt_sync:inst1|CNTVAL[2]            ; cnt_sync:inst1|CNTVAL[3]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.078      ;
; 0.860 ; cnt_sync:inst1|CNTVAL[14]           ; cnt_sync:inst1|CNTVAL[15]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.078      ;
; 0.860 ; cnt_sync:inst1|CNTVAL[18]           ; cnt_sync:inst1|CNTVAL[19]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.078      ;
; 0.860 ; cnt_sync:inst1|CNTVAL[22]           ; cnt_sync:inst1|CNTVAL[23]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.078      ;
; 0.861 ; cnt_sync:inst1|CNTVAL[12]           ; cnt_sync:inst1|CNTVAL[13]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; cnt_sync:inst1|CNTVAL[4]            ; cnt_sync:inst1|CNTVAL[5]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; cnt_sync:inst1|CNTVAL[10]           ; cnt_sync:inst1|CNTVAL[11]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; cnt_sync:inst1|CNTVAL[30]           ; cnt_sync:inst1|CNTVAL[31]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; cnt_sync:inst1|CNTVAL[8]            ; cnt_sync:inst1|CNTVAL[9]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; cnt_sync:inst1|CNTVAL[0]            ; cnt_sync:inst1|CNTVAL[2]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; cnt_sync:inst1|CNTVAL[16]           ; cnt_sync:inst1|CNTVAL[18]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; cnt_sync:inst1|CNTVAL[6]            ; cnt_sync:inst1|CNTVAL[8]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.079      ;
; 0.862 ; cnt_sync:inst1|CNTVAL[20]           ; cnt_sync:inst1|CNTVAL[21]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; cnt_sync:inst1|CNTVAL[26]           ; cnt_sync:inst1|CNTVAL[27]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; cnt_sync:inst1|CNTVAL[24]           ; cnt_sync:inst1|CNTVAL[25]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; cnt_sync:inst1|CNTVAL[2]            ; cnt_sync:inst1|CNTVAL[4]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; cnt_sync:inst1|CNTVAL[18]           ; cnt_sync:inst1|CNTVAL[20]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; cnt_sync:inst1|CNTVAL[22]           ; cnt_sync:inst1|CNTVAL[24]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.080      ;
; 0.863 ; cnt_sync:inst1|CNTVAL[12]           ; cnt_sync:inst1|CNTVAL[14]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.081      ;
; 0.863 ; cnt_sync:inst1|CNTVAL[4]            ; cnt_sync:inst1|CNTVAL[6]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.081      ;
; 0.863 ; cnt_sync:inst1|CNTVAL[10]           ; cnt_sync:inst1|CNTVAL[12]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.081      ;
; 0.863 ; cnt_sync:inst1|CNTVAL[8]            ; cnt_sync:inst1|CNTVAL[10]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.081      ;
; 0.864 ; cnt_sync:inst1|CNTVAL[28]           ; cnt_sync:inst1|CNTVAL[30]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.082      ;
; 0.864 ; cnt_sync:inst1|CNTVAL[14]           ; cnt_sync:inst1|CNTVAL[16]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.059      ; 1.080      ;
; 0.864 ; cnt_sync:inst1|CNTVAL[20]           ; cnt_sync:inst1|CNTVAL[22]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.082      ;
; 0.864 ; cnt_sync:inst1|CNTVAL[26]           ; cnt_sync:inst1|CNTVAL[28]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.082      ;
; 0.864 ; cnt_sync:inst1|CNTVAL[24]           ; cnt_sync:inst1|CNTVAL[26]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.082      ;
; 0.872 ; shift_reg_SIPO_dir:inst2|shift_R[1] ; shift_reg_SIPO_dir:inst2|shift_R[2] ; CLK_50       ; CLK_50      ; 0.000        ; 0.071      ; 1.100      ;
; 0.925 ; cnt_sync:inst1|CNTVAL[21]           ; cnt_sync:inst1|CNTVAL[29]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.428      ; 1.510      ;
; 0.943 ; cnt_sync:inst1|CNTVAL[20]           ; cnt_sync:inst1|CNTVAL[29]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.428      ; 1.528      ;
; 0.954 ; cnt_sync:inst1|CNTVAL[1]            ; cnt_sync:inst1|CNTVAL[3]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.172      ;
; 0.954 ; cnt_sync:inst1|CNTVAL[13]           ; cnt_sync:inst1|CNTVAL[15]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.172      ;
; 0.954 ; cnt_sync:inst1|CNTVAL[3]            ; cnt_sync:inst1|CNTVAL[5]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.172      ;
; 0.955 ; cnt_sync:inst1|CNTVAL[5]            ; cnt_sync:inst1|CNTVAL[7]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.173      ;
; 0.955 ; cnt_sync:inst1|CNTVAL[17]           ; cnt_sync:inst1|CNTVAL[19]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.173      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_50'                                                                  ;
+--------+--------------+----------------+-----------------+--------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+-----------------+--------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK_50 ; Rise       ; CLK_50                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[24]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[25]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[26]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[27]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[28]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[29]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[30]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[31]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; shift_reg_SIPO_dir:inst2|shift_R[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; shift_reg_SIPO_dir:inst2|shift_R[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; shift_reg_SIPO_dir:inst2|shift_R[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; shift_reg_SIPO_dir:inst2|shift_R[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; shift_reg_SIPO_dir:inst2|shift_R[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; shift_reg_SIPO_dir:inst2|shift_R[5] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[29]           ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; shift_reg_SIPO_dir:inst2|shift_R[0] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; shift_reg_SIPO_dir:inst2|shift_R[1] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; shift_reg_SIPO_dir:inst2|shift_R[4] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; shift_reg_SIPO_dir:inst2|shift_R[5] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; shift_reg_SIPO_dir:inst2|shift_R[2] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; shift_reg_SIPO_dir:inst2|shift_R[3] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[0]            ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[10]           ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[11]           ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[12]           ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[13]           ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[14]           ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[15]           ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[16]           ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[17]           ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[18]           ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[19]           ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[1]            ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[20]           ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[21]           ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[22]           ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[23]           ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[24]           ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[25]           ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[26]           ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[27]           ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[28]           ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[2]            ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[30]           ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[31]           ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[3]            ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[4]            ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[5]            ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[6]            ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[7]            ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[8]            ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[9]            ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[29]|clk                ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; CLK_50~input|o                      ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst2|shift_R[0]|clk                ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst2|shift_R[1]|clk                ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst2|shift_R[2]|clk                ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst2|shift_R[3]|clk                ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst2|shift_R[4]|clk                ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst2|shift_R[5]|clk                ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[0]|clk                 ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[10]|clk                ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[11]|clk                ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[12]|clk                ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[13]|clk                ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[14]|clk                ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[15]|clk                ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[16]|clk                ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[17]|clk                ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[18]|clk                ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[19]|clk                ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[1]|clk                 ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[20]|clk                ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[21]|clk                ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[22]|clk                ;
+--------+--------------+----------------+-----------------+--------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW0       ; CLK_50     ; 2.552 ; 3.081 ; Rise       ; CLK_50          ;
; SW1       ; CLK_50     ; 2.746 ; 3.271 ; Rise       ; CLK_50          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW0       ; CLK_50     ; -2.138 ; -2.645 ; Rise       ; CLK_50          ;
; SW1       ; CLK_50     ; -2.097 ; -2.559 ; Rise       ; CLK_50          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; EN_OUT    ; CLK_50     ; 10.077 ; 10.215 ; Rise       ; CLK_50          ;
; OUT[*]    ; CLK_50     ; 8.353  ; 8.615  ; Rise       ; CLK_50          ;
;  OUT[0]   ; CLK_50     ; 6.394  ; 6.512  ; Rise       ; CLK_50          ;
;  OUT[1]   ; CLK_50     ; 7.262  ; 7.459  ; Rise       ; CLK_50          ;
;  OUT[2]   ; CLK_50     ; 8.353  ; 8.615  ; Rise       ; CLK_50          ;
;  OUT[3]   ; CLK_50     ; 7.399  ; 7.609  ; Rise       ; CLK_50          ;
;  OUT[4]   ; CLK_50     ; 7.336  ; 7.450  ; Rise       ; CLK_50          ;
;  OUT[5]   ; CLK_50     ; 7.118  ; 7.204  ; Rise       ; CLK_50          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; EN_OUT    ; CLK_50     ; 9.033 ; 9.196 ; Rise       ; CLK_50          ;
; OUT[*]    ; CLK_50     ; 6.248 ; 6.361 ; Rise       ; CLK_50          ;
;  OUT[0]   ; CLK_50     ; 6.248 ; 6.361 ; Rise       ; CLK_50          ;
;  OUT[1]   ; CLK_50     ; 7.082 ; 7.270 ; Rise       ; CLK_50          ;
;  OUT[2]   ; CLK_50     ; 8.177 ; 8.433 ; Rise       ; CLK_50          ;
;  OUT[3]   ; CLK_50     ; 7.213 ; 7.414 ; Rise       ; CLK_50          ;
;  OUT[4]   ; CLK_50     ; 7.154 ; 7.263 ; Rise       ; CLK_50          ;
;  OUT[5]   ; CLK_50     ; 6.944 ; 7.026 ; Rise       ; CLK_50          ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 322.89 MHz ; 250.0 MHz       ; CLK_50     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; CLK_50 ; -2.097 ; -75.136          ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; CLK_50 ; 0.357 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; CLK_50 ; -3.000 ; -41.000                        ;
+--------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_50'                                                                                                           ;
+--------+---------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.097 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[25]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 3.038      ;
; -2.097 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[17]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 3.038      ;
; -2.097 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[16]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 3.038      ;
; -2.097 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[23]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 3.038      ;
; -2.097 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[18]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 3.038      ;
; -2.097 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[19]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 3.038      ;
; -2.097 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[20]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 3.038      ;
; -2.097 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[21]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 3.038      ;
; -2.097 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[22]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 3.038      ;
; -2.097 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[27]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 3.038      ;
; -2.097 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[24]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 3.038      ;
; -2.097 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[26]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 3.038      ;
; -2.097 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[28]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 3.038      ;
; -2.097 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[30]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 3.038      ;
; -2.097 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[31]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 3.038      ;
; -2.067 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[25]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 3.008      ;
; -2.067 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[17]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 3.008      ;
; -2.067 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[16]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 3.008      ;
; -2.067 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[23]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 3.008      ;
; -2.067 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[18]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 3.008      ;
; -2.067 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[19]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 3.008      ;
; -2.067 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[20]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 3.008      ;
; -2.067 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[21]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 3.008      ;
; -2.067 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[22]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 3.008      ;
; -2.067 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[27]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 3.008      ;
; -2.067 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[24]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 3.008      ;
; -2.067 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[26]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 3.008      ;
; -2.067 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[28]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 3.008      ;
; -2.067 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[30]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 3.008      ;
; -2.067 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[31]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 3.008      ;
; -2.044 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[25]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.985      ;
; -2.044 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[17]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.985      ;
; -2.044 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[16]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.985      ;
; -2.044 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[23]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.985      ;
; -2.044 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[18]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.985      ;
; -2.044 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[19]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.985      ;
; -2.044 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[20]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.985      ;
; -2.044 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[21]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.985      ;
; -2.044 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[22]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.985      ;
; -2.044 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[27]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.985      ;
; -2.044 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[24]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.985      ;
; -2.044 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[26]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.985      ;
; -2.044 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[28]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.985      ;
; -2.044 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[30]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.985      ;
; -2.044 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[31]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.985      ;
; -2.003 ; cnt_sync:inst1|CNTVAL[23] ; shift_reg_SIPO_dir:inst2|shift_R[4] ; CLK_50       ; CLK_50      ; 1.000        ; -0.052     ; 2.946      ;
; -2.003 ; cnt_sync:inst1|CNTVAL[23] ; shift_reg_SIPO_dir:inst2|shift_R[5] ; CLK_50       ; CLK_50      ; 1.000        ; -0.052     ; 2.946      ;
; -2.003 ; cnt_sync:inst1|CNTVAL[23] ; shift_reg_SIPO_dir:inst2|shift_R[1] ; CLK_50       ; CLK_50      ; 1.000        ; -0.052     ; 2.946      ;
; -2.003 ; cnt_sync:inst1|CNTVAL[23] ; shift_reg_SIPO_dir:inst2|shift_R[0] ; CLK_50       ; CLK_50      ; 1.000        ; -0.052     ; 2.946      ;
; -1.995 ; cnt_sync:inst1|CNTVAL[24] ; shift_reg_SIPO_dir:inst2|shift_R[4] ; CLK_50       ; CLK_50      ; 1.000        ; -0.052     ; 2.938      ;
; -1.995 ; cnt_sync:inst1|CNTVAL[24] ; shift_reg_SIPO_dir:inst2|shift_R[5] ; CLK_50       ; CLK_50      ; 1.000        ; -0.052     ; 2.938      ;
; -1.995 ; cnt_sync:inst1|CNTVAL[24] ; shift_reg_SIPO_dir:inst2|shift_R[1] ; CLK_50       ; CLK_50      ; 1.000        ; -0.052     ; 2.938      ;
; -1.995 ; cnt_sync:inst1|CNTVAL[24] ; shift_reg_SIPO_dir:inst2|shift_R[0] ; CLK_50       ; CLK_50      ; 1.000        ; -0.052     ; 2.938      ;
; -1.987 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[25]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.928      ;
; -1.987 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[17]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.928      ;
; -1.987 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[16]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.928      ;
; -1.987 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[23]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.928      ;
; -1.987 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[18]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.928      ;
; -1.987 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[19]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.928      ;
; -1.987 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[20]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.928      ;
; -1.987 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[21]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.928      ;
; -1.987 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[22]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.928      ;
; -1.987 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[27]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.928      ;
; -1.987 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[24]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.928      ;
; -1.987 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[26]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.928      ;
; -1.987 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[28]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.928      ;
; -1.987 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[30]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.928      ;
; -1.987 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[31]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.928      ;
; -1.977 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[25]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.918      ;
; -1.977 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[17]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.918      ;
; -1.977 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[16]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.918      ;
; -1.977 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[23]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.918      ;
; -1.977 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[18]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.918      ;
; -1.977 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[19]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.918      ;
; -1.977 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[20]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.918      ;
; -1.977 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[21]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.918      ;
; -1.977 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[22]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.918      ;
; -1.977 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[27]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.918      ;
; -1.977 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[24]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.918      ;
; -1.977 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[26]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.918      ;
; -1.977 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[28]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.918      ;
; -1.977 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[30]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.918      ;
; -1.977 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[31]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.918      ;
; -1.966 ; cnt_sync:inst1|CNTVAL[28] ; shift_reg_SIPO_dir:inst2|shift_R[4] ; CLK_50       ; CLK_50      ; 1.000        ; -0.052     ; 2.909      ;
; -1.966 ; cnt_sync:inst1|CNTVAL[28] ; shift_reg_SIPO_dir:inst2|shift_R[5] ; CLK_50       ; CLK_50      ; 1.000        ; -0.052     ; 2.909      ;
; -1.966 ; cnt_sync:inst1|CNTVAL[28] ; shift_reg_SIPO_dir:inst2|shift_R[1] ; CLK_50       ; CLK_50      ; 1.000        ; -0.052     ; 2.909      ;
; -1.966 ; cnt_sync:inst1|CNTVAL[28] ; shift_reg_SIPO_dir:inst2|shift_R[0] ; CLK_50       ; CLK_50      ; 1.000        ; -0.052     ; 2.909      ;
; -1.965 ; cnt_sync:inst1|CNTVAL[28] ; cnt_sync:inst1|CNTVAL[25]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.906      ;
; -1.965 ; cnt_sync:inst1|CNTVAL[28] ; cnt_sync:inst1|CNTVAL[17]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.906      ;
; -1.965 ; cnt_sync:inst1|CNTVAL[28] ; cnt_sync:inst1|CNTVAL[16]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.906      ;
; -1.965 ; cnt_sync:inst1|CNTVAL[28] ; cnt_sync:inst1|CNTVAL[23]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.906      ;
; -1.965 ; cnt_sync:inst1|CNTVAL[28] ; cnt_sync:inst1|CNTVAL[18]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.906      ;
; -1.965 ; cnt_sync:inst1|CNTVAL[28] ; cnt_sync:inst1|CNTVAL[19]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.906      ;
; -1.965 ; cnt_sync:inst1|CNTVAL[28] ; cnt_sync:inst1|CNTVAL[20]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.906      ;
; -1.965 ; cnt_sync:inst1|CNTVAL[28] ; cnt_sync:inst1|CNTVAL[21]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.906      ;
; -1.965 ; cnt_sync:inst1|CNTVAL[28] ; cnt_sync:inst1|CNTVAL[22]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.906      ;
; -1.965 ; cnt_sync:inst1|CNTVAL[28] ; cnt_sync:inst1|CNTVAL[27]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.906      ;
; -1.965 ; cnt_sync:inst1|CNTVAL[28] ; cnt_sync:inst1|CNTVAL[24]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.906      ;
; -1.965 ; cnt_sync:inst1|CNTVAL[28] ; cnt_sync:inst1|CNTVAL[26]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.906      ;
; -1.965 ; cnt_sync:inst1|CNTVAL[28] ; cnt_sync:inst1|CNTVAL[28]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.054     ; 2.906      ;
+--------+---------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_50'                                                                                                                     ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; shift_reg_SIPO_dir:inst2|shift_R[4] ; shift_reg_SIPO_dir:inst2|shift_R[5] ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.555      ;
; 0.358 ; shift_reg_SIPO_dir:inst2|shift_R[1] ; shift_reg_SIPO_dir:inst2|shift_R[0] ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.556      ;
; 0.439 ; cnt_sync:inst1|CNTVAL[28]           ; cnt_sync:inst1|CNTVAL[29]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.381      ; 0.964      ;
; 0.450 ; shift_reg_SIPO_dir:inst2|shift_R[2] ; shift_reg_SIPO_dir:inst2|shift_R[3] ; CLK_50       ; CLK_50      ; 0.000        ; 0.055      ; 0.649      ;
; 0.451 ; shift_reg_SIPO_dir:inst2|shift_R[0] ; shift_reg_SIPO_dir:inst2|shift_R[1] ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.649      ;
; 0.499 ; cnt_sync:inst1|CNTVAL[29]           ; cnt_sync:inst1|CNTVAL[29]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.067      ; 0.710      ;
; 0.511 ; cnt_sync:inst1|CNTVAL[3]            ; cnt_sync:inst1|CNTVAL[3]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.709      ;
; 0.511 ; cnt_sync:inst1|CNTVAL[13]           ; cnt_sync:inst1|CNTVAL[13]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.709      ;
; 0.511 ; cnt_sync:inst1|CNTVAL[15]           ; cnt_sync:inst1|CNTVAL[15]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.709      ;
; 0.512 ; cnt_sync:inst1|CNTVAL[5]            ; cnt_sync:inst1|CNTVAL[5]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; cnt_sync:inst1|CNTVAL[11]           ; cnt_sync:inst1|CNTVAL[11]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; cnt_sync:inst1|CNTVAL[19]           ; cnt_sync:inst1|CNTVAL[19]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.710      ;
; 0.513 ; cnt_sync:inst1|CNTVAL[17]           ; cnt_sync:inst1|CNTVAL[17]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; cnt_sync:inst1|CNTVAL[1]            ; cnt_sync:inst1|CNTVAL[1]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; cnt_sync:inst1|CNTVAL[6]            ; cnt_sync:inst1|CNTVAL[6]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; cnt_sync:inst1|CNTVAL[21]           ; cnt_sync:inst1|CNTVAL[21]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; cnt_sync:inst1|CNTVAL[27]           ; cnt_sync:inst1|CNTVAL[27]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; cnt_sync:inst1|CNTVAL[31]           ; cnt_sync:inst1|CNTVAL[31]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.711      ;
; 0.514 ; cnt_sync:inst1|CNTVAL[22]           ; cnt_sync:inst1|CNTVAL[22]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.712      ;
; 0.515 ; cnt_sync:inst1|CNTVAL[2]            ; cnt_sync:inst1|CNTVAL[2]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; cnt_sync:inst1|CNTVAL[7]            ; cnt_sync:inst1|CNTVAL[7]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; cnt_sync:inst1|CNTVAL[9]            ; cnt_sync:inst1|CNTVAL[9]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; cnt_sync:inst1|CNTVAL[14]           ; cnt_sync:inst1|CNTVAL[14]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; cnt_sync:inst1|CNTVAL[16]           ; cnt_sync:inst1|CNTVAL[16]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.713      ;
; 0.516 ; cnt_sync:inst1|CNTVAL[25]           ; cnt_sync:inst1|CNTVAL[25]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; cnt_sync:inst1|CNTVAL[4]            ; cnt_sync:inst1|CNTVAL[4]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; cnt_sync:inst1|CNTVAL[12]           ; cnt_sync:inst1|CNTVAL[12]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; cnt_sync:inst1|CNTVAL[23]           ; cnt_sync:inst1|CNTVAL[23]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; cnt_sync:inst1|CNTVAL[18]           ; cnt_sync:inst1|CNTVAL[18]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; shift_reg_SIPO_dir:inst2|shift_R[4] ; shift_reg_SIPO_dir:inst2|shift_R[3] ; CLK_50       ; CLK_50      ; 0.000        ; 0.063      ; 0.723      ;
; 0.517 ; cnt_sync:inst1|CNTVAL[8]            ; cnt_sync:inst1|CNTVAL[8]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; cnt_sync:inst1|CNTVAL[10]           ; cnt_sync:inst1|CNTVAL[10]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; cnt_sync:inst1|CNTVAL[20]           ; cnt_sync:inst1|CNTVAL[20]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; cnt_sync:inst1|CNTVAL[28]           ; cnt_sync:inst1|CNTVAL[28]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; cnt_sync:inst1|CNTVAL[30]           ; cnt_sync:inst1|CNTVAL[30]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.715      ;
; 0.518 ; cnt_sync:inst1|CNTVAL[24]           ; cnt_sync:inst1|CNTVAL[24]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.716      ;
; 0.518 ; cnt_sync:inst1|CNTVAL[26]           ; cnt_sync:inst1|CNTVAL[26]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.716      ;
; 0.519 ; cnt_sync:inst1|CNTVAL[27]           ; cnt_sync:inst1|CNTVAL[29]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.381      ; 1.044      ;
; 0.528 ; shift_reg_SIPO_dir:inst2|shift_R[5] ; shift_reg_SIPO_dir:inst2|shift_R[4] ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.726      ;
; 0.530 ; cnt_sync:inst1|CNTVAL[0]            ; cnt_sync:inst1|CNTVAL[0]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.728      ;
; 0.532 ; shift_reg_SIPO_dir:inst2|shift_R[2] ; shift_reg_SIPO_dir:inst2|shift_R[1] ; CLK_50       ; CLK_50      ; 0.000        ; 0.046      ; 0.722      ;
; 0.536 ; cnt_sync:inst1|CNTVAL[26]           ; cnt_sync:inst1|CNTVAL[29]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.381      ; 1.061      ;
; 0.568 ; shift_reg_SIPO_dir:inst2|shift_R[3] ; shift_reg_SIPO_dir:inst2|shift_R[2] ; CLK_50       ; CLK_50      ; 0.000        ; 0.055      ; 0.767      ;
; 0.619 ; cnt_sync:inst1|CNTVAL[25]           ; cnt_sync:inst1|CNTVAL[29]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.381      ; 1.144      ;
; 0.632 ; cnt_sync:inst1|CNTVAL[24]           ; cnt_sync:inst1|CNTVAL[29]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.381      ; 1.157      ;
; 0.648 ; shift_reg_SIPO_dir:inst2|shift_R[3] ; shift_reg_SIPO_dir:inst2|shift_R[4] ; CLK_50       ; CLK_50      ; 0.000        ; 0.046      ; 0.838      ;
; 0.715 ; cnt_sync:inst1|CNTVAL[23]           ; cnt_sync:inst1|CNTVAL[29]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.381      ; 1.240      ;
; 0.724 ; cnt_sync:inst1|CNTVAL[22]           ; cnt_sync:inst1|CNTVAL[29]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.381      ; 1.249      ;
; 0.755 ; cnt_sync:inst1|CNTVAL[13]           ; cnt_sync:inst1|CNTVAL[14]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.953      ;
; 0.755 ; cnt_sync:inst1|CNTVAL[15]           ; cnt_sync:inst1|CNTVAL[16]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.953      ;
; 0.755 ; cnt_sync:inst1|CNTVAL[3]            ; cnt_sync:inst1|CNTVAL[4]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.953      ;
; 0.756 ; cnt_sync:inst1|CNTVAL[5]            ; cnt_sync:inst1|CNTVAL[6]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.954      ;
; 0.756 ; cnt_sync:inst1|CNTVAL[11]           ; cnt_sync:inst1|CNTVAL[12]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.954      ;
; 0.756 ; cnt_sync:inst1|CNTVAL[19]           ; cnt_sync:inst1|CNTVAL[20]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.954      ;
; 0.757 ; cnt_sync:inst1|CNTVAL[21]           ; cnt_sync:inst1|CNTVAL[22]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.955      ;
; 0.757 ; cnt_sync:inst1|CNTVAL[27]           ; cnt_sync:inst1|CNTVAL[28]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.955      ;
; 0.758 ; cnt_sync:inst1|CNTVAL[1]            ; cnt_sync:inst1|CNTVAL[2]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.956      ;
; 0.758 ; cnt_sync:inst1|CNTVAL[17]           ; cnt_sync:inst1|CNTVAL[18]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.956      ;
; 0.760 ; cnt_sync:inst1|CNTVAL[7]            ; cnt_sync:inst1|CNTVAL[8]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.958      ;
; 0.760 ; cnt_sync:inst1|CNTVAL[9]            ; cnt_sync:inst1|CNTVAL[10]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.958      ;
; 0.761 ; cnt_sync:inst1|CNTVAL[23]           ; cnt_sync:inst1|CNTVAL[24]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.959      ;
; 0.761 ; cnt_sync:inst1|CNTVAL[25]           ; cnt_sync:inst1|CNTVAL[26]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.959      ;
; 0.762 ; cnt_sync:inst1|CNTVAL[6]            ; cnt_sync:inst1|CNTVAL[7]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.960      ;
; 0.763 ; cnt_sync:inst1|CNTVAL[0]            ; cnt_sync:inst1|CNTVAL[1]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.961      ;
; 0.763 ; cnt_sync:inst1|CNTVAL[22]           ; cnt_sync:inst1|CNTVAL[23]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.961      ;
; 0.764 ; cnt_sync:inst1|CNTVAL[2]            ; cnt_sync:inst1|CNTVAL[3]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.962      ;
; 0.764 ; cnt_sync:inst1|CNTVAL[14]           ; cnt_sync:inst1|CNTVAL[15]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.962      ;
; 0.764 ; cnt_sync:inst1|CNTVAL[16]           ; cnt_sync:inst1|CNTVAL[17]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.962      ;
; 0.765 ; cnt_sync:inst1|CNTVAL[12]           ; cnt_sync:inst1|CNTVAL[13]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.963      ;
; 0.765 ; cnt_sync:inst1|CNTVAL[4]            ; cnt_sync:inst1|CNTVAL[5]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.963      ;
; 0.765 ; cnt_sync:inst1|CNTVAL[18]           ; cnt_sync:inst1|CNTVAL[19]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.963      ;
; 0.766 ; cnt_sync:inst1|CNTVAL[10]           ; cnt_sync:inst1|CNTVAL[11]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.964      ;
; 0.766 ; cnt_sync:inst1|CNTVAL[20]           ; cnt_sync:inst1|CNTVAL[21]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.964      ;
; 0.766 ; cnt_sync:inst1|CNTVAL[30]           ; cnt_sync:inst1|CNTVAL[31]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.964      ;
; 0.766 ; cnt_sync:inst1|CNTVAL[8]            ; cnt_sync:inst1|CNTVAL[9]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.964      ;
; 0.767 ; cnt_sync:inst1|CNTVAL[26]           ; cnt_sync:inst1|CNTVAL[27]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.965      ;
; 0.767 ; cnt_sync:inst1|CNTVAL[24]           ; cnt_sync:inst1|CNTVAL[25]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.965      ;
; 0.769 ; cnt_sync:inst1|CNTVAL[6]            ; cnt_sync:inst1|CNTVAL[8]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.967      ;
; 0.770 ; cnt_sync:inst1|CNTVAL[0]            ; cnt_sync:inst1|CNTVAL[2]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.968      ;
; 0.770 ; cnt_sync:inst1|CNTVAL[22]           ; cnt_sync:inst1|CNTVAL[24]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.968      ;
; 0.771 ; cnt_sync:inst1|CNTVAL[14]           ; cnt_sync:inst1|CNTVAL[16]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.969      ;
; 0.771 ; cnt_sync:inst1|CNTVAL[2]            ; cnt_sync:inst1|CNTVAL[4]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.969      ;
; 0.771 ; cnt_sync:inst1|CNTVAL[16]           ; cnt_sync:inst1|CNTVAL[18]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.969      ;
; 0.772 ; cnt_sync:inst1|CNTVAL[12]           ; cnt_sync:inst1|CNTVAL[14]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.970      ;
; 0.772 ; cnt_sync:inst1|CNTVAL[4]            ; cnt_sync:inst1|CNTVAL[6]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.970      ;
; 0.772 ; cnt_sync:inst1|CNTVAL[18]           ; cnt_sync:inst1|CNTVAL[20]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.970      ;
; 0.773 ; cnt_sync:inst1|CNTVAL[28]           ; cnt_sync:inst1|CNTVAL[30]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.971      ;
; 0.773 ; cnt_sync:inst1|CNTVAL[10]           ; cnt_sync:inst1|CNTVAL[12]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.971      ;
; 0.773 ; cnt_sync:inst1|CNTVAL[20]           ; cnt_sync:inst1|CNTVAL[22]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.971      ;
; 0.773 ; cnt_sync:inst1|CNTVAL[8]            ; cnt_sync:inst1|CNTVAL[10]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.971      ;
; 0.774 ; cnt_sync:inst1|CNTVAL[26]           ; cnt_sync:inst1|CNTVAL[28]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.972      ;
; 0.774 ; cnt_sync:inst1|CNTVAL[24]           ; cnt_sync:inst1|CNTVAL[26]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 0.972      ;
; 0.804 ; shift_reg_SIPO_dir:inst2|shift_R[1] ; shift_reg_SIPO_dir:inst2|shift_R[2] ; CLK_50       ; CLK_50      ; 0.000        ; 0.063      ; 1.011      ;
; 0.807 ; cnt_sync:inst1|CNTVAL[21]           ; cnt_sync:inst1|CNTVAL[29]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.381      ; 1.332      ;
; 0.823 ; cnt_sync:inst1|CNTVAL[20]           ; cnt_sync:inst1|CNTVAL[29]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.381      ; 1.348      ;
; 0.844 ; cnt_sync:inst1|CNTVAL[13]           ; cnt_sync:inst1|CNTVAL[15]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 1.042      ;
; 0.844 ; cnt_sync:inst1|CNTVAL[15]           ; cnt_sync:inst1|CNTVAL[17]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 1.042      ;
; 0.844 ; cnt_sync:inst1|CNTVAL[3]            ; cnt_sync:inst1|CNTVAL[5]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 1.042      ;
; 0.845 ; cnt_sync:inst1|CNTVAL[5]            ; cnt_sync:inst1|CNTVAL[7]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 1.043      ;
; 0.845 ; cnt_sync:inst1|CNTVAL[11]           ; cnt_sync:inst1|CNTVAL[13]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.054      ; 1.043      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_50'                                                                   ;
+--------+--------------+----------------+-----------------+--------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+-----------------+--------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK_50 ; Rise       ; CLK_50                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[24]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[25]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[26]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[27]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[28]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[29]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[30]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[31]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; shift_reg_SIPO_dir:inst2|shift_R[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; shift_reg_SIPO_dir:inst2|shift_R[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; shift_reg_SIPO_dir:inst2|shift_R[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; shift_reg_SIPO_dir:inst2|shift_R[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; shift_reg_SIPO_dir:inst2|shift_R[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; shift_reg_SIPO_dir:inst2|shift_R[5] ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[29]           ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; shift_reg_SIPO_dir:inst2|shift_R[0] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; shift_reg_SIPO_dir:inst2|shift_R[1] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; shift_reg_SIPO_dir:inst2|shift_R[4] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; shift_reg_SIPO_dir:inst2|shift_R[5] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; shift_reg_SIPO_dir:inst2|shift_R[2] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; shift_reg_SIPO_dir:inst2|shift_R[3] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[0]            ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[10]           ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[11]           ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[12]           ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[13]           ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[14]           ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[15]           ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[1]            ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[2]            ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[3]            ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[4]            ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[5]            ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[6]            ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[7]            ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[8]            ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[9]            ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[16]           ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[17]           ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[18]           ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[19]           ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[20]           ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[21]           ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[22]           ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[23]           ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[24]           ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[25]           ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[26]           ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[27]           ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[28]           ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[30]           ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[31]           ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[29]|clk                ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; CLK_50~input|o                      ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst2|shift_R[0]|clk                ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst2|shift_R[1]|clk                ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst2|shift_R[4]|clk                ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst2|shift_R[5]|clk                ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst2|shift_R[2]|clk                ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst2|shift_R[3]|clk                ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[0]|clk                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[10]|clk                ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[11]|clk                ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[12]|clk                ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[13]|clk                ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[14]|clk                ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[15]|clk                ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[1]|clk                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[2]|clk                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[3]|clk                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[4]|clk                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[5]|clk                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[6]|clk                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[7]|clk                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[8]|clk                 ;
+--------+--------------+----------------+-----------------+--------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW0       ; CLK_50     ; 2.235 ; 2.653 ; Rise       ; CLK_50          ;
; SW1       ; CLK_50     ; 2.425 ; 2.818 ; Rise       ; CLK_50          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW0       ; CLK_50     ; -1.868 ; -2.270 ; Rise       ; CLK_50          ;
; SW1       ; CLK_50     ; -1.841 ; -2.194 ; Rise       ; CLK_50          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; EN_OUT    ; CLK_50     ; 9.452 ; 9.470 ; Rise       ; CLK_50          ;
; OUT[*]    ; CLK_50     ; 7.976 ; 8.122 ; Rise       ; CLK_50          ;
;  OUT[0]   ; CLK_50     ; 6.083 ; 6.118 ; Rise       ; CLK_50          ;
;  OUT[1]   ; CLK_50     ; 6.873 ; 6.971 ; Rise       ; CLK_50          ;
;  OUT[2]   ; CLK_50     ; 7.976 ; 8.122 ; Rise       ; CLK_50          ;
;  OUT[3]   ; CLK_50     ; 7.003 ; 7.110 ; Rise       ; CLK_50          ;
;  OUT[4]   ; CLK_50     ; 6.959 ; 6.957 ; Rise       ; CLK_50          ;
;  OUT[5]   ; CLK_50     ; 6.758 ; 6.737 ; Rise       ; CLK_50          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; EN_OUT    ; CLK_50     ; 8.527 ; 8.564 ; Rise       ; CLK_50          ;
; OUT[*]    ; CLK_50     ; 5.952 ; 5.984 ; Rise       ; CLK_50          ;
;  OUT[0]   ; CLK_50     ; 5.952 ; 5.984 ; Rise       ; CLK_50          ;
;  OUT[1]   ; CLK_50     ; 6.710 ; 6.804 ; Rise       ; CLK_50          ;
;  OUT[2]   ; CLK_50     ; 7.817 ; 7.961 ; Rise       ; CLK_50          ;
;  OUT[3]   ; CLK_50     ; 6.835 ; 6.936 ; Rise       ; CLK_50          ;
;  OUT[4]   ; CLK_50     ; 6.793 ; 6.791 ; Rise       ; CLK_50          ;
;  OUT[5]   ; CLK_50     ; 6.600 ; 6.580 ; Rise       ; CLK_50          ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; CLK_50 ; -0.943 ; -32.947          ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; CLK_50 ; 0.206 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; CLK_50 ; -3.000 ; -43.185                        ;
+--------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_50'                                                                                                           ;
+--------+---------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.943 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[25]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.895      ;
; -0.943 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[17]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.895      ;
; -0.943 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[16]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.895      ;
; -0.943 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[23]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.895      ;
; -0.943 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[18]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.895      ;
; -0.943 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[19]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.895      ;
; -0.943 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[20]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.895      ;
; -0.943 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[21]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.895      ;
; -0.943 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[22]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.895      ;
; -0.943 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[27]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.895      ;
; -0.943 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[24]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.895      ;
; -0.943 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[26]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.895      ;
; -0.943 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[28]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.895      ;
; -0.943 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[30]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.895      ;
; -0.943 ; cnt_sync:inst1|CNTVAL[21] ; cnt_sync:inst1|CNTVAL[31]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.895      ;
; -0.931 ; cnt_sync:inst1|CNTVAL[24] ; shift_reg_SIPO_dir:inst2|shift_R[4] ; CLK_50       ; CLK_50      ; 1.000        ; -0.033     ; 1.885      ;
; -0.931 ; cnt_sync:inst1|CNTVAL[24] ; shift_reg_SIPO_dir:inst2|shift_R[5] ; CLK_50       ; CLK_50      ; 1.000        ; -0.033     ; 1.885      ;
; -0.931 ; cnt_sync:inst1|CNTVAL[24] ; shift_reg_SIPO_dir:inst2|shift_R[1] ; CLK_50       ; CLK_50      ; 1.000        ; -0.033     ; 1.885      ;
; -0.931 ; cnt_sync:inst1|CNTVAL[24] ; shift_reg_SIPO_dir:inst2|shift_R[0] ; CLK_50       ; CLK_50      ; 1.000        ; -0.033     ; 1.885      ;
; -0.925 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[25]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.877      ;
; -0.925 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[17]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.877      ;
; -0.925 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[16]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.877      ;
; -0.925 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[23]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.877      ;
; -0.925 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[18]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.877      ;
; -0.925 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[19]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.877      ;
; -0.925 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[20]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.877      ;
; -0.925 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[21]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.877      ;
; -0.925 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[22]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.877      ;
; -0.925 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[27]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.877      ;
; -0.925 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[24]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.877      ;
; -0.925 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[26]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.877      ;
; -0.925 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[28]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.877      ;
; -0.925 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[30]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.877      ;
; -0.925 ; cnt_sync:inst1|CNTVAL[19] ; cnt_sync:inst1|CNTVAL[31]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.877      ;
; -0.863 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[25]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.815      ;
; -0.863 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[17]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.815      ;
; -0.863 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[16]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.815      ;
; -0.863 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[23]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.815      ;
; -0.863 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[18]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.815      ;
; -0.863 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[19]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.815      ;
; -0.863 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[20]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.815      ;
; -0.863 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[21]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.815      ;
; -0.863 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[22]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.815      ;
; -0.863 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[27]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.815      ;
; -0.863 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[24]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.815      ;
; -0.863 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[26]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.815      ;
; -0.863 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[28]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.815      ;
; -0.863 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[30]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.815      ;
; -0.863 ; cnt_sync:inst1|CNTVAL[18] ; cnt_sync:inst1|CNTVAL[31]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.815      ;
; -0.851 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[25]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.803      ;
; -0.851 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[17]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.803      ;
; -0.851 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[16]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.803      ;
; -0.851 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[23]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.803      ;
; -0.851 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[18]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.803      ;
; -0.851 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[19]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.803      ;
; -0.851 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[20]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.803      ;
; -0.851 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[21]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.803      ;
; -0.851 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[22]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.803      ;
; -0.851 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[27]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.803      ;
; -0.851 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[24]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.803      ;
; -0.851 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[26]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.803      ;
; -0.851 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[28]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.803      ;
; -0.851 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[30]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.803      ;
; -0.851 ; cnt_sync:inst1|CNTVAL[16] ; cnt_sync:inst1|CNTVAL[31]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.803      ;
; -0.840 ; cnt_sync:inst1|CNTVAL[1]  ; cnt_sync:inst1|CNTVAL[31]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.037     ; 1.790      ;
; -0.840 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[25]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.792      ;
; -0.840 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[17]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.792      ;
; -0.840 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[16]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.792      ;
; -0.840 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[23]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.792      ;
; -0.840 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[18]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.792      ;
; -0.840 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[19]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.792      ;
; -0.840 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[20]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.792      ;
; -0.840 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[21]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.792      ;
; -0.840 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[22]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.792      ;
; -0.840 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[27]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.792      ;
; -0.840 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[24]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.792      ;
; -0.840 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[26]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.792      ;
; -0.840 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[28]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.792      ;
; -0.840 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[30]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.792      ;
; -0.840 ; cnt_sync:inst1|CNTVAL[17] ; cnt_sync:inst1|CNTVAL[31]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.792      ;
; -0.836 ; cnt_sync:inst1|CNTVAL[1]  ; cnt_sync:inst1|CNTVAL[30]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.037     ; 1.786      ;
; -0.835 ; cnt_sync:inst1|CNTVAL[22] ; cnt_sync:inst1|CNTVAL[25]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.787      ;
; -0.835 ; cnt_sync:inst1|CNTVAL[22] ; cnt_sync:inst1|CNTVAL[17]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.787      ;
; -0.835 ; cnt_sync:inst1|CNTVAL[22] ; cnt_sync:inst1|CNTVAL[16]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.787      ;
; -0.835 ; cnt_sync:inst1|CNTVAL[22] ; cnt_sync:inst1|CNTVAL[23]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.787      ;
; -0.835 ; cnt_sync:inst1|CNTVAL[22] ; cnt_sync:inst1|CNTVAL[18]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.787      ;
; -0.835 ; cnt_sync:inst1|CNTVAL[22] ; cnt_sync:inst1|CNTVAL[19]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.787      ;
; -0.835 ; cnt_sync:inst1|CNTVAL[22] ; cnt_sync:inst1|CNTVAL[20]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.787      ;
; -0.835 ; cnt_sync:inst1|CNTVAL[22] ; cnt_sync:inst1|CNTVAL[21]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.787      ;
; -0.835 ; cnt_sync:inst1|CNTVAL[22] ; cnt_sync:inst1|CNTVAL[22]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.787      ;
; -0.835 ; cnt_sync:inst1|CNTVAL[22] ; cnt_sync:inst1|CNTVAL[27]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.787      ;
; -0.835 ; cnt_sync:inst1|CNTVAL[22] ; cnt_sync:inst1|CNTVAL[24]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.787      ;
; -0.835 ; cnt_sync:inst1|CNTVAL[22] ; cnt_sync:inst1|CNTVAL[26]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.787      ;
; -0.835 ; cnt_sync:inst1|CNTVAL[22] ; cnt_sync:inst1|CNTVAL[28]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.787      ;
; -0.835 ; cnt_sync:inst1|CNTVAL[22] ; cnt_sync:inst1|CNTVAL[30]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.787      ;
; -0.835 ; cnt_sync:inst1|CNTVAL[22] ; cnt_sync:inst1|CNTVAL[31]           ; CLK_50       ; CLK_50      ; 1.000        ; -0.035     ; 1.787      ;
; -0.834 ; cnt_sync:inst1|CNTVAL[24] ; shift_reg_SIPO_dir:inst2|shift_R[3] ; CLK_50       ; CLK_50      ; 1.000        ; -0.027     ; 1.794      ;
; -0.834 ; cnt_sync:inst1|CNTVAL[24] ; shift_reg_SIPO_dir:inst2|shift_R[2] ; CLK_50       ; CLK_50      ; 1.000        ; -0.027     ; 1.794      ;
; -0.828 ; cnt_sync:inst1|CNTVAL[23] ; shift_reg_SIPO_dir:inst2|shift_R[4] ; CLK_50       ; CLK_50      ; 1.000        ; -0.033     ; 1.782      ;
; -0.828 ; cnt_sync:inst1|CNTVAL[23] ; shift_reg_SIPO_dir:inst2|shift_R[5] ; CLK_50       ; CLK_50      ; 1.000        ; -0.033     ; 1.782      ;
+--------+---------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_50'                                                                                                                     ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.206 ; shift_reg_SIPO_dir:inst2|shift_R[4] ; shift_reg_SIPO_dir:inst2|shift_R[5] ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.325      ;
; 0.206 ; shift_reg_SIPO_dir:inst2|shift_R[1] ; shift_reg_SIPO_dir:inst2|shift_R[0] ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.325      ;
; 0.265 ; shift_reg_SIPO_dir:inst2|shift_R[0] ; shift_reg_SIPO_dir:inst2|shift_R[1] ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.384      ;
; 0.266 ; shift_reg_SIPO_dir:inst2|shift_R[2] ; shift_reg_SIPO_dir:inst2|shift_R[3] ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.385      ;
; 0.269 ; cnt_sync:inst1|CNTVAL[28]           ; cnt_sync:inst1|CNTVAL[29]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.232      ; 0.585      ;
; 0.292 ; shift_reg_SIPO_dir:inst2|shift_R[4] ; shift_reg_SIPO_dir:inst2|shift_R[3] ; CLK_50       ; CLK_50      ; 0.000        ; 0.041      ; 0.417      ;
; 0.297 ; cnt_sync:inst1|CNTVAL[29]           ; cnt_sync:inst1|CNTVAL[29]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.043      ; 0.424      ;
; 0.304 ; shift_reg_SIPO_dir:inst2|shift_R[2] ; shift_reg_SIPO_dir:inst2|shift_R[1] ; CLK_50       ; CLK_50      ; 0.000        ; 0.029      ; 0.417      ;
; 0.305 ; cnt_sync:inst1|CNTVAL[1]            ; cnt_sync:inst1|CNTVAL[1]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; cnt_sync:inst1|CNTVAL[3]            ; cnt_sync:inst1|CNTVAL[3]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; cnt_sync:inst1|CNTVAL[5]            ; cnt_sync:inst1|CNTVAL[5]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; cnt_sync:inst1|CNTVAL[13]           ; cnt_sync:inst1|CNTVAL[13]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; cnt_sync:inst1|CNTVAL[15]           ; cnt_sync:inst1|CNTVAL[15]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; cnt_sync:inst1|CNTVAL[31]           ; cnt_sync:inst1|CNTVAL[31]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.424      ;
; 0.306 ; cnt_sync:inst1|CNTVAL[17]           ; cnt_sync:inst1|CNTVAL[17]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; cnt_sync:inst1|CNTVAL[6]            ; cnt_sync:inst1|CNTVAL[6]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; cnt_sync:inst1|CNTVAL[7]            ; cnt_sync:inst1|CNTVAL[7]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; cnt_sync:inst1|CNTVAL[11]           ; cnt_sync:inst1|CNTVAL[11]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; cnt_sync:inst1|CNTVAL[19]           ; cnt_sync:inst1|CNTVAL[19]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; cnt_sync:inst1|CNTVAL[21]           ; cnt_sync:inst1|CNTVAL[21]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; cnt_sync:inst1|CNTVAL[27]           ; cnt_sync:inst1|CNTVAL[27]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; cnt_sync:inst1|CNTVAL[25]           ; cnt_sync:inst1|CNTVAL[25]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; cnt_sync:inst1|CNTVAL[2]            ; cnt_sync:inst1|CNTVAL[2]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; cnt_sync:inst1|CNTVAL[8]            ; cnt_sync:inst1|CNTVAL[8]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; cnt_sync:inst1|CNTVAL[9]            ; cnt_sync:inst1|CNTVAL[9]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; cnt_sync:inst1|CNTVAL[14]           ; cnt_sync:inst1|CNTVAL[14]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; cnt_sync:inst1|CNTVAL[16]           ; cnt_sync:inst1|CNTVAL[16]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; cnt_sync:inst1|CNTVAL[23]           ; cnt_sync:inst1|CNTVAL[23]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; cnt_sync:inst1|CNTVAL[18]           ; cnt_sync:inst1|CNTVAL[18]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; cnt_sync:inst1|CNTVAL[22]           ; cnt_sync:inst1|CNTVAL[22]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; cnt_sync:inst1|CNTVAL[4]            ; cnt_sync:inst1|CNTVAL[4]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; cnt_sync:inst1|CNTVAL[10]           ; cnt_sync:inst1|CNTVAL[10]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; cnt_sync:inst1|CNTVAL[12]           ; cnt_sync:inst1|CNTVAL[12]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; cnt_sync:inst1|CNTVAL[20]           ; cnt_sync:inst1|CNTVAL[20]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; cnt_sync:inst1|CNTVAL[24]           ; cnt_sync:inst1|CNTVAL[24]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; cnt_sync:inst1|CNTVAL[28]           ; cnt_sync:inst1|CNTVAL[28]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; cnt_sync:inst1|CNTVAL[30]           ; cnt_sync:inst1|CNTVAL[30]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.427      ;
; 0.309 ; cnt_sync:inst1|CNTVAL[26]           ; cnt_sync:inst1|CNTVAL[26]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.428      ;
; 0.313 ; shift_reg_SIPO_dir:inst2|shift_R[5] ; shift_reg_SIPO_dir:inst2|shift_R[4] ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.432      ;
; 0.317 ; cnt_sync:inst1|CNTVAL[0]            ; cnt_sync:inst1|CNTVAL[0]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.436      ;
; 0.321 ; cnt_sync:inst1|CNTVAL[27]           ; cnt_sync:inst1|CNTVAL[29]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.232      ; 0.637      ;
; 0.336 ; cnt_sync:inst1|CNTVAL[26]           ; cnt_sync:inst1|CNTVAL[29]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.232      ; 0.652      ;
; 0.341 ; shift_reg_SIPO_dir:inst2|shift_R[3] ; shift_reg_SIPO_dir:inst2|shift_R[2] ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.460      ;
; 0.376 ; shift_reg_SIPO_dir:inst2|shift_R[3] ; shift_reg_SIPO_dir:inst2|shift_R[4] ; CLK_50       ; CLK_50      ; 0.000        ; 0.029      ; 0.489      ;
; 0.388 ; cnt_sync:inst1|CNTVAL[25]           ; cnt_sync:inst1|CNTVAL[29]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.232      ; 0.704      ;
; 0.401 ; cnt_sync:inst1|CNTVAL[24]           ; cnt_sync:inst1|CNTVAL[29]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.232      ; 0.717      ;
; 0.454 ; cnt_sync:inst1|CNTVAL[5]            ; cnt_sync:inst1|CNTVAL[6]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.573      ;
; 0.454 ; cnt_sync:inst1|CNTVAL[1]            ; cnt_sync:inst1|CNTVAL[2]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.573      ;
; 0.454 ; cnt_sync:inst1|CNTVAL[13]           ; cnt_sync:inst1|CNTVAL[14]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.573      ;
; 0.454 ; cnt_sync:inst1|CNTVAL[3]            ; cnt_sync:inst1|CNTVAL[4]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.573      ;
; 0.454 ; cnt_sync:inst1|CNTVAL[23]           ; cnt_sync:inst1|CNTVAL[29]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.232      ; 0.770      ;
; 0.455 ; cnt_sync:inst1|CNTVAL[7]            ; cnt_sync:inst1|CNTVAL[8]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; cnt_sync:inst1|CNTVAL[17]           ; cnt_sync:inst1|CNTVAL[18]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; cnt_sync:inst1|CNTVAL[21]           ; cnt_sync:inst1|CNTVAL[22]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; cnt_sync:inst1|CNTVAL[11]           ; cnt_sync:inst1|CNTVAL[12]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; cnt_sync:inst1|CNTVAL[19]           ; cnt_sync:inst1|CNTVAL[20]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; cnt_sync:inst1|CNTVAL[27]           ; cnt_sync:inst1|CNTVAL[28]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.574      ;
; 0.456 ; cnt_sync:inst1|CNTVAL[15]           ; cnt_sync:inst1|CNTVAL[16]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.033      ; 0.573      ;
; 0.456 ; cnt_sync:inst1|CNTVAL[9]            ; cnt_sync:inst1|CNTVAL[10]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.575      ;
; 0.456 ; cnt_sync:inst1|CNTVAL[23]           ; cnt_sync:inst1|CNTVAL[24]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.575      ;
; 0.456 ; cnt_sync:inst1|CNTVAL[25]           ; cnt_sync:inst1|CNTVAL[26]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.575      ;
; 0.464 ; cnt_sync:inst1|CNTVAL[0]            ; cnt_sync:inst1|CNTVAL[1]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.583      ;
; 0.464 ; cnt_sync:inst1|CNTVAL[6]            ; cnt_sync:inst1|CNTVAL[7]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.583      ;
; 0.464 ; shift_reg_SIPO_dir:inst2|shift_R[1] ; shift_reg_SIPO_dir:inst2|shift_R[2] ; CLK_50       ; CLK_50      ; 0.000        ; 0.041      ; 0.589      ;
; 0.465 ; cnt_sync:inst1|CNTVAL[2]            ; cnt_sync:inst1|CNTVAL[3]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; cnt_sync:inst1|CNTVAL[14]           ; cnt_sync:inst1|CNTVAL[15]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; cnt_sync:inst1|CNTVAL[16]           ; cnt_sync:inst1|CNTVAL[17]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; cnt_sync:inst1|CNTVAL[18]           ; cnt_sync:inst1|CNTVAL[19]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; cnt_sync:inst1|CNTVAL[8]            ; cnt_sync:inst1|CNTVAL[9]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; cnt_sync:inst1|CNTVAL[22]           ; cnt_sync:inst1|CNTVAL[23]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.584      ;
; 0.466 ; cnt_sync:inst1|CNTVAL[4]            ; cnt_sync:inst1|CNTVAL[5]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; cnt_sync:inst1|CNTVAL[12]           ; cnt_sync:inst1|CNTVAL[13]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; cnt_sync:inst1|CNTVAL[30]           ; cnt_sync:inst1|CNTVAL[31]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; cnt_sync:inst1|CNTVAL[10]           ; cnt_sync:inst1|CNTVAL[11]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; cnt_sync:inst1|CNTVAL[20]           ; cnt_sync:inst1|CNTVAL[21]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; cnt_sync:inst1|CNTVAL[24]           ; cnt_sync:inst1|CNTVAL[25]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; cnt_sync:inst1|CNTVAL[22]           ; cnt_sync:inst1|CNTVAL[29]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.232      ; 0.782      ;
; 0.467 ; cnt_sync:inst1|CNTVAL[26]           ; cnt_sync:inst1|CNTVAL[27]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.586      ;
; 0.467 ; cnt_sync:inst1|CNTVAL[0]            ; cnt_sync:inst1|CNTVAL[2]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.586      ;
; 0.467 ; cnt_sync:inst1|CNTVAL[6]            ; cnt_sync:inst1|CNTVAL[8]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.586      ;
; 0.468 ; cnt_sync:inst1|CNTVAL[2]            ; cnt_sync:inst1|CNTVAL[4]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.587      ;
; 0.468 ; cnt_sync:inst1|CNTVAL[16]           ; cnt_sync:inst1|CNTVAL[18]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.587      ;
; 0.468 ; cnt_sync:inst1|CNTVAL[18]           ; cnt_sync:inst1|CNTVAL[20]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.587      ;
; 0.468 ; cnt_sync:inst1|CNTVAL[8]            ; cnt_sync:inst1|CNTVAL[10]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.587      ;
; 0.468 ; cnt_sync:inst1|CNTVAL[22]           ; cnt_sync:inst1|CNTVAL[24]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.587      ;
; 0.469 ; cnt_sync:inst1|CNTVAL[28]           ; cnt_sync:inst1|CNTVAL[30]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.588      ;
; 0.469 ; cnt_sync:inst1|CNTVAL[4]            ; cnt_sync:inst1|CNTVAL[6]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.588      ;
; 0.469 ; cnt_sync:inst1|CNTVAL[12]           ; cnt_sync:inst1|CNTVAL[14]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.588      ;
; 0.469 ; cnt_sync:inst1|CNTVAL[20]           ; cnt_sync:inst1|CNTVAL[22]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.588      ;
; 0.469 ; cnt_sync:inst1|CNTVAL[10]           ; cnt_sync:inst1|CNTVAL[12]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.588      ;
; 0.469 ; cnt_sync:inst1|CNTVAL[24]           ; cnt_sync:inst1|CNTVAL[26]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.588      ;
; 0.470 ; cnt_sync:inst1|CNTVAL[26]           ; cnt_sync:inst1|CNTVAL[28]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.589      ;
; 0.470 ; cnt_sync:inst1|CNTVAL[14]           ; cnt_sync:inst1|CNTVAL[16]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.033      ; 0.587      ;
; 0.517 ; cnt_sync:inst1|CNTVAL[5]            ; cnt_sync:inst1|CNTVAL[7]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.636      ;
; 0.517 ; cnt_sync:inst1|CNTVAL[1]            ; cnt_sync:inst1|CNTVAL[3]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.636      ;
; 0.517 ; cnt_sync:inst1|CNTVAL[13]           ; cnt_sync:inst1|CNTVAL[15]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.636      ;
; 0.517 ; cnt_sync:inst1|CNTVAL[3]            ; cnt_sync:inst1|CNTVAL[5]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.636      ;
; 0.518 ; cnt_sync:inst1|CNTVAL[17]           ; cnt_sync:inst1|CNTVAL[19]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.637      ;
; 0.518 ; cnt_sync:inst1|CNTVAL[7]            ; cnt_sync:inst1|CNTVAL[9]            ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.637      ;
; 0.518 ; cnt_sync:inst1|CNTVAL[21]           ; cnt_sync:inst1|CNTVAL[23]           ; CLK_50       ; CLK_50      ; 0.000        ; 0.035      ; 0.637      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_50'                                                                   ;
+--------+--------------+----------------+-----------------+--------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+-----------------+--------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK_50 ; Rise       ; CLK_50                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[24]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[25]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[26]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[27]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[28]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[29]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[30]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[31]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; shift_reg_SIPO_dir:inst2|shift_R[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; shift_reg_SIPO_dir:inst2|shift_R[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; shift_reg_SIPO_dir:inst2|shift_R[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; shift_reg_SIPO_dir:inst2|shift_R[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; shift_reg_SIPO_dir:inst2|shift_R[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK_50 ; Rise       ; shift_reg_SIPO_dir:inst2|shift_R[5] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[29]           ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; shift_reg_SIPO_dir:inst2|shift_R[0] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; shift_reg_SIPO_dir:inst2|shift_R[1] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; shift_reg_SIPO_dir:inst2|shift_R[2] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; shift_reg_SIPO_dir:inst2|shift_R[3] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; shift_reg_SIPO_dir:inst2|shift_R[4] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; shift_reg_SIPO_dir:inst2|shift_R[5] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[0]            ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[10]           ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[11]           ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[12]           ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[13]           ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[14]           ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[15]           ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[1]            ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[2]            ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[3]            ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[4]            ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[5]            ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[6]            ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[7]            ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[8]            ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[9]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[16]           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[17]           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[18]           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[19]           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[20]           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[21]           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[22]           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[23]           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[24]           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[25]           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[26]           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[27]           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[28]           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[30]           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK_50 ; Rise       ; cnt_sync:inst1|CNTVAL[31]           ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[29]|clk                ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; CLK_50~input|o                      ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst2|shift_R[0]|clk                ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst2|shift_R[1]|clk                ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst2|shift_R[4]|clk                ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst2|shift_R[5]|clk                ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[0]|clk                 ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[10]|clk                ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[11]|clk                ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[12]|clk                ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[13]|clk                ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[14]|clk                ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[15]|clk                ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[1]|clk                 ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[2]|clk                 ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[3]|clk                 ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[4]|clk                 ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[5]|clk                 ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[6]|clk                 ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[7]|clk                 ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[8]|clk                 ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst1|CNTVAL[9]|clk                 ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; CLK_50 ; Rise       ; inst2|shift_R[2]|clk                ;
+--------+--------------+----------------+-----------------+--------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW0       ; CLK_50     ; 1.440 ; 2.130 ; Rise       ; CLK_50          ;
; SW1       ; CLK_50     ; 1.542 ; 2.240 ; Rise       ; CLK_50          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW0       ; CLK_50     ; -1.207 ; -1.878 ; Rise       ; CLK_50          ;
; SW1       ; CLK_50     ; -1.179 ; -1.837 ; Rise       ; CLK_50          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; EN_OUT    ; CLK_50     ; 5.926 ; 6.265 ; Rise       ; CLK_50          ;
; OUT[*]    ; CLK_50     ; 5.113 ; 5.438 ; Rise       ; CLK_50          ;
;  OUT[0]   ; CLK_50     ; 3.848 ; 3.985 ; Rise       ; CLK_50          ;
;  OUT[1]   ; CLK_50     ; 4.380 ; 4.584 ; Rise       ; CLK_50          ;
;  OUT[2]   ; CLK_50     ; 5.113 ; 5.438 ; Rise       ; CLK_50          ;
;  OUT[3]   ; CLK_50     ; 4.481 ; 4.686 ; Rise       ; CLK_50          ;
;  OUT[4]   ; CLK_50     ; 4.387 ; 4.576 ; Rise       ; CLK_50          ;
;  OUT[5]   ; CLK_50     ; 4.245 ; 4.432 ; Rise       ; CLK_50          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; EN_OUT    ; CLK_50     ; 5.326 ; 5.632 ; Rise       ; CLK_50          ;
; OUT[*]    ; CLK_50     ; 3.764 ; 3.895 ; Rise       ; CLK_50          ;
;  OUT[0]   ; CLK_50     ; 3.764 ; 3.895 ; Rise       ; CLK_50          ;
;  OUT[1]   ; CLK_50     ; 4.274 ; 4.470 ; Rise       ; CLK_50          ;
;  OUT[2]   ; CLK_50     ; 5.011 ; 5.328 ; Rise       ; CLK_50          ;
;  OUT[3]   ; CLK_50     ; 4.372 ; 4.568 ; Rise       ; CLK_50          ;
;  OUT[4]   ; CLK_50     ; 4.282 ; 4.463 ; Rise       ; CLK_50          ;
;  OUT[5]   ; CLK_50     ; 4.146 ; 4.325 ; Rise       ; CLK_50          ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.451  ; 0.206 ; N/A      ; N/A     ; -3.000              ;
;  CLK_50          ; -2.451  ; 0.206 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -88.105 ; 0.0   ; 0.0      ; 0.0     ; -43.185             ;
;  CLK_50          ; -88.105 ; 0.000 ; N/A      ; N/A     ; -43.185             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW0       ; CLK_50     ; 2.552 ; 3.081 ; Rise       ; CLK_50          ;
; SW1       ; CLK_50     ; 2.746 ; 3.271 ; Rise       ; CLK_50          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW0       ; CLK_50     ; -1.207 ; -1.878 ; Rise       ; CLK_50          ;
; SW1       ; CLK_50     ; -1.179 ; -1.837 ; Rise       ; CLK_50          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; EN_OUT    ; CLK_50     ; 10.077 ; 10.215 ; Rise       ; CLK_50          ;
; OUT[*]    ; CLK_50     ; 8.353  ; 8.615  ; Rise       ; CLK_50          ;
;  OUT[0]   ; CLK_50     ; 6.394  ; 6.512  ; Rise       ; CLK_50          ;
;  OUT[1]   ; CLK_50     ; 7.262  ; 7.459  ; Rise       ; CLK_50          ;
;  OUT[2]   ; CLK_50     ; 8.353  ; 8.615  ; Rise       ; CLK_50          ;
;  OUT[3]   ; CLK_50     ; 7.399  ; 7.609  ; Rise       ; CLK_50          ;
;  OUT[4]   ; CLK_50     ; 7.336  ; 7.450  ; Rise       ; CLK_50          ;
;  OUT[5]   ; CLK_50     ; 7.118  ; 7.204  ; Rise       ; CLK_50          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; EN_OUT    ; CLK_50     ; 5.326 ; 5.632 ; Rise       ; CLK_50          ;
; OUT[*]    ; CLK_50     ; 3.764 ; 3.895 ; Rise       ; CLK_50          ;
;  OUT[0]   ; CLK_50     ; 3.764 ; 3.895 ; Rise       ; CLK_50          ;
;  OUT[1]   ; CLK_50     ; 4.274 ; 4.470 ; Rise       ; CLK_50          ;
;  OUT[2]   ; CLK_50     ; 5.011 ; 5.328 ; Rise       ; CLK_50          ;
;  OUT[3]   ; CLK_50     ; 4.372 ; 4.568 ; Rise       ; CLK_50          ;
;  OUT[4]   ; CLK_50     ; 4.282 ; 4.463 ; Rise       ; CLK_50          ;
;  OUT[5]   ; CLK_50     ; 4.146 ; 4.325 ; Rise       ; CLK_50          ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; EN_OUT        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK_50                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW0                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW1                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; EN_OUT        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; OUT[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; OUT[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; OUT[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; OUT[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; OUT[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; OUT[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; EN_OUT        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; OUT[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; OUT[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; OUT[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; OUT[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; OUT[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; OUT[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK_50     ; CLK_50   ; 1626     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK_50     ; CLK_50   ; 1626     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 8     ; 8    ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 38    ; 38   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Sat Aug 19 11:36:26 2023
Info: Command: quartus_sta start_5 -c start_5
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'start_5.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK_50 CLK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.451
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.451             -88.105 CLK_50 
Info (332146): Worst-case hold slack is 0.394
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.394               0.000 CLK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -41.000 CLK_50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.097
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.097             -75.136 CLK_50 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 CLK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -41.000 CLK_50 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.943
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.943             -32.947 CLK_50 
Info (332146): Worst-case hold slack is 0.206
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.206               0.000 CLK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -43.185 CLK_50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4723 megabytes
    Info: Processing ended: Sat Aug 19 11:36:27 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


