<html>
<head>
   <meta http-equiv="Content-Type" content="text/html;charset=iso-8859-1">
<title>
   Xilinx Driver axipcie v3_0: xaxipcie_porting_guide.h File Reference
</title>
<link href="doxygen_kalyanidocs/doc/css/driver_api_doxygen.css" rel="stylesheet" type="text/css">
</head>
<h3 class="PageHeader">Xilinx Processor IP Library</h3>
<hl>Software Drivers</hl>
<hr class="whs1">

<!-- Generated by Doxygen 1.6.1 -->
<div class="navigation" id="top">
  <div class="tabs">
    <ul>
      <li><a href="index.html"><span>Main&nbsp;Page</span></a></li>
      <li><a href="annotated.html"><span>Classes</span></a></li>
      <li class="current"><a href="files.html"><span>Files</span></a></li>
    </ul>
  </div>
  <div class="tabs">
    <ul>
      <li><a href="files.html"><span>File&nbsp;List</span></a></li>
      <li><a href="globals.html"><span>File&nbsp;Members</span></a></li>
    </ul>
  </div>
</div>
<div class="contents">
<h1>xaxipcie_porting_guide.h File Reference</h1><table border="0" cellpadding="0" cellspacing="0">
</table>
<hr/><a name="_details"></a><h2>Detailed Description</h2>
<p>This is a guide on how to move from using the plbv46pcie driver to use xaxipcie driver.</p>
<pre>
 MODIFICATION HISTORY:</pre><pre> Ver   Who  Date     Changes
 ----- ---- -------- -------------------------------------------------------
 1.00a rkv  03/21/11 First release
 2.00a nm   10/19/11 Added support of PCIe root complex functionality. The
                     Root Port/Root Complex is available only in the 7 series
                     families.</pre><pre> </pre><p><b>Overview</b></p>
<p>The API for xaxipcie driver is similar to plbv46pcie driver. The prefix for the API functions and structures is XAxiPcie_ for the xaxipcie driver.</p>
<p>Due to hardware feature changes, some new API's are added and some API names are changed.</p>
<p>We present AXI PCIE API functions:</p>
<ul>
<li>That Map with PLBv46PCIE</li>
<li>That are new API functions</li>
<li>That have been removed</li>
</ul>
<p><b>AXI PCIE API Functions that maps with PLBv46PCIE API</b></p>
<pre>
         plbv46pcie driver	     |         xaxipcie driver
 -----------------------------------------------------------------------
   XPcie_LookupConfig(   )	     |  XAxiPcie_LookupConfig(...)
   XPcie_CfgInitialize(...)	     |  XAxiPcie_CfgInitialize(...)
   XPcie_GetRequesterID(...)        |  XAxiPcie_GetRequesterID(...)
   XPcie_SetRequesterID(...)	     |  ............................
   XPcie_GetLinkStatus(...)         |  XAxiPcie_IsLinkUp(...)
   XPcie_GetLocalBusBar2PcieBar(...)|  XAxiPcie_GetLocalBusBar2PcieBar(...)
   XPcie_SetLocalBusBar2PcieBar(...)|  XAxiPcie_SetLocalBusBar2PcieBar(...)
   XPcie_ReadLocalConfigSpace(...)  |  XAxiPcie_ReadLocalConfigSpace(...)
   XPcie_WriteLocalConfigSpace(...) |  XAxiPcie_WriteLocalConfigSpace(...)
   XPcie_EnableInterrupts(...)      |  XAxiPcie_EnableInterrupts(...)
   XPcie_DisableInterrupts(...)     |  XAxiPcie_DisableInterrupts(...)
   XPcie_GetEnabledInterrupts(...)  |  XAxiPcie_GetEnabledInterrupts(...)
   XPcie_GetPendingInterrupts(...)  |  XAxiPcie_GetPendingInterrupts(...)
   XPcie_ClearPendingInterrupts(...)|  XAxiPcie_ClearPendingInterrupts(...)
   XPcie_SetRequesterID(...)	     |  XAxiPcie_SetRequesterID(...)
   XPcie_EnablePCIeConnection(...)  |  No enable feature in hardware.
   XPcie_DisablePCIeConnection(..)  |  No Disable feature in hardware.
   XPcie_ReadRemoteConfigSpace(..)  |  XAxiPcie_ReadRemoteConfigSpace(..)
   XPcie_WriteRemoteConfigSpace(..) |  XAxiPcie_WriteRemoteConfigSpace(..)</pre><pre></pre><p><b>API Functions that are new</b></p>
<ul>
<li>void XAxiPcie_GetVsecCapability(<a class="el" href="struct_x_axi_pcie.html">XAxiPcie</a> *InstancePtr, u8 VsecNum, u16 *VsecIdPtr, u8 *VersionPtr, u16 *NextCapPtr)</li>
</ul>
<ul>
<li>void XAxiPcie_GetVsecHeader(<a class="el" href="struct_x_axi_pcie.html">XAxiPcie</a> *InstancePtr, u8 VsecNum, u16 *VsecIdPtr, u8 *RevisionPtr, u16 *LengthPtr)</li>
</ul>
<ul>
<li>void XAxiPcie_GetBridgeInfo(<a class="el" href="struct_x_axi_pcie.html">XAxiPcie</a> *InstancePtr, u8 *Gen2Ptr, u8 *RootPortPtr, u8 *ECAMSizePtr);</li>
</ul>
<ul>
<li>void <a class="el" href="xaxipcie_8h.html#a372301905fec6833c06320fb45261cd7">XAxiPcie_GetPhyStatusCtrl(XAxiPcie *InstancePtr, u32 *PhyState)</a></li>
</ul>
<ul>
<li>void <a class="el" href="xaxipcie__intr_8c.html#a062809d176f81251886d5372c0714f7a">XAxiPcie_EnableGlobalInterrupt(XAxiPcie *InstancePtr)</a></li>
</ul>
<ul>
<li>void <a class="el" href="xaxipcie__intr_8c.html#aace3ba2f6c70cd207c9c65d92c634ee8">XAxiPcie_DisableGlobalInterrupt(XAxiPcie *InstancePtr)</a></li>
</ul>
<ul>
<li>void <a class="el" href="xaxipcie_8h.html#a0899628f4ecfb6d3b05671933c375ae5">XAxiPcie_GetRootPortStatusCtrl(XAxiPcie *InstancePtr, u32 *StatusPtr)</a></li>
</ul>
<ul>
<li>int XAxiPcie_SetRootPortMSIBase(<a class="el" href="struct_x_axi_pcie.html">XAxiPcie</a> *InstancePtr, unsigned long long MsiBase)</li>
</ul>
<ul>
<li>void XAxiPcie_GetRootPortErrFIFOMsg(<a class="el" href="struct_x_axi_pcie.html">XAxiPcie</a> *InstancePtr, u16 *ReqIdPtr, u8 *ErrType, u8 *ErrValid)</li>
</ul>
<ul>
<li>void <a class="el" href="xaxipcie_8h.html#a225811fdbd9b22b8208a83ca4d3818ce">XAxiPcie_ClearRootPortErrFIFOMsg(XAxiPcie *InstancePtr)</a></li>
</ul>
<ul>
<li>int XAxiPcie_GetRootPortIntFIFOReg(<a class="el" href="struct_x_axi_pcie.html">XAxiPcie</a> *InstancePtr, u16 *ReqIdPtr, u16 *MsiAddr, u8 *MsiInt, u8 *IntValid, u16 *MsiMsgData)</li>
</ul>
<ul>
<li>void <a class="el" href="xaxipcie_8h.html#a4b043d41a5668f97f83518327023ea0d">XAxiPcie_ClearRootPortIntFIFOReg(XAxiPcie *InstancePtr)</a></li>
</ul>
<p><b>API Functions That Have Been Removed</b></p>
<ul>
<li>void XPcie_GetRequestControl(XPcie *InstancePtr, u8 *MaxPayLoadPtr, u8 *MaxReadPtr)</li>
</ul>
<ul>
<li>void XPcie_EnablePCIeConnection(XPcie *InstancePtr, u8 NumOfBars)</li>
</ul>
<ul>
<li>void XPcie_DisablePCIeConnection(XPcie *InstancePtr) </li>
</ul>
</div>
<p class="Copyright">
Copyright &copy; 1995-2014 Xilinx, Inc. All rights reserved.
</p>
</body>
</html>

