// For Unicorn Engine. AUTO-GENERATED FILE, DO NOT EDIT [mips_const.rs]

// MIPS registers

pub const MIPS_REG_INVALID : u32 = 0;

// General purpose registers
pub const MIPS_REG_PC : u32 = 1;
pub const MIPS_REG_0 : u32 = 2;
pub const MIPS_REG_1 : u32 = 3;
pub const MIPS_REG_2 : u32 = 4;
pub const MIPS_REG_3 : u32 = 5;
pub const MIPS_REG_4 : u32 = 6;
pub const MIPS_REG_5 : u32 = 7;
pub const MIPS_REG_6 : u32 = 8;
pub const MIPS_REG_7 : u32 = 9;
pub const MIPS_REG_8 : u32 = 10;
pub const MIPS_REG_9 : u32 = 11;
pub const MIPS_REG_10 : u32 = 12;
pub const MIPS_REG_11 : u32 = 13;
pub const MIPS_REG_12 : u32 = 14;
pub const MIPS_REG_13 : u32 = 15;
pub const MIPS_REG_14 : u32 = 16;
pub const MIPS_REG_15 : u32 = 17;
pub const MIPS_REG_16 : u32 = 18;
pub const MIPS_REG_17 : u32 = 19;
pub const MIPS_REG_18 : u32 = 20;
pub const MIPS_REG_19 : u32 = 21;
pub const MIPS_REG_20 : u32 = 22;
pub const MIPS_REG_21 : u32 = 23;
pub const MIPS_REG_22 : u32 = 24;
pub const MIPS_REG_23 : u32 = 25;
pub const MIPS_REG_24 : u32 = 26;
pub const MIPS_REG_25 : u32 = 27;
pub const MIPS_REG_26 : u32 = 28;
pub const MIPS_REG_27 : u32 = 29;
pub const MIPS_REG_28 : u32 = 30;
pub const MIPS_REG_29 : u32 = 31;
pub const MIPS_REG_30 : u32 = 32;
pub const MIPS_REG_31 : u32 = 33;

// DSP registers
pub const MIPS_REG_DSPCCOND : u32 = 34;
pub const MIPS_REG_DSPCARRY : u32 = 35;
pub const MIPS_REG_DSPEFI : u32 = 36;
pub const MIPS_REG_DSPOUTFLAG : u32 = 37;
pub const MIPS_REG_DSPOUTFLAG16_19 : u32 = 38;
pub const MIPS_REG_DSPOUTFLAG20 : u32 = 39;
pub const MIPS_REG_DSPOUTFLAG21 : u32 = 40;
pub const MIPS_REG_DSPOUTFLAG22 : u32 = 41;
pub const MIPS_REG_DSPOUTFLAG23 : u32 = 42;
pub const MIPS_REG_DSPPOS : u32 = 43;
pub const MIPS_REG_DSPSCOUNT : u32 = 44;

// ACC registers
pub const MIPS_REG_AC0 : u32 = 45;
pub const MIPS_REG_AC1 : u32 = 46;
pub const MIPS_REG_AC2 : u32 = 47;
pub const MIPS_REG_AC3 : u32 = 48;

// COP registers
pub const MIPS_REG_CC0 : u32 = 49;
pub const MIPS_REG_CC1 : u32 = 50;
pub const MIPS_REG_CC2 : u32 = 51;
pub const MIPS_REG_CC3 : u32 = 52;
pub const MIPS_REG_CC4 : u32 = 53;
pub const MIPS_REG_CC5 : u32 = 54;
pub const MIPS_REG_CC6 : u32 = 55;
pub const MIPS_REG_CC7 : u32 = 56;

// FPU registers
pub const MIPS_REG_F0 : u32 = 57;
pub const MIPS_REG_F1 : u32 = 58;
pub const MIPS_REG_F2 : u32 = 59;
pub const MIPS_REG_F3 : u32 = 60;
pub const MIPS_REG_F4 : u32 = 61;
pub const MIPS_REG_F5 : u32 = 62;
pub const MIPS_REG_F6 : u32 = 63;
pub const MIPS_REG_F7 : u32 = 64;
pub const MIPS_REG_F8 : u32 = 65;
pub const MIPS_REG_F9 : u32 = 66;
pub const MIPS_REG_F10 : u32 = 67;
pub const MIPS_REG_F11 : u32 = 68;
pub const MIPS_REG_F12 : u32 = 69;
pub const MIPS_REG_F13 : u32 = 70;
pub const MIPS_REG_F14 : u32 = 71;
pub const MIPS_REG_F15 : u32 = 72;
pub const MIPS_REG_F16 : u32 = 73;
pub const MIPS_REG_F17 : u32 = 74;
pub const MIPS_REG_F18 : u32 = 75;
pub const MIPS_REG_F19 : u32 = 76;
pub const MIPS_REG_F20 : u32 = 77;
pub const MIPS_REG_F21 : u32 = 78;
pub const MIPS_REG_F22 : u32 = 79;
pub const MIPS_REG_F23 : u32 = 80;
pub const MIPS_REG_F24 : u32 = 81;
pub const MIPS_REG_F25 : u32 = 82;
pub const MIPS_REG_F26 : u32 = 83;
pub const MIPS_REG_F27 : u32 = 84;
pub const MIPS_REG_F28 : u32 = 85;
pub const MIPS_REG_F29 : u32 = 86;
pub const MIPS_REG_F30 : u32 = 87;
pub const MIPS_REG_F31 : u32 = 88;
pub const MIPS_REG_FCC0 : u32 = 89;
pub const MIPS_REG_FCC1 : u32 = 90;
pub const MIPS_REG_FCC2 : u32 = 91;
pub const MIPS_REG_FCC3 : u32 = 92;
pub const MIPS_REG_FCC4 : u32 = 93;
pub const MIPS_REG_FCC5 : u32 = 94;
pub const MIPS_REG_FCC6 : u32 = 95;
pub const MIPS_REG_FCC7 : u32 = 96;

// AFPR128
pub const MIPS_REG_W0 : u32 = 97;
pub const MIPS_REG_W1 : u32 = 98;
pub const MIPS_REG_W2 : u32 = 99;
pub const MIPS_REG_W3 : u32 = 100;
pub const MIPS_REG_W4 : u32 = 101;
pub const MIPS_REG_W5 : u32 = 102;
pub const MIPS_REG_W6 : u32 = 103;
pub const MIPS_REG_W7 : u32 = 104;
pub const MIPS_REG_W8 : u32 = 105;
pub const MIPS_REG_W9 : u32 = 106;
pub const MIPS_REG_W10 : u32 = 107;
pub const MIPS_REG_W11 : u32 = 108;
pub const MIPS_REG_W12 : u32 = 109;
pub const MIPS_REG_W13 : u32 = 110;
pub const MIPS_REG_W14 : u32 = 111;
pub const MIPS_REG_W15 : u32 = 112;
pub const MIPS_REG_W16 : u32 = 113;
pub const MIPS_REG_W17 : u32 = 114;
pub const MIPS_REG_W18 : u32 = 115;
pub const MIPS_REG_W19 : u32 = 116;
pub const MIPS_REG_W20 : u32 = 117;
pub const MIPS_REG_W21 : u32 = 118;
pub const MIPS_REG_W22 : u32 = 119;
pub const MIPS_REG_W23 : u32 = 120;
pub const MIPS_REG_W24 : u32 = 121;
pub const MIPS_REG_W25 : u32 = 122;
pub const MIPS_REG_W26 : u32 = 123;
pub const MIPS_REG_W27 : u32 = 124;
pub const MIPS_REG_W28 : u32 = 125;
pub const MIPS_REG_W29 : u32 = 126;
pub const MIPS_REG_W30 : u32 = 127;
pub const MIPS_REG_W31 : u32 = 128;
pub const MIPS_REG_HI : u32 = 129;
pub const MIPS_REG_LO : u32 = 130;
pub const MIPS_REG_P0 : u32 = 131;
pub const MIPS_REG_P1 : u32 = 132;
pub const MIPS_REG_P2 : u32 = 133;
pub const MIPS_REG_MPL0 : u32 = 134;
pub const MIPS_REG_MPL1 : u32 = 135;
pub const MIPS_REG_MPL2 : u32 = 136;
pub const MIPS_REG_ENDING : u32 = 137;
pub const MIPS_REG_ZERO : u32 = 2;
pub const MIPS_REG_AT : u32 = 3;
pub const MIPS_REG_V0 : u32 = 4;
pub const MIPS_REG_V1 : u32 = 5;
pub const MIPS_REG_A0 : u32 = 6;
pub const MIPS_REG_A1 : u32 = 7;
pub const MIPS_REG_A2 : u32 = 8;
pub const MIPS_REG_A3 : u32 = 9;
pub const MIPS_REG_T0 : u32 = 10;
pub const MIPS_REG_T1 : u32 = 11;
pub const MIPS_REG_T2 : u32 = 12;
pub const MIPS_REG_T3 : u32 = 13;
pub const MIPS_REG_T4 : u32 = 14;
pub const MIPS_REG_T5 : u32 = 15;
pub const MIPS_REG_T6 : u32 = 16;
pub const MIPS_REG_T7 : u32 = 17;
pub const MIPS_REG_S0 : u32 = 18;
pub const MIPS_REG_S1 : u32 = 19;
pub const MIPS_REG_S2 : u32 = 20;
pub const MIPS_REG_S3 : u32 = 21;
pub const MIPS_REG_S4 : u32 = 22;
pub const MIPS_REG_S5 : u32 = 23;
pub const MIPS_REG_S6 : u32 = 24;
pub const MIPS_REG_S7 : u32 = 25;
pub const MIPS_REG_T8 : u32 = 26;
pub const MIPS_REG_T9 : u32 = 27;
pub const MIPS_REG_K0 : u32 = 28;
pub const MIPS_REG_K1 : u32 = 29;
pub const MIPS_REG_GP : u32 = 30;
pub const MIPS_REG_SP : u32 = 31;
pub const MIPS_REG_FP : u32 = 32;
pub const MIPS_REG_S8 : u32 = 32;
pub const MIPS_REG_RA : u32 = 33;
pub const MIPS_REG_HI0 : u32 = 45;
pub const MIPS_REG_HI1 : u32 = 46;
pub const MIPS_REG_HI2 : u32 = 47;
pub const MIPS_REG_HI3 : u32 = 48;
pub const MIPS_REG_LO0 : u32 = 45;
pub const MIPS_REG_LO1 : u32 = 46;
pub const MIPS_REG_LO2 : u32 = 47;
pub const MIPS_REG_LO3 : u32 = 48;

