Generated by Fabric Compiler ( version 2022.2-SP6.4 <build 146967> ) at Fri Nov  7 01:34:50 2025

Number of unique control sets : 328
  CLK(pclk_div2)                                   : 2
  CLK(clk_100m)                                    : 3
  CLK(ddr_core_clk)                                : 4
  CLK(nt_cmos1_pclk)                               : 15
  CLK(nt_cmos2_pclk)                               : 15
  CLK(cmos1_pclk_16bit)                            : 51
  CLK(cmos2_pclk_16bit)                            : 51
  CLK(clk_100m), CE(i2cSlave_u.u_serialInterface.regAddr[7:0]_and_1)       : 8
  CLK(cmos1_8_16bit.pclk_IOCLKBUF), C(~cmos1_8_16bit.enble)    : 1
  CLK(cmos2_8_16bit.pclk_IOCLKBUF), C(~cmos2_8_16bit.enble)    : 1
  CLK(cmos1_pclk_16bit), P(u_SXT1_FIFO_to_DDR.rd_rst)    : 2
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_cpd_rstn)   : 2
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_reset_ctrl.ddrphy_dll_rst_n_rg)     : 2
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_reset_ctrl.ddrphy_rst_n_rg)   : 2
  CLK(pclk), C(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_PCIE_HARD_CTRL.mem_rst_n_inv)      : 2
  CLK(pclk), C(~core_rst_n)                        : 2
  CLK(ref_clk), C(~core_rst_n)                     : 2
  CLK(ref_clk), C(~nt_button_rst_n)                : 2
  CLK(ref_clk), C(~nt_perst_n)                     : 2
  CLK(ref_clk), C(~sync_button_rst_n)              : 2
  CLK(ref_clk), C(~sync_perst_n)                   : 2
  CLK(ref_clk), C(~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.phy_rst_n)     : 2
  CLK(u_ddr3.u_ddrphy_top.rst_clk), C(u_ddr3/u_ddrc_rstn_sync/N0_rnmt)     : 2
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_cpd_rstn_synced)  : 5
  CLK(ref_clk), C(~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.ext_rstn_debounce.rstn_inner)       : 6
  CLK(ref_clk), C(~u_refclk_buttonrstn_debounce.rstn_inner)    : 6
  CLK(ref_clk), C(~u_refclk_perstn_debounce.rstn_inner)  : 6
  CLK(cmos1_pclk_16bit), C(N37)                    : 9
  CLK(ref_clk), CP(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_tx_rst_mcrsw.tx_rst_fsm_multi_sw_lane.N0)        : 15
      CLK(ref_clk), C(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_tx_rst_mcrsw.tx_rst_fsm_multi_sw_lane.N0)     : 5
      CLK(ref_clk), P(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_tx_rst_mcrsw.tx_rst_fsm_multi_sw_lane.N0)     : 10
  CLK(u_ddr3.u_ddrphy_top.rst_clk), CP(~u_ddr3.u_ddrphy_top.rst_seq_rstn)        : 22
      CLK(u_ddr3.u_ddrphy_top.rst_clk), C(~u_ddr3.u_ddrphy_top.rst_seq_rstn)     : 15
      CLK(u_ddr3.u_ddrphy_top.rst_clk), P(~u_ddr3.u_ddrphy_top.rst_seq_rstn)     : 7
  CLK(ddr_core_clk), CP(u_ddr3/u_ddrc_rstn_sync/N0_rnmt)       : 24
      CLK(ddr_core_clk), C(u_ddr3/u_ddrc_rstn_sync/N0_rnmt)    : 23
      CLK(ddr_core_clk), P(u_ddr3/u_ddrc_rstn_sync/N0_rnmt)    : 1
  CLK(cmos1_pclk_16bit), C(wr_rst_sync[1])         : 45
  CLK(clk_100m), CP(~rst_n)                        : 53
      CLK(clk_100m), C(~rst_n)                     : 51
      CLK(clk_100m), P(~rst_n)                     : 2
  CLK(pclk), C(~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_PCIE_HARD_CTRL.core_rst_n_mem)    : 69
  CLK(u_ddr3.u_ddrphy_top.rst_clk), C(~u_ddr3.u_ddrphy_top.logic_rstn)     : 69
  CLK(ddr_core_clk), CP(~u_ddr3.u_ddrphy_top.ddrphy_dll_rst_n)       : 74
      CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_dll_rst_n)    : 72
      CLK(ddr_core_clk), P(~u_ddr3.u_ddrphy_top.ddrphy_dll_rst_n)    : 2
  CLK(ref_clk), CP(~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.ext_rst_n_sync)        : 84
      CLK(ref_clk), C(~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.ext_rst_n_sync)     : 79
      CLK(ref_clk), P(~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.ext_rst_n_sync)     : 5
  CLK(ddr_core_clk), CP(u_SXT1_FIFO_to_DDR.rd_rst)       : 104
      CLK(ddr_core_clk), C(u_SXT1_FIFO_to_DDR.rd_rst)    : 99
      CLK(ddr_core_clk), P(u_SXT1_FIFO_to_DDR.rd_rst)    : 5
  CLK(ref_clk), CP(~u_ips2l_pcie_expd_apb_mux.i_uart_rst_n)          : 115
      CLK(ref_clk), C(~u_ips2l_pcie_expd_apb_mux.i_uart_rst_n)       : 110
      CLK(ref_clk), P(~u_ips2l_pcie_expd_apb_mux.i_uart_rst_n)       : 5
  CLK(pclk_div2), CP(~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.phy_rst_n)        : 176
      CLK(pclk_div2), C(~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.phy_rst_n)     : 170
      CLK(pclk_div2), P(~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.phy_rst_n)     : 6
  CLK(ddr_core_clk), CP(~u_ddr3.ddrc_rstn)         : 750
      CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn)      : 708
      CLK(ddr_core_clk), P(~u_ddr3.ddrc_rstn)      : 42
  CLK(ddr_core_clk), CP(~u_ddr3.u_ddrphy_top.ddrphy_rst_n)           : 1112
      CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n)  : 1067
      CLK(ddr_core_clk), P(~u_ddr3.u_ddrphy_top.ddrphy_rst_n)  : 45
  CLK(pclk_div2), CP(~core_rst_n)                  : 1266
      CLK(pclk_div2), C(~core_rst_n)               : 1257
      CLK(pclk_div2), P(~core_rst_n)               : 9
  CLK(pclk), P(~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_PCIE_HARD_CTRL.core_rst_n_mem), CE(N1042)     : 1
  CLK(ref_clk), P(~sync_perst_n), CE(N1037)        : 1
  CLK(ref_clk), C(~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.ref_rst_n), CE(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_rx_rst_mcrsw.P_RX_LANE_POWERUP)     : 1
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_dcd_top.mcdq_dcd_bm.N201)       : 2
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_dcd_top.mcdq_dcd_bm.N252)       : 2
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_dcd_top.mcdq_dcd_sm.state_reg[0])     : 2
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_dcp_top.mcdq_dcp_back_ctrl.norm_cmd_l_act)  : 2
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_wdatapath.rd_en)    : 2
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_dll_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_data_slice_wrcal.N537)      : 2
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_dll_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_data_slice_wrcal.N537)      : 2
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_dqs_rddata_align.N616)    : 2
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_dqs_rddata_align.N635)    : 2
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_dqs_rddata_align.N616)    : 2
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_dqs_rddata_align.N635)    : 2
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_training_ctrl.N18)    : 2
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.bar0_rd_clk_en)      : 2
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.bar2_rd_clk_en)      : 2
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_rx_top.u_ips2l_pcie_dma_tlp_rcv.N369)   : 2
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_cpld_rd_ctrl.u_ips2l_pcie_dma_cpld_rd_ctrl.rd_start)   : 2
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_mwr_rd_ctrl.u_ips2l_pcie_dma_mwr_rd_ctrl.rd_start)     : 2
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_PCIE_HARD_CTRL.U_APB2DBI.N52)  : 2
  CLK(pclk_div2), C(~core_rst_n), CE(~u_ips2l_pcie_dma.u_ips2l_pcie_dma_rx_top.u_ips2l_pcie_dma_tlp_rcv.state_reg[1])      : 2
  CLK(pclk_div2), C(~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.phy_rst_n), CE(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.N137)       : 2
  CLK(ref_clk), CP(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_tx_rst_mcrsw.tx_rst_fsm_multi_sw_lane.N0), CE(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_tx_rst_mcrsw.tx_rst_fsm_multi_sw_lane.N723)       : 2
      CLK(ref_clk), C(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_tx_rst_mcrsw.tx_rst_fsm_multi_sw_lane.N0), CE(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_tx_rst_mcrsw.tx_rst_fsm_multi_sw_lane.N723)    : 1
      CLK(ref_clk), P(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_tx_rst_mcrsw.tx_rst_fsm_multi_sw_lane.N0), CE(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_tx_rst_mcrsw.tx_rst_fsm_multi_sw_lane.N723)    : 1
  CLK(ref_clk), C(~u_ips2l_pcie_expd_apb_mux.i_uart_rst_n), CE(u_uart2apb_top.u_apb_ctr.u_apb_mif.N119)  : 2
  CLK(u_ddr3.u_ddrphy_top.rst_clk), C(~u_ddr3.u_ddrphy_top.logic_rstn), CE(u_ddr3.u_ddrphy_top.ddrphy_dll_update_ctrl.N127)      : 2
  CLK(cmos1_pclk_16bit), C(N37), CE(N866)          : 3
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_dfi.N1796)    : 3
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_dfi.N754)     : 3
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_cpd_rstn_synced), CE(u_ddr3.u_ddrphy_top.u_ips2l_ddrphy_cpd_lock.up_dn_pls)   : 3
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_calib_top.ddrphy_eyecal.eyecal_state_reg[1])  : 3
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_calib_top.ddrphy_init.N347)       : 3
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_calib_top.ddrphy_rdcal.enblk1.rdcal_state_reg[2])   : 3
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_calib_top.ddrphy_wrcal.wrcal_state_reg[1])    : 3
  CLK(ddr_core_clk), CP(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_data_slice_dqs_gate_cal.ddrphy_gatecal.N265)           : 3
      CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_data_slice_dqs_gate_cal.ddrphy_gatecal.N265)  : 1
      CLK(ddr_core_clk), P(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_data_slice_dqs_gate_cal.ddrphy_gatecal.N265)  : 2
  CLK(ddr_core_clk), CP(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_data_slice_dqs_gate_cal.ddrphy_gatecal.N265)           : 3
      CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_data_slice_dqs_gate_cal.ddrphy_gatecal.N265)  : 1
      CLK(ddr_core_clk), P(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_data_slice_dqs_gate_cal.ddrphy_gatecal.N265)  : 2
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_mrd_tx_ctrl.N2844)    : 3
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_mwr_tx_ctrl.N303)     : 3
  CLK(ref_clk), CP(~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.ext_rst_n_sync), CE(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_rx_rst_mcrsw.rx_rst_fsm_multi_sw_lane.N591)       : 3
      CLK(ref_clk), C(~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.ext_rst_n_sync), CE(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_rx_rst_mcrsw.rx_rst_fsm_multi_sw_lane.N591)    : 2
      CLK(ref_clk), P(~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.ext_rst_n_sync), CE(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_rx_rst_mcrsw.rx_rst_fsm_multi_sw_lane.N591)    : 1
  CLK(clk_100m), CP(~rst_n), CE(N1131)             : 4
      CLK(clk_100m), C(~rst_n), CE(N1131)          : 3
      CLK(clk_100m), P(~rst_n), CE(N1131)          : 1
  CLK(cmos1_pclk_16bit), C(N37), CE(N51)           : 4
  CLK(ddr_core_clk), CP(u_SXT1_FIFO_to_DDR.rd_rst), CE(N342)         : 4
      CLK(ddr_core_clk), C(u_SXT1_FIFO_to_DDR.rd_rst), CE(N342)      : 3
      CLK(ddr_core_clk), P(u_SXT1_FIFO_to_DDR.rd_rst), CE(N342)      : 1
  CLK(ddr_core_clk), CP(u_SXT1_FIFO_to_DDR.rd_rst), CE(N365)         : 4
      CLK(ddr_core_clk), C(u_SXT1_FIFO_to_DDR.rd_rst), CE(N365)      : 3
      CLK(ddr_core_clk), P(u_SXT1_FIFO_to_DDR.rd_rst), CE(N365)      : 1
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_dcd_top.mcdq_dcd_sm.N418)       : 4
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_dcp_top.mcdq_dcp_back_ctrl.tfaw_timing.TFAW_LOOP[0].mcdq_tfaw.N19)  : 4
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_dcp_top.mcdq_dcp_back_ctrl.tfaw_timing.TFAW_LOOP[1].mcdq_tfaw.N19)  : 4
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_dcp_top.mcdq_dcp_back_ctrl.tfaw_timing.TFAW_LOOP[2].mcdq_tfaw.N19)  : 4
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(~u_ddr3.u_ips_ddrc_top.mcdq_dcd_top.mcdq_dcd_sm.state_reg[0])    : 4
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_dll_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_data_slice_wrcal.N472)      : 4
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_dll_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_data_slice_wrcal.N472)      : 4
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_calib_top.ddrphy_rdcal.N854)      : 4
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_rx_top.u_mwr_wr_ctrl.ips2l_pcie_dma_mwr_wr_ctrl.first_dw)       : 4
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_expd_apb_mux.u_pcie_expd_apb_cross.des_apb_start)      : 4
  CLK(ref_clk), C(~u_ips2l_pcie_expd_apb_mux.i_uart_rst_n), CE(u_uart2apb_top.u_apb_ctr.u_cmd_parser.N134)     : 4
  CLK(u_ddr3.u_ddrphy_top.rst_clk), CP(~u_ddr3.u_ddrphy_top.logic_rstn), CE(u_ddr3.u_ddrphy_top.ddrphy_dll_update_ctrl.N107)           : 4
      CLK(u_ddr3.u_ddrphy_top.rst_clk), C(~u_ddr3.u_ddrphy_top.logic_rstn), CE(u_ddr3.u_ddrphy_top.ddrphy_dll_update_ctrl.N107)  : 3
      CLK(u_ddr3.u_ddrphy_top.rst_clk), P(~u_ddr3.u_ddrphy_top.logic_rstn), CE(u_ddr3.u_ddrphy_top.ddrphy_dll_update_ctrl.N107)  : 1
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(~u_ddr3.u_ips_ddrc_top.mcdq_dcp_top.mcdq_dcp_buf.A_ips2l_distributed_fifo.u_ips2l_distributed_fifo_distributed_fifo_v1_0.full)     : 5
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(~u_ddr3.u_ips_ddrc_top.mcdq_dcp_top.mcdq_dcp_buf.B_ips2l_distributed_fifo.u_ips2l_distributed_fifo_distributed_fifo_v1_0.full)     : 5
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(~u_ddr3.u_ips_ddrc_top.mcdq_dcp_top.mcdq_dcp_buf.fifo_empty_a)   : 5
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(~u_ddr3.u_ips_ddrc_top.mcdq_dcp_top.mcdq_dcp_buf.fifo_empty_b)   : 5
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(~u_ddr3.u_ips_ddrc_top.mcdq_wdatapath.full)    : 5
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(~u_ddr3.u_ips_ddrc_top.mcdq_wdatapath.ips_distributed_fifo.u_ips2l_distributed_fifo_distributed_fifo_v1_0.u_ips2l_distributed_fifo_ctr.rempty)       : 5
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_data_slice_wrlvl.N460)    : 5
  CLK(ddr_core_clk), P(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_data_slice_wrlvl.N617)    : 5
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_dqs_rddata_align.N107)    : 5
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_data_slice_wrlvl.N460)    : 5
  CLK(ddr_core_clk), P(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_data_slice_wrlvl.N617)    : 5
  CLK(ref_clk), C(~u_ips2l_pcie_expd_apb_mux.i_uart_rst_n), CE(~u_uart2apb_top.u_uart_top.u_rx_fifo.FIFO_PG30.u_prefetch_fifo.empty)   : 5
  CLK(ref_clk), C(~u_ips2l_pcie_expd_apb_mux.i_uart_rst_n), CE(~u_uart2apb_top.u_uart_top.u_rx_fifo.FIFO_PG30.u_prefetch_fifo.full)    : 5
  CLK(ddr_core_clk), CP(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_dcd_top.mcdq_dcd_sm.N371)      : 6
      CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_dcd_top.mcdq_dcd_sm.N371)   : 5
      CLK(ddr_core_clk), P(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_dcd_top.mcdq_dcd_sm.N371)   : 1
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_ui_axi.mcdq_reg_fifo2.fifo_read)      : 6
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(~u_ddr3.u_ips_ddrc_top.mcdq_rdatapath.mcdq_prefetch_fifo.empty)  : 6
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(~u_ddr3.u_ips_ddrc_top.mcdq_rdatapath.mcdq_prefetch_fifo.full)   : 6
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_data_slice_dqs_gate_cal.ddrphy_gatecal.N222)      : 6
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_data_slice_dqs_gate_cal.ddrphy_gatecal.N222)      : 6
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_cpld_tx_ctrl.u_cpld_req_fifo.genblk1.pgs_pciex4_fifo.pgs_pciex4_fifo_ctrl.N55)    : 6
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_cpld_tx_ctrl.u_cpld_req_fifo.wr_en)     : 6
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_mrd_tx_ctrl.N2580)    : 6
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_PCIE_HARD_CTRL.U_IPS2L_PCIE_CFG_SPACE_INIT.N166)       : 6
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_PCIE_HARD_CTRL.U_IPS2L_PCIE_CFG_SPACE_INIT.N170)       : 6
  CLK(u_ddr3.u_ddrphy_top.rst_clk), C(~u_ddr3.u_ddrphy_top.rst_seq_rstn), CE(u_ddr3.u_ddrphy_top.ddrphy_reset_ctrl.N165)   : 6
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_dcd_top.mcdq_dcd_sm.N458)       : 7
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_data_slice_dqs_gate_cal.ddrphy_gatecal.N108)      : 7
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_data_slice_dqs_gate_cal.ddrphy_gatecal.N244)      : 7
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_cpld_rd_ctrl.u_ips2l_pcie_dma_cpld_rd_ctrl.fifo_data_in)     : 7
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_cpld_rd_ctrl.u_ips2l_pcie_dma_cpld_rd_ctrl.u_mwr_data_rd_fifo.genblk1.pgs_pciex4_fifo.pgs_pciex4_fifo_ctrl.N56)    : 7
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_mwr_rd_ctrl.u_ips2l_pcie_dma_mwr_rd_ctrl.fifo_data_in)       : 7
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_mwr_rd_ctrl.u_ips2l_pcie_dma_mwr_rd_ctrl.u_mwr_data_rd_fifo.genblk1.pgs_pciex4_fifo.pgs_pciex4_fifo_ctrl.N56)      : 7
  CLK(pclk_div2), C(~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.phy_rst_n), CE(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.N475)       : 7
  CLK(ref_clk), CP(~u_ips2l_pcie_expd_apb_mux.i_uart_rst_n), CE(u_uart2apb_top.u_uart_top.clk_en)        : 7
      CLK(ref_clk), C(~u_ips2l_pcie_expd_apb_mux.i_uart_rst_n), CE(u_uart2apb_top.u_uart_top.clk_en)     : 3
      CLK(ref_clk), P(~u_ips2l_pcie_expd_apb_mux.i_uart_rst_n), CE(u_uart2apb_top.u_uart_top.clk_en)     : 4
  CLK(ref_clk), C(~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.ext_rst_n_sync), CE(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_rx_rst_mcrsw.genblk1[0].hsst_rst4mcrsw_rx_init.rx_rst_initfsm_multi_sw_lane.N242)      : 7
  CLK(ref_clk), C(~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.ext_rst_n_sync), CE(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_rx_rst_mcrsw.genblk1[1].hsst_rst4mcrsw_rx_init.rx_rst_initfsm_multi_sw_lane.N242)      : 7
  CLK(ref_clk), C(~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.ext_rst_n_sync), CE(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_rx_rst_mcrsw.genblk1[2].hsst_rst4mcrsw_rx_init.rx_rst_initfsm_multi_sw_lane.N242)      : 7
  CLK(ref_clk), C(~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.ext_rst_n_sync), CE(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_rx_rst_mcrsw.genblk1[3].hsst_rst4mcrsw_rx_init.rx_rst_initfsm_multi_sw_lane.N242)      : 7
  CLK(clk_100m), C(~rst_n), CE(i2cSlave_u.u_registerInterface.N58)   : 8
  CLK(clk_100m), C(~rst_n), CE(i2cSlave_u.u_registerInterface.N71)   : 8
  CLK(cmos1_pclk_16bit), C(N37), CE(N813)          : 8
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_dcd_top.mcdq_dcd_bm.mcdq_dcd_rowaddr.N28)   : 8
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_dll_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.dbg_slice_status[0])      : 8
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_dll_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.dbg_slice_status[1])      : 8
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_dll_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_data_slice_wrcal.N509)      : 8
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_dll_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_data_slice_wrcal.N509)      : 8
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_calib_top.ddrphy_eyecal.N316)     : 8
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_calib_top.ddrphy_rdcal.N847)      : 8
  CLK(ddr_core_clk), CP(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_calib_top.ddrphy_wrcal.N498)           : 8
      CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_calib_top.ddrphy_wrcal.N498)  : 7
      CLK(ddr_core_clk), P(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_calib_top.ddrphy_wrcal.N498)  : 1
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_data_slice_wrlvl.N478)    : 8
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_data_slice_wrlvl.N536)    : 8
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N818)       : 8
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N871)       : 8
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N897)       : 8
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N971)       : 8
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N997)       : 8
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_data_slice_wrlvl.N478)    : 8
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_data_slice_wrlvl.N536)    : 8
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N818)       : 8
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N871)       : 8
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N897)       : 8
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N971)       : 8
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N997)       : 8
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_rx_top.u_cpld_wr_ctrl.last_dw)    : 8
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_mwr_tx_ctrl.tx_done)  : 8
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_cpld_rd_ctrl.u_ips2l_pcie_dma_cpld_rd_ctrl.N183)       : 8
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_mwr_rd_ctrl.u_ips2l_pcie_dma_mwr_rd_ctrl.N183)   : 8
  CLK(pclk_div2), C(~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.phy_rst_n), CE(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.N491)       : 8
  CLK(ref_clk), C(~u_ips2l_pcie_expd_apb_mux.i_uart_rst_n), CE(u_uart2apb_top.u_apb_ctr.u_cmd_parser.N124)     : 8
  CLK(ref_clk), C(~u_ips2l_pcie_expd_apb_mux.i_uart_rst_n), CE(u_uart2apb_top.u_apb_ctr.u_cmd_parser.N129)     : 8
  CLK(ref_clk), C(~u_ips2l_pcie_expd_apb_mux.i_uart_rst_n), CE(u_uart2apb_top.u_apb_ctr.u_cmd_parser.N138)     : 8
  CLK(ref_clk), C(~u_ips2l_pcie_expd_apb_mux.i_uart_rst_n), CE(u_uart2apb_top.u_apb_ctr.u_cmd_parser.N142)     : 8
  CLK(ref_clk), C(~u_ips2l_pcie_expd_apb_mux.i_uart_rst_n), CE(u_uart2apb_top.u_apb_ctr.u_cmd_parser.N146)     : 8
  CLK(ref_clk), C(~u_ips2l_pcie_expd_apb_mux.i_uart_rst_n), CE(u_uart2apb_top.u_apb_ctr.u_cmd_parser.N150)     : 8
  CLK(ref_clk), C(~u_ips2l_pcie_expd_apb_mux.i_uart_rst_n), CE(u_uart2apb_top.u_uart_top.u_rx_fifo.FIFO_PG30.u_prefetch_fifo.rd_en)    : 8
  CLK(ref_clk), C(~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.ext_rst_n_sync), CE(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_rx_rst_mcrsw.genblk1[0].hsst_rst4mcrsw_rx_init.rx_rst_initfsm_multi_sw_lane.N360)      : 8
  CLK(ref_clk), C(~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.ext_rst_n_sync), CE(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_rx_rst_mcrsw.genblk1[1].hsst_rst4mcrsw_rx_init.rx_rst_initfsm_multi_sw_lane.N360)      : 8
  CLK(u_ddr3.u_ddrphy_top.rst_clk), C(~u_ddr3.u_ddrphy_top.rst_seq_rstn), CE(u_ddr3.u_ddrphy_top.ddrphy_reset_ctrl.N352)   : 8
  CLK(ddr_core_clk), P(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_dfi.N749)     : 9
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_data_slice_wrcal.N533)    : 9
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N1043)      : 9
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N1050)      : 9
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_data_slice_wrcal.N533)    : 9
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N1043)      : 9
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N1050)      : 9
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_rx_top.u_cpld_wr_ctrl.ips2l_pcie_dma_cpld_wr_ctrl.N205)   : 9
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_rx_top.u_mwr_wr_ctrl.ips2l_pcie_dma_mwr_wr_ctrl.N205)     : 9
  CLK(ref_clk), CP(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_tx_rst_mcrsw.tx_rst_fsm_multi_sw_lane.N0), CE(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_tx_rst_mcrsw.tx_rst_fsm_multi_sw_lane.N418)       : 9
      CLK(ref_clk), C(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_tx_rst_mcrsw.tx_rst_fsm_multi_sw_lane.N0), CE(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_tx_rst_mcrsw.tx_rst_fsm_multi_sw_lane.N418)    : 8
      CLK(ref_clk), P(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_tx_rst_mcrsw.tx_rst_fsm_multi_sw_lane.N0), CE(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_tx_rst_mcrsw.tx_rst_fsm_multi_sw_lane.N418)    : 1
  CLK(ref_clk), CP(~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.ext_rst_n_sync), CE(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_rx_rst_mcrsw.rx_rst_fsm_multi_sw_lane.N454)       : 9
      CLK(ref_clk), C(~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.ext_rst_n_sync), CE(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_rx_rst_mcrsw.rx_rst_fsm_multi_sw_lane.N454)    : 8
      CLK(ref_clk), P(~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.ext_rst_n_sync), CE(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_rx_rst_mcrsw.rx_rst_fsm_multi_sw_lane.N454)    : 1
  CLK(ddr_core_clk), C(u_ddr3/u_ddrc_rstn_sync/N0_rnmt), CE(u_ddr3.u_ddrphy_top.u_ips2l_ddrphy_rst_clk_phase_adj.N141)     : 10
  CLK(ddr_core_clk), CP(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_calib_top.ddrphy_eyecal.N275)          : 10
      CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_calib_top.ddrphy_eyecal.N275)       : 9
      CLK(ddr_core_clk), P(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_calib_top.ddrphy_eyecal.N275)       : 1
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_controller.cmd_reg_cfg_done)      : 10
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_cpld_tx_ctrl.N249)    : 10
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_cpld_tx_ctrl.N254)    : 10
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_mrd_tx_ctrl.N2560)    : 10
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_mrd_tx_ctrl.N40)      : 10
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_mwr_tx_ctrl.N288)     : 10
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_cpld_rd_ctrl.u_ips2l_pcie_dma_cpld_rd_ctrl.N192)       : 10
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_mwr_rd_ctrl.N53)   : 10
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_mwr_rd_ctrl.u_ips2l_pcie_dma_mwr_rd_ctrl.N110)   : 10
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_mwr_rd_ctrl.u_ips2l_pcie_dma_mwr_rd_ctrl.N192)   : 10
  CLK(pclk_div2), C(~core_rst_n), CE(~u_ips2l_pcie_dma.u_ips2l_pcie_dma_rx_top.u_ips2l_pcie_dma_tlp_rcv.state_reg[2])      : 10
  CLK(ref_clk), C(~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.ext_rst_n_sync), CE(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_rx_rst_mcrsw.rx_rst_fsm_multi_sw_lane.N651)  : 10
  CLK(ref_clk), C(~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.ext_rst_n_sync), CE(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_tx_rst_mcrsw.pll_lock_multi_sw_wtchdg.N26)   : 10
  CLK(u_ddr3.u_ddrphy_top.rst_clk), CP(~u_ddr3.u_ddrphy_top.logic_rstn), CE(u_ddr3.u_ddrphy_top.ddrphy_cpd_ctrl.N325)      : 10
      CLK(u_ddr3.u_ddrphy_top.rst_clk), C(~u_ddr3.u_ddrphy_top.logic_rstn), CE(u_ddr3.u_ddrphy_top.ddrphy_cpd_ctrl.N325)   : 9
      CLK(u_ddr3.u_ddrphy_top.rst_clk), P(~u_ddr3.u_ddrphy_top.logic_rstn), CE(u_ddr3.u_ddrphy_top.ddrphy_cpd_ctrl.N325)   : 1
  CLK(u_ddr3.u_ddrphy_top.rst_clk), C(~u_ddr3.u_ddrphy_top.logic_rstn), CE(u_ddr3.u_ddrphy_top.ddrphy_cpd_ctrl.N334)       : 10
  CLK(clk_100m), C(~rst_n), CE(~ddr_fifo_empty)    : 11
  CLK(cmos1_pclk_16bit), C(wr_rst_sync[1]), CE(~fifo_full)     : 11
  CLK(ddr_core_clk), C(u_SXT1_FIFO_to_DDR.rd_rst), CE(~ddr_fifo_full)      : 11
  CLK(ddr_core_clk), C(u_SXT1_FIFO_to_DDR.rd_rst), CE(~fifo_empty)   : 11
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_rx_top.u_ips2l_pcie_dma_tlp_rcv.N484)   : 11
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_mwr_rd_ctrl.N58)   : 11
  CLK(u_ddr3.u_ddrphy_top.rst_clk), CP(~u_ddr3.u_ddrphy_top.rst_seq_rstn), CE(u_ddr3.u_ddrphy_top.ddrphy_reset_ctrl.N338)        : 11
      CLK(u_ddr3.u_ddrphy_top.rst_clk), C(~u_ddr3.u_ddrphy_top.rst_seq_rstn), CE(u_ddr3.u_ddrphy_top.ddrphy_reset_ctrl.N338)     : 10
      CLK(u_ddr3.u_ddrphy_top.rst_clk), P(~u_ddr3.u_ddrphy_top.rst_seq_rstn), CE(u_ddr3.u_ddrphy_top.ddrphy_reset_ctrl.N338)     : 1
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_dqs_rddata_align.N124)    : 12
  CLK(ddr_core_clk), CP(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N791)      : 12
      CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N791)   : 11
      CLK(ddr_core_clk), P(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N791)   : 1
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_dqs_rddata_align.N124)    : 12
  CLK(ddr_core_clk), CP(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N791)      : 12
      CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N791)   : 11
      CLK(ddr_core_clk), P(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N791)   : 1
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_controller.dma_cmd_reg_vld)       : 12
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_rx_top.u_cpld_wr_ctrl.ips2l_pcie_dma_cpld_wr_ctrl.N211)   : 12
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_cpld_rd_ctrl.u_ips2l_pcie_dma_cpld_rd_ctrl.N157)       : 12
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_mwr_rd_ctrl.u_ips2l_pcie_dma_mwr_rd_ctrl.N157)   : 12
  CLK(ref_clk), C(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_tx_rst_mcrsw.tx_rst_fsm_multi_sw_lane.N0), CE(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_tx_rst_mcrsw.tx_rst_fsm_multi_sw_lane.N460)  : 12
  CLK(ref_clk), CP(~u_ips2l_pcie_expd_apb_mux.i_uart_rst_n), CE(u_uart2apb_top.u_uart_top.u_pgr_uart_rx.N166)        : 12
      CLK(ref_clk), C(~u_ips2l_pcie_expd_apb_mux.i_uart_rst_n), CE(u_uart2apb_top.u_uart_top.u_pgr_uart_rx.N166)     : 10
      CLK(ref_clk), P(~u_ips2l_pcie_expd_apb_mux.i_uart_rst_n), CE(u_uart2apb_top.u_uart_top.u_pgr_uart_rx.N166)     : 2
  CLK(ref_clk), C(~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.ext_rst_n_sync), CE(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_tx_rst_mcrsw.pll_lock_multi_sw_deb.N40)      : 12
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_dcd_top.mcdq_dcd_bm.N172)       : 13
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_rx_top.u_ips2l_pcie_dma_tlp_rcv.N595)   : 13
  CLK(ddr_core_clk), P(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_dfi.N2053)    : 14
  CLK(ddr_core_clk), CP(~u_ddr3.u_ddrphy_top.ddrphy_dll_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_data_slice_wrcal.N454)           : 14
      CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_dll_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_data_slice_wrcal.N454)  : 13
      CLK(ddr_core_clk), P(~u_ddr3.u_ddrphy_top.ddrphy_dll_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_data_slice_wrcal.N454)  : 1
  CLK(ddr_core_clk), CP(~u_ddr3.u_ddrphy_top.ddrphy_dll_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_data_slice_wrcal.N454)           : 14
      CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_dll_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_data_slice_wrcal.N454)  : 13
      CLK(ddr_core_clk), P(~u_ddr3.u_ddrphy_top.ddrphy_dll_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_data_slice_wrcal.N454)  : 1
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_cpld_tx_ctrl.N246)    : 14
  CLK(ddr_core_clk), C(u_SXT1_FIFO_to_DDR.rd_rst), CE(ddr_axi_awready)     : 15
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_dcd_top.mcdq_dcd_bm.N304)       : 15
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_dcd_top.mcdq_dcd_bm.N317)       : 15
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_ui_axi.N254)  : 15
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_ui_axi.N258)  : 15
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_ui_axi.N262)  : 15
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_ui_axi.N266)  : 15
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_ui_axi.N270)  : 15
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_ui_axi.N274)  : 15
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_ui_axi.N278)  : 15
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_ui_axi.N282)  : 15
  CLK(ddr_core_clk), CP(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_info.N287)           : 15
      CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_info.N287)  : 11
      CLK(ddr_core_clk), P(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_info.N287)  : 4
  CLK(ddr_core_clk), CP(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_info.N354)           : 15
      CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_info.N354)  : 13
      CLK(ddr_core_clk), P(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_info.N354)  : 2
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_info.N421)      : 15
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_info.N488)      : 15
  CLK(ref_clk), C(~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.ext_rst_n_sync), CE(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_rx_rst_mcrsw.rx_rst_fsm_multi_sw_lane.N361)  : 16
  CLK(ref_clk), P(~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.ext_rstn_debounce.rstn_inner), CE(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.ext_rstn_debounce.N43)  : 16
  CLK(ref_clk), P(~u_refclk_buttonrstn_debounce.rstn_inner), CE(u_refclk_buttonrstn_debounce.N43)  : 16
  CLK(ref_clk), P(~u_refclk_perstn_debounce.rstn_inner), CE(u_refclk_perstn_debounce.N43)    : 16
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_dcd_top.mcdq_dcd_bm.N281)       : 17
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_dcd_top.mcdq_dcd_sm.N461)       : 18
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_calib_top.ddrphy_wrcal.N543)      : 18
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N933)       : 18
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N933)       : 18
  CLK(u_ddr3.u_ddrphy_top.rst_clk), C(~u_ddr3.u_ddrphy_top.rst_seq_rstn), CE(u_ddr3.u_ddrphy_top.ddrphy_reset_ctrl.ddrphy_pll_lock_debounce.N43)   : 19
  CLK(ddr_core_clk), C(u_SXT1_FIFO_to_DDR.rd_rst), CE(N1025)   : 20
  CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_calib_top.ddrphy_init.N318)       : 20
  CLK(ddr_core_clk), CP(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_calib_top.ddrphy_rdcal.N785)           : 20
      CLK(ddr_core_clk), C(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_calib_top.ddrphy_rdcal.N785)  : 19
      CLK(ddr_core_clk), P(~u_ddr3.u_ddrphy_top.ddrphy_rst_n), CE(u_ddr3.u_ddrphy_top.ddrphy_calib_top.ddrphy_rdcal.N785)  : 1
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_cpld_rd_ctrl.u_ips2l_pcie_dma_cpld_rd_ctrl.N152)       : 21
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_mwr_rd_ctrl.u_ips2l_pcie_dma_mwr_rd_ctrl.N152)   : 21
  CLK(ddr_core_clk), C(u_SXT1_FIFO_to_DDR.rd_rst), CE(N884)    : 23
  CLK(ref_clk), C(~sync_perst_n), CE(N446)         : 23
  CLK(clk_100m), C(~rst_n), CE(N840)               : 24
  CLK(cmos1_pclk_16bit), C(N37), CE(N1186)         : 24
  CLK(cmos1_pclk_16bit), C(N37), CE(N1217)         : 24
  CLK(cmos1_pclk_16bit), C(N37), CE(N1248)         : 24
  CLK(cmos1_pclk_16bit), C(N37), CE(N859)          : 24
  CLK(pclk), C(~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_PCIE_HARD_CTRL.core_rst_n_mem), CE(N444)      : 27
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_ui_axi.mcdq_reg_fifo2.N10)      : 28
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_ui_axi.mcdq_reg_fifo2.N14)      : 28
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_ui_axi.N228)  : 29
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_controller.l_addr_cfg_done)       : 30
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_cpld_tx_ctrl.fifo_data_out)       : 30
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_controller.dma_cmd_h_addr_vld)    : 32
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_controller.dma_cmd_l_addr_vld)    : 32
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_controller.h_addr_cfg_done)       : 32
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_dcp_top.mcdq_dcp_buf.A_ips2l_distributed_fifo.rd_en)    : 36
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_dcp_top.mcdq_dcp_buf.B_ips2l_distributed_fifo.rd_en)    : 36
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_dcp_top.mcdq_dcp_buf.N220)      : 36
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_dcp_top.ctrl_back_rdy)    : 37
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_dcp_top.mcdq_dcp_back_ctrl.N104)      : 37
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_PCIE_HARD_CTRL.U_APB2DBI.N8)   : 42
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_rx_top.u_cpld_wr_ctrl.rx_start)   : 43
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_rx_top.u_ips2l_pcie_dma_tlp_rcv.N389)   : 44
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_ui_axi.u_user_cmd_fifo.N10)     : 47
  CLK(ddr_core_clk), C(~u_ddr3.ddrc_rstn), CE(u_ddr3.u_ips_ddrc_top.mcdq_ui_axi.u_user_cmd_fifo.N14)     : 47
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.u_pcie_apb_mux.u_pcie_apb_cross.des_apb_start)     : 49
  CLK(ref_clk), C(~u_ips2l_pcie_expd_apb_mux.i_uart_rst_n), CE(u_uart2apb_top.u_apb_ctr.cmd_en)    : 52
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_cpld_tx_ctrl.u_cpld_req_fifo.rd_en)     : 60
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_mrd_tx_ctrl.N2567)    : 62
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_mwr_tx_ctrl.N295)     : 62
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_mrd_tx_ctrl.N2871)    : 94
  CLK(clk_100m), C(~rst_n), CE(N930)               : 128
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_rx_top.u_ips2l_pcie_dma_tlp_rcv.N494)   : 128
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_mwr_tx_ctrl.N334)     : 128
  CLK(pclk_div2), C(~core_rst_n), CE(~u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_cpld_rd_ctrl.u_ips2l_pcie_dma_cpld_rd_ctrl.rd_ram_hold_ff)  : 128
  CLK(pclk_div2), C(~core_rst_n), CE(~u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_mwr_rd_ctrl.u_ips2l_pcie_dma_mwr_rd_ctrl.rd_ram_hold_ff)    : 128
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_cpld_tx_ctrl.N44)     : 129
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_rx_top.u_ips2l_pcie_dma_tlp_rcv.N633)   : 132
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_cpld_rd_ctrl.u_ips2l_pcie_dma_cpld_rd_ctrl.u_mwr_data_rd_fifo.rd_en)     : 135
  CLK(pclk_div2), C(~core_rst_n), CE(u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_mwr_rd_ctrl.u_ips2l_pcie_dma_mwr_rd_ctrl.u_mwr_data_rd_fifo.rd_en)       : 135
  CLK(clk_50M), R(power_on_delay_inst.camera_pwnd)       : 1
  CLK(clk_50M), S(u_SXT1_FIFO_to_DDR.rd_rst)       : 1
  CLK(clk_100m), RS(i2cSlave_u.u_serialInterface.rst)          : 3
      CLK(clk_100m), R(i2cSlave_u.u_serialInterface.rst)       : 2
      CLK(clk_100m), S(i2cSlave_u.u_serialInterface.rst)       : 1
  CLK(clk_100m), R(i2cSlave_u.u_registerInterface.N8_1)  : 8
  CLK(coms1_reg_config.clock_20k), RS(coms1_reg_config.N4)           : 10
      CLK(coms1_reg_config.clock_20k), R(coms1_reg_config.N4)  : 6
      CLK(coms1_reg_config.clock_20k), S(coms1_reg_config.N4)  : 4
  CLK(nt_sys_clk), R(coms1_reg_config.N4)          : 12
  CLK(clk_100m), RS(~rst_n)                        : 18
      CLK(clk_100m), R(~rst_n)                     : 17
      CLK(clk_100m), S(~rst_n)                     : 1
  CLK(clk_100m), RS(i2cSlave_u.rstPipe[1])         : 35
      CLK(clk_100m), R(i2cSlave_u.rstPipe[1])      : 1
      CLK(clk_100m), S(i2cSlave_u.rstPipe[1])      : 34
  CLK(clk_100m), R(i2cSlave_u.N96), CE(i2cSlave_u.N97)   : 2
  CLK(nt_cmos1_pclk), R(cmos1_8_16bit.N51), CE(cmos1_href_d0)  : 2
  CLK(nt_cmos2_pclk), R(cmos2_8_16bit.N51), CE(cmos2_href_d0)  : 2
  CLK(clk_100m), R(i2cSlave_u.u_serialInterface.rst), CE(i2cSlave_u.u_serialInterface.N475)  : 3
  CLK(coms1_reg_config.clock_20k), RS(coms1_reg_config.N4), CE(coms1_reg_config.N1131)       : 3
      CLK(coms1_reg_config.clock_20k), R(coms1_reg_config.N4), CE(coms1_reg_config.N1131)    : 2
      CLK(coms1_reg_config.clock_20k), S(coms1_reg_config.N4), CE(coms1_reg_config.N1131)    : 1
  CLK(coms1_reg_config.clock_20k), RS(coms1_reg_config.N4), CE(coms2_reg_config.N1131)       : 3
      CLK(coms1_reg_config.clock_20k), R(coms1_reg_config.N4), CE(coms2_reg_config.N1131)    : 2
      CLK(coms1_reg_config.clock_20k), S(coms1_reg_config.N4), CE(coms2_reg_config.N1131)    : 1
  CLK(clk_100m), RS(i2cSlave_u.u_serialInterface.rst), CE(i2cSlave_u.u_serialInterface.N407)       : 4
      CLK(clk_100m), R(i2cSlave_u.u_serialInterface.rst), CE(i2cSlave_u.u_serialInterface.N407)    : 3
      CLK(clk_100m), S(i2cSlave_u.u_serialInterface.rst), CE(i2cSlave_u.u_serialInterface.N407)    : 1
  CLK(coms1_reg_config.clock_20k), S(coms1_reg_config.N4), CE(coms1_reg_config.u1.N196)      : 6
  CLK(coms1_reg_config.clock_20k), S(coms1_reg_config.N4), CE(coms2_reg_config.u1.N196)      : 6
  CLK(clk_100m), R(i2cSlave_u.u_serialInterface.rst), CE(i2cSlave_u.u_serialInterface.N361)  : 8
  CLK(clk_100m), R(i2cSlave_u.u_serialInterface.rst), CE(i2cSlave_u.u_serialInterface.N419)  : 8
  CLK(clk_100m), R(i2cSlave_u.u_serialInterface.rst), CE(i2cSlave_u.u_serialInterface.N443)  : 8
  CLK(nt_cmos1_pclk), R(~cmos_init_done1), CE(cmos1_href_d0)   : 8
  CLK(nt_cmos2_pclk), R(~cmos_init_done2), CE(cmos2_href_d0)   : 8
  CLK(coms1_reg_config.clock_20k), R(coms1_reg_config.N4), CE(coms1_reg_config.N1166)  : 9
  CLK(coms1_reg_config.clock_20k), R(coms1_reg_config.N4), CE(coms2_reg_config.N1166)  : 9
  CLK(clk_100m), RS(i2cSlave_u.u_serialInterface.rst), CE(i2cSlave_u.u_serialInterface.N323)       : 16
      CLK(clk_100m), R(i2cSlave_u.u_serialInterface.rst), CE(i2cSlave_u.u_serialInterface.N323)    : 15
      CLK(clk_100m), S(i2cSlave_u.u_serialInterface.rst), CE(i2cSlave_u.u_serialInterface.N323)    : 1
  CLK(clk_50M), R(power_on_delay_inst.camera_pwnd), CE(power_on_delay_inst.N15)  : 16
  CLK(nt_cmos1_pclk), R(~cmos_init_done1), CE(cmos1_8_16bit.N14)     : 16
  CLK(nt_cmos2_pclk), R(~cmos_init_done2), CE(cmos2_8_16bit.N14)     : 16
  CLK(clk_50M), R(u_SXT1_FIFO_to_DDR.rd_rst), CE(~power_on_delay_inst.cnt1[18])  : 19


Number of DFF:CE Signals : 276
  N1037(from GTP_LUT6:Z)                           : 1
  N1042(from GTP_LUT6:Z)                           : 1
  u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_rx_rst_mcrsw.P_RX_LANE_POWERUP(from GTP_DFF_C:Q)      : 1
  i2cSlave_u.N97(from GTP_LUT6D:Z)                 : 2
  u_ddr3.u_ddrphy_top.ddrphy_dll_update_ctrl.N127(from GTP_LUT6D:Z)  : 2
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_data_slice_wrcal.N537(from GTP_LUT6D:Z)     : 2
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_dqs_rddata_align.N616(from GTP_LUT6:Z)      : 2
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_dqs_rddata_align.N635(from GTP_LUT6:Z)      : 2
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_data_slice_wrcal.N537(from GTP_LUT6D:Z)     : 2
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_dqs_rddata_align.N616(from GTP_LUT6:Z)      : 2
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_dqs_rddata_align.N635(from GTP_LUT5:Z)      : 2
  u_ddr3.u_ddrphy_top.ddrphy_training_ctrl.N18(from GTP_LUT6D:Z)     : 2
  u_ddr3.u_ips_ddrc_top.mcdq_dcd_top.mcdq_dcd_bm.N201(from GTP_LUT6:Z)     : 2
  u_ddr3.u_ips_ddrc_top.mcdq_dcd_top.mcdq_dcd_bm.N252(from GTP_LUT6:Z)     : 2
  u_ddr3.u_ips_ddrc_top.mcdq_dcd_top.mcdq_dcd_sm.state_reg[0](from GTP_DFF_PE:Q)       : 2
  u_ddr3.u_ips_ddrc_top.mcdq_dcp_top.mcdq_dcp_back_ctrl.norm_cmd_l_act(from GTP_LUT6D:Z)     : 2
  u_ddr3.u_ips_ddrc_top.mcdq_wdatapath.rd_en(from GTP_DFF_C:Q)       : 2
  u_ips2l_pcie_dma.bar0_rd_clk_en(from GTP_DFF_C:Q)      : 2
  u_ips2l_pcie_dma.bar2_rd_clk_en(from GTP_DFF_C:Q)      : 2
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_rx_top.u_ips2l_pcie_dma_tlp_rcv.N369(from GTP_LUT6D:Z)   : 2
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_cpld_rd_ctrl.u_ips2l_pcie_dma_cpld_rd_ctrl.rd_start(from GTP_LUT2:Z)    : 2
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_mwr_rd_ctrl.u_ips2l_pcie_dma_mwr_rd_ctrl.rd_start(from GTP_LUT2:Z)      : 2
  u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.N137(from GTP_LUT4:Z)      : 2
  u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_tx_rst_mcrsw.tx_rst_fsm_multi_sw_lane.N723(from GTP_LUT5:Z)       : 2
  u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_PCIE_HARD_CTRL.U_APB2DBI.N52(from GTP_LUT6D:Z)  : 2
  u_uart2apb_top.u_apb_ctr.u_apb_mif.N119(from GTP_LUT6CARRY:Z)      : 2
  ~u_ips2l_pcie_dma.u_ips2l_pcie_dma_rx_top.u_ips2l_pcie_dma_tlp_rcv.state_reg[1](from GTP_INV:Z)  : 2
  N866(from GTP_LUT6D:Z)                           : 3
  coms1_reg_config.N1131(from GTP_LUT6D:Z)         : 3
  coms2_reg_config.N1131(from GTP_LUT6D:Z)         : 3
  i2cSlave_u.u_serialInterface.N475(from GTP_LUT6:Z)     : 3
  u_ddr3.u_ddrphy_top.ddrphy_calib_top.ddrphy_eyecal.eyecal_state_reg[1](from GTP_DFF_CE:Q)  : 3
  u_ddr3.u_ddrphy_top.ddrphy_calib_top.ddrphy_init.N347(from GTP_LUT6D:Z)  : 3
  u_ddr3.u_ddrphy_top.ddrphy_calib_top.ddrphy_rdcal.enblk1.rdcal_state_reg[2](from GTP_DFF_CE:Q)   : 3
  u_ddr3.u_ddrphy_top.ddrphy_calib_top.ddrphy_wrcal.wrcal_state_reg[1](from GTP_DFF_CE:Q)    : 3
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_data_slice_dqs_gate_cal.ddrphy_gatecal.N265(from GTP_LUT6D:Z5)      : 3
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_data_slice_dqs_gate_cal.ddrphy_gatecal.N265(from GTP_LUT6D:Z)       : 3
  u_ddr3.u_ddrphy_top.u_ips2l_ddrphy_cpd_lock.up_dn_pls(from GTP_LUT2:Z)   : 3
  u_ddr3.u_ips_ddrc_top.mcdq_dfi.N1796(from GTP_LUT6D:Z5)      : 3
  u_ddr3.u_ips_ddrc_top.mcdq_dfi.N754(from GTP_LUT6:Z)   : 3
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_mrd_tx_ctrl.N2844(from GTP_LUT6:Z)     : 3
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_mwr_tx_ctrl.N303(from GTP_LUT6:Z)      : 3
  u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_rx_rst_mcrsw.rx_rst_fsm_multi_sw_lane.N591(from GTP_LUT6:Z)       : 3
  N1131(from GTP_LUT6:Z)                           : 4
  N342(from GTP_LUT4:Z)                            : 4
  N365(from GTP_LUT6:Z)                            : 4
  N51(from GTP_LUT6D:Z5)                           : 4
  i2cSlave_u.u_serialInterface.N407(from GTP_LUT6:Z)     : 4
  u_ddr3.u_ddrphy_top.ddrphy_calib_top.ddrphy_rdcal.N854(from GTP_LUT6D:Z)       : 4
  u_ddr3.u_ddrphy_top.ddrphy_dll_update_ctrl.N107(from GTP_LUT6CARRY:Z)    : 4
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_data_slice_wrcal.N472(from GTP_LUT6:Z)      : 4
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_data_slice_wrcal.N472(from GTP_LUT6:Z)      : 4
  u_ddr3.u_ips_ddrc_top.mcdq_dcd_top.mcdq_dcd_sm.N418(from GTP_LUT6:Z)     : 4
  u_ddr3.u_ips_ddrc_top.mcdq_dcp_top.mcdq_dcp_back_ctrl.tfaw_timing.TFAW_LOOP[0].mcdq_tfaw.N19(from GTP_LUT6:Z)      : 4
  u_ddr3.u_ips_ddrc_top.mcdq_dcp_top.mcdq_dcp_back_ctrl.tfaw_timing.TFAW_LOOP[1].mcdq_tfaw.N19(from GTP_LUT6:Z)      : 4
  u_ddr3.u_ips_ddrc_top.mcdq_dcp_top.mcdq_dcp_back_ctrl.tfaw_timing.TFAW_LOOP[2].mcdq_tfaw.N19(from GTP_LUT6:Z)      : 4
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_rx_top.u_mwr_wr_ctrl.ips2l_pcie_dma_mwr_wr_ctrl.first_dw(from GTP_LUT2:Z)  : 4
  u_ips2l_pcie_expd_apb_mux.u_pcie_expd_apb_cross.des_apb_start(from GTP_LUT6D:Z)      : 4
  u_uart2apb_top.u_apb_ctr.u_cmd_parser.N134(from GTP_LUT6D:Z5)      : 4
  ~u_ddr3.u_ips_ddrc_top.mcdq_dcd_top.mcdq_dcd_sm.state_reg[0](from GTP_INV:Z)   : 4
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_data_slice_wrlvl.N460(from GTP_LUT6D:Z5)    : 5
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_data_slice_wrlvl.N617(from GTP_LUT6D:Z)     : 5
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_dqs_rddata_align.N107(from GTP_LUT6D:Z)     : 5
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_data_slice_wrlvl.N460(from GTP_LUT6D:Z5)    : 5
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_data_slice_wrlvl.N617(from GTP_LUT6D:Z)     : 5
  ~u_ddr3.u_ips_ddrc_top.mcdq_dcp_top.mcdq_dcp_buf.A_ips2l_distributed_fifo.u_ips2l_distributed_fifo_distributed_fifo_v1_0.full(from GTP_INV:Z)    : 5
  ~u_ddr3.u_ips_ddrc_top.mcdq_dcp_top.mcdq_dcp_buf.B_ips2l_distributed_fifo.u_ips2l_distributed_fifo_distributed_fifo_v1_0.full(from GTP_INV:Z)    : 5
  ~u_ddr3.u_ips_ddrc_top.mcdq_dcp_top.mcdq_dcp_buf.fifo_empty_a(from GTP_INV:Z)  : 5
  ~u_ddr3.u_ips_ddrc_top.mcdq_dcp_top.mcdq_dcp_buf.fifo_empty_b(from GTP_INV:Z)  : 5
  ~u_ddr3.u_ips_ddrc_top.mcdq_wdatapath.full(from GTP_INV:Z)   : 5
  ~u_ddr3.u_ips_ddrc_top.mcdq_wdatapath.ips_distributed_fifo.u_ips2l_distributed_fifo_distributed_fifo_v1_0.u_ips2l_distributed_fifo_ctr.rempty(from GTP_INV:Z)      : 5
  ~u_uart2apb_top.u_uart_top.u_rx_fifo.FIFO_PG30.u_prefetch_fifo.empty(from GTP_INV:Z)       : 5
  ~u_uart2apb_top.u_uart_top.u_rx_fifo.FIFO_PG30.u_prefetch_fifo.full(from GTP_INV:Z)  : 5
  coms1_reg_config.u1.N196(from GTP_LUT6D:Z)       : 6
  coms2_reg_config.u1.N196(from GTP_LUT6D:Z)       : 6
  u_ddr3.u_ddrphy_top.ddrphy_reset_ctrl.N165(from GTP_LUT6:Z)  : 6
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_data_slice_dqs_gate_cal.ddrphy_gatecal.N222(from GTP_LUT6D:Z5)      : 6
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_data_slice_dqs_gate_cal.ddrphy_gatecal.N222(from GTP_LUT6D:Z5)      : 6
  u_ddr3.u_ips_ddrc_top.mcdq_dcd_top.mcdq_dcd_sm.N371(from GTP_LUT4:Z)     : 6
  u_ddr3.u_ips_ddrc_top.mcdq_ui_axi.mcdq_reg_fifo2.fifo_read(from GTP_LUT5:Z)    : 6
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_cpld_tx_ctrl.u_cpld_req_fifo.genblk1.pgs_pciex4_fifo.pgs_pciex4_fifo_ctrl.N55(from GTP_LUT6D:Z)    : 6
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_cpld_tx_ctrl.u_cpld_req_fifo.wr_en(from GTP_LUT2:Z)      : 6
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_mrd_tx_ctrl.N2580(from GTP_LUT5:Z)     : 6
  u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_PCIE_HARD_CTRL.U_IPS2L_PCIE_CFG_SPACE_INIT.N166(from GTP_LUT6D:Z)       : 6
  u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_PCIE_HARD_CTRL.U_IPS2L_PCIE_CFG_SPACE_INIT.N170(from GTP_LUT6D:Z)       : 6
  ~u_ddr3.u_ips_ddrc_top.mcdq_rdatapath.mcdq_prefetch_fifo.empty(from GTP_INV:Z)       : 6
  ~u_ddr3.u_ips_ddrc_top.mcdq_rdatapath.mcdq_prefetch_fifo.full(from GTP_INV:Z)  : 6
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_data_slice_dqs_gate_cal.ddrphy_gatecal.N108(from GTP_LUT6D:Z)       : 7
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_data_slice_dqs_gate_cal.ddrphy_gatecal.N244(from GTP_LUT6D:Z5)      : 7
  u_ddr3.u_ips_ddrc_top.mcdq_dcd_top.mcdq_dcd_sm.N458(from GTP_LUT6D:Z)    : 7
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_cpld_rd_ctrl.u_ips2l_pcie_dma_cpld_rd_ctrl.fifo_data_in(from GTP_LUT2:Z)      : 7
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_cpld_rd_ctrl.u_ips2l_pcie_dma_cpld_rd_ctrl.u_mwr_data_rd_fifo.genblk1.pgs_pciex4_fifo.pgs_pciex4_fifo_ctrl.N56(from GTP_LUT6D:Z)    : 7
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_mwr_rd_ctrl.u_ips2l_pcie_dma_mwr_rd_ctrl.fifo_data_in(from GTP_LUT2:Z)  : 7
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_mwr_rd_ctrl.u_ips2l_pcie_dma_mwr_rd_ctrl.u_mwr_data_rd_fifo.genblk1.pgs_pciex4_fifo.pgs_pciex4_fifo_ctrl.N56(from GTP_LUT6D:Z)      : 7
  u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.N475(from GTP_LUT6D:Z)     : 7
  u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_rx_rst_mcrsw.genblk1[0].hsst_rst4mcrsw_rx_init.rx_rst_initfsm_multi_sw_lane.N242(from GTP_LUT6:Z)     : 7
  u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_rx_rst_mcrsw.genblk1[1].hsst_rst4mcrsw_rx_init.rx_rst_initfsm_multi_sw_lane.N242(from GTP_LUT6:Z)     : 7
  u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_rx_rst_mcrsw.genblk1[2].hsst_rst4mcrsw_rx_init.rx_rst_initfsm_multi_sw_lane.N242(from GTP_LUT6D:Z)    : 7
  u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_rx_rst_mcrsw.genblk1[3].hsst_rst4mcrsw_rx_init.rx_rst_initfsm_multi_sw_lane.N242(from GTP_LUT6D:Z)    : 7
  u_uart2apb_top.u_uart_top.clk_en(from GTP_DFF_C:Q)     : 7
  N813(from GTP_LUT6D:Z5)                          : 8
  i2cSlave_u.u_registerInterface.N58(from GTP_LUT5:Z)    : 8
  i2cSlave_u.u_registerInterface.N71(from GTP_LUT6D:Z5)  : 8
  i2cSlave_u.u_serialInterface.N361(from GTP_LUT6D:Z)    : 8
  i2cSlave_u.u_serialInterface.N419(from GTP_LUT6D:Z)    : 8
  i2cSlave_u.u_serialInterface.N443(from GTP_LUT6:Z)     : 8
  i2cSlave_u.u_serialInterface.regAddr[7:0]_and_1(from GTP_LUT6:Z)   : 8
  u_ddr3.u_ddrphy_top.ddrphy_calib_top.ddrphy_eyecal.N316(from GTP_LUT6:Z)       : 8
  u_ddr3.u_ddrphy_top.ddrphy_calib_top.ddrphy_rdcal.N847(from GTP_LUT6:Z)  : 8
  u_ddr3.u_ddrphy_top.ddrphy_calib_top.ddrphy_wrcal.N498(from GTP_LUT6D:Z5)      : 8
  u_ddr3.u_ddrphy_top.ddrphy_reset_ctrl.N352(from GTP_LUT5:Z)  : 8
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.dbg_slice_status[0](from GTP_DFF_C:Q)     : 8
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.dbg_slice_status[1](from GTP_DFF_C:Q)     : 8
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_data_slice_wrcal.N509(from GTP_LUT6:Z)      : 8
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_data_slice_wrlvl.N478(from GTP_LUT6:Z)      : 8
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_data_slice_wrlvl.N536(from GTP_LUT6:Z)      : 8
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N818(from GTP_LUT6:Z)   : 8
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N871(from GTP_LUT6:Z)   : 8
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N897(from GTP_LUT6D:Z)  : 8
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N971(from GTP_LUT6:Z)   : 8
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N997(from GTP_LUT6D:Z5)       : 8
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_data_slice_wrcal.N509(from GTP_LUT6:Z)      : 8
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_data_slice_wrlvl.N478(from GTP_LUT6:Z)      : 8
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_data_slice_wrlvl.N536(from GTP_LUT6:Z)      : 8
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N818(from GTP_LUT6:Z)   : 8
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N871(from GTP_LUT6:Z)   : 8
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N897(from GTP_LUT6D:Z)  : 8
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N971(from GTP_LUT6:Z)   : 8
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N997(from GTP_LUT6D:Z5)       : 8
  u_ddr3.u_ips_ddrc_top.mcdq_dcd_top.mcdq_dcd_bm.mcdq_dcd_rowaddr.N28(from GTP_LUT5:Z)       : 8
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_rx_top.u_cpld_wr_ctrl.last_dw(from GTP_LUT6D:Z5)   : 8
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_mwr_tx_ctrl.tx_done(from GTP_LUT6D:Z)  : 8
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_cpld_rd_ctrl.u_ips2l_pcie_dma_cpld_rd_ctrl.N183(from GTP_LUT6D:Z)       : 8
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_mwr_rd_ctrl.u_ips2l_pcie_dma_mwr_rd_ctrl.N183(from GTP_LUT5:Z)    : 8
  u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.N491(from GTP_LUT6:Z)      : 8
  u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_rx_rst_mcrsw.genblk1[0].hsst_rst4mcrsw_rx_init.rx_rst_initfsm_multi_sw_lane.N360(from GTP_LUT6:Z)     : 8
  u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_rx_rst_mcrsw.genblk1[1].hsst_rst4mcrsw_rx_init.rx_rst_initfsm_multi_sw_lane.N360(from GTP_LUT6:Z)     : 8
  u_uart2apb_top.u_apb_ctr.u_cmd_parser.N124(from GTP_LUT6D:Z5)      : 8
  u_uart2apb_top.u_apb_ctr.u_cmd_parser.N129(from GTP_LUT6D:Z5)      : 8
  u_uart2apb_top.u_apb_ctr.u_cmd_parser.N138(from GTP_LUT6D:Z)       : 8
  u_uart2apb_top.u_apb_ctr.u_cmd_parser.N142(from GTP_LUT6D:Z)       : 8
  u_uart2apb_top.u_apb_ctr.u_cmd_parser.N146(from GTP_LUT6D:Z)       : 8
  u_uart2apb_top.u_apb_ctr.u_cmd_parser.N150(from GTP_LUT6D:Z)       : 8
  u_uart2apb_top.u_uart_top.u_rx_fifo.FIFO_PG30.u_prefetch_fifo.rd_en(from GTP_LUT6D:Z)      : 8
  coms1_reg_config.N1166(from GTP_LUT6D:Z5)        : 9
  coms2_reg_config.N1166(from GTP_LUT6D:Z5)        : 9
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_data_slice_wrcal.N533(from GTP_LUT6:Z)      : 9
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N1043(from GTP_LUT5:Z)  : 9
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N1050(from GTP_LUT5:Z)  : 9
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_data_slice_wrcal.N533(from GTP_LUT6:Z)      : 9
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N1043(from GTP_LUT5:Z)  : 9
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N1050(from GTP_LUT5:Z)  : 9
  u_ddr3.u_ips_ddrc_top.mcdq_dfi.N749(from GTP_LUT6:Z)   : 9
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_rx_top.u_cpld_wr_ctrl.ips2l_pcie_dma_cpld_wr_ctrl.N205(from GTP_LUT6:Z)    : 9
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_rx_top.u_mwr_wr_ctrl.ips2l_pcie_dma_mwr_wr_ctrl.N205(from GTP_LUT6:Z)      : 9
  u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_rx_rst_mcrsw.rx_rst_fsm_multi_sw_lane.N454(from GTP_LUT6D:Z)      : 9
  u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_tx_rst_mcrsw.tx_rst_fsm_multi_sw_lane.N418(from GTP_LUT6D:Z)      : 9
  cmos1_href_d0(from GTP_DFF:Q)                    : 10
  cmos2_href_d0(from GTP_DFF:Q)                    : 10
  u_ddr3.u_ddrphy_top.ddrphy_calib_top.ddrphy_eyecal.N275(from GTP_LUT6:Z)       : 10
  u_ddr3.u_ddrphy_top.ddrphy_cpd_ctrl.N325(from GTP_LUT5:Z)    : 10
  u_ddr3.u_ddrphy_top.ddrphy_cpd_ctrl.N334(from GTP_LUT6D:Z)   : 10
  u_ddr3.u_ddrphy_top.u_ips2l_ddrphy_rst_clk_phase_adj.N141(from GTP_LUT6D:Z)    : 10
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_controller.cmd_reg_cfg_done(from GTP_DFF_C:Q)      : 10
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_cpld_tx_ctrl.N249(from GTP_LUT6D:Z)    : 10
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_cpld_tx_ctrl.N254(from GTP_LUT2:Z)     : 10
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_mrd_tx_ctrl.N2560(from GTP_LUT6D:Z)    : 10
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_mrd_tx_ctrl.N40(from GTP_LUT6D:Z)      : 10
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_mwr_tx_ctrl.N288(from GTP_LUT6D:Z5)    : 10
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_cpld_rd_ctrl.u_ips2l_pcie_dma_cpld_rd_ctrl.N192(from GTP_LUT5:Z)  : 10
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_mwr_rd_ctrl.N53(from GTP_LUT6D:Z5)  : 10
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_mwr_rd_ctrl.u_ips2l_pcie_dma_mwr_rd_ctrl.N110(from GTP_LUT2:Z)    : 10
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_mwr_rd_ctrl.u_ips2l_pcie_dma_mwr_rd_ctrl.N192(from GTP_LUT6:Z)    : 10
  u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_rx_rst_mcrsw.rx_rst_fsm_multi_sw_lane.N651(from GTP_LUT6:Z)       : 10
  u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_tx_rst_mcrsw.pll_lock_multi_sw_wtchdg.N26(from GTP_LUT6D:Z)       : 10
  ~u_ips2l_pcie_dma.u_ips2l_pcie_dma_rx_top.u_ips2l_pcie_dma_tlp_rcv.state_reg[2](from GTP_INV:Z)  : 10
  u_ddr3.u_ddrphy_top.ddrphy_reset_ctrl.N338(from GTP_LUT6:Z)  : 11
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_rx_top.u_ips2l_pcie_dma_tlp_rcv.N484(from GTP_LUT6D:Z)   : 11
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_mwr_rd_ctrl.N58(from GTP_LUT6D:Z)   : 11
  ~ddr_fifo_empty(from GTP_INV:Z)                  : 11
  ~ddr_fifo_full(from GTP_INV:Z)                   : 11
  ~fifo_empty(from GTP_INV:Z)                      : 11
  ~fifo_full(from GTP_INV:Z)                       : 11
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_dqs_rddata_align.N124(from GTP_LUT6D:Z)     : 12
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N791(from GTP_LUT6:Z)   : 12
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_dqs_rddata_align.N124(from GTP_LUT6D:Z5)    : 12
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N791(from GTP_LUT6:Z)   : 12
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_controller.dma_cmd_reg_vld(from GTP_DFF_C:Q)       : 12
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_rx_top.u_cpld_wr_ctrl.ips2l_pcie_dma_cpld_wr_ctrl.N211(from GTP_LUT6D:Z)   : 12
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_cpld_rd_ctrl.u_ips2l_pcie_dma_cpld_rd_ctrl.N157(from GTP_LUT6D:Z)       : 12
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_mwr_rd_ctrl.u_ips2l_pcie_dma_mwr_rd_ctrl.N157(from GTP_LUT6D:Z)   : 12
  u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_tx_rst_mcrsw.pll_lock_multi_sw_deb.N40(from GTP_LUT6D:Z)    : 12
  u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_tx_rst_mcrsw.tx_rst_fsm_multi_sw_lane.N460(from GTP_LUT6D:Z)      : 12
  u_uart2apb_top.u_uart_top.u_pgr_uart_rx.N166(from GTP_LUT6D:Z)     : 12
  u_ddr3.u_ips_ddrc_top.mcdq_dcd_top.mcdq_dcd_bm.N172(from GTP_LUT5:Z)     : 13
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_rx_top.u_ips2l_pcie_dma_tlp_rcv.N595(from GTP_LUT6D:Z)   : 13
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_data_slice_wrcal.N454(from GTP_LUT6:Z)      : 14
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_data_slice_wrcal.N454(from GTP_LUT6:Z)      : 14
  u_ddr3.u_ips_ddrc_top.mcdq_dfi.N2053(from GTP_LUT6D:Z)       : 14
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_cpld_tx_ctrl.N246(from GTP_LUT6D:Z5)   : 14
  ddr_axi_awready(from GTP_LUT6D:Z)                : 15
  u_ddr3.u_ddrphy_top.ddrphy_info.N287(from GTP_LUT6:Z)  : 15
  u_ddr3.u_ddrphy_top.ddrphy_info.N354(from GTP_LUT6:Z)  : 15
  u_ddr3.u_ddrphy_top.ddrphy_info.N421(from GTP_LUT6D:Z5)      : 15
  u_ddr3.u_ddrphy_top.ddrphy_info.N488(from GTP_LUT5:Z)  : 15
  u_ddr3.u_ips_ddrc_top.mcdq_dcd_top.mcdq_dcd_bm.N304(from GTP_LUT6D:Z5)   : 15
  u_ddr3.u_ips_ddrc_top.mcdq_dcd_top.mcdq_dcd_bm.N317(from GTP_LUT6:Z)     : 15
  u_ddr3.u_ips_ddrc_top.mcdq_ui_axi.N254(from GTP_LUT6:Z)      : 15
  u_ddr3.u_ips_ddrc_top.mcdq_ui_axi.N258(from GTP_LUT6:Z)      : 15
  u_ddr3.u_ips_ddrc_top.mcdq_ui_axi.N262(from GTP_LUT6:Z)      : 15
  u_ddr3.u_ips_ddrc_top.mcdq_ui_axi.N266(from GTP_LUT6:Z)      : 15
  u_ddr3.u_ips_ddrc_top.mcdq_ui_axi.N270(from GTP_LUT6:Z)      : 15
  u_ddr3.u_ips_ddrc_top.mcdq_ui_axi.N274(from GTP_LUT6:Z)      : 15
  u_ddr3.u_ips_ddrc_top.mcdq_ui_axi.N278(from GTP_LUT6:Z)      : 15
  u_ddr3.u_ips_ddrc_top.mcdq_ui_axi.N282(from GTP_LUT6:Z)      : 15
  cmos1_8_16bit.N14(from GTP_LUT6CARRY:Z)          : 16
  cmos2_8_16bit.N14(from GTP_LUT6CARRY:Z)          : 16
  i2cSlave_u.u_serialInterface.N323(from GTP_LUT6:Z)     : 16
  power_on_delay_inst.N15(from GTP_LUT6:Z)         : 16
  u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.ext_rstn_debounce.N43(from GTP_LUT6:Z)   : 16
  u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_rx_rst_mcrsw.rx_rst_fsm_multi_sw_lane.N361(from GTP_LUT5:Z)       : 16
  u_refclk_buttonrstn_debounce.N43(from GTP_LUT6:Z)      : 16
  u_refclk_perstn_debounce.N43(from GTP_LUT6:Z)    : 16
  u_ddr3.u_ips_ddrc_top.mcdq_dcd_top.mcdq_dcd_bm.N281(from GTP_LUT6:Z)     : 17
  u_ddr3.u_ddrphy_top.ddrphy_calib_top.ddrphy_wrcal.N543(from GTP_LUT6D:Z)       : 18
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[0].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N933(from GTP_LUT6:Z)   : 18
  u_ddr3.u_ddrphy_top.ddrphy_slice_top.i_dqs_group[1].ddrphy_data_slice.ddrphy_dqsi_rdel_cal.N933(from GTP_LUT6:Z)   : 18
  u_ddr3.u_ips_ddrc_top.mcdq_dcd_top.mcdq_dcd_sm.N461(from GTP_LUT6:Z)     : 18
  u_ddr3.u_ddrphy_top.ddrphy_reset_ctrl.ddrphy_pll_lock_debounce.N43(from GTP_LUT6CARRY:Z)   : 19
  ~power_on_delay_inst.cnt1[18](from GTP_INV:Z)    : 19
  N1025(from GTP_LUT6D:Z5)                         : 20
  u_ddr3.u_ddrphy_top.ddrphy_calib_top.ddrphy_init.N318(from GTP_LUT6:Z)   : 20
  u_ddr3.u_ddrphy_top.ddrphy_calib_top.ddrphy_rdcal.N785(from GTP_LUT6:Z)  : 20
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_cpld_rd_ctrl.u_ips2l_pcie_dma_cpld_rd_ctrl.N152(from GTP_LUT6D:Z)       : 21
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_mwr_rd_ctrl.u_ips2l_pcie_dma_mwr_rd_ctrl.N152(from GTP_LUT6D:Z)   : 21
  N446(from GTP_LUT6D:Z)                           : 23
  N884(from GTP_LUT6D:Z)                           : 23
  N1186(from GTP_LUT6D:Z)                          : 24
  N1217(from GTP_LUT6D:Z)                          : 24
  N1248(from GTP_LUT6D:Z5)                         : 24
  N840(from GTP_LUT6D:Z)                           : 24
  N859(from GTP_LUT6:Z)                            : 24
  N444(from GTP_LUT2:Z)                            : 27
  u_ddr3.u_ips_ddrc_top.mcdq_ui_axi.mcdq_reg_fifo2.N10(from GTP_LUT6D:Z)   : 28
  u_ddr3.u_ips_ddrc_top.mcdq_ui_axi.mcdq_reg_fifo2.N14(from GTP_LUT6D:Z5)  : 28
  u_ddr3.u_ips_ddrc_top.mcdq_ui_axi.N228(from GTP_LUT6D:Z5)    : 29
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_controller.l_addr_cfg_done(from GTP_DFF_C:Q)       : 30
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_cpld_tx_ctrl.fifo_data_out(from GTP_LUT2:Z)  : 30
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_controller.dma_cmd_h_addr_vld(from GTP_DFF_C:Q)    : 32
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_controller.dma_cmd_l_addr_vld(from GTP_DFF_C:Q)    : 32
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_controller.h_addr_cfg_done(from GTP_DFF_C:Q)       : 32
  u_ddr3.u_ips_ddrc_top.mcdq_dcp_top.mcdq_dcp_buf.A_ips2l_distributed_fifo.rd_en(from GTP_LUT6D:Z)       : 36
  u_ddr3.u_ips_ddrc_top.mcdq_dcp_top.mcdq_dcp_buf.B_ips2l_distributed_fifo.rd_en(from GTP_LUT6D:Z5)      : 36
  u_ddr3.u_ips_ddrc_top.mcdq_dcp_top.mcdq_dcp_buf.N220(from GTP_LUT6D:Z)   : 36
  u_ddr3.u_ips_ddrc_top.mcdq_dcp_top.ctrl_back_rdy(from GTP_DFF_C:Q)       : 37
  u_ddr3.u_ips_ddrc_top.mcdq_dcp_top.mcdq_dcp_back_ctrl.N104(from GTP_LUT6D:Z)   : 37
  u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_PCIE_HARD_CTRL.U_APB2DBI.N8(from GTP_LUT6D:Z5)  : 42
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_rx_top.u_cpld_wr_ctrl.rx_start(from GTP_LUT6D:Z)   : 43
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_rx_top.u_ips2l_pcie_dma_tlp_rcv.N389(from GTP_LUT6D:Z)   : 44
  u_ddr3.u_ips_ddrc_top.mcdq_ui_axi.u_user_cmd_fifo.N10(from GTP_LUT6D:Z)  : 47
  u_ddr3.u_ips_ddrc_top.mcdq_ui_axi.u_user_cmd_fifo.N14(from GTP_LUT6D:Z5)       : 47
  u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.u_pcie_apb_mux.u_pcie_apb_cross.des_apb_start(from GTP_LUT2:Z)      : 49
  u_uart2apb_top.u_apb_ctr.cmd_en(from GTP_LUT2:Z)       : 52
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_cpld_tx_ctrl.u_cpld_req_fifo.rd_en(from GTP_LUT6D:Z)     : 60
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_mrd_tx_ctrl.N2567(from GTP_LUT6D:Z)    : 62
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_mwr_tx_ctrl.N295(from GTP_LUT6D:Z)     : 62
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_mrd_tx_ctrl.N2871(from GTP_LUT6D:Z5)   : 94
  N930(from GTP_LUT6D:Z)                           : 128
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_rx_top.u_ips2l_pcie_dma_tlp_rcv.N494(from GTP_LUT6D:Z)   : 128
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_mwr_tx_ctrl.N334(from GTP_LUT6D:Z5)    : 128
  ~u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_cpld_rd_ctrl.u_ips2l_pcie_dma_cpld_rd_ctrl.rd_ram_hold_ff(from GTP_INV:Z)    : 128
  ~u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_mwr_rd_ctrl.u_ips2l_pcie_dma_mwr_rd_ctrl.rd_ram_hold_ff(from GTP_INV:Z)      : 128
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_cpld_tx_ctrl.N44(from GTP_LUT2:Z)      : 129
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_rx_top.u_ips2l_pcie_dma_tlp_rcv.N633(from GTP_LUT4:Z)    : 132
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_cpld_rd_ctrl.u_ips2l_pcie_dma_cpld_rd_ctrl.u_mwr_data_rd_fifo.rd_en(from GTP_LUT4:Z)      : 135
  u_ips2l_pcie_dma.u_ips2l_pcie_dma_tx_top.u_ips2l_pcie_dma_tx_mwr_rd_ctrl.u_ips2l_pcie_dma_mwr_rd_ctrl.u_mwr_data_rd_fifo.rd_en(from GTP_LUT5:Z)  : 135

Number of DFF:CLK Signals : 15
  cmos1_8_16bit.pclk_IOCLKBUF(from GTP_LUT2:Z)     : 1
  cmos2_8_16bit.pclk_IOCLKBUF(from GTP_LUT2:Z)     : 1
  nt_sys_clk(from GTP_INBUF:O)                     : 12
  clk_50M(from GTP_GPLL:CLKOUT1)                   : 37
  nt_cmos1_pclk(from GTP_INBUF:O)                  : 41
  nt_cmos2_pclk(from GTP_INBUF:O)                  : 41
  coms1_reg_config.clock_20k(from GTP_DFF_R:Q)     : 46
  cmos2_pclk_16bit(from GTP_DFF_C:Q)               : 51
  pclk(from GTP_HSSTLP_LANE:P_TCLK2FABRIC)         : 101
  u_ddr3.u_ddrphy_top.rst_clk(from GTP_CLKBUFG:CLKOUT)   : 163
  cmos1_pclk_16bit(from GTP_DFF_C:Q)               : 229
  clk_100m(from GTP_GPLL:CLKOUT0)                  : 360
  ref_clk(from GTP_CLKBUFG:CLKOUT)                 : 587
  ddr_core_clk(from GTP_CLKBUFG:CLKOUT)            : 3424
  pclk_div2(from GTP_HSSTLP_LANE:P_TCLK2FABRIC)    : 3501

Number of DFF:CP Signals : 31
  ~cmos1_8_16bit.enble(from GTP_INV:Z)             : 1
  ~cmos2_8_16bit.enble(from GTP_INV:Z)             : 1
  ~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.ref_rst_n(from GTP_INV:Z)       : 1
  u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_PCIE_HARD_CTRL.mem_rst_n_inv(from GTP_LUT2:Z)   : 2
  ~nt_button_rst_n(from GTP_INV:Z)                 : 2
  ~nt_perst_n(from GTP_INV:Z)                      : 2
  ~sync_button_rst_n(from GTP_INV:Z)               : 2
  ~u_ddr3.u_ddrphy_top.ddrphy_cpd_rstn(from GTP_INV:Z)   : 2
  ~u_ddr3.u_ddrphy_top.ddrphy_reset_ctrl.ddrphy_dll_rst_n_rg(from GTP_INV:Z)     : 2
  ~u_ddr3.u_ddrphy_top.ddrphy_reset_ctrl.ddrphy_rst_n_rg(from GTP_INV:Z)   : 2
  ~u_ddr3.u_ddrphy_top.ddrphy_cpd_rstn_synced(from GTP_INV:Z)  : 8
  ~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.ext_rstn_debounce.rstn_inner(from GTP_INV:Z)  : 22
  ~u_refclk_buttonrstn_debounce.rstn_inner(from GTP_INV:Z)     : 22
  ~u_refclk_perstn_debounce.rstn_inner(from GTP_INV:Z)   : 22
  ~sync_perst_n(from GTP_INV:Z)                    : 26
  u_ddr3/u_ddrc_rstn_sync/N0_rnmt(from GTP_LUT6:Z)       : 36
  u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.hsst_tx_rst_mcrsw.tx_rst_fsm_multi_sw_lane.N0(from GTP_LUT2:Z)   : 38
  wr_rst_sync[1](from GTP_DFF_P:Q)                 : 56
  ~u_ddr3.u_ddrphy_top.rst_seq_rstn(from GTP_INV:Z)      : 66
  ~u_ddr3.u_ddrphy_top.logic_rstn(from GTP_INV:Z)  : 95
  ~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_PCIE_HARD_CTRL.core_rst_n_mem(from GTP_INV:Z)  : 97
  N37(from GTP_LUT3:Z)                             : 120
  ~u_ddr3.u_ddrphy_top.ddrphy_dll_rst_n(from GTP_INV:Z)  : 146
  ~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.U_IPS2L_HSSTLP_PCIE_SOFT_PHY.hsst_pciex4_rst.ext_rst_n_sync(from GTP_INV:Z)    : 188
  u_SXT1_FIFO_to_DDR.rd_rst(from GTP_LUT2:Z)       : 194
  ~u_ips2l_pcie_wrap.U_IPS2L_PCIE_TOP.phy_rst_n(from GTP_INV:Z)      : 195
  ~rst_n(from GTP_INV:Z)                           : 236
  ~u_ips2l_pcie_expd_apb_mux.i_uart_rst_n(from GTP_INV:Z)      : 258
  ~u_ddr3.ddrc_rstn(from GTP_INV:Z)                : 1437
  ~u_ddr3.u_ddrphy_top.ddrphy_rst_n(from GTP_INV:Z)      : 1597
  ~core_rst_n(from GTP_INV:Z)                      : 3310

Number of DFF:RS Signals : 12
  cmos1_8_16bit.N51(from GTP_LUT6CARRY:Z)          : 2
  cmos2_8_16bit.N51(from GTP_LUT6CARRY:Z)          : 2
  i2cSlave_u.N96(from GTP_LUT2:Z)                  : 2
  i2cSlave_u.u_registerInterface.N8_1(from GTP_LUT4:Z)   : 8
  power_on_delay_inst.camera_pwnd(from GTP_DFF_S:Q)      : 17
  ~rst_n(from GTP_INV:Z)                           : 18
  u_SXT1_FIFO_to_DDR.rd_rst(from GTP_LUT2:Z)       : 20
  ~cmos_init_done1(from GTP_INV:Z)                 : 24
  ~cmos_init_done2(from GTP_INV:Z)                 : 24
  i2cSlave_u.rstPipe[1](from GTP_DFF_S:Q)          : 35
  i2cSlave_u.u_serialInterface.rst(from GTP_LUT2:Z)      : 50
  coms1_reg_config.N4(from GTP_LUT3:Z)             : 58

