--Faça uma máquina de estados do tipo Moore, de acordo
--com o diagrama de estados abaixo, utilizando o modelo 1:

--Entradas síncronas:
--▪ CLK: KEY[0]
--▪ RESET: KEY[1]
--▪ DIR: DIP SWITCH[0]

--Saída
--▪ ESTADO: LED[0-1]

LIBRARY ieee;
USE ieee.std_logic_1164.all;
-------------------------------------------------------------------
entity Exercicio_1 is
port( clk: in std_logic;
      saida: out std_logic_vector(1 downto 0));
end Exercicio_1;
-------------------------------------------------------------------
architecture Maq_est_Moore of Exercicio_1 is

type MEUS_ESTADOS is (A, B, C, D);
signal estado: MEUS_ESTADOS;

begin
process(clk)
	begin
	if	clk'event	and	clk= '1' then
------ Maquina de estados	
	case estado is
		when A => saida <= "00";
			estado <= B;
		when B => saida <= "01";
			estado <= C;
		-- Faça os estados C e D
		end case;
	end if;
end process;
end Maq_est_Moore;

-------------------------------------------------------------------