<!DOCTYPE html>
<html lang="en">
<head>
    <meta charset="UTF-8">
    <meta name="viewport" content="width=device-width, initial-scale=1.0">
    <meta http-equiv="X-UA-Compatible" content="ie=edge">

    <!-- OGP (https://ogp.me/) -->
    <meta property="og:site_name" content="f4r4w4y"/>
    <meta property="og:description" content="buat module -> buat testbench (yang akan menggunakan module nya) -> compile testbench -> buka dengan GTK Wave"/>
    <meta property="og:title" content="fpga series 0x3 workflow"/>
    <meta property="og:type" content="blog"/>
    <meta property="og:url" content="https://fakhrip.github.io/blogs/fpga-series-0x3-workflow.html" />
    <meta property="og:image" content="https://media.discordapp.net/attachments/670439298058813442/807173134200864768/characterssss.png" />

    <link href="https://fonts.googleapis.com/css?family=Fira+Code|Press+Start+2P|Bitter:wght@700|Raleway:ital,wght@0,400;0,700;1,700&display=swap" rel="stylesheet">
    <link rel="stylesheet" href="/tag.css">
    <link rel="stylesheet" href="/base.css">
    <link rel="stylesheet" href="/native.css">
    <link rel="apple-touch-icon" href="../favicon/apple-touch-icon.png">
    <link rel="icon" type="image/png" sizes="512x512"  href="../favicon/android-chrome-512x512.png">
    <link rel="icon" type="image/png" sizes="192x192"  href="../favicon/android-chrome-192x192.png">
    <link rel="icon" type="image/png" sizes="32x32" href="../favicon/favicon-32x32.png">
    <link rel="icon" type="image/png" sizes="16x16" href="../favicon/favicon-16x16.png">
    <link rel="manifest" href="../favicon/site.webmanifest">

    <title>f4r4w4y</title>
</head>
<body>

    <div class="fullscreen-bg">
        <img src="/pictures/bg1.jpg" alt="full-bg">
    </div>

    <div class="small-left-top-term">
        <div class="container">
            <h3 class="fullname">Muhammad Fakhri Putra <br> Supriyadi</h3>

            <h5 class="text">    
                [fai@f4r4w4y blogs]$ <span style="font-weight: normal">tldr ./fpga-series-0x3-workflow.md</span>
                <ul style="list-style-type: none;">
                    <li>
                        TL;DR <p>buat module -> buat testbench (yang akan menggunakan module nya) -> compile testbench -> buka dengan GTK Wave</p>

                    </li>
                </ul>
            </h5>
        </div>
    </div>

    <div class="small-left-bottom-term">
        <div class="container">
            <h5 class="text">    
                [fai@f4r4w4y blogs]$ <span style="font-weight: normal">tags ./fpga-series-0x3-workflow.md</span>
                <ul style="list-style-type: none;">
                    <li>
                        <div class="tags-container">
                            
                            <span class="tag" id="embedded-system">
                                EMBEDDED-SYSTEM
                            </span>
                            
                            <span class="tag" id="series">
                                SERIES
                            </span>
                            
                        </div>
                    </li>
                </ul>
            </h5>

            <h5 class="text">    
                [fai@f4r4w4y blogs]$ <span style="font-weight: normal">timing ./fpga-series-0x3-workflow.md</span>
                <ul style="list-style-type: none;">
                    <li>
                        Estimated <p>10 mins read + 10 more mins if you want to do it too</p>

                    </li>
                </ul>
            </h5>

            <h5 class="text">    
                [fai@f4r4w4y blogs]$ <span style="font-weight: normal">articlelastupdated ./fpga-series-0x3-workflow.md</span>
                <ul style="list-style-type: none;">
                    <li>
                        Last updated on October 28, 2020 at 04:24:57
                    </li>
                </ul>
            </h5>
        </div>
    </div>

    <div class="full-term">
        <div class="container text">
            <h5 class="text">
                [fai@f4r4w4y blogs]$ <span style="font-weight: normal">cd <a class="link underline" href="/blogs.html">..</a></span>
            </h5>

            <h5 class="text">
                [fai@f4r4w4y blogs]$ <span style="font-weight: normal">fancyblogcat <span id="location" style="font-weight: normal"></span></span>
            </h5>

            <hr/>
            <center>
                <span style="font-weight: normal">بِسْمِ ٱللَّٰهِ ٱلرَّحْمَٰنِ ٱلرَّحِيمِ</span>
            </center>
            <hr/>
            
            <div class="blog-content">
                <h1>FPGA Series: (0x3) Workflow</h1>

<p>Pada kali ini saya akan memberi penjelasan mengenai tahapan-tahapan yang bisa dilakukan untuk membuat, mengcompile, dan menjalankan programnya.</p>

<h3>The series</h3>

<p>Series nya ini saya bentuk secara berurut menggunakan penomoran dalam bentuk hexadecimal (bagi yang belum tau) maka dari itu pada series ketiga ini atau <code>series 0x3</code> saya membahas langkah-langkah untuk membuat, mengcompile, dan menjalankan program yang dibuat.</p>

<p><code>[Alur kerja]</code> -> berikut tertera ToC (Table of Content) dari artikel ini :  </p>

<table>
<thead>
<tr>
  <th>Pembahasan</th>
</tr>
</thead>
<tbody>
<tr>
  <td><a href="#verilog">Verilog</a></td>
</tr>
<tr>
  <td><a href="#iverilog">Iverilog</a></td>
</tr>
<tr>
  <td><a href="#bonus">Bonus Resource</a></td>
</tr>
<tr>
  <td><a href="#whats-next">What's next ?</a></td>
</tr>
</tbody>
</table>

<div id="verilog"></div>

<h3>Verilog</h3>

<p>Sebelum memasuki tahapan untuk pembuatan programnya, saya akan membahas terlebih dahulu kerangka dari program yang akan dibuat (dalam konteks ini) dengan menggunakan Verilog (sebagai bahasanya).</p>

<p>Verilog itu sendiri merupakan sebuah bahasa yang sering digunakan dalam pembuatan program pada FPGA.</p>

<p>Struktur umum untuk sebuah <code>modul</code> pada verilog bisa dibuat seperti berikut :  </p>

<div class="codehilite"><pre><span></span><code><span class="k">module</span> <span class="n">nama_modul</span> <span class="p">#(</span>

    <span class="cm">/*******************************************************/</span>
    <span class="cm">/* Disini kita bisa memasukkan deklarasi parameter     */</span>
    <span class="cm">/* yang bisa digunakan pada modul ini, terutama akan   */</span>
    <span class="cm">/* berguna pada pendeklarasian port dan/atau sinyal    */</span>
    <span class="cm">/* yang lebar data nya dinamis                         */</span>
    <span class="cm">/*******************************************************/</span>

    <span class="k">parameter</span> <span class="n">N</span><span class="o">=</span><span class="mh">0</span>
<span class="p">)</span> <span class="p">(</span>

    <span class="cm">/*******************************************************/</span>
    <span class="cm">/* Disini kita bisa memasukkan deklarasi port / sinyal */</span>
    <span class="cm">/* yang akan digunakan sebagai input dan/atau output   */</span>
    <span class="cm">/* dari modul yang dibuat ini                          */</span>
    <span class="cm">/*******************************************************/</span>

    <span class="k">output</span> <span class="n">x</span><span class="p">,</span>
    <span class="k">input</span>  <span class="n">y</span>
<span class="p">);</span>

    <span class="cm">/*******************************************************/</span>
    <span class="cm">/* Disini kita bisa memasukkan deklarasi variable      */</span>
    <span class="cm">/* serta program yang akan dijalankan untuk modul nya  */</span>
    <span class="cm">/*******************************************************/</span>

    <span class="k">assign</span> <span class="n">x</span> <span class="o">=</span> <span class="n">y</span> <span class="o">^</span> <span class="n">y</span><span class="p">;</span>

<span class="k">endmodule</span>
</code></pre></div>

<p>Untuk penjelasan lengkap mengenai apa itu <code>modul</code> dan hal-hal yang lebih mendetail mengenai Verilog (karena saya tidak akan membahas nya disini), silahkan kunjungi beberapa tautan berikut : <br />
- <a rel="noopener" target="_blank" href="https://www.chipverify.com/verilog">https://www.chipverify.com/verilog</a> <br />
- <a rel="noopener" target="_blank" href="http://www.asic-world.com/verilog">http://www.asic-world.com/verilog</a> <br />
- <a rel="noopener" target="_blank" href="https://github.com/fakhrip/LearningJourney_v1">https://github.com/fakhrip/LearningJourney_v1</a> <strong>[Work in Progress]</strong></p>

<div id="iverilog"></div>

<h3>Iverilog</h3>

<p>Tools ini yang akan menjadi tools utama dalam pembuatan program untuk FPGA nya.</p>

<h4>-> Module</h4>

<p>Pada artikel ini kita akan menggunakan program verilog berikut ini :  </p>

<div class="codehilite"><pre><span></span><code><span class="cm">/*******************************************************/</span>
<span class="cm">/* Nama file: `xor_mux.v`                              */</span>
<span class="cm">/* Fungsi: Mengoutputkan sebuah value yang berasal     */</span>
<span class="cm">/*         dari pemilihan salah satu input, yang       */</span>
<span class="cm">/*         nantinya akan di xor kan dengan input       */</span>
<span class="cm">/*         yang lainnya                                */</span>
<span class="cm">/*******************************************************/</span>

<span class="k">module</span> <span class="n">xor_mux</span> <span class="p">#(</span>
    <span class="k">parameter</span> <span class="n">N</span><span class="o">=</span><span class="mh">2</span>
<span class="p">)</span> <span class="p">(</span>
    <span class="k">input</span> <span class="p">[</span><span class="n">N</span><span class="o">-</span><span class="mh">1</span><span class="o">:</span><span class="mh">0</span><span class="p">]</span> <span class="n">a</span><span class="p">,</span>
    <span class="k">input</span> <span class="p">[</span><span class="n">N</span><span class="o">-</span><span class="mh">1</span><span class="o">:</span><span class="mh">0</span><span class="p">]</span> <span class="n">b</span><span class="p">,</span>
    <span class="k">input</span> <span class="p">[</span><span class="n">N</span><span class="o">-</span><span class="mh">1</span><span class="o">:</span><span class="mh">0</span><span class="p">]</span> <span class="n">c</span><span class="p">,</span>
    <span class="k">input</span> <span class="n">sel</span><span class="p">,</span>
    <span class="k">output</span> <span class="p">[</span><span class="n">N</span><span class="o">-</span><span class="mh">1</span><span class="o">:</span><span class="mh">0</span><span class="p">]</span> <span class="n">outp</span>
<span class="p">);</span>

    <span class="k">assign</span> <span class="n">outp</span> <span class="o">=</span> <span class="n">sel</span> <span class="o">?</span> <span class="p">(</span><span class="n">a</span> <span class="o">^</span> <span class="n">c</span><span class="p">)</span> <span class="o">:</span> <span class="p">(</span><span class="n">b</span> <span class="o">^</span> <span class="n">c</span><span class="p">);</span>

<span class="k">endmodule</span>
</code></pre></div>

<p>Secara sederhananya, modul diatas berjalan dengan cara memasukkan input <code>a dan b</code> yang besar/lebar bit nya menyesuaikan parameter <code>N</code> (biasakan menuliskan parameter dengan huruf besar agar mempermudah pembacaan kode) yang bisa dilihat dari deklarasi nya yaitu <code>[N-1:0]</code>, yang berarti pada saat <code>N = 2</code> maka akan menjadi <code>[1:0]</code> yaitu 2 bit.</p>

<p>Output yang telah dideklarasi sebagai <code>outp</code> akan menyimpan hasil dari operasi yang ada di bagian <code>assign</code> statement nya, yaitu <code>sel ? a ^ c : b ^ c</code>, yang dalam artian lain, outputnya berasal dari pemilihan antara input <code>a/b</code> menggunakan input <code>sel</code>.</p>

<p>Input <code>sel</code> disini hanya memiliki lebar bit <code>1</code> maka dari itu hanya bisa berisi nilai <code>1/0</code>, dan bila nilai <code>sel == 1</code> maka akan mengoutputkan hasil <code>a ^ c</code> (nilai <code>a</code> di <code>xor</code> kan dengan nilai <code>c</code>), akan tetapi bila nilai <code>sel == 0</code> maka akan mengoutputkan <code>b ^ c</code>.</p>

<p>Jika masih bingung maksudnya bagaimana, silahkan baca lagi tentang Verilog nya terlebih dahulu.</p>

<p>Untuk menkompilasi program nya kita akan menggunakan <code>iverilog</code>, akan tetapi sebelum kita mengkompilasi program kita harus membuat dulu yang namanya <code>testbench</code> atau sebuah program yang akan menggunakan program dari <code>modul</code> yang sudah kita buat dan men-<em>test</em> dengan berbagai input pada tiap clock cycle nya.</p>

<p>Sederhananya alur kerja nya bisa kita runtutkan seperti berikut: <br />
<code>buat module -&gt; buat testbench (yang akan menggunakan module nya) -&gt; compile testbench -&gt; buka dengan GTK Wave / WaveTrace</code>.</p>

<h4>-> Testbench</h4>

<p>Kita akan menggunakan program verilog berikut ini untuk bagian testbench nya :  </p>

<div class="codehilite"><pre><span></span><code><span class="cm">/*******************************************************/</span>
<span class="cm">/* Nama file: `xor_mux_tb.v`                           */</span>
<span class="cm">/* Fungsi: Men-test modul xor_mux untuk melihat apakah */</span>
<span class="cm">/*         modul tersebut bekerja sesuai keinginan     */</span>
<span class="cm">/*         atau tidak (dalam artian lain ini sama saja */</span>
<span class="cm">/*         seperti proses debugging)                   */</span>
<span class="cm">/*******************************************************/</span>

<span class="c1">// ini digunakan untuk mendeklarasikan</span>
<span class="c1">// skala waktu yang digunakan untuk modul testbench</span>
<span class="c1">// yang dibuat ini, detailnya bisa dilihat disini </span>
<span class="c1">// https://www.chipverify.com/verilog/verilog-timescale</span>
<span class="no">`timescale</span> <span class="mh">1</span><span class="n">ps</span><span class="o">/</span><span class="mh">1</span><span class="n">ps</span>

<span class="c1">// ini berguna untuk memasukkan file xor_mux.v</span>
<span class="c1">// yang berisikan modul xor_mux yang dibuat </span>
<span class="c1">// seperti pada contoh kode diatas</span>
<span class="no">`include</span> <span class="s">&quot;xor_mux.v&quot;</span>

<span class="k">module</span> <span class="n">xor_mux_tb</span> <span class="p">();</span>

    <span class="c1">// ini merupakan pendeklarasian parameter</span>
    <span class="c1">// dan juga variable yang nantinya akan</span>
    <span class="c1">// dimasukkan kedalam port pada modul xor_mux</span>
    <span class="c1">// yang di instantiasi di bawah ini</span>
    <span class="c1">// ---</span>
    <span class="c1">// karena lebar_bit yang dideklarasikan disini</span>
    <span class="c1">// adalah 5, maka dari itu kita hanya bisa memberi</span>
    <span class="c1">// nilai pada input1, input2, nilai_xor, dan mendapatkan</span>
    <span class="c1">// nilai pada hasil sebesar (2^5 - 1) yaitu 31</span>
    <span class="k">parameter</span> <span class="n">lebar_bit</span> <span class="o">=</span> <span class="mh">5</span><span class="p">;</span>
    <span class="kt">reg</span> <span class="n">clock</span><span class="p">,</span> <span class="n">pilihan</span><span class="p">;</span>
    <span class="kt">reg</span> <span class="p">[</span><span class="n">lebar_bit</span><span class="o">-</span><span class="mh">1</span><span class="o">:</span><span class="mh">0</span><span class="p">]</span> <span class="n">input1</span> <span class="o">=</span> <span class="mh">1</span><span class="p">;</span>
    <span class="kt">reg</span> <span class="p">[</span><span class="n">lebar_bit</span><span class="o">-</span><span class="mh">1</span><span class="o">:</span><span class="mh">0</span><span class="p">]</span> <span class="n">input2</span> <span class="o">=</span> <span class="mh">3</span><span class="p">;</span>
    <span class="kt">reg</span> <span class="p">[</span><span class="n">lebar_bit</span><span class="o">-</span><span class="mh">1</span><span class="o">:</span><span class="mh">0</span><span class="p">]</span> <span class="n">nilai_xor</span> <span class="o">=</span> <span class="mh">7</span><span class="p">;</span>
    <span class="kt">wire</span> <span class="p">[</span><span class="n">lebar_bit</span><span class="o">-</span><span class="mh">1</span><span class="o">:</span><span class="mh">0</span><span class="p">]</span> <span class="n">hasil</span><span class="p">;</span>

    <span class="c1">// ini merupakan instantiasi modul xor_mux nya</span>
    <span class="c1">// dan uut disini mengartikan `unit under test`</span>
    <span class="c1">// bisa juga diganti dengan nama lain </span>
    <span class="c1">// (alias penamaannya terserah)</span>
    <span class="n">xor_mux</span> <span class="p">#(</span>
        <span class="p">.</span><span class="n">N</span><span class="p">(</span><span class="n">lebar_bit</span><span class="p">)</span>
    <span class="p">)</span> <span class="n">uut</span> <span class="p">(</span>
        <span class="p">.</span><span class="n">a</span><span class="p">(</span><span class="n">input1</span><span class="p">),</span>
        <span class="p">.</span><span class="n">b</span><span class="p">(</span><span class="n">input2</span><span class="p">),</span>
        <span class="p">.</span><span class="n">c</span><span class="p">(</span><span class="n">nilai_xor</span><span class="p">),</span>
        <span class="p">.</span><span class="n">sel</span><span class="p">(</span><span class="n">pilihan</span><span class="p">),</span>
        <span class="p">.</span><span class="n">outp</span><span class="p">(</span><span class="n">hasil</span><span class="p">)</span>
    <span class="p">);</span>

    <span class="c1">// ini digunakan untuk mengubah clock nya </span>
    <span class="c1">// setiap 5 waktu, dimana waktunya sesuai dengan </span>
    <span class="c1">// `timescale yang ditulis diatas (dalam hal ini picosecond)</span>
    <span class="k">always</span> <span class="k">begin</span>
        <span class="n">clock</span> <span class="o">=</span> <span class="mh">1</span><span class="p">;</span> <span class="p">#</span><span class="mh">5</span><span class="p">;</span>
        <span class="n">clock</span> <span class="o">=</span> <span class="mh">0</span><span class="p">;</span> <span class="p">#</span><span class="mh">5</span><span class="p">;</span>
    <span class="k">end</span>

    <span class="c1">// ini merupakan blok kode yang akan dijalankan</span>
    <span class="c1">// saat kita menjalankan testbench yang dibuat ini</span>
    <span class="c1">// menggunakan verilog (anggap saja seperti fungsi main</span>
    <span class="c1">// pada bahasa C)</span>
    <span class="k">initial</span> <span class="k">begin</span>

        <span class="c1">// ini berguna untuk menghasilkan sebuah file</span>
        <span class="c1">// yang berisi sinyal hasil dari testbench ini</span>
        <span class="n">$dumpfile</span><span class="p">(</span><span class="s">&quot;xor_mux_tb.vcd&quot;</span><span class="p">);</span>
        <span class="n">$dumpvars</span><span class="p">(</span><span class="mh">0</span><span class="p">,</span> <span class="n">xor_mux_tb</span><span class="p">);</span>

        <span class="c1">// ini bisa berguna jika kita ingin melihat langsung</span>
        <span class="c1">// hasil sinyal nya tanpa menggunakan WaveTrace / GTK Wave</span>
        <span class="c1">// ---</span>
        <span class="c1">// syntax nya mirip dengan printf pada bahasa C</span>
        <span class="nb">$monitor</span><span class="p">(</span><span class="s">&quot;[monitor] time=%0t a=%d b=%d c=%d pilih=%d hasil=%d&quot;</span><span class="p">,</span> <span class="nb">$time</span><span class="p">,</span> <span class="n">input1</span><span class="p">,</span> <span class="n">input2</span><span class="p">,</span> <span class="n">nilai_xor</span><span class="p">,</span> <span class="n">pilihan</span><span class="p">,</span> <span class="n">hasil</span><span class="p">);</span>

        <span class="c1">// disetiap blok begin-end ini kita akan</span>
        <span class="c1">// men-supply nilai yang berbeda untuk</span>
        <span class="c1">// variable input1, input2, dan pilihan</span>
        <span class="c1">// ---</span>
        <span class="c1">// perlu diingat karena statement `=`</span>
        <span class="c1">// adalah blocking statement, dalam artian lain</span>
        <span class="c1">// tiap blok begin-end ini akan dijalankan satu persatu</span>
        <span class="c1">// tidak sekaligus secara paralel</span>
        <span class="c1">// ---</span>
        <span class="c1">// lebih detail nya disini</span>
        <span class="c1">// http://www.asic-world.com/tidbits/blocking.html</span>
        <span class="k">begin</span>
            <span class="n">input1</span> <span class="o">=</span> <span class="mh">3</span><span class="p">;</span>
            <span class="n">input2</span> <span class="o">=</span> <span class="mh">6</span><span class="p">;</span>
            <span class="n">pilihan</span> <span class="o">=</span> <span class="mh">1</span><span class="p">;</span>

            <span class="c1">// delay 10 picoseconds ini digunakan</span>
            <span class="c1">// untuk mempermudah penglihatan sinyal</span>
            <span class="c1">// karena iterasi clock nya akan selesai</span>
            <span class="c1">// dalam waktu 10 picoseconds</span>
            <span class="c1">// ---</span>
            <span class="c1">// iterasi clock berarti perubahan clock dari 0</span>
            <span class="c1">// hingga mencapai 0 lagi</span>
            <span class="c1">// (0 -&gt; 1 -&gt; 0)</span>
            <span class="p">#</span><span class="mh">10</span><span class="p">;</span>     
        <span class="k">end</span>

        <span class="k">begin</span>
            <span class="n">input1</span> <span class="o">=</span> <span class="mh">2</span><span class="p">;</span>
            <span class="n">input2</span> <span class="o">=</span> <span class="mh">5</span><span class="p">;</span>
            <span class="n">pilihan</span> <span class="o">=</span> <span class="mh">1</span><span class="p">;</span>
            <span class="p">#</span><span class="mh">10</span><span class="p">;</span>     
        <span class="k">end</span>

        <span class="k">begin</span>
            <span class="n">input1</span> <span class="o">=</span> <span class="mh">10</span><span class="p">;</span>
            <span class="n">input2</span> <span class="o">=</span> <span class="mh">20</span><span class="p">;</span>
            <span class="n">pilihan</span> <span class="o">=</span> <span class="mh">0</span><span class="p">;</span>
            <span class="p">#</span><span class="mh">10</span><span class="p">;</span>     
        <span class="k">end</span>

        <span class="k">begin</span>
            <span class="n">input1</span> <span class="o">=</span> <span class="mh">30</span><span class="p">;</span>
            <span class="n">input2</span> <span class="o">=</span> <span class="mh">23</span><span class="p">;</span>
            <span class="n">pilihan</span> <span class="o">=</span> <span class="mh">1</span><span class="p">;</span>
            <span class="p">#</span><span class="mh">10</span><span class="p">;</span>     
        <span class="k">end</span>

        <span class="c1">// ini digunakan untuk menyelesaikan test nya</span>
        <span class="c1">// sebenarnya dalam kasus ini tidak harus menggunakan</span>
        <span class="c1">// $finish akan tetapi lebih baik selalu gunakan</span>
        <span class="c1">// untuk menghindari infinite loop jika suatu waktu terjadi</span>
        <span class="nb">$finish</span><span class="p">;</span>
    <span class="k">end</span>

<span class="k">endmodule</span>
</code></pre></div>

<blockquote>
  <p>Perhatikan bahwa penamaan file nya / <code>naming convention</code> nya biasakan dengan <code>nama_modul_tb</code> agar mempermudah pencarian dimana testbench dan dari modul yang mana.</p>
</blockquote>

<p>Selanjutnya, kita langsung saja compile program testbench yang sudah dibuat dengan menggunakan iverilog, berikut syntax yang digunakan untuk mengcompile nya :</p>

<div class="codehilite"><pre><span></span><code>iverilog -g2012 xor_mux_tb.v -o xor_mux_tb.run
</code></pre></div>

<p>Jika kompilasi nya berhasil maka ini akan menghasilkan sebuah file baru bernama <code>xor_mux_tb.run</code> yang saat dijalankan akan menghasilkan sebuah file <code>xor_mux_tb.vcd</code> yang berisi sinyal hasil dari testbench nya.</p>

<p>Mari kita coba jalankan dengan command <code>./xor_mux_tb.run</code>.</p>

<div class="codehilite"><pre><span></span><code>╭─f4r4w4y@blackrock ~/Documents 
╰─$ ./xor_mux_tb.run 
VCD info: dumpfile xor_mux_tb.vcd opened <span class="k">for</span> output.
<span class="o">[</span>monitor<span class="o">]</span> <span class="nv">time</span><span class="o">=</span><span class="m">0</span> <span class="nv">a</span><span class="o">=</span> <span class="m">3</span> <span class="nv">b</span><span class="o">=</span> <span class="m">6</span> <span class="nv">c</span><span class="o">=</span> <span class="m">7</span> <span class="nv">pilih</span><span class="o">=</span><span class="m">1</span> <span class="nv">hasil</span><span class="o">=</span> <span class="m">4</span>
<span class="o">[</span>monitor<span class="o">]</span> <span class="nv">time</span><span class="o">=</span><span class="m">10</span> <span class="nv">a</span><span class="o">=</span> <span class="m">2</span> <span class="nv">b</span><span class="o">=</span> <span class="m">5</span> <span class="nv">c</span><span class="o">=</span> <span class="m">7</span> <span class="nv">pilih</span><span class="o">=</span><span class="m">1</span> <span class="nv">hasil</span><span class="o">=</span> <span class="m">5</span>
<span class="o">[</span>monitor<span class="o">]</span> <span class="nv">time</span><span class="o">=</span><span class="m">20</span> <span class="nv">a</span><span class="o">=</span><span class="m">10</span> <span class="nv">b</span><span class="o">=</span><span class="m">20</span> <span class="nv">c</span><span class="o">=</span> <span class="m">7</span> <span class="nv">pilih</span><span class="o">=</span><span class="m">0</span> <span class="nv">hasil</span><span class="o">=</span><span class="m">19</span>
<span class="o">[</span>monitor<span class="o">]</span> <span class="nv">time</span><span class="o">=</span><span class="m">30</span> <span class="nv">a</span><span class="o">=</span><span class="m">30</span> <span class="nv">b</span><span class="o">=</span><span class="m">23</span> <span class="nv">c</span><span class="o">=</span> <span class="m">7</span> <span class="nv">pilih</span><span class="o">=</span><span class="m">1</span> <span class="nv">hasil</span><span class="o">=</span><span class="m">25</span>
</code></pre></div>

<p>Mari kita coba test masing-masing angkanya secara manual untuk mengetahui apakah sistem yang dibuat sudah sesuai keinginan kita atau belum.</p>

<div class="codehilite"><pre><span></span><code><span class="gh">test pertama (pada time=0)</span>
<span class="gh">==========================</span>
a = 3
b = 6
c = 7
pilih = 1

Karena pilih == 1, maka dia seharusnya menghasilkan nilai
dari (a ^ c), dan jika kita hitung (3 ^ 7) 
maka hasil nya adalah 4

Berikut cara menghitungnya :
3     = 00011
7     = 00111
------------- xor
hasil = 00100 = 4


<span class="gh">test kedua (pada time=10)</span>
<span class="gh">=========================</span>
a = 2
b = 5
c = 7
pilih = 1

Karena pilih == 1, maka dia seharusnya menghasilkan nilai
dari (a ^ c), dan jika kita hitung (2 ^ 7) 
maka hasil nya adalah 5

Berikut cara menghitungnya :
2     = 00010
7     = 00111
------------- xor
hasil = 00101 = 5


<span class="gh">test ketiga (pada time=20)</span>
<span class="gh">=========================</span>
a = 10
b = 20
c = 7
pilih = 0

Karena pilih == 0, maka dia seharusnya menghasilkan nilai
dari (b ^ c), dan jika kita hitung (20 ^ 7) 
maka hasil nya adalah 19

Berikut cara menghitungnya :
20    = 10100
7     = 00111
------------- xor
hasil = 10011 = 19
</code></pre></div>

<p>Bisa kita lihat bahwa hasilnya ternyata sesuai dengan yang kita inginkan, dalam artian lain sistem yang kita buat sudah benar.</p>

<p><img src="https://media.giphy.com/media/nXxOjZrbnbRxS/giphy.gif" alt="yess" /></p>

<p>Setelah itu kita bisa juga membuka file <code>xor_mux_tb.vcd</code> yang sudah terbuat otomatis didalam vscode menggunakan WaveTrace, seperti pada gambar berikut :</p>

<p><img src="../pictures/site7/testbench1.png" alt="test1" /></p>

<p>Dan kita juga bahkan bisa melihat nilai-nilai nya dalam format lain contohnya biner seperti pada gambar berikut :</p>

<p><img src="../pictures/site7/testbench2.png" alt="test2" /></p>

<p>Mantap bukan wkwk :v</p>

<div id="bonus"></div>

<h3>Bonus Resource</h3>

<p>Dari sekian referensi yang saya ambil untuk membuat tulisan ini, yang paling penting dan berpegaruh merupakan video ini (sebagian besar tulisan saya berdasarkan penjelasan pada video nya), jadi sangat saya sarankan untuk tonton agar lebih mudah memahami tulisannya.</p>

<p><a rel="noopener" target="_blank" href="https://www.youtube.com/watch?v=3Xm6fgKAO94&amp;ab_channel=DerekJohnston">Verilog HDL - Installing and Testing Icarus Verilog + GTKWave (in Windows)</a> (Youtube Video by Derek Johnston)</p>

<div id="whats-next"></div>

<h3>What's next ?</h3>

<p>Selanjutnya saya akan membuat rangkaian FSM (Finite State Machine) sederhana untuk mempermudah pemahaman dasar pada pembuatan rangkaian menggunakan FPGA secara keseluruhan (sekaligus pengenalan pada <a rel="noopener" target="_blank" href="https://icestudio.io/">Icestudio</a>) </p>

<p>Lets see what we got next...</p>

<p><img src="https://media.giphy.com/media/a5viI92PAF89q/giphy.gif" alt="hmm" /></p>

<h3>Last word</h3>

<p>Semoga artikel nya mudah dipahami dan menyenangkan, jika memang dirasa bermanfaat silahkan sebarkan kepada yang lainnya agar ilmu nya tidak berhenti disini saja.</p>

<p>Terimakasih kepada Allah SWT dan juga para pembaca disini, semua yang buruk datangnya dari saya dan yang baik hanya datang dari-Nya, mohon maaf bila ada kesalahan 🙏.</p>

            </div>

            <br/>
            <hr/>
            <center>
                <span style="font-weight: normal">Comment(s)</span>
            </center>
            <hr/>

            <script src="https://utteranc.es/client.js"
                repo="fakhrip/fakhrip.github.io"
                issue-term="pathname"
                label="blog-post-comment"
                theme="photon-dark"
                crossorigin="anonymous"
                async>
            </script>
        </div>
    </div>
</body>
<script>
    document.getElementById("location").innerHTML = './' + window.location.pathname.substring(window.location.pathname.lastIndexOf('/') + 1);
</script>
</html>