<html>
<head>
<title>Организация ЭВМ. Память ЭВМ</title>
<!-- Meta http equivalent was here                                     -->
<meta name="keywords" content="БИС, динамическая память, RAM, RAS, CAS, DRAM, банк памяти, шина данных, адресные входы, дешифраторы адреса, площадь кристалла, микросхема памяти, z-выход">

<style type="text/css">
<!--
.txt1 {
	font-family: Helvetica;
	font-size: 12pt;
	font-style: normal;
	line-height: normal;
	font-weight: normal;
	font-variant: normal;
	text-transform: none;
	color: #000000;
	text-indent: 12mm;
	text-align: justify;
}
-->
</style>
<style type="text/css">
<!--
.small1 {
	font-family: Helvetica;
	font-size: 10pt;
	font-style: normal;
	font-weight: normal;
	font-variant: normal;
	text-indent: 12mm;
}
-->
</style>
<style type="text/css">
<!--
.hd1 {
	font-family: Helvetica;
	font-size: 16pt;
	font-style: normal;
	font-weight: bold;
}
.hd2 {
	font-family: Helvetica;
	font-size: 14pt;
	font-style: normal;
	font-weight: bold;
}
-->
</style>
<style type="text/css">
<!--
.small2 {
	font-family: Arial;
	font-size: 7pt;
}
.txt1c {
	font-family: Helvetica;
	font-size: 12pt;
	text-align: center;
}
-->
</style>
<style type="text/css">
<!--
.txt1l {
	font-family: Helvetica;
	font-size: 12pt;
}
-->
</style>
</head>

<body bgcolor="#FFFFFF">
<p class="hd2"><a name="up"></a>
2.1. Организация БИС ЗУ с произвольным доступом</p>
<p class="txt1">Запоминающие устройства (ЗУ) характеризуются рядом параметров, 
  определяющих возможные области применения различных типов таких устройств. К 
  основным параметрам, по которым производится наиболее общая оценка ЗУ, относятся 
  их информационная емкость (E), время обращения (T) и стоимость (C).</p>
<p class="txt1">Состав и структура микросхем оперативных ЗУ в процессе совершенствования 
  технологий их изготовления подверглись определенным изменениям.</p>
<p class="txt1"> Первые полупроводниковые оперативные ЗУ строились на схемах малой 
  и средней степени интеграции и включали в себя несколько различных типов микросхем: 
  собственно матрицы элементов памяти, усилители чтения-записи, дешифраторы и, 
  при необходимости, регистры (адреса и данных). </p>
<p class="txt1">Позднее, с появлением больших интегральных схем (БИС) и повышением 
  частоты их работы, использование раздельных типов микросхем перестало быть оправданным 
  по следующим причинам. <em>Во-первых</em>, количество элементов памяти в матрицах 
  возросло настолько, что число выводов, требующееся для выбора элемента памяти 
  и равное сумме количества строк и количества столбцов матрицы, стало очень большим 
  (несколько тысяч). <em>Во-вторых</em>, длина соединений между микросхемами больше, 
  чем длина соединений внутри микросхемы, что увеличивает время прохождения сигнала 
  и реактивные составляющие (емкость и индуктивность, или перекрестные помехи), 
  а следовательно, уменьшает быстродействие памяти.</p>
<p class="txt1"> Поэтому микросхемы памяти стали включать в себя не только элементы 
  памяти, но и всю остальную электронику управления: дешифраторы, усилители, буферные 
  регистры, схемы управления. Такой состав БИС памяти приводил к известной аппаратной 
  избыточности строящихся на их основе модулей памяти.</p>
<p class="txt1"> Действительно, первые БИС памяти имели логическую организацию 
  вида <em>N</em> одноразрядных слов, или <em>N</em> &#215; 1, где <em>N</em> - количество 
  адресов (одноразрядных слов) микросхемы. Следовательно, каждый разряд модуля 
  памяти, построенного на таких микросхемах, включал свои собственные дешифраторы, 
  буферные регистры и схемы управления, одного комплекта которых при традиционной 
  организации было достаточно для целого модуля. Однако такое дублирование оправдывалось 
  достигаемыми характеристиками памяти, а его стоимость не была чрезмерной (электроника 
  обрамления составляла не более 5-15% от общей площади кристалла микросхемы).</p>
<p class="txt1"> Впоследствии разрядность хранимых в микросхеме слов была увеличена 
  и составляет на сегодня от 4-х до 16-ти разрядов, т.е. <em>N</em> &#215 4, <em>N</em> 
 &#215 8, <em>N</em> &#215 16. Понятно, что относительная доля избыточных схем обрамления 
  при этом падает.</p>
<p class="txt1"> На функциональных схемах микросхема памяти изображается обычным 
  прямоугольником с левым и правым полями, как показано на рис. 9.</p>
<p class="txt1"> Микросхема имеет три группы входов: адресные входы, вход(ы) данных 
  и управляющие входы.</p>
<p class="txt1"> Количество адресных входов (<em>A</em><sub>0</sub>&#247;<em>A<sub>k</sub></em>) 
  определяется емкостью и организацией микросхемы памяти, а также способом подачи 
  адреса. Нетрудно видеть, что емкость микросхемы <em>E<sub>Сх</sub></em>, равная 
  произведению количества адресов (слов) <em>N</em> на разрядность хранимых слов 
  n, не определяет однозначно требуемое число адресных входов. Для адресации любого 
  из <em>N</em> слов требуется адрес разрядностью log<sub>2</sub><em>N</em>. 
  Например, для адресации микросхемы емкостью <em>E<sub>Сх</sub></em> = 128 Мбит, 
  имеющей организацию 16М &#215 8 (адресов &#215 бит), достаточно log<sub>2</sub> 
  16М = log<sub>2</sub> (2<sup>4</sup> &#215 2<sup>20</sup>) = 24 разряда.</p>
<p class="txt1c"><img src="pctr/RAM_Fnc.gif" width="320" height="240"  alt="Draw_9: RAM_Fnct_Sch"></p>
 <p class="txt1"> Способ подачи адреса также оказывает влияние на количество адресных 
  входов микросхемы. Так, распространенный в динамических оперативных ЗУ прием 
  мультиплексирования адресных входов, состоящий в поочередной подаче на одни 
  и те же адресные входы сначала старшей части (половины) адреса - адреса строки 
  (<em>Row Address</em>), а затем - младшей части - адреса столбца (<em>Column Address</em>), позволяет 
  уменьшить вдвое количество требующихся адресных входов. Конечно, это несколько 
  увеличивает время обращения к памяти, но оказывается экономически (да и схемотехнически) 
  оправданным.</p>
<p class="txt1"> В статических ЗУ все разряды адреса подаются на адресные входы 
  одновременно.</p>
<p class="txt1"> Количество входов данных (<em>DI - Data Input</em>) равно разрядности 
  хранимых слов. Количество выходов данных (<em>DO - Data Output</em>) также равно 
  разрядности хранимых слов. Однако во многих случаях входы и выходы данных объединяются, 
  что позволяет уменьшить вдвое количество выводов данных у микросхем памяти, 
  а также упростить их подключение к шинам данных.</p>
<p class="txt1"> Для этого выходы микросхем памяти (или объединенные входы/выходы) 
  обычно имеют специальный выходной каскад, позволяющий подключать к одной шине 
  выходы нескольких микросхем без использования дополнительных сборок ИЛИ. Есть 
  два варианта организации таких выходов: выход с тремя устойчивыми состояниями 
  (или z-выход) и выход с открытым коллектором. Тип выхода отмечается специальным 
  значком в верхней части правого поля изображения микросхемы. На рис. 9 показан 
  z-выход.</p>
<p class="txt1"> Выход данных, реализованный по схеме с открытым коллектором, 
  как правило, инверсный.</p>
<p class="txt1"> Управляющие входы могут заметно различаться как по назначению, 
  так и по обозначениям для разных типов микросхем памяти.</p>
<p class="txt1"> Во всех случаях присутствует вход управления режимом обращения: 
  чтение или запись. Частым его обозначением является <em><strong>WE</strong></em># 
  (<em>Write Enable</em> - разрешение записи). Вход этот обычно инверсный (это 
  и обозначает символ #), т.е. режим записи включается при нулевом значении сигнала 
  на данном входе, а при единице на входе производится чтение.</p>
<p class="txt1"> Другим общим сигналом, имеющимся почти во всех микросхемах, является 
  сигнал выбора микросхемы - <em><strong>CS</strong></em># (<em>Chip Select</em>). 
  Этот вход также обычно является инверсным и при единичном значении на нем микросхема 
  переходит в "выключенное" состояние (выход данных микросхемы переходит в состояние 
  высокого выходного сопротивления, если он является z-выходом, или в состояние 
  "1", если это инверсный выход с открытым коллектором). При нулевом значении 
  сигнала на входе <strong><em>CS</em></strong># микросхема находится в активном 
  состоянии.</p>
<p class="txt1"> В динамических ОЗУ при мультиплексировании адресных входов используются 
  два управляющих входа сигналов строба: <strong><em>RAS</em></strong># (<em>Row 
  Address Strobe</em> - строб адреса строки) и <strong><em>CAS</em></strong># 
  (<em>Column Address Strobe</em> - строб адреса столбца, или колонки). Сигналы 
  на этих входах переводятся в активное состояние (в "0") в тот момент, когда 
  на адресных входах установлен адрес строки или адрес столбца соответственно.</p>
<p class="txt1"> Структурная схема БИС динамического ОЗУ показана на рис. 10. 
  Основными ее компонентами являются четыре банка памяти, представляющих собой 
  матрицы элементов памяти с дешифраторами строк и столбцов и усилителями чтения-записи. 
  Кроме собственно банков памяти в состав ОЗУ входят:</p>
<p class="txt1c"><img src="pctr/RAM_VLSI.gif" width="610" height="592"  alt="Draw_10: RAM_VLSI"></p>
  - буфер адреса, фиксирующий адреса строки и столбца; <br>
  - счетчик регенерации, формирующий адрес строки, в которой должна выполняться 
  очередная регенерация;<br>
  - дешифратор команд, определяющий, какое действие (команду) должна выполнить 
  микросхема в соответствии с поданными управляющими сигналами (и сигналом<i>A</i><sub>10</sub>);<br>
  - схемы управления, формирующие управляющие сигналы для остальных узлов микросхемы;<br>
  - схемы коммутации данных, передающие читаемые или записываемые данные из/в 
  банки памяти;<br>
  - буфер ввода/вывода данных, обеспечивающий связь микросхемы памяти с шиной 
  данных.</p>
<p class="txt1"> Адресный сигнал <i>A</i><sub>10</sub> выделен среди других адресных линий, так 
  как он имеет специальное назначение: при подаче адреса столбца этот сигнал указывает 
  на особенности выполнения последующего (пакетного) чтения или записи, задавая 
  (при единичном значении) режим так называемого автоматического подзаряда банка 
  памяти. </p>
  
  
<p></p>
<p class="txt1">[ <a href="ch2.html"> Назад</a>&nbsp <a href="#up"> Начало раздела</a>&nbsp; 
  <a href="p22.html"> Далее</a>&nbsp; <a href="index.html"> Содержание</a>] </p>

</body>
</html>
