VHDL coding guidelines
======================

Это свод правил написания VHDL кода, скомпилированный на основании различных источников и личного опыта.

###### Предназначен в первую очередь для внутреннего использования, но стороннее "мнение", если такое будет, так же будет рассматриваться.

## Варианты форматирования

.

.

|    **Номер** |	1.1 |
|-------------:|:-----|
| **Описание** | Используйте строчные буквы для всех ключевых слов языка программирования VHDL и для все типов данных. |
|   **Пример** | signal sig_name : std_logic; ~~SIGNAL sig_name : Std_Logic;~~ |

.

.

|    **Номер** |	1.1 |
|-------------:|:-----|
| **Описание** | Используйте строчные буквы для всех ключевых слов языка программирования VHDL и для все типов данных. |
|   **Пример** | ***Правильно:*** signal sig_name : std_logic;<br>***Неправильно:*** SIGNAL sig_name : Std_Logic; |

.

.

_____
### 1.1
Используйте строчные буквы для всех ключевых слов языка программирования VHDL и для все типов данных.
```vhdl
signal sig_name : std_logic; -- правильно
SIGNAL sig_name : Std_Logic; -- неправильно
```
_____

.

.

|    **Номер** |	1.1 |
|-------------:|:-----|
| **Описание** | Используйте строчные буквы для всех ключевых слов языка программирования VHDL и для все типов данных. |

**Примеры**
```vhdl
signal sig_name : std_logic; -- правильно
SIGNAL sig_name : Std_Logic; -- неправильно
```
_____
