TimeQuest Timing Analyzer report for DP2_Spring2015
Wed Apr 01 22:32:10 2015
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 14. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Propagation Delay
 21. Minimum Propagation Delay
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 30. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Propagation Delay
 37. Minimum Propagation Delay
 38. Slow 1200mV 0C Model Metastability Report
 39. Fast 1200mV 0C Model Setup Summary
 40. Fast 1200mV 0C Model Hold Summary
 41. Fast 1200mV 0C Model Recovery Summary
 42. Fast 1200mV 0C Model Removal Summary
 43. Fast 1200mV 0C Model Minimum Pulse Width Summary
 44. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 45. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 46. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Propagation Delay
 52. Minimum Propagation Delay
 53. Fast 1200mV 0C Model Metastability Report
 54. Multicorner Timing Analysis Summary
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; DP2_Spring2015                                     ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------+
; SDC File List                                          ;
+--------------------+--------+--------------------------+
; SDC File Path      ; Status ; Read at                  ;
+--------------------+--------+--------------------------+
; DP2_Spring2015.sdc ; OK     ; Wed Apr 01 22:32:07 2015 ;
+--------------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 331.35 MHz ; 250.0 MHz       ; CLOCK_50   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; CLOCK_50 ; 16.982 ; 0.000           ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; CLOCK_50 ; 0.357 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+-------+--------------------------------+
; Clock    ; Slack ; End Point TNS                  ;
+----------+-------+--------------------------------+
; CLOCK_50 ; 9.684 ; 0.000                          ;
+----------+-------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                                  ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.982 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[4]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 2.941      ;
; 17.047 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[15]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.887      ;
; 17.051 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[2]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.883      ;
; 17.052 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[13]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.882      ;
; 17.052 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[3]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.882      ;
; 17.053 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[1]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.881      ;
; 17.054 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[9]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.880      ;
; 17.060 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[4]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 2.863      ;
; 17.083 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[14]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.851      ;
; 17.215 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[3]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.719      ;
; 17.215 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[2]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.719      ;
; 17.216 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[14]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.718      ;
; 17.218 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[1]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.716      ;
; 17.225 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[13]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.709      ;
; 17.226 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[15]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.708      ;
; 17.234 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[9]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.700      ;
; 17.250 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[15]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.684      ;
; 17.256 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[3]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.678      ;
; 17.270 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[2]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.664      ;
; 17.270 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[14]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.664      ;
; 17.273 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[1]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.661      ;
; 17.274 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[9]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.660      ;
; 17.279 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[13]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.655      ;
; 17.287 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[4]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 2.636      ;
; 17.527 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[0]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.407      ;
; 17.550 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[14]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.384      ;
; 17.550 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[13]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.384      ;
; 17.551 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[15]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.383      ;
; 17.551 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[2]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.383      ;
; 17.553 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[3]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.381      ;
; 17.555 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[1]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.379      ;
; 17.556 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[9]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.378      ;
; 17.567 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[0]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.367      ;
; 17.738 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[0]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 2.196      ;
; 18.234 ; address_counter:inst|key_state.KEY_RELEASED ; address_counter:inst|counter[3]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.070     ; 1.691      ;
; 18.254 ; address_counter:inst|counter[1]             ; address_counter:inst|counter[3]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 1.678      ;
; 18.271 ; address_counter:inst|counter[2]             ; address_counter:inst|counter[3]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 1.661      ;
; 18.373 ; address_counter:inst|counter[0]             ; address_counter:inst|counter[3]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 1.559      ;
; 18.638 ; address_counter:inst|key_state.KEY_RELEASED ; address_counter:inst|counter[2]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.070     ; 1.287      ;
; 18.788 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[5]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 1.144      ;
; 18.790 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[12]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 1.142      ;
; 18.795 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[17]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 1.137      ;
; 18.809 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[10]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 1.123      ;
; 18.812 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[8]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 1.120      ;
; 18.813 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[18]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 1.119      ;
; 18.815 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[16]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 1.117      ;
; 18.817 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[17]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 1.115      ;
; 18.818 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[18]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 1.114      ;
; 18.822 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[6]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 1.110      ;
; 18.822 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[11]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 1.110      ;
; 18.832 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[16]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 1.100      ;
; 18.833 ; address_counter:inst|key_state.KEY_RELEASED ; address_counter:inst|counter[0]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.070     ; 1.092      ;
; 18.837 ; address_counter:inst|key_state.KEY_RELEASED ; address_counter:inst|counter[1]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.070     ; 1.088      ;
; 18.839 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[10]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 1.093      ;
; 18.846 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[5]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 1.086      ;
; 18.849 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[11]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 1.083      ;
; 18.857 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[12]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 1.075      ;
; 18.864 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[6]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 1.068      ;
; 18.867 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[8]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 1.065      ;
; 18.869 ; address_counter:inst|counter[0]             ; address_counter:inst|counter[1]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 1.063      ;
; 18.886 ; address_counter:inst|counter[0]             ; address_counter:inst|counter[2]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 1.046      ;
; 18.984 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[17]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 0.948      ;
; 18.985 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[10]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 0.947      ;
; 18.993 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[16]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 0.939      ;
; 18.993 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[11]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 0.939      ;
; 19.019 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[8]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 0.913      ;
; 19.023 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[12]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 0.909      ;
; 19.027 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[5]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 0.905      ;
; 19.095 ; address_counter:inst|counter[1]             ; address_counter:inst|counter[2]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 0.837      ;
; 19.139 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[5]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 0.793      ;
; 19.140 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[6]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 0.792      ;
; 19.141 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[16]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 0.791      ;
; 19.141 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[11]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 0.791      ;
; 19.144 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[12]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 0.788      ;
; 19.145 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[10]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 0.787      ;
; 19.147 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[18]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 0.785      ;
; 19.149 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[17]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 0.783      ;
; 19.154 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[8]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 0.778      ;
; 19.223 ; address_counter:inst|key_state.KEY_RELEASED ; address_counter:inst|key_state.KEY_OPEN     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 0.710      ;
; 19.244 ; address_counter:inst|key_state.KEY_OPEN     ; address_counter:inst|key_state.KEY_PUSHED   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 0.689      ;
; 19.247 ; address_counter:inst|key_state.KEY_PUSHED   ; address_counter:inst|key_state.KEY_RELEASED ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 0.686      ;
; 19.273 ; address_counter:inst|counter[0]             ; address_counter:inst|counter[0]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 0.659      ;
; 19.273 ; address_counter:inst|counter[3]             ; address_counter:inst|counter[3]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 0.659      ;
; 19.273 ; address_counter:inst|counter[1]             ; address_counter:inst|counter[1]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 0.659      ;
; 19.273 ; address_counter:inst|counter[2]             ; address_counter:inst|counter[2]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.063     ; 0.659      ;
; 19.296 ; address_counter:inst|key_state.KEY_PUSHED   ; address_counter:inst|key_state.KEY_PUSHED   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 0.637      ;
; 19.296 ; address_counter:inst|key_state.KEY_OPEN     ; address_counter:inst|key_state.KEY_OPEN     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 0.637      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                  ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; address_counter:inst|counter[3]             ; address_counter:inst|counter[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; address_counter:inst|counter[2]             ; address_counter:inst|counter[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; address_counter:inst|counter[1]             ; address_counter:inst|counter[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; address_counter:inst|counter[0]             ; address_counter:inst|counter[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; address_counter:inst|key_state.KEY_OPEN     ; address_counter:inst|key_state.KEY_OPEN     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; address_counter:inst|key_state.KEY_PUSHED   ; address_counter:inst|key_state.KEY_PUSHED   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.370 ; address_counter:inst|key_state.KEY_OPEN     ; address_counter:inst|key_state.KEY_PUSHED   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.589      ;
; 0.372 ; address_counter:inst|key_state.KEY_PUSHED   ; address_counter:inst|key_state.KEY_RELEASED ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.591      ;
; 0.391 ; address_counter:inst|key_state.KEY_RELEASED ; address_counter:inst|key_state.KEY_OPEN     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.610      ;
; 0.435 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[8]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.655      ;
; 0.440 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[17]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.660      ;
; 0.442 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[18]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.662      ;
; 0.443 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[10]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.663      ;
; 0.444 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[12]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.664      ;
; 0.446 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[11]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.666      ;
; 0.447 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[16]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.667      ;
; 0.447 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[6]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.667      ;
; 0.449 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[5]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.669      ;
; 0.467 ; address_counter:inst|counter[1]             ; address_counter:inst|counter[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.687      ;
; 0.553 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[16]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.773      ;
; 0.556 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[5]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.776      ;
; 0.558 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[12]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.778      ;
; 0.559 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[11]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.779      ;
; 0.561 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[17]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.781      ;
; 0.562 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[8]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.782      ;
; 0.567 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[10]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.787      ;
; 0.629 ; address_counter:inst|counter[0]             ; address_counter:inst|counter[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.849      ;
; 0.643 ; address_counter:inst|counter[0]             ; address_counter:inst|counter[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.863      ;
; 0.686 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[16]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.906      ;
; 0.698 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[8]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.918      ;
; 0.698 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[17]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.918      ;
; 0.698 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[17]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.918      ;
; 0.699 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[11]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.919      ;
; 0.701 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[6]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.921      ;
; 0.701 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[18]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.921      ;
; 0.701 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[12]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.921      ;
; 0.703 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[10]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.923      ;
; 0.706 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[5]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.926      ;
; 0.708 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[10]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.928      ;
; 0.710 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[6]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.930      ;
; 0.725 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[12]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.945      ;
; 0.726 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[8]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.946      ;
; 0.727 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[5]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.947      ;
; 0.735 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[18]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.955      ;
; 0.736 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[11]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.956      ;
; 0.739 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[16]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.959      ;
; 0.745 ; address_counter:inst|key_state.KEY_RELEASED ; address_counter:inst|counter[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.989      ;
; 0.749 ; address_counter:inst|key_state.KEY_RELEASED ; address_counter:inst|counter[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.993      ;
; 0.901 ; address_counter:inst|key_state.KEY_RELEASED ; address_counter:inst|counter[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.145      ;
; 1.035 ; address_counter:inst|counter[0]             ; address_counter:inst|counter[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.255      ;
; 1.117 ; address_counter:inst|counter[1]             ; address_counter:inst|counter[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.337      ;
; 1.118 ; address_counter:inst|counter[2]             ; address_counter:inst|counter[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.338      ;
; 1.218 ; address_counter:inst|key_state.KEY_RELEASED ; address_counter:inst|counter[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.462      ;
; 1.839 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[0]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.064      ; 2.060      ;
; 1.941 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[0]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.064      ; 2.162      ;
; 1.981 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[0]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.064      ; 2.202      ;
; 1.999 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[9]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.064      ; 2.220      ;
; 1.999 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[1]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.064      ; 2.220      ;
; 2.000 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[3]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.064      ; 2.221      ;
; 2.000 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[2]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.064      ; 2.221      ;
; 2.002 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[15]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.064      ; 2.223      ;
; 2.002 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[14]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.064      ; 2.223      ;
; 2.003 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[13]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.064      ; 2.224      ;
; 2.249 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[15]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.064      ; 2.470      ;
; 2.251 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[9]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.064      ; 2.472      ;
; 2.259 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[14]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.064      ; 2.480      ;
; 2.262 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[2]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.064      ; 2.483      ;
; 2.262 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[3]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.064      ; 2.483      ;
; 2.263 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[1]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.064      ; 2.484      ;
; 2.283 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[13]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.064      ; 2.504      ;
; 2.288 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[4]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.053      ; 2.498      ;
; 2.305 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[15]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.064      ; 2.526      ;
; 2.305 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[14]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.064      ; 2.526      ;
; 2.306 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[9]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.064      ; 2.527      ;
; 2.306 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[2]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.064      ; 2.527      ;
; 2.306 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[9]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.064      ; 2.527      ;
; 2.313 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[1]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.064      ; 2.534      ;
; 2.313 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[3]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.064      ; 2.534      ;
; 2.316 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[13]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.064      ; 2.537      ;
; 2.322 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[3]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.064      ; 2.543      ;
; 2.326 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[14]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.064      ; 2.547      ;
; 2.341 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[1]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.064      ; 2.562      ;
; 2.346 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[15]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.064      ; 2.567      ;
; 2.347 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[13]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.064      ; 2.568      ;
; 2.349 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[2]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.064      ; 2.570      ;
; 2.350 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[4]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.053      ; 2.560      ;
; 2.573 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[4]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.053      ; 2.783      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------+
; 9.684  ; 9.868        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[0]                  ;
; 9.684  ; 9.868        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[13]                 ;
; 9.684  ; 9.868        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[14]                 ;
; 9.684  ; 9.868        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[15]                 ;
; 9.684  ; 9.868        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[1]                  ;
; 9.684  ; 9.868        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[2]                  ;
; 9.684  ; 9.868        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[3]                  ;
; 9.684  ; 9.868        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[4]                  ;
; 9.684  ; 9.868        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[9]                  ;
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address_counter:inst|counter[0]             ;
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address_counter:inst|counter[1]             ;
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address_counter:inst|counter[2]             ;
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address_counter:inst|counter[3]             ;
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address_counter:inst|key_state.KEY_OPEN     ;
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address_counter:inst|key_state.KEY_PUSHED   ;
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address_counter:inst|key_state.KEY_RELEASED ;
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[10]                 ;
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[11]                 ;
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[12]                 ;
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[16]                 ;
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[17]                 ;
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[18]                 ;
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[5]                  ;
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[6]                  ;
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[8]                  ;
; 9.835  ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                            ;
; 9.846  ; 9.846        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[0]|clk                              ;
; 9.846  ; 9.846        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[13]|clk                             ;
; 9.846  ; 9.846        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[14]|clk                             ;
; 9.846  ; 9.846        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[15]|clk                             ;
; 9.846  ; 9.846        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[1]|clk                              ;
; 9.846  ; 9.846        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[2]|clk                              ;
; 9.846  ; 9.846        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[3]|clk                              ;
; 9.846  ; 9.846        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[4]|clk                              ;
; 9.846  ; 9.846        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[9]|clk                              ;
; 9.847  ; 9.847        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[10]|clk                             ;
; 9.847  ; 9.847        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[11]|clk                             ;
; 9.847  ; 9.847        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[12]|clk                             ;
; 9.847  ; 9.847        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[16]|clk                             ;
; 9.847  ; 9.847        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[17]|clk                             ;
; 9.847  ; 9.847        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[18]|clk                             ;
; 9.847  ; 9.847        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[5]|clk                              ;
; 9.847  ; 9.847        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[6]|clk                              ;
; 9.847  ; 9.847        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[8]|clk                              ;
; 9.847  ; 9.847        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|counter[0]|clk                         ;
; 9.847  ; 9.847        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|counter[1]|clk                         ;
; 9.847  ; 9.847        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|counter[2]|clk                         ;
; 9.847  ; 9.847        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|counter[3]|clk                         ;
; 9.847  ; 9.847        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|key_state.KEY_OPEN|clk                 ;
; 9.847  ; 9.847        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|key_state.KEY_PUSHED|clk               ;
; 9.847  ; 9.847        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|key_state.KEY_RELEASED|clk             ;
; 9.851  ; 9.851        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]              ;
; 9.851  ; 9.851        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                ;
; 9.913  ; 10.129       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; address_counter:inst|counter[0]             ;
; 9.913  ; 10.129       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; address_counter:inst|counter[1]             ;
; 9.913  ; 10.129       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; address_counter:inst|counter[2]             ;
; 9.913  ; 10.129       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; address_counter:inst|counter[3]             ;
; 9.913  ; 10.129       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; address_counter:inst|key_state.KEY_OPEN     ;
; 9.913  ; 10.129       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; address_counter:inst|key_state.KEY_PUSHED   ;
; 9.913  ; 10.129       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; address_counter:inst|key_state.KEY_RELEASED ;
; 9.913  ; 10.129       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[10]                 ;
; 9.913  ; 10.129       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[11]                 ;
; 9.913  ; 10.129       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[12]                 ;
; 9.913  ; 10.129       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[16]                 ;
; 9.913  ; 10.129       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[17]                 ;
; 9.913  ; 10.129       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[18]                 ;
; 9.913  ; 10.129       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[5]                  ;
; 9.913  ; 10.129       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[6]                  ;
; 9.913  ; 10.129       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[8]                  ;
; 9.914  ; 10.130       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[0]                  ;
; 9.914  ; 10.130       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[13]                 ;
; 9.914  ; 10.130       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[14]                 ;
; 9.914  ; 10.130       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[15]                 ;
; 9.914  ; 10.130       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[1]                  ;
; 9.914  ; 10.130       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[2]                  ;
; 9.914  ; 10.130       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[3]                  ;
; 9.914  ; 10.130       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[4]                  ;
; 9.914  ; 10.130       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[9]                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                            ;
; 10.149 ; 10.149       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]              ;
; 10.149 ; 10.149       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                ;
; 10.153 ; 10.153       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|q[10]|clk                             ;
; 10.153 ; 10.153       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|q[11]|clk                             ;
; 10.153 ; 10.153       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|q[12]|clk                             ;
; 10.153 ; 10.153       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|q[16]|clk                             ;
; 10.153 ; 10.153       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|q[17]|clk                             ;
; 10.153 ; 10.153       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|q[18]|clk                             ;
; 10.153 ; 10.153       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|q[5]|clk                              ;
; 10.153 ; 10.153       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|q[6]|clk                              ;
; 10.153 ; 10.153       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|q[8]|clk                              ;
; 10.153 ; 10.153       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|counter[0]|clk                         ;
; 10.153 ; 10.153       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|counter[1]|clk                         ;
; 10.153 ; 10.153       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|counter[2]|clk                         ;
; 10.153 ; 10.153       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|counter[3]|clk                         ;
; 10.153 ; 10.153       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|key_state.KEY_OPEN|clk                 ;
; 10.153 ; 10.153       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|key_state.KEY_PUSHED|clk               ;
; 10.153 ; 10.153       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|key_state.KEY_RELEASED|clk             ;
; 10.154 ; 10.154       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|q[0]|clk                              ;
; 10.154 ; 10.154       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|q[13]|clk                             ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 0.197 ; 0.316 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 0.197 ; 0.316 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 0.179 ; 0.085 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 0.179 ; 0.085 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 19.216 ; 19.581 ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 17.077 ; 17.082 ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 17.171 ; 17.219 ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 18.957 ; 19.008 ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 16.053 ; 16.055 ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 16.098 ; 16.214 ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 18.251 ; 18.576 ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 15.550 ; 15.726 ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 19.216 ; 19.581 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 7.410  ; 7.508  ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 7.410  ; 7.508  ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 8.433  ; 8.538  ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 7.806  ; 7.894  ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 7.489  ; 7.509  ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 9.263  ; 9.331  ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 10.745 ; 10.977 ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 9.081  ; 9.313  ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 10.456 ; 10.711 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; LED[0]      ; 7.259  ; 6.268  ; 6.371  ; 7.443  ;
; SW[0]      ; LED[1]      ; 8.941  ; 8.995  ; 9.051  ; 9.072  ;
; SW[0]      ; LED[2]      ; 7.447  ; 7.495  ; 7.510  ; 7.557  ;
; SW[0]      ; LED[3]      ; 7.704  ; 7.706  ; 7.843  ; 7.842  ;
; SW[0]      ; LED[4]      ; 7.807  ; 7.769  ; 7.886  ; 7.839  ;
; SW[0]      ; LED[5]      ; 10.425 ; 9.657  ; 9.606  ; 10.799 ;
; SW[0]      ; LED[6]      ; 7.698  ; 7.798  ; 7.747  ; 7.956  ;
; SW[0]      ; LED[7]      ; 10.648 ; 8.699  ; 8.508  ; 11.121 ;
; SW[1]      ; LED[0]      ; 7.462  ; 7.231  ; 7.168  ; 7.575  ;
; SW[1]      ; LED[1]      ; 7.124  ; 7.114  ; 7.218  ; 7.183  ;
; SW[1]      ; LED[2]      ; 7.273  ; 7.324  ; 7.317  ; 7.368  ;
; SW[1]      ; LED[3]      ; 7.865  ; 7.864  ; 7.916  ; 7.915  ;
; SW[1]      ; LED[4]      ; 8.134  ; 8.153  ; 8.142  ; 8.195  ;
; SW[1]      ; LED[5]      ; 9.400  ; 10.570 ; 10.365 ; 9.577  ;
; SW[1]      ; LED[6]      ; 7.673  ; 7.925  ; 7.813  ; 7.857  ;
; SW[1]      ; LED[7]      ; 8.582  ; 10.892 ; 10.588 ; 8.882  ;
; SW[2]      ; LED[0]      ; 7.716  ; 7.879  ; 7.827  ; 7.815  ;
; SW[2]      ; LED[1]      ; 8.575  ; 8.601  ; 8.681  ; 8.735  ;
; SW[2]      ; LED[2]      ; 6.357  ; 6.325  ; 6.421  ; 6.380  ;
; SW[2]      ; LED[3]      ; 6.338  ; 6.282  ; 6.381  ; 6.316  ;
; SW[2]      ; LED[4]      ; 8.299  ; 8.252  ; 8.294  ; 8.256  ;
; SW[2]      ; LED[5]      ; 9.935  ;        ;        ; 10.153 ;
; SW[2]      ; LED[6]      ; 7.614  ;        ;        ; 7.799  ;
; SW[2]      ; LED[7]      ; 8.902  ; 9.156  ; 8.901  ; 9.164  ;
; SW[3]      ; LED[0]      ; 6.150  ; 5.985  ; 6.105  ; 6.240  ;
; SW[3]      ; LED[1]      ; 6.270  ; 6.219  ; 6.410  ; 6.390  ;
; SW[3]      ; LED[2]      ; 5.702  ; 5.668  ; 5.846  ; 5.844  ;
; SW[3]      ; LED[3]      ;        ; 5.927  ; 6.074  ;        ;
; SW[3]      ; LED[4]      ; 7.632  ; 7.585  ; 7.698  ; 7.660  ;
; SW[3]      ; LED[5]      ; 8.768  ; 9.503  ; 9.460  ; 9.071  ;
; SW[3]      ; LED[6]      ; 7.146  ;        ;        ; 7.482  ;
; SW[3]      ; LED[7]      ; 7.901  ;        ;        ; 8.307  ;
+------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+-------------+-------+--------+--------+-------+
; Input Port ; Output Port ; RR    ; RF     ; FR     ; FF    ;
+------------+-------------+-------+--------+--------+-------+
; SW[0]      ; LED[0]      ; 6.955 ; 6.052  ; 6.141  ; 7.068 ;
; SW[0]      ; LED[1]      ; 6.791 ; 7.040  ; 7.175  ; 6.865 ;
; SW[0]      ; LED[2]      ; 6.464 ; 6.473  ; 6.549  ; 6.549 ;
; SW[0]      ; LED[3]      ; 6.865 ; 6.808  ; 6.928  ; 6.941 ;
; SW[0]      ; LED[4]      ; 7.548 ; 7.511  ; 7.630  ; 7.584 ;
; SW[0]      ; LED[5]      ; 9.240 ; 9.374  ; 9.329  ; 9.493 ;
; SW[0]      ; LED[6]      ; 7.314 ; 7.534  ; 7.492  ; 7.581 ;
; SW[0]      ; LED[7]      ; 8.193 ; 8.448  ; 8.269  ; 8.520 ;
; SW[1]      ; LED[0]      ; 6.580 ; 6.274  ; 6.312  ; 6.602 ;
; SW[1]      ; LED[1]      ; 6.890 ; 6.817  ; 6.925  ; 6.953 ;
; SW[1]      ; LED[2]      ; 6.612 ; 6.995  ; 6.986  ; 6.678 ;
; SW[1]      ; LED[3]      ; 6.501 ; 6.476  ; 6.514  ; 6.519 ;
; SW[1]      ; LED[4]      ; 7.702 ; 7.656  ; 7.703  ; 7.666 ;
; SW[1]      ; LED[5]      ; 9.088 ; 10.161 ; 10.008 ; 9.267 ;
; SW[1]      ; LED[6]      ; 7.363 ; 7.655  ; 7.555  ; 7.560 ;
; SW[1]      ; LED[7]      ; 8.339 ; 8.594  ; 8.390  ; 8.636 ;
; SW[2]      ; LED[0]      ; 6.839 ; 6.714  ; 6.728  ; 6.850 ;
; SW[2]      ; LED[1]      ; 7.331 ; 7.166  ; 7.241  ; 7.394 ;
; SW[2]      ; LED[2]      ; 6.154 ; 6.121  ; 6.223  ; 6.181 ;
; SW[2]      ; LED[3]      ; 6.137 ; 6.081  ; 6.184  ; 6.119 ;
; SW[2]      ; LED[4]      ; 7.664 ; 7.614  ; 7.686  ; 7.675 ;
; SW[2]      ; LED[5]      ; 9.585 ;        ;        ; 9.771 ;
; SW[2]      ; LED[6]      ; 7.306 ;        ;        ; 7.478 ;
; SW[2]      ; LED[7]      ; 8.288 ; 8.616  ; 8.373  ; 8.571 ;
; SW[3]      ; LED[0]      ; 5.930 ; 5.794  ; 5.917  ; 6.017 ;
; SW[3]      ; LED[1]      ; 6.070 ; 6.018  ; 6.210  ; 6.191 ;
; SW[3]      ; LED[2]      ; 5.525 ; 5.491  ; 5.670  ; 5.666 ;
; SW[3]      ; LED[3]      ;       ; 5.667  ; 5.823  ;       ;
; SW[3]      ; LED[4]      ; 7.261 ; 7.182  ; 7.318  ; 7.360 ;
; SW[3]      ; LED[5]      ; 8.517 ; 9.140  ; 9.139  ; 8.818 ;
; SW[3]      ; LED[6]      ; 6.905 ;        ;        ; 7.235 ;
; SW[3]      ; LED[7]      ; 7.651 ;        ;        ; 8.002 ;
+------------+-------------+-------+--------+--------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 364.03 MHz ; 250.0 MHz       ; CLOCK_50   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; 17.253 ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.312 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+-------+-------------------------------+
; Clock    ; Slack ; End Point TNS                 ;
+----------+-------+-------------------------------+
; CLOCK_50 ; 9.698 ; 0.000                         ;
+----------+-------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                   ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.253 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[4]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.064     ; 2.678      ;
; 17.393 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[15]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.546      ;
; 17.394 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[3]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.545      ;
; 17.396 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[2]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.543      ;
; 17.397 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[13]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.542      ;
; 17.398 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[4]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.064     ; 2.533      ;
; 17.399 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[1]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.540      ;
; 17.400 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[9]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.539      ;
; 17.417 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[14]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.522      ;
; 17.502 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[3]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.437      ;
; 17.503 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[2]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.436      ;
; 17.503 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[1]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.436      ;
; 17.505 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[15]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.434      ;
; 17.505 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[13]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.434      ;
; 17.508 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[9]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.431      ;
; 17.517 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[14]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.422      ;
; 17.535 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[4]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.064     ; 2.396      ;
; 17.538 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[3]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.401      ;
; 17.542 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[1]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.397      ;
; 17.542 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[9]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.397      ;
; 17.543 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[2]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.396      ;
; 17.546 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[15]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.393      ;
; 17.546 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[13]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.393      ;
; 17.570 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[14]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.369      ;
; 17.784 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[0]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.155      ;
; 17.800 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[15]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.139      ;
; 17.800 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[13]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.139      ;
; 17.800 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[14]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.139      ;
; 17.803 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[3]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.136      ;
; 17.804 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[2]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.135      ;
; 17.805 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[1]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.134      ;
; 17.806 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[9]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.133      ;
; 17.815 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[0]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 2.124      ;
; 17.964 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[0]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.056     ; 1.975      ;
; 18.417 ; address_counter:inst|key_state.KEY_RELEASED ; address_counter:inst|counter[3]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 1.517      ;
; 18.442 ; address_counter:inst|counter[1]             ; address_counter:inst|counter[3]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.498      ;
; 18.464 ; address_counter:inst|counter[2]             ; address_counter:inst|counter[3]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.476      ;
; 18.556 ; address_counter:inst|counter[0]             ; address_counter:inst|counter[3]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.384      ;
; 18.768 ; address_counter:inst|key_state.KEY_RELEASED ; address_counter:inst|counter[2]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 1.166      ;
; 18.916 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[5]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.024      ;
; 18.916 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[12]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.024      ;
; 18.923 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[17]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.017      ;
; 18.929 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[10]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.011      ;
; 18.930 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[16]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.010      ;
; 18.933 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[8]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.007      ;
; 18.937 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[18]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.003      ;
; 18.939 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[11]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.001      ;
; 18.940 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[6]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.000      ;
; 18.940 ; address_counter:inst|key_state.KEY_RELEASED ; address_counter:inst|counter[0]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 0.994      ;
; 18.944 ; address_counter:inst|key_state.KEY_RELEASED ; address_counter:inst|counter[1]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.061     ; 0.990      ;
; 18.945 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[18]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.995      ;
; 18.951 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[17]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.989      ;
; 18.958 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[16]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.982      ;
; 18.968 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[5]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.972      ;
; 18.969 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[10]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.971      ;
; 18.970 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[11]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.970      ;
; 18.978 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[12]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.962      ;
; 18.987 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[6]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.953      ;
; 18.992 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[8]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.948      ;
; 18.999 ; address_counter:inst|counter[0]             ; address_counter:inst|counter[1]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.941      ;
; 19.013 ; address_counter:inst|counter[0]             ; address_counter:inst|counter[2]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.927      ;
; 19.097 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[17]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.843      ;
; 19.098 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[10]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.842      ;
; 19.102 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[16]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.838      ;
; 19.102 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[11]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.838      ;
; 19.119 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[8]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.821      ;
; 19.122 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[12]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.818      ;
; 19.128 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[5]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.812      ;
; 19.178 ; address_counter:inst|counter[1]             ; address_counter:inst|counter[2]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.762      ;
; 19.226 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[5]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.714      ;
; 19.231 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[16]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.709      ;
; 19.231 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[6]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.709      ;
; 19.232 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[11]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.708      ;
; 19.234 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[12]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.706      ;
; 19.236 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[10]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.704      ;
; 19.237 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[18]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.703      ;
; 19.237 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[17]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.703      ;
; 19.242 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[8]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.698      ;
; 19.302 ; address_counter:inst|key_state.KEY_RELEASED ; address_counter:inst|key_state.KEY_OPEN     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.638      ;
; 19.321 ; address_counter:inst|key_state.KEY_OPEN     ; address_counter:inst|key_state.KEY_PUSHED   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.619      ;
; 19.332 ; address_counter:inst|key_state.KEY_PUSHED   ; address_counter:inst|key_state.KEY_RELEASED ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.608      ;
; 19.357 ; address_counter:inst|counter[0]             ; address_counter:inst|counter[0]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.583      ;
; 19.357 ; address_counter:inst|counter[3]             ; address_counter:inst|counter[3]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.583      ;
; 19.357 ; address_counter:inst|counter[1]             ; address_counter:inst|counter[1]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.583      ;
; 19.357 ; address_counter:inst|counter[2]             ; address_counter:inst|counter[2]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.583      ;
; 19.378 ; address_counter:inst|key_state.KEY_OPEN     ; address_counter:inst|key_state.KEY_OPEN     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.562      ;
; 19.378 ; address_counter:inst|key_state.KEY_PUSHED   ; address_counter:inst|key_state.KEY_PUSHED   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.562      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                   ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; address_counter:inst|counter[3]             ; address_counter:inst|counter[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; address_counter:inst|counter[2]             ; address_counter:inst|counter[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; address_counter:inst|counter[1]             ; address_counter:inst|counter[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; address_counter:inst|counter[0]             ; address_counter:inst|counter[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; address_counter:inst|key_state.KEY_OPEN     ; address_counter:inst|key_state.KEY_OPEN     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; address_counter:inst|key_state.KEY_PUSHED   ; address_counter:inst|key_state.KEY_PUSHED   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.330 ; address_counter:inst|key_state.KEY_OPEN     ; address_counter:inst|key_state.KEY_PUSHED   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.529      ;
; 0.338 ; address_counter:inst|key_state.KEY_PUSHED   ; address_counter:inst|key_state.KEY_RELEASED ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.537      ;
; 0.348 ; address_counter:inst|key_state.KEY_RELEASED ; address_counter:inst|key_state.KEY_OPEN     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.547      ;
; 0.389 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[8]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.588      ;
; 0.395 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[17]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.594      ;
; 0.396 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[18]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.595      ;
; 0.397 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[10]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.596      ;
; 0.398 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[12]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.597      ;
; 0.401 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[16]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.600      ;
; 0.401 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[11]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.600      ;
; 0.402 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[6]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.601      ;
; 0.403 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[5]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.602      ;
; 0.424 ; address_counter:inst|counter[1]             ; address_counter:inst|counter[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.623      ;
; 0.487 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[16]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.686      ;
; 0.491 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[5]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.690      ;
; 0.492 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[12]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.691      ;
; 0.495 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[17]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.694      ;
; 0.496 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[8]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.695      ;
; 0.500 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[11]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.699      ;
; 0.507 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[10]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.706      ;
; 0.558 ; address_counter:inst|counter[0]             ; address_counter:inst|counter[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.757      ;
; 0.572 ; address_counter:inst|counter[0]             ; address_counter:inst|counter[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.771      ;
; 0.609 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[16]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.808      ;
; 0.614 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[17]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.813      ;
; 0.616 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[11]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.815      ;
; 0.617 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[6]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.816      ;
; 0.617 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[8]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.816      ;
; 0.626 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[10]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.825      ;
; 0.629 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[17]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.828      ;
; 0.632 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[12]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.831      ;
; 0.634 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[10]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.833      ;
; 0.635 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[18]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.834      ;
; 0.637 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[12]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.836      ;
; 0.637 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[5]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.836      ;
; 0.638 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[5]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.837      ;
; 0.642 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[6]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.841      ;
; 0.645 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[18]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.844      ;
; 0.654 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[8]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.853      ;
; 0.662 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[11]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.861      ;
; 0.664 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[16]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.863      ;
; 0.688 ; address_counter:inst|key_state.KEY_RELEASED ; address_counter:inst|counter[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 0.909      ;
; 0.692 ; address_counter:inst|key_state.KEY_RELEASED ; address_counter:inst|counter[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 0.913      ;
; 0.829 ; address_counter:inst|key_state.KEY_RELEASED ; address_counter:inst|counter[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 1.050      ;
; 0.929 ; address_counter:inst|counter[0]             ; address_counter:inst|counter[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.128      ;
; 0.995 ; address_counter:inst|counter[2]             ; address_counter:inst|counter[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.194      ;
; 1.010 ; address_counter:inst|counter[1]             ; address_counter:inst|counter[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.209      ;
; 1.121 ; address_counter:inst|key_state.KEY_RELEASED ; address_counter:inst|counter[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 1.342      ;
; 1.665 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[0]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.863      ;
; 1.781 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[0]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.979      ;
; 1.810 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[0]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 2.008      ;
; 1.836 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[2]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 2.035      ;
; 1.836 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[9]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 2.035      ;
; 1.837 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[1]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 2.036      ;
; 1.840 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[3]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 2.039      ;
; 1.842 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[15]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 2.041      ;
; 1.843 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[14]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 2.042      ;
; 1.843 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[13]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 2.042      ;
; 2.035 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[9]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 2.234      ;
; 2.049 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[2]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 2.248      ;
; 2.057 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[3]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 2.256      ;
; 2.058 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[15]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 2.257      ;
; 2.059 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[1]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 2.258      ;
; 2.059 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[14]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 2.258      ;
; 2.068 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[13]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 2.267      ;
; 2.078 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[4]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.046      ; 2.268      ;
; 2.083 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[9]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 2.282      ;
; 2.111 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[3]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 2.310      ;
; 2.114 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[14]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 2.313      ;
; 2.116 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[1]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 2.315      ;
; 2.119 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[9]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 2.318      ;
; 2.119 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[2]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 2.318      ;
; 2.119 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[15]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 2.318      ;
; 2.119 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[14]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 2.318      ;
; 2.122 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[15]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 2.321      ;
; 2.122 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[13]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 2.321      ;
; 2.129 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[2]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 2.328      ;
; 2.132 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[1]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 2.331      ;
; 2.132 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[3]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 2.331      ;
; 2.135 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[13]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 2.334      ;
; 2.158 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[4]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.046      ; 2.348      ;
; 2.317 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[4]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.046      ; 2.507      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------+
; 9.698  ; 9.882        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[0]                  ;
; 9.698  ; 9.882        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[13]                 ;
; 9.698  ; 9.882        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[14]                 ;
; 9.698  ; 9.882        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[15]                 ;
; 9.698  ; 9.882        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[1]                  ;
; 9.698  ; 9.882        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[2]                  ;
; 9.698  ; 9.882        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[3]                  ;
; 9.698  ; 9.882        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[9]                  ;
; 9.702  ; 9.886        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address_counter:inst|counter[0]             ;
; 9.702  ; 9.886        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address_counter:inst|counter[1]             ;
; 9.702  ; 9.886        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address_counter:inst|counter[2]             ;
; 9.702  ; 9.886        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address_counter:inst|counter[3]             ;
; 9.702  ; 9.886        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address_counter:inst|key_state.KEY_OPEN     ;
; 9.702  ; 9.886        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address_counter:inst|key_state.KEY_PUSHED   ;
; 9.702  ; 9.886        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address_counter:inst|key_state.KEY_RELEASED ;
; 9.702  ; 9.886        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[10]                 ;
; 9.702  ; 9.886        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[11]                 ;
; 9.702  ; 9.886        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[12]                 ;
; 9.702  ; 9.886        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[16]                 ;
; 9.702  ; 9.886        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[17]                 ;
; 9.702  ; 9.886        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[18]                 ;
; 9.702  ; 9.886        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[4]                  ;
; 9.702  ; 9.886        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[5]                  ;
; 9.702  ; 9.886        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[6]                  ;
; 9.702  ; 9.886        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[8]                  ;
; 9.856  ; 9.856        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                            ;
; 9.858  ; 9.858        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[0]|clk                              ;
; 9.858  ; 9.858        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[13]|clk                             ;
; 9.858  ; 9.858        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[14]|clk                             ;
; 9.858  ; 9.858        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[15]|clk                             ;
; 9.858  ; 9.858        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[1]|clk                              ;
; 9.858  ; 9.858        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[2]|clk                              ;
; 9.858  ; 9.858        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[3]|clk                              ;
; 9.858  ; 9.858        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[9]|clk                              ;
; 9.862  ; 9.862        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[10]|clk                             ;
; 9.862  ; 9.862        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[11]|clk                             ;
; 9.862  ; 9.862        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[12]|clk                             ;
; 9.862  ; 9.862        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[16]|clk                             ;
; 9.862  ; 9.862        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[17]|clk                             ;
; 9.862  ; 9.862        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[18]|clk                             ;
; 9.862  ; 9.862        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[4]|clk                              ;
; 9.862  ; 9.862        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[5]|clk                              ;
; 9.862  ; 9.862        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[6]|clk                              ;
; 9.862  ; 9.862        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[8]|clk                              ;
; 9.862  ; 9.862        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|counter[0]|clk                         ;
; 9.862  ; 9.862        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|counter[1]|clk                         ;
; 9.862  ; 9.862        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|counter[2]|clk                         ;
; 9.862  ; 9.862        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|counter[3]|clk                         ;
; 9.862  ; 9.862        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|key_state.KEY_OPEN|clk                 ;
; 9.862  ; 9.862        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|key_state.KEY_PUSHED|clk               ;
; 9.862  ; 9.862        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|key_state.KEY_RELEASED|clk             ;
; 9.865  ; 9.865        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]              ;
; 9.865  ; 9.865        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                ;
; 9.897  ; 10.113       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; address_counter:inst|counter[0]             ;
; 9.897  ; 10.113       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; address_counter:inst|counter[1]             ;
; 9.897  ; 10.113       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; address_counter:inst|counter[2]             ;
; 9.897  ; 10.113       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; address_counter:inst|counter[3]             ;
; 9.897  ; 10.113       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[10]                 ;
; 9.897  ; 10.113       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[11]                 ;
; 9.897  ; 10.113       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[12]                 ;
; 9.897  ; 10.113       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[16]                 ;
; 9.897  ; 10.113       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[17]                 ;
; 9.897  ; 10.113       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[18]                 ;
; 9.897  ; 10.113       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[5]                  ;
; 9.897  ; 10.113       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[6]                  ;
; 9.897  ; 10.113       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[8]                  ;
; 9.898  ; 10.114       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; address_counter:inst|key_state.KEY_OPEN     ;
; 9.898  ; 10.114       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; address_counter:inst|key_state.KEY_PUSHED   ;
; 9.898  ; 10.114       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; address_counter:inst|key_state.KEY_RELEASED ;
; 9.898  ; 10.114       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[4]                  ;
; 9.902  ; 10.118       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[0]                  ;
; 9.902  ; 10.118       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[13]                 ;
; 9.902  ; 10.118       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[14]                 ;
; 9.902  ; 10.118       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[15]                 ;
; 9.902  ; 10.118       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[1]                  ;
; 9.902  ; 10.118       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[2]                  ;
; 9.902  ; 10.118       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[3]                  ;
; 9.902  ; 10.118       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[9]                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                            ;
; 10.135 ; 10.135       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]              ;
; 10.135 ; 10.135       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                ;
; 10.137 ; 10.137       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|q[10]|clk                             ;
; 10.137 ; 10.137       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|q[11]|clk                             ;
; 10.137 ; 10.137       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|q[12]|clk                             ;
; 10.137 ; 10.137       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|q[16]|clk                             ;
; 10.137 ; 10.137       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|q[17]|clk                             ;
; 10.137 ; 10.137       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|q[18]|clk                             ;
; 10.137 ; 10.137       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|q[5]|clk                              ;
; 10.137 ; 10.137       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|q[6]|clk                              ;
; 10.137 ; 10.137       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|q[8]|clk                              ;
; 10.137 ; 10.137       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|counter[0]|clk                         ;
; 10.137 ; 10.137       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|counter[1]|clk                         ;
; 10.137 ; 10.137       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|counter[2]|clk                         ;
; 10.137 ; 10.137       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|counter[3]|clk                         ;
; 10.138 ; 10.138       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|q[4]|clk                              ;
; 10.138 ; 10.138       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|key_state.KEY_OPEN|clk                 ;
; 10.138 ; 10.138       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|key_state.KEY_PUSHED|clk               ;
; 10.138 ; 10.138       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|key_state.KEY_RELEASED|clk             ;
; 10.142 ; 10.142       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|q[0]|clk                              ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 0.190 ; 0.321 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 0.190 ; 0.321 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 0.147 ; 0.039 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 0.147 ; 0.039 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 17.245 ; 17.414 ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 15.305 ; 15.253 ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 15.419 ; 15.372 ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 17.050 ; 16.979 ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 14.437 ; 14.417 ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 14.621 ; 14.538 ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 16.499 ; 16.551 ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 13.999 ; 14.019 ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 17.245 ; 17.414 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 6.645 ; 6.697 ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 6.645 ; 6.697 ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 7.624 ; 7.587 ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 7.030 ; 7.034 ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 6.743 ; 6.700 ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 8.447 ; 8.343 ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 9.780 ; 9.721 ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 8.229 ; 8.258 ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 9.455 ; 9.562 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; LED[0]      ; 6.540 ; 5.624 ; 5.765 ; 6.708 ;
; SW[0]      ; LED[1]      ; 8.085 ; 8.064 ; 8.239 ; 8.204 ;
; SW[0]      ; LED[2]      ; 6.718 ; 6.686 ; 6.800 ; 6.777 ;
; SW[0]      ; LED[3]      ; 6.942 ; 6.922 ; 7.094 ; 7.070 ;
; SW[0]      ; LED[4]      ; 7.149 ; 6.986 ; 7.239 ; 7.068 ;
; SW[0]      ; LED[5]      ; 9.488 ; 8.571 ; 8.784 ; 9.610 ;
; SW[0]      ; LED[6]      ; 6.967 ; 6.952 ; 7.043 ; 7.124 ;
; SW[0]      ; LED[7]      ; 9.671 ; 7.735 ; 7.715 ; 9.908 ;
; SW[1]      ; LED[0]      ; 6.715 ; 6.472 ; 6.485 ; 6.818 ;
; SW[1]      ; LED[1]      ; 6.442 ; 6.388 ; 6.567 ; 6.486 ;
; SW[1]      ; LED[2]      ; 6.559 ; 6.535 ; 6.630 ; 6.617 ;
; SW[1]      ; LED[3]      ; 7.071 ; 7.051 ; 7.170 ; 7.146 ;
; SW[1]      ; LED[4]      ; 7.423 ; 7.303 ; 7.468 ; 7.378 ;
; SW[1]      ; LED[5]      ; 8.561 ; 9.377 ; 9.469 ; 8.533 ;
; SW[1]      ; LED[6]      ; 6.947 ; 7.060 ; 7.104 ; 7.037 ;
; SW[1]      ; LED[7]      ; 7.741 ; 9.675 ; 9.652 ; 7.920 ;
; SW[2]      ; LED[0]      ; 6.940 ; 7.047 ; 7.102 ; 7.057 ;
; SW[2]      ; LED[1]      ; 7.786 ; 7.751 ; 7.908 ; 7.875 ;
; SW[2]      ; LED[2]      ; 5.742 ; 5.662 ; 5.821 ; 5.733 ;
; SW[2]      ; LED[3]      ; 5.702 ; 5.631 ; 5.802 ; 5.723 ;
; SW[2]      ; LED[4]      ; 7.562 ; 7.391 ; 7.628 ; 7.465 ;
; SW[2]      ; LED[5]      ; 9.042 ;       ;       ; 9.035 ;
; SW[2]      ; LED[6]      ; 6.888 ;       ;       ; 6.983 ;
; SW[2]      ; LED[7]      ; 8.021 ; 8.125 ; 8.090 ; 8.202 ;
; SW[3]      ; LED[0]      ; 5.522 ; 5.354 ; 5.524 ; 5.620 ;
; SW[3]      ; LED[1]      ; 5.679 ; 5.584 ; 5.812 ; 5.745 ;
; SW[3]      ; LED[2]      ; 5.153 ; 5.071 ; 5.301 ; 5.249 ;
; SW[3]      ; LED[3]      ;       ; 5.303 ; 5.499 ;       ;
; SW[3]      ; LED[4]      ; 6.959 ; 6.788 ; 7.068 ; 6.905 ;
; SW[3]      ; LED[5]      ; 8.007 ; 8.438 ; 8.638 ; 8.064 ;
; SW[3]      ; LED[6]      ; 6.485 ;       ;       ; 6.688 ;
; SW[3]      ; LED[7]      ; 7.111 ;       ;       ; 7.400 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; LED[0]      ; 6.251 ; 5.423 ; 5.546 ; 6.361 ;
; SW[0]      ; LED[1]      ; 6.129 ; 6.299 ; 6.508 ; 6.171 ;
; SW[0]      ; LED[2]      ; 5.816 ; 5.771 ; 5.920 ; 5.869 ;
; SW[0]      ; LED[3]      ; 6.171 ; 6.101 ; 6.274 ; 6.263 ;
; SW[0]      ; LED[4]      ; 6.900 ; 6.742 ; 6.993 ; 6.829 ;
; SW[0]      ; LED[5]      ; 8.410 ; 8.307 ; 8.518 ; 8.443 ;
; SW[0]      ; LED[6]      ; 6.611 ; 6.706 ; 6.800 ; 6.774 ;
; SW[0]      ; LED[7]      ; 7.397 ; 7.503 ; 7.489 ; 7.590 ;
; SW[1]      ; LED[0]      ; 5.908 ; 5.605 ; 5.701 ; 5.937 ;
; SW[1]      ; LED[1]      ; 6.218 ; 6.112 ; 6.287 ; 6.266 ;
; SW[1]      ; LED[2]      ; 5.943 ; 6.230 ; 6.328 ; 5.991 ;
; SW[1]      ; LED[3]      ; 5.838 ; 5.794 ; 5.890 ; 5.873 ;
; SW[1]      ; LED[4]      ; 7.012 ; 6.848 ; 7.061 ; 6.903 ;
; SW[1]      ; LED[5]      ; 8.264 ; 9.003 ; 9.131 ; 8.243 ;
; SW[1]      ; LED[6]      ; 6.652 ; 6.809 ; 6.858 ; 6.759 ;
; SW[1]      ; LED[7]      ; 7.510 ; 7.617 ; 7.587 ; 7.688 ;
; SW[2]      ; LED[0]      ; 6.137 ; 5.999 ; 6.090 ; 6.182 ;
; SW[2]      ; LED[1]      ; 6.603 ; 6.405 ; 6.560 ; 6.638 ;
; SW[2]      ; LED[2]      ; 5.546 ; 5.468 ; 5.628 ; 5.544 ;
; SW[2]      ; LED[3]      ; 5.508 ; 5.439 ; 5.609 ; 5.534 ;
; SW[2]      ; LED[4]      ; 6.977 ; 6.812 ; 7.059 ; 6.929 ;
; SW[2]      ; LED[5]      ; 8.714 ;       ;       ; 8.683 ;
; SW[2]      ; LED[6]      ; 6.596 ;       ;       ; 6.682 ;
; SW[2]      ; LED[7]      ; 7.456 ; 7.629 ; 7.592 ; 7.652 ;
; SW[3]      ; LED[0]      ; 5.308 ; 5.170 ; 5.340 ; 5.410 ;
; SW[3]      ; LED[1]      ; 5.486 ; 5.392 ; 5.618 ; 5.554 ;
; SW[3]      ; LED[2]      ; 4.981 ; 4.901 ; 5.130 ; 5.078 ;
; SW[3]      ; LED[3]      ;       ; 5.064 ; 5.260 ;       ;
; SW[3]      ; LED[4]      ; 6.618 ; 6.420 ; 6.712 ; 6.619 ;
; SW[3]      ; LED[5]      ; 7.765 ; 8.103 ; 8.334 ; 7.826 ;
; SW[3]      ; LED[6]      ; 6.255 ;       ;       ; 6.456 ;
; SW[3]      ; LED[7]      ; 6.878 ;       ;       ; 7.113 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; 18.160 ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.186 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+-------+-------------------------------+
; Clock    ; Slack ; End Point TNS                 ;
+----------+-------+-------------------------------+
; CLOCK_50 ; 9.443 ; 0.000                         ;
+----------+-------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                   ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 18.160 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[4]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.045     ; 1.782      ;
; 18.214 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[13]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.733      ;
; 18.215 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[15]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.732      ;
; 18.215 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[3]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.732      ;
; 18.216 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[2]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.731      ;
; 18.216 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[9]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.731      ;
; 18.216 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[1]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.731      ;
; 18.240 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[14]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.707      ;
; 18.243 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[4]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.045     ; 1.699      ;
; 18.318 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[3]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.629      ;
; 18.318 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[2]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.629      ;
; 18.319 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[1]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.628      ;
; 18.320 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[14]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.627      ;
; 18.320 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[13]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.627      ;
; 18.322 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[15]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.625      ;
; 18.328 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[9]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.619      ;
; 18.334 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[3]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.613      ;
; 18.335 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[15]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.612      ;
; 18.341 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[9]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.606      ;
; 18.342 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[2]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.605      ;
; 18.342 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[1]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.605      ;
; 18.342 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[4]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.045     ; 1.600      ;
; 18.345 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[13]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.602      ;
; 18.350 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[14]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.597      ;
; 18.507 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[13]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.440      ;
; 18.508 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[14]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.439      ;
; 18.509 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[15]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.438      ;
; 18.510 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[0]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.437      ;
; 18.512 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[2]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.435      ;
; 18.512 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[3]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.435      ;
; 18.513 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[1]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.434      ;
; 18.514 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[9]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.433      ;
; 18.538 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[0]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.409      ;
; 18.652 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[0]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.295      ;
; 18.980 ; address_counter:inst|key_state.KEY_RELEASED ; address_counter:inst|counter[3]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 0.966      ;
; 19.014 ; address_counter:inst|counter[1]             ; address_counter:inst|counter[3]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.936      ;
; 19.021 ; address_counter:inst|counter[2]             ; address_counter:inst|counter[3]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.929      ;
; 19.083 ; address_counter:inst|counter[0]             ; address_counter:inst|counter[3]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.867      ;
; 19.206 ; address_counter:inst|key_state.KEY_RELEASED ; address_counter:inst|counter[2]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 0.740      ;
; 19.313 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[5]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.637      ;
; 19.315 ; address_counter:inst|key_state.KEY_RELEASED ; address_counter:inst|counter[0]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 0.631      ;
; 19.316 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[12]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.634      ;
; 19.318 ; address_counter:inst|key_state.KEY_RELEASED ; address_counter:inst|counter[1]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 0.628      ;
; 19.319 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[17]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.631      ;
; 19.323 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[10]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.627      ;
; 19.326 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[16]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.624      ;
; 19.327 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[8]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.623      ;
; 19.328 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[17]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.622      ;
; 19.329 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[18]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.621      ;
; 19.331 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[18]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.619      ;
; 19.332 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[6]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.618      ;
; 19.333 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[11]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.617      ;
; 19.336 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[16]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.614      ;
; 19.343 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[11]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.607      ;
; 19.344 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[10]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.606      ;
; 19.345 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[5]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.605      ;
; 19.354 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[12]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.596      ;
; 19.356 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[8]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.594      ;
; 19.356 ; address_counter:inst|counter[0]             ; address_counter:inst|counter[1]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.594      ;
; 19.362 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[6]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.588      ;
; 19.368 ; address_counter:inst|counter[0]             ; address_counter:inst|counter[2]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.582      ;
; 19.424 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[17]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.526      ;
; 19.424 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[10]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.526      ;
; 19.430 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[11]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.520      ;
; 19.431 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[16]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.519      ;
; 19.447 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[8]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.503      ;
; 19.451 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[12]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.499      ;
; 19.458 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[5]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.492      ;
; 19.484 ; address_counter:inst|counter[1]             ; address_counter:inst|counter[2]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.466      ;
; 19.518 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[6]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.432      ;
; 19.519 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[16]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.431      ;
; 19.519 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[11]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.431      ;
; 19.519 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[5]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.431      ;
; 19.521 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[12]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.429      ;
; 19.522 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[10]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.428      ;
; 19.523 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[17]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.427      ;
; 19.524 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[18]                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.426      ;
; 19.528 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[8]                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.422      ;
; 19.568 ; address_counter:inst|key_state.KEY_RELEASED ; address_counter:inst|key_state.KEY_OPEN     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.382      ;
; 19.579 ; address_counter:inst|key_state.KEY_PUSHED   ; address_counter:inst|key_state.KEY_RELEASED ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.371      ;
; 19.582 ; address_counter:inst|key_state.KEY_OPEN     ; address_counter:inst|key_state.KEY_PUSHED   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.368      ;
; 19.591 ; address_counter:inst|counter[0]             ; address_counter:inst|counter[0]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.359      ;
; 19.591 ; address_counter:inst|counter[3]             ; address_counter:inst|counter[3]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.359      ;
; 19.591 ; address_counter:inst|counter[1]             ; address_counter:inst|counter[1]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.359      ;
; 19.591 ; address_counter:inst|counter[2]             ; address_counter:inst|counter[2]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.359      ;
; 19.600 ; address_counter:inst|key_state.KEY_PUSHED   ; address_counter:inst|key_state.KEY_PUSHED   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.350      ;
; 19.600 ; address_counter:inst|key_state.KEY_OPEN     ; address_counter:inst|key_state.KEY_OPEN     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 0.350      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                   ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; address_counter:inst|counter[3]             ; address_counter:inst|counter[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; address_counter:inst|counter[2]             ; address_counter:inst|counter[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; address_counter:inst|counter[1]             ; address_counter:inst|counter[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; address_counter:inst|counter[0]             ; address_counter:inst|counter[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; address_counter:inst|key_state.KEY_OPEN     ; address_counter:inst|key_state.KEY_OPEN     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; address_counter:inst|key_state.KEY_PUSHED   ; address_counter:inst|key_state.KEY_PUSHED   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.192 ; address_counter:inst|key_state.KEY_PUSHED   ; address_counter:inst|key_state.KEY_RELEASED ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.313      ;
; 0.197 ; address_counter:inst|key_state.KEY_OPEN     ; address_counter:inst|key_state.KEY_PUSHED   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.318      ;
; 0.209 ; address_counter:inst|key_state.KEY_RELEASED ; address_counter:inst|key_state.KEY_OPEN     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.330      ;
; 0.234 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[8]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.355      ;
; 0.238 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[18]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.359      ;
; 0.239 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[17]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.360      ;
; 0.240 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[10]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.361      ;
; 0.241 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[12]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.362      ;
; 0.242 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[11]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.363      ;
; 0.243 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[16]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.364      ;
; 0.243 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[5]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.364      ;
; 0.244 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[6]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.365      ;
; 0.261 ; address_counter:inst|counter[1]             ; address_counter:inst|counter[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.382      ;
; 0.301 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[16]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.422      ;
; 0.301 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[5]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.422      ;
; 0.303 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[11]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.424      ;
; 0.305 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[12]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[17]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[10]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.428      ;
; 0.309 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[8]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.430      ;
; 0.343 ; address_counter:inst|counter[0]             ; address_counter:inst|counter[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.464      ;
; 0.352 ; address_counter:inst|counter[0]             ; address_counter:inst|counter[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.473      ;
; 0.374 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[16]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.495      ;
; 0.377 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[6]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.498      ;
; 0.380 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[11]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.501      ;
; 0.381 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[17]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.502      ;
; 0.382 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[8]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.503      ;
; 0.385 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[18]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.506      ;
; 0.386 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[17]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.507      ;
; 0.387 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[10]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.508      ;
; 0.388 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[10]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.509      ;
; 0.388 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[12]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.509      ;
; 0.391 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[5]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.512      ;
; 0.392 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[12]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.513      ;
; 0.392 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[6]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.513      ;
; 0.393 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[5]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.514      ;
; 0.394 ; address_counter:inst|key_state.KEY_RELEASED ; address_counter:inst|counter[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.053      ; 0.531      ;
; 0.395 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[8]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.516      ;
; 0.397 ; address_counter:inst|key_state.KEY_RELEASED ; address_counter:inst|counter[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.053      ; 0.534      ;
; 0.400 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[18]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.521      ;
; 0.403 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[11]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.524      ;
; 0.408 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[16]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.529      ;
; 0.483 ; address_counter:inst|key_state.KEY_RELEASED ; address_counter:inst|counter[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.053      ; 0.620      ;
; 0.562 ; address_counter:inst|counter[0]             ; address_counter:inst|counter[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.683      ;
; 0.608 ; address_counter:inst|counter[2]             ; address_counter:inst|counter[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.729      ;
; 0.609 ; address_counter:inst|counter[1]             ; address_counter:inst|counter[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.730      ;
; 0.646 ; address_counter:inst|key_state.KEY_RELEASED ; address_counter:inst|counter[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.053      ; 0.783      ;
; 1.015 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[0]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.033      ; 1.132      ;
; 1.071 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[0]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.033      ; 1.188      ;
; 1.091 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[0]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.033      ; 1.208      ;
; 1.117 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[9]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 1.235      ;
; 1.117 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[1]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 1.235      ;
; 1.118 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[3]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 1.236      ;
; 1.118 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[2]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 1.236      ;
; 1.121 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[15]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 1.239      ;
; 1.121 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[14]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 1.239      ;
; 1.122 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[13]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 1.240      ;
; 1.255 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[15]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 1.373      ;
; 1.255 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[9]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 1.373      ;
; 1.256 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[9]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 1.374      ;
; 1.257 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[4]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.029      ; 1.370      ;
; 1.259 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[2]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 1.377      ;
; 1.260 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[14]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 1.378      ;
; 1.262 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[3]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 1.380      ;
; 1.263 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[1]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 1.381      ;
; 1.265 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[3]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 1.383      ;
; 1.268 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[14]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 1.386      ;
; 1.272 ; address_counter:inst|counter[1]             ; single_port_rom:inst2|q[13]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 1.390      ;
; 1.275 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[1]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 1.393      ;
; 1.278 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[15]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 1.396      ;
; 1.279 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[2]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 1.397      ;
; 1.280 ; address_counter:inst|counter[0]             ; single_port_rom:inst2|q[13]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 1.398      ;
; 1.312 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[4]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.029      ; 1.425      ;
; 1.323 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[9]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 1.441      ;
; 1.324 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[2]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 1.442      ;
; 1.324 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[1]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 1.442      ;
; 1.325 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[15]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 1.443      ;
; 1.325 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[14]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 1.443      ;
; 1.325 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[3]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 1.443      ;
; 1.326 ; address_counter:inst|counter[2]             ; single_port_rom:inst2|q[13]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 1.444      ;
; 1.437 ; address_counter:inst|counter[3]             ; single_port_rom:inst2|q[4]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.029      ; 1.550      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------+
; 9.443  ; 9.627        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[0]                  ;
; 9.443  ; 9.627        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[13]                 ;
; 9.443  ; 9.627        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[14]                 ;
; 9.443  ; 9.627        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[15]                 ;
; 9.443  ; 9.627        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[1]                  ;
; 9.443  ; 9.627        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[2]                  ;
; 9.443  ; 9.627        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[3]                  ;
; 9.443  ; 9.627        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[9]                  ;
; 9.446  ; 9.630        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address_counter:inst|counter[0]             ;
; 9.446  ; 9.630        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address_counter:inst|counter[1]             ;
; 9.446  ; 9.630        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address_counter:inst|counter[2]             ;
; 9.446  ; 9.630        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address_counter:inst|counter[3]             ;
; 9.446  ; 9.630        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address_counter:inst|key_state.KEY_OPEN     ;
; 9.446  ; 9.630        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address_counter:inst|key_state.KEY_PUSHED   ;
; 9.446  ; 9.630        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address_counter:inst|key_state.KEY_RELEASED ;
; 9.446  ; 9.630        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[10]                 ;
; 9.446  ; 9.630        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[11]                 ;
; 9.446  ; 9.630        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[12]                 ;
; 9.446  ; 9.630        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[16]                 ;
; 9.446  ; 9.630        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[17]                 ;
; 9.446  ; 9.630        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[18]                 ;
; 9.446  ; 9.630        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[4]                  ;
; 9.446  ; 9.630        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[5]                  ;
; 9.446  ; 9.630        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[6]                  ;
; 9.446  ; 9.630        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[8]                  ;
; 9.621  ; 9.621        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                            ;
; 9.622  ; 9.622        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[13]|clk                             ;
; 9.622  ; 9.622        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[14]|clk                             ;
; 9.622  ; 9.622        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[15]|clk                             ;
; 9.622  ; 9.622        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[1]|clk                              ;
; 9.622  ; 9.622        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[2]|clk                              ;
; 9.622  ; 9.622        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[3]|clk                              ;
; 9.622  ; 9.622        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[9]|clk                              ;
; 9.623  ; 9.623        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[0]|clk                              ;
; 9.625  ; 9.625        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[10]|clk                             ;
; 9.625  ; 9.625        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[11]|clk                             ;
; 9.625  ; 9.625        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[12]|clk                             ;
; 9.625  ; 9.625        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[16]|clk                             ;
; 9.625  ; 9.625        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[17]|clk                             ;
; 9.625  ; 9.625        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[18]|clk                             ;
; 9.625  ; 9.625        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[4]|clk                              ;
; 9.625  ; 9.625        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[5]|clk                              ;
; 9.625  ; 9.625        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[6]|clk                              ;
; 9.625  ; 9.625        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|q[8]|clk                              ;
; 9.625  ; 9.625        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|counter[0]|clk                         ;
; 9.625  ; 9.625        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|counter[1]|clk                         ;
; 9.625  ; 9.625        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|counter[2]|clk                         ;
; 9.625  ; 9.625        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|counter[3]|clk                         ;
; 9.625  ; 9.625        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|key_state.KEY_OPEN|clk                 ;
; 9.625  ; 9.625        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|key_state.KEY_PUSHED|clk               ;
; 9.625  ; 9.625        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|key_state.KEY_RELEASED|clk             ;
; 9.633  ; 9.633        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]              ;
; 9.633  ; 9.633        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                            ;
; 10.153 ; 10.369       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; address_counter:inst|counter[0]             ;
; 10.153 ; 10.369       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; address_counter:inst|counter[1]             ;
; 10.153 ; 10.369       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; address_counter:inst|counter[2]             ;
; 10.153 ; 10.369       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; address_counter:inst|counter[3]             ;
; 10.153 ; 10.369       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; address_counter:inst|key_state.KEY_OPEN     ;
; 10.153 ; 10.369       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; address_counter:inst|key_state.KEY_PUSHED   ;
; 10.153 ; 10.369       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; address_counter:inst|key_state.KEY_RELEASED ;
; 10.153 ; 10.369       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[10]                 ;
; 10.153 ; 10.369       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[11]                 ;
; 10.153 ; 10.369       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[12]                 ;
; 10.153 ; 10.369       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[16]                 ;
; 10.153 ; 10.369       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[17]                 ;
; 10.153 ; 10.369       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[18]                 ;
; 10.153 ; 10.369       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[4]                  ;
; 10.153 ; 10.369       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[5]                  ;
; 10.153 ; 10.369       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[6]                  ;
; 10.153 ; 10.369       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[8]                  ;
; 10.155 ; 10.371       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[0]                  ;
; 10.156 ; 10.372       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[13]                 ;
; 10.156 ; 10.372       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[14]                 ;
; 10.156 ; 10.372       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[15]                 ;
; 10.156 ; 10.372       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[1]                  ;
; 10.156 ; 10.372       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[2]                  ;
; 10.156 ; 10.372       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[3]                  ;
; 10.156 ; 10.372       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; single_port_rom:inst2|q[9]                  ;
; 10.366 ; 10.366       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]              ;
; 10.366 ; 10.366       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                ;
; 10.374 ; 10.374       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|q[10]|clk                             ;
; 10.374 ; 10.374       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|q[11]|clk                             ;
; 10.374 ; 10.374       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|q[12]|clk                             ;
; 10.374 ; 10.374       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|q[16]|clk                             ;
; 10.374 ; 10.374       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|q[17]|clk                             ;
; 10.374 ; 10.374       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|q[18]|clk                             ;
; 10.374 ; 10.374       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|q[4]|clk                              ;
; 10.374 ; 10.374       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|q[5]|clk                              ;
; 10.374 ; 10.374       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|q[6]|clk                              ;
; 10.374 ; 10.374       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|q[8]|clk                              ;
; 10.374 ; 10.374       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|counter[0]|clk                         ;
; 10.374 ; 10.374       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|counter[1]|clk                         ;
; 10.374 ; 10.374       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|counter[2]|clk                         ;
; 10.374 ; 10.374       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|counter[3]|clk                         ;
; 10.374 ; 10.374       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|key_state.KEY_OPEN|clk                 ;
; 10.374 ; 10.374       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|key_state.KEY_PUSHED|clk               ;
; 10.374 ; 10.374       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|key_state.KEY_RELEASED|clk             ;
; 10.377 ; 10.377       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|q[0]|clk                              ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 0.135 ; 0.412 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 0.135 ; 0.412 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+-----------+------------+-------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 0.075 ; -0.188 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 0.075 ; -0.188 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 11.444 ; 11.812 ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 9.987  ; 10.149 ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 9.930  ; 10.218 ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 11.159 ; 11.303 ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 9.243  ; 9.347  ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 9.442  ; 9.769  ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 10.859 ; 11.252 ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 9.019  ; 9.315  ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 11.444 ; 11.812 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 4.241 ; 4.407 ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 4.241 ; 4.407 ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 4.833 ; 5.070 ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 4.461 ; 4.678 ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 4.269 ; 4.445 ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 5.304 ; 5.622 ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 6.380 ; 6.763 ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 5.256 ; 5.592 ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 6.252 ; 6.494 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; LED[0]      ; 4.261 ; 3.813 ; 3.979 ; 4.651 ;
; SW[0]      ; LED[1]      ; 5.231 ; 5.428 ; 5.478 ; 5.675 ;
; SW[0]      ; LED[2]      ; 4.334 ; 4.478 ; 4.579 ; 4.723 ;
; SW[0]      ; LED[3]      ; 4.520 ; 4.615 ; 4.798 ; 4.893 ;
; SW[0]      ; LED[4]      ; 4.570 ; 4.752 ; 4.817 ; 4.992 ;
; SW[0]      ; LED[5]      ; 6.235 ; 6.020 ; 5.988 ; 6.863 ;
; SW[0]      ; LED[6]      ; 4.535 ; 4.725 ; 4.773 ; 5.011 ;
; SW[0]      ; LED[7]      ; 6.396 ; 5.446 ; 5.433 ; 7.092 ;
; SW[1]      ; LED[0]      ; 4.339 ; 4.325 ; 4.383 ; 4.710 ;
; SW[1]      ; LED[1]      ; 4.199 ; 4.349 ; 4.442 ; 4.573 ;
; SW[1]      ; LED[2]      ; 4.241 ; 4.385 ; 4.494 ; 4.638 ;
; SW[1]      ; LED[3]      ; 4.612 ; 4.707 ; 4.823 ; 4.918 ;
; SW[1]      ; LED[4]      ; 4.732 ; 4.955 ; 4.932 ; 5.174 ;
; SW[1]      ; LED[5]      ; 5.696 ; 6.544 ; 6.410 ; 6.191 ;
; SW[1]      ; LED[6]      ; 4.535 ; 4.798 ; 4.814 ; 4.972 ;
; SW[1]      ; LED[7]      ; 5.249 ; 6.773 ; 6.571 ; 5.724 ;
; SW[2]      ; LED[0]      ; 4.507 ; 4.708 ; 4.757 ; 4.853 ;
; SW[2]      ; LED[1]      ; 5.005 ; 5.202 ; 5.293 ; 5.490 ;
; SW[2]      ; LED[2]      ; 3.749 ; 3.844 ; 3.982 ; 4.070 ;
; SW[2]      ; LED[3]      ; 3.747 ; 3.817 ; 3.957 ; 4.020 ;
; SW[2]      ; LED[4]      ; 4.855 ; 5.030 ; 5.031 ; 5.213 ;
; SW[2]      ; LED[5]      ; 5.975 ;       ;       ; 6.493 ;
; SW[2]      ; LED[6]      ; 4.502 ;       ;       ; 4.920 ;
; SW[2]      ; LED[7]      ; 5.462 ; 5.703 ; 5.642 ; 5.890 ;
; SW[3]      ; LED[0]      ; 3.601 ; 3.596 ; 3.795 ; 3.965 ;
; SW[3]      ; LED[1]      ; 3.643 ; 3.773 ; 3.949 ; 4.097 ;
; SW[3]      ; LED[2]      ; 3.317 ; 3.409 ; 3.625 ; 3.736 ;
; SW[3]      ; LED[3]      ;       ; 3.563 ; 3.775 ;       ;
; SW[3]      ; LED[4]      ; 4.426 ; 4.601 ; 4.686 ; 4.868 ;
; SW[3]      ; LED[5]      ; 5.289 ; 5.895 ; 5.890 ; 5.882 ;
; SW[3]      ; LED[6]      ; 4.180 ;       ;       ; 4.726 ;
; SW[3]      ; LED[7]      ; 4.852 ;       ;       ; 5.397 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; LED[0]      ; 4.084 ; 3.680 ; 3.840 ; 4.435 ;
; SW[0]      ; LED[1]      ; 3.956 ; 4.260 ; 4.367 ; 4.367 ;
; SW[0]      ; LED[2]      ; 3.777 ; 3.899 ; 4.041 ; 4.156 ;
; SW[0]      ; LED[3]      ; 4.026 ; 4.097 ; 4.245 ; 4.356 ;
; SW[0]      ; LED[4]      ; 4.418 ; 4.595 ; 4.672 ; 4.842 ;
; SW[0]      ; LED[5]      ; 5.574 ; 5.848 ; 5.829 ; 6.122 ;
; SW[0]      ; LED[6]      ; 4.315 ; 4.565 ; 4.626 ; 4.801 ;
; SW[0]      ; LED[7]      ; 5.044 ; 5.286 ; 5.285 ; 5.527 ;
; SW[1]      ; LED[0]      ; 3.850 ; 3.785 ; 3.912 ; 4.169 ;
; SW[1]      ; LED[1]      ; 4.061 ; 4.168 ; 4.267 ; 4.433 ;
; SW[1]      ; LED[2]      ; 3.866 ; 4.181 ; 4.287 ; 4.246 ;
; SW[1]      ; LED[3]      ; 3.794 ; 3.882 ; 4.001 ; 4.108 ;
; SW[1]      ; LED[4]      ; 4.494 ; 4.664 ; 4.684 ; 4.861 ;
; SW[1]      ; LED[5]      ; 5.513 ; 6.301 ; 6.207 ; 6.006 ;
; SW[1]      ; LED[6]      ; 4.355 ; 4.637 ; 4.666 ; 4.797 ;
; SW[1]      ; LED[7]      ; 5.106 ; 5.348 ; 5.346 ; 5.581 ;
; SW[2]      ; LED[0]      ; 4.023 ; 4.048 ; 4.158 ; 4.316 ;
; SW[2]      ; LED[1]      ; 4.268 ; 4.330 ; 4.412 ; 4.659 ;
; SW[2]      ; LED[2]      ; 3.627 ; 3.719 ; 3.866 ; 3.951 ;
; SW[2]      ; LED[3]      ; 3.625 ; 3.694 ; 3.842 ; 3.904 ;
; SW[2]      ; LED[4]      ; 4.507 ; 4.671 ; 4.698 ; 4.885 ;
; SW[2]      ; LED[5]      ; 5.767 ;       ;       ; 6.269 ;
; SW[2]      ; LED[6]      ; 4.324 ;       ;       ; 4.734 ;
; SW[2]      ; LED[7]      ; 5.117 ; 5.390 ; 5.352 ; 5.556 ;
; SW[3]      ; LED[0]      ; 3.472 ; 3.480 ; 3.686 ; 3.837 ;
; SW[3]      ; LED[1]      ; 3.527 ; 3.650 ; 3.834 ; 3.977 ;
; SW[3]      ; LED[2]      ; 3.213 ; 3.301 ; 3.524 ; 3.631 ;
; SW[3]      ; LED[3]      ;       ; 3.407 ; 3.628 ;       ;
; SW[3]      ; LED[4]      ; 4.206 ; 4.372 ; 4.469 ; 4.696 ;
; SW[3]      ; LED[5]      ; 5.144 ; 5.680 ; 5.708 ; 5.731 ;
; SW[3]      ; LED[6]      ; 4.043 ;       ;       ; 4.583 ;
; SW[3]      ; LED[7]      ; 4.702 ;       ;       ; 5.221 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 16.982 ; 0.186 ; N/A      ; N/A     ; 9.443               ;
;  CLOCK_50        ; 16.982 ; 0.186 ; N/A      ; N/A     ; 9.443               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50        ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 0.197 ; 0.412 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 0.197 ; 0.412 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 0.179 ; 0.085 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 0.179 ; 0.085 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 19.216 ; 19.581 ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 17.077 ; 17.082 ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 17.171 ; 17.219 ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 18.957 ; 19.008 ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 16.053 ; 16.055 ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 16.098 ; 16.214 ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 18.251 ; 18.576 ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 15.550 ; 15.726 ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 19.216 ; 19.581 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 4.241 ; 4.407 ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 4.241 ; 4.407 ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 4.833 ; 5.070 ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 4.461 ; 4.678 ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 4.269 ; 4.445 ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 5.304 ; 5.622 ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 6.380 ; 6.763 ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 5.256 ; 5.592 ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 6.252 ; 6.494 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; LED[0]      ; 7.259  ; 6.268  ; 6.371  ; 7.443  ;
; SW[0]      ; LED[1]      ; 8.941  ; 8.995  ; 9.051  ; 9.072  ;
; SW[0]      ; LED[2]      ; 7.447  ; 7.495  ; 7.510  ; 7.557  ;
; SW[0]      ; LED[3]      ; 7.704  ; 7.706  ; 7.843  ; 7.842  ;
; SW[0]      ; LED[4]      ; 7.807  ; 7.769  ; 7.886  ; 7.839  ;
; SW[0]      ; LED[5]      ; 10.425 ; 9.657  ; 9.606  ; 10.799 ;
; SW[0]      ; LED[6]      ; 7.698  ; 7.798  ; 7.747  ; 7.956  ;
; SW[0]      ; LED[7]      ; 10.648 ; 8.699  ; 8.508  ; 11.121 ;
; SW[1]      ; LED[0]      ; 7.462  ; 7.231  ; 7.168  ; 7.575  ;
; SW[1]      ; LED[1]      ; 7.124  ; 7.114  ; 7.218  ; 7.183  ;
; SW[1]      ; LED[2]      ; 7.273  ; 7.324  ; 7.317  ; 7.368  ;
; SW[1]      ; LED[3]      ; 7.865  ; 7.864  ; 7.916  ; 7.915  ;
; SW[1]      ; LED[4]      ; 8.134  ; 8.153  ; 8.142  ; 8.195  ;
; SW[1]      ; LED[5]      ; 9.400  ; 10.570 ; 10.365 ; 9.577  ;
; SW[1]      ; LED[6]      ; 7.673  ; 7.925  ; 7.813  ; 7.857  ;
; SW[1]      ; LED[7]      ; 8.582  ; 10.892 ; 10.588 ; 8.882  ;
; SW[2]      ; LED[0]      ; 7.716  ; 7.879  ; 7.827  ; 7.815  ;
; SW[2]      ; LED[1]      ; 8.575  ; 8.601  ; 8.681  ; 8.735  ;
; SW[2]      ; LED[2]      ; 6.357  ; 6.325  ; 6.421  ; 6.380  ;
; SW[2]      ; LED[3]      ; 6.338  ; 6.282  ; 6.381  ; 6.316  ;
; SW[2]      ; LED[4]      ; 8.299  ; 8.252  ; 8.294  ; 8.256  ;
; SW[2]      ; LED[5]      ; 9.935  ;        ;        ; 10.153 ;
; SW[2]      ; LED[6]      ; 7.614  ;        ;        ; 7.799  ;
; SW[2]      ; LED[7]      ; 8.902  ; 9.156  ; 8.901  ; 9.164  ;
; SW[3]      ; LED[0]      ; 6.150  ; 5.985  ; 6.105  ; 6.240  ;
; SW[3]      ; LED[1]      ; 6.270  ; 6.219  ; 6.410  ; 6.390  ;
; SW[3]      ; LED[2]      ; 5.702  ; 5.668  ; 5.846  ; 5.844  ;
; SW[3]      ; LED[3]      ;        ; 5.927  ; 6.074  ;        ;
; SW[3]      ; LED[4]      ; 7.632  ; 7.585  ; 7.698  ; 7.660  ;
; SW[3]      ; LED[5]      ; 8.768  ; 9.503  ; 9.460  ; 9.071  ;
; SW[3]      ; LED[6]      ; 7.146  ;        ;        ; 7.482  ;
; SW[3]      ; LED[7]      ; 7.901  ;        ;        ; 8.307  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; LED[0]      ; 4.084 ; 3.680 ; 3.840 ; 4.435 ;
; SW[0]      ; LED[1]      ; 3.956 ; 4.260 ; 4.367 ; 4.367 ;
; SW[0]      ; LED[2]      ; 3.777 ; 3.899 ; 4.041 ; 4.156 ;
; SW[0]      ; LED[3]      ; 4.026 ; 4.097 ; 4.245 ; 4.356 ;
; SW[0]      ; LED[4]      ; 4.418 ; 4.595 ; 4.672 ; 4.842 ;
; SW[0]      ; LED[5]      ; 5.574 ; 5.848 ; 5.829 ; 6.122 ;
; SW[0]      ; LED[6]      ; 4.315 ; 4.565 ; 4.626 ; 4.801 ;
; SW[0]      ; LED[7]      ; 5.044 ; 5.286 ; 5.285 ; 5.527 ;
; SW[1]      ; LED[0]      ; 3.850 ; 3.785 ; 3.912 ; 4.169 ;
; SW[1]      ; LED[1]      ; 4.061 ; 4.168 ; 4.267 ; 4.433 ;
; SW[1]      ; LED[2]      ; 3.866 ; 4.181 ; 4.287 ; 4.246 ;
; SW[1]      ; LED[3]      ; 3.794 ; 3.882 ; 4.001 ; 4.108 ;
; SW[1]      ; LED[4]      ; 4.494 ; 4.664 ; 4.684 ; 4.861 ;
; SW[1]      ; LED[5]      ; 5.513 ; 6.301 ; 6.207 ; 6.006 ;
; SW[1]      ; LED[6]      ; 4.355 ; 4.637 ; 4.666 ; 4.797 ;
; SW[1]      ; LED[7]      ; 5.106 ; 5.348 ; 5.346 ; 5.581 ;
; SW[2]      ; LED[0]      ; 4.023 ; 4.048 ; 4.158 ; 4.316 ;
; SW[2]      ; LED[1]      ; 4.268 ; 4.330 ; 4.412 ; 4.659 ;
; SW[2]      ; LED[2]      ; 3.627 ; 3.719 ; 3.866 ; 3.951 ;
; SW[2]      ; LED[3]      ; 3.625 ; 3.694 ; 3.842 ; 3.904 ;
; SW[2]      ; LED[4]      ; 4.507 ; 4.671 ; 4.698 ; 4.885 ;
; SW[2]      ; LED[5]      ; 5.767 ;       ;       ; 6.269 ;
; SW[2]      ; LED[6]      ; 4.324 ;       ;       ; 4.734 ;
; SW[2]      ; LED[7]      ; 5.117 ; 5.390 ; 5.352 ; 5.556 ;
; SW[3]      ; LED[0]      ; 3.472 ; 3.480 ; 3.686 ; 3.837 ;
; SW[3]      ; LED[1]      ; 3.527 ; 3.650 ; 3.834 ; 3.977 ;
; SW[3]      ; LED[2]      ; 3.213 ; 3.301 ; 3.524 ; 3.631 ;
; SW[3]      ; LED[3]      ;       ; 3.407 ; 3.628 ;       ;
; SW[3]      ; LED[4]      ; 4.206 ; 4.372 ; 4.469 ; 4.696 ;
; SW[3]      ; LED[5]      ; 5.144 ; 5.680 ; 5.708 ; 5.731 ;
; SW[3]      ; LED[6]      ; 4.043 ;       ;       ; 4.583 ;
; SW[3]      ; LED[7]      ; 4.702 ;       ;       ; 5.221 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 87       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 87       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 42    ; 42   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 176   ; 176  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed Apr 01 22:32:06 2015
Info: Command: quartus_sta DP2_Spring2015 -c DP2_Spring2015
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'DP2_Spring2015.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 16.982
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.982               0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.684
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.684               0.000 CLOCK_50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 17.253
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    17.253               0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.698
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.698               0.000 CLOCK_50 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 18.160
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    18.160               0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.443
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.443               0.000 CLOCK_50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 531 megabytes
    Info: Processing ended: Wed Apr 01 22:32:10 2015
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


