TimeQuest Timing Analyzer report for CPU
Fri Aug 05 22:57:00 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Fast Model Setup Summary
 17. Fast Model Hold Summary
 18. Fast Model Recovery Summary
 19. Fast Model Removal Summary
 20. Fast Model Minimum Pulse Width Summary
 21. Fast Model Setup: 'clk'
 22. Fast Model Hold: 'clk'
 23. Fast Model Minimum Pulse Width: 'clk'
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Multicorner Timing Analysis Summary
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Setup Transfers
 30. Hold Transfers
 31. Report TCCS
 32. Report RSKM
 33. Unconstrained Paths
 34. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; CPU                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896I8                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 100.62 MHz ; 100.62 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -4.469 ; -143.072      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.241 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.941 ; -144.405              ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                 ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -4.469 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.001     ; 5.008      ;
; -4.433 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.972      ;
; -4.383 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.922      ;
; -4.347 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.886      ;
; -4.329 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.868      ;
; -4.297 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.836      ;
; -4.261 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.800      ;
; -4.256 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.795      ;
; -4.243 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.782      ;
; -4.211 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.750      ;
; -4.208 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.747      ;
; -4.175 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.714      ;
; -4.170 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.709      ;
; -4.168 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.707      ;
; -4.157 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.696      ;
; -4.125 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.664      ;
; -4.122 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.661      ;
; -4.089 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.628      ;
; -4.084 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.623      ;
; -4.082 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.621      ;
; -4.080 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.619      ;
; -4.071 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.610      ;
; -4.039 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.578      ;
; -4.036 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.575      ;
; -4.003 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.542      ;
; -4.003 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.542      ;
; -3.998 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.537      ;
; -3.996 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.535      ;
; -3.994 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.533      ;
; -3.985 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.524      ;
; -3.953 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.492      ;
; -3.950 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.489      ;
; -3.917 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.456      ;
; -3.917 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.456      ;
; -3.912 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.451      ;
; -3.910 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.449      ;
; -3.908 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.447      ;
; -3.899 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.438      ;
; -3.867 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.406      ;
; -3.864 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.403      ;
; -3.849 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.388      ;
; -3.831 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.370      ;
; -3.831 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.370      ;
; -3.826 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.365      ;
; -3.824 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.363      ;
; -3.822 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.361      ;
; -3.813 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.352      ;
; -3.778 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.317      ;
; -3.763 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.302      ;
; -3.745 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.284      ;
; -3.740 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.279      ;
; -3.738 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.277      ;
; -3.736 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.275      ;
; -3.727 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.266      ;
; -3.692 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.231      ;
; -3.677 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.216      ;
; -3.677 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.216      ;
; -3.677 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.216      ;
; -3.659 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.198      ;
; -3.654 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.193      ;
; -3.652 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.191      ;
; -3.650 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.189      ;
; -3.641 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.180      ;
; -3.627 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.165      ;
; -3.606 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.145      ;
; -3.591 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.130      ;
; -3.591 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.130      ;
; -3.591 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.130      ;
; -3.573 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.112      ;
; -3.566 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.105      ;
; -3.564 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.103      ;
; -3.555 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.094      ;
; -3.547 ; IF_BLOCK:IF_BLOCK|pc[11] ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.085      ;
; -3.541 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.079      ;
; -3.537 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.076      ;
; -3.505 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[21] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.044      ;
; -3.505 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.044      ;
; -3.505 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.044      ;
; -3.487 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.026      ;
; -3.478 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.017      ;
; -3.469 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[21] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.008      ;
; -3.464 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.003      ;
; -3.461 ; IF_BLOCK:IF_BLOCK|pc[11] ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.002     ; 3.999      ;
; -3.455 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.002     ; 3.993      ;
; -3.451 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; 0.500        ; -0.001     ; 3.990      ;
; -3.419 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[20] ; clk          ; clk         ; 0.500        ; -0.001     ; 3.958      ;
; -3.419 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.001     ; 3.958      ;
; -3.419 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.001     ; 3.958      ;
; -3.416 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.001     ; 3.955      ;
; -3.401 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.001     ; 3.940      ;
; -3.383 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[20] ; clk          ; clk         ; 0.500        ; -0.001     ; 3.922      ;
; -3.382 ; IF_BLOCK:IF_BLOCK|pc[13] ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 3.920      ;
; -3.381 ; IF_BLOCK:IF_BLOCK|pc[12] ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 3.919      ;
; -3.378 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; 0.500        ; -0.001     ; 3.917      ;
; -3.376 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.001     ; 3.915      ;
; -3.375 ; IF_BLOCK:IF_BLOCK|pc[11] ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.002     ; 3.913      ;
; -3.369 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.002     ; 3.907      ;
; -3.365 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[21] ; clk          ; clk         ; 0.500        ; -0.001     ; 3.904      ;
; -3.333 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[19] ; clk          ; clk         ; 0.500        ; -0.001     ; 3.872      ;
; -3.333 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.001     ; 3.872      ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 1.241 ; IF_BLOCK:IF_BLOCK|pc[7]       ; IF_BLOCK:IF_BLOCK|adr_out[7]  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.047      ;
; 1.242 ; IF_BLOCK:IF_BLOCK|pc[9]       ; IF_BLOCK:IF_BLOCK|adr_out[9]  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.048      ;
; 1.242 ; IF_BLOCK:IF_BLOCK|pc[12]      ; IF_BLOCK:IF_BLOCK|adr_out[12] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.048      ;
; 1.244 ; IF_BLOCK:IF_BLOCK|pc[30]      ; IF_BLOCK:IF_BLOCK|adr_out[30] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.050      ;
; 1.246 ; IF_BLOCK:IF_BLOCK|pc[3]       ; IF_BLOCK:IF_BLOCK|adr_out[3]  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.052      ;
; 1.247 ; IF_BLOCK:IF_BLOCK|pc[27]      ; IF_BLOCK:IF_BLOCK|adr_out[27] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.053      ;
; 1.248 ; IF_BLOCK:IF_BLOCK|pc[20]      ; IF_BLOCK:IF_BLOCK|adr_out[20] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.054      ;
; 1.249 ; IF_BLOCK:IF_BLOCK|pc[17]      ; IF_BLOCK:IF_BLOCK|adr_out[17] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.055      ;
; 1.249 ; IF_BLOCK:IF_BLOCK|pc[21]      ; IF_BLOCK:IF_BLOCK|adr_out[21] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.055      ;
; 1.250 ; IF_BLOCK:IF_BLOCK|pc[18]      ; IF_BLOCK:IF_BLOCK|adr_out[18] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.056      ;
; 1.251 ; IF_BLOCK:IF_BLOCK|pc[22]      ; IF_BLOCK:IF_BLOCK|adr_out[22] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.057      ;
; 1.252 ; IF_BLOCK:IF_BLOCK|pc[10]      ; IF_BLOCK:IF_BLOCK|adr_out[10] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.058      ;
; 1.252 ; IF_BLOCK:IF_BLOCK|pc[13]      ; IF_BLOCK:IF_BLOCK|adr_out[13] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.058      ;
; 1.254 ; IF_BLOCK:IF_BLOCK|pc[25]      ; IF_BLOCK:IF_BLOCK|adr_out[25] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.060      ;
; 1.255 ; IF_BLOCK:IF_BLOCK|pc[29]      ; IF_BLOCK:IF_BLOCK|adr_out[29] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.061      ;
; 1.256 ; IF_BLOCK:IF_BLOCK|pc[26]      ; IF_BLOCK:IF_BLOCK|adr_out[26] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.062      ;
; 1.399 ; IF_BLOCK:IF_BLOCK|pc[16]      ; IF_BLOCK:IF_BLOCK|adr_out[16] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.205      ;
; 1.400 ; IF_BLOCK:IF_BLOCK|pc[19]      ; IF_BLOCK:IF_BLOCK|adr_out[19] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.206      ;
; 1.401 ; IF_BLOCK:IF_BLOCK|pc[14]      ; IF_BLOCK:IF_BLOCK|adr_out[14] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.207      ;
; 1.405 ; IF_BLOCK:IF_BLOCK|pc[2]       ; IF_BLOCK:IF_BLOCK|adr_out[2]  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.211      ;
; 1.405 ; IF_BLOCK:IF_BLOCK|pc[24]      ; IF_BLOCK:IF_BLOCK|adr_out[24] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.211      ;
; 1.406 ; IF_BLOCK:IF_BLOCK|pc[11]      ; IF_BLOCK:IF_BLOCK|adr_out[11] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.212      ;
; 1.406 ; IF_BLOCK:IF_BLOCK|pc[31]      ; IF_BLOCK:IF_BLOCK|adr_out[31] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.212      ;
; 1.407 ; IF_BLOCK:IF_BLOCK|pc[1]       ; IF_BLOCK:IF_BLOCK|adr_out[1]  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.213      ;
; 1.408 ; IF_BLOCK:IF_BLOCK|pc[28]      ; IF_BLOCK:IF_BLOCK|adr_out[28] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.214      ;
; 1.409 ; IF_BLOCK:IF_BLOCK|pc[4]       ; IF_BLOCK:IF_BLOCK|adr_out[4]  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.215      ;
; 1.409 ; IF_BLOCK:IF_BLOCK|pc[15]      ; IF_BLOCK:IF_BLOCK|adr_out[15] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.215      ;
; 1.410 ; IF_BLOCK:IF_BLOCK|pc[6]       ; IF_BLOCK:IF_BLOCK|adr_out[6]  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.216      ;
; 1.459 ; IF_BLOCK:IF_BLOCK|pc_next[23] ; IF_BLOCK:IF_BLOCK|pc[23]      ; clk          ; clk         ; -0.500       ; 0.001      ; 1.266      ;
; 1.463 ; IF_BLOCK:IF_BLOCK|pc_next[31] ; IF_BLOCK:IF_BLOCK|pc[31]      ; clk          ; clk         ; -0.500       ; -0.001     ; 1.268      ;
; 1.465 ; IF_BLOCK:IF_BLOCK|pc[31]      ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; -0.500       ; 0.001      ; 1.272      ;
; 1.536 ; IF_BLOCK:IF_BLOCK|pc_next[9]  ; IF_BLOCK:IF_BLOCK|pc[9]       ; clk          ; clk         ; -0.500       ; 0.000      ; 1.342      ;
; 1.537 ; IF_BLOCK:IF_BLOCK|pc_next[0]  ; IF_BLOCK:IF_BLOCK|pc[0]       ; clk          ; clk         ; -0.500       ; -0.001     ; 1.342      ;
; 1.542 ; IF_BLOCK:IF_BLOCK|pc[23]      ; IF_BLOCK:IF_BLOCK|adr_out[23] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.348      ;
; 1.543 ; IF_BLOCK:IF_BLOCK|pc_next[11] ; IF_BLOCK:IF_BLOCK|pc[11]      ; clk          ; clk         ; -0.500       ; 0.001      ; 1.350      ;
; 1.543 ; IF_BLOCK:IF_BLOCK|pc_next[30] ; IF_BLOCK:IF_BLOCK|pc[30]      ; clk          ; clk         ; -0.500       ; -0.001     ; 1.348      ;
; 1.544 ; IF_BLOCK:IF_BLOCK|pc_next[12] ; IF_BLOCK:IF_BLOCK|pc[12]      ; clk          ; clk         ; -0.500       ; 0.001      ; 1.351      ;
; 1.544 ; IF_BLOCK:IF_BLOCK|pc_next[13] ; IF_BLOCK:IF_BLOCK|pc[13]      ; clk          ; clk         ; -0.500       ; 0.001      ; 1.351      ;
; 1.544 ; IF_BLOCK:IF_BLOCK|pc_next[14] ; IF_BLOCK:IF_BLOCK|pc[14]      ; clk          ; clk         ; -0.500       ; 0.001      ; 1.351      ;
; 1.544 ; IF_BLOCK:IF_BLOCK|pc_next[22] ; IF_BLOCK:IF_BLOCK|pc[22]      ; clk          ; clk         ; -0.500       ; 0.001      ; 1.351      ;
; 1.550 ; IF_BLOCK:IF_BLOCK|pc_next[2]  ; IF_BLOCK:IF_BLOCK|pc[2]       ; clk          ; clk         ; -0.500       ; 0.000      ; 1.356      ;
; 1.551 ; IF_BLOCK:IF_BLOCK|pc_next[26] ; IF_BLOCK:IF_BLOCK|pc[26]      ; clk          ; clk         ; -0.500       ; -0.001     ; 1.356      ;
; 1.552 ; IF_BLOCK:IF_BLOCK|pc_next[3]  ; IF_BLOCK:IF_BLOCK|pc[3]       ; clk          ; clk         ; -0.500       ; 0.000      ; 1.358      ;
; 1.552 ; IF_BLOCK:IF_BLOCK|pc_next[17] ; IF_BLOCK:IF_BLOCK|pc[17]      ; clk          ; clk         ; -0.500       ; 0.001      ; 1.359      ;
; 1.552 ; IF_BLOCK:IF_BLOCK|pc_next[20] ; IF_BLOCK:IF_BLOCK|pc[20]      ; clk          ; clk         ; -0.500       ; 0.001      ; 1.359      ;
; 1.552 ; IF_BLOCK:IF_BLOCK|pc_next[21] ; IF_BLOCK:IF_BLOCK|pc[21]      ; clk          ; clk         ; -0.500       ; 0.001      ; 1.359      ;
; 1.553 ; IF_BLOCK:IF_BLOCK|pc_next[1]  ; IF_BLOCK:IF_BLOCK|pc[1]       ; clk          ; clk         ; -0.500       ; 0.000      ; 1.359      ;
; 1.553 ; IF_BLOCK:IF_BLOCK|pc_next[25] ; IF_BLOCK:IF_BLOCK|pc[25]      ; clk          ; clk         ; -0.500       ; -0.001     ; 1.358      ;
; 1.553 ; IF_BLOCK:IF_BLOCK|pc_next[28] ; IF_BLOCK:IF_BLOCK|pc[28]      ; clk          ; clk         ; -0.500       ; -0.001     ; 1.358      ;
; 1.607 ; IF_BLOCK:IF_BLOCK|pc_next[15] ; IF_BLOCK:IF_BLOCK|pc[15]      ; clk          ; clk         ; -0.500       ; 0.001      ; 1.414      ;
; 1.619 ; IF_BLOCK:IF_BLOCK|pc_next[7]  ; IF_BLOCK:IF_BLOCK|pc[7]       ; clk          ; clk         ; -0.500       ; 0.000      ; 1.425      ;
; 1.672 ; IF_BLOCK:IF_BLOCK|pc[0]       ; IF_BLOCK:IF_BLOCK|pc_next[1]  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.478      ;
; 1.690 ; IF_BLOCK:IF_BLOCK|pc_next[16] ; IF_BLOCK:IF_BLOCK|pc[16]      ; clk          ; clk         ; -0.500       ; 0.001      ; 1.497      ;
; 1.690 ; IF_BLOCK:IF_BLOCK|pc_next[19] ; IF_BLOCK:IF_BLOCK|pc[19]      ; clk          ; clk         ; -0.500       ; 0.001      ; 1.497      ;
; 1.691 ; IF_BLOCK:IF_BLOCK|pc_next[18] ; IF_BLOCK:IF_BLOCK|pc[18]      ; clk          ; clk         ; -0.500       ; 0.001      ; 1.498      ;
; 1.693 ; IF_BLOCK:IF_BLOCK|pc_next[10] ; IF_BLOCK:IF_BLOCK|pc[10]      ; clk          ; clk         ; -0.500       ; 0.001      ; 1.500      ;
; 1.694 ; IF_BLOCK:IF_BLOCK|pc_next[8]  ; IF_BLOCK:IF_BLOCK|pc[8]       ; clk          ; clk         ; -0.500       ; 0.000      ; 1.500      ;
; 1.698 ; IF_BLOCK:IF_BLOCK|pc_next[5]  ; IF_BLOCK:IF_BLOCK|pc[5]       ; clk          ; clk         ; -0.500       ; 0.000      ; 1.504      ;
; 1.699 ; IF_BLOCK:IF_BLOCK|pc_next[4]  ; IF_BLOCK:IF_BLOCK|pc[4]       ; clk          ; clk         ; -0.500       ; 0.000      ; 1.505      ;
; 1.699 ; IF_BLOCK:IF_BLOCK|pc_next[6]  ; IF_BLOCK:IF_BLOCK|pc[6]       ; clk          ; clk         ; -0.500       ; 0.000      ; 1.505      ;
; 1.699 ; IF_BLOCK:IF_BLOCK|pc_next[24] ; IF_BLOCK:IF_BLOCK|pc[24]      ; clk          ; clk         ; -0.500       ; -0.001     ; 1.504      ;
; 1.700 ; IF_BLOCK:IF_BLOCK|pc_next[29] ; IF_BLOCK:IF_BLOCK|pc[29]      ; clk          ; clk         ; -0.500       ; -0.001     ; 1.505      ;
; 1.712 ; IF_BLOCK:IF_BLOCK|pc[0]       ; IF_BLOCK:IF_BLOCK|adr_out[0]  ; clk          ; clk         ; -0.500       ; 0.001      ; 1.519      ;
; 1.731 ; IF_BLOCK:IF_BLOCK|pc[0]       ; IF_BLOCK:IF_BLOCK|pc_next[0]  ; clk          ; clk         ; -0.500       ; 0.001      ; 1.538      ;
; 1.880 ; IF_BLOCK:IF_BLOCK|pc_next[27] ; IF_BLOCK:IF_BLOCK|pc[27]      ; clk          ; clk         ; -0.500       ; -0.001     ; 1.685      ;
; 1.894 ; IF_BLOCK:IF_BLOCK|pc[12]      ; IF_BLOCK:IF_BLOCK|pc_next[12] ; clk          ; clk         ; -0.500       ; -0.001     ; 1.699      ;
; 1.902 ; IF_BLOCK:IF_BLOCK|pc[14]      ; IF_BLOCK:IF_BLOCK|pc_next[14] ; clk          ; clk         ; -0.500       ; -0.001     ; 1.707      ;
; 1.902 ; IF_BLOCK:IF_BLOCK|pc[19]      ; IF_BLOCK:IF_BLOCK|pc_next[19] ; clk          ; clk         ; -0.500       ; -0.001     ; 1.707      ;
; 1.903 ; IF_BLOCK:IF_BLOCK|pc[17]      ; IF_BLOCK:IF_BLOCK|pc_next[17] ; clk          ; clk         ; -0.500       ; -0.001     ; 1.708      ;
; 1.911 ; IF_BLOCK:IF_BLOCK|pc[5]       ; IF_BLOCK:IF_BLOCK|adr_out[5]  ; clk          ; clk         ; -0.500       ; -0.002     ; 1.715      ;
; 1.929 ; IF_BLOCK:IF_BLOCK|pc[29]      ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; -0.500       ; 0.001      ; 1.736      ;
; 1.931 ; IF_BLOCK:IF_BLOCK|pc[9]       ; IF_BLOCK:IF_BLOCK|pc_next[9]  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.737      ;
; 1.934 ; IF_BLOCK:IF_BLOCK|pc[1]       ; IF_BLOCK:IF_BLOCK|pc_next[1]  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.740      ;
; 1.964 ; IF_BLOCK:IF_BLOCK|pc[3]       ; IF_BLOCK:IF_BLOCK|pc_next[3]  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.770      ;
; 1.966 ; IF_BLOCK:IF_BLOCK|pc[26]      ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; -0.500       ; 0.001      ; 1.773      ;
; 1.968 ; IF_BLOCK:IF_BLOCK|pc[10]      ; IF_BLOCK:IF_BLOCK|pc_next[10] ; clk          ; clk         ; -0.500       ; -0.001     ; 1.773      ;
; 1.973 ; IF_BLOCK:IF_BLOCK|pc[6]       ; IF_BLOCK:IF_BLOCK|pc_next[6]  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.779      ;
; 1.973 ; IF_BLOCK:IF_BLOCK|pc[27]      ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; -0.500       ; 0.001      ; 1.780      ;
; 1.974 ; IF_BLOCK:IF_BLOCK|pc[11]      ; IF_BLOCK:IF_BLOCK|pc_next[11] ; clk          ; clk         ; -0.500       ; -0.001     ; 1.779      ;
; 1.974 ; IF_BLOCK:IF_BLOCK|pc[15]      ; IF_BLOCK:IF_BLOCK|pc_next[15] ; clk          ; clk         ; -0.500       ; -0.001     ; 1.779      ;
; 1.974 ; IF_BLOCK:IF_BLOCK|pc[21]      ; IF_BLOCK:IF_BLOCK|pc_next[21] ; clk          ; clk         ; -0.500       ; -0.001     ; 1.779      ;
; 1.975 ; IF_BLOCK:IF_BLOCK|pc[5]       ; IF_BLOCK:IF_BLOCK|pc_next[5]  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.781      ;
; 1.975 ; IF_BLOCK:IF_BLOCK|pc[20]      ; IF_BLOCK:IF_BLOCK|pc_next[20] ; clk          ; clk         ; -0.500       ; -0.001     ; 1.780      ;
; 1.975 ; IF_BLOCK:IF_BLOCK|pc[24]      ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; -0.500       ; 0.001      ; 1.782      ;
; 1.975 ; IF_BLOCK:IF_BLOCK|pc[25]      ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; -0.500       ; 0.001      ; 1.782      ;
; 1.976 ; IF_BLOCK:IF_BLOCK|pc[7]       ; IF_BLOCK:IF_BLOCK|pc_next[7]  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.782      ;
; 1.976 ; IF_BLOCK:IF_BLOCK|pc[16]      ; IF_BLOCK:IF_BLOCK|pc_next[16] ; clk          ; clk         ; -0.500       ; -0.001     ; 1.781      ;
; 1.976 ; IF_BLOCK:IF_BLOCK|pc[23]      ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; -0.500       ; -0.001     ; 1.781      ;
; 1.977 ; IF_BLOCK:IF_BLOCK|pc[4]       ; IF_BLOCK:IF_BLOCK|pc_next[4]  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.783      ;
; 1.981 ; IF_BLOCK:IF_BLOCK|pc[13]      ; IF_BLOCK:IF_BLOCK|pc_next[13] ; clk          ; clk         ; -0.500       ; -0.001     ; 1.786      ;
; 1.981 ; IF_BLOCK:IF_BLOCK|pc[22]      ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; -0.500       ; -0.001     ; 1.786      ;
; 1.982 ; IF_BLOCK:IF_BLOCK|pc[2]       ; IF_BLOCK:IF_BLOCK|pc_next[2]  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.788      ;
; 1.982 ; IF_BLOCK:IF_BLOCK|pc[18]      ; IF_BLOCK:IF_BLOCK|pc_next[18] ; clk          ; clk         ; -0.500       ; -0.001     ; 1.787      ;
; 1.984 ; IF_BLOCK:IF_BLOCK|pc[28]      ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; -0.500       ; 0.001      ; 1.791      ;
; 2.017 ; IF_BLOCK:IF_BLOCK|pc[8]       ; IF_BLOCK:IF_BLOCK|pc_next[8]  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.823      ;
; 2.023 ; IF_BLOCK:IF_BLOCK|pc[30]      ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; -0.500       ; 0.001      ; 1.830      ;
; 2.071 ; IF_BLOCK:IF_BLOCK|pc[8]       ; IF_BLOCK:IF_BLOCK|adr_out[8]  ; clk          ; clk         ; -0.500       ; -0.002     ; 1.875      ;
; 2.150 ; IF_BLOCK:IF_BLOCK|pc[0]       ; IF_BLOCK:IF_BLOCK|pc_next[2]  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.956      ;
; 2.236 ; IF_BLOCK:IF_BLOCK|pc[0]       ; IF_BLOCK:IF_BLOCK|pc_next[3]  ; clk          ; clk         ; -0.500       ; 0.000      ; 2.042      ;
; 2.322 ; IF_BLOCK:IF_BLOCK|pc[0]       ; IF_BLOCK:IF_BLOCK|pc_next[4]  ; clk          ; clk         ; -0.500       ; 0.000      ; 2.128      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk   ; Rise       ; clk                           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[18] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[18] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[19] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[19] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[20] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[20] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[21] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[21] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[22] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[22] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[23] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[23] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[24] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[24] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[25] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[25] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[26] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[26] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[27] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[27] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[28] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[28] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[29] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[29] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[30] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[30] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[31] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[31] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[10]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[10]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[11]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[11]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[12]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[12]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[13]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[13]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[14]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[14]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[15]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[15]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[16]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[16]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[17]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[17]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[18]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[18]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[19]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[19]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[20]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[20]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[21]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[21]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[22]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[22]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[23]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[23]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[24]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[24]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[25]      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; adr_out[*]   ; clk        ; 8.584 ; 8.584 ; Rise       ; clk             ;
;  adr_out[0]  ; clk        ; 8.500 ; 8.500 ; Rise       ; clk             ;
;  adr_out[1]  ; clk        ; 8.167 ; 8.167 ; Rise       ; clk             ;
;  adr_out[2]  ; clk        ; 7.782 ; 7.782 ; Rise       ; clk             ;
;  adr_out[3]  ; clk        ; 8.543 ; 8.543 ; Rise       ; clk             ;
;  adr_out[4]  ; clk        ; 8.194 ; 8.194 ; Rise       ; clk             ;
;  adr_out[5]  ; clk        ; 8.211 ; 8.211 ; Rise       ; clk             ;
;  adr_out[6]  ; clk        ; 7.780 ; 7.780 ; Rise       ; clk             ;
;  adr_out[7]  ; clk        ; 8.555 ; 8.555 ; Rise       ; clk             ;
;  adr_out[8]  ; clk        ; 7.827 ; 7.827 ; Rise       ; clk             ;
;  adr_out[9]  ; clk        ; 7.820 ; 7.820 ; Rise       ; clk             ;
;  adr_out[10] ; clk        ; 8.181 ; 8.181 ; Rise       ; clk             ;
;  adr_out[11] ; clk        ; 7.788 ; 7.788 ; Rise       ; clk             ;
;  adr_out[12] ; clk        ; 8.185 ; 8.185 ; Rise       ; clk             ;
;  adr_out[13] ; clk        ; 7.812 ; 7.812 ; Rise       ; clk             ;
;  adr_out[14] ; clk        ; 8.473 ; 8.473 ; Rise       ; clk             ;
;  adr_out[15] ; clk        ; 8.497 ; 8.497 ; Rise       ; clk             ;
;  adr_out[16] ; clk        ; 8.284 ; 8.284 ; Rise       ; clk             ;
;  adr_out[17] ; clk        ; 8.584 ; 8.584 ; Rise       ; clk             ;
;  adr_out[18] ; clk        ; 8.175 ; 8.175 ; Rise       ; clk             ;
;  adr_out[19] ; clk        ; 8.173 ; 8.173 ; Rise       ; clk             ;
;  adr_out[20] ; clk        ; 7.814 ; 7.814 ; Rise       ; clk             ;
;  adr_out[21] ; clk        ; 8.527 ; 8.527 ; Rise       ; clk             ;
;  adr_out[22] ; clk        ; 8.274 ; 8.274 ; Rise       ; clk             ;
;  adr_out[23] ; clk        ; 7.842 ; 7.842 ; Rise       ; clk             ;
;  adr_out[24] ; clk        ; 8.546 ; 8.546 ; Rise       ; clk             ;
;  adr_out[25] ; clk        ; 8.209 ; 8.209 ; Rise       ; clk             ;
;  adr_out[26] ; clk        ; 7.850 ; 7.850 ; Rise       ; clk             ;
;  adr_out[27] ; clk        ; 8.228 ; 8.228 ; Rise       ; clk             ;
;  adr_out[28] ; clk        ; 8.584 ; 8.584 ; Rise       ; clk             ;
;  adr_out[29] ; clk        ; 8.573 ; 8.573 ; Rise       ; clk             ;
;  adr_out[30] ; clk        ; 8.583 ; 8.583 ; Rise       ; clk             ;
;  adr_out[31] ; clk        ; 8.228 ; 8.228 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; adr_out[*]   ; clk        ; 7.780 ; 7.780 ; Rise       ; clk             ;
;  adr_out[0]  ; clk        ; 8.500 ; 8.500 ; Rise       ; clk             ;
;  adr_out[1]  ; clk        ; 8.167 ; 8.167 ; Rise       ; clk             ;
;  adr_out[2]  ; clk        ; 7.782 ; 7.782 ; Rise       ; clk             ;
;  adr_out[3]  ; clk        ; 8.543 ; 8.543 ; Rise       ; clk             ;
;  adr_out[4]  ; clk        ; 8.194 ; 8.194 ; Rise       ; clk             ;
;  adr_out[5]  ; clk        ; 8.211 ; 8.211 ; Rise       ; clk             ;
;  adr_out[6]  ; clk        ; 7.780 ; 7.780 ; Rise       ; clk             ;
;  adr_out[7]  ; clk        ; 8.555 ; 8.555 ; Rise       ; clk             ;
;  adr_out[8]  ; clk        ; 7.827 ; 7.827 ; Rise       ; clk             ;
;  adr_out[9]  ; clk        ; 7.820 ; 7.820 ; Rise       ; clk             ;
;  adr_out[10] ; clk        ; 8.181 ; 8.181 ; Rise       ; clk             ;
;  adr_out[11] ; clk        ; 7.788 ; 7.788 ; Rise       ; clk             ;
;  adr_out[12] ; clk        ; 8.185 ; 8.185 ; Rise       ; clk             ;
;  adr_out[13] ; clk        ; 7.812 ; 7.812 ; Rise       ; clk             ;
;  adr_out[14] ; clk        ; 8.473 ; 8.473 ; Rise       ; clk             ;
;  adr_out[15] ; clk        ; 8.497 ; 8.497 ; Rise       ; clk             ;
;  adr_out[16] ; clk        ; 8.284 ; 8.284 ; Rise       ; clk             ;
;  adr_out[17] ; clk        ; 8.584 ; 8.584 ; Rise       ; clk             ;
;  adr_out[18] ; clk        ; 8.175 ; 8.175 ; Rise       ; clk             ;
;  adr_out[19] ; clk        ; 8.173 ; 8.173 ; Rise       ; clk             ;
;  adr_out[20] ; clk        ; 7.814 ; 7.814 ; Rise       ; clk             ;
;  adr_out[21] ; clk        ; 8.527 ; 8.527 ; Rise       ; clk             ;
;  adr_out[22] ; clk        ; 8.274 ; 8.274 ; Rise       ; clk             ;
;  adr_out[23] ; clk        ; 7.842 ; 7.842 ; Rise       ; clk             ;
;  adr_out[24] ; clk        ; 8.546 ; 8.546 ; Rise       ; clk             ;
;  adr_out[25] ; clk        ; 8.209 ; 8.209 ; Rise       ; clk             ;
;  adr_out[26] ; clk        ; 7.850 ; 7.850 ; Rise       ; clk             ;
;  adr_out[27] ; clk        ; 8.228 ; 8.228 ; Rise       ; clk             ;
;  adr_out[28] ; clk        ; 8.584 ; 8.584 ; Rise       ; clk             ;
;  adr_out[29] ; clk        ; 8.573 ; 8.573 ; Rise       ; clk             ;
;  adr_out[30] ; clk        ; 8.583 ; 8.583 ; Rise       ; clk             ;
;  adr_out[31] ; clk        ; 8.228 ; 8.228 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.316 ; -22.575       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.725 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -97.380               ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                 ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.316 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.845      ;
; -1.287 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.816      ;
; -1.282 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.811      ;
; -1.253 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.782      ;
; -1.248 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.777      ;
; -1.246 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.775      ;
; -1.241 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.769      ;
; -1.219 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.748      ;
; -1.218 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.747      ;
; -1.214 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.743      ;
; -1.212 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.741      ;
; -1.207 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.735      ;
; -1.185 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.714      ;
; -1.184 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.713      ;
; -1.183 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.712      ;
; -1.180 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.709      ;
; -1.178 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.707      ;
; -1.173 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.701      ;
; -1.151 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.680      ;
; -1.150 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.679      ;
; -1.149 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.678      ;
; -1.149 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.678      ;
; -1.146 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.675      ;
; -1.144 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.673      ;
; -1.139 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.667      ;
; -1.117 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.646      ;
; -1.116 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.645      ;
; -1.115 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.644      ;
; -1.115 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.644      ;
; -1.112 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.641      ;
; -1.110 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.639      ;
; -1.110 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.639      ;
; -1.105 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.633      ;
; -1.083 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.612      ;
; -1.082 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.611      ;
; -1.081 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.610      ;
; -1.081 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.610      ;
; -1.078 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.607      ;
; -1.076 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.605      ;
; -1.076 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.605      ;
; -1.071 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.599      ;
; -1.049 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.578      ;
; -1.048 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.577      ;
; -1.047 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.576      ;
; -1.047 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.576      ;
; -1.042 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.571      ;
; -1.042 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.571      ;
; -1.037 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.565      ;
; -1.035 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.564      ;
; -1.014 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.543      ;
; -1.013 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.542      ;
; -1.013 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.542      ;
; -1.008 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.537      ;
; -1.008 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.537      ;
; -1.003 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.531      ;
; -1.001 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.530      ;
; -0.987 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.516      ;
; -0.987 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.516      ;
; -0.980 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.509      ;
; -0.979 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.508      ;
; -0.979 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.508      ;
; -0.974 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.503      ;
; -0.967 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.496      ;
; -0.958 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.487      ;
; -0.954 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.482      ;
; -0.953 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.482      ;
; -0.953 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.482      ;
; -0.945 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.474      ;
; -0.945 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.474      ;
; -0.940 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.469      ;
; -0.933 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.462      ;
; -0.924 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.453      ;
; -0.921 ; IF_BLOCK:IF_BLOCK|pc[11] ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.449      ;
; -0.920 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.448      ;
; -0.919 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[21] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.448      ;
; -0.919 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.448      ;
; -0.917 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.446      ;
; -0.912 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.440      ;
; -0.911 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.440      ;
; -0.906 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.435      ;
; -0.899 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.428      ;
; -0.890 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[21] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.419      ;
; -0.889 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.418      ;
; -0.887 ; IF_BLOCK:IF_BLOCK|pc[11] ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.415      ;
; -0.886 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.414      ;
; -0.885 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[20] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.414      ;
; -0.885 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.414      ;
; -0.883 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.412      ;
; -0.881 ; IF_BLOCK:IF_BLOCK|pc[12] ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.409      ;
; -0.878 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.406      ;
; -0.872 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.401      ;
; -0.865 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.394      ;
; -0.858 ; IF_BLOCK:IF_BLOCK|pc[13] ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.386      ;
; -0.856 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[20] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.385      ;
; -0.855 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.384      ;
; -0.854 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.383      ;
; -0.853 ; IF_BLOCK:IF_BLOCK|pc[11] ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.381      ;
; -0.852 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.380      ;
; -0.851 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[19] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.380      ;
; -0.851 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.380      ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.725 ; IF_BLOCK:IF_BLOCK|pc[7]       ; IF_BLOCK:IF_BLOCK|adr_out[7]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.726 ; IF_BLOCK:IF_BLOCK|pc[9]       ; IF_BLOCK:IF_BLOCK|adr_out[9]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.374      ;
; 0.726 ; IF_BLOCK:IF_BLOCK|pc[12]      ; IF_BLOCK:IF_BLOCK|adr_out[12] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.374      ;
; 0.727 ; IF_BLOCK:IF_BLOCK|pc[3]       ; IF_BLOCK:IF_BLOCK|adr_out[3]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.375      ;
; 0.727 ; IF_BLOCK:IF_BLOCK|pc[30]      ; IF_BLOCK:IF_BLOCK|adr_out[30] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.375      ;
; 0.728 ; IF_BLOCK:IF_BLOCK|pc[17]      ; IF_BLOCK:IF_BLOCK|adr_out[17] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.376      ;
; 0.728 ; IF_BLOCK:IF_BLOCK|pc[18]      ; IF_BLOCK:IF_BLOCK|adr_out[18] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.376      ;
; 0.728 ; IF_BLOCK:IF_BLOCK|pc[20]      ; IF_BLOCK:IF_BLOCK|adr_out[20] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.376      ;
; 0.728 ; IF_BLOCK:IF_BLOCK|pc[21]      ; IF_BLOCK:IF_BLOCK|adr_out[21] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.376      ;
; 0.728 ; IF_BLOCK:IF_BLOCK|pc[27]      ; IF_BLOCK:IF_BLOCK|adr_out[27] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.376      ;
; 0.729 ; IF_BLOCK:IF_BLOCK|pc[10]      ; IF_BLOCK:IF_BLOCK|adr_out[10] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.377      ;
; 0.729 ; IF_BLOCK:IF_BLOCK|pc[22]      ; IF_BLOCK:IF_BLOCK|adr_out[22] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.377      ;
; 0.729 ; IF_BLOCK:IF_BLOCK|pc[25]      ; IF_BLOCK:IF_BLOCK|adr_out[25] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.377      ;
; 0.730 ; IF_BLOCK:IF_BLOCK|pc[13]      ; IF_BLOCK:IF_BLOCK|adr_out[13] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.378      ;
; 0.730 ; IF_BLOCK:IF_BLOCK|pc[29]      ; IF_BLOCK:IF_BLOCK|adr_out[29] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.378      ;
; 0.731 ; IF_BLOCK:IF_BLOCK|pc[26]      ; IF_BLOCK:IF_BLOCK|adr_out[26] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.379      ;
; 0.794 ; IF_BLOCK:IF_BLOCK|pc[31]      ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; -0.500       ; 0.001      ; 0.443      ;
; 0.794 ; IF_BLOCK:IF_BLOCK|pc_next[23] ; IF_BLOCK:IF_BLOCK|pc[23]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.442      ;
; 0.797 ; IF_BLOCK:IF_BLOCK|pc_next[31] ; IF_BLOCK:IF_BLOCK|pc[31]      ; clk          ; clk         ; -0.500       ; -0.001     ; 0.444      ;
; 0.799 ; IF_BLOCK:IF_BLOCK|pc_next[0]  ; IF_BLOCK:IF_BLOCK|pc[0]       ; clk          ; clk         ; -0.500       ; 0.000      ; 0.447      ;
; 0.802 ; IF_BLOCK:IF_BLOCK|pc_next[9]  ; IF_BLOCK:IF_BLOCK|pc[9]       ; clk          ; clk         ; -0.500       ; -0.001     ; 0.449      ;
; 0.803 ; IF_BLOCK:IF_BLOCK|pc[23]      ; IF_BLOCK:IF_BLOCK|adr_out[23] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.451      ;
; 0.803 ; IF_BLOCK:IF_BLOCK|pc_next[11] ; IF_BLOCK:IF_BLOCK|pc[11]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.451      ;
; 0.804 ; IF_BLOCK:IF_BLOCK|pc_next[12] ; IF_BLOCK:IF_BLOCK|pc[12]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.452      ;
; 0.804 ; IF_BLOCK:IF_BLOCK|pc_next[13] ; IF_BLOCK:IF_BLOCK|pc[13]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.452      ;
; 0.804 ; IF_BLOCK:IF_BLOCK|pc_next[14] ; IF_BLOCK:IF_BLOCK|pc[14]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.452      ;
; 0.804 ; IF_BLOCK:IF_BLOCK|pc_next[22] ; IF_BLOCK:IF_BLOCK|pc[22]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.452      ;
; 0.804 ; IF_BLOCK:IF_BLOCK|pc_next[30] ; IF_BLOCK:IF_BLOCK|pc[30]      ; clk          ; clk         ; -0.500       ; -0.001     ; 0.451      ;
; 0.806 ; IF_BLOCK:IF_BLOCK|pc_next[2]  ; IF_BLOCK:IF_BLOCK|pc[2]       ; clk          ; clk         ; -0.500       ; -0.001     ; 0.453      ;
; 0.807 ; IF_BLOCK:IF_BLOCK|pc[16]      ; IF_BLOCK:IF_BLOCK|adr_out[16] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.455      ;
; 0.807 ; IF_BLOCK:IF_BLOCK|pc_next[20] ; IF_BLOCK:IF_BLOCK|pc[20]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.455      ;
; 0.807 ; IF_BLOCK:IF_BLOCK|pc_next[21] ; IF_BLOCK:IF_BLOCK|pc[21]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.455      ;
; 0.807 ; IF_BLOCK:IF_BLOCK|pc_next[26] ; IF_BLOCK:IF_BLOCK|pc[26]      ; clk          ; clk         ; -0.500       ; -0.001     ; 0.454      ;
; 0.808 ; IF_BLOCK:IF_BLOCK|pc_next[3]  ; IF_BLOCK:IF_BLOCK|pc[3]       ; clk          ; clk         ; -0.500       ; -0.001     ; 0.455      ;
; 0.808 ; IF_BLOCK:IF_BLOCK|pc_next[17] ; IF_BLOCK:IF_BLOCK|pc[17]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.456      ;
; 0.808 ; IF_BLOCK:IF_BLOCK|pc_next[25] ; IF_BLOCK:IF_BLOCK|pc[25]      ; clk          ; clk         ; -0.500       ; -0.001     ; 0.455      ;
; 0.809 ; IF_BLOCK:IF_BLOCK|pc[11]      ; IF_BLOCK:IF_BLOCK|adr_out[11] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.457      ;
; 0.809 ; IF_BLOCK:IF_BLOCK|pc[14]      ; IF_BLOCK:IF_BLOCK|adr_out[14] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.457      ;
; 0.809 ; IF_BLOCK:IF_BLOCK|pc[19]      ; IF_BLOCK:IF_BLOCK|adr_out[19] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.457      ;
; 0.809 ; IF_BLOCK:IF_BLOCK|pc_next[1]  ; IF_BLOCK:IF_BLOCK|pc[1]       ; clk          ; clk         ; -0.500       ; -0.001     ; 0.456      ;
; 0.810 ; IF_BLOCK:IF_BLOCK|pc[2]       ; IF_BLOCK:IF_BLOCK|adr_out[2]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.458      ;
; 0.810 ; IF_BLOCK:IF_BLOCK|pc[24]      ; IF_BLOCK:IF_BLOCK|adr_out[24] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.458      ;
; 0.810 ; IF_BLOCK:IF_BLOCK|pc[31]      ; IF_BLOCK:IF_BLOCK|adr_out[31] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.458      ;
; 0.810 ; IF_BLOCK:IF_BLOCK|pc_next[28] ; IF_BLOCK:IF_BLOCK|pc[28]      ; clk          ; clk         ; -0.500       ; -0.001     ; 0.457      ;
; 0.811 ; IF_BLOCK:IF_BLOCK|pc[1]       ; IF_BLOCK:IF_BLOCK|adr_out[1]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.459      ;
; 0.811 ; IF_BLOCK:IF_BLOCK|pc[28]      ; IF_BLOCK:IF_BLOCK|adr_out[28] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.459      ;
; 0.812 ; IF_BLOCK:IF_BLOCK|pc[4]       ; IF_BLOCK:IF_BLOCK|adr_out[4]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.460      ;
; 0.812 ; IF_BLOCK:IF_BLOCK|pc[15]      ; IF_BLOCK:IF_BLOCK|adr_out[15] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.460      ;
; 0.813 ; IF_BLOCK:IF_BLOCK|pc[6]       ; IF_BLOCK:IF_BLOCK|adr_out[6]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.461      ;
; 0.842 ; IF_BLOCK:IF_BLOCK|pc[0]       ; IF_BLOCK:IF_BLOCK|pc_next[1]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.490      ;
; 0.856 ; IF_BLOCK:IF_BLOCK|pc[0]       ; IF_BLOCK:IF_BLOCK|pc_next[0]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.504      ;
; 0.872 ; IF_BLOCK:IF_BLOCK|pc_next[15] ; IF_BLOCK:IF_BLOCK|pc[15]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.520      ;
; 0.880 ; IF_BLOCK:IF_BLOCK|pc_next[7]  ; IF_BLOCK:IF_BLOCK|pc[7]       ; clk          ; clk         ; -0.500       ; -0.001     ; 0.527      ;
; 0.882 ; IF_BLOCK:IF_BLOCK|pc_next[18] ; IF_BLOCK:IF_BLOCK|pc[18]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.530      ;
; 0.882 ; IF_BLOCK:IF_BLOCK|pc_next[19] ; IF_BLOCK:IF_BLOCK|pc[19]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.530      ;
; 0.883 ; IF_BLOCK:IF_BLOCK|pc_next[10] ; IF_BLOCK:IF_BLOCK|pc[10]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.531      ;
; 0.883 ; IF_BLOCK:IF_BLOCK|pc_next[16] ; IF_BLOCK:IF_BLOCK|pc[16]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.531      ;
; 0.885 ; IF_BLOCK:IF_BLOCK|pc_next[8]  ; IF_BLOCK:IF_BLOCK|pc[8]       ; clk          ; clk         ; -0.500       ; -0.001     ; 0.532      ;
; 0.885 ; IF_BLOCK:IF_BLOCK|pc_next[24] ; IF_BLOCK:IF_BLOCK|pc[24]      ; clk          ; clk         ; -0.500       ; -0.001     ; 0.532      ;
; 0.886 ; IF_BLOCK:IF_BLOCK|pc_next[29] ; IF_BLOCK:IF_BLOCK|pc[29]      ; clk          ; clk         ; -0.500       ; -0.001     ; 0.533      ;
; 0.887 ; IF_BLOCK:IF_BLOCK|pc_next[4]  ; IF_BLOCK:IF_BLOCK|pc[4]       ; clk          ; clk         ; -0.500       ; -0.001     ; 0.534      ;
; 0.887 ; IF_BLOCK:IF_BLOCK|pc_next[5]  ; IF_BLOCK:IF_BLOCK|pc[5]       ; clk          ; clk         ; -0.500       ; -0.001     ; 0.534      ;
; 0.887 ; IF_BLOCK:IF_BLOCK|pc_next[6]  ; IF_BLOCK:IF_BLOCK|pc[6]       ; clk          ; clk         ; -0.500       ; -0.001     ; 0.534      ;
; 0.890 ; IF_BLOCK:IF_BLOCK|pc[0]       ; IF_BLOCK:IF_BLOCK|adr_out[0]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.538      ;
; 0.894 ; IF_BLOCK:IF_BLOCK|pc_next[27] ; IF_BLOCK:IF_BLOCK|pc[27]      ; clk          ; clk         ; -0.500       ; -0.001     ; 0.541      ;
; 0.905 ; IF_BLOCK:IF_BLOCK|pc[5]       ; IF_BLOCK:IF_BLOCK|adr_out[5]  ; clk          ; clk         ; -0.500       ; -0.001     ; 0.552      ;
; 0.910 ; IF_BLOCK:IF_BLOCK|pc[12]      ; IF_BLOCK:IF_BLOCK|pc_next[12] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.558      ;
; 0.912 ; IF_BLOCK:IF_BLOCK|pc[3]       ; IF_BLOCK:IF_BLOCK|pc_next[3]  ; clk          ; clk         ; -0.500       ; 0.001      ; 0.561      ;
; 0.913 ; IF_BLOCK:IF_BLOCK|pc[9]       ; IF_BLOCK:IF_BLOCK|pc_next[9]  ; clk          ; clk         ; -0.500       ; 0.001      ; 0.562      ;
; 0.913 ; IF_BLOCK:IF_BLOCK|pc[14]      ; IF_BLOCK:IF_BLOCK|pc_next[14] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.561      ;
; 0.913 ; IF_BLOCK:IF_BLOCK|pc[19]      ; IF_BLOCK:IF_BLOCK|pc_next[19] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.561      ;
; 0.913 ; IF_BLOCK:IF_BLOCK|pc[26]      ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; -0.500       ; 0.001      ; 0.562      ;
; 0.913 ; IF_BLOCK:IF_BLOCK|pc[29]      ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; -0.500       ; 0.001      ; 0.562      ;
; 0.913 ; IF_BLOCK:IF_BLOCK|pc[1]       ; IF_BLOCK:IF_BLOCK|pc_next[1]  ; clk          ; clk         ; -0.500       ; 0.001      ; 0.562      ;
; 0.914 ; IF_BLOCK:IF_BLOCK|pc[17]      ; IF_BLOCK:IF_BLOCK|pc_next[17] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.562      ;
; 0.915 ; IF_BLOCK:IF_BLOCK|pc[10]      ; IF_BLOCK:IF_BLOCK|pc_next[10] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.563      ;
; 0.915 ; IF_BLOCK:IF_BLOCK|pc[27]      ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; -0.500       ; 0.001      ; 0.564      ;
; 0.916 ; IF_BLOCK:IF_BLOCK|pc[11]      ; IF_BLOCK:IF_BLOCK|pc_next[11] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.564      ;
; 0.916 ; IF_BLOCK:IF_BLOCK|pc[24]      ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; -0.500       ; 0.001      ; 0.565      ;
; 0.916 ; IF_BLOCK:IF_BLOCK|pc[25]      ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; -0.500       ; 0.001      ; 0.565      ;
; 0.917 ; IF_BLOCK:IF_BLOCK|pc[5]       ; IF_BLOCK:IF_BLOCK|pc_next[5]  ; clk          ; clk         ; -0.500       ; 0.001      ; 0.566      ;
; 0.917 ; IF_BLOCK:IF_BLOCK|pc[6]       ; IF_BLOCK:IF_BLOCK|pc_next[6]  ; clk          ; clk         ; -0.500       ; 0.001      ; 0.566      ;
; 0.917 ; IF_BLOCK:IF_BLOCK|pc[7]       ; IF_BLOCK:IF_BLOCK|pc_next[7]  ; clk          ; clk         ; -0.500       ; 0.001      ; 0.566      ;
; 0.917 ; IF_BLOCK:IF_BLOCK|pc[15]      ; IF_BLOCK:IF_BLOCK|pc_next[15] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.565      ;
; 0.917 ; IF_BLOCK:IF_BLOCK|pc[20]      ; IF_BLOCK:IF_BLOCK|pc_next[20] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.565      ;
; 0.917 ; IF_BLOCK:IF_BLOCK|pc[21]      ; IF_BLOCK:IF_BLOCK|pc_next[21] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.565      ;
; 0.918 ; IF_BLOCK:IF_BLOCK|pc[4]       ; IF_BLOCK:IF_BLOCK|pc_next[4]  ; clk          ; clk         ; -0.500       ; 0.001      ; 0.567      ;
; 0.919 ; IF_BLOCK:IF_BLOCK|pc[2]       ; IF_BLOCK:IF_BLOCK|pc_next[2]  ; clk          ; clk         ; -0.500       ; 0.001      ; 0.568      ;
; 0.919 ; IF_BLOCK:IF_BLOCK|pc[16]      ; IF_BLOCK:IF_BLOCK|pc_next[16] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.567      ;
; 0.920 ; IF_BLOCK:IF_BLOCK|pc[18]      ; IF_BLOCK:IF_BLOCK|pc_next[18] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.568      ;
; 0.920 ; IF_BLOCK:IF_BLOCK|pc[23]      ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.568      ;
; 0.921 ; IF_BLOCK:IF_BLOCK|pc[13]      ; IF_BLOCK:IF_BLOCK|pc_next[13] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.569      ;
; 0.921 ; IF_BLOCK:IF_BLOCK|pc[22]      ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.569      ;
; 0.921 ; IF_BLOCK:IF_BLOCK|pc[28]      ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; -0.500       ; 0.001      ; 0.570      ;
; 0.927 ; IF_BLOCK:IF_BLOCK|pc[8]       ; IF_BLOCK:IF_BLOCK|pc_next[8]  ; clk          ; clk         ; -0.500       ; 0.001      ; 0.576      ;
; 0.927 ; IF_BLOCK:IF_BLOCK|pc[30]      ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; -0.500       ; 0.001      ; 0.576      ;
; 0.971 ; IF_BLOCK:IF_BLOCK|pc[0]       ; IF_BLOCK:IF_BLOCK|pc_next[2]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.619      ;
; 0.990 ; IF_BLOCK:IF_BLOCK|pc[8]       ; IF_BLOCK:IF_BLOCK|adr_out[8]  ; clk          ; clk         ; -0.500       ; -0.001     ; 0.637      ;
; 1.005 ; IF_BLOCK:IF_BLOCK|pc[0]       ; IF_BLOCK:IF_BLOCK|pc_next[3]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.653      ;
; 1.039 ; IF_BLOCK:IF_BLOCK|pc[0]       ; IF_BLOCK:IF_BLOCK|pc_next[4]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.687      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[12]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[12]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[13]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[13]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[14]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[14]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[15]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[15]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[16]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[16]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[17]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[17]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[18]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[18]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[19]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[19]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[20]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[20]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[21]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[21]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[22]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[22]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[23]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[23]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[24]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[24]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[25]      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; adr_out[*]   ; clk        ; 3.868 ; 3.868 ; Rise       ; clk             ;
;  adr_out[0]  ; clk        ; 3.812 ; 3.812 ; Rise       ; clk             ;
;  adr_out[1]  ; clk        ; 3.714 ; 3.714 ; Rise       ; clk             ;
;  adr_out[2]  ; clk        ; 3.599 ; 3.599 ; Rise       ; clk             ;
;  adr_out[3]  ; clk        ; 3.842 ; 3.842 ; Rise       ; clk             ;
;  adr_out[4]  ; clk        ; 3.743 ; 3.743 ; Rise       ; clk             ;
;  adr_out[5]  ; clk        ; 3.761 ; 3.761 ; Rise       ; clk             ;
;  adr_out[6]  ; clk        ; 3.598 ; 3.598 ; Rise       ; clk             ;
;  adr_out[7]  ; clk        ; 3.852 ; 3.852 ; Rise       ; clk             ;
;  adr_out[8]  ; clk        ; 3.647 ; 3.647 ; Rise       ; clk             ;
;  adr_out[9]  ; clk        ; 3.638 ; 3.638 ; Rise       ; clk             ;
;  adr_out[10] ; clk        ; 3.744 ; 3.744 ; Rise       ; clk             ;
;  adr_out[11] ; clk        ; 3.602 ; 3.602 ; Rise       ; clk             ;
;  adr_out[12] ; clk        ; 3.744 ; 3.744 ; Rise       ; clk             ;
;  adr_out[13] ; clk        ; 3.630 ; 3.630 ; Rise       ; clk             ;
;  adr_out[14] ; clk        ; 3.783 ; 3.783 ; Rise       ; clk             ;
;  adr_out[15] ; clk        ; 3.803 ; 3.803 ; Rise       ; clk             ;
;  adr_out[16] ; clk        ; 3.795 ; 3.795 ; Rise       ; clk             ;
;  adr_out[17] ; clk        ; 3.867 ; 3.867 ; Rise       ; clk             ;
;  adr_out[18] ; clk        ; 3.724 ; 3.724 ; Rise       ; clk             ;
;  adr_out[19] ; clk        ; 3.723 ; 3.723 ; Rise       ; clk             ;
;  adr_out[20] ; clk        ; 3.614 ; 3.614 ; Rise       ; clk             ;
;  adr_out[21] ; clk        ; 3.816 ; 3.816 ; Rise       ; clk             ;
;  adr_out[22] ; clk        ; 3.790 ; 3.790 ; Rise       ; clk             ;
;  adr_out[23] ; clk        ; 3.643 ; 3.643 ; Rise       ; clk             ;
;  adr_out[24] ; clk        ; 3.843 ; 3.843 ; Rise       ; clk             ;
;  adr_out[25] ; clk        ; 3.745 ; 3.745 ; Rise       ; clk             ;
;  adr_out[26] ; clk        ; 3.652 ; 3.652 ; Rise       ; clk             ;
;  adr_out[27] ; clk        ; 3.763 ; 3.763 ; Rise       ; clk             ;
;  adr_out[28] ; clk        ; 3.868 ; 3.868 ; Rise       ; clk             ;
;  adr_out[29] ; clk        ; 3.858 ; 3.858 ; Rise       ; clk             ;
;  adr_out[30] ; clk        ; 3.867 ; 3.867 ; Rise       ; clk             ;
;  adr_out[31] ; clk        ; 3.766 ; 3.766 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; adr_out[*]   ; clk        ; 3.598 ; 3.598 ; Rise       ; clk             ;
;  adr_out[0]  ; clk        ; 3.812 ; 3.812 ; Rise       ; clk             ;
;  adr_out[1]  ; clk        ; 3.714 ; 3.714 ; Rise       ; clk             ;
;  adr_out[2]  ; clk        ; 3.599 ; 3.599 ; Rise       ; clk             ;
;  adr_out[3]  ; clk        ; 3.842 ; 3.842 ; Rise       ; clk             ;
;  adr_out[4]  ; clk        ; 3.743 ; 3.743 ; Rise       ; clk             ;
;  adr_out[5]  ; clk        ; 3.761 ; 3.761 ; Rise       ; clk             ;
;  adr_out[6]  ; clk        ; 3.598 ; 3.598 ; Rise       ; clk             ;
;  adr_out[7]  ; clk        ; 3.852 ; 3.852 ; Rise       ; clk             ;
;  adr_out[8]  ; clk        ; 3.647 ; 3.647 ; Rise       ; clk             ;
;  adr_out[9]  ; clk        ; 3.638 ; 3.638 ; Rise       ; clk             ;
;  adr_out[10] ; clk        ; 3.744 ; 3.744 ; Rise       ; clk             ;
;  adr_out[11] ; clk        ; 3.602 ; 3.602 ; Rise       ; clk             ;
;  adr_out[12] ; clk        ; 3.744 ; 3.744 ; Rise       ; clk             ;
;  adr_out[13] ; clk        ; 3.630 ; 3.630 ; Rise       ; clk             ;
;  adr_out[14] ; clk        ; 3.783 ; 3.783 ; Rise       ; clk             ;
;  adr_out[15] ; clk        ; 3.803 ; 3.803 ; Rise       ; clk             ;
;  adr_out[16] ; clk        ; 3.795 ; 3.795 ; Rise       ; clk             ;
;  adr_out[17] ; clk        ; 3.867 ; 3.867 ; Rise       ; clk             ;
;  adr_out[18] ; clk        ; 3.724 ; 3.724 ; Rise       ; clk             ;
;  adr_out[19] ; clk        ; 3.723 ; 3.723 ; Rise       ; clk             ;
;  adr_out[20] ; clk        ; 3.614 ; 3.614 ; Rise       ; clk             ;
;  adr_out[21] ; clk        ; 3.816 ; 3.816 ; Rise       ; clk             ;
;  adr_out[22] ; clk        ; 3.790 ; 3.790 ; Rise       ; clk             ;
;  adr_out[23] ; clk        ; 3.643 ; 3.643 ; Rise       ; clk             ;
;  adr_out[24] ; clk        ; 3.843 ; 3.843 ; Rise       ; clk             ;
;  adr_out[25] ; clk        ; 3.745 ; 3.745 ; Rise       ; clk             ;
;  adr_out[26] ; clk        ; 3.652 ; 3.652 ; Rise       ; clk             ;
;  adr_out[27] ; clk        ; 3.763 ; 3.763 ; Rise       ; clk             ;
;  adr_out[28] ; clk        ; 3.868 ; 3.868 ; Rise       ; clk             ;
;  adr_out[29] ; clk        ; 3.858 ; 3.858 ; Rise       ; clk             ;
;  adr_out[30] ; clk        ; 3.867 ; 3.867 ; Rise       ; clk             ;
;  adr_out[31] ; clk        ; 3.766 ; 3.766 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.469   ; 0.725 ; N/A      ; N/A     ; -1.941              ;
;  clk             ; -4.469   ; 0.725 ; N/A      ; N/A     ; -1.941              ;
; Design-wide TNS  ; -143.072 ; 0.0   ; 0.0      ; 0.0     ; -144.405            ;
;  clk             ; -143.072 ; 0.000 ; N/A      ; N/A     ; -144.405            ;
+------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; adr_out[*]   ; clk        ; 8.584 ; 8.584 ; Rise       ; clk             ;
;  adr_out[0]  ; clk        ; 8.500 ; 8.500 ; Rise       ; clk             ;
;  adr_out[1]  ; clk        ; 8.167 ; 8.167 ; Rise       ; clk             ;
;  adr_out[2]  ; clk        ; 7.782 ; 7.782 ; Rise       ; clk             ;
;  adr_out[3]  ; clk        ; 8.543 ; 8.543 ; Rise       ; clk             ;
;  adr_out[4]  ; clk        ; 8.194 ; 8.194 ; Rise       ; clk             ;
;  adr_out[5]  ; clk        ; 8.211 ; 8.211 ; Rise       ; clk             ;
;  adr_out[6]  ; clk        ; 7.780 ; 7.780 ; Rise       ; clk             ;
;  adr_out[7]  ; clk        ; 8.555 ; 8.555 ; Rise       ; clk             ;
;  adr_out[8]  ; clk        ; 7.827 ; 7.827 ; Rise       ; clk             ;
;  adr_out[9]  ; clk        ; 7.820 ; 7.820 ; Rise       ; clk             ;
;  adr_out[10] ; clk        ; 8.181 ; 8.181 ; Rise       ; clk             ;
;  adr_out[11] ; clk        ; 7.788 ; 7.788 ; Rise       ; clk             ;
;  adr_out[12] ; clk        ; 8.185 ; 8.185 ; Rise       ; clk             ;
;  adr_out[13] ; clk        ; 7.812 ; 7.812 ; Rise       ; clk             ;
;  adr_out[14] ; clk        ; 8.473 ; 8.473 ; Rise       ; clk             ;
;  adr_out[15] ; clk        ; 8.497 ; 8.497 ; Rise       ; clk             ;
;  adr_out[16] ; clk        ; 8.284 ; 8.284 ; Rise       ; clk             ;
;  adr_out[17] ; clk        ; 8.584 ; 8.584 ; Rise       ; clk             ;
;  adr_out[18] ; clk        ; 8.175 ; 8.175 ; Rise       ; clk             ;
;  adr_out[19] ; clk        ; 8.173 ; 8.173 ; Rise       ; clk             ;
;  adr_out[20] ; clk        ; 7.814 ; 7.814 ; Rise       ; clk             ;
;  adr_out[21] ; clk        ; 8.527 ; 8.527 ; Rise       ; clk             ;
;  adr_out[22] ; clk        ; 8.274 ; 8.274 ; Rise       ; clk             ;
;  adr_out[23] ; clk        ; 7.842 ; 7.842 ; Rise       ; clk             ;
;  adr_out[24] ; clk        ; 8.546 ; 8.546 ; Rise       ; clk             ;
;  adr_out[25] ; clk        ; 8.209 ; 8.209 ; Rise       ; clk             ;
;  adr_out[26] ; clk        ; 7.850 ; 7.850 ; Rise       ; clk             ;
;  adr_out[27] ; clk        ; 8.228 ; 8.228 ; Rise       ; clk             ;
;  adr_out[28] ; clk        ; 8.584 ; 8.584 ; Rise       ; clk             ;
;  adr_out[29] ; clk        ; 8.573 ; 8.573 ; Rise       ; clk             ;
;  adr_out[30] ; clk        ; 8.583 ; 8.583 ; Rise       ; clk             ;
;  adr_out[31] ; clk        ; 8.228 ; 8.228 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; adr_out[*]   ; clk        ; 3.598 ; 3.598 ; Rise       ; clk             ;
;  adr_out[0]  ; clk        ; 3.812 ; 3.812 ; Rise       ; clk             ;
;  adr_out[1]  ; clk        ; 3.714 ; 3.714 ; Rise       ; clk             ;
;  adr_out[2]  ; clk        ; 3.599 ; 3.599 ; Rise       ; clk             ;
;  adr_out[3]  ; clk        ; 3.842 ; 3.842 ; Rise       ; clk             ;
;  adr_out[4]  ; clk        ; 3.743 ; 3.743 ; Rise       ; clk             ;
;  adr_out[5]  ; clk        ; 3.761 ; 3.761 ; Rise       ; clk             ;
;  adr_out[6]  ; clk        ; 3.598 ; 3.598 ; Rise       ; clk             ;
;  adr_out[7]  ; clk        ; 3.852 ; 3.852 ; Rise       ; clk             ;
;  adr_out[8]  ; clk        ; 3.647 ; 3.647 ; Rise       ; clk             ;
;  adr_out[9]  ; clk        ; 3.638 ; 3.638 ; Rise       ; clk             ;
;  adr_out[10] ; clk        ; 3.744 ; 3.744 ; Rise       ; clk             ;
;  adr_out[11] ; clk        ; 3.602 ; 3.602 ; Rise       ; clk             ;
;  adr_out[12] ; clk        ; 3.744 ; 3.744 ; Rise       ; clk             ;
;  adr_out[13] ; clk        ; 3.630 ; 3.630 ; Rise       ; clk             ;
;  adr_out[14] ; clk        ; 3.783 ; 3.783 ; Rise       ; clk             ;
;  adr_out[15] ; clk        ; 3.803 ; 3.803 ; Rise       ; clk             ;
;  adr_out[16] ; clk        ; 3.795 ; 3.795 ; Rise       ; clk             ;
;  adr_out[17] ; clk        ; 3.867 ; 3.867 ; Rise       ; clk             ;
;  adr_out[18] ; clk        ; 3.724 ; 3.724 ; Rise       ; clk             ;
;  adr_out[19] ; clk        ; 3.723 ; 3.723 ; Rise       ; clk             ;
;  adr_out[20] ; clk        ; 3.614 ; 3.614 ; Rise       ; clk             ;
;  adr_out[21] ; clk        ; 3.816 ; 3.816 ; Rise       ; clk             ;
;  adr_out[22] ; clk        ; 3.790 ; 3.790 ; Rise       ; clk             ;
;  adr_out[23] ; clk        ; 3.643 ; 3.643 ; Rise       ; clk             ;
;  adr_out[24] ; clk        ; 3.843 ; 3.843 ; Rise       ; clk             ;
;  adr_out[25] ; clk        ; 3.745 ; 3.745 ; Rise       ; clk             ;
;  adr_out[26] ; clk        ; 3.652 ; 3.652 ; Rise       ; clk             ;
;  adr_out[27] ; clk        ; 3.763 ; 3.763 ; Rise       ; clk             ;
;  adr_out[28] ; clk        ; 3.868 ; 3.868 ; Rise       ; clk             ;
;  adr_out[29] ; clk        ; 3.858 ; 3.858 ; Rise       ; clk             ;
;  adr_out[30] ; clk        ; 3.867 ; 3.867 ; Rise       ; clk             ;
;  adr_out[31] ; clk        ; 3.766 ; 3.766 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 560      ; 32       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 560      ; 32       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Aug 05 22:56:57 2016
Info: Command: quartus_sta VLSI_Projekat -c CPU
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CPU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.469      -143.072 clk 
Info (332146): Worst-case hold slack is 1.241
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.241         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941      -144.405 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.316
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.316       -22.575 clk 
Info (332146): Worst-case hold slack is 0.725
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.725         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -97.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 423 megabytes
    Info: Processing ended: Fri Aug 05 22:57:00 2016
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


