# 數位邏輯設計 - Verilog實作

## 相關課程
國立臺北科技大學 譚巽言教授開設  
大學部電資學士班一年級 數位邏輯設計
**本人學期成績：99**

## 內容
1. 每一個資料夾都包括2個.v檔案(Verilog HDL)  
2. 每一個資料夾都包括1個.vcd檔案(呈現波型)  

題目 | 解答 |
|:-------:|:--------:|
| [or_and](/or_and/README.md) | [github page](/or_and) |
| [Circuit_Boolean_CA](/Circuit_Boolean_CA/README.md) | [github page](/Circuit_Boolean_CA) |
| [and_or_prop_delay](/and_or_prop_delay/README.md) | [github page](/and_or_prop_delay) |
| [UDP_02467](/UDP_02467/README.md) | [github page](/UDP_02467) |
| [Circuit_A](/Circuit_A/README.md) | [github page](/Circuit_A) |
| [Circuit_B](/Circuit_B/README.md) | [github page](/Circuit_B) |
| [Circuit_C](/Circuit_C/README.md) | [github page](/Circuit_C) |
| [UDP_02467](/UDP_02467_2/README.md) | [github page](/UDP_02467_2) |

[成果綜整 PDF](Verilog實作綜整.pdf)
