;036 001BDB66
!1  T64 [ r2 ]4 L D1 Y.R V5 O2 r128 @@3,2,1 E100,100,70,11,4 P52,14,5 g4. g+16 a+16 g+16 r32 g64 r64 g4~ g16 _V-4 g16 _V4 g8. f32 d+32 d8. < a+16 > d16 _V-4 d32 _V4 c64 r64 c4~ c16 _V-4 c32.~ c128 _V4 D0 O2 @@3,2,1 YLR V7 d+4. f16 g16 f16 r32 d+64 r64 d+4~ d+16 _V-4 d+16 _V4 d+8. d32 c32 < a+8. f16 a+16 _V-4 a+32 _V4 g64 r64 g4~ g16 _V-4 g16 _V4 EX @@5,0,1 O2 YLR [ [ O1 V3 YL. f32. r64 > V8 YLR f32. r64 ]3 O1 V3 YL. f32. r64 > V8 YLR d32. r64 ]2 @@5,1,2 [ [ O2 V2 YL. f32. r64 > V6 YLR f32. r64 ]3 O2 V2 YL. f32. r64 > V6 YLR d32. r64 ]2 V6 O2 @@3,1,2 [ YLR r16. d+64 r64 d+4 _V-4 Y.R d+16 YL. d+16 _V4 ]2 YLR r16 d+16~ d+16 g32 > c32 < a+8. f32 _V-4 f32 _V4 a+32 _V-4 a+32 _V4 r32 > c64 r64 c4 _V-4 Y.R c16 YL. c16 _V4 YLR PX r16. c64 r64 c8. d32 d+32 d32 _V-4 d32 _V4 c32 _V-4 c32 _V4 d+16 r32 f32 d+8 _V-4 d+16 _V4 c16 d+16 g16 V5 r16 > c32 d32 c32 r32 < g32 r32 a+16. f32 d32 r32 a+32 _V-4 a+32 _V4 g32 _V-4 g32 r32 _V4 c32 g4~ g16 _V-4 Y.R g32 YL. g32 _V4 YLR @@5,0,1 O2 YLR [ [ O1 V3 YL. f32. r64 > V8 YLR f32. r64 ]3 O1 V3 YL. f32. r64 > V8 YLR d32. r64 ]2 @@5,1,2 [ [ O2 V2 YL. f32. r64 > V6 YLR f32. r64 ]3 O2 V2 YL. f32. r64 > V6 YLR d32. r64 ]2 D1 Y.R V5 O2 r128 @@3,2,1 E100,100,70,11,4 P52,14,5 g4. g+16 a+16 g+16 r32 g64 r64 g4~ g16 _V-4 g16 _V4 g8. f32 d+32 d8. < a+16 > d16 _V-4 d32 _V4 c64 r64 c4~ c16 _V-4 c32.~ c128 _V4 D0 O3 @@3,2,1 YLR V7 P52,18,3 d+4. f16 g16 f16 r32 d+64 r64 d+4~ d+16 _V-4 d+16 _V4 [ d+8. d32 c32 < a+8. f16 a+16 _V-4 a+32 _V4 g64 r64 g4~ g16 _V-4 g16 _V4 > ]2 [ r2 ]5 
!2  [ r2 ]4 L [ V8 O2 YLR @@3,2,1 P52,14,5 E95,95,70,35,18 g4. g+16 a+16 g+16 r32 g64 r64 g4~ g16 _V-4 g16 _V4 g8. f32 d+32 d8. < a+16 > d16 _V-4 d32 _V4 c64 r64 c4~ c16 _V-4 c16 _V4 ]2 EX @@5,0,1 [ [ O1 V3 YL. a+32. r64 > V8 YLR a+32. r64 ]3 O1 V3 YL. a+32. r64 > V8 YLR g32. r64 ]2 @@5,1,2 [ [ O2 V2 YL. a+32. r64 > V6 YLR a+32. r64 ]3 O2 V2 YL. a+32. r64 > V6 YLR g32. r64 ]2 V6 O2 @@3,1,2 [ YLR r16. g64 r64 g4 _V-4 Y.R g16 YL. g16 _V4 ]2 YLR r16 g16~ g16 > c32 d+32 d8. < a+32 _V-4 a+32 _V4 > d32 _V-4 d32 _V4 r32 d+64 r64 d+4 _V-4 Y.R d+16 YL. d+16 _V4 YLR PX r16. d+64 r64 d+8. f32 g32 f32 _V-4 f32 _V4 d+32 _V-4 d+32 _V4 g16 r32 g+32 g8 _V-4 g16 _V4 d+16 g16 > c16 V5 r16 d+32 f32 d+32 r32 c32 r32 d16. c32 < a+32 r32 > d32 _V-4 d32 _V4 c32 _V-4 c32 r32 _V4 < g32 > c4~ c16 _V-4 Y.R c32 YL. c32 _V4 YLR @@5,0,1 [ [ O1 V3 YL. a+32. r64 > V8 YLR a+32. r64 ]3 O1 V3 YL. a+32. r64 > V8 YLR g32. r64 ]2 @@5,1,2 [ [ O2 V2 YL. a+32. r64 > V6 YLR a+32. r64 ]3 O2 V2 YL. a+32. r64 > V6 YLR g32. r64 ]2 V6 O2 YLR @@3,2,1 P52,14,5 g4. g+16 a+16 g+16 r32 g64 r64 g4~ g16 _V-4 g16 _V4 g8. f32 d+32 d8. < a+16 > d16 _V-4 d32 _V4 c64 r64 c4~ c16 _V-4 c16 _V4 V6 O3 YLR @@3,1,2 P52,18,3 g4. g+16 a+16 g+16 r32 g64 r64 g4~ g16 _V-4 g16 _V4 g8. f32 d+32 d8. < a+16 > d16 _V-4 d32 _V4 c64 r64 c4~ c16 _V-4 c16 _V4 g8. f32 d+32 d8. < a+16 > d16 _V-4 d32 _V4 c64 r64 c4~ c16 _V-4 c16 _V4 [ r2 ]5 
!3  `9F00 `AE00 @A0 V3 O1 [ c16 r16 < g16 r16 > ]8 L [ [ c16 r16 < g16 r16 > ]4 < [ [ g+16 r16 ]2 H> H> ]2 H0 > [ c16 r16 < g16 r16 > ]2 ]2 [ [ c16 r16 ]3 c16 < g16 > ]4 V3 O1 [ [ c16 r16 < g16 r16 > ]4 < [ [ g+16 r16 ]2 H> H> ]2 H0 > [ c16 r16 < g16 r16 > ]2 ]2 [ [ c16 r16 ]3 c16 < g16 > ]4 V3 O1 [ [ c16 r16 < g16 r16 > ]4 < [ [ g+16 r16 ]2 H> H> ]2 H0 > [ c16 r16 < g16 r16 > ]2 ]2 < [ [ g+16 r16 ]2 H> H> ]2 H0 > [ c16 r16 < g16 r16 > ]4 [ r2 ]4 
!4  [ @3 x16 @4 x32 x32 @3 x16 @4 x16 @3 x16 @4 x16 @3 x32 @4 x32 x32 x32 ]4 L @8 x8 @3 x16 @4 x16 @3 x16 @4 x16 @3 x32 @4 x32 x32 x32 [ @3 x16 @4 x32 x32 @3 x16 @4 x16 @3 x16 @4 x16 @3 x32 @4 x32 x32 x32 ]3 @8 x8 @3 x16 @4 x16 @3 x16 @4 x16 @3 x32 @4 x32 x32 x32 [ @3 x16 @4 x32 x32 @3 x16 @4 x16 @3 x16 @4 x16 @3 x32 @4 x32 x32 x32 ]3 [ @8 x8 @3 x16 @4 x16 @3 x16 @4 x16 @3 x32 @4 x32 x32 x32 ]3 @8 x8 @3 x16 @4 x16 @3 x16 @4 x16 @3 x32 @4 x32 @3 x32 x32 @8 x8 @3 x16 @4 x16 @3 x16 @4 x16 @3 x32 @4 x32 x32 x32 [ @3 x16 @4 x32 x32 @3 x16 @4 x16 @3 x16 @4 x16 @3 x32 @4 x32 x32 x32 ]3 @8 x8 @3 x16 @4 x16 @3 x16 @4 x16 @3 x32 @4 x32 x32 x32 [ @3 x16 @4 x32 x32 @3 x16 @4 x16 @3 x16 @4 x16 @3 x32 @4 x32 x32 x32 ]3 [ @8 x8 @3 x16 @4 x16 @3 x16 @4 x16 @3 x32 @4 x32 x32 x32 ]3 @8 x8 @3 x16 @4 x16 @3 x16 @4 x16 @3 x32 @4 x32 @3 x32 x32 @8 x8 @3 x16 @4 x16 @3 x16 @4 x16 @3 x32 @4 x32 x32 x32 [ @3 x16 @4 x32 x32 @3 x16 @4 x16 @3 x16 @4 x16 @3 x32 @4 x32 x32 x32 ]3 @8 x8 @3 x16 @4 x16 @3 x16 @4 x16 @3 x32 @4 x32 x32 x32 [ @3 x16 @4 x32 x32 @3 x16 @4 x16 @3 x16 @4 x16 @3 x32 @4 x32 x32 x32 ]3 [ @3 x16 @4 x32 x32 @3 x16 @4 x16 @3 x16 @4 x16 @3 x32 @4 x32 x32 x32 ]3 @8 x8 @3 x16 @4 x16 @3 x16 @4 x16 @3 x32 @4 x32 x32 x32 [ @3 x16 @4 x32 x32 @3 x16 @4 x16 @3 x16 @4 x16 @3 x32 @4 x32 x32 x32 ]3 
!5  [ @4 V1 O2 c16 @24 O2 V0 c32 c32 @4 O1 V1 g16 @24 O2 V0 c32 c32 ]4 [ @4 V0 O2 c16 @24 O2 c32 c32 @4 O1 g16 @24 O2 c32 c32 ]3 @4 V0 O2 c16 @24 O2 c32 c32 @4 O1 V1 g16 g32 g32 L [ [ @4 V1 O2 c16 @24 O2 V0 c32 c32 @4 O1 V1 g16 @24 O2 V0 c32 c32 ]4 [ @4 V1 O1 g+16 @24 O2 V0 c32 c32 ]2 [ @4 V1 O1 a+16 @24 O2 V0 c32 c32 ]2 [ @4 V1 O2 c16 @24 O2 V0 c32 c32 @4 O1 V1 g16 @24 O2 V0 c32 c32 ]2 ]2 [ [ @4 V1 O2 c16 @24 O2 V0 c32 c32 ]3 @4 O2 V1 c16 < g16 ]3 [ @4 V0 O2 c16 @24 O2 c32 c32 ]2 @4 V1 O2 c32 @24 O2 c32 c32 c32 @4 O2 c16 < g16 [ [ @4 V1 O2 c16 @24 O2 V0 c32 c32 @4 O1 V1 g16 @24 O2 V0 c32 c32 ]4 [ @4 V1 O1 g+16 @24 O2 V0 c32 c32 ]2 [ @4 V1 O1 a+16 @24 O2 V0 c32 c32 ]2 [ @4 V1 O2 c16 @24 O2 V0 c32 c32 @4 O1 V1 g16 @24 O2 V0 c32 c32 ]2 ]2 [ [ @4 V1 O2 c16 @24 O2 V0 c32 c32 ]3 @4 O2 V1 c16 < g16 ]3 [ @4 V0 O2 c16 @24 O2 c32 c32 ]2 @4 V1 O2 c32 @24 O2 c32 c32 c32 @4 O2 c16 < g16 [ [ @4 V0 O2 c16 @24 O2 V0 c32 c32 @4 O1 V0 g16 @24 O2 V0 c32 c32 ]4 [ @4 V0 O1 g+16 @24 O2 V0 c32 c32 ]2 [ @4 V0 O1 a+16 @24 O2 V0 c32 c32 ]2 [ @4 V0 O2 c16 @24 O2 V0 c32 c32 @4 O1 V0 g16 @24 O2 V0 c32 c32 ]2 ]2 [ @4 V0 O1 g+16 @24 O2 V0 c32 c32 ]2 [ @4 V0 O1 a+16 @24 O2 V0 c32 c32 ]2 [ @4 V0 O2 c16 @24 O2 V0 c32 c32 @4 O1 V0 g16 @24 O2 V0 c32 c32 ]4 [ [ @4 V1 O2 c16 @24 O2 V0 c32 c32 ]3 @4 O2 V1 c16 < g16 ]3 [ @4 V1 O2 c16 @24 O2 V0 c32 c32 ]3 @4 O1 V1 g16 g32 g32 
!6  [ r2 ]4 L [ r2 ]4 @3 O1 Y.R V1 r16. g64 r64 @3 W0,30,5 g4 V0 YL. g16 Y.R g16 YL. V1 r16. g64 r64 @3 W0,30,5 g4 V0 Y.R g16 YL. g16 YLR V1 r16. g64 r64 @3 W0,30,5 g8 f8 a+8 g4. @8 O2 d32 d+32 f32 g32 @25 V1 [ [ O1 V0 YL. c32. r64 > V1 YLR c32. r64 ]3 O1 V0 YL. c32. r64 V1 YLR g32. r64 ]2 @25 [ [ O1 V0 YL. c32. r64 > V1 YLR c32. r64 ]3 O1 V0 YL. c32. r64 V1 YLR g32. r64 ]2 O1 @3 W0,30,5 V1 g4. g+16 a+16 g+32 r16 g32 g4~ g16 V0 g16 V1 g8. f32 d+32 d8. < a+16 > d16 V0 d32 V1 c64 r64 c4~ c16 V0 c16 V1 g4. g+16 a+16 g+32 r16 g32 g4~ g16 V0 g16 V1 g8. > c32 d+32 d8. < a+16 > d16 V0 d32 V1 c64 r64 c4 @8 O2 d32 d+32 f32 g32 @25 V1 [ [ O1 V0 YL. c32. r64 > V1 YLR c32. r64 ]3 O1 V0 YL. c32. r64 V1 YLR g32. r64 ]2 @25 [ [ O1 V0 YL. c32. r64 > V1 YLR c32. r64 ]3 O1 V0 YL. c32. r64 V1 YLR g32. r64 ]2 @43 O1 V1 [ [ Y.R g32 g+32 g32 f32 YLR d+32 f32 d+32 d32 c32 d32 c32 < a+32 YL. g+32 a+32 g+32 g32 > ]2 < g+32 g32 g+32 a+32 > YLR c32 < a+32 > c32 d32 d+32 d32 d+32 f32 Y.R g32 f32 g32 g+32 g32 g+32 g32 f32 YLR d+32 f32 d+32 d32 c32 d32 c32 < a+32 YL. g+32 a+32 g+32 g32 O2 ]2 O1 g+32 g32 g+32 a+32 > YLR c32 < a+32 > c32 d32 d+32 d32 d+32 f32 Y.R g32 f32 g32 g+32 g32 g+32 g32 f32 YLR d+32 f32 d+32 d32 c32 d32 c32 < a+32 YL. g+32 a+32 g+32 g32 YLR g32 g+32 g32 f32 d+32 f32 d+32 d32 c32 d32 c32 < a+32 g+32 a+32 g+32 g32 [ r2 ]4 
