Fitter report for eBike
Wed Apr 30 17:45:28 2025
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed Apr 30 17:45:28 2025       ;
; Quartus Prime Version              ; 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Revision Name                      ; eBike                                       ;
; Top-level Entity Name              ; eBike                                       ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE22F17C6                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 1,365 / 22,320 ( 6 % )                      ;
;     Total combinational functions  ; 1,279 / 22,320 ( 6 % )                      ;
;     Dedicated logic registers      ; 609 / 22,320 ( 3 % )                        ;
; Total registers                    ; 609                                         ;
; Total pins                         ; 25 / 154 ( 16 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 39 / 608,256 ( < 1 % )                      ;
; Embedded Multiplier 9-bit elements ; 5 / 132 ( 4 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.28        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.4%      ;
;     Processor 3            ;   2.3%      ;
;     Processor 4            ;   2.2%      ;
;     Processor 5            ;   2.0%      ;
;     Processor 6            ;   2.0%      ;
;     Processor 7            ;   1.8%      ;
;     Processor 8            ;   1.8%      ;
;     Processors 9-16        ;   1.7%      ;
+----------------------------+-------------+


+-------------------------------------------+
; I/O Assignment Warnings                   ;
+-----------+-------------------------------+
; Pin Name  ; Reason                        ;
+-----------+-------------------------------+
; A2D_SS_n  ; Missing drive strength        ;
; A2D_SCLK  ; Missing drive strength        ;
; A2D_MOSI  ; Missing drive strength        ;
; highGrn   ; Missing drive strength        ;
; lowGrn    ; Missing drive strength        ;
; highYlw   ; Missing drive strength        ;
; lowYlw    ; Missing drive strength        ;
; highBlu   ; Missing drive strength        ;
; lowBlu    ; Missing drive strength        ;
; inertSS_n ; Missing drive strength        ;
; inertSCLK ; Missing drive strength        ;
; inertMOSI ; Missing drive strength        ;
; TX        ; Missing drive strength        ;
; LED[0]    ; Missing drive strength        ;
; LED[1]    ; Missing drive strength        ;
; tgglMd    ; Incomplete set of assignments ;
+-----------+-------------------------------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Location     ;                ;              ; LED[2]     ; PIN_D1        ; QSF Assignment ;
; Location     ;                ;              ; LED[3]     ; PIN_F3        ; QSF Assignment ;
; Location     ;                ;              ; LED[4]     ; PIN_B1        ; QSF Assignment ;
; Location     ;                ;              ; LED[5]     ; PIN_L3        ; QSF Assignment ;
; Location     ;                ;              ; setting[0] ; PIN_A15       ; QSF Assignment ;
; Location     ;                ;              ; setting[1] ; PIN_A13       ; QSF Assignment ;
; I/O Standard ; eBike          ;              ; LED[2]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; eBike          ;              ; LED[3]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; eBike          ;              ; LED[4]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; eBike          ;              ; LED[5]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; eBike          ;              ; setting[0] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; eBike          ;              ; setting[1] ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1966 ) ; 0.00 % ( 0 / 1966 )        ; 0.00 % ( 0 / 1966 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1966 ) ; 0.00 % ( 0 / 1966 )        ; 0.00 % ( 0 / 1966 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1958 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 8 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/irish/Computer Electronic Year 4/UW_Madison/ECE551/project/ECE551/project/Controller/eBike.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 1,365 / 22,320 ( 6 % )  ;
;     -- Combinational with no register       ; 756                     ;
;     -- Register only                        ; 86                      ;
;     -- Combinational with a register        ; 523                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 377                     ;
;     -- 3 input functions                    ; 527                     ;
;     -- <=2 input functions                  ; 375                     ;
;     -- Register only                        ; 86                      ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 725                     ;
;     -- arithmetic mode                      ; 554                     ;
;                                             ;                         ;
; Total registers*                            ; 609 / 23,018 ( 3 % )    ;
;     -- Dedicated logic registers            ; 609 / 22,320 ( 3 % )    ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 108 / 1,395 ( 8 % )     ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 25 / 154 ( 16 % )       ;
;     -- Clock pins                           ; 5 / 7 ( 71 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 2                       ;
; M9Ks                                        ; 1 / 66 ( 2 % )          ;
; Total block memory bits                     ; 39 / 608,256 ( < 1 % )  ;
; Total block memory implementation bits      ; 9,216 / 608,256 ( 2 % ) ;
; Embedded Multiplier 9-bit elements          ; 5 / 132 ( 4 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 2 / 20 ( 10 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 1.4% / 1.4% / 1.4%      ;
; Peak interconnect usage (total/H/V)         ; 8.2% / 8.4% / 7.9%      ;
; Maximum fan-out                             ; 611                     ;
; Highest non-global fan-out                  ; 68                      ;
; Total fan-out                               ; 6163                    ;
; Average fan-out                             ; 3.06                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1365 / 22320 ( 6 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 756                  ; 0                              ;
;     -- Register only                        ; 86                   ; 0                              ;
;     -- Combinational with a register        ; 523                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 377                  ; 0                              ;
;     -- 3 input functions                    ; 527                  ; 0                              ;
;     -- <=2 input functions                  ; 375                  ; 0                              ;
;     -- Register only                        ; 86                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 725                  ; 0                              ;
;     -- arithmetic mode                      ; 554                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 609                  ; 0                              ;
;     -- Dedicated logic registers            ; 609 / 22320 ( 3 % )  ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 108 / 1395 ( 8 % )   ; 0 / 1395 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 25                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 5 / 132 ( 4 % )      ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 39                   ; 0                              ;
; Total RAM block bits                        ; 9216                 ; 0                              ;
; M9K                                         ; 1 / 66 ( 1 % )       ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 2 / 24 ( 8 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 6267                 ; 4                              ;
;     -- Registered Connections               ; 2203                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 10                   ; 0                              ;
;     -- Output Ports                         ; 15                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; A2D_MISO  ; A9    ; 7        ; 25           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; RST_n     ; J15   ; 5        ; 53           ; 14           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; cadence   ; G16   ; 6        ; 53           ; 20           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; clk       ; R8    ; 3        ; 27           ; 0            ; 21           ; 611                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; hallBlu   ; M16   ; 5        ; 53           ; 17           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; hallGrn   ; E15   ; 6        ; 53           ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; hallYlw   ; E16   ; 6        ; 53           ; 17           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; inertINT  ; F14   ; 6        ; 53           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; inertMISO ; F16   ; 6        ; 53           ; 21           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; tgglMd    ; E1    ; 1        ; 0            ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; A2D_MOSI  ; B10   ; 7        ; 34           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; A2D_SCLK  ; B14   ; 7        ; 45           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; A2D_SS_n  ; A10   ; 7        ; 34           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[0]    ; B13   ; 7        ; 49           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1]    ; A11   ; 7        ; 40           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TX        ; G15   ; 6        ; 53           ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; highBlu   ; C15   ; 6        ; 53           ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; highGrn   ; A14   ; 7        ; 47           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; highYlw   ; C14   ; 7        ; 51           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; inertMOSI ; F15   ; 6        ; 53           ; 22           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; inertSCLK ; D14   ; 7        ; 51           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; inertSS_n ; D15   ; 6        ; 53           ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lowBlu    ; D16   ; 6        ; 53           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lowGrn    ; B16   ; 6        ; 53           ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lowYlw    ; C16   ; 6        ; 53           ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R9p, DEV_CLRn                   ; Use as regular IO        ; RST_n                   ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; G16      ; DIFFIO_R5n, INIT_DONE                  ; Use as regular IO        ; cadence                 ; Dual Purpose Pin          ;
; G15      ; DIFFIO_R5p, CRC_ERROR                  ; Use as regular IO        ; TX                      ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R4n, nCEO                       ; Use as programming pin   ; inertMISO               ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R4p, CLKUSR                     ; Use as regular IO        ; inertMOSI               ; Dual Purpose Pin          ;
; D16      ;                                        ; Use as regular IO        ; lowBlu                  ; Dual Purpose Pin          ;
; D15      ; PADD23                                 ; Use as regular IO        ; inertSS_n               ; Dual Purpose Pin          ;
; C16      ; DIFFIO_R1n, PADD20, DQS2R/CQ3R,CDPCLK5 ; Use as regular IO        ; lowYlw                  ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T16n, PADD5                     ; Use as regular IO        ; A2D_SS_n                ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T16p, PADD6                     ; Use as regular IO        ; A2D_MOSI                ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 14 ( 36 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 1 / 25 ( 4 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 20 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 2 / 18 ( 11 % )  ; 3.3V          ; --           ;
; 6        ; 12 / 13 ( 92 % ) ; 3.3V          ; --           ;
; 7        ; 9 / 24 ( 38 % )  ; 3.3V          ; --           ;
; 8        ; 0 / 24 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; A2D_MISO                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 198        ; 7        ; A2D_SS_n                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 188        ; 7        ; LED[1]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 181        ; 7        ; highGrn                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; A2D_MOSI                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; LED[0]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 182        ; 7        ; A2D_SCLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; lowGrn                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; highYlw                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 174        ; 6        ; highBlu                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ; 173        ; 6        ; lowYlw                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; inertSCLK                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 170        ; 6        ; inertSS_n                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 169        ; 6        ; lowBlu                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 26         ; 1        ; tgglMd                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; hallGrn                                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E16      ; 150        ; 6        ; hallYlw                                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; inertINT                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F15      ; 163        ; 6        ; inertMOSI                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 162        ; 6        ; inertMISO                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; TX                                                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 159        ; 6        ; cadence                                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; RST_n                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; hallBlu                                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; clk                                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                       ; Entity Name         ; Library Name ;
+------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |eBike                                               ; 1365 (1)    ; 609 (0)                   ; 0 (0)         ; 39          ; 1    ; 5            ; 1       ; 2         ; 25   ; 0            ; 756 (1)      ; 86 (0)            ; 523 (0)          ; |eBike                                                                                                                                                                                    ; eBike               ; work         ;
;    |A2D_intf:u_A2D_intf|                             ; 115 (71)    ; 92 (61)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (10)      ; 21 (21)           ; 71 (40)          ; |eBike|A2D_intf:u_A2D_intf                                                                                                                                                                ; A2D_intf            ; work         ;
;       |SPI_mnrch:spi_inst|                           ; 44 (44)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 31 (31)          ; |eBike|A2D_intf:u_A2D_intf|SPI_mnrch:spi_inst                                                                                                                                             ; SPI_mnrch           ; work         ;
;    |PB_intf:u_PB_intf|                               ; 7 (3)       ; 5 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 5 (2)            ; |eBike|PB_intf:u_PB_intf                                                                                                                                                                  ; PB_intf             ; work         ;
;       |PB_rise:PB_rise|                              ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |eBike|PB_intf:u_PB_intf|PB_rise:PB_rise                                                                                                                                                  ; PB_rise             ; work         ;
;    |PID:u_PID|                                       ; 111 (99)    ; 57 (51)                   ; 0 (0)         ; 39          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (48)      ; 2 (0)             ; 55 (51)          ; |eBike|PID:u_PID                                                                                                                                                                          ; PID                 ; work         ;
;       |altshift_taps:D_1_rtl_0|                      ; 12 (0)      ; 6 (0)                     ; 0 (0)         ; 39          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 2 (0)             ; 4 (0)            ; |eBike|PID:u_PID|altshift_taps:D_1_rtl_0                                                                                                                                                  ; altshift_taps       ; work         ;
;          |shift_taps_o5n:auto_generated|             ; 12 (4)      ; 6 (3)                     ; 0 (0)         ; 39          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (1)        ; 2 (2)             ; 4 (1)            ; |eBike|PID:u_PID|altshift_taps:D_1_rtl_0|shift_taps_o5n:auto_generated                                                                                                                    ; shift_taps_o5n      ; work         ;
;             |altsyncram_r861:altsyncram4|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 39          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |eBike|PID:u_PID|altshift_taps:D_1_rtl_0|shift_taps_o5n:auto_generated|altsyncram_r861:altsyncram4                                                                                        ; altsyncram_r861     ; work         ;
;             |cntr_6pf:cntr1|                         ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |eBike|PID:u_PID|altshift_taps:D_1_rtl_0|shift_taps_o5n:auto_generated|cntr_6pf:cntr1                                                                                                     ; cntr_6pf            ; work         ;
;             |cntr_p8h:cntr5|                         ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |eBike|PID:u_PID|altshift_taps:D_1_rtl_0|shift_taps_o5n:auto_generated|cntr_p8h:cntr5                                                                                                     ; cntr_p8h            ; work         ;
;    |brushless:u_brushless|                           ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 16 (16)          ; |eBike|brushless:u_brushless                                                                                                                                                              ; brushless           ; work         ;
;    |inert_intf:u_inert_intf|                         ; 454 (103)   ; 213 (106)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 241 (19)     ; 40 (38)           ; 173 (35)         ; |eBike|inert_intf:u_inert_intf                                                                                                                                                            ; inert_intf          ; work         ;
;       |SPI_mnrch:spi_inst|                           ; 41 (41)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 31 (31)          ; |eBike|inert_intf:u_inert_intf|SPI_mnrch:spi_inst                                                                                                                                         ; SPI_mnrch           ; work         ;
;       |inertial_integrator:inert_ingtr_inst|         ; 321 (177)   ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 212 (82)     ; 2 (2)             ; 107 (93)         ; |eBike|inert_intf:u_inert_intf|inertial_integrator:inert_ingtr_inst                                                                                                                       ; inertial_integrator ; work         ;
;          |lpm_mult:Mult0|                            ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 3 (0)            ; |eBike|inert_intf:u_inert_intf|inertial_integrator:inert_ingtr_inst|lpm_mult:Mult0                                                                                                        ; lpm_mult            ; work         ;
;             |multcore:mult_core|                     ; 72 (44)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (41)      ; 0 (0)             ; 3 (3)            ; |eBike|inert_intf:u_inert_intf|inertial_integrator:inert_ingtr_inst|lpm_mult:Mult0|multcore:mult_core                                                                                     ; multcore            ; work         ;
;                |mpar_add:padder|                     ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |eBike|inert_intf:u_inert_intf|inertial_integrator:inert_ingtr_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                     ; mpar_add            ; work         ;
;                   |lpm_add_sub:adder[0]|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |eBike|inert_intf:u_inert_intf|inertial_integrator:inert_ingtr_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                ; lpm_add_sub         ; work         ;
;                      |add_sub_k9h:auto_generated|    ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |eBike|inert_intf:u_inert_intf|inertial_integrator:inert_ingtr_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_k9h:auto_generated                     ; add_sub_k9h         ; work         ;
;                   |lpm_add_sub:adder[1]|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |eBike|inert_intf:u_inert_intf|inertial_integrator:inert_ingtr_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                ; lpm_add_sub         ; work         ;
;                      |add_sub_ekh:auto_generated|    ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |eBike|inert_intf:u_inert_intf|inertial_integrator:inert_ingtr_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ekh:auto_generated                     ; add_sub_ekh         ; work         ;
;          |lpm_mult:Mult1|                            ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 11 (0)           ; |eBike|inert_intf:u_inert_intf|inertial_integrator:inert_ingtr_inst|lpm_mult:Mult1                                                                                                        ; lpm_mult            ; work         ;
;             |multcore:mult_core|                     ; 72 (44)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (36)      ; 0 (0)             ; 11 (8)           ; |eBike|inert_intf:u_inert_intf|inertial_integrator:inert_ingtr_inst|lpm_mult:Mult1|multcore:mult_core                                                                                     ; multcore            ; work         ;
;                |mpar_add:padder|                     ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 3 (0)            ; |eBike|inert_intf:u_inert_intf|inertial_integrator:inert_ingtr_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                     ; mpar_add            ; work         ;
;                   |lpm_add_sub:adder[0]|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 3 (0)            ; |eBike|inert_intf:u_inert_intf|inertial_integrator:inert_ingtr_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                ; lpm_add_sub         ; work         ;
;                      |add_sub_k9h:auto_generated|    ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 3 (3)            ; |eBike|inert_intf:u_inert_intf|inertial_integrator:inert_ingtr_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_k9h:auto_generated                     ; add_sub_k9h         ; work         ;
;                   |lpm_add_sub:adder[1]|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |eBike|inert_intf:u_inert_intf|inertial_integrator:inert_ingtr_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                ; lpm_add_sub         ; work         ;
;                      |add_sub_ekh:auto_generated|    ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |eBike|inert_intf:u_inert_intf|inertial_integrator:inert_ingtr_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ekh:auto_generated                     ; add_sub_ekh         ; work         ;
;    |mtr_drv:u_mtr_drv|                               ; 66 (6)      ; 46 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 4 (0)             ; 42 (6)           ; |eBike|mtr_drv:u_mtr_drv                                                                                                                                                                  ; mtr_drv             ; work         ;
;       |PWM:PWM|                                      ; 27 (27)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 1 (1)             ; 12 (12)          ; |eBike|mtr_drv:u_mtr_drv|PWM:PWM                                                                                                                                                          ; PWM                 ; work         ;
;       |nonoverlap:NO_OVERLAP_BLU|                    ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 8 (8)            ; |eBike|mtr_drv:u_mtr_drv|nonoverlap:NO_OVERLAP_BLU                                                                                                                                        ; nonoverlap          ; work         ;
;       |nonoverlap:NO_OVERLAP_GRN|                    ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 8 (8)            ; |eBike|mtr_drv:u_mtr_drv|nonoverlap:NO_OVERLAP_GRN                                                                                                                                        ; nonoverlap          ; work         ;
;       |nonoverlap:NO_OVERLAP_YLW|                    ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 8 (8)            ; |eBike|mtr_drv:u_mtr_drv|nonoverlap:NO_OVERLAP_YLW                                                                                                                                        ; nonoverlap          ; work         ;
;    |reset_synch:u_rst_synch|                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |eBike|reset_synch:u_rst_synch                                                                                                                                                            ; reset_synch         ; work         ;
;    |sensorCondition:u_sensorCondition|               ; 605 (142)   ; 169 (36)                  ; 0 (0)         ; 0           ; 0    ; 5            ; 1       ; 2         ; 0    ; 0            ; 415 (95)     ; 9 (5)             ; 181 (36)         ; |eBike|sensorCondition:u_sensorCondition                                                                                                                                                  ; sensorCondition     ; work         ;
;       |cadence_LU:u_LU|                              ; 26 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 3 (3)            ; |eBike|sensorCondition:u_sensorCondition|cadence_LU:u_LU                                                                                                                                  ; cadence_LU          ; work         ;
;       |cadence_filt:u_filt|                          ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 3 (3)            ; |eBike|sensorCondition:u_sensorCondition|cadence_filt:u_filt                                                                                                                              ; cadence_filt        ; work         ;
;       |cadence_meas:u_meas|                          ; 50 (50)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 1 (1)             ; 32 (32)          ; |eBike|sensorCondition:u_sensorCondition|cadence_meas:u_meas                                                                                                                              ; cadence_meas        ; work         ;
;       |desiredDrive:desiredDrive|                    ; 200 (54)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 5            ; 1       ; 2         ; 0    ; 0            ; 194 (52)     ; 0 (0)             ; 6 (2)            ; |eBike|sensorCondition:u_sensorCondition|desiredDrive:desiredDrive                                                                                                                        ; desiredDrive        ; work         ;
;          |incline_sat:sat1|                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |eBike|sensorCondition:u_sensorCondition|desiredDrive:desiredDrive|incline_sat:sat1                                                                                                       ; incline_sat         ; work         ;
;          |lpm_mult:Mult0|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |eBike|sensorCondition:u_sensorCondition|desiredDrive:desiredDrive|lpm_mult:Mult0                                                                                                         ; lpm_mult            ; work         ;
;             |mult_ibt:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |eBike|sensorCondition:u_sensorCondition|desiredDrive:desiredDrive|lpm_mult:Mult0|mult_ibt:auto_generated                                                                                 ; mult_ibt            ; work         ;
;          |lpm_mult:Mult1|                            ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |eBike|sensorCondition:u_sensorCondition|desiredDrive:desiredDrive|lpm_mult:Mult1                                                                                                         ; lpm_mult            ; work         ;
;             |mult_lbt:auto_generated|                ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |eBike|sensorCondition:u_sensorCondition|desiredDrive:desiredDrive|lpm_mult:Mult1|mult_lbt:auto_generated                                                                                 ; mult_lbt            ; work         ;
;          |lpm_mult:Mult2|                            ; 136 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 132 (0)      ; 0 (0)             ; 4 (0)            ; |eBike|sensorCondition:u_sensorCondition|desiredDrive:desiredDrive|lpm_mult:Mult2                                                                                                         ; lpm_mult            ; work         ;
;             |multcore:mult_core|                     ; 136 (80)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 132 (78)     ; 0 (0)             ; 4 (2)            ; |eBike|sensorCondition:u_sensorCondition|desiredDrive:desiredDrive|lpm_mult:Mult2|multcore:mult_core                                                                                      ; multcore            ; work         ;
;                |mpar_add:padder|                     ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (0)       ; 0 (0)             ; 2 (0)            ; |eBike|sensorCondition:u_sensorCondition|desiredDrive:desiredDrive|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add            ; work         ;
;                   |lpm_add_sub:adder[0]|             ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 2 (0)            ; |eBike|sensorCondition:u_sensorCondition|desiredDrive:desiredDrive|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub         ; work         ;
;                      |add_sub_8dh:auto_generated|    ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 2 (2)            ; |eBike|sensorCondition:u_sensorCondition|desiredDrive:desiredDrive|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_8dh:auto_generated                      ; add_sub_8dh         ; work         ;
;                   |mpar_add:sub_par_add|             ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |eBike|sensorCondition:u_sensorCondition|desiredDrive:desiredDrive|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add            ; work         ;
;                      |lpm_add_sub:adder[0]|          ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |eBike|sensorCondition:u_sensorCondition|desiredDrive:desiredDrive|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub         ; work         ;
;                         |add_sub_9dh:auto_generated| ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; |eBike|sensorCondition:u_sensorCondition|desiredDrive:desiredDrive|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9dh:auto_generated ; add_sub_9dh         ; work         ;
;       |telemetry:u_tel|                              ; 191 (149)   ; 94 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (67)      ; 0 (0)             ; 106 (82)         ; |eBike|sensorCondition:u_sensorCondition|telemetry:u_tel                                                                                                                                  ; telemetry           ; work         ;
;          |UART_tx:U_tx|                              ; 42 (42)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 24 (24)          ; |eBike|sensorCondition:u_sensorCondition|telemetry:u_tel|UART_tx:U_tx                                                                                                                     ; UART_tx             ; work         ;
+------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; A2D_SS_n  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A2D_SCLK  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A2D_MOSI  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; highGrn   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lowGrn    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; highYlw   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lowYlw    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; highBlu   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lowBlu    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; inertSS_n ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; inertSCLK ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; inertMOSI ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TX        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; RST_n     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; tgglMd    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; inertINT  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; hallYlw   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; hallGrn   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; hallBlu   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; A2D_MISO  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; cadence   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; inertMISO ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                       ;
+------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                    ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------+-------------------+---------+
; clk                                                                    ;                   ;         ;
; RST_n                                                                  ;                   ;         ;
;      - reset_synch:u_rst_synch|rst_n                                   ; 0                 ; 6       ;
;      - reset_synch:u_rst_synch|reg1                                    ; 0                 ; 6       ;
; tgglMd                                                                 ;                   ;         ;
; inertINT                                                               ;                   ;         ;
;      - inert_intf:u_inert_intf|INT_ff1~feeder                          ; 1                 ; 6       ;
; hallYlw                                                                ;                   ;         ;
; hallGrn                                                                ;                   ;         ;
; hallBlu                                                                ;                   ;         ;
; A2D_MISO                                                               ;                   ;         ;
; cadence                                                                ;                   ;         ;
;      - sensorCondition:u_sensorCondition|cadence_filt:u_filt|q1~feeder ; 1                 ; 6       ;
; inertMISO                                                              ;                   ;         ;
;      - inert_intf:u_inert_intf|SPI_mnrch:spi_inst|shft_reg~16          ; 1                 ; 6       ;
+------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; A2D_intf:u_A2D_intf|SPI_mnrch:spi_inst|SS_n~0                                                       ; LCCOMB_X46_Y19_N24 ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; A2D_intf:u_A2D_intf|SPI_mnrch:spi_inst|SS_n~1                                                       ; LCCOMB_X43_Y19_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2D_intf:u_A2D_intf|SPI_mnrch:spi_inst|shft_reg[1]~1                                                ; LCCOMB_X44_Y19_N0  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2D_intf:u_A2D_intf|SPI_mnrch:spi_inst|state.IDLE                                                   ; FF_X46_Y19_N27     ; 21      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; A2D_intf:u_A2D_intf|batt[11]~0                                                                      ; LCCOMB_X45_Y19_N4  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2D_intf:u_A2D_intf|curr[11]~0                                                                      ; LCCOMB_X45_Y19_N6  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2D_intf:u_A2D_intf|state.STORE                                                                     ; FF_X45_Y20_N9      ; 22      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; A2D_intf:u_A2D_intf|torque[0]~0                                                                     ; LCCOMB_X45_Y19_N30 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PID:u_PID|altshift_taps:D_1_rtl_0|shift_taps_o5n:auto_generated|cntr_p8h:cntr5|counter_reg_bit[0]~0 ; LCCOMB_X34_Y17_N30 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PID:u_PID|altshift_taps:D_1_rtl_0|shift_taps_o5n:auto_generated|dffe6                               ; FF_X34_Y17_N5      ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; PID:u_PID|done                                                                                      ; FF_X38_Y15_N25     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PID:u_PID|q2[1]~0                                                                                   ; LCCOMB_X37_Y19_N10 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RST_n                                                                                               ; PIN_J15            ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                 ; PIN_R8             ; 610     ; Clock                      ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; inert_intf:u_inert_intf|SPI_mnrch:spi_inst|SS_n~0                                                   ; LCCOMB_X41_Y20_N18 ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; inert_intf:u_inert_intf|SPI_mnrch:spi_inst|SS_n~1                                                   ; LCCOMB_X41_Y20_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; inert_intf:u_inert_intf|SPI_mnrch:spi_inst|shft_reg[12]~1                                           ; LCCOMB_X36_Y20_N28 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; inert_intf:u_inert_intf|SPI_mnrch:spi_inst|state.IDLE                                               ; FF_X41_Y20_N3      ; 23      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; inert_intf:u_inert_intf|Selector1~2                                                                 ; LCCOMB_X34_Y16_N28 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; inert_intf:u_inert_intf|Selector24~0                                                                ; LCCOMB_X34_Y16_N0  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; inert_intf:u_inert_intf|Selector25~0                                                                ; LCCOMB_X34_Y16_N20 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; inert_intf:u_inert_intf|Selector25~1                                                                ; LCCOMB_X34_Y16_N14 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; inert_intf:u_inert_intf|Selector25~3                                                                ; LCCOMB_X34_Y16_N22 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; inert_intf:u_inert_intf|Selector25~4                                                                ; LCCOMB_X34_Y16_N12 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; inert_intf:u_inert_intf|Selector25~5                                                                ; LCCOMB_X34_Y16_N18 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; inert_intf:u_inert_intf|Selector25~6                                                                ; LCCOMB_X34_Y16_N4  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; inert_intf:u_inert_intf|WideAnd0~4                                                                  ; LCCOMB_X45_Y15_N0  ; 47      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; inert_intf:u_inert_intf|done_changed                                                                ; LCCOMB_X34_Y16_N2  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; inert_intf:u_inert_intf|inertial_integrator:inert_ingtr_inst|vld_ff2                                ; FF_X37_Y19_N3      ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mtr_drv:u_mtr_drv|PWM:PWM|PWM_synch                                                                 ; FF_X41_Y15_N27     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mtr_drv:u_mtr_drv|nonoverlap:NO_OVERLAP_BLU|changed                                                 ; LCCOMB_X48_Y20_N26 ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mtr_drv:u_mtr_drv|nonoverlap:NO_OVERLAP_BLU|dead_t[1]~15                                            ; LCCOMB_X47_Y20_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mtr_drv:u_mtr_drv|nonoverlap:NO_OVERLAP_GRN|changed                                                 ; LCCOMB_X40_Y19_N6  ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mtr_drv:u_mtr_drv|nonoverlap:NO_OVERLAP_GRN|dead_t[1]~15                                            ; LCCOMB_X41_Y19_N26 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mtr_drv:u_mtr_drv|nonoverlap:NO_OVERLAP_YLW|changed                                                 ; LCCOMB_X45_Y22_N10 ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mtr_drv:u_mtr_drv|nonoverlap:NO_OVERLAP_YLW|dead_t[1]~15                                            ; LCCOMB_X48_Y26_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reset_synch:u_rst_synch|rst_n                                                                       ; FF_X52_Y17_N7      ; 537     ; Async. clear, Latch enable ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; sensorCondition:u_sensorCondition|cadence_filt:u_filt|chnged_n                                      ; LCCOMB_X45_Y21_N24 ; 1       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sensorCondition:u_sensorCondition|cadence_meas:u_meas|cadence_count[23]~40                          ; LCCOMB_X46_Y21_N30 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sensorCondition:u_sensorCondition|cadence_meas:u_meas|cadence_per_q[4]~1                            ; LCCOMB_X46_Y21_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sensorCondition:u_sensorCondition|cadence_meas:u_meas|cadence_rise                                  ; LCCOMB_X45_Y21_N0  ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sensorCondition:u_sensorCondition|pedaling_start                                                    ; LCCOMB_X45_Y21_N6  ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|Selector0~0                                       ; LCCOMB_X47_Y15_N24 ; 68      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|UART_tx:U_tx|n003[1]~2                            ; LCCOMB_X48_Y14_N2  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sensorCondition:u_sensorCondition|torque_accum[9]~29                                                ; LCCOMB_X45_Y21_N18 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                          ;
+-------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                          ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                           ; PIN_R8        ; 610     ; 22                                   ; Global Clock         ; GCLK18           ; --                        ;
; reset_synch:u_rst_synch|rst_n ; FF_X52_Y17_N7 ; 537     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
+-------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                   ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+--------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; PID:u_PID|altshift_taps:D_1_rtl_0|shift_taps_o5n:auto_generated|altsyncram_r861:altsyncram4|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 13           ; 3            ; 13           ; yes                    ; no                      ; yes                    ; yes                     ; 39   ; 3                           ; 13                          ; 3                           ; 13                          ; 39                  ; 1    ; None ; M9K_X33_Y17_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+--------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 5           ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 3           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                            ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; sensorCondition:u_sensorCondition|desiredDrive:desiredDrive|lpm_mult:Mult1|mult_lbt:auto_generated|mac_out4     ; Simple Multiplier (9-bit)  ; DSPOUT_X42_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    sensorCondition:u_sensorCondition|desiredDrive:desiredDrive|lpm_mult:Mult1|mult_lbt:auto_generated|mac_mult3 ;                            ; DSPMULT_X42_Y20_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; sensorCondition:u_sensorCondition|desiredDrive:desiredDrive|lpm_mult:Mult1|mult_lbt:auto_generated|w126w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    sensorCondition:u_sensorCondition|desiredDrive:desiredDrive|lpm_mult:Mult1|mult_lbt:auto_generated|mac_mult1 ;                            ; DSPMULT_X42_Y21_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; sensorCondition:u_sensorCondition|desiredDrive:desiredDrive|lpm_mult:Mult0|mult_ibt:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    sensorCondition:u_sensorCondition|desiredDrive:desiredDrive|lpm_mult:Mult0|mult_ibt:auto_generated|mac_mult1 ;                            ; DSPMULT_X42_Y17_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+-----------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,661 / 71,559 ( 2 % ) ;
; C16 interconnects     ; 9 / 2,597 ( < 1 % )    ;
; C4 interconnects      ; 667 / 46,848 ( 1 % )   ;
; Direct links          ; 490 / 71,559 ( < 1 % ) ;
; Global clocks         ; 2 / 20 ( 10 % )        ;
; Local interconnects   ; 577 / 24,624 ( 2 % )   ;
; R24 interconnects     ; 11 / 2,496 ( < 1 % )   ;
; R4 interconnects      ; 913 / 62,424 ( 1 % )   ;
+-----------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.64) ; Number of LABs  (Total = 108) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 6                             ;
; 2                                           ; 3                             ;
; 3                                           ; 0                             ;
; 4                                           ; 4                             ;
; 5                                           ; 2                             ;
; 6                                           ; 0                             ;
; 7                                           ; 4                             ;
; 8                                           ; 1                             ;
; 9                                           ; 3                             ;
; 10                                          ; 3                             ;
; 11                                          ; 3                             ;
; 12                                          ; 5                             ;
; 13                                          ; 9                             ;
; 14                                          ; 4                             ;
; 15                                          ; 8                             ;
; 16                                          ; 53                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.84) ; Number of LABs  (Total = 108) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 68                            ;
; 1 Clock                            ; 80                            ;
; 1 Clock enable                     ; 31                            ;
; 1 Sync. clear                      ; 5                             ;
; 1 Sync. load                       ; 3                             ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 11                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.13) ; Number of LABs  (Total = 108) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 5                             ;
; 2                                            ; 4                             ;
; 3                                            ; 4                             ;
; 4                                            ; 2                             ;
; 5                                            ; 2                             ;
; 6                                            ; 1                             ;
; 7                                            ; 0                             ;
; 8                                            ; 4                             ;
; 9                                            ; 1                             ;
; 10                                           ; 5                             ;
; 11                                           ; 3                             ;
; 12                                           ; 1                             ;
; 13                                           ; 1                             ;
; 14                                           ; 2                             ;
; 15                                           ; 5                             ;
; 16                                           ; 11                            ;
; 17                                           ; 3                             ;
; 18                                           ; 2                             ;
; 19                                           ; 8                             ;
; 20                                           ; 2                             ;
; 21                                           ; 3                             ;
; 22                                           ; 3                             ;
; 23                                           ; 0                             ;
; 24                                           ; 10                            ;
; 25                                           ; 4                             ;
; 26                                           ; 5                             ;
; 27                                           ; 5                             ;
; 28                                           ; 3                             ;
; 29                                           ; 1                             ;
; 30                                           ; 3                             ;
; 31                                           ; 3                             ;
; 32                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.61) ; Number of LABs  (Total = 108) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 14                            ;
; 2                                               ; 7                             ;
; 3                                               ; 7                             ;
; 4                                               ; 7                             ;
; 5                                               ; 3                             ;
; 6                                               ; 6                             ;
; 7                                               ; 5                             ;
; 8                                               ; 3                             ;
; 9                                               ; 5                             ;
; 10                                              ; 5                             ;
; 11                                              ; 7                             ;
; 12                                              ; 5                             ;
; 13                                              ; 5                             ;
; 14                                              ; 12                            ;
; 15                                              ; 6                             ;
; 16                                              ; 6                             ;
; 17                                              ; 2                             ;
; 18                                              ; 1                             ;
; 19                                              ; 1                             ;
; 20                                              ; 0                             ;
; 21                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 13.85) ; Number of LABs  (Total = 108) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 2                             ;
; 3                                            ; 7                             ;
; 4                                            ; 5                             ;
; 5                                            ; 6                             ;
; 6                                            ; 2                             ;
; 7                                            ; 8                             ;
; 8                                            ; 2                             ;
; 9                                            ; 4                             ;
; 10                                           ; 4                             ;
; 11                                           ; 5                             ;
; 12                                           ; 9                             ;
; 13                                           ; 2                             ;
; 14                                           ; 7                             ;
; 15                                           ; 2                             ;
; 16                                           ; 4                             ;
; 17                                           ; 3                             ;
; 18                                           ; 5                             ;
; 19                                           ; 3                             ;
; 20                                           ; 5                             ;
; 21                                           ; 3                             ;
; 22                                           ; 2                             ;
; 23                                           ; 2                             ;
; 24                                           ; 0                             ;
; 25                                           ; 1                             ;
; 26                                           ; 3                             ;
; 27                                           ; 1                             ;
; 28                                           ; 3                             ;
; 29                                           ; 2                             ;
; 30                                           ; 2                             ;
; 31                                           ; 0                             ;
; 32                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 25        ; 0            ; 25        ; 0            ; 0            ; 25        ; 25        ; 0            ; 25        ; 25        ; 0            ; 0            ; 0            ; 0            ; 10           ; 0            ; 0            ; 10           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 25        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 25           ; 0         ; 25           ; 25           ; 0         ; 0         ; 25           ; 0         ; 0         ; 25           ; 25           ; 25           ; 25           ; 15           ; 25           ; 25           ; 15           ; 25           ; 25           ; 25           ; 25           ; 25           ; 25           ; 25           ; 25           ; 25           ; 0         ; 25           ; 25           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; A2D_SS_n           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A2D_SCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A2D_MOSI           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; highGrn            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lowGrn             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; highYlw            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lowYlw             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; highBlu            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lowBlu             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inertSS_n          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inertSCLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inertMOSI          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TX                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RST_n              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tgglMd             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inertINT           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hallYlw            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hallGrn            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hallBlu            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A2D_MISO           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cadence            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inertMISO          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                ;
+-----------------------------------+----------------------+-------------------+
; Source Clock(s)                   ; Destination Clock(s) ; Delay Added in ns ;
+-----------------------------------+----------------------+-------------------+
; clk                               ; clk                  ; 32.1              ;
; clk,reset_synch:u_rst_synch|rst_n ; clk                  ; 25.3              ;
; reset_synch:u_rst_synch|rst_n     ; clk                  ; 10.6              ;
+-----------------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                   ;
+----------------------------------------------------------------------+----------------------------------------------------------------------+-------------------+
; Source Register                                                      ; Destination Register                                                 ; Delay Added in ns ;
+----------------------------------------------------------------------+----------------------------------------------------------------------+-------------------+
; reset_synch:u_rst_synch|rst_n                                        ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[13]           ; 1.845             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[5]~_emulated  ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[13]           ; 0.787             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[5]~129        ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[13]           ; 0.787             ;
; sensorCondition:u_sensorCondition|torque_accum[10]                   ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[13]           ; 0.787             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[32]~_emulated ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[40]~_emulated ; 0.767             ;
; A2D_intf:u_A2D_intf|batt[0]                                          ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[40]~_emulated ; 0.767             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[32]~5         ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[40]~_emulated ; 0.767             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[34]~_emulated ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[42]~_emulated ; 0.767             ;
; A2D_intf:u_A2D_intf|batt[2]                                          ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[42]~_emulated ; 0.767             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[34]~33        ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[42]~_emulated ; 0.767             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[40]~1         ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[48]           ; 0.764             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[40]~_emulated ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[48]           ; 0.764             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[42]~21        ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[50]           ; 0.764             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[42]~_emulated ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[50]           ; 0.764             ;
; A2D_intf:u_A2D_intf|batt[8]                                          ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[48]           ; 0.764             ;
; A2D_intf:u_A2D_intf|batt[10]                                         ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[50]           ; 0.764             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[7]~141        ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[15]           ; 0.763             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[7]~_emulated  ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[15]           ; 0.763             ;
; sensorCondition:u_sensorCondition|torque_accum[12]                   ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[15]           ; 0.763             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[3]~_emulated  ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[11]~_emulated ; 0.759             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[3]~109        ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[11]~_emulated ; 0.759             ;
; sensorCondition:u_sensorCondition|torque_accum[8]                    ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[11]~_emulated ; 0.759             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[41]~9         ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[49]           ; 0.747             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[41]~_emulated ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[49]           ; 0.747             ;
; A2D_intf:u_A2D_intf|batt[9]                                          ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[49]           ; 0.747             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[26]~_emulated ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[34]~_emulated ; 0.744             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[26]~49        ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[34]~_emulated ; 0.744             ;
; sensorCondition:u_sensorCondition|curr_accum[12]                     ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[34]~_emulated ; 0.744             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[0]~_emulated  ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[8]~_emulated  ; 0.742             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[8]~_emulated  ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[16]~_emulated ; 0.742             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[18]~_emulated ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[26]~_emulated ; 0.742             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[0]~57         ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[8]~_emulated  ; 0.742             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[18]~65        ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[26]~_emulated ; 0.742             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[8]~41         ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[16]~_emulated ; 0.742             ;
; sensorCondition:u_sensorCondition|torque_accum[13]                   ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[16]~_emulated ; 0.742             ;
; sensorCondition:u_sensorCondition|torque_accum[5]                    ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[8]~_emulated  ; 0.742             ;
; sensorCondition:u_sensorCondition|curr_accum[4]                      ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[26]~_emulated ; 0.742             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[33]~_emulated ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[41]~_emulated ; 0.739             ;
; A2D_intf:u_A2D_intf|batt[1]                                          ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[41]~_emulated ; 0.739             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[43]~37        ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[51]           ; 0.739             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[33]~17        ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[41]~_emulated ; 0.739             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[36]~73        ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[44]           ; 0.739             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[43]~_emulated ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[51]           ; 0.739             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[36]~_emulated ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[44]           ; 0.739             ;
; A2D_intf:u_A2D_intf|batt[4]                                          ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[44]           ; 0.739             ;
; A2D_intf:u_A2D_intf|batt[11]                                         ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[51]           ; 0.739             ;
; mtr_drv:u_mtr_drv|PWM:PWM|q1                                         ; mtr_drv:u_mtr_drv|PWM:PWM|PWM_sig                                    ; 0.739             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[20]~101       ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[28]           ; 0.738             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[20]~_emulated ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[28]           ; 0.738             ;
; sensorCondition:u_sensorCondition|curr_accum[6]                      ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[28]           ; 0.738             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[35]~53        ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[43]~_emulated ; 0.729             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[35]~_emulated ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[43]~_emulated ; 0.729             ;
; A2D_intf:u_A2D_intf|batt[3]                                          ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[43]~_emulated ; 0.729             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[19]~_emulated ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[27]~_emulated ; 0.726             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[19]~85        ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[27]~_emulated ; 0.726             ;
; sensorCondition:u_sensorCondition|curr_accum[5]                      ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[27]~_emulated ; 0.726             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[1]~_emulated  ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[9]~_emulated  ; 0.719             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[2]~_emulated  ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[10]~_emulated ; 0.719             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[1]~77         ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[9]~_emulated  ; 0.719             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[2]~93         ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[10]~_emulated ; 0.719             ;
; sensorCondition:u_sensorCondition|torque_accum[7]                    ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[10]~_emulated ; 0.719             ;
; sensorCondition:u_sensorCondition|torque_accum[6]                    ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[9]~_emulated  ; 0.719             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[23]~133       ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[31]           ; 0.716             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[21]~113       ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[29]           ; 0.716             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[21]~_emulated ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[29]           ; 0.716             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[23]~_emulated ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[31]           ; 0.716             ;
; sensorCondition:u_sensorCondition|curr_accum[9]                      ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[31]           ; 0.716             ;
; sensorCondition:u_sensorCondition|curr_accum[7]                      ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[29]           ; 0.716             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[39]~117       ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[47]           ; 0.714             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[39]~_emulated ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[47]           ; 0.714             ;
; A2D_intf:u_A2D_intf|batt[7]                                          ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[47]           ; 0.714             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[24]~_emulated ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[32]~_emulated ; 0.706             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[24]~13        ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[32]~_emulated ; 0.706             ;
; sensorCondition:u_sensorCondition|curr_accum[10]                     ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[32]~_emulated ; 0.706             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[16]~_emulated ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[24]~_emulated ; 0.675             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[16]~25        ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[24]~_emulated ; 0.675             ;
; sensorCondition:u_sensorCondition|curr_accum[2]                      ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[24]~_emulated ; 0.675             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[22]~125       ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[30]           ; 0.659             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[6]~137        ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[14]           ; 0.659             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[6]~_emulated  ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[14]           ; 0.659             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[22]~_emulated ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[30]           ; 0.659             ;
; sensorCondition:u_sensorCondition|torque_accum[11]                   ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[14]           ; 0.659             ;
; sensorCondition:u_sensorCondition|curr_accum[8]                      ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[30]           ; 0.659             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[11]~_emulated ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[19]~_emulated ; 0.658             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[11]~97        ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[19]~_emulated ; 0.658             ;
; sensorCondition:u_sensorCondition|torque_accum[16]                   ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[19]~_emulated ; 0.658             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[4]~121        ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[12]           ; 0.651             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[4]~_emulated  ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[12]           ; 0.651             ;
; sensorCondition:u_sensorCondition|torque_accum[9]                    ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[12]           ; 0.651             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[17]~_emulated ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[25]~_emulated ; 0.646             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[17]~45        ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[25]~_emulated ; 0.646             ;
; sensorCondition:u_sensorCondition|curr_accum[3]                      ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[25]~_emulated ; 0.646             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[9]~_emulated  ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[17]~_emulated ; 0.625             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[9]~61         ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[17]~_emulated ; 0.625             ;
; sensorCondition:u_sensorCondition|torque_accum[14]                   ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[17]~_emulated ; 0.625             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[38]~105       ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[46]           ; 0.624             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[38]~_emulated ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[46]           ; 0.624             ;
; A2D_intf:u_A2D_intf|batt[6]                                          ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[46]           ; 0.624             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[27]~_emulated ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[35]~_emulated ; 0.616             ;
; sensorCondition:u_sensorCondition|telemetry:u_tel|data[27]~69        ; sensorCondition:u_sensorCondition|telemetry:u_tel|data[35]~_emulated ; 0.616             ;
+----------------------------------------------------------------------+----------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device EP4CE22F17C6 for design "eBike"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): TimeQuest Timing Analyzer is analyzing 36 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'eBike.SDC'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN R8 (CLK15, DIFFCLK_6p)) File: C:/Users/irish/Computer Electronic Year 4/UW_Madison/ECE551/project/ECE551/project/Controller/eBike.sv Line: 7
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node reset_synch:u_rst_synch|rst_n  File: C:/Users/irish/Computer Electronic Year 4/UW_Madison/ECE551/project/ECE551/project/Controller/reset_synch.sv Line: 4
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node mtr_drv:u_mtr_drv|PWM:PWM|PWM_sig~0 File: C:/Users/irish/Computer Electronic Year 4/UW_Madison/ECE551/project/ECE551/project/Controller/pwm.sv Line: 5
        Info (176357): Destination node sensorCondition:u_sensorCondition|telemetry:u_tel|data[40]~2 File: C:/Users/irish/Computer Electronic Year 4/UW_Madison/ECE551/project/ECE551/project/Controller/telemetry.sv Line: 54
        Info (176357): Destination node sensorCondition:u_sensorCondition|telemetry:u_tel|data[41]~10 File: C:/Users/irish/Computer Electronic Year 4/UW_Madison/ECE551/project/ECE551/project/Controller/telemetry.sv Line: 54
        Info (176357): Destination node sensorCondition:u_sensorCondition|telemetry:u_tel|data[32]~6 File: C:/Users/irish/Computer Electronic Year 4/UW_Madison/ECE551/project/ECE551/project/Controller/telemetry.sv Line: 54
        Info (176357): Destination node sensorCondition:u_sensorCondition|telemetry:u_tel|data[42]~22 File: C:/Users/irish/Computer Electronic Year 4/UW_Madison/ECE551/project/ECE551/project/Controller/telemetry.sv Line: 54
        Info (176357): Destination node sensorCondition:u_sensorCondition|telemetry:u_tel|data[33]~18 File: C:/Users/irish/Computer Electronic Year 4/UW_Madison/ECE551/project/ECE551/project/Controller/telemetry.sv Line: 54
        Info (176357): Destination node sensorCondition:u_sensorCondition|telemetry:u_tel|data[43]~38 File: C:/Users/irish/Computer Electronic Year 4/UW_Madison/ECE551/project/ECE551/project/Controller/telemetry.sv Line: 54
        Info (176357): Destination node sensorCondition:u_sensorCondition|telemetry:u_tel|data[24]~14 File: C:/Users/irish/Computer Electronic Year 4/UW_Madison/ECE551/project/ECE551/project/Controller/telemetry.sv Line: 54
        Info (176357): Destination node sensorCondition:u_sensorCondition|telemetry:u_tel|data[34]~34 File: C:/Users/irish/Computer Electronic Year 4/UW_Madison/ECE551/project/ECE551/project/Controller/telemetry.sv Line: 54
        Info (176357): Destination node sensorCondition:u_sensorCondition|telemetry:u_tel|data[25]~30 File: C:/Users/irish/Computer Electronic Year 4/UW_Madison/ECE551/project/ECE551/project/Controller/telemetry.sv Line: 54
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "LED[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "setting[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "setting[1]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X32_Y11 to location X42_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 0.99 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 9 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk uses I/O standard 3.3-V LVTTL at R8 File: C:/Users/irish/Computer Electronic Year 4/UW_Madison/ECE551/project/ECE551/project/Controller/eBike.sv Line: 7
    Info (169178): Pin RST_n uses I/O standard 3.3-V LVTTL at J15 File: C:/Users/irish/Computer Electronic Year 4/UW_Madison/ECE551/project/ECE551/project/Controller/eBike.sv Line: 8
    Info (169178): Pin inertINT uses I/O standard 3.3-V LVTTL at F14 File: C:/Users/irish/Computer Electronic Year 4/UW_Madison/ECE551/project/ECE551/project/Controller/eBike.sv Line: 34
    Info (169178): Pin hallYlw uses I/O standard 3.3-V LVTTL at E16 File: C:/Users/irish/Computer Electronic Year 4/UW_Madison/ECE551/project/ECE551/project/Controller/eBike.sv Line: 18
    Info (169178): Pin hallGrn uses I/O standard 3.3-V LVTTL at E15 File: C:/Users/irish/Computer Electronic Year 4/UW_Madison/ECE551/project/ECE551/project/Controller/eBike.sv Line: 17
    Info (169178): Pin hallBlu uses I/O standard 3.3-V LVTTL at M16 File: C:/Users/irish/Computer Electronic Year 4/UW_Madison/ECE551/project/ECE551/project/Controller/eBike.sv Line: 19
    Info (169178): Pin A2D_MISO uses I/O standard 3.3-V LVTTL at A9 File: C:/Users/irish/Computer Electronic Year 4/UW_Madison/ECE551/project/ECE551/project/Controller/eBike.sv Line: 14
    Info (169178): Pin cadence uses I/O standard 3.3-V LVTTL at G16 File: C:/Users/irish/Computer Electronic Year 4/UW_Madison/ECE551/project/ECE551/project/Controller/eBike.sv Line: 37
    Info (169178): Pin inertMISO uses I/O standard 3.3-V LVTTL at F16 File: C:/Users/irish/Computer Electronic Year 4/UW_Madison/ECE551/project/ECE551/project/Controller/eBike.sv Line: 33
Info (144001): Generated suppressed messages file C:/Users/irish/Computer Electronic Year 4/UW_Madison/ECE551/project/ECE551/project/Controller/eBike.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 14 warnings
    Info: Peak virtual memory: 6832 megabytes
    Info: Processing ended: Wed Apr 30 17:45:28 2025
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:19


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/irish/Computer Electronic Year 4/UW_Madison/ECE551/project/ECE551/project/Controller/eBike.fit.smsg.


