Fitter report for nearML_modules
Thu Jul 29 15:01:38 2021
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Thu Jul 29 15:01:37 2021      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; nearML_modules                             ;
; Top-level Entity Name              ; ramComplexNum                              ;
; Family                             ; Cyclone IV GX                              ;
; Device                             ; EP4CGX30CF23C6                             ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 640 / 29,440 ( 2 % )                       ;
;     Total combinational functions  ; 640 / 29,440 ( 2 % )                       ;
;     Dedicated logic registers      ; 320 / 29,440 ( 1 % )                       ;
; Total registers                    ; 320                                        ;
; Total pins                         ; 185 / 307 ( 60 % )                         ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 1,105,920 ( 0 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 160 ( 0 % )                            ;
; Total GXB Receiver Channel PCS     ; 0 / 4 ( 0 % )                              ;
; Total GXB Receiver Channel PMA     ; 0 / 4 ( 0 % )                              ;
; Total GXB Transmitter Channel PCS  ; 0 / 4 ( 0 % )                              ;
; Total GXB Transmitter Channel PMA  ; 0 / 4 ( 0 % )                              ;
; Total PLLs                         ; 0 / 6 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; auto                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+-----------------+-------------------------------+
; Pin Name        ; Reason                        ;
+-----------------+-------------------------------+
; dout_aReal[0]   ; Incomplete set of assignments ;
; dout_aReal[1]   ; Incomplete set of assignments ;
; dout_aReal[2]   ; Incomplete set of assignments ;
; dout_aReal[3]   ; Incomplete set of assignments ;
; dout_aReal[4]   ; Incomplete set of assignments ;
; dout_aReal[5]   ; Incomplete set of assignments ;
; dout_aReal[6]   ; Incomplete set of assignments ;
; dout_aReal[7]   ; Incomplete set of assignments ;
; dout_aImag[0]   ; Incomplete set of assignments ;
; dout_aImag[1]   ; Incomplete set of assignments ;
; dout_aImag[2]   ; Incomplete set of assignments ;
; dout_aImag[3]   ; Incomplete set of assignments ;
; dout_aImag[4]   ; Incomplete set of assignments ;
; dout_aImag[5]   ; Incomplete set of assignments ;
; dout_aImag[6]   ; Incomplete set of assignments ;
; dout_aImag[7]   ; Incomplete set of assignments ;
; dout_bReal[0]   ; Incomplete set of assignments ;
; dout_bReal[1]   ; Incomplete set of assignments ;
; dout_bReal[2]   ; Incomplete set of assignments ;
; dout_bReal[3]   ; Incomplete set of assignments ;
; dout_bReal[4]   ; Incomplete set of assignments ;
; dout_bReal[5]   ; Incomplete set of assignments ;
; dout_bReal[6]   ; Incomplete set of assignments ;
; dout_bReal[7]   ; Incomplete set of assignments ;
; dout_bImag[0]   ; Incomplete set of assignments ;
; dout_bImag[1]   ; Incomplete set of assignments ;
; dout_bImag[2]   ; Incomplete set of assignments ;
; dout_bImag[3]   ; Incomplete set of assignments ;
; dout_bImag[4]   ; Incomplete set of assignments ;
; dout_bImag[5]   ; Incomplete set of assignments ;
; dout_bImag[6]   ; Incomplete set of assignments ;
; dout_bImag[7]   ; Incomplete set of assignments ;
; dout_cReal[0]   ; Incomplete set of assignments ;
; dout_cReal[1]   ; Incomplete set of assignments ;
; dout_cReal[2]   ; Incomplete set of assignments ;
; dout_cReal[3]   ; Incomplete set of assignments ;
; dout_cReal[4]   ; Incomplete set of assignments ;
; dout_cReal[5]   ; Incomplete set of assignments ;
; dout_cReal[6]   ; Incomplete set of assignments ;
; dout_cReal[7]   ; Incomplete set of assignments ;
; dout_cImag[0]   ; Incomplete set of assignments ;
; dout_cImag[1]   ; Incomplete set of assignments ;
; dout_cImag[2]   ; Incomplete set of assignments ;
; dout_cImag[3]   ; Incomplete set of assignments ;
; dout_cImag[4]   ; Incomplete set of assignments ;
; dout_cImag[5]   ; Incomplete set of assignments ;
; dout_cImag[6]   ; Incomplete set of assignments ;
; dout_cImag[7]   ; Incomplete set of assignments ;
; dout_dReal[0]   ; Incomplete set of assignments ;
; dout_dReal[1]   ; Incomplete set of assignments ;
; dout_dReal[2]   ; Incomplete set of assignments ;
; dout_dReal[3]   ; Incomplete set of assignments ;
; dout_dReal[4]   ; Incomplete set of assignments ;
; dout_dReal[5]   ; Incomplete set of assignments ;
; dout_dReal[6]   ; Incomplete set of assignments ;
; dout_dReal[7]   ; Incomplete set of assignments ;
; dout_dImag[0]   ; Incomplete set of assignments ;
; dout_dImag[1]   ; Incomplete set of assignments ;
; dout_dImag[2]   ; Incomplete set of assignments ;
; dout_dImag[3]   ; Incomplete set of assignments ;
; dout_dImag[4]   ; Incomplete set of assignments ;
; dout_dImag[5]   ; Incomplete set of assignments ;
; dout_dImag[6]   ; Incomplete set of assignments ;
; dout_dImag[7]   ; Incomplete set of assignments ;
; r_addr_aReal[0] ; Incomplete set of assignments ;
; r_addr_aReal[1] ; Incomplete set of assignments ;
; r_addr_aReal[2] ; Incomplete set of assignments ;
; clk             ; Incomplete set of assignments ;
; r_addr_aImag[0] ; Incomplete set of assignments ;
; r_addr_aImag[1] ; Incomplete set of assignments ;
; r_addr_aImag[2] ; Incomplete set of assignments ;
; r_addr_bReal[0] ; Incomplete set of assignments ;
; r_addr_bReal[1] ; Incomplete set of assignments ;
; r_addr_bReal[2] ; Incomplete set of assignments ;
; r_addr_bImag[0] ; Incomplete set of assignments ;
; r_addr_bImag[1] ; Incomplete set of assignments ;
; r_addr_bImag[2] ; Incomplete set of assignments ;
; r_addr_cReal[0] ; Incomplete set of assignments ;
; r_addr_cReal[1] ; Incomplete set of assignments ;
; r_addr_cReal[2] ; Incomplete set of assignments ;
; r_addr_cImag[0] ; Incomplete set of assignments ;
; r_addr_cImag[1] ; Incomplete set of assignments ;
; r_addr_cImag[2] ; Incomplete set of assignments ;
; r_addr_dReal[0] ; Incomplete set of assignments ;
; r_addr_dReal[1] ; Incomplete set of assignments ;
; r_addr_dReal[2] ; Incomplete set of assignments ;
; r_addr_dImag[0] ; Incomplete set of assignments ;
; r_addr_dImag[1] ; Incomplete set of assignments ;
; r_addr_dImag[2] ; Incomplete set of assignments ;
; din_aReal[0]    ; Incomplete set of assignments ;
; we_aReal        ; Incomplete set of assignments ;
; w_addr_aReal[0] ; Incomplete set of assignments ;
; w_addr_aReal[2] ; Incomplete set of assignments ;
; w_addr_aReal[1] ; Incomplete set of assignments ;
; din_aImag[0]    ; Incomplete set of assignments ;
; we_aImag        ; Incomplete set of assignments ;
; w_addr_aImag[0] ; Incomplete set of assignments ;
; w_addr_aImag[2] ; Incomplete set of assignments ;
; w_addr_aImag[1] ; Incomplete set of assignments ;
; din_aReal[1]    ; Incomplete set of assignments ;
; din_aImag[1]    ; Incomplete set of assignments ;
; din_aReal[2]    ; Incomplete set of assignments ;
; din_aImag[2]    ; Incomplete set of assignments ;
; din_aReal[3]    ; Incomplete set of assignments ;
; din_aImag[3]    ; Incomplete set of assignments ;
; din_aReal[4]    ; Incomplete set of assignments ;
; din_aImag[4]    ; Incomplete set of assignments ;
; din_aReal[5]    ; Incomplete set of assignments ;
; din_aImag[5]    ; Incomplete set of assignments ;
; din_aReal[6]    ; Incomplete set of assignments ;
; din_aImag[6]    ; Incomplete set of assignments ;
; din_aReal[7]    ; Incomplete set of assignments ;
; din_aImag[7]    ; Incomplete set of assignments ;
; din_bReal[0]    ; Incomplete set of assignments ;
; we_bReal        ; Incomplete set of assignments ;
; w_addr_bReal[0] ; Incomplete set of assignments ;
; w_addr_bReal[2] ; Incomplete set of assignments ;
; w_addr_bReal[1] ; Incomplete set of assignments ;
; din_bImag[0]    ; Incomplete set of assignments ;
; we_bImag        ; Incomplete set of assignments ;
; w_addr_bImag[0] ; Incomplete set of assignments ;
; w_addr_bImag[2] ; Incomplete set of assignments ;
; w_addr_bImag[1] ; Incomplete set of assignments ;
; din_bReal[1]    ; Incomplete set of assignments ;
; din_bImag[1]    ; Incomplete set of assignments ;
; din_bReal[2]    ; Incomplete set of assignments ;
; din_bImag[2]    ; Incomplete set of assignments ;
; din_bReal[3]    ; Incomplete set of assignments ;
; din_bImag[3]    ; Incomplete set of assignments ;
; din_bReal[4]    ; Incomplete set of assignments ;
; din_bImag[4]    ; Incomplete set of assignments ;
; din_bReal[5]    ; Incomplete set of assignments ;
; din_bImag[5]    ; Incomplete set of assignments ;
; din_bReal[6]    ; Incomplete set of assignments ;
; din_bImag[6]    ; Incomplete set of assignments ;
; din_bReal[7]    ; Incomplete set of assignments ;
; din_bImag[7]    ; Incomplete set of assignments ;
; din_cReal[0]    ; Incomplete set of assignments ;
; we_cReal        ; Incomplete set of assignments ;
; w_addr_cReal[0] ; Incomplete set of assignments ;
; w_addr_cReal[2] ; Incomplete set of assignments ;
; w_addr_cReal[1] ; Incomplete set of assignments ;
; din_cImag[0]    ; Incomplete set of assignments ;
; we_cImag        ; Incomplete set of assignments ;
; w_addr_cImag[0] ; Incomplete set of assignments ;
; w_addr_cImag[2] ; Incomplete set of assignments ;
; w_addr_cImag[1] ; Incomplete set of assignments ;
; din_cReal[1]    ; Incomplete set of assignments ;
; din_cImag[1]    ; Incomplete set of assignments ;
; din_cReal[2]    ; Incomplete set of assignments ;
; din_cImag[2]    ; Incomplete set of assignments ;
; din_cReal[3]    ; Incomplete set of assignments ;
; din_cImag[3]    ; Incomplete set of assignments ;
; din_cReal[4]    ; Incomplete set of assignments ;
; din_cImag[4]    ; Incomplete set of assignments ;
; din_cReal[5]    ; Incomplete set of assignments ;
; din_cImag[5]    ; Incomplete set of assignments ;
; din_cReal[6]    ; Incomplete set of assignments ;
; din_cImag[6]    ; Incomplete set of assignments ;
; din_cReal[7]    ; Incomplete set of assignments ;
; din_cImag[7]    ; Incomplete set of assignments ;
; din_dReal[0]    ; Incomplete set of assignments ;
; we_dReal        ; Incomplete set of assignments ;
; w_addr_dReal[0] ; Incomplete set of assignments ;
; w_addr_dReal[2] ; Incomplete set of assignments ;
; w_addr_dReal[1] ; Incomplete set of assignments ;
; din_dImag[0]    ; Incomplete set of assignments ;
; we_dImag        ; Incomplete set of assignments ;
; w_addr_dImag[0] ; Incomplete set of assignments ;
; w_addr_dImag[2] ; Incomplete set of assignments ;
; w_addr_dImag[1] ; Incomplete set of assignments ;
; din_dReal[1]    ; Incomplete set of assignments ;
; din_dImag[1]    ; Incomplete set of assignments ;
; din_dReal[2]    ; Incomplete set of assignments ;
; din_dImag[2]    ; Incomplete set of assignments ;
; din_dReal[3]    ; Incomplete set of assignments ;
; din_dImag[3]    ; Incomplete set of assignments ;
; din_dReal[4]    ; Incomplete set of assignments ;
; din_dImag[4]    ; Incomplete set of assignments ;
; din_dReal[5]    ; Incomplete set of assignments ;
; din_dImag[5]    ; Incomplete set of assignments ;
; din_dReal[6]    ; Incomplete set of assignments ;
; din_dImag[6]    ; Incomplete set of assignments ;
; din_dReal[7]    ; Incomplete set of assignments ;
; din_dImag[7]    ; Incomplete set of assignments ;
+-----------------+-------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1342 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1342 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1332    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/aaron/Desktop/git_tesis/quartusWorkspace/output_files/nearML_modules.pin.


+---------------------------------------------------------------------+
; Fitter Resource Usage Summary                                       ;
+---------------------------------------------+-----------------------+
; Resource                                    ; Usage                 ;
+---------------------------------------------+-----------------------+
; Total logic elements                        ; 640 / 29,440 ( 2 % )  ;
;     -- Combinational with no register       ; 320                   ;
;     -- Register only                        ; 0                     ;
;     -- Combinational with a register        ; 320                   ;
;                                             ;                       ;
; Logic element usage by number of LUT inputs ;                       ;
;     -- 4 input functions                    ; 320                   ;
;     -- 3 input functions                    ; 320                   ;
;     -- <=2 input functions                  ; 0                     ;
;     -- Register only                        ; 0                     ;
;                                             ;                       ;
; Logic elements by mode                      ;                       ;
;     -- normal mode                          ; 640                   ;
;     -- arithmetic mode                      ; 0                     ;
;                                             ;                       ;
; Total registers*                            ; 320 / 30,876 ( 1 % )  ;
;     -- Dedicated logic registers            ; 320 / 29,440 ( 1 % )  ;
;     -- I/O registers                        ; 0 / 1,436 ( 0 % )     ;
;                                             ;                       ;
; Total LABs:  partially or completely used   ; 80 / 1,840 ( 4 % )    ;
; Virtual pins                                ; 0                     ;
; I/O pins                                    ; 185 / 307 ( 60 % )    ;
;     -- Clock pins                           ; 3 / 8 ( 38 % )        ;
;     -- Dedicated input pins                 ; 0 / 17 ( 0 % )        ;
;                                             ;                       ;
; Global signals                              ; 1                     ;
; M9Ks                                        ; 0 / 120 ( 0 % )       ;
; Total block memory bits                     ; 0 / 1,105,920 ( 0 % ) ;
; Total block memory implementation bits      ; 0 / 1,105,920 ( 0 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 160 ( 0 % )       ;
; PLLs                                        ; 0 / 6 ( 0 % )         ;
; Global clocks                               ; 1 / 30 ( 3 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )         ;
; CRC blocks                                  ; 0 / 1 ( 0 % )         ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )         ;
; GXB Receiver channel PCSs                   ; 0 / 4 ( 0 % )         ;
; GXB Receiver channel PMAs                   ; 0 / 4 ( 0 % )         ;
; GXB Transmitter channel PCSs                ; 0 / 4 ( 0 % )         ;
; GXB Transmitter channel PMAs                ; 0 / 4 ( 0 % )         ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )         ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%          ;
; Peak interconnect usage (total/H/V)         ; 4% / 3% / 5%          ;
; Maximum fan-out                             ; 320                   ;
; Highest non-global fan-out                  ; 24                    ;
; Total fan-out                               ; 3647                  ;
; Average fan-out                             ; 2.72                  ;
+---------------------------------------------+-----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 640 / 29440 ( 2 % ) ; 0 / 29440 ( 0 % )              ;
;     -- Combinational with no register       ; 320                 ; 0                              ;
;     -- Register only                        ; 0                   ; 0                              ;
;     -- Combinational with a register        ; 320                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 320                 ; 0                              ;
;     -- 3 input functions                    ; 320                 ; 0                              ;
;     -- <=2 input functions                  ; 0                   ; 0                              ;
;     -- Register only                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 640                 ; 0                              ;
;     -- arithmetic mode                      ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 320                 ; 0                              ;
;     -- Dedicated logic registers            ; 320 / 29440 ( 1 % ) ; 0 / 29440 ( 0 % )              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 80 / 1840 ( 4 % )   ; 0 / 1840 ( 0 % )               ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 185                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 160 ( 0 % )     ; 0 / 160 ( 0 % )                ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 1 / 38 ( 2 % )      ; 0 / 38 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 3642                ; 5                              ;
;     -- Registered Connections               ; 832                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 121                 ; 0                              ;
;     -- Output Ports                         ; 64                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                         ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; clk             ; N11   ; 3A       ; 38           ; 0            ; 14           ; 320                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_aImag[0]    ; C8    ; 8        ; 26           ; 67           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_aImag[1]    ; F8    ; 8        ; 19           ; 67           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_aImag[2]    ; B4    ; 8        ; 29           ; 67           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_aImag[3]    ; B6    ; 8        ; 29           ; 67           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_aImag[4]    ; D8    ; 8        ; 24           ; 67           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_aImag[5]    ; B1    ; 8        ; 26           ; 67           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_aImag[6]    ; C4    ; 8        ; 19           ; 67           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_aImag[7]    ; D11   ; 8        ; 24           ; 67           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_aReal[0]    ; C7    ; 8        ; 22           ; 67           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_aReal[1]    ; AA7   ; 3        ; 22           ; 0            ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_aReal[2]    ; D12   ; 8        ; 31           ; 67           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_aReal[3]    ; A5    ; 8        ; 31           ; 67           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_aReal[4]    ; A1    ; 8        ; 26           ; 67           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_aReal[5]    ; C2    ; 8        ; 24           ; 67           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_aReal[6]    ; D7    ; 8        ; 22           ; 67           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_aReal[7]    ; C6    ; 8        ; 26           ; 67           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_bImag[0]    ; F22   ; 6        ; 81           ; 50           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_bImag[1]    ; G22   ; 6        ; 81           ; 52           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_bImag[2]    ; E22   ; 6        ; 81           ; 52           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_bImag[3]    ; G20   ; 6        ; 81           ; 49           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_bImag[4]    ; H17   ; 6        ; 81           ; 55           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_bImag[5]    ; D20   ; 6        ; 81           ; 58           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_bImag[6]    ; D21   ; 6        ; 81           ; 53           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_bImag[7]    ; A22   ; 6        ; 81           ; 56           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_bReal[0]    ; F20   ; 6        ; 81           ; 50           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_bReal[1]    ; E20   ; 6        ; 81           ; 49           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_bReal[2]    ; G21   ; 6        ; 81           ; 49           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_bReal[3]    ; E21   ; 6        ; 81           ; 52           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_bReal[4]    ; A21   ; 6        ; 81           ; 58           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_bReal[5]    ; C22   ; 6        ; 81           ; 56           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_bReal[6]    ; D22   ; 6        ; 81           ; 53           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_bReal[7]    ; B22   ; 6        ; 81           ; 55           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_cImag[0]    ; T20   ; 5        ; 81           ; 8            ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_cImag[1]    ; V21   ; 5        ; 81           ; 6            ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_cImag[2]    ; P15   ; 5        ; 81           ; 4            ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_cImag[3]    ; N15   ; 5        ; 81           ; 4            ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_cImag[4]    ; U22   ; 5        ; 81           ; 9            ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_cImag[5]    ; B9    ; 7        ; 38           ; 67           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_cImag[6]    ; R19   ; 5        ; 81           ; 8            ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_cImag[7]    ; W19   ; 4        ; 70           ; 0            ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_cReal[0]    ; W21   ; 5        ; 81           ; 4            ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_cReal[1]    ; R16   ; 5        ; 81           ; 2            ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_cReal[2]    ; U18   ; 5        ; 81           ; 3            ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_cReal[3]    ; U20   ; 5        ; 81           ; 7            ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_cReal[4]    ; T19   ; 5        ; 81           ; 7            ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_cReal[5]    ; A9    ; 7        ; 38           ; 67           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_cReal[6]    ; P14   ; 5        ; 81           ; 6            ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_cReal[7]    ; T18   ; 5        ; 81           ; 2            ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_dImag[0]    ; D14   ; 7        ; 56           ; 67           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_dImag[1]    ; D13   ; 7        ; 54           ; 67           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_dImag[2]    ; B16   ; 7        ; 63           ; 67           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_dImag[3]    ; A18   ; 7        ; 65           ; 67           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_dImag[4]    ; G14   ; 7        ; 52           ; 67           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_dImag[5]    ; A13   ; 7        ; 56           ; 67           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_dImag[6]    ; C16   ; 7        ; 61           ; 67           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_dImag[7]    ; D16   ; 7        ; 63           ; 67           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_dReal[0]    ; C13   ; 7        ; 54           ; 67           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_dReal[1]    ; A14   ; 7        ; 54           ; 67           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_dReal[2]    ; A16   ; 7        ; 61           ; 67           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_dReal[3]    ; Y17   ; 4        ; 56           ; 0            ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_dReal[4]    ; C12   ; 7        ; 54           ; 67           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_dReal[5]    ; A15   ; 7        ; 58           ; 67           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_dReal[6]    ; E17   ; 7        ; 63           ; 67           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din_dReal[7]    ; D17   ; 7        ; 65           ; 67           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; r_addr_aImag[0] ; B3    ; 8        ; 29           ; 67           ; 7            ; 24                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; r_addr_aImag[1] ; A3    ; 8        ; 29           ; 67           ; 0            ; 24                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; r_addr_aImag[2] ; C1    ; 8        ; 24           ; 67           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; r_addr_aReal[0] ; L22   ; 6        ; 81           ; 34           ; 7            ; 24                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; r_addr_aReal[1] ; L21   ; 6        ; 81           ; 34           ; 0            ; 24                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; r_addr_aReal[2] ; E8    ; 8        ; 19           ; 67           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; r_addr_bImag[0] ; B21   ; 6        ; 81           ; 59           ; 7            ; 24                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; r_addr_bImag[1] ; D19   ; 6        ; 81           ; 59           ; 14           ; 24                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; r_addr_bImag[2] ; B20   ; 6        ; 81           ; 59           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; r_addr_bReal[0] ; J22   ; 6        ; 81           ; 44           ; 0            ; 24                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; r_addr_bReal[1] ; C20   ; 6        ; 81           ; 61           ; 14           ; 24                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; r_addr_bReal[2] ; C19   ; 6        ; 81           ; 61           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; r_addr_cImag[0] ; V20   ; 5        ; 81           ; 7            ; 14           ; 24                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; r_addr_cImag[1] ; W20   ; 5        ; 81           ; 5            ; 0            ; 24                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; r_addr_cImag[2] ; P13   ; 5        ; 81           ; 6            ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; r_addr_cReal[0] ; R20   ; 5        ; 81           ; 10           ; 7            ; 24                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; r_addr_cReal[1] ; P20   ; 5        ; 81           ; 11           ; 0            ; 24                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; r_addr_cReal[2] ; Y22   ; 5        ; 81           ; 4            ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; r_addr_dImag[0] ; A17   ; 7        ; 58           ; 67           ; 0            ; 24                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; r_addr_dImag[1] ; C14   ; 7        ; 56           ; 67           ; 7            ; 24                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; r_addr_dImag[2] ; C15   ; 7        ; 58           ; 67           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; r_addr_dReal[0] ; AB18  ; 4        ; 56           ; 0            ; 21           ; 24                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; r_addr_dReal[1] ; D15   ; 7        ; 58           ; 67           ; 14           ; 24                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; r_addr_dReal[2] ; F16   ; 7        ; 70           ; 67           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; w_addr_aImag[0] ; E5    ; 8        ; 17           ; 67           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; w_addr_aImag[1] ; Y9    ; 3        ; 26           ; 0            ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; w_addr_aImag[2] ; C5    ; 8        ; 17           ; 67           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; w_addr_aReal[0] ; C3    ; 8        ; 19           ; 67           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; w_addr_aReal[1] ; H12   ; 7        ; 40           ; 67           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; w_addr_aReal[2] ; D5    ; 8        ; 17           ; 67           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; w_addr_bImag[0] ; K22   ; 6        ; 81           ; 46           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; w_addr_bImag[1] ; H22   ; 6        ; 81           ; 43           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; w_addr_bImag[2] ; K20   ; 6        ; 81           ; 46           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; w_addr_bReal[0] ; L20   ; 6        ; 81           ; 39           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; w_addr_bReal[1] ; J15   ; 6        ; 81           ; 41           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; w_addr_bReal[2] ; K17   ; 6        ; 81           ; 62           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; w_addr_cImag[0] ; L15   ; 5        ; 81           ; 14           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; w_addr_cImag[1] ; AA18  ; 4        ; 58           ; 0            ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; w_addr_cImag[2] ; T16   ; 4        ; 63           ; 0            ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; w_addr_cReal[0] ; AB20  ; 4        ; 65           ; 0            ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; w_addr_cReal[1] ; AB22  ; 4        ; 70           ; 0            ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; w_addr_cReal[2] ; R17   ; 5        ; 81           ; 2            ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; w_addr_dImag[0] ; Y18   ; 4        ; 56           ; 0            ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; w_addr_dImag[1] ; A19   ; 7        ; 65           ; 67           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; w_addr_dImag[2] ; G19   ; 6        ; 81           ; 65           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; w_addr_dReal[0] ; G15   ; 7        ; 52           ; 67           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; w_addr_dReal[1] ; J13   ; 7        ; 44           ; 67           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; w_addr_dReal[2] ; G16   ; 6        ; 81           ; 65           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; we_aImag        ; A8    ; 8        ; 33           ; 67           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; we_aReal        ; AA9   ; 3        ; 26           ; 0            ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; we_bImag        ; N22   ; 5        ; 81           ; 21           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; we_bReal        ; J19   ; 6        ; 81           ; 42           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; we_cImag        ; W18   ; 4        ; 68           ; 0            ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; we_cReal        ; AA21  ; 4        ; 65           ; 0            ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; we_dImag        ; F18   ; 6        ; 81           ; 65           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; we_dReal        ; J12   ; 7        ; 49           ; 67           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; dout_aImag[0] ; AB4   ; 3        ; 19           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_aImag[1] ; W10   ; 3        ; 22           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_aImag[2] ; A2    ; 8        ; 31           ; 67           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_aImag[3] ; A7    ; 8        ; 33           ; 67           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_aImag[4] ; D6    ; 8        ; 15           ; 67           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_aImag[5] ; C9    ; 8        ; 15           ; 67           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_aImag[6] ; D4    ; 8        ; 17           ; 67           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_aImag[7] ; B7    ; 8        ; 33           ; 67           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_aReal[0] ; AB7   ; 3        ; 22           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_aReal[1] ; AA6   ; 3        ; 19           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_aReal[2] ; A4    ; 8        ; 31           ; 67           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_aReal[3] ; A6    ; 8        ; 33           ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_aReal[4] ; D9    ; 8        ; 15           ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_aReal[5] ; D10   ; 8        ; 15           ; 67           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_aReal[6] ; Y8    ; 3        ; 26           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_aReal[7] ; W9    ; 3        ; 24           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_bImag[0] ; L16   ; 5        ; 81           ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_bImag[1] ; M20   ; 5        ; 81           ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_bImag[2] ; J21   ; 6        ; 81           ; 44           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_bImag[3] ; K19   ; 6        ; 81           ; 46           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_bImag[4] ; A20   ; 6        ; 81           ; 61           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_bImag[5] ; H20   ; 6        ; 81           ; 47           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_bImag[6] ; J16   ; 6        ; 81           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_bImag[7] ; H21   ; 6        ; 81           ; 47           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_bReal[0] ; M16   ; 5        ; 81           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_bReal[1] ; B19   ; 6        ; 81           ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_bReal[2] ; L19   ; 6        ; 81           ; 39           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_bReal[3] ; J20   ; 6        ; 81           ; 42           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_bReal[4] ; H15   ; 6        ; 81           ; 64           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_bReal[5] ; M19   ; 5        ; 81           ; 26           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_bReal[6] ; G18   ; 6        ; 81           ; 63           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_bReal[7] ; N21   ; 5        ; 81           ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_cImag[0] ; N13   ; 5        ; 81           ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_cImag[1] ; M14   ; 5        ; 81           ; 14           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_cImag[2] ; AA22  ; 4        ; 68           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_cImag[3] ; AA20  ; 4        ; 63           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_cImag[4] ; N14   ; 5        ; 81           ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_cImag[5] ; W22   ; 5        ; 81           ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_cImag[6] ; T22   ; 5        ; 81           ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_cImag[7] ; Y19   ; 4        ; 68           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_cReal[0] ; AB19  ; 4        ; 61           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_cReal[1] ; T21   ; 5        ; 81           ; 11           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_cReal[2] ; AB21  ; 4        ; 65           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_cReal[3] ; T17   ; 5        ; 81           ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_cReal[4] ; V22   ; 5        ; 81           ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_cReal[5] ; M15   ; 5        ; 81           ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_cReal[6] ; Y20   ; 4        ; 70           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_cReal[7] ; R21   ; 5        ; 81           ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_dImag[0] ; J14   ; 7        ; 49           ; 67           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_dImag[1] ; K12   ; 7        ; 49           ; 67           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_dImag[2] ; B13   ; 7        ; 52           ; 67           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_dImag[3] ; F12   ; 7        ; 44           ; 67           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_dImag[4] ; B12   ; 7        ; 52           ; 67           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_dImag[5] ; B18   ; 7        ; 68           ; 67           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_dImag[6] ; H14   ; 7        ; 49           ; 67           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_dImag[7] ; C17   ; 7        ; 70           ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_dReal[0] ; C11   ; 7        ; 47           ; 67           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_dReal[1] ; W17   ; 4        ; 56           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_dReal[2] ; C10   ; 7        ; 47           ; 67           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_dReal[3] ; A11   ; 7        ; 44           ; 67           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_dReal[4] ; C18   ; 7        ; 70           ; 67           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_dReal[5] ; F17   ; 7        ; 70           ; 67           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_dReal[6] ; K14   ; 6        ; 81           ; 64           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout_dReal[7] ; B15   ; 7        ; 56           ; 67           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                               ;
+----------+-----------------------+--------------------------+---------------------+---------------------------+
; Location ; Pin Name              ; Reserved As              ; User Signal Name    ; Pin Type                  ;
+----------+-----------------------+--------------------------+---------------------+---------------------------+
; P4       ; MSEL3                 ; -                        ; -                   ; Dedicated Programming Pin ;
; R5       ; MSEL2                 ; -                        ; -                   ; Dedicated Programming Pin ;
; P5       ; MSEL1                 ; -                        ; -                   ; Dedicated Programming Pin ;
; T6       ; MSEL0                 ; -                        ; -                   ; Dedicated Programming Pin ;
; U5       ; CONF_DONE             ; -                        ; -                   ; Dedicated Programming Pin ;
; R8       ; nSTATUS               ; -                        ; -                   ; Dedicated Programming Pin ;
; AB3      ; DIFFIO_B3n, NCEO      ; Use as programming pin   ; ~ALTERA_NCEO~       ; Dual Purpose Pin          ;
; P14      ; DIFFIO_R44n, DEV_OE   ; Use as regular IO        ; din_cReal[6]        ; Dual Purpose Pin          ;
; P13      ; DIFFIO_R44p, DEV_CLRn ; Use as regular IO        ; r_addr_cImag[2]     ; Dual Purpose Pin          ;
; K4       ; DATA0                 ; As input tri-stated      ; ~ALTERA_DATA0~      ; Dual Purpose Pin          ;
; D1       ; DATA1, ASDO           ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~ ; Dual Purpose Pin          ;
; J4       ; NCSO                  ; As input tri-stated      ; ~ALTERA_NCSO~       ; Dual Purpose Pin          ;
; D3       ; DCLK                  ; As output driving ground ; ~ALTERA_DCLK~       ; Dual Purpose Pin          ;
; H4       ; nCONFIG               ; -                        ; -                   ; Dedicated Programming Pin ;
; D2       ; nCE                   ; -                        ; -                   ; Dedicated Programming Pin ;
+----------+-----------------------+--------------------------+---------------------+---------------------------+


+-------------------------------------------------------------------------------+
; I/O Bank Usage                                                                ;
+----------+------------------+---------------+--------------+------------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+------------------+---------------+--------------+------------------+
; QL1      ; 0 / 0 ( -- )     ; --            ; --           ; --               ;
; QL0      ; 0 / 16 ( 0 % )   ; --            ; --           ; --               ;
; 3        ; 10 / 46 ( 22 % ) ; 2.5V          ; --           ; --               ;
; 3B       ; 0 / 4 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 3A       ; 1 / 2 ( 50 % )   ; --            ; --           ; 2.5V             ;
; 4        ; 17 / 45 ( 38 % ) ; 2.5V          ; --           ; --               ;
; 5        ; 37 / 49 ( 76 % ) ; 2.5V          ; --           ; --               ;
; 6        ; 46 / 49 ( 94 % ) ; 2.5V          ; --           ; --               ;
; 7        ; 41 / 46 ( 89 % ) ; 2.5V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 8        ; 34 / 44 ( 77 % ) ; 2.5V          ; --           ; --               ;
; 8B       ; 0 / 0 ( -- )     ; --            ; --           ; --               ;
; 9        ; 4 / 4 ( 100 % )  ; 2.5V          ; --           ; --               ;
+----------+------------------+---------------+--------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                    ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                        ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ; 306        ; 8        ; din_aReal[4]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A2       ; 300        ; 8        ; dout_aImag[2]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A3       ; 301        ; 8        ; r_addr_aImag[1]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A4       ; 297        ; 8        ; dout_aReal[2]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 298        ; 8        ; din_aReal[3]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 295        ; 8        ; dout_aReal[3]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 296        ; 8        ; dout_aImag[3]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 293        ; 8        ; we_aImag                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 289        ; 7        ; din_cReal[5]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 283        ; 7        ; dout_dReal[3]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 265        ; 7        ; din_dImag[5]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 266        ; 7        ; din_dReal[1]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 261        ; 7        ; din_dReal[5]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 257        ; 7        ; din_dReal[2]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 258        ; 7        ; r_addr_dImag[0]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 250        ; 7        ; din_dImag[3]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A19      ; 251        ; 7        ; w_addr_dImag[1]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A20      ; 230        ; 6        ; dout_bImag[4]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; A21      ; 223        ; 6        ; din_bReal[4]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; A22      ; 222        ; 6        ; din_bImag[7]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA4      ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA6      ; 68         ; 3        ; dout_aReal[1]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA7      ; 70         ; 3        ; din_aReal[1]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA9      ; 76         ; 3        ; we_aReal                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA10     ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ; 90         ; 4        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA15     ; 110        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 113        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA18     ; 119        ; 4        ; w_addr_cImag[1]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA19     ; 122        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 125        ; 4        ; dout_cImag[3]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA21     ; 127        ; 4        ; we_cReal                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA22     ; 131        ; 4        ; dout_cImag[2]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB1      ;            ;          ; RREF                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB3      ; 54         ; 3        ; ~ALTERA_NCEO~ / RESERVED_OUTPUT_OPEN_DRAIN            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB4      ; 66         ; 3        ; dout_aImag[0]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB5      ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 71         ; 3        ; dout_aReal[0]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB8      ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 78         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 86         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 87         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 91         ; 4        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 114        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 115        ; 4        ; r_addr_dReal[0]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB19     ; 123        ; 4        ; dout_cReal[0]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB20     ; 126        ; 4        ; w_addr_cReal[0]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB21     ; 128        ; 4        ; dout_cReal[2]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB22     ; 132        ; 4        ; w_addr_cReal[1]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B1       ; 307        ; 8        ; din_aImag[5]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 302        ; 8        ; r_addr_aImag[0]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B4       ; 303        ; 8        ; din_aImag[2]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 304        ; 8        ; din_aImag[3]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 294        ; 8        ; dout_aImag[7]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 290        ; 7        ; din_cImag[5]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 270        ; 7        ; dout_dImag[4]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 271        ; 7        ; dout_dImag[2]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 262        ; 7        ; dout_dReal[7]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 255        ; 7        ; din_dImag[2]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ; 249        ; 7        ; dout_dImag[5]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B19      ; 231        ; 6        ; dout_bReal[1]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B20      ; 227        ; 6        ; r_addr_bImag[2]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B21      ; 226        ; 6        ; r_addr_bImag[0]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B22      ; 220        ; 6        ; din_bReal[7]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C1       ; 311        ; 8        ; r_addr_aImag[2]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C2       ; 312        ; 8        ; din_aReal[5]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C3       ; 315        ; 8        ; w_addr_aReal[0]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C4       ; 316        ; 8        ; din_aImag[6]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C5       ; 319        ; 8        ; w_addr_aImag[2]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C6       ; 305        ; 8        ; din_aReal[7]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ; 313        ; 8        ; din_aReal[0]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 308        ; 8        ; din_aImag[0]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 324        ; 8        ; dout_aImag[5]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 278        ; 7        ; dout_dReal[2]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 279        ; 7        ; dout_dReal[0]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 268        ; 7        ; din_dReal[4]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 269        ; 7        ; din_dReal[0]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 263        ; 7        ; r_addr_dImag[1]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 259        ; 7        ; r_addr_dImag[2]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 256        ; 7        ; din_dImag[6]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 247        ; 7        ; dout_dImag[7]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ; 248        ; 7        ; dout_dReal[4]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C19      ; 229        ; 6        ; r_addr_bReal[2]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C20      ; 228        ; 6        ; r_addr_bReal[1]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C22      ; 221        ; 6        ; din_bReal[5]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D1       ; 346        ; 9        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; D2       ; 350        ; 9        ; ^nCE                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 348        ; 9        ; ~ALTERA_DCLK~                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; D4       ; 320        ; 8        ; dout_aImag[6]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D5       ; 321        ; 8        ; w_addr_aReal[2]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D6       ; 326        ; 8        ; dout_aImag[4]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ; 314        ; 8        ; din_aReal[6]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ; 309        ; 8        ; din_aImag[4]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 325        ; 8        ; dout_aReal[4]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 323        ; 8        ; dout_aReal[5]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 310        ; 8        ; din_aImag[7]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 299        ; 8        ; din_aReal[2]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 267        ; 7        ; din_dImag[1]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 264        ; 7        ; din_dImag[0]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 260        ; 7        ; r_addr_dReal[1]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 254        ; 7        ; din_dImag[7]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 252        ; 7        ; din_dReal[7]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 225        ; 6        ; r_addr_bImag[1]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D20      ; 224        ; 6        ; din_bImag[5]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D21      ; 216        ; 6        ; din_bImag[6]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D22      ; 215        ; 6        ; din_bReal[6]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ; 354        ; 9        ; #TDO                                                  ; output ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ; 352        ; 9        ; #TCK                                                  ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 322        ; 8        ; w_addr_aImag[0]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E6       ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 317        ; 8        ; r_addr_aReal[2]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E11      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E12      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E13      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E16      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 253        ; 7        ; din_dReal[6]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E18      ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 209        ; 6        ; din_bReal[1]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E21      ; 214        ; 6        ; din_bReal[3]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E22      ; 213        ; 6        ; din_bImag[2]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 17         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 16         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ; 351        ; 9        ; #TDI                                                  ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 318        ; 8        ; din_aImag[1]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F12      ; 280        ; 7        ; dout_dImag[3]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F16      ; 245        ; 7        ; r_addr_dReal[2]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F17      ; 246        ; 7        ; dout_dReal[5]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F18      ; 244        ; 6        ; we_dImag                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F19      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F20      ; 210        ; 6        ; din_bReal[0]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F22      ; 211        ; 6        ; din_bImag[0]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G4       ;            ; 9        ; VCCIO9                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G5       ; 353        ; 9        ; #TMS                                                  ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G7       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G14      ; 272        ; 7        ; din_dImag[4]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 273        ; 7        ; w_addr_dReal[0]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G16      ; 242        ; 6        ; w_addr_dReal[2]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G17      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 236        ; 6        ; dout_bReal[6]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G19      ; 243        ; 6        ; w_addr_dImag[2]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G20      ; 208        ; 6        ; din_bImag[3]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G21      ; 207        ; 6        ; din_bReal[2]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G22      ; 212        ; 6        ; din_bImag[1]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 19         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ; 18         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H4       ; 349        ; 9        ; ^nCONFIG                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ;            ; 8A       ; VCC_CLKIN8A                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ; 288        ; 7        ; w_addr_aReal[1]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 274        ; 7        ; dout_dImag[6]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H15      ; 240        ; 6        ; dout_bReal[4]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H16      ; 239        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 219        ; 6        ; din_bImag[4]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H19      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H20      ; 206        ; 6        ; dout_bImag[5]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H21      ; 205        ; 6        ; dout_bImag[7]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H22      ; 199        ; 6        ; w_addr_bImag[1]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J4       ; 347        ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; J5       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 291        ; 8A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ; 276        ; 7        ; we_dReal                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J13      ; 282        ; 7        ; w_addr_dReal[1]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J14      ; 275        ; 7        ; dout_dImag[0]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J15      ; 196        ; 6        ; w_addr_bReal[1]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J16      ; 233        ; 6        ; dout_bImag[6]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J18      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J19      ; 198        ; 6        ; we_bReal                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J20      ; 197        ; 6        ; dout_bReal[3]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J21      ; 200        ; 6        ; dout_bImag[2]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J22      ; 201        ; 6        ; r_addr_bReal[0]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 21         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 20         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K4       ; 345        ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; K5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ; 292        ; 8A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ; 277        ; 7        ; dout_dImag[1]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; K13      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K14      ; 237        ; 6        ; dout_dReal[6]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K17      ; 232        ; 6        ; w_addr_bReal[2]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K18      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K19      ; 204        ; 6        ; dout_bImag[3]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K20      ; 203        ; 6        ; w_addr_bImag[2]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K22      ; 202        ; 6        ; w_addr_bImag[0]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ; 175        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 170        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 169        ; 5        ; w_addr_cImag[0]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ; 184        ; 5        ; dout_bImag[0]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ; 193        ; 6        ; dout_bReal[2]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L20      ; 192        ; 6        ; w_addr_bReal[0]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L21      ; 191        ; 6        ; r_addr_aReal[1]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L22      ; 190        ; 6        ; r_addr_aReal[0]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 23         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 22         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M7       ; 38         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M8       ; 40         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ; 88         ; 3A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ; 176        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M14      ; 167        ; 5        ; dout_cImag[1]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M15      ; 165        ; 5        ; dout_cReal[5]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M16      ; 185        ; 5        ; dout_bReal[0]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M17      ; 173        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M18      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ; 186        ; 5        ; dout_bReal[5]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M20      ; 183        ; 5        ; dout_bImag[1]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M21      ; 189        ; 5        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 188        ; 5        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 39         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; N8       ; 41         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 89         ; 3A       ; clk                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N12      ;            ; 3A       ; VCC_CLKIN3A                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N13      ; 168        ; 5        ; dout_cImag[0]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N14      ; 166        ; 5        ; dout_cImag[4]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N15      ; 144        ; 5        ; din_cImag[3]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ; 174        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N19      ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 177        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 180        ; 5        ; dout_bReal[7]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N22      ; 179        ; 5        ; we_bImag                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 25         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ; 24         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P4       ; 32         ; 3        ; ^MSEL3                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 34         ; 3        ; ^MSEL1                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P7       ;            ; 3B       ; VCC_CLKIN3B                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ; 149        ; 5        ; r_addr_cImag[2]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P14      ; 148        ; 5        ; din_cReal[6]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P15      ; 145        ; 5        ; din_cImag[2]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P20      ; 164        ; 5        ; r_addr_cReal[1]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ; 171        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R5       ; 33         ; 3        ; ^MSEL2                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R7       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R8       ; 37         ; 3        ; ^nSTATUS                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ; 51         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 103        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 138        ; 5        ; din_cReal[1]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R17      ; 137        ; 5        ; w_addr_cReal[2]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R18      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R19      ; 155        ; 5        ; din_cImag[6]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R20      ; 159        ; 5        ; r_addr_cReal[0]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R21      ; 158        ; 5        ; dout_cReal[7]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R22      ; 172        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 27         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 26         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T5       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ; 35         ; 3        ; ^MSEL0                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 42         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 43         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T11      ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T13      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 104        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 121        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 124        ; 4        ; w_addr_cImag[2]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T17      ; 135        ; 5        ; dout_cReal[3]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T18      ; 136        ; 5        ; din_cReal[7]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T19      ; 153        ; 5        ; din_cReal[4]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T20      ; 154        ; 5        ; din_cImag[0]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T21      ; 161        ; 5        ; dout_cReal[1]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T22      ; 160        ; 5        ; dout_cImag[6]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U5       ; 36         ; 3        ; ^CONF_DONE                                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ; 44         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ; 83         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U14      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ; 141        ; 5        ; din_cReal[2]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U19      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U20      ; 152        ; 5        ; din_cReal[3]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U22      ; 156        ; 5        ; din_cImag[4]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V1       ; 29         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ; 28         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V3       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V4       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V9       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V12      ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V13      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V16      ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V17      ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V20      ; 151        ; 5        ; r_addr_cImag[0]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V21      ; 150        ; 5        ; din_cImag[1]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V22      ; 157        ; 5        ; dout_cReal[4]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W3       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W4       ; 49         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 73         ; 3        ; dout_aReal[7]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W10      ; 72         ; 3        ; dout_aImag[1]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W11      ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 84         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 109        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W17      ; 116        ; 4        ; dout_dReal[1]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W18      ; 129        ; 4        ; we_cImag                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W19      ; 133        ; 4        ; din_cImag[7]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W20      ; 147        ; 5        ; r_addr_cImag[1]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 146        ; 5        ; din_cReal[0]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W22      ; 142        ; 5        ; dout_cImag[5]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y1       ; 31         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y2       ; 30         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y4       ; 50         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 74         ; 3        ; dout_aReal[6]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y9       ; 75         ; 3        ; w_addr_aImag[1]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y10      ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 80         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 102        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 117        ; 4        ; din_dReal[3]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y18      ; 118        ; 4        ; w_addr_dImag[0]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y19      ; 130        ; 4        ; dout_cImag[7]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y20      ; 134        ; 4        ; dout_cReal[6]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y22      ; 143        ; 5        ; r_addr_cReal[2]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                              ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------+--------------+
; Compilation Hierarchy Node            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                             ; Library Name ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------+--------------+
; |ramComplexNum                        ; 640 (64)    ; 320 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 185  ; 0            ; 320 (64)     ; 0 (0)             ; 320 (0)          ; |ramComplexNum                                  ;              ;
;    |trueDualPortRam:trueDualPortRam0| ; 144 (144)   ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 80 (80)          ; |ramComplexNum|trueDualPortRam:trueDualPortRam0 ;              ;
;    |trueDualPortRam:trueDualPortRam1| ; 144 (144)   ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 80 (80)          ; |ramComplexNum|trueDualPortRam:trueDualPortRam1 ;              ;
;    |trueDualPortRam:trueDualPortRam2| ; 144 (144)   ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 80 (80)          ; |ramComplexNum|trueDualPortRam:trueDualPortRam2 ;              ;
;    |trueDualPortRam:trueDualPortRam3| ; 144 (144)   ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 80 (80)          ; |ramComplexNum|trueDualPortRam:trueDualPortRam3 ;              ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                             ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; dout_aReal[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_aReal[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_aReal[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_aReal[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_aReal[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_aReal[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_aReal[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_aReal[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_aImag[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_aImag[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_aImag[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_aImag[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_aImag[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_aImag[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_aImag[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_aImag[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_bReal[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_bReal[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_bReal[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_bReal[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_bReal[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_bReal[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_bReal[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_bReal[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_bImag[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_bImag[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_bImag[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_bImag[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_bImag[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_bImag[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_bImag[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_bImag[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_cReal[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_cReal[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_cReal[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_cReal[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_cReal[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_cReal[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_cReal[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_cReal[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_cImag[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_cImag[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_cImag[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_cImag[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_cImag[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_cImag[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_cImag[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_cImag[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_dReal[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_dReal[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_dReal[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_dReal[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_dReal[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_dReal[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_dReal[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_dReal[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_dImag[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_dImag[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_dImag[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_dImag[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_dImag[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_dImag[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_dImag[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout_dImag[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; r_addr_aReal[0] ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; r_addr_aReal[1] ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; r_addr_aReal[2] ; Input    ; --            ; (6) 1315 ps   ; --                    ; --  ; --   ;
; clk             ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; r_addr_aImag[0] ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; r_addr_aImag[1] ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; r_addr_aImag[2] ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; r_addr_bReal[0] ; Input    ; --            ; (6) 1320 ps   ; --                    ; --  ; --   ;
; r_addr_bReal[1] ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; r_addr_bReal[2] ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; r_addr_bImag[0] ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; r_addr_bImag[1] ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; r_addr_bImag[2] ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; r_addr_cReal[0] ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; r_addr_cReal[1] ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; r_addr_cReal[2] ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; r_addr_cImag[0] ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; r_addr_cImag[1] ; Input    ; --            ; (6) 1320 ps   ; --                    ; --  ; --   ;
; r_addr_cImag[2] ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; r_addr_dReal[0] ; Input    ; --            ; (6) 1315 ps   ; --                    ; --  ; --   ;
; r_addr_dReal[1] ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; r_addr_dReal[2] ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; r_addr_dImag[0] ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; r_addr_dImag[1] ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; r_addr_dImag[2] ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; din_aReal[0]    ; Input    ; --            ; (6) 1315 ps   ; --                    ; --  ; --   ;
; we_aReal        ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; w_addr_aReal[0] ; Input    ; --            ; (6) 1315 ps   ; --                    ; --  ; --   ;
; w_addr_aReal[2] ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; w_addr_aReal[1] ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; din_aImag[0]    ; Input    ; --            ; (6) 1315 ps   ; --                    ; --  ; --   ;
; we_aImag        ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; w_addr_aImag[0] ; Input    ; --            ; (6) 1315 ps   ; --                    ; --  ; --   ;
; w_addr_aImag[2] ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; w_addr_aImag[1] ; Input    ; --            ; (6) 1315 ps   ; --                    ; --  ; --   ;
; din_aReal[1]    ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; din_aImag[1]    ; Input    ; --            ; (6) 1315 ps   ; --                    ; --  ; --   ;
; din_aReal[2]    ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; din_aImag[2]    ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; din_aReal[3]    ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; din_aImag[3]    ; Input    ; --            ; (6) 1315 ps   ; --                    ; --  ; --   ;
; din_aReal[4]    ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; din_aImag[4]    ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; din_aReal[5]    ; Input    ; --            ; (6) 1315 ps   ; --                    ; --  ; --   ;
; din_aImag[5]    ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; din_aReal[6]    ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; din_aImag[6]    ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; din_aReal[7]    ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; din_aImag[7]    ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; din_bReal[0]    ; Input    ; --            ; (6) 1320 ps   ; --                    ; --  ; --   ;
; we_bReal        ; Input    ; --            ; (6) 1320 ps   ; --                    ; --  ; --   ;
; w_addr_bReal[0] ; Input    ; --            ; (6) 1320 ps   ; --                    ; --  ; --   ;
; w_addr_bReal[2] ; Input    ; --            ; (6) 1320 ps   ; --                    ; --  ; --   ;
; w_addr_bReal[1] ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; din_bImag[0]    ; Input    ; --            ; (6) 1320 ps   ; --                    ; --  ; --   ;
; we_bImag        ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; w_addr_bImag[0] ; Input    ; --            ; (6) 1320 ps   ; --                    ; --  ; --   ;
; w_addr_bImag[2] ; Input    ; --            ; (6) 1320 ps   ; --                    ; --  ; --   ;
; w_addr_bImag[1] ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; din_bReal[1]    ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; din_bImag[1]    ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; din_bReal[2]    ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; din_bImag[2]    ; Input    ; --            ; (6) 1320 ps   ; --                    ; --  ; --   ;
; din_bReal[3]    ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; din_bImag[3]    ; Input    ; --            ; (6) 1320 ps   ; --                    ; --  ; --   ;
; din_bReal[4]    ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; din_bImag[4]    ; Input    ; (6) 1320 ps   ; (6) 1320 ps   ; --                    ; --  ; --   ;
; din_bReal[5]    ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; din_bImag[5]    ; Input    ; --            ; (6) 1320 ps   ; --                    ; --  ; --   ;
; din_bReal[6]    ; Input    ; --            ; (6) 1320 ps   ; --                    ; --  ; --   ;
; din_bImag[6]    ; Input    ; --            ; (6) 1320 ps   ; --                    ; --  ; --   ;
; din_bReal[7]    ; Input    ; (6) 1320 ps   ; (6) 1320 ps   ; --                    ; --  ; --   ;
; din_bImag[7]    ; Input    ; --            ; (6) 1320 ps   ; --                    ; --  ; --   ;
; din_cReal[0]    ; Input    ; --            ; (6) 1320 ps   ; --                    ; --  ; --   ;
; we_cReal        ; Input    ; --            ; (6) 1315 ps   ; --                    ; --  ; --   ;
; w_addr_cReal[0] ; Input    ; --            ; (6) 1315 ps   ; --                    ; --  ; --   ;
; w_addr_cReal[2] ; Input    ; --            ; (6) 1320 ps   ; --                    ; --  ; --   ;
; w_addr_cReal[1] ; Input    ; --            ; (6) 1315 ps   ; --                    ; --  ; --   ;
; din_cImag[0]    ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; we_cImag        ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; w_addr_cImag[0] ; Input    ; --            ; (6) 1320 ps   ; --                    ; --  ; --   ;
; w_addr_cImag[2] ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; w_addr_cImag[1] ; Input    ; --            ; (6) 1315 ps   ; --                    ; --  ; --   ;
; din_cReal[1]    ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; din_cImag[1]    ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; din_cReal[2]    ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; din_cImag[2]    ; Input    ; --            ; (6) 1320 ps   ; --                    ; --  ; --   ;
; din_cReal[3]    ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; din_cImag[3]    ; Input    ; --            ; (6) 1320 ps   ; --                    ; --  ; --   ;
; din_cReal[4]    ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; din_cImag[4]    ; Input    ; --            ; (6) 1320 ps   ; --                    ; --  ; --   ;
; din_cReal[5]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; din_cImag[5]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; din_cReal[6]    ; Input    ; --            ; (6) 1320 ps   ; --                    ; --  ; --   ;
; din_cImag[6]    ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; din_cReal[7]    ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; din_cImag[7]    ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; din_dReal[0]    ; Input    ; --            ; (6) 1315 ps   ; --                    ; --  ; --   ;
; we_dReal        ; Input    ; --            ; (6) 1315 ps   ; --                    ; --  ; --   ;
; w_addr_dReal[0] ; Input    ; --            ; (6) 1315 ps   ; --                    ; --  ; --   ;
; w_addr_dReal[2] ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; w_addr_dReal[1] ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; din_dImag[0]    ; Input    ; --            ; (6) 1315 ps   ; --                    ; --  ; --   ;
; we_dImag        ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; w_addr_dImag[0] ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; w_addr_dImag[2] ; Input    ; --            ; (6) 1320 ps   ; --                    ; --  ; --   ;
; w_addr_dImag[1] ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; din_dReal[1]    ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; din_dImag[1]    ; Input    ; --            ; (6) 1315 ps   ; --                    ; --  ; --   ;
; din_dReal[2]    ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; din_dImag[2]    ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; din_dReal[3]    ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; din_dImag[3]    ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; din_dReal[4]    ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; din_dImag[4]    ; Input    ; --            ; (6) 1315 ps   ; --                    ; --  ; --   ;
; din_dReal[5]    ; Input    ; --            ; (6) 1315 ps   ; --                    ; --  ; --   ;
; din_dImag[5]    ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; din_dReal[6]    ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; din_dImag[6]    ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; din_dReal[7]    ; Input    ; --            ; (6) 1315 ps   ; --                    ; --  ; --   ;
; din_dImag[7]    ; Input    ; --            ; (6) 1315 ps   ; --                    ; --  ; --   ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                ;
+-------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                             ; Pad To Core Index ; Setting ;
+-------------------------------------------------+-------------------+---------+
; r_addr_aReal[0]                                 ;                   ;         ;
; r_addr_aReal[1]                                 ;                   ;         ;
; r_addr_aReal[2]                                 ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam0|ram~132 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~137 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~142 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~147 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~152 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~157 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~162 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~167 ; 1                 ; 6       ;
; clk                                             ;                   ;         ;
; r_addr_aImag[0]                                 ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam0|ram~168 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~169 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~170 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~173 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~174 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~175 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~178 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~179 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~180 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~183 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~184 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~185 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~188 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~189 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~190 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~193 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~194 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~195 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~198 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~199 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~200 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~203 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~204 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~205 ; 0                 ; 6       ;
; r_addr_aImag[1]                                 ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam0|ram~168 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~170 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~171 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~173 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~175 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~176 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~178 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~180 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~181 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~183 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~185 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~186 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~188 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~190 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~191 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~193 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~195 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~196 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~198 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~200 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~201 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~203 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~205 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~206 ; 0                 ; 6       ;
; r_addr_aImag[2]                                 ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam0|ram~172 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~177 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~182 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~187 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~192 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~197 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~202 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~207 ; 0                 ; 6       ;
; r_addr_bReal[0]                                 ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam1|ram~128 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~129 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~130 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~133 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~134 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~135 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~138 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~139 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~140 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~143 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~144 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~145 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~148 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~149 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~150 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~153 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~154 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~155 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~158 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~159 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~160 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~163 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~164 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~165 ; 1                 ; 6       ;
; r_addr_bReal[1]                                 ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam1|ram~128 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~130 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~131 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~133 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~135 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~136 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~138 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~140 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~141 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~143 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~145 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~146 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~148 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~150 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~151 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~153 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~155 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~156 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~158 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~160 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~161 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~163 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~165 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~166 ; 0                 ; 6       ;
; r_addr_bReal[2]                                 ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam1|ram~132 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~137 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~142 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~147 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~152 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~157 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~162 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~167 ; 0                 ; 6       ;
; r_addr_bImag[0]                                 ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam1|ram~168 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~169 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~170 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~173 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~174 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~175 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~178 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~179 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~180 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~183 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~184 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~185 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~188 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~189 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~190 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~193 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~194 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~195 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~198 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~199 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~200 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~203 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~204 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~205 ; 0                 ; 6       ;
; r_addr_bImag[1]                                 ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam1|ram~168 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~170 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~171 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~173 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~175 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~176 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~178 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~180 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~181 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~183 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~185 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~186 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~188 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~190 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~191 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~193 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~195 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~196 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~198 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~200 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~201 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~203 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~205 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~206 ; 0                 ; 6       ;
; r_addr_bImag[2]                                 ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam1|ram~172 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~177 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~182 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~187 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~192 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~197 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~202 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~207 ; 0                 ; 6       ;
; r_addr_cReal[0]                                 ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam2|ram~128 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~129 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~130 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~133 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~134 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~135 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~138 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~139 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~140 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~143 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~144 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~145 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~148 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~149 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~150 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~153 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~154 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~155 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~158 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~159 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~160 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~163 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~164 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~165 ; 0                 ; 6       ;
; r_addr_cReal[1]                                 ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam2|ram~128 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~130 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~131 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~133 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~135 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~136 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~138 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~140 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~141 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~143 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~145 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~146 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~148 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~150 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~151 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~153 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~155 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~156 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~158 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~160 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~161 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~163 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~165 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~166 ; 0                 ; 6       ;
; r_addr_cReal[2]                                 ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam2|ram~132 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~137 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~142 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~147 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~152 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~157 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~162 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~167 ; 0                 ; 6       ;
; r_addr_cImag[0]                                 ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam2|ram~168 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~169 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~170 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~173 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~174 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~175 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~178 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~179 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~180 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~183 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~184 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~185 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~188 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~189 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~190 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~193 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~194 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~195 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~198 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~199 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~200 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~203 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~204 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~205 ; 0                 ; 6       ;
; r_addr_cImag[1]                                 ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam2|ram~168 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~170 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~171 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~173 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~175 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~176 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~178 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~180 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~181 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~183 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~185 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~186 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~188 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~190 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~191 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~193 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~195 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~196 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~198 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~200 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~201 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~203 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~205 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~206 ; 1                 ; 6       ;
; r_addr_cImag[2]                                 ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam2|ram~172 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~177 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~182 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~187 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~192 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~197 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~202 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~207 ; 0                 ; 6       ;
; r_addr_dReal[0]                                 ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam3|ram~128 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~129 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~130 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~133 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~134 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~135 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~138 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~139 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~140 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~143 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~144 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~145 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~148 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~149 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~150 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~153 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~154 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~155 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~158 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~159 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~160 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~163 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~164 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~165 ; 1                 ; 6       ;
; r_addr_dReal[1]                                 ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam3|ram~128 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~130 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~131 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~133 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~135 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~136 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~138 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~140 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~141 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~143 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~145 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~146 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~148 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~150 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~151 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~153 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~155 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~156 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~158 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~160 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~161 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~163 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~165 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~166 ; 0                 ; 6       ;
; r_addr_dReal[2]                                 ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam3|ram~132 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~137 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~142 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~147 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~152 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~157 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~162 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~167 ; 0                 ; 6       ;
; r_addr_dImag[0]                                 ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam3|ram~168 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~169 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~170 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~173 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~174 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~175 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~178 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~179 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~180 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~183 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~184 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~185 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~188 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~189 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~190 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~193 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~194 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~195 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~198 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~199 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~200 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~203 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~204 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~205 ; 0                 ; 6       ;
; r_addr_dImag[1]                                 ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam3|ram~168 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~170 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~171 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~173 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~175 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~176 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~178 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~180 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~181 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~183 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~185 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~186 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~188 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~190 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~191 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~193 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~195 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~196 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~198 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~200 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~201 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~203 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~205 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~206 ; 0                 ; 6       ;
; r_addr_dImag[2]                                 ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam3|ram~172 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~177 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~182 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~187 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~192 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~197 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~202 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~207 ; 0                 ; 6       ;
; din_aReal[0]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam0|ram~64  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~65  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~66  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~67  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~68  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~69  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~70  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~71  ; 1                 ; 6       ;
; we_aReal                                        ;                   ;         ;
;      - rtl~8                                    ; 0                 ; 6       ;
;      - rtl~10                                   ; 0                 ; 6       ;
;      - rtl~12                                   ; 0                 ; 6       ;
;      - rtl~14                                   ; 0                 ; 6       ;
;      - rtl~0                                    ; 0                 ; 6       ;
;      - rtl~2                                    ; 0                 ; 6       ;
;      - rtl~4                                    ; 0                 ; 6       ;
;      - rtl~6                                    ; 0                 ; 6       ;
; w_addr_aReal[0]                                 ;                   ;         ;
;      - rtl~8                                    ; 1                 ; 6       ;
;      - rtl~10                                   ; 1                 ; 6       ;
;      - rtl~12                                   ; 1                 ; 6       ;
;      - rtl~14                                   ; 1                 ; 6       ;
;      - rtl~0                                    ; 1                 ; 6       ;
;      - rtl~2                                    ; 1                 ; 6       ;
;      - rtl~4                                    ; 1                 ; 6       ;
;      - rtl~6                                    ; 1                 ; 6       ;
; w_addr_aReal[2]                                 ;                   ;         ;
;      - rtl~8                                    ; 0                 ; 6       ;
;      - rtl~10                                   ; 0                 ; 6       ;
;      - rtl~12                                   ; 0                 ; 6       ;
;      - rtl~14                                   ; 0                 ; 6       ;
;      - rtl~0                                    ; 0                 ; 6       ;
;      - rtl~2                                    ; 0                 ; 6       ;
;      - rtl~4                                    ; 0                 ; 6       ;
;      - rtl~6                                    ; 0                 ; 6       ;
; w_addr_aReal[1]                                 ;                   ;         ;
;      - rtl~8                                    ; 0                 ; 6       ;
;      - rtl~10                                   ; 0                 ; 6       ;
;      - rtl~12                                   ; 0                 ; 6       ;
;      - rtl~14                                   ; 0                 ; 6       ;
;      - rtl~0                                    ; 0                 ; 6       ;
;      - rtl~2                                    ; 0                 ; 6       ;
;      - rtl~4                                    ; 0                 ; 6       ;
;      - rtl~6                                    ; 0                 ; 6       ;
; din_aImag[0]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam0|ram~16  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~8   ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~0   ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~24  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~40  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~48  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~32  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~56  ; 1                 ; 6       ;
; we_aImag                                        ;                   ;         ;
;      - rtl~9                                    ; 0                 ; 6       ;
;      - rtl~11                                   ; 0                 ; 6       ;
;      - rtl~13                                   ; 0                 ; 6       ;
;      - rtl~15                                   ; 0                 ; 6       ;
;      - rtl~1                                    ; 0                 ; 6       ;
;      - rtl~3                                    ; 0                 ; 6       ;
;      - rtl~5                                    ; 0                 ; 6       ;
;      - rtl~7                                    ; 0                 ; 6       ;
; w_addr_aImag[0]                                 ;                   ;         ;
;      - rtl~9                                    ; 1                 ; 6       ;
;      - rtl~11                                   ; 1                 ; 6       ;
;      - rtl~13                                   ; 1                 ; 6       ;
;      - rtl~15                                   ; 1                 ; 6       ;
;      - rtl~1                                    ; 1                 ; 6       ;
;      - rtl~3                                    ; 1                 ; 6       ;
;      - rtl~5                                    ; 1                 ; 6       ;
;      - rtl~7                                    ; 1                 ; 6       ;
; w_addr_aImag[2]                                 ;                   ;         ;
;      - rtl~9                                    ; 0                 ; 6       ;
;      - rtl~11                                   ; 0                 ; 6       ;
;      - rtl~13                                   ; 0                 ; 6       ;
;      - rtl~15                                   ; 0                 ; 6       ;
;      - rtl~1                                    ; 0                 ; 6       ;
;      - rtl~3                                    ; 0                 ; 6       ;
;      - rtl~5                                    ; 0                 ; 6       ;
;      - rtl~7                                    ; 0                 ; 6       ;
; w_addr_aImag[1]                                 ;                   ;         ;
;      - rtl~9                                    ; 1                 ; 6       ;
;      - rtl~11                                   ; 1                 ; 6       ;
;      - rtl~13                                   ; 1                 ; 6       ;
;      - rtl~15                                   ; 1                 ; 6       ;
;      - rtl~1                                    ; 1                 ; 6       ;
;      - rtl~3                                    ; 1                 ; 6       ;
;      - rtl~5                                    ; 1                 ; 6       ;
;      - rtl~7                                    ; 1                 ; 6       ;
; din_aReal[1]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam0|ram~72  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~73  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~74  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~75  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~76  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~77  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~78  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~79  ; 0                 ; 6       ;
; din_aImag[1]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam0|ram~17  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~9   ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~1   ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~25  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~41  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~49  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~33  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~57  ; 1                 ; 6       ;
; din_aReal[2]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam0|ram~80  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~81  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~82  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~83  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~84  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~85  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~86  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~87  ; 0                 ; 6       ;
; din_aImag[2]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam0|ram~18  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~10  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~2   ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~26  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~42  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~50  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~34  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~58  ; 0                 ; 6       ;
; din_aReal[3]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam0|ram~88  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~89  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~90  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~91  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~92  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~93  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~94  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~95  ; 0                 ; 6       ;
; din_aImag[3]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam0|ram~19  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~11  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~3   ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~27  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~43  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~51  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~35  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~59  ; 1                 ; 6       ;
; din_aReal[4]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam0|ram~96  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~97  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~98  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~99  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~100 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~101 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~102 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~103 ; 0                 ; 6       ;
; din_aImag[4]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam0|ram~20  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~12  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~4   ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~28  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~44  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~52  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~36  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~60  ; 0                 ; 6       ;
; din_aReal[5]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam0|ram~104 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~105 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~106 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~107 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~108 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~109 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~110 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~111 ; 1                 ; 6       ;
; din_aImag[5]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam0|ram~21  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~13  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~5   ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~29  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~45  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~53  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~37  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~61  ; 0                 ; 6       ;
; din_aReal[6]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam0|ram~112 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~113 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~114 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~115 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~116 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~117 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~118 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~119 ; 0                 ; 6       ;
; din_aImag[6]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam0|ram~22  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~14  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~6   ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~30  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~46  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~54  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~38  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~62  ; 0                 ; 6       ;
; din_aReal[7]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam0|ram~120 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~121 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~122 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~123 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~124 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~125 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~126 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~127 ; 0                 ; 6       ;
; din_aImag[7]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam0|ram~23  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~15  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~7   ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~31  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~47  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~55  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~39  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam0|ram~63  ; 0                 ; 6       ;
; din_bReal[0]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam1|ram~64  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~65  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~66  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~67  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~68  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~69  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~70  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~71  ; 1                 ; 6       ;
; we_bReal                                        ;                   ;         ;
;      - rtl~24                                   ; 1                 ; 6       ;
;      - rtl~26                                   ; 1                 ; 6       ;
;      - rtl~28                                   ; 1                 ; 6       ;
;      - rtl~30                                   ; 1                 ; 6       ;
;      - rtl~16                                   ; 1                 ; 6       ;
;      - rtl~18                                   ; 1                 ; 6       ;
;      - rtl~20                                   ; 1                 ; 6       ;
;      - rtl~22                                   ; 1                 ; 6       ;
; w_addr_bReal[0]                                 ;                   ;         ;
;      - rtl~24                                   ; 1                 ; 6       ;
;      - rtl~26                                   ; 1                 ; 6       ;
;      - rtl~28                                   ; 1                 ; 6       ;
;      - rtl~30                                   ; 1                 ; 6       ;
;      - rtl~16                                   ; 1                 ; 6       ;
;      - rtl~18                                   ; 1                 ; 6       ;
;      - rtl~20                                   ; 1                 ; 6       ;
;      - rtl~22                                   ; 1                 ; 6       ;
; w_addr_bReal[2]                                 ;                   ;         ;
;      - rtl~24                                   ; 1                 ; 6       ;
;      - rtl~26                                   ; 1                 ; 6       ;
;      - rtl~28                                   ; 1                 ; 6       ;
;      - rtl~30                                   ; 1                 ; 6       ;
;      - rtl~16                                   ; 1                 ; 6       ;
;      - rtl~18                                   ; 1                 ; 6       ;
;      - rtl~20                                   ; 1                 ; 6       ;
;      - rtl~22                                   ; 1                 ; 6       ;
; w_addr_bReal[1]                                 ;                   ;         ;
;      - rtl~24                                   ; 0                 ; 6       ;
;      - rtl~26                                   ; 0                 ; 6       ;
;      - rtl~28                                   ; 0                 ; 6       ;
;      - rtl~30                                   ; 0                 ; 6       ;
;      - rtl~16                                   ; 0                 ; 6       ;
;      - rtl~18                                   ; 0                 ; 6       ;
;      - rtl~20                                   ; 0                 ; 6       ;
;      - rtl~22                                   ; 0                 ; 6       ;
; din_bImag[0]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam1|ram~16  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~8   ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~0   ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~24  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~40  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~48  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~32  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~56  ; 1                 ; 6       ;
; we_bImag                                        ;                   ;         ;
;      - rtl~25                                   ; 0                 ; 6       ;
;      - rtl~27                                   ; 0                 ; 6       ;
;      - rtl~29                                   ; 0                 ; 6       ;
;      - rtl~31                                   ; 0                 ; 6       ;
;      - rtl~17                                   ; 0                 ; 6       ;
;      - rtl~19                                   ; 0                 ; 6       ;
;      - rtl~21                                   ; 0                 ; 6       ;
;      - rtl~23                                   ; 0                 ; 6       ;
; w_addr_bImag[0]                                 ;                   ;         ;
;      - rtl~25                                   ; 1                 ; 6       ;
;      - rtl~27                                   ; 1                 ; 6       ;
;      - rtl~29                                   ; 1                 ; 6       ;
;      - rtl~31                                   ; 1                 ; 6       ;
;      - rtl~17                                   ; 1                 ; 6       ;
;      - rtl~19                                   ; 1                 ; 6       ;
;      - rtl~21                                   ; 1                 ; 6       ;
;      - rtl~23                                   ; 1                 ; 6       ;
; w_addr_bImag[2]                                 ;                   ;         ;
;      - rtl~25                                   ; 1                 ; 6       ;
;      - rtl~27                                   ; 1                 ; 6       ;
;      - rtl~29                                   ; 1                 ; 6       ;
;      - rtl~31                                   ; 1                 ; 6       ;
;      - rtl~17                                   ; 1                 ; 6       ;
;      - rtl~19                                   ; 1                 ; 6       ;
;      - rtl~21                                   ; 1                 ; 6       ;
;      - rtl~23                                   ; 1                 ; 6       ;
; w_addr_bImag[1]                                 ;                   ;         ;
;      - rtl~25                                   ; 0                 ; 6       ;
;      - rtl~27                                   ; 0                 ; 6       ;
;      - rtl~29                                   ; 0                 ; 6       ;
;      - rtl~31                                   ; 0                 ; 6       ;
;      - rtl~17                                   ; 0                 ; 6       ;
;      - rtl~19                                   ; 0                 ; 6       ;
;      - rtl~21                                   ; 0                 ; 6       ;
;      - rtl~23                                   ; 0                 ; 6       ;
; din_bReal[1]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam1|ram~72  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~73  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~74  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~75  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~76  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~77  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~78  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~79  ; 0                 ; 6       ;
; din_bImag[1]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam1|ram~17  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~9   ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~1   ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~25  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~41  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~49  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~33  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~57  ; 0                 ; 6       ;
; din_bReal[2]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam1|ram~80  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~81  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~82  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~83  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~84  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~85  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~86  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~87  ; 0                 ; 6       ;
; din_bImag[2]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam1|ram~18  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~10  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~2   ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~26  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~42  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~50  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~34  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~58  ; 1                 ; 6       ;
; din_bReal[3]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam1|ram~88  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~89  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~90  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~91  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~92  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~93  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~94  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~95  ; 0                 ; 6       ;
; din_bImag[3]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam1|ram~19  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~11  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~3   ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~27  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~43  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~51  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~35  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~59  ; 1                 ; 6       ;
; din_bReal[4]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam1|ram~96  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~97  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~98  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~99  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~100 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~101 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~102 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~103 ; 0                 ; 6       ;
; din_bImag[4]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam1|ram~20  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~12  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~4   ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~28  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~44  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~52  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~36  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~60  ; 1                 ; 6       ;
; din_bReal[5]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam1|ram~104 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~105 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~106 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~107 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~108 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~109 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~110 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~111 ; 0                 ; 6       ;
; din_bImag[5]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam1|ram~21  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~13  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~5   ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~29  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~45  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~53  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~37  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~61  ; 1                 ; 6       ;
; din_bReal[6]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam1|ram~112 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~113 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~114 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~115 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~116 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~117 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~118 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~119 ; 1                 ; 6       ;
; din_bImag[6]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam1|ram~22  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~14  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~6   ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~30  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~46  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~54  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~38  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~62  ; 1                 ; 6       ;
; din_bReal[7]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam1|ram~120 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~121 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~122 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~123 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~124 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~125 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~126 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~127 ; 1                 ; 6       ;
; din_bImag[7]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam1|ram~23  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~15  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~7   ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~31  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~47  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~55  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~39  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam1|ram~63  ; 1                 ; 6       ;
; din_cReal[0]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam2|ram~64  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~65  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~66  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~67  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~68  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~69  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~70  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~71  ; 1                 ; 6       ;
; we_cReal                                        ;                   ;         ;
;      - rtl~40                                   ; 1                 ; 6       ;
;      - rtl~42                                   ; 1                 ; 6       ;
;      - rtl~44                                   ; 1                 ; 6       ;
;      - rtl~46                                   ; 1                 ; 6       ;
;      - rtl~32                                   ; 1                 ; 6       ;
;      - rtl~34                                   ; 1                 ; 6       ;
;      - rtl~36                                   ; 1                 ; 6       ;
;      - rtl~38                                   ; 1                 ; 6       ;
; w_addr_cReal[0]                                 ;                   ;         ;
;      - rtl~40                                   ; 1                 ; 6       ;
;      - rtl~42                                   ; 1                 ; 6       ;
;      - rtl~44                                   ; 1                 ; 6       ;
;      - rtl~46                                   ; 1                 ; 6       ;
;      - rtl~32                                   ; 1                 ; 6       ;
;      - rtl~34                                   ; 1                 ; 6       ;
;      - rtl~36                                   ; 1                 ; 6       ;
;      - rtl~38                                   ; 1                 ; 6       ;
; w_addr_cReal[2]                                 ;                   ;         ;
;      - rtl~40                                   ; 1                 ; 6       ;
;      - rtl~42                                   ; 1                 ; 6       ;
;      - rtl~44                                   ; 1                 ; 6       ;
;      - rtl~46                                   ; 1                 ; 6       ;
;      - rtl~32                                   ; 1                 ; 6       ;
;      - rtl~34                                   ; 1                 ; 6       ;
;      - rtl~36                                   ; 1                 ; 6       ;
;      - rtl~38                                   ; 1                 ; 6       ;
; w_addr_cReal[1]                                 ;                   ;         ;
;      - rtl~40                                   ; 1                 ; 6       ;
;      - rtl~42                                   ; 1                 ; 6       ;
;      - rtl~44                                   ; 1                 ; 6       ;
;      - rtl~46                                   ; 1                 ; 6       ;
;      - rtl~32                                   ; 1                 ; 6       ;
;      - rtl~34                                   ; 1                 ; 6       ;
;      - rtl~36                                   ; 1                 ; 6       ;
;      - rtl~38                                   ; 1                 ; 6       ;
; din_cImag[0]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam2|ram~16  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~8   ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~0   ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~24  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~40  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~48  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~32  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~56  ; 0                 ; 6       ;
; we_cImag                                        ;                   ;         ;
;      - rtl~41                                   ; 0                 ; 6       ;
;      - rtl~43                                   ; 0                 ; 6       ;
;      - rtl~45                                   ; 0                 ; 6       ;
;      - rtl~47                                   ; 0                 ; 6       ;
;      - rtl~33                                   ; 0                 ; 6       ;
;      - rtl~35                                   ; 0                 ; 6       ;
;      - rtl~37                                   ; 0                 ; 6       ;
;      - rtl~39                                   ; 0                 ; 6       ;
; w_addr_cImag[0]                                 ;                   ;         ;
;      - rtl~41                                   ; 1                 ; 6       ;
;      - rtl~43                                   ; 1                 ; 6       ;
;      - rtl~45                                   ; 1                 ; 6       ;
;      - rtl~47                                   ; 1                 ; 6       ;
;      - rtl~33                                   ; 1                 ; 6       ;
;      - rtl~35                                   ; 1                 ; 6       ;
;      - rtl~37                                   ; 1                 ; 6       ;
;      - rtl~39                                   ; 1                 ; 6       ;
; w_addr_cImag[2]                                 ;                   ;         ;
;      - rtl~41                                   ; 0                 ; 6       ;
;      - rtl~43                                   ; 0                 ; 6       ;
;      - rtl~45                                   ; 0                 ; 6       ;
;      - rtl~47                                   ; 0                 ; 6       ;
;      - rtl~33                                   ; 0                 ; 6       ;
;      - rtl~35                                   ; 0                 ; 6       ;
;      - rtl~37                                   ; 0                 ; 6       ;
;      - rtl~39                                   ; 0                 ; 6       ;
; w_addr_cImag[1]                                 ;                   ;         ;
;      - rtl~41                                   ; 1                 ; 6       ;
;      - rtl~43                                   ; 1                 ; 6       ;
;      - rtl~45                                   ; 1                 ; 6       ;
;      - rtl~47                                   ; 1                 ; 6       ;
;      - rtl~33                                   ; 1                 ; 6       ;
;      - rtl~35                                   ; 1                 ; 6       ;
;      - rtl~37                                   ; 1                 ; 6       ;
;      - rtl~39                                   ; 1                 ; 6       ;
; din_cReal[1]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam2|ram~72  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~73  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~74  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~75  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~76  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~77  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~78  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~79  ; 0                 ; 6       ;
; din_cImag[1]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam2|ram~17  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~9   ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~1   ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~25  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~41  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~49  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~33  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~57  ; 0                 ; 6       ;
; din_cReal[2]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam2|ram~80  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~81  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~82  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~83  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~84  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~85  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~86  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~87  ; 0                 ; 6       ;
; din_cImag[2]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam2|ram~18  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~10  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~2   ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~26  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~42  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~50  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~34  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~58  ; 1                 ; 6       ;
; din_cReal[3]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam2|ram~88  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~89  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~90  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~91  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~92  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~93  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~94  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~95  ; 0                 ; 6       ;
; din_cImag[3]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam2|ram~19  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~11  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~3   ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~27  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~43  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~51  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~35  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~59  ; 1                 ; 6       ;
; din_cReal[4]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam2|ram~96  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~97  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~98  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~99  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~100 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~101 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~102 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~103 ; 0                 ; 6       ;
; din_cImag[4]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam2|ram~20  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~12  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~4   ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~28  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~44  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~52  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~36  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~60  ; 1                 ; 6       ;
; din_cReal[5]                                    ;                   ;         ;
; din_cImag[5]                                    ;                   ;         ;
; din_cReal[6]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam2|ram~112 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~113 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~114 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~115 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~116 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~117 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~118 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~119 ; 1                 ; 6       ;
; din_cImag[6]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam2|ram~22  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~14  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~6   ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~30  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~46  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~54  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~38  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~62  ; 0                 ; 6       ;
; din_cReal[7]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam2|ram~120 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~121 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~122 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~123 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~124 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~125 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~126 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~127 ; 0                 ; 6       ;
; din_cImag[7]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam2|ram~23  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~15  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~7   ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~31  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~47  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~55  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~39  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam2|ram~63  ; 0                 ; 6       ;
; din_dReal[0]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam3|ram~64  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~65  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~66  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~67  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~68  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~69  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~70  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~71  ; 1                 ; 6       ;
; we_dReal                                        ;                   ;         ;
;      - rtl~56                                   ; 1                 ; 6       ;
;      - rtl~58                                   ; 1                 ; 6       ;
;      - rtl~60                                   ; 1                 ; 6       ;
;      - rtl~62                                   ; 1                 ; 6       ;
;      - rtl~48                                   ; 1                 ; 6       ;
;      - rtl~50                                   ; 1                 ; 6       ;
;      - rtl~52                                   ; 1                 ; 6       ;
;      - rtl~54                                   ; 1                 ; 6       ;
; w_addr_dReal[0]                                 ;                   ;         ;
;      - rtl~56                                   ; 1                 ; 6       ;
;      - rtl~58                                   ; 1                 ; 6       ;
;      - rtl~60                                   ; 1                 ; 6       ;
;      - rtl~62                                   ; 1                 ; 6       ;
;      - rtl~48                                   ; 1                 ; 6       ;
;      - rtl~50                                   ; 1                 ; 6       ;
;      - rtl~52                                   ; 1                 ; 6       ;
;      - rtl~54                                   ; 1                 ; 6       ;
; w_addr_dReal[2]                                 ;                   ;         ;
;      - rtl~56                                   ; 0                 ; 6       ;
;      - rtl~58                                   ; 0                 ; 6       ;
;      - rtl~60                                   ; 0                 ; 6       ;
;      - rtl~62                                   ; 0                 ; 6       ;
;      - rtl~48                                   ; 0                 ; 6       ;
;      - rtl~50                                   ; 0                 ; 6       ;
;      - rtl~52                                   ; 0                 ; 6       ;
;      - rtl~54                                   ; 0                 ; 6       ;
; w_addr_dReal[1]                                 ;                   ;         ;
;      - rtl~56                                   ; 0                 ; 6       ;
;      - rtl~58                                   ; 0                 ; 6       ;
;      - rtl~60                                   ; 0                 ; 6       ;
;      - rtl~62                                   ; 0                 ; 6       ;
;      - rtl~48                                   ; 0                 ; 6       ;
;      - rtl~50                                   ; 0                 ; 6       ;
;      - rtl~52                                   ; 0                 ; 6       ;
;      - rtl~54                                   ; 0                 ; 6       ;
; din_dImag[0]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam3|ram~16  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~8   ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~0   ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~24  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~40  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~48  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~32  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~56  ; 1                 ; 6       ;
; we_dImag                                        ;                   ;         ;
;      - rtl~57                                   ; 0                 ; 6       ;
;      - rtl~59                                   ; 0                 ; 6       ;
;      - rtl~61                                   ; 0                 ; 6       ;
;      - rtl~63                                   ; 0                 ; 6       ;
;      - rtl~49                                   ; 0                 ; 6       ;
;      - rtl~51                                   ; 0                 ; 6       ;
;      - rtl~53                                   ; 0                 ; 6       ;
;      - rtl~55                                   ; 0                 ; 6       ;
; w_addr_dImag[0]                                 ;                   ;         ;
;      - rtl~57                                   ; 0                 ; 6       ;
;      - rtl~59                                   ; 0                 ; 6       ;
;      - rtl~61                                   ; 0                 ; 6       ;
;      - rtl~63                                   ; 0                 ; 6       ;
;      - rtl~49                                   ; 0                 ; 6       ;
;      - rtl~51                                   ; 0                 ; 6       ;
;      - rtl~53                                   ; 0                 ; 6       ;
;      - rtl~55                                   ; 0                 ; 6       ;
; w_addr_dImag[2]                                 ;                   ;         ;
;      - rtl~57                                   ; 1                 ; 6       ;
;      - rtl~59                                   ; 1                 ; 6       ;
;      - rtl~61                                   ; 1                 ; 6       ;
;      - rtl~63                                   ; 1                 ; 6       ;
;      - rtl~49                                   ; 1                 ; 6       ;
;      - rtl~51                                   ; 1                 ; 6       ;
;      - rtl~53                                   ; 1                 ; 6       ;
;      - rtl~55                                   ; 1                 ; 6       ;
; w_addr_dImag[1]                                 ;                   ;         ;
;      - rtl~57                                   ; 0                 ; 6       ;
;      - rtl~59                                   ; 0                 ; 6       ;
;      - rtl~61                                   ; 0                 ; 6       ;
;      - rtl~63                                   ; 0                 ; 6       ;
;      - rtl~49                                   ; 0                 ; 6       ;
;      - rtl~51                                   ; 0                 ; 6       ;
;      - rtl~53                                   ; 0                 ; 6       ;
;      - rtl~55                                   ; 0                 ; 6       ;
; din_dReal[1]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam3|ram~72  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~73  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~74  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~75  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~76  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~77  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~78  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~79  ; 0                 ; 6       ;
; din_dImag[1]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam3|ram~17  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~9   ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~1   ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~25  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~41  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~49  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~33  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~57  ; 1                 ; 6       ;
; din_dReal[2]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam3|ram~80  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~81  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~82  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~83  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~84  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~85  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~86  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~87  ; 0                 ; 6       ;
; din_dImag[2]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam3|ram~18  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~10  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~2   ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~26  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~42  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~50  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~34  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~58  ; 0                 ; 6       ;
; din_dReal[3]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam3|ram~88  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~89  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~90  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~91  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~92  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~93  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~94  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~95  ; 0                 ; 6       ;
; din_dImag[3]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam3|ram~19  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~11  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~3   ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~27  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~43  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~51  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~35  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~59  ; 0                 ; 6       ;
; din_dReal[4]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam3|ram~96  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~97  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~98  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~99  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~100 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~101 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~102 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~103 ; 0                 ; 6       ;
; din_dImag[4]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam3|ram~20  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~12  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~4   ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~28  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~44  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~52  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~36  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~60  ; 1                 ; 6       ;
; din_dReal[5]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam3|ram~104 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~105 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~106 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~107 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~108 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~109 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~110 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~111 ; 1                 ; 6       ;
; din_dImag[5]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam3|ram~21  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~13  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~5   ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~29  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~45  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~53  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~37  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~61  ; 0                 ; 6       ;
; din_dReal[6]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam3|ram~112 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~113 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~114 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~115 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~116 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~117 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~118 ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~119 ; 0                 ; 6       ;
; din_dImag[6]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam3|ram~22  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~14  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~6   ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~30  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~46  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~54  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~38  ; 0                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~62  ; 0                 ; 6       ;
; din_dReal[7]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam3|ram~120 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~121 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~122 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~123 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~124 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~125 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~126 ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~127 ; 1                 ; 6       ;
; din_dImag[7]                                    ;                   ;         ;
;      - trueDualPortRam:trueDualPortRam3|ram~23  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~15  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~7   ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~31  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~47  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~55  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~39  ; 1                 ; 6       ;
;      - trueDualPortRam:trueDualPortRam3|ram~63  ; 1                 ; 6       ;
+-------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                   ;
+--------+--------------------+---------+------------+--------+----------------------+------------------+---------------------------+
; Name   ; Location           ; Fan-Out ; Usage      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------+--------------------+---------+------------+--------+----------------------+------------------+---------------------------+
; clk    ; PIN_N11            ; 320     ; Clock      ; yes    ; Global Clock         ; GCLK29           ; --                        ;
; rtl~1  ; LCCOMB_X25_Y64_N30 ; 8       ; Sync. load ; no     ; --                   ; --               ; --                        ;
; rtl~11 ; LCCOMB_X25_Y64_N12 ; 8       ; Sync. load ; no     ; --                   ; --               ; --                        ;
; rtl~13 ; LCCOMB_X25_Y64_N10 ; 8       ; Sync. load ; no     ; --                   ; --               ; --                        ;
; rtl~15 ; LCCOMB_X25_Y64_N20 ; 8       ; Sync. load ; no     ; --                   ; --               ; --                        ;
; rtl~17 ; LCCOMB_X77_Y54_N24 ; 8       ; Sync. load ; no     ; --                   ; --               ; --                        ;
; rtl~19 ; LCCOMB_X77_Y54_N26 ; 8       ; Sync. load ; no     ; --                   ; --               ; --                        ;
; rtl~21 ; LCCOMB_X77_Y54_N16 ; 8       ; Sync. load ; no     ; --                   ; --               ; --                        ;
; rtl~23 ; LCCOMB_X77_Y54_N30 ; 8       ; Sync. load ; no     ; --                   ; --               ; --                        ;
; rtl~25 ; LCCOMB_X77_Y54_N28 ; 8       ; Sync. load ; no     ; --                   ; --               ; --                        ;
; rtl~27 ; LCCOMB_X77_Y54_N14 ; 8       ; Sync. load ; no     ; --                   ; --               ; --                        ;
; rtl~29 ; LCCOMB_X77_Y54_N20 ; 8       ; Sync. load ; no     ; --                   ; --               ; --                        ;
; rtl~3  ; LCCOMB_X25_Y64_N16 ; 8       ; Sync. load ; no     ; --                   ; --               ; --                        ;
; rtl~31 ; LCCOMB_X77_Y54_N22 ; 8       ; Sync. load ; no     ; --                   ; --               ; --                        ;
; rtl~33 ; LCCOMB_X79_Y6_N14  ; 8       ; Sync. load ; no     ; --                   ; --               ; --                        ;
; rtl~35 ; LCCOMB_X79_Y6_N16  ; 8       ; Sync. load ; no     ; --                   ; --               ; --                        ;
; rtl~37 ; LCCOMB_X79_Y6_N6   ; 8       ; Sync. load ; no     ; --                   ; --               ; --                        ;
; rtl~39 ; LCCOMB_X79_Y6_N28  ; 8       ; Sync. load ; no     ; --                   ; --               ; --                        ;
; rtl~41 ; LCCOMB_X79_Y6_N18  ; 8       ; Sync. load ; no     ; --                   ; --               ; --                        ;
; rtl~43 ; LCCOMB_X79_Y6_N8   ; 8       ; Sync. load ; no     ; --                   ; --               ; --                        ;
; rtl~45 ; LCCOMB_X79_Y6_N26  ; 8       ; Sync. load ; no     ; --                   ; --               ; --                        ;
; rtl~47 ; LCCOMB_X79_Y6_N24  ; 8       ; Sync. load ; no     ; --                   ; --               ; --                        ;
; rtl~49 ; LCCOMB_X57_Y65_N2  ; 8       ; Sync. load ; no     ; --                   ; --               ; --                        ;
; rtl~5  ; LCCOMB_X25_Y64_N18 ; 8       ; Sync. load ; no     ; --                   ; --               ; --                        ;
; rtl~51 ; LCCOMB_X57_Y65_N0  ; 8       ; Sync. load ; no     ; --                   ; --               ; --                        ;
; rtl~53 ; LCCOMB_X57_Y65_N26 ; 8       ; Sync. load ; no     ; --                   ; --               ; --                        ;
; rtl~55 ; LCCOMB_X57_Y65_N24 ; 8       ; Sync. load ; no     ; --                   ; --               ; --                        ;
; rtl~57 ; LCCOMB_X57_Y65_N10 ; 8       ; Sync. load ; no     ; --                   ; --               ; --                        ;
; rtl~59 ; LCCOMB_X57_Y65_N16 ; 8       ; Sync. load ; no     ; --                   ; --               ; --                        ;
; rtl~61 ; LCCOMB_X57_Y65_N22 ; 8       ; Sync. load ; no     ; --                   ; --               ; --                        ;
; rtl~63 ; LCCOMB_X57_Y65_N20 ; 8       ; Sync. load ; no     ; --                   ; --               ; --                        ;
; rtl~7  ; LCCOMB_X25_Y64_N28 ; 8       ; Sync. load ; no     ; --                   ; --               ; --                        ;
; rtl~9  ; LCCOMB_X25_Y64_N26 ; 8       ; Sync. load ; no     ; --                   ; --               ; --                        ;
+--------+--------------------+---------+------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk  ; PIN_N11  ; 320     ; 64                                   ; Global Clock         ; GCLK29           ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------+
; Non-Global High Fan-Out Signals                      ;
+--------------------------------------------+---------+
; Name                                       ; Fan-Out ;
+--------------------------------------------+---------+
; r_addr_dImag[1]~input                      ; 24      ;
; r_addr_dImag[0]~input                      ; 24      ;
; r_addr_dReal[1]~input                      ; 24      ;
; r_addr_dReal[0]~input                      ; 24      ;
; r_addr_cImag[1]~input                      ; 24      ;
; r_addr_cImag[0]~input                      ; 24      ;
; r_addr_cReal[1]~input                      ; 24      ;
; r_addr_cReal[0]~input                      ; 24      ;
; r_addr_bImag[1]~input                      ; 24      ;
; r_addr_bImag[0]~input                      ; 24      ;
; r_addr_bReal[1]~input                      ; 24      ;
; r_addr_bReal[0]~input                      ; 24      ;
; r_addr_aImag[1]~input                      ; 24      ;
; r_addr_aImag[0]~input                      ; 24      ;
; r_addr_aReal[1]~input                      ; 24      ;
; r_addr_aReal[0]~input                      ; 24      ;
; din_dImag[7]~input                         ; 8       ;
; din_dReal[7]~input                         ; 8       ;
; din_dImag[6]~input                         ; 8       ;
; din_dReal[6]~input                         ; 8       ;
; din_dImag[5]~input                         ; 8       ;
; din_dReal[5]~input                         ; 8       ;
; din_dImag[4]~input                         ; 8       ;
; din_dReal[4]~input                         ; 8       ;
; din_dImag[3]~input                         ; 8       ;
; din_dReal[3]~input                         ; 8       ;
; din_dImag[2]~input                         ; 8       ;
; din_dReal[2]~input                         ; 8       ;
; din_dImag[1]~input                         ; 8       ;
; din_dReal[1]~input                         ; 8       ;
; w_addr_dImag[1]~input                      ; 8       ;
; w_addr_dImag[2]~input                      ; 8       ;
; w_addr_dImag[0]~input                      ; 8       ;
; we_dImag~input                             ; 8       ;
; din_dImag[0]~input                         ; 8       ;
; w_addr_dReal[1]~input                      ; 8       ;
; w_addr_dReal[2]~input                      ; 8       ;
; w_addr_dReal[0]~input                      ; 8       ;
; we_dReal~input                             ; 8       ;
; din_dReal[0]~input                         ; 8       ;
; din_cImag[7]~input                         ; 8       ;
; din_cReal[7]~input                         ; 8       ;
; din_cImag[6]~input                         ; 8       ;
; din_cReal[6]~input                         ; 8       ;
; din_cImag[5]~input                         ; 8       ;
; din_cReal[5]~input                         ; 8       ;
; din_cImag[4]~input                         ; 8       ;
; din_cReal[4]~input                         ; 8       ;
; din_cImag[3]~input                         ; 8       ;
; din_cReal[3]~input                         ; 8       ;
; din_cImag[2]~input                         ; 8       ;
; din_cReal[2]~input                         ; 8       ;
; din_cImag[1]~input                         ; 8       ;
; din_cReal[1]~input                         ; 8       ;
; w_addr_cImag[1]~input                      ; 8       ;
; w_addr_cImag[2]~input                      ; 8       ;
; w_addr_cImag[0]~input                      ; 8       ;
; we_cImag~input                             ; 8       ;
; din_cImag[0]~input                         ; 8       ;
; w_addr_cReal[1]~input                      ; 8       ;
; w_addr_cReal[2]~input                      ; 8       ;
; w_addr_cReal[0]~input                      ; 8       ;
; we_cReal~input                             ; 8       ;
; din_cReal[0]~input                         ; 8       ;
; din_bImag[7]~input                         ; 8       ;
; din_bReal[7]~input                         ; 8       ;
; din_bImag[6]~input                         ; 8       ;
; din_bReal[6]~input                         ; 8       ;
; din_bImag[5]~input                         ; 8       ;
; din_bReal[5]~input                         ; 8       ;
; din_bImag[4]~input                         ; 8       ;
; din_bReal[4]~input                         ; 8       ;
; din_bImag[3]~input                         ; 8       ;
; din_bReal[3]~input                         ; 8       ;
; din_bImag[2]~input                         ; 8       ;
; din_bReal[2]~input                         ; 8       ;
; din_bImag[1]~input                         ; 8       ;
; din_bReal[1]~input                         ; 8       ;
; w_addr_bImag[1]~input                      ; 8       ;
; w_addr_bImag[2]~input                      ; 8       ;
; w_addr_bImag[0]~input                      ; 8       ;
; we_bImag~input                             ; 8       ;
; din_bImag[0]~input                         ; 8       ;
; w_addr_bReal[1]~input                      ; 8       ;
; w_addr_bReal[2]~input                      ; 8       ;
; w_addr_bReal[0]~input                      ; 8       ;
; we_bReal~input                             ; 8       ;
; din_bReal[0]~input                         ; 8       ;
; din_aImag[7]~input                         ; 8       ;
; din_aReal[7]~input                         ; 8       ;
; din_aImag[6]~input                         ; 8       ;
; din_aReal[6]~input                         ; 8       ;
; din_aImag[5]~input                         ; 8       ;
; din_aReal[5]~input                         ; 8       ;
; din_aImag[4]~input                         ; 8       ;
; din_aReal[4]~input                         ; 8       ;
; din_aImag[3]~input                         ; 8       ;
; din_aReal[3]~input                         ; 8       ;
; din_aImag[2]~input                         ; 8       ;
; din_aReal[2]~input                         ; 8       ;
; din_aImag[1]~input                         ; 8       ;
; din_aReal[1]~input                         ; 8       ;
; w_addr_aImag[1]~input                      ; 8       ;
; w_addr_aImag[2]~input                      ; 8       ;
; w_addr_aImag[0]~input                      ; 8       ;
; we_aImag~input                             ; 8       ;
; din_aImag[0]~input                         ; 8       ;
; w_addr_aReal[1]~input                      ; 8       ;
; w_addr_aReal[2]~input                      ; 8       ;
; w_addr_aReal[0]~input                      ; 8       ;
; we_aReal~input                             ; 8       ;
; din_aReal[0]~input                         ; 8       ;
; r_addr_dImag[2]~input                      ; 8       ;
; r_addr_dReal[2]~input                      ; 8       ;
; r_addr_cImag[2]~input                      ; 8       ;
; r_addr_cReal[2]~input                      ; 8       ;
; r_addr_bImag[2]~input                      ; 8       ;
; r_addr_bReal[2]~input                      ; 8       ;
; r_addr_aImag[2]~input                      ; 8       ;
; r_addr_aReal[2]~input                      ; 8       ;
; rtl~55                                     ; 8       ;
; rtl~54                                     ; 8       ;
; rtl~53                                     ; 8       ;
; rtl~52                                     ; 8       ;
; rtl~51                                     ; 8       ;
; rtl~50                                     ; 8       ;
; rtl~49                                     ; 8       ;
; rtl~48                                     ; 8       ;
; rtl~63                                     ; 8       ;
; rtl~62                                     ; 8       ;
; rtl~61                                     ; 8       ;
; rtl~60                                     ; 8       ;
; rtl~59                                     ; 8       ;
; rtl~58                                     ; 8       ;
; rtl~57                                     ; 8       ;
; rtl~56                                     ; 8       ;
; rtl~39                                     ; 8       ;
; rtl~38                                     ; 8       ;
; rtl~37                                     ; 8       ;
; rtl~36                                     ; 8       ;
; rtl~35                                     ; 8       ;
; rtl~34                                     ; 8       ;
; rtl~33                                     ; 8       ;
; rtl~32                                     ; 8       ;
; rtl~47                                     ; 8       ;
; rtl~46                                     ; 8       ;
; rtl~45                                     ; 8       ;
; rtl~44                                     ; 8       ;
; rtl~43                                     ; 8       ;
; rtl~42                                     ; 8       ;
; rtl~41                                     ; 8       ;
; rtl~40                                     ; 8       ;
; rtl~23                                     ; 8       ;
; rtl~22                                     ; 8       ;
; rtl~21                                     ; 8       ;
; rtl~20                                     ; 8       ;
; rtl~19                                     ; 8       ;
; rtl~18                                     ; 8       ;
; rtl~17                                     ; 8       ;
; rtl~16                                     ; 8       ;
; rtl~31                                     ; 8       ;
; rtl~30                                     ; 8       ;
; rtl~29                                     ; 8       ;
; rtl~28                                     ; 8       ;
; rtl~27                                     ; 8       ;
; rtl~26                                     ; 8       ;
; rtl~25                                     ; 8       ;
; rtl~24                                     ; 8       ;
; rtl~7                                      ; 8       ;
; rtl~6                                      ; 8       ;
; rtl~5                                      ; 8       ;
; rtl~4                                      ; 8       ;
; rtl~3                                      ; 8       ;
; rtl~2                                      ; 8       ;
; rtl~1                                      ; 8       ;
; rtl~0                                      ; 8       ;
; rtl~15                                     ; 8       ;
; rtl~14                                     ; 8       ;
; rtl~13                                     ; 8       ;
; rtl~12                                     ; 8       ;
; rtl~11                                     ; 8       ;
; rtl~10                                     ; 8       ;
; rtl~9                                      ; 8       ;
; rtl~8                                      ; 8       ;
; trueDualPortRam:trueDualPortRam3|ram~31    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~7     ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~15    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~23    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~63    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~39    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~55    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~47    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~30    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~6     ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~14    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~22    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~62    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~38    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~54    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~46    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~29    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~5     ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~13    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~21    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~61    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~37    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~53    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~45    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~28    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~4     ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~12    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~20    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~60    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~36    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~52    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~44    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~27    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~3     ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~11    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~19    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~59    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~35    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~51    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~43    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~26    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~2     ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~10    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~18    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~58    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~34    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~50    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~42    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~25    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~1     ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~9     ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~17    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~57    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~33    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~49    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~41    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~24    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~0     ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~8     ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~16    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~56    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~32    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~48    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~40    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~31    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~7     ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~15    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~23    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~63    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~39    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~55    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~47    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~30    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~6     ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~14    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~22    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~62    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~38    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~54    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~46    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~29    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~5     ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~13    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~21    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~61    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~37    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~53    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~45    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~28    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~4     ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~12    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~20    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~60    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~36    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~52    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~44    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~27    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~3     ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~11    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~19    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~59    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~35    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~51    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~43    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~26    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~2     ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~10    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~18    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~58    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~34    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~50    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~42    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~25    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~1     ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~9     ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~17    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~57    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~33    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~49    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~41    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~24    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~0     ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~8     ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~16    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~56    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~32    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~48    ; 3       ;
; trueDualPortRam:trueDualPortRam2|ram~40    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~31    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~7     ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~15    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~23    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~63    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~39    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~55    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~47    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~30    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~6     ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~14    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~22    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~62    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~38    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~54    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~46    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~29    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~5     ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~13    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~21    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~61    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~37    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~53    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~45    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~28    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~4     ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~12    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~20    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~60    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~36    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~52    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~44    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~27    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~3     ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~11    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~19    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~59    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~35    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~51    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~43    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~26    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~2     ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~10    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~18    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~58    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~34    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~50    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~42    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~25    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~1     ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~9     ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~17    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~57    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~33    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~49    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~41    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~24    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~0     ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~8     ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~16    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~56    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~32    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~48    ; 3       ;
; trueDualPortRam:trueDualPortRam1|ram~40    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~31    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~7     ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~15    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~23    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~63    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~39    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~55    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~47    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~30    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~6     ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~14    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~22    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~62    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~38    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~54    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~46    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~29    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~5     ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~13    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~21    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~61    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~37    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~53    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~45    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~28    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~4     ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~12    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~20    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~60    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~36    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~52    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~44    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~27    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~3     ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~11    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~19    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~59    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~35    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~51    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~43    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~26    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~2     ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~10    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~18    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~58    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~34    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~50    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~42    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~25    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~1     ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~9     ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~17    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~57    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~33    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~49    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~41    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~24    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~0     ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~8     ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~16    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~56    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~32    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~48    ; 3       ;
; trueDualPortRam:trueDualPortRam0|ram~40    ; 3       ;
; trueDualPortRam:trueDualPortRam3|ram~207   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~206   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~205   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~204   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~203   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~202   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~201   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~200   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~199   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~198   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~197   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~196   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~195   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~194   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~193   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~192   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~191   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~190   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~189   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~188   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~187   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~186   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~185   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~184   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~183   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~182   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~181   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~180   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~179   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~178   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~177   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~176   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~175   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~174   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~173   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~172   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~171   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~170   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~169   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~168   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~167   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~166   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~165   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~164   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~163   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~162   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~161   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~160   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~159   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~158   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~157   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~156   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~155   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~154   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~153   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~152   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~151   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~150   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~149   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~148   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~147   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~146   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~145   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~144   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~143   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~142   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~141   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~140   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~139   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~138   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~137   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~136   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~135   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~134   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~133   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~132   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~131   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~130   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~129   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~128   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~207   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~206   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~205   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~204   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~203   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~202   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~201   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~200   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~199   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~198   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~197   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~196   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~195   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~194   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~193   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~192   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~191   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~190   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~189   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~188   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~187   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~186   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~185   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~184   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~183   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~182   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~181   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~180   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~179   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~178   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~177   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~176   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~175   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~174   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~173   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~172   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~171   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~170   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~169   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~168   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~167   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~166   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~165   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~164   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~163   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~162   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~161   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~160   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~159   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~158   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~157   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~156   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~155   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~154   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~153   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~152   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~151   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~150   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~149   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~148   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~147   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~146   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~145   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~144   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~143   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~142   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~141   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~140   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~139   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~138   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~137   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~136   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~135   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~134   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~133   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~132   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~131   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~130   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~129   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~128   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~207   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~206   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~205   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~204   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~203   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~202   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~201   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~200   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~199   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~198   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~197   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~196   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~195   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~194   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~193   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~192   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~191   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~190   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~189   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~188   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~187   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~186   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~185   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~184   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~183   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~182   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~181   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~180   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~179   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~178   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~177   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~176   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~175   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~174   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~173   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~172   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~171   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~170   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~169   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~168   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~167   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~166   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~165   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~164   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~163   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~162   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~161   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~160   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~159   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~158   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~157   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~156   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~155   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~154   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~153   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~152   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~151   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~150   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~149   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~148   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~147   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~146   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~145   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~144   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~143   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~142   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~141   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~140   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~139   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~138   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~137   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~136   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~135   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~134   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~133   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~132   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~131   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~130   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~129   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~128   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~207   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~206   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~205   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~204   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~203   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~202   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~201   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~200   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~199   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~198   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~197   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~196   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~195   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~194   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~193   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~192   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~191   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~190   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~189   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~188   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~187   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~186   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~185   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~184   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~183   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~182   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~181   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~180   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~179   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~178   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~177   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~176   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~175   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~174   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~173   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~172   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~171   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~170   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~169   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~168   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~167   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~166   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~165   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~164   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~163   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~162   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~161   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~160   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~159   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~158   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~157   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~156   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~155   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~154   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~153   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~152   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~151   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~150   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~149   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~148   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~147   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~146   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~145   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~144   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~143   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~142   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~141   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~140   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~139   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~138   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~137   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~136   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~135   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~134   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~133   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~132   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~131   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~130   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~129   ; 1       ;
; trueDualPortRam:trueDualPortRam0|ram~128   ; 1       ;
; trueDualPortRam:trueDualPortRam3|dout_b[7] ; 1       ;
; trueDualPortRam:trueDualPortRam3|dout_b[6] ; 1       ;
; trueDualPortRam:trueDualPortRam3|dout_b[5] ; 1       ;
; trueDualPortRam:trueDualPortRam3|dout_b[4] ; 1       ;
; trueDualPortRam:trueDualPortRam3|dout_b[3] ; 1       ;
; trueDualPortRam:trueDualPortRam3|dout_b[2] ; 1       ;
; trueDualPortRam:trueDualPortRam3|dout_b[1] ; 1       ;
; trueDualPortRam:trueDualPortRam3|dout_b[0] ; 1       ;
; trueDualPortRam:trueDualPortRam3|dout_a[7] ; 1       ;
; trueDualPortRam:trueDualPortRam3|dout_a[6] ; 1       ;
; trueDualPortRam:trueDualPortRam3|dout_a[5] ; 1       ;
; trueDualPortRam:trueDualPortRam3|dout_a[4] ; 1       ;
; trueDualPortRam:trueDualPortRam3|dout_a[3] ; 1       ;
; trueDualPortRam:trueDualPortRam3|dout_a[2] ; 1       ;
; trueDualPortRam:trueDualPortRam3|dout_a[1] ; 1       ;
; trueDualPortRam:trueDualPortRam3|dout_a[0] ; 1       ;
; trueDualPortRam:trueDualPortRam2|dout_b[7] ; 1       ;
; trueDualPortRam:trueDualPortRam2|dout_b[6] ; 1       ;
; trueDualPortRam:trueDualPortRam2|dout_b[5] ; 1       ;
; trueDualPortRam:trueDualPortRam2|dout_b[4] ; 1       ;
; trueDualPortRam:trueDualPortRam2|dout_b[3] ; 1       ;
; trueDualPortRam:trueDualPortRam2|dout_b[2] ; 1       ;
; trueDualPortRam:trueDualPortRam2|dout_b[1] ; 1       ;
; trueDualPortRam:trueDualPortRam2|dout_b[0] ; 1       ;
; trueDualPortRam:trueDualPortRam2|dout_a[7] ; 1       ;
; trueDualPortRam:trueDualPortRam2|dout_a[6] ; 1       ;
; trueDualPortRam:trueDualPortRam2|dout_a[5] ; 1       ;
; trueDualPortRam:trueDualPortRam2|dout_a[4] ; 1       ;
; trueDualPortRam:trueDualPortRam2|dout_a[3] ; 1       ;
; trueDualPortRam:trueDualPortRam2|dout_a[2] ; 1       ;
; trueDualPortRam:trueDualPortRam2|dout_a[1] ; 1       ;
; trueDualPortRam:trueDualPortRam2|dout_a[0] ; 1       ;
; trueDualPortRam:trueDualPortRam1|dout_b[7] ; 1       ;
; trueDualPortRam:trueDualPortRam1|dout_b[6] ; 1       ;
; trueDualPortRam:trueDualPortRam1|dout_b[5] ; 1       ;
; trueDualPortRam:trueDualPortRam1|dout_b[4] ; 1       ;
; trueDualPortRam:trueDualPortRam1|dout_b[3] ; 1       ;
; trueDualPortRam:trueDualPortRam1|dout_b[2] ; 1       ;
; trueDualPortRam:trueDualPortRam1|dout_b[1] ; 1       ;
; trueDualPortRam:trueDualPortRam1|dout_b[0] ; 1       ;
; trueDualPortRam:trueDualPortRam1|dout_a[7] ; 1       ;
; trueDualPortRam:trueDualPortRam1|dout_a[6] ; 1       ;
; trueDualPortRam:trueDualPortRam1|dout_a[5] ; 1       ;
; trueDualPortRam:trueDualPortRam1|dout_a[4] ; 1       ;
; trueDualPortRam:trueDualPortRam1|dout_a[3] ; 1       ;
; trueDualPortRam:trueDualPortRam1|dout_a[2] ; 1       ;
; trueDualPortRam:trueDualPortRam1|dout_a[1] ; 1       ;
; trueDualPortRam:trueDualPortRam1|dout_a[0] ; 1       ;
; trueDualPortRam:trueDualPortRam0|dout_b[7] ; 1       ;
; trueDualPortRam:trueDualPortRam0|dout_b[6] ; 1       ;
; trueDualPortRam:trueDualPortRam0|dout_b[5] ; 1       ;
; trueDualPortRam:trueDualPortRam0|dout_b[4] ; 1       ;
; trueDualPortRam:trueDualPortRam0|dout_b[3] ; 1       ;
; trueDualPortRam:trueDualPortRam0|dout_b[2] ; 1       ;
; trueDualPortRam:trueDualPortRam0|dout_b[1] ; 1       ;
; trueDualPortRam:trueDualPortRam0|dout_b[0] ; 1       ;
; trueDualPortRam:trueDualPortRam0|dout_a[7] ; 1       ;
; trueDualPortRam:trueDualPortRam0|dout_a[6] ; 1       ;
; trueDualPortRam:trueDualPortRam0|dout_a[5] ; 1       ;
; trueDualPortRam:trueDualPortRam0|dout_a[4] ; 1       ;
; trueDualPortRam:trueDualPortRam0|dout_a[3] ; 1       ;
; trueDualPortRam:trueDualPortRam0|dout_a[2] ; 1       ;
; trueDualPortRam:trueDualPortRam0|dout_a[1] ; 1       ;
; trueDualPortRam:trueDualPortRam0|dout_a[0] ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~123   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~122   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~121   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~120   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~127   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~126   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~125   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~124   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~115   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~114   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~113   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~112   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~119   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~118   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~117   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~116   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~107   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~106   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~105   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~104   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~111   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~110   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~109   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~108   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~99    ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~98    ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~97    ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~96    ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~103   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~102   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~101   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~100   ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~91    ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~90    ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~89    ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~88    ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~95    ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~94    ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~93    ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~92    ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~83    ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~82    ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~81    ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~80    ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~87    ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~86    ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~85    ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~84    ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~75    ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~74    ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~73    ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~72    ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~79    ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~78    ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~77    ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~76    ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~67    ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~66    ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~65    ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~64    ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~71    ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~70    ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~69    ; 1       ;
; trueDualPortRam:trueDualPortRam3|ram~68    ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~123   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~122   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~121   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~120   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~127   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~126   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~125   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~124   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~115   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~114   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~113   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~112   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~119   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~118   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~117   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~116   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~107   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~106   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~105   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~104   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~111   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~110   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~109   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~108   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~99    ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~98    ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~97    ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~96    ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~103   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~102   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~101   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~100   ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~91    ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~90    ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~89    ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~88    ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~95    ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~94    ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~93    ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~92    ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~83    ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~82    ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~81    ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~80    ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~87    ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~86    ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~85    ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~84    ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~75    ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~74    ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~73    ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~72    ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~79    ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~78    ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~77    ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~76    ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~67    ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~66    ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~65    ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~64    ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~71    ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~70    ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~69    ; 1       ;
; trueDualPortRam:trueDualPortRam2|ram~68    ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~123   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~122   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~121   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~120   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~127   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~126   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~125   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~124   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~115   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~114   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~113   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~112   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~119   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~118   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~117   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~116   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~107   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~106   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~105   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~104   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~111   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~110   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~109   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~108   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~99    ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~98    ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~97    ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~96    ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~103   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~102   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~101   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~100   ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~91    ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~90    ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~89    ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~88    ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~95    ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~94    ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~93    ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~92    ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~83    ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~82    ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~81    ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~80    ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~87    ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~86    ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~85    ; 1       ;
; trueDualPortRam:trueDualPortRam1|ram~84    ; 1       ;
+--------------------------------------------+---------+


+---------------------------------------------------------------+
; Other Routing Usage Summary                                   ;
+-----------------------------------+---------------------------+
; Other Routing Resource Type       ; Usage                     ;
+-----------------------------------+---------------------------+
; Block interconnects               ; 1,343 / 232,464 ( < 1 % ) ;
; C16 interconnects                 ; 87 / 6,642 ( 1 % )        ;
; C4 interconnects                  ; 778 / 136,080 ( < 1 % )   ;
; Direct links                      ; 106 / 232,464 ( < 1 % )   ;
; GXB block output buffers          ; 0 / 2,640 ( 0 % )         ;
; Global clocks                     ; 1 / 30 ( 3 % )            ;
; Interquad Reference Clock Outputs ; 0 / 2 ( 0 % )             ;
; Interquad TXRX Clocks             ; 0 / 16 ( 0 % )            ;
; Interquad TXRX PCSRX outputs      ; 0 / 8 ( 0 % )             ;
; Interquad TXRX PCSTX outputs      ; 0 / 8 ( 0 % )             ;
; Local interconnects               ; 286 / 73,920 ( < 1 % )    ;
; R24 interconnects                 ; 50 / 6,930 ( < 1 % )      ;
; R4 interconnects                  ; 596 / 190,740 ( < 1 % )   ;
+-----------------------------------+---------------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 8.00) ; Number of LABs  (Total = 80) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 13                           ;
; 2                                          ; 10                           ;
; 3                                          ; 4                            ;
; 4                                          ; 5                            ;
; 5                                          ; 2                            ;
; 6                                          ; 5                            ;
; 7                                          ; 3                            ;
; 8                                          ; 4                            ;
; 9                                          ; 2                            ;
; 10                                         ; 3                            ;
; 11                                         ; 0                            ;
; 12                                         ; 1                            ;
; 13                                         ; 3                            ;
; 14                                         ; 5                            ;
; 15                                         ; 7                            ;
; 16                                         ; 13                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.95) ; Number of LABs  (Total = 80) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 80                           ;
; 1 Sync. load                       ; 76                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 12.00) ; Number of LABs  (Total = 80) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 13                           ;
; 3                                            ; 0                            ;
; 4                                            ; 10                           ;
; 5                                            ; 0                            ;
; 6                                            ; 4                            ;
; 7                                            ; 0                            ;
; 8                                            ; 5                            ;
; 9                                            ; 0                            ;
; 10                                           ; 2                            ;
; 11                                           ; 0                            ;
; 12                                           ; 5                            ;
; 13                                           ; 0                            ;
; 14                                           ; 3                            ;
; 15                                           ; 2                            ;
; 16                                           ; 8                            ;
; 17                                           ; 2                            ;
; 18                                           ; 5                            ;
; 19                                           ; 3                            ;
; 20                                           ; 13                           ;
; 21                                           ; 3                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 4.80) ; Number of LABs  (Total = 80) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 13                           ;
; 2                                               ; 10                           ;
; 3                                               ; 18                           ;
; 4                                               ; 7                            ;
; 5                                               ; 3                            ;
; 6                                               ; 9                            ;
; 7                                               ; 4                            ;
; 8                                               ; 4                            ;
; 9                                               ; 4                            ;
; 10                                              ; 1                            ;
; 11                                              ; 0                            ;
; 12                                              ; 2                            ;
; 13                                              ; 2                            ;
; 14                                              ; 1                            ;
; 15                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 15.85) ; Number of LABs  (Total = 80) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 13                           ;
; 6                                            ; 0                            ;
; 7                                            ; 10                           ;
; 8                                            ; 0                            ;
; 9                                            ; 4                            ;
; 10                                           ; 0                            ;
; 11                                           ; 5                            ;
; 12                                           ; 0                            ;
; 13                                           ; 2                            ;
; 14                                           ; 1                            ;
; 15                                           ; 5                            ;
; 16                                           ; 1                            ;
; 17                                           ; 4                            ;
; 18                                           ; 1                            ;
; 19                                           ; 3                            ;
; 20                                           ; 4                            ;
; 21                                           ; 0                            ;
; 22                                           ; 5                            ;
; 23                                           ; 2                            ;
; 24                                           ; 1                            ;
; 25                                           ; 2                            ;
; 26                                           ; 12                           ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 185       ; 0            ; 0            ; 185       ; 185       ; 0            ; 64           ; 0            ; 0            ; 121          ; 0            ; 64           ; 121          ; 0            ; 0            ; 0            ; 64           ; 0            ; 0            ; 0            ; 0            ; 0            ; 185       ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 185          ; 185          ; 185          ; 185          ; 185          ; 0         ; 185          ; 185          ; 0         ; 0         ; 185          ; 121          ; 185          ; 185          ; 64           ; 185          ; 121          ; 64           ; 185          ; 185          ; 185          ; 121          ; 185          ; 185          ; 185          ; 185          ; 185          ; 0         ; 185          ; 185          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; dout_aReal[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_aReal[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_aReal[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_aReal[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_aReal[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_aReal[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_aReal[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_aReal[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_aImag[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_aImag[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_aImag[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_aImag[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_aImag[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_aImag[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_aImag[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_aImag[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_bReal[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_bReal[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_bReal[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_bReal[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_bReal[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_bReal[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_bReal[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_bReal[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_bImag[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_bImag[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_bImag[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_bImag[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_bImag[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_bImag[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_bImag[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_bImag[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_cReal[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_cReal[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_cReal[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_cReal[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_cReal[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_cReal[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_cReal[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_cReal[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_cImag[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_cImag[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_cImag[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_cImag[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_cImag[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_cImag[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_cImag[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_cImag[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_dReal[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_dReal[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_dReal[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_dReal[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_dReal[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_dReal[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_dReal[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_dReal[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_dImag[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_dImag[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_dImag[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_dImag[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_dImag[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_dImag[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_dImag[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout_dImag[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r_addr_aReal[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r_addr_aReal[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r_addr_aReal[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r_addr_aImag[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r_addr_aImag[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r_addr_aImag[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r_addr_bReal[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r_addr_bReal[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r_addr_bReal[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r_addr_bImag[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r_addr_bImag[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r_addr_bImag[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r_addr_cReal[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r_addr_cReal[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r_addr_cReal[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r_addr_cImag[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r_addr_cImag[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r_addr_cImag[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r_addr_dReal[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r_addr_dReal[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r_addr_dReal[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r_addr_dImag[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r_addr_dImag[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r_addr_dImag[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_aReal[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; we_aReal           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; w_addr_aReal[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; w_addr_aReal[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; w_addr_aReal[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_aImag[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; we_aImag           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; w_addr_aImag[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; w_addr_aImag[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; w_addr_aImag[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_aReal[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_aImag[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_aReal[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_aImag[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_aReal[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_aImag[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_aReal[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_aImag[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_aReal[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_aImag[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_aReal[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_aImag[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_aReal[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_aImag[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_bReal[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; we_bReal           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; w_addr_bReal[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; w_addr_bReal[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; w_addr_bReal[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_bImag[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; we_bImag           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; w_addr_bImag[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; w_addr_bImag[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; w_addr_bImag[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_bReal[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_bImag[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_bReal[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_bImag[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_bReal[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_bImag[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_bReal[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_bImag[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_bReal[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_bImag[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_bReal[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_bImag[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_bReal[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_bImag[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_cReal[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; we_cReal           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; w_addr_cReal[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; w_addr_cReal[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; w_addr_cReal[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_cImag[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; we_cImag           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; w_addr_cImag[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; w_addr_cImag[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; w_addr_cImag[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_cReal[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_cImag[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_cReal[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_cImag[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_cReal[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_cImag[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_cReal[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_cImag[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_cReal[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_cImag[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_cReal[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_cImag[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_cReal[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_cImag[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_dReal[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; we_dReal           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; w_addr_dReal[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; w_addr_dReal[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; w_addr_dReal[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_dImag[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; we_dImag           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; w_addr_dImag[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; w_addr_dImag[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; w_addr_dImag[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_dReal[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_dImag[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_dReal[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_dImag[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_dReal[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_dImag[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_dReal[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_dImag[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_dReal[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_dImag[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_dReal[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_dImag[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_dReal[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din_dImag[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119004): Automatically selected device EP4CGX30CF23C6 for design nearML_modules
Info (119005): Fitting design with smaller device may be possible, but smaller device must be specified
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX75CF23C6 is compatible
    Info (176445): Device EP4CGX50CF23C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_NCEO~ is reserved at location AB3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K4
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location J4
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location D3
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 185 pins of 185 total pins
    Info (169086): Pin dout_aReal[0] not assigned to an exact location on the device
    Info (169086): Pin dout_aReal[1] not assigned to an exact location on the device
    Info (169086): Pin dout_aReal[2] not assigned to an exact location on the device
    Info (169086): Pin dout_aReal[3] not assigned to an exact location on the device
    Info (169086): Pin dout_aReal[4] not assigned to an exact location on the device
    Info (169086): Pin dout_aReal[5] not assigned to an exact location on the device
    Info (169086): Pin dout_aReal[6] not assigned to an exact location on the device
    Info (169086): Pin dout_aReal[7] not assigned to an exact location on the device
    Info (169086): Pin dout_aImag[0] not assigned to an exact location on the device
    Info (169086): Pin dout_aImag[1] not assigned to an exact location on the device
    Info (169086): Pin dout_aImag[2] not assigned to an exact location on the device
    Info (169086): Pin dout_aImag[3] not assigned to an exact location on the device
    Info (169086): Pin dout_aImag[4] not assigned to an exact location on the device
    Info (169086): Pin dout_aImag[5] not assigned to an exact location on the device
    Info (169086): Pin dout_aImag[6] not assigned to an exact location on the device
    Info (169086): Pin dout_aImag[7] not assigned to an exact location on the device
    Info (169086): Pin dout_bReal[0] not assigned to an exact location on the device
    Info (169086): Pin dout_bReal[1] not assigned to an exact location on the device
    Info (169086): Pin dout_bReal[2] not assigned to an exact location on the device
    Info (169086): Pin dout_bReal[3] not assigned to an exact location on the device
    Info (169086): Pin dout_bReal[4] not assigned to an exact location on the device
    Info (169086): Pin dout_bReal[5] not assigned to an exact location on the device
    Info (169086): Pin dout_bReal[6] not assigned to an exact location on the device
    Info (169086): Pin dout_bReal[7] not assigned to an exact location on the device
    Info (169086): Pin dout_bImag[0] not assigned to an exact location on the device
    Info (169086): Pin dout_bImag[1] not assigned to an exact location on the device
    Info (169086): Pin dout_bImag[2] not assigned to an exact location on the device
    Info (169086): Pin dout_bImag[3] not assigned to an exact location on the device
    Info (169086): Pin dout_bImag[4] not assigned to an exact location on the device
    Info (169086): Pin dout_bImag[5] not assigned to an exact location on the device
    Info (169086): Pin dout_bImag[6] not assigned to an exact location on the device
    Info (169086): Pin dout_bImag[7] not assigned to an exact location on the device
    Info (169086): Pin dout_cReal[0] not assigned to an exact location on the device
    Info (169086): Pin dout_cReal[1] not assigned to an exact location on the device
    Info (169086): Pin dout_cReal[2] not assigned to an exact location on the device
    Info (169086): Pin dout_cReal[3] not assigned to an exact location on the device
    Info (169086): Pin dout_cReal[4] not assigned to an exact location on the device
    Info (169086): Pin dout_cReal[5] not assigned to an exact location on the device
    Info (169086): Pin dout_cReal[6] not assigned to an exact location on the device
    Info (169086): Pin dout_cReal[7] not assigned to an exact location on the device
    Info (169086): Pin dout_cImag[0] not assigned to an exact location on the device
    Info (169086): Pin dout_cImag[1] not assigned to an exact location on the device
    Info (169086): Pin dout_cImag[2] not assigned to an exact location on the device
    Info (169086): Pin dout_cImag[3] not assigned to an exact location on the device
    Info (169086): Pin dout_cImag[4] not assigned to an exact location on the device
    Info (169086): Pin dout_cImag[5] not assigned to an exact location on the device
    Info (169086): Pin dout_cImag[6] not assigned to an exact location on the device
    Info (169086): Pin dout_cImag[7] not assigned to an exact location on the device
    Info (169086): Pin dout_dReal[0] not assigned to an exact location on the device
    Info (169086): Pin dout_dReal[1] not assigned to an exact location on the device
    Info (169086): Pin dout_dReal[2] not assigned to an exact location on the device
    Info (169086): Pin dout_dReal[3] not assigned to an exact location on the device
    Info (169086): Pin dout_dReal[4] not assigned to an exact location on the device
    Info (169086): Pin dout_dReal[5] not assigned to an exact location on the device
    Info (169086): Pin dout_dReal[6] not assigned to an exact location on the device
    Info (169086): Pin dout_dReal[7] not assigned to an exact location on the device
    Info (169086): Pin dout_dImag[0] not assigned to an exact location on the device
    Info (169086): Pin dout_dImag[1] not assigned to an exact location on the device
    Info (169086): Pin dout_dImag[2] not assigned to an exact location on the device
    Info (169086): Pin dout_dImag[3] not assigned to an exact location on the device
    Info (169086): Pin dout_dImag[4] not assigned to an exact location on the device
    Info (169086): Pin dout_dImag[5] not assigned to an exact location on the device
    Info (169086): Pin dout_dImag[6] not assigned to an exact location on the device
    Info (169086): Pin dout_dImag[7] not assigned to an exact location on the device
    Info (169086): Pin r_addr_aReal[0] not assigned to an exact location on the device
    Info (169086): Pin r_addr_aReal[1] not assigned to an exact location on the device
    Info (169086): Pin r_addr_aReal[2] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin r_addr_aImag[0] not assigned to an exact location on the device
    Info (169086): Pin r_addr_aImag[1] not assigned to an exact location on the device
    Info (169086): Pin r_addr_aImag[2] not assigned to an exact location on the device
    Info (169086): Pin r_addr_bReal[0] not assigned to an exact location on the device
    Info (169086): Pin r_addr_bReal[1] not assigned to an exact location on the device
    Info (169086): Pin r_addr_bReal[2] not assigned to an exact location on the device
    Info (169086): Pin r_addr_bImag[0] not assigned to an exact location on the device
    Info (169086): Pin r_addr_bImag[1] not assigned to an exact location on the device
    Info (169086): Pin r_addr_bImag[2] not assigned to an exact location on the device
    Info (169086): Pin r_addr_cReal[0] not assigned to an exact location on the device
    Info (169086): Pin r_addr_cReal[1] not assigned to an exact location on the device
    Info (169086): Pin r_addr_cReal[2] not assigned to an exact location on the device
    Info (169086): Pin r_addr_cImag[0] not assigned to an exact location on the device
    Info (169086): Pin r_addr_cImag[1] not assigned to an exact location on the device
    Info (169086): Pin r_addr_cImag[2] not assigned to an exact location on the device
    Info (169086): Pin r_addr_dReal[0] not assigned to an exact location on the device
    Info (169086): Pin r_addr_dReal[1] not assigned to an exact location on the device
    Info (169086): Pin r_addr_dReal[2] not assigned to an exact location on the device
    Info (169086): Pin r_addr_dImag[0] not assigned to an exact location on the device
    Info (169086): Pin r_addr_dImag[1] not assigned to an exact location on the device
    Info (169086): Pin r_addr_dImag[2] not assigned to an exact location on the device
    Info (169086): Pin din_aReal[0] not assigned to an exact location on the device
    Info (169086): Pin we_aReal not assigned to an exact location on the device
    Info (169086): Pin w_addr_aReal[0] not assigned to an exact location on the device
    Info (169086): Pin w_addr_aReal[2] not assigned to an exact location on the device
    Info (169086): Pin w_addr_aReal[1] not assigned to an exact location on the device
    Info (169086): Pin din_aImag[0] not assigned to an exact location on the device
    Info (169086): Pin we_aImag not assigned to an exact location on the device
    Info (169086): Pin w_addr_aImag[0] not assigned to an exact location on the device
    Info (169086): Pin w_addr_aImag[2] not assigned to an exact location on the device
    Info (169086): Pin w_addr_aImag[1] not assigned to an exact location on the device
    Info (169086): Pin din_aReal[1] not assigned to an exact location on the device
    Info (169086): Pin din_aImag[1] not assigned to an exact location on the device
    Info (169086): Pin din_aReal[2] not assigned to an exact location on the device
    Info (169086): Pin din_aImag[2] not assigned to an exact location on the device
    Info (169086): Pin din_aReal[3] not assigned to an exact location on the device
    Info (169086): Pin din_aImag[3] not assigned to an exact location on the device
    Info (169086): Pin din_aReal[4] not assigned to an exact location on the device
    Info (169086): Pin din_aImag[4] not assigned to an exact location on the device
    Info (169086): Pin din_aReal[5] not assigned to an exact location on the device
    Info (169086): Pin din_aImag[5] not assigned to an exact location on the device
    Info (169086): Pin din_aReal[6] not assigned to an exact location on the device
    Info (169086): Pin din_aImag[6] not assigned to an exact location on the device
    Info (169086): Pin din_aReal[7] not assigned to an exact location on the device
    Info (169086): Pin din_aImag[7] not assigned to an exact location on the device
    Info (169086): Pin din_bReal[0] not assigned to an exact location on the device
    Info (169086): Pin we_bReal not assigned to an exact location on the device
    Info (169086): Pin w_addr_bReal[0] not assigned to an exact location on the device
    Info (169086): Pin w_addr_bReal[2] not assigned to an exact location on the device
    Info (169086): Pin w_addr_bReal[1] not assigned to an exact location on the device
    Info (169086): Pin din_bImag[0] not assigned to an exact location on the device
    Info (169086): Pin we_bImag not assigned to an exact location on the device
    Info (169086): Pin w_addr_bImag[0] not assigned to an exact location on the device
    Info (169086): Pin w_addr_bImag[2] not assigned to an exact location on the device
    Info (169086): Pin w_addr_bImag[1] not assigned to an exact location on the device
    Info (169086): Pin din_bReal[1] not assigned to an exact location on the device
    Info (169086): Pin din_bImag[1] not assigned to an exact location on the device
    Info (169086): Pin din_bReal[2] not assigned to an exact location on the device
    Info (169086): Pin din_bImag[2] not assigned to an exact location on the device
    Info (169086): Pin din_bReal[3] not assigned to an exact location on the device
    Info (169086): Pin din_bImag[3] not assigned to an exact location on the device
    Info (169086): Pin din_bReal[4] not assigned to an exact location on the device
    Info (169086): Pin din_bImag[4] not assigned to an exact location on the device
    Info (169086): Pin din_bReal[5] not assigned to an exact location on the device
    Info (169086): Pin din_bImag[5] not assigned to an exact location on the device
    Info (169086): Pin din_bReal[6] not assigned to an exact location on the device
    Info (169086): Pin din_bImag[6] not assigned to an exact location on the device
    Info (169086): Pin din_bReal[7] not assigned to an exact location on the device
    Info (169086): Pin din_bImag[7] not assigned to an exact location on the device
    Info (169086): Pin din_cReal[0] not assigned to an exact location on the device
    Info (169086): Pin we_cReal not assigned to an exact location on the device
    Info (169086): Pin w_addr_cReal[0] not assigned to an exact location on the device
    Info (169086): Pin w_addr_cReal[2] not assigned to an exact location on the device
    Info (169086): Pin w_addr_cReal[1] not assigned to an exact location on the device
    Info (169086): Pin din_cImag[0] not assigned to an exact location on the device
    Info (169086): Pin we_cImag not assigned to an exact location on the device
    Info (169086): Pin w_addr_cImag[0] not assigned to an exact location on the device
    Info (169086): Pin w_addr_cImag[2] not assigned to an exact location on the device
    Info (169086): Pin w_addr_cImag[1] not assigned to an exact location on the device
    Info (169086): Pin din_cReal[1] not assigned to an exact location on the device
    Info (169086): Pin din_cImag[1] not assigned to an exact location on the device
    Info (169086): Pin din_cReal[2] not assigned to an exact location on the device
    Info (169086): Pin din_cImag[2] not assigned to an exact location on the device
    Info (169086): Pin din_cReal[3] not assigned to an exact location on the device
    Info (169086): Pin din_cImag[3] not assigned to an exact location on the device
    Info (169086): Pin din_cReal[4] not assigned to an exact location on the device
    Info (169086): Pin din_cImag[4] not assigned to an exact location on the device
    Info (169086): Pin din_cReal[5] not assigned to an exact location on the device
    Info (169086): Pin din_cImag[5] not assigned to an exact location on the device
    Info (169086): Pin din_cReal[6] not assigned to an exact location on the device
    Info (169086): Pin din_cImag[6] not assigned to an exact location on the device
    Info (169086): Pin din_cReal[7] not assigned to an exact location on the device
    Info (169086): Pin din_cImag[7] not assigned to an exact location on the device
    Info (169086): Pin din_dReal[0] not assigned to an exact location on the device
    Info (169086): Pin we_dReal not assigned to an exact location on the device
    Info (169086): Pin w_addr_dReal[0] not assigned to an exact location on the device
    Info (169086): Pin w_addr_dReal[2] not assigned to an exact location on the device
    Info (169086): Pin w_addr_dReal[1] not assigned to an exact location on the device
    Info (169086): Pin din_dImag[0] not assigned to an exact location on the device
    Info (169086): Pin we_dImag not assigned to an exact location on the device
    Info (169086): Pin w_addr_dImag[0] not assigned to an exact location on the device
    Info (169086): Pin w_addr_dImag[2] not assigned to an exact location on the device
    Info (169086): Pin w_addr_dImag[1] not assigned to an exact location on the device
    Info (169086): Pin din_dReal[1] not assigned to an exact location on the device
    Info (169086): Pin din_dImag[1] not assigned to an exact location on the device
    Info (169086): Pin din_dReal[2] not assigned to an exact location on the device
    Info (169086): Pin din_dImag[2] not assigned to an exact location on the device
    Info (169086): Pin din_dReal[3] not assigned to an exact location on the device
    Info (169086): Pin din_dImag[3] not assigned to an exact location on the device
    Info (169086): Pin din_dReal[4] not assigned to an exact location on the device
    Info (169086): Pin din_dImag[4] not assigned to an exact location on the device
    Info (169086): Pin din_dReal[5] not assigned to an exact location on the device
    Info (169086): Pin din_dImag[5] not assigned to an exact location on the device
    Info (169086): Pin din_dReal[6] not assigned to an exact location on the device
    Info (169086): Pin din_dImag[6] not assigned to an exact location on the device
    Info (169086): Pin din_dReal[7] not assigned to an exact location on the device
    Info (169086): Pin din_dImag[7] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'nearML_modules.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN N11 (CLKIO13, DIFFCLK_7n, REFCLK2n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G29
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 184 (unused VREF, 2.5V VCCIO, 120 input, 64 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  45 pins available
        Info (176213): I/O bank number 3B does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  45 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  49 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  49 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  44 pins available
        Info (176213): I/O bank number 8B does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X70_Y0 to location X81_Y10
Info (170194): Fitter routing operations ending: elapsed time is 00:00:07
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.56 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (169177): 1 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk uses I/O standard 2.5 V at N11
Info (144001): Generated suppressed messages file C:/Users/aaron/Desktop/git_tesis/quartusWorkspace/output_files/nearML_modules.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 5082 megabytes
    Info: Processing ended: Thu Jul 29 15:01:39 2021
    Info: Elapsed time: 00:00:35
    Info: Total CPU time (on all processors): 00:00:34


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/aaron/Desktop/git_tesis/quartusWorkspace/output_files/nearML_modules.fit.smsg.


