BRPI0514179B1 - LDPC CODING METHOD - Google Patents
LDPC CODING METHOD Download PDFInfo
- Publication number
- BRPI0514179B1 BRPI0514179B1 BRPI0514179-6A BRPI0514179A BRPI0514179B1 BR PI0514179 B1 BRPI0514179 B1 BR PI0514179B1 BR PI0514179 A BRPI0514179 A BR PI0514179A BR PI0514179 B1 BRPI0514179 B1 BR PI0514179B1
- Authority
- BR
- Brazil
- Prior art keywords
- matrix
- hbm
- column
- sub
- petition
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
- H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
- H03M13/6393—Rate compatible low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1168—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices wherein the sub-matrices have column and row weights greater than one, e.g. multi-diagonal sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/1174—Parity-check or generator matrices built from sub-matrices representing known block codes such as, e.g. Hamming codes, e.g. generalized LDPC codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
- H03M13/1188—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
Abstract
método e aparelho para codificar e decodificar dados é proposta uma matriz h de verificação de paridade estruturada, em que h é uma expansão de uma matriz base h~ b~ e em que h~ b2~ compreende uma primeira parte que compreende uma coluna h~ b~ tendo um peso ímpar maior que 2 e uma segunda parte que compreende elementos de matriz para a linha i, coluna j igual a 1 para i=j, 1 para i=j+1, e 0 nos demais lugares. a expansão da matriz base h~ b~ utiliza sub-matrizes idênticas para is em cada coluna da segunda parte h~ b2~, e a expansão utiliza sub-matrizes em pares para um número par de 1s em h~ b~.A method and apparatus for encoding and decoding data is provided with a structured parity check matrix h, wherein h is an expansion of a base matrix h ~ b ~ and wherein h ~ b 2 ~ comprises a first part comprising a column h ~ b ~ having an odd weight greater than 2 and a second part comprising matrix elements for row i, column j equal to 1 for i = j, 1 for i = j + 1, and 0 elsewhere. the base matrix expansion h ~ b ~ uses identical sub-matrices for i in each column of the second part h ~ b2 ~, and the expansion uses sub-matrices in pairs for an even number of 1s in h ~ b ~.
Description
(54) Título: MÉTODO DE CODIFICAÇÃO LDPC (51) lnt.CI.: H03M 13/00; G06F 11/00 (30) Prioridade Unionista: 03/12/2004 US 11/004.359, 09/08/2004 US 60/600.005 (73) Titular(es): GOOGLE TECHNOLOGY HOLDINGS LLC (72) Inventor(es): YUFEI W. BLANKENSHIP; BRIAN K. CLASSON; T. KEITH BLANKENSHIP; VIPUL A. DESAI(54) Title: LDPC ENCODING METHOD (51) lnt.CI .: H03M 13/00; G06F 11/00 (30) Unionist Priority: 12/03/2004 US 11 / 004,359, 08/09/2004 US 60 / 600,005 (73) Holder (s): GOOGLE TECHNOLOGY HOLDINGS LLC (72) Inventor (s): YUFEI W. BLANKENSHIP; BRIAN K. CLASSON; T. KEITH BLANKENSHIP; VIPUL A. DESAI
1/251/25
MÉTODO DE CODIFICAÇÃO LDPC CAMPO DA INVENÇÃO [001] A presente invenção relaciona-se genericamente à codificação e decodificação de dados e, em particular, a um método e aparelho para codificar e decodificar dados utilizando códigos de verificação de paridade de baixa densidade (LDPC).LDPC ENCODING METHOD FIELD OF THE INVENTION [001] The present invention relates generally to data encoding and decoding and, in particular, to a method and apparatus for encoding and decoding data using low density parity verification codes (LDPC) .
HISTÓRICO DA INVENÇÃO [002] Conforme é descrito no Pedido de Patente dos Estados Unidos número de série 10/839.995, que é aqui incorporado por referência, um código de verificação de paridade de baixa densidade (LDPC) é um código de bloco linear especificado por uma matriz de verificação de paridade H. Em geral, o código LDPC é definido por um Galois Field GP(q),q>2. Se q=2, o código é um código binário. Todos os códigos de bloco linear podem ser descritos como o produto de um vetor de informação de k-bit Sixk com uma matriz geradora de código Gkxn para produzir uma palavra de código de n-bit Xixn, em que a taxa de código é r=k/n. A palavra de código X é transmitida através de um canal ruidoso, e o vetor de sinal recebido y é passado para o decodificador para estimar o vetor de informação Sixk.BACKGROUND OF THE INVENTION [002] As described in United States Patent Application Serial Number 10 / 839.995, which is hereby incorporated by reference, a low density parity check code (LDPC) is a linear block code specified by an H parity check matrix. In general, the LDPC code is defined by a Galois Field GP (q), q> 2. If q = 2, the code is a binary code. All linear block codes can be described as the product of a Sixk k-bit information vector with a Gkxn code generating matrix to produce an n-bit code word Xi xn , where the code rate is r = k / n. The codeword X is transmitted through a noisy channel, and the received signal vector y is passed to the decoder to estimate the Sixk information vector.
[003] Dado um espaço n-dimensional, as linhas de G abrangem o sub-espaço de palavra de código k-dimensional C, e as linhas da matriz de verificação de paridade HmXn abrangem o espaço dual m-dimensional C1, em que m=n-k Como x=sG e GHT=0, segue-se que xHT=0 para todas as palavras de código no sub-espaço C, em que T (ou T.) denota transposição de matriz. Na discussão de códigos LDPC, isto é geralmente escrito como[003] Given an n-dimensional space, the lines of G encompass the sub-space of the k-dimensional codeword C, and the lines of the parity check matrix H mX n encompass the dual space of m 1-dimensional C 1 , where m = nk As x = sG and GH T = 0, it follows that xH T = 0 for all code words in subspace C, where T (or T.) denotes matrix transposition. In discussing LDPC codes, this is usually written as
Petição 870170064730, de 31/08/2017, pág. 8/35Petition 870170064730, of 08/31/2017, p. 8/35
2/252/25
Ηχτ=Οτ, (1) em que 0 é um vetor de linha de todos os zeros, e a palavra de código x=[s p] = [so, si, . . ., Sk-i, Po, Pi, . . ., Pm-i] , em que Po, . . ., Pm-i são os bits de verificação de paridade; e so, . . ., Sk-i são os bits sistemáticos, iguais aos bits de informação dentro do vetor de informação.Ηχ τ = Ο τ , (1) where 0 is a line vector of all zeros, and the code word x = [sp] = [so, si,. . ., Sk-i, Po, Pi,. . ., Pm-i], where Po,. . ., Pm-i are the parity check bits; and so,. . ., Sk-i are the systematic bits, equal to the information bits within the information vector.
[004] Para um código LDPC a densidade de entradas nãozero em H é baixa, isto é, há apenas uma pequena porcentagem de l's em H, permitindo um melhor desempenho de correção de erro e uma decodificação mais simples do que utilizar um H denso. A matriz de verificação de paridade também pode ser descrita por um gráfico bipartido. O gráfico bipartido não é apenas uma descrição gráfica do código mas também um modelo para o decodificador. No gráfico bipartido, um bit de palavra de código (portanto, cada coluna de H) é representado por um nó variável à esquerda, e cada equação de verificação de paridade (portanto, cada linha de H) é representada por um nó de verificação à direita. Cada nó variável corresponde a uma coluna de H referidos intercambiavelmente, como o são nó de verificação e linha de H. Os nós variáveis são apenas conectados aos nós de verificação, e os nós de verificação são apenas conectados a nós variáveis. Para um código com n bits de palavra de código e m bits de paridade, o nó variável v± é conectado ao nó de verificação Cj por uma borda se o bit de palavra de código i participa na equação de verificação j, i=0,1,...,n-1, j=0,1,...,m-l. Em outras palavras, o nó variável i é conectado ao nó de verificação j se a entrada hji da matriz de verificação de paridade H for 1. Espelhando a Equação (1) , os nós variáveis[004] For an LDPC code the density of nonzero entries in H is low, that is, there is only a small percentage of l's in H, allowing for better error correction performance and simpler decoding than using a dense H. The parity check matrix can also be described by a split graph. The bipartite graphic is not only a graphic description of the code but also a model for the decoder. In the bipartite graph, a bit of code word (therefore, each column of H) is represented by a variable node on the left, and each parity check equation (therefore, each line of H) is represented by a verification node to the left. right. Each variable node corresponds to a column of H referred to interchangeably, as are the check node and line of H. The variable nodes are only connected to the verification nodes, and the verification nodes are only connected to variable nodes. For a code with n codeword bits in parity bits, the variable node v ± is connected to the verification node Cj by an edge if the codeword bit i participates in the verification equation j, i = 0.1 , ..., n-1, j = 0.1, ..., ml. In other words, the variable node i is connected to the verification node j if the input hji of the parity check matrix H is 1. Mirroring Equation (1), the variable nodes
Petição 870170064730, de 31/08/2017, pág. 9/35Petition 870170064730, of 08/31/2017, p. 9/35
3/25 representam uma palavra de código válida se todos os nós de verificação tiverem uma paridade par.3/25 represent a valid code word if all verification nodes have an even parity.
[005] Um exemplo é mostrado abaixo para ilustrar o relacionamento entre a matriz de verificação de paridade, as equações de verificação de paridade, e o gráfico bipartido. Que n=12, taxa de 1/2 código seja definida por[005] An example is shown below to illustrate the relationship between the parity check matrix, the parity check equations, and the bipartite graph. That n = 12, rate of 1/2 code is defined by
n com a parte no lado esquerdo correspondente a k(=6) bits de informação S, a parte no lado direito correspondente a m(=6) bits de paridade p. Aplicando (1), o H em (2) define 6 equações de verificação de paridade conforme segue:n with the part on the left side corresponding to k (= 6) bits of information S, the part on the right side corresponding to m (= 6) bits of parity p. Applying (1), the H in (2) defines 6 parity verification equations as follows:
,TQ + x1 + j6 + x, =0 + .ν5 + λ; + λ'Ε +1, ~ 0 +Υ +A’s-r.V|0 =0 + =0, T Q + x 1 + j 6 + x, = 0 + .ν 5 + λ; + λ ' Ε +1, ~ 0 + Υ + A' s -rV | 0 = 0 + = 0
Η também tem ο gráfico bipartido correspondente mostrado na Figura 1.Η also has ο the corresponding split graph shown in Figure 1.
[006] Como foi discutido acima, o receptor obtém uma versão contaminada y da palavra de código transmitida x. Para decodificar y e determinar a seqüência de informação original S, um algoritmo de decodificação iterativo, como a propagação de crença, é aplicado com base no gráfico[006] As discussed above, the receiver obtains a contaminated version y of the transmitted code word x. To decode y and determine the original information sequence S, an iterative decoding algorithm, such as belief propagation, is applied based on the graph
Petição 870170064730, de 31/08/2017, pág. 10/35Petition 870170064730, of 08/31/2017, p. 10/35
4/25 bipartido. Informação suave no formato de proporção de probabilidade log (LLRs) dos bits de palavra de código é passada entre o banco de nós variáveis e o banco de nós de verificação. A iteração é interrompida quer quando todas as equações de verificação são satisfeitas ou um limite de iteração permitida máximo for atingido.4/25 split. Smooth information in the log probability ratio format (LLRs) of the codeword bits is passed between the variable node bank and the verification node bank. The iteration is interrupted either when all verification equations are satisfied or a maximum allowed iteration limit is reached.
[007] O projeto de código LDPC estruturado começa com uma pequena (mbxnb) matriz base Hb, faz z cópias de Hb, e interconecta as z cópias para formar uma grande (mxn) matriz H, em que m=mbxz, n=nbxz. Utilizando a representação da matriz, para construir um H de Hb, cada 1 em Hb é substituído por uma sub-matriz de permutação zxz, e cada 0 em Hb é substituído por uma sub-matriz zxz toda de zeros. Este procedimento essencialmente mapeia cada borda de Hb para uma borda vetora de comprimento z em H, cada nó variável de Hb para um nó variável vetor de comprimento z em H, e cada nó de verificação de Hb para um nó de verificação de vetor de comprimento z em H. Os benefícios da vetorização de uma pequena matriz Hb para construir uma grande matriz H são:[007] The structured LDPC code project starts with a small (mbxnb) base matrix Hb, makes z copies of Hb, and interconnects the z copies to form a large (mxn) matrix H, where m = mbxz, n = nbxz . Using the matrix representation, to construct an H of Hb, each 1 in Hb is replaced by a permutation sub-matrix zxz, and each 0 in Hb is replaced by a zxz sub-matrix all of zeros. This procedure essentially maps each edge of Hb to a vector edge of length z in H, each variable node of Hb to a variable vector node of length z in H, and each check node of Hb to a vector length verification node. z in H. The benefits of vectorizing a small Hb matrix to build a large H matrix are:
1. Ao utilizar valores diferentes de z, códigos da taxa kb/nb, em que kb=nb-mb, podem ser projetados para muitos tamanhos de seqüência de informação diferentes k=zxkb de uma única matriz base Hb;1. When using values other than z, kb / nb rate codes, where kb = nb-mb, can be designed for many different information string sizes k = zxkb from a single base matrix Hb;
2. Os requisitos de memória são grandemente reduzidos. Com um projeto LDPC estruturado, apenas a matriz base Hb e a permutação para seus l's precisa ser armazenada, o que requer significativamente menos memória, pois Hb é tipicamente bem menor que H e a permutação podem ser muito simples;2. The memory requirements are greatly reduced. With a structured LDPC design, only the base matrix Hb and the permutation for its l's needs to be stored, which requires significantly less memory, as Hb is typically much smaller than H and the permutation can be very simple;
Petição 870170064730, de 31/08/2017, pág. 11/35Petition 870170064730, of 08/31/2017, p. 11/35
5/255/25
3. A codificação e a decodificação podem ser efetuadas em grupos de bits em vez de por bits individuais. Por exemplo, um grupo de z mensagens pode ser apanhado da memória, permutado, e passado entre um nó variável vetor e um nó de verificação vetor.3. Encoding and decoding can be done in groups of bits instead of individual bits. For example, a group of z messages can be taken from memory, exchanged, and passed between a variable vector node and a vector check node.
[008] Embora a filosofia de projeto LDPC estruturado reduza grandemente a complexidade da implementação, não existe uma técnica para projetar a matriz base e designar as matrizes de permutação para um tamanho H alvo dado que resulta em um código LDPC que tem um bom desempenho de correção de erro e pode ser eficientemente codificado e decodificado. Portanto, existe uma necessidade de um método e aparelho para projetar um H estruturado e um método e aparelho para codificar e decodificar dados utilizando a matriz H estruturada.[008] Although the structured LDPC design philosophy greatly reduces the complexity of the implementation, there is no technique for designing the base matrix and assigning the permutation matrices to a target H size as it results in an LDPC code that performs well error correction and can be efficiently encoded and decoded. Therefore, there is a need for a method and apparatus for designing a structured H and a method and apparatus for encoding and decoding data using the structured H matrix.
BREVE DESCRIÇÃO DOS DESENHOS [009] A Figura 1 ilustra o gráfico bipartido de uma matriz H (12,6).BRIEF DESCRIPTION OF THE DRAWINGS [009] Figure 1 illustrates the split graph of an H matrix (12,6).
[0010] A Figura 2 ilustra os relacionamentos entre a matriz base Hb, a matriz modelo Hbm, e a matriz expandida final H.[0010] Figure 2 illustrates the relationships between the base matrix Hb, the model matrix Hbm, and the final expanded matrix H.
[0011] A Figura 3 é um diagrama de blocos de um codificador.[0011] Figure 3 is a block diagram of an encoder.
[0012] A Figura 4 é um diagrama de blocos de um decodifica-dor.[0012] Figure 4 is a block diagram of a decoder.
[0013] A Figura 5 é um fluxograma que mostra a operação do codificador da Figura 3.[0013] Figure 5 is a flow chart showing the operation of the encoder in Figure 3.
[0014] A Figura 6 é um fluxograma que mostra a operação do decodificador da Figura 4.[0014] Figure 6 is a flow chart showing the operation of the decoder in Figure 4.
DESCRIÇÃO DETALHADA DOS DESENHOSDETAILED DESCRIPTION OF THE DRAWINGS
Petição 870170064730, de 31/08/2017, pág. 12/35Petition 870170064730, of 08/31/2017, p. 12/35
6/25 [0015] Para enfrentar a necessidade citada acima, uma matriz de verificação de paridade estruturada H é proposta, em que H é uma expansão de uma matriz base Hb e em que Hb compreende uma seção Hbi e uma seção Hb2, e em que Hb2 compreende uma primeira parte que compreende uma coluna hb tendo um peso impar maior que 2, e uma sequnda parte que compreende elementos de matriz para a linha i, coluna j iqual a 1 para i=j, 1 para i=j+l, e 0 nos demais luqares. A expansão da matriz base Hb utiliza sub-matrizes idênticas para ls em cada coluna da sequnda parte Η%2, e a expansão utiliza sub-matrizes em pares para um número par de ls em6/25 [0015] To address the need mentioned above, a structured parity check matrix H is proposed, in which H is an expansion of a base matrix Hb and in which Hb comprises a section Hbi and a section Hb2, and in that Hb2 comprises a first part comprising a column hb having an odd weight greater than 2, and a second part comprising matrix elements for line i, column j equal to 1 for i = j, 1 for i = j + l , and 0 in the other places. The expansion of the base matrix Hb uses identical sub-arrays for ls in each column of the second part Η% 2, and the expansion uses sub-arrays in pairs for an even number of ls in
Hb.H b .
[0016] A presente invenção abranqe um método para operar um transmissor que qera bits de verificação de paridade p= (po, . . .,pm-i) com base em um conjunto de símbolo corrente S= (So, . . ., Sk-i) , O método compreende as etapas de receber o conjunto de símbolos corrente S= (So, . . ., Sk-i) , e utilizar a matriz H para determinar os bits de verificação de paridade. Os bits de verificação de paridade são transmitidos juntamente com o conjunto de símbolos corrente. A matriz H é uma expansão de uma matriz base Hb em que Hb compreende uma seção Hbi e uma seção Hb2, e em que Hb2 compreende uma primeira parte que compreende uma coluna hb tendo um peso ímpar maior que 2, e uma sequnda parte H'b2, que compreende elementos de matriz para a linha i, a coluna j iqual a 1 para i=j, 1 para i=j+l, e 0 nos demais luqares. A expansão da matriz base Hb utiliza sub-matrizes idênticas para ls em cada coluna da sequnda parte Η%2, e em que a expansão utiliza sub-matrizes em pares para um número par de ls em hb.[0016] The present invention encompasses a method for operating a transmitter that has parity check bits p = (po,..., P m -i) based on a current symbol set S = (So,... , Sk-i), The method comprises the steps of receiving the current set of symbols S = (So,..., Sk-i), and using the matrix H to determine the parity check bits. The parity check bits are transmitted along with the current symbol set. The matrix H is an expansion of a base matrix Hb in which Hb comprises a section Hbi and a section Hb2, and in which Hb2 comprises a first part comprising a column hb having an odd weight greater than 2, and a second part H ' b2 , which comprises matrix elements for row i, column j equal to 1 for i = j, 1 for i = j + l, and 0 in other places. The expansion of the base matrix Hb uses identical sub-arrays for ls in each column of the second part Η% 2, and in which the expansion uses sub-arrays in pairs for an even number of ls in hb.
Petição 870170064730, de 31/08/2017, pág. 13/35Petition 870170064730, of 08/31/2017, p. 13/35
7/25 [0017] A presente invenção abrange adicionalmente um método para operar um receptor que estima o conjunto de símbolos corrente S= (So, . . . , Sk-i) . O método compreende as etapas de receber um vetor de sinal recebido y= (yo, . . ., Yn-i) e utilizar a matriz H para estimar o conjunto de símbolos corrente S= (So, . . ., Sk-i) . A matriz H é uma expansão de uma matriz base Hb e em que Hb compreende uma seção Hbi e uma seção Hb2, com Hb2 compreendendo uma primeira parte que compreende uma coluna hb tendo um peso ímpar maior que 2, e uma segunda parte H'b2 que compreende elementos de matriz para a linha i, coluna j igual a 1 para i=j, 1 para i=j+l, e 0 nos demais lugares. A expansão da matriz base Hb utiliza sub-matrizes idênticas para ls em cada coluna da segunda parte H'b2, e em que a expansão utiliza submatrizes em pares para um número par de ls em hb.7/25 [0017] The present invention further encompasses a method for operating a receiver that estimates the current set of symbols S = (So,..., Sk-i). The method comprises the steps of receiving a received signal vector y = (yo,..., Yn-i) and using the matrix H to estimate the current set of symbols S = (So,..., Sk-i) . The matrix H is an expansion of a base matrix Hb and in which Hb comprises a section Hbi and a section Hb2, with Hb2 comprising a first part comprising a column hb having an odd weight greater than 2, and a second part H'b2 comprising matrix elements for row i, column j equal to 1 for i = j, 1 for i = j + l, and 0 elsewhere. The expansion of the base matrix Hb uses identical sub-matrices for ls in each column of the second part H'b2, and in which the expansion uses sub-matrices in pairs for an even number of ls in hb.
[0018] A presente invenção abrange adicionalmente um aparelho que compreende meio de armazenamento para armazenar uma matriz H, um microprocessador que utiliza a matriz H para determinar bits de verificação de paridade,[0018] The present invention further encompasses an apparatus comprising storage medium for storing an H matrix, a microprocessor which uses the H matrix to determine parity check bits,
que compreende elementos de matriz para a linha i, coluna j igual a 1 para i=j, 1 para i=j+l, e 0 nos demais lugares. A expansão da matriz base Hb utiliza sub-matrizes idênticas para ls em cada coluna da segunda parte H'b2, e em que a expansão utiliza sub-matrizes em pares para um número par de ls em hb.comprising matrix elements for row i, column j equal to 1 for i = j, 1 for i = j + l, and 0 elsewhere. The expansion of the base matrix Hb uses identical sub-matrices for ls in each column of the second part H'b2, and in which the expansion uses sub-matrices in pairs for an even number of ls in hb.
Petição 870170064730, de 31/08/2017, pág. 14/35Petition 870170064730, of 08/31/2017, p. 14/35
8/25 [0019] A presente invenção abrange um aparelho que compreende meio de armazenamento para armazenar uma matriz H, um receptor para receber um vetor de sinal y= (yo, . . ., yn1) , e um microprocessador que utiliza a matriz H para determinar um conjunto de símbolos corrente (So, . . . , Sk-i) . A matriz H é uma expansão de uma matriz base Hb com Hb compreendendo uma seção Hbi e uma seção Hb2, e em que Hb2 compreende uma primeira parte que compreende uma coluna hb tendo um peso ímpar maior que 2. Hb2 compreende uma segunda parte H'b2 tendo elementos de matriz para a linha i, coluna j igual a 1 para i=j, 1 para i=j+l, e 0 nos demais lugares. Duas sub-matrizes idênticas são utilizadas para expandir ls em cada coluna de H'b2, e sub-matrizes em pares são utilizadas para expandir um número par de ls em hb.The present invention encompasses an apparatus comprising a storage medium for storing an H matrix, a receiver for receiving a signal vector y = (yo,..., Yn1), and a microprocessor using the matrix H to determine a set of current symbols (So,..., Sk-i). The matrix H is an expansion of a base matrix Hb with Hb comprising a section Hbi and a section Hb2, and where Hb2 comprises a first part comprising a column hb having an odd weight greater than 2. Hb2 comprises a second part H ' b2 having matrix elements for row i, column j equal to 1 for i = j, 1 for i = j + l, and 0 elsewhere. Two identical sub-arrays are used to expand ls in each column of H'b2, and paired sub-arrays are used to expand an even number of ls in hb.
[0020] Passando agora para os desenhos, em que números iguais designam componentes iguais, a Figura 3 é um diagrama de blocos do codificador 300 de acordo com uma primeira versão da presente invenção. Conforme é mostrado, o codificador 300 compreende o microprocessador 301 e uma tabela de pesquisa 303. Na primeira versão da presente invenção, o microprocessador 301 compreende um processador de sinal digital (DSP) , como, mas sem a ele se limitar, os DSPs MSC8300 e DSP56300. Adicionalmente, a tabela de pesquisa 303 serve como meio de armazenamento para armazenar uma matriz, e compreende memória de apenas leitura; entretanto, alguém de habilidade ordinária na tecnologia reconhecerá que outras formas de memória (por exemplo, memória de acesso aleatória, memória de armazenamento magnético, etc.) também poderão ser utilizadas. Em uma segunda versão, a funcionalidade do[0020] Now moving on to the drawings, where like numbers designate like components, Figure 3 is a block diagram of encoder 300 according to a first version of the present invention. As shown, encoder 300 comprises microprocessor 301 and a lookup table 303. In the first version of the present invention, microprocessor 301 comprises a digital signal processor (DSP), such as, but not limited to, MSC8300 DSPs and DSP56300. In addition, the lookup table 303 serves as a storage medium for storing a matrix, and comprises read-only memory; however, someone of ordinary skill in the technology will recognize that other forms of memory (for example, random access memory, magnetic storage memory, etc.) may also be used. In a second version, the functionality of
Petição 870170064730, de 31/08/2017, pág. 15/35Petition 870170064730, of 08/31/2017, p. 15/35
9/25 microprocessador 301 e da tabela de pesquisa 303 podem ser incorporadas dentro de um circuito integrado específico da aplicação (ASIC) ou malha de portal programável de campo (FPGA) . Em particular, a tabela de pesquisa 303 pode ser implementada em uma forma de memória que corresponde à existência ou a não existência de vias de sinal em um circuito.9/25 microprocessor 301 and search table 303 can be incorporated within an application specific integrated circuit (ASIC) or field programmable portal mesh (FPGA). In particular, lookup table 303 can be implemented in a form of memory that corresponds to the existence or non-existence of signal paths in a circuit.
[0021] Conforme foi discutido acima, dados codificados são geraimente emitidos como uma pluralidade de bits de verificação de paridade além dos bits sistemáticos, em que juntos o bit de verificação de paridade e os bits sistemáticos formam uma palavra de código x. Na primeira versão da presente invenção, uma matriz de verificação de paridade H é armazenada na tabela de pesquisa 303, e é acessada pelo microprocessador 301 para resolver a Equação (1). Em particular, o microprocessador 301 determina valores apropriados para os bits de verificação de paridade p= (po, . . .,pm-i) com base no conjunto de símbolos corrente S= (So, . . ., Sk-i) e a matriz de verificação de paridade H. Os bits de paridade e o conjunto de símbolos são então passados para um transmissor e transmitidos para um receptor.[0021] As discussed above, encoded data is usually output as a plurality of parity check bits in addition to the systematic bits, where together the parity check bit and the systematic bits form a code word x. In the first version of the present invention, an H parity check matrix is stored in the lookup table 303, and is accessed by microprocessor 301 to solve Equation (1). In particular, microprocessor 301 determines appropriate values for the parity check bits p = (po,..., Pm-i) based on the current set of symbols S = (So,..., Sk-i) and the H parity check matrix. The parity bits and the symbol set are then passed to a transmitter and transmitted to a receiver.
[0022] A Figura 4 é um diagrama de blocos do decodificador 400 de acordo com uma versão da presente invenção. Como é mostrado, o decodificador 400 compreende o microprocessador 401 e a tabela de pesquisa 403. Em uma primeira versão da presente invenção, o microprocessador 401 compreende um processador de sinal digital (DSP) como, mas sem a eles se limitar, os DSPs MSC8300 e DSP56300. Adicionalmente, a tabela de pesquisa 403 age como meio de[0022] Figure 4 is a block diagram of decoder 400 according to a version of the present invention. As shown, decoder 400 comprises microprocessor 401 and search table 403. In a first version of the present invention, microprocessor 401 comprises a digital signal processor (DSP) such as, but not limited to, the MSC8300 DSPs and DSP56300. Additionally, the 403 lookup table acts as a means of
Petição 870170064730, de 31/08/2017, pág. 16/35Petition 870170064730, of 08/31/2017, p. 16/35
10/25 armazenamento para armazenar a matriz H, e compreende memória de apenas leitura. No entanto, alguém de habilidade ordinária na tecnologia reconhecerá que outras formas de memória (por exemplo, memória de acesso aleatório, memória de armazenamento magnético, etc.) também poderão ser utilizadas. Em uma segunda versão, a funcionalidade do microprocessador 401 e da tabela de pesquisa 403 pode ser incorporada dentro de um circuito integrado específico da aplicação (ASIC) ou malha de portal programável de campo (FPGA) . Em particular, a tabela de pesquisa 403 pode ser implementada em uma forma de memória correspondente à existência ou a não existência de vias de sinal em um circuito.10/25 storage to store the H matrix, and comprises read-only memory. However, someone of ordinary skill in technology will recognize that other forms of memory (for example, random access memory, magnetic storage memory, etc.) may also be used. In a second version, the functionality of the microprocessor 401 and the search table 403 can be incorporated within an application-specific integrated circuit (ASIC) or field programmable portal mesh (FPGA). In particular, the look-up table 403 can be implemented in a form of memory corresponding to the existence or non-existence of signal paths in a circuit.
[0023] O vetor de sinal recebido (recebido através de um receptor) y= (yo, . . ., yn-i) corresponde à palavra de código x transmitida através de um canal ruidoso, em que os dados codificados x, conforme foi discutido acima, é um vetor de palavra de código. Na primeira versão da presente invenção, uma matriz de verificação de paridade H é armazena na tabela de pesquisa 403, e é acessada pelo microprocessador 401 para decodificar y e estimar o conjunto de símbolos corrente S (isto é, o conjunto de símbolos corrente (So, . . ., Sk-i) . Em particular, o microprocessador 401 estima o conjunto de símbolos corrente (So, . . ., Sk-i) com base no vetor de sinal recebido y (yo, . . ., yn-i) e na matriz de verificação de paridade H.[0023] The signal vector received (received through a receiver) y = (yo,..., Y n -i) corresponds to the code word x transmitted through a noisy channel, in which the encoded data x, as was discussed above, it is a code word vector. In the first version of the present invention, a parity check matrix H is stored in the lookup table 403, and is accessed by microprocessor 401 to decode y and estimate the current symbol set S (that is, the current symbol set (So, In particular, microprocessor 401 estimates the current set of symbols (So,..., Sk-i) based on the received signal vector y (yo,..., Y n - i) and in the H parity check matrix.
[0024] Como é bem conhecido na tecnologia, há muitas maneiras em que o decodificador 400 pode utilizar a matriz de verificação de paridade H no microprocessador 401 para decodificação. Uma maneira assim é efetuar uma[0024] As is well known in the technology, there are many ways in which decoder 400 can use the H parity check matrix in microprocessor 401 for decoding. One way is to make a
Petição 870170064730, de 31/08/2017, pág. 17/35Petition 870170064730, of 08/31/2017, p. 17/35
11/25 multiplicação de matriz de vetor com H para determinar um padrão de erro provável. Outra maneira assim é utilizar H para construir um gráfico bipartido em que as bordas do gráfico correspondem a l's em H e processar iterativamente y no gráfico bipartido.11/25 vector matrix multiplication with H to determine a probable error pattern. Another way is to use H to build a bipartite graph where the edges of the graph correspond to l's in H and iteratively process y on the bipartite graph.
[0025] Para um LDPC estruturado, a sub-matriz zxz poderá ser uma matriz de permutação, a soma de matrizes de permutação, ou qualquer tipo de matriz binária. Como a matriz de permutação P tem um único 1 em cada linha e um único 1 em cada coluna, a distribuição ponderai da matriz H é o mesmo que a matriz base Hb se a sub-matriz de permutação for utilizada. Portanto, a distribuição ponderai de Hb é escolhida tão próximo da distribuição de peso final desejada quanto possível. A descrição seguinte é ilustrativa do caso em que as entradas de Hb são substituídas por matrizes de permutação, embora quaisquer matrizes poderão ser utilizadas. Se uma sub-matriz de permutação Pzxz de uma borda de vetor tem um 1 na (linha, coluna) entrada (p(i),i) então a iésima borda dentro da borda do vetor é permutada para a p(i)ésíma posição antes da borda do vetor ser conectada ao nó de verificação do vetor. Em outras palavras, esta permutação torna o iésimo nó variável dentro do nó variável de vetor relacionado conectado ao p(i)ésímo nó de verificação dentro do nó de verificação de vetor relacionado.[0025] For a structured LDPC, the sub-matrix zxz can be a permutation matrix, the sum of permutation matrices, or any type of binary matrix. Since the permutation matrix P has a single 1 in each row and a single 1 in each column, the weight distribution of matrix H is the same as the base matrix Hb if the permutation sub-matrix is used. Therefore, the weight distribution of Hb is chosen as close to the desired final weight distribution as possible. The following description is illustrative of the case where Hb inputs are replaced with permutation matrices, although any matrices can be used. If a permutation sub-matrix P zxz of a vector border has a 1 in the (row, column) entry (p (i), i) then ai th edge within the vector border is exchanged for p (i) the same position before the vector edge is connected to the vector check node. In other words, this permutation makes hi th variable node within the related vector variable node connected to p (i) th n O check within the related vector check node.
[0026] As permutações que compreendem H podem ser muito simples sem comprometer o desempenho, como a deslocamentos cíclicos simples e/ou reversões de bits. Por exemplo, um deslocamento para a direita circular simples pode ser utilizado. Com esta restrição, cada matriz H pode ser[0026] Permutations comprising H can be very simple without compromising performance, such as simple cyclic shifts and / or bit reversals. For example, a simple circular right shift can be used. With this restriction, each matrix H can be
Petição 870170064730, de 31/08/2017, pág. 18/35Petition 870170064730, of 08/31/2017, p. 18/35
12/25 singularmente representada por uma matriz modelo mbxnb de Hbm, que pode ser obtida por:12/25 singularly represented by a Hbm mbxnb model matrix, which can be obtained by:
• substituição de cada 0 em Hb por -1 para denotar uma sub-matriz toda de zero zxz, e • substituição de cada hij=l em Hb por um deslocamento circular de tamanho p(i,j) em que p(i,j) é não negativo.• replacement of each 0 in Hb by -1 to denote a whole sub-matrix of zero zxz, and • replacement of each hij = l in Hb by a circular displacement of size p (i, j) where p (i, j ) is non-negative.
[0027] Como o deslocamento à esquerda circular (x mod z) vezes é equivalente a deslocamento à direita circular ((z-x) mod z) vezes, é adequado discutir deslocamento à direita circular e referir-se a ele como um deslocamento circular por brevidade. Como foi discutido anteriormente, há um mapeamento um-para-um entre H e Hbm. Portanto, Hbm é uma representação taquigráfica de H se z for dado. Notacionalmente, a matriz modelo é distinguida da matriz base pelo subscrito 'bm', e as matrizes expandidas são distinguidas pela remoção do subscrito 'bm'. O relacionamento entre as três matrizes é ilustrado na Figura 2. Utilizando a estrutura, o código tem um desempenho de correção de erro similar a uma H aleatória de tamanho mxn, enquanto a codificação e a decodificação são efetuadas com base em uma Hbm bem menor.[0027] Since the left circular displacement (x mod z) times is equivalent to the right circular displacement ((zx) mod z) times, it is appropriate to discuss the right circular displacement and refer to it as a circular displacement for brevity . As discussed earlier, there is a one-to-one mapping between H and Hbm. Therefore, Hbm is a shorthand representation of H if z is given. Notationally, the model matrix is distinguished from the base matrix by the subscript 'bm', and expanded matrices are distinguished by removing the subscript 'bm'. The relationship between the three matrices is illustrated in Figure 2. Using the structure, the code has an error correction performance similar to a random H of size mxn, while encoding and decoding are performed based on a much smaller Hbm.
(4)(4)
Petição 870170064730, de 31/08/2017, pág. 19/35Petition 870170064730, of 08/31/2017, p. 19/35
13/25 [0029] Quando z=3, Hbm é convertida para uma matriz H (mbxz) x (nbxz) ao substituir cada -1 por uma sub-matriz toda de zero de 3x3 e cada i com a sub-matriz Pi, i=0,l,2, em que13/25 [0029] When z = 3, Hbm is converted to an H (mbxz) x (nbxz) matrix by replacing each -1 with an all-zero 3x3 sub-matrix and each i with the Pi sub-matrix, i = 0, l, 2, where
[0030] Observe que Po é a matriz de identidade, e as colunas de Pi, i>0, são as colunas de Po deslocadas à direita circular i vezes.[0030] Note that Po is the identity matrix, and the columns of Pi, i> 0, are the columns of Po displaced to the right circular i times.
[0031] Dado um vetor q=[qO,ql,q2], qPo=[q0,ql,q2], qPi=[qO,ql,q2], qP2=[q0,ql,q2]. Em outras palavras, qPi resulta em deslocamento à direita circular do vetor q. Por outro lado, PiqT, resulta no deslocamento superior circular de qT, ou de modo equivalente, o deslocamento à esquerda circular esquerda de q. Regras similares aplicam-se quando uma matriz zxz Q é utilizada: QPi resulta no deslocamento à direita circular das colunas de Q, PiQ resulta no deslocamento superior circular das linhas de Q.[0031] Given a vector q = [qO, ql, q2], qPo = [q0, ql, q2], qPi = [qO, ql, q2], qP2 = [q0, ql, q2]. In other words, qPi results in a circular right shift of the vector q. On the other hand, Piq T , results in the upper circular displacement of q T , or equivalent, the left circular displacement of q. Similar rules apply when a zxz Q matrix is used: QPi results in the circular right offset of the columns of Q, PiQ results in the upper circular offset of the lines of Q.
Matriz Base H [0032] Para um código LDPC sem vetorização, uma matriz H com uma estrutura de escada modificada para a parte de paridade de H leva a uma codificação eficiente sem comprometer o desempenho. Em geral, supondo x=[s p] = [So, Si, . . . , Sk-i, por pi, . . . , Pm-i] , uma matriz H m-por-n pode ser dividida em duas sub-matrizes,Base Matrix H [0032] For an LDPC code without vectoring, an H matrix with a ladder structure modified for the H parity part leads to efficient coding without compromising performance. In general, assuming x = [s p] = [So, Si,. . . , Sk-i, by pi,. . . , Pm-i], an H m-by-n matrix can be divided into two sub-matrices,
H=[Hi H2] , (5) em que H2 tem uma estrutura de escada modificada, e Hi pode ser qualquer matriz binária de tamanho m-por-k. Esta mesma estrutura pode ser utilizada para construir a matriz baseH = [Hi H 2 ], (5) where H 2 has a modified stair structure, and Hi can be any binary matrix of size m-by-k. This same structure can be used to build the base matrix
Petição 870170064730, de 31/08/2017, pág. 20/35Petition 870170064730, of 08/31/2017, p. 20/35
14/2514/25
Hb em um projeto LDPC estruturado. De modo similar, utilizando a estrutura de e particionada em duas seções bits sistemáticos s, Hb2 verificação de paridade p:Hb in a structured LDPC project. Similarly, using the structure of and partitioned into two systematic bit sections s, Hb2 parity check p:
[0033] A seção Hb2 pode ser ainda particionada em duas seções, em que o vetor hb tem o peso ímpar Wh, e Η%2 tem uma estrutura de escada:[0033] The Hb2 section can be further partitioned into two sections, where the vector hb has the odd weight Wh, and Η% 2 has a ladder structure:
’[>>„ i H'K]'[>> „i H' K ]
[0034] A seção Hbi pode ser construída aleatoriamente. Preferivelmente, a matriz inteira Hb tem uma distribuição de peso tão próxima da distribuição de peso desejada quanto possível.[0034] The Hbi section can be built randomly. Preferably, the entire matrix Hb has a weight distribution as close to the desired weight distribution as possible.
Tamanhos do Deslocamento [0035] Para converter a matriz base Hb na matriz Hbm modelo mbxnb (que se expande para H) , os tamanhos de deslocamento circular p(i,j) precisam ser determinados para cada 1 em Hb. Os tamanhos do deslocamento podem ser primeiro especificados para ο H2. Após os tamanhos de deslocamento para a seção H2 são determinadas, os tamanhos de deslocamento da seção Hi podem ser determinados paraDisplacement Sizes [0035] To convert the base matrix Hb into the matrix Hbm model mbxnb (which expands to H), the circular displacement sizes p (i, j) need to be determined for each 1 in Hb. The offset sizes can first be specified for ο H2. After the offset sizes for the H2 section are determined, the offset sizes of the Hi section can be determined for
Petição 870170064730, de 31/08/2017, pág. 21/35Petition 870170064730, of 08/31/2017, p. 21/35
15/25 alcançar o desempenho bom geral de Η. A parte Hi da matriz base e os tamanhos de deslocamento da parte Hi da matriz base (seção Hbmi) podem ser designadas de muitas maneiras diferentes. Por exemplo, valores aleatórios para os tamanhos de deslocamento poderão ser selecionados e aceitos se os tamanhos do deslocamento não causam a degradação significativa no desempenho. A degradação do desempenho poderá resultar da introdução de números excessivos de ciclos de comprimento curto ou palavras de código de peso baixo. Outras técnicas disponíveis na tecnologia LDPC também poderão ser utilizadas.15/25 achieve the overall good performance of Η. The Hi part of the base matrix and the displacement sizes of the Hi part of the base matrix (Hbmi section) can be designated in many different ways. For example, random values for the offset sizes can be selected and accepted if the offset sizes do not cause significant degradation in performance. Performance degradation may result from introducing excessive numbers of short length cycles or low weight code words. Other techniques available in LDPC technology can also be used.
[0036] Os tamanhos de deslocamento circular p(i,j) para um tamanho H alvo dado deve ser especificado para permitir a codificação eficiente sem comprometer o desempenho na decodificação. Para facilitar a codificação, os deslocamentos poderão ser designados tal gue todas exceto uma das matrizes de deslocamento correspondentes a l's em hb cancelam guando somadas juntas, e todas as linhas de vetor de Η%2 cancelam guando somadas. Isto traduz em designar tamanhos de deslocamento para hb em pares exceto para uma entrada, e designar o mesmo tamanho de deslocamento para ambos os l's em cada coluna de h'b2. Por exemplo, se hb=[l 0 0 1 0 0 1]T, é aceitável ter hbm= [3-1-1 3-1-1 4)T como a coluna correspondente na matriz modelo pois o tamanho de deslocamento 3 é designado em pares. Como todas as entradas não zero (ambos l's) em cada coluna Η%2 são designados os mesmos tamanhos de deslocamento, gualguer opção de tamanho de deslocamento é equivalente ao tamanho de deslocamento de 0 (isto é, sub-matrizes de identidade) mais uma permutação dos bits dentro da coluna vetor. Assim,[0036] The circular displacement sizes p (i, j) for a given target size H must be specified to allow efficient encoding without compromising decoding performance. To facilitate coding, offsets can be designated such that all but one of the corresponding displacement matrices al's in hb cancel when added together, and all linhas% 2 vector lines cancel when added together. This translates into assigning offset sizes to hb in pairs except for one entry, and assigning the same offset size to both l's in each column of h'b2. For example, if hb = [l 0 0 1 0 0 1] T , it is acceptable to have hbm = [3-1-1 3-1-1 4) T as the corresponding column in the model matrix since offset size 3 is assigned in pairs. Since all non-zero entries (both l's) in each column Η% 2 are assigned the same offset sizes, any offset size option is equivalent to the offset size of 0 (that is, identity sub-arrays) plus one permutation of bits within the vector column. Like this,
Petição 870170064730, de 31/08/2017, pág. 22/35Petition 870170064730, of 08/31/2017, p. 22/35
16/25 todos os tamanhos de deslocamento de Η%2 podem ser designados 0 por conveniência, isto é, cada 1 em Η%2 é substituído por uma sub-matriz de identidade zxz quando expandindo para H.16/25 all offset sizes of Η% 2 can be designated 0 for convenience, that is, each 1 in Η% 2 is replaced by a zxz identity sub-matrix when expanding to H.
[0037] Devido à existência de ciclos, os tamanhos de deslocamento de hbm devem ser designados cuidadosamente. Regras podem ser aplicadas para evitar formar ciclos curtos de palavras de código de baixo peso. Uma propriedade que pode ser utilizada para evitar ciclos é:[0037] Due to the existence of cycles, the displacement sizes of hbm must be designated carefully. Rules can be applied to avoid short cycles of low-weight code words. One property that can be used to prevent cycles is:
1=1/ >=2 >*i >9,. ,C-1 J=ü.....c-i em que z é o fator de expansão, p(i) é o tamanho de deslocamento circular da borda i na matriz modelo Hbm, e a borda 0,1,2,...,2c-l (nesta ordem) formam um ciclo em Hb.1 = 1 /> = 2> * i> 9 ,. , C-1 J = ü ..... ci where z is the expansion factor, p (i) is the circular displacement size of edge i in the model matrix Hbm, and the edge 0,1,2 ,. .., 2c-l (in that order) form a cycle in Hb.
[0039] Devido à estrutura de Hb2, existem ciclos entre hb e H'b2. Assim, quaisquer dois tamanhos de deslocamentos idênticos em hbm resultariam em replicar o ciclo z vezes na matriz expandida H de acordo com a propriedade acima. Contudo, se esses dois deslocamentos estão localizados bem distantes, então os ciclos têm comprimento longo, e têm pouco efeito na decodificação iterativa. Portanto, em uma versão preferida, quando hb da matriz base tem três ls, para maximizar o comprimento do ciclo, dois ls que são designados tamanhos de deslocamento iguais podem ser localizados na parte superior e inferior de hbm (tão distantes quanto possível), enquanto deixa um 1 no meio de[0039] Due to the structure of Hb2, there are cycles between hb and H'b2. Thus, any two identical displacement sizes in hbm would result in replicating the z cycle times in the expanded matrix H according to the above property. However, if these two offsets are located quite apart, then the cycles are long in length, and have little effect on iterative decoding. Therefore, in a preferred version, when hb of the base matrix has three ls, to maximize the cycle length, two ls that are designated equal displacement sizes can be located at the top and bottom of hbm (as far apart as possible), while leaves a 1 in the middle of
Petição 870170064730, de 31/08/2017, pág. 23/35Petition 870170064730, of 08/31/2017, p. 23/35
17/25 hb com um tamanho de deslocamento não em par. Por exemplo, hbm=[3-l 3-1 -1-1 4]T resultaria em z ciclos de comprimento 6 entre h e H'2, enquanto hbm=[3-l 4-1-1-1 3]T resultaria em z ciclos de comprimento 14 entre h e H'2, em que h e H'2 são expandidos de hb e H'b2.17/25 hb with a non-par offset size. For example, hbm = [3-l 3-1 -1-1 4] T would result in z cycles of length 6 between h and H'2, while hbm = [3-l 4-1-1-1 3] T would result in z cycles of length 14 between h and H'2, where he H'2 are expanded from hb and H'b2.
[0040] Em resumo, a seção Hb2 é mapeada para a matriz biíi2 = [^bm 1 biw2[0040] In summary, the Hb2 section is mapped to the matrix bii2 = [^ bm 1 biw2
modelo em que kb=nb~mb, há Wh (ímpar, Wh>=3) entradas não negativas em hbm, e as entradas -1 em H'bm2 são deixadas em branco por brevidade. Todos os valores p(i,kb) aparecem um número par de vezes em hbm exceto por um, que poderá ser mapeado para qualquer sub-matriz não zero. Portanto, todos osmodel where kb = nb ~ mb, there are Wh (odd, Wh> = 3) non-negative entries in hbm, and entries -1 in H'b m 2 are left blank for brevity. All p (i, kb) values appear an even number of times in hbm except for one, which can be mapped to any non-zero sub-matrix. Therefore, all
...0]T, ph mod z/0, e p (i, j ) =p (i + 1, j ) =0, j=kb+l,kb+2, ..., nb-1, i=j-kb-l na parte H'bm2.... 0] T , ph mod z / 0, ep (i, j) = p (i + 1, j) = 0, j = kb + l, kb + 2, ..., nb-1, i = j-kb-l in the H'bm2 part.
[0041] Embora a discussão acima tenha focalizado em utilizar sub-matrizes que são deslocamentos circulares da matriz de identidade, em geral, quaisquer outras submatrizes poderão ser utilizadas (e serem representadas em um equivalente da matriz modelo base). Para facilitar a codificação, as restrições são então:[0041] Although the above discussion focused on using sub-matrices that are circular displacements of the identity matrix, in general, any other sub-matrices can be used (and be represented in an equivalent of the base model matrix). To facilitate coding, the restrictions are then:
Petição 870170064730, de 31/08/2017, pág. 24/35Petition 870170064730, of 08/31/2017, p. 24/35
18/2518/25
1. Em cada coluna de H'bm2, as duas sub-matrizes não zero são idênticas;1. In each column of H'b m 2, the two non-zero sub-matrices are identical;
2. 0 Wh (impar, Wh>=3) sub-matrizes não zero de hbm são em pares (isto é, uma sub-matriz é idêntica à outra submatriz), exceto por uma sub-matriz, que pode ser qualquer matriz não zero.2. 0 Wh (odd, Wh> = 3) non-zero hbm sub-arrays are in pairs (that is, a sub-matrix is identical to another sub-matrix), except for a sub-matrix, which can be any non-matrix zero.
Codificação [0042] A codificação é o processo de determinar a seqüência de paridade p dada uma seqüência de informação s. Para codificar o código LDPC estruturado, cada operação é efetuada por um grupo de z bits em vez de um único bit. Alternativamente, operações de vetor não precisam ser utilizadas, e as equações abaixo são implementadas em forma escalar equivalente. Para codificar, s é dividido em kb=nb-mb grupos de z bits. Que este grupo s seja denotado u,Encoding [0042] Encoding is the process of determining the parity sequence p given a sequence of information s. To encode the structured LDPC code, each operation is performed by a group of z bits instead of a single bit. Alternatively, vector operations do not need to be used, and the equations below are implemented in an equivalent scalar form. To encode, s is divided into kb = nb-mb groups of z bits. Let this group be denoted u,
U=[u(0) u(l) ... u(kb-l) ] , (10) em que cada elemento de u é um vetor de coluna conforme segueU = [u (0) u (l) ... u (kb-l)], (10) where each element of u is a column vector as follows
[0043] Utilizando a matriz modelo Hbm, a seqüência de paridade p é determinada em grupos de z. Que o p agrupado seja denotado v,[0043] Using the model matrix Hbm, the parity sequence p is determined in groups of z. Let the grouped p be denoted v,
V=[v(0) v(l) ... v(mb-l) ] , (12) em que cada elemento de v é um vetor de coluna conforme segueV = [v (0) v (l) ... v (m b -l)], (12) where each element of v is a column vector as follows
Pv+i Γ' (13) [0044] A codificação prossegue em duas etapas, (a) inicialização, que determina v(0), e (b) recursão, que determina v(i+l) de v(i), 0^i^mb-2.Pv + i Γ '( 13 ) [0044] The encoding proceeds in two steps, (a) initialization, which determines v (0), and (b) recursion, which determines v (i + l) of v (i), 0 ^ i ^ mb-2.
Petição 870170064730, de 31/08/2017, pág. 25/35Petition 870170064730, of 08/31/2017, p. 25/35
19/25 pares, assim l<x<mb-2. A Equação (14) pela multiplicação de ambos os lados caso especial aqui considerado em que deslocamento circular, 1 p(m>) v(0) é obtido por [0045] Uma expressão para v(0) pode ser derivada ao somar pelas linhas da Equação (1) para obter i.-l fy.r.^)v(o)= Σ (14) j'=Ü ί=ϋ em que x é o índice de linhas de hbm quando a entrada é não negativa e é utilizado um número ímpar de vezes. Na versão preferida, as entradas superior e inferior de hbm são em é resolvida para v(0) por Para o p(x,kb) representa um . Em outras palavras, (15) /=0 v(o)=) Σ ΣUíiM') ’ [0046] Em geral, as recursões expressas nas Equações (16) e (17) podem ser derivadas ao considerar a estrutura de H'b2, fc-l ''=o.19/25 pairs, so l <x <mb-2. Equation (14) by multiplying both sides special case considered here in which circular displacement, 1 p (m>) v (0) is obtained by [0045] An expression for v (0) can be derived by adding by the lines of Equation (1) to obtain i.-l fy.r. ^) v (o) = Σ (14) j '= Ü ί = ϋ where x is the index of lines of hbm when the input is non-negative and an odd number of times is used. In the preferred version, the upper and lower hbm entries are em and are resolved to v (0) by Para op (x, kb) represents one. In other words, (15) / = 0 v (o) =) Σ ΣUíiM ')' [0046] In general, the recursions expressed in Equations (16) and (17) can be derived by considering the structure of H ' b 2, fc-l '' = o.
ρ„(ΓΛ+[+1) ν(?'+0=2 i=v >0 em queρ „ (ΓΛ + [+ 1) ν ( ? ' + 0 = 2 i = v> 0 where
P_»o.Powder.
(16) m, (1$) [0047] Assim, todos os bits de paridade não em v(0) são determinados ao avaliar iterativamente as Equações (16) e (17) para 0^i^mb-2 .(16) m, (1 $) [0047] Thus, all parity bits not in v (0) are determined by iteratively evaluating Equations (16) and (17) for 0 ^ i ^ mb-2.
[0048] Em uma versão preferida em que os tamanhos dos deslocamento dos l's em Η%2 são todos zero, as Equações[0048] In a preferred version in which the displacement sizes of the l's in Η% 2 are all zero, the Equations
Petição 870170064730, de 31/08/2017, pág. 26/35Petition 870170064730, of 08/31/2017, p. 26/35
20/25 (16) e (17) podem ser simplificadas para as Equações (19) e (20) ,20/25 (16) and (17) can be simplified for Equations (19) and (20),
VÚ)= Σ Pp(í,/|»G'j+ pp(íA)v(üfVÚ) = Σ Pp (í, / | »G'j + p p (íA) v ( ü f
7=0 í = 0, (19)7 = 0 i = 0, (19)
>0 [0049] Assim, como no caso geral, todos os bits de paridade não em v(0) são determinados ao avaliar iterativamente as Equações (19) e (20) para 0^i^mb-2.> 0 [0049] Thus, as in the general case, all parity bits not in v (0) are determined by iteratively evaluating Equations (19) and (20) for 0 ^ i ^ mb-2.
[0050] As Equações (14), (19), e (20) descrevem o algoritmo de codificação. Essas equações também têm uma interpretação direta em termos de arquiteturas lógicas digitais padrão. Primeiro, como os elementos não negativos p(i,j) de Hbm representam tamanhos do deslocamento circular de um vetor, todos os produtos da forma Pp<i,j)U(j) podem ser implementados por um deslocador de barril de tamanho z. Um tamanho de deslocamento circular de zero poderá não necessitar ser deslocado por barril. Como o deslocador de barril que implementa todos os deslocamentos circulares possíveis precisa fornecer conexões de cada bit de entrada para todos os bits de saída, a velocidade com que ele pode ser processado depende de z. Para um z dado, a complexidade pode ser reduzida e a velocidade aumentada ao permitir apenas um subconjunto apropriado de todos os possíveis deslocamentos circulares. Por exemplo, Hbm poderia ser construído com apenas tamanhos de deslocamentos circulares par. As somatórias nas Equações (14), (19), e (20) representam operações XOR (OU exclusivo) quanto ao vetor[0050] Equations (14), (19), and (20) describe the coding algorithm. These equations also have a straightforward interpretation in terms of standard digital logical architectures. First, since the non-negative elements p (i, j) of Hbm represent sizes of the circular displacement of a vector, all products of the form Pp <i, j) U (j) can be implemented by a barrel displacer of size z . A circular displacement size of zero may not need to be displaced per barrel. Since the barrel shifter that implements all possible circular shifts needs to provide connections from each input bit to all output bits, the speed with which it can be processed depends on z. For a given z, complexity can be reduced and speed increased by allowing only an appropriate subset of all possible circular displacements. For example, Hbm could be built with only even circular displacement sizes. The sums in Equations (14), (19), and (20) represent XOR (exclusive OR) operations for the vector
Petição 870170064730, de 31/08/2017, pág. 27/35Petition 870170064730, of 08/31/2017, p. 27/35
21/25 que são portalizadas (isto é, não atualizam) quando p (i,j)=-l.21/25 that are portalized (that is, not updated) when p (i, j) = - l.
[0051] Para implementar os somatórios nas Equações (14), (19), e (20), as entradas p(i,j) de Hbm, O^i^kb,[0051] To implement the sums in Equations (14), (19), and (20), the inputs p (i, j) of Hbm, O ^ i ^ kb,
0<j<mb~l, podem ser armazenados em uma memória de apenas leitura (ROM) de largura [log2z]+l bits. A seqüência de informação agrupada pode ser armazenada em uma memória de tamanho z, que pode ser lida em ordem seqüencial. À medida que cada vetor de informação u(j) é lido, a entrada correspondente da ROM Hbm pode ser lida, que instrui o deslocador de barril do deslocamento circular necessário.0 <j <mb ~ l, can be stored in a read-only memory (ROM) of width [log2z] + l bits. The sequence of grouped information can be stored in a memory of size z, which can be read in sequential order. As each information vector u (j) is read, the corresponding entry of ROM Hbm can be read, which instructs the barrel shifter of the required circular displacement.
Após o deslocamento circular, um registro contendo um somatório parcial é atualizado. Para a Equação (14), após cada somatório interno ser completado, o resultado pode ser utilizado para atualizar outro registro contendo o somatório exterior. Quando o somatório exterior estiver completo, ele pode ser deslocado circularmente por z-p (x, kb) .After the circular displacement, a record containing a partial sum is updated. For Equation (14), after each internal summation is completed, the result can be used to update another record containing the external summation. When the exterior summation is complete, it can be moved circularly by zp (x, k b ).
[0052] Supondo que o deslocamento de barril pode ser implementado em um único ciclo de relógio, a codificação pode ser efetuada em aproximadamente (kb+l)mb ciclos de relógio. Este número pode ser reduzido à custa de mb-1 extra registros de largura z ao calcular e armazenar os somatórios das Equações (19) e (20), utilizando resultados que se tornam disponíveis à medida que a Equação (14) está sendo calculada.[0052] Assuming that the barrel shift can be implemented in a single clock cycle, the coding can be performed in approximately (kb + l) mb clock cycles. This number can be reduced at the expense of extra mb-1 z-width records when calculating and storing the sum of Equations (19) and (20), using results that become available as Equation (14) is being calculated.
Estender a Matriz [0053] O procedimento de extensão de código pode ser aplicado ao código estruturado para atingir um código de taxa inferior. Código de taxa progressivamente mais baixaExtend Matrix [0053] The code extension procedure can be applied to structured code to achieve a lower rate code. Progressively lower rate code
Petição 870170064730, de 31/08/2017, pág. 28/35Petition 870170064730, of 08/31/2017, p. 28/35
22/25 pode ser utilizado em transmissões sucessivas de um procedimento de redundância incrementai (IR) . Especificamente, se a matriz modelo da primeira transmissão é (21) bm ? “biTil “bm2 então a matriz modelo para a segunda transmissão poderá utilizar r„o>22/25 can be used in successive transmissions of an incremental redundancy (IR) procedure. Specifically, if the model matrix of the first transmission is (21) bm? “BiTil“ bm2 then the model matrix for the second transmission can use r „o>
fr-ú ·_ “bmfr-ú · _ “bm
Ó) bm I bm2 i —ω MLi (22) etc., em que, para cada transmissão i, a sub-matriz tem o formato em (9) e tem , (i) _ , ,(l) A primeira transmissão poderá enviar grupos de bits, Cada grupo tendo o tamanho z. A decodificação após a primeira transmissão é efetuada, utilizando sinais recebidos de [7/(0),7((1),.. .,ίί(/ίΑ -1),1^(0),^(1),. - l)] e (2D · A segunda transmissão poderá enviar outros grupos Wj. de bits do tamanho z, [vίΞ>(θ)?r^(l),..,,- l)]; em que , e os bits da primeira transmissão e da segunda transmissão juntos, [„(θΗΐμ.,«&- ΐ)ν«(θ),^(ΐ),...,ν^-ΐ)] são uma palavra de código correspondente a (22) . Portanto, a decodificação após a segunda transmissão é efetuada com base em (22) e o sinal recebido combinado da primeira transmissão e da segunda transmissão. Este procedimento poderá ser repetido por mais transmissões. A decodificação após a segunda transmissão tem por base um código de taxaÓ) bm I bm2 i —ω M Li (22) etc., where, for each transmission i, the sub-matrix has the format in (9) and has, (i) _,, (l) The first transmission you can send groups of bits, each group having the size z. Decoding after the first transmission is performed, using signals received from [7 / (0), 7 ((1), ..., Ίί (/ ί Α -1), 1 ^ (0), ^ (1), . - l)] and (2D · The second transmission may send other groups Wj. of bits of size z, [ v ί Ξ > (θ) ? r ^ (l), .. ,, - l)] ; that, and the bits of the first transmission and the second transmission together, [ "(θΗΐμ,"& -. ΐ) ν '(θ) ^ (ΐ), ..., ν ^ -ΐ)] is a word code corresponding to (22). Therefore, decoding after the second transmission is performed based on (22) and the combined received signal from the first transmission and the second transmission. This procedure can be repeated for more transmissions. Decoding after the second transmission is based on a rate code
Petição 870170064730, de 31/08/2017, pág. 29/35Petition 870170064730, of 08/31/2017, p. 29/35
23/25 + ' 9ue θ inferior àquele da primeira transmissão. Este procedimento poderá ser repetido para mais transmissões, com cada transmissão adicional contribuindo para um código de taxa mais baixa e mais forte.23/25 + '9 ue θ less than that of the first transmission. This procedure can be repeated for more transmissions, with each additional transmission contributing to a lower and stronger rate code.
[0054] A Figura 5 é um fluxograma que mostra a operação do codificador 300 e, em particular, o microprocessador 301. O fluxo lógico começa na etapa 501, onde um conjunto de símbolos correntes (So, . . . , Sk-i) é recebido pelo microprocessador 301. Na etapa 503, valores de bits de verificação de paridade são determinados com base no conjunto de símbolos correntes e H. Em particular, os bits de verificação de paridade (po, . . ., pm-i) são determinados conforme descrito acima, com H sendo uma expansão de uma matriz base Hb. Como foi discutido, Hb compreende uma seção Hbi e uma seção Hb2, e em que Hb2 compreende uma primeira parte que compreende a coluna hb tendo um peso ímpar maior que 2, e uma segunda parte compreendendo elementos de matriz para a linha i, coluna j igual a 1 para i=j, 1 para i=j+l, e 0 nos demais locais. Além disso, a expansão da matriz base Hb (para produzir H) utiliza sub-matrizes idênticas para os ls em cada coluna da segunda parte Η%2, e em que a expansão utiliza sub-matrizes em pares para um número par de ls em hb. Na etapa 505, o conjunto de símbolos corrente e os bits de verificação de paridade são transmitidos através da transmissão pelo ar.[0054] Figure 5 is a flow chart showing the operation of the encoder 300 and, in particular, the microprocessor 301. The logic flow begins at step 501, where a set of current symbols (So,..., Sk-i) is received by microprocessor 301. In step 503, parity check bit values are determined based on the set of current symbols and H. In particular, the parity check bits (po,..., p m -i) are determined as described above, with H being an expansion of a base matrix Hb. As discussed, Hb comprises a section Hbi and a section Hb2, where Hb2 comprises a first part comprising column hb having an odd weight greater than 2, and a second part comprising matrix elements for row i, column j equal to 1 for i = j, 1 for i = j + l, and 0 for other locations. In addition, the expansion of the base matrix Hb (to produce H) uses identical sub-matrices for the ls in each column of the second part Η% 2, and in which the expansion uses sub-matrices in pairs for an even number of ls in hb. In step 505, the current symbol set and the parity check bits are transmitted over the air transmission.
[0055] A Figura 6 é um fluxograma que mostra a operação do decodificador 400 e, em particular, o microprocessador 401. O fluxo lógico começa na etapa 601, quando o vetor de sinal recebido y=(yo, ···, yn-i) é recebido. Na etapa 603,[0055] Figure 6 is a flowchart showing the operation of decoder 400 and, in particular, microprocessor 401. The logic flow starts at step 601, when the received signal vector y = (yo, ···, y n -i) is received. In step 603,
Petição 870170064730, de 31/08/2017, pág. 30/35Petition 870170064730, of 08/31/2017, p. 30/35
24/25 estimativas do conjunto de símbolos corrente s (isto é, o conjunto de símbolos corrente (So, ···, Sk-i) ) são determinados com base em H. Como foi discutido, H é uma expansão de uma matriz base Hb e em que Hb compreende uma seção Hbi e uma seção Hb2, e em que Hb2 compreende uma primeira parte que compreende uma coluna hb tendo um peso ímpar maior que 2, e uma segunda parte que compreende elementos de matriz para a linha i, coluna j igual a 1 para i=j, i para i=j+l, e 0 nos demais lugares.24/25 estimates of the current symbol set s (ie, the current symbol set (So, ···, Sk-i)) are determined based on H. As discussed, H is an expansion of a base matrix Hb and where Hb comprises a section Hbi and a section Hb2, and where Hb2 comprises a first part comprising a column hb having an odd weight greater than 2, and a second part comprising matrix elements for row i, column j equals 1 for i = j, i for i = j + l, and 0 elsewhere.
[0056] Embora a invenção tenha sido particularmente mostrada e descrita com referência a uma versão particular, será compreendido por aqueles habilitados na tecnologia que várias mudanças na forma e nos detalhes poderão ser nela feitas sem desviar do espírito e escopo da invenção. Por exemplo, embora a invenção tenha sido mostrada com a ordenação de Si e pi dentro de x definido, alguém de habilidade ordinária na tecnologia reconhecerá que outras ordenações dos bits dentro de x podem ocorrer pois os bits de palavras de código podem ser coletados em qualquer ordem desde que as colunas de H são reordenadas de acordo. Adicionalmente, embora a descrição acima tenha sido particularmente mostrada e descrita com referência a códigos binários (isto é, códigos definidos sobre o Galois Field GF(2)), alguém de habilidade ordinária na tecnologia reconhecerá que um GF arbitrário poderá também ser utilizado. Embora os exemplos dados acima são mostrados em um formato, outros formatos são possíveis que permitem uma similar codificação e procedimento de modificação do código. Por exemplo, as linhas de H poderão ser permutadas sem afetar o valor dos bits de verificação de paridade. Em[0056] Although the invention has been particularly shown and described with reference to a particular version, it will be understood by those skilled in the technology that various changes in form and details can be made therein without deviating from the spirit and scope of the invention. For example, although the invention was shown with the ordering of Si and pi within a defined x, someone of ordinary skill in the technology will recognize that other orderings of the bits within x may occur because the bits of code words can be collected in any order since the H columns are reordered accordingly. In addition, although the above description has been particularly shown and described with reference to binary codes (ie codes defined on the Galois Field GF (2)), someone of ordinary skill in the technology will recognize that an arbitrary GF may also be used. Although the examples given above are shown in one format, other formats are possible that allow for a similar coding and code modification procedure. For example, H lines can be interchanged without affecting the value of the parity check bits. In
Petição 870170064730, de 31/08/2017, pág. 31/35Petition 870170064730, of 08/31/2017, p. 31/35
25/25 outro exemplo, a estrutura de escada modificada poderá ser utilizada para um subconjunto dos bits de verificação de paridade. Em ainda outro exemplo, etapas adicionais poderão ser efetuadas quando expandir a matriz base até a matriz expandida. A matriz H também poderá ser utilizada em qualquer tipo de decodificador que depende de uma matriz de verificação de paridade. É pretendido que essas mudanças recaiam dentro do escopo das reivindicações seguintes.25/25 another example, the modified stair structure may be used for a subset of the parity check bits. In yet another example, additional steps can be taken when expanding the base matrix to the expanded matrix. The H matrix can also be used in any type of decoder that depends on a parity check matrix. These changes are intended to fall within the scope of the following claims.
Petição 870170064730, de 31/08/2017, pág. 32/35Petition 870170064730, of 08/31/2017, p. 32/35
1/21/2
Claims (3)
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US60000504P | 2004-08-09 | 2004-08-09 | |
US60/600.005 | 2004-08-09 | ||
US11/004,359 US7143333B2 (en) | 2004-08-09 | 2004-12-03 | Method and apparatus for encoding and decoding data |
US11/004.359 | 2004-12-03 | ||
PCT/US2005/027782 WO2006020495A1 (en) | 2004-08-09 | 2005-08-03 | Method and apparatus for encoding and decoding data |
Publications (2)
Publication Number | Publication Date |
---|---|
BRPI0514179A BRPI0514179A (en) | 2008-06-03 |
BRPI0514179B1 true BRPI0514179B1 (en) | 2018-01-23 |
Family
ID=35758925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
BRPI0514179-6A BRPI0514179B1 (en) | 2004-08-09 | 2005-08-03 | LDPC CODING METHOD |
Country Status (10)
Country | Link |
---|---|
US (1) | US7143333B2 (en) |
EP (2) | EP2387157B1 (en) |
JP (1) | JP4516602B2 (en) |
KR (1) | KR100884698B1 (en) |
CN (1) | CN101032082B (en) |
BR (1) | BRPI0514179B1 (en) |
ES (1) | ES2421942T3 (en) |
PL (1) | PL2387157T3 (en) |
RU (1) | RU2370886C2 (en) |
WO (1) | WO2006020495A1 (en) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100906474B1 (en) * | 2003-01-29 | 2009-07-08 | 삼성전자주식회사 | Method of error-correction using a matrix for generating low density parity and apparatus thereof |
US7581157B2 (en) * | 2004-06-24 | 2009-08-25 | Lg Electronics Inc. | Method and apparatus of encoding and decoding data using low density parity check code in a wireless communication system |
KR101065693B1 (en) * | 2004-09-17 | 2011-09-19 | 엘지전자 주식회사 | Method of encoding or decoding using LDPC code and method of generating LDPC code |
JP4820368B2 (en) * | 2004-09-17 | 2011-11-24 | エルジー エレクトロニクス インコーポレイティド | Encoding and decoding method using LDPC code |
WO2006055086A1 (en) * | 2004-10-01 | 2006-05-26 | Thomson Licensing | A low density parity check (ldpc) decoder |
CN100583651C (en) * | 2004-12-22 | 2010-01-20 | Lg电子株式会社 | Apparatus and method for decoding using channel code |
CN100486150C (en) * | 2005-01-23 | 2009-05-06 | 中兴通讯股份有限公司 | Non-regular low intensity parity code based coder and its creation method |
US20070180344A1 (en) * | 2006-01-31 | 2007-08-02 | Jacobsen Eric A | Techniques for low density parity check for forward error correction in high-data rate transmission |
US7941737B2 (en) * | 2006-04-19 | 2011-05-10 | Tata Consultancy Services Limited | Low density parity check code decoder |
KR101119111B1 (en) * | 2006-05-04 | 2012-03-16 | 엘지전자 주식회사 | Method of data reretransmission using Low Density Parity Check Code |
KR101227514B1 (en) | 2007-03-15 | 2013-01-31 | 엘지전자 주식회사 | Method for configuring a model matrix for Low Density Parity Check encoding and decoding |
US8359522B2 (en) | 2007-05-01 | 2013-01-22 | Texas A&M University System | Low density parity check decoder for regular LDPC codes |
US20080320374A1 (en) * | 2007-06-22 | 2008-12-25 | Legend Silicon Corp. | Method and apparatus for decoding a ldpc code |
JP4823176B2 (en) | 2007-08-31 | 2011-11-24 | パナソニック株式会社 | Decoding method and decoding apparatus |
CN101803206B (en) * | 2008-08-15 | 2013-09-04 | Lsi公司 | ROM list-decoding of near codewords |
JP5432367B2 (en) | 2009-04-21 | 2014-03-05 | アギア システムズ インコーポレーテッド | Code error floor reduction using write verification |
US8392789B2 (en) * | 2009-07-28 | 2013-03-05 | Texas Instruments Incorporated | Method and system for decoding low density parity check codes |
US8464142B2 (en) | 2010-04-23 | 2013-06-11 | Lsi Corporation | Error-correction decoder employing extrinsic message averaging |
US8499226B2 (en) | 2010-06-29 | 2013-07-30 | Lsi Corporation | Multi-mode layered decoding |
US8458555B2 (en) | 2010-06-30 | 2013-06-04 | Lsi Corporation | Breaking trapping sets using targeted bit adjustment |
US8504900B2 (en) | 2010-07-02 | 2013-08-06 | Lsi Corporation | On-line discovery and filtering of trapping sets |
US8768990B2 (en) | 2011-11-11 | 2014-07-01 | Lsi Corporation | Reconfigurable cyclic shifter arrangement |
US8977937B2 (en) * | 2012-03-16 | 2015-03-10 | Lsi Corporation | Systems and methods for compression driven variable rate decoding in a data processing system |
RU2012146685A (en) | 2012-11-01 | 2014-05-10 | ЭлЭсАй Корпорейшн | DATABASE DETAILS DATABASE FOR DECODER BASED ON SPARED PARITY CONTROL |
US9203440B1 (en) | 2013-01-29 | 2015-12-01 | Xilinx, Inc. | Matrix expansion |
US9083383B1 (en) * | 2013-01-29 | 2015-07-14 | Xilinx, Inc. | Parity check matrix |
WO2014127129A1 (en) * | 2013-02-13 | 2014-08-21 | Qualcomm Incorporated | Ldpc design using quasi-cyclic constructions and puncturing for high rate, high parallelism, and low error floor |
CN106201781B (en) * | 2016-07-11 | 2019-02-26 | 华侨大学 | A kind of cloud date storage method based on the right canonical correcting and eleting codes |
US10289348B2 (en) * | 2016-12-30 | 2019-05-14 | Western Digital Technologies, Inc. | Tapered variable node memory |
CA3094841C (en) | 2017-03-24 | 2023-05-02 | Zte Corporation | Processing method and device for quasi-cyclic low density parity check coding |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4564944A (en) * | 1983-12-30 | 1986-01-14 | International Business Machines Corporation | Error correcting scheme |
JPS6250943A (en) * | 1985-08-30 | 1987-03-05 | Hitachi Ltd | Memory device |
KR20100046063A (en) * | 2000-06-16 | 2010-05-04 | 어웨어, 인크. | System and methods for ldpc coded modulation |
US6567465B2 (en) * | 2001-05-21 | 2003-05-20 | Pc Tel Inc. | DSL modem utilizing low density parity check codes |
US6948109B2 (en) * | 2001-10-24 | 2005-09-20 | Vitesse Semiconductor Corporation | Low-density parity check forward error correction |
EP1525664B9 (en) * | 2002-07-03 | 2015-09-02 | Dtvg Licensing, Inc | Method and system for memory management in low density parity check (ldpc) decoders |
WO2004019268A1 (en) * | 2002-08-20 | 2004-03-04 | Flarion Technologies, Inc. | Methods and apparatus for encoding ldpc codes |
US6785863B2 (en) * | 2002-09-18 | 2004-08-31 | Motorola, Inc. | Method and apparatus for generating parity-check bits from a symbol set |
KR20040033554A (en) * | 2002-10-15 | 2004-04-28 | 삼성전자주식회사 | Apparatus and method for error correction coding |
KR20040036460A (en) * | 2002-10-26 | 2004-04-30 | 삼성전자주식회사 | LDPC decoding apparatus and method |
US7702986B2 (en) * | 2002-11-18 | 2010-04-20 | Qualcomm Incorporated | Rate-compatible LDPC codes |
KR100809619B1 (en) * | 2003-08-26 | 2008-03-05 | 삼성전자주식회사 | Apparatus and method for coding/decoding block low density parity check code in a mobile communication system |
-
2004
- 2004-12-03 US US11/004,359 patent/US7143333B2/en active Active
-
2005
- 2005-08-03 KR KR1020077003244A patent/KR100884698B1/en active IP Right Grant
- 2005-08-03 PL PL11177322T patent/PL2387157T3/en unknown
- 2005-08-03 EP EP11177322.2A patent/EP2387157B1/en active Active
- 2005-08-03 RU RU2007107953/09A patent/RU2370886C2/en active
- 2005-08-03 BR BRPI0514179-6A patent/BRPI0514179B1/en active IP Right Grant
- 2005-08-03 EP EP05778444A patent/EP1790081A4/en not_active Ceased
- 2005-08-03 WO PCT/US2005/027782 patent/WO2006020495A1/en active Application Filing
- 2005-08-03 JP JP2007525672A patent/JP4516602B2/en active Active
- 2005-08-03 ES ES11177322T patent/ES2421942T3/en active Active
- 2005-08-03 CN CN2005800269144A patent/CN101032082B/en active Active
Also Published As
Publication number | Publication date |
---|---|
RU2370886C2 (en) | 2009-10-20 |
CN101032082A (en) | 2007-09-05 |
EP2387157B1 (en) | 2013-07-10 |
RU2007107953A (en) | 2008-09-20 |
KR100884698B1 (en) | 2009-02-19 |
KR20070035072A (en) | 2007-03-29 |
US20060031744A1 (en) | 2006-02-09 |
PL2387157T3 (en) | 2013-12-31 |
ES2421942T3 (en) | 2013-09-06 |
EP2387157A1 (en) | 2011-11-16 |
CN101032082B (en) | 2010-09-15 |
WO2006020495A1 (en) | 2006-02-23 |
EP1790081A1 (en) | 2007-05-30 |
JP2008509635A (en) | 2008-03-27 |
BRPI0514179A (en) | 2008-06-03 |
JP4516602B2 (en) | 2010-08-04 |
EP1790081A4 (en) | 2009-06-03 |
US7143333B2 (en) | 2006-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
BRPI0514179B1 (en) | LDPC CODING METHOD | |
JP7372369B2 (en) | Structural LDPC encoding, decoding method and device | |
CN104868925B (en) | Coding method, interpretation method, code device and the code translator of structured LDPC code | |
US8499218B2 (en) | System and method for determining quasi-cyclic low-density parity-check codes having high girth | |
US7395494B2 (en) | Apparatus for encoding and decoding of low-density parity-check codes, and method thereof | |
ES2529182T3 (en) | Structured LDPC design with grouping vector rows | |
US7627801B2 (en) | Methods and apparatus for encoding LDPC codes | |
US7493548B2 (en) | Method and apparatus for encoding and decoding data | |
WO2004019268A1 (en) | Methods and apparatus for encoding ldpc codes | |
WO2008112625A1 (en) | Encoding and decoding of low density parity check (ldpc ) codes | |
EP3232576A1 (en) | Feed-forward staircase codes for channel coding in optical communication systems | |
CN105680877A (en) | CC-QC-LDPC code construction method and decoding device | |
JP4832447B2 (en) | Decoding apparatus and method using channel code | |
CN113612486A (en) | Method, system, device and storage medium for constructing base matrix of PBRL LDPC code | |
KR100550101B1 (en) | An apparatus for encoding and decoding of Low-Density Parity-Check Codes, and methods thereof | |
EP2195928A2 (en) | Encoding method and device for tail-biting trellis ldpc codes | |
Xu et al. | Low-Density Parity Check (LDPC) Codes | |
Lu | Designing structured low density parity check codes with large girth | |
Chung et al. | Efficient Design of Structured LDPC Codes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
B25D | Requested change of name of applicant approved |
Owner name: MOTOROLA SOLUTIONS, INC. (US) |
|
B25A | Requested transfer of rights approved |
Owner name: MOTOROLA MOBILITY, INC. (US) |
|
B25G | Requested change of headquarter approved |
Owner name: MOTOROLA MOBILITY, INC. (US) |
|
B25E | Requested change of name of applicant rejected |
Owner name: MOTOROLA MOBILITY, INC. (US)Free format text: INDEFERIDA A ALTERACAO DE NOME SOLICITADA ATRAVES DA PETICAO NO 020130025976-RJ, DE 28/03/2013, UMA VEZ QUE NAO FOI PAGA A RESPECTIVA TAXA DE RETRIBUICAO. |
|
B25D | Requested change of name of applicant approved |
Owner name: MOTOROLA MOBILITY, LLC (US) |
|
B25A | Requested transfer of rights approved |
Owner name: GOOGLE TECHNOLOGY HOLDINGS LLC (US) |
|
B07A | Application suspended after technical examination (opinion) [chapter 7.1 patent gazette] | ||
B09A | Decision: intention to grant [chapter 9.1 patent gazette] | ||
B16A | Patent or certificate of addition of invention granted [chapter 16.1 patent gazette] |