TimeQuest Timing Analyzer report for GR8RAM
Tue Apr 20 04:00:26 2021
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'C25M'
 12. Setup: 'PHI0'
 13. Hold: 'PHI0'
 14. Hold: 'C25M'
 15. Recovery: 'C25M'
 16. Removal: 'C25M'
 17. Minimum Pulse Width: 'C25M'
 18. Minimum Pulse Width: 'PHI0'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Propagation Delay
 24. Minimum Propagation Delay
 25. Output Enable Times
 26. Minimum Output Enable Times
 27. Output Disable Times
 28. Minimum Output Disable Times
 29. Setup Transfers
 30. Hold Transfers
 31. Recovery Transfers
 32. Removal Transfers
 33. Report TCCS
 34. Report RSKM
 35. Unconstrained Paths
 36. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; GR8RAM                                                            ;
; Device Family      ; MAX II                                                            ;
; Device Name        ; EPM240T100C5                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Slow Model                                                        ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; C25M       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { C25M } ;
; PHI0       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { PHI0 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+--------------------------------------------------+
; Fmax Summary                                     ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 101.04 MHz ; 101.04 MHz      ; C25M       ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Setup Summary                  ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; C25M  ; -9.480 ; -695.573      ;
; PHI0  ; -0.522 ; -0.522        ;
+-------+--------+---------------+


+--------------------------------+
; Hold Summary                   ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; PHI0  ; -0.197 ; -0.197        ;
; C25M  ; 1.385  ; 0.000         ;
+-------+--------+---------------+


+--------------------------------+
; Recovery Summary               ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; C25M  ; -4.399 ; -127.571      ;
+-------+--------+---------------+


+-------------------------------+
; Removal Summary               ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; C25M  ; 4.845 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Minimum Pulse Width Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; C25M  ; -2.289 ; -2.289        ;
; PHI0  ; -2.289 ; -2.289        ;
+-------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup: 'C25M'                                                                                                  ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -9.480 ; RAMSpecSELr    ; SA[5]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.770     ; 7.377      ;
; -9.226 ; RAMSpecSELr    ; RCKE~reg0      ; PHI0         ; C25M        ; 1.000        ; -2.770     ; 7.123      ;
; -9.117 ; nWEr           ; nRCS~reg0      ; PHI0         ; C25M        ; 1.000        ; -2.770     ; 7.014      ;
; -9.113 ; nWEr           ; RCKE~reg0      ; PHI0         ; C25M        ; 1.000        ; -2.770     ; 7.010      ;
; -9.094 ; ROMSpecRDr     ; RCKE~reg0      ; PHI0         ; C25M        ; 1.000        ; -2.770     ; 6.991      ;
; -8.985 ; RAMSpecSELr    ; nRCS~reg0      ; PHI0         ; C25M        ; 1.000        ; -2.770     ; 6.882      ;
; -8.897 ; IS.state_bit_0 ; SA[5]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.564      ;
; -8.742 ; RAMSpecSELr    ; SA[8]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.770     ; 6.639      ;
; -8.660 ; RAMSpecSELr    ; SA[0]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.770     ; 6.557      ;
; -8.653 ; RAMSpecSELr    ; SA[1]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.770     ; 6.550      ;
; -8.647 ; RAMSpecSELr    ; SA[6]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.770     ; 6.544      ;
; -8.644 ; RAMSpecSELr    ; SA[4]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.770     ; 6.541      ;
; -8.619 ; ROMSpecRDr     ; nRCS~reg0      ; PHI0         ; C25M        ; 1.000        ; -2.770     ; 6.516      ;
; -8.573 ; IS.state_bit_1 ; RCKE~reg0      ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.240      ;
; -8.539 ; RAMSpecSELr    ; SA[7]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.770     ; 6.436      ;
; -8.522 ; PS[1]          ; Addr[23]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.189      ;
; -8.522 ; PS[1]          ; Addr[16]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.189      ;
; -8.522 ; PS[1]          ; Addr[17]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.189      ;
; -8.522 ; PS[1]          ; Addr[18]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.189      ;
; -8.522 ; PS[1]          ; Addr[19]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.189      ;
; -8.522 ; PS[1]          ; Addr[20]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.189      ;
; -8.522 ; PS[1]          ; Addr[21]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.189      ;
; -8.522 ; PS[1]          ; Addr[22]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.189      ;
; -8.492 ; Addr[8]        ; RDD[0]         ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.159      ;
; -8.470 ; RAMSpecSELr    ; SA[3]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.770     ; 6.367      ;
; -8.366 ; PS[2]          ; RCKE~reg0      ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.033      ;
; -8.364 ; IS.state_bit_0 ; SA[0]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.031      ;
; -8.357 ; IS.state_bit_0 ; SA[1]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.024      ;
; -8.319 ; IS.state_bit_1 ; SA[5]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.986      ;
; -8.314 ; IS.state_bit_0 ; RCKE~reg0      ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.981      ;
; -8.296 ; nWEr           ; SDOE           ; PHI0         ; C25M        ; 1.000        ; -2.770     ; 6.193      ;
; -8.263 ; PS[1]          ; RCKE~reg0      ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.930      ;
; -8.261 ; nWEr           ; Addr[23]       ; PHI0         ; C25M        ; 1.000        ; -2.770     ; 6.158      ;
; -8.261 ; nWEr           ; Addr[16]       ; PHI0         ; C25M        ; 1.000        ; -2.770     ; 6.158      ;
; -8.261 ; nWEr           ; Addr[17]       ; PHI0         ; C25M        ; 1.000        ; -2.770     ; 6.158      ;
; -8.261 ; nWEr           ; Addr[18]       ; PHI0         ; C25M        ; 1.000        ; -2.770     ; 6.158      ;
; -8.261 ; nWEr           ; Addr[19]       ; PHI0         ; C25M        ; 1.000        ; -2.770     ; 6.158      ;
; -8.261 ; nWEr           ; Addr[20]       ; PHI0         ; C25M        ; 1.000        ; -2.770     ; 6.158      ;
; -8.261 ; nWEr           ; Addr[21]       ; PHI0         ; C25M        ; 1.000        ; -2.770     ; 6.158      ;
; -8.261 ; nWEr           ; Addr[22]       ; PHI0         ; C25M        ; 1.000        ; -2.770     ; 6.158      ;
; -8.237 ; RAMSpecSELr    ; SA[10]~reg0    ; PHI0         ; C25M        ; 1.000        ; -2.770     ; 6.134      ;
; -8.231 ; LS[9]          ; IS.state_bit_1 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.898      ;
; -8.204 ; IS.state_bit_1 ; nRCS~reg0      ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.871      ;
; -8.198 ; LS[11]         ; IS.state_bit_1 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.865      ;
; -8.178 ; IS.state_bit_2 ; RCKE~reg0      ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.845      ;
; -8.169 ; LS[9]          ; IS.state_bit_0 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.836      ;
; -8.169 ; RAMSpecSELr    ; SBA[0]~reg0    ; PHI0         ; C25M        ; 1.000        ; -2.770     ; 6.066      ;
; -8.164 ; RAMSpecSELr    ; SDOE           ; PHI0         ; C25M        ; 1.000        ; -2.770     ; 6.061      ;
; -8.162 ; LS[9]          ; IS.state_bit_2 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.829      ;
; -8.159 ; IS.state_bit_0 ; SA[8]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.826      ;
; -8.143 ; PS[1]          ; Addr[0]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.810      ;
; -8.143 ; PS[1]          ; Addr[1]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.810      ;
; -8.143 ; PS[1]          ; Addr[2]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.810      ;
; -8.143 ; PS[1]          ; Addr[3]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.810      ;
; -8.143 ; PS[1]          ; Addr[4]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.810      ;
; -8.143 ; PS[1]          ; Addr[5]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.810      ;
; -8.143 ; PS[1]          ; Addr[6]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.810      ;
; -8.143 ; PS[1]          ; Addr[7]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.810      ;
; -8.136 ; LS[11]         ; IS.state_bit_0 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.803      ;
; -8.133 ; PS[0]          ; RCKE~reg0      ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.800      ;
; -8.130 ; LS[0]          ; RCKE~reg0      ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.797      ;
; -8.129 ; LS[11]         ; IS.state_bit_2 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.796      ;
; -8.103 ; PS[3]          ; Addr[23]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.770      ;
; -8.103 ; PS[3]          ; Addr[16]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.770      ;
; -8.103 ; PS[3]          ; Addr[17]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.770      ;
; -8.103 ; PS[3]          ; Addr[18]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.770      ;
; -8.103 ; PS[3]          ; Addr[19]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.770      ;
; -8.103 ; PS[3]          ; Addr[20]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.770      ;
; -8.103 ; PS[3]          ; Addr[21]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.770      ;
; -8.103 ; PS[3]          ; Addr[22]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.770      ;
; -8.081 ; PS[3]          ; SA[5]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.748      ;
; -8.080 ; PS[1]          ; IS.state_bit_1 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.747      ;
; -8.064 ; IS.state_bit_0 ; SA[6]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.731      ;
; -8.061 ; IS.state_bit_0 ; SA[4]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.728      ;
; -8.044 ; RAMSpecSELr    ; SA[2]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.770     ; 5.941      ;
; -8.022 ; LS[8]          ; IS.state_bit_1 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.689      ;
; -7.969 ; PS[0]          ; SA[5]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.636      ;
; -7.960 ; LS[8]          ; IS.state_bit_0 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.627      ;
; -7.956 ; IS.state_bit_0 ; SA[7]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.623      ;
; -7.953 ; LS[8]          ; IS.state_bit_2 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.620      ;
; -7.945 ; IS.state_bit_0 ; nRCS~reg0      ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.612      ;
; -7.905 ; PS[0]          ; Addr[23]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.572      ;
; -7.905 ; PS[0]          ; Addr[16]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.572      ;
; -7.905 ; PS[0]          ; Addr[17]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.572      ;
; -7.905 ; PS[0]          ; Addr[18]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.572      ;
; -7.905 ; PS[0]          ; Addr[19]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.572      ;
; -7.905 ; PS[0]          ; Addr[20]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.572      ;
; -7.905 ; PS[0]          ; Addr[21]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.572      ;
; -7.905 ; PS[0]          ; Addr[22]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.572      ;
; -7.882 ; nWEr           ; Addr[0]        ; PHI0         ; C25M        ; 1.000        ; -2.770     ; 5.779      ;
; -7.882 ; nWEr           ; Addr[1]        ; PHI0         ; C25M        ; 1.000        ; -2.770     ; 5.779      ;
; -7.882 ; nWEr           ; Addr[2]        ; PHI0         ; C25M        ; 1.000        ; -2.770     ; 5.779      ;
; -7.882 ; nWEr           ; Addr[3]        ; PHI0         ; C25M        ; 1.000        ; -2.770     ; 5.779      ;
; -7.882 ; nWEr           ; Addr[4]        ; PHI0         ; C25M        ; 1.000        ; -2.770     ; 5.779      ;
; -7.882 ; nWEr           ; Addr[5]        ; PHI0         ; C25M        ; 1.000        ; -2.770     ; 5.779      ;
; -7.882 ; nWEr           ; Addr[6]        ; PHI0         ; C25M        ; 1.000        ; -2.770     ; 5.779      ;
; -7.882 ; nWEr           ; Addr[7]        ; PHI0         ; C25M        ; 1.000        ; -2.770     ; 5.779      ;
; -7.878 ; RAMSpecSELr    ; SBA[1]~reg0    ; PHI0         ; C25M        ; 1.000        ; -2.770     ; 5.775      ;
; -7.854 ; PS[1]          ; SA[5]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.521      ;
; -7.844 ; REGEN          ; Addr[23]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.511      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Setup: 'PHI0'                                                                                          ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -0.522 ; Addr[23]  ; RAMSpecSELr ; C25M         ; PHI0        ; 1.000        ; 2.770      ; 3.959      ;
; -0.319 ; REGEN     ; RAMSpecSELr ; C25M         ; PHI0        ; 1.000        ; 2.770      ; 3.756      ;
; 0.643  ; IOROMEN   ; ROMSpecRDr  ; C25M         ; PHI0        ; 1.000        ; 2.770      ; 2.794      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Hold: 'PHI0'                                                                                           ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -0.197 ; IOROMEN   ; ROMSpecRDr  ; C25M         ; PHI0        ; 0.000        ; 2.770      ; 2.794      ;
; 0.765  ; REGEN     ; RAMSpecSELr ; C25M         ; PHI0        ; 0.000        ; 2.770      ; 3.756      ;
; 0.968  ; Addr[23]  ; RAMSpecSELr ; C25M         ; PHI0        ; 0.000        ; 2.770      ; 3.959      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold: 'C25M'                                                                                                  ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 1.385 ; WRD[5]         ; WRD[5]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.606      ;
; 1.402 ; WRD[6]         ; WRD[6]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.623      ;
; 1.402 ; WRD[7]         ; WRD[7]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.623      ;
; 1.412 ; WRD[1]         ; WRD[1]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.633      ;
; 1.414 ; nRESf[1]       ; nRESf[2]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.635      ;
; 1.421 ; nRESf[2]       ; nRESf[3]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.642      ;
; 1.665 ; nRESf[3]       ; nRESr          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.886      ;
; 1.670 ; PHI0           ; PHI0r1         ; PHI0         ; C25M        ; 0.000        ; 3.458      ; 5.349      ;
; 1.738 ; IS.state_bit_2 ; MOSIOE         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.959      ;
; 1.849 ; WRD[2]         ; WRD[2]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.070      ;
; 1.871 ; WRD[0]         ; WRD[0]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.092      ;
; 1.907 ; nRESout~reg0   ; nRESout~reg0   ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.128      ;
; 1.918 ; Bank           ; Bank           ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.139      ;
; 1.939 ; nRESf[2]       ; nRESr          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.160      ;
; 1.946 ; Addr[7]        ; AddrIncM       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.167      ;
; 1.961 ; IS.state_bit_0 ; IS.state_bit_0 ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.182      ;
; 2.011 ; PS[2]          ; PS[2]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.232      ;
; 2.111 ; WRD[2]         ; WRD[4]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.332      ;
; 2.117 ; Addr[1]        ; Addr[1]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; Addr[2]        ; Addr[2]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; Addr[17]       ; Addr[17]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; Addr[18]       ; Addr[18]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.338      ;
; 2.118 ; Addr[15]       ; Addr[15]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.339      ;
; 2.124 ; LS[7]          ; LS[7]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.345      ;
; 2.125 ; Addr[16]       ; Addr[16]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.346      ;
; 2.126 ; Addr[23]       ; Addr[23]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; LS[6]          ; LS[6]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; LS[9]          ; LS[9]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.347      ;
; 2.127 ; LS[4]          ; LS[4]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.348      ;
; 2.128 ; nRESf[0]       ; nRESr          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.349      ;
; 2.134 ; LS[8]          ; LS[8]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.355      ;
; 2.140 ; Addr[0]        ; Addr[0]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.361      ;
; 2.143 ; Addr[9]        ; Addr[9]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.364      ;
; 2.145 ; Addr[10]       ; Addr[10]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.366      ;
; 2.154 ; Addr[7]        ; Addr[7]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.375      ;
; 2.170 ; PHI0           ; PHI0r1         ; PHI0         ; C25M        ; -0.500       ; 3.458      ; 5.349      ;
; 2.183 ; PS[0]          ; PS[0]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.404      ;
; 2.188 ; PS[0]          ; PS[2]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.409      ;
; 2.196 ; PS[0]          ; PS[3]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.417      ;
; 2.221 ; Addr[3]        ; Addr[3]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.442      ;
; 2.222 ; Addr[19]       ; Addr[19]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.443      ;
; 2.228 ; AddrIncH       ; Addr[16]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.449      ;
; 2.230 ; Addr[5]        ; Addr[5]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.451      ;
; 2.230 ; Addr[21]       ; Addr[21]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.451      ;
; 2.231 ; Addr[4]        ; Addr[4]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; Addr[6]        ; Addr[6]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; Addr[20]       ; Addr[20]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; Addr[22]       ; Addr[22]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.452      ;
; 2.232 ; LS[10]         ; LS[10]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.453      ;
; 2.232 ; LS[5]          ; LS[5]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.453      ;
; 2.241 ; Addr[11]       ; Addr[11]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.462      ;
; 2.248 ; LS[3]          ; LS[3]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.469      ;
; 2.249 ; Addr[14]       ; Addr[14]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.470      ;
; 2.249 ; LS[13]         ; LS[13]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.470      ;
; 2.253 ; nRESf[1]       ; nRESr          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.474      ;
; 2.253 ; WRD[1]         ; WRD[3]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.474      ;
; 2.259 ; LS[2]          ; LS[2]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.480      ;
; 2.260 ; LS[12]         ; LS[12]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.481      ;
; 2.261 ; Addr[12]       ; Addr[12]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.482      ;
; 2.261 ; Addr[13]       ; Addr[13]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.482      ;
; 2.262 ; LS[1]          ; LS[1]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.483      ;
; 2.262 ; LS[11]         ; LS[11]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.483      ;
; 2.298 ; WRD[3]         ; WRD[3]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.519      ;
; 2.313 ; IS.state_bit_2 ; FCKOE          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.534      ;
; 2.334 ; PS[3]          ; PS[3]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.555      ;
; 2.337 ; PS[3]          ; SA[10]~reg0    ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.558      ;
; 2.342 ; PS[3]          ; SBA[0]~reg0    ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.563      ;
; 2.342 ; PS[2]          ; PS[0]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.563      ;
; 2.372 ; LS[0]          ; LS[0]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.593      ;
; 2.410 ; nRESf[0]       ; nRESf[1]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.631      ;
; 2.443 ; PHI0r1         ; PHI0r2         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.664      ;
; 2.460 ; WRD[4]         ; WRD[4]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.681      ;
; 2.636 ; WRD[5]         ; WRD[7]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.857      ;
; 2.707 ; WRD[0]         ; WRD[2]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.928      ;
; 2.712 ; IS.state_bit_1 ; IS.state_bit_0 ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.933      ;
; 2.817 ; Addr[21]       ; SA[11]~reg0    ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.038      ;
; 2.835 ; Addr[0]        ; RDD[0]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.056      ;
; 2.870 ; Addr[0]        ; DQML~reg0      ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.091      ;
; 2.885 ; PS[2]          ; SBA[0]~reg0    ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.106      ;
; 2.915 ; Addr[18]       ; RDD[2]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.136      ;
; 2.939 ; IS.state_bit_2 ; IS.state_bit_2 ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.160      ;
; 2.949 ; IS.state_bit_0 ; nRESout~reg0   ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.170      ;
; 2.949 ; Addr[1]        ; Addr[2]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.170      ;
; 2.949 ; Addr[2]        ; Addr[3]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.170      ;
; 2.949 ; Addr[17]       ; Addr[18]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.170      ;
; 2.949 ; Addr[18]       ; Addr[19]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.170      ;
; 2.956 ; LS[7]          ; LS[8]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.177      ;
; 2.957 ; Addr[16]       ; Addr[17]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.178      ;
; 2.958 ; LS[9]          ; LS[10]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.179      ;
; 2.958 ; IS.state_bit_0 ; FCKOE          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.179      ;
; 2.959 ; LS[4]          ; LS[5]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.180      ;
; 2.966 ; LS[8]          ; LS[9]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.187      ;
; 2.972 ; Addr[0]        ; Addr[1]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.193      ;
; 2.975 ; Addr[9]        ; Addr[10]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.196      ;
; 2.977 ; Addr[10]       ; Addr[11]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.198      ;
; 3.060 ; Addr[2]        ; Addr[4]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.281      ;
; 3.060 ; Addr[18]       ; Addr[20]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.281      ;
; 3.060 ; Addr[1]        ; Addr[3]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.281      ;
; 3.060 ; Addr[17]       ; Addr[19]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.281      ;
; 3.061 ; IS.state_bit_1 ; FCKOE          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.282      ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Recovery: 'C25M'                                                                                    ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -4.399 ; nRESr     ; Addr[0]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.066      ;
; -4.399 ; nRESr     ; Addr[23] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.066      ;
; -4.399 ; nRESr     ; Addr[10] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.066      ;
; -4.399 ; nRESr     ; Addr[1]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.066      ;
; -4.399 ; nRESr     ; Addr[11] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.066      ;
; -4.399 ; nRESr     ; Addr[2]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.066      ;
; -4.399 ; nRESr     ; Addr[12] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.066      ;
; -4.399 ; nRESr     ; Bank     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.066      ;
; -4.399 ; nRESr     ; Addr[3]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.066      ;
; -4.399 ; nRESr     ; Addr[13] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.066      ;
; -4.399 ; nRESr     ; Addr[4]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.066      ;
; -4.399 ; nRESr     ; Addr[14] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.066      ;
; -4.399 ; nRESr     ; Addr[5]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.066      ;
; -4.399 ; nRESr     ; Addr[15] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.066      ;
; -4.399 ; nRESr     ; Addr[6]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.066      ;
; -4.399 ; nRESr     ; Addr[16] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.066      ;
; -4.399 ; nRESr     ; Addr[7]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.066      ;
; -4.399 ; nRESr     ; Addr[17] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.066      ;
; -4.399 ; nRESr     ; Addr[8]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.066      ;
; -4.399 ; nRESr     ; Addr[18] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.066      ;
; -4.399 ; nRESr     ; Addr[9]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.066      ;
; -4.399 ; nRESr     ; Addr[19] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.066      ;
; -4.399 ; nRESr     ; Addr[20] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.066      ;
; -4.399 ; nRESr     ; Addr[21] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.066      ;
; -4.399 ; nRESr     ; Addr[22] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.066      ;
; -4.399 ; nRESr     ; REGEN    ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.066      ;
; -4.399 ; nRESr     ; AddrIncH ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.066      ;
; -4.399 ; nRESr     ; AddrIncM ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.066      ;
; -4.399 ; nRESr     ; AddrIncL ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.066      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Removal: 'C25M'                                                                                    ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 4.845 ; nRESr     ; Addr[0]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.066      ;
; 4.845 ; nRESr     ; Addr[23] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.066      ;
; 4.845 ; nRESr     ; Addr[10] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.066      ;
; 4.845 ; nRESr     ; Addr[1]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.066      ;
; 4.845 ; nRESr     ; Addr[11] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.066      ;
; 4.845 ; nRESr     ; Addr[2]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.066      ;
; 4.845 ; nRESr     ; Addr[12] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.066      ;
; 4.845 ; nRESr     ; Bank     ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.066      ;
; 4.845 ; nRESr     ; Addr[3]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.066      ;
; 4.845 ; nRESr     ; Addr[13] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.066      ;
; 4.845 ; nRESr     ; Addr[4]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.066      ;
; 4.845 ; nRESr     ; Addr[14] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.066      ;
; 4.845 ; nRESr     ; Addr[5]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.066      ;
; 4.845 ; nRESr     ; Addr[15] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.066      ;
; 4.845 ; nRESr     ; Addr[6]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.066      ;
; 4.845 ; nRESr     ; Addr[16] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.066      ;
; 4.845 ; nRESr     ; Addr[7]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.066      ;
; 4.845 ; nRESr     ; Addr[17] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.066      ;
; 4.845 ; nRESr     ; Addr[8]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.066      ;
; 4.845 ; nRESr     ; Addr[18] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.066      ;
; 4.845 ; nRESr     ; Addr[9]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.066      ;
; 4.845 ; nRESr     ; Addr[19] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.066      ;
; 4.845 ; nRESr     ; Addr[20] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.066      ;
; 4.845 ; nRESr     ; Addr[21] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.066      ;
; 4.845 ; nRESr     ; Addr[22] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.066      ;
; 4.845 ; nRESr     ; REGEN    ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.066      ;
; 4.845 ; nRESr     ; AddrIncH ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.066      ;
; 4.845 ; nRESr     ; AddrIncM ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.066      ;
; 4.845 ; nRESr     ; AddrIncL ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.066      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'C25M'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; C25M  ; Rise       ; C25M           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; AddrIncH       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; AddrIncH       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; AddrIncL       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; AddrIncL       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; AddrIncM       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; AddrIncM       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[0]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[0]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[10]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[10]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[11]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[11]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[12]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[12]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[13]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[13]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[14]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[14]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[15]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[15]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[16]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[16]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[17]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[17]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[18]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[18]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[19]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[19]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[1]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[1]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[20]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[20]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[21]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[21]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[22]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[22]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[23]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[23]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[2]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[2]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[3]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[3]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[4]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[4]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[5]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[5]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[6]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[6]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[7]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[7]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[8]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[8]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[9]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[9]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Bank           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Bank           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; DQMH~reg0      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; DQMH~reg0      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; DQML~reg0      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; DQML~reg0      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; FCKOE          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; FCKOE          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; FCKout         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; FCKout         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; FCS            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; FCS            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; IOROMEN        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; IOROMEN        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; IS.state_bit_0 ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; IS.state_bit_0 ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; IS.state_bit_1 ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; IS.state_bit_1 ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; IS.state_bit_2 ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; IS.state_bit_2 ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[0]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[0]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[10]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[10]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[11]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[11]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[12]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[12]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[13]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[13]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[1]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[1]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[2]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[2]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[3]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[3]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[4]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[4]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[5]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[5]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[6]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[6]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[7]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[7]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[8]          ;
+--------+--------------+----------------+------------------+-------+------------+----------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'PHI0'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; PHI0  ; Rise       ; PHI0            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI0  ; Rise       ; RAMSpecSELr     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI0  ; Rise       ; RAMSpecSELr     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI0  ; Rise       ; ROMSpecRDr      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI0  ; Rise       ; ROMSpecRDr      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI0  ; Rise       ; nWEr            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI0  ; Rise       ; nWEr            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI0  ; Rise       ; PHI0|combout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI0  ; Rise       ; PHI0|combout    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI0  ; Rise       ; RAMSpecSELr|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI0  ; Rise       ; RAMSpecSELr|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI0  ; Rise       ; ROMSpecRDr|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI0  ; Rise       ; ROMSpecRDr|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI0  ; Rise       ; nWEr|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI0  ; Rise       ; nWEr|clk        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MISO      ; C25M       ; 3.647  ; 3.647  ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 3.258  ; 3.258  ; Rise       ; C25M            ;
; PHI0      ; C25M       ; 2.224  ; 2.224  ; Rise       ; C25M            ;
; RA[*]     ; C25M       ; 14.550 ; 14.550 ; Rise       ; C25M            ;
;  RA[0]    ; C25M       ; 9.707  ; 9.707  ; Rise       ; C25M            ;
;  RA[1]    ; C25M       ; 9.383  ; 9.383  ; Rise       ; C25M            ;
;  RA[2]    ; C25M       ; 9.220  ; 9.220  ; Rise       ; C25M            ;
;  RA[3]    ; C25M       ; 9.411  ; 9.411  ; Rise       ; C25M            ;
;  RA[4]    ; C25M       ; 6.312  ; 6.312  ; Rise       ; C25M            ;
;  RA[5]    ; C25M       ; 6.723  ; 6.723  ; Rise       ; C25M            ;
;  RA[6]    ; C25M       ; 6.226  ; 6.226  ; Rise       ; C25M            ;
;  RA[7]    ; C25M       ; 9.810  ; 9.810  ; Rise       ; C25M            ;
;  RA[8]    ; C25M       ; 13.947 ; 13.947 ; Rise       ; C25M            ;
;  RA[9]    ; C25M       ; 14.550 ; 14.550 ; Rise       ; C25M            ;
;  RA[10]   ; C25M       ; 13.252 ; 13.252 ; Rise       ; C25M            ;
;  RA[11]   ; C25M       ; 13.106 ; 13.106 ; Rise       ; C25M            ;
;  RA[12]   ; C25M       ; 12.557 ; 12.557 ; Rise       ; C25M            ;
;  RA[13]   ; C25M       ; 12.912 ; 12.912 ; Rise       ; C25M            ;
;  RA[14]   ; C25M       ; 12.536 ; 12.536 ; Rise       ; C25M            ;
;  RA[15]   ; C25M       ; 12.221 ; 12.221 ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 5.373  ; 5.373  ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 4.708  ; 4.708  ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 4.030  ; 4.030  ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 3.966  ; 3.966  ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 4.000  ; 4.000  ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 4.128  ; 4.128  ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 4.589  ; 4.589  ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 4.796  ; 4.796  ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 5.373  ; 5.373  ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 5.245  ; 5.245  ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 5.245  ; 5.245  ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 3.881  ; 3.881  ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 5.072  ; 5.072  ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 4.744  ; 4.744  ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 3.461  ; 3.461  ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 3.317  ; 3.317  ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 4.210  ; 4.210  ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 3.715  ; 3.715  ; Rise       ; C25M            ;
; SetFW[*]  ; C25M       ; 8.003  ; 8.003  ; Rise       ; C25M            ;
;  SetFW[0] ; C25M       ; 4.445  ; 4.445  ; Rise       ; C25M            ;
;  SetFW[1] ; C25M       ; 8.003  ; 8.003  ; Rise       ; C25M            ;
; nDEVSEL   ; C25M       ; 8.537  ; 8.537  ; Rise       ; C25M            ;
; nIOSEL    ; C25M       ; 7.483  ; 7.483  ; Rise       ; C25M            ;
; nRES      ; C25M       ; 5.821  ; 5.821  ; Rise       ; C25M            ;
; RA[*]     ; PHI0       ; 7.025  ; 7.025  ; Rise       ; PHI0            ;
;  RA[0]    ; PHI0       ; 3.368  ; 3.368  ; Rise       ; PHI0            ;
;  RA[1]    ; PHI0       ; 3.076  ; 3.076  ; Rise       ; PHI0            ;
;  RA[2]    ; PHI0       ; 3.235  ; 3.235  ; Rise       ; PHI0            ;
;  RA[3]    ; PHI0       ; 3.426  ; 3.426  ; Rise       ; PHI0            ;
;  RA[7]    ; PHI0       ; 2.285  ; 2.285  ; Rise       ; PHI0            ;
;  RA[8]    ; PHI0       ; 6.422  ; 6.422  ; Rise       ; PHI0            ;
;  RA[9]    ; PHI0       ; 7.025  ; 7.025  ; Rise       ; PHI0            ;
;  RA[10]   ; PHI0       ; 5.727  ; 5.727  ; Rise       ; PHI0            ;
;  RA[11]   ; PHI0       ; 5.581  ; 5.581  ; Rise       ; PHI0            ;
;  RA[12]   ; PHI0       ; 5.032  ; 5.032  ; Rise       ; PHI0            ;
;  RA[13]   ; PHI0       ; 5.387  ; 5.387  ; Rise       ; PHI0            ;
;  RA[14]   ; PHI0       ; 5.011  ; 5.011  ; Rise       ; PHI0            ;
;  RA[15]   ; PHI0       ; 4.696  ; 4.696  ; Rise       ; PHI0            ;
; SetFW[*]  ; PHI0       ; 2.529  ; 2.529  ; Rise       ; PHI0            ;
;  SetFW[0] ; PHI0       ; 0.787  ; 0.787  ; Rise       ; PHI0            ;
;  SetFW[1] ; PHI0       ; 2.529  ; 2.529  ; Rise       ; PHI0            ;
; nWE       ; PHI0       ; 1.133  ; 1.133  ; Rise       ; PHI0            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MISO      ; C25M       ; -3.093 ; -3.093 ; Rise       ; C25M            ;
; MOSI      ; C25M       ; -2.704 ; -2.704 ; Rise       ; C25M            ;
; PHI0      ; C25M       ; -1.670 ; -1.670 ; Rise       ; C25M            ;
; RA[*]     ; C25M       ; -3.926 ; -3.926 ; Rise       ; C25M            ;
;  RA[0]    ; C25M       ; -5.435 ; -5.435 ; Rise       ; C25M            ;
;  RA[1]    ; C25M       ; -4.639 ; -4.639 ; Rise       ; C25M            ;
;  RA[2]    ; C25M       ; -4.352 ; -4.352 ; Rise       ; C25M            ;
;  RA[3]    ; C25M       ; -6.076 ; -6.076 ; Rise       ; C25M            ;
;  RA[4]    ; C25M       ; -5.758 ; -5.758 ; Rise       ; C25M            ;
;  RA[5]    ; C25M       ; -6.169 ; -6.169 ; Rise       ; C25M            ;
;  RA[6]    ; C25M       ; -5.672 ; -5.672 ; Rise       ; C25M            ;
;  RA[7]    ; C25M       ; -5.342 ; -5.342 ; Rise       ; C25M            ;
;  RA[8]    ; C25M       ; -4.277 ; -4.277 ; Rise       ; C25M            ;
;  RA[9]    ; C25M       ; -4.193 ; -4.193 ; Rise       ; C25M            ;
;  RA[10]   ; C25M       ; -4.568 ; -4.568 ; Rise       ; C25M            ;
;  RA[11]   ; C25M       ; -3.926 ; -3.926 ; Rise       ; C25M            ;
;  RA[12]   ; C25M       ; -9.369 ; -9.369 ; Rise       ; C25M            ;
;  RA[13]   ; C25M       ; -9.724 ; -9.724 ; Rise       ; C25M            ;
;  RA[14]   ; C25M       ; -9.348 ; -9.348 ; Rise       ; C25M            ;
;  RA[15]   ; C25M       ; -9.033 ; -9.033 ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; -2.089 ; -2.089 ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; -2.153 ; -2.153 ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; -2.194 ; -2.194 ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; -2.124 ; -2.124 ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; -2.089 ; -2.089 ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; -2.109 ; -2.109 ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; -2.138 ; -2.138 ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; -2.661 ; -2.661 ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; -3.452 ; -3.452 ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; -2.763 ; -2.763 ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; -4.691 ; -4.691 ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; -3.327 ; -3.327 ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; -4.518 ; -4.518 ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; -4.190 ; -4.190 ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; -2.907 ; -2.907 ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; -2.763 ; -2.763 ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; -3.656 ; -3.656 ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; -3.161 ; -3.161 ; Rise       ; C25M            ;
; SetFW[*]  ; C25M       ; -3.891 ; -3.891 ; Rise       ; C25M            ;
;  SetFW[0] ; C25M       ; -3.891 ; -3.891 ; Rise       ; C25M            ;
;  SetFW[1] ; C25M       ; -4.150 ; -4.150 ; Rise       ; C25M            ;
; nDEVSEL   ; C25M       ; -3.415 ; -3.415 ; Rise       ; C25M            ;
; nIOSEL    ; C25M       ; -6.363 ; -6.363 ; Rise       ; C25M            ;
; nRES      ; C25M       ; -5.267 ; -5.267 ; Rise       ; C25M            ;
; RA[*]     ; PHI0       ; -0.733 ; -0.733 ; Rise       ; PHI0            ;
;  RA[0]    ; PHI0       ; -2.814 ; -2.814 ; Rise       ; PHI0            ;
;  RA[1]    ; PHI0       ; -2.522 ; -2.522 ; Rise       ; PHI0            ;
;  RA[2]    ; PHI0       ; -2.681 ; -2.681 ; Rise       ; PHI0            ;
;  RA[3]    ; PHI0       ; -2.872 ; -2.872 ; Rise       ; PHI0            ;
;  RA[7]    ; PHI0       ; -1.731 ; -1.731 ; Rise       ; PHI0            ;
;  RA[8]    ; PHI0       ; -2.126 ; -2.126 ; Rise       ; PHI0            ;
;  RA[9]    ; PHI0       ; -2.729 ; -2.729 ; Rise       ; PHI0            ;
;  RA[10]   ; PHI0       ; -1.431 ; -1.431 ; Rise       ; PHI0            ;
;  RA[11]   ; PHI0       ; -0.804 ; -0.804 ; Rise       ; PHI0            ;
;  RA[12]   ; PHI0       ; -1.069 ; -1.069 ; Rise       ; PHI0            ;
;  RA[13]   ; PHI0       ; -1.424 ; -1.424 ; Rise       ; PHI0            ;
;  RA[14]   ; PHI0       ; -1.048 ; -1.048 ; Rise       ; PHI0            ;
;  RA[15]   ; PHI0       ; -0.733 ; -0.733 ; Rise       ; PHI0            ;
; SetFW[*]  ; PHI0       ; -0.233 ; -0.233 ; Rise       ; PHI0            ;
;  SetFW[0] ; PHI0       ; -0.233 ; -0.233 ; Rise       ; PHI0            ;
;  SetFW[1] ; PHI0       ; -1.975 ; -1.975 ; Rise       ; PHI0            ;
; nWE       ; PHI0       ; 0.253  ; 0.253  ; Rise       ; PHI0            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DQMH      ; C25M       ; 9.374  ; 9.374  ; Rise       ; C25M            ;
; DQML      ; C25M       ; 6.924  ; 6.924  ; Rise       ; C25M            ;
; FCK       ; C25M       ; 8.081  ; 8.081  ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 8.903  ; 8.903  ; Rise       ; C25M            ;
; RCKE      ; C25M       ; 9.484  ; 9.484  ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 9.917  ; 9.917  ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 8.346  ; 8.346  ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 8.265  ; 8.265  ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 8.346  ; 8.346  ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 8.201  ; 8.201  ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 9.375  ; 9.375  ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 8.984  ; 8.984  ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 8.913  ; 8.913  ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 9.917  ; 9.917  ; Rise       ; C25M            ;
; RDdir     ; C25M       ; 16.629 ; 16.629 ; Rise       ; C25M            ;
; SA[*]     ; C25M       ; 9.394  ; 9.394  ; Rise       ; C25M            ;
;  SA[0]    ; C25M       ; 8.606  ; 8.606  ; Rise       ; C25M            ;
;  SA[1]    ; C25M       ; 8.584  ; 8.584  ; Rise       ; C25M            ;
;  SA[2]    ; C25M       ; 8.798  ; 8.798  ; Rise       ; C25M            ;
;  SA[3]    ; C25M       ; 8.651  ; 8.651  ; Rise       ; C25M            ;
;  SA[4]    ; C25M       ; 8.242  ; 8.242  ; Rise       ; C25M            ;
;  SA[5]    ; C25M       ; 8.647  ; 8.647  ; Rise       ; C25M            ;
;  SA[6]    ; C25M       ; 8.669  ; 8.669  ; Rise       ; C25M            ;
;  SA[7]    ; C25M       ; 8.116  ; 8.116  ; Rise       ; C25M            ;
;  SA[8]    ; C25M       ; 8.234  ; 8.234  ; Rise       ; C25M            ;
;  SA[9]    ; C25M       ; 7.567  ; 7.567  ; Rise       ; C25M            ;
;  SA[10]   ; C25M       ; 9.394  ; 9.394  ; Rise       ; C25M            ;
;  SA[11]   ; C25M       ; 8.116  ; 8.116  ; Rise       ; C25M            ;
;  SA[12]   ; C25M       ; 7.570  ; 7.570  ; Rise       ; C25M            ;
; SBA[*]    ; C25M       ; 8.077  ; 8.077  ; Rise       ; C25M            ;
;  SBA[0]   ; C25M       ; 8.073  ; 8.073  ; Rise       ; C25M            ;
;  SBA[1]   ; C25M       ; 8.077  ; 8.077  ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 8.674  ; 8.674  ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 8.113  ; 8.113  ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 8.097  ; 8.097  ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 8.574  ; 8.574  ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 8.249  ; 8.249  ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 8.125  ; 8.125  ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 8.113  ; 8.113  ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 8.674  ; 8.674  ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 8.241  ; 8.241  ; Rise       ; C25M            ;
; nCAS      ; C25M       ; 8.329  ; 8.329  ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 6.964  ; 6.964  ; Rise       ; C25M            ;
; nRAS      ; C25M       ; 8.349  ; 8.349  ; Rise       ; C25M            ;
; nRCS      ; C25M       ; 9.461  ; 9.461  ; Rise       ; C25M            ;
; nRESout   ; C25M       ; 8.159  ; 8.159  ; Rise       ; C25M            ;
; nSWE      ; C25M       ; 8.815  ; 8.815  ; Rise       ; C25M            ;
; RDdir     ; PHI0       ; 11.026 ; 11.026 ; Rise       ; PHI0            ;
; RDdir     ; PHI0       ; 11.026 ; 11.026 ; Fall       ; PHI0            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DQMH      ; C25M       ; 9.374  ; 9.374  ; Rise       ; C25M            ;
; DQML      ; C25M       ; 6.924  ; 6.924  ; Rise       ; C25M            ;
; FCK       ; C25M       ; 8.081  ; 8.081  ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 8.903  ; 8.903  ; Rise       ; C25M            ;
; RCKE      ; C25M       ; 9.484  ; 9.484  ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 8.201  ; 8.201  ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 8.346  ; 8.346  ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 8.265  ; 8.265  ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 8.346  ; 8.346  ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 8.201  ; 8.201  ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 9.375  ; 9.375  ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 8.984  ; 8.984  ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 8.913  ; 8.913  ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 9.917  ; 9.917  ; Rise       ; C25M            ;
; RDdir     ; C25M       ; 9.501  ; 9.501  ; Rise       ; C25M            ;
; SA[*]     ; C25M       ; 7.567  ; 7.567  ; Rise       ; C25M            ;
;  SA[0]    ; C25M       ; 8.606  ; 8.606  ; Rise       ; C25M            ;
;  SA[1]    ; C25M       ; 8.584  ; 8.584  ; Rise       ; C25M            ;
;  SA[2]    ; C25M       ; 8.798  ; 8.798  ; Rise       ; C25M            ;
;  SA[3]    ; C25M       ; 8.651  ; 8.651  ; Rise       ; C25M            ;
;  SA[4]    ; C25M       ; 8.242  ; 8.242  ; Rise       ; C25M            ;
;  SA[5]    ; C25M       ; 8.647  ; 8.647  ; Rise       ; C25M            ;
;  SA[6]    ; C25M       ; 8.669  ; 8.669  ; Rise       ; C25M            ;
;  SA[7]    ; C25M       ; 8.116  ; 8.116  ; Rise       ; C25M            ;
;  SA[8]    ; C25M       ; 8.234  ; 8.234  ; Rise       ; C25M            ;
;  SA[9]    ; C25M       ; 7.567  ; 7.567  ; Rise       ; C25M            ;
;  SA[10]   ; C25M       ; 9.394  ; 9.394  ; Rise       ; C25M            ;
;  SA[11]   ; C25M       ; 8.116  ; 8.116  ; Rise       ; C25M            ;
;  SA[12]   ; C25M       ; 7.570  ; 7.570  ; Rise       ; C25M            ;
; SBA[*]    ; C25M       ; 8.073  ; 8.073  ; Rise       ; C25M            ;
;  SBA[0]   ; C25M       ; 8.073  ; 8.073  ; Rise       ; C25M            ;
;  SBA[1]   ; C25M       ; 8.077  ; 8.077  ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 8.097  ; 8.097  ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 8.113  ; 8.113  ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 8.097  ; 8.097  ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 8.574  ; 8.574  ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 8.249  ; 8.249  ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 8.125  ; 8.125  ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 8.113  ; 8.113  ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 8.674  ; 8.674  ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 8.241  ; 8.241  ; Rise       ; C25M            ;
; nCAS      ; C25M       ; 8.329  ; 8.329  ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 6.964  ; 6.964  ; Rise       ; C25M            ;
; nRAS      ; C25M       ; 8.349  ; 8.349  ; Rise       ; C25M            ;
; nRCS      ; C25M       ; 9.461  ; 9.461  ; Rise       ; C25M            ;
; nRESout   ; C25M       ; 8.159  ; 8.159  ; Rise       ; C25M            ;
; nSWE      ; C25M       ; 8.815  ; 8.815  ; Rise       ; C25M            ;
; RDdir     ; PHI0       ; 11.026 ; 11.026 ; Rise       ; PHI0            ;
; RDdir     ; PHI0       ; 11.026 ; 11.026 ; Fall       ; PHI0            ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; DMAin      ; DMAout      ; 8.656  ;    ;    ; 8.656  ;
; INTin      ; INTout      ; 8.937  ;    ;    ; 8.937  ;
; nDEVSEL    ; RD[0]       ; 14.969 ;    ;    ; 14.969 ;
; nDEVSEL    ; RD[1]       ; 14.969 ;    ;    ; 14.969 ;
; nDEVSEL    ; RD[2]       ; 14.969 ;    ;    ; 14.969 ;
; nDEVSEL    ; RD[3]       ; 14.969 ;    ;    ; 14.969 ;
; nDEVSEL    ; RD[4]       ; 14.969 ;    ;    ; 14.969 ;
; nDEVSEL    ; RD[5]       ; 14.969 ;    ;    ; 14.969 ;
; nDEVSEL    ; RD[6]       ; 14.980 ;    ;    ; 14.980 ;
; nDEVSEL    ; RD[7]       ; 14.980 ;    ;    ; 14.980 ;
; nDEVSEL    ; RDdir       ; 16.482 ;    ;    ; 16.482 ;
; nIOSEL     ; RD[0]       ; 14.415 ;    ;    ; 14.415 ;
; nIOSEL     ; RD[1]       ; 14.415 ;    ;    ; 14.415 ;
; nIOSEL     ; RD[2]       ; 14.415 ;    ;    ; 14.415 ;
; nIOSEL     ; RD[3]       ; 14.415 ;    ;    ; 14.415 ;
; nIOSEL     ; RD[4]       ; 14.415 ;    ;    ; 14.415 ;
; nIOSEL     ; RD[5]       ; 14.415 ;    ;    ; 14.415 ;
; nIOSEL     ; RD[6]       ; 14.426 ;    ;    ; 14.426 ;
; nIOSEL     ; RD[7]       ; 14.426 ;    ;    ; 14.426 ;
; nIOSEL     ; RDdir       ; 15.928 ;    ;    ; 15.928 ;
; nIOSTRB    ; RD[0]       ; 13.935 ;    ;    ; 13.935 ;
; nIOSTRB    ; RD[1]       ; 13.935 ;    ;    ; 13.935 ;
; nIOSTRB    ; RD[2]       ; 13.935 ;    ;    ; 13.935 ;
; nIOSTRB    ; RD[3]       ; 13.935 ;    ;    ; 13.935 ;
; nIOSTRB    ; RD[4]       ; 13.935 ;    ;    ; 13.935 ;
; nIOSTRB    ; RD[5]       ; 13.935 ;    ;    ; 13.935 ;
; nIOSTRB    ; RD[6]       ; 13.946 ;    ;    ; 13.946 ;
; nIOSTRB    ; RD[7]       ; 13.946 ;    ;    ; 13.946 ;
; nIOSTRB    ; RDdir       ; 15.448 ;    ;    ; 15.448 ;
; nWE        ; RD[0]       ; 9.870  ;    ;    ; 9.870  ;
; nWE        ; RD[1]       ; 9.870  ;    ;    ; 9.870  ;
; nWE        ; RD[2]       ; 9.870  ;    ;    ; 9.870  ;
; nWE        ; RD[3]       ; 9.870  ;    ;    ; 9.870  ;
; nWE        ; RD[4]       ; 9.870  ;    ;    ; 9.870  ;
; nWE        ; RD[5]       ; 9.870  ;    ;    ; 9.870  ;
; nWE        ; RD[6]       ; 9.881  ;    ;    ; 9.881  ;
; nWE        ; RD[7]       ; 9.881  ;    ;    ; 9.881  ;
; nWE        ; RDdir       ; 11.383 ;    ;    ; 11.383 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; DMAin      ; DMAout      ; 8.656  ;    ;    ; 8.656  ;
; INTin      ; INTout      ; 8.937  ;    ;    ; 8.937  ;
; nDEVSEL    ; RD[0]       ; 14.969 ;    ;    ; 14.969 ;
; nDEVSEL    ; RD[1]       ; 14.969 ;    ;    ; 14.969 ;
; nDEVSEL    ; RD[2]       ; 14.969 ;    ;    ; 14.969 ;
; nDEVSEL    ; RD[3]       ; 14.969 ;    ;    ; 14.969 ;
; nDEVSEL    ; RD[4]       ; 14.969 ;    ;    ; 14.969 ;
; nDEVSEL    ; RD[5]       ; 14.969 ;    ;    ; 14.969 ;
; nDEVSEL    ; RD[6]       ; 14.980 ;    ;    ; 14.980 ;
; nDEVSEL    ; RD[7]       ; 14.980 ;    ;    ; 14.980 ;
; nDEVSEL    ; RDdir       ; 16.482 ;    ;    ; 16.482 ;
; nIOSEL     ; RD[0]       ; 14.415 ;    ;    ; 14.415 ;
; nIOSEL     ; RD[1]       ; 14.415 ;    ;    ; 14.415 ;
; nIOSEL     ; RD[2]       ; 14.415 ;    ;    ; 14.415 ;
; nIOSEL     ; RD[3]       ; 14.415 ;    ;    ; 14.415 ;
; nIOSEL     ; RD[4]       ; 14.415 ;    ;    ; 14.415 ;
; nIOSEL     ; RD[5]       ; 14.415 ;    ;    ; 14.415 ;
; nIOSEL     ; RD[6]       ; 14.426 ;    ;    ; 14.426 ;
; nIOSEL     ; RD[7]       ; 14.426 ;    ;    ; 14.426 ;
; nIOSEL     ; RDdir       ; 15.928 ;    ;    ; 15.928 ;
; nIOSTRB    ; RD[0]       ; 13.935 ;    ;    ; 13.935 ;
; nIOSTRB    ; RD[1]       ; 13.935 ;    ;    ; 13.935 ;
; nIOSTRB    ; RD[2]       ; 13.935 ;    ;    ; 13.935 ;
; nIOSTRB    ; RD[3]       ; 13.935 ;    ;    ; 13.935 ;
; nIOSTRB    ; RD[4]       ; 13.935 ;    ;    ; 13.935 ;
; nIOSTRB    ; RD[5]       ; 13.935 ;    ;    ; 13.935 ;
; nIOSTRB    ; RD[6]       ; 13.946 ;    ;    ; 13.946 ;
; nIOSTRB    ; RD[7]       ; 13.946 ;    ;    ; 13.946 ;
; nIOSTRB    ; RDdir       ; 15.448 ;    ;    ; 15.448 ;
; nWE        ; RD[0]       ; 9.870  ;    ;    ; 9.870  ;
; nWE        ; RD[1]       ; 9.870  ;    ;    ; 9.870  ;
; nWE        ; RD[2]       ; 9.870  ;    ;    ; 9.870  ;
; nWE        ; RD[3]       ; 9.870  ;    ;    ; 9.870  ;
; nWE        ; RD[4]       ; 9.870  ;    ;    ; 9.870  ;
; nWE        ; RD[5]       ; 9.870  ;    ;    ; 9.870  ;
; nWE        ; RD[6]       ; 9.881  ;    ;    ; 9.881  ;
; nWE        ; RD[7]       ; 9.881  ;    ;    ; 9.881  ;
; nWE        ; RDdir       ; 11.383 ;    ;    ; 11.383 ;
+------------+-------------+--------+----+----+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; FCK       ; C25M       ; 8.571  ;      ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 7.845  ;      ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 15.116 ;      ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 15.116 ;      ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 15.116 ;      ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 15.116 ;      ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 15.116 ;      ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 15.116 ;      ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 15.116 ;      ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 15.127 ;      ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 15.127 ;      ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 6.442  ;      ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 6.935  ;      ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 6.935  ;      ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 6.442  ;      ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 6.442  ;      ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 6.935  ;      ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 6.442  ;      ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 6.442  ;      ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 6.442  ;      ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 7.793  ;      ; Rise       ; C25M            ;
; RD[*]     ; PHI0       ; 9.513  ;      ; Rise       ; PHI0            ;
;  RD[0]    ; PHI0       ; 9.513  ;      ; Rise       ; PHI0            ;
;  RD[1]    ; PHI0       ; 9.513  ;      ; Rise       ; PHI0            ;
;  RD[2]    ; PHI0       ; 9.513  ;      ; Rise       ; PHI0            ;
;  RD[3]    ; PHI0       ; 9.513  ;      ; Rise       ; PHI0            ;
;  RD[4]    ; PHI0       ; 9.513  ;      ; Rise       ; PHI0            ;
;  RD[5]    ; PHI0       ; 9.513  ;      ; Rise       ; PHI0            ;
;  RD[6]    ; PHI0       ; 9.524  ;      ; Rise       ; PHI0            ;
;  RD[7]    ; PHI0       ; 9.524  ;      ; Rise       ; PHI0            ;
; RD[*]     ; PHI0       ; 9.513  ;      ; Fall       ; PHI0            ;
;  RD[0]    ; PHI0       ; 9.513  ;      ; Fall       ; PHI0            ;
;  RD[1]    ; PHI0       ; 9.513  ;      ; Fall       ; PHI0            ;
;  RD[2]    ; PHI0       ; 9.513  ;      ; Fall       ; PHI0            ;
;  RD[3]    ; PHI0       ; 9.513  ;      ; Fall       ; PHI0            ;
;  RD[4]    ; PHI0       ; 9.513  ;      ; Fall       ; PHI0            ;
;  RD[5]    ; PHI0       ; 9.513  ;      ; Fall       ; PHI0            ;
;  RD[6]    ; PHI0       ; 9.524  ;      ; Fall       ; PHI0            ;
;  RD[7]    ; PHI0       ; 9.524  ;      ; Fall       ; PHI0            ;
+-----------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; FCK       ; C25M       ; 8.571 ;      ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 7.845 ;      ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 7.988 ;      ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 7.988 ;      ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 7.988 ;      ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 7.988 ;      ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 7.988 ;      ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 7.988 ;      ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 7.988 ;      ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 7.999 ;      ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 7.999 ;      ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 6.442 ;      ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 6.935 ;      ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 6.935 ;      ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 6.442 ;      ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 6.442 ;      ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 6.935 ;      ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 6.442 ;      ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 6.442 ;      ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 6.442 ;      ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 7.793 ;      ; Rise       ; C25M            ;
; RD[*]     ; PHI0       ; 9.513 ;      ; Rise       ; PHI0            ;
;  RD[0]    ; PHI0       ; 9.513 ;      ; Rise       ; PHI0            ;
;  RD[1]    ; PHI0       ; 9.513 ;      ; Rise       ; PHI0            ;
;  RD[2]    ; PHI0       ; 9.513 ;      ; Rise       ; PHI0            ;
;  RD[3]    ; PHI0       ; 9.513 ;      ; Rise       ; PHI0            ;
;  RD[4]    ; PHI0       ; 9.513 ;      ; Rise       ; PHI0            ;
;  RD[5]    ; PHI0       ; 9.513 ;      ; Rise       ; PHI0            ;
;  RD[6]    ; PHI0       ; 9.524 ;      ; Rise       ; PHI0            ;
;  RD[7]    ; PHI0       ; 9.524 ;      ; Rise       ; PHI0            ;
; RD[*]     ; PHI0       ; 9.513 ;      ; Fall       ; PHI0            ;
;  RD[0]    ; PHI0       ; 9.513 ;      ; Fall       ; PHI0            ;
;  RD[1]    ; PHI0       ; 9.513 ;      ; Fall       ; PHI0            ;
;  RD[2]    ; PHI0       ; 9.513 ;      ; Fall       ; PHI0            ;
;  RD[3]    ; PHI0       ; 9.513 ;      ; Fall       ; PHI0            ;
;  RD[4]    ; PHI0       ; 9.513 ;      ; Fall       ; PHI0            ;
;  RD[5]    ; PHI0       ; 9.513 ;      ; Fall       ; PHI0            ;
;  RD[6]    ; PHI0       ; 9.524 ;      ; Fall       ; PHI0            ;
;  RD[7]    ; PHI0       ; 9.524 ;      ; Fall       ; PHI0            ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; FCK       ; C25M       ; 8.571     ;           ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 7.845     ;           ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 15.116    ;           ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 15.116    ;           ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 15.116    ;           ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 15.116    ;           ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 15.116    ;           ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 15.116    ;           ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 15.116    ;           ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 15.127    ;           ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 15.127    ;           ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 6.442     ;           ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 6.935     ;           ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 6.935     ;           ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 6.442     ;           ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 6.442     ;           ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 6.935     ;           ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 6.442     ;           ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 6.442     ;           ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 6.442     ;           ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 7.793     ;           ; Rise       ; C25M            ;
; RD[*]     ; PHI0       ; 9.513     ;           ; Rise       ; PHI0            ;
;  RD[0]    ; PHI0       ; 9.513     ;           ; Rise       ; PHI0            ;
;  RD[1]    ; PHI0       ; 9.513     ;           ; Rise       ; PHI0            ;
;  RD[2]    ; PHI0       ; 9.513     ;           ; Rise       ; PHI0            ;
;  RD[3]    ; PHI0       ; 9.513     ;           ; Rise       ; PHI0            ;
;  RD[4]    ; PHI0       ; 9.513     ;           ; Rise       ; PHI0            ;
;  RD[5]    ; PHI0       ; 9.513     ;           ; Rise       ; PHI0            ;
;  RD[6]    ; PHI0       ; 9.524     ;           ; Rise       ; PHI0            ;
;  RD[7]    ; PHI0       ; 9.524     ;           ; Rise       ; PHI0            ;
; RD[*]     ; PHI0       ; 9.513     ;           ; Fall       ; PHI0            ;
;  RD[0]    ; PHI0       ; 9.513     ;           ; Fall       ; PHI0            ;
;  RD[1]    ; PHI0       ; 9.513     ;           ; Fall       ; PHI0            ;
;  RD[2]    ; PHI0       ; 9.513     ;           ; Fall       ; PHI0            ;
;  RD[3]    ; PHI0       ; 9.513     ;           ; Fall       ; PHI0            ;
;  RD[4]    ; PHI0       ; 9.513     ;           ; Fall       ; PHI0            ;
;  RD[5]    ; PHI0       ; 9.513     ;           ; Fall       ; PHI0            ;
;  RD[6]    ; PHI0       ; 9.524     ;           ; Fall       ; PHI0            ;
;  RD[7]    ; PHI0       ; 9.524     ;           ; Fall       ; PHI0            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; FCK       ; C25M       ; 8.571     ;           ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 7.845     ;           ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 7.988     ;           ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 7.988     ;           ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 7.988     ;           ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 7.988     ;           ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 7.988     ;           ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 7.988     ;           ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 7.988     ;           ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 7.999     ;           ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 7.999     ;           ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 6.442     ;           ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 6.935     ;           ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 6.935     ;           ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 6.442     ;           ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 6.442     ;           ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 6.935     ;           ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 6.442     ;           ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 6.442     ;           ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 6.442     ;           ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 7.793     ;           ; Rise       ; C25M            ;
; RD[*]     ; PHI0       ; 9.513     ;           ; Rise       ; PHI0            ;
;  RD[0]    ; PHI0       ; 9.513     ;           ; Rise       ; PHI0            ;
;  RD[1]    ; PHI0       ; 9.513     ;           ; Rise       ; PHI0            ;
;  RD[2]    ; PHI0       ; 9.513     ;           ; Rise       ; PHI0            ;
;  RD[3]    ; PHI0       ; 9.513     ;           ; Rise       ; PHI0            ;
;  RD[4]    ; PHI0       ; 9.513     ;           ; Rise       ; PHI0            ;
;  RD[5]    ; PHI0       ; 9.513     ;           ; Rise       ; PHI0            ;
;  RD[6]    ; PHI0       ; 9.524     ;           ; Rise       ; PHI0            ;
;  RD[7]    ; PHI0       ; 9.524     ;           ; Rise       ; PHI0            ;
; RD[*]     ; PHI0       ; 9.513     ;           ; Fall       ; PHI0            ;
;  RD[0]    ; PHI0       ; 9.513     ;           ; Fall       ; PHI0            ;
;  RD[1]    ; PHI0       ; 9.513     ;           ; Fall       ; PHI0            ;
;  RD[2]    ; PHI0       ; 9.513     ;           ; Fall       ; PHI0            ;
;  RD[3]    ; PHI0       ; 9.513     ;           ; Fall       ; PHI0            ;
;  RD[4]    ; PHI0       ; 9.513     ;           ; Fall       ; PHI0            ;
;  RD[5]    ; PHI0       ; 9.513     ;           ; Fall       ; PHI0            ;
;  RD[6]    ; PHI0       ; 9.524     ;           ; Fall       ; PHI0            ;
;  RD[7]    ; PHI0       ; 9.524     ;           ; Fall       ; PHI0            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C25M       ; C25M     ; 1378     ; 0        ; 0        ; 0        ;
; PHI0       ; C25M     ; 84       ; 1        ; 0        ; 0        ;
; C25M       ; PHI0     ; 3        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C25M       ; C25M     ; 1378     ; 0        ; 0        ; 0        ;
; PHI0       ; C25M     ; 84       ; 1        ; 0        ; 0        ;
; C25M       ; PHI0     ; 3        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C25M       ; C25M     ; 29       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C25M       ; C25M     ; 29       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 44    ; 44   ;
; Unconstrained Input Port Paths  ; 655   ; 655  ;
; Unconstrained Output Ports      ; 45    ; 45   ;
; Unconstrained Output Port Paths ; 118   ; 118  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Apr 20 04:00:22 2021
Info: Command: quartus_sta GR8RAM -c GR8RAM
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'GR8RAM.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name C25M C25M
    Info (332105): create_clock -period 1.000 -name PHI0 PHI0
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.480
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.480      -695.573 C25M 
    Info (332119):    -0.522        -0.522 PHI0 
Info (332146): Worst-case hold slack is -0.197
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.197        -0.197 PHI0 
    Info (332119):     1.385         0.000 C25M 
Info (332146): Worst-case recovery slack is -4.399
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.399      -127.571 C25M 
Info (332146): Worst-case removal slack is 4.845
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.845         0.000 C25M 
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.289        -2.289 C25M 
    Info (332119):    -2.289        -2.289 PHI0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 278 megabytes
    Info: Processing ended: Tue Apr 20 04:00:26 2021
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


