**Semaine du 16 Juillet 2021**

**Objectifs:** 
- Développer une interface en Verilog (contrainte du MIG de Xilinx, ne produit qu'un module Verilog lorsque les fonctionnalités AXI sont sélectionnées) pour exploiter les écritures et lectures en mode **burst** du protocole AXI.

**Ressources consultées:** 
- [Verilog HDL Basics (.pdf)](http://www.ee.ic.ac.uk/pcheung/teaching/ee2_digital/Altera%20Tutorial%20-%20Verilog%20HDL%20Basic.pdf)
- [AMBA AXI and ACE Protocol Specification AXI3, AXI4, and AXI4-Lite ACE and ACE-Lite (web)](https://developer.arm.com/documentation/ihi0022/e/AMBA-AXI3-and-AXI4-Protocol-Specification/Introduction?_ga=2.67820049.1631882347.1556009271-151447318.1544783517)

**Tâches effectuées 13 Juillet 2021**
- Apprentissage bref des bases du langage Verilog (formation offerte par Altera/Intel). 
- Adaptation d'un simple programme d'interaction entre un bouton poussoir et une LED de la ZC706 en Verilog.
- Création d'un projet Verilog sur Vivado, instanciation et branchement d'un contrôleur exploitant le protocole AXI et la DDR3.
- Définition des fonctionnalités à implémenter:
\
Le design doit permettre une interaction entre l'hôte (PC), le processeur ARM de la ZC706, et le FPGA. Le processeur ARM est programmé de telle sorte à interfacer l'hôte et le FPGA. Le processeur demande la commande (READ/WRITE) à exécuter, l'utilisateur effectue son choix et renseigne les signaux importants (adresse, valeur). Le processeur ARM transmet les choix de l'utilisateur au FPGA qui effectue les opérations souhaitées et signale le résultat de chaque opération. Dans le cas d'une opération de lecture, le processeur ARM affiche à l'hôte le contenu de la mémoire à l'emplacement demandé.\
On vise pour l'instant une interaction au travers d'un terminal, via UART, entre l'hôte et le processeur ARM.
