# 报错集合

<!-- @import "[TOC]" {cmd="toc" depthFrom=2 depthTo=4 orderedList=false} -->

<!-- code_chunk_output -->

- [1. Synthesis failed.](#1-synthesis-failed)
  - [1.1 synth_design ERROR](#11-synth_design-error)
  - [1.2 ambiguous clock in event control](#12-ambiguous-clock-in-event-control)
  - [1.3 Poor placement for routing between an IO pin and BUFG](#13-poor-placement-for-routing-between-an-io-pin-and-bufg)
  - [1.4 Mixed level sensitive and edge triggered event controls are not supported for synthesis](#14-mixed-level-sensitive-and-edge-triggered-event-controls-are-not-supported-for-synthesis)
- [2. Bitstream Generation failed.](#2-bitstream-generation-failed)
  - [2.1 Unspecified l/0 Standard: 1 out of 13 logical ports use 10 standard (IOSTANDARD) vaue 'DEFAULT'](#21-unspecified-l0-standard-1-out-of-13-logical-ports-use-10-standard-iostandard-vaue-default)
- [3. 找不到.bit文件](#3-找不到bit文件)

<!-- /code_chunk_output -->


## 1. Synthesis failed.

### 1.1 synth_design ERROR

开始第一步就报错

![](images/2024-04-14-11-36-08.png)

**原因：放入了中文路径**

软件要求放在全英文路径中

### 1.2 ambiguous clock in event control 

事件控制 Vivado 中的模棱两可时钟

说人话就是：使用always的时候进行了双时钟采样，而vivado里面没有这种器件


比如做分频的时候使用

```verilog
always @ (posedge clk or posedge clk_reverse or negedge rst_n) 
```

里面的 `clk` 与 `clk_reverse` 为两个输入时钟，在vivado里不被支持

同样，像这样的代码

```verilog
always @ (posedge clk or negedge rst_n) begin
a <= 1'b0;
end
```

因为没有用上 `rst_n` ，Verilog会认为你的 `rst_n` 也是一个时钟，从而也是非法的

### 1.3 Poor placement for routing between an IO pin and BUFG

cam_pclk时钟信号，不是来自FPGA晶振输入或者PLL输出；而是来自外部普通引脚输入，该引脚不具备时钟属性；

如果需要强制将clk信号，绑定到普通外部引脚，就需要进行特殊处理，不然就会报错。

### 1.4 Mixed level sensitive and edge triggered event controls are not supported for synthesis

简单翻译：混合电平敏感和边沿触发

因为一个触发器不能同时是边缘触发和电平触发的，因此不可被综合;这之后要么统一边沿触发，要么统一电平触发

## 2. Bitstream Generation failed.

### 2.1 Unspecified l/0 Standard: 1 out of 13 logical ports use 10 standard (IOSTANDARD) vaue 'DEFAULT'

![](images/2024-04-14-11-37-43.png)

**原因：输入输出有错误**

包括但不限于：

1. 重复定义引脚

``` verilog
set_property -dict {PACKAGE_PIN P5 IOSTANDARD LVCMOS33} [get_ports {G[1]}]
set_property -dict {PACKAGE_PIN P4 IOSTANDARD LVCMOS33} [get_ports {G[1]}]

或者

set_property -dict {PACKAGE_PIN P4 IOSTANDARD LVCMOS33} [get_ports {G[0]}]
set_property -dict {PACKAGE_PIN P4 IOSTANDARD LVCMOS33} [get_ports {G[1]}]
```

2. 声明的output并未被完全定义

``` verilog
output [2:0]A,B,C
上面表示A,B,C均为三位总线，所以应对应9个约束端口，否则应写为
output [2:0]A，
output B,C
```
## 3. 找不到.bit文件

在generate bitstream文件后在下图位置寻找

<div style="text-align: center;">

![](images/2024-04-18-22-23-46.png)
</div>