module alu_test_top(
    input sys_rst_n, // 全局复位信号，低电平有效
    input sys_clk_in, // 板级系统时钟，100MHz
    input [4:0] sw_pin, // SW5 到 SW1 输入引脚
    input [4:0] dip_pin, // DIP5 到 DIP1 输入引脚
    output [7:0] seg_data_0_pin, // 数码管 DP1，G1，F1，E1，D1，C1，B1，A1 输出引脚（左）
    output [7:0] seg_data_1_pin, // 数码管 DP0，G0，F0，E0，D0，C0，B0，A0 输出引脚（右）
    output [7:0] seg_cs_pin, // 数码管 DN1_K4，DN1_K3，DN1_K2，DN1_K0，DN0_K4，DN0_K3，DN0_K2，DN0_K1 输出引脚（从左到右）
    output [0:15] led_pin
);

    wire clock_1s, zero;
    wire [31:0] aluout;

    wire [31:0] alub = {27'b0, sw_pin[4:0]};
    wire [3:0] aluc = dip_pin[3:0];

    // 例化 alu 模块
    alu alu_inst (
        .a(zero), // 修改为需要的输入信号
        .b(alub), // 修改为需要的输入信号
        .aluc(aluc), // 修改为需要的输入信号
        .s(aluout) // 修改为需要的输出信号
    );

    // 例化 display 模块
    display display_inst(
        .clk(sys_clk_in),
        .reset(sys_rst_n),
        .s(aluout),
        .seg0(seg_data_0_pin),
        .seg1(seg_data_1_pin),
        .ans(seg_cs_pin)
    );

endmodule
