---
title: FPGA_0x05
author: lancer
pubDatetime: 2024-03-04T12:16:16Z
slug: fpga-05
featured: false
draft: false
tags:
  - Architecture
  - FPGA
  - IP
description:
  "介绍常用 IP 核"
---

## Table of contents

## 1 IP 核介绍

在 ASIC 或 FPGA 中，IP （*Intellectual Property*）被定义为**预先设计好的电路功能模块**。IP 核在数字电路中常用于设计参数可修改、功能比较复杂的模块（如：ROM、RAM、FIR滤波器、SDRAM控制器、PCIE接口等），其他用户可以直接调用这些模块。

对着设计规模的增大，复杂度提高，使用 IP 核设计电子系统方便引用、修改元器件功能，从而提高开发效率。

IP 核根据产品交付的方式，分为如下三种：
1. **软核**：HDL（*Hardware Description Language*）硬件描述语言所编写的模块，可进行参数调整、复用性强，布线、布局灵活，设计周期短、投入少；
2. **固核**：一般为网表形式，是完成了综合的模块，可以预布线特定信号或分配特定的布线资源；
3. **硬核**：一般为版图形式，是完成提供设计最终阶段产品——掩膜（Mask），缺乏灵活性、可移植性，易于实现对 IP 核的保护。

> 注意：
> IP 核往往不能跨平台使用，IP 核不透明，看不到内部核心代码，其次，定制 IP 核一般需要额外收费。


## 2 常用 IP 核

在不同应用场景下，生成工具提供如下类别的 IP 核：
1. **数学运算模块**：包括累加器、乘加器、乘累加器、计数器、加/减法器、实/复数乘法器、除法器、CORDIC 算法器、DSP48 宏和浮点数操作器；
2. **存储器构造模块**：包括块存储器和分布式存储器、先入先出存储器（FIFO）和移位寄存器；
3. **DSP 功能**：包括直接数字频率合成（DDS）编译器、数字上变频/下变频（DUC/DDC）编译器、有限冲激响应（FIR）滤波器、级联积分梳状（CIC）滤波器、离散傅里叶变换（DFT）和快速傅里叶变换（FFT）；
4. **信道纠错码**：包括 RS 码编码器和译码器、卷积码编码器、Viterbi 译码器、Turbo码编/译码器和低密度奇偶校验码（LDPC）编码器等；
5. **网络应用**：**包括媒体访问控制器（MAC）、以太网物理编码子层/物理介质连接(PCS/PMA)、网络负载统计、以太网拓展连接单元接口（XAUI）、减少引脚使用的XAUI（RXAUI）、MAC 封装包和音/视频桥接（AVB）端点；
6. **FPGA 结构属性**：**包括时钟向导、高速串行收发器（GTX/GTP）和系统监视向导；
7. **连接器**：包括标准总线接口（如 PCI/PCI-X、PCI Express、CAN）和数据接口（如以太网、RapidIO 等）；
8. **调试和验证**：包括逻辑调试内核（集成控制器核（ICON）、集成逻辑分析核（ILA）、虚拟输入/输出核（VIO）、Agilent 跟踪核（ATC2）、误比特率测试核（IBERT）和集成总线分析核（IBA）；
9. **针对不同设计方法的特殊IP核**：包括用工程导航工具进行逻辑设计的IP核、用Xilinx系统生成工具进行DSP算法设计的IP核，以及用Xilinx平台开发环境（XPS）或 PlanAhead进行嵌入式设计的IP核；

本章将重点介绍几个常用的 IP，如PLL、FIFO、RAM、ROM 等，详细说明各 IP 核的功能以及其使用方法，通过使用这些简单的 IP 核来掌握所有 IP 核的基本使用方法，起到抛砖引玉的效果。


### 2.1 锁相环 PLL





## 参考资料

- [FPGA开发中常用的IP核 | CSDN](https://blog.csdn.net/ARM_qiao/article/details/124973685)