Fitter report for aPiQpskModem
Thu Oct 30 13:02:44 2014
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Thu Oct 30 13:02:43 2014     ;
; Quartus II 32-bit Version          ; 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name                      ; aPiQpskModem                              ;
; Top-level Entity Name              ; PiQpskModem                               ;
; Family                             ; Cyclone IV E                              ;
; Device                             ; EP4CE15F17C8                              ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 7,461 / 15,408 ( 48 % )                   ;
;     Total combinational functions  ; 6,541 / 15,408 ( 42 % )                   ;
;     Dedicated logic registers      ; 6,934 / 15,408 ( 45 % )                   ;
; Total registers                    ; 6934                                      ;
; Total pins                         ; 14 / 166 ( 8 % )                          ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 780 / 516,096 ( < 1 % )                   ;
; Embedded Multiplier 9-bit elements ; 4 / 112 ( 4 % )                           ;
; Total PLLs                         ; 0 / 4 ( 0 % )                             ;
+------------------------------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE15F17C8                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.31        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  18.6%      ;
+----------------------------+-------------+


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; dout[0]  ; Incomplete set of assignments ;
; dout[1]  ; Incomplete set of assignments ;
; bitsync  ; Incomplete set of assignments ;
; clk4     ; Incomplete set of assignments ;
; rst      ; Incomplete set of assignments ;
; clk      ; Incomplete set of assignments ;
; din[0]   ; Incomplete set of assignments ;
; din[1]   ; Incomplete set of assignments ;
; din[2]   ; Incomplete set of assignments ;
; din[3]   ; Incomplete set of assignments ;
; din[4]   ; Incomplete set of assignments ;
; din[5]   ; Incomplete set of assignments ;
; din[6]   ; Incomplete set of assignments ;
; din[7]   ; Incomplete set of assignments ;
+----------+-------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 13696 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 13696 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 13281   ; 0                 ; N/A                     ; Source File       ;
; pzdyqx:nabboc                  ; 196     ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 209     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/ModemPrograms/Chapter_7/E7_11FpgaPiQpskModem/FpgaPiQpskModem/aPiQpskModem.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 7,461 / 15,408 ( 48 % )   ;
;     -- Combinational with no register       ; 527                       ;
;     -- Register only                        ; 920                       ;
;     -- Combinational with a register        ; 6014                      ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 1016                      ;
;     -- 3 input functions                    ; 2910                      ;
;     -- <=2 input functions                  ; 2615                      ;
;     -- Register only                        ; 920                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 3781                      ;
;     -- arithmetic mode                      ; 2760                      ;
;                                             ;                           ;
; Total registers*                            ; 6,934 / 16,166 ( 43 % )   ;
;     -- Dedicated logic registers            ; 6,934 / 15,408 ( 45 % )   ;
;     -- I/O registers                        ; 0 / 758 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 623 / 963 ( 65 % )        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 14 / 166 ( 8 % )          ;
;     -- Clock pins                           ; 4 / 7 ( 57 % )            ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )            ;
;                                             ;                           ;
; Global signals                              ; 6                         ;
; M9Ks                                        ; 9 / 56 ( 16 % )           ;
; Total block memory bits                     ; 780 / 516,096 ( < 1 % )   ;
; Total block memory implementation bits      ; 82,944 / 516,096 ( 16 % ) ;
; Embedded Multiplier 9-bit elements          ; 4 / 112 ( 4 % )           ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global clocks                               ; 6 / 20 ( 30 % )           ;
; JTAGs                                       ; 1 / 1 ( 100 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 13% / 12% / 15%           ;
; Peak interconnect usage (total/H/V)         ; 24% / 21% / 27%           ;
; Maximum fan-out                             ; 6775                      ;
; Highest non-global fan-out                  ; 1648                      ;
; Total fan-out                               ; 39822                     ;
; Average fan-out                             ; 2.81                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                          ;
+---------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; pzdyqx:nabboc         ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ; Low                   ; Low                            ;
;                                             ;                       ;                       ;                       ;                                ;
; Total logic elements                        ; 7197 / 15408 ( 47 % ) ; 123 / 15408 ( < 1 % ) ; 141 / 15408 ( < 1 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 417                   ; 51                    ; 59                    ; 0                              ;
;     -- Register only                        ; 905                   ; 1                     ; 14                    ; 0                              ;
;     -- Combinational with a register        ; 5875                  ; 71                    ; 68                    ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                       ;                       ;                                ;
;     -- 4 input functions                    ; 909                   ; 52                    ; 55                    ; 0                              ;
;     -- 3 input functions                    ; 2852                  ; 24                    ; 34                    ; 0                              ;
;     -- <=2 input functions                  ; 2531                  ; 46                    ; 38                    ; 0                              ;
;     -- Register only                        ; 905                   ; 1                     ; 14                    ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Logic elements by mode                      ;                       ;                       ;                       ;                                ;
;     -- normal mode                          ; 3544                  ; 118                   ; 119                   ; 0                              ;
;     -- arithmetic mode                      ; 2748                  ; 4                     ; 8                     ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Total registers                             ; 6780                  ; 72                    ; 82                    ; 0                              ;
;     -- Dedicated logic registers            ; 6780 / 15408 ( 44 % ) ; 72 / 15408 ( < 1 % )  ; 82 / 15408 ( < 1 % )  ; 0 / 15408 ( 0 % )              ;
;                                             ;                       ;                       ;                       ;                                ;
; Total LABs:  partially or completely used   ; 595 / 963 ( 62 % )    ; 16 / 963 ( 2 % )      ; 15 / 963 ( 2 % )      ; 0 / 963 ( 0 % )                ;
;                                             ;                       ;                       ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                     ; 0                     ; 0                              ;
; I/O pins                                    ; 14                    ; 0                     ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4 / 112 ( 4 % )       ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 780                   ; 0                     ; 0                     ; 0                              ;
; Total RAM block bits                        ; 82944                 ; 0                     ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; M9K                                         ; 9 / 56 ( 16 % )       ; 0 / 56 ( 0 % )        ; 0 / 56 ( 0 % )        ; 0 / 56 ( 0 % )                 ;
; Clock control block                         ; 4 / 24 ( 16 % )       ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                       ;                       ;                                ;
; Connections                                 ;                       ;                       ;                       ;                                ;
;     -- Input Connections                    ; 264                   ; 72                    ; 119                   ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 32                    ; 92                    ; 0                              ;
;     -- Output Connections                   ; 146                   ; 266                   ; 43                    ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 265                   ; 42                    ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Internal Connections                        ;                       ;                       ;                       ;                                ;
;     -- Total Connections                    ; 38848                 ; 826                   ; 718                   ; 5                              ;
;     -- Registered Connections               ; 18104                 ; 560                   ; 479                   ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; External Connections                        ;                       ;                       ;                       ;                                ;
;     -- Top                                  ; 0                     ; 293                   ; 117                   ; 0                              ;
;     -- pzdyqx:nabboc                        ; 293                   ; 0                     ; 45                    ; 0                              ;
;     -- sld_hub:auto_hub                     ; 117                   ; 45                    ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Partition Interface                         ;                       ;                       ;                       ;                                ;
;     -- Input Ports                          ; 15                    ; 11                    ; 15                    ; 0                              ;
;     -- Output Ports                         ; 4                     ; 4                     ; 33                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Registered Ports                            ;                       ;                       ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 3                     ; 4                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 3                     ; 22                    ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Port Connectivity                           ;                       ;                       ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                     ; 3                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                     ; 1                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                     ; 1                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 2                     ; 2                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                     ; 21                    ; 0                              ;
+---------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                  ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk    ; E1    ; 1        ; 0            ; 14           ; 7            ; 6775                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; clk4   ; M2    ; 2        ; 0            ; 14           ; 14           ; 24                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; din[0] ; E16   ; 6        ; 41           ; 15           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; din[1] ; E15   ; 6        ; 41           ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; din[2] ; R10   ; 4        ; 26           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; din[3] ; J15   ; 5        ; 41           ; 13           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; din[4] ; R11   ; 4        ; 26           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; din[5] ; T11   ; 4        ; 26           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; din[6] ; N9    ; 4        ; 23           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; din[7] ; R12   ; 4        ; 26           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; rst    ; T8    ; 3        ; 21           ; 0            ; 14           ; 1913                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; bitsync ; K2    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout[0] ; K5    ; 2        ; 0            ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout[1] ; N1    ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L4n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L6p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H4       ; TDI                         ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; H3       ; TCK                         ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; J5       ; TMS                         ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; J4       ; TDO                         ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R21p, DEV_CLRn       ; Use as regular IO        ; din[3]                  ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R16n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 14 ( 36 % ) ; 2.5V          ; --           ;
; 2        ; 4 / 18 ( 22 % ) ; 2.5V          ; --           ;
; 3        ; 1 / 25 ( 4 % )  ; 2.5V          ; --           ;
; 4        ; 5 / 27 ( 19 % ) ; 2.5V          ; --           ;
; 5        ; 1 / 20 ( 5 % )  ; 2.5V          ; --           ;
; 6        ; 3 / 14 ( 21 % ) ; 2.5V          ; --           ;
; 7        ; 0 / 24 ( 0 % )  ; 2.5V          ; --           ;
; 8        ; 0 / 24 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 307        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 296        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 293        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 309        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 39         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 226        ; 6        ; din[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E16      ; 225        ; 6        ; din[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 306        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F15      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 34         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; H4       ; 33         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; H5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 36         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; J5       ; 35         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 217        ; 5        ; din[3]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J16      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 72         ; 2        ; bitsync                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 77         ; 2        ; dout[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K6       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 40         ; 2        ; clk4                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 76         ; 2        ; dout[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 141        ; 4        ; din[6]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R9       ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 143        ; 4        ; din[2]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 145        ; 4        ; din[4]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 147        ; 4        ; din[7]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 135        ; 3        ; rst                                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 146        ; 4        ; din[5]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                               ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                         ; Library Name ;
+--------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |PiQpskModem                                                             ; 7461 (13)   ; 6934 (12)                 ; 0 (0)         ; 780         ; 9    ; 4            ; 0       ; 2         ; 14   ; 0            ; 527 (1)      ; 920 (11)          ; 6014 (1)         ; |PiQpskModem                                                                                                                                                                                                ;              ;
;    |BitSync:u8|                                                          ; 21 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 19 (0)           ; |PiQpskModem|BitSync:u8                                                                                                                                                                                     ;              ;
;       |clktrans:u2|                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |PiQpskModem|BitSync:u8|clktrans:u2                                                                                                                                                                         ;              ;
;       |controldivfreq:u6|                                                ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |PiQpskModem|BitSync:u8|controldivfreq:u6                                                                                                                                                                   ;              ;
;       |differpd:u3|                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |PiQpskModem|BitSync:u8|differpd:u3                                                                                                                                                                         ;              ;
;       |monostable:u4|                                                    ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |PiQpskModem|BitSync:u8|monostable:u4                                                                                                                                                                       ;              ;
;       |monostable:u5|                                                    ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |PiQpskModem|BitSync:u8|monostable:u5                                                                                                                                                                       ;              ;
;    |Delay8:u3|                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 96          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |PiQpskModem|Delay8:u3                                                                                                                                                                                      ;              ;
;       |altshift_taps:ALTSHIFT_TAPS_component|                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 96          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |PiQpskModem|Delay8:u3|altshift_taps:ALTSHIFT_TAPS_component                                                                                                                                                ;              ;
;          |shift_taps_gmv:auto_generated|                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 96          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |PiQpskModem|Delay8:u3|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_gmv:auto_generated                                                                                                                  ;              ;
;             |altsyncram_ffa1:altsyncram2|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 96          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PiQpskModem|Delay8:u3|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_gmv:auto_generated|altsyncram_ffa1:altsyncram2                                                                                      ;              ;
;             |cntr_apf:cntr1|                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |PiQpskModem|Delay8:u3|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_gmv:auto_generated|cntr_apf:cntr1                                                                                                   ;              ;
;    |bpf:u1|                                                              ; 876 (0)     ; 753 (0)                   ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (0)      ; 145 (0)           ; 608 (0)          ; |PiQpskModem|bpf:u1                                                                                                                                                                                         ;              ;
;       |bpf_ast:bpf_ast_inst|                                             ; 876 (0)     ; 753 (0)                   ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (0)      ; 145 (0)           ; 608 (0)          ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst                                                                                                                                                                    ;              ;
;          |auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl|       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl                                                                                                            ;              ;
;          |auk_dspip_avalon_streaming_sink_fir_121:sink|                  ; 48 (26)     ; 30 (14)                   ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (4)       ; 8 (8)             ; 30 (13)          ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink                                                                                                                       ;              ;
;             |scfifo:\normal_fifo:fifo_eab_on:in_fifo|                    ; 23 (0)      ; 16 (0)                    ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 17 (0)           ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo                                                                               ;              ;
;                |scfifo_2lh1:auto_generated|                              ; 23 (3)      ; 16 (1)                    ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (2)        ; 0 (0)             ; 17 (1)           ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated                                                    ;              ;
;                   |a_dpfifo_rv81:dpfifo|                                 ; 20 (12)     ; 15 (7)                    ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 16 (8)           ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo                               ;              ;
;                      |altsyncram_gsf1:FIFOram|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|altsyncram_gsf1:FIFOram       ;              ;
;                      |cntr_ao7:usedw_counter|                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|cntr_ao7:usedw_counter        ;              ;
;                      |cntr_tnb:rd_ptr_msb|                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|cntr_tnb:rd_ptr_msb           ;              ;
;                      |cntr_unb:wr_ptr|                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|cntr_unb:wr_ptr               ;              ;
;          |auk_dspip_avalon_streaming_source_fir_121:source|              ; 39 (39)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (36)           ; 3 (3)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_source_fir_121:source                                                                                                                   ;              ;
;          |bpf_st:fircore|                                                ; 794 (0)     ; 681 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 113 (0)      ; 101 (0)           ; 580 (0)          ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore                                                                                                                                                     ;              ;
;             |lc_store_cen:Udin|                                          ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|lc_store_cen:Udin                                                                                                                                   ;              ;
;             |lc_store_cen:Ures_reg|                                      ; 19 (19)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 18 (18)          ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|lc_store_cen:Ures_reg                                                                                                                               ;              ;
;             |mac_tl:Umtl_11_n|                                           ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 4 (4)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mac_tl:Umtl_11_n                                                                                                                                    ;              ;
;             |mac_tl:Umtl_13_n|                                           ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 5 (5)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mac_tl:Umtl_13_n                                                                                                                                    ;              ;
;             |mac_tl:Umtl_15_n|                                           ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 1 (1)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mac_tl:Umtl_15_n                                                                                                                                    ;              ;
;             |mac_tl:Umtl_1_n|                                            ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mac_tl:Umtl_1_n                                                                                                                                     ;              ;
;             |mac_tl:Umtl_3_n|                                            ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mac_tl:Umtl_3_n                                                                                                                                     ;              ;
;             |mac_tl:Umtl_5_n|                                            ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mac_tl:Umtl_5_n                                                                                                                                     ;              ;
;             |mac_tl:Umtl_7_n|                                            ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 3 (3)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mac_tl:Umtl_7_n                                                                                                                                     ;              ;
;             |mac_tl:Umtl_9_n|                                            ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 1 (1)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mac_tl:Umtl_9_n                                                                                                                                     ;              ;
;             |mlu_inf_2reg:Umlu_11_n|                                     ; 34 (21)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 1 (1)             ; 24 (12)          ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_11_n                                                                                                                              ;              ;
;                |lpm_mult:Mult0|                                          ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 12 (0)           ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_11_n|lpm_mult:Mult0                                                                                                               ;              ;
;                   |multcore:mult_core|                                   ; 21 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (2)        ; 0 (0)             ; 12 (8)           ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_11_n|lpm_mult:Mult0|multcore:mult_core                                                                                            ;              ;
;                      |mpar_add:padder|                                   ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 4 (0)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_11_n|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                            ;              ;
;                         |lpm_add_sub:adder[0]|                           ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 4 (0)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_11_n|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                       ;              ;
;                            |add_sub_h9h:auto_generated|                  ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 4 (4)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_11_n|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                            ;              ;
;             |mlu_inf_2reg:Umlu_13_n|                                     ; 36 (23)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 1 (1)             ; 25 (14)          ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_13_n                                                                                                                              ;              ;
;                |lpm_mult:Mult0|                                          ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 11 (0)           ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_13_n|lpm_mult:Mult0                                                                                                               ;              ;
;                   |multcore:mult_core|                                   ; 21 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (2)       ; 0 (0)             ; 11 (8)           ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_13_n|lpm_mult:Mult0|multcore:mult_core                                                                                            ;              ;
;                      |mpar_add:padder|                                   ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 3 (0)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_13_n|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                            ;              ;
;                         |lpm_add_sub:adder[0]|                           ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 3 (0)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_13_n|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                       ;              ;
;                            |add_sub_i9h:auto_generated|                  ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 3 (3)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_13_n|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                            ;              ;
;             |mlu_inf_2reg:Umlu_15_n|                                     ; 29 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 25 (14)          ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_15_n                                                                                                                              ;              ;
;                |lpm_mult:Mult0|                                          ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 11 (0)           ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_15_n|lpm_mult:Mult0                                                                                                               ;              ;
;                   |multcore:mult_core|                                   ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_15_n|lpm_mult:Mult0|multcore:mult_core                                                                                            ;              ;
;             |mlu_inf_2reg:Umlu_1_n|                                      ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 10 (10)          ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_1_n                                                                                                                               ;              ;
;             |mlu_inf_2reg:Umlu_3_n|                                      ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 9 (9)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_3_n                                                                                                                               ;              ;
;             |mlu_inf_2reg:Umlu_5_n|                                      ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 9 (9)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_5_n                                                                                                                               ;              ;
;             |mlu_inf_2reg:Umlu_7_n|                                      ; 31 (19)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 2 (2)             ; 21 (6)           ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_7_n                                                                                                                               ;              ;
;                |lpm_mult:Mult0|                                          ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 15 (0)           ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_7_n|lpm_mult:Mult0                                                                                                                ;              ;
;                   |multcore:mult_core|                                   ; 23 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (3)        ; 0 (0)             ; 15 (11)          ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_7_n|lpm_mult:Mult0|multcore:mult_core                                                                                             ;              ;
;                      |mpar_add:padder|                                   ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 4 (0)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_7_n|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                             ;              ;
;                         |lpm_add_sub:adder[0]|                           ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 4 (0)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_7_n|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                        ;              ;
;                            |add_sub_88h:auto_generated|                  ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_7_n|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated                             ;              ;
;             |mlu_inf_2reg:Umlu_9_n|                                      ; 29 (18)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (1)             ; 21 (6)           ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_9_n                                                                                                                               ;              ;
;                |lpm_mult:Mult0|                                          ; 22 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 15 (0)           ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_9_n|lpm_mult:Mult0                                                                                                                ;              ;
;                   |multcore:mult_core|                                   ; 22 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (3)        ; 0 (0)             ; 15 (11)          ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_9_n|lpm_mult:Mult0|multcore:mult_core                                                                                             ;              ;
;                      |mpar_add:padder|                                   ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 4 (0)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_9_n|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                             ;              ;
;                         |lpm_add_sub:adder[0]|                           ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 4 (0)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_9_n|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                        ;              ;
;                            |add_sub_78h:auto_generated|                  ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_9_n|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                             ;              ;
;             |sadd_cen:U_11_sym_add|                                      ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|sadd_cen:U_11_sym_add                                                                                                                               ;              ;
;             |sadd_cen:U_13_sym_add|                                      ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|sadd_cen:U_13_sym_add                                                                                                                               ;              ;
;             |sadd_cen:U_15_sym_add|                                      ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|sadd_cen:U_15_sym_add                                                                                                                               ;              ;
;             |sadd_cen:U_1_sym_add|                                       ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|sadd_cen:U_1_sym_add                                                                                                                                ;              ;
;             |sadd_cen:U_3_sym_add|                                       ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|sadd_cen:U_3_sym_add                                                                                                                                ;              ;
;             |sadd_cen:U_5_sym_add|                                       ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|sadd_cen:U_5_sym_add                                                                                                                                ;              ;
;             |sadd_cen:U_7_sym_add|                                       ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|sadd_cen:U_7_sym_add                                                                                                                                ;              ;
;             |sadd_cen:U_9_sym_add|                                       ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|sadd_cen:U_9_sym_add                                                                                                                                ;              ;
;             |sadd_cen:Uaddl_1_n_0_n|                                     ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|sadd_cen:Uaddl_1_n_0_n                                                                                                                              ;              ;
;             |sadd_cen:Uaddl_1_n_1_n|                                     ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|sadd_cen:Uaddl_1_n_1_n                                                                                                                              ;              ;
;             |sadd_cen:Uaddl_1_n_2_n|                                     ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|sadd_cen:Uaddl_1_n_2_n                                                                                                                              ;              ;
;             |sadd_cen:Uaddl_1_n_3_n|                                     ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|sadd_cen:Uaddl_1_n_3_n                                                                                                                              ;              ;
;             |sadd_reg_top_cen:Uaddl_2_n_0_n|                             ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 26 (26)           ; 0 (0)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|sadd_reg_top_cen:Uaddl_2_n_0_n                                                                                                                      ;              ;
;             |sadd_reg_top_cen:Uaddl_2_n_1_n|                             ; 35 (35)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 35 (35)           ; 0 (0)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|sadd_reg_top_cen:Uaddl_2_n_1_n                                                                                                                      ;              ;
;             |sadd_reg_top_cen:Uaddl_3_n_0_n|                             ; 34 (34)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|sadd_reg_top_cen:Uaddl_3_n_0_n                                                                                                                      ;              ;
;             |scv_ctrl:ctrl|                                              ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|scv_ctrl:ctrl                                                                                                                                       ;              ;
;             |tdl_da_lc:tdl_ff_0_ch_0_n|                                  ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_0_ch_0_n                                                                                                                           ;              ;
;             |tdl_da_lc:tdl_ff_10_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_10_ch_0_n                                                                                                                          ;              ;
;             |tdl_da_lc:tdl_ff_11_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_11_ch_0_n                                                                                                                          ;              ;
;             |tdl_da_lc:tdl_ff_12_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_12_ch_0_n                                                                                                                          ;              ;
;             |tdl_da_lc:tdl_ff_13_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_13_ch_0_n                                                                                                                          ;              ;
;             |tdl_da_lc:tdl_ff_14_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_14_ch_0_n                                                                                                                          ;              ;
;             |tdl_da_lc:tdl_ff_15_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_15_ch_0_n                                                                                                                          ;              ;
;             |tdl_da_lc:tdl_ff_16_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_16_ch_0_n                                                                                                                          ;              ;
;             |tdl_da_lc:tdl_ff_17_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_17_ch_0_n                                                                                                                          ;              ;
;             |tdl_da_lc:tdl_ff_18_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_18_ch_0_n                                                                                                                          ;              ;
;             |tdl_da_lc:tdl_ff_19_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_19_ch_0_n                                                                                                                          ;              ;
;             |tdl_da_lc:tdl_ff_1_ch_0_n|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_1_ch_0_n                                                                                                                           ;              ;
;             |tdl_da_lc:tdl_ff_20_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_20_ch_0_n                                                                                                                          ;              ;
;             |tdl_da_lc:tdl_ff_21_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_21_ch_0_n                                                                                                                          ;              ;
;             |tdl_da_lc:tdl_ff_22_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_22_ch_0_n                                                                                                                          ;              ;
;             |tdl_da_lc:tdl_ff_23_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_23_ch_0_n                                                                                                                          ;              ;
;             |tdl_da_lc:tdl_ff_24_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_24_ch_0_n                                                                                                                          ;              ;
;             |tdl_da_lc:tdl_ff_25_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_25_ch_0_n                                                                                                                          ;              ;
;             |tdl_da_lc:tdl_ff_26_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_26_ch_0_n                                                                                                                          ;              ;
;             |tdl_da_lc:tdl_ff_27_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_27_ch_0_n                                                                                                                          ;              ;
;             |tdl_da_lc:tdl_ff_28_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_28_ch_0_n                                                                                                                          ;              ;
;             |tdl_da_lc:tdl_ff_29_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_29_ch_0_n                                                                                                                          ;              ;
;             |tdl_da_lc:tdl_ff_2_ch_0_n|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_2_ch_0_n                                                                                                                           ;              ;
;             |tdl_da_lc:tdl_ff_3_ch_0_n|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_3_ch_0_n                                                                                                                           ;              ;
;             |tdl_da_lc:tdl_ff_4_ch_0_n|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_4_ch_0_n                                                                                                                           ;              ;
;             |tdl_da_lc:tdl_ff_5_ch_0_n|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_5_ch_0_n                                                                                                                           ;              ;
;             |tdl_da_lc:tdl_ff_6_ch_0_n|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_6_ch_0_n                                                                                                                           ;              ;
;             |tdl_da_lc:tdl_ff_7_ch_0_n|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_7_ch_0_n                                                                                                                           ;              ;
;             |tdl_da_lc:tdl_ff_8_ch_0_n|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_8_ch_0_n                                                                                                                           ;              ;
;             |tdl_da_lc:tdl_ff_9_ch_0_n|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_9_ch_0_n                                                                                                                           ;              ;
;    |h_bpf:u2|                                                            ; 918 (0)     ; 768 (0)                   ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 150 (0)      ; 128 (0)           ; 640 (0)          ; |PiQpskModem|h_bpf:u2                                                                                                                                                                                       ;              ;
;       |h_bpf_ast:h_bpf_ast_inst|                                         ; 918 (0)     ; 768 (0)                   ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 150 (0)      ; 128 (0)           ; 640 (0)          ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst                                                                                                                                                              ;              ;
;          |auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl|       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl                                                                                                      ;              ;
;          |auk_dspip_avalon_streaming_sink_fir_121:sink|                  ; 48 (26)     ; 30 (14)                   ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (4)       ; 8 (8)             ; 30 (13)          ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink                                                                                                                 ;              ;
;             |scfifo:\normal_fifo:fifo_eab_on:in_fifo|                    ; 23 (0)      ; 16 (0)                    ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 17 (0)           ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo                                                                         ;              ;
;                |scfifo_2lh1:auto_generated|                              ; 23 (3)      ; 16 (1)                    ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (2)        ; 0 (0)             ; 17 (1)           ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated                                              ;              ;
;                   |a_dpfifo_rv81:dpfifo|                                 ; 20 (12)     ; 15 (7)                    ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 16 (8)           ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo                         ;              ;
;                      |altsyncram_gsf1:FIFOram|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|altsyncram_gsf1:FIFOram ;              ;
;                      |cntr_ao7:usedw_counter|                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|cntr_ao7:usedw_counter  ;              ;
;                      |cntr_tnb:rd_ptr_msb|                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|cntr_tnb:rd_ptr_msb     ;              ;
;                      |cntr_unb:wr_ptr|                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|cntr_unb:wr_ptr         ;              ;
;          |auk_dspip_avalon_streaming_source_fir_121:source|              ; 39 (39)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (36)           ; 3 (3)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_source_fir_121:source                                                                                                             ;              ;
;          |h_bpf_st:fircore|                                              ; 837 (0)     ; 697 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 140 (0)      ; 84 (0)            ; 613 (0)          ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore                                                                                                                                             ;              ;
;             |lc_store_cen:Udin|                                          ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|lc_store_cen:Udin                                                                                                                           ;              ;
;             |lc_store_cen:Ures_reg|                                      ; 19 (19)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 18 (18)          ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|lc_store_cen:Ures_reg                                                                                                                       ;              ;
;             |mac_tl:Umtl_0_n|                                            ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mac_tl:Umtl_0_n                                                                                                                             ;              ;
;             |mac_tl:Umtl_10_n|                                           ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 3 (3)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mac_tl:Umtl_10_n                                                                                                                            ;              ;
;             |mac_tl:Umtl_12_n|                                           ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 1 (1)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mac_tl:Umtl_12_n                                                                                                                            ;              ;
;             |mac_tl:Umtl_14_n|                                           ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mac_tl:Umtl_14_n                                                                                                                            ;              ;
;             |mac_tl:Umtl_2_n|                                            ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 1 (1)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mac_tl:Umtl_2_n                                                                                                                             ;              ;
;             |mac_tl:Umtl_4_n|                                            ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 1 (1)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mac_tl:Umtl_4_n                                                                                                                             ;              ;
;             |mac_tl:Umtl_6_n|                                            ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 1 (1)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mac_tl:Umtl_6_n                                                                                                                             ;              ;
;             |mac_tl:Umtl_8_n|                                            ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 2 (2)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mac_tl:Umtl_8_n                                                                                                                             ;              ;
;             |mlu_inf_2reg:Umlu_0_n|                                      ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 10 (10)          ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_0_n                                                                                                                       ;              ;
;             |mlu_inf_2reg:Umlu_10_n|                                     ; 29 (19)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 1 (1)             ; 22 (9)           ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_10_n                                                                                                                      ;              ;
;                |lpm_mult:Mult0|                                          ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 13 (0)           ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_10_n|lpm_mult:Mult0                                                                                                       ;              ;
;                   |multcore:mult_core|                                   ; 19 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (1)        ; 0 (0)             ; 13 (9)           ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_10_n|lpm_mult:Mult0|multcore:mult_core                                                                                    ;              ;
;                      |mpar_add:padder|                                   ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 4 (0)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_10_n|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                    ;              ;
;                         |lpm_add_sub:adder[0]|                           ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 4 (0)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_10_n|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                               ;              ;
;                            |add_sub_h9h:auto_generated|                  ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_10_n|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                    ;              ;
;             |mlu_inf_2reg:Umlu_12_n|                                     ; 29 (18)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (1)             ; 21 (6)           ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_12_n                                                                                                                      ;              ;
;                |lpm_mult:Mult0|                                          ; 22 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 15 (0)           ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_12_n|lpm_mult:Mult0                                                                                                       ;              ;
;                   |multcore:mult_core|                                   ; 22 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (3)        ; 0 (0)             ; 15 (11)          ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_12_n|lpm_mult:Mult0|multcore:mult_core                                                                                    ;              ;
;                      |mpar_add:padder|                                   ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 4 (0)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_12_n|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                    ;              ;
;                         |lpm_add_sub:adder[0]|                           ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 4 (0)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_12_n|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                               ;              ;
;                            |add_sub_88h:auto_generated|                  ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_12_n|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated                    ;              ;
;             |mlu_inf_2reg:Umlu_14_n|                                     ; 32 (27)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 2 (2)             ; 25 (17)          ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_14_n                                                                                                                      ;              ;
;                |lpm_mult:Mult0|                                          ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 8 (0)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_14_n|lpm_mult:Mult0                                                                                                       ;              ;
;                   |multcore:mult_core|                                   ; 13 (8)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_14_n|lpm_mult:Mult0|multcore:mult_core                                                                                    ;              ;
;                      |mpar_add:padder|                                   ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_14_n|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                    ;              ;
;                         |lpm_add_sub:adder[0]|                           ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_14_n|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                               ;              ;
;                            |add_sub_j9h:auto_generated|                  ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_14_n|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_j9h:auto_generated                    ;              ;
;             |mlu_inf_2reg:Umlu_2_n|                                      ; 29 (18)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (1)             ; 21 (6)           ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_2_n                                                                                                                       ;              ;
;                |lpm_mult:Mult0|                                          ; 22 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 15 (0)           ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_2_n|lpm_mult:Mult0                                                                                                        ;              ;
;                   |multcore:mult_core|                                   ; 22 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (3)        ; 0 (0)             ; 15 (11)          ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_2_n|lpm_mult:Mult0|multcore:mult_core                                                                                     ;              ;
;                      |mpar_add:padder|                                   ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 4 (0)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_2_n|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                     ;              ;
;                         |lpm_add_sub:adder[0]|                           ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 4 (0)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_2_n|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                ;              ;
;                            |add_sub_78h:auto_generated|                  ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_2_n|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                     ;              ;
;             |mlu_inf_2reg:Umlu_4_n|                                      ; 29 (18)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 2 (2)             ; 20 (5)           ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_4_n                                                                                                                       ;              ;
;                |lpm_mult:Mult0|                                          ; 22 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 15 (0)           ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_4_n|lpm_mult:Mult0                                                                                                        ;              ;
;                   |multcore:mult_core|                                   ; 22 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (3)        ; 0 (0)             ; 15 (11)          ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_4_n|lpm_mult:Mult0|multcore:mult_core                                                                                     ;              ;
;                      |mpar_add:padder|                                   ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 4 (0)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_4_n|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                     ;              ;
;                         |lpm_add_sub:adder[0]|                           ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 4 (0)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_4_n|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                ;              ;
;                            |add_sub_78h:auto_generated|                  ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_4_n|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                     ;              ;
;             |mlu_inf_2reg:Umlu_6_n|                                      ; 25 (17)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 3 (3)             ; 18 (5)           ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_6_n                                                                                                                       ;              ;
;                |lpm_mult:Mult0|                                          ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 13 (0)           ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_6_n|lpm_mult:Mult0                                                                                                        ;              ;
;                   |multcore:mult_core|                                   ; 17 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 0 (0)             ; 13 (9)           ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_6_n|lpm_mult:Mult0|multcore:mult_core                                                                                     ;              ;
;                      |mpar_add:padder|                                   ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 4 (0)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_6_n|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                     ;              ;
;                         |lpm_add_sub:adder[0]|                           ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 4 (0)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_6_n|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                ;              ;
;                            |add_sub_78h:auto_generated|                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_6_n|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                     ;              ;
;             |mlu_inf_2reg:Umlu_8_n|                                      ; 35 (20)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 2 (2)             ; 22 (7)           ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_8_n                                                                                                                       ;              ;
;                |lpm_mult:Mult0|                                          ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 15 (0)           ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_8_n|lpm_mult:Mult0                                                                                                        ;              ;
;                   |multcore:mult_core|                                   ; 26 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (5)       ; 0 (0)             ; 15 (11)          ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_8_n|lpm_mult:Mult0|multcore:mult_core                                                                                     ;              ;
;                      |mpar_add:padder|                                   ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_8_n|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                     ;              ;
;                         |lpm_add_sub:adder[0]|                           ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_8_n|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                ;              ;
;                            |add_sub_g9h:auto_generated|                  ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 4 (4)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_8_n|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_g9h:auto_generated                     ;              ;
;             |sadd_cen:Uaddl_1_n_0_n|                                     ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|sadd_cen:Uaddl_1_n_0_n                                                                                                                      ;              ;
;             |sadd_cen:Uaddl_1_n_1_n|                                     ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|sadd_cen:Uaddl_1_n_1_n                                                                                                                      ;              ;
;             |sadd_cen:Uaddl_1_n_2_n|                                     ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|sadd_cen:Uaddl_1_n_2_n                                                                                                                      ;              ;
;             |sadd_cen:Uaddl_1_n_3_n|                                     ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|sadd_cen:Uaddl_1_n_3_n                                                                                                                      ;              ;
;             |sadd_reg_top_cen:Uaddl_2_n_0_n|                             ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 0 (0)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|sadd_reg_top_cen:Uaddl_2_n_0_n                                                                                                              ;              ;
;             |sadd_reg_top_cen:Uaddl_2_n_1_n|                             ; 35 (35)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 35 (35)           ; 0 (0)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|sadd_reg_top_cen:Uaddl_2_n_1_n                                                                                                              ;              ;
;             |sadd_reg_top_cen:Uaddl_3_n_0_n|                             ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|sadd_reg_top_cen:Uaddl_3_n_0_n                                                                                                              ;              ;
;             |scv_ctrl:ctrl|                                              ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|scv_ctrl:ctrl                                                                                                                               ;              ;
;             |ssub_cen:U_0_sym_add|                                       ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|ssub_cen:U_0_sym_add                                                                                                                        ;              ;
;             |ssub_cen:U_10_sym_add|                                      ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|ssub_cen:U_10_sym_add                                                                                                                       ;              ;
;             |ssub_cen:U_12_sym_add|                                      ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|ssub_cen:U_12_sym_add                                                                                                                       ;              ;
;             |ssub_cen:U_14_sym_add|                                      ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|ssub_cen:U_14_sym_add                                                                                                                       ;              ;
;             |ssub_cen:U_2_sym_add|                                       ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|ssub_cen:U_2_sym_add                                                                                                                        ;              ;
;             |ssub_cen:U_4_sym_add|                                       ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|ssub_cen:U_4_sym_add                                                                                                                        ;              ;
;             |ssub_cen:U_6_sym_add|                                       ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|ssub_cen:U_6_sym_add                                                                                                                        ;              ;
;             |ssub_cen:U_8_sym_add|                                       ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|ssub_cen:U_8_sym_add                                                                                                                        ;              ;
;             |tdl_da_lc:tdl_ff_0_ch_0_n|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_0_ch_0_n                                                                                                                   ;              ;
;             |tdl_da_lc:tdl_ff_10_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_10_ch_0_n                                                                                                                  ;              ;
;             |tdl_da_lc:tdl_ff_11_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_11_ch_0_n                                                                                                                  ;              ;
;             |tdl_da_lc:tdl_ff_12_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_12_ch_0_n                                                                                                                  ;              ;
;             |tdl_da_lc:tdl_ff_13_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_13_ch_0_n                                                                                                                  ;              ;
;             |tdl_da_lc:tdl_ff_14_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_14_ch_0_n                                                                                                                  ;              ;
;             |tdl_da_lc:tdl_ff_15_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_15_ch_0_n                                                                                                                  ;              ;
;             |tdl_da_lc:tdl_ff_16_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_16_ch_0_n                                                                                                                  ;              ;
;             |tdl_da_lc:tdl_ff_17_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_17_ch_0_n                                                                                                                  ;              ;
;             |tdl_da_lc:tdl_ff_18_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_18_ch_0_n                                                                                                                  ;              ;
;             |tdl_da_lc:tdl_ff_19_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_19_ch_0_n                                                                                                                  ;              ;
;             |tdl_da_lc:tdl_ff_1_ch_0_n|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_1_ch_0_n                                                                                                                   ;              ;
;             |tdl_da_lc:tdl_ff_20_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_20_ch_0_n                                                                                                                  ;              ;
;             |tdl_da_lc:tdl_ff_21_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_21_ch_0_n                                                                                                                  ;              ;
;             |tdl_da_lc:tdl_ff_22_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_22_ch_0_n                                                                                                                  ;              ;
;             |tdl_da_lc:tdl_ff_23_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_23_ch_0_n                                                                                                                  ;              ;
;             |tdl_da_lc:tdl_ff_24_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_24_ch_0_n                                                                                                                  ;              ;
;             |tdl_da_lc:tdl_ff_25_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_25_ch_0_n                                                                                                                  ;              ;
;             |tdl_da_lc:tdl_ff_26_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_26_ch_0_n                                                                                                                  ;              ;
;             |tdl_da_lc:tdl_ff_27_ch_0_n|                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_27_ch_0_n                                                                                                                  ;              ;
;             |tdl_da_lc:tdl_ff_28_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_28_ch_0_n                                                                                                                  ;              ;
;             |tdl_da_lc:tdl_ff_29_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_29_ch_0_n                                                                                                                  ;              ;
;             |tdl_da_lc:tdl_ff_2_ch_0_n|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_2_ch_0_n                                                                                                                   ;              ;
;             |tdl_da_lc:tdl_ff_30_ch_0_n|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_30_ch_0_n                                                                                                                  ;              ;
;             |tdl_da_lc:tdl_ff_3_ch_0_n|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_3_ch_0_n                                                                                                                   ;              ;
;             |tdl_da_lc:tdl_ff_4_ch_0_n|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_4_ch_0_n                                                                                                                   ;              ;
;             |tdl_da_lc:tdl_ff_5_ch_0_n|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_5_ch_0_n                                                                                                                   ;              ;
;             |tdl_da_lc:tdl_ff_6_ch_0_n|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_6_ch_0_n                                                                                                                   ;              ;
;             |tdl_da_lc:tdl_ff_7_ch_0_n|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_7_ch_0_n                                                                                                                   ;              ;
;             |tdl_da_lc:tdl_ff_8_ch_0_n|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_8_ch_0_n                                                                                                                   ;              ;
;             |tdl_da_lc:tdl_ff_9_ch_0_n|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_9_ch_0_n                                                                                                                   ;              ;
;    |lpf:u6|                                                              ; 2683 (0)    ; 2612 (0)                  ; 0 (0)         ; 278         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 310 (0)           ; 2302 (0)         ; |PiQpskModem|lpf:u6                                                                                                                                                                                         ;              ;
;       |lpf_ast:lpf_ast_inst|                                             ; 2683 (0)    ; 2612 (0)                  ; 0 (0)         ; 278         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 310 (0)           ; 2302 (0)         ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst                                                                                                                                                                    ;              ;
;          |auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl|       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 3 (3)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl                                                                                                            ;              ;
;          |auk_dspip_avalon_streaming_sink_fir_121:sink|                  ; 64 (42)     ; 38 (22)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (4)       ; 16 (16)           ; 38 (21)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink                                                                                                                       ;              ;
;             |scfifo:\normal_fifo:fifo_eab_on:in_fifo|                    ; 23 (0)      ; 16 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 17 (0)           ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo                                                                               ;              ;
;                |scfifo_alh1:auto_generated|                              ; 23 (3)      ; 16 (1)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (2)        ; 0 (0)             ; 17 (1)           ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_alh1:auto_generated                                                    ;              ;
;                   |a_dpfifo_3091:dpfifo|                                 ; 20 (12)     ; 15 (7)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 16 (8)           ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_alh1:auto_generated|a_dpfifo_3091:dpfifo                               ;              ;
;                      |altsyncram_0tf1:FIFOram|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_alh1:auto_generated|a_dpfifo_3091:dpfifo|altsyncram_0tf1:FIFOram       ;              ;
;                      |cntr_ao7:usedw_counter|                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_alh1:auto_generated|a_dpfifo_3091:dpfifo|cntr_ao7:usedw_counter        ;              ;
;                      |cntr_tnb:rd_ptr_msb|                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_alh1:auto_generated|a_dpfifo_3091:dpfifo|cntr_tnb:rd_ptr_msb           ;              ;
;                      |cntr_unb:wr_ptr|                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_alh1:auto_generated|a_dpfifo_3091:dpfifo|cntr_unb:wr_ptr               ;              ;
;          |auk_dspip_avalon_streaming_source_fir_121:source|              ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 4 (4)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_source_fir_121:source                                                                                                                   ;              ;
;          |lpf_st:fircore|                                                ; 2625 (0)    ; 2563 (0)                  ; 0 (0)         ; 150         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 290 (0)           ; 2274 (0)         ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore                                                                                                                                                     ;              ;
;             |par_ctrl:Uctrl|                                             ; 13 (13)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 9 (9)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|par_ctrl:Uctrl                                                                                                                                      ;              ;
;             |rom_lut_r_cen:Ur0_n_0_pp|                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_0_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur0_n_10_pp|                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_10_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur0_n_11_pp|                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_11_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur0_n_12_pp|                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_12_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur0_n_13_pp|                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_13_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur0_n_14_pp|                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_14_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur0_n_15_pp|                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_15_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur0_n_16_pp|                                  ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_16_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur0_n_1_pp|                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_1_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur0_n_2_pp|                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_2_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur0_n_3_pp|                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_3_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur0_n_4_pp|                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_4_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur0_n_5_pp|                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_5_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur0_n_6_pp|                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_6_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur0_n_7_pp|                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_7_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur0_n_8_pp|                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_8_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur0_n_9_pp|                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_9_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur1_n_0_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_0_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur1_n_10_pp|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_10_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur1_n_11_pp|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_11_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur1_n_12_pp|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_12_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur1_n_13_pp|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_13_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur1_n_14_pp|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_14_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur1_n_15_pp|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_15_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur1_n_16_pp|                                  ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_16_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur1_n_1_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_1_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur1_n_2_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_2_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur1_n_3_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_3_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur1_n_4_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_4_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur1_n_5_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_5_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur1_n_6_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_6_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur1_n_7_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_7_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur1_n_8_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_8_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur1_n_9_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_9_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur2_n_0_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur2_n_0_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur2_n_10_pp|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur2_n_10_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur2_n_11_pp|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur2_n_11_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur2_n_12_pp|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur2_n_12_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur2_n_13_pp|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur2_n_13_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur2_n_14_pp|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur2_n_14_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur2_n_15_pp|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur2_n_15_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur2_n_16_pp|                                  ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur2_n_16_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur2_n_1_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur2_n_1_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur2_n_2_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur2_n_2_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur2_n_3_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur2_n_3_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur2_n_4_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur2_n_4_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur2_n_5_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur2_n_5_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur2_n_6_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur2_n_6_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur2_n_7_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur2_n_7_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur2_n_8_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur2_n_8_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur2_n_9_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur2_n_9_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur3_n_0_pp|                                   ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_0_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur3_n_10_pp|                                  ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_10_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur3_n_11_pp|                                  ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_11_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur3_n_12_pp|                                  ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_12_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur3_n_13_pp|                                  ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_13_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur3_n_14_pp|                                  ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_14_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur3_n_15_pp|                                  ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_15_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur3_n_16_pp|                                  ; 17 (12)     ; 2 (0)                     ; 0 (0)         ; 102         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (12)      ; 0 (0)             ; 2 (0)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_16_pp                                                                                                                           ;              ;
;                |altshift_taps:data_out_rtl_0|                            ; 5 (0)       ; 2 (0)                     ; 0 (0)         ; 102         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 2 (0)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_16_pp|altshift_taps:data_out_rtl_0                                                                                              ;              ;
;                   |shift_taps_rnm:auto_generated|                        ; 5 (0)       ; 2 (0)                     ; 0 (0)         ; 102         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 2 (0)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_16_pp|altshift_taps:data_out_rtl_0|shift_taps_rnm:auto_generated                                                                ;              ;
;                      |altsyncram_2e81:altsyncram2|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 102         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_16_pp|altshift_taps:data_out_rtl_0|shift_taps_rnm:auto_generated|altsyncram_2e81:altsyncram2                                    ;              ;
;                      |cntr_6pf:cntr1|                                    ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_16_pp|altshift_taps:data_out_rtl_0|shift_taps_rnm:auto_generated|cntr_6pf:cntr1                                                 ;              ;
;             |rom_lut_r_cen:Ur3_n_1_pp|                                   ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_1_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur3_n_2_pp|                                   ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_2_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur3_n_3_pp|                                   ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_3_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur3_n_4_pp|                                   ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_4_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur3_n_5_pp|                                   ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_5_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur3_n_6_pp|                                   ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_6_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur3_n_7_pp|                                   ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_7_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur3_n_8_pp|                                   ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_8_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur3_n_9_pp|                                   ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_9_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur4_n_0_pp|                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_0_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur4_n_10_pp|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_10_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur4_n_11_pp|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_11_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur4_n_12_pp|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_12_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur4_n_13_pp|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_13_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur4_n_14_pp|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_14_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur4_n_15_pp|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_15_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur4_n_1_pp|                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_1_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur4_n_2_pp|                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_2_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur4_n_3_pp|                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_3_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur4_n_4_pp|                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_4_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur4_n_5_pp|                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_5_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur4_n_6_pp|                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_6_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur4_n_7_pp|                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_7_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur4_n_8_pp|                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_8_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur4_n_9_pp|                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_9_pp                                                                                                                            ;              ;
;             |sadd_cen:U_0_sym_add|                                       ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_0_sym_add                                                                                                                                ;              ;
;             |sadd_cen:U_10_sym_add|                                      ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_10_sym_add                                                                                                                               ;              ;
;             |sadd_cen:U_11_sym_add|                                      ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_11_sym_add                                                                                                                               ;              ;
;             |sadd_cen:U_12_sym_add|                                      ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_12_sym_add                                                                                                                               ;              ;
;             |sadd_cen:U_13_sym_add|                                      ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_13_sym_add                                                                                                                               ;              ;
;             |sadd_cen:U_14_sym_add|                                      ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_14_sym_add                                                                                                                               ;              ;
;             |sadd_cen:U_15_sym_add|                                      ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_15_sym_add                                                                                                                               ;              ;
;             |sadd_cen:U_16_sym_add|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_16_sym_add                                                                                                                               ;              ;
;             |sadd_cen:U_1_sym_add|                                       ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_1_sym_add                                                                                                                                ;              ;
;             |sadd_cen:U_2_sym_add|                                       ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_2_sym_add                                                                                                                                ;              ;
;             |sadd_cen:U_3_sym_add|                                       ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_3_sym_add                                                                                                                                ;              ;
;             |sadd_cen:U_4_sym_add|                                       ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_4_sym_add                                                                                                                                ;              ;
;             |sadd_cen:U_5_sym_add|                                       ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_5_sym_add                                                                                                                                ;              ;
;             |sadd_cen:U_6_sym_add|                                       ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_6_sym_add                                                                                                                                ;              ;
;             |sadd_cen:U_7_sym_add|                                       ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_7_sym_add                                                                                                                                ;              ;
;             |sadd_cen:U_8_sym_add|                                       ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_8_sym_add                                                                                                                                ;              ;
;             |sadd_cen:U_9_sym_add|                                       ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_9_sym_add                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_0_n|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_1_n|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_1_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_2_n|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_2_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_3_n|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_3_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_4_n|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_4_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_5_n|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_5_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_6_n|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_6_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_7_n|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_7_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_1_n_0_n|                          ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 9 (9)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_1_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_1_n_1_n|                          ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 9 (9)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_1_n_1_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_1_n_2_n|                          ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 9 (9)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_1_n_2_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_1_n_3_n|                          ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 9 (9)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_1_n_3_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_2_n_0_n|                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 12 (12)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_2_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_2_n_1_n|                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 12 (12)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_2_n_1_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_3_n_0_n|                          ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 17 (17)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_3_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_4_n_0_n|                          ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 10 (10)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_4_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_0_n|                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_1_n|                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_1_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_2_n|                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_2_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_3_n|                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_3_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_4_n|                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_4_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_5_n|                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_5_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_6_n|                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_6_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_7_n|                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_7_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_1_n_0_n|                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_1_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_1_n_1_n|                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_1_n_1_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_1_n_2_n|                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_1_n_2_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_1_n_3_n|                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_1_n_3_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_2_n_0_n|                          ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 14 (14)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_2_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_2_n_1_n|                          ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 14 (14)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_2_n_1_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_3_n_0_n|                          ; 27 (27)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 19 (19)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_3_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_4_n_0_n|                          ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 12 (12)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_4_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_0_n|                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_1_n|                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_1_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_2_n|                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_2_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_3_n|                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_3_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_4_n|                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_4_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_5_n|                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_5_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_6_n|                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_6_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_7_n|                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_7_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_1_n_0_n|                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_1_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_1_n_1_n|                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_1_n_1_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_1_n_2_n|                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_1_n_2_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_1_n_3_n|                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_1_n_3_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_2_n_0_n|                          ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 14 (14)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_2_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_2_n_1_n|                          ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 14 (14)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_2_n_1_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_3_n_0_n|                          ; 27 (27)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 19 (19)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_3_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_4_n_0_n|                          ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 12 (12)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_4_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_0_n|                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_1_n|                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_1_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_2_n|                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_2_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_3_n|                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_3_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_4_n|                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_4_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_5_n|                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_5_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_6_n|                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_6_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_7_n|                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_7_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_1_n_0_n|                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 14 (14)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_1_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_1_n_1_n|                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 14 (14)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_1_n_1_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_1_n_2_n|                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 14 (14)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_1_n_2_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_1_n_3_n|                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 14 (14)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_1_n_3_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_2_n_0_n|                          ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 17 (17)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_2_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_2_n_1_n|                          ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 16 (16)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_2_n_1_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_3_n_0_n|                          ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 20 (20)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_3_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_4_n_0_n|                          ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 12 (12)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_4_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_0_n|                          ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 4 (4)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_1_n|                          ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 4 (4)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_1_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_2_n|                          ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 4 (4)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_2_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_3_n|                          ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 4 (4)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_3_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_4_n|                          ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 4 (4)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_4_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_5_n|                          ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 4 (4)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_5_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_6_n|                          ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 4 (4)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_6_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_7_n|                          ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 4 (4)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_7_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_8_n|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_8_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_1_n_0_n|                          ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 12 (12)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_1_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_1_n_1_n|                          ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 12 (12)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_1_n_1_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_1_n_2_n|                          ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 12 (12)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_1_n_2_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_1_n_3_n|                          ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 12 (12)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_1_n_3_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_1_n_4_n|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_1_n_4_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_2_n_0_n|                          ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 15 (15)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_2_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_2_n_1_n|                          ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 15 (15)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_2_n_1_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_2_n_2_n|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_2_n_2_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_3_n_0_n|                          ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 20 (20)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_3_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_3_n_1_n|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_3_n_1_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_4_n_0_n|                          ; 20 (12)     ; 16 (12)                   ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 15 (12)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_4_n_0_n                                                                                                                   ;              ;
;                |altshift_taps:pipe_rtl_0|                                ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 3 (0)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_4_n_0_n|altshift_taps:pipe_rtl_0                                                                                          ;              ;
;                   |shift_taps_pnm:auto_generated|                        ; 8 (3)       ; 4 (2)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 1 (1)             ; 3 (1)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_4_n_0_n|altshift_taps:pipe_rtl_0|shift_taps_pnm:auto_generated                                                            ;              ;
;                      |altsyncram_3l31:altsyncram4|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_4_n_0_n|altshift_taps:pipe_rtl_0|shift_taps_pnm:auto_generated|altsyncram_3l31:altsyncram4                                ;              ;
;                      |cntr_6pf:cntr1|                                    ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_4_n_0_n|altshift_taps:pipe_rtl_0|shift_taps_pnm:auto_generated|cntr_6pf:cntr1                                             ;              ;
;             |sadd_lpm_cen:Uadd_cen_l_0_n_0_n|                            ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 28 (28)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_cen_l_0_n_0_n                                                                                                                     ;              ;
;             |sadd_lpm_cen:Uadd_cen_l_0_n_1_n|                            ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 28 (28)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_cen_l_0_n_1_n                                                                                                                     ;              ;
;             |sadd_lpm_cen:Uadd_cen_l_0_n_2_n|                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_cen_l_0_n_2_n                                                                                                                     ;              ;
;             |sadd_lpm_cen:Uadd_cen_l_1_n_0_n|                            ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 28 (28)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_cen_l_1_n_0_n                                                                                                                     ;              ;
;             |sadd_lpm_cen:Uadd_cen_l_1_n_1_n|                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_cen_l_1_n_1_n                                                                                                                     ;              ;
;             |sadd_lpm_cen:Uadd_cen_l_2_n_0_n|                            ; 28 (28)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 12 (12)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_cen_l_2_n_0_n                                                                                                                     ;              ;
;             |tdl_da_lc:Utdldalc0n|                                       ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc0n                                                                                                                                ;              ;
;             |tdl_da_lc:Utdldalc10n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc10n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc11n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc11n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc12n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc12n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc13n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc13n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc14n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc14n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc15n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc15n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc16n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc16n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc17n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc17n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc18n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc18n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc19n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc19n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc1n|                                       ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc1n                                                                                                                                ;              ;
;             |tdl_da_lc:Utdldalc20n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc20n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc21n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc21n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc22n|                                      ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc22n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc23n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc23n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc24n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc24n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc25n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc25n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc26n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc26n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc27n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc27n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc28n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc28n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc29n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc29n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc2n|                                       ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc2n                                                                                                                                ;              ;
;             |tdl_da_lc:Utdldalc30n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc30n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc31n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc31n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc32n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc32n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc3n|                                       ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc3n                                                                                                                                ;              ;
;             |tdl_da_lc:Utdldalc4n|                                       ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc4n                                                                                                                                ;              ;
;             |tdl_da_lc:Utdldalc5n|                                       ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc5n                                                                                                                                ;              ;
;             |tdl_da_lc:Utdldalc6n|                                       ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc6n                                                                                                                                ;              ;
;             |tdl_da_lc:Utdldalc7n|                                       ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc7n                                                                                                                                ;              ;
;             |tdl_da_lc:Utdldalc8n|                                       ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc8n                                                                                                                                ;              ;
;             |tdl_da_lc:Utdldalc9n|                                       ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc9n                                                                                                                                ;              ;
;    |lpf:u7|                                                              ; 2683 (0)    ; 2612 (0)                  ; 0 (0)         ; 278         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 310 (0)           ; 2302 (0)         ; |PiQpskModem|lpf:u7                                                                                                                                                                                         ;              ;
;       |lpf_ast:lpf_ast_inst|                                             ; 2683 (0)    ; 2612 (0)                  ; 0 (0)         ; 278         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 310 (0)           ; 2302 (0)         ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst                                                                                                                                                                    ;              ;
;          |auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl|       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 3 (3)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl                                                                                                            ;              ;
;          |auk_dspip_avalon_streaming_sink_fir_121:sink|                  ; 64 (42)     ; 38 (22)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (4)       ; 16 (16)           ; 38 (21)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink                                                                                                                       ;              ;
;             |scfifo:\normal_fifo:fifo_eab_on:in_fifo|                    ; 23 (0)      ; 16 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 17 (0)           ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo                                                                               ;              ;
;                |scfifo_alh1:auto_generated|                              ; 23 (3)      ; 16 (1)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (2)        ; 0 (0)             ; 17 (1)           ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_alh1:auto_generated                                                    ;              ;
;                   |a_dpfifo_3091:dpfifo|                                 ; 20 (12)     ; 15 (7)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 16 (8)           ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_alh1:auto_generated|a_dpfifo_3091:dpfifo                               ;              ;
;                      |altsyncram_0tf1:FIFOram|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_alh1:auto_generated|a_dpfifo_3091:dpfifo|altsyncram_0tf1:FIFOram       ;              ;
;                      |cntr_ao7:usedw_counter|                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_alh1:auto_generated|a_dpfifo_3091:dpfifo|cntr_ao7:usedw_counter        ;              ;
;                      |cntr_tnb:rd_ptr_msb|                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_alh1:auto_generated|a_dpfifo_3091:dpfifo|cntr_tnb:rd_ptr_msb           ;              ;
;                      |cntr_unb:wr_ptr|                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_alh1:auto_generated|a_dpfifo_3091:dpfifo|cntr_unb:wr_ptr               ;              ;
;          |auk_dspip_avalon_streaming_source_fir_121:source|              ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 4 (4)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_source_fir_121:source                                                                                                                   ;              ;
;          |lpf_st:fircore|                                                ; 2625 (0)    ; 2563 (0)                  ; 0 (0)         ; 150         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 290 (0)           ; 2274 (0)         ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore                                                                                                                                                     ;              ;
;             |par_ctrl:Uctrl|                                             ; 13 (13)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 9 (9)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|par_ctrl:Uctrl                                                                                                                                      ;              ;
;             |rom_lut_r_cen:Ur0_n_0_pp|                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_0_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur0_n_10_pp|                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_10_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur0_n_11_pp|                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_11_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur0_n_12_pp|                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_12_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur0_n_13_pp|                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_13_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur0_n_14_pp|                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_14_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur0_n_15_pp|                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_15_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur0_n_16_pp|                                  ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_16_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur0_n_1_pp|                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_1_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur0_n_2_pp|                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_2_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur0_n_3_pp|                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_3_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur0_n_4_pp|                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_4_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur0_n_5_pp|                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_5_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur0_n_6_pp|                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_6_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur0_n_7_pp|                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_7_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur0_n_8_pp|                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_8_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur0_n_9_pp|                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_9_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur1_n_0_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_0_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur1_n_10_pp|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_10_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur1_n_11_pp|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_11_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur1_n_12_pp|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_12_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur1_n_13_pp|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_13_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur1_n_14_pp|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_14_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur1_n_15_pp|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_15_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur1_n_16_pp|                                  ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_16_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur1_n_1_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_1_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur1_n_2_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_2_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur1_n_3_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_3_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur1_n_4_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_4_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur1_n_5_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_5_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur1_n_6_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_6_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur1_n_7_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_7_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur1_n_8_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_8_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur1_n_9_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_9_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur2_n_0_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur2_n_0_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur2_n_10_pp|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur2_n_10_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur2_n_11_pp|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur2_n_11_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur2_n_12_pp|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur2_n_12_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur2_n_13_pp|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur2_n_13_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur2_n_14_pp|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur2_n_14_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur2_n_15_pp|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur2_n_15_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur2_n_16_pp|                                  ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur2_n_16_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur2_n_1_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur2_n_1_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur2_n_2_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur2_n_2_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur2_n_3_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur2_n_3_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur2_n_4_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur2_n_4_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur2_n_5_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur2_n_5_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur2_n_6_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur2_n_6_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur2_n_7_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur2_n_7_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur2_n_8_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur2_n_8_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur2_n_9_pp|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur2_n_9_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur3_n_0_pp|                                   ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_0_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur3_n_10_pp|                                  ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_10_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur3_n_11_pp|                                  ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_11_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur3_n_12_pp|                                  ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_12_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur3_n_13_pp|                                  ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_13_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur3_n_14_pp|                                  ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_14_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur3_n_15_pp|                                  ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_15_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur3_n_16_pp|                                  ; 17 (12)     ; 2 (0)                     ; 0 (0)         ; 102         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (12)      ; 0 (0)             ; 2 (0)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_16_pp                                                                                                                           ;              ;
;                |altshift_taps:data_out_rtl_0|                            ; 5 (0)       ; 2 (0)                     ; 0 (0)         ; 102         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 2 (0)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_16_pp|altshift_taps:data_out_rtl_0                                                                                              ;              ;
;                   |shift_taps_rnm:auto_generated|                        ; 5 (0)       ; 2 (0)                     ; 0 (0)         ; 102         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 2 (0)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_16_pp|altshift_taps:data_out_rtl_0|shift_taps_rnm:auto_generated                                                                ;              ;
;                      |altsyncram_2e81:altsyncram2|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 102         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_16_pp|altshift_taps:data_out_rtl_0|shift_taps_rnm:auto_generated|altsyncram_2e81:altsyncram2                                    ;              ;
;                      |cntr_6pf:cntr1|                                    ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_16_pp|altshift_taps:data_out_rtl_0|shift_taps_rnm:auto_generated|cntr_6pf:cntr1                                                 ;              ;
;             |rom_lut_r_cen:Ur3_n_1_pp|                                   ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_1_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur3_n_2_pp|                                   ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_2_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur3_n_3_pp|                                   ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_3_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur3_n_4_pp|                                   ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_4_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur3_n_5_pp|                                   ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_5_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur3_n_6_pp|                                   ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_6_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur3_n_7_pp|                                   ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_7_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur3_n_8_pp|                                   ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_8_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur3_n_9_pp|                                   ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_9_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur4_n_0_pp|                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_0_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur4_n_10_pp|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_10_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur4_n_11_pp|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_11_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur4_n_12_pp|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_12_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur4_n_13_pp|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_13_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur4_n_14_pp|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_14_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur4_n_15_pp|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_15_pp                                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur4_n_1_pp|                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_1_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur4_n_2_pp|                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_2_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur4_n_3_pp|                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_3_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur4_n_4_pp|                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_4_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur4_n_5_pp|                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_5_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur4_n_6_pp|                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_6_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur4_n_7_pp|                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_7_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur4_n_8_pp|                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_8_pp                                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur4_n_9_pp|                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_9_pp                                                                                                                            ;              ;
;             |sadd_cen:U_0_sym_add|                                       ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_0_sym_add                                                                                                                                ;              ;
;             |sadd_cen:U_10_sym_add|                                      ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_10_sym_add                                                                                                                               ;              ;
;             |sadd_cen:U_11_sym_add|                                      ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_11_sym_add                                                                                                                               ;              ;
;             |sadd_cen:U_12_sym_add|                                      ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_12_sym_add                                                                                                                               ;              ;
;             |sadd_cen:U_13_sym_add|                                      ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_13_sym_add                                                                                                                               ;              ;
;             |sadd_cen:U_14_sym_add|                                      ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_14_sym_add                                                                                                                               ;              ;
;             |sadd_cen:U_15_sym_add|                                      ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_15_sym_add                                                                                                                               ;              ;
;             |sadd_cen:U_16_sym_add|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_16_sym_add                                                                                                                               ;              ;
;             |sadd_cen:U_1_sym_add|                                       ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_1_sym_add                                                                                                                                ;              ;
;             |sadd_cen:U_2_sym_add|                                       ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_2_sym_add                                                                                                                                ;              ;
;             |sadd_cen:U_3_sym_add|                                       ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_3_sym_add                                                                                                                                ;              ;
;             |sadd_cen:U_4_sym_add|                                       ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_4_sym_add                                                                                                                                ;              ;
;             |sadd_cen:U_5_sym_add|                                       ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_5_sym_add                                                                                                                                ;              ;
;             |sadd_cen:U_6_sym_add|                                       ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_6_sym_add                                                                                                                                ;              ;
;             |sadd_cen:U_7_sym_add|                                       ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_7_sym_add                                                                                                                                ;              ;
;             |sadd_cen:U_8_sym_add|                                       ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_8_sym_add                                                                                                                                ;              ;
;             |sadd_cen:U_9_sym_add|                                       ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_9_sym_add                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_0_n|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_1_n|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_1_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_2_n|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_2_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_3_n|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_3_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_4_n|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_4_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_5_n|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_5_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_6_n|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_6_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_7_n|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_7_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_1_n_0_n|                          ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 9 (9)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_1_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_1_n_1_n|                          ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 9 (9)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_1_n_1_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_1_n_2_n|                          ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 9 (9)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_1_n_2_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_1_n_3_n|                          ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 9 (9)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_1_n_3_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_2_n_0_n|                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 12 (12)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_2_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_2_n_1_n|                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 12 (12)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_2_n_1_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_3_n_0_n|                          ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 17 (17)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_3_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_4_n_0_n|                          ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 10 (10)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_4_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_0_n|                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_1_n|                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_1_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_2_n|                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_2_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_3_n|                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_3_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_4_n|                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_4_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_5_n|                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_5_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_6_n|                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_6_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_7_n|                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_7_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_1_n_0_n|                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_1_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_1_n_1_n|                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_1_n_1_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_1_n_2_n|                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_1_n_2_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_1_n_3_n|                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_1_n_3_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_2_n_0_n|                          ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 14 (14)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_2_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_2_n_1_n|                          ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 14 (14)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_2_n_1_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_3_n_0_n|                          ; 27 (27)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 19 (19)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_3_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_4_n_0_n|                          ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 12 (12)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_4_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_0_n|                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_1_n|                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_1_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_2_n|                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_2_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_3_n|                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_3_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_4_n|                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_4_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_5_n|                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_5_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_6_n|                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_6_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_7_n|                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_7_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_1_n_0_n|                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_1_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_1_n_1_n|                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_1_n_1_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_1_n_2_n|                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_1_n_2_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_1_n_3_n|                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_1_n_3_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_2_n_0_n|                          ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 14 (14)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_2_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_2_n_1_n|                          ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 14 (14)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_2_n_1_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_3_n_0_n|                          ; 27 (27)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 19 (19)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_3_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_4_n_0_n|                          ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 12 (12)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_4_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_0_n|                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_1_n|                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_1_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_2_n|                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_2_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_3_n|                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_3_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_4_n|                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_4_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_5_n|                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_5_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_6_n|                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_6_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_7_n|                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_7_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_1_n_0_n|                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 14 (14)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_1_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_1_n_1_n|                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 14 (14)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_1_n_1_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_1_n_2_n|                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 14 (14)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_1_n_2_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_1_n_3_n|                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 14 (14)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_1_n_3_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_2_n_0_n|                          ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 17 (17)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_2_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_2_n_1_n|                          ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 16 (16)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_2_n_1_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_3_n_0_n|                          ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 20 (20)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_3_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_4_n_0_n|                          ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 12 (12)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_4_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_0_n|                          ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 4 (4)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_1_n|                          ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 4 (4)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_1_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_2_n|                          ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 4 (4)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_2_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_3_n|                          ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 4 (4)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_3_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_4_n|                          ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 4 (4)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_4_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_5_n|                          ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 4 (4)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_5_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_6_n|                          ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 4 (4)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_6_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_7_n|                          ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 4 (4)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_7_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_8_n|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_8_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_1_n_0_n|                          ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 12 (12)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_1_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_1_n_1_n|                          ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 12 (12)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_1_n_1_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_1_n_2_n|                          ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 12 (12)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_1_n_2_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_1_n_3_n|                          ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 12 (12)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_1_n_3_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_1_n_4_n|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_1_n_4_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_2_n_0_n|                          ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 15 (15)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_2_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_2_n_1_n|                          ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 15 (15)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_2_n_1_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_2_n_2_n|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_2_n_2_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_3_n_0_n|                          ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 20 (20)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_3_n_0_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_3_n_1_n|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_3_n_1_n                                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_4_n_0_n|                          ; 20 (12)     ; 16 (12)                   ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 15 (12)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_4_n_0_n                                                                                                                   ;              ;
;                |altshift_taps:pipe_rtl_0|                                ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 3 (0)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_4_n_0_n|altshift_taps:pipe_rtl_0                                                                                          ;              ;
;                   |shift_taps_pnm:auto_generated|                        ; 8 (3)       ; 4 (2)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 1 (1)             ; 3 (1)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_4_n_0_n|altshift_taps:pipe_rtl_0|shift_taps_pnm:auto_generated                                                            ;              ;
;                      |altsyncram_3l31:altsyncram4|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_4_n_0_n|altshift_taps:pipe_rtl_0|shift_taps_pnm:auto_generated|altsyncram_3l31:altsyncram4                                ;              ;
;                      |cntr_6pf:cntr1|                                    ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_4_n_0_n|altshift_taps:pipe_rtl_0|shift_taps_pnm:auto_generated|cntr_6pf:cntr1                                             ;              ;
;             |sadd_lpm_cen:Uadd_cen_l_0_n_0_n|                            ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 28 (28)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_cen_l_0_n_0_n                                                                                                                     ;              ;
;             |sadd_lpm_cen:Uadd_cen_l_0_n_1_n|                            ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 28 (28)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_cen_l_0_n_1_n                                                                                                                     ;              ;
;             |sadd_lpm_cen:Uadd_cen_l_0_n_2_n|                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_cen_l_0_n_2_n                                                                                                                     ;              ;
;             |sadd_lpm_cen:Uadd_cen_l_1_n_0_n|                            ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 28 (28)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_cen_l_1_n_0_n                                                                                                                     ;              ;
;             |sadd_lpm_cen:Uadd_cen_l_1_n_1_n|                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_cen_l_1_n_1_n                                                                                                                     ;              ;
;             |sadd_lpm_cen:Uadd_cen_l_2_n_0_n|                            ; 28 (28)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 12 (12)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_cen_l_2_n_0_n                                                                                                                     ;              ;
;             |tdl_da_lc:Utdldalc0n|                                       ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc0n                                                                                                                                ;              ;
;             |tdl_da_lc:Utdldalc10n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc10n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc11n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc11n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc12n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc12n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc13n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc13n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc14n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc14n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc15n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc15n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc16n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc16n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc17n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc17n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc18n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc18n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc19n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc19n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc1n|                                       ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc1n                                                                                                                                ;              ;
;             |tdl_da_lc:Utdldalc20n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc20n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc21n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc21n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc22n|                                      ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc22n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc23n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc23n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc24n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc24n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc25n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc25n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc26n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc26n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc27n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc27n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc28n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc28n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc29n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc29n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc2n|                                       ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc2n                                                                                                                                ;              ;
;             |tdl_da_lc:Utdldalc30n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc30n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc31n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc31n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc32n|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc32n                                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc3n|                                       ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc3n                                                                                                                                ;              ;
;             |tdl_da_lc:Utdldalc4n|                                       ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc4n                                                                                                                                ;              ;
;             |tdl_da_lc:Utdldalc5n|                                       ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc5n                                                                                                                                ;              ;
;             |tdl_da_lc:Utdldalc6n|                                       ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc6n                                                                                                                                ;              ;
;             |tdl_da_lc:Utdldalc7n|                                       ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc7n                                                                                                                                ;              ;
;             |tdl_da_lc:Utdldalc8n|                                       ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc8n                                                                                                                                ;              ;
;             |tdl_da_lc:Utdldalc9n|                                       ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |PiQpskModem|lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc9n                                                                                                                                ;              ;
;    |mult16_18:u4|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PiQpskModem|mult16_18:u4                                                                                                                                                                                   ;              ;
;       |lpm_mult:lpm_mult_component|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PiQpskModem|mult16_18:u4|lpm_mult:lpm_mult_component                                                                                                                                                       ;              ;
;          |mult_i6p:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PiQpskModem|mult16_18:u4|lpm_mult:lpm_mult_component|mult_i6p:auto_generated                                                                                                                               ;              ;
;    |mult16_18:u5|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PiQpskModem|mult16_18:u5                                                                                                                                                                                   ;              ;
;       |lpm_mult:lpm_mult_component|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PiQpskModem|mult16_18:u5|lpm_mult:lpm_mult_component                                                                                                                                                       ;              ;
;          |mult_i6p:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PiQpskModem|mult16_18:u5|lpm_mult:lpm_mult_component|mult_i6p:auto_generated                                                                                                                               ;              ;
;    |pzdyqx:nabboc|                                                       ; 123 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (0)       ; 1 (0)             ; 71 (0)           ; |PiQpskModem|pzdyqx:nabboc                                                                                                                                                                                  ;              ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                     ; 123 (13)    ; 72 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (4)       ; 1 (1)             ; 71 (8)           ; |PiQpskModem|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                     ;              ;
;          |GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1| ; 53 (23)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (15)      ; 0 (0)             ; 28 (8)           ; |PiQpskModem|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1                                                                                       ;              ;
;             |LQYT7093:MBPH5020|                                          ; 30 (30)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 20 (20)          ; |PiQpskModem|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                     ;              ;
;          |KIFI3548:TPOO7242|                                             ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |PiQpskModem|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                   ;              ;
;          |LQYT7093:LRYQ7721|                                             ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; |PiQpskModem|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                   ;              ;
;          |PUDL0439:ESUL0435|                                             ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |PiQpskModem|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                   ;              ;
;    |sld_hub:auto_hub|                                                    ; 141 (1)     ; 82 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (1)       ; 14 (0)            ; 68 (0)           ; |PiQpskModem|sld_hub:auto_hub                                                                                                                                                                               ;              ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                     ; 140 (101)   ; 82 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (47)      ; 14 (14)           ; 68 (43)          ; |PiQpskModem|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                  ;              ;
;          |sld_rom_sr:hub_info_reg|                                       ; 19 (19)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; |PiQpskModem|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                          ;              ;
;          |sld_shadow_jsm:shadow_jsm|                                     ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |PiQpskModem|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                        ;              ;
+--------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; dout[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bitsync ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk4    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; clk     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; din[0]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; din[1]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; din[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; din[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; din[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; din[5]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; din[6]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; din[7]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+---------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------+
; Pad To Core Delay Chain Fanout                      ;
+-----------------------+-------------------+---------+
; Source Pin / Fanout   ; Pad To Core Index ; Setting ;
+-----------------------+-------------------+---------+
; clk4                  ;                   ;         ;
; rst                   ;                   ;         ;
; clk                   ;                   ;         ;
; din[0]                ;                   ;         ;
; din[1]                ;                   ;         ;
; din[2]                ;                   ;         ;
;      - dint[2]~feeder ; 0                 ; 6       ;
; din[3]                ;                   ;         ;
;      - dint[3]        ; 0                 ; 6       ;
; din[4]                ;                   ;         ;
;      - dint[4]~feeder ; 0                 ; 6       ;
; din[5]                ;                   ;         ;
;      - dint[5]~feeder ; 1                 ; 6       ;
; din[6]                ;                   ;         ;
;      - dint[6]~feeder ; 1                 ; 6       ;
; din[7]                ;                   ;         ;
;      - dint[7]~feeder ; 1                 ; 6       ;
+-----------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                       ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                               ; JTAG_X1_Y15_N0     ; 109     ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                               ; JTAG_X1_Y15_N0     ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; always1~0                                                                                                                                                                  ; LCCOMB_X4_Y6_N28   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl|stall_reg                                                                              ; FF_X17_Y23_N5      ; 409     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|Selector4~1                                                                                       ; LCCOMB_X22_Y15_N26 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|data_take                                                                                         ; LCCOMB_X23_Y15_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|_~1       ; LCCOMB_X23_Y15_N14 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|_~5       ; LCCOMB_X22_Y15_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|sink_state.run1                                                                                   ; FF_X23_Y15_N11     ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_source_fir_121:source|at_source_valid_int~0                                                                         ; LCCOMB_X14_Y18_N30 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_source_fir_121:source|stall_controller_comb~0                                                                       ; LCCOMB_X15_Y21_N20 ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|lc_store_cen:Udin|q[6]~0                                                                                                        ; LCCOMB_X17_Y23_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|lc_store_cen:Ures_reg|q[9]~20                                                                                                   ; LCCOMB_X17_Y23_N30 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_0_ch_0_n|data_out[1]~0                                                                                         ; LCCOMB_X7_Y26_N14  ; 250     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                        ; PIN_E1             ; 6769    ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clk4                                                                                                                                                                       ; PIN_M2             ; 24      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl|stall_reg                                                                        ; FF_X29_Y12_N17     ; 417     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|Selector4~1                                                                                 ; LCCOMB_X28_Y13_N16 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|data_take                                                                                   ; LCCOMB_X27_Y13_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|_~1 ; LCCOMB_X27_Y13_N6  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|_~5 ; LCCOMB_X28_Y13_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|sink_state.run1                                                                             ; FF_X27_Y13_N3      ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_source_fir_121:source|at_source_valid_int~0                                                                   ; LCCOMB_X26_Y11_N6  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_source_fir_121:source|stall_controller_comb~0                                                                 ; LCCOMB_X29_Y12_N20 ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|lc_store_cen:Udin|q[1]~0                                                                                                ; LCCOMB_X30_Y6_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|lc_store_cen:Ures_reg|q[0]~20                                                                                           ; LCCOMB_X30_Y6_N4   ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_27_ch_0_n|data_out[3]~0                                                                                ; LCCOMB_X30_Y5_N24  ; 258     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl|stall_reg                                                                              ; FF_X23_Y14_N19     ; 99      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl|stall_reg~SynDup                                                                       ; FF_X23_Y14_N23     ; 436     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl|stall_reg~SynDup_1                                                                     ; FF_X23_Y14_N25     ; 500     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl|stall_reg~SynDup_2                                                                     ; FF_X23_Y14_N13     ; 500     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl|stall_reg~SynDup_3                                                                     ; FF_X23_Y14_N11     ; 500     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|Selector4~1                                                                                       ; LCCOMB_X17_Y14_N14 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|data_take                                                                                         ; LCCOMB_X17_Y15_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_alh1:auto_generated|a_dpfifo_3091:dpfifo|_~1       ; LCCOMB_X17_Y15_N26 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_alh1:auto_generated|a_dpfifo_3091:dpfifo|_~5       ; LCCOMB_X17_Y14_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|sink_state.run1                                                                                   ; FF_X17_Y15_N9      ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|par_ctrl:Uctrl|cnt[3]~3                                                                                                         ; LCCOMB_X23_Y14_N18 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|par_ctrl:Uctrl|done~1                                                                                                           ; LCCOMB_X23_Y14_N14 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc22n|data_out[7]~0                                                                                             ; LCCOMB_X23_Y14_N26 ; 528     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl|stall_reg                                                                              ; FF_X16_Y18_N27     ; 99      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl|stall_reg~SynDup                                                                       ; FF_X16_Y18_N31     ; 436     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl|stall_reg~SynDup_1                                                                     ; FF_X16_Y18_N1      ; 500     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl|stall_reg~SynDup_2                                                                     ; FF_X16_Y18_N11     ; 500     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl|stall_reg~SynDup_3                                                                     ; FF_X16_Y18_N21     ; 500     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|Selector4~1                                                                                       ; LCCOMB_X16_Y16_N22 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|data_take                                                                                         ; LCCOMB_X15_Y16_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_alh1:auto_generated|a_dpfifo_3091:dpfifo|_~1       ; LCCOMB_X15_Y16_N6  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_alh1:auto_generated|a_dpfifo_3091:dpfifo|_~5       ; LCCOMB_X16_Y16_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|sink_state.run1                                                                                   ; FF_X15_Y16_N19     ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|par_ctrl:Uctrl|cnt[0]~3                                                                                                         ; LCCOMB_X16_Y18_N26 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|par_ctrl:Uctrl|rdy_int~0                                                                                                        ; LCCOMB_X16_Y18_N14 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc22n|data_out[7]~0                                                                                             ; LCCOMB_X16_Y18_N2  ; 528     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                                                        ; LCCOMB_X17_Y27_N20 ; 17      ; Clock                      ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_0                                                        ; FF_X21_Y25_N3      ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_1                                                        ; FF_X21_Y25_N25     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_2                                                        ; FF_X22_Y25_N25     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_3                                                        ; FF_X21_Y22_N9      ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_4                                                        ; FF_X21_Y20_N3      ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_5                                                        ; FF_X21_Y20_N25     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_6                                                        ; FF_X35_Y13_N25     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                                                        ; FF_X38_Y13_N9      ; 20      ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                     ; FF_X17_Y27_N23     ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|\BWHK8171:13:QXXQ6833_1                                           ; LCCOMB_X21_Y25_N12 ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                    ; LCCOMB_X19_Y19_N8  ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~1                                                                                                 ; LCCOMB_X20_Y18_N14 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                      ; FF_X20_Y15_N25     ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                     ; FF_X20_Y15_N11     ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                          ; LCCOMB_X21_Y18_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                         ; LCCOMB_X20_Y16_N20 ; 13      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                     ; LCCOMB_X20_Y15_N24 ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                     ; LCCOMB_X20_Y15_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rst                                                                                                                                                                        ; PIN_T8             ; 265     ; Async. clear               ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; rst                                                                                                                                                                        ; PIN_T8             ; 1649    ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                      ; FF_X17_Y17_N21     ; 17      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                           ; LCCOMB_X17_Y16_N4  ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                             ; LCCOMB_X20_Y19_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                           ; LCCOMB_X20_Y16_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                              ; LCCOMB_X20_Y16_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                             ; LCCOMB_X19_Y16_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~3                                                                                              ; LCCOMB_X20_Y17_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~2                                                                                                ; LCCOMB_X20_Y17_N28 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~15                                                                                         ; LCCOMB_X19_Y19_N6  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~16                                                                                         ; LCCOMB_X19_Y19_N0  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                       ; LCCOMB_X17_Y17_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~13                                                                        ; LCCOMB_X19_Y18_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~22                                                                   ; LCCOMB_X19_Y18_N4  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~23                                                                   ; LCCOMB_X19_Y18_N30 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                           ; FF_X8_Y12_N23      ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                          ; FF_X8_Y12_N19      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                           ; FF_X17_Y16_N29     ; 28      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                           ; FF_X17_Y16_N25     ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                           ; FF_X17_Y16_N27     ; 11      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                    ; LCCOMB_X9_Y12_N6   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                          ; FF_X19_Y19_N27     ; 21      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                        ; JTAG_X1_Y15_N0     ; 109     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; clk                                                                                                                 ; PIN_E1             ; 6769    ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; clk4                                                                                                                ; PIN_M2             ; 24      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0 ; LCCOMB_X17_Y27_N20 ; 17      ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7 ; FF_X38_Y13_N9      ; 20      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; rst                                                                                                                 ; PIN_T8             ; 265     ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
+---------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                             ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; rst~input                                                                                                                                                                                                        ; 1648    ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc22n|data_out[7]~0                                                                                                                                   ; 528     ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc22n|data_out[7]~0                                                                                                                                   ; 528     ;
; lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl|stall_reg~SynDup_3                                                                                                           ; 500     ;
; lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl|stall_reg~SynDup_2                                                                                                           ; 500     ;
; lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl|stall_reg~SynDup_1                                                                                                           ; 500     ;
; lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl|stall_reg~SynDup_3                                                                                                           ; 500     ;
; lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl|stall_reg~SynDup_2                                                                                                           ; 500     ;
; lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl|stall_reg~SynDup_1                                                                                                           ; 500     ;
; lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl|stall_reg~SynDup                                                                                                             ; 437     ;
; lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl|stall_reg~SynDup                                                                                                             ; 437     ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl|stall_reg                                                                                                              ; 417     ;
; bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl|stall_reg                                                                                                                    ; 409     ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|NJQG9082                                                                                                                                                              ; 265     ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_27_ch_0_n|data_out[3]~0                                                                                                                      ; 258     ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_0_ch_0_n|data_out[1]~0                                                                                                                               ; 250     ;
; lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl|stall_reg                                                                                                                    ; 99      ;
; lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl|stall_reg                                                                                                                    ; 99      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                 ; 39      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                 ; 28      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                     ; 23      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                ; 21      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                           ; 19      ;
; bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_source_fir_121:source|stall_controller_comb~0                                                                                                             ; 19      ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_source_fir_121:source|stall_controller_comb~0                                                                                                       ; 19      ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|lc_store_cen:Ures_reg|q[9]~20                                                                                                                                         ; 18      ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|lc_store_cen:Ures_reg|q[0]~20                                                                                                                                 ; 18      ;
; bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_source_fir_121:source|at_source_valid_int~0                                                                                                               ; 18      ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_source_fir_121:source|at_source_valid_int~0                                                                                                         ; 18      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                            ; 17      ;
; lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|data_take                                                                                                                               ; 16      ;
; lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|data_take                                                                                                                               ; 16      ;
; bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl|source_stall_reg                                                                                                             ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                 ; 15      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                           ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                        ; 14      ;
; bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|sink_state.run1                                                                                                                         ; 14      ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|sink_state.run1                                                                                                                   ; 14      ;
; lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|sink_state.run1                                                                                                                         ; 14      ;
; lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|sink_state.run1                                                                                                                         ; 14      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|BMIN0175[0]                                                                                                                                         ; 13      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                               ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                    ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                ; 12      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_14_sym_add|res[16]                                                                                                                                         ; 12      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_12_sym_add|res[16]                                                                                                                                         ; 12      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_14_sym_add|res[16]                                                                                                                                         ; 12      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_12_sym_add|res[16]                                                                                                                                         ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                 ; 11      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                     ; 11      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_14_sym_add|res[0]                                                                                                                                          ; 11      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_12_sym_add|res[0]                                                                                                                                          ; 11      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_14_sym_add|res[1]                                                                                                                                          ; 11      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_12_sym_add|res[1]                                                                                                                                          ; 11      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_14_sym_add|res[2]                                                                                                                                          ; 11      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_12_sym_add|res[2]                                                                                                                                          ; 11      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_14_sym_add|res[3]                                                                                                                                          ; 11      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_12_sym_add|res[3]                                                                                                                                          ; 11      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_14_sym_add|res[4]                                                                                                                                          ; 11      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_12_sym_add|res[4]                                                                                                                                          ; 11      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_14_sym_add|res[5]                                                                                                                                          ; 11      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_12_sym_add|res[5]                                                                                                                                          ; 11      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_14_sym_add|res[6]                                                                                                                                          ; 11      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_12_sym_add|res[6]                                                                                                                                          ; 11      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_14_sym_add|res[7]                                                                                                                                          ; 11      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_12_sym_add|res[7]                                                                                                                                          ; 11      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_14_sym_add|res[8]                                                                                                                                          ; 11      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_12_sym_add|res[8]                                                                                                                                          ; 11      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_14_sym_add|res[9]                                                                                                                                          ; 11      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_12_sym_add|res[9]                                                                                                                                          ; 11      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_14_sym_add|res[10]                                                                                                                                         ; 11      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_12_sym_add|res[10]                                                                                                                                         ; 11      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_14_sym_add|res[11]                                                                                                                                         ; 11      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_12_sym_add|res[11]                                                                                                                                         ; 11      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_14_sym_add|res[12]                                                                                                                                         ; 11      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_12_sym_add|res[12]                                                                                                                                         ; 11      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_14_sym_add|res[13]                                                                                                                                         ; 11      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_12_sym_add|res[13]                                                                                                                                         ; 11      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_14_sym_add|res[14]                                                                                                                                         ; 11      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_12_sym_add|res[14]                                                                                                                                         ; 11      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_14_sym_add|res[15]                                                                                                                                         ; 11      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_12_sym_add|res[15]                                                                                                                                         ; 11      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_14_sym_add|res[0]                                                                                                                                          ; 11      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_12_sym_add|res[0]                                                                                                                                          ; 11      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_14_sym_add|res[1]                                                                                                                                          ; 11      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_12_sym_add|res[1]                                                                                                                                          ; 11      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_14_sym_add|res[2]                                                                                                                                          ; 11      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_12_sym_add|res[2]                                                                                                                                          ; 11      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_14_sym_add|res[3]                                                                                                                                          ; 11      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_12_sym_add|res[3]                                                                                                                                          ; 11      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_14_sym_add|res[4]                                                                                                                                          ; 11      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_12_sym_add|res[4]                                                                                                                                          ; 11      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_14_sym_add|res[5]                                                                                                                                          ; 11      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_12_sym_add|res[5]                                                                                                                                          ; 11      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_14_sym_add|res[6]                                                                                                                                          ; 11      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_12_sym_add|res[6]                                                                                                                                          ; 11      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_14_sym_add|res[7]                                                                                                                                          ; 11      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_12_sym_add|res[7]                                                                                                                                          ; 11      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_14_sym_add|res[8]                                                                                                                                          ; 11      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_12_sym_add|res[8]                                                                                                                                          ; 11      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_14_sym_add|res[9]                                                                                                                                          ; 11      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_12_sym_add|res[9]                                                                                                                                          ; 11      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_14_sym_add|res[10]                                                                                                                                         ; 11      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_12_sym_add|res[10]                                                                                                                                         ; 11      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_14_sym_add|res[11]                                                                                                                                         ; 11      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_12_sym_add|res[11]                                                                                                                                         ; 11      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_14_sym_add|res[12]                                                                                                                                         ; 11      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_12_sym_add|res[12]                                                                                                                                         ; 11      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_14_sym_add|res[13]                                                                                                                                         ; 11      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_12_sym_add|res[13]                                                                                                                                         ; 11      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_14_sym_add|res[14]                                                                                                                                         ; 11      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_12_sym_add|res[14]                                                                                                                                         ; 11      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_14_sym_add|res[15]                                                                                                                                         ; 11      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_12_sym_add|res[15]                                                                                                                                         ; 11      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_15_sym_add|res[16]                                                                                                                                         ; 11      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_13_sym_add|res[16]                                                                                                                                         ; 11      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_15_sym_add|res[16]                                                                                                                                         ; 11      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_13_sym_add|res[16]                                                                                                                                         ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                        ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                        ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                  ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                  ; 10      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[1]                                                                                                                                         ; 10      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_15_sym_add|res[0]                                                                                                                                          ; 10      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_13_sym_add|res[0]                                                                                                                                          ; 10      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_15_sym_add|res[1]                                                                                                                                          ; 10      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_13_sym_add|res[1]                                                                                                                                          ; 10      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_15_sym_add|res[2]                                                                                                                                          ; 10      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_13_sym_add|res[2]                                                                                                                                          ; 10      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_15_sym_add|res[3]                                                                                                                                          ; 10      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_13_sym_add|res[3]                                                                                                                                          ; 10      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_15_sym_add|res[4]                                                                                                                                          ; 10      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_13_sym_add|res[4]                                                                                                                                          ; 10      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_15_sym_add|res[5]                                                                                                                                          ; 10      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_13_sym_add|res[5]                                                                                                                                          ; 10      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_15_sym_add|res[6]                                                                                                                                          ; 10      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_13_sym_add|res[6]                                                                                                                                          ; 10      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_15_sym_add|res[7]                                                                                                                                          ; 10      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_13_sym_add|res[7]                                                                                                                                          ; 10      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_15_sym_add|res[8]                                                                                                                                          ; 10      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_13_sym_add|res[8]                                                                                                                                          ; 10      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_15_sym_add|res[9]                                                                                                                                          ; 10      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_13_sym_add|res[9]                                                                                                                                          ; 10      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_15_sym_add|res[10]                                                                                                                                         ; 10      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_13_sym_add|res[10]                                                                                                                                         ; 10      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_15_sym_add|res[11]                                                                                                                                         ; 10      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_13_sym_add|res[11]                                                                                                                                         ; 10      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_15_sym_add|res[12]                                                                                                                                         ; 10      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_13_sym_add|res[12]                                                                                                                                         ; 10      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_15_sym_add|res[13]                                                                                                                                         ; 10      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_13_sym_add|res[13]                                                                                                                                         ; 10      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_15_sym_add|res[14]                                                                                                                                         ; 10      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_13_sym_add|res[14]                                                                                                                                         ; 10      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_15_sym_add|res[15]                                                                                                                                         ; 10      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_13_sym_add|res[15]                                                                                                                                         ; 10      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_15_sym_add|res[0]                                                                                                                                          ; 10      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_13_sym_add|res[0]                                                                                                                                          ; 10      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_15_sym_add|res[1]                                                                                                                                          ; 10      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_13_sym_add|res[1]                                                                                                                                          ; 10      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_15_sym_add|res[2]                                                                                                                                          ; 10      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_13_sym_add|res[2]                                                                                                                                          ; 10      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_15_sym_add|res[3]                                                                                                                                          ; 10      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_13_sym_add|res[3]                                                                                                                                          ; 10      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_15_sym_add|res[4]                                                                                                                                          ; 10      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_13_sym_add|res[4]                                                                                                                                          ; 10      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_15_sym_add|res[5]                                                                                                                                          ; 10      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_13_sym_add|res[5]                                                                                                                                          ; 10      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_15_sym_add|res[6]                                                                                                                                          ; 10      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_13_sym_add|res[6]                                                                                                                                          ; 10      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_15_sym_add|res[7]                                                                                                                                          ; 10      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_13_sym_add|res[7]                                                                                                                                          ; 10      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_15_sym_add|res[8]                                                                                                                                          ; 10      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_13_sym_add|res[8]                                                                                                                                          ; 10      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_15_sym_add|res[9]                                                                                                                                          ; 10      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_13_sym_add|res[9]                                                                                                                                          ; 10      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_15_sym_add|res[10]                                                                                                                                         ; 10      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_13_sym_add|res[10]                                                                                                                                         ; 10      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_15_sym_add|res[11]                                                                                                                                         ; 10      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_13_sym_add|res[11]                                                                                                                                         ; 10      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_15_sym_add|res[12]                                                                                                                                         ; 10      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_13_sym_add|res[12]                                                                                                                                         ; 10      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_15_sym_add|res[13]                                                                                                                                         ; 10      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_13_sym_add|res[13]                                                                                                                                         ; 10      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_15_sym_add|res[14]                                                                                                                                         ; 10      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_13_sym_add|res[14]                                                                                                                                         ; 10      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_15_sym_add|res[15]                                                                                                                                         ; 10      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_13_sym_add|res[15]                                                                                                                                         ; 10      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_2_n_0_n|pipe[0][15]                                                                                                                         ; 10      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_2_n_0_n|pipe[0][17]                                                                                                                         ; 10      ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_2_n_0_n|pipe[0][17]                                                                                                                         ; 10      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_2_n_0_n|pipe[0][15]                                                                                                                         ; 10      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_2_n_0_n|pipe[0][17]                                                                                                                         ; 10      ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_2_n_0_n|pipe[0][17]                                                                                                                         ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                        ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                  ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                  ; 9       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                          ; 9       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_15_n|data_reg[0]                                                                                                                                    ; 9       ;
; bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|Selector4~1                                                                                                                             ; 9       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|Selector4~1                                                                                                                       ; 9       ;
; lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|Selector4~1                                                                                                                             ; 9       ;
; lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|Selector4~1                                                                                                                             ; 9       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|Equal9~0                                                                              ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]                                                                                                                                         ; 8       ;
; bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|data_take                                                                                                                               ; 8       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|data_take                                                                                                                         ; 8       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|lc_store_cen:Udin|q[6]~0                                                                                                                                              ; 8       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|lc_store_cen:Udin|q[1]~0                                                                                                                                      ; 8       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_15_n|data_reg[4]                                                                                                                                    ; 8       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_9_n|data_reg[4]                                                                                                                                     ; 8       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_15_n|data_reg[1]                                                                                                                                    ; 8       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_9_n|data_reg[0]                                                                                                                                     ; 8       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_14_n|data_reg[8]                                                                                                                            ; 8       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_12_n|data_reg[4]                                                                                                                            ; 8       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_8_n|data_reg[5]                                                                                                                             ; 8       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_8_n|data_reg[4]                                                                                                                             ; 8       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_4_n|data_reg[4]                                                                                                                             ; 8       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_2_n|data_reg[4]                                                                                                                             ; 8       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_12_n|data_reg[0]                                                                                                                            ; 8       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_8_n|data_reg[1]                                                                                                                             ; 8       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_8_n|data_reg[0]                                                                                                                             ; 8       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_4_n|data_reg[0]                                                                                                                             ; 8       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_2_n|data_reg[0]                                                                                                                             ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_6_sym_add|res[0]                                                                                                                                           ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_5_sym_add|res[0]                                                                                                                                           ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_6_sym_add|res[1]                                                                                                                                           ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_5_sym_add|res[1]                                                                                                                                           ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_6_sym_add|res[2]                                                                                                                                           ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_5_sym_add|res[2]                                                                                                                                           ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_6_sym_add|res[3]                                                                                                                                           ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_5_sym_add|res[3]                                                                                                                                           ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_6_sym_add|res[4]                                                                                                                                           ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_5_sym_add|res[4]                                                                                                                                           ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_6_sym_add|res[5]                                                                                                                                           ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_5_sym_add|res[5]                                                                                                                                           ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_6_sym_add|res[6]                                                                                                                                           ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_5_sym_add|res[6]                                                                                                                                           ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_6_sym_add|res[7]                                                                                                                                           ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_5_sym_add|res[7]                                                                                                                                           ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_6_sym_add|res[8]                                                                                                                                           ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_5_sym_add|res[8]                                                                                                                                           ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_6_sym_add|res[9]                                                                                                                                           ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_5_sym_add|res[9]                                                                                                                                           ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_6_sym_add|res[10]                                                                                                                                          ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_5_sym_add|res[10]                                                                                                                                          ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_6_sym_add|res[11]                                                                                                                                          ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_5_sym_add|res[11]                                                                                                                                          ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_6_sym_add|res[12]                                                                                                                                          ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_5_sym_add|res[12]                                                                                                                                          ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_6_sym_add|res[13]                                                                                                                                          ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_5_sym_add|res[13]                                                                                                                                          ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_6_sym_add|res[14]                                                                                                                                          ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_5_sym_add|res[14]                                                                                                                                          ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_6_sym_add|res[15]                                                                                                                                          ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_5_sym_add|res[15]                                                                                                                                          ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_8_sym_add|res[0]                                                                                                                                           ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_8_sym_add|res[1]                                                                                                                                           ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_8_sym_add|res[2]                                                                                                                                           ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_8_sym_add|res[3]                                                                                                                                           ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_8_sym_add|res[4]                                                                                                                                           ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_8_sym_add|res[5]                                                                                                                                           ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_8_sym_add|res[6]                                                                                                                                           ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_8_sym_add|res[7]                                                                                                                                           ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_8_sym_add|res[8]                                                                                                                                           ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_8_sym_add|res[9]                                                                                                                                           ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_8_sym_add|res[10]                                                                                                                                          ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_8_sym_add|res[11]                                                                                                                                          ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_8_sym_add|res[12]                                                                                                                                          ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_8_sym_add|res[13]                                                                                                                                          ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_8_sym_add|res[14]                                                                                                                                          ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_8_sym_add|res[15]                                                                                                                                          ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_6_sym_add|res[0]                                                                                                                                           ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_5_sym_add|res[0]                                                                                                                                           ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_6_sym_add|res[1]                                                                                                                                           ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_5_sym_add|res[1]                                                                                                                                           ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_6_sym_add|res[2]                                                                                                                                           ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_5_sym_add|res[2]                                                                                                                                           ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_6_sym_add|res[3]                                                                                                                                           ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_5_sym_add|res[3]                                                                                                                                           ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_6_sym_add|res[4]                                                                                                                                           ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_5_sym_add|res[4]                                                                                                                                           ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_6_sym_add|res[5]                                                                                                                                           ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_5_sym_add|res[5]                                                                                                                                           ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_6_sym_add|res[6]                                                                                                                                           ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_5_sym_add|res[6]                                                                                                                                           ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_6_sym_add|res[7]                                                                                                                                           ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_5_sym_add|res[7]                                                                                                                                           ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_6_sym_add|res[8]                                                                                                                                           ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_5_sym_add|res[8]                                                                                                                                           ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_6_sym_add|res[9]                                                                                                                                           ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_5_sym_add|res[9]                                                                                                                                           ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_6_sym_add|res[10]                                                                                                                                          ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_5_sym_add|res[10]                                                                                                                                          ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_6_sym_add|res[11]                                                                                                                                          ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_5_sym_add|res[11]                                                                                                                                          ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_6_sym_add|res[12]                                                                                                                                          ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_5_sym_add|res[12]                                                                                                                                          ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_6_sym_add|res[13]                                                                                                                                          ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_5_sym_add|res[13]                                                                                                                                          ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_6_sym_add|res[14]                                                                                                                                          ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_5_sym_add|res[14]                                                                                                                                          ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_6_sym_add|res[15]                                                                                                                                          ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_5_sym_add|res[15]                                                                                                                                          ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_8_sym_add|res[0]                                                                                                                                           ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_8_sym_add|res[1]                                                                                                                                           ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_8_sym_add|res[2]                                                                                                                                           ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_8_sym_add|res[3]                                                                                                                                           ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_8_sym_add|res[4]                                                                                                                                           ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_8_sym_add|res[5]                                                                                                                                           ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_8_sym_add|res[6]                                                                                                                                           ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_8_sym_add|res[7]                                                                                                                                           ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_8_sym_add|res[8]                                                                                                                                           ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_8_sym_add|res[9]                                                                                                                                           ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_8_sym_add|res[10]                                                                                                                                          ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_8_sym_add|res[11]                                                                                                                                          ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_8_sym_add|res[12]                                                                                                                                          ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_8_sym_add|res[13]                                                                                                                                          ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_8_sym_add|res[14]                                                                                                                                          ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_8_sym_add|res[15]                                                                                                                                          ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_6_sym_add|res[16]                                                                                                                                          ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_10_sym_add|res[16]                                                                                                                                         ; 8       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_8_sym_add|res[16]                                                                                                                                          ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_6_sym_add|res[16]                                                                                                                                          ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_10_sym_add|res[16]                                                                                                                                         ; 8       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_8_sym_add|res[16]                                                                                                                                          ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                               ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                  ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[0]                                                                                                                                         ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[2]                                                                                                                                         ; 7       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_15_n|data_reg[7]                                                                                                                                    ; 7       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_15_n|data_reg[5]                                                                                                                                    ; 7       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_9_n|data_reg[5]                                                                                                                                     ; 7       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_13_n|data_reg[4]                                                                                                                                    ; 7       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_11_n|data_reg[4]                                                                                                                                    ; 7       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_15_n|data_reg[2]                                                                                                                                    ; 7       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_9_n|data_reg[1]                                                                                                                                     ; 7       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_13_n|data_reg[0]                                                                                                                                    ; 7       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_11_n|data_reg[0]                                                                                                                                    ; 7       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_12_n|data_reg[5]                                                                                                                            ; 7       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_8_n|data_reg[6]                                                                                                                             ; 7       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_4_n|data_reg[5]                                                                                                                             ; 7       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_2_n|data_reg[5]                                                                                                                             ; 7       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_12_n|data_reg[1]                                                                                                                            ; 7       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_8_n|data_reg[2]                                                                                                                             ; 7       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_4_n|data_reg[1]                                                                                                                             ; 7       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_2_n|data_reg[1]                                                                                                                             ; 7       ;
; bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|sink_stall_int~0                                                                                                                        ; 7       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|sink_stall_int~0                                                                                                                  ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_7_n|pipe[0][22]                                                                                                                         ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_7_n|pipe[0][22]                                                                                                                         ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_0_n|pipe[0][8]                                                                                                                          ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_1_n|pipe[0][10]                                                                                                                         ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_2_n|pipe[0][12]                                                                                                                         ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_3_n|pipe[0][14]                                                                                                                         ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_4_n|pipe[0][10]                                                                                                                         ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_5_n|pipe[0][12]                                                                                                                         ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_6_n|pipe[0][14]                                                                                                                         ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_0_n|pipe[0][8]                                                                                                                          ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_1_n|pipe[0][10]                                                                                                                         ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_2_n|pipe[0][12]                                                                                                                         ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_3_n|pipe[0][14]                                                                                                                         ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_4_n|pipe[0][10]                                                                                                                         ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_5_n|pipe[0][12]                                                                                                                         ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_6_n|pipe[0][14]                                                                                                                         ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|sink_stall_int~0                                                                                                                        ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|sink_stall_int~0                                                                                                                        ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_7_sym_add|res[0]                                                                                                                                           ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_7_sym_add|res[1]                                                                                                                                           ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_7_sym_add|res[2]                                                                                                                                           ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_7_sym_add|res[3]                                                                                                                                           ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_7_sym_add|res[4]                                                                                                                                           ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_7_sym_add|res[5]                                                                                                                                           ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_7_sym_add|res[6]                                                                                                                                           ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_7_sym_add|res[7]                                                                                                                                           ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_7_sym_add|res[8]                                                                                                                                           ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_7_sym_add|res[9]                                                                                                                                           ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_7_sym_add|res[10]                                                                                                                                          ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_7_sym_add|res[11]                                                                                                                                          ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_7_sym_add|res[12]                                                                                                                                          ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_7_sym_add|res[13]                                                                                                                                          ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_7_sym_add|res[14]                                                                                                                                          ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_7_sym_add|res[15]                                                                                                                                          ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_10_sym_add|res[0]                                                                                                                                          ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_10_sym_add|res[1]                                                                                                                                          ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_9_sym_add|res[0]                                                                                                                                           ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_9_sym_add|res[1]                                                                                                                                           ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_10_sym_add|res[2]                                                                                                                                          ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_10_sym_add|res[3]                                                                                                                                          ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_9_sym_add|res[2]                                                                                                                                           ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_9_sym_add|res[3]                                                                                                                                           ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_10_sym_add|res[4]                                                                                                                                          ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_10_sym_add|res[5]                                                                                                                                          ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_9_sym_add|res[4]                                                                                                                                           ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_9_sym_add|res[5]                                                                                                                                           ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_10_sym_add|res[6]                                                                                                                                          ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_10_sym_add|res[7]                                                                                                                                          ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_9_sym_add|res[6]                                                                                                                                           ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_9_sym_add|res[7]                                                                                                                                           ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_10_sym_add|res[8]                                                                                                                                          ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_10_sym_add|res[9]                                                                                                                                          ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_9_sym_add|res[8]                                                                                                                                           ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_9_sym_add|res[9]                                                                                                                                           ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_10_sym_add|res[10]                                                                                                                                         ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_10_sym_add|res[11]                                                                                                                                         ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_9_sym_add|res[10]                                                                                                                                          ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_9_sym_add|res[11]                                                                                                                                          ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_10_sym_add|res[12]                                                                                                                                         ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_10_sym_add|res[13]                                                                                                                                         ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_9_sym_add|res[12]                                                                                                                                          ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_9_sym_add|res[13]                                                                                                                                          ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_10_sym_add|res[14]                                                                                                                                         ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_10_sym_add|res[15]                                                                                                                                         ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_9_sym_add|res[14]                                                                                                                                          ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_9_sym_add|res[15]                                                                                                                                          ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_7_sym_add|res[0]                                                                                                                                           ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_7_sym_add|res[1]                                                                                                                                           ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_7_sym_add|res[2]                                                                                                                                           ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_7_sym_add|res[3]                                                                                                                                           ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_7_sym_add|res[4]                                                                                                                                           ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_7_sym_add|res[5]                                                                                                                                           ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_7_sym_add|res[6]                                                                                                                                           ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_7_sym_add|res[7]                                                                                                                                           ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_7_sym_add|res[8]                                                                                                                                           ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_7_sym_add|res[9]                                                                                                                                           ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_7_sym_add|res[10]                                                                                                                                          ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_7_sym_add|res[11]                                                                                                                                          ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_7_sym_add|res[12]                                                                                                                                          ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_7_sym_add|res[13]                                                                                                                                          ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_7_sym_add|res[14]                                                                                                                                          ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_7_sym_add|res[15]                                                                                                                                          ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_10_sym_add|res[0]                                                                                                                                          ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_10_sym_add|res[1]                                                                                                                                          ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_9_sym_add|res[0]                                                                                                                                           ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_9_sym_add|res[1]                                                                                                                                           ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_10_sym_add|res[2]                                                                                                                                          ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_10_sym_add|res[3]                                                                                                                                          ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_9_sym_add|res[2]                                                                                                                                           ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_9_sym_add|res[3]                                                                                                                                           ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_10_sym_add|res[4]                                                                                                                                          ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_10_sym_add|res[5]                                                                                                                                          ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_9_sym_add|res[4]                                                                                                                                           ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_9_sym_add|res[5]                                                                                                                                           ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_10_sym_add|res[6]                                                                                                                                          ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_10_sym_add|res[7]                                                                                                                                          ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_9_sym_add|res[6]                                                                                                                                           ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_9_sym_add|res[7]                                                                                                                                           ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_10_sym_add|res[8]                                                                                                                                          ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_10_sym_add|res[9]                                                                                                                                          ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_9_sym_add|res[8]                                                                                                                                           ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_9_sym_add|res[9]                                                                                                                                           ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_10_sym_add|res[10]                                                                                                                                         ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_10_sym_add|res[11]                                                                                                                                         ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_9_sym_add|res[10]                                                                                                                                          ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_9_sym_add|res[11]                                                                                                                                          ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_10_sym_add|res[12]                                                                                                                                         ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_10_sym_add|res[13]                                                                                                                                         ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_9_sym_add|res[12]                                                                                                                                          ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_9_sym_add|res[13]                                                                                                                                          ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_10_sym_add|res[14]                                                                                                                                         ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_10_sym_add|res[15]                                                                                                                                         ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_9_sym_add|res[14]                                                                                                                                          ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_9_sym_add|res[15]                                                                                                                                          ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_5_sym_add|res[16]                                                                                                                                          ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_7_sym_add|res[16]                                                                                                                                          ; 7       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_9_sym_add|res[16]                                                                                                                                          ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_5_sym_add|res[16]                                                                                                                                          ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_7_sym_add|res[16]                                                                                                                                          ; 7       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_9_sym_add|res[16]                                                                                                                                          ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                   ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[6]                                                                                                                                         ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[4]                                                                                                                                         ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[0]                                                                           ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[1]                                                                                                                                         ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[3]                                                                                                                                         ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[4]                                                                                                                                         ; 6       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_13_n|data_reg[8]                                                                                                                                    ; 6       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_13_n|data_reg[6]                                                                                                                                    ; 6       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_15_n|data_reg[6]                                                                                                                                    ; 6       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_9_n|data_reg[6]                                                                                                                                     ; 6       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_11_n|data_reg[6]                                                                                                                                    ; 6       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_7_n|data_reg[6]                                                                                                                                     ; 6       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_13_n|data_reg[5]                                                                                                                                    ; 6       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_11_n|data_reg[5]                                                                                                                                    ; 6       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_7_n|data_reg[5]                                                                                                                                     ; 6       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_7_n|data_reg[4]                                                                                                                                     ; 6       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_15_n|data_reg[3]                                                                                                                                    ; 6       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_13_n|data_reg[2]                                                                                                                                    ; 6       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_9_n|data_reg[2]                                                                                                                                     ; 6       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_11_n|data_reg[2]                                                                                                                                    ; 6       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_7_n|data_reg[2]                                                                                                                                     ; 6       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_13_n|data_reg[1]                                                                                                                                    ; 6       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_11_n|data_reg[1]                                                                                                                                    ; 6       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_7_n|data_reg[1]                                                                                                                                     ; 6       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_7_n|data_reg[0]                                                                                                                                     ; 6       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_12_n|data_reg[6]                                                                                                                            ; 6       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_8_n|data_reg[7]                                                                                                                             ; 6       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_10_n|data_reg[4]                                                                                                                            ; 6       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_4_n|data_reg[6]                                                                                                                             ; 6       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_2_n|data_reg[6]                                                                                                                             ; 6       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_6_n|data_reg[4]                                                                                                                             ; 6       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_14_n|data_reg[4]                                                                                                                            ; 6       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_12_n|data_reg[2]                                                                                                                            ; 6       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_8_n|data_reg[3]                                                                                                                             ; 6       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_10_n|data_reg[0]                                                                                                                            ; 6       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_4_n|data_reg[2]                                                                                                                             ; 6       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_2_n|data_reg[2]                                                                                                                             ; 6       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_6_n|data_reg[0]                                                                                                                             ; 6       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_14_n|data_reg[0]                                                                                                                            ; 6       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|sadd_reg_top_cen:Uaddl_2_n_0_n|ain_reg[10]                                                                                                                            ; 6       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_1_n_0_n|pipe[0][10]                                                                                                                         ; 6       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_1_n_2_n|pipe[0][18]                                                                                                                         ; 6       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_1_n_0_n|pipe[0][12]                                                                                                                         ; 6       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_1_n_2_n|pipe[0][20]                                                                                                                         ; 6       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_1_n_0_n|pipe[0][12]                                                                                                                         ; 6       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_1_n_2_n|pipe[0][20]                                                                                                                         ; 6       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_1_n_0_n|pipe[0][10]                                                                                                                         ; 6       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_1_n_2_n|pipe[0][18]                                                                                                                         ; 6       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_1_n_0_n|pipe[0][12]                                                                                                                         ; 6       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_1_n_2_n|pipe[0][20]                                                                                                                         ; 6       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_1_n_0_n|pipe[0][12]                                                                                                                         ; 6       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_1_n_2_n|pipe[0][20]                                                                                                                         ; 6       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_3_sym_add|res[16]                                                                                                                                          ; 6       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_3_sym_add|res[16]                                                                                                                                          ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~23                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~22                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~16                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~15                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                            ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[7]                                                                                                                                         ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[5]                                                                                                                                         ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[9]                                                                                                                                         ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[2]                                                                                                                                         ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~1                                                                                                                                       ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[10]                                                                          ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[1]                                                                           ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[4]                                                                           ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[7]                                                                           ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl|stall_reg~0                                                                                                                  ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl|stall_reg~0                                                                                                                  ; 5       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_13_n|lpm_mult:Mult0|multcore:mult_core|romout[0][11]~4                                                                                              ; 5       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_11_n|lpm_mult:Mult0|multcore:mult_core|romout[0][10]~4                                                                                              ; 5       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_11_n|data_reg[8]                                                                                                                                    ; 5       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_13_n|data_reg[7]                                                                                                                                    ; 5       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_9_n|lpm_mult:Mult0|multcore:mult_core|romout[0][7]~9                                                                                                ; 5       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_9_n|data_reg[7]                                                                                                                                     ; 5       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_11_n|data_reg[7]                                                                                                                                    ; 5       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_7_n|data_reg[7]                                                                                                                                     ; 5       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_13_n|data_reg[3]                                                                                                                                    ; 5       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_9_n|data_reg[3]                                                                                                                                     ; 5       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_11_n|data_reg[3]                                                                                                                                    ; 5       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_7_n|data_reg[3]                                                                                                                                     ; 5       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_14_n|lpm_mult:Mult0|multcore:mult_core|romout[0][12]~3                                                                                      ; 5       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_10_n|data_reg[8]                                                                                                                            ; 5       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_10_n|data_reg[7]                                                                                                                            ; 5       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_12_n|lpm_mult:Mult0|multcore:mult_core|romout[0][8]~9                                                                                       ; 5       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_12_n|data_reg[7]                                                                                                                            ; 5       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_10_n|data_reg[5]                                                                                                                            ; 5       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_4_n|lpm_mult:Mult0|multcore:mult_core|romout[0][7]~9                                                                                        ; 5       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_4_n|data_reg[7]                                                                                                                             ; 5       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_2_n|lpm_mult:Mult0|multcore:mult_core|romout[0][7]~9                                                                                        ; 5       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_2_n|data_reg[7]                                                                                                                             ; 5       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_6_n|data_reg[5]                                                                                                                             ; 5       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_14_n|data_reg[5]                                                                                                                            ; 5       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_10_n|data_reg[3]                                                                                                                            ; 5       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_12_n|data_reg[3]                                                                                                                            ; 5       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_10_n|data_reg[1]                                                                                                                            ; 5       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_4_n|data_reg[3]                                                                                                                             ; 5       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_2_n|data_reg[3]                                                                                                                             ; 5       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_6_n|data_reg[1]                                                                                                                             ; 5       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_14_n|data_reg[1]                                                                                                                            ; 5       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mac_tl:Umtl_9_n|neinyesfmd~12                                                                                                                                         ; 5       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mac_tl:Umtl_12_n|neinyesfmd~13                                                                                                                                ; 5       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mac_tl:Umtl_0_n|neinyesfmd~9                                                                                                                                  ; 5       ;
; bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|Selector4~0                                                                                                                             ; 5       ;
; bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|sink_out_state.empty_and_ready                                                                                                          ; 5       ;
; bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|cntr_ao7:usedw_counter|counter_reg_bit[0]       ; 5       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|Selector4~0                                                                                                                       ; 5       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|sink_out_state.empty_and_ready                                                                                                    ; 5       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|cntr_ao7:usedw_counter|counter_reg_bit[0] ; 5       ;
; Delay8:u3|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_gmv:auto_generated|cntr_apf:cntr1|counter_reg_bit[0]                                                                                                  ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_0_pp|data_out[2]                                                                                                                                  ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_2_pp|data_out[2]                                                                                                                                  ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_4_pp|data_out[2]                                                                                                                                  ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_6_pp|data_out[2]                                                                                                                                  ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_8_pp|data_out[2]                                                                                                                                  ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_10_pp|data_out[2]                                                                                                                                 ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_12_pp|data_out[2]                                                                                                                                 ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_15_pp|data_out[2]                                                                                                                                 ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_14_pp|data_out[2]                                                                                                                                 ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_0_pp|data_out[2]                                                                                                                                  ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_2_pp|data_out[2]                                                                                                                                  ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_4_pp|data_out[2]                                                                                                                                  ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_6_pp|data_out[2]                                                                                                                                  ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_8_pp|data_out[2]                                                                                                                                  ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_10_pp|data_out[2]                                                                                                                                 ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_12_pp|data_out[2]                                                                                                                                 ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_15_pp|data_out[2]                                                                                                                                 ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_14_pp|data_out[2]                                                                                                                                 ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_16_pp|altshift_taps:data_out_rtl_0|shift_taps_rnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1]                                                ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_16_pp|altshift_taps:data_out_rtl_0|shift_taps_rnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0]                                                ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_16_pp|altshift_taps:data_out_rtl_0|shift_taps_rnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1]                                                ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_16_pp|altshift_taps:data_out_rtl_0|shift_taps_rnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0]                                                ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|Selector4~0                                                                                                                             ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|sink_out_state.empty_and_ready                                                                                                          ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_alh1:auto_generated|a_dpfifo_3091:dpfifo|cntr_ao7:usedw_counter|counter_reg_bit[0]       ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|par_ctrl:Uctrl|cnt[0]                                                                                                                                                 ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_4_n_0_n|altshift_taps:pipe_rtl_0|shift_taps_pnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1]                                            ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_4_n_0_n|altshift_taps:pipe_rtl_0|shift_taps_pnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0]                                            ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|Selector4~0                                                                                                                             ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|sink_out_state.empty_and_ready                                                                                                          ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_alh1:auto_generated|a_dpfifo_3091:dpfifo|cntr_ao7:usedw_counter|counter_reg_bit[0]       ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|par_ctrl:Uctrl|cnt[0]                                                                                                                                                 ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_4_n_0_n|altshift_taps:pipe_rtl_0|shift_taps_pnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1]                                            ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_4_n_0_n|altshift_taps:pipe_rtl_0|shift_taps_pnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0]                                            ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_2_sym_add|res[0]                                                                                                                                           ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_3_sym_add|res[0]                                                                                                                                           ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_2_sym_add|res[1]                                                                                                                                           ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_3_sym_add|res[1]                                                                                                                                           ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_2_sym_add|res[2]                                                                                                                                           ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_3_sym_add|res[2]                                                                                                                                           ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_2_sym_add|res[3]                                                                                                                                           ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_3_sym_add|res[3]                                                                                                                                           ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_2_sym_add|res[4]                                                                                                                                           ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_3_sym_add|res[4]                                                                                                                                           ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_2_sym_add|res[5]                                                                                                                                           ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_3_sym_add|res[5]                                                                                                                                           ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_2_sym_add|res[6]                                                                                                                                           ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_3_sym_add|res[6]                                                                                                                                           ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_2_sym_add|res[7]                                                                                                                                           ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_3_sym_add|res[7]                                                                                                                                           ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_2_sym_add|res[8]                                                                                                                                           ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_3_sym_add|res[8]                                                                                                                                           ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_2_sym_add|res[9]                                                                                                                                           ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_3_sym_add|res[9]                                                                                                                                           ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_2_sym_add|res[10]                                                                                                                                          ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_3_sym_add|res[10]                                                                                                                                          ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_2_sym_add|res[11]                                                                                                                                          ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_3_sym_add|res[11]                                                                                                                                          ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_2_sym_add|res[12]                                                                                                                                          ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_3_sym_add|res[12]                                                                                                                                          ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_2_sym_add|res[13]                                                                                                                                          ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_3_sym_add|res[13]                                                                                                                                          ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_2_sym_add|res[14]                                                                                                                                          ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_3_sym_add|res[14]                                                                                                                                          ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_2_sym_add|res[15]                                                                                                                                          ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_3_sym_add|res[15]                                                                                                                                          ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_4_sym_add|res[0]                                                                                                                                           ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_4_sym_add|res[1]                                                                                                                                           ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_4_sym_add|res[2]                                                                                                                                           ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_4_sym_add|res[3]                                                                                                                                           ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_4_sym_add|res[4]                                                                                                                                           ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_4_sym_add|res[5]                                                                                                                                           ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_4_sym_add|res[6]                                                                                                                                           ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_4_sym_add|res[7]                                                                                                                                           ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_4_sym_add|res[8]                                                                                                                                           ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_4_sym_add|res[9]                                                                                                                                           ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_4_sym_add|res[10]                                                                                                                                          ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_4_sym_add|res[11]                                                                                                                                          ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_4_sym_add|res[12]                                                                                                                                          ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_4_sym_add|res[13]                                                                                                                                          ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_4_sym_add|res[14]                                                                                                                                          ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_4_sym_add|res[15]                                                                                                                                          ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_11_sym_add|res[0]                                                                                                                                          ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_11_sym_add|res[1]                                                                                                                                          ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_11_sym_add|res[2]                                                                                                                                          ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_11_sym_add|res[3]                                                                                                                                          ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_11_sym_add|res[4]                                                                                                                                          ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_11_sym_add|res[5]                                                                                                                                          ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_11_sym_add|res[6]                                                                                                                                          ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_11_sym_add|res[7]                                                                                                                                          ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_11_sym_add|res[8]                                                                                                                                          ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_11_sym_add|res[9]                                                                                                                                          ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_11_sym_add|res[10]                                                                                                                                         ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_11_sym_add|res[11]                                                                                                                                         ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_11_sym_add|res[12]                                                                                                                                         ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_11_sym_add|res[13]                                                                                                                                         ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_11_sym_add|res[14]                                                                                                                                         ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_11_sym_add|res[15]                                                                                                                                         ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_2_sym_add|res[0]                                                                                                                                           ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_3_sym_add|res[0]                                                                                                                                           ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_2_sym_add|res[1]                                                                                                                                           ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_3_sym_add|res[1]                                                                                                                                           ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_2_sym_add|res[2]                                                                                                                                           ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_3_sym_add|res[2]                                                                                                                                           ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_2_sym_add|res[3]                                                                                                                                           ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_3_sym_add|res[3]                                                                                                                                           ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_2_sym_add|res[4]                                                                                                                                           ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_3_sym_add|res[4]                                                                                                                                           ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_2_sym_add|res[5]                                                                                                                                           ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_3_sym_add|res[5]                                                                                                                                           ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_2_sym_add|res[6]                                                                                                                                           ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_3_sym_add|res[6]                                                                                                                                           ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_2_sym_add|res[7]                                                                                                                                           ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_3_sym_add|res[7]                                                                                                                                           ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_2_sym_add|res[8]                                                                                                                                           ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_3_sym_add|res[8]                                                                                                                                           ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_2_sym_add|res[9]                                                                                                                                           ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_3_sym_add|res[9]                                                                                                                                           ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_2_sym_add|res[10]                                                                                                                                          ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_3_sym_add|res[10]                                                                                                                                          ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_2_sym_add|res[11]                                                                                                                                          ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_3_sym_add|res[11]                                                                                                                                          ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_2_sym_add|res[12]                                                                                                                                          ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_3_sym_add|res[12]                                                                                                                                          ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_2_sym_add|res[13]                                                                                                                                          ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_3_sym_add|res[13]                                                                                                                                          ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_2_sym_add|res[14]                                                                                                                                          ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_3_sym_add|res[14]                                                                                                                                          ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_2_sym_add|res[15]                                                                                                                                          ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_3_sym_add|res[15]                                                                                                                                          ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_4_sym_add|res[0]                                                                                                                                           ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_4_sym_add|res[1]                                                                                                                                           ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_4_sym_add|res[2]                                                                                                                                           ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_4_sym_add|res[3]                                                                                                                                           ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_4_sym_add|res[4]                                                                                                                                           ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_4_sym_add|res[5]                                                                                                                                           ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_4_sym_add|res[6]                                                                                                                                           ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_4_sym_add|res[7]                                                                                                                                           ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_4_sym_add|res[8]                                                                                                                                           ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_4_sym_add|res[9]                                                                                                                                           ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_4_sym_add|res[10]                                                                                                                                          ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_4_sym_add|res[11]                                                                                                                                          ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_4_sym_add|res[12]                                                                                                                                          ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_4_sym_add|res[13]                                                                                                                                          ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_4_sym_add|res[14]                                                                                                                                          ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_4_sym_add|res[15]                                                                                                                                          ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_11_sym_add|res[0]                                                                                                                                          ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_11_sym_add|res[1]                                                                                                                                          ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_11_sym_add|res[2]                                                                                                                                          ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_11_sym_add|res[3]                                                                                                                                          ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_11_sym_add|res[4]                                                                                                                                          ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_11_sym_add|res[5]                                                                                                                                          ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_11_sym_add|res[6]                                                                                                                                          ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_11_sym_add|res[7]                                                                                                                                          ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_11_sym_add|res[8]                                                                                                                                          ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_11_sym_add|res[9]                                                                                                                                          ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_11_sym_add|res[10]                                                                                                                                         ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_11_sym_add|res[11]                                                                                                                                         ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_11_sym_add|res[12]                                                                                                                                         ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_11_sym_add|res[13]                                                                                                                                         ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_11_sym_add|res[14]                                                                                                                                         ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_11_sym_add|res[15]                                                                                                                                         ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_2_sym_add|res[16]                                                                                                                                          ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_1_sym_add|res[16]                                                                                                                                          ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_4_sym_add|res[16]                                                                                                                                          ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_11_sym_add|res[16]                                                                                                                                         ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_2_sym_add|res[16]                                                                                                                                          ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_1_sym_add|res[16]                                                                                                                                          ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_4_sym_add|res[16]                                                                                                                                          ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_11_sym_add|res[16]                                                                                                                                         ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_16_pp|altshift_taps:data_out_rtl_0|shift_taps_rnm:auto_generated|altsyncram_2e81:altsyncram2|ram_block3a19                                        ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_16_pp|altshift_taps:data_out_rtl_0|shift_taps_rnm:auto_generated|altsyncram_2e81:altsyncram2|ram_block3a27                                        ; 5       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_16_pp|altshift_taps:data_out_rtl_0|shift_taps_rnm:auto_generated|altsyncram_2e81:altsyncram2|ram_block3a33                                        ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_16_pp|altshift_taps:data_out_rtl_0|shift_taps_rnm:auto_generated|altsyncram_2e81:altsyncram2|ram_block3a19                                        ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_16_pp|altshift_taps:data_out_rtl_0|shift_taps_rnm:auto_generated|altsyncram_2e81:altsyncram2|ram_block3a27                                        ; 5       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_16_pp|altshift_taps:data_out_rtl_0|shift_taps_rnm:auto_generated|altsyncram_2e81:altsyncram2|ram_block3a33                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~13                                                                                                              ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                   ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                             ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                   ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                 ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]~13                                                                                                                              ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~3                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                            ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                            ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                            ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|Equal3~0                                                                                                                                            ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[8]                                                                                                                                         ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[10]                                                                                                                                        ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[3]                                                                                                                                         ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|Equal6~0                                                                              ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|Equal3~0                                                                              ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                           ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                           ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[11]                                                                          ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[14]                                                                          ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[2]                                                                           ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[5]                                                                           ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[8]                                                                           ; 4       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_15_n|lpm_mult:Mult0|multcore:mult_core|romout[1][3]~6                                                                                               ; 4       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_7_n|data_reg[8]                                                                                                                                     ; 4       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mlu_inf_2reg:Umlu_15_n|lpm_mult:Mult0|multcore:mult_core|romout[0][4]~2                                                                                               ; 4       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_8_n|data_reg[8]                                                                                                                             ; 4       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_10_n|data_reg[6]                                                                                                                            ; 4       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_6_n|data_reg[6]                                                                                                                             ; 4       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_14_n|data_reg[6]                                                                                                                            ; 4       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_10_n|data_reg[2]                                                                                                                            ; 4       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_6_n|data_reg[2]                                                                                                                             ; 4       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_14_n|data_reg[2]                                                                                                                            ; 4       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mac_tl:Umtl_5_n|neinyesfmd~11                                                                                                                                         ; 4       ;
; bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|cntr_ao7:usedw_counter|counter_reg_bit[2]       ; 4       ;
; bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|cntr_ao7:usedw_counter|counter_reg_bit[1]       ; 4       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|cntr_ao7:usedw_counter|counter_reg_bit[2] ; 4       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|cntr_ao7:usedw_counter|counter_reg_bit[1] ; 4       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|scv_ctrl:ctrl|dly_p[8]                                                                                                                                                ; 4       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|scv_ctrl:ctrl|dly_p[8]                                                                                                                                        ; 4       ;
; bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|sink_start                                                                                                                              ; 4       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|sink_start                                                                                                                        ; 4       ;
; bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl|sink_stall_reg                                                                                                               ; 4       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl|sink_stall_reg                                                                                                         ; 4       ;
; Delay8:u3|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_gmv:auto_generated|cntr_apf:cntr1|counter_reg_bit[2]                                                                                                  ; 4       ;
; Delay8:u3|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_gmv:auto_generated|cntr_apf:cntr1|counter_reg_bit[1]                                                                                                  ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_1_pp|data_out[2]                                                                                                                                  ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_3_pp|data_out[2]                                                                                                                                  ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_5_pp|data_out[2]                                                                                                                                  ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_7_pp|data_out[2]                                                                                                                                  ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_9_pp|data_out[2]                                                                                                                                  ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_11_pp|data_out[2]                                                                                                                                 ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_13_pp|data_out[2]                                                                                                                                 ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_1_pp|data_out[2]                                                                                                                                  ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_3_pp|data_out[2]                                                                                                                                  ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_5_pp|data_out[2]                                                                                                                                  ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_7_pp|data_out[2]                                                                                                                                  ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_9_pp|data_out[2]                                                                                                                                  ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_11_pp|data_out[2]                                                                                                                                 ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur4_n_13_pp|data_out[2]                                                                                                                                 ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_3_n_1_n|pipe[0][16]                                                                                                                         ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_3_n_1_n|pipe[0][16]                                                                                                                         ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_alh1:auto_generated|a_dpfifo_3091:dpfifo|cntr_ao7:usedw_counter|counter_reg_bit[2]       ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_alh1:auto_generated|a_dpfifo_3091:dpfifo|cntr_ao7:usedw_counter|counter_reg_bit[1]       ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_alh1:auto_generated|a_dpfifo_3091:dpfifo|cntr_ao7:usedw_counter|counter_reg_bit[2]       ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_alh1:auto_generated|a_dpfifo_3091:dpfifo|cntr_ao7:usedw_counter|counter_reg_bit[1]       ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|par_ctrl:Uctrl|cnt[2]                                                                                                                                                 ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|par_ctrl:Uctrl|cnt[2]                                                                                                                                                 ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|sink_start                                                                                                                              ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|sink_start                                                                                                                              ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl|sink_stall_reg                                                                                                               ; 4       ;
; BitSync:u8|monostable:u4|start                                                                                                                                                                                   ; 4       ;
; BitSync:u8|differpd:u3|pdbef                                                                                                                                                                                     ; 4       ;
; BitSync:u8|monostable:u5|start                                                                                                                                                                                   ; 4       ;
; BitSync:u8|differpd:u3|pdaft                                                                                                                                                                                     ; 4       ;
; BitSync:u8|clktrans:u2|c[0]                                                                                                                                                                                      ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_controller_fir_121:intf_ctrl|sink_stall_reg                                                                                                               ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_source_fir_121:source|at_source_data[27]                                                                                                                  ; 4       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|sadd_reg_top_cen:Uaddl_3_n_0_n|ain_reg[14]                                                                                                                    ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_0_sym_add|res[0]                                                                                                                                           ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_0_sym_add|res[1]                                                                                                                                           ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_0_sym_add|res[2]                                                                                                                                           ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_0_sym_add|res[3]                                                                                                                                           ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_0_sym_add|res[4]                                                                                                                                           ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_0_sym_add|res[5]                                                                                                                                           ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_0_sym_add|res[6]                                                                                                                                           ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_0_sym_add|res[7]                                                                                                                                           ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_0_sym_add|res[8]                                                                                                                                           ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_0_sym_add|res[9]                                                                                                                                           ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_0_sym_add|res[10]                                                                                                                                          ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_0_sym_add|res[11]                                                                                                                                          ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_0_sym_add|res[12]                                                                                                                                          ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_0_sym_add|res[13]                                                                                                                                          ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_0_sym_add|res[14]                                                                                                                                          ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_0_sym_add|res[15]                                                                                                                                          ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_0_sym_add|res[0]                                                                                                                                           ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_0_sym_add|res[1]                                                                                                                                           ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_0_sym_add|res[2]                                                                                                                                           ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_0_sym_add|res[3]                                                                                                                                           ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_0_sym_add|res[4]                                                                                                                                           ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_0_sym_add|res[5]                                                                                                                                           ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_0_sym_add|res[6]                                                                                                                                           ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_0_sym_add|res[7]                                                                                                                                           ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_0_sym_add|res[8]                                                                                                                                           ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_0_sym_add|res[9]                                                                                                                                           ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_0_sym_add|res[10]                                                                                                                                          ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_0_sym_add|res[11]                                                                                                                                          ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_0_sym_add|res[12]                                                                                                                                          ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_0_sym_add|res[13]                                                                                                                                          ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_0_sym_add|res[14]                                                                                                                                          ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_0_sym_add|res[15]                                                                                                                                          ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_0_n|pipe[0][8]                                                                                                                          ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_2_n|pipe[0][11]                                                                                                                         ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_4_n|pipe[0][15]                                                                                                                         ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_6_n|pipe[0][19]                                                                                                                         ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_0_n|pipe[0][9]                                                                                                                          ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_2_n|pipe[0][13]                                                                                                                         ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_4_n|pipe[0][17]                                                                                                                         ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_6_n|pipe[0][21]                                                                                                                         ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_0_n|pipe[0][9]                                                                                                                          ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_2_n|pipe[0][13]                                                                                                                         ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_4_n|pipe[0][17]                                                                                                                         ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_6_n|pipe[0][21]                                                                                                                         ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_0_n|pipe[0][8]                                                                                                                          ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_2_n|pipe[0][11]                                                                                                                         ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_4_n|pipe[0][15]                                                                                                                         ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_6_n|pipe[0][19]                                                                                                                         ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_0_n|pipe[0][9]                                                                                                                          ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_2_n|pipe[0][13]                                                                                                                         ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_4_n|pipe[0][17]                                                                                                                         ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_6_n|pipe[0][21]                                                                                                                         ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_0_n|pipe[0][9]                                                                                                                          ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_2_n|pipe[0][13]                                                                                                                         ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_4_n|pipe[0][17]                                                                                                                         ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_6_n|pipe[0][21]                                                                                                                         ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_0_sym_add|res[16]                                                                                                                                          ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_cen:U_0_sym_add|res[16]                                                                                                                                          ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|par_ctrl:Uctrl|rdy_to_ld                                                                                                                                              ; 4       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|par_ctrl:Uctrl|cnt[1]                                                                                                                                                 ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|par_ctrl:Uctrl|rdy_to_ld                                                                                                                                              ; 4       ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|par_ctrl:Uctrl|cnt[1]                                                                                                                                                 ; 4       ;
; ~QIC_CREATED_GND~I                                                                                                                                                                                               ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                               ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~2                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                    ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~8                                                                                                                                  ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                          ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                 ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                 ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                 ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                 ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|Equal8~0                                                                                                                                            ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|Equal5~0                                                                                                                                            ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[11]                                                                                                                                        ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|Equal0~1                                                                              ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|Equal0~0                                                                              ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|Equal0~0                                                                                                                                            ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|AMGP4450                                                                                                                                                              ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[15]                                                                          ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[13]                                                                          ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[12]                                                                          ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[17]                                                                          ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[3]                                                                           ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[6]                                                                           ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[9]                                                                           ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[18]                                                                          ; 3       ;
; bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|rd_ptr_lsb                                      ; 3       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|rd_ptr_lsb                                ; 3       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_5_ch_0_n|data_out[7]                                                                                                                                 ; 3       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_25_ch_0_n|data_out[7]                                                                                                                                ; 3       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_13_ch_0_n|data_out[7]                                                                                                                                ; 3       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_17_ch_0_n|data_out[7]                                                                                                                                ; 3       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_9_ch_0_n|data_out[7]                                                                                                                                 ; 3       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_21_ch_0_n|data_out[7]                                                                                                                                ; 3       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_11_ch_0_n|data_out[7]                                                                                                                                ; 3       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_19_ch_0_n|data_out[7]                                                                                                                                ; 3       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_7_ch_0_n|data_out[7]                                                                                                                                 ; 3       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_23_ch_0_n|data_out[7]                                                                                                                                ; 3       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_1_ch_0_n|data_out[7]                                                                                                                                 ; 3       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_3_ch_0_n|data_out[7]                                                                                                                                 ; 3       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|tdl_da_lc:tdl_ff_27_ch_0_n|data_out[7]                                                                                                                                ; 3       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_10_ch_0_n|data_out[7]                                                                                                                        ; 3       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_20_ch_0_n|data_out[7]                                                                                                                        ; 3       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_12_ch_0_n|data_out[7]                                                                                                                        ; 3       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_18_ch_0_n|data_out[7]                                                                                                                        ; 3       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_6_ch_0_n|data_out[7]                                                                                                                         ; 3       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_24_ch_0_n|data_out[7]                                                                                                                        ; 3       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_14_ch_0_n|data_out[7]                                                                                                                        ; 3       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_16_ch_0_n|data_out[7]                                                                                                                        ; 3       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_8_ch_0_n|data_out[7]                                                                                                                         ; 3       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_22_ch_0_n|data_out[7]                                                                                                                        ; 3       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_4_ch_0_n|data_out[7]                                                                                                                         ; 3       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_26_ch_0_n|data_out[7]                                                                                                                        ; 3       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_0_ch_0_n|data_out[7]                                                                                                                         ; 3       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_2_ch_0_n|data_out[7]                                                                                                                         ; 3       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|tdl_da_lc:tdl_ff_28_ch_0_n|data_out[7]                                                                                                                        ; 3       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_6_n|data_reg[8]                                                                                                                             ; 3       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_6_n|data_reg[7]                                                                                                                             ; 3       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_14_n|data_reg[7]                                                                                                                            ; 3       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_6_n|data_reg[3]                                                                                                                             ; 3       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mlu_inf_2reg:Umlu_14_n|data_reg[3]                                                                                                                            ; 3       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|mac_tl:Umtl_3_n|neinyesfmd~8                                                                                                                                          ; 3       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|mac_tl:Umtl_8_n|neinyesfmd~14                                                                                                                                 ; 3       ;
; bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|_~1                                             ; 3       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|_~1                                       ; 3       ;
; bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|usedw_is_0_dff                                  ; 3       ;
; bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|usedw_is_1_dff                                  ; 3       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|usedw_is_0_dff                            ; 3       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|usedw_is_1_dff                            ; 3       ;
; bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|empty_dff                                       ; 3       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|empty_dff                                 ; 3       ;
; bpf:u1|bpf_ast:bpf_ast_inst|bpf_st:fircore|scv_ctrl:ctrl|done                                                                                                                                                    ; 3       ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|h_bpf_st:fircore|scv_ctrl:ctrl|done                                                                                                                                            ; 3       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_0_pp|data_out[5]                                                                                                                                  ; 3       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_2_pp|data_out[5]                                                                                                                                  ; 3       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_4_pp|data_out[5]                                                                                                                                  ; 3       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_6_pp|data_out[5]                                                                                                                                  ; 3       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_8_pp|data_out[5]                                                                                                                                  ; 3       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_10_pp|data_out[5]                                                                                                                                 ; 3       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_12_pp|data_out[5]                                                                                                                                 ; 3       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur0_n_14_pp|data_out[5]                                                                                                                                 ; 3       ;
; lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_alh1:auto_generated|a_dpfifo_3091:dpfifo|rd_ptr_lsb                                      ; 3       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_0_pp|data_out[7]                                                                                                                                  ; 3       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_2_pp|data_out[7]                                                                                                                                  ; 3       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_4_pp|data_out[7]                                                                                                                                  ; 3       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_6_pp|data_out[7]                                                                                                                                  ; 3       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_8_pp|data_out[7]                                                                                                                                  ; 3       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_10_pp|data_out[7]                                                                                                                                 ; 3       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_12_pp|data_out[7]                                                                                                                                 ; 3       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur1_n_14_pp|data_out[7]                                                                                                                                 ; 3       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur2_n_0_pp|data_out[7]                                                                                                                                  ; 3       ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur2_n_2_pp|data_out[7]                                                                                                                                  ; 3       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+
; Name                                                                                                                                                                                                      ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+
; Delay8:u3|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_gmv:auto_generated|altsyncram_ffa1:altsyncram2|ALTSYNCRAM                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 6            ; 16           ; 6            ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 96   ; 6                           ; 16                          ; 6                           ; 16                          ; 96                  ; 1    ; None ; M9K_X13_Y11_N0 ;
; bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|altsyncram_gsf1:FIFOram|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 10           ; 8            ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 80   ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1    ; None ; M9K_X25_Y15_N0 ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|altsyncram_gsf1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 10           ; 8            ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 80   ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1    ; None ; M9K_X25_Y13_N0 ;
; lpf:u6|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_alh1:auto_generated|a_dpfifo_3091:dpfifo|altsyncram_0tf1:FIFOram|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 18           ; 8            ; 18           ; yes                    ; no                      ; yes                    ; yes                     ; 144  ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1    ; None ; M9K_X25_Y14_N0 ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_16_pp|altshift_taps:data_out_rtl_0|shift_taps_rnm:auto_generated|altsyncram_2e81:altsyncram2|ALTSYNCRAM                                    ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 34           ; 3            ; 34           ; yes                    ; no                      ; yes                    ; yes                     ; 102  ; 3                           ; 34                          ; 3                           ; 34                          ; 102                 ; 1    ; None ; M9K_X25_Y23_N0 ;
; lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_4_n_0_n|altshift_taps:pipe_rtl_0|shift_taps_pnm:auto_generated|altsyncram_3l31:altsyncram4|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 3            ; 16           ; 3            ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 48   ; 3                           ; 16                          ; 3                           ; 16                          ; 48                  ; 1    ; None ; M9K_X25_Y19_N0 ;
; lpf:u7|lpf_ast:lpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_alh1:auto_generated|a_dpfifo_3091:dpfifo|altsyncram_0tf1:FIFOram|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 18           ; 8            ; 18           ; yes                    ; no                      ; yes                    ; yes                     ; 144  ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1    ; None ; M9K_X13_Y15_N0 ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|rom_lut_r_cen:Ur3_n_16_pp|altshift_taps:data_out_rtl_0|shift_taps_rnm:auto_generated|altsyncram_2e81:altsyncram2|ALTSYNCRAM                                    ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 34           ; 3            ; 34           ; yes                    ; no                      ; yes                    ; yes                     ; 102  ; 3                           ; 34                          ; 3                           ; 34                          ; 102                 ; 1    ; None ; M9K_X13_Y9_N0  ;
; lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_4_n_0_n|altshift_taps:pipe_rtl_0|shift_taps_pnm:auto_generated|altsyncram_3l31:altsyncram4|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 3            ; 16           ; 3            ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 48   ; 3                           ; 16                          ; 3                           ; 16                          ; 48                  ; 1    ; None ; M9K_X13_Y17_N0 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 112               ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 56                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 56                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 112               ;
; Signed Embedded Multipliers           ; 2           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                          ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; mult16_18:u5|lpm_mult:lpm_mult_component|mult_i6p:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mult16_18:u5|lpm_mult:lpm_mult_component|mult_i6p:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y11_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mult16_18:u4|lpm_mult:lpm_mult_component|mult_i6p:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mult16_18:u4|lpm_mult:lpm_mult_component|mult_i6p:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y10_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
+-------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 7,983 / 47,787 ( 17 % ) ;
; C16 interconnects           ; 68 / 1,804 ( 4 % )      ;
; C4 interconnects            ; 4,778 / 31,272 ( 15 % ) ;
; Direct links                ; 1,557 / 47,787 ( 3 % )  ;
; Global clocks               ; 6 / 20 ( 30 % )         ;
; Local interconnects         ; 2,546 / 15,408 ( 17 % ) ;
; R24 interconnects           ; 81 / 1,775 ( 5 % )      ;
; R4 interconnects            ; 5,317 / 41,310 ( 13 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.98) ; Number of LABs  (Total = 623) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 33                            ;
; 2                                           ; 10                            ;
; 3                                           ; 16                            ;
; 4                                           ; 3                             ;
; 5                                           ; 7                             ;
; 6                                           ; 15                            ;
; 7                                           ; 7                             ;
; 8                                           ; 20                            ;
; 9                                           ; 57                            ;
; 10                                          ; 16                            ;
; 11                                          ; 40                            ;
; 12                                          ; 64                            ;
; 13                                          ; 22                            ;
; 14                                          ; 60                            ;
; 15                                          ; 41                            ;
; 16                                          ; 212                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.95) ; Number of LABs  (Total = 623) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 44                            ;
; 1 Clock                            ; 596                           ;
; 1 Clock enable                     ; 272                           ;
; 1 Sync. clear                      ; 11                            ;
; 1 Sync. load                       ; 4                             ;
; 2 Clock enables                    ; 288                           ;
; 2 Clocks                           ; 2                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 22.53) ; Number of LABs  (Total = 623) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 4                             ;
; 1                                            ; 9                             ;
; 2                                            ; 24                            ;
; 3                                            ; 7                             ;
; 4                                            ; 8                             ;
; 5                                            ; 3                             ;
; 6                                            ; 13                            ;
; 7                                            ; 4                             ;
; 8                                            ; 9                             ;
; 9                                            ; 2                             ;
; 10                                           ; 5                             ;
; 11                                           ; 2                             ;
; 12                                           ; 6                             ;
; 13                                           ; 8                             ;
; 14                                           ; 7                             ;
; 15                                           ; 7                             ;
; 16                                           ; 4                             ;
; 17                                           ; 1                             ;
; 18                                           ; 58                            ;
; 19                                           ; 2                             ;
; 20                                           ; 16                            ;
; 21                                           ; 7                             ;
; 22                                           ; 46                            ;
; 23                                           ; 14                            ;
; 24                                           ; 57                            ;
; 25                                           ; 12                            ;
; 26                                           ; 23                            ;
; 27                                           ; 11                            ;
; 28                                           ; 62                            ;
; 29                                           ; 23                            ;
; 30                                           ; 31                            ;
; 31                                           ; 12                            ;
; 32                                           ; 126                           ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.49) ; Number of LABs  (Total = 623) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 4                             ;
; 1                                               ; 37                            ;
; 2                                               ; 12                            ;
; 3                                               ; 22                            ;
; 4                                               ; 11                            ;
; 5                                               ; 21                            ;
; 6                                               ; 33                            ;
; 7                                               ; 30                            ;
; 8                                               ; 38                            ;
; 9                                               ; 111                           ;
; 10                                              ; 31                            ;
; 11                                              ; 57                            ;
; 12                                              ; 57                            ;
; 13                                              ; 35                            ;
; 14                                              ; 52                            ;
; 15                                              ; 32                            ;
; 16                                              ; 40                            ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 12.80) ; Number of LABs  (Total = 623) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 7                             ;
; 2                                            ; 7                             ;
; 3                                            ; 23                            ;
; 4                                            ; 53                            ;
; 5                                            ; 46                            ;
; 6                                            ; 63                            ;
; 7                                            ; 28                            ;
; 8                                            ; 30                            ;
; 9                                            ; 24                            ;
; 10                                           ; 27                            ;
; 11                                           ; 22                            ;
; 12                                           ; 7                             ;
; 13                                           ; 9                             ;
; 14                                           ; 13                            ;
; 15                                           ; 22                            ;
; 16                                           ; 9                             ;
; 17                                           ; 8                             ;
; 18                                           ; 33                            ;
; 19                                           ; 10                            ;
; 20                                           ; 66                            ;
; 21                                           ; 32                            ;
; 22                                           ; 11                            ;
; 23                                           ; 10                            ;
; 24                                           ; 16                            ;
; 25                                           ; 8                             ;
; 26                                           ; 1                             ;
; 27                                           ; 15                            ;
; 28                                           ; 3                             ;
; 29                                           ; 0                             ;
; 30                                           ; 6                             ;
; 31                                           ; 6                             ;
; 32                                           ; 6                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 0            ; 0            ; 0            ; 0            ; 0            ; 18        ; 0            ; 0            ; 18        ; 18        ; 0            ; 3            ; 0            ; 0            ; 11           ; 0            ; 3            ; 11           ; 0            ; 0            ; 0            ; 3            ; 0            ; 0            ; 0            ; 0            ; 0            ; 18        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 18           ; 18           ; 18           ; 18           ; 18           ; 0         ; 18           ; 18           ; 0         ; 0         ; 18           ; 15           ; 18           ; 18           ; 7            ; 18           ; 15           ; 7            ; 18           ; 18           ; 18           ; 15           ; 18           ; 18           ; 18           ; 18           ; 18           ; 0         ; 18           ; 18           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; dout[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bitsync             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk4                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                           ; Destination Register                                                                                                                                                                                                           ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|at_sink_data_int[1]                                                                                                        ; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|altsyncram_gsf1:FIFOram|ram_block1a1~porta_datain_reg0  ; 0.013             ;
; bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|at_sink_data_int[0]                                                                                                              ; bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|altsyncram_gsf1:FIFOram|ram_block1a0~porta_datain_reg0        ; 0.013             ;
; bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|at_sink_data_int[1]                                                                                                              ; bpf:u1|bpf_ast:bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|altsyncram_gsf1:FIFOram|ram_block1a1~porta_datain_reg0        ; 0.013             ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|at_sink_data_int[0]                                                                                                        ; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|altsyncram_gsf1:FIFOram|ram_block1a0~porta_datain_reg0  ; 0.013             ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|cntr_unb:wr_ptr|counter_reg_bit[2] ; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|altsyncram_gsf1:FIFOram|ram_block1a0~porta_address_reg0 ; 0.012             ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|at_sink_data_int[2]                                                                                                        ; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|altsyncram_gsf1:FIFOram|ram_block1a2~porta_datain_reg0  ; 0.010             ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|at_sink_data_int[5]                                                                                                        ; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|altsyncram_gsf1:FIFOram|ram_block1a5~porta_datain_reg0  ; 0.010             ;
; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|at_sink_data_int[6]                                                                                                        ; h_bpf:u2|h_bpf_ast:h_bpf_ast_inst|auk_dspip_avalon_streaming_sink_fir_121:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_2lh1:auto_generated|a_dpfifo_rv81:dpfifo|altsyncram_gsf1:FIFOram|ram_block1a6~porta_datain_reg0  ; 0.010             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 paths that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Thu Oct 30 13:01:43 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off PiQpskModem -c aPiQpskModem
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP4CE15F17C8 for design "aPiQpskModem"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C8 is compatible
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 14 pins of 14 total pins
    Info (169086): Pin dout[0] not assigned to an exact location on the device
    Info (169086): Pin dout[1] not assigned to an exact location on the device
    Info (169086): Pin bitsync not assigned to an exact location on the device
    Info (169086): Pin clk4 not assigned to an exact location on the device
    Info (169086): Pin rst not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin din[0] not assigned to an exact location on the device
    Info (169086): Pin din[1] not assigned to an exact location on the device
    Info (169086): Pin din[2] not assigned to an exact location on the device
    Info (169086): Pin din[3] not assigned to an exact location on the device
    Info (169086): Pin din[4] not assigned to an exact location on the device
    Info (169086): Pin din[5] not assigned to an exact location on the device
    Info (169086): Pin din[6] not assigned to an exact location on the device
    Info (169086): Pin din[7] not assigned to an exact location on the device
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'PiQpskModem.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: clk4 was determined to be a clock but was found without an associated clock assignment.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000         cclk
Info (176353): Automatically promoted node clk~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node clk4~input (placed in PIN M2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7~0
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rst~input (placed in PIN T8 (CLK14, DIFFCLK_6n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node lpf:u6|lpf_ast:lpf_ast_inst|lpf_st:fircore|par_ctrl:Uctrl|rdy_to_ld
        Info (176357): Destination node lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|par_ctrl:Uctrl|rdy_to_ld
        Info (176357): Destination node lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc0n|data_out[15]
        Info (176357): Destination node lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc0n|data_out[14]
        Info (176357): Destination node lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc0n|data_out[13]
        Info (176357): Destination node lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc0n|data_out[12]
        Info (176357): Destination node lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc0n|data_out[11]
        Info (176357): Destination node lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc0n|data_out[10]
        Info (176357): Destination node lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc0n|data_out[9]
        Info (176357): Destination node lpf:u7|lpf_ast:lpf_ast_inst|lpf_st:fircore|tdl_da_lc:Utdldalc0n|data_out[8]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 11 (unused VREF, 2.5V VCCIO, 8 input, 3 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 9 total pin(s) used --  9 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  17 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:10
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:06
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 13% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 22% of the available device resources in the region that extends from location X10_Y10 to location X20_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:15
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:08
Info (144001): Generated suppressed messages file D:/ModemPrograms/Chapter_7/E7_11FpgaPiQpskModem/FpgaPiQpskModem/aPiQpskModem.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 744 megabytes
    Info: Processing ended: Thu Oct 30 13:02:47 2014
    Info: Elapsed time: 00:01:04
    Info: Total CPU time (on all processors): 00:01:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/ModemPrograms/Chapter_7/E7_11FpgaPiQpskModem/FpgaPiQpskModem/aPiQpskModem.fit.smsg.


