`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2023/09/25 23:38:54
// Design Name: 
// Module Name: Dff
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module Dff(
    output reg q,
    input clk, rst, en, d
    );
    always @(posedge clk) begin //时钟信号上升沿触发
    if (rst) q <= 1'b0;
    else if (en) q <= d;
    end
endmodule
