Flow report for Conv_code
Thu Jun 01 07:57:30 2023
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Flow Summary                                                                     ;
+------------------------------------+---------------------------------------------+
; Flow Status                        ; Successful - Thu Jun 01 07:57:30 2023       ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name                      ; Conv_code                                   ;
; Top-level Entity Name              ; Conv_code                                   ;
; Family                             ; Cyclone III                                 ;
; Device                             ; EP3C25E144C8                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 807 / 24,624 ( 3 % )                        ;
;     Total combinational functions  ; 793 / 24,624 ( 3 % )                        ;
;     Dedicated logic registers      ; 225 / 24,624 ( < 1 % )                      ;
; Total registers                    ; 225                                         ;
; Total pins                         ; 5 / 83 ( 6 % )                              ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 06/01/2023 07:57:07 ;
; Main task         ; Compilation         ;
; Revision Name     ; Conv_code           ;
+-------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                          ;
+--------------------------------------+-----------------------------------------------------+---------------+-------------+----------------+
; Assignment Name                      ; Value                                               ; Default Value ; Entity Name ; Section Id     ;
+--------------------------------------+-----------------------------------------------------+---------------+-------------+----------------+
; COMPILER_SIGNATURE_ID                ; 220283512667539.168557742703388                     ; --            ; --          ; --             ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                  ; --            ; --          ; M_series_tb    ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                  ; --            ; --          ; encode_tb      ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                  ; --            ; --          ; decode_tb      ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                  ; --            ; --          ; Conv_code_tb   ;
; EDA_NATIVELINK_SIMULATION_TEST_BENCH ; Conv_code_tb                                        ; --            ; --          ; eda_simulation ;
; EDA_OUTPUT_DATA_FORMAT               ; Verilog Hdl                                         ; --            ; --          ; eda_simulation ;
; EDA_SIMULATION_TOOL                  ; ModelSim-Altera (Verilog)                           ; <None>        ; --          ; --             ;
; EDA_TEST_BENCH_ENABLE_STATUS         ; TEST_BENCH_MODE                                     ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_FILE                  ; M_series_tb.v                                       ; --            ; --          ; M_series_tb    ;
; EDA_TEST_BENCH_FILE                  ; M_series.v                                          ; --            ; --          ; M_series_tb    ;
; EDA_TEST_BENCH_FILE                  ; encode_tb.v                                         ; --            ; --          ; encode_tb      ;
; EDA_TEST_BENCH_FILE                  ; M_series.v                                          ; --            ; --          ; encode_tb      ;
; EDA_TEST_BENCH_FILE                  ; encode.v                                            ; --            ; --          ; encode_tb      ;
; EDA_TEST_BENCH_FILE                  ; decode_tb.v                                         ; --            ; --          ; decode_tb      ;
; EDA_TEST_BENCH_FILE                  ; decode.v                                            ; --            ; --          ; decode_tb      ;
; EDA_TEST_BENCH_FILE                  ; Conv_code_tb.v                                      ; --            ; --          ; Conv_code_tb   ;
; EDA_TEST_BENCH_FILE                  ; decode.v                                            ; --            ; --          ; Conv_code_tb   ;
; EDA_TEST_BENCH_FILE                  ; encode.v                                            ; --            ; --          ; Conv_code_tb   ;
; EDA_TEST_BENCH_FILE                  ; M_series.v                                          ; --            ; --          ; Conv_code_tb   ;
; EDA_TEST_BENCH_MODULE_NAME           ; M_series_tb                                         ; --            ; --          ; M_series_tb    ;
; EDA_TEST_BENCH_MODULE_NAME           ; encode_tb                                           ; --            ; --          ; encode_tb      ;
; EDA_TEST_BENCH_MODULE_NAME           ; decode_tb                                           ; --            ; --          ; decode_tb      ;
; EDA_TEST_BENCH_MODULE_NAME           ; Conv_code_tb                                        ; --            ; --          ; Conv_code_tb   ;
; EDA_TEST_BENCH_NAME                  ; M_series_tb                                         ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; encode_tb                                           ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; decode_tb                                           ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; Conv_code_tb                                        ; --            ; --          ; eda_simulation ;
; EDA_TIME_SCALE                       ; 1 ps                                                ; --            ; --          ; eda_simulation ;
; IP_TOOL_NAME                         ; Viterbi                                             ; --            ; --          ; --             ;
; IP_TOOL_VERSION                      ; 13.0                                                ; --            ; --          ; --             ;
; MAX_CORE_JUNCTION_TEMP               ; 85                                                  ; --            ; --          ; --             ;
; MIN_CORE_JUNCTION_TEMP               ; 0                                                   ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/auk_dspip_avalon_str_ctrl.vhd       ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/auk_vit_add_tre_arc_rtl.vhd         ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/auk_vit_add_tre_ent.vhd             ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/auk_vit_hyb_acs_atl_arc_rtl.vhd     ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/auk_vit_hyb_acs_atl_ent.vhd         ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/auk_vit_hyb_ber_atl_arc_rtl.vhd     ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/auk_vit_hyb_ber_atl_ent.vhd         ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/auk_vit_hyb_bmp_atl_arc_rtl.vhd     ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/auk_vit_hyb_bmp_atl_ent.vhd         ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/auk_vit_hyb_met_atl_arc_rtl.vhd     ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/auk_vit_hyb_met_atl_ent.vhd         ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/auk_vit_hyb_sur_atl_arc_rtl.vhd     ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/auk_vit_hyb_sur_atl_ent.vhd         ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/auk_vit_hyb_top_atl.inc             ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/auk_vit_hyb_top_atl_arc_rtl.vhd     ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/auk_vit_hyb_top_atl_ent.vhd         ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/auk_vit_hyb_trb_atl_arc_rtl.vhd     ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/auk_vit_hyb_trb_atl_ent.vhd         ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/auk_vit_par_ber_atl_arc_rtl.vhd     ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/auk_vit_par_ber_atl_ent.vhd         ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/auk_vit_par_bmp_atl_arc_rtl.vhd     ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/auk_vit_par_bmp_atl_ent.vhd         ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/auk_vit_par_custom_compare.vhd      ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/auk_vit_par_top_atl.inc             ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/auk_vit_par_top_atl_arc_rtl.vhd     ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/auk_vit_par_top_atl_ent.vhd         ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/auk_vit_par_trb_atl_arc_blk_rtl.vhd ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/auk_vit_par_trb_atl_arc_cnt_rtl.vhd ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/auk_vit_par_trb_atl_arc_mem.vhd     ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/auk_vit_par_trb_atl_ent.vhd         ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/auk_vit_sel_arc_rtl.vhd             ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/auk_vit_sel_ent.vhd                 ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/auk_vit_var_enc_arc_rtl.vhd         ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/auk_vit_var_enc_ent.vhd             ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/Bench_vit_hyb_atl_arc_ben.vhd       ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/Bench_vit_hyb_atl_ent.vhd           ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/Bench_vit_par_atl_arc_ben.vhd       ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/Bench_vit_par_atl_ent.vhd           ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/vit_hyb_atl_tb_template.vhd         ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/vit_par_atl_tb_template.vhd         ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/vi_bench.vhd                        ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/vi_functions.vhd                    ; --            ; --          ; --             ;
; MISC_FILE                            ; viterbi-library/vi_interface.vhd                    ; --            ; --          ; --             ;
; MISC_FILE                            ; Viterbi.v                                           ; --            ; --          ; --             ;
; MISC_FILE                            ; Viterbi_bb.v                                        ; --            ; --          ; --             ;
; MISC_FILE                            ; Viterbi.bsf                                         ; --            ; --          ; --             ;
; MISC_FILE                            ; block_period_stim.txt                               ; --            ; --          ; --             ;
; MISC_FILE                            ; a_rcvsym.txt                                        ; --            ; --          ; --             ;
; MISC_FILE                            ; BER_report.txt                                      ; --            ; --          ; --             ;
; MISC_FILE                            ; Viterbi_vsim_script.tcl                             ; --            ; --          ; --             ;
; MISC_FILE                            ; Viterbi_nativelink.tcl                              ; --            ; --          ; --             ;
; MISC_FILE                            ; Viterbi_testbench.vhd                               ; --            ; --          ; --             ;
; MISC_FILE                            ; tcm_rcv_sector.txt                                  ; --            ; --          ; --             ;
; MISC_FILE                            ; transbit.txt                                        ; --            ; --          ; --             ;
; MISC_FILE                            ; a_txsym.txt                                         ; --            ; --          ; --             ;
; MISC_FILE                            ; Viterbi.qip                                         ; --            ; --          ; --             ;
; MISC_FILE                            ; Viterbi.html                                        ; --            ; --          ; --             ;
; NOMINAL_CORE_SUPPLY_VOLTAGE          ; 1.2V                                                ; --            ; --          ; --             ;
; PARTITION_COLOR                      ; 16764057                                            ; --            ; --          ; Top            ;
; PARTITION_FITTER_PRESERVATION_LEVEL  ; PLACEMENT_AND_ROUTING                               ; --            ; --          ; Top            ;
; PARTITION_NETLIST_TYPE               ; SOURCE                                              ; --            ; --          ; Top            ;
; PROJECT_OUTPUT_DIRECTORY             ; output_files                                        ; --            ; --          ; --             ;
; SEARCH_PATH                          ; .                                                   ; --            ; --          ; --             ;
; SEARCH_PATH                          ; viterbi-library                                     ; --            ; --          ; --             ;
+--------------------------------------+-----------------------------------------------------+---------------+-------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                             ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name               ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis      ; 00:00:03     ; 1.0                     ; 4637 MB             ; 00:00:03                           ;
; Fitter                    ; 00:00:07     ; 1.9                     ; 5322 MB             ; 00:00:09                           ;
; Assembler                 ; 00:00:01     ; 1.0                     ; 4555 MB             ; 00:00:01                           ;
; TimeQuest Timing Analyzer ; 00:00:02     ; 1.0                     ; 4649 MB             ; 00:00:02                           ;
; EDA Netlist Writer        ; 00:00:01     ; 1.0                     ; 4514 MB             ; 00:00:01                           ;
; Total                     ; 00:00:14     ; --                      ; --                  ; 00:00:16                           ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+


+----------------------------------------------------------------------------------------+
; Flow OS Summary                                                                        ;
+---------------------------+------------------+-----------+------------+----------------+
; Module Name               ; Machine Hostname ; OS Name   ; OS Version ; Processor type ;
+---------------------------+------------------+-----------+------------+----------------+
; Analysis & Synthesis      ; LAPTOP-E108SR5C  ; Windows 7 ; 6.2        ; x86_64         ;
; Fitter                    ; LAPTOP-E108SR5C  ; Windows 7 ; 6.2        ; x86_64         ;
; Assembler                 ; LAPTOP-E108SR5C  ; Windows 7 ; 6.2        ; x86_64         ;
; TimeQuest Timing Analyzer ; LAPTOP-E108SR5C  ; Windows 7 ; 6.2        ; x86_64         ;
; EDA Netlist Writer        ; LAPTOP-E108SR5C  ; Windows 7 ; 6.2        ; x86_64         ;
+---------------------------+------------------+-----------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off Conv_code -c Conv_code
quartus_fit --read_settings_files=off --write_settings_files=off Conv_code -c Conv_code
quartus_asm --read_settings_files=off --write_settings_files=off Conv_code -c Conv_code
quartus_sta Conv_code -c Conv_code
quartus_eda --read_settings_files=off --write_settings_files=off Conv_code -c Conv_code



