# 3.3. Ejercicio 3. Decodificador para display de 7 segmentos
 1. Diseñe un decodificador para un display de 7 segmentos. Este debe recibir un valor binario,
 representado con 4 bits, y mostrar su representaci´on correspondiente en hexadecimal.
 2. Valide el funcionamiento de su dise˜no mediante un testbench exhaustivo.
 3. Modifique su dise˜no de manera que 4 grupos de 4 switchs provean un potencial valor
 a mostrar en el display de 7 segmentos, como se ilustra en la Figura 1. Estas entradas
 estar´an multiplexadas al display de 7 segmentos (sw 1-4, sw 5-8, sw 9-12, y sw 13-16)
 y mediante dos de los botones (push button) disponibles (btn 1-2) realizar´a la selecci´on
 de cu´al de las 4 entradas se mostrar´a.
 4. Implemente un testbench exhaustivo con el que valide el correcto funcionamiento de su
 dise˜no. Realice su validaci´on a nivel post-s´ıntesis.
 5. Realice una validaci´on de su dise˜no en la tarjeta con FPGA que se utilizar´a a lo largo del
 curso.
