[Inputs]
clk
reset
mem_strb
wr_en
=addr_in[15:0]=
=d_in[7:0]=
[Outputs]
=d_out[7:0]=
[BiDir]
