<html>
<head>
  <title>Архитектура x86</title>
  <meta http-equiv="Content-Type" content="text/html; charset=windows-1251" />
  <link type="text/css" href="css/css.css" rel="stylesheet" />
  <link type="text/css" href="css/sh.css" rel="stylesheet" />
  <script language="javascript" src="js/shInit.js"></script>
  <script language="javascript" src="js/shCore.js"></script>
  <script language="javascript" src="js/shBrushDelphi.js"></script>
  <script language="javascript" src="js/shBrushSql.js"></script>
</head>
<body>
<div id="layout">
<div id="header">
  <div id="logo"><img id="logo" src="img/logo.png" /></div>
  <div id="navigation">
    <p id="navigation">
      <a class="navigation" onclick="prev();" href="#">Предыдущая</a><br />
      <a class="navigation" onclick="up();" href="#">Наверх</a><br />
      <a class="navigation" onclick="next();" href="#">Следующая</a>
    </p>
  </div>
</div>
<div id="content">
<div id="explorer">DRKB Explorer</div>
  <h1 id="title">Архитектура x86</h1>
<div id="date">01.01.2010</div>
<!-- Actual content start -->

<p>Введение</p>
<p>Код и данные: основной принцип работы процессора</p>
<p>Итак, если не пытаться изложить здесь &#171;кратенько&#187; курс информатики для средней школы, то единственное что хотелось бы напомнить &#8212; это то, что процессор (за редкими исключениями) исполняет не программы, написанные на каком-нибудь языке программирования (один из которых, вы, возможно, даже знаете), а некий &#171;машинный код&#187;. То есть командами для него являются последовательности байтов, находящихся в памяти компьютера. Иногда команда может быть равна одному байту, иногда она занимает несколько байт. Там же, в основной памяти (ОЗУ, RAM) находятся и данные. Они могут находиться в отдельной области, а могут и быть &#171;перемешаны&#187; с кодом. Различие между кодом и данными состоит в том, что данные &#8212; это то, над чем процессор производит какие-то операции. А код &#8212; это команды, которые ему сообщают, какую именно операцию он должен произвести. Для упрощения, мы можем представить себе программу и ее данные в виде последовательности байтов некой конечной длины, располагающуюся непрерывно (не будем усложнять) в общем массиве памяти. Например, у нас есть массив памяти длиной в 1&#8217;000&#8217;000 байт, а наша программа (вместе с данными) &#8212; это байты с номерами от 1000 до 20&#8217;000. Прочие байты &#8212; это другие программы или их данные, или просто свободная память, не занятая ничем полезным.</p>
<p>Таким образом, &#171;машинный код&#187; &#8212; это команды процессора, располагающиеся в памяти. Там же располагаются данные. Для того чтобы исполнить команду, процессор должен прочитать ее из памяти. Для того чтобы произвести операцию над данными, процессор должен прочитать их из памяти, и, возможно, после произведения над ними определенного действия, записать их обратно в память в обновленном (измененном) виде. Команды и данные идентифицируются их адресом, который, по сути, представляет собой порядковый номер ячейки памяти.</p>
<p>Общие принципы взаимодействия<br>
<p>процессора и ОЗУ</p>
<p>Возможно, кого-то удивит, что достаточно большой раздел в FAQ, посвященном x86 CPU, выделен под объяснение особенностей функционирования памяти в современных системах, основанных на данном типе процессоров. Однако факты &#8212; упрямая вещь: сами x86-процессоры ныне содержат так много блоков, отвечающих именно за оптимизацию их работы с ОЗУ, что игнорировать эту тесную связь было бы совершенно нелепо. Можно сказать даже так: уж, коль решения, связанные с оптимизацией работы с памятью, стали неотъемлемой частью самих процессоров &#8212; то и саму память можно рассматривать в качестве некоего &#171;придатка&#187;, функционирование которого оказывает непосредственное влияние на скорость работы CPU. Без понимания особенностей взаимодействия процессора с памятью, невозможно понять, за счёт чего тот или иной процессор (та или иная система) исполняет программы медленнее или быстрее. </p>
<p>Контроллер памяти</p>
<p>Итак, ранее выше мы уже говорили о том, что как команды, так и данные, попадают в процессор из оперативной памяти. На самом деле всё немного сложнее. В большинстве современных x86-систем (то есть компьютеров на базе x86-процессоров), процессор как устройство к памяти обращаться вообще не может, так как не имеет в своем составе соответствующих узлов. Поэтому он обращается к &#171;промежуточному&#187; специализированному устройству, называемому контроллером памяти, а уже тот, в свою очередь &#8212; к микросхемам ОЗУ, размещенным на модулях памяти. Модули вы наверняка видели &#8212; это такие длинные узкие текстолитовые &#171;планочки&#187; (фактически &#8212; небольшие платы) с некоторым количеством микросхем на них, вставляемые в специальные разъемы на системной плате. Роль контроллера ОЗУ, таким образом, проста: он служит своего рода &#171;мостом&#187;* между памятью и использующими ее устройствами (кстати, к ним относится не только процессор, но об этом &#8212; чуть позже). Как правило, контроллер памяти входит в состав чипсета &#8212; набора микросхем, являющегося основой системной платы. От быстродействия контроллера во многом зависит скорость обмена данными между процессором и памятью, это один из важнейших компонентов, влияющих на общую производительность компьютера. </p>
* &#8212; кстати, контроллер памяти физически находится в микросхеме чипсета, традиционно называемой &#171;северным мостом&#187;.</p>
<p>Процессорная шина</p>
<p>Любой процессор обязательно оснащён процессорной шиной, которую в среде x86 CPU принято называть FSB (Front Side Bus). Эта шина служит каналом связи между процессором и всеми остальными устройствами в компьютере: памятью, видеокартой, жёстким диском, и так далее. Впрочем, как мы уже знаем из предыдущего раздела, между собственно памятью и процессором находится контроллер памяти. Соответственно: процессор посредством FSB связывается с контроллером памяти, а уже тот, в свою очередь, по специальной шине (назовём её, не мудрствуя лукаво, &#171;шиной памяти&#187;) &#8212; с модулями ОЗУ на плате. Однако, повторимся: поскольку &#171;внешняя&#187; шина у классического x86 CPU всего одна, она используется не только для работы с памятью, но и для общения процессора со всеми остальными устройствами.</p>
<p>Различия между традиционной для<br>
<p>x86 CPU архитектурой и K8/AMD64</p>
<p>Революционность подхода компании AMD состоит в том, что её процессоры с архитектурой AMD64 (и микроархитектурой, которую условно принято называть &#171;K8&#187;) оснащены множеством &#171;внешних&#187; шин. При этом одна или несколько шин HyperTransport служат для связи со всеми устройствами кроме памяти, а отдельная группа из одной или двух (в случае двухканального контроллера) шин &#8212; исключительно для работы процессора с памятью. Преимущество интеграции контроллера памяти прямо в процессор, очевидно: &#171;путь от ядра до памяти&#187; становится заметно &#171;короче&#187;, что позволяет работать с ОЗУ быстрее. Правда, имеются у данного подхода и недостатки. Так, например, если ранее устройства типа жёсткого диска или видеокарты могли работать с памятью через выделенный, независимый контроллер &#8212; то в случае с архитектурой AMD64 они вынуждены работать с ОЗУ через контроллер, размещённый на процессоре. Так как CPU в данной архитектуре является единственным устройством, имеющим прямой доступ к памяти. Де-факто, в противостоянии &#171;внешний контроллер vs. интегрированный&#187;, сложился паритет: с одной стороны, на данный момент AMD является единственным производителем десктопных x86-процессоров с интегрированным контроллером памяти, с другой &#8212; компания вроде бы вполне довольна этим решением, и не собирается от него отказываться. С третьей &#8212; Intel тоже не собирается отказываться от внешнего контроллера, и вполне довольна &#171;классической схемой&#187;, проверенной годами. </p>
<p>Оперативная память</p>
<p>Разрядность шины памяти, N-канальные контроллеры памяти</p>
<p>По состоянию на сегодняшний день, вся память, используемая в современных десктопных x86-системах имеет шину шириной 64 бита. Это означает, что за один такт по данной шине одновременно может быть передано количество информации, кратное 8 байтам (8 байт для SDR-шин, 16 байт для DDR-шин). Особняком стоит только память типа RDRAM, применявшаяся в системах на базе процессоров Intel Pentium 4 на заре становления архитектуры NetBurst, но сейчас это направление признано тупиковым для x86-ПК (к слову &#8212; руку к этому приложила всё та же компания Intel, которая в своё время активно пропагандировала данный тип памяти). Некоторую неразбериху вносят лишь двухканальные контроллеры, обеспечивающие одновременную работу с двумя отдельными друг от друга 64-битными шинами, благодаря чему некоторые производители заявляют о некой &#171;128-битности&#187;. Это, разумеется, чистой воды профанация. Арифметика на уровне 1-го класса в данном случае, увы, не работает: 2x64 вовсе не равно 128. Почему? Да хотя бы потому, что даже самые современные x86 CPU (см. ниже раздел FAQ &#171;64-битные расширения классической x86 (IA32) архитектуры&#187;) не могут работать со 128-битной шиной и 128-битной адресацией. Грубо говоря: две независимые параллельно идущие дороги, шириной 2 метра каждая &#8212; могут обеспечить одновременный проезд двух автомобилей, шириной 2 метра &#8212; но никоим образом не одного, шириной 4 метра. Точно так же, N-канальный контроллер памяти может увеличить скорость работы с данными в N раз (и то больше теоретически, чем практически) &#8212; но никак не способен увеличить разрядность этих данных. Ширина шины памяти во всех современных контроллерах, применяемых в x86-системах, равна 64 битам &#8212; независимо от того, находится этот контроллер в чипсете, или в самом процессоре. Некоторые контроллеры оснащены двумя независимыми 64-битными каналами, но на разрядность шины памяти это никак не влияет &#8212; только на скорость считывания и записи информации. </p>
<p>Скорость чтения и записи</p>
<p>Скорость чтения и записи информации в память теоретически ограничивается исключительно пропускной способностью самой памяти. Так, например, двухканальный контроллер памяти стандарта DDR400 теоретически способен обеспечить скорость чтения и записи информации, равную 8 байт (ширина шины) * 2 (количество каналов) * 2 (протокол DDR, обеспечивающий передачу 2 пакетов данных за 1 такт) * 200'000'000 (фактическая частота работы шины памяти равная 200 МГц, то есть 200'000'000 тактов в секунду). Значения, получаемые в результате практических тестов, как правило, чуть ниже теоретических: сказывается &#171;неидеальность&#187; конструкции контроллера памяти, плюс накладки (задержки), вызванные работой подсистемы кэширования самого процессора (см. ниже раздел про процессорный кэш). Однако основной &#171;подвох&#187; содержится даже не в накладках, связанных с работой контроллера и подсистемы кэширования, а в том, что скорость &#171;линейного&#187; чтения или записи является вовсе не единственной характеристикой, влияющей на фактическую скорость работы процессора с ОЗУ. Для того чтобы понять, из каких составляющих складывается фактическая скорость работы процессора с памятью, нам необходимо кроме линейной скорости считывания или записи учитывать ещё и такую характеристику, как латентность. </p>
<p>Латентность</p>
<p>Латентность является не менее важной характеристикой с точки зрения быстродействия подсистемы памяти, чем скорость &#171;прокачки данных&#187;, но совершенно другой, по сути. Большая скорость обмена данными хороша тогда, когда их размер относительно велик, но если нам требуется &#171;понемногу с разных адресов&#187; &#8212; то на первый план выходит именно латентность. Что это такое? В общем случае &#8212; время, которое требуется для того, чтобы начать считывать информацию с определённого адреса. И действительно: с момента, когда процессор посылает контроллеру памяти команду на считывание (запись), и до момента, когда эта операция осуществляется, проходит определённое количество времени. Причём оно вовсе не равно времени, которое требуется на пересылку данных. Приняв команду на чтение или запись от процессора, контроллер памяти &#171;указывает&#187; ей, с каким адресом он желает работать. Доступ к любому произвольно взятому адресу не может быть осуществлён мгновенно, для этого требуется определённое время. Возникает задержка: адрес указан, но память ещё не готова предоставить к нему доступ. В общем случае, эту задержку и принято называть латентностью. У разных типов памяти она разная. Так, например, память типа DDR2 имеет в среднем гораздо большие задержки, чем DDR (при одинаковой частоте передачи данных). В результате, если данные в программе расположены &#171;хаотично&#187; и &#171;небольшими кусками&#187;, скорость их считывания становится намного менее важной, чем скорость доступа к &#171;началу куска&#187;, так как задержки при переходе на очередной адрес влияют на быстродействие системы намного сильнее, чем скорость считывания или записи. </p>
<p>&#171;Соревнование&#187; между скоростью чтения (записи) и латентностью &#8212; одна из основных головных болей разработчиков современных систем: к сожалению, рост скорости чтения (записи), почти всегда приводит к увеличению латентности. Так, например, память типа SDR (PC66, PC100, PC133) обладает в среднем лучшей (меньшей) латентностью, чем DDR. В свою очередь, у DDR2 латентность ещё выше (то есть хуже), чем у DDR.</p>
<p>Следует понимать, что &#171;общая&#187; латентность подсистемы памяти зависит не только от неё самой, но и от контроллера памяти и места его расположения &#8212; все эти факторы тоже влияют на задержку. Именно поэтому компания AMD в процессе разработки архитектуры AMD64 решила &#171;одним махом&#187; решить проблему высокой латентности, интегрировав контроллер прямо в процессор &#8212; чтобы максимально &#171;сократить дистанцию&#187; между процессорным ядром и модулями ОЗУ. Затея удалась, но дорогой ценой: теперь система на базе определённого CPU архитектуры AMD64 может работать только с той памятью, на которую рассчитан его контроллер. Наверное, именно поэтому компания Intel до сих пор не решилась на такой кардинальный шаг, предпочитая действовать традиционными методами: усовершенствуя контроллер памяти в чипсете и механизм Prefetch в процессоре (про него см. ниже).</p>
<p>В завершение, заметим, что понятия &#171;скорость чтения / записи&#187; и &#171;латентность&#187;, в общем случае, применимы к любому типу памяти &#8212; в том числе не только к классической DRAM (SDR, Rambus, DDR, DDR2), но и к кэшу (см. ниже).</p>
<p>Процессор: сведения общего характера</p>
<p>Понятие архитектуры</p>
<p>Архитектура как совместимость с кодом</p>
<p>Наверняка вы часто встречались с термином &#171;x86&#187;, или &#171;Intel-совместимый процессор&#187; (или &#171;IBM PC compatible&#187; &#8212; но это уже по отношению к компьютеру). Иногда также встречается термин &#171;Pentium-совместимый&#187; (почему именно Pentium &#8212; вы поймете сами чуть позже). Что за всеми этими названиями скрывается на самом деле? На данный момент наиболее корректно с точки зрения автора выглядит следующая простая формулировка: современный x86-процессор &#8212; это процессор, способный корректно исполнять машинный код архитектуры IA32 (архитектура 32-битных процессоров Intel). В первом приближении это код, исполняемый процессором i80386 (известным в народе как &#171;386-й&#187;), окончательно же основной набор команд IA32 сформировался с выходом процессора Intel Pentium Pro. Что означает &#171;основной набор&#187; и какие есть еще? Для начала ответим на первую часть вопроса. &#171;Основной&#187; в данном случае означает то, что с помощью исключительно этого набора команд, может быть написана любая программа, которая вообще может быть написана для процессора архитектуры x86 (или IA32, если вам так больше нравится).</p>
<p>Кроме того, у архитектуры IA32 существуют &#171;официальные&#187; расширения (дополнительные наборы команд) от разработчика самой архитектуры, компании Intel: MMX, SSE, SSE2 и SSE3. Также существуют &#171;неофициальные&#187; (не от Intel) расширенные наборы команд: EMMX, 3DNow! и Extended 3DNow! &#8212; их разработала компания AMD. Впрочем, &#171;официальность&#187; и &#171;неофициальность&#187; в данном случае понятие относительное &#8212; де-факто все сводится к тому, что некоторые расширения набора команд Intel как разработчик изначального набора признает, а некоторые &#8212; нет, разработчики же программного обеспечения используют то, что им лучше всего подходит. В отношении расширенных наборов команд существует одно простое правило хорошего тона: прежде чем их использовать, программа должна проверить, поддерживает ли их процессор. Иногда отступления от этого правила встречаются (и могут приводить к неправильному функционированию программ), но объективно это является проблемой некорректно написанного программного обеспечения, а не процессора.</p>
<p>Для чего предназначены дополнительные наборы команд? В первую очередь &#8212; для увеличения быстродействия при выполнении некоторых операций. Одна команда из дополнительного набора, как правило, выполняет действие, для которого понадобилась бы небольшая программа, состоящая из команд основного набора. Опять-таки, как правило, одна команда выполняется процессором быстрее, чем заменяющая ее последовательность. Однако в 99% случаев, ничего такого, чего нельзя было бы сделать с помощью основных команд, с помощью команд из дополнительного набора сделать нельзя. Таким образом, упомянутая выше проверка программой поддержки дополнительных наборов команд процессором, должна выполнять очень простую функцию: если, например, процессор поддерживает SSE &#8212; значит, считать будем быстро и с помощью команд из набора SSE. Если нет &#8212; будем считать медленнее, с помощью команд из основного набора. Корректно написанная программа обязана действовать именно так. Впрочем, сейчас практически никто не проверяет у процессора наличие поддержки MMX, так как все CPU, вышедшие за последние 5 лет, этот набор поддерживают гарантированно. Для справки приведем табличку, на которой обобщена информация о поддержке различных расширенных наборов команд различными десктопными (предназначенными для настольных ПК) процессорами. </p>
<table cellspacing="0" cellpadding="0" border="0" style="border: none border-spacing:0px; border-collapse: collapse;">
<tr >
<td ><p>Процессор</p>
</td>
<td >MMX</p>
</td>
<td >EMMX</p>
</td>
<td >3DNow!</p>
</td>
<td >SSE</p>
</td>
<td >E3DNow!</p>
</td>
<td >SSE2</p>
</td>
<td >SSE3</p>
</td>
</tr>
<tr >
<td ><p>Intel Pentium II</p>
</td>
<td >+</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
</tr>
<tr >
<td ><p>Intel Celeron до 533 MHz</p>
</td>
<td >+</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
</tr>
<tr >
<td ><p>Intel Pentium III</p>
</td>
<td >+</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
<td >+</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
</tr>
<tr >
<td ><p>Intel Celeron 533&#8212;1400 MHz</p>
</td>
<td >+</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
<td >+</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
</tr>
<tr >
<td ><p>Intel Pentium 4</p>
</td>
<td >+</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
<td >+</p>
</td>
<td >&nbsp;</p>
</td>
<td >+</p>
</td>
<td >+/&#8212;*</p>
</td>
</tr>
<tr >
<td ><p>Intel Celeron от 1700 MHz</p>
</td>
<td >+</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
<td >+</p>
</td>
<td >&nbsp;</p>
</td>
<td >+</p>
</td>
<td >&nbsp;</p>
</td>
</tr>
<tr >
<td ><p>Intel Celeron D </p>
</td>
<td >+</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
<td >+</p>
</td>
<td >&nbsp;</p>
</td>
<td >+</p>
</td>
<td >+</p>
</td>
</tr>
<tr >
<td ><p>Intel Pentium 4 eXtreme Edition</p>
</td>
<td >+</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
<td >+</p>
</td>
<td >&nbsp;</p>
</td>
<td >+</p>
</td>
<td >+/&#8212;*</p>
</td>
</tr>
<tr >
<td ><p>Intel Pentium eXtreme Edition </p>
</td>
<td >+</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
<td >+</p>
</td>
<td >&nbsp;</p>
</td>
<td >+</p>
</td>
<td >+</p>
</td>
</tr>
<tr >
<td ><p>Intel Pentium D </p>
</td>
<td >+</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
<td >+</p>
</td>
<td >&nbsp;</p>
</td>
<td >+</p>
</td>
<td >+</p>
</td>
</tr>
<tr >
<td ><p>AMD K6</p>
</td>
<td >+</p>
</td>
<td >+</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
</tr>
<tr >
<td ><p>AMD K6-2</p>
</td>
<td >+</p>
</td>
<td >+</p>
</td>
<td >+</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
</tr>
<tr >
<td ><p>AMD K6-III</p>
</td>
<td >+</p>
</td>
<td >+</p>
</td>
<td >+</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
</tr>
<tr >
<td ><p>AMD Athlon</p>
</td>
<td >+</p>
</td>
<td >+</p>
</td>
<td >+</p>
</td>
<td >&nbsp;</p>
</td>
<td >+</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
</tr>
<tr >
<td ><p>AMD Duron до 900 MHz</p>
</td>
<td >+</p>
</td>
<td >+</p>
</td>
<td >+</p>
</td>
<td >&nbsp;</p>
</td>
<td >+</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
</tr>
<tr >
<td ><p>AMD Athlon XP</p>
</td>
<td >+</p>
</td>
<td >+</p>
</td>
<td >+</p>
</td>
<td >+</p>
</td>
<td >+</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
</tr>
<tr >
<td ><p>AMD Duron от 1000 MHz</p>
</td>
<td >+</p>
</td>
<td >+</p>
</td>
<td >+</p>
</td>
<td >+</p>
</td>
<td >+</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
</tr>
<tr >
<td ><p>AMD Athlon 64 / Athlon FX</p>
</td>
<td >+</p>
</td>
<td >+</p>
</td>
<td >+</p>
</td>
<td >+</p>
</td>
<td >+</p>
</td>
<td >+</p>
</td>
<td >+/&#8212;*</p>
</td>
</tr>
<tr >
<td ><p>AMD Sempron </p>
</td>
<td >+</p>
</td>
<td >+</p>
</td>
<td >+</p>
</td>
<td >+</p>
</td>
<td >+</p>
</td>
<td >+/&#8212;*</p>
</td>
<td >+/&#8212;*</p>
</td>
</tr>
<tr >
<td ><p>AMD Athlon 64 X2 </p>
</td>
<td >+</p>
</td>
<td >+</p>
</td>
<td >+</p>
</td>
<td >+</p>
</td>
<td >+</p>
</td>
<td >+</p>
</td>
<td >+</p>
</td>
</tr>
<tr >
<td ><p>VIA C3</p>
</td>
<td >+</p>
</td>
<td >+</p>
</td>
<td >+/&#8212;*</p>
</td>
<td >+/&#8212;*</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;</p>
</td>
<td >&nbsp;
</td>
</tr>
</table>
<p>* в зависимости от модификации </p>
<p>На данный момент всё популярное десктопное программное обеспечение (операционные системы Windows и Linux, офисные пакеты, компьютерные игры, и прочее) разрабатывается именно для x86-процессоров. Оно выполняется (за исключением &#171;дурно воспитанных&#187; программ) на любом x86-процессоре, независимо от того, кто его произвел. Поэтому вместо ориентированных на разработчика изначальной архитектуры терминов &#171;Intel-совместимый&#187; или &#171;Pentium-совместимый&#187;, стали употреблять нейтральное название: &#171;x86-совместимый процессор&#187;, &#171;процессор с архитектурой x86&#187;. В данном случае под &#171;архитектурой&#187; понимается совместимость с определённым набором команд, то есть, можно сказать, &#171;архитектура процессора с точки зрения программиста&#187;. Есть и другая трактовка того же термина. </p>
<p>Архитектура как характеристика семейства процесcоров</p>
<p>&#171;Железячники&#187; &#8212; люди, работающие в основном не с программным обеспечением, а с аппаратным, под &#171;архитектурой&#187; понимают несколько другое (правда, более корректно то, что они называют &#171;архитектурой&#187;, называется &#171;микроархитектурой&#187;, но де-факто приставку &#171;микро&#187; частенько опускают). Для них &#171;архитектура CPU&#187; &#8212; это некий набор свойств, присущий целому семейству процессоров, как правило, выпускаемому в течение многих лет (иначе говоря &#8212; &#171;внутренняя конструкция&#187;, &#171;организация&#187; этих процессоров). Так, например, любой специалист по x86 CPU вам скажет, что процессор с ALU, работающими на удвоенной частоте, QDR-шиной, Trace cache, и, возможно, поддержкой технологии Hyper-Threading &#8212; это &#171;процессор архитектуры NetBurst&#187; (не пугайтесь незнакомых терминов &#8212; все они будут разъяснены чуть позже). А процессоры Intel Pentium Pro, Pentium II и Pentium III &#8212; это &#171;архитектура P6&#187;. Таким образом, понятие &#171;архитектуры&#187; применительно к процессорам несколько двойственно: под ним может пониматься как совместимость с неким единым набором команд, так и совокупность аппаратных решений, присущих определённой достаточно широкой группе процессоров. Разумеется, такой дуализм одного из основополагающих понятий не очень удобен, однако так уж сложилось, и вряд ли в ближайшее время что-то поменяется... </p>
<p>64-битные расширения классической x86 (IA32) архитектуры</p>
<p>Не так давно оба ведущих производителя x86 CPU анонсировали две практически идентичных* технологии (впрочем, AMD предпочитает называть это архитектурой), благодаря которым классические x86 (IA32) CPU получили статус 64-битных. В случае с AMD данная технология получила наименование &#171;AMD64&#187; (64-битная архитектура AMD), в случае с Intel &#8212; &#171;EM64T&#187; (расширенная 64-битная технология работы с памятью). Также почтенные аксакалы, знакомые с историей вопроса, иногда употребляют наименование &#171;x86-64&#187; &#8212; как общее обозначение всех 64-битных расширений архитектуры x86, не привязанное к зарегистрированным торговым маркам какого-либо производителя. Де-факто, употребление одного из трёх, приведенных выше, наименований, зависит больше от личных предпочтений употребляющего, чем от фактических различий &#8212; ибо различия между AMD64 и EM64T умещаются на кончике очень тонкой иглы. К тому же, сама AMD ввела &#171;фирменное&#187; наименование &#171;AMD64&#187; лишь незадолго до анонса собственных процессоров на основе данной архитектуры, а до этого совершенно спокойно употребляла в собственных документах более нейтральное &#171;x86-64&#187;. Однако так или иначе, всё сводится к одному: некоторые внутренние регистры процессоров стали вместо 32-битных 64-битными, 32-битные команды x86-кода получили свои 64-битные аналоги, кроме того, объём адресуемой памяти (включая не только физическую, но и виртуальную) многократно увеличился (за счёт того, что адрес приобрёл вместо 32-битного 64-битный формат). Количество маркетинговых спекуляций на тему &#171;64-битности&#187; превысило все разумные пределы, поэтому нам следует рассмотреть достоинства данного нововведения особенно пристально. Итак: что же на самом деле изменилось, а что &#8212; нет? </p>
* &#8212; Доводы о том, что Intel, дескать, &#171;нагло скопировала EM64T с AMD64&#187; не выдерживают никакой критики. И вовсе не потому, что это не так &#8212; а потому, что вовсе не &#171;нагло&#187;. Есть такое понятие: &#171;кросс-лицензионное соглашение&#187;. Если таковое соглашение имеет место быть, это означает, что все разработки одной компании в определённой области, становятся автоматически доступными другой, равно как и разработки другой автоматически становятся доступны первой. Intel воспользовалась кросс-лицензированием для разработки EM64T, взяв за основу AMD64 (чего никто никогда не отрицал). AMD воспользовалась тем же соглашением для введения в свои процессоры поддержки наборов дополнительных инструкций SSE2 и SSE3, разработанных Intel. И ничего в этом постыдного нет: раз договорились &#171;делиться&#187; разработками &#8212; значит, надо делиться. </p>
<p>Что не изменилось? В первую очередь &#8212; быстродействие процессоров. Вопиющей глупостью будет считать, что один и тот же процессор при переходе из привычного 32-битного в 64-битный режим (а 32-битный режим все нынешние x86 CPU поддерживают в обязательном порядке) станет работать в 2 раза быстрее. Разумеется, в некоторых случаях некое ускорение от использования 64-битной целочисленной арифметики может присутствовать &#8212; но количество этих случаев сильно ограничено, и большинства современного пользовательского программного обеспечения они никак не касаются. Кстати: а почему мы употребили термин &#171;64-битная целочисленная арифметика&#187;? А потому, что блоки операций с плавающей точкой (см. ниже) во всех x86-процессорах уже давным-давно не 32-битные. И даже не 64-битные. Классический x87 FPU (см. ниже), окончательно ставший частью CPU ещё во времена старого доброго 32-битного Intel Pentium &#8212; уже был 80-битным. Операнды команд SSE и SSE2/3 &#8212; и вовсе 128-битные! В этом плане архитектура x86 достаточно парадоксальна: при всём притом, что формально процессоры данной архитектуры достаточно долгое время оставались 32-битными &#8212; разрядность тех блоков, где &#171;большая битность&#187; была реально необходима &#8212; наращивалась совершенно независимо от остальных. Например, процессоры AMD Athlon XP и Intel Pentium 4 &#171;Northwood&#187; совмещали в себе блоки, работающие с 32-битными, 80-битными, и 128-битными операндами. 32-битными оставались лишь основной набор команд (унаследованный от первого процессора архитектуры IA32 &#8212; Intel 386) и адресация памяти (максимум 4 гигабайта, если не считать &#171;извращений&#187; типа Intel PAE).</p>
<p>Таким образом, то, что процессоры AMD и Intel стали &#171;формально 64-битными&#187;, на практике принесло нам лишь три усовершенствования: появление команд для работы с 64-битными целыми числами, увеличение количества и/или разрядности регистров, и увеличение максимального объёма адресуемой памяти. Заметим: реальной пользы этих нововведений (особенно третьего!) никто не отрицает. Равно как никто не отрицает заслуг компании AMD в продвижении идеи &#171;осовременивания&#187; (за счёт введения 64-битности) x86-процессоров. Мы лишь хотим предостеречь от чрезмерных ожиданий: не стоит надеяться на то, что компьютер, покупавшийся &#171;в ценовом классе ВАЗа&#187;, от установки 64-битного программного обеспечения станет &#171;лихим Мерседесом&#187;. Чудес на свете не бывает... </p>
<p>Процессорное ядро</p>
<p>Различия между ядрами одной микроархитектуры</p>
<p>&#171;Процессорное ядро&#187; (как правило, для краткости его называют просто &#171;ядро&#187;) &#8212; это конкретное воплощение [микро]архитектуры (т.е. &#171;архитектуры в аппаратном смысле этого слова&#187;), являющееся стандартом для целой серии процессоров. Например, NetBurst &#8212; это микроархитектура, которая лежит в основе многих сегодняшних процессоров Intel: Celeron, Pentium 4, Xeon. Микроархитектура задает общие принципы: длинный конвейер, использование определенной разновидности кэша кода первого уровня (Trace cache), прочие &#171;глобальные&#187; особенности. Ядро &#8212; более конкретное воплощение. Например, процессоры микроархитектуры NetBurst с шиной 400 МГц, кэшем второго уровня 256 килобайт, и без поддержки Hyper-Threading &#8212; это более-менее полное описание ядра Willamette. А вот ядро Northwood имеет кэш второго уровня уже 512 килобайт, хотя также основано на NetBurst. Ядро AMD Thunderbird основано на микроархитектуре K7, но не поддерживает набор команд SSE, а вот ядро Palomino &#8212; уже поддерживает.</p>
<p>Таким образом, можно сказать что &#171;ядро&#187; &#8211; это конкретное воплощение определенной микроархитектуры &#171;в кремнии&#187;, обладающее (в отличие от самой микроархитектуры) определенным набором строго обусловленных характеристик. Микроархитектура &#8212; аморфна, она описывает общие принципы построения процессора. Ядро &#8212; конкретно, это микроархитектура, &#171;обросшая&#187; всевозможными параметрами и характеристиками. Чрезвычайно редки случаи, когда процессоры сменяли микроархитектуру, сохраняя название. И, наоборот, практически любое наименование процессора хотя бы несколько раз за время своего существования &#171;меняло&#187; ядро. Например, общее название серии процессоров AMD &#8212; &#171;Athlon XP&#187; &#8212; это одна микроархитектура (K7), но целых четыре ядра (Palomino, Thoroughbred, Barton, Thorton). Разные ядра, построенные на одной микроархитектуре, могут иметь, в том числе разное быстродействие. </p>
<p>Ревизии</p>
<p>Ревизия &#8212; одна из модификаций ядра, крайне незначительно отличающаяся от предыдущей, почему и не заслуживает звания &#171;нового ядра&#187;. Как правило, из выпусков очередной ревизии производители процессоров не делают большого события, это происходит &#171;в рабочем порядке&#187;. Так что даже если вы покупаете один и тот же процессор, с полностью аналогичным названием и характеристиками, но с интервалом где-то в полгода &#8212; вполне возможно, фактически он будет уже немного другой. Выпуск новой ревизии, как правило, связан с какими-то мелкими усовершенствованиями. Например, удалось чуть-чуть снизить энергопотребление, или понизить напряжение питания, или еще что-то оптимизировать, или была устранена пара мелких ошибок. С точки зрения производительности мы не помним ни одного примера, когда бы одна ревизия ядра отличалась от другой настолько существенно, чтобы об этом имело смысл говорить. Хотя чисто теоретически возможен и такой вариант &#8212; например, подвергся оптимизации один из блоков процессора, ответственный за исполнение нескольких команд. Подводя итог, можно сказать что &#171;заморачиваться&#187; ревизиями процессоров чаще всего не стоит: в очень редких случаях изменение ревизии вносит какие-то кардинальные изменения в процессор. Достаточно просто знать, что есть такая штука &#8212; исключительно для общего развития. </p>
<p>Частота работы ядра</p>
<p>Как правило, именно этот параметр в просторечии именуют &#171;частотой процессора&#187;. Хотя в общем случае определение &#171;частота работы ядра&#187; всё же более корректно, так как совершенно не обязательно все составляющие CPU функционируют на той же частоте, что и ядро (наиболее частым примером обратного являлись старые &#171;слотовые&#187; x86 CPU &#8212; Intel Pentium II и Pentium III для Slot 1, AMD Athlon для Slot A &#8212; у них L2-кэш функционировал на 1/2, и даже иногда на 1/3 частоты работы ядра). Ещё одним распространённым заблуждением является уверенность в том, что частота работы ядра однозначным образом определяет производительность. На самом деле это дважды не так: во-первых, каждое конкретное процессорное ядро (в зависимости от того, как оно спроектировано, сколько содержит исполняющих блоков различных типов, и т.д. и т.п.) может исполнять различное количество команд за один такт, частота же &#8212; это всего лишь количество таких тактов в секунду. Таким образом (приведенное далее сравнение, разумеется, очень сильно упрощено и поэтому весьма условно) процессор, ядро которого исполняет 3 инструкции за такт, может иметь на треть меньшую частоту, чем процессор, исполняющий 2 инструкции за такт &#8212; и при этом обладать полностью аналогичным быстродействием. </p>
<p>Во-вторых, даже в рамках одного и того же ядра, увеличение частоты вовсе не всегда приводит к пропорциональному увеличению быстродействия. Здесь вам очень пригодятся знания, которые вы могли почерпнуть из раздела &#171;Общие принципы взаимодействия процессора и ОЗУ&#187;. Дело в том, что скорость исполнения команд ядром процессора &#8212; это вовсе не единственный показатель, влияющий на скорость выполнения программы. Не менее важна скорость поступления команд и данных на CPU. Представим себе чисто теоретически такую систему: быстродействие процессора &#8212; 10'000 команд в секунду, скорость работы памяти &#8212; 1000 байт в секунду. Вопрос: даже если принять, что одна команда занимает не более одного байта, а данных у нас нет совсем, с какой скоростью будет исполняться программа в такой системе? Правильно: не более 1000 команд в секунду, и производительность CPU тут совершенно ни при чём: мы будем ограничены не ей, а скоростью поступления команд в процессор. Таким образом, следует понимать: невозможно непрерывно наращивать одну только частоту ядра, не ускоряя одновременно подсистему памяти, так как в этом случае начиная с определённого этапа, увеличение частоты CPU перестанет сказываться на увеличении быстродействия системы в целом. </p>
<p>Особенности образования названий процессоров</p>
<p>Раньше, когда небо было голубее, пиво &#8212; вкуснее, а девушки &#8212; красивее, процессоры называли просто: имя производителя + название модельного ряда + частота. Например: &#171;AMD K6-2 450 MHz&#187;. В настоящее время уже оба основных производителя от этой традиции отошли, и вместо частоты употребляют какие-то непонятные циферки, обозначающие невесть что. Краткому объяснению того, что же на самом деле эти циферки обозначают, и посвящены следующие два раздела. </p>
<p>Рейтинги от AMD</p>
<p>Причина, по которой компания AMD &#171;изъяла&#187; частоту из наименования своих процессоров, и заменила её некой абстрактной цифрой &#8212; общеизвестна: после появления процессора Intel Pentium 4, который работает на очень высоких частотах, процессоры AMD рядом с ним стали &#171;плохо выглядеть на витрине&#187; &#8212; покупатель не верил, что CPU с частотой, например, 1500 МГц, может обогнать CPU с частотой 2000 МГц. Поэтому частоту в наименовании заменили рейтингом. Формальная (&#171;де-юре&#187;, так сказать) трактовка этого рейтинга в устах AMD в разные времена звучала немного по-разному, но ни разу не прозвучала в том виде, в каком её воспринимали пользователи: процессор AMD с неким рейтингом, должен быть как минимум не медленнее процессора Intel Pentium 4 с соответствующей данному рейтингу частотой. Между тем, ни для кого не являлось особенным секретом, что именно такая трактовка и являлась конечной целью введения рейтинга. В общем, все всё прекрасно понимали, но AMD старательно делала вид, что она тут ни при чём :). Пенять ей за это не стоит: в конкурентной борьбе применяются совсем другие правила, чем в рыцарских поединках. Тем более что результаты независимых тестов демонстрировали: в целом, рейтинги своим процессорам AMD назначает достаточно справедливые. Собственно, именно до тех пор, пока это так &#8212; вряд ли имеет смысл протестовать против использования рейтинга. Правда, остаётся открытым один вопрос: а к чему же (нас интересует, понятное дело, состояние де-факто, а не разъяснения маркетингового отдела) будет привязан рейтинг процессоров AMD чуть позже, когда вместо Pentium 4 Intel начнёт выпускать какой-нибудь другой процессор? </p>
<p>Processor Number от Intel</p>
<p>Что нужно запомнить сразу: Processor Number (далее PN) у процессоров Intel &#8212; это не рейтинг. Не рейтинг производительности, и не рейтинг чего-либо другого. Фактически, это просто &#171;артикул&#187;, элемент строчки в складской ведомости, единственная задача которого &#8212; сделать так, чтобы строчка, обозначающая один процессор, отличалась от строчки, обозначающей другой. В рамках серии (первая цифра PN), две остальные цифры, в принципе, кое о чём могут сказать, но, учитывая наличие таблиц, в которых приведено полное соответствие между PN и реальными параметрами, мы не видим особого смысла в том, чтобы заучивать какие-то промежуточные соответствия. Мотивация, которой руководствовалась Intel, вводя PN (вместо опять-таки указания частоты CPU) &#8212; более сложная, чем у AMD. Необходимость введения PN (как её объясняет сама Intel) связана, прежде всего, с тем, что два основных конкурента по-разному подходят к вопросу об уникальности наименования CPU. Например, у AMD название &#171;Athlon 64 3200+&#187; может обозначать сразу четыре процессора с несколько различными техническими характеристиками (но одинаковым &#171;рейтингом&#187;). Intel придерживается мнения, что наименование процессора должно быть уникальным, в связи с чем ранее компании приходилось &#171;изворачиваться&#187;, добавляя к значению частоты в наименовании различные буквы, и это приводило к путанице. По идее, PN должен был эту путаницу устранить. Трудно сказать, была ли достигнута поставленная цель: всё равно номенклатура процессоров Intel осталась достаточно сложной. С другой стороны, это неизбежно, так как ассортимент продуктов уж больно велик. Однако независимо от всего прочего, одного эффекта де-факто добиться точно удалось: теперь только разбирающиеся в вопросе специалисты могут по названию процессора быстро и точно &#171;по памяти&#187; сказать, что он собой представляет, и какова будет его производительность в сравнении с другими CPU. Насколько это хорошо? Сложно сказать. Мы предпочтём воздержаться от комментариев. </p>
<p>Измерение скорости &#171;в мегагерцах&#187; &#8212; как это возможно?</p>
<p>Никак это невозможно, потому что скорость не измеряется в мегагерцах, как не измеряется расстояние в килограммах. Однако господа маркетологи давно уже поняли, что в словесном поединке между физиком и психологом побеждает всегда последний &#8212; причём независимо от того, кто на самом деле прав. Поэтому мы и читаем про &#171;сверхбыструю 1066 MHz FSB&#187;, мучительно пытаясь понять, как скорость может измеряться с помощью частоты. На самом деле, раз уж прижилась такая извращённая тенденция, нужно просто чётко представлять себе, что имеется в виду. А имеется в виду следующее: если мы &#171;закрепим&#187; ширину шины на N битах &#8212; то её пропускная способность действительно будет зависеть от того, на какой частоте данная шина функционирует, и какое количество данных она способна передавать за такт. По обычной процессорной шине с &#171;одинарной&#187; скоростью (такая шина была, например, у процессора Intel Pentium III) за такт передаётся 64 бита, то есть 8 байт. Соответственно, если рабочая частота шины равна 100 МГц (100'000'000 тактов в секунду) &#8212; то скорость передачи данных будет равна 8 байт * 100'000'000 герц ~= 763 мегабайта в секунду (а если считать в &#171;десятичных мегабайтах&#187;, в которых принято считать потоки данных, то ещё красивее &#8212; 800 мегабайт в секунду). Соответственно, если на тех же 100 мегагерцах работает DDR-шина, способная передавать за один такт удвоенный объём данных &#8212; скорость вырастет ровно вдвое. Поэтому, согласно парадоксальной логике господ маркетологов, данную шину следует именовать &#171;200-мегагерцевой&#187;. А если это ещё и QDR (Quad Data Rate) шина &#8212; то она и вовсе &#171;400-мегагерцевая&#187; получается, так как за один такт передаёт четыре пакета данных. Хотя реальная частота работы у всех трёх вышеописанных шин одинаковая &#8212; 100 мегагерц. Вот так &#171;мегагерцы&#187; и стали синонимом скорости.</p>
<p>Таким образом, QDR-шина (с &#171;учетверённой&#187; скоростью), работающая на реальной частоте 266 мегагерц, волшебным образом оказывается у нас &#171;1066-мегагерцевой&#187;. Цифра &#171;1066&#187; в данном случае олицетворяет то, что её пропускная способность ровно в 4 раза больше &#171;односкоростной&#187; шины, работающей на той же самой частоте. Вы ещё не запутались?.. Привыкайте! Это вам не какая-нибудь теория относительности, тут всё намного сложней и запущенней... Впрочем, самое главное здесь &#8212; выучить наизусть один простой принцип: если уж мы занимаемся таким извращением, как сравнение скорости двух шин между собой &#171;в мегагерцах&#187; &#8212; то они обязательно должны быть одинаковой ширины. Иначе получается как в одном форуме, где человек всерьёз доказывал, что пропускная способность AGP2X (&#171;133-мегагерцевая&#187;, но 32-битная шина) &#8212; выше, чем пропускная способность FSB у Pentium III 800 (реальная частота 100 МГц, ширина 64 бита). </p>
<p>Пара слов о некоторых пикантных особенностях DDR и QDR протоколов </p>
<p>Как уже было сказано выше, в режиме DDR по шине за один такт передаётся удвоенный объём информации, а в режиме QDR &#8212; учетверённый. Правда, в документах, ориентированных больше на прославление достижений производителей, чем на объективное освещение реалий, почему-то всегда забывают указать одно маленькое &#171;но&#187;: режимы удвоенной и учетверённой скорости включаются только при пакетной передаче данных. То есть, если мы запросили из памяти парочку мегабайтов с адреса X по адрес Y &#8212; то да, эти два мегабайта будут переданы с удвоенной/учетверённой скоростью. А вот сам запрос на данные посылается по шине с &#171;одинарной&#187; скоростью &#8212; всегда! Соответственно, если запросов у нас много, а размер пересылаемых данных не очень велик, то количество данных, которые &#171;путешествуют&#187; по шине с одинарной скоростью (а запрос &#8212; это тоже данные) будет почти равно количеству тех, которые передаются со скоростью удвоенной или учетверённой. Вроде бы нам никто открыто не врал, вроде бы DDR и QDR действительно работают, но... как говорится в одном старом анекдоте: &#171;то ли он у кого-то украл шубу, то ли у него кто-то украл шубу, но что-то там с шубой не то...&#187; ;)</p>
<p>Процессор &#171;крупноблочно&#187;</p>
<p>Кэш</p>
<p>Общее описание и принцип действия </p>
<p>Во всех современных процессорах есть кэш (по-английски &#8212; cache). Кэш &#8212; это некая особенная разновидность памяти (основная особенность, кардинально отличающая кэш от ОЗУ &#8212; скорость работы), которая является своего рода &#171;буфером&#187; между контроллером памяти и процессором. Служит этот буфер для увеличения скорости работы с ОЗУ. Каким образом? Сейчас попытаемся объяснить. При этом мы решили отказаться от попахивающих детским садом сравнений, которые частенько встречаются в популяризаторской литературе на процессорную тематику (бассейны, соединённые трубами разного диаметра, и т.д. и т.п.). Всё-таки человек, который дочитал статью до этого места, и не заснул &#8212; наверное, способен выдержать и &#171;переварить&#187; чисто техническое объяснение, без бассейнов, кошечек и одуванчиков.</p>
<p>Итак, представим, что у нас есть много сравнительно медленной памяти (пусть это будет ОЗУ размером 10'000'000 байт) и относительно мало очень быстрой (пусть это будет кэш размером всего 1024 байта). Как нам с помощью этого несчастного килобайта увеличить скорость работы со всей памятью вообще? А вот здесь следует вспомнить, что данные в процессе работы программы, как правило, не бездумно перекидываются с места на место &#8212; они изменяются. Считали из памяти значение какой-то переменной, прибавили к нему какое-то число &#8212; записали обратно на то же место. Считали массив, отсортировали по возрастанию &#8212; опять-таки записали в память. То есть в один какой-то момент программа работает не со всей памятью целиком, а, как правило, с относительно маленьким её фрагментом. Какое решение напрашивается? Правильно: загрузить этот фрагмент в &#171;быструю&#187; память, обработать его там, а потом уже записать обратно в &#171;медленную&#187; (или просто удалить из кэша, если данные не изменялись). В общем случае, именно так и работает процессорный кэш: любая считываемая из памяти информация попадает не только в процессор, но и в кэш. И если эта же информация (тот же адрес в памяти) нужна снова, сначала процессор проверяет: а нет ли её в кэше? Если есть &#8212; информация берётся оттуда, и обращения к памяти не происходит вовсе. Аналогично с записью: информация, если её объём влезает в кэш &#8212; пишется именно туда, и только потом, когда процессор закончил операцию записи, и занялся выполнением других команд, данные, записанные в кэш, параллельно с работой процессорного ядра &#171;потихоньку выгружаются&#187; в ОЗУ.</p>
<p>Разумеется, объём данных, прочитанных и записанных за всё время работы программы &#8212; намного больше объёма кэша. Поэтому некоторые из них приходится время от времени удалять, чтобы в кэш могли поместиться новые, более актуальные. Самый простой из известных механизмов обеспечения данного процесса &#8212; отслеживание времени последнего обращения к данным, находящимся в кэше. Так, если нам необходимо поместить новые данные в кэш, а он уже &#171;забит под завязку&#187;, контроллер, управляющий кэшем, смотрит: к какому фрагменту кэша не происходило обращения дольше всего? Именно этот фрагмент и является первым кандидатом на &#171;вылет&#187;, а на его место записываются новые данные, с которыми нужно работать сейчас. Вот так, в общих чертах, работает механизм кэширования в процессорах. Разумеется, приведенное выше объяснение весьма примитивно, на самом деле всё ещё сложнее, но, надеемся, общее представление о том, зачем процессору нужен кэш и как он работает, вы получить смогли. </p>
<p>А для того чтобы было понятно, насколько важен кэш, приведем простой пример: скорость обмена данными процессора Pentium 4 со своим кэшам более чем в 10 раз (!) превосходит скорость его работы с памятью. Фактически, в полную силу современные процессоры способны работать только с кэшем: как только они сталкиваются с необходимостью прочитать данные из памяти &#8212; все их хваленые мегагерцы начинают просто &#171;греть воздух&#187;. Опять-таки, простой пример: выполнение простейшей инструкции процессором происходит за один такт, то есть за секунду он может выполнить такое количество простых инструкций, какова его частота (на самом деле еще больше, но это оставим на потом&#8230;). А вот время ожидания данных из памяти может в худшем случае составить более 200 тактов! Что делает процессор, пока он ждет нужных данных? А ничего он не делает. Просто стоит и ждет&#8230; </p>
<p>Многоуровневое кэширование</p>
<p>Специфика конструирования современных процессорных ядер привела к тому, что систему кэширования в подавляющем большинстве CPU приходится делать многоуровневой. Кэш первого уровня (самый &#171;близкий&#187; к ядру) традиционно разделяется на две (как правило, равные) половины: кэш инструкций (L1I) и кэш данных (L1D). Это разделение предусматривается так называемой &#171;гарвардской архитектурой&#187; процессора, которая по состоянию на сегодня является самой популярной теоретической разработкой для построения современных CPU. В L1I, соответственно, аккумулируются только команды (с ним работает декодер, см. ниже), а в L1D &#8212; только данные (они впоследствии, как правило, попадают во внутренние регистры процессора). &#171;Над L1&#187; стоит кэш второго уровня &#8212; L2. Он, как правило, больше по объёму, и является уже &#171;смешанным&#187; &#8212; там располагаются и команды, и данные. L3 (кэш третьего уровня), как правило, полностью повторяет структуру L2, и в современных x86 CPU встречается редко. Чаще всего, L3 &#8212; это плод компромисса: за счёт использование более медленной и узкой шины, его можно сделать очень большим, но при этом скорость L3 всё равно остаётся более высокой, чем скорость памяти (хотя и не такой высокой, как у L2-кэша). Тем не менее, алгоритм работы с многоуровневым кэшем в общих чертах не отличается от алгоритма работы с одноуровневым, просто добавляются лишние итерации: сначала информация ищется в L1, если её там нет &#8212; в L2, потом &#8212; в L3, и уже потом, если ни на одном уровне кэша она не найдена &#8212; идёт обращение к основной памяти (ОЗУ). </p>
<p>Декодер</p>
<p>На самом деле, исполнительные блоки всех современных десктопных x86-процессоров... вовсе не работают с кодом в стандарте x86. У каждого процессора есть своя, &#171;внутренняя&#187; система команд, не имеющая ничего общего с теми командами (тем самым &#171;кодом&#187;), которые поступают извне. В общем случае, команды, исполняемые ядром &#8212; намного проще, &#171;примитивнее&#187;, чем команды стандарта x86. Именно для того, чтобы процессор &#171;внешне выглядел&#187; как x86 CPU, и существует такой блок как декодер: он отвечает за преобразование &#171;внешнего&#187; x86-кода во &#171;внутренние&#187; команды, исполняемые ядром (при этом достаточно часто одна команда x86-кода преобразуется в несколько более простых &#171;внутренних&#187;). Декодер является очень важной частью современного процессора: от его быстродействия зависит то, насколько постоянным будет поток команд, поступающих на исполняющие блоки. Ведь они неспособны работать с кодом x86, поэтому то, будут они что-то делать, или простаивать &#8212; во многом зависит от скорости работы декодера. Достаточно необычный способ ускорить процесс декодирования команд реализовала в процессорах архитектуры NetBurst компания Intel &#8212; см. ниже про Trace cache.</p>
<p>Исполняющие (функциональные) устройства</p>
<p>Пройдя через все уровни кэша и декодер, команды наконец-то попадают на те блоки, ради которых вся эта катавасия и устраивалась: исполняющие устройства. По сути, именно исполняющие устройства и являются единственно необходимым элементом процессора. Можно обойтись без кэша &#8212; скорость снизится, но программы работать будут. Можно обойтись без декодера &#8212; исполняющие устройства станут сложнее, но работать процессор будет. В конце концов, ранние процессоры архитектуры x86 (i8086, i80186, 286, 386, 486, Am5x86) &#8212; как-то без декодера обходились. Без исполняющих устройств обойтись невозможно, ибо именно они исполняют код программы. В самом первом приближении они традиционно делятся на две больших группы: арифметико-логические устройства (ALU) и блок вычислений с плавающей точкой (FPU). </p>
<p>Арифметико-логические устройства</p>
<p>ALU традиционно отвечают за два типа операций: арифметические действия (сложение, вычитание, умножение, деление) с целыми числами, логические операции с опять-таки целыми числами (логическое &#171;и&#187;, логическое &#171;или&#187;, &#171;исключающее или&#187;, и тому подобные). Что, собственно, и следует из их названия. Блоков ALU в современных процессорах, как правило, несколько. Для чего &#8212; вы поймёте позже, прочитав раздел &#171;Суперскалярность и внеочередное исполнение команд&#187;. Понятно, что ALU может исполнить только те команды, которые предназначены для него. Распределением команд, поступающих с декодера, по различным исполняющим устройствам, занимается специальный блок, но это уже, как говорится, &#171;слишком сложные материи&#187;, и их вряд ли имеет смысл разъяснять в материале, который посвящен лишь поверхностному ознакомлению с основными принципами работы современных x86 CPU.</p>
<p>Блок вычислений с плавающей запятой* </p>
<p>FPU занимается выполнением команд, работающих с числами с плавающей запятой, кроме того, традиционно на него &#171;вешают всех собак&#187; в виде всяческих дополнительных наборов команд (MMX, 3DNow!, SSE, SSE2, SSE3...) &#8212; независимо от того, работают они с числами с плавающей запятой, или с целыми. Как и в случае с ALU, отдельных блоков в FPU может быть несколько, и они способны работать параллельно.</p>
* &#8212; согласно традиций русской математической школы, мы называем FPU &#171;блоком вычислений с плавающей запятой&#187;, хотя буквально его название (Floating Point Unit) переводится как &#171;...с плавающей точкой&#187; &#8212; согласно американскому стандарту написания таких чисел. </p>
<p>Регистры процессора</p>
<p>Регистры &#8212; по сути, те же ячейки памяти, но &#171;территориально&#187; они расположены прямо в процессорном ядре. Разумеется, скорость работы с регистрами во много раз превосходит как скорость работы с ячейками памяти, расположенными в основном ОЗУ (тут вообще на порядки...), так и с кэшами любого уровня. Поэтому большинство команд архитектуры x86 предусматривают осуществление действий именно над содержимым регистров, а не над содержимым памяти. Однако общий объём регистров процессора, как правило, очень мал &#8212; он не сравним даже с объёмом кэшей первого уровня. Поэтому де-факто код программы (не на языке высокого уровня, а именно бинарный, &#171;машинный&#187;) часто содержит следующую последовательность операций: загрузить в один из регистров процессора информацию из ОЗУ, загрузить в другой регистр другую информацию (тоже из ОЗУ), произвести некое действие над содержимым этих регистров, поместив результат в третий &#8212; а потом снова выгрузить результат из регистра в основную память. </p>
<p>Процессор в подробностях</p>
<p>Особенности кэшей</p>
<p>Частота работы кэша и его шина </p>
<p>Во всех современных x86 CPU все уровни кэша работают на той же частоте, что и процессорное ядро, но это вовсе не всегда было так (данный вопрос уже поднимался выше). Однако скорость работы с кэшем зависит не только от частоты, но и от ширины шины, с помощью которой он соединён с процессорным ядром. Как вы (надеемся) помните из ранее прочитанного, скорость передачи данных является, по сути, произведением частоты работы шины (количества тактов в секунду) на количество байт, которые передаются по шине за один такт. Количество передаваемых за такт байтов можно увеличивать за счёт введения DDR и QDR (Double Data Rate и Quad Data Rate) протоколов &#8212; или просто за счёт увеличения ширины шины. В случае с кэшем более популярен второй вариант &#8212; не в последнюю очередь из-за &#171;пикантных особенностей&#187; DDR/QDR, описанных выше. Разумеется, минимально разумной шириной шины кэша является ширина внешней шины самого процессора, то есть, по состоянию на сегодняшний день &#8212; 64 бита. Именно так, в духе здорового минимализма, и поступает компания AMD: в её процессорах ширина шины L1 &lt;&#8212;&gt; L2 равна 64 битам, но при этом она двунаправленная, то есть, способна работать одновременно на передачу и приём информации. В духе &#171;здорового гигантизма&#187; в очередной раз поступила компания Intel: в её процессорах, начиная с Pentium III &#171;Coppermine&#187;, шина L1 &lt;&#8212;&gt; L2 имеет ширину... 256 бит! По принципу &#171;кашу маслом не испортишь&#187;, как говорится. Правда, шина эта однонаправленная, то есть в один момент времени работает либо только на передачу, либо только на приём. Споры о том, какой из подходов лучше (двунаправленная шина, но более узкая, или однонаправленная широкая) &#8212; продолжаются до сих пор... впрочем, равно как и множество других споров относительно технических решений, применяемых двумя основными конкурентами на рынке x86 CPU. </p>
<p>Эксклюзивный и не эксклюзивный кэш</p>
<p>Концепции эксклюзивного и не эксклюзивного кэширования очень просты: в случае не эксклюзивного кэша, информация на всех уровнях кэширования может дублироваться. Таким образом, L2 может содержать в себе данные, которые уже находятся в L1I и L1D, а L3 (если он есть) может содержать в себе полную копию всего содержимого L2 (и, соответственно, L1I и L1D). Эксклюзивный кэш, в отличие от не эксклюзивного, предусматривает чёткое разграничение: если информация содержится на каком-то уровне кэша &#8212; то на всех остальных она отсутствует. Плюс эксклюзивного кэша очевиден: общий размер кэшируемой информации в данном случае равен суммарному объёму кэшей всех уровней &#8212; в отличие от не эксклюзивного кэша, где размер кэшируемой информации (в худшем случае) равен объёму самого большого уровня кэша. Минус эксклюзивного кэша менее очевиден, но он есть: необходим специальный механизм, который следит за собственно &#171;эксклюзивностью&#187; (так, например, при удалении информации из L1-кэша, перед этим автоматически инициируется процесс её копирования в L2). </p>
<p>Не эксклюзивный кэш традиционно использует компания Intel, эксклюзивный (с момента появления процессоров Athlon на ядре Thunderbird) &#8212; компания AMD. В целом, мы наблюдаем здесь классическое противостояние между объёмом и скоростью: за счёт эксклюзивности, при одинаковых объёмах L1/L2 у AMD общий размер кэшируемой информации получается больше &#8212; но за счёт неё же он работает медленней (задержки, вызванные наличием механизма обеспечения эксклюзивности). Следует, наверное, заметить, что недостатки не эксклюзивного кэша компания Intel в последнее время компенсирует просто, тупо, но весомо: наращивая его объёмы. Для топовых процессоров данной компании стал уже почти что нормой L2-кэш объёмом 2 МБ &#8212; и AMD с её 128 КБ L1С+L1D и максимум 1 МБ L2 пока &#171;не переплюнуть&#187; эти 2 МБ даже за счёт эксклюзивности.</p>
<p>Кроме того, увеличивать общий объём кэшируемой информации за счёт введения эксклюзивной архитектуры кэша имеет смысл только в том случае, когда выигрыш в объёме получается достаточно большим. Для компании AMD это актуально т.к. у её сегодняшних CPU суммарный объём L1D+L1I равен 128 КБ. Процессорам Intel, у которых объём L1D равен максимум 32 КБ, а L1I иногда имеет совсем другую структуру (см. про Trace cache), введение эксклюзивной архитектуры дало бы намного меньше пользы. </p>
А ещё есть такое распространённое заблуждение, что архитектура кэша у CPU компании Intel &#171;инклюзивная&#187;. На самом деле &#8212; нет. Именно НЕ эксклюзивная. Инклюзивная архитектура предусматривает, что на &#171;нижнем&#187; уровне кэша не может находиться ничего, чего нет на более &#171;верхнем&#187;. Не эксклюзивная архитектура всего лишь допускает дублирование данных на разных уровнях. </p>
<p>Trace cache</p>
<p>Концепция Trace cache, состоит в том, чтобы сохранять в кэше инструкций первого уровня (L1I) не те команды, которые считаны из памяти, а уже декодированные последовательности (см. декодер). Таким образом, если некая x86-команда исполняется повторно, и она всё ещё находится в L1I, декодеру процессора не нужно снова преобразовывать её в последовательность команд &#171;внутреннего кода&#187;, так как L1I содержит данную последовательность в уже декодированном виде. Концепция Trace cache очень удачно вписывается в общую концепцию архитектуры Intel NetBurst, ориентированную на создание процессоров с очень высокой частотой работы ядра. Однако полезность Trace cache для [относительно] менее высокочастотных CPU до сих пор находится под вопросом, так как сложность организации Trace cache становится сопоставима с задачей конструирования обычного быстрого декодера. Поэтому, отдавая должное оригинальности идеи, мы всё же сказали бы, что универсальным решением &#171;на все случаи жизни&#187; Trace cache считать нельзя. </p>
<p>Суперскалярность и внеочередное исполнение команд</p>
<p>Основная черта всех современных процессоров состоит в том, что они способны запускать на исполнение не только ту команду, которую (согласно коду программы) следует исполнить в данный момент времени, но и другие, следующие после неё. Приведём простой (канонический) пример. Пусть нам следует исполнить следующую последовательность команд: </p>
<p>1) A = B + C<br>
2) Z = X + Y<br>
<p>3) K = A + Z</p>
<p>Легко заметить, что команды (1) и (2) совершенно независимы друг от друга &#8212; они не пересекаются ни по исходным данным (переменные B и C в первом случае, X и Y во втором), ни по месту размещения результата (переменная A в первом случае и Z во втором). Стало быть, если на данный момент у нас есть свободные исполняющие блоки в количестве более одного, данные команды можно распределить по ним, и выполнить одновременно, а не последовательно*. Таким образом, если принять время исполнения каждой команды равным N тактов процессора, то в классическом случае исполнение всей последовательности заняло бы N*3 тактов, а в случае с параллельным исполнением &#8212; всего N*2 тактов (так как команду (3) нельзя выполнить, не дождавшись результата исполнения двух предыдущих).</p>
* &#8212; разумеется, степень параллелизма не бесконечна: команды могут быть выполнены параллельно только в том случае, когда на данный момент времени есть в наличии соответствующее количество свободных от работы блоков (ФУ), причём именно таких, которые &#171;понимают&#187; рассматриваемые команды. Самый простой пример: блок, относящийся к ALU, физически неспособен исполнить инструкцию, предназначенную для FPU. Обратное также верно. </p>
<p>На самом деле всё ещё сложнее. Так, если у нас имеется следующая последовательность:</p>
<p>1) A = B + C<br>
2) K = A + M<br>
<p>3) Z = X + Y</p>
<p>То очередь исполнения команд процессором будет изменена! Так как команды (1) и (3) независимы друг от друга (ни по исходным данным, ни по месту размещения результата), они могут быть выполнены параллельно &#8212; и будут выполнены параллельно. А вот команда (2) будет выполнена после них (третьей) &#8212; поскольку для того, чтобы результат вычислений был корректен, необходимо, чтобы перед этим была выполнена команда (1). Именно поэтому обсуждаемый в данном разделе механизм и называется &#171;внеочередным исполнением команд&#187; (Out-of-Order Execution, или сокращённо &#171;OoO&#187;): в тех случаях, когда очерёдность выполнения никак не может сказаться на результате, команды отправляются на исполнение не в той последовательности, в которой они располагаются в коде программы, а в той, которая позволяет достичь максимального быстродействия. </p>
<p>Теперь вам должно стать окончательно понятно, зачем современным CPU такое количество однотипных исполняющих блоков: они обеспечивают возможность параллельного выполнения нескольких команд, которые в случае с &#171;классическим&#187; подходом к проектированию процессора пришлось бы выполнять в той последовательности, в которой они содержатся в исходном коде, одну за другой.</p>
<p>Процессоры, оснащённые механизмом параллельного исполнения нескольких подряд идущих команд, принято называть &#171;суперскалярными&#187;. Однако не все суперскалярные процессоры поддерживают внеочередное исполнение. Так, в первом примере нам достаточно &#171;простой суперскалярности&#187; (выполнения двух последовательных команд одновременно) &#8212; а вот во втором примере без перестановки команд местами уже не обойтись, если мы хотим получить максимальное быстродействие. Все современные x86 CPU обладают обоими качествами: являются суперскалярными, и поддерживают внеочередное исполнение команд. В то же время, были в истории x86 и &#171;простые суперскаляры&#187;, OoO не поддерживающие. Например, классическим десктопным x86-суперскаляром без OoO был Intel Pentium [MMX].</p>
<p>Справедливости ради, стоит заметить, что никаких заслуг в разработке концепций суперскалярности и OoO &#8212; нет ни у Intel, ни у AMD, ни у какого-либо иного (в том числе из ныне почивших) производителя x86 CPU. Первый суперскалярный компьютер, поддерживающий OoO, был разработан Сеймуром Креем (Seymour Cray) ещё в 60-х годах XX века. Для сравнения: Intel свой первый суперскалярный процессор (Pentium) выпустила в 1993 году, первый суперскаляр с OoO (Pentium Pro) &#8212; в 1995 году; первый суперскаляр с OoO от AMD (K5) увидел свет в 1996 году. Комментарии, как говорится, излишни...</p>
<p>Предварительное (опережающее) декодирование<br>
<p>и кэширование</p>
<p>Предсказание ветвлений</p>
<p>В любой более-менее сложной программе присутствуют команды условного перехода: &#171;Если некое условие истинно &#8212; перейти к исполнению одного участка кода, если нет &#8212; другого&#187;. С точки зрения скорости выполнения кода программы современным процессором, поддерживающим внеочередное исполнение, любая команда условного перехода &#8212; воистину бич божий. Ведь до тех пор, пока не станет известно, какой участок кода после условного перехода окажется &#171;актуальным&#187; &#8212; его невозможно начать декодировать и исполнять (см. внеочередное исполнение). Для того чтобы как-то примирить концепцию внеочередного исполнения с командами условного перехода, предназначается специальный блок: блок предсказания ветвлений. Как понятно из его названия, занимается он, по сути, &#171;пророчествами&#187;: пытается предсказать, на какой участок кода укажет команда условного перехода, ещё до того, как она будет исполнена. В соответствии с указаниями &#171;штатного внутриядерного пророка&#187;, процессором производятся вполне реальные действия: &#171;напророченный&#187; участок кода загружается в кэш (если он там отсутствует), и даже начинается декодирование и выполнение его команд. Причём среди выполняемых команд также могут содержаться инструкции условного перехода, и их результаты тоже предсказываются, что порождает целую цепочку из пока не проверенных предсказаний! Разумеется, если блок предсказания ветвлений ошибся, вся проделанная в соответствии с его предсказаниями работа просто аннулируется. </p>
<p>На самом деле, алгоритмы, по которым работает блок предсказания ветвлений, вовсе не являются шедеврами искусственного интеллекта. Преимущественно они просты... и тупы. Ибо чаще всего команда условного перехода встречается в циклах: некий счётчик принимает значение X, и после каждого прохождения цикла значение счётчика уменьшается на единицу. Соответственно, до тех пор, пока значение счётчика больше нуля &#8212; осуществляется переход на начало цикла, а после того, как он становится равным нулю &#8212; исполнение продолжается дальше. Блок предсказания ветвлений просто анализирует результат выполнения команды условного перехода, и считает, что если N раз подряд результатом стал переход на определённый адрес &#8212; то и в N+1 случае будет осуществлён переход туда же. Однако, несмотря на весь примитивизм, данная схема работает просто замечательно: например, в случае, если счётчик принимает значение 100, а &#171;порог срабатывания&#187; предсказателя ветвлений (N) равен двум переходам подряд на один и тот же адрес &#8212; легко заметить, что 97 переходов из 98 будут предсказаны правильно! </p>
<p>Разумеется, несмотря на достаточно высокую эффективность простых алгоритмов, механизмы предсказания ветвлений в современных CPU всё равно постоянно совершенствуются и усложняются &#8212; но тут уже речь идёт о борьбе за единицы процентов: например, за то, чтобы повысить эффективность работы блока предсказания ветвлений с 95 процентов до 97, или даже с 97% до 99...</p>
<p>Предвыборка данных</p>
<p>Блок предвыборки данных (Prefetch) очень похож по принципу своего действия на блок предсказания ветвлений &#8212; с той только разницей, что в данном случае речь идёт не о коде, а о данных. Общий принцип действия такой же: если встроенная схема анализа доступа к данным в ОЗУ решает, что к некоему участку памяти, ещё не загруженному в кэш, скоро будет осуществлён доступ &#8212; она даёт команду на загрузку данного участка памяти в кэш ещё до того, как он понадобится исполняемой программе. &#171;Умно&#187; (результативно) работающий блок предвыборки позволяет существенно сократить время доступа к нужным данным, и, соответственно, повысить скорость исполнения программы. К слову: грамотный Prefetch очень хорошо компенсирует высокую латентность подсистемы памяти, подгружая нужные данные в кэш, и тем самым, нивелируя задержки при доступе к ним, если бы они находились не в кэше, а в основном ОЗУ. </p>
<p>Однако, разумеется, в случае ошибки блока предвыборки данных, неизбежны негативные последствия: загружая де-факто &#171;ненужные&#187; данные в кэш, Prefetch вытесняет из него другие (быть может, как раз нужные). Кроме того, за счёт &#171;предвосхищения&#187; операции считывания, создаётся дополнительная нагрузка на контроллер памяти (де-факто, в случае ошибки &#8212; совершенно бесполезная).</p>
<p>Алгоритмы Prefetch, как и алгоритмы блока предсказания ветвлений, тоже не блещут интеллектуальностью: как правило, данный блок стремится отследить, не считывается ли информация из памяти с определённым &#171;шагом&#187; (по адресам), и на основании этого анализа пытается предсказать, с какого адреса будут считываться данные в процессе дальнейшей работы программы. Впрочем, как и в случае с блоком предсказания ветвлений, простота алгоритма вовсе не означает низкую эффективность: в среднем, блок предвыборки данных чаще &#171;попадает&#187;, чем ошибается (и это, как и в предыдущем случае, прежде всего связано с тем, что &#171;массированное&#187; чтение данных из памяти, как правило происходит в процессе исполнения различных циклов).</p>
<p>Заключение</p>
Я &#8212; тот кролик, который не может начать жевать траву до тех пор, пока<br>
не поймёт во всех деталях, как происходит процесс фотосинтеза!<br>
<p>(изложение личной позиции одним из близких знакомых автора) </p>
<p>Вполне возможно, те чувства, которые у вас возникли после прочтения данной статьи, можно описать примерно следующим образом: &#171;Вместо того чтобы на пальцах объяснить, какой процессор лучше &#8212; взяли и загрузили мне мозги кучей специфической информации, в которой ещё разбираться и разбираться, и конца-края не видно!&#187; Вполне нормальная реакция: поверьте, мы вас хорошо понимаем. Скажем даже больше (и пусть с головы упадёт корона!): если вы думаете, что мы сами можем ответить на этот простецкий вопрос (&#171;какой процессор лучше?&#187;) &#8212; то вы очень сильно заблуждаетесь. Не можем. Для одних задач лучше один, для других &#8212; другой, а тут ещё цена разная, доступность, симпатии конкретного пользователя к определённым маркам... Не имеет задача однозначного решения. Если бы имела &#8212; наверняка кто-то бы его нашёл, и стал бы самым знаменитым обозревателем за всю историю независимых тестовых лабораторий. </p>
<p>Хотелось бы подчеркнуть ещё раз: даже полностью усвоив и осмыслив всю информацию, изложенную в данном материале &#8212; вы по-прежнему не сможете предсказать, какой из двух процессоров будет быстрее в ваших задачах, глядя только на их характеристики. Во-первых &#8212; потому, что далеко не все характеристики процессоров здесь рассмотрены. Во-вторых &#8212; потому, что есть и такие параметры CPU, которые в числовом виде могут быть представлены только с очень большой &#171;натяжкой&#187;. Так для кого же (и для чего) всё это написано? В основном &#8212; для тех самых &#171;кроликов&#187;, которые непременно желают знать, что происходит внутри тех устройств, которыми они пользуются ежедневно. Зачем? Может, они просто лучше себя чувствуют, когда знают, что вокруг них происходит? :) </p>
&nbsp;</p>
&nbsp;<br>
&nbsp;<br>
<p>Станислав Гарматюк (nawhi@ixbt.com)</p>
</div>
<!-- Actual content end -->
<hr />
<div id="footer">
<p>&copy; DRKB Library, 2010<br />Разработка и поддержка &mdash; <a href="http://www.drkb.ru/" target="_blank">Quadr0</a></p>
</div>
</div>
</body>
</html>
