---
layout: default
title: FPGA
---
<!-- ---------------------------------------------------------------------------------------------------- -->
<!-- ヘッダ部 -->
<div class="column-one">
<!-- ---------------------------------------------------------------------------------------------------- -->

  [Topへ戻る](../index.md)

  --------------------------------------------------------------------------
  - FPGAやZYNQに関するRTL開発関係。主にAMD(旧Xilinx)。  
  - ファームウェア/ソフトウェア開発等は[Zynq](../Zynq/Zynq.md)または[C/C++](../C_Cplusplus/C_Cplusplus.md)にまとめる。  
  - IPコアを制御するソフトウェアは[Zynq](../Zynq/Zynq.md)にまとめる。
  
  --------------------------------------------------------------------------
</div>
<!-- ---------------------------------------------------------------------------------------------------- -->
<!-- セクション -->
<div class="column-one">
<!-- ---------------------------------------------------------------------------------------------------- -->

# AMD 公式
  <!-- left--------------------------------- -->
  <div class="column-left">


  </div>
  <!-- right--------------------------------- -->
  <div class="column-right">

  </div>
</div>

<!-- ---------------------------------------------------------------------------------------------------- -->
<!-- セクション -->
<div class="column-one">
<!-- ---------------------------------------------------------------------------------------------------- -->

# デジタル・デザイン・ノート
  <!-- left--------------------------------- -->
  <div class="column-left">

  ## <a href="http://zakii.la.coocan.jp/index.htm" target="_blank">デジタル・デザイン・ノート</a>
  1. <a href="http://zakii.la.coocan.jp/hdl/index.htm" target="_blank">HDLによるFPGA設計</a>	
  1. <a href="http://zakii.la.coocan.jp/hls/index.htm" target="_blank">CによるFPGA設計</a>	

  </div>
  <!-- right--------------------------------- -->
  <div class="column-right">

  ## メタステーブル  
  1. <a href="https://qiita.com/nv-h/items/3968f033404ca7e3704b" target="_blank">個人的によく使うベンダー(Xilinx, Intel)依存のHDL attribute</a>  
  1. <a href="https://dora.bk.tsukuba.ac.jp/~takeuchi/?%E9%9B%BB%E6%B0%97%E5%9B%9E%E8%B7%AF%2FHDL%2F%E9%9D%9E%E5%90%8C%E6%9C%9F%E4%BF%A1%E5%8F%B7%E3%82%92%E6%89%B1%E3%81%86%E3%81%9F%E3%82%81%E3%81%AE%E5%8D%B1%E3%81%86%E3%81%84Verilog%E3%83%A9%E3%82%A4%E3%83%96%E3%83%A9%E3%83%AA" target="_blank">非同期信号を扱うための危ういVerilogライブラリ</a>  
  1. <a href="https://support.xilinx.com/s/question/0D52E00006hphbiSAA/how-much-time-the-metastable-state-remains-?language=ja" target="_blank">How much time the metastable state remains ?</a>  
    私の質問は簡単です。FPGA ターゲット (Ultrascale および Ultrascale\+) に従って準安定状態がどのくらいの時間維持されるか知っていますか?
  1. <a href="https://www.wti.jp/contents/blog/blog210106.htm" target="_blank">非同期入力はメタステーブル対策が必要</a>  
    
  </div>
</div>
<!-- ---------------------------------------------------------------------------------------------------- -->
<!-- セクション -->
<div class="column-one">
<!-- ---------------------------------------------------------------------------------------------------- -->

# その他
  <!-- left--------------------------------- -->
  <div class="column-left">

  1. <a href="https://qiita.com/nahitafu/items/5bebc70c2fe14bed28dc" target="_blank">VivadoでRTLモジュールを使う場合のリセットの極性</a>	
  1. <a href="https://qiita.com/sttn/items/1c5385516e22a829c218" target="_blank">FPGAで回路設計する際に生じる配線遅延を調査してみた話</a>	

  1. <a href="https://www.cqpub.co.jp/dwm/contest/2001/dwm003700621.pdf" target="_blank">VHDLによる実践的ディジタル回路設計</a>	  
    - mod 演算器  
    - RSA 暗号

  </div>
  <!-- right--------------------------------- -->
  <div class="column-right">

  </div>
</div>

<!-- ---------------------------------------------------------------------------------------------------- -->
<!-- セクション -->
<div class="column-one">
<!-- ---------------------------------------------------------------------------------------------------- -->

  # 参考ブログ
  <!-- left--------------------------------- -->
  <div class="column-left">
  </div>

  1. <a href="https://www.paltek.co.jp/techblog/tag/fpga" target="_blank">株式会社PALTEK > TECHブログ > FPGA</a>	
  1. <a href="https://www.acri.c.titech.ac.jp/wordpress/" target="_blank">ACRiブログ (FPGA, AI, IoT などの記事を発信)</a>	

  </div>
  <!-- right--------------------------------- -->
  <div class="column-right">
  </div>
</div>
<!-- ---------------------------------------------------------------------------------------------------- -->
<!-- セクション -->
<div class="column-one">
<!-- ---------------------------------------------------------------------------------------------------- -->

  # 雑多なメモ
  <!-- left--------------------------------- -->
  <div class="column-left">
  </div>
  </div>
  <!-- right--------------------------------- -->
  <div class="column-right">
  </div>
</div>
