<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>ü§æüèº üé† ü§æüèΩ S√≠ntese estranha ao trabalhar com FPGA üßëüèº üïò üëÉüèº</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Hoje, existem duas das linguagens de descri√ß√£o de hardware mais comuns: Verilog / SystemVerilog e VHDL. As pr√≥prias linguagens de descri√ß√£o de hardwar...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>S√≠ntese estranha ao trabalhar com FPGA</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/413007/">  Hoje, existem duas das linguagens de descri√ß√£o de hardware mais comuns: Verilog / SystemVerilog e VHDL.  As pr√≥prias linguagens de descri√ß√£o de hardware s√£o meios bastante universais, mas esse √© sempre o caso?  E do que ‚Äún√£o universalidade‚Äù da linguagem de descri√ß√£o de hardware depende? <br><br>  A id√©ia de escrever este artigo surgiu durante a s√≠ntese de um projeto em diferentes ambientes de desenvolvimento, como resultado dos quais diferentes resultados foram obtidos.  Como o m√≥dulo de origem √© bastante volumoso, um m√≥dulo de teste de um volume menor foi escrito para demonstrar os resultados, mas cuja s√≠ntese causou os mesmos avisos / erros.  Um registro de 4 bits com redefini√ß√£o ass√≠ncrona foi usado como m√≥dulo de teste e o Libero SoC 18.1, Quartus Prime 17.1, Vivado 2017.4.1 foi escolhido como ambiente de desenvolvimento. <br><a name="habracut"></a><br>  Primeiro, √© apresentada uma variante da descri√ß√£o desse m√≥dulo na linguagem Verilog, cujo texto √© percebido corretamente pelos ambientes de desenvolvimento selecionados: <br><br><pre><code class="hljs vhdl">module test1 ( input clk, input arst, input [<span class="hljs-number"><span class="hljs-number">3</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] data, output reg [<span class="hljs-number"><span class="hljs-number">3</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] q ); always @( posedge clk <span class="hljs-keyword"><span class="hljs-keyword">or</span></span> negedge arst ) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> <span class="hljs-keyword"><span class="hljs-keyword">if</span></span> ( ~ arst ) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> q &lt;= <span class="hljs-number"><span class="hljs-number">4</span></span><span class="hljs-symbol"><span class="hljs-symbol">'h0</span></span> ; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">else</span></span> <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> q &lt;= data ; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> endmodule</code> </pre> <br>  Como resultado da s√≠ntese deste m√≥dulo, foram obtidos os seguintes esquemas: <br><br><ol><li>  Libero SoC v11.8 <br><br><div class="spoiler">  <b class="spoiler_title">test1 Libero SoC</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/su/2c/op/su2copn_99lk4jwffmboxidue-4.jpeg"><br></div></div></li><li>  Quartus Prime 17.1 <br><br><div class="spoiler">  <b class="spoiler_title">test1 quartus prime</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/5c/iv/ld/5civldrmgkw5gsrcsqvkwrsttxy.jpeg"><br></div></div></li><li>  Vivado 2017.4.1 <br><br><div class="spoiler">  <b class="spoiler_title">test1 vivado</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/ju/dv/nr/judvnrm0awltnilsy-v6ik9sd78.jpeg"><br></div></div></li></ol><br>  Em todos os circuitos sintetizados para o teste1, os gatilhos D foram utilizados com uma entrada de reset inversa (Quartus Prime) ou com a adi√ß√£o de um inversor (VERIFIC_INV no caso do Libero SoC e LUT1 no caso do Vivado). <br><br>  O circuito sintetizado ser√° diferente se a verifica√ß√£o de status da redefini√ß√£o ass√≠ncrona for alterada?  Para fazer isso, altere o texto do m√≥dulo test1 para a descri√ß√£o do m√≥dulo test2: <br><br><pre> <code class="hljs pgsql">module test2 ( <span class="hljs-keyword"><span class="hljs-keyword">input</span></span> clk, <span class="hljs-keyword"><span class="hljs-keyword">input</span></span> arst, <span class="hljs-keyword"><span class="hljs-keyword">input</span></span> [<span class="hljs-number"><span class="hljs-number">3</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] data, output reg [<span class="hljs-number"><span class="hljs-number">3</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] q ); <span class="hljs-keyword"><span class="hljs-keyword">always</span></span> @(posedge clk <span class="hljs-keyword"><span class="hljs-keyword">or</span></span> negedge arst) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> <span class="hljs-keyword"><span class="hljs-keyword">if</span></span> (arst) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> q&lt;=data; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">else</span></span> <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> q&lt;=<span class="hljs-number"><span class="hljs-number">4</span></span><span class="hljs-string"><span class="hljs-string">'h0; end end endmodule</span></span></code> </pre> <br>  Pode-se supor que a s√≠ntese do m√≥dulo test2 n√£o deva diferir da s√≠ntese do m√≥dulo test1, uma vez que a l√≥gica da descri√ß√£o de ambos os m√≥dulos n√£o se contradizem.  No entanto, a s√≠ntese do m√≥dulo test2 levou aos seguintes resultados: <br><br><ol><li>  Libero SoC v11.8 <br>  O circuito foi sintetizado, mas a seguinte mensagem de aviso ‚ÄúIncompatibilidade de borda e condi√ß√£o (CG136)‚Äù apareceu nas mensagens.  Este aviso indica uma incompatibilidade da lista de sensibilidade e verifica√ß√£o da condi√ß√£o de redefini√ß√£o.  No entanto, o circuito sintetizado n√£o √© diferente do m√≥dulo test1. <br><br><div class="spoiler">  <b class="spoiler_title">test2 Libero SoC</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/f1/fr/qf/f1frqfolhxmrhqm-s8dh823_iwq.jpeg"><br></div></div></li><li>  Quartus Prime 17.1 <br><br>  A s√≠ntese do circuito falhou com o erro: <br><br>  "Erro (10200): Erro da instru√ß√£o condicional HDL da Verilog em test2.v (10): n√£o pode corresponder operando (s) na condi√ß√£o √†s bordas correspondentes no controle de evento que encerra a constru√ß√£o always."  O texto do erro √© semelhante ao aviso emitido pelo Libero SoC. </li><li>  Vivado 2017.4.1 <br><br>  A s√≠ntese do circuito foi realizada com o aviso: <br><br>  "[Synth 8-5788] O registro q_reg no teste do m√≥dulo est√° definido e redefinido com a mesma prioridade.  Isso pode causar incompatibilidades na simula√ß√£o.  Considere reescrever o c√≥digo ["/home/vlasovdv0111/project_1/project_1.srcs/sources_1/new/test2.v":10]."  Semelhante ao Libero SoC e Quartus Prime, um aviso semelhante foi emitido.  Al√©m disso, o aviso dizia sobre a poss√≠vel discrep√¢ncia entre os resultados da modelagem e o trabalho no hardware, pelo que foi proposto reescrever o c√≥digo do m√≥dulo. <br><br><div class="spoiler">  <b class="spoiler_title">test2 vivado</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/8e/jz/8d/8ejz8dgqvtkpzwo9jf28xv2kd3a.jpeg"><br></div></div></li></ol><br>  Depois de descrever os m√≥dulos test1 e test2, surgiu a id√©ia de verificar o que aconteceria se sintetiz√°ssemos o seguinte c√≥digo: <br><br><pre> <code class="hljs vhdl">module test3 ( input clk, input arst, input [<span class="hljs-number"><span class="hljs-number">3</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] data, output reg [<span class="hljs-number"><span class="hljs-number">3</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] q ); always @(posedge clk <span class="hljs-keyword"><span class="hljs-keyword">or</span></span> negedge arst) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> <span class="hljs-keyword"><span class="hljs-keyword">if</span></span> (arst) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> q&lt;=<span class="hljs-number"><span class="hljs-number">4</span></span><span class="hljs-symbol"><span class="hljs-symbol">'h0</span></span>; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">else</span></span> <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> q&lt;=data; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> endmodule</code> </pre> <br>  A descri√ß√£o desse registro n√£o √© l√≥gica, pois a redefini√ß√£o de gatilhos nesse caso ocorre quando a linha de redefini√ß√£o est√° inativa. <br><br>  Os resultados da s√≠ntese foram os seguintes: <br><br><ol><li>  Libero SoC v11.8 <br><br>  A s√≠ntese do circuito n√£o foi realizada com o erro: ‚ÄúA l√≥gica para q [3: 0] n√£o corresponde a um flip-flop padr√£o (CL123)‚Äù, recusando-se a sintetizar o circuito, citando a aus√™ncia do tipo de gatilhos necess√°rios para a s√≠ntese. </li><li>  Quartus Prime 17.1 <br><br>  O circuito n√£o foi sintetizado com o seguinte erro: "Erro (10200): Erro da instru√ß√£o condicional HDL da Verilog em test3.v (9): n√£o √© poss√≠vel corresponder operando (s) na condi√ß√£o √†s bordas correspondentes no controle de evento anexo da constru√ß√£o sempre" .  O texto desse erro n√£o difere do texto de erro do m√≥dulo test2. </li><li>  Vivado 2017.4.1 <br><br>  O esquema foi sintetizado sem erros: <br><br><div class="spoiler">  <b class="spoiler_title">test3 vivado</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/dk/gx/we/dkgxwe8f5hw109zv99an5h0wrha.jpeg"><br></div></div></li></ol><br>  No entanto, o que acontecer√° se descrevermos um m√≥dulo no qual a lista de sensibilidade n√£o contradiga a verifica√ß√£o da condi√ß√£o de redefini√ß√£o, mas os gatilhos ser√£o redefinidos quando a linha de redefini√ß√£o estiver inativa, como no caso da descri√ß√£o do m√≥dulo test3.  A descri√ß√£o desse m√≥dulo test4 √© a seguinte: <br><br><pre> <code class="hljs pgsql">module test4 ( <span class="hljs-keyword"><span class="hljs-keyword">input</span></span> clk, <span class="hljs-keyword"><span class="hljs-keyword">input</span></span> arst, <span class="hljs-keyword"><span class="hljs-keyword">input</span></span> [<span class="hljs-number"><span class="hljs-number">3</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] data, output reg [<span class="hljs-number"><span class="hljs-number">3</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] q ); <span class="hljs-keyword"><span class="hljs-keyword">always</span></span> @( posedge clk <span class="hljs-keyword"><span class="hljs-keyword">or</span></span> negedge arst ) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> <span class="hljs-keyword"><span class="hljs-keyword">if</span></span> ( ~ arst ) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> q &lt;= data ; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">else</span></span> <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> q &lt;= <span class="hljs-number"><span class="hljs-number">4</span></span><span class="hljs-string"><span class="hljs-string">'h0 ; end end endmodule</span></span></code> </pre> <br>  Durante a s√≠ntese, foram obtidos os seguintes resultados: <br><br><ol><li>  Libero SoC v11.8 <br><br>  A s√≠ntese do circuito foi realizada com o aviso: <br><br>  ‚ÄúSinal encontrado identificado como rel√≥gio do sistema que controla 4 elementos seq√ºenciais, incluindo q_1 [3].  O uso desse rel√≥gio, que n√£o possui restri√ß√£o de tempo especificada, pode afetar negativamente o desempenho do design.  (MT532). " <br><br><div class="spoiler">  <b class="spoiler_title">test4 Libero SoC</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/ms/el/em/mselemdf578vem0b_ayoxoes5oa.jpeg"><br></div></div></li><li>  Quartus Prime 17.1 <br><br>  Como resultado da s√≠ntese do circuito, foram recebidos avisos: <br><br> <code>¬´Warning (13004): Presettable and clearable registers converted to equivalent circuits with latches. Registers power-up to an undefined state, and DEVCLRn places the registers in an undefined state. <br> Warning (13310): Register "q[0]~reg0" is converted into an equivalent circuit using register "q[0]~reg0_emulated" and latch "q[0]~1" <br> Warning (13310): Register "q[1]~reg0" is converted into an equivalent circuit using register "q[1]~reg0_emulated" and latch "q[1]~1" <br> Warning (13310): Register "q[2]~reg0" is converted into an equivalent circuit using register "q[2]~reg0_emulated" and latch "q[2]~1" <br> Warning (13310): Register "q[3]~reg0" is converted into an equivalent circuit using register "q[3]~reg0_emulated" and latch "q[3]~1"¬ª <br></code> <br>  Todos os avisos descritos acima correspondem ao fato de que foram usadas travas em vez de gatilhos. <br><br><div class="spoiler">  <b class="spoiler_title">test4 quartus prime</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/4i/yz/_s/4iyz_sacasaemyg-hoykw5-cov8.jpeg"><br></div></div></li><li>  Vivado 2017.4.1 <br><br>  O circuito foi sintetizado com um aviso: <br><br>  "[Synth 8-5788] O registro q_reg no teste do m√≥dulo est√° definido e redefinido com a mesma prioridade.  Isso pode causar incompatibilidades na simula√ß√£o.  Considere reescrever o c√≥digo ["/home/vlasovdv0111/project_1/project_1.srcs/sources_1/new/test.v":11]."  O texto desse erro repete o texto do erro para o m√≥dulo test2. <br><br><div class="spoiler">  <b class="spoiler_title">test4 vivado</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/f5/x4/xq/f5x4xqfb1ycj6g_gbxakx_wrf8s.jpeg"><br></div></div></li></ol><br>  De todas as experi√™ncias descritas, podem ser tiradas as seguintes conclus√µes: <br><br><ol><li>  A linguagem Verilog √© uma linguagem universal de descri√ß√£o de hardware, cujas limita√ß√µes s√£o as capacidades dos pr√≥prios ambientes de desenvolvimento; </li><li>  para a descri√ß√£o correta do equipamento, √© necess√°rio conhecer a sintaxe do idioma, al√©m de analisar as listas de avisos e erros que ocorrem em cada etapa da constru√ß√£o do projeto. </li></ol></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/pt413007/">https://habr.com/ru/post/pt413007/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../pt412997/index.html">Esconde-esconde, ou a primeira botnet que n√£o tem medo de reiniciar</a></li>
<li><a href="../pt412999/index.html">Do zumbido das girafas aos sons de p√°ssaros mim√©ticos - ouvindo a natureza juntos</a></li>
<li><a href="../pt413001/index.html">SamsPcbGuide, Parte 5: Rastreando Linhas de Sinal. Distor√ß√£o de linha e correspond√™ncia de imped√¢ncia</a></li>
<li><a href="../pt413003/index.html">O cliente Steam eliminou uma vulnerabilidade perigosa que estava escondida l√° por dez anos</a></li>
<li><a href="../pt413005/index.html">Blockchain - uma cura para as principais doen√ßas da educa√ß√£o moderna</a></li>
<li><a href="../pt413009/index.html">Gerenciamento de ambiente Python com Pipenv</a></li>
<li><a href="../pt413011/index.html">Por√£o da morte</a></li>
<li><a href="../pt413013/index.html">O desejo de transpar√™ncia</a></li>
<li><a href="../pt413015/index.html">Como somos analisados ‚Äã‚Äãnos cinemas ... e n√£o apenas</a></li>
<li><a href="../pt413017/index.html">Uma pequena observa√ß√£o sobre o curinga Vamos criptografar certificados</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>