fsm gen_range_stmt_6 {
  in u3 p_i;
  out u3 p_o;

  void main() {
    u3 b = p_i;
    gen for (u3 N <= 7) {
      b += N;
    }
    p_o.write(b);
    fence;
  }
}
// @fec-golden {{{
//  module gen_range_stmt_6(
//    input wire rst,
//    input wire clk,
//    input wire [2:0] p_i,
//    output reg [2:0] p_o
//  );
//
//  always @(posedge clk) begin
//    if (rst) begin
//      p_o <= 3'd0;
//    end else begin
//      p_o <= p_i + 3'd4;
//    end
//  end
//
//  endmodule
// }}}
