<head>
  <style>
    .log { font-family: "Courier New", Consolas, monospace; font-size: 80%; }
    .test-failed { background-color: #ffaaaa; }
    .test-passed { background-color: #aaffaa; }
  </style>
</head>
<body>
<h3><a href="http://llhd.io/" target="_blank">moore</a></h3>
<pre class="test-passed">
description: Tests imported from utd-sv
rc: 0 (means success: 1)
should_fail: 0
tags: utd-sv
incdirs: /tmpfs/src/github/sv-tests/third_party/tests/utd-sv
top_module: 
type: parsing
mode: parsing
files: <a href="../../../../third_party/tests/utd-sv/sparc_exu_aluor32.v.html" target="file-frame">third_party/tests/utd-sv/sparc_exu_aluor32.v</a>
time_elapsed: 0.012s
ram usage: 10088 KB
</pre>
<pre class="log">

moore -I /tmpfs/src/github/sv-tests/third_party/tests/utd-sv -e sparc_exu_aluor32 <a href="../../../../third_party/tests/utd-sv/sparc_exu_aluor32.v.html" target="file-frame">third_party/tests/utd-sv/sparc_exu_aluor32.v</a>
entity @sparc_exu_aluor32 (i32$ %in) -&gt; (i1$ %out) {
    %0 = const i1 0
    %nor1_1 = sig i1 %0
    %nor1_2 = sig i1 %0
    %nor1_3 = sig i1 %0
    %nor1_4 = sig i1 %0
    %nor1_5 = sig i1 %0
    %nor1_6 = sig i1 %0
    %nor1_7 = sig i1 %0
    %nor1_8 = sig i1 %0
    %nor1_9 = sig i1 %0
    %nor1_10 = sig i1 %0
    %nor1_11 = sig i1 %0
    %nor1_12 = sig i1 %0
    %nor1_13 = sig i1 %0
    %nor1_14 = sig i1 %0
    %nor1_15 = sig i1 %0
    %nor1_16 = sig i1 %0
    %nand2_1 = sig i1 %0
    %nand2_2 = sig i1 %0
    %nand2_3 = sig i1 %0
    %nand2_4 = sig i1 %0
    %inv3_1 = sig i1 %0
    %inv3_2 = sig i1 %0
    %inv3_3 = sig i1 %0
    %inv3_4 = sig i1 %0
    %in1 = prb i32$ %in
    %1 = exts i31, i32 %in1, 1, 31
    %2 = const i32 0
    %3 = inss i32 %2, i31 %1, 0, 31
    %4 = exts i1, i32 %3, 0, 1
    %5 = exts i1, i32 %in1, 0, 1
    %6 = or i1 %4, %5
    %7 = not i1 %6
    %8 = const time 0s 1e
    drv i1$ %nor1_1, %7, %8
    %9 = exts i29, i32 %in1, 3, 29
    %10 = inss i32 %2, i29 %9, 0, 29
    %11 = exts i1, i32 %10, 0, 1
    %12 = exts i30, i32 %in1, 2, 30
    %13 = inss i32 %2, i30 %12, 0, 30
    %14 = exts i1, i32 %13, 0, 1
    %15 = or i1 %11, %14
    %16 = not i1 %15
    drv i1$ %nor1_2, %16, %8
    %17 = exts i27, i32 %in1, 5, 27
    %18 = inss i32 %2, i27 %17, 0, 27
    %19 = exts i1, i32 %18, 0, 1
    %20 = exts i28, i32 %in1, 4, 28
    %21 = inss i32 %2, i28 %20, 0, 28
    %22 = exts i1, i32 %21, 0, 1
    %23 = or i1 %19, %22
    %24 = not i1 %23
    drv i1$ %nor1_3, %24, %8
    %25 = exts i25, i32 %in1, 7, 25
    %26 = inss i32 %2, i25 %25, 0, 25
    %27 = exts i1, i32 %26, 0, 1
    %28 = exts i26, i32 %in1, 6, 26
    %29 = inss i32 %2, i26 %28, 0, 26
    %30 = exts i1, i32 %29, 0, 1
    %31 = or i1 %27, %30
    %32 = not i1 %31
    drv i1$ %nor1_4, %32, %8
    %33 = exts i23, i32 %in1, 9, 23
    %34 = inss i32 %2, i23 %33, 0, 23
    %35 = exts i1, i32 %34, 0, 1
    %36 = exts i24, i32 %in1, 8, 24
    %37 = inss i32 %2, i24 %36, 0, 24
    %38 = exts i1, i32 %37, 0, 1
    %39 = or i1 %35, %38
    %40 = not i1 %39
    drv i1$ %nor1_5, %40, %8
    %41 = exts i21, i32 %in1, 11, 21
    %42 = inss i32 %2, i21 %41, 0, 21
    %43 = exts i1, i32 %42, 0, 1
    %44 = exts i22, i32 %in1, 10, 22
    %45 = inss i32 %2, i22 %44, 0, 22
    %46 = exts i1, i32 %45, 0, 1
    %47 = or i1 %43, %46
    %48 = not i1 %47
    drv i1$ %nor1_6, %48, %8
    %49 = exts i19, i32 %in1, 13, 19
    %50 = inss i32 %2, i19 %49, 0, 19
    %51 = exts i1, i32 %50, 0, 1
    %52 = exts i20, i32 %in1, 12, 20
    %53 = inss i32 %2, i20 %52, 0, 20
    %54 = exts i1, i32 %53, 0, 1
    %55 = or i1 %51, %54
    %56 = not i1 %55
    drv i1$ %nor1_7, %56, %8
    %57 = exts i17, i32 %in1, 15, 17
    %58 = inss i32 %2, i17 %57, 0, 17
    %59 = exts i1, i32 %58, 0, 1
    %60 = exts i18, i32 %in1, 14, 18
    %61 = inss i32 %2, i18 %60, 0, 18
    %62 = exts i1, i32 %61, 0, 1
    %63 = or i1 %59, %62
    %64 = not i1 %63
    drv i1$ %nor1_8, %64, %8
    %65 = exts i15, i32 %in1, 17, 15
    %66 = inss i32 %2, i15 %65, 0, 15
    %67 = exts i1, i32 %66, 0, 1
    %68 = exts i16, i32 %in1, 16, 16
    %69 = inss i32 %2, i16 %68, 0, 16
    %70 = exts i1, i32 %69, 0, 1
    %71 = or i1 %67, %70
    %72 = not i1 %71
    drv i1$ %nor1_9, %72, %8
    %73 = exts i13, i32 %in1, 19, 13
    %74 = inss i32 %2, i13 %73, 0, 13
    %75 = exts i1, i32 %74, 0, 1
    %76 = exts i14, i32 %in1, 18, 14
    %77 = inss i32 %2, i14 %76, 0, 14
    %78 = exts i1, i32 %77, 0, 1
    %79 = or i1 %75, %78
    %80 = not i1 %79
    drv i1$ %nor1_10, %80, %8
    %81 = exts i11, i32 %in1, 21, 11
    %82 = inss i32 %2, i11 %81, 0, 11
    %83 = exts i1, i32 %82, 0, 1
    %84 = exts i12, i32 %in1, 20, 12
    %85 = inss i32 %2, i12 %84, 0, 12
    %86 = exts i1, i32 %85, 0, 1
    %87 = or i1 %83, %86
    %88 = not i1 %87
    drv i1$ %nor1_11, %88, %8
    %89 = exts i9, i32 %in1, 23, 9
    %90 = inss i32 %2, i9 %89, 0, 9
    %91 = exts i1, i32 %90, 0, 1
    %92 = exts i10, i32 %in1, 22, 10
    %93 = inss i32 %2, i10 %92, 0, 10
    %94 = exts i1, i32 %93, 0, 1
    %95 = or i1 %91, %94
    %96 = not i1 %95
    drv i1$ %nor1_12, %96, %8
    %97 = exts i7, i32 %in1, 25, 7
    %98 = inss i32 %2, i7 %97, 0, 7
    %99 = exts i1, i32 %98, 0, 1
    %100 = exts i8, i32 %in1, 24, 8
    %101 = inss i32 %2, i8 %100, 0, 8
    %102 = exts i1, i32 %101, 0, 1
    %103 = or i1 %99, %102
    %104 = not i1 %103
    drv i1$ %nor1_13, %104, %8
    %105 = exts i5, i32 %in1, 27, 5
    %106 = inss i32 %2, i5 %105, 0, 5
    %107 = exts i1, i32 %106, 0, 1
    %108 = exts i6, i32 %in1, 26, 6
    %109 = inss i32 %2, i6 %108, 0, 6
    %110 = exts i1, i32 %109, 0, 1
    %111 = or i1 %107, %110
    %112 = not i1 %111
    drv i1$ %nor1_14, %112, %8
    %113 = exts i3, i32 %in1, 29, 3
    %114 = inss i32 %2, i3 %113, 0, 3
    %115 = exts i1, i32 %114, 0, 1
    %116 = exts i4, i32 %in1, 28, 4
    %117 = inss i32 %2, i4 %116, 0, 4
    %118 = exts i1, i32 %117, 0, 1
    %119 = or i1 %115, %118
    %120 = not i1 %119
    drv i1$ %nor1_15, %120, %8
    %121 = exts i1, i32 %in1, 31, 1
    %122 = inss i32 %2, i1 %121, 0, 1
    %123 = exts i1, i32 %122, 0, 1
    %124 = exts i2, i32 %in1, 30, 2
    %125 = inss i32 %2, i2 %124, 0, 2
    %126 = exts i1, i32 %125, 0, 1
    %127 = or i1 %123, %126
    %128 = not i1 %127
    drv i1$ %nor1_16, %128, %8
    %nor1_17 = prb i1$ %nor1_1
    %nor1_21 = prb i1$ %nor1_2
    %129 = and i1 %nor1_17, %nor1_21
    %nor1_31 = prb i1$ %nor1_3
    %130 = and i1 %129, %nor1_31
    %nor1_41 = prb i1$ %nor1_4
    %131 = and i1 %130, %nor1_41
    %132 = not i1 %131
    drv i1$ %nand2_1, %132, %8
    %nor1_51 = prb i1$ %nor1_5
    %nor1_61 = prb i1$ %nor1_6
    %133 = and i1 %nor1_51, %nor1_61
    %nor1_71 = prb i1$ %nor1_7
    %134 = and i1 %133, %nor1_71
    %nor1_81 = prb i1$ %nor1_8
    %135 = and i1 %134, %nor1_81
    %136 = not i1 %135
    drv i1$ %nand2_2, %136, %8
    %nor1_91 = prb i1$ %nor1_9
    %nor1_101 = prb i1$ %nor1_10
    %137 = and i1 %nor1_91, %nor1_101
    %nor1_111 = prb i1$ %nor1_11
    %138 = and i1 %137, %nor1_111
    %nor1_121 = prb i1$ %nor1_12
    %139 = and i1 %138, %nor1_121
    %140 = not i1 %139
    drv i1$ %nand2_3, %140, %8
    %nor1_131 = prb i1$ %nor1_13
    %nor1_141 = prb i1$ %nor1_14
    %141 = and i1 %nor1_131, %nor1_141
    %nor1_151 = prb i1$ %nor1_15
    %142 = and i1 %141, %nor1_151
    %nor1_161 = prb i1$ %nor1_16
    %143 = and i1 %142, %nor1_161
    %144 = not i1 %143
    drv i1$ %nand2_4, %144, %8
    %nand2_11 = prb i1$ %nand2_1
    %145 = not i1 %nand2_11
    drv i1$ %inv3_1, %145, %8
    %nand2_21 = prb i1$ %nand2_2
    %146 = not i1 %nand2_21
    drv i1$ %inv3_2, %146, %8
    %nand2_31 = prb i1$ %nand2_3
    %147 = not i1 %nand2_31
    drv i1$ %inv3_3, %147, %8
    %nand2_41 = prb i1$ %nand2_4
    %148 = not i1 %nand2_41
    drv i1$ %inv3_4, %148, %8
    %inv3_11 = prb i1$ %inv3_1
    %inv3_21 = prb i1$ %inv3_2
    %149 = and i1 %inv3_11, %inv3_21
    %inv3_31 = prb i1$ %inv3_3
    %150 = and i1 %149, %inv3_31
    %inv3_41 = prb i1$ %inv3_4
    %151 = and i1 %150, %inv3_41
    %152 = not i1 %151
    drv i1$ %out, %152, %8
    halt
}

</pre>
</body>