<p align="center">
  <img width="350" height="350" alt="montador-risc-v" src="https://user-images.githubusercontent.com/81054281/162596242-55a0fdeb-4888-4cad-a8d7-25eb163fc326.png">
</p>


<h1 align="center">Trabalho pr√°tico - Organiza√ß√£o de Computadores I</h1>

<p align="center">Vers√£o simplificada do caminho de dados do RISC-V</p>

![Badge em Desenvolvimento](http://img.shields.io/static/v1?label=STATUS&message=FINALIZADOO&color=GREEN&style=for-the-badge)


## Descri√ß√£o do Projeto

O presente trabalho consiste na implementa√ß√£o de uma vers√£o simplificada do caminho de dados do RISC-V, o qual receber√° um arquivo com instru√ß√µes de 32 bits, outro com 32 registradores de 64 bits e, por fim, um arquivo com valores de mem√≥rias de dados com 64 bits cada. As entradas ser√£o recebidas por arquivos com extens√£o "txt", um valor por linha, enquanto a sa√≠da √© apresentada no visualizador de formas de onda GTKWave. A partir do visualizador, √© poss√≠vel analisar os valores dos fios e registradores dos m√≥dulos em cada ciclo de clock.


## ‚úîÔ∏è T√©cnicas e tecnologias utilizadas

- ``linguagem de descri√ß√£o de hardware: Verilog``
- ``GTKWave``
- ``Icarus Verilog``

## üî® Funcionalidades do projeto

Para relacionar os m√≥dulos criou-se um arquivo "main.v", que inclui e conecta todos os segmentos do caminho de dados. J√° o "testbench.v" basicamente inclui o m√≥dulo "main.v", define o clock e sua varia√ß√£o, e √© o arquivo selecionado pelo comando "iverilog", do Icarus Verilog, para compilar o sistema criado.
 
