# FPGA原理和结构阅读笔记(1)
## 1.基本概念
除数电知识外并无其他，单记录部分之前不清楚的概念。
### 时序逻辑电路
* 同步时序逻辑电路
输入和内部状态变化由时钟信号控制同步进行，FPGA通常情况下都是同步时序逻辑电路
* 异步时序逻辑电路
不需要时钟信号（由输入信号直接控制触发）
* 关于触发器的理解
> 触发器的书上的图片应该是由两个门构成的，但是书中并不是这么写的。 如果是两个门，那么与非门和或非门都可以。触发器要保证的是，CLK接的那个门的输出由clk的状态完全控制，同时这个输出接到连接D输入的那个门上，CLK的输出的状态决定了：连接D输出的门的输出是由CLK的输出决定还是由D输入决定。这样就基本实现了由clk的某种变化来触发D的输入能否传递给输出端。
书本上的触发器是CMOS情形下的触发器。
* 建立时间和保持时间
这一点要格外注意！
** 建立时间：输入D在CLK变化时会被截断，此时，如果前级锁存器的反馈循环没有达到一周，那么反馈信号的0或1就不确定，所以要等循环断口处的输出信号稳定之后，再改变时钟断开D；这段等待的时间就叫建立时间。
** 保持时间：如果输入D在传输门彻底关闭之前变化，那么会把下一个信号也带进一级锁存器和二级锁存器间的传输，引起亚稳态，保险期间，必须多维持一段时间；这段时间成为保持时间。
** 亚稳态：信号在0和1间摇摆。亚稳态会比标准传输延迟更长。

