Timing Analyzer report for UART_RX
Sat Nov 25 23:36:53 2023
Quartus Prime Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_CLK'
 13. Slow 1200mV 85C Model Hold: 'i_CLK'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'i_CLK'
 22. Slow 1200mV 0C Model Hold: 'i_CLK'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'i_CLK'
 30. Fast 1200mV 0C Model Hold: 'i_CLK'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; UART_RX                                                ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C8                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   0.4%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; i_CLK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 291.63 MHz ; 250.0 MHz       ; i_CLK      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; i_CLK ; -2.429 ; -68.792            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; i_CLK ; 0.433 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; i_CLK ; -3.000 ; -53.558                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_CLK'                                                                                               ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -2.429 ; r_CLK_Count[5]           ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.350      ;
; -2.423 ; r_CLK_Count[6]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.343      ;
; -2.423 ; r_CLK_Count[6]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.343      ;
; -2.423 ; r_CLK_Count[6]           ; r_CLK_Count[2]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.343      ;
; -2.423 ; r_CLK_Count[6]           ; r_CLK_Count[0]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.343      ;
; -2.423 ; r_CLK_Count[6]           ; r_CLK_Count[1]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.343      ;
; -2.423 ; r_CLK_Count[6]           ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.343      ;
; -2.423 ; r_CLK_Count[6]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.343      ;
; -2.408 ; r_CLK_Count[3]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.328      ;
; -2.408 ; r_CLK_Count[3]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.328      ;
; -2.408 ; r_CLK_Count[3]           ; r_CLK_Count[2]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.328      ;
; -2.408 ; r_CLK_Count[3]           ; r_CLK_Count[0]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.328      ;
; -2.408 ; r_CLK_Count[3]           ; r_CLK_Count[1]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.328      ;
; -2.408 ; r_CLK_Count[3]           ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.328      ;
; -2.408 ; r_CLK_Count[3]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.328      ;
; -2.407 ; r_CLK_Count[5]           ; r_RX_Byte[3]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.328      ;
; -2.393 ; r_CLK_Count[5]           ; r_RX_Byte[2]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.314      ;
; -2.362 ; r_CLK_Count[3]           ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.283      ;
; -2.362 ; r_CLK_Count[0]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.282      ;
; -2.362 ; r_CLK_Count[0]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.282      ;
; -2.362 ; r_CLK_Count[0]           ; r_CLK_Count[2]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.282      ;
; -2.362 ; r_CLK_Count[0]           ; r_CLK_Count[0]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.282      ;
; -2.362 ; r_CLK_Count[0]           ; r_CLK_Count[1]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.282      ;
; -2.362 ; r_CLK_Count[0]           ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.282      ;
; -2.362 ; r_CLK_Count[0]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.282      ;
; -2.362 ; r_CLK_Count[1]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.282      ;
; -2.362 ; r_CLK_Count[1]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.282      ;
; -2.362 ; r_CLK_Count[1]           ; r_CLK_Count[2]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.282      ;
; -2.362 ; r_CLK_Count[1]           ; r_CLK_Count[0]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.282      ;
; -2.362 ; r_CLK_Count[1]           ; r_CLK_Count[1]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.282      ;
; -2.362 ; r_CLK_Count[1]           ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.282      ;
; -2.362 ; r_CLK_Count[1]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.282      ;
; -2.340 ; r_CLK_Count[3]           ; r_RX_Byte[3]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.261      ;
; -2.332 ; r_CLK_Count[5]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.252      ;
; -2.332 ; r_CLK_Count[5]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.252      ;
; -2.332 ; r_CLK_Count[5]           ; r_CLK_Count[2]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.252      ;
; -2.332 ; r_CLK_Count[5]           ; r_CLK_Count[0]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.252      ;
; -2.332 ; r_CLK_Count[5]           ; r_CLK_Count[1]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.252      ;
; -2.332 ; r_CLK_Count[5]           ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.252      ;
; -2.332 ; r_CLK_Count[5]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.252      ;
; -2.326 ; r_CLK_Count[3]           ; r_RX_Byte[2]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.247      ;
; -2.300 ; r_CLK_Count[0]           ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.221      ;
; -2.278 ; r_CLK_Count[0]           ; r_RX_Byte[3]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.199      ;
; -2.274 ; r_CLK_Count[5]           ; o_RX_Byte[7]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.195      ;
; -2.274 ; r_CLK_Count[5]           ; o_RX_Byte[6]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.195      ;
; -2.274 ; r_CLK_Count[5]           ; o_RX_Byte[5]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.195      ;
; -2.274 ; r_CLK_Count[5]           ; o_RX_Byte[4]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.195      ;
; -2.274 ; r_CLK_Count[5]           ; o_RX_Byte[3]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.195      ;
; -2.274 ; r_CLK_Count[5]           ; o_RX_Byte[2]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.195      ;
; -2.274 ; r_CLK_Count[5]           ; o_RX_Byte[1]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.195      ;
; -2.274 ; r_CLK_Count[5]           ; o_RX_Byte[0]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.195      ;
; -2.264 ; r_CLK_Count[0]           ; r_RX_Byte[2]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.185      ;
; -2.260 ; r_CLK_Count[5]           ; r_SM_Main.s_Rx_Stop_Bit  ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.180      ;
; -2.221 ; r_CLK_Count[2]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.141      ;
; -2.221 ; r_CLK_Count[2]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.141      ;
; -2.221 ; r_CLK_Count[2]           ; r_CLK_Count[2]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.141      ;
; -2.221 ; r_CLK_Count[2]           ; r_CLK_Count[0]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.141      ;
; -2.221 ; r_CLK_Count[2]           ; r_CLK_Count[1]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.141      ;
; -2.221 ; r_CLK_Count[2]           ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.141      ;
; -2.221 ; r_CLK_Count[2]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.141      ;
; -2.212 ; r_CLK_Count[3]           ; o_RX_Byte[7]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.133      ;
; -2.212 ; r_CLK_Count[3]           ; o_RX_Byte[6]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.133      ;
; -2.212 ; r_CLK_Count[3]           ; o_RX_Byte[5]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.133      ;
; -2.212 ; r_CLK_Count[3]           ; o_RX_Byte[4]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.133      ;
; -2.212 ; r_CLK_Count[3]           ; o_RX_Byte[3]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.133      ;
; -2.212 ; r_CLK_Count[3]           ; o_RX_Byte[2]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.133      ;
; -2.212 ; r_CLK_Count[3]           ; o_RX_Byte[1]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.133      ;
; -2.212 ; r_CLK_Count[3]           ; o_RX_Byte[0]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.133      ;
; -2.196 ; r_CLK_Count[2]           ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.117      ;
; -2.193 ; r_CLK_Count[3]           ; r_SM_Main.s_Rx_Stop_Bit  ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.113      ;
; -2.189 ; r_SM_Main.s_RX_Data_Bits ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.109      ;
; -2.189 ; r_SM_Main.s_RX_Data_Bits ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.109      ;
; -2.189 ; r_SM_Main.s_RX_Data_Bits ; r_CLK_Count[2]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.109      ;
; -2.189 ; r_SM_Main.s_RX_Data_Bits ; r_CLK_Count[0]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.109      ;
; -2.189 ; r_SM_Main.s_RX_Data_Bits ; r_CLK_Count[1]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.109      ;
; -2.189 ; r_SM_Main.s_RX_Data_Bits ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.109      ;
; -2.189 ; r_SM_Main.s_RX_Data_Bits ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.109      ;
; -2.174 ; r_CLK_Count[2]           ; r_RX_Byte[3]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.095      ;
; -2.160 ; r_CLK_Count[2]           ; r_RX_Byte[2]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.081      ;
; -2.150 ; r_CLK_Count[0]           ; o_RX_Byte[7]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.071      ;
; -2.150 ; r_CLK_Count[0]           ; o_RX_Byte[6]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.071      ;
; -2.150 ; r_CLK_Count[0]           ; o_RX_Byte[5]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.071      ;
; -2.150 ; r_CLK_Count[0]           ; o_RX_Byte[4]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.071      ;
; -2.150 ; r_CLK_Count[0]           ; o_RX_Byte[3]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.071      ;
; -2.150 ; r_CLK_Count[0]           ; o_RX_Byte[2]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.071      ;
; -2.150 ; r_CLK_Count[0]           ; o_RX_Byte[1]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.071      ;
; -2.150 ; r_CLK_Count[0]           ; o_RX_Byte[0]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.071      ;
; -2.141 ; r_CLK_Count[4]           ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.062      ;
; -2.131 ; r_CLK_Count[0]           ; r_SM_Main.s_Rx_Stop_Bit  ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.051      ;
; -2.119 ; r_CLK_Count[4]           ; r_RX_Byte[3]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.040      ;
; -2.111 ; r_CLK_Count[1]           ; r_SM_Main.s_RX_Data_Bits ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.031      ;
; -2.105 ; r_CLK_Count[4]           ; r_RX_Byte[2]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.026      ;
; -2.101 ; r_CLK_Count[0]           ; r_SM_Main.s_RX_Data_Bits ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.021      ;
; -2.047 ; r_CLK_Count[3]           ; r_Bit_Index[0]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 2.967      ;
; -2.046 ; r_CLK_Count[4]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 2.966      ;
; -2.046 ; r_CLK_Count[4]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 2.966      ;
; -2.046 ; r_CLK_Count[4]           ; r_CLK_Count[2]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 2.966      ;
; -2.046 ; r_CLK_Count[4]           ; r_CLK_Count[0]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 2.966      ;
; -2.046 ; r_CLK_Count[4]           ; r_CLK_Count[1]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 2.966      ;
; -2.046 ; r_CLK_Count[4]           ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 2.966      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_CLK'                                                                                               ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; r_RX_Byte[7]             ; r_RX_Byte[7]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; r_RX_Byte[6]             ; r_RX_Byte[6]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; r_RX_Byte[5]             ; r_RX_Byte[5]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; r_RX_Byte[4]             ; r_RX_Byte[4]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; r_RX_Byte[1]             ; r_RX_Byte[1]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.101      ; 0.746      ;
; 0.434 ; r_SM_Main.s_Idle         ; r_SM_Main.s_Idle         ; i_CLK        ; i_CLK       ; 0.000        ; 0.100      ; 0.746      ;
; 0.453 ; r_SM_Main.s_RX_Data_Bits ; r_SM_Main.s_RX_Data_Bits ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_SM_Main.s_Rx_Stop_Bit  ; r_SM_Main.s_Rx_Stop_Bit  ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_Bit_Index[1]           ; r_Bit_Index[1]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_Bit_Index[0]           ; r_Bit_Index[0]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_Bit_Index[2]           ; r_Bit_Index[2]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; r_RX_Byte[3]             ; r_RX_Byte[3]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[2]             ; r_RX_Byte[2]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[0]             ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_SM_Main.s_RX_Start_Bit ; r_SM_Main.s_RX_Start_Bit ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 0.746      ;
; 0.502 ; r_RX_Byte[3]             ; o_RX_Byte[3]~reg0        ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 0.794      ;
; 0.502 ; r_RX_Byte[2]             ; o_RX_Byte[2]~reg0        ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 0.794      ;
; 0.504 ; r_RX_Byte[0]             ; o_RX_Byte[0]~reg0        ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 0.796      ;
; 0.762 ; r_CLK_Count[1]           ; r_CLK_Count[1]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; r_CLK_Count[3]           ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.056      ;
; 0.783 ; r_RX_Data                ; r_SM_Main.s_Idle         ; i_CLK        ; i_CLK       ; 0.000        ; 0.578      ; 1.573      ;
; 0.792 ; r_CLK_Count[4]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.085      ;
; 0.795 ; r_Bit_Index[0]           ; r_RX_Byte[6]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.576      ; 1.583      ;
; 0.796 ; r_Bit_Index[0]           ; r_RX_Byte[4]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.576      ; 1.584      ;
; 0.797 ; r_CLK_Count[6]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.090      ;
; 0.803 ; r_CLK_Count[5]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.096      ;
; 0.813 ; r_Bit_Index[0]           ; r_RX_Byte[5]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.576      ; 1.601      ;
; 0.814 ; r_Bit_Index[0]           ; r_RX_Byte[7]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.576      ; 1.602      ;
; 0.815 ; r_Bit_Index[0]           ; r_RX_Byte[1]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.576      ; 1.603      ;
; 0.848 ; r_RX_Data                ; r_RX_Byte[4]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.576      ; 1.636      ;
; 0.854 ; r_RX_Data                ; r_RX_Byte[6]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.576      ; 1.642      ;
; 0.856 ; r_RX_Data                ; r_RX_Byte[5]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.576      ; 1.644      ;
; 0.858 ; r_RX_Data                ; r_RX_Byte[7]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.576      ; 1.646      ;
; 0.859 ; r_RX_Data                ; r_RX_Byte[1]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.576      ; 1.647      ;
; 0.865 ; r_RX_Data                ; r_SM_Main.s_RX_Data_Bits ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.158      ;
; 0.923 ; r_Bit_Index[1]           ; r_RX_Byte[6]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.576      ; 1.711      ;
; 0.925 ; r_Bit_Index[1]           ; r_RX_Byte[7]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.576      ; 1.713      ;
; 0.937 ; r_Bit_Index[1]           ; r_RX_Byte[1]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.576      ; 1.725      ;
; 0.957 ; r_Bit_Index[1]           ; r_RX_Byte[4]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.576      ; 1.745      ;
; 0.968 ; r_Bit_Index[1]           ; r_RX_Byte[5]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.576      ; 1.756      ;
; 0.970 ; r_CLK_Count[2]           ; r_CLK_Count[2]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.263      ;
; 1.007 ; r_CLK_Count[0]           ; r_CLK_Count[0]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.300      ;
; 1.017 ; r_RX_Data                ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.310      ;
; 1.018 ; r_RX_Data                ; r_RX_Byte[2]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.311      ;
; 1.023 ; r_RX_Data                ; r_RX_Byte[3]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.316      ;
; 1.041 ; r_RX_Data                ; r_SM_Main.s_RX_Start_Bit ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.334      ;
; 1.094 ; r_SM_Main.s_RX_Data_Bits ; r_Bit_Index[1]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.387      ;
; 1.117 ; r_CLK_Count[3]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; r_CLK_Count[1]           ; r_CLK_Count[2]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.410      ;
; 1.136 ; r_SM_Main.s_Cleanup      ; r_SM_Main.s_Idle         ; i_CLK        ; i_CLK       ; 0.000        ; 0.577      ; 1.925      ;
; 1.146 ; r_SM_Main.s_Rx_Stop_Bit  ; r_RX_Done                ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.439      ;
; 1.153 ; r_CLK_Count[4]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.446      ;
; 1.154 ; r_RX_Data_R              ; r_RX_Data                ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.446      ;
; 1.155 ; r_RX_Byte[1]             ; o_RX_Byte[1]~reg0        ; i_CLK        ; i_CLK       ; 0.000        ; -0.394     ; 0.973      ;
; 1.157 ; r_CLK_Count[5]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.450      ;
; 1.157 ; r_SM_Main.s_RX_Data_Bits ; r_RX_Byte[1]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.576      ; 1.945      ;
; 1.157 ; r_SM_Main.s_RX_Data_Bits ; r_RX_Byte[4]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.576      ; 1.945      ;
; 1.160 ; r_SM_Main.s_RX_Data_Bits ; r_RX_Byte[7]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.576      ; 1.948      ;
; 1.161 ; r_SM_Main.s_RX_Data_Bits ; r_RX_Byte[5]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.576      ; 1.949      ;
; 1.161 ; r_SM_Main.s_RX_Data_Bits ; r_RX_Byte[6]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.576      ; 1.949      ;
; 1.162 ; r_CLK_Count[4]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.455      ;
; 1.167 ; r_RX_Done                ; r_RX_Done                ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.459      ;
; 1.171 ; r_Bit_Index[2]           ; r_SM_Main.s_Rx_Stop_Bit  ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.464      ;
; 1.193 ; r_SM_Main.s_RX_Data_Bits ; r_Bit_Index[2]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.486      ;
; 1.197 ; r_SM_Main.s_RX_Data_Bits ; r_Bit_Index[0]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.490      ;
; 1.208 ; r_Bit_Index[2]           ; r_RX_Byte[5]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.576      ; 1.996      ;
; 1.208 ; r_CLK_Count[2]           ; r_SM_Main.s_Idle         ; i_CLK        ; i_CLK       ; 0.000        ; 0.578      ; 1.998      ;
; 1.212 ; r_Bit_Index[2]           ; r_RX_Byte[4]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.576      ; 2.000      ;
; 1.222 ; r_Bit_Index[2]           ; r_RX_Byte[7]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.576      ; 2.010      ;
; 1.222 ; r_Bit_Index[2]           ; r_RX_Byte[6]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.576      ; 2.010      ;
; 1.230 ; r_Bit_Index[2]           ; r_RX_Byte[1]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.576      ; 2.018      ;
; 1.248 ; r_CLK_Count[1]           ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; r_CLK_Count[3]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.541      ;
; 1.255 ; r_CLK_Count[3]           ; r_SM_Main.s_Idle         ; i_CLK        ; i_CLK       ; 0.000        ; 0.578      ; 2.045      ;
; 1.257 ; r_CLK_Count[1]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.550      ;
; 1.257 ; r_CLK_Count[3]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.550      ;
; 1.308 ; r_CLK_Count[2]           ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.601      ;
; 1.311 ; r_RX_Byte[4]             ; o_RX_Byte[4]~reg0        ; i_CLK        ; i_CLK       ; 0.000        ; -0.394     ; 1.129      ;
; 1.311 ; r_CLK_Count[0]           ; r_CLK_Count[1]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.604      ;
; 1.340 ; r_CLK_Count[2]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.633      ;
; 1.354 ; r_RX_Byte[7]             ; o_RX_Byte[7]~reg0        ; i_CLK        ; i_CLK       ; 0.000        ; -0.394     ; 1.172      ;
; 1.354 ; r_RX_Byte[6]             ; o_RX_Byte[6]~reg0        ; i_CLK        ; i_CLK       ; 0.000        ; -0.394     ; 1.172      ;
; 1.354 ; r_CLK_Count[0]           ; r_CLK_Count[2]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.647      ;
; 1.359 ; r_SM_Main.s_RX_Start_Bit ; r_SM_Main.s_Idle         ; i_CLK        ; i_CLK       ; 0.000        ; 0.577      ; 2.148      ;
; 1.388 ; r_CLK_Count[1]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.681      ;
; 1.392 ; r_CLK_Count[6]           ; r_SM_Main.s_Idle         ; i_CLK        ; i_CLK       ; 0.000        ; 0.578      ; 2.182      ;
; 1.397 ; r_CLK_Count[1]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.690      ;
; 1.420 ; r_CLK_Count[4]           ; r_SM_Main.s_Idle         ; i_CLK        ; i_CLK       ; 0.000        ; 0.578      ; 2.210      ;
; 1.424 ; r_SM_Main.s_RX_Start_Bit ; r_SM_Main.s_RX_Data_Bits ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.716      ;
; 1.428 ; r_Bit_Index[1]           ; r_SM_Main.s_Rx_Stop_Bit  ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.721      ;
; 1.433 ; r_Bit_Index[0]           ; r_RX_Byte[2]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.726      ;
; 1.438 ; r_Bit_Index[0]           ; r_SM_Main.s_Rx_Stop_Bit  ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.731      ;
; 1.448 ; r_CLK_Count[2]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.741      ;
; 1.450 ; r_RX_Byte[5]             ; o_RX_Byte[5]~reg0        ; i_CLK        ; i_CLK       ; 0.000        ; -0.394     ; 1.268      ;
; 1.451 ; r_SM_Main.s_RX_Start_Bit ; r_RX_Done                ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.743      ;
; 1.451 ; r_CLK_Count[0]           ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.744      ;
; 1.475 ; r_Bit_Index[0]           ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.768      ;
; 1.480 ; r_CLK_Count[2]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.773      ;
; 1.494 ; r_Bit_Index[0]           ; r_RX_Byte[3]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.787      ;
; 1.494 ; r_CLK_Count[0]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.787      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 307.5 MHz ; 250.0 MHz       ; i_CLK      ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; i_CLK ; -2.252 ; -62.314           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_CLK ; 0.382 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_CLK ; -3.000 ; -53.558                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_CLK'                                                                                                ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -2.252 ; r_CLK_Count[5]           ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.182      ;
; -2.225 ; r_CLK_Count[5]           ; r_RX_Byte[3]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.155      ;
; -2.214 ; r_CLK_Count[5]           ; r_RX_Byte[2]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.144      ;
; -2.199 ; r_CLK_Count[3]           ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.129      ;
; -2.186 ; r_CLK_Count[6]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.115      ;
; -2.186 ; r_CLK_Count[6]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.115      ;
; -2.186 ; r_CLK_Count[6]           ; r_CLK_Count[2]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.115      ;
; -2.186 ; r_CLK_Count[6]           ; r_CLK_Count[0]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.115      ;
; -2.186 ; r_CLK_Count[6]           ; r_CLK_Count[1]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.115      ;
; -2.186 ; r_CLK_Count[6]           ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.115      ;
; -2.186 ; r_CLK_Count[6]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.115      ;
; -2.172 ; r_CLK_Count[3]           ; r_RX_Byte[3]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.102      ;
; -2.161 ; r_CLK_Count[3]           ; r_RX_Byte[2]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.091      ;
; -2.144 ; r_CLK_Count[0]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.073      ;
; -2.144 ; r_CLK_Count[0]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.073      ;
; -2.144 ; r_CLK_Count[0]           ; r_CLK_Count[2]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.073      ;
; -2.144 ; r_CLK_Count[0]           ; r_CLK_Count[0]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.073      ;
; -2.144 ; r_CLK_Count[0]           ; r_CLK_Count[1]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.073      ;
; -2.144 ; r_CLK_Count[0]           ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.073      ;
; -2.144 ; r_CLK_Count[0]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.073      ;
; -2.136 ; r_CLK_Count[0]           ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.066      ;
; -2.125 ; r_CLK_Count[3]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.054      ;
; -2.125 ; r_CLK_Count[3]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.054      ;
; -2.125 ; r_CLK_Count[3]           ; r_CLK_Count[2]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.054      ;
; -2.125 ; r_CLK_Count[3]           ; r_CLK_Count[0]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.054      ;
; -2.125 ; r_CLK_Count[3]           ; r_CLK_Count[1]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.054      ;
; -2.125 ; r_CLK_Count[3]           ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.054      ;
; -2.125 ; r_CLK_Count[3]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.054      ;
; -2.109 ; r_CLK_Count[0]           ; r_RX_Byte[3]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.039      ;
; -2.106 ; r_CLK_Count[1]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.035      ;
; -2.106 ; r_CLK_Count[1]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.035      ;
; -2.106 ; r_CLK_Count[1]           ; r_CLK_Count[2]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.035      ;
; -2.106 ; r_CLK_Count[1]           ; r_CLK_Count[0]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.035      ;
; -2.106 ; r_CLK_Count[1]           ; r_CLK_Count[1]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.035      ;
; -2.106 ; r_CLK_Count[1]           ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.035      ;
; -2.106 ; r_CLK_Count[1]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.035      ;
; -2.099 ; r_CLK_Count[5]           ; r_SM_Main.s_Rx_Stop_Bit  ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.028      ;
; -2.098 ; r_CLK_Count[0]           ; r_RX_Byte[2]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.028      ;
; -2.083 ; r_CLK_Count[5]           ; o_RX_Byte[7]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.013      ;
; -2.083 ; r_CLK_Count[5]           ; o_RX_Byte[6]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.013      ;
; -2.083 ; r_CLK_Count[5]           ; o_RX_Byte[5]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.013      ;
; -2.083 ; r_CLK_Count[5]           ; o_RX_Byte[4]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.013      ;
; -2.083 ; r_CLK_Count[5]           ; o_RX_Byte[3]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.013      ;
; -2.083 ; r_CLK_Count[5]           ; o_RX_Byte[2]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.013      ;
; -2.083 ; r_CLK_Count[5]           ; o_RX_Byte[1]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.013      ;
; -2.083 ; r_CLK_Count[5]           ; o_RX_Byte[0]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.013      ;
; -2.078 ; r_CLK_Count[5]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.007      ;
; -2.078 ; r_CLK_Count[5]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.007      ;
; -2.078 ; r_CLK_Count[5]           ; r_CLK_Count[2]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.007      ;
; -2.078 ; r_CLK_Count[5]           ; r_CLK_Count[0]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.007      ;
; -2.078 ; r_CLK_Count[5]           ; r_CLK_Count[1]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.007      ;
; -2.078 ; r_CLK_Count[5]           ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.007      ;
; -2.078 ; r_CLK_Count[5]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.007      ;
; -2.046 ; r_CLK_Count[3]           ; r_SM_Main.s_Rx_Stop_Bit  ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 2.975      ;
; -2.037 ; r_CLK_Count[2]           ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 2.967      ;
; -2.032 ; r_CLK_Count[3]           ; o_RX_Byte[7]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 2.962      ;
; -2.032 ; r_CLK_Count[3]           ; o_RX_Byte[6]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 2.962      ;
; -2.032 ; r_CLK_Count[3]           ; o_RX_Byte[5]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 2.962      ;
; -2.032 ; r_CLK_Count[3]           ; o_RX_Byte[4]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 2.962      ;
; -2.032 ; r_CLK_Count[3]           ; o_RX_Byte[3]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 2.962      ;
; -2.032 ; r_CLK_Count[3]           ; o_RX_Byte[2]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 2.962      ;
; -2.032 ; r_CLK_Count[3]           ; o_RX_Byte[1]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 2.962      ;
; -2.032 ; r_CLK_Count[3]           ; o_RX_Byte[0]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 2.962      ;
; -2.010 ; r_CLK_Count[2]           ; r_RX_Byte[3]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 2.940      ;
; -1.999 ; r_CLK_Count[2]           ; r_RX_Byte[2]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 2.929      ;
; -1.983 ; r_CLK_Count[0]           ; r_SM_Main.s_Rx_Stop_Bit  ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 2.912      ;
; -1.981 ; r_CLK_Count[4]           ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 2.911      ;
; -1.979 ; r_SM_Main.s_RX_Data_Bits ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 2.908      ;
; -1.979 ; r_SM_Main.s_RX_Data_Bits ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 2.908      ;
; -1.979 ; r_SM_Main.s_RX_Data_Bits ; r_CLK_Count[2]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 2.908      ;
; -1.979 ; r_SM_Main.s_RX_Data_Bits ; r_CLK_Count[0]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 2.908      ;
; -1.979 ; r_SM_Main.s_RX_Data_Bits ; r_CLK_Count[1]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 2.908      ;
; -1.979 ; r_SM_Main.s_RX_Data_Bits ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 2.908      ;
; -1.979 ; r_SM_Main.s_RX_Data_Bits ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 2.908      ;
; -1.969 ; r_CLK_Count[0]           ; o_RX_Byte[7]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 2.899      ;
; -1.969 ; r_CLK_Count[0]           ; o_RX_Byte[6]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 2.899      ;
; -1.969 ; r_CLK_Count[0]           ; o_RX_Byte[5]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 2.899      ;
; -1.969 ; r_CLK_Count[0]           ; o_RX_Byte[4]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 2.899      ;
; -1.969 ; r_CLK_Count[0]           ; o_RX_Byte[3]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 2.899      ;
; -1.969 ; r_CLK_Count[0]           ; o_RX_Byte[2]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 2.899      ;
; -1.969 ; r_CLK_Count[0]           ; o_RX_Byte[1]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 2.899      ;
; -1.969 ; r_CLK_Count[0]           ; o_RX_Byte[0]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 2.899      ;
; -1.963 ; r_CLK_Count[2]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 2.892      ;
; -1.963 ; r_CLK_Count[2]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 2.892      ;
; -1.963 ; r_CLK_Count[2]           ; r_CLK_Count[2]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 2.892      ;
; -1.963 ; r_CLK_Count[2]           ; r_CLK_Count[0]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 2.892      ;
; -1.963 ; r_CLK_Count[2]           ; r_CLK_Count[1]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 2.892      ;
; -1.963 ; r_CLK_Count[2]           ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 2.892      ;
; -1.963 ; r_CLK_Count[2]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 2.892      ;
; -1.954 ; r_CLK_Count[4]           ; r_RX_Byte[3]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 2.884      ;
; -1.945 ; r_CLK_Count[0]           ; r_SM_Main.s_RX_Data_Bits ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 2.875      ;
; -1.943 ; r_CLK_Count[4]           ; r_RX_Byte[2]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 2.873      ;
; -1.907 ; r_CLK_Count[1]           ; r_SM_Main.s_RX_Data_Bits ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 2.837      ;
; -1.890 ; r_CLK_Count[1]           ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 2.820      ;
; -1.884 ; r_CLK_Count[2]           ; r_SM_Main.s_Rx_Stop_Bit  ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 2.813      ;
; -1.879 ; r_CLK_Count[5]           ; r_SM_Main.s_RX_Data_Bits ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 2.809      ;
; -1.870 ; r_CLK_Count[2]           ; o_RX_Byte[7]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 2.800      ;
; -1.870 ; r_CLK_Count[2]           ; o_RX_Byte[6]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 2.800      ;
; -1.870 ; r_CLK_Count[2]           ; o_RX_Byte[5]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 2.800      ;
; -1.870 ; r_CLK_Count[2]           ; o_RX_Byte[4]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 2.800      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_CLK'                                                                                                ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; r_SM_Main.s_Idle         ; r_SM_Main.s_Idle         ; i_CLK        ; i_CLK       ; 0.000        ; 0.092      ; 0.669      ;
; 0.383 ; r_RX_Byte[7]             ; r_RX_Byte[7]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; r_RX_Byte[6]             ; r_RX_Byte[6]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; r_RX_Byte[5]             ; r_RX_Byte[5]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; r_RX_Byte[4]             ; r_RX_Byte[4]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; r_RX_Byte[1]             ; r_RX_Byte[1]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.091      ; 0.669      ;
; 0.401 ; r_SM_Main.s_Rx_Stop_Bit  ; r_SM_Main.s_Rx_Stop_Bit  ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_Bit_Index[1]           ; r_Bit_Index[1]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_Bit_Index[0]           ; r_Bit_Index[0]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_Bit_Index[2]           ; r_Bit_Index[2]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; r_RX_Byte[3]             ; r_RX_Byte[3]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[2]             ; r_RX_Byte[2]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[0]             ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_SM_Main.s_RX_Data_Bits ; r_SM_Main.s_RX_Data_Bits ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_SM_Main.s_RX_Start_Bit ; r_SM_Main.s_RX_Start_Bit ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.669      ;
; 0.471 ; r_RX_Byte[3]             ; o_RX_Byte[3]~reg0        ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; r_RX_Byte[2]             ; o_RX_Byte[2]~reg0        ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.738      ;
; 0.472 ; r_RX_Byte[0]             ; o_RX_Byte[0]~reg0        ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.739      ;
; 0.664 ; r_RX_Data                ; r_SM_Main.s_Idle         ; i_CLK        ; i_CLK       ; 0.000        ; 0.545      ; 1.404      ;
; 0.710 ; r_CLK_Count[1]           ; r_CLK_Count[1]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 0.978      ;
; 0.713 ; r_CLK_Count[3]           ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 0.981      ;
; 0.722 ; r_RX_Data                ; r_RX_Byte[4]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.539      ; 1.456      ;
; 0.728 ; r_RX_Data                ; r_RX_Byte[6]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.539      ; 1.462      ;
; 0.730 ; r_RX_Data                ; r_RX_Byte[5]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.539      ; 1.464      ;
; 0.732 ; r_RX_Data                ; r_RX_Byte[7]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.539      ; 1.466      ;
; 0.734 ; r_CLK_Count[4]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.002      ;
; 0.734 ; r_Bit_Index[0]           ; r_RX_Byte[6]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.540      ; 1.469      ;
; 0.734 ; r_RX_Data                ; r_RX_Byte[1]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.539      ; 1.468      ;
; 0.735 ; r_Bit_Index[0]           ; r_RX_Byte[4]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.540      ; 1.470      ;
; 0.737 ; r_Bit_Index[0]           ; r_RX_Byte[5]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.540      ; 1.472      ;
; 0.738 ; r_Bit_Index[0]           ; r_RX_Byte[7]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.540      ; 1.473      ;
; 0.738 ; r_Bit_Index[0]           ; r_RX_Byte[1]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.540      ; 1.473      ;
; 0.740 ; r_CLK_Count[6]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.008      ;
; 0.747 ; r_CLK_Count[5]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.015      ;
; 0.781 ; r_RX_Data                ; r_SM_Main.s_RX_Data_Bits ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.048      ;
; 0.864 ; r_Bit_Index[1]           ; r_RX_Byte[7]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.540      ; 1.599      ;
; 0.865 ; r_Bit_Index[1]           ; r_RX_Byte[6]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.540      ; 1.600      ;
; 0.869 ; r_CLK_Count[2]           ; r_CLK_Count[2]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.137      ;
; 0.874 ; r_Bit_Index[1]           ; r_RX_Byte[1]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.540      ; 1.609      ;
; 0.891 ; r_Bit_Index[1]           ; r_RX_Byte[4]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.540      ; 1.626      ;
; 0.899 ; r_CLK_Count[0]           ; r_CLK_Count[0]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.167      ;
; 0.900 ; r_Bit_Index[1]           ; r_RX_Byte[5]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.540      ; 1.635      ;
; 0.914 ; r_RX_Data                ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.181      ;
; 0.915 ; r_RX_Data                ; r_RX_Byte[2]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.182      ;
; 0.922 ; r_RX_Data                ; r_RX_Byte[3]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.189      ;
; 0.943 ; r_RX_Data                ; r_SM_Main.s_RX_Start_Bit ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.210      ;
; 0.994 ; r_SM_Main.s_RX_Data_Bits ; r_Bit_Index[1]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.261      ;
; 1.026 ; r_SM_Main.s_Rx_Stop_Bit  ; r_RX_Done                ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.294      ;
; 1.032 ; r_CLK_Count[1]           ; r_CLK_Count[2]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.300      ;
; 1.037 ; r_CLK_Count[3]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.305      ;
; 1.039 ; r_RX_Data_R              ; r_RX_Data                ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.306      ;
; 1.041 ; r_Bit_Index[2]           ; r_RX_Byte[5]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.540      ; 1.776      ;
; 1.046 ; r_Bit_Index[2]           ; r_RX_Byte[4]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.540      ; 1.781      ;
; 1.052 ; r_RX_Byte[1]             ; o_RX_Byte[1]~reg0        ; i_CLK        ; i_CLK       ; 0.000        ; -0.376     ; 0.871      ;
; 1.053 ; r_CLK_Count[4]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.321      ;
; 1.056 ; r_SM_Main.s_Cleanup      ; r_SM_Main.s_Idle         ; i_CLK        ; i_CLK       ; 0.000        ; 0.545      ; 1.796      ;
; 1.062 ; r_Bit_Index[2]           ; r_RX_Byte[7]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.540      ; 1.797      ;
; 1.068 ; r_CLK_Count[4]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.336      ;
; 1.070 ; r_Bit_Index[2]           ; r_RX_Byte[6]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.540      ; 1.805      ;
; 1.071 ; r_CLK_Count[5]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.339      ;
; 1.073 ; r_SM_Main.s_RX_Data_Bits ; r_RX_Byte[1]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.539      ; 1.807      ;
; 1.075 ; r_SM_Main.s_RX_Data_Bits ; r_RX_Byte[4]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.539      ; 1.809      ;
; 1.075 ; r_CLK_Count[2]           ; r_SM_Main.s_Idle         ; i_CLK        ; i_CLK       ; 0.000        ; 0.546      ; 1.816      ;
; 1.076 ; r_SM_Main.s_RX_Data_Bits ; r_RX_Byte[7]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.539      ; 1.810      ;
; 1.077 ; r_SM_Main.s_RX_Data_Bits ; r_RX_Byte[5]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.539      ; 1.811      ;
; 1.077 ; r_Bit_Index[2]           ; r_RX_Byte[1]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.540      ; 1.812      ;
; 1.078 ; r_SM_Main.s_RX_Data_Bits ; r_RX_Byte[6]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.539      ; 1.812      ;
; 1.079 ; r_SM_Main.s_RX_Data_Bits ; r_Bit_Index[2]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.346      ;
; 1.081 ; r_RX_Done                ; r_RX_Done                ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.348      ;
; 1.084 ; r_SM_Main.s_RX_Data_Bits ; r_Bit_Index[0]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.351      ;
; 1.092 ; r_Bit_Index[2]           ; r_SM_Main.s_Rx_Stop_Bit  ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.360      ;
; 1.135 ; r_CLK_Count[1]           ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.403      ;
; 1.139 ; r_CLK_Count[3]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.407      ;
; 1.143 ; r_CLK_Count[3]           ; r_SM_Main.s_Idle         ; i_CLK        ; i_CLK       ; 0.000        ; 0.546      ; 1.884      ;
; 1.154 ; r_CLK_Count[1]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.422      ;
; 1.159 ; r_CLK_Count[3]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.427      ;
; 1.172 ; r_CLK_Count[0]           ; r_CLK_Count[1]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.440      ;
; 1.173 ; r_CLK_Count[2]           ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.441      ;
; 1.222 ; r_RX_Byte[4]             ; o_RX_Byte[4]~reg0        ; i_CLK        ; i_CLK       ; 0.000        ; -0.376     ; 1.041      ;
; 1.231 ; r_CLK_Count[6]           ; r_SM_Main.s_Idle         ; i_CLK        ; i_CLK       ; 0.000        ; 0.546      ; 1.972      ;
; 1.242 ; r_RX_Byte[7]             ; o_RX_Byte[7]~reg0        ; i_CLK        ; i_CLK       ; 0.000        ; -0.376     ; 1.061      ;
; 1.243 ; r_RX_Byte[6]             ; o_RX_Byte[6]~reg0        ; i_CLK        ; i_CLK       ; 0.000        ; -0.376     ; 1.062      ;
; 1.250 ; r_CLK_Count[2]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.518      ;
; 1.257 ; r_SM_Main.s_RX_Start_Bit ; r_SM_Main.s_Idle         ; i_CLK        ; i_CLK       ; 0.000        ; 0.545      ; 1.997      ;
; 1.257 ; r_CLK_Count[1]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.525      ;
; 1.265 ; r_CLK_Count[0]           ; r_CLK_Count[2]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.533      ;
; 1.274 ; r_SM_Main.s_RX_Start_Bit ; r_SM_Main.s_RX_Data_Bits ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.541      ;
; 1.276 ; r_CLK_Count[1]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.544      ;
; 1.294 ; r_CLK_Count[0]           ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.562      ;
; 1.295 ; r_CLK_Count[2]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.563      ;
; 1.299 ; r_CLK_Count[4]           ; r_SM_Main.s_Idle         ; i_CLK        ; i_CLK       ; 0.000        ; 0.546      ; 2.040      ;
; 1.312 ; r_RX_Byte[5]             ; o_RX_Byte[5]~reg0        ; i_CLK        ; i_CLK       ; 0.000        ; -0.376     ; 1.131      ;
; 1.323 ; r_Bit_Index[0]           ; r_RX_Byte[2]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.591      ;
; 1.329 ; r_Bit_Index[0]           ; r_RX_Byte[3]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.597      ;
; 1.333 ; r_Bit_Index[1]           ; r_SM_Main.s_Rx_Stop_Bit  ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.601      ;
; 1.344 ; r_Bit_Index[0]           ; r_SM_Main.s_Rx_Stop_Bit  ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.612      ;
; 1.350 ; r_SM_Main.s_RX_Start_Bit ; r_RX_Done                ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.617      ;
; 1.359 ; r_Bit_Index[0]           ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.627      ;
; 1.372 ; r_CLK_Count[2]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.640      ;
; 1.376 ; r_CLK_Count[2]           ; r_SM_Main.s_RX_Start_Bit ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.644      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; i_CLK ; -0.506 ; -11.410           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_CLK ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_CLK ; -3.000 ; -39.310                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_CLK'                                                                                      ;
+--------+----------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -0.506 ; r_CLK_Count[5] ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.457      ;
; -0.495 ; r_CLK_Count[5] ; r_RX_Byte[3]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.446      ;
; -0.494 ; r_CLK_Count[5] ; r_RX_Byte[2]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.445      ;
; -0.478 ; r_CLK_Count[3] ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.429      ;
; -0.467 ; r_CLK_Count[3] ; r_RX_Byte[3]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.418      ;
; -0.466 ; r_CLK_Count[3] ; r_RX_Byte[2]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.417      ;
; -0.439 ; r_CLK_Count[5] ; o_RX_Byte[7]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.390      ;
; -0.439 ; r_CLK_Count[5] ; o_RX_Byte[6]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.390      ;
; -0.439 ; r_CLK_Count[5] ; o_RX_Byte[5]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.390      ;
; -0.439 ; r_CLK_Count[5] ; o_RX_Byte[4]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.390      ;
; -0.439 ; r_CLK_Count[5] ; o_RX_Byte[3]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.390      ;
; -0.439 ; r_CLK_Count[5] ; o_RX_Byte[2]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.390      ;
; -0.439 ; r_CLK_Count[5] ; o_RX_Byte[1]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.390      ;
; -0.439 ; r_CLK_Count[5] ; o_RX_Byte[0]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.390      ;
; -0.436 ; r_CLK_Count[0] ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.386      ;
; -0.436 ; r_CLK_Count[0] ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.386      ;
; -0.436 ; r_CLK_Count[0] ; r_CLK_Count[2]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.386      ;
; -0.436 ; r_CLK_Count[0] ; r_CLK_Count[0]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.386      ;
; -0.436 ; r_CLK_Count[0] ; r_CLK_Count[1]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.386      ;
; -0.436 ; r_CLK_Count[0] ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.386      ;
; -0.436 ; r_CLK_Count[0] ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.386      ;
; -0.434 ; r_CLK_Count[3] ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.384      ;
; -0.434 ; r_CLK_Count[3] ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.384      ;
; -0.434 ; r_CLK_Count[3] ; r_CLK_Count[2]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.384      ;
; -0.434 ; r_CLK_Count[3] ; r_CLK_Count[0]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.384      ;
; -0.434 ; r_CLK_Count[3] ; r_CLK_Count[1]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.384      ;
; -0.434 ; r_CLK_Count[3] ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.384      ;
; -0.434 ; r_CLK_Count[3] ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.384      ;
; -0.426 ; r_CLK_Count[0] ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.377      ;
; -0.424 ; r_CLK_Count[5] ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.374      ;
; -0.424 ; r_CLK_Count[5] ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.374      ;
; -0.424 ; r_CLK_Count[5] ; r_CLK_Count[2]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.374      ;
; -0.424 ; r_CLK_Count[5] ; r_CLK_Count[0]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.374      ;
; -0.424 ; r_CLK_Count[5] ; r_CLK_Count[1]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.374      ;
; -0.424 ; r_CLK_Count[5] ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.374      ;
; -0.424 ; r_CLK_Count[5] ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.374      ;
; -0.422 ; r_CLK_Count[5] ; r_SM_Main.s_Rx_Stop_Bit  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.373      ;
; -0.415 ; r_CLK_Count[0] ; r_RX_Byte[3]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.366      ;
; -0.414 ; r_CLK_Count[0] ; r_RX_Byte[2]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.365      ;
; -0.414 ; r_CLK_Count[3] ; o_RX_Byte[7]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.365      ;
; -0.414 ; r_CLK_Count[3] ; o_RX_Byte[6]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.365      ;
; -0.414 ; r_CLK_Count[3] ; o_RX_Byte[5]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.365      ;
; -0.414 ; r_CLK_Count[3] ; o_RX_Byte[4]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.365      ;
; -0.414 ; r_CLK_Count[3] ; o_RX_Byte[3]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.365      ;
; -0.414 ; r_CLK_Count[3] ; o_RX_Byte[2]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.365      ;
; -0.414 ; r_CLK_Count[3] ; o_RX_Byte[1]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.365      ;
; -0.414 ; r_CLK_Count[3] ; o_RX_Byte[0]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.365      ;
; -0.399 ; r_CLK_Count[6] ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.349      ;
; -0.399 ; r_CLK_Count[6] ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.349      ;
; -0.399 ; r_CLK_Count[6] ; r_CLK_Count[2]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.349      ;
; -0.399 ; r_CLK_Count[6] ; r_CLK_Count[0]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.349      ;
; -0.399 ; r_CLK_Count[6] ; r_CLK_Count[1]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.349      ;
; -0.399 ; r_CLK_Count[6] ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.349      ;
; -0.399 ; r_CLK_Count[6] ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.349      ;
; -0.394 ; r_CLK_Count[3] ; r_SM_Main.s_Rx_Stop_Bit  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.345      ;
; -0.390 ; r_CLK_Count[1] ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.340      ;
; -0.390 ; r_CLK_Count[1] ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.340      ;
; -0.390 ; r_CLK_Count[1] ; r_CLK_Count[2]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.340      ;
; -0.390 ; r_CLK_Count[1] ; r_CLK_Count[0]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.340      ;
; -0.390 ; r_CLK_Count[1] ; r_CLK_Count[1]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.340      ;
; -0.390 ; r_CLK_Count[1] ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.340      ;
; -0.390 ; r_CLK_Count[1] ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.340      ;
; -0.389 ; r_CLK_Count[2] ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.340      ;
; -0.378 ; r_CLK_Count[2] ; r_RX_Byte[3]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.329      ;
; -0.377 ; r_CLK_Count[2] ; r_RX_Byte[2]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.328      ;
; -0.362 ; r_CLK_Count[4] ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.313      ;
; -0.362 ; r_CLK_Count[0] ; o_RX_Byte[7]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.313      ;
; -0.362 ; r_CLK_Count[0] ; o_RX_Byte[6]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.313      ;
; -0.362 ; r_CLK_Count[0] ; o_RX_Byte[5]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.313      ;
; -0.362 ; r_CLK_Count[0] ; o_RX_Byte[4]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.313      ;
; -0.362 ; r_CLK_Count[0] ; o_RX_Byte[3]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.313      ;
; -0.362 ; r_CLK_Count[0] ; o_RX_Byte[2]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.313      ;
; -0.362 ; r_CLK_Count[0] ; o_RX_Byte[1]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.313      ;
; -0.362 ; r_CLK_Count[0] ; o_RX_Byte[0]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.313      ;
; -0.351 ; r_CLK_Count[4] ; r_RX_Byte[3]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.302      ;
; -0.350 ; r_CLK_Count[4] ; r_RX_Byte[2]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.301      ;
; -0.345 ; r_CLK_Count[2] ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.295      ;
; -0.345 ; r_CLK_Count[2] ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.295      ;
; -0.345 ; r_CLK_Count[2] ; r_CLK_Count[2]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.295      ;
; -0.345 ; r_CLK_Count[2] ; r_CLK_Count[0]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.295      ;
; -0.345 ; r_CLK_Count[2] ; r_CLK_Count[1]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.295      ;
; -0.345 ; r_CLK_Count[2] ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.295      ;
; -0.345 ; r_CLK_Count[2] ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.295      ;
; -0.342 ; r_CLK_Count[0] ; r_SM_Main.s_Rx_Stop_Bit  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.293      ;
; -0.326 ; r_CLK_Count[0] ; r_SM_Main.s_RX_Data_Bits ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.277      ;
; -0.325 ; r_CLK_Count[2] ; o_RX_Byte[7]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.276      ;
; -0.325 ; r_CLK_Count[2] ; o_RX_Byte[6]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.276      ;
; -0.325 ; r_CLK_Count[2] ; o_RX_Byte[5]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.276      ;
; -0.325 ; r_CLK_Count[2] ; o_RX_Byte[4]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.276      ;
; -0.325 ; r_CLK_Count[2] ; o_RX_Byte[3]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.276      ;
; -0.325 ; r_CLK_Count[2] ; o_RX_Byte[2]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.276      ;
; -0.325 ; r_CLK_Count[2] ; o_RX_Byte[1]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.276      ;
; -0.325 ; r_CLK_Count[2] ; o_RX_Byte[0]~reg0        ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.276      ;
; -0.314 ; r_CLK_Count[1] ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.265      ;
; -0.314 ; r_CLK_Count[5] ; r_SM_Main.s_RX_Data_Bits ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.265      ;
; -0.309 ; r_CLK_Count[3] ; r_Bit_Index[0]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.260      ;
; -0.309 ; r_CLK_Count[3] ; r_Bit_Index[2]           ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.260      ;
; -0.305 ; r_CLK_Count[2] ; r_SM_Main.s_Rx_Stop_Bit  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.256      ;
; -0.303 ; r_CLK_Count[1] ; r_RX_Byte[3]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.254      ;
; -0.302 ; r_CLK_Count[1] ; r_RX_Byte[2]             ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.253      ;
+--------+----------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_CLK'                                                                                                ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; r_SM_Main.s_Idle         ; r_SM_Main.s_Idle         ; i_CLK        ; i_CLK       ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; r_RX_Byte[7]             ; r_RX_Byte[7]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; r_RX_Byte[6]             ; r_RX_Byte[6]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; r_RX_Byte[5]             ; r_RX_Byte[5]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; r_RX_Byte[4]             ; r_RX_Byte[4]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; r_RX_Byte[1]             ; r_RX_Byte[1]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; r_RX_Byte[3]             ; r_RX_Byte[3]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_RX_Byte[2]             ; r_RX_Byte[2]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_RX_Byte[0]             ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_SM_Main.s_RX_Start_Bit ; r_SM_Main.s_RX_Start_Bit ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; r_SM_Main.s_RX_Data_Bits ; r_SM_Main.s_RX_Data_Bits ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_SM_Main.s_Rx_Stop_Bit  ; r_SM_Main.s_Rx_Stop_Bit  ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_Bit_Index[1]           ; r_Bit_Index[1]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_Bit_Index[0]           ; r_Bit_Index[0]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_Bit_Index[2]           ; r_Bit_Index[2]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; r_RX_Byte[2]             ; o_RX_Byte[2]~reg0        ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; r_RX_Byte[3]             ; o_RX_Byte[3]~reg0        ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.315      ;
; 0.195 ; r_RX_Byte[0]             ; o_RX_Byte[0]~reg0        ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.316      ;
; 0.307 ; r_CLK_Count[1]           ; r_CLK_Count[1]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; r_CLK_Count[3]           ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.429      ;
; 0.311 ; r_RX_Data                ; r_SM_Main.s_Idle         ; i_CLK        ; i_CLK       ; 0.000        ; 0.237      ; 0.632      ;
; 0.315 ; r_Bit_Index[0]           ; r_RX_Byte[5]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.236      ; 0.635      ;
; 0.316 ; r_Bit_Index[0]           ; r_RX_Byte[7]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.236      ; 0.636      ;
; 0.316 ; r_RX_Data                ; r_RX_Byte[4]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.236      ; 0.636      ;
; 0.317 ; r_Bit_Index[0]           ; r_RX_Byte[1]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.236      ; 0.637      ;
; 0.319 ; r_CLK_Count[4]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.440      ;
; 0.320 ; r_RX_Data                ; r_RX_Byte[6]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.236      ; 0.640      ;
; 0.322 ; r_CLK_Count[6]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.443      ;
; 0.322 ; r_RX_Data                ; r_RX_Byte[5]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.236      ; 0.642      ;
; 0.323 ; r_RX_Data                ; r_RX_Byte[7]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.236      ; 0.643      ;
; 0.324 ; r_RX_Data                ; r_RX_Byte[1]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.236      ; 0.644      ;
; 0.326 ; r_CLK_Count[5]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.447      ;
; 0.327 ; r_Bit_Index[0]           ; r_RX_Byte[4]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.236      ; 0.647      ;
; 0.328 ; r_Bit_Index[0]           ; r_RX_Byte[6]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.236      ; 0.648      ;
; 0.348 ; r_RX_Data                ; r_SM_Main.s_RX_Data_Bits ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.468      ;
; 0.367 ; r_Bit_Index[1]           ; r_RX_Byte[7]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.236      ; 0.687      ;
; 0.368 ; r_Bit_Index[1]           ; r_RX_Byte[6]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.236      ; 0.688      ;
; 0.373 ; r_CLK_Count[2]           ; r_CLK_Count[2]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.494      ;
; 0.386 ; r_Bit_Index[1]           ; r_RX_Byte[1]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.236      ; 0.706      ;
; 0.389 ; r_RX_Data                ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.510      ;
; 0.390 ; r_RX_Data                ; r_RX_Byte[2]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.511      ;
; 0.393 ; r_CLK_Count[0]           ; r_CLK_Count[0]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.514      ;
; 0.395 ; r_RX_Data                ; r_RX_Byte[3]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.516      ;
; 0.398 ; r_Bit_Index[1]           ; r_RX_Byte[4]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.236      ; 0.718      ;
; 0.405 ; r_RX_Data                ; r_SM_Main.s_RX_Start_Bit ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.526      ;
; 0.406 ; r_Bit_Index[1]           ; r_RX_Byte[5]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.236      ; 0.726      ;
; 0.433 ; r_SM_Main.s_RX_Data_Bits ; r_Bit_Index[1]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.553      ;
; 0.442 ; r_RX_Data_R              ; r_RX_Data                ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.562      ;
; 0.450 ; r_RX_Byte[1]             ; o_RX_Byte[1]~reg0        ; i_CLK        ; i_CLK       ; 0.000        ; -0.155     ; 0.379      ;
; 0.450 ; r_SM_Main.s_Rx_Stop_Bit  ; r_RX_Done                ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.571      ;
; 0.456 ; r_CLK_Count[1]           ; r_CLK_Count[2]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; r_CLK_Count[3]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.578      ;
; 0.461 ; r_SM_Main.s_RX_Data_Bits ; r_RX_Byte[1]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.236      ; 0.781      ;
; 0.462 ; r_RX_Done                ; r_RX_Done                ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; r_Bit_Index[2]           ; r_SM_Main.s_Rx_Stop_Bit  ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.583      ;
; 0.463 ; r_SM_Main.s_RX_Data_Bits ; r_RX_Byte[4]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.236      ; 0.783      ;
; 0.464 ; r_SM_Main.s_RX_Data_Bits ; r_RX_Byte[7]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.236      ; 0.784      ;
; 0.465 ; r_SM_Main.s_RX_Data_Bits ; r_RX_Byte[5]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.236      ; 0.785      ;
; 0.467 ; r_SM_Main.s_Cleanup      ; r_SM_Main.s_Idle         ; i_CLK        ; i_CLK       ; 0.000        ; 0.237      ; 0.788      ;
; 0.468 ; r_SM_Main.s_RX_Data_Bits ; r_RX_Byte[6]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.236      ; 0.788      ;
; 0.475 ; r_CLK_Count[5]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.596      ;
; 0.477 ; r_CLK_Count[4]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.598      ;
; 0.478 ; r_SM_Main.s_RX_Data_Bits ; r_Bit_Index[2]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.598      ;
; 0.478 ; r_Bit_Index[2]           ; r_RX_Byte[7]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.236      ; 0.798      ;
; 0.480 ; r_Bit_Index[2]           ; r_RX_Byte[6]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.236      ; 0.800      ;
; 0.480 ; r_CLK_Count[4]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.601      ;
; 0.481 ; r_Bit_Index[2]           ; r_RX_Byte[4]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.236      ; 0.801      ;
; 0.483 ; r_SM_Main.s_RX_Data_Bits ; r_Bit_Index[0]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.603      ;
; 0.485 ; r_Bit_Index[2]           ; r_RX_Byte[5]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.236      ; 0.805      ;
; 0.486 ; r_CLK_Count[2]           ; r_SM_Main.s_Idle         ; i_CLK        ; i_CLK       ; 0.000        ; 0.238      ; 0.808      ;
; 0.498 ; r_Bit_Index[2]           ; r_RX_Byte[1]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.236      ; 0.818      ;
; 0.513 ; r_RX_Byte[4]             ; o_RX_Byte[4]~reg0        ; i_CLK        ; i_CLK       ; 0.000        ; -0.155     ; 0.442      ;
; 0.519 ; r_CLK_Count[1]           ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.640      ;
; 0.520 ; r_CLK_Count[3]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.641      ;
; 0.522 ; r_RX_Byte[6]             ; o_RX_Byte[6]~reg0        ; i_CLK        ; i_CLK       ; 0.000        ; -0.155     ; 0.451      ;
; 0.522 ; r_CLK_Count[1]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.643      ;
; 0.523 ; r_RX_Byte[7]             ; o_RX_Byte[7]~reg0        ; i_CLK        ; i_CLK       ; 0.000        ; -0.155     ; 0.452      ;
; 0.523 ; r_CLK_Count[3]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.644      ;
; 0.531 ; r_CLK_Count[2]           ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.652      ;
; 0.534 ; r_CLK_Count[2]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.655      ;
; 0.537 ; r_CLK_Count[3]           ; r_SM_Main.s_Idle         ; i_CLK        ; i_CLK       ; 0.000        ; 0.238      ; 0.859      ;
; 0.540 ; r_CLK_Count[0]           ; r_CLK_Count[1]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.661      ;
; 0.543 ; r_CLK_Count[0]           ; r_CLK_Count[2]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.664      ;
; 0.558 ; r_SM_Main.s_RX_Start_Bit ; r_SM_Main.s_RX_Data_Bits ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.678      ;
; 0.559 ; r_CLK_Count[6]           ; r_SM_Main.s_Idle         ; i_CLK        ; i_CLK       ; 0.000        ; 0.238      ; 0.881      ;
; 0.561 ; r_SM_Main.s_RX_Start_Bit ; r_SM_Main.s_Idle         ; i_CLK        ; i_CLK       ; 0.000        ; 0.237      ; 0.882      ;
; 0.574 ; r_RX_Byte[5]             ; o_RX_Byte[5]~reg0        ; i_CLK        ; i_CLK       ; 0.000        ; -0.155     ; 0.503      ;
; 0.577 ; r_Bit_Index[1]           ; r_SM_Main.s_Rx_Stop_Bit  ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.697      ;
; 0.582 ; r_Bit_Index[0]           ; r_RX_Byte[3]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.703      ;
; 0.582 ; r_SM_Main.s_RX_Start_Bit ; r_RX_Done                ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.703      ;
; 0.585 ; r_Bit_Index[0]           ; r_SM_Main.s_Rx_Stop_Bit  ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.705      ;
; 0.585 ; r_CLK_Count[1]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.706      ;
; 0.588 ; r_CLK_Count[1]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.709      ;
; 0.589 ; r_CLK_Count[4]           ; r_SM_Main.s_Idle         ; i_CLK        ; i_CLK       ; 0.000        ; 0.238      ; 0.911      ;
; 0.597 ; r_Bit_Index[0]           ; r_RX_Byte[2]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.718      ;
; 0.597 ; r_CLK_Count[2]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.718      ;
; 0.600 ; r_CLK_Count[2]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.721      ;
; 0.606 ; r_CLK_Count[0]           ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.727      ;
; 0.609 ; r_CLK_Count[0]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.730      ;
; 0.618 ; r_Bit_Index[0]           ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.739      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.429  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  i_CLK           ; -2.429  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -68.792 ; 0.0   ; 0.0      ; 0.0     ; -53.558             ;
;  i_CLK           ; -68.792 ; 0.000 ; N/A      ; N/A     ; -53.558             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_RX_Done     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_Error    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_Byte[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_Byte[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_Byte[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_Byte[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_Byte[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_Byte[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_Byte[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_Byte[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_CLK                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_RX_Serial             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_RX_Done     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Error    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_RX_Byte[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_RX_Done     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Error    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_RX_Done     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_RX_Error    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; o_RX_Byte[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_RX_Byte[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_RX_Byte[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_CLK      ; i_CLK    ; 539      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_CLK      ; i_CLK    ; 539      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; i_CLK  ; i_CLK ; Base ; Constrained ;
+--------+-------+------+-------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; i_RX_Serial ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; o_RX_Byte[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Byte[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Byte[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Byte[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Byte[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Byte[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Byte[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Byte[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Done    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; i_RX_Serial ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; o_RX_Byte[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Byte[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Byte[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Byte[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Byte[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Byte[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Byte[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Byte[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Done    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition
    Info: Processing started: Sat Nov 25 23:36:52 2023
Info: Command: quartus_sta UART_RX -c UART_RX
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UART_RX.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_CLK i_CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.429
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.429             -68.792 i_CLK 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 i_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -53.558 i_CLK 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.252
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.252             -62.314 i_CLK 
Info (332146): Worst-case hold slack is 0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.382               0.000 i_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -53.558 i_CLK 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.506
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.506             -11.410 i_CLK 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 i_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -39.310 i_CLK 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 589 megabytes
    Info: Processing ended: Sat Nov 25 23:36:53 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


