Copyright 1986-2016 Xilinx, Inc. All Rights Reserved.
---------------------------------------------------------------------------------------------------
| Tool Version : Vivado v.2016.4 (win64) Build 1756540 Mon Jan 23 19:11:23 MST 2017
| Date         : Sun Feb 25 01:47:30 2024
| Host         : 0K running 64-bit major release  (build 9200)
| Command      : report_control_sets -verbose -file Proyecto_TADSE_wrapper_control_sets_placed.rpt
| Design       : Proyecto_TADSE_wrapper
| Device       : xc7z020
---------------------------------------------------------------------------------------------------

Control Set Information

Table of Contents
-----------------
1. Summary
2. Flip-Flop Distribution
3. Detailed Control Set Information

1. Summary
----------

+----------------------------------------------------------+-------+
|                          Status                          | Count |
+----------------------------------------------------------+-------+
| Number of unique control sets                            |   107 |
| Unused register locations in slices containing registers |   202 |
+----------------------------------------------------------+-------+


2. Flip-Flop Distribution
-------------------------

+--------------+-----------------------+------------------------+-----------------+--------------+
| Clock Enable | Synchronous Set/Reset | Asynchronous Set/Reset | Total Registers | Total Slices |
+--------------+-----------------------+------------------------+-----------------+--------------+
| No           | No                    | No                     |             166 |           66 |
| No           | No                    | Yes                    |              17 |            8 |
| No           | Yes                   | No                     |             310 |           89 |
| Yes          | No                    | No                     |             893 |          188 |
| Yes          | No                    | Yes                    |              48 |           16 |
| Yes          | Yes                   | No                     |            1356 |          483 |
+--------------+-----------------------+------------------------+-----------------+--------------+


3. Detailed Control Set Information
-----------------------------------

+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+------------------+----------------+
|                                                        Clock Signal                                                       |                                                                            Enable Signal                                                                            |                                                                Set/Reset Signal                                                                | Slice Load Count | Bel Load Count |
+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+------------------+----------------+
|  Proyecto_TADSE_i/Circuito_para_pruebas_0/U0/Logica_usuario/Contador_tiempo/en_contador_tiempo0                           |                                                                                                                                                                     | Proyecto_TADSE_i/Circuito_para_pruebas_0/U0/Logica_usuario/Detector_frente_positivo/pulso_inicio                                               |                1 |              1 |
|  Proyecto_TADSE_i/Circuito_para_pruebas_0/U0/Logica_usuario/Detector_frente_positivo_circuito_test/desbordamiento_signal0 |                                                                                                                                                                     | Proyecto_TADSE_i/Circuito_para_pruebas_0/U0/Logica_usuario/Circuito_test_metaestabilidad/Contador_de_eventos/rco_contador_eventos              |                1 |              1 |
|  Proyecto_TADSE_i/clk_wiz_0/inst/CLK_CORE_DRP_I/clk_inst/clk_out1                                                         |                                                                                                                                                                     | Proyecto_TADSE_i/Circuito_para_pruebas_0/U0/Logica_usuario/Sincronizador_reset_generador_dato/Q[0]                                             |                1 |              1 |
|  Proyecto_TADSE_i/clk_wiz_0/inst/CLK_CORE_DRP_I/clk_inst/clk_out2                                                         |                                                                                                                                                                     | Proyecto_TADSE_i/Circuito_para_pruebas_0/U0/Circuito_para_pruebas_v1_0_S00_AXI_inst/AS[0]                                                      |                1 |              2 |
| ~Proyecto_TADSE_i/clk_wiz_0/inst/CLK_CORE_DRP_I/clk_inst/clk_out2                                                         |                                                                                                                                                                     | Proyecto_TADSE_i/Circuito_para_pruebas_0/U0/Logica_usuario/Sincronizador_reset_circuito_test/Q[0]                                              |                1 |              2 |
|  Proyecto_TADSE_i/clk_wiz_0/inst/CLK_CORE_DRP_I/clk_inst/clk_out1                                                         |                                                                                                                                                                     | Proyecto_TADSE_i/Circuito_para_pruebas_0/U0/Circuito_para_pruebas_v1_0_S00_AXI_inst/AS[0]                                                      |                1 |              2 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     |                                                                                                                                                                     | Proyecto_TADSE_i/Circuito_para_pruebas_0/U0/Logica_usuario/Sincronizador_reset_reloj_bus/Q[0]                                                  |                1 |              2 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/ps7_0_axi_periph/s00_couplers/auto_pc/inst/gen_axilite.gen_b2s_conv.axilite_b2s/WR.b_channel_0/bid_fifo_0/bresp_push                               |                                                                                                                                                |                1 |              2 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/ps7_0_axi_periph/s00_couplers/auto_pc/inst/gen_axilite.gen_b2s_conv.axilite_b2s/RD.ar_channel_0/ar_cmd_fsm_0/axlen_cnt_reg[3][0]                   | Proyecto_TADSE_i/ps7_0_axi_periph/s00_couplers/auto_pc/inst/gen_axilite.gen_b2s_conv.axilite_b2s/RD.ar_channel_0/ar_cmd_fsm_0/axlen_cnt_reg[7] |                2 |              4 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/xadc_wiz_0/U0/AXI_XADC_CORE_I/D[6]                                                                                                                 | Proyecto_TADSE_i/xadc_wiz_0/U0/SOFT_RESET_I/reset2ip_reset                                                                                     |                2 |              4 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     |                                                                                                                                                                     | Proyecto_TADSE_i/ps7_0_axi_periph/s00_couplers/auto_pc/inst/gen_axilite.gen_b2s_conv.axilite_b2s/SI_REG/aw_pipe/s_ready_i_reg_0                |                3 |              4 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/CLK_CORE_DRP_I/mmcm_drp_inst/next_ram_addr                                                                                          | Proyecto_TADSE_i/clk_wiz_0/inst/CLK_CORE_DRP_I/mmcm_drp_inst/ram_addr[4]_i_1_n_0                                                               |                1 |              4 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     |                                                                                                                                                                     | Proyecto_TADSE_i/ps7_0_axi_periph/s00_couplers/auto_pc/inst/gen_axilite.gen_b2s_conv.axilite_b2s/SI_REG/ar_pipe/m_valid_i_reg_0                |                4 |              4 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/ps7_0_axi_periph/s00_couplers/auto_pc/inst/gen_axilite.gen_b2s_conv.axilite_b2s/WR.aw_channel_0/aw_cmd_fsm_0/E[0]                                  | Proyecto_TADSE_i/ps7_0_axi_periph/s00_couplers/auto_pc/inst/gen_axilite.gen_b2s_conv.axilite_b2s/WR.aw_channel_0/aw_cmd_fsm_0/axlen_cnt_reg[7] |                1 |              4 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/CLK_CORE_DRP_I/mmcm_drp_inst/state_count[4]_i_1_n_0                                                                                 |                                                                                                                                                |                2 |              5 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     |                                                                                                                                                                     | Proyecto_TADSE_i/rst_ps7_0_50M/U0/EXT_LPF/lpf_int                                                                                              |                3 |              5 |
|  Proyecto_TADSE_i/clk_wiz_0/inst/CLK_CORE_DRP_I/clk_inst/clk_out2                                                         |                                                                                                                                                                     | Proyecto_TADSE_i/Circuito_para_pruebas_0/U0/Logica_usuario/Sincronizador_reset_circuito_test/Q[0]                                              |                2 |              6 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     |                                                                                                                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/wrack_reg_10                                                                |                1 |              6 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/rst_ps7_0_50M/U0/SEQ/seq_cnt_en                                                                                                                    | Proyecto_TADSE_i/rst_ps7_0_50M/U0/SEQ/SEQ_COUNTER/clear                                                                                        |                1 |              6 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/CLK_CORE_DRP_I/mmcm_drp_inst/next_daddr                                                                                             |                                                                                                                                                |                2 |              7 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     |                                                                                                                                                                     | Proyecto_TADSE_i/xadc_wiz_0/U0/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/p_2_out                                                                      |                1 |              7 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     |                                                                                                                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/clear                                                                       |                2 |              7 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/Circuito_para_pruebas_0/U0/Circuito_para_pruebas_v1_0_S00_AXI_inst/p_1_in[31]                                                                      | Proyecto_TADSE_i/Circuito_para_pruebas_0/U0/Circuito_para_pruebas_v1_0_S00_AXI_inst/AS[0]                                                      |                1 |              8 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/Circuito_para_pruebas_0/U0/Circuito_para_pruebas_v1_0_S00_AXI_inst/p_1_in[23]                                                                      | Proyecto_TADSE_i/Circuito_para_pruebas_0/U0/Circuito_para_pruebas_v1_0_S00_AXI_inst/AS[0]                                                      |                1 |              8 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/Circuito_para_pruebas_0/U0/Circuito_para_pruebas_v1_0_S00_AXI_inst/slv_reg1[7]_i_1_n_0                                                             | Proyecto_TADSE_i/Circuito_para_pruebas_0/U0/Circuito_para_pruebas_v1_0_S00_AXI_inst/AS[0]                                                      |                2 |              8 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/ps7_0_axi_periph/s00_couplers/auto_pc/inst/gen_axilite.gen_b2s_conv.axilite_b2s/WR.b_channel_0/mhandshake_r                                        | Proyecto_TADSE_i/ps7_0_axi_periph/s00_couplers/auto_pc/inst/gen_axilite.gen_b2s_conv.axilite_b2s/WR.b_channel_0/bid_fifo_0/SR[0]               |                2 |              8 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/Circuito_para_pruebas_0/U0/Circuito_para_pruebas_v1_0_S00_AXI_inst/slv_reg1[23]_i_1_n_0                                                            | Proyecto_TADSE_i/Circuito_para_pruebas_0/U0/Circuito_para_pruebas_v1_0_S00_AXI_inst/AS[0]                                                      |                1 |              8 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/Circuito_para_pruebas_0/U0/Circuito_para_pruebas_v1_0_S00_AXI_inst/slv_reg1[15]_i_1_n_0                                                            | Proyecto_TADSE_i/Circuito_para_pruebas_0/U0/Circuito_para_pruebas_v1_0_S00_AXI_inst/AS[0]                                                      |                3 |              8 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/Circuito_para_pruebas_0/U0/Circuito_para_pruebas_v1_0_S00_AXI_inst/slv_reg1[31]_i_1_n_0                                                            | Proyecto_TADSE_i/Circuito_para_pruebas_0/U0/Circuito_para_pruebas_v1_0_S00_AXI_inst/AS[0]                                                      |                1 |              8 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/Circuito_para_pruebas_0/U0/Circuito_para_pruebas_v1_0_S00_AXI_inst/p_1_in[1]                                                                       | Proyecto_TADSE_i/Circuito_para_pruebas_0/U0/Circuito_para_pruebas_v1_0_S00_AXI_inst/AS[0]                                                      |                1 |              8 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/Circuito_para_pruebas_0/U0/Circuito_para_pruebas_v1_0_S00_AXI_inst/p_1_in[15]                                                                      | Proyecto_TADSE_i/Circuito_para_pruebas_0/U0/Circuito_para_pruebas_v1_0_S00_AXI_inst/AS[0]                                                      |                2 |              8 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/start2                                                                                           | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/GEN_BKEND_CE_REGISTERS[8].ce_out_i[8]_i_1_n_0                     |                2 |              9 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     |                                                                                                                                                                     | Proyecto_TADSE_i/Circuito_para_pruebas_0/U0/Circuito_para_pruebas_v1_0_S00_AXI_inst/AS[0]                                                      |                4 |             11 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/ps7_0_axi_periph/s00_couplers/auto_pc/inst/gen_axilite.gen_b2s_conv.axilite_b2s/WR.aw_channel_0/aw_cmd_fsm_0/wrap_boundary_axaddr_r_reg[0][0]      |                                                                                                                                                |                6 |             12 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/ps7_0_axi_periph/s00_couplers/auto_pc/inst/gen_axilite.gen_b2s_conv.axilite_b2s/RD.ar_channel_0/ar_cmd_fsm_0/E[0]                                  |                                                                                                                                                |                5 |             12 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/bus2ip_addr_i[10]_i_1_n_0                                                                        | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/SR                                                                          |                4 |             12 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/ps7_0_axi_periph/s00_couplers/auto_pc/inst/gen_axilite.gen_b2s_conv.axilite_b2s/RD.ar_channel_0/ar_cmd_fsm_0/axaddr_incr_reg[11]                   |                                                                                                                                                |                3 |             12 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/ps7_0_axi_periph/s00_couplers/auto_pc/inst/gen_axilite.gen_b2s_conv.axilite_b2s/WR.aw_channel_0/cmd_translator_0/incr_cmd_0/axaddr_incr[0]_i_1_n_0 |                                                                                                                                                |                3 |             12 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/ps7_0_axi_periph/s00_couplers/auto_pc/inst/gen_axilite.gen_b2s_conv.axilite_b2s/RD.r_channel_0/r_push_r                                            |                                                                                                                                                |                4 |             13 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     |                                                                                                                                                                     | Proyecto_TADSE_i/ps7_0_axi_periph/xbar/inst/gen_sasd.crossbar_sasd_0/addr_arbiter_inst/SR[0]                                                   |                4 |             13 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/ps7_0_axi_periph/s00_couplers/auto_pc/inst/gen_axilite.gen_b2s_conv.axilite_b2s/SI_REG/b_pipe/p_1_in                                               |                                                                                                                                                |                2 |             14 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/ps7_0_axi_periph/s00_couplers/auto_pc/inst/gen_axilite.gen_b2s_conv.axilite_b2s/SI_REG/b_pipe/skid_buffer_reg[0]_0                                 |                                                                                                                                                |                3 |             14 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/CLK_CORE_DRP_I/mmcm_drp_inst/next_di                                                                                                | Proyecto_TADSE_i/clk_wiz_0/inst/CLK_CORE_DRP_I/mmcm_drp_inst/DI[15]_i_1_n_0                                                                    |                4 |             16 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     |                                                                                                                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/FSM_sequential_current_state_reg[0]                                         |                6 |             16 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/ps7_0_axi_periph/s00_couplers/auto_pc/inst/gen_axilite.gen_b2s_conv.axilite_b2s/WR.aw_channel_0/aw_cmd_fsm_0/b_push                                |                                                                                                                                                |                3 |             16 |
|  Proyecto_TADSE_i/clk_wiz_0/inst/CLK_CORE_DRP_I/clk_inst/clk_out2                                                         | Proyecto_TADSE_i/Circuito_para_pruebas_0/U0/Logica_usuario/Detector_frente_positivo_circuito_test/E[0]                                                              | Proyecto_TADSE_i/Circuito_para_pruebas_0/U0/Logica_usuario/Sincronizador_reset_circuito_test/Q[0]                                              |                5 |             16 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     |                                                                                                                                                                     | Proyecto_TADSE_i/xadc_wiz_0/U0/SOFT_RESET_I/SR[0]                                                                                              |                3 |             16 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/E[0]                                                                                   | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/FSM_sequential_current_state_reg[0]                                         |                4 |             16 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/xadc_wiz_0/U0/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/E[0]                                                                                    | Proyecto_TADSE_i/xadc_wiz_0/U0/SOFT_RESET_I/reset2ip_reset                                                                                     |                8 |             17 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/clkout0_reg_reg[31][0]                                                                 |                                                                                                                                                |                3 |             18 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/xadc_wiz_0/U0/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/s_axi_rdata_i                                                                                     | Proyecto_TADSE_i/xadc_wiz_0/U0/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/SR[0]                                                                        |                5 |             20 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/ps7_0_axi_periph/s00_couplers/auto_pc/inst/gen_axilite.gen_b2s_conv.axilite_b2s/RD.ar_channel_0/ar_cmd_fsm_0/axlen_cnt_reg[3][0]                   |                                                                                                                                                |               10 |             20 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/ps7_0_axi_periph/s00_couplers/auto_pc/inst/gen_axilite.gen_b2s_conv.axilite_b2s/WR.aw_channel_0/aw_cmd_fsm_0/E[0]                                  |                                                                                                                                                |                9 |             20 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     |                                                                                                                                                                     | Proyecto_TADSE_i/xadc_wiz_0/U0/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/SR[0]                                                                        |                8 |             24 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/xadc_wiz_0/U0/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/start                                                                                   | Proyecto_TADSE_i/xadc_wiz_0/U0/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/cs_ce_clr                                                          |                8 |             25 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     |                                                                                                                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/SR                                                                          |                7 |             25 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/clkfbout_reg_reg[31][0]                                                                |                                                                                                                                                |                6 |             26 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/ps7_0_axi_periph/xbar/inst/gen_sasd.crossbar_sasd_0/addr_arbiter_inst/p_0_in1_in                                                                   | Proyecto_TADSE_i/ps7_0_axi_periph/xbar/inst/gen_sasd.crossbar_sasd_0/addr_arbiter_inst/SR[0]                                                   |                9 |             27 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/load_enable_reg_reg[30][0]                                                             | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/FSM_sequential_current_state_reg[0]                                         |               12 |             31 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/ram_clk_config_reg[30][0][0]                                                           | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/FSM_sequential_current_state_reg[0]                                         |               13 |             32 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/ram_clk_config_reg[31][0][0]                                                           | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/FSM_sequential_current_state_reg[0]                                         |               27 |             32 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/ram_clk_config_reg[3][0][0]                                                            | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/FSM_sequential_current_state_reg[0]                                         |               12 |             32 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/ram_clk_config_reg[4][0][0]                                                            | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/FSM_sequential_current_state_reg[0]                                         |               10 |             32 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/ram_clk_config_reg[5][0][0]                                                            | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/FSM_sequential_current_state_reg[0]                                         |               10 |             32 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/ram_clk_config_reg[6][0][0]                                                            | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/FSM_sequential_current_state_reg[0]                                         |                9 |             32 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/ram_clk_config_reg[8][0][0]                                                            | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/FSM_sequential_current_state_reg[0]                                         |               13 |             32 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/ram_clk_config_reg[9][0][0]                                                            | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/FSM_sequential_current_state_reg[0]                                         |               23 |             32 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/ram_clk_config_reg[27][0][0]                                                           | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/FSM_sequential_current_state_reg[0]                                         |               16 |             32 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/ram_clk_config_reg[26][0][0]                                                           | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/FSM_sequential_current_state_reg[0]                                         |               13 |             32 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/ram_clk_config_reg[25][0][0]                                                           | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/FSM_sequential_current_state_reg[0]                                         |               11 |             32 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/ram_clk_config_reg[24][0][0]                                                           | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/FSM_sequential_current_state_reg[0]                                         |               10 |             32 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/ram_clk_config_reg[23][0][0]                                                           | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/FSM_sequential_current_state_reg[0]                                         |               11 |             32 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/ram_clk_config_reg[22][0][0]                                                           | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/FSM_sequential_current_state_reg[0]                                         |               13 |             32 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/ram_clk_config_reg[21][0][0]                                                           | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/FSM_sequential_current_state_reg[0]                                         |               10 |             32 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/ram_clk_config_reg[20][0][0]                                                           | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/FSM_sequential_current_state_reg[0]                                         |               12 |             32 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/ram_clk_config_reg[1][0][0]                                                            | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/FSM_sequential_current_state_reg[0]                                         |               10 |             32 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/ram_clk_config_reg[19][0][0]                                                           | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/FSM_sequential_current_state_reg[0]                                         |                8 |             32 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/Circuito_para_pruebas_0/U0/Circuito_para_pruebas_v1_0_S00_AXI_inst/axi_rdata[31]_i_1_n_0                                                           | Proyecto_TADSE_i/Circuito_para_pruebas_0/U0/Circuito_para_pruebas_v1_0_S00_AXI_inst/AS[0]                                                      |               12 |             32 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/ram_clk_config_reg[17][0][0]                                                           | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/FSM_sequential_current_state_reg[0]                                         |                8 |             32 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/ram_clk_config_reg[16][0][0]                                                           | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/FSM_sequential_current_state_reg[0]                                         |               10 |             32 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/ram_clk_config_reg[2][0][0]                                                            | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/FSM_sequential_current_state_reg[0]                                         |                9 |             32 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/ram_clk_config_reg[14][0][0]                                                           | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/FSM_sequential_current_state_reg[0]                                         |                7 |             32 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/ps7_0_axi_periph/xbar/inst/gen_sasd.crossbar_sasd_0/reg_slice_r/aa_rready                                                                          |                                                                                                                                                |                7 |             32 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/ram_clk_config_reg[13][0][0]                                                           | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/FSM_sequential_current_state_reg[0]                                         |               10 |             32 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/ram_clk_config_reg[12][0][0]                                                           | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/FSM_sequential_current_state_reg[0]                                         |                6 |             32 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/ram_clk_config_reg[18][0][0]                                                           | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/FSM_sequential_current_state_reg[0]                                         |               18 |             32 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/ram_clk_config_reg[15][0][0]                                                           | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/FSM_sequential_current_state_reg[0]                                         |                6 |             32 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/ram_clk_config_reg[11][0][0]                                                           | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/FSM_sequential_current_state_reg[0]                                         |                9 |             32 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/ram_clk_config_reg[10][0][0]                                                           | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/FSM_sequential_current_state_reg[0]                                         |               12 |             32 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/ram_clk_config_reg[0][0][0]                                                            | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/FSM_sequential_current_state_reg[0]                                         |                9 |             32 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/ram_clk_config_reg[28][0][0]                                                           | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/FSM_sequential_current_state_reg[0]                                         |               11 |             32 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/ram_clk_config_reg[29][0][0]                                                           | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/FSM_sequential_current_state_reg[0]                                         |               18 |             32 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/ram_clk_config_reg[7][0][0]                                                            | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/FSM_sequential_current_state_reg[0]                                         |               12 |             32 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/Circuito_para_pruebas_0/U0/Logica_usuario/Detector_frente_positivo/E[0]                                                                            | Proyecto_TADSE_i/Circuito_para_pruebas_0/U0/Logica_usuario/Sincronizador_reset_reloj_bus/Q[0]                                                  |               11 |             32 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/s_axi_rdata_i[31]_i_1_n_0                                                                        | Proyecto_TADSE_i/clk_wiz_0/inst/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/SR                                                                          |               18 |             33 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/ps7_0_axi_periph/s00_couplers/auto_pc/inst/gen_axilite.gen_b2s_conv.axilite_b2s/RD.r_channel_0/rd_data_fifo_0/wr_en0                               |                                                                                                                                                |                9 |             34 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/ps7_0_axi_periph/xbar/inst/gen_sasd.crossbar_sasd_0/addr_arbiter_inst/E[0]                                                                         |                                                                                                                                                |                6 |             35 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/ps7_0_axi_periph/s00_couplers/auto_pc/inst/gen_axilite.gen_b2s_conv.axilite_b2s/SI_REG/r_pipe/p_1_in                                               |                                                                                                                                                |                7 |             47 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/ps7_0_axi_periph/s00_couplers/auto_pc/inst/gen_axilite.gen_b2s_conv.axilite_b2s/SI_REG/r_pipe/skid_buffer_reg[0]_0                                 |                                                                                                                                                |                7 |             47 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/ps7_0_axi_periph/s00_couplers/auto_pc/inst/gen_axilite.gen_b2s_conv.axilite_b2s/RD.ar_channel_0/ar_cmd_fsm_0/m_payload_i_reg[0]_1[0]               |                                                                                                                                                |               10 |             48 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/ps7_0_axi_periph/s00_couplers/auto_pc/inst/gen_axilite.gen_b2s_conv.axilite_b2s/SI_REG/ar_pipe/s_axi_arready                                       |                                                                                                                                                |               11 |             48 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/ps7_0_axi_periph/s00_couplers/auto_pc/inst/gen_axilite.gen_b2s_conv.axilite_b2s/SI_REG/aw_pipe/s_axi_awready                                       |                                                                                                                                                |                8 |             48 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/ps7_0_axi_periph/s00_couplers/auto_pc/inst/gen_axilite.gen_b2s_conv.axilite_b2s/WR.aw_channel_0/aw_cmd_fsm_0/m_payload_i_reg[0][0]                 |                                                                                                                                                |                9 |             48 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     |                                                                                                                                                                     | Proyecto_TADSE_i/ps7_0_axi_periph/s00_couplers/auto_pc/inst/gen_axilite.gen_b2s_conv.axilite_b2s/areset_d1                                     |               13 |             57 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     |                                                                                                                                                                     | Proyecto_TADSE_i/xadc_wiz_0/U0/SOFT_RESET_I/reset2ip_reset                                                                                     |               29 |            115 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     |                                                                                                                                                                     |                                                                                                                                                |               67 |            167 |
|  Proyecto_TADSE_i/processing_system7_0/inst/FCLK_CLK0                                                                     | Proyecto_TADSE_i/clk_wiz_0/inst/CLK_CORE_DRP_I/SEN                                                                                                                  |                                                                                                                                                |               69 |            368 |
+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+------------------+----------------+


+--------+-----------------------+
| Fanout | Number of ControlSets |
+--------+-----------------------+
| 1      |                     3 |
| 2      |                     5 |
| 4      |                     6 |
| 5      |                     2 |
| 6      |                     3 |
| 7      |                     3 |
| 8      |                     9 |
| 9      |                     1 |
| 11     |                     1 |
| 12     |                     5 |
| 13     |                     2 |
| 14     |                     2 |
| 16+    |                    65 |
+--------+-----------------------+


