<stg><name>add_mac_header</name>


<trans_list>

<trans id="217" from="1" to="2">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="218" from="2" to="3">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="4" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="21" bw="1" op_0_bw="1">
<![CDATA[
entry:4  %mw_writeLast_load = load i1* @mw_writeLast, align 1

]]></Node>
<StgValue><ssdm name="mw_writeLast_load"/></StgValue>
</operation>

<operation id="5" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="23" bw="8" op_0_bw="8">
<![CDATA[
entry:6  %p_Val2_1 = load i8* @mw_prevWord_keep_V, align 1

]]></Node>
<StgValue><ssdm name="p_Val2_1"/></StgValue>
</operation>

<operation id="6" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="24" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
entry:7  br i1 %mw_writeLast_load, label %0, label %1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="7" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="26" bw="2" op_0_bw="2">
<![CDATA[
:0  %mw_state_load = load i2* @mw_state, align 1

]]></Node>
<StgValue><ssdm name="mw_state_load"/></StgValue>
</operation>

<operation id="8" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="28" bw="8" op_0_bw="8">
<![CDATA[
:2  %headWord_keep_V_load = load i8* @headWord_keep_V, align 1

]]></Node>
<StgValue><ssdm name="headWord_keep_V_load"/></StgValue>
</operation>

<operation id="9" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="29" bw="1" op_0_bw="1">
<![CDATA[
:3  %headWord_last_V_load = load i1* @headWord_last_V, align 1

]]></Node>
<StgValue><ssdm name="headWord_last_V_load"/></StgValue>
</operation>

<operation id="10" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="30" bw="16" op_0_bw="16">
<![CDATA[
:4  %dataLen_V_load = load i16* @dataLen_V, align 2

]]></Node>
<StgValue><ssdm name="dataLen_V_load"/></StgValue>
</operation>

<operation id="11" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="31" bw="1" op_0_bw="1">
<![CDATA[
:5  %dataLenW_load = load i1* @dataLenW, align 1

]]></Node>
<StgValue><ssdm name="dataLenW_load"/></StgValue>
</operation>

<operation id="12" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="32" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
:6  switch i2 %mw_state_load, label %._crit_edge130.i [
    i2 0, label %2
    i2 1, label %4
    i2 -2, label %21
  ]

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="13" st_id="1" stage="1" lat="1">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="34" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="112" op_5_bw="32">
<![CDATA[
:0  %tmp_7 = call i1 @_ssdm_op_NbReadReq.axis.i64P.i8P.i1P.i112P(i64* %dataIn_V_data_V, i8* %dataIn_V_keep_V, i1* %dataIn_V_last_V, i112* %dataIn_V_user_V, i32 1)

]]></Node>
<StgValue><ssdm name="tmp_7"/></StgValue>
</operation>

<operation id="14" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="35" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_7, label %22, label %._crit_edge130.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="15" st_id="1" stage="1" lat="1">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="37" bw="185" op_0_bw="185" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="112">
<![CDATA[
:0  %empty_19 = call { i64, i8, i1, i112 } @_ssdm_op_Read.axis.volatile.i64P.i8P.i1P.i112P(i64* %dataIn_V_data_V, i8* %dataIn_V_keep_V, i1* %dataIn_V_last_V, i112* %dataIn_V_user_V)

]]></Node>
<StgValue><ssdm name="empty_19"/></StgValue>
</operation>

<operation id="16" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="38" bw="64" op_0_bw="185">
<![CDATA[
:1  %tmp_data_V_4 = extractvalue { i64, i8, i1, i112 } %empty_19, 0

]]></Node>
<StgValue><ssdm name="tmp_data_V_4"/></StgValue>
</operation>

<operation id="17" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="39" bw="8" op_0_bw="185">
<![CDATA[
:2  %tmp_keep_V_5 = extractvalue { i64, i8, i1, i112 } %empty_19, 1

]]></Node>
<StgValue><ssdm name="tmp_keep_V_5"/></StgValue>
</operation>

<operation id="18" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="40" bw="1" op_0_bw="185">
<![CDATA[
:3  %tmp_last_V_3 = extractvalue { i64, i8, i1, i112 } %empty_19, 2

]]></Node>
<StgValue><ssdm name="tmp_last_V_3"/></StgValue>
</operation>

<operation id="19" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="42" bw="16" op_0_bw="64">
<![CDATA[
:5  %tmp_15 = trunc i64 %tmp_data_V_4 to i16

]]></Node>
<StgValue><ssdm name="tmp_15"/></StgValue>
</operation>

<operation id="20" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="44" bw="2" op_0_bw="8">
<![CDATA[
:7  %tmp_16 = trunc i8 %tmp_keep_V_5 to i2

]]></Node>
<StgValue><ssdm name="tmp_16"/></StgValue>
</operation>

<operation id="21" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="45" bw="1" op_0_bw="1" op_1_bw="8" op_2_bw="32">
<![CDATA[
:8  %tmp_17 = call i1 @_ssdm_op_BitSelect.i1.i8.i32(i8 %tmp_keep_V_5, i32 2)

]]></Node>
<StgValue><ssdm name="tmp_17"/></StgValue>
</operation>

<operation id="22" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="51" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
:14  store i8 %tmp_keep_V_5, i8* @mw_prevWord_keep_V, align 8

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="23" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="52" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:15  %tmp_6_i = icmp eq i8 %tmp_keep_V_5, -1

]]></Node>
<StgValue><ssdm name="tmp_6_i"/></StgValue>
</operation>

<operation id="24" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="53" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:16  br i1 %tmp_6_i, label %23, label %24

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="25" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="55" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_i = icmp eq i8 %tmp_keep_V_5, 127

]]></Node>
<StgValue><ssdm name="tmp_i"/></StgValue>
</operation>

<operation id="26" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="56" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_i, label %25, label %26

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="27" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="0"/>
<literal name="tmp_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="58" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_12_i = icmp eq i8 %tmp_keep_V_5, 63

]]></Node>
<StgValue><ssdm name="tmp_12_i"/></StgValue>
</operation>

<operation id="28" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="0"/>
<literal name="tmp_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="59" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_12_i, label %27, label %28

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="29" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="61" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_16_i = icmp eq i8 %tmp_keep_V_5, 31

]]></Node>
<StgValue><ssdm name="tmp_16_i"/></StgValue>
</operation>

<operation id="30" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="62" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_16_i, label %29, label %30

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="31" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_12_i" val="0"/>
<literal name="tmp_16_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="64" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_20_i = icmp eq i8 %tmp_keep_V_5, 15

]]></Node>
<StgValue><ssdm name="tmp_20_i"/></StgValue>
</operation>

<operation id="32" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_12_i" val="0"/>
<literal name="tmp_16_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="65" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_20_i, label %31, label %32

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="33" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_12_i" val="0"/>
<literal name="tmp_16_i" val="0"/>
<literal name="tmp_20_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="67" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_24_i = icmp eq i8 %tmp_keep_V_5, 7

]]></Node>
<StgValue><ssdm name="tmp_24_i"/></StgValue>
</operation>

<operation id="34" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_12_i" val="0"/>
<literal name="tmp_16_i" val="0"/>
<literal name="tmp_20_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="68" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_24_i, label %33, label %34

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="35" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_12_i" val="0"/>
<literal name="tmp_16_i" val="0"/>
<literal name="tmp_20_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="70" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_28_i = icmp eq i8 %tmp_keep_V_5, 3

]]></Node>
<StgValue><ssdm name="tmp_28_i"/></StgValue>
</operation>

<operation id="36" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_12_i" val="0"/>
<literal name="tmp_16_i" val="0"/>
<literal name="tmp_20_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="71" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_28_i, label %35, label %36

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="37" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_12_i" val="0"/>
<literal name="tmp_16_i" val="0"/>
<literal name="tmp_20_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_28_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="73" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_32_i = icmp eq i8 %tmp_keep_V_5, 1

]]></Node>
<StgValue><ssdm name="tmp_32_i"/></StgValue>
</operation>

<operation id="38" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_12_i" val="0"/>
<literal name="tmp_16_i" val="0"/>
<literal name="tmp_20_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_28_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="74" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_32_i, label %37, label %._crit_edge135.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="39" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_12_i" val="0"/>
<literal name="tmp_16_i" val="0"/>
<literal name="tmp_20_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_28_i" val="0"/>
<literal name="tmp_32_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="76" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:0  %tmp_34_i = add i16 %dataLen_V_load, 1

]]></Node>
<StgValue><ssdm name="tmp_34_i"/></StgValue>
</operation>

<operation id="40" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_12_i" val="0"/>
<literal name="tmp_16_i" val="0"/>
<literal name="tmp_20_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_28_i" val="0"/>
<literal name="tmp_32_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="77" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:1  store i16 %tmp_34_i, i16* @dataLen_V, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="41" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_12_i" val="0"/>
<literal name="tmp_16_i" val="0"/>
<literal name="tmp_20_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_28_i" val="0"/>
<literal name="tmp_32_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %._crit_edge135.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="42" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_12_i" val="0"/>
<literal name="tmp_16_i" val="0"/>
<literal name="tmp_20_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_28_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="80" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:0  %tmp_31_i = add i16 %dataLen_V_load, 2

]]></Node>
<StgValue><ssdm name="tmp_31_i"/></StgValue>
</operation>

<operation id="43" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_12_i" val="0"/>
<literal name="tmp_16_i" val="0"/>
<literal name="tmp_20_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_28_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="81" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:1  store i16 %tmp_31_i, i16* @dataLen_V, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="44" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_12_i" val="0"/>
<literal name="tmp_16_i" val="0"/>
<literal name="tmp_20_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_28_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="82" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %._crit_edge135.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="45" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_12_i" val="0"/>
<literal name="tmp_16_i" val="0"/>
<literal name="tmp_20_i" val="0"/>
<literal name="tmp_24_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="84" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:0  %tmp_27_i = add i16 %dataLen_V_load, 3

]]></Node>
<StgValue><ssdm name="tmp_27_i"/></StgValue>
</operation>

<operation id="46" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_12_i" val="0"/>
<literal name="tmp_16_i" val="0"/>
<literal name="tmp_20_i" val="0"/>
<literal name="tmp_24_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="85" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:1  store i16 %tmp_27_i, i16* @dataLen_V, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="47" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_12_i" val="0"/>
<literal name="tmp_16_i" val="0"/>
<literal name="tmp_20_i" val="0"/>
<literal name="tmp_24_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="86" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %._crit_edge135.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="48" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_12_i" val="0"/>
<literal name="tmp_16_i" val="0"/>
<literal name="tmp_20_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="88" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:0  %tmp_23_i = add i16 %dataLen_V_load, 4

]]></Node>
<StgValue><ssdm name="tmp_23_i"/></StgValue>
</operation>

<operation id="49" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_12_i" val="0"/>
<literal name="tmp_16_i" val="0"/>
<literal name="tmp_20_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="89" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:1  store i16 %tmp_23_i, i16* @dataLen_V, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="50" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_12_i" val="0"/>
<literal name="tmp_16_i" val="0"/>
<literal name="tmp_20_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="90" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %._crit_edge135.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="51" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_12_i" val="0"/>
<literal name="tmp_16_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="92" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:0  %tmp_19_i = add i16 %dataLen_V_load, 5

]]></Node>
<StgValue><ssdm name="tmp_19_i"/></StgValue>
</operation>

<operation id="52" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_12_i" val="0"/>
<literal name="tmp_16_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="93" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:1  store i16 %tmp_19_i, i16* @dataLen_V, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="53" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_12_i" val="0"/>
<literal name="tmp_16_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="94" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %._crit_edge135.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="54" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_12_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="96" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:0  %tmp_15_i = add i16 %dataLen_V_load, 6

]]></Node>
<StgValue><ssdm name="tmp_15_i"/></StgValue>
</operation>

<operation id="55" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_12_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="97" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:1  store i16 %tmp_15_i, i16* @dataLen_V, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="56" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_12_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="98" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %._crit_edge135.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="57" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="0"/>
<literal name="tmp_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="100" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:0  %tmp_11_i = add i16 %dataLen_V_load, 7

]]></Node>
<StgValue><ssdm name="tmp_11_i"/></StgValue>
</operation>

<operation id="58" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="0"/>
<literal name="tmp_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="101" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:1  store i16 %tmp_11_i, i16* @dataLen_V, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="59" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="0"/>
<literal name="tmp_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="102" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %._crit_edge135.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="60" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="104" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:0  %tmp_9_i = add i16 %dataLen_V_load, 8

]]></Node>
<StgValue><ssdm name="tmp_9_i"/></StgValue>
</operation>

<operation id="61" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="105" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:1  store i16 %tmp_9_i, i16* @dataLen_V, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="62" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_6_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="106" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %._crit_edge135.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="63" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="108" bw="16" op_0_bw="16" op_1_bw="0" op_2_bw="16" op_3_bw="0" op_4_bw="16" op_5_bw="0" op_6_bw="16" op_7_bw="0" op_8_bw="16">
<![CDATA[
._crit_edge135.i:0  %dataLen_V_loc_15_i = phi i16 [ %tmp_9_i, %23 ], [ %tmp_11_i, %25 ], [ %tmp_15_i, %27 ], [ %tmp_19_i, %29 ], [ %tmp_23_i, %31 ], [ %tmp_27_i, %33 ], [ %tmp_31_i, %35 ], [ %tmp_34_i, %37 ], [ %dataLen_V_load, %36 ]

]]></Node>
<StgValue><ssdm name="dataLen_V_loc_15_i"/></StgValue>
</operation>

<operation id="64" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="109" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
._crit_edge135.i:1  %dataLenW_load_not_i = xor i1 %dataLenW_load, true

]]></Node>
<StgValue><ssdm name="dataLenW_load_not_i"/></StgValue>
</operation>

<operation id="65" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="110" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge135.i:2  %tmp_35_i = icmp ugt i16 %dataLen_V_loc_15_i, 45

]]></Node>
<StgValue><ssdm name="tmp_35_i"/></StgValue>
</operation>

<operation id="66" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="111" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
._crit_edge135.i:3  %or_cond_i = and i1 %tmp_35_i, %dataLenW_load_not_i

]]></Node>
<StgValue><ssdm name="or_cond_i"/></StgValue>
</operation>

<operation id="67" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="112" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge135.i:4  br i1 %or_cond_i, label %38, label %._crit_edge130.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="68" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="or_cond_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="115" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge130.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="69" st_id="1" stage="1" lat="1">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="117" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="112" op_5_bw="32">
<![CDATA[
:0  %tmp_6 = call i1 @_ssdm_op_NbReadReq.axis.i64P.i8P.i1P.i112P(i64* %dataIn_V_data_V, i8* %dataIn_V_keep_V, i1* %dataIn_V_last_V, i112* %dataIn_V_user_V, i32 1)

]]></Node>
<StgValue><ssdm name="tmp_6"/></StgValue>
</operation>

<operation id="70" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="118" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_6, label %5, label %._crit_edge130.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="71" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="127" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
:7  store i8 %headWord_keep_V_load, i8* @mw_prevWord_keep_V, align 8

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="72" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="128" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:8  %tmp_5_i = icmp eq i8 %headWord_keep_V_load, -1

]]></Node>
<StgValue><ssdm name="tmp_5_i"/></StgValue>
</operation>

<operation id="73" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="129" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9  br i1 %tmp_5_i, label %6, label %7

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="74" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="131" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_8_i = icmp eq i8 %headWord_keep_V_load, 127

]]></Node>
<StgValue><ssdm name="tmp_8_i"/></StgValue>
</operation>

<operation id="75" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="132" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_8_i, label %8, label %9

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="76" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="0"/>
<literal name="tmp_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="134" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_10_i = icmp eq i8 %headWord_keep_V_load, 63

]]></Node>
<StgValue><ssdm name="tmp_10_i"/></StgValue>
</operation>

<operation id="77" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="0"/>
<literal name="tmp_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="135" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_10_i, label %10, label %11

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="78" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="0"/>
<literal name="tmp_8_i" val="0"/>
<literal name="tmp_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="137" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_14_i = icmp eq i8 %headWord_keep_V_load, 31

]]></Node>
<StgValue><ssdm name="tmp_14_i"/></StgValue>
</operation>

<operation id="79" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="0"/>
<literal name="tmp_8_i" val="0"/>
<literal name="tmp_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_14_i, label %12, label %13

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="80" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="0"/>
<literal name="tmp_8_i" val="0"/>
<literal name="tmp_10_i" val="0"/>
<literal name="tmp_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="140" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_18_i = icmp eq i8 %headWord_keep_V_load, 15

]]></Node>
<StgValue><ssdm name="tmp_18_i"/></StgValue>
</operation>

<operation id="81" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="0"/>
<literal name="tmp_8_i" val="0"/>
<literal name="tmp_10_i" val="0"/>
<literal name="tmp_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="141" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_18_i, label %14, label %15

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="82" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="0"/>
<literal name="tmp_8_i" val="0"/>
<literal name="tmp_10_i" val="0"/>
<literal name="tmp_14_i" val="0"/>
<literal name="tmp_18_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="143" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_22_i = icmp eq i8 %headWord_keep_V_load, 7

]]></Node>
<StgValue><ssdm name="tmp_22_i"/></StgValue>
</operation>

<operation id="83" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="0"/>
<literal name="tmp_8_i" val="0"/>
<literal name="tmp_10_i" val="0"/>
<literal name="tmp_14_i" val="0"/>
<literal name="tmp_18_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="144" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_22_i, label %16, label %17

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="84" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="0"/>
<literal name="tmp_8_i" val="0"/>
<literal name="tmp_10_i" val="0"/>
<literal name="tmp_14_i" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_22_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="146" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_26_i = icmp eq i8 %headWord_keep_V_load, 3

]]></Node>
<StgValue><ssdm name="tmp_26_i"/></StgValue>
</operation>

<operation id="85" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="0"/>
<literal name="tmp_8_i" val="0"/>
<literal name="tmp_10_i" val="0"/>
<literal name="tmp_14_i" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_22_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="147" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_26_i, label %18, label %19

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="86" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="0"/>
<literal name="tmp_8_i" val="0"/>
<literal name="tmp_10_i" val="0"/>
<literal name="tmp_14_i" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_22_i" val="0"/>
<literal name="tmp_26_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="149" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_30_i = icmp eq i8 %headWord_keep_V_load, 1

]]></Node>
<StgValue><ssdm name="tmp_30_i"/></StgValue>
</operation>

<operation id="87" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="0"/>
<literal name="tmp_8_i" val="0"/>
<literal name="tmp_10_i" val="0"/>
<literal name="tmp_14_i" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_22_i" val="0"/>
<literal name="tmp_26_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="150" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_30_i, label %20, label %._crit_edge130.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="88" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="0"/>
<literal name="tmp_8_i" val="0"/>
<literal name="tmp_10_i" val="0"/>
<literal name="tmp_14_i" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_22_i" val="0"/>
<literal name="tmp_26_i" val="0"/>
<literal name="tmp_30_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="152" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:0  %tmp_33_i = add i16 %dataLen_V_load, 1

]]></Node>
<StgValue><ssdm name="tmp_33_i"/></StgValue>
</operation>

<operation id="89" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="0"/>
<literal name="tmp_8_i" val="0"/>
<literal name="tmp_10_i" val="0"/>
<literal name="tmp_14_i" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_22_i" val="0"/>
<literal name="tmp_26_i" val="0"/>
<literal name="tmp_30_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="153" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:1  store i16 %tmp_33_i, i16* @dataLen_V, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="90" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="0"/>
<literal name="tmp_8_i" val="0"/>
<literal name="tmp_10_i" val="0"/>
<literal name="tmp_14_i" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_22_i" val="0"/>
<literal name="tmp_26_i" val="0"/>
<literal name="tmp_30_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="154" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %._crit_edge130.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="91" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="0"/>
<literal name="tmp_8_i" val="0"/>
<literal name="tmp_10_i" val="0"/>
<literal name="tmp_14_i" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_22_i" val="0"/>
<literal name="tmp_26_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:0  %tmp_29_i = add i16 %dataLen_V_load, 2

]]></Node>
<StgValue><ssdm name="tmp_29_i"/></StgValue>
</operation>

<operation id="92" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="0"/>
<literal name="tmp_8_i" val="0"/>
<literal name="tmp_10_i" val="0"/>
<literal name="tmp_14_i" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_22_i" val="0"/>
<literal name="tmp_26_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="157" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:1  store i16 %tmp_29_i, i16* @dataLen_V, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="93" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="0"/>
<literal name="tmp_8_i" val="0"/>
<literal name="tmp_10_i" val="0"/>
<literal name="tmp_14_i" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_22_i" val="0"/>
<literal name="tmp_26_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="158" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %._crit_edge130.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="94" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="0"/>
<literal name="tmp_8_i" val="0"/>
<literal name="tmp_10_i" val="0"/>
<literal name="tmp_14_i" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_22_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="160" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:0  %tmp_25_i = add i16 %dataLen_V_load, 3

]]></Node>
<StgValue><ssdm name="tmp_25_i"/></StgValue>
</operation>

<operation id="95" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="0"/>
<literal name="tmp_8_i" val="0"/>
<literal name="tmp_10_i" val="0"/>
<literal name="tmp_14_i" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_22_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="161" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:1  store i16 %tmp_25_i, i16* @dataLen_V, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="96" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="0"/>
<literal name="tmp_8_i" val="0"/>
<literal name="tmp_10_i" val="0"/>
<literal name="tmp_14_i" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_22_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="162" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %._crit_edge130.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="97" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="0"/>
<literal name="tmp_8_i" val="0"/>
<literal name="tmp_10_i" val="0"/>
<literal name="tmp_14_i" val="0"/>
<literal name="tmp_18_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="164" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:0  %tmp_21_i = add i16 %dataLen_V_load, 4

]]></Node>
<StgValue><ssdm name="tmp_21_i"/></StgValue>
</operation>

<operation id="98" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="0"/>
<literal name="tmp_8_i" val="0"/>
<literal name="tmp_10_i" val="0"/>
<literal name="tmp_14_i" val="0"/>
<literal name="tmp_18_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="165" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:1  store i16 %tmp_21_i, i16* @dataLen_V, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="99" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="0"/>
<literal name="tmp_8_i" val="0"/>
<literal name="tmp_10_i" val="0"/>
<literal name="tmp_14_i" val="0"/>
<literal name="tmp_18_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="166" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %._crit_edge130.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="100" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="0"/>
<literal name="tmp_8_i" val="0"/>
<literal name="tmp_10_i" val="0"/>
<literal name="tmp_14_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="168" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:0  %tmp_17_i = add i16 %dataLen_V_load, 5

]]></Node>
<StgValue><ssdm name="tmp_17_i"/></StgValue>
</operation>

<operation id="101" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="0"/>
<literal name="tmp_8_i" val="0"/>
<literal name="tmp_10_i" val="0"/>
<literal name="tmp_14_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="169" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:1  store i16 %tmp_17_i, i16* @dataLen_V, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="102" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="0"/>
<literal name="tmp_8_i" val="0"/>
<literal name="tmp_10_i" val="0"/>
<literal name="tmp_14_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="170" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %._crit_edge130.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="103" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="0"/>
<literal name="tmp_8_i" val="0"/>
<literal name="tmp_10_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="172" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:0  %tmp_13_i = add i16 %dataLen_V_load, 6

]]></Node>
<StgValue><ssdm name="tmp_13_i"/></StgValue>
</operation>

<operation id="104" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="0"/>
<literal name="tmp_8_i" val="0"/>
<literal name="tmp_10_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="173" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:1  store i16 %tmp_13_i, i16* @dataLen_V, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="105" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="0"/>
<literal name="tmp_8_i" val="0"/>
<literal name="tmp_10_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="174" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %._crit_edge130.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="106" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="0"/>
<literal name="tmp_8_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="176" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:0  %tmp_4_i = add i16 %dataLen_V_load, 7

]]></Node>
<StgValue><ssdm name="tmp_4_i"/></StgValue>
</operation>

<operation id="107" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="0"/>
<literal name="tmp_8_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:1  store i16 %tmp_4_i, i16* @dataLen_V, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="108" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="0"/>
<literal name="tmp_8_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="178" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %._crit_edge130.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="109" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="180" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:0  %tmp_7_i = add i16 %dataLen_V_load, 8

]]></Node>
<StgValue><ssdm name="tmp_7_i"/></StgValue>
</operation>

<operation id="110" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="181" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:1  store i16 %tmp_7_i, i16* @dataLen_V, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="111" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_5_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="182" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %._crit_edge130.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="112" st_id="1" stage="1" lat="1">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="184" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="112" op_5_bw="32">
<![CDATA[
:0  %tmp_5 = call i1 @_ssdm_op_NbReadReq.axis.i64P.i8P.i1P.i112P(i64* %dataIn_V_data_V, i8* %dataIn_V_keep_V, i1* %dataIn_V_last_V, i112* %dataIn_V_user_V, i32 1)

]]></Node>
<StgValue><ssdm name="tmp_5"/></StgValue>
</operation>

<operation id="113" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="185" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_5, label %3, label %._crit_edge130.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="114" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="202" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:15  store i16 0, i16* @dataLen_V, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="115" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="203" bw="0" op_0_bw="0">
<![CDATA[
:16  br label %._crit_edge130.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="116" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="22" bw="64" op_0_bw="64">
<![CDATA[
entry:5  %p_Val2_s = load i64* @mw_prevWord_data_V, align 8

]]></Node>
<StgValue><ssdm name="p_Val2_s"/></StgValue>
</operation>

<operation id="117" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="27" bw="64" op_0_bw="64">
<![CDATA[
:1  %p_Val2_5 = load i64* @headWord_data_V, align 8

]]></Node>
<StgValue><ssdm name="p_Val2_5"/></StgValue>
</operation>

<operation id="118" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="41" bw="48" op_0_bw="48" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
:4  %p_Result_6_i = call i48 @_ssdm_op_PartSelect.i48.i64.i32.i32(i64 %p_Val2_s, i32 16, i32 63)

]]></Node>
<StgValue><ssdm name="p_Result_6_i"/></StgValue>
</operation>

<operation id="119" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="43" bw="6" op_0_bw="6" op_1_bw="8" op_2_bw="32" op_3_bw="32">
<![CDATA[
:6  %p_Result_8_i = call i6 @_ssdm_op_PartSelect.i6.i8.i32.i32(i8 %p_Val2_1, i32 2, i32 7)

]]></Node>
<StgValue><ssdm name="p_Result_8_i"/></StgValue>
</operation>

<operation id="120" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="46" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:9  %tmp_last_V_4 = xor i1 %tmp_17, true

]]></Node>
<StgValue><ssdm name="tmp_last_V_4"/></StgValue>
</operation>

<operation id="121" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="47" bw="73" op_0_bw="73" op_1_bw="1" op_2_bw="2" op_3_bw="6" op_4_bw="16" op_5_bw="48">
<![CDATA[
:10  %tmp_44_i = call i73 @_ssdm_op_BitConcatenate.i73.i1.i2.i6.i16.i48(i1 %tmp_last_V_4, i2 %tmp_16, i6 %p_Result_8_i, i16 %tmp_15, i48 %p_Result_6_i)

]]></Node>
<StgValue><ssdm name="tmp_44_i"/></StgValue>
</operation>

<operation id="122" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="48" bw="185" op_0_bw="185" op_1_bw="185" op_2_bw="73" op_3_bw="32" op_4_bw="32">
<![CDATA[
:11  %tmp_343 = call i185 @_ssdm_op_PartSet.i185.i185.i73.i32.i32(i185 undef, i73 %tmp_44_i, i32 0, i32 72)

]]></Node>
<StgValue><ssdm name="tmp_343"/></StgValue>
</operation>

<operation id="123" st_id="2" stage="1" lat="1">
<core>FIFO_SRL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="49" bw="0" op_0_bw="0" op_1_bw="185" op_2_bw="185">
<![CDATA[
:12  call void @_ssdm_op_Write.ap_fifo.volatile.i185P(i185* @dataFifo_V, i185 %tmp_343)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="124" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="50" bw="0" op_0_bw="64" op_1_bw="64">
<![CDATA[
:13  store i64 %tmp_data_V_4, i64* @mw_prevWord_data_V, align 8

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="125" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="2"/>
<literal name="tmp_7" val="1"/>
<literal name="or_cond_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="114" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="16">
<![CDATA[
:0  call void @_ssdm_op_Write.ap_fifo.volatile.i16P(i16* @dataLenFifo_V_V, i16 0)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="126" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="122" bw="16" op_0_bw="64">
<![CDATA[
:2  %tmp_14 = trunc i64 %p_Val2_5 to i16

]]></Node>
<StgValue><ssdm name="tmp_14"/></StgValue>
</operation>

<operation id="127" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="126" bw="0" op_0_bw="64" op_1_bw="64">
<![CDATA[
:6  store i64 %p_Val2_5, i64* @mw_prevWord_data_V, align 8

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="128" st_id="2" stage="1" lat="1">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="187" bw="185" op_0_bw="185" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="112">
<![CDATA[
:0  %empty = call { i64, i8, i1, i112 } @_ssdm_op_Read.axis.volatile.i64P.i8P.i1P.i112P(i64* %dataIn_V_data_V, i8* %dataIn_V_keep_V, i1* %dataIn_V_last_V, i112* %dataIn_V_user_V)

]]></Node>
<StgValue><ssdm name="empty"/></StgValue>
</operation>

<operation id="129" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="188" bw="64" op_0_bw="185">
<![CDATA[
:1  %tmp_data_V = extractvalue { i64, i8, i1, i112 } %empty, 0

]]></Node>
<StgValue><ssdm name="tmp_data_V"/></StgValue>
</operation>

<operation id="130" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="189" bw="8" op_0_bw="185">
<![CDATA[
:2  %tmp_keep_V = extractvalue { i64, i8, i1, i112 } %empty, 1

]]></Node>
<StgValue><ssdm name="tmp_keep_V"/></StgValue>
</operation>

<operation id="131" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="190" bw="1" op_0_bw="185">
<![CDATA[
:3  %tmp_last_V = extractvalue { i64, i8, i1, i112 } %empty, 2

]]></Node>
<StgValue><ssdm name="tmp_last_V"/></StgValue>
</operation>

<operation id="132" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="191" bw="112" op_0_bw="185">
<![CDATA[
:4  %tmp_user_V = extractvalue { i64, i8, i1, i112 } %empty, 3

]]></Node>
<StgValue><ssdm name="tmp_user_V"/></StgValue>
</operation>

<operation id="133" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="192" bw="0" op_0_bw="64" op_1_bw="64">
<![CDATA[
:5  store i64 %tmp_data_V, i64* @headWord_data_V, align 8

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="134" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="193" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
:6  store i8 %tmp_keep_V, i8* @headWord_keep_V, align 8

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="135" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="194" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
:7  store i1 %tmp_last_V, i1* @headWord_last_V, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="136" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="195" bw="48" op_0_bw="112">
<![CDATA[
:8  %p_Val2_3 = trunc i112 %tmp_user_V to i48

]]></Node>
<StgValue><ssdm name="p_Val2_3"/></StgValue>
</operation>

<operation id="137" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="196" bw="0" op_0_bw="48" op_1_bw="48">
<![CDATA[
:9  store i48 %p_Val2_3, i48* @srcMacAddress_V_r, align 8

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="138" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="197" bw="48" op_0_bw="48" op_1_bw="112" op_2_bw="32" op_3_bw="32">
<![CDATA[
:10  %p_Result_2_i = call i48 @_ssdm_op_PartSelect.i48.i112.i32.i32(i112 %tmp_user_V, i32 48, i32 95)

]]></Node>
<StgValue><ssdm name="p_Result_2_i"/></StgValue>
</operation>

<operation id="139" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="198" bw="16" op_0_bw="112">
<![CDATA[
:11  %tmp_13 = trunc i112 %tmp_user_V to i16

]]></Node>
<StgValue><ssdm name="tmp_13"/></StgValue>
</operation>

<operation id="140" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="199" bw="73" op_0_bw="73" op_1_bw="9" op_2_bw="16" op_3_bw="48">
<![CDATA[
:12  %tmp_42_i = call i73 @_ssdm_op_BitConcatenate.i73.i9.i16.i48(i9 255, i16 %tmp_13, i48 %p_Result_2_i)

]]></Node>
<StgValue><ssdm name="tmp_42_i"/></StgValue>
</operation>

<operation id="141" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="200" bw="185" op_0_bw="185" op_1_bw="185" op_2_bw="73" op_3_bw="32" op_4_bw="32">
<![CDATA[
:13  %tmp_123 = call i185 @_ssdm_op_PartSet.i185.i185.i73.i32.i32(i185 undef, i73 %tmp_42_i, i32 0, i32 72)

]]></Node>
<StgValue><ssdm name="tmp_123"/></StgValue>
</operation>

<operation id="142" st_id="2" stage="1" lat="1">
<core>FIFO_SRL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="201" bw="0" op_0_bw="0" op_1_bw="185" op_2_bw="185">
<![CDATA[
:14  call void @_ssdm_op_Write.ap_fifo.volatile.i185P(i185* @dataFifo_V, i185 %tmp_123)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="143" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="205" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0">
<![CDATA[
._crit_edge130.i:0  %mw_state_flag_1_i = phi i1 [ false, %1 ], [ false, %21 ], [ false, %4 ], [ true, %3 ], [ false, %2 ], [ true, %8 ], [ true, %12 ], [ true, %16 ], [ true, %19 ], [ true, %20 ], [ true, %18 ], [ true, %14 ], [ true, %10 ], [ true, %6 ], [ false, %38 ], [ false, %._crit_edge135.i ]

]]></Node>
<StgValue><ssdm name="mw_state_flag_1_i"/></StgValue>
</operation>

<operation id="144" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="206" bw="2" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0" op_8_bw="2" op_9_bw="0" op_10_bw="2" op_11_bw="0" op_12_bw="2" op_13_bw="0" op_14_bw="2" op_15_bw="0">
<![CDATA[
._crit_edge130.i:1  %mw_state_new_1_i = phi i2 [ undef, %1 ], [ undef, %21 ], [ undef, %4 ], [ 1, %3 ], [ 1, %2 ], [ -2, %8 ], [ -2, %12 ], [ -2, %16 ], [ -2, %19 ], [ -2, %20 ], [ -2, %18 ], [ -2, %14 ], [ -2, %10 ], [ -2, %6 ], [ undef, %38 ], [ undef, %._crit_edge135.i ]

]]></Node>
<StgValue><ssdm name="mw_state_new_1_i"/></StgValue>
</operation>

<operation id="145" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="207" bw="16" op_0_bw="16" op_1_bw="0" op_2_bw="16" op_3_bw="0" op_4_bw="16" op_5_bw="0" op_6_bw="16" op_7_bw="0" op_8_bw="16" op_9_bw="0" op_10_bw="16" op_11_bw="0" op_12_bw="16" op_13_bw="0" op_14_bw="16" op_15_bw="0">
<![CDATA[
._crit_edge130.i:2  %tmp_V = phi i16 [ %dataLen_V_load, %1 ], [ %dataLen_V_load, %21 ], [ %dataLen_V_load, %4 ], [ 0, %3 ], [ %dataLen_V_load, %2 ], [ %tmp_4_i, %8 ], [ %tmp_17_i, %12 ], [ %tmp_25_i, %16 ], [ %dataLen_V_load, %19 ], [ %tmp_33_i, %20 ], [ %tmp_29_i, %18 ], [ %tmp_21_i, %14 ], [ %tmp_13_i, %10 ], [ %tmp_7_i, %6 ], [ %dataLen_V_loc_15_i, %38 ], [ %dataLen_V_loc_15_i, %._crit_edge135.i ]

]]></Node>
<StgValue><ssdm name="tmp_V"/></StgValue>
</operation>

<operation id="146" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="208" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0">
<![CDATA[
._crit_edge130.i:3  %dataLenW_flag_2_i = phi i1 [ false, %1 ], [ false, %21 ], [ false, %4 ], [ true, %3 ], [ false, %2 ], [ false, %8 ], [ false, %12 ], [ false, %16 ], [ false, %19 ], [ false, %20 ], [ false, %18 ], [ false, %14 ], [ false, %10 ], [ false, %6 ], [ true, %38 ], [ false, %._crit_edge135.i ]

]]></Node>
<StgValue><ssdm name="dataLenW_flag_2_i"/></StgValue>
</operation>

<operation id="147" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="209" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0">
<![CDATA[
._crit_edge130.i:4  %dataLenW_new_2_i = phi i1 [ undef, %1 ], [ undef, %21 ], [ undef, %4 ], [ false, %3 ], [ false, %2 ], [ undef, %8 ], [ undef, %12 ], [ undef, %16 ], [ undef, %19 ], [ undef, %20 ], [ undef, %18 ], [ undef, %14 ], [ undef, %10 ], [ undef, %6 ], [ true, %38 ], [ true, %._crit_edge135.i ]

]]></Node>
<StgValue><ssdm name="dataLenW_new_2_i"/></StgValue>
</operation>

<operation id="148" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="210" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0">
<![CDATA[
._crit_edge130.i:5  %dataLenW_loc_2_i = phi i1 [ %dataLenW_load, %1 ], [ %dataLenW_load, %21 ], [ %dataLenW_load, %4 ], [ false, %3 ], [ %dataLenW_load, %2 ], [ %dataLenW_load, %8 ], [ %dataLenW_load, %12 ], [ %dataLenW_load, %16 ], [ %dataLenW_load, %19 ], [ %dataLenW_load, %20 ], [ %dataLenW_load, %18 ], [ %dataLenW_load, %14 ], [ %dataLenW_load, %10 ], [ %dataLenW_load, %6 ], [ true, %38 ], [ %dataLenW_load, %._crit_edge135.i ]

]]></Node>
<StgValue><ssdm name="dataLenW_loc_2_i"/></StgValue>
</operation>

<operation id="149" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="211" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0">
<![CDATA[
._crit_edge130.i:6  %tmp_36_i = phi i1 [ false, %1 ], [ false, %21 ], [ false, %4 ], [ false, %3 ], [ false, %2 ], [ %headWord_last_V_load, %8 ], [ %headWord_last_V_load, %12 ], [ %headWord_last_V_load, %16 ], [ %headWord_last_V_load, %19 ], [ %headWord_last_V_load, %20 ], [ %headWord_last_V_load, %18 ], [ %headWord_last_V_load, %14 ], [ %headWord_last_V_load, %10 ], [ %headWord_last_V_load, %6 ], [ %tmp_last_V_3, %38 ], [ %tmp_last_V_3, %._crit_edge135.i ]

]]></Node>
<StgValue><ssdm name="tmp_36_i"/></StgValue>
</operation>

<operation id="150" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="212" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0">
<![CDATA[
._crit_edge130.i:7  %p_0455_2_3_i = phi i1 [ undef, %1 ], [ undef, %21 ], [ true, %4 ], [ true, %3 ], [ true, %2 ], [ true, %8 ], [ true, %12 ], [ true, %16 ], [ true, %19 ], [ true, %20 ], [ true, %18 ], [ true, %14 ], [ true, %10 ], [ true, %6 ], [ %tmp_17, %38 ], [ %tmp_17, %._crit_edge135.i ]

]]></Node>
<StgValue><ssdm name="p_0455_2_3_i"/></StgValue>
</operation>

<operation id="151" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="213" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge130.i:8  br i1 %tmp_36_i, label %39, label %._crit_edge138.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="152" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="tmp_36_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="215" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
:0  store i1 %p_0455_2_3_i, i1* @mw_writeLast, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="153" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="tmp_36_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="216" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %dataLenW_loc_2_i, label %._crit_edge138.i, label %40

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="154" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="tmp_36_i" val="1"/>
<literal name="dataLenW_loc_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="218" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:0  %tmp_37_i = icmp ugt i16 %tmp_V, 45

]]></Node>
<StgValue><ssdm name="tmp_37_i"/></StgValue>
</operation>

<operation id="155" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="tmp_36_i" val="1"/>
<literal name="dataLenW_loc_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="219" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_37_i, label %41, label %42

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="156" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="tmp_36_i" val="1"/>
<literal name="dataLenW_loc_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="227" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %._crit_edge138.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="157" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="229" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1">
<![CDATA[
._crit_edge138.i:0  %mw_state_flag_2_i = phi i1 [ %mw_state_flag_1_i, %._crit_edge130.i ], [ true, %43 ], [ true, %39 ]

]]></Node>
<StgValue><ssdm name="mw_state_flag_2_i"/></StgValue>
</operation>

<operation id="158" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="230" bw="2" op_0_bw="2" op_1_bw="0" op_2_bw="2">
<![CDATA[
._crit_edge138.i:1  %mw_state_new_2_i = phi i2 [ %mw_state_new_1_i, %._crit_edge130.i ], [ 0, %43 ], [ 0, %39 ]

]]></Node>
<StgValue><ssdm name="mw_state_new_2_i"/></StgValue>
</operation>

<operation id="159" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="231" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1">
<![CDATA[
._crit_edge138.i:2  %dataLenW_flag_4_i = phi i1 [ %dataLenW_flag_2_i, %._crit_edge130.i ], [ true, %43 ], [ %dataLenW_flag_2_i, %39 ]

]]></Node>
<StgValue><ssdm name="dataLenW_flag_4_i"/></StgValue>
</operation>

<operation id="160" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="232" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1">
<![CDATA[
._crit_edge138.i:3  %dataLenW_new_4_i = phi i1 [ %dataLenW_new_2_i, %._crit_edge130.i ], [ true, %43 ], [ %dataLenW_new_2_i, %39 ]

]]></Node>
<StgValue><ssdm name="dataLenW_new_4_i"/></StgValue>
</operation>

<operation id="161" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="233" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge138.i:4  br i1 %dataLenW_flag_4_i, label %mergeST52.i, label %._crit_edge138.new53.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="162" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="dataLenW_flag_4_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="235" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
mergeST52.i:0  store i1 %dataLenW_new_4_i, i1* @dataLenW, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="163" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="238" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge138.new53.i:0  br i1 %mw_state_flag_2_i, label %mergeST.i, label %._crit_edge138.new.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="164" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_flag_2_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="240" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
mergeST.i:0  store i2 %mw_state_new_2_i, i2* @mw_state, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="165" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="245" bw="48" op_0_bw="48" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0  %p_Result_i = call i48 @_ssdm_op_PartSelect.i48.i64.i32.i32(i64 %p_Val2_s, i32 16, i32 63)

]]></Node>
<StgValue><ssdm name="p_Result_i"/></StgValue>
</operation>

<operation id="166" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="246" bw="6" op_0_bw="6" op_1_bw="8" op_2_bw="32" op_3_bw="32">
<![CDATA[
:1  %p_Result_i_18 = call i6 @_ssdm_op_PartSelect.i6.i8.i32.i32(i8 %p_Val2_1, i32 2, i32 7)

]]></Node>
<StgValue><ssdm name="p_Result_i_18"/></StgValue>
</operation>

<operation id="167" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="247" bw="73" op_0_bw="73" op_1_bw="3" op_2_bw="6" op_3_bw="16" op_4_bw="48">
<![CDATA[
:2  %tmp_39_i = call i73 @_ssdm_op_BitConcatenate.i73.i3.i6.i16.i48(i3 -4, i6 %p_Result_i_18, i16 0, i48 %p_Result_i)

]]></Node>
<StgValue><ssdm name="tmp_39_i"/></StgValue>
</operation>

<operation id="168" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="248" bw="185" op_0_bw="185" op_1_bw="185" op_2_bw="73" op_3_bw="32" op_4_bw="32">
<![CDATA[
:3  %tmp = call i185 @_ssdm_op_PartSet.i185.i185.i73.i32.i32(i185 undef, i73 %tmp_39_i, i32 0, i32 72)

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="169" st_id="2" stage="1" lat="1">
<core>FIFO_SRL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="249" bw="0" op_0_bw="0" op_1_bw="185" op_2_bw="185">
<![CDATA[
:4  call void @_ssdm_op_Write.ap_fifo.volatile.i185P(i185* @dataFifo_V, i185 %tmp)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="170" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="250" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
:5  store i1 false, i1* @mw_writeLast, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="171" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="17" bw="0" op_0_bw="0" op_1_bw="185" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:0  call void (...)* @_ssdm_op_SpecInterface(i185* @dataFifo_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str, [1 x i8]* @p_str)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="172" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="18" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:1  call void (...)* @_ssdm_op_SpecInterface(i16* @dataLenFifo_V_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str, [1 x i8]* @p_str)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="173" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="19" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="1" op_4_bw="112" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="32" op_10_bw="32" op_11_bw="0" op_12_bw="0" op_13_bw="0" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="32" op_18_bw="0" op_19_bw="0">
<![CDATA[
entry:2  call void (...)* @_ssdm_op_SpecInterface(i64* %dataIn_V_data_V, i8* %dataIn_V_keep_V, i1* %dataIn_V_last_V, i112* %dataIn_V_user_V, [5 x i8]* @p_str3, i32 1, i32 1, [5 x i8]* @p_str4, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="174" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="20" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="0">
<![CDATA[
entry:3  call void (...)* @_ssdm_op_SpecPipeline(i32 1, i32 2, i32 1, i32 0, [1 x i8]* @p_str) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="175" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="120" bw="48" op_0_bw="48">
<![CDATA[
:0  %p_Val2_4 = load i48* @srcMacAddress_V_r, align 8

]]></Node>
<StgValue><ssdm name="p_Val2_4"/></StgValue>
</operation>

<operation id="176" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="121" bw="32" op_0_bw="32" op_1_bw="48" op_2_bw="32" op_3_bw="32">
<![CDATA[
:1  %p_Result_4_i = call i32 @_ssdm_op_PartSelect.i32.i48.i32.i32(i48 %p_Val2_4, i32 16, i32 47)

]]></Node>
<StgValue><ssdm name="p_Result_4_i"/></StgValue>
</operation>

<operation id="177" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="123" bw="73" op_0_bw="73" op_1_bw="9" op_2_bw="16" op_3_bw="16" op_4_bw="32">
<![CDATA[
:3  %tmp_43_i = call i73 @_ssdm_op_BitConcatenate.i73.i9.i16.i16.i32(i9 255, i16 %tmp_14, i16 8, i32 %p_Result_4_i)

]]></Node>
<StgValue><ssdm name="tmp_43_i"/></StgValue>
</operation>

<operation id="178" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="124" bw="185" op_0_bw="185" op_1_bw="185" op_2_bw="73" op_3_bw="32" op_4_bw="32">
<![CDATA[
:4  %tmp_233 = call i185 @_ssdm_op_PartSet.i185.i185.i73.i32.i32(i185 undef, i73 %tmp_43_i, i32 0, i32 72)

]]></Node>
<StgValue><ssdm name="tmp_233"/></StgValue>
</operation>

<operation id="179" st_id="3" stage="1" lat="1">
<core>FIFO_SRL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="125" bw="0" op_0_bw="0" op_1_bw="185" op_2_bw="185">
<![CDATA[
:5  call void @_ssdm_op_Write.ap_fifo.volatile.i185P(i185* @dataFifo_V, i185 %tmp_233)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="180" st_id="3" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="tmp_36_i" val="1"/>
<literal name="dataLenW_loc_2_i" val="0"/>
<literal name="tmp_37_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="221" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="16">
<![CDATA[
:0  call void @_ssdm_op_Write.ap_fifo.volatile.i16P(i16* @dataLenFifo_V_V, i16 %tmp_V)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="181" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="tmp_36_i" val="1"/>
<literal name="dataLenW_loc_2_i" val="0"/>
<literal name="tmp_37_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="222" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %43

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="182" st_id="3" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="tmp_36_i" val="1"/>
<literal name="dataLenW_loc_2_i" val="0"/>
<literal name="tmp_37_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="224" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="16">
<![CDATA[
:0  call void @_ssdm_op_Write.ap_fifo.volatile.i16P(i16* @dataLenFifo_V_V, i16 0)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="183" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="tmp_36_i" val="1"/>
<literal name="dataLenW_loc_2_i" val="0"/>
<literal name="tmp_37_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="225" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %43

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="184" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="dataLenW_flag_4_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="236" bw="0" op_0_bw="0">
<![CDATA[
mergeST52.i:1  br label %._crit_edge138.new53.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="185" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
<literal name="mw_state_flag_2_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="241" bw="0" op_0_bw="0">
<![CDATA[
mergeST.i:1  br label %._crit_edge138.new.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="186" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="243" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge138.new.i:0  br label %add_mac_header.exit

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="187" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="mw_writeLast_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="251" bw="0" op_0_bw="0">
<![CDATA[
:6  br label %add_mac_header.exit

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="188" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="253" bw="0">
<![CDATA[
add_mac_header.exit:0  ret void

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
