Release 14.7 - xst P.20131013 (nt64)
Copyright (c) 1995-2013 Xilinx, Inc.  All rights reserved.
--> Parameter TMPDIR set to xst/projnav.tmp


Total REAL time to Xst completion: 0.00 secs
Total CPU time to Xst completion: 0.14 secs
 
--> Parameter xsthdpdir set to xst


Total REAL time to Xst completion: 0.00 secs
Total CPU time to Xst completion: 0.14 secs
 
--> Reading design: procesador2.prj

TABLE OF CONTENTS
  1) Synthesis Options Summary
  2) HDL Compilation
  3) Design Hierarchy Analysis
  4) HDL Analysis
  5) HDL Synthesis
     5.1) HDL Synthesis Report
  6) Advanced HDL Synthesis
     6.1) Advanced HDL Synthesis Report
  7) Low Level Synthesis
  8) Partition Report
  9) Final Report
	9.1) Device utilization summary
	9.2) Partition Resource Summary
	9.3) TIMING REPORT


=========================================================================
*                      Synthesis Options Summary                        *
=========================================================================
---- Source Parameters
Input File Name                    : "procesador2.prj"
Input Format                       : mixed
Ignore Synthesis Constraint File   : NO

---- Target Parameters
Output File Name                   : "procesador2"
Output Format                      : NGC
Target Device                      : xc3s100e-4-cp132

---- Source Options
Top Module Name                    : procesador2
Automatic FSM Extraction           : YES
FSM Encoding Algorithm             : Auto
Safe Implementation                : No
FSM Style                          : LUT
RAM Extraction                     : Yes
RAM Style                          : Auto
ROM Extraction                     : Yes
Mux Style                          : Auto
Decoder Extraction                 : YES
Priority Encoder Extraction        : Yes
Shift Register Extraction          : YES
Logical Shifter Extraction         : YES
XOR Collapsing                     : YES
ROM Style                          : Auto
Mux Extraction                     : Yes
Resource Sharing                   : YES
Asynchronous To Synchronous        : NO
Multiplier Style                   : Auto
Automatic Register Balancing       : No

---- Target Options
Add IO Buffers                     : YES
Global Maximum Fanout              : 100000
Add Generic Clock Buffer(BUFG)     : 24
Register Duplication               : YES
Slice Packing                      : YES
Optimize Instantiated Primitives   : NO
Use Clock Enable                   : Yes
Use Synchronous Set                : Yes
Use Synchronous Reset              : Yes
Pack IO Registers into IOBs        : Auto
Equivalent register Removal        : YES

---- General Options
Optimization Goal                  : Speed
Optimization Effort                : 1
Keep Hierarchy                     : No
Netlist Hierarchy                  : As_Optimized
RTL Output                         : Yes
Global Optimization                : AllClockNets
Read Cores                         : YES
Write Timing Constraints           : NO
Cross Clock Analysis               : NO
Hierarchy Separator                : /
Bus Delimiter                      : <>
Case Specifier                     : Maintain
Slice Utilization Ratio            : 100
BRAM Utilization Ratio             : 100
Verilog 2001                       : YES
Auto BRAM Packing                  : NO
Slice Utilization Ratio Delta      : 5

=========================================================================


=========================================================================
*                          HDL Compilation                              *
=========================================================================
Compiling vhdl file "C:/Users/Richy/Desktop/Proyectos ISE/Procesador1/Suma.vhd" in Library work.
Architecture primerprocesadorr of Entity suma is up to date.
Compiling vhdl file "C:/Users/Richy/Desktop/Proyectos ISE/Procesador1/nPc.vhd" in Library work.
Architecture primerprocesadorr of Entity npc is up to date.
Compiling vhdl file "C:/Users/Richy/Desktop/Proyectos ISE/Procesador1/IM.vhd" in Library work.
Architecture primerprocesadorr of Entity im is up to date.
Compiling vhdl file "C:/Users/Richy/Desktop/Proyectos ISE/Procesador1/UC.vhd" in Library work.
Architecture primerprocesadorr of Entity control_unit is up to date.
Compiling vhdl file "C:/Users/Richy/Desktop/Proyectos ISE/Procesador1/RF.vhd" in Library work.
Architecture behavioral of Entity rf is up to date.
Compiling vhdl file "C:/Users/Richy/Desktop/Proyectos ISE/Procesador1/MUX.vhd" in Library work.
Architecture behavioral of Entity mux is up to date.
Compiling vhdl file "C:/Users/Richy/Desktop/Proyectos ISE/Procesador1/SEV.vhd" in Library work.
Architecture primerprocesadorr of Entity sev is up to date.
Compiling vhdl file "C:/Users/Richy/Desktop/Proyectos ISE/Procesador1/ALU.vhd" in Library work.
Architecture primerprocesadorr of Entity alu is up to date.
Compiling vhdl file "C:/Users/Richy/Desktop/Proyectos ISE/Procesador1/procesador2.vhd" in Library work.
Architecture arq_procesador2 of Entity procesador2 is up to date.

=========================================================================
*                     Design Hierarchy Analysis                         *
=========================================================================
Analyzing hierarchy for entity <procesador2> in library <work> (architecture <arq_procesador2>).

Analyzing hierarchy for entity <Suma> in library <work> (architecture <primerprocesadorr>).

Analyzing hierarchy for entity <nPc> in library <work> (architecture <primerprocesadorr>).

Analyzing hierarchy for entity <IM> in library <work> (architecture <primerprocesadorr>).

Analyzing hierarchy for entity <Control_Unit> in library <work> (architecture <primerprocesadorr>).

Analyzing hierarchy for entity <RF> in library <work> (architecture <behavioral>).

Analyzing hierarchy for entity <MUX> in library <work> (architecture <behavioral>).

Analyzing hierarchy for entity <SEV> in library <work> (architecture <primerprocesadorr>).

Analyzing hierarchy for entity <ALU> in library <work> (architecture <primerprocesadorr>).


=========================================================================
*                            HDL Analysis                               *
=========================================================================
Analyzing Entity <procesador2> in library <work> (Architecture <arq_procesador2>).
WARNING:Xst:752 - "C:/Users/Richy/Desktop/Proyectos ISE/Procesador1/procesador2.vhd" line 106: Unconnected input port 'clk' of component 'IM' is tied to default value.
WARNING:Xst:753 - "C:/Users/Richy/Desktop/Proyectos ISE/Procesador1/procesador2.vhd" line 118: Unconnected output port 'Crd' of component 'RF'.
Entity <procesador2> analyzed. Unit <procesador2> generated.

Analyzing Entity <Suma> in library <work> (Architecture <primerprocesadorr>).
Entity <Suma> analyzed. Unit <Suma> generated.

Analyzing Entity <nPc> in library <work> (Architecture <primerprocesadorr>).
Entity <nPc> analyzed. Unit <nPc> generated.

Analyzing Entity <IM> in library <work> (Architecture <primerprocesadorr>).
Entity <IM> analyzed. Unit <IM> generated.

Analyzing Entity <Control_Unit> in library <work> (Architecture <primerprocesadorr>).
Entity <Control_Unit> analyzed. Unit <Control_Unit> generated.

Analyzing Entity <RF> in library <work> (Architecture <behavioral>).
WARNING:Xst:819 - "C:/Users/Richy/Desktop/Proyectos ISE/Procesador1/RF.vhd" line 58: One or more signals are missing in the process sensitivity list. To enable synthesis of FPGA/CPLD hardware, XST will assume that all necessary signals are present in the sensitivity list. Please note that the result of the synthesis may differ from the initial design specification. The missing signals are:
   <memory>
Entity <RF> analyzed. Unit <RF> generated.

Analyzing Entity <MUX> in library <work> (Architecture <behavioral>).
Entity <MUX> analyzed. Unit <MUX> generated.

Analyzing Entity <SEV> in library <work> (Architecture <primerprocesadorr>).
Entity <SEV> analyzed. Unit <SEV> generated.

Analyzing Entity <ALU> in library <work> (Architecture <primerprocesadorr>).
Entity <ALU> analyzed. Unit <ALU> generated.


=========================================================================
*                           HDL Synthesis                               *
=========================================================================

Performing bidirectional port resolution...
INFO:Xst:2679 - Register <memory<0>> in unit <RF> has a constant value of 00000000000000000000000000000000 during circuit operation. The register is replaced by logic.

Synthesizing Unit <Suma>.
    Related source file is "C:/Users/Richy/Desktop/Proyectos ISE/Procesador1/Suma.vhd".
    Found 32-bit adder for signal <salida1>.
    Summary:
	inferred   1 Adder/Subtractor(s).
Unit <Suma> synthesized.


Synthesizing Unit <nPc>.
    Related source file is "C:/Users/Richy/Desktop/Proyectos ISE/Procesador1/nPc.vhd".
    Found 32-bit register for signal <salida_nPC>.
    Summary:
	inferred  32 D-type flip-flop(s).
Unit <nPc> synthesized.


Synthesizing Unit <IM>.
    Related source file is "C:/Users/Richy/Desktop/Proyectos ISE/Procesador1/IM.vhd".
WARNING:Xst:647 - Input <clk> is never used. This port will be preserved and left unconnected if it belongs to a top-level block or it belongs to a sub-block and the hierarchy of this sub-block is preserved.
WARNING:Xst:647 - Input <address<31:5>> is never used. This port will be preserved and left unconnected if it belongs to a top-level block or it belongs to a sub-block and the hierarchy of this sub-block is preserved.
WARNING:Xst:1781 - Signal <instructions> is used but never assigned. Tied to default value.
    Found 32x32-bit ROM for signal <$varindex0000> created at line 47.
    Summary:
	inferred   1 ROM(s).
Unit <IM> synthesized.


Synthesizing Unit <Control_Unit>.
    Related source file is "C:/Users/Richy/Desktop/Proyectos ISE/Procesador1/UC.vhd".
WARNING:Xst:737 - Found 6-bit latch for signal <ALUOP>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.
Unit <Control_Unit> synthesized.


Synthesizing Unit <RF>.
    Related source file is "C:/Users/Richy/Desktop/Proyectos ISE/Procesador1/RF.vhd".
WARNING:Xst:737 - Found 32-bit latch for signal <memory_16>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.
WARNING:Xst:737 - Found 32-bit latch for signal <memory_21>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.
WARNING:Xst:737 - Found 32-bit latch for signal <memory_17>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.
WARNING:Xst:737 - Found 32-bit latch for signal <memory_22>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.
WARNING:Xst:737 - Found 32-bit latch for signal <memory_18>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.
WARNING:Xst:737 - Found 32-bit latch for signal <memory_23>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.
WARNING:Xst:737 - Found 32-bit latch for signal <memory_19>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.
WARNING:Xst:737 - Found 32-bit latch for signal <memory_24>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.
WARNING:Xst:737 - Found 32-bit latch for signal <memory_25>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.
WARNING:Xst:737 - Found 32-bit latch for signal <memory_30>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.
WARNING:Xst:737 - Found 32-bit latch for signal <memory_26>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.
WARNING:Xst:737 - Found 32-bit latch for signal <memory_31>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.
WARNING:Xst:737 - Found 32-bit latch for signal <Crd>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.
WARNING:Xst:737 - Found 32-bit latch for signal <memory_27>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.
WARNING:Xst:737 - Found 32-bit latch for signal <memory_28>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.
WARNING:Xst:737 - Found 32-bit latch for signal <memory_29>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.
WARNING:Xst:737 - Found 32-bit latch for signal <memory_1>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.
WARNING:Xst:737 - Found 32-bit latch for signal <memory_2>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.
WARNING:Xst:737 - Found 32-bit latch for signal <memory_3>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.
WARNING:Xst:737 - Found 32-bit latch for signal <memory_10>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.
WARNING:Xst:737 - Found 32-bit latch for signal <memory_4>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.
WARNING:Xst:737 - Found 32-bit latch for signal <memory_11>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.
WARNING:Xst:737 - Found 32-bit latch for signal <memory_5>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.
WARNING:Xst:737 - Found 32-bit latch for signal <memory_12>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.
WARNING:Xst:737 - Found 32-bit latch for signal <memory_6>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.
WARNING:Xst:737 - Found 32-bit latch for signal <memory_13>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.
WARNING:Xst:737 - Found 32-bit latch for signal <memory_7>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.
WARNING:Xst:737 - Found 32-bit latch for signal <memory_14>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.
WARNING:Xst:737 - Found 32-bit latch for signal <memory_8>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.
WARNING:Xst:737 - Found 32-bit latch for signal <memory_15>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.
WARNING:Xst:737 - Found 32-bit latch for signal <memory_20>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.
WARNING:Xst:737 - Found 32-bit latch for signal <memory_9>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.
    Found 32-bit 32-to-1 multiplexer for signal <$varindex0000> created at line 69.
    Found 32-bit 32-to-1 multiplexer for signal <$varindex0001> created at line 67.
    Found 32-bit 32-to-1 multiplexer for signal <$varindex0002> created at line 68.
    Summary:
	inferred  96 Multiplexer(s).
Unit <RF> synthesized.


Synthesizing Unit <MUX>.
    Related source file is "C:/Users/Richy/Desktop/Proyectos ISE/Procesador1/MUX.vhd".
Unit <MUX> synthesized.


Synthesizing Unit <SEV>.
    Related source file is "C:/Users/Richy/Desktop/Proyectos ISE/Procesador1/SEV.vhd".
Unit <SEV> synthesized.


Synthesizing Unit <ALU>.
    Related source file is "C:/Users/Richy/Desktop/Proyectos ISE/Procesador1/ALU.vhd".
WARNING:Xst:737 - Found 32-bit latch for signal <ALUResult>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.
INFO:Xst:2371 - HDL ADVISOR - Logic functions respectively driving the data and gate enable inputs of this latch share common terms. This situation will potentially lead to setup/hold violations and, as a result, to simulation problems. This situation may come from an incomplete case statement (all selector values are not covered). You should carefully review if it was in your intentions to describe such a latch.
    Found 32-bit addsub for signal <ALUResult$addsub0000>.
    Found 32-bit xor2 for signal <ALUResult$xor0000> created at line 33.
    Summary:
	inferred   1 Adder/Subtractor(s).
Unit <ALU> synthesized.


Synthesizing Unit <procesador2>.
    Related source file is "C:/Users/Richy/Desktop/Proyectos ISE/Procesador1/procesador2.vhd".
Unit <procesador2> synthesized.

INFO:Xst:1767 - HDL ADVISOR - Resource sharing has identified that some arithmetic operations in this design can share the same physical resources for reduced device utilization. For improved clock frequency you may try to disable resource sharing.

=========================================================================
HDL Synthesis Report

Macro Statistics
# ROMs                                                 : 1
 32x32-bit ROM                                         : 1
# Adders/Subtractors                                   : 2
 32-bit adder                                          : 1
 32-bit addsub                                         : 1
# Registers                                            : 2
 32-bit register                                       : 2
# Latches                                              : 34
 32-bit latch                                          : 33
 6-bit latch                                           : 1
# Multiplexers                                         : 3
 32-bit 32-to-1 multiplexer                            : 3
# Xors                                                 : 1
 32-bit xor2                                           : 1

=========================================================================

=========================================================================
*                       Advanced HDL Synthesis                          *
=========================================================================

WARNING:Xst:2677 - Node <salida_nPC_5> of sequential type is unconnected in block <Inst_Pc>.
WARNING:Xst:2677 - Node <salida_nPC_6> of sequential type is unconnected in block <Inst_Pc>.
WARNING:Xst:2677 - Node <salida_nPC_7> of sequential type is unconnected in block <Inst_Pc>.
WARNING:Xst:2677 - Node <salida_nPC_8> of sequential type is unconnected in block <Inst_Pc>.
WARNING:Xst:2677 - Node <salida_nPC_9> of sequential type is unconnected in block <Inst_Pc>.
WARNING:Xst:2677 - Node <salida_nPC_10> of sequential type is unconnected in block <Inst_Pc>.
WARNING:Xst:2677 - Node <salida_nPC_11> of sequential type is unconnected in block <Inst_Pc>.
WARNING:Xst:2677 - Node <salida_nPC_12> of sequential type is unconnected in block <Inst_Pc>.
WARNING:Xst:2677 - Node <salida_nPC_13> of sequential type is unconnected in block <Inst_Pc>.
WARNING:Xst:2677 - Node <salida_nPC_14> of sequential type is unconnected in block <Inst_Pc>.
WARNING:Xst:2677 - Node <salida_nPC_15> of sequential type is unconnected in block <Inst_Pc>.
WARNING:Xst:2677 - Node <salida_nPC_16> of sequential type is unconnected in block <Inst_Pc>.
WARNING:Xst:2677 - Node <salida_nPC_17> of sequential type is unconnected in block <Inst_Pc>.
WARNING:Xst:2677 - Node <salida_nPC_18> of sequential type is unconnected in block <Inst_Pc>.
WARNING:Xst:2677 - Node <salida_nPC_19> of sequential type is unconnected in block <Inst_Pc>.
WARNING:Xst:2677 - Node <salida_nPC_20> of sequential type is unconnected in block <Inst_Pc>.
WARNING:Xst:2677 - Node <salida_nPC_21> of sequential type is unconnected in block <Inst_Pc>.
WARNING:Xst:2677 - Node <salida_nPC_22> of sequential type is unconnected in block <Inst_Pc>.
WARNING:Xst:2677 - Node <salida_nPC_23> of sequential type is unconnected in block <Inst_Pc>.
WARNING:Xst:2677 - Node <salida_nPC_24> of sequential type is unconnected in block <Inst_Pc>.
WARNING:Xst:2677 - Node <salida_nPC_25> of sequential type is unconnected in block <Inst_Pc>.
WARNING:Xst:2677 - Node <salida_nPC_26> of sequential type is unconnected in block <Inst_Pc>.
WARNING:Xst:2677 - Node <salida_nPC_27> of sequential type is unconnected in block <Inst_Pc>.
WARNING:Xst:2677 - Node <salida_nPC_28> of sequential type is unconnected in block <Inst_Pc>.
WARNING:Xst:2677 - Node <salida_nPC_29> of sequential type is unconnected in block <Inst_Pc>.
WARNING:Xst:2677 - Node <salida_nPC_30> of sequential type is unconnected in block <Inst_Pc>.
WARNING:Xst:2677 - Node <salida_nPC_31> of sequential type is unconnected in block <Inst_Pc>.

=========================================================================
Advanced HDL Synthesis Report

Macro Statistics
# ROMs                                                 : 1
 32x32-bit ROM                                         : 1
# Adders/Subtractors                                   : 2
 32-bit adder                                          : 1
 32-bit addsub                                         : 1
# Registers                                            : 64
 Flip-Flops                                            : 64
# Latches                                              : 34
 32-bit latch                                          : 33
 6-bit latch                                           : 1
# Multiplexers                                         : 3
 32-bit 32-to-1 multiplexer                            : 3
# Xors                                                 : 1
 32-bit xor2                                           : 1

=========================================================================

=========================================================================
*                         Low Level Synthesis                           *
=========================================================================
WARNING:Xst:1293 - FF/Latch <ALUOP_3> has a constant value of 0 in block <Control_Unit>. This FF/Latch will be trimmed during the optimization process.
WARNING:Xst:1293 - FF/Latch <ALUOP_4> has a constant value of 0 in block <Control_Unit>. This FF/Latch will be trimmed during the optimization process.
WARNING:Xst:1293 - FF/Latch <ALUOP_5> has a constant value of 0 in block <Control_Unit>. This FF/Latch will be trimmed during the optimization process.

Optimizing unit <procesador2> ...

Optimizing unit <nPc> ...

Optimizing unit <Control_Unit> ...

Optimizing unit <RF> ...

Optimizing unit <ALU> ...
WARNING:Xst:1293 - FF/Latch <Inst_Control_Unit/ALUOP_2> has a constant value of 0 in block <procesador2>. This FF/Latch will be trimmed during the optimization process.
WARNING:Xst:1293 - FF/Latch <Inst_Control_Unit/ALUOP_1> has a constant value of 0 in block <procesador2>. This FF/Latch will be trimmed during the optimization process.
WARNING:Xst:1293 - FF/Latch <Inst_Control_Unit/ALUOP_0> has a constant value of 0 in block <procesador2>. This FF/Latch will be trimmed during the optimization process.
WARNING:Xst:2677 - Node <Inst_Pc/salida_nPC_31> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_Pc/salida_nPC_30> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_Pc/salida_nPC_29> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_Pc/salida_nPC_28> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_Pc/salida_nPC_27> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_Pc/salida_nPC_26> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_Pc/salida_nPC_25> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_Pc/salida_nPC_24> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_Pc/salida_nPC_23> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_Pc/salida_nPC_22> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_Pc/salida_nPC_21> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_Pc/salida_nPC_20> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_Pc/salida_nPC_19> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_Pc/salida_nPC_18> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_Pc/salida_nPC_17> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_Pc/salida_nPC_16> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_Pc/salida_nPC_15> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_Pc/salida_nPC_14> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_Pc/salida_nPC_13> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_Pc/salida_nPC_12> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_Pc/salida_nPC_11> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_Pc/salida_nPC_10> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_Pc/salida_nPC_9> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_Pc/salida_nPC_8> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_Pc/salida_nPC_7> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_Pc/salida_nPC_6> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_Pc/salida_nPC_5> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_nPc/salida_nPC_31> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_nPc/salida_nPC_30> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_nPc/salida_nPC_29> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_nPc/salida_nPC_28> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_nPc/salida_nPC_27> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_nPc/salida_nPC_26> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_nPc/salida_nPC_25> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_nPc/salida_nPC_24> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_nPc/salida_nPC_23> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_nPc/salida_nPC_22> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_nPc/salida_nPC_21> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_nPc/salida_nPC_20> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_nPc/salida_nPC_19> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_nPc/salida_nPC_18> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_nPc/salida_nPC_17> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_nPc/salida_nPC_16> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_nPc/salida_nPC_15> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_nPc/salida_nPC_14> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_nPc/salida_nPC_13> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_nPc/salida_nPC_12> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_nPc/salida_nPC_11> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_nPc/salida_nPC_10> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_nPc/salida_nPC_9> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_nPc/salida_nPC_8> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_nPc/salida_nPC_7> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_nPc/salida_nPC_6> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_nPc/salida_nPC_5> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_RF/Crd_31> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_RF/Crd_30> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_RF/Crd_29> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_RF/Crd_28> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_RF/Crd_27> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_RF/Crd_26> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_RF/Crd_25> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_RF/Crd_24> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_RF/Crd_23> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_RF/Crd_22> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_RF/Crd_21> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_RF/Crd_20> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_RF/Crd_19> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_RF/Crd_18> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_RF/Crd_17> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_RF/Crd_16> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_RF/Crd_15> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_RF/Crd_14> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_RF/Crd_13> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_RF/Crd_12> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_RF/Crd_11> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_RF/Crd_10> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_RF/Crd_9> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_RF/Crd_8> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_RF/Crd_7> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_RF/Crd_6> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_RF/Crd_5> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_RF/Crd_4> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_RF/Crd_3> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_RF/Crd_2> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_RF/Crd_1> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:2677 - Node <Inst_RF/Crd_0> of sequential type is unconnected in block <procesador2>.
WARNING:Xst:1294 - Latch <Inst_ALU/ALUResult_31> is equivalent to a wire in block <procesador2>.
WARNING:Xst:1294 - Latch <Inst_ALU/ALUResult_30> is equivalent to a wire in block <procesador2>.
WARNING:Xst:1294 - Latch <Inst_ALU/ALUResult_29> is equivalent to a wire in block <procesador2>.
WARNING:Xst:1294 - Latch <Inst_ALU/ALUResult_28> is equivalent to a wire in block <procesador2>.
WARNING:Xst:1294 - Latch <Inst_ALU/ALUResult_27> is equivalent to a wire in block <procesador2>.
WARNING:Xst:1294 - Latch <Inst_ALU/ALUResult_26> is equivalent to a wire in block <procesador2>.
WARNING:Xst:1294 - Latch <Inst_ALU/ALUResult_25> is equivalent to a wire in block <procesador2>.
WARNING:Xst:1294 - Latch <Inst_ALU/ALUResult_24> is equivalent to a wire in block <procesador2>.
WARNING:Xst:1294 - Latch <Inst_ALU/ALUResult_23> is equivalent to a wire in block <procesador2>.
WARNING:Xst:1294 - Latch <Inst_ALU/ALUResult_22> is equivalent to a wire in block <procesador2>.
WARNING:Xst:1294 - Latch <Inst_ALU/ALUResult_21> is equivalent to a wire in block <procesador2>.
WARNING:Xst:1294 - Latch <Inst_ALU/ALUResult_20> is equivalent to a wire in block <procesador2>.
WARNING:Xst:1294 - Latch <Inst_ALU/ALUResult_19> is equivalent to a wire in block <procesador2>.
WARNING:Xst:1294 - Latch <Inst_ALU/ALUResult_18> is equivalent to a wire in block <procesador2>.
WARNING:Xst:1294 - Latch <Inst_ALU/ALUResult_17> is equivalent to a wire in block <procesador2>.
WARNING:Xst:1294 - Latch <Inst_ALU/ALUResult_16> is equivalent to a wire in block <procesador2>.
WARNING:Xst:1294 - Latch <Inst_ALU/ALUResult_15> is equivalent to a wire in block <procesador2>.
WARNING:Xst:1294 - Latch <Inst_ALU/ALUResult_14> is equivalent to a wire in block <procesador2>.
WARNING:Xst:1294 - Latch <Inst_ALU/ALUResult_13> is equivalent to a wire in block <procesador2>.
WARNING:Xst:1294 - Latch <Inst_ALU/ALUResult_12> is equivalent to a wire in block <procesador2>.
WARNING:Xst:1294 - Latch <Inst_ALU/ALUResult_11> is equivalent to a wire in block <procesador2>.
WARNING:Xst:1294 - Latch <Inst_ALU/ALUResult_10> is equivalent to a wire in block <procesador2>.
WARNING:Xst:1294 - Latch <Inst_ALU/ALUResult_9> is equivalent to a wire in block <procesador2>.
WARNING:Xst:1294 - Latch <Inst_ALU/ALUResult_8> is equivalent to a wire in block <procesador2>.
WARNING:Xst:1294 - Latch <Inst_ALU/ALUResult_7> is equivalent to a wire in block <procesador2>.
WARNING:Xst:1294 - Latch <Inst_ALU/ALUResult_6> is equivalent to a wire in block <procesador2>.
WARNING:Xst:1294 - Latch <Inst_ALU/ALUResult_5> is equivalent to a wire in block <procesador2>.
WARNING:Xst:1294 - Latch <Inst_ALU/ALUResult_4> is equivalent to a wire in block <procesador2>.
WARNING:Xst:1294 - Latch <Inst_ALU/ALUResult_3> is equivalent to a wire in block <procesador2>.
WARNING:Xst:1294 - Latch <Inst_ALU/ALUResult_2> is equivalent to a wire in block <procesador2>.
WARNING:Xst:1294 - Latch <Inst_ALU/ALUResult_1> is equivalent to a wire in block <procesador2>.
WARNING:Xst:1294 - Latch <Inst_ALU/ALUResult_0> is equivalent to a wire in block <procesador2>.

Mapping all equations...
Building and optimizing final netlist ...
Found area constraint ratio of 100 (+ 5) on block procesador2, actual ratio is 113.
Optimizing block <procesador2> to meet ratio 100 (+ 5) of 960 slices :
Area constraint is met for block <procesador2>, final ratio is 91.
INFO:Xst:2260 - The FF/Latch <Inst_RF/memory_21_3> in Unit <procesador2> is equivalent to the following 8 FFs/Latches : <Inst_RF/memory_22_3> <Inst_RF/memory_30_3> <Inst_RF/memory_28_3> <Inst_RF/memory_29_3> <Inst_RF/memory_12_3> <Inst_RF/memory_13_3> <Inst_RF/memory_14_3> <Inst_RF/memory_20_3> 
INFO:Xst:2260 - The FF/Latch <Inst_RF/memory_21_1> in Unit <procesador2> is equivalent to the following 9 FFs/Latches : <Inst_RF/memory_22_1> <Inst_RF/memory_30_1> <Inst_RF/memory_28_1> <Inst_RF/memory_29_1> <Inst_RF/memory_12_1> <Inst_RF/memory_6_1> <Inst_RF/memory_13_1> <Inst_RF/memory_14_1> <Inst_RF/memory_20_1> 
INFO:Xst:2260 - The FF/Latch <Inst_RF/memory_4_2> in Unit <procesador2> is equivalent to the following 2 FFs/Latches : <Inst_RF/memory_5_2> <Inst_RF/memory_6_2> 

Final Macro Processing ...

=========================================================================
Final Register Report

Macro Statistics
# Registers                                            : 10
 Flip-Flops                                            : 10

=========================================================================

=========================================================================
*                           Partition Report                            *
=========================================================================

Partition Implementation Status
-------------------------------

  No Partitions were found in this design.

-------------------------------

=========================================================================
*                            Final Report                               *
=========================================================================
Final Results
RTL Top Level Output File Name     : procesador2.ngr
Top Level Output File Name         : procesador2
Output Format                      : NGC
Optimization Goal                  : Speed
Keep Hierarchy                     : No

Design Statistics
# IOs                              : 34

Cell Usage :
# BELS                             : 1974
#      GND                         : 1
#      INV                         : 1
#      LUT1                        : 4
#      LUT2                        : 103
#      LUT3                        : 756
#      LUT4                        : 74
#      MUXCY                       : 35
#      MUXF5                       : 515
#      MUXF6                       : 256
#      MUXF7                       : 128
#      MUXF8                       : 63
#      VCC                         : 1
#      XORCY                       : 37
# FlipFlops/Latches                : 641
#      FDC                         : 10
#      LDC                         : 631
# Clock Buffers                    : 20
#      BUFG                        : 19
#      BUFGP                       : 1
# IO Buffers                       : 33
#      IBUF                        : 1
#      OBUF                        : 32
=========================================================================

Device utilization summary:
---------------------------

Selected Device : 3s100ecp132-4 

 Number of Slices:                      884  out of    960    92%  
 Number of Slice Flip Flops:            641  out of   1920    33%  
 Number of 4 input LUTs:                938  out of   1920    48%  
 Number of IOs:                          34
 Number of bonded IOBs:                  34  out of     83    40%  
 Number of GCLKs:                        20  out of     24    83%  

---------------------------
Partition Resource Summary:
---------------------------

  No Partitions were found in this design.

---------------------------


=========================================================================
TIMING REPORT

NOTE: THESE TIMING NUMBERS ARE ONLY A SYNTHESIS ESTIMATE.
      FOR ACCURATE TIMING INFORMATION PLEASE REFER TO THE TRACE REPORT
      GENERATED AFTER PLACE-and-ROUTE.

Clock Information:
------------------
--------------------------------------------------------------+------------------------------+-------+
Clock Signal                                                  | Clock buffer(FF name)        | Load  |
--------------------------------------------------------------+------------------------------+-------+
clk                                                           | BUFGP                        | 10    |
Inst_RF/memory_16_cmp_eq00001(Inst_RF/memory_16_cmp_eq00001:O)| BUFG(*)(Inst_RF/memory_16_31)| 32    |
Inst_ALU/ALUResult_mux0000                                    | NONE(Inst_RF/memory_21_3)    | 23    |
Inst_RF/memory_17_cmp_eq00001(Inst_RF/memory_17_cmp_eq00001:O)| BUFG(*)(Inst_RF/memory_17_31)| 32    |
Inst_RF/memory_18_cmp_eq00001(Inst_RF/memory_18_cmp_eq00001:O)| BUFG(*)(Inst_RF/memory_18_31)| 32    |
Inst_RF/memory_23_cmp_eq00001(Inst_RF/memory_23_cmp_eq00001:O)| BUFG(*)(Inst_RF/memory_23_31)| 32    |
Inst_RF/memory_19_cmp_eq00001(Inst_RF/memory_19_cmp_eq00001:O)| BUFG(*)(Inst_RF/memory_19_31)| 32    |
Inst_RF/memory_24_cmp_eq00001(Inst_RF/memory_24_cmp_eq00001:O)| BUFG(*)(Inst_RF/memory_24_31)| 32    |
Inst_RF/memory_25_cmp_eq00001(Inst_RF/memory_25_cmp_eq00001:O)| BUFG(*)(Inst_RF/memory_25_31)| 32    |
Inst_RF/memory_26_cmp_eq00001(Inst_RF/memory_26_cmp_eq00001:O)| BUFG(*)(Inst_RF/memory_26_31)| 32    |
Inst_RF/memory_31_cmp_eq00001(Inst_RF/memory_31_cmp_eq00001:O)| BUFG(*)(Inst_RF/memory_31_31)| 32    |
Inst_RF/memory_27_cmp_eq00001(Inst_RF/memory_27_cmp_eq00001:O)| BUFG(*)(Inst_RF/memory_27_31)| 32    |
Inst_RF/memory_1_cmp_eq00001(Inst_RF/memory_1_cmp_eq00001:O)  | BUFG(*)(Inst_RF/memory_1_31) | 32    |
Inst_RF/memory_2_cmp_eq00001(Inst_RF/memory_2_cmp_eq00001:O)  | BUFG(*)(Inst_RF/memory_2_31) | 32    |
Inst_RF/memory_3_cmp_eq00001(Inst_RF/memory_3_cmp_eq00001:O)  | BUFG(*)(Inst_RF/memory_3_31) | 32    |
Inst_RF/memory_10_cmp_eq00001(Inst_RF/memory_10_cmp_eq00001:O)| BUFG(*)(Inst_RF/memory_10_31)| 32    |
Inst_RF/memory_11_cmp_eq00001(Inst_RF/memory_11_cmp_eq00001:O)| BUFG(*)(Inst_RF/memory_11_31)| 32    |
Inst_RF/memory_7_cmp_eq00001(Inst_RF/memory_7_cmp_eq00001:O)  | BUFG(*)(Inst_RF/memory_7_31) | 32    |
Inst_RF/memory_8_cmp_eq00001(Inst_RF/memory_8_cmp_eq00001:O)  | BUFG(*)(Inst_RF/memory_8_31) | 32    |
Inst_RF/memory_15_cmp_eq00001(Inst_RF/memory_15_cmp_eq00001:O)| BUFG(*)(Inst_RF/memory_15_31)| 32    |
Inst_RF/memory_9_cmp_eq00001(Inst_RF/memory_9_cmp_eq00001:O)  | BUFG(*)(Inst_RF/memory_9_31) | 32    |
--------------------------------------------------------------+------------------------------+-------+
(*) These 19 clock signal(s) are generated by combinatorial logic,
and XST is not able to identify which are the primary clock signals.
Please use the CLOCK_SIGNAL constraint to specify the clock signal(s) generated by combinatorial logic.
INFO:Xst:2169 - HDL ADVISOR - Some clock signals were not automatically buffered by XST with BUFG/BUFR resources. Please use the buffer_type constraint in order to insert these buffers to the clock signals to help prevent skew problems.

Asynchronous Control Signals Information:
----------------------------------------
-----------------------------------+------------------------+-------+
Control Signal                     | Buffer(FF name)        | Load  |
-----------------------------------+------------------------+-------+
reset                              | IBUF                   | 641   |
-----------------------------------+------------------------+-------+

Timing Summary:
---------------
Speed Grade: -4

   Minimum period: 9.423ns (Maximum Frequency: 106.123MHz)
   Minimum input arrival time before clock: 13.183ns
   Maximum output required time after clock: 17.556ns
   Maximum combinational path delay: 17.249ns

Timing Detail:
--------------
All values displayed in nanoseconds (ns)

=========================================================================
Timing constraint: Default period analysis for Clock 'clk'
  Clock period: 3.611ns (frequency: 276.932MHz)
  Total number of paths / destination ports: 20 / 10
-------------------------------------------------------------------------
Delay:               3.611ns (Levels of Logic = 5)
  Source:            Inst_nPc/salida_nPC_1 (FF)
  Destination:       Inst_nPc/salida_nPC_4 (FF)
  Source Clock:      clk rising
  Destination Clock: clk rising

  Data Path: Inst_nPc/salida_nPC_1 to Inst_nPc/salida_nPC_4
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     FDC:C->Q              2   0.591   0.622  Inst_nPc/salida_nPC_1 (Inst_nPc/salida_nPC_1)
     LUT1:I0->O            1   0.704   0.000  Inst_Suma/Madd_salida1_cy<1>_rt (Inst_Suma/Madd_salida1_cy<1>_rt)
     MUXCY:S->O            1   0.464   0.000  Inst_Suma/Madd_salida1_cy<1> (Inst_Suma/Madd_salida1_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_Suma/Madd_salida1_cy<2> (Inst_Suma/Madd_salida1_cy<2>)
     MUXCY:CI->O           0   0.059   0.000  Inst_Suma/Madd_salida1_cy<3> (Inst_Suma/Madd_salida1_cy<3>)
     XORCY:CI->O           1   0.804   0.000  Inst_Suma/Madd_salida1_xor<4> (sumadorToNpc<4>)
     FDC:D                     0.308          Inst_nPc/salida_nPC_4
    ----------------------------------------
    Total                      3.611ns (2.989ns logic, 0.622ns route)
                                       (82.8% logic, 17.2% route)

=========================================================================
Timing constraint: Default period analysis for Clock 'Inst_RF/memory_16_cmp_eq00001'
  Clock period: 9.423ns (frequency: 106.123MHz)
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Delay:               9.423ns (Levels of Logic = 39)
  Source:            Inst_RF/memory_16_0 (LATCH)
  Destination:       Inst_RF/memory_16_31 (LATCH)
  Source Clock:      Inst_RF/memory_16_cmp_eq00001 falling
  Destination Clock: Inst_RF/memory_16_cmp_eq00001 falling

  Data Path: Inst_RF/memory_16_0 to Inst_RF/memory_16_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.526  Inst_RF/memory_16_0 (Inst_RF/memory_16_0)
     LUT3:I1->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_9 (Inst_RF/Mmux__varindex0002_9)
     MUXF5:I0->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_7_f5 (Inst_RF/Mmux__varindex0002_7_f5)
     MUXF6:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_5_f6 (Inst_RF/Mmux__varindex0002_5_f6)
     MUXF7:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_16_31
    ----------------------------------------
    Total                      9.423ns (8.018ns logic, 1.405ns route)
                                       (85.1% logic, 14.9% route)

=========================================================================
Timing constraint: Default period analysis for Clock 'Inst_ALU/ALUResult_mux0000'
  Clock period: 7.727ns (frequency: 129.416MHz)
  Total number of paths / destination ports: 889 / 23
-------------------------------------------------------------------------
Delay:               7.727ns (Levels of Logic = 11)
  Source:            Inst_RF/memory_5_0 (LATCH)
  Destination:       Inst_RF/memory_21_3 (LATCH)
  Source Clock:      Inst_ALU/ALUResult_mux0000 falling
  Destination Clock: Inst_ALU/ALUResult_mux0000 falling

  Data Path: Inst_RF/memory_5_0 to Inst_RF/memory_21_3
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.482  Inst_RF/memory_5_0 (Inst_RF/memory_5_0)
     LUT3:I2->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_92 (Inst_RF/Mmux__varindex0002_92)
     MUXF5:I0->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_7_f5_1 (Inst_RF/Mmux__varindex0002_7_f52)
     MUXF6:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_6_f6 (Inst_RF/Mmux__varindex0002_6_f6)
     MUXF7:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f7 (Inst_RF/Mmux__varindex0002_4_f7)
     MUXF8:I0->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     XORCY:CI->O          29   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<3> (resultadoProcesador_3_OBUF)
     LDC:D                     0.308          Inst_RF/memory_20_3
    ----------------------------------------
    Total                      7.727ns (6.366ns logic, 1.361ns route)
                                       (82.4% logic, 17.6% route)

=========================================================================
Timing constraint: Default period analysis for Clock 'Inst_RF/memory_17_cmp_eq00001'
  Clock period: 9.379ns (frequency: 106.621MHz)
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Delay:               9.379ns (Levels of Logic = 39)
  Source:            Inst_RF/memory_17_0 (LATCH)
  Destination:       Inst_RF/memory_17_31 (LATCH)
  Source Clock:      Inst_RF/memory_17_cmp_eq00001 falling
  Destination Clock: Inst_RF/memory_17_cmp_eq00001 falling

  Data Path: Inst_RF/memory_17_0 to Inst_RF/memory_17_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.482  Inst_RF/memory_17_0 (Inst_RF/memory_17_0)
     LUT3:I2->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_9 (Inst_RF/Mmux__varindex0002_9)
     MUXF5:I0->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_7_f5 (Inst_RF/Mmux__varindex0002_7_f5)
     MUXF6:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_5_f6 (Inst_RF/Mmux__varindex0002_5_f6)
     MUXF7:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_17_31
    ----------------------------------------
    Total                      9.379ns (8.018ns logic, 1.361ns route)
                                       (85.5% logic, 14.5% route)

=========================================================================
Timing constraint: Default period analysis for Clock 'Inst_RF/memory_18_cmp_eq00001'
  Clock period: 9.423ns (frequency: 106.123MHz)
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Delay:               9.423ns (Levels of Logic = 39)
  Source:            Inst_RF/memory_18_0 (LATCH)
  Destination:       Inst_RF/memory_18_31 (LATCH)
  Source Clock:      Inst_RF/memory_18_cmp_eq00001 falling
  Destination Clock: Inst_RF/memory_18_cmp_eq00001 falling

  Data Path: Inst_RF/memory_18_0 to Inst_RF/memory_18_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.526  Inst_RF/memory_18_0 (Inst_RF/memory_18_0)
     LUT3:I1->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_82 (Inst_RF/Mmux__varindex0002_82)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_7_f5 (Inst_RF/Mmux__varindex0002_7_f5)
     MUXF6:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_5_f6 (Inst_RF/Mmux__varindex0002_5_f6)
     MUXF7:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_18_31
    ----------------------------------------
    Total                      9.423ns (8.018ns logic, 1.405ns route)
                                       (85.1% logic, 14.9% route)

=========================================================================
Timing constraint: Default period analysis for Clock 'Inst_RF/memory_23_cmp_eq00001'
  Clock period: 9.379ns (frequency: 106.621MHz)
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Delay:               9.379ns (Levels of Logic = 39)
  Source:            Inst_RF/memory_23_0 (LATCH)
  Destination:       Inst_RF/memory_23_31 (LATCH)
  Source Clock:      Inst_RF/memory_23_cmp_eq00001 falling
  Destination Clock: Inst_RF/memory_23_cmp_eq00001 falling

  Data Path: Inst_RF/memory_23_0 to Inst_RF/memory_23_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.482  Inst_RF/memory_23_0 (Inst_RF/memory_23_0)
     LUT3:I2->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_72 (Inst_RF/Mmux__varindex0002_72)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_6_f5_0 (Inst_RF/Mmux__varindex0002_6_f51)
     MUXF6:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_5_f6 (Inst_RF/Mmux__varindex0002_5_f6)
     MUXF7:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_23_31
    ----------------------------------------
    Total                      9.379ns (8.018ns logic, 1.361ns route)
                                       (85.5% logic, 14.5% route)

=========================================================================
Timing constraint: Default period analysis for Clock 'Inst_RF/memory_19_cmp_eq00001'
  Clock period: 9.379ns (frequency: 106.621MHz)
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Delay:               9.379ns (Levels of Logic = 39)
  Source:            Inst_RF/memory_19_0 (LATCH)
  Destination:       Inst_RF/memory_19_31 (LATCH)
  Source Clock:      Inst_RF/memory_19_cmp_eq00001 falling
  Destination Clock: Inst_RF/memory_19_cmp_eq00001 falling

  Data Path: Inst_RF/memory_19_0 to Inst_RF/memory_19_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.482  Inst_RF/memory_19_0 (Inst_RF/memory_19_0)
     LUT3:I2->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_82 (Inst_RF/Mmux__varindex0002_82)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_7_f5 (Inst_RF/Mmux__varindex0002_7_f5)
     MUXF6:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_5_f6 (Inst_RF/Mmux__varindex0002_5_f6)
     MUXF7:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_19_31
    ----------------------------------------
    Total                      9.379ns (8.018ns logic, 1.361ns route)
                                       (85.5% logic, 14.5% route)

=========================================================================
Timing constraint: Default period analysis for Clock 'Inst_RF/memory_24_cmp_eq00001'
  Clock period: 9.423ns (frequency: 106.123MHz)
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Delay:               9.423ns (Levels of Logic = 39)
  Source:            Inst_RF/memory_24_0 (LATCH)
  Destination:       Inst_RF/memory_24_31 (LATCH)
  Source Clock:      Inst_RF/memory_24_cmp_eq00001 falling
  Destination Clock: Inst_RF/memory_24_cmp_eq00001 falling

  Data Path: Inst_RF/memory_24_0 to Inst_RF/memory_24_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.526  Inst_RF/memory_24_0 (Inst_RF/memory_24_0)
     LUT3:I1->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_8 (Inst_RF/Mmux__varindex0002_8)
     MUXF5:I0->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_6_f5 (Inst_RF/Mmux__varindex0002_6_f5)
     MUXF6:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f6 (Inst_RF/Mmux__varindex0002_4_f6)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_24_31
    ----------------------------------------
    Total                      9.423ns (8.018ns logic, 1.405ns route)
                                       (85.1% logic, 14.9% route)

=========================================================================
Timing constraint: Default period analysis for Clock 'Inst_RF/memory_25_cmp_eq00001'
  Clock period: 9.379ns (frequency: 106.621MHz)
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Delay:               9.379ns (Levels of Logic = 39)
  Source:            Inst_RF/memory_25_0 (LATCH)
  Destination:       Inst_RF/memory_25_31 (LATCH)
  Source Clock:      Inst_RF/memory_25_cmp_eq00001 falling
  Destination Clock: Inst_RF/memory_25_cmp_eq00001 falling

  Data Path: Inst_RF/memory_25_0 to Inst_RF/memory_25_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.482  Inst_RF/memory_25_0 (Inst_RF/memory_25_0)
     LUT3:I2->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_8 (Inst_RF/Mmux__varindex0002_8)
     MUXF5:I0->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_6_f5 (Inst_RF/Mmux__varindex0002_6_f5)
     MUXF6:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f6 (Inst_RF/Mmux__varindex0002_4_f6)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_25_31
    ----------------------------------------
    Total                      9.379ns (8.018ns logic, 1.361ns route)
                                       (85.5% logic, 14.5% route)

=========================================================================
Timing constraint: Default period analysis for Clock 'Inst_RF/memory_26_cmp_eq00001'
  Clock period: 9.423ns (frequency: 106.123MHz)
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Delay:               9.423ns (Levels of Logic = 39)
  Source:            Inst_RF/memory_26_0 (LATCH)
  Destination:       Inst_RF/memory_26_31 (LATCH)
  Source Clock:      Inst_RF/memory_26_cmp_eq00001 falling
  Destination Clock: Inst_RF/memory_26_cmp_eq00001 falling

  Data Path: Inst_RF/memory_26_0 to Inst_RF/memory_26_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.526  Inst_RF/memory_26_0 (Inst_RF/memory_26_0)
     LUT3:I1->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_71 (Inst_RF/Mmux__varindex0002_71)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_6_f5 (Inst_RF/Mmux__varindex0002_6_f5)
     MUXF6:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f6 (Inst_RF/Mmux__varindex0002_4_f6)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_26_31
    ----------------------------------------
    Total                      9.423ns (8.018ns logic, 1.405ns route)
                                       (85.1% logic, 14.9% route)

=========================================================================
Timing constraint: Default period analysis for Clock 'Inst_RF/memory_31_cmp_eq00001'
  Clock period: 9.379ns (frequency: 106.621MHz)
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Delay:               9.379ns (Levels of Logic = 39)
  Source:            Inst_RF/memory_31_0 (LATCH)
  Destination:       Inst_RF/memory_31_31 (LATCH)
  Source Clock:      Inst_RF/memory_31_cmp_eq00001 falling
  Destination Clock: Inst_RF/memory_31_cmp_eq00001 falling

  Data Path: Inst_RF/memory_31_0 to Inst_RF/memory_31_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.482  Inst_RF/memory_31_0 (Inst_RF/memory_31_0)
     LUT3:I2->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_6 (Inst_RF/Mmux__varindex0002_6)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_5_f5 (Inst_RF/Mmux__varindex0002_5_f5)
     MUXF6:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f6 (Inst_RF/Mmux__varindex0002_4_f6)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_31_31
    ----------------------------------------
    Total                      9.379ns (8.018ns logic, 1.361ns route)
                                       (85.5% logic, 14.5% route)

=========================================================================
Timing constraint: Default period analysis for Clock 'Inst_RF/memory_27_cmp_eq00001'
  Clock period: 9.379ns (frequency: 106.621MHz)
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Delay:               9.379ns (Levels of Logic = 39)
  Source:            Inst_RF/memory_27_0 (LATCH)
  Destination:       Inst_RF/memory_27_31 (LATCH)
  Source Clock:      Inst_RF/memory_27_cmp_eq00001 falling
  Destination Clock: Inst_RF/memory_27_cmp_eq00001 falling

  Data Path: Inst_RF/memory_27_0 to Inst_RF/memory_27_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.482  Inst_RF/memory_27_0 (Inst_RF/memory_27_0)
     LUT3:I2->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_71 (Inst_RF/Mmux__varindex0002_71)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_6_f5 (Inst_RF/Mmux__varindex0002_6_f5)
     MUXF6:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f6 (Inst_RF/Mmux__varindex0002_4_f6)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_27_31
    ----------------------------------------
    Total                      9.379ns (8.018ns logic, 1.361ns route)
                                       (85.5% logic, 14.5% route)

=========================================================================
Timing constraint: Default period analysis for Clock 'Inst_RF/memory_1_cmp_eq00001'
  Clock period: 9.423ns (frequency: 106.123MHz)
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Delay:               9.423ns (Levels of Logic = 39)
  Source:            Inst_RF/memory_1_0 (LATCH)
  Destination:       Inst_RF/memory_1_31 (LATCH)
  Source Clock:      Inst_RF/memory_1_cmp_eq00001 falling
  Destination Clock: Inst_RF/memory_1_cmp_eq00001 falling

  Data Path: Inst_RF/memory_1_0 to Inst_RF/memory_1_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.526  Inst_RF/memory_1_0 (Inst_RF/memory_1_0)
     LUT2:I1->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_10 (Inst_RF/Mmux__varindex0002_10)
     MUXF5:I0->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_8_f5 (Inst_RF/Mmux__varindex0002_8_f5)
     MUXF6:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_6_f6 (Inst_RF/Mmux__varindex0002_6_f6)
     MUXF7:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f7 (Inst_RF/Mmux__varindex0002_4_f7)
     MUXF8:I0->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_1_31
    ----------------------------------------
    Total                      9.423ns (8.018ns logic, 1.405ns route)
                                       (85.1% logic, 14.9% route)

=========================================================================
Timing constraint: Default period analysis for Clock 'Inst_RF/memory_2_cmp_eq00001'
  Clock period: 9.423ns (frequency: 106.123MHz)
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Delay:               9.423ns (Levels of Logic = 39)
  Source:            Inst_RF/memory_2_0 (LATCH)
  Destination:       Inst_RF/memory_2_31 (LATCH)
  Source Clock:      Inst_RF/memory_2_cmp_eq00001 falling
  Destination Clock: Inst_RF/memory_2_cmp_eq00001 falling

  Data Path: Inst_RF/memory_2_0 to Inst_RF/memory_2_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.526  Inst_RF/memory_2_0 (Inst_RF/memory_2_0)
     LUT3:I1->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_93 (Inst_RF/Mmux__varindex0002_93)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_8_f5 (Inst_RF/Mmux__varindex0002_8_f5)
     MUXF6:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_6_f6 (Inst_RF/Mmux__varindex0002_6_f6)
     MUXF7:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f7 (Inst_RF/Mmux__varindex0002_4_f7)
     MUXF8:I0->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_2_31
    ----------------------------------------
    Total                      9.423ns (8.018ns logic, 1.405ns route)
                                       (85.1% logic, 14.9% route)

=========================================================================
Timing constraint: Default period analysis for Clock 'Inst_RF/memory_3_cmp_eq00001'
  Clock period: 9.379ns (frequency: 106.621MHz)
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Delay:               9.379ns (Levels of Logic = 39)
  Source:            Inst_RF/memory_3_0 (LATCH)
  Destination:       Inst_RF/memory_3_31 (LATCH)
  Source Clock:      Inst_RF/memory_3_cmp_eq00001 falling
  Destination Clock: Inst_RF/memory_3_cmp_eq00001 falling

  Data Path: Inst_RF/memory_3_0 to Inst_RF/memory_3_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.482  Inst_RF/memory_3_0 (Inst_RF/memory_3_0)
     LUT3:I2->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_93 (Inst_RF/Mmux__varindex0002_93)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_8_f5 (Inst_RF/Mmux__varindex0002_8_f5)
     MUXF6:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_6_f6 (Inst_RF/Mmux__varindex0002_6_f6)
     MUXF7:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f7 (Inst_RF/Mmux__varindex0002_4_f7)
     MUXF8:I0->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_3_31
    ----------------------------------------
    Total                      9.379ns (8.018ns logic, 1.361ns route)
                                       (85.5% logic, 14.5% route)

=========================================================================
Timing constraint: Default period analysis for Clock 'Inst_RF/memory_10_cmp_eq00001'
  Clock period: 9.423ns (frequency: 106.123MHz)
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Delay:               9.423ns (Levels of Logic = 39)
  Source:            Inst_RF/memory_10_0 (LATCH)
  Destination:       Inst_RF/memory_10_31 (LATCH)
  Source Clock:      Inst_RF/memory_10_cmp_eq00001 falling
  Destination Clock: Inst_RF/memory_10_cmp_eq00001 falling

  Data Path: Inst_RF/memory_10_0 to Inst_RF/memory_10_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.526  Inst_RF/memory_10_0 (Inst_RF/memory_10_0)
     LUT3:I1->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_84 (Inst_RF/Mmux__varindex0002_84)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_7_f5_0 (Inst_RF/Mmux__varindex0002_7_f51)
     MUXF6:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_5_f6_0 (Inst_RF/Mmux__varindex0002_5_f61)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f7 (Inst_RF/Mmux__varindex0002_4_f7)
     MUXF8:I0->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_10_31
    ----------------------------------------
    Total                      9.423ns (8.018ns logic, 1.405ns route)
                                       (85.1% logic, 14.9% route)

=========================================================================
Timing constraint: Default period analysis for Clock 'Inst_RF/memory_11_cmp_eq00001'
  Clock period: 9.379ns (frequency: 106.621MHz)
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Delay:               9.379ns (Levels of Logic = 39)
  Source:            Inst_RF/memory_11_0 (LATCH)
  Destination:       Inst_RF/memory_11_31 (LATCH)
  Source Clock:      Inst_RF/memory_11_cmp_eq00001 falling
  Destination Clock: Inst_RF/memory_11_cmp_eq00001 falling

  Data Path: Inst_RF/memory_11_0 to Inst_RF/memory_11_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.482  Inst_RF/memory_11_0 (Inst_RF/memory_11_0)
     LUT3:I2->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_84 (Inst_RF/Mmux__varindex0002_84)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_7_f5_0 (Inst_RF/Mmux__varindex0002_7_f51)
     MUXF6:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_5_f6_0 (Inst_RF/Mmux__varindex0002_5_f61)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f7 (Inst_RF/Mmux__varindex0002_4_f7)
     MUXF8:I0->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_11_31
    ----------------------------------------
    Total                      9.379ns (8.018ns logic, 1.361ns route)
                                       (85.5% logic, 14.5% route)

=========================================================================
Timing constraint: Default period analysis for Clock 'Inst_RF/memory_7_cmp_eq00001'
  Clock period: 9.379ns (frequency: 106.621MHz)
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Delay:               9.379ns (Levels of Logic = 39)
  Source:            Inst_RF/memory_7_0 (LATCH)
  Destination:       Inst_RF/memory_7_31 (LATCH)
  Source Clock:      Inst_RF/memory_7_cmp_eq00001 falling
  Destination Clock: Inst_RF/memory_7_cmp_eq00001 falling

  Data Path: Inst_RF/memory_7_0 to Inst_RF/memory_7_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.482  Inst_RF/memory_7_0 (Inst_RF/memory_7_0)
     LUT3:I2->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_85 (Inst_RF/Mmux__varindex0002_85)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_7_f5_1 (Inst_RF/Mmux__varindex0002_7_f52)
     MUXF6:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_6_f6 (Inst_RF/Mmux__varindex0002_6_f6)
     MUXF7:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f7 (Inst_RF/Mmux__varindex0002_4_f7)
     MUXF8:I0->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_7_31
    ----------------------------------------
    Total                      9.379ns (8.018ns logic, 1.361ns route)
                                       (85.5% logic, 14.5% route)

=========================================================================
Timing constraint: Default period analysis for Clock 'Inst_RF/memory_8_cmp_eq00001'
  Clock period: 9.423ns (frequency: 106.123MHz)
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Delay:               9.423ns (Levels of Logic = 39)
  Source:            Inst_RF/memory_8_0 (LATCH)
  Destination:       Inst_RF/memory_8_31 (LATCH)
  Source Clock:      Inst_RF/memory_8_cmp_eq00001 falling
  Destination Clock: Inst_RF/memory_8_cmp_eq00001 falling

  Data Path: Inst_RF/memory_8_0 to Inst_RF/memory_8_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.526  Inst_RF/memory_8_0 (Inst_RF/memory_8_0)
     LUT3:I1->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_91 (Inst_RF/Mmux__varindex0002_91)
     MUXF5:I0->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_7_f5_0 (Inst_RF/Mmux__varindex0002_7_f51)
     MUXF6:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_5_f6_0 (Inst_RF/Mmux__varindex0002_5_f61)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f7 (Inst_RF/Mmux__varindex0002_4_f7)
     MUXF8:I0->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_8_31
    ----------------------------------------
    Total                      9.423ns (8.018ns logic, 1.405ns route)
                                       (85.1% logic, 14.9% route)

=========================================================================
Timing constraint: Default period analysis for Clock 'Inst_RF/memory_15_cmp_eq00001'
  Clock period: 9.379ns (frequency: 106.621MHz)
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Delay:               9.379ns (Levels of Logic = 39)
  Source:            Inst_RF/memory_15_0 (LATCH)
  Destination:       Inst_RF/memory_15_31 (LATCH)
  Source Clock:      Inst_RF/memory_15_cmp_eq00001 falling
  Destination Clock: Inst_RF/memory_15_cmp_eq00001 falling

  Data Path: Inst_RF/memory_15_0 to Inst_RF/memory_15_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.482  Inst_RF/memory_15_0 (Inst_RF/memory_15_0)
     LUT3:I2->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_73 (Inst_RF/Mmux__varindex0002_73)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_6_f5_1 (Inst_RF/Mmux__varindex0002_6_f52)
     MUXF6:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_5_f6_0 (Inst_RF/Mmux__varindex0002_5_f61)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f7 (Inst_RF/Mmux__varindex0002_4_f7)
     MUXF8:I0->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_15_31
    ----------------------------------------
    Total                      9.379ns (8.018ns logic, 1.361ns route)
                                       (85.5% logic, 14.5% route)

=========================================================================
Timing constraint: Default period analysis for Clock 'Inst_RF/memory_9_cmp_eq00001'
  Clock period: 9.379ns (frequency: 106.621MHz)
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Delay:               9.379ns (Levels of Logic = 39)
  Source:            Inst_RF/memory_9_0 (LATCH)
  Destination:       Inst_RF/memory_9_31 (LATCH)
  Source Clock:      Inst_RF/memory_9_cmp_eq00001 falling
  Destination Clock: Inst_RF/memory_9_cmp_eq00001 falling

  Data Path: Inst_RF/memory_9_0 to Inst_RF/memory_9_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.482  Inst_RF/memory_9_0 (Inst_RF/memory_9_0)
     LUT3:I2->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_91 (Inst_RF/Mmux__varindex0002_91)
     MUXF5:I0->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_7_f5_0 (Inst_RF/Mmux__varindex0002_7_f51)
     MUXF6:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_5_f6_0 (Inst_RF/Mmux__varindex0002_5_f61)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f7 (Inst_RF/Mmux__varindex0002_4_f7)
     MUXF8:I0->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_9_31
    ----------------------------------------
    Total                      9.379ns (8.018ns logic, 1.361ns route)
                                       (85.5% logic, 14.5% route)

=========================================================================
Timing constraint: Default OFFSET IN BEFORE for Clock 'Inst_RF/memory_16_cmp_eq00001'
  Total number of paths / destination ports: 45062 / 32
-------------------------------------------------------------------------
Offset:              13.183ns (Levels of Logic = 41)
  Source:            reset (PAD)
  Destination:       Inst_RF/memory_16_31 (LATCH)
  Destination Clock: Inst_RF/memory_16_cmp_eq00001 falling

  Data Path: reset to Inst_RF/memory_16_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     IBUF:I->O           756   1.218   1.489  reset_IBUF (reset_IBUF)
     LUT4:I1->O          393   0.704   1.551  Inst_IM/outInstruction<0> (imToURS<0>)
     LUT3:I0->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_6 (Inst_RF/Mmux__varindex0002_6)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_5_f5 (Inst_RF/Mmux__varindex0002_5_f5)
     MUXF6:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f6 (Inst_RF/Mmux__varindex0002_4_f6)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_16_31
    ----------------------------------------
    Total                     13.183ns (9.264ns logic, 3.919ns route)
                                       (70.3% logic, 29.7% route)

=========================================================================
Timing constraint: Default OFFSET IN BEFORE for Clock 'Inst_ALU/ALUResult_mux0000'
  Total number of paths / destination ports: 5355 / 23
-------------------------------------------------------------------------
Offset:              11.531ns (Levels of Logic = 13)
  Source:            reset (PAD)
  Destination:       Inst_RF/memory_21_3 (LATCH)
  Destination Clock: Inst_ALU/ALUResult_mux0000 falling

  Data Path: reset to Inst_RF/memory_21_3
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     IBUF:I->O           756   1.218   1.489  reset_IBUF (reset_IBUF)
     LUT4:I1->O          393   0.704   1.551  Inst_IM/outInstruction<0> (imToURS<0>)
     LUT3:I0->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_6 (Inst_RF/Mmux__varindex0002_6)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_5_f5 (Inst_RF/Mmux__varindex0002_5_f5)
     MUXF6:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f6 (Inst_RF/Mmux__varindex0002_4_f6)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     XORCY:CI->O          29   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<3> (resultadoProcesador_3_OBUF)
     LDC:D                     0.308          Inst_RF/memory_20_3
    ----------------------------------------
    Total                     11.531ns (7.612ns logic, 3.919ns route)
                                       (66.0% logic, 34.0% route)

=========================================================================
Timing constraint: Default OFFSET IN BEFORE for Clock 'Inst_RF/memory_17_cmp_eq00001'
  Total number of paths / destination ports: 45062 / 32
-------------------------------------------------------------------------
Offset:              13.183ns (Levels of Logic = 41)
  Source:            reset (PAD)
  Destination:       Inst_RF/memory_17_31 (LATCH)
  Destination Clock: Inst_RF/memory_17_cmp_eq00001 falling

  Data Path: reset to Inst_RF/memory_17_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     IBUF:I->O           756   1.218   1.489  reset_IBUF (reset_IBUF)
     LUT4:I1->O          393   0.704   1.551  Inst_IM/outInstruction<0> (imToURS<0>)
     LUT3:I0->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_6 (Inst_RF/Mmux__varindex0002_6)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_5_f5 (Inst_RF/Mmux__varindex0002_5_f5)
     MUXF6:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f6 (Inst_RF/Mmux__varindex0002_4_f6)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_17_31
    ----------------------------------------
    Total                     13.183ns (9.264ns logic, 3.919ns route)
                                       (70.3% logic, 29.7% route)

=========================================================================
Timing constraint: Default OFFSET IN BEFORE for Clock 'Inst_RF/memory_18_cmp_eq00001'
  Total number of paths / destination ports: 45062 / 32
-------------------------------------------------------------------------
Offset:              13.183ns (Levels of Logic = 41)
  Source:            reset (PAD)
  Destination:       Inst_RF/memory_18_31 (LATCH)
  Destination Clock: Inst_RF/memory_18_cmp_eq00001 falling

  Data Path: reset to Inst_RF/memory_18_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     IBUF:I->O           756   1.218   1.489  reset_IBUF (reset_IBUF)
     LUT4:I1->O          393   0.704   1.551  Inst_IM/outInstruction<0> (imToURS<0>)
     LUT3:I0->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_6 (Inst_RF/Mmux__varindex0002_6)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_5_f5 (Inst_RF/Mmux__varindex0002_5_f5)
     MUXF6:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f6 (Inst_RF/Mmux__varindex0002_4_f6)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_18_31
    ----------------------------------------
    Total                     13.183ns (9.264ns logic, 3.919ns route)
                                       (70.3% logic, 29.7% route)

=========================================================================
Timing constraint: Default OFFSET IN BEFORE for Clock 'Inst_RF/memory_23_cmp_eq00001'
  Total number of paths / destination ports: 45062 / 32
-------------------------------------------------------------------------
Offset:              13.183ns (Levels of Logic = 41)
  Source:            reset (PAD)
  Destination:       Inst_RF/memory_23_31 (LATCH)
  Destination Clock: Inst_RF/memory_23_cmp_eq00001 falling

  Data Path: reset to Inst_RF/memory_23_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     IBUF:I->O           756   1.218   1.489  reset_IBUF (reset_IBUF)
     LUT4:I1->O          393   0.704   1.551  Inst_IM/outInstruction<0> (imToURS<0>)
     LUT3:I0->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_6 (Inst_RF/Mmux__varindex0002_6)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_5_f5 (Inst_RF/Mmux__varindex0002_5_f5)
     MUXF6:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f6 (Inst_RF/Mmux__varindex0002_4_f6)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_23_31
    ----------------------------------------
    Total                     13.183ns (9.264ns logic, 3.919ns route)
                                       (70.3% logic, 29.7% route)

=========================================================================
Timing constraint: Default OFFSET IN BEFORE for Clock 'Inst_RF/memory_19_cmp_eq00001'
  Total number of paths / destination ports: 45062 / 32
-------------------------------------------------------------------------
Offset:              13.183ns (Levels of Logic = 41)
  Source:            reset (PAD)
  Destination:       Inst_RF/memory_19_31 (LATCH)
  Destination Clock: Inst_RF/memory_19_cmp_eq00001 falling

  Data Path: reset to Inst_RF/memory_19_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     IBUF:I->O           756   1.218   1.489  reset_IBUF (reset_IBUF)
     LUT4:I1->O          393   0.704   1.551  Inst_IM/outInstruction<0> (imToURS<0>)
     LUT3:I0->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_6 (Inst_RF/Mmux__varindex0002_6)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_5_f5 (Inst_RF/Mmux__varindex0002_5_f5)
     MUXF6:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f6 (Inst_RF/Mmux__varindex0002_4_f6)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_19_31
    ----------------------------------------
    Total                     13.183ns (9.264ns logic, 3.919ns route)
                                       (70.3% logic, 29.7% route)

=========================================================================
Timing constraint: Default OFFSET IN BEFORE for Clock 'Inst_RF/memory_24_cmp_eq00001'
  Total number of paths / destination ports: 45062 / 32
-------------------------------------------------------------------------
Offset:              13.183ns (Levels of Logic = 41)
  Source:            reset (PAD)
  Destination:       Inst_RF/memory_24_31 (LATCH)
  Destination Clock: Inst_RF/memory_24_cmp_eq00001 falling

  Data Path: reset to Inst_RF/memory_24_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     IBUF:I->O           756   1.218   1.489  reset_IBUF (reset_IBUF)
     LUT4:I1->O          393   0.704   1.551  Inst_IM/outInstruction<0> (imToURS<0>)
     LUT3:I0->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_6 (Inst_RF/Mmux__varindex0002_6)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_5_f5 (Inst_RF/Mmux__varindex0002_5_f5)
     MUXF6:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f6 (Inst_RF/Mmux__varindex0002_4_f6)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_24_31
    ----------------------------------------
    Total                     13.183ns (9.264ns logic, 3.919ns route)
                                       (70.3% logic, 29.7% route)

=========================================================================
Timing constraint: Default OFFSET IN BEFORE for Clock 'Inst_RF/memory_25_cmp_eq00001'
  Total number of paths / destination ports: 45062 / 32
-------------------------------------------------------------------------
Offset:              13.183ns (Levels of Logic = 41)
  Source:            reset (PAD)
  Destination:       Inst_RF/memory_25_31 (LATCH)
  Destination Clock: Inst_RF/memory_25_cmp_eq00001 falling

  Data Path: reset to Inst_RF/memory_25_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     IBUF:I->O           756   1.218   1.489  reset_IBUF (reset_IBUF)
     LUT4:I1->O          393   0.704   1.551  Inst_IM/outInstruction<0> (imToURS<0>)
     LUT3:I0->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_6 (Inst_RF/Mmux__varindex0002_6)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_5_f5 (Inst_RF/Mmux__varindex0002_5_f5)
     MUXF6:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f6 (Inst_RF/Mmux__varindex0002_4_f6)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_25_31
    ----------------------------------------
    Total                     13.183ns (9.264ns logic, 3.919ns route)
                                       (70.3% logic, 29.7% route)

=========================================================================
Timing constraint: Default OFFSET IN BEFORE for Clock 'Inst_RF/memory_26_cmp_eq00001'
  Total number of paths / destination ports: 45062 / 32
-------------------------------------------------------------------------
Offset:              13.183ns (Levels of Logic = 41)
  Source:            reset (PAD)
  Destination:       Inst_RF/memory_26_31 (LATCH)
  Destination Clock: Inst_RF/memory_26_cmp_eq00001 falling

  Data Path: reset to Inst_RF/memory_26_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     IBUF:I->O           756   1.218   1.489  reset_IBUF (reset_IBUF)
     LUT4:I1->O          393   0.704   1.551  Inst_IM/outInstruction<0> (imToURS<0>)
     LUT3:I0->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_6 (Inst_RF/Mmux__varindex0002_6)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_5_f5 (Inst_RF/Mmux__varindex0002_5_f5)
     MUXF6:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f6 (Inst_RF/Mmux__varindex0002_4_f6)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_26_31
    ----------------------------------------
    Total                     13.183ns (9.264ns logic, 3.919ns route)
                                       (70.3% logic, 29.7% route)

=========================================================================
Timing constraint: Default OFFSET IN BEFORE for Clock 'Inst_RF/memory_31_cmp_eq00001'
  Total number of paths / destination ports: 45062 / 32
-------------------------------------------------------------------------
Offset:              13.183ns (Levels of Logic = 41)
  Source:            reset (PAD)
  Destination:       Inst_RF/memory_31_31 (LATCH)
  Destination Clock: Inst_RF/memory_31_cmp_eq00001 falling

  Data Path: reset to Inst_RF/memory_31_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     IBUF:I->O           756   1.218   1.489  reset_IBUF (reset_IBUF)
     LUT4:I1->O          393   0.704   1.551  Inst_IM/outInstruction<0> (imToURS<0>)
     LUT3:I0->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_6 (Inst_RF/Mmux__varindex0002_6)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_5_f5 (Inst_RF/Mmux__varindex0002_5_f5)
     MUXF6:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f6 (Inst_RF/Mmux__varindex0002_4_f6)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_31_31
    ----------------------------------------
    Total                     13.183ns (9.264ns logic, 3.919ns route)
                                       (70.3% logic, 29.7% route)

=========================================================================
Timing constraint: Default OFFSET IN BEFORE for Clock 'Inst_RF/memory_27_cmp_eq00001'
  Total number of paths / destination ports: 45062 / 32
-------------------------------------------------------------------------
Offset:              13.183ns (Levels of Logic = 41)
  Source:            reset (PAD)
  Destination:       Inst_RF/memory_27_31 (LATCH)
  Destination Clock: Inst_RF/memory_27_cmp_eq00001 falling

  Data Path: reset to Inst_RF/memory_27_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     IBUF:I->O           756   1.218   1.489  reset_IBUF (reset_IBUF)
     LUT4:I1->O          393   0.704   1.551  Inst_IM/outInstruction<0> (imToURS<0>)
     LUT3:I0->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_6 (Inst_RF/Mmux__varindex0002_6)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_5_f5 (Inst_RF/Mmux__varindex0002_5_f5)
     MUXF6:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f6 (Inst_RF/Mmux__varindex0002_4_f6)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_27_31
    ----------------------------------------
    Total                     13.183ns (9.264ns logic, 3.919ns route)
                                       (70.3% logic, 29.7% route)

=========================================================================
Timing constraint: Default OFFSET IN BEFORE for Clock 'Inst_RF/memory_1_cmp_eq00001'
  Total number of paths / destination ports: 45062 / 32
-------------------------------------------------------------------------
Offset:              13.183ns (Levels of Logic = 41)
  Source:            reset (PAD)
  Destination:       Inst_RF/memory_1_31 (LATCH)
  Destination Clock: Inst_RF/memory_1_cmp_eq00001 falling

  Data Path: reset to Inst_RF/memory_1_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     IBUF:I->O           756   1.218   1.489  reset_IBUF (reset_IBUF)
     LUT4:I1->O          393   0.704   1.551  Inst_IM/outInstruction<0> (imToURS<0>)
     LUT3:I0->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_6 (Inst_RF/Mmux__varindex0002_6)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_5_f5 (Inst_RF/Mmux__varindex0002_5_f5)
     MUXF6:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f6 (Inst_RF/Mmux__varindex0002_4_f6)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_1_31
    ----------------------------------------
    Total                     13.183ns (9.264ns logic, 3.919ns route)
                                       (70.3% logic, 29.7% route)

=========================================================================
Timing constraint: Default OFFSET IN BEFORE for Clock 'Inst_RF/memory_2_cmp_eq00001'
  Total number of paths / destination ports: 45062 / 32
-------------------------------------------------------------------------
Offset:              13.183ns (Levels of Logic = 41)
  Source:            reset (PAD)
  Destination:       Inst_RF/memory_2_31 (LATCH)
  Destination Clock: Inst_RF/memory_2_cmp_eq00001 falling

  Data Path: reset to Inst_RF/memory_2_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     IBUF:I->O           756   1.218   1.489  reset_IBUF (reset_IBUF)
     LUT4:I1->O          393   0.704   1.551  Inst_IM/outInstruction<0> (imToURS<0>)
     LUT3:I0->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_6 (Inst_RF/Mmux__varindex0002_6)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_5_f5 (Inst_RF/Mmux__varindex0002_5_f5)
     MUXF6:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f6 (Inst_RF/Mmux__varindex0002_4_f6)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_2_31
    ----------------------------------------
    Total                     13.183ns (9.264ns logic, 3.919ns route)
                                       (70.3% logic, 29.7% route)

=========================================================================
Timing constraint: Default OFFSET IN BEFORE for Clock 'Inst_RF/memory_3_cmp_eq00001'
  Total number of paths / destination ports: 45062 / 32
-------------------------------------------------------------------------
Offset:              13.183ns (Levels of Logic = 41)
  Source:            reset (PAD)
  Destination:       Inst_RF/memory_3_31 (LATCH)
  Destination Clock: Inst_RF/memory_3_cmp_eq00001 falling

  Data Path: reset to Inst_RF/memory_3_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     IBUF:I->O           756   1.218   1.489  reset_IBUF (reset_IBUF)
     LUT4:I1->O          393   0.704   1.551  Inst_IM/outInstruction<0> (imToURS<0>)
     LUT3:I0->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_6 (Inst_RF/Mmux__varindex0002_6)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_5_f5 (Inst_RF/Mmux__varindex0002_5_f5)
     MUXF6:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f6 (Inst_RF/Mmux__varindex0002_4_f6)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_3_31
    ----------------------------------------
    Total                     13.183ns (9.264ns logic, 3.919ns route)
                                       (70.3% logic, 29.7% route)

=========================================================================
Timing constraint: Default OFFSET IN BEFORE for Clock 'Inst_RF/memory_10_cmp_eq00001'
  Total number of paths / destination ports: 45062 / 32
-------------------------------------------------------------------------
Offset:              13.183ns (Levels of Logic = 41)
  Source:            reset (PAD)
  Destination:       Inst_RF/memory_10_31 (LATCH)
  Destination Clock: Inst_RF/memory_10_cmp_eq00001 falling

  Data Path: reset to Inst_RF/memory_10_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     IBUF:I->O           756   1.218   1.489  reset_IBUF (reset_IBUF)
     LUT4:I1->O          393   0.704   1.551  Inst_IM/outInstruction<0> (imToURS<0>)
     LUT3:I0->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_6 (Inst_RF/Mmux__varindex0002_6)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_5_f5 (Inst_RF/Mmux__varindex0002_5_f5)
     MUXF6:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f6 (Inst_RF/Mmux__varindex0002_4_f6)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_10_31
    ----------------------------------------
    Total                     13.183ns (9.264ns logic, 3.919ns route)
                                       (70.3% logic, 29.7% route)

=========================================================================
Timing constraint: Default OFFSET IN BEFORE for Clock 'Inst_RF/memory_11_cmp_eq00001'
  Total number of paths / destination ports: 45062 / 32
-------------------------------------------------------------------------
Offset:              13.183ns (Levels of Logic = 41)
  Source:            reset (PAD)
  Destination:       Inst_RF/memory_11_31 (LATCH)
  Destination Clock: Inst_RF/memory_11_cmp_eq00001 falling

  Data Path: reset to Inst_RF/memory_11_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     IBUF:I->O           756   1.218   1.489  reset_IBUF (reset_IBUF)
     LUT4:I1->O          393   0.704   1.551  Inst_IM/outInstruction<0> (imToURS<0>)
     LUT3:I0->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_6 (Inst_RF/Mmux__varindex0002_6)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_5_f5 (Inst_RF/Mmux__varindex0002_5_f5)
     MUXF6:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f6 (Inst_RF/Mmux__varindex0002_4_f6)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_11_31
    ----------------------------------------
    Total                     13.183ns (9.264ns logic, 3.919ns route)
                                       (70.3% logic, 29.7% route)

=========================================================================
Timing constraint: Default OFFSET IN BEFORE for Clock 'Inst_RF/memory_7_cmp_eq00001'
  Total number of paths / destination ports: 45062 / 32
-------------------------------------------------------------------------
Offset:              13.183ns (Levels of Logic = 41)
  Source:            reset (PAD)
  Destination:       Inst_RF/memory_7_31 (LATCH)
  Destination Clock: Inst_RF/memory_7_cmp_eq00001 falling

  Data Path: reset to Inst_RF/memory_7_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     IBUF:I->O           756   1.218   1.489  reset_IBUF (reset_IBUF)
     LUT4:I1->O          393   0.704   1.551  Inst_IM/outInstruction<0> (imToURS<0>)
     LUT3:I0->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_6 (Inst_RF/Mmux__varindex0002_6)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_5_f5 (Inst_RF/Mmux__varindex0002_5_f5)
     MUXF6:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f6 (Inst_RF/Mmux__varindex0002_4_f6)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_7_31
    ----------------------------------------
    Total                     13.183ns (9.264ns logic, 3.919ns route)
                                       (70.3% logic, 29.7% route)

=========================================================================
Timing constraint: Default OFFSET IN BEFORE for Clock 'Inst_RF/memory_8_cmp_eq00001'
  Total number of paths / destination ports: 45062 / 32
-------------------------------------------------------------------------
Offset:              13.183ns (Levels of Logic = 41)
  Source:            reset (PAD)
  Destination:       Inst_RF/memory_8_31 (LATCH)
  Destination Clock: Inst_RF/memory_8_cmp_eq00001 falling

  Data Path: reset to Inst_RF/memory_8_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     IBUF:I->O           756   1.218   1.489  reset_IBUF (reset_IBUF)
     LUT4:I1->O          393   0.704   1.551  Inst_IM/outInstruction<0> (imToURS<0>)
     LUT3:I0->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_6 (Inst_RF/Mmux__varindex0002_6)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_5_f5 (Inst_RF/Mmux__varindex0002_5_f5)
     MUXF6:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f6 (Inst_RF/Mmux__varindex0002_4_f6)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_8_31
    ----------------------------------------
    Total                     13.183ns (9.264ns logic, 3.919ns route)
                                       (70.3% logic, 29.7% route)

=========================================================================
Timing constraint: Default OFFSET IN BEFORE for Clock 'Inst_RF/memory_15_cmp_eq00001'
  Total number of paths / destination ports: 45062 / 32
-------------------------------------------------------------------------
Offset:              13.183ns (Levels of Logic = 41)
  Source:            reset (PAD)
  Destination:       Inst_RF/memory_15_31 (LATCH)
  Destination Clock: Inst_RF/memory_15_cmp_eq00001 falling

  Data Path: reset to Inst_RF/memory_15_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     IBUF:I->O           756   1.218   1.489  reset_IBUF (reset_IBUF)
     LUT4:I1->O          393   0.704   1.551  Inst_IM/outInstruction<0> (imToURS<0>)
     LUT3:I0->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_6 (Inst_RF/Mmux__varindex0002_6)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_5_f5 (Inst_RF/Mmux__varindex0002_5_f5)
     MUXF6:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f6 (Inst_RF/Mmux__varindex0002_4_f6)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_15_31
    ----------------------------------------
    Total                     13.183ns (9.264ns logic, 3.919ns route)
                                       (70.3% logic, 29.7% route)

=========================================================================
Timing constraint: Default OFFSET IN BEFORE for Clock 'Inst_RF/memory_9_cmp_eq00001'
  Total number of paths / destination ports: 45062 / 32
-------------------------------------------------------------------------
Offset:              13.183ns (Levels of Logic = 41)
  Source:            reset (PAD)
  Destination:       Inst_RF/memory_9_31 (LATCH)
  Destination Clock: Inst_RF/memory_9_cmp_eq00001 falling

  Data Path: reset to Inst_RF/memory_9_31
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     IBUF:I->O           756   1.218   1.489  reset_IBUF (reset_IBUF)
     LUT4:I1->O          393   0.704   1.551  Inst_IM/outInstruction<0> (imToURS<0>)
     LUT3:I0->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_6 (Inst_RF/Mmux__varindex0002_6)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_5_f5 (Inst_RF/Mmux__varindex0002_5_f5)
     MUXF6:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f6 (Inst_RF/Mmux__varindex0002_4_f6)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     LDC:D                     0.308          Inst_RF/memory_9_31
    ----------------------------------------
    Total                     13.183ns (9.264ns logic, 3.919ns route)
                                       (70.3% logic, 29.7% route)

=========================================================================
Timing constraint: Default OFFSET OUT AFTER for Clock 'clk'
  Total number of paths / destination ports: 183832 / 32
-------------------------------------------------------------------------
Offset:              17.556ns (Levels of Logic = 42)
  Source:            Inst_Pc/salida_nPC_2 (FF)
  Destination:       resultadoProcesador<31> (PAD)
  Source Clock:      clk rising

  Data Path: Inst_Pc/salida_nPC_2 to resultadoProcesador<31>
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     FDC:C->Q             25   0.591   1.295  Inst_Pc/salida_nPC_2 (Inst_Pc/salida_nPC_2)
     LUT3:I2->O            1   0.704   0.424  Inst_IM/outInstruction<0>_SW0 (N28)
     LUT4:I3->O          393   0.704   1.551  Inst_IM/outInstruction<0> (imToURS<0>)
     LUT3:I0->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_6 (Inst_RF/Mmux__varindex0002_6)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_5_f5 (Inst_RF/Mmux__varindex0002_5_f5)
     MUXF6:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f6 (Inst_RF/Mmux__varindex0002_4_f6)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   1.102  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     OBUF:I->O                 3.272          resultadoProcesador_31_OBUF (resultadoProcesador<31>)
    ----------------------------------------
    Total                     17.556ns (12.305ns logic, 5.251ns route)
                                       (70.1% logic, 29.9% route)

=========================================================================
Timing constraint: Default OFFSET OUT AFTER for Clock 'Inst_RF/memory_16_cmp_eq00001'
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Offset:              13.489ns (Levels of Logic = 40)
  Source:            Inst_RF/memory_16_0 (LATCH)
  Destination:       resultadoProcesador<31> (PAD)
  Source Clock:      Inst_RF/memory_16_cmp_eq00001 falling

  Data Path: Inst_RF/memory_16_0 to resultadoProcesador<31>
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.526  Inst_RF/memory_16_0 (Inst_RF/memory_16_0)
     LUT3:I1->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_9 (Inst_RF/Mmux__varindex0002_9)
     MUXF5:I0->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_7_f5 (Inst_RF/Mmux__varindex0002_7_f5)
     MUXF6:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_5_f6 (Inst_RF/Mmux__varindex0002_5_f6)
     MUXF7:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   1.102  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     OBUF:I->O                 3.272          resultadoProcesador_31_OBUF (resultadoProcesador<31>)
    ----------------------------------------
    Total                     13.489ns (10.982ns logic, 2.507ns route)
                                       (81.4% logic, 18.6% route)

=========================================================================
Timing constraint: Default OFFSET OUT AFTER for Clock 'Inst_RF/memory_17_cmp_eq00001'
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Offset:              13.445ns (Levels of Logic = 40)
  Source:            Inst_RF/memory_17_0 (LATCH)
  Destination:       resultadoProcesador<31> (PAD)
  Source Clock:      Inst_RF/memory_17_cmp_eq00001 falling

  Data Path: Inst_RF/memory_17_0 to resultadoProcesador<31>
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.482  Inst_RF/memory_17_0 (Inst_RF/memory_17_0)
     LUT3:I2->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_9 (Inst_RF/Mmux__varindex0002_9)
     MUXF5:I0->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_7_f5 (Inst_RF/Mmux__varindex0002_7_f5)
     MUXF6:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_5_f6 (Inst_RF/Mmux__varindex0002_5_f6)
     MUXF7:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   1.102  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     OBUF:I->O                 3.272          resultadoProcesador_31_OBUF (resultadoProcesador<31>)
    ----------------------------------------
    Total                     13.445ns (10.982ns logic, 2.463ns route)
                                       (81.7% logic, 18.3% route)

=========================================================================
Timing constraint: Default OFFSET OUT AFTER for Clock 'Inst_RF/memory_18_cmp_eq00001'
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Offset:              13.489ns (Levels of Logic = 40)
  Source:            Inst_RF/memory_18_0 (LATCH)
  Destination:       resultadoProcesador<31> (PAD)
  Source Clock:      Inst_RF/memory_18_cmp_eq00001 falling

  Data Path: Inst_RF/memory_18_0 to resultadoProcesador<31>
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.526  Inst_RF/memory_18_0 (Inst_RF/memory_18_0)
     LUT3:I1->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_82 (Inst_RF/Mmux__varindex0002_82)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_7_f5 (Inst_RF/Mmux__varindex0002_7_f5)
     MUXF6:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_5_f6 (Inst_RF/Mmux__varindex0002_5_f6)
     MUXF7:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   1.102  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     OBUF:I->O                 3.272          resultadoProcesador_31_OBUF (resultadoProcesador<31>)
    ----------------------------------------
    Total                     13.489ns (10.982ns logic, 2.507ns route)
                                       (81.4% logic, 18.6% route)

=========================================================================
Timing constraint: Default OFFSET OUT AFTER for Clock 'Inst_RF/memory_19_cmp_eq00001'
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Offset:              13.445ns (Levels of Logic = 40)
  Source:            Inst_RF/memory_19_0 (LATCH)
  Destination:       resultadoProcesador<31> (PAD)
  Source Clock:      Inst_RF/memory_19_cmp_eq00001 falling

  Data Path: Inst_RF/memory_19_0 to resultadoProcesador<31>
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.482  Inst_RF/memory_19_0 (Inst_RF/memory_19_0)
     LUT3:I2->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_82 (Inst_RF/Mmux__varindex0002_82)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_7_f5 (Inst_RF/Mmux__varindex0002_7_f5)
     MUXF6:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_5_f6 (Inst_RF/Mmux__varindex0002_5_f6)
     MUXF7:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   1.102  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     OBUF:I->O                 3.272          resultadoProcesador_31_OBUF (resultadoProcesador<31>)
    ----------------------------------------
    Total                     13.445ns (10.982ns logic, 2.463ns route)
                                       (81.7% logic, 18.3% route)

=========================================================================
Timing constraint: Default OFFSET OUT AFTER for Clock 'Inst_RF/memory_23_cmp_eq00001'
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Offset:              13.445ns (Levels of Logic = 40)
  Source:            Inst_RF/memory_23_0 (LATCH)
  Destination:       resultadoProcesador<31> (PAD)
  Source Clock:      Inst_RF/memory_23_cmp_eq00001 falling

  Data Path: Inst_RF/memory_23_0 to resultadoProcesador<31>
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.482  Inst_RF/memory_23_0 (Inst_RF/memory_23_0)
     LUT3:I2->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_72 (Inst_RF/Mmux__varindex0002_72)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_6_f5_0 (Inst_RF/Mmux__varindex0002_6_f51)
     MUXF6:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_5_f6 (Inst_RF/Mmux__varindex0002_5_f6)
     MUXF7:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   1.102  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     OBUF:I->O                 3.272          resultadoProcesador_31_OBUF (resultadoProcesador<31>)
    ----------------------------------------
    Total                     13.445ns (10.982ns logic, 2.463ns route)
                                       (81.7% logic, 18.3% route)

=========================================================================
Timing constraint: Default OFFSET OUT AFTER for Clock 'Inst_RF/memory_24_cmp_eq00001'
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Offset:              13.489ns (Levels of Logic = 40)
  Source:            Inst_RF/memory_24_0 (LATCH)
  Destination:       resultadoProcesador<31> (PAD)
  Source Clock:      Inst_RF/memory_24_cmp_eq00001 falling

  Data Path: Inst_RF/memory_24_0 to resultadoProcesador<31>
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.526  Inst_RF/memory_24_0 (Inst_RF/memory_24_0)
     LUT3:I1->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_8 (Inst_RF/Mmux__varindex0002_8)
     MUXF5:I0->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_6_f5 (Inst_RF/Mmux__varindex0002_6_f5)
     MUXF6:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f6 (Inst_RF/Mmux__varindex0002_4_f6)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   1.102  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     OBUF:I->O                 3.272          resultadoProcesador_31_OBUF (resultadoProcesador<31>)
    ----------------------------------------
    Total                     13.489ns (10.982ns logic, 2.507ns route)
                                       (81.4% logic, 18.6% route)

=========================================================================
Timing constraint: Default OFFSET OUT AFTER for Clock 'Inst_RF/memory_25_cmp_eq00001'
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Offset:              13.445ns (Levels of Logic = 40)
  Source:            Inst_RF/memory_25_0 (LATCH)
  Destination:       resultadoProcesador<31> (PAD)
  Source Clock:      Inst_RF/memory_25_cmp_eq00001 falling

  Data Path: Inst_RF/memory_25_0 to resultadoProcesador<31>
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.482  Inst_RF/memory_25_0 (Inst_RF/memory_25_0)
     LUT3:I2->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_8 (Inst_RF/Mmux__varindex0002_8)
     MUXF5:I0->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_6_f5 (Inst_RF/Mmux__varindex0002_6_f5)
     MUXF6:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f6 (Inst_RF/Mmux__varindex0002_4_f6)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   1.102  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     OBUF:I->O                 3.272          resultadoProcesador_31_OBUF (resultadoProcesador<31>)
    ----------------------------------------
    Total                     13.445ns (10.982ns logic, 2.463ns route)
                                       (81.7% logic, 18.3% route)

=========================================================================
Timing constraint: Default OFFSET OUT AFTER for Clock 'Inst_RF/memory_26_cmp_eq00001'
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Offset:              13.489ns (Levels of Logic = 40)
  Source:            Inst_RF/memory_26_0 (LATCH)
  Destination:       resultadoProcesador<31> (PAD)
  Source Clock:      Inst_RF/memory_26_cmp_eq00001 falling

  Data Path: Inst_RF/memory_26_0 to resultadoProcesador<31>
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.526  Inst_RF/memory_26_0 (Inst_RF/memory_26_0)
     LUT3:I1->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_71 (Inst_RF/Mmux__varindex0002_71)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_6_f5 (Inst_RF/Mmux__varindex0002_6_f5)
     MUXF6:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f6 (Inst_RF/Mmux__varindex0002_4_f6)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   1.102  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     OBUF:I->O                 3.272          resultadoProcesador_31_OBUF (resultadoProcesador<31>)
    ----------------------------------------
    Total                     13.489ns (10.982ns logic, 2.507ns route)
                                       (81.4% logic, 18.6% route)

=========================================================================
Timing constraint: Default OFFSET OUT AFTER for Clock 'Inst_RF/memory_27_cmp_eq00001'
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Offset:              13.445ns (Levels of Logic = 40)
  Source:            Inst_RF/memory_27_0 (LATCH)
  Destination:       resultadoProcesador<31> (PAD)
  Source Clock:      Inst_RF/memory_27_cmp_eq00001 falling

  Data Path: Inst_RF/memory_27_0 to resultadoProcesador<31>
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.482  Inst_RF/memory_27_0 (Inst_RF/memory_27_0)
     LUT3:I2->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_71 (Inst_RF/Mmux__varindex0002_71)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_6_f5 (Inst_RF/Mmux__varindex0002_6_f5)
     MUXF6:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f6 (Inst_RF/Mmux__varindex0002_4_f6)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   1.102  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     OBUF:I->O                 3.272          resultadoProcesador_31_OBUF (resultadoProcesador<31>)
    ----------------------------------------
    Total                     13.445ns (10.982ns logic, 2.463ns route)
                                       (81.7% logic, 18.3% route)

=========================================================================
Timing constraint: Default OFFSET OUT AFTER for Clock 'Inst_RF/memory_31_cmp_eq00001'
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Offset:              13.445ns (Levels of Logic = 40)
  Source:            Inst_RF/memory_31_0 (LATCH)
  Destination:       resultadoProcesador<31> (PAD)
  Source Clock:      Inst_RF/memory_31_cmp_eq00001 falling

  Data Path: Inst_RF/memory_31_0 to resultadoProcesador<31>
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.482  Inst_RF/memory_31_0 (Inst_RF/memory_31_0)
     LUT3:I2->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_6 (Inst_RF/Mmux__varindex0002_6)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_5_f5 (Inst_RF/Mmux__varindex0002_5_f5)
     MUXF6:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f6 (Inst_RF/Mmux__varindex0002_4_f6)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   1.102  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     OBUF:I->O                 3.272          resultadoProcesador_31_OBUF (resultadoProcesador<31>)
    ----------------------------------------
    Total                     13.445ns (10.982ns logic, 2.463ns route)
                                       (81.7% logic, 18.3% route)

=========================================================================
Timing constraint: Default OFFSET OUT AFTER for Clock 'Inst_RF/memory_1_cmp_eq00001'
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Offset:              13.489ns (Levels of Logic = 40)
  Source:            Inst_RF/memory_1_0 (LATCH)
  Destination:       resultadoProcesador<31> (PAD)
  Source Clock:      Inst_RF/memory_1_cmp_eq00001 falling

  Data Path: Inst_RF/memory_1_0 to resultadoProcesador<31>
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.526  Inst_RF/memory_1_0 (Inst_RF/memory_1_0)
     LUT2:I1->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_10 (Inst_RF/Mmux__varindex0002_10)
     MUXF5:I0->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_8_f5 (Inst_RF/Mmux__varindex0002_8_f5)
     MUXF6:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_6_f6 (Inst_RF/Mmux__varindex0002_6_f6)
     MUXF7:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f7 (Inst_RF/Mmux__varindex0002_4_f7)
     MUXF8:I0->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   1.102  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     OBUF:I->O                 3.272          resultadoProcesador_31_OBUF (resultadoProcesador<31>)
    ----------------------------------------
    Total                     13.489ns (10.982ns logic, 2.507ns route)
                                       (81.4% logic, 18.6% route)

=========================================================================
Timing constraint: Default OFFSET OUT AFTER for Clock 'Inst_RF/memory_2_cmp_eq00001'
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Offset:              13.489ns (Levels of Logic = 40)
  Source:            Inst_RF/memory_2_0 (LATCH)
  Destination:       resultadoProcesador<31> (PAD)
  Source Clock:      Inst_RF/memory_2_cmp_eq00001 falling

  Data Path: Inst_RF/memory_2_0 to resultadoProcesador<31>
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.526  Inst_RF/memory_2_0 (Inst_RF/memory_2_0)
     LUT3:I1->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_93 (Inst_RF/Mmux__varindex0002_93)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_8_f5 (Inst_RF/Mmux__varindex0002_8_f5)
     MUXF6:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_6_f6 (Inst_RF/Mmux__varindex0002_6_f6)
     MUXF7:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f7 (Inst_RF/Mmux__varindex0002_4_f7)
     MUXF8:I0->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   1.102  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     OBUF:I->O                 3.272          resultadoProcesador_31_OBUF (resultadoProcesador<31>)
    ----------------------------------------
    Total                     13.489ns (10.982ns logic, 2.507ns route)
                                       (81.4% logic, 18.6% route)

=========================================================================
Timing constraint: Default OFFSET OUT AFTER for Clock 'Inst_RF/memory_3_cmp_eq00001'
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Offset:              13.445ns (Levels of Logic = 40)
  Source:            Inst_RF/memory_3_0 (LATCH)
  Destination:       resultadoProcesador<31> (PAD)
  Source Clock:      Inst_RF/memory_3_cmp_eq00001 falling

  Data Path: Inst_RF/memory_3_0 to resultadoProcesador<31>
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.482  Inst_RF/memory_3_0 (Inst_RF/memory_3_0)
     LUT3:I2->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_93 (Inst_RF/Mmux__varindex0002_93)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_8_f5 (Inst_RF/Mmux__varindex0002_8_f5)
     MUXF6:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_6_f6 (Inst_RF/Mmux__varindex0002_6_f6)
     MUXF7:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f7 (Inst_RF/Mmux__varindex0002_4_f7)
     MUXF8:I0->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   1.102  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     OBUF:I->O                 3.272          resultadoProcesador_31_OBUF (resultadoProcesador<31>)
    ----------------------------------------
    Total                     13.445ns (10.982ns logic, 2.463ns route)
                                       (81.7% logic, 18.3% route)

=========================================================================
Timing constraint: Default OFFSET OUT AFTER for Clock 'Inst_ALU/ALUResult_mux0000'
  Total number of paths / destination ports: 2056 / 32
-------------------------------------------------------------------------
Offset:              13.445ns (Levels of Logic = 40)
  Source:            Inst_RF/memory_5_0 (LATCH)
  Destination:       resultadoProcesador<31> (PAD)
  Source Clock:      Inst_ALU/ALUResult_mux0000 falling

  Data Path: Inst_RF/memory_5_0 to resultadoProcesador<31>
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.482  Inst_RF/memory_5_0 (Inst_RF/memory_5_0)
     LUT3:I2->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_92 (Inst_RF/Mmux__varindex0002_92)
     MUXF5:I0->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_7_f5_1 (Inst_RF/Mmux__varindex0002_7_f52)
     MUXF6:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_6_f6 (Inst_RF/Mmux__varindex0002_6_f6)
     MUXF7:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f7 (Inst_RF/Mmux__varindex0002_4_f7)
     MUXF8:I0->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   1.102  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     OBUF:I->O                 3.272          resultadoProcesador_31_OBUF (resultadoProcesador<31>)
    ----------------------------------------
    Total                     13.445ns (10.982ns logic, 2.463ns route)
                                       (81.7% logic, 18.3% route)

=========================================================================
Timing constraint: Default OFFSET OUT AFTER for Clock 'Inst_RF/memory_7_cmp_eq00001'
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Offset:              13.445ns (Levels of Logic = 40)
  Source:            Inst_RF/memory_7_0 (LATCH)
  Destination:       resultadoProcesador<31> (PAD)
  Source Clock:      Inst_RF/memory_7_cmp_eq00001 falling

  Data Path: Inst_RF/memory_7_0 to resultadoProcesador<31>
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.482  Inst_RF/memory_7_0 (Inst_RF/memory_7_0)
     LUT3:I2->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_85 (Inst_RF/Mmux__varindex0002_85)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_7_f5_1 (Inst_RF/Mmux__varindex0002_7_f52)
     MUXF6:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_6_f6 (Inst_RF/Mmux__varindex0002_6_f6)
     MUXF7:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f7 (Inst_RF/Mmux__varindex0002_4_f7)
     MUXF8:I0->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   1.102  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     OBUF:I->O                 3.272          resultadoProcesador_31_OBUF (resultadoProcesador<31>)
    ----------------------------------------
    Total                     13.445ns (10.982ns logic, 2.463ns route)
                                       (81.7% logic, 18.3% route)

=========================================================================
Timing constraint: Default OFFSET OUT AFTER for Clock 'Inst_RF/memory_8_cmp_eq00001'
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Offset:              13.489ns (Levels of Logic = 40)
  Source:            Inst_RF/memory_8_0 (LATCH)
  Destination:       resultadoProcesador<31> (PAD)
  Source Clock:      Inst_RF/memory_8_cmp_eq00001 falling

  Data Path: Inst_RF/memory_8_0 to resultadoProcesador<31>
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.526  Inst_RF/memory_8_0 (Inst_RF/memory_8_0)
     LUT3:I1->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_91 (Inst_RF/Mmux__varindex0002_91)
     MUXF5:I0->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_7_f5_0 (Inst_RF/Mmux__varindex0002_7_f51)
     MUXF6:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_5_f6_0 (Inst_RF/Mmux__varindex0002_5_f61)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f7 (Inst_RF/Mmux__varindex0002_4_f7)
     MUXF8:I0->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   1.102  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     OBUF:I->O                 3.272          resultadoProcesador_31_OBUF (resultadoProcesador<31>)
    ----------------------------------------
    Total                     13.489ns (10.982ns logic, 2.507ns route)
                                       (81.4% logic, 18.6% route)

=========================================================================
Timing constraint: Default OFFSET OUT AFTER for Clock 'Inst_RF/memory_9_cmp_eq00001'
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Offset:              13.445ns (Levels of Logic = 40)
  Source:            Inst_RF/memory_9_0 (LATCH)
  Destination:       resultadoProcesador<31> (PAD)
  Source Clock:      Inst_RF/memory_9_cmp_eq00001 falling

  Data Path: Inst_RF/memory_9_0 to resultadoProcesador<31>
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.482  Inst_RF/memory_9_0 (Inst_RF/memory_9_0)
     LUT3:I2->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_91 (Inst_RF/Mmux__varindex0002_91)
     MUXF5:I0->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_7_f5_0 (Inst_RF/Mmux__varindex0002_7_f51)
     MUXF6:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_5_f6_0 (Inst_RF/Mmux__varindex0002_5_f61)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f7 (Inst_RF/Mmux__varindex0002_4_f7)
     MUXF8:I0->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   1.102  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     OBUF:I->O                 3.272          resultadoProcesador_31_OBUF (resultadoProcesador<31>)
    ----------------------------------------
    Total                     13.445ns (10.982ns logic, 2.463ns route)
                                       (81.7% logic, 18.3% route)

=========================================================================
Timing constraint: Default OFFSET OUT AFTER for Clock 'Inst_RF/memory_10_cmp_eq00001'
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Offset:              13.489ns (Levels of Logic = 40)
  Source:            Inst_RF/memory_10_0 (LATCH)
  Destination:       resultadoProcesador<31> (PAD)
  Source Clock:      Inst_RF/memory_10_cmp_eq00001 falling

  Data Path: Inst_RF/memory_10_0 to resultadoProcesador<31>
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.526  Inst_RF/memory_10_0 (Inst_RF/memory_10_0)
     LUT3:I1->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_84 (Inst_RF/Mmux__varindex0002_84)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_7_f5_0 (Inst_RF/Mmux__varindex0002_7_f51)
     MUXF6:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_5_f6_0 (Inst_RF/Mmux__varindex0002_5_f61)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f7 (Inst_RF/Mmux__varindex0002_4_f7)
     MUXF8:I0->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   1.102  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     OBUF:I->O                 3.272          resultadoProcesador_31_OBUF (resultadoProcesador<31>)
    ----------------------------------------
    Total                     13.489ns (10.982ns logic, 2.507ns route)
                                       (81.4% logic, 18.6% route)

=========================================================================
Timing constraint: Default OFFSET OUT AFTER for Clock 'Inst_RF/memory_11_cmp_eq00001'
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Offset:              13.445ns (Levels of Logic = 40)
  Source:            Inst_RF/memory_11_0 (LATCH)
  Destination:       resultadoProcesador<31> (PAD)
  Source Clock:      Inst_RF/memory_11_cmp_eq00001 falling

  Data Path: Inst_RF/memory_11_0 to resultadoProcesador<31>
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.482  Inst_RF/memory_11_0 (Inst_RF/memory_11_0)
     LUT3:I2->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_84 (Inst_RF/Mmux__varindex0002_84)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_7_f5_0 (Inst_RF/Mmux__varindex0002_7_f51)
     MUXF6:I0->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_5_f6_0 (Inst_RF/Mmux__varindex0002_5_f61)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f7 (Inst_RF/Mmux__varindex0002_4_f7)
     MUXF8:I0->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   1.102  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     OBUF:I->O                 3.272          resultadoProcesador_31_OBUF (resultadoProcesador<31>)
    ----------------------------------------
    Total                     13.445ns (10.982ns logic, 2.463ns route)
                                       (81.7% logic, 18.3% route)

=========================================================================
Timing constraint: Default OFFSET OUT AFTER for Clock 'Inst_RF/memory_15_cmp_eq00001'
  Total number of paths / destination ports: 1552 / 32
-------------------------------------------------------------------------
Offset:              13.445ns (Levels of Logic = 40)
  Source:            Inst_RF/memory_15_0 (LATCH)
  Destination:       resultadoProcesador<31> (PAD)
  Source Clock:      Inst_RF/memory_15_cmp_eq00001 falling

  Data Path: Inst_RF/memory_15_0 to resultadoProcesador<31>
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     LDC:G->Q              2   0.676   0.482  Inst_RF/memory_15_0 (Inst_RF/memory_15_0)
     LUT3:I2->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_73 (Inst_RF/Mmux__varindex0002_73)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_6_f5_1 (Inst_RF/Mmux__varindex0002_6_f52)
     MUXF6:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_5_f6_0 (Inst_RF/Mmux__varindex0002_5_f61)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f7 (Inst_RF/Mmux__varindex0002_4_f7)
     MUXF8:I0->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   1.102  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     OBUF:I->O                 3.272          resultadoProcesador_31_OBUF (resultadoProcesador<31>)
    ----------------------------------------
    Total                     13.445ns (10.982ns logic, 2.463ns route)
                                       (81.7% logic, 18.3% route)

=========================================================================
Timing constraint: Default path analysis
  Total number of paths / destination ports: 45062 / 32
-------------------------------------------------------------------------
Delay:               17.249ns (Levels of Logic = 42)
  Source:            reset (PAD)
  Destination:       resultadoProcesador<31> (PAD)

  Data Path: reset to resultadoProcesador<31>
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     IBUF:I->O           756   1.218   1.489  reset_IBUF (reset_IBUF)
     LUT4:I1->O          393   0.704   1.551  Inst_IM/outInstruction<0> (imToURS<0>)
     LUT3:I0->O            1   0.704   0.000  Inst_RF/Mmux__varindex0002_6 (Inst_RF/Mmux__varindex0002_6)
     MUXF5:I1->O           1   0.321   0.000  Inst_RF/Mmux__varindex0002_5_f5 (Inst_RF/Mmux__varindex0002_5_f5)
     MUXF6:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_4_f6 (Inst_RF/Mmux__varindex0002_4_f6)
     MUXF7:I1->O           1   0.521   0.000  Inst_RF/Mmux__varindex0002_3_f7 (Inst_RF/Mmux__varindex0002_3_f7)
     MUXF8:I1->O           1   0.521   0.424  Inst_RF/Mmux__varindex0002_2_f8 (Inst_RF/_varindex0002<0>)
     LUT4:I3->O            1   0.704   0.455  Inst_MUX/salida<0>1 (muxToAlu<0>)
     LUT3:I2->O            1   0.704   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_lut<0>)
     MUXCY:S->O            1   0.464   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<0>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<1>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<2>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<3>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<4>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<5>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<6>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<7>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<8>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<9>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<10>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<11>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<12>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<13>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<14>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<15>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<16>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<17>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<18>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<19>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<20>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<21>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<22>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<23>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<24>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<25>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<26>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<27>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<28>)
     MUXCY:CI->O           1   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<29>)
     MUXCY:CI->O           0   0.059   0.000  Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30> (Inst_ALU/Maddsub_ALUResult_addsub0000_cy<30>)
     XORCY:CI->O          20   0.804   1.102  Inst_ALU/Maddsub_ALUResult_addsub0000_xor<31> (resultadoProcesador_31_OBUF)
     OBUF:I->O                 3.272          resultadoProcesador_31_OBUF (resultadoProcesador<31>)
    ----------------------------------------
    Total                     17.249ns (12.228ns logic, 5.021ns route)
                                       (70.9% logic, 29.1% route)

=========================================================================


Total REAL time to Xst completion: 33.00 secs
Total CPU time to Xst completion: 32.57 secs
 
--> 

Total memory usage is 451568 kilobytes

Number of errors   :    0 (   0 filtered)
Number of warnings :  191 (   0 filtered)
Number of infos    :    7 (   0 filtered)

