# Calculadora_Digital2025-2
Diseño e implementación de una calculadora capaz de realizar operaciones básicas (suma, resta, multiplicación, división y raíz) en una FPGA Lattice ECP5 usando Verilog con una interfaz de control por UART para leer los resultados desde el computador.

Prueba Division FPGA:
https://youtu.be/6cxFfCsGUvk

Oscar Miguel Murillo Loreo  No. SIA 2180209716

David Felipe Zorro Pulido   No. SIA 2179771396 

Juan Jose Sanchez Vargas    No. SIA 2179786452

# Reproduccion de audio mediante protocolo I2S
Diseño e implementación de un sistema capaz de **reproducir audio digital usando el protocolo I2S**, implementado en una **FPGA COLORLIGHT-5A-75E v8.2**.  
El proyecto integra módulos en **Verilog** para la transmisión y recepción de datos de audio, junto con una interfaz de control para gestionar la reproducción.

 **Enlaces relacionados:**
- [Proyecto - Reproducción de Audio I2S](./)  
- [Simulación (clic aquí)](./sim)  
- [Implementación (clic aquí)](./impl)  
- [Documentación o Diagramas](./docs)  
- [Video de demostración (YouTube)](https://youtu.be/tu_link_aqui)

---

###  Autores
- Juan José Sánchez Vargas No. SIA 2179786452 CC. 1016942225
- Oscar Miguel Murillo Loreo  No. SIA 2180209716
- David Felipe Zorro Pulido   No. SIA 2179771396 



### Herramientas utilizadas
- Verilog HDL  
- iVerilog  
- GTKWave  
- OpenFPGALoader  
