# Simple_CPU
利用此CPU Pipeline的架構圖，使用verilog語言撰寫simple CPU  
完整的從各個元件到切Pipeline  
![image](https://github.com/cby0730/Simple_CPU/blob/main/pipeline.png)
