TimeQuest Timing Analyzer report for bus
Thu Oct 27 20:10:26 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'dff_r:U5_ff|q[0]'
 12. Slow Model Setup: 'reset_n'
 13. Slow Model Setup: 'clk'
 14. Slow Model Hold: 'dff_r:U5_ff|q[0]'
 15. Slow Model Hold: 'clk'
 16. Slow Model Hold: 'reset_n'
 17. Slow Model Recovery: 'dff_r:U5_ff|q[0]'
 18. Slow Model Recovery: 'clk'
 19. Slow Model Removal: 'dff_r:U5_ff|q[0]'
 20. Slow Model Removal: 'clk'
 21. Slow Model Minimum Pulse Width: 'clk'
 22. Slow Model Minimum Pulse Width: 'reset_n'
 23. Slow Model Minimum Pulse Width: 'dff_r:U5_ff|q[0]'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Propagation Delay
 29. Minimum Propagation Delay
 30. Fast Model Setup Summary
 31. Fast Model Hold Summary
 32. Fast Model Recovery Summary
 33. Fast Model Removal Summary
 34. Fast Model Minimum Pulse Width Summary
 35. Fast Model Setup: 'reset_n'
 36. Fast Model Setup: 'dff_r:U5_ff|q[0]'
 37. Fast Model Setup: 'clk'
 38. Fast Model Hold: 'dff_r:U5_ff|q[0]'
 39. Fast Model Hold: 'clk'
 40. Fast Model Hold: 'reset_n'
 41. Fast Model Recovery: 'dff_r:U5_ff|q[0]'
 42. Fast Model Recovery: 'clk'
 43. Fast Model Removal: 'dff_r:U5_ff|q[0]'
 44. Fast Model Removal: 'clk'
 45. Fast Model Minimum Pulse Width: 'clk'
 46. Fast Model Minimum Pulse Width: 'reset_n'
 47. Fast Model Minimum Pulse Width: 'dff_r:U5_ff|q[0]'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Propagation Delay
 53. Minimum Propagation Delay
 54. Multicorner Timing Analysis Summary
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Progagation Delay
 60. Minimum Progagation Delay
 61. Setup Transfers
 62. Hold Transfers
 63. Recovery Transfers
 64. Removal Transfers
 65. Report TCCS
 66. Report RSKM
 67. Unconstrained Paths
 68. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; bus                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                             ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; Clock Name       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets              ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; clk              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }              ;
; dff_r:U5_ff|q[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { dff_r:U5_ff|q[0] } ;
; reset_n          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset_n }          ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                         ;
+------------+-----------------+------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name       ; Note                                                          ;
+------------+-----------------+------------------+---------------------------------------------------------------+
; INF MHz    ; 197.78 MHz      ; dff_r:U5_ff|q[0] ; limit due to hold check                                       ;
; 240.15 MHz ; 240.15 MHz      ; reset_n          ;                                                               ;
; 592.42 MHz ; 420.17 MHz      ; clk              ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------+
; Slow Model Setup Summary                  ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; dff_r:U5_ff|q[0] ; -2.697 ; -77.321       ;
; reset_n          ; -2.569 ; -2.569        ;
; clk              ; -0.688 ; -1.149        ;
+------------------+--------+---------------+


+-------------------------------------------+
; Slow Model Hold Summary                   ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; dff_r:U5_ff|q[0] ; -2.528 ; -64.390       ;
; clk              ; -0.029 ; -0.029        ;
; reset_n          ; 1.121  ; 0.000         ;
+------------------+--------+---------------+


+-------------------------------------------+
; Slow Model Recovery Summary               ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; dff_r:U5_ff|q[0] ; -2.874 ; -79.075       ;
; clk              ; 0.092  ; 0.000         ;
+------------------+--------+---------------+


+-------------------------------------------+
; Slow Model Removal Summary                ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; dff_r:U5_ff|q[0] ; -1.985 ; -56.586       ;
; clk              ; -0.827 ; -0.827        ;
+------------------+--------+---------------+


+-------------------------------------------+
; Slow Model Minimum Pulse Width Summary    ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; clk              ; -1.380 ; -5.380        ;
; reset_n          ; -1.222 ; -1.222        ;
; dff_r:U5_ff|q[0] ; 0.500  ; 0.000         ;
+------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'dff_r:U5_ff|q[0]'                                                                                                      ;
+--------+------------------+--------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                        ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------------------------+------------------+------------------+--------------+------------+------------+
; -2.697 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[3]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.307     ; 1.598      ;
; -2.688 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[29] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.406     ; 1.639      ;
; -2.649 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[0]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.335     ; 1.735      ;
; -2.625 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[10] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.339     ; 1.547      ;
; -2.589 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[5]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.338     ; 1.683      ;
; -2.564 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[4]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.322     ; 1.669      ;
; -2.546 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[20] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.518     ; 1.299      ;
; -2.545 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[1]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.335     ; 1.607      ;
; -2.526 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[24] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.518     ; 1.636      ;
; -2.525 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[2]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.222     ; 1.742      ;
; -2.524 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[27] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.223     ; 1.740      ;
; -2.521 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[11] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.427     ; 1.636      ;
; -2.520 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[22] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.222     ; 1.734      ;
; -2.517 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[26] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.308     ; 1.605      ;
; -2.496 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[7]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.406     ; 1.631      ;
; -2.454 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[6]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.351     ; 1.523      ;
; -2.410 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[9]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.307     ; 1.525      ;
; -2.371 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[23] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.281     ; 1.511      ;
; -2.366 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[12] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.259     ; 1.522      ;
; -2.342 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[28] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.521     ; 1.301      ;
; -2.342 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[31] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.256     ; 1.521      ;
; -2.338 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[30] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.255     ; 1.518      ;
; -2.285 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[14] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.312     ; 1.387      ;
; -2.267 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[18] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.282     ; 1.387      ;
; -2.254 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[19] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.270     ; 1.380      ;
; -2.246 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[13] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.267     ; 1.378      ;
; -2.231 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[8]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.270     ; 1.375      ;
; -2.231 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[21] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.270     ; 1.379      ;
; -2.182 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[15] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.520     ; 1.306      ;
; -2.182 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[17] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.519     ; 1.308      ;
; -2.147 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[16] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.521     ; 1.440      ;
; -2.141 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[25] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.519     ; 1.304      ;
; 1.150  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[20] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.386      ; 1.757      ;
; 1.169  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[24] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.386      ; 2.095      ;
; 1.207  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[29] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.498      ; 1.898      ;
; 1.262  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[10] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.565      ; 1.814      ;
; 1.297  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[5]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.566      ; 1.951      ;
; 1.305  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[4]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.582      ; 1.954      ;
; 1.322  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[3]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.597      ; 1.733      ;
; 1.369  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[0]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.569      ; 1.871      ;
; 1.376  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[11] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.477      ; 1.893      ;
; 1.402  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[7]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.498      ; 1.887      ;
; 1.441  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[6]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.553      ; 1.782      ;
; 1.476  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[1]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.569      ; 1.740      ;
; 1.485  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[9]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.597      ; 1.784      ;
; 1.497  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[2]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.682      ; 1.874      ;
; 1.497  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[27] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.681      ; 1.873      ;
; 1.498  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[23] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.623      ; 1.796      ;
; 1.500  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[22] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.682      ; 1.868      ;
; 1.505  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[26] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.596      ; 1.737      ;
; 1.513  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[15] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.384      ; 1.765      ;
; 1.514  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[17] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.385      ; 1.766      ;
; 1.518  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[14] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.592      ; 1.738      ;
; 1.532  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[12] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.645      ; 1.778      ;
; 1.536  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[18] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.622      ; 1.738      ;
; 1.547  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[16] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.383      ; 1.900      ;
; 1.549  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[19] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.634      ; 1.731      ;
; 1.552  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[31] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.648      ; 1.781      ;
; 1.555  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[25] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.385      ; 1.762      ;
; 1.556  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[13] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.637      ; 1.730      ;
; 1.561  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[30] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.649      ; 1.773      ;
; 1.570  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[8]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.634      ; 1.728      ;
; 1.572  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[21] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.634      ; 1.730      ;
; 1.650  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[20] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.386      ; 1.757      ;
; 1.669  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[24] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.386      ; 2.095      ;
; 1.707  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[29] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.498      ; 1.898      ;
; 1.762  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[10] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.565      ; 1.814      ;
; 1.797  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[5]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.566      ; 1.951      ;
; 1.805  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[4]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.582      ; 1.954      ;
; 1.822  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[3]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.597      ; 1.733      ;
; 1.869  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[0]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.569      ; 1.871      ;
; 1.876  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[11] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.477      ; 1.893      ;
; 1.902  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[7]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.498      ; 1.887      ;
; 1.941  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[6]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.553      ; 1.782      ;
; 1.976  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[1]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.569      ; 1.740      ;
; 1.985  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[9]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.597      ; 1.784      ;
; 1.997  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[2]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.682      ; 1.874      ;
; 1.997  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[27] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.681      ; 1.873      ;
; 1.998  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[23] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.623      ; 1.796      ;
; 2.000  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[22] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.682      ; 1.868      ;
; 2.005  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[26] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.596      ; 1.737      ;
; 2.008  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[28] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.383      ; 1.105      ;
; 2.013  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[15] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.384      ; 1.765      ;
; 2.014  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[17] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.385      ; 1.766      ;
; 2.018  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[14] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.592      ; 1.738      ;
; 2.032  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[12] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.645      ; 1.778      ;
; 2.036  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[18] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.622      ; 1.738      ;
; 2.047  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[16] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.383      ; 1.900      ;
; 2.049  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[19] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.634      ; 1.731      ;
; 2.052  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[31] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.648      ; 1.781      ;
; 2.055  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[25] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.385      ; 1.762      ;
; 2.056  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[13] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.637      ; 1.730      ;
; 2.061  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[30] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.649      ; 1.773      ;
; 2.070  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[8]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.634      ; 1.728      ;
; 2.072  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[21] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.634      ; 1.730      ;
; 2.508  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[28] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.383      ; 1.105      ;
+--------+------------------+--------------------------------+------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'reset_n'                                                                                                                          ;
+--------+---------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.569 ; bus_arbit:U0_arbiter|out[0]~_emulated ; bus_arbit:U0_arbiter|out[0]~1 ; clk          ; reset_n     ; 1.000        ; -0.796     ; 1.812      ;
; -2.115 ; bus_arbit:U0_arbiter|out[1]           ; bus_arbit:U0_arbiter|out[0]~1 ; clk          ; reset_n     ; 1.000        ; -0.796     ; 1.358      ;
; -1.888 ; bus_arbit:U0_arbiter|out[0]~1         ; bus_arbit:U0_arbiter|out[0]~1 ; reset_n      ; reset_n     ; 1.000        ; 0.000      ; 1.927      ;
; -1.582 ; reset_n                               ; bus_arbit:U0_arbiter|out[0]~1 ; reset_n      ; reset_n     ; 0.500        ; 2.107      ; 3.228      ;
; -1.082 ; reset_n                               ; bus_arbit:U0_arbiter|out[0]~1 ; reset_n      ; reset_n     ; 1.000        ; 2.107      ; 3.228      ;
+--------+---------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                              ;
+--------+-------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.688 ; bus_arbit:U0_arbiter|out[1]   ; dff_r:U5_ff|q[0]                      ; clk          ; clk         ; 1.000        ; 0.003      ; 1.727      ;
; -0.461 ; bus_arbit:U0_arbiter|out[1]   ; dff_r:U5_ff|q[1]                      ; clk          ; clk         ; 1.000        ; 1.001      ; 2.498      ;
; 0.799  ; bus_arbit:U0_arbiter|out[0]~1 ; bus_arbit:U0_arbiter|out[0]~_emulated ; reset_n      ; clk         ; 1.000        ; 0.796      ; 1.033      ;
+--------+-------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'dff_r:U5_ff|q[0]'                                                                                                       ;
+--------+------------------+--------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                        ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------------------------+------------------+------------------+--------------+------------+------------+
; -2.528 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[28] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.383      ; 1.105      ;
; -2.157 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[13] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.637      ; 1.730      ;
; -2.156 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[8]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.634      ; 1.728      ;
; -2.154 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[21] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.634      ; 1.730      ;
; -2.153 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[19] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.634      ; 1.731      ;
; -2.134 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[18] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.622      ; 1.738      ;
; -2.126 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[30] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.649      ; 1.773      ;
; -2.117 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[12] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.645      ; 1.778      ;
; -2.117 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[31] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.648      ; 1.781      ;
; -2.114 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[3]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.597      ; 1.733      ;
; -2.109 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[26] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.596      ; 1.737      ;
; -2.104 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[14] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.592      ; 1.738      ;
; -2.079 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[1]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.569      ; 1.740      ;
; -2.077 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[23] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.623      ; 1.796      ;
; -2.064 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[22] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.682      ; 1.868      ;
; -2.063 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[9]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.597      ; 1.784      ;
; -2.058 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[2]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.682      ; 1.874      ;
; -2.058 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[27] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.681      ; 1.873      ;
; -2.028 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[28] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.383      ; 1.105      ;
; -2.021 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[6]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.553      ; 1.782      ;
; -2.001 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[10] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.565      ; 1.814      ;
; -1.948 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[0]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.569      ; 1.871      ;
; -1.879 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[20] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.386      ; 1.757      ;
; -1.878 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[4]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.582      ; 1.954      ;
; -1.873 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[25] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.385      ; 1.762      ;
; -1.869 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[15] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.384      ; 1.765      ;
; -1.869 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[17] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.385      ; 1.766      ;
; -1.865 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[5]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.566      ; 1.951      ;
; -1.861 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[7]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.498      ; 1.887      ;
; -1.850 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[29] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.498      ; 1.898      ;
; -1.834 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[11] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.477      ; 1.893      ;
; -1.733 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[16] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.383      ; 1.900      ;
; -1.657 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[13] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.637      ; 1.730      ;
; -1.656 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[8]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.634      ; 1.728      ;
; -1.654 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[21] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.634      ; 1.730      ;
; -1.653 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[19] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.634      ; 1.731      ;
; -1.634 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[18] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.622      ; 1.738      ;
; -1.626 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[30] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.649      ; 1.773      ;
; -1.617 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[12] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.645      ; 1.778      ;
; -1.617 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[31] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.648      ; 1.781      ;
; -1.614 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[3]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.597      ; 1.733      ;
; -1.609 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[26] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.596      ; 1.737      ;
; -1.604 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[14] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.592      ; 1.738      ;
; -1.579 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[1]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.569      ; 1.740      ;
; -1.577 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[23] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.623      ; 1.796      ;
; -1.564 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[22] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.682      ; 1.868      ;
; -1.563 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[9]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.597      ; 1.784      ;
; -1.558 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[2]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.682      ; 1.874      ;
; -1.558 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[27] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.681      ; 1.873      ;
; -1.541 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[24] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.386      ; 2.095      ;
; -1.521 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[6]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.553      ; 1.782      ;
; -1.501 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[10] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.565      ; 1.814      ;
; -1.448 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[0]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.569      ; 1.871      ;
; -1.379 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[20] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.386      ; 1.757      ;
; -1.378 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[4]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.582      ; 1.954      ;
; -1.373 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[25] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.385      ; 1.762      ;
; -1.369 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[15] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.384      ; 1.765      ;
; -1.369 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[17] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.385      ; 1.766      ;
; -1.365 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[5]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.566      ; 1.951      ;
; -1.361 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[7]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.498      ; 1.887      ;
; -1.350 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[29] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.498      ; 1.898      ;
; -1.334 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[11] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.477      ; 1.893      ;
; -1.233 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[16] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.383      ; 1.900      ;
; -1.041 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[24] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.386      ; 2.095      ;
; 2.145  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[8]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.270     ; 1.375      ;
; 2.145  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[13] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.267     ; 1.378      ;
; 2.149  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[21] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.270     ; 1.379      ;
; 2.150  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[19] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.270     ; 1.380      ;
; 2.169  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[18] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.282     ; 1.387      ;
; 2.199  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[14] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.312     ; 1.387      ;
; 2.273  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[30] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.255     ; 1.518      ;
; 2.277  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[31] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.256     ; 1.521      ;
; 2.281  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[12] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.259     ; 1.522      ;
; 2.292  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[23] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.281     ; 1.511      ;
; 2.317  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[20] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.518     ; 1.299      ;
; 2.322  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[28] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.521     ; 1.301      ;
; 2.323  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[25] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.519     ; 1.304      ;
; 2.326  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[15] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.520     ; 1.306      ;
; 2.327  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[17] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.519     ; 1.308      ;
; 2.332  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[9]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.307     ; 1.525      ;
; 2.374  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[6]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.351     ; 1.523      ;
; 2.386  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[10] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.339     ; 1.547      ;
; 2.405  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[3]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.307     ; 1.598      ;
; 2.413  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[26] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.308     ; 1.605      ;
; 2.442  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[1]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.335     ; 1.607      ;
; 2.456  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[22] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.222     ; 1.734      ;
; 2.461  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[16] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.521     ; 1.440      ;
; 2.463  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[27] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.223     ; 1.740      ;
; 2.464  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[2]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.222     ; 1.742      ;
; 2.491  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[4]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.322     ; 1.669      ;
; 2.521  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[5]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.338     ; 1.683      ;
; 2.537  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[7]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.406     ; 1.631      ;
; 2.545  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[29] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.406     ; 1.639      ;
; 2.563  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[11] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.427     ; 1.636      ;
; 2.570  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[0]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.335     ; 1.735      ;
; 2.654  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[24] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.518     ; 1.636      ;
+--------+------------------+--------------------------------+------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                               ;
+--------+-------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.029 ; bus_arbit:U0_arbiter|out[0]~1 ; bus_arbit:U0_arbiter|out[0]~_emulated ; reset_n      ; clk         ; 0.000        ; 0.796      ; 1.033      ;
; 0.896  ; bus_arbit:U0_arbiter|out[1]   ; dff_r:U5_ff|q[1]                      ; clk          ; clk         ; 0.000        ; 1.001      ; 2.163      ;
; 1.458  ; bus_arbit:U0_arbiter|out[1]   ; dff_r:U5_ff|q[0]                      ; clk          ; clk         ; 0.000        ; 0.003      ; 1.727      ;
+--------+-------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'reset_n'                                                                                                                          ;
+-------+---------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 1.121 ; reset_n                               ; bus_arbit:U0_arbiter|out[0]~1 ; reset_n      ; reset_n     ; 0.000        ; 2.107      ; 3.228      ;
; 1.621 ; reset_n                               ; bus_arbit:U0_arbiter|out[0]~1 ; reset_n      ; reset_n     ; -0.500       ; 2.107      ; 3.228      ;
; 1.927 ; bus_arbit:U0_arbiter|out[0]~1         ; bus_arbit:U0_arbiter|out[0]~1 ; reset_n      ; reset_n     ; 0.000        ; 0.000      ; 1.927      ;
; 2.154 ; bus_arbit:U0_arbiter|out[1]           ; bus_arbit:U0_arbiter|out[0]~1 ; clk          ; reset_n     ; 0.000        ; -0.796     ; 1.358      ;
; 2.608 ; bus_arbit:U0_arbiter|out[0]~_emulated ; bus_arbit:U0_arbiter|out[0]~1 ; clk          ; reset_n     ; 0.000        ; -0.796     ; 1.812      ;
+-------+---------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'dff_r:U5_ff|q[0]'                                                                                                   ;
+--------+------------------+--------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                        ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------------------------+------------------+------------------+--------------+------------+------------+
; -2.874 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[3]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.307     ; 1.775      ;
; -2.818 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[10] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.339     ; 1.740      ;
; -2.776 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[20] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.518     ; 1.529      ;
; -2.719 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[1]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.335     ; 1.781      ;
; -2.686 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[26] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.308     ; 1.774      ;
; -2.573 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[0]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.335     ; 1.659      ;
; -2.568 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[28] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.521     ; 1.527      ;
; -2.530 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[4]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.322     ; 1.635      ;
; -2.514 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[5]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.338     ; 1.608      ;
; -2.502 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[29] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.406     ; 1.453      ;
; -2.485 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[23] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.281     ; 1.625      ;
; -2.480 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[14] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.312     ; 1.582      ;
; -2.464 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[18] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.282     ; 1.584      ;
; -2.451 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[13] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.267     ; 1.583      ;
; -2.450 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[19] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.270     ; 1.576      ;
; -2.445 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[22] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.222     ; 1.659      ;
; -2.443 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[27] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.223     ; 1.659      ;
; -2.439 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[8]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.270     ; 1.583      ;
; -2.429 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[21] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.270     ; 1.577      ;
; -2.421 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[24] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.518     ; 1.531      ;
; -2.408 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[2]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.222     ; 1.625      ;
; -2.404 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[15] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.520     ; 1.528      ;
; -2.402 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[17] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.519     ; 1.528      ;
; -2.377 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[6]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.351     ; 1.446      ;
; -2.365 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[25] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.519     ; 1.528      ;
; -2.339 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[9]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.307     ; 1.454      ;
; -2.333 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[11] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.427     ; 1.448      ;
; -2.312 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[7]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.406     ; 1.447      ;
; -2.292 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[12] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.259     ; 1.448      ;
; -2.271 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[30] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.255     ; 1.451      ;
; -2.271 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[31] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.256     ; 1.450      ;
; -2.234 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[16] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.521     ; 1.527      ;
; 0.817  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[3]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.597      ; 2.238      ;
; 0.873  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[10] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.565      ; 2.203      ;
; 0.915  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[20] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.386      ; 1.992      ;
; 0.972  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[1]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.569      ; 2.244      ;
; 1.005  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[26] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.596      ; 2.237      ;
; 1.118  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[0]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.569      ; 2.122      ;
; 1.123  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[28] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.383      ; 1.990      ;
; 1.161  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[4]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.582      ; 2.098      ;
; 1.177  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[5]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.566      ; 2.071      ;
; 1.189  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[29] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.498      ; 1.916      ;
; 1.206  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[23] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.623      ; 2.088      ;
; 1.211  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[14] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.592      ; 2.045      ;
; 1.227  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[18] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.622      ; 2.047      ;
; 1.240  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[13] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.637      ; 2.046      ;
; 1.241  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[19] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.634      ; 2.039      ;
; 1.246  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[22] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.682      ; 2.122      ;
; 1.248  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[27] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.681      ; 2.122      ;
; 1.252  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[8]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.634      ; 2.046      ;
; 1.262  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[21] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.634      ; 2.040      ;
; 1.270  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[24] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.386      ; 1.994      ;
; 1.283  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[2]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.682      ; 2.088      ;
; 1.287  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[15] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.384      ; 1.991      ;
; 1.289  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[17] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.385      ; 1.991      ;
; 1.314  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[6]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.553      ; 1.909      ;
; 1.317  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[3]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.597      ; 2.238      ;
; 1.326  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[25] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.385      ; 1.991      ;
; 1.352  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[9]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.597      ; 1.917      ;
; 1.358  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[11] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.477      ; 1.911      ;
; 1.373  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[10] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.565      ; 2.203      ;
; 1.379  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[7]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.498      ; 1.910      ;
; 1.399  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[12] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.645      ; 1.911      ;
; 1.415  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[20] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.386      ; 1.992      ;
; 1.420  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[30] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.649      ; 1.914      ;
; 1.420  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[31] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.648      ; 1.913      ;
; 1.457  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[16] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 3.383      ; 1.990      ;
; 1.472  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[1]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.569      ; 2.244      ;
; 1.505  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[26] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.596      ; 2.237      ;
; 1.618  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[0]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.569      ; 2.122      ;
; 1.623  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[28] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.383      ; 1.990      ;
; 1.661  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[4]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.582      ; 2.098      ;
; 1.677  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[5]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.566      ; 2.071      ;
; 1.689  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[29] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.498      ; 1.916      ;
; 1.706  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[23] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.623      ; 2.088      ;
; 1.711  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[14] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.592      ; 2.045      ;
; 1.727  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[18] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.622      ; 2.047      ;
; 1.740  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[13] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.637      ; 2.046      ;
; 1.741  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[19] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.634      ; 2.039      ;
; 1.746  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[22] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.682      ; 2.122      ;
; 1.748  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[27] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.681      ; 2.122      ;
; 1.752  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[8]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.634      ; 2.046      ;
; 1.762  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[21] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.634      ; 2.040      ;
; 1.770  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[24] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.386      ; 1.994      ;
; 1.783  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[2]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.682      ; 2.088      ;
; 1.787  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[15] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.384      ; 1.991      ;
; 1.789  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[17] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.385      ; 1.991      ;
; 1.814  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[6]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.553      ; 1.909      ;
; 1.826  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[25] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.385      ; 1.991      ;
; 1.852  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[9]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.597      ; 1.917      ;
; 1.858  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[11] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.477      ; 1.911      ;
; 1.879  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[7]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.498      ; 1.910      ;
; 1.899  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[12] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.645      ; 1.911      ;
; 1.920  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[30] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.649      ; 1.914      ;
; 1.920  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[31] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.648      ; 1.913      ;
; 1.957  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[16] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 3.383      ; 1.990      ;
+--------+------------------+--------------------------------+------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                      ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.092 ; reset_n   ; bus_arbit:U0_arbiter|out[1]           ; reset_n      ; clk         ; 0.500        ; 2.903      ; 3.347      ;
; 0.092 ; reset_n   ; bus_arbit:U0_arbiter|out[0]~_emulated ; reset_n      ; clk         ; 0.500        ; 2.903      ; 3.347      ;
; 0.099 ; reset_n   ; dff_r:U5_ff|q[0]                      ; reset_n      ; clk         ; 0.500        ; 2.906      ; 3.343      ;
; 0.592 ; reset_n   ; bus_arbit:U0_arbiter|out[1]           ; reset_n      ; clk         ; 1.000        ; 2.903      ; 3.347      ;
; 0.592 ; reset_n   ; bus_arbit:U0_arbiter|out[0]~_emulated ; reset_n      ; clk         ; 1.000        ; 2.903      ; 3.347      ;
; 0.599 ; reset_n   ; dff_r:U5_ff|q[0]                      ; reset_n      ; clk         ; 1.000        ; 2.906      ; 3.343      ;
; 1.097 ; reset_n   ; dff_r:U5_ff|q[1]                      ; reset_n      ; clk         ; 0.500        ; 3.904      ; 3.343      ;
; 1.597 ; reset_n   ; dff_r:U5_ff|q[1]                      ; reset_n      ; clk         ; 1.000        ; 3.904      ; 3.343      ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'dff_r:U5_ff|q[0]'                                                                                                    ;
+--------+------------------+--------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                        ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------------------------+------------------+------------------+--------------+------------+------------+
; -1.985 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[30] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.649      ; 1.914      ;
; -1.985 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[31] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.648      ; 1.913      ;
; -1.984 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[12] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.645      ; 1.911      ;
; -1.930 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[9]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.597      ; 1.917      ;
; -1.894 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[6]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.553      ; 1.909      ;
; -1.845 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[19] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.634      ; 2.039      ;
; -1.844 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[2]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.682      ; 2.088      ;
; -1.844 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[21] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.634      ; 2.040      ;
; -1.841 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[13] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.637      ; 2.046      ;
; -1.838 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[7]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.498      ; 1.910      ;
; -1.838 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[8]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.634      ; 2.046      ;
; -1.832 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[29] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.498      ; 1.916      ;
; -1.825 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[18] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.622      ; 2.047      ;
; -1.816 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[11] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.477      ; 1.911      ;
; -1.810 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[22] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.682      ; 2.122      ;
; -1.809 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[27] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.681      ; 2.122      ;
; -1.797 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[14] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.592      ; 2.045      ;
; -1.785 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[23] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.623      ; 2.088      ;
; -1.745 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[5]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.566      ; 2.071      ;
; -1.734 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[4]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.582      ; 2.098      ;
; -1.697 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[0]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.569      ; 2.122      ;
; -1.644 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[17] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.385      ; 1.991      ;
; -1.644 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[20] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.386      ; 1.992      ;
; -1.644 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[25] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.385      ; 1.991      ;
; -1.643 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[15] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.384      ; 1.991      ;
; -1.643 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[16] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.383      ; 1.990      ;
; -1.643 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[28] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.383      ; 1.990      ;
; -1.642 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[24] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.386      ; 1.994      ;
; -1.612 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[10] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.565      ; 2.203      ;
; -1.609 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[3]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.597      ; 2.238      ;
; -1.609 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[26] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.596      ; 2.237      ;
; -1.575 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[1]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 3.569      ; 2.244      ;
; -1.485 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[30] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.649      ; 1.914      ;
; -1.485 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[31] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.648      ; 1.913      ;
; -1.484 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[12] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.645      ; 1.911      ;
; -1.430 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[9]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.597      ; 1.917      ;
; -1.394 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[6]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.553      ; 1.909      ;
; -1.345 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[19] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.634      ; 2.039      ;
; -1.344 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[2]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.682      ; 2.088      ;
; -1.344 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[21] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.634      ; 2.040      ;
; -1.341 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[13] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.637      ; 2.046      ;
; -1.338 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[7]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.498      ; 1.910      ;
; -1.338 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[8]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.634      ; 2.046      ;
; -1.332 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[29] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.498      ; 1.916      ;
; -1.325 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[18] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.622      ; 2.047      ;
; -1.316 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[11] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.477      ; 1.911      ;
; -1.310 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[22] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.682      ; 2.122      ;
; -1.309 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[27] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.681      ; 2.122      ;
; -1.297 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[14] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.592      ; 2.045      ;
; -1.285 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[23] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.623      ; 2.088      ;
; -1.245 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[5]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.566      ; 2.071      ;
; -1.234 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[4]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.582      ; 2.098      ;
; -1.197 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[0]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.569      ; 2.122      ;
; -1.144 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[17] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.385      ; 1.991      ;
; -1.144 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[20] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.386      ; 1.992      ;
; -1.144 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[25] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.385      ; 1.991      ;
; -1.143 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[15] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.384      ; 1.991      ;
; -1.143 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[16] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.383      ; 1.990      ;
; -1.143 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[28] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.383      ; 1.990      ;
; -1.142 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[24] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.386      ; 1.994      ;
; -1.112 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[10] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.565      ; 2.203      ;
; -1.109 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[3]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.597      ; 2.238      ;
; -1.109 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[26] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.596      ; 2.237      ;
; -1.075 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[1]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 3.569      ; 2.244      ;
; 2.206  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[30] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.255     ; 1.451      ;
; 2.206  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[31] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.256     ; 1.450      ;
; 2.207  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[12] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.259     ; 1.448      ;
; 2.261  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[9]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.307     ; 1.454      ;
; 2.297  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[6]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.351     ; 1.446      ;
; 2.346  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[19] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.270     ; 1.576      ;
; 2.347  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[2]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.222     ; 1.625      ;
; 2.347  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[21] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.270     ; 1.577      ;
; 2.350  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[13] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.267     ; 1.583      ;
; 2.353  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[7]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.406     ; 1.447      ;
; 2.353  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[8]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.270     ; 1.583      ;
; 2.359  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[29] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.406     ; 1.453      ;
; 2.366  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[18] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.282     ; 1.584      ;
; 2.375  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[11] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.427     ; 1.448      ;
; 2.381  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[22] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.222     ; 1.659      ;
; 2.382  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[27] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.223     ; 1.659      ;
; 2.394  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[14] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.312     ; 1.582      ;
; 2.406  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[23] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.281     ; 1.625      ;
; 2.446  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[5]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.338     ; 1.608      ;
; 2.457  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[4]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.322     ; 1.635      ;
; 2.494  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[0]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.335     ; 1.659      ;
; 2.547  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[17] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.519     ; 1.528      ;
; 2.547  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[20] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.518     ; 1.529      ;
; 2.547  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[25] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.519     ; 1.528      ;
; 2.548  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[15] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.520     ; 1.528      ;
; 2.548  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[16] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.521     ; 1.527      ;
; 2.548  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[28] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.521     ; 1.527      ;
; 2.549  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[24] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.518     ; 1.531      ;
; 2.579  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[10] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.339     ; 1.740      ;
; 2.582  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[3]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.307     ; 1.775      ;
; 2.582  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[26] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.308     ; 1.774      ;
; 2.616  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[1]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.335     ; 1.781      ;
+--------+------------------+--------------------------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                        ;
+--------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.827 ; reset_n   ; dff_r:U5_ff|q[1]                      ; reset_n      ; clk         ; 0.000        ; 3.904      ; 3.343      ;
; -0.327 ; reset_n   ; dff_r:U5_ff|q[1]                      ; reset_n      ; clk         ; -0.500       ; 3.904      ; 3.343      ;
; 0.171  ; reset_n   ; dff_r:U5_ff|q[0]                      ; reset_n      ; clk         ; 0.000        ; 2.906      ; 3.343      ;
; 0.178  ; reset_n   ; bus_arbit:U0_arbiter|out[1]           ; reset_n      ; clk         ; 0.000        ; 2.903      ; 3.347      ;
; 0.178  ; reset_n   ; bus_arbit:U0_arbiter|out[0]~_emulated ; reset_n      ; clk         ; 0.000        ; 2.903      ; 3.347      ;
; 0.671  ; reset_n   ; dff_r:U5_ff|q[0]                      ; reset_n      ; clk         ; -0.500       ; 2.906      ; 3.343      ;
; 0.678  ; reset_n   ; bus_arbit:U0_arbiter|out[1]           ; reset_n      ; clk         ; -0.500       ; 2.903      ; 3.347      ;
; 0.678  ; reset_n   ; bus_arbit:U0_arbiter|out[0]~_emulated ; reset_n      ; clk         ; -0.500       ; 2.903      ; 3.347      ;
+--------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bus_arbit:U0_arbiter|out[0]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_arbit:U0_arbiter|out[0]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bus_arbit:U0_arbiter|out[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_arbit:U0_arbiter|out[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dff_r:U5_ff|q[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dff_r:U5_ff|q[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dff_r:U5_ff|q[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dff_r:U5_ff|q[1]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_arbiter|out[0]~_emulated|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_arbiter|out[0]~_emulated|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_arbiter|out[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_arbiter|out[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U5_ff|q[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U5_ff|q[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U5_ff|q[1]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U5_ff|q[1]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'reset_n'                                                                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; reset_n ; Rise       ; reset_n                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; U0_arbiter|out[0]~1|datac     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; U0_arbiter|out[0]~1|datac     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; bus_arbit:U0_arbiter|out[0]~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; bus_arbit:U0_arbiter|out[0]~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n|combout               ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'dff_r:U5_ff|q[0]'                                                                               ;
+-------+--------------+----------------+------------------+------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+------------------+------------+---------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U5_ff|q[0]|regout                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U5_ff|q[0]|regout                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[0]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[0]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[10]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[10]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[11]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[11]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[12]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[12]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[13]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[13]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[14]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[14]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[15]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[15]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[16]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[16]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[17]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[17]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[18]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[18]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[19]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[19]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[1]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[1]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[20]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[20]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[21]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[21]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[22]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[22]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[23]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[23]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[24]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[24]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[25]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[25]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[26]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[26]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[27]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[27]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[28]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[28]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[29]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[29]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[2]|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[2]|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[30]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[30]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[31]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[31]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[31]~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[31]~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[31]~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[31]~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[31]~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[31]~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[31]~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[31]~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[3]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[3]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[4]|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[4]|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[5]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[5]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[6]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[6]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[7]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[7]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[8]|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[8]|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[9]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[9]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[0]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[0]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[10]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[10]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[11]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[11]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[12]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[12]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[13]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[13]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[14]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[14]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[15]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[15]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[16]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[16]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[17]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[17]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[18]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[18]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[19]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[19]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[1]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[1]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[20]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[20]        ;
+-------+--------------+----------------+------------------+------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+----------------+------------------+-------+-------+------------+------------------+
; Data Port      ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+----------------+------------------+-------+-------+------------+------------------+
; M0_address[*]  ; clk              ; 6.244 ; 6.244 ; Rise       ; clk              ;
;  M0_address[5] ; clk              ; 6.244 ; 6.244 ; Rise       ; clk              ;
;  M0_address[6] ; clk              ; 2.767 ; 2.767 ; Rise       ; clk              ;
;  M0_address[7] ; clk              ; 5.481 ; 5.481 ; Rise       ; clk              ;
; M0_req         ; clk              ; 4.245 ; 4.245 ; Rise       ; clk              ;
; M1_address[*]  ; clk              ; 5.415 ; 5.415 ; Rise       ; clk              ;
;  M1_address[5] ; clk              ; 4.073 ; 4.073 ; Rise       ; clk              ;
;  M1_address[6] ; clk              ; 2.712 ; 2.712 ; Rise       ; clk              ;
;  M1_address[7] ; clk              ; 5.415 ; 5.415 ; Rise       ; clk              ;
; M1_req         ; clk              ; 5.023 ; 5.023 ; Rise       ; clk              ;
; S0_dout[*]     ; dff_r:U5_ff|q[0] ; 5.808 ; 5.808 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[0]    ; dff_r:U5_ff|q[0] ; 4.954 ; 4.954 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[1]    ; dff_r:U5_ff|q[0] ; 4.067 ; 4.067 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[2]    ; dff_r:U5_ff|q[0] ; 5.077 ; 5.077 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[3]    ; dff_r:U5_ff|q[0] ; 5.026 ; 5.026 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[4]    ; dff_r:U5_ff|q[0] ; 4.756 ; 4.756 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[5]    ; dff_r:U5_ff|q[0] ; 4.861 ; 4.861 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[6]    ; dff_r:U5_ff|q[0] ; 5.335 ; 5.335 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[7]    ; dff_r:U5_ff|q[0] ; 5.425 ; 5.425 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[8]    ; dff_r:U5_ff|q[0] ; 5.038 ; 5.038 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[9]    ; dff_r:U5_ff|q[0] ; 5.242 ; 5.242 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[10]   ; dff_r:U5_ff|q[0] ; 4.878 ; 4.878 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[11]   ; dff_r:U5_ff|q[0] ; 5.600 ; 5.600 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[12]   ; dff_r:U5_ff|q[0] ; 4.741 ; 4.741 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[13]   ; dff_r:U5_ff|q[0] ; 4.793 ; 4.793 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[14]   ; dff_r:U5_ff|q[0] ; 4.674 ; 4.674 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[15]   ; dff_r:U5_ff|q[0] ; 5.808 ; 5.808 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[16]   ; dff_r:U5_ff|q[0] ; 4.581 ; 4.581 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[17]   ; dff_r:U5_ff|q[0] ; 4.138 ; 4.138 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[18]   ; dff_r:U5_ff|q[0] ; 4.170 ; 4.170 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[19]   ; dff_r:U5_ff|q[0] ; 5.020 ; 5.020 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[20]   ; dff_r:U5_ff|q[0] ; 5.559 ; 5.559 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[21]   ; dff_r:U5_ff|q[0] ; 4.730 ; 4.730 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[22]   ; dff_r:U5_ff|q[0] ; 4.894 ; 4.894 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[23]   ; dff_r:U5_ff|q[0] ; 4.805 ; 4.805 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[24]   ; dff_r:U5_ff|q[0] ; 5.795 ; 5.795 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[25]   ; dff_r:U5_ff|q[0] ; 5.584 ; 5.584 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[26]   ; dff_r:U5_ff|q[0] ; 5.044 ; 5.044 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[27]   ; dff_r:U5_ff|q[0] ; 4.752 ; 4.752 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[28]   ; dff_r:U5_ff|q[0] ; 5.231 ; 5.231 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[29]   ; dff_r:U5_ff|q[0] ; 5.075 ; 5.075 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[30]   ; dff_r:U5_ff|q[0] ; 5.227 ; 5.227 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[31]   ; dff_r:U5_ff|q[0] ; 4.791 ; 4.791 ; Fall       ; dff_r:U5_ff|q[0] ;
; S1_dout[*]     ; dff_r:U5_ff|q[0] ; 5.727 ; 5.727 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[0]    ; dff_r:U5_ff|q[0] ; 4.766 ; 4.766 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[1]    ; dff_r:U5_ff|q[0] ; 4.710 ; 4.710 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[2]    ; dff_r:U5_ff|q[0] ; 5.176 ; 5.176 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[3]    ; dff_r:U5_ff|q[0] ; 4.856 ; 4.856 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[4]    ; dff_r:U5_ff|q[0] ; 4.732 ; 4.732 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[5]    ; dff_r:U5_ff|q[0] ; 4.684 ; 4.684 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[6]    ; dff_r:U5_ff|q[0] ; 5.035 ; 5.035 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[7]    ; dff_r:U5_ff|q[0] ; 5.196 ; 5.196 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[8]    ; dff_r:U5_ff|q[0] ; 5.107 ; 5.107 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[9]    ; dff_r:U5_ff|q[0] ; 5.325 ; 5.325 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[10]   ; dff_r:U5_ff|q[0] ; 5.248 ; 5.248 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[11]   ; dff_r:U5_ff|q[0] ; 5.004 ; 5.004 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[12]   ; dff_r:U5_ff|q[0] ; 5.128 ; 5.128 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[13]   ; dff_r:U5_ff|q[0] ; 3.927 ; 3.927 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[14]   ; dff_r:U5_ff|q[0] ; 5.007 ; 5.007 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[15]   ; dff_r:U5_ff|q[0] ; 4.585 ; 4.585 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[16]   ; dff_r:U5_ff|q[0] ; 4.629 ; 4.629 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[17]   ; dff_r:U5_ff|q[0] ; 5.194 ; 5.194 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[18]   ; dff_r:U5_ff|q[0] ; 4.840 ; 4.840 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[19]   ; dff_r:U5_ff|q[0] ; 5.410 ; 5.410 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[20]   ; dff_r:U5_ff|q[0] ; 4.467 ; 4.467 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[21]   ; dff_r:U5_ff|q[0] ; 4.958 ; 4.958 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[22]   ; dff_r:U5_ff|q[0] ; 4.732 ; 4.732 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[23]   ; dff_r:U5_ff|q[0] ; 5.442 ; 5.442 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[24]   ; dff_r:U5_ff|q[0] ; 5.727 ; 5.727 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[25]   ; dff_r:U5_ff|q[0] ; 3.896 ; 3.896 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[26]   ; dff_r:U5_ff|q[0] ; 5.011 ; 5.011 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[27]   ; dff_r:U5_ff|q[0] ; 5.148 ; 5.148 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[28]   ; dff_r:U5_ff|q[0] ; 5.275 ; 5.275 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[29]   ; dff_r:U5_ff|q[0] ; 5.468 ; 5.468 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[30]   ; dff_r:U5_ff|q[0] ; 4.876 ; 4.876 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[31]   ; dff_r:U5_ff|q[0] ; 4.744 ; 4.744 ; Fall       ; dff_r:U5_ff|q[0] ;
; reset_n        ; reset_n          ; 2.082 ; 2.082 ; Rise       ; reset_n          ;
+----------------+------------------+-------+-------+------------+------------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+----------------+------------------+--------+--------+------------+------------------+
; Data Port      ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+----------------+------------------+--------+--------+------------+------------------+
; M0_address[*]  ; clk              ; -1.392 ; -1.392 ; Rise       ; clk              ;
;  M0_address[5] ; clk              ; -4.698 ; -4.698 ; Rise       ; clk              ;
;  M0_address[6] ; clk              ; -1.392 ; -1.392 ; Rise       ; clk              ;
;  M0_address[7] ; clk              ; -4.124 ; -4.124 ; Rise       ; clk              ;
; M0_req         ; clk              ; -3.181 ; -3.181 ; Rise       ; clk              ;
; M1_address[*]  ; clk              ; -1.618 ; -1.618 ; Rise       ; clk              ;
;  M1_address[5] ; clk              ; -3.559 ; -3.559 ; Rise       ; clk              ;
;  M1_address[6] ; clk              ; -1.618 ; -1.618 ; Rise       ; clk              ;
;  M1_address[7] ; clk              ; -4.198 ; -4.198 ; Rise       ; clk              ;
; M1_req         ; clk              ; -4.113 ; -4.113 ; Rise       ; clk              ;
; S0_dout[*]     ; dff_r:U5_ff|q[0] ; -2.964 ; -2.964 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[0]    ; dff_r:U5_ff|q[0] ; -3.875 ; -3.875 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[1]    ; dff_r:U5_ff|q[0] ; -2.964 ; -2.964 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[2]    ; dff_r:U5_ff|q[0] ; -4.016 ; -4.016 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[3]    ; dff_r:U5_ff|q[0] ; -3.734 ; -3.734 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[4]    ; dff_r:U5_ff|q[0] ; -3.683 ; -3.683 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[5]    ; dff_r:U5_ff|q[0] ; -3.793 ; -3.793 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[6]    ; dff_r:U5_ff|q[0] ; -4.255 ; -4.255 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[7]    ; dff_r:U5_ff|q[0] ; -4.466 ; -4.466 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[8]    ; dff_r:U5_ff|q[0] ; -3.952 ; -3.952 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[9]    ; dff_r:U5_ff|q[0] ; -4.164 ; -4.164 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[10]   ; dff_r:U5_ff|q[0] ; -3.639 ; -3.639 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[11]   ; dff_r:U5_ff|q[0] ; -4.642 ; -4.642 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[12]   ; dff_r:U5_ff|q[0] ; -3.656 ; -3.656 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[13]   ; dff_r:U5_ff|q[0] ; -3.692 ; -3.692 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[14]   ; dff_r:U5_ff|q[0] ; -3.588 ; -3.588 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[15]   ; dff_r:U5_ff|q[0] ; -4.952 ; -4.952 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[16]   ; dff_r:U5_ff|q[0] ; -3.895 ; -3.895 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[17]   ; dff_r:U5_ff|q[0] ; -3.283 ; -3.283 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[18]   ; dff_r:U5_ff|q[0] ; -3.072 ; -3.072 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[19]   ; dff_r:U5_ff|q[0] ; -3.916 ; -3.916 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[20]   ; dff_r:U5_ff|q[0] ; -4.330 ; -4.330 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[21]   ; dff_r:U5_ff|q[0] ; -3.648 ; -3.648 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[22]   ; dff_r:U5_ff|q[0] ; -3.830 ; -3.830 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[23]   ; dff_r:U5_ff|q[0] ; -3.726 ; -3.726 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[24]   ; dff_r:U5_ff|q[0] ; -4.923 ; -4.923 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[25]   ; dff_r:U5_ff|q[0] ; -4.766 ; -4.766 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[26]   ; dff_r:U5_ff|q[0] ; -3.940 ; -3.940 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[27]   ; dff_r:U5_ff|q[0] ; -3.691 ; -3.691 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[28]   ; dff_r:U5_ff|q[0] ; -4.211 ; -4.211 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[29]   ; dff_r:U5_ff|q[0] ; -3.932 ; -3.932 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[30]   ; dff_r:U5_ff|q[0] ; -4.162 ; -4.162 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[31]   ; dff_r:U5_ff|q[0] ; -3.726 ; -3.726 ; Fall       ; dff_r:U5_ff|q[0] ;
; S1_dout[*]     ; dff_r:U5_ff|q[0] ; -2.826 ; -2.826 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[0]    ; dff_r:U5_ff|q[0] ; -3.687 ; -3.687 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[1]    ; dff_r:U5_ff|q[0] ; -3.607 ; -3.607 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[2]    ; dff_r:U5_ff|q[0] ; -4.115 ; -4.115 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[3]    ; dff_r:U5_ff|q[0] ; -3.564 ; -3.564 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[4]    ; dff_r:U5_ff|q[0] ; -3.659 ; -3.659 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[5]    ; dff_r:U5_ff|q[0] ; -3.616 ; -3.616 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[6]    ; dff_r:U5_ff|q[0] ; -3.955 ; -3.955 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[7]    ; dff_r:U5_ff|q[0] ; -4.237 ; -4.237 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[8]    ; dff_r:U5_ff|q[0] ; -4.021 ; -4.021 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[9]    ; dff_r:U5_ff|q[0] ; -4.247 ; -4.247 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[10]   ; dff_r:U5_ff|q[0] ; -4.009 ; -4.009 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[11]   ; dff_r:U5_ff|q[0] ; -4.046 ; -4.046 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[12]   ; dff_r:U5_ff|q[0] ; -4.043 ; -4.043 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[13]   ; dff_r:U5_ff|q[0] ; -2.826 ; -2.826 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[14]   ; dff_r:U5_ff|q[0] ; -3.921 ; -3.921 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[15]   ; dff_r:U5_ff|q[0] ; -3.729 ; -3.729 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[16]   ; dff_r:U5_ff|q[0] ; -3.943 ; -3.943 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[17]   ; dff_r:U5_ff|q[0] ; -4.339 ; -4.339 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[18]   ; dff_r:U5_ff|q[0] ; -3.742 ; -3.742 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[19]   ; dff_r:U5_ff|q[0] ; -4.306 ; -4.306 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[20]   ; dff_r:U5_ff|q[0] ; -3.238 ; -3.238 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[21]   ; dff_r:U5_ff|q[0] ; -3.876 ; -3.876 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[22]   ; dff_r:U5_ff|q[0] ; -3.668 ; -3.668 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[23]   ; dff_r:U5_ff|q[0] ; -4.363 ; -4.363 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[24]   ; dff_r:U5_ff|q[0] ; -4.855 ; -4.855 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[25]   ; dff_r:U5_ff|q[0] ; -3.078 ; -3.078 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[26]   ; dff_r:U5_ff|q[0] ; -3.907 ; -3.907 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[27]   ; dff_r:U5_ff|q[0] ; -4.087 ; -4.087 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[28]   ; dff_r:U5_ff|q[0] ; -4.255 ; -4.255 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[29]   ; dff_r:U5_ff|q[0] ; -4.325 ; -4.325 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[30]   ; dff_r:U5_ff|q[0] ; -3.811 ; -3.811 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[31]   ; dff_r:U5_ff|q[0] ; -3.679 ; -3.679 ; Fall       ; dff_r:U5_ff|q[0] ;
; reset_n        ; reset_n          ; -1.121 ; -1.121 ; Rise       ; reset_n          ;
+----------------+------------------+--------+--------+------------+------------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+---------------+------------------+--------+--------+------------+------------------+
; Data Port     ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+---------------+------------------+--------+--------+------------+------------------+
; M0_grant      ; clk              ; 8.855  ; 8.855  ; Rise       ; clk              ;
; M1_grant      ; clk              ; 11.185 ; 11.185 ; Rise       ; clk              ;
; S0_sel        ; clk              ; 8.583  ; 8.583  ; Rise       ; clk              ;
; S1_sel        ; clk              ; 7.875  ; 7.875  ; Rise       ; clk              ;
; S_address[*]  ; clk              ; 10.063 ; 10.063 ; Rise       ; clk              ;
;  S_address[0] ; clk              ; 10.063 ; 10.063 ; Rise       ; clk              ;
;  S_address[1] ; clk              ; 9.505  ; 9.505  ; Rise       ; clk              ;
;  S_address[2] ; clk              ; 10.017 ; 10.017 ; Rise       ; clk              ;
;  S_address[3] ; clk              ; 9.508  ; 9.508  ; Rise       ; clk              ;
;  S_address[4] ; clk              ; 9.879  ; 9.879  ; Rise       ; clk              ;
;  S_address[5] ; clk              ; 7.121  ; 7.121  ; Rise       ; clk              ;
;  S_address[6] ; clk              ; 7.851  ; 7.851  ; Rise       ; clk              ;
;  S_address[7] ; clk              ; 7.166  ; 7.166  ; Rise       ; clk              ;
; S_din[*]      ; clk              ; 13.685 ; 13.685 ; Rise       ; clk              ;
;  S_din[0]     ; clk              ; 9.554  ; 9.554  ; Rise       ; clk              ;
;  S_din[1]     ; clk              ; 10.051 ; 10.051 ; Rise       ; clk              ;
;  S_din[2]     ; clk              ; 11.910 ; 11.910 ; Rise       ; clk              ;
;  S_din[3]     ; clk              ; 12.094 ; 12.094 ; Rise       ; clk              ;
;  S_din[4]     ; clk              ; 12.468 ; 12.468 ; Rise       ; clk              ;
;  S_din[5]     ; clk              ; 12.390 ; 12.390 ; Rise       ; clk              ;
;  S_din[6]     ; clk              ; 12.321 ; 12.321 ; Rise       ; clk              ;
;  S_din[7]     ; clk              ; 12.254 ; 12.254 ; Rise       ; clk              ;
;  S_din[8]     ; clk              ; 12.159 ; 12.159 ; Rise       ; clk              ;
;  S_din[9]     ; clk              ; 12.151 ; 12.151 ; Rise       ; clk              ;
;  S_din[10]    ; clk              ; 12.147 ; 12.147 ; Rise       ; clk              ;
;  S_din[11]    ; clk              ; 12.147 ; 12.147 ; Rise       ; clk              ;
;  S_din[12]    ; clk              ; 12.291 ; 12.291 ; Rise       ; clk              ;
;  S_din[13]    ; clk              ; 11.988 ; 11.988 ; Rise       ; clk              ;
;  S_din[14]    ; clk              ; 12.031 ; 12.031 ; Rise       ; clk              ;
;  S_din[15]    ; clk              ; 13.277 ; 13.277 ; Rise       ; clk              ;
;  S_din[16]    ; clk              ; 12.407 ; 12.407 ; Rise       ; clk              ;
;  S_din[17]    ; clk              ; 12.106 ; 12.106 ; Rise       ; clk              ;
;  S_din[18]    ; clk              ; 12.545 ; 12.545 ; Rise       ; clk              ;
;  S_din[19]    ; clk              ; 12.520 ; 12.520 ; Rise       ; clk              ;
;  S_din[20]    ; clk              ; 13.255 ; 13.255 ; Rise       ; clk              ;
;  S_din[21]    ; clk              ; 13.427 ; 13.427 ; Rise       ; clk              ;
;  S_din[22]    ; clk              ; 13.005 ; 13.005 ; Rise       ; clk              ;
;  S_din[23]    ; clk              ; 13.251 ; 13.251 ; Rise       ; clk              ;
;  S_din[24]    ; clk              ; 13.685 ; 13.685 ; Rise       ; clk              ;
;  S_din[25]    ; clk              ; 12.382 ; 12.382 ; Rise       ; clk              ;
;  S_din[26]    ; clk              ; 13.444 ; 13.444 ; Rise       ; clk              ;
;  S_din[27]    ; clk              ; 13.249 ; 13.249 ; Rise       ; clk              ;
;  S_din[28]    ; clk              ; 12.355 ; 12.355 ; Rise       ; clk              ;
;  S_din[29]    ; clk              ; 12.997 ; 12.997 ; Rise       ; clk              ;
;  S_din[30]    ; clk              ; 11.858 ; 11.858 ; Rise       ; clk              ;
;  S_din[31]    ; clk              ; 12.364 ; 12.364 ; Rise       ; clk              ;
; S_wr          ; clk              ; 10.247 ; 10.247 ; Rise       ; clk              ;
; M_din[*]      ; dff_r:U5_ff|q[0] ; 9.307  ; 9.307  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[0]     ; dff_r:U5_ff|q[0] ; 7.380  ; 7.380  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[1]     ; dff_r:U5_ff|q[0] ; 7.409  ; 7.409  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[2]     ; dff_r:U5_ff|q[0] ; 7.852  ; 7.852  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[3]     ; dff_r:U5_ff|q[0] ; 7.179  ; 7.179  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[4]     ; dff_r:U5_ff|q[0] ; 8.120  ; 8.120  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[5]     ; dff_r:U5_ff|q[0] ; 7.650  ; 7.650  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[6]     ; dff_r:U5_ff|q[0] ; 8.787  ; 8.787  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[7]     ; dff_r:U5_ff|q[0] ; 8.710  ; 8.710  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[8]     ; dff_r:U5_ff|q[0] ; 8.655  ; 8.655  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[9]     ; dff_r:U5_ff|q[0] ; 7.692  ; 7.692  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[10]    ; dff_r:U5_ff|q[0] ; 8.600  ; 8.600  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[11]    ; dff_r:U5_ff|q[0] ; 8.986  ; 8.986  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[12]    ; dff_r:U5_ff|q[0] ; 7.935  ; 7.935  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[13]    ; dff_r:U5_ff|q[0] ; 8.626  ; 8.626  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[14]    ; dff_r:U5_ff|q[0] ; 7.435  ; 7.435  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[15]    ; dff_r:U5_ff|q[0] ; 7.465  ; 7.465  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[16]    ; dff_r:U5_ff|q[0] ; 9.087  ; 9.087  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[17]    ; dff_r:U5_ff|q[0] ; 6.951  ; 6.951  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[18]    ; dff_r:U5_ff|q[0] ; 8.110  ; 8.110  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[19]    ; dff_r:U5_ff|q[0] ; 7.008  ; 7.008  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[20]    ; dff_r:U5_ff|q[0] ; 9.307  ; 9.307  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[21]    ; dff_r:U5_ff|q[0] ; 7.818  ; 7.818  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[22]    ; dff_r:U5_ff|q[0] ; 8.547  ; 8.547  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[23]    ; dff_r:U5_ff|q[0] ; 7.893  ; 7.893  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[24]    ; dff_r:U5_ff|q[0] ; 9.104  ; 9.104  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[25]    ; dff_r:U5_ff|q[0] ; 8.411  ; 8.411  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[26]    ; dff_r:U5_ff|q[0] ; 7.997  ; 7.997  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[27]    ; dff_r:U5_ff|q[0] ; 8.733  ; 8.733  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[28]    ; dff_r:U5_ff|q[0] ; 8.881  ; 8.881  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[29]    ; dff_r:U5_ff|q[0] ; 7.343  ; 7.343  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[30]    ; dff_r:U5_ff|q[0] ; 8.617  ; 8.617  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[31]    ; dff_r:U5_ff|q[0] ; 8.458  ; 8.458  ; Fall       ; dff_r:U5_ff|q[0] ;
; M0_grant      ; reset_n          ; 6.895  ; 6.895  ; Rise       ; reset_n          ;
; M0_grant      ; reset_n          ; 6.089  ; 6.089  ; Fall       ; reset_n          ;
+---------------+------------------+--------+--------+------------+------------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+---------------+------------------+--------+--------+------------+------------------+
; Data Port     ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+---------------+------------------+--------+--------+------------+------------------+
; M0_grant      ; clk              ; 7.576  ; 7.576  ; Rise       ; clk              ;
; M1_grant      ; clk              ; 11.185 ; 11.185 ; Rise       ; clk              ;
; S0_sel        ; clk              ; 8.248  ; 8.248  ; Rise       ; clk              ;
; S1_sel        ; clk              ; 7.875  ; 7.875  ; Rise       ; clk              ;
; S_address[*]  ; clk              ; 7.121  ; 7.121  ; Rise       ; clk              ;
;  S_address[0] ; clk              ; 10.063 ; 10.063 ; Rise       ; clk              ;
;  S_address[1] ; clk              ; 9.505  ; 9.505  ; Rise       ; clk              ;
;  S_address[2] ; clk              ; 10.017 ; 10.017 ; Rise       ; clk              ;
;  S_address[3] ; clk              ; 9.508  ; 9.508  ; Rise       ; clk              ;
;  S_address[4] ; clk              ; 9.879  ; 9.879  ; Rise       ; clk              ;
;  S_address[5] ; clk              ; 7.121  ; 7.121  ; Rise       ; clk              ;
;  S_address[6] ; clk              ; 7.851  ; 7.851  ; Rise       ; clk              ;
;  S_address[7] ; clk              ; 7.166  ; 7.166  ; Rise       ; clk              ;
; S_din[*]      ; clk              ; 9.554  ; 9.554  ; Rise       ; clk              ;
;  S_din[0]     ; clk              ; 9.554  ; 9.554  ; Rise       ; clk              ;
;  S_din[1]     ; clk              ; 10.051 ; 10.051 ; Rise       ; clk              ;
;  S_din[2]     ; clk              ; 11.910 ; 11.910 ; Rise       ; clk              ;
;  S_din[3]     ; clk              ; 12.094 ; 12.094 ; Rise       ; clk              ;
;  S_din[4]     ; clk              ; 12.468 ; 12.468 ; Rise       ; clk              ;
;  S_din[5]     ; clk              ; 12.390 ; 12.390 ; Rise       ; clk              ;
;  S_din[6]     ; clk              ; 12.321 ; 12.321 ; Rise       ; clk              ;
;  S_din[7]     ; clk              ; 12.254 ; 12.254 ; Rise       ; clk              ;
;  S_din[8]     ; clk              ; 12.159 ; 12.159 ; Rise       ; clk              ;
;  S_din[9]     ; clk              ; 12.151 ; 12.151 ; Rise       ; clk              ;
;  S_din[10]    ; clk              ; 12.147 ; 12.147 ; Rise       ; clk              ;
;  S_din[11]    ; clk              ; 12.147 ; 12.147 ; Rise       ; clk              ;
;  S_din[12]    ; clk              ; 12.291 ; 12.291 ; Rise       ; clk              ;
;  S_din[13]    ; clk              ; 11.988 ; 11.988 ; Rise       ; clk              ;
;  S_din[14]    ; clk              ; 12.031 ; 12.031 ; Rise       ; clk              ;
;  S_din[15]    ; clk              ; 13.277 ; 13.277 ; Rise       ; clk              ;
;  S_din[16]    ; clk              ; 12.407 ; 12.407 ; Rise       ; clk              ;
;  S_din[17]    ; clk              ; 12.106 ; 12.106 ; Rise       ; clk              ;
;  S_din[18]    ; clk              ; 12.545 ; 12.545 ; Rise       ; clk              ;
;  S_din[19]    ; clk              ; 12.520 ; 12.520 ; Rise       ; clk              ;
;  S_din[20]    ; clk              ; 13.255 ; 13.255 ; Rise       ; clk              ;
;  S_din[21]    ; clk              ; 13.427 ; 13.427 ; Rise       ; clk              ;
;  S_din[22]    ; clk              ; 13.005 ; 13.005 ; Rise       ; clk              ;
;  S_din[23]    ; clk              ; 13.251 ; 13.251 ; Rise       ; clk              ;
;  S_din[24]    ; clk              ; 13.685 ; 13.685 ; Rise       ; clk              ;
;  S_din[25]    ; clk              ; 12.382 ; 12.382 ; Rise       ; clk              ;
;  S_din[26]    ; clk              ; 13.444 ; 13.444 ; Rise       ; clk              ;
;  S_din[27]    ; clk              ; 13.249 ; 13.249 ; Rise       ; clk              ;
;  S_din[28]    ; clk              ; 12.355 ; 12.355 ; Rise       ; clk              ;
;  S_din[29]    ; clk              ; 12.997 ; 12.997 ; Rise       ; clk              ;
;  S_din[30]    ; clk              ; 11.858 ; 11.858 ; Rise       ; clk              ;
;  S_din[31]    ; clk              ; 12.364 ; 12.364 ; Rise       ; clk              ;
; S_wr          ; clk              ; 10.247 ; 10.247 ; Rise       ; clk              ;
; M_din[*]      ; dff_r:U5_ff|q[0] ; 6.951  ; 6.951  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[0]     ; dff_r:U5_ff|q[0] ; 7.380  ; 7.380  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[1]     ; dff_r:U5_ff|q[0] ; 7.409  ; 7.409  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[2]     ; dff_r:U5_ff|q[0] ; 7.852  ; 7.852  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[3]     ; dff_r:U5_ff|q[0] ; 7.179  ; 7.179  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[4]     ; dff_r:U5_ff|q[0] ; 8.120  ; 8.120  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[5]     ; dff_r:U5_ff|q[0] ; 7.650  ; 7.650  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[6]     ; dff_r:U5_ff|q[0] ; 8.787  ; 8.787  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[7]     ; dff_r:U5_ff|q[0] ; 8.710  ; 8.710  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[8]     ; dff_r:U5_ff|q[0] ; 8.655  ; 8.655  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[9]     ; dff_r:U5_ff|q[0] ; 7.692  ; 7.692  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[10]    ; dff_r:U5_ff|q[0] ; 8.600  ; 8.600  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[11]    ; dff_r:U5_ff|q[0] ; 8.986  ; 8.986  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[12]    ; dff_r:U5_ff|q[0] ; 7.935  ; 7.935  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[13]    ; dff_r:U5_ff|q[0] ; 8.626  ; 8.626  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[14]    ; dff_r:U5_ff|q[0] ; 7.435  ; 7.435  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[15]    ; dff_r:U5_ff|q[0] ; 7.465  ; 7.465  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[16]    ; dff_r:U5_ff|q[0] ; 9.087  ; 9.087  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[17]    ; dff_r:U5_ff|q[0] ; 6.951  ; 6.951  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[18]    ; dff_r:U5_ff|q[0] ; 8.110  ; 8.110  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[19]    ; dff_r:U5_ff|q[0] ; 7.008  ; 7.008  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[20]    ; dff_r:U5_ff|q[0] ; 9.307  ; 9.307  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[21]    ; dff_r:U5_ff|q[0] ; 7.818  ; 7.818  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[22]    ; dff_r:U5_ff|q[0] ; 8.547  ; 8.547  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[23]    ; dff_r:U5_ff|q[0] ; 7.893  ; 7.893  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[24]    ; dff_r:U5_ff|q[0] ; 9.104  ; 9.104  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[25]    ; dff_r:U5_ff|q[0] ; 8.411  ; 8.411  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[26]    ; dff_r:U5_ff|q[0] ; 7.997  ; 7.997  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[27]    ; dff_r:U5_ff|q[0] ; 8.733  ; 8.733  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[28]    ; dff_r:U5_ff|q[0] ; 8.881  ; 8.881  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[29]    ; dff_r:U5_ff|q[0] ; 7.343  ; 7.343  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[30]    ; dff_r:U5_ff|q[0] ; 8.617  ; 8.617  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[31]    ; dff_r:U5_ff|q[0] ; 8.458  ; 8.458  ; Fall       ; dff_r:U5_ff|q[0] ;
; M0_grant      ; reset_n          ; 6.089  ; 6.089  ; Rise       ; reset_n          ;
; M0_grant      ; reset_n          ; 6.089  ; 6.089  ; Fall       ; reset_n          ;
+---------------+------------------+--------+--------+------------+------------------+


+------------------------------------------------------------------+
; Propagation Delay                                                ;
+---------------+--------------+--------+--------+--------+--------+
; Input Port    ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+---------------+--------------+--------+--------+--------+--------+
; M0_address[0] ; S_address[0] ; 9.393  ;        ;        ; 9.393  ;
; M0_address[1] ; S_address[1] ; 9.424  ;        ;        ; 9.424  ;
; M0_address[2] ; S_address[2] ; 9.255  ;        ;        ; 9.255  ;
; M0_address[3] ; S_address[3] ; 9.431  ;        ;        ; 9.431  ;
; M0_address[4] ; S_address[4] ; 9.428  ;        ;        ; 9.428  ;
; M0_address[5] ; S0_sel       ;        ; 12.050 ; 12.050 ;        ;
; M0_address[5] ; S1_sel       ; 12.431 ;        ;        ; 12.431 ;
; M0_address[5] ; S_address[5] ; 10.822 ;        ;        ; 10.822 ;
; M0_address[6] ; S0_sel       ;        ; 8.744  ; 8.744  ;        ;
; M0_address[6] ; S1_sel       ;        ; 8.954  ; 8.954  ;        ;
; M0_address[6] ; S_address[6] ; 8.347  ;        ;        ; 8.347  ;
; M0_address[7] ; S0_sel       ;        ; 11.476 ; 11.476 ;        ;
; M0_address[7] ; S1_sel       ;        ; 11.668 ; 11.668 ;        ;
; M0_address[7] ; S_address[7] ; 10.059 ;        ;        ; 10.059 ;
; M0_dout[0]    ; S_din[0]     ; 8.801  ;        ;        ; 8.801  ;
; M0_dout[1]    ; S_din[1]     ; 9.198  ;        ;        ; 9.198  ;
; M0_dout[2]    ; S_din[2]     ; 9.106  ;        ;        ; 9.106  ;
; M0_dout[3]    ; S_din[3]     ; 8.808  ;        ;        ; 8.808  ;
; M0_dout[4]    ; S_din[4]     ; 8.845  ;        ;        ; 8.845  ;
; M0_dout[5]    ; S_din[5]     ; 9.275  ;        ;        ; 9.275  ;
; M0_dout[6]    ; S_din[6]     ; 8.844  ;        ;        ; 8.844  ;
; M0_dout[7]    ; S_din[7]     ; 8.659  ;        ;        ; 8.659  ;
; M0_dout[8]    ; S_din[8]     ; 9.090  ;        ;        ; 9.090  ;
; M0_dout[9]    ; S_din[9]     ; 9.408  ;        ;        ; 9.408  ;
; M0_dout[10]   ; S_din[10]    ; 8.525  ;        ;        ; 8.525  ;
; M0_dout[11]   ; S_din[11]    ; 8.729  ;        ;        ; 8.729  ;
; M0_dout[12]   ; S_din[12]    ; 9.266  ;        ;        ; 9.266  ;
; M0_dout[13]   ; S_din[13]    ; 8.469  ;        ;        ; 8.469  ;
; M0_dout[14]   ; S_din[14]    ; 8.691  ;        ;        ; 8.691  ;
; M0_dout[15]   ; S_din[15]    ; 9.643  ;        ;        ; 9.643  ;
; M0_dout[16]   ; S_din[16]    ; 9.126  ;        ;        ; 9.126  ;
; M0_dout[17]   ; S_din[17]    ; 8.888  ;        ;        ; 8.888  ;
; M0_dout[18]   ; S_din[18]    ; 9.446  ;        ;        ; 9.446  ;
; M0_dout[19]   ; S_din[19]    ; 9.372  ;        ;        ; 9.372  ;
; M0_dout[20]   ; S_din[20]    ; 9.672  ;        ;        ; 9.672  ;
; M0_dout[21]   ; S_din[21]    ; 9.621  ;        ;        ; 9.621  ;
; M0_dout[22]   ; S_din[22]    ; 9.142  ;        ;        ; 9.142  ;
; M0_dout[23]   ; S_din[23]    ; 9.409  ;        ;        ; 9.409  ;
; M0_dout[24]   ; S_din[24]    ; 9.397  ;        ;        ; 9.397  ;
; M0_dout[25]   ; S_din[25]    ; 9.131  ;        ;        ; 9.131  ;
; M0_dout[26]   ; S_din[26]    ; 9.400  ;        ;        ; 9.400  ;
; M0_dout[27]   ; S_din[27]    ; 9.942  ;        ;        ; 9.942  ;
; M0_dout[28]   ; S_din[28]    ; 9.251  ;        ;        ; 9.251  ;
; M0_dout[29]   ; S_din[29]    ; 9.858  ;        ;        ; 9.858  ;
; M0_dout[30]   ; S_din[30]    ; 8.736  ;        ;        ; 8.736  ;
; M0_dout[31]   ; S_din[31]    ; 9.030  ;        ;        ; 9.030  ;
; M0_wr         ; S_wr         ; 9.374  ;        ;        ; 9.374  ;
; M1_address[0] ; S_address[0] ; 9.387  ;        ;        ; 9.387  ;
; M1_address[1] ; S_address[1] ; 9.698  ;        ;        ; 9.698  ;
; M1_address[2] ; S_address[2] ; 9.343  ;        ;        ; 9.343  ;
; M1_address[3] ; S_address[3] ; 9.679  ;        ;        ; 9.679  ;
; M1_address[4] ; S_address[4] ; 9.204  ;        ;        ; 9.204  ;
; M1_address[5] ; S0_sel       ;        ; 10.911 ; 10.911 ;        ;
; M1_address[5] ; S1_sel       ; 10.260 ;        ;        ; 10.260 ;
; M1_address[5] ; S_address[5] ; 9.683  ;        ;        ; 9.683  ;
; M1_address[6] ; S0_sel       ;        ; 8.970  ; 8.970  ;        ;
; M1_address[6] ; S1_sel       ;        ; 8.899  ; 8.899  ;        ;
; M1_address[6] ; S_address[6] ; 8.573  ;        ;        ; 8.573  ;
; M1_address[7] ; S0_sel       ;        ; 11.550 ; 11.550 ;        ;
; M1_address[7] ; S1_sel       ;        ; 11.602 ; 11.602 ;        ;
; M1_address[7] ; S_address[7] ; 10.133 ;        ;        ; 10.133 ;
; M1_dout[0]    ; S_din[0]     ; 8.869  ;        ;        ; 8.869  ;
; M1_dout[1]    ; S_din[1]     ; 9.325  ;        ;        ; 9.325  ;
; M1_dout[2]    ; S_din[2]     ; 8.839  ;        ;        ; 8.839  ;
; M1_dout[3]    ; S_din[3]     ; 8.520  ;        ;        ; 8.520  ;
; M1_dout[4]    ; S_din[4]     ; 9.424  ;        ;        ; 9.424  ;
; M1_dout[5]    ; S_din[5]     ; 8.755  ;        ;        ; 8.755  ;
; M1_dout[6]    ; S_din[6]     ; 9.228  ;        ;        ; 9.228  ;
; M1_dout[7]    ; S_din[7]     ; 8.540  ;        ;        ; 8.540  ;
; M1_dout[8]    ; S_din[8]     ; 8.793  ;        ;        ; 8.793  ;
; M1_dout[9]    ; S_din[9]     ; 8.786  ;        ;        ; 8.786  ;
; M1_dout[10]   ; S_din[10]    ; 8.794  ;        ;        ; 8.794  ;
; M1_dout[11]   ; S_din[11]    ; 8.495  ;        ;        ; 8.495  ;
; M1_dout[12]   ; S_din[12]    ; 8.813  ;        ;        ; 8.813  ;
; M1_dout[13]   ; S_din[13]    ; 8.568  ;        ;        ; 8.568  ;
; M1_dout[14]   ; S_din[14]    ; 8.576  ;        ;        ; 8.576  ;
; M1_dout[15]   ; S_din[15]    ; 9.683  ;        ;        ; 9.683  ;
; M1_dout[16]   ; S_din[16]    ; 9.287  ;        ;        ; 9.287  ;
; M1_dout[17]   ; S_din[17]    ; 8.517  ;        ;        ; 8.517  ;
; M1_dout[18]   ; S_din[18]    ; 9.232  ;        ;        ; 9.232  ;
; M1_dout[19]   ; S_din[19]    ; 9.435  ;        ;        ; 9.435  ;
; M1_dout[20]   ; S_din[20]    ; 9.646  ;        ;        ; 9.646  ;
; M1_dout[21]   ; S_din[21]    ; 9.115  ;        ;        ; 9.115  ;
; M1_dout[22]   ; S_din[22]    ; 9.371  ;        ;        ; 9.371  ;
; M1_dout[23]   ; S_din[23]    ; 10.099 ;        ;        ; 10.099 ;
; M1_dout[24]   ; S_din[24]    ; 9.877  ;        ;        ; 9.877  ;
; M1_dout[25]   ; S_din[25]    ; 9.260  ;        ;        ; 9.260  ;
; M1_dout[26]   ; S_din[26]    ; 9.131  ;        ;        ; 9.131  ;
; M1_dout[27]   ; S_din[27]    ; 9.634  ;        ;        ; 9.634  ;
; M1_dout[28]   ; S_din[28]    ; 9.146  ;        ;        ; 9.146  ;
; M1_dout[29]   ; S_din[29]    ; 9.174  ;        ;        ; 9.174  ;
; M1_dout[30]   ; S_din[30]    ; 8.509  ;        ;        ; 8.509  ;
; M1_dout[31]   ; S_din[31]    ; 8.809  ;        ;        ; 8.809  ;
; M1_wr         ; S_wr         ; 9.429  ;        ;        ; 9.429  ;
+---------------+--------------+--------+--------+--------+--------+


+------------------------------------------------------------------+
; Minimum Propagation Delay                                        ;
+---------------+--------------+--------+--------+--------+--------+
; Input Port    ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+---------------+--------------+--------+--------+--------+--------+
; M0_address[0] ; S_address[0] ; 9.393  ;        ;        ; 9.393  ;
; M0_address[1] ; S_address[1] ; 9.424  ;        ;        ; 9.424  ;
; M0_address[2] ; S_address[2] ; 9.255  ;        ;        ; 9.255  ;
; M0_address[3] ; S_address[3] ; 9.431  ;        ;        ; 9.431  ;
; M0_address[4] ; S_address[4] ; 9.428  ;        ;        ; 9.428  ;
; M0_address[5] ; S0_sel       ;        ; 12.050 ; 12.050 ;        ;
; M0_address[5] ; S1_sel       ; 12.431 ;        ;        ; 12.431 ;
; M0_address[5] ; S_address[5] ; 10.822 ;        ;        ; 10.822 ;
; M0_address[6] ; S0_sel       ;        ; 8.744  ; 8.744  ;        ;
; M0_address[6] ; S1_sel       ;        ; 8.954  ; 8.954  ;        ;
; M0_address[6] ; S_address[6] ; 8.347  ;        ;        ; 8.347  ;
; M0_address[7] ; S0_sel       ;        ; 11.476 ; 11.476 ;        ;
; M0_address[7] ; S1_sel       ;        ; 11.668 ; 11.668 ;        ;
; M0_address[7] ; S_address[7] ; 10.059 ;        ;        ; 10.059 ;
; M0_dout[0]    ; S_din[0]     ; 8.801  ;        ;        ; 8.801  ;
; M0_dout[1]    ; S_din[1]     ; 9.198  ;        ;        ; 9.198  ;
; M0_dout[2]    ; S_din[2]     ; 9.106  ;        ;        ; 9.106  ;
; M0_dout[3]    ; S_din[3]     ; 8.808  ;        ;        ; 8.808  ;
; M0_dout[4]    ; S_din[4]     ; 8.845  ;        ;        ; 8.845  ;
; M0_dout[5]    ; S_din[5]     ; 9.275  ;        ;        ; 9.275  ;
; M0_dout[6]    ; S_din[6]     ; 8.844  ;        ;        ; 8.844  ;
; M0_dout[7]    ; S_din[7]     ; 8.659  ;        ;        ; 8.659  ;
; M0_dout[8]    ; S_din[8]     ; 9.090  ;        ;        ; 9.090  ;
; M0_dout[9]    ; S_din[9]     ; 9.408  ;        ;        ; 9.408  ;
; M0_dout[10]   ; S_din[10]    ; 8.525  ;        ;        ; 8.525  ;
; M0_dout[11]   ; S_din[11]    ; 8.729  ;        ;        ; 8.729  ;
; M0_dout[12]   ; S_din[12]    ; 9.266  ;        ;        ; 9.266  ;
; M0_dout[13]   ; S_din[13]    ; 8.469  ;        ;        ; 8.469  ;
; M0_dout[14]   ; S_din[14]    ; 8.691  ;        ;        ; 8.691  ;
; M0_dout[15]   ; S_din[15]    ; 9.643  ;        ;        ; 9.643  ;
; M0_dout[16]   ; S_din[16]    ; 9.126  ;        ;        ; 9.126  ;
; M0_dout[17]   ; S_din[17]    ; 8.888  ;        ;        ; 8.888  ;
; M0_dout[18]   ; S_din[18]    ; 9.446  ;        ;        ; 9.446  ;
; M0_dout[19]   ; S_din[19]    ; 9.372  ;        ;        ; 9.372  ;
; M0_dout[20]   ; S_din[20]    ; 9.672  ;        ;        ; 9.672  ;
; M0_dout[21]   ; S_din[21]    ; 9.621  ;        ;        ; 9.621  ;
; M0_dout[22]   ; S_din[22]    ; 9.142  ;        ;        ; 9.142  ;
; M0_dout[23]   ; S_din[23]    ; 9.409  ;        ;        ; 9.409  ;
; M0_dout[24]   ; S_din[24]    ; 9.397  ;        ;        ; 9.397  ;
; M0_dout[25]   ; S_din[25]    ; 9.131  ;        ;        ; 9.131  ;
; M0_dout[26]   ; S_din[26]    ; 9.400  ;        ;        ; 9.400  ;
; M0_dout[27]   ; S_din[27]    ; 9.942  ;        ;        ; 9.942  ;
; M0_dout[28]   ; S_din[28]    ; 9.251  ;        ;        ; 9.251  ;
; M0_dout[29]   ; S_din[29]    ; 9.858  ;        ;        ; 9.858  ;
; M0_dout[30]   ; S_din[30]    ; 8.736  ;        ;        ; 8.736  ;
; M0_dout[31]   ; S_din[31]    ; 9.030  ;        ;        ; 9.030  ;
; M0_wr         ; S_wr         ; 9.374  ;        ;        ; 9.374  ;
; M1_address[0] ; S_address[0] ; 9.387  ;        ;        ; 9.387  ;
; M1_address[1] ; S_address[1] ; 9.698  ;        ;        ; 9.698  ;
; M1_address[2] ; S_address[2] ; 9.343  ;        ;        ; 9.343  ;
; M1_address[3] ; S_address[3] ; 9.679  ;        ;        ; 9.679  ;
; M1_address[4] ; S_address[4] ; 9.204  ;        ;        ; 9.204  ;
; M1_address[5] ; S0_sel       ;        ; 10.911 ; 10.911 ;        ;
; M1_address[5] ; S1_sel       ; 10.260 ;        ;        ; 10.260 ;
; M1_address[5] ; S_address[5] ; 9.683  ;        ;        ; 9.683  ;
; M1_address[6] ; S0_sel       ;        ; 8.970  ; 8.970  ;        ;
; M1_address[6] ; S1_sel       ;        ; 8.899  ; 8.899  ;        ;
; M1_address[6] ; S_address[6] ; 8.573  ;        ;        ; 8.573  ;
; M1_address[7] ; S0_sel       ;        ; 11.550 ; 11.550 ;        ;
; M1_address[7] ; S1_sel       ;        ; 11.602 ; 11.602 ;        ;
; M1_address[7] ; S_address[7] ; 10.133 ;        ;        ; 10.133 ;
; M1_dout[0]    ; S_din[0]     ; 8.869  ;        ;        ; 8.869  ;
; M1_dout[1]    ; S_din[1]     ; 9.325  ;        ;        ; 9.325  ;
; M1_dout[2]    ; S_din[2]     ; 8.839  ;        ;        ; 8.839  ;
; M1_dout[3]    ; S_din[3]     ; 8.520  ;        ;        ; 8.520  ;
; M1_dout[4]    ; S_din[4]     ; 9.424  ;        ;        ; 9.424  ;
; M1_dout[5]    ; S_din[5]     ; 8.755  ;        ;        ; 8.755  ;
; M1_dout[6]    ; S_din[6]     ; 9.228  ;        ;        ; 9.228  ;
; M1_dout[7]    ; S_din[7]     ; 8.540  ;        ;        ; 8.540  ;
; M1_dout[8]    ; S_din[8]     ; 8.793  ;        ;        ; 8.793  ;
; M1_dout[9]    ; S_din[9]     ; 8.786  ;        ;        ; 8.786  ;
; M1_dout[10]   ; S_din[10]    ; 8.794  ;        ;        ; 8.794  ;
; M1_dout[11]   ; S_din[11]    ; 8.495  ;        ;        ; 8.495  ;
; M1_dout[12]   ; S_din[12]    ; 8.813  ;        ;        ; 8.813  ;
; M1_dout[13]   ; S_din[13]    ; 8.568  ;        ;        ; 8.568  ;
; M1_dout[14]   ; S_din[14]    ; 8.576  ;        ;        ; 8.576  ;
; M1_dout[15]   ; S_din[15]    ; 9.683  ;        ;        ; 9.683  ;
; M1_dout[16]   ; S_din[16]    ; 9.287  ;        ;        ; 9.287  ;
; M1_dout[17]   ; S_din[17]    ; 8.517  ;        ;        ; 8.517  ;
; M1_dout[18]   ; S_din[18]    ; 9.232  ;        ;        ; 9.232  ;
; M1_dout[19]   ; S_din[19]    ; 9.435  ;        ;        ; 9.435  ;
; M1_dout[20]   ; S_din[20]    ; 9.646  ;        ;        ; 9.646  ;
; M1_dout[21]   ; S_din[21]    ; 9.115  ;        ;        ; 9.115  ;
; M1_dout[22]   ; S_din[22]    ; 9.371  ;        ;        ; 9.371  ;
; M1_dout[23]   ; S_din[23]    ; 10.099 ;        ;        ; 10.099 ;
; M1_dout[24]   ; S_din[24]    ; 9.877  ;        ;        ; 9.877  ;
; M1_dout[25]   ; S_din[25]    ; 9.260  ;        ;        ; 9.260  ;
; M1_dout[26]   ; S_din[26]    ; 9.131  ;        ;        ; 9.131  ;
; M1_dout[27]   ; S_din[27]    ; 9.634  ;        ;        ; 9.634  ;
; M1_dout[28]   ; S_din[28]    ; 9.146  ;        ;        ; 9.146  ;
; M1_dout[29]   ; S_din[29]    ; 9.174  ;        ;        ; 9.174  ;
; M1_dout[30]   ; S_din[30]    ; 8.509  ;        ;        ; 8.509  ;
; M1_dout[31]   ; S_din[31]    ; 8.809  ;        ;        ; 8.809  ;
; M1_wr         ; S_wr         ; 9.429  ;        ;        ; 9.429  ;
+---------------+--------------+--------+--------+--------+--------+


+-------------------------------------------+
; Fast Model Setup Summary                  ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; reset_n          ; -1.020 ; -1.020        ;
; dff_r:U5_ff|q[0] ; -0.989 ; -26.958       ;
; clk              ; 0.189  ; 0.000         ;
+------------------+--------+---------------+


+-------------------------------------------+
; Fast Model Hold Summary                   ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; dff_r:U5_ff|q[0] ; -1.453 ; -40.037       ;
; clk              ; -0.438 ; -0.438        ;
; reset_n          ; 0.502  ; 0.000         ;
+------------------+--------+---------------+


+-------------------------------------------+
; Fast Model Recovery Summary               ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; dff_r:U5_ff|q[0] ; -1.058 ; -28.056       ;
; clk              ; 0.474  ; 0.000         ;
+------------------+--------+---------------+


+-------------------------------------------+
; Fast Model Removal Summary                ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; dff_r:U5_ff|q[0] ; -1.233 ; -36.219       ;
; clk              ; -0.393 ; -0.799        ;
+------------------+--------+---------------+


+-------------------------------------------+
; Fast Model Minimum Pulse Width Summary    ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; clk              ; -1.380 ; -5.380        ;
; reset_n          ; -1.222 ; -1.222        ;
; dff_r:U5_ff|q[0] ; 0.500  ; 0.000         ;
+------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'reset_n'                                                                                                                          ;
+--------+---------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.020 ; bus_arbit:U0_arbiter|out[0]~_emulated ; bus_arbit:U0_arbiter|out[0]~1 ; clk          ; reset_n     ; 1.000        ; -0.754     ; 0.868      ;
; -0.801 ; bus_arbit:U0_arbiter|out[1]           ; bus_arbit:U0_arbiter|out[0]~1 ; clk          ; reset_n     ; 1.000        ; -0.754     ; 0.649      ;
; -0.400 ; reset_n                               ; bus_arbit:U0_arbiter|out[0]~1 ; reset_n      ; reset_n     ; 0.500        ; 1.063      ; 1.565      ;
; -0.233 ; bus_arbit:U0_arbiter|out[0]~1         ; bus_arbit:U0_arbiter|out[0]~1 ; reset_n      ; reset_n     ; 1.000        ; 0.000      ; 0.835      ;
; 0.100  ; reset_n                               ; bus_arbit:U0_arbiter|out[0]~1 ; reset_n      ; reset_n     ; 1.000        ; 1.063      ; 1.565      ;
+--------+---------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'dff_r:U5_ff|q[0]'                                                                                                      ;
+--------+------------------+--------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                        ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------------------------+------------------+------------------+--------------+------------+------------+
; -0.989 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[29] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.219     ; 0.783      ;
; -0.962 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[3]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.158     ; 0.746      ;
; -0.942 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[0]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.172     ; 0.797      ;
; -0.929 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[10] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.173     ; 0.717      ;
; -0.922 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[4]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.171     ; 0.779      ;
; -0.911 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[11] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.230     ; 0.779      ;
; -0.909 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[5]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.172     ; 0.769      ;
; -0.901 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[1]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.173     ; 0.756      ;
; -0.896 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[7]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.218     ; 0.775      ;
; -0.893 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[2]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.123     ; 0.805      ;
; -0.893 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[27] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.124     ; 0.804      ;
; -0.889 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[22] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.122     ; 0.799      ;
; -0.884 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[26] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.159     ; 0.752      ;
; -0.883 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[20] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.258     ; 0.603      ;
; -0.881 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[24] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.258     ; 0.763      ;
; -0.865 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[6]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.180     ; 0.711      ;
; -0.838 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[9]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.156     ; 0.710      ;
; -0.825 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[12] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.137     ; 0.710      ;
; -0.818 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[23] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.143     ; 0.702      ;
; -0.815 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[31] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.139     ; 0.708      ;
; -0.811 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[30] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.138     ; 0.705      ;
; -0.800 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[28] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.261     ; 0.604      ;
; -0.794 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[14] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.166     ; 0.660      ;
; -0.774 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[18] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.144     ; 0.660      ;
; -0.767 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[19] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.139     ; 0.654      ;
; -0.764 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[8]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.145     ; 0.652      ;
; -0.761 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[13] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.137     ; 0.653      ;
; -0.761 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[21] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.144     ; 0.652      ;
; -0.730 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[15] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.260     ; 0.608      ;
; -0.730 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[17] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.259     ; 0.609      ;
; -0.712 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[16] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.262     ; 0.674      ;
; -0.709 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[25] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.260     ; 0.608      ;
; 1.161  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[29] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.899      ; 0.892      ;
; 1.177  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[20] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.860      ; 0.802      ;
; 1.177  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[24] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.860      ; 0.964      ;
; 1.211  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[10] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.945      ; 0.836      ;
; 1.230  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[4]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.947      ; 0.886      ;
; 1.232  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[5]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.946      ; 0.887      ;
; 1.238  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[3]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.960      ; 0.805      ;
; 1.241  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[11] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.888      ; 0.886      ;
; 1.255  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[7]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.900      ; 0.883      ;
; 1.258  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[0]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.946      ; 0.856      ;
; 1.285  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[6]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.938      ; 0.820      ;
; 1.302  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[1]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.945      ; 0.812      ;
; 1.310  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[2]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.995      ; 0.861      ;
; 1.310  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[27] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.994      ; 0.860      ;
; 1.313  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[22] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.996      ; 0.856      ;
; 1.314  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[9]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.962      ; 0.817      ;
; 1.318  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[14] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.952      ; 0.807      ;
; 1.319  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[26] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.959      ; 0.808      ;
; 1.324  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[17] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.859      ; 0.814      ;
; 1.328  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[15] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.858      ; 0.809      ;
; 1.329  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[12] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.981      ; 0.815      ;
; 1.334  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[31] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.979      ; 0.818      ;
; 1.335  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[23] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.975      ; 0.808      ;
; 1.338  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[18] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.974      ; 0.807      ;
; 1.339  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[30] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.980      ; 0.814      ;
; 1.345  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[19] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.979      ; 0.801      ;
; 1.346  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[16] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.856      ; 0.875      ;
; 1.347  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[25] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.858      ; 0.811      ;
; 1.348  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[8]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.973      ; 0.799      ;
; 1.351  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[13] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.981      ; 0.800      ;
; 1.353  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[21] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.974      ; 0.797      ;
; 1.518  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[28] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.857      ; 0.545      ;
; 1.661  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[29] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.899      ; 0.892      ;
; 1.677  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[20] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.860      ; 0.802      ;
; 1.677  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[24] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.860      ; 0.964      ;
; 1.711  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[10] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.945      ; 0.836      ;
; 1.730  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[4]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.947      ; 0.886      ;
; 1.732  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[5]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.946      ; 0.887      ;
; 1.738  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[3]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.960      ; 0.805      ;
; 1.741  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[11] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.888      ; 0.886      ;
; 1.755  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[7]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.900      ; 0.883      ;
; 1.758  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[0]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.946      ; 0.856      ;
; 1.785  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[6]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.938      ; 0.820      ;
; 1.802  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[1]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.945      ; 0.812      ;
; 1.810  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[2]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.995      ; 0.861      ;
; 1.810  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[27] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.994      ; 0.860      ;
; 1.813  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[22] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.996      ; 0.856      ;
; 1.814  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[9]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.962      ; 0.817      ;
; 1.818  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[14] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.952      ; 0.807      ;
; 1.819  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[26] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.959      ; 0.808      ;
; 1.824  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[17] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.859      ; 0.814      ;
; 1.828  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[15] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.858      ; 0.809      ;
; 1.829  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[12] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.981      ; 0.815      ;
; 1.834  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[31] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.979      ; 0.818      ;
; 1.835  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[23] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.975      ; 0.808      ;
; 1.838  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[18] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.974      ; 0.807      ;
; 1.839  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[30] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.980      ; 0.814      ;
; 1.845  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[19] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.979      ; 0.801      ;
; 1.846  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[16] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.856      ; 0.875      ;
; 1.847  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[25] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.858      ; 0.811      ;
; 1.848  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[8]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.973      ; 0.799      ;
; 1.851  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[13] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.981      ; 0.800      ;
; 1.853  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[21] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.974      ; 0.797      ;
; 2.018  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[28] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.857      ; 0.545      ;
+--------+------------------+--------------------------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                             ;
+-------+-------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.189 ; bus_arbit:U0_arbiter|out[1]   ; dff_r:U5_ff|q[1]                      ; clk          ; clk         ; 1.000        ; 0.301      ; 1.144      ;
; 0.211 ; bus_arbit:U0_arbiter|out[1]   ; dff_r:U5_ff|q[0]                      ; clk          ; clk         ; 1.000        ; 0.002      ; 0.823      ;
; 1.318 ; bus_arbit:U0_arbiter|out[0]~1 ; bus_arbit:U0_arbiter|out[0]~_emulated ; reset_n      ; clk         ; 1.000        ; 0.754      ; 0.468      ;
+-------+-------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'dff_r:U5_ff|q[0]'                                                                                                       ;
+--------+------------------+--------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                        ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------------------------+------------------+------------------+--------------+------------+------------+
; -1.453 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[28] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.857      ; 0.545      ;
; -1.322 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[13] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.981      ; 0.800      ;
; -1.319 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[19] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.979      ; 0.801      ;
; -1.318 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[21] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.974      ; 0.797      ;
; -1.315 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[8]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.973      ; 0.799      ;
; -1.308 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[18] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.974      ; 0.807      ;
; -1.308 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[23] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.975      ; 0.808      ;
; -1.307 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[12] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.981      ; 0.815      ;
; -1.307 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[30] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.980      ; 0.814      ;
; -1.302 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[31] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.979      ; 0.818      ;
; -1.296 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[3]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.960      ; 0.805      ;
; -1.292 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[26] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.959      ; 0.808      ;
; -1.286 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[9]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.962      ; 0.817      ;
; -1.286 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[14] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.952      ; 0.807      ;
; -1.281 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[22] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.996      ; 0.856      ;
; -1.275 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[2]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.995      ; 0.861      ;
; -1.275 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[27] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.994      ; 0.860      ;
; -1.274 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[1]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.945      ; 0.812      ;
; -1.259 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[6]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.938      ; 0.820      ;
; -1.250 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[10] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.945      ; 0.836      ;
; -1.231 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[0]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.946      ; 0.856      ;
; -1.202 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[4]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.947      ; 0.886      ;
; -1.200 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[5]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.946      ; 0.887      ;
; -1.199 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[20] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.860      ; 0.802      ;
; -1.190 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[15] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.858      ; 0.809      ;
; -1.188 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[25] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.858      ; 0.811      ;
; -1.186 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[17] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.859      ; 0.814      ;
; -1.158 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[7]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.900      ; 0.883      ;
; -1.148 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[29] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.899      ; 0.892      ;
; -1.143 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[11] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.888      ; 0.886      ;
; -1.122 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[16] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.856      ; 0.875      ;
; -1.037 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[24] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.860      ; 0.964      ;
; -0.953 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[28] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.857      ; 0.545      ;
; -0.822 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[13] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.981      ; 0.800      ;
; -0.819 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[19] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.979      ; 0.801      ;
; -0.818 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[21] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.974      ; 0.797      ;
; -0.815 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[8]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.973      ; 0.799      ;
; -0.808 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[18] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.974      ; 0.807      ;
; -0.808 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[23] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.975      ; 0.808      ;
; -0.807 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[12] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.981      ; 0.815      ;
; -0.807 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[30] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.980      ; 0.814      ;
; -0.802 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[31] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.979      ; 0.818      ;
; -0.796 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[3]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.960      ; 0.805      ;
; -0.792 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[26] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.959      ; 0.808      ;
; -0.786 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[9]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.962      ; 0.817      ;
; -0.786 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[14] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.952      ; 0.807      ;
; -0.781 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[22] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.996      ; 0.856      ;
; -0.775 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[2]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.995      ; 0.861      ;
; -0.775 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[27] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.994      ; 0.860      ;
; -0.774 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[1]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.945      ; 0.812      ;
; -0.759 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[6]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.938      ; 0.820      ;
; -0.750 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[10] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.945      ; 0.836      ;
; -0.731 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[0]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.946      ; 0.856      ;
; -0.702 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[4]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.947      ; 0.886      ;
; -0.700 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[5]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.946      ; 0.887      ;
; -0.699 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[20] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.860      ; 0.802      ;
; -0.690 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[15] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.858      ; 0.809      ;
; -0.688 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[25] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.858      ; 0.811      ;
; -0.686 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[17] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.859      ; 0.814      ;
; -0.658 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[7]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.900      ; 0.883      ;
; -0.648 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[29] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.899      ; 0.892      ;
; -0.643 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[11] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.888      ; 0.886      ;
; -0.622 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[16] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.856      ; 0.875      ;
; -0.537 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[24] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.860      ; 0.964      ;
; 1.290  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[13] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.137     ; 0.653      ;
; 1.293  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[19] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.139     ; 0.654      ;
; 1.296  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[21] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.144     ; 0.652      ;
; 1.297  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[8]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.145     ; 0.652      ;
; 1.304  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[18] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.144     ; 0.660      ;
; 1.326  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[14] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.166     ; 0.660      ;
; 1.343  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[30] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.138     ; 0.705      ;
; 1.345  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[23] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.143     ; 0.702      ;
; 1.347  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[12] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.137     ; 0.710      ;
; 1.347  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[31] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.139     ; 0.708      ;
; 1.361  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[20] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.258     ; 0.603      ;
; 1.365  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[28] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.261     ; 0.604      ;
; 1.366  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[9]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.156     ; 0.710      ;
; 1.368  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[15] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.260     ; 0.608      ;
; 1.368  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[17] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.259     ; 0.609      ;
; 1.368  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[25] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.260     ; 0.608      ;
; 1.390  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[10] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.173     ; 0.717      ;
; 1.391  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[6]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.180     ; 0.711      ;
; 1.404  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[3]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.158     ; 0.746      ;
; 1.411  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[26] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.159     ; 0.752      ;
; 1.421  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[22] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.122     ; 0.799      ;
; 1.428  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[2]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.123     ; 0.805      ;
; 1.428  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[27] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.124     ; 0.804      ;
; 1.429  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[1]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.173     ; 0.756      ;
; 1.436  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[16] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.262     ; 0.674      ;
; 1.441  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[5]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.172     ; 0.769      ;
; 1.450  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[4]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.171     ; 0.779      ;
; 1.469  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[0]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.172     ; 0.797      ;
; 1.493  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[7]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.218     ; 0.775      ;
; 1.502  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[29] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.219     ; 0.783      ;
; 1.509  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[11] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.230     ; 0.779      ;
; 1.521  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[24] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.258     ; 0.763      ;
+--------+------------------+--------------------------------+------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                               ;
+--------+-------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.438 ; bus_arbit:U0_arbiter|out[0]~1 ; bus_arbit:U0_arbiter|out[0]~_emulated ; reset_n      ; clk         ; 0.000        ; 0.754      ; 0.468      ;
; 0.538  ; bus_arbit:U0_arbiter|out[1]   ; dff_r:U5_ff|q[1]                      ; clk          ; clk         ; 0.000        ; 0.301      ; 0.991      ;
; 0.669  ; bus_arbit:U0_arbiter|out[1]   ; dff_r:U5_ff|q[0]                      ; clk          ; clk         ; 0.000        ; 0.002      ; 0.823      ;
+--------+-------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'reset_n'                                                                                                                          ;
+-------+---------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.502 ; reset_n                               ; bus_arbit:U0_arbiter|out[0]~1 ; reset_n      ; reset_n     ; 0.000        ; 1.063      ; 1.565      ;
; 0.835 ; bus_arbit:U0_arbiter|out[0]~1         ; bus_arbit:U0_arbiter|out[0]~1 ; reset_n      ; reset_n     ; 0.000        ; 0.000      ; 0.835      ;
; 1.002 ; reset_n                               ; bus_arbit:U0_arbiter|out[0]~1 ; reset_n      ; reset_n     ; -0.500       ; 1.063      ; 1.565      ;
; 1.403 ; bus_arbit:U0_arbiter|out[1]           ; bus_arbit:U0_arbiter|out[0]~1 ; clk          ; reset_n     ; 0.000        ; -0.754     ; 0.649      ;
; 1.622 ; bus_arbit:U0_arbiter|out[0]~_emulated ; bus_arbit:U0_arbiter|out[0]~1 ; clk          ; reset_n     ; 0.000        ; -0.754     ; 0.868      ;
+-------+---------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'dff_r:U5_ff|q[0]'                                                                                                   ;
+--------+------------------+--------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                        ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------------------------+------------------+------------------+--------------+------------+------------+
; -1.058 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[3]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.158     ; 0.842      ;
; -1.036 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[10] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.173     ; 0.824      ;
; -0.996 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[20] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.258     ; 0.716      ;
; -0.991 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[1]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.173     ; 0.846      ;
; -0.975 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[26] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.159     ; 0.843      ;
; -0.921 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[0]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.172     ; 0.776      ;
; -0.909 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[28] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.261     ; 0.713      ;
; -0.904 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[4]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.171     ; 0.761      ;
; -0.899 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[14] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.166     ; 0.765      ;
; -0.897 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[29] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.219     ; 0.691      ;
; -0.887 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[5]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.172     ; 0.747      ;
; -0.882 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[18] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.144     ; 0.768      ;
; -0.879 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[8]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.145     ; 0.767      ;
; -0.876 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[19] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.139     ; 0.763      ;
; -0.874 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[13] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.137     ; 0.766      ;
; -0.871 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[21] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.144     ; 0.762      ;
; -0.869 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[23] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.143     ; 0.753      ;
; -0.867 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[27] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.124     ; 0.778      ;
; -0.866 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[22] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.122     ; 0.776      ;
; -0.845 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[2]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.123     ; 0.757      ;
; -0.842 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[6]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.180     ; 0.688      ;
; -0.836 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[15] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.260     ; 0.714      ;
; -0.836 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[17] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.259     ; 0.715      ;
; -0.835 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[24] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.258     ; 0.717      ;
; -0.819 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[9]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.156     ; 0.691      ;
; -0.819 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[11] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.230     ; 0.687      ;
; -0.815 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[25] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.260     ; 0.714      ;
; -0.809 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[7]  ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.218     ; 0.688      ;
; -0.802 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[12] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.137     ; 0.687      ;
; -0.796 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[31] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.139     ; 0.689      ;
; -0.795 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[30] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.138     ; 0.689      ;
; -0.750 ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[16] ; clk              ; dff_r:U5_ff|q[0] ; 0.500        ; -0.262     ; 0.712      ;
; 0.999  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[3]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.960      ; 1.044      ;
; 1.021  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[10] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.945      ; 1.026      ;
; 1.061  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[20] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.860      ; 0.918      ;
; 1.066  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[1]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.945      ; 1.048      ;
; 1.082  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[26] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.959      ; 1.045      ;
; 1.136  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[0]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.946      ; 0.978      ;
; 1.148  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[28] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.857      ; 0.915      ;
; 1.153  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[4]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.947      ; 0.963      ;
; 1.158  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[14] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.952      ; 0.967      ;
; 1.160  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[29] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.899      ; 0.893      ;
; 1.170  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[5]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.946      ; 0.949      ;
; 1.175  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[18] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.974      ; 0.970      ;
; 1.178  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[8]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.973      ; 0.969      ;
; 1.181  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[19] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.979      ; 0.965      ;
; 1.183  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[13] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.981      ; 0.968      ;
; 1.186  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[21] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.974      ; 0.964      ;
; 1.188  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[23] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.975      ; 0.955      ;
; 1.190  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[27] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.994      ; 0.980      ;
; 1.191  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[22] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.996      ; 0.978      ;
; 1.212  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[2]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.995      ; 0.959      ;
; 1.215  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[6]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.938      ; 0.890      ;
; 1.221  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[15] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.858      ; 0.916      ;
; 1.221  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[17] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.859      ; 0.917      ;
; 1.222  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[24] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.860      ; 0.919      ;
; 1.238  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[9]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.962      ; 0.893      ;
; 1.238  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[11] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.888      ; 0.889      ;
; 1.242  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[25] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.858      ; 0.916      ;
; 1.248  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[7]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.900      ; 0.890      ;
; 1.255  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[12] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.981      ; 0.889      ;
; 1.261  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[31] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.979      ; 0.891      ;
; 1.262  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[30] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.980      ; 0.891      ;
; 1.307  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[16] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.500        ; 1.856      ; 0.914      ;
; 1.499  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[3]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.960      ; 1.044      ;
; 1.521  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[10] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.945      ; 1.026      ;
; 1.561  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[20] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.860      ; 0.918      ;
; 1.566  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[1]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.945      ; 1.048      ;
; 1.582  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[26] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.959      ; 1.045      ;
; 1.636  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[0]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.946      ; 0.978      ;
; 1.648  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[28] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.857      ; 0.915      ;
; 1.653  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[4]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.947      ; 0.963      ;
; 1.658  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[14] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.952      ; 0.967      ;
; 1.660  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[29] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.899      ; 0.893      ;
; 1.670  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[5]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.946      ; 0.949      ;
; 1.675  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[18] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.974      ; 0.970      ;
; 1.678  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[8]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.973      ; 0.969      ;
; 1.681  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[19] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.979      ; 0.965      ;
; 1.683  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[13] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.981      ; 0.968      ;
; 1.686  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[21] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.974      ; 0.964      ;
; 1.688  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[23] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.975      ; 0.955      ;
; 1.690  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[27] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.994      ; 0.980      ;
; 1.691  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[22] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.996      ; 0.978      ;
; 1.712  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[2]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.995      ; 0.959      ;
; 1.715  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[6]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.938      ; 0.890      ;
; 1.721  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[15] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.858      ; 0.916      ;
; 1.721  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[17] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.859      ; 0.917      ;
; 1.722  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[24] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.860      ; 0.919      ;
; 1.738  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[9]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.962      ; 0.893      ;
; 1.738  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[11] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.888      ; 0.889      ;
; 1.742  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[25] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.858      ; 0.916      ;
; 1.748  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[7]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.900      ; 0.890      ;
; 1.755  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[12] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.981      ; 0.889      ;
; 1.761  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[31] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.979      ; 0.891      ;
; 1.762  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[30] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.980      ; 0.891      ;
; 1.807  ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[16] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 1.000        ; 1.856      ; 0.914      ;
+--------+------------------+--------------------------------+------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                      ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.474 ; reset_n   ; dff_r:U5_ff|q[0]                      ; reset_n      ; clk         ; 0.500        ; 1.819      ; 1.877      ;
; 0.536 ; reset_n   ; bus_arbit:U0_arbiter|out[1]           ; reset_n      ; clk         ; 0.500        ; 1.817      ; 1.813      ;
; 0.536 ; reset_n   ; bus_arbit:U0_arbiter|out[0]~_emulated ; reset_n      ; clk         ; 0.500        ; 1.817      ; 1.813      ;
; 0.773 ; reset_n   ; dff_r:U5_ff|q[1]                      ; reset_n      ; clk         ; 0.500        ; 2.118      ; 1.877      ;
; 0.974 ; reset_n   ; dff_r:U5_ff|q[0]                      ; reset_n      ; clk         ; 1.000        ; 1.819      ; 1.877      ;
; 1.036 ; reset_n   ; bus_arbit:U0_arbiter|out[1]           ; reset_n      ; clk         ; 1.000        ; 1.817      ; 1.813      ;
; 1.036 ; reset_n   ; bus_arbit:U0_arbiter|out[0]~_emulated ; reset_n      ; clk         ; 1.000        ; 1.817      ; 1.813      ;
; 1.273 ; reset_n   ; dff_r:U5_ff|q[1]                      ; reset_n      ; clk         ; 1.000        ; 2.118      ; 1.877      ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'dff_r:U5_ff|q[0]'                                                                                                    ;
+--------+------------------+--------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                        ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------------------------+------------------+------------------+--------------+------------+------------+
; -1.233 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[12] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.981      ; 0.889      ;
; -1.230 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[30] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.980      ; 0.891      ;
; -1.229 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[31] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.979      ; 0.891      ;
; -1.210 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[9]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.962      ; 0.893      ;
; -1.189 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[6]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.938      ; 0.890      ;
; -1.177 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[2]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.995      ; 0.959      ;
; -1.161 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[23] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.975      ; 0.955      ;
; -1.159 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[22] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.996      ; 0.978      ;
; -1.155 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[19] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.979      ; 0.965      ;
; -1.155 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[27] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.994      ; 0.980      ;
; -1.154 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[13] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.981      ; 0.968      ;
; -1.151 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[7]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.900      ; 0.890      ;
; -1.151 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[21] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.974      ; 0.964      ;
; -1.147 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[29] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.899      ; 0.893      ;
; -1.145 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[8]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.973      ; 0.969      ;
; -1.145 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[18] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.974      ; 0.970      ;
; -1.140 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[11] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.888      ; 0.889      ;
; -1.138 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[5]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.946      ; 0.949      ;
; -1.126 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[14] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.952      ; 0.967      ;
; -1.125 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[4]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.947      ; 0.963      ;
; -1.109 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[0]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.946      ; 0.978      ;
; -1.083 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[15] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.858      ; 0.916      ;
; -1.083 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[16] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.856      ; 0.914      ;
; -1.083 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[17] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.859      ; 0.917      ;
; -1.083 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[20] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.860      ; 0.918      ;
; -1.083 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[25] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.858      ; 0.916      ;
; -1.083 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[28] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.857      ; 0.915      ;
; -1.082 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[24] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.860      ; 0.919      ;
; -1.060 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[10] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.945      ; 1.026      ;
; -1.057 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[3]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.960      ; 1.044      ;
; -1.055 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[26] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.959      ; 1.045      ;
; -1.038 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[1]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0.000        ; 1.945      ; 1.048      ;
; -0.733 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[12] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.981      ; 0.889      ;
; -0.730 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[30] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.980      ; 0.891      ;
; -0.729 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[31] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.979      ; 0.891      ;
; -0.710 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[9]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.962      ; 0.893      ;
; -0.689 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[6]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.938      ; 0.890      ;
; -0.677 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[2]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.995      ; 0.959      ;
; -0.661 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[23] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.975      ; 0.955      ;
; -0.659 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[22] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.996      ; 0.978      ;
; -0.655 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[19] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.979      ; 0.965      ;
; -0.655 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[27] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.994      ; 0.980      ;
; -0.654 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[13] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.981      ; 0.968      ;
; -0.651 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[7]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.900      ; 0.890      ;
; -0.651 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[21] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.974      ; 0.964      ;
; -0.647 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[29] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.899      ; 0.893      ;
; -0.645 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[8]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.973      ; 0.969      ;
; -0.645 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[18] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.974      ; 0.970      ;
; -0.640 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[11] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.888      ; 0.889      ;
; -0.638 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[5]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.946      ; 0.949      ;
; -0.626 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[14] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.952      ; 0.967      ;
; -0.625 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[4]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.947      ; 0.963      ;
; -0.609 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[0]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.946      ; 0.978      ;
; -0.583 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[15] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.858      ; 0.916      ;
; -0.583 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[16] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.856      ; 0.914      ;
; -0.583 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[17] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.859      ; 0.917      ;
; -0.583 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[20] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.860      ; 0.918      ;
; -0.583 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[25] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.858      ; 0.916      ;
; -0.583 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[28] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.857      ; 0.915      ;
; -0.582 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[24] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.860      ; 0.919      ;
; -0.560 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[10] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.945      ; 1.026      ;
; -0.557 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[3]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.960      ; 1.044      ;
; -0.555 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[26] ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.959      ; 1.045      ;
; -0.538 ; dff_r:U5_ff|q[0] ; mux3_32bit:U6_mux3_32bit|y[1]  ; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; -0.500       ; 1.945      ; 1.048      ;
; 1.324  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[12] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.137     ; 0.687      ;
; 1.327  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[30] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.138     ; 0.689      ;
; 1.328  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[31] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.139     ; 0.689      ;
; 1.347  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[9]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.156     ; 0.691      ;
; 1.368  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[6]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.180     ; 0.688      ;
; 1.380  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[2]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.123     ; 0.757      ;
; 1.396  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[23] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.143     ; 0.753      ;
; 1.398  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[22] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.122     ; 0.776      ;
; 1.402  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[19] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.139     ; 0.763      ;
; 1.402  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[27] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.124     ; 0.778      ;
; 1.403  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[13] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.137     ; 0.766      ;
; 1.406  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[7]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.218     ; 0.688      ;
; 1.406  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[21] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.144     ; 0.762      ;
; 1.410  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[29] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.219     ; 0.691      ;
; 1.412  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[8]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.145     ; 0.767      ;
; 1.412  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[18] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.144     ; 0.768      ;
; 1.417  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[11] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.230     ; 0.687      ;
; 1.419  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[5]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.172     ; 0.747      ;
; 1.431  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[14] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.166     ; 0.765      ;
; 1.432  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[4]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.171     ; 0.761      ;
; 1.448  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[0]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.172     ; 0.776      ;
; 1.474  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[15] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.260     ; 0.714      ;
; 1.474  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[16] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.262     ; 0.712      ;
; 1.474  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[17] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.259     ; 0.715      ;
; 1.474  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[20] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.258     ; 0.716      ;
; 1.474  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[25] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.260     ; 0.714      ;
; 1.474  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[28] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.261     ; 0.713      ;
; 1.475  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[24] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.258     ; 0.717      ;
; 1.497  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[10] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.173     ; 0.824      ;
; 1.500  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[3]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.158     ; 0.842      ;
; 1.502  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[26] ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.159     ; 0.843      ;
; 1.519  ; dff_r:U5_ff|q[1] ; mux3_32bit:U6_mux3_32bit|y[1]  ; clk              ; dff_r:U5_ff|q[0] ; -0.500       ; -0.173     ; 0.846      ;
+--------+------------------+--------------------------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                        ;
+--------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.393 ; reset_n   ; dff_r:U5_ff|q[1]                      ; reset_n      ; clk         ; 0.000        ; 2.118      ; 1.877      ;
; -0.156 ; reset_n   ; bus_arbit:U0_arbiter|out[1]           ; reset_n      ; clk         ; 0.000        ; 1.817      ; 1.813      ;
; -0.156 ; reset_n   ; bus_arbit:U0_arbiter|out[0]~_emulated ; reset_n      ; clk         ; 0.000        ; 1.817      ; 1.813      ;
; -0.094 ; reset_n   ; dff_r:U5_ff|q[0]                      ; reset_n      ; clk         ; 0.000        ; 1.819      ; 1.877      ;
; 0.107  ; reset_n   ; dff_r:U5_ff|q[1]                      ; reset_n      ; clk         ; -0.500       ; 2.118      ; 1.877      ;
; 0.344  ; reset_n   ; bus_arbit:U0_arbiter|out[1]           ; reset_n      ; clk         ; -0.500       ; 1.817      ; 1.813      ;
; 0.344  ; reset_n   ; bus_arbit:U0_arbiter|out[0]~_emulated ; reset_n      ; clk         ; -0.500       ; 1.817      ; 1.813      ;
; 0.406  ; reset_n   ; dff_r:U5_ff|q[0]                      ; reset_n      ; clk         ; -0.500       ; 1.819      ; 1.877      ;
+--------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bus_arbit:U0_arbiter|out[0]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_arbit:U0_arbiter|out[0]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bus_arbit:U0_arbiter|out[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_arbit:U0_arbiter|out[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dff_r:U5_ff|q[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dff_r:U5_ff|q[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dff_r:U5_ff|q[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dff_r:U5_ff|q[1]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_arbiter|out[0]~_emulated|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_arbiter|out[0]~_emulated|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_arbiter|out[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_arbiter|out[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U5_ff|q[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U5_ff|q[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U5_ff|q[1]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U5_ff|q[1]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'reset_n'                                                                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; reset_n ; Rise       ; reset_n                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; U0_arbiter|out[0]~1|datac     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; U0_arbiter|out[0]~1|datac     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; bus_arbit:U0_arbiter|out[0]~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; bus_arbit:U0_arbiter|out[0]~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n|combout               ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'dff_r:U5_ff|q[0]'                                                                               ;
+-------+--------------+----------------+------------------+------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+------------------+------------+---------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U5_ff|q[0]|regout                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U5_ff|q[0]|regout                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[0]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[0]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[10]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[10]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[11]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[11]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[12]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[12]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[13]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[13]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[14]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[14]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[15]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[15]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[16]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[16]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[17]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[17]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[18]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[18]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[19]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[19]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[1]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[1]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[20]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[20]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[21]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[21]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[22]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[22]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[23]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[23]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[24]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[24]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[25]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[25]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[26]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[26]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[27]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[27]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[28]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[28]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[29]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[29]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[2]|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[2]|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[30]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[30]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[31]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[31]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[31]~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[31]~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[31]~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[31]~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[31]~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[31]~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[31]~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[31]~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[3]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[3]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[4]|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[4]|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[5]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[5]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[6]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[6]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[7]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[7]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[8]|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[8]|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[9]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Rise       ; U6_mux3_32bit|y[9]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[0]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[0]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[10]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[10]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[11]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[11]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[12]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[12]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[13]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[13]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[14]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[14]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[15]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[15]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[16]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[16]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[17]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[17]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[18]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[18]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[19]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[19]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[1]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[1]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[20]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dff_r:U5_ff|q[0] ; Fall       ; mux3_32bit:U6_mux3_32bit|y[20]        ;
+-------+--------------+----------------+------------------+------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+----------------+------------------+-------+-------+------------+------------------+
; Data Port      ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+----------------+------------------+-------+-------+------------+------------------+
; M0_address[*]  ; clk              ; 3.101 ; 3.101 ; Rise       ; clk              ;
;  M0_address[5] ; clk              ; 3.101 ; 3.101 ; Rise       ; clk              ;
;  M0_address[6] ; clk              ; 1.011 ; 1.011 ; Rise       ; clk              ;
;  M0_address[7] ; clk              ; 2.724 ; 2.724 ; Rise       ; clk              ;
; M0_req         ; clk              ; 2.128 ; 2.128 ; Rise       ; clk              ;
; M1_address[*]  ; clk              ; 2.696 ; 2.696 ; Rise       ; clk              ;
;  M1_address[5] ; clk              ; 2.073 ; 2.073 ; Rise       ; clk              ;
;  M1_address[6] ; clk              ; 0.990 ; 0.990 ; Rise       ; clk              ;
;  M1_address[7] ; clk              ; 2.696 ; 2.696 ; Rise       ; clk              ;
; M1_req         ; clk              ; 2.605 ; 2.605 ; Rise       ; clk              ;
; S0_dout[*]     ; dff_r:U5_ff|q[0] ; 3.082 ; 3.082 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[0]    ; dff_r:U5_ff|q[0] ; 2.664 ; 2.664 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[1]    ; dff_r:U5_ff|q[0] ; 2.201 ; 2.201 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[2]    ; dff_r:U5_ff|q[0] ; 2.705 ; 2.705 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[3]    ; dff_r:U5_ff|q[0] ; 2.698 ; 2.698 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[4]    ; dff_r:U5_ff|q[0] ; 2.536 ; 2.536 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[5]    ; dff_r:U5_ff|q[0] ; 2.567 ; 2.567 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[6]    ; dff_r:U5_ff|q[0] ; 2.866 ; 2.866 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[7]    ; dff_r:U5_ff|q[0] ; 2.925 ; 2.925 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[8]    ; dff_r:U5_ff|q[0] ; 2.723 ; 2.723 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[9]    ; dff_r:U5_ff|q[0] ; 2.792 ; 2.792 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[10]   ; dff_r:U5_ff|q[0] ; 2.565 ; 2.565 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[11]   ; dff_r:U5_ff|q[0] ; 3.016 ; 3.016 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[12]   ; dff_r:U5_ff|q[0] ; 2.576 ; 2.576 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[13]   ; dff_r:U5_ff|q[0] ; 2.583 ; 2.583 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[14]   ; dff_r:U5_ff|q[0] ; 2.510 ; 2.510 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[15]   ; dff_r:U5_ff|q[0] ; 3.053 ; 3.053 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[16]   ; dff_r:U5_ff|q[0] ; 2.408 ; 2.408 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[17]   ; dff_r:U5_ff|q[0] ; 2.227 ; 2.227 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[18]   ; dff_r:U5_ff|q[0] ; 2.240 ; 2.240 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[19]   ; dff_r:U5_ff|q[0] ; 2.698 ; 2.698 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[20]   ; dff_r:U5_ff|q[0] ; 2.975 ; 2.975 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[21]   ; dff_r:U5_ff|q[0] ; 2.559 ; 2.559 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[22]   ; dff_r:U5_ff|q[0] ; 2.603 ; 2.603 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[23]   ; dff_r:U5_ff|q[0] ; 2.575 ; 2.575 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[24]   ; dff_r:U5_ff|q[0] ; 3.082 ; 3.082 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[25]   ; dff_r:U5_ff|q[0] ; 2.981 ; 2.981 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[26]   ; dff_r:U5_ff|q[0] ; 2.701 ; 2.701 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[27]   ; dff_r:U5_ff|q[0] ; 2.569 ; 2.569 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[28]   ; dff_r:U5_ff|q[0] ; 2.757 ; 2.757 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[29]   ; dff_r:U5_ff|q[0] ; 2.652 ; 2.652 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[30]   ; dff_r:U5_ff|q[0] ; 2.783 ; 2.783 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[31]   ; dff_r:U5_ff|q[0] ; 2.539 ; 2.539 ; Fall       ; dff_r:U5_ff|q[0] ;
; S1_dout[*]     ; dff_r:U5_ff|q[0] ; 3.053 ; 3.053 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[0]    ; dff_r:U5_ff|q[0] ; 2.496 ; 2.496 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[1]    ; dff_r:U5_ff|q[0] ; 2.532 ; 2.532 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[2]    ; dff_r:U5_ff|q[0] ; 2.758 ; 2.758 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[3]    ; dff_r:U5_ff|q[0] ; 2.551 ; 2.551 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[4]    ; dff_r:U5_ff|q[0] ; 2.495 ; 2.495 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[5]    ; dff_r:U5_ff|q[0] ; 2.487 ; 2.487 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[6]    ; dff_r:U5_ff|q[0] ; 2.714 ; 2.714 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[7]    ; dff_r:U5_ff|q[0] ; 2.805 ; 2.805 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[8]    ; dff_r:U5_ff|q[0] ; 2.741 ; 2.741 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[9]    ; dff_r:U5_ff|q[0] ; 2.835 ; 2.835 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[10]   ; dff_r:U5_ff|q[0] ; 2.824 ; 2.824 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[11]   ; dff_r:U5_ff|q[0] ; 2.672 ; 2.672 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[12]   ; dff_r:U5_ff|q[0] ; 2.724 ; 2.724 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[13]   ; dff_r:U5_ff|q[0] ; 2.132 ; 2.132 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[14]   ; dff_r:U5_ff|q[0] ; 2.694 ; 2.694 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[15]   ; dff_r:U5_ff|q[0] ; 2.426 ; 2.426 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[16]   ; dff_r:U5_ff|q[0] ; 2.465 ; 2.465 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[17]   ; dff_r:U5_ff|q[0] ; 2.801 ; 2.801 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[18]   ; dff_r:U5_ff|q[0] ; 2.613 ; 2.613 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[19]   ; dff_r:U5_ff|q[0] ; 2.830 ; 2.830 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[20]   ; dff_r:U5_ff|q[0] ; 2.358 ; 2.358 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[21]   ; dff_r:U5_ff|q[0] ; 2.664 ; 2.664 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[22]   ; dff_r:U5_ff|q[0] ; 2.555 ; 2.555 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[23]   ; dff_r:U5_ff|q[0] ; 2.884 ; 2.884 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[24]   ; dff_r:U5_ff|q[0] ; 3.053 ; 3.053 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[25]   ; dff_r:U5_ff|q[0] ; 2.108 ; 2.108 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[26]   ; dff_r:U5_ff|q[0] ; 2.703 ; 2.703 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[27]   ; dff_r:U5_ff|q[0] ; 2.756 ; 2.756 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[28]   ; dff_r:U5_ff|q[0] ; 2.796 ; 2.796 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[29]   ; dff_r:U5_ff|q[0] ; 2.934 ; 2.934 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[30]   ; dff_r:U5_ff|q[0] ; 2.620 ; 2.620 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[31]   ; dff_r:U5_ff|q[0] ; 2.579 ; 2.579 ; Fall       ; dff_r:U5_ff|q[0] ;
; reset_n        ; reset_n          ; 0.900 ; 0.900 ; Rise       ; reset_n          ;
+----------------+------------------+-------+-------+------------+------------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+----------------+------------------+--------+--------+------------+------------------+
; Data Port      ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+----------------+------------------+--------+--------+------------+------------------+
; M0_address[*]  ; clk              ; -0.524 ; -0.524 ; Rise       ; clk              ;
;  M0_address[5] ; clk              ; -2.541 ; -2.541 ; Rise       ; clk              ;
;  M0_address[6] ; clk              ; -0.524 ; -0.524 ; Rise       ; clk              ;
;  M0_address[7] ; clk              ; -2.243 ; -2.243 ; Rise       ; clk              ;
; M0_req         ; clk              ; -1.631 ; -1.631 ; Rise       ; clk              ;
; M1_address[*]  ; clk              ; -0.611 ; -0.611 ; Rise       ; clk              ;
;  M1_address[5] ; clk              ; -1.945 ; -1.945 ; Rise       ; clk              ;
;  M1_address[6] ; clk              ; -0.611 ; -0.611 ; Rise       ; clk              ;
;  M1_address[7] ; clk              ; -2.277 ; -2.277 ; Rise       ; clk              ;
; M1_req         ; clk              ; -2.186 ; -2.186 ; Rise       ; clk              ;
; S0_dout[*]     ; dff_r:U5_ff|q[0] ; -1.729 ; -1.729 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[0]    ; dff_r:U5_ff|q[0] ; -2.191 ; -2.191 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[1]    ; dff_r:U5_ff|q[0] ; -1.729 ; -1.729 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[2]    ; dff_r:U5_ff|q[0] ; -2.240 ; -2.240 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[3]    ; dff_r:U5_ff|q[0] ; -2.140 ; -2.140 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[4]    ; dff_r:U5_ff|q[0] ; -2.064 ; -2.064 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[5]    ; dff_r:U5_ff|q[0] ; -2.099 ; -2.099 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[6]    ; dff_r:U5_ff|q[0] ; -2.392 ; -2.392 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[7]    ; dff_r:U5_ff|q[0] ; -2.522 ; -2.522 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[8]    ; dff_r:U5_ff|q[0] ; -2.256 ; -2.256 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[9]    ; dff_r:U5_ff|q[0] ; -2.320 ; -2.320 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[10]   ; dff_r:U5_ff|q[0] ; -2.026 ; -2.026 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[11]   ; dff_r:U5_ff|q[0] ; -2.614 ; -2.614 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[12]   ; dff_r:U5_ff|q[0] ; -2.098 ; -2.098 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[13]   ; dff_r:U5_ff|q[0] ; -2.112 ; -2.112 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[14]   ; dff_r:U5_ff|q[0] ; -2.042 ; -2.042 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[15]   ; dff_r:U5_ff|q[0] ; -2.691 ; -2.691 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[16]   ; dff_r:U5_ff|q[0] ; -2.132 ; -2.132 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[17]   ; dff_r:U5_ff|q[0] ; -1.865 ; -1.865 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[18]   ; dff_r:U5_ff|q[0] ; -1.770 ; -1.770 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[19]   ; dff_r:U5_ff|q[0] ; -2.224 ; -2.224 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[20]   ; dff_r:U5_ff|q[0] ; -2.453 ; -2.453 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[21]   ; dff_r:U5_ff|q[0] ; -2.094 ; -2.094 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[22]   ; dff_r:U5_ff|q[0] ; -2.135 ; -2.135 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[23]   ; dff_r:U5_ff|q[0] ; -2.102 ; -2.102 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[24]   ; dff_r:U5_ff|q[0] ; -2.722 ; -2.722 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[25]   ; dff_r:U5_ff|q[0] ; -2.640 ; -2.640 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[26]   ; dff_r:U5_ff|q[0] ; -2.228 ; -2.228 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[27]   ; dff_r:U5_ff|q[0] ; -2.104 ; -2.104 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[28]   ; dff_r:U5_ff|q[0] ; -2.322 ; -2.322 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[29]   ; dff_r:U5_ff|q[0] ; -2.165 ; -2.165 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[30]   ; dff_r:U5_ff|q[0] ; -2.315 ; -2.315 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[31]   ; dff_r:U5_ff|q[0] ; -2.071 ; -2.071 ; Fall       ; dff_r:U5_ff|q[0] ;
; S1_dout[*]     ; dff_r:U5_ff|q[0] ; -1.661 ; -1.661 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[0]    ; dff_r:U5_ff|q[0] ; -2.023 ; -2.023 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[1]    ; dff_r:U5_ff|q[0] ; -2.060 ; -2.060 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[2]    ; dff_r:U5_ff|q[0] ; -2.293 ; -2.293 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[3]    ; dff_r:U5_ff|q[0] ; -1.993 ; -1.993 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[4]    ; dff_r:U5_ff|q[0] ; -2.023 ; -2.023 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[5]    ; dff_r:U5_ff|q[0] ; -2.019 ; -2.019 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[6]    ; dff_r:U5_ff|q[0] ; -2.240 ; -2.240 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[7]    ; dff_r:U5_ff|q[0] ; -2.402 ; -2.402 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[8]    ; dff_r:U5_ff|q[0] ; -2.274 ; -2.274 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[9]    ; dff_r:U5_ff|q[0] ; -2.363 ; -2.363 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[10]   ; dff_r:U5_ff|q[0] ; -2.285 ; -2.285 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[11]   ; dff_r:U5_ff|q[0] ; -2.270 ; -2.270 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[12]   ; dff_r:U5_ff|q[0] ; -2.246 ; -2.246 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[13]   ; dff_r:U5_ff|q[0] ; -1.661 ; -1.661 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[14]   ; dff_r:U5_ff|q[0] ; -2.226 ; -2.226 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[15]   ; dff_r:U5_ff|q[0] ; -2.064 ; -2.064 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[16]   ; dff_r:U5_ff|q[0] ; -2.189 ; -2.189 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[17]   ; dff_r:U5_ff|q[0] ; -2.439 ; -2.439 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[18]   ; dff_r:U5_ff|q[0] ; -2.143 ; -2.143 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[19]   ; dff_r:U5_ff|q[0] ; -2.356 ; -2.356 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[20]   ; dff_r:U5_ff|q[0] ; -1.836 ; -1.836 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[21]   ; dff_r:U5_ff|q[0] ; -2.199 ; -2.199 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[22]   ; dff_r:U5_ff|q[0] ; -2.087 ; -2.087 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[23]   ; dff_r:U5_ff|q[0] ; -2.411 ; -2.411 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[24]   ; dff_r:U5_ff|q[0] ; -2.693 ; -2.693 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[25]   ; dff_r:U5_ff|q[0] ; -1.767 ; -1.767 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[26]   ; dff_r:U5_ff|q[0] ; -2.230 ; -2.230 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[27]   ; dff_r:U5_ff|q[0] ; -2.291 ; -2.291 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[28]   ; dff_r:U5_ff|q[0] ; -2.361 ; -2.361 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[29]   ; dff_r:U5_ff|q[0] ; -2.447 ; -2.447 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[30]   ; dff_r:U5_ff|q[0] ; -2.152 ; -2.152 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[31]   ; dff_r:U5_ff|q[0] ; -2.111 ; -2.111 ; Fall       ; dff_r:U5_ff|q[0] ;
; reset_n        ; reset_n          ; -0.502 ; -0.502 ; Rise       ; reset_n          ;
+----------------+------------------+--------+--------+------------+------------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+---------------+------------------+-------+-------+------------+------------------+
; Data Port     ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+---------------+------------------+-------+-------+------------+------------------+
; M0_grant      ; clk              ; 4.852 ; 4.852 ; Rise       ; clk              ;
; M1_grant      ; clk              ; 5.996 ; 5.996 ; Rise       ; clk              ;
; S0_sel        ; clk              ; 4.667 ; 4.667 ; Rise       ; clk              ;
; S1_sel        ; clk              ; 4.369 ; 4.369 ; Rise       ; clk              ;
; S_address[*]  ; clk              ; 5.402 ; 5.402 ; Rise       ; clk              ;
;  S_address[0] ; clk              ; 5.402 ; 5.402 ; Rise       ; clk              ;
;  S_address[1] ; clk              ; 5.107 ; 5.107 ; Rise       ; clk              ;
;  S_address[2] ; clk              ; 5.355 ; 5.355 ; Rise       ; clk              ;
;  S_address[3] ; clk              ; 5.111 ; 5.111 ; Rise       ; clk              ;
;  S_address[4] ; clk              ; 5.292 ; 5.292 ; Rise       ; clk              ;
;  S_address[5] ; clk              ; 4.011 ; 4.011 ; Rise       ; clk              ;
;  S_address[6] ; clk              ; 4.355 ; 4.355 ; Rise       ; clk              ;
;  S_address[7] ; clk              ; 4.039 ; 4.039 ; Rise       ; clk              ;
; S_din[*]      ; clk              ; 7.190 ; 7.190 ; Rise       ; clk              ;
;  S_din[0]     ; clk              ; 5.078 ; 5.078 ; Rise       ; clk              ;
;  S_din[1]     ; clk              ; 5.374 ; 5.374 ; Rise       ; clk              ;
;  S_din[2]     ; clk              ; 6.329 ; 6.329 ; Rise       ; clk              ;
;  S_din[3]     ; clk              ; 6.393 ; 6.393 ; Rise       ; clk              ;
;  S_din[4]     ; clk              ; 6.570 ; 6.570 ; Rise       ; clk              ;
;  S_din[5]     ; clk              ; 6.515 ; 6.515 ; Rise       ; clk              ;
;  S_din[6]     ; clk              ; 6.495 ; 6.495 ; Rise       ; clk              ;
;  S_din[7]     ; clk              ; 6.466 ; 6.466 ; Rise       ; clk              ;
;  S_din[8]     ; clk              ; 6.438 ; 6.438 ; Rise       ; clk              ;
;  S_din[9]     ; clk              ; 6.437 ; 6.437 ; Rise       ; clk              ;
;  S_din[10]    ; clk              ; 6.419 ; 6.419 ; Rise       ; clk              ;
;  S_din[11]    ; clk              ; 6.431 ; 6.431 ; Rise       ; clk              ;
;  S_din[12]    ; clk              ; 6.492 ; 6.492 ; Rise       ; clk              ;
;  S_din[13]    ; clk              ; 6.323 ; 6.323 ; Rise       ; clk              ;
;  S_din[14]    ; clk              ; 6.388 ; 6.388 ; Rise       ; clk              ;
;  S_din[15]    ; clk              ; 7.025 ; 7.025 ; Rise       ; clk              ;
;  S_din[16]    ; clk              ; 6.602 ; 6.602 ; Rise       ; clk              ;
;  S_din[17]    ; clk              ; 6.409 ; 6.409 ; Rise       ; clk              ;
;  S_din[18]    ; clk              ; 6.681 ; 6.681 ; Rise       ; clk              ;
;  S_din[19]    ; clk              ; 6.672 ; 6.672 ; Rise       ; clk              ;
;  S_din[20]    ; clk              ; 7.008 ; 7.008 ; Rise       ; clk              ;
;  S_din[21]    ; clk              ; 7.067 ; 7.067 ; Rise       ; clk              ;
;  S_din[22]    ; clk              ; 6.888 ; 6.888 ; Rise       ; clk              ;
;  S_din[23]    ; clk              ; 7.000 ; 7.000 ; Rise       ; clk              ;
;  S_din[24]    ; clk              ; 7.190 ; 7.190 ; Rise       ; clk              ;
;  S_din[25]    ; clk              ; 6.576 ; 6.576 ; Rise       ; clk              ;
;  S_din[26]    ; clk              ; 7.084 ; 7.084 ; Rise       ; clk              ;
;  S_din[27]    ; clk              ; 7.003 ; 7.003 ; Rise       ; clk              ;
;  S_din[28]    ; clk              ; 6.582 ; 6.582 ; Rise       ; clk              ;
;  S_din[29]    ; clk              ; 6.881 ; 6.881 ; Rise       ; clk              ;
;  S_din[30]    ; clk              ; 6.294 ; 6.294 ; Rise       ; clk              ;
;  S_din[31]    ; clk              ; 6.530 ; 6.530 ; Rise       ; clk              ;
; S_wr          ; clk              ; 5.443 ; 5.443 ; Rise       ; clk              ;
; M_din[*]      ; dff_r:U5_ff|q[0] ; 4.807 ; 4.807 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[0]     ; dff_r:U5_ff|q[0] ; 3.927 ; 3.927 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[1]     ; dff_r:U5_ff|q[0] ; 3.956 ; 3.956 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[2]     ; dff_r:U5_ff|q[0] ; 4.211 ; 4.211 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[3]     ; dff_r:U5_ff|q[0] ; 3.842 ; 3.842 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[4]     ; dff_r:U5_ff|q[0] ; 4.272 ; 4.272 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[5]     ; dff_r:U5_ff|q[0] ; 4.072 ; 4.072 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[6]     ; dff_r:U5_ff|q[0] ; 4.565 ; 4.565 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[7]     ; dff_r:U5_ff|q[0] ; 4.514 ; 4.514 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[8]     ; dff_r:U5_ff|q[0] ; 4.523 ; 4.523 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[9]     ; dff_r:U5_ff|q[0] ; 4.089 ; 4.089 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[10]    ; dff_r:U5_ff|q[0] ; 4.528 ; 4.528 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[11]    ; dff_r:U5_ff|q[0] ; 4.665 ; 4.665 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[12]    ; dff_r:U5_ff|q[0] ; 4.181 ; 4.181 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[13]    ; dff_r:U5_ff|q[0] ; 4.507 ; 4.507 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[14]    ; dff_r:U5_ff|q[0] ; 3.960 ; 3.960 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[15]    ; dff_r:U5_ff|q[0] ; 3.971 ; 3.971 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[16]    ; dff_r:U5_ff|q[0] ; 4.804 ; 4.804 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[17]    ; dff_r:U5_ff|q[0] ; 3.726 ; 3.726 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[18]    ; dff_r:U5_ff|q[0] ; 4.258 ; 4.258 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[19]    ; dff_r:U5_ff|q[0] ; 3.780 ; 3.780 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[20]    ; dff_r:U5_ff|q[0] ; 4.807 ; 4.807 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[21]    ; dff_r:U5_ff|q[0] ; 4.146 ; 4.146 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[22]    ; dff_r:U5_ff|q[0] ; 4.529 ; 4.529 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[23]    ; dff_r:U5_ff|q[0] ; 4.166 ; 4.166 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[24]    ; dff_r:U5_ff|q[0] ; 4.729 ; 4.729 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[25]    ; dff_r:U5_ff|q[0] ; 4.450 ; 4.450 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[26]    ; dff_r:U5_ff|q[0] ; 4.248 ; 4.248 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[27]    ; dff_r:U5_ff|q[0] ; 4.569 ; 4.569 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[28]    ; dff_r:U5_ff|q[0] ; 4.661 ; 4.661 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[29]    ; dff_r:U5_ff|q[0] ; 3.919 ; 3.919 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[30]    ; dff_r:U5_ff|q[0] ; 4.552 ; 4.552 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[31]    ; dff_r:U5_ff|q[0] ; 4.476 ; 4.476 ; Fall       ; dff_r:U5_ff|q[0] ;
; M0_grant      ; reset_n          ; 3.528 ; 3.528 ; Rise       ; reset_n          ;
; M0_grant      ; reset_n          ; 3.195 ; 3.195 ; Fall       ; reset_n          ;
+---------------+------------------+-------+-------+------------+------------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+---------------+------------------+-------+-------+------------+------------------+
; Data Port     ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+---------------+------------------+-------+-------+------------+------------------+
; M0_grant      ; clk              ; 4.315 ; 4.315 ; Rise       ; clk              ;
; M1_grant      ; clk              ; 5.996 ; 5.996 ; Rise       ; clk              ;
; S0_sel        ; clk              ; 4.514 ; 4.514 ; Rise       ; clk              ;
; S1_sel        ; clk              ; 4.369 ; 4.369 ; Rise       ; clk              ;
; S_address[*]  ; clk              ; 4.011 ; 4.011 ; Rise       ; clk              ;
;  S_address[0] ; clk              ; 5.402 ; 5.402 ; Rise       ; clk              ;
;  S_address[1] ; clk              ; 5.107 ; 5.107 ; Rise       ; clk              ;
;  S_address[2] ; clk              ; 5.355 ; 5.355 ; Rise       ; clk              ;
;  S_address[3] ; clk              ; 5.111 ; 5.111 ; Rise       ; clk              ;
;  S_address[4] ; clk              ; 5.292 ; 5.292 ; Rise       ; clk              ;
;  S_address[5] ; clk              ; 4.011 ; 4.011 ; Rise       ; clk              ;
;  S_address[6] ; clk              ; 4.355 ; 4.355 ; Rise       ; clk              ;
;  S_address[7] ; clk              ; 4.039 ; 4.039 ; Rise       ; clk              ;
; S_din[*]      ; clk              ; 5.078 ; 5.078 ; Rise       ; clk              ;
;  S_din[0]     ; clk              ; 5.078 ; 5.078 ; Rise       ; clk              ;
;  S_din[1]     ; clk              ; 5.374 ; 5.374 ; Rise       ; clk              ;
;  S_din[2]     ; clk              ; 6.329 ; 6.329 ; Rise       ; clk              ;
;  S_din[3]     ; clk              ; 6.393 ; 6.393 ; Rise       ; clk              ;
;  S_din[4]     ; clk              ; 6.570 ; 6.570 ; Rise       ; clk              ;
;  S_din[5]     ; clk              ; 6.515 ; 6.515 ; Rise       ; clk              ;
;  S_din[6]     ; clk              ; 6.495 ; 6.495 ; Rise       ; clk              ;
;  S_din[7]     ; clk              ; 6.466 ; 6.466 ; Rise       ; clk              ;
;  S_din[8]     ; clk              ; 6.438 ; 6.438 ; Rise       ; clk              ;
;  S_din[9]     ; clk              ; 6.437 ; 6.437 ; Rise       ; clk              ;
;  S_din[10]    ; clk              ; 6.419 ; 6.419 ; Rise       ; clk              ;
;  S_din[11]    ; clk              ; 6.431 ; 6.431 ; Rise       ; clk              ;
;  S_din[12]    ; clk              ; 6.492 ; 6.492 ; Rise       ; clk              ;
;  S_din[13]    ; clk              ; 6.323 ; 6.323 ; Rise       ; clk              ;
;  S_din[14]    ; clk              ; 6.388 ; 6.388 ; Rise       ; clk              ;
;  S_din[15]    ; clk              ; 7.025 ; 7.025 ; Rise       ; clk              ;
;  S_din[16]    ; clk              ; 6.602 ; 6.602 ; Rise       ; clk              ;
;  S_din[17]    ; clk              ; 6.409 ; 6.409 ; Rise       ; clk              ;
;  S_din[18]    ; clk              ; 6.681 ; 6.681 ; Rise       ; clk              ;
;  S_din[19]    ; clk              ; 6.672 ; 6.672 ; Rise       ; clk              ;
;  S_din[20]    ; clk              ; 7.008 ; 7.008 ; Rise       ; clk              ;
;  S_din[21]    ; clk              ; 7.067 ; 7.067 ; Rise       ; clk              ;
;  S_din[22]    ; clk              ; 6.888 ; 6.888 ; Rise       ; clk              ;
;  S_din[23]    ; clk              ; 7.000 ; 7.000 ; Rise       ; clk              ;
;  S_din[24]    ; clk              ; 7.190 ; 7.190 ; Rise       ; clk              ;
;  S_din[25]    ; clk              ; 6.576 ; 6.576 ; Rise       ; clk              ;
;  S_din[26]    ; clk              ; 7.084 ; 7.084 ; Rise       ; clk              ;
;  S_din[27]    ; clk              ; 7.003 ; 7.003 ; Rise       ; clk              ;
;  S_din[28]    ; clk              ; 6.582 ; 6.582 ; Rise       ; clk              ;
;  S_din[29]    ; clk              ; 6.881 ; 6.881 ; Rise       ; clk              ;
;  S_din[30]    ; clk              ; 6.294 ; 6.294 ; Rise       ; clk              ;
;  S_din[31]    ; clk              ; 6.530 ; 6.530 ; Rise       ; clk              ;
; S_wr          ; clk              ; 5.443 ; 5.443 ; Rise       ; clk              ;
; M_din[*]      ; dff_r:U5_ff|q[0] ; 3.726 ; 3.726 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[0]     ; dff_r:U5_ff|q[0] ; 3.927 ; 3.927 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[1]     ; dff_r:U5_ff|q[0] ; 3.956 ; 3.956 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[2]     ; dff_r:U5_ff|q[0] ; 4.211 ; 4.211 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[3]     ; dff_r:U5_ff|q[0] ; 3.842 ; 3.842 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[4]     ; dff_r:U5_ff|q[0] ; 4.272 ; 4.272 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[5]     ; dff_r:U5_ff|q[0] ; 4.072 ; 4.072 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[6]     ; dff_r:U5_ff|q[0] ; 4.565 ; 4.565 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[7]     ; dff_r:U5_ff|q[0] ; 4.514 ; 4.514 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[8]     ; dff_r:U5_ff|q[0] ; 4.523 ; 4.523 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[9]     ; dff_r:U5_ff|q[0] ; 4.089 ; 4.089 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[10]    ; dff_r:U5_ff|q[0] ; 4.528 ; 4.528 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[11]    ; dff_r:U5_ff|q[0] ; 4.665 ; 4.665 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[12]    ; dff_r:U5_ff|q[0] ; 4.181 ; 4.181 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[13]    ; dff_r:U5_ff|q[0] ; 4.507 ; 4.507 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[14]    ; dff_r:U5_ff|q[0] ; 3.960 ; 3.960 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[15]    ; dff_r:U5_ff|q[0] ; 3.971 ; 3.971 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[16]    ; dff_r:U5_ff|q[0] ; 4.804 ; 4.804 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[17]    ; dff_r:U5_ff|q[0] ; 3.726 ; 3.726 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[18]    ; dff_r:U5_ff|q[0] ; 4.258 ; 4.258 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[19]    ; dff_r:U5_ff|q[0] ; 3.780 ; 3.780 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[20]    ; dff_r:U5_ff|q[0] ; 4.807 ; 4.807 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[21]    ; dff_r:U5_ff|q[0] ; 4.146 ; 4.146 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[22]    ; dff_r:U5_ff|q[0] ; 4.529 ; 4.529 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[23]    ; dff_r:U5_ff|q[0] ; 4.166 ; 4.166 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[24]    ; dff_r:U5_ff|q[0] ; 4.729 ; 4.729 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[25]    ; dff_r:U5_ff|q[0] ; 4.450 ; 4.450 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[26]    ; dff_r:U5_ff|q[0] ; 4.248 ; 4.248 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[27]    ; dff_r:U5_ff|q[0] ; 4.569 ; 4.569 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[28]    ; dff_r:U5_ff|q[0] ; 4.661 ; 4.661 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[29]    ; dff_r:U5_ff|q[0] ; 3.919 ; 3.919 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[30]    ; dff_r:U5_ff|q[0] ; 4.552 ; 4.552 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[31]    ; dff_r:U5_ff|q[0] ; 4.476 ; 4.476 ; Fall       ; dff_r:U5_ff|q[0] ;
; M0_grant      ; reset_n          ; 3.195 ; 3.195 ; Rise       ; reset_n          ;
; M0_grant      ; reset_n          ; 3.195 ; 3.195 ; Fall       ; reset_n          ;
+---------------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+---------------+--------------+-------+-------+-------+-------+
; Input Port    ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+---------------+--------------+-------+-------+-------+-------+
; M0_address[0] ; S_address[0] ; 5.293 ;       ;       ; 5.293 ;
; M0_address[1] ; S_address[1] ; 5.287 ;       ;       ; 5.287 ;
; M0_address[2] ; S_address[2] ; 5.165 ;       ;       ; 5.165 ;
; M0_address[3] ; S_address[3] ; 5.297 ;       ;       ; 5.297 ;
; M0_address[4] ; S_address[4] ; 5.288 ;       ;       ; 5.288 ;
; M0_address[5] ; S0_sel       ;       ; 6.517 ; 6.517 ;       ;
; M0_address[5] ; S1_sel       ; 6.681 ;       ;       ; 6.681 ;
; M0_address[5] ; S_address[5] ; 5.964 ;       ;       ; 5.964 ;
; M0_address[6] ; S0_sel       ;       ; 4.500 ; 4.500 ;       ;
; M0_address[6] ; S1_sel       ;       ; 4.591 ; 4.591 ;       ;
; M0_address[6] ; S_address[6] ; 4.341 ;       ;       ; 4.341 ;
; M0_address[7] ; S0_sel       ;       ; 6.219 ; 6.219 ;       ;
; M0_address[7] ; S1_sel       ;       ; 6.304 ; 6.304 ;       ;
; M0_address[7] ; S_address[7] ; 5.591 ;       ;       ; 5.591 ;
; M0_dout[0]    ; S_din[0]     ; 4.938 ;       ;       ; 4.938 ;
; M0_dout[1]    ; S_din[1]     ; 5.195 ;       ;       ; 5.195 ;
; M0_dout[2]    ; S_din[2]     ; 5.125 ;       ;       ; 5.125 ;
; M0_dout[3]    ; S_din[3]     ; 4.956 ;       ;       ; 4.956 ;
; M0_dout[4]    ; S_din[4]     ; 4.988 ;       ;       ; 4.988 ;
; M0_dout[5]    ; S_din[5]     ; 5.156 ;       ;       ; 5.156 ;
; M0_dout[6]    ; S_din[6]     ; 5.003 ;       ;       ; 5.003 ;
; M0_dout[7]    ; S_din[7]     ; 4.886 ;       ;       ; 4.886 ;
; M0_dout[8]    ; S_din[8]     ; 5.092 ;       ;       ; 5.092 ;
; M0_dout[9]    ; S_din[9]     ; 5.260 ;       ;       ; 5.260 ;
; M0_dout[10]   ; S_din[10]    ; 4.847 ;       ;       ; 4.847 ;
; M0_dout[11]   ; S_din[11]    ; 4.926 ;       ;       ; 4.926 ;
; M0_dout[12]   ; S_din[12]    ; 5.191 ;       ;       ; 5.191 ;
; M0_dout[13]   ; S_din[13]    ; 4.788 ;       ;       ; 4.788 ;
; M0_dout[14]   ; S_din[14]    ; 4.934 ;       ;       ; 4.934 ;
; M0_dout[15]   ; S_din[15]    ; 5.384 ;       ;       ; 5.384 ;
; M0_dout[16]   ; S_din[16]    ; 5.124 ;       ;       ; 5.124 ;
; M0_dout[17]   ; S_din[17]    ; 4.984 ;       ;       ; 4.984 ;
; M0_dout[18]   ; S_din[18]    ; 5.282 ;       ;       ; 5.282 ;
; M0_dout[19]   ; S_din[19]    ; 5.237 ;       ;       ; 5.237 ;
; M0_dout[20]   ; S_din[20]    ; 5.377 ;       ;       ; 5.377 ;
; M0_dout[21]   ; S_din[21]    ; 5.331 ;       ;       ; 5.331 ;
; M0_dout[22]   ; S_din[22]    ; 5.135 ;       ;       ; 5.135 ;
; M0_dout[23]   ; S_din[23]    ; 5.269 ;       ;       ; 5.269 ;
; M0_dout[24]   ; S_din[24]    ; 5.258 ;       ;       ; 5.258 ;
; M0_dout[25]   ; S_din[25]    ; 5.127 ;       ;       ; 5.127 ;
; M0_dout[26]   ; S_din[26]    ; 5.262 ;       ;       ; 5.262 ;
; M0_dout[27]   ; S_din[27]    ; 5.515 ;       ;       ; 5.515 ;
; M0_dout[28]   ; S_din[28]    ; 5.188 ;       ;       ; 5.188 ;
; M0_dout[29]   ; S_din[29]    ; 5.443 ;       ;       ; 5.443 ;
; M0_dout[30]   ; S_din[30]    ; 4.934 ;       ;       ; 4.934 ;
; M0_dout[31]   ; S_din[31]    ; 5.047 ;       ;       ; 5.047 ;
; M0_wr         ; S_wr         ; 5.248 ;       ;       ; 5.248 ;
; M1_address[0] ; S_address[0] ; 5.256 ;       ;       ; 5.256 ;
; M1_address[1] ; S_address[1] ; 5.406 ;       ;       ; 5.406 ;
; M1_address[2] ; S_address[2] ; 5.210 ;       ;       ; 5.210 ;
; M1_address[3] ; S_address[3] ; 5.412 ;       ;       ; 5.412 ;
; M1_address[4] ; S_address[4] ; 5.184 ;       ;       ; 5.184 ;
; M1_address[5] ; S0_sel       ;       ; 5.929 ; 5.929 ;       ;
; M1_address[5] ; S1_sel       ; 5.645 ;       ;       ; 5.645 ;
; M1_address[5] ; S_address[5] ; 5.376 ;       ;       ; 5.376 ;
; M1_address[6] ; S0_sel       ;       ; 4.587 ; 4.587 ;       ;
; M1_address[6] ; S1_sel       ;       ; 4.570 ; 4.570 ;       ;
; M1_address[6] ; S_address[6] ; 4.428 ;       ;       ; 4.428 ;
; M1_address[7] ; S0_sel       ;       ; 6.253 ; 6.253 ;       ;
; M1_address[7] ; S1_sel       ;       ; 6.276 ; 6.276 ;       ;
; M1_address[7] ; S_address[7] ; 5.625 ;       ;       ; 5.625 ;
; M1_dout[0]    ; S_din[0]     ; 4.958 ;       ;       ; 4.958 ;
; M1_dout[1]    ; S_din[1]     ; 5.243 ;       ;       ; 5.243 ;
; M1_dout[2]    ; S_din[2]     ; 4.984 ;       ;       ; 4.984 ;
; M1_dout[3]    ; S_din[3]     ; 4.824 ;       ;       ; 4.824 ;
; M1_dout[4]    ; S_din[4]     ; 5.252 ;       ;       ; 5.252 ;
; M1_dout[5]    ; S_din[5]     ; 4.924 ;       ;       ; 4.924 ;
; M1_dout[6]    ; S_din[6]     ; 5.151 ;       ;       ; 5.151 ;
; M1_dout[7]    ; S_din[7]     ; 4.843 ;       ;       ; 4.843 ;
; M1_dout[8]    ; S_din[8]     ; 4.956 ;       ;       ; 4.956 ;
; M1_dout[9]    ; S_din[9]     ; 4.955 ;       ;       ; 4.955 ;
; M1_dout[10]   ; S_din[10]    ; 4.960 ;       ;       ; 4.960 ;
; M1_dout[11]   ; S_din[11]    ; 4.816 ;       ;       ; 4.816 ;
; M1_dout[12]   ; S_din[12]    ; 4.971 ;       ;       ; 4.971 ;
; M1_dout[13]   ; S_din[13]    ; 4.812 ;       ;       ; 4.812 ;
; M1_dout[14]   ; S_din[14]    ; 4.894 ;       ;       ; 4.894 ;
; M1_dout[15]   ; S_din[15]    ; 5.378 ;       ;       ; 5.378 ;
; M1_dout[16]   ; S_din[16]    ; 5.205 ;       ;       ; 5.205 ;
; M1_dout[17]   ; S_din[17]    ; 4.817 ;       ;       ; 4.817 ;
; M1_dout[18]   ; S_din[18]    ; 5.203 ;       ;       ; 5.203 ;
; M1_dout[19]   ; S_din[19]    ; 5.267 ;       ;       ; 5.267 ;
; M1_dout[20]   ; S_din[20]    ; 5.380 ;       ;       ; 5.380 ;
; M1_dout[21]   ; S_din[21]    ; 5.112 ;       ;       ; 5.112 ;
; M1_dout[22]   ; S_din[22]    ; 5.233 ;       ;       ; 5.233 ;
; M1_dout[23]   ; S_din[23]    ; 5.551 ;       ;       ; 5.551 ;
; M1_dout[24]   ; S_din[24]    ; 5.455 ;       ;       ; 5.455 ;
; M1_dout[25]   ; S_din[25]    ; 5.197 ;       ;       ; 5.197 ;
; M1_dout[26]   ; S_din[26]    ; 5.118 ;       ;       ; 5.118 ;
; M1_dout[27]   ; S_din[27]    ; 5.376 ;       ;       ; 5.376 ;
; M1_dout[28]   ; S_din[28]    ; 5.143 ;       ;       ; 5.143 ;
; M1_dout[29]   ; S_din[29]    ; 5.161 ;       ;       ; 5.161 ;
; M1_dout[30]   ; S_din[30]    ; 4.828 ;       ;       ; 4.828 ;
; M1_dout[31]   ; S_din[31]    ; 4.973 ;       ;       ; 4.973 ;
; M1_wr         ; S_wr         ; 5.254 ;       ;       ; 5.254 ;
+---------------+--------------+-------+-------+-------+-------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+---------------+--------------+-------+-------+-------+-------+
; Input Port    ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+---------------+--------------+-------+-------+-------+-------+
; M0_address[0] ; S_address[0] ; 5.293 ;       ;       ; 5.293 ;
; M0_address[1] ; S_address[1] ; 5.287 ;       ;       ; 5.287 ;
; M0_address[2] ; S_address[2] ; 5.165 ;       ;       ; 5.165 ;
; M0_address[3] ; S_address[3] ; 5.297 ;       ;       ; 5.297 ;
; M0_address[4] ; S_address[4] ; 5.288 ;       ;       ; 5.288 ;
; M0_address[5] ; S0_sel       ;       ; 6.517 ; 6.517 ;       ;
; M0_address[5] ; S1_sel       ; 6.681 ;       ;       ; 6.681 ;
; M0_address[5] ; S_address[5] ; 5.964 ;       ;       ; 5.964 ;
; M0_address[6] ; S0_sel       ;       ; 4.500 ; 4.500 ;       ;
; M0_address[6] ; S1_sel       ;       ; 4.591 ; 4.591 ;       ;
; M0_address[6] ; S_address[6] ; 4.341 ;       ;       ; 4.341 ;
; M0_address[7] ; S0_sel       ;       ; 6.219 ; 6.219 ;       ;
; M0_address[7] ; S1_sel       ;       ; 6.304 ; 6.304 ;       ;
; M0_address[7] ; S_address[7] ; 5.591 ;       ;       ; 5.591 ;
; M0_dout[0]    ; S_din[0]     ; 4.938 ;       ;       ; 4.938 ;
; M0_dout[1]    ; S_din[1]     ; 5.195 ;       ;       ; 5.195 ;
; M0_dout[2]    ; S_din[2]     ; 5.125 ;       ;       ; 5.125 ;
; M0_dout[3]    ; S_din[3]     ; 4.956 ;       ;       ; 4.956 ;
; M0_dout[4]    ; S_din[4]     ; 4.988 ;       ;       ; 4.988 ;
; M0_dout[5]    ; S_din[5]     ; 5.156 ;       ;       ; 5.156 ;
; M0_dout[6]    ; S_din[6]     ; 5.003 ;       ;       ; 5.003 ;
; M0_dout[7]    ; S_din[7]     ; 4.886 ;       ;       ; 4.886 ;
; M0_dout[8]    ; S_din[8]     ; 5.092 ;       ;       ; 5.092 ;
; M0_dout[9]    ; S_din[9]     ; 5.260 ;       ;       ; 5.260 ;
; M0_dout[10]   ; S_din[10]    ; 4.847 ;       ;       ; 4.847 ;
; M0_dout[11]   ; S_din[11]    ; 4.926 ;       ;       ; 4.926 ;
; M0_dout[12]   ; S_din[12]    ; 5.191 ;       ;       ; 5.191 ;
; M0_dout[13]   ; S_din[13]    ; 4.788 ;       ;       ; 4.788 ;
; M0_dout[14]   ; S_din[14]    ; 4.934 ;       ;       ; 4.934 ;
; M0_dout[15]   ; S_din[15]    ; 5.384 ;       ;       ; 5.384 ;
; M0_dout[16]   ; S_din[16]    ; 5.124 ;       ;       ; 5.124 ;
; M0_dout[17]   ; S_din[17]    ; 4.984 ;       ;       ; 4.984 ;
; M0_dout[18]   ; S_din[18]    ; 5.282 ;       ;       ; 5.282 ;
; M0_dout[19]   ; S_din[19]    ; 5.237 ;       ;       ; 5.237 ;
; M0_dout[20]   ; S_din[20]    ; 5.377 ;       ;       ; 5.377 ;
; M0_dout[21]   ; S_din[21]    ; 5.331 ;       ;       ; 5.331 ;
; M0_dout[22]   ; S_din[22]    ; 5.135 ;       ;       ; 5.135 ;
; M0_dout[23]   ; S_din[23]    ; 5.269 ;       ;       ; 5.269 ;
; M0_dout[24]   ; S_din[24]    ; 5.258 ;       ;       ; 5.258 ;
; M0_dout[25]   ; S_din[25]    ; 5.127 ;       ;       ; 5.127 ;
; M0_dout[26]   ; S_din[26]    ; 5.262 ;       ;       ; 5.262 ;
; M0_dout[27]   ; S_din[27]    ; 5.515 ;       ;       ; 5.515 ;
; M0_dout[28]   ; S_din[28]    ; 5.188 ;       ;       ; 5.188 ;
; M0_dout[29]   ; S_din[29]    ; 5.443 ;       ;       ; 5.443 ;
; M0_dout[30]   ; S_din[30]    ; 4.934 ;       ;       ; 4.934 ;
; M0_dout[31]   ; S_din[31]    ; 5.047 ;       ;       ; 5.047 ;
; M0_wr         ; S_wr         ; 5.248 ;       ;       ; 5.248 ;
; M1_address[0] ; S_address[0] ; 5.256 ;       ;       ; 5.256 ;
; M1_address[1] ; S_address[1] ; 5.406 ;       ;       ; 5.406 ;
; M1_address[2] ; S_address[2] ; 5.210 ;       ;       ; 5.210 ;
; M1_address[3] ; S_address[3] ; 5.412 ;       ;       ; 5.412 ;
; M1_address[4] ; S_address[4] ; 5.184 ;       ;       ; 5.184 ;
; M1_address[5] ; S0_sel       ;       ; 5.929 ; 5.929 ;       ;
; M1_address[5] ; S1_sel       ; 5.645 ;       ;       ; 5.645 ;
; M1_address[5] ; S_address[5] ; 5.376 ;       ;       ; 5.376 ;
; M1_address[6] ; S0_sel       ;       ; 4.587 ; 4.587 ;       ;
; M1_address[6] ; S1_sel       ;       ; 4.570 ; 4.570 ;       ;
; M1_address[6] ; S_address[6] ; 4.428 ;       ;       ; 4.428 ;
; M1_address[7] ; S0_sel       ;       ; 6.253 ; 6.253 ;       ;
; M1_address[7] ; S1_sel       ;       ; 6.276 ; 6.276 ;       ;
; M1_address[7] ; S_address[7] ; 5.625 ;       ;       ; 5.625 ;
; M1_dout[0]    ; S_din[0]     ; 4.958 ;       ;       ; 4.958 ;
; M1_dout[1]    ; S_din[1]     ; 5.243 ;       ;       ; 5.243 ;
; M1_dout[2]    ; S_din[2]     ; 4.984 ;       ;       ; 4.984 ;
; M1_dout[3]    ; S_din[3]     ; 4.824 ;       ;       ; 4.824 ;
; M1_dout[4]    ; S_din[4]     ; 5.252 ;       ;       ; 5.252 ;
; M1_dout[5]    ; S_din[5]     ; 4.924 ;       ;       ; 4.924 ;
; M1_dout[6]    ; S_din[6]     ; 5.151 ;       ;       ; 5.151 ;
; M1_dout[7]    ; S_din[7]     ; 4.843 ;       ;       ; 4.843 ;
; M1_dout[8]    ; S_din[8]     ; 4.956 ;       ;       ; 4.956 ;
; M1_dout[9]    ; S_din[9]     ; 4.955 ;       ;       ; 4.955 ;
; M1_dout[10]   ; S_din[10]    ; 4.960 ;       ;       ; 4.960 ;
; M1_dout[11]   ; S_din[11]    ; 4.816 ;       ;       ; 4.816 ;
; M1_dout[12]   ; S_din[12]    ; 4.971 ;       ;       ; 4.971 ;
; M1_dout[13]   ; S_din[13]    ; 4.812 ;       ;       ; 4.812 ;
; M1_dout[14]   ; S_din[14]    ; 4.894 ;       ;       ; 4.894 ;
; M1_dout[15]   ; S_din[15]    ; 5.378 ;       ;       ; 5.378 ;
; M1_dout[16]   ; S_din[16]    ; 5.205 ;       ;       ; 5.205 ;
; M1_dout[17]   ; S_din[17]    ; 4.817 ;       ;       ; 4.817 ;
; M1_dout[18]   ; S_din[18]    ; 5.203 ;       ;       ; 5.203 ;
; M1_dout[19]   ; S_din[19]    ; 5.267 ;       ;       ; 5.267 ;
; M1_dout[20]   ; S_din[20]    ; 5.380 ;       ;       ; 5.380 ;
; M1_dout[21]   ; S_din[21]    ; 5.112 ;       ;       ; 5.112 ;
; M1_dout[22]   ; S_din[22]    ; 5.233 ;       ;       ; 5.233 ;
; M1_dout[23]   ; S_din[23]    ; 5.551 ;       ;       ; 5.551 ;
; M1_dout[24]   ; S_din[24]    ; 5.455 ;       ;       ; 5.455 ;
; M1_dout[25]   ; S_din[25]    ; 5.197 ;       ;       ; 5.197 ;
; M1_dout[26]   ; S_din[26]    ; 5.118 ;       ;       ; 5.118 ;
; M1_dout[27]   ; S_din[27]    ; 5.376 ;       ;       ; 5.376 ;
; M1_dout[28]   ; S_din[28]    ; 5.143 ;       ;       ; 5.143 ;
; M1_dout[29]   ; S_din[29]    ; 5.161 ;       ;       ; 5.161 ;
; M1_dout[30]   ; S_din[30]    ; 4.828 ;       ;       ; 4.828 ;
; M1_dout[31]   ; S_din[31]    ; 4.973 ;       ;       ; 4.973 ;
; M1_wr         ; S_wr         ; 5.254 ;       ;       ; 5.254 ;
+---------------+--------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+-------------------+---------+---------+----------+---------+---------------------+
; Clock             ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack  ; -2.697  ; -2.528  ; -2.874   ; -1.985  ; -1.380              ;
;  clk              ; -0.688  ; -0.438  ; 0.092    ; -0.827  ; -1.380              ;
;  dff_r:U5_ff|q[0] ; -2.697  ; -2.528  ; -2.874   ; -1.985  ; 0.500               ;
;  reset_n          ; -2.569  ; 0.502   ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS   ; -81.039 ; -64.419 ; -79.075  ; -57.413 ; -6.602              ;
;  clk              ; -1.149  ; -0.438  ; 0.000    ; -0.827  ; -5.380              ;
;  dff_r:U5_ff|q[0] ; -77.321 ; -64.390 ; -79.075  ; -56.586 ; 0.000               ;
;  reset_n          ; -2.569  ; 0.000   ; N/A      ; N/A     ; -1.222              ;
+-------------------+---------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+----------------+------------------+-------+-------+------------+------------------+
; Data Port      ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+----------------+------------------+-------+-------+------------+------------------+
; M0_address[*]  ; clk              ; 6.244 ; 6.244 ; Rise       ; clk              ;
;  M0_address[5] ; clk              ; 6.244 ; 6.244 ; Rise       ; clk              ;
;  M0_address[6] ; clk              ; 2.767 ; 2.767 ; Rise       ; clk              ;
;  M0_address[7] ; clk              ; 5.481 ; 5.481 ; Rise       ; clk              ;
; M0_req         ; clk              ; 4.245 ; 4.245 ; Rise       ; clk              ;
; M1_address[*]  ; clk              ; 5.415 ; 5.415 ; Rise       ; clk              ;
;  M1_address[5] ; clk              ; 4.073 ; 4.073 ; Rise       ; clk              ;
;  M1_address[6] ; clk              ; 2.712 ; 2.712 ; Rise       ; clk              ;
;  M1_address[7] ; clk              ; 5.415 ; 5.415 ; Rise       ; clk              ;
; M1_req         ; clk              ; 5.023 ; 5.023 ; Rise       ; clk              ;
; S0_dout[*]     ; dff_r:U5_ff|q[0] ; 5.808 ; 5.808 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[0]    ; dff_r:U5_ff|q[0] ; 4.954 ; 4.954 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[1]    ; dff_r:U5_ff|q[0] ; 4.067 ; 4.067 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[2]    ; dff_r:U5_ff|q[0] ; 5.077 ; 5.077 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[3]    ; dff_r:U5_ff|q[0] ; 5.026 ; 5.026 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[4]    ; dff_r:U5_ff|q[0] ; 4.756 ; 4.756 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[5]    ; dff_r:U5_ff|q[0] ; 4.861 ; 4.861 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[6]    ; dff_r:U5_ff|q[0] ; 5.335 ; 5.335 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[7]    ; dff_r:U5_ff|q[0] ; 5.425 ; 5.425 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[8]    ; dff_r:U5_ff|q[0] ; 5.038 ; 5.038 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[9]    ; dff_r:U5_ff|q[0] ; 5.242 ; 5.242 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[10]   ; dff_r:U5_ff|q[0] ; 4.878 ; 4.878 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[11]   ; dff_r:U5_ff|q[0] ; 5.600 ; 5.600 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[12]   ; dff_r:U5_ff|q[0] ; 4.741 ; 4.741 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[13]   ; dff_r:U5_ff|q[0] ; 4.793 ; 4.793 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[14]   ; dff_r:U5_ff|q[0] ; 4.674 ; 4.674 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[15]   ; dff_r:U5_ff|q[0] ; 5.808 ; 5.808 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[16]   ; dff_r:U5_ff|q[0] ; 4.581 ; 4.581 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[17]   ; dff_r:U5_ff|q[0] ; 4.138 ; 4.138 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[18]   ; dff_r:U5_ff|q[0] ; 4.170 ; 4.170 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[19]   ; dff_r:U5_ff|q[0] ; 5.020 ; 5.020 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[20]   ; dff_r:U5_ff|q[0] ; 5.559 ; 5.559 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[21]   ; dff_r:U5_ff|q[0] ; 4.730 ; 4.730 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[22]   ; dff_r:U5_ff|q[0] ; 4.894 ; 4.894 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[23]   ; dff_r:U5_ff|q[0] ; 4.805 ; 4.805 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[24]   ; dff_r:U5_ff|q[0] ; 5.795 ; 5.795 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[25]   ; dff_r:U5_ff|q[0] ; 5.584 ; 5.584 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[26]   ; dff_r:U5_ff|q[0] ; 5.044 ; 5.044 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[27]   ; dff_r:U5_ff|q[0] ; 4.752 ; 4.752 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[28]   ; dff_r:U5_ff|q[0] ; 5.231 ; 5.231 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[29]   ; dff_r:U5_ff|q[0] ; 5.075 ; 5.075 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[30]   ; dff_r:U5_ff|q[0] ; 5.227 ; 5.227 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[31]   ; dff_r:U5_ff|q[0] ; 4.791 ; 4.791 ; Fall       ; dff_r:U5_ff|q[0] ;
; S1_dout[*]     ; dff_r:U5_ff|q[0] ; 5.727 ; 5.727 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[0]    ; dff_r:U5_ff|q[0] ; 4.766 ; 4.766 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[1]    ; dff_r:U5_ff|q[0] ; 4.710 ; 4.710 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[2]    ; dff_r:U5_ff|q[0] ; 5.176 ; 5.176 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[3]    ; dff_r:U5_ff|q[0] ; 4.856 ; 4.856 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[4]    ; dff_r:U5_ff|q[0] ; 4.732 ; 4.732 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[5]    ; dff_r:U5_ff|q[0] ; 4.684 ; 4.684 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[6]    ; dff_r:U5_ff|q[0] ; 5.035 ; 5.035 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[7]    ; dff_r:U5_ff|q[0] ; 5.196 ; 5.196 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[8]    ; dff_r:U5_ff|q[0] ; 5.107 ; 5.107 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[9]    ; dff_r:U5_ff|q[0] ; 5.325 ; 5.325 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[10]   ; dff_r:U5_ff|q[0] ; 5.248 ; 5.248 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[11]   ; dff_r:U5_ff|q[0] ; 5.004 ; 5.004 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[12]   ; dff_r:U5_ff|q[0] ; 5.128 ; 5.128 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[13]   ; dff_r:U5_ff|q[0] ; 3.927 ; 3.927 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[14]   ; dff_r:U5_ff|q[0] ; 5.007 ; 5.007 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[15]   ; dff_r:U5_ff|q[0] ; 4.585 ; 4.585 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[16]   ; dff_r:U5_ff|q[0] ; 4.629 ; 4.629 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[17]   ; dff_r:U5_ff|q[0] ; 5.194 ; 5.194 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[18]   ; dff_r:U5_ff|q[0] ; 4.840 ; 4.840 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[19]   ; dff_r:U5_ff|q[0] ; 5.410 ; 5.410 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[20]   ; dff_r:U5_ff|q[0] ; 4.467 ; 4.467 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[21]   ; dff_r:U5_ff|q[0] ; 4.958 ; 4.958 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[22]   ; dff_r:U5_ff|q[0] ; 4.732 ; 4.732 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[23]   ; dff_r:U5_ff|q[0] ; 5.442 ; 5.442 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[24]   ; dff_r:U5_ff|q[0] ; 5.727 ; 5.727 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[25]   ; dff_r:U5_ff|q[0] ; 3.896 ; 3.896 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[26]   ; dff_r:U5_ff|q[0] ; 5.011 ; 5.011 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[27]   ; dff_r:U5_ff|q[0] ; 5.148 ; 5.148 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[28]   ; dff_r:U5_ff|q[0] ; 5.275 ; 5.275 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[29]   ; dff_r:U5_ff|q[0] ; 5.468 ; 5.468 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[30]   ; dff_r:U5_ff|q[0] ; 4.876 ; 4.876 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[31]   ; dff_r:U5_ff|q[0] ; 4.744 ; 4.744 ; Fall       ; dff_r:U5_ff|q[0] ;
; reset_n        ; reset_n          ; 2.082 ; 2.082 ; Rise       ; reset_n          ;
+----------------+------------------+-------+-------+------------+------------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+----------------+------------------+--------+--------+------------+------------------+
; Data Port      ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+----------------+------------------+--------+--------+------------+------------------+
; M0_address[*]  ; clk              ; -0.524 ; -0.524 ; Rise       ; clk              ;
;  M0_address[5] ; clk              ; -2.541 ; -2.541 ; Rise       ; clk              ;
;  M0_address[6] ; clk              ; -0.524 ; -0.524 ; Rise       ; clk              ;
;  M0_address[7] ; clk              ; -2.243 ; -2.243 ; Rise       ; clk              ;
; M0_req         ; clk              ; -1.631 ; -1.631 ; Rise       ; clk              ;
; M1_address[*]  ; clk              ; -0.611 ; -0.611 ; Rise       ; clk              ;
;  M1_address[5] ; clk              ; -1.945 ; -1.945 ; Rise       ; clk              ;
;  M1_address[6] ; clk              ; -0.611 ; -0.611 ; Rise       ; clk              ;
;  M1_address[7] ; clk              ; -2.277 ; -2.277 ; Rise       ; clk              ;
; M1_req         ; clk              ; -2.186 ; -2.186 ; Rise       ; clk              ;
; S0_dout[*]     ; dff_r:U5_ff|q[0] ; -1.729 ; -1.729 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[0]    ; dff_r:U5_ff|q[0] ; -2.191 ; -2.191 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[1]    ; dff_r:U5_ff|q[0] ; -1.729 ; -1.729 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[2]    ; dff_r:U5_ff|q[0] ; -2.240 ; -2.240 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[3]    ; dff_r:U5_ff|q[0] ; -2.140 ; -2.140 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[4]    ; dff_r:U5_ff|q[0] ; -2.064 ; -2.064 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[5]    ; dff_r:U5_ff|q[0] ; -2.099 ; -2.099 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[6]    ; dff_r:U5_ff|q[0] ; -2.392 ; -2.392 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[7]    ; dff_r:U5_ff|q[0] ; -2.522 ; -2.522 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[8]    ; dff_r:U5_ff|q[0] ; -2.256 ; -2.256 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[9]    ; dff_r:U5_ff|q[0] ; -2.320 ; -2.320 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[10]   ; dff_r:U5_ff|q[0] ; -2.026 ; -2.026 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[11]   ; dff_r:U5_ff|q[0] ; -2.614 ; -2.614 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[12]   ; dff_r:U5_ff|q[0] ; -2.098 ; -2.098 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[13]   ; dff_r:U5_ff|q[0] ; -2.112 ; -2.112 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[14]   ; dff_r:U5_ff|q[0] ; -2.042 ; -2.042 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[15]   ; dff_r:U5_ff|q[0] ; -2.691 ; -2.691 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[16]   ; dff_r:U5_ff|q[0] ; -2.132 ; -2.132 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[17]   ; dff_r:U5_ff|q[0] ; -1.865 ; -1.865 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[18]   ; dff_r:U5_ff|q[0] ; -1.770 ; -1.770 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[19]   ; dff_r:U5_ff|q[0] ; -2.224 ; -2.224 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[20]   ; dff_r:U5_ff|q[0] ; -2.453 ; -2.453 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[21]   ; dff_r:U5_ff|q[0] ; -2.094 ; -2.094 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[22]   ; dff_r:U5_ff|q[0] ; -2.135 ; -2.135 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[23]   ; dff_r:U5_ff|q[0] ; -2.102 ; -2.102 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[24]   ; dff_r:U5_ff|q[0] ; -2.722 ; -2.722 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[25]   ; dff_r:U5_ff|q[0] ; -2.640 ; -2.640 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[26]   ; dff_r:U5_ff|q[0] ; -2.228 ; -2.228 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[27]   ; dff_r:U5_ff|q[0] ; -2.104 ; -2.104 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[28]   ; dff_r:U5_ff|q[0] ; -2.322 ; -2.322 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[29]   ; dff_r:U5_ff|q[0] ; -2.165 ; -2.165 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[30]   ; dff_r:U5_ff|q[0] ; -2.315 ; -2.315 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S0_dout[31]   ; dff_r:U5_ff|q[0] ; -2.071 ; -2.071 ; Fall       ; dff_r:U5_ff|q[0] ;
; S1_dout[*]     ; dff_r:U5_ff|q[0] ; -1.661 ; -1.661 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[0]    ; dff_r:U5_ff|q[0] ; -2.023 ; -2.023 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[1]    ; dff_r:U5_ff|q[0] ; -2.060 ; -2.060 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[2]    ; dff_r:U5_ff|q[0] ; -2.293 ; -2.293 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[3]    ; dff_r:U5_ff|q[0] ; -1.993 ; -1.993 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[4]    ; dff_r:U5_ff|q[0] ; -2.023 ; -2.023 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[5]    ; dff_r:U5_ff|q[0] ; -2.019 ; -2.019 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[6]    ; dff_r:U5_ff|q[0] ; -2.240 ; -2.240 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[7]    ; dff_r:U5_ff|q[0] ; -2.402 ; -2.402 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[8]    ; dff_r:U5_ff|q[0] ; -2.274 ; -2.274 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[9]    ; dff_r:U5_ff|q[0] ; -2.363 ; -2.363 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[10]   ; dff_r:U5_ff|q[0] ; -2.285 ; -2.285 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[11]   ; dff_r:U5_ff|q[0] ; -2.270 ; -2.270 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[12]   ; dff_r:U5_ff|q[0] ; -2.246 ; -2.246 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[13]   ; dff_r:U5_ff|q[0] ; -1.661 ; -1.661 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[14]   ; dff_r:U5_ff|q[0] ; -2.226 ; -2.226 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[15]   ; dff_r:U5_ff|q[0] ; -2.064 ; -2.064 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[16]   ; dff_r:U5_ff|q[0] ; -2.189 ; -2.189 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[17]   ; dff_r:U5_ff|q[0] ; -2.439 ; -2.439 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[18]   ; dff_r:U5_ff|q[0] ; -2.143 ; -2.143 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[19]   ; dff_r:U5_ff|q[0] ; -2.356 ; -2.356 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[20]   ; dff_r:U5_ff|q[0] ; -1.836 ; -1.836 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[21]   ; dff_r:U5_ff|q[0] ; -2.199 ; -2.199 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[22]   ; dff_r:U5_ff|q[0] ; -2.087 ; -2.087 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[23]   ; dff_r:U5_ff|q[0] ; -2.411 ; -2.411 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[24]   ; dff_r:U5_ff|q[0] ; -2.693 ; -2.693 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[25]   ; dff_r:U5_ff|q[0] ; -1.767 ; -1.767 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[26]   ; dff_r:U5_ff|q[0] ; -2.230 ; -2.230 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[27]   ; dff_r:U5_ff|q[0] ; -2.291 ; -2.291 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[28]   ; dff_r:U5_ff|q[0] ; -2.361 ; -2.361 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[29]   ; dff_r:U5_ff|q[0] ; -2.447 ; -2.447 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[30]   ; dff_r:U5_ff|q[0] ; -2.152 ; -2.152 ; Fall       ; dff_r:U5_ff|q[0] ;
;  S1_dout[31]   ; dff_r:U5_ff|q[0] ; -2.111 ; -2.111 ; Fall       ; dff_r:U5_ff|q[0] ;
; reset_n        ; reset_n          ; -0.502 ; -0.502 ; Rise       ; reset_n          ;
+----------------+------------------+--------+--------+------------+------------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+---------------+------------------+--------+--------+------------+------------------+
; Data Port     ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+---------------+------------------+--------+--------+------------+------------------+
; M0_grant      ; clk              ; 8.855  ; 8.855  ; Rise       ; clk              ;
; M1_grant      ; clk              ; 11.185 ; 11.185 ; Rise       ; clk              ;
; S0_sel        ; clk              ; 8.583  ; 8.583  ; Rise       ; clk              ;
; S1_sel        ; clk              ; 7.875  ; 7.875  ; Rise       ; clk              ;
; S_address[*]  ; clk              ; 10.063 ; 10.063 ; Rise       ; clk              ;
;  S_address[0] ; clk              ; 10.063 ; 10.063 ; Rise       ; clk              ;
;  S_address[1] ; clk              ; 9.505  ; 9.505  ; Rise       ; clk              ;
;  S_address[2] ; clk              ; 10.017 ; 10.017 ; Rise       ; clk              ;
;  S_address[3] ; clk              ; 9.508  ; 9.508  ; Rise       ; clk              ;
;  S_address[4] ; clk              ; 9.879  ; 9.879  ; Rise       ; clk              ;
;  S_address[5] ; clk              ; 7.121  ; 7.121  ; Rise       ; clk              ;
;  S_address[6] ; clk              ; 7.851  ; 7.851  ; Rise       ; clk              ;
;  S_address[7] ; clk              ; 7.166  ; 7.166  ; Rise       ; clk              ;
; S_din[*]      ; clk              ; 13.685 ; 13.685 ; Rise       ; clk              ;
;  S_din[0]     ; clk              ; 9.554  ; 9.554  ; Rise       ; clk              ;
;  S_din[1]     ; clk              ; 10.051 ; 10.051 ; Rise       ; clk              ;
;  S_din[2]     ; clk              ; 11.910 ; 11.910 ; Rise       ; clk              ;
;  S_din[3]     ; clk              ; 12.094 ; 12.094 ; Rise       ; clk              ;
;  S_din[4]     ; clk              ; 12.468 ; 12.468 ; Rise       ; clk              ;
;  S_din[5]     ; clk              ; 12.390 ; 12.390 ; Rise       ; clk              ;
;  S_din[6]     ; clk              ; 12.321 ; 12.321 ; Rise       ; clk              ;
;  S_din[7]     ; clk              ; 12.254 ; 12.254 ; Rise       ; clk              ;
;  S_din[8]     ; clk              ; 12.159 ; 12.159 ; Rise       ; clk              ;
;  S_din[9]     ; clk              ; 12.151 ; 12.151 ; Rise       ; clk              ;
;  S_din[10]    ; clk              ; 12.147 ; 12.147 ; Rise       ; clk              ;
;  S_din[11]    ; clk              ; 12.147 ; 12.147 ; Rise       ; clk              ;
;  S_din[12]    ; clk              ; 12.291 ; 12.291 ; Rise       ; clk              ;
;  S_din[13]    ; clk              ; 11.988 ; 11.988 ; Rise       ; clk              ;
;  S_din[14]    ; clk              ; 12.031 ; 12.031 ; Rise       ; clk              ;
;  S_din[15]    ; clk              ; 13.277 ; 13.277 ; Rise       ; clk              ;
;  S_din[16]    ; clk              ; 12.407 ; 12.407 ; Rise       ; clk              ;
;  S_din[17]    ; clk              ; 12.106 ; 12.106 ; Rise       ; clk              ;
;  S_din[18]    ; clk              ; 12.545 ; 12.545 ; Rise       ; clk              ;
;  S_din[19]    ; clk              ; 12.520 ; 12.520 ; Rise       ; clk              ;
;  S_din[20]    ; clk              ; 13.255 ; 13.255 ; Rise       ; clk              ;
;  S_din[21]    ; clk              ; 13.427 ; 13.427 ; Rise       ; clk              ;
;  S_din[22]    ; clk              ; 13.005 ; 13.005 ; Rise       ; clk              ;
;  S_din[23]    ; clk              ; 13.251 ; 13.251 ; Rise       ; clk              ;
;  S_din[24]    ; clk              ; 13.685 ; 13.685 ; Rise       ; clk              ;
;  S_din[25]    ; clk              ; 12.382 ; 12.382 ; Rise       ; clk              ;
;  S_din[26]    ; clk              ; 13.444 ; 13.444 ; Rise       ; clk              ;
;  S_din[27]    ; clk              ; 13.249 ; 13.249 ; Rise       ; clk              ;
;  S_din[28]    ; clk              ; 12.355 ; 12.355 ; Rise       ; clk              ;
;  S_din[29]    ; clk              ; 12.997 ; 12.997 ; Rise       ; clk              ;
;  S_din[30]    ; clk              ; 11.858 ; 11.858 ; Rise       ; clk              ;
;  S_din[31]    ; clk              ; 12.364 ; 12.364 ; Rise       ; clk              ;
; S_wr          ; clk              ; 10.247 ; 10.247 ; Rise       ; clk              ;
; M_din[*]      ; dff_r:U5_ff|q[0] ; 9.307  ; 9.307  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[0]     ; dff_r:U5_ff|q[0] ; 7.380  ; 7.380  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[1]     ; dff_r:U5_ff|q[0] ; 7.409  ; 7.409  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[2]     ; dff_r:U5_ff|q[0] ; 7.852  ; 7.852  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[3]     ; dff_r:U5_ff|q[0] ; 7.179  ; 7.179  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[4]     ; dff_r:U5_ff|q[0] ; 8.120  ; 8.120  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[5]     ; dff_r:U5_ff|q[0] ; 7.650  ; 7.650  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[6]     ; dff_r:U5_ff|q[0] ; 8.787  ; 8.787  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[7]     ; dff_r:U5_ff|q[0] ; 8.710  ; 8.710  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[8]     ; dff_r:U5_ff|q[0] ; 8.655  ; 8.655  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[9]     ; dff_r:U5_ff|q[0] ; 7.692  ; 7.692  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[10]    ; dff_r:U5_ff|q[0] ; 8.600  ; 8.600  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[11]    ; dff_r:U5_ff|q[0] ; 8.986  ; 8.986  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[12]    ; dff_r:U5_ff|q[0] ; 7.935  ; 7.935  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[13]    ; dff_r:U5_ff|q[0] ; 8.626  ; 8.626  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[14]    ; dff_r:U5_ff|q[0] ; 7.435  ; 7.435  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[15]    ; dff_r:U5_ff|q[0] ; 7.465  ; 7.465  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[16]    ; dff_r:U5_ff|q[0] ; 9.087  ; 9.087  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[17]    ; dff_r:U5_ff|q[0] ; 6.951  ; 6.951  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[18]    ; dff_r:U5_ff|q[0] ; 8.110  ; 8.110  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[19]    ; dff_r:U5_ff|q[0] ; 7.008  ; 7.008  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[20]    ; dff_r:U5_ff|q[0] ; 9.307  ; 9.307  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[21]    ; dff_r:U5_ff|q[0] ; 7.818  ; 7.818  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[22]    ; dff_r:U5_ff|q[0] ; 8.547  ; 8.547  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[23]    ; dff_r:U5_ff|q[0] ; 7.893  ; 7.893  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[24]    ; dff_r:U5_ff|q[0] ; 9.104  ; 9.104  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[25]    ; dff_r:U5_ff|q[0] ; 8.411  ; 8.411  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[26]    ; dff_r:U5_ff|q[0] ; 7.997  ; 7.997  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[27]    ; dff_r:U5_ff|q[0] ; 8.733  ; 8.733  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[28]    ; dff_r:U5_ff|q[0] ; 8.881  ; 8.881  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[29]    ; dff_r:U5_ff|q[0] ; 7.343  ; 7.343  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[30]    ; dff_r:U5_ff|q[0] ; 8.617  ; 8.617  ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[31]    ; dff_r:U5_ff|q[0] ; 8.458  ; 8.458  ; Fall       ; dff_r:U5_ff|q[0] ;
; M0_grant      ; reset_n          ; 6.895  ; 6.895  ; Rise       ; reset_n          ;
; M0_grant      ; reset_n          ; 6.089  ; 6.089  ; Fall       ; reset_n          ;
+---------------+------------------+--------+--------+------------+------------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+---------------+------------------+-------+-------+------------+------------------+
; Data Port     ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+---------------+------------------+-------+-------+------------+------------------+
; M0_grant      ; clk              ; 4.315 ; 4.315 ; Rise       ; clk              ;
; M1_grant      ; clk              ; 5.996 ; 5.996 ; Rise       ; clk              ;
; S0_sel        ; clk              ; 4.514 ; 4.514 ; Rise       ; clk              ;
; S1_sel        ; clk              ; 4.369 ; 4.369 ; Rise       ; clk              ;
; S_address[*]  ; clk              ; 4.011 ; 4.011 ; Rise       ; clk              ;
;  S_address[0] ; clk              ; 5.402 ; 5.402 ; Rise       ; clk              ;
;  S_address[1] ; clk              ; 5.107 ; 5.107 ; Rise       ; clk              ;
;  S_address[2] ; clk              ; 5.355 ; 5.355 ; Rise       ; clk              ;
;  S_address[3] ; clk              ; 5.111 ; 5.111 ; Rise       ; clk              ;
;  S_address[4] ; clk              ; 5.292 ; 5.292 ; Rise       ; clk              ;
;  S_address[5] ; clk              ; 4.011 ; 4.011 ; Rise       ; clk              ;
;  S_address[6] ; clk              ; 4.355 ; 4.355 ; Rise       ; clk              ;
;  S_address[7] ; clk              ; 4.039 ; 4.039 ; Rise       ; clk              ;
; S_din[*]      ; clk              ; 5.078 ; 5.078 ; Rise       ; clk              ;
;  S_din[0]     ; clk              ; 5.078 ; 5.078 ; Rise       ; clk              ;
;  S_din[1]     ; clk              ; 5.374 ; 5.374 ; Rise       ; clk              ;
;  S_din[2]     ; clk              ; 6.329 ; 6.329 ; Rise       ; clk              ;
;  S_din[3]     ; clk              ; 6.393 ; 6.393 ; Rise       ; clk              ;
;  S_din[4]     ; clk              ; 6.570 ; 6.570 ; Rise       ; clk              ;
;  S_din[5]     ; clk              ; 6.515 ; 6.515 ; Rise       ; clk              ;
;  S_din[6]     ; clk              ; 6.495 ; 6.495 ; Rise       ; clk              ;
;  S_din[7]     ; clk              ; 6.466 ; 6.466 ; Rise       ; clk              ;
;  S_din[8]     ; clk              ; 6.438 ; 6.438 ; Rise       ; clk              ;
;  S_din[9]     ; clk              ; 6.437 ; 6.437 ; Rise       ; clk              ;
;  S_din[10]    ; clk              ; 6.419 ; 6.419 ; Rise       ; clk              ;
;  S_din[11]    ; clk              ; 6.431 ; 6.431 ; Rise       ; clk              ;
;  S_din[12]    ; clk              ; 6.492 ; 6.492 ; Rise       ; clk              ;
;  S_din[13]    ; clk              ; 6.323 ; 6.323 ; Rise       ; clk              ;
;  S_din[14]    ; clk              ; 6.388 ; 6.388 ; Rise       ; clk              ;
;  S_din[15]    ; clk              ; 7.025 ; 7.025 ; Rise       ; clk              ;
;  S_din[16]    ; clk              ; 6.602 ; 6.602 ; Rise       ; clk              ;
;  S_din[17]    ; clk              ; 6.409 ; 6.409 ; Rise       ; clk              ;
;  S_din[18]    ; clk              ; 6.681 ; 6.681 ; Rise       ; clk              ;
;  S_din[19]    ; clk              ; 6.672 ; 6.672 ; Rise       ; clk              ;
;  S_din[20]    ; clk              ; 7.008 ; 7.008 ; Rise       ; clk              ;
;  S_din[21]    ; clk              ; 7.067 ; 7.067 ; Rise       ; clk              ;
;  S_din[22]    ; clk              ; 6.888 ; 6.888 ; Rise       ; clk              ;
;  S_din[23]    ; clk              ; 7.000 ; 7.000 ; Rise       ; clk              ;
;  S_din[24]    ; clk              ; 7.190 ; 7.190 ; Rise       ; clk              ;
;  S_din[25]    ; clk              ; 6.576 ; 6.576 ; Rise       ; clk              ;
;  S_din[26]    ; clk              ; 7.084 ; 7.084 ; Rise       ; clk              ;
;  S_din[27]    ; clk              ; 7.003 ; 7.003 ; Rise       ; clk              ;
;  S_din[28]    ; clk              ; 6.582 ; 6.582 ; Rise       ; clk              ;
;  S_din[29]    ; clk              ; 6.881 ; 6.881 ; Rise       ; clk              ;
;  S_din[30]    ; clk              ; 6.294 ; 6.294 ; Rise       ; clk              ;
;  S_din[31]    ; clk              ; 6.530 ; 6.530 ; Rise       ; clk              ;
; S_wr          ; clk              ; 5.443 ; 5.443 ; Rise       ; clk              ;
; M_din[*]      ; dff_r:U5_ff|q[0] ; 3.726 ; 3.726 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[0]     ; dff_r:U5_ff|q[0] ; 3.927 ; 3.927 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[1]     ; dff_r:U5_ff|q[0] ; 3.956 ; 3.956 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[2]     ; dff_r:U5_ff|q[0] ; 4.211 ; 4.211 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[3]     ; dff_r:U5_ff|q[0] ; 3.842 ; 3.842 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[4]     ; dff_r:U5_ff|q[0] ; 4.272 ; 4.272 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[5]     ; dff_r:U5_ff|q[0] ; 4.072 ; 4.072 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[6]     ; dff_r:U5_ff|q[0] ; 4.565 ; 4.565 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[7]     ; dff_r:U5_ff|q[0] ; 4.514 ; 4.514 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[8]     ; dff_r:U5_ff|q[0] ; 4.523 ; 4.523 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[9]     ; dff_r:U5_ff|q[0] ; 4.089 ; 4.089 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[10]    ; dff_r:U5_ff|q[0] ; 4.528 ; 4.528 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[11]    ; dff_r:U5_ff|q[0] ; 4.665 ; 4.665 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[12]    ; dff_r:U5_ff|q[0] ; 4.181 ; 4.181 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[13]    ; dff_r:U5_ff|q[0] ; 4.507 ; 4.507 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[14]    ; dff_r:U5_ff|q[0] ; 3.960 ; 3.960 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[15]    ; dff_r:U5_ff|q[0] ; 3.971 ; 3.971 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[16]    ; dff_r:U5_ff|q[0] ; 4.804 ; 4.804 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[17]    ; dff_r:U5_ff|q[0] ; 3.726 ; 3.726 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[18]    ; dff_r:U5_ff|q[0] ; 4.258 ; 4.258 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[19]    ; dff_r:U5_ff|q[0] ; 3.780 ; 3.780 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[20]    ; dff_r:U5_ff|q[0] ; 4.807 ; 4.807 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[21]    ; dff_r:U5_ff|q[0] ; 4.146 ; 4.146 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[22]    ; dff_r:U5_ff|q[0] ; 4.529 ; 4.529 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[23]    ; dff_r:U5_ff|q[0] ; 4.166 ; 4.166 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[24]    ; dff_r:U5_ff|q[0] ; 4.729 ; 4.729 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[25]    ; dff_r:U5_ff|q[0] ; 4.450 ; 4.450 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[26]    ; dff_r:U5_ff|q[0] ; 4.248 ; 4.248 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[27]    ; dff_r:U5_ff|q[0] ; 4.569 ; 4.569 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[28]    ; dff_r:U5_ff|q[0] ; 4.661 ; 4.661 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[29]    ; dff_r:U5_ff|q[0] ; 3.919 ; 3.919 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[30]    ; dff_r:U5_ff|q[0] ; 4.552 ; 4.552 ; Fall       ; dff_r:U5_ff|q[0] ;
;  M_din[31]    ; dff_r:U5_ff|q[0] ; 4.476 ; 4.476 ; Fall       ; dff_r:U5_ff|q[0] ;
; M0_grant      ; reset_n          ; 3.195 ; 3.195 ; Rise       ; reset_n          ;
; M0_grant      ; reset_n          ; 3.195 ; 3.195 ; Fall       ; reset_n          ;
+---------------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------+
; Progagation Delay                                                ;
+---------------+--------------+--------+--------+--------+--------+
; Input Port    ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+---------------+--------------+--------+--------+--------+--------+
; M0_address[0] ; S_address[0] ; 9.393  ;        ;        ; 9.393  ;
; M0_address[1] ; S_address[1] ; 9.424  ;        ;        ; 9.424  ;
; M0_address[2] ; S_address[2] ; 9.255  ;        ;        ; 9.255  ;
; M0_address[3] ; S_address[3] ; 9.431  ;        ;        ; 9.431  ;
; M0_address[4] ; S_address[4] ; 9.428  ;        ;        ; 9.428  ;
; M0_address[5] ; S0_sel       ;        ; 12.050 ; 12.050 ;        ;
; M0_address[5] ; S1_sel       ; 12.431 ;        ;        ; 12.431 ;
; M0_address[5] ; S_address[5] ; 10.822 ;        ;        ; 10.822 ;
; M0_address[6] ; S0_sel       ;        ; 8.744  ; 8.744  ;        ;
; M0_address[6] ; S1_sel       ;        ; 8.954  ; 8.954  ;        ;
; M0_address[6] ; S_address[6] ; 8.347  ;        ;        ; 8.347  ;
; M0_address[7] ; S0_sel       ;        ; 11.476 ; 11.476 ;        ;
; M0_address[7] ; S1_sel       ;        ; 11.668 ; 11.668 ;        ;
; M0_address[7] ; S_address[7] ; 10.059 ;        ;        ; 10.059 ;
; M0_dout[0]    ; S_din[0]     ; 8.801  ;        ;        ; 8.801  ;
; M0_dout[1]    ; S_din[1]     ; 9.198  ;        ;        ; 9.198  ;
; M0_dout[2]    ; S_din[2]     ; 9.106  ;        ;        ; 9.106  ;
; M0_dout[3]    ; S_din[3]     ; 8.808  ;        ;        ; 8.808  ;
; M0_dout[4]    ; S_din[4]     ; 8.845  ;        ;        ; 8.845  ;
; M0_dout[5]    ; S_din[5]     ; 9.275  ;        ;        ; 9.275  ;
; M0_dout[6]    ; S_din[6]     ; 8.844  ;        ;        ; 8.844  ;
; M0_dout[7]    ; S_din[7]     ; 8.659  ;        ;        ; 8.659  ;
; M0_dout[8]    ; S_din[8]     ; 9.090  ;        ;        ; 9.090  ;
; M0_dout[9]    ; S_din[9]     ; 9.408  ;        ;        ; 9.408  ;
; M0_dout[10]   ; S_din[10]    ; 8.525  ;        ;        ; 8.525  ;
; M0_dout[11]   ; S_din[11]    ; 8.729  ;        ;        ; 8.729  ;
; M0_dout[12]   ; S_din[12]    ; 9.266  ;        ;        ; 9.266  ;
; M0_dout[13]   ; S_din[13]    ; 8.469  ;        ;        ; 8.469  ;
; M0_dout[14]   ; S_din[14]    ; 8.691  ;        ;        ; 8.691  ;
; M0_dout[15]   ; S_din[15]    ; 9.643  ;        ;        ; 9.643  ;
; M0_dout[16]   ; S_din[16]    ; 9.126  ;        ;        ; 9.126  ;
; M0_dout[17]   ; S_din[17]    ; 8.888  ;        ;        ; 8.888  ;
; M0_dout[18]   ; S_din[18]    ; 9.446  ;        ;        ; 9.446  ;
; M0_dout[19]   ; S_din[19]    ; 9.372  ;        ;        ; 9.372  ;
; M0_dout[20]   ; S_din[20]    ; 9.672  ;        ;        ; 9.672  ;
; M0_dout[21]   ; S_din[21]    ; 9.621  ;        ;        ; 9.621  ;
; M0_dout[22]   ; S_din[22]    ; 9.142  ;        ;        ; 9.142  ;
; M0_dout[23]   ; S_din[23]    ; 9.409  ;        ;        ; 9.409  ;
; M0_dout[24]   ; S_din[24]    ; 9.397  ;        ;        ; 9.397  ;
; M0_dout[25]   ; S_din[25]    ; 9.131  ;        ;        ; 9.131  ;
; M0_dout[26]   ; S_din[26]    ; 9.400  ;        ;        ; 9.400  ;
; M0_dout[27]   ; S_din[27]    ; 9.942  ;        ;        ; 9.942  ;
; M0_dout[28]   ; S_din[28]    ; 9.251  ;        ;        ; 9.251  ;
; M0_dout[29]   ; S_din[29]    ; 9.858  ;        ;        ; 9.858  ;
; M0_dout[30]   ; S_din[30]    ; 8.736  ;        ;        ; 8.736  ;
; M0_dout[31]   ; S_din[31]    ; 9.030  ;        ;        ; 9.030  ;
; M0_wr         ; S_wr         ; 9.374  ;        ;        ; 9.374  ;
; M1_address[0] ; S_address[0] ; 9.387  ;        ;        ; 9.387  ;
; M1_address[1] ; S_address[1] ; 9.698  ;        ;        ; 9.698  ;
; M1_address[2] ; S_address[2] ; 9.343  ;        ;        ; 9.343  ;
; M1_address[3] ; S_address[3] ; 9.679  ;        ;        ; 9.679  ;
; M1_address[4] ; S_address[4] ; 9.204  ;        ;        ; 9.204  ;
; M1_address[5] ; S0_sel       ;        ; 10.911 ; 10.911 ;        ;
; M1_address[5] ; S1_sel       ; 10.260 ;        ;        ; 10.260 ;
; M1_address[5] ; S_address[5] ; 9.683  ;        ;        ; 9.683  ;
; M1_address[6] ; S0_sel       ;        ; 8.970  ; 8.970  ;        ;
; M1_address[6] ; S1_sel       ;        ; 8.899  ; 8.899  ;        ;
; M1_address[6] ; S_address[6] ; 8.573  ;        ;        ; 8.573  ;
; M1_address[7] ; S0_sel       ;        ; 11.550 ; 11.550 ;        ;
; M1_address[7] ; S1_sel       ;        ; 11.602 ; 11.602 ;        ;
; M1_address[7] ; S_address[7] ; 10.133 ;        ;        ; 10.133 ;
; M1_dout[0]    ; S_din[0]     ; 8.869  ;        ;        ; 8.869  ;
; M1_dout[1]    ; S_din[1]     ; 9.325  ;        ;        ; 9.325  ;
; M1_dout[2]    ; S_din[2]     ; 8.839  ;        ;        ; 8.839  ;
; M1_dout[3]    ; S_din[3]     ; 8.520  ;        ;        ; 8.520  ;
; M1_dout[4]    ; S_din[4]     ; 9.424  ;        ;        ; 9.424  ;
; M1_dout[5]    ; S_din[5]     ; 8.755  ;        ;        ; 8.755  ;
; M1_dout[6]    ; S_din[6]     ; 9.228  ;        ;        ; 9.228  ;
; M1_dout[7]    ; S_din[7]     ; 8.540  ;        ;        ; 8.540  ;
; M1_dout[8]    ; S_din[8]     ; 8.793  ;        ;        ; 8.793  ;
; M1_dout[9]    ; S_din[9]     ; 8.786  ;        ;        ; 8.786  ;
; M1_dout[10]   ; S_din[10]    ; 8.794  ;        ;        ; 8.794  ;
; M1_dout[11]   ; S_din[11]    ; 8.495  ;        ;        ; 8.495  ;
; M1_dout[12]   ; S_din[12]    ; 8.813  ;        ;        ; 8.813  ;
; M1_dout[13]   ; S_din[13]    ; 8.568  ;        ;        ; 8.568  ;
; M1_dout[14]   ; S_din[14]    ; 8.576  ;        ;        ; 8.576  ;
; M1_dout[15]   ; S_din[15]    ; 9.683  ;        ;        ; 9.683  ;
; M1_dout[16]   ; S_din[16]    ; 9.287  ;        ;        ; 9.287  ;
; M1_dout[17]   ; S_din[17]    ; 8.517  ;        ;        ; 8.517  ;
; M1_dout[18]   ; S_din[18]    ; 9.232  ;        ;        ; 9.232  ;
; M1_dout[19]   ; S_din[19]    ; 9.435  ;        ;        ; 9.435  ;
; M1_dout[20]   ; S_din[20]    ; 9.646  ;        ;        ; 9.646  ;
; M1_dout[21]   ; S_din[21]    ; 9.115  ;        ;        ; 9.115  ;
; M1_dout[22]   ; S_din[22]    ; 9.371  ;        ;        ; 9.371  ;
; M1_dout[23]   ; S_din[23]    ; 10.099 ;        ;        ; 10.099 ;
; M1_dout[24]   ; S_din[24]    ; 9.877  ;        ;        ; 9.877  ;
; M1_dout[25]   ; S_din[25]    ; 9.260  ;        ;        ; 9.260  ;
; M1_dout[26]   ; S_din[26]    ; 9.131  ;        ;        ; 9.131  ;
; M1_dout[27]   ; S_din[27]    ; 9.634  ;        ;        ; 9.634  ;
; M1_dout[28]   ; S_din[28]    ; 9.146  ;        ;        ; 9.146  ;
; M1_dout[29]   ; S_din[29]    ; 9.174  ;        ;        ; 9.174  ;
; M1_dout[30]   ; S_din[30]    ; 8.509  ;        ;        ; 8.509  ;
; M1_dout[31]   ; S_din[31]    ; 8.809  ;        ;        ; 8.809  ;
; M1_wr         ; S_wr         ; 9.429  ;        ;        ; 9.429  ;
+---------------+--------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Progagation Delay                                    ;
+---------------+--------------+-------+-------+-------+-------+
; Input Port    ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+---------------+--------------+-------+-------+-------+-------+
; M0_address[0] ; S_address[0] ; 5.293 ;       ;       ; 5.293 ;
; M0_address[1] ; S_address[1] ; 5.287 ;       ;       ; 5.287 ;
; M0_address[2] ; S_address[2] ; 5.165 ;       ;       ; 5.165 ;
; M0_address[3] ; S_address[3] ; 5.297 ;       ;       ; 5.297 ;
; M0_address[4] ; S_address[4] ; 5.288 ;       ;       ; 5.288 ;
; M0_address[5] ; S0_sel       ;       ; 6.517 ; 6.517 ;       ;
; M0_address[5] ; S1_sel       ; 6.681 ;       ;       ; 6.681 ;
; M0_address[5] ; S_address[5] ; 5.964 ;       ;       ; 5.964 ;
; M0_address[6] ; S0_sel       ;       ; 4.500 ; 4.500 ;       ;
; M0_address[6] ; S1_sel       ;       ; 4.591 ; 4.591 ;       ;
; M0_address[6] ; S_address[6] ; 4.341 ;       ;       ; 4.341 ;
; M0_address[7] ; S0_sel       ;       ; 6.219 ; 6.219 ;       ;
; M0_address[7] ; S1_sel       ;       ; 6.304 ; 6.304 ;       ;
; M0_address[7] ; S_address[7] ; 5.591 ;       ;       ; 5.591 ;
; M0_dout[0]    ; S_din[0]     ; 4.938 ;       ;       ; 4.938 ;
; M0_dout[1]    ; S_din[1]     ; 5.195 ;       ;       ; 5.195 ;
; M0_dout[2]    ; S_din[2]     ; 5.125 ;       ;       ; 5.125 ;
; M0_dout[3]    ; S_din[3]     ; 4.956 ;       ;       ; 4.956 ;
; M0_dout[4]    ; S_din[4]     ; 4.988 ;       ;       ; 4.988 ;
; M0_dout[5]    ; S_din[5]     ; 5.156 ;       ;       ; 5.156 ;
; M0_dout[6]    ; S_din[6]     ; 5.003 ;       ;       ; 5.003 ;
; M0_dout[7]    ; S_din[7]     ; 4.886 ;       ;       ; 4.886 ;
; M0_dout[8]    ; S_din[8]     ; 5.092 ;       ;       ; 5.092 ;
; M0_dout[9]    ; S_din[9]     ; 5.260 ;       ;       ; 5.260 ;
; M0_dout[10]   ; S_din[10]    ; 4.847 ;       ;       ; 4.847 ;
; M0_dout[11]   ; S_din[11]    ; 4.926 ;       ;       ; 4.926 ;
; M0_dout[12]   ; S_din[12]    ; 5.191 ;       ;       ; 5.191 ;
; M0_dout[13]   ; S_din[13]    ; 4.788 ;       ;       ; 4.788 ;
; M0_dout[14]   ; S_din[14]    ; 4.934 ;       ;       ; 4.934 ;
; M0_dout[15]   ; S_din[15]    ; 5.384 ;       ;       ; 5.384 ;
; M0_dout[16]   ; S_din[16]    ; 5.124 ;       ;       ; 5.124 ;
; M0_dout[17]   ; S_din[17]    ; 4.984 ;       ;       ; 4.984 ;
; M0_dout[18]   ; S_din[18]    ; 5.282 ;       ;       ; 5.282 ;
; M0_dout[19]   ; S_din[19]    ; 5.237 ;       ;       ; 5.237 ;
; M0_dout[20]   ; S_din[20]    ; 5.377 ;       ;       ; 5.377 ;
; M0_dout[21]   ; S_din[21]    ; 5.331 ;       ;       ; 5.331 ;
; M0_dout[22]   ; S_din[22]    ; 5.135 ;       ;       ; 5.135 ;
; M0_dout[23]   ; S_din[23]    ; 5.269 ;       ;       ; 5.269 ;
; M0_dout[24]   ; S_din[24]    ; 5.258 ;       ;       ; 5.258 ;
; M0_dout[25]   ; S_din[25]    ; 5.127 ;       ;       ; 5.127 ;
; M0_dout[26]   ; S_din[26]    ; 5.262 ;       ;       ; 5.262 ;
; M0_dout[27]   ; S_din[27]    ; 5.515 ;       ;       ; 5.515 ;
; M0_dout[28]   ; S_din[28]    ; 5.188 ;       ;       ; 5.188 ;
; M0_dout[29]   ; S_din[29]    ; 5.443 ;       ;       ; 5.443 ;
; M0_dout[30]   ; S_din[30]    ; 4.934 ;       ;       ; 4.934 ;
; M0_dout[31]   ; S_din[31]    ; 5.047 ;       ;       ; 5.047 ;
; M0_wr         ; S_wr         ; 5.248 ;       ;       ; 5.248 ;
; M1_address[0] ; S_address[0] ; 5.256 ;       ;       ; 5.256 ;
; M1_address[1] ; S_address[1] ; 5.406 ;       ;       ; 5.406 ;
; M1_address[2] ; S_address[2] ; 5.210 ;       ;       ; 5.210 ;
; M1_address[3] ; S_address[3] ; 5.412 ;       ;       ; 5.412 ;
; M1_address[4] ; S_address[4] ; 5.184 ;       ;       ; 5.184 ;
; M1_address[5] ; S0_sel       ;       ; 5.929 ; 5.929 ;       ;
; M1_address[5] ; S1_sel       ; 5.645 ;       ;       ; 5.645 ;
; M1_address[5] ; S_address[5] ; 5.376 ;       ;       ; 5.376 ;
; M1_address[6] ; S0_sel       ;       ; 4.587 ; 4.587 ;       ;
; M1_address[6] ; S1_sel       ;       ; 4.570 ; 4.570 ;       ;
; M1_address[6] ; S_address[6] ; 4.428 ;       ;       ; 4.428 ;
; M1_address[7] ; S0_sel       ;       ; 6.253 ; 6.253 ;       ;
; M1_address[7] ; S1_sel       ;       ; 6.276 ; 6.276 ;       ;
; M1_address[7] ; S_address[7] ; 5.625 ;       ;       ; 5.625 ;
; M1_dout[0]    ; S_din[0]     ; 4.958 ;       ;       ; 4.958 ;
; M1_dout[1]    ; S_din[1]     ; 5.243 ;       ;       ; 5.243 ;
; M1_dout[2]    ; S_din[2]     ; 4.984 ;       ;       ; 4.984 ;
; M1_dout[3]    ; S_din[3]     ; 4.824 ;       ;       ; 4.824 ;
; M1_dout[4]    ; S_din[4]     ; 5.252 ;       ;       ; 5.252 ;
; M1_dout[5]    ; S_din[5]     ; 4.924 ;       ;       ; 4.924 ;
; M1_dout[6]    ; S_din[6]     ; 5.151 ;       ;       ; 5.151 ;
; M1_dout[7]    ; S_din[7]     ; 4.843 ;       ;       ; 4.843 ;
; M1_dout[8]    ; S_din[8]     ; 4.956 ;       ;       ; 4.956 ;
; M1_dout[9]    ; S_din[9]     ; 4.955 ;       ;       ; 4.955 ;
; M1_dout[10]   ; S_din[10]    ; 4.960 ;       ;       ; 4.960 ;
; M1_dout[11]   ; S_din[11]    ; 4.816 ;       ;       ; 4.816 ;
; M1_dout[12]   ; S_din[12]    ; 4.971 ;       ;       ; 4.971 ;
; M1_dout[13]   ; S_din[13]    ; 4.812 ;       ;       ; 4.812 ;
; M1_dout[14]   ; S_din[14]    ; 4.894 ;       ;       ; 4.894 ;
; M1_dout[15]   ; S_din[15]    ; 5.378 ;       ;       ; 5.378 ;
; M1_dout[16]   ; S_din[16]    ; 5.205 ;       ;       ; 5.205 ;
; M1_dout[17]   ; S_din[17]    ; 4.817 ;       ;       ; 4.817 ;
; M1_dout[18]   ; S_din[18]    ; 5.203 ;       ;       ; 5.203 ;
; M1_dout[19]   ; S_din[19]    ; 5.267 ;       ;       ; 5.267 ;
; M1_dout[20]   ; S_din[20]    ; 5.380 ;       ;       ; 5.380 ;
; M1_dout[21]   ; S_din[21]    ; 5.112 ;       ;       ; 5.112 ;
; M1_dout[22]   ; S_din[22]    ; 5.233 ;       ;       ; 5.233 ;
; M1_dout[23]   ; S_din[23]    ; 5.551 ;       ;       ; 5.551 ;
; M1_dout[24]   ; S_din[24]    ; 5.455 ;       ;       ; 5.455 ;
; M1_dout[25]   ; S_din[25]    ; 5.197 ;       ;       ; 5.197 ;
; M1_dout[26]   ; S_din[26]    ; 5.118 ;       ;       ; 5.118 ;
; M1_dout[27]   ; S_din[27]    ; 5.376 ;       ;       ; 5.376 ;
; M1_dout[28]   ; S_din[28]    ; 5.143 ;       ;       ; 5.143 ;
; M1_dout[29]   ; S_din[29]    ; 5.161 ;       ;       ; 5.161 ;
; M1_dout[30]   ; S_din[30]    ; 4.828 ;       ;       ; 4.828 ;
; M1_dout[31]   ; S_din[31]    ; 4.973 ;       ;       ; 4.973 ;
; M1_wr         ; S_wr         ; 5.254 ;       ;       ; 5.254 ;
+---------------+--------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Setup Transfers                                                                 ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; clk              ; clk              ; 4        ; 0        ; 0        ; 0        ;
; reset_n          ; clk              ; 1        ; 0        ; 0        ; 0        ;
; clk              ; dff_r:U5_ff|q[0] ; 0        ; 0        ; 32       ; 0        ;
; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0        ; 0        ; 32       ; 32       ;
; clk              ; reset_n          ; 2        ; 0        ; 0        ; 0        ;
; reset_n          ; reset_n          ; 2        ; 1        ; 0        ; 0        ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------+
; Hold Transfers                                                                  ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; clk              ; clk              ; 4        ; 0        ; 0        ; 0        ;
; reset_n          ; clk              ; 1        ; 0        ; 0        ; 0        ;
; clk              ; dff_r:U5_ff|q[0] ; 0        ; 0        ; 32       ; 0        ;
; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0        ; 0        ; 32       ; 32       ;
; clk              ; reset_n          ; 2        ; 0        ; 0        ; 0        ;
; reset_n          ; reset_n          ; 2        ; 1        ; 0        ; 0        ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------+
; Recovery Transfers                                                              ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; reset_n          ; clk              ; 4        ; 4        ; 0        ; 0        ;
; clk              ; dff_r:U5_ff|q[0] ; 0        ; 0        ; 32       ; 0        ;
; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0        ; 0        ; 32       ; 32       ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------+
; Removal Transfers                                                               ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; reset_n          ; clk              ; 4        ; 4        ; 0        ; 0        ;
; clk              ; dff_r:U5_ff|q[0] ; 0        ; 0        ; 32       ; 0        ;
; dff_r:U5_ff|q[0] ; dff_r:U5_ff|q[0] ; 0        ; 0        ; 32       ; 32       ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 149   ; 149  ;
; Unconstrained Input Port Paths  ; 175   ; 175  ;
; Unconstrained Output Ports      ; 77    ; 77   ;
; Unconstrained Output Port Paths ; 174   ; 174  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Oct 27 20:10:25 2016
Info: Command: quartus_sta bus -c bus
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 33 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'bus.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name dff_r:U5_ff|q[0] dff_r:U5_ff|q[0]
    Info (332105): create_clock -period 1.000 -name reset_n reset_n
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "U0_arbiter|Equal0~0|combout"
    Warning (332126): Node "U0_arbiter|out[0]~2|dataa"
    Warning (332126): Node "U0_arbiter|out[0]~2|combout"
    Warning (332126): Node "U0_arbiter|Equal0~0|datad"
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: U6_mux3_32bit|y[31]~1  from: datad  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.697
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.697       -77.321 dff_r:U5_ff|q[0] 
    Info (332119):    -2.569        -2.569 reset_n 
    Info (332119):    -0.688        -1.149 clk 
Info (332146): Worst-case hold slack is -2.528
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.528       -64.390 dff_r:U5_ff|q[0] 
    Info (332119):    -0.029        -0.029 clk 
    Info (332119):     1.121         0.000 reset_n 
Info (332146): Worst-case recovery slack is -2.874
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.874       -79.075 dff_r:U5_ff|q[0] 
    Info (332119):     0.092         0.000 clk 
Info (332146): Worst-case removal slack is -1.985
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.985       -56.586 dff_r:U5_ff|q[0] 
    Info (332119):    -0.827        -0.827 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -5.380 clk 
    Info (332119):    -1.222        -1.222 reset_n 
    Info (332119):     0.500         0.000 dff_r:U5_ff|q[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: U6_mux3_32bit|y[31]~1  from: datad  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.020
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.020        -1.020 reset_n 
    Info (332119):    -0.989       -26.958 dff_r:U5_ff|q[0] 
    Info (332119):     0.189         0.000 clk 
Info (332146): Worst-case hold slack is -1.453
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.453       -40.037 dff_r:U5_ff|q[0] 
    Info (332119):    -0.438        -0.438 clk 
    Info (332119):     0.502         0.000 reset_n 
Info (332146): Worst-case recovery slack is -1.058
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.058       -28.056 dff_r:U5_ff|q[0] 
    Info (332119):     0.474         0.000 clk 
Info (332146): Worst-case removal slack is -1.233
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.233       -36.219 dff_r:U5_ff|q[0] 
    Info (332119):    -0.393        -0.799 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -5.380 clk 
    Info (332119):    -1.222        -1.222 reset_n 
    Info (332119):     0.500         0.000 dff_r:U5_ff|q[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 416 megabytes
    Info: Processing ended: Thu Oct 27 20:10:26 2016
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


