TimeQuest Timing Analyzer report for SeqDet1001
Fri Apr 21 14:22:22 2017
Quartus Prime Version 15.1.1 Build 189 12/02/2015 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'ClkDividerN:clkDivN|clkOut'
 14. Slow 1200mV 85C Model Hold: 'ClkDividerN:clkDivN|clkOut'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'ClkDividerN:clkDivN|clkOut'
 25. Slow 1200mV 0C Model Hold: 'ClkDividerN:clkDivN|clkOut'
 26. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'ClkDividerN:clkDivN|clkOut'
 35. Fast 1200mV 0C Model Hold: 'ClkDividerN:clkDivN|clkOut'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 15.1.1 Build 189 12/02/2015 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; SeqDet1001                                          ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; ClkDividerN:clkDivN|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDividerN:clkDivN|clkOut } ;
; CLOCK_50                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                   ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                         ;
+------------+-----------------+----------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                           ;
+------------+-----------------+----------------------------+------------------------------------------------+
; 234.14 MHz ; 234.14 MHz      ; CLOCK_50                   ;                                                ;
; 831.26 MHz ; 437.64 MHz      ; ClkDividerN:clkDivN|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+----------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -3.271 ; -84.621       ;
; ClkDividerN:clkDivN|clkOut ; -0.203 ; -0.203        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; ClkDividerN:clkDivN|clkOut ; 0.410 ; 0.000         ;
; CLOCK_50                   ; 0.540 ; 0.000         ;
+----------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -3.000 ; -40.265       ;
; ClkDividerN:clkDivN|clkOut ; -1.285 ; -5.140        ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                    ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.271 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.187      ;
; -3.233 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.149      ;
; -3.199 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 3.685      ;
; -3.097 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.013      ;
; -3.095 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 3.581      ;
; -3.095 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.011      ;
; -3.076 ; ClkDividerN:clkDivN|s_divCounter[0]  ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.992      ;
; -3.056 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.973      ;
; -3.056 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.973      ;
; -3.056 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.973      ;
; -3.056 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.973      ;
; -3.056 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.973      ;
; -3.056 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.973      ;
; -3.056 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.973      ;
; -3.056 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.973      ;
; -3.056 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.973      ;
; -3.056 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.973      ;
; -3.056 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.973      ;
; -3.056 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.973      ;
; -3.056 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.973      ;
; -3.024 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.511      ;
; -3.024 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.511      ;
; -3.024 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.511      ;
; -3.024 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.511      ;
; -3.024 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.511      ;
; -3.024 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.511      ;
; -3.024 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.511      ;
; -3.024 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.511      ;
; -3.024 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.511      ;
; -3.024 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.511      ;
; -3.024 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.511      ;
; -3.024 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.511      ;
; -3.024 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.511      ;
; -3.018 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.935      ;
; -3.018 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.935      ;
; -3.018 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.935      ;
; -3.018 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.935      ;
; -3.018 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.935      ;
; -3.018 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.935      ;
; -3.018 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.935      ;
; -3.018 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.935      ;
; -3.018 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.935      ;
; -3.018 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.935      ;
; -3.018 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.935      ;
; -3.018 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.935      ;
; -3.018 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.935      ;
; -2.946 ; ClkDividerN:clkDivN|s_divCounter[2]  ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.862      ;
; -2.931 ; ClkDividerN:clkDivN|s_divCounter[23] ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 3.417      ;
; -2.929 ; ClkDividerN:clkDivN|s_divCounter[24] ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.846      ;
; -2.920 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.407      ;
; -2.920 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.407      ;
; -2.920 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.407      ;
; -2.920 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.407      ;
; -2.920 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.407      ;
; -2.920 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.407      ;
; -2.920 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.407      ;
; -2.920 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.407      ;
; -2.920 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.407      ;
; -2.920 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.407      ;
; -2.920 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.407      ;
; -2.920 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.407      ;
; -2.920 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.407      ;
; -2.911 ; ClkDividerN:clkDivN|s_divCounter[7]  ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.827      ;
; -2.907 ; ClkDividerN:clkDivN|s_divCounter[4]  ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.823      ;
; -2.904 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.821      ;
; -2.904 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.821      ;
; -2.904 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.821      ;
; -2.904 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.821      ;
; -2.904 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.821      ;
; -2.904 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.821      ;
; -2.904 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.821      ;
; -2.904 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.821      ;
; -2.904 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.821      ;
; -2.904 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.821      ;
; -2.904 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.821      ;
; -2.904 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.821      ;
; -2.904 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.821      ;
; -2.899 ; ClkDividerN:clkDivN|s_divCounter[11] ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.815      ;
; -2.897 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.814      ;
; -2.897 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.814      ;
; -2.897 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.814      ;
; -2.897 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.814      ;
; -2.897 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.814      ;
; -2.897 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.814      ;
; -2.897 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.814      ;
; -2.897 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.814      ;
; -2.897 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.814      ;
; -2.897 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.814      ;
; -2.897 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.814      ;
; -2.897 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.814      ;
; -2.897 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.814      ;
; -2.861 ; ClkDividerN:clkDivN|s_divCounter[0]  ; ClkDividerN:clkDivN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.778      ;
; -2.861 ; ClkDividerN:clkDivN|s_divCounter[0]  ; ClkDividerN:clkDivN|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.778      ;
; -2.861 ; ClkDividerN:clkDivN|s_divCounter[0]  ; ClkDividerN:clkDivN|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.778      ;
; -2.861 ; ClkDividerN:clkDivN|s_divCounter[0]  ; ClkDividerN:clkDivN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.778      ;
; -2.861 ; ClkDividerN:clkDivN|s_divCounter[0]  ; ClkDividerN:clkDivN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.778      ;
; -2.861 ; ClkDividerN:clkDivN|s_divCounter[0]  ; ClkDividerN:clkDivN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.778      ;
; -2.861 ; ClkDividerN:clkDivN|s_divCounter[0]  ; ClkDividerN:clkDivN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.778      ;
; -2.861 ; ClkDividerN:clkDivN|s_divCounter[0]  ; ClkDividerN:clkDivN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.778      ;
; -2.861 ; ClkDividerN:clkDivN|s_divCounter[0]  ; ClkDividerN:clkDivN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.778      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkDividerN:clkDivN|clkOut'                                                                                                                                              ;
+--------+---------------------------------------------+----------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                      ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.203 ; SeqDetFSM:SeqDetFSM|s_currentState.State10  ; SeqDetFSM:SeqDetFSM|s_currentState.State1    ; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 1.000        ; -0.078     ; 1.123      ;
; 0.118  ; SeqDetFSM:SeqDetFSM|s_currentState.State10  ; SeqDetFSM:SeqDetFSM|s_currentState.State100  ; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 1.000        ; -0.078     ; 0.802      ;
; 0.120  ; SeqDetFSM:SeqDetFSM|s_currentState.State100 ; SeqDetFSM:SeqDetFSM|s_currentState.State1001 ; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 1.000        ; -0.078     ; 0.800      ;
; 0.120  ; SeqDetFSM:SeqDetFSM|s_currentState.State100 ; SeqDetFSM:SeqDetFSM|s_currentState.State1    ; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 1.000        ; -0.078     ; 0.800      ;
; 0.123  ; SeqDetFSM:SeqDetFSM|s_currentState.State1   ; SeqDetFSM:SeqDetFSM|s_currentState.State10   ; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 1.000        ; -0.078     ; 0.797      ;
; 0.155  ; SeqDetFSM:SeqDetFSM|s_currentState.State1   ; SeqDetFSM:SeqDetFSM|s_currentState.State1    ; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 1.000        ; -0.078     ; 0.765      ;
+--------+---------------------------------------------+----------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkDividerN:clkDivN|clkOut'                                                                                                                                              ;
+-------+---------------------------------------------+----------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                      ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.410 ; SeqDetFSM:SeqDetFSM|s_currentState.State1   ; SeqDetFSM:SeqDetFSM|s_currentState.State1    ; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 0.000        ; 0.078      ; 0.674      ;
; 0.423 ; SeqDetFSM:SeqDetFSM|s_currentState.State1   ; SeqDetFSM:SeqDetFSM|s_currentState.State10   ; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 0.000        ; 0.078      ; 0.687      ;
; 0.439 ; SeqDetFSM:SeqDetFSM|s_currentState.State100 ; SeqDetFSM:SeqDetFSM|s_currentState.State1001 ; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 0.000        ; 0.078      ; 0.703      ;
; 0.440 ; SeqDetFSM:SeqDetFSM|s_currentState.State10  ; SeqDetFSM:SeqDetFSM|s_currentState.State100  ; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 0.000        ; 0.078      ; 0.704      ;
; 0.440 ; SeqDetFSM:SeqDetFSM|s_currentState.State100 ; SeqDetFSM:SeqDetFSM|s_currentState.State1    ; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 0.000        ; 0.078      ; 0.704      ;
; 0.708 ; SeqDetFSM:SeqDetFSM|s_currentState.State10  ; SeqDetFSM:SeqDetFSM|s_currentState.State1    ; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 0.000        ; 0.078      ; 0.972      ;
+-------+---------------------------------------------+----------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                    ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.540 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.238      ;
; 0.557 ; ClkDividerN:clkDivN|s_divCounter[24] ; ClkDividerN:clkDivN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.255      ;
; 0.562 ; ClkDividerN:clkDivN|s_divCounter[24] ; ClkDividerN:clkDivN|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.260      ;
; 0.626 ; ClkDividerN:clkDivN|s_divCounter[23] ; ClkDividerN:clkDivN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.911      ;
; 0.627 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.912      ;
; 0.629 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.914      ;
; 0.635 ; ClkDividerN:clkDivN|s_divCounter[13] ; ClkDividerN:clkDivN|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.920      ;
; 0.637 ; ClkDividerN:clkDivN|s_divCounter[19] ; ClkDividerN:clkDivN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.922      ;
; 0.638 ; ClkDividerN:clkDivN|s_divCounter[25] ; ClkDividerN:clkDivN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.923      ;
; 0.639 ; ClkDividerN:clkDivN|s_divCounter[11] ; ClkDividerN:clkDivN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.906      ;
; 0.639 ; ClkDividerN:clkDivN|s_divCounter[27] ; ClkDividerN:clkDivN|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.924      ;
; 0.640 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.907      ;
; 0.640 ; ClkDividerN:clkDivN|s_divCounter[20] ; ClkDividerN:clkDivN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.925      ;
; 0.643 ; ClkDividerN:clkDivN|s_divCounter[4]  ; ClkDividerN:clkDivN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; ClkDividerN:clkDivN|s_divCounter[7]  ; ClkDividerN:clkDivN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; ClkDividerN:clkDivN|s_divCounter[26] ; ClkDividerN:clkDivN|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.928      ;
; 0.644 ; ClkDividerN:clkDivN|s_divCounter[5]  ; ClkDividerN:clkDivN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.911      ;
; 0.644 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.911      ;
; 0.645 ; ClkDividerN:clkDivN|s_divCounter[10] ; ClkDividerN:clkDivN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.912      ;
; 0.646 ; ClkDividerN:clkDivN|s_divCounter[6]  ; ClkDividerN:clkDivN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.913      ;
; 0.647 ; ClkDividerN:clkDivN|s_divCounter[11] ; ClkDividerN:clkDivN|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.345      ;
; 0.654 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.921      ;
; 0.660 ; ClkDividerN:clkDivN|s_divCounter[2]  ; ClkDividerN:clkDivN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; ClkDividerN:clkDivN|s_divCounter[8]  ; ClkDividerN:clkDivN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.927      ;
; 0.661 ; ClkDividerN:clkDivN|s_divCounter[24] ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.928      ;
; 0.667 ; ClkDividerN:clkDivN|s_divCounter[10] ; ClkDividerN:clkDivN|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.365      ;
; 0.682 ; ClkDividerN:clkDivN|s_divCounter[0]  ; ClkDividerN:clkDivN|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.949      ;
; 0.683 ; ClkDividerN:clkDivN|s_divCounter[24] ; ClkDividerN:clkDivN|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.381      ;
; 0.774 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.472      ;
; 0.808 ; ClkDividerN:clkDivN|s_divCounter[8]  ; ClkDividerN:clkDivN|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.506      ;
; 0.902 ; ClkDividerN:clkDivN|s_divCounter[7]  ; ClkDividerN:clkDivN|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.600      ;
; 0.919 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.616      ;
; 0.920 ; ClkDividerN:clkDivN|s_divCounter[6]  ; ClkDividerN:clkDivN|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.618      ;
; 0.924 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.621      ;
; 0.944 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.229      ;
; 0.955 ; ClkDividerN:clkDivN|s_divCounter[19] ; ClkDividerN:clkDivN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.240      ;
; 0.956 ; ClkDividerN:clkDivN|s_divCounter[25] ; ClkDividerN:clkDivN|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.241      ;
; 0.956 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.241      ;
; 0.957 ; ClkDividerN:clkDivN|s_divCounter[11] ; ClkDividerN:clkDivN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.224      ;
; 0.958 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.225      ;
; 0.960 ; ClkDividerN:clkDivN|s_divCounter[7]  ; ClkDividerN:clkDivN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.961 ; ClkDividerN:clkDivN|s_divCounter[5]  ; ClkDividerN:clkDivN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.228      ;
; 0.967 ; ClkDividerN:clkDivN|s_divCounter[20] ; ClkDividerN:clkDivN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.252      ;
; 0.970 ; ClkDividerN:clkDivN|s_divCounter[4]  ; ClkDividerN:clkDivN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.237      ;
; 0.970 ; ClkDividerN:clkDivN|s_divCounter[26] ; ClkDividerN:clkDivN|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.255      ;
; 0.972 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.239      ;
; 0.972 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.239      ;
; 0.972 ; ClkDividerN:clkDivN|s_divCounter[10] ; ClkDividerN:clkDivN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.239      ;
; 0.972 ; ClkDividerN:clkDivN|s_divCounter[20] ; ClkDividerN:clkDivN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.257      ;
; 0.973 ; ClkDividerN:clkDivN|s_divCounter[6]  ; ClkDividerN:clkDivN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.975 ; ClkDividerN:clkDivN|s_divCounter[4]  ; ClkDividerN:clkDivN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.977 ; ClkDividerN:clkDivN|s_divCounter[10] ; ClkDividerN:clkDivN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.244      ;
; 0.978 ; ClkDividerN:clkDivN|s_divCounter[6]  ; ClkDividerN:clkDivN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.245      ;
; 0.986 ; ClkDividerN:clkDivN|s_divCounter[0]  ; ClkDividerN:clkDivN|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.253      ;
; 0.987 ; ClkDividerN:clkDivN|s_divCounter[8]  ; ClkDividerN:clkDivN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.254      ;
; 0.987 ; ClkDividerN:clkDivN|s_divCounter[2]  ; ClkDividerN:clkDivN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.254      ;
; 0.991 ; ClkDividerN:clkDivN|s_divCounter[0]  ; ClkDividerN:clkDivN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.258      ;
; 0.992 ; ClkDividerN:clkDivN|s_divCounter[8]  ; ClkDividerN:clkDivN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.259      ;
; 0.992 ; ClkDividerN:clkDivN|s_divCounter[2]  ; ClkDividerN:clkDivN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.259      ;
; 1.026 ; ClkDividerN:clkDivN|s_divCounter[11] ; ClkDividerN:clkDivN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.723      ;
; 1.029 ; ClkDividerN:clkDivN|s_divCounter[5]  ; ClkDividerN:clkDivN|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.727      ;
; 1.031 ; ClkDividerN:clkDivN|s_divCounter[11] ; ClkDividerN:clkDivN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.728      ;
; 1.043 ; ClkDividerN:clkDivN|s_divCounter[4]  ; ClkDividerN:clkDivN|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.741      ;
; 1.045 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.742      ;
; 1.046 ; ClkDividerN:clkDivN|s_divCounter[10] ; ClkDividerN:clkDivN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.743      ;
; 1.050 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.747      ;
; 1.051 ; ClkDividerN:clkDivN|s_divCounter[10] ; ClkDividerN:clkDivN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.748      ;
; 1.064 ; ClkDividerN:clkDivN|s_divCounter[23] ; ClkDividerN:clkDivN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.349      ;
; 1.065 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.350      ;
; 1.069 ; ClkDividerN:clkDivN|s_divCounter[23] ; ClkDividerN:clkDivN|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.354      ;
; 1.076 ; ClkDividerN:clkDivN|s_divCounter[19] ; ClkDividerN:clkDivN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.361      ;
; 1.077 ; ClkDividerN:clkDivN|s_divCounter[25] ; ClkDividerN:clkDivN|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.362      ;
; 1.079 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.346      ;
; 1.081 ; ClkDividerN:clkDivN|s_divCounter[7]  ; ClkDividerN:clkDivN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.081 ; ClkDividerN:clkDivN|s_divCounter[19] ; ClkDividerN:clkDivN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.366      ;
; 1.082 ; ClkDividerN:clkDivN|s_divCounter[5]  ; ClkDividerN:clkDivN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.349      ;
; 1.082 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.367      ;
; 1.084 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.351      ;
; 1.086 ; ClkDividerN:clkDivN|s_divCounter[7]  ; ClkDividerN:clkDivN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.353      ;
; 1.087 ; ClkDividerN:clkDivN|s_divCounter[5]  ; ClkDividerN:clkDivN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.354      ;
; 1.087 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.372      ;
; 1.093 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.360      ;
; 1.093 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.360      ;
; 1.093 ; ClkDividerN:clkDivN|s_divCounter[20] ; ClkDividerN:clkDivN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.378      ;
; 1.096 ; ClkDividerN:clkDivN|s_divCounter[4]  ; ClkDividerN:clkDivN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.363      ;
; 1.098 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.365      ;
; 1.098 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.365      ;
; 1.099 ; ClkDividerN:clkDivN|s_divCounter[6]  ; ClkDividerN:clkDivN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.366      ;
; 1.101 ; ClkDividerN:clkDivN|s_divCounter[4]  ; ClkDividerN:clkDivN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.104 ; ClkDividerN:clkDivN|s_divCounter[6]  ; ClkDividerN:clkDivN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.371      ;
; 1.112 ; ClkDividerN:clkDivN|s_divCounter[0]  ; ClkDividerN:clkDivN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.379      ;
; 1.113 ; ClkDividerN:clkDivN|s_divCounter[8]  ; ClkDividerN:clkDivN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.380      ;
; 1.113 ; ClkDividerN:clkDivN|s_divCounter[2]  ; ClkDividerN:clkDivN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.380      ;
; 1.117 ; ClkDividerN:clkDivN|s_divCounter[0]  ; ClkDividerN:clkDivN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.384      ;
; 1.118 ; ClkDividerN:clkDivN|s_divCounter[8]  ; ClkDividerN:clkDivN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.385      ;
; 1.118 ; ClkDividerN:clkDivN|s_divCounter[2]  ; ClkDividerN:clkDivN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.385      ;
; 1.140 ; ClkDividerN:clkDivN|s_divCounter[17] ; ClkDividerN:clkDivN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.836      ;
; 1.152 ; ClkDividerN:clkDivN|s_divCounter[11] ; ClkDividerN:clkDivN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.849      ;
; 1.153 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.850      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                         ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 254.78 MHz ; 250.0 MHz       ; CLOCK_50                   ; limit due to minimum period restriction (max I/O toggle rate) ;
; 925.07 MHz ; 437.64 MHz      ; ClkDividerN:clkDivN|clkOut ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -2.925 ; -75.011       ;
; ClkDividerN:clkDivN|clkOut ; -0.081 ; -0.081        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; ClkDividerN:clkDivN|clkOut ; 0.367 ; 0.000         ;
; CLOCK_50                   ; 0.481 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -3.000 ; -40.265       ;
; ClkDividerN:clkDivN|clkOut ; -1.285 ; -5.140        ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                     ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.925 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.851      ;
; -2.890 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.816      ;
; -2.850 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.381      ;
; -2.768 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.299      ;
; -2.754 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.680      ;
; -2.754 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.680      ;
; -2.744 ; ClkDividerN:clkDivN|s_divCounter[0]  ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.670      ;
; -2.716 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.643      ;
; -2.716 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.643      ;
; -2.716 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.643      ;
; -2.716 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.643      ;
; -2.716 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.643      ;
; -2.716 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.643      ;
; -2.716 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.643      ;
; -2.716 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.643      ;
; -2.716 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.643      ;
; -2.716 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.643      ;
; -2.716 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.643      ;
; -2.716 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.643      ;
; -2.716 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.643      ;
; -2.681 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.608      ;
; -2.681 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.608      ;
; -2.681 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.608      ;
; -2.681 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.608      ;
; -2.681 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.608      ;
; -2.681 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.608      ;
; -2.681 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.608      ;
; -2.681 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.608      ;
; -2.681 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.608      ;
; -2.681 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.608      ;
; -2.681 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.608      ;
; -2.681 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.608      ;
; -2.681 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.608      ;
; -2.651 ; ClkDividerN:clkDivN|s_divCounter[23] ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.182      ;
; -2.641 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.173      ;
; -2.641 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.173      ;
; -2.641 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.173      ;
; -2.641 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.173      ;
; -2.641 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.173      ;
; -2.641 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.173      ;
; -2.641 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.173      ;
; -2.641 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.173      ;
; -2.641 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.173      ;
; -2.641 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.173      ;
; -2.641 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.173      ;
; -2.641 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.173      ;
; -2.641 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.173      ;
; -2.633 ; ClkDividerN:clkDivN|s_divCounter[24] ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.560      ;
; -2.626 ; ClkDividerN:clkDivN|s_divCounter[2]  ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.552      ;
; -2.571 ; ClkDividerN:clkDivN|s_divCounter[11] ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.497      ;
; -2.569 ; ClkDividerN:clkDivN|s_divCounter[7]  ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.495      ;
; -2.566 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.493      ;
; -2.566 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.493      ;
; -2.566 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.493      ;
; -2.566 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.493      ;
; -2.566 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.493      ;
; -2.566 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.493      ;
; -2.566 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.493      ;
; -2.566 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.493      ;
; -2.566 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.493      ;
; -2.566 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.493      ;
; -2.566 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.493      ;
; -2.566 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.493      ;
; -2.566 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.493      ;
; -2.566 ; ClkDividerN:clkDivN|s_divCounter[4]  ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.492      ;
; -2.560 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.487      ;
; -2.560 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.487      ;
; -2.560 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.487      ;
; -2.560 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.487      ;
; -2.560 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.487      ;
; -2.560 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.487      ;
; -2.560 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.487      ;
; -2.560 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.487      ;
; -2.560 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.487      ;
; -2.560 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.487      ;
; -2.560 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.487      ;
; -2.560 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.487      ;
; -2.560 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.487      ;
; -2.559 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.091      ;
; -2.559 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.091      ;
; -2.559 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.091      ;
; -2.559 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.091      ;
; -2.559 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.091      ;
; -2.559 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.091      ;
; -2.559 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.091      ;
; -2.559 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.091      ;
; -2.559 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.091      ;
; -2.559 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.091      ;
; -2.559 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.091      ;
; -2.559 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.091      ;
; -2.559 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.091      ;
; -2.545 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.307      ; 3.851      ;
; -2.545 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.307      ; 3.851      ;
; -2.545 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.307      ; 3.851      ;
; -2.545 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.307      ; 3.851      ;
; -2.545 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.307      ; 3.851      ;
; -2.545 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.307      ; 3.851      ;
; -2.545 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.307      ; 3.851      ;
; -2.545 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.307      ; 3.851      ;
; -2.537 ; ClkDividerN:clkDivN|s_divCounter[20] ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.068      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkDividerN:clkDivN|clkOut'                                                                                                                                               ;
+--------+---------------------------------------------+----------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                      ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.081 ; SeqDetFSM:SeqDetFSM|s_currentState.State10  ; SeqDetFSM:SeqDetFSM|s_currentState.State1    ; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 1.000        ; -0.070     ; 1.010      ;
; 0.204  ; SeqDetFSM:SeqDetFSM|s_currentState.State1   ; SeqDetFSM:SeqDetFSM|s_currentState.State10   ; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 1.000        ; -0.070     ; 0.725      ;
; 0.208  ; SeqDetFSM:SeqDetFSM|s_currentState.State10  ; SeqDetFSM:SeqDetFSM|s_currentState.State100  ; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 1.000        ; -0.070     ; 0.721      ;
; 0.209  ; SeqDetFSM:SeqDetFSM|s_currentState.State100 ; SeqDetFSM:SeqDetFSM|s_currentState.State1001 ; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 1.000        ; -0.070     ; 0.720      ;
; 0.209  ; SeqDetFSM:SeqDetFSM|s_currentState.State100 ; SeqDetFSM:SeqDetFSM|s_currentState.State1    ; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 1.000        ; -0.070     ; 0.720      ;
; 0.246  ; SeqDetFSM:SeqDetFSM|s_currentState.State1   ; SeqDetFSM:SeqDetFSM|s_currentState.State1    ; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 1.000        ; -0.070     ; 0.683      ;
+--------+---------------------------------------------+----------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkDividerN:clkDivN|clkOut'                                                                                                                                               ;
+-------+---------------------------------------------+----------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                      ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.367 ; SeqDetFSM:SeqDetFSM|s_currentState.State1   ; SeqDetFSM:SeqDetFSM|s_currentState.State1    ; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 0.000        ; 0.070      ; 0.608      ;
; 0.383 ; SeqDetFSM:SeqDetFSM|s_currentState.State1   ; SeqDetFSM:SeqDetFSM|s_currentState.State10   ; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 0.000        ; 0.070      ; 0.624      ;
; 0.405 ; SeqDetFSM:SeqDetFSM|s_currentState.State100 ; SeqDetFSM:SeqDetFSM|s_currentState.State1001 ; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 0.000        ; 0.070      ; 0.646      ;
; 0.405 ; SeqDetFSM:SeqDetFSM|s_currentState.State10  ; SeqDetFSM:SeqDetFSM|s_currentState.State100  ; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 0.000        ; 0.070      ; 0.646      ;
; 0.405 ; SeqDetFSM:SeqDetFSM|s_currentState.State100 ; SeqDetFSM:SeqDetFSM|s_currentState.State1    ; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 0.000        ; 0.070      ; 0.646      ;
; 0.651 ; SeqDetFSM:SeqDetFSM|s_currentState.State10  ; SeqDetFSM:SeqDetFSM|s_currentState.State1    ; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 0.000        ; 0.070      ; 0.892      ;
+-------+---------------------------------------------+----------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                     ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.481 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.120      ;
; 0.497 ; ClkDividerN:clkDivN|s_divCounter[24] ; ClkDividerN:clkDivN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.136      ;
; 0.508 ; ClkDividerN:clkDivN|s_divCounter[24] ; ClkDividerN:clkDivN|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.147      ;
; 0.573 ; ClkDividerN:clkDivN|s_divCounter[11] ; ClkDividerN:clkDivN|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.212      ;
; 0.574 ; ClkDividerN:clkDivN|s_divCounter[23] ; ClkDividerN:clkDivN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.833      ;
; 0.574 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.833      ;
; 0.576 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.835      ;
; 0.581 ; ClkDividerN:clkDivN|s_divCounter[13] ; ClkDividerN:clkDivN|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.840      ;
; 0.584 ; ClkDividerN:clkDivN|s_divCounter[11] ; ClkDividerN:clkDivN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.827      ;
; 0.584 ; ClkDividerN:clkDivN|s_divCounter[19] ; ClkDividerN:clkDivN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.843      ;
; 0.584 ; ClkDividerN:clkDivN|s_divCounter[25] ; ClkDividerN:clkDivN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.843      ;
; 0.585 ; ClkDividerN:clkDivN|s_divCounter[20] ; ClkDividerN:clkDivN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.844      ;
; 0.585 ; ClkDividerN:clkDivN|s_divCounter[27] ; ClkDividerN:clkDivN|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.844      ;
; 0.586 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.829      ;
; 0.588 ; ClkDividerN:clkDivN|s_divCounter[4]  ; ClkDividerN:clkDivN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.589 ; ClkDividerN:clkDivN|s_divCounter[5]  ; ClkDividerN:clkDivN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; ClkDividerN:clkDivN|s_divCounter[7]  ; ClkDividerN:clkDivN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; ClkDividerN:clkDivN|s_divCounter[26] ; ClkDividerN:clkDivN|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.848      ;
; 0.590 ; ClkDividerN:clkDivN|s_divCounter[10] ; ClkDividerN:clkDivN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.833      ;
; 0.591 ; ClkDividerN:clkDivN|s_divCounter[6]  ; ClkDividerN:clkDivN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.834      ;
; 0.592 ; ClkDividerN:clkDivN|s_divCounter[10] ; ClkDividerN:clkDivN|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.231      ;
; 0.598 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.841      ;
; 0.604 ; ClkDividerN:clkDivN|s_divCounter[2]  ; ClkDividerN:clkDivN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; ClkDividerN:clkDivN|s_divCounter[8]  ; ClkDividerN:clkDivN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; ClkDividerN:clkDivN|s_divCounter[24] ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.848      ;
; 0.607 ; ClkDividerN:clkDivN|s_divCounter[24] ; ClkDividerN:clkDivN|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.246      ;
; 0.624 ; ClkDividerN:clkDivN|s_divCounter[0]  ; ClkDividerN:clkDivN|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.867      ;
; 0.685 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.324      ;
; 0.716 ; ClkDividerN:clkDivN|s_divCounter[8]  ; ClkDividerN:clkDivN|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.355      ;
; 0.799 ; ClkDividerN:clkDivN|s_divCounter[7]  ; ClkDividerN:clkDivN|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.438      ;
; 0.812 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.450      ;
; 0.813 ; ClkDividerN:clkDivN|s_divCounter[6]  ; ClkDividerN:clkDivN|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.452      ;
; 0.823 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.461      ;
; 0.861 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.120      ;
; 0.864 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.123      ;
; 0.870 ; ClkDividerN:clkDivN|s_divCounter[25] ; ClkDividerN:clkDivN|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.129      ;
; 0.870 ; ClkDividerN:clkDivN|s_divCounter[11] ; ClkDividerN:clkDivN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.113      ;
; 0.870 ; ClkDividerN:clkDivN|s_divCounter[19] ; ClkDividerN:clkDivN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.129      ;
; 0.872 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.115      ;
; 0.873 ; ClkDividerN:clkDivN|s_divCounter[20] ; ClkDividerN:clkDivN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.132      ;
; 0.876 ; ClkDividerN:clkDivN|s_divCounter[5]  ; ClkDividerN:clkDivN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; ClkDividerN:clkDivN|s_divCounter[7]  ; ClkDividerN:clkDivN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; ClkDividerN:clkDivN|s_divCounter[4]  ; ClkDividerN:clkDivN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.877 ; ClkDividerN:clkDivN|s_divCounter[26] ; ClkDividerN:clkDivN|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.136      ;
; 0.878 ; ClkDividerN:clkDivN|s_divCounter[10] ; ClkDividerN:clkDivN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.121      ;
; 0.879 ; ClkDividerN:clkDivN|s_divCounter[6]  ; ClkDividerN:clkDivN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.122      ;
; 0.884 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.127      ;
; 0.884 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.127      ;
; 0.884 ; ClkDividerN:clkDivN|s_divCounter[20] ; ClkDividerN:clkDivN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.143      ;
; 0.887 ; ClkDividerN:clkDivN|s_divCounter[4]  ; ClkDividerN:clkDivN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.889 ; ClkDividerN:clkDivN|s_divCounter[10] ; ClkDividerN:clkDivN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.890 ; ClkDividerN:clkDivN|s_divCounter[6]  ; ClkDividerN:clkDivN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.133      ;
; 0.891 ; ClkDividerN:clkDivN|s_divCounter[0]  ; ClkDividerN:clkDivN|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.892 ; ClkDividerN:clkDivN|s_divCounter[8]  ; ClkDividerN:clkDivN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.892 ; ClkDividerN:clkDivN|s_divCounter[2]  ; ClkDividerN:clkDivN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.902 ; ClkDividerN:clkDivN|s_divCounter[0]  ; ClkDividerN:clkDivN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.145      ;
; 0.903 ; ClkDividerN:clkDivN|s_divCounter[8]  ; ClkDividerN:clkDivN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.903 ; ClkDividerN:clkDivN|s_divCounter[2]  ; ClkDividerN:clkDivN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.904 ; ClkDividerN:clkDivN|s_divCounter[11] ; ClkDividerN:clkDivN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.542      ;
; 0.909 ; ClkDividerN:clkDivN|s_divCounter[5]  ; ClkDividerN:clkDivN|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.548      ;
; 0.915 ; ClkDividerN:clkDivN|s_divCounter[11] ; ClkDividerN:clkDivN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.553      ;
; 0.920 ; ClkDividerN:clkDivN|s_divCounter[4]  ; ClkDividerN:clkDivN|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.559      ;
; 0.922 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.560      ;
; 0.923 ; ClkDividerN:clkDivN|s_divCounter[10] ; ClkDividerN:clkDivN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.561      ;
; 0.933 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.571      ;
; 0.934 ; ClkDividerN:clkDivN|s_divCounter[10] ; ClkDividerN:clkDivN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.572      ;
; 0.960 ; ClkDividerN:clkDivN|s_divCounter[23] ; ClkDividerN:clkDivN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.219      ;
; 0.960 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.219      ;
; 0.969 ; ClkDividerN:clkDivN|s_divCounter[25] ; ClkDividerN:clkDivN|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.228      ;
; 0.969 ; ClkDividerN:clkDivN|s_divCounter[19] ; ClkDividerN:clkDivN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.228      ;
; 0.971 ; ClkDividerN:clkDivN|s_divCounter[23] ; ClkDividerN:clkDivN|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.230      ;
; 0.971 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.214      ;
; 0.974 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.233      ;
; 0.975 ; ClkDividerN:clkDivN|s_divCounter[5]  ; ClkDividerN:clkDivN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.975 ; ClkDividerN:clkDivN|s_divCounter[7]  ; ClkDividerN:clkDivN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.980 ; ClkDividerN:clkDivN|s_divCounter[19] ; ClkDividerN:clkDivN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.239      ;
; 0.982 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.225      ;
; 0.983 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.226      ;
; 0.983 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.226      ;
; 0.983 ; ClkDividerN:clkDivN|s_divCounter[20] ; ClkDividerN:clkDivN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.242      ;
; 0.985 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.244      ;
; 0.986 ; ClkDividerN:clkDivN|s_divCounter[5]  ; ClkDividerN:clkDivN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.986 ; ClkDividerN:clkDivN|s_divCounter[7]  ; ClkDividerN:clkDivN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.986 ; ClkDividerN:clkDivN|s_divCounter[4]  ; ClkDividerN:clkDivN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.989 ; ClkDividerN:clkDivN|s_divCounter[6]  ; ClkDividerN:clkDivN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.232      ;
; 0.994 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.237      ;
; 0.994 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.237      ;
; 0.997 ; ClkDividerN:clkDivN|s_divCounter[4]  ; ClkDividerN:clkDivN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.240      ;
; 1.000 ; ClkDividerN:clkDivN|s_divCounter[6]  ; ClkDividerN:clkDivN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.243      ;
; 1.001 ; ClkDividerN:clkDivN|s_divCounter[0]  ; ClkDividerN:clkDivN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.244      ;
; 1.002 ; ClkDividerN:clkDivN|s_divCounter[8]  ; ClkDividerN:clkDivN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.245      ;
; 1.002 ; ClkDividerN:clkDivN|s_divCounter[2]  ; ClkDividerN:clkDivN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.245      ;
; 1.007 ; ClkDividerN:clkDivN|s_divCounter[17] ; ClkDividerN:clkDivN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.645      ;
; 1.012 ; ClkDividerN:clkDivN|s_divCounter[0]  ; ClkDividerN:clkDivN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.255      ;
; 1.013 ; ClkDividerN:clkDivN|s_divCounter[8]  ; ClkDividerN:clkDivN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.256      ;
; 1.013 ; ClkDividerN:clkDivN|s_divCounter[2]  ; ClkDividerN:clkDivN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.256      ;
; 1.014 ; ClkDividerN:clkDivN|s_divCounter[11] ; ClkDividerN:clkDivN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.652      ;
; 1.016 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.654      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -1.056 ; -25.933       ;
; ClkDividerN:clkDivN|clkOut ; 0.415  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; ClkDividerN:clkDivN|clkOut ; 0.190 ; 0.000         ;
; CLOCK_50                   ; 0.249 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -3.000 ; -34.050       ;
; ClkDividerN:clkDivN|clkOut ; -1.000 ; -4.000        ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                     ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.056 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.798      ;
; -0.995 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.737      ;
; -0.981 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.925      ;
; -0.968 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.912      ;
; -0.961 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.704      ;
; -0.961 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.704      ;
; -0.961 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.704      ;
; -0.961 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.704      ;
; -0.961 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.704      ;
; -0.961 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.704      ;
; -0.961 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.704      ;
; -0.961 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.704      ;
; -0.961 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.704      ;
; -0.961 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.704      ;
; -0.961 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.704      ;
; -0.961 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.704      ;
; -0.961 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.704      ;
; -0.935 ; ClkDividerN:clkDivN|s_divCounter[24] ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.880      ;
; -0.921 ; ClkDividerN:clkDivN|s_divCounter[23] ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.663      ;
; -0.914 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.858      ;
; -0.909 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.853      ;
; -0.900 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.643      ;
; -0.900 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.643      ;
; -0.900 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.643      ;
; -0.900 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.643      ;
; -0.900 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.643      ;
; -0.900 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.643      ;
; -0.900 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.643      ;
; -0.900 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.643      ;
; -0.900 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.643      ;
; -0.900 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.643      ;
; -0.900 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.643      ;
; -0.900 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.643      ;
; -0.900 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.643      ;
; -0.888 ; ClkDividerN:clkDivN|s_divCounter[0]  ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.832      ;
; -0.886 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.831      ;
; -0.886 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.831      ;
; -0.886 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.831      ;
; -0.886 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.831      ;
; -0.886 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.831      ;
; -0.886 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.831      ;
; -0.886 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.831      ;
; -0.886 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.831      ;
; -0.886 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.831      ;
; -0.886 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.831      ;
; -0.886 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.831      ;
; -0.886 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.831      ;
; -0.886 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.831      ;
; -0.873 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.818      ;
; -0.873 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.818      ;
; -0.873 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.818      ;
; -0.873 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.818      ;
; -0.873 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.818      ;
; -0.873 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.818      ;
; -0.873 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.818      ;
; -0.873 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.818      ;
; -0.873 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.818      ;
; -0.873 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.818      ;
; -0.873 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.818      ;
; -0.873 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.818      ;
; -0.873 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.818      ;
; -0.866 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.609      ;
; -0.866 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.609      ;
; -0.863 ; ClkDividerN:clkDivN|s_divCounter[20] ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.605      ;
; -0.861 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.798      ;
; -0.861 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.798      ;
; -0.861 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.798      ;
; -0.861 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.798      ;
; -0.861 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.798      ;
; -0.861 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.798      ;
; -0.861 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.798      ;
; -0.861 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.798      ;
; -0.840 ; ClkDividerN:clkDivN|s_divCounter[24] ; ClkDividerN:clkDivN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.786      ;
; -0.840 ; ClkDividerN:clkDivN|s_divCounter[24] ; ClkDividerN:clkDivN|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.786      ;
; -0.840 ; ClkDividerN:clkDivN|s_divCounter[24] ; ClkDividerN:clkDivN|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.786      ;
; -0.840 ; ClkDividerN:clkDivN|s_divCounter[24] ; ClkDividerN:clkDivN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.786      ;
; -0.840 ; ClkDividerN:clkDivN|s_divCounter[24] ; ClkDividerN:clkDivN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.786      ;
; -0.840 ; ClkDividerN:clkDivN|s_divCounter[24] ; ClkDividerN:clkDivN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.786      ;
; -0.840 ; ClkDividerN:clkDivN|s_divCounter[24] ; ClkDividerN:clkDivN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.786      ;
; -0.840 ; ClkDividerN:clkDivN|s_divCounter[24] ; ClkDividerN:clkDivN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.786      ;
; -0.840 ; ClkDividerN:clkDivN|s_divCounter[24] ; ClkDividerN:clkDivN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.786      ;
; -0.840 ; ClkDividerN:clkDivN|s_divCounter[24] ; ClkDividerN:clkDivN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.786      ;
; -0.840 ; ClkDividerN:clkDivN|s_divCounter[24] ; ClkDividerN:clkDivN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.786      ;
; -0.840 ; ClkDividerN:clkDivN|s_divCounter[24] ; ClkDividerN:clkDivN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.786      ;
; -0.840 ; ClkDividerN:clkDivN|s_divCounter[24] ; ClkDividerN:clkDivN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.786      ;
; -0.839 ; ClkDividerN:clkDivN|s_divCounter[7]  ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.783      ;
; -0.836 ; ClkDividerN:clkDivN|s_divCounter[4]  ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.780      ;
; -0.832 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.153      ; 1.972      ;
; -0.829 ; ClkDividerN:clkDivN|s_divCounter[2]  ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.773      ;
; -0.826 ; ClkDividerN:clkDivN|s_divCounter[23] ; ClkDividerN:clkDivN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.569      ;
; -0.826 ; ClkDividerN:clkDivN|s_divCounter[23] ; ClkDividerN:clkDivN|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.569      ;
; -0.826 ; ClkDividerN:clkDivN|s_divCounter[23] ; ClkDividerN:clkDivN|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.569      ;
; -0.826 ; ClkDividerN:clkDivN|s_divCounter[23] ; ClkDividerN:clkDivN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.569      ;
; -0.826 ; ClkDividerN:clkDivN|s_divCounter[23] ; ClkDividerN:clkDivN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.569      ;
; -0.826 ; ClkDividerN:clkDivN|s_divCounter[23] ; ClkDividerN:clkDivN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.569      ;
; -0.826 ; ClkDividerN:clkDivN|s_divCounter[23] ; ClkDividerN:clkDivN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.569      ;
; -0.826 ; ClkDividerN:clkDivN|s_divCounter[23] ; ClkDividerN:clkDivN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.569      ;
; -0.826 ; ClkDividerN:clkDivN|s_divCounter[23] ; ClkDividerN:clkDivN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.569      ;
; -0.826 ; ClkDividerN:clkDivN|s_divCounter[23] ; ClkDividerN:clkDivN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.569      ;
; -0.826 ; ClkDividerN:clkDivN|s_divCounter[23] ; ClkDividerN:clkDivN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.569      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkDividerN:clkDivN|clkOut'                                                                                                                                              ;
+-------+---------------------------------------------+----------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                      ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.415 ; SeqDetFSM:SeqDetFSM|s_currentState.State10  ; SeqDetFSM:SeqDetFSM|s_currentState.State1    ; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 1.000        ; -0.040     ; 0.532      ;
; 0.568 ; SeqDetFSM:SeqDetFSM|s_currentState.State10  ; SeqDetFSM:SeqDetFSM|s_currentState.State100  ; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 1.000        ; -0.040     ; 0.379      ;
; 0.569 ; SeqDetFSM:SeqDetFSM|s_currentState.State100 ; SeqDetFSM:SeqDetFSM|s_currentState.State1001 ; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 1.000        ; -0.040     ; 0.378      ;
; 0.569 ; SeqDetFSM:SeqDetFSM|s_currentState.State100 ; SeqDetFSM:SeqDetFSM|s_currentState.State1    ; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 1.000        ; -0.040     ; 0.378      ;
; 0.578 ; SeqDetFSM:SeqDetFSM|s_currentState.State1   ; SeqDetFSM:SeqDetFSM|s_currentState.State10   ; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 1.000        ; -0.040     ; 0.369      ;
; 0.588 ; SeqDetFSM:SeqDetFSM|s_currentState.State1   ; SeqDetFSM:SeqDetFSM|s_currentState.State1    ; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 1.000        ; -0.040     ; 0.359      ;
+-------+---------------------------------------------+----------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkDividerN:clkDivN|clkOut'                                                                                                                                               ;
+-------+---------------------------------------------+----------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                      ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.190 ; SeqDetFSM:SeqDetFSM|s_currentState.State1   ; SeqDetFSM:SeqDetFSM|s_currentState.State1    ; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 0.000        ; 0.040      ; 0.314      ;
; 0.193 ; SeqDetFSM:SeqDetFSM|s_currentState.State100 ; SeqDetFSM:SeqDetFSM|s_currentState.State1    ; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 0.000        ; 0.040      ; 0.317      ;
; 0.194 ; SeqDetFSM:SeqDetFSM|s_currentState.State100 ; SeqDetFSM:SeqDetFSM|s_currentState.State1001 ; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 0.000        ; 0.040      ; 0.318      ;
; 0.194 ; SeqDetFSM:SeqDetFSM|s_currentState.State10  ; SeqDetFSM:SeqDetFSM|s_currentState.State100  ; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 0.000        ; 0.040      ; 0.318      ;
; 0.194 ; SeqDetFSM:SeqDetFSM|s_currentState.State1   ; SeqDetFSM:SeqDetFSM|s_currentState.State10   ; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 0.000        ; 0.040      ; 0.318      ;
; 0.323 ; SeqDetFSM:SeqDetFSM|s_currentState.State10  ; SeqDetFSM:SeqDetFSM|s_currentState.State1    ; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 0.000        ; 0.040      ; 0.447      ;
+-------+---------------------------------------------+----------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                     ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.249 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.577      ;
; 0.257 ; ClkDividerN:clkDivN|s_divCounter[24] ; ClkDividerN:clkDivN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.586      ;
; 0.260 ; ClkDividerN:clkDivN|s_divCounter[24] ; ClkDividerN:clkDivN|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.589      ;
; 0.285 ; ClkDividerN:clkDivN|s_divCounter[23] ; ClkDividerN:clkDivN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.419      ;
; 0.285 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.419      ;
; 0.286 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.420      ;
; 0.290 ; ClkDividerN:clkDivN|s_divCounter[13] ; ClkDividerN:clkDivN|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.423      ;
; 0.291 ; ClkDividerN:clkDivN|s_divCounter[11] ; ClkDividerN:clkDivN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.417      ;
; 0.291 ; ClkDividerN:clkDivN|s_divCounter[19] ; ClkDividerN:clkDivN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.425      ;
; 0.291 ; ClkDividerN:clkDivN|s_divCounter[27] ; ClkDividerN:clkDivN|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.425      ;
; 0.291 ; ClkDividerN:clkDivN|s_divCounter[25] ; ClkDividerN:clkDivN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.425      ;
; 0.292 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; ClkDividerN:clkDivN|s_divCounter[20] ; ClkDividerN:clkDivN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.426      ;
; 0.293 ; ClkDividerN:clkDivN|s_divCounter[6]  ; ClkDividerN:clkDivN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; ClkDividerN:clkDivN|s_divCounter[4]  ; ClkDividerN:clkDivN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; ClkDividerN:clkDivN|s_divCounter[5]  ; ClkDividerN:clkDivN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; ClkDividerN:clkDivN|s_divCounter[7]  ; ClkDividerN:clkDivN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; ClkDividerN:clkDivN|s_divCounter[10] ; ClkDividerN:clkDivN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.294 ; ClkDividerN:clkDivN|s_divCounter[26] ; ClkDividerN:clkDivN|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.428      ;
; 0.298 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.424      ;
; 0.301 ; ClkDividerN:clkDivN|s_divCounter[2]  ; ClkDividerN:clkDivN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; ClkDividerN:clkDivN|s_divCounter[8]  ; ClkDividerN:clkDivN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; ClkDividerN:clkDivN|s_divCounter[11] ; ClkDividerN:clkDivN|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.629      ;
; 0.302 ; ClkDividerN:clkDivN|s_divCounter[24] ; ClkDividerN:clkDivN|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.428      ;
; 0.311 ; ClkDividerN:clkDivN|s_divCounter[0]  ; ClkDividerN:clkDivN|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.437      ;
; 0.315 ; ClkDividerN:clkDivN|s_divCounter[10] ; ClkDividerN:clkDivN|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.643      ;
; 0.323 ; ClkDividerN:clkDivN|s_divCounter[24] ; ClkDividerN:clkDivN|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.652      ;
; 0.368 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.696      ;
; 0.389 ; ClkDividerN:clkDivN|s_divCounter[8]  ; ClkDividerN:clkDivN|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.717      ;
; 0.434 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.568      ;
; 0.435 ; ClkDividerN:clkDivN|s_divCounter[7]  ; ClkDividerN:clkDivN|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.763      ;
; 0.440 ; ClkDividerN:clkDivN|s_divCounter[25] ; ClkDividerN:clkDivN|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.574      ;
; 0.440 ; ClkDividerN:clkDivN|s_divCounter[19] ; ClkDividerN:clkDivN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.574      ;
; 0.440 ; ClkDividerN:clkDivN|s_divCounter[11] ; ClkDividerN:clkDivN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.566      ;
; 0.441 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.567      ;
; 0.442 ; ClkDividerN:clkDivN|s_divCounter[5]  ; ClkDividerN:clkDivN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.442 ; ClkDividerN:clkDivN|s_divCounter[7]  ; ClkDividerN:clkDivN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.444 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.578      ;
; 0.447 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.775      ;
; 0.447 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.573      ;
; 0.447 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.573      ;
; 0.447 ; ClkDividerN:clkDivN|s_divCounter[6]  ; ClkDividerN:clkDivN|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.775      ;
; 0.450 ; ClkDividerN:clkDivN|s_divCounter[20] ; ClkDividerN:clkDivN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.584      ;
; 0.450 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.778      ;
; 0.451 ; ClkDividerN:clkDivN|s_divCounter[10] ; ClkDividerN:clkDivN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.577      ;
; 0.451 ; ClkDividerN:clkDivN|s_divCounter[4]  ; ClkDividerN:clkDivN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.577      ;
; 0.451 ; ClkDividerN:clkDivN|s_divCounter[6]  ; ClkDividerN:clkDivN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.577      ;
; 0.452 ; ClkDividerN:clkDivN|s_divCounter[26] ; ClkDividerN:clkDivN|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.586      ;
; 0.453 ; ClkDividerN:clkDivN|s_divCounter[20] ; ClkDividerN:clkDivN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.587      ;
; 0.454 ; ClkDividerN:clkDivN|s_divCounter[10] ; ClkDividerN:clkDivN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.454 ; ClkDividerN:clkDivN|s_divCounter[4]  ; ClkDividerN:clkDivN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.454 ; ClkDividerN:clkDivN|s_divCounter[6]  ; ClkDividerN:clkDivN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.458 ; ClkDividerN:clkDivN|s_divCounter[0]  ; ClkDividerN:clkDivN|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.459 ; ClkDividerN:clkDivN|s_divCounter[8]  ; ClkDividerN:clkDivN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.459 ; ClkDividerN:clkDivN|s_divCounter[2]  ; ClkDividerN:clkDivN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.461 ; ClkDividerN:clkDivN|s_divCounter[0]  ; ClkDividerN:clkDivN|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.462 ; ClkDividerN:clkDivN|s_divCounter[8]  ; ClkDividerN:clkDivN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; ClkDividerN:clkDivN|s_divCounter[2]  ; ClkDividerN:clkDivN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.497 ; ClkDividerN:clkDivN|s_divCounter[23] ; ClkDividerN:clkDivN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.631      ;
; 0.497 ; ClkDividerN:clkDivN|s_divCounter[21] ; ClkDividerN:clkDivN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.631      ;
; 0.499 ; ClkDividerN:clkDivN|s_divCounter[11] ; ClkDividerN:clkDivN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.827      ;
; 0.500 ; ClkDividerN:clkDivN|s_divCounter[23] ; ClkDividerN:clkDivN|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.634      ;
; 0.501 ; ClkDividerN:clkDivN|s_divCounter[5]  ; ClkDividerN:clkDivN|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.829      ;
; 0.502 ; ClkDividerN:clkDivN|s_divCounter[11] ; ClkDividerN:clkDivN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.830      ;
; 0.503 ; ClkDividerN:clkDivN|s_divCounter[25] ; ClkDividerN:clkDivN|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.637      ;
; 0.503 ; ClkDividerN:clkDivN|s_divCounter[19] ; ClkDividerN:clkDivN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.637      ;
; 0.504 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.630      ;
; 0.505 ; ClkDividerN:clkDivN|s_divCounter[5]  ; ClkDividerN:clkDivN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.505 ; ClkDividerN:clkDivN|s_divCounter[7]  ; ClkDividerN:clkDivN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.506 ; ClkDividerN:clkDivN|s_divCounter[19] ; ClkDividerN:clkDivN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.640      ;
; 0.507 ; ClkDividerN:clkDivN|s_divCounter[9]  ; ClkDividerN:clkDivN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.633      ;
; 0.508 ; ClkDividerN:clkDivN|s_divCounter[5]  ; ClkDividerN:clkDivN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.508 ; ClkDividerN:clkDivN|s_divCounter[7]  ; ClkDividerN:clkDivN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.510 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.636      ;
; 0.510 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.636      ;
; 0.510 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.644      ;
; 0.513 ; ClkDividerN:clkDivN|s_divCounter[3]  ; ClkDividerN:clkDivN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.639      ;
; 0.513 ; ClkDividerN:clkDivN|s_divCounter[1]  ; ClkDividerN:clkDivN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.639      ;
; 0.513 ; ClkDividerN:clkDivN|s_divCounter[10] ; ClkDividerN:clkDivN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.841      ;
; 0.513 ; ClkDividerN:clkDivN|s_divCounter[22] ; ClkDividerN:clkDivN|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.647      ;
; 0.513 ; ClkDividerN:clkDivN|s_divCounter[4]  ; ClkDividerN:clkDivN|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.841      ;
; 0.513 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.841      ;
; 0.516 ; ClkDividerN:clkDivN|s_divCounter[20] ; ClkDividerN:clkDivN|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.650      ;
; 0.516 ; ClkDividerN:clkDivN|s_divCounter[10] ; ClkDividerN:clkDivN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.844      ;
; 0.516 ; ClkDividerN:clkDivN|s_divCounter[12] ; ClkDividerN:clkDivN|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.844      ;
; 0.517 ; ClkDividerN:clkDivN|s_divCounter[4]  ; ClkDividerN:clkDivN|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.517 ; ClkDividerN:clkDivN|s_divCounter[6]  ; ClkDividerN:clkDivN|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.520 ; ClkDividerN:clkDivN|s_divCounter[4]  ; ClkDividerN:clkDivN|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.646      ;
; 0.520 ; ClkDividerN:clkDivN|s_divCounter[6]  ; ClkDividerN:clkDivN|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.646      ;
; 0.524 ; ClkDividerN:clkDivN|s_divCounter[0]  ; ClkDividerN:clkDivN|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.650      ;
; 0.525 ; ClkDividerN:clkDivN|s_divCounter[8]  ; ClkDividerN:clkDivN|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.651      ;
; 0.525 ; ClkDividerN:clkDivN|s_divCounter[2]  ; ClkDividerN:clkDivN|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.651      ;
; 0.527 ; ClkDividerN:clkDivN|s_divCounter[0]  ; ClkDividerN:clkDivN|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.653      ;
; 0.528 ; ClkDividerN:clkDivN|s_divCounter[8]  ; ClkDividerN:clkDivN|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.654      ;
; 0.528 ; ClkDividerN:clkDivN|s_divCounter[2]  ; ClkDividerN:clkDivN|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.654      ;
; 0.529 ; ClkDividerN:clkDivN|s_divCounter[17] ; ClkDividerN:clkDivN|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.857      ;
; 0.532 ; ClkDividerN:clkDivN|s_divCounter[17] ; ClkDividerN:clkDivN|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.860      ;
; 0.563 ; ClkDividerN:clkDivN|s_divCounter[23] ; ClkDividerN:clkDivN|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.697      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                      ;
+-----------------------------+---------+-------+----------+---------+---------------------+
; Clock                       ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack            ; -3.271  ; 0.190 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                   ; -3.271  ; 0.249 ; N/A      ; N/A     ; -3.000              ;
;  ClkDividerN:clkDivN|clkOut ; -0.203  ; 0.190 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS             ; -84.824 ; 0.0   ; 0.0      ; 0.0     ; -45.405             ;
;  CLOCK_50                   ; -84.621 ; 0.000 ; N/A      ; N/A     ; -40.265             ;
;  ClkDividerN:clkDivN|clkOut ; -0.203  ; 0.000 ; N/A      ; N/A     ; -5.140              ;
+-----------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDG[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 6        ; 0        ; 0        ; 0        ;
; CLOCK_50                   ; CLOCK_50                   ; 1218     ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; 6        ; 0        ; 0        ; 0        ;
; CLOCK_50                   ; CLOCK_50                   ; 1218     ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 5     ; 5    ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 3     ; 3    ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------+
; Clock Status Summary                                                         ;
+----------------------------+----------------------------+------+-------------+
; Target                     ; Clock                      ; Type ; Status      ;
+----------------------------+----------------------------+------+-------------+
; CLOCK_50                   ; CLOCK_50                   ; Base ; Constrained ;
; ClkDividerN:clkDivN|clkOut ; ClkDividerN:clkDivN|clkOut ; Base ; Constrained ;
+----------------------------+----------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[8]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[8]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 15.1.1 Build 189 12/02/2015 SJ Lite Edition
    Info: Processing started: Fri Apr 21 14:22:18 2017
Info: Command: quartus_sta SeqDet1001 -c SeqDet1001
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SeqDet1001.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name ClkDividerN:clkDivN|clkOut ClkDividerN:clkDivN|clkOut
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.271
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.271             -84.621 CLOCK_50 
    Info (332119):    -0.203              -0.203 ClkDividerN:clkDivN|clkOut 
Info (332146): Worst-case hold slack is 0.410
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.410               0.000 ClkDividerN:clkDivN|clkOut 
    Info (332119):     0.540               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -40.265 CLOCK_50 
    Info (332119):    -1.285              -5.140 ClkDividerN:clkDivN|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.925
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.925             -75.011 CLOCK_50 
    Info (332119):    -0.081              -0.081 ClkDividerN:clkDivN|clkOut 
Info (332146): Worst-case hold slack is 0.367
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.367               0.000 ClkDividerN:clkDivN|clkOut 
    Info (332119):     0.481               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -40.265 CLOCK_50 
    Info (332119):    -1.285              -5.140 ClkDividerN:clkDivN|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.056
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.056             -25.933 CLOCK_50 
    Info (332119):     0.415               0.000 ClkDividerN:clkDivN|clkOut 
Info (332146): Worst-case hold slack is 0.190
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.190               0.000 ClkDividerN:clkDivN|clkOut 
    Info (332119):     0.249               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -34.050 CLOCK_50 
    Info (332119):    -1.000              -4.000 ClkDividerN:clkDivN|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 870 megabytes
    Info: Processing ended: Fri Apr 21 14:22:22 2017
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


