<!DOCTYPE Robei>
<Module File="Current/decode38.model" Name="decode38" Parameters="" Include="" Class="module" Code="    //always过程块，括号中sw为敏感变量，当sw变化一次执行一次always中所有语句，否则保持不变&#xa;&#x9;always @ (sw)&#xa;&#x9;begin&#xa;&#x9;&#x9;case(sw)                       //case语句，一定要跟default语句&#xa;&#x9;&#x9;&#x9;3'b000:&#x9;led=8'b0111_1111;  //条件跳转，其中“_”下划线只是为了阅读方便，无实际意义  &#xa;&#x9;&#x9;&#x9;3'b001:&#x9;led=8'b1011_1111;  //位宽'进制+数值是Verilog里常数的表达方法，进制可以是b、o、d、h（二、八、十、十六进制）&#xa;&#x9;&#x9;&#x9;3'b010:&#x9;led=8'b1101_1111;&#xa;&#x9;&#x9;&#x9;3'b011:&#x9;led=8'b1110_1111;&#xa;&#x9;&#x9;&#x9;3'b100:&#x9;led=8'b1111_0111;&#xa;&#x9;&#x9;&#x9;3'b101:&#x9;led=8'b1111_1011;&#xa;&#x9;&#x9;&#x9;3'b110: led=8'b1111_1101;&#xa;&#x9;&#x9;&#x9;3'b111:&#x9;led=8'b1111_1110;&#xa;&#x9;&#x9;&#x9;default: ;&#xa;&#x9;&#x9;endcase&#xa;&#x9;end&#xa;&#xa;&#xa;&#xa;" Comment="" Type="module" Width="900" Height="600" X="0" Color="#d3d3d3" Y="0" Parent="0">
 <Port Side="left" Name="sw" Datatype="wire" Datasize="3" Width="20" Height="20" X="-0.0222222" Inout="input" Function="" Color="#faebd7" Y="0.316667" Parent="decode38"/>
 <Port Side="right" Name="led" Datatype="reg" Datasize="8" Width="20" Height="20" X="0.977778" Inout="output" Function="" Color="#00ffff" Y="0.316667" Parent="decode38"/>
</Module>
