# Exercice 007 : Compteur ContrÃ´lable par Switches

## ðŸŽ¯ Objectif

CrÃ©er un compteur binaire 4-bit contrÃ´lable par les switches de la Go Board (enable/disable et reset).

## ðŸ“š Concepts

- **EntrÃ©es utilisateur** : Lecture des switches
- **Logique de contrÃ´le** : Enable et reset conditionnels
- **Combinaison** : Compteur + diviseur + contrÃ´les

## ðŸ”§ SpÃ©cifications

### EntrÃ©es
- `i_Clk` : Horloge 25 MHz
- `i_Switch_1` : Enable comptage (1=compte, 0=pause)
- `i_Switch_2` : Reset (1=reset Ã  0, 0=normal)

### Sorties
- `o_LED_1` : Bit 3 (MSB)
- `o_LED_2` : Bit 2
- `o_LED_3` : Bit 1
- `o_LED_4` : Bit 0 (LSB)

### Comportement

**Switch 1 (Enable) :**
- Position ON (1) : Le compteur incrÃ©mente toutes les 0.5s
- Position OFF (0) : Le compteur est en pause (garde sa valeur)

**Switch 2 (Reset) :**
- Position ON (1) : Le compteur est forcÃ© Ã  0
- Position OFF (0) : Fonctionnement normal

**PrioritÃ© :** Reset a prioritÃ© sur Enable
- Si Switch_2 = 1 â†’ compteur Ã  0 (mÃªme si Switch_1 = 1)
- Si Switch_2 = 0 et Switch_1 = 1 â†’ compteur incrÃ©mente
- Si Switch_2 = 0 et Switch_1 = 0 â†’ compteur en pause

### Exemples de sÃ©quence

```
Switch_1  Switch_2  | Compteur | Comportement
----------|----------|----------|--------------
   0         0      |    0     | Pause Ã  0
   1         0      |  0â†’1â†’2   | Compte normalement
   0         0      |    2     | Pause Ã  2
   1         0      |  2â†’3â†’4   | Continue Ã  compter
   X         1      |    0     | Reset (peu importe Switch_1)
   1         0      |  0â†’1â†’2   | Repart de 0
```

## ðŸ’¡ ImplÃ©mentation

### Logique de contrÃ´le
```verilog
always @(posedge i_Clk) begin
    if (i_Switch_2) begin
        // Reset a prioritÃ©
        r_Counter <= 0;
    end else if (r_Enable && i_Switch_1) begin
        // Compte seulement si enable ET switch_1
        r_Counter <= r_Counter + 1;
    end
    // Sinon : garde la valeur (pause)
end
```

### Diviseur de frÃ©quence
- Identique aux exercices 005 et 006
- GÃ©nÃ¨re signal `r_Enable` toutes les 0.5s
- IncrÃ©ment conditionnÃ© par `i_Switch_1`

## ðŸ§ª Tests

Le testbench vÃ©rifie :
1. âœ… Reset force le compteur Ã  0
2. âœ… Compteur incrÃ©mente quand Switch_1=1 et Switch_2=0
3. âœ… Compteur en pause quand Switch_1=0
4. âœ… Reset a prioritÃ© sur enable
5. âœ… Reprise du comptage aprÃ¨s pause

## ðŸ“Š Ressources utilisÃ©es

- **Registres** : ~30 (diviseur 24-bit + compteur 4-bit + enable)
- **LUTs** : ~60 (comparateur + additionneur + logique de contrÃ´le)
- **FrÃ©quence max** : 25 MHz

## ðŸŽ“ Points d'apprentissage

1. **EntrÃ©es utilisateur** : Lecture synchrone des switches
2. **Logique de contrÃ´le** : PrioritÃ©s entre signaux
3. **Machine Ã  Ã©tats simple** : Pause/Run/Reset
4. **Interaction hardware** : Feedback immÃ©diat utilisateur
