TimeQuest Timing Analyzer report for Pipeline
Tue May 05 18:36:58 2015
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clock'
 27. Slow 1200mV 0C Model Hold: 'clock'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clock'
 40. Fast 1200mV 0C Model Hold: 'clock'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; Pipeline                                           ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 274.2 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -2.647 ; -376.348           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.410 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -289.555                         ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                           ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -2.647 ; regN:reg2|Q[16]                ; regN:reg4|Q[0]                 ; clock        ; clock       ; 1.000        ; -0.067     ; 3.578      ;
; -2.621 ; register_file:rf|regN:r15|Q[0] ; regN:reg4|Q[0]                 ; clock        ; clock       ; 1.000        ; -0.083     ; 3.536      ;
; -2.610 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r5|Q[1]    ; clock        ; clock       ; 1.000        ; -0.467     ; 3.141      ;
; -2.610 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r5|Q[2]    ; clock        ; clock       ; 1.000        ; -0.467     ; 3.141      ;
; -2.610 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r5|Q[3]    ; clock        ; clock       ; 1.000        ; -0.467     ; 3.141      ;
; -2.610 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r5|Q[0]    ; clock        ; clock       ; 1.000        ; -0.467     ; 3.141      ;
; -2.579 ; regN:reg2|Q[18]                ; regN:reg4|Q[0]                 ; clock        ; clock       ; 1.000        ; -0.067     ; 3.510      ;
; -2.541 ; regN:reg2|Q[16]                ; regN:reg4|Q[2]                 ; clock        ; clock       ; 1.000        ; -0.078     ; 3.461      ;
; -2.521 ; register_file:rf|regN:r2|Q[0]  ; regN:reg4|Q[0]                 ; clock        ; clock       ; 1.000        ; -0.074     ; 3.445      ;
; -2.488 ; regN:reg30|Q[0]                ; register_file:rf|regN:r2|Q[3]  ; clock        ; clock       ; 1.000        ; -0.100     ; 3.386      ;
; -2.483 ; regN:reg17|Q[3]                ; regN:reg28|Q[0]                ; clock        ; clock       ; 1.000        ; -0.076     ; 3.405      ;
; -2.482 ; register_file:rf|regN:r3|Q[0]  ; regN:reg4|Q[0]                 ; clock        ; clock       ; 1.000        ; -0.065     ; 3.415      ;
; -2.477 ; regN:reg2|Q[19]                ; regN:reg4|Q[1]                 ; clock        ; clock       ; 1.000        ; -0.085     ; 3.390      ;
; -2.473 ; regSingle:reg32|Q              ; register_file:rf|regN:r2|Q[3]  ; clock        ; clock       ; 1.000        ; -0.100     ; 3.371      ;
; -2.466 ; register_file:rf|regN:r4|Q[0]  ; regN:reg4|Q[0]                 ; clock        ; clock       ; 1.000        ; -0.065     ; 3.399      ;
; -2.457 ; register_file:rf|regN:r13|Q[0] ; regN:reg4|Q[0]                 ; clock        ; clock       ; 1.000        ; -0.087     ; 3.368      ;
; -2.454 ; register_file:rf|regN:r11|Q[0] ; regN:reg4|Q[0]                 ; clock        ; clock       ; 1.000        ; -0.077     ; 3.375      ;
; -2.450 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r3|Q[1]    ; clock        ; clock       ; 1.000        ; -0.465     ; 2.983      ;
; -2.450 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r3|Q[2]    ; clock        ; clock       ; 1.000        ; -0.465     ; 2.983      ;
; -2.450 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r3|Q[3]    ; clock        ; clock       ; 1.000        ; -0.465     ; 2.983      ;
; -2.450 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r3|Q[0]    ; clock        ; clock       ; 1.000        ; -0.465     ; 2.983      ;
; -2.426 ; regN:reg2|Q[22]                ; regN:reg3|Q[0]                 ; clock        ; clock       ; 1.000        ; -0.082     ; 3.342      ;
; -2.415 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r11|Q[1]   ; clock        ; clock       ; 1.000        ; -0.465     ; 2.948      ;
; -2.415 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r11|Q[2]   ; clock        ; clock       ; 1.000        ; -0.465     ; 2.948      ;
; -2.415 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r11|Q[3]   ; clock        ; clock       ; 1.000        ; -0.465     ; 2.948      ;
; -2.415 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r11|Q[0]   ; clock        ; clock       ; 1.000        ; -0.465     ; 2.948      ;
; -2.411 ; register_file:rf|regN:r16|Q[0] ; regN:reg4|Q[0]                 ; clock        ; clock       ; 1.000        ; -0.084     ; 3.325      ;
; -2.387 ; regN:reg2|Q[19]                ; regN:reg4|Q[2]                 ; clock        ; clock       ; 1.000        ; -0.096     ; 3.289      ;
; -2.369 ; regN:reg30|Q[0]                ; register_file:rf|regN:r4|Q[0]  ; clock        ; clock       ; 1.000        ; -0.102     ; 3.265      ;
; -2.369 ; regN:reg30|Q[0]                ; register_file:rf|regN:r4|Q[3]  ; clock        ; clock       ; 1.000        ; -0.102     ; 3.265      ;
; -2.369 ; regN:reg30|Q[0]                ; register_file:rf|regN:r4|Q[2]  ; clock        ; clock       ; 1.000        ; -0.102     ; 3.265      ;
; -2.369 ; regN:reg30|Q[0]                ; register_file:rf|regN:r4|Q[1]  ; clock        ; clock       ; 1.000        ; -0.102     ; 3.265      ;
; -2.354 ; regSingle:reg32|Q              ; register_file:rf|regN:r4|Q[0]  ; clock        ; clock       ; 1.000        ; -0.102     ; 3.250      ;
; -2.354 ; regSingle:reg32|Q              ; register_file:rf|regN:r4|Q[3]  ; clock        ; clock       ; 1.000        ; -0.102     ; 3.250      ;
; -2.354 ; regSingle:reg32|Q              ; register_file:rf|regN:r4|Q[2]  ; clock        ; clock       ; 1.000        ; -0.102     ; 3.250      ;
; -2.354 ; regSingle:reg32|Q              ; register_file:rf|regN:r4|Q[1]  ; clock        ; clock       ; 1.000        ; -0.102     ; 3.250      ;
; -2.351 ; regSingle:reg13|Q              ; regSingle:reg18|Q              ; clock        ; clock       ; 1.000        ; -0.076     ; 3.273      ;
; -2.349 ; data_memory:dm|regN:r2|Q[0]    ; regN:reg28|Q[0]                ; clock        ; clock       ; 1.000        ; -0.084     ; 3.263      ;
; -2.343 ; regN:reg2|Q[22]                ; regN:reg3|Q[2]                 ; clock        ; clock       ; 1.000        ; -0.096     ; 3.245      ;
; -2.341 ; regN:reg2|Q[24]                ; regN:reg3|Q[1]                 ; clock        ; clock       ; 1.000        ; -0.082     ; 3.257      ;
; -2.336 ; register_file:rf|regN:r1|Q[0]  ; regN:reg4|Q[0]                 ; clock        ; clock       ; 1.000        ; -0.072     ; 3.262      ;
; -2.334 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r2|Q[1]    ; clock        ; clock       ; 1.000        ; -0.469     ; 2.863      ;
; -2.334 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r2|Q[2]    ; clock        ; clock       ; 1.000        ; -0.469     ; 2.863      ;
; -2.334 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r2|Q[3]    ; clock        ; clock       ; 1.000        ; -0.469     ; 2.863      ;
; -2.334 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r2|Q[0]    ; clock        ; clock       ; 1.000        ; -0.469     ; 2.863      ;
; -2.327 ; register_file:rf|regN:r12|Q[0] ; regN:reg4|Q[0]                 ; clock        ; clock       ; 1.000        ; -0.083     ; 3.242      ;
; -2.326 ; register_file:rf|regN:r9|Q[0]  ; regN:reg4|Q[0]                 ; clock        ; clock       ; 1.000        ; -0.072     ; 3.252      ;
; -2.319 ; regN:reg2|Q[18]                ; regN:reg4|Q[1]                 ; clock        ; clock       ; 1.000        ; -0.067     ; 3.250      ;
; -2.317 ; regN:reg17|Q[2]                ; data_memory:dm|regN:r2|Q[1]    ; clock        ; clock       ; 1.000        ; -0.077     ; 3.238      ;
; -2.317 ; regN:reg17|Q[2]                ; data_memory:dm|regN:r2|Q[2]    ; clock        ; clock       ; 1.000        ; -0.077     ; 3.238      ;
; -2.317 ; regN:reg17|Q[2]                ; data_memory:dm|regN:r2|Q[3]    ; clock        ; clock       ; 1.000        ; -0.077     ; 3.238      ;
; -2.317 ; regN:reg17|Q[2]                ; data_memory:dm|regN:r2|Q[0]    ; clock        ; clock       ; 1.000        ; -0.077     ; 3.238      ;
; -2.304 ; regSingle:reg10|Q              ; regSingle:reg18|Q              ; clock        ; clock       ; 1.000        ; -0.076     ; 3.226      ;
; -2.290 ; regN:reg30|Q[0]                ; register_file:rf|regN:r3|Q[0]  ; clock        ; clock       ; 1.000        ; -0.102     ; 3.186      ;
; -2.290 ; regN:reg30|Q[0]                ; register_file:rf|regN:r3|Q[3]  ; clock        ; clock       ; 1.000        ; -0.102     ; 3.186      ;
; -2.290 ; regN:reg30|Q[0]                ; register_file:rf|regN:r3|Q[2]  ; clock        ; clock       ; 1.000        ; -0.102     ; 3.186      ;
; -2.290 ; regN:reg30|Q[0]                ; register_file:rf|regN:r3|Q[1]  ; clock        ; clock       ; 1.000        ; -0.102     ; 3.186      ;
; -2.286 ; regN:reg30|Q[3]                ; register_file:rf|regN:r3|Q[0]  ; clock        ; clock       ; 1.000        ; -0.102     ; 3.182      ;
; -2.286 ; regN:reg30|Q[3]                ; register_file:rf|regN:r3|Q[3]  ; clock        ; clock       ; 1.000        ; -0.102     ; 3.182      ;
; -2.286 ; regN:reg30|Q[3]                ; register_file:rf|regN:r3|Q[2]  ; clock        ; clock       ; 1.000        ; -0.102     ; 3.182      ;
; -2.286 ; regN:reg30|Q[3]                ; register_file:rf|regN:r3|Q[1]  ; clock        ; clock       ; 1.000        ; -0.102     ; 3.182      ;
; -2.284 ; regN:reg4|Q[0]                 ; regSingle:reg18|Q              ; clock        ; clock       ; 1.000        ; -0.066     ; 3.216      ;
; -2.277 ; register_file:rf|regN:r5|Q[1]  ; regN:reg4|Q[1]                 ; clock        ; clock       ; 1.000        ; -0.087     ; 3.188      ;
; -2.270 ; regN:reg28|Q[1]                ; register_file:rf|regN:r1|Q[1]  ; clock        ; clock       ; 1.000        ; -0.533     ; 2.735      ;
; -2.270 ; regN:reg28|Q[1]                ; register_file:rf|regN:r9|Q[1]  ; clock        ; clock       ; 1.000        ; -0.533     ; 2.735      ;
; -2.270 ; register_file:rf|regN:r2|Q[1]  ; regN:reg4|Q[1]                 ; clock        ; clock       ; 1.000        ; -0.074     ; 3.194      ;
; -2.269 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r13|Q[1]   ; clock        ; clock       ; 1.000        ; -0.473     ; 2.794      ;
; -2.269 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r13|Q[2]   ; clock        ; clock       ; 1.000        ; -0.473     ; 2.794      ;
; -2.269 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r13|Q[3]   ; clock        ; clock       ; 1.000        ; -0.473     ; 2.794      ;
; -2.269 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r13|Q[0]   ; clock        ; clock       ; 1.000        ; -0.473     ; 2.794      ;
; -2.262 ; regN:reg30|Q[3]                ; register_file:rf|regN:r9|Q[0]  ; clock        ; clock       ; 1.000        ; -0.095     ; 3.165      ;
; -2.262 ; regN:reg30|Q[3]                ; register_file:rf|regN:r9|Q[3]  ; clock        ; clock       ; 1.000        ; -0.095     ; 3.165      ;
; -2.262 ; regN:reg30|Q[3]                ; register_file:rf|regN:r9|Q[2]  ; clock        ; clock       ; 1.000        ; -0.095     ; 3.165      ;
; -2.262 ; regN:reg30|Q[3]                ; register_file:rf|regN:r9|Q[1]  ; clock        ; clock       ; 1.000        ; -0.095     ; 3.165      ;
; -2.252 ; regN:reg17|Q[1]                ; regN:reg28|Q[2]                ; clock        ; clock       ; 1.000        ; -0.082     ; 3.168      ;
; -2.251 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r15|Q[1]   ; clock        ; clock       ; 1.000        ; -0.053     ; 3.196      ;
; -2.251 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r15|Q[2]   ; clock        ; clock       ; 1.000        ; -0.053     ; 3.196      ;
; -2.251 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r15|Q[3]   ; clock        ; clock       ; 1.000        ; -0.053     ; 3.196      ;
; -2.251 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r15|Q[0]   ; clock        ; clock       ; 1.000        ; -0.053     ; 3.196      ;
; -2.248 ; regN:reg17|Q[1]                ; data_memory:dm|regN:r14|Q[1]   ; clock        ; clock       ; 1.000        ; -0.080     ; 3.166      ;
; -2.248 ; regN:reg17|Q[1]                ; data_memory:dm|regN:r14|Q[2]   ; clock        ; clock       ; 1.000        ; -0.080     ; 3.166      ;
; -2.248 ; regN:reg17|Q[1]                ; data_memory:dm|regN:r14|Q[3]   ; clock        ; clock       ; 1.000        ; -0.080     ; 3.166      ;
; -2.248 ; regN:reg17|Q[1]                ; data_memory:dm|regN:r14|Q[0]   ; clock        ; clock       ; 1.000        ; -0.080     ; 3.166      ;
; -2.242 ; regN:reg30|Q[0]                ; register_file:rf|regN:r13|Q[2] ; clock        ; clock       ; 1.000        ; -0.082     ; 3.158      ;
; -2.242 ; regN:reg30|Q[3]                ; register_file:rf|regN:r2|Q[3]  ; clock        ; clock       ; 1.000        ; -0.100     ; 3.140      ;
; -2.235 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r9|Q[1]    ; clock        ; clock       ; 1.000        ; -0.473     ; 2.760      ;
; -2.235 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r9|Q[2]    ; clock        ; clock       ; 1.000        ; -0.473     ; 2.760      ;
; -2.235 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r9|Q[3]    ; clock        ; clock       ; 1.000        ; -0.473     ; 2.760      ;
; -2.235 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r9|Q[0]    ; clock        ; clock       ; 1.000        ; -0.473     ; 2.760      ;
; -2.232 ; regN:reg17|Q[3]                ; regN:reg28|Q[2]                ; clock        ; clock       ; 1.000        ; -0.076     ; 3.154      ;
; -2.226 ; register_file:rf|regN:r6|Q[1]  ; regN:reg4|Q[1]                 ; clock        ; clock       ; 1.000        ; -0.076     ; 3.148      ;
; -2.223 ; regN:reg30|Q[0]                ; register_file:rf|regN:r7|Q[0]  ; clock        ; clock       ; 1.000        ; -0.088     ; 3.133      ;
; -2.223 ; regN:reg30|Q[0]                ; register_file:rf|regN:r7|Q[3]  ; clock        ; clock       ; 1.000        ; -0.088     ; 3.133      ;
; -2.223 ; regN:reg30|Q[0]                ; register_file:rf|regN:r7|Q[2]  ; clock        ; clock       ; 1.000        ; -0.088     ; 3.133      ;
; -2.223 ; regN:reg30|Q[0]                ; register_file:rf|regN:r7|Q[1]  ; clock        ; clock       ; 1.000        ; -0.088     ; 3.133      ;
; -2.222 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r1|Q[2]    ; clock        ; clock       ; 1.000        ; -0.471     ; 2.749      ;
; -2.222 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r1|Q[1]    ; clock        ; clock       ; 1.000        ; -0.471     ; 2.749      ;
; -2.222 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r1|Q[3]    ; clock        ; clock       ; 1.000        ; -0.471     ; 2.749      ;
; -2.222 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r1|Q[0]    ; clock        ; clock       ; 1.000        ; -0.471     ; 2.749      ;
; -2.219 ; regN:reg30|Q[3]                ; register_file:rf|regN:r7|Q[0]  ; clock        ; clock       ; 1.000        ; -0.088     ; 3.129      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                              ;
+-------+-------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.410 ; regN:r1|Q[0]      ; regN:r1|Q[0]                   ; clock        ; clock       ; 0.000        ; 0.078      ; 0.674      ;
; 0.431 ; regSingle:reg6|Q  ; regSingle:reg22|Q              ; clock        ; clock       ; 0.000        ; 0.078      ; 0.695      ;
; 0.432 ; regN:reg15|Q[0]   ; regN:reg26|Q[0]                ; clock        ; clock       ; 0.000        ; 0.078      ; 0.696      ;
; 0.432 ; regN:reg15|Q[1]   ; regN:reg26|Q[1]                ; clock        ; clock       ; 0.000        ; 0.078      ; 0.696      ;
; 0.432 ; regN:reg15|Q[2]   ; regN:reg26|Q[2]                ; clock        ; clock       ; 0.000        ; 0.078      ; 0.696      ;
; 0.433 ; regN:reg16|Q[2]   ; regN:reg20|Q[2]                ; clock        ; clock       ; 0.000        ; 0.078      ; 0.697      ;
; 0.433 ; regN:reg1|Q[3]    ; regN:reg16|Q[3]                ; clock        ; clock       ; 0.000        ; 0.078      ; 0.697      ;
; 0.434 ; regN:reg15|Q[3]   ; regN:reg26|Q[3]                ; clock        ; clock       ; 0.000        ; 0.078      ; 0.698      ;
; 0.555 ; regSingle:reg21|Q ; regSingle:reg32|Q              ; clock        ; clock       ; 0.000        ; 0.078      ; 0.819      ;
; 0.556 ; regN:reg2|Q[13]   ; regN:reg15|Q[2]                ; clock        ; clock       ; 0.000        ; 0.078      ; 0.820      ;
; 0.557 ; regSingle:reg22|Q ; regSingle:reg31|Q              ; clock        ; clock       ; 0.000        ; 0.078      ; 0.821      ;
; 0.558 ; regN:reg1|Q[0]    ; regN:reg16|Q[0]                ; clock        ; clock       ; 0.000        ; 0.078      ; 0.822      ;
; 0.588 ; regN:reg2|Q[27]   ; regSingle:reg9|Q               ; clock        ; clock       ; 0.000        ; 0.078      ; 0.852      ;
; 0.598 ; regN:reg29|Q[0]   ; register_file:rf|regN:r8|Q[0]  ; clock        ; clock       ; 0.000        ; 0.079      ; 0.863      ;
; 0.601 ; regN:reg29|Q[0]   ; register_file:rf|regN:r7|Q[0]  ; clock        ; clock       ; 0.000        ; 0.079      ; 0.866      ;
; 0.602 ; regN:reg1|Q[2]    ; regN:reg16|Q[2]                ; clock        ; clock       ; 0.000        ; 0.078      ; 0.866      ;
; 0.605 ; regN:reg16|Q[1]   ; regN:reg20|Q[1]                ; clock        ; clock       ; 0.000        ; 0.078      ; 0.869      ;
; 0.605 ; regN:reg1|Q[1]    ; regN:reg16|Q[1]                ; clock        ; clock       ; 0.000        ; 0.078      ; 0.869      ;
; 0.606 ; regN:reg29|Q[3]   ; register_file:rf|regN:r8|Q[3]  ; clock        ; clock       ; 0.000        ; 0.079      ; 0.871      ;
; 0.639 ; regN:reg2|Q[12]   ; regN:reg15|Q[1]                ; clock        ; clock       ; 0.000        ; 0.078      ; 0.903      ;
; 0.640 ; regN:reg2|Q[11]   ; regN:reg15|Q[0]                ; clock        ; clock       ; 0.000        ; 0.078      ; 0.904      ;
; 0.668 ; regN:r1|Q[2]      ; regN:reg1|Q[2]                 ; clock        ; clock       ; 0.000        ; 0.087      ; 0.941      ;
; 0.754 ; regN:reg2|Q[29]   ; regSingle:reg7|Q               ; clock        ; clock       ; 0.000        ; 0.078      ; 1.018      ;
; 0.760 ; regN:reg2|Q[17]   ; regN:reg4|Q[2]                 ; clock        ; clock       ; 0.000        ; 0.078      ; 1.024      ;
; 0.767 ; regN:reg19|Q[1]   ; data_memory:dm|regN:r15|Q[1]   ; clock        ; clock       ; 0.000        ; 0.514      ; 1.467      ;
; 0.778 ; regN:reg2|Q[26]   ; regSingle:reg9|Q               ; clock        ; clock       ; 0.000        ; 0.078      ; 1.042      ;
; 0.793 ; regN:reg14|Q[2]   ; regN:reg27|Q[2]                ; clock        ; clock       ; 0.000        ; 0.076      ; 1.055      ;
; 0.813 ; regN:reg2|Q[26]   ; regSingle:reg7|Q               ; clock        ; clock       ; 0.000        ; 0.078      ; 1.077      ;
; 0.833 ; regN:reg29|Q[1]   ; register_file:rf|regN:r11|Q[1] ; clock        ; clock       ; 0.000        ; 0.077      ; 1.096      ;
; 0.858 ; regN:reg19|Q[1]   ; data_memory:dm|regN:r7|Q[1]    ; clock        ; clock       ; 0.000        ; 0.546      ; 1.590      ;
; 0.875 ; regN:reg26|Q[0]   ; regN:reg30|Q[0]                ; clock        ; clock       ; 0.000        ; 0.091      ; 1.152      ;
; 0.888 ; regN:reg19|Q[3]   ; data_memory:dm|regN:r4|Q[3]    ; clock        ; clock       ; 0.000        ; 0.128      ; 1.202      ;
; 0.889 ; regN:reg19|Q[0]   ; data_memory:dm|regN:r7|Q[0]    ; clock        ; clock       ; 0.000        ; 0.549      ; 1.624      ;
; 0.894 ; regN:reg4|Q[3]    ; regN:reg19|Q[3]                ; clock        ; clock       ; 0.000        ; 0.501      ; 1.581      ;
; 0.903 ; regN:reg2|Q[21]   ; regN:reg3|Q[3]                 ; clock        ; clock       ; 0.000        ; 0.078      ; 1.167      ;
; 0.904 ; regN:r1|Q[0]      ; regN:reg2|Q[17]                ; clock        ; clock       ; 0.000        ; 0.082      ; 1.172      ;
; 0.904 ; regN:r1|Q[0]      ; regN:reg2|Q[16]                ; clock        ; clock       ; 0.000        ; 0.082      ; 1.172      ;
; 0.904 ; regN:r1|Q[0]      ; regN:reg2|Q[18]                ; clock        ; clock       ; 0.000        ; 0.082      ; 1.172      ;
; 0.906 ; regN:reg2|Q[29]   ; regSingle:reg6|Q               ; clock        ; clock       ; 0.000        ; 0.069      ; 1.161      ;
; 0.906 ; regN:reg2|Q[2]    ; regN:reg14|Q[2]                ; clock        ; clock       ; 0.000        ; 0.073      ; 1.165      ;
; 0.915 ; regSingle:reg7|Q  ; regSingle:reg23|Q              ; clock        ; clock       ; 0.000        ; 0.094      ; 1.195      ;
; 0.920 ; regN:reg26|Q[2]   ; regN:reg30|Q[2]                ; clock        ; clock       ; 0.000        ; 0.091      ; 1.197      ;
; 0.922 ; regN:reg2|Q[29]   ; regSingle:reg5|Q               ; clock        ; clock       ; 0.000        ; 0.069      ; 1.177      ;
; 0.922 ; regN:reg4|Q[0]    ; regN:reg19|Q[0]                ; clock        ; clock       ; 0.000        ; 0.091      ; 1.199      ;
; 0.922 ; regN:reg14|Q[1]   ; regN:reg27|Q[1]                ; clock        ; clock       ; 0.000        ; 0.063      ; 1.171      ;
; 0.939 ; regN:reg17|Q[3]   ; regN:reg29|Q[3]                ; clock        ; clock       ; 0.000        ; 0.066      ; 1.191      ;
; 0.961 ; regN:reg4|Q[2]    ; regN:reg19|Q[2]                ; clock        ; clock       ; 0.000        ; 0.538      ; 1.685      ;
; 0.962 ; regN:reg12|Q[1]   ; regN:reg17|Q[0]                ; clock        ; clock       ; 0.000        ; 0.478      ; 1.626      ;
; 0.966 ; regN:reg2|Q[27]   ; regSingle:reg7|Q               ; clock        ; clock       ; 0.000        ; 0.078      ; 1.230      ;
; 0.975 ; regN:reg29|Q[3]   ; register_file:rf|regN:r7|Q[3]  ; clock        ; clock       ; 0.000        ; 0.079      ; 1.240      ;
; 0.992 ; regN:reg19|Q[0]   ; data_memory:dm|regN:r15|Q[0]   ; clock        ; clock       ; 0.000        ; 0.517      ; 1.695      ;
; 0.993 ; regN:reg17|Q[0]   ; regN:reg28|Q[2]                ; clock        ; clock       ; 0.000        ; -0.301     ; 0.878      ;
; 0.994 ; regN:reg17|Q[0]   ; regN:reg28|Q[3]                ; clock        ; clock       ; 0.000        ; -0.301     ; 0.879      ;
; 0.994 ; regN:r1|Q[1]      ; regN:reg2|Q[19]                ; clock        ; clock       ; 0.000        ; 0.100      ; 1.280      ;
; 0.995 ; regN:reg19|Q[0]   ; data_memory:dm|regN:r6|Q[0]    ; clock        ; clock       ; 0.000        ; 0.080      ; 1.261      ;
; 0.997 ; regN:r1|Q[1]      ; regN:reg2|Q[21]                ; clock        ; clock       ; 0.000        ; 0.100      ; 1.283      ;
; 0.998 ; regN:r1|Q[1]      ; regN:reg2|Q[22]                ; clock        ; clock       ; 0.000        ; 0.100      ; 1.284      ;
; 1.000 ; regN:r1|Q[1]      ; regN:reg2|Q[24]                ; clock        ; clock       ; 0.000        ; 0.100      ; 1.286      ;
; 1.026 ; regN:reg26|Q[1]   ; regN:reg30|Q[1]                ; clock        ; clock       ; 0.000        ; 0.091      ; 1.303      ;
; 1.036 ; regN:reg2|Q[30]   ; regSingle:reg7|Q               ; clock        ; clock       ; 0.000        ; 0.078      ; 1.300      ;
; 1.043 ; regN:r1|Q[1]      ; regN:reg1|Q[2]                 ; clock        ; clock       ; 0.000        ; 0.087      ; 1.316      ;
; 1.047 ; regN:reg2|Q[16]   ; regN:reg15|Q[0]                ; clock        ; clock       ; 0.000        ; 0.087      ; 1.320      ;
; 1.050 ; regN:reg2|Q[14]   ; regSingle:reg7|Q               ; clock        ; clock       ; 0.000        ; 0.078      ; 1.314      ;
; 1.055 ; regN:reg19|Q[3]   ; data_memory:dm|regN:r8|Q[3]    ; clock        ; clock       ; 0.000        ; 0.131      ; 1.372      ;
; 1.074 ; regSingle:reg9|Q  ; regSingle:reg25|Q              ; clock        ; clock       ; 0.000        ; 0.071      ; 1.331      ;
; 1.080 ; regN:reg19|Q[0]   ; data_memory:dm|regN:r8|Q[0]    ; clock        ; clock       ; 0.000        ; 0.514      ; 1.780      ;
; 1.080 ; regN:reg2|Q[29]   ; regSingle:reg9|Q               ; clock        ; clock       ; 0.000        ; 0.078      ; 1.344      ;
; 1.082 ; regN:reg27|Q[3]   ; regN:r1|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.069      ; 1.337      ;
; 1.082 ; regN:reg2|Q[16]   ; regN:reg4|Q[2]                 ; clock        ; clock       ; 0.000        ; 0.078      ; 1.346      ;
; 1.085 ; regN:reg2|Q[14]   ; regSingle:reg9|Q               ; clock        ; clock       ; 0.000        ; 0.078      ; 1.349      ;
; 1.090 ; regN:reg19|Q[3]   ; data_memory:dm|regN:r16|Q[3]   ; clock        ; clock       ; 0.000        ; 0.097      ; 1.373      ;
; 1.093 ; regN:r1|Q[0]      ; regN:reg1|Q[0]                 ; clock        ; clock       ; 0.000        ; 0.100      ; 1.379      ;
; 1.093 ; regN:r1|Q[1]      ; regN:reg2|Q[17]                ; clock        ; clock       ; 0.000        ; 0.082      ; 1.361      ;
; 1.093 ; regN:r1|Q[0]      ; regN:reg2|Q[19]                ; clock        ; clock       ; 0.000        ; 0.100      ; 1.379      ;
; 1.093 ; regN:r1|Q[0]      ; regN:reg2|Q[22]                ; clock        ; clock       ; 0.000        ; 0.100      ; 1.379      ;
; 1.093 ; regN:r1|Q[0]      ; regN:reg2|Q[24]                ; clock        ; clock       ; 0.000        ; 0.100      ; 1.379      ;
; 1.094 ; regN:reg2|Q[30]   ; regSingle:reg9|Q               ; clock        ; clock       ; 0.000        ; 0.078      ; 1.358      ;
; 1.094 ; regN:r1|Q[1]      ; regN:reg2|Q[18]                ; clock        ; clock       ; 0.000        ; 0.082      ; 1.362      ;
; 1.095 ; regN:r1|Q[1]      ; regN:reg2|Q[16]                ; clock        ; clock       ; 0.000        ; 0.082      ; 1.363      ;
; 1.096 ; regN:r1|Q[0]      ; regN:reg2|Q[21]                ; clock        ; clock       ; 0.000        ; 0.100      ; 1.382      ;
; 1.102 ; regN:reg2|Q[17]   ; regN:reg15|Q[1]                ; clock        ; clock       ; 0.000        ; 0.087      ; 1.375      ;
; 1.112 ; regN:reg12|Q[1]   ; regN:reg17|Q[3]                ; clock        ; clock       ; 0.000        ; 0.080      ; 1.378      ;
; 1.113 ; regN:reg19|Q[0]   ; data_memory:dm|regN:r16|Q[0]   ; clock        ; clock       ; 0.000        ; 0.480      ; 1.779      ;
; 1.114 ; regSingle:reg31|Q ; register_file:rf|regN:r8|Q[0]  ; clock        ; clock       ; 0.000        ; 0.087      ; 1.387      ;
; 1.118 ; regSingle:reg31|Q ; register_file:rf|regN:r8|Q[3]  ; clock        ; clock       ; 0.000        ; 0.087      ; 1.391      ;
; 1.120 ; regSingle:reg31|Q ; register_file:rf|regN:r7|Q[0]  ; clock        ; clock       ; 0.000        ; 0.087      ; 1.393      ;
; 1.130 ; regN:reg28|Q[3]   ; register_file:rf|regN:r8|Q[3]  ; clock        ; clock       ; 0.000        ; 0.066      ; 1.382      ;
; 1.135 ; regN:r1|Q[2]      ; regN:r1|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.078      ; 1.399      ;
; 1.137 ; regN:reg28|Q[0]   ; register_file:rf|regN:r8|Q[0]  ; clock        ; clock       ; 0.000        ; 0.066      ; 1.389      ;
; 1.138 ; regN:reg28|Q[0]   ; register_file:rf|regN:r7|Q[0]  ; clock        ; clock       ; 0.000        ; 0.066      ; 1.390      ;
; 1.141 ; regN:reg19|Q[0]   ; data_memory:dm|regN:r14|Q[0]   ; clock        ; clock       ; 0.000        ; 0.080      ; 1.407      ;
; 1.141 ; regN:reg26|Q[3]   ; regN:reg30|Q[3]                ; clock        ; clock       ; 0.000        ; 0.091      ; 1.418      ;
; 1.142 ; regN:r1|Q[3]      ; regN:reg2|Q[17]                ; clock        ; clock       ; 0.000        ; 0.082      ; 1.410      ;
; 1.145 ; regN:r1|Q[3]      ; regN:reg2|Q[18]                ; clock        ; clock       ; 0.000        ; 0.082      ; 1.413      ;
; 1.157 ; regN:reg12|Q[0]   ; regN:reg17|Q[0]                ; clock        ; clock       ; 0.000        ; 0.478      ; 1.821      ;
; 1.157 ; regN:reg2|Q[26]   ; regSingle:reg6|Q               ; clock        ; clock       ; 0.000        ; 0.069      ; 1.412      ;
; 1.160 ; regN:r1|Q[3]      ; regN:reg2|Q[16]                ; clock        ; clock       ; 0.000        ; 0.082      ; 1.428      ;
; 1.168 ; regN:r1|Q[0]      ; regN:reg2|Q[13]                ; clock        ; clock       ; 0.000        ; 0.091      ; 1.445      ;
; 1.170 ; regN:r1|Q[0]      ; regN:reg2|Q[12]                ; clock        ; clock       ; 0.000        ; 0.091      ; 1.447      ;
; 1.171 ; regN:r1|Q[0]      ; regN:reg2|Q[26]                ; clock        ; clock       ; 0.000        ; 0.094      ; 1.451      ;
+-------+-------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                      ;
+--------+--------------+----------------+------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r10|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r10|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r10|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r10|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r11|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r11|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r11|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r11|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r12|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r12|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r12|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r12|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r13|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r13|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r13|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r13|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r14|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r14|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r14|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r14|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r15|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r15|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r15|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r15|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r16|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r16|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r16|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r16|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r1|Q[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r1|Q[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r1|Q[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r1|Q[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r2|Q[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r2|Q[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r2|Q[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r2|Q[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r3|Q[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r3|Q[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r3|Q[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r3|Q[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r4|Q[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r4|Q[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r4|Q[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r4|Q[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r5|Q[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r5|Q[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r5|Q[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r5|Q[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r6|Q[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r6|Q[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r6|Q[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r6|Q[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r7|Q[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r7|Q[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r7|Q[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r7|Q[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r8|Q[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r8|Q[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r8|Q[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r8|Q[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r9|Q[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r9|Q[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r9|Q[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r9|Q[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:r1|Q[0]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:r1|Q[1]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:r1|Q[2]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:r1|Q[3]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg12|Q[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg12|Q[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg14|Q[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg14|Q[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg14|Q[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg14|Q[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg15|Q[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg15|Q[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg15|Q[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg15|Q[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg16|Q[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg16|Q[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg16|Q[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg16|Q[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg17|Q[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg17|Q[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg17|Q[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg17|Q[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg19|Q[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg19|Q[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg19|Q[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg19|Q[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg1|Q[0]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg1|Q[1]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg1|Q[2]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg1|Q[3]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg20|Q[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg20|Q[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg20|Q[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg20|Q[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg26|Q[0]              ;
+--------+--------------+----------------+------------+-------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 4.819 ; 5.153 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -1.917 ; -2.298 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; result[*]  ; clock      ; 12.609 ; 12.605 ; Rise       ; clock           ;
;  result[0] ; clock      ; 12.609 ; 12.605 ; Rise       ; clock           ;
;  result[1] ; clock      ; 12.564 ; 12.580 ; Rise       ; clock           ;
;  result[2] ; clock      ; 11.621 ; 11.542 ; Rise       ; clock           ;
;  result[3] ; clock      ; 11.885 ; 11.756 ; Rise       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; result[*]  ; clock      ; 8.928 ; 8.842 ; Rise       ; clock           ;
;  result[0] ; clock      ; 9.376 ; 9.362 ; Rise       ; clock           ;
;  result[1] ; clock      ; 9.678 ; 9.591 ; Rise       ; clock           ;
;  result[2] ; clock      ; 8.928 ; 8.842 ; Rise       ; clock           ;
;  result[3] ; clock      ; 9.285 ; 9.186 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 299.76 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -2.336 ; -325.473          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.368 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -289.555                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                            ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -2.336 ; regN:reg2|Q[16]                ; regN:reg4|Q[0]                 ; clock        ; clock       ; 1.000        ; -0.058     ; 3.277      ;
; -2.318 ; register_file:rf|regN:r15|Q[0] ; regN:reg4|Q[0]                 ; clock        ; clock       ; 1.000        ; -0.076     ; 3.241      ;
; -2.313 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r5|Q[1]    ; clock        ; clock       ; 1.000        ; -0.422     ; 2.890      ;
; -2.313 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r5|Q[2]    ; clock        ; clock       ; 1.000        ; -0.422     ; 2.890      ;
; -2.313 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r5|Q[3]    ; clock        ; clock       ; 1.000        ; -0.422     ; 2.890      ;
; -2.313 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r5|Q[0]    ; clock        ; clock       ; 1.000        ; -0.422     ; 2.890      ;
; -2.275 ; regN:reg2|Q[18]                ; regN:reg4|Q[0]                 ; clock        ; clock       ; 1.000        ; -0.058     ; 3.216      ;
; -2.245 ; regN:reg2|Q[16]                ; regN:reg4|Q[2]                 ; clock        ; clock       ; 1.000        ; -0.069     ; 3.175      ;
; -2.216 ; register_file:rf|regN:r2|Q[0]  ; regN:reg4|Q[0]                 ; clock        ; clock       ; 1.000        ; -0.066     ; 3.149      ;
; -2.211 ; register_file:rf|regN:r13|Q[0] ; regN:reg4|Q[0]                 ; clock        ; clock       ; 1.000        ; -0.080     ; 3.130      ;
; -2.191 ; regN:reg2|Q[19]                ; regN:reg4|Q[1]                 ; clock        ; clock       ; 1.000        ; -0.078     ; 3.112      ;
; -2.174 ; regSingle:reg32|Q              ; register_file:rf|regN:r2|Q[3]  ; clock        ; clock       ; 1.000        ; -0.093     ; 3.080      ;
; -2.171 ; regN:reg30|Q[0]                ; register_file:rf|regN:r2|Q[3]  ; clock        ; clock       ; 1.000        ; -0.093     ; 3.077      ;
; -2.162 ; regN:reg17|Q[3]                ; regN:reg28|Q[0]                ; clock        ; clock       ; 1.000        ; -0.068     ; 3.093      ;
; -2.146 ; register_file:rf|regN:r11|Q[0] ; regN:reg4|Q[0]                 ; clock        ; clock       ; 1.000        ; -0.069     ; 3.076      ;
; -2.144 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r3|Q[1]    ; clock        ; clock       ; 1.000        ; -0.420     ; 2.723      ;
; -2.144 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r3|Q[2]    ; clock        ; clock       ; 1.000        ; -0.420     ; 2.723      ;
; -2.144 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r3|Q[3]    ; clock        ; clock       ; 1.000        ; -0.420     ; 2.723      ;
; -2.144 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r3|Q[0]    ; clock        ; clock       ; 1.000        ; -0.420     ; 2.723      ;
; -2.141 ; register_file:rf|regN:r3|Q[0]  ; regN:reg4|Q[0]                 ; clock        ; clock       ; 1.000        ; -0.056     ; 3.084      ;
; -2.130 ; regN:reg2|Q[22]                ; regN:reg3|Q[0]                 ; clock        ; clock       ; 1.000        ; -0.074     ; 3.055      ;
; -2.128 ; register_file:rf|regN:r4|Q[0]  ; regN:reg4|Q[0]                 ; clock        ; clock       ; 1.000        ; -0.056     ; 3.071      ;
; -2.116 ; regN:reg2|Q[19]                ; regN:reg4|Q[2]                 ; clock        ; clock       ; 1.000        ; -0.089     ; 3.026      ;
; -2.111 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r11|Q[1]   ; clock        ; clock       ; 1.000        ; -0.420     ; 2.690      ;
; -2.111 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r11|Q[2]   ; clock        ; clock       ; 1.000        ; -0.420     ; 2.690      ;
; -2.111 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r11|Q[3]   ; clock        ; clock       ; 1.000        ; -0.420     ; 2.690      ;
; -2.111 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r11|Q[0]   ; clock        ; clock       ; 1.000        ; -0.420     ; 2.690      ;
; -2.099 ; register_file:rf|regN:r16|Q[0] ; regN:reg4|Q[0]                 ; clock        ; clock       ; 1.000        ; -0.075     ; 3.023      ;
; -2.072 ; regN:reg2|Q[22]                ; regN:reg3|Q[2]                 ; clock        ; clock       ; 1.000        ; -0.089     ; 2.982      ;
; -2.072 ; regN:reg2|Q[24]                ; regN:reg3|Q[1]                 ; clock        ; clock       ; 1.000        ; -0.074     ; 2.997      ;
; -2.066 ; data_memory:dm|regN:r2|Q[0]    ; regN:reg28|Q[0]                ; clock        ; clock       ; 1.000        ; -0.077     ; 2.988      ;
; -2.051 ; regN:reg30|Q[0]                ; register_file:rf|regN:r4|Q[0]  ; clock        ; clock       ; 1.000        ; -0.095     ; 2.955      ;
; -2.051 ; regN:reg30|Q[0]                ; register_file:rf|regN:r4|Q[3]  ; clock        ; clock       ; 1.000        ; -0.095     ; 2.955      ;
; -2.051 ; regN:reg30|Q[0]                ; register_file:rf|regN:r4|Q[2]  ; clock        ; clock       ; 1.000        ; -0.095     ; 2.955      ;
; -2.051 ; regN:reg30|Q[0]                ; register_file:rf|regN:r4|Q[1]  ; clock        ; clock       ; 1.000        ; -0.095     ; 2.955      ;
; -2.040 ; regN:reg30|Q[0]                ; register_file:rf|regN:r3|Q[0]  ; clock        ; clock       ; 1.000        ; -0.095     ; 2.944      ;
; -2.040 ; regN:reg30|Q[0]                ; register_file:rf|regN:r3|Q[3]  ; clock        ; clock       ; 1.000        ; -0.095     ; 2.944      ;
; -2.040 ; regN:reg30|Q[0]                ; register_file:rf|regN:r3|Q[2]  ; clock        ; clock       ; 1.000        ; -0.095     ; 2.944      ;
; -2.040 ; regN:reg30|Q[0]                ; register_file:rf|regN:r3|Q[1]  ; clock        ; clock       ; 1.000        ; -0.095     ; 2.944      ;
; -2.036 ; regN:reg30|Q[3]                ; register_file:rf|regN:r9|Q[0]  ; clock        ; clock       ; 1.000        ; -0.087     ; 2.948      ;
; -2.036 ; regN:reg30|Q[3]                ; register_file:rf|regN:r9|Q[3]  ; clock        ; clock       ; 1.000        ; -0.087     ; 2.948      ;
; -2.036 ; regN:reg30|Q[3]                ; register_file:rf|regN:r9|Q[2]  ; clock        ; clock       ; 1.000        ; -0.087     ; 2.948      ;
; -2.036 ; regN:reg30|Q[3]                ; register_file:rf|regN:r9|Q[1]  ; clock        ; clock       ; 1.000        ; -0.087     ; 2.948      ;
; -2.036 ; regSingle:reg32|Q              ; register_file:rf|regN:r4|Q[0]  ; clock        ; clock       ; 1.000        ; -0.095     ; 2.940      ;
; -2.036 ; regSingle:reg32|Q              ; register_file:rf|regN:r4|Q[3]  ; clock        ; clock       ; 1.000        ; -0.095     ; 2.940      ;
; -2.036 ; regSingle:reg32|Q              ; register_file:rf|regN:r4|Q[2]  ; clock        ; clock       ; 1.000        ; -0.095     ; 2.940      ;
; -2.036 ; regSingle:reg32|Q              ; register_file:rf|regN:r4|Q[1]  ; clock        ; clock       ; 1.000        ; -0.095     ; 2.940      ;
; -2.033 ; regN:reg17|Q[2]                ; data_memory:dm|regN:r2|Q[1]    ; clock        ; clock       ; 1.000        ; -0.068     ; 2.964      ;
; -2.033 ; regN:reg17|Q[2]                ; data_memory:dm|regN:r2|Q[2]    ; clock        ; clock       ; 1.000        ; -0.068     ; 2.964      ;
; -2.033 ; regN:reg17|Q[2]                ; data_memory:dm|regN:r2|Q[3]    ; clock        ; clock       ; 1.000        ; -0.068     ; 2.964      ;
; -2.033 ; regN:reg17|Q[2]                ; data_memory:dm|regN:r2|Q[0]    ; clock        ; clock       ; 1.000        ; -0.068     ; 2.964      ;
; -2.033 ; regN:reg30|Q[3]                ; register_file:rf|regN:r3|Q[0]  ; clock        ; clock       ; 1.000        ; -0.095     ; 2.937      ;
; -2.033 ; regN:reg30|Q[3]                ; register_file:rf|regN:r3|Q[3]  ; clock        ; clock       ; 1.000        ; -0.095     ; 2.937      ;
; -2.033 ; regN:reg30|Q[3]                ; register_file:rf|regN:r3|Q[2]  ; clock        ; clock       ; 1.000        ; -0.095     ; 2.937      ;
; -2.033 ; regN:reg30|Q[3]                ; register_file:rf|regN:r3|Q[1]  ; clock        ; clock       ; 1.000        ; -0.095     ; 2.937      ;
; -2.029 ; register_file:rf|regN:r9|Q[0]  ; regN:reg4|Q[0]                 ; clock        ; clock       ; 1.000        ; -0.064     ; 2.964      ;
; -2.027 ; regN:reg28|Q[1]                ; register_file:rf|regN:r1|Q[1]  ; clock        ; clock       ; 1.000        ; -0.488     ; 2.538      ;
; -2.027 ; regN:reg28|Q[1]                ; register_file:rf|regN:r9|Q[1]  ; clock        ; clock       ; 1.000        ; -0.488     ; 2.538      ;
; -2.022 ; regN:reg2|Q[18]                ; regN:reg4|Q[1]                 ; clock        ; clock       ; 1.000        ; -0.058     ; 2.963      ;
; -2.019 ; register_file:rf|regN:r1|Q[0]  ; regN:reg4|Q[0]                 ; clock        ; clock       ; 1.000        ; -0.064     ; 2.954      ;
; -2.006 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r2|Q[1]    ; clock        ; clock       ; 1.000        ; -0.424     ; 2.581      ;
; -2.006 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r2|Q[2]    ; clock        ; clock       ; 1.000        ; -0.424     ; 2.581      ;
; -2.006 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r2|Q[3]    ; clock        ; clock       ; 1.000        ; -0.424     ; 2.581      ;
; -2.006 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r2|Q[0]    ; clock        ; clock       ; 1.000        ; -0.424     ; 2.581      ;
; -2.002 ; regN:reg30|Q[3]                ; register_file:rf|regN:r2|Q[3]  ; clock        ; clock       ; 1.000        ; -0.093     ; 2.908      ;
; -2.001 ; regSingle:reg13|Q              ; regSingle:reg18|Q              ; clock        ; clock       ; 1.000        ; -0.068     ; 2.932      ;
; -2.001 ; register_file:rf|regN:r2|Q[1]  ; regN:reg4|Q[1]                 ; clock        ; clock       ; 1.000        ; -0.066     ; 2.934      ;
; -1.997 ; regN:reg30|Q[0]                ; register_file:rf|regN:r13|Q[2] ; clock        ; clock       ; 1.000        ; -0.074     ; 2.922      ;
; -1.995 ; regN:reg17|Q[1]                ; regN:reg28|Q[2]                ; clock        ; clock       ; 1.000        ; -0.075     ; 2.919      ;
; -1.988 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r13|Q[1]   ; clock        ; clock       ; 1.000        ; -0.428     ; 2.559      ;
; -1.988 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r13|Q[2]   ; clock        ; clock       ; 1.000        ; -0.428     ; 2.559      ;
; -1.988 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r13|Q[3]   ; clock        ; clock       ; 1.000        ; -0.428     ; 2.559      ;
; -1.988 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r13|Q[0]   ; clock        ; clock       ; 1.000        ; -0.428     ; 2.559      ;
; -1.988 ; register_file:rf|regN:r12|Q[0] ; regN:reg4|Q[0]                 ; clock        ; clock       ; 1.000        ; -0.076     ; 2.911      ;
; -1.988 ; register_file:rf|regN:r5|Q[1]  ; regN:reg4|Q[1]                 ; clock        ; clock       ; 1.000        ; -0.080     ; 2.907      ;
; -1.988 ; regN:reg4|Q[0]                 ; regSingle:reg18|Q              ; clock        ; clock       ; 1.000        ; -0.059     ; 2.928      ;
; -1.985 ; regN:reg28|Q[3]                ; register_file:rf|regN:r9|Q[3]  ; clock        ; clock       ; 1.000        ; -0.088     ; 2.896      ;
; -1.984 ; regN:reg28|Q[3]                ; register_file:rf|regN:r1|Q[3]  ; clock        ; clock       ; 1.000        ; -0.088     ; 2.895      ;
; -1.982 ; regN:reg17|Q[3]                ; regN:reg28|Q[2]                ; clock        ; clock       ; 1.000        ; -0.068     ; 2.913      ;
; -1.973 ; regSingle:reg10|Q              ; regSingle:reg18|Q              ; clock        ; clock       ; 1.000        ; -0.068     ; 2.904      ;
; -1.971 ; regN:reg30|Q[0]                ; register_file:rf|regN:r7|Q[0]  ; clock        ; clock       ; 1.000        ; -0.080     ; 2.890      ;
; -1.971 ; regN:reg30|Q[0]                ; register_file:rf|regN:r7|Q[3]  ; clock        ; clock       ; 1.000        ; -0.080     ; 2.890      ;
; -1.971 ; regN:reg30|Q[0]                ; register_file:rf|regN:r7|Q[2]  ; clock        ; clock       ; 1.000        ; -0.080     ; 2.890      ;
; -1.971 ; regN:reg30|Q[0]                ; register_file:rf|regN:r7|Q[1]  ; clock        ; clock       ; 1.000        ; -0.080     ; 2.890      ;
; -1.966 ; regN:reg17|Q[1]                ; data_memory:dm|regN:r14|Q[1]   ; clock        ; clock       ; 1.000        ; -0.073     ; 2.892      ;
; -1.966 ; regN:reg17|Q[1]                ; data_memory:dm|regN:r14|Q[2]   ; clock        ; clock       ; 1.000        ; -0.073     ; 2.892      ;
; -1.966 ; regN:reg17|Q[1]                ; data_memory:dm|regN:r14|Q[3]   ; clock        ; clock       ; 1.000        ; -0.073     ; 2.892      ;
; -1.966 ; regN:reg17|Q[1]                ; data_memory:dm|regN:r14|Q[0]   ; clock        ; clock       ; 1.000        ; -0.073     ; 2.892      ;
; -1.964 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r15|Q[1]   ; clock        ; clock       ; 1.000        ; -0.042     ; 2.921      ;
; -1.964 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r15|Q[2]   ; clock        ; clock       ; 1.000        ; -0.042     ; 2.921      ;
; -1.964 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r15|Q[3]   ; clock        ; clock       ; 1.000        ; -0.042     ; 2.921      ;
; -1.964 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r15|Q[0]   ; clock        ; clock       ; 1.000        ; -0.042     ; 2.921      ;
; -1.964 ; regN:reg30|Q[3]                ; register_file:rf|regN:r7|Q[0]  ; clock        ; clock       ; 1.000        ; -0.080     ; 2.883      ;
; -1.964 ; regN:reg30|Q[3]                ; register_file:rf|regN:r7|Q[3]  ; clock        ; clock       ; 1.000        ; -0.080     ; 2.883      ;
; -1.964 ; regN:reg30|Q[3]                ; register_file:rf|regN:r7|Q[2]  ; clock        ; clock       ; 1.000        ; -0.080     ; 2.883      ;
; -1.964 ; regN:reg30|Q[3]                ; register_file:rf|regN:r7|Q[1]  ; clock        ; clock       ; 1.000        ; -0.080     ; 2.883      ;
; -1.963 ; register_file:rf|regN:r5|Q[0]  ; regN:reg4|Q[0]                 ; clock        ; clock       ; 1.000        ; -0.080     ; 2.882      ;
; -1.956 ; register_file:rf|regN:r6|Q[1]  ; regN:reg4|Q[1]                 ; clock        ; clock       ; 1.000        ; -0.068     ; 2.887      ;
; -1.953 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r9|Q[1]    ; clock        ; clock       ; 1.000        ; -0.428     ; 2.524      ;
; -1.953 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r9|Q[2]    ; clock        ; clock       ; 1.000        ; -0.428     ; 2.524      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                               ;
+-------+-------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.368 ; regN:r1|Q[0]      ; regN:r1|Q[0]                   ; clock        ; clock       ; 0.000        ; 0.069      ; 0.608      ;
; 0.399 ; regSingle:reg6|Q  ; regSingle:reg22|Q              ; clock        ; clock       ; 0.000        ; 0.069      ; 0.639      ;
; 0.399 ; regN:reg15|Q[0]   ; regN:reg26|Q[0]                ; clock        ; clock       ; 0.000        ; 0.069      ; 0.639      ;
; 0.399 ; regN:reg15|Q[1]   ; regN:reg26|Q[1]                ; clock        ; clock       ; 0.000        ; 0.069      ; 0.639      ;
; 0.399 ; regN:reg15|Q[2]   ; regN:reg26|Q[2]                ; clock        ; clock       ; 0.000        ; 0.069      ; 0.639      ;
; 0.400 ; regN:reg16|Q[2]   ; regN:reg20|Q[2]                ; clock        ; clock       ; 0.000        ; 0.069      ; 0.640      ;
; 0.400 ; regN:reg1|Q[3]    ; regN:reg16|Q[3]                ; clock        ; clock       ; 0.000        ; 0.069      ; 0.640      ;
; 0.401 ; regN:reg15|Q[3]   ; regN:reg26|Q[3]                ; clock        ; clock       ; 0.000        ; 0.069      ; 0.641      ;
; 0.509 ; regSingle:reg21|Q ; regSingle:reg32|Q              ; clock        ; clock       ; 0.000        ; 0.070      ; 0.750      ;
; 0.510 ; regN:reg2|Q[13]   ; regN:reg15|Q[2]                ; clock        ; clock       ; 0.000        ; 0.069      ; 0.750      ;
; 0.511 ; regSingle:reg22|Q ; regSingle:reg31|Q              ; clock        ; clock       ; 0.000        ; 0.069      ; 0.751      ;
; 0.512 ; regN:reg1|Q[0]    ; regN:reg16|Q[0]                ; clock        ; clock       ; 0.000        ; 0.070      ; 0.753      ;
; 0.534 ; regN:reg2|Q[27]   ; regSingle:reg9|Q               ; clock        ; clock       ; 0.000        ; 0.069      ; 0.774      ;
; 0.551 ; regN:reg1|Q[2]    ; regN:reg16|Q[2]                ; clock        ; clock       ; 0.000        ; 0.069      ; 0.791      ;
; 0.553 ; regN:reg16|Q[1]   ; regN:reg20|Q[1]                ; clock        ; clock       ; 0.000        ; 0.069      ; 0.793      ;
; 0.554 ; regN:reg1|Q[1]    ; regN:reg16|Q[1]                ; clock        ; clock       ; 0.000        ; 0.069      ; 0.794      ;
; 0.556 ; regN:reg29|Q[0]   ; register_file:rf|regN:r8|Q[0]  ; clock        ; clock       ; 0.000        ; 0.071      ; 0.798      ;
; 0.558 ; regN:reg29|Q[3]   ; register_file:rf|regN:r8|Q[3]  ; clock        ; clock       ; 0.000        ; 0.071      ; 0.800      ;
; 0.559 ; regN:reg29|Q[0]   ; register_file:rf|regN:r7|Q[0]  ; clock        ; clock       ; 0.000        ; 0.071      ; 0.801      ;
; 0.585 ; regN:reg2|Q[12]   ; regN:reg15|Q[1]                ; clock        ; clock       ; 0.000        ; 0.069      ; 0.825      ;
; 0.585 ; regN:reg2|Q[11]   ; regN:reg15|Q[0]                ; clock        ; clock       ; 0.000        ; 0.069      ; 0.825      ;
; 0.614 ; regN:r1|Q[2]      ; regN:reg1|Q[2]                 ; clock        ; clock       ; 0.000        ; 0.078      ; 0.863      ;
; 0.689 ; regN:reg2|Q[17]   ; regN:reg4|Q[2]                 ; clock        ; clock       ; 0.000        ; 0.069      ; 0.929      ;
; 0.702 ; regN:reg2|Q[29]   ; regSingle:reg7|Q               ; clock        ; clock       ; 0.000        ; 0.069      ; 0.942      ;
; 0.702 ; regN:reg2|Q[26]   ; regSingle:reg9|Q               ; clock        ; clock       ; 0.000        ; 0.069      ; 0.942      ;
; 0.713 ; regN:reg19|Q[1]   ; data_memory:dm|regN:r15|Q[1]   ; clock        ; clock       ; 0.000        ; 0.471      ; 1.355      ;
; 0.737 ; regN:reg14|Q[2]   ; regN:reg27|Q[2]                ; clock        ; clock       ; 0.000        ; 0.067      ; 0.975      ;
; 0.752 ; regN:reg2|Q[26]   ; regSingle:reg7|Q               ; clock        ; clock       ; 0.000        ; 0.069      ; 0.992      ;
; 0.768 ; regN:reg29|Q[1]   ; register_file:rf|regN:r11|Q[1] ; clock        ; clock       ; 0.000        ; 0.069      ; 1.008      ;
; 0.777 ; regN:reg19|Q[1]   ; data_memory:dm|regN:r7|Q[1]    ; clock        ; clock       ; 0.000        ; 0.501      ; 1.449      ;
; 0.798 ; regN:reg26|Q[0]   ; regN:reg30|Q[0]                ; clock        ; clock       ; 0.000        ; 0.083      ; 1.052      ;
; 0.807 ; regN:reg19|Q[0]   ; data_memory:dm|regN:r7|Q[0]    ; clock        ; clock       ; 0.000        ; 0.506      ; 1.484      ;
; 0.815 ; regN:reg19|Q[3]   ; data_memory:dm|regN:r4|Q[3]    ; clock        ; clock       ; 0.000        ; 0.118      ; 1.104      ;
; 0.817 ; regN:reg4|Q[3]    ; regN:reg19|Q[3]                ; clock        ; clock       ; 0.000        ; 0.457      ; 1.445      ;
; 0.818 ; regN:r1|Q[0]      ; regN:reg2|Q[16]                ; clock        ; clock       ; 0.000        ; 0.073      ; 1.062      ;
; 0.818 ; regN:r1|Q[0]      ; regN:reg2|Q[18]                ; clock        ; clock       ; 0.000        ; 0.073      ; 1.062      ;
; 0.828 ; regN:reg2|Q[2]    ; regN:reg14|Q[2]                ; clock        ; clock       ; 0.000        ; 0.063      ; 1.062      ;
; 0.833 ; regN:reg2|Q[21]   ; regN:reg3|Q[3]                 ; clock        ; clock       ; 0.000        ; 0.070      ; 1.074      ;
; 0.834 ; regSingle:reg7|Q  ; regSingle:reg23|Q              ; clock        ; clock       ; 0.000        ; 0.085      ; 1.090      ;
; 0.834 ; regN:reg26|Q[2]   ; regN:reg30|Q[2]                ; clock        ; clock       ; 0.000        ; 0.083      ; 1.088      ;
; 0.835 ; regN:r1|Q[0]      ; regN:reg2|Q[17]                ; clock        ; clock       ; 0.000        ; 0.073      ; 1.079      ;
; 0.836 ; regN:reg4|Q[0]    ; regN:reg19|Q[0]                ; clock        ; clock       ; 0.000        ; 0.083      ; 1.090      ;
; 0.839 ; regN:reg2|Q[29]   ; regSingle:reg6|Q               ; clock        ; clock       ; 0.000        ; 0.060      ; 1.070      ;
; 0.840 ; regN:reg4|Q[2]    ; regN:reg19|Q[2]                ; clock        ; clock       ; 0.000        ; 0.494      ; 1.505      ;
; 0.841 ; regN:reg14|Q[1]   ; regN:reg27|Q[1]                ; clock        ; clock       ; 0.000        ; 0.055      ; 1.067      ;
; 0.846 ; regN:reg2|Q[29]   ; regSingle:reg5|Q               ; clock        ; clock       ; 0.000        ; 0.060      ; 1.077      ;
; 0.848 ; regN:reg17|Q[3]   ; regN:reg29|Q[3]                ; clock        ; clock       ; 0.000        ; 0.059      ; 1.078      ;
; 0.863 ; regN:reg19|Q[0]   ; data_memory:dm|regN:r15|Q[0]   ; clock        ; clock       ; 0.000        ; 0.476      ; 1.510      ;
; 0.884 ; regN:reg29|Q[3]   ; register_file:rf|regN:r7|Q[3]  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.126      ;
; 0.891 ; regN:reg2|Q[27]   ; regSingle:reg7|Q               ; clock        ; clock       ; 0.000        ; 0.069      ; 1.131      ;
; 0.899 ; regN:reg17|Q[0]   ; regN:reg28|Q[2]                ; clock        ; clock       ; 0.000        ; -0.276     ; 0.794      ;
; 0.901 ; regN:reg17|Q[0]   ; regN:reg28|Q[3]                ; clock        ; clock       ; 0.000        ; -0.276     ; 0.796      ;
; 0.902 ; regN:reg12|Q[1]   ; regN:reg17|Q[0]                ; clock        ; clock       ; 0.000        ; 0.435      ; 1.508      ;
; 0.904 ; regN:reg19|Q[0]   ; data_memory:dm|regN:r6|Q[0]    ; clock        ; clock       ; 0.000        ; 0.073      ; 1.148      ;
; 0.913 ; regN:r1|Q[1]      ; regN:reg2|Q[19]                ; clock        ; clock       ; 0.000        ; 0.093      ; 1.177      ;
; 0.916 ; regN:r1|Q[1]      ; regN:reg2|Q[21]                ; clock        ; clock       ; 0.000        ; 0.093      ; 1.180      ;
; 0.917 ; regN:r1|Q[1]      ; regN:reg2|Q[22]                ; clock        ; clock       ; 0.000        ; 0.093      ; 1.181      ;
; 0.919 ; regN:r1|Q[1]      ; regN:reg2|Q[24]                ; clock        ; clock       ; 0.000        ; 0.093      ; 1.183      ;
; 0.945 ; regN:reg2|Q[30]   ; regSingle:reg7|Q               ; clock        ; clock       ; 0.000        ; 0.069      ; 1.185      ;
; 0.951 ; regN:reg19|Q[0]   ; data_memory:dm|regN:r8|Q[0]    ; clock        ; clock       ; 0.000        ; 0.470      ; 1.592      ;
; 0.955 ; regN:reg2|Q[14]   ; regSingle:reg7|Q               ; clock        ; clock       ; 0.000        ; 0.069      ; 1.195      ;
; 0.958 ; regN:reg26|Q[1]   ; regN:reg30|Q[1]                ; clock        ; clock       ; 0.000        ; 0.083      ; 1.212      ;
; 0.959 ; regN:reg2|Q[16]   ; regN:reg15|Q[0]                ; clock        ; clock       ; 0.000        ; 0.079      ; 1.209      ;
; 0.963 ; regN:reg27|Q[3]   ; regN:r1|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.060      ; 1.194      ;
; 0.966 ; regN:r1|Q[1]      ; regN:reg1|Q[2]                 ; clock        ; clock       ; 0.000        ; 0.078      ; 1.215      ;
; 0.980 ; regN:reg19|Q[3]   ; data_memory:dm|regN:r8|Q[3]    ; clock        ; clock       ; 0.000        ; 0.120      ; 1.271      ;
; 0.985 ; regN:reg19|Q[0]   ; data_memory:dm|regN:r16|Q[0]   ; clock        ; clock       ; 0.000        ; 0.436      ; 1.592      ;
; 0.989 ; regN:reg2|Q[29]   ; regSingle:reg9|Q               ; clock        ; clock       ; 0.000        ; 0.069      ; 1.229      ;
; 0.991 ; regN:reg2|Q[30]   ; regSingle:reg9|Q               ; clock        ; clock       ; 0.000        ; 0.069      ; 1.231      ;
; 0.993 ; regN:reg2|Q[16]   ; regN:reg4|Q[2]                 ; clock        ; clock       ; 0.000        ; 0.069      ; 1.233      ;
; 0.999 ; regSingle:reg9|Q  ; regSingle:reg25|Q              ; clock        ; clock       ; 0.000        ; 0.061      ; 1.231      ;
; 0.999 ; regN:reg2|Q[14]   ; regSingle:reg9|Q               ; clock        ; clock       ; 0.000        ; 0.069      ; 1.239      ;
; 1.006 ; regN:r1|Q[1]      ; regN:reg2|Q[17]                ; clock        ; clock       ; 0.000        ; 0.073      ; 1.250      ;
; 1.007 ; regN:r1|Q[0]      ; regN:reg1|Q[0]                 ; clock        ; clock       ; 0.000        ; 0.093      ; 1.271      ;
; 1.007 ; regN:r1|Q[1]      ; regN:reg2|Q[18]                ; clock        ; clock       ; 0.000        ; 0.073      ; 1.251      ;
; 1.007 ; regN:r1|Q[0]      ; regN:reg2|Q[24]                ; clock        ; clock       ; 0.000        ; 0.093      ; 1.271      ;
; 1.008 ; regN:r1|Q[1]      ; regN:reg2|Q[16]                ; clock        ; clock       ; 0.000        ; 0.073      ; 1.252      ;
; 1.008 ; regN:r1|Q[0]      ; regN:reg2|Q[19]                ; clock        ; clock       ; 0.000        ; 0.093      ; 1.272      ;
; 1.008 ; regN:r1|Q[0]      ; regN:reg2|Q[22]                ; clock        ; clock       ; 0.000        ; 0.093      ; 1.272      ;
; 1.010 ; regN:r1|Q[0]      ; regN:reg2|Q[21]                ; clock        ; clock       ; 0.000        ; 0.093      ; 1.274      ;
; 1.011 ; regN:reg28|Q[3]   ; register_file:rf|regN:r8|Q[3]  ; clock        ; clock       ; 0.000        ; 0.059      ; 1.241      ;
; 1.012 ; regN:reg28|Q[0]   ; register_file:rf|regN:r8|Q[0]  ; clock        ; clock       ; 0.000        ; 0.059      ; 1.242      ;
; 1.014 ; regN:reg26|Q[3]   ; regN:reg30|Q[3]                ; clock        ; clock       ; 0.000        ; 0.083      ; 1.268      ;
; 1.014 ; regN:reg28|Q[0]   ; register_file:rf|regN:r7|Q[0]  ; clock        ; clock       ; 0.000        ; 0.059      ; 1.244      ;
; 1.016 ; regN:reg19|Q[3]   ; data_memory:dm|regN:r16|Q[3]   ; clock        ; clock       ; 0.000        ; 0.086      ; 1.273      ;
; 1.019 ; regN:reg2|Q[17]   ; regN:reg15|Q[1]                ; clock        ; clock       ; 0.000        ; 0.079      ; 1.269      ;
; 1.021 ; regN:reg12|Q[1]   ; regN:reg17|Q[3]                ; clock        ; clock       ; 0.000        ; 0.072      ; 1.264      ;
; 1.023 ; regSingle:reg31|Q ; register_file:rf|regN:r8|Q[0]  ; clock        ; clock       ; 0.000        ; 0.078      ; 1.272      ;
; 1.025 ; regN:reg12|Q[0]   ; regN:reg17|Q[0]                ; clock        ; clock       ; 0.000        ; 0.435      ; 1.631      ;
; 1.027 ; regSingle:reg31|Q ; register_file:rf|regN:r8|Q[3]  ; clock        ; clock       ; 0.000        ; 0.078      ; 1.276      ;
; 1.029 ; regSingle:reg31|Q ; register_file:rf|regN:r7|Q[0]  ; clock        ; clock       ; 0.000        ; 0.078      ; 1.278      ;
; 1.038 ; regN:r1|Q[2]      ; regN:r1|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.069      ; 1.278      ;
; 1.039 ; regN:r1|Q[3]      ; regN:reg2|Q[17]                ; clock        ; clock       ; 0.000        ; 0.073      ; 1.283      ;
; 1.041 ; regN:r1|Q[3]      ; regN:reg2|Q[16]                ; clock        ; clock       ; 0.000        ; 0.073      ; 1.285      ;
; 1.045 ; regN:r1|Q[3]      ; regN:reg2|Q[18]                ; clock        ; clock       ; 0.000        ; 0.073      ; 1.289      ;
; 1.047 ; regN:reg27|Q[2]   ; regN:r1|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.060      ; 1.278      ;
; 1.052 ; regN:r1|Q[0]      ; regN:reg2|Q[11]                ; clock        ; clock       ; 0.000        ; 0.083      ; 1.306      ;
; 1.053 ; regN:r1|Q[0]      ; regN:reg2|Q[13]                ; clock        ; clock       ; 0.000        ; 0.083      ; 1.307      ;
; 1.053 ; regN:reg14|Q[0]   ; regN:reg27|Q[0]                ; clock        ; clock       ; 0.000        ; 0.053      ; 1.277      ;
; 1.055 ; regN:r1|Q[0]      ; regN:reg2|Q[12]                ; clock        ; clock       ; 0.000        ; 0.083      ; 1.309      ;
+-------+-------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                       ;
+--------+--------------+----------------+------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r10|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r10|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r10|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r10|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r11|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r11|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r11|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r11|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r12|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r12|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r12|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r12|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r13|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r13|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r13|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r13|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r14|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r14|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r14|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r14|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r15|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r15|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r15|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r15|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r16|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r16|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r16|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r16|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r1|Q[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r1|Q[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r1|Q[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r1|Q[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r2|Q[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r2|Q[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r2|Q[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r2|Q[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r3|Q[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r3|Q[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r3|Q[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r3|Q[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r4|Q[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r4|Q[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r4|Q[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r4|Q[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r5|Q[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r5|Q[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r5|Q[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r5|Q[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r6|Q[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r6|Q[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r6|Q[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r6|Q[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r7|Q[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r7|Q[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r7|Q[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r7|Q[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r8|Q[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r8|Q[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r8|Q[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r8|Q[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r9|Q[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r9|Q[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r9|Q[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r9|Q[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:r1|Q[0]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:r1|Q[1]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:r1|Q[2]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:r1|Q[3]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg12|Q[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg12|Q[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg14|Q[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg14|Q[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg14|Q[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg14|Q[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg15|Q[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg15|Q[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg15|Q[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg15|Q[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg16|Q[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg16|Q[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg16|Q[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg16|Q[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg17|Q[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg17|Q[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg17|Q[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg17|Q[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg19|Q[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg19|Q[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg19|Q[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg19|Q[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg1|Q[0]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg1|Q[1]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg1|Q[2]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg1|Q[3]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg20|Q[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg20|Q[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg20|Q[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg20|Q[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:reg26|Q[0]              ;
+--------+--------------+----------------+------------+-------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 4.380 ; 4.470 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -1.690 ; -1.929 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; result[*]  ; clock      ; 11.511 ; 11.346 ; Rise       ; clock           ;
;  result[0] ; clock      ; 11.511 ; 11.346 ; Rise       ; clock           ;
;  result[1] ; clock      ; 11.451 ; 11.342 ; Rise       ; clock           ;
;  result[2] ; clock      ; 10.586 ; 10.423 ; Rise       ; clock           ;
;  result[3] ; clock      ; 10.820 ; 10.594 ; Rise       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; result[*]  ; clock      ; 8.094 ; 7.935 ; Rise       ; clock           ;
;  result[0] ; clock      ; 8.497 ; 8.407 ; Rise       ; clock           ;
;  result[1] ; clock      ; 8.799 ; 8.572 ; Rise       ; clock           ;
;  result[2] ; clock      ; 8.094 ; 7.935 ; Rise       ; clock           ;
;  result[3] ; clock      ; 8.422 ; 8.261 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -0.813 ; -88.137           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.191 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -239.471                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                           ;
+--------+--------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.813 ; register_file:rf|regN:r15|Q[0] ; regN:reg4|Q[0]                ; clock        ; clock       ; 1.000        ; -0.046     ; 1.754      ;
; -0.806 ; regN:reg2|Q[16]                ; regN:reg4|Q[0]                ; clock        ; clock       ; 1.000        ; -0.029     ; 1.764      ;
; -0.775 ; regN:reg30|Q[0]                ; register_file:rf|regN:r2|Q[3] ; clock        ; clock       ; 1.000        ; -0.062     ; 1.700      ;
; -0.771 ; regSingle:reg32|Q              ; register_file:rf|regN:r2|Q[3] ; clock        ; clock       ; 1.000        ; -0.062     ; 1.696      ;
; -0.757 ; regN:reg2|Q[18]                ; regN:reg4|Q[0]                ; clock        ; clock       ; 1.000        ; -0.029     ; 1.715      ;
; -0.753 ; regN:reg2|Q[19]                ; regN:reg4|Q[1]                ; clock        ; clock       ; 1.000        ; -0.048     ; 1.692      ;
; -0.746 ; register_file:rf|regN:r13|Q[0] ; regN:reg4|Q[0]                ; clock        ; clock       ; 1.000        ; -0.050     ; 1.683      ;
; -0.735 ; regN:reg2|Q[16]                ; regN:reg4|Q[2]                ; clock        ; clock       ; 1.000        ; -0.039     ; 1.683      ;
; -0.724 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r5|Q[1]   ; clock        ; clock       ; 1.000        ; -0.216     ; 1.495      ;
; -0.724 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r5|Q[2]   ; clock        ; clock       ; 1.000        ; -0.216     ; 1.495      ;
; -0.724 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r5|Q[3]   ; clock        ; clock       ; 1.000        ; -0.216     ; 1.495      ;
; -0.724 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r5|Q[0]   ; clock        ; clock       ; 1.000        ; -0.216     ; 1.495      ;
; -0.723 ; register_file:rf|regN:r2|Q[0]  ; regN:reg4|Q[0]                ; clock        ; clock       ; 1.000        ; -0.036     ; 1.674      ;
; -0.720 ; register_file:rf|regN:r11|Q[0] ; regN:reg4|Q[0]                ; clock        ; clock       ; 1.000        ; -0.039     ; 1.668      ;
; -0.718 ; register_file:rf|regN:r16|Q[0] ; regN:reg4|Q[0]                ; clock        ; clock       ; 1.000        ; -0.045     ; 1.660      ;
; -0.711 ; regN:reg2|Q[19]                ; regN:reg4|Q[2]                ; clock        ; clock       ; 1.000        ; -0.058     ; 1.640      ;
; -0.707 ; regN:reg17|Q[3]                ; regN:reg28|Q[0]               ; clock        ; clock       ; 1.000        ; -0.037     ; 1.657      ;
; -0.703 ; register_file:rf|regN:r3|Q[0]  ; regN:reg4|Q[0]                ; clock        ; clock       ; 1.000        ; -0.027     ; 1.663      ;
; -0.698 ; regN:reg2|Q[22]                ; regN:reg3|Q[0]                ; clock        ; clock       ; 1.000        ; -0.044     ; 1.641      ;
; -0.695 ; regN:reg30|Q[0]                ; register_file:rf|regN:r4|Q[0] ; clock        ; clock       ; 1.000        ; -0.064     ; 1.618      ;
; -0.695 ; regN:reg30|Q[0]                ; register_file:rf|regN:r4|Q[3] ; clock        ; clock       ; 1.000        ; -0.064     ; 1.618      ;
; -0.695 ; regN:reg30|Q[0]                ; register_file:rf|regN:r4|Q[2] ; clock        ; clock       ; 1.000        ; -0.064     ; 1.618      ;
; -0.695 ; regN:reg30|Q[0]                ; register_file:rf|regN:r4|Q[1] ; clock        ; clock       ; 1.000        ; -0.064     ; 1.618      ;
; -0.691 ; register_file:rf|regN:r4|Q[0]  ; regN:reg4|Q[0]                ; clock        ; clock       ; 1.000        ; -0.027     ; 1.651      ;
; -0.691 ; regSingle:reg32|Q              ; register_file:rf|regN:r4|Q[0] ; clock        ; clock       ; 1.000        ; -0.064     ; 1.614      ;
; -0.691 ; regSingle:reg32|Q              ; register_file:rf|regN:r4|Q[3] ; clock        ; clock       ; 1.000        ; -0.064     ; 1.614      ;
; -0.691 ; regSingle:reg32|Q              ; register_file:rf|regN:r4|Q[2] ; clock        ; clock       ; 1.000        ; -0.064     ; 1.614      ;
; -0.691 ; regSingle:reg32|Q              ; register_file:rf|regN:r4|Q[1] ; clock        ; clock       ; 1.000        ; -0.064     ; 1.614      ;
; -0.688 ; data_memory:dm|regN:r2|Q[0]    ; regN:reg28|Q[0]               ; clock        ; clock       ; 1.000        ; -0.046     ; 1.629      ;
; -0.681 ; regN:reg2|Q[24]                ; regN:reg3|Q[1]                ; clock        ; clock       ; 1.000        ; -0.044     ; 1.624      ;
; -0.673 ; register_file:rf|regN:r12|Q[0] ; regN:reg4|Q[0]                ; clock        ; clock       ; 1.000        ; -0.046     ; 1.614      ;
; -0.667 ; register_file:rf|regN:r12|Q[2] ; regN:reg4|Q[2]                ; clock        ; clock       ; 1.000        ; -0.056     ; 1.598      ;
; -0.664 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r3|Q[1]   ; clock        ; clock       ; 1.000        ; -0.214     ; 1.437      ;
; -0.664 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r3|Q[2]   ; clock        ; clock       ; 1.000        ; -0.214     ; 1.437      ;
; -0.664 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r3|Q[3]   ; clock        ; clock       ; 1.000        ; -0.214     ; 1.437      ;
; -0.664 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r3|Q[0]   ; clock        ; clock       ; 1.000        ; -0.214     ; 1.437      ;
; -0.664 ; regN:reg30|Q[3]                ; register_file:rf|regN:r9|Q[0] ; clock        ; clock       ; 1.000        ; -0.056     ; 1.595      ;
; -0.664 ; regN:reg30|Q[3]                ; register_file:rf|regN:r9|Q[3] ; clock        ; clock       ; 1.000        ; -0.056     ; 1.595      ;
; -0.664 ; regN:reg30|Q[3]                ; register_file:rf|regN:r9|Q[2] ; clock        ; clock       ; 1.000        ; -0.056     ; 1.595      ;
; -0.664 ; regN:reg30|Q[3]                ; register_file:rf|regN:r9|Q[1] ; clock        ; clock       ; 1.000        ; -0.056     ; 1.595      ;
; -0.663 ; regN:reg2|Q[22]                ; regN:reg3|Q[2]                ; clock        ; clock       ; 1.000        ; -0.058     ; 1.592      ;
; -0.659 ; regSingle:reg18|Q              ; regN:r1|Q[2]                  ; clock        ; clock       ; 1.000        ; -0.061     ; 1.585      ;
; -0.657 ; regN:reg2|Q[18]                ; regN:reg4|Q[1]                ; clock        ; clock       ; 1.000        ; -0.029     ; 1.615      ;
; -0.648 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r11|Q[1]  ; clock        ; clock       ; 1.000        ; -0.214     ; 1.421      ;
; -0.648 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r11|Q[2]  ; clock        ; clock       ; 1.000        ; -0.214     ; 1.421      ;
; -0.648 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r11|Q[3]  ; clock        ; clock       ; 1.000        ; -0.214     ; 1.421      ;
; -0.648 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r11|Q[0]  ; clock        ; clock       ; 1.000        ; -0.214     ; 1.421      ;
; -0.648 ; register_file:rf|regN:r5|Q[1]  ; regN:reg4|Q[1]                ; clock        ; clock       ; 1.000        ; -0.050     ; 1.585      ;
; -0.642 ; regSingle:reg13|Q              ; regSingle:reg18|Q             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.592      ;
; -0.628 ; regN:reg28|Q[1]                ; register_file:rf|regN:r1|Q[1] ; clock        ; clock       ; 1.000        ; -0.260     ; 1.355      ;
; -0.628 ; regN:reg28|Q[1]                ; register_file:rf|regN:r9|Q[1] ; clock        ; clock       ; 1.000        ; -0.260     ; 1.355      ;
; -0.626 ; register_file:rf|regN:r1|Q[0]  ; regN:reg4|Q[0]                ; clock        ; clock       ; 1.000        ; -0.034     ; 1.579      ;
; -0.623 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r2|Q[1]   ; clock        ; clock       ; 1.000        ; -0.218     ; 1.392      ;
; -0.623 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r2|Q[2]   ; clock        ; clock       ; 1.000        ; -0.218     ; 1.392      ;
; -0.623 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r2|Q[3]   ; clock        ; clock       ; 1.000        ; -0.218     ; 1.392      ;
; -0.623 ; regN:reg17|Q[0]                ; data_memory:dm|regN:r2|Q[0]   ; clock        ; clock       ; 1.000        ; -0.218     ; 1.392      ;
; -0.620 ; register_file:rf|regN:r11|Q[0] ; regN:reg3|Q[0]                ; clock        ; clock       ; 1.000        ; -0.035     ; 1.572      ;
; -0.619 ; register_file:rf|regN:r9|Q[0]  ; regN:reg4|Q[0]                ; clock        ; clock       ; 1.000        ; -0.034     ; 1.572      ;
; -0.618 ; regN:reg28|Q[3]                ; register_file:rf|regN:r9|Q[3] ; clock        ; clock       ; 1.000        ; -0.053     ; 1.552      ;
; -0.618 ; regN:reg28|Q[3]                ; register_file:rf|regN:r1|Q[3] ; clock        ; clock       ; 1.000        ; -0.053     ; 1.552      ;
; -0.617 ; regSingle:reg31|Q              ; register_file:rf|regN:r9|Q[3] ; clock        ; clock       ; 1.000        ; -0.036     ; 1.568      ;
; -0.617 ; regSingle:reg31|Q              ; register_file:rf|regN:r1|Q[3] ; clock        ; clock       ; 1.000        ; -0.036     ; 1.568      ;
; -0.615 ; register_file:rf|regN:r2|Q[1]  ; regN:reg4|Q[1]                ; clock        ; clock       ; 1.000        ; -0.036     ; 1.566      ;
; -0.613 ; regN:reg2|Q[16]                ; regN:reg4|Q[3]                ; clock        ; clock       ; 1.000        ; -0.039     ; 1.561      ;
; -0.612 ; regN:reg17|Q[3]                ; regN:reg28|Q[2]               ; clock        ; clock       ; 1.000        ; -0.037     ; 1.562      ;
; -0.611 ; regN:reg17|Q[1]                ; regN:reg28|Q[2]               ; clock        ; clock       ; 1.000        ; -0.044     ; 1.554      ;
; -0.609 ; regN:reg30|Q[1]                ; register_file:rf|regN:r3|Q[0] ; clock        ; clock       ; 1.000        ; -0.064     ; 1.532      ;
; -0.609 ; regN:reg30|Q[1]                ; register_file:rf|regN:r3|Q[3] ; clock        ; clock       ; 1.000        ; -0.064     ; 1.532      ;
; -0.609 ; regN:reg30|Q[1]                ; register_file:rf|regN:r3|Q[2] ; clock        ; clock       ; 1.000        ; -0.064     ; 1.532      ;
; -0.609 ; regN:reg30|Q[1]                ; register_file:rf|regN:r3|Q[1] ; clock        ; clock       ; 1.000        ; -0.064     ; 1.532      ;
; -0.609 ; register_file:rf|regN:r11|Q[3] ; regN:reg4|Q[3]                ; clock        ; clock       ; 1.000        ; -0.049     ; 1.547      ;
; -0.608 ; regN:reg17|Q[1]                ; regN:reg28|Q[3]               ; clock        ; clock       ; 1.000        ; -0.044     ; 1.551      ;
; -0.608 ; regSingle:reg10|Q              ; regSingle:reg18|Q             ; clock        ; clock       ; 1.000        ; -0.037     ; 1.558      ;
; -0.603 ; register_file:rf|regN:r8|Q[3]  ; regN:reg3|Q[3]                ; clock        ; clock       ; 1.000        ; -0.032     ; 1.558      ;
; -0.602 ; register_file:rf|regN:r6|Q[1]  ; regN:reg4|Q[1]                ; clock        ; clock       ; 1.000        ; -0.038     ; 1.551      ;
; -0.600 ; regN:reg17|Q[2]                ; data_memory:dm|regN:r2|Q[1]   ; clock        ; clock       ; 1.000        ; -0.037     ; 1.550      ;
; -0.600 ; regN:reg17|Q[2]                ; data_memory:dm|regN:r2|Q[2]   ; clock        ; clock       ; 1.000        ; -0.037     ; 1.550      ;
; -0.600 ; regN:reg17|Q[2]                ; data_memory:dm|regN:r2|Q[3]   ; clock        ; clock       ; 1.000        ; -0.037     ; 1.550      ;
; -0.600 ; regN:reg17|Q[2]                ; data_memory:dm|regN:r2|Q[0]   ; clock        ; clock       ; 1.000        ; -0.037     ; 1.550      ;
; -0.599 ; regN:reg4|Q[3]                 ; regN:reg17|Q[3]               ; clock        ; clock       ; 1.000        ; -0.021     ; 1.565      ;
; -0.597 ; register_file:rf|regN:r7|Q[1]  ; regN:reg4|Q[1]                ; clock        ; clock       ; 1.000        ; -0.041     ; 1.543      ;
; -0.594 ; regN:reg30|Q[3]                ; register_file:rf|regN:r3|Q[0] ; clock        ; clock       ; 1.000        ; -0.064     ; 1.517      ;
; -0.594 ; regN:reg30|Q[3]                ; register_file:rf|regN:r3|Q[3] ; clock        ; clock       ; 1.000        ; -0.064     ; 1.517      ;
; -0.594 ; regN:reg30|Q[3]                ; register_file:rf|regN:r3|Q[2] ; clock        ; clock       ; 1.000        ; -0.064     ; 1.517      ;
; -0.594 ; regN:reg30|Q[3]                ; register_file:rf|regN:r3|Q[1] ; clock        ; clock       ; 1.000        ; -0.064     ; 1.517      ;
; -0.593 ; regN:reg28|Q[0]                ; register_file:rf|regN:r1|Q[0] ; clock        ; clock       ; 1.000        ; -0.053     ; 1.527      ;
; -0.592 ; regN:reg17|Q[2]                ; regN:reg28|Q[0]               ; clock        ; clock       ; 1.000        ; -0.044     ; 1.535      ;
; -0.591 ; regN:reg28|Q[0]                ; register_file:rf|regN:r9|Q[0] ; clock        ; clock       ; 1.000        ; -0.053     ; 1.525      ;
; -0.591 ; regSingle:reg31|Q              ; register_file:rf|regN:r1|Q[0] ; clock        ; clock       ; 1.000        ; -0.036     ; 1.542      ;
; -0.590 ; register_file:rf|regN:r15|Q[2] ; regN:reg4|Q[2]                ; clock        ; clock       ; 1.000        ; -0.056     ; 1.521      ;
; -0.590 ; regN:reg30|Q[0]                ; register_file:rf|regN:r3|Q[0] ; clock        ; clock       ; 1.000        ; -0.064     ; 1.513      ;
; -0.590 ; regN:reg30|Q[0]                ; register_file:rf|regN:r3|Q[3] ; clock        ; clock       ; 1.000        ; -0.064     ; 1.513      ;
; -0.590 ; regN:reg30|Q[0]                ; register_file:rf|regN:r3|Q[2] ; clock        ; clock       ; 1.000        ; -0.064     ; 1.513      ;
; -0.590 ; regN:reg30|Q[0]                ; register_file:rf|regN:r3|Q[1] ; clock        ; clock       ; 1.000        ; -0.064     ; 1.513      ;
; -0.589 ; regSingle:reg31|Q              ; register_file:rf|regN:r9|Q[0] ; clock        ; clock       ; 1.000        ; -0.036     ; 1.540      ;
; -0.588 ; register_file:rf|regN:r5|Q[0]  ; regN:reg4|Q[0]                ; clock        ; clock       ; 1.000        ; -0.050     ; 1.525      ;
; -0.586 ; regN:reg17|Q[1]                ; data_memory:dm|regN:r14|Q[1]  ; clock        ; clock       ; 1.000        ; -0.042     ; 1.531      ;
; -0.586 ; regN:reg17|Q[2]                ; data_memory:dm|regN:r14|Q[1]  ; clock        ; clock       ; 1.000        ; -0.042     ; 1.531      ;
; -0.586 ; regN:reg17|Q[1]                ; data_memory:dm|regN:r14|Q[2]  ; clock        ; clock       ; 1.000        ; -0.042     ; 1.531      ;
; -0.586 ; regN:reg17|Q[2]                ; data_memory:dm|regN:r14|Q[2]  ; clock        ; clock       ; 1.000        ; -0.042     ; 1.531      ;
+--------+--------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                               ;
+-------+-------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.191 ; regN:r1|Q[0]      ; regN:r1|Q[0]                   ; clock        ; clock       ; 0.000        ; 0.039      ; 0.314      ;
; 0.191 ; regN:reg15|Q[0]   ; regN:reg26|Q[0]                ; clock        ; clock       ; 0.000        ; 0.039      ; 0.314      ;
; 0.191 ; regN:reg15|Q[2]   ; regN:reg26|Q[2]                ; clock        ; clock       ; 0.000        ; 0.039      ; 0.314      ;
; 0.192 ; regSingle:reg6|Q  ; regSingle:reg22|Q              ; clock        ; clock       ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; regN:reg15|Q[1]   ; regN:reg26|Q[1]                ; clock        ; clock       ; 0.000        ; 0.039      ; 0.315      ;
; 0.193 ; regN:reg1|Q[3]    ; regN:reg16|Q[3]                ; clock        ; clock       ; 0.000        ; 0.038      ; 0.315      ;
; 0.193 ; regN:reg15|Q[3]   ; regN:reg26|Q[3]                ; clock        ; clock       ; 0.000        ; 0.039      ; 0.316      ;
; 0.194 ; regN:reg16|Q[2]   ; regN:reg20|Q[2]                ; clock        ; clock       ; 0.000        ; 0.038      ; 0.316      ;
; 0.250 ; regN:reg2|Q[13]   ; regN:reg15|Q[2]                ; clock        ; clock       ; 0.000        ; 0.039      ; 0.373      ;
; 0.250 ; regSingle:reg21|Q ; regSingle:reg32|Q              ; clock        ; clock       ; 0.000        ; 0.039      ; 0.373      ;
; 0.252 ; regSingle:reg22|Q ; regSingle:reg31|Q              ; clock        ; clock       ; 0.000        ; 0.038      ; 0.374      ;
; 0.253 ; regN:reg1|Q[0]    ; regN:reg16|Q[0]                ; clock        ; clock       ; 0.000        ; 0.039      ; 0.376      ;
; 0.260 ; regN:reg29|Q[0]   ; register_file:rf|regN:r8|Q[0]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.385      ;
; 0.263 ; regN:reg29|Q[0]   ; register_file:rf|regN:r7|Q[0]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.388      ;
; 0.264 ; regN:reg29|Q[3]   ; register_file:rf|regN:r8|Q[3]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.389      ;
; 0.265 ; regN:reg1|Q[2]    ; regN:reg16|Q[2]                ; clock        ; clock       ; 0.000        ; 0.038      ; 0.387      ;
; 0.267 ; regN:reg16|Q[1]   ; regN:reg20|Q[1]                ; clock        ; clock       ; 0.000        ; 0.038      ; 0.389      ;
; 0.268 ; regN:reg1|Q[1]    ; regN:reg16|Q[1]                ; clock        ; clock       ; 0.000        ; 0.038      ; 0.390      ;
; 0.273 ; regN:reg2|Q[27]   ; regSingle:reg9|Q               ; clock        ; clock       ; 0.000        ; 0.039      ; 0.396      ;
; 0.291 ; regN:reg2|Q[12]   ; regN:reg15|Q[1]                ; clock        ; clock       ; 0.000        ; 0.039      ; 0.414      ;
; 0.291 ; regN:reg2|Q[11]   ; regN:reg15|Q[0]                ; clock        ; clock       ; 0.000        ; 0.039      ; 0.414      ;
; 0.306 ; regN:r1|Q[2]      ; regN:reg1|Q[2]                 ; clock        ; clock       ; 0.000        ; 0.044      ; 0.434      ;
; 0.324 ; regN:reg19|Q[1]   ; data_memory:dm|regN:r15|Q[1]   ; clock        ; clock       ; 0.000        ; 0.245      ; 0.653      ;
; 0.334 ; regN:reg2|Q[29]   ; regSingle:reg7|Q               ; clock        ; clock       ; 0.000        ; 0.039      ; 0.457      ;
; 0.346 ; regN:reg14|Q[2]   ; regN:reg27|Q[2]                ; clock        ; clock       ; 0.000        ; 0.036      ; 0.466      ;
; 0.356 ; regN:reg2|Q[17]   ; regN:reg4|Q[2]                 ; clock        ; clock       ; 0.000        ; 0.039      ; 0.479      ;
; 0.361 ; regN:reg2|Q[26]   ; regSingle:reg7|Q               ; clock        ; clock       ; 0.000        ; 0.039      ; 0.484      ;
; 0.368 ; regN:reg19|Q[1]   ; data_memory:dm|regN:r7|Q[1]    ; clock        ; clock       ; 0.000        ; 0.258      ; 0.710      ;
; 0.371 ; regN:reg2|Q[26]   ; regSingle:reg9|Q               ; clock        ; clock       ; 0.000        ; 0.039      ; 0.494      ;
; 0.374 ; regN:reg29|Q[1]   ; register_file:rf|regN:r11|Q[1] ; clock        ; clock       ; 0.000        ; 0.039      ; 0.497      ;
; 0.382 ; regN:reg19|Q[0]   ; data_memory:dm|regN:r7|Q[0]    ; clock        ; clock       ; 0.000        ; 0.262      ; 0.728      ;
; 0.391 ; regN:reg26|Q[0]   ; regN:reg30|Q[0]                ; clock        ; clock       ; 0.000        ; 0.053      ; 0.528      ;
; 0.394 ; regN:reg4|Q[3]    ; regN:reg19|Q[3]                ; clock        ; clock       ; 0.000        ; 0.244      ; 0.722      ;
; 0.400 ; regN:r1|Q[0]      ; regN:reg2|Q[16]                ; clock        ; clock       ; 0.000        ; 0.043      ; 0.527      ;
; 0.400 ; regN:r1|Q[0]      ; regN:reg2|Q[18]                ; clock        ; clock       ; 0.000        ; 0.043      ; 0.527      ;
; 0.401 ; regN:reg19|Q[3]   ; data_memory:dm|regN:r4|Q[3]    ; clock        ; clock       ; 0.000        ; 0.062      ; 0.547      ;
; 0.404 ; regN:r1|Q[0]      ; regN:reg2|Q[17]                ; clock        ; clock       ; 0.000        ; 0.043      ; 0.531      ;
; 0.404 ; regN:reg26|Q[2]   ; regN:reg30|Q[2]                ; clock        ; clock       ; 0.000        ; 0.053      ; 0.541      ;
; 0.405 ; regSingle:reg7|Q  ; regSingle:reg23|Q              ; clock        ; clock       ; 0.000        ; 0.055      ; 0.544      ;
; 0.408 ; regN:reg2|Q[21]   ; regN:reg3|Q[3]                 ; clock        ; clock       ; 0.000        ; 0.039      ; 0.531      ;
; 0.413 ; regN:reg4|Q[0]    ; regN:reg19|Q[0]                ; clock        ; clock       ; 0.000        ; 0.049      ; 0.546      ;
; 0.416 ; regN:reg2|Q[2]    ; regN:reg14|Q[2]                ; clock        ; clock       ; 0.000        ; 0.033      ; 0.533      ;
; 0.418 ; regN:reg2|Q[29]   ; regSingle:reg6|Q               ; clock        ; clock       ; 0.000        ; 0.033      ; 0.535      ;
; 0.422 ; regN:reg17|Q[3]   ; regN:reg29|Q[3]                ; clock        ; clock       ; 0.000        ; 0.031      ; 0.537      ;
; 0.427 ; regN:reg2|Q[29]   ; regSingle:reg5|Q               ; clock        ; clock       ; 0.000        ; 0.033      ; 0.544      ;
; 0.427 ; regN:reg4|Q[2]    ; regN:reg19|Q[2]                ; clock        ; clock       ; 0.000        ; 0.266      ; 0.777      ;
; 0.428 ; regN:reg19|Q[0]   ; data_memory:dm|regN:r15|Q[0]   ; clock        ; clock       ; 0.000        ; 0.249      ; 0.761      ;
; 0.428 ; regN:reg29|Q[3]   ; register_file:rf|regN:r7|Q[3]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.553      ;
; 0.430 ; regN:reg14|Q[1]   ; regN:reg27|Q[1]                ; clock        ; clock       ; 0.000        ; 0.024      ; 0.538      ;
; 0.435 ; regN:reg19|Q[0]   ; data_memory:dm|regN:r6|Q[0]    ; clock        ; clock       ; 0.000        ; 0.041      ; 0.560      ;
; 0.437 ; regN:reg12|Q[1]   ; regN:reg17|Q[0]                ; clock        ; clock       ; 0.000        ; 0.229      ; 0.750      ;
; 0.439 ; regN:reg2|Q[27]   ; regSingle:reg7|Q               ; clock        ; clock       ; 0.000        ; 0.039      ; 0.562      ;
; 0.448 ; regN:r1|Q[1]      ; regN:reg2|Q[19]                ; clock        ; clock       ; 0.000        ; 0.062      ; 0.594      ;
; 0.451 ; regN:r1|Q[1]      ; regN:reg2|Q[21]                ; clock        ; clock       ; 0.000        ; 0.062      ; 0.597      ;
; 0.452 ; regN:r1|Q[1]      ; regN:reg2|Q[22]                ; clock        ; clock       ; 0.000        ; 0.062      ; 0.598      ;
; 0.454 ; regN:r1|Q[1]      ; regN:reg2|Q[24]                ; clock        ; clock       ; 0.000        ; 0.062      ; 0.600      ;
; 0.461 ; regN:reg26|Q[1]   ; regN:reg30|Q[1]                ; clock        ; clock       ; 0.000        ; 0.053      ; 0.598      ;
; 0.463 ; regN:reg17|Q[0]   ; regN:reg28|Q[2]                ; clock        ; clock       ; 0.000        ; -0.139     ; 0.408      ;
; 0.464 ; regN:reg17|Q[0]   ; regN:reg28|Q[3]                ; clock        ; clock       ; 0.000        ; -0.139     ; 0.409      ;
; 0.464 ; regN:reg2|Q[16]   ; regN:reg15|Q[0]                ; clock        ; clock       ; 0.000        ; 0.048      ; 0.596      ;
; 0.469 ; regN:reg19|Q[3]   ; data_memory:dm|regN:r8|Q[3]    ; clock        ; clock       ; 0.000        ; 0.064      ; 0.617      ;
; 0.477 ; regN:reg19|Q[0]   ; data_memory:dm|regN:r8|Q[0]    ; clock        ; clock       ; 0.000        ; 0.242      ; 0.803      ;
; 0.486 ; regN:reg19|Q[3]   ; data_memory:dm|regN:r16|Q[3]   ; clock        ; clock       ; 0.000        ; 0.049      ; 0.619      ;
; 0.487 ; regN:r1|Q[1]      ; regN:reg1|Q[2]                 ; clock        ; clock       ; 0.000        ; 0.044      ; 0.615      ;
; 0.488 ; regN:reg2|Q[30]   ; regSingle:reg7|Q               ; clock        ; clock       ; 0.000        ; 0.039      ; 0.611      ;
; 0.489 ; regN:reg27|Q[3]   ; regN:r1|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.033      ; 0.606      ;
; 0.492 ; regN:reg19|Q[0]   ; data_memory:dm|regN:r16|Q[0]   ; clock        ; clock       ; 0.000        ; 0.227      ; 0.803      ;
; 0.493 ; regN:reg2|Q[17]   ; regN:reg15|Q[1]                ; clock        ; clock       ; 0.000        ; 0.048      ; 0.625      ;
; 0.494 ; regN:reg2|Q[16]   ; regN:reg4|Q[2]                 ; clock        ; clock       ; 0.000        ; 0.039      ; 0.617      ;
; 0.495 ; regN:reg2|Q[14]   ; regSingle:reg7|Q               ; clock        ; clock       ; 0.000        ; 0.039      ; 0.618      ;
; 0.498 ; regN:reg2|Q[14]   ; regSingle:reg9|Q               ; clock        ; clock       ; 0.000        ; 0.039      ; 0.621      ;
; 0.499 ; regN:reg12|Q[0]   ; regN:reg17|Q[0]                ; clock        ; clock       ; 0.000        ; 0.229      ; 0.812      ;
; 0.499 ; regN:reg2|Q[29]   ; regSingle:reg9|Q               ; clock        ; clock       ; 0.000        ; 0.039      ; 0.622      ;
; 0.504 ; regN:r1|Q[0]      ; regN:reg1|Q[0]                 ; clock        ; clock       ; 0.000        ; 0.062      ; 0.650      ;
; 0.504 ; regN:r1|Q[0]      ; regN:reg2|Q[19]                ; clock        ; clock       ; 0.000        ; 0.062      ; 0.650      ;
; 0.504 ; regN:r1|Q[0]      ; regN:reg2|Q[22]                ; clock        ; clock       ; 0.000        ; 0.062      ; 0.650      ;
; 0.504 ; regN:r1|Q[0]      ; regN:reg2|Q[24]                ; clock        ; clock       ; 0.000        ; 0.062      ; 0.650      ;
; 0.505 ; regN:r1|Q[0]      ; regN:reg2|Q[21]                ; clock        ; clock       ; 0.000        ; 0.062      ; 0.651      ;
; 0.506 ; regN:reg19|Q[0]   ; data_memory:dm|regN:r14|Q[0]   ; clock        ; clock       ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; regSingle:reg31|Q ; register_file:rf|regN:r8|Q[0]  ; clock        ; clock       ; 0.000        ; 0.047      ; 0.637      ;
; 0.507 ; regN:reg26|Q[3]   ; regN:reg30|Q[3]                ; clock        ; clock       ; 0.000        ; 0.053      ; 0.644      ;
; 0.509 ; regSingle:reg9|Q  ; regSingle:reg25|Q              ; clock        ; clock       ; 0.000        ; 0.031      ; 0.624      ;
; 0.510 ; regSingle:reg31|Q ; register_file:rf|regN:r8|Q[3]  ; clock        ; clock       ; 0.000        ; 0.047      ; 0.641      ;
; 0.510 ; regN:r1|Q[1]      ; regN:reg2|Q[17]                ; clock        ; clock       ; 0.000        ; 0.043      ; 0.637      ;
; 0.511 ; regN:reg12|Q[1]   ; regN:reg17|Q[3]                ; clock        ; clock       ; 0.000        ; 0.041      ; 0.636      ;
; 0.511 ; regN:r1|Q[1]      ; regN:reg2|Q[18]                ; clock        ; clock       ; 0.000        ; 0.043      ; 0.638      ;
; 0.512 ; regN:r1|Q[1]      ; regN:reg2|Q[16]                ; clock        ; clock       ; 0.000        ; 0.043      ; 0.639      ;
; 0.513 ; regSingle:reg31|Q ; register_file:rf|regN:r7|Q[0]  ; clock        ; clock       ; 0.000        ; 0.047      ; 0.644      ;
; 0.513 ; regN:r1|Q[3]      ; regN:reg2|Q[17]                ; clock        ; clock       ; 0.000        ; 0.043      ; 0.640      ;
; 0.514 ; regN:r1|Q[3]      ; regN:reg2|Q[18]                ; clock        ; clock       ; 0.000        ; 0.043      ; 0.641      ;
; 0.515 ; regN:reg28|Q[3]   ; register_file:rf|regN:r8|Q[3]  ; clock        ; clock       ; 0.000        ; 0.031      ; 0.630      ;
; 0.518 ; regN:reg2|Q[30]   ; regSingle:reg9|Q               ; clock        ; clock       ; 0.000        ; 0.039      ; 0.641      ;
; 0.520 ; regN:reg28|Q[0]   ; register_file:rf|regN:r8|Q[0]  ; clock        ; clock       ; 0.000        ; 0.031      ; 0.635      ;
; 0.520 ; regN:r1|Q[3]      ; regN:reg2|Q[16]                ; clock        ; clock       ; 0.000        ; 0.043      ; 0.647      ;
; 0.521 ; regN:reg28|Q[0]   ; register_file:rf|regN:r7|Q[0]  ; clock        ; clock       ; 0.000        ; 0.031      ; 0.636      ;
; 0.522 ; regN:r1|Q[2]      ; regN:r1|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.039      ; 0.645      ;
; 0.526 ; regN:r1|Q[0]      ; regN:reg2|Q[11]                ; clock        ; clock       ; 0.000        ; 0.052      ; 0.662      ;
; 0.526 ; regN:reg2|Q[26]   ; regSingle:reg6|Q               ; clock        ; clock       ; 0.000        ; 0.033      ; 0.643      ;
; 0.527 ; regN:r1|Q[0]      ; regN:reg2|Q[13]                ; clock        ; clock       ; 0.000        ; 0.052      ; 0.663      ;
; 0.528 ; regN:reg29|Q[1]   ; register_file:rf|regN:r14|Q[1] ; clock        ; clock       ; 0.000        ; 0.043      ; 0.655      ;
+-------+-------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                       ;
+--------+--------------+----------------+------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r10|Q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r10|Q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r10|Q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r10|Q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r11|Q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r11|Q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r11|Q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r11|Q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r12|Q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r12|Q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r12|Q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r12|Q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r13|Q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r13|Q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r13|Q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r13|Q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r14|Q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r14|Q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r14|Q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r14|Q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r15|Q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r15|Q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r15|Q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r15|Q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r16|Q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r16|Q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r16|Q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r16|Q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r1|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r1|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r1|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r1|Q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r2|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r2|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r2|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r2|Q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r3|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r3|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r3|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r3|Q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r4|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r4|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r4|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r4|Q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r5|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r5|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r5|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r5|Q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r6|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r6|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r6|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r6|Q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r7|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r7|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r7|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r7|Q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r8|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r8|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r8|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r8|Q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r9|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r9|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r9|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; data_memory:dm|regN:r9|Q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:r1|Q[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:r1|Q[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:r1|Q[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:r1|Q[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:reg12|Q[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:reg12|Q[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:reg14|Q[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:reg14|Q[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:reg14|Q[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:reg14|Q[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:reg15|Q[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:reg15|Q[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:reg15|Q[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:reg15|Q[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:reg16|Q[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:reg16|Q[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:reg16|Q[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:reg16|Q[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:reg17|Q[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:reg17|Q[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:reg17|Q[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:reg17|Q[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:reg19|Q[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:reg19|Q[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:reg19|Q[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:reg19|Q[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:reg1|Q[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:reg1|Q[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:reg1|Q[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:reg1|Q[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:reg20|Q[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:reg20|Q[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:reg20|Q[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:reg20|Q[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:reg26|Q[0]              ;
+--------+--------------+----------------+------------+-------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 2.278 ; 3.099 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -0.907 ; -1.538 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; result[*]  ; clock      ; 6.437 ; 6.738 ; Rise       ; clock           ;
;  result[0] ; clock      ; 6.437 ; 6.738 ; Rise       ; clock           ;
;  result[1] ; clock      ; 6.433 ; 6.655 ; Rise       ; clock           ;
;  result[2] ; clock      ; 5.950 ; 6.100 ; Rise       ; clock           ;
;  result[3] ; clock      ; 6.109 ; 6.262 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; result[*]  ; clock      ; 4.617 ; 4.756 ; Rise       ; clock           ;
;  result[0] ; clock      ; 4.846 ; 5.049 ; Rise       ; clock           ;
;  result[1] ; clock      ; 4.928 ; 5.145 ; Rise       ; clock           ;
;  result[2] ; clock      ; 4.617 ; 4.756 ; Rise       ; clock           ;
;  result[3] ; clock      ; 4.788 ; 4.919 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.647   ; 0.191 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -2.647   ; 0.191 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -376.348 ; 0.0   ; 0.0      ; 0.0     ; -289.555            ;
;  clock           ; -376.348 ; 0.000 ; N/A      ; N/A     ; -289.555            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 4.819 ; 5.153 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -0.907 ; -1.538 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; result[*]  ; clock      ; 12.609 ; 12.605 ; Rise       ; clock           ;
;  result[0] ; clock      ; 12.609 ; 12.605 ; Rise       ; clock           ;
;  result[1] ; clock      ; 12.564 ; 12.580 ; Rise       ; clock           ;
;  result[2] ; clock      ; 11.621 ; 11.542 ; Rise       ; clock           ;
;  result[3] ; clock      ; 11.885 ; 11.756 ; Rise       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; result[*]  ; clock      ; 4.617 ; 4.756 ; Rise       ; clock           ;
;  result[0] ; clock      ; 4.846 ; 5.049 ; Rise       ; clock           ;
;  result[1] ; clock      ; 4.928 ; 5.145 ; Rise       ; clock           ;
;  result[2] ; clock      ; 4.617 ; 4.756 ; Rise       ; clock           ;
;  result[3] ; clock      ; 4.788 ; 4.919 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; result[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1806     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1806     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 132   ; 132  ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 96    ; 96   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue May 05 18:36:51 2015
Info: Command: quartus_sta Pipeline -c Pipeline
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 2 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Pipeline.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.647
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.647            -376.348 clock 
Info (332146): Worst-case hold slack is 0.410
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.410               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -289.555 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.336
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.336            -325.473 clock 
Info (332146): Worst-case hold slack is 0.368
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.368               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -289.555 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.813
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.813             -88.137 clock 
Info (332146): Worst-case hold slack is 0.191
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.191               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -239.471 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 556 megabytes
    Info: Processing ended: Tue May 05 18:36:58 2015
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:03


