<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>📸 🗳️ 👩🏽‍🚀 Sintesis aneh ketika bekerja dengan FPGA 👩‍❤️‍💋‍👩 🍏 👩🏾‍🎤</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Saat ini, ada dua bahasa deskripsi perangkat keras yang paling umum: Verilog / SystemVerilog dan VHDL. Bahasa deskripsi perangkat keras itu sendiri ad...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Sintesis aneh ketika bekerja dengan FPGA</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/413007/"> Saat ini, ada dua bahasa deskripsi perangkat keras yang paling umum: Verilog / SystemVerilog dan VHDL.  Bahasa deskripsi perangkat keras itu sendiri adalah cara yang cukup universal, tetapi apakah ini selalu terjadi?  Dan apa yang bisa "tidak universalitas" dari bahasa deskripsi perangkat keras bergantung? <br><br>  Gagasan menulis artikel ini muncul selama sintesis satu proyek di lingkungan pengembangan yang berbeda, sebagai hasil dari hasil yang berbeda diperoleh.  Karena modul sumber cukup banyak, modul uji volume yang lebih kecil ditulis untuk menunjukkan hasilnya, tetapi sintesis yang menyebabkan peringatan / kesalahan yang sama.  Sebagai modul uji, register 4-bit dengan reset asinkron digunakan, dan Libero SoC 18.1, Quartus Prime 17.1, Vivado 2017.4.1 dipilih sebagai lingkungan pengembangan. <br><a name="habracut"></a><br>  Pertama, varian yang menggambarkan modul semacam itu dalam bahasa Verilog disajikan, teks yang dirasakan dengan benar oleh lingkungan pengembangan yang dipilih: <br><br><pre><code class="hljs vhdl">module test1 ( input clk, input arst, input [<span class="hljs-number"><span class="hljs-number">3</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] data, output reg [<span class="hljs-number"><span class="hljs-number">3</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] q ); always @( posedge clk <span class="hljs-keyword"><span class="hljs-keyword">or</span></span> negedge arst ) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> <span class="hljs-keyword"><span class="hljs-keyword">if</span></span> ( ~ arst ) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> q &lt;= <span class="hljs-number"><span class="hljs-number">4</span></span><span class="hljs-symbol"><span class="hljs-symbol">'h0</span></span> ; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">else</span></span> <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> q &lt;= data ; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> endmodule</code> </pre> <br>  Sebagai hasil dari sintesis modul ini, skema berikut diperoleh: <br><br><ol><li>  Libero SoC v11.8 <br><br><div class="spoiler">  <b class="spoiler_title">test1 Libero SoC</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/su/2c/op/su2copn_99lk4jwffmboxidue-4.jpeg"><br></div></div></li><li>  Kuartus Prime 17.1 <br><br><div class="spoiler">  <b class="spoiler_title">test1 quartus prime</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/5c/iv/ld/5civldrmgkw5gsrcsqvkwrsttxy.jpeg"><br></div></div></li><li>  Vivado 2017.4.1 <br><br><div class="spoiler">  <b class="spoiler_title">test1 vivado</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/ju/dv/nr/judvnrm0awltnilsy-v6ik9sd78.jpeg"><br></div></div></li></ol><br>  Di semua sirkuit yang disintesis untuk test1, D-trigger digunakan baik dengan input reset terbalik (Quartus Prime) atau dengan penambahan inverter (VERIFIC_INV dalam kasus Libero SoC dan LUT1 dalam kasus Vivado). <br><br>  Apakah rangkaian yang disintesis akan berbeda jika pemeriksaan status pengaturan ulang asinkron diubah?  Untuk melakukan ini, ubah teks modul test1 ke deskripsi modul test2: <br><br><pre> <code class="hljs pgsql">module test2 ( <span class="hljs-keyword"><span class="hljs-keyword">input</span></span> clk, <span class="hljs-keyword"><span class="hljs-keyword">input</span></span> arst, <span class="hljs-keyword"><span class="hljs-keyword">input</span></span> [<span class="hljs-number"><span class="hljs-number">3</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] data, output reg [<span class="hljs-number"><span class="hljs-number">3</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] q ); <span class="hljs-keyword"><span class="hljs-keyword">always</span></span> @(posedge clk <span class="hljs-keyword"><span class="hljs-keyword">or</span></span> negedge arst) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> <span class="hljs-keyword"><span class="hljs-keyword">if</span></span> (arst) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> q&lt;=data; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">else</span></span> <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> q&lt;=<span class="hljs-number"><span class="hljs-number">4</span></span><span class="hljs-string"><span class="hljs-string">'h0; end end endmodule</span></span></code> </pre> <br>  Dapat diasumsikan bahwa sintesis modul test2 tidak boleh berbeda dari sintesis modul test1, karena logika deskripsi kedua modul tidak saling bertentangan.  Namun, sintesis modul test2 membuahkan hasil sebagai berikut: <br><br><ol><li>  Libero SoC v11.8 <br>  Sirkuit disintesis, tetapi pesan peringatan berikut "Edge and condition mismatch (CG136)" muncul dalam pesan.  Peringatan ini menunjukkan ketidakcocokan daftar sensitivitas dan verifikasi kondisi reset.  Namun, rangkaian yang disintesis tidak berbeda dari modul test1. <br><br><div class="spoiler">  <b class="spoiler_title">test2 Libero SoC</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/f1/fr/qf/f1frqfolhxmrhqm-s8dh823_iwq.jpeg"><br></div></div></li><li>  Kuartus Prime 17.1 <br><br>  Sintesis rangkaian gagal dengan kesalahan: <br><br>  "Kesalahan (10200): Kesalahan Pernyataan Kondisional Verilog HDL di test2.v (10): tidak dapat mencocokkan operand dalam kondisi dengan tepi yang sesuai dalam kontrol acara terlampir dari selalu membangun."  Teks kesalahannya mirip dengan peringatan yang dikeluarkan oleh Libero SoC. </li><li>  Vivado 2017.4.1 <br><br>  Sintesis sirkuit dilakukan dengan peringatan: <br><br>  "[Synth 8-5788] Mendaftar q_reg dalam pengujian modul memiliki Atur dan reset dengan prioritas yang sama.  Ini dapat menyebabkan ketidakcocokan simulasi.  Pertimbangkan menulis ulang kode ["/home/vlasovdv0111/project_1/project_1.srcs/sources_1/new/test2.v":10]."  Mirip dengan Libero SoC dan Quartus Prime, peringatan serupa dikeluarkan.  Selain itu, peringatan itu mengatakan tentang kemungkinan perbedaan antara hasil pemodelan dan bekerja di perangkat keras, sebagai akibatnya diusulkan untuk menulis ulang kode modul. <br><br><div class="spoiler">  <b class="spoiler_title">test2 vivado</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/8e/jz/8d/8ejz8dgqvtkpzwo9jf28xv2kd3a.jpeg"><br></div></div></li></ol><br>  Setelah menjelaskan modul test1 dan test2, muncul ide untuk memeriksa apa yang akan terjadi jika kita mensintesis kode berikut: <br><br><pre> <code class="hljs vhdl">module test3 ( input clk, input arst, input [<span class="hljs-number"><span class="hljs-number">3</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] data, output reg [<span class="hljs-number"><span class="hljs-number">3</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] q ); always @(posedge clk <span class="hljs-keyword"><span class="hljs-keyword">or</span></span> negedge arst) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> <span class="hljs-keyword"><span class="hljs-keyword">if</span></span> (arst) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> q&lt;=<span class="hljs-number"><span class="hljs-number">4</span></span><span class="hljs-symbol"><span class="hljs-symbol">'h0</span></span>; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">else</span></span> <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> q&lt;=data; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> endmodule</code> </pre> <br>  Deskripsi register semacam itu tidak logis, karena reset pemicu dalam hal ini terjadi ketika garis reset tidak aktif. <br><br>  Hasil sintesis adalah sebagai berikut: <br><br><ol><li>  Libero SoC v11.8 <br><br>  Sintesis sirkuit tidak dilakukan dengan kesalahan: "Logika untuk q [3: 0] tidak cocok dengan flip-flop standar (CL123)", sehingga menolak untuk mensintesis sirkuit, mengutip tidak adanya jenis pemicu yang diperlukan untuk sintesis. </li><li>  Kuartus Prime 17.1 <br><br>  Sirkuit tidak disintesis dengan kesalahan berikut: "Kesalahan (10200): Kesalahan pernyataan kondisional Verilog HDL di test3.v (9): tidak dapat mencocokkan operan dalam kondisi dengan tepi yang sesuai dalam kontrol acara penutup selalu membangun" .  Teks kesalahan ini tidak berbeda dari teks kesalahan untuk modul test2. </li><li>  Vivado 2017.4.1 <br><br>  Skema disintesis tanpa kesalahan: <br><br><div class="spoiler">  <b class="spoiler_title">test3 vivado</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/dk/gx/we/dkgxwe8f5hw109zv99an5h0wrha.jpeg"><br></div></div></li></ol><br>  Namun, apa yang akan terjadi jika kami menjelaskan modul di mana daftar sensitivitas tidak bertentangan dengan pemeriksaan kondisi reset, tetapi pemicu diatur ulang ketika garis reset tidak aktif, seperti dalam kasus deskripsi modul test3.  Deskripsi modul test4 tersebut adalah sebagai berikut: <br><br><pre> <code class="hljs pgsql">module test4 ( <span class="hljs-keyword"><span class="hljs-keyword">input</span></span> clk, <span class="hljs-keyword"><span class="hljs-keyword">input</span></span> arst, <span class="hljs-keyword"><span class="hljs-keyword">input</span></span> [<span class="hljs-number"><span class="hljs-number">3</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] data, output reg [<span class="hljs-number"><span class="hljs-number">3</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] q ); <span class="hljs-keyword"><span class="hljs-keyword">always</span></span> @( posedge clk <span class="hljs-keyword"><span class="hljs-keyword">or</span></span> negedge arst ) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> <span class="hljs-keyword"><span class="hljs-keyword">if</span></span> ( ~ arst ) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> q &lt;= data ; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">else</span></span> <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> q &lt;= <span class="hljs-number"><span class="hljs-number">4</span></span><span class="hljs-string"><span class="hljs-string">'h0 ; end end endmodule</span></span></code> </pre> <br>  Selama sintesis, hasil berikut diperoleh: <br><br><ol><li>  Libero SoC v11.8 <br><br>  Sintesis sirkuit dilakukan dengan peringatan: <br><br>  “Sinyal yang ditemukan diidentifikasi sebagai Jam sistem yang mengontrol 4 elemen berurutan termasuk q_1 [3].  Menggunakan jam ini, yang tidak memiliki batasan waktu yang ditentukan, dapat berdampak buruk pada kinerja desain.  (MT532). " <br><br><div class="spoiler">  <b class="spoiler_title">test4 Libero SoC</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/ms/el/em/mselemdf578vem0b_ayoxoes5oa.jpeg"><br></div></div></li><li>  Kuartus Prime 17.1 <br><br>  Sebagai hasil dari sintesis sirkuit, peringatan diterima: <br><br> <code>«Warning (13004): Presettable and clearable registers converted to equivalent circuits with latches. Registers power-up to an undefined state, and DEVCLRn places the registers in an undefined state. <br> Warning (13310): Register "q[0]~reg0" is converted into an equivalent circuit using register "q[0]~reg0_emulated" and latch "q[0]~1" <br> Warning (13310): Register "q[1]~reg0" is converted into an equivalent circuit using register "q[1]~reg0_emulated" and latch "q[1]~1" <br> Warning (13310): Register "q[2]~reg0" is converted into an equivalent circuit using register "q[2]~reg0_emulated" and latch "q[2]~1" <br> Warning (13310): Register "q[3]~reg0" is converted into an equivalent circuit using register "q[3]~reg0_emulated" and latch "q[3]~1"» <br></code> <br>  Semua peringatan yang dijelaskan di atas sesuai dengan fakta bahwa kait digunakan sebagai pengganti pemicu. <br><br><div class="spoiler">  <b class="spoiler_title">test4 quartus prime</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/4i/yz/_s/4iyz_sacasaemyg-hoykw5-cov8.jpeg"><br></div></div></li><li>  Vivado 2017.4.1 <br><br>  Sirkuit disintesis dengan satu peringatan: <br><br>  "[Synth 8-5788] Daftarkan q_reg dalam pengujian modul memiliki Atur dan setel ulang dengan prioritas yang sama.  Ini dapat menyebabkan ketidakcocokan simulasi.  Pertimbangkan menulis ulang kode ["/home/vlasovdv0111/project_1/project_1.srcs/sources_1/new/test.v":11]."  Teks kesalahan ini mengulangi teks kesalahan untuk modul test2. <br><br><div class="spoiler">  <b class="spoiler_title">test4 vivado</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/f5/x4/xq/f5x4xqfb1ycj6g_gbxakx_wrf8s.jpeg"><br></div></div></li></ol><br>  Dari semua percobaan yang dijelaskan, kesimpulan berikut dapat ditarik: <br><br><ol><li>  Bahasa Verilog adalah bahasa deskripsi perangkat keras universal, yang keterbatasannya adalah kemampuan lingkungan pengembangan itu sendiri; </li><li>  untuk deskripsi peralatan yang benar, perlu untuk mengetahui sintaks bahasa, serta menganalisis daftar peringatan dan kesalahan yang terjadi pada setiap tahap pembangunan proyek. </li></ol></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/id413007/">https://habr.com/ru/post/id413007/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../id412997/index.html">Sembunyikan dan cari, atau botnet pertama yang tidak takut reboot</a></li>
<li><a href="../id412999/index.html">Dari dengungan jerapah hingga suara burung mimesis - mendengarkan alam bersama</a></li>
<li><a href="../id413001/index.html">SamsPcbGuide, Bagian 5: Tracing Signal Lines. Distorsi garis dan pencocokan impedansi</a></li>
<li><a href="../id413003/index.html">Klien Steam menghilangkan kerentanan berbahaya yang telah bersembunyi di sana selama sepuluh tahun</a></li>
<li><a href="../id413005/index.html">Blockchain - obat untuk penyakit utama pendidikan modern</a></li>
<li><a href="../id413009/index.html">Manajemen lingkungan Python dengan Pipenv</a></li>
<li><a href="../id413011/index.html">Basement kematian</a></li>
<li><a href="../id413013/index.html">Keinginan untuk transparansi</a></li>
<li><a href="../id413015/index.html">Bagaimana kami dianalisis di bioskop ... dan tidak hanya</a></li>
<li><a href="../id413017/index.html">Catatan kecil tentang wildcard Let's Encrypt sertifikat</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>