{
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        4
    ],
    "AHB_SRAM_tb": [
        "AHB_SRAM_tb",
        "F6ztH",
        "module",
        3
    ],
    "std": [
        "std",
        "reYIK",
        "module",
        1
    ],
    "bist_sram": [
        "bist_sram",
        "GUZuh",
        "module",
        2
    ]
}