41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 779 395 0
wadr_0
20 654 414 713 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 198 156 257 137 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 648 264 707 245 0
alu_2
19 636 240 695 221 0
alu_3
19 672 312 731 293 0
alu_0
19 660 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 106 10 0 \NUL
Vaidun, Rahul
22 12 54 65 34 0 \NUL
rvaidun
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 119 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
1 652 371 655 404
1 718 371 721 404
1 478 371 481 404
1 544 371 547 404
1 364 371 367 404
1 298 371 301 404
1 218 74 259 74
1 259 80 230 98
1 259 86 242 122
1 259 92 254 146
1 374 74 415 74
1 415 80 386 98
1 415 86 398 122
1 415 92 410 146
1 530 74 571 74
1 571 80 542 98
1 571 86 554 122
1 571 92 566 146
1 686 74 727 74
1 727 80 698 98
1 727 86 710 122
1 727 92 722 146
1 692 230 733 230
1 733 236 704 254
1 733 242 716 278
1 733 248 728 302
1 61 200 52 167
1 67 404 58 371
1 380 230 421 230
1 421 236 392 254
1 421 242 404 278
1 421 248 416 302
1 151 500 116 500
1 139 524 116 506
1 133 548 116 512
1 121 572 116 518
1 218 230 259 230
1 259 236 230 254
1 259 242 242 278
1 259 248 254 302
1 61 284 52 263
1 536 230 577 230
1 577 236 548 254
1 577 242 560 278
1 577 248 572 302
38 2
19 30 176 89 157 0
sel
19 30 158 89 139 0
update
19 30 140 89 121 0
clear
20 690 327 749 308 0
alu_2
20 690 345 749 326 0
alu_1
20 690 363 749 344 0
alu_0
22 294 42 484 22 0 \NUL
Placeholder signal/recievers
22 18 480 388 460 0 \NUL
These are only present so circuit simulates without error
22 18 504 290 484 0 \NUL
Remove these once logic is implemented
22 18 528 266 508 0 \NUL
You are permitted to modify this page
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 106 10 0 \NUL
Vaidun, Rahul
22 12 54 65 34 0 \NUL
rvaidun
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
20 690 309 749 290 0
alu_3
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 106 10 0 \NUL
Vaidun, Rahul
22 12 54 65 34 0 \NUL
rvaidun
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
31 164 211 213 126 0 2
19 62 181 121 162 0
kpad_3
19 65 206 124 187 0
sel
14 93 232 142 183
19 58 157 117 138 0
alu_3
31 163 317 212 232 0 2
19 61 287 120 268 0
kpad_2
19 64 312 123 293 0
sel
14 92 338 141 289
19 57 263 116 244 0
alu_2
31 162 434 211 349 0 2
19 60 404 119 385 0
kpad_1
19 63 429 122 410 0
sel
14 91 455 140 406
19 56 380 115 361 0
alu_1
31 160 548 209 463 0 2
19 58 518 117 499 0
kpad_0
19 61 543 120 524 0
sel
14 89 569 138 520
19 54 494 113 475 0
alu_0
20 257 178 316 159 0
d_3
20 243 283 302 264 0
d_2
20 237 402 296 383 0
d_1
20 235 516 294 497 0
d_0
22 214 109 436 89 0 \NUL
4 bit multiplexer to read the 4 bits
22 219 134 550 114 0 \NUL
 from the keypad or the ALU depending on selector
1 118 171 165 171
1 121 196 165 195
1 139 207 165 207
1 114 147 165 165
1 117 277 164 277
1 120 302 164 301
1 138 313 164 313
1 113 253 164 271
1 116 394 163 394
1 119 419 163 418
1 137 430 163 430
1 112 370 163 388
1 114 508 161 508
1 117 533 161 532
1 135 544 161 544
1 110 484 161 502
1 210 165 258 168
1 209 271 244 273
1 208 388 238 392
1 206 502 236 506
38 4
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 106 10 0 \NUL
Vaidun, Rahul
22 12 54 65 34 0 \NUL
rvaidun
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 204 144 398 124 0 \NUL
Write Register Selector Logic
19 42 378 101 359 0
wadr_0
19 42 354 101 335 0
wadr_1
31 126 378 175 293 0 4
20 432 432 491 413 0
rs_0
20 414 372 473 353 0
rs_1
20 438 330 497 311 0
rs_2
20 402 246 461 227 0
rs_3
5 294 210 343 161 0
4 348 264 397 215 0 1
4 336 390 385 341 0 1
4 366 342 415 293 0 1
4 312 450 361 401 0 1
19 216 192 275 173 0
update
14 72 438 121 389
20 342 198 401 179 0
nupdate
19 282 264 341 245 0
nupdate
19 288 336 347 317 0
nupdate
19 258 390 317 371 0
nupdate
19 234 450 293 431 0
nupdate
1 98 344 127 356
1 98 368 127 362
1 349 225 172 320
1 367 303 172 326
1 337 351 172 332
1 313 411 172 338
1 403 236 394 239
1 439 320 412 317
1 415 362 382 365
1 433 422 358 425
1 295 185 272 182
1 127 374 118 413
1 340 185 343 188
1 338 254 349 253
1 344 326 367 331
1 290 440 313 439
1 314 380 337 379
38 5
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 106 10 0 \NUL
Vaidun, Rahul
22 12 54 65 34 0 \NUL
rvaidun
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
24 73 260 122 188 1 1 1
19 10 232 69 213 0
rs_3
19 13 210 72 191 0
d_3
15 53 215 102 166
20 125 219 184 200 0
reg3_3
19 11 253 70 234 0
nclear
24 72 357 121 285 1 1 1
19 11 329 70 310 0
rs_3
19 14 308 73 289 0
d_2
15 37 311 86 262
20 131 315 190 296 0
reg3_2
19 12 350 71 331 0
nclear
24 73 451 122 379 1 1 1
19 16 409 75 390 0
d_1
15 34 407 83 358
20 123 409 182 390 0
reg3_1
19 14 451 73 432 0
nclear
24 75 559 124 487 1 1 1
19 21 534 80 515 0
rs_3
19 24 513 83 494 0
d_0
15 54 508 103 459
20 122 518 181 499 0
reg3_0
24 262 255 311 183 1 1 1
19 199 227 258 208 0
rs_2
19 202 206 261 187 0
d_3
15 219 206 268 157
20 314 214 373 195 0
reg2_3
19 200 248 259 229 0
nclear
24 261 352 310 280 1 1 1
19 200 324 259 305 0
rs_2
19 203 303 262 284 0
d_2
15 220 303 269 254
20 320 310 379 291 0
reg2_2
19 201 345 260 326 0
nclear
24 262 446 311 374 1 1 1
19 202 425 261 406 0
rs_2
19 205 404 264 385 0
d_1
15 222 404 271 355
20 312 404 371 385 0
reg2_1
19 203 446 262 427 0
nclear
24 264 554 313 482 1 1 1
19 210 529 269 510 0
rs_2
19 213 508 272 489 0
d_0
15 255 503 304 454
20 311 513 370 494 0
reg2_0
24 447 256 496 184 1 1 1
19 384 228 443 209 0
rs_1
19 387 207 446 188 0
d_3
15 403 206 452 157
20 499 215 558 196 0
reg1_3
19 385 249 444 230 0
nclear
24 446 353 495 281 1 1 1
19 385 325 444 306 0
rs_1
19 388 304 447 285 0
d_2
15 404 303 453 254
20 505 311 564 292 0
reg1_2
19 386 346 445 327 0
nclear
24 447 447 496 375 1 1 1
19 387 426 446 407 0
rs_1
19 390 405 449 386 0
d_1
15 406 404 455 355
20 497 405 556 386 0
reg1_1
19 388 447 447 428 0
nclear
24 449 555 498 483 1 1 1
19 395 530 454 511 0
rs_1
19 398 509 457 490 0
d_0
15 414 508 463 459
20 496 514 555 495 0
reg1_0
19 396 551 455 532 0
nclear
24 640 250 689 178 1 1 1
15 590 202 639 153
20 701 208 760 189 0
reg0_3
24 639 347 688 275 1 1 1
19 578 319 637 300 0
rs_0
19 581 298 640 279 0
d_2
15 591 299 640 250
20 698 305 757 286 0
reg0_2
19 579 340 638 321 0
nclear
24 640 441 689 369 1 1 1
19 580 420 639 401 0
rs_0
19 583 399 642 380 0
d_1
15 593 400 642 351
20 690 399 749 380 0
reg0_1
19 581 441 640 422 0
nclear
24 642 549 691 477 1 1 1
19 588 524 647 505 0
rs_0
19 591 503 650 484 0
d_0
15 623 504 672 455
20 689 508 748 489 0
reg0_0
19 589 545 648 526 0
nclear
19 22 555 81 536 0
nclear
19 211 550 270 531 0
nclear
19 13 430 72 411 0
rs_3
22 59 592 130 572 0 \NUL
Register 3
22 245 591 316 571 0 \NUL
Register 2
22 441 592 512 572 0 \NUL
Register 1
22 615 592 686 572 0 \NUL
Register 0
19 578 243 637 224 0
nclear
19 577 222 636 203 0
rs_0
19 580 201 639 182 0
d_3
19 149 138 208 119 0
clear
20 307 138 366 119 0
nclear
5 231 153 280 104 0
1 66 222 74 226
1 69 200 74 208
1 99 190 87 190
1 87 256 67 243
1 126 209 119 208
1 67 319 73 323
1 70 298 73 305
1 83 286 86 287
1 86 353 68 340
1 132 305 118 305
1 72 399 74 399
1 80 382 87 381
1 87 447 70 441
1 124 399 119 399
1 77 524 76 525
1 80 503 76 507
1 100 483 89 489
1 123 508 121 507
1 255 217 263 221
1 258 196 263 203
1 265 181 276 185
1 276 251 256 238
1 315 204 308 203
1 256 314 262 318
1 259 293 262 300
1 266 278 275 282
1 275 348 257 335
1 321 300 307 300
1 258 415 263 412
1 261 394 263 394
1 268 379 276 376
1 276 442 259 436
1 313 394 308 394
1 266 519 265 520
1 269 498 265 502
1 301 478 278 484
1 312 503 310 502
1 440 218 448 222
1 443 197 448 204
1 449 181 461 186
1 461 252 441 239
1 500 205 493 204
1 441 315 447 319
1 444 294 447 301
1 450 278 460 283
1 460 349 442 336
1 506 301 492 301
1 443 416 448 413
1 446 395 448 395
1 452 379 461 377
1 461 443 444 437
1 498 395 493 395
1 451 520 450 521
1 454 499 450 503
1 460 483 463 485
1 463 551 452 541
1 497 504 495 503
1 636 177 654 180
1 702 198 686 198
1 634 309 640 313
1 637 288 640 295
1 637 274 653 277
1 653 343 635 330
1 699 295 685 295
1 636 410 641 407
1 639 389 641 389
1 639 375 654 371
1 654 437 637 431
1 691 389 686 389
1 644 514 643 515
1 647 493 643 497
1 669 479 656 479
1 656 545 645 535
1 690 498 688 497
1 89 555 78 545
1 278 550 267 540
1 69 420 74 417
1 654 246 634 233
1 633 212 641 216
1 636 191 641 198
1 232 128 205 128
1 308 128 277 128
38 6
31 108 279 157 194 0 1
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 12 30 106 10 0 \NUL
Vaidun, Rahul
22 12 54 65 34 0 \NUL
rvaidun
22 12 78 52 58 0 \NUL
Lab 2
19 26 209 85 190 0
reg3_3
19 20 231 79 212 0
reg2_3
19 18 249 77 230 0
reg1_3
19 19 268 78 249 0
reg0_3
19 32 303 91 284 0
adr1_0
19 21 286 80 267 0
adr1_1
20 168 243 227 224 0
in1_3
14 64 321 113 272
31 332 277 381 192 0 1
19 248 209 307 190 0
reg3_2
19 244 229 303 210 0
reg2_2
19 242 247 301 228 0
reg1_2
19 243 266 302 247 0
reg0_2
19 256 301 315 282 0
adr1_0
19 245 284 304 265 0
adr1_1
20 392 241 451 222 0
in1_2
14 288 319 337 270
31 557 272 606 187 0 1
19 474 202 533 183 0
reg3_1
19 469 224 528 205 0
reg2_1
19 467 242 526 223 0
reg1_1
19 468 261 527 242 0
reg0_1
19 481 296 540 277 0
adr1_0
19 470 279 529 260 0
adr1_1
20 615 236 674 217 0
in1_1
14 513 314 562 265
31 115 405 164 320 0 1
19 31 337 90 318 0
reg3_0
19 27 357 86 338 0
reg2_0
19 25 375 84 356 0
reg1_0
19 26 394 85 375 0
reg0_0
19 39 429 98 410 0
adr1_0
19 28 412 87 393 0
adr1_1
20 175 369 234 350 0
in1_0
14 71 447 120 398
31 338 408 387 323 0 1
19 256 338 315 319 0
reg3_3
19 250 360 309 341 0
reg2_3
19 248 378 307 359 0
reg1_3
19 249 397 308 378 0
reg0_3
19 262 432 321 413 0
adr2_0
19 251 415 310 396 0
adr2_1
20 398 372 457 353 0
in2_3
14 294 450 343 401
31 564 400 613 315 0 1
19 480 332 539 313 0
reg3_2
19 476 352 535 333 0
reg2_2
19 474 370 533 351 0
reg1_2
19 475 389 534 370 0
reg0_2
19 488 424 547 405 0
adr2_0
19 477 407 536 388 0
adr2_1
20 624 364 683 345 0
in2_2
14 520 442 569 393
31 116 550 165 465 0 1
19 32 482 91 463 0
reg3_1
19 28 502 87 483 0
reg2_1
19 26 520 85 501 0
reg1_1
19 27 539 86 520 0
reg0_1
19 40 574 99 555 0
adr2_0
19 29 557 88 538 0
adr2_1
20 174 514 233 495 0
in2_1
14 72 592 121 543
31 341 541 390 456 0 1
19 257 473 316 454 0
reg3_0
19 253 493 312 474 0
reg2_0
19 251 511 310 492 0
reg1_0
19 252 530 311 511 0
reg0_0
19 265 565 324 546 0
adr2_0
19 254 548 313 529 0
adr2_1
20 401 505 460 486 0
in2_0
14 297 583 346 534
22 220 162 486 142 0 \NUL
Read register value to ALU input 1 and 2
1 82 199 109 221
1 76 221 109 227
1 74 239 109 233
1 109 239 75 258
1 77 276 109 257
1 88 293 109 263
1 154 233 169 233
1 110 296 109 275
1 304 199 333 219
1 300 219 333 225
1 298 237 333 231
1 333 237 299 256
1 301 274 333 255
1 312 291 333 261
1 378 231 393 231
1 334 294 333 273
1 530 192 558 214
1 525 214 558 220
1 523 232 558 226
1 558 232 524 251
1 526 269 558 250
1 537 286 558 256
1 603 226 616 226
1 559 289 558 268
1 87 327 116 347
1 83 347 116 353
1 81 365 116 359
1 116 365 82 384
1 84 402 116 383
1 95 419 116 389
1 161 359 176 359
1 117 422 116 401
1 312 328 339 350
1 306 350 339 356
1 304 368 339 362
1 339 368 305 387
1 307 405 339 386
1 318 422 339 392
1 384 362 399 362
1 340 425 339 404
1 536 322 565 342
1 532 342 565 348
1 530 360 565 354
1 565 360 531 379
1 533 397 565 378
1 544 414 565 384
1 610 354 625 354
1 566 417 565 396
1 88 472 117 492
1 84 492 117 498
1 82 510 117 504
1 117 510 83 529
1 85 547 117 528
1 96 564 117 534
1 162 504 175 504
1 118 567 117 546
1 313 463 342 483
1 309 483 342 489
1 307 501 342 495
1 342 501 308 520
1 310 538 342 519
1 321 555 342 525
1 387 495 402 495
1 343 558 342 537
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
