Timing Analyzer report for swacchat_bot
Mon Jan 23 18:02:34 2023
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'adc_control:ac|adc_clk_reg'
 13. Slow 1200mV 85C Model Setup: 'clk_50_'
 14. Slow 1200mV 85C Model Hold: 'adc_control:ac|adc_clk_reg'
 15. Slow 1200mV 85C Model Hold: 'clk_50_'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'adc_control:ac|adc_clk_reg'
 24. Slow 1200mV 0C Model Setup: 'clk_50_'
 25. Slow 1200mV 0C Model Hold: 'adc_control:ac|adc_clk_reg'
 26. Slow 1200mV 0C Model Hold: 'clk_50_'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'adc_control:ac|adc_clk_reg'
 34. Fast 1200mV 0C Model Setup: 'clk_50_'
 35. Fast 1200mV 0C Model Hold: 'adc_control:ac|adc_clk_reg'
 36. Fast 1200mV 0C Model Hold: 'clk_50_'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; swacchat_bot                                        ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.5%      ;
;     Processors 3-14        ;   0.5%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; adc_control:ac|adc_clk_reg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { adc_control:ac|adc_clk_reg } ;
; clk_50_                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50_ }                    ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                        ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 255.3 MHz  ; 255.3 MHz       ; adc_control:ac|adc_clk_reg ;                                                               ;
; 419.99 MHz ; 250.0 MHz       ; clk_50_                    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; adc_control:ac|adc_clk_reg ; -2.917 ; -25.834       ;
; clk_50_                    ; -1.381 ; -2.552        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; adc_control:ac|adc_clk_reg ; 0.357 ; 0.000         ;
; clk_50_                    ; 0.357 ; 0.000         ;
+----------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk_50_                    ; -3.000 ; -11.000       ;
; adc_control:ac|adc_clk_reg ; -1.000 ; -20.000       ;
+----------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'adc_control:ac|adc_clk_reg'                                                                                                                     ;
+--------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.917 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.849      ;
; -2.911 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.843      ;
; -2.805 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.737      ;
; -2.798 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.730      ;
; -2.763 ; adc_control:ac|data_counter[11] ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.695      ;
; -2.753 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.685      ;
; -2.748 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.680      ;
; -2.647 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.579      ;
; -2.607 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.539      ;
; -2.538 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.470      ;
; -2.535 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.467      ;
; -2.449 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.381      ;
; -2.071 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.003      ;
; -2.065 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.997      ;
; -1.959 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.891      ;
; -1.952 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.884      ;
; -1.933 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.865      ;
; -1.927 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.859      ;
; -1.917 ; adc_control:ac|data_counter[11] ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.849      ;
; -1.902 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.834      ;
; -1.821 ; adc_control:ac|data_counter[10] ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.753      ;
; -1.814 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.746      ;
; -1.801 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.733      ;
; -1.779 ; adc_control:ac|data_counter[11] ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.711      ;
; -1.764 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.696      ;
; -1.692 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.624      ;
; -1.663 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.595      ;
; -1.603 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.535      ;
; -1.594 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.526      ;
; -1.580 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.513      ;
; -1.574 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.507      ;
; -1.554 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.486      ;
; -1.497 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.429      ;
; -1.468 ; adc_control:ac|data_counter[10] ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.401      ;
; -1.465 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.397      ;
; -1.461 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.394      ;
; -1.456 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.388      ;
; -1.426 ; adc_control:ac|data_counter[11] ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.359      ;
; -1.420 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.353      ;
; -1.411 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.344      ;
; -1.397 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.330      ;
; -1.359 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.291      ;
; -1.354 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.286      ;
; -1.310 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.243      ;
; -1.304 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.237      ;
; -1.283 ; adc_control:ac|data_counter[5]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.216      ;
; -1.282 ; adc_control:ac|data_counter[5]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.215      ;
; -1.277 ; adc_control:ac|data_counter[4]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.210      ;
; -1.276 ; adc_control:ac|data_counter[4]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.209      ;
; -1.225 ; adc_control:ac|data_counter[5]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.158      ;
; -1.221 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.154      ;
; -1.219 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.152      ;
; -1.219 ; adc_control:ac|data_counter[4]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.152      ;
; -1.216 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.148      ;
; -1.213 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.146      ;
; -1.201 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.134      ;
; -1.179 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.112      ;
; -1.167 ; adc_control:ac|data_counter[10] ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.100      ;
; -1.166 ; adc_control:ac|data_counter[10] ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.099      ;
; -1.160 ; adc_control:ac|data_counter[8]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.093      ;
; -1.159 ; adc_control:ac|data_counter[8]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.092      ;
; -1.125 ; adc_control:ac|data_counter[11] ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.058      ;
; -1.124 ; adc_control:ac|data_counter[11] ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.057      ;
; -1.122 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.055      ;
; -1.116 ; adc_control:ac|addr[0]          ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 2.047      ;
; -1.114 ; adc_control:ac|data_counter[6]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.047      ;
; -1.113 ; adc_control:ac|data_counter[6]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.046      ;
; -1.112 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.045      ;
; -1.109 ; adc_control:ac|data_counter[10] ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.042      ;
; -1.105 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.038      ;
; -1.103 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.036      ;
; -1.103 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.036      ;
; -1.103 ; adc_control:ac|data_counter[1]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.036      ;
; -1.102 ; adc_control:ac|data_counter[8]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.035      ;
; -1.097 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.030      ;
; -1.082 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.015      ;
; -1.067 ; adc_control:ac|data_counter[11] ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 2.000      ;
; -1.056 ; adc_control:ac|data_counter[6]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 1.989      ;
; -1.032 ; adc_control:ac|data_counter[0]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 1.965      ;
; -1.013 ; adc_control:ac|data_counter[7]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 1.946      ;
; -1.012 ; adc_control:ac|data_counter[7]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 1.945      ;
; -1.006 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 1.939      ;
; -0.999 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 1.932      ;
; -0.989 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 1.922      ;
; -0.987 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 1.920      ;
; -0.981 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 1.914      ;
; -0.980 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 1.913      ;
; -0.978 ; adc_control:ac|addr[0]          ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 1.909      ;
; -0.965 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 1.898      ;
; -0.959 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 1.892      ;
; -0.956 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 1.889      ;
; -0.955 ; adc_control:ac|data_counter[5]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 1.888      ;
; -0.955 ; adc_control:ac|data_counter[7]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 1.888      ;
; -0.949 ; adc_control:ac|data_counter[4]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 1.882      ;
; -0.929 ; adc_control:ac|data_counter[2]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 1.862      ;
; -0.925 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 1.858      ;
; -0.900 ; adc_control:ac|data_counter[9]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 1.833      ;
; -0.899 ; adc_control:ac|data_counter[9]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 1.832      ;
; -0.890 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 1.823      ;
; -0.885 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.062     ; 1.818      ;
+--------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_50_'                                                                                                               ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; -1.381 ; adc_control:ac|counter[0]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.063     ; 2.313      ;
; -1.351 ; adc_control:ac|counter[1]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.063     ; 2.283      ;
; -1.243 ; adc_control:ac|counter[3]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.063     ; 2.175      ;
; -1.108 ; adc_control:ac|counter[2]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.063     ; 2.040      ;
; -1.028 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; 2.289      ; 4.001      ;
; -0.827 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; 1.000        ; 2.289      ; 4.300      ;
; -0.445 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.063     ; 1.377      ;
; -0.221 ; adc_control:ac|data7[11]   ; led3                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; 0.145      ; 0.851      ;
; -0.205 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.063     ; 1.137      ;
; -0.193 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.063     ; 1.125      ;
; -0.158 ; adc_control:ac|counter[3]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.063     ; 1.090      ;
; -0.054 ; adc_control:ac|data6[11]   ; led2                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; 0.171      ; 0.710      ;
; -0.053 ; adc_control:ac|data5[11]   ; led1                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; 0.171      ; 0.709      ;
; -0.045 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.063     ; 0.977      ;
; 0.073  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.063     ; 0.859      ;
; 0.073  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.063     ; 0.859      ;
; 0.219  ; adc_control:ac|counter[2]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.063     ; 0.713      ;
; 0.273  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[0]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; adc_control:ac|counter[1]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; adc_control:ac|counter[3]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; adc_control:ac|counter[2]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.063     ; 0.659      ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'adc_control:ac|adc_clk_reg'                                                                                                                     ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.357 ; adc_control:ac|din_reg          ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; adc_control:ac|addr[0]          ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; adc_control:ac|addr[1]          ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; adc_control:ac|csn              ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; adc_control:ac|data[11]         ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 0.577      ;
; 0.390 ; adc_control:ac|data_counter[11] ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 0.609      ;
; 0.578 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 0.797      ;
; 0.578 ; adc_control:ac|addr[0]          ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.798      ;
; 0.579 ; adc_control:ac|data_counter[10] ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 0.798      ;
; 0.580 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 0.799      ;
; 0.580 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 0.799      ;
; 0.582 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 0.801      ;
; 0.583 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 0.802      ;
; 0.596 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 0.815      ;
; 0.598 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 0.817      ;
; 0.604 ; adc_control:ac|addr[1]          ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.824      ;
; 0.853 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.072      ;
; 0.854 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.073      ;
; 0.854 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.073      ;
; 0.867 ; adc_control:ac|data_counter[10] ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.086      ;
; 0.869 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.088      ;
; 0.869 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.088      ;
; 0.870 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.089      ;
; 0.871 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.090      ;
; 0.871 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.090      ;
; 0.872 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.091      ;
; 0.873 ; adc_control:ac|data[11]         ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.092      ;
; 0.874 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.093      ;
; 0.884 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.103      ;
; 0.958 ; adc_control:ac|addr[0]          ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.178      ;
; 0.963 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.182      ;
; 0.964 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.183      ;
; 0.964 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.183      ;
; 0.965 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.184      ;
; 0.966 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.185      ;
; 0.972 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.191      ;
; 0.973 ; adc_control:ac|data_counter[1]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.193      ;
; 0.973 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.192      ;
; 0.975 ; adc_control:ac|data_counter[2]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.195      ;
; 0.979 ; adc_control:ac|data[11]         ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.198      ;
; 0.981 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.200      ;
; 0.981 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.200      ;
; 0.982 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.201      ;
; 0.982 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.201      ;
; 0.983 ; adc_control:ac|data_counter[0]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.203      ;
; 0.983 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.202      ;
; 0.983 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.202      ;
; 0.984 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.203      ;
; 0.996 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.215      ;
; 0.998 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.217      ;
; 1.000 ; adc_control:ac|data6[11]        ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.219      ;
; 1.029 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.248      ;
; 1.032 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.251      ;
; 1.040 ; adc_control:ac|data7[11]        ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.260      ;
; 1.058 ; adc_control:ac|data_counter[2]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.278      ;
; 1.059 ; adc_control:ac|data_counter[2]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.279      ;
; 1.059 ; adc_control:ac|data_counter[2]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.279      ;
; 1.064 ; adc_control:ac|data_counter[3]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.284      ;
; 1.074 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.293      ;
; 1.075 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.294      ;
; 1.076 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.295      ;
; 1.077 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.296      ;
; 1.090 ; adc_control:ac|addr[1]          ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.310      ;
; 1.093 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.312      ;
; 1.093 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.312      ;
; 1.094 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.313      ;
; 1.095 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.314      ;
; 1.096 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.315      ;
; 1.108 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.327      ;
; 1.108 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.327      ;
; 1.110 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.329      ;
; 1.114 ; adc_control:ac|data[11]         ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.064      ; 1.335      ;
; 1.116 ; adc_control:ac|addr[1]          ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.336      ;
; 1.121 ; adc_control:ac|addr[1]          ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.061      ; 1.339      ;
; 1.139 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.358      ;
; 1.142 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.361      ;
; 1.164 ; adc_control:ac|data_counter[9]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.384      ;
; 1.165 ; adc_control:ac|addr[0]          ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.385      ;
; 1.173 ; adc_control:ac|data_counter[1]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.393      ;
; 1.173 ; adc_control:ac|data_counter[1]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.393      ;
; 1.178 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.397      ;
; 1.187 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.406      ;
; 1.205 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.424      ;
; 1.206 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.425      ;
; 1.208 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.427      ;
; 1.210 ; adc_control:ac|data_counter[11] ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.429      ;
; 1.220 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.439      ;
; 1.222 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.441      ;
; 1.226 ; adc_control:ac|addr[1]          ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.061      ; 1.444      ;
; 1.235 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.454      ;
; 1.236 ; adc_control:ac|data_counter[10] ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.455      ;
; 1.237 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.456      ;
; 1.251 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.470      ;
; 1.253 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.472      ;
; 1.253 ; adc_control:ac|data_counter[0]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.473      ;
; 1.254 ; adc_control:ac|data_counter[0]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.474      ;
; 1.254 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.473      ;
; 1.256 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.475      ;
; 1.257 ; adc_control:ac|data_counter[3]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.477      ;
; 1.299 ; adc_control:ac|data_counter[7]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.519      ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_50_'                                                                                                               ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.357 ; adc_control:ac|counter[3]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.063      ; 0.577      ;
; 0.360 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[0]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.063      ; 0.580      ;
; 0.390 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.063      ; 0.610      ;
; 0.537 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.063      ; 0.757      ;
; 0.537 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.063      ; 0.757      ;
; 0.546 ; adc_control:ac|data6[11]   ; led2                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 0.380      ; 0.613      ;
; 0.546 ; adc_control:ac|data5[11]   ; led1                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 0.380      ; 0.613      ;
; 0.566 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.063      ; 0.786      ;
; 0.712 ; adc_control:ac|data7[11]   ; led3                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 0.355      ; 0.754      ;
; 0.757 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.063      ; 0.977      ;
; 0.757 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.063      ; 0.977      ;
; 0.772 ; adc_control:ac|counter[3]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.063      ; 0.992      ;
; 0.939 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.063      ; 1.159      ;
; 1.278 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.000        ; 2.375      ; 4.039      ;
; 1.533 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 2.375      ; 3.794      ;
; 1.658 ; adc_control:ac|counter[2]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.063      ; 1.878      ;
; 1.764 ; adc_control:ac|counter[3]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.063      ; 1.984      ;
; 1.883 ; adc_control:ac|counter[1]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.063      ; 2.103      ;
; 1.929 ; adc_control:ac|counter[0]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.063      ; 2.149      ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                         ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 283.45 MHz ; 283.45 MHz      ; adc_control:ac|adc_clk_reg ;                                                               ;
; 463.39 MHz ; 250.0 MHz       ; clk_50_                    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; adc_control:ac|adc_clk_reg ; -2.528 ; -21.118       ;
; clk_50_                    ; -1.158 ; -1.677        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; adc_control:ac|adc_clk_reg ; 0.311 ; 0.000         ;
; clk_50_                    ; 0.312 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk_50_                    ; -3.000 ; -11.000       ;
; adc_control:ac|adc_clk_reg ; -1.000 ; -20.000       ;
+----------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'adc_control:ac|adc_clk_reg'                                                                                                                      ;
+--------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.528 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 3.467      ;
; -2.523 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 3.462      ;
; -2.429 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 3.368      ;
; -2.422 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 3.361      ;
; -2.394 ; adc_control:ac|data_counter[11] ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 3.333      ;
; -2.386 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 3.325      ;
; -2.362 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 3.301      ;
; -2.291 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 3.230      ;
; -2.208 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 3.147      ;
; -2.194 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 3.133      ;
; -2.159 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 3.098      ;
; -2.102 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 3.041      ;
; -1.787 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.726      ;
; -1.782 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.721      ;
; -1.688 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.627      ;
; -1.681 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.620      ;
; -1.663 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.602      ;
; -1.658 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.597      ;
; -1.653 ; adc_control:ac|data_counter[11] ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.592      ;
; -1.645 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.584      ;
; -1.564 ; adc_control:ac|data_counter[10] ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.503      ;
; -1.557 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.496      ;
; -1.550 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.489      ;
; -1.529 ; adc_control:ac|data_counter[11] ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.468      ;
; -1.521 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.460      ;
; -1.453 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.392      ;
; -1.426 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.365      ;
; -1.367 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.306      ;
; -1.359 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.298      ;
; -1.329 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.268      ;
; -1.328 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.268      ;
; -1.323 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.263      ;
; -1.257 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.196      ;
; -1.243 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.182      ;
; -1.235 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.174      ;
; -1.229 ; adc_control:ac|data_counter[10] ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.169      ;
; -1.222 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.162      ;
; -1.194 ; adc_control:ac|data_counter[11] ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.134      ;
; -1.190 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.130      ;
; -1.186 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.126      ;
; -1.166 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.106      ;
; -1.133 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.072      ;
; -1.130 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.069      ;
; -1.091 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.031      ;
; -1.087 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.027      ;
; -1.064 ; adc_control:ac|data_counter[5]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.004      ;
; -1.063 ; adc_control:ac|data_counter[5]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.003      ;
; -1.059 ; adc_control:ac|data_counter[4]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.999      ;
; -1.058 ; adc_control:ac|data_counter[4]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.998      ;
; -1.006 ; adc_control:ac|data_counter[5]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.946      ;
; -1.006 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 1.945      ;
; -1.001 ; adc_control:ac|data_counter[4]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.941      ;
; -0.994 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.934      ;
; -0.974 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.914      ;
; -0.961 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.901      ;
; -0.958 ; adc_control:ac|data_counter[10] ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.898      ;
; -0.957 ; adc_control:ac|data_counter[10] ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.897      ;
; -0.951 ; adc_control:ac|data_counter[8]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.891      ;
; -0.950 ; adc_control:ac|data_counter[8]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.890      ;
; -0.943 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.883      ;
; -0.939 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.879      ;
; -0.923 ; adc_control:ac|data_counter[11] ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.863      ;
; -0.922 ; adc_control:ac|data_counter[6]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.862      ;
; -0.922 ; adc_control:ac|data_counter[11] ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.862      ;
; -0.921 ; adc_control:ac|data_counter[6]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.861      ;
; -0.914 ; adc_control:ac|addr[0]          ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.057     ; 1.852      ;
; -0.908 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.848      ;
; -0.900 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.840      ;
; -0.900 ; adc_control:ac|data_counter[10] ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.840      ;
; -0.898 ; adc_control:ac|data_counter[1]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.838      ;
; -0.893 ; adc_control:ac|data_counter[8]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.833      ;
; -0.880 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.820      ;
; -0.874 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.814      ;
; -0.865 ; adc_control:ac|data_counter[11] ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.805      ;
; -0.864 ; adc_control:ac|data_counter[6]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.804      ;
; -0.861 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.801      ;
; -0.858 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.798      ;
; -0.843 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.783      ;
; -0.832 ; adc_control:ac|data_counter[0]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.772      ;
; -0.827 ; adc_control:ac|data_counter[7]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.767      ;
; -0.826 ; adc_control:ac|data_counter[7]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.766      ;
; -0.811 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.751      ;
; -0.790 ; adc_control:ac|addr[0]          ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.057     ; 1.728      ;
; -0.780 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.720      ;
; -0.774 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.714      ;
; -0.769 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.709      ;
; -0.769 ; adc_control:ac|data_counter[7]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.709      ;
; -0.767 ; adc_control:ac|data_counter[5]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.707      ;
; -0.762 ; adc_control:ac|data_counter[4]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.702      ;
; -0.761 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.701      ;
; -0.743 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.683      ;
; -0.736 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.676      ;
; -0.734 ; adc_control:ac|data_counter[2]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.674      ;
; -0.729 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.669      ;
; -0.723 ; adc_control:ac|data_counter[9]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.663      ;
; -0.722 ; adc_control:ac|data_counter[9]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.662      ;
; -0.718 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.658      ;
; -0.714 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.654      ;
; -0.680 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.620      ;
; -0.674 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.614      ;
+--------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_50_'                                                                                                                ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; -1.158 ; adc_control:ac|counter[0]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.055     ; 2.098      ;
; -1.132 ; adc_control:ac|counter[1]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.055     ; 2.072      ;
; -1.040 ; adc_control:ac|counter[3]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.055     ; 1.980      ;
; -0.960 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; 2.063      ; 3.688      ;
; -0.915 ; adc_control:ac|counter[2]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.055     ; 1.855      ;
; -0.601 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; 1.000        ; 2.063      ; 3.829      ;
; -0.277 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.055     ; 1.217      ;
; -0.110 ; adc_control:ac|data7[11]   ; led3                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; 0.170      ; 0.765      ;
; -0.072 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.055     ; 1.012      ;
; -0.060 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.055     ; 1.000      ;
; -0.035 ; adc_control:ac|counter[3]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.055     ; 0.975      ;
; 0.048  ; adc_control:ac|data6[11]   ; led2                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; 0.193      ; 0.630      ;
; 0.049  ; adc_control:ac|data5[11]   ; led1                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; 0.193      ; 0.629      ;
; 0.075  ; adc_control:ac|counter[2]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.055     ; 0.865      ;
; 0.173  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.055     ; 0.767      ;
; 0.174  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.055     ; 0.766      ;
; 0.308  ; adc_control:ac|counter[2]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.055     ; 0.632      ;
; 0.357  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[0]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; adc_control:ac|counter[1]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; adc_control:ac|counter[3]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; adc_control:ac|counter[2]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.055     ; 0.583      ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'adc_control:ac|adc_clk_reg'                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.311 ; adc_control:ac|data[11]         ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; adc_control:ac|din_reg          ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; adc_control:ac|addr[0]          ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; adc_control:ac|addr[1]          ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; adc_control:ac|csn              ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 0.511      ;
; 0.347 ; adc_control:ac|data_counter[11] ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.546      ;
; 0.516 ; adc_control:ac|addr[0]          ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 0.716      ;
; 0.519 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.718      ;
; 0.520 ; adc_control:ac|data_counter[10] ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.719      ;
; 0.522 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.721      ;
; 0.522 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.721      ;
; 0.523 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.722      ;
; 0.523 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.722      ;
; 0.535 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.734      ;
; 0.537 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.736      ;
; 0.538 ; adc_control:ac|addr[1]          ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 0.738      ;
; 0.763 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.962      ;
; 0.767 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.966      ;
; 0.767 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.966      ;
; 0.769 ; adc_control:ac|data_counter[10] ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.968      ;
; 0.771 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.970      ;
; 0.772 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.971      ;
; 0.772 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.971      ;
; 0.778 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.977      ;
; 0.779 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.978      ;
; 0.779 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.978      ;
; 0.784 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.983      ;
; 0.787 ; adc_control:ac|data[11]         ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 0.987      ;
; 0.789 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.988      ;
; 0.852 ; adc_control:ac|addr[0]          ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 1.052      ;
; 0.852 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.051      ;
; 0.856 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.055      ;
; 0.856 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.055      ;
; 0.859 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.058      ;
; 0.863 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.062      ;
; 0.867 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.066      ;
; 0.868 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.067      ;
; 0.868 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.067      ;
; 0.868 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.067      ;
; 0.871 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.070      ;
; 0.871 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.070      ;
; 0.874 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.073      ;
; 0.875 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.074      ;
; 0.878 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.077      ;
; 0.880 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.079      ;
; 0.881 ; adc_control:ac|data[11]         ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 1.081      ;
; 0.884 ; adc_control:ac|data_counter[1]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 1.084      ;
; 0.887 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.086      ;
; 0.890 ; adc_control:ac|data_counter[2]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 1.090      ;
; 0.896 ; adc_control:ac|data_counter[0]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 1.096      ;
; 0.916 ; adc_control:ac|data6[11]        ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 1.116      ;
; 0.931 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.130      ;
; 0.936 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.135      ;
; 0.948 ; adc_control:ac|data_counter[2]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 1.148      ;
; 0.948 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.147      ;
; 0.951 ; adc_control:ac|data_counter[3]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 1.151      ;
; 0.952 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.151      ;
; 0.954 ; adc_control:ac|data7[11]        ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 1.154      ;
; 0.955 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.154      ;
; 0.956 ; adc_control:ac|data_counter[2]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 1.156      ;
; 0.957 ; adc_control:ac|data_counter[2]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 1.157      ;
; 0.959 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.158      ;
; 0.963 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.162      ;
; 0.964 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.163      ;
; 0.967 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.166      ;
; 0.970 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.169      ;
; 0.974 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.173      ;
; 0.976 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.175      ;
; 0.981 ; adc_control:ac|addr[1]          ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 1.181      ;
; 0.983 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.182      ;
; 1.016 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.215      ;
; 1.017 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.216      ;
; 1.020 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.219      ;
; 1.026 ; adc_control:ac|addr[1]          ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.225      ;
; 1.027 ; adc_control:ac|data[11]         ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.057      ; 1.228      ;
; 1.029 ; adc_control:ac|addr[1]          ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 1.229      ;
; 1.039 ; adc_control:ac|data_counter[9]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 1.239      ;
; 1.043 ; adc_control:ac|addr[0]          ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 1.243      ;
; 1.044 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.243      ;
; 1.058 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.257      ;
; 1.059 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.258      ;
; 1.061 ; adc_control:ac|data_counter[1]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 1.261      ;
; 1.061 ; adc_control:ac|data_counter[1]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 1.261      ;
; 1.063 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.262      ;
; 1.070 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.269      ;
; 1.072 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.271      ;
; 1.079 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.278      ;
; 1.094 ; adc_control:ac|data_counter[11] ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.293      ;
; 1.106 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.305      ;
; 1.107 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.306      ;
; 1.108 ; adc_control:ac|data_counter[10] ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.307      ;
; 1.113 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.312      ;
; 1.116 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.315      ;
; 1.123 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.322      ;
; 1.128 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.327      ;
; 1.130 ; adc_control:ac|addr[1]          ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.329      ;
; 1.132 ; adc_control:ac|data_counter[3]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 1.332      ;
; 1.139 ; adc_control:ac|data_counter[0]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 1.339      ;
; 1.140 ; adc_control:ac|data_counter[0]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 1.340      ;
; 1.159 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.358      ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_50_'                                                                                                                ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.312 ; adc_control:ac|counter[3]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[0]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.055      ; 0.519      ;
; 0.354 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.055      ; 0.553      ;
; 0.486 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.055      ; 0.685      ;
; 0.486 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.055      ; 0.685      ;
; 0.503 ; adc_control:ac|data5[11]   ; led1                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 0.379      ; 0.556      ;
; 0.504 ; adc_control:ac|data6[11]   ; led2                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 0.379      ; 0.557      ;
; 0.510 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.055      ; 0.709      ;
; 0.653 ; adc_control:ac|data7[11]   ; led3                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 0.354      ; 0.681      ;
; 0.686 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.055      ; 0.885      ;
; 0.687 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.055      ; 0.886      ;
; 0.707 ; adc_control:ac|counter[3]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.055      ; 0.906      ;
; 0.853 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.055      ; 1.052      ;
; 1.130 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.000        ; 2.138      ; 3.622      ;
; 1.464 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 2.138      ; 3.456      ;
; 1.472 ; adc_control:ac|counter[2]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.055      ; 1.671      ;
; 1.574 ; adc_control:ac|counter[3]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.055      ; 1.773      ;
; 1.681 ; adc_control:ac|counter[1]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.055      ; 1.880      ;
; 1.714 ; adc_control:ac|counter[0]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.055      ; 1.913      ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; adc_control:ac|adc_clk_reg ; -1.149 ; -5.579        ;
; clk_50_                    ; -0.345 ; -0.345        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; adc_control:ac|adc_clk_reg ; 0.185 ; 0.000         ;
; clk_50_                    ; 0.186 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk_50_                    ; -3.000 ; -11.730       ;
; adc_control:ac|adc_clk_reg ; -1.000 ; -20.000       ;
+----------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'adc_control:ac|adc_clk_reg'                                                                                                                      ;
+--------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.149 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 2.098      ;
; -1.145 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 2.094      ;
; -1.085 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 2.034      ;
; -1.079 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 2.028      ;
; -1.078 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 2.027      ;
; -1.057 ; adc_control:ac|data_counter[11] ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 2.006      ;
; -1.045 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.994      ;
; -1.008 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.957      ;
; -0.994 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.943      ;
; -0.946 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.895      ;
; -0.931 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.880      ;
; -0.909 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.858      ;
; -0.704 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.653      ;
; -0.703 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.652      ;
; -0.629 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.578      ;
; -0.628 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.577      ;
; -0.628 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.577      ;
; -0.628 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.577      ;
; -0.615 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.564      ;
; -0.610 ; adc_control:ac|data_counter[11] ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.559      ;
; -0.558 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.507      ;
; -0.553 ; adc_control:ac|data_counter[10] ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.502      ;
; -0.553 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.502      ;
; -0.540 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.489      ;
; -0.535 ; adc_control:ac|data_counter[11] ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.484      ;
; -0.484 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.433      ;
; -0.483 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.432      ;
; -0.424 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.373      ;
; -0.424 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.373      ;
; -0.423 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.372      ;
; -0.422 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.371      ;
; -0.409 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.358      ;
; -0.390 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.339      ;
; -0.349 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.298      ;
; -0.348 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.297      ;
; -0.348 ; adc_control:ac|data_counter[10] ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.297      ;
; -0.348 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.297      ;
; -0.335 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.284      ;
; -0.330 ; adc_control:ac|data_counter[11] ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.279      ;
; -0.325 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.274      ;
; -0.323 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.272      ;
; -0.316 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.265      ;
; -0.304 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.253      ;
; -0.282 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.231      ;
; -0.278 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.227      ;
; -0.262 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.211      ;
; -0.258 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.207      ;
; -0.257 ; adc_control:ac|data_counter[4]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.206      ;
; -0.256 ; adc_control:ac|data_counter[4]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.205      ;
; -0.256 ; adc_control:ac|data_counter[5]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.205      ;
; -0.255 ; adc_control:ac|data_counter[5]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.204      ;
; -0.234 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.183      ;
; -0.230 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.179      ;
; -0.225 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.174      ;
; -0.216 ; adc_control:ac|data_counter[4]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.165      ;
; -0.215 ; adc_control:ac|data_counter[5]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.164      ;
; -0.204 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.153      ;
; -0.201 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.150      ;
; -0.194 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.143      ;
; -0.190 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.139      ;
; -0.180 ; adc_control:ac|data_counter[10] ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.129      ;
; -0.180 ; adc_control:ac|data_counter[8]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.129      ;
; -0.179 ; adc_control:ac|data_counter[10] ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.128      ;
; -0.179 ; adc_control:ac|data_counter[8]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.128      ;
; -0.168 ; adc_control:ac|data_counter[6]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.117      ;
; -0.168 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.117      ;
; -0.167 ; adc_control:ac|data_counter[6]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.116      ;
; -0.167 ; adc_control:ac|data_counter[1]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.116      ;
; -0.166 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.115      ;
; -0.164 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.113      ;
; -0.162 ; adc_control:ac|addr[0]          ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.111      ;
; -0.162 ; adc_control:ac|data_counter[11] ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.111      ;
; -0.161 ; adc_control:ac|data_counter[11] ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.110      ;
; -0.156 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.105      ;
; -0.150 ; adc_control:ac|data_counter[10] ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.099      ;
; -0.144 ; adc_control:ac|data_counter[8]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.093      ;
; -0.133 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.082      ;
; -0.129 ; adc_control:ac|data_counter[0]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.078      ;
; -0.127 ; adc_control:ac|data_counter[6]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.076      ;
; -0.126 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.075      ;
; -0.122 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.071      ;
; -0.122 ; adc_control:ac|data_counter[11] ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.071      ;
; -0.113 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.062      ;
; -0.111 ; adc_control:ac|data_counter[7]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.060      ;
; -0.110 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.059      ;
; -0.110 ; adc_control:ac|data_counter[7]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.059      ;
; -0.109 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.058      ;
; -0.104 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.053      ;
; -0.098 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.047      ;
; -0.097 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.046      ;
; -0.095 ; adc_control:ac|data_counter[2]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.044      ;
; -0.088 ; adc_control:ac|addr[0]          ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.037      ;
; -0.076 ; adc_control:ac|data_counter[4]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.025      ;
; -0.076 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.025      ;
; -0.075 ; adc_control:ac|data_counter[5]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.024      ;
; -0.070 ; adc_control:ac|data_counter[7]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.019      ;
; -0.065 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.014      ;
; -0.061 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.010      ;
; -0.058 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.007      ;
; -0.045 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 0.994      ;
+--------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_50_'                                                                                                                ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.345 ; adc_control:ac|counter[0]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.037     ; 1.295      ;
; -0.324 ; adc_control:ac|counter[1]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.037     ; 1.274      ;
; -0.262 ; adc_control:ac|counter[3]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.037     ; 1.212      ;
; -0.185 ; adc_control:ac|counter[2]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.037     ; 1.135      ;
; -0.111 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; 1.595      ; 2.288      ;
; 0.038  ; adc_control:ac|data7[11]   ; led3                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; 0.010      ; 0.449      ;
; 0.106  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; 1.000        ; 1.595      ; 2.571      ;
; 0.114  ; adc_control:ac|data6[11]   ; led2                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; 0.022      ; 0.385      ;
; 0.115  ; adc_control:ac|data5[11]   ; led1                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; 0.022      ; 0.384      ;
; 0.181  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.037     ; 0.769      ;
; 0.319  ; adc_control:ac|counter[1]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.037     ; 0.631      ;
; 0.324  ; adc_control:ac|counter[1]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.037     ; 0.626      ;
; 0.344  ; adc_control:ac|counter[3]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.037     ; 0.606      ;
; 0.413  ; adc_control:ac|counter[2]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.037     ; 0.537      ;
; 0.477  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.037     ; 0.473      ;
; 0.478  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.037     ; 0.472      ;
; 0.560  ; adc_control:ac|counter[2]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.037     ; 0.390      ;
; 0.591  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[0]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; adc_control:ac|counter[1]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; adc_control:ac|counter[2]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; adc_control:ac|counter[3]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.037     ; 0.359      ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'adc_control:ac|adc_clk_reg'                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.185 ; adc_control:ac|data[11]         ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; adc_control:ac|din_reg          ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; adc_control:ac|addr[0]          ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; adc_control:ac|addr[1]          ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; adc_control:ac|csn              ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.307      ;
; 0.203 ; adc_control:ac|data_counter[11] ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.325      ;
; 0.308 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.430      ;
; 0.308 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.430      ;
; 0.308 ; adc_control:ac|addr[0]          ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.430      ;
; 0.309 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.431      ;
; 0.310 ; adc_control:ac|data_counter[10] ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.432      ;
; 0.310 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.432      ;
; 0.310 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.432      ;
; 0.320 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.442      ;
; 0.320 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.442      ;
; 0.321 ; adc_control:ac|addr[1]          ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.443      ;
; 0.457 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.579      ;
; 0.457 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.579      ;
; 0.458 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.580      ;
; 0.461 ; adc_control:ac|data[11]         ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.583      ;
; 0.462 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.584      ;
; 0.468 ; adc_control:ac|data_counter[10] ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.590      ;
; 0.468 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.590      ;
; 0.468 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.590      ;
; 0.468 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.590      ;
; 0.471 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.593      ;
; 0.471 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.593      ;
; 0.471 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.593      ;
; 0.478 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.600      ;
; 0.510 ; adc_control:ac|data_counter[2]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.632      ;
; 0.517 ; adc_control:ac|data_counter[1]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.639      ;
; 0.519 ; adc_control:ac|addr[0]          ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.641      ;
; 0.519 ; adc_control:ac|data_counter[0]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.641      ;
; 0.520 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.642      ;
; 0.520 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.642      ;
; 0.521 ; adc_control:ac|data[11]         ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.643      ;
; 0.521 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.643      ;
; 0.523 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.645      ;
; 0.523 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.645      ;
; 0.525 ; adc_control:ac|data6[11]        ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.647      ;
; 0.532 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.654      ;
; 0.534 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.656      ;
; 0.534 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.656      ;
; 0.534 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.656      ;
; 0.535 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.657      ;
; 0.537 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.659      ;
; 0.537 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.659      ;
; 0.538 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.660      ;
; 0.539 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.661      ;
; 0.544 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.666      ;
; 0.547 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.669      ;
; 0.547 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.669      ;
; 0.547 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.669      ;
; 0.548 ; adc_control:ac|data7[11]        ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.670      ;
; 0.561 ; adc_control:ac|data_counter[2]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.683      ;
; 0.561 ; adc_control:ac|data_counter[2]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.683      ;
; 0.575 ; adc_control:ac|addr[1]          ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.697      ;
; 0.576 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.698      ;
; 0.578 ; adc_control:ac|addr[1]          ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.700      ;
; 0.584 ; adc_control:ac|data_counter[2]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.706      ;
; 0.586 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.708      ;
; 0.586 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.708      ;
; 0.586 ; adc_control:ac|data[11]         ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.708      ;
; 0.587 ; adc_control:ac|data_counter[3]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.709      ;
; 0.589 ; adc_control:ac|addr[1]          ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.711      ;
; 0.589 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.711      ;
; 0.593 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.715      ;
; 0.598 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.720      ;
; 0.600 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.722      ;
; 0.600 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.722      ;
; 0.601 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.723      ;
; 0.603 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.725      ;
; 0.610 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.732      ;
; 0.610 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.732      ;
; 0.610 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.732      ;
; 0.613 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.735      ;
; 0.618 ; adc_control:ac|addr[0]          ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.740      ;
; 0.630 ; adc_control:ac|data_counter[1]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.752      ;
; 0.630 ; adc_control:ac|data_counter[1]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.752      ;
; 0.633 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.755      ;
; 0.642 ; adc_control:ac|data_counter[9]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.764      ;
; 0.648 ; adc_control:ac|addr[1]          ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.770      ;
; 0.652 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.774      ;
; 0.660 ; adc_control:ac|data_counter[11] ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.782      ;
; 0.663 ; adc_control:ac|data_counter[0]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.785      ;
; 0.663 ; adc_control:ac|data_counter[0]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.785      ;
; 0.664 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.786      ;
; 0.666 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.788      ;
; 0.667 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.789      ;
; 0.676 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.798      ;
; 0.676 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.798      ;
; 0.676 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.798      ;
; 0.678 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.800      ;
; 0.678 ; adc_control:ac|data_counter[10] ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.800      ;
; 0.678 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.800      ;
; 0.679 ; adc_control:ac|data_counter[3]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.801      ;
; 0.679 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.801      ;
; 0.679 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.801      ;
; 0.679 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.801      ;
; 0.685 ; adc_control:ac|data5[11]        ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.807      ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_50_'                                                                                                                ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.186 ; adc_control:ac|counter[3]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[0]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.037      ; 0.314      ;
; 0.205 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.037      ; 0.326      ;
; 0.279 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.037      ; 0.400      ;
; 0.279 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.037      ; 0.400      ;
; 0.301 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.037      ; 0.422      ;
; 0.396 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.037      ; 0.517      ;
; 0.396 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.037      ; 0.517      ;
; 0.408 ; adc_control:ac|counter[3]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.037      ; 0.529      ;
; 0.494 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.037      ; 0.615      ;
; 0.507 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.000        ; 1.647      ; 2.373      ;
; 0.563 ; adc_control:ac|data5[11]   ; led1                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 0.148      ; 0.325      ;
; 0.564 ; adc_control:ac|data6[11]   ; led2                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 0.148      ; 0.326      ;
; 0.648 ; adc_control:ac|data7[11]   ; led3                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 0.136      ; 0.398      ;
; 0.770 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 1.647      ; 2.136      ;
; 0.883 ; adc_control:ac|counter[2]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.037      ; 1.004      ;
; 0.925 ; adc_control:ac|counter[3]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.037      ; 1.046      ;
; 0.992 ; adc_control:ac|counter[1]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.037      ; 1.113      ;
; 1.030 ; adc_control:ac|counter[0]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.037      ; 1.151      ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                      ;
+-----------------------------+---------+-------+----------+---------+---------------------+
; Clock                       ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack            ; -2.917  ; 0.185 ; N/A      ; N/A     ; -3.000              ;
;  adc_control:ac|adc_clk_reg ; -2.917  ; 0.185 ; N/A      ; N/A     ; -1.000              ;
;  clk_50_                    ; -1.381  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS             ; -28.386 ; 0.0   ; 0.0      ; 0.0     ; -31.73              ;
;  adc_control:ac|adc_clk_reg ; -25.834 ; 0.000 ; N/A      ; N/A     ; -20.000             ;
;  clk_50_                    ; -2.552  ; 0.000 ; N/A      ; N/A     ; -11.730             ;
+-----------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; adc_cs_n_     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; din_          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_sck_      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1_         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led2_         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led3_         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_50_                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dout_                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; adc_cs_n_     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; din_          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; adc_sck_      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; led1_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; led2_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; led3_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; adc_cs_n_     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; din_          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; adc_sck_      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; led1_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; led2_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; led3_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; adc_cs_n_     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; din_          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; adc_sck_      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led1_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led2_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led3_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0        ; 0        ; 0        ; 288      ;
; adc_control:ac|adc_clk_reg ; clk_50_                    ; 0        ; 3        ; 1        ; 1        ;
; clk_50_                    ; clk_50_                    ; 0        ; 0        ; 0        ; 16       ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0        ; 0        ; 0        ; 288      ;
; adc_control:ac|adc_clk_reg ; clk_50_                    ; 0        ; 3        ; 1        ; 1        ;
; clk_50_                    ; clk_50_                    ; 0        ; 0        ; 0        ; 16       ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 6     ; 6    ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------+
; Clock Status Summary                                                         ;
+----------------------------+----------------------------+------+-------------+
; Target                     ; Clock                      ; Type ; Status      ;
+----------------------------+----------------------------+------+-------------+
; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; Base ; Constrained ;
; clk_50_                    ; clk_50_                    ; Base ; Constrained ;
+----------------------------+----------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; dout_      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; adc_cs_n_   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adc_sck_    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din_        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led1_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led2_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led3_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; dout_      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; adc_cs_n_   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adc_sck_    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din_        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led1_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led2_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led3_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
    Info: Processing started: Mon Jan 23 18:02:31 2023
Info: Command: quartus_sta swacchat_bot -c swacchat_bot
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 14 of the 14 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'swacchat_bot.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name adc_control:ac|adc_clk_reg adc_control:ac|adc_clk_reg
    Info (332105): create_clock -period 1.000 -name clk_50_ clk_50_
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.917
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.917             -25.834 adc_control:ac|adc_clk_reg 
    Info (332119):    -1.381              -2.552 clk_50_ 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 adc_control:ac|adc_clk_reg 
    Info (332119):     0.357               0.000 clk_50_ 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -11.000 clk_50_ 
    Info (332119):    -1.000             -20.000 adc_control:ac|adc_clk_reg 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.528
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.528             -21.118 adc_control:ac|adc_clk_reg 
    Info (332119):    -1.158              -1.677 clk_50_ 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 adc_control:ac|adc_clk_reg 
    Info (332119):     0.312               0.000 clk_50_ 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -11.000 clk_50_ 
    Info (332119):    -1.000             -20.000 adc_control:ac|adc_clk_reg 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.149
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.149              -5.579 adc_control:ac|adc_clk_reg 
    Info (332119):    -0.345              -0.345 clk_50_ 
Info (332146): Worst-case hold slack is 0.185
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.185               0.000 adc_control:ac|adc_clk_reg 
    Info (332119):     0.186               0.000 clk_50_ 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -11.730 clk_50_ 
    Info (332119):    -1.000             -20.000 adc_control:ac|adc_clk_reg 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4914 megabytes
    Info: Processing ended: Mon Jan 23 18:02:34 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


