#Substrate Graph
# noVertices
30
# noArcs
130
# Vertices: id availableCpu routingCapacity isCenter
0 336 336 0
1 736 736 1
2 736 736 1
3 1528 1528 1
4 1184 1184 1
5 699 699 1
6 1416 1416 1
7 399 399 1
8 150 150 0
9 150 150 0
10 873 873 1
11 299 299 0
12 911 911 1
13 150 150 0
14 125 125 0
15 237 237 0
16 1091 1091 1
17 37 37 0
18 1091 1091 1
19 1129 1129 1
20 785 785 1
21 37 37 0
22 600 600 0
23 150 150 0
24 299 299 0
25 774 774 1
26 1003 1003 1
27 225 225 0
28 299 299 0
29 299 299 0
# Arcs: idS idT delay bandwidth
0 1 1 112
1 0 1 112
0 2 1 112
2 0 1 112
0 4 2 112
4 0 2 112
1 5 3 156
5 1 3 156
1 19 4 156
19 1 4 156
1 18 1 156
18 1 1 156
1 6 2 156
6 1 2 156
2 3 3 156
3 2 3 156
2 12 4 156
12 2 4 156
2 4 1 156
4 2 1 156
2 25 3 156
25 2 3 156
3 4 3 218
4 3 3 218
3 6 3 250
6 3 3 250
3 7 1 125
7 3 1 125
3 8 3 75
8 3 3 75
3 20 31 187
20 3 31 187
3 26 5 218
26 3 5 218
3 11 1 112
11 3 1 112
3 18 6 187
18 3 6 187
4 18 3 187
18 4 3 187
4 13 4 75
13 4 4 75
4 19 6 218
19 4 6 218
4 6 3 218
6 4 3 218
5 13 1 75
13 5 1 75
5 19 4 156
19 5 4 156
5 6 5 156
6 5 5 156
5 25 1 156
25 5 1 156
6 9 1 75
9 6 1 75
6 12 1 187
12 6 1 187
6 18 2 187
18 6 2 187
6 16 3 187
16 6 3 187
7 10 1 125
10 7 1 125
7 11 1 112
11 7 1 112
7 21 29 37
21 7 29 37
8 12 4 75
12 8 4 75
9 19 8 75
19 9 8 75
10 14 1 75
14 10 1 75
10 15 45 112
15 10 45 112
10 17 1 37
17 10 1 37
10 22 1 150
22 10 1 150
10 18 3 187
18 10 3 187
10 16 6 187
16 10 6 187
11 15 3 75
15 11 3 75
12 16 1 187
16 12 1 187
12 25 4 156
25 12 4 156
12 22 7 150
22 12 7 150
14 15 5 50
15 14 5 50
16 19 5 187
19 16 5 187
16 26 4 187
26 16 4 187
16 25 6 156
25 16 6 156
18 19 4 187
19 18 4 187
19 22 1 150
22 19 1 150
20 23 2 75
23 20 2 75
20 24 21 112
24 20 21 112
20 26 1 187
26 20 1 187
20 29 7 112
29 20 7 112
20 28 9 112
28 20 9 112
22 25 4 150
25 22 4 150
23 26 3 75
26 23 3 75
24 27 2 75
27 24 2 75
24 26 3 112
26 24 3 112
26 29 7 112
29 26 7 112
26 28 4 112
28 26 4 112
27 28 2 75
28 27 2 75
27 29 2 75
29 27 2 75
