## Note
nid: 1613747890092
model: Basic-d7a3e-4ce08
tags: 08_heterogene_rechnerstrukturen
markdown: false

### Front
Skizzieren und erklären Sie die vier in der Vorlesung diskutierten
<b>Varianten</b> der <b>Beschleuniger Systemarchitekturen</b>

### Back
<img src="paste-675df70034c074755fe104387ec12e81c6ac12b7.jpg">
<div>
  - Anbindung Accelerator / Processor über System Bus wie PCI
  Express oder HyperTransport (günstig; bescheidene Performance /
  Kapzitäten wegen sehr generellem Bus)
</div>
<div>
  - Verbindung Prozessor mit Beschleuniger über Processor Bus.
  Accelerator befindet sich in einem Prozessor-ähnlichen Sockel.
  (hohe Bandbreite / niedrige Latenz)
</div>
<div>
  - Prozessor und Beschleuniger befinden sich auf demselben Die. z.
  B. CellBE
</div>
