|EndeavourSoc
io_nreset => io_nreset.IN1
io_clk_in => io_clk_in.IN1
io_plla_i2c_scl << BoardController:board_ctrl.plla_i2c_scl
io_plla_i2c_sda <> BoardController:board_ctrl.plla_i2c_sda
io_plla_clk0 => io_plla_clk0.IN1
io_plla_clk1 => io_plla_clk1.IN1
io_plla_clk2 => io_plla_clk2.IN1
io_pllb_i2c_scl << BoardController:board_ctrl.pllb_i2c_scl
io_pllb_i2c_sda <> BoardController:board_ctrl.pllb_i2c_sda
io_pllb_clk0 => io_pllb_clk0.IN1
io_pllb_clk1 => io_pllb_clk1.IN1
io_pllb_clk2 => io_pllb_clk2.IN1
io_leds[0] << BoardController:board_ctrl.leds
io_leds[1] << BoardController:board_ctrl.leds
io_leds[2] << BoardController:board_ctrl.leds
io_keys[0] => io_keys[0].IN1
io_keys[1] => io_keys[1].IN1
io_audio_shdn << AudioController:audio_ctrl.shdn
io_audio_i2c_scl << AudioController:audio_ctrl.i2c_scl
io_audio_i2c_sda <> AudioController:audio_ctrl.i2c_sda
io_uart_rx => io_uart_rx.IN1
io_uart_tx << UartController:uart_ctrl.uart_tx
io_dvi_tmds0p << VideoController:video_ctrl.dvi_tmds0p
io_dvi_tmds0m << VideoController:video_ctrl.dvi_tmds0m
io_dvi_tmds1p << VideoController:video_ctrl.dvi_tmds1p
io_dvi_tmds1m << VideoController:video_ctrl.dvi_tmds1m
io_dvi_tmds2p << VideoController:video_ctrl.dvi_tmds2p
io_dvi_tmds2m << VideoController:video_ctrl.dvi_tmds2m
io_dvi_tmdsCp << VideoController:video_ctrl.dvi_tmdsCp
io_dvi_tmdsCm << VideoController:video_ctrl.dvi_tmdsCm
io_sdcard_clk << SdcardController:sdcard_ctrl.sdcard_clk
io_sdcard_cmd <> SdcardController:sdcard_ctrl.sdcard_cmd
io_sdcard_data[0] <> SdcardController:sdcard_ctrl.sdcard_data
io_sdcard_data[1] <> SdcardController:sdcard_ctrl.sdcard_data
io_sdcard_data[2] <> SdcardController:sdcard_ctrl.sdcard_data
io_sdcard_data[3] <> SdcardController:sdcard_ctrl.sdcard_data
io_ddr_sdram_ck_p << ddr_sdram_ctrl:ram_ctrl.ddr_ck_p
io_ddr_sdram_ck_n << ddr_sdram_ctrl:ram_ctrl.ddr_ck_n
io_ddr_sdram_cke << ddr_sdram_ctrl:ram_ctrl.ddr_cke
io_ddr_sdram_cs_n << ddr_sdram_ctrl:ram_ctrl.ddr_cs_n
io_ddr_sdram_ras_n << ddr_sdram_ctrl:ram_ctrl.ddr_ras_n
io_ddr_sdram_cas_n << ddr_sdram_ctrl:ram_ctrl.ddr_cas_n
io_ddr_sdram_we_n << ddr_sdram_ctrl:ram_ctrl.ddr_we_n
io_ddr_sdram_ba[0] << ddr_sdram_ctrl:ram_ctrl.ddr_ba
io_ddr_sdram_ba[1] << ddr_sdram_ctrl:ram_ctrl.ddr_ba
io_ddr_sdram_a[0] << ddr_sdram_ctrl:ram_ctrl.ddr_a
io_ddr_sdram_a[1] << ddr_sdram_ctrl:ram_ctrl.ddr_a
io_ddr_sdram_a[2] << ddr_sdram_ctrl:ram_ctrl.ddr_a
io_ddr_sdram_a[3] << ddr_sdram_ctrl:ram_ctrl.ddr_a
io_ddr_sdram_a[4] << ddr_sdram_ctrl:ram_ctrl.ddr_a
io_ddr_sdram_a[5] << ddr_sdram_ctrl:ram_ctrl.ddr_a
io_ddr_sdram_a[6] << ddr_sdram_ctrl:ram_ctrl.ddr_a
io_ddr_sdram_a[7] << ddr_sdram_ctrl:ram_ctrl.ddr_a
io_ddr_sdram_a[8] << ddr_sdram_ctrl:ram_ctrl.ddr_a
io_ddr_sdram_a[9] << ddr_sdram_ctrl:ram_ctrl.ddr_a
io_ddr_sdram_a[10] << ddr_sdram_ctrl:ram_ctrl.ddr_a
io_ddr_sdram_a[11] << ddr_sdram_ctrl:ram_ctrl.ddr_a
io_ddr_sdram_a[12] << ddr_sdram_ctrl:ram_ctrl.ddr_a
io_ddr_sdram_a[13] << ddr_sdram_ctrl:ram_ctrl.ddr_a
io_ddr_sdram_dm[0] << ddr_sdram_ctrl:ram_ctrl.ddr_dm
io_ddr_sdram_dm[1] << ddr_sdram_ctrl:ram_ctrl.ddr_dm
io_ddr_sdram_dqs[0] <> ddr_sdram_ctrl:ram_ctrl.ddr_dqs
io_ddr_sdram_dqs[1] <> ddr_sdram_ctrl:ram_ctrl.ddr_dqs
io_ddr_sdram_dq[0] <> ddr_sdram_ctrl:ram_ctrl.ddr_dq
io_ddr_sdram_dq[1] <> ddr_sdram_ctrl:ram_ctrl.ddr_dq
io_ddr_sdram_dq[2] <> ddr_sdram_ctrl:ram_ctrl.ddr_dq
io_ddr_sdram_dq[3] <> ddr_sdram_ctrl:ram_ctrl.ddr_dq
io_ddr_sdram_dq[4] <> ddr_sdram_ctrl:ram_ctrl.ddr_dq
io_ddr_sdram_dq[5] <> ddr_sdram_ctrl:ram_ctrl.ddr_dq
io_ddr_sdram_dq[6] <> ddr_sdram_ctrl:ram_ctrl.ddr_dq
io_ddr_sdram_dq[7] <> ddr_sdram_ctrl:ram_ctrl.ddr_dq
io_ddr_sdram_dq[8] <> ddr_sdram_ctrl:ram_ctrl.ddr_dq
io_ddr_sdram_dq[9] <> ddr_sdram_ctrl:ram_ctrl.ddr_dq
io_ddr_sdram_dq[10] <> ddr_sdram_ctrl:ram_ctrl.ddr_dq
io_ddr_sdram_dq[11] <> ddr_sdram_ctrl:ram_ctrl.ddr_dq
io_ddr_sdram_dq[12] <> ddr_sdram_ctrl:ram_ctrl.ddr_dq
io_ddr_sdram_dq[13] <> ddr_sdram_ctrl:ram_ctrl.ddr_dq
io_ddr_sdram_dq[14] <> ddr_sdram_ctrl:ram_ctrl.ddr_dq
io_ddr_sdram_dq[15] <> ddr_sdram_ctrl:ram_ctrl.ddr_dq


|EndeavourSoc|BoardController:board_ctrl
clk_in => clk_in.IN1
nreset_in => reset_counter.OUTPUTSELECT
nreset_in => reset_counter.OUTPUTSELECT
nreset_in => reset_counter.OUTPUTSELECT
nreset_in => reset_counter.OUTPUTSELECT
nreset_in => reset_counter.OUTPUTSELECT
nreset_in => reset_counter.OUTPUTSELECT
nreset_in => reset_counter.OUTPUTSELECT
nreset_in => reset_counter.OUTPUTSELECT
nreset_in => reset_counter.OUTPUTSELECT
nreset_in => reset_counter.OUTPUTSELECT
nreset_in => reset_counter.OUTPUTSELECT
nreset_in => reset_counter.OUTPUTSELECT
nreset_in => reset_counter.OUTPUTSELECT
nreset_in => reset_counter.OUTPUTSELECT
nreset_in => reset_counter.OUTPUTSELECT
nreset_in => reset_counter.OUTPUTSELECT
nreset_in => reset_counter.OUTPUTSELECT
nreset_in => reset.OUTPUTSELECT
plla_i2c_scl <= plla_i2c_scl.DB_MAX_OUTPUT_PORT_TYPE
plla_i2c_sda <> plla_i2c_sda
plla_clk0 => ca0[0].CLK
plla_clk0 => ca0[1].CLK
plla_clk0 => ca0[2].CLK
plla_clk0 => ca0[3].CLK
plla_clk0 => ca0[4].CLK
plla_clk0 => ca0[5].CLK
plla_clk0 => ca0[6].CLK
plla_clk0 => ca0[7].CLK
plla_clk1 => ca1[0].CLK
plla_clk1 => ca1[1].CLK
plla_clk1 => ca1[2].CLK
plla_clk1 => ca1[3].CLK
plla_clk1 => ca1[4].CLK
plla_clk1 => ca1[5].CLK
plla_clk1 => ca1[6].CLK
plla_clk1 => ca1[7].CLK
plla_clk2 => ca2[0].CLK
plla_clk2 => ca2[1].CLK
plla_clk2 => ca2[2].CLK
plla_clk2 => ca2[3].CLK
plla_clk2 => ca2[4].CLK
plla_clk2 => ca2[5].CLK
plla_clk2 => ca2[6].CLK
plla_clk2 => ca2[7].CLK
pllb_i2c_scl <= pllb_i2c_scl.DB_MAX_OUTPUT_PORT_TYPE
pllb_i2c_sda <> pllb_i2c_sda
pllb_clk0 => cb0[0].CLK
pllb_clk0 => cb0[1].CLK
pllb_clk0 => cb0[2].CLK
pllb_clk0 => cb0[3].CLK
pllb_clk0 => cb0[4].CLK
pllb_clk0 => cb0[5].CLK
pllb_clk0 => cb0[6].CLK
pllb_clk0 => cb0[7].CLK
pllb_clk1 => cb1[0].CLK
pllb_clk1 => cb1[1].CLK
pllb_clk1 => cb1[2].CLK
pllb_clk1 => cb1[3].CLK
pllb_clk1 => cb1[4].CLK
pllb_clk1 => cb1[5].CLK
pllb_clk1 => cb1[6].CLK
pllb_clk1 => cb1[7].CLK
pllb_clk2 => cb2[0].CLK
pllb_clk2 => cb2[1].CLK
pllb_clk2 => cb2[2].CLK
pllb_clk2 => cb2[3].CLK
pllb_clk2 => cb2[4].CLK
pllb_clk2 => cb2[5].CLK
pllb_clk2 => cb2[6].CLK
pllb_clk2 => cb2[7].CLK
leds[0] <= leds.DB_MAX_OUTPUT_PORT_TYPE
leds[1] <= leds.DB_MAX_OUTPUT_PORT_TYPE
leds[2] <= leds.DB_MAX_OUTPUT_PORT_TYPE
keys[0] => apb_PRDATA.DATAB
keys[1] => apb_PRDATA.DATAB
reset <= reset~reg0.DB_MAX_OUTPUT_PORT_TYPE
clk_cpu <= PLL:pll.c0
clk_ram <= PLL:pll.c1
clk_tmds_pixel <= PLL:pll.c2
clk_tmds_x5 <= PLL:pll.c3
video_mode[0] => ~NO_FANOUT~
video_mode[1] => ~NO_FANOUT~
apb_PADDR[0] => ~NO_FANOUT~
apb_PADDR[1] => ~NO_FANOUT~
apb_PADDR[2] => apb_PRDATA.OUTPUTSELECT
apb_PADDR[2] => apb_PRDATA.OUTPUTSELECT
apb_PADDR[2] => apb_PRDATA.OUTPUTSELECT
apb_PADDR[2] => Equal1.IN31
apb_PADDR[3] => apb_PRDATA.OUTPUTSELECT
apb_PADDR[3] => apb_PRDATA.OUTPUTSELECT
apb_PADDR[3] => apb_PRDATA.OUTPUTSELECT
apb_PADDR[3] => apb_PRDATA[26].DATAIN
apb_PADDR[3] => apb_PRDATA[24].DATAIN
apb_PADDR[3] => apb_PRDATA[23].DATAIN
apb_PADDR[3] => apb_PRDATA[21].DATAIN
apb_PADDR[3] => apb_PRDATA[20].DATAIN
apb_PADDR[3] => apb_PRDATA[19].DATAIN
apb_PADDR[3] => apb_PRDATA[15].DATAIN
apb_PADDR[3] => apb_PRDATA[14].DATAIN
apb_PADDR[3] => apb_PRDATA[12].DATAIN
apb_PADDR[3] => apb_PRDATA[11].DATAIN
apb_PADDR[3] => Equal1.IN30
apb_PSEL => always7.IN0
apb_PENABLE => always7.IN1
apb_PREADY <= <VCC>
apb_PWRITE => always7.IN1
apb_PWDATA[0] => leds_normalized.DATAB
apb_PWDATA[1] => leds_normalized.DATAB
apb_PWDATA[2] => leds_normalized.DATAB
apb_PWDATA[3] => ~NO_FANOUT~
apb_PWDATA[4] => ~NO_FANOUT~
apb_PWDATA[5] => ~NO_FANOUT~
apb_PWDATA[6] => ~NO_FANOUT~
apb_PWDATA[7] => ~NO_FANOUT~
apb_PWDATA[8] => ~NO_FANOUT~
apb_PWDATA[9] => ~NO_FANOUT~
apb_PWDATA[10] => ~NO_FANOUT~
apb_PWDATA[11] => ~NO_FANOUT~
apb_PWDATA[12] => ~NO_FANOUT~
apb_PWDATA[13] => ~NO_FANOUT~
apb_PWDATA[14] => ~NO_FANOUT~
apb_PWDATA[15] => ~NO_FANOUT~
apb_PWDATA[16] => ~NO_FANOUT~
apb_PWDATA[17] => ~NO_FANOUT~
apb_PWDATA[18] => ~NO_FANOUT~
apb_PWDATA[19] => ~NO_FANOUT~
apb_PWDATA[20] => ~NO_FANOUT~
apb_PWDATA[21] => ~NO_FANOUT~
apb_PWDATA[22] => ~NO_FANOUT~
apb_PWDATA[23] => ~NO_FANOUT~
apb_PWDATA[24] => ~NO_FANOUT~
apb_PWDATA[25] => ~NO_FANOUT~
apb_PWDATA[26] => ~NO_FANOUT~
apb_PWDATA[27] => ~NO_FANOUT~
apb_PWDATA[28] => ~NO_FANOUT~
apb_PWDATA[29] => ~NO_FANOUT~
apb_PWDATA[30] => ~NO_FANOUT~
apb_PWDATA[31] => ~NO_FANOUT~
apb_PRDATA[0] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[1] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[2] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[3] <= <GND>
apb_PRDATA[4] <= <GND>
apb_PRDATA[5] <= <GND>
apb_PRDATA[6] <= <GND>
apb_PRDATA[7] <= <GND>
apb_PRDATA[8] <= <GND>
apb_PRDATA[9] <= <GND>
apb_PRDATA[10] <= <GND>
apb_PRDATA[11] <= apb_PADDR[3].DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[12] <= apb_PADDR[3].DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[13] <= <GND>
apb_PRDATA[14] <= apb_PADDR[3].DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[15] <= apb_PADDR[3].DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[16] <= <GND>
apb_PRDATA[17] <= <GND>
apb_PRDATA[18] <= <GND>
apb_PRDATA[19] <= apb_PADDR[3].DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[20] <= apb_PADDR[3].DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[21] <= apb_PADDR[3].DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[22] <= <GND>
apb_PRDATA[23] <= apb_PADDR[3].DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[24] <= apb_PADDR[3].DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[25] <= <GND>
apb_PRDATA[26] <= apb_PADDR[3].DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[27] <= <GND>
apb_PRDATA[28] <= <GND>
apb_PRDATA[29] <= <GND>
apb_PRDATA[30] <= <GND>
apb_PRDATA[31] <= <GND>


|EndeavourSoc|BoardController:board_ctrl|PLL:pll
inclk0 => sub_wire6[0].IN1
c0 <= altpll:altpll_component.clk
c1 <= altpll:altpll_component.clk
c2 <= altpll:altpll_component.clk
c3 <= altpll:altpll_component.clk


|EndeavourSoc|BoardController:board_ctrl|PLL:pll|altpll:altpll_component
inclk[0] => PLL_altpll:auto_generated.inclk[0]
inclk[1] => PLL_altpll:auto_generated.inclk[1]
fbin => ~NO_FANOUT~
pllena => ~NO_FANOUT~
clkswitch => ~NO_FANOUT~
areset => ~NO_FANOUT~
pfdena => ~NO_FANOUT~
clkena[0] => ~NO_FANOUT~
clkena[1] => ~NO_FANOUT~
clkena[2] => ~NO_FANOUT~
clkena[3] => ~NO_FANOUT~
clkena[4] => ~NO_FANOUT~
clkena[5] => ~NO_FANOUT~
extclkena[0] => ~NO_FANOUT~
extclkena[1] => ~NO_FANOUT~
extclkena[2] => ~NO_FANOUT~
extclkena[3] => ~NO_FANOUT~
scanclk => ~NO_FANOUT~
scanclkena => ~NO_FANOUT~
scanaclr => ~NO_FANOUT~
scanread => ~NO_FANOUT~
scanwrite => ~NO_FANOUT~
scandata => ~NO_FANOUT~
phasecounterselect[0] => ~NO_FANOUT~
phasecounterselect[1] => ~NO_FANOUT~
phasecounterselect[2] => ~NO_FANOUT~
phasecounterselect[3] => ~NO_FANOUT~
phaseupdown => ~NO_FANOUT~
phasestep => ~NO_FANOUT~
configupdate => ~NO_FANOUT~
fbmimicbidir <> <GND>
clk[0] <= clk[0].DB_MAX_OUTPUT_PORT_TYPE
clk[1] <= clk[1].DB_MAX_OUTPUT_PORT_TYPE
clk[2] <= clk[2].DB_MAX_OUTPUT_PORT_TYPE
clk[3] <= clk[3].DB_MAX_OUTPUT_PORT_TYPE
clk[4] <= clk[4].DB_MAX_OUTPUT_PORT_TYPE
extclk[0] <= <GND>
extclk[1] <= <GND>
extclk[2] <= <GND>
extclk[3] <= <GND>
clkbad[0] <= <GND>
clkbad[1] <= <GND>
enable1 <= <GND>
enable0 <= <GND>
activeclock <= <GND>
clkloss <= <GND>
locked <= <GND>
scandataout <= <GND>
scandone <= <GND>
sclkout0 <= <GND>
sclkout1 <= <GND>
phasedone <= <GND>
vcooverrange <= <GND>
vcounderrange <= <GND>
fbout <= <GND>
fref <= <GND>
icdrclk <= <GND>


|EndeavourSoc|BoardController:board_ctrl|PLL:pll|altpll:altpll_component|PLL_altpll:auto_generated
clk[0] <= pll1.CLK
clk[1] <= pll1.CLK1
clk[2] <= pll1.CLK2
clk[3] <= pll1.CLK3
clk[4] <= pll1.CLK4
inclk[0] => pll1.CLK
inclk[1] => pll1.CLK1


|EndeavourSoc|VideoController:video_ctrl
clk => ~NO_FANOUT~
reset => ~NO_FANOUT~
tmds_pixel_clk => tmds_pixel_clk.IN2
tmds_x5_clk => tmds_x5_clk.IN2
video_mode_out[0] <= <VCC>
video_mode_out[1] <= <GND>
dvi_tmds0p <= DDR_O4:out_p.pad_out
dvi_tmds0m <= DDR_O4:out_m.pad_out
dvi_tmds1p <= DDR_O4:out_p.pad_out
dvi_tmds1m <= DDR_O4:out_m.pad_out
dvi_tmds2p <= DDR_O4:out_p.pad_out
dvi_tmds2m <= DDR_O4:out_m.pad_out
dvi_tmdsCp <= DDR_O4:out_p.pad_out
dvi_tmdsCm <= DDR_O4:out_m.pad_out


|EndeavourSoc|VideoController:video_ctrl|TMDS_encoder:encode_R
clk => balance_acc[0].CLK
clk => balance_acc[1].CLK
clk => balance_acc[2].CLK
clk => balance_acc[3].CLK
clk => TMDS[0]~reg0.CLK
clk => TMDS[1]~reg0.CLK
clk => TMDS[2]~reg0.CLK
clk => TMDS[3]~reg0.CLK
clk => TMDS[4]~reg0.CLK
clk => TMDS[5]~reg0.CLK
clk => TMDS[6]~reg0.CLK
clk => TMDS[7]~reg0.CLK
clk => TMDS[8]~reg0.CLK
clk => TMDS[9]~reg0.CLK
VD[0] => comb.IN0
VD[0] => Add7.IN2
VD[0] => TMDS_data[0].IN1
VD[0] => Add0.IN2
VD[0] => comb.IN1
VD[1] => Add0.IN1
VD[1] => comb.IN1
VD[2] => Add1.IN4
VD[2] => comb.IN1
VD[3] => Add2.IN6
VD[3] => comb.IN1
VD[4] => Add3.IN8
VD[4] => comb.IN1
VD[5] => Add4.IN8
VD[5] => comb.IN1
VD[6] => Add5.IN8
VD[6] => comb.IN1
VD[7] => Add6.IN8
VD[7] => comb.IN1
CD[0] => TMDS_code[9].DATAB
CD[0] => TMDS_code[9].DATAA
CD[0] => TMDS.DATAA
CD[0] => TMDS.DATAA
CD[0] => TMDS.DATAA
CD[0] => TMDS.DATAA
CD[0] => TMDS.DATAA
CD[0] => TMDS.DATAA
CD[0] => TMDS.DATAA
CD[0] => TMDS.DATAA
CD[0] => TMDS.DATAA
CD[1] => TMDS_code[9].OUTPUTSELECT
VDE => TMDS.OUTPUTSELECT
VDE => TMDS.OUTPUTSELECT
VDE => TMDS.OUTPUTSELECT
VDE => TMDS.OUTPUTSELECT
VDE => TMDS.OUTPUTSELECT
VDE => TMDS.OUTPUTSELECT
VDE => TMDS.OUTPUTSELECT
VDE => TMDS.OUTPUTSELECT
VDE => TMDS.OUTPUTSELECT
VDE => TMDS.OUTPUTSELECT
VDE => balance_acc.OUTPUTSELECT
VDE => balance_acc.OUTPUTSELECT
VDE => balance_acc.OUTPUTSELECT
VDE => balance_acc.OUTPUTSELECT
TMDS[0] <= TMDS[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TMDS[1] <= TMDS[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TMDS[2] <= TMDS[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TMDS[3] <= TMDS[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TMDS[4] <= TMDS[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TMDS[5] <= TMDS[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TMDS[6] <= TMDS[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TMDS[7] <= TMDS[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TMDS[8] <= TMDS[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TMDS[9] <= TMDS[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|EndeavourSoc|VideoController:video_ctrl|TMDS_encoder:encode_G
clk => balance_acc[0].CLK
clk => balance_acc[1].CLK
clk => balance_acc[2].CLK
clk => balance_acc[3].CLK
clk => TMDS[0]~reg0.CLK
clk => TMDS[1]~reg0.CLK
clk => TMDS[2]~reg0.CLK
clk => TMDS[3]~reg0.CLK
clk => TMDS[4]~reg0.CLK
clk => TMDS[5]~reg0.CLK
clk => TMDS[6]~reg0.CLK
clk => TMDS[7]~reg0.CLK
clk => TMDS[8]~reg0.CLK
clk => TMDS[9]~reg0.CLK
VD[0] => comb.IN0
VD[0] => Add7.IN2
VD[0] => TMDS_data[0].IN1
VD[0] => Add0.IN2
VD[0] => comb.IN1
VD[1] => Add0.IN1
VD[1] => comb.IN1
VD[2] => Add1.IN4
VD[2] => comb.IN1
VD[3] => Add2.IN6
VD[3] => comb.IN1
VD[4] => Add3.IN8
VD[4] => comb.IN1
VD[5] => Add4.IN8
VD[5] => comb.IN1
VD[6] => Add5.IN8
VD[6] => comb.IN1
VD[7] => Add6.IN8
VD[7] => comb.IN1
CD[0] => TMDS_code[9].DATAB
CD[0] => TMDS_code[9].DATAA
CD[0] => TMDS.DATAA
CD[0] => TMDS.DATAA
CD[0] => TMDS.DATAA
CD[0] => TMDS.DATAA
CD[0] => TMDS.DATAA
CD[0] => TMDS.DATAA
CD[0] => TMDS.DATAA
CD[0] => TMDS.DATAA
CD[0] => TMDS.DATAA
CD[1] => TMDS_code[9].OUTPUTSELECT
VDE => TMDS.OUTPUTSELECT
VDE => TMDS.OUTPUTSELECT
VDE => TMDS.OUTPUTSELECT
VDE => TMDS.OUTPUTSELECT
VDE => TMDS.OUTPUTSELECT
VDE => TMDS.OUTPUTSELECT
VDE => TMDS.OUTPUTSELECT
VDE => TMDS.OUTPUTSELECT
VDE => TMDS.OUTPUTSELECT
VDE => TMDS.OUTPUTSELECT
VDE => balance_acc.OUTPUTSELECT
VDE => balance_acc.OUTPUTSELECT
VDE => balance_acc.OUTPUTSELECT
VDE => balance_acc.OUTPUTSELECT
TMDS[0] <= TMDS[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TMDS[1] <= TMDS[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TMDS[2] <= TMDS[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TMDS[3] <= TMDS[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TMDS[4] <= TMDS[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TMDS[5] <= TMDS[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TMDS[6] <= TMDS[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TMDS[7] <= TMDS[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TMDS[8] <= TMDS[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TMDS[9] <= TMDS[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|EndeavourSoc|VideoController:video_ctrl|TMDS_encoder:encode_B
clk => balance_acc[0].CLK
clk => balance_acc[1].CLK
clk => balance_acc[2].CLK
clk => balance_acc[3].CLK
clk => TMDS[0]~reg0.CLK
clk => TMDS[1]~reg0.CLK
clk => TMDS[2]~reg0.CLK
clk => TMDS[3]~reg0.CLK
clk => TMDS[4]~reg0.CLK
clk => TMDS[5]~reg0.CLK
clk => TMDS[6]~reg0.CLK
clk => TMDS[7]~reg0.CLK
clk => TMDS[8]~reg0.CLK
clk => TMDS[9]~reg0.CLK
VD[0] => comb.IN0
VD[0] => Add7.IN2
VD[0] => TMDS_data[0].IN1
VD[0] => Add0.IN2
VD[0] => comb.IN1
VD[1] => Add0.IN1
VD[1] => comb.IN1
VD[2] => Add1.IN4
VD[2] => comb.IN1
VD[3] => Add2.IN6
VD[3] => comb.IN1
VD[4] => Add3.IN8
VD[4] => comb.IN1
VD[5] => Add4.IN8
VD[5] => comb.IN1
VD[6] => Add5.IN8
VD[6] => comb.IN1
VD[7] => Add6.IN8
VD[7] => comb.IN1
CD[0] => TMDS_code[9].DATAB
CD[0] => TMDS_code[9].DATAA
CD[0] => TMDS.DATAA
CD[0] => TMDS.DATAA
CD[0] => TMDS.DATAA
CD[0] => TMDS.DATAA
CD[0] => TMDS.DATAA
CD[0] => TMDS.DATAA
CD[0] => TMDS.DATAA
CD[0] => TMDS.DATAA
CD[0] => TMDS.DATAA
CD[1] => TMDS_code[9].OUTPUTSELECT
VDE => TMDS.OUTPUTSELECT
VDE => TMDS.OUTPUTSELECT
VDE => TMDS.OUTPUTSELECT
VDE => TMDS.OUTPUTSELECT
VDE => TMDS.OUTPUTSELECT
VDE => TMDS.OUTPUTSELECT
VDE => TMDS.OUTPUTSELECT
VDE => TMDS.OUTPUTSELECT
VDE => TMDS.OUTPUTSELECT
VDE => TMDS.OUTPUTSELECT
VDE => balance_acc.OUTPUTSELECT
VDE => balance_acc.OUTPUTSELECT
VDE => balance_acc.OUTPUTSELECT
VDE => balance_acc.OUTPUTSELECT
TMDS[0] <= TMDS[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TMDS[1] <= TMDS[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TMDS[2] <= TMDS[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TMDS[3] <= TMDS[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TMDS[4] <= TMDS[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TMDS[5] <= TMDS[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TMDS[6] <= TMDS[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TMDS[7] <= TMDS[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TMDS[8] <= TMDS[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TMDS[9] <= TMDS[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|EndeavourSoc|VideoController:video_ctrl|DDR_O4:out_p
outclock => outclock.IN1
din[0] => din[0].IN1
din[1] => din[1].IN1
din[2] => din[2].IN1
din[3] => din[3].IN1
din[4] => din[4].IN1
din[5] => din[5].IN1
din[6] => din[6].IN1
din[7] => din[7].IN1
pad_out[0] <= altera_gpio_lite:ddr_o4_inst.pad_out
pad_out[1] <= altera_gpio_lite:ddr_o4_inst.pad_out
pad_out[2] <= altera_gpio_lite:ddr_o4_inst.pad_out
pad_out[3] <= altera_gpio_lite:ddr_o4_inst.pad_out


|EndeavourSoc|VideoController:video_ctrl|DDR_O4:out_p|altera_gpio_lite:ddr_o4_inst
inclock => inclock.IN4
outclock => outclock.IN4
inclocken => inclocken.IN4
outclocken => outclocken.IN4
oe[0] => ~NO_FANOUT~
oe[1] => ~NO_FANOUT~
oe[2] => ~NO_FANOUT~
oe[3] => ~NO_FANOUT~
din[0] => din_reordered[0].IN1
din[1] => din_reordered[2].IN1
din[2] => din_reordered[4].IN1
din[3] => din_reordered[6].IN1
din[4] => din_reordered[1].IN1
din[5] => din_reordered[3].IN1
din[6] => din_reordered[5].IN1
din[7] => din_reordered[7].IN1
dout[0] <= altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i.dout
dout[1] <= altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i.dout
dout[2] <= altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i.dout
dout[3] <= altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i.dout
dout[4] <= altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i.dout
dout[5] <= altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i.dout
dout[6] <= altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i.dout
dout[7] <= altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i.dout
pad_io[0] <> altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i.pad
pad_io[1] <> altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i.pad
pad_io[2] <> altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i.pad
pad_io[3] <> altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i.pad
pad_io_b[0] <> altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i.pad_b
pad_io_b[1] <> altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i.pad_b
pad_io_b[2] <> altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i.pad_b
pad_io_b[3] <> altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i.pad_b
pad_in[0] => ~NO_FANOUT~
pad_in[1] => ~NO_FANOUT~
pad_in[2] => ~NO_FANOUT~
pad_in[3] => ~NO_FANOUT~
pad_in_b[0] => ~NO_FANOUT~
pad_in_b[1] => ~NO_FANOUT~
pad_in_b[2] => ~NO_FANOUT~
pad_in_b[3] => ~NO_FANOUT~
pad_out[0] <= pad_out[0].DB_MAX_OUTPUT_PORT_TYPE
pad_out[1] <= pad_out[1].DB_MAX_OUTPUT_PORT_TYPE
pad_out[2] <= pad_out[2].DB_MAX_OUTPUT_PORT_TYPE
pad_out[3] <= pad_out[3].DB_MAX_OUTPUT_PORT_TYPE
pad_out_b[0] <= pad_out_b[0].DB_MAX_OUTPUT_PORT_TYPE
pad_out_b[1] <= pad_out_b[1].DB_MAX_OUTPUT_PORT_TYPE
pad_out_b[2] <= pad_out_b[2].DB_MAX_OUTPUT_PORT_TYPE
pad_out_b[3] <= pad_out_b[3].DB_MAX_OUTPUT_PORT_TYPE
aset => ~NO_FANOUT~
aclr => ~NO_FANOUT~
phy_mem_clock => phy_mem_clock.IN4
sclr => ~NO_FANOUT~
hr_clock <= hr_clock.DB_MAX_OUTPUT_PORT_TYPE
fr_clock[0] <= altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i.fr_clock
fr_clock[1] <= altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i.fr_clock
fr_clock[2] <= altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i.fr_clock
fr_clock[3] <= altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i.fr_clock
invert_hr_clock => ~NO_FANOUT~
mimic_clock[0] <= altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i.mimic_clock
mimic_clock[1] <= altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i.mimic_clock
mimic_clock[2] <= altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i.mimic_clock
mimic_clock[3] <= altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i.mimic_clock
nsleep[0] => ~NO_FANOUT~
nsleep[1] => ~NO_FANOUT~
nsleep[2] => ~NO_FANOUT~
nsleep[3] => ~NO_FANOUT~


|EndeavourSoc|VideoController:video_ctrl|DDR_O4:out_p|altera_gpio_lite:ddr_o4_inst|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i
inclock => ~NO_FANOUT~
outclock => out_path_ddr.fr_out_data_ddio.CLKHI
outclock => out_path_ddr.fr_out_data_ddio.CLKLO
outclock => out_path_ddr.fr_out_data_ddio.MUXSEL
phy_mem_clock => ~NO_FANOUT~
inclocken => ~NO_FANOUT~
outclocken => ~NO_FANOUT~
oe => output_buf.obuf.OE
din[0] => out_path_ddr.fr_out_data_ddio.DATAINHI
din[1] => out_path_ddr.fr_out_data_ddio.DATAINLO
dout[0] <= <GND>
dout[1] <= <GND>
pad <> output_buf.obuf
pad_b <> <UNC>
aset => ~NO_FANOUT~
sclr => ~NO_FANOUT~
hr_clock => ~NO_FANOUT~
fr_clock <= fr_clock.DB_MAX_OUTPUT_PORT_TYPE
mimic_clock <= <GND>
nsleep => ~NO_FANOUT~


|EndeavourSoc|VideoController:video_ctrl|DDR_O4:out_p|altera_gpio_lite:ddr_o4_inst|altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i
inclock => ~NO_FANOUT~
outclock => out_path_ddr.fr_out_data_ddio.CLKHI
outclock => out_path_ddr.fr_out_data_ddio.CLKLO
outclock => out_path_ddr.fr_out_data_ddio.MUXSEL
phy_mem_clock => ~NO_FANOUT~
inclocken => ~NO_FANOUT~
outclocken => ~NO_FANOUT~
oe => output_buf.obuf.OE
din[0] => out_path_ddr.fr_out_data_ddio.DATAINHI
din[1] => out_path_ddr.fr_out_data_ddio.DATAINLO
dout[0] <= <GND>
dout[1] <= <GND>
pad <> output_buf.obuf
pad_b <> <UNC>
aset => ~NO_FANOUT~
sclr => ~NO_FANOUT~
hr_clock => ~NO_FANOUT~
fr_clock <= fr_clock.DB_MAX_OUTPUT_PORT_TYPE
mimic_clock <= <GND>
nsleep => ~NO_FANOUT~


|EndeavourSoc|VideoController:video_ctrl|DDR_O4:out_p|altera_gpio_lite:ddr_o4_inst|altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i
inclock => ~NO_FANOUT~
outclock => out_path_ddr.fr_out_data_ddio.CLKHI
outclock => out_path_ddr.fr_out_data_ddio.CLKLO
outclock => out_path_ddr.fr_out_data_ddio.MUXSEL
phy_mem_clock => ~NO_FANOUT~
inclocken => ~NO_FANOUT~
outclocken => ~NO_FANOUT~
oe => output_buf.obuf.OE
din[0] => out_path_ddr.fr_out_data_ddio.DATAINHI
din[1] => out_path_ddr.fr_out_data_ddio.DATAINLO
dout[0] <= <GND>
dout[1] <= <GND>
pad <> output_buf.obuf
pad_b <> <UNC>
aset => ~NO_FANOUT~
sclr => ~NO_FANOUT~
hr_clock => ~NO_FANOUT~
fr_clock <= fr_clock.DB_MAX_OUTPUT_PORT_TYPE
mimic_clock <= <GND>
nsleep => ~NO_FANOUT~


|EndeavourSoc|VideoController:video_ctrl|DDR_O4:out_p|altera_gpio_lite:ddr_o4_inst|altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i
inclock => ~NO_FANOUT~
outclock => out_path_ddr.fr_out_data_ddio.CLKHI
outclock => out_path_ddr.fr_out_data_ddio.CLKLO
outclock => out_path_ddr.fr_out_data_ddio.MUXSEL
phy_mem_clock => ~NO_FANOUT~
inclocken => ~NO_FANOUT~
outclocken => ~NO_FANOUT~
oe => output_buf.obuf.OE
din[0] => out_path_ddr.fr_out_data_ddio.DATAINHI
din[1] => out_path_ddr.fr_out_data_ddio.DATAINLO
dout[0] <= <GND>
dout[1] <= <GND>
pad <> output_buf.obuf
pad_b <> <UNC>
aset => ~NO_FANOUT~
sclr => ~NO_FANOUT~
hr_clock => ~NO_FANOUT~
fr_clock <= fr_clock.DB_MAX_OUTPUT_PORT_TYPE
mimic_clock <= <GND>
nsleep => ~NO_FANOUT~


|EndeavourSoc|VideoController:video_ctrl|DDR_O4:out_m
outclock => outclock.IN1
din[0] => din[0].IN1
din[1] => din[1].IN1
din[2] => din[2].IN1
din[3] => din[3].IN1
din[4] => din[4].IN1
din[5] => din[5].IN1
din[6] => din[6].IN1
din[7] => din[7].IN1
pad_out[0] <= altera_gpio_lite:ddr_o4_inst.pad_out
pad_out[1] <= altera_gpio_lite:ddr_o4_inst.pad_out
pad_out[2] <= altera_gpio_lite:ddr_o4_inst.pad_out
pad_out[3] <= altera_gpio_lite:ddr_o4_inst.pad_out


|EndeavourSoc|VideoController:video_ctrl|DDR_O4:out_m|altera_gpio_lite:ddr_o4_inst
inclock => inclock.IN4
outclock => outclock.IN4
inclocken => inclocken.IN4
outclocken => outclocken.IN4
oe[0] => ~NO_FANOUT~
oe[1] => ~NO_FANOUT~
oe[2] => ~NO_FANOUT~
oe[3] => ~NO_FANOUT~
din[0] => din_reordered[0].IN1
din[1] => din_reordered[2].IN1
din[2] => din_reordered[4].IN1
din[3] => din_reordered[6].IN1
din[4] => din_reordered[1].IN1
din[5] => din_reordered[3].IN1
din[6] => din_reordered[5].IN1
din[7] => din_reordered[7].IN1
dout[0] <= altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i.dout
dout[1] <= altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i.dout
dout[2] <= altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i.dout
dout[3] <= altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i.dout
dout[4] <= altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i.dout
dout[5] <= altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i.dout
dout[6] <= altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i.dout
dout[7] <= altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i.dout
pad_io[0] <> altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i.pad
pad_io[1] <> altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i.pad
pad_io[2] <> altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i.pad
pad_io[3] <> altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i.pad
pad_io_b[0] <> altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i.pad_b
pad_io_b[1] <> altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i.pad_b
pad_io_b[2] <> altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i.pad_b
pad_io_b[3] <> altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i.pad_b
pad_in[0] => ~NO_FANOUT~
pad_in[1] => ~NO_FANOUT~
pad_in[2] => ~NO_FANOUT~
pad_in[3] => ~NO_FANOUT~
pad_in_b[0] => ~NO_FANOUT~
pad_in_b[1] => ~NO_FANOUT~
pad_in_b[2] => ~NO_FANOUT~
pad_in_b[3] => ~NO_FANOUT~
pad_out[0] <= pad_out[0].DB_MAX_OUTPUT_PORT_TYPE
pad_out[1] <= pad_out[1].DB_MAX_OUTPUT_PORT_TYPE
pad_out[2] <= pad_out[2].DB_MAX_OUTPUT_PORT_TYPE
pad_out[3] <= pad_out[3].DB_MAX_OUTPUT_PORT_TYPE
pad_out_b[0] <= pad_out_b[0].DB_MAX_OUTPUT_PORT_TYPE
pad_out_b[1] <= pad_out_b[1].DB_MAX_OUTPUT_PORT_TYPE
pad_out_b[2] <= pad_out_b[2].DB_MAX_OUTPUT_PORT_TYPE
pad_out_b[3] <= pad_out_b[3].DB_MAX_OUTPUT_PORT_TYPE
aset => ~NO_FANOUT~
aclr => ~NO_FANOUT~
phy_mem_clock => phy_mem_clock.IN4
sclr => ~NO_FANOUT~
hr_clock <= hr_clock.DB_MAX_OUTPUT_PORT_TYPE
fr_clock[0] <= altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i.fr_clock
fr_clock[1] <= altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i.fr_clock
fr_clock[2] <= altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i.fr_clock
fr_clock[3] <= altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i.fr_clock
invert_hr_clock => ~NO_FANOUT~
mimic_clock[0] <= altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i.mimic_clock
mimic_clock[1] <= altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i.mimic_clock
mimic_clock[2] <= altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i.mimic_clock
mimic_clock[3] <= altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i.mimic_clock
nsleep[0] => ~NO_FANOUT~
nsleep[1] => ~NO_FANOUT~
nsleep[2] => ~NO_FANOUT~
nsleep[3] => ~NO_FANOUT~


|EndeavourSoc|VideoController:video_ctrl|DDR_O4:out_m|altera_gpio_lite:ddr_o4_inst|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i
inclock => ~NO_FANOUT~
outclock => out_path_ddr.fr_out_data_ddio.CLKHI
outclock => out_path_ddr.fr_out_data_ddio.CLKLO
outclock => out_path_ddr.fr_out_data_ddio.MUXSEL
phy_mem_clock => ~NO_FANOUT~
inclocken => ~NO_FANOUT~
outclocken => ~NO_FANOUT~
oe => output_buf.obuf.OE
din[0] => out_path_ddr.fr_out_data_ddio.DATAINHI
din[1] => out_path_ddr.fr_out_data_ddio.DATAINLO
dout[0] <= <GND>
dout[1] <= <GND>
pad <> output_buf.obuf
pad_b <> <UNC>
aset => ~NO_FANOUT~
sclr => ~NO_FANOUT~
hr_clock => ~NO_FANOUT~
fr_clock <= fr_clock.DB_MAX_OUTPUT_PORT_TYPE
mimic_clock <= <GND>
nsleep => ~NO_FANOUT~


|EndeavourSoc|VideoController:video_ctrl|DDR_O4:out_m|altera_gpio_lite:ddr_o4_inst|altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i
inclock => ~NO_FANOUT~
outclock => out_path_ddr.fr_out_data_ddio.CLKHI
outclock => out_path_ddr.fr_out_data_ddio.CLKLO
outclock => out_path_ddr.fr_out_data_ddio.MUXSEL
phy_mem_clock => ~NO_FANOUT~
inclocken => ~NO_FANOUT~
outclocken => ~NO_FANOUT~
oe => output_buf.obuf.OE
din[0] => out_path_ddr.fr_out_data_ddio.DATAINHI
din[1] => out_path_ddr.fr_out_data_ddio.DATAINLO
dout[0] <= <GND>
dout[1] <= <GND>
pad <> output_buf.obuf
pad_b <> <UNC>
aset => ~NO_FANOUT~
sclr => ~NO_FANOUT~
hr_clock => ~NO_FANOUT~
fr_clock <= fr_clock.DB_MAX_OUTPUT_PORT_TYPE
mimic_clock <= <GND>
nsleep => ~NO_FANOUT~


|EndeavourSoc|VideoController:video_ctrl|DDR_O4:out_m|altera_gpio_lite:ddr_o4_inst|altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i
inclock => ~NO_FANOUT~
outclock => out_path_ddr.fr_out_data_ddio.CLKHI
outclock => out_path_ddr.fr_out_data_ddio.CLKLO
outclock => out_path_ddr.fr_out_data_ddio.MUXSEL
phy_mem_clock => ~NO_FANOUT~
inclocken => ~NO_FANOUT~
outclocken => ~NO_FANOUT~
oe => output_buf.obuf.OE
din[0] => out_path_ddr.fr_out_data_ddio.DATAINHI
din[1] => out_path_ddr.fr_out_data_ddio.DATAINLO
dout[0] <= <GND>
dout[1] <= <GND>
pad <> output_buf.obuf
pad_b <> <UNC>
aset => ~NO_FANOUT~
sclr => ~NO_FANOUT~
hr_clock => ~NO_FANOUT~
fr_clock <= fr_clock.DB_MAX_OUTPUT_PORT_TYPE
mimic_clock <= <GND>
nsleep => ~NO_FANOUT~


|EndeavourSoc|VideoController:video_ctrl|DDR_O4:out_m|altera_gpio_lite:ddr_o4_inst|altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i
inclock => ~NO_FANOUT~
outclock => out_path_ddr.fr_out_data_ddio.CLKHI
outclock => out_path_ddr.fr_out_data_ddio.CLKLO
outclock => out_path_ddr.fr_out_data_ddio.MUXSEL
phy_mem_clock => ~NO_FANOUT~
inclocken => ~NO_FANOUT~
outclocken => ~NO_FANOUT~
oe => output_buf.obuf.OE
din[0] => out_path_ddr.fr_out_data_ddio.DATAINHI
din[1] => out_path_ddr.fr_out_data_ddio.DATAINLO
dout[0] <= <GND>
dout[1] <= <GND>
pad <> output_buf.obuf
pad_b <> <UNC>
aset => ~NO_FANOUT~
sclr => ~NO_FANOUT~
hr_clock => ~NO_FANOUT~
fr_clock <= fr_clock.DB_MAX_OUTPUT_PORT_TYPE
mimic_clock <= <GND>
nsleep => ~NO_FANOUT~


|EndeavourSoc|UartController:uart_ctrl
reset => divisor.OUTPUTSELECT
reset => divisor.OUTPUTSELECT
reset => divisor.OUTPUTSELECT
reset => divisor.OUTPUTSELECT
reset => divisor.OUTPUTSELECT
reset => divisor.OUTPUTSELECT
reset => divisor.OUTPUTSELECT
reset => divisor.OUTPUTSELECT
reset => divisor.OUTPUTSELECT
reset => divisor.OUTPUTSELECT
reset => divisor.OUTPUTSELECT
reset => divisor.OUTPUTSELECT
reset => divisor.OUTPUTSELECT
reset => divisor.OUTPUTSELECT
reset => divisor.OUTPUTSELECT
reset => divisor.OUTPUTSELECT
reset => use_parity.OUTPUTSELECT
reset => cstopb.OUTPUTSELECT
reset => selbuf_conf.OUTPUTSELECT
reset => selbuf_receiver.OUTPUTSELECT
reset => selbuf_transmitter.OUTPUTSELECT
reset => rx_ina.OUTPUTSELECT
reset => rx_ina.OUTPUTSELECT
reset => rx_ina.OUTPUTSELECT
reset => rx_ina.OUTPUTSELECT
reset => rx_ina.OUTPUTSELECT
reset => rx_ina.OUTPUTSELECT
reset => rx_ina.OUTPUTSELECT
reset => rx_ina.OUTPUTSELECT
reset => rx_ina.OUTPUTSELECT
reset => rx_ina.OUTPUTSELECT
reset => rx_outa.OUTPUTSELECT
reset => rx_outa.OUTPUTSELECT
reset => rx_outa.OUTPUTSELECT
reset => rx_outa.OUTPUTSELECT
reset => rx_outa.OUTPUTSELECT
reset => rx_outa.OUTPUTSELECT
reset => rx_outa.OUTPUTSELECT
reset => rx_outa.OUTPUTSELECT
reset => rx_outa.OUTPUTSELECT
reset => rx_outa.OUTPUTSELECT
reset => rx_err.OUTPUTSELECT
reset => tx_ina.OUTPUTSELECT
reset => tx_ina.OUTPUTSELECT
reset => tx_ina.OUTPUTSELECT
reset => tx_ina.OUTPUTSELECT
reset => tx_ina.OUTPUTSELECT
reset => tx_ina.OUTPUTSELECT
reset => tx_ina.OUTPUTSELECT
reset => tx_ina.OUTPUTSELECT
reset => tx_ina.OUTPUTSELECT
reset => tx_ina.OUTPUTSELECT
reset => tx_outa.OUTPUTSELECT
reset => tx_outa.OUTPUTSELECT
reset => tx_outa.OUTPUTSELECT
reset => tx_outa.OUTPUTSELECT
reset => tx_outa.OUTPUTSELECT
reset => tx_outa.OUTPUTSELECT
reset => tx_outa.OUTPUTSELECT
reset => tx_outa.OUTPUTSELECT
reset => tx_outa.OUTPUTSELECT
reset => tx_outa.OUTPUTSELECT
reset => read_bit_num.OUTPUTSELECT
reset => read_bit_num.OUTPUTSELECT
reset => read_bit_num.OUTPUTSELECT
reset => read_bit_num.OUTPUTSELECT
reset => read_state.OUTPUTSELECT
reset => read_state.OUTPUTSELECT
reset => read_state.OUTPUTSELECT
reset => read_state.OUTPUTSELECT
reset => read_state.OUTPUTSELECT
reset => read_state.OUTPUTSELECT
reset => read_state.OUTPUTSELECT
reset => read_state.OUTPUTSELECT
reset => read_state.OUTPUTSELECT
reset => read_state.OUTPUTSELECT
reset => read_state.OUTPUTSELECT
reset => read_state.OUTPUTSELECT
reset => read_state.OUTPUTSELECT
reset => read_state.OUTPUTSELECT
reset => read_state.OUTPUTSELECT
reset => read_state.OUTPUTSELECT
reset => write_bit_num.OUTPUTSELECT
reset => write_bit_num.OUTPUTSELECT
reset => write_bit_num.OUTPUTSELECT
reset => write_bit_num.OUTPUTSELECT
reset => write_state.OUTPUTSELECT
reset => write_state.OUTPUTSELECT
reset => write_state.OUTPUTSELECT
reset => write_state.OUTPUTSELECT
reset => write_state.OUTPUTSELECT
reset => write_state.OUTPUTSELECT
reset => write_state.OUTPUTSELECT
reset => write_state.OUTPUTSELECT
reset => write_state.OUTPUTSELECT
reset => write_state.OUTPUTSELECT
reset => write_state.OUTPUTSELECT
reset => write_state.OUTPUTSELECT
reset => write_state.OUTPUTSELECT
reset => write_state.OUTPUTSELECT
reset => write_state.OUTPUTSELECT
reset => write_state.OUTPUTSELECT
reset => uart_tx.OUTPUTSELECT
reset => fifo_tx.OUTPUTSELECT
reset => fifo_rx.OUTPUTSELECT
reset => write_data[3].ENA
reset => write_data[2].ENA
reset => write_data[1].ENA
reset => write_data[0].ENA
reset => write_data[4].ENA
reset => write_data[5].ENA
reset => write_data[6].ENA
reset => write_data[7].ENA
reset => write_data[8].ENA
reset => read_data[0].ENA
reset => read_data[1].ENA
reset => read_data[2].ENA
reset => read_data[3].ENA
reset => read_data[4].ENA
reset => read_data[5].ENA
reset => read_data[6].ENA
reset => read_data[7].ENA
reset => read_data[8].ENA
reset => parity_odd.ENA
clk => fifo_tx.we_a.CLK
clk => fifo_tx.waddr_a[9].CLK
clk => fifo_tx.waddr_a[8].CLK
clk => fifo_tx.waddr_a[7].CLK
clk => fifo_tx.waddr_a[6].CLK
clk => fifo_tx.waddr_a[5].CLK
clk => fifo_tx.waddr_a[4].CLK
clk => fifo_tx.waddr_a[3].CLK
clk => fifo_tx.waddr_a[2].CLK
clk => fifo_tx.waddr_a[1].CLK
clk => fifo_tx.waddr_a[0].CLK
clk => fifo_tx.data_a[7].CLK
clk => fifo_tx.data_a[6].CLK
clk => fifo_tx.data_a[5].CLK
clk => fifo_tx.data_a[4].CLK
clk => fifo_tx.data_a[3].CLK
clk => fifo_tx.data_a[2].CLK
clk => fifo_tx.data_a[1].CLK
clk => fifo_tx.data_a[0].CLK
clk => fifo_rx.we_a.CLK
clk => fifo_rx.waddr_a[9].CLK
clk => fifo_rx.waddr_a[8].CLK
clk => fifo_rx.waddr_a[7].CLK
clk => fifo_rx.waddr_a[6].CLK
clk => fifo_rx.waddr_a[5].CLK
clk => fifo_rx.waddr_a[4].CLK
clk => fifo_rx.waddr_a[3].CLK
clk => fifo_rx.waddr_a[2].CLK
clk => fifo_rx.waddr_a[1].CLK
clk => fifo_rx.waddr_a[0].CLK
clk => fifo_rx.data_a[8].CLK
clk => fifo_rx.data_a[7].CLK
clk => fifo_rx.data_a[6].CLK
clk => fifo_rx.data_a[5].CLK
clk => fifo_rx.data_a[4].CLK
clk => fifo_rx.data_a[3].CLK
clk => fifo_rx.data_a[2].CLK
clk => fifo_rx.data_a[1].CLK
clk => fifo_rx.data_a[0].CLK
clk => write_data[0].CLK
clk => write_data[1].CLK
clk => write_data[2].CLK
clk => write_data[3].CLK
clk => write_data[4].CLK
clk => write_data[5].CLK
clk => write_data[6].CLK
clk => write_data[7].CLK
clk => write_data[8].CLK
clk => read_data[0].CLK
clk => read_data[1].CLK
clk => read_data[2].CLK
clk => read_data[3].CLK
clk => read_data[4].CLK
clk => read_data[5].CLK
clk => read_data[6].CLK
clk => read_data[7].CLK
clk => read_data[8].CLK
clk => parity_odd.CLK
clk => uart_tx~reg0.CLK
clk => write_state[0].CLK
clk => write_state[1].CLK
clk => write_state[2].CLK
clk => write_state[3].CLK
clk => write_state[4].CLK
clk => write_state[5].CLK
clk => write_state[6].CLK
clk => write_state[7].CLK
clk => write_state[8].CLK
clk => write_state[9].CLK
clk => write_state[10].CLK
clk => write_state[11].CLK
clk => write_state[12].CLK
clk => write_state[13].CLK
clk => write_state[14].CLK
clk => write_state[15].CLK
clk => write_bit_num[0].CLK
clk => write_bit_num[1].CLK
clk => write_bit_num[2].CLK
clk => write_bit_num[3].CLK
clk => read_state[0].CLK
clk => read_state[1].CLK
clk => read_state[2].CLK
clk => read_state[3].CLK
clk => read_state[4].CLK
clk => read_state[5].CLK
clk => read_state[6].CLK
clk => read_state[7].CLK
clk => read_state[8].CLK
clk => read_state[9].CLK
clk => read_state[10].CLK
clk => read_state[11].CLK
clk => read_state[12].CLK
clk => read_state[13].CLK
clk => read_state[14].CLK
clk => read_state[15].CLK
clk => read_bit_num[0].CLK
clk => read_bit_num[1].CLK
clk => read_bit_num[2].CLK
clk => read_bit_num[3].CLK
clk => tx_outa[0].CLK
clk => tx_outa[1].CLK
clk => tx_outa[2].CLK
clk => tx_outa[3].CLK
clk => tx_outa[4].CLK
clk => tx_outa[5].CLK
clk => tx_outa[6].CLK
clk => tx_outa[7].CLK
clk => tx_outa[8].CLK
clk => tx_outa[9].CLK
clk => tx_ina[0].CLK
clk => tx_ina[1].CLK
clk => tx_ina[2].CLK
clk => tx_ina[3].CLK
clk => tx_ina[4].CLK
clk => tx_ina[5].CLK
clk => tx_ina[6].CLK
clk => tx_ina[7].CLK
clk => tx_ina[8].CLK
clk => tx_ina[9].CLK
clk => rx_err.CLK
clk => rx_outa[0].CLK
clk => rx_outa[1].CLK
clk => rx_outa[2].CLK
clk => rx_outa[3].CLK
clk => rx_outa[4].CLK
clk => rx_outa[5].CLK
clk => rx_outa[6].CLK
clk => rx_outa[7].CLK
clk => rx_outa[8].CLK
clk => rx_outa[9].CLK
clk => rx_ina[0].CLK
clk => rx_ina[1].CLK
clk => rx_ina[2].CLK
clk => rx_ina[3].CLK
clk => rx_ina[4].CLK
clk => rx_ina[5].CLK
clk => rx_ina[6].CLK
clk => rx_ina[7].CLK
clk => rx_ina[8].CLK
clk => rx_ina[9].CLK
clk => selbuf_transmitter.CLK
clk => selbuf_receiver.CLK
clk => selbuf_conf.CLK
clk => cstopb.CLK
clk => use_parity.CLK
clk => divisor[0].CLK
clk => divisor[1].CLK
clk => divisor[2].CLK
clk => divisor[3].CLK
clk => divisor[4].CLK
clk => divisor[5].CLK
clk => divisor[6].CLK
clk => divisor[7].CLK
clk => divisor[8].CLK
clk => divisor[9].CLK
clk => divisor[10].CLK
clk => divisor[11].CLK
clk => divisor[12].CLK
clk => divisor[13].CLK
clk => divisor[14].CLK
clk => divisor[15].CLK
clk => tx_full.CLK
clk => tx_empty.CLK
clk => rx_empty.CLK
clk => tx_outv[0].CLK
clk => tx_outv[1].CLK
clk => tx_outv[2].CLK
clk => tx_outv[3].CLK
clk => tx_outv[4].CLK
clk => tx_outv[5].CLK
clk => tx_outv[6].CLK
clk => tx_outv[7].CLK
clk => rx_outv[0].CLK
clk => rx_outv[1].CLK
clk => rx_outv[2].CLK
clk => rx_outv[3].CLK
clk => rx_outv[4].CLK
clk => rx_outv[5].CLK
clk => rx_outv[6].CLK
clk => rx_outv[7].CLK
clk => rx_outv[8].CLK
clk => fifo_rx.CLK0
clk => fifo_tx.CLK0
uart_rx => rx_ina.OUTPUTSELECT
uart_rx => rx_ina.OUTPUTSELECT
uart_rx => rx_ina.OUTPUTSELECT
uart_rx => rx_ina.OUTPUTSELECT
uart_rx => rx_ina.OUTPUTSELECT
uart_rx => rx_ina.OUTPUTSELECT
uart_rx => rx_ina.OUTPUTSELECT
uart_rx => rx_ina.OUTPUTSELECT
uart_rx => rx_ina.OUTPUTSELECT
uart_rx => rx_ina.OUTPUTSELECT
uart_rx => rx_err.OUTPUTSELECT
uart_rx => read_data.DATAA
uart_rx => always1.IN1
uart_rx => fifo_rx.DATAB
uart_rx => always1.IN1
uart_tx <= uart_tx~reg0.DB_MAX_OUTPUT_PORT_TYPE
apb_PADDR[0] => ~NO_FANOUT~
apb_PADDR[1] => ~NO_FANOUT~
apb_PADDR[2] => Equal3.IN1
apb_PADDR[2] => Equal4.IN0
apb_PADDR[2] => Equal5.IN1
apb_PADDR[3] => Equal3.IN0
apb_PADDR[3] => Equal4.IN1
apb_PADDR[3] => Equal5.IN0
apb_PSEL => selbuf_receiver.IN1
apb_PSEL => selbuf_transmitter.IN1
apb_PSEL => selbuf_conf.IN1
apb_PENABLE => comb.IN1
apb_PENABLE => always1.IN1
apb_PENABLE => always1.IN0
apb_PREADY <= apb_PREADY.DB_MAX_OUTPUT_PORT_TYPE
apb_PWRITE => rx_err_clear.IN1
apb_PWRITE => always1.IN1
apb_PWRITE => always1.IN1
apb_PWDATA[0] => divisor.DATAB
apb_PWDATA[0] => fifo_tx.data_a[0].DATAIN
apb_PWDATA[0] => fifo_tx.DATAIN
apb_PWDATA[1] => divisor.DATAB
apb_PWDATA[1] => fifo_tx.data_a[1].DATAIN
apb_PWDATA[1] => fifo_tx.DATAIN1
apb_PWDATA[2] => divisor.DATAB
apb_PWDATA[2] => fifo_tx.data_a[2].DATAIN
apb_PWDATA[2] => fifo_tx.DATAIN2
apb_PWDATA[3] => divisor.DATAB
apb_PWDATA[3] => fifo_tx.data_a[3].DATAIN
apb_PWDATA[3] => fifo_tx.DATAIN3
apb_PWDATA[4] => divisor.DATAB
apb_PWDATA[4] => fifo_tx.data_a[4].DATAIN
apb_PWDATA[4] => fifo_tx.DATAIN4
apb_PWDATA[5] => divisor.DATAB
apb_PWDATA[5] => fifo_tx.data_a[5].DATAIN
apb_PWDATA[5] => fifo_tx.DATAIN5
apb_PWDATA[6] => divisor.DATAB
apb_PWDATA[6] => fifo_tx.data_a[6].DATAIN
apb_PWDATA[6] => fifo_tx.DATAIN6
apb_PWDATA[7] => divisor.DATAB
apb_PWDATA[7] => fifo_tx.data_a[7].DATAIN
apb_PWDATA[7] => fifo_tx.DATAIN7
apb_PWDATA[8] => divisor.DATAB
apb_PWDATA[9] => divisor.DATAB
apb_PWDATA[10] => divisor.DATAB
apb_PWDATA[11] => divisor.DATAB
apb_PWDATA[12] => divisor.DATAB
apb_PWDATA[13] => divisor.DATAB
apb_PWDATA[14] => divisor.DATAB
apb_PWDATA[15] => divisor.DATAB
apb_PWDATA[16] => use_parity.DATAB
apb_PWDATA[17] => parity_odd.DATAB
apb_PWDATA[18] => cstopb.DATAB
apb_PWDATA[19] => ~NO_FANOUT~
apb_PWDATA[20] => ~NO_FANOUT~
apb_PWDATA[21] => ~NO_FANOUT~
apb_PWDATA[22] => ~NO_FANOUT~
apb_PWDATA[23] => ~NO_FANOUT~
apb_PWDATA[24] => ~NO_FANOUT~
apb_PWDATA[25] => ~NO_FANOUT~
apb_PWDATA[26] => ~NO_FANOUT~
apb_PWDATA[27] => ~NO_FANOUT~
apb_PWDATA[28] => ~NO_FANOUT~
apb_PWDATA[29] => ~NO_FANOUT~
apb_PWDATA[30] => ~NO_FANOUT~
apb_PWDATA[31] => ~NO_FANOUT~
apb_PRDATA[0] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[1] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[2] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[3] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[4] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[5] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[6] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[7] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[8] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[9] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[10] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[11] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[12] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[13] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[14] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[15] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[16] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[17] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[18] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[19] <= <GND>
apb_PRDATA[20] <= <GND>
apb_PRDATA[21] <= <GND>
apb_PRDATA[22] <= <GND>
apb_PRDATA[23] <= <GND>
apb_PRDATA[24] <= <GND>
apb_PRDATA[25] <= <GND>
apb_PRDATA[26] <= <GND>
apb_PRDATA[27] <= <GND>
apb_PRDATA[28] <= <GND>
apb_PRDATA[29] <= <GND>
apb_PRDATA[30] <= <GND>
apb_PRDATA[31] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE


|EndeavourSoc|SdcardController:sdcard_ctrl
reset => reset.IN1
clk => clk.IN1
sdcard_clk <= sdio_top:impl.o_ck
sdcard_cmd <> sdio_top:impl.io_cmd
sdcard_data[0] <> sdio_top:impl.io_dat
sdcard_data[1] <> sdio_top:impl.io_dat
sdcard_data[2] <> sdio_top:impl.io_dat
sdcard_data[3] <> sdio_top:impl.io_dat
apb_PADDR[0] => ~NO_FANOUT~
apb_PADDR[1] => ~NO_FANOUT~
apb_PADDR[2] => apb_PADDR[2].IN1
apb_PADDR[3] => apb_PADDR[3].IN1
apb_PADDR[4] => WideAnd0.IN0
apb_PADDR[4] => comb.IN0
apb_PSEL => comb.IN0
apb_PSEL => comb.IN0
apb_PENABLE => comb.IN1
apb_PENABLE => comb.IN1
apb_PREADY <= sdio_top:impl.o_wb_ack
apb_PWRITE => apb_PWRITE.IN1
apb_PWDATA[0] => comb.DATAB
apb_PWDATA[0] => comb.DATAA
apb_PWDATA[1] => comb.DATAB
apb_PWDATA[1] => comb.DATAA
apb_PWDATA[2] => comb.DATAB
apb_PWDATA[2] => comb.DATAA
apb_PWDATA[3] => comb.DATAB
apb_PWDATA[3] => comb.DATAA
apb_PWDATA[4] => comb.DATAB
apb_PWDATA[4] => comb.DATAA
apb_PWDATA[5] => comb.DATAB
apb_PWDATA[5] => comb.DATAA
apb_PWDATA[6] => comb.DATAB
apb_PWDATA[6] => comb.DATAA
apb_PWDATA[7] => comb.DATAB
apb_PWDATA[7] => comb.DATAA
apb_PWDATA[8] => comb.DATAB
apb_PWDATA[8] => comb.DATAA
apb_PWDATA[9] => comb.DATAB
apb_PWDATA[9] => comb.DATAA
apb_PWDATA[10] => comb.DATAB
apb_PWDATA[10] => comb.DATAA
apb_PWDATA[11] => comb.DATAB
apb_PWDATA[11] => comb.DATAA
apb_PWDATA[12] => comb.DATAB
apb_PWDATA[12] => comb.DATAA
apb_PWDATA[13] => comb.DATAB
apb_PWDATA[13] => comb.DATAA
apb_PWDATA[14] => comb.DATAB
apb_PWDATA[14] => comb.DATAA
apb_PWDATA[15] => comb.DATAB
apb_PWDATA[15] => comb.DATAA
apb_PWDATA[16] => comb.DATAA
apb_PWDATA[16] => comb.DATAB
apb_PWDATA[17] => comb.DATAA
apb_PWDATA[17] => comb.DATAB
apb_PWDATA[18] => comb.DATAA
apb_PWDATA[18] => comb.DATAB
apb_PWDATA[19] => comb.DATAA
apb_PWDATA[19] => comb.DATAB
apb_PWDATA[20] => comb.DATAA
apb_PWDATA[20] => comb.DATAB
apb_PWDATA[21] => comb.DATAA
apb_PWDATA[21] => comb.DATAB
apb_PWDATA[22] => comb.DATAA
apb_PWDATA[22] => comb.DATAB
apb_PWDATA[23] => comb.DATAA
apb_PWDATA[23] => comb.DATAB
apb_PWDATA[24] => comb.DATAA
apb_PWDATA[24] => comb.DATAB
apb_PWDATA[25] => comb.DATAA
apb_PWDATA[25] => comb.DATAB
apb_PWDATA[26] => comb.DATAA
apb_PWDATA[26] => comb.DATAB
apb_PWDATA[27] => comb.DATAA
apb_PWDATA[27] => comb.DATAB
apb_PWDATA[28] => comb.DATAA
apb_PWDATA[28] => comb.DATAB
apb_PWDATA[29] => comb.DATAA
apb_PWDATA[29] => comb.DATAB
apb_PWDATA[30] => comb.DATAA
apb_PWDATA[30] => comb.DATAB
apb_PWDATA[31] => comb.DATAA
apb_PWDATA[31] => comb.DATAB
apb_PRDATA[0] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[1] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[2] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[3] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[4] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[5] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[6] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[7] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[8] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[9] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[10] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[11] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[12] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[13] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[14] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[15] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[16] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[17] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[18] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[19] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[20] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[21] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[22] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[23] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[24] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[25] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[26] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[27] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[28] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[29] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[30] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[31] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE


|EndeavourSoc|SdcardController:sdcard_ctrl|sdio_top:impl
i_clk => i_clk.IN2
i_reset => i_reset.IN2
i_hsclk => i_hsclk.IN1
i_wb_cyc => i_wb_cyc.IN1
i_wb_stb => i_wb_stb.IN1
i_wb_we => i_wb_we.IN1
i_wb_addr[0] => i_wb_addr[0].IN1
i_wb_addr[1] => i_wb_addr[1].IN1
i_wb_addr[2] => i_wb_addr[2].IN1
i_wb_data[0] => i_wb_data[0].IN1
i_wb_data[1] => i_wb_data[1].IN1
i_wb_data[2] => i_wb_data[2].IN1
i_wb_data[3] => i_wb_data[3].IN1
i_wb_data[4] => i_wb_data[4].IN1
i_wb_data[5] => i_wb_data[5].IN1
i_wb_data[6] => i_wb_data[6].IN1
i_wb_data[7] => i_wb_data[7].IN1
i_wb_data[8] => i_wb_data[8].IN1
i_wb_data[9] => i_wb_data[9].IN1
i_wb_data[10] => i_wb_data[10].IN1
i_wb_data[11] => i_wb_data[11].IN1
i_wb_data[12] => i_wb_data[12].IN1
i_wb_data[13] => i_wb_data[13].IN1
i_wb_data[14] => i_wb_data[14].IN1
i_wb_data[15] => i_wb_data[15].IN1
i_wb_data[16] => i_wb_data[16].IN1
i_wb_data[17] => i_wb_data[17].IN1
i_wb_data[18] => i_wb_data[18].IN1
i_wb_data[19] => i_wb_data[19].IN1
i_wb_data[20] => i_wb_data[20].IN1
i_wb_data[21] => i_wb_data[21].IN1
i_wb_data[22] => i_wb_data[22].IN1
i_wb_data[23] => i_wb_data[23].IN1
i_wb_data[24] => i_wb_data[24].IN1
i_wb_data[25] => i_wb_data[25].IN1
i_wb_data[26] => i_wb_data[26].IN1
i_wb_data[27] => i_wb_data[27].IN1
i_wb_data[28] => i_wb_data[28].IN1
i_wb_data[29] => i_wb_data[29].IN1
i_wb_data[30] => i_wb_data[30].IN1
i_wb_data[31] => i_wb_data[31].IN1
i_wb_sel[0] => i_wb_sel[0].IN1
i_wb_sel[1] => i_wb_sel[1].IN1
i_wb_sel[2] => i_wb_sel[2].IN1
i_wb_sel[3] => i_wb_sel[3].IN1
o_wb_stall <= sdio:u_sdio.o_wb_stall
o_wb_ack <= sdio:u_sdio.o_wb_ack
o_wb_data[0] <= sdio:u_sdio.o_wb_data
o_wb_data[1] <= sdio:u_sdio.o_wb_data
o_wb_data[2] <= sdio:u_sdio.o_wb_data
o_wb_data[3] <= sdio:u_sdio.o_wb_data
o_wb_data[4] <= sdio:u_sdio.o_wb_data
o_wb_data[5] <= sdio:u_sdio.o_wb_data
o_wb_data[6] <= sdio:u_sdio.o_wb_data
o_wb_data[7] <= sdio:u_sdio.o_wb_data
o_wb_data[8] <= sdio:u_sdio.o_wb_data
o_wb_data[9] <= sdio:u_sdio.o_wb_data
o_wb_data[10] <= sdio:u_sdio.o_wb_data
o_wb_data[11] <= sdio:u_sdio.o_wb_data
o_wb_data[12] <= sdio:u_sdio.o_wb_data
o_wb_data[13] <= sdio:u_sdio.o_wb_data
o_wb_data[14] <= sdio:u_sdio.o_wb_data
o_wb_data[15] <= sdio:u_sdio.o_wb_data
o_wb_data[16] <= sdio:u_sdio.o_wb_data
o_wb_data[17] <= sdio:u_sdio.o_wb_data
o_wb_data[18] <= sdio:u_sdio.o_wb_data
o_wb_data[19] <= sdio:u_sdio.o_wb_data
o_wb_data[20] <= sdio:u_sdio.o_wb_data
o_wb_data[21] <= sdio:u_sdio.o_wb_data
o_wb_data[22] <= sdio:u_sdio.o_wb_data
o_wb_data[23] <= sdio:u_sdio.o_wb_data
o_wb_data[24] <= sdio:u_sdio.o_wb_data
o_wb_data[25] <= sdio:u_sdio.o_wb_data
o_wb_data[26] <= sdio:u_sdio.o_wb_data
o_wb_data[27] <= sdio:u_sdio.o_wb_data
o_wb_data[28] <= sdio:u_sdio.o_wb_data
o_wb_data[29] <= sdio:u_sdio.o_wb_data
o_wb_data[30] <= sdio:u_sdio.o_wb_data
o_wb_data[31] <= sdio:u_sdio.o_wb_data
o_ck <= sdfrontend:u_sdfrontend.o_ck
i_ds => i_ds.IN1
io_cmd <> sdfrontend:u_sdfrontend.io_cmd
io_dat[0] <> sdfrontend:u_sdfrontend.io_dat
io_dat[1] <> sdfrontend:u_sdfrontend.io_dat
io_dat[2] <> sdfrontend:u_sdfrontend.io_dat
io_dat[3] <> sdfrontend:u_sdfrontend.io_dat
i_card_detect => i_card_detect.IN1
o_1p8v <= sdio:u_sdio.o_1p8v
o_int <= sdio:u_sdio.o_int
o_debug[0] <= sdfrontend:u_sdfrontend.o_debug
o_debug[1] <= sdfrontend:u_sdfrontend.o_debug
o_debug[2] <= sdfrontend:u_sdfrontend.o_debug
o_debug[3] <= sdfrontend:u_sdfrontend.o_debug
o_debug[4] <= sdfrontend:u_sdfrontend.o_debug
o_debug[5] <= sdfrontend:u_sdfrontend.o_debug
o_debug[6] <= sdfrontend:u_sdfrontend.o_debug
o_debug[7] <= sdfrontend:u_sdfrontend.o_debug
o_debug[8] <= sdfrontend:u_sdfrontend.o_debug
o_debug[9] <= sdfrontend:u_sdfrontend.o_debug
o_debug[10] <= sdfrontend:u_sdfrontend.o_debug
o_debug[11] <= sdfrontend:u_sdfrontend.o_debug
o_debug[12] <= sdfrontend:u_sdfrontend.o_debug
o_debug[13] <= sdfrontend:u_sdfrontend.o_debug
o_debug[14] <= sdfrontend:u_sdfrontend.o_debug
o_debug[15] <= sdfrontend:u_sdfrontend.o_debug
o_debug[16] <= sdfrontend:u_sdfrontend.o_debug
o_debug[17] <= sdfrontend:u_sdfrontend.o_debug
o_debug[18] <= sdfrontend:u_sdfrontend.o_debug
o_debug[19] <= sdfrontend:u_sdfrontend.o_debug
o_debug[20] <= sdfrontend:u_sdfrontend.o_debug
o_debug[21] <= sdfrontend:u_sdfrontend.o_debug
o_debug[22] <= sdfrontend:u_sdfrontend.o_debug
o_debug[23] <= sdfrontend:u_sdfrontend.o_debug
o_debug[24] <= sdfrontend:u_sdfrontend.o_debug
o_debug[25] <= sdfrontend:u_sdfrontend.o_debug
o_debug[26] <= sdfrontend:u_sdfrontend.o_debug
o_debug[27] <= sdfrontend:u_sdfrontend.o_debug
o_debug[28] <= sdfrontend:u_sdfrontend.o_debug
o_debug[29] <= sdfrontend:u_sdfrontend.o_debug
o_debug[30] <= sdfrontend:u_sdfrontend.o_debug
o_debug[31] <= sdfrontend:u_sdfrontend.o_debug


|EndeavourSoc|SdcardController:sdcard_ctrl|sdio_top:impl|sdio:u_sdio
i_clk => i_clk.IN5
i_reset => i_reset.IN2
i_wb_cyc => i_wb_cyc.IN1
i_wb_stb => i_wb_stb.IN1
i_wb_we => i_wb_we.IN1
i_wb_addr[0] => i_wb_addr[0].IN1
i_wb_addr[1] => i_wb_addr[1].IN1
i_wb_addr[2] => i_wb_addr[2].IN1
i_wb_data[0] => i_wb_data[0].IN1
i_wb_data[1] => i_wb_data[1].IN1
i_wb_data[2] => i_wb_data[2].IN1
i_wb_data[3] => i_wb_data[3].IN1
i_wb_data[4] => i_wb_data[4].IN1
i_wb_data[5] => i_wb_data[5].IN1
i_wb_data[6] => i_wb_data[6].IN1
i_wb_data[7] => i_wb_data[7].IN1
i_wb_data[8] => i_wb_data[8].IN1
i_wb_data[9] => i_wb_data[9].IN1
i_wb_data[10] => i_wb_data[10].IN1
i_wb_data[11] => i_wb_data[11].IN1
i_wb_data[12] => i_wb_data[12].IN1
i_wb_data[13] => i_wb_data[13].IN1
i_wb_data[14] => i_wb_data[14].IN1
i_wb_data[15] => i_wb_data[15].IN1
i_wb_data[16] => i_wb_data[16].IN1
i_wb_data[17] => i_wb_data[17].IN1
i_wb_data[18] => i_wb_data[18].IN1
i_wb_data[19] => i_wb_data[19].IN1
i_wb_data[20] => i_wb_data[20].IN1
i_wb_data[21] => i_wb_data[21].IN1
i_wb_data[22] => i_wb_data[22].IN1
i_wb_data[23] => i_wb_data[23].IN1
i_wb_data[24] => i_wb_data[24].IN1
i_wb_data[25] => i_wb_data[25].IN1
i_wb_data[26] => i_wb_data[26].IN1
i_wb_data[27] => i_wb_data[27].IN1
i_wb_data[28] => i_wb_data[28].IN1
i_wb_data[29] => i_wb_data[29].IN1
i_wb_data[30] => i_wb_data[30].IN1
i_wb_data[31] => i_wb_data[31].IN1
i_wb_sel[0] => i_wb_sel[0].IN1
i_wb_sel[1] => i_wb_sel[1].IN1
i_wb_sel[2] => i_wb_sel[2].IN1
i_wb_sel[3] => i_wb_sel[3].IN1
o_wb_stall <= sdwb:u_control.o_wb_stall
o_wb_ack <= sdwb:u_control.o_wb_ack
o_wb_data[0] <= sdwb:u_control.o_wb_data
o_wb_data[1] <= sdwb:u_control.o_wb_data
o_wb_data[2] <= sdwb:u_control.o_wb_data
o_wb_data[3] <= sdwb:u_control.o_wb_data
o_wb_data[4] <= sdwb:u_control.o_wb_data
o_wb_data[5] <= sdwb:u_control.o_wb_data
o_wb_data[6] <= sdwb:u_control.o_wb_data
o_wb_data[7] <= sdwb:u_control.o_wb_data
o_wb_data[8] <= sdwb:u_control.o_wb_data
o_wb_data[9] <= sdwb:u_control.o_wb_data
o_wb_data[10] <= sdwb:u_control.o_wb_data
o_wb_data[11] <= sdwb:u_control.o_wb_data
o_wb_data[12] <= sdwb:u_control.o_wb_data
o_wb_data[13] <= sdwb:u_control.o_wb_data
o_wb_data[14] <= sdwb:u_control.o_wb_data
o_wb_data[15] <= sdwb:u_control.o_wb_data
o_wb_data[16] <= sdwb:u_control.o_wb_data
o_wb_data[17] <= sdwb:u_control.o_wb_data
o_wb_data[18] <= sdwb:u_control.o_wb_data
o_wb_data[19] <= sdwb:u_control.o_wb_data
o_wb_data[20] <= sdwb:u_control.o_wb_data
o_wb_data[21] <= sdwb:u_control.o_wb_data
o_wb_data[22] <= sdwb:u_control.o_wb_data
o_wb_data[23] <= sdwb:u_control.o_wb_data
o_wb_data[24] <= sdwb:u_control.o_wb_data
o_wb_data[25] <= sdwb:u_control.o_wb_data
o_wb_data[26] <= sdwb:u_control.o_wb_data
o_wb_data[27] <= sdwb:u_control.o_wb_data
o_wb_data[28] <= sdwb:u_control.o_wb_data
o_wb_data[29] <= sdwb:u_control.o_wb_data
o_wb_data[30] <= sdwb:u_control.o_wb_data
o_wb_data[31] <= sdwb:u_control.o_wb_data
i_card_detect => i_card_detect.IN1
o_1p8v <= sdwb:u_control.o_1p8v
o_int <= sdwb:u_control.o_int
o_cfg_ddr <= o_cfg_ddr.DB_MAX_OUTPUT_PORT_TYPE
o_cfg_ds <= o_cfg_ds.DB_MAX_OUTPUT_PORT_TYPE
o_cfg_dscmd <= o_cfg_dscmd.DB_MAX_OUTPUT_PORT_TYPE
o_cfg_sample_shift[0] <= sdwb:u_control.o_cfg_sample_shift
o_cfg_sample_shift[1] <= sdwb:u_control.o_cfg_sample_shift
o_cfg_sample_shift[2] <= sdwb:u_control.o_cfg_sample_shift
o_cfg_sample_shift[3] <= sdwb:u_control.o_cfg_sample_shift
o_cfg_sample_shift[4] <= sdwb:u_control.o_cfg_sample_shift
o_sdclk[0] <= o_sdclk[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_sdclk[1] <= o_sdclk[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_sdclk[2] <= o_sdclk[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_sdclk[3] <= o_sdclk[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_sdclk[4] <= o_sdclk[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_sdclk[5] <= o_sdclk[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_sdclk[6] <= o_sdclk[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_sdclk[7] <= o_sdclk[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_cmd_en <= sdcmd:u_sdcmd.o_cmd_en
o_pp_cmd <= sdwb:u_control.o_pp_cmd
o_cmd_data[0] <= sdcmd:u_sdcmd.o_cmd_data
o_cmd_data[1] <= sdcmd:u_sdcmd.o_cmd_data
o_data_en <= o_data_en.DB_MAX_OUTPUT_PORT_TYPE
o_pp_data <= sdwb:u_control.o_pp_data
o_rx_en <= o_rx_en.DB_MAX_OUTPUT_PORT_TYPE
o_tx_data[0] <= sdtxframe:u_txframe.tx_data
o_tx_data[1] <= sdtxframe:u_txframe.tx_data
o_tx_data[2] <= sdtxframe:u_txframe.tx_data
o_tx_data[3] <= sdtxframe:u_txframe.tx_data
o_tx_data[4] <= sdtxframe:u_txframe.tx_data
o_tx_data[5] <= sdtxframe:u_txframe.tx_data
o_tx_data[6] <= sdtxframe:u_txframe.tx_data
o_tx_data[7] <= sdtxframe:u_txframe.tx_data
o_tx_data[8] <= sdtxframe:u_txframe.tx_data
o_tx_data[9] <= sdtxframe:u_txframe.tx_data
o_tx_data[10] <= sdtxframe:u_txframe.tx_data
o_tx_data[11] <= sdtxframe:u_txframe.tx_data
o_tx_data[12] <= sdtxframe:u_txframe.tx_data
o_tx_data[13] <= sdtxframe:u_txframe.tx_data
o_tx_data[14] <= sdtxframe:u_txframe.tx_data
o_tx_data[15] <= sdtxframe:u_txframe.tx_data
o_tx_data[16] <= sdtxframe:u_txframe.tx_data
o_tx_data[17] <= sdtxframe:u_txframe.tx_data
o_tx_data[18] <= sdtxframe:u_txframe.tx_data
o_tx_data[19] <= sdtxframe:u_txframe.tx_data
o_tx_data[20] <= sdtxframe:u_txframe.tx_data
o_tx_data[21] <= sdtxframe:u_txframe.tx_data
o_tx_data[22] <= sdtxframe:u_txframe.tx_data
o_tx_data[23] <= sdtxframe:u_txframe.tx_data
o_tx_data[24] <= sdtxframe:u_txframe.tx_data
o_tx_data[25] <= sdtxframe:u_txframe.tx_data
o_tx_data[26] <= sdtxframe:u_txframe.tx_data
o_tx_data[27] <= sdtxframe:u_txframe.tx_data
o_tx_data[28] <= sdtxframe:u_txframe.tx_data
o_tx_data[29] <= sdtxframe:u_txframe.tx_data
o_tx_data[30] <= sdtxframe:u_txframe.tx_data
o_tx_data[31] <= sdtxframe:u_txframe.tx_data
i_cmd_strb[0] => i_cmd_strb[0].IN1
i_cmd_strb[1] => i_cmd_strb[1].IN1
i_cmd_data[0] => i_cmd_data[0].IN1
i_cmd_data[1] => i_cmd_data[1].IN1
i_card_busy => i_card_busy.IN1
i_rx_strb[0] => i_rx_strb[0].IN1
i_rx_strb[1] => i_rx_strb[1].IN1
i_rx_data[0] => i_rx_data[0].IN1
i_rx_data[1] => i_rx_data[1].IN1
i_rx_data[2] => i_rx_data[2].IN1
i_rx_data[3] => i_rx_data[3].IN1
i_rx_data[4] => i_rx_data[4].IN1
i_rx_data[5] => i_rx_data[5].IN1
i_rx_data[6] => i_rx_data[6].IN1
i_rx_data[7] => i_rx_data[7].IN1
i_rx_data[8] => i_rx_data[8].IN1
i_rx_data[9] => i_rx_data[9].IN1
i_rx_data[10] => i_rx_data[10].IN1
i_rx_data[11] => i_rx_data[11].IN1
i_rx_data[12] => i_rx_data[12].IN1
i_rx_data[13] => i_rx_data[13].IN1
i_rx_data[14] => i_rx_data[14].IN1
i_rx_data[15] => i_rx_data[15].IN1
S_AC_VALID => S_AC_VALID.IN1
S_AC_DATA[0] => S_AC_DATA[0].IN1
S_AC_DATA[1] => S_AC_DATA[1].IN1
S_AD_VALID => S_AD_VALID.IN1
S_AD_DATA[0] => S_AD_DATA[0].IN1
S_AD_DATA[1] => S_AD_DATA[1].IN1
S_AD_DATA[2] => S_AD_DATA[2].IN1
S_AD_DATA[3] => S_AD_DATA[3].IN1
S_AD_DATA[4] => S_AD_DATA[4].IN1
S_AD_DATA[5] => S_AD_DATA[5].IN1
S_AD_DATA[6] => S_AD_DATA[6].IN1
S_AD_DATA[7] => S_AD_DATA[7].IN1
S_AD_DATA[8] => S_AD_DATA[8].IN1
S_AD_DATA[9] => S_AD_DATA[9].IN1
S_AD_DATA[10] => S_AD_DATA[10].IN1
S_AD_DATA[11] => S_AD_DATA[11].IN1
S_AD_DATA[12] => S_AD_DATA[12].IN1
S_AD_DATA[13] => S_AD_DATA[13].IN1
S_AD_DATA[14] => S_AD_DATA[14].IN1
S_AD_DATA[15] => S_AD_DATA[15].IN1
S_AD_DATA[16] => S_AD_DATA[16].IN1
S_AD_DATA[17] => S_AD_DATA[17].IN1
S_AD_DATA[18] => S_AD_DATA[18].IN1
S_AD_DATA[19] => S_AD_DATA[19].IN1
S_AD_DATA[20] => S_AD_DATA[20].IN1
S_AD_DATA[21] => S_AD_DATA[21].IN1
S_AD_DATA[22] => S_AD_DATA[22].IN1
S_AD_DATA[23] => S_AD_DATA[23].IN1
S_AD_DATA[24] => S_AD_DATA[24].IN1
S_AD_DATA[25] => S_AD_DATA[25].IN1
S_AD_DATA[26] => S_AD_DATA[26].IN1
S_AD_DATA[27] => S_AD_DATA[27].IN1
S_AD_DATA[28] => S_AD_DATA[28].IN1
S_AD_DATA[29] => S_AD_DATA[29].IN1
S_AD_DATA[30] => S_AD_DATA[30].IN1
S_AD_DATA[31] => S_AD_DATA[31].IN1


|EndeavourSoc|SdcardController:sdcard_ctrl|sdio_top:impl|sdio:u_sdio|sdwb:u_control
i_clk => pre_ack.CLK
i_clk => o_wb_ack~reg0.CLK
i_clk => o_wb_data[0]~reg0.CLK
i_clk => o_wb_data[1]~reg0.CLK
i_clk => o_wb_data[2]~reg0.CLK
i_clk => o_wb_data[3]~reg0.CLK
i_clk => o_wb_data[4]~reg0.CLK
i_clk => o_wb_data[5]~reg0.CLK
i_clk => o_wb_data[6]~reg0.CLK
i_clk => o_wb_data[7]~reg0.CLK
i_clk => o_wb_data[8]~reg0.CLK
i_clk => o_wb_data[9]~reg0.CLK
i_clk => o_wb_data[10]~reg0.CLK
i_clk => o_wb_data[11]~reg0.CLK
i_clk => o_wb_data[12]~reg0.CLK
i_clk => o_wb_data[13]~reg0.CLK
i_clk => o_wb_data[14]~reg0.CLK
i_clk => o_wb_data[15]~reg0.CLK
i_clk => o_wb_data[16]~reg0.CLK
i_clk => o_wb_data[17]~reg0.CLK
i_clk => o_wb_data[18]~reg0.CLK
i_clk => o_wb_data[19]~reg0.CLK
i_clk => o_wb_data[20]~reg0.CLK
i_clk => o_wb_data[21]~reg0.CLK
i_clk => o_wb_data[22]~reg0.CLK
i_clk => o_wb_data[23]~reg0.CLK
i_clk => o_wb_data[24]~reg0.CLK
i_clk => o_wb_data[25]~reg0.CLK
i_clk => o_wb_data[26]~reg0.CLK
i_clk => o_wb_data[27]~reg0.CLK
i_clk => o_wb_data[28]~reg0.CLK
i_clk => o_wb_data[29]~reg0.CLK
i_clk => o_wb_data[30]~reg0.CLK
i_clk => o_wb_data[31]~reg0.CLK
i_clk => pre_data[0].CLK
i_clk => pre_data[1].CLK
i_clk => pre_data[2].CLK
i_clk => pre_data[3].CLK
i_clk => pre_data[4].CLK
i_clk => pre_data[5].CLK
i_clk => pre_data[6].CLK
i_clk => pre_data[7].CLK
i_clk => pre_data[8].CLK
i_clk => pre_data[9].CLK
i_clk => pre_data[10].CLK
i_clk => pre_data[11].CLK
i_clk => pre_data[12].CLK
i_clk => pre_data[13].CLK
i_clk => pre_data[14].CLK
i_clk => pre_data[15].CLK
i_clk => pre_data[16].CLK
i_clk => pre_data[17].CLK
i_clk => pre_data[18].CLK
i_clk => pre_data[19].CLK
i_clk => pre_data[20].CLK
i_clk => pre_data[21].CLK
i_clk => pre_data[22].CLK
i_clk => pre_data[23].CLK
i_clk => pre_data[24].CLK
i_clk => pre_data[25].CLK
i_clk => pre_data[26].CLK
i_clk => pre_data[27].CLK
i_clk => pre_data[28].CLK
i_clk => pre_data[29].CLK
i_clk => pre_data[30].CLK
i_clk => pre_data[31].CLK
i_clk => fifo_b[127][0].CLK
i_clk => fifo_b[127][1].CLK
i_clk => fifo_b[127][2].CLK
i_clk => fifo_b[127][3].CLK
i_clk => fifo_b[127][4].CLK
i_clk => fifo_b[127][5].CLK
i_clk => fifo_b[127][6].CLK
i_clk => fifo_b[127][7].CLK
i_clk => fifo_b[127][8].CLK
i_clk => fifo_b[127][9].CLK
i_clk => fifo_b[127][10].CLK
i_clk => fifo_b[127][11].CLK
i_clk => fifo_b[127][12].CLK
i_clk => fifo_b[127][13].CLK
i_clk => fifo_b[127][14].CLK
i_clk => fifo_b[127][15].CLK
i_clk => fifo_b[127][16].CLK
i_clk => fifo_b[127][17].CLK
i_clk => fifo_b[127][18].CLK
i_clk => fifo_b[127][19].CLK
i_clk => fifo_b[127][20].CLK
i_clk => fifo_b[127][21].CLK
i_clk => fifo_b[127][22].CLK
i_clk => fifo_b[127][23].CLK
i_clk => fifo_b[127][24].CLK
i_clk => fifo_b[127][25].CLK
i_clk => fifo_b[127][26].CLK
i_clk => fifo_b[127][27].CLK
i_clk => fifo_b[127][28].CLK
i_clk => fifo_b[127][29].CLK
i_clk => fifo_b[127][30].CLK
i_clk => fifo_b[127][31].CLK
i_clk => fifo_b[126][0].CLK
i_clk => fifo_b[126][1].CLK
i_clk => fifo_b[126][2].CLK
i_clk => fifo_b[126][3].CLK
i_clk => fifo_b[126][4].CLK
i_clk => fifo_b[126][5].CLK
i_clk => fifo_b[126][6].CLK
i_clk => fifo_b[126][7].CLK
i_clk => fifo_b[126][8].CLK
i_clk => fifo_b[126][9].CLK
i_clk => fifo_b[126][10].CLK
i_clk => fifo_b[126][11].CLK
i_clk => fifo_b[126][12].CLK
i_clk => fifo_b[126][13].CLK
i_clk => fifo_b[126][14].CLK
i_clk => fifo_b[126][15].CLK
i_clk => fifo_b[126][16].CLK
i_clk => fifo_b[126][17].CLK
i_clk => fifo_b[126][18].CLK
i_clk => fifo_b[126][19].CLK
i_clk => fifo_b[126][20].CLK
i_clk => fifo_b[126][21].CLK
i_clk => fifo_b[126][22].CLK
i_clk => fifo_b[126][23].CLK
i_clk => fifo_b[126][24].CLK
i_clk => fifo_b[126][25].CLK
i_clk => fifo_b[126][26].CLK
i_clk => fifo_b[126][27].CLK
i_clk => fifo_b[126][28].CLK
i_clk => fifo_b[126][29].CLK
i_clk => fifo_b[126][30].CLK
i_clk => fifo_b[126][31].CLK
i_clk => fifo_b[125][0].CLK
i_clk => fifo_b[125][1].CLK
i_clk => fifo_b[125][2].CLK
i_clk => fifo_b[125][3].CLK
i_clk => fifo_b[125][4].CLK
i_clk => fifo_b[125][5].CLK
i_clk => fifo_b[125][6].CLK
i_clk => fifo_b[125][7].CLK
i_clk => fifo_b[125][8].CLK
i_clk => fifo_b[125][9].CLK
i_clk => fifo_b[125][10].CLK
i_clk => fifo_b[125][11].CLK
i_clk => fifo_b[125][12].CLK
i_clk => fifo_b[125][13].CLK
i_clk => fifo_b[125][14].CLK
i_clk => fifo_b[125][15].CLK
i_clk => fifo_b[125][16].CLK
i_clk => fifo_b[125][17].CLK
i_clk => fifo_b[125][18].CLK
i_clk => fifo_b[125][19].CLK
i_clk => fifo_b[125][20].CLK
i_clk => fifo_b[125][21].CLK
i_clk => fifo_b[125][22].CLK
i_clk => fifo_b[125][23].CLK
i_clk => fifo_b[125][24].CLK
i_clk => fifo_b[125][25].CLK
i_clk => fifo_b[125][26].CLK
i_clk => fifo_b[125][27].CLK
i_clk => fifo_b[125][28].CLK
i_clk => fifo_b[125][29].CLK
i_clk => fifo_b[125][30].CLK
i_clk => fifo_b[125][31].CLK
i_clk => fifo_b[124][0].CLK
i_clk => fifo_b[124][1].CLK
i_clk => fifo_b[124][2].CLK
i_clk => fifo_b[124][3].CLK
i_clk => fifo_b[124][4].CLK
i_clk => fifo_b[124][5].CLK
i_clk => fifo_b[124][6].CLK
i_clk => fifo_b[124][7].CLK
i_clk => fifo_b[124][8].CLK
i_clk => fifo_b[124][9].CLK
i_clk => fifo_b[124][10].CLK
i_clk => fifo_b[124][11].CLK
i_clk => fifo_b[124][12].CLK
i_clk => fifo_b[124][13].CLK
i_clk => fifo_b[124][14].CLK
i_clk => fifo_b[124][15].CLK
i_clk => fifo_b[124][16].CLK
i_clk => fifo_b[124][17].CLK
i_clk => fifo_b[124][18].CLK
i_clk => fifo_b[124][19].CLK
i_clk => fifo_b[124][20].CLK
i_clk => fifo_b[124][21].CLK
i_clk => fifo_b[124][22].CLK
i_clk => fifo_b[124][23].CLK
i_clk => fifo_b[124][24].CLK
i_clk => fifo_b[124][25].CLK
i_clk => fifo_b[124][26].CLK
i_clk => fifo_b[124][27].CLK
i_clk => fifo_b[124][28].CLK
i_clk => fifo_b[124][29].CLK
i_clk => fifo_b[124][30].CLK
i_clk => fifo_b[124][31].CLK
i_clk => fifo_b[123][0].CLK
i_clk => fifo_b[123][1].CLK
i_clk => fifo_b[123][2].CLK
i_clk => fifo_b[123][3].CLK
i_clk => fifo_b[123][4].CLK
i_clk => fifo_b[123][5].CLK
i_clk => fifo_b[123][6].CLK
i_clk => fifo_b[123][7].CLK
i_clk => fifo_b[123][8].CLK
i_clk => fifo_b[123][9].CLK
i_clk => fifo_b[123][10].CLK
i_clk => fifo_b[123][11].CLK
i_clk => fifo_b[123][12].CLK
i_clk => fifo_b[123][13].CLK
i_clk => fifo_b[123][14].CLK
i_clk => fifo_b[123][15].CLK
i_clk => fifo_b[123][16].CLK
i_clk => fifo_b[123][17].CLK
i_clk => fifo_b[123][18].CLK
i_clk => fifo_b[123][19].CLK
i_clk => fifo_b[123][20].CLK
i_clk => fifo_b[123][21].CLK
i_clk => fifo_b[123][22].CLK
i_clk => fifo_b[123][23].CLK
i_clk => fifo_b[123][24].CLK
i_clk => fifo_b[123][25].CLK
i_clk => fifo_b[123][26].CLK
i_clk => fifo_b[123][27].CLK
i_clk => fifo_b[123][28].CLK
i_clk => fifo_b[123][29].CLK
i_clk => fifo_b[123][30].CLK
i_clk => fifo_b[123][31].CLK
i_clk => fifo_b[122][0].CLK
i_clk => fifo_b[122][1].CLK
i_clk => fifo_b[122][2].CLK
i_clk => fifo_b[122][3].CLK
i_clk => fifo_b[122][4].CLK
i_clk => fifo_b[122][5].CLK
i_clk => fifo_b[122][6].CLK
i_clk => fifo_b[122][7].CLK
i_clk => fifo_b[122][8].CLK
i_clk => fifo_b[122][9].CLK
i_clk => fifo_b[122][10].CLK
i_clk => fifo_b[122][11].CLK
i_clk => fifo_b[122][12].CLK
i_clk => fifo_b[122][13].CLK
i_clk => fifo_b[122][14].CLK
i_clk => fifo_b[122][15].CLK
i_clk => fifo_b[122][16].CLK
i_clk => fifo_b[122][17].CLK
i_clk => fifo_b[122][18].CLK
i_clk => fifo_b[122][19].CLK
i_clk => fifo_b[122][20].CLK
i_clk => fifo_b[122][21].CLK
i_clk => fifo_b[122][22].CLK
i_clk => fifo_b[122][23].CLK
i_clk => fifo_b[122][24].CLK
i_clk => fifo_b[122][25].CLK
i_clk => fifo_b[122][26].CLK
i_clk => fifo_b[122][27].CLK
i_clk => fifo_b[122][28].CLK
i_clk => fifo_b[122][29].CLK
i_clk => fifo_b[122][30].CLK
i_clk => fifo_b[122][31].CLK
i_clk => fifo_b[121][0].CLK
i_clk => fifo_b[121][1].CLK
i_clk => fifo_b[121][2].CLK
i_clk => fifo_b[121][3].CLK
i_clk => fifo_b[121][4].CLK
i_clk => fifo_b[121][5].CLK
i_clk => fifo_b[121][6].CLK
i_clk => fifo_b[121][7].CLK
i_clk => fifo_b[121][8].CLK
i_clk => fifo_b[121][9].CLK
i_clk => fifo_b[121][10].CLK
i_clk => fifo_b[121][11].CLK
i_clk => fifo_b[121][12].CLK
i_clk => fifo_b[121][13].CLK
i_clk => fifo_b[121][14].CLK
i_clk => fifo_b[121][15].CLK
i_clk => fifo_b[121][16].CLK
i_clk => fifo_b[121][17].CLK
i_clk => fifo_b[121][18].CLK
i_clk => fifo_b[121][19].CLK
i_clk => fifo_b[121][20].CLK
i_clk => fifo_b[121][21].CLK
i_clk => fifo_b[121][22].CLK
i_clk => fifo_b[121][23].CLK
i_clk => fifo_b[121][24].CLK
i_clk => fifo_b[121][25].CLK
i_clk => fifo_b[121][26].CLK
i_clk => fifo_b[121][27].CLK
i_clk => fifo_b[121][28].CLK
i_clk => fifo_b[121][29].CLK
i_clk => fifo_b[121][30].CLK
i_clk => fifo_b[121][31].CLK
i_clk => fifo_b[120][0].CLK
i_clk => fifo_b[120][1].CLK
i_clk => fifo_b[120][2].CLK
i_clk => fifo_b[120][3].CLK
i_clk => fifo_b[120][4].CLK
i_clk => fifo_b[120][5].CLK
i_clk => fifo_b[120][6].CLK
i_clk => fifo_b[120][7].CLK
i_clk => fifo_b[120][8].CLK
i_clk => fifo_b[120][9].CLK
i_clk => fifo_b[120][10].CLK
i_clk => fifo_b[120][11].CLK
i_clk => fifo_b[120][12].CLK
i_clk => fifo_b[120][13].CLK
i_clk => fifo_b[120][14].CLK
i_clk => fifo_b[120][15].CLK
i_clk => fifo_b[120][16].CLK
i_clk => fifo_b[120][17].CLK
i_clk => fifo_b[120][18].CLK
i_clk => fifo_b[120][19].CLK
i_clk => fifo_b[120][20].CLK
i_clk => fifo_b[120][21].CLK
i_clk => fifo_b[120][22].CLK
i_clk => fifo_b[120][23].CLK
i_clk => fifo_b[120][24].CLK
i_clk => fifo_b[120][25].CLK
i_clk => fifo_b[120][26].CLK
i_clk => fifo_b[120][27].CLK
i_clk => fifo_b[120][28].CLK
i_clk => fifo_b[120][29].CLK
i_clk => fifo_b[120][30].CLK
i_clk => fifo_b[120][31].CLK
i_clk => fifo_b[119][0].CLK
i_clk => fifo_b[119][1].CLK
i_clk => fifo_b[119][2].CLK
i_clk => fifo_b[119][3].CLK
i_clk => fifo_b[119][4].CLK
i_clk => fifo_b[119][5].CLK
i_clk => fifo_b[119][6].CLK
i_clk => fifo_b[119][7].CLK
i_clk => fifo_b[119][8].CLK
i_clk => fifo_b[119][9].CLK
i_clk => fifo_b[119][10].CLK
i_clk => fifo_b[119][11].CLK
i_clk => fifo_b[119][12].CLK
i_clk => fifo_b[119][13].CLK
i_clk => fifo_b[119][14].CLK
i_clk => fifo_b[119][15].CLK
i_clk => fifo_b[119][16].CLK
i_clk => fifo_b[119][17].CLK
i_clk => fifo_b[119][18].CLK
i_clk => fifo_b[119][19].CLK
i_clk => fifo_b[119][20].CLK
i_clk => fifo_b[119][21].CLK
i_clk => fifo_b[119][22].CLK
i_clk => fifo_b[119][23].CLK
i_clk => fifo_b[119][24].CLK
i_clk => fifo_b[119][25].CLK
i_clk => fifo_b[119][26].CLK
i_clk => fifo_b[119][27].CLK
i_clk => fifo_b[119][28].CLK
i_clk => fifo_b[119][29].CLK
i_clk => fifo_b[119][30].CLK
i_clk => fifo_b[119][31].CLK
i_clk => fifo_b[118][0].CLK
i_clk => fifo_b[118][1].CLK
i_clk => fifo_b[118][2].CLK
i_clk => fifo_b[118][3].CLK
i_clk => fifo_b[118][4].CLK
i_clk => fifo_b[118][5].CLK
i_clk => fifo_b[118][6].CLK
i_clk => fifo_b[118][7].CLK
i_clk => fifo_b[118][8].CLK
i_clk => fifo_b[118][9].CLK
i_clk => fifo_b[118][10].CLK
i_clk => fifo_b[118][11].CLK
i_clk => fifo_b[118][12].CLK
i_clk => fifo_b[118][13].CLK
i_clk => fifo_b[118][14].CLK
i_clk => fifo_b[118][15].CLK
i_clk => fifo_b[118][16].CLK
i_clk => fifo_b[118][17].CLK
i_clk => fifo_b[118][18].CLK
i_clk => fifo_b[118][19].CLK
i_clk => fifo_b[118][20].CLK
i_clk => fifo_b[118][21].CLK
i_clk => fifo_b[118][22].CLK
i_clk => fifo_b[118][23].CLK
i_clk => fifo_b[118][24].CLK
i_clk => fifo_b[118][25].CLK
i_clk => fifo_b[118][26].CLK
i_clk => fifo_b[118][27].CLK
i_clk => fifo_b[118][28].CLK
i_clk => fifo_b[118][29].CLK
i_clk => fifo_b[118][30].CLK
i_clk => fifo_b[118][31].CLK
i_clk => fifo_b[117][0].CLK
i_clk => fifo_b[117][1].CLK
i_clk => fifo_b[117][2].CLK
i_clk => fifo_b[117][3].CLK
i_clk => fifo_b[117][4].CLK
i_clk => fifo_b[117][5].CLK
i_clk => fifo_b[117][6].CLK
i_clk => fifo_b[117][7].CLK
i_clk => fifo_b[117][8].CLK
i_clk => fifo_b[117][9].CLK
i_clk => fifo_b[117][10].CLK
i_clk => fifo_b[117][11].CLK
i_clk => fifo_b[117][12].CLK
i_clk => fifo_b[117][13].CLK
i_clk => fifo_b[117][14].CLK
i_clk => fifo_b[117][15].CLK
i_clk => fifo_b[117][16].CLK
i_clk => fifo_b[117][17].CLK
i_clk => fifo_b[117][18].CLK
i_clk => fifo_b[117][19].CLK
i_clk => fifo_b[117][20].CLK
i_clk => fifo_b[117][21].CLK
i_clk => fifo_b[117][22].CLK
i_clk => fifo_b[117][23].CLK
i_clk => fifo_b[117][24].CLK
i_clk => fifo_b[117][25].CLK
i_clk => fifo_b[117][26].CLK
i_clk => fifo_b[117][27].CLK
i_clk => fifo_b[117][28].CLK
i_clk => fifo_b[117][29].CLK
i_clk => fifo_b[117][30].CLK
i_clk => fifo_b[117][31].CLK
i_clk => fifo_b[116][0].CLK
i_clk => fifo_b[116][1].CLK
i_clk => fifo_b[116][2].CLK
i_clk => fifo_b[116][3].CLK
i_clk => fifo_b[116][4].CLK
i_clk => fifo_b[116][5].CLK
i_clk => fifo_b[116][6].CLK
i_clk => fifo_b[116][7].CLK
i_clk => fifo_b[116][8].CLK
i_clk => fifo_b[116][9].CLK
i_clk => fifo_b[116][10].CLK
i_clk => fifo_b[116][11].CLK
i_clk => fifo_b[116][12].CLK
i_clk => fifo_b[116][13].CLK
i_clk => fifo_b[116][14].CLK
i_clk => fifo_b[116][15].CLK
i_clk => fifo_b[116][16].CLK
i_clk => fifo_b[116][17].CLK
i_clk => fifo_b[116][18].CLK
i_clk => fifo_b[116][19].CLK
i_clk => fifo_b[116][20].CLK
i_clk => fifo_b[116][21].CLK
i_clk => fifo_b[116][22].CLK
i_clk => fifo_b[116][23].CLK
i_clk => fifo_b[116][24].CLK
i_clk => fifo_b[116][25].CLK
i_clk => fifo_b[116][26].CLK
i_clk => fifo_b[116][27].CLK
i_clk => fifo_b[116][28].CLK
i_clk => fifo_b[116][29].CLK
i_clk => fifo_b[116][30].CLK
i_clk => fifo_b[116][31].CLK
i_clk => fifo_b[115][0].CLK
i_clk => fifo_b[115][1].CLK
i_clk => fifo_b[115][2].CLK
i_clk => fifo_b[115][3].CLK
i_clk => fifo_b[115][4].CLK
i_clk => fifo_b[115][5].CLK
i_clk => fifo_b[115][6].CLK
i_clk => fifo_b[115][7].CLK
i_clk => fifo_b[115][8].CLK
i_clk => fifo_b[115][9].CLK
i_clk => fifo_b[115][10].CLK
i_clk => fifo_b[115][11].CLK
i_clk => fifo_b[115][12].CLK
i_clk => fifo_b[115][13].CLK
i_clk => fifo_b[115][14].CLK
i_clk => fifo_b[115][15].CLK
i_clk => fifo_b[115][16].CLK
i_clk => fifo_b[115][17].CLK
i_clk => fifo_b[115][18].CLK
i_clk => fifo_b[115][19].CLK
i_clk => fifo_b[115][20].CLK
i_clk => fifo_b[115][21].CLK
i_clk => fifo_b[115][22].CLK
i_clk => fifo_b[115][23].CLK
i_clk => fifo_b[115][24].CLK
i_clk => fifo_b[115][25].CLK
i_clk => fifo_b[115][26].CLK
i_clk => fifo_b[115][27].CLK
i_clk => fifo_b[115][28].CLK
i_clk => fifo_b[115][29].CLK
i_clk => fifo_b[115][30].CLK
i_clk => fifo_b[115][31].CLK
i_clk => fifo_b[114][0].CLK
i_clk => fifo_b[114][1].CLK
i_clk => fifo_b[114][2].CLK
i_clk => fifo_b[114][3].CLK
i_clk => fifo_b[114][4].CLK
i_clk => fifo_b[114][5].CLK
i_clk => fifo_b[114][6].CLK
i_clk => fifo_b[114][7].CLK
i_clk => fifo_b[114][8].CLK
i_clk => fifo_b[114][9].CLK
i_clk => fifo_b[114][10].CLK
i_clk => fifo_b[114][11].CLK
i_clk => fifo_b[114][12].CLK
i_clk => fifo_b[114][13].CLK
i_clk => fifo_b[114][14].CLK
i_clk => fifo_b[114][15].CLK
i_clk => fifo_b[114][16].CLK
i_clk => fifo_b[114][17].CLK
i_clk => fifo_b[114][18].CLK
i_clk => fifo_b[114][19].CLK
i_clk => fifo_b[114][20].CLK
i_clk => fifo_b[114][21].CLK
i_clk => fifo_b[114][22].CLK
i_clk => fifo_b[114][23].CLK
i_clk => fifo_b[114][24].CLK
i_clk => fifo_b[114][25].CLK
i_clk => fifo_b[114][26].CLK
i_clk => fifo_b[114][27].CLK
i_clk => fifo_b[114][28].CLK
i_clk => fifo_b[114][29].CLK
i_clk => fifo_b[114][30].CLK
i_clk => fifo_b[114][31].CLK
i_clk => fifo_b[113][0].CLK
i_clk => fifo_b[113][1].CLK
i_clk => fifo_b[113][2].CLK
i_clk => fifo_b[113][3].CLK
i_clk => fifo_b[113][4].CLK
i_clk => fifo_b[113][5].CLK
i_clk => fifo_b[113][6].CLK
i_clk => fifo_b[113][7].CLK
i_clk => fifo_b[113][8].CLK
i_clk => fifo_b[113][9].CLK
i_clk => fifo_b[113][10].CLK
i_clk => fifo_b[113][11].CLK
i_clk => fifo_b[113][12].CLK
i_clk => fifo_b[113][13].CLK
i_clk => fifo_b[113][14].CLK
i_clk => fifo_b[113][15].CLK
i_clk => fifo_b[113][16].CLK
i_clk => fifo_b[113][17].CLK
i_clk => fifo_b[113][18].CLK
i_clk => fifo_b[113][19].CLK
i_clk => fifo_b[113][20].CLK
i_clk => fifo_b[113][21].CLK
i_clk => fifo_b[113][22].CLK
i_clk => fifo_b[113][23].CLK
i_clk => fifo_b[113][24].CLK
i_clk => fifo_b[113][25].CLK
i_clk => fifo_b[113][26].CLK
i_clk => fifo_b[113][27].CLK
i_clk => fifo_b[113][28].CLK
i_clk => fifo_b[113][29].CLK
i_clk => fifo_b[113][30].CLK
i_clk => fifo_b[113][31].CLK
i_clk => fifo_b[112][0].CLK
i_clk => fifo_b[112][1].CLK
i_clk => fifo_b[112][2].CLK
i_clk => fifo_b[112][3].CLK
i_clk => fifo_b[112][4].CLK
i_clk => fifo_b[112][5].CLK
i_clk => fifo_b[112][6].CLK
i_clk => fifo_b[112][7].CLK
i_clk => fifo_b[112][8].CLK
i_clk => fifo_b[112][9].CLK
i_clk => fifo_b[112][10].CLK
i_clk => fifo_b[112][11].CLK
i_clk => fifo_b[112][12].CLK
i_clk => fifo_b[112][13].CLK
i_clk => fifo_b[112][14].CLK
i_clk => fifo_b[112][15].CLK
i_clk => fifo_b[112][16].CLK
i_clk => fifo_b[112][17].CLK
i_clk => fifo_b[112][18].CLK
i_clk => fifo_b[112][19].CLK
i_clk => fifo_b[112][20].CLK
i_clk => fifo_b[112][21].CLK
i_clk => fifo_b[112][22].CLK
i_clk => fifo_b[112][23].CLK
i_clk => fifo_b[112][24].CLK
i_clk => fifo_b[112][25].CLK
i_clk => fifo_b[112][26].CLK
i_clk => fifo_b[112][27].CLK
i_clk => fifo_b[112][28].CLK
i_clk => fifo_b[112][29].CLK
i_clk => fifo_b[112][30].CLK
i_clk => fifo_b[112][31].CLK
i_clk => fifo_b[111][0].CLK
i_clk => fifo_b[111][1].CLK
i_clk => fifo_b[111][2].CLK
i_clk => fifo_b[111][3].CLK
i_clk => fifo_b[111][4].CLK
i_clk => fifo_b[111][5].CLK
i_clk => fifo_b[111][6].CLK
i_clk => fifo_b[111][7].CLK
i_clk => fifo_b[111][8].CLK
i_clk => fifo_b[111][9].CLK
i_clk => fifo_b[111][10].CLK
i_clk => fifo_b[111][11].CLK
i_clk => fifo_b[111][12].CLK
i_clk => fifo_b[111][13].CLK
i_clk => fifo_b[111][14].CLK
i_clk => fifo_b[111][15].CLK
i_clk => fifo_b[111][16].CLK
i_clk => fifo_b[111][17].CLK
i_clk => fifo_b[111][18].CLK
i_clk => fifo_b[111][19].CLK
i_clk => fifo_b[111][20].CLK
i_clk => fifo_b[111][21].CLK
i_clk => fifo_b[111][22].CLK
i_clk => fifo_b[111][23].CLK
i_clk => fifo_b[111][24].CLK
i_clk => fifo_b[111][25].CLK
i_clk => fifo_b[111][26].CLK
i_clk => fifo_b[111][27].CLK
i_clk => fifo_b[111][28].CLK
i_clk => fifo_b[111][29].CLK
i_clk => fifo_b[111][30].CLK
i_clk => fifo_b[111][31].CLK
i_clk => fifo_b[110][0].CLK
i_clk => fifo_b[110][1].CLK
i_clk => fifo_b[110][2].CLK
i_clk => fifo_b[110][3].CLK
i_clk => fifo_b[110][4].CLK
i_clk => fifo_b[110][5].CLK
i_clk => fifo_b[110][6].CLK
i_clk => fifo_b[110][7].CLK
i_clk => fifo_b[110][8].CLK
i_clk => fifo_b[110][9].CLK
i_clk => fifo_b[110][10].CLK
i_clk => fifo_b[110][11].CLK
i_clk => fifo_b[110][12].CLK
i_clk => fifo_b[110][13].CLK
i_clk => fifo_b[110][14].CLK
i_clk => fifo_b[110][15].CLK
i_clk => fifo_b[110][16].CLK
i_clk => fifo_b[110][17].CLK
i_clk => fifo_b[110][18].CLK
i_clk => fifo_b[110][19].CLK
i_clk => fifo_b[110][20].CLK
i_clk => fifo_b[110][21].CLK
i_clk => fifo_b[110][22].CLK
i_clk => fifo_b[110][23].CLK
i_clk => fifo_b[110][24].CLK
i_clk => fifo_b[110][25].CLK
i_clk => fifo_b[110][26].CLK
i_clk => fifo_b[110][27].CLK
i_clk => fifo_b[110][28].CLK
i_clk => fifo_b[110][29].CLK
i_clk => fifo_b[110][30].CLK
i_clk => fifo_b[110][31].CLK
i_clk => fifo_b[109][0].CLK
i_clk => fifo_b[109][1].CLK
i_clk => fifo_b[109][2].CLK
i_clk => fifo_b[109][3].CLK
i_clk => fifo_b[109][4].CLK
i_clk => fifo_b[109][5].CLK
i_clk => fifo_b[109][6].CLK
i_clk => fifo_b[109][7].CLK
i_clk => fifo_b[109][8].CLK
i_clk => fifo_b[109][9].CLK
i_clk => fifo_b[109][10].CLK
i_clk => fifo_b[109][11].CLK
i_clk => fifo_b[109][12].CLK
i_clk => fifo_b[109][13].CLK
i_clk => fifo_b[109][14].CLK
i_clk => fifo_b[109][15].CLK
i_clk => fifo_b[109][16].CLK
i_clk => fifo_b[109][17].CLK
i_clk => fifo_b[109][18].CLK
i_clk => fifo_b[109][19].CLK
i_clk => fifo_b[109][20].CLK
i_clk => fifo_b[109][21].CLK
i_clk => fifo_b[109][22].CLK
i_clk => fifo_b[109][23].CLK
i_clk => fifo_b[109][24].CLK
i_clk => fifo_b[109][25].CLK
i_clk => fifo_b[109][26].CLK
i_clk => fifo_b[109][27].CLK
i_clk => fifo_b[109][28].CLK
i_clk => fifo_b[109][29].CLK
i_clk => fifo_b[109][30].CLK
i_clk => fifo_b[109][31].CLK
i_clk => fifo_b[108][0].CLK
i_clk => fifo_b[108][1].CLK
i_clk => fifo_b[108][2].CLK
i_clk => fifo_b[108][3].CLK
i_clk => fifo_b[108][4].CLK
i_clk => fifo_b[108][5].CLK
i_clk => fifo_b[108][6].CLK
i_clk => fifo_b[108][7].CLK
i_clk => fifo_b[108][8].CLK
i_clk => fifo_b[108][9].CLK
i_clk => fifo_b[108][10].CLK
i_clk => fifo_b[108][11].CLK
i_clk => fifo_b[108][12].CLK
i_clk => fifo_b[108][13].CLK
i_clk => fifo_b[108][14].CLK
i_clk => fifo_b[108][15].CLK
i_clk => fifo_b[108][16].CLK
i_clk => fifo_b[108][17].CLK
i_clk => fifo_b[108][18].CLK
i_clk => fifo_b[108][19].CLK
i_clk => fifo_b[108][20].CLK
i_clk => fifo_b[108][21].CLK
i_clk => fifo_b[108][22].CLK
i_clk => fifo_b[108][23].CLK
i_clk => fifo_b[108][24].CLK
i_clk => fifo_b[108][25].CLK
i_clk => fifo_b[108][26].CLK
i_clk => fifo_b[108][27].CLK
i_clk => fifo_b[108][28].CLK
i_clk => fifo_b[108][29].CLK
i_clk => fifo_b[108][30].CLK
i_clk => fifo_b[108][31].CLK
i_clk => fifo_b[107][0].CLK
i_clk => fifo_b[107][1].CLK
i_clk => fifo_b[107][2].CLK
i_clk => fifo_b[107][3].CLK
i_clk => fifo_b[107][4].CLK
i_clk => fifo_b[107][5].CLK
i_clk => fifo_b[107][6].CLK
i_clk => fifo_b[107][7].CLK
i_clk => fifo_b[107][8].CLK
i_clk => fifo_b[107][9].CLK
i_clk => fifo_b[107][10].CLK
i_clk => fifo_b[107][11].CLK
i_clk => fifo_b[107][12].CLK
i_clk => fifo_b[107][13].CLK
i_clk => fifo_b[107][14].CLK
i_clk => fifo_b[107][15].CLK
i_clk => fifo_b[107][16].CLK
i_clk => fifo_b[107][17].CLK
i_clk => fifo_b[107][18].CLK
i_clk => fifo_b[107][19].CLK
i_clk => fifo_b[107][20].CLK
i_clk => fifo_b[107][21].CLK
i_clk => fifo_b[107][22].CLK
i_clk => fifo_b[107][23].CLK
i_clk => fifo_b[107][24].CLK
i_clk => fifo_b[107][25].CLK
i_clk => fifo_b[107][26].CLK
i_clk => fifo_b[107][27].CLK
i_clk => fifo_b[107][28].CLK
i_clk => fifo_b[107][29].CLK
i_clk => fifo_b[107][30].CLK
i_clk => fifo_b[107][31].CLK
i_clk => fifo_b[106][0].CLK
i_clk => fifo_b[106][1].CLK
i_clk => fifo_b[106][2].CLK
i_clk => fifo_b[106][3].CLK
i_clk => fifo_b[106][4].CLK
i_clk => fifo_b[106][5].CLK
i_clk => fifo_b[106][6].CLK
i_clk => fifo_b[106][7].CLK
i_clk => fifo_b[106][8].CLK
i_clk => fifo_b[106][9].CLK
i_clk => fifo_b[106][10].CLK
i_clk => fifo_b[106][11].CLK
i_clk => fifo_b[106][12].CLK
i_clk => fifo_b[106][13].CLK
i_clk => fifo_b[106][14].CLK
i_clk => fifo_b[106][15].CLK
i_clk => fifo_b[106][16].CLK
i_clk => fifo_b[106][17].CLK
i_clk => fifo_b[106][18].CLK
i_clk => fifo_b[106][19].CLK
i_clk => fifo_b[106][20].CLK
i_clk => fifo_b[106][21].CLK
i_clk => fifo_b[106][22].CLK
i_clk => fifo_b[106][23].CLK
i_clk => fifo_b[106][24].CLK
i_clk => fifo_b[106][25].CLK
i_clk => fifo_b[106][26].CLK
i_clk => fifo_b[106][27].CLK
i_clk => fifo_b[106][28].CLK
i_clk => fifo_b[106][29].CLK
i_clk => fifo_b[106][30].CLK
i_clk => fifo_b[106][31].CLK
i_clk => fifo_b[105][0].CLK
i_clk => fifo_b[105][1].CLK
i_clk => fifo_b[105][2].CLK
i_clk => fifo_b[105][3].CLK
i_clk => fifo_b[105][4].CLK
i_clk => fifo_b[105][5].CLK
i_clk => fifo_b[105][6].CLK
i_clk => fifo_b[105][7].CLK
i_clk => fifo_b[105][8].CLK
i_clk => fifo_b[105][9].CLK
i_clk => fifo_b[105][10].CLK
i_clk => fifo_b[105][11].CLK
i_clk => fifo_b[105][12].CLK
i_clk => fifo_b[105][13].CLK
i_clk => fifo_b[105][14].CLK
i_clk => fifo_b[105][15].CLK
i_clk => fifo_b[105][16].CLK
i_clk => fifo_b[105][17].CLK
i_clk => fifo_b[105][18].CLK
i_clk => fifo_b[105][19].CLK
i_clk => fifo_b[105][20].CLK
i_clk => fifo_b[105][21].CLK
i_clk => fifo_b[105][22].CLK
i_clk => fifo_b[105][23].CLK
i_clk => fifo_b[105][24].CLK
i_clk => fifo_b[105][25].CLK
i_clk => fifo_b[105][26].CLK
i_clk => fifo_b[105][27].CLK
i_clk => fifo_b[105][28].CLK
i_clk => fifo_b[105][29].CLK
i_clk => fifo_b[105][30].CLK
i_clk => fifo_b[105][31].CLK
i_clk => fifo_b[104][0].CLK
i_clk => fifo_b[104][1].CLK
i_clk => fifo_b[104][2].CLK
i_clk => fifo_b[104][3].CLK
i_clk => fifo_b[104][4].CLK
i_clk => fifo_b[104][5].CLK
i_clk => fifo_b[104][6].CLK
i_clk => fifo_b[104][7].CLK
i_clk => fifo_b[104][8].CLK
i_clk => fifo_b[104][9].CLK
i_clk => fifo_b[104][10].CLK
i_clk => fifo_b[104][11].CLK
i_clk => fifo_b[104][12].CLK
i_clk => fifo_b[104][13].CLK
i_clk => fifo_b[104][14].CLK
i_clk => fifo_b[104][15].CLK
i_clk => fifo_b[104][16].CLK
i_clk => fifo_b[104][17].CLK
i_clk => fifo_b[104][18].CLK
i_clk => fifo_b[104][19].CLK
i_clk => fifo_b[104][20].CLK
i_clk => fifo_b[104][21].CLK
i_clk => fifo_b[104][22].CLK
i_clk => fifo_b[104][23].CLK
i_clk => fifo_b[104][24].CLK
i_clk => fifo_b[104][25].CLK
i_clk => fifo_b[104][26].CLK
i_clk => fifo_b[104][27].CLK
i_clk => fifo_b[104][28].CLK
i_clk => fifo_b[104][29].CLK
i_clk => fifo_b[104][30].CLK
i_clk => fifo_b[104][31].CLK
i_clk => fifo_b[103][0].CLK
i_clk => fifo_b[103][1].CLK
i_clk => fifo_b[103][2].CLK
i_clk => fifo_b[103][3].CLK
i_clk => fifo_b[103][4].CLK
i_clk => fifo_b[103][5].CLK
i_clk => fifo_b[103][6].CLK
i_clk => fifo_b[103][7].CLK
i_clk => fifo_b[103][8].CLK
i_clk => fifo_b[103][9].CLK
i_clk => fifo_b[103][10].CLK
i_clk => fifo_b[103][11].CLK
i_clk => fifo_b[103][12].CLK
i_clk => fifo_b[103][13].CLK
i_clk => fifo_b[103][14].CLK
i_clk => fifo_b[103][15].CLK
i_clk => fifo_b[103][16].CLK
i_clk => fifo_b[103][17].CLK
i_clk => fifo_b[103][18].CLK
i_clk => fifo_b[103][19].CLK
i_clk => fifo_b[103][20].CLK
i_clk => fifo_b[103][21].CLK
i_clk => fifo_b[103][22].CLK
i_clk => fifo_b[103][23].CLK
i_clk => fifo_b[103][24].CLK
i_clk => fifo_b[103][25].CLK
i_clk => fifo_b[103][26].CLK
i_clk => fifo_b[103][27].CLK
i_clk => fifo_b[103][28].CLK
i_clk => fifo_b[103][29].CLK
i_clk => fifo_b[103][30].CLK
i_clk => fifo_b[103][31].CLK
i_clk => fifo_b[102][0].CLK
i_clk => fifo_b[102][1].CLK
i_clk => fifo_b[102][2].CLK
i_clk => fifo_b[102][3].CLK
i_clk => fifo_b[102][4].CLK
i_clk => fifo_b[102][5].CLK
i_clk => fifo_b[102][6].CLK
i_clk => fifo_b[102][7].CLK
i_clk => fifo_b[102][8].CLK
i_clk => fifo_b[102][9].CLK
i_clk => fifo_b[102][10].CLK
i_clk => fifo_b[102][11].CLK
i_clk => fifo_b[102][12].CLK
i_clk => fifo_b[102][13].CLK
i_clk => fifo_b[102][14].CLK
i_clk => fifo_b[102][15].CLK
i_clk => fifo_b[102][16].CLK
i_clk => fifo_b[102][17].CLK
i_clk => fifo_b[102][18].CLK
i_clk => fifo_b[102][19].CLK
i_clk => fifo_b[102][20].CLK
i_clk => fifo_b[102][21].CLK
i_clk => fifo_b[102][22].CLK
i_clk => fifo_b[102][23].CLK
i_clk => fifo_b[102][24].CLK
i_clk => fifo_b[102][25].CLK
i_clk => fifo_b[102][26].CLK
i_clk => fifo_b[102][27].CLK
i_clk => fifo_b[102][28].CLK
i_clk => fifo_b[102][29].CLK
i_clk => fifo_b[102][30].CLK
i_clk => fifo_b[102][31].CLK
i_clk => fifo_b[101][0].CLK
i_clk => fifo_b[101][1].CLK
i_clk => fifo_b[101][2].CLK
i_clk => fifo_b[101][3].CLK
i_clk => fifo_b[101][4].CLK
i_clk => fifo_b[101][5].CLK
i_clk => fifo_b[101][6].CLK
i_clk => fifo_b[101][7].CLK
i_clk => fifo_b[101][8].CLK
i_clk => fifo_b[101][9].CLK
i_clk => fifo_b[101][10].CLK
i_clk => fifo_b[101][11].CLK
i_clk => fifo_b[101][12].CLK
i_clk => fifo_b[101][13].CLK
i_clk => fifo_b[101][14].CLK
i_clk => fifo_b[101][15].CLK
i_clk => fifo_b[101][16].CLK
i_clk => fifo_b[101][17].CLK
i_clk => fifo_b[101][18].CLK
i_clk => fifo_b[101][19].CLK
i_clk => fifo_b[101][20].CLK
i_clk => fifo_b[101][21].CLK
i_clk => fifo_b[101][22].CLK
i_clk => fifo_b[101][23].CLK
i_clk => fifo_b[101][24].CLK
i_clk => fifo_b[101][25].CLK
i_clk => fifo_b[101][26].CLK
i_clk => fifo_b[101][27].CLK
i_clk => fifo_b[101][28].CLK
i_clk => fifo_b[101][29].CLK
i_clk => fifo_b[101][30].CLK
i_clk => fifo_b[101][31].CLK
i_clk => fifo_b[100][0].CLK
i_clk => fifo_b[100][1].CLK
i_clk => fifo_b[100][2].CLK
i_clk => fifo_b[100][3].CLK
i_clk => fifo_b[100][4].CLK
i_clk => fifo_b[100][5].CLK
i_clk => fifo_b[100][6].CLK
i_clk => fifo_b[100][7].CLK
i_clk => fifo_b[100][8].CLK
i_clk => fifo_b[100][9].CLK
i_clk => fifo_b[100][10].CLK
i_clk => fifo_b[100][11].CLK
i_clk => fifo_b[100][12].CLK
i_clk => fifo_b[100][13].CLK
i_clk => fifo_b[100][14].CLK
i_clk => fifo_b[100][15].CLK
i_clk => fifo_b[100][16].CLK
i_clk => fifo_b[100][17].CLK
i_clk => fifo_b[100][18].CLK
i_clk => fifo_b[100][19].CLK
i_clk => fifo_b[100][20].CLK
i_clk => fifo_b[100][21].CLK
i_clk => fifo_b[100][22].CLK
i_clk => fifo_b[100][23].CLK
i_clk => fifo_b[100][24].CLK
i_clk => fifo_b[100][25].CLK
i_clk => fifo_b[100][26].CLK
i_clk => fifo_b[100][27].CLK
i_clk => fifo_b[100][28].CLK
i_clk => fifo_b[100][29].CLK
i_clk => fifo_b[100][30].CLK
i_clk => fifo_b[100][31].CLK
i_clk => fifo_b[99][0].CLK
i_clk => fifo_b[99][1].CLK
i_clk => fifo_b[99][2].CLK
i_clk => fifo_b[99][3].CLK
i_clk => fifo_b[99][4].CLK
i_clk => fifo_b[99][5].CLK
i_clk => fifo_b[99][6].CLK
i_clk => fifo_b[99][7].CLK
i_clk => fifo_b[99][8].CLK
i_clk => fifo_b[99][9].CLK
i_clk => fifo_b[99][10].CLK
i_clk => fifo_b[99][11].CLK
i_clk => fifo_b[99][12].CLK
i_clk => fifo_b[99][13].CLK
i_clk => fifo_b[99][14].CLK
i_clk => fifo_b[99][15].CLK
i_clk => fifo_b[99][16].CLK
i_clk => fifo_b[99][17].CLK
i_clk => fifo_b[99][18].CLK
i_clk => fifo_b[99][19].CLK
i_clk => fifo_b[99][20].CLK
i_clk => fifo_b[99][21].CLK
i_clk => fifo_b[99][22].CLK
i_clk => fifo_b[99][23].CLK
i_clk => fifo_b[99][24].CLK
i_clk => fifo_b[99][25].CLK
i_clk => fifo_b[99][26].CLK
i_clk => fifo_b[99][27].CLK
i_clk => fifo_b[99][28].CLK
i_clk => fifo_b[99][29].CLK
i_clk => fifo_b[99][30].CLK
i_clk => fifo_b[99][31].CLK
i_clk => fifo_b[98][0].CLK
i_clk => fifo_b[98][1].CLK
i_clk => fifo_b[98][2].CLK
i_clk => fifo_b[98][3].CLK
i_clk => fifo_b[98][4].CLK
i_clk => fifo_b[98][5].CLK
i_clk => fifo_b[98][6].CLK
i_clk => fifo_b[98][7].CLK
i_clk => fifo_b[98][8].CLK
i_clk => fifo_b[98][9].CLK
i_clk => fifo_b[98][10].CLK
i_clk => fifo_b[98][11].CLK
i_clk => fifo_b[98][12].CLK
i_clk => fifo_b[98][13].CLK
i_clk => fifo_b[98][14].CLK
i_clk => fifo_b[98][15].CLK
i_clk => fifo_b[98][16].CLK
i_clk => fifo_b[98][17].CLK
i_clk => fifo_b[98][18].CLK
i_clk => fifo_b[98][19].CLK
i_clk => fifo_b[98][20].CLK
i_clk => fifo_b[98][21].CLK
i_clk => fifo_b[98][22].CLK
i_clk => fifo_b[98][23].CLK
i_clk => fifo_b[98][24].CLK
i_clk => fifo_b[98][25].CLK
i_clk => fifo_b[98][26].CLK
i_clk => fifo_b[98][27].CLK
i_clk => fifo_b[98][28].CLK
i_clk => fifo_b[98][29].CLK
i_clk => fifo_b[98][30].CLK
i_clk => fifo_b[98][31].CLK
i_clk => fifo_b[97][0].CLK
i_clk => fifo_b[97][1].CLK
i_clk => fifo_b[97][2].CLK
i_clk => fifo_b[97][3].CLK
i_clk => fifo_b[97][4].CLK
i_clk => fifo_b[97][5].CLK
i_clk => fifo_b[97][6].CLK
i_clk => fifo_b[97][7].CLK
i_clk => fifo_b[97][8].CLK
i_clk => fifo_b[97][9].CLK
i_clk => fifo_b[97][10].CLK
i_clk => fifo_b[97][11].CLK
i_clk => fifo_b[97][12].CLK
i_clk => fifo_b[97][13].CLK
i_clk => fifo_b[97][14].CLK
i_clk => fifo_b[97][15].CLK
i_clk => fifo_b[97][16].CLK
i_clk => fifo_b[97][17].CLK
i_clk => fifo_b[97][18].CLK
i_clk => fifo_b[97][19].CLK
i_clk => fifo_b[97][20].CLK
i_clk => fifo_b[97][21].CLK
i_clk => fifo_b[97][22].CLK
i_clk => fifo_b[97][23].CLK
i_clk => fifo_b[97][24].CLK
i_clk => fifo_b[97][25].CLK
i_clk => fifo_b[97][26].CLK
i_clk => fifo_b[97][27].CLK
i_clk => fifo_b[97][28].CLK
i_clk => fifo_b[97][29].CLK
i_clk => fifo_b[97][30].CLK
i_clk => fifo_b[97][31].CLK
i_clk => fifo_b[96][0].CLK
i_clk => fifo_b[96][1].CLK
i_clk => fifo_b[96][2].CLK
i_clk => fifo_b[96][3].CLK
i_clk => fifo_b[96][4].CLK
i_clk => fifo_b[96][5].CLK
i_clk => fifo_b[96][6].CLK
i_clk => fifo_b[96][7].CLK
i_clk => fifo_b[96][8].CLK
i_clk => fifo_b[96][9].CLK
i_clk => fifo_b[96][10].CLK
i_clk => fifo_b[96][11].CLK
i_clk => fifo_b[96][12].CLK
i_clk => fifo_b[96][13].CLK
i_clk => fifo_b[96][14].CLK
i_clk => fifo_b[96][15].CLK
i_clk => fifo_b[96][16].CLK
i_clk => fifo_b[96][17].CLK
i_clk => fifo_b[96][18].CLK
i_clk => fifo_b[96][19].CLK
i_clk => fifo_b[96][20].CLK
i_clk => fifo_b[96][21].CLK
i_clk => fifo_b[96][22].CLK
i_clk => fifo_b[96][23].CLK
i_clk => fifo_b[96][24].CLK
i_clk => fifo_b[96][25].CLK
i_clk => fifo_b[96][26].CLK
i_clk => fifo_b[96][27].CLK
i_clk => fifo_b[96][28].CLK
i_clk => fifo_b[96][29].CLK
i_clk => fifo_b[96][30].CLK
i_clk => fifo_b[96][31].CLK
i_clk => fifo_b[95][0].CLK
i_clk => fifo_b[95][1].CLK
i_clk => fifo_b[95][2].CLK
i_clk => fifo_b[95][3].CLK
i_clk => fifo_b[95][4].CLK
i_clk => fifo_b[95][5].CLK
i_clk => fifo_b[95][6].CLK
i_clk => fifo_b[95][7].CLK
i_clk => fifo_b[95][8].CLK
i_clk => fifo_b[95][9].CLK
i_clk => fifo_b[95][10].CLK
i_clk => fifo_b[95][11].CLK
i_clk => fifo_b[95][12].CLK
i_clk => fifo_b[95][13].CLK
i_clk => fifo_b[95][14].CLK
i_clk => fifo_b[95][15].CLK
i_clk => fifo_b[95][16].CLK
i_clk => fifo_b[95][17].CLK
i_clk => fifo_b[95][18].CLK
i_clk => fifo_b[95][19].CLK
i_clk => fifo_b[95][20].CLK
i_clk => fifo_b[95][21].CLK
i_clk => fifo_b[95][22].CLK
i_clk => fifo_b[95][23].CLK
i_clk => fifo_b[95][24].CLK
i_clk => fifo_b[95][25].CLK
i_clk => fifo_b[95][26].CLK
i_clk => fifo_b[95][27].CLK
i_clk => fifo_b[95][28].CLK
i_clk => fifo_b[95][29].CLK
i_clk => fifo_b[95][30].CLK
i_clk => fifo_b[95][31].CLK
i_clk => fifo_b[94][0].CLK
i_clk => fifo_b[94][1].CLK
i_clk => fifo_b[94][2].CLK
i_clk => fifo_b[94][3].CLK
i_clk => fifo_b[94][4].CLK
i_clk => fifo_b[94][5].CLK
i_clk => fifo_b[94][6].CLK
i_clk => fifo_b[94][7].CLK
i_clk => fifo_b[94][8].CLK
i_clk => fifo_b[94][9].CLK
i_clk => fifo_b[94][10].CLK
i_clk => fifo_b[94][11].CLK
i_clk => fifo_b[94][12].CLK
i_clk => fifo_b[94][13].CLK
i_clk => fifo_b[94][14].CLK
i_clk => fifo_b[94][15].CLK
i_clk => fifo_b[94][16].CLK
i_clk => fifo_b[94][17].CLK
i_clk => fifo_b[94][18].CLK
i_clk => fifo_b[94][19].CLK
i_clk => fifo_b[94][20].CLK
i_clk => fifo_b[94][21].CLK
i_clk => fifo_b[94][22].CLK
i_clk => fifo_b[94][23].CLK
i_clk => fifo_b[94][24].CLK
i_clk => fifo_b[94][25].CLK
i_clk => fifo_b[94][26].CLK
i_clk => fifo_b[94][27].CLK
i_clk => fifo_b[94][28].CLK
i_clk => fifo_b[94][29].CLK
i_clk => fifo_b[94][30].CLK
i_clk => fifo_b[94][31].CLK
i_clk => fifo_b[93][0].CLK
i_clk => fifo_b[93][1].CLK
i_clk => fifo_b[93][2].CLK
i_clk => fifo_b[93][3].CLK
i_clk => fifo_b[93][4].CLK
i_clk => fifo_b[93][5].CLK
i_clk => fifo_b[93][6].CLK
i_clk => fifo_b[93][7].CLK
i_clk => fifo_b[93][8].CLK
i_clk => fifo_b[93][9].CLK
i_clk => fifo_b[93][10].CLK
i_clk => fifo_b[93][11].CLK
i_clk => fifo_b[93][12].CLK
i_clk => fifo_b[93][13].CLK
i_clk => fifo_b[93][14].CLK
i_clk => fifo_b[93][15].CLK
i_clk => fifo_b[93][16].CLK
i_clk => fifo_b[93][17].CLK
i_clk => fifo_b[93][18].CLK
i_clk => fifo_b[93][19].CLK
i_clk => fifo_b[93][20].CLK
i_clk => fifo_b[93][21].CLK
i_clk => fifo_b[93][22].CLK
i_clk => fifo_b[93][23].CLK
i_clk => fifo_b[93][24].CLK
i_clk => fifo_b[93][25].CLK
i_clk => fifo_b[93][26].CLK
i_clk => fifo_b[93][27].CLK
i_clk => fifo_b[93][28].CLK
i_clk => fifo_b[93][29].CLK
i_clk => fifo_b[93][30].CLK
i_clk => fifo_b[93][31].CLK
i_clk => fifo_b[92][0].CLK
i_clk => fifo_b[92][1].CLK
i_clk => fifo_b[92][2].CLK
i_clk => fifo_b[92][3].CLK
i_clk => fifo_b[92][4].CLK
i_clk => fifo_b[92][5].CLK
i_clk => fifo_b[92][6].CLK
i_clk => fifo_b[92][7].CLK
i_clk => fifo_b[92][8].CLK
i_clk => fifo_b[92][9].CLK
i_clk => fifo_b[92][10].CLK
i_clk => fifo_b[92][11].CLK
i_clk => fifo_b[92][12].CLK
i_clk => fifo_b[92][13].CLK
i_clk => fifo_b[92][14].CLK
i_clk => fifo_b[92][15].CLK
i_clk => fifo_b[92][16].CLK
i_clk => fifo_b[92][17].CLK
i_clk => fifo_b[92][18].CLK
i_clk => fifo_b[92][19].CLK
i_clk => fifo_b[92][20].CLK
i_clk => fifo_b[92][21].CLK
i_clk => fifo_b[92][22].CLK
i_clk => fifo_b[92][23].CLK
i_clk => fifo_b[92][24].CLK
i_clk => fifo_b[92][25].CLK
i_clk => fifo_b[92][26].CLK
i_clk => fifo_b[92][27].CLK
i_clk => fifo_b[92][28].CLK
i_clk => fifo_b[92][29].CLK
i_clk => fifo_b[92][30].CLK
i_clk => fifo_b[92][31].CLK
i_clk => fifo_b[91][0].CLK
i_clk => fifo_b[91][1].CLK
i_clk => fifo_b[91][2].CLK
i_clk => fifo_b[91][3].CLK
i_clk => fifo_b[91][4].CLK
i_clk => fifo_b[91][5].CLK
i_clk => fifo_b[91][6].CLK
i_clk => fifo_b[91][7].CLK
i_clk => fifo_b[91][8].CLK
i_clk => fifo_b[91][9].CLK
i_clk => fifo_b[91][10].CLK
i_clk => fifo_b[91][11].CLK
i_clk => fifo_b[91][12].CLK
i_clk => fifo_b[91][13].CLK
i_clk => fifo_b[91][14].CLK
i_clk => fifo_b[91][15].CLK
i_clk => fifo_b[91][16].CLK
i_clk => fifo_b[91][17].CLK
i_clk => fifo_b[91][18].CLK
i_clk => fifo_b[91][19].CLK
i_clk => fifo_b[91][20].CLK
i_clk => fifo_b[91][21].CLK
i_clk => fifo_b[91][22].CLK
i_clk => fifo_b[91][23].CLK
i_clk => fifo_b[91][24].CLK
i_clk => fifo_b[91][25].CLK
i_clk => fifo_b[91][26].CLK
i_clk => fifo_b[91][27].CLK
i_clk => fifo_b[91][28].CLK
i_clk => fifo_b[91][29].CLK
i_clk => fifo_b[91][30].CLK
i_clk => fifo_b[91][31].CLK
i_clk => fifo_b[90][0].CLK
i_clk => fifo_b[90][1].CLK
i_clk => fifo_b[90][2].CLK
i_clk => fifo_b[90][3].CLK
i_clk => fifo_b[90][4].CLK
i_clk => fifo_b[90][5].CLK
i_clk => fifo_b[90][6].CLK
i_clk => fifo_b[90][7].CLK
i_clk => fifo_b[90][8].CLK
i_clk => fifo_b[90][9].CLK
i_clk => fifo_b[90][10].CLK
i_clk => fifo_b[90][11].CLK
i_clk => fifo_b[90][12].CLK
i_clk => fifo_b[90][13].CLK
i_clk => fifo_b[90][14].CLK
i_clk => fifo_b[90][15].CLK
i_clk => fifo_b[90][16].CLK
i_clk => fifo_b[90][17].CLK
i_clk => fifo_b[90][18].CLK
i_clk => fifo_b[90][19].CLK
i_clk => fifo_b[90][20].CLK
i_clk => fifo_b[90][21].CLK
i_clk => fifo_b[90][22].CLK
i_clk => fifo_b[90][23].CLK
i_clk => fifo_b[90][24].CLK
i_clk => fifo_b[90][25].CLK
i_clk => fifo_b[90][26].CLK
i_clk => fifo_b[90][27].CLK
i_clk => fifo_b[90][28].CLK
i_clk => fifo_b[90][29].CLK
i_clk => fifo_b[90][30].CLK
i_clk => fifo_b[90][31].CLK
i_clk => fifo_b[89][0].CLK
i_clk => fifo_b[89][1].CLK
i_clk => fifo_b[89][2].CLK
i_clk => fifo_b[89][3].CLK
i_clk => fifo_b[89][4].CLK
i_clk => fifo_b[89][5].CLK
i_clk => fifo_b[89][6].CLK
i_clk => fifo_b[89][7].CLK
i_clk => fifo_b[89][8].CLK
i_clk => fifo_b[89][9].CLK
i_clk => fifo_b[89][10].CLK
i_clk => fifo_b[89][11].CLK
i_clk => fifo_b[89][12].CLK
i_clk => fifo_b[89][13].CLK
i_clk => fifo_b[89][14].CLK
i_clk => fifo_b[89][15].CLK
i_clk => fifo_b[89][16].CLK
i_clk => fifo_b[89][17].CLK
i_clk => fifo_b[89][18].CLK
i_clk => fifo_b[89][19].CLK
i_clk => fifo_b[89][20].CLK
i_clk => fifo_b[89][21].CLK
i_clk => fifo_b[89][22].CLK
i_clk => fifo_b[89][23].CLK
i_clk => fifo_b[89][24].CLK
i_clk => fifo_b[89][25].CLK
i_clk => fifo_b[89][26].CLK
i_clk => fifo_b[89][27].CLK
i_clk => fifo_b[89][28].CLK
i_clk => fifo_b[89][29].CLK
i_clk => fifo_b[89][30].CLK
i_clk => fifo_b[89][31].CLK
i_clk => fifo_b[88][0].CLK
i_clk => fifo_b[88][1].CLK
i_clk => fifo_b[88][2].CLK
i_clk => fifo_b[88][3].CLK
i_clk => fifo_b[88][4].CLK
i_clk => fifo_b[88][5].CLK
i_clk => fifo_b[88][6].CLK
i_clk => fifo_b[88][7].CLK
i_clk => fifo_b[88][8].CLK
i_clk => fifo_b[88][9].CLK
i_clk => fifo_b[88][10].CLK
i_clk => fifo_b[88][11].CLK
i_clk => fifo_b[88][12].CLK
i_clk => fifo_b[88][13].CLK
i_clk => fifo_b[88][14].CLK
i_clk => fifo_b[88][15].CLK
i_clk => fifo_b[88][16].CLK
i_clk => fifo_b[88][17].CLK
i_clk => fifo_b[88][18].CLK
i_clk => fifo_b[88][19].CLK
i_clk => fifo_b[88][20].CLK
i_clk => fifo_b[88][21].CLK
i_clk => fifo_b[88][22].CLK
i_clk => fifo_b[88][23].CLK
i_clk => fifo_b[88][24].CLK
i_clk => fifo_b[88][25].CLK
i_clk => fifo_b[88][26].CLK
i_clk => fifo_b[88][27].CLK
i_clk => fifo_b[88][28].CLK
i_clk => fifo_b[88][29].CLK
i_clk => fifo_b[88][30].CLK
i_clk => fifo_b[88][31].CLK
i_clk => fifo_b[87][0].CLK
i_clk => fifo_b[87][1].CLK
i_clk => fifo_b[87][2].CLK
i_clk => fifo_b[87][3].CLK
i_clk => fifo_b[87][4].CLK
i_clk => fifo_b[87][5].CLK
i_clk => fifo_b[87][6].CLK
i_clk => fifo_b[87][7].CLK
i_clk => fifo_b[87][8].CLK
i_clk => fifo_b[87][9].CLK
i_clk => fifo_b[87][10].CLK
i_clk => fifo_b[87][11].CLK
i_clk => fifo_b[87][12].CLK
i_clk => fifo_b[87][13].CLK
i_clk => fifo_b[87][14].CLK
i_clk => fifo_b[87][15].CLK
i_clk => fifo_b[87][16].CLK
i_clk => fifo_b[87][17].CLK
i_clk => fifo_b[87][18].CLK
i_clk => fifo_b[87][19].CLK
i_clk => fifo_b[87][20].CLK
i_clk => fifo_b[87][21].CLK
i_clk => fifo_b[87][22].CLK
i_clk => fifo_b[87][23].CLK
i_clk => fifo_b[87][24].CLK
i_clk => fifo_b[87][25].CLK
i_clk => fifo_b[87][26].CLK
i_clk => fifo_b[87][27].CLK
i_clk => fifo_b[87][28].CLK
i_clk => fifo_b[87][29].CLK
i_clk => fifo_b[87][30].CLK
i_clk => fifo_b[87][31].CLK
i_clk => fifo_b[86][0].CLK
i_clk => fifo_b[86][1].CLK
i_clk => fifo_b[86][2].CLK
i_clk => fifo_b[86][3].CLK
i_clk => fifo_b[86][4].CLK
i_clk => fifo_b[86][5].CLK
i_clk => fifo_b[86][6].CLK
i_clk => fifo_b[86][7].CLK
i_clk => fifo_b[86][8].CLK
i_clk => fifo_b[86][9].CLK
i_clk => fifo_b[86][10].CLK
i_clk => fifo_b[86][11].CLK
i_clk => fifo_b[86][12].CLK
i_clk => fifo_b[86][13].CLK
i_clk => fifo_b[86][14].CLK
i_clk => fifo_b[86][15].CLK
i_clk => fifo_b[86][16].CLK
i_clk => fifo_b[86][17].CLK
i_clk => fifo_b[86][18].CLK
i_clk => fifo_b[86][19].CLK
i_clk => fifo_b[86][20].CLK
i_clk => fifo_b[86][21].CLK
i_clk => fifo_b[86][22].CLK
i_clk => fifo_b[86][23].CLK
i_clk => fifo_b[86][24].CLK
i_clk => fifo_b[86][25].CLK
i_clk => fifo_b[86][26].CLK
i_clk => fifo_b[86][27].CLK
i_clk => fifo_b[86][28].CLK
i_clk => fifo_b[86][29].CLK
i_clk => fifo_b[86][30].CLK
i_clk => fifo_b[86][31].CLK
i_clk => fifo_b[85][0].CLK
i_clk => fifo_b[85][1].CLK
i_clk => fifo_b[85][2].CLK
i_clk => fifo_b[85][3].CLK
i_clk => fifo_b[85][4].CLK
i_clk => fifo_b[85][5].CLK
i_clk => fifo_b[85][6].CLK
i_clk => fifo_b[85][7].CLK
i_clk => fifo_b[85][8].CLK
i_clk => fifo_b[85][9].CLK
i_clk => fifo_b[85][10].CLK
i_clk => fifo_b[85][11].CLK
i_clk => fifo_b[85][12].CLK
i_clk => fifo_b[85][13].CLK
i_clk => fifo_b[85][14].CLK
i_clk => fifo_b[85][15].CLK
i_clk => fifo_b[85][16].CLK
i_clk => fifo_b[85][17].CLK
i_clk => fifo_b[85][18].CLK
i_clk => fifo_b[85][19].CLK
i_clk => fifo_b[85][20].CLK
i_clk => fifo_b[85][21].CLK
i_clk => fifo_b[85][22].CLK
i_clk => fifo_b[85][23].CLK
i_clk => fifo_b[85][24].CLK
i_clk => fifo_b[85][25].CLK
i_clk => fifo_b[85][26].CLK
i_clk => fifo_b[85][27].CLK
i_clk => fifo_b[85][28].CLK
i_clk => fifo_b[85][29].CLK
i_clk => fifo_b[85][30].CLK
i_clk => fifo_b[85][31].CLK
i_clk => fifo_b[84][0].CLK
i_clk => fifo_b[84][1].CLK
i_clk => fifo_b[84][2].CLK
i_clk => fifo_b[84][3].CLK
i_clk => fifo_b[84][4].CLK
i_clk => fifo_b[84][5].CLK
i_clk => fifo_b[84][6].CLK
i_clk => fifo_b[84][7].CLK
i_clk => fifo_b[84][8].CLK
i_clk => fifo_b[84][9].CLK
i_clk => fifo_b[84][10].CLK
i_clk => fifo_b[84][11].CLK
i_clk => fifo_b[84][12].CLK
i_clk => fifo_b[84][13].CLK
i_clk => fifo_b[84][14].CLK
i_clk => fifo_b[84][15].CLK
i_clk => fifo_b[84][16].CLK
i_clk => fifo_b[84][17].CLK
i_clk => fifo_b[84][18].CLK
i_clk => fifo_b[84][19].CLK
i_clk => fifo_b[84][20].CLK
i_clk => fifo_b[84][21].CLK
i_clk => fifo_b[84][22].CLK
i_clk => fifo_b[84][23].CLK
i_clk => fifo_b[84][24].CLK
i_clk => fifo_b[84][25].CLK
i_clk => fifo_b[84][26].CLK
i_clk => fifo_b[84][27].CLK
i_clk => fifo_b[84][28].CLK
i_clk => fifo_b[84][29].CLK
i_clk => fifo_b[84][30].CLK
i_clk => fifo_b[84][31].CLK
i_clk => fifo_b[83][0].CLK
i_clk => fifo_b[83][1].CLK
i_clk => fifo_b[83][2].CLK
i_clk => fifo_b[83][3].CLK
i_clk => fifo_b[83][4].CLK
i_clk => fifo_b[83][5].CLK
i_clk => fifo_b[83][6].CLK
i_clk => fifo_b[83][7].CLK
i_clk => fifo_b[83][8].CLK
i_clk => fifo_b[83][9].CLK
i_clk => fifo_b[83][10].CLK
i_clk => fifo_b[83][11].CLK
i_clk => fifo_b[83][12].CLK
i_clk => fifo_b[83][13].CLK
i_clk => fifo_b[83][14].CLK
i_clk => fifo_b[83][15].CLK
i_clk => fifo_b[83][16].CLK
i_clk => fifo_b[83][17].CLK
i_clk => fifo_b[83][18].CLK
i_clk => fifo_b[83][19].CLK
i_clk => fifo_b[83][20].CLK
i_clk => fifo_b[83][21].CLK
i_clk => fifo_b[83][22].CLK
i_clk => fifo_b[83][23].CLK
i_clk => fifo_b[83][24].CLK
i_clk => fifo_b[83][25].CLK
i_clk => fifo_b[83][26].CLK
i_clk => fifo_b[83][27].CLK
i_clk => fifo_b[83][28].CLK
i_clk => fifo_b[83][29].CLK
i_clk => fifo_b[83][30].CLK
i_clk => fifo_b[83][31].CLK
i_clk => fifo_b[82][0].CLK
i_clk => fifo_b[82][1].CLK
i_clk => fifo_b[82][2].CLK
i_clk => fifo_b[82][3].CLK
i_clk => fifo_b[82][4].CLK
i_clk => fifo_b[82][5].CLK
i_clk => fifo_b[82][6].CLK
i_clk => fifo_b[82][7].CLK
i_clk => fifo_b[82][8].CLK
i_clk => fifo_b[82][9].CLK
i_clk => fifo_b[82][10].CLK
i_clk => fifo_b[82][11].CLK
i_clk => fifo_b[82][12].CLK
i_clk => fifo_b[82][13].CLK
i_clk => fifo_b[82][14].CLK
i_clk => fifo_b[82][15].CLK
i_clk => fifo_b[82][16].CLK
i_clk => fifo_b[82][17].CLK
i_clk => fifo_b[82][18].CLK
i_clk => fifo_b[82][19].CLK
i_clk => fifo_b[82][20].CLK
i_clk => fifo_b[82][21].CLK
i_clk => fifo_b[82][22].CLK
i_clk => fifo_b[82][23].CLK
i_clk => fifo_b[82][24].CLK
i_clk => fifo_b[82][25].CLK
i_clk => fifo_b[82][26].CLK
i_clk => fifo_b[82][27].CLK
i_clk => fifo_b[82][28].CLK
i_clk => fifo_b[82][29].CLK
i_clk => fifo_b[82][30].CLK
i_clk => fifo_b[82][31].CLK
i_clk => fifo_b[81][0].CLK
i_clk => fifo_b[81][1].CLK
i_clk => fifo_b[81][2].CLK
i_clk => fifo_b[81][3].CLK
i_clk => fifo_b[81][4].CLK
i_clk => fifo_b[81][5].CLK
i_clk => fifo_b[81][6].CLK
i_clk => fifo_b[81][7].CLK
i_clk => fifo_b[81][8].CLK
i_clk => fifo_b[81][9].CLK
i_clk => fifo_b[81][10].CLK
i_clk => fifo_b[81][11].CLK
i_clk => fifo_b[81][12].CLK
i_clk => fifo_b[81][13].CLK
i_clk => fifo_b[81][14].CLK
i_clk => fifo_b[81][15].CLK
i_clk => fifo_b[81][16].CLK
i_clk => fifo_b[81][17].CLK
i_clk => fifo_b[81][18].CLK
i_clk => fifo_b[81][19].CLK
i_clk => fifo_b[81][20].CLK
i_clk => fifo_b[81][21].CLK
i_clk => fifo_b[81][22].CLK
i_clk => fifo_b[81][23].CLK
i_clk => fifo_b[81][24].CLK
i_clk => fifo_b[81][25].CLK
i_clk => fifo_b[81][26].CLK
i_clk => fifo_b[81][27].CLK
i_clk => fifo_b[81][28].CLK
i_clk => fifo_b[81][29].CLK
i_clk => fifo_b[81][30].CLK
i_clk => fifo_b[81][31].CLK
i_clk => fifo_b[80][0].CLK
i_clk => fifo_b[80][1].CLK
i_clk => fifo_b[80][2].CLK
i_clk => fifo_b[80][3].CLK
i_clk => fifo_b[80][4].CLK
i_clk => fifo_b[80][5].CLK
i_clk => fifo_b[80][6].CLK
i_clk => fifo_b[80][7].CLK
i_clk => fifo_b[80][8].CLK
i_clk => fifo_b[80][9].CLK
i_clk => fifo_b[80][10].CLK
i_clk => fifo_b[80][11].CLK
i_clk => fifo_b[80][12].CLK
i_clk => fifo_b[80][13].CLK
i_clk => fifo_b[80][14].CLK
i_clk => fifo_b[80][15].CLK
i_clk => fifo_b[80][16].CLK
i_clk => fifo_b[80][17].CLK
i_clk => fifo_b[80][18].CLK
i_clk => fifo_b[80][19].CLK
i_clk => fifo_b[80][20].CLK
i_clk => fifo_b[80][21].CLK
i_clk => fifo_b[80][22].CLK
i_clk => fifo_b[80][23].CLK
i_clk => fifo_b[80][24].CLK
i_clk => fifo_b[80][25].CLK
i_clk => fifo_b[80][26].CLK
i_clk => fifo_b[80][27].CLK
i_clk => fifo_b[80][28].CLK
i_clk => fifo_b[80][29].CLK
i_clk => fifo_b[80][30].CLK
i_clk => fifo_b[80][31].CLK
i_clk => fifo_b[79][0].CLK
i_clk => fifo_b[79][1].CLK
i_clk => fifo_b[79][2].CLK
i_clk => fifo_b[79][3].CLK
i_clk => fifo_b[79][4].CLK
i_clk => fifo_b[79][5].CLK
i_clk => fifo_b[79][6].CLK
i_clk => fifo_b[79][7].CLK
i_clk => fifo_b[79][8].CLK
i_clk => fifo_b[79][9].CLK
i_clk => fifo_b[79][10].CLK
i_clk => fifo_b[79][11].CLK
i_clk => fifo_b[79][12].CLK
i_clk => fifo_b[79][13].CLK
i_clk => fifo_b[79][14].CLK
i_clk => fifo_b[79][15].CLK
i_clk => fifo_b[79][16].CLK
i_clk => fifo_b[79][17].CLK
i_clk => fifo_b[79][18].CLK
i_clk => fifo_b[79][19].CLK
i_clk => fifo_b[79][20].CLK
i_clk => fifo_b[79][21].CLK
i_clk => fifo_b[79][22].CLK
i_clk => fifo_b[79][23].CLK
i_clk => fifo_b[79][24].CLK
i_clk => fifo_b[79][25].CLK
i_clk => fifo_b[79][26].CLK
i_clk => fifo_b[79][27].CLK
i_clk => fifo_b[79][28].CLK
i_clk => fifo_b[79][29].CLK
i_clk => fifo_b[79][30].CLK
i_clk => fifo_b[79][31].CLK
i_clk => fifo_b[78][0].CLK
i_clk => fifo_b[78][1].CLK
i_clk => fifo_b[78][2].CLK
i_clk => fifo_b[78][3].CLK
i_clk => fifo_b[78][4].CLK
i_clk => fifo_b[78][5].CLK
i_clk => fifo_b[78][6].CLK
i_clk => fifo_b[78][7].CLK
i_clk => fifo_b[78][8].CLK
i_clk => fifo_b[78][9].CLK
i_clk => fifo_b[78][10].CLK
i_clk => fifo_b[78][11].CLK
i_clk => fifo_b[78][12].CLK
i_clk => fifo_b[78][13].CLK
i_clk => fifo_b[78][14].CLK
i_clk => fifo_b[78][15].CLK
i_clk => fifo_b[78][16].CLK
i_clk => fifo_b[78][17].CLK
i_clk => fifo_b[78][18].CLK
i_clk => fifo_b[78][19].CLK
i_clk => fifo_b[78][20].CLK
i_clk => fifo_b[78][21].CLK
i_clk => fifo_b[78][22].CLK
i_clk => fifo_b[78][23].CLK
i_clk => fifo_b[78][24].CLK
i_clk => fifo_b[78][25].CLK
i_clk => fifo_b[78][26].CLK
i_clk => fifo_b[78][27].CLK
i_clk => fifo_b[78][28].CLK
i_clk => fifo_b[78][29].CLK
i_clk => fifo_b[78][30].CLK
i_clk => fifo_b[78][31].CLK
i_clk => fifo_b[77][0].CLK
i_clk => fifo_b[77][1].CLK
i_clk => fifo_b[77][2].CLK
i_clk => fifo_b[77][3].CLK
i_clk => fifo_b[77][4].CLK
i_clk => fifo_b[77][5].CLK
i_clk => fifo_b[77][6].CLK
i_clk => fifo_b[77][7].CLK
i_clk => fifo_b[77][8].CLK
i_clk => fifo_b[77][9].CLK
i_clk => fifo_b[77][10].CLK
i_clk => fifo_b[77][11].CLK
i_clk => fifo_b[77][12].CLK
i_clk => fifo_b[77][13].CLK
i_clk => fifo_b[77][14].CLK
i_clk => fifo_b[77][15].CLK
i_clk => fifo_b[77][16].CLK
i_clk => fifo_b[77][17].CLK
i_clk => fifo_b[77][18].CLK
i_clk => fifo_b[77][19].CLK
i_clk => fifo_b[77][20].CLK
i_clk => fifo_b[77][21].CLK
i_clk => fifo_b[77][22].CLK
i_clk => fifo_b[77][23].CLK
i_clk => fifo_b[77][24].CLK
i_clk => fifo_b[77][25].CLK
i_clk => fifo_b[77][26].CLK
i_clk => fifo_b[77][27].CLK
i_clk => fifo_b[77][28].CLK
i_clk => fifo_b[77][29].CLK
i_clk => fifo_b[77][30].CLK
i_clk => fifo_b[77][31].CLK
i_clk => fifo_b[76][0].CLK
i_clk => fifo_b[76][1].CLK
i_clk => fifo_b[76][2].CLK
i_clk => fifo_b[76][3].CLK
i_clk => fifo_b[76][4].CLK
i_clk => fifo_b[76][5].CLK
i_clk => fifo_b[76][6].CLK
i_clk => fifo_b[76][7].CLK
i_clk => fifo_b[76][8].CLK
i_clk => fifo_b[76][9].CLK
i_clk => fifo_b[76][10].CLK
i_clk => fifo_b[76][11].CLK
i_clk => fifo_b[76][12].CLK
i_clk => fifo_b[76][13].CLK
i_clk => fifo_b[76][14].CLK
i_clk => fifo_b[76][15].CLK
i_clk => fifo_b[76][16].CLK
i_clk => fifo_b[76][17].CLK
i_clk => fifo_b[76][18].CLK
i_clk => fifo_b[76][19].CLK
i_clk => fifo_b[76][20].CLK
i_clk => fifo_b[76][21].CLK
i_clk => fifo_b[76][22].CLK
i_clk => fifo_b[76][23].CLK
i_clk => fifo_b[76][24].CLK
i_clk => fifo_b[76][25].CLK
i_clk => fifo_b[76][26].CLK
i_clk => fifo_b[76][27].CLK
i_clk => fifo_b[76][28].CLK
i_clk => fifo_b[76][29].CLK
i_clk => fifo_b[76][30].CLK
i_clk => fifo_b[76][31].CLK
i_clk => fifo_b[75][0].CLK
i_clk => fifo_b[75][1].CLK
i_clk => fifo_b[75][2].CLK
i_clk => fifo_b[75][3].CLK
i_clk => fifo_b[75][4].CLK
i_clk => fifo_b[75][5].CLK
i_clk => fifo_b[75][6].CLK
i_clk => fifo_b[75][7].CLK
i_clk => fifo_b[75][8].CLK
i_clk => fifo_b[75][9].CLK
i_clk => fifo_b[75][10].CLK
i_clk => fifo_b[75][11].CLK
i_clk => fifo_b[75][12].CLK
i_clk => fifo_b[75][13].CLK
i_clk => fifo_b[75][14].CLK
i_clk => fifo_b[75][15].CLK
i_clk => fifo_b[75][16].CLK
i_clk => fifo_b[75][17].CLK
i_clk => fifo_b[75][18].CLK
i_clk => fifo_b[75][19].CLK
i_clk => fifo_b[75][20].CLK
i_clk => fifo_b[75][21].CLK
i_clk => fifo_b[75][22].CLK
i_clk => fifo_b[75][23].CLK
i_clk => fifo_b[75][24].CLK
i_clk => fifo_b[75][25].CLK
i_clk => fifo_b[75][26].CLK
i_clk => fifo_b[75][27].CLK
i_clk => fifo_b[75][28].CLK
i_clk => fifo_b[75][29].CLK
i_clk => fifo_b[75][30].CLK
i_clk => fifo_b[75][31].CLK
i_clk => fifo_b[74][0].CLK
i_clk => fifo_b[74][1].CLK
i_clk => fifo_b[74][2].CLK
i_clk => fifo_b[74][3].CLK
i_clk => fifo_b[74][4].CLK
i_clk => fifo_b[74][5].CLK
i_clk => fifo_b[74][6].CLK
i_clk => fifo_b[74][7].CLK
i_clk => fifo_b[74][8].CLK
i_clk => fifo_b[74][9].CLK
i_clk => fifo_b[74][10].CLK
i_clk => fifo_b[74][11].CLK
i_clk => fifo_b[74][12].CLK
i_clk => fifo_b[74][13].CLK
i_clk => fifo_b[74][14].CLK
i_clk => fifo_b[74][15].CLK
i_clk => fifo_b[74][16].CLK
i_clk => fifo_b[74][17].CLK
i_clk => fifo_b[74][18].CLK
i_clk => fifo_b[74][19].CLK
i_clk => fifo_b[74][20].CLK
i_clk => fifo_b[74][21].CLK
i_clk => fifo_b[74][22].CLK
i_clk => fifo_b[74][23].CLK
i_clk => fifo_b[74][24].CLK
i_clk => fifo_b[74][25].CLK
i_clk => fifo_b[74][26].CLK
i_clk => fifo_b[74][27].CLK
i_clk => fifo_b[74][28].CLK
i_clk => fifo_b[74][29].CLK
i_clk => fifo_b[74][30].CLK
i_clk => fifo_b[74][31].CLK
i_clk => fifo_b[73][0].CLK
i_clk => fifo_b[73][1].CLK
i_clk => fifo_b[73][2].CLK
i_clk => fifo_b[73][3].CLK
i_clk => fifo_b[73][4].CLK
i_clk => fifo_b[73][5].CLK
i_clk => fifo_b[73][6].CLK
i_clk => fifo_b[73][7].CLK
i_clk => fifo_b[73][8].CLK
i_clk => fifo_b[73][9].CLK
i_clk => fifo_b[73][10].CLK
i_clk => fifo_b[73][11].CLK
i_clk => fifo_b[73][12].CLK
i_clk => fifo_b[73][13].CLK
i_clk => fifo_b[73][14].CLK
i_clk => fifo_b[73][15].CLK
i_clk => fifo_b[73][16].CLK
i_clk => fifo_b[73][17].CLK
i_clk => fifo_b[73][18].CLK
i_clk => fifo_b[73][19].CLK
i_clk => fifo_b[73][20].CLK
i_clk => fifo_b[73][21].CLK
i_clk => fifo_b[73][22].CLK
i_clk => fifo_b[73][23].CLK
i_clk => fifo_b[73][24].CLK
i_clk => fifo_b[73][25].CLK
i_clk => fifo_b[73][26].CLK
i_clk => fifo_b[73][27].CLK
i_clk => fifo_b[73][28].CLK
i_clk => fifo_b[73][29].CLK
i_clk => fifo_b[73][30].CLK
i_clk => fifo_b[73][31].CLK
i_clk => fifo_b[72][0].CLK
i_clk => fifo_b[72][1].CLK
i_clk => fifo_b[72][2].CLK
i_clk => fifo_b[72][3].CLK
i_clk => fifo_b[72][4].CLK
i_clk => fifo_b[72][5].CLK
i_clk => fifo_b[72][6].CLK
i_clk => fifo_b[72][7].CLK
i_clk => fifo_b[72][8].CLK
i_clk => fifo_b[72][9].CLK
i_clk => fifo_b[72][10].CLK
i_clk => fifo_b[72][11].CLK
i_clk => fifo_b[72][12].CLK
i_clk => fifo_b[72][13].CLK
i_clk => fifo_b[72][14].CLK
i_clk => fifo_b[72][15].CLK
i_clk => fifo_b[72][16].CLK
i_clk => fifo_b[72][17].CLK
i_clk => fifo_b[72][18].CLK
i_clk => fifo_b[72][19].CLK
i_clk => fifo_b[72][20].CLK
i_clk => fifo_b[72][21].CLK
i_clk => fifo_b[72][22].CLK
i_clk => fifo_b[72][23].CLK
i_clk => fifo_b[72][24].CLK
i_clk => fifo_b[72][25].CLK
i_clk => fifo_b[72][26].CLK
i_clk => fifo_b[72][27].CLK
i_clk => fifo_b[72][28].CLK
i_clk => fifo_b[72][29].CLK
i_clk => fifo_b[72][30].CLK
i_clk => fifo_b[72][31].CLK
i_clk => fifo_b[71][0].CLK
i_clk => fifo_b[71][1].CLK
i_clk => fifo_b[71][2].CLK
i_clk => fifo_b[71][3].CLK
i_clk => fifo_b[71][4].CLK
i_clk => fifo_b[71][5].CLK
i_clk => fifo_b[71][6].CLK
i_clk => fifo_b[71][7].CLK
i_clk => fifo_b[71][8].CLK
i_clk => fifo_b[71][9].CLK
i_clk => fifo_b[71][10].CLK
i_clk => fifo_b[71][11].CLK
i_clk => fifo_b[71][12].CLK
i_clk => fifo_b[71][13].CLK
i_clk => fifo_b[71][14].CLK
i_clk => fifo_b[71][15].CLK
i_clk => fifo_b[71][16].CLK
i_clk => fifo_b[71][17].CLK
i_clk => fifo_b[71][18].CLK
i_clk => fifo_b[71][19].CLK
i_clk => fifo_b[71][20].CLK
i_clk => fifo_b[71][21].CLK
i_clk => fifo_b[71][22].CLK
i_clk => fifo_b[71][23].CLK
i_clk => fifo_b[71][24].CLK
i_clk => fifo_b[71][25].CLK
i_clk => fifo_b[71][26].CLK
i_clk => fifo_b[71][27].CLK
i_clk => fifo_b[71][28].CLK
i_clk => fifo_b[71][29].CLK
i_clk => fifo_b[71][30].CLK
i_clk => fifo_b[71][31].CLK
i_clk => fifo_b[70][0].CLK
i_clk => fifo_b[70][1].CLK
i_clk => fifo_b[70][2].CLK
i_clk => fifo_b[70][3].CLK
i_clk => fifo_b[70][4].CLK
i_clk => fifo_b[70][5].CLK
i_clk => fifo_b[70][6].CLK
i_clk => fifo_b[70][7].CLK
i_clk => fifo_b[70][8].CLK
i_clk => fifo_b[70][9].CLK
i_clk => fifo_b[70][10].CLK
i_clk => fifo_b[70][11].CLK
i_clk => fifo_b[70][12].CLK
i_clk => fifo_b[70][13].CLK
i_clk => fifo_b[70][14].CLK
i_clk => fifo_b[70][15].CLK
i_clk => fifo_b[70][16].CLK
i_clk => fifo_b[70][17].CLK
i_clk => fifo_b[70][18].CLK
i_clk => fifo_b[70][19].CLK
i_clk => fifo_b[70][20].CLK
i_clk => fifo_b[70][21].CLK
i_clk => fifo_b[70][22].CLK
i_clk => fifo_b[70][23].CLK
i_clk => fifo_b[70][24].CLK
i_clk => fifo_b[70][25].CLK
i_clk => fifo_b[70][26].CLK
i_clk => fifo_b[70][27].CLK
i_clk => fifo_b[70][28].CLK
i_clk => fifo_b[70][29].CLK
i_clk => fifo_b[70][30].CLK
i_clk => fifo_b[70][31].CLK
i_clk => fifo_b[69][0].CLK
i_clk => fifo_b[69][1].CLK
i_clk => fifo_b[69][2].CLK
i_clk => fifo_b[69][3].CLK
i_clk => fifo_b[69][4].CLK
i_clk => fifo_b[69][5].CLK
i_clk => fifo_b[69][6].CLK
i_clk => fifo_b[69][7].CLK
i_clk => fifo_b[69][8].CLK
i_clk => fifo_b[69][9].CLK
i_clk => fifo_b[69][10].CLK
i_clk => fifo_b[69][11].CLK
i_clk => fifo_b[69][12].CLK
i_clk => fifo_b[69][13].CLK
i_clk => fifo_b[69][14].CLK
i_clk => fifo_b[69][15].CLK
i_clk => fifo_b[69][16].CLK
i_clk => fifo_b[69][17].CLK
i_clk => fifo_b[69][18].CLK
i_clk => fifo_b[69][19].CLK
i_clk => fifo_b[69][20].CLK
i_clk => fifo_b[69][21].CLK
i_clk => fifo_b[69][22].CLK
i_clk => fifo_b[69][23].CLK
i_clk => fifo_b[69][24].CLK
i_clk => fifo_b[69][25].CLK
i_clk => fifo_b[69][26].CLK
i_clk => fifo_b[69][27].CLK
i_clk => fifo_b[69][28].CLK
i_clk => fifo_b[69][29].CLK
i_clk => fifo_b[69][30].CLK
i_clk => fifo_b[69][31].CLK
i_clk => fifo_b[68][0].CLK
i_clk => fifo_b[68][1].CLK
i_clk => fifo_b[68][2].CLK
i_clk => fifo_b[68][3].CLK
i_clk => fifo_b[68][4].CLK
i_clk => fifo_b[68][5].CLK
i_clk => fifo_b[68][6].CLK
i_clk => fifo_b[68][7].CLK
i_clk => fifo_b[68][8].CLK
i_clk => fifo_b[68][9].CLK
i_clk => fifo_b[68][10].CLK
i_clk => fifo_b[68][11].CLK
i_clk => fifo_b[68][12].CLK
i_clk => fifo_b[68][13].CLK
i_clk => fifo_b[68][14].CLK
i_clk => fifo_b[68][15].CLK
i_clk => fifo_b[68][16].CLK
i_clk => fifo_b[68][17].CLK
i_clk => fifo_b[68][18].CLK
i_clk => fifo_b[68][19].CLK
i_clk => fifo_b[68][20].CLK
i_clk => fifo_b[68][21].CLK
i_clk => fifo_b[68][22].CLK
i_clk => fifo_b[68][23].CLK
i_clk => fifo_b[68][24].CLK
i_clk => fifo_b[68][25].CLK
i_clk => fifo_b[68][26].CLK
i_clk => fifo_b[68][27].CLK
i_clk => fifo_b[68][28].CLK
i_clk => fifo_b[68][29].CLK
i_clk => fifo_b[68][30].CLK
i_clk => fifo_b[68][31].CLK
i_clk => fifo_b[67][0].CLK
i_clk => fifo_b[67][1].CLK
i_clk => fifo_b[67][2].CLK
i_clk => fifo_b[67][3].CLK
i_clk => fifo_b[67][4].CLK
i_clk => fifo_b[67][5].CLK
i_clk => fifo_b[67][6].CLK
i_clk => fifo_b[67][7].CLK
i_clk => fifo_b[67][8].CLK
i_clk => fifo_b[67][9].CLK
i_clk => fifo_b[67][10].CLK
i_clk => fifo_b[67][11].CLK
i_clk => fifo_b[67][12].CLK
i_clk => fifo_b[67][13].CLK
i_clk => fifo_b[67][14].CLK
i_clk => fifo_b[67][15].CLK
i_clk => fifo_b[67][16].CLK
i_clk => fifo_b[67][17].CLK
i_clk => fifo_b[67][18].CLK
i_clk => fifo_b[67][19].CLK
i_clk => fifo_b[67][20].CLK
i_clk => fifo_b[67][21].CLK
i_clk => fifo_b[67][22].CLK
i_clk => fifo_b[67][23].CLK
i_clk => fifo_b[67][24].CLK
i_clk => fifo_b[67][25].CLK
i_clk => fifo_b[67][26].CLK
i_clk => fifo_b[67][27].CLK
i_clk => fifo_b[67][28].CLK
i_clk => fifo_b[67][29].CLK
i_clk => fifo_b[67][30].CLK
i_clk => fifo_b[67][31].CLK
i_clk => fifo_b[66][0].CLK
i_clk => fifo_b[66][1].CLK
i_clk => fifo_b[66][2].CLK
i_clk => fifo_b[66][3].CLK
i_clk => fifo_b[66][4].CLK
i_clk => fifo_b[66][5].CLK
i_clk => fifo_b[66][6].CLK
i_clk => fifo_b[66][7].CLK
i_clk => fifo_b[66][8].CLK
i_clk => fifo_b[66][9].CLK
i_clk => fifo_b[66][10].CLK
i_clk => fifo_b[66][11].CLK
i_clk => fifo_b[66][12].CLK
i_clk => fifo_b[66][13].CLK
i_clk => fifo_b[66][14].CLK
i_clk => fifo_b[66][15].CLK
i_clk => fifo_b[66][16].CLK
i_clk => fifo_b[66][17].CLK
i_clk => fifo_b[66][18].CLK
i_clk => fifo_b[66][19].CLK
i_clk => fifo_b[66][20].CLK
i_clk => fifo_b[66][21].CLK
i_clk => fifo_b[66][22].CLK
i_clk => fifo_b[66][23].CLK
i_clk => fifo_b[66][24].CLK
i_clk => fifo_b[66][25].CLK
i_clk => fifo_b[66][26].CLK
i_clk => fifo_b[66][27].CLK
i_clk => fifo_b[66][28].CLK
i_clk => fifo_b[66][29].CLK
i_clk => fifo_b[66][30].CLK
i_clk => fifo_b[66][31].CLK
i_clk => fifo_b[65][0].CLK
i_clk => fifo_b[65][1].CLK
i_clk => fifo_b[65][2].CLK
i_clk => fifo_b[65][3].CLK
i_clk => fifo_b[65][4].CLK
i_clk => fifo_b[65][5].CLK
i_clk => fifo_b[65][6].CLK
i_clk => fifo_b[65][7].CLK
i_clk => fifo_b[65][8].CLK
i_clk => fifo_b[65][9].CLK
i_clk => fifo_b[65][10].CLK
i_clk => fifo_b[65][11].CLK
i_clk => fifo_b[65][12].CLK
i_clk => fifo_b[65][13].CLK
i_clk => fifo_b[65][14].CLK
i_clk => fifo_b[65][15].CLK
i_clk => fifo_b[65][16].CLK
i_clk => fifo_b[65][17].CLK
i_clk => fifo_b[65][18].CLK
i_clk => fifo_b[65][19].CLK
i_clk => fifo_b[65][20].CLK
i_clk => fifo_b[65][21].CLK
i_clk => fifo_b[65][22].CLK
i_clk => fifo_b[65][23].CLK
i_clk => fifo_b[65][24].CLK
i_clk => fifo_b[65][25].CLK
i_clk => fifo_b[65][26].CLK
i_clk => fifo_b[65][27].CLK
i_clk => fifo_b[65][28].CLK
i_clk => fifo_b[65][29].CLK
i_clk => fifo_b[65][30].CLK
i_clk => fifo_b[65][31].CLK
i_clk => fifo_b[64][0].CLK
i_clk => fifo_b[64][1].CLK
i_clk => fifo_b[64][2].CLK
i_clk => fifo_b[64][3].CLK
i_clk => fifo_b[64][4].CLK
i_clk => fifo_b[64][5].CLK
i_clk => fifo_b[64][6].CLK
i_clk => fifo_b[64][7].CLK
i_clk => fifo_b[64][8].CLK
i_clk => fifo_b[64][9].CLK
i_clk => fifo_b[64][10].CLK
i_clk => fifo_b[64][11].CLK
i_clk => fifo_b[64][12].CLK
i_clk => fifo_b[64][13].CLK
i_clk => fifo_b[64][14].CLK
i_clk => fifo_b[64][15].CLK
i_clk => fifo_b[64][16].CLK
i_clk => fifo_b[64][17].CLK
i_clk => fifo_b[64][18].CLK
i_clk => fifo_b[64][19].CLK
i_clk => fifo_b[64][20].CLK
i_clk => fifo_b[64][21].CLK
i_clk => fifo_b[64][22].CLK
i_clk => fifo_b[64][23].CLK
i_clk => fifo_b[64][24].CLK
i_clk => fifo_b[64][25].CLK
i_clk => fifo_b[64][26].CLK
i_clk => fifo_b[64][27].CLK
i_clk => fifo_b[64][28].CLK
i_clk => fifo_b[64][29].CLK
i_clk => fifo_b[64][30].CLK
i_clk => fifo_b[64][31].CLK
i_clk => fifo_b[63][0].CLK
i_clk => fifo_b[63][1].CLK
i_clk => fifo_b[63][2].CLK
i_clk => fifo_b[63][3].CLK
i_clk => fifo_b[63][4].CLK
i_clk => fifo_b[63][5].CLK
i_clk => fifo_b[63][6].CLK
i_clk => fifo_b[63][7].CLK
i_clk => fifo_b[63][8].CLK
i_clk => fifo_b[63][9].CLK
i_clk => fifo_b[63][10].CLK
i_clk => fifo_b[63][11].CLK
i_clk => fifo_b[63][12].CLK
i_clk => fifo_b[63][13].CLK
i_clk => fifo_b[63][14].CLK
i_clk => fifo_b[63][15].CLK
i_clk => fifo_b[63][16].CLK
i_clk => fifo_b[63][17].CLK
i_clk => fifo_b[63][18].CLK
i_clk => fifo_b[63][19].CLK
i_clk => fifo_b[63][20].CLK
i_clk => fifo_b[63][21].CLK
i_clk => fifo_b[63][22].CLK
i_clk => fifo_b[63][23].CLK
i_clk => fifo_b[63][24].CLK
i_clk => fifo_b[63][25].CLK
i_clk => fifo_b[63][26].CLK
i_clk => fifo_b[63][27].CLK
i_clk => fifo_b[63][28].CLK
i_clk => fifo_b[63][29].CLK
i_clk => fifo_b[63][30].CLK
i_clk => fifo_b[63][31].CLK
i_clk => fifo_b[62][0].CLK
i_clk => fifo_b[62][1].CLK
i_clk => fifo_b[62][2].CLK
i_clk => fifo_b[62][3].CLK
i_clk => fifo_b[62][4].CLK
i_clk => fifo_b[62][5].CLK
i_clk => fifo_b[62][6].CLK
i_clk => fifo_b[62][7].CLK
i_clk => fifo_b[62][8].CLK
i_clk => fifo_b[62][9].CLK
i_clk => fifo_b[62][10].CLK
i_clk => fifo_b[62][11].CLK
i_clk => fifo_b[62][12].CLK
i_clk => fifo_b[62][13].CLK
i_clk => fifo_b[62][14].CLK
i_clk => fifo_b[62][15].CLK
i_clk => fifo_b[62][16].CLK
i_clk => fifo_b[62][17].CLK
i_clk => fifo_b[62][18].CLK
i_clk => fifo_b[62][19].CLK
i_clk => fifo_b[62][20].CLK
i_clk => fifo_b[62][21].CLK
i_clk => fifo_b[62][22].CLK
i_clk => fifo_b[62][23].CLK
i_clk => fifo_b[62][24].CLK
i_clk => fifo_b[62][25].CLK
i_clk => fifo_b[62][26].CLK
i_clk => fifo_b[62][27].CLK
i_clk => fifo_b[62][28].CLK
i_clk => fifo_b[62][29].CLK
i_clk => fifo_b[62][30].CLK
i_clk => fifo_b[62][31].CLK
i_clk => fifo_b[61][0].CLK
i_clk => fifo_b[61][1].CLK
i_clk => fifo_b[61][2].CLK
i_clk => fifo_b[61][3].CLK
i_clk => fifo_b[61][4].CLK
i_clk => fifo_b[61][5].CLK
i_clk => fifo_b[61][6].CLK
i_clk => fifo_b[61][7].CLK
i_clk => fifo_b[61][8].CLK
i_clk => fifo_b[61][9].CLK
i_clk => fifo_b[61][10].CLK
i_clk => fifo_b[61][11].CLK
i_clk => fifo_b[61][12].CLK
i_clk => fifo_b[61][13].CLK
i_clk => fifo_b[61][14].CLK
i_clk => fifo_b[61][15].CLK
i_clk => fifo_b[61][16].CLK
i_clk => fifo_b[61][17].CLK
i_clk => fifo_b[61][18].CLK
i_clk => fifo_b[61][19].CLK
i_clk => fifo_b[61][20].CLK
i_clk => fifo_b[61][21].CLK
i_clk => fifo_b[61][22].CLK
i_clk => fifo_b[61][23].CLK
i_clk => fifo_b[61][24].CLK
i_clk => fifo_b[61][25].CLK
i_clk => fifo_b[61][26].CLK
i_clk => fifo_b[61][27].CLK
i_clk => fifo_b[61][28].CLK
i_clk => fifo_b[61][29].CLK
i_clk => fifo_b[61][30].CLK
i_clk => fifo_b[61][31].CLK
i_clk => fifo_b[60][0].CLK
i_clk => fifo_b[60][1].CLK
i_clk => fifo_b[60][2].CLK
i_clk => fifo_b[60][3].CLK
i_clk => fifo_b[60][4].CLK
i_clk => fifo_b[60][5].CLK
i_clk => fifo_b[60][6].CLK
i_clk => fifo_b[60][7].CLK
i_clk => fifo_b[60][8].CLK
i_clk => fifo_b[60][9].CLK
i_clk => fifo_b[60][10].CLK
i_clk => fifo_b[60][11].CLK
i_clk => fifo_b[60][12].CLK
i_clk => fifo_b[60][13].CLK
i_clk => fifo_b[60][14].CLK
i_clk => fifo_b[60][15].CLK
i_clk => fifo_b[60][16].CLK
i_clk => fifo_b[60][17].CLK
i_clk => fifo_b[60][18].CLK
i_clk => fifo_b[60][19].CLK
i_clk => fifo_b[60][20].CLK
i_clk => fifo_b[60][21].CLK
i_clk => fifo_b[60][22].CLK
i_clk => fifo_b[60][23].CLK
i_clk => fifo_b[60][24].CLK
i_clk => fifo_b[60][25].CLK
i_clk => fifo_b[60][26].CLK
i_clk => fifo_b[60][27].CLK
i_clk => fifo_b[60][28].CLK
i_clk => fifo_b[60][29].CLK
i_clk => fifo_b[60][30].CLK
i_clk => fifo_b[60][31].CLK
i_clk => fifo_b[59][0].CLK
i_clk => fifo_b[59][1].CLK
i_clk => fifo_b[59][2].CLK
i_clk => fifo_b[59][3].CLK
i_clk => fifo_b[59][4].CLK
i_clk => fifo_b[59][5].CLK
i_clk => fifo_b[59][6].CLK
i_clk => fifo_b[59][7].CLK
i_clk => fifo_b[59][8].CLK
i_clk => fifo_b[59][9].CLK
i_clk => fifo_b[59][10].CLK
i_clk => fifo_b[59][11].CLK
i_clk => fifo_b[59][12].CLK
i_clk => fifo_b[59][13].CLK
i_clk => fifo_b[59][14].CLK
i_clk => fifo_b[59][15].CLK
i_clk => fifo_b[59][16].CLK
i_clk => fifo_b[59][17].CLK
i_clk => fifo_b[59][18].CLK
i_clk => fifo_b[59][19].CLK
i_clk => fifo_b[59][20].CLK
i_clk => fifo_b[59][21].CLK
i_clk => fifo_b[59][22].CLK
i_clk => fifo_b[59][23].CLK
i_clk => fifo_b[59][24].CLK
i_clk => fifo_b[59][25].CLK
i_clk => fifo_b[59][26].CLK
i_clk => fifo_b[59][27].CLK
i_clk => fifo_b[59][28].CLK
i_clk => fifo_b[59][29].CLK
i_clk => fifo_b[59][30].CLK
i_clk => fifo_b[59][31].CLK
i_clk => fifo_b[58][0].CLK
i_clk => fifo_b[58][1].CLK
i_clk => fifo_b[58][2].CLK
i_clk => fifo_b[58][3].CLK
i_clk => fifo_b[58][4].CLK
i_clk => fifo_b[58][5].CLK
i_clk => fifo_b[58][6].CLK
i_clk => fifo_b[58][7].CLK
i_clk => fifo_b[58][8].CLK
i_clk => fifo_b[58][9].CLK
i_clk => fifo_b[58][10].CLK
i_clk => fifo_b[58][11].CLK
i_clk => fifo_b[58][12].CLK
i_clk => fifo_b[58][13].CLK
i_clk => fifo_b[58][14].CLK
i_clk => fifo_b[58][15].CLK
i_clk => fifo_b[58][16].CLK
i_clk => fifo_b[58][17].CLK
i_clk => fifo_b[58][18].CLK
i_clk => fifo_b[58][19].CLK
i_clk => fifo_b[58][20].CLK
i_clk => fifo_b[58][21].CLK
i_clk => fifo_b[58][22].CLK
i_clk => fifo_b[58][23].CLK
i_clk => fifo_b[58][24].CLK
i_clk => fifo_b[58][25].CLK
i_clk => fifo_b[58][26].CLK
i_clk => fifo_b[58][27].CLK
i_clk => fifo_b[58][28].CLK
i_clk => fifo_b[58][29].CLK
i_clk => fifo_b[58][30].CLK
i_clk => fifo_b[58][31].CLK
i_clk => fifo_b[57][0].CLK
i_clk => fifo_b[57][1].CLK
i_clk => fifo_b[57][2].CLK
i_clk => fifo_b[57][3].CLK
i_clk => fifo_b[57][4].CLK
i_clk => fifo_b[57][5].CLK
i_clk => fifo_b[57][6].CLK
i_clk => fifo_b[57][7].CLK
i_clk => fifo_b[57][8].CLK
i_clk => fifo_b[57][9].CLK
i_clk => fifo_b[57][10].CLK
i_clk => fifo_b[57][11].CLK
i_clk => fifo_b[57][12].CLK
i_clk => fifo_b[57][13].CLK
i_clk => fifo_b[57][14].CLK
i_clk => fifo_b[57][15].CLK
i_clk => fifo_b[57][16].CLK
i_clk => fifo_b[57][17].CLK
i_clk => fifo_b[57][18].CLK
i_clk => fifo_b[57][19].CLK
i_clk => fifo_b[57][20].CLK
i_clk => fifo_b[57][21].CLK
i_clk => fifo_b[57][22].CLK
i_clk => fifo_b[57][23].CLK
i_clk => fifo_b[57][24].CLK
i_clk => fifo_b[57][25].CLK
i_clk => fifo_b[57][26].CLK
i_clk => fifo_b[57][27].CLK
i_clk => fifo_b[57][28].CLK
i_clk => fifo_b[57][29].CLK
i_clk => fifo_b[57][30].CLK
i_clk => fifo_b[57][31].CLK
i_clk => fifo_b[56][0].CLK
i_clk => fifo_b[56][1].CLK
i_clk => fifo_b[56][2].CLK
i_clk => fifo_b[56][3].CLK
i_clk => fifo_b[56][4].CLK
i_clk => fifo_b[56][5].CLK
i_clk => fifo_b[56][6].CLK
i_clk => fifo_b[56][7].CLK
i_clk => fifo_b[56][8].CLK
i_clk => fifo_b[56][9].CLK
i_clk => fifo_b[56][10].CLK
i_clk => fifo_b[56][11].CLK
i_clk => fifo_b[56][12].CLK
i_clk => fifo_b[56][13].CLK
i_clk => fifo_b[56][14].CLK
i_clk => fifo_b[56][15].CLK
i_clk => fifo_b[56][16].CLK
i_clk => fifo_b[56][17].CLK
i_clk => fifo_b[56][18].CLK
i_clk => fifo_b[56][19].CLK
i_clk => fifo_b[56][20].CLK
i_clk => fifo_b[56][21].CLK
i_clk => fifo_b[56][22].CLK
i_clk => fifo_b[56][23].CLK
i_clk => fifo_b[56][24].CLK
i_clk => fifo_b[56][25].CLK
i_clk => fifo_b[56][26].CLK
i_clk => fifo_b[56][27].CLK
i_clk => fifo_b[56][28].CLK
i_clk => fifo_b[56][29].CLK
i_clk => fifo_b[56][30].CLK
i_clk => fifo_b[56][31].CLK
i_clk => fifo_b[55][0].CLK
i_clk => fifo_b[55][1].CLK
i_clk => fifo_b[55][2].CLK
i_clk => fifo_b[55][3].CLK
i_clk => fifo_b[55][4].CLK
i_clk => fifo_b[55][5].CLK
i_clk => fifo_b[55][6].CLK
i_clk => fifo_b[55][7].CLK
i_clk => fifo_b[55][8].CLK
i_clk => fifo_b[55][9].CLK
i_clk => fifo_b[55][10].CLK
i_clk => fifo_b[55][11].CLK
i_clk => fifo_b[55][12].CLK
i_clk => fifo_b[55][13].CLK
i_clk => fifo_b[55][14].CLK
i_clk => fifo_b[55][15].CLK
i_clk => fifo_b[55][16].CLK
i_clk => fifo_b[55][17].CLK
i_clk => fifo_b[55][18].CLK
i_clk => fifo_b[55][19].CLK
i_clk => fifo_b[55][20].CLK
i_clk => fifo_b[55][21].CLK
i_clk => fifo_b[55][22].CLK
i_clk => fifo_b[55][23].CLK
i_clk => fifo_b[55][24].CLK
i_clk => fifo_b[55][25].CLK
i_clk => fifo_b[55][26].CLK
i_clk => fifo_b[55][27].CLK
i_clk => fifo_b[55][28].CLK
i_clk => fifo_b[55][29].CLK
i_clk => fifo_b[55][30].CLK
i_clk => fifo_b[55][31].CLK
i_clk => fifo_b[54][0].CLK
i_clk => fifo_b[54][1].CLK
i_clk => fifo_b[54][2].CLK
i_clk => fifo_b[54][3].CLK
i_clk => fifo_b[54][4].CLK
i_clk => fifo_b[54][5].CLK
i_clk => fifo_b[54][6].CLK
i_clk => fifo_b[54][7].CLK
i_clk => fifo_b[54][8].CLK
i_clk => fifo_b[54][9].CLK
i_clk => fifo_b[54][10].CLK
i_clk => fifo_b[54][11].CLK
i_clk => fifo_b[54][12].CLK
i_clk => fifo_b[54][13].CLK
i_clk => fifo_b[54][14].CLK
i_clk => fifo_b[54][15].CLK
i_clk => fifo_b[54][16].CLK
i_clk => fifo_b[54][17].CLK
i_clk => fifo_b[54][18].CLK
i_clk => fifo_b[54][19].CLK
i_clk => fifo_b[54][20].CLK
i_clk => fifo_b[54][21].CLK
i_clk => fifo_b[54][22].CLK
i_clk => fifo_b[54][23].CLK
i_clk => fifo_b[54][24].CLK
i_clk => fifo_b[54][25].CLK
i_clk => fifo_b[54][26].CLK
i_clk => fifo_b[54][27].CLK
i_clk => fifo_b[54][28].CLK
i_clk => fifo_b[54][29].CLK
i_clk => fifo_b[54][30].CLK
i_clk => fifo_b[54][31].CLK
i_clk => fifo_b[53][0].CLK
i_clk => fifo_b[53][1].CLK
i_clk => fifo_b[53][2].CLK
i_clk => fifo_b[53][3].CLK
i_clk => fifo_b[53][4].CLK
i_clk => fifo_b[53][5].CLK
i_clk => fifo_b[53][6].CLK
i_clk => fifo_b[53][7].CLK
i_clk => fifo_b[53][8].CLK
i_clk => fifo_b[53][9].CLK
i_clk => fifo_b[53][10].CLK
i_clk => fifo_b[53][11].CLK
i_clk => fifo_b[53][12].CLK
i_clk => fifo_b[53][13].CLK
i_clk => fifo_b[53][14].CLK
i_clk => fifo_b[53][15].CLK
i_clk => fifo_b[53][16].CLK
i_clk => fifo_b[53][17].CLK
i_clk => fifo_b[53][18].CLK
i_clk => fifo_b[53][19].CLK
i_clk => fifo_b[53][20].CLK
i_clk => fifo_b[53][21].CLK
i_clk => fifo_b[53][22].CLK
i_clk => fifo_b[53][23].CLK
i_clk => fifo_b[53][24].CLK
i_clk => fifo_b[53][25].CLK
i_clk => fifo_b[53][26].CLK
i_clk => fifo_b[53][27].CLK
i_clk => fifo_b[53][28].CLK
i_clk => fifo_b[53][29].CLK
i_clk => fifo_b[53][30].CLK
i_clk => fifo_b[53][31].CLK
i_clk => fifo_b[52][0].CLK
i_clk => fifo_b[52][1].CLK
i_clk => fifo_b[52][2].CLK
i_clk => fifo_b[52][3].CLK
i_clk => fifo_b[52][4].CLK
i_clk => fifo_b[52][5].CLK
i_clk => fifo_b[52][6].CLK
i_clk => fifo_b[52][7].CLK
i_clk => fifo_b[52][8].CLK
i_clk => fifo_b[52][9].CLK
i_clk => fifo_b[52][10].CLK
i_clk => fifo_b[52][11].CLK
i_clk => fifo_b[52][12].CLK
i_clk => fifo_b[52][13].CLK
i_clk => fifo_b[52][14].CLK
i_clk => fifo_b[52][15].CLK
i_clk => fifo_b[52][16].CLK
i_clk => fifo_b[52][17].CLK
i_clk => fifo_b[52][18].CLK
i_clk => fifo_b[52][19].CLK
i_clk => fifo_b[52][20].CLK
i_clk => fifo_b[52][21].CLK
i_clk => fifo_b[52][22].CLK
i_clk => fifo_b[52][23].CLK
i_clk => fifo_b[52][24].CLK
i_clk => fifo_b[52][25].CLK
i_clk => fifo_b[52][26].CLK
i_clk => fifo_b[52][27].CLK
i_clk => fifo_b[52][28].CLK
i_clk => fifo_b[52][29].CLK
i_clk => fifo_b[52][30].CLK
i_clk => fifo_b[52][31].CLK
i_clk => fifo_b[51][0].CLK
i_clk => fifo_b[51][1].CLK
i_clk => fifo_b[51][2].CLK
i_clk => fifo_b[51][3].CLK
i_clk => fifo_b[51][4].CLK
i_clk => fifo_b[51][5].CLK
i_clk => fifo_b[51][6].CLK
i_clk => fifo_b[51][7].CLK
i_clk => fifo_b[51][8].CLK
i_clk => fifo_b[51][9].CLK
i_clk => fifo_b[51][10].CLK
i_clk => fifo_b[51][11].CLK
i_clk => fifo_b[51][12].CLK
i_clk => fifo_b[51][13].CLK
i_clk => fifo_b[51][14].CLK
i_clk => fifo_b[51][15].CLK
i_clk => fifo_b[51][16].CLK
i_clk => fifo_b[51][17].CLK
i_clk => fifo_b[51][18].CLK
i_clk => fifo_b[51][19].CLK
i_clk => fifo_b[51][20].CLK
i_clk => fifo_b[51][21].CLK
i_clk => fifo_b[51][22].CLK
i_clk => fifo_b[51][23].CLK
i_clk => fifo_b[51][24].CLK
i_clk => fifo_b[51][25].CLK
i_clk => fifo_b[51][26].CLK
i_clk => fifo_b[51][27].CLK
i_clk => fifo_b[51][28].CLK
i_clk => fifo_b[51][29].CLK
i_clk => fifo_b[51][30].CLK
i_clk => fifo_b[51][31].CLK
i_clk => fifo_b[50][0].CLK
i_clk => fifo_b[50][1].CLK
i_clk => fifo_b[50][2].CLK
i_clk => fifo_b[50][3].CLK
i_clk => fifo_b[50][4].CLK
i_clk => fifo_b[50][5].CLK
i_clk => fifo_b[50][6].CLK
i_clk => fifo_b[50][7].CLK
i_clk => fifo_b[50][8].CLK
i_clk => fifo_b[50][9].CLK
i_clk => fifo_b[50][10].CLK
i_clk => fifo_b[50][11].CLK
i_clk => fifo_b[50][12].CLK
i_clk => fifo_b[50][13].CLK
i_clk => fifo_b[50][14].CLK
i_clk => fifo_b[50][15].CLK
i_clk => fifo_b[50][16].CLK
i_clk => fifo_b[50][17].CLK
i_clk => fifo_b[50][18].CLK
i_clk => fifo_b[50][19].CLK
i_clk => fifo_b[50][20].CLK
i_clk => fifo_b[50][21].CLK
i_clk => fifo_b[50][22].CLK
i_clk => fifo_b[50][23].CLK
i_clk => fifo_b[50][24].CLK
i_clk => fifo_b[50][25].CLK
i_clk => fifo_b[50][26].CLK
i_clk => fifo_b[50][27].CLK
i_clk => fifo_b[50][28].CLK
i_clk => fifo_b[50][29].CLK
i_clk => fifo_b[50][30].CLK
i_clk => fifo_b[50][31].CLK
i_clk => fifo_b[49][0].CLK
i_clk => fifo_b[49][1].CLK
i_clk => fifo_b[49][2].CLK
i_clk => fifo_b[49][3].CLK
i_clk => fifo_b[49][4].CLK
i_clk => fifo_b[49][5].CLK
i_clk => fifo_b[49][6].CLK
i_clk => fifo_b[49][7].CLK
i_clk => fifo_b[49][8].CLK
i_clk => fifo_b[49][9].CLK
i_clk => fifo_b[49][10].CLK
i_clk => fifo_b[49][11].CLK
i_clk => fifo_b[49][12].CLK
i_clk => fifo_b[49][13].CLK
i_clk => fifo_b[49][14].CLK
i_clk => fifo_b[49][15].CLK
i_clk => fifo_b[49][16].CLK
i_clk => fifo_b[49][17].CLK
i_clk => fifo_b[49][18].CLK
i_clk => fifo_b[49][19].CLK
i_clk => fifo_b[49][20].CLK
i_clk => fifo_b[49][21].CLK
i_clk => fifo_b[49][22].CLK
i_clk => fifo_b[49][23].CLK
i_clk => fifo_b[49][24].CLK
i_clk => fifo_b[49][25].CLK
i_clk => fifo_b[49][26].CLK
i_clk => fifo_b[49][27].CLK
i_clk => fifo_b[49][28].CLK
i_clk => fifo_b[49][29].CLK
i_clk => fifo_b[49][30].CLK
i_clk => fifo_b[49][31].CLK
i_clk => fifo_b[48][0].CLK
i_clk => fifo_b[48][1].CLK
i_clk => fifo_b[48][2].CLK
i_clk => fifo_b[48][3].CLK
i_clk => fifo_b[48][4].CLK
i_clk => fifo_b[48][5].CLK
i_clk => fifo_b[48][6].CLK
i_clk => fifo_b[48][7].CLK
i_clk => fifo_b[48][8].CLK
i_clk => fifo_b[48][9].CLK
i_clk => fifo_b[48][10].CLK
i_clk => fifo_b[48][11].CLK
i_clk => fifo_b[48][12].CLK
i_clk => fifo_b[48][13].CLK
i_clk => fifo_b[48][14].CLK
i_clk => fifo_b[48][15].CLK
i_clk => fifo_b[48][16].CLK
i_clk => fifo_b[48][17].CLK
i_clk => fifo_b[48][18].CLK
i_clk => fifo_b[48][19].CLK
i_clk => fifo_b[48][20].CLK
i_clk => fifo_b[48][21].CLK
i_clk => fifo_b[48][22].CLK
i_clk => fifo_b[48][23].CLK
i_clk => fifo_b[48][24].CLK
i_clk => fifo_b[48][25].CLK
i_clk => fifo_b[48][26].CLK
i_clk => fifo_b[48][27].CLK
i_clk => fifo_b[48][28].CLK
i_clk => fifo_b[48][29].CLK
i_clk => fifo_b[48][30].CLK
i_clk => fifo_b[48][31].CLK
i_clk => fifo_b[47][0].CLK
i_clk => fifo_b[47][1].CLK
i_clk => fifo_b[47][2].CLK
i_clk => fifo_b[47][3].CLK
i_clk => fifo_b[47][4].CLK
i_clk => fifo_b[47][5].CLK
i_clk => fifo_b[47][6].CLK
i_clk => fifo_b[47][7].CLK
i_clk => fifo_b[47][8].CLK
i_clk => fifo_b[47][9].CLK
i_clk => fifo_b[47][10].CLK
i_clk => fifo_b[47][11].CLK
i_clk => fifo_b[47][12].CLK
i_clk => fifo_b[47][13].CLK
i_clk => fifo_b[47][14].CLK
i_clk => fifo_b[47][15].CLK
i_clk => fifo_b[47][16].CLK
i_clk => fifo_b[47][17].CLK
i_clk => fifo_b[47][18].CLK
i_clk => fifo_b[47][19].CLK
i_clk => fifo_b[47][20].CLK
i_clk => fifo_b[47][21].CLK
i_clk => fifo_b[47][22].CLK
i_clk => fifo_b[47][23].CLK
i_clk => fifo_b[47][24].CLK
i_clk => fifo_b[47][25].CLK
i_clk => fifo_b[47][26].CLK
i_clk => fifo_b[47][27].CLK
i_clk => fifo_b[47][28].CLK
i_clk => fifo_b[47][29].CLK
i_clk => fifo_b[47][30].CLK
i_clk => fifo_b[47][31].CLK
i_clk => fifo_b[46][0].CLK
i_clk => fifo_b[46][1].CLK
i_clk => fifo_b[46][2].CLK
i_clk => fifo_b[46][3].CLK
i_clk => fifo_b[46][4].CLK
i_clk => fifo_b[46][5].CLK
i_clk => fifo_b[46][6].CLK
i_clk => fifo_b[46][7].CLK
i_clk => fifo_b[46][8].CLK
i_clk => fifo_b[46][9].CLK
i_clk => fifo_b[46][10].CLK
i_clk => fifo_b[46][11].CLK
i_clk => fifo_b[46][12].CLK
i_clk => fifo_b[46][13].CLK
i_clk => fifo_b[46][14].CLK
i_clk => fifo_b[46][15].CLK
i_clk => fifo_b[46][16].CLK
i_clk => fifo_b[46][17].CLK
i_clk => fifo_b[46][18].CLK
i_clk => fifo_b[46][19].CLK
i_clk => fifo_b[46][20].CLK
i_clk => fifo_b[46][21].CLK
i_clk => fifo_b[46][22].CLK
i_clk => fifo_b[46][23].CLK
i_clk => fifo_b[46][24].CLK
i_clk => fifo_b[46][25].CLK
i_clk => fifo_b[46][26].CLK
i_clk => fifo_b[46][27].CLK
i_clk => fifo_b[46][28].CLK
i_clk => fifo_b[46][29].CLK
i_clk => fifo_b[46][30].CLK
i_clk => fifo_b[46][31].CLK
i_clk => fifo_b[45][0].CLK
i_clk => fifo_b[45][1].CLK
i_clk => fifo_b[45][2].CLK
i_clk => fifo_b[45][3].CLK
i_clk => fifo_b[45][4].CLK
i_clk => fifo_b[45][5].CLK
i_clk => fifo_b[45][6].CLK
i_clk => fifo_b[45][7].CLK
i_clk => fifo_b[45][8].CLK
i_clk => fifo_b[45][9].CLK
i_clk => fifo_b[45][10].CLK
i_clk => fifo_b[45][11].CLK
i_clk => fifo_b[45][12].CLK
i_clk => fifo_b[45][13].CLK
i_clk => fifo_b[45][14].CLK
i_clk => fifo_b[45][15].CLK
i_clk => fifo_b[45][16].CLK
i_clk => fifo_b[45][17].CLK
i_clk => fifo_b[45][18].CLK
i_clk => fifo_b[45][19].CLK
i_clk => fifo_b[45][20].CLK
i_clk => fifo_b[45][21].CLK
i_clk => fifo_b[45][22].CLK
i_clk => fifo_b[45][23].CLK
i_clk => fifo_b[45][24].CLK
i_clk => fifo_b[45][25].CLK
i_clk => fifo_b[45][26].CLK
i_clk => fifo_b[45][27].CLK
i_clk => fifo_b[45][28].CLK
i_clk => fifo_b[45][29].CLK
i_clk => fifo_b[45][30].CLK
i_clk => fifo_b[45][31].CLK
i_clk => fifo_b[44][0].CLK
i_clk => fifo_b[44][1].CLK
i_clk => fifo_b[44][2].CLK
i_clk => fifo_b[44][3].CLK
i_clk => fifo_b[44][4].CLK
i_clk => fifo_b[44][5].CLK
i_clk => fifo_b[44][6].CLK
i_clk => fifo_b[44][7].CLK
i_clk => fifo_b[44][8].CLK
i_clk => fifo_b[44][9].CLK
i_clk => fifo_b[44][10].CLK
i_clk => fifo_b[44][11].CLK
i_clk => fifo_b[44][12].CLK
i_clk => fifo_b[44][13].CLK
i_clk => fifo_b[44][14].CLK
i_clk => fifo_b[44][15].CLK
i_clk => fifo_b[44][16].CLK
i_clk => fifo_b[44][17].CLK
i_clk => fifo_b[44][18].CLK
i_clk => fifo_b[44][19].CLK
i_clk => fifo_b[44][20].CLK
i_clk => fifo_b[44][21].CLK
i_clk => fifo_b[44][22].CLK
i_clk => fifo_b[44][23].CLK
i_clk => fifo_b[44][24].CLK
i_clk => fifo_b[44][25].CLK
i_clk => fifo_b[44][26].CLK
i_clk => fifo_b[44][27].CLK
i_clk => fifo_b[44][28].CLK
i_clk => fifo_b[44][29].CLK
i_clk => fifo_b[44][30].CLK
i_clk => fifo_b[44][31].CLK
i_clk => fifo_b[43][0].CLK
i_clk => fifo_b[43][1].CLK
i_clk => fifo_b[43][2].CLK
i_clk => fifo_b[43][3].CLK
i_clk => fifo_b[43][4].CLK
i_clk => fifo_b[43][5].CLK
i_clk => fifo_b[43][6].CLK
i_clk => fifo_b[43][7].CLK
i_clk => fifo_b[43][8].CLK
i_clk => fifo_b[43][9].CLK
i_clk => fifo_b[43][10].CLK
i_clk => fifo_b[43][11].CLK
i_clk => fifo_b[43][12].CLK
i_clk => fifo_b[43][13].CLK
i_clk => fifo_b[43][14].CLK
i_clk => fifo_b[43][15].CLK
i_clk => fifo_b[43][16].CLK
i_clk => fifo_b[43][17].CLK
i_clk => fifo_b[43][18].CLK
i_clk => fifo_b[43][19].CLK
i_clk => fifo_b[43][20].CLK
i_clk => fifo_b[43][21].CLK
i_clk => fifo_b[43][22].CLK
i_clk => fifo_b[43][23].CLK
i_clk => fifo_b[43][24].CLK
i_clk => fifo_b[43][25].CLK
i_clk => fifo_b[43][26].CLK
i_clk => fifo_b[43][27].CLK
i_clk => fifo_b[43][28].CLK
i_clk => fifo_b[43][29].CLK
i_clk => fifo_b[43][30].CLK
i_clk => fifo_b[43][31].CLK
i_clk => fifo_b[42][0].CLK
i_clk => fifo_b[42][1].CLK
i_clk => fifo_b[42][2].CLK
i_clk => fifo_b[42][3].CLK
i_clk => fifo_b[42][4].CLK
i_clk => fifo_b[42][5].CLK
i_clk => fifo_b[42][6].CLK
i_clk => fifo_b[42][7].CLK
i_clk => fifo_b[42][8].CLK
i_clk => fifo_b[42][9].CLK
i_clk => fifo_b[42][10].CLK
i_clk => fifo_b[42][11].CLK
i_clk => fifo_b[42][12].CLK
i_clk => fifo_b[42][13].CLK
i_clk => fifo_b[42][14].CLK
i_clk => fifo_b[42][15].CLK
i_clk => fifo_b[42][16].CLK
i_clk => fifo_b[42][17].CLK
i_clk => fifo_b[42][18].CLK
i_clk => fifo_b[42][19].CLK
i_clk => fifo_b[42][20].CLK
i_clk => fifo_b[42][21].CLK
i_clk => fifo_b[42][22].CLK
i_clk => fifo_b[42][23].CLK
i_clk => fifo_b[42][24].CLK
i_clk => fifo_b[42][25].CLK
i_clk => fifo_b[42][26].CLK
i_clk => fifo_b[42][27].CLK
i_clk => fifo_b[42][28].CLK
i_clk => fifo_b[42][29].CLK
i_clk => fifo_b[42][30].CLK
i_clk => fifo_b[42][31].CLK
i_clk => fifo_b[41][0].CLK
i_clk => fifo_b[41][1].CLK
i_clk => fifo_b[41][2].CLK
i_clk => fifo_b[41][3].CLK
i_clk => fifo_b[41][4].CLK
i_clk => fifo_b[41][5].CLK
i_clk => fifo_b[41][6].CLK
i_clk => fifo_b[41][7].CLK
i_clk => fifo_b[41][8].CLK
i_clk => fifo_b[41][9].CLK
i_clk => fifo_b[41][10].CLK
i_clk => fifo_b[41][11].CLK
i_clk => fifo_b[41][12].CLK
i_clk => fifo_b[41][13].CLK
i_clk => fifo_b[41][14].CLK
i_clk => fifo_b[41][15].CLK
i_clk => fifo_b[41][16].CLK
i_clk => fifo_b[41][17].CLK
i_clk => fifo_b[41][18].CLK
i_clk => fifo_b[41][19].CLK
i_clk => fifo_b[41][20].CLK
i_clk => fifo_b[41][21].CLK
i_clk => fifo_b[41][22].CLK
i_clk => fifo_b[41][23].CLK
i_clk => fifo_b[41][24].CLK
i_clk => fifo_b[41][25].CLK
i_clk => fifo_b[41][26].CLK
i_clk => fifo_b[41][27].CLK
i_clk => fifo_b[41][28].CLK
i_clk => fifo_b[41][29].CLK
i_clk => fifo_b[41][30].CLK
i_clk => fifo_b[41][31].CLK
i_clk => fifo_b[40][0].CLK
i_clk => fifo_b[40][1].CLK
i_clk => fifo_b[40][2].CLK
i_clk => fifo_b[40][3].CLK
i_clk => fifo_b[40][4].CLK
i_clk => fifo_b[40][5].CLK
i_clk => fifo_b[40][6].CLK
i_clk => fifo_b[40][7].CLK
i_clk => fifo_b[40][8].CLK
i_clk => fifo_b[40][9].CLK
i_clk => fifo_b[40][10].CLK
i_clk => fifo_b[40][11].CLK
i_clk => fifo_b[40][12].CLK
i_clk => fifo_b[40][13].CLK
i_clk => fifo_b[40][14].CLK
i_clk => fifo_b[40][15].CLK
i_clk => fifo_b[40][16].CLK
i_clk => fifo_b[40][17].CLK
i_clk => fifo_b[40][18].CLK
i_clk => fifo_b[40][19].CLK
i_clk => fifo_b[40][20].CLK
i_clk => fifo_b[40][21].CLK
i_clk => fifo_b[40][22].CLK
i_clk => fifo_b[40][23].CLK
i_clk => fifo_b[40][24].CLK
i_clk => fifo_b[40][25].CLK
i_clk => fifo_b[40][26].CLK
i_clk => fifo_b[40][27].CLK
i_clk => fifo_b[40][28].CLK
i_clk => fifo_b[40][29].CLK
i_clk => fifo_b[40][30].CLK
i_clk => fifo_b[40][31].CLK
i_clk => fifo_b[39][0].CLK
i_clk => fifo_b[39][1].CLK
i_clk => fifo_b[39][2].CLK
i_clk => fifo_b[39][3].CLK
i_clk => fifo_b[39][4].CLK
i_clk => fifo_b[39][5].CLK
i_clk => fifo_b[39][6].CLK
i_clk => fifo_b[39][7].CLK
i_clk => fifo_b[39][8].CLK
i_clk => fifo_b[39][9].CLK
i_clk => fifo_b[39][10].CLK
i_clk => fifo_b[39][11].CLK
i_clk => fifo_b[39][12].CLK
i_clk => fifo_b[39][13].CLK
i_clk => fifo_b[39][14].CLK
i_clk => fifo_b[39][15].CLK
i_clk => fifo_b[39][16].CLK
i_clk => fifo_b[39][17].CLK
i_clk => fifo_b[39][18].CLK
i_clk => fifo_b[39][19].CLK
i_clk => fifo_b[39][20].CLK
i_clk => fifo_b[39][21].CLK
i_clk => fifo_b[39][22].CLK
i_clk => fifo_b[39][23].CLK
i_clk => fifo_b[39][24].CLK
i_clk => fifo_b[39][25].CLK
i_clk => fifo_b[39][26].CLK
i_clk => fifo_b[39][27].CLK
i_clk => fifo_b[39][28].CLK
i_clk => fifo_b[39][29].CLK
i_clk => fifo_b[39][30].CLK
i_clk => fifo_b[39][31].CLK
i_clk => fifo_b[38][0].CLK
i_clk => fifo_b[38][1].CLK
i_clk => fifo_b[38][2].CLK
i_clk => fifo_b[38][3].CLK
i_clk => fifo_b[38][4].CLK
i_clk => fifo_b[38][5].CLK
i_clk => fifo_b[38][6].CLK
i_clk => fifo_b[38][7].CLK
i_clk => fifo_b[38][8].CLK
i_clk => fifo_b[38][9].CLK
i_clk => fifo_b[38][10].CLK
i_clk => fifo_b[38][11].CLK
i_clk => fifo_b[38][12].CLK
i_clk => fifo_b[38][13].CLK
i_clk => fifo_b[38][14].CLK
i_clk => fifo_b[38][15].CLK
i_clk => fifo_b[38][16].CLK
i_clk => fifo_b[38][17].CLK
i_clk => fifo_b[38][18].CLK
i_clk => fifo_b[38][19].CLK
i_clk => fifo_b[38][20].CLK
i_clk => fifo_b[38][21].CLK
i_clk => fifo_b[38][22].CLK
i_clk => fifo_b[38][23].CLK
i_clk => fifo_b[38][24].CLK
i_clk => fifo_b[38][25].CLK
i_clk => fifo_b[38][26].CLK
i_clk => fifo_b[38][27].CLK
i_clk => fifo_b[38][28].CLK
i_clk => fifo_b[38][29].CLK
i_clk => fifo_b[38][30].CLK
i_clk => fifo_b[38][31].CLK
i_clk => fifo_b[37][0].CLK
i_clk => fifo_b[37][1].CLK
i_clk => fifo_b[37][2].CLK
i_clk => fifo_b[37][3].CLK
i_clk => fifo_b[37][4].CLK
i_clk => fifo_b[37][5].CLK
i_clk => fifo_b[37][6].CLK
i_clk => fifo_b[37][7].CLK
i_clk => fifo_b[37][8].CLK
i_clk => fifo_b[37][9].CLK
i_clk => fifo_b[37][10].CLK
i_clk => fifo_b[37][11].CLK
i_clk => fifo_b[37][12].CLK
i_clk => fifo_b[37][13].CLK
i_clk => fifo_b[37][14].CLK
i_clk => fifo_b[37][15].CLK
i_clk => fifo_b[37][16].CLK
i_clk => fifo_b[37][17].CLK
i_clk => fifo_b[37][18].CLK
i_clk => fifo_b[37][19].CLK
i_clk => fifo_b[37][20].CLK
i_clk => fifo_b[37][21].CLK
i_clk => fifo_b[37][22].CLK
i_clk => fifo_b[37][23].CLK
i_clk => fifo_b[37][24].CLK
i_clk => fifo_b[37][25].CLK
i_clk => fifo_b[37][26].CLK
i_clk => fifo_b[37][27].CLK
i_clk => fifo_b[37][28].CLK
i_clk => fifo_b[37][29].CLK
i_clk => fifo_b[37][30].CLK
i_clk => fifo_b[37][31].CLK
i_clk => fifo_b[36][0].CLK
i_clk => fifo_b[36][1].CLK
i_clk => fifo_b[36][2].CLK
i_clk => fifo_b[36][3].CLK
i_clk => fifo_b[36][4].CLK
i_clk => fifo_b[36][5].CLK
i_clk => fifo_b[36][6].CLK
i_clk => fifo_b[36][7].CLK
i_clk => fifo_b[36][8].CLK
i_clk => fifo_b[36][9].CLK
i_clk => fifo_b[36][10].CLK
i_clk => fifo_b[36][11].CLK
i_clk => fifo_b[36][12].CLK
i_clk => fifo_b[36][13].CLK
i_clk => fifo_b[36][14].CLK
i_clk => fifo_b[36][15].CLK
i_clk => fifo_b[36][16].CLK
i_clk => fifo_b[36][17].CLK
i_clk => fifo_b[36][18].CLK
i_clk => fifo_b[36][19].CLK
i_clk => fifo_b[36][20].CLK
i_clk => fifo_b[36][21].CLK
i_clk => fifo_b[36][22].CLK
i_clk => fifo_b[36][23].CLK
i_clk => fifo_b[36][24].CLK
i_clk => fifo_b[36][25].CLK
i_clk => fifo_b[36][26].CLK
i_clk => fifo_b[36][27].CLK
i_clk => fifo_b[36][28].CLK
i_clk => fifo_b[36][29].CLK
i_clk => fifo_b[36][30].CLK
i_clk => fifo_b[36][31].CLK
i_clk => fifo_b[35][0].CLK
i_clk => fifo_b[35][1].CLK
i_clk => fifo_b[35][2].CLK
i_clk => fifo_b[35][3].CLK
i_clk => fifo_b[35][4].CLK
i_clk => fifo_b[35][5].CLK
i_clk => fifo_b[35][6].CLK
i_clk => fifo_b[35][7].CLK
i_clk => fifo_b[35][8].CLK
i_clk => fifo_b[35][9].CLK
i_clk => fifo_b[35][10].CLK
i_clk => fifo_b[35][11].CLK
i_clk => fifo_b[35][12].CLK
i_clk => fifo_b[35][13].CLK
i_clk => fifo_b[35][14].CLK
i_clk => fifo_b[35][15].CLK
i_clk => fifo_b[35][16].CLK
i_clk => fifo_b[35][17].CLK
i_clk => fifo_b[35][18].CLK
i_clk => fifo_b[35][19].CLK
i_clk => fifo_b[35][20].CLK
i_clk => fifo_b[35][21].CLK
i_clk => fifo_b[35][22].CLK
i_clk => fifo_b[35][23].CLK
i_clk => fifo_b[35][24].CLK
i_clk => fifo_b[35][25].CLK
i_clk => fifo_b[35][26].CLK
i_clk => fifo_b[35][27].CLK
i_clk => fifo_b[35][28].CLK
i_clk => fifo_b[35][29].CLK
i_clk => fifo_b[35][30].CLK
i_clk => fifo_b[35][31].CLK
i_clk => fifo_b[34][0].CLK
i_clk => fifo_b[34][1].CLK
i_clk => fifo_b[34][2].CLK
i_clk => fifo_b[34][3].CLK
i_clk => fifo_b[34][4].CLK
i_clk => fifo_b[34][5].CLK
i_clk => fifo_b[34][6].CLK
i_clk => fifo_b[34][7].CLK
i_clk => fifo_b[34][8].CLK
i_clk => fifo_b[34][9].CLK
i_clk => fifo_b[34][10].CLK
i_clk => fifo_b[34][11].CLK
i_clk => fifo_b[34][12].CLK
i_clk => fifo_b[34][13].CLK
i_clk => fifo_b[34][14].CLK
i_clk => fifo_b[34][15].CLK
i_clk => fifo_b[34][16].CLK
i_clk => fifo_b[34][17].CLK
i_clk => fifo_b[34][18].CLK
i_clk => fifo_b[34][19].CLK
i_clk => fifo_b[34][20].CLK
i_clk => fifo_b[34][21].CLK
i_clk => fifo_b[34][22].CLK
i_clk => fifo_b[34][23].CLK
i_clk => fifo_b[34][24].CLK
i_clk => fifo_b[34][25].CLK
i_clk => fifo_b[34][26].CLK
i_clk => fifo_b[34][27].CLK
i_clk => fifo_b[34][28].CLK
i_clk => fifo_b[34][29].CLK
i_clk => fifo_b[34][30].CLK
i_clk => fifo_b[34][31].CLK
i_clk => fifo_b[33][0].CLK
i_clk => fifo_b[33][1].CLK
i_clk => fifo_b[33][2].CLK
i_clk => fifo_b[33][3].CLK
i_clk => fifo_b[33][4].CLK
i_clk => fifo_b[33][5].CLK
i_clk => fifo_b[33][6].CLK
i_clk => fifo_b[33][7].CLK
i_clk => fifo_b[33][8].CLK
i_clk => fifo_b[33][9].CLK
i_clk => fifo_b[33][10].CLK
i_clk => fifo_b[33][11].CLK
i_clk => fifo_b[33][12].CLK
i_clk => fifo_b[33][13].CLK
i_clk => fifo_b[33][14].CLK
i_clk => fifo_b[33][15].CLK
i_clk => fifo_b[33][16].CLK
i_clk => fifo_b[33][17].CLK
i_clk => fifo_b[33][18].CLK
i_clk => fifo_b[33][19].CLK
i_clk => fifo_b[33][20].CLK
i_clk => fifo_b[33][21].CLK
i_clk => fifo_b[33][22].CLK
i_clk => fifo_b[33][23].CLK
i_clk => fifo_b[33][24].CLK
i_clk => fifo_b[33][25].CLK
i_clk => fifo_b[33][26].CLK
i_clk => fifo_b[33][27].CLK
i_clk => fifo_b[33][28].CLK
i_clk => fifo_b[33][29].CLK
i_clk => fifo_b[33][30].CLK
i_clk => fifo_b[33][31].CLK
i_clk => fifo_b[32][0].CLK
i_clk => fifo_b[32][1].CLK
i_clk => fifo_b[32][2].CLK
i_clk => fifo_b[32][3].CLK
i_clk => fifo_b[32][4].CLK
i_clk => fifo_b[32][5].CLK
i_clk => fifo_b[32][6].CLK
i_clk => fifo_b[32][7].CLK
i_clk => fifo_b[32][8].CLK
i_clk => fifo_b[32][9].CLK
i_clk => fifo_b[32][10].CLK
i_clk => fifo_b[32][11].CLK
i_clk => fifo_b[32][12].CLK
i_clk => fifo_b[32][13].CLK
i_clk => fifo_b[32][14].CLK
i_clk => fifo_b[32][15].CLK
i_clk => fifo_b[32][16].CLK
i_clk => fifo_b[32][17].CLK
i_clk => fifo_b[32][18].CLK
i_clk => fifo_b[32][19].CLK
i_clk => fifo_b[32][20].CLK
i_clk => fifo_b[32][21].CLK
i_clk => fifo_b[32][22].CLK
i_clk => fifo_b[32][23].CLK
i_clk => fifo_b[32][24].CLK
i_clk => fifo_b[32][25].CLK
i_clk => fifo_b[32][26].CLK
i_clk => fifo_b[32][27].CLK
i_clk => fifo_b[32][28].CLK
i_clk => fifo_b[32][29].CLK
i_clk => fifo_b[32][30].CLK
i_clk => fifo_b[32][31].CLK
i_clk => fifo_b[31][0].CLK
i_clk => fifo_b[31][1].CLK
i_clk => fifo_b[31][2].CLK
i_clk => fifo_b[31][3].CLK
i_clk => fifo_b[31][4].CLK
i_clk => fifo_b[31][5].CLK
i_clk => fifo_b[31][6].CLK
i_clk => fifo_b[31][7].CLK
i_clk => fifo_b[31][8].CLK
i_clk => fifo_b[31][9].CLK
i_clk => fifo_b[31][10].CLK
i_clk => fifo_b[31][11].CLK
i_clk => fifo_b[31][12].CLK
i_clk => fifo_b[31][13].CLK
i_clk => fifo_b[31][14].CLK
i_clk => fifo_b[31][15].CLK
i_clk => fifo_b[31][16].CLK
i_clk => fifo_b[31][17].CLK
i_clk => fifo_b[31][18].CLK
i_clk => fifo_b[31][19].CLK
i_clk => fifo_b[31][20].CLK
i_clk => fifo_b[31][21].CLK
i_clk => fifo_b[31][22].CLK
i_clk => fifo_b[31][23].CLK
i_clk => fifo_b[31][24].CLK
i_clk => fifo_b[31][25].CLK
i_clk => fifo_b[31][26].CLK
i_clk => fifo_b[31][27].CLK
i_clk => fifo_b[31][28].CLK
i_clk => fifo_b[31][29].CLK
i_clk => fifo_b[31][30].CLK
i_clk => fifo_b[31][31].CLK
i_clk => fifo_b[30][0].CLK
i_clk => fifo_b[30][1].CLK
i_clk => fifo_b[30][2].CLK
i_clk => fifo_b[30][3].CLK
i_clk => fifo_b[30][4].CLK
i_clk => fifo_b[30][5].CLK
i_clk => fifo_b[30][6].CLK
i_clk => fifo_b[30][7].CLK
i_clk => fifo_b[30][8].CLK
i_clk => fifo_b[30][9].CLK
i_clk => fifo_b[30][10].CLK
i_clk => fifo_b[30][11].CLK
i_clk => fifo_b[30][12].CLK
i_clk => fifo_b[30][13].CLK
i_clk => fifo_b[30][14].CLK
i_clk => fifo_b[30][15].CLK
i_clk => fifo_b[30][16].CLK
i_clk => fifo_b[30][17].CLK
i_clk => fifo_b[30][18].CLK
i_clk => fifo_b[30][19].CLK
i_clk => fifo_b[30][20].CLK
i_clk => fifo_b[30][21].CLK
i_clk => fifo_b[30][22].CLK
i_clk => fifo_b[30][23].CLK
i_clk => fifo_b[30][24].CLK
i_clk => fifo_b[30][25].CLK
i_clk => fifo_b[30][26].CLK
i_clk => fifo_b[30][27].CLK
i_clk => fifo_b[30][28].CLK
i_clk => fifo_b[30][29].CLK
i_clk => fifo_b[30][30].CLK
i_clk => fifo_b[30][31].CLK
i_clk => fifo_b[29][0].CLK
i_clk => fifo_b[29][1].CLK
i_clk => fifo_b[29][2].CLK
i_clk => fifo_b[29][3].CLK
i_clk => fifo_b[29][4].CLK
i_clk => fifo_b[29][5].CLK
i_clk => fifo_b[29][6].CLK
i_clk => fifo_b[29][7].CLK
i_clk => fifo_b[29][8].CLK
i_clk => fifo_b[29][9].CLK
i_clk => fifo_b[29][10].CLK
i_clk => fifo_b[29][11].CLK
i_clk => fifo_b[29][12].CLK
i_clk => fifo_b[29][13].CLK
i_clk => fifo_b[29][14].CLK
i_clk => fifo_b[29][15].CLK
i_clk => fifo_b[29][16].CLK
i_clk => fifo_b[29][17].CLK
i_clk => fifo_b[29][18].CLK
i_clk => fifo_b[29][19].CLK
i_clk => fifo_b[29][20].CLK
i_clk => fifo_b[29][21].CLK
i_clk => fifo_b[29][22].CLK
i_clk => fifo_b[29][23].CLK
i_clk => fifo_b[29][24].CLK
i_clk => fifo_b[29][25].CLK
i_clk => fifo_b[29][26].CLK
i_clk => fifo_b[29][27].CLK
i_clk => fifo_b[29][28].CLK
i_clk => fifo_b[29][29].CLK
i_clk => fifo_b[29][30].CLK
i_clk => fifo_b[29][31].CLK
i_clk => fifo_b[28][0].CLK
i_clk => fifo_b[28][1].CLK
i_clk => fifo_b[28][2].CLK
i_clk => fifo_b[28][3].CLK
i_clk => fifo_b[28][4].CLK
i_clk => fifo_b[28][5].CLK
i_clk => fifo_b[28][6].CLK
i_clk => fifo_b[28][7].CLK
i_clk => fifo_b[28][8].CLK
i_clk => fifo_b[28][9].CLK
i_clk => fifo_b[28][10].CLK
i_clk => fifo_b[28][11].CLK
i_clk => fifo_b[28][12].CLK
i_clk => fifo_b[28][13].CLK
i_clk => fifo_b[28][14].CLK
i_clk => fifo_b[28][15].CLK
i_clk => fifo_b[28][16].CLK
i_clk => fifo_b[28][17].CLK
i_clk => fifo_b[28][18].CLK
i_clk => fifo_b[28][19].CLK
i_clk => fifo_b[28][20].CLK
i_clk => fifo_b[28][21].CLK
i_clk => fifo_b[28][22].CLK
i_clk => fifo_b[28][23].CLK
i_clk => fifo_b[28][24].CLK
i_clk => fifo_b[28][25].CLK
i_clk => fifo_b[28][26].CLK
i_clk => fifo_b[28][27].CLK
i_clk => fifo_b[28][28].CLK
i_clk => fifo_b[28][29].CLK
i_clk => fifo_b[28][30].CLK
i_clk => fifo_b[28][31].CLK
i_clk => fifo_b[27][0].CLK
i_clk => fifo_b[27][1].CLK
i_clk => fifo_b[27][2].CLK
i_clk => fifo_b[27][3].CLK
i_clk => fifo_b[27][4].CLK
i_clk => fifo_b[27][5].CLK
i_clk => fifo_b[27][6].CLK
i_clk => fifo_b[27][7].CLK
i_clk => fifo_b[27][8].CLK
i_clk => fifo_b[27][9].CLK
i_clk => fifo_b[27][10].CLK
i_clk => fifo_b[27][11].CLK
i_clk => fifo_b[27][12].CLK
i_clk => fifo_b[27][13].CLK
i_clk => fifo_b[27][14].CLK
i_clk => fifo_b[27][15].CLK
i_clk => fifo_b[27][16].CLK
i_clk => fifo_b[27][17].CLK
i_clk => fifo_b[27][18].CLK
i_clk => fifo_b[27][19].CLK
i_clk => fifo_b[27][20].CLK
i_clk => fifo_b[27][21].CLK
i_clk => fifo_b[27][22].CLK
i_clk => fifo_b[27][23].CLK
i_clk => fifo_b[27][24].CLK
i_clk => fifo_b[27][25].CLK
i_clk => fifo_b[27][26].CLK
i_clk => fifo_b[27][27].CLK
i_clk => fifo_b[27][28].CLK
i_clk => fifo_b[27][29].CLK
i_clk => fifo_b[27][30].CLK
i_clk => fifo_b[27][31].CLK
i_clk => fifo_b[26][0].CLK
i_clk => fifo_b[26][1].CLK
i_clk => fifo_b[26][2].CLK
i_clk => fifo_b[26][3].CLK
i_clk => fifo_b[26][4].CLK
i_clk => fifo_b[26][5].CLK
i_clk => fifo_b[26][6].CLK
i_clk => fifo_b[26][7].CLK
i_clk => fifo_b[26][8].CLK
i_clk => fifo_b[26][9].CLK
i_clk => fifo_b[26][10].CLK
i_clk => fifo_b[26][11].CLK
i_clk => fifo_b[26][12].CLK
i_clk => fifo_b[26][13].CLK
i_clk => fifo_b[26][14].CLK
i_clk => fifo_b[26][15].CLK
i_clk => fifo_b[26][16].CLK
i_clk => fifo_b[26][17].CLK
i_clk => fifo_b[26][18].CLK
i_clk => fifo_b[26][19].CLK
i_clk => fifo_b[26][20].CLK
i_clk => fifo_b[26][21].CLK
i_clk => fifo_b[26][22].CLK
i_clk => fifo_b[26][23].CLK
i_clk => fifo_b[26][24].CLK
i_clk => fifo_b[26][25].CLK
i_clk => fifo_b[26][26].CLK
i_clk => fifo_b[26][27].CLK
i_clk => fifo_b[26][28].CLK
i_clk => fifo_b[26][29].CLK
i_clk => fifo_b[26][30].CLK
i_clk => fifo_b[26][31].CLK
i_clk => fifo_b[25][0].CLK
i_clk => fifo_b[25][1].CLK
i_clk => fifo_b[25][2].CLK
i_clk => fifo_b[25][3].CLK
i_clk => fifo_b[25][4].CLK
i_clk => fifo_b[25][5].CLK
i_clk => fifo_b[25][6].CLK
i_clk => fifo_b[25][7].CLK
i_clk => fifo_b[25][8].CLK
i_clk => fifo_b[25][9].CLK
i_clk => fifo_b[25][10].CLK
i_clk => fifo_b[25][11].CLK
i_clk => fifo_b[25][12].CLK
i_clk => fifo_b[25][13].CLK
i_clk => fifo_b[25][14].CLK
i_clk => fifo_b[25][15].CLK
i_clk => fifo_b[25][16].CLK
i_clk => fifo_b[25][17].CLK
i_clk => fifo_b[25][18].CLK
i_clk => fifo_b[25][19].CLK
i_clk => fifo_b[25][20].CLK
i_clk => fifo_b[25][21].CLK
i_clk => fifo_b[25][22].CLK
i_clk => fifo_b[25][23].CLK
i_clk => fifo_b[25][24].CLK
i_clk => fifo_b[25][25].CLK
i_clk => fifo_b[25][26].CLK
i_clk => fifo_b[25][27].CLK
i_clk => fifo_b[25][28].CLK
i_clk => fifo_b[25][29].CLK
i_clk => fifo_b[25][30].CLK
i_clk => fifo_b[25][31].CLK
i_clk => fifo_b[24][0].CLK
i_clk => fifo_b[24][1].CLK
i_clk => fifo_b[24][2].CLK
i_clk => fifo_b[24][3].CLK
i_clk => fifo_b[24][4].CLK
i_clk => fifo_b[24][5].CLK
i_clk => fifo_b[24][6].CLK
i_clk => fifo_b[24][7].CLK
i_clk => fifo_b[24][8].CLK
i_clk => fifo_b[24][9].CLK
i_clk => fifo_b[24][10].CLK
i_clk => fifo_b[24][11].CLK
i_clk => fifo_b[24][12].CLK
i_clk => fifo_b[24][13].CLK
i_clk => fifo_b[24][14].CLK
i_clk => fifo_b[24][15].CLK
i_clk => fifo_b[24][16].CLK
i_clk => fifo_b[24][17].CLK
i_clk => fifo_b[24][18].CLK
i_clk => fifo_b[24][19].CLK
i_clk => fifo_b[24][20].CLK
i_clk => fifo_b[24][21].CLK
i_clk => fifo_b[24][22].CLK
i_clk => fifo_b[24][23].CLK
i_clk => fifo_b[24][24].CLK
i_clk => fifo_b[24][25].CLK
i_clk => fifo_b[24][26].CLK
i_clk => fifo_b[24][27].CLK
i_clk => fifo_b[24][28].CLK
i_clk => fifo_b[24][29].CLK
i_clk => fifo_b[24][30].CLK
i_clk => fifo_b[24][31].CLK
i_clk => fifo_b[23][0].CLK
i_clk => fifo_b[23][1].CLK
i_clk => fifo_b[23][2].CLK
i_clk => fifo_b[23][3].CLK
i_clk => fifo_b[23][4].CLK
i_clk => fifo_b[23][5].CLK
i_clk => fifo_b[23][6].CLK
i_clk => fifo_b[23][7].CLK
i_clk => fifo_b[23][8].CLK
i_clk => fifo_b[23][9].CLK
i_clk => fifo_b[23][10].CLK
i_clk => fifo_b[23][11].CLK
i_clk => fifo_b[23][12].CLK
i_clk => fifo_b[23][13].CLK
i_clk => fifo_b[23][14].CLK
i_clk => fifo_b[23][15].CLK
i_clk => fifo_b[23][16].CLK
i_clk => fifo_b[23][17].CLK
i_clk => fifo_b[23][18].CLK
i_clk => fifo_b[23][19].CLK
i_clk => fifo_b[23][20].CLK
i_clk => fifo_b[23][21].CLK
i_clk => fifo_b[23][22].CLK
i_clk => fifo_b[23][23].CLK
i_clk => fifo_b[23][24].CLK
i_clk => fifo_b[23][25].CLK
i_clk => fifo_b[23][26].CLK
i_clk => fifo_b[23][27].CLK
i_clk => fifo_b[23][28].CLK
i_clk => fifo_b[23][29].CLK
i_clk => fifo_b[23][30].CLK
i_clk => fifo_b[23][31].CLK
i_clk => fifo_b[22][0].CLK
i_clk => fifo_b[22][1].CLK
i_clk => fifo_b[22][2].CLK
i_clk => fifo_b[22][3].CLK
i_clk => fifo_b[22][4].CLK
i_clk => fifo_b[22][5].CLK
i_clk => fifo_b[22][6].CLK
i_clk => fifo_b[22][7].CLK
i_clk => fifo_b[22][8].CLK
i_clk => fifo_b[22][9].CLK
i_clk => fifo_b[22][10].CLK
i_clk => fifo_b[22][11].CLK
i_clk => fifo_b[22][12].CLK
i_clk => fifo_b[22][13].CLK
i_clk => fifo_b[22][14].CLK
i_clk => fifo_b[22][15].CLK
i_clk => fifo_b[22][16].CLK
i_clk => fifo_b[22][17].CLK
i_clk => fifo_b[22][18].CLK
i_clk => fifo_b[22][19].CLK
i_clk => fifo_b[22][20].CLK
i_clk => fifo_b[22][21].CLK
i_clk => fifo_b[22][22].CLK
i_clk => fifo_b[22][23].CLK
i_clk => fifo_b[22][24].CLK
i_clk => fifo_b[22][25].CLK
i_clk => fifo_b[22][26].CLK
i_clk => fifo_b[22][27].CLK
i_clk => fifo_b[22][28].CLK
i_clk => fifo_b[22][29].CLK
i_clk => fifo_b[22][30].CLK
i_clk => fifo_b[22][31].CLK
i_clk => fifo_b[21][0].CLK
i_clk => fifo_b[21][1].CLK
i_clk => fifo_b[21][2].CLK
i_clk => fifo_b[21][3].CLK
i_clk => fifo_b[21][4].CLK
i_clk => fifo_b[21][5].CLK
i_clk => fifo_b[21][6].CLK
i_clk => fifo_b[21][7].CLK
i_clk => fifo_b[21][8].CLK
i_clk => fifo_b[21][9].CLK
i_clk => fifo_b[21][10].CLK
i_clk => fifo_b[21][11].CLK
i_clk => fifo_b[21][12].CLK
i_clk => fifo_b[21][13].CLK
i_clk => fifo_b[21][14].CLK
i_clk => fifo_b[21][15].CLK
i_clk => fifo_b[21][16].CLK
i_clk => fifo_b[21][17].CLK
i_clk => fifo_b[21][18].CLK
i_clk => fifo_b[21][19].CLK
i_clk => fifo_b[21][20].CLK
i_clk => fifo_b[21][21].CLK
i_clk => fifo_b[21][22].CLK
i_clk => fifo_b[21][23].CLK
i_clk => fifo_b[21][24].CLK
i_clk => fifo_b[21][25].CLK
i_clk => fifo_b[21][26].CLK
i_clk => fifo_b[21][27].CLK
i_clk => fifo_b[21][28].CLK
i_clk => fifo_b[21][29].CLK
i_clk => fifo_b[21][30].CLK
i_clk => fifo_b[21][31].CLK
i_clk => fifo_b[20][0].CLK
i_clk => fifo_b[20][1].CLK
i_clk => fifo_b[20][2].CLK
i_clk => fifo_b[20][3].CLK
i_clk => fifo_b[20][4].CLK
i_clk => fifo_b[20][5].CLK
i_clk => fifo_b[20][6].CLK
i_clk => fifo_b[20][7].CLK
i_clk => fifo_b[20][8].CLK
i_clk => fifo_b[20][9].CLK
i_clk => fifo_b[20][10].CLK
i_clk => fifo_b[20][11].CLK
i_clk => fifo_b[20][12].CLK
i_clk => fifo_b[20][13].CLK
i_clk => fifo_b[20][14].CLK
i_clk => fifo_b[20][15].CLK
i_clk => fifo_b[20][16].CLK
i_clk => fifo_b[20][17].CLK
i_clk => fifo_b[20][18].CLK
i_clk => fifo_b[20][19].CLK
i_clk => fifo_b[20][20].CLK
i_clk => fifo_b[20][21].CLK
i_clk => fifo_b[20][22].CLK
i_clk => fifo_b[20][23].CLK
i_clk => fifo_b[20][24].CLK
i_clk => fifo_b[20][25].CLK
i_clk => fifo_b[20][26].CLK
i_clk => fifo_b[20][27].CLK
i_clk => fifo_b[20][28].CLK
i_clk => fifo_b[20][29].CLK
i_clk => fifo_b[20][30].CLK
i_clk => fifo_b[20][31].CLK
i_clk => fifo_b[19][0].CLK
i_clk => fifo_b[19][1].CLK
i_clk => fifo_b[19][2].CLK
i_clk => fifo_b[19][3].CLK
i_clk => fifo_b[19][4].CLK
i_clk => fifo_b[19][5].CLK
i_clk => fifo_b[19][6].CLK
i_clk => fifo_b[19][7].CLK
i_clk => fifo_b[19][8].CLK
i_clk => fifo_b[19][9].CLK
i_clk => fifo_b[19][10].CLK
i_clk => fifo_b[19][11].CLK
i_clk => fifo_b[19][12].CLK
i_clk => fifo_b[19][13].CLK
i_clk => fifo_b[19][14].CLK
i_clk => fifo_b[19][15].CLK
i_clk => fifo_b[19][16].CLK
i_clk => fifo_b[19][17].CLK
i_clk => fifo_b[19][18].CLK
i_clk => fifo_b[19][19].CLK
i_clk => fifo_b[19][20].CLK
i_clk => fifo_b[19][21].CLK
i_clk => fifo_b[19][22].CLK
i_clk => fifo_b[19][23].CLK
i_clk => fifo_b[19][24].CLK
i_clk => fifo_b[19][25].CLK
i_clk => fifo_b[19][26].CLK
i_clk => fifo_b[19][27].CLK
i_clk => fifo_b[19][28].CLK
i_clk => fifo_b[19][29].CLK
i_clk => fifo_b[19][30].CLK
i_clk => fifo_b[19][31].CLK
i_clk => fifo_b[18][0].CLK
i_clk => fifo_b[18][1].CLK
i_clk => fifo_b[18][2].CLK
i_clk => fifo_b[18][3].CLK
i_clk => fifo_b[18][4].CLK
i_clk => fifo_b[18][5].CLK
i_clk => fifo_b[18][6].CLK
i_clk => fifo_b[18][7].CLK
i_clk => fifo_b[18][8].CLK
i_clk => fifo_b[18][9].CLK
i_clk => fifo_b[18][10].CLK
i_clk => fifo_b[18][11].CLK
i_clk => fifo_b[18][12].CLK
i_clk => fifo_b[18][13].CLK
i_clk => fifo_b[18][14].CLK
i_clk => fifo_b[18][15].CLK
i_clk => fifo_b[18][16].CLK
i_clk => fifo_b[18][17].CLK
i_clk => fifo_b[18][18].CLK
i_clk => fifo_b[18][19].CLK
i_clk => fifo_b[18][20].CLK
i_clk => fifo_b[18][21].CLK
i_clk => fifo_b[18][22].CLK
i_clk => fifo_b[18][23].CLK
i_clk => fifo_b[18][24].CLK
i_clk => fifo_b[18][25].CLK
i_clk => fifo_b[18][26].CLK
i_clk => fifo_b[18][27].CLK
i_clk => fifo_b[18][28].CLK
i_clk => fifo_b[18][29].CLK
i_clk => fifo_b[18][30].CLK
i_clk => fifo_b[18][31].CLK
i_clk => fifo_b[17][0].CLK
i_clk => fifo_b[17][1].CLK
i_clk => fifo_b[17][2].CLK
i_clk => fifo_b[17][3].CLK
i_clk => fifo_b[17][4].CLK
i_clk => fifo_b[17][5].CLK
i_clk => fifo_b[17][6].CLK
i_clk => fifo_b[17][7].CLK
i_clk => fifo_b[17][8].CLK
i_clk => fifo_b[17][9].CLK
i_clk => fifo_b[17][10].CLK
i_clk => fifo_b[17][11].CLK
i_clk => fifo_b[17][12].CLK
i_clk => fifo_b[17][13].CLK
i_clk => fifo_b[17][14].CLK
i_clk => fifo_b[17][15].CLK
i_clk => fifo_b[17][16].CLK
i_clk => fifo_b[17][17].CLK
i_clk => fifo_b[17][18].CLK
i_clk => fifo_b[17][19].CLK
i_clk => fifo_b[17][20].CLK
i_clk => fifo_b[17][21].CLK
i_clk => fifo_b[17][22].CLK
i_clk => fifo_b[17][23].CLK
i_clk => fifo_b[17][24].CLK
i_clk => fifo_b[17][25].CLK
i_clk => fifo_b[17][26].CLK
i_clk => fifo_b[17][27].CLK
i_clk => fifo_b[17][28].CLK
i_clk => fifo_b[17][29].CLK
i_clk => fifo_b[17][30].CLK
i_clk => fifo_b[17][31].CLK
i_clk => fifo_b[16][0].CLK
i_clk => fifo_b[16][1].CLK
i_clk => fifo_b[16][2].CLK
i_clk => fifo_b[16][3].CLK
i_clk => fifo_b[16][4].CLK
i_clk => fifo_b[16][5].CLK
i_clk => fifo_b[16][6].CLK
i_clk => fifo_b[16][7].CLK
i_clk => fifo_b[16][8].CLK
i_clk => fifo_b[16][9].CLK
i_clk => fifo_b[16][10].CLK
i_clk => fifo_b[16][11].CLK
i_clk => fifo_b[16][12].CLK
i_clk => fifo_b[16][13].CLK
i_clk => fifo_b[16][14].CLK
i_clk => fifo_b[16][15].CLK
i_clk => fifo_b[16][16].CLK
i_clk => fifo_b[16][17].CLK
i_clk => fifo_b[16][18].CLK
i_clk => fifo_b[16][19].CLK
i_clk => fifo_b[16][20].CLK
i_clk => fifo_b[16][21].CLK
i_clk => fifo_b[16][22].CLK
i_clk => fifo_b[16][23].CLK
i_clk => fifo_b[16][24].CLK
i_clk => fifo_b[16][25].CLK
i_clk => fifo_b[16][26].CLK
i_clk => fifo_b[16][27].CLK
i_clk => fifo_b[16][28].CLK
i_clk => fifo_b[16][29].CLK
i_clk => fifo_b[16][30].CLK
i_clk => fifo_b[16][31].CLK
i_clk => fifo_b[15][0].CLK
i_clk => fifo_b[15][1].CLK
i_clk => fifo_b[15][2].CLK
i_clk => fifo_b[15][3].CLK
i_clk => fifo_b[15][4].CLK
i_clk => fifo_b[15][5].CLK
i_clk => fifo_b[15][6].CLK
i_clk => fifo_b[15][7].CLK
i_clk => fifo_b[15][8].CLK
i_clk => fifo_b[15][9].CLK
i_clk => fifo_b[15][10].CLK
i_clk => fifo_b[15][11].CLK
i_clk => fifo_b[15][12].CLK
i_clk => fifo_b[15][13].CLK
i_clk => fifo_b[15][14].CLK
i_clk => fifo_b[15][15].CLK
i_clk => fifo_b[15][16].CLK
i_clk => fifo_b[15][17].CLK
i_clk => fifo_b[15][18].CLK
i_clk => fifo_b[15][19].CLK
i_clk => fifo_b[15][20].CLK
i_clk => fifo_b[15][21].CLK
i_clk => fifo_b[15][22].CLK
i_clk => fifo_b[15][23].CLK
i_clk => fifo_b[15][24].CLK
i_clk => fifo_b[15][25].CLK
i_clk => fifo_b[15][26].CLK
i_clk => fifo_b[15][27].CLK
i_clk => fifo_b[15][28].CLK
i_clk => fifo_b[15][29].CLK
i_clk => fifo_b[15][30].CLK
i_clk => fifo_b[15][31].CLK
i_clk => fifo_b[14][0].CLK
i_clk => fifo_b[14][1].CLK
i_clk => fifo_b[14][2].CLK
i_clk => fifo_b[14][3].CLK
i_clk => fifo_b[14][4].CLK
i_clk => fifo_b[14][5].CLK
i_clk => fifo_b[14][6].CLK
i_clk => fifo_b[14][7].CLK
i_clk => fifo_b[14][8].CLK
i_clk => fifo_b[14][9].CLK
i_clk => fifo_b[14][10].CLK
i_clk => fifo_b[14][11].CLK
i_clk => fifo_b[14][12].CLK
i_clk => fifo_b[14][13].CLK
i_clk => fifo_b[14][14].CLK
i_clk => fifo_b[14][15].CLK
i_clk => fifo_b[14][16].CLK
i_clk => fifo_b[14][17].CLK
i_clk => fifo_b[14][18].CLK
i_clk => fifo_b[14][19].CLK
i_clk => fifo_b[14][20].CLK
i_clk => fifo_b[14][21].CLK
i_clk => fifo_b[14][22].CLK
i_clk => fifo_b[14][23].CLK
i_clk => fifo_b[14][24].CLK
i_clk => fifo_b[14][25].CLK
i_clk => fifo_b[14][26].CLK
i_clk => fifo_b[14][27].CLK
i_clk => fifo_b[14][28].CLK
i_clk => fifo_b[14][29].CLK
i_clk => fifo_b[14][30].CLK
i_clk => fifo_b[14][31].CLK
i_clk => fifo_b[13][0].CLK
i_clk => fifo_b[13][1].CLK
i_clk => fifo_b[13][2].CLK
i_clk => fifo_b[13][3].CLK
i_clk => fifo_b[13][4].CLK
i_clk => fifo_b[13][5].CLK
i_clk => fifo_b[13][6].CLK
i_clk => fifo_b[13][7].CLK
i_clk => fifo_b[13][8].CLK
i_clk => fifo_b[13][9].CLK
i_clk => fifo_b[13][10].CLK
i_clk => fifo_b[13][11].CLK
i_clk => fifo_b[13][12].CLK
i_clk => fifo_b[13][13].CLK
i_clk => fifo_b[13][14].CLK
i_clk => fifo_b[13][15].CLK
i_clk => fifo_b[13][16].CLK
i_clk => fifo_b[13][17].CLK
i_clk => fifo_b[13][18].CLK
i_clk => fifo_b[13][19].CLK
i_clk => fifo_b[13][20].CLK
i_clk => fifo_b[13][21].CLK
i_clk => fifo_b[13][22].CLK
i_clk => fifo_b[13][23].CLK
i_clk => fifo_b[13][24].CLK
i_clk => fifo_b[13][25].CLK
i_clk => fifo_b[13][26].CLK
i_clk => fifo_b[13][27].CLK
i_clk => fifo_b[13][28].CLK
i_clk => fifo_b[13][29].CLK
i_clk => fifo_b[13][30].CLK
i_clk => fifo_b[13][31].CLK
i_clk => fifo_b[12][0].CLK
i_clk => fifo_b[12][1].CLK
i_clk => fifo_b[12][2].CLK
i_clk => fifo_b[12][3].CLK
i_clk => fifo_b[12][4].CLK
i_clk => fifo_b[12][5].CLK
i_clk => fifo_b[12][6].CLK
i_clk => fifo_b[12][7].CLK
i_clk => fifo_b[12][8].CLK
i_clk => fifo_b[12][9].CLK
i_clk => fifo_b[12][10].CLK
i_clk => fifo_b[12][11].CLK
i_clk => fifo_b[12][12].CLK
i_clk => fifo_b[12][13].CLK
i_clk => fifo_b[12][14].CLK
i_clk => fifo_b[12][15].CLK
i_clk => fifo_b[12][16].CLK
i_clk => fifo_b[12][17].CLK
i_clk => fifo_b[12][18].CLK
i_clk => fifo_b[12][19].CLK
i_clk => fifo_b[12][20].CLK
i_clk => fifo_b[12][21].CLK
i_clk => fifo_b[12][22].CLK
i_clk => fifo_b[12][23].CLK
i_clk => fifo_b[12][24].CLK
i_clk => fifo_b[12][25].CLK
i_clk => fifo_b[12][26].CLK
i_clk => fifo_b[12][27].CLK
i_clk => fifo_b[12][28].CLK
i_clk => fifo_b[12][29].CLK
i_clk => fifo_b[12][30].CLK
i_clk => fifo_b[12][31].CLK
i_clk => fifo_b[11][0].CLK
i_clk => fifo_b[11][1].CLK
i_clk => fifo_b[11][2].CLK
i_clk => fifo_b[11][3].CLK
i_clk => fifo_b[11][4].CLK
i_clk => fifo_b[11][5].CLK
i_clk => fifo_b[11][6].CLK
i_clk => fifo_b[11][7].CLK
i_clk => fifo_b[11][8].CLK
i_clk => fifo_b[11][9].CLK
i_clk => fifo_b[11][10].CLK
i_clk => fifo_b[11][11].CLK
i_clk => fifo_b[11][12].CLK
i_clk => fifo_b[11][13].CLK
i_clk => fifo_b[11][14].CLK
i_clk => fifo_b[11][15].CLK
i_clk => fifo_b[11][16].CLK
i_clk => fifo_b[11][17].CLK
i_clk => fifo_b[11][18].CLK
i_clk => fifo_b[11][19].CLK
i_clk => fifo_b[11][20].CLK
i_clk => fifo_b[11][21].CLK
i_clk => fifo_b[11][22].CLK
i_clk => fifo_b[11][23].CLK
i_clk => fifo_b[11][24].CLK
i_clk => fifo_b[11][25].CLK
i_clk => fifo_b[11][26].CLK
i_clk => fifo_b[11][27].CLK
i_clk => fifo_b[11][28].CLK
i_clk => fifo_b[11][29].CLK
i_clk => fifo_b[11][30].CLK
i_clk => fifo_b[11][31].CLK
i_clk => fifo_b[10][0].CLK
i_clk => fifo_b[10][1].CLK
i_clk => fifo_b[10][2].CLK
i_clk => fifo_b[10][3].CLK
i_clk => fifo_b[10][4].CLK
i_clk => fifo_b[10][5].CLK
i_clk => fifo_b[10][6].CLK
i_clk => fifo_b[10][7].CLK
i_clk => fifo_b[10][8].CLK
i_clk => fifo_b[10][9].CLK
i_clk => fifo_b[10][10].CLK
i_clk => fifo_b[10][11].CLK
i_clk => fifo_b[10][12].CLK
i_clk => fifo_b[10][13].CLK
i_clk => fifo_b[10][14].CLK
i_clk => fifo_b[10][15].CLK
i_clk => fifo_b[10][16].CLK
i_clk => fifo_b[10][17].CLK
i_clk => fifo_b[10][18].CLK
i_clk => fifo_b[10][19].CLK
i_clk => fifo_b[10][20].CLK
i_clk => fifo_b[10][21].CLK
i_clk => fifo_b[10][22].CLK
i_clk => fifo_b[10][23].CLK
i_clk => fifo_b[10][24].CLK
i_clk => fifo_b[10][25].CLK
i_clk => fifo_b[10][26].CLK
i_clk => fifo_b[10][27].CLK
i_clk => fifo_b[10][28].CLK
i_clk => fifo_b[10][29].CLK
i_clk => fifo_b[10][30].CLK
i_clk => fifo_b[10][31].CLK
i_clk => fifo_b[9][0].CLK
i_clk => fifo_b[9][1].CLK
i_clk => fifo_b[9][2].CLK
i_clk => fifo_b[9][3].CLK
i_clk => fifo_b[9][4].CLK
i_clk => fifo_b[9][5].CLK
i_clk => fifo_b[9][6].CLK
i_clk => fifo_b[9][7].CLK
i_clk => fifo_b[9][8].CLK
i_clk => fifo_b[9][9].CLK
i_clk => fifo_b[9][10].CLK
i_clk => fifo_b[9][11].CLK
i_clk => fifo_b[9][12].CLK
i_clk => fifo_b[9][13].CLK
i_clk => fifo_b[9][14].CLK
i_clk => fifo_b[9][15].CLK
i_clk => fifo_b[9][16].CLK
i_clk => fifo_b[9][17].CLK
i_clk => fifo_b[9][18].CLK
i_clk => fifo_b[9][19].CLK
i_clk => fifo_b[9][20].CLK
i_clk => fifo_b[9][21].CLK
i_clk => fifo_b[9][22].CLK
i_clk => fifo_b[9][23].CLK
i_clk => fifo_b[9][24].CLK
i_clk => fifo_b[9][25].CLK
i_clk => fifo_b[9][26].CLK
i_clk => fifo_b[9][27].CLK
i_clk => fifo_b[9][28].CLK
i_clk => fifo_b[9][29].CLK
i_clk => fifo_b[9][30].CLK
i_clk => fifo_b[9][31].CLK
i_clk => fifo_b[8][0].CLK
i_clk => fifo_b[8][1].CLK
i_clk => fifo_b[8][2].CLK
i_clk => fifo_b[8][3].CLK
i_clk => fifo_b[8][4].CLK
i_clk => fifo_b[8][5].CLK
i_clk => fifo_b[8][6].CLK
i_clk => fifo_b[8][7].CLK
i_clk => fifo_b[8][8].CLK
i_clk => fifo_b[8][9].CLK
i_clk => fifo_b[8][10].CLK
i_clk => fifo_b[8][11].CLK
i_clk => fifo_b[8][12].CLK
i_clk => fifo_b[8][13].CLK
i_clk => fifo_b[8][14].CLK
i_clk => fifo_b[8][15].CLK
i_clk => fifo_b[8][16].CLK
i_clk => fifo_b[8][17].CLK
i_clk => fifo_b[8][18].CLK
i_clk => fifo_b[8][19].CLK
i_clk => fifo_b[8][20].CLK
i_clk => fifo_b[8][21].CLK
i_clk => fifo_b[8][22].CLK
i_clk => fifo_b[8][23].CLK
i_clk => fifo_b[8][24].CLK
i_clk => fifo_b[8][25].CLK
i_clk => fifo_b[8][26].CLK
i_clk => fifo_b[8][27].CLK
i_clk => fifo_b[8][28].CLK
i_clk => fifo_b[8][29].CLK
i_clk => fifo_b[8][30].CLK
i_clk => fifo_b[8][31].CLK
i_clk => fifo_b[7][0].CLK
i_clk => fifo_b[7][1].CLK
i_clk => fifo_b[7][2].CLK
i_clk => fifo_b[7][3].CLK
i_clk => fifo_b[7][4].CLK
i_clk => fifo_b[7][5].CLK
i_clk => fifo_b[7][6].CLK
i_clk => fifo_b[7][7].CLK
i_clk => fifo_b[7][8].CLK
i_clk => fifo_b[7][9].CLK
i_clk => fifo_b[7][10].CLK
i_clk => fifo_b[7][11].CLK
i_clk => fifo_b[7][12].CLK
i_clk => fifo_b[7][13].CLK
i_clk => fifo_b[7][14].CLK
i_clk => fifo_b[7][15].CLK
i_clk => fifo_b[7][16].CLK
i_clk => fifo_b[7][17].CLK
i_clk => fifo_b[7][18].CLK
i_clk => fifo_b[7][19].CLK
i_clk => fifo_b[7][20].CLK
i_clk => fifo_b[7][21].CLK
i_clk => fifo_b[7][22].CLK
i_clk => fifo_b[7][23].CLK
i_clk => fifo_b[7][24].CLK
i_clk => fifo_b[7][25].CLK
i_clk => fifo_b[7][26].CLK
i_clk => fifo_b[7][27].CLK
i_clk => fifo_b[7][28].CLK
i_clk => fifo_b[7][29].CLK
i_clk => fifo_b[7][30].CLK
i_clk => fifo_b[7][31].CLK
i_clk => fifo_b[6][0].CLK
i_clk => fifo_b[6][1].CLK
i_clk => fifo_b[6][2].CLK
i_clk => fifo_b[6][3].CLK
i_clk => fifo_b[6][4].CLK
i_clk => fifo_b[6][5].CLK
i_clk => fifo_b[6][6].CLK
i_clk => fifo_b[6][7].CLK
i_clk => fifo_b[6][8].CLK
i_clk => fifo_b[6][9].CLK
i_clk => fifo_b[6][10].CLK
i_clk => fifo_b[6][11].CLK
i_clk => fifo_b[6][12].CLK
i_clk => fifo_b[6][13].CLK
i_clk => fifo_b[6][14].CLK
i_clk => fifo_b[6][15].CLK
i_clk => fifo_b[6][16].CLK
i_clk => fifo_b[6][17].CLK
i_clk => fifo_b[6][18].CLK
i_clk => fifo_b[6][19].CLK
i_clk => fifo_b[6][20].CLK
i_clk => fifo_b[6][21].CLK
i_clk => fifo_b[6][22].CLK
i_clk => fifo_b[6][23].CLK
i_clk => fifo_b[6][24].CLK
i_clk => fifo_b[6][25].CLK
i_clk => fifo_b[6][26].CLK
i_clk => fifo_b[6][27].CLK
i_clk => fifo_b[6][28].CLK
i_clk => fifo_b[6][29].CLK
i_clk => fifo_b[6][30].CLK
i_clk => fifo_b[6][31].CLK
i_clk => fifo_b[5][0].CLK
i_clk => fifo_b[5][1].CLK
i_clk => fifo_b[5][2].CLK
i_clk => fifo_b[5][3].CLK
i_clk => fifo_b[5][4].CLK
i_clk => fifo_b[5][5].CLK
i_clk => fifo_b[5][6].CLK
i_clk => fifo_b[5][7].CLK
i_clk => fifo_b[5][8].CLK
i_clk => fifo_b[5][9].CLK
i_clk => fifo_b[5][10].CLK
i_clk => fifo_b[5][11].CLK
i_clk => fifo_b[5][12].CLK
i_clk => fifo_b[5][13].CLK
i_clk => fifo_b[5][14].CLK
i_clk => fifo_b[5][15].CLK
i_clk => fifo_b[5][16].CLK
i_clk => fifo_b[5][17].CLK
i_clk => fifo_b[5][18].CLK
i_clk => fifo_b[5][19].CLK
i_clk => fifo_b[5][20].CLK
i_clk => fifo_b[5][21].CLK
i_clk => fifo_b[5][22].CLK
i_clk => fifo_b[5][23].CLK
i_clk => fifo_b[5][24].CLK
i_clk => fifo_b[5][25].CLK
i_clk => fifo_b[5][26].CLK
i_clk => fifo_b[5][27].CLK
i_clk => fifo_b[5][28].CLK
i_clk => fifo_b[5][29].CLK
i_clk => fifo_b[5][30].CLK
i_clk => fifo_b[5][31].CLK
i_clk => fifo_b[4][0].CLK
i_clk => fifo_b[4][1].CLK
i_clk => fifo_b[4][2].CLK
i_clk => fifo_b[4][3].CLK
i_clk => fifo_b[4][4].CLK
i_clk => fifo_b[4][5].CLK
i_clk => fifo_b[4][6].CLK
i_clk => fifo_b[4][7].CLK
i_clk => fifo_b[4][8].CLK
i_clk => fifo_b[4][9].CLK
i_clk => fifo_b[4][10].CLK
i_clk => fifo_b[4][11].CLK
i_clk => fifo_b[4][12].CLK
i_clk => fifo_b[4][13].CLK
i_clk => fifo_b[4][14].CLK
i_clk => fifo_b[4][15].CLK
i_clk => fifo_b[4][16].CLK
i_clk => fifo_b[4][17].CLK
i_clk => fifo_b[4][18].CLK
i_clk => fifo_b[4][19].CLK
i_clk => fifo_b[4][20].CLK
i_clk => fifo_b[4][21].CLK
i_clk => fifo_b[4][22].CLK
i_clk => fifo_b[4][23].CLK
i_clk => fifo_b[4][24].CLK
i_clk => fifo_b[4][25].CLK
i_clk => fifo_b[4][26].CLK
i_clk => fifo_b[4][27].CLK
i_clk => fifo_b[4][28].CLK
i_clk => fifo_b[4][29].CLK
i_clk => fifo_b[4][30].CLK
i_clk => fifo_b[4][31].CLK
i_clk => fifo_b[3][0].CLK
i_clk => fifo_b[3][1].CLK
i_clk => fifo_b[3][2].CLK
i_clk => fifo_b[3][3].CLK
i_clk => fifo_b[3][4].CLK
i_clk => fifo_b[3][5].CLK
i_clk => fifo_b[3][6].CLK
i_clk => fifo_b[3][7].CLK
i_clk => fifo_b[3][8].CLK
i_clk => fifo_b[3][9].CLK
i_clk => fifo_b[3][10].CLK
i_clk => fifo_b[3][11].CLK
i_clk => fifo_b[3][12].CLK
i_clk => fifo_b[3][13].CLK
i_clk => fifo_b[3][14].CLK
i_clk => fifo_b[3][15].CLK
i_clk => fifo_b[3][16].CLK
i_clk => fifo_b[3][17].CLK
i_clk => fifo_b[3][18].CLK
i_clk => fifo_b[3][19].CLK
i_clk => fifo_b[3][20].CLK
i_clk => fifo_b[3][21].CLK
i_clk => fifo_b[3][22].CLK
i_clk => fifo_b[3][23].CLK
i_clk => fifo_b[3][24].CLK
i_clk => fifo_b[3][25].CLK
i_clk => fifo_b[3][26].CLK
i_clk => fifo_b[3][27].CLK
i_clk => fifo_b[3][28].CLK
i_clk => fifo_b[3][29].CLK
i_clk => fifo_b[3][30].CLK
i_clk => fifo_b[3][31].CLK
i_clk => fifo_b[2][0].CLK
i_clk => fifo_b[2][1].CLK
i_clk => fifo_b[2][2].CLK
i_clk => fifo_b[2][3].CLK
i_clk => fifo_b[2][4].CLK
i_clk => fifo_b[2][5].CLK
i_clk => fifo_b[2][6].CLK
i_clk => fifo_b[2][7].CLK
i_clk => fifo_b[2][8].CLK
i_clk => fifo_b[2][9].CLK
i_clk => fifo_b[2][10].CLK
i_clk => fifo_b[2][11].CLK
i_clk => fifo_b[2][12].CLK
i_clk => fifo_b[2][13].CLK
i_clk => fifo_b[2][14].CLK
i_clk => fifo_b[2][15].CLK
i_clk => fifo_b[2][16].CLK
i_clk => fifo_b[2][17].CLK
i_clk => fifo_b[2][18].CLK
i_clk => fifo_b[2][19].CLK
i_clk => fifo_b[2][20].CLK
i_clk => fifo_b[2][21].CLK
i_clk => fifo_b[2][22].CLK
i_clk => fifo_b[2][23].CLK
i_clk => fifo_b[2][24].CLK
i_clk => fifo_b[2][25].CLK
i_clk => fifo_b[2][26].CLK
i_clk => fifo_b[2][27].CLK
i_clk => fifo_b[2][28].CLK
i_clk => fifo_b[2][29].CLK
i_clk => fifo_b[2][30].CLK
i_clk => fifo_b[2][31].CLK
i_clk => fifo_b[1][0].CLK
i_clk => fifo_b[1][1].CLK
i_clk => fifo_b[1][2].CLK
i_clk => fifo_b[1][3].CLK
i_clk => fifo_b[1][4].CLK
i_clk => fifo_b[1][5].CLK
i_clk => fifo_b[1][6].CLK
i_clk => fifo_b[1][7].CLK
i_clk => fifo_b[1][8].CLK
i_clk => fifo_b[1][9].CLK
i_clk => fifo_b[1][10].CLK
i_clk => fifo_b[1][11].CLK
i_clk => fifo_b[1][12].CLK
i_clk => fifo_b[1][13].CLK
i_clk => fifo_b[1][14].CLK
i_clk => fifo_b[1][15].CLK
i_clk => fifo_b[1][16].CLK
i_clk => fifo_b[1][17].CLK
i_clk => fifo_b[1][18].CLK
i_clk => fifo_b[1][19].CLK
i_clk => fifo_b[1][20].CLK
i_clk => fifo_b[1][21].CLK
i_clk => fifo_b[1][22].CLK
i_clk => fifo_b[1][23].CLK
i_clk => fifo_b[1][24].CLK
i_clk => fifo_b[1][25].CLK
i_clk => fifo_b[1][26].CLK
i_clk => fifo_b[1][27].CLK
i_clk => fifo_b[1][28].CLK
i_clk => fifo_b[1][29].CLK
i_clk => fifo_b[1][30].CLK
i_clk => fifo_b[1][31].CLK
i_clk => fifo_b[0][0].CLK
i_clk => fifo_b[0][1].CLK
i_clk => fifo_b[0][2].CLK
i_clk => fifo_b[0][3].CLK
i_clk => fifo_b[0][4].CLK
i_clk => fifo_b[0][5].CLK
i_clk => fifo_b[0][6].CLK
i_clk => fifo_b[0][7].CLK
i_clk => fifo_b[0][8].CLK
i_clk => fifo_b[0][9].CLK
i_clk => fifo_b[0][10].CLK
i_clk => fifo_b[0][11].CLK
i_clk => fifo_b[0][12].CLK
i_clk => fifo_b[0][13].CLK
i_clk => fifo_b[0][14].CLK
i_clk => fifo_b[0][15].CLK
i_clk => fifo_b[0][16].CLK
i_clk => fifo_b[0][17].CLK
i_clk => fifo_b[0][18].CLK
i_clk => fifo_b[0][19].CLK
i_clk => fifo_b[0][20].CLK
i_clk => fifo_b[0][21].CLK
i_clk => fifo_b[0][22].CLK
i_clk => fifo_b[0][23].CLK
i_clk => fifo_b[0][24].CLK
i_clk => fifo_b[0][25].CLK
i_clk => fifo_b[0][26].CLK
i_clk => fifo_b[0][27].CLK
i_clk => fifo_b[0][28].CLK
i_clk => fifo_b[0][29].CLK
i_clk => fifo_b[0][30].CLK
i_clk => fifo_b[0][31].CLK
i_clk => fifo_a[127][0].CLK
i_clk => fifo_a[127][1].CLK
i_clk => fifo_a[127][2].CLK
i_clk => fifo_a[127][3].CLK
i_clk => fifo_a[127][4].CLK
i_clk => fifo_a[127][5].CLK
i_clk => fifo_a[127][6].CLK
i_clk => fifo_a[127][7].CLK
i_clk => fifo_a[127][8].CLK
i_clk => fifo_a[127][9].CLK
i_clk => fifo_a[127][10].CLK
i_clk => fifo_a[127][11].CLK
i_clk => fifo_a[127][12].CLK
i_clk => fifo_a[127][13].CLK
i_clk => fifo_a[127][14].CLK
i_clk => fifo_a[127][15].CLK
i_clk => fifo_a[127][16].CLK
i_clk => fifo_a[127][17].CLK
i_clk => fifo_a[127][18].CLK
i_clk => fifo_a[127][19].CLK
i_clk => fifo_a[127][20].CLK
i_clk => fifo_a[127][21].CLK
i_clk => fifo_a[127][22].CLK
i_clk => fifo_a[127][23].CLK
i_clk => fifo_a[127][24].CLK
i_clk => fifo_a[127][25].CLK
i_clk => fifo_a[127][26].CLK
i_clk => fifo_a[127][27].CLK
i_clk => fifo_a[127][28].CLK
i_clk => fifo_a[127][29].CLK
i_clk => fifo_a[127][30].CLK
i_clk => fifo_a[127][31].CLK
i_clk => fifo_a[126][0].CLK
i_clk => fifo_a[126][1].CLK
i_clk => fifo_a[126][2].CLK
i_clk => fifo_a[126][3].CLK
i_clk => fifo_a[126][4].CLK
i_clk => fifo_a[126][5].CLK
i_clk => fifo_a[126][6].CLK
i_clk => fifo_a[126][7].CLK
i_clk => fifo_a[126][8].CLK
i_clk => fifo_a[126][9].CLK
i_clk => fifo_a[126][10].CLK
i_clk => fifo_a[126][11].CLK
i_clk => fifo_a[126][12].CLK
i_clk => fifo_a[126][13].CLK
i_clk => fifo_a[126][14].CLK
i_clk => fifo_a[126][15].CLK
i_clk => fifo_a[126][16].CLK
i_clk => fifo_a[126][17].CLK
i_clk => fifo_a[126][18].CLK
i_clk => fifo_a[126][19].CLK
i_clk => fifo_a[126][20].CLK
i_clk => fifo_a[126][21].CLK
i_clk => fifo_a[126][22].CLK
i_clk => fifo_a[126][23].CLK
i_clk => fifo_a[126][24].CLK
i_clk => fifo_a[126][25].CLK
i_clk => fifo_a[126][26].CLK
i_clk => fifo_a[126][27].CLK
i_clk => fifo_a[126][28].CLK
i_clk => fifo_a[126][29].CLK
i_clk => fifo_a[126][30].CLK
i_clk => fifo_a[126][31].CLK
i_clk => fifo_a[125][0].CLK
i_clk => fifo_a[125][1].CLK
i_clk => fifo_a[125][2].CLK
i_clk => fifo_a[125][3].CLK
i_clk => fifo_a[125][4].CLK
i_clk => fifo_a[125][5].CLK
i_clk => fifo_a[125][6].CLK
i_clk => fifo_a[125][7].CLK
i_clk => fifo_a[125][8].CLK
i_clk => fifo_a[125][9].CLK
i_clk => fifo_a[125][10].CLK
i_clk => fifo_a[125][11].CLK
i_clk => fifo_a[125][12].CLK
i_clk => fifo_a[125][13].CLK
i_clk => fifo_a[125][14].CLK
i_clk => fifo_a[125][15].CLK
i_clk => fifo_a[125][16].CLK
i_clk => fifo_a[125][17].CLK
i_clk => fifo_a[125][18].CLK
i_clk => fifo_a[125][19].CLK
i_clk => fifo_a[125][20].CLK
i_clk => fifo_a[125][21].CLK
i_clk => fifo_a[125][22].CLK
i_clk => fifo_a[125][23].CLK
i_clk => fifo_a[125][24].CLK
i_clk => fifo_a[125][25].CLK
i_clk => fifo_a[125][26].CLK
i_clk => fifo_a[125][27].CLK
i_clk => fifo_a[125][28].CLK
i_clk => fifo_a[125][29].CLK
i_clk => fifo_a[125][30].CLK
i_clk => fifo_a[125][31].CLK
i_clk => fifo_a[124][0].CLK
i_clk => fifo_a[124][1].CLK
i_clk => fifo_a[124][2].CLK
i_clk => fifo_a[124][3].CLK
i_clk => fifo_a[124][4].CLK
i_clk => fifo_a[124][5].CLK
i_clk => fifo_a[124][6].CLK
i_clk => fifo_a[124][7].CLK
i_clk => fifo_a[124][8].CLK
i_clk => fifo_a[124][9].CLK
i_clk => fifo_a[124][10].CLK
i_clk => fifo_a[124][11].CLK
i_clk => fifo_a[124][12].CLK
i_clk => fifo_a[124][13].CLK
i_clk => fifo_a[124][14].CLK
i_clk => fifo_a[124][15].CLK
i_clk => fifo_a[124][16].CLK
i_clk => fifo_a[124][17].CLK
i_clk => fifo_a[124][18].CLK
i_clk => fifo_a[124][19].CLK
i_clk => fifo_a[124][20].CLK
i_clk => fifo_a[124][21].CLK
i_clk => fifo_a[124][22].CLK
i_clk => fifo_a[124][23].CLK
i_clk => fifo_a[124][24].CLK
i_clk => fifo_a[124][25].CLK
i_clk => fifo_a[124][26].CLK
i_clk => fifo_a[124][27].CLK
i_clk => fifo_a[124][28].CLK
i_clk => fifo_a[124][29].CLK
i_clk => fifo_a[124][30].CLK
i_clk => fifo_a[124][31].CLK
i_clk => fifo_a[123][0].CLK
i_clk => fifo_a[123][1].CLK
i_clk => fifo_a[123][2].CLK
i_clk => fifo_a[123][3].CLK
i_clk => fifo_a[123][4].CLK
i_clk => fifo_a[123][5].CLK
i_clk => fifo_a[123][6].CLK
i_clk => fifo_a[123][7].CLK
i_clk => fifo_a[123][8].CLK
i_clk => fifo_a[123][9].CLK
i_clk => fifo_a[123][10].CLK
i_clk => fifo_a[123][11].CLK
i_clk => fifo_a[123][12].CLK
i_clk => fifo_a[123][13].CLK
i_clk => fifo_a[123][14].CLK
i_clk => fifo_a[123][15].CLK
i_clk => fifo_a[123][16].CLK
i_clk => fifo_a[123][17].CLK
i_clk => fifo_a[123][18].CLK
i_clk => fifo_a[123][19].CLK
i_clk => fifo_a[123][20].CLK
i_clk => fifo_a[123][21].CLK
i_clk => fifo_a[123][22].CLK
i_clk => fifo_a[123][23].CLK
i_clk => fifo_a[123][24].CLK
i_clk => fifo_a[123][25].CLK
i_clk => fifo_a[123][26].CLK
i_clk => fifo_a[123][27].CLK
i_clk => fifo_a[123][28].CLK
i_clk => fifo_a[123][29].CLK
i_clk => fifo_a[123][30].CLK
i_clk => fifo_a[123][31].CLK
i_clk => fifo_a[122][0].CLK
i_clk => fifo_a[122][1].CLK
i_clk => fifo_a[122][2].CLK
i_clk => fifo_a[122][3].CLK
i_clk => fifo_a[122][4].CLK
i_clk => fifo_a[122][5].CLK
i_clk => fifo_a[122][6].CLK
i_clk => fifo_a[122][7].CLK
i_clk => fifo_a[122][8].CLK
i_clk => fifo_a[122][9].CLK
i_clk => fifo_a[122][10].CLK
i_clk => fifo_a[122][11].CLK
i_clk => fifo_a[122][12].CLK
i_clk => fifo_a[122][13].CLK
i_clk => fifo_a[122][14].CLK
i_clk => fifo_a[122][15].CLK
i_clk => fifo_a[122][16].CLK
i_clk => fifo_a[122][17].CLK
i_clk => fifo_a[122][18].CLK
i_clk => fifo_a[122][19].CLK
i_clk => fifo_a[122][20].CLK
i_clk => fifo_a[122][21].CLK
i_clk => fifo_a[122][22].CLK
i_clk => fifo_a[122][23].CLK
i_clk => fifo_a[122][24].CLK
i_clk => fifo_a[122][25].CLK
i_clk => fifo_a[122][26].CLK
i_clk => fifo_a[122][27].CLK
i_clk => fifo_a[122][28].CLK
i_clk => fifo_a[122][29].CLK
i_clk => fifo_a[122][30].CLK
i_clk => fifo_a[122][31].CLK
i_clk => fifo_a[121][0].CLK
i_clk => fifo_a[121][1].CLK
i_clk => fifo_a[121][2].CLK
i_clk => fifo_a[121][3].CLK
i_clk => fifo_a[121][4].CLK
i_clk => fifo_a[121][5].CLK
i_clk => fifo_a[121][6].CLK
i_clk => fifo_a[121][7].CLK
i_clk => fifo_a[121][8].CLK
i_clk => fifo_a[121][9].CLK
i_clk => fifo_a[121][10].CLK
i_clk => fifo_a[121][11].CLK
i_clk => fifo_a[121][12].CLK
i_clk => fifo_a[121][13].CLK
i_clk => fifo_a[121][14].CLK
i_clk => fifo_a[121][15].CLK
i_clk => fifo_a[121][16].CLK
i_clk => fifo_a[121][17].CLK
i_clk => fifo_a[121][18].CLK
i_clk => fifo_a[121][19].CLK
i_clk => fifo_a[121][20].CLK
i_clk => fifo_a[121][21].CLK
i_clk => fifo_a[121][22].CLK
i_clk => fifo_a[121][23].CLK
i_clk => fifo_a[121][24].CLK
i_clk => fifo_a[121][25].CLK
i_clk => fifo_a[121][26].CLK
i_clk => fifo_a[121][27].CLK
i_clk => fifo_a[121][28].CLK
i_clk => fifo_a[121][29].CLK
i_clk => fifo_a[121][30].CLK
i_clk => fifo_a[121][31].CLK
i_clk => fifo_a[120][0].CLK
i_clk => fifo_a[120][1].CLK
i_clk => fifo_a[120][2].CLK
i_clk => fifo_a[120][3].CLK
i_clk => fifo_a[120][4].CLK
i_clk => fifo_a[120][5].CLK
i_clk => fifo_a[120][6].CLK
i_clk => fifo_a[120][7].CLK
i_clk => fifo_a[120][8].CLK
i_clk => fifo_a[120][9].CLK
i_clk => fifo_a[120][10].CLK
i_clk => fifo_a[120][11].CLK
i_clk => fifo_a[120][12].CLK
i_clk => fifo_a[120][13].CLK
i_clk => fifo_a[120][14].CLK
i_clk => fifo_a[120][15].CLK
i_clk => fifo_a[120][16].CLK
i_clk => fifo_a[120][17].CLK
i_clk => fifo_a[120][18].CLK
i_clk => fifo_a[120][19].CLK
i_clk => fifo_a[120][20].CLK
i_clk => fifo_a[120][21].CLK
i_clk => fifo_a[120][22].CLK
i_clk => fifo_a[120][23].CLK
i_clk => fifo_a[120][24].CLK
i_clk => fifo_a[120][25].CLK
i_clk => fifo_a[120][26].CLK
i_clk => fifo_a[120][27].CLK
i_clk => fifo_a[120][28].CLK
i_clk => fifo_a[120][29].CLK
i_clk => fifo_a[120][30].CLK
i_clk => fifo_a[120][31].CLK
i_clk => fifo_a[119][0].CLK
i_clk => fifo_a[119][1].CLK
i_clk => fifo_a[119][2].CLK
i_clk => fifo_a[119][3].CLK
i_clk => fifo_a[119][4].CLK
i_clk => fifo_a[119][5].CLK
i_clk => fifo_a[119][6].CLK
i_clk => fifo_a[119][7].CLK
i_clk => fifo_a[119][8].CLK
i_clk => fifo_a[119][9].CLK
i_clk => fifo_a[119][10].CLK
i_clk => fifo_a[119][11].CLK
i_clk => fifo_a[119][12].CLK
i_clk => fifo_a[119][13].CLK
i_clk => fifo_a[119][14].CLK
i_clk => fifo_a[119][15].CLK
i_clk => fifo_a[119][16].CLK
i_clk => fifo_a[119][17].CLK
i_clk => fifo_a[119][18].CLK
i_clk => fifo_a[119][19].CLK
i_clk => fifo_a[119][20].CLK
i_clk => fifo_a[119][21].CLK
i_clk => fifo_a[119][22].CLK
i_clk => fifo_a[119][23].CLK
i_clk => fifo_a[119][24].CLK
i_clk => fifo_a[119][25].CLK
i_clk => fifo_a[119][26].CLK
i_clk => fifo_a[119][27].CLK
i_clk => fifo_a[119][28].CLK
i_clk => fifo_a[119][29].CLK
i_clk => fifo_a[119][30].CLK
i_clk => fifo_a[119][31].CLK
i_clk => fifo_a[118][0].CLK
i_clk => fifo_a[118][1].CLK
i_clk => fifo_a[118][2].CLK
i_clk => fifo_a[118][3].CLK
i_clk => fifo_a[118][4].CLK
i_clk => fifo_a[118][5].CLK
i_clk => fifo_a[118][6].CLK
i_clk => fifo_a[118][7].CLK
i_clk => fifo_a[118][8].CLK
i_clk => fifo_a[118][9].CLK
i_clk => fifo_a[118][10].CLK
i_clk => fifo_a[118][11].CLK
i_clk => fifo_a[118][12].CLK
i_clk => fifo_a[118][13].CLK
i_clk => fifo_a[118][14].CLK
i_clk => fifo_a[118][15].CLK
i_clk => fifo_a[118][16].CLK
i_clk => fifo_a[118][17].CLK
i_clk => fifo_a[118][18].CLK
i_clk => fifo_a[118][19].CLK
i_clk => fifo_a[118][20].CLK
i_clk => fifo_a[118][21].CLK
i_clk => fifo_a[118][22].CLK
i_clk => fifo_a[118][23].CLK
i_clk => fifo_a[118][24].CLK
i_clk => fifo_a[118][25].CLK
i_clk => fifo_a[118][26].CLK
i_clk => fifo_a[118][27].CLK
i_clk => fifo_a[118][28].CLK
i_clk => fifo_a[118][29].CLK
i_clk => fifo_a[118][30].CLK
i_clk => fifo_a[118][31].CLK
i_clk => fifo_a[117][0].CLK
i_clk => fifo_a[117][1].CLK
i_clk => fifo_a[117][2].CLK
i_clk => fifo_a[117][3].CLK
i_clk => fifo_a[117][4].CLK
i_clk => fifo_a[117][5].CLK
i_clk => fifo_a[117][6].CLK
i_clk => fifo_a[117][7].CLK
i_clk => fifo_a[117][8].CLK
i_clk => fifo_a[117][9].CLK
i_clk => fifo_a[117][10].CLK
i_clk => fifo_a[117][11].CLK
i_clk => fifo_a[117][12].CLK
i_clk => fifo_a[117][13].CLK
i_clk => fifo_a[117][14].CLK
i_clk => fifo_a[117][15].CLK
i_clk => fifo_a[117][16].CLK
i_clk => fifo_a[117][17].CLK
i_clk => fifo_a[117][18].CLK
i_clk => fifo_a[117][19].CLK
i_clk => fifo_a[117][20].CLK
i_clk => fifo_a[117][21].CLK
i_clk => fifo_a[117][22].CLK
i_clk => fifo_a[117][23].CLK
i_clk => fifo_a[117][24].CLK
i_clk => fifo_a[117][25].CLK
i_clk => fifo_a[117][26].CLK
i_clk => fifo_a[117][27].CLK
i_clk => fifo_a[117][28].CLK
i_clk => fifo_a[117][29].CLK
i_clk => fifo_a[117][30].CLK
i_clk => fifo_a[117][31].CLK
i_clk => fifo_a[116][0].CLK
i_clk => fifo_a[116][1].CLK
i_clk => fifo_a[116][2].CLK
i_clk => fifo_a[116][3].CLK
i_clk => fifo_a[116][4].CLK
i_clk => fifo_a[116][5].CLK
i_clk => fifo_a[116][6].CLK
i_clk => fifo_a[116][7].CLK
i_clk => fifo_a[116][8].CLK
i_clk => fifo_a[116][9].CLK
i_clk => fifo_a[116][10].CLK
i_clk => fifo_a[116][11].CLK
i_clk => fifo_a[116][12].CLK
i_clk => fifo_a[116][13].CLK
i_clk => fifo_a[116][14].CLK
i_clk => fifo_a[116][15].CLK
i_clk => fifo_a[116][16].CLK
i_clk => fifo_a[116][17].CLK
i_clk => fifo_a[116][18].CLK
i_clk => fifo_a[116][19].CLK
i_clk => fifo_a[116][20].CLK
i_clk => fifo_a[116][21].CLK
i_clk => fifo_a[116][22].CLK
i_clk => fifo_a[116][23].CLK
i_clk => fifo_a[116][24].CLK
i_clk => fifo_a[116][25].CLK
i_clk => fifo_a[116][26].CLK
i_clk => fifo_a[116][27].CLK
i_clk => fifo_a[116][28].CLK
i_clk => fifo_a[116][29].CLK
i_clk => fifo_a[116][30].CLK
i_clk => fifo_a[116][31].CLK
i_clk => fifo_a[115][0].CLK
i_clk => fifo_a[115][1].CLK
i_clk => fifo_a[115][2].CLK
i_clk => fifo_a[115][3].CLK
i_clk => fifo_a[115][4].CLK
i_clk => fifo_a[115][5].CLK
i_clk => fifo_a[115][6].CLK
i_clk => fifo_a[115][7].CLK
i_clk => fifo_a[115][8].CLK
i_clk => fifo_a[115][9].CLK
i_clk => fifo_a[115][10].CLK
i_clk => fifo_a[115][11].CLK
i_clk => fifo_a[115][12].CLK
i_clk => fifo_a[115][13].CLK
i_clk => fifo_a[115][14].CLK
i_clk => fifo_a[115][15].CLK
i_clk => fifo_a[115][16].CLK
i_clk => fifo_a[115][17].CLK
i_clk => fifo_a[115][18].CLK
i_clk => fifo_a[115][19].CLK
i_clk => fifo_a[115][20].CLK
i_clk => fifo_a[115][21].CLK
i_clk => fifo_a[115][22].CLK
i_clk => fifo_a[115][23].CLK
i_clk => fifo_a[115][24].CLK
i_clk => fifo_a[115][25].CLK
i_clk => fifo_a[115][26].CLK
i_clk => fifo_a[115][27].CLK
i_clk => fifo_a[115][28].CLK
i_clk => fifo_a[115][29].CLK
i_clk => fifo_a[115][30].CLK
i_clk => fifo_a[115][31].CLK
i_clk => fifo_a[114][0].CLK
i_clk => fifo_a[114][1].CLK
i_clk => fifo_a[114][2].CLK
i_clk => fifo_a[114][3].CLK
i_clk => fifo_a[114][4].CLK
i_clk => fifo_a[114][5].CLK
i_clk => fifo_a[114][6].CLK
i_clk => fifo_a[114][7].CLK
i_clk => fifo_a[114][8].CLK
i_clk => fifo_a[114][9].CLK
i_clk => fifo_a[114][10].CLK
i_clk => fifo_a[114][11].CLK
i_clk => fifo_a[114][12].CLK
i_clk => fifo_a[114][13].CLK
i_clk => fifo_a[114][14].CLK
i_clk => fifo_a[114][15].CLK
i_clk => fifo_a[114][16].CLK
i_clk => fifo_a[114][17].CLK
i_clk => fifo_a[114][18].CLK
i_clk => fifo_a[114][19].CLK
i_clk => fifo_a[114][20].CLK
i_clk => fifo_a[114][21].CLK
i_clk => fifo_a[114][22].CLK
i_clk => fifo_a[114][23].CLK
i_clk => fifo_a[114][24].CLK
i_clk => fifo_a[114][25].CLK
i_clk => fifo_a[114][26].CLK
i_clk => fifo_a[114][27].CLK
i_clk => fifo_a[114][28].CLK
i_clk => fifo_a[114][29].CLK
i_clk => fifo_a[114][30].CLK
i_clk => fifo_a[114][31].CLK
i_clk => fifo_a[113][0].CLK
i_clk => fifo_a[113][1].CLK
i_clk => fifo_a[113][2].CLK
i_clk => fifo_a[113][3].CLK
i_clk => fifo_a[113][4].CLK
i_clk => fifo_a[113][5].CLK
i_clk => fifo_a[113][6].CLK
i_clk => fifo_a[113][7].CLK
i_clk => fifo_a[113][8].CLK
i_clk => fifo_a[113][9].CLK
i_clk => fifo_a[113][10].CLK
i_clk => fifo_a[113][11].CLK
i_clk => fifo_a[113][12].CLK
i_clk => fifo_a[113][13].CLK
i_clk => fifo_a[113][14].CLK
i_clk => fifo_a[113][15].CLK
i_clk => fifo_a[113][16].CLK
i_clk => fifo_a[113][17].CLK
i_clk => fifo_a[113][18].CLK
i_clk => fifo_a[113][19].CLK
i_clk => fifo_a[113][20].CLK
i_clk => fifo_a[113][21].CLK
i_clk => fifo_a[113][22].CLK
i_clk => fifo_a[113][23].CLK
i_clk => fifo_a[113][24].CLK
i_clk => fifo_a[113][25].CLK
i_clk => fifo_a[113][26].CLK
i_clk => fifo_a[113][27].CLK
i_clk => fifo_a[113][28].CLK
i_clk => fifo_a[113][29].CLK
i_clk => fifo_a[113][30].CLK
i_clk => fifo_a[113][31].CLK
i_clk => fifo_a[112][0].CLK
i_clk => fifo_a[112][1].CLK
i_clk => fifo_a[112][2].CLK
i_clk => fifo_a[112][3].CLK
i_clk => fifo_a[112][4].CLK
i_clk => fifo_a[112][5].CLK
i_clk => fifo_a[112][6].CLK
i_clk => fifo_a[112][7].CLK
i_clk => fifo_a[112][8].CLK
i_clk => fifo_a[112][9].CLK
i_clk => fifo_a[112][10].CLK
i_clk => fifo_a[112][11].CLK
i_clk => fifo_a[112][12].CLK
i_clk => fifo_a[112][13].CLK
i_clk => fifo_a[112][14].CLK
i_clk => fifo_a[112][15].CLK
i_clk => fifo_a[112][16].CLK
i_clk => fifo_a[112][17].CLK
i_clk => fifo_a[112][18].CLK
i_clk => fifo_a[112][19].CLK
i_clk => fifo_a[112][20].CLK
i_clk => fifo_a[112][21].CLK
i_clk => fifo_a[112][22].CLK
i_clk => fifo_a[112][23].CLK
i_clk => fifo_a[112][24].CLK
i_clk => fifo_a[112][25].CLK
i_clk => fifo_a[112][26].CLK
i_clk => fifo_a[112][27].CLK
i_clk => fifo_a[112][28].CLK
i_clk => fifo_a[112][29].CLK
i_clk => fifo_a[112][30].CLK
i_clk => fifo_a[112][31].CLK
i_clk => fifo_a[111][0].CLK
i_clk => fifo_a[111][1].CLK
i_clk => fifo_a[111][2].CLK
i_clk => fifo_a[111][3].CLK
i_clk => fifo_a[111][4].CLK
i_clk => fifo_a[111][5].CLK
i_clk => fifo_a[111][6].CLK
i_clk => fifo_a[111][7].CLK
i_clk => fifo_a[111][8].CLK
i_clk => fifo_a[111][9].CLK
i_clk => fifo_a[111][10].CLK
i_clk => fifo_a[111][11].CLK
i_clk => fifo_a[111][12].CLK
i_clk => fifo_a[111][13].CLK
i_clk => fifo_a[111][14].CLK
i_clk => fifo_a[111][15].CLK
i_clk => fifo_a[111][16].CLK
i_clk => fifo_a[111][17].CLK
i_clk => fifo_a[111][18].CLK
i_clk => fifo_a[111][19].CLK
i_clk => fifo_a[111][20].CLK
i_clk => fifo_a[111][21].CLK
i_clk => fifo_a[111][22].CLK
i_clk => fifo_a[111][23].CLK
i_clk => fifo_a[111][24].CLK
i_clk => fifo_a[111][25].CLK
i_clk => fifo_a[111][26].CLK
i_clk => fifo_a[111][27].CLK
i_clk => fifo_a[111][28].CLK
i_clk => fifo_a[111][29].CLK
i_clk => fifo_a[111][30].CLK
i_clk => fifo_a[111][31].CLK
i_clk => fifo_a[110][0].CLK
i_clk => fifo_a[110][1].CLK
i_clk => fifo_a[110][2].CLK
i_clk => fifo_a[110][3].CLK
i_clk => fifo_a[110][4].CLK
i_clk => fifo_a[110][5].CLK
i_clk => fifo_a[110][6].CLK
i_clk => fifo_a[110][7].CLK
i_clk => fifo_a[110][8].CLK
i_clk => fifo_a[110][9].CLK
i_clk => fifo_a[110][10].CLK
i_clk => fifo_a[110][11].CLK
i_clk => fifo_a[110][12].CLK
i_clk => fifo_a[110][13].CLK
i_clk => fifo_a[110][14].CLK
i_clk => fifo_a[110][15].CLK
i_clk => fifo_a[110][16].CLK
i_clk => fifo_a[110][17].CLK
i_clk => fifo_a[110][18].CLK
i_clk => fifo_a[110][19].CLK
i_clk => fifo_a[110][20].CLK
i_clk => fifo_a[110][21].CLK
i_clk => fifo_a[110][22].CLK
i_clk => fifo_a[110][23].CLK
i_clk => fifo_a[110][24].CLK
i_clk => fifo_a[110][25].CLK
i_clk => fifo_a[110][26].CLK
i_clk => fifo_a[110][27].CLK
i_clk => fifo_a[110][28].CLK
i_clk => fifo_a[110][29].CLK
i_clk => fifo_a[110][30].CLK
i_clk => fifo_a[110][31].CLK
i_clk => fifo_a[109][0].CLK
i_clk => fifo_a[109][1].CLK
i_clk => fifo_a[109][2].CLK
i_clk => fifo_a[109][3].CLK
i_clk => fifo_a[109][4].CLK
i_clk => fifo_a[109][5].CLK
i_clk => fifo_a[109][6].CLK
i_clk => fifo_a[109][7].CLK
i_clk => fifo_a[109][8].CLK
i_clk => fifo_a[109][9].CLK
i_clk => fifo_a[109][10].CLK
i_clk => fifo_a[109][11].CLK
i_clk => fifo_a[109][12].CLK
i_clk => fifo_a[109][13].CLK
i_clk => fifo_a[109][14].CLK
i_clk => fifo_a[109][15].CLK
i_clk => fifo_a[109][16].CLK
i_clk => fifo_a[109][17].CLK
i_clk => fifo_a[109][18].CLK
i_clk => fifo_a[109][19].CLK
i_clk => fifo_a[109][20].CLK
i_clk => fifo_a[109][21].CLK
i_clk => fifo_a[109][22].CLK
i_clk => fifo_a[109][23].CLK
i_clk => fifo_a[109][24].CLK
i_clk => fifo_a[109][25].CLK
i_clk => fifo_a[109][26].CLK
i_clk => fifo_a[109][27].CLK
i_clk => fifo_a[109][28].CLK
i_clk => fifo_a[109][29].CLK
i_clk => fifo_a[109][30].CLK
i_clk => fifo_a[109][31].CLK
i_clk => fifo_a[108][0].CLK
i_clk => fifo_a[108][1].CLK
i_clk => fifo_a[108][2].CLK
i_clk => fifo_a[108][3].CLK
i_clk => fifo_a[108][4].CLK
i_clk => fifo_a[108][5].CLK
i_clk => fifo_a[108][6].CLK
i_clk => fifo_a[108][7].CLK
i_clk => fifo_a[108][8].CLK
i_clk => fifo_a[108][9].CLK
i_clk => fifo_a[108][10].CLK
i_clk => fifo_a[108][11].CLK
i_clk => fifo_a[108][12].CLK
i_clk => fifo_a[108][13].CLK
i_clk => fifo_a[108][14].CLK
i_clk => fifo_a[108][15].CLK
i_clk => fifo_a[108][16].CLK
i_clk => fifo_a[108][17].CLK
i_clk => fifo_a[108][18].CLK
i_clk => fifo_a[108][19].CLK
i_clk => fifo_a[108][20].CLK
i_clk => fifo_a[108][21].CLK
i_clk => fifo_a[108][22].CLK
i_clk => fifo_a[108][23].CLK
i_clk => fifo_a[108][24].CLK
i_clk => fifo_a[108][25].CLK
i_clk => fifo_a[108][26].CLK
i_clk => fifo_a[108][27].CLK
i_clk => fifo_a[108][28].CLK
i_clk => fifo_a[108][29].CLK
i_clk => fifo_a[108][30].CLK
i_clk => fifo_a[108][31].CLK
i_clk => fifo_a[107][0].CLK
i_clk => fifo_a[107][1].CLK
i_clk => fifo_a[107][2].CLK
i_clk => fifo_a[107][3].CLK
i_clk => fifo_a[107][4].CLK
i_clk => fifo_a[107][5].CLK
i_clk => fifo_a[107][6].CLK
i_clk => fifo_a[107][7].CLK
i_clk => fifo_a[107][8].CLK
i_clk => fifo_a[107][9].CLK
i_clk => fifo_a[107][10].CLK
i_clk => fifo_a[107][11].CLK
i_clk => fifo_a[107][12].CLK
i_clk => fifo_a[107][13].CLK
i_clk => fifo_a[107][14].CLK
i_clk => fifo_a[107][15].CLK
i_clk => fifo_a[107][16].CLK
i_clk => fifo_a[107][17].CLK
i_clk => fifo_a[107][18].CLK
i_clk => fifo_a[107][19].CLK
i_clk => fifo_a[107][20].CLK
i_clk => fifo_a[107][21].CLK
i_clk => fifo_a[107][22].CLK
i_clk => fifo_a[107][23].CLK
i_clk => fifo_a[107][24].CLK
i_clk => fifo_a[107][25].CLK
i_clk => fifo_a[107][26].CLK
i_clk => fifo_a[107][27].CLK
i_clk => fifo_a[107][28].CLK
i_clk => fifo_a[107][29].CLK
i_clk => fifo_a[107][30].CLK
i_clk => fifo_a[107][31].CLK
i_clk => fifo_a[106][0].CLK
i_clk => fifo_a[106][1].CLK
i_clk => fifo_a[106][2].CLK
i_clk => fifo_a[106][3].CLK
i_clk => fifo_a[106][4].CLK
i_clk => fifo_a[106][5].CLK
i_clk => fifo_a[106][6].CLK
i_clk => fifo_a[106][7].CLK
i_clk => fifo_a[106][8].CLK
i_clk => fifo_a[106][9].CLK
i_clk => fifo_a[106][10].CLK
i_clk => fifo_a[106][11].CLK
i_clk => fifo_a[106][12].CLK
i_clk => fifo_a[106][13].CLK
i_clk => fifo_a[106][14].CLK
i_clk => fifo_a[106][15].CLK
i_clk => fifo_a[106][16].CLK
i_clk => fifo_a[106][17].CLK
i_clk => fifo_a[106][18].CLK
i_clk => fifo_a[106][19].CLK
i_clk => fifo_a[106][20].CLK
i_clk => fifo_a[106][21].CLK
i_clk => fifo_a[106][22].CLK
i_clk => fifo_a[106][23].CLK
i_clk => fifo_a[106][24].CLK
i_clk => fifo_a[106][25].CLK
i_clk => fifo_a[106][26].CLK
i_clk => fifo_a[106][27].CLK
i_clk => fifo_a[106][28].CLK
i_clk => fifo_a[106][29].CLK
i_clk => fifo_a[106][30].CLK
i_clk => fifo_a[106][31].CLK
i_clk => fifo_a[105][0].CLK
i_clk => fifo_a[105][1].CLK
i_clk => fifo_a[105][2].CLK
i_clk => fifo_a[105][3].CLK
i_clk => fifo_a[105][4].CLK
i_clk => fifo_a[105][5].CLK
i_clk => fifo_a[105][6].CLK
i_clk => fifo_a[105][7].CLK
i_clk => fifo_a[105][8].CLK
i_clk => fifo_a[105][9].CLK
i_clk => fifo_a[105][10].CLK
i_clk => fifo_a[105][11].CLK
i_clk => fifo_a[105][12].CLK
i_clk => fifo_a[105][13].CLK
i_clk => fifo_a[105][14].CLK
i_clk => fifo_a[105][15].CLK
i_clk => fifo_a[105][16].CLK
i_clk => fifo_a[105][17].CLK
i_clk => fifo_a[105][18].CLK
i_clk => fifo_a[105][19].CLK
i_clk => fifo_a[105][20].CLK
i_clk => fifo_a[105][21].CLK
i_clk => fifo_a[105][22].CLK
i_clk => fifo_a[105][23].CLK
i_clk => fifo_a[105][24].CLK
i_clk => fifo_a[105][25].CLK
i_clk => fifo_a[105][26].CLK
i_clk => fifo_a[105][27].CLK
i_clk => fifo_a[105][28].CLK
i_clk => fifo_a[105][29].CLK
i_clk => fifo_a[105][30].CLK
i_clk => fifo_a[105][31].CLK
i_clk => fifo_a[104][0].CLK
i_clk => fifo_a[104][1].CLK
i_clk => fifo_a[104][2].CLK
i_clk => fifo_a[104][3].CLK
i_clk => fifo_a[104][4].CLK
i_clk => fifo_a[104][5].CLK
i_clk => fifo_a[104][6].CLK
i_clk => fifo_a[104][7].CLK
i_clk => fifo_a[104][8].CLK
i_clk => fifo_a[104][9].CLK
i_clk => fifo_a[104][10].CLK
i_clk => fifo_a[104][11].CLK
i_clk => fifo_a[104][12].CLK
i_clk => fifo_a[104][13].CLK
i_clk => fifo_a[104][14].CLK
i_clk => fifo_a[104][15].CLK
i_clk => fifo_a[104][16].CLK
i_clk => fifo_a[104][17].CLK
i_clk => fifo_a[104][18].CLK
i_clk => fifo_a[104][19].CLK
i_clk => fifo_a[104][20].CLK
i_clk => fifo_a[104][21].CLK
i_clk => fifo_a[104][22].CLK
i_clk => fifo_a[104][23].CLK
i_clk => fifo_a[104][24].CLK
i_clk => fifo_a[104][25].CLK
i_clk => fifo_a[104][26].CLK
i_clk => fifo_a[104][27].CLK
i_clk => fifo_a[104][28].CLK
i_clk => fifo_a[104][29].CLK
i_clk => fifo_a[104][30].CLK
i_clk => fifo_a[104][31].CLK
i_clk => fifo_a[103][0].CLK
i_clk => fifo_a[103][1].CLK
i_clk => fifo_a[103][2].CLK
i_clk => fifo_a[103][3].CLK
i_clk => fifo_a[103][4].CLK
i_clk => fifo_a[103][5].CLK
i_clk => fifo_a[103][6].CLK
i_clk => fifo_a[103][7].CLK
i_clk => fifo_a[103][8].CLK
i_clk => fifo_a[103][9].CLK
i_clk => fifo_a[103][10].CLK
i_clk => fifo_a[103][11].CLK
i_clk => fifo_a[103][12].CLK
i_clk => fifo_a[103][13].CLK
i_clk => fifo_a[103][14].CLK
i_clk => fifo_a[103][15].CLK
i_clk => fifo_a[103][16].CLK
i_clk => fifo_a[103][17].CLK
i_clk => fifo_a[103][18].CLK
i_clk => fifo_a[103][19].CLK
i_clk => fifo_a[103][20].CLK
i_clk => fifo_a[103][21].CLK
i_clk => fifo_a[103][22].CLK
i_clk => fifo_a[103][23].CLK
i_clk => fifo_a[103][24].CLK
i_clk => fifo_a[103][25].CLK
i_clk => fifo_a[103][26].CLK
i_clk => fifo_a[103][27].CLK
i_clk => fifo_a[103][28].CLK
i_clk => fifo_a[103][29].CLK
i_clk => fifo_a[103][30].CLK
i_clk => fifo_a[103][31].CLK
i_clk => fifo_a[102][0].CLK
i_clk => fifo_a[102][1].CLK
i_clk => fifo_a[102][2].CLK
i_clk => fifo_a[102][3].CLK
i_clk => fifo_a[102][4].CLK
i_clk => fifo_a[102][5].CLK
i_clk => fifo_a[102][6].CLK
i_clk => fifo_a[102][7].CLK
i_clk => fifo_a[102][8].CLK
i_clk => fifo_a[102][9].CLK
i_clk => fifo_a[102][10].CLK
i_clk => fifo_a[102][11].CLK
i_clk => fifo_a[102][12].CLK
i_clk => fifo_a[102][13].CLK
i_clk => fifo_a[102][14].CLK
i_clk => fifo_a[102][15].CLK
i_clk => fifo_a[102][16].CLK
i_clk => fifo_a[102][17].CLK
i_clk => fifo_a[102][18].CLK
i_clk => fifo_a[102][19].CLK
i_clk => fifo_a[102][20].CLK
i_clk => fifo_a[102][21].CLK
i_clk => fifo_a[102][22].CLK
i_clk => fifo_a[102][23].CLK
i_clk => fifo_a[102][24].CLK
i_clk => fifo_a[102][25].CLK
i_clk => fifo_a[102][26].CLK
i_clk => fifo_a[102][27].CLK
i_clk => fifo_a[102][28].CLK
i_clk => fifo_a[102][29].CLK
i_clk => fifo_a[102][30].CLK
i_clk => fifo_a[102][31].CLK
i_clk => fifo_a[101][0].CLK
i_clk => fifo_a[101][1].CLK
i_clk => fifo_a[101][2].CLK
i_clk => fifo_a[101][3].CLK
i_clk => fifo_a[101][4].CLK
i_clk => fifo_a[101][5].CLK
i_clk => fifo_a[101][6].CLK
i_clk => fifo_a[101][7].CLK
i_clk => fifo_a[101][8].CLK
i_clk => fifo_a[101][9].CLK
i_clk => fifo_a[101][10].CLK
i_clk => fifo_a[101][11].CLK
i_clk => fifo_a[101][12].CLK
i_clk => fifo_a[101][13].CLK
i_clk => fifo_a[101][14].CLK
i_clk => fifo_a[101][15].CLK
i_clk => fifo_a[101][16].CLK
i_clk => fifo_a[101][17].CLK
i_clk => fifo_a[101][18].CLK
i_clk => fifo_a[101][19].CLK
i_clk => fifo_a[101][20].CLK
i_clk => fifo_a[101][21].CLK
i_clk => fifo_a[101][22].CLK
i_clk => fifo_a[101][23].CLK
i_clk => fifo_a[101][24].CLK
i_clk => fifo_a[101][25].CLK
i_clk => fifo_a[101][26].CLK
i_clk => fifo_a[101][27].CLK
i_clk => fifo_a[101][28].CLK
i_clk => fifo_a[101][29].CLK
i_clk => fifo_a[101][30].CLK
i_clk => fifo_a[101][31].CLK
i_clk => fifo_a[100][0].CLK
i_clk => fifo_a[100][1].CLK
i_clk => fifo_a[100][2].CLK
i_clk => fifo_a[100][3].CLK
i_clk => fifo_a[100][4].CLK
i_clk => fifo_a[100][5].CLK
i_clk => fifo_a[100][6].CLK
i_clk => fifo_a[100][7].CLK
i_clk => fifo_a[100][8].CLK
i_clk => fifo_a[100][9].CLK
i_clk => fifo_a[100][10].CLK
i_clk => fifo_a[100][11].CLK
i_clk => fifo_a[100][12].CLK
i_clk => fifo_a[100][13].CLK
i_clk => fifo_a[100][14].CLK
i_clk => fifo_a[100][15].CLK
i_clk => fifo_a[100][16].CLK
i_clk => fifo_a[100][17].CLK
i_clk => fifo_a[100][18].CLK
i_clk => fifo_a[100][19].CLK
i_clk => fifo_a[100][20].CLK
i_clk => fifo_a[100][21].CLK
i_clk => fifo_a[100][22].CLK
i_clk => fifo_a[100][23].CLK
i_clk => fifo_a[100][24].CLK
i_clk => fifo_a[100][25].CLK
i_clk => fifo_a[100][26].CLK
i_clk => fifo_a[100][27].CLK
i_clk => fifo_a[100][28].CLK
i_clk => fifo_a[100][29].CLK
i_clk => fifo_a[100][30].CLK
i_clk => fifo_a[100][31].CLK
i_clk => fifo_a[99][0].CLK
i_clk => fifo_a[99][1].CLK
i_clk => fifo_a[99][2].CLK
i_clk => fifo_a[99][3].CLK
i_clk => fifo_a[99][4].CLK
i_clk => fifo_a[99][5].CLK
i_clk => fifo_a[99][6].CLK
i_clk => fifo_a[99][7].CLK
i_clk => fifo_a[99][8].CLK
i_clk => fifo_a[99][9].CLK
i_clk => fifo_a[99][10].CLK
i_clk => fifo_a[99][11].CLK
i_clk => fifo_a[99][12].CLK
i_clk => fifo_a[99][13].CLK
i_clk => fifo_a[99][14].CLK
i_clk => fifo_a[99][15].CLK
i_clk => fifo_a[99][16].CLK
i_clk => fifo_a[99][17].CLK
i_clk => fifo_a[99][18].CLK
i_clk => fifo_a[99][19].CLK
i_clk => fifo_a[99][20].CLK
i_clk => fifo_a[99][21].CLK
i_clk => fifo_a[99][22].CLK
i_clk => fifo_a[99][23].CLK
i_clk => fifo_a[99][24].CLK
i_clk => fifo_a[99][25].CLK
i_clk => fifo_a[99][26].CLK
i_clk => fifo_a[99][27].CLK
i_clk => fifo_a[99][28].CLK
i_clk => fifo_a[99][29].CLK
i_clk => fifo_a[99][30].CLK
i_clk => fifo_a[99][31].CLK
i_clk => fifo_a[98][0].CLK
i_clk => fifo_a[98][1].CLK
i_clk => fifo_a[98][2].CLK
i_clk => fifo_a[98][3].CLK
i_clk => fifo_a[98][4].CLK
i_clk => fifo_a[98][5].CLK
i_clk => fifo_a[98][6].CLK
i_clk => fifo_a[98][7].CLK
i_clk => fifo_a[98][8].CLK
i_clk => fifo_a[98][9].CLK
i_clk => fifo_a[98][10].CLK
i_clk => fifo_a[98][11].CLK
i_clk => fifo_a[98][12].CLK
i_clk => fifo_a[98][13].CLK
i_clk => fifo_a[98][14].CLK
i_clk => fifo_a[98][15].CLK
i_clk => fifo_a[98][16].CLK
i_clk => fifo_a[98][17].CLK
i_clk => fifo_a[98][18].CLK
i_clk => fifo_a[98][19].CLK
i_clk => fifo_a[98][20].CLK
i_clk => fifo_a[98][21].CLK
i_clk => fifo_a[98][22].CLK
i_clk => fifo_a[98][23].CLK
i_clk => fifo_a[98][24].CLK
i_clk => fifo_a[98][25].CLK
i_clk => fifo_a[98][26].CLK
i_clk => fifo_a[98][27].CLK
i_clk => fifo_a[98][28].CLK
i_clk => fifo_a[98][29].CLK
i_clk => fifo_a[98][30].CLK
i_clk => fifo_a[98][31].CLK
i_clk => fifo_a[97][0].CLK
i_clk => fifo_a[97][1].CLK
i_clk => fifo_a[97][2].CLK
i_clk => fifo_a[97][3].CLK
i_clk => fifo_a[97][4].CLK
i_clk => fifo_a[97][5].CLK
i_clk => fifo_a[97][6].CLK
i_clk => fifo_a[97][7].CLK
i_clk => fifo_a[97][8].CLK
i_clk => fifo_a[97][9].CLK
i_clk => fifo_a[97][10].CLK
i_clk => fifo_a[97][11].CLK
i_clk => fifo_a[97][12].CLK
i_clk => fifo_a[97][13].CLK
i_clk => fifo_a[97][14].CLK
i_clk => fifo_a[97][15].CLK
i_clk => fifo_a[97][16].CLK
i_clk => fifo_a[97][17].CLK
i_clk => fifo_a[97][18].CLK
i_clk => fifo_a[97][19].CLK
i_clk => fifo_a[97][20].CLK
i_clk => fifo_a[97][21].CLK
i_clk => fifo_a[97][22].CLK
i_clk => fifo_a[97][23].CLK
i_clk => fifo_a[97][24].CLK
i_clk => fifo_a[97][25].CLK
i_clk => fifo_a[97][26].CLK
i_clk => fifo_a[97][27].CLK
i_clk => fifo_a[97][28].CLK
i_clk => fifo_a[97][29].CLK
i_clk => fifo_a[97][30].CLK
i_clk => fifo_a[97][31].CLK
i_clk => fifo_a[96][0].CLK
i_clk => fifo_a[96][1].CLK
i_clk => fifo_a[96][2].CLK
i_clk => fifo_a[96][3].CLK
i_clk => fifo_a[96][4].CLK
i_clk => fifo_a[96][5].CLK
i_clk => fifo_a[96][6].CLK
i_clk => fifo_a[96][7].CLK
i_clk => fifo_a[96][8].CLK
i_clk => fifo_a[96][9].CLK
i_clk => fifo_a[96][10].CLK
i_clk => fifo_a[96][11].CLK
i_clk => fifo_a[96][12].CLK
i_clk => fifo_a[96][13].CLK
i_clk => fifo_a[96][14].CLK
i_clk => fifo_a[96][15].CLK
i_clk => fifo_a[96][16].CLK
i_clk => fifo_a[96][17].CLK
i_clk => fifo_a[96][18].CLK
i_clk => fifo_a[96][19].CLK
i_clk => fifo_a[96][20].CLK
i_clk => fifo_a[96][21].CLK
i_clk => fifo_a[96][22].CLK
i_clk => fifo_a[96][23].CLK
i_clk => fifo_a[96][24].CLK
i_clk => fifo_a[96][25].CLK
i_clk => fifo_a[96][26].CLK
i_clk => fifo_a[96][27].CLK
i_clk => fifo_a[96][28].CLK
i_clk => fifo_a[96][29].CLK
i_clk => fifo_a[96][30].CLK
i_clk => fifo_a[96][31].CLK
i_clk => fifo_a[95][0].CLK
i_clk => fifo_a[95][1].CLK
i_clk => fifo_a[95][2].CLK
i_clk => fifo_a[95][3].CLK
i_clk => fifo_a[95][4].CLK
i_clk => fifo_a[95][5].CLK
i_clk => fifo_a[95][6].CLK
i_clk => fifo_a[95][7].CLK
i_clk => fifo_a[95][8].CLK
i_clk => fifo_a[95][9].CLK
i_clk => fifo_a[95][10].CLK
i_clk => fifo_a[95][11].CLK
i_clk => fifo_a[95][12].CLK
i_clk => fifo_a[95][13].CLK
i_clk => fifo_a[95][14].CLK
i_clk => fifo_a[95][15].CLK
i_clk => fifo_a[95][16].CLK
i_clk => fifo_a[95][17].CLK
i_clk => fifo_a[95][18].CLK
i_clk => fifo_a[95][19].CLK
i_clk => fifo_a[95][20].CLK
i_clk => fifo_a[95][21].CLK
i_clk => fifo_a[95][22].CLK
i_clk => fifo_a[95][23].CLK
i_clk => fifo_a[95][24].CLK
i_clk => fifo_a[95][25].CLK
i_clk => fifo_a[95][26].CLK
i_clk => fifo_a[95][27].CLK
i_clk => fifo_a[95][28].CLK
i_clk => fifo_a[95][29].CLK
i_clk => fifo_a[95][30].CLK
i_clk => fifo_a[95][31].CLK
i_clk => fifo_a[94][0].CLK
i_clk => fifo_a[94][1].CLK
i_clk => fifo_a[94][2].CLK
i_clk => fifo_a[94][3].CLK
i_clk => fifo_a[94][4].CLK
i_clk => fifo_a[94][5].CLK
i_clk => fifo_a[94][6].CLK
i_clk => fifo_a[94][7].CLK
i_clk => fifo_a[94][8].CLK
i_clk => fifo_a[94][9].CLK
i_clk => fifo_a[94][10].CLK
i_clk => fifo_a[94][11].CLK
i_clk => fifo_a[94][12].CLK
i_clk => fifo_a[94][13].CLK
i_clk => fifo_a[94][14].CLK
i_clk => fifo_a[94][15].CLK
i_clk => fifo_a[94][16].CLK
i_clk => fifo_a[94][17].CLK
i_clk => fifo_a[94][18].CLK
i_clk => fifo_a[94][19].CLK
i_clk => fifo_a[94][20].CLK
i_clk => fifo_a[94][21].CLK
i_clk => fifo_a[94][22].CLK
i_clk => fifo_a[94][23].CLK
i_clk => fifo_a[94][24].CLK
i_clk => fifo_a[94][25].CLK
i_clk => fifo_a[94][26].CLK
i_clk => fifo_a[94][27].CLK
i_clk => fifo_a[94][28].CLK
i_clk => fifo_a[94][29].CLK
i_clk => fifo_a[94][30].CLK
i_clk => fifo_a[94][31].CLK
i_clk => fifo_a[93][0].CLK
i_clk => fifo_a[93][1].CLK
i_clk => fifo_a[93][2].CLK
i_clk => fifo_a[93][3].CLK
i_clk => fifo_a[93][4].CLK
i_clk => fifo_a[93][5].CLK
i_clk => fifo_a[93][6].CLK
i_clk => fifo_a[93][7].CLK
i_clk => fifo_a[93][8].CLK
i_clk => fifo_a[93][9].CLK
i_clk => fifo_a[93][10].CLK
i_clk => fifo_a[93][11].CLK
i_clk => fifo_a[93][12].CLK
i_clk => fifo_a[93][13].CLK
i_clk => fifo_a[93][14].CLK
i_clk => fifo_a[93][15].CLK
i_clk => fifo_a[93][16].CLK
i_clk => fifo_a[93][17].CLK
i_clk => fifo_a[93][18].CLK
i_clk => fifo_a[93][19].CLK
i_clk => fifo_a[93][20].CLK
i_clk => fifo_a[93][21].CLK
i_clk => fifo_a[93][22].CLK
i_clk => fifo_a[93][23].CLK
i_clk => fifo_a[93][24].CLK
i_clk => fifo_a[93][25].CLK
i_clk => fifo_a[93][26].CLK
i_clk => fifo_a[93][27].CLK
i_clk => fifo_a[93][28].CLK
i_clk => fifo_a[93][29].CLK
i_clk => fifo_a[93][30].CLK
i_clk => fifo_a[93][31].CLK
i_clk => fifo_a[92][0].CLK
i_clk => fifo_a[92][1].CLK
i_clk => fifo_a[92][2].CLK
i_clk => fifo_a[92][3].CLK
i_clk => fifo_a[92][4].CLK
i_clk => fifo_a[92][5].CLK
i_clk => fifo_a[92][6].CLK
i_clk => fifo_a[92][7].CLK
i_clk => fifo_a[92][8].CLK
i_clk => fifo_a[92][9].CLK
i_clk => fifo_a[92][10].CLK
i_clk => fifo_a[92][11].CLK
i_clk => fifo_a[92][12].CLK
i_clk => fifo_a[92][13].CLK
i_clk => fifo_a[92][14].CLK
i_clk => fifo_a[92][15].CLK
i_clk => fifo_a[92][16].CLK
i_clk => fifo_a[92][17].CLK
i_clk => fifo_a[92][18].CLK
i_clk => fifo_a[92][19].CLK
i_clk => fifo_a[92][20].CLK
i_clk => fifo_a[92][21].CLK
i_clk => fifo_a[92][22].CLK
i_clk => fifo_a[92][23].CLK
i_clk => fifo_a[92][24].CLK
i_clk => fifo_a[92][25].CLK
i_clk => fifo_a[92][26].CLK
i_clk => fifo_a[92][27].CLK
i_clk => fifo_a[92][28].CLK
i_clk => fifo_a[92][29].CLK
i_clk => fifo_a[92][30].CLK
i_clk => fifo_a[92][31].CLK
i_clk => fifo_a[91][0].CLK
i_clk => fifo_a[91][1].CLK
i_clk => fifo_a[91][2].CLK
i_clk => fifo_a[91][3].CLK
i_clk => fifo_a[91][4].CLK
i_clk => fifo_a[91][5].CLK
i_clk => fifo_a[91][6].CLK
i_clk => fifo_a[91][7].CLK
i_clk => fifo_a[91][8].CLK
i_clk => fifo_a[91][9].CLK
i_clk => fifo_a[91][10].CLK
i_clk => fifo_a[91][11].CLK
i_clk => fifo_a[91][12].CLK
i_clk => fifo_a[91][13].CLK
i_clk => fifo_a[91][14].CLK
i_clk => fifo_a[91][15].CLK
i_clk => fifo_a[91][16].CLK
i_clk => fifo_a[91][17].CLK
i_clk => fifo_a[91][18].CLK
i_clk => fifo_a[91][19].CLK
i_clk => fifo_a[91][20].CLK
i_clk => fifo_a[91][21].CLK
i_clk => fifo_a[91][22].CLK
i_clk => fifo_a[91][23].CLK
i_clk => fifo_a[91][24].CLK
i_clk => fifo_a[91][25].CLK
i_clk => fifo_a[91][26].CLK
i_clk => fifo_a[91][27].CLK
i_clk => fifo_a[91][28].CLK
i_clk => fifo_a[91][29].CLK
i_clk => fifo_a[91][30].CLK
i_clk => fifo_a[91][31].CLK
i_clk => fifo_a[90][0].CLK
i_clk => fifo_a[90][1].CLK
i_clk => fifo_a[90][2].CLK
i_clk => fifo_a[90][3].CLK
i_clk => fifo_a[90][4].CLK
i_clk => fifo_a[90][5].CLK
i_clk => fifo_a[90][6].CLK
i_clk => fifo_a[90][7].CLK
i_clk => fifo_a[90][8].CLK
i_clk => fifo_a[90][9].CLK
i_clk => fifo_a[90][10].CLK
i_clk => fifo_a[90][11].CLK
i_clk => fifo_a[90][12].CLK
i_clk => fifo_a[90][13].CLK
i_clk => fifo_a[90][14].CLK
i_clk => fifo_a[90][15].CLK
i_clk => fifo_a[90][16].CLK
i_clk => fifo_a[90][17].CLK
i_clk => fifo_a[90][18].CLK
i_clk => fifo_a[90][19].CLK
i_clk => fifo_a[90][20].CLK
i_clk => fifo_a[90][21].CLK
i_clk => fifo_a[90][22].CLK
i_clk => fifo_a[90][23].CLK
i_clk => fifo_a[90][24].CLK
i_clk => fifo_a[90][25].CLK
i_clk => fifo_a[90][26].CLK
i_clk => fifo_a[90][27].CLK
i_clk => fifo_a[90][28].CLK
i_clk => fifo_a[90][29].CLK
i_clk => fifo_a[90][30].CLK
i_clk => fifo_a[90][31].CLK
i_clk => fifo_a[89][0].CLK
i_clk => fifo_a[89][1].CLK
i_clk => fifo_a[89][2].CLK
i_clk => fifo_a[89][3].CLK
i_clk => fifo_a[89][4].CLK
i_clk => fifo_a[89][5].CLK
i_clk => fifo_a[89][6].CLK
i_clk => fifo_a[89][7].CLK
i_clk => fifo_a[89][8].CLK
i_clk => fifo_a[89][9].CLK
i_clk => fifo_a[89][10].CLK
i_clk => fifo_a[89][11].CLK
i_clk => fifo_a[89][12].CLK
i_clk => fifo_a[89][13].CLK
i_clk => fifo_a[89][14].CLK
i_clk => fifo_a[89][15].CLK
i_clk => fifo_a[89][16].CLK
i_clk => fifo_a[89][17].CLK
i_clk => fifo_a[89][18].CLK
i_clk => fifo_a[89][19].CLK
i_clk => fifo_a[89][20].CLK
i_clk => fifo_a[89][21].CLK
i_clk => fifo_a[89][22].CLK
i_clk => fifo_a[89][23].CLK
i_clk => fifo_a[89][24].CLK
i_clk => fifo_a[89][25].CLK
i_clk => fifo_a[89][26].CLK
i_clk => fifo_a[89][27].CLK
i_clk => fifo_a[89][28].CLK
i_clk => fifo_a[89][29].CLK
i_clk => fifo_a[89][30].CLK
i_clk => fifo_a[89][31].CLK
i_clk => fifo_a[88][0].CLK
i_clk => fifo_a[88][1].CLK
i_clk => fifo_a[88][2].CLK
i_clk => fifo_a[88][3].CLK
i_clk => fifo_a[88][4].CLK
i_clk => fifo_a[88][5].CLK
i_clk => fifo_a[88][6].CLK
i_clk => fifo_a[88][7].CLK
i_clk => fifo_a[88][8].CLK
i_clk => fifo_a[88][9].CLK
i_clk => fifo_a[88][10].CLK
i_clk => fifo_a[88][11].CLK
i_clk => fifo_a[88][12].CLK
i_clk => fifo_a[88][13].CLK
i_clk => fifo_a[88][14].CLK
i_clk => fifo_a[88][15].CLK
i_clk => fifo_a[88][16].CLK
i_clk => fifo_a[88][17].CLK
i_clk => fifo_a[88][18].CLK
i_clk => fifo_a[88][19].CLK
i_clk => fifo_a[88][20].CLK
i_clk => fifo_a[88][21].CLK
i_clk => fifo_a[88][22].CLK
i_clk => fifo_a[88][23].CLK
i_clk => fifo_a[88][24].CLK
i_clk => fifo_a[88][25].CLK
i_clk => fifo_a[88][26].CLK
i_clk => fifo_a[88][27].CLK
i_clk => fifo_a[88][28].CLK
i_clk => fifo_a[88][29].CLK
i_clk => fifo_a[88][30].CLK
i_clk => fifo_a[88][31].CLK
i_clk => fifo_a[87][0].CLK
i_clk => fifo_a[87][1].CLK
i_clk => fifo_a[87][2].CLK
i_clk => fifo_a[87][3].CLK
i_clk => fifo_a[87][4].CLK
i_clk => fifo_a[87][5].CLK
i_clk => fifo_a[87][6].CLK
i_clk => fifo_a[87][7].CLK
i_clk => fifo_a[87][8].CLK
i_clk => fifo_a[87][9].CLK
i_clk => fifo_a[87][10].CLK
i_clk => fifo_a[87][11].CLK
i_clk => fifo_a[87][12].CLK
i_clk => fifo_a[87][13].CLK
i_clk => fifo_a[87][14].CLK
i_clk => fifo_a[87][15].CLK
i_clk => fifo_a[87][16].CLK
i_clk => fifo_a[87][17].CLK
i_clk => fifo_a[87][18].CLK
i_clk => fifo_a[87][19].CLK
i_clk => fifo_a[87][20].CLK
i_clk => fifo_a[87][21].CLK
i_clk => fifo_a[87][22].CLK
i_clk => fifo_a[87][23].CLK
i_clk => fifo_a[87][24].CLK
i_clk => fifo_a[87][25].CLK
i_clk => fifo_a[87][26].CLK
i_clk => fifo_a[87][27].CLK
i_clk => fifo_a[87][28].CLK
i_clk => fifo_a[87][29].CLK
i_clk => fifo_a[87][30].CLK
i_clk => fifo_a[87][31].CLK
i_clk => fifo_a[86][0].CLK
i_clk => fifo_a[86][1].CLK
i_clk => fifo_a[86][2].CLK
i_clk => fifo_a[86][3].CLK
i_clk => fifo_a[86][4].CLK
i_clk => fifo_a[86][5].CLK
i_clk => fifo_a[86][6].CLK
i_clk => fifo_a[86][7].CLK
i_clk => fifo_a[86][8].CLK
i_clk => fifo_a[86][9].CLK
i_clk => fifo_a[86][10].CLK
i_clk => fifo_a[86][11].CLK
i_clk => fifo_a[86][12].CLK
i_clk => fifo_a[86][13].CLK
i_clk => fifo_a[86][14].CLK
i_clk => fifo_a[86][15].CLK
i_clk => fifo_a[86][16].CLK
i_clk => fifo_a[86][17].CLK
i_clk => fifo_a[86][18].CLK
i_clk => fifo_a[86][19].CLK
i_clk => fifo_a[86][20].CLK
i_clk => fifo_a[86][21].CLK
i_clk => fifo_a[86][22].CLK
i_clk => fifo_a[86][23].CLK
i_clk => fifo_a[86][24].CLK
i_clk => fifo_a[86][25].CLK
i_clk => fifo_a[86][26].CLK
i_clk => fifo_a[86][27].CLK
i_clk => fifo_a[86][28].CLK
i_clk => fifo_a[86][29].CLK
i_clk => fifo_a[86][30].CLK
i_clk => fifo_a[86][31].CLK
i_clk => fifo_a[85][0].CLK
i_clk => fifo_a[85][1].CLK
i_clk => fifo_a[85][2].CLK
i_clk => fifo_a[85][3].CLK
i_clk => fifo_a[85][4].CLK
i_clk => fifo_a[85][5].CLK
i_clk => fifo_a[85][6].CLK
i_clk => fifo_a[85][7].CLK
i_clk => fifo_a[85][8].CLK
i_clk => fifo_a[85][9].CLK
i_clk => fifo_a[85][10].CLK
i_clk => fifo_a[85][11].CLK
i_clk => fifo_a[85][12].CLK
i_clk => fifo_a[85][13].CLK
i_clk => fifo_a[85][14].CLK
i_clk => fifo_a[85][15].CLK
i_clk => fifo_a[85][16].CLK
i_clk => fifo_a[85][17].CLK
i_clk => fifo_a[85][18].CLK
i_clk => fifo_a[85][19].CLK
i_clk => fifo_a[85][20].CLK
i_clk => fifo_a[85][21].CLK
i_clk => fifo_a[85][22].CLK
i_clk => fifo_a[85][23].CLK
i_clk => fifo_a[85][24].CLK
i_clk => fifo_a[85][25].CLK
i_clk => fifo_a[85][26].CLK
i_clk => fifo_a[85][27].CLK
i_clk => fifo_a[85][28].CLK
i_clk => fifo_a[85][29].CLK
i_clk => fifo_a[85][30].CLK
i_clk => fifo_a[85][31].CLK
i_clk => fifo_a[84][0].CLK
i_clk => fifo_a[84][1].CLK
i_clk => fifo_a[84][2].CLK
i_clk => fifo_a[84][3].CLK
i_clk => fifo_a[84][4].CLK
i_clk => fifo_a[84][5].CLK
i_clk => fifo_a[84][6].CLK
i_clk => fifo_a[84][7].CLK
i_clk => fifo_a[84][8].CLK
i_clk => fifo_a[84][9].CLK
i_clk => fifo_a[84][10].CLK
i_clk => fifo_a[84][11].CLK
i_clk => fifo_a[84][12].CLK
i_clk => fifo_a[84][13].CLK
i_clk => fifo_a[84][14].CLK
i_clk => fifo_a[84][15].CLK
i_clk => fifo_a[84][16].CLK
i_clk => fifo_a[84][17].CLK
i_clk => fifo_a[84][18].CLK
i_clk => fifo_a[84][19].CLK
i_clk => fifo_a[84][20].CLK
i_clk => fifo_a[84][21].CLK
i_clk => fifo_a[84][22].CLK
i_clk => fifo_a[84][23].CLK
i_clk => fifo_a[84][24].CLK
i_clk => fifo_a[84][25].CLK
i_clk => fifo_a[84][26].CLK
i_clk => fifo_a[84][27].CLK
i_clk => fifo_a[84][28].CLK
i_clk => fifo_a[84][29].CLK
i_clk => fifo_a[84][30].CLK
i_clk => fifo_a[84][31].CLK
i_clk => fifo_a[83][0].CLK
i_clk => fifo_a[83][1].CLK
i_clk => fifo_a[83][2].CLK
i_clk => fifo_a[83][3].CLK
i_clk => fifo_a[83][4].CLK
i_clk => fifo_a[83][5].CLK
i_clk => fifo_a[83][6].CLK
i_clk => fifo_a[83][7].CLK
i_clk => fifo_a[83][8].CLK
i_clk => fifo_a[83][9].CLK
i_clk => fifo_a[83][10].CLK
i_clk => fifo_a[83][11].CLK
i_clk => fifo_a[83][12].CLK
i_clk => fifo_a[83][13].CLK
i_clk => fifo_a[83][14].CLK
i_clk => fifo_a[83][15].CLK
i_clk => fifo_a[83][16].CLK
i_clk => fifo_a[83][17].CLK
i_clk => fifo_a[83][18].CLK
i_clk => fifo_a[83][19].CLK
i_clk => fifo_a[83][20].CLK
i_clk => fifo_a[83][21].CLK
i_clk => fifo_a[83][22].CLK
i_clk => fifo_a[83][23].CLK
i_clk => fifo_a[83][24].CLK
i_clk => fifo_a[83][25].CLK
i_clk => fifo_a[83][26].CLK
i_clk => fifo_a[83][27].CLK
i_clk => fifo_a[83][28].CLK
i_clk => fifo_a[83][29].CLK
i_clk => fifo_a[83][30].CLK
i_clk => fifo_a[83][31].CLK
i_clk => fifo_a[82][0].CLK
i_clk => fifo_a[82][1].CLK
i_clk => fifo_a[82][2].CLK
i_clk => fifo_a[82][3].CLK
i_clk => fifo_a[82][4].CLK
i_clk => fifo_a[82][5].CLK
i_clk => fifo_a[82][6].CLK
i_clk => fifo_a[82][7].CLK
i_clk => fifo_a[82][8].CLK
i_clk => fifo_a[82][9].CLK
i_clk => fifo_a[82][10].CLK
i_clk => fifo_a[82][11].CLK
i_clk => fifo_a[82][12].CLK
i_clk => fifo_a[82][13].CLK
i_clk => fifo_a[82][14].CLK
i_clk => fifo_a[82][15].CLK
i_clk => fifo_a[82][16].CLK
i_clk => fifo_a[82][17].CLK
i_clk => fifo_a[82][18].CLK
i_clk => fifo_a[82][19].CLK
i_clk => fifo_a[82][20].CLK
i_clk => fifo_a[82][21].CLK
i_clk => fifo_a[82][22].CLK
i_clk => fifo_a[82][23].CLK
i_clk => fifo_a[82][24].CLK
i_clk => fifo_a[82][25].CLK
i_clk => fifo_a[82][26].CLK
i_clk => fifo_a[82][27].CLK
i_clk => fifo_a[82][28].CLK
i_clk => fifo_a[82][29].CLK
i_clk => fifo_a[82][30].CLK
i_clk => fifo_a[82][31].CLK
i_clk => fifo_a[81][0].CLK
i_clk => fifo_a[81][1].CLK
i_clk => fifo_a[81][2].CLK
i_clk => fifo_a[81][3].CLK
i_clk => fifo_a[81][4].CLK
i_clk => fifo_a[81][5].CLK
i_clk => fifo_a[81][6].CLK
i_clk => fifo_a[81][7].CLK
i_clk => fifo_a[81][8].CLK
i_clk => fifo_a[81][9].CLK
i_clk => fifo_a[81][10].CLK
i_clk => fifo_a[81][11].CLK
i_clk => fifo_a[81][12].CLK
i_clk => fifo_a[81][13].CLK
i_clk => fifo_a[81][14].CLK
i_clk => fifo_a[81][15].CLK
i_clk => fifo_a[81][16].CLK
i_clk => fifo_a[81][17].CLK
i_clk => fifo_a[81][18].CLK
i_clk => fifo_a[81][19].CLK
i_clk => fifo_a[81][20].CLK
i_clk => fifo_a[81][21].CLK
i_clk => fifo_a[81][22].CLK
i_clk => fifo_a[81][23].CLK
i_clk => fifo_a[81][24].CLK
i_clk => fifo_a[81][25].CLK
i_clk => fifo_a[81][26].CLK
i_clk => fifo_a[81][27].CLK
i_clk => fifo_a[81][28].CLK
i_clk => fifo_a[81][29].CLK
i_clk => fifo_a[81][30].CLK
i_clk => fifo_a[81][31].CLK
i_clk => fifo_a[80][0].CLK
i_clk => fifo_a[80][1].CLK
i_clk => fifo_a[80][2].CLK
i_clk => fifo_a[80][3].CLK
i_clk => fifo_a[80][4].CLK
i_clk => fifo_a[80][5].CLK
i_clk => fifo_a[80][6].CLK
i_clk => fifo_a[80][7].CLK
i_clk => fifo_a[80][8].CLK
i_clk => fifo_a[80][9].CLK
i_clk => fifo_a[80][10].CLK
i_clk => fifo_a[80][11].CLK
i_clk => fifo_a[80][12].CLK
i_clk => fifo_a[80][13].CLK
i_clk => fifo_a[80][14].CLK
i_clk => fifo_a[80][15].CLK
i_clk => fifo_a[80][16].CLK
i_clk => fifo_a[80][17].CLK
i_clk => fifo_a[80][18].CLK
i_clk => fifo_a[80][19].CLK
i_clk => fifo_a[80][20].CLK
i_clk => fifo_a[80][21].CLK
i_clk => fifo_a[80][22].CLK
i_clk => fifo_a[80][23].CLK
i_clk => fifo_a[80][24].CLK
i_clk => fifo_a[80][25].CLK
i_clk => fifo_a[80][26].CLK
i_clk => fifo_a[80][27].CLK
i_clk => fifo_a[80][28].CLK
i_clk => fifo_a[80][29].CLK
i_clk => fifo_a[80][30].CLK
i_clk => fifo_a[80][31].CLK
i_clk => fifo_a[79][0].CLK
i_clk => fifo_a[79][1].CLK
i_clk => fifo_a[79][2].CLK
i_clk => fifo_a[79][3].CLK
i_clk => fifo_a[79][4].CLK
i_clk => fifo_a[79][5].CLK
i_clk => fifo_a[79][6].CLK
i_clk => fifo_a[79][7].CLK
i_clk => fifo_a[79][8].CLK
i_clk => fifo_a[79][9].CLK
i_clk => fifo_a[79][10].CLK
i_clk => fifo_a[79][11].CLK
i_clk => fifo_a[79][12].CLK
i_clk => fifo_a[79][13].CLK
i_clk => fifo_a[79][14].CLK
i_clk => fifo_a[79][15].CLK
i_clk => fifo_a[79][16].CLK
i_clk => fifo_a[79][17].CLK
i_clk => fifo_a[79][18].CLK
i_clk => fifo_a[79][19].CLK
i_clk => fifo_a[79][20].CLK
i_clk => fifo_a[79][21].CLK
i_clk => fifo_a[79][22].CLK
i_clk => fifo_a[79][23].CLK
i_clk => fifo_a[79][24].CLK
i_clk => fifo_a[79][25].CLK
i_clk => fifo_a[79][26].CLK
i_clk => fifo_a[79][27].CLK
i_clk => fifo_a[79][28].CLK
i_clk => fifo_a[79][29].CLK
i_clk => fifo_a[79][30].CLK
i_clk => fifo_a[79][31].CLK
i_clk => fifo_a[78][0].CLK
i_clk => fifo_a[78][1].CLK
i_clk => fifo_a[78][2].CLK
i_clk => fifo_a[78][3].CLK
i_clk => fifo_a[78][4].CLK
i_clk => fifo_a[78][5].CLK
i_clk => fifo_a[78][6].CLK
i_clk => fifo_a[78][7].CLK
i_clk => fifo_a[78][8].CLK
i_clk => fifo_a[78][9].CLK
i_clk => fifo_a[78][10].CLK
i_clk => fifo_a[78][11].CLK
i_clk => fifo_a[78][12].CLK
i_clk => fifo_a[78][13].CLK
i_clk => fifo_a[78][14].CLK
i_clk => fifo_a[78][15].CLK
i_clk => fifo_a[78][16].CLK
i_clk => fifo_a[78][17].CLK
i_clk => fifo_a[78][18].CLK
i_clk => fifo_a[78][19].CLK
i_clk => fifo_a[78][20].CLK
i_clk => fifo_a[78][21].CLK
i_clk => fifo_a[78][22].CLK
i_clk => fifo_a[78][23].CLK
i_clk => fifo_a[78][24].CLK
i_clk => fifo_a[78][25].CLK
i_clk => fifo_a[78][26].CLK
i_clk => fifo_a[78][27].CLK
i_clk => fifo_a[78][28].CLK
i_clk => fifo_a[78][29].CLK
i_clk => fifo_a[78][30].CLK
i_clk => fifo_a[78][31].CLK
i_clk => fifo_a[77][0].CLK
i_clk => fifo_a[77][1].CLK
i_clk => fifo_a[77][2].CLK
i_clk => fifo_a[77][3].CLK
i_clk => fifo_a[77][4].CLK
i_clk => fifo_a[77][5].CLK
i_clk => fifo_a[77][6].CLK
i_clk => fifo_a[77][7].CLK
i_clk => fifo_a[77][8].CLK
i_clk => fifo_a[77][9].CLK
i_clk => fifo_a[77][10].CLK
i_clk => fifo_a[77][11].CLK
i_clk => fifo_a[77][12].CLK
i_clk => fifo_a[77][13].CLK
i_clk => fifo_a[77][14].CLK
i_clk => fifo_a[77][15].CLK
i_clk => fifo_a[77][16].CLK
i_clk => fifo_a[77][17].CLK
i_clk => fifo_a[77][18].CLK
i_clk => fifo_a[77][19].CLK
i_clk => fifo_a[77][20].CLK
i_clk => fifo_a[77][21].CLK
i_clk => fifo_a[77][22].CLK
i_clk => fifo_a[77][23].CLK
i_clk => fifo_a[77][24].CLK
i_clk => fifo_a[77][25].CLK
i_clk => fifo_a[77][26].CLK
i_clk => fifo_a[77][27].CLK
i_clk => fifo_a[77][28].CLK
i_clk => fifo_a[77][29].CLK
i_clk => fifo_a[77][30].CLK
i_clk => fifo_a[77][31].CLK
i_clk => fifo_a[76][0].CLK
i_clk => fifo_a[76][1].CLK
i_clk => fifo_a[76][2].CLK
i_clk => fifo_a[76][3].CLK
i_clk => fifo_a[76][4].CLK
i_clk => fifo_a[76][5].CLK
i_clk => fifo_a[76][6].CLK
i_clk => fifo_a[76][7].CLK
i_clk => fifo_a[76][8].CLK
i_clk => fifo_a[76][9].CLK
i_clk => fifo_a[76][10].CLK
i_clk => fifo_a[76][11].CLK
i_clk => fifo_a[76][12].CLK
i_clk => fifo_a[76][13].CLK
i_clk => fifo_a[76][14].CLK
i_clk => fifo_a[76][15].CLK
i_clk => fifo_a[76][16].CLK
i_clk => fifo_a[76][17].CLK
i_clk => fifo_a[76][18].CLK
i_clk => fifo_a[76][19].CLK
i_clk => fifo_a[76][20].CLK
i_clk => fifo_a[76][21].CLK
i_clk => fifo_a[76][22].CLK
i_clk => fifo_a[76][23].CLK
i_clk => fifo_a[76][24].CLK
i_clk => fifo_a[76][25].CLK
i_clk => fifo_a[76][26].CLK
i_clk => fifo_a[76][27].CLK
i_clk => fifo_a[76][28].CLK
i_clk => fifo_a[76][29].CLK
i_clk => fifo_a[76][30].CLK
i_clk => fifo_a[76][31].CLK
i_clk => fifo_a[75][0].CLK
i_clk => fifo_a[75][1].CLK
i_clk => fifo_a[75][2].CLK
i_clk => fifo_a[75][3].CLK
i_clk => fifo_a[75][4].CLK
i_clk => fifo_a[75][5].CLK
i_clk => fifo_a[75][6].CLK
i_clk => fifo_a[75][7].CLK
i_clk => fifo_a[75][8].CLK
i_clk => fifo_a[75][9].CLK
i_clk => fifo_a[75][10].CLK
i_clk => fifo_a[75][11].CLK
i_clk => fifo_a[75][12].CLK
i_clk => fifo_a[75][13].CLK
i_clk => fifo_a[75][14].CLK
i_clk => fifo_a[75][15].CLK
i_clk => fifo_a[75][16].CLK
i_clk => fifo_a[75][17].CLK
i_clk => fifo_a[75][18].CLK
i_clk => fifo_a[75][19].CLK
i_clk => fifo_a[75][20].CLK
i_clk => fifo_a[75][21].CLK
i_clk => fifo_a[75][22].CLK
i_clk => fifo_a[75][23].CLK
i_clk => fifo_a[75][24].CLK
i_clk => fifo_a[75][25].CLK
i_clk => fifo_a[75][26].CLK
i_clk => fifo_a[75][27].CLK
i_clk => fifo_a[75][28].CLK
i_clk => fifo_a[75][29].CLK
i_clk => fifo_a[75][30].CLK
i_clk => fifo_a[75][31].CLK
i_clk => fifo_a[74][0].CLK
i_clk => fifo_a[74][1].CLK
i_clk => fifo_a[74][2].CLK
i_clk => fifo_a[74][3].CLK
i_clk => fifo_a[74][4].CLK
i_clk => fifo_a[74][5].CLK
i_clk => fifo_a[74][6].CLK
i_clk => fifo_a[74][7].CLK
i_clk => fifo_a[74][8].CLK
i_clk => fifo_a[74][9].CLK
i_clk => fifo_a[74][10].CLK
i_clk => fifo_a[74][11].CLK
i_clk => fifo_a[74][12].CLK
i_clk => fifo_a[74][13].CLK
i_clk => fifo_a[74][14].CLK
i_clk => fifo_a[74][15].CLK
i_clk => fifo_a[74][16].CLK
i_clk => fifo_a[74][17].CLK
i_clk => fifo_a[74][18].CLK
i_clk => fifo_a[74][19].CLK
i_clk => fifo_a[74][20].CLK
i_clk => fifo_a[74][21].CLK
i_clk => fifo_a[74][22].CLK
i_clk => fifo_a[74][23].CLK
i_clk => fifo_a[74][24].CLK
i_clk => fifo_a[74][25].CLK
i_clk => fifo_a[74][26].CLK
i_clk => fifo_a[74][27].CLK
i_clk => fifo_a[74][28].CLK
i_clk => fifo_a[74][29].CLK
i_clk => fifo_a[74][30].CLK
i_clk => fifo_a[74][31].CLK
i_clk => fifo_a[73][0].CLK
i_clk => fifo_a[73][1].CLK
i_clk => fifo_a[73][2].CLK
i_clk => fifo_a[73][3].CLK
i_clk => fifo_a[73][4].CLK
i_clk => fifo_a[73][5].CLK
i_clk => fifo_a[73][6].CLK
i_clk => fifo_a[73][7].CLK
i_clk => fifo_a[73][8].CLK
i_clk => fifo_a[73][9].CLK
i_clk => fifo_a[73][10].CLK
i_clk => fifo_a[73][11].CLK
i_clk => fifo_a[73][12].CLK
i_clk => fifo_a[73][13].CLK
i_clk => fifo_a[73][14].CLK
i_clk => fifo_a[73][15].CLK
i_clk => fifo_a[73][16].CLK
i_clk => fifo_a[73][17].CLK
i_clk => fifo_a[73][18].CLK
i_clk => fifo_a[73][19].CLK
i_clk => fifo_a[73][20].CLK
i_clk => fifo_a[73][21].CLK
i_clk => fifo_a[73][22].CLK
i_clk => fifo_a[73][23].CLK
i_clk => fifo_a[73][24].CLK
i_clk => fifo_a[73][25].CLK
i_clk => fifo_a[73][26].CLK
i_clk => fifo_a[73][27].CLK
i_clk => fifo_a[73][28].CLK
i_clk => fifo_a[73][29].CLK
i_clk => fifo_a[73][30].CLK
i_clk => fifo_a[73][31].CLK
i_clk => fifo_a[72][0].CLK
i_clk => fifo_a[72][1].CLK
i_clk => fifo_a[72][2].CLK
i_clk => fifo_a[72][3].CLK
i_clk => fifo_a[72][4].CLK
i_clk => fifo_a[72][5].CLK
i_clk => fifo_a[72][6].CLK
i_clk => fifo_a[72][7].CLK
i_clk => fifo_a[72][8].CLK
i_clk => fifo_a[72][9].CLK
i_clk => fifo_a[72][10].CLK
i_clk => fifo_a[72][11].CLK
i_clk => fifo_a[72][12].CLK
i_clk => fifo_a[72][13].CLK
i_clk => fifo_a[72][14].CLK
i_clk => fifo_a[72][15].CLK
i_clk => fifo_a[72][16].CLK
i_clk => fifo_a[72][17].CLK
i_clk => fifo_a[72][18].CLK
i_clk => fifo_a[72][19].CLK
i_clk => fifo_a[72][20].CLK
i_clk => fifo_a[72][21].CLK
i_clk => fifo_a[72][22].CLK
i_clk => fifo_a[72][23].CLK
i_clk => fifo_a[72][24].CLK
i_clk => fifo_a[72][25].CLK
i_clk => fifo_a[72][26].CLK
i_clk => fifo_a[72][27].CLK
i_clk => fifo_a[72][28].CLK
i_clk => fifo_a[72][29].CLK
i_clk => fifo_a[72][30].CLK
i_clk => fifo_a[72][31].CLK
i_clk => fifo_a[71][0].CLK
i_clk => fifo_a[71][1].CLK
i_clk => fifo_a[71][2].CLK
i_clk => fifo_a[71][3].CLK
i_clk => fifo_a[71][4].CLK
i_clk => fifo_a[71][5].CLK
i_clk => fifo_a[71][6].CLK
i_clk => fifo_a[71][7].CLK
i_clk => fifo_a[71][8].CLK
i_clk => fifo_a[71][9].CLK
i_clk => fifo_a[71][10].CLK
i_clk => fifo_a[71][11].CLK
i_clk => fifo_a[71][12].CLK
i_clk => fifo_a[71][13].CLK
i_clk => fifo_a[71][14].CLK
i_clk => fifo_a[71][15].CLK
i_clk => fifo_a[71][16].CLK
i_clk => fifo_a[71][17].CLK
i_clk => fifo_a[71][18].CLK
i_clk => fifo_a[71][19].CLK
i_clk => fifo_a[71][20].CLK
i_clk => fifo_a[71][21].CLK
i_clk => fifo_a[71][22].CLK
i_clk => fifo_a[71][23].CLK
i_clk => fifo_a[71][24].CLK
i_clk => fifo_a[71][25].CLK
i_clk => fifo_a[71][26].CLK
i_clk => fifo_a[71][27].CLK
i_clk => fifo_a[71][28].CLK
i_clk => fifo_a[71][29].CLK
i_clk => fifo_a[71][30].CLK
i_clk => fifo_a[71][31].CLK
i_clk => fifo_a[70][0].CLK
i_clk => fifo_a[70][1].CLK
i_clk => fifo_a[70][2].CLK
i_clk => fifo_a[70][3].CLK
i_clk => fifo_a[70][4].CLK
i_clk => fifo_a[70][5].CLK
i_clk => fifo_a[70][6].CLK
i_clk => fifo_a[70][7].CLK
i_clk => fifo_a[70][8].CLK
i_clk => fifo_a[70][9].CLK
i_clk => fifo_a[70][10].CLK
i_clk => fifo_a[70][11].CLK
i_clk => fifo_a[70][12].CLK
i_clk => fifo_a[70][13].CLK
i_clk => fifo_a[70][14].CLK
i_clk => fifo_a[70][15].CLK
i_clk => fifo_a[70][16].CLK
i_clk => fifo_a[70][17].CLK
i_clk => fifo_a[70][18].CLK
i_clk => fifo_a[70][19].CLK
i_clk => fifo_a[70][20].CLK
i_clk => fifo_a[70][21].CLK
i_clk => fifo_a[70][22].CLK
i_clk => fifo_a[70][23].CLK
i_clk => fifo_a[70][24].CLK
i_clk => fifo_a[70][25].CLK
i_clk => fifo_a[70][26].CLK
i_clk => fifo_a[70][27].CLK
i_clk => fifo_a[70][28].CLK
i_clk => fifo_a[70][29].CLK
i_clk => fifo_a[70][30].CLK
i_clk => fifo_a[70][31].CLK
i_clk => fifo_a[69][0].CLK
i_clk => fifo_a[69][1].CLK
i_clk => fifo_a[69][2].CLK
i_clk => fifo_a[69][3].CLK
i_clk => fifo_a[69][4].CLK
i_clk => fifo_a[69][5].CLK
i_clk => fifo_a[69][6].CLK
i_clk => fifo_a[69][7].CLK
i_clk => fifo_a[69][8].CLK
i_clk => fifo_a[69][9].CLK
i_clk => fifo_a[69][10].CLK
i_clk => fifo_a[69][11].CLK
i_clk => fifo_a[69][12].CLK
i_clk => fifo_a[69][13].CLK
i_clk => fifo_a[69][14].CLK
i_clk => fifo_a[69][15].CLK
i_clk => fifo_a[69][16].CLK
i_clk => fifo_a[69][17].CLK
i_clk => fifo_a[69][18].CLK
i_clk => fifo_a[69][19].CLK
i_clk => fifo_a[69][20].CLK
i_clk => fifo_a[69][21].CLK
i_clk => fifo_a[69][22].CLK
i_clk => fifo_a[69][23].CLK
i_clk => fifo_a[69][24].CLK
i_clk => fifo_a[69][25].CLK
i_clk => fifo_a[69][26].CLK
i_clk => fifo_a[69][27].CLK
i_clk => fifo_a[69][28].CLK
i_clk => fifo_a[69][29].CLK
i_clk => fifo_a[69][30].CLK
i_clk => fifo_a[69][31].CLK
i_clk => fifo_a[68][0].CLK
i_clk => fifo_a[68][1].CLK
i_clk => fifo_a[68][2].CLK
i_clk => fifo_a[68][3].CLK
i_clk => fifo_a[68][4].CLK
i_clk => fifo_a[68][5].CLK
i_clk => fifo_a[68][6].CLK
i_clk => fifo_a[68][7].CLK
i_clk => fifo_a[68][8].CLK
i_clk => fifo_a[68][9].CLK
i_clk => fifo_a[68][10].CLK
i_clk => fifo_a[68][11].CLK
i_clk => fifo_a[68][12].CLK
i_clk => fifo_a[68][13].CLK
i_clk => fifo_a[68][14].CLK
i_clk => fifo_a[68][15].CLK
i_clk => fifo_a[68][16].CLK
i_clk => fifo_a[68][17].CLK
i_clk => fifo_a[68][18].CLK
i_clk => fifo_a[68][19].CLK
i_clk => fifo_a[68][20].CLK
i_clk => fifo_a[68][21].CLK
i_clk => fifo_a[68][22].CLK
i_clk => fifo_a[68][23].CLK
i_clk => fifo_a[68][24].CLK
i_clk => fifo_a[68][25].CLK
i_clk => fifo_a[68][26].CLK
i_clk => fifo_a[68][27].CLK
i_clk => fifo_a[68][28].CLK
i_clk => fifo_a[68][29].CLK
i_clk => fifo_a[68][30].CLK
i_clk => fifo_a[68][31].CLK
i_clk => fifo_a[67][0].CLK
i_clk => fifo_a[67][1].CLK
i_clk => fifo_a[67][2].CLK
i_clk => fifo_a[67][3].CLK
i_clk => fifo_a[67][4].CLK
i_clk => fifo_a[67][5].CLK
i_clk => fifo_a[67][6].CLK
i_clk => fifo_a[67][7].CLK
i_clk => fifo_a[67][8].CLK
i_clk => fifo_a[67][9].CLK
i_clk => fifo_a[67][10].CLK
i_clk => fifo_a[67][11].CLK
i_clk => fifo_a[67][12].CLK
i_clk => fifo_a[67][13].CLK
i_clk => fifo_a[67][14].CLK
i_clk => fifo_a[67][15].CLK
i_clk => fifo_a[67][16].CLK
i_clk => fifo_a[67][17].CLK
i_clk => fifo_a[67][18].CLK
i_clk => fifo_a[67][19].CLK
i_clk => fifo_a[67][20].CLK
i_clk => fifo_a[67][21].CLK
i_clk => fifo_a[67][22].CLK
i_clk => fifo_a[67][23].CLK
i_clk => fifo_a[67][24].CLK
i_clk => fifo_a[67][25].CLK
i_clk => fifo_a[67][26].CLK
i_clk => fifo_a[67][27].CLK
i_clk => fifo_a[67][28].CLK
i_clk => fifo_a[67][29].CLK
i_clk => fifo_a[67][30].CLK
i_clk => fifo_a[67][31].CLK
i_clk => fifo_a[66][0].CLK
i_clk => fifo_a[66][1].CLK
i_clk => fifo_a[66][2].CLK
i_clk => fifo_a[66][3].CLK
i_clk => fifo_a[66][4].CLK
i_clk => fifo_a[66][5].CLK
i_clk => fifo_a[66][6].CLK
i_clk => fifo_a[66][7].CLK
i_clk => fifo_a[66][8].CLK
i_clk => fifo_a[66][9].CLK
i_clk => fifo_a[66][10].CLK
i_clk => fifo_a[66][11].CLK
i_clk => fifo_a[66][12].CLK
i_clk => fifo_a[66][13].CLK
i_clk => fifo_a[66][14].CLK
i_clk => fifo_a[66][15].CLK
i_clk => fifo_a[66][16].CLK
i_clk => fifo_a[66][17].CLK
i_clk => fifo_a[66][18].CLK
i_clk => fifo_a[66][19].CLK
i_clk => fifo_a[66][20].CLK
i_clk => fifo_a[66][21].CLK
i_clk => fifo_a[66][22].CLK
i_clk => fifo_a[66][23].CLK
i_clk => fifo_a[66][24].CLK
i_clk => fifo_a[66][25].CLK
i_clk => fifo_a[66][26].CLK
i_clk => fifo_a[66][27].CLK
i_clk => fifo_a[66][28].CLK
i_clk => fifo_a[66][29].CLK
i_clk => fifo_a[66][30].CLK
i_clk => fifo_a[66][31].CLK
i_clk => fifo_a[65][0].CLK
i_clk => fifo_a[65][1].CLK
i_clk => fifo_a[65][2].CLK
i_clk => fifo_a[65][3].CLK
i_clk => fifo_a[65][4].CLK
i_clk => fifo_a[65][5].CLK
i_clk => fifo_a[65][6].CLK
i_clk => fifo_a[65][7].CLK
i_clk => fifo_a[65][8].CLK
i_clk => fifo_a[65][9].CLK
i_clk => fifo_a[65][10].CLK
i_clk => fifo_a[65][11].CLK
i_clk => fifo_a[65][12].CLK
i_clk => fifo_a[65][13].CLK
i_clk => fifo_a[65][14].CLK
i_clk => fifo_a[65][15].CLK
i_clk => fifo_a[65][16].CLK
i_clk => fifo_a[65][17].CLK
i_clk => fifo_a[65][18].CLK
i_clk => fifo_a[65][19].CLK
i_clk => fifo_a[65][20].CLK
i_clk => fifo_a[65][21].CLK
i_clk => fifo_a[65][22].CLK
i_clk => fifo_a[65][23].CLK
i_clk => fifo_a[65][24].CLK
i_clk => fifo_a[65][25].CLK
i_clk => fifo_a[65][26].CLK
i_clk => fifo_a[65][27].CLK
i_clk => fifo_a[65][28].CLK
i_clk => fifo_a[65][29].CLK
i_clk => fifo_a[65][30].CLK
i_clk => fifo_a[65][31].CLK
i_clk => fifo_a[64][0].CLK
i_clk => fifo_a[64][1].CLK
i_clk => fifo_a[64][2].CLK
i_clk => fifo_a[64][3].CLK
i_clk => fifo_a[64][4].CLK
i_clk => fifo_a[64][5].CLK
i_clk => fifo_a[64][6].CLK
i_clk => fifo_a[64][7].CLK
i_clk => fifo_a[64][8].CLK
i_clk => fifo_a[64][9].CLK
i_clk => fifo_a[64][10].CLK
i_clk => fifo_a[64][11].CLK
i_clk => fifo_a[64][12].CLK
i_clk => fifo_a[64][13].CLK
i_clk => fifo_a[64][14].CLK
i_clk => fifo_a[64][15].CLK
i_clk => fifo_a[64][16].CLK
i_clk => fifo_a[64][17].CLK
i_clk => fifo_a[64][18].CLK
i_clk => fifo_a[64][19].CLK
i_clk => fifo_a[64][20].CLK
i_clk => fifo_a[64][21].CLK
i_clk => fifo_a[64][22].CLK
i_clk => fifo_a[64][23].CLK
i_clk => fifo_a[64][24].CLK
i_clk => fifo_a[64][25].CLK
i_clk => fifo_a[64][26].CLK
i_clk => fifo_a[64][27].CLK
i_clk => fifo_a[64][28].CLK
i_clk => fifo_a[64][29].CLK
i_clk => fifo_a[64][30].CLK
i_clk => fifo_a[64][31].CLK
i_clk => fifo_a[63][0].CLK
i_clk => fifo_a[63][1].CLK
i_clk => fifo_a[63][2].CLK
i_clk => fifo_a[63][3].CLK
i_clk => fifo_a[63][4].CLK
i_clk => fifo_a[63][5].CLK
i_clk => fifo_a[63][6].CLK
i_clk => fifo_a[63][7].CLK
i_clk => fifo_a[63][8].CLK
i_clk => fifo_a[63][9].CLK
i_clk => fifo_a[63][10].CLK
i_clk => fifo_a[63][11].CLK
i_clk => fifo_a[63][12].CLK
i_clk => fifo_a[63][13].CLK
i_clk => fifo_a[63][14].CLK
i_clk => fifo_a[63][15].CLK
i_clk => fifo_a[63][16].CLK
i_clk => fifo_a[63][17].CLK
i_clk => fifo_a[63][18].CLK
i_clk => fifo_a[63][19].CLK
i_clk => fifo_a[63][20].CLK
i_clk => fifo_a[63][21].CLK
i_clk => fifo_a[63][22].CLK
i_clk => fifo_a[63][23].CLK
i_clk => fifo_a[63][24].CLK
i_clk => fifo_a[63][25].CLK
i_clk => fifo_a[63][26].CLK
i_clk => fifo_a[63][27].CLK
i_clk => fifo_a[63][28].CLK
i_clk => fifo_a[63][29].CLK
i_clk => fifo_a[63][30].CLK
i_clk => fifo_a[63][31].CLK
i_clk => fifo_a[62][0].CLK
i_clk => fifo_a[62][1].CLK
i_clk => fifo_a[62][2].CLK
i_clk => fifo_a[62][3].CLK
i_clk => fifo_a[62][4].CLK
i_clk => fifo_a[62][5].CLK
i_clk => fifo_a[62][6].CLK
i_clk => fifo_a[62][7].CLK
i_clk => fifo_a[62][8].CLK
i_clk => fifo_a[62][9].CLK
i_clk => fifo_a[62][10].CLK
i_clk => fifo_a[62][11].CLK
i_clk => fifo_a[62][12].CLK
i_clk => fifo_a[62][13].CLK
i_clk => fifo_a[62][14].CLK
i_clk => fifo_a[62][15].CLK
i_clk => fifo_a[62][16].CLK
i_clk => fifo_a[62][17].CLK
i_clk => fifo_a[62][18].CLK
i_clk => fifo_a[62][19].CLK
i_clk => fifo_a[62][20].CLK
i_clk => fifo_a[62][21].CLK
i_clk => fifo_a[62][22].CLK
i_clk => fifo_a[62][23].CLK
i_clk => fifo_a[62][24].CLK
i_clk => fifo_a[62][25].CLK
i_clk => fifo_a[62][26].CLK
i_clk => fifo_a[62][27].CLK
i_clk => fifo_a[62][28].CLK
i_clk => fifo_a[62][29].CLK
i_clk => fifo_a[62][30].CLK
i_clk => fifo_a[62][31].CLK
i_clk => fifo_a[61][0].CLK
i_clk => fifo_a[61][1].CLK
i_clk => fifo_a[61][2].CLK
i_clk => fifo_a[61][3].CLK
i_clk => fifo_a[61][4].CLK
i_clk => fifo_a[61][5].CLK
i_clk => fifo_a[61][6].CLK
i_clk => fifo_a[61][7].CLK
i_clk => fifo_a[61][8].CLK
i_clk => fifo_a[61][9].CLK
i_clk => fifo_a[61][10].CLK
i_clk => fifo_a[61][11].CLK
i_clk => fifo_a[61][12].CLK
i_clk => fifo_a[61][13].CLK
i_clk => fifo_a[61][14].CLK
i_clk => fifo_a[61][15].CLK
i_clk => fifo_a[61][16].CLK
i_clk => fifo_a[61][17].CLK
i_clk => fifo_a[61][18].CLK
i_clk => fifo_a[61][19].CLK
i_clk => fifo_a[61][20].CLK
i_clk => fifo_a[61][21].CLK
i_clk => fifo_a[61][22].CLK
i_clk => fifo_a[61][23].CLK
i_clk => fifo_a[61][24].CLK
i_clk => fifo_a[61][25].CLK
i_clk => fifo_a[61][26].CLK
i_clk => fifo_a[61][27].CLK
i_clk => fifo_a[61][28].CLK
i_clk => fifo_a[61][29].CLK
i_clk => fifo_a[61][30].CLK
i_clk => fifo_a[61][31].CLK
i_clk => fifo_a[60][0].CLK
i_clk => fifo_a[60][1].CLK
i_clk => fifo_a[60][2].CLK
i_clk => fifo_a[60][3].CLK
i_clk => fifo_a[60][4].CLK
i_clk => fifo_a[60][5].CLK
i_clk => fifo_a[60][6].CLK
i_clk => fifo_a[60][7].CLK
i_clk => fifo_a[60][8].CLK
i_clk => fifo_a[60][9].CLK
i_clk => fifo_a[60][10].CLK
i_clk => fifo_a[60][11].CLK
i_clk => fifo_a[60][12].CLK
i_clk => fifo_a[60][13].CLK
i_clk => fifo_a[60][14].CLK
i_clk => fifo_a[60][15].CLK
i_clk => fifo_a[60][16].CLK
i_clk => fifo_a[60][17].CLK
i_clk => fifo_a[60][18].CLK
i_clk => fifo_a[60][19].CLK
i_clk => fifo_a[60][20].CLK
i_clk => fifo_a[60][21].CLK
i_clk => fifo_a[60][22].CLK
i_clk => fifo_a[60][23].CLK
i_clk => fifo_a[60][24].CLK
i_clk => fifo_a[60][25].CLK
i_clk => fifo_a[60][26].CLK
i_clk => fifo_a[60][27].CLK
i_clk => fifo_a[60][28].CLK
i_clk => fifo_a[60][29].CLK
i_clk => fifo_a[60][30].CLK
i_clk => fifo_a[60][31].CLK
i_clk => fifo_a[59][0].CLK
i_clk => fifo_a[59][1].CLK
i_clk => fifo_a[59][2].CLK
i_clk => fifo_a[59][3].CLK
i_clk => fifo_a[59][4].CLK
i_clk => fifo_a[59][5].CLK
i_clk => fifo_a[59][6].CLK
i_clk => fifo_a[59][7].CLK
i_clk => fifo_a[59][8].CLK
i_clk => fifo_a[59][9].CLK
i_clk => fifo_a[59][10].CLK
i_clk => fifo_a[59][11].CLK
i_clk => fifo_a[59][12].CLK
i_clk => fifo_a[59][13].CLK
i_clk => fifo_a[59][14].CLK
i_clk => fifo_a[59][15].CLK
i_clk => fifo_a[59][16].CLK
i_clk => fifo_a[59][17].CLK
i_clk => fifo_a[59][18].CLK
i_clk => fifo_a[59][19].CLK
i_clk => fifo_a[59][20].CLK
i_clk => fifo_a[59][21].CLK
i_clk => fifo_a[59][22].CLK
i_clk => fifo_a[59][23].CLK
i_clk => fifo_a[59][24].CLK
i_clk => fifo_a[59][25].CLK
i_clk => fifo_a[59][26].CLK
i_clk => fifo_a[59][27].CLK
i_clk => fifo_a[59][28].CLK
i_clk => fifo_a[59][29].CLK
i_clk => fifo_a[59][30].CLK
i_clk => fifo_a[59][31].CLK
i_clk => fifo_a[58][0].CLK
i_clk => fifo_a[58][1].CLK
i_clk => fifo_a[58][2].CLK
i_clk => fifo_a[58][3].CLK
i_clk => fifo_a[58][4].CLK
i_clk => fifo_a[58][5].CLK
i_clk => fifo_a[58][6].CLK
i_clk => fifo_a[58][7].CLK
i_clk => fifo_a[58][8].CLK
i_clk => fifo_a[58][9].CLK
i_clk => fifo_a[58][10].CLK
i_clk => fifo_a[58][11].CLK
i_clk => fifo_a[58][12].CLK
i_clk => fifo_a[58][13].CLK
i_clk => fifo_a[58][14].CLK
i_clk => fifo_a[58][15].CLK
i_clk => fifo_a[58][16].CLK
i_clk => fifo_a[58][17].CLK
i_clk => fifo_a[58][18].CLK
i_clk => fifo_a[58][19].CLK
i_clk => fifo_a[58][20].CLK
i_clk => fifo_a[58][21].CLK
i_clk => fifo_a[58][22].CLK
i_clk => fifo_a[58][23].CLK
i_clk => fifo_a[58][24].CLK
i_clk => fifo_a[58][25].CLK
i_clk => fifo_a[58][26].CLK
i_clk => fifo_a[58][27].CLK
i_clk => fifo_a[58][28].CLK
i_clk => fifo_a[58][29].CLK
i_clk => fifo_a[58][30].CLK
i_clk => fifo_a[58][31].CLK
i_clk => fifo_a[57][0].CLK
i_clk => fifo_a[57][1].CLK
i_clk => fifo_a[57][2].CLK
i_clk => fifo_a[57][3].CLK
i_clk => fifo_a[57][4].CLK
i_clk => fifo_a[57][5].CLK
i_clk => fifo_a[57][6].CLK
i_clk => fifo_a[57][7].CLK
i_clk => fifo_a[57][8].CLK
i_clk => fifo_a[57][9].CLK
i_clk => fifo_a[57][10].CLK
i_clk => fifo_a[57][11].CLK
i_clk => fifo_a[57][12].CLK
i_clk => fifo_a[57][13].CLK
i_clk => fifo_a[57][14].CLK
i_clk => fifo_a[57][15].CLK
i_clk => fifo_a[57][16].CLK
i_clk => fifo_a[57][17].CLK
i_clk => fifo_a[57][18].CLK
i_clk => fifo_a[57][19].CLK
i_clk => fifo_a[57][20].CLK
i_clk => fifo_a[57][21].CLK
i_clk => fifo_a[57][22].CLK
i_clk => fifo_a[57][23].CLK
i_clk => fifo_a[57][24].CLK
i_clk => fifo_a[57][25].CLK
i_clk => fifo_a[57][26].CLK
i_clk => fifo_a[57][27].CLK
i_clk => fifo_a[57][28].CLK
i_clk => fifo_a[57][29].CLK
i_clk => fifo_a[57][30].CLK
i_clk => fifo_a[57][31].CLK
i_clk => fifo_a[56][0].CLK
i_clk => fifo_a[56][1].CLK
i_clk => fifo_a[56][2].CLK
i_clk => fifo_a[56][3].CLK
i_clk => fifo_a[56][4].CLK
i_clk => fifo_a[56][5].CLK
i_clk => fifo_a[56][6].CLK
i_clk => fifo_a[56][7].CLK
i_clk => fifo_a[56][8].CLK
i_clk => fifo_a[56][9].CLK
i_clk => fifo_a[56][10].CLK
i_clk => fifo_a[56][11].CLK
i_clk => fifo_a[56][12].CLK
i_clk => fifo_a[56][13].CLK
i_clk => fifo_a[56][14].CLK
i_clk => fifo_a[56][15].CLK
i_clk => fifo_a[56][16].CLK
i_clk => fifo_a[56][17].CLK
i_clk => fifo_a[56][18].CLK
i_clk => fifo_a[56][19].CLK
i_clk => fifo_a[56][20].CLK
i_clk => fifo_a[56][21].CLK
i_clk => fifo_a[56][22].CLK
i_clk => fifo_a[56][23].CLK
i_clk => fifo_a[56][24].CLK
i_clk => fifo_a[56][25].CLK
i_clk => fifo_a[56][26].CLK
i_clk => fifo_a[56][27].CLK
i_clk => fifo_a[56][28].CLK
i_clk => fifo_a[56][29].CLK
i_clk => fifo_a[56][30].CLK
i_clk => fifo_a[56][31].CLK
i_clk => fifo_a[55][0].CLK
i_clk => fifo_a[55][1].CLK
i_clk => fifo_a[55][2].CLK
i_clk => fifo_a[55][3].CLK
i_clk => fifo_a[55][4].CLK
i_clk => fifo_a[55][5].CLK
i_clk => fifo_a[55][6].CLK
i_clk => fifo_a[55][7].CLK
i_clk => fifo_a[55][8].CLK
i_clk => fifo_a[55][9].CLK
i_clk => fifo_a[55][10].CLK
i_clk => fifo_a[55][11].CLK
i_clk => fifo_a[55][12].CLK
i_clk => fifo_a[55][13].CLK
i_clk => fifo_a[55][14].CLK
i_clk => fifo_a[55][15].CLK
i_clk => fifo_a[55][16].CLK
i_clk => fifo_a[55][17].CLK
i_clk => fifo_a[55][18].CLK
i_clk => fifo_a[55][19].CLK
i_clk => fifo_a[55][20].CLK
i_clk => fifo_a[55][21].CLK
i_clk => fifo_a[55][22].CLK
i_clk => fifo_a[55][23].CLK
i_clk => fifo_a[55][24].CLK
i_clk => fifo_a[55][25].CLK
i_clk => fifo_a[55][26].CLK
i_clk => fifo_a[55][27].CLK
i_clk => fifo_a[55][28].CLK
i_clk => fifo_a[55][29].CLK
i_clk => fifo_a[55][30].CLK
i_clk => fifo_a[55][31].CLK
i_clk => fifo_a[54][0].CLK
i_clk => fifo_a[54][1].CLK
i_clk => fifo_a[54][2].CLK
i_clk => fifo_a[54][3].CLK
i_clk => fifo_a[54][4].CLK
i_clk => fifo_a[54][5].CLK
i_clk => fifo_a[54][6].CLK
i_clk => fifo_a[54][7].CLK
i_clk => fifo_a[54][8].CLK
i_clk => fifo_a[54][9].CLK
i_clk => fifo_a[54][10].CLK
i_clk => fifo_a[54][11].CLK
i_clk => fifo_a[54][12].CLK
i_clk => fifo_a[54][13].CLK
i_clk => fifo_a[54][14].CLK
i_clk => fifo_a[54][15].CLK
i_clk => fifo_a[54][16].CLK
i_clk => fifo_a[54][17].CLK
i_clk => fifo_a[54][18].CLK
i_clk => fifo_a[54][19].CLK
i_clk => fifo_a[54][20].CLK
i_clk => fifo_a[54][21].CLK
i_clk => fifo_a[54][22].CLK
i_clk => fifo_a[54][23].CLK
i_clk => fifo_a[54][24].CLK
i_clk => fifo_a[54][25].CLK
i_clk => fifo_a[54][26].CLK
i_clk => fifo_a[54][27].CLK
i_clk => fifo_a[54][28].CLK
i_clk => fifo_a[54][29].CLK
i_clk => fifo_a[54][30].CLK
i_clk => fifo_a[54][31].CLK
i_clk => fifo_a[53][0].CLK
i_clk => fifo_a[53][1].CLK
i_clk => fifo_a[53][2].CLK
i_clk => fifo_a[53][3].CLK
i_clk => fifo_a[53][4].CLK
i_clk => fifo_a[53][5].CLK
i_clk => fifo_a[53][6].CLK
i_clk => fifo_a[53][7].CLK
i_clk => fifo_a[53][8].CLK
i_clk => fifo_a[53][9].CLK
i_clk => fifo_a[53][10].CLK
i_clk => fifo_a[53][11].CLK
i_clk => fifo_a[53][12].CLK
i_clk => fifo_a[53][13].CLK
i_clk => fifo_a[53][14].CLK
i_clk => fifo_a[53][15].CLK
i_clk => fifo_a[53][16].CLK
i_clk => fifo_a[53][17].CLK
i_clk => fifo_a[53][18].CLK
i_clk => fifo_a[53][19].CLK
i_clk => fifo_a[53][20].CLK
i_clk => fifo_a[53][21].CLK
i_clk => fifo_a[53][22].CLK
i_clk => fifo_a[53][23].CLK
i_clk => fifo_a[53][24].CLK
i_clk => fifo_a[53][25].CLK
i_clk => fifo_a[53][26].CLK
i_clk => fifo_a[53][27].CLK
i_clk => fifo_a[53][28].CLK
i_clk => fifo_a[53][29].CLK
i_clk => fifo_a[53][30].CLK
i_clk => fifo_a[53][31].CLK
i_clk => fifo_a[52][0].CLK
i_clk => fifo_a[52][1].CLK
i_clk => fifo_a[52][2].CLK
i_clk => fifo_a[52][3].CLK
i_clk => fifo_a[52][4].CLK
i_clk => fifo_a[52][5].CLK
i_clk => fifo_a[52][6].CLK
i_clk => fifo_a[52][7].CLK
i_clk => fifo_a[52][8].CLK
i_clk => fifo_a[52][9].CLK
i_clk => fifo_a[52][10].CLK
i_clk => fifo_a[52][11].CLK
i_clk => fifo_a[52][12].CLK
i_clk => fifo_a[52][13].CLK
i_clk => fifo_a[52][14].CLK
i_clk => fifo_a[52][15].CLK
i_clk => fifo_a[52][16].CLK
i_clk => fifo_a[52][17].CLK
i_clk => fifo_a[52][18].CLK
i_clk => fifo_a[52][19].CLK
i_clk => fifo_a[52][20].CLK
i_clk => fifo_a[52][21].CLK
i_clk => fifo_a[52][22].CLK
i_clk => fifo_a[52][23].CLK
i_clk => fifo_a[52][24].CLK
i_clk => fifo_a[52][25].CLK
i_clk => fifo_a[52][26].CLK
i_clk => fifo_a[52][27].CLK
i_clk => fifo_a[52][28].CLK
i_clk => fifo_a[52][29].CLK
i_clk => fifo_a[52][30].CLK
i_clk => fifo_a[52][31].CLK
i_clk => fifo_a[51][0].CLK
i_clk => fifo_a[51][1].CLK
i_clk => fifo_a[51][2].CLK
i_clk => fifo_a[51][3].CLK
i_clk => fifo_a[51][4].CLK
i_clk => fifo_a[51][5].CLK
i_clk => fifo_a[51][6].CLK
i_clk => fifo_a[51][7].CLK
i_clk => fifo_a[51][8].CLK
i_clk => fifo_a[51][9].CLK
i_clk => fifo_a[51][10].CLK
i_clk => fifo_a[51][11].CLK
i_clk => fifo_a[51][12].CLK
i_clk => fifo_a[51][13].CLK
i_clk => fifo_a[51][14].CLK
i_clk => fifo_a[51][15].CLK
i_clk => fifo_a[51][16].CLK
i_clk => fifo_a[51][17].CLK
i_clk => fifo_a[51][18].CLK
i_clk => fifo_a[51][19].CLK
i_clk => fifo_a[51][20].CLK
i_clk => fifo_a[51][21].CLK
i_clk => fifo_a[51][22].CLK
i_clk => fifo_a[51][23].CLK
i_clk => fifo_a[51][24].CLK
i_clk => fifo_a[51][25].CLK
i_clk => fifo_a[51][26].CLK
i_clk => fifo_a[51][27].CLK
i_clk => fifo_a[51][28].CLK
i_clk => fifo_a[51][29].CLK
i_clk => fifo_a[51][30].CLK
i_clk => fifo_a[51][31].CLK
i_clk => fifo_a[50][0].CLK
i_clk => fifo_a[50][1].CLK
i_clk => fifo_a[50][2].CLK
i_clk => fifo_a[50][3].CLK
i_clk => fifo_a[50][4].CLK
i_clk => fifo_a[50][5].CLK
i_clk => fifo_a[50][6].CLK
i_clk => fifo_a[50][7].CLK
i_clk => fifo_a[50][8].CLK
i_clk => fifo_a[50][9].CLK
i_clk => fifo_a[50][10].CLK
i_clk => fifo_a[50][11].CLK
i_clk => fifo_a[50][12].CLK
i_clk => fifo_a[50][13].CLK
i_clk => fifo_a[50][14].CLK
i_clk => fifo_a[50][15].CLK
i_clk => fifo_a[50][16].CLK
i_clk => fifo_a[50][17].CLK
i_clk => fifo_a[50][18].CLK
i_clk => fifo_a[50][19].CLK
i_clk => fifo_a[50][20].CLK
i_clk => fifo_a[50][21].CLK
i_clk => fifo_a[50][22].CLK
i_clk => fifo_a[50][23].CLK
i_clk => fifo_a[50][24].CLK
i_clk => fifo_a[50][25].CLK
i_clk => fifo_a[50][26].CLK
i_clk => fifo_a[50][27].CLK
i_clk => fifo_a[50][28].CLK
i_clk => fifo_a[50][29].CLK
i_clk => fifo_a[50][30].CLK
i_clk => fifo_a[50][31].CLK
i_clk => fifo_a[49][0].CLK
i_clk => fifo_a[49][1].CLK
i_clk => fifo_a[49][2].CLK
i_clk => fifo_a[49][3].CLK
i_clk => fifo_a[49][4].CLK
i_clk => fifo_a[49][5].CLK
i_clk => fifo_a[49][6].CLK
i_clk => fifo_a[49][7].CLK
i_clk => fifo_a[49][8].CLK
i_clk => fifo_a[49][9].CLK
i_clk => fifo_a[49][10].CLK
i_clk => fifo_a[49][11].CLK
i_clk => fifo_a[49][12].CLK
i_clk => fifo_a[49][13].CLK
i_clk => fifo_a[49][14].CLK
i_clk => fifo_a[49][15].CLK
i_clk => fifo_a[49][16].CLK
i_clk => fifo_a[49][17].CLK
i_clk => fifo_a[49][18].CLK
i_clk => fifo_a[49][19].CLK
i_clk => fifo_a[49][20].CLK
i_clk => fifo_a[49][21].CLK
i_clk => fifo_a[49][22].CLK
i_clk => fifo_a[49][23].CLK
i_clk => fifo_a[49][24].CLK
i_clk => fifo_a[49][25].CLK
i_clk => fifo_a[49][26].CLK
i_clk => fifo_a[49][27].CLK
i_clk => fifo_a[49][28].CLK
i_clk => fifo_a[49][29].CLK
i_clk => fifo_a[49][30].CLK
i_clk => fifo_a[49][31].CLK
i_clk => fifo_a[48][0].CLK
i_clk => fifo_a[48][1].CLK
i_clk => fifo_a[48][2].CLK
i_clk => fifo_a[48][3].CLK
i_clk => fifo_a[48][4].CLK
i_clk => fifo_a[48][5].CLK
i_clk => fifo_a[48][6].CLK
i_clk => fifo_a[48][7].CLK
i_clk => fifo_a[48][8].CLK
i_clk => fifo_a[48][9].CLK
i_clk => fifo_a[48][10].CLK
i_clk => fifo_a[48][11].CLK
i_clk => fifo_a[48][12].CLK
i_clk => fifo_a[48][13].CLK
i_clk => fifo_a[48][14].CLK
i_clk => fifo_a[48][15].CLK
i_clk => fifo_a[48][16].CLK
i_clk => fifo_a[48][17].CLK
i_clk => fifo_a[48][18].CLK
i_clk => fifo_a[48][19].CLK
i_clk => fifo_a[48][20].CLK
i_clk => fifo_a[48][21].CLK
i_clk => fifo_a[48][22].CLK
i_clk => fifo_a[48][23].CLK
i_clk => fifo_a[48][24].CLK
i_clk => fifo_a[48][25].CLK
i_clk => fifo_a[48][26].CLK
i_clk => fifo_a[48][27].CLK
i_clk => fifo_a[48][28].CLK
i_clk => fifo_a[48][29].CLK
i_clk => fifo_a[48][30].CLK
i_clk => fifo_a[48][31].CLK
i_clk => fifo_a[47][0].CLK
i_clk => fifo_a[47][1].CLK
i_clk => fifo_a[47][2].CLK
i_clk => fifo_a[47][3].CLK
i_clk => fifo_a[47][4].CLK
i_clk => fifo_a[47][5].CLK
i_clk => fifo_a[47][6].CLK
i_clk => fifo_a[47][7].CLK
i_clk => fifo_a[47][8].CLK
i_clk => fifo_a[47][9].CLK
i_clk => fifo_a[47][10].CLK
i_clk => fifo_a[47][11].CLK
i_clk => fifo_a[47][12].CLK
i_clk => fifo_a[47][13].CLK
i_clk => fifo_a[47][14].CLK
i_clk => fifo_a[47][15].CLK
i_clk => fifo_a[47][16].CLK
i_clk => fifo_a[47][17].CLK
i_clk => fifo_a[47][18].CLK
i_clk => fifo_a[47][19].CLK
i_clk => fifo_a[47][20].CLK
i_clk => fifo_a[47][21].CLK
i_clk => fifo_a[47][22].CLK
i_clk => fifo_a[47][23].CLK
i_clk => fifo_a[47][24].CLK
i_clk => fifo_a[47][25].CLK
i_clk => fifo_a[47][26].CLK
i_clk => fifo_a[47][27].CLK
i_clk => fifo_a[47][28].CLK
i_clk => fifo_a[47][29].CLK
i_clk => fifo_a[47][30].CLK
i_clk => fifo_a[47][31].CLK
i_clk => fifo_a[46][0].CLK
i_clk => fifo_a[46][1].CLK
i_clk => fifo_a[46][2].CLK
i_clk => fifo_a[46][3].CLK
i_clk => fifo_a[46][4].CLK
i_clk => fifo_a[46][5].CLK
i_clk => fifo_a[46][6].CLK
i_clk => fifo_a[46][7].CLK
i_clk => fifo_a[46][8].CLK
i_clk => fifo_a[46][9].CLK
i_clk => fifo_a[46][10].CLK
i_clk => fifo_a[46][11].CLK
i_clk => fifo_a[46][12].CLK
i_clk => fifo_a[46][13].CLK
i_clk => fifo_a[46][14].CLK
i_clk => fifo_a[46][15].CLK
i_clk => fifo_a[46][16].CLK
i_clk => fifo_a[46][17].CLK
i_clk => fifo_a[46][18].CLK
i_clk => fifo_a[46][19].CLK
i_clk => fifo_a[46][20].CLK
i_clk => fifo_a[46][21].CLK
i_clk => fifo_a[46][22].CLK
i_clk => fifo_a[46][23].CLK
i_clk => fifo_a[46][24].CLK
i_clk => fifo_a[46][25].CLK
i_clk => fifo_a[46][26].CLK
i_clk => fifo_a[46][27].CLK
i_clk => fifo_a[46][28].CLK
i_clk => fifo_a[46][29].CLK
i_clk => fifo_a[46][30].CLK
i_clk => fifo_a[46][31].CLK
i_clk => fifo_a[45][0].CLK
i_clk => fifo_a[45][1].CLK
i_clk => fifo_a[45][2].CLK
i_clk => fifo_a[45][3].CLK
i_clk => fifo_a[45][4].CLK
i_clk => fifo_a[45][5].CLK
i_clk => fifo_a[45][6].CLK
i_clk => fifo_a[45][7].CLK
i_clk => fifo_a[45][8].CLK
i_clk => fifo_a[45][9].CLK
i_clk => fifo_a[45][10].CLK
i_clk => fifo_a[45][11].CLK
i_clk => fifo_a[45][12].CLK
i_clk => fifo_a[45][13].CLK
i_clk => fifo_a[45][14].CLK
i_clk => fifo_a[45][15].CLK
i_clk => fifo_a[45][16].CLK
i_clk => fifo_a[45][17].CLK
i_clk => fifo_a[45][18].CLK
i_clk => fifo_a[45][19].CLK
i_clk => fifo_a[45][20].CLK
i_clk => fifo_a[45][21].CLK
i_clk => fifo_a[45][22].CLK
i_clk => fifo_a[45][23].CLK
i_clk => fifo_a[45][24].CLK
i_clk => fifo_a[45][25].CLK
i_clk => fifo_a[45][26].CLK
i_clk => fifo_a[45][27].CLK
i_clk => fifo_a[45][28].CLK
i_clk => fifo_a[45][29].CLK
i_clk => fifo_a[45][30].CLK
i_clk => fifo_a[45][31].CLK
i_clk => fifo_a[44][0].CLK
i_clk => fifo_a[44][1].CLK
i_clk => fifo_a[44][2].CLK
i_clk => fifo_a[44][3].CLK
i_clk => fifo_a[44][4].CLK
i_clk => fifo_a[44][5].CLK
i_clk => fifo_a[44][6].CLK
i_clk => fifo_a[44][7].CLK
i_clk => fifo_a[44][8].CLK
i_clk => fifo_a[44][9].CLK
i_clk => fifo_a[44][10].CLK
i_clk => fifo_a[44][11].CLK
i_clk => fifo_a[44][12].CLK
i_clk => fifo_a[44][13].CLK
i_clk => fifo_a[44][14].CLK
i_clk => fifo_a[44][15].CLK
i_clk => fifo_a[44][16].CLK
i_clk => fifo_a[44][17].CLK
i_clk => fifo_a[44][18].CLK
i_clk => fifo_a[44][19].CLK
i_clk => fifo_a[44][20].CLK
i_clk => fifo_a[44][21].CLK
i_clk => fifo_a[44][22].CLK
i_clk => fifo_a[44][23].CLK
i_clk => fifo_a[44][24].CLK
i_clk => fifo_a[44][25].CLK
i_clk => fifo_a[44][26].CLK
i_clk => fifo_a[44][27].CLK
i_clk => fifo_a[44][28].CLK
i_clk => fifo_a[44][29].CLK
i_clk => fifo_a[44][30].CLK
i_clk => fifo_a[44][31].CLK
i_clk => fifo_a[43][0].CLK
i_clk => fifo_a[43][1].CLK
i_clk => fifo_a[43][2].CLK
i_clk => fifo_a[43][3].CLK
i_clk => fifo_a[43][4].CLK
i_clk => fifo_a[43][5].CLK
i_clk => fifo_a[43][6].CLK
i_clk => fifo_a[43][7].CLK
i_clk => fifo_a[43][8].CLK
i_clk => fifo_a[43][9].CLK
i_clk => fifo_a[43][10].CLK
i_clk => fifo_a[43][11].CLK
i_clk => fifo_a[43][12].CLK
i_clk => fifo_a[43][13].CLK
i_clk => fifo_a[43][14].CLK
i_clk => fifo_a[43][15].CLK
i_clk => fifo_a[43][16].CLK
i_clk => fifo_a[43][17].CLK
i_clk => fifo_a[43][18].CLK
i_clk => fifo_a[43][19].CLK
i_clk => fifo_a[43][20].CLK
i_clk => fifo_a[43][21].CLK
i_clk => fifo_a[43][22].CLK
i_clk => fifo_a[43][23].CLK
i_clk => fifo_a[43][24].CLK
i_clk => fifo_a[43][25].CLK
i_clk => fifo_a[43][26].CLK
i_clk => fifo_a[43][27].CLK
i_clk => fifo_a[43][28].CLK
i_clk => fifo_a[43][29].CLK
i_clk => fifo_a[43][30].CLK
i_clk => fifo_a[43][31].CLK
i_clk => fifo_a[42][0].CLK
i_clk => fifo_a[42][1].CLK
i_clk => fifo_a[42][2].CLK
i_clk => fifo_a[42][3].CLK
i_clk => fifo_a[42][4].CLK
i_clk => fifo_a[42][5].CLK
i_clk => fifo_a[42][6].CLK
i_clk => fifo_a[42][7].CLK
i_clk => fifo_a[42][8].CLK
i_clk => fifo_a[42][9].CLK
i_clk => fifo_a[42][10].CLK
i_clk => fifo_a[42][11].CLK
i_clk => fifo_a[42][12].CLK
i_clk => fifo_a[42][13].CLK
i_clk => fifo_a[42][14].CLK
i_clk => fifo_a[42][15].CLK
i_clk => fifo_a[42][16].CLK
i_clk => fifo_a[42][17].CLK
i_clk => fifo_a[42][18].CLK
i_clk => fifo_a[42][19].CLK
i_clk => fifo_a[42][20].CLK
i_clk => fifo_a[42][21].CLK
i_clk => fifo_a[42][22].CLK
i_clk => fifo_a[42][23].CLK
i_clk => fifo_a[42][24].CLK
i_clk => fifo_a[42][25].CLK
i_clk => fifo_a[42][26].CLK
i_clk => fifo_a[42][27].CLK
i_clk => fifo_a[42][28].CLK
i_clk => fifo_a[42][29].CLK
i_clk => fifo_a[42][30].CLK
i_clk => fifo_a[42][31].CLK
i_clk => fifo_a[41][0].CLK
i_clk => fifo_a[41][1].CLK
i_clk => fifo_a[41][2].CLK
i_clk => fifo_a[41][3].CLK
i_clk => fifo_a[41][4].CLK
i_clk => fifo_a[41][5].CLK
i_clk => fifo_a[41][6].CLK
i_clk => fifo_a[41][7].CLK
i_clk => fifo_a[41][8].CLK
i_clk => fifo_a[41][9].CLK
i_clk => fifo_a[41][10].CLK
i_clk => fifo_a[41][11].CLK
i_clk => fifo_a[41][12].CLK
i_clk => fifo_a[41][13].CLK
i_clk => fifo_a[41][14].CLK
i_clk => fifo_a[41][15].CLK
i_clk => fifo_a[41][16].CLK
i_clk => fifo_a[41][17].CLK
i_clk => fifo_a[41][18].CLK
i_clk => fifo_a[41][19].CLK
i_clk => fifo_a[41][20].CLK
i_clk => fifo_a[41][21].CLK
i_clk => fifo_a[41][22].CLK
i_clk => fifo_a[41][23].CLK
i_clk => fifo_a[41][24].CLK
i_clk => fifo_a[41][25].CLK
i_clk => fifo_a[41][26].CLK
i_clk => fifo_a[41][27].CLK
i_clk => fifo_a[41][28].CLK
i_clk => fifo_a[41][29].CLK
i_clk => fifo_a[41][30].CLK
i_clk => fifo_a[41][31].CLK
i_clk => fifo_a[40][0].CLK
i_clk => fifo_a[40][1].CLK
i_clk => fifo_a[40][2].CLK
i_clk => fifo_a[40][3].CLK
i_clk => fifo_a[40][4].CLK
i_clk => fifo_a[40][5].CLK
i_clk => fifo_a[40][6].CLK
i_clk => fifo_a[40][7].CLK
i_clk => fifo_a[40][8].CLK
i_clk => fifo_a[40][9].CLK
i_clk => fifo_a[40][10].CLK
i_clk => fifo_a[40][11].CLK
i_clk => fifo_a[40][12].CLK
i_clk => fifo_a[40][13].CLK
i_clk => fifo_a[40][14].CLK
i_clk => fifo_a[40][15].CLK
i_clk => fifo_a[40][16].CLK
i_clk => fifo_a[40][17].CLK
i_clk => fifo_a[40][18].CLK
i_clk => fifo_a[40][19].CLK
i_clk => fifo_a[40][20].CLK
i_clk => fifo_a[40][21].CLK
i_clk => fifo_a[40][22].CLK
i_clk => fifo_a[40][23].CLK
i_clk => fifo_a[40][24].CLK
i_clk => fifo_a[40][25].CLK
i_clk => fifo_a[40][26].CLK
i_clk => fifo_a[40][27].CLK
i_clk => fifo_a[40][28].CLK
i_clk => fifo_a[40][29].CLK
i_clk => fifo_a[40][30].CLK
i_clk => fifo_a[40][31].CLK
i_clk => fifo_a[39][0].CLK
i_clk => fifo_a[39][1].CLK
i_clk => fifo_a[39][2].CLK
i_clk => fifo_a[39][3].CLK
i_clk => fifo_a[39][4].CLK
i_clk => fifo_a[39][5].CLK
i_clk => fifo_a[39][6].CLK
i_clk => fifo_a[39][7].CLK
i_clk => fifo_a[39][8].CLK
i_clk => fifo_a[39][9].CLK
i_clk => fifo_a[39][10].CLK
i_clk => fifo_a[39][11].CLK
i_clk => fifo_a[39][12].CLK
i_clk => fifo_a[39][13].CLK
i_clk => fifo_a[39][14].CLK
i_clk => fifo_a[39][15].CLK
i_clk => fifo_a[39][16].CLK
i_clk => fifo_a[39][17].CLK
i_clk => fifo_a[39][18].CLK
i_clk => fifo_a[39][19].CLK
i_clk => fifo_a[39][20].CLK
i_clk => fifo_a[39][21].CLK
i_clk => fifo_a[39][22].CLK
i_clk => fifo_a[39][23].CLK
i_clk => fifo_a[39][24].CLK
i_clk => fifo_a[39][25].CLK
i_clk => fifo_a[39][26].CLK
i_clk => fifo_a[39][27].CLK
i_clk => fifo_a[39][28].CLK
i_clk => fifo_a[39][29].CLK
i_clk => fifo_a[39][30].CLK
i_clk => fifo_a[39][31].CLK
i_clk => fifo_a[38][0].CLK
i_clk => fifo_a[38][1].CLK
i_clk => fifo_a[38][2].CLK
i_clk => fifo_a[38][3].CLK
i_clk => fifo_a[38][4].CLK
i_clk => fifo_a[38][5].CLK
i_clk => fifo_a[38][6].CLK
i_clk => fifo_a[38][7].CLK
i_clk => fifo_a[38][8].CLK
i_clk => fifo_a[38][9].CLK
i_clk => fifo_a[38][10].CLK
i_clk => fifo_a[38][11].CLK
i_clk => fifo_a[38][12].CLK
i_clk => fifo_a[38][13].CLK
i_clk => fifo_a[38][14].CLK
i_clk => fifo_a[38][15].CLK
i_clk => fifo_a[38][16].CLK
i_clk => fifo_a[38][17].CLK
i_clk => fifo_a[38][18].CLK
i_clk => fifo_a[38][19].CLK
i_clk => fifo_a[38][20].CLK
i_clk => fifo_a[38][21].CLK
i_clk => fifo_a[38][22].CLK
i_clk => fifo_a[38][23].CLK
i_clk => fifo_a[38][24].CLK
i_clk => fifo_a[38][25].CLK
i_clk => fifo_a[38][26].CLK
i_clk => fifo_a[38][27].CLK
i_clk => fifo_a[38][28].CLK
i_clk => fifo_a[38][29].CLK
i_clk => fifo_a[38][30].CLK
i_clk => fifo_a[38][31].CLK
i_clk => fifo_a[37][0].CLK
i_clk => fifo_a[37][1].CLK
i_clk => fifo_a[37][2].CLK
i_clk => fifo_a[37][3].CLK
i_clk => fifo_a[37][4].CLK
i_clk => fifo_a[37][5].CLK
i_clk => fifo_a[37][6].CLK
i_clk => fifo_a[37][7].CLK
i_clk => fifo_a[37][8].CLK
i_clk => fifo_a[37][9].CLK
i_clk => fifo_a[37][10].CLK
i_clk => fifo_a[37][11].CLK
i_clk => fifo_a[37][12].CLK
i_clk => fifo_a[37][13].CLK
i_clk => fifo_a[37][14].CLK
i_clk => fifo_a[37][15].CLK
i_clk => fifo_a[37][16].CLK
i_clk => fifo_a[37][17].CLK
i_clk => fifo_a[37][18].CLK
i_clk => fifo_a[37][19].CLK
i_clk => fifo_a[37][20].CLK
i_clk => fifo_a[37][21].CLK
i_clk => fifo_a[37][22].CLK
i_clk => fifo_a[37][23].CLK
i_clk => fifo_a[37][24].CLK
i_clk => fifo_a[37][25].CLK
i_clk => fifo_a[37][26].CLK
i_clk => fifo_a[37][27].CLK
i_clk => fifo_a[37][28].CLK
i_clk => fifo_a[37][29].CLK
i_clk => fifo_a[37][30].CLK
i_clk => fifo_a[37][31].CLK
i_clk => fifo_a[36][0].CLK
i_clk => fifo_a[36][1].CLK
i_clk => fifo_a[36][2].CLK
i_clk => fifo_a[36][3].CLK
i_clk => fifo_a[36][4].CLK
i_clk => fifo_a[36][5].CLK
i_clk => fifo_a[36][6].CLK
i_clk => fifo_a[36][7].CLK
i_clk => fifo_a[36][8].CLK
i_clk => fifo_a[36][9].CLK
i_clk => fifo_a[36][10].CLK
i_clk => fifo_a[36][11].CLK
i_clk => fifo_a[36][12].CLK
i_clk => fifo_a[36][13].CLK
i_clk => fifo_a[36][14].CLK
i_clk => fifo_a[36][15].CLK
i_clk => fifo_a[36][16].CLK
i_clk => fifo_a[36][17].CLK
i_clk => fifo_a[36][18].CLK
i_clk => fifo_a[36][19].CLK
i_clk => fifo_a[36][20].CLK
i_clk => fifo_a[36][21].CLK
i_clk => fifo_a[36][22].CLK
i_clk => fifo_a[36][23].CLK
i_clk => fifo_a[36][24].CLK
i_clk => fifo_a[36][25].CLK
i_clk => fifo_a[36][26].CLK
i_clk => fifo_a[36][27].CLK
i_clk => fifo_a[36][28].CLK
i_clk => fifo_a[36][29].CLK
i_clk => fifo_a[36][30].CLK
i_clk => fifo_a[36][31].CLK
i_clk => fifo_a[35][0].CLK
i_clk => fifo_a[35][1].CLK
i_clk => fifo_a[35][2].CLK
i_clk => fifo_a[35][3].CLK
i_clk => fifo_a[35][4].CLK
i_clk => fifo_a[35][5].CLK
i_clk => fifo_a[35][6].CLK
i_clk => fifo_a[35][7].CLK
i_clk => fifo_a[35][8].CLK
i_clk => fifo_a[35][9].CLK
i_clk => fifo_a[35][10].CLK
i_clk => fifo_a[35][11].CLK
i_clk => fifo_a[35][12].CLK
i_clk => fifo_a[35][13].CLK
i_clk => fifo_a[35][14].CLK
i_clk => fifo_a[35][15].CLK
i_clk => fifo_a[35][16].CLK
i_clk => fifo_a[35][17].CLK
i_clk => fifo_a[35][18].CLK
i_clk => fifo_a[35][19].CLK
i_clk => fifo_a[35][20].CLK
i_clk => fifo_a[35][21].CLK
i_clk => fifo_a[35][22].CLK
i_clk => fifo_a[35][23].CLK
i_clk => fifo_a[35][24].CLK
i_clk => fifo_a[35][25].CLK
i_clk => fifo_a[35][26].CLK
i_clk => fifo_a[35][27].CLK
i_clk => fifo_a[35][28].CLK
i_clk => fifo_a[35][29].CLK
i_clk => fifo_a[35][30].CLK
i_clk => fifo_a[35][31].CLK
i_clk => fifo_a[34][0].CLK
i_clk => fifo_a[34][1].CLK
i_clk => fifo_a[34][2].CLK
i_clk => fifo_a[34][3].CLK
i_clk => fifo_a[34][4].CLK
i_clk => fifo_a[34][5].CLK
i_clk => fifo_a[34][6].CLK
i_clk => fifo_a[34][7].CLK
i_clk => fifo_a[34][8].CLK
i_clk => fifo_a[34][9].CLK
i_clk => fifo_a[34][10].CLK
i_clk => fifo_a[34][11].CLK
i_clk => fifo_a[34][12].CLK
i_clk => fifo_a[34][13].CLK
i_clk => fifo_a[34][14].CLK
i_clk => fifo_a[34][15].CLK
i_clk => fifo_a[34][16].CLK
i_clk => fifo_a[34][17].CLK
i_clk => fifo_a[34][18].CLK
i_clk => fifo_a[34][19].CLK
i_clk => fifo_a[34][20].CLK
i_clk => fifo_a[34][21].CLK
i_clk => fifo_a[34][22].CLK
i_clk => fifo_a[34][23].CLK
i_clk => fifo_a[34][24].CLK
i_clk => fifo_a[34][25].CLK
i_clk => fifo_a[34][26].CLK
i_clk => fifo_a[34][27].CLK
i_clk => fifo_a[34][28].CLK
i_clk => fifo_a[34][29].CLK
i_clk => fifo_a[34][30].CLK
i_clk => fifo_a[34][31].CLK
i_clk => fifo_a[33][0].CLK
i_clk => fifo_a[33][1].CLK
i_clk => fifo_a[33][2].CLK
i_clk => fifo_a[33][3].CLK
i_clk => fifo_a[33][4].CLK
i_clk => fifo_a[33][5].CLK
i_clk => fifo_a[33][6].CLK
i_clk => fifo_a[33][7].CLK
i_clk => fifo_a[33][8].CLK
i_clk => fifo_a[33][9].CLK
i_clk => fifo_a[33][10].CLK
i_clk => fifo_a[33][11].CLK
i_clk => fifo_a[33][12].CLK
i_clk => fifo_a[33][13].CLK
i_clk => fifo_a[33][14].CLK
i_clk => fifo_a[33][15].CLK
i_clk => fifo_a[33][16].CLK
i_clk => fifo_a[33][17].CLK
i_clk => fifo_a[33][18].CLK
i_clk => fifo_a[33][19].CLK
i_clk => fifo_a[33][20].CLK
i_clk => fifo_a[33][21].CLK
i_clk => fifo_a[33][22].CLK
i_clk => fifo_a[33][23].CLK
i_clk => fifo_a[33][24].CLK
i_clk => fifo_a[33][25].CLK
i_clk => fifo_a[33][26].CLK
i_clk => fifo_a[33][27].CLK
i_clk => fifo_a[33][28].CLK
i_clk => fifo_a[33][29].CLK
i_clk => fifo_a[33][30].CLK
i_clk => fifo_a[33][31].CLK
i_clk => fifo_a[32][0].CLK
i_clk => fifo_a[32][1].CLK
i_clk => fifo_a[32][2].CLK
i_clk => fifo_a[32][3].CLK
i_clk => fifo_a[32][4].CLK
i_clk => fifo_a[32][5].CLK
i_clk => fifo_a[32][6].CLK
i_clk => fifo_a[32][7].CLK
i_clk => fifo_a[32][8].CLK
i_clk => fifo_a[32][9].CLK
i_clk => fifo_a[32][10].CLK
i_clk => fifo_a[32][11].CLK
i_clk => fifo_a[32][12].CLK
i_clk => fifo_a[32][13].CLK
i_clk => fifo_a[32][14].CLK
i_clk => fifo_a[32][15].CLK
i_clk => fifo_a[32][16].CLK
i_clk => fifo_a[32][17].CLK
i_clk => fifo_a[32][18].CLK
i_clk => fifo_a[32][19].CLK
i_clk => fifo_a[32][20].CLK
i_clk => fifo_a[32][21].CLK
i_clk => fifo_a[32][22].CLK
i_clk => fifo_a[32][23].CLK
i_clk => fifo_a[32][24].CLK
i_clk => fifo_a[32][25].CLK
i_clk => fifo_a[32][26].CLK
i_clk => fifo_a[32][27].CLK
i_clk => fifo_a[32][28].CLK
i_clk => fifo_a[32][29].CLK
i_clk => fifo_a[32][30].CLK
i_clk => fifo_a[32][31].CLK
i_clk => fifo_a[31][0].CLK
i_clk => fifo_a[31][1].CLK
i_clk => fifo_a[31][2].CLK
i_clk => fifo_a[31][3].CLK
i_clk => fifo_a[31][4].CLK
i_clk => fifo_a[31][5].CLK
i_clk => fifo_a[31][6].CLK
i_clk => fifo_a[31][7].CLK
i_clk => fifo_a[31][8].CLK
i_clk => fifo_a[31][9].CLK
i_clk => fifo_a[31][10].CLK
i_clk => fifo_a[31][11].CLK
i_clk => fifo_a[31][12].CLK
i_clk => fifo_a[31][13].CLK
i_clk => fifo_a[31][14].CLK
i_clk => fifo_a[31][15].CLK
i_clk => fifo_a[31][16].CLK
i_clk => fifo_a[31][17].CLK
i_clk => fifo_a[31][18].CLK
i_clk => fifo_a[31][19].CLK
i_clk => fifo_a[31][20].CLK
i_clk => fifo_a[31][21].CLK
i_clk => fifo_a[31][22].CLK
i_clk => fifo_a[31][23].CLK
i_clk => fifo_a[31][24].CLK
i_clk => fifo_a[31][25].CLK
i_clk => fifo_a[31][26].CLK
i_clk => fifo_a[31][27].CLK
i_clk => fifo_a[31][28].CLK
i_clk => fifo_a[31][29].CLK
i_clk => fifo_a[31][30].CLK
i_clk => fifo_a[31][31].CLK
i_clk => fifo_a[30][0].CLK
i_clk => fifo_a[30][1].CLK
i_clk => fifo_a[30][2].CLK
i_clk => fifo_a[30][3].CLK
i_clk => fifo_a[30][4].CLK
i_clk => fifo_a[30][5].CLK
i_clk => fifo_a[30][6].CLK
i_clk => fifo_a[30][7].CLK
i_clk => fifo_a[30][8].CLK
i_clk => fifo_a[30][9].CLK
i_clk => fifo_a[30][10].CLK
i_clk => fifo_a[30][11].CLK
i_clk => fifo_a[30][12].CLK
i_clk => fifo_a[30][13].CLK
i_clk => fifo_a[30][14].CLK
i_clk => fifo_a[30][15].CLK
i_clk => fifo_a[30][16].CLK
i_clk => fifo_a[30][17].CLK
i_clk => fifo_a[30][18].CLK
i_clk => fifo_a[30][19].CLK
i_clk => fifo_a[30][20].CLK
i_clk => fifo_a[30][21].CLK
i_clk => fifo_a[30][22].CLK
i_clk => fifo_a[30][23].CLK
i_clk => fifo_a[30][24].CLK
i_clk => fifo_a[30][25].CLK
i_clk => fifo_a[30][26].CLK
i_clk => fifo_a[30][27].CLK
i_clk => fifo_a[30][28].CLK
i_clk => fifo_a[30][29].CLK
i_clk => fifo_a[30][30].CLK
i_clk => fifo_a[30][31].CLK
i_clk => fifo_a[29][0].CLK
i_clk => fifo_a[29][1].CLK
i_clk => fifo_a[29][2].CLK
i_clk => fifo_a[29][3].CLK
i_clk => fifo_a[29][4].CLK
i_clk => fifo_a[29][5].CLK
i_clk => fifo_a[29][6].CLK
i_clk => fifo_a[29][7].CLK
i_clk => fifo_a[29][8].CLK
i_clk => fifo_a[29][9].CLK
i_clk => fifo_a[29][10].CLK
i_clk => fifo_a[29][11].CLK
i_clk => fifo_a[29][12].CLK
i_clk => fifo_a[29][13].CLK
i_clk => fifo_a[29][14].CLK
i_clk => fifo_a[29][15].CLK
i_clk => fifo_a[29][16].CLK
i_clk => fifo_a[29][17].CLK
i_clk => fifo_a[29][18].CLK
i_clk => fifo_a[29][19].CLK
i_clk => fifo_a[29][20].CLK
i_clk => fifo_a[29][21].CLK
i_clk => fifo_a[29][22].CLK
i_clk => fifo_a[29][23].CLK
i_clk => fifo_a[29][24].CLK
i_clk => fifo_a[29][25].CLK
i_clk => fifo_a[29][26].CLK
i_clk => fifo_a[29][27].CLK
i_clk => fifo_a[29][28].CLK
i_clk => fifo_a[29][29].CLK
i_clk => fifo_a[29][30].CLK
i_clk => fifo_a[29][31].CLK
i_clk => fifo_a[28][0].CLK
i_clk => fifo_a[28][1].CLK
i_clk => fifo_a[28][2].CLK
i_clk => fifo_a[28][3].CLK
i_clk => fifo_a[28][4].CLK
i_clk => fifo_a[28][5].CLK
i_clk => fifo_a[28][6].CLK
i_clk => fifo_a[28][7].CLK
i_clk => fifo_a[28][8].CLK
i_clk => fifo_a[28][9].CLK
i_clk => fifo_a[28][10].CLK
i_clk => fifo_a[28][11].CLK
i_clk => fifo_a[28][12].CLK
i_clk => fifo_a[28][13].CLK
i_clk => fifo_a[28][14].CLK
i_clk => fifo_a[28][15].CLK
i_clk => fifo_a[28][16].CLK
i_clk => fifo_a[28][17].CLK
i_clk => fifo_a[28][18].CLK
i_clk => fifo_a[28][19].CLK
i_clk => fifo_a[28][20].CLK
i_clk => fifo_a[28][21].CLK
i_clk => fifo_a[28][22].CLK
i_clk => fifo_a[28][23].CLK
i_clk => fifo_a[28][24].CLK
i_clk => fifo_a[28][25].CLK
i_clk => fifo_a[28][26].CLK
i_clk => fifo_a[28][27].CLK
i_clk => fifo_a[28][28].CLK
i_clk => fifo_a[28][29].CLK
i_clk => fifo_a[28][30].CLK
i_clk => fifo_a[28][31].CLK
i_clk => fifo_a[27][0].CLK
i_clk => fifo_a[27][1].CLK
i_clk => fifo_a[27][2].CLK
i_clk => fifo_a[27][3].CLK
i_clk => fifo_a[27][4].CLK
i_clk => fifo_a[27][5].CLK
i_clk => fifo_a[27][6].CLK
i_clk => fifo_a[27][7].CLK
i_clk => fifo_a[27][8].CLK
i_clk => fifo_a[27][9].CLK
i_clk => fifo_a[27][10].CLK
i_clk => fifo_a[27][11].CLK
i_clk => fifo_a[27][12].CLK
i_clk => fifo_a[27][13].CLK
i_clk => fifo_a[27][14].CLK
i_clk => fifo_a[27][15].CLK
i_clk => fifo_a[27][16].CLK
i_clk => fifo_a[27][17].CLK
i_clk => fifo_a[27][18].CLK
i_clk => fifo_a[27][19].CLK
i_clk => fifo_a[27][20].CLK
i_clk => fifo_a[27][21].CLK
i_clk => fifo_a[27][22].CLK
i_clk => fifo_a[27][23].CLK
i_clk => fifo_a[27][24].CLK
i_clk => fifo_a[27][25].CLK
i_clk => fifo_a[27][26].CLK
i_clk => fifo_a[27][27].CLK
i_clk => fifo_a[27][28].CLK
i_clk => fifo_a[27][29].CLK
i_clk => fifo_a[27][30].CLK
i_clk => fifo_a[27][31].CLK
i_clk => fifo_a[26][0].CLK
i_clk => fifo_a[26][1].CLK
i_clk => fifo_a[26][2].CLK
i_clk => fifo_a[26][3].CLK
i_clk => fifo_a[26][4].CLK
i_clk => fifo_a[26][5].CLK
i_clk => fifo_a[26][6].CLK
i_clk => fifo_a[26][7].CLK
i_clk => fifo_a[26][8].CLK
i_clk => fifo_a[26][9].CLK
i_clk => fifo_a[26][10].CLK
i_clk => fifo_a[26][11].CLK
i_clk => fifo_a[26][12].CLK
i_clk => fifo_a[26][13].CLK
i_clk => fifo_a[26][14].CLK
i_clk => fifo_a[26][15].CLK
i_clk => fifo_a[26][16].CLK
i_clk => fifo_a[26][17].CLK
i_clk => fifo_a[26][18].CLK
i_clk => fifo_a[26][19].CLK
i_clk => fifo_a[26][20].CLK
i_clk => fifo_a[26][21].CLK
i_clk => fifo_a[26][22].CLK
i_clk => fifo_a[26][23].CLK
i_clk => fifo_a[26][24].CLK
i_clk => fifo_a[26][25].CLK
i_clk => fifo_a[26][26].CLK
i_clk => fifo_a[26][27].CLK
i_clk => fifo_a[26][28].CLK
i_clk => fifo_a[26][29].CLK
i_clk => fifo_a[26][30].CLK
i_clk => fifo_a[26][31].CLK
i_clk => fifo_a[25][0].CLK
i_clk => fifo_a[25][1].CLK
i_clk => fifo_a[25][2].CLK
i_clk => fifo_a[25][3].CLK
i_clk => fifo_a[25][4].CLK
i_clk => fifo_a[25][5].CLK
i_clk => fifo_a[25][6].CLK
i_clk => fifo_a[25][7].CLK
i_clk => fifo_a[25][8].CLK
i_clk => fifo_a[25][9].CLK
i_clk => fifo_a[25][10].CLK
i_clk => fifo_a[25][11].CLK
i_clk => fifo_a[25][12].CLK
i_clk => fifo_a[25][13].CLK
i_clk => fifo_a[25][14].CLK
i_clk => fifo_a[25][15].CLK
i_clk => fifo_a[25][16].CLK
i_clk => fifo_a[25][17].CLK
i_clk => fifo_a[25][18].CLK
i_clk => fifo_a[25][19].CLK
i_clk => fifo_a[25][20].CLK
i_clk => fifo_a[25][21].CLK
i_clk => fifo_a[25][22].CLK
i_clk => fifo_a[25][23].CLK
i_clk => fifo_a[25][24].CLK
i_clk => fifo_a[25][25].CLK
i_clk => fifo_a[25][26].CLK
i_clk => fifo_a[25][27].CLK
i_clk => fifo_a[25][28].CLK
i_clk => fifo_a[25][29].CLK
i_clk => fifo_a[25][30].CLK
i_clk => fifo_a[25][31].CLK
i_clk => fifo_a[24][0].CLK
i_clk => fifo_a[24][1].CLK
i_clk => fifo_a[24][2].CLK
i_clk => fifo_a[24][3].CLK
i_clk => fifo_a[24][4].CLK
i_clk => fifo_a[24][5].CLK
i_clk => fifo_a[24][6].CLK
i_clk => fifo_a[24][7].CLK
i_clk => fifo_a[24][8].CLK
i_clk => fifo_a[24][9].CLK
i_clk => fifo_a[24][10].CLK
i_clk => fifo_a[24][11].CLK
i_clk => fifo_a[24][12].CLK
i_clk => fifo_a[24][13].CLK
i_clk => fifo_a[24][14].CLK
i_clk => fifo_a[24][15].CLK
i_clk => fifo_a[24][16].CLK
i_clk => fifo_a[24][17].CLK
i_clk => fifo_a[24][18].CLK
i_clk => fifo_a[24][19].CLK
i_clk => fifo_a[24][20].CLK
i_clk => fifo_a[24][21].CLK
i_clk => fifo_a[24][22].CLK
i_clk => fifo_a[24][23].CLK
i_clk => fifo_a[24][24].CLK
i_clk => fifo_a[24][25].CLK
i_clk => fifo_a[24][26].CLK
i_clk => fifo_a[24][27].CLK
i_clk => fifo_a[24][28].CLK
i_clk => fifo_a[24][29].CLK
i_clk => fifo_a[24][30].CLK
i_clk => fifo_a[24][31].CLK
i_clk => fifo_a[23][0].CLK
i_clk => fifo_a[23][1].CLK
i_clk => fifo_a[23][2].CLK
i_clk => fifo_a[23][3].CLK
i_clk => fifo_a[23][4].CLK
i_clk => fifo_a[23][5].CLK
i_clk => fifo_a[23][6].CLK
i_clk => fifo_a[23][7].CLK
i_clk => fifo_a[23][8].CLK
i_clk => fifo_a[23][9].CLK
i_clk => fifo_a[23][10].CLK
i_clk => fifo_a[23][11].CLK
i_clk => fifo_a[23][12].CLK
i_clk => fifo_a[23][13].CLK
i_clk => fifo_a[23][14].CLK
i_clk => fifo_a[23][15].CLK
i_clk => fifo_a[23][16].CLK
i_clk => fifo_a[23][17].CLK
i_clk => fifo_a[23][18].CLK
i_clk => fifo_a[23][19].CLK
i_clk => fifo_a[23][20].CLK
i_clk => fifo_a[23][21].CLK
i_clk => fifo_a[23][22].CLK
i_clk => fifo_a[23][23].CLK
i_clk => fifo_a[23][24].CLK
i_clk => fifo_a[23][25].CLK
i_clk => fifo_a[23][26].CLK
i_clk => fifo_a[23][27].CLK
i_clk => fifo_a[23][28].CLK
i_clk => fifo_a[23][29].CLK
i_clk => fifo_a[23][30].CLK
i_clk => fifo_a[23][31].CLK
i_clk => fifo_a[22][0].CLK
i_clk => fifo_a[22][1].CLK
i_clk => fifo_a[22][2].CLK
i_clk => fifo_a[22][3].CLK
i_clk => fifo_a[22][4].CLK
i_clk => fifo_a[22][5].CLK
i_clk => fifo_a[22][6].CLK
i_clk => fifo_a[22][7].CLK
i_clk => fifo_a[22][8].CLK
i_clk => fifo_a[22][9].CLK
i_clk => fifo_a[22][10].CLK
i_clk => fifo_a[22][11].CLK
i_clk => fifo_a[22][12].CLK
i_clk => fifo_a[22][13].CLK
i_clk => fifo_a[22][14].CLK
i_clk => fifo_a[22][15].CLK
i_clk => fifo_a[22][16].CLK
i_clk => fifo_a[22][17].CLK
i_clk => fifo_a[22][18].CLK
i_clk => fifo_a[22][19].CLK
i_clk => fifo_a[22][20].CLK
i_clk => fifo_a[22][21].CLK
i_clk => fifo_a[22][22].CLK
i_clk => fifo_a[22][23].CLK
i_clk => fifo_a[22][24].CLK
i_clk => fifo_a[22][25].CLK
i_clk => fifo_a[22][26].CLK
i_clk => fifo_a[22][27].CLK
i_clk => fifo_a[22][28].CLK
i_clk => fifo_a[22][29].CLK
i_clk => fifo_a[22][30].CLK
i_clk => fifo_a[22][31].CLK
i_clk => fifo_a[21][0].CLK
i_clk => fifo_a[21][1].CLK
i_clk => fifo_a[21][2].CLK
i_clk => fifo_a[21][3].CLK
i_clk => fifo_a[21][4].CLK
i_clk => fifo_a[21][5].CLK
i_clk => fifo_a[21][6].CLK
i_clk => fifo_a[21][7].CLK
i_clk => fifo_a[21][8].CLK
i_clk => fifo_a[21][9].CLK
i_clk => fifo_a[21][10].CLK
i_clk => fifo_a[21][11].CLK
i_clk => fifo_a[21][12].CLK
i_clk => fifo_a[21][13].CLK
i_clk => fifo_a[21][14].CLK
i_clk => fifo_a[21][15].CLK
i_clk => fifo_a[21][16].CLK
i_clk => fifo_a[21][17].CLK
i_clk => fifo_a[21][18].CLK
i_clk => fifo_a[21][19].CLK
i_clk => fifo_a[21][20].CLK
i_clk => fifo_a[21][21].CLK
i_clk => fifo_a[21][22].CLK
i_clk => fifo_a[21][23].CLK
i_clk => fifo_a[21][24].CLK
i_clk => fifo_a[21][25].CLK
i_clk => fifo_a[21][26].CLK
i_clk => fifo_a[21][27].CLK
i_clk => fifo_a[21][28].CLK
i_clk => fifo_a[21][29].CLK
i_clk => fifo_a[21][30].CLK
i_clk => fifo_a[21][31].CLK
i_clk => fifo_a[20][0].CLK
i_clk => fifo_a[20][1].CLK
i_clk => fifo_a[20][2].CLK
i_clk => fifo_a[20][3].CLK
i_clk => fifo_a[20][4].CLK
i_clk => fifo_a[20][5].CLK
i_clk => fifo_a[20][6].CLK
i_clk => fifo_a[20][7].CLK
i_clk => fifo_a[20][8].CLK
i_clk => fifo_a[20][9].CLK
i_clk => fifo_a[20][10].CLK
i_clk => fifo_a[20][11].CLK
i_clk => fifo_a[20][12].CLK
i_clk => fifo_a[20][13].CLK
i_clk => fifo_a[20][14].CLK
i_clk => fifo_a[20][15].CLK
i_clk => fifo_a[20][16].CLK
i_clk => fifo_a[20][17].CLK
i_clk => fifo_a[20][18].CLK
i_clk => fifo_a[20][19].CLK
i_clk => fifo_a[20][20].CLK
i_clk => fifo_a[20][21].CLK
i_clk => fifo_a[20][22].CLK
i_clk => fifo_a[20][23].CLK
i_clk => fifo_a[20][24].CLK
i_clk => fifo_a[20][25].CLK
i_clk => fifo_a[20][26].CLK
i_clk => fifo_a[20][27].CLK
i_clk => fifo_a[20][28].CLK
i_clk => fifo_a[20][29].CLK
i_clk => fifo_a[20][30].CLK
i_clk => fifo_a[20][31].CLK
i_clk => fifo_a[19][0].CLK
i_clk => fifo_a[19][1].CLK
i_clk => fifo_a[19][2].CLK
i_clk => fifo_a[19][3].CLK
i_clk => fifo_a[19][4].CLK
i_clk => fifo_a[19][5].CLK
i_clk => fifo_a[19][6].CLK
i_clk => fifo_a[19][7].CLK
i_clk => fifo_a[19][8].CLK
i_clk => fifo_a[19][9].CLK
i_clk => fifo_a[19][10].CLK
i_clk => fifo_a[19][11].CLK
i_clk => fifo_a[19][12].CLK
i_clk => fifo_a[19][13].CLK
i_clk => fifo_a[19][14].CLK
i_clk => fifo_a[19][15].CLK
i_clk => fifo_a[19][16].CLK
i_clk => fifo_a[19][17].CLK
i_clk => fifo_a[19][18].CLK
i_clk => fifo_a[19][19].CLK
i_clk => fifo_a[19][20].CLK
i_clk => fifo_a[19][21].CLK
i_clk => fifo_a[19][22].CLK
i_clk => fifo_a[19][23].CLK
i_clk => fifo_a[19][24].CLK
i_clk => fifo_a[19][25].CLK
i_clk => fifo_a[19][26].CLK
i_clk => fifo_a[19][27].CLK
i_clk => fifo_a[19][28].CLK
i_clk => fifo_a[19][29].CLK
i_clk => fifo_a[19][30].CLK
i_clk => fifo_a[19][31].CLK
i_clk => fifo_a[18][0].CLK
i_clk => fifo_a[18][1].CLK
i_clk => fifo_a[18][2].CLK
i_clk => fifo_a[18][3].CLK
i_clk => fifo_a[18][4].CLK
i_clk => fifo_a[18][5].CLK
i_clk => fifo_a[18][6].CLK
i_clk => fifo_a[18][7].CLK
i_clk => fifo_a[18][8].CLK
i_clk => fifo_a[18][9].CLK
i_clk => fifo_a[18][10].CLK
i_clk => fifo_a[18][11].CLK
i_clk => fifo_a[18][12].CLK
i_clk => fifo_a[18][13].CLK
i_clk => fifo_a[18][14].CLK
i_clk => fifo_a[18][15].CLK
i_clk => fifo_a[18][16].CLK
i_clk => fifo_a[18][17].CLK
i_clk => fifo_a[18][18].CLK
i_clk => fifo_a[18][19].CLK
i_clk => fifo_a[18][20].CLK
i_clk => fifo_a[18][21].CLK
i_clk => fifo_a[18][22].CLK
i_clk => fifo_a[18][23].CLK
i_clk => fifo_a[18][24].CLK
i_clk => fifo_a[18][25].CLK
i_clk => fifo_a[18][26].CLK
i_clk => fifo_a[18][27].CLK
i_clk => fifo_a[18][28].CLK
i_clk => fifo_a[18][29].CLK
i_clk => fifo_a[18][30].CLK
i_clk => fifo_a[18][31].CLK
i_clk => fifo_a[17][0].CLK
i_clk => fifo_a[17][1].CLK
i_clk => fifo_a[17][2].CLK
i_clk => fifo_a[17][3].CLK
i_clk => fifo_a[17][4].CLK
i_clk => fifo_a[17][5].CLK
i_clk => fifo_a[17][6].CLK
i_clk => fifo_a[17][7].CLK
i_clk => fifo_a[17][8].CLK
i_clk => fifo_a[17][9].CLK
i_clk => fifo_a[17][10].CLK
i_clk => fifo_a[17][11].CLK
i_clk => fifo_a[17][12].CLK
i_clk => fifo_a[17][13].CLK
i_clk => fifo_a[17][14].CLK
i_clk => fifo_a[17][15].CLK
i_clk => fifo_a[17][16].CLK
i_clk => fifo_a[17][17].CLK
i_clk => fifo_a[17][18].CLK
i_clk => fifo_a[17][19].CLK
i_clk => fifo_a[17][20].CLK
i_clk => fifo_a[17][21].CLK
i_clk => fifo_a[17][22].CLK
i_clk => fifo_a[17][23].CLK
i_clk => fifo_a[17][24].CLK
i_clk => fifo_a[17][25].CLK
i_clk => fifo_a[17][26].CLK
i_clk => fifo_a[17][27].CLK
i_clk => fifo_a[17][28].CLK
i_clk => fifo_a[17][29].CLK
i_clk => fifo_a[17][30].CLK
i_clk => fifo_a[17][31].CLK
i_clk => fifo_a[16][0].CLK
i_clk => fifo_a[16][1].CLK
i_clk => fifo_a[16][2].CLK
i_clk => fifo_a[16][3].CLK
i_clk => fifo_a[16][4].CLK
i_clk => fifo_a[16][5].CLK
i_clk => fifo_a[16][6].CLK
i_clk => fifo_a[16][7].CLK
i_clk => fifo_a[16][8].CLK
i_clk => fifo_a[16][9].CLK
i_clk => fifo_a[16][10].CLK
i_clk => fifo_a[16][11].CLK
i_clk => fifo_a[16][12].CLK
i_clk => fifo_a[16][13].CLK
i_clk => fifo_a[16][14].CLK
i_clk => fifo_a[16][15].CLK
i_clk => fifo_a[16][16].CLK
i_clk => fifo_a[16][17].CLK
i_clk => fifo_a[16][18].CLK
i_clk => fifo_a[16][19].CLK
i_clk => fifo_a[16][20].CLK
i_clk => fifo_a[16][21].CLK
i_clk => fifo_a[16][22].CLK
i_clk => fifo_a[16][23].CLK
i_clk => fifo_a[16][24].CLK
i_clk => fifo_a[16][25].CLK
i_clk => fifo_a[16][26].CLK
i_clk => fifo_a[16][27].CLK
i_clk => fifo_a[16][28].CLK
i_clk => fifo_a[16][29].CLK
i_clk => fifo_a[16][30].CLK
i_clk => fifo_a[16][31].CLK
i_clk => fifo_a[15][0].CLK
i_clk => fifo_a[15][1].CLK
i_clk => fifo_a[15][2].CLK
i_clk => fifo_a[15][3].CLK
i_clk => fifo_a[15][4].CLK
i_clk => fifo_a[15][5].CLK
i_clk => fifo_a[15][6].CLK
i_clk => fifo_a[15][7].CLK
i_clk => fifo_a[15][8].CLK
i_clk => fifo_a[15][9].CLK
i_clk => fifo_a[15][10].CLK
i_clk => fifo_a[15][11].CLK
i_clk => fifo_a[15][12].CLK
i_clk => fifo_a[15][13].CLK
i_clk => fifo_a[15][14].CLK
i_clk => fifo_a[15][15].CLK
i_clk => fifo_a[15][16].CLK
i_clk => fifo_a[15][17].CLK
i_clk => fifo_a[15][18].CLK
i_clk => fifo_a[15][19].CLK
i_clk => fifo_a[15][20].CLK
i_clk => fifo_a[15][21].CLK
i_clk => fifo_a[15][22].CLK
i_clk => fifo_a[15][23].CLK
i_clk => fifo_a[15][24].CLK
i_clk => fifo_a[15][25].CLK
i_clk => fifo_a[15][26].CLK
i_clk => fifo_a[15][27].CLK
i_clk => fifo_a[15][28].CLK
i_clk => fifo_a[15][29].CLK
i_clk => fifo_a[15][30].CLK
i_clk => fifo_a[15][31].CLK
i_clk => fifo_a[14][0].CLK
i_clk => fifo_a[14][1].CLK
i_clk => fifo_a[14][2].CLK
i_clk => fifo_a[14][3].CLK
i_clk => fifo_a[14][4].CLK
i_clk => fifo_a[14][5].CLK
i_clk => fifo_a[14][6].CLK
i_clk => fifo_a[14][7].CLK
i_clk => fifo_a[14][8].CLK
i_clk => fifo_a[14][9].CLK
i_clk => fifo_a[14][10].CLK
i_clk => fifo_a[14][11].CLK
i_clk => fifo_a[14][12].CLK
i_clk => fifo_a[14][13].CLK
i_clk => fifo_a[14][14].CLK
i_clk => fifo_a[14][15].CLK
i_clk => fifo_a[14][16].CLK
i_clk => fifo_a[14][17].CLK
i_clk => fifo_a[14][18].CLK
i_clk => fifo_a[14][19].CLK
i_clk => fifo_a[14][20].CLK
i_clk => fifo_a[14][21].CLK
i_clk => fifo_a[14][22].CLK
i_clk => fifo_a[14][23].CLK
i_clk => fifo_a[14][24].CLK
i_clk => fifo_a[14][25].CLK
i_clk => fifo_a[14][26].CLK
i_clk => fifo_a[14][27].CLK
i_clk => fifo_a[14][28].CLK
i_clk => fifo_a[14][29].CLK
i_clk => fifo_a[14][30].CLK
i_clk => fifo_a[14][31].CLK
i_clk => fifo_a[13][0].CLK
i_clk => fifo_a[13][1].CLK
i_clk => fifo_a[13][2].CLK
i_clk => fifo_a[13][3].CLK
i_clk => fifo_a[13][4].CLK
i_clk => fifo_a[13][5].CLK
i_clk => fifo_a[13][6].CLK
i_clk => fifo_a[13][7].CLK
i_clk => fifo_a[13][8].CLK
i_clk => fifo_a[13][9].CLK
i_clk => fifo_a[13][10].CLK
i_clk => fifo_a[13][11].CLK
i_clk => fifo_a[13][12].CLK
i_clk => fifo_a[13][13].CLK
i_clk => fifo_a[13][14].CLK
i_clk => fifo_a[13][15].CLK
i_clk => fifo_a[13][16].CLK
i_clk => fifo_a[13][17].CLK
i_clk => fifo_a[13][18].CLK
i_clk => fifo_a[13][19].CLK
i_clk => fifo_a[13][20].CLK
i_clk => fifo_a[13][21].CLK
i_clk => fifo_a[13][22].CLK
i_clk => fifo_a[13][23].CLK
i_clk => fifo_a[13][24].CLK
i_clk => fifo_a[13][25].CLK
i_clk => fifo_a[13][26].CLK
i_clk => fifo_a[13][27].CLK
i_clk => fifo_a[13][28].CLK
i_clk => fifo_a[13][29].CLK
i_clk => fifo_a[13][30].CLK
i_clk => fifo_a[13][31].CLK
i_clk => fifo_a[12][0].CLK
i_clk => fifo_a[12][1].CLK
i_clk => fifo_a[12][2].CLK
i_clk => fifo_a[12][3].CLK
i_clk => fifo_a[12][4].CLK
i_clk => fifo_a[12][5].CLK
i_clk => fifo_a[12][6].CLK
i_clk => fifo_a[12][7].CLK
i_clk => fifo_a[12][8].CLK
i_clk => fifo_a[12][9].CLK
i_clk => fifo_a[12][10].CLK
i_clk => fifo_a[12][11].CLK
i_clk => fifo_a[12][12].CLK
i_clk => fifo_a[12][13].CLK
i_clk => fifo_a[12][14].CLK
i_clk => fifo_a[12][15].CLK
i_clk => fifo_a[12][16].CLK
i_clk => fifo_a[12][17].CLK
i_clk => fifo_a[12][18].CLK
i_clk => fifo_a[12][19].CLK
i_clk => fifo_a[12][20].CLK
i_clk => fifo_a[12][21].CLK
i_clk => fifo_a[12][22].CLK
i_clk => fifo_a[12][23].CLK
i_clk => fifo_a[12][24].CLK
i_clk => fifo_a[12][25].CLK
i_clk => fifo_a[12][26].CLK
i_clk => fifo_a[12][27].CLK
i_clk => fifo_a[12][28].CLK
i_clk => fifo_a[12][29].CLK
i_clk => fifo_a[12][30].CLK
i_clk => fifo_a[12][31].CLK
i_clk => fifo_a[11][0].CLK
i_clk => fifo_a[11][1].CLK
i_clk => fifo_a[11][2].CLK
i_clk => fifo_a[11][3].CLK
i_clk => fifo_a[11][4].CLK
i_clk => fifo_a[11][5].CLK
i_clk => fifo_a[11][6].CLK
i_clk => fifo_a[11][7].CLK
i_clk => fifo_a[11][8].CLK
i_clk => fifo_a[11][9].CLK
i_clk => fifo_a[11][10].CLK
i_clk => fifo_a[11][11].CLK
i_clk => fifo_a[11][12].CLK
i_clk => fifo_a[11][13].CLK
i_clk => fifo_a[11][14].CLK
i_clk => fifo_a[11][15].CLK
i_clk => fifo_a[11][16].CLK
i_clk => fifo_a[11][17].CLK
i_clk => fifo_a[11][18].CLK
i_clk => fifo_a[11][19].CLK
i_clk => fifo_a[11][20].CLK
i_clk => fifo_a[11][21].CLK
i_clk => fifo_a[11][22].CLK
i_clk => fifo_a[11][23].CLK
i_clk => fifo_a[11][24].CLK
i_clk => fifo_a[11][25].CLK
i_clk => fifo_a[11][26].CLK
i_clk => fifo_a[11][27].CLK
i_clk => fifo_a[11][28].CLK
i_clk => fifo_a[11][29].CLK
i_clk => fifo_a[11][30].CLK
i_clk => fifo_a[11][31].CLK
i_clk => fifo_a[10][0].CLK
i_clk => fifo_a[10][1].CLK
i_clk => fifo_a[10][2].CLK
i_clk => fifo_a[10][3].CLK
i_clk => fifo_a[10][4].CLK
i_clk => fifo_a[10][5].CLK
i_clk => fifo_a[10][6].CLK
i_clk => fifo_a[10][7].CLK
i_clk => fifo_a[10][8].CLK
i_clk => fifo_a[10][9].CLK
i_clk => fifo_a[10][10].CLK
i_clk => fifo_a[10][11].CLK
i_clk => fifo_a[10][12].CLK
i_clk => fifo_a[10][13].CLK
i_clk => fifo_a[10][14].CLK
i_clk => fifo_a[10][15].CLK
i_clk => fifo_a[10][16].CLK
i_clk => fifo_a[10][17].CLK
i_clk => fifo_a[10][18].CLK
i_clk => fifo_a[10][19].CLK
i_clk => fifo_a[10][20].CLK
i_clk => fifo_a[10][21].CLK
i_clk => fifo_a[10][22].CLK
i_clk => fifo_a[10][23].CLK
i_clk => fifo_a[10][24].CLK
i_clk => fifo_a[10][25].CLK
i_clk => fifo_a[10][26].CLK
i_clk => fifo_a[10][27].CLK
i_clk => fifo_a[10][28].CLK
i_clk => fifo_a[10][29].CLK
i_clk => fifo_a[10][30].CLK
i_clk => fifo_a[10][31].CLK
i_clk => fifo_a[9][0].CLK
i_clk => fifo_a[9][1].CLK
i_clk => fifo_a[9][2].CLK
i_clk => fifo_a[9][3].CLK
i_clk => fifo_a[9][4].CLK
i_clk => fifo_a[9][5].CLK
i_clk => fifo_a[9][6].CLK
i_clk => fifo_a[9][7].CLK
i_clk => fifo_a[9][8].CLK
i_clk => fifo_a[9][9].CLK
i_clk => fifo_a[9][10].CLK
i_clk => fifo_a[9][11].CLK
i_clk => fifo_a[9][12].CLK
i_clk => fifo_a[9][13].CLK
i_clk => fifo_a[9][14].CLK
i_clk => fifo_a[9][15].CLK
i_clk => fifo_a[9][16].CLK
i_clk => fifo_a[9][17].CLK
i_clk => fifo_a[9][18].CLK
i_clk => fifo_a[9][19].CLK
i_clk => fifo_a[9][20].CLK
i_clk => fifo_a[9][21].CLK
i_clk => fifo_a[9][22].CLK
i_clk => fifo_a[9][23].CLK
i_clk => fifo_a[9][24].CLK
i_clk => fifo_a[9][25].CLK
i_clk => fifo_a[9][26].CLK
i_clk => fifo_a[9][27].CLK
i_clk => fifo_a[9][28].CLK
i_clk => fifo_a[9][29].CLK
i_clk => fifo_a[9][30].CLK
i_clk => fifo_a[9][31].CLK
i_clk => fifo_a[8][0].CLK
i_clk => fifo_a[8][1].CLK
i_clk => fifo_a[8][2].CLK
i_clk => fifo_a[8][3].CLK
i_clk => fifo_a[8][4].CLK
i_clk => fifo_a[8][5].CLK
i_clk => fifo_a[8][6].CLK
i_clk => fifo_a[8][7].CLK
i_clk => fifo_a[8][8].CLK
i_clk => fifo_a[8][9].CLK
i_clk => fifo_a[8][10].CLK
i_clk => fifo_a[8][11].CLK
i_clk => fifo_a[8][12].CLK
i_clk => fifo_a[8][13].CLK
i_clk => fifo_a[8][14].CLK
i_clk => fifo_a[8][15].CLK
i_clk => fifo_a[8][16].CLK
i_clk => fifo_a[8][17].CLK
i_clk => fifo_a[8][18].CLK
i_clk => fifo_a[8][19].CLK
i_clk => fifo_a[8][20].CLK
i_clk => fifo_a[8][21].CLK
i_clk => fifo_a[8][22].CLK
i_clk => fifo_a[8][23].CLK
i_clk => fifo_a[8][24].CLK
i_clk => fifo_a[8][25].CLK
i_clk => fifo_a[8][26].CLK
i_clk => fifo_a[8][27].CLK
i_clk => fifo_a[8][28].CLK
i_clk => fifo_a[8][29].CLK
i_clk => fifo_a[8][30].CLK
i_clk => fifo_a[8][31].CLK
i_clk => fifo_a[7][0].CLK
i_clk => fifo_a[7][1].CLK
i_clk => fifo_a[7][2].CLK
i_clk => fifo_a[7][3].CLK
i_clk => fifo_a[7][4].CLK
i_clk => fifo_a[7][5].CLK
i_clk => fifo_a[7][6].CLK
i_clk => fifo_a[7][7].CLK
i_clk => fifo_a[7][8].CLK
i_clk => fifo_a[7][9].CLK
i_clk => fifo_a[7][10].CLK
i_clk => fifo_a[7][11].CLK
i_clk => fifo_a[7][12].CLK
i_clk => fifo_a[7][13].CLK
i_clk => fifo_a[7][14].CLK
i_clk => fifo_a[7][15].CLK
i_clk => fifo_a[7][16].CLK
i_clk => fifo_a[7][17].CLK
i_clk => fifo_a[7][18].CLK
i_clk => fifo_a[7][19].CLK
i_clk => fifo_a[7][20].CLK
i_clk => fifo_a[7][21].CLK
i_clk => fifo_a[7][22].CLK
i_clk => fifo_a[7][23].CLK
i_clk => fifo_a[7][24].CLK
i_clk => fifo_a[7][25].CLK
i_clk => fifo_a[7][26].CLK
i_clk => fifo_a[7][27].CLK
i_clk => fifo_a[7][28].CLK
i_clk => fifo_a[7][29].CLK
i_clk => fifo_a[7][30].CLK
i_clk => fifo_a[7][31].CLK
i_clk => fifo_a[6][0].CLK
i_clk => fifo_a[6][1].CLK
i_clk => fifo_a[6][2].CLK
i_clk => fifo_a[6][3].CLK
i_clk => fifo_a[6][4].CLK
i_clk => fifo_a[6][5].CLK
i_clk => fifo_a[6][6].CLK
i_clk => fifo_a[6][7].CLK
i_clk => fifo_a[6][8].CLK
i_clk => fifo_a[6][9].CLK
i_clk => fifo_a[6][10].CLK
i_clk => fifo_a[6][11].CLK
i_clk => fifo_a[6][12].CLK
i_clk => fifo_a[6][13].CLK
i_clk => fifo_a[6][14].CLK
i_clk => fifo_a[6][15].CLK
i_clk => fifo_a[6][16].CLK
i_clk => fifo_a[6][17].CLK
i_clk => fifo_a[6][18].CLK
i_clk => fifo_a[6][19].CLK
i_clk => fifo_a[6][20].CLK
i_clk => fifo_a[6][21].CLK
i_clk => fifo_a[6][22].CLK
i_clk => fifo_a[6][23].CLK
i_clk => fifo_a[6][24].CLK
i_clk => fifo_a[6][25].CLK
i_clk => fifo_a[6][26].CLK
i_clk => fifo_a[6][27].CLK
i_clk => fifo_a[6][28].CLK
i_clk => fifo_a[6][29].CLK
i_clk => fifo_a[6][30].CLK
i_clk => fifo_a[6][31].CLK
i_clk => fifo_a[5][0].CLK
i_clk => fifo_a[5][1].CLK
i_clk => fifo_a[5][2].CLK
i_clk => fifo_a[5][3].CLK
i_clk => fifo_a[5][4].CLK
i_clk => fifo_a[5][5].CLK
i_clk => fifo_a[5][6].CLK
i_clk => fifo_a[5][7].CLK
i_clk => fifo_a[5][8].CLK
i_clk => fifo_a[5][9].CLK
i_clk => fifo_a[5][10].CLK
i_clk => fifo_a[5][11].CLK
i_clk => fifo_a[5][12].CLK
i_clk => fifo_a[5][13].CLK
i_clk => fifo_a[5][14].CLK
i_clk => fifo_a[5][15].CLK
i_clk => fifo_a[5][16].CLK
i_clk => fifo_a[5][17].CLK
i_clk => fifo_a[5][18].CLK
i_clk => fifo_a[5][19].CLK
i_clk => fifo_a[5][20].CLK
i_clk => fifo_a[5][21].CLK
i_clk => fifo_a[5][22].CLK
i_clk => fifo_a[5][23].CLK
i_clk => fifo_a[5][24].CLK
i_clk => fifo_a[5][25].CLK
i_clk => fifo_a[5][26].CLK
i_clk => fifo_a[5][27].CLK
i_clk => fifo_a[5][28].CLK
i_clk => fifo_a[5][29].CLK
i_clk => fifo_a[5][30].CLK
i_clk => fifo_a[5][31].CLK
i_clk => fifo_a[4][0].CLK
i_clk => fifo_a[4][1].CLK
i_clk => fifo_a[4][2].CLK
i_clk => fifo_a[4][3].CLK
i_clk => fifo_a[4][4].CLK
i_clk => fifo_a[4][5].CLK
i_clk => fifo_a[4][6].CLK
i_clk => fifo_a[4][7].CLK
i_clk => fifo_a[4][8].CLK
i_clk => fifo_a[4][9].CLK
i_clk => fifo_a[4][10].CLK
i_clk => fifo_a[4][11].CLK
i_clk => fifo_a[4][12].CLK
i_clk => fifo_a[4][13].CLK
i_clk => fifo_a[4][14].CLK
i_clk => fifo_a[4][15].CLK
i_clk => fifo_a[4][16].CLK
i_clk => fifo_a[4][17].CLK
i_clk => fifo_a[4][18].CLK
i_clk => fifo_a[4][19].CLK
i_clk => fifo_a[4][20].CLK
i_clk => fifo_a[4][21].CLK
i_clk => fifo_a[4][22].CLK
i_clk => fifo_a[4][23].CLK
i_clk => fifo_a[4][24].CLK
i_clk => fifo_a[4][25].CLK
i_clk => fifo_a[4][26].CLK
i_clk => fifo_a[4][27].CLK
i_clk => fifo_a[4][28].CLK
i_clk => fifo_a[4][29].CLK
i_clk => fifo_a[4][30].CLK
i_clk => fifo_a[4][31].CLK
i_clk => fifo_a[3][0].CLK
i_clk => fifo_a[3][1].CLK
i_clk => fifo_a[3][2].CLK
i_clk => fifo_a[3][3].CLK
i_clk => fifo_a[3][4].CLK
i_clk => fifo_a[3][5].CLK
i_clk => fifo_a[3][6].CLK
i_clk => fifo_a[3][7].CLK
i_clk => fifo_a[3][8].CLK
i_clk => fifo_a[3][9].CLK
i_clk => fifo_a[3][10].CLK
i_clk => fifo_a[3][11].CLK
i_clk => fifo_a[3][12].CLK
i_clk => fifo_a[3][13].CLK
i_clk => fifo_a[3][14].CLK
i_clk => fifo_a[3][15].CLK
i_clk => fifo_a[3][16].CLK
i_clk => fifo_a[3][17].CLK
i_clk => fifo_a[3][18].CLK
i_clk => fifo_a[3][19].CLK
i_clk => fifo_a[3][20].CLK
i_clk => fifo_a[3][21].CLK
i_clk => fifo_a[3][22].CLK
i_clk => fifo_a[3][23].CLK
i_clk => fifo_a[3][24].CLK
i_clk => fifo_a[3][25].CLK
i_clk => fifo_a[3][26].CLK
i_clk => fifo_a[3][27].CLK
i_clk => fifo_a[3][28].CLK
i_clk => fifo_a[3][29].CLK
i_clk => fifo_a[3][30].CLK
i_clk => fifo_a[3][31].CLK
i_clk => fifo_a[2][0].CLK
i_clk => fifo_a[2][1].CLK
i_clk => fifo_a[2][2].CLK
i_clk => fifo_a[2][3].CLK
i_clk => fifo_a[2][4].CLK
i_clk => fifo_a[2][5].CLK
i_clk => fifo_a[2][6].CLK
i_clk => fifo_a[2][7].CLK
i_clk => fifo_a[2][8].CLK
i_clk => fifo_a[2][9].CLK
i_clk => fifo_a[2][10].CLK
i_clk => fifo_a[2][11].CLK
i_clk => fifo_a[2][12].CLK
i_clk => fifo_a[2][13].CLK
i_clk => fifo_a[2][14].CLK
i_clk => fifo_a[2][15].CLK
i_clk => fifo_a[2][16].CLK
i_clk => fifo_a[2][17].CLK
i_clk => fifo_a[2][18].CLK
i_clk => fifo_a[2][19].CLK
i_clk => fifo_a[2][20].CLK
i_clk => fifo_a[2][21].CLK
i_clk => fifo_a[2][22].CLK
i_clk => fifo_a[2][23].CLK
i_clk => fifo_a[2][24].CLK
i_clk => fifo_a[2][25].CLK
i_clk => fifo_a[2][26].CLK
i_clk => fifo_a[2][27].CLK
i_clk => fifo_a[2][28].CLK
i_clk => fifo_a[2][29].CLK
i_clk => fifo_a[2][30].CLK
i_clk => fifo_a[2][31].CLK
i_clk => fifo_a[1][0].CLK
i_clk => fifo_a[1][1].CLK
i_clk => fifo_a[1][2].CLK
i_clk => fifo_a[1][3].CLK
i_clk => fifo_a[1][4].CLK
i_clk => fifo_a[1][5].CLK
i_clk => fifo_a[1][6].CLK
i_clk => fifo_a[1][7].CLK
i_clk => fifo_a[1][8].CLK
i_clk => fifo_a[1][9].CLK
i_clk => fifo_a[1][10].CLK
i_clk => fifo_a[1][11].CLK
i_clk => fifo_a[1][12].CLK
i_clk => fifo_a[1][13].CLK
i_clk => fifo_a[1][14].CLK
i_clk => fifo_a[1][15].CLK
i_clk => fifo_a[1][16].CLK
i_clk => fifo_a[1][17].CLK
i_clk => fifo_a[1][18].CLK
i_clk => fifo_a[1][19].CLK
i_clk => fifo_a[1][20].CLK
i_clk => fifo_a[1][21].CLK
i_clk => fifo_a[1][22].CLK
i_clk => fifo_a[1][23].CLK
i_clk => fifo_a[1][24].CLK
i_clk => fifo_a[1][25].CLK
i_clk => fifo_a[1][26].CLK
i_clk => fifo_a[1][27].CLK
i_clk => fifo_a[1][28].CLK
i_clk => fifo_a[1][29].CLK
i_clk => fifo_a[1][30].CLK
i_clk => fifo_a[1][31].CLK
i_clk => fifo_a[0][0].CLK
i_clk => fifo_a[0][1].CLK
i_clk => fifo_a[0][2].CLK
i_clk => fifo_a[0][3].CLK
i_clk => fifo_a[0][4].CLK
i_clk => fifo_a[0][5].CLK
i_clk => fifo_a[0][6].CLK
i_clk => fifo_a[0][7].CLK
i_clk => fifo_a[0][8].CLK
i_clk => fifo_a[0][9].CLK
i_clk => fifo_a[0][10].CLK
i_clk => fifo_a[0][11].CLK
i_clk => fifo_a[0][12].CLK
i_clk => fifo_a[0][13].CLK
i_clk => fifo_a[0][14].CLK
i_clk => fifo_a[0][15].CLK
i_clk => fifo_a[0][16].CLK
i_clk => fifo_a[0][17].CLK
i_clk => fifo_a[0][18].CLK
i_clk => fifo_a[0][19].CLK
i_clk => fifo_a[0][20].CLK
i_clk => fifo_a[0][21].CLK
i_clk => fifo_a[0][22].CLK
i_clk => fifo_a[0][23].CLK
i_clk => fifo_a[0][24].CLK
i_clk => fifo_a[0][25].CLK
i_clk => fifo_a[0][26].CLK
i_clk => fifo_a[0][27].CLK
i_clk => fifo_a[0][28].CLK
i_clk => fifo_a[0][29].CLK
i_clk => fifo_a[0][30].CLK
i_clk => fifo_a[0][31].CLK
i_clk => mem_wr_data_b[0].CLK
i_clk => mem_wr_data_b[1].CLK
i_clk => mem_wr_data_b[2].CLK
i_clk => mem_wr_data_b[3].CLK
i_clk => mem_wr_data_b[4].CLK
i_clk => mem_wr_data_b[5].CLK
i_clk => mem_wr_data_b[6].CLK
i_clk => mem_wr_data_b[7].CLK
i_clk => mem_wr_data_b[8].CLK
i_clk => mem_wr_data_b[9].CLK
i_clk => mem_wr_data_b[10].CLK
i_clk => mem_wr_data_b[11].CLK
i_clk => mem_wr_data_b[12].CLK
i_clk => mem_wr_data_b[13].CLK
i_clk => mem_wr_data_b[14].CLK
i_clk => mem_wr_data_b[15].CLK
i_clk => mem_wr_data_b[16].CLK
i_clk => mem_wr_data_b[17].CLK
i_clk => mem_wr_data_b[18].CLK
i_clk => mem_wr_data_b[19].CLK
i_clk => mem_wr_data_b[20].CLK
i_clk => mem_wr_data_b[21].CLK
i_clk => mem_wr_data_b[22].CLK
i_clk => mem_wr_data_b[23].CLK
i_clk => mem_wr_data_b[24].CLK
i_clk => mem_wr_data_b[25].CLK
i_clk => mem_wr_data_b[26].CLK
i_clk => mem_wr_data_b[27].CLK
i_clk => mem_wr_data_b[28].CLK
i_clk => mem_wr_data_b[29].CLK
i_clk => mem_wr_data_b[30].CLK
i_clk => mem_wr_data_b[31].CLK
i_clk => mem_wr_addr_b[0].CLK
i_clk => mem_wr_addr_b[1].CLK
i_clk => mem_wr_addr_b[2].CLK
i_clk => mem_wr_addr_b[3].CLK
i_clk => mem_wr_addr_b[4].CLK
i_clk => mem_wr_addr_b[5].CLK
i_clk => mem_wr_addr_b[6].CLK
i_clk => mem_wr_strb_b[0].CLK
i_clk => mem_wr_strb_b[1].CLK
i_clk => mem_wr_strb_b[2].CLK
i_clk => mem_wr_strb_b[3].CLK
i_clk => mem_wr_data_a[0].CLK
i_clk => mem_wr_data_a[1].CLK
i_clk => mem_wr_data_a[2].CLK
i_clk => mem_wr_data_a[3].CLK
i_clk => mem_wr_data_a[4].CLK
i_clk => mem_wr_data_a[5].CLK
i_clk => mem_wr_data_a[6].CLK
i_clk => mem_wr_data_a[7].CLK
i_clk => mem_wr_data_a[8].CLK
i_clk => mem_wr_data_a[9].CLK
i_clk => mem_wr_data_a[10].CLK
i_clk => mem_wr_data_a[11].CLK
i_clk => mem_wr_data_a[12].CLK
i_clk => mem_wr_data_a[13].CLK
i_clk => mem_wr_data_a[14].CLK
i_clk => mem_wr_data_a[15].CLK
i_clk => mem_wr_data_a[16].CLK
i_clk => mem_wr_data_a[17].CLK
i_clk => mem_wr_data_a[18].CLK
i_clk => mem_wr_data_a[19].CLK
i_clk => mem_wr_data_a[20].CLK
i_clk => mem_wr_data_a[21].CLK
i_clk => mem_wr_data_a[22].CLK
i_clk => mem_wr_data_a[23].CLK
i_clk => mem_wr_data_a[24].CLK
i_clk => mem_wr_data_a[25].CLK
i_clk => mem_wr_data_a[26].CLK
i_clk => mem_wr_data_a[27].CLK
i_clk => mem_wr_data_a[28].CLK
i_clk => mem_wr_data_a[29].CLK
i_clk => mem_wr_data_a[30].CLK
i_clk => mem_wr_data_a[31].CLK
i_clk => mem_wr_addr_a[0].CLK
i_clk => mem_wr_addr_a[1].CLK
i_clk => mem_wr_addr_a[2].CLK
i_clk => mem_wr_addr_a[3].CLK
i_clk => mem_wr_addr_a[4].CLK
i_clk => mem_wr_addr_a[5].CLK
i_clk => mem_wr_addr_a[6].CLK
i_clk => mem_wr_strb_a[0].CLK
i_clk => mem_wr_strb_a[1].CLK
i_clk => mem_wr_strb_a[2].CLK
i_clk => mem_wr_strb_a[3].CLK
i_clk => o_tx_mem_last~reg0.CLK
i_clk => o_tx_mem_data[0]~reg0.CLK
i_clk => o_tx_mem_data[1]~reg0.CLK
i_clk => o_tx_mem_data[2]~reg0.CLK
i_clk => o_tx_mem_data[3]~reg0.CLK
i_clk => o_tx_mem_data[4]~reg0.CLK
i_clk => o_tx_mem_data[5]~reg0.CLK
i_clk => o_tx_mem_data[6]~reg0.CLK
i_clk => o_tx_mem_data[7]~reg0.CLK
i_clk => o_tx_mem_data[8]~reg0.CLK
i_clk => o_tx_mem_data[9]~reg0.CLK
i_clk => o_tx_mem_data[10]~reg0.CLK
i_clk => o_tx_mem_data[11]~reg0.CLK
i_clk => o_tx_mem_data[12]~reg0.CLK
i_clk => o_tx_mem_data[13]~reg0.CLK
i_clk => o_tx_mem_data[14]~reg0.CLK
i_clk => o_tx_mem_data[15]~reg0.CLK
i_clk => o_tx_mem_data[16]~reg0.CLK
i_clk => o_tx_mem_data[17]~reg0.CLK
i_clk => o_tx_mem_data[18]~reg0.CLK
i_clk => o_tx_mem_data[19]~reg0.CLK
i_clk => o_tx_mem_data[20]~reg0.CLK
i_clk => o_tx_mem_data[21]~reg0.CLK
i_clk => o_tx_mem_data[22]~reg0.CLK
i_clk => o_tx_mem_data[23]~reg0.CLK
i_clk => o_tx_mem_data[24]~reg0.CLK
i_clk => o_tx_mem_data[25]~reg0.CLK
i_clk => o_tx_mem_data[26]~reg0.CLK
i_clk => o_tx_mem_data[27]~reg0.CLK
i_clk => o_tx_mem_data[28]~reg0.CLK
i_clk => o_tx_mem_data[29]~reg0.CLK
i_clk => o_tx_mem_data[30]~reg0.CLK
i_clk => o_tx_mem_data[31]~reg0.CLK
i_clk => tx_fifo_last.CLK
i_clk => tx_mem_addr[0].CLK
i_clk => tx_mem_addr[1].CLK
i_clk => tx_mem_addr[2].CLK
i_clk => tx_mem_addr[3].CLK
i_clk => tx_mem_addr[4].CLK
i_clk => tx_mem_addr[5].CLK
i_clk => tx_mem_addr[6].CLK
i_clk => tx_pipe_valid.CLK
i_clk => o_tx_mem_valid~reg0.CLK
i_clk => fif_rdaddr[0].CLK
i_clk => fif_rdaddr[1].CLK
i_clk => fif_rdaddr[2].CLK
i_clk => fif_rdaddr[3].CLK
i_clk => fif_rdaddr[4].CLK
i_clk => fif_rdaddr[5].CLK
i_clk => fif_rdaddr[6].CLK
i_clk => fif_wraddr[0].CLK
i_clk => fif_wraddr[1].CLK
i_clk => fif_wraddr[2].CLK
i_clk => fif_wraddr[3].CLK
i_clk => fif_wraddr[4].CLK
i_clk => fif_wraddr[5].CLK
i_clk => fif_wraddr[6].CLK
i_clk => o_int~reg0.CLK
i_clk => r_ckspeed[0].CLK
i_clk => r_ckspeed[1].CLK
i_clk => r_ckspeed[2].CLK
i_clk => r_ckspeed[3].CLK
i_clk => r_ckspeed[4].CLK
i_clk => r_ckspeed[5].CLK
i_clk => r_ckspeed[6].CLK
i_clk => r_ckspeed[7].CLK
i_clk => r_width[0].CLK
i_clk => r_width[1].CLK
i_clk => o_cfg_ddr~reg0.CLK
i_clk => o_cfg_dscmd~reg0.CLK
i_clk => o_cfg_ds~reg0.CLK
i_clk => o_pp_data~reg0.CLK
i_clk => o_pp_cmd~reg0.CLK
i_clk => o_cfg_shutdown~reg0.CLK
i_clk => o_cfg_clk90~reg0.CLK
i_clk => r_clk_shutdown.CLK
i_clk => o_cfg_sample_shift[0]~reg0.CLK
i_clk => o_cfg_sample_shift[1]~reg0.CLK
i_clk => o_cfg_sample_shift[2]~reg0.CLK
i_clk => o_cfg_sample_shift[3]~reg0.CLK
i_clk => o_cfg_sample_shift[4]~reg0.CLK
i_clk => lgblk[0].CLK
i_clk => lgblk[1].CLK
i_clk => lgblk[2].CLK
i_clk => lgblk[3].CLK
i_clk => r_arg[0].CLK
i_clk => r_arg[1].CLK
i_clk => r_arg[2].CLK
i_clk => r_arg[3].CLK
i_clk => r_arg[4].CLK
i_clk => r_arg[5].CLK
i_clk => r_arg[6].CLK
i_clk => r_arg[7].CLK
i_clk => r_arg[8].CLK
i_clk => r_arg[9].CLK
i_clk => r_arg[10].CLK
i_clk => r_arg[11].CLK
i_clk => r_arg[12].CLK
i_clk => r_arg[13].CLK
i_clk => r_arg[14].CLK
i_clk => r_arg[15].CLK
i_clk => r_arg[16].CLK
i_clk => r_arg[17].CLK
i_clk => r_arg[18].CLK
i_clk => r_arg[19].CLK
i_clk => r_arg[20].CLK
i_clk => r_arg[21].CLK
i_clk => r_arg[22].CLK
i_clk => r_arg[23].CLK
i_clk => r_arg[24].CLK
i_clk => r_arg[25].CLK
i_clk => r_arg[26].CLK
i_clk => r_arg[27].CLK
i_clk => r_arg[28].CLK
i_clk => r_arg[29].CLK
i_clk => r_arg[30].CLK
i_clk => r_arg[31].CLK
i_clk => r_rx_ecode.CLK
i_clk => r_rx_err.CLK
i_clk => r_cmd_ecode[0].CLK
i_clk => r_cmd_ecode[1].CLK
i_clk => r_cmd_err.CLK
i_clk => r_fifo.CLK
i_clk => o_rx_en~reg0.CLK
i_clk => r_rx_request.CLK
i_clk => o_tx_en~reg0.CLK
i_clk => r_tx_sent.CLK
i_clk => r_tx_request.CLK
i_clk => GEN_R1B.r_busy_counter[0].CLK
i_clk => GEN_R1B.r_busy_counter[1].CLK
i_clk => GEN_R1B.r_busy_counter[2].CLK
i_clk => GEN_R1B.r_busy_counter[3].CLK
i_clk => GEN_R1B.r_busy_counter[4].CLK
i_clk => GEN_R1B.r_busy_counter[5].CLK
i_clk => GEN_R1B.r_busy_counter[6].CLK
i_clk => GEN_R1B.r_busy_counter[7].CLK
i_clk => GEN_R1B.r_busy_counter[8].CLK
i_clk => GEN_R1B.r_busy_counter[9].CLK
i_clk => GEN_R1B.r_busy_counter[10].CLK
i_clk => GEN_R1B.r_busy_counter[11].CLK
i_clk => GEN_R1B.r_card_busy.CLK
i_clk => GEN_R1B.r_expect_busy.CLK
i_clk => o_cmd_type[0]~reg0.CLK
i_clk => o_cmd_type[1]~reg0.CLK
i_clk => r_cmd[0].CLK
i_clk => r_cmd[1].CLK
i_clk => r_cmd[2].CLK
i_clk => r_cmd[3].CLK
i_clk => r_cmd[4].CLK
i_clk => r_cmd[5].CLK
i_clk => r_cmd[6].CLK
i_clk => cmd_busy.CLK
i_clk => o_cmd_request~reg0.CLK
i_clk => o_soft_reset~reg0.CLK
i_clk => pre_sel~1.DATAIN
i_clk => altsyncram:fifo_a[0][31]__1.clock0
i_clk => altsyncram:fifo_a[0][31]__1.clock1
i_clk => altsyncram:fifo_a[0][23]__2.clock0
i_clk => altsyncram:fifo_a[0][23]__2.clock1
i_clk => altsyncram:fifo_a[0][15]__3.clock0
i_clk => altsyncram:fifo_a[0][15]__3.clock1
i_clk => altsyncram:fifo_a[0][7]__4.clock0
i_clk => altsyncram:fifo_a[0][7]__4.clock1
i_clk => altsyncram:fifo_b[0][31]__5.clock0
i_clk => altsyncram:fifo_b[0][31]__5.clock1
i_clk => altsyncram:fifo_b[0][23]__6.clock0
i_clk => altsyncram:fifo_b[0][23]__6.clock1
i_clk => altsyncram:fifo_b[0][15]__7.clock0
i_clk => altsyncram:fifo_b[0][15]__7.clock1
i_clk => altsyncram:fifo_b[0][7]__8.clock0
i_clk => altsyncram:fifo_b[0][7]__8.clock1
i_reset => always25.IN1
i_reset => always38.IN1
i_reset => always55.IN0
i_reset => o_soft_reset.OUTPUTSELECT
i_wb_cyc => always55.IN1
i_wb_stb => wb_cmd_stb.IN1
i_wb_stb => always22.IN1
i_wb_stb => always36.IN0
i_wb_stb => wb_phy_stb.IN1
i_wb_stb => always35.IN0
i_wb_stb => pre_ack.DATAA
i_wb_stb => always53.IN0
i_wb_we => wb_cmd_stb.IN1
i_wb_we => always22.IN1
i_wb_we => wb_phy_stb.IN1
i_wb_we => always35.IN1
i_wb_we => always53.IN1
i_wb_we => always36.IN1
i_wb_addr[0] => Mux66.IN9
i_wb_addr[0] => Mux67.IN9
i_wb_addr[0] => Mux68.IN9
i_wb_addr[0] => Mux69.IN9
i_wb_addr[0] => Mux70.IN8
i_wb_addr[0] => Mux71.IN8
i_wb_addr[0] => Mux72.IN8
i_wb_addr[0] => Mux73.IN8
i_wb_addr[0] => Mux74.IN8
i_wb_addr[0] => Mux75.IN8
i_wb_addr[0] => Mux76.IN7
i_wb_addr[0] => Mux77.IN7
i_wb_addr[0] => Mux78.IN7
i_wb_addr[0] => Mux79.IN8
i_wb_addr[0] => Mux80.IN7
i_wb_addr[0] => Mux81.IN7
i_wb_addr[0] => Mux82.IN7
i_wb_addr[0] => Mux83.IN7
i_wb_addr[0] => Mux84.IN8
i_wb_addr[0] => Mux85.IN7
i_wb_addr[0] => Mux86.IN7
i_wb_addr[0] => Mux87.IN7
i_wb_addr[0] => Mux88.IN7
i_wb_addr[0] => Mux89.IN7
i_wb_addr[0] => Mux90.IN8
i_wb_addr[0] => Mux91.IN7
i_wb_addr[0] => Mux92.IN7
i_wb_addr[0] => Mux93.IN7
i_wb_addr[0] => Mux94.IN7
i_wb_addr[0] => Mux95.IN7
i_wb_addr[0] => Mux96.IN7
i_wb_addr[0] => Mux97.IN7
i_wb_addr[0] => Equal0.IN2
i_wb_addr[0] => Equal8.IN2
i_wb_addr[0] => Equal9.IN1
i_wb_addr[0] => Equal11.IN1
i_wb_addr[0] => Equal12.IN2
i_wb_addr[1] => Mux66.IN8
i_wb_addr[1] => Mux67.IN8
i_wb_addr[1] => Mux68.IN8
i_wb_addr[1] => Mux69.IN8
i_wb_addr[1] => Mux70.IN7
i_wb_addr[1] => Mux71.IN7
i_wb_addr[1] => Mux72.IN7
i_wb_addr[1] => Mux73.IN7
i_wb_addr[1] => Mux74.IN7
i_wb_addr[1] => Mux75.IN7
i_wb_addr[1] => Mux76.IN6
i_wb_addr[1] => Mux77.IN6
i_wb_addr[1] => Mux78.IN6
i_wb_addr[1] => Mux79.IN7
i_wb_addr[1] => Mux80.IN6
i_wb_addr[1] => Mux81.IN6
i_wb_addr[1] => Mux82.IN6
i_wb_addr[1] => Mux83.IN6
i_wb_addr[1] => Mux84.IN7
i_wb_addr[1] => Mux85.IN6
i_wb_addr[1] => Mux86.IN6
i_wb_addr[1] => Mux87.IN6
i_wb_addr[1] => Mux88.IN6
i_wb_addr[1] => Mux89.IN6
i_wb_addr[1] => Mux90.IN7
i_wb_addr[1] => Mux91.IN6
i_wb_addr[1] => Mux92.IN6
i_wb_addr[1] => Mux93.IN6
i_wb_addr[1] => Mux94.IN6
i_wb_addr[1] => Mux95.IN6
i_wb_addr[1] => Mux96.IN6
i_wb_addr[1] => Mux97.IN6
i_wb_addr[1] => Equal0.IN1
i_wb_addr[1] => Equal8.IN1
i_wb_addr[1] => Equal9.IN0
i_wb_addr[1] => Equal11.IN2
i_wb_addr[1] => Equal12.IN1
i_wb_addr[2] => Mux66.IN7
i_wb_addr[2] => Mux67.IN7
i_wb_addr[2] => Mux68.IN7
i_wb_addr[2] => Mux69.IN7
i_wb_addr[2] => Mux70.IN6
i_wb_addr[2] => Mux71.IN6
i_wb_addr[2] => Mux72.IN6
i_wb_addr[2] => Mux73.IN6
i_wb_addr[2] => Mux74.IN6
i_wb_addr[2] => Mux75.IN6
i_wb_addr[2] => Mux76.IN5
i_wb_addr[2] => Mux77.IN5
i_wb_addr[2] => Mux78.IN5
i_wb_addr[2] => Mux79.IN6
i_wb_addr[2] => Mux80.IN5
i_wb_addr[2] => Mux81.IN5
i_wb_addr[2] => Mux82.IN5
i_wb_addr[2] => Mux83.IN5
i_wb_addr[2] => Mux84.IN6
i_wb_addr[2] => Mux85.IN5
i_wb_addr[2] => Mux86.IN5
i_wb_addr[2] => Mux87.IN5
i_wb_addr[2] => Mux88.IN5
i_wb_addr[2] => Mux89.IN5
i_wb_addr[2] => Mux90.IN6
i_wb_addr[2] => Mux91.IN5
i_wb_addr[2] => Mux92.IN5
i_wb_addr[2] => Mux93.IN5
i_wb_addr[2] => Mux94.IN5
i_wb_addr[2] => Mux95.IN5
i_wb_addr[2] => Mux96.IN5
i_wb_addr[2] => Mux97.IN5
i_wb_addr[2] => Equal0.IN0
i_wb_addr[2] => Equal8.IN0
i_wb_addr[2] => Equal9.IN2
i_wb_addr[2] => Equal11.IN0
i_wb_addr[2] => Equal12.IN0
i_wb_data[0] => r_cmd.DATAB
i_wb_data[0] => r_arg.DATAB
i_wb_data[0] => LessThan6.IN16
i_wb_data[0] => r_ckspeed.DATAA
i_wb_data[0] => mem_wr_data_a.DATAB
i_wb_data[0] => mem_wr_data_b.DATAB
i_wb_data[0] => Equal1.IN28
i_wb_data[0] => Equal10.IN31
i_wb_data[1] => r_cmd.DATAB
i_wb_data[1] => r_arg.DATAB
i_wb_data[1] => LessThan6.IN15
i_wb_data[1] => r_ckspeed.DATAA
i_wb_data[1] => mem_wr_data_a.DATAB
i_wb_data[1] => mem_wr_data_b.DATAB
i_wb_data[1] => Equal1.IN27
i_wb_data[1] => Equal10.IN30
i_wb_data[2] => r_cmd.DATAB
i_wb_data[2] => r_arg.DATAB
i_wb_data[2] => LessThan6.IN14
i_wb_data[2] => r_ckspeed.DATAA
i_wb_data[2] => mem_wr_data_a.DATAB
i_wb_data[2] => mem_wr_data_b.DATAB
i_wb_data[2] => Equal1.IN26
i_wb_data[2] => Equal10.IN29
i_wb_data[3] => r_cmd.DATAB
i_wb_data[3] => r_arg.DATAB
i_wb_data[3] => LessThan6.IN13
i_wb_data[3] => r_ckspeed.DATAA
i_wb_data[3] => mem_wr_data_a.DATAB
i_wb_data[3] => mem_wr_data_b.DATAB
i_wb_data[3] => Equal1.IN25
i_wb_data[3] => Equal10.IN28
i_wb_data[4] => r_cmd.DATAB
i_wb_data[4] => r_arg.DATAB
i_wb_data[4] => LessThan6.IN12
i_wb_data[4] => r_ckspeed.DATAA
i_wb_data[4] => mem_wr_data_a.DATAB
i_wb_data[4] => mem_wr_data_b.DATAB
i_wb_data[4] => Equal1.IN24
i_wb_data[4] => Equal10.IN27
i_wb_data[5] => r_cmd.DATAB
i_wb_data[5] => r_arg.DATAB
i_wb_data[5] => LessThan6.IN11
i_wb_data[5] => r_ckspeed.DATAA
i_wb_data[5] => mem_wr_data_a.DATAB
i_wb_data[5] => mem_wr_data_b.DATAB
i_wb_data[5] => Equal1.IN23
i_wb_data[5] => Equal10.IN26
i_wb_data[6] => r_cmd.DATAB
i_wb_data[6] => r_arg.DATAB
i_wb_data[6] => LessThan6.IN10
i_wb_data[6] => r_ckspeed.DATAA
i_wb_data[6] => mem_wr_data_a.DATAB
i_wb_data[6] => mem_wr_data_b.DATAB
i_wb_data[6] => Equal1.IN22
i_wb_data[6] => Equal3.IN1
i_wb_data[6] => Equal4.IN1
i_wb_data[6] => Equal10.IN25
i_wb_data[7] => r_arg.DATAB
i_wb_data[7] => LessThan6.IN9
i_wb_data[7] => r_ckspeed.DATAA
i_wb_data[7] => always35.IN0
i_wb_data[7] => mem_wr_data_a.DATAB
i_wb_data[7] => mem_wr_data_b.DATAB
i_wb_data[7] => Equal1.IN21
i_wb_data[7] => Equal3.IN0
i_wb_data[7] => Equal4.IN0
i_wb_data[7] => Equal10.IN24
i_wb_data[8] => o_cmd_type.DATAB
i_wb_data[8] => r_arg.DATAB
i_wb_data[8] => o_cfg_clk90.OUTPUTSELECT
i_wb_data[8] => o_cfg_ddr.DATAB
i_wb_data[8] => mem_wr_data_a.DATAB
i_wb_data[8] => mem_wr_data_b.DATAB
i_wb_data[8] => Equal1.IN20
i_wb_data[8] => Equal5.IN0
i_wb_data[8] => Equal6.IN1
i_wb_data[9] => o_cmd_type.DATAB
i_wb_data[9] => r_arg.DATAB
i_wb_data[9] => mem_wr_data_a.DATAB
i_wb_data[9] => mem_wr_data_b.DATAB
i_wb_data[9] => Equal1.IN19
i_wb_data[9] => Equal5.IN1
i_wb_data[9] => Equal6.IN0
i_wb_data[10] => new_tx_request.IN1
i_wb_data[10] => r_arg.DATAB
i_wb_data[10] => Decoder0.IN1
i_wb_data[10] => Mux0.IN4
i_wb_data[10] => mem_wr_data_a.DATAB
i_wb_data[10] => mem_wr_data_b.DATAB
i_wb_data[10] => Equal1.IN18
i_wb_data[10] => always14.IN1
i_wb_data[11] => new_data_request.IN1
i_wb_data[11] => always2.IN1
i_wb_data[11] => r_arg.DATAB
i_wb_data[11] => Decoder0.IN0
i_wb_data[11] => Mux0.IN3
i_wb_data[11] => mem_wr_data_a.DATAB
i_wb_data[11] => mem_wr_data_b.DATAB
i_wb_data[11] => Equal1.IN17
i_wb_data[12] => r_fifo.DATAB
i_wb_data[12] => r_arg.DATAB
i_wb_data[12] => o_pp_data.DATAB
i_wb_data[12] => always35.IN1
i_wb_data[12] => mem_wr_data_a.DATAB
i_wb_data[12] => mem_wr_data_b.DATAB
i_wb_data[12] => Equal1.IN16
i_wb_data[13] => r_arg.DATAB
i_wb_data[13] => o_pp_cmd.DATAB
i_wb_data[13] => mem_wr_data_a.DATAB
i_wb_data[13] => mem_wr_data_b.DATAB
i_wb_data[13] => Equal1.IN15
i_wb_data[14] => r_arg.DATAB
i_wb_data[14] => o_cfg_clk90.DATAA
i_wb_data[14] => mem_wr_data_a.DATAB
i_wb_data[14] => mem_wr_data_b.DATAB
i_wb_data[14] => Equal1.IN14
i_wb_data[15] => wb_cmd_stb.IN0
i_wb_data[15] => r_arg.DATAB
i_wb_data[15] => r_clk_shutdown.DATAB
i_wb_data[15] => always26.IN1
i_wb_data[15] => mem_wr_data_a.DATAB
i_wb_data[15] => mem_wr_data_b.DATAB
i_wb_data[15] => Equal1.IN13
i_wb_data[15] => always26.IN1
i_wb_data[16] => r_arg.DATAB
i_wb_data[16] => mem_wr_data_a.DATAB
i_wb_data[16] => mem_wr_data_b.DATAB
i_wb_data[16] => Equal1.IN12
i_wb_data[17] => r_arg.DATAB
i_wb_data[17] => mem_wr_data_a.DATAB
i_wb_data[17] => mem_wr_data_b.DATAB
i_wb_data[17] => Equal1.IN11
i_wb_data[18] => r_arg.DATAB
i_wb_data[18] => mem_wr_data_a.DATAB
i_wb_data[18] => mem_wr_data_b.DATAB
i_wb_data[18] => Equal1.IN10
i_wb_data[19] => r_arg.DATAB
i_wb_data[19] => o_cfg_sample_shift.DATAB
i_wb_data[19] => mem_wr_data_a.DATAB
i_wb_data[19] => mem_wr_data_b.DATAB
i_wb_data[19] => Equal1.IN9
i_wb_data[20] => r_arg.DATAB
i_wb_data[20] => o_cfg_sample_shift.DATAB
i_wb_data[20] => mem_wr_data_a.DATAB
i_wb_data[20] => mem_wr_data_b.DATAB
i_wb_data[20] => Equal1.IN8
i_wb_data[21] => r_arg.DATAB
i_wb_data[21] => mem_wr_data_a.DATAB
i_wb_data[21] => mem_wr_data_b.DATAB
i_wb_data[21] => Equal1.IN7
i_wb_data[22] => r_arg.DATAB
i_wb_data[22] => mem_wr_data_a.DATAB
i_wb_data[22] => mem_wr_data_b.DATAB
i_wb_data[22] => Equal1.IN6
i_wb_data[23] => r_arg.DATAB
i_wb_data[23] => mem_wr_data_a.DATAB
i_wb_data[23] => mem_wr_data_b.DATAB
i_wb_data[23] => Equal1.IN5
i_wb_data[24] => r_arg.DATAB
i_wb_data[24] => LessThan4.IN8
i_wb_data[24] => LessThan5.IN8
i_wb_data[24] => lgblk.DATAA
i_wb_data[24] => mem_wr_data_a.DATAB
i_wb_data[24] => mem_wr_data_b.DATAB
i_wb_data[24] => Equal1.IN4
i_wb_data[25] => r_arg.DATAB
i_wb_data[25] => LessThan4.IN7
i_wb_data[25] => LessThan5.IN7
i_wb_data[25] => lgblk.DATAA
i_wb_data[25] => mem_wr_data_a.DATAB
i_wb_data[25] => mem_wr_data_b.DATAB
i_wb_data[25] => Equal1.IN31
i_wb_data[26] => r_arg.DATAB
i_wb_data[26] => LessThan4.IN6
i_wb_data[26] => LessThan5.IN6
i_wb_data[26] => lgblk.DATAA
i_wb_data[26] => mem_wr_data_a.DATAB
i_wb_data[26] => mem_wr_data_b.DATAB
i_wb_data[26] => Equal1.IN3
i_wb_data[27] => r_arg.DATAB
i_wb_data[27] => LessThan4.IN5
i_wb_data[27] => LessThan5.IN5
i_wb_data[27] => lgblk.DATAA
i_wb_data[27] => mem_wr_data_a.DATAB
i_wb_data[27] => mem_wr_data_b.DATAB
i_wb_data[27] => Equal1.IN2
i_wb_data[28] => r_arg.DATAB
i_wb_data[28] => mem_wr_data_a.DATAB
i_wb_data[28] => mem_wr_data_b.DATAB
i_wb_data[28] => Equal1.IN30
i_wb_data[29] => r_arg.DATAB
i_wb_data[29] => mem_wr_data_a.DATAB
i_wb_data[29] => mem_wr_data_b.DATAB
i_wb_data[29] => Equal1.IN1
i_wb_data[30] => r_arg.DATAB
i_wb_data[30] => mem_wr_data_a.DATAB
i_wb_data[30] => mem_wr_data_b.DATAB
i_wb_data[30] => Equal1.IN29
i_wb_data[31] => r_arg.DATAB
i_wb_data[31] => mem_wr_data_a.DATAB
i_wb_data[31] => mem_wr_data_b.DATAB
i_wb_data[31] => Equal1.IN0
i_wb_sel[0] => WideAnd0.IN0
i_wb_sel[0] => WideAnd1.IN0
i_wb_sel[0] => r_arg.OUTPUTSELECT
i_wb_sel[0] => r_arg.OUTPUTSELECT
i_wb_sel[0] => r_arg.OUTPUTSELECT
i_wb_sel[0] => r_arg.OUTPUTSELECT
i_wb_sel[0] => r_arg.OUTPUTSELECT
i_wb_sel[0] => r_arg.OUTPUTSELECT
i_wb_sel[0] => r_arg.OUTPUTSELECT
i_wb_sel[0] => r_arg.OUTPUTSELECT
i_wb_sel[0] => always32.IN1
i_wb_sel[0] => always35.IN1
i_wb_sel[0] => always35.IN1
i_wb_sel[0] => always36.IN1
i_wb_sel[0] => WideOr0.IN0
i_wb_sel[0] => mem_wr_strb_a.DATAB
i_wb_sel[0] => mem_wr_strb_b.DATAB
i_wb_sel[1] => wb_cmd_stb.IN1
i_wb_sel[1] => WideAnd0.IN1
i_wb_sel[1] => WideAnd1.IN1
i_wb_sel[1] => always16.IN1
i_wb_sel[1] => r_arg.OUTPUTSELECT
i_wb_sel[1] => r_arg.OUTPUTSELECT
i_wb_sel[1] => r_arg.OUTPUTSELECT
i_wb_sel[1] => r_arg.OUTPUTSELECT
i_wb_sel[1] => r_arg.OUTPUTSELECT
i_wb_sel[1] => r_arg.OUTPUTSELECT
i_wb_sel[1] => r_arg.OUTPUTSELECT
i_wb_sel[1] => r_arg.OUTPUTSELECT
i_wb_sel[1] => always25.IN1
i_wb_sel[1] => always35.IN1
i_wb_sel[1] => WideOr0.IN1
i_wb_sel[1] => mem_wr_strb_a.DATAB
i_wb_sel[1] => mem_wr_strb_b.DATAB
i_wb_sel[2] => WideAnd0.IN2
i_wb_sel[2] => r_arg.OUTPUTSELECT
i_wb_sel[2] => r_arg.OUTPUTSELECT
i_wb_sel[2] => r_arg.OUTPUTSELECT
i_wb_sel[2] => r_arg.OUTPUTSELECT
i_wb_sel[2] => r_arg.OUTPUTSELECT
i_wb_sel[2] => r_arg.OUTPUTSELECT
i_wb_sel[2] => r_arg.OUTPUTSELECT
i_wb_sel[2] => r_arg.OUTPUTSELECT
i_wb_sel[2] => always24.IN1
i_wb_sel[2] => WideOr0.IN2
i_wb_sel[2] => mem_wr_strb_a.DATAB
i_wb_sel[2] => mem_wr_strb_b.DATAB
i_wb_sel[3] => WideAnd0.IN3
i_wb_sel[3] => r_arg.OUTPUTSELECT
i_wb_sel[3] => r_arg.OUTPUTSELECT
i_wb_sel[3] => r_arg.OUTPUTSELECT
i_wb_sel[3] => r_arg.OUTPUTSELECT
i_wb_sel[3] => r_arg.OUTPUTSELECT
i_wb_sel[3] => r_arg.OUTPUTSELECT
i_wb_sel[3] => r_arg.OUTPUTSELECT
i_wb_sel[3] => r_arg.OUTPUTSELECT
i_wb_sel[3] => always23.IN1
i_wb_sel[3] => WideOr0.IN3
i_wb_sel[3] => mem_wr_strb_a.DATAB
i_wb_sel[3] => mem_wr_strb_b.DATAB
o_wb_stall <= <GND>
o_wb_ack <= o_wb_ack~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_wb_data[0] <= o_wb_data[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_wb_data[1] <= o_wb_data[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_wb_data[2] <= o_wb_data[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_wb_data[3] <= o_wb_data[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_wb_data[4] <= o_wb_data[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_wb_data[5] <= o_wb_data[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_wb_data[6] <= o_wb_data[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_wb_data[7] <= o_wb_data[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_wb_data[8] <= o_wb_data[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_wb_data[9] <= o_wb_data[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_wb_data[10] <= o_wb_data[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_wb_data[11] <= o_wb_data[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_wb_data[12] <= o_wb_data[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_wb_data[13] <= o_wb_data[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_wb_data[14] <= o_wb_data[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_wb_data[15] <= o_wb_data[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_wb_data[16] <= o_wb_data[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_wb_data[17] <= o_wb_data[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_wb_data[18] <= o_wb_data[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_wb_data[19] <= o_wb_data[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_wb_data[20] <= o_wb_data[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_wb_data[21] <= o_wb_data[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_wb_data[22] <= o_wb_data[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_wb_data[23] <= o_wb_data[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_wb_data[24] <= o_wb_data[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_wb_data[25] <= o_wb_data[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_wb_data[26] <= o_wb_data[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_wb_data[27] <= o_wb_data[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_wb_data[28] <= o_wb_data[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_wb_data[29] <= o_wb_data[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_wb_data[30] <= o_wb_data[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_wb_data[31] <= o_wb_data[31]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_cfg_clk90 <= o_cfg_clk90~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_cfg_ckspeed[0] <= r_ckspeed[0].DB_MAX_OUTPUT_PORT_TYPE
o_cfg_ckspeed[1] <= r_ckspeed[1].DB_MAX_OUTPUT_PORT_TYPE
o_cfg_ckspeed[2] <= r_ckspeed[2].DB_MAX_OUTPUT_PORT_TYPE
o_cfg_ckspeed[3] <= r_ckspeed[3].DB_MAX_OUTPUT_PORT_TYPE
o_cfg_ckspeed[4] <= r_ckspeed[4].DB_MAX_OUTPUT_PORT_TYPE
o_cfg_ckspeed[5] <= r_ckspeed[5].DB_MAX_OUTPUT_PORT_TYPE
o_cfg_ckspeed[6] <= r_ckspeed[6].DB_MAX_OUTPUT_PORT_TYPE
o_cfg_ckspeed[7] <= r_ckspeed[7].DB_MAX_OUTPUT_PORT_TYPE
o_cfg_shutdown <= o_cfg_shutdown~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_cfg_width[0] <= r_width[0].DB_MAX_OUTPUT_PORT_TYPE
o_cfg_width[1] <= r_width[1].DB_MAX_OUTPUT_PORT_TYPE
o_cfg_ds <= o_cfg_ds~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_cfg_dscmd <= o_cfg_dscmd~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_cfg_ddr <= o_cfg_ddr~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_pp_cmd <= o_pp_cmd~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_pp_data <= o_pp_data~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_cfg_sample_shift[0] <= o_cfg_sample_shift[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_cfg_sample_shift[1] <= o_cfg_sample_shift[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_cfg_sample_shift[2] <= o_cfg_sample_shift[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_cfg_sample_shift[3] <= o_cfg_sample_shift[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_cfg_sample_shift[4] <= o_cfg_sample_shift[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
i_ckspd[0] => Mux97.IN10
i_ckspd[1] => Mux96.IN10
i_ckspd[2] => Mux95.IN10
i_ckspd[3] => Mux94.IN10
i_ckspd[4] => Mux93.IN10
i_ckspd[5] => Mux92.IN10
i_ckspd[6] => Mux91.IN10
i_ckspd[7] => Mux90.IN10
o_soft_reset <= o_soft_reset~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_cmd_selfreply <= <GND>
o_cmd_request <= o_cmd_request~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_cmd_type[0] <= o_cmd_type[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_cmd_type[1] <= o_cmd_type[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_cmd_id[0] <= r_cmd[0].DB_MAX_OUTPUT_PORT_TYPE
o_cmd_id[1] <= r_cmd[1].DB_MAX_OUTPUT_PORT_TYPE
o_cmd_id[2] <= r_cmd[2].DB_MAX_OUTPUT_PORT_TYPE
o_cmd_id[3] <= r_cmd[3].DB_MAX_OUTPUT_PORT_TYPE
o_cmd_id[4] <= r_cmd[4].DB_MAX_OUTPUT_PORT_TYPE
o_cmd_id[5] <= r_cmd[5].DB_MAX_OUTPUT_PORT_TYPE
o_cmd_id[6] <= r_cmd[6].DB_MAX_OUTPUT_PORT_TYPE
o_arg[0] <= r_arg[0].DB_MAX_OUTPUT_PORT_TYPE
o_arg[1] <= r_arg[1].DB_MAX_OUTPUT_PORT_TYPE
o_arg[2] <= r_arg[2].DB_MAX_OUTPUT_PORT_TYPE
o_arg[3] <= r_arg[3].DB_MAX_OUTPUT_PORT_TYPE
o_arg[4] <= r_arg[4].DB_MAX_OUTPUT_PORT_TYPE
o_arg[5] <= r_arg[5].DB_MAX_OUTPUT_PORT_TYPE
o_arg[6] <= r_arg[6].DB_MAX_OUTPUT_PORT_TYPE
o_arg[7] <= r_arg[7].DB_MAX_OUTPUT_PORT_TYPE
o_arg[8] <= r_arg[8].DB_MAX_OUTPUT_PORT_TYPE
o_arg[9] <= r_arg[9].DB_MAX_OUTPUT_PORT_TYPE
o_arg[10] <= r_arg[10].DB_MAX_OUTPUT_PORT_TYPE
o_arg[11] <= r_arg[11].DB_MAX_OUTPUT_PORT_TYPE
o_arg[12] <= r_arg[12].DB_MAX_OUTPUT_PORT_TYPE
o_arg[13] <= r_arg[13].DB_MAX_OUTPUT_PORT_TYPE
o_arg[14] <= r_arg[14].DB_MAX_OUTPUT_PORT_TYPE
o_arg[15] <= r_arg[15].DB_MAX_OUTPUT_PORT_TYPE
o_arg[16] <= r_arg[16].DB_MAX_OUTPUT_PORT_TYPE
o_arg[17] <= r_arg[17].DB_MAX_OUTPUT_PORT_TYPE
o_arg[18] <= r_arg[18].DB_MAX_OUTPUT_PORT_TYPE
o_arg[19] <= r_arg[19].DB_MAX_OUTPUT_PORT_TYPE
o_arg[20] <= r_arg[20].DB_MAX_OUTPUT_PORT_TYPE
o_arg[21] <= r_arg[21].DB_MAX_OUTPUT_PORT_TYPE
o_arg[22] <= r_arg[22].DB_MAX_OUTPUT_PORT_TYPE
o_arg[23] <= r_arg[23].DB_MAX_OUTPUT_PORT_TYPE
o_arg[24] <= r_arg[24].DB_MAX_OUTPUT_PORT_TYPE
o_arg[25] <= r_arg[25].DB_MAX_OUTPUT_PORT_TYPE
o_arg[26] <= r_arg[26].DB_MAX_OUTPUT_PORT_TYPE
o_arg[27] <= r_arg[27].DB_MAX_OUTPUT_PORT_TYPE
o_arg[28] <= r_arg[28].DB_MAX_OUTPUT_PORT_TYPE
o_arg[29] <= r_arg[29].DB_MAX_OUTPUT_PORT_TYPE
o_arg[30] <= r_arg[30].DB_MAX_OUTPUT_PORT_TYPE
o_arg[31] <= r_arg[31].DB_MAX_OUTPUT_PORT_TYPE
i_cmd_busy => o_cmd_request.OUTPUTSELECT
i_cmd_done => cmd_busy.OUTPUTSELECT
i_cmd_done => always18.IN1
i_cmd_done => always34.IN1
i_cmd_done => always34.IN0
i_cmd_done => always26.IN1
i_cmd_err => new_data_request.OUTPUTSELECT
i_cmd_err => always11.IN1
i_cmd_err => always13.IN1
i_cmd_err => always15.IN1
i_cmd_err => r_cmd_err.OUTPUTSELECT
i_cmd_err => always34.IN1
i_cmd_ercode[0] => r_cmd_ecode.DATAB
i_cmd_ercode[1] => r_cmd_ecode.DATAB
i_cmd_response => r_cmd.OUTPUTSELECT
i_cmd_response => r_cmd.OUTPUTSELECT
i_cmd_response => r_cmd.OUTPUTSELECT
i_cmd_response => r_cmd.OUTPUTSELECT
i_cmd_response => r_cmd.OUTPUTSELECT
i_cmd_response => r_cmd.OUTPUTSELECT
i_cmd_response => r_cmd.OUTPUTSELECT
i_cmd_response => r_arg.OUTPUTSELECT
i_cmd_response => r_arg.OUTPUTSELECT
i_cmd_response => r_arg.OUTPUTSELECT
i_cmd_response => r_arg.OUTPUTSELECT
i_cmd_response => r_arg.OUTPUTSELECT
i_cmd_response => r_arg.OUTPUTSELECT
i_cmd_response => r_arg.OUTPUTSELECT
i_cmd_response => r_arg.OUTPUTSELECT
i_cmd_response => r_arg.OUTPUTSELECT
i_cmd_response => r_arg.OUTPUTSELECT
i_cmd_response => r_arg.OUTPUTSELECT
i_cmd_response => r_arg.OUTPUTSELECT
i_cmd_response => r_arg.OUTPUTSELECT
i_cmd_response => r_arg.OUTPUTSELECT
i_cmd_response => r_arg.OUTPUTSELECT
i_cmd_response => r_arg.OUTPUTSELECT
i_cmd_response => r_arg.OUTPUTSELECT
i_cmd_response => r_arg.OUTPUTSELECT
i_cmd_response => r_arg.OUTPUTSELECT
i_cmd_response => r_arg.OUTPUTSELECT
i_cmd_response => r_arg.OUTPUTSELECT
i_cmd_response => r_arg.OUTPUTSELECT
i_cmd_response => r_arg.OUTPUTSELECT
i_cmd_response => r_arg.OUTPUTSELECT
i_cmd_response => r_arg.OUTPUTSELECT
i_cmd_response => r_arg.OUTPUTSELECT
i_cmd_response => r_arg.OUTPUTSELECT
i_cmd_response => r_arg.OUTPUTSELECT
i_cmd_response => r_arg.OUTPUTSELECT
i_cmd_response => r_arg.OUTPUTSELECT
i_cmd_response => r_arg.OUTPUTSELECT
i_cmd_response => r_arg.OUTPUTSELECT
i_resp[0] => r_cmd.DATAB
i_resp[1] => r_cmd.DATAB
i_resp[2] => r_cmd.DATAB
i_resp[3] => r_cmd.DATAB
i_resp[4] => r_cmd.DATAB
i_resp[5] => r_cmd.DATAB
i_arg[0] => r_arg.DATAB
i_arg[1] => r_arg.DATAB
i_arg[2] => r_arg.DATAB
i_arg[3] => r_arg.DATAB
i_arg[4] => r_arg.DATAB
i_arg[5] => r_arg.DATAB
i_arg[6] => r_arg.DATAB
i_arg[7] => r_arg.DATAB
i_arg[8] => r_arg.DATAB
i_arg[9] => r_arg.DATAB
i_arg[10] => r_arg.DATAB
i_arg[11] => r_arg.DATAB
i_arg[12] => r_arg.DATAB
i_arg[13] => r_arg.DATAB
i_arg[14] => r_arg.DATAB
i_arg[15] => r_arg.DATAB
i_arg[16] => r_arg.DATAB
i_arg[17] => r_arg.DATAB
i_arg[18] => r_arg.DATAB
i_arg[19] => r_arg.DATAB
i_arg[20] => r_arg.DATAB
i_arg[21] => r_arg.DATAB
i_arg[22] => r_arg.DATAB
i_arg[23] => r_arg.DATAB
i_arg[24] => r_arg.DATAB
i_arg[25] => r_arg.DATAB
i_arg[26] => r_arg.DATAB
i_arg[27] => r_arg.DATAB
i_arg[28] => r_arg.DATAB
i_arg[29] => r_arg.DATAB
i_arg[30] => r_arg.DATAB
i_arg[31] => r_arg.DATAB
i_cmd_mem_valid => always49.IN1
i_cmd_mem_valid => always50.IN1
i_cmd_mem_strb[0] => mem_wr_strb_a.DATAB
i_cmd_mem_strb[0] => mem_wr_strb_b.DATAB
i_cmd_mem_strb[1] => mem_wr_strb_a.DATAB
i_cmd_mem_strb[1] => mem_wr_strb_b.DATAB
i_cmd_mem_strb[2] => mem_wr_strb_a.DATAB
i_cmd_mem_strb[2] => mem_wr_strb_b.DATAB
i_cmd_mem_strb[3] => mem_wr_strb_a.DATAB
i_cmd_mem_strb[3] => mem_wr_strb_b.DATAB
i_cmd_mem_addr[0] => mem_wr_addr_a.DATAB
i_cmd_mem_addr[0] => mem_wr_addr_b.DATAB
i_cmd_mem_addr[1] => mem_wr_addr_a.DATAB
i_cmd_mem_addr[1] => mem_wr_addr_b.DATAB
i_cmd_mem_addr[2] => mem_wr_addr_a.DATAB
i_cmd_mem_addr[2] => mem_wr_addr_b.DATAB
i_cmd_mem_addr[3] => mem_wr_addr_a.DATAB
i_cmd_mem_addr[3] => mem_wr_addr_b.DATAB
i_cmd_mem_addr[4] => mem_wr_addr_a.DATAB
i_cmd_mem_addr[4] => mem_wr_addr_b.DATAB
i_cmd_mem_addr[5] => mem_wr_addr_a.DATAB
i_cmd_mem_addr[5] => mem_wr_addr_b.DATAB
i_cmd_mem_addr[6] => mem_wr_addr_a.DATAB
i_cmd_mem_addr[6] => mem_wr_addr_b.DATAB
i_cmd_mem_data[0] => mem_wr_data_a.DATAB
i_cmd_mem_data[0] => mem_wr_data_b.DATAB
i_cmd_mem_data[1] => mem_wr_data_a.DATAB
i_cmd_mem_data[1] => mem_wr_data_b.DATAB
i_cmd_mem_data[2] => mem_wr_data_a.DATAB
i_cmd_mem_data[2] => mem_wr_data_b.DATAB
i_cmd_mem_data[3] => mem_wr_data_a.DATAB
i_cmd_mem_data[3] => mem_wr_data_b.DATAB
i_cmd_mem_data[4] => mem_wr_data_a.DATAB
i_cmd_mem_data[4] => mem_wr_data_b.DATAB
i_cmd_mem_data[5] => mem_wr_data_a.DATAB
i_cmd_mem_data[5] => mem_wr_data_b.DATAB
i_cmd_mem_data[6] => mem_wr_data_a.DATAB
i_cmd_mem_data[6] => mem_wr_data_b.DATAB
i_cmd_mem_data[7] => mem_wr_data_a.DATAB
i_cmd_mem_data[7] => mem_wr_data_b.DATAB
i_cmd_mem_data[8] => mem_wr_data_a.DATAB
i_cmd_mem_data[8] => mem_wr_data_b.DATAB
i_cmd_mem_data[9] => mem_wr_data_a.DATAB
i_cmd_mem_data[9] => mem_wr_data_b.DATAB
i_cmd_mem_data[10] => mem_wr_data_a.DATAB
i_cmd_mem_data[10] => mem_wr_data_b.DATAB
i_cmd_mem_data[11] => mem_wr_data_a.DATAB
i_cmd_mem_data[11] => mem_wr_data_b.DATAB
i_cmd_mem_data[12] => mem_wr_data_a.DATAB
i_cmd_mem_data[12] => mem_wr_data_b.DATAB
i_cmd_mem_data[13] => mem_wr_data_a.DATAB
i_cmd_mem_data[13] => mem_wr_data_b.DATAB
i_cmd_mem_data[14] => mem_wr_data_a.DATAB
i_cmd_mem_data[14] => mem_wr_data_b.DATAB
i_cmd_mem_data[15] => mem_wr_data_a.DATAB
i_cmd_mem_data[15] => mem_wr_data_b.DATAB
i_cmd_mem_data[16] => mem_wr_data_a.DATAB
i_cmd_mem_data[16] => mem_wr_data_b.DATAB
i_cmd_mem_data[17] => mem_wr_data_a.DATAB
i_cmd_mem_data[17] => mem_wr_data_b.DATAB
i_cmd_mem_data[18] => mem_wr_data_a.DATAB
i_cmd_mem_data[18] => mem_wr_data_b.DATAB
i_cmd_mem_data[19] => mem_wr_data_a.DATAB
i_cmd_mem_data[19] => mem_wr_data_b.DATAB
i_cmd_mem_data[20] => mem_wr_data_a.DATAB
i_cmd_mem_data[20] => mem_wr_data_b.DATAB
i_cmd_mem_data[21] => mem_wr_data_a.DATAB
i_cmd_mem_data[21] => mem_wr_data_b.DATAB
i_cmd_mem_data[22] => mem_wr_data_a.DATAB
i_cmd_mem_data[22] => mem_wr_data_b.DATAB
i_cmd_mem_data[23] => mem_wr_data_a.DATAB
i_cmd_mem_data[23] => mem_wr_data_b.DATAB
i_cmd_mem_data[24] => mem_wr_data_a.DATAB
i_cmd_mem_data[24] => mem_wr_data_b.DATAB
i_cmd_mem_data[25] => mem_wr_data_a.DATAB
i_cmd_mem_data[25] => mem_wr_data_b.DATAB
i_cmd_mem_data[26] => mem_wr_data_a.DATAB
i_cmd_mem_data[26] => mem_wr_data_b.DATAB
i_cmd_mem_data[27] => mem_wr_data_a.DATAB
i_cmd_mem_data[27] => mem_wr_data_b.DATAB
i_cmd_mem_data[28] => mem_wr_data_a.DATAB
i_cmd_mem_data[28] => mem_wr_data_b.DATAB
i_cmd_mem_data[29] => mem_wr_data_a.DATAB
i_cmd_mem_data[29] => mem_wr_data_b.DATAB
i_cmd_mem_data[30] => mem_wr_data_a.DATAB
i_cmd_mem_data[30] => mem_wr_data_b.DATAB
i_cmd_mem_data[31] => mem_wr_data_a.DATAB
i_cmd_mem_data[31] => mem_wr_data_b.DATAB
o_tx_en <= o_tx_en~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_tx_mem_valid <= o_tx_mem_valid~reg0.DB_MAX_OUTPUT_PORT_TYPE
i_tx_mem_ready => always37.IN1
i_tx_mem_ready => always37.IN1
o_tx_mem_data[0] <= o_tx_mem_data[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_tx_mem_data[1] <= o_tx_mem_data[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_tx_mem_data[2] <= o_tx_mem_data[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_tx_mem_data[3] <= o_tx_mem_data[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_tx_mem_data[4] <= o_tx_mem_data[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_tx_mem_data[5] <= o_tx_mem_data[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_tx_mem_data[6] <= o_tx_mem_data[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_tx_mem_data[7] <= o_tx_mem_data[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_tx_mem_data[8] <= o_tx_mem_data[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_tx_mem_data[9] <= o_tx_mem_data[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_tx_mem_data[10] <= o_tx_mem_data[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_tx_mem_data[11] <= o_tx_mem_data[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_tx_mem_data[12] <= o_tx_mem_data[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_tx_mem_data[13] <= o_tx_mem_data[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_tx_mem_data[14] <= o_tx_mem_data[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_tx_mem_data[15] <= o_tx_mem_data[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_tx_mem_data[16] <= o_tx_mem_data[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_tx_mem_data[17] <= o_tx_mem_data[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_tx_mem_data[18] <= o_tx_mem_data[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_tx_mem_data[19] <= o_tx_mem_data[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_tx_mem_data[20] <= o_tx_mem_data[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_tx_mem_data[21] <= o_tx_mem_data[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_tx_mem_data[22] <= o_tx_mem_data[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_tx_mem_data[23] <= o_tx_mem_data[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_tx_mem_data[24] <= o_tx_mem_data[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_tx_mem_data[25] <= o_tx_mem_data[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_tx_mem_data[26] <= o_tx_mem_data[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_tx_mem_data[27] <= o_tx_mem_data[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_tx_mem_data[28] <= o_tx_mem_data[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_tx_mem_data[29] <= o_tx_mem_data[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_tx_mem_data[30] <= o_tx_mem_data[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_tx_mem_data[31] <= o_tx_mem_data[31]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_tx_mem_last <= o_tx_mem_last~reg0.DB_MAX_OUTPUT_PORT_TYPE
i_tx_busy => always26.IN1
i_tx_busy => always13.IN1
o_rx_en <= o_rx_en~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_crc_en <= <VCC>
o_length[0] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
o_length[1] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
o_length[2] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
o_length[3] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
o_length[4] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
o_length[5] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
o_length[6] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
o_length[7] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
o_length[8] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
o_length[9] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
i_rx_mem_valid => always49.IN1
i_rx_mem_valid => always50.IN1
i_rx_mem_strb[0] => mem_wr_strb_a.DATAB
i_rx_mem_strb[0] => mem_wr_strb_b.DATAB
i_rx_mem_strb[1] => mem_wr_strb_a.DATAB
i_rx_mem_strb[1] => mem_wr_strb_b.DATAB
i_rx_mem_strb[2] => mem_wr_strb_a.DATAB
i_rx_mem_strb[2] => mem_wr_strb_b.DATAB
i_rx_mem_strb[3] => mem_wr_strb_a.DATAB
i_rx_mem_strb[3] => mem_wr_strb_b.DATAB
i_rx_mem_addr[0] => mem_wr_addr_a.DATAB
i_rx_mem_addr[0] => mem_wr_addr_b.DATAB
i_rx_mem_addr[1] => mem_wr_addr_a.DATAB
i_rx_mem_addr[1] => mem_wr_addr_b.DATAB
i_rx_mem_addr[2] => mem_wr_addr_a.DATAB
i_rx_mem_addr[2] => mem_wr_addr_b.DATAB
i_rx_mem_addr[3] => mem_wr_addr_a.DATAB
i_rx_mem_addr[3] => mem_wr_addr_b.DATAB
i_rx_mem_addr[4] => mem_wr_addr_a.DATAB
i_rx_mem_addr[4] => mem_wr_addr_b.DATAB
i_rx_mem_addr[5] => mem_wr_addr_a.DATAB
i_rx_mem_addr[5] => mem_wr_addr_b.DATAB
i_rx_mem_addr[6] => mem_wr_addr_a.DATAB
i_rx_mem_addr[6] => mem_wr_addr_b.DATAB
i_rx_mem_data[0] => mem_wr_data_a.DATAB
i_rx_mem_data[0] => mem_wr_data_b.DATAB
i_rx_mem_data[1] => mem_wr_data_a.DATAB
i_rx_mem_data[1] => mem_wr_data_b.DATAB
i_rx_mem_data[2] => mem_wr_data_a.DATAB
i_rx_mem_data[2] => mem_wr_data_b.DATAB
i_rx_mem_data[3] => mem_wr_data_a.DATAB
i_rx_mem_data[3] => mem_wr_data_b.DATAB
i_rx_mem_data[4] => mem_wr_data_a.DATAB
i_rx_mem_data[4] => mem_wr_data_b.DATAB
i_rx_mem_data[5] => mem_wr_data_a.DATAB
i_rx_mem_data[5] => mem_wr_data_b.DATAB
i_rx_mem_data[6] => mem_wr_data_a.DATAB
i_rx_mem_data[6] => mem_wr_data_b.DATAB
i_rx_mem_data[7] => mem_wr_data_a.DATAB
i_rx_mem_data[7] => mem_wr_data_b.DATAB
i_rx_mem_data[8] => mem_wr_data_a.DATAB
i_rx_mem_data[8] => mem_wr_data_b.DATAB
i_rx_mem_data[9] => mem_wr_data_a.DATAB
i_rx_mem_data[9] => mem_wr_data_b.DATAB
i_rx_mem_data[10] => mem_wr_data_a.DATAB
i_rx_mem_data[10] => mem_wr_data_b.DATAB
i_rx_mem_data[11] => mem_wr_data_a.DATAB
i_rx_mem_data[11] => mem_wr_data_b.DATAB
i_rx_mem_data[12] => mem_wr_data_a.DATAB
i_rx_mem_data[12] => mem_wr_data_b.DATAB
i_rx_mem_data[13] => mem_wr_data_a.DATAB
i_rx_mem_data[13] => mem_wr_data_b.DATAB
i_rx_mem_data[14] => mem_wr_data_a.DATAB
i_rx_mem_data[14] => mem_wr_data_b.DATAB
i_rx_mem_data[15] => mem_wr_data_a.DATAB
i_rx_mem_data[15] => mem_wr_data_b.DATAB
i_rx_mem_data[16] => mem_wr_data_a.DATAB
i_rx_mem_data[16] => mem_wr_data_b.DATAB
i_rx_mem_data[17] => mem_wr_data_a.DATAB
i_rx_mem_data[17] => mem_wr_data_b.DATAB
i_rx_mem_data[18] => mem_wr_data_a.DATAB
i_rx_mem_data[18] => mem_wr_data_b.DATAB
i_rx_mem_data[19] => mem_wr_data_a.DATAB
i_rx_mem_data[19] => mem_wr_data_b.DATAB
i_rx_mem_data[20] => mem_wr_data_a.DATAB
i_rx_mem_data[20] => mem_wr_data_b.DATAB
i_rx_mem_data[21] => mem_wr_data_a.DATAB
i_rx_mem_data[21] => mem_wr_data_b.DATAB
i_rx_mem_data[22] => mem_wr_data_a.DATAB
i_rx_mem_data[22] => mem_wr_data_b.DATAB
i_rx_mem_data[23] => mem_wr_data_a.DATAB
i_rx_mem_data[23] => mem_wr_data_b.DATAB
i_rx_mem_data[24] => mem_wr_data_a.DATAB
i_rx_mem_data[24] => mem_wr_data_b.DATAB
i_rx_mem_data[25] => mem_wr_data_a.DATAB
i_rx_mem_data[25] => mem_wr_data_b.DATAB
i_rx_mem_data[26] => mem_wr_data_a.DATAB
i_rx_mem_data[26] => mem_wr_data_b.DATAB
i_rx_mem_data[27] => mem_wr_data_a.DATAB
i_rx_mem_data[27] => mem_wr_data_b.DATAB
i_rx_mem_data[28] => mem_wr_data_a.DATAB
i_rx_mem_data[28] => mem_wr_data_b.DATAB
i_rx_mem_data[29] => mem_wr_data_a.DATAB
i_rx_mem_data[29] => mem_wr_data_b.DATAB
i_rx_mem_data[30] => mem_wr_data_a.DATAB
i_rx_mem_data[30] => mem_wr_data_b.DATAB
i_rx_mem_data[31] => mem_wr_data_a.DATAB
i_rx_mem_data[31] => mem_wr_data_b.DATAB
i_rx_done => always15.IN1
i_rx_err => always19.IN1
i_rx_err => always20.IN1
i_rx_ercode => r_rx_ecode.DATAB
i_card_detect => ~NO_FANOUT~
i_card_busy => always7.IN1
i_card_busy => always9.IN1
i_card_busy => always8.IN1
o_1p8v <= <GND>
o_int <= o_int~reg0.DB_MAX_OUTPUT_PORT_TYPE


|EndeavourSoc|SdcardController:sdcard_ctrl|sdio_top:impl|sdio:u_sdio|sdwb:u_control|altsyncram:fifo_a[0][31]__1
wren_a => altsyncram_g4d1:auto_generated.wren_a
rden_a => ~NO_FANOUT~
wren_b => ~NO_FANOUT~
rden_b => ~NO_FANOUT~
data_a[0] => altsyncram_g4d1:auto_generated.data_a[0]
data_a[1] => altsyncram_g4d1:auto_generated.data_a[1]
data_a[2] => altsyncram_g4d1:auto_generated.data_a[2]
data_a[3] => altsyncram_g4d1:auto_generated.data_a[3]
data_a[4] => altsyncram_g4d1:auto_generated.data_a[4]
data_a[5] => altsyncram_g4d1:auto_generated.data_a[5]
data_a[6] => altsyncram_g4d1:auto_generated.data_a[6]
data_a[7] => altsyncram_g4d1:auto_generated.data_a[7]
data_b[0] => ~NO_FANOUT~
data_b[1] => ~NO_FANOUT~
data_b[2] => ~NO_FANOUT~
data_b[3] => ~NO_FANOUT~
data_b[4] => ~NO_FANOUT~
data_b[5] => ~NO_FANOUT~
data_b[6] => ~NO_FANOUT~
data_b[7] => ~NO_FANOUT~
address_a[0] => altsyncram_g4d1:auto_generated.address_a[0]
address_a[1] => altsyncram_g4d1:auto_generated.address_a[1]
address_a[2] => altsyncram_g4d1:auto_generated.address_a[2]
address_a[3] => altsyncram_g4d1:auto_generated.address_a[3]
address_a[4] => altsyncram_g4d1:auto_generated.address_a[4]
address_a[5] => altsyncram_g4d1:auto_generated.address_a[5]
address_a[6] => altsyncram_g4d1:auto_generated.address_a[6]
address_b[0] => altsyncram_g4d1:auto_generated.address_b[0]
address_b[1] => altsyncram_g4d1:auto_generated.address_b[1]
address_b[2] => altsyncram_g4d1:auto_generated.address_b[2]
address_b[3] => altsyncram_g4d1:auto_generated.address_b[3]
address_b[4] => altsyncram_g4d1:auto_generated.address_b[4]
address_b[5] => altsyncram_g4d1:auto_generated.address_b[5]
address_b[6] => altsyncram_g4d1:auto_generated.address_b[6]
addressstall_a => ~NO_FANOUT~
addressstall_b => ~NO_FANOUT~
clock0 => altsyncram_g4d1:auto_generated.clock0
clock1 => altsyncram_g4d1:auto_generated.clock1
clocken0 => ~NO_FANOUT~
clocken1 => altsyncram_g4d1:auto_generated.clocken1
clocken2 => ~NO_FANOUT~
clocken3 => ~NO_FANOUT~
aclr0 => ~NO_FANOUT~
aclr1 => ~NO_FANOUT~
byteena_a[0] => ~NO_FANOUT~
byteena_b[0] => ~NO_FANOUT~
q_a[0] <= <GND>
q_a[1] <= <GND>
q_a[2] <= <GND>
q_a[3] <= <GND>
q_a[4] <= <GND>
q_a[5] <= <GND>
q_a[6] <= <GND>
q_a[7] <= <GND>
q_b[0] <= altsyncram_g4d1:auto_generated.q_b[0]
q_b[1] <= altsyncram_g4d1:auto_generated.q_b[1]
q_b[2] <= altsyncram_g4d1:auto_generated.q_b[2]
q_b[3] <= altsyncram_g4d1:auto_generated.q_b[3]
q_b[4] <= altsyncram_g4d1:auto_generated.q_b[4]
q_b[5] <= altsyncram_g4d1:auto_generated.q_b[5]
q_b[6] <= altsyncram_g4d1:auto_generated.q_b[6]
q_b[7] <= altsyncram_g4d1:auto_generated.q_b[7]
eccstatus[0] <= <GND>
eccstatus[1] <= <GND>
eccstatus[2] <= <GND>


|EndeavourSoc|SdcardController:sdcard_ctrl|sdio_top:impl|sdio:u_sdio|sdwb:u_control|altsyncram:fifo_a[0][31]__1|altsyncram_g4d1:auto_generated
address_a[0] => ram_block1a0.PORTAADDR
address_a[0] => ram_block1a1.PORTAADDR
address_a[0] => ram_block1a2.PORTAADDR
address_a[0] => ram_block1a3.PORTAADDR
address_a[0] => ram_block1a4.PORTAADDR
address_a[0] => ram_block1a5.PORTAADDR
address_a[0] => ram_block1a6.PORTAADDR
address_a[0] => ram_block1a7.PORTAADDR
address_a[1] => ram_block1a0.PORTAADDR1
address_a[1] => ram_block1a1.PORTAADDR1
address_a[1] => ram_block1a2.PORTAADDR1
address_a[1] => ram_block1a3.PORTAADDR1
address_a[1] => ram_block1a4.PORTAADDR1
address_a[1] => ram_block1a5.PORTAADDR1
address_a[1] => ram_block1a6.PORTAADDR1
address_a[1] => ram_block1a7.PORTAADDR1
address_a[2] => ram_block1a0.PORTAADDR2
address_a[2] => ram_block1a1.PORTAADDR2
address_a[2] => ram_block1a2.PORTAADDR2
address_a[2] => ram_block1a3.PORTAADDR2
address_a[2] => ram_block1a4.PORTAADDR2
address_a[2] => ram_block1a5.PORTAADDR2
address_a[2] => ram_block1a6.PORTAADDR2
address_a[2] => ram_block1a7.PORTAADDR2
address_a[3] => ram_block1a0.PORTAADDR3
address_a[3] => ram_block1a1.PORTAADDR3
address_a[3] => ram_block1a2.PORTAADDR3
address_a[3] => ram_block1a3.PORTAADDR3
address_a[3] => ram_block1a4.PORTAADDR3
address_a[3] => ram_block1a5.PORTAADDR3
address_a[3] => ram_block1a6.PORTAADDR3
address_a[3] => ram_block1a7.PORTAADDR3
address_a[4] => ram_block1a0.PORTAADDR4
address_a[4] => ram_block1a1.PORTAADDR4
address_a[4] => ram_block1a2.PORTAADDR4
address_a[4] => ram_block1a3.PORTAADDR4
address_a[4] => ram_block1a4.PORTAADDR4
address_a[4] => ram_block1a5.PORTAADDR4
address_a[4] => ram_block1a6.PORTAADDR4
address_a[4] => ram_block1a7.PORTAADDR4
address_a[5] => ram_block1a0.PORTAADDR5
address_a[5] => ram_block1a1.PORTAADDR5
address_a[5] => ram_block1a2.PORTAADDR5
address_a[5] => ram_block1a3.PORTAADDR5
address_a[5] => ram_block1a4.PORTAADDR5
address_a[5] => ram_block1a5.PORTAADDR5
address_a[5] => ram_block1a6.PORTAADDR5
address_a[5] => ram_block1a7.PORTAADDR5
address_a[6] => ram_block1a0.PORTAADDR6
address_a[6] => ram_block1a1.PORTAADDR6
address_a[6] => ram_block1a2.PORTAADDR6
address_a[6] => ram_block1a3.PORTAADDR6
address_a[6] => ram_block1a4.PORTAADDR6
address_a[6] => ram_block1a5.PORTAADDR6
address_a[6] => ram_block1a6.PORTAADDR6
address_a[6] => ram_block1a7.PORTAADDR6
address_b[0] => ram_block1a0.PORTBADDR
address_b[0] => ram_block1a1.PORTBADDR
address_b[0] => ram_block1a2.PORTBADDR
address_b[0] => ram_block1a3.PORTBADDR
address_b[0] => ram_block1a4.PORTBADDR
address_b[0] => ram_block1a5.PORTBADDR
address_b[0] => ram_block1a6.PORTBADDR
address_b[0] => ram_block1a7.PORTBADDR
address_b[1] => ram_block1a0.PORTBADDR1
address_b[1] => ram_block1a1.PORTBADDR1
address_b[1] => ram_block1a2.PORTBADDR1
address_b[1] => ram_block1a3.PORTBADDR1
address_b[1] => ram_block1a4.PORTBADDR1
address_b[1] => ram_block1a5.PORTBADDR1
address_b[1] => ram_block1a6.PORTBADDR1
address_b[1] => ram_block1a7.PORTBADDR1
address_b[2] => ram_block1a0.PORTBADDR2
address_b[2] => ram_block1a1.PORTBADDR2
address_b[2] => ram_block1a2.PORTBADDR2
address_b[2] => ram_block1a3.PORTBADDR2
address_b[2] => ram_block1a4.PORTBADDR2
address_b[2] => ram_block1a5.PORTBADDR2
address_b[2] => ram_block1a6.PORTBADDR2
address_b[2] => ram_block1a7.PORTBADDR2
address_b[3] => ram_block1a0.PORTBADDR3
address_b[3] => ram_block1a1.PORTBADDR3
address_b[3] => ram_block1a2.PORTBADDR3
address_b[3] => ram_block1a3.PORTBADDR3
address_b[3] => ram_block1a4.PORTBADDR3
address_b[3] => ram_block1a5.PORTBADDR3
address_b[3] => ram_block1a6.PORTBADDR3
address_b[3] => ram_block1a7.PORTBADDR3
address_b[4] => ram_block1a0.PORTBADDR4
address_b[4] => ram_block1a1.PORTBADDR4
address_b[4] => ram_block1a2.PORTBADDR4
address_b[4] => ram_block1a3.PORTBADDR4
address_b[4] => ram_block1a4.PORTBADDR4
address_b[4] => ram_block1a5.PORTBADDR4
address_b[4] => ram_block1a6.PORTBADDR4
address_b[4] => ram_block1a7.PORTBADDR4
address_b[5] => ram_block1a0.PORTBADDR5
address_b[5] => ram_block1a1.PORTBADDR5
address_b[5] => ram_block1a2.PORTBADDR5
address_b[5] => ram_block1a3.PORTBADDR5
address_b[5] => ram_block1a4.PORTBADDR5
address_b[5] => ram_block1a5.PORTBADDR5
address_b[5] => ram_block1a6.PORTBADDR5
address_b[5] => ram_block1a7.PORTBADDR5
address_b[6] => ram_block1a0.PORTBADDR6
address_b[6] => ram_block1a1.PORTBADDR6
address_b[6] => ram_block1a2.PORTBADDR6
address_b[6] => ram_block1a3.PORTBADDR6
address_b[6] => ram_block1a4.PORTBADDR6
address_b[6] => ram_block1a5.PORTBADDR6
address_b[6] => ram_block1a6.PORTBADDR6
address_b[6] => ram_block1a7.PORTBADDR6
clock0 => ram_block1a0.CLK0
clock0 => ram_block1a1.CLK0
clock0 => ram_block1a2.CLK0
clock0 => ram_block1a3.CLK0
clock0 => ram_block1a4.CLK0
clock0 => ram_block1a5.CLK0
clock0 => ram_block1a6.CLK0
clock0 => ram_block1a7.CLK0
clock1 => ram_block1a0.CLK1
clock1 => ram_block1a1.CLK1
clock1 => ram_block1a2.CLK1
clock1 => ram_block1a3.CLK1
clock1 => ram_block1a4.CLK1
clock1 => ram_block1a5.CLK1
clock1 => ram_block1a6.CLK1
clock1 => ram_block1a7.CLK1
clocken1 => ram_block1a0.ENA1
clocken1 => ram_block1a1.ENA1
clocken1 => ram_block1a2.ENA1
clocken1 => ram_block1a3.ENA1
clocken1 => ram_block1a4.ENA1
clocken1 => ram_block1a5.ENA1
clocken1 => ram_block1a6.ENA1
clocken1 => ram_block1a7.ENA1
data_a[0] => ram_block1a0.PORTADATAIN
data_a[1] => ram_block1a1.PORTADATAIN
data_a[2] => ram_block1a2.PORTADATAIN
data_a[3] => ram_block1a3.PORTADATAIN
data_a[4] => ram_block1a4.PORTADATAIN
data_a[5] => ram_block1a5.PORTADATAIN
data_a[6] => ram_block1a6.PORTADATAIN
data_a[7] => ram_block1a7.PORTADATAIN
q_b[0] <= ram_block1a0.PORTBDATAOUT
q_b[1] <= ram_block1a1.PORTBDATAOUT
q_b[2] <= ram_block1a2.PORTBDATAOUT
q_b[3] <= ram_block1a3.PORTBDATAOUT
q_b[4] <= ram_block1a4.PORTBDATAOUT
q_b[5] <= ram_block1a5.PORTBDATAOUT
q_b[6] <= ram_block1a6.PORTBDATAOUT
q_b[7] <= ram_block1a7.PORTBDATAOUT
wren_a => ram_block1a0.PORTAWE
wren_a => ram_block1a0.ENA0
wren_a => ram_block1a1.PORTAWE
wren_a => ram_block1a1.ENA0
wren_a => ram_block1a2.PORTAWE
wren_a => ram_block1a2.ENA0
wren_a => ram_block1a3.PORTAWE
wren_a => ram_block1a3.ENA0
wren_a => ram_block1a4.PORTAWE
wren_a => ram_block1a4.ENA0
wren_a => ram_block1a5.PORTAWE
wren_a => ram_block1a5.ENA0
wren_a => ram_block1a6.PORTAWE
wren_a => ram_block1a6.ENA0
wren_a => ram_block1a7.PORTAWE
wren_a => ram_block1a7.ENA0


|EndeavourSoc|SdcardController:sdcard_ctrl|sdio_top:impl|sdio:u_sdio|sdwb:u_control|altsyncram:fifo_a[0][23]__2
wren_a => altsyncram_g4d1:auto_generated.wren_a
rden_a => ~NO_FANOUT~
wren_b => ~NO_FANOUT~
rden_b => ~NO_FANOUT~
data_a[0] => altsyncram_g4d1:auto_generated.data_a[0]
data_a[1] => altsyncram_g4d1:auto_generated.data_a[1]
data_a[2] => altsyncram_g4d1:auto_generated.data_a[2]
data_a[3] => altsyncram_g4d1:auto_generated.data_a[3]
data_a[4] => altsyncram_g4d1:auto_generated.data_a[4]
data_a[5] => altsyncram_g4d1:auto_generated.data_a[5]
data_a[6] => altsyncram_g4d1:auto_generated.data_a[6]
data_a[7] => altsyncram_g4d1:auto_generated.data_a[7]
data_b[0] => ~NO_FANOUT~
data_b[1] => ~NO_FANOUT~
data_b[2] => ~NO_FANOUT~
data_b[3] => ~NO_FANOUT~
data_b[4] => ~NO_FANOUT~
data_b[5] => ~NO_FANOUT~
data_b[6] => ~NO_FANOUT~
data_b[7] => ~NO_FANOUT~
address_a[0] => altsyncram_g4d1:auto_generated.address_a[0]
address_a[1] => altsyncram_g4d1:auto_generated.address_a[1]
address_a[2] => altsyncram_g4d1:auto_generated.address_a[2]
address_a[3] => altsyncram_g4d1:auto_generated.address_a[3]
address_a[4] => altsyncram_g4d1:auto_generated.address_a[4]
address_a[5] => altsyncram_g4d1:auto_generated.address_a[5]
address_a[6] => altsyncram_g4d1:auto_generated.address_a[6]
address_b[0] => altsyncram_g4d1:auto_generated.address_b[0]
address_b[1] => altsyncram_g4d1:auto_generated.address_b[1]
address_b[2] => altsyncram_g4d1:auto_generated.address_b[2]
address_b[3] => altsyncram_g4d1:auto_generated.address_b[3]
address_b[4] => altsyncram_g4d1:auto_generated.address_b[4]
address_b[5] => altsyncram_g4d1:auto_generated.address_b[5]
address_b[6] => altsyncram_g4d1:auto_generated.address_b[6]
addressstall_a => ~NO_FANOUT~
addressstall_b => ~NO_FANOUT~
clock0 => altsyncram_g4d1:auto_generated.clock0
clock1 => altsyncram_g4d1:auto_generated.clock1
clocken0 => ~NO_FANOUT~
clocken1 => altsyncram_g4d1:auto_generated.clocken1
clocken2 => ~NO_FANOUT~
clocken3 => ~NO_FANOUT~
aclr0 => ~NO_FANOUT~
aclr1 => ~NO_FANOUT~
byteena_a[0] => ~NO_FANOUT~
byteena_b[0] => ~NO_FANOUT~
q_a[0] <= <GND>
q_a[1] <= <GND>
q_a[2] <= <GND>
q_a[3] <= <GND>
q_a[4] <= <GND>
q_a[5] <= <GND>
q_a[6] <= <GND>
q_a[7] <= <GND>
q_b[0] <= altsyncram_g4d1:auto_generated.q_b[0]
q_b[1] <= altsyncram_g4d1:auto_generated.q_b[1]
q_b[2] <= altsyncram_g4d1:auto_generated.q_b[2]
q_b[3] <= altsyncram_g4d1:auto_generated.q_b[3]
q_b[4] <= altsyncram_g4d1:auto_generated.q_b[4]
q_b[5] <= altsyncram_g4d1:auto_generated.q_b[5]
q_b[6] <= altsyncram_g4d1:auto_generated.q_b[6]
q_b[7] <= altsyncram_g4d1:auto_generated.q_b[7]
eccstatus[0] <= <GND>
eccstatus[1] <= <GND>
eccstatus[2] <= <GND>


|EndeavourSoc|SdcardController:sdcard_ctrl|sdio_top:impl|sdio:u_sdio|sdwb:u_control|altsyncram:fifo_a[0][23]__2|altsyncram_g4d1:auto_generated
address_a[0] => ram_block1a0.PORTAADDR
address_a[0] => ram_block1a1.PORTAADDR
address_a[0] => ram_block1a2.PORTAADDR
address_a[0] => ram_block1a3.PORTAADDR
address_a[0] => ram_block1a4.PORTAADDR
address_a[0] => ram_block1a5.PORTAADDR
address_a[0] => ram_block1a6.PORTAADDR
address_a[0] => ram_block1a7.PORTAADDR
address_a[1] => ram_block1a0.PORTAADDR1
address_a[1] => ram_block1a1.PORTAADDR1
address_a[1] => ram_block1a2.PORTAADDR1
address_a[1] => ram_block1a3.PORTAADDR1
address_a[1] => ram_block1a4.PORTAADDR1
address_a[1] => ram_block1a5.PORTAADDR1
address_a[1] => ram_block1a6.PORTAADDR1
address_a[1] => ram_block1a7.PORTAADDR1
address_a[2] => ram_block1a0.PORTAADDR2
address_a[2] => ram_block1a1.PORTAADDR2
address_a[2] => ram_block1a2.PORTAADDR2
address_a[2] => ram_block1a3.PORTAADDR2
address_a[2] => ram_block1a4.PORTAADDR2
address_a[2] => ram_block1a5.PORTAADDR2
address_a[2] => ram_block1a6.PORTAADDR2
address_a[2] => ram_block1a7.PORTAADDR2
address_a[3] => ram_block1a0.PORTAADDR3
address_a[3] => ram_block1a1.PORTAADDR3
address_a[3] => ram_block1a2.PORTAADDR3
address_a[3] => ram_block1a3.PORTAADDR3
address_a[3] => ram_block1a4.PORTAADDR3
address_a[3] => ram_block1a5.PORTAADDR3
address_a[3] => ram_block1a6.PORTAADDR3
address_a[3] => ram_block1a7.PORTAADDR3
address_a[4] => ram_block1a0.PORTAADDR4
address_a[4] => ram_block1a1.PORTAADDR4
address_a[4] => ram_block1a2.PORTAADDR4
address_a[4] => ram_block1a3.PORTAADDR4
address_a[4] => ram_block1a4.PORTAADDR4
address_a[4] => ram_block1a5.PORTAADDR4
address_a[4] => ram_block1a6.PORTAADDR4
address_a[4] => ram_block1a7.PORTAADDR4
address_a[5] => ram_block1a0.PORTAADDR5
address_a[5] => ram_block1a1.PORTAADDR5
address_a[5] => ram_block1a2.PORTAADDR5
address_a[5] => ram_block1a3.PORTAADDR5
address_a[5] => ram_block1a4.PORTAADDR5
address_a[5] => ram_block1a5.PORTAADDR5
address_a[5] => ram_block1a6.PORTAADDR5
address_a[5] => ram_block1a7.PORTAADDR5
address_a[6] => ram_block1a0.PORTAADDR6
address_a[6] => ram_block1a1.PORTAADDR6
address_a[6] => ram_block1a2.PORTAADDR6
address_a[6] => ram_block1a3.PORTAADDR6
address_a[6] => ram_block1a4.PORTAADDR6
address_a[6] => ram_block1a5.PORTAADDR6
address_a[6] => ram_block1a6.PORTAADDR6
address_a[6] => ram_block1a7.PORTAADDR6
address_b[0] => ram_block1a0.PORTBADDR
address_b[0] => ram_block1a1.PORTBADDR
address_b[0] => ram_block1a2.PORTBADDR
address_b[0] => ram_block1a3.PORTBADDR
address_b[0] => ram_block1a4.PORTBADDR
address_b[0] => ram_block1a5.PORTBADDR
address_b[0] => ram_block1a6.PORTBADDR
address_b[0] => ram_block1a7.PORTBADDR
address_b[1] => ram_block1a0.PORTBADDR1
address_b[1] => ram_block1a1.PORTBADDR1
address_b[1] => ram_block1a2.PORTBADDR1
address_b[1] => ram_block1a3.PORTBADDR1
address_b[1] => ram_block1a4.PORTBADDR1
address_b[1] => ram_block1a5.PORTBADDR1
address_b[1] => ram_block1a6.PORTBADDR1
address_b[1] => ram_block1a7.PORTBADDR1
address_b[2] => ram_block1a0.PORTBADDR2
address_b[2] => ram_block1a1.PORTBADDR2
address_b[2] => ram_block1a2.PORTBADDR2
address_b[2] => ram_block1a3.PORTBADDR2
address_b[2] => ram_block1a4.PORTBADDR2
address_b[2] => ram_block1a5.PORTBADDR2
address_b[2] => ram_block1a6.PORTBADDR2
address_b[2] => ram_block1a7.PORTBADDR2
address_b[3] => ram_block1a0.PORTBADDR3
address_b[3] => ram_block1a1.PORTBADDR3
address_b[3] => ram_block1a2.PORTBADDR3
address_b[3] => ram_block1a3.PORTBADDR3
address_b[3] => ram_block1a4.PORTBADDR3
address_b[3] => ram_block1a5.PORTBADDR3
address_b[3] => ram_block1a6.PORTBADDR3
address_b[3] => ram_block1a7.PORTBADDR3
address_b[4] => ram_block1a0.PORTBADDR4
address_b[4] => ram_block1a1.PORTBADDR4
address_b[4] => ram_block1a2.PORTBADDR4
address_b[4] => ram_block1a3.PORTBADDR4
address_b[4] => ram_block1a4.PORTBADDR4
address_b[4] => ram_block1a5.PORTBADDR4
address_b[4] => ram_block1a6.PORTBADDR4
address_b[4] => ram_block1a7.PORTBADDR4
address_b[5] => ram_block1a0.PORTBADDR5
address_b[5] => ram_block1a1.PORTBADDR5
address_b[5] => ram_block1a2.PORTBADDR5
address_b[5] => ram_block1a3.PORTBADDR5
address_b[5] => ram_block1a4.PORTBADDR5
address_b[5] => ram_block1a5.PORTBADDR5
address_b[5] => ram_block1a6.PORTBADDR5
address_b[5] => ram_block1a7.PORTBADDR5
address_b[6] => ram_block1a0.PORTBADDR6
address_b[6] => ram_block1a1.PORTBADDR6
address_b[6] => ram_block1a2.PORTBADDR6
address_b[6] => ram_block1a3.PORTBADDR6
address_b[6] => ram_block1a4.PORTBADDR6
address_b[6] => ram_block1a5.PORTBADDR6
address_b[6] => ram_block1a6.PORTBADDR6
address_b[6] => ram_block1a7.PORTBADDR6
clock0 => ram_block1a0.CLK0
clock0 => ram_block1a1.CLK0
clock0 => ram_block1a2.CLK0
clock0 => ram_block1a3.CLK0
clock0 => ram_block1a4.CLK0
clock0 => ram_block1a5.CLK0
clock0 => ram_block1a6.CLK0
clock0 => ram_block1a7.CLK0
clock1 => ram_block1a0.CLK1
clock1 => ram_block1a1.CLK1
clock1 => ram_block1a2.CLK1
clock1 => ram_block1a3.CLK1
clock1 => ram_block1a4.CLK1
clock1 => ram_block1a5.CLK1
clock1 => ram_block1a6.CLK1
clock1 => ram_block1a7.CLK1
clocken1 => ram_block1a0.ENA1
clocken1 => ram_block1a1.ENA1
clocken1 => ram_block1a2.ENA1
clocken1 => ram_block1a3.ENA1
clocken1 => ram_block1a4.ENA1
clocken1 => ram_block1a5.ENA1
clocken1 => ram_block1a6.ENA1
clocken1 => ram_block1a7.ENA1
data_a[0] => ram_block1a0.PORTADATAIN
data_a[1] => ram_block1a1.PORTADATAIN
data_a[2] => ram_block1a2.PORTADATAIN
data_a[3] => ram_block1a3.PORTADATAIN
data_a[4] => ram_block1a4.PORTADATAIN
data_a[5] => ram_block1a5.PORTADATAIN
data_a[6] => ram_block1a6.PORTADATAIN
data_a[7] => ram_block1a7.PORTADATAIN
q_b[0] <= ram_block1a0.PORTBDATAOUT
q_b[1] <= ram_block1a1.PORTBDATAOUT
q_b[2] <= ram_block1a2.PORTBDATAOUT
q_b[3] <= ram_block1a3.PORTBDATAOUT
q_b[4] <= ram_block1a4.PORTBDATAOUT
q_b[5] <= ram_block1a5.PORTBDATAOUT
q_b[6] <= ram_block1a6.PORTBDATAOUT
q_b[7] <= ram_block1a7.PORTBDATAOUT
wren_a => ram_block1a0.PORTAWE
wren_a => ram_block1a0.ENA0
wren_a => ram_block1a1.PORTAWE
wren_a => ram_block1a1.ENA0
wren_a => ram_block1a2.PORTAWE
wren_a => ram_block1a2.ENA0
wren_a => ram_block1a3.PORTAWE
wren_a => ram_block1a3.ENA0
wren_a => ram_block1a4.PORTAWE
wren_a => ram_block1a4.ENA0
wren_a => ram_block1a5.PORTAWE
wren_a => ram_block1a5.ENA0
wren_a => ram_block1a6.PORTAWE
wren_a => ram_block1a6.ENA0
wren_a => ram_block1a7.PORTAWE
wren_a => ram_block1a7.ENA0


|EndeavourSoc|SdcardController:sdcard_ctrl|sdio_top:impl|sdio:u_sdio|sdwb:u_control|altsyncram:fifo_a[0][15]__3
wren_a => altsyncram_g4d1:auto_generated.wren_a
rden_a => ~NO_FANOUT~
wren_b => ~NO_FANOUT~
rden_b => ~NO_FANOUT~
data_a[0] => altsyncram_g4d1:auto_generated.data_a[0]
data_a[1] => altsyncram_g4d1:auto_generated.data_a[1]
data_a[2] => altsyncram_g4d1:auto_generated.data_a[2]
data_a[3] => altsyncram_g4d1:auto_generated.data_a[3]
data_a[4] => altsyncram_g4d1:auto_generated.data_a[4]
data_a[5] => altsyncram_g4d1:auto_generated.data_a[5]
data_a[6] => altsyncram_g4d1:auto_generated.data_a[6]
data_a[7] => altsyncram_g4d1:auto_generated.data_a[7]
data_b[0] => ~NO_FANOUT~
data_b[1] => ~NO_FANOUT~
data_b[2] => ~NO_FANOUT~
data_b[3] => ~NO_FANOUT~
data_b[4] => ~NO_FANOUT~
data_b[5] => ~NO_FANOUT~
data_b[6] => ~NO_FANOUT~
data_b[7] => ~NO_FANOUT~
address_a[0] => altsyncram_g4d1:auto_generated.address_a[0]
address_a[1] => altsyncram_g4d1:auto_generated.address_a[1]
address_a[2] => altsyncram_g4d1:auto_generated.address_a[2]
address_a[3] => altsyncram_g4d1:auto_generated.address_a[3]
address_a[4] => altsyncram_g4d1:auto_generated.address_a[4]
address_a[5] => altsyncram_g4d1:auto_generated.address_a[5]
address_a[6] => altsyncram_g4d1:auto_generated.address_a[6]
address_b[0] => altsyncram_g4d1:auto_generated.address_b[0]
address_b[1] => altsyncram_g4d1:auto_generated.address_b[1]
address_b[2] => altsyncram_g4d1:auto_generated.address_b[2]
address_b[3] => altsyncram_g4d1:auto_generated.address_b[3]
address_b[4] => altsyncram_g4d1:auto_generated.address_b[4]
address_b[5] => altsyncram_g4d1:auto_generated.address_b[5]
address_b[6] => altsyncram_g4d1:auto_generated.address_b[6]
addressstall_a => ~NO_FANOUT~
addressstall_b => ~NO_FANOUT~
clock0 => altsyncram_g4d1:auto_generated.clock0
clock1 => altsyncram_g4d1:auto_generated.clock1
clocken0 => ~NO_FANOUT~
clocken1 => altsyncram_g4d1:auto_generated.clocken1
clocken2 => ~NO_FANOUT~
clocken3 => ~NO_FANOUT~
aclr0 => ~NO_FANOUT~
aclr1 => ~NO_FANOUT~
byteena_a[0] => ~NO_FANOUT~
byteena_b[0] => ~NO_FANOUT~
q_a[0] <= <GND>
q_a[1] <= <GND>
q_a[2] <= <GND>
q_a[3] <= <GND>
q_a[4] <= <GND>
q_a[5] <= <GND>
q_a[6] <= <GND>
q_a[7] <= <GND>
q_b[0] <= altsyncram_g4d1:auto_generated.q_b[0]
q_b[1] <= altsyncram_g4d1:auto_generated.q_b[1]
q_b[2] <= altsyncram_g4d1:auto_generated.q_b[2]
q_b[3] <= altsyncram_g4d1:auto_generated.q_b[3]
q_b[4] <= altsyncram_g4d1:auto_generated.q_b[4]
q_b[5] <= altsyncram_g4d1:auto_generated.q_b[5]
q_b[6] <= altsyncram_g4d1:auto_generated.q_b[6]
q_b[7] <= altsyncram_g4d1:auto_generated.q_b[7]
eccstatus[0] <= <GND>
eccstatus[1] <= <GND>
eccstatus[2] <= <GND>


|EndeavourSoc|SdcardController:sdcard_ctrl|sdio_top:impl|sdio:u_sdio|sdwb:u_control|altsyncram:fifo_a[0][15]__3|altsyncram_g4d1:auto_generated
address_a[0] => ram_block1a0.PORTAADDR
address_a[0] => ram_block1a1.PORTAADDR
address_a[0] => ram_block1a2.PORTAADDR
address_a[0] => ram_block1a3.PORTAADDR
address_a[0] => ram_block1a4.PORTAADDR
address_a[0] => ram_block1a5.PORTAADDR
address_a[0] => ram_block1a6.PORTAADDR
address_a[0] => ram_block1a7.PORTAADDR
address_a[1] => ram_block1a0.PORTAADDR1
address_a[1] => ram_block1a1.PORTAADDR1
address_a[1] => ram_block1a2.PORTAADDR1
address_a[1] => ram_block1a3.PORTAADDR1
address_a[1] => ram_block1a4.PORTAADDR1
address_a[1] => ram_block1a5.PORTAADDR1
address_a[1] => ram_block1a6.PORTAADDR1
address_a[1] => ram_block1a7.PORTAADDR1
address_a[2] => ram_block1a0.PORTAADDR2
address_a[2] => ram_block1a1.PORTAADDR2
address_a[2] => ram_block1a2.PORTAADDR2
address_a[2] => ram_block1a3.PORTAADDR2
address_a[2] => ram_block1a4.PORTAADDR2
address_a[2] => ram_block1a5.PORTAADDR2
address_a[2] => ram_block1a6.PORTAADDR2
address_a[2] => ram_block1a7.PORTAADDR2
address_a[3] => ram_block1a0.PORTAADDR3
address_a[3] => ram_block1a1.PORTAADDR3
address_a[3] => ram_block1a2.PORTAADDR3
address_a[3] => ram_block1a3.PORTAADDR3
address_a[3] => ram_block1a4.PORTAADDR3
address_a[3] => ram_block1a5.PORTAADDR3
address_a[3] => ram_block1a6.PORTAADDR3
address_a[3] => ram_block1a7.PORTAADDR3
address_a[4] => ram_block1a0.PORTAADDR4
address_a[4] => ram_block1a1.PORTAADDR4
address_a[4] => ram_block1a2.PORTAADDR4
address_a[4] => ram_block1a3.PORTAADDR4
address_a[4] => ram_block1a4.PORTAADDR4
address_a[4] => ram_block1a5.PORTAADDR4
address_a[4] => ram_block1a6.PORTAADDR4
address_a[4] => ram_block1a7.PORTAADDR4
address_a[5] => ram_block1a0.PORTAADDR5
address_a[5] => ram_block1a1.PORTAADDR5
address_a[5] => ram_block1a2.PORTAADDR5
address_a[5] => ram_block1a3.PORTAADDR5
address_a[5] => ram_block1a4.PORTAADDR5
address_a[5] => ram_block1a5.PORTAADDR5
address_a[5] => ram_block1a6.PORTAADDR5
address_a[5] => ram_block1a7.PORTAADDR5
address_a[6] => ram_block1a0.PORTAADDR6
address_a[6] => ram_block1a1.PORTAADDR6
address_a[6] => ram_block1a2.PORTAADDR6
address_a[6] => ram_block1a3.PORTAADDR6
address_a[6] => ram_block1a4.PORTAADDR6
address_a[6] => ram_block1a5.PORTAADDR6
address_a[6] => ram_block1a6.PORTAADDR6
address_a[6] => ram_block1a7.PORTAADDR6
address_b[0] => ram_block1a0.PORTBADDR
address_b[0] => ram_block1a1.PORTBADDR
address_b[0] => ram_block1a2.PORTBADDR
address_b[0] => ram_block1a3.PORTBADDR
address_b[0] => ram_block1a4.PORTBADDR
address_b[0] => ram_block1a5.PORTBADDR
address_b[0] => ram_block1a6.PORTBADDR
address_b[0] => ram_block1a7.PORTBADDR
address_b[1] => ram_block1a0.PORTBADDR1
address_b[1] => ram_block1a1.PORTBADDR1
address_b[1] => ram_block1a2.PORTBADDR1
address_b[1] => ram_block1a3.PORTBADDR1
address_b[1] => ram_block1a4.PORTBADDR1
address_b[1] => ram_block1a5.PORTBADDR1
address_b[1] => ram_block1a6.PORTBADDR1
address_b[1] => ram_block1a7.PORTBADDR1
address_b[2] => ram_block1a0.PORTBADDR2
address_b[2] => ram_block1a1.PORTBADDR2
address_b[2] => ram_block1a2.PORTBADDR2
address_b[2] => ram_block1a3.PORTBADDR2
address_b[2] => ram_block1a4.PORTBADDR2
address_b[2] => ram_block1a5.PORTBADDR2
address_b[2] => ram_block1a6.PORTBADDR2
address_b[2] => ram_block1a7.PORTBADDR2
address_b[3] => ram_block1a0.PORTBADDR3
address_b[3] => ram_block1a1.PORTBADDR3
address_b[3] => ram_block1a2.PORTBADDR3
address_b[3] => ram_block1a3.PORTBADDR3
address_b[3] => ram_block1a4.PORTBADDR3
address_b[3] => ram_block1a5.PORTBADDR3
address_b[3] => ram_block1a6.PORTBADDR3
address_b[3] => ram_block1a7.PORTBADDR3
address_b[4] => ram_block1a0.PORTBADDR4
address_b[4] => ram_block1a1.PORTBADDR4
address_b[4] => ram_block1a2.PORTBADDR4
address_b[4] => ram_block1a3.PORTBADDR4
address_b[4] => ram_block1a4.PORTBADDR4
address_b[4] => ram_block1a5.PORTBADDR4
address_b[4] => ram_block1a6.PORTBADDR4
address_b[4] => ram_block1a7.PORTBADDR4
address_b[5] => ram_block1a0.PORTBADDR5
address_b[5] => ram_block1a1.PORTBADDR5
address_b[5] => ram_block1a2.PORTBADDR5
address_b[5] => ram_block1a3.PORTBADDR5
address_b[5] => ram_block1a4.PORTBADDR5
address_b[5] => ram_block1a5.PORTBADDR5
address_b[5] => ram_block1a6.PORTBADDR5
address_b[5] => ram_block1a7.PORTBADDR5
address_b[6] => ram_block1a0.PORTBADDR6
address_b[6] => ram_block1a1.PORTBADDR6
address_b[6] => ram_block1a2.PORTBADDR6
address_b[6] => ram_block1a3.PORTBADDR6
address_b[6] => ram_block1a4.PORTBADDR6
address_b[6] => ram_block1a5.PORTBADDR6
address_b[6] => ram_block1a6.PORTBADDR6
address_b[6] => ram_block1a7.PORTBADDR6
clock0 => ram_block1a0.CLK0
clock0 => ram_block1a1.CLK0
clock0 => ram_block1a2.CLK0
clock0 => ram_block1a3.CLK0
clock0 => ram_block1a4.CLK0
clock0 => ram_block1a5.CLK0
clock0 => ram_block1a6.CLK0
clock0 => ram_block1a7.CLK0
clock1 => ram_block1a0.CLK1
clock1 => ram_block1a1.CLK1
clock1 => ram_block1a2.CLK1
clock1 => ram_block1a3.CLK1
clock1 => ram_block1a4.CLK1
clock1 => ram_block1a5.CLK1
clock1 => ram_block1a6.CLK1
clock1 => ram_block1a7.CLK1
clocken1 => ram_block1a0.ENA1
clocken1 => ram_block1a1.ENA1
clocken1 => ram_block1a2.ENA1
clocken1 => ram_block1a3.ENA1
clocken1 => ram_block1a4.ENA1
clocken1 => ram_block1a5.ENA1
clocken1 => ram_block1a6.ENA1
clocken1 => ram_block1a7.ENA1
data_a[0] => ram_block1a0.PORTADATAIN
data_a[1] => ram_block1a1.PORTADATAIN
data_a[2] => ram_block1a2.PORTADATAIN
data_a[3] => ram_block1a3.PORTADATAIN
data_a[4] => ram_block1a4.PORTADATAIN
data_a[5] => ram_block1a5.PORTADATAIN
data_a[6] => ram_block1a6.PORTADATAIN
data_a[7] => ram_block1a7.PORTADATAIN
q_b[0] <= ram_block1a0.PORTBDATAOUT
q_b[1] <= ram_block1a1.PORTBDATAOUT
q_b[2] <= ram_block1a2.PORTBDATAOUT
q_b[3] <= ram_block1a3.PORTBDATAOUT
q_b[4] <= ram_block1a4.PORTBDATAOUT
q_b[5] <= ram_block1a5.PORTBDATAOUT
q_b[6] <= ram_block1a6.PORTBDATAOUT
q_b[7] <= ram_block1a7.PORTBDATAOUT
wren_a => ram_block1a0.PORTAWE
wren_a => ram_block1a0.ENA0
wren_a => ram_block1a1.PORTAWE
wren_a => ram_block1a1.ENA0
wren_a => ram_block1a2.PORTAWE
wren_a => ram_block1a2.ENA0
wren_a => ram_block1a3.PORTAWE
wren_a => ram_block1a3.ENA0
wren_a => ram_block1a4.PORTAWE
wren_a => ram_block1a4.ENA0
wren_a => ram_block1a5.PORTAWE
wren_a => ram_block1a5.ENA0
wren_a => ram_block1a6.PORTAWE
wren_a => ram_block1a6.ENA0
wren_a => ram_block1a7.PORTAWE
wren_a => ram_block1a7.ENA0


|EndeavourSoc|SdcardController:sdcard_ctrl|sdio_top:impl|sdio:u_sdio|sdwb:u_control|altsyncram:fifo_a[0][7]__4
wren_a => altsyncram_g4d1:auto_generated.wren_a
rden_a => ~NO_FANOUT~
wren_b => ~NO_FANOUT~
rden_b => ~NO_FANOUT~
data_a[0] => altsyncram_g4d1:auto_generated.data_a[0]
data_a[1] => altsyncram_g4d1:auto_generated.data_a[1]
data_a[2] => altsyncram_g4d1:auto_generated.data_a[2]
data_a[3] => altsyncram_g4d1:auto_generated.data_a[3]
data_a[4] => altsyncram_g4d1:auto_generated.data_a[4]
data_a[5] => altsyncram_g4d1:auto_generated.data_a[5]
data_a[6] => altsyncram_g4d1:auto_generated.data_a[6]
data_a[7] => altsyncram_g4d1:auto_generated.data_a[7]
data_b[0] => ~NO_FANOUT~
data_b[1] => ~NO_FANOUT~
data_b[2] => ~NO_FANOUT~
data_b[3] => ~NO_FANOUT~
data_b[4] => ~NO_FANOUT~
data_b[5] => ~NO_FANOUT~
data_b[6] => ~NO_FANOUT~
data_b[7] => ~NO_FANOUT~
address_a[0] => altsyncram_g4d1:auto_generated.address_a[0]
address_a[1] => altsyncram_g4d1:auto_generated.address_a[1]
address_a[2] => altsyncram_g4d1:auto_generated.address_a[2]
address_a[3] => altsyncram_g4d1:auto_generated.address_a[3]
address_a[4] => altsyncram_g4d1:auto_generated.address_a[4]
address_a[5] => altsyncram_g4d1:auto_generated.address_a[5]
address_a[6] => altsyncram_g4d1:auto_generated.address_a[6]
address_b[0] => altsyncram_g4d1:auto_generated.address_b[0]
address_b[1] => altsyncram_g4d1:auto_generated.address_b[1]
address_b[2] => altsyncram_g4d1:auto_generated.address_b[2]
address_b[3] => altsyncram_g4d1:auto_generated.address_b[3]
address_b[4] => altsyncram_g4d1:auto_generated.address_b[4]
address_b[5] => altsyncram_g4d1:auto_generated.address_b[5]
address_b[6] => altsyncram_g4d1:auto_generated.address_b[6]
addressstall_a => ~NO_FANOUT~
addressstall_b => ~NO_FANOUT~
clock0 => altsyncram_g4d1:auto_generated.clock0
clock1 => altsyncram_g4d1:auto_generated.clock1
clocken0 => ~NO_FANOUT~
clocken1 => altsyncram_g4d1:auto_generated.clocken1
clocken2 => ~NO_FANOUT~
clocken3 => ~NO_FANOUT~
aclr0 => ~NO_FANOUT~
aclr1 => ~NO_FANOUT~
byteena_a[0] => ~NO_FANOUT~
byteena_b[0] => ~NO_FANOUT~
q_a[0] <= <GND>
q_a[1] <= <GND>
q_a[2] <= <GND>
q_a[3] <= <GND>
q_a[4] <= <GND>
q_a[5] <= <GND>
q_a[6] <= <GND>
q_a[7] <= <GND>
q_b[0] <= altsyncram_g4d1:auto_generated.q_b[0]
q_b[1] <= altsyncram_g4d1:auto_generated.q_b[1]
q_b[2] <= altsyncram_g4d1:auto_generated.q_b[2]
q_b[3] <= altsyncram_g4d1:auto_generated.q_b[3]
q_b[4] <= altsyncram_g4d1:auto_generated.q_b[4]
q_b[5] <= altsyncram_g4d1:auto_generated.q_b[5]
q_b[6] <= altsyncram_g4d1:auto_generated.q_b[6]
q_b[7] <= altsyncram_g4d1:auto_generated.q_b[7]
eccstatus[0] <= <GND>
eccstatus[1] <= <GND>
eccstatus[2] <= <GND>


|EndeavourSoc|SdcardController:sdcard_ctrl|sdio_top:impl|sdio:u_sdio|sdwb:u_control|altsyncram:fifo_a[0][7]__4|altsyncram_g4d1:auto_generated
address_a[0] => ram_block1a0.PORTAADDR
address_a[0] => ram_block1a1.PORTAADDR
address_a[0] => ram_block1a2.PORTAADDR
address_a[0] => ram_block1a3.PORTAADDR
address_a[0] => ram_block1a4.PORTAADDR
address_a[0] => ram_block1a5.PORTAADDR
address_a[0] => ram_block1a6.PORTAADDR
address_a[0] => ram_block1a7.PORTAADDR
address_a[1] => ram_block1a0.PORTAADDR1
address_a[1] => ram_block1a1.PORTAADDR1
address_a[1] => ram_block1a2.PORTAADDR1
address_a[1] => ram_block1a3.PORTAADDR1
address_a[1] => ram_block1a4.PORTAADDR1
address_a[1] => ram_block1a5.PORTAADDR1
address_a[1] => ram_block1a6.PORTAADDR1
address_a[1] => ram_block1a7.PORTAADDR1
address_a[2] => ram_block1a0.PORTAADDR2
address_a[2] => ram_block1a1.PORTAADDR2
address_a[2] => ram_block1a2.PORTAADDR2
address_a[2] => ram_block1a3.PORTAADDR2
address_a[2] => ram_block1a4.PORTAADDR2
address_a[2] => ram_block1a5.PORTAADDR2
address_a[2] => ram_block1a6.PORTAADDR2
address_a[2] => ram_block1a7.PORTAADDR2
address_a[3] => ram_block1a0.PORTAADDR3
address_a[3] => ram_block1a1.PORTAADDR3
address_a[3] => ram_block1a2.PORTAADDR3
address_a[3] => ram_block1a3.PORTAADDR3
address_a[3] => ram_block1a4.PORTAADDR3
address_a[3] => ram_block1a5.PORTAADDR3
address_a[3] => ram_block1a6.PORTAADDR3
address_a[3] => ram_block1a7.PORTAADDR3
address_a[4] => ram_block1a0.PORTAADDR4
address_a[4] => ram_block1a1.PORTAADDR4
address_a[4] => ram_block1a2.PORTAADDR4
address_a[4] => ram_block1a3.PORTAADDR4
address_a[4] => ram_block1a4.PORTAADDR4
address_a[4] => ram_block1a5.PORTAADDR4
address_a[4] => ram_block1a6.PORTAADDR4
address_a[4] => ram_block1a7.PORTAADDR4
address_a[5] => ram_block1a0.PORTAADDR5
address_a[5] => ram_block1a1.PORTAADDR5
address_a[5] => ram_block1a2.PORTAADDR5
address_a[5] => ram_block1a3.PORTAADDR5
address_a[5] => ram_block1a4.PORTAADDR5
address_a[5] => ram_block1a5.PORTAADDR5
address_a[5] => ram_block1a6.PORTAADDR5
address_a[5] => ram_block1a7.PORTAADDR5
address_a[6] => ram_block1a0.PORTAADDR6
address_a[6] => ram_block1a1.PORTAADDR6
address_a[6] => ram_block1a2.PORTAADDR6
address_a[6] => ram_block1a3.PORTAADDR6
address_a[6] => ram_block1a4.PORTAADDR6
address_a[6] => ram_block1a5.PORTAADDR6
address_a[6] => ram_block1a6.PORTAADDR6
address_a[6] => ram_block1a7.PORTAADDR6
address_b[0] => ram_block1a0.PORTBADDR
address_b[0] => ram_block1a1.PORTBADDR
address_b[0] => ram_block1a2.PORTBADDR
address_b[0] => ram_block1a3.PORTBADDR
address_b[0] => ram_block1a4.PORTBADDR
address_b[0] => ram_block1a5.PORTBADDR
address_b[0] => ram_block1a6.PORTBADDR
address_b[0] => ram_block1a7.PORTBADDR
address_b[1] => ram_block1a0.PORTBADDR1
address_b[1] => ram_block1a1.PORTBADDR1
address_b[1] => ram_block1a2.PORTBADDR1
address_b[1] => ram_block1a3.PORTBADDR1
address_b[1] => ram_block1a4.PORTBADDR1
address_b[1] => ram_block1a5.PORTBADDR1
address_b[1] => ram_block1a6.PORTBADDR1
address_b[1] => ram_block1a7.PORTBADDR1
address_b[2] => ram_block1a0.PORTBADDR2
address_b[2] => ram_block1a1.PORTBADDR2
address_b[2] => ram_block1a2.PORTBADDR2
address_b[2] => ram_block1a3.PORTBADDR2
address_b[2] => ram_block1a4.PORTBADDR2
address_b[2] => ram_block1a5.PORTBADDR2
address_b[2] => ram_block1a6.PORTBADDR2
address_b[2] => ram_block1a7.PORTBADDR2
address_b[3] => ram_block1a0.PORTBADDR3
address_b[3] => ram_block1a1.PORTBADDR3
address_b[3] => ram_block1a2.PORTBADDR3
address_b[3] => ram_block1a3.PORTBADDR3
address_b[3] => ram_block1a4.PORTBADDR3
address_b[3] => ram_block1a5.PORTBADDR3
address_b[3] => ram_block1a6.PORTBADDR3
address_b[3] => ram_block1a7.PORTBADDR3
address_b[4] => ram_block1a0.PORTBADDR4
address_b[4] => ram_block1a1.PORTBADDR4
address_b[4] => ram_block1a2.PORTBADDR4
address_b[4] => ram_block1a3.PORTBADDR4
address_b[4] => ram_block1a4.PORTBADDR4
address_b[4] => ram_block1a5.PORTBADDR4
address_b[4] => ram_block1a6.PORTBADDR4
address_b[4] => ram_block1a7.PORTBADDR4
address_b[5] => ram_block1a0.PORTBADDR5
address_b[5] => ram_block1a1.PORTBADDR5
address_b[5] => ram_block1a2.PORTBADDR5
address_b[5] => ram_block1a3.PORTBADDR5
address_b[5] => ram_block1a4.PORTBADDR5
address_b[5] => ram_block1a5.PORTBADDR5
address_b[5] => ram_block1a6.PORTBADDR5
address_b[5] => ram_block1a7.PORTBADDR5
address_b[6] => ram_block1a0.PORTBADDR6
address_b[6] => ram_block1a1.PORTBADDR6
address_b[6] => ram_block1a2.PORTBADDR6
address_b[6] => ram_block1a3.PORTBADDR6
address_b[6] => ram_block1a4.PORTBADDR6
address_b[6] => ram_block1a5.PORTBADDR6
address_b[6] => ram_block1a6.PORTBADDR6
address_b[6] => ram_block1a7.PORTBADDR6
clock0 => ram_block1a0.CLK0
clock0 => ram_block1a1.CLK0
clock0 => ram_block1a2.CLK0
clock0 => ram_block1a3.CLK0
clock0 => ram_block1a4.CLK0
clock0 => ram_block1a5.CLK0
clock0 => ram_block1a6.CLK0
clock0 => ram_block1a7.CLK0
clock1 => ram_block1a0.CLK1
clock1 => ram_block1a1.CLK1
clock1 => ram_block1a2.CLK1
clock1 => ram_block1a3.CLK1
clock1 => ram_block1a4.CLK1
clock1 => ram_block1a5.CLK1
clock1 => ram_block1a6.CLK1
clock1 => ram_block1a7.CLK1
clocken1 => ram_block1a0.ENA1
clocken1 => ram_block1a1.ENA1
clocken1 => ram_block1a2.ENA1
clocken1 => ram_block1a3.ENA1
clocken1 => ram_block1a4.ENA1
clocken1 => ram_block1a5.ENA1
clocken1 => ram_block1a6.ENA1
clocken1 => ram_block1a7.ENA1
data_a[0] => ram_block1a0.PORTADATAIN
data_a[1] => ram_block1a1.PORTADATAIN
data_a[2] => ram_block1a2.PORTADATAIN
data_a[3] => ram_block1a3.PORTADATAIN
data_a[4] => ram_block1a4.PORTADATAIN
data_a[5] => ram_block1a5.PORTADATAIN
data_a[6] => ram_block1a6.PORTADATAIN
data_a[7] => ram_block1a7.PORTADATAIN
q_b[0] <= ram_block1a0.PORTBDATAOUT
q_b[1] <= ram_block1a1.PORTBDATAOUT
q_b[2] <= ram_block1a2.PORTBDATAOUT
q_b[3] <= ram_block1a3.PORTBDATAOUT
q_b[4] <= ram_block1a4.PORTBDATAOUT
q_b[5] <= ram_block1a5.PORTBDATAOUT
q_b[6] <= ram_block1a6.PORTBDATAOUT
q_b[7] <= ram_block1a7.PORTBDATAOUT
wren_a => ram_block1a0.PORTAWE
wren_a => ram_block1a0.ENA0
wren_a => ram_block1a1.PORTAWE
wren_a => ram_block1a1.ENA0
wren_a => ram_block1a2.PORTAWE
wren_a => ram_block1a2.ENA0
wren_a => ram_block1a3.PORTAWE
wren_a => ram_block1a3.ENA0
wren_a => ram_block1a4.PORTAWE
wren_a => ram_block1a4.ENA0
wren_a => ram_block1a5.PORTAWE
wren_a => ram_block1a5.ENA0
wren_a => ram_block1a6.PORTAWE
wren_a => ram_block1a6.ENA0
wren_a => ram_block1a7.PORTAWE
wren_a => ram_block1a7.ENA0


|EndeavourSoc|SdcardController:sdcard_ctrl|sdio_top:impl|sdio:u_sdio|sdwb:u_control|altsyncram:fifo_b[0][31]__5
wren_a => altsyncram_g4d1:auto_generated.wren_a
rden_a => ~NO_FANOUT~
wren_b => ~NO_FANOUT~
rden_b => ~NO_FANOUT~
data_a[0] => altsyncram_g4d1:auto_generated.data_a[0]
data_a[1] => altsyncram_g4d1:auto_generated.data_a[1]
data_a[2] => altsyncram_g4d1:auto_generated.data_a[2]
data_a[3] => altsyncram_g4d1:auto_generated.data_a[3]
data_a[4] => altsyncram_g4d1:auto_generated.data_a[4]
data_a[5] => altsyncram_g4d1:auto_generated.data_a[5]
data_a[6] => altsyncram_g4d1:auto_generated.data_a[6]
data_a[7] => altsyncram_g4d1:auto_generated.data_a[7]
data_b[0] => ~NO_FANOUT~
data_b[1] => ~NO_FANOUT~
data_b[2] => ~NO_FANOUT~
data_b[3] => ~NO_FANOUT~
data_b[4] => ~NO_FANOUT~
data_b[5] => ~NO_FANOUT~
data_b[6] => ~NO_FANOUT~
data_b[7] => ~NO_FANOUT~
address_a[0] => altsyncram_g4d1:auto_generated.address_a[0]
address_a[1] => altsyncram_g4d1:auto_generated.address_a[1]
address_a[2] => altsyncram_g4d1:auto_generated.address_a[2]
address_a[3] => altsyncram_g4d1:auto_generated.address_a[3]
address_a[4] => altsyncram_g4d1:auto_generated.address_a[4]
address_a[5] => altsyncram_g4d1:auto_generated.address_a[5]
address_a[6] => altsyncram_g4d1:auto_generated.address_a[6]
address_b[0] => altsyncram_g4d1:auto_generated.address_b[0]
address_b[1] => altsyncram_g4d1:auto_generated.address_b[1]
address_b[2] => altsyncram_g4d1:auto_generated.address_b[2]
address_b[3] => altsyncram_g4d1:auto_generated.address_b[3]
address_b[4] => altsyncram_g4d1:auto_generated.address_b[4]
address_b[5] => altsyncram_g4d1:auto_generated.address_b[5]
address_b[6] => altsyncram_g4d1:auto_generated.address_b[6]
addressstall_a => ~NO_FANOUT~
addressstall_b => ~NO_FANOUT~
clock0 => altsyncram_g4d1:auto_generated.clock0
clock1 => altsyncram_g4d1:auto_generated.clock1
clocken0 => ~NO_FANOUT~
clocken1 => altsyncram_g4d1:auto_generated.clocken1
clocken2 => ~NO_FANOUT~
clocken3 => ~NO_FANOUT~
aclr0 => ~NO_FANOUT~
aclr1 => ~NO_FANOUT~
byteena_a[0] => ~NO_FANOUT~
byteena_b[0] => ~NO_FANOUT~
q_a[0] <= <GND>
q_a[1] <= <GND>
q_a[2] <= <GND>
q_a[3] <= <GND>
q_a[4] <= <GND>
q_a[5] <= <GND>
q_a[6] <= <GND>
q_a[7] <= <GND>
q_b[0] <= altsyncram_g4d1:auto_generated.q_b[0]
q_b[1] <= altsyncram_g4d1:auto_generated.q_b[1]
q_b[2] <= altsyncram_g4d1:auto_generated.q_b[2]
q_b[3] <= altsyncram_g4d1:auto_generated.q_b[3]
q_b[4] <= altsyncram_g4d1:auto_generated.q_b[4]
q_b[5] <= altsyncram_g4d1:auto_generated.q_b[5]
q_b[6] <= altsyncram_g4d1:auto_generated.q_b[6]
q_b[7] <= altsyncram_g4d1:auto_generated.q_b[7]
eccstatus[0] <= <GND>
eccstatus[1] <= <GND>
eccstatus[2] <= <GND>


|EndeavourSoc|SdcardController:sdcard_ctrl|sdio_top:impl|sdio:u_sdio|sdwb:u_control|altsyncram:fifo_b[0][31]__5|altsyncram_g4d1:auto_generated
address_a[0] => ram_block1a0.PORTAADDR
address_a[0] => ram_block1a1.PORTAADDR
address_a[0] => ram_block1a2.PORTAADDR
address_a[0] => ram_block1a3.PORTAADDR
address_a[0] => ram_block1a4.PORTAADDR
address_a[0] => ram_block1a5.PORTAADDR
address_a[0] => ram_block1a6.PORTAADDR
address_a[0] => ram_block1a7.PORTAADDR
address_a[1] => ram_block1a0.PORTAADDR1
address_a[1] => ram_block1a1.PORTAADDR1
address_a[1] => ram_block1a2.PORTAADDR1
address_a[1] => ram_block1a3.PORTAADDR1
address_a[1] => ram_block1a4.PORTAADDR1
address_a[1] => ram_block1a5.PORTAADDR1
address_a[1] => ram_block1a6.PORTAADDR1
address_a[1] => ram_block1a7.PORTAADDR1
address_a[2] => ram_block1a0.PORTAADDR2
address_a[2] => ram_block1a1.PORTAADDR2
address_a[2] => ram_block1a2.PORTAADDR2
address_a[2] => ram_block1a3.PORTAADDR2
address_a[2] => ram_block1a4.PORTAADDR2
address_a[2] => ram_block1a5.PORTAADDR2
address_a[2] => ram_block1a6.PORTAADDR2
address_a[2] => ram_block1a7.PORTAADDR2
address_a[3] => ram_block1a0.PORTAADDR3
address_a[3] => ram_block1a1.PORTAADDR3
address_a[3] => ram_block1a2.PORTAADDR3
address_a[3] => ram_block1a3.PORTAADDR3
address_a[3] => ram_block1a4.PORTAADDR3
address_a[3] => ram_block1a5.PORTAADDR3
address_a[3] => ram_block1a6.PORTAADDR3
address_a[3] => ram_block1a7.PORTAADDR3
address_a[4] => ram_block1a0.PORTAADDR4
address_a[4] => ram_block1a1.PORTAADDR4
address_a[4] => ram_block1a2.PORTAADDR4
address_a[4] => ram_block1a3.PORTAADDR4
address_a[4] => ram_block1a4.PORTAADDR4
address_a[4] => ram_block1a5.PORTAADDR4
address_a[4] => ram_block1a6.PORTAADDR4
address_a[4] => ram_block1a7.PORTAADDR4
address_a[5] => ram_block1a0.PORTAADDR5
address_a[5] => ram_block1a1.PORTAADDR5
address_a[5] => ram_block1a2.PORTAADDR5
address_a[5] => ram_block1a3.PORTAADDR5
address_a[5] => ram_block1a4.PORTAADDR5
address_a[5] => ram_block1a5.PORTAADDR5
address_a[5] => ram_block1a6.PORTAADDR5
address_a[5] => ram_block1a7.PORTAADDR5
address_a[6] => ram_block1a0.PORTAADDR6
address_a[6] => ram_block1a1.PORTAADDR6
address_a[6] => ram_block1a2.PORTAADDR6
address_a[6] => ram_block1a3.PORTAADDR6
address_a[6] => ram_block1a4.PORTAADDR6
address_a[6] => ram_block1a5.PORTAADDR6
address_a[6] => ram_block1a6.PORTAADDR6
address_a[6] => ram_block1a7.PORTAADDR6
address_b[0] => ram_block1a0.PORTBADDR
address_b[0] => ram_block1a1.PORTBADDR
address_b[0] => ram_block1a2.PORTBADDR
address_b[0] => ram_block1a3.PORTBADDR
address_b[0] => ram_block1a4.PORTBADDR
address_b[0] => ram_block1a5.PORTBADDR
address_b[0] => ram_block1a6.PORTBADDR
address_b[0] => ram_block1a7.PORTBADDR
address_b[1] => ram_block1a0.PORTBADDR1
address_b[1] => ram_block1a1.PORTBADDR1
address_b[1] => ram_block1a2.PORTBADDR1
address_b[1] => ram_block1a3.PORTBADDR1
address_b[1] => ram_block1a4.PORTBADDR1
address_b[1] => ram_block1a5.PORTBADDR1
address_b[1] => ram_block1a6.PORTBADDR1
address_b[1] => ram_block1a7.PORTBADDR1
address_b[2] => ram_block1a0.PORTBADDR2
address_b[2] => ram_block1a1.PORTBADDR2
address_b[2] => ram_block1a2.PORTBADDR2
address_b[2] => ram_block1a3.PORTBADDR2
address_b[2] => ram_block1a4.PORTBADDR2
address_b[2] => ram_block1a5.PORTBADDR2
address_b[2] => ram_block1a6.PORTBADDR2
address_b[2] => ram_block1a7.PORTBADDR2
address_b[3] => ram_block1a0.PORTBADDR3
address_b[3] => ram_block1a1.PORTBADDR3
address_b[3] => ram_block1a2.PORTBADDR3
address_b[3] => ram_block1a3.PORTBADDR3
address_b[3] => ram_block1a4.PORTBADDR3
address_b[3] => ram_block1a5.PORTBADDR3
address_b[3] => ram_block1a6.PORTBADDR3
address_b[3] => ram_block1a7.PORTBADDR3
address_b[4] => ram_block1a0.PORTBADDR4
address_b[4] => ram_block1a1.PORTBADDR4
address_b[4] => ram_block1a2.PORTBADDR4
address_b[4] => ram_block1a3.PORTBADDR4
address_b[4] => ram_block1a4.PORTBADDR4
address_b[4] => ram_block1a5.PORTBADDR4
address_b[4] => ram_block1a6.PORTBADDR4
address_b[4] => ram_block1a7.PORTBADDR4
address_b[5] => ram_block1a0.PORTBADDR5
address_b[5] => ram_block1a1.PORTBADDR5
address_b[5] => ram_block1a2.PORTBADDR5
address_b[5] => ram_block1a3.PORTBADDR5
address_b[5] => ram_block1a4.PORTBADDR5
address_b[5] => ram_block1a5.PORTBADDR5
address_b[5] => ram_block1a6.PORTBADDR5
address_b[5] => ram_block1a7.PORTBADDR5
address_b[6] => ram_block1a0.PORTBADDR6
address_b[6] => ram_block1a1.PORTBADDR6
address_b[6] => ram_block1a2.PORTBADDR6
address_b[6] => ram_block1a3.PORTBADDR6
address_b[6] => ram_block1a4.PORTBADDR6
address_b[6] => ram_block1a5.PORTBADDR6
address_b[6] => ram_block1a6.PORTBADDR6
address_b[6] => ram_block1a7.PORTBADDR6
clock0 => ram_block1a0.CLK0
clock0 => ram_block1a1.CLK0
clock0 => ram_block1a2.CLK0
clock0 => ram_block1a3.CLK0
clock0 => ram_block1a4.CLK0
clock0 => ram_block1a5.CLK0
clock0 => ram_block1a6.CLK0
clock0 => ram_block1a7.CLK0
clock1 => ram_block1a0.CLK1
clock1 => ram_block1a1.CLK1
clock1 => ram_block1a2.CLK1
clock1 => ram_block1a3.CLK1
clock1 => ram_block1a4.CLK1
clock1 => ram_block1a5.CLK1
clock1 => ram_block1a6.CLK1
clock1 => ram_block1a7.CLK1
clocken1 => ram_block1a0.ENA1
clocken1 => ram_block1a1.ENA1
clocken1 => ram_block1a2.ENA1
clocken1 => ram_block1a3.ENA1
clocken1 => ram_block1a4.ENA1
clocken1 => ram_block1a5.ENA1
clocken1 => ram_block1a6.ENA1
clocken1 => ram_block1a7.ENA1
data_a[0] => ram_block1a0.PORTADATAIN
data_a[1] => ram_block1a1.PORTADATAIN
data_a[2] => ram_block1a2.PORTADATAIN
data_a[3] => ram_block1a3.PORTADATAIN
data_a[4] => ram_block1a4.PORTADATAIN
data_a[5] => ram_block1a5.PORTADATAIN
data_a[6] => ram_block1a6.PORTADATAIN
data_a[7] => ram_block1a7.PORTADATAIN
q_b[0] <= ram_block1a0.PORTBDATAOUT
q_b[1] <= ram_block1a1.PORTBDATAOUT
q_b[2] <= ram_block1a2.PORTBDATAOUT
q_b[3] <= ram_block1a3.PORTBDATAOUT
q_b[4] <= ram_block1a4.PORTBDATAOUT
q_b[5] <= ram_block1a5.PORTBDATAOUT
q_b[6] <= ram_block1a6.PORTBDATAOUT
q_b[7] <= ram_block1a7.PORTBDATAOUT
wren_a => ram_block1a0.PORTAWE
wren_a => ram_block1a0.ENA0
wren_a => ram_block1a1.PORTAWE
wren_a => ram_block1a1.ENA0
wren_a => ram_block1a2.PORTAWE
wren_a => ram_block1a2.ENA0
wren_a => ram_block1a3.PORTAWE
wren_a => ram_block1a3.ENA0
wren_a => ram_block1a4.PORTAWE
wren_a => ram_block1a4.ENA0
wren_a => ram_block1a5.PORTAWE
wren_a => ram_block1a5.ENA0
wren_a => ram_block1a6.PORTAWE
wren_a => ram_block1a6.ENA0
wren_a => ram_block1a7.PORTAWE
wren_a => ram_block1a7.ENA0


|EndeavourSoc|SdcardController:sdcard_ctrl|sdio_top:impl|sdio:u_sdio|sdwb:u_control|altsyncram:fifo_b[0][23]__6
wren_a => altsyncram_g4d1:auto_generated.wren_a
rden_a => ~NO_FANOUT~
wren_b => ~NO_FANOUT~
rden_b => ~NO_FANOUT~
data_a[0] => altsyncram_g4d1:auto_generated.data_a[0]
data_a[1] => altsyncram_g4d1:auto_generated.data_a[1]
data_a[2] => altsyncram_g4d1:auto_generated.data_a[2]
data_a[3] => altsyncram_g4d1:auto_generated.data_a[3]
data_a[4] => altsyncram_g4d1:auto_generated.data_a[4]
data_a[5] => altsyncram_g4d1:auto_generated.data_a[5]
data_a[6] => altsyncram_g4d1:auto_generated.data_a[6]
data_a[7] => altsyncram_g4d1:auto_generated.data_a[7]
data_b[0] => ~NO_FANOUT~
data_b[1] => ~NO_FANOUT~
data_b[2] => ~NO_FANOUT~
data_b[3] => ~NO_FANOUT~
data_b[4] => ~NO_FANOUT~
data_b[5] => ~NO_FANOUT~
data_b[6] => ~NO_FANOUT~
data_b[7] => ~NO_FANOUT~
address_a[0] => altsyncram_g4d1:auto_generated.address_a[0]
address_a[1] => altsyncram_g4d1:auto_generated.address_a[1]
address_a[2] => altsyncram_g4d1:auto_generated.address_a[2]
address_a[3] => altsyncram_g4d1:auto_generated.address_a[3]
address_a[4] => altsyncram_g4d1:auto_generated.address_a[4]
address_a[5] => altsyncram_g4d1:auto_generated.address_a[5]
address_a[6] => altsyncram_g4d1:auto_generated.address_a[6]
address_b[0] => altsyncram_g4d1:auto_generated.address_b[0]
address_b[1] => altsyncram_g4d1:auto_generated.address_b[1]
address_b[2] => altsyncram_g4d1:auto_generated.address_b[2]
address_b[3] => altsyncram_g4d1:auto_generated.address_b[3]
address_b[4] => altsyncram_g4d1:auto_generated.address_b[4]
address_b[5] => altsyncram_g4d1:auto_generated.address_b[5]
address_b[6] => altsyncram_g4d1:auto_generated.address_b[6]
addressstall_a => ~NO_FANOUT~
addressstall_b => ~NO_FANOUT~
clock0 => altsyncram_g4d1:auto_generated.clock0
clock1 => altsyncram_g4d1:auto_generated.clock1
clocken0 => ~NO_FANOUT~
clocken1 => altsyncram_g4d1:auto_generated.clocken1
clocken2 => ~NO_FANOUT~
clocken3 => ~NO_FANOUT~
aclr0 => ~NO_FANOUT~
aclr1 => ~NO_FANOUT~
byteena_a[0] => ~NO_FANOUT~
byteena_b[0] => ~NO_FANOUT~
q_a[0] <= <GND>
q_a[1] <= <GND>
q_a[2] <= <GND>
q_a[3] <= <GND>
q_a[4] <= <GND>
q_a[5] <= <GND>
q_a[6] <= <GND>
q_a[7] <= <GND>
q_b[0] <= altsyncram_g4d1:auto_generated.q_b[0]
q_b[1] <= altsyncram_g4d1:auto_generated.q_b[1]
q_b[2] <= altsyncram_g4d1:auto_generated.q_b[2]
q_b[3] <= altsyncram_g4d1:auto_generated.q_b[3]
q_b[4] <= altsyncram_g4d1:auto_generated.q_b[4]
q_b[5] <= altsyncram_g4d1:auto_generated.q_b[5]
q_b[6] <= altsyncram_g4d1:auto_generated.q_b[6]
q_b[7] <= altsyncram_g4d1:auto_generated.q_b[7]
eccstatus[0] <= <GND>
eccstatus[1] <= <GND>
eccstatus[2] <= <GND>


|EndeavourSoc|SdcardController:sdcard_ctrl|sdio_top:impl|sdio:u_sdio|sdwb:u_control|altsyncram:fifo_b[0][23]__6|altsyncram_g4d1:auto_generated
address_a[0] => ram_block1a0.PORTAADDR
address_a[0] => ram_block1a1.PORTAADDR
address_a[0] => ram_block1a2.PORTAADDR
address_a[0] => ram_block1a3.PORTAADDR
address_a[0] => ram_block1a4.PORTAADDR
address_a[0] => ram_block1a5.PORTAADDR
address_a[0] => ram_block1a6.PORTAADDR
address_a[0] => ram_block1a7.PORTAADDR
address_a[1] => ram_block1a0.PORTAADDR1
address_a[1] => ram_block1a1.PORTAADDR1
address_a[1] => ram_block1a2.PORTAADDR1
address_a[1] => ram_block1a3.PORTAADDR1
address_a[1] => ram_block1a4.PORTAADDR1
address_a[1] => ram_block1a5.PORTAADDR1
address_a[1] => ram_block1a6.PORTAADDR1
address_a[1] => ram_block1a7.PORTAADDR1
address_a[2] => ram_block1a0.PORTAADDR2
address_a[2] => ram_block1a1.PORTAADDR2
address_a[2] => ram_block1a2.PORTAADDR2
address_a[2] => ram_block1a3.PORTAADDR2
address_a[2] => ram_block1a4.PORTAADDR2
address_a[2] => ram_block1a5.PORTAADDR2
address_a[2] => ram_block1a6.PORTAADDR2
address_a[2] => ram_block1a7.PORTAADDR2
address_a[3] => ram_block1a0.PORTAADDR3
address_a[3] => ram_block1a1.PORTAADDR3
address_a[3] => ram_block1a2.PORTAADDR3
address_a[3] => ram_block1a3.PORTAADDR3
address_a[3] => ram_block1a4.PORTAADDR3
address_a[3] => ram_block1a5.PORTAADDR3
address_a[3] => ram_block1a6.PORTAADDR3
address_a[3] => ram_block1a7.PORTAADDR3
address_a[4] => ram_block1a0.PORTAADDR4
address_a[4] => ram_block1a1.PORTAADDR4
address_a[4] => ram_block1a2.PORTAADDR4
address_a[4] => ram_block1a3.PORTAADDR4
address_a[4] => ram_block1a4.PORTAADDR4
address_a[4] => ram_block1a5.PORTAADDR4
address_a[4] => ram_block1a6.PORTAADDR4
address_a[4] => ram_block1a7.PORTAADDR4
address_a[5] => ram_block1a0.PORTAADDR5
address_a[5] => ram_block1a1.PORTAADDR5
address_a[5] => ram_block1a2.PORTAADDR5
address_a[5] => ram_block1a3.PORTAADDR5
address_a[5] => ram_block1a4.PORTAADDR5
address_a[5] => ram_block1a5.PORTAADDR5
address_a[5] => ram_block1a6.PORTAADDR5
address_a[5] => ram_block1a7.PORTAADDR5
address_a[6] => ram_block1a0.PORTAADDR6
address_a[6] => ram_block1a1.PORTAADDR6
address_a[6] => ram_block1a2.PORTAADDR6
address_a[6] => ram_block1a3.PORTAADDR6
address_a[6] => ram_block1a4.PORTAADDR6
address_a[6] => ram_block1a5.PORTAADDR6
address_a[6] => ram_block1a6.PORTAADDR6
address_a[6] => ram_block1a7.PORTAADDR6
address_b[0] => ram_block1a0.PORTBADDR
address_b[0] => ram_block1a1.PORTBADDR
address_b[0] => ram_block1a2.PORTBADDR
address_b[0] => ram_block1a3.PORTBADDR
address_b[0] => ram_block1a4.PORTBADDR
address_b[0] => ram_block1a5.PORTBADDR
address_b[0] => ram_block1a6.PORTBADDR
address_b[0] => ram_block1a7.PORTBADDR
address_b[1] => ram_block1a0.PORTBADDR1
address_b[1] => ram_block1a1.PORTBADDR1
address_b[1] => ram_block1a2.PORTBADDR1
address_b[1] => ram_block1a3.PORTBADDR1
address_b[1] => ram_block1a4.PORTBADDR1
address_b[1] => ram_block1a5.PORTBADDR1
address_b[1] => ram_block1a6.PORTBADDR1
address_b[1] => ram_block1a7.PORTBADDR1
address_b[2] => ram_block1a0.PORTBADDR2
address_b[2] => ram_block1a1.PORTBADDR2
address_b[2] => ram_block1a2.PORTBADDR2
address_b[2] => ram_block1a3.PORTBADDR2
address_b[2] => ram_block1a4.PORTBADDR2
address_b[2] => ram_block1a5.PORTBADDR2
address_b[2] => ram_block1a6.PORTBADDR2
address_b[2] => ram_block1a7.PORTBADDR2
address_b[3] => ram_block1a0.PORTBADDR3
address_b[3] => ram_block1a1.PORTBADDR3
address_b[3] => ram_block1a2.PORTBADDR3
address_b[3] => ram_block1a3.PORTBADDR3
address_b[3] => ram_block1a4.PORTBADDR3
address_b[3] => ram_block1a5.PORTBADDR3
address_b[3] => ram_block1a6.PORTBADDR3
address_b[3] => ram_block1a7.PORTBADDR3
address_b[4] => ram_block1a0.PORTBADDR4
address_b[4] => ram_block1a1.PORTBADDR4
address_b[4] => ram_block1a2.PORTBADDR4
address_b[4] => ram_block1a3.PORTBADDR4
address_b[4] => ram_block1a4.PORTBADDR4
address_b[4] => ram_block1a5.PORTBADDR4
address_b[4] => ram_block1a6.PORTBADDR4
address_b[4] => ram_block1a7.PORTBADDR4
address_b[5] => ram_block1a0.PORTBADDR5
address_b[5] => ram_block1a1.PORTBADDR5
address_b[5] => ram_block1a2.PORTBADDR5
address_b[5] => ram_block1a3.PORTBADDR5
address_b[5] => ram_block1a4.PORTBADDR5
address_b[5] => ram_block1a5.PORTBADDR5
address_b[5] => ram_block1a6.PORTBADDR5
address_b[5] => ram_block1a7.PORTBADDR5
address_b[6] => ram_block1a0.PORTBADDR6
address_b[6] => ram_block1a1.PORTBADDR6
address_b[6] => ram_block1a2.PORTBADDR6
address_b[6] => ram_block1a3.PORTBADDR6
address_b[6] => ram_block1a4.PORTBADDR6
address_b[6] => ram_block1a5.PORTBADDR6
address_b[6] => ram_block1a6.PORTBADDR6
address_b[6] => ram_block1a7.PORTBADDR6
clock0 => ram_block1a0.CLK0
clock0 => ram_block1a1.CLK0
clock0 => ram_block1a2.CLK0
clock0 => ram_block1a3.CLK0
clock0 => ram_block1a4.CLK0
clock0 => ram_block1a5.CLK0
clock0 => ram_block1a6.CLK0
clock0 => ram_block1a7.CLK0
clock1 => ram_block1a0.CLK1
clock1 => ram_block1a1.CLK1
clock1 => ram_block1a2.CLK1
clock1 => ram_block1a3.CLK1
clock1 => ram_block1a4.CLK1
clock1 => ram_block1a5.CLK1
clock1 => ram_block1a6.CLK1
clock1 => ram_block1a7.CLK1
clocken1 => ram_block1a0.ENA1
clocken1 => ram_block1a1.ENA1
clocken1 => ram_block1a2.ENA1
clocken1 => ram_block1a3.ENA1
clocken1 => ram_block1a4.ENA1
clocken1 => ram_block1a5.ENA1
clocken1 => ram_block1a6.ENA1
clocken1 => ram_block1a7.ENA1
data_a[0] => ram_block1a0.PORTADATAIN
data_a[1] => ram_block1a1.PORTADATAIN
data_a[2] => ram_block1a2.PORTADATAIN
data_a[3] => ram_block1a3.PORTADATAIN
data_a[4] => ram_block1a4.PORTADATAIN
data_a[5] => ram_block1a5.PORTADATAIN
data_a[6] => ram_block1a6.PORTADATAIN
data_a[7] => ram_block1a7.PORTADATAIN
q_b[0] <= ram_block1a0.PORTBDATAOUT
q_b[1] <= ram_block1a1.PORTBDATAOUT
q_b[2] <= ram_block1a2.PORTBDATAOUT
q_b[3] <= ram_block1a3.PORTBDATAOUT
q_b[4] <= ram_block1a4.PORTBDATAOUT
q_b[5] <= ram_block1a5.PORTBDATAOUT
q_b[6] <= ram_block1a6.PORTBDATAOUT
q_b[7] <= ram_block1a7.PORTBDATAOUT
wren_a => ram_block1a0.PORTAWE
wren_a => ram_block1a0.ENA0
wren_a => ram_block1a1.PORTAWE
wren_a => ram_block1a1.ENA0
wren_a => ram_block1a2.PORTAWE
wren_a => ram_block1a2.ENA0
wren_a => ram_block1a3.PORTAWE
wren_a => ram_block1a3.ENA0
wren_a => ram_block1a4.PORTAWE
wren_a => ram_block1a4.ENA0
wren_a => ram_block1a5.PORTAWE
wren_a => ram_block1a5.ENA0
wren_a => ram_block1a6.PORTAWE
wren_a => ram_block1a6.ENA0
wren_a => ram_block1a7.PORTAWE
wren_a => ram_block1a7.ENA0


|EndeavourSoc|SdcardController:sdcard_ctrl|sdio_top:impl|sdio:u_sdio|sdwb:u_control|altsyncram:fifo_b[0][15]__7
wren_a => altsyncram_g4d1:auto_generated.wren_a
rden_a => ~NO_FANOUT~
wren_b => ~NO_FANOUT~
rden_b => ~NO_FANOUT~
data_a[0] => altsyncram_g4d1:auto_generated.data_a[0]
data_a[1] => altsyncram_g4d1:auto_generated.data_a[1]
data_a[2] => altsyncram_g4d1:auto_generated.data_a[2]
data_a[3] => altsyncram_g4d1:auto_generated.data_a[3]
data_a[4] => altsyncram_g4d1:auto_generated.data_a[4]
data_a[5] => altsyncram_g4d1:auto_generated.data_a[5]
data_a[6] => altsyncram_g4d1:auto_generated.data_a[6]
data_a[7] => altsyncram_g4d1:auto_generated.data_a[7]
data_b[0] => ~NO_FANOUT~
data_b[1] => ~NO_FANOUT~
data_b[2] => ~NO_FANOUT~
data_b[3] => ~NO_FANOUT~
data_b[4] => ~NO_FANOUT~
data_b[5] => ~NO_FANOUT~
data_b[6] => ~NO_FANOUT~
data_b[7] => ~NO_FANOUT~
address_a[0] => altsyncram_g4d1:auto_generated.address_a[0]
address_a[1] => altsyncram_g4d1:auto_generated.address_a[1]
address_a[2] => altsyncram_g4d1:auto_generated.address_a[2]
address_a[3] => altsyncram_g4d1:auto_generated.address_a[3]
address_a[4] => altsyncram_g4d1:auto_generated.address_a[4]
address_a[5] => altsyncram_g4d1:auto_generated.address_a[5]
address_a[6] => altsyncram_g4d1:auto_generated.address_a[6]
address_b[0] => altsyncram_g4d1:auto_generated.address_b[0]
address_b[1] => altsyncram_g4d1:auto_generated.address_b[1]
address_b[2] => altsyncram_g4d1:auto_generated.address_b[2]
address_b[3] => altsyncram_g4d1:auto_generated.address_b[3]
address_b[4] => altsyncram_g4d1:auto_generated.address_b[4]
address_b[5] => altsyncram_g4d1:auto_generated.address_b[5]
address_b[6] => altsyncram_g4d1:auto_generated.address_b[6]
addressstall_a => ~NO_FANOUT~
addressstall_b => ~NO_FANOUT~
clock0 => altsyncram_g4d1:auto_generated.clock0
clock1 => altsyncram_g4d1:auto_generated.clock1
clocken0 => ~NO_FANOUT~
clocken1 => altsyncram_g4d1:auto_generated.clocken1
clocken2 => ~NO_FANOUT~
clocken3 => ~NO_FANOUT~
aclr0 => ~NO_FANOUT~
aclr1 => ~NO_FANOUT~
byteena_a[0] => ~NO_FANOUT~
byteena_b[0] => ~NO_FANOUT~
q_a[0] <= <GND>
q_a[1] <= <GND>
q_a[2] <= <GND>
q_a[3] <= <GND>
q_a[4] <= <GND>
q_a[5] <= <GND>
q_a[6] <= <GND>
q_a[7] <= <GND>
q_b[0] <= altsyncram_g4d1:auto_generated.q_b[0]
q_b[1] <= altsyncram_g4d1:auto_generated.q_b[1]
q_b[2] <= altsyncram_g4d1:auto_generated.q_b[2]
q_b[3] <= altsyncram_g4d1:auto_generated.q_b[3]
q_b[4] <= altsyncram_g4d1:auto_generated.q_b[4]
q_b[5] <= altsyncram_g4d1:auto_generated.q_b[5]
q_b[6] <= altsyncram_g4d1:auto_generated.q_b[6]
q_b[7] <= altsyncram_g4d1:auto_generated.q_b[7]
eccstatus[0] <= <GND>
eccstatus[1] <= <GND>
eccstatus[2] <= <GND>


|EndeavourSoc|SdcardController:sdcard_ctrl|sdio_top:impl|sdio:u_sdio|sdwb:u_control|altsyncram:fifo_b[0][15]__7|altsyncram_g4d1:auto_generated
address_a[0] => ram_block1a0.PORTAADDR
address_a[0] => ram_block1a1.PORTAADDR
address_a[0] => ram_block1a2.PORTAADDR
address_a[0] => ram_block1a3.PORTAADDR
address_a[0] => ram_block1a4.PORTAADDR
address_a[0] => ram_block1a5.PORTAADDR
address_a[0] => ram_block1a6.PORTAADDR
address_a[0] => ram_block1a7.PORTAADDR
address_a[1] => ram_block1a0.PORTAADDR1
address_a[1] => ram_block1a1.PORTAADDR1
address_a[1] => ram_block1a2.PORTAADDR1
address_a[1] => ram_block1a3.PORTAADDR1
address_a[1] => ram_block1a4.PORTAADDR1
address_a[1] => ram_block1a5.PORTAADDR1
address_a[1] => ram_block1a6.PORTAADDR1
address_a[1] => ram_block1a7.PORTAADDR1
address_a[2] => ram_block1a0.PORTAADDR2
address_a[2] => ram_block1a1.PORTAADDR2
address_a[2] => ram_block1a2.PORTAADDR2
address_a[2] => ram_block1a3.PORTAADDR2
address_a[2] => ram_block1a4.PORTAADDR2
address_a[2] => ram_block1a5.PORTAADDR2
address_a[2] => ram_block1a6.PORTAADDR2
address_a[2] => ram_block1a7.PORTAADDR2
address_a[3] => ram_block1a0.PORTAADDR3
address_a[3] => ram_block1a1.PORTAADDR3
address_a[3] => ram_block1a2.PORTAADDR3
address_a[3] => ram_block1a3.PORTAADDR3
address_a[3] => ram_block1a4.PORTAADDR3
address_a[3] => ram_block1a5.PORTAADDR3
address_a[3] => ram_block1a6.PORTAADDR3
address_a[3] => ram_block1a7.PORTAADDR3
address_a[4] => ram_block1a0.PORTAADDR4
address_a[4] => ram_block1a1.PORTAADDR4
address_a[4] => ram_block1a2.PORTAADDR4
address_a[4] => ram_block1a3.PORTAADDR4
address_a[4] => ram_block1a4.PORTAADDR4
address_a[4] => ram_block1a5.PORTAADDR4
address_a[4] => ram_block1a6.PORTAADDR4
address_a[4] => ram_block1a7.PORTAADDR4
address_a[5] => ram_block1a0.PORTAADDR5
address_a[5] => ram_block1a1.PORTAADDR5
address_a[5] => ram_block1a2.PORTAADDR5
address_a[5] => ram_block1a3.PORTAADDR5
address_a[5] => ram_block1a4.PORTAADDR5
address_a[5] => ram_block1a5.PORTAADDR5
address_a[5] => ram_block1a6.PORTAADDR5
address_a[5] => ram_block1a7.PORTAADDR5
address_a[6] => ram_block1a0.PORTAADDR6
address_a[6] => ram_block1a1.PORTAADDR6
address_a[6] => ram_block1a2.PORTAADDR6
address_a[6] => ram_block1a3.PORTAADDR6
address_a[6] => ram_block1a4.PORTAADDR6
address_a[6] => ram_block1a5.PORTAADDR6
address_a[6] => ram_block1a6.PORTAADDR6
address_a[6] => ram_block1a7.PORTAADDR6
address_b[0] => ram_block1a0.PORTBADDR
address_b[0] => ram_block1a1.PORTBADDR
address_b[0] => ram_block1a2.PORTBADDR
address_b[0] => ram_block1a3.PORTBADDR
address_b[0] => ram_block1a4.PORTBADDR
address_b[0] => ram_block1a5.PORTBADDR
address_b[0] => ram_block1a6.PORTBADDR
address_b[0] => ram_block1a7.PORTBADDR
address_b[1] => ram_block1a0.PORTBADDR1
address_b[1] => ram_block1a1.PORTBADDR1
address_b[1] => ram_block1a2.PORTBADDR1
address_b[1] => ram_block1a3.PORTBADDR1
address_b[1] => ram_block1a4.PORTBADDR1
address_b[1] => ram_block1a5.PORTBADDR1
address_b[1] => ram_block1a6.PORTBADDR1
address_b[1] => ram_block1a7.PORTBADDR1
address_b[2] => ram_block1a0.PORTBADDR2
address_b[2] => ram_block1a1.PORTBADDR2
address_b[2] => ram_block1a2.PORTBADDR2
address_b[2] => ram_block1a3.PORTBADDR2
address_b[2] => ram_block1a4.PORTBADDR2
address_b[2] => ram_block1a5.PORTBADDR2
address_b[2] => ram_block1a6.PORTBADDR2
address_b[2] => ram_block1a7.PORTBADDR2
address_b[3] => ram_block1a0.PORTBADDR3
address_b[3] => ram_block1a1.PORTBADDR3
address_b[3] => ram_block1a2.PORTBADDR3
address_b[3] => ram_block1a3.PORTBADDR3
address_b[3] => ram_block1a4.PORTBADDR3
address_b[3] => ram_block1a5.PORTBADDR3
address_b[3] => ram_block1a6.PORTBADDR3
address_b[3] => ram_block1a7.PORTBADDR3
address_b[4] => ram_block1a0.PORTBADDR4
address_b[4] => ram_block1a1.PORTBADDR4
address_b[4] => ram_block1a2.PORTBADDR4
address_b[4] => ram_block1a3.PORTBADDR4
address_b[4] => ram_block1a4.PORTBADDR4
address_b[4] => ram_block1a5.PORTBADDR4
address_b[4] => ram_block1a6.PORTBADDR4
address_b[4] => ram_block1a7.PORTBADDR4
address_b[5] => ram_block1a0.PORTBADDR5
address_b[5] => ram_block1a1.PORTBADDR5
address_b[5] => ram_block1a2.PORTBADDR5
address_b[5] => ram_block1a3.PORTBADDR5
address_b[5] => ram_block1a4.PORTBADDR5
address_b[5] => ram_block1a5.PORTBADDR5
address_b[5] => ram_block1a6.PORTBADDR5
address_b[5] => ram_block1a7.PORTBADDR5
address_b[6] => ram_block1a0.PORTBADDR6
address_b[6] => ram_block1a1.PORTBADDR6
address_b[6] => ram_block1a2.PORTBADDR6
address_b[6] => ram_block1a3.PORTBADDR6
address_b[6] => ram_block1a4.PORTBADDR6
address_b[6] => ram_block1a5.PORTBADDR6
address_b[6] => ram_block1a6.PORTBADDR6
address_b[6] => ram_block1a7.PORTBADDR6
clock0 => ram_block1a0.CLK0
clock0 => ram_block1a1.CLK0
clock0 => ram_block1a2.CLK0
clock0 => ram_block1a3.CLK0
clock0 => ram_block1a4.CLK0
clock0 => ram_block1a5.CLK0
clock0 => ram_block1a6.CLK0
clock0 => ram_block1a7.CLK0
clock1 => ram_block1a0.CLK1
clock1 => ram_block1a1.CLK1
clock1 => ram_block1a2.CLK1
clock1 => ram_block1a3.CLK1
clock1 => ram_block1a4.CLK1
clock1 => ram_block1a5.CLK1
clock1 => ram_block1a6.CLK1
clock1 => ram_block1a7.CLK1
clocken1 => ram_block1a0.ENA1
clocken1 => ram_block1a1.ENA1
clocken1 => ram_block1a2.ENA1
clocken1 => ram_block1a3.ENA1
clocken1 => ram_block1a4.ENA1
clocken1 => ram_block1a5.ENA1
clocken1 => ram_block1a6.ENA1
clocken1 => ram_block1a7.ENA1
data_a[0] => ram_block1a0.PORTADATAIN
data_a[1] => ram_block1a1.PORTADATAIN
data_a[2] => ram_block1a2.PORTADATAIN
data_a[3] => ram_block1a3.PORTADATAIN
data_a[4] => ram_block1a4.PORTADATAIN
data_a[5] => ram_block1a5.PORTADATAIN
data_a[6] => ram_block1a6.PORTADATAIN
data_a[7] => ram_block1a7.PORTADATAIN
q_b[0] <= ram_block1a0.PORTBDATAOUT
q_b[1] <= ram_block1a1.PORTBDATAOUT
q_b[2] <= ram_block1a2.PORTBDATAOUT
q_b[3] <= ram_block1a3.PORTBDATAOUT
q_b[4] <= ram_block1a4.PORTBDATAOUT
q_b[5] <= ram_block1a5.PORTBDATAOUT
q_b[6] <= ram_block1a6.PORTBDATAOUT
q_b[7] <= ram_block1a7.PORTBDATAOUT
wren_a => ram_block1a0.PORTAWE
wren_a => ram_block1a0.ENA0
wren_a => ram_block1a1.PORTAWE
wren_a => ram_block1a1.ENA0
wren_a => ram_block1a2.PORTAWE
wren_a => ram_block1a2.ENA0
wren_a => ram_block1a3.PORTAWE
wren_a => ram_block1a3.ENA0
wren_a => ram_block1a4.PORTAWE
wren_a => ram_block1a4.ENA0
wren_a => ram_block1a5.PORTAWE
wren_a => ram_block1a5.ENA0
wren_a => ram_block1a6.PORTAWE
wren_a => ram_block1a6.ENA0
wren_a => ram_block1a7.PORTAWE
wren_a => ram_block1a7.ENA0


|EndeavourSoc|SdcardController:sdcard_ctrl|sdio_top:impl|sdio:u_sdio|sdwb:u_control|altsyncram:fifo_b[0][7]__8
wren_a => altsyncram_g4d1:auto_generated.wren_a
rden_a => ~NO_FANOUT~
wren_b => ~NO_FANOUT~
rden_b => ~NO_FANOUT~
data_a[0] => altsyncram_g4d1:auto_generated.data_a[0]
data_a[1] => altsyncram_g4d1:auto_generated.data_a[1]
data_a[2] => altsyncram_g4d1:auto_generated.data_a[2]
data_a[3] => altsyncram_g4d1:auto_generated.data_a[3]
data_a[4] => altsyncram_g4d1:auto_generated.data_a[4]
data_a[5] => altsyncram_g4d1:auto_generated.data_a[5]
data_a[6] => altsyncram_g4d1:auto_generated.data_a[6]
data_a[7] => altsyncram_g4d1:auto_generated.data_a[7]
data_b[0] => ~NO_FANOUT~
data_b[1] => ~NO_FANOUT~
data_b[2] => ~NO_FANOUT~
data_b[3] => ~NO_FANOUT~
data_b[4] => ~NO_FANOUT~
data_b[5] => ~NO_FANOUT~
data_b[6] => ~NO_FANOUT~
data_b[7] => ~NO_FANOUT~
address_a[0] => altsyncram_g4d1:auto_generated.address_a[0]
address_a[1] => altsyncram_g4d1:auto_generated.address_a[1]
address_a[2] => altsyncram_g4d1:auto_generated.address_a[2]
address_a[3] => altsyncram_g4d1:auto_generated.address_a[3]
address_a[4] => altsyncram_g4d1:auto_generated.address_a[4]
address_a[5] => altsyncram_g4d1:auto_generated.address_a[5]
address_a[6] => altsyncram_g4d1:auto_generated.address_a[6]
address_b[0] => altsyncram_g4d1:auto_generated.address_b[0]
address_b[1] => altsyncram_g4d1:auto_generated.address_b[1]
address_b[2] => altsyncram_g4d1:auto_generated.address_b[2]
address_b[3] => altsyncram_g4d1:auto_generated.address_b[3]
address_b[4] => altsyncram_g4d1:auto_generated.address_b[4]
address_b[5] => altsyncram_g4d1:auto_generated.address_b[5]
address_b[6] => altsyncram_g4d1:auto_generated.address_b[6]
addressstall_a => ~NO_FANOUT~
addressstall_b => ~NO_FANOUT~
clock0 => altsyncram_g4d1:auto_generated.clock0
clock1 => altsyncram_g4d1:auto_generated.clock1
clocken0 => ~NO_FANOUT~
clocken1 => altsyncram_g4d1:auto_generated.clocken1
clocken2 => ~NO_FANOUT~
clocken3 => ~NO_FANOUT~
aclr0 => ~NO_FANOUT~
aclr1 => ~NO_FANOUT~
byteena_a[0] => ~NO_FANOUT~
byteena_b[0] => ~NO_FANOUT~
q_a[0] <= <GND>
q_a[1] <= <GND>
q_a[2] <= <GND>
q_a[3] <= <GND>
q_a[4] <= <GND>
q_a[5] <= <GND>
q_a[6] <= <GND>
q_a[7] <= <GND>
q_b[0] <= altsyncram_g4d1:auto_generated.q_b[0]
q_b[1] <= altsyncram_g4d1:auto_generated.q_b[1]
q_b[2] <= altsyncram_g4d1:auto_generated.q_b[2]
q_b[3] <= altsyncram_g4d1:auto_generated.q_b[3]
q_b[4] <= altsyncram_g4d1:auto_generated.q_b[4]
q_b[5] <= altsyncram_g4d1:auto_generated.q_b[5]
q_b[6] <= altsyncram_g4d1:auto_generated.q_b[6]
q_b[7] <= altsyncram_g4d1:auto_generated.q_b[7]
eccstatus[0] <= <GND>
eccstatus[1] <= <GND>
eccstatus[2] <= <GND>


|EndeavourSoc|SdcardController:sdcard_ctrl|sdio_top:impl|sdio:u_sdio|sdwb:u_control|altsyncram:fifo_b[0][7]__8|altsyncram_g4d1:auto_generated
address_a[0] => ram_block1a0.PORTAADDR
address_a[0] => ram_block1a1.PORTAADDR
address_a[0] => ram_block1a2.PORTAADDR
address_a[0] => ram_block1a3.PORTAADDR
address_a[0] => ram_block1a4.PORTAADDR
address_a[0] => ram_block1a5.PORTAADDR
address_a[0] => ram_block1a6.PORTAADDR
address_a[0] => ram_block1a7.PORTAADDR
address_a[1] => ram_block1a0.PORTAADDR1
address_a[1] => ram_block1a1.PORTAADDR1
address_a[1] => ram_block1a2.PORTAADDR1
address_a[1] => ram_block1a3.PORTAADDR1
address_a[1] => ram_block1a4.PORTAADDR1
address_a[1] => ram_block1a5.PORTAADDR1
address_a[1] => ram_block1a6.PORTAADDR1
address_a[1] => ram_block1a7.PORTAADDR1
address_a[2] => ram_block1a0.PORTAADDR2
address_a[2] => ram_block1a1.PORTAADDR2
address_a[2] => ram_block1a2.PORTAADDR2
address_a[2] => ram_block1a3.PORTAADDR2
address_a[2] => ram_block1a4.PORTAADDR2
address_a[2] => ram_block1a5.PORTAADDR2
address_a[2] => ram_block1a6.PORTAADDR2
address_a[2] => ram_block1a7.PORTAADDR2
address_a[3] => ram_block1a0.PORTAADDR3
address_a[3] => ram_block1a1.PORTAADDR3
address_a[3] => ram_block1a2.PORTAADDR3
address_a[3] => ram_block1a3.PORTAADDR3
address_a[3] => ram_block1a4.PORTAADDR3
address_a[3] => ram_block1a5.PORTAADDR3
address_a[3] => ram_block1a6.PORTAADDR3
address_a[3] => ram_block1a7.PORTAADDR3
address_a[4] => ram_block1a0.PORTAADDR4
address_a[4] => ram_block1a1.PORTAADDR4
address_a[4] => ram_block1a2.PORTAADDR4
address_a[4] => ram_block1a3.PORTAADDR4
address_a[4] => ram_block1a4.PORTAADDR4
address_a[4] => ram_block1a5.PORTAADDR4
address_a[4] => ram_block1a6.PORTAADDR4
address_a[4] => ram_block1a7.PORTAADDR4
address_a[5] => ram_block1a0.PORTAADDR5
address_a[5] => ram_block1a1.PORTAADDR5
address_a[5] => ram_block1a2.PORTAADDR5
address_a[5] => ram_block1a3.PORTAADDR5
address_a[5] => ram_block1a4.PORTAADDR5
address_a[5] => ram_block1a5.PORTAADDR5
address_a[5] => ram_block1a6.PORTAADDR5
address_a[5] => ram_block1a7.PORTAADDR5
address_a[6] => ram_block1a0.PORTAADDR6
address_a[6] => ram_block1a1.PORTAADDR6
address_a[6] => ram_block1a2.PORTAADDR6
address_a[6] => ram_block1a3.PORTAADDR6
address_a[6] => ram_block1a4.PORTAADDR6
address_a[6] => ram_block1a5.PORTAADDR6
address_a[6] => ram_block1a6.PORTAADDR6
address_a[6] => ram_block1a7.PORTAADDR6
address_b[0] => ram_block1a0.PORTBADDR
address_b[0] => ram_block1a1.PORTBADDR
address_b[0] => ram_block1a2.PORTBADDR
address_b[0] => ram_block1a3.PORTBADDR
address_b[0] => ram_block1a4.PORTBADDR
address_b[0] => ram_block1a5.PORTBADDR
address_b[0] => ram_block1a6.PORTBADDR
address_b[0] => ram_block1a7.PORTBADDR
address_b[1] => ram_block1a0.PORTBADDR1
address_b[1] => ram_block1a1.PORTBADDR1
address_b[1] => ram_block1a2.PORTBADDR1
address_b[1] => ram_block1a3.PORTBADDR1
address_b[1] => ram_block1a4.PORTBADDR1
address_b[1] => ram_block1a5.PORTBADDR1
address_b[1] => ram_block1a6.PORTBADDR1
address_b[1] => ram_block1a7.PORTBADDR1
address_b[2] => ram_block1a0.PORTBADDR2
address_b[2] => ram_block1a1.PORTBADDR2
address_b[2] => ram_block1a2.PORTBADDR2
address_b[2] => ram_block1a3.PORTBADDR2
address_b[2] => ram_block1a4.PORTBADDR2
address_b[2] => ram_block1a5.PORTBADDR2
address_b[2] => ram_block1a6.PORTBADDR2
address_b[2] => ram_block1a7.PORTBADDR2
address_b[3] => ram_block1a0.PORTBADDR3
address_b[3] => ram_block1a1.PORTBADDR3
address_b[3] => ram_block1a2.PORTBADDR3
address_b[3] => ram_block1a3.PORTBADDR3
address_b[3] => ram_block1a4.PORTBADDR3
address_b[3] => ram_block1a5.PORTBADDR3
address_b[3] => ram_block1a6.PORTBADDR3
address_b[3] => ram_block1a7.PORTBADDR3
address_b[4] => ram_block1a0.PORTBADDR4
address_b[4] => ram_block1a1.PORTBADDR4
address_b[4] => ram_block1a2.PORTBADDR4
address_b[4] => ram_block1a3.PORTBADDR4
address_b[4] => ram_block1a4.PORTBADDR4
address_b[4] => ram_block1a5.PORTBADDR4
address_b[4] => ram_block1a6.PORTBADDR4
address_b[4] => ram_block1a7.PORTBADDR4
address_b[5] => ram_block1a0.PORTBADDR5
address_b[5] => ram_block1a1.PORTBADDR5
address_b[5] => ram_block1a2.PORTBADDR5
address_b[5] => ram_block1a3.PORTBADDR5
address_b[5] => ram_block1a4.PORTBADDR5
address_b[5] => ram_block1a5.PORTBADDR5
address_b[5] => ram_block1a6.PORTBADDR5
address_b[5] => ram_block1a7.PORTBADDR5
address_b[6] => ram_block1a0.PORTBADDR6
address_b[6] => ram_block1a1.PORTBADDR6
address_b[6] => ram_block1a2.PORTBADDR6
address_b[6] => ram_block1a3.PORTBADDR6
address_b[6] => ram_block1a4.PORTBADDR6
address_b[6] => ram_block1a5.PORTBADDR6
address_b[6] => ram_block1a6.PORTBADDR6
address_b[6] => ram_block1a7.PORTBADDR6
clock0 => ram_block1a0.CLK0
clock0 => ram_block1a1.CLK0
clock0 => ram_block1a2.CLK0
clock0 => ram_block1a3.CLK0
clock0 => ram_block1a4.CLK0
clock0 => ram_block1a5.CLK0
clock0 => ram_block1a6.CLK0
clock0 => ram_block1a7.CLK0
clock1 => ram_block1a0.CLK1
clock1 => ram_block1a1.CLK1
clock1 => ram_block1a2.CLK1
clock1 => ram_block1a3.CLK1
clock1 => ram_block1a4.CLK1
clock1 => ram_block1a5.CLK1
clock1 => ram_block1a6.CLK1
clock1 => ram_block1a7.CLK1
clocken1 => ram_block1a0.ENA1
clocken1 => ram_block1a1.ENA1
clocken1 => ram_block1a2.ENA1
clocken1 => ram_block1a3.ENA1
clocken1 => ram_block1a4.ENA1
clocken1 => ram_block1a5.ENA1
clocken1 => ram_block1a6.ENA1
clocken1 => ram_block1a7.ENA1
data_a[0] => ram_block1a0.PORTADATAIN
data_a[1] => ram_block1a1.PORTADATAIN
data_a[2] => ram_block1a2.PORTADATAIN
data_a[3] => ram_block1a3.PORTADATAIN
data_a[4] => ram_block1a4.PORTADATAIN
data_a[5] => ram_block1a5.PORTADATAIN
data_a[6] => ram_block1a6.PORTADATAIN
data_a[7] => ram_block1a7.PORTADATAIN
q_b[0] <= ram_block1a0.PORTBDATAOUT
q_b[1] <= ram_block1a1.PORTBDATAOUT
q_b[2] <= ram_block1a2.PORTBDATAOUT
q_b[3] <= ram_block1a3.PORTBDATAOUT
q_b[4] <= ram_block1a4.PORTBDATAOUT
q_b[5] <= ram_block1a5.PORTBDATAOUT
q_b[6] <= ram_block1a6.PORTBDATAOUT
q_b[7] <= ram_block1a7.PORTBDATAOUT
wren_a => ram_block1a0.PORTAWE
wren_a => ram_block1a0.ENA0
wren_a => ram_block1a1.PORTAWE
wren_a => ram_block1a1.ENA0
wren_a => ram_block1a2.PORTAWE
wren_a => ram_block1a2.ENA0
wren_a => ram_block1a3.PORTAWE
wren_a => ram_block1a3.ENA0
wren_a => ram_block1a4.PORTAWE
wren_a => ram_block1a4.ENA0
wren_a => ram_block1a5.PORTAWE
wren_a => ram_block1a5.ENA0
wren_a => ram_block1a6.PORTAWE
wren_a => ram_block1a6.ENA0
wren_a => ram_block1a7.PORTAWE
wren_a => ram_block1a7.ENA0


|EndeavourSoc|SdcardController:sdcard_ctrl|sdio_top:impl|sdio:u_sdio|sdckgen:u_clkgen
i_clk => o_ckspd[0]~reg0.CLK
i_clk => o_ckspd[1]~reg0.CLK
i_clk => o_ckspd[2]~reg0.CLK
i_clk => o_ckspd[3]~reg0.CLK
i_clk => o_ckspd[4]~reg0.CLK
i_clk => o_ckspd[5]~reg0.CLK
i_clk => o_ckspd[6]~reg0.CLK
i_clk => o_ckspd[7]~reg0.CLK
i_clk => o_ckwide[0]~reg0.CLK
i_clk => o_ckwide[1]~reg0.CLK
i_clk => o_ckwide[2]~reg0.CLK
i_clk => o_ckwide[3]~reg0.CLK
i_clk => o_ckwide[4]~reg0.CLK
i_clk => o_ckwide[5]~reg0.CLK
i_clk => o_ckwide[6]~reg0.CLK
i_clk => o_ckwide[7]~reg0.CLK
i_clk => o_hlfck~reg0.CLK
i_clk => o_ckstb~reg0.CLK
i_clk => ckspd[0].CLK
i_clk => ckspd[1].CLK
i_clk => ckspd[2].CLK
i_clk => ckspd[3].CLK
i_clk => ckspd[4].CLK
i_clk => ckspd[5].CLK
i_clk => ckspd[6].CLK
i_clk => ckspd[7].CLK
i_clk => clk90.CLK
i_clk => counter[0].CLK
i_clk => counter[1].CLK
i_clk => counter[2].CLK
i_clk => counter[3].CLK
i_clk => counter[4].CLK
i_clk => counter[5].CLK
i_clk => counter[6].CLK
i_clk => counter[7].CLK
i_clk => counter[8].CLK
i_clk => counter[9].CLK
i_reset => counter.OUTPUTSELECT
i_reset => counter.OUTPUTSELECT
i_reset => counter.OUTPUTSELECT
i_reset => counter.OUTPUTSELECT
i_reset => counter.OUTPUTSELECT
i_reset => counter.OUTPUTSELECT
i_reset => counter.OUTPUTSELECT
i_reset => counter.OUTPUTSELECT
i_reset => counter.OUTPUTSELECT
i_reset => counter.OUTPUTSELECT
i_reset => clk90.OUTPUTSELECT
i_reset => ckspd.OUTPUTSELECT
i_reset => ckspd.OUTPUTSELECT
i_reset => ckspd.OUTPUTSELECT
i_reset => ckspd.OUTPUTSELECT
i_reset => ckspd.OUTPUTSELECT
i_reset => ckspd.OUTPUTSELECT
i_reset => ckspd.OUTPUTSELECT
i_reset => ckspd.OUTPUTSELECT
i_reset => o_ckstb.OUTPUTSELECT
i_reset => o_hlfck.OUTPUTSELECT
i_reset => o_ckwide.OUTPUTSELECT
i_reset => o_ckwide.OUTPUTSELECT
i_reset => o_ckwide.OUTPUTSELECT
i_reset => o_ckwide.OUTPUTSELECT
i_reset => o_ckwide.OUTPUTSELECT
i_reset => o_ckwide.OUTPUTSELECT
i_reset => o_ckwide.OUTPUTSELECT
i_reset => o_ckwide.OUTPUTSELECT
i_cfg_clk90 => w_clk90.DATAB
i_cfg_clk90 => o_ckwide.DATAA
i_cfg_clk90 => o_ckwide.DATAA
i_cfg_ckspd[0] => LessThan1.IN16
i_cfg_ckspd[0] => Add3.IN16
i_cfg_ckspd[0] => w_ckspd[0].DATAB
i_cfg_ckspd[0] => Equal1.IN31
i_cfg_ckspd[1] => LessThan1.IN15
i_cfg_ckspd[1] => Add3.IN15
i_cfg_ckspd[1] => w_ckspd[1].DATAB
i_cfg_ckspd[1] => Equal1.IN0
i_cfg_ckspd[2] => LessThan1.IN14
i_cfg_ckspd[2] => Add3.IN14
i_cfg_ckspd[2] => w_ckspd[2].DATAB
i_cfg_ckspd[2] => Equal1.IN30
i_cfg_ckspd[3] => LessThan1.IN13
i_cfg_ckspd[3] => Add3.IN13
i_cfg_ckspd[3] => w_ckspd[3].DATAB
i_cfg_ckspd[3] => Equal1.IN29
i_cfg_ckspd[4] => LessThan1.IN12
i_cfg_ckspd[4] => Add3.IN12
i_cfg_ckspd[4] => w_ckspd[4].DATAB
i_cfg_ckspd[4] => Equal1.IN28
i_cfg_ckspd[5] => LessThan1.IN11
i_cfg_ckspd[5] => Add3.IN11
i_cfg_ckspd[5] => w_ckspd[5].DATAB
i_cfg_ckspd[5] => Equal1.IN27
i_cfg_ckspd[6] => LessThan1.IN10
i_cfg_ckspd[6] => Add3.IN10
i_cfg_ckspd[6] => w_ckspd[6].DATAB
i_cfg_ckspd[6] => Equal1.IN26
i_cfg_ckspd[7] => LessThan1.IN9
i_cfg_ckspd[7] => Add3.IN9
i_cfg_ckspd[7] => w_ckspd[7].DATAB
i_cfg_ckspd[7] => Equal1.IN25
i_cfg_shutdown => always4.IN1
i_cfg_shutdown => o_ckwide.OUTPUTSELECT
i_cfg_shutdown => o_ckwide.OUTPUTSELECT
i_cfg_shutdown => o_ckwide.DATAB
i_cfg_shutdown => o_ckwide.DATAB
o_ckstb <= o_ckstb~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_hlfck <= o_hlfck~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_ckwide[0] <= o_ckwide[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_ckwide[1] <= o_ckwide[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_ckwide[2] <= o_ckwide[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_ckwide[3] <= o_ckwide[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_ckwide[4] <= o_ckwide[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_ckwide[5] <= o_ckwide[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_ckwide[6] <= o_ckwide[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_ckwide[7] <= o_ckwide[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_ckspd[0] <= o_ckspd[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_ckspd[1] <= o_ckspd[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_ckspd[2] <= o_ckspd[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_ckspd[3] <= o_ckspd[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_ckspd[4] <= o_ckspd[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_ckspd[5] <= o_ckspd[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_ckspd[6] <= o_ckspd[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_ckspd[7] <= o_ckspd[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|EndeavourSoc|SdcardController:sdcard_ctrl|sdio_top:impl|sdio:u_sdio|sdcmd:u_sdcmd
i_clk => r_busy.CLK
i_clk => o_done~reg0.CLK
i_clk => r_done.CLK
i_clk => o_ercode[0]~reg0.CLK
i_clk => o_ercode[1]~reg0.CLK
i_clk => o_err~reg0.CLK
i_clk => crc_fill[0].CLK
i_clk => crc_fill[1].CLK
i_clk => crc_fill[2].CLK
i_clk => crc_fill[3].CLK
i_clk => crc_fill[4].CLK
i_clk => crc_fill[5].CLK
i_clk => crc_fill[6].CLK
i_clk => rx_timeout_counter[0].CLK
i_clk => rx_timeout_counter[1].CLK
i_clk => rx_timeout_counter[2].CLK
i_clk => rx_timeout_counter[3].CLK
i_clk => rx_timeout_counter[4].CLK
i_clk => rx_timeout_counter[5].CLK
i_clk => rx_timeout_counter[6].CLK
i_clk => rx_timeout_counter[7].CLK
i_clk => rx_timeout_counter[8].CLK
i_clk => rx_timeout_counter[9].CLK
i_clk => rx_timeout_counter[10].CLK
i_clk => rx_timeout_counter[11].CLK
i_clk => rx_timeout_counter[12].CLK
i_clk => rx_timeout_counter[13].CLK
i_clk => rx_timeout_counter[14].CLK
i_clk => rx_timeout_counter[15].CLK
i_clk => rx_timeout_counter[16].CLK
i_clk => rx_timeout_counter[17].CLK
i_clk => rx_timeout_counter[18].CLK
i_clk => rx_timeout_counter[19].CLK
i_clk => rx_timeout_counter[20].CLK
i_clk => rx_timeout_counter[21].CLK
i_clk => rx_timeout_counter[22].CLK
i_clk => rx_timeout_counter[23].CLK
i_clk => rx_timeout_counter[24].CLK
i_clk => rx_timeout_counter[25].CLK
i_clk => rx_timeout.CLK
i_clk => r_frame_err.CLK
i_clk => o_mem_data[0]~reg0.CLK
i_clk => o_mem_data[1]~reg0.CLK
i_clk => o_mem_data[2]~reg0.CLK
i_clk => o_mem_data[3]~reg0.CLK
i_clk => o_mem_data[4]~reg0.CLK
i_clk => o_mem_data[5]~reg0.CLK
i_clk => o_mem_data[6]~reg0.CLK
i_clk => o_mem_data[7]~reg0.CLK
i_clk => o_mem_data[8]~reg0.CLK
i_clk => o_mem_data[9]~reg0.CLK
i_clk => o_mem_data[10]~reg0.CLK
i_clk => o_mem_data[11]~reg0.CLK
i_clk => o_mem_data[12]~reg0.CLK
i_clk => o_mem_data[13]~reg0.CLK
i_clk => o_mem_data[14]~reg0.CLK
i_clk => o_mem_data[15]~reg0.CLK
i_clk => o_mem_data[16]~reg0.CLK
i_clk => o_mem_data[17]~reg0.CLK
i_clk => o_mem_data[18]~reg0.CLK
i_clk => o_mem_data[19]~reg0.CLK
i_clk => o_mem_data[20]~reg0.CLK
i_clk => o_mem_data[21]~reg0.CLK
i_clk => o_mem_data[22]~reg0.CLK
i_clk => o_mem_data[23]~reg0.CLK
i_clk => o_mem_data[24]~reg0.CLK
i_clk => o_mem_data[25]~reg0.CLK
i_clk => o_mem_data[26]~reg0.CLK
i_clk => o_mem_data[27]~reg0.CLK
i_clk => o_mem_data[28]~reg0.CLK
i_clk => o_mem_data[29]~reg0.CLK
i_clk => o_mem_data[30]~reg0.CLK
i_clk => o_mem_data[31]~reg0.CLK
i_clk => mem_addr[0].CLK
i_clk => mem_addr[1].CLK
i_clk => mem_addr[2].CLK
i_clk => mem_addr[3].CLK
i_clk => mem_addr[4].CLK
i_clk => mem_addr[5].CLK
i_clk => mem_addr[6].CLK
i_clk => o_mem_valid~reg0.CLK
i_clk => o_arg[0]~reg0.CLK
i_clk => o_arg[1]~reg0.CLK
i_clk => o_arg[2]~reg0.CLK
i_clk => o_arg[3]~reg0.CLK
i_clk => o_arg[4]~reg0.CLK
i_clk => o_arg[5]~reg0.CLK
i_clk => o_arg[6]~reg0.CLK
i_clk => o_arg[7]~reg0.CLK
i_clk => o_arg[8]~reg0.CLK
i_clk => o_arg[9]~reg0.CLK
i_clk => o_arg[10]~reg0.CLK
i_clk => o_arg[11]~reg0.CLK
i_clk => o_arg[12]~reg0.CLK
i_clk => o_arg[13]~reg0.CLK
i_clk => o_arg[14]~reg0.CLK
i_clk => o_arg[15]~reg0.CLK
i_clk => o_arg[16]~reg0.CLK
i_clk => o_arg[17]~reg0.CLK
i_clk => o_arg[18]~reg0.CLK
i_clk => o_arg[19]~reg0.CLK
i_clk => o_arg[20]~reg0.CLK
i_clk => o_arg[21]~reg0.CLK
i_clk => o_arg[22]~reg0.CLK
i_clk => o_arg[23]~reg0.CLK
i_clk => o_arg[24]~reg0.CLK
i_clk => o_arg[25]~reg0.CLK
i_clk => o_arg[26]~reg0.CLK
i_clk => o_arg[27]~reg0.CLK
i_clk => o_arg[28]~reg0.CLK
i_clk => o_arg[29]~reg0.CLK
i_clk => o_arg[30]~reg0.CLK
i_clk => o_arg[31]~reg0.CLK
i_clk => o_resp[0]~reg0.CLK
i_clk => o_resp[1]~reg0.CLK
i_clk => o_resp[2]~reg0.CLK
i_clk => o_resp[3]~reg0.CLK
i_clk => o_resp[4]~reg0.CLK
i_clk => o_resp[5]~reg0.CLK
i_clk => o_cmd_response~reg0.CLK
i_clk => rx_sreg[0].CLK
i_clk => rx_sreg[1].CLK
i_clk => rx_sreg[2].CLK
i_clk => rx_sreg[3].CLK
i_clk => rx_sreg[4].CLK
i_clk => rx_sreg[5].CLK
i_clk => rx_sreg[6].CLK
i_clk => rx_sreg[7].CLK
i_clk => rx_sreg[8].CLK
i_clk => rx_sreg[9].CLK
i_clk => rx_sreg[10].CLK
i_clk => rx_sreg[11].CLK
i_clk => rx_sreg[12].CLK
i_clk => rx_sreg[13].CLK
i_clk => rx_sreg[14].CLK
i_clk => rx_sreg[15].CLK
i_clk => rx_sreg[16].CLK
i_clk => rx_sreg[17].CLK
i_clk => rx_sreg[18].CLK
i_clk => rx_sreg[19].CLK
i_clk => rx_sreg[20].CLK
i_clk => rx_sreg[21].CLK
i_clk => rx_sreg[22].CLK
i_clk => rx_sreg[23].CLK
i_clk => rx_sreg[24].CLK
i_clk => rx_sreg[25].CLK
i_clk => rx_sreg[26].CLK
i_clk => rx_sreg[27].CLK
i_clk => rx_sreg[28].CLK
i_clk => rx_sreg[29].CLK
i_clk => rx_sreg[30].CLK
i_clk => rx_sreg[31].CLK
i_clk => rx_sreg[32].CLK
i_clk => rx_sreg[33].CLK
i_clk => rx_sreg[34].CLK
i_clk => rx_sreg[35].CLK
i_clk => rx_sreg[36].CLK
i_clk => rx_sreg[37].CLK
i_clk => rx_sreg[38].CLK
i_clk => resp_count[0].CLK
i_clk => resp_count[1].CLK
i_clk => resp_count[2].CLK
i_clk => resp_count[3].CLK
i_clk => resp_count[4].CLK
i_clk => resp_count[5].CLK
i_clk => resp_count[6].CLK
i_clk => resp_count[7].CLK
i_clk => new_data.CLK
i_clk => cmd_type[0].CLK
i_clk => cmd_type[1].CLK
i_clk => cfg_dbl.CLK
i_clk => waiting_on_response.CLK
i_clk => tx_sreg[0].CLK
i_clk => tx_sreg[1].CLK
i_clk => tx_sreg[2].CLK
i_clk => tx_sreg[3].CLK
i_clk => tx_sreg[4].CLK
i_clk => tx_sreg[5].CLK
i_clk => tx_sreg[6].CLK
i_clk => tx_sreg[7].CLK
i_clk => tx_sreg[8].CLK
i_clk => tx_sreg[9].CLK
i_clk => tx_sreg[10].CLK
i_clk => tx_sreg[11].CLK
i_clk => tx_sreg[12].CLK
i_clk => tx_sreg[13].CLK
i_clk => tx_sreg[14].CLK
i_clk => tx_sreg[15].CLK
i_clk => tx_sreg[16].CLK
i_clk => tx_sreg[17].CLK
i_clk => tx_sreg[18].CLK
i_clk => tx_sreg[19].CLK
i_clk => tx_sreg[20].CLK
i_clk => tx_sreg[21].CLK
i_clk => tx_sreg[22].CLK
i_clk => tx_sreg[23].CLK
i_clk => tx_sreg[24].CLK
i_clk => tx_sreg[25].CLK
i_clk => tx_sreg[26].CLK
i_clk => tx_sreg[27].CLK
i_clk => tx_sreg[28].CLK
i_clk => tx_sreg[29].CLK
i_clk => tx_sreg[30].CLK
i_clk => tx_sreg[31].CLK
i_clk => tx_sreg[32].CLK
i_clk => tx_sreg[33].CLK
i_clk => tx_sreg[34].CLK
i_clk => tx_sreg[35].CLK
i_clk => tx_sreg[36].CLK
i_clk => tx_sreg[37].CLK
i_clk => tx_sreg[38].CLK
i_clk => tx_sreg[39].CLK
i_clk => tx_sreg[40].CLK
i_clk => tx_sreg[41].CLK
i_clk => tx_sreg[42].CLK
i_clk => tx_sreg[43].CLK
i_clk => tx_sreg[44].CLK
i_clk => tx_sreg[45].CLK
i_clk => tx_sreg[46].CLK
i_clk => tx_sreg[47].CLK
i_clk => srcount[0].CLK
i_clk => srcount[1].CLK
i_clk => srcount[2].CLK
i_clk => srcount[3].CLK
i_clk => srcount[4].CLK
i_clk => srcount[5].CLK
i_clk => active.CLK
i_reset => active.OUTPUTSELECT
i_reset => srcount.OUTPUTSELECT
i_reset => srcount.OUTPUTSELECT
i_reset => srcount.OUTPUTSELECT
i_reset => srcount.OUTPUTSELECT
i_reset => srcount.OUTPUTSELECT
i_reset => srcount.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => tx_sreg.OUTPUTSELECT
i_reset => waiting_on_response.OUTPUTSELECT
i_reset => cfg_dbl.OUTPUTSELECT
i_reset => cmd_type.OUTPUTSELECT
i_reset => cmd_type.OUTPUTSELECT
i_reset => always8.IN1
i_reset => always11.IN1
i_reset => always18.IN1
i_reset => always19.IN1
i_reset => always20.IN1
i_reset => r_busy.OUTPUTSELECT
i_cfg_ds => ~NO_FANOUT~
i_cfg_dbl => cfg_dbl.DATAB
i_ckstb => always0.IN1
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => tx_sreg.OUTPUTSELECT
i_ckstb => w_no_response.IN1
i_ckstb => o_done.IN1
i_ckstb => o_busy.IN1
i_cmd_request => lcl_accept.IN1
i_cmd_selfreply => ~NO_FANOUT~
i_cmd_type[0] => cmd_type.DATAB
i_cmd_type[0] => Equal1.IN1
i_cmd_type[1] => cmd_type.DATAB
i_cmd_type[1] => Equal1.IN0
i_cmd[0] => STEPCRC.IN0
i_cmd[0] => tx_sreg.DATAB
i_cmd[1] => STEPCRC.IN0
i_cmd[1] => tx_sreg.DATAB
i_cmd[2] => STEPCRC.IN0
i_cmd[2] => tx_sreg.DATAB
i_cmd[3] => STEPCRC.OUTPUTSELECT
i_cmd[3] => tx_sreg.DATAB
i_cmd[3] => STEPCRC.DATAA
i_cmd[3] => STEPCRC.DATAB
i_cmd[4] => tx_sreg.DATAB
i_cmd[4] => STEPCRC.IN1
i_cmd[4] => STEPCRC.DATAA
i_cmd[4] => STEPCRC.DATAB
i_cmd[5] => tx_sreg.DATAB
i_cmd[5] => STEPCRC.IN1
i_cmd[5] => STEPCRC.DATAA
i_cmd[5] => STEPCRC.DATAB
i_cmd[6] => tx_sreg.DATAB
i_cmd[6] => STEPCRC.IN1
i_cmd[6] => STEPCRC.DATAA
i_cmd[6] => STEPCRC.DATAB
i_arg[0] => STEPCRC.IN1
i_arg[0] => tx_sreg.DATAB
i_arg[1] => STEPCRC.IN1
i_arg[1] => tx_sreg.DATAB
i_arg[2] => STEPCRC.IN1
i_arg[2] => tx_sreg.DATAB
i_arg[3] => STEPCRC.IN1
i_arg[3] => tx_sreg.DATAB
i_arg[4] => STEPCRC.IN1
i_arg[4] => tx_sreg.DATAB
i_arg[5] => STEPCRC.IN1
i_arg[5] => tx_sreg.DATAB
i_arg[6] => STEPCRC.IN1
i_arg[6] => tx_sreg.DATAB
i_arg[7] => STEPCRC.IN1
i_arg[7] => tx_sreg.DATAB
i_arg[8] => STEPCRC.IN1
i_arg[8] => tx_sreg.DATAB
i_arg[9] => STEPCRC.IN1
i_arg[9] => tx_sreg.DATAB
i_arg[10] => STEPCRC.IN1
i_arg[10] => tx_sreg.DATAB
i_arg[11] => STEPCRC.IN1
i_arg[11] => tx_sreg.DATAB
i_arg[12] => STEPCRC.IN1
i_arg[12] => tx_sreg.DATAB
i_arg[13] => STEPCRC.IN1
i_arg[13] => tx_sreg.DATAB
i_arg[14] => STEPCRC.IN1
i_arg[14] => tx_sreg.DATAB
i_arg[15] => STEPCRC.IN1
i_arg[15] => tx_sreg.DATAB
i_arg[16] => STEPCRC.IN1
i_arg[16] => tx_sreg.DATAB
i_arg[17] => STEPCRC.IN1
i_arg[17] => tx_sreg.DATAB
i_arg[18] => STEPCRC.IN1
i_arg[18] => tx_sreg.DATAB
i_arg[19] => STEPCRC.IN1
i_arg[19] => tx_sreg.DATAB
i_arg[20] => STEPCRC.IN1
i_arg[20] => tx_sreg.DATAB
i_arg[21] => STEPCRC.IN1
i_arg[21] => tx_sreg.DATAB
i_arg[22] => STEPCRC.IN1
i_arg[22] => tx_sreg.DATAB
i_arg[23] => STEPCRC.IN1
i_arg[23] => tx_sreg.DATAB
i_arg[24] => STEPCRC.IN1
i_arg[24] => tx_sreg.DATAB
i_arg[25] => STEPCRC.IN1
i_arg[25] => tx_sreg.DATAB
i_arg[26] => STEPCRC.IN1
i_arg[26] => tx_sreg.DATAB
i_arg[27] => STEPCRC.IN1
i_arg[27] => tx_sreg.DATAB
i_arg[28] => STEPCRC.IN1
i_arg[28] => tx_sreg.DATAB
i_arg[29] => STEPCRC.IN1
i_arg[29] => tx_sreg.DATAB
i_arg[30] => STEPCRC.IN1
i_arg[30] => tx_sreg.DATAB
i_arg[31] => STEPCRC.IN1
i_arg[31] => tx_sreg.DATAB
o_busy <= o_busy.DB_MAX_OUTPUT_PORT_TYPE
o_done <= o_done~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_err <= o_err~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_ercode[0] <= o_ercode[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_ercode[1] <= o_ercode[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_cmd_en <= active.DB_MAX_OUTPUT_PORT_TYPE
o_cmd_data[0] <= o_cmd_data.DB_MAX_OUTPUT_PORT_TYPE
o_cmd_data[1] <= tx_sreg[47].DB_MAX_OUTPUT_PORT_TYPE
i_cmd_strb[0] => WideOr0.IN0
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => rx_sreg.OUTPUTSELECT
i_cmd_strb[0] => Add3.IN18
i_cmd_strb[0] => Equal14.IN31
i_cmd_strb[0] => Equal16.IN1
i_cmd_strb[1] => WideOr0.IN1
i_cmd_strb[1] => always7.IN1
i_cmd_strb[1] => always7.IN1
i_cmd_strb[1] => always7.IN1
i_cmd_strb[1] => always7.IN1
i_cmd_strb[1] => always16.IN1
i_cmd_strb[1] => Add2.IN8
i_cmd_strb[1] => Equal14.IN30
i_cmd_strb[1] => Equal16.IN0
i_cmd_data[0] => rx_sreg.DATAB
i_cmd_data[0] => STEPCRC.IN1
i_cmd_data[0] => STEPCRC.IN1
i_cmd_data[1] => rx_sreg.DATAB
i_cmd_data[1] => rx_sreg.DATAB
i_cmd_data[1] => rx_sreg.DATAA
i_cmd_data[1] => rx_sreg.DATAB
i_cmd_data[1] => STEPCRC.IN1
S_ASYNC_VALID => ~NO_FANOUT~
S_ASYNC_DATA[0] => ~NO_FANOUT~
S_ASYNC_DATA[1] => ~NO_FANOUT~
o_cmd_response <= o_cmd_response~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_resp[0] <= o_resp[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_resp[1] <= o_resp[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_resp[2] <= o_resp[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_resp[3] <= o_resp[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_resp[4] <= o_resp[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_resp[5] <= o_resp[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_arg[0] <= o_arg[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_arg[1] <= o_arg[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_arg[2] <= o_arg[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_arg[3] <= o_arg[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_arg[4] <= o_arg[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_arg[5] <= o_arg[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_arg[6] <= o_arg[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_arg[7] <= o_arg[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_arg[8] <= o_arg[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_arg[9] <= o_arg[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_arg[10] <= o_arg[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_arg[11] <= o_arg[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_arg[12] <= o_arg[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_arg[13] <= o_arg[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_arg[14] <= o_arg[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_arg[15] <= o_arg[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_arg[16] <= o_arg[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_arg[17] <= o_arg[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_arg[18] <= o_arg[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_arg[19] <= o_arg[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_arg[20] <= o_arg[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_arg[21] <= o_arg[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_arg[22] <= o_arg[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_arg[23] <= o_arg[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_arg[24] <= o_arg[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_arg[25] <= o_arg[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_arg[26] <= o_arg[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_arg[27] <= o_arg[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_arg[28] <= o_arg[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_arg[29] <= o_arg[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_arg[30] <= o_arg[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_arg[31] <= o_arg[31]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_mem_valid <= o_mem_valid~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_mem_strb[0] <= <VCC>
o_mem_strb[1] <= <VCC>
o_mem_strb[2] <= <VCC>
o_mem_strb[3] <= <VCC>
o_mem_addr[0] <= mem_addr[0].DB_MAX_OUTPUT_PORT_TYPE
o_mem_addr[1] <= mem_addr[1].DB_MAX_OUTPUT_PORT_TYPE
o_mem_addr[2] <= mem_addr[2].DB_MAX_OUTPUT_PORT_TYPE
o_mem_addr[3] <= mem_addr[3].DB_MAX_OUTPUT_PORT_TYPE
o_mem_addr[4] <= mem_addr[4].DB_MAX_OUTPUT_PORT_TYPE
o_mem_addr[5] <= mem_addr[5].DB_MAX_OUTPUT_PORT_TYPE
o_mem_addr[6] <= mem_addr[6].DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[0] <= o_mem_data[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[1] <= o_mem_data[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[2] <= o_mem_data[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[3] <= o_mem_data[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[4] <= o_mem_data[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[5] <= o_mem_data[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[6] <= o_mem_data[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[7] <= o_mem_data[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[8] <= o_mem_data[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[9] <= o_mem_data[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[10] <= o_mem_data[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[11] <= o_mem_data[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[12] <= o_mem_data[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[13] <= o_mem_data[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[14] <= o_mem_data[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[15] <= o_mem_data[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[16] <= o_mem_data[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[17] <= o_mem_data[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[18] <= o_mem_data[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[19] <= o_mem_data[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[20] <= o_mem_data[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[21] <= o_mem_data[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[22] <= o_mem_data[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[23] <= o_mem_data[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[24] <= o_mem_data[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[25] <= o_mem_data[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[26] <= o_mem_data[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[27] <= o_mem_data[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[28] <= o_mem_data[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[29] <= o_mem_data[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[30] <= o_mem_data[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[31] <= o_mem_data[31]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|EndeavourSoc|SdcardController:sdcard_ctrl|sdio_top:impl|sdio:u_sdio|sdtxframe:u_txframe
i_clk => ck_counts[0].CLK
i_clk => ck_counts[1].CLK
i_clk => ck_counts[2].CLK
i_clk => ck_counts[3].CLK
i_clk => ck_counts[4].CLK
i_clk => ck_data[0].CLK
i_clk => ck_data[1].CLK
i_clk => ck_data[2].CLK
i_clk => ck_data[3].CLK
i_clk => ck_data[4].CLK
i_clk => ck_data[5].CLK
i_clk => ck_data[6].CLK
i_clk => ck_data[7].CLK
i_clk => ck_data[8].CLK
i_clk => ck_data[9].CLK
i_clk => ck_data[10].CLK
i_clk => ck_data[11].CLK
i_clk => ck_data[12].CLK
i_clk => ck_data[13].CLK
i_clk => ck_data[14].CLK
i_clk => ck_data[15].CLK
i_clk => ck_data[16].CLK
i_clk => ck_data[17].CLK
i_clk => ck_data[18].CLK
i_clk => ck_data[19].CLK
i_clk => ck_data[20].CLK
i_clk => ck_data[21].CLK
i_clk => ck_data[22].CLK
i_clk => ck_data[23].CLK
i_clk => ck_data[24].CLK
i_clk => ck_data[25].CLK
i_clk => ck_data[26].CLK
i_clk => ck_data[27].CLK
i_clk => ck_data[28].CLK
i_clk => ck_data[29].CLK
i_clk => ck_data[30].CLK
i_clk => ck_data[31].CLK
i_clk => ck_sreg[0].CLK
i_clk => ck_sreg[1].CLK
i_clk => ck_sreg[2].CLK
i_clk => ck_sreg[3].CLK
i_clk => ck_sreg[4].CLK
i_clk => ck_sreg[5].CLK
i_clk => ck_sreg[6].CLK
i_clk => ck_sreg[7].CLK
i_clk => ck_sreg[8].CLK
i_clk => ck_sreg[9].CLK
i_clk => ck_sreg[10].CLK
i_clk => ck_sreg[11].CLK
i_clk => ck_sreg[12].CLK
i_clk => ck_sreg[13].CLK
i_clk => ck_sreg[14].CLK
i_clk => ck_sreg[15].CLK
i_clk => ck_sreg[16].CLK
i_clk => ck_sreg[17].CLK
i_clk => ck_sreg[18].CLK
i_clk => ck_sreg[19].CLK
i_clk => ck_sreg[20].CLK
i_clk => ck_sreg[21].CLK
i_clk => ck_sreg[22].CLK
i_clk => ck_sreg[23].CLK
i_clk => ck_sreg[24].CLK
i_clk => ck_sreg[25].CLK
i_clk => ck_sreg[26].CLK
i_clk => ck_sreg[27].CLK
i_clk => ck_sreg[28].CLK
i_clk => ck_sreg[29].CLK
i_clk => ck_sreg[30].CLK
i_clk => ck_sreg[31].CLK
i_clk => ck_stop_bit.CLK
i_clk => ck_valid.CLK
i_clk => crc_8d_reg[0].CLK
i_clk => crc_8d_reg[1].CLK
i_clk => crc_8d_reg[2].CLK
i_clk => crc_8d_reg[3].CLK
i_clk => crc_8d_reg[4].CLK
i_clk => crc_8d_reg[5].CLK
i_clk => crc_8d_reg[6].CLK
i_clk => crc_8d_reg[7].CLK
i_clk => crc_8d_reg[8].CLK
i_clk => crc_8d_reg[9].CLK
i_clk => crc_8d_reg[10].CLK
i_clk => crc_8d_reg[11].CLK
i_clk => crc_8d_reg[12].CLK
i_clk => crc_8d_reg[13].CLK
i_clk => crc_8d_reg[14].CLK
i_clk => crc_8d_reg[15].CLK
i_clk => crc_8d_reg[16].CLK
i_clk => crc_8d_reg[17].CLK
i_clk => crc_8d_reg[18].CLK
i_clk => crc_8d_reg[19].CLK
i_clk => crc_8d_reg[20].CLK
i_clk => crc_8d_reg[21].CLK
i_clk => crc_8d_reg[22].CLK
i_clk => crc_8d_reg[23].CLK
i_clk => crc_8d_reg[24].CLK
i_clk => crc_8d_reg[25].CLK
i_clk => crc_8d_reg[26].CLK
i_clk => crc_8d_reg[27].CLK
i_clk => crc_8d_reg[28].CLK
i_clk => crc_8d_reg[29].CLK
i_clk => crc_8d_reg[30].CLK
i_clk => crc_8d_reg[31].CLK
i_clk => crc_8d_reg[32].CLK
i_clk => crc_8d_reg[33].CLK
i_clk => crc_8d_reg[34].CLK
i_clk => crc_8d_reg[35].CLK
i_clk => crc_8d_reg[36].CLK
i_clk => crc_8d_reg[37].CLK
i_clk => crc_8d_reg[38].CLK
i_clk => crc_8d_reg[39].CLK
i_clk => crc_8d_reg[40].CLK
i_clk => crc_8d_reg[41].CLK
i_clk => crc_8d_reg[42].CLK
i_clk => crc_8d_reg[43].CLK
i_clk => crc_8d_reg[44].CLK
i_clk => crc_8d_reg[45].CLK
i_clk => crc_8d_reg[46].CLK
i_clk => crc_8d_reg[47].CLK
i_clk => crc_8d_reg[48].CLK
i_clk => crc_8d_reg[49].CLK
i_clk => crc_8d_reg[50].CLK
i_clk => crc_8d_reg[51].CLK
i_clk => crc_8d_reg[52].CLK
i_clk => crc_8d_reg[53].CLK
i_clk => crc_8d_reg[54].CLK
i_clk => crc_8d_reg[55].CLK
i_clk => crc_8d_reg[56].CLK
i_clk => crc_8d_reg[57].CLK
i_clk => crc_8d_reg[58].CLK
i_clk => crc_8d_reg[59].CLK
i_clk => crc_8d_reg[60].CLK
i_clk => crc_8d_reg[61].CLK
i_clk => crc_8d_reg[62].CLK
i_clk => crc_8d_reg[63].CLK
i_clk => crc_8d_reg[64].CLK
i_clk => crc_8d_reg[65].CLK
i_clk => crc_8d_reg[66].CLK
i_clk => crc_8d_reg[67].CLK
i_clk => crc_8d_reg[68].CLK
i_clk => crc_8d_reg[69].CLK
i_clk => crc_8d_reg[70].CLK
i_clk => crc_8d_reg[71].CLK
i_clk => crc_8d_reg[72].CLK
i_clk => crc_8d_reg[73].CLK
i_clk => crc_8d_reg[74].CLK
i_clk => crc_8d_reg[75].CLK
i_clk => crc_8d_reg[76].CLK
i_clk => crc_8d_reg[77].CLK
i_clk => crc_8d_reg[78].CLK
i_clk => crc_8d_reg[79].CLK
i_clk => crc_8d_reg[80].CLK
i_clk => crc_8d_reg[81].CLK
i_clk => crc_8d_reg[82].CLK
i_clk => crc_8d_reg[83].CLK
i_clk => crc_8d_reg[84].CLK
i_clk => crc_8d_reg[85].CLK
i_clk => crc_8d_reg[86].CLK
i_clk => crc_8d_reg[87].CLK
i_clk => crc_8d_reg[88].CLK
i_clk => crc_8d_reg[89].CLK
i_clk => crc_8d_reg[90].CLK
i_clk => crc_8d_reg[91].CLK
i_clk => crc_8d_reg[92].CLK
i_clk => crc_8d_reg[93].CLK
i_clk => crc_8d_reg[94].CLK
i_clk => crc_8d_reg[95].CLK
i_clk => crc_8d_reg[96].CLK
i_clk => crc_8d_reg[97].CLK
i_clk => crc_8d_reg[98].CLK
i_clk => crc_8d_reg[99].CLK
i_clk => crc_8d_reg[100].CLK
i_clk => crc_8d_reg[101].CLK
i_clk => crc_8d_reg[102].CLK
i_clk => crc_8d_reg[103].CLK
i_clk => crc_8d_reg[104].CLK
i_clk => crc_8d_reg[105].CLK
i_clk => crc_8d_reg[106].CLK
i_clk => crc_8d_reg[107].CLK
i_clk => crc_8d_reg[108].CLK
i_clk => crc_8d_reg[109].CLK
i_clk => crc_8d_reg[110].CLK
i_clk => crc_8d_reg[111].CLK
i_clk => crc_8d_reg[112].CLK
i_clk => crc_8d_reg[113].CLK
i_clk => crc_8d_reg[114].CLK
i_clk => crc_8d_reg[115].CLK
i_clk => crc_8d_reg[116].CLK
i_clk => crc_8d_reg[117].CLK
i_clk => crc_8d_reg[118].CLK
i_clk => crc_8d_reg[119].CLK
i_clk => crc_8d_reg[120].CLK
i_clk => crc_8d_reg[121].CLK
i_clk => crc_8d_reg[122].CLK
i_clk => crc_8d_reg[123].CLK
i_clk => crc_8d_reg[124].CLK
i_clk => crc_8d_reg[125].CLK
i_clk => crc_8d_reg[126].CLK
i_clk => crc_8d_reg[127].CLK
i_clk => crc_8d_reg[128].CLK
i_clk => crc_8d_reg[129].CLK
i_clk => crc_8d_reg[130].CLK
i_clk => crc_8d_reg[131].CLK
i_clk => crc_8d_reg[132].CLK
i_clk => crc_8d_reg[133].CLK
i_clk => crc_8d_reg[134].CLK
i_clk => crc_8d_reg[135].CLK
i_clk => crc_8d_reg[136].CLK
i_clk => crc_8d_reg[137].CLK
i_clk => crc_8d_reg[138].CLK
i_clk => crc_8d_reg[139].CLK
i_clk => crc_8d_reg[140].CLK
i_clk => crc_8d_reg[141].CLK
i_clk => crc_8d_reg[142].CLK
i_clk => crc_8d_reg[143].CLK
i_clk => crc_8d_reg[144].CLK
i_clk => crc_8d_reg[145].CLK
i_clk => crc_8d_reg[146].CLK
i_clk => crc_8d_reg[147].CLK
i_clk => crc_8d_reg[148].CLK
i_clk => crc_8d_reg[149].CLK
i_clk => crc_8d_reg[150].CLK
i_clk => crc_8d_reg[151].CLK
i_clk => crc_8d_reg[152].CLK
i_clk => crc_8d_reg[153].CLK
i_clk => crc_8d_reg[154].CLK
i_clk => crc_8d_reg[155].CLK
i_clk => crc_8d_reg[156].CLK
i_clk => crc_8d_reg[157].CLK
i_clk => crc_8d_reg[158].CLK
i_clk => crc_8d_reg[159].CLK
i_clk => crc_8d_reg[160].CLK
i_clk => crc_8d_reg[161].CLK
i_clk => crc_8d_reg[162].CLK
i_clk => crc_8d_reg[163].CLK
i_clk => crc_8d_reg[164].CLK
i_clk => crc_8d_reg[165].CLK
i_clk => crc_8d_reg[166].CLK
i_clk => crc_8d_reg[167].CLK
i_clk => crc_8d_reg[168].CLK
i_clk => crc_8d_reg[169].CLK
i_clk => crc_8d_reg[170].CLK
i_clk => crc_8d_reg[171].CLK
i_clk => crc_8d_reg[172].CLK
i_clk => crc_8d_reg[173].CLK
i_clk => crc_8d_reg[174].CLK
i_clk => crc_8d_reg[175].CLK
i_clk => crc_8d_reg[176].CLK
i_clk => crc_8d_reg[177].CLK
i_clk => crc_8d_reg[178].CLK
i_clk => crc_8d_reg[179].CLK
i_clk => crc_8d_reg[180].CLK
i_clk => crc_8d_reg[181].CLK
i_clk => crc_8d_reg[182].CLK
i_clk => crc_8d_reg[183].CLK
i_clk => crc_8d_reg[184].CLK
i_clk => crc_8d_reg[185].CLK
i_clk => crc_8d_reg[186].CLK
i_clk => crc_8d_reg[187].CLK
i_clk => crc_8d_reg[188].CLK
i_clk => crc_8d_reg[189].CLK
i_clk => crc_8d_reg[190].CLK
i_clk => crc_8d_reg[191].CLK
i_clk => crc_8d_reg[192].CLK
i_clk => crc_8d_reg[193].CLK
i_clk => crc_8d_reg[194].CLK
i_clk => crc_8d_reg[195].CLK
i_clk => crc_8d_reg[196].CLK
i_clk => crc_8d_reg[197].CLK
i_clk => crc_8d_reg[198].CLK
i_clk => crc_8d_reg[199].CLK
i_clk => crc_8d_reg[200].CLK
i_clk => crc_8d_reg[201].CLK
i_clk => crc_8d_reg[202].CLK
i_clk => crc_8d_reg[203].CLK
i_clk => crc_8d_reg[204].CLK
i_clk => crc_8d_reg[205].CLK
i_clk => crc_8d_reg[206].CLK
i_clk => crc_8d_reg[207].CLK
i_clk => crc_8d_reg[208].CLK
i_clk => crc_8d_reg[209].CLK
i_clk => crc_8d_reg[210].CLK
i_clk => crc_8d_reg[211].CLK
i_clk => crc_8d_reg[212].CLK
i_clk => crc_8d_reg[213].CLK
i_clk => crc_8d_reg[214].CLK
i_clk => crc_8d_reg[215].CLK
i_clk => crc_8d_reg[216].CLK
i_clk => crc_8d_reg[217].CLK
i_clk => crc_8d_reg[218].CLK
i_clk => crc_8d_reg[219].CLK
i_clk => crc_8d_reg[220].CLK
i_clk => crc_8d_reg[221].CLK
i_clk => crc_8d_reg[222].CLK
i_clk => crc_8d_reg[223].CLK
i_clk => crc_8d_reg[224].CLK
i_clk => crc_8d_reg[225].CLK
i_clk => crc_8d_reg[226].CLK
i_clk => crc_8d_reg[227].CLK
i_clk => crc_8d_reg[228].CLK
i_clk => crc_8d_reg[229].CLK
i_clk => crc_8d_reg[230].CLK
i_clk => crc_8d_reg[231].CLK
i_clk => crc_8d_reg[232].CLK
i_clk => crc_8d_reg[233].CLK
i_clk => crc_8d_reg[234].CLK
i_clk => crc_8d_reg[235].CLK
i_clk => crc_8d_reg[236].CLK
i_clk => crc_8d_reg[237].CLK
i_clk => crc_8d_reg[238].CLK
i_clk => crc_8d_reg[239].CLK
i_clk => crc_8d_reg[240].CLK
i_clk => crc_8d_reg[241].CLK
i_clk => crc_8d_reg[242].CLK
i_clk => crc_8d_reg[243].CLK
i_clk => crc_8d_reg[244].CLK
i_clk => crc_8d_reg[245].CLK
i_clk => crc_8d_reg[246].CLK
i_clk => crc_8d_reg[247].CLK
i_clk => crc_8d_reg[248].CLK
i_clk => crc_8d_reg[249].CLK
i_clk => crc_8d_reg[250].CLK
i_clk => crc_8d_reg[251].CLK
i_clk => crc_8d_reg[252].CLK
i_clk => crc_8d_reg[253].CLK
i_clk => crc_8d_reg[254].CLK
i_clk => crc_8d_reg[255].CLK
i_clk => crc_8w_reg[0].CLK
i_clk => crc_8w_reg[1].CLK
i_clk => crc_8w_reg[2].CLK
i_clk => crc_8w_reg[3].CLK
i_clk => crc_8w_reg[4].CLK
i_clk => crc_8w_reg[5].CLK
i_clk => crc_8w_reg[6].CLK
i_clk => crc_8w_reg[7].CLK
i_clk => crc_8w_reg[8].CLK
i_clk => crc_8w_reg[9].CLK
i_clk => crc_8w_reg[10].CLK
i_clk => crc_8w_reg[11].CLK
i_clk => crc_8w_reg[12].CLK
i_clk => crc_8w_reg[13].CLK
i_clk => crc_8w_reg[14].CLK
i_clk => crc_8w_reg[15].CLK
i_clk => crc_8w_reg[16].CLK
i_clk => crc_8w_reg[17].CLK
i_clk => crc_8w_reg[18].CLK
i_clk => crc_8w_reg[19].CLK
i_clk => crc_8w_reg[20].CLK
i_clk => crc_8w_reg[21].CLK
i_clk => crc_8w_reg[22].CLK
i_clk => crc_8w_reg[23].CLK
i_clk => crc_8w_reg[24].CLK
i_clk => crc_8w_reg[25].CLK
i_clk => crc_8w_reg[26].CLK
i_clk => crc_8w_reg[27].CLK
i_clk => crc_8w_reg[28].CLK
i_clk => crc_8w_reg[29].CLK
i_clk => crc_8w_reg[30].CLK
i_clk => crc_8w_reg[31].CLK
i_clk => crc_8w_reg[32].CLK
i_clk => crc_8w_reg[33].CLK
i_clk => crc_8w_reg[34].CLK
i_clk => crc_8w_reg[35].CLK
i_clk => crc_8w_reg[36].CLK
i_clk => crc_8w_reg[37].CLK
i_clk => crc_8w_reg[38].CLK
i_clk => crc_8w_reg[39].CLK
i_clk => crc_8w_reg[40].CLK
i_clk => crc_8w_reg[41].CLK
i_clk => crc_8w_reg[42].CLK
i_clk => crc_8w_reg[43].CLK
i_clk => crc_8w_reg[44].CLK
i_clk => crc_8w_reg[45].CLK
i_clk => crc_8w_reg[46].CLK
i_clk => crc_8w_reg[47].CLK
i_clk => crc_8w_reg[48].CLK
i_clk => crc_8w_reg[49].CLK
i_clk => crc_8w_reg[50].CLK
i_clk => crc_8w_reg[51].CLK
i_clk => crc_8w_reg[52].CLK
i_clk => crc_8w_reg[53].CLK
i_clk => crc_8w_reg[54].CLK
i_clk => crc_8w_reg[55].CLK
i_clk => crc_8w_reg[56].CLK
i_clk => crc_8w_reg[57].CLK
i_clk => crc_8w_reg[58].CLK
i_clk => crc_8w_reg[59].CLK
i_clk => crc_8w_reg[60].CLK
i_clk => crc_8w_reg[61].CLK
i_clk => crc_8w_reg[62].CLK
i_clk => crc_8w_reg[63].CLK
i_clk => crc_8w_reg[64].CLK
i_clk => crc_8w_reg[65].CLK
i_clk => crc_8w_reg[66].CLK
i_clk => crc_8w_reg[67].CLK
i_clk => crc_8w_reg[68].CLK
i_clk => crc_8w_reg[69].CLK
i_clk => crc_8w_reg[70].CLK
i_clk => crc_8w_reg[71].CLK
i_clk => crc_8w_reg[72].CLK
i_clk => crc_8w_reg[73].CLK
i_clk => crc_8w_reg[74].CLK
i_clk => crc_8w_reg[75].CLK
i_clk => crc_8w_reg[76].CLK
i_clk => crc_8w_reg[77].CLK
i_clk => crc_8w_reg[78].CLK
i_clk => crc_8w_reg[79].CLK
i_clk => crc_8w_reg[80].CLK
i_clk => crc_8w_reg[81].CLK
i_clk => crc_8w_reg[82].CLK
i_clk => crc_8w_reg[83].CLK
i_clk => crc_8w_reg[84].CLK
i_clk => crc_8w_reg[85].CLK
i_clk => crc_8w_reg[86].CLK
i_clk => crc_8w_reg[87].CLK
i_clk => crc_8w_reg[88].CLK
i_clk => crc_8w_reg[89].CLK
i_clk => crc_8w_reg[90].CLK
i_clk => crc_8w_reg[91].CLK
i_clk => crc_8w_reg[92].CLK
i_clk => crc_8w_reg[93].CLK
i_clk => crc_8w_reg[94].CLK
i_clk => crc_8w_reg[95].CLK
i_clk => crc_8w_reg[96].CLK
i_clk => crc_8w_reg[97].CLK
i_clk => crc_8w_reg[98].CLK
i_clk => crc_8w_reg[99].CLK
i_clk => crc_8w_reg[100].CLK
i_clk => crc_8w_reg[101].CLK
i_clk => crc_8w_reg[102].CLK
i_clk => crc_8w_reg[103].CLK
i_clk => crc_8w_reg[104].CLK
i_clk => crc_8w_reg[105].CLK
i_clk => crc_8w_reg[106].CLK
i_clk => crc_8w_reg[107].CLK
i_clk => crc_8w_reg[108].CLK
i_clk => crc_8w_reg[109].CLK
i_clk => crc_8w_reg[110].CLK
i_clk => crc_8w_reg[111].CLK
i_clk => crc_8w_reg[112].CLK
i_clk => crc_8w_reg[113].CLK
i_clk => crc_8w_reg[114].CLK
i_clk => crc_8w_reg[115].CLK
i_clk => crc_8w_reg[116].CLK
i_clk => crc_8w_reg[117].CLK
i_clk => crc_8w_reg[118].CLK
i_clk => crc_8w_reg[119].CLK
i_clk => crc_8w_reg[120].CLK
i_clk => crc_8w_reg[121].CLK
i_clk => crc_8w_reg[122].CLK
i_clk => crc_8w_reg[123].CLK
i_clk => crc_8w_reg[124].CLK
i_clk => crc_8w_reg[125].CLK
i_clk => crc_8w_reg[126].CLK
i_clk => crc_8w_reg[127].CLK
i_clk => crc_4w_reg[0].CLK
i_clk => crc_4w_reg[1].CLK
i_clk => crc_4w_reg[2].CLK
i_clk => crc_4w_reg[3].CLK
i_clk => crc_4w_reg[4].CLK
i_clk => crc_4w_reg[5].CLK
i_clk => crc_4w_reg[6].CLK
i_clk => crc_4w_reg[7].CLK
i_clk => crc_4w_reg[8].CLK
i_clk => crc_4w_reg[9].CLK
i_clk => crc_4w_reg[10].CLK
i_clk => crc_4w_reg[11].CLK
i_clk => crc_4w_reg[12].CLK
i_clk => crc_4w_reg[13].CLK
i_clk => crc_4w_reg[14].CLK
i_clk => crc_4w_reg[15].CLK
i_clk => crc_4w_reg[16].CLK
i_clk => crc_4w_reg[17].CLK
i_clk => crc_4w_reg[18].CLK
i_clk => crc_4w_reg[19].CLK
i_clk => crc_4w_reg[20].CLK
i_clk => crc_4w_reg[21].CLK
i_clk => crc_4w_reg[22].CLK
i_clk => crc_4w_reg[23].CLK
i_clk => crc_4w_reg[24].CLK
i_clk => crc_4w_reg[25].CLK
i_clk => crc_4w_reg[26].CLK
i_clk => crc_4w_reg[27].CLK
i_clk => crc_4w_reg[28].CLK
i_clk => crc_4w_reg[29].CLK
i_clk => crc_4w_reg[30].CLK
i_clk => crc_4w_reg[31].CLK
i_clk => crc_4w_reg[32].CLK
i_clk => crc_4w_reg[33].CLK
i_clk => crc_4w_reg[34].CLK
i_clk => crc_4w_reg[35].CLK
i_clk => crc_4w_reg[36].CLK
i_clk => crc_4w_reg[37].CLK
i_clk => crc_4w_reg[38].CLK
i_clk => crc_4w_reg[39].CLK
i_clk => crc_4w_reg[40].CLK
i_clk => crc_4w_reg[41].CLK
i_clk => crc_4w_reg[42].CLK
i_clk => crc_4w_reg[43].CLK
i_clk => crc_4w_reg[44].CLK
i_clk => crc_4w_reg[45].CLK
i_clk => crc_4w_reg[46].CLK
i_clk => crc_4w_reg[47].CLK
i_clk => crc_4w_reg[48].CLK
i_clk => crc_4w_reg[49].CLK
i_clk => crc_4w_reg[50].CLK
i_clk => crc_4w_reg[51].CLK
i_clk => crc_4w_reg[52].CLK
i_clk => crc_4w_reg[53].CLK
i_clk => crc_4w_reg[54].CLK
i_clk => crc_4w_reg[55].CLK
i_clk => crc_4w_reg[56].CLK
i_clk => crc_4w_reg[57].CLK
i_clk => crc_4w_reg[58].CLK
i_clk => crc_4w_reg[59].CLK
i_clk => crc_4w_reg[60].CLK
i_clk => crc_4w_reg[61].CLK
i_clk => crc_4w_reg[62].CLK
i_clk => crc_4w_reg[63].CLK
i_clk => crc_2w_reg[0].CLK
i_clk => crc_2w_reg[1].CLK
i_clk => crc_2w_reg[2].CLK
i_clk => crc_2w_reg[3].CLK
i_clk => crc_2w_reg[4].CLK
i_clk => crc_2w_reg[5].CLK
i_clk => crc_2w_reg[6].CLK
i_clk => crc_2w_reg[7].CLK
i_clk => crc_2w_reg[8].CLK
i_clk => crc_2w_reg[9].CLK
i_clk => crc_2w_reg[10].CLK
i_clk => crc_2w_reg[11].CLK
i_clk => crc_2w_reg[12].CLK
i_clk => crc_2w_reg[13].CLK
i_clk => crc_2w_reg[14].CLK
i_clk => crc_2w_reg[15].CLK
i_clk => crc_2w_reg[16].CLK
i_clk => crc_2w_reg[17].CLK
i_clk => crc_2w_reg[18].CLK
i_clk => crc_2w_reg[19].CLK
i_clk => crc_2w_reg[20].CLK
i_clk => crc_2w_reg[21].CLK
i_clk => crc_2w_reg[22].CLK
i_clk => crc_2w_reg[23].CLK
i_clk => crc_2w_reg[24].CLK
i_clk => crc_2w_reg[25].CLK
i_clk => crc_2w_reg[26].CLK
i_clk => crc_2w_reg[27].CLK
i_clk => crc_2w_reg[28].CLK
i_clk => crc_2w_reg[29].CLK
i_clk => crc_2w_reg[30].CLK
i_clk => crc_2w_reg[31].CLK
i_clk => crc_1w_reg[0].CLK
i_clk => crc_1w_reg[1].CLK
i_clk => crc_1w_reg[2].CLK
i_clk => crc_1w_reg[3].CLK
i_clk => crc_1w_reg[4].CLK
i_clk => crc_1w_reg[5].CLK
i_clk => crc_1w_reg[6].CLK
i_clk => crc_1w_reg[7].CLK
i_clk => crc_1w_reg[8].CLK
i_clk => crc_1w_reg[9].CLK
i_clk => crc_1w_reg[10].CLK
i_clk => crc_1w_reg[11].CLK
i_clk => crc_1w_reg[12].CLK
i_clk => crc_1w_reg[13].CLK
i_clk => crc_1w_reg[14].CLK
i_clk => crc_1w_reg[15].CLK
i_clk => pre_count[0].CLK
i_clk => pre_count[1].CLK
i_clk => pre_count[2].CLK
i_clk => pre_count[3].CLK
i_clk => pre_data[0].CLK
i_clk => pre_data[1].CLK
i_clk => pre_data[2].CLK
i_clk => pre_data[3].CLK
i_clk => pre_data[4].CLK
i_clk => pre_data[5].CLK
i_clk => pre_data[6].CLK
i_clk => pre_data[7].CLK
i_clk => pre_data[8].CLK
i_clk => pre_data[9].CLK
i_clk => pre_data[10].CLK
i_clk => pre_data[11].CLK
i_clk => pre_data[12].CLK
i_clk => pre_data[13].CLK
i_clk => pre_data[14].CLK
i_clk => pre_data[15].CLK
i_clk => pre_data[16].CLK
i_clk => pre_data[17].CLK
i_clk => pre_data[18].CLK
i_clk => pre_data[19].CLK
i_clk => pre_data[20].CLK
i_clk => pre_data[21].CLK
i_clk => pre_data[22].CLK
i_clk => pre_data[23].CLK
i_clk => pre_data[24].CLK
i_clk => pre_data[25].CLK
i_clk => pre_data[26].CLK
i_clk => pre_data[27].CLK
i_clk => pre_data[28].CLK
i_clk => pre_data[29].CLK
i_clk => pre_data[30].CLK
i_clk => pre_data[31].CLK
i_clk => pre_valid.CLK
i_clk => cfg_ddr.CLK
i_clk => cfg_width[0].CLK
i_clk => cfg_width[1].CLK
i_clk => pstate~4.DATAIN
i_clk => cfg_period~1.DATAIN
i_reset => cfg_width.OUTPUTSELECT
i_reset => cfg_width.OUTPUTSELECT
i_reset => cfg_ddr.OUTPUTSELECT
i_reset => pstate.OUTPUTSELECT
i_reset => pstate.OUTPUTSELECT
i_reset => pstate.OUTPUTSELECT
i_reset => pstate.OUTPUTSELECT
i_reset => pre_valid.OUTPUTSELECT
i_reset => pre_data.OUTPUTSELECT
i_reset => pre_data.OUTPUTSELECT
i_reset => pre_data.OUTPUTSELECT
i_reset => pre_data.OUTPUTSELECT
i_reset => pre_data.OUTPUTSELECT
i_reset => pre_data.OUTPUTSELECT
i_reset => pre_data.OUTPUTSELECT
i_reset => pre_data.OUTPUTSELECT
i_reset => pre_data.OUTPUTSELECT
i_reset => pre_data.OUTPUTSELECT
i_reset => pre_data.OUTPUTSELECT
i_reset => pre_data.OUTPUTSELECT
i_reset => pre_data.OUTPUTSELECT
i_reset => pre_data.OUTPUTSELECT
i_reset => pre_data.OUTPUTSELECT
i_reset => pre_data.OUTPUTSELECT
i_reset => pre_data.OUTPUTSELECT
i_reset => pre_data.OUTPUTSELECT
i_reset => pre_data.OUTPUTSELECT
i_reset => pre_data.OUTPUTSELECT
i_reset => pre_data.OUTPUTSELECT
i_reset => pre_data.OUTPUTSELECT
i_reset => pre_data.OUTPUTSELECT
i_reset => pre_data.OUTPUTSELECT
i_reset => pre_data.OUTPUTSELECT
i_reset => pre_data.OUTPUTSELECT
i_reset => pre_data.OUTPUTSELECT
i_reset => pre_data.OUTPUTSELECT
i_reset => pre_data.OUTPUTSELECT
i_reset => pre_data.OUTPUTSELECT
i_reset => pre_data.OUTPUTSELECT
i_reset => pre_data.OUTPUTSELECT
i_reset => pre_count.OUTPUTSELECT
i_reset => pre_count.OUTPUTSELECT
i_reset => pre_count.OUTPUTSELECT
i_reset => pre_count.OUTPUTSELECT
i_reset => always6.IN1
i_reset => ck_valid.OUTPUTSELECT
i_reset => ck_stop_bit.OUTPUTSELECT
i_reset => ck_sreg.OUTPUTSELECT
i_reset => ck_sreg.OUTPUTSELECT
i_reset => ck_sreg.OUTPUTSELECT
i_reset => ck_sreg.OUTPUTSELECT
i_reset => ck_sreg.OUTPUTSELECT
i_reset => ck_sreg.OUTPUTSELECT
i_reset => ck_sreg.OUTPUTSELECT
i_reset => ck_sreg.OUTPUTSELECT
i_reset => ck_sreg.OUTPUTSELECT
i_reset => ck_sreg.OUTPUTSELECT
i_reset => ck_sreg.OUTPUTSELECT
i_reset => ck_sreg.OUTPUTSELECT
i_reset => ck_sreg.OUTPUTSELECT
i_reset => ck_sreg.OUTPUTSELECT
i_reset => ck_sreg.OUTPUTSELECT
i_reset => ck_sreg.OUTPUTSELECT
i_reset => ck_sreg.OUTPUTSELECT
i_reset => ck_sreg.OUTPUTSELECT
i_reset => ck_sreg.OUTPUTSELECT
i_reset => ck_sreg.OUTPUTSELECT
i_reset => ck_sreg.OUTPUTSELECT
i_reset => ck_sreg.OUTPUTSELECT
i_reset => ck_sreg.OUTPUTSELECT
i_reset => ck_sreg.OUTPUTSELECT
i_reset => ck_sreg.OUTPUTSELECT
i_reset => ck_sreg.OUTPUTSELECT
i_reset => ck_sreg.OUTPUTSELECT
i_reset => ck_sreg.OUTPUTSELECT
i_reset => ck_sreg.OUTPUTSELECT
i_reset => ck_sreg.OUTPUTSELECT
i_reset => ck_sreg.OUTPUTSELECT
i_reset => ck_sreg.OUTPUTSELECT
i_reset => ck_data.OUTPUTSELECT
i_reset => ck_data.OUTPUTSELECT
i_reset => ck_data.OUTPUTSELECT
i_reset => ck_data.OUTPUTSELECT
i_reset => ck_data.OUTPUTSELECT
i_reset => ck_data.OUTPUTSELECT
i_reset => ck_data.OUTPUTSELECT
i_reset => ck_data.OUTPUTSELECT
i_reset => ck_data.OUTPUTSELECT
i_reset => ck_data.OUTPUTSELECT
i_reset => ck_data.OUTPUTSELECT
i_reset => ck_data.OUTPUTSELECT
i_reset => ck_data.OUTPUTSELECT
i_reset => ck_data.OUTPUTSELECT
i_reset => ck_data.OUTPUTSELECT
i_reset => ck_data.OUTPUTSELECT
i_reset => ck_data.OUTPUTSELECT
i_reset => ck_data.OUTPUTSELECT
i_reset => ck_data.OUTPUTSELECT
i_reset => ck_data.OUTPUTSELECT
i_reset => ck_data.OUTPUTSELECT
i_reset => ck_data.OUTPUTSELECT
i_reset => ck_data.OUTPUTSELECT
i_reset => ck_data.OUTPUTSELECT
i_reset => ck_data.OUTPUTSELECT
i_reset => ck_data.OUTPUTSELECT
i_reset => ck_data.OUTPUTSELECT
i_reset => ck_data.OUTPUTSELECT
i_reset => ck_data.OUTPUTSELECT
i_reset => ck_data.OUTPUTSELECT
i_reset => ck_data.OUTPUTSELECT
i_reset => ck_data.OUTPUTSELECT
i_reset => ck_counts.OUTPUTSELECT
i_reset => ck_counts.OUTPUTSELECT
i_reset => ck_counts.OUTPUTSELECT
i_reset => ck_counts.OUTPUTSELECT
i_reset => ck_counts.OUTPUTSELECT
i_cfg_spd[0] => ~NO_FANOUT~
i_cfg_spd[1] => ~NO_FANOUT~
i_cfg_spd[2] => ~NO_FANOUT~
i_cfg_spd[3] => ~NO_FANOUT~
i_cfg_spd[4] => ~NO_FANOUT~
i_cfg_spd[5] => ~NO_FANOUT~
i_cfg_spd[6] => ~NO_FANOUT~
i_cfg_spd[7] => ~NO_FANOUT~
i_cfg_width[0] => cfg_width.DATAB
i_cfg_width[1] => cfg_width.DATAB
i_cfg_ddr => cfg_ddr.DATAB
i_cfg_ddr => ck_counts.IN1
i_en => start_packet.IN0
i_en => always6.IN1
i_ckstb => start_packet.IN1
i_ckstb => always6.IN0
i_ckstb => always8.IN1
i_ckstb => always8.IN1
i_ckstb => pre_ready.IN1
i_hlfck => always8.IN1
i_hlfck => ck_counts.IN1
S_VALID => start_packet.IN1
S_VALID => pre_data.OUTPUTSELECT
S_VALID => pre_data.OUTPUTSELECT
S_VALID => pre_data.OUTPUTSELECT
S_VALID => pre_data.OUTPUTSELECT
S_VALID => pre_data.OUTPUTSELECT
S_VALID => pre_data.OUTPUTSELECT
S_VALID => pre_data.OUTPUTSELECT
S_VALID => pre_data.OUTPUTSELECT
S_VALID => pre_data.OUTPUTSELECT
S_VALID => pre_data.OUTPUTSELECT
S_VALID => pre_data.OUTPUTSELECT
S_VALID => pre_data.OUTPUTSELECT
S_VALID => pre_data.OUTPUTSELECT
S_VALID => pre_data.OUTPUTSELECT
S_VALID => pre_data.OUTPUTSELECT
S_VALID => pre_data.OUTPUTSELECT
S_VALID => pre_data.OUTPUTSELECT
S_VALID => pre_data.OUTPUTSELECT
S_VALID => pre_data.OUTPUTSELECT
S_VALID => pre_data.OUTPUTSELECT
S_VALID => pre_data.OUTPUTSELECT
S_VALID => pre_data.OUTPUTSELECT
S_VALID => pre_data.OUTPUTSELECT
S_VALID => pre_data.OUTPUTSELECT
S_VALID => pre_data.OUTPUTSELECT
S_VALID => pre_data.OUTPUTSELECT
S_VALID => pre_data.OUTPUTSELECT
S_VALID => pre_data.OUTPUTSELECT
S_VALID => pre_data.OUTPUTSELECT
S_VALID => pre_data.OUTPUTSELECT
S_VALID => pre_data.OUTPUTSELECT
S_VALID => pre_data.OUTPUTSELECT
S_VALID => always6.IN1
S_READY <= S_READY.DB_MAX_OUTPUT_PORT_TYPE
S_DATA[0] => pre_data.DATAB
S_DATA[0] => pre_data.DATAB
S_DATA[0] => STEPCRC.IN1
S_DATA[0] => STEPCRC.IN1
S_DATA[0] => STEPCRC.IN1
S_DATA[0] => STEPCRC.IN1
S_DATA[0] => STEPCRC.IN1
S_DATA[1] => pre_data.DATAB
S_DATA[1] => pre_data.DATAB
S_DATA[1] => STEPCRC.IN1
S_DATA[1] => STEPCRC.IN1
S_DATA[1] => STEPCRC.IN1
S_DATA[1] => STEPCRC.IN1
S_DATA[1] => STEPCRC.IN1
S_DATA[2] => pre_data.DATAB
S_DATA[2] => pre_data.DATAB
S_DATA[2] => STEPCRC.IN1
S_DATA[2] => STEPCRC.IN1
S_DATA[2] => STEPCRC.IN1
S_DATA[2] => STEPCRC.IN1
S_DATA[2] => STEPCRC.IN1
S_DATA[3] => pre_data.DATAB
S_DATA[3] => pre_data.DATAB
S_DATA[3] => STEPCRC.IN1
S_DATA[3] => STEPCRC.IN1
S_DATA[3] => STEPCRC.IN1
S_DATA[3] => STEPCRC.IN1
S_DATA[3] => STEPCRC.IN1
S_DATA[4] => pre_data.DATAB
S_DATA[4] => pre_data.DATAB
S_DATA[4] => STEPCRC.IN1
S_DATA[4] => STEPCRC.IN1
S_DATA[4] => STEPCRC.IN1
S_DATA[4] => STEPCRC.IN1
S_DATA[4] => STEPCRC.IN1
S_DATA[5] => pre_data.DATAB
S_DATA[5] => pre_data.DATAB
S_DATA[5] => STEPCRC.IN1
S_DATA[5] => STEPCRC.IN1
S_DATA[5] => STEPCRC.IN1
S_DATA[5] => STEPCRC.IN1
S_DATA[5] => STEPCRC.IN1
S_DATA[6] => pre_data.DATAB
S_DATA[6] => pre_data.DATAB
S_DATA[6] => STEPCRC.IN1
S_DATA[6] => STEPCRC.IN1
S_DATA[6] => STEPCRC.IN1
S_DATA[6] => STEPCRC.IN1
S_DATA[6] => STEPCRC.IN1
S_DATA[7] => pre_data.DATAB
S_DATA[7] => pre_data.DATAB
S_DATA[7] => STEPCRC.IN1
S_DATA[7] => STEPCRC.IN1
S_DATA[7] => STEPCRC.IN1
S_DATA[7] => STEPCRC.IN1
S_DATA[7] => STEPCRC.IN1
S_DATA[8] => pre_data.DATAB
S_DATA[8] => pre_data.DATAB
S_DATA[8] => STEPCRC.IN1
S_DATA[8] => STEPCRC.IN1
S_DATA[8] => STEPCRC.IN1
S_DATA[8] => STEPCRC.IN1
S_DATA[8] => STEPCRC.IN1
S_DATA[9] => pre_data.DATAB
S_DATA[9] => pre_data.DATAB
S_DATA[9] => STEPCRC.IN1
S_DATA[9] => STEPCRC.IN1
S_DATA[9] => STEPCRC.IN1
S_DATA[9] => STEPCRC.IN1
S_DATA[9] => STEPCRC.IN1
S_DATA[10] => pre_data.DATAB
S_DATA[10] => pre_data.DATAB
S_DATA[10] => STEPCRC.IN1
S_DATA[10] => STEPCRC.IN1
S_DATA[10] => STEPCRC.IN1
S_DATA[10] => STEPCRC.IN1
S_DATA[10] => STEPCRC.IN1
S_DATA[11] => pre_data.DATAB
S_DATA[11] => pre_data.DATAB
S_DATA[11] => STEPCRC.IN1
S_DATA[11] => STEPCRC.IN1
S_DATA[11] => STEPCRC.IN1
S_DATA[11] => STEPCRC.IN1
S_DATA[11] => STEPCRC.IN1
S_DATA[12] => pre_data.DATAB
S_DATA[12] => pre_data.DATAB
S_DATA[12] => STEPCRC.IN1
S_DATA[12] => STEPCRC.IN1
S_DATA[12] => STEPCRC.IN1
S_DATA[12] => STEPCRC.IN1
S_DATA[12] => STEPCRC.IN1
S_DATA[13] => pre_data.DATAB
S_DATA[13] => pre_data.DATAB
S_DATA[13] => STEPCRC.IN1
S_DATA[13] => STEPCRC.IN1
S_DATA[13] => STEPCRC.IN1
S_DATA[13] => STEPCRC.IN1
S_DATA[13] => STEPCRC.IN1
S_DATA[14] => pre_data.DATAB
S_DATA[14] => pre_data.DATAB
S_DATA[14] => STEPCRC.IN1
S_DATA[14] => STEPCRC.IN1
S_DATA[14] => STEPCRC.IN1
S_DATA[14] => STEPCRC.IN1
S_DATA[14] => STEPCRC.IN1
S_DATA[15] => pre_data.DATAB
S_DATA[15] => pre_data.DATAB
S_DATA[15] => STEPCRC.IN1
S_DATA[15] => STEPCRC.IN1
S_DATA[15] => STEPCRC.IN1
S_DATA[15] => STEPCRC.IN1
S_DATA[15] => STEPCRC.IN1
S_DATA[16] => pre_data.DATAB
S_DATA[16] => pre_data.DATAB
S_DATA[16] => STEPCRC.IN1
S_DATA[16] => STEPCRC.IN1
S_DATA[16] => STEPCRC.IN1
S_DATA[16] => STEPCRC.IN1
S_DATA[16] => STEPCRC.IN1
S_DATA[17] => pre_data.DATAB
S_DATA[17] => pre_data.DATAB
S_DATA[17] => STEPCRC.IN1
S_DATA[17] => STEPCRC.IN1
S_DATA[17] => STEPCRC.IN1
S_DATA[17] => STEPCRC.IN1
S_DATA[17] => STEPCRC.IN1
S_DATA[18] => pre_data.DATAB
S_DATA[18] => pre_data.DATAB
S_DATA[18] => STEPCRC.IN1
S_DATA[18] => STEPCRC.IN1
S_DATA[18] => STEPCRC.IN1
S_DATA[18] => STEPCRC.IN1
S_DATA[18] => STEPCRC.IN1
S_DATA[19] => pre_data.DATAB
S_DATA[19] => pre_data.DATAB
S_DATA[19] => STEPCRC.IN1
S_DATA[19] => STEPCRC.IN1
S_DATA[19] => STEPCRC.IN1
S_DATA[19] => STEPCRC.IN1
S_DATA[19] => STEPCRC.IN1
S_DATA[20] => pre_data.DATAB
S_DATA[20] => pre_data.DATAB
S_DATA[20] => STEPCRC.IN1
S_DATA[20] => STEPCRC.IN1
S_DATA[20] => STEPCRC.IN1
S_DATA[20] => STEPCRC.IN1
S_DATA[20] => STEPCRC.IN1
S_DATA[21] => pre_data.DATAB
S_DATA[21] => pre_data.DATAB
S_DATA[21] => STEPCRC.IN1
S_DATA[21] => STEPCRC.IN1
S_DATA[21] => STEPCRC.IN1
S_DATA[21] => STEPCRC.IN1
S_DATA[21] => STEPCRC.IN1
S_DATA[22] => pre_data.DATAB
S_DATA[22] => pre_data.DATAB
S_DATA[22] => STEPCRC.IN1
S_DATA[22] => STEPCRC.IN1
S_DATA[22] => STEPCRC.IN1
S_DATA[22] => STEPCRC.IN1
S_DATA[22] => STEPCRC.IN1
S_DATA[23] => pre_data.DATAB
S_DATA[23] => pre_data.DATAB
S_DATA[23] => STEPCRC.IN1
S_DATA[23] => STEPCRC.IN1
S_DATA[23] => STEPCRC.IN1
S_DATA[23] => STEPCRC.IN1
S_DATA[23] => STEPCRC.IN1
S_DATA[24] => pre_data.DATAB
S_DATA[24] => pre_data.DATAB
S_DATA[24] => STEPCRC.IN1
S_DATA[24] => STEPCRC.IN1
S_DATA[24] => STEPCRC.IN1
S_DATA[24] => STEPCRC.IN1
S_DATA[24] => STEPCRC.IN1
S_DATA[25] => pre_data.DATAB
S_DATA[25] => pre_data.DATAB
S_DATA[25] => STEPCRC.IN1
S_DATA[25] => STEPCRC.IN1
S_DATA[25] => STEPCRC.IN1
S_DATA[25] => STEPCRC.IN1
S_DATA[25] => STEPCRC.IN1
S_DATA[26] => pre_data.DATAB
S_DATA[26] => pre_data.DATAB
S_DATA[26] => STEPCRC.IN1
S_DATA[26] => STEPCRC.IN1
S_DATA[26] => STEPCRC.IN1
S_DATA[26] => STEPCRC.IN1
S_DATA[26] => STEPCRC.IN1
S_DATA[27] => pre_data.DATAB
S_DATA[27] => pre_data.DATAB
S_DATA[27] => STEPCRC.IN1
S_DATA[27] => STEPCRC.IN1
S_DATA[27] => STEPCRC.IN1
S_DATA[27] => STEPCRC.IN1
S_DATA[27] => STEPCRC.IN1
S_DATA[28] => pre_data.DATAB
S_DATA[28] => pre_data.DATAB
S_DATA[28] => STEPCRC.IN1
S_DATA[28] => STEPCRC.IN1
S_DATA[28] => STEPCRC.IN1
S_DATA[28] => STEPCRC.IN1
S_DATA[28] => STEPCRC.IN1
S_DATA[29] => pre_data.DATAB
S_DATA[29] => pre_data.DATAB
S_DATA[29] => STEPCRC.IN1
S_DATA[29] => STEPCRC.IN1
S_DATA[29] => STEPCRC.IN1
S_DATA[29] => STEPCRC.IN1
S_DATA[29] => STEPCRC.IN1
S_DATA[30] => pre_data.DATAB
S_DATA[30] => pre_data.DATAB
S_DATA[30] => STEPCRC.IN1
S_DATA[30] => STEPCRC.IN1
S_DATA[30] => STEPCRC.IN1
S_DATA[30] => STEPCRC.IN1
S_DATA[30] => STEPCRC.IN1
S_DATA[31] => pre_data.DATAB
S_DATA[31] => pre_data.DATAB
S_DATA[31] => STEPCRC.IN1
S_DATA[31] => STEPCRC.IN1
S_DATA[31] => STEPCRC.IN1
S_DATA[31] => STEPCRC.IN1
S_DATA[31] => STEPCRC.IN1
S_LAST => pstate.DATAB
S_LAST => pstate.DATAB
S_LAST => pstate.DATAB
S_LAST => pstate.DATAB
tx_valid <= ck_valid.DB_MAX_OUTPUT_PORT_TYPE
tx_data[0] <= ck_data[0].DB_MAX_OUTPUT_PORT_TYPE
tx_data[1] <= ck_data[1].DB_MAX_OUTPUT_PORT_TYPE
tx_data[2] <= ck_data[2].DB_MAX_OUTPUT_PORT_TYPE
tx_data[3] <= ck_data[3].DB_MAX_OUTPUT_PORT_TYPE
tx_data[4] <= ck_data[4].DB_MAX_OUTPUT_PORT_TYPE
tx_data[5] <= ck_data[5].DB_MAX_OUTPUT_PORT_TYPE
tx_data[6] <= ck_data[6].DB_MAX_OUTPUT_PORT_TYPE
tx_data[7] <= ck_data[7].DB_MAX_OUTPUT_PORT_TYPE
tx_data[8] <= ck_data[8].DB_MAX_OUTPUT_PORT_TYPE
tx_data[9] <= ck_data[9].DB_MAX_OUTPUT_PORT_TYPE
tx_data[10] <= ck_data[10].DB_MAX_OUTPUT_PORT_TYPE
tx_data[11] <= ck_data[11].DB_MAX_OUTPUT_PORT_TYPE
tx_data[12] <= ck_data[12].DB_MAX_OUTPUT_PORT_TYPE
tx_data[13] <= ck_data[13].DB_MAX_OUTPUT_PORT_TYPE
tx_data[14] <= ck_data[14].DB_MAX_OUTPUT_PORT_TYPE
tx_data[15] <= ck_data[15].DB_MAX_OUTPUT_PORT_TYPE
tx_data[16] <= ck_data[16].DB_MAX_OUTPUT_PORT_TYPE
tx_data[17] <= ck_data[17].DB_MAX_OUTPUT_PORT_TYPE
tx_data[18] <= ck_data[18].DB_MAX_OUTPUT_PORT_TYPE
tx_data[19] <= ck_data[19].DB_MAX_OUTPUT_PORT_TYPE
tx_data[20] <= ck_data[20].DB_MAX_OUTPUT_PORT_TYPE
tx_data[21] <= ck_data[21].DB_MAX_OUTPUT_PORT_TYPE
tx_data[22] <= ck_data[22].DB_MAX_OUTPUT_PORT_TYPE
tx_data[23] <= ck_data[23].DB_MAX_OUTPUT_PORT_TYPE
tx_data[24] <= ck_data[24].DB_MAX_OUTPUT_PORT_TYPE
tx_data[25] <= ck_data[25].DB_MAX_OUTPUT_PORT_TYPE
tx_data[26] <= ck_data[26].DB_MAX_OUTPUT_PORT_TYPE
tx_data[27] <= ck_data[27].DB_MAX_OUTPUT_PORT_TYPE
tx_data[28] <= ck_data[28].DB_MAX_OUTPUT_PORT_TYPE
tx_data[29] <= ck_data[29].DB_MAX_OUTPUT_PORT_TYPE
tx_data[30] <= ck_data[30].DB_MAX_OUTPUT_PORT_TYPE
tx_data[31] <= ck_data[31].DB_MAX_OUTPUT_PORT_TYPE


|EndeavourSoc|SdcardController:sdcard_ctrl|sdio_top:impl|sdio:u_sdio|sdrxframe:u_rxframe
i_clk => r_timeout[0].CLK
i_clk => r_timeout[1].CLK
i_clk => r_timeout[2].CLK
i_clk => r_timeout[3].CLK
i_clk => r_timeout[4].CLK
i_clk => r_timeout[5].CLK
i_clk => r_timeout[6].CLK
i_clk => r_timeout[7].CLK
i_clk => r_timeout[8].CLK
i_clk => r_timeout[9].CLK
i_clk => r_timeout[10].CLK
i_clk => r_timeout[11].CLK
i_clk => r_timeout[12].CLK
i_clk => r_timeout[13].CLK
i_clk => r_timeout[14].CLK
i_clk => r_timeout[15].CLK
i_clk => r_timeout[16].CLK
i_clk => r_timeout[17].CLK
i_clk => r_timeout[18].CLK
i_clk => r_timeout[19].CLK
i_clk => r_timeout[20].CLK
i_clk => r_timeout[21].CLK
i_clk => r_timeout[22].CLK
i_clk => r_watchdog.CLK
i_clk => o_err~reg0.CLK
i_clk => o_done~reg0.CLK
i_clk => o_ercode~reg0.CLK
i_clk => GEN_RAIL_CRC[3].lcl_err[0].CLK
i_clk => GEN_RAIL_CRC[3].lcl_err[1].CLK
i_clk => GEN_RAIL_CRC[3].nedge_crc[0].CLK
i_clk => GEN_RAIL_CRC[3].nedge_crc[1].CLK
i_clk => GEN_RAIL_CRC[3].nedge_crc[2].CLK
i_clk => GEN_RAIL_CRC[3].nedge_crc[3].CLK
i_clk => GEN_RAIL_CRC[3].nedge_crc[4].CLK
i_clk => GEN_RAIL_CRC[3].nedge_crc[5].CLK
i_clk => GEN_RAIL_CRC[3].nedge_crc[6].CLK
i_clk => GEN_RAIL_CRC[3].nedge_crc[7].CLK
i_clk => GEN_RAIL_CRC[3].nedge_crc[8].CLK
i_clk => GEN_RAIL_CRC[3].nedge_crc[9].CLK
i_clk => GEN_RAIL_CRC[3].nedge_crc[10].CLK
i_clk => GEN_RAIL_CRC[3].nedge_crc[11].CLK
i_clk => GEN_RAIL_CRC[3].nedge_crc[12].CLK
i_clk => GEN_RAIL_CRC[3].nedge_crc[13].CLK
i_clk => GEN_RAIL_CRC[3].nedge_crc[14].CLK
i_clk => GEN_RAIL_CRC[3].nedge_crc[15].CLK
i_clk => GEN_RAIL_CRC[3].pedge_crc[0].CLK
i_clk => GEN_RAIL_CRC[3].pedge_crc[1].CLK
i_clk => GEN_RAIL_CRC[3].pedge_crc[2].CLK
i_clk => GEN_RAIL_CRC[3].pedge_crc[3].CLK
i_clk => GEN_RAIL_CRC[3].pedge_crc[4].CLK
i_clk => GEN_RAIL_CRC[3].pedge_crc[5].CLK
i_clk => GEN_RAIL_CRC[3].pedge_crc[6].CLK
i_clk => GEN_RAIL_CRC[3].pedge_crc[7].CLK
i_clk => GEN_RAIL_CRC[3].pedge_crc[8].CLK
i_clk => GEN_RAIL_CRC[3].pedge_crc[9].CLK
i_clk => GEN_RAIL_CRC[3].pedge_crc[10].CLK
i_clk => GEN_RAIL_CRC[3].pedge_crc[11].CLK
i_clk => GEN_RAIL_CRC[3].pedge_crc[12].CLK
i_clk => GEN_RAIL_CRC[3].pedge_crc[13].CLK
i_clk => GEN_RAIL_CRC[3].pedge_crc[14].CLK
i_clk => GEN_RAIL_CRC[3].pedge_crc[15].CLK
i_clk => GEN_RAIL_CRC[2].lcl_err[0].CLK
i_clk => GEN_RAIL_CRC[2].lcl_err[1].CLK
i_clk => GEN_RAIL_CRC[2].nedge_crc[0].CLK
i_clk => GEN_RAIL_CRC[2].nedge_crc[1].CLK
i_clk => GEN_RAIL_CRC[2].nedge_crc[2].CLK
i_clk => GEN_RAIL_CRC[2].nedge_crc[3].CLK
i_clk => GEN_RAIL_CRC[2].nedge_crc[4].CLK
i_clk => GEN_RAIL_CRC[2].nedge_crc[5].CLK
i_clk => GEN_RAIL_CRC[2].nedge_crc[6].CLK
i_clk => GEN_RAIL_CRC[2].nedge_crc[7].CLK
i_clk => GEN_RAIL_CRC[2].nedge_crc[8].CLK
i_clk => GEN_RAIL_CRC[2].nedge_crc[9].CLK
i_clk => GEN_RAIL_CRC[2].nedge_crc[10].CLK
i_clk => GEN_RAIL_CRC[2].nedge_crc[11].CLK
i_clk => GEN_RAIL_CRC[2].nedge_crc[12].CLK
i_clk => GEN_RAIL_CRC[2].nedge_crc[13].CLK
i_clk => GEN_RAIL_CRC[2].nedge_crc[14].CLK
i_clk => GEN_RAIL_CRC[2].nedge_crc[15].CLK
i_clk => GEN_RAIL_CRC[2].pedge_crc[0].CLK
i_clk => GEN_RAIL_CRC[2].pedge_crc[1].CLK
i_clk => GEN_RAIL_CRC[2].pedge_crc[2].CLK
i_clk => GEN_RAIL_CRC[2].pedge_crc[3].CLK
i_clk => GEN_RAIL_CRC[2].pedge_crc[4].CLK
i_clk => GEN_RAIL_CRC[2].pedge_crc[5].CLK
i_clk => GEN_RAIL_CRC[2].pedge_crc[6].CLK
i_clk => GEN_RAIL_CRC[2].pedge_crc[7].CLK
i_clk => GEN_RAIL_CRC[2].pedge_crc[8].CLK
i_clk => GEN_RAIL_CRC[2].pedge_crc[9].CLK
i_clk => GEN_RAIL_CRC[2].pedge_crc[10].CLK
i_clk => GEN_RAIL_CRC[2].pedge_crc[11].CLK
i_clk => GEN_RAIL_CRC[2].pedge_crc[12].CLK
i_clk => GEN_RAIL_CRC[2].pedge_crc[13].CLK
i_clk => GEN_RAIL_CRC[2].pedge_crc[14].CLK
i_clk => GEN_RAIL_CRC[2].pedge_crc[15].CLK
i_clk => GEN_RAIL_CRC[1].lcl_err[0].CLK
i_clk => GEN_RAIL_CRC[1].lcl_err[1].CLK
i_clk => GEN_RAIL_CRC[1].nedge_crc[0].CLK
i_clk => GEN_RAIL_CRC[1].nedge_crc[1].CLK
i_clk => GEN_RAIL_CRC[1].nedge_crc[2].CLK
i_clk => GEN_RAIL_CRC[1].nedge_crc[3].CLK
i_clk => GEN_RAIL_CRC[1].nedge_crc[4].CLK
i_clk => GEN_RAIL_CRC[1].nedge_crc[5].CLK
i_clk => GEN_RAIL_CRC[1].nedge_crc[6].CLK
i_clk => GEN_RAIL_CRC[1].nedge_crc[7].CLK
i_clk => GEN_RAIL_CRC[1].nedge_crc[8].CLK
i_clk => GEN_RAIL_CRC[1].nedge_crc[9].CLK
i_clk => GEN_RAIL_CRC[1].nedge_crc[10].CLK
i_clk => GEN_RAIL_CRC[1].nedge_crc[11].CLK
i_clk => GEN_RAIL_CRC[1].nedge_crc[12].CLK
i_clk => GEN_RAIL_CRC[1].nedge_crc[13].CLK
i_clk => GEN_RAIL_CRC[1].nedge_crc[14].CLK
i_clk => GEN_RAIL_CRC[1].nedge_crc[15].CLK
i_clk => GEN_RAIL_CRC[1].pedge_crc[0].CLK
i_clk => GEN_RAIL_CRC[1].pedge_crc[1].CLK
i_clk => GEN_RAIL_CRC[1].pedge_crc[2].CLK
i_clk => GEN_RAIL_CRC[1].pedge_crc[3].CLK
i_clk => GEN_RAIL_CRC[1].pedge_crc[4].CLK
i_clk => GEN_RAIL_CRC[1].pedge_crc[5].CLK
i_clk => GEN_RAIL_CRC[1].pedge_crc[6].CLK
i_clk => GEN_RAIL_CRC[1].pedge_crc[7].CLK
i_clk => GEN_RAIL_CRC[1].pedge_crc[8].CLK
i_clk => GEN_RAIL_CRC[1].pedge_crc[9].CLK
i_clk => GEN_RAIL_CRC[1].pedge_crc[10].CLK
i_clk => GEN_RAIL_CRC[1].pedge_crc[11].CLK
i_clk => GEN_RAIL_CRC[1].pedge_crc[12].CLK
i_clk => GEN_RAIL_CRC[1].pedge_crc[13].CLK
i_clk => GEN_RAIL_CRC[1].pedge_crc[14].CLK
i_clk => GEN_RAIL_CRC[1].pedge_crc[15].CLK
i_clk => GEN_RAIL_CRC[0].lcl_err[0].CLK
i_clk => GEN_RAIL_CRC[0].lcl_err[1].CLK
i_clk => GEN_RAIL_CRC[0].nedge_crc[0].CLK
i_clk => GEN_RAIL_CRC[0].nedge_crc[1].CLK
i_clk => GEN_RAIL_CRC[0].nedge_crc[2].CLK
i_clk => GEN_RAIL_CRC[0].nedge_crc[3].CLK
i_clk => GEN_RAIL_CRC[0].nedge_crc[4].CLK
i_clk => GEN_RAIL_CRC[0].nedge_crc[5].CLK
i_clk => GEN_RAIL_CRC[0].nedge_crc[6].CLK
i_clk => GEN_RAIL_CRC[0].nedge_crc[7].CLK
i_clk => GEN_RAIL_CRC[0].nedge_crc[8].CLK
i_clk => GEN_RAIL_CRC[0].nedge_crc[9].CLK
i_clk => GEN_RAIL_CRC[0].nedge_crc[10].CLK
i_clk => GEN_RAIL_CRC[0].nedge_crc[11].CLK
i_clk => GEN_RAIL_CRC[0].nedge_crc[12].CLK
i_clk => GEN_RAIL_CRC[0].nedge_crc[13].CLK
i_clk => GEN_RAIL_CRC[0].nedge_crc[14].CLK
i_clk => GEN_RAIL_CRC[0].nedge_crc[15].CLK
i_clk => GEN_RAIL_CRC[0].pedge_crc[0].CLK
i_clk => GEN_RAIL_CRC[0].pedge_crc[1].CLK
i_clk => GEN_RAIL_CRC[0].pedge_crc[2].CLK
i_clk => GEN_RAIL_CRC[0].pedge_crc[3].CLK
i_clk => GEN_RAIL_CRC[0].pedge_crc[4].CLK
i_clk => GEN_RAIL_CRC[0].pedge_crc[5].CLK
i_clk => GEN_RAIL_CRC[0].pedge_crc[6].CLK
i_clk => GEN_RAIL_CRC[0].pedge_crc[7].CLK
i_clk => GEN_RAIL_CRC[0].pedge_crc[8].CLK
i_clk => GEN_RAIL_CRC[0].pedge_crc[9].CLK
i_clk => GEN_RAIL_CRC[0].pedge_crc[10].CLK
i_clk => GEN_RAIL_CRC[0].pedge_crc[11].CLK
i_clk => GEN_RAIL_CRC[0].pedge_crc[12].CLK
i_clk => GEN_RAIL_CRC[0].pedge_crc[13].CLK
i_clk => GEN_RAIL_CRC[0].pedge_crc[14].CLK
i_clk => GEN_RAIL_CRC[0].pedge_crc[15].CLK
i_clk => o_active~reg0.CLK
i_clk => busy.CLK
i_clk => pending_crc.CLK
i_clk => last_strb.CLK
i_clk => data_phase.CLK
i_clk => load_crc.CLK
i_clk => rail_count[0].CLK
i_clk => rail_count[1].CLK
i_clk => rail_count[2].CLK
i_clk => rail_count[3].CLK
i_clk => rail_count[4].CLK
i_clk => rail_count[5].CLK
i_clk => rail_count[6].CLK
i_clk => rail_count[7].CLK
i_clk => rail_count[8].CLK
i_clk => rail_count[9].CLK
i_clk => rail_count[10].CLK
i_clk => rail_count[11].CLK
i_clk => rail_count[12].CLK
i_clk => rnxt_strb.CLK
i_clk => rnxt_data[0].CLK
i_clk => rnxt_data[1].CLK
i_clk => rnxt_data[2].CLK
i_clk => rnxt_data[3].CLK
i_clk => rnxt_data[4].CLK
i_clk => rnxt_data[5].CLK
i_clk => rnxt_data[6].CLK
i_clk => rnxt_data[7].CLK
i_clk => mem_strb[0].CLK
i_clk => mem_strb[1].CLK
i_clk => mem_strb[2].CLK
i_clk => mem_strb[3].CLK
i_clk => mem_data[0].CLK
i_clk => mem_data[1].CLK
i_clk => mem_data[2].CLK
i_clk => mem_data[3].CLK
i_clk => mem_data[4].CLK
i_clk => mem_data[5].CLK
i_clk => mem_data[6].CLK
i_clk => mem_data[7].CLK
i_clk => mem_data[8].CLK
i_clk => mem_data[9].CLK
i_clk => mem_data[10].CLK
i_clk => mem_data[11].CLK
i_clk => mem_data[12].CLK
i_clk => mem_data[13].CLK
i_clk => mem_data[14].CLK
i_clk => mem_data[15].CLK
i_clk => mem_data[16].CLK
i_clk => mem_data[17].CLK
i_clk => mem_data[18].CLK
i_clk => mem_data[19].CLK
i_clk => mem_data[20].CLK
i_clk => mem_data[21].CLK
i_clk => mem_data[22].CLK
i_clk => mem_data[23].CLK
i_clk => mem_data[24].CLK
i_clk => mem_data[25].CLK
i_clk => mem_data[26].CLK
i_clk => mem_data[27].CLK
i_clk => mem_data[28].CLK
i_clk => mem_data[29].CLK
i_clk => mem_data[30].CLK
i_clk => mem_data[31].CLK
i_clk => subaddr[0].CLK
i_clk => subaddr[1].CLK
i_clk => mem_addr[0].CLK
i_clk => mem_addr[1].CLK
i_clk => mem_addr[2].CLK
i_clk => mem_addr[3].CLK
i_clk => mem_addr[4].CLK
i_clk => mem_addr[5].CLK
i_clk => mem_addr[6].CLK
i_clk => next_subaddr[0].CLK
i_clk => next_subaddr[1].CLK
i_clk => mem_full.CLK
i_clk => mem_valid.CLK
i_clk => s2_data[0].CLK
i_clk => s2_data[1].CLK
i_clk => s2_data[2].CLK
i_clk => s2_data[3].CLK
i_clk => s2_data[4].CLK
i_clk => s2_data[5].CLK
i_clk => s2_data[6].CLK
i_clk => s2_data[7].CLK
i_clk => s2_data[8].CLK
i_clk => s2_data[9].CLK
i_clk => s2_data[10].CLK
i_clk => s2_data[11].CLK
i_clk => s2_data[12].CLK
i_clk => s2_data[13].CLK
i_clk => s2_data[14].CLK
i_clk => s2_data[15].CLK
i_clk => s2_fill[0].CLK
i_clk => s2_fill[1].CLK
i_clk => s2_valid.CLK
i_clk => sync_sreg[0].CLK
i_clk => sync_sreg[1].CLK
i_clk => sync_sreg[2].CLK
i_clk => sync_sreg[3].CLK
i_clk => sync_sreg[4].CLK
i_clk => sync_sreg[5].CLK
i_clk => sync_sreg[6].CLK
i_clk => sync_sreg[7].CLK
i_clk => sync_sreg[8].CLK
i_clk => sync_sreg[9].CLK
i_clk => sync_sreg[10].CLK
i_clk => sync_sreg[11].CLK
i_clk => sync_sreg[12].CLK
i_clk => sync_sreg[13].CLK
i_clk => sync_sreg[14].CLK
i_clk => sync_sreg[15].CLK
i_clk => sync_sreg[16].CLK
i_clk => sync_sreg[17].CLK
i_clk => sync_sreg[18].CLK
i_clk => sync_sreg[19].CLK
i_clk => sync_fill[0].CLK
i_clk => sync_fill[1].CLK
i_clk => sync_fill[2].CLK
i_clk => sync_fill[3].CLK
i_clk => sync_fill[4].CLK
i_reset => always2.IN0
i_reset => always5.IN0
i_reset => always10.IN1
i_reset => busy.OUTPUTSELECT
i_reset => o_active.OUTPUTSELECT
i_cfg_ds => rail_count.OUTPUTSELECT
i_cfg_ds => rail_count.OUTPUTSELECT
i_cfg_ds => rail_count.OUTPUTSELECT
i_cfg_ds => rail_count.OUTPUTSELECT
i_cfg_ds => rail_count.OUTPUTSELECT
i_cfg_ds => rail_count.OUTPUTSELECT
i_cfg_ds => rail_count.OUTPUTSELECT
i_cfg_ds => rail_count.OUTPUTSELECT
i_cfg_ds => rail_count.OUTPUTSELECT
i_cfg_ds => rail_count.OUTPUTSELECT
i_cfg_ds => rail_count.OUTPUTSELECT
i_cfg_ds => rail_count.OUTPUTSELECT
i_cfg_ds => rail_count.OUTPUTSELECT
i_cfg_ddr => data_phase.OUTPUTSELECT
i_cfg_ddr => load_crc.OUTPUTSELECT
i_cfg_ddr => data_phase.OUTPUTSELECT
i_cfg_ddr => load_crc.OUTPUTSELECT
i_cfg_ddr => always15.IN1
i_cfg_ddr => lcl_err.IN1
i_cfg_ddr => lcl_err.IN1
i_cfg_ddr => lcl_err.IN1
i_cfg_ddr => lcl_err.IN1
i_cfg_ddr => Add9.IN0
i_cfg_ddr => always15.IN1
i_cfg_ddr => always15.IN1
i_cfg_ddr => always16.IN1
i_cfg_width[0] => Equal0.IN3
i_cfg_width[0] => Equal2.IN3
i_cfg_width[0] => Equal3.IN1
i_cfg_width[0] => Equal10.IN1
i_cfg_width[1] => Equal0.IN2
i_cfg_width[1] => Equal2.IN2
i_cfg_width[1] => Equal3.IN0
i_cfg_width[1] => Equal10.IN0
i_rx_en => always10.IN1
i_rx_en => o_active.IN1
i_rx_en => sync_sreg.OUTPUTSELECT
i_rx_en => sync_sreg.OUTPUTSELECT
i_rx_en => sync_sreg.OUTPUTSELECT
i_rx_en => sync_sreg.OUTPUTSELECT
i_rx_en => sync_sreg.OUTPUTSELECT
i_rx_en => sync_sreg.OUTPUTSELECT
i_rx_en => sync_sreg.OUTPUTSELECT
i_rx_en => sync_sreg.OUTPUTSELECT
i_rx_en => sync_sreg.OUTPUTSELECT
i_rx_en => sync_sreg.OUTPUTSELECT
i_rx_en => sync_sreg.OUTPUTSELECT
i_rx_en => sync_sreg.OUTPUTSELECT
i_rx_en => sync_sreg.OUTPUTSELECT
i_rx_en => sync_sreg.OUTPUTSELECT
i_rx_en => sync_sreg.OUTPUTSELECT
i_rx_en => sync_sreg.OUTPUTSELECT
i_rx_en => sync_sreg.OUTPUTSELECT
i_rx_en => sync_sreg.OUTPUTSELECT
i_rx_en => sync_sreg.OUTPUTSELECT
i_rx_en => sync_sreg.OUTPUTSELECT
i_rx_en => always5.IN1
i_rx_en => always2.IN1
i_rx_en => always10.IN1
i_crc_en => rail_count.OUTPUTSELECT
i_crc_en => rail_count.OUTPUTSELECT
i_crc_en => load_crc.IN1
i_crc_en => load_crc.IN1
i_crc_en => last_strb.IN1
i_crc_en => always11.IN1
i_crc_en => always15.IN1
i_crc_en => data_phase.OUTPUTSELECT
i_crc_en => load_crc.OUTPUTSELECT
i_crc_en => data_phase.OUTPUTSELECT
i_crc_en => load_crc.OUTPUTSELECT
i_length[0] => Selector30.IN5
i_length[0] => Selector32.IN5
i_length[0] => rail_count.DATAB
i_length[0] => rail_count.DATAB
i_length[0] => LessThan13.IN20
i_length[0] => Equal4.IN0
i_length[1] => Add10.IN18
i_length[1] => Selector31.IN5
i_length[1] => Selector32.IN4
i_length[1] => rail_count.DATAB
i_length[1] => LessThan13.IN19
i_length[1] => Equal4.IN31
i_length[2] => Add10.IN17
i_length[2] => Selector30.IN4
i_length[2] => Selector31.IN4
i_length[2] => rail_count.DATAB
i_length[2] => LessThan13.IN18
i_length[2] => Equal4.IN30
i_length[3] => Add10.IN16
i_length[3] => Add11.IN14
i_length[3] => Selector30.IN3
i_length[3] => rail_count.DATAB
i_length[3] => LessThan13.IN17
i_length[3] => Equal4.IN29
i_length[4] => Add10.IN15
i_length[4] => Add11.IN13
i_length[4] => Add12.IN12
i_length[4] => LessThan13.IN16
i_length[4] => Equal4.IN28
i_length[5] => Add10.IN14
i_length[5] => Add11.IN12
i_length[5] => Add12.IN11
i_length[5] => LessThan13.IN15
i_length[5] => Equal4.IN27
i_length[6] => Add10.IN13
i_length[6] => Add11.IN11
i_length[6] => Add12.IN10
i_length[6] => LessThan13.IN14
i_length[6] => Equal4.IN26
i_length[7] => Add10.IN12
i_length[7] => Add11.IN10
i_length[7] => Add12.IN9
i_length[7] => LessThan13.IN13
i_length[7] => Equal4.IN25
i_length[8] => Add10.IN11
i_length[8] => Add11.IN9
i_length[8] => Add12.IN8
i_length[8] => LessThan13.IN12
i_length[8] => Equal4.IN24
i_length[9] => Add10.IN10
i_length[9] => Add11.IN8
i_length[9] => Add12.IN7
i_length[9] => LessThan13.IN11
i_length[9] => Equal4.IN23
i_rx_strb[0] => always15.IN1
i_rx_strb[0] => always16.IN1
i_rx_strb[0] => Add1.IN8
i_rx_strb[0] => Add3.IN4
i_rx_strb[0] => Add15.IN2
i_rx_strb[0] => Equal1.IN1
i_rx_strb[0] => Equal17.IN31
i_rx_strb[1] => sync_sreg.OUTPUTSELECT
i_rx_strb[1] => sync_sreg.OUTPUTSELECT
i_rx_strb[1] => sync_sreg.OUTPUTSELECT
i_rx_strb[1] => sync_sreg.OUTPUTSELECT
i_rx_strb[1] => sync_sreg.OUTPUTSELECT
i_rx_strb[1] => sync_sreg.OUTPUTSELECT
i_rx_strb[1] => sync_sreg.OUTPUTSELECT
i_rx_strb[1] => sync_sreg.OUTPUTSELECT
i_rx_strb[1] => rail_count.OUTPUTSELECT
i_rx_strb[1] => rail_count.OUTPUTSELECT
i_rx_strb[1] => rail_count.OUTPUTSELECT
i_rx_strb[1] => rail_count.OUTPUTSELECT
i_rx_strb[1] => rail_count.OUTPUTSELECT
i_rx_strb[1] => rail_count.OUTPUTSELECT
i_rx_strb[1] => rail_count.OUTPUTSELECT
i_rx_strb[1] => rail_count.OUTPUTSELECT
i_rx_strb[1] => rail_count.OUTPUTSELECT
i_rx_strb[1] => rail_count.OUTPUTSELECT
i_rx_strb[1] => rail_count.OUTPUTSELECT
i_rx_strb[1] => rail_count.OUTPUTSELECT
i_rx_strb[1] => rail_count.OUTPUTSELECT
i_rx_strb[1] => last_strb.OUTPUTSELECT
i_rx_strb[1] => data_phase.OUTPUTSELECT
i_rx_strb[1] => load_crc.OUTPUTSELECT
i_rx_strb[1] => always15.IN1
i_rx_strb[1] => always16.IN1
i_rx_strb[1] => Add0.IN3
i_rx_strb[1] => Add2.IN1
i_rx_strb[1] => Add15.IN1
i_rx_strb[1] => Equal1.IN0
i_rx_strb[1] => Equal17.IN30
i_rx_data[0] => sync_sreg.DATAA
i_rx_data[0] => sync_sreg.DATAB
i_rx_data[0] => STEPCRC.IN1
i_rx_data[0] => STEPCRC.IN1
i_rx_data[0] => STEPCRC.IN1
i_rx_data[1] => sync_sreg.DATAA
i_rx_data[1] => sync_sreg.DATAB
i_rx_data[1] => STEPCRC.IN1
i_rx_data[1] => STEPCRC.IN1
i_rx_data[1] => STEPCRC.IN1
i_rx_data[2] => sync_sreg.DATAA
i_rx_data[2] => sync_sreg.DATAB
i_rx_data[2] => STEPCRC.IN1
i_rx_data[2] => STEPCRC.IN1
i_rx_data[2] => STEPCRC.IN1
i_rx_data[3] => sync_sreg.DATAA
i_rx_data[3] => sync_sreg.DATAB
i_rx_data[3] => STEPCRC.IN1
i_rx_data[3] => STEPCRC.IN1
i_rx_data[3] => STEPCRC.IN1
i_rx_data[4] => sync_sreg.DATAA
i_rx_data[4] => sync_sreg.DATAB
i_rx_data[5] => sync_sreg.DATAA
i_rx_data[5] => sync_sreg.DATAB
i_rx_data[6] => sync_sreg.DATAA
i_rx_data[6] => sync_sreg.DATAB
i_rx_data[7] => sync_sreg.DATAA
i_rx_data[7] => sync_sreg.DATAB
i_rx_data[8] => sync_sreg.DATAB
i_rx_data[8] => sync_sreg.DATAB
i_rx_data[8] => STEPCRC.IN1
i_rx_data[8] => STEPCRC.IN1
i_rx_data[9] => sync_sreg.DATAB
i_rx_data[9] => sync_sreg.DATAB
i_rx_data[9] => STEPCRC.IN1
i_rx_data[9] => STEPCRC.IN1
i_rx_data[10] => sync_sreg.DATAB
i_rx_data[10] => sync_sreg.DATAB
i_rx_data[10] => STEPCRC.IN1
i_rx_data[10] => STEPCRC.IN1
i_rx_data[11] => sync_sreg.DATAB
i_rx_data[11] => sync_sreg.DATAB
i_rx_data[11] => STEPCRC.IN1
i_rx_data[11] => STEPCRC.IN1
i_rx_data[12] => sync_sreg.DATAB
i_rx_data[12] => sync_sreg.DATAB
i_rx_data[13] => sync_sreg.DATAB
i_rx_data[13] => sync_sreg.DATAB
i_rx_data[14] => sync_sreg.DATAB
i_rx_data[14] => sync_sreg.DATAB
i_rx_data[15] => sync_sreg.DATAB
i_rx_data[15] => sync_sreg.DATAB
S_ASYNC_VALID => ~NO_FANOUT~
S_ASYNC_DATA[0] => ~NO_FANOUT~
S_ASYNC_DATA[1] => ~NO_FANOUT~
S_ASYNC_DATA[2] => ~NO_FANOUT~
S_ASYNC_DATA[3] => ~NO_FANOUT~
S_ASYNC_DATA[4] => ~NO_FANOUT~
S_ASYNC_DATA[5] => ~NO_FANOUT~
S_ASYNC_DATA[6] => ~NO_FANOUT~
S_ASYNC_DATA[7] => ~NO_FANOUT~
S_ASYNC_DATA[8] => ~NO_FANOUT~
S_ASYNC_DATA[9] => ~NO_FANOUT~
S_ASYNC_DATA[10] => ~NO_FANOUT~
S_ASYNC_DATA[11] => ~NO_FANOUT~
S_ASYNC_DATA[12] => ~NO_FANOUT~
S_ASYNC_DATA[13] => ~NO_FANOUT~
S_ASYNC_DATA[14] => ~NO_FANOUT~
S_ASYNC_DATA[15] => ~NO_FANOUT~
S_ASYNC_DATA[16] => ~NO_FANOUT~
S_ASYNC_DATA[17] => ~NO_FANOUT~
S_ASYNC_DATA[18] => ~NO_FANOUT~
S_ASYNC_DATA[19] => ~NO_FANOUT~
S_ASYNC_DATA[20] => ~NO_FANOUT~
S_ASYNC_DATA[21] => ~NO_FANOUT~
S_ASYNC_DATA[22] => ~NO_FANOUT~
S_ASYNC_DATA[23] => ~NO_FANOUT~
S_ASYNC_DATA[24] => ~NO_FANOUT~
S_ASYNC_DATA[25] => ~NO_FANOUT~
S_ASYNC_DATA[26] => ~NO_FANOUT~
S_ASYNC_DATA[27] => ~NO_FANOUT~
S_ASYNC_DATA[28] => ~NO_FANOUT~
S_ASYNC_DATA[29] => ~NO_FANOUT~
S_ASYNC_DATA[30] => ~NO_FANOUT~
S_ASYNC_DATA[31] => ~NO_FANOUT~
o_mem_valid <= mem_valid.DB_MAX_OUTPUT_PORT_TYPE
o_mem_strb[0] <= mem_strb[0].DB_MAX_OUTPUT_PORT_TYPE
o_mem_strb[1] <= mem_strb[1].DB_MAX_OUTPUT_PORT_TYPE
o_mem_strb[2] <= mem_strb[2].DB_MAX_OUTPUT_PORT_TYPE
o_mem_strb[3] <= mem_strb[3].DB_MAX_OUTPUT_PORT_TYPE
o_mem_addr[0] <= mem_addr[0].DB_MAX_OUTPUT_PORT_TYPE
o_mem_addr[1] <= mem_addr[1].DB_MAX_OUTPUT_PORT_TYPE
o_mem_addr[2] <= mem_addr[2].DB_MAX_OUTPUT_PORT_TYPE
o_mem_addr[3] <= mem_addr[3].DB_MAX_OUTPUT_PORT_TYPE
o_mem_addr[4] <= mem_addr[4].DB_MAX_OUTPUT_PORT_TYPE
o_mem_addr[5] <= mem_addr[5].DB_MAX_OUTPUT_PORT_TYPE
o_mem_addr[6] <= mem_addr[6].DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[0] <= mem_data[0].DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[1] <= mem_data[1].DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[2] <= mem_data[2].DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[3] <= mem_data[3].DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[4] <= mem_data[4].DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[5] <= mem_data[5].DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[6] <= mem_data[6].DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[7] <= mem_data[7].DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[8] <= mem_data[8].DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[9] <= mem_data[9].DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[10] <= mem_data[10].DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[11] <= mem_data[11].DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[12] <= mem_data[12].DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[13] <= mem_data[13].DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[14] <= mem_data[14].DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[15] <= mem_data[15].DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[16] <= mem_data[16].DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[17] <= mem_data[17].DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[18] <= mem_data[18].DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[19] <= mem_data[19].DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[20] <= mem_data[20].DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[21] <= mem_data[21].DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[22] <= mem_data[22].DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[23] <= mem_data[23].DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[24] <= mem_data[24].DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[25] <= mem_data[25].DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[26] <= mem_data[26].DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[27] <= mem_data[27].DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[28] <= mem_data[28].DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[29] <= mem_data[29].DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[30] <= mem_data[30].DB_MAX_OUTPUT_PORT_TYPE
o_mem_data[31] <= mem_data[31].DB_MAX_OUTPUT_PORT_TYPE
o_active <= o_active~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_done <= o_done~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_err <= o_err~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_ercode <= o_ercode~reg0.DB_MAX_OUTPUT_PORT_TYPE


|EndeavourSoc|SdcardController:sdcard_ctrl|sdio_top:impl|sdfrontend:u_sdfrontend
i_clk => GEN_NO_SERDES.r_rx_data[0].CLK
i_clk => GEN_NO_SERDES.r_rx_data[1].CLK
i_clk => GEN_NO_SERDES.r_rx_data[2].CLK
i_clk => GEN_NO_SERDES.r_rx_data[3].CLK
i_clk => GEN_NO_SERDES.r_rx_data[4].CLK
i_clk => GEN_NO_SERDES.r_rx_data[5].CLK
i_clk => GEN_NO_SERDES.r_rx_data[6].CLK
i_clk => GEN_NO_SERDES.r_rx_data[7].CLK
i_clk => GEN_NO_SERDES.r_cmd_data.CLK
i_clk => GEN_NO_SERDES.r_rx_strb.CLK
i_clk => GEN_NO_SERDES.r_cmd_strb.CLK
i_clk => GEN_NO_SERDES.last_ck.CLK
i_clk => wait_for_busy.CLK
i_clk => dat0_busy.CLK
i_clk => GEN_NO_SERDES.io_started.CLK
i_clk => GEN_NO_SERDES.resp_started.CLK
i_clk => GEN_NO_SERDES.pck_sreg[0].CLK
i_clk => GEN_NO_SERDES.pck_sreg[1].CLK
i_clk => GEN_NO_SERDES.ck_psreg[0].CLK
i_clk => GEN_NO_SERDES.ck_psreg[1].CLK
i_clk => GEN_NO_SERDES.ck_sreg[0].CLK
i_clk => GEN_NO_SERDES.ck_sreg[1].CLK
i_hsclk => ~NO_FANOUT~
i_reset => always0.IN0
i_reset => always8.IN0
i_cfg_ddr => next_dedge.IN1
i_cfg_ds => always7.IN1
i_cfg_ds => always9.IN1
i_cfg_dscmd => always4.IN1
i_cfg_dscmd => always9.IN1
i_sample_shift[0] => ShiftRight2.IN5
i_sample_shift[1] => ShiftRight2.IN4
i_sample_shift[2] => ShiftRight2.IN3
i_sample_shift[3] => ShiftRight0.IN2
i_sample_shift[3] => ShiftRight1.IN2
i_sample_shift[3] => ShiftRight2.IN2
i_sample_shift[4] => ShiftRight0.IN1
i_sample_shift[4] => ShiftRight1.IN1
i_sample_shift[4] => ShiftRight2.IN1
i_sdclk[0] => ~NO_FANOUT~
i_sdclk[1] => ~NO_FANOUT~
i_sdclk[2] => ~NO_FANOUT~
i_sdclk[3] => ~NO_FANOUT~
i_sdclk[4] => ~NO_FANOUT~
i_sdclk[5] => ~NO_FANOUT~
i_sdclk[6] => ~NO_FANOUT~
i_sdclk[7] => GEN_NO_SERDES.next_pedge.IN1
i_sdclk[7] => GEN_NO_SERDES.last_ck.DATAIN
i_sdclk[7] => o_ck.DATAIN
i_sdclk[7] => o_debug[25].DATAIN
i_sdclk[7] => next_dedge.IN1
i_cmd_en => io_cmd_tristate.IN1
i_cmd_en => GEN_NO_SERDES.cmd_sample_ck.OUTPUTSELECT
i_cmd_en => always8.IN1
i_cmd_en => always9.IN1
i_cmd_en => o_debug.IN0
i_cmd_en => o_debug[23].DATAIN
i_pp_cmd => io_cmd_tristate.IN0
i_cmd_data[0] => ~NO_FANOUT~
i_cmd_data[1] => o_cmd.IN1
i_data_en => io_dat_tristate.IN1
i_data_en => io_dat_tristate.IN1
i_data_en => io_dat_tristate.IN1
i_data_en => io_dat_tristate.IN1
i_data_en => always0.IN1
i_data_en => GEN_NO_SERDES.sample_ck.OUTPUTSELECT
i_data_en => GEN_NO_SERDES.sample_pck.OUTPUTSELECT
i_data_en => always8.IN1
i_data_en => always9.IN1
i_data_en => o_debug.IN1
i_data_en => o_debug.OUTPUTSELECT
i_data_en => o_debug.OUTPUTSELECT
i_data_en => o_debug.OUTPUTSELECT
i_data_en => o_debug.OUTPUTSELECT
i_data_en => o_debug.OUTPUTSELECT
i_data_en => o_debug.OUTPUTSELECT
i_data_en => o_debug.OUTPUTSELECT
i_data_en => o_debug.OUTPUTSELECT
i_data_en => o_debug[17].DATAIN
i_rx_en => always7.IN1
i_pp_data => io_dat_tristate.IN0
i_pp_data => io_dat_tristate.IN0
i_pp_data => io_dat_tristate.IN0
i_pp_data => io_dat_tristate.IN0
i_tx_data[0] => ~NO_FANOUT~
i_tx_data[1] => ~NO_FANOUT~
i_tx_data[2] => ~NO_FANOUT~
i_tx_data[3] => ~NO_FANOUT~
i_tx_data[4] => ~NO_FANOUT~
i_tx_data[5] => ~NO_FANOUT~
i_tx_data[6] => ~NO_FANOUT~
i_tx_data[7] => ~NO_FANOUT~
i_tx_data[8] => ~NO_FANOUT~
i_tx_data[9] => ~NO_FANOUT~
i_tx_data[10] => ~NO_FANOUT~
i_tx_data[11] => ~NO_FANOUT~
i_tx_data[12] => ~NO_FANOUT~
i_tx_data[13] => ~NO_FANOUT~
i_tx_data[14] => ~NO_FANOUT~
i_tx_data[15] => ~NO_FANOUT~
i_tx_data[16] => ~NO_FANOUT~
i_tx_data[17] => ~NO_FANOUT~
i_tx_data[18] => ~NO_FANOUT~
i_tx_data[19] => ~NO_FANOUT~
i_tx_data[20] => ~NO_FANOUT~
i_tx_data[21] => ~NO_FANOUT~
i_tx_data[22] => ~NO_FANOUT~
i_tx_data[23] => ~NO_FANOUT~
i_tx_data[24] => o_dat[0].IN1
i_tx_data[25] => o_dat[1].IN1
i_tx_data[26] => o_dat[2].IN1
i_tx_data[27] => o_dat[3].IN1
i_tx_data[28] => o_debug.DATAB
i_tx_data[29] => o_debug.DATAB
i_tx_data[30] => o_debug.DATAB
i_tx_data[31] => o_debug.DATAB
o_data_busy <= dat0_busy.DB_MAX_OUTPUT_PORT_TYPE
o_cmd_strb[0] <= <GND>
o_cmd_strb[1] <= GEN_NO_SERDES.r_cmd_strb.DB_MAX_OUTPUT_PORT_TYPE
o_cmd_data[0] <= <GND>
o_cmd_data[1] <= GEN_NO_SERDES.r_cmd_data.DB_MAX_OUTPUT_PORT_TYPE
o_rx_strb[0] <= <GND>
o_rx_strb[1] <= GEN_NO_SERDES.r_rx_strb.DB_MAX_OUTPUT_PORT_TYPE
o_rx_data[0] <= <GND>
o_rx_data[1] <= <GND>
o_rx_data[2] <= <GND>
o_rx_data[3] <= <GND>
o_rx_data[4] <= <GND>
o_rx_data[5] <= <GND>
o_rx_data[6] <= <GND>
o_rx_data[7] <= <GND>
o_rx_data[8] <= GEN_NO_SERDES.r_rx_data[0].DB_MAX_OUTPUT_PORT_TYPE
o_rx_data[9] <= GEN_NO_SERDES.r_rx_data[1].DB_MAX_OUTPUT_PORT_TYPE
o_rx_data[10] <= GEN_NO_SERDES.r_rx_data[2].DB_MAX_OUTPUT_PORT_TYPE
o_rx_data[11] <= GEN_NO_SERDES.r_rx_data[3].DB_MAX_OUTPUT_PORT_TYPE
o_rx_data[12] <= GEN_NO_SERDES.r_rx_data[4].DB_MAX_OUTPUT_PORT_TYPE
o_rx_data[13] <= GEN_NO_SERDES.r_rx_data[5].DB_MAX_OUTPUT_PORT_TYPE
o_rx_data[14] <= GEN_NO_SERDES.r_rx_data[6].DB_MAX_OUTPUT_PORT_TYPE
o_rx_data[15] <= GEN_NO_SERDES.r_rx_data[7].DB_MAX_OUTPUT_PORT_TYPE
MAC_VALID <= <GND>
MAC_DATA[0] <= <GND>
MAC_DATA[1] <= <GND>
MAD_VALID <= <GND>
MAD_DATA[0] <= <GND>
MAD_DATA[1] <= <GND>
MAD_DATA[2] <= <GND>
MAD_DATA[3] <= <GND>
MAD_DATA[4] <= <GND>
MAD_DATA[5] <= <GND>
MAD_DATA[6] <= <GND>
MAD_DATA[7] <= <GND>
MAD_DATA[8] <= <GND>
MAD_DATA[9] <= <GND>
MAD_DATA[10] <= <GND>
MAD_DATA[11] <= <GND>
MAD_DATA[12] <= <GND>
MAD_DATA[13] <= <GND>
MAD_DATA[14] <= <GND>
MAD_DATA[15] <= <GND>
MAD_DATA[16] <= <GND>
MAD_DATA[17] <= <GND>
MAD_DATA[18] <= <GND>
MAD_DATA[19] <= <GND>
MAD_DATA[20] <= <GND>
MAD_DATA[21] <= <GND>
MAD_DATA[22] <= <GND>
MAD_DATA[23] <= <GND>
MAD_DATA[24] <= <GND>
MAD_DATA[25] <= <GND>
MAD_DATA[26] <= <GND>
MAD_DATA[27] <= <GND>
MAD_DATA[28] <= <GND>
MAD_DATA[29] <= <GND>
MAD_DATA[30] <= <GND>
MAD_DATA[31] <= <GND>
o_ck <= i_sdclk[7].DB_MAX_OUTPUT_PORT_TYPE
i_ds => ~NO_FANOUT~
io_cmd <> IOBUF:u_cmdbuf.IO
io_dat[0] <> IOBUF:GEN_IOBUF[0].u_datbuf.IO
io_dat[1] <> IOBUF:GEN_IOBUF[1].u_datbuf.IO
io_dat[2] <> IOBUF:GEN_IOBUF[2].u_datbuf.IO
io_dat[3] <> IOBUF:GEN_IOBUF[3].u_datbuf.IO
o_debug[0] <= o_debug.DB_MAX_OUTPUT_PORT_TYPE
o_debug[1] <= o_debug.DB_MAX_OUTPUT_PORT_TYPE
o_debug[2] <= o_debug.DB_MAX_OUTPUT_PORT_TYPE
o_debug[3] <= o_debug.DB_MAX_OUTPUT_PORT_TYPE
o_debug[4] <= o_debug.DB_MAX_OUTPUT_PORT_TYPE
o_debug[5] <= o_debug.DB_MAX_OUTPUT_PORT_TYPE
o_debug[6] <= o_debug.DB_MAX_OUTPUT_PORT_TYPE
o_debug[7] <= o_debug.DB_MAX_OUTPUT_PORT_TYPE
o_debug[8] <= GEN_NO_SERDES.r_rx_data[0].DB_MAX_OUTPUT_PORT_TYPE
o_debug[9] <= GEN_NO_SERDES.r_rx_data[1].DB_MAX_OUTPUT_PORT_TYPE
o_debug[10] <= GEN_NO_SERDES.r_rx_data[2].DB_MAX_OUTPUT_PORT_TYPE
o_debug[11] <= GEN_NO_SERDES.r_rx_data[3].DB_MAX_OUTPUT_PORT_TYPE
o_debug[12] <= GEN_NO_SERDES.r_rx_data[4].DB_MAX_OUTPUT_PORT_TYPE
o_debug[13] <= GEN_NO_SERDES.r_rx_data[5].DB_MAX_OUTPUT_PORT_TYPE
o_debug[14] <= GEN_NO_SERDES.r_rx_data[6].DB_MAX_OUTPUT_PORT_TYPE
o_debug[15] <= GEN_NO_SERDES.r_rx_data[7].DB_MAX_OUTPUT_PORT_TYPE
o_debug[16] <= GEN_NO_SERDES.r_rx_strb.DB_MAX_OUTPUT_PORT_TYPE
o_debug[17] <= i_data_en.DB_MAX_OUTPUT_PORT_TYPE
o_debug[18] <= GEN_NO_SERDES.r_cmd_data.DB_MAX_OUTPUT_PORT_TYPE
o_debug[19] <= GEN_NO_SERDES.r_cmd_strb.DB_MAX_OUTPUT_PORT_TYPE
o_debug[20] <= o_debug.DB_MAX_OUTPUT_PORT_TYPE
o_debug[21] <= IOBUF:u_cmdbuf.O
o_debug[22] <= o_cmd.DB_MAX_OUTPUT_PORT_TYPE
o_debug[23] <= i_cmd_en.DB_MAX_OUTPUT_PORT_TYPE
o_debug[24] <= <GND>
o_debug[25] <= i_sdclk[7].DB_MAX_OUTPUT_PORT_TYPE
o_debug[26] <= <GND>
o_debug[27] <= <GND>
o_debug[28] <= <GND>
o_debug[29] <= <GND>
o_debug[30] <= <GND>
o_debug[31] <= o_debug.DB_MAX_OUTPUT_PORT_TYPE


|EndeavourSoc|SdcardController:sdcard_ctrl|sdio_top:impl|sdfrontend:u_sdfrontend|IOBUF:u_cmdbuf
T => IO.OE
I => IO.DATAIN
O <= O.DB_MAX_OUTPUT_PORT_TYPE
IO <> IO


|EndeavourSoc|SdcardController:sdcard_ctrl|sdio_top:impl|sdfrontend:u_sdfrontend|IOBUF:GEN_IOBUF[0].u_datbuf
T => IO.OE
I => IO.DATAIN
O <= O.DB_MAX_OUTPUT_PORT_TYPE
IO <> IO


|EndeavourSoc|SdcardController:sdcard_ctrl|sdio_top:impl|sdfrontend:u_sdfrontend|IOBUF:GEN_IOBUF[1].u_datbuf
T => IO.OE
I => IO.DATAIN
O <= O.DB_MAX_OUTPUT_PORT_TYPE
IO <> IO


|EndeavourSoc|SdcardController:sdcard_ctrl|sdio_top:impl|sdfrontend:u_sdfrontend|IOBUF:GEN_IOBUF[2].u_datbuf
T => IO.OE
I => IO.DATAIN
O <= O.DB_MAX_OUTPUT_PORT_TYPE
IO <> IO


|EndeavourSoc|SdcardController:sdcard_ctrl|sdio_top:impl|sdfrontend:u_sdfrontend|IOBUF:GEN_IOBUF[3].u_datbuf
T => IO.OE
I => IO.DATAIN
O <= O.DB_MAX_OUTPUT_PORT_TYPE
IO <> IO


|EndeavourSoc|AudioController:audio_ctrl
reset => divisor.OUTPUTSELECT
reset => divisor.OUTPUTSELECT
reset => divisor.OUTPUTSELECT
reset => divisor.OUTPUTSELECT
reset => divisor.OUTPUTSELECT
reset => divisor.OUTPUTSELECT
reset => divisor.OUTPUTSELECT
reset => divisor.OUTPUTSELECT
reset => divisor.OUTPUTSELECT
reset => divisor.OUTPUTSELECT
reset => divisor.OUTPUTSELECT
reset => divisor.OUTPUTSELECT
reset => divisor.OUTPUTSELECT
reset => divisor.OUTPUTSELECT
reset => divisor.OUTPUTSELECT
reset => divisor.OUTPUTSELECT
reset => counter.OUTPUTSELECT
reset => counter.OUTPUTSELECT
reset => counter.OUTPUTSELECT
reset => counter.OUTPUTSELECT
reset => counter.OUTPUTSELECT
reset => counter.OUTPUTSELECT
reset => counter.OUTPUTSELECT
reset => counter.OUTPUTSELECT
reset => counter.OUTPUTSELECT
reset => counter.OUTPUTSELECT
reset => counter.OUTPUTSELECT
reset => counter.OUTPUTSELECT
reset => counter.OUTPUTSELECT
reset => counter.OUTPUTSELECT
reset => counter.OUTPUTSELECT
reset => counter.OUTPUTSELECT
reset => ina.OUTPUTSELECT
reset => ina.OUTPUTSELECT
reset => ina.OUTPUTSELECT
reset => ina.OUTPUTSELECT
reset => ina.OUTPUTSELECT
reset => ina.OUTPUTSELECT
reset => ina.OUTPUTSELECT
reset => ina.OUTPUTSELECT
reset => ina.OUTPUTSELECT
reset => ina.OUTPUTSELECT
reset => outa.OUTPUTSELECT
reset => outa.OUTPUTSELECT
reset => outa.OUTPUTSELECT
reset => outa.OUTPUTSELECT
reset => outa.OUTPUTSELECT
reset => outa.OUTPUTSELECT
reset => outa.OUTPUTSELECT
reset => outa.OUTPUTSELECT
reset => outa.OUTPUTSELECT
reset => outa.OUTPUTSELECT
reset => remaining.OUTPUTSELECT
reset => remaining.OUTPUTSELECT
reset => remaining.OUTPUTSELECT
reset => remaining.OUTPUTSELECT
reset => remaining.OUTPUTSELECT
reset => remaining.OUTPUTSELECT
reset => remaining.OUTPUTSELECT
reset => remaining.OUTPUTSELECT
reset => remaining.OUTPUTSELECT
reset => remaining.OUTPUTSELECT
reset => state.OUTPUTSELECT
reset => state.OUTPUTSELECT
reset => state.OUTPUTSELECT
reset => fifo.OUTPUTSELECT
reset => value[8].ENA
reset => value[7].ENA
reset => value[6].ENA
reset => value[5].ENA
reset => value[4].ENA
reset => value[3].ENA
reset => value[2].ENA
reset => value[1].ENA
reset => value[0].ENA
reset => value[9].ENA
reset => value[10].ENA
reset => value[11].ENA
reset => flush.ENA
reset => target_volume[0].ENA
reset => target_volume[1].ENA
reset => target_volume[2].ENA
reset => target_volume[3].ENA
reset => sel_stream.ENA
reset => sel_cfg.ENA
clk => clk.IN1
i2c_scl <= I2C:i2c.i2c_scl
i2c_sda <> I2C:i2c.i2c_sda
shdn <= shdn.DB_MAX_OUTPUT_PORT_TYPE
apb_PADDR[0] => ~NO_FANOUT~
apb_PADDR[1] => ~NO_FANOUT~
apb_PADDR[2] => sel_stream.IN0
apb_PADDR[2] => sel_cfg.IN0
apb_PSEL => sel_cfg.IN1
apb_PSEL => sel_stream.IN1
apb_PENABLE => always0.IN0
apb_PREADY <= <VCC>
apb_PWRITE => always0.IN1
apb_PWDATA[0] => divisor.DATAB
apb_PWDATA[0] => fifo.data_a[0].DATAIN
apb_PWDATA[0] => fifo.DATAIN
apb_PWDATA[1] => divisor.DATAB
apb_PWDATA[1] => fifo.data_a[1].DATAIN
apb_PWDATA[1] => fifo.DATAIN1
apb_PWDATA[2] => divisor.DATAB
apb_PWDATA[2] => fifo.data_a[2].DATAIN
apb_PWDATA[2] => fifo.DATAIN2
apb_PWDATA[3] => divisor.DATAB
apb_PWDATA[3] => fifo.data_a[3].DATAIN
apb_PWDATA[3] => fifo.DATAIN3
apb_PWDATA[4] => divisor.DATAB
apb_PWDATA[4] => fifo.data_a[4].DATAIN
apb_PWDATA[4] => fifo.DATAIN4
apb_PWDATA[5] => divisor.DATAB
apb_PWDATA[5] => fifo.data_a[5].DATAIN
apb_PWDATA[5] => fifo.DATAIN5
apb_PWDATA[6] => divisor.DATAB
apb_PWDATA[6] => fifo.data_a[6].DATAIN
apb_PWDATA[6] => fifo.DATAIN6
apb_PWDATA[7] => divisor.DATAB
apb_PWDATA[7] => fifo.data_a[7].DATAIN
apb_PWDATA[7] => fifo.DATAIN7
apb_PWDATA[8] => divisor.DATAB
apb_PWDATA[8] => fifo.data_a[8].DATAIN
apb_PWDATA[8] => fifo.DATAIN8
apb_PWDATA[9] => divisor.DATAB
apb_PWDATA[9] => fifo.data_a[9].DATAIN
apb_PWDATA[9] => fifo.DATAIN9
apb_PWDATA[10] => divisor.DATAB
apb_PWDATA[10] => fifo.data_a[10].DATAIN
apb_PWDATA[10] => fifo.DATAIN10
apb_PWDATA[11] => divisor.DATAB
apb_PWDATA[11] => fifo.data_a[11].DATAIN
apb_PWDATA[11] => fifo.DATAIN11
apb_PWDATA[12] => divisor.DATAB
apb_PWDATA[13] => divisor.DATAB
apb_PWDATA[14] => divisor.DATAB
apb_PWDATA[15] => divisor.DATAB
apb_PWDATA[16] => target_volume.DATAB
apb_PWDATA[16] => fifo.data_a[12].DATAIN
apb_PWDATA[17] => target_volume.DATAB
apb_PWDATA[17] => fifo.data_a[13].DATAIN
apb_PWDATA[18] => target_volume.DATAB
apb_PWDATA[18] => fifo.data_a[14].DATAIN
apb_PWDATA[19] => target_volume.DATAB
apb_PWDATA[19] => fifo.data_a[15].DATAIN
apb_PWDATA[20] => fifo.data_a[16].DATAIN
apb_PWDATA[21] => fifo.data_a[17].DATAIN
apb_PWDATA[22] => fifo.data_a[18].DATAIN
apb_PWDATA[23] => fifo.data_a[19].DATAIN
apb_PWDATA[24] => fifo.data_a[20].DATAIN
apb_PWDATA[25] => fifo.data_a[21].DATAIN
apb_PWDATA[26] => fifo.data_a[22].DATAIN
apb_PWDATA[27] => fifo.data_a[23].DATAIN
apb_PWDATA[28] => ~NO_FANOUT~
apb_PWDATA[29] => ~NO_FANOUT~
apb_PWDATA[30] => ~NO_FANOUT~
apb_PWDATA[31] => flush.DATAB
apb_PRDATA[0] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[1] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[2] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[3] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[4] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[5] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[6] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[7] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[8] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[9] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[10] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[11] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[12] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[13] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[14] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[15] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[16] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[17] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[18] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[19] <= apb_PRDATA.DB_MAX_OUTPUT_PORT_TYPE
apb_PRDATA[20] <= <GND>
apb_PRDATA[21] <= <GND>
apb_PRDATA[22] <= <GND>
apb_PRDATA[23] <= <GND>
apb_PRDATA[24] <= <GND>
apb_PRDATA[25] <= <GND>
apb_PRDATA[26] <= <GND>
apb_PRDATA[27] <= <GND>
apb_PRDATA[28] <= <GND>
apb_PRDATA[29] <= <GND>
apb_PRDATA[30] <= <GND>
apb_PRDATA[31] <= <GND>


|EndeavourSoc|AudioController:audio_ctrl|I2C:i2c
halt => sda.OUTPUTSELECT
halt => state.OUTPUTSELECT
halt => state.OUTPUTSELECT
halt => hs_state.OUTPUTSELECT
halt => always0.IN1
clk => dout[0]~reg0.CLK
clk => dout[1]~reg0.CLK
clk => dout[2]~reg0.CLK
clk => dout[3]~reg0.CLK
clk => dout[4]~reg0.CLK
clk => dout[5]~reg0.CLK
clk => dout[6]~reg0.CLK
clk => dout[7]~reg0.CLK
clk => ac~reg0.CLK
clk => hs_state.CLK
clk => bit_counter[0].CLK
clk => bit_counter[1].CLK
clk => bit_counter[2].CLK
clk => bit_counter[3].CLK
clk => state[0].CLK
clk => state[1].CLK
clk => data[0].CLK
clk => data[1].CLK
clk => data[2].CLK
clk => data[3].CLK
clk => data[4].CLK
clk => data[5].CLK
clk => data[6].CLK
clk => data[7].CLK
clk => sda.CLK
clk => q[0].CLK
clk => q[1].CLK
clk => ready~reg0.CLK
clk => clk_counter[0].CLK
clk => clk_counter[1].CLK
clk => clk_counter[2].CLK
clk => clk_counter[3].CLK
clk => clk_counter[4].CLK
clk => clk_counter[5].CLK
hs => state.DATAB
addr[0] => ~NO_FANOUT~
addr[1] => ~NO_FANOUT~
addr[2] => ~NO_FANOUT~
addr[3] => ~NO_FANOUT~
addr[4] => ~NO_FANOUT~
addr[5] => ~NO_FANOUT~
addr[6] => ~NO_FANOUT~
addr[7] => ~NO_FANOUT~
wr => always0.IN1
enable => data.OUTPUTSELECT
enable => data.OUTPUTSELECT
enable => data.OUTPUTSELECT
enable => data.OUTPUTSELECT
enable => data.OUTPUTSELECT
enable => data.OUTPUTSELECT
enable => data.OUTPUTSELECT
enable => data.OUTPUTSELECT
enable => state.OUTPUTSELECT
enable => state.OUTPUTSELECT
enable => bit_counter.OUTPUTSELECT
enable => bit_counter.OUTPUTSELECT
enable => bit_counter.OUTPUTSELECT
enable => bit_counter.OUTPUTSELECT
ready <= ready~reg0.DB_MAX_OUTPUT_PORT_TYPE
din[0] => data.DATAB
din[1] => data.DATAB
din[2] => data.DATAB
din[3] => data.DATAB
din[4] => data.DATAB
din[5] => data.DATAB
din[6] => data.DATAB
din[7] => data.DATAB
dout[0] <= dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ac <= ac~reg0.DB_MAX_OUTPUT_PORT_TYPE
i2c_scl <= i2c_scl.DB_MAX_OUTPUT_PORT_TYPE
i2c_sda <> i2c_sda


|EndeavourSoc|ddr_sdram_ctrl:ram_ctrl
clk => clk.IN4
dqs_clk => ddr_dqs.IN1
dqs_clk => ddr_ck_p.DATAIN
dqs_clk => ddr_ck_n.DATAIN
reset => ref_cnt.OUTPUTSELECT
reset => ref_cnt.OUTPUTSELECT
reset => ref_cnt.OUTPUTSELECT
reset => ref_cnt.OUTPUTSELECT
reset => ref_cnt.OUTPUTSELECT
reset => ref_cnt.OUTPUTSELECT
reset => ref_cnt.OUTPUTSELECT
reset => ref_cnt.OUTPUTSELECT
reset => ref_cnt.OUTPUTSELECT
reset => ref_cnt.OUTPUTSELECT
reset => ref_idle.OUTPUTSELECT
reset => ref_idle.OUTPUTSELECT
reset => ref_idle.OUTPUTSELECT
reset => ddr_cs_n.OUTPUTSELECT
reset => ddr_ras_n.OUTPUTSELECT
reset => ddr_cas_n.OUTPUTSELECT
reset => ddr_we_n.OUTPUTSELECT
reset => ddr_ba.OUTPUTSELECT
reset => ddr_ba.OUTPUTSELECT
reset => ddr_a.OUTPUTSELECT
reset => ddr_a.OUTPUTSELECT
reset => ddr_a.OUTPUTSELECT
reset => ddr_a.OUTPUTSELECT
reset => ddr_a.OUTPUTSELECT
reset => ddr_a.OUTPUTSELECT
reset => ddr_a.OUTPUTSELECT
reset => ddr_a.OUTPUTSELECT
reset => ddr_a.OUTPUTSELECT
reset => ddr_a.OUTPUTSELECT
reset => ddr_a.OUTPUTSELECT
reset => ddr_a.OUTPUTSELECT
reset => ddr_a.OUTPUTSELECT
reset => ddr_a.OUTPUTSELECT
reset => col_addr.OUTPUTSELECT
reset => col_addr.OUTPUTSELECT
reset => col_addr.OUTPUTSELECT
reset => col_addr.OUTPUTSELECT
reset => col_addr.OUTPUTSELECT
reset => col_addr.OUTPUTSELECT
reset => col_addr.OUTPUTSELECT
reset => col_addr.OUTPUTSELECT
reset => col_addr.OUTPUTSELECT
reset => burst_len.OUTPUTSELECT
reset => burst_len.OUTPUTSELECT
reset => burst_len.OUTPUTSELECT
reset => burst_len.OUTPUTSELECT
reset => burst_len.OUTPUTSELECT
reset => burst_len.OUTPUTSELECT
reset => burst_len.OUTPUTSELECT
reset => burst_len.OUTPUTSELECT
reset => init_done.OUTPUTSELECT
reset => ref_real.OUTPUTSELECT
reset => ref_real.OUTPUTSELECT
reset => ref_real.OUTPUTSELECT
reset => cnt.OUTPUTSELECT
reset => cnt.OUTPUTSELECT
reset => cnt.OUTPUTSELECT
reset => cnt.OUTPUTSELECT
reset => cnt.OUTPUTSELECT
reset => cnt.OUTPUTSELECT
reset => cnt.OUTPUTSELECT
reset => cnt.OUTPUTSELECT
reset => stat.OUTPUTSELECT
reset => stat.OUTPUTSELECT
reset => stat.OUTPUTSELECT
reset => stat.OUTPUTSELECT
reset => stat.OUTPUTSELECT
reset => stat.OUTPUTSELECT
reset => stat.OUTPUTSELECT
reset => stat.OUTPUTSELECT
reset => stat.OUTPUTSELECT
reset => stat.OUTPUTSELECT
reset => stat.OUTPUTSELECT
reset => stat.OUTPUTSELECT
reset => output_enable.OUTPUTSELECT
reset => output_enable_d1.OUTPUTSELECT
reset => output_enable_d2.OUTPUTSELECT
reset => ddr_out_valid.OUTPUTSELECT
reset => ddr_out_valid_buf.OUTPUTSELECT
reset => ddr_out.OUTPUTSELECT
reset => ddr_out.OUTPUTSELECT
reset => ddr_out.OUTPUTSELECT
reset => ddr_out.OUTPUTSELECT
reset => ddr_out.OUTPUTSELECT
reset => ddr_out.OUTPUTSELECT
reset => ddr_out.OUTPUTSELECT
reset => ddr_out.OUTPUTSELECT
reset => ddr_out.OUTPUTSELECT
reset => ddr_out.OUTPUTSELECT
reset => ddr_out.OUTPUTSELECT
reset => ddr_out.OUTPUTSELECT
reset => ddr_out.OUTPUTSELECT
reset => ddr_out.OUTPUTSELECT
reset => ddr_out.OUTPUTSELECT
reset => ddr_out.OUTPUTSELECT
reset => ddr_out.OUTPUTSELECT
reset => ddr_out.OUTPUTSELECT
reset => ddr_out.OUTPUTSELECT
reset => ddr_out.OUTPUTSELECT
reset => ddr_out.OUTPUTSELECT
reset => ddr_out.OUTPUTSELECT
reset => ddr_out.OUTPUTSELECT
reset => ddr_out.OUTPUTSELECT
reset => ddr_out.OUTPUTSELECT
reset => ddr_out.OUTPUTSELECT
reset => ddr_out.OUTPUTSELECT
reset => ddr_out.OUTPUTSELECT
reset => ddr_out.OUTPUTSELECT
reset => ddr_out.OUTPUTSELECT
reset => ddr_out.OUTPUTSELECT
reset => ddr_out.OUTPUTSELECT
reset => ddr_out_buf.OUTPUTSELECT
reset => ddr_out_buf.OUTPUTSELECT
reset => ddr_out_buf.OUTPUTSELECT
reset => ddr_out_buf.OUTPUTSELECT
reset => ddr_out_buf.OUTPUTSELECT
reset => ddr_out_buf.OUTPUTSELECT
reset => ddr_out_buf.OUTPUTSELECT
reset => ddr_out_buf.OUTPUTSELECT
reset => ddr_out_buf.OUTPUTSELECT
reset => ddr_out_buf.OUTPUTSELECT
reset => ddr_out_buf.OUTPUTSELECT
reset => ddr_out_buf.OUTPUTSELECT
reset => ddr_out_buf.OUTPUTSELECT
reset => ddr_out_buf.OUTPUTSELECT
reset => ddr_out_buf.OUTPUTSELECT
reset => ddr_out_buf.OUTPUTSELECT
reset => ddr_out_buf.OUTPUTSELECT
reset => ddr_out_buf.OUTPUTSELECT
reset => ddr_out_buf.OUTPUTSELECT
reset => ddr_out_buf.OUTPUTSELECT
reset => ddr_out_buf.OUTPUTSELECT
reset => ddr_out_buf.OUTPUTSELECT
reset => ddr_out_buf.OUTPUTSELECT
reset => ddr_out_buf.OUTPUTSELECT
reset => ddr_out_buf.OUTPUTSELECT
reset => ddr_out_buf.OUTPUTSELECT
reset => ddr_out_buf.OUTPUTSELECT
reset => ddr_out_buf.OUTPUTSELECT
reset => ddr_out_buf.OUTPUTSELECT
reset => ddr_out_buf.OUTPUTSELECT
reset => ddr_out_buf.OUTPUTSELECT
reset => ddr_out_buf.OUTPUTSELECT
reset => i_v_a.OUTPUTSELECT
reset => i_v_b.OUTPUTSELECT
reset => i_v_c.OUTPUTSELECT
reset => i_v_d.OUTPUTSELECT
reset => i_l_a.OUTPUTSELECT
reset => i_l_b.OUTPUTSELECT
reset => i_l_c.OUTPUTSELECT
reset => i_l_d.OUTPUTSELECT
reset => i_v_e.OUTPUTSELECT
reset => i_l_e.OUTPUTSELECT
reset => i_d_e[7].ENA
reset => i_d_e[6].ENA
reset => i_d_e[5].ENA
reset => i_d_e[4].ENA
reset => i_d_e[3].ENA
reset => i_d_e[2].ENA
reset => i_d_e[1].ENA
reset => i_d_e[0].ENA
reset => rid[0]~reg0.ENA
reset => i_d_e[8].ENA
reset => i_d_e[9].ENA
reset => i_d_e[10].ENA
reset => i_d_e[11].ENA
reset => i_d_e[12].ENA
reset => i_d_e[13].ENA
reset => i_d_e[14].ENA
reset => i_d_e[15].ENA
reset => i_d_e[16].ENA
reset => i_d_e[17].ENA
reset => i_d_e[18].ENA
reset => i_d_e[19].ENA
reset => i_d_e[20].ENA
reset => i_d_e[21].ENA
reset => i_d_e[22].ENA
reset => i_d_e[23].ENA
reset => i_d_e[24].ENA
reset => i_d_e[25].ENA
reset => i_d_e[26].ENA
reset => i_d_e[27].ENA
reset => i_d_e[28].ENA
reset => i_d_e[29].ENA
reset => i_d_e[30].ENA
reset => i_d_e[31].ENA
reset => bid[0]~reg0.ENA
arw_valid => always1.IN0
arw_valid => always1.IN0
arw_ready <= arw_ready.DB_MAX_OUTPUT_PORT_TYPE
arw_addr[0] => ~NO_FANOUT~
arw_addr[1] => ~NO_FANOUT~
arw_addr[2] => col_addr.DATAB
arw_addr[2] => col_addr.DATAB
arw_addr[3] => col_addr.DATAB
arw_addr[3] => col_addr.DATAB
arw_addr[4] => col_addr.DATAB
arw_addr[4] => col_addr.DATAB
arw_addr[5] => col_addr.DATAB
arw_addr[5] => col_addr.DATAB
arw_addr[6] => col_addr.DATAB
arw_addr[6] => col_addr.DATAB
arw_addr[7] => col_addr.DATAB
arw_addr[7] => col_addr.DATAB
arw_addr[8] => col_addr.DATAB
arw_addr[8] => col_addr.DATAB
arw_addr[9] => col_addr.DATAB
arw_addr[9] => col_addr.DATAB
arw_addr[10] => col_addr.DATAB
arw_addr[10] => col_addr.DATAB
arw_addr[11] => ddr_a.DATAB
arw_addr[11] => ddr_a.DATAB
arw_addr[12] => ddr_a.DATAB
arw_addr[12] => ddr_a.DATAB
arw_addr[13] => ddr_a.DATAB
arw_addr[13] => ddr_a.DATAB
arw_addr[14] => ddr_a.DATAB
arw_addr[14] => ddr_a.DATAB
arw_addr[15] => ddr_a.DATAB
arw_addr[15] => ddr_a.DATAB
arw_addr[16] => ddr_a.DATAB
arw_addr[16] => ddr_a.DATAB
arw_addr[17] => ddr_a.DATAB
arw_addr[17] => ddr_a.DATAB
arw_addr[18] => ddr_a.DATAB
arw_addr[18] => ddr_a.DATAB
arw_addr[19] => ddr_a.DATAB
arw_addr[19] => ddr_a.DATAB
arw_addr[20] => ddr_a.DATAB
arw_addr[20] => ddr_a.DATAB
arw_addr[21] => ddr_a.DATAB
arw_addr[21] => ddr_a.DATAB
arw_addr[22] => ddr_a.DATAB
arw_addr[22] => ddr_a.DATAB
arw_addr[23] => ddr_a.DATAB
arw_addr[23] => ddr_a.DATAB
arw_addr[24] => ddr_a.DATAB
arw_addr[24] => ddr_a.DATAB
arw_addr[25] => ddr_ba.DATAB
arw_addr[25] => ddr_ba.DATAB
arw_addr[26] => ddr_ba.DATAB
arw_addr[26] => ddr_ba.DATAB
arw_len[0] => burst_len.DATAB
arw_len[0] => burst_len.DATAB
arw_len[1] => burst_len.DATAB
arw_len[1] => burst_len.DATAB
arw_len[2] => burst_len.DATAB
arw_len[2] => burst_len.DATAB
arw_len[3] => burst_len.DATAB
arw_len[3] => burst_len.DATAB
arw_len[4] => burst_len.DATAB
arw_len[4] => burst_len.DATAB
arw_len[5] => burst_len.DATAB
arw_len[5] => burst_len.DATAB
arw_len[6] => burst_len.DATAB
arw_len[6] => burst_len.DATAB
arw_len[7] => burst_len.DATAB
arw_len[7] => burst_len.DATAB
arw_write => always1.IN1
arw_write => always1.IN1
wvalid => col_addr.OUTPUTSELECT
wvalid => col_addr.OUTPUTSELECT
wvalid => col_addr.OUTPUTSELECT
wvalid => col_addr.OUTPUTSELECT
wvalid => col_addr.OUTPUTSELECT
wvalid => col_addr.OUTPUTSELECT
wvalid => col_addr.OUTPUTSELECT
wvalid => col_addr.OUTPUTSELECT
wvalid => col_addr.OUTPUTSELECT
wvalid => cnt.OUTPUTSELECT
wvalid => cnt.OUTPUTSELECT
wvalid => cnt.OUTPUTSELECT
wvalid => cnt.OUTPUTSELECT
wvalid => cnt.OUTPUTSELECT
wvalid => cnt.OUTPUTSELECT
wvalid => cnt.OUTPUTSELECT
wvalid => cnt.OUTPUTSELECT
wvalid => stat.OUTPUTSELECT
wvalid => stat.OUTPUTSELECT
wvalid => stat.OUTPUTSELECT
wvalid => stat.OUTPUTSELECT
wvalid => stat.OUTPUTSELECT
wvalid => stat.OUTPUTSELECT
wvalid => stat.OUTPUTSELECT
wvalid => stat.OUTPUTSELECT
wvalid => stat.OUTPUTSELECT
wvalid => stat.OUTPUTSELECT
wvalid => stat.OUTPUTSELECT
wvalid => stat.OUTPUTSELECT
wvalid => ddr_out_valid_buf.IN0
wvalid => Selector10.IN5
wvalid => Selector9.IN4
wready <= wready.DB_MAX_OUTPUT_PORT_TYPE
wlast => always1.IN1
wdata[0] => ddr_out_buf.DATAA
wdata[1] => ddr_out_buf.DATAA
wdata[2] => ddr_out_buf.DATAA
wdata[3] => ddr_out_buf.DATAA
wdata[4] => ddr_out_buf.DATAA
wdata[5] => ddr_out_buf.DATAA
wdata[6] => ddr_out_buf.DATAA
wdata[7] => ddr_out_buf.DATAA
wdata[8] => ddr_out_buf.DATAA
wdata[9] => ddr_out_buf.DATAA
wdata[10] => ddr_out_buf.DATAA
wdata[11] => ddr_out_buf.DATAA
wdata[12] => ddr_out_buf.DATAA
wdata[13] => ddr_out_buf.DATAA
wdata[14] => ddr_out_buf.DATAA
wdata[15] => ddr_out_buf.DATAA
wdata[16] => ddr_out_buf.DATAA
wdata[17] => ddr_out_buf.DATAA
wdata[18] => ddr_out_buf.DATAA
wdata[19] => ddr_out_buf.DATAA
wdata[20] => ddr_out_buf.DATAA
wdata[21] => ddr_out_buf.DATAA
wdata[22] => ddr_out_buf.DATAA
wdata[23] => ddr_out_buf.DATAA
wdata[24] => ddr_out_buf.DATAA
wdata[25] => ddr_out_buf.DATAA
wdata[26] => ddr_out_buf.DATAA
wdata[27] => ddr_out_buf.DATAA
wdata[28] => ddr_out_buf.DATAA
wdata[29] => ddr_out_buf.DATAA
wdata[30] => ddr_out_buf.DATAA
wdata[31] => ddr_out_buf.DATAA
bvalid <= bvalid.DB_MAX_OUTPUT_PORT_TYPE
bready => stat.OUTPUTSELECT
bready => stat.OUTPUTSELECT
bready => stat.OUTPUTSELECT
bready => stat.OUTPUTSELECT
bready => stat.OUTPUTSELECT
bready => stat.OUTPUTSELECT
bready => stat.OUTPUTSELECT
bready => stat.OUTPUTSELECT
bready => stat.OUTPUTSELECT
bready => stat.OUTPUTSELECT
bready => stat.OUTPUTSELECT
bready => stat.OUTPUTSELECT
rvalid <= i_v_e.DB_MAX_OUTPUT_PORT_TYPE
rready => ~NO_FANOUT~
rlast <= i_l_e.DB_MAX_OUTPUT_PORT_TYPE
rdata[0] <= i_d_e[0].DB_MAX_OUTPUT_PORT_TYPE
rdata[1] <= i_d_e[1].DB_MAX_OUTPUT_PORT_TYPE
rdata[2] <= i_d_e[2].DB_MAX_OUTPUT_PORT_TYPE
rdata[3] <= i_d_e[3].DB_MAX_OUTPUT_PORT_TYPE
rdata[4] <= i_d_e[4].DB_MAX_OUTPUT_PORT_TYPE
rdata[5] <= i_d_e[5].DB_MAX_OUTPUT_PORT_TYPE
rdata[6] <= i_d_e[6].DB_MAX_OUTPUT_PORT_TYPE
rdata[7] <= i_d_e[7].DB_MAX_OUTPUT_PORT_TYPE
rdata[8] <= i_d_e[8].DB_MAX_OUTPUT_PORT_TYPE
rdata[9] <= i_d_e[9].DB_MAX_OUTPUT_PORT_TYPE
rdata[10] <= i_d_e[10].DB_MAX_OUTPUT_PORT_TYPE
rdata[11] <= i_d_e[11].DB_MAX_OUTPUT_PORT_TYPE
rdata[12] <= i_d_e[12].DB_MAX_OUTPUT_PORT_TYPE
rdata[13] <= i_d_e[13].DB_MAX_OUTPUT_PORT_TYPE
rdata[14] <= i_d_e[14].DB_MAX_OUTPUT_PORT_TYPE
rdata[15] <= i_d_e[15].DB_MAX_OUTPUT_PORT_TYPE
rdata[16] <= i_d_e[16].DB_MAX_OUTPUT_PORT_TYPE
rdata[17] <= i_d_e[17].DB_MAX_OUTPUT_PORT_TYPE
rdata[18] <= i_d_e[18].DB_MAX_OUTPUT_PORT_TYPE
rdata[19] <= i_d_e[19].DB_MAX_OUTPUT_PORT_TYPE
rdata[20] <= i_d_e[20].DB_MAX_OUTPUT_PORT_TYPE
rdata[21] <= i_d_e[21].DB_MAX_OUTPUT_PORT_TYPE
rdata[22] <= i_d_e[22].DB_MAX_OUTPUT_PORT_TYPE
rdata[23] <= i_d_e[23].DB_MAX_OUTPUT_PORT_TYPE
rdata[24] <= i_d_e[24].DB_MAX_OUTPUT_PORT_TYPE
rdata[25] <= i_d_e[25].DB_MAX_OUTPUT_PORT_TYPE
rdata[26] <= i_d_e[26].DB_MAX_OUTPUT_PORT_TYPE
rdata[27] <= i_d_e[27].DB_MAX_OUTPUT_PORT_TYPE
rdata[28] <= i_d_e[28].DB_MAX_OUTPUT_PORT_TYPE
rdata[29] <= i_d_e[29].DB_MAX_OUTPUT_PORT_TYPE
rdata[30] <= i_d_e[30].DB_MAX_OUTPUT_PORT_TYPE
rdata[31] <= i_d_e[31].DB_MAX_OUTPUT_PORT_TYPE
arw_id[0] => rid.DATAB
arw_id[0] => bid.DATAB
arw_size[0] => ~NO_FANOUT~
arw_size[1] => ~NO_FANOUT~
arw_size[2] => ~NO_FANOUT~
arw_burst[0] => ~NO_FANOUT~
arw_burst[1] => ~NO_FANOUT~
wstrb[0] => ~NO_FANOUT~
wstrb[1] => ~NO_FANOUT~
wstrb[2] => ~NO_FANOUT~
wstrb[3] => ~NO_FANOUT~
bid[0] <= bid[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rid[0] <= rid[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ddr_ck_p <= dqs_clk.DB_MAX_OUTPUT_PORT_TYPE
ddr_ck_n <= dqs_clk.DB_MAX_OUTPUT_PORT_TYPE
ddr_cke <= ddr_cs_n~reg0.DB_MAX_OUTPUT_PORT_TYPE
ddr_cs_n <= ddr_cs_n~reg0.DB_MAX_OUTPUT_PORT_TYPE
ddr_ras_n <= ddr_ras_n~reg0.DB_MAX_OUTPUT_PORT_TYPE
ddr_cas_n <= ddr_cas_n~reg0.DB_MAX_OUTPUT_PORT_TYPE
ddr_we_n <= ddr_we_n~reg0.DB_MAX_OUTPUT_PORT_TYPE
ddr_ba[0] <= ddr_ba[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ddr_ba[1] <= ddr_ba[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ddr_a[0] <= ddr_a[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ddr_a[1] <= ddr_a[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ddr_a[2] <= ddr_a[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ddr_a[3] <= ddr_a[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ddr_a[4] <= ddr_a[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ddr_a[5] <= ddr_a[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ddr_a[6] <= ddr_a[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ddr_a[7] <= ddr_a[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ddr_a[8] <= ddr_a[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ddr_a[9] <= ddr_a[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ddr_a[10] <= ddr_a[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ddr_a[11] <= ddr_a[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ddr_a[12] <= ddr_a[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ddr_a[13] <= ddr_a[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ddr_dm[0] <= ddr_dm[0].DB_MAX_OUTPUT_PORT_TYPE
ddr_dm[1] <= ddr_dm[1].DB_MAX_OUTPUT_PORT_TYPE
ddr_dqs[0] <> ddr_dqs[0]
ddr_dqs[1] <> ddr_dqs[1]
ddr_dq[0] <> DDR_IO8:io_l.pad_io
ddr_dq[1] <> DDR_IO8:io_l.pad_io
ddr_dq[2] <> DDR_IO8:io_l.pad_io
ddr_dq[3] <> DDR_IO8:io_l.pad_io
ddr_dq[4] <> DDR_IO8:io_l.pad_io
ddr_dq[5] <> DDR_IO8:io_l.pad_io
ddr_dq[6] <> DDR_IO8:io_l.pad_io
ddr_dq[7] <> DDR_IO8:io_l.pad_io
ddr_dq[8] <> DDR_IO8:io_h.pad_io
ddr_dq[9] <> DDR_IO8:io_h.pad_io
ddr_dq[10] <> DDR_IO8:io_h.pad_io
ddr_dq[11] <> DDR_IO8:io_h.pad_io
ddr_dq[12] <> DDR_IO8:io_h.pad_io
ddr_dq[13] <> DDR_IO8:io_h.pad_io
ddr_dq[14] <> DDR_IO8:io_h.pad_io
ddr_dq[15] <> DDR_IO8:io_h.pad_io


|EndeavourSoc|ddr_sdram_ctrl:ram_ctrl|DDR_IO8:io_l
inclock => inclock.IN1
outclock => outclock.IN1
dout[0] <= altera_gpio_lite:ddr_io8_inst.dout
dout[1] <= altera_gpio_lite:ddr_io8_inst.dout
dout[2] <= altera_gpio_lite:ddr_io8_inst.dout
dout[3] <= altera_gpio_lite:ddr_io8_inst.dout
dout[4] <= altera_gpio_lite:ddr_io8_inst.dout
dout[5] <= altera_gpio_lite:ddr_io8_inst.dout
dout[6] <= altera_gpio_lite:ddr_io8_inst.dout
dout[7] <= altera_gpio_lite:ddr_io8_inst.dout
dout[8] <= altera_gpio_lite:ddr_io8_inst.dout
dout[9] <= altera_gpio_lite:ddr_io8_inst.dout
dout[10] <= altera_gpio_lite:ddr_io8_inst.dout
dout[11] <= altera_gpio_lite:ddr_io8_inst.dout
dout[12] <= altera_gpio_lite:ddr_io8_inst.dout
dout[13] <= altera_gpio_lite:ddr_io8_inst.dout
dout[14] <= altera_gpio_lite:ddr_io8_inst.dout
dout[15] <= altera_gpio_lite:ddr_io8_inst.dout
din[0] => din[0].IN1
din[1] => din[1].IN1
din[2] => din[2].IN1
din[3] => din[3].IN1
din[4] => din[4].IN1
din[5] => din[5].IN1
din[6] => din[6].IN1
din[7] => din[7].IN1
din[8] => din[8].IN1
din[9] => din[9].IN1
din[10] => din[10].IN1
din[11] => din[11].IN1
din[12] => din[12].IN1
din[13] => din[13].IN1
din[14] => din[14].IN1
din[15] => din[15].IN1
pad_io[0] <> altera_gpio_lite:ddr_io8_inst.pad_io
pad_io[1] <> altera_gpio_lite:ddr_io8_inst.pad_io
pad_io[2] <> altera_gpio_lite:ddr_io8_inst.pad_io
pad_io[3] <> altera_gpio_lite:ddr_io8_inst.pad_io
pad_io[4] <> altera_gpio_lite:ddr_io8_inst.pad_io
pad_io[5] <> altera_gpio_lite:ddr_io8_inst.pad_io
pad_io[6] <> altera_gpio_lite:ddr_io8_inst.pad_io
pad_io[7] <> altera_gpio_lite:ddr_io8_inst.pad_io
oe[0] => oe[0].IN1
oe[1] => oe[1].IN1
oe[2] => oe[2].IN1
oe[3] => oe[3].IN1
oe[4] => oe[4].IN1
oe[5] => oe[5].IN1
oe[6] => oe[6].IN1
oe[7] => oe[7].IN1


|EndeavourSoc|ddr_sdram_ctrl:ram_ctrl|DDR_IO8:io_l|altera_gpio_lite:ddr_io8_inst
inclock => inclock.IN8
outclock => outclock.IN8
inclocken => inclocken.IN8
outclocken => outclocken.IN8
oe[0] => gpio_one_bit.i_loop[0].oe_wire.IN1
oe[1] => gpio_one_bit.i_loop[1].oe_wire.IN1
oe[2] => gpio_one_bit.i_loop[2].oe_wire.IN1
oe[3] => gpio_one_bit.i_loop[3].oe_wire.IN1
oe[4] => gpio_one_bit.i_loop[4].oe_wire.IN1
oe[5] => gpio_one_bit.i_loop[5].oe_wire.IN1
oe[6] => gpio_one_bit.i_loop[6].oe_wire.IN1
oe[7] => gpio_one_bit.i_loop[7].oe_wire.IN1
din[0] => din_reordered[0].IN1
din[1] => din_reordered[2].IN1
din[2] => din_reordered[4].IN1
din[3] => din_reordered[6].IN1
din[4] => din_reordered[8].IN1
din[5] => din_reordered[10].IN1
din[6] => din_reordered[12].IN1
din[7] => din_reordered[14].IN1
din[8] => din_reordered[1].IN1
din[9] => din_reordered[3].IN1
din[10] => din_reordered[5].IN1
din[11] => din_reordered[7].IN1
din[12] => din_reordered[9].IN1
din[13] => din_reordered[11].IN1
din[14] => din_reordered[13].IN1
din[15] => din_reordered[15].IN1
dout[0] <= altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i.dout
dout[1] <= altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i.dout
dout[2] <= altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i.dout
dout[3] <= altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i.dout
dout[4] <= altgpio_one_bit:gpio_one_bit.i_loop[4].altgpio_bit_i.dout
dout[5] <= altgpio_one_bit:gpio_one_bit.i_loop[5].altgpio_bit_i.dout
dout[6] <= altgpio_one_bit:gpio_one_bit.i_loop[6].altgpio_bit_i.dout
dout[7] <= altgpio_one_bit:gpio_one_bit.i_loop[7].altgpio_bit_i.dout
dout[8] <= altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i.dout
dout[9] <= altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i.dout
dout[10] <= altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i.dout
dout[11] <= altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i.dout
dout[12] <= altgpio_one_bit:gpio_one_bit.i_loop[4].altgpio_bit_i.dout
dout[13] <= altgpio_one_bit:gpio_one_bit.i_loop[5].altgpio_bit_i.dout
dout[14] <= altgpio_one_bit:gpio_one_bit.i_loop[6].altgpio_bit_i.dout
dout[15] <= altgpio_one_bit:gpio_one_bit.i_loop[7].altgpio_bit_i.dout
pad_io[0] <> altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i.pad
pad_io[1] <> altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i.pad
pad_io[2] <> altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i.pad
pad_io[3] <> altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i.pad
pad_io[4] <> altgpio_one_bit:gpio_one_bit.i_loop[4].altgpio_bit_i.pad
pad_io[5] <> altgpio_one_bit:gpio_one_bit.i_loop[5].altgpio_bit_i.pad
pad_io[6] <> altgpio_one_bit:gpio_one_bit.i_loop[6].altgpio_bit_i.pad
pad_io[7] <> altgpio_one_bit:gpio_one_bit.i_loop[7].altgpio_bit_i.pad
pad_io_b[0] <> altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i.pad_b
pad_io_b[1] <> altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i.pad_b
pad_io_b[2] <> altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i.pad_b
pad_io_b[3] <> altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i.pad_b
pad_io_b[4] <> altgpio_one_bit:gpio_one_bit.i_loop[4].altgpio_bit_i.pad_b
pad_io_b[5] <> altgpio_one_bit:gpio_one_bit.i_loop[5].altgpio_bit_i.pad_b
pad_io_b[6] <> altgpio_one_bit:gpio_one_bit.i_loop[6].altgpio_bit_i.pad_b
pad_io_b[7] <> altgpio_one_bit:gpio_one_bit.i_loop[7].altgpio_bit_i.pad_b
pad_in[0] => ~NO_FANOUT~
pad_in[1] => ~NO_FANOUT~
pad_in[2] => ~NO_FANOUT~
pad_in[3] => ~NO_FANOUT~
pad_in[4] => ~NO_FANOUT~
pad_in[5] => ~NO_FANOUT~
pad_in[6] => ~NO_FANOUT~
pad_in[7] => ~NO_FANOUT~
pad_in_b[0] => ~NO_FANOUT~
pad_in_b[1] => ~NO_FANOUT~
pad_in_b[2] => ~NO_FANOUT~
pad_in_b[3] => ~NO_FANOUT~
pad_in_b[4] => ~NO_FANOUT~
pad_in_b[5] => ~NO_FANOUT~
pad_in_b[6] => ~NO_FANOUT~
pad_in_b[7] => ~NO_FANOUT~
pad_out[0] <= <GND>
pad_out[1] <= <GND>
pad_out[2] <= <GND>
pad_out[3] <= <GND>
pad_out[4] <= <GND>
pad_out[5] <= <GND>
pad_out[6] <= <GND>
pad_out[7] <= <GND>
pad_out_b[0] <= <GND>
pad_out_b[1] <= <GND>
pad_out_b[2] <= <GND>
pad_out_b[3] <= <GND>
pad_out_b[4] <= <GND>
pad_out_b[5] <= <GND>
pad_out_b[6] <= <GND>
pad_out_b[7] <= <GND>
aset => ~NO_FANOUT~
aclr => ~NO_FANOUT~
phy_mem_clock => phy_mem_clock.IN8
sclr => ~NO_FANOUT~
hr_clock <= hr_clock.DB_MAX_OUTPUT_PORT_TYPE
fr_clock[0] <= altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i.fr_clock
fr_clock[1] <= altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i.fr_clock
fr_clock[2] <= altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i.fr_clock
fr_clock[3] <= altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i.fr_clock
fr_clock[4] <= altgpio_one_bit:gpio_one_bit.i_loop[4].altgpio_bit_i.fr_clock
fr_clock[5] <= altgpio_one_bit:gpio_one_bit.i_loop[5].altgpio_bit_i.fr_clock
fr_clock[6] <= altgpio_one_bit:gpio_one_bit.i_loop[6].altgpio_bit_i.fr_clock
fr_clock[7] <= altgpio_one_bit:gpio_one_bit.i_loop[7].altgpio_bit_i.fr_clock
invert_hr_clock => ~NO_FANOUT~
mimic_clock[0] <= altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i.mimic_clock
mimic_clock[1] <= altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i.mimic_clock
mimic_clock[2] <= altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i.mimic_clock
mimic_clock[3] <= altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i.mimic_clock
mimic_clock[4] <= altgpio_one_bit:gpio_one_bit.i_loop[4].altgpio_bit_i.mimic_clock
mimic_clock[5] <= altgpio_one_bit:gpio_one_bit.i_loop[5].altgpio_bit_i.mimic_clock
mimic_clock[6] <= altgpio_one_bit:gpio_one_bit.i_loop[6].altgpio_bit_i.mimic_clock
mimic_clock[7] <= altgpio_one_bit:gpio_one_bit.i_loop[7].altgpio_bit_i.mimic_clock
nsleep[0] => gpio_one_bit.i_loop[0].nsleep_wire.IN1
nsleep[1] => gpio_one_bit.i_loop[1].nsleep_wire.IN1
nsleep[2] => gpio_one_bit.i_loop[2].nsleep_wire.IN1
nsleep[3] => gpio_one_bit.i_loop[3].nsleep_wire.IN1
nsleep[4] => gpio_one_bit.i_loop[4].nsleep_wire.IN1
nsleep[5] => gpio_one_bit.i_loop[5].nsleep_wire.IN1
nsleep[6] => gpio_one_bit.i_loop[6].nsleep_wire.IN1
nsleep[7] => gpio_one_bit.i_loop[7].nsleep_wire.IN1


|EndeavourSoc|ddr_sdram_ctrl:ram_ctrl|DDR_IO8:io_l|altera_gpio_lite:ddr_io8_inst|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i
inclock => in_path_ddr.input_latch_l.CLK
inclock => in_path_ddr.input_cell_h.CLK
inclock => in_path_ddr.input_cell_l.CLK
outclock => out_path_ddr.fr_out_data_ddio.CLKHI
outclock => out_path_ddr.fr_out_data_ddio.CLKLO
outclock => out_path_ddr.fr_out_data_ddio.MUXSEL
phy_mem_clock => ~NO_FANOUT~
inclocken => ~NO_FANOUT~
outclocken => ~NO_FANOUT~
oe => output_buf.obuf.OE
din[0] => out_path_ddr.fr_out_data_ddio.DATAINHI
din[1] => out_path_ddr.fr_out_data_ddio.DATAINLO
dout[0] <= in_path_ddr.input_latch_l.REGOUT
dout[1] <= in_path_ddr.input_cell_h.REGOUT
pad <> output_buf.obuf
pad_b <> <UNC>
aset => in_path_ddr.input_cell_l.ACLR
aset => in_path_ddr.input_latch_l.ACLR
aset => in_path_ddr.input_cell_h.ACLR
sclr => ~NO_FANOUT~
hr_clock => ~NO_FANOUT~
fr_clock <= fr_clock.DB_MAX_OUTPUT_PORT_TYPE
mimic_clock <= <GND>
nsleep => ~NO_FANOUT~


|EndeavourSoc|ddr_sdram_ctrl:ram_ctrl|DDR_IO8:io_l|altera_gpio_lite:ddr_io8_inst|altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i
inclock => in_path_ddr.input_latch_l.CLK
inclock => in_path_ddr.input_cell_h.CLK
inclock => in_path_ddr.input_cell_l.CLK
outclock => out_path_ddr.fr_out_data_ddio.CLKHI
outclock => out_path_ddr.fr_out_data_ddio.CLKLO
outclock => out_path_ddr.fr_out_data_ddio.MUXSEL
phy_mem_clock => ~NO_FANOUT~
inclocken => ~NO_FANOUT~
outclocken => ~NO_FANOUT~
oe => output_buf.obuf.OE
din[0] => out_path_ddr.fr_out_data_ddio.DATAINHI
din[1] => out_path_ddr.fr_out_data_ddio.DATAINLO
dout[0] <= in_path_ddr.input_latch_l.REGOUT
dout[1] <= in_path_ddr.input_cell_h.REGOUT
pad <> output_buf.obuf
pad_b <> <UNC>
aset => in_path_ddr.input_cell_l.ACLR
aset => in_path_ddr.input_latch_l.ACLR
aset => in_path_ddr.input_cell_h.ACLR
sclr => ~NO_FANOUT~
hr_clock => ~NO_FANOUT~
fr_clock <= fr_clock.DB_MAX_OUTPUT_PORT_TYPE
mimic_clock <= <GND>
nsleep => ~NO_FANOUT~


|EndeavourSoc|ddr_sdram_ctrl:ram_ctrl|DDR_IO8:io_l|altera_gpio_lite:ddr_io8_inst|altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i
inclock => in_path_ddr.input_latch_l.CLK
inclock => in_path_ddr.input_cell_h.CLK
inclock => in_path_ddr.input_cell_l.CLK
outclock => out_path_ddr.fr_out_data_ddio.CLKHI
outclock => out_path_ddr.fr_out_data_ddio.CLKLO
outclock => out_path_ddr.fr_out_data_ddio.MUXSEL
phy_mem_clock => ~NO_FANOUT~
inclocken => ~NO_FANOUT~
outclocken => ~NO_FANOUT~
oe => output_buf.obuf.OE
din[0] => out_path_ddr.fr_out_data_ddio.DATAINHI
din[1] => out_path_ddr.fr_out_data_ddio.DATAINLO
dout[0] <= in_path_ddr.input_latch_l.REGOUT
dout[1] <= in_path_ddr.input_cell_h.REGOUT
pad <> output_buf.obuf
pad_b <> <UNC>
aset => in_path_ddr.input_cell_l.ACLR
aset => in_path_ddr.input_latch_l.ACLR
aset => in_path_ddr.input_cell_h.ACLR
sclr => ~NO_FANOUT~
hr_clock => ~NO_FANOUT~
fr_clock <= fr_clock.DB_MAX_OUTPUT_PORT_TYPE
mimic_clock <= <GND>
nsleep => ~NO_FANOUT~


|EndeavourSoc|ddr_sdram_ctrl:ram_ctrl|DDR_IO8:io_l|altera_gpio_lite:ddr_io8_inst|altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i
inclock => in_path_ddr.input_latch_l.CLK
inclock => in_path_ddr.input_cell_h.CLK
inclock => in_path_ddr.input_cell_l.CLK
outclock => out_path_ddr.fr_out_data_ddio.CLKHI
outclock => out_path_ddr.fr_out_data_ddio.CLKLO
outclock => out_path_ddr.fr_out_data_ddio.MUXSEL
phy_mem_clock => ~NO_FANOUT~
inclocken => ~NO_FANOUT~
outclocken => ~NO_FANOUT~
oe => output_buf.obuf.OE
din[0] => out_path_ddr.fr_out_data_ddio.DATAINHI
din[1] => out_path_ddr.fr_out_data_ddio.DATAINLO
dout[0] <= in_path_ddr.input_latch_l.REGOUT
dout[1] <= in_path_ddr.input_cell_h.REGOUT
pad <> output_buf.obuf
pad_b <> <UNC>
aset => in_path_ddr.input_cell_l.ACLR
aset => in_path_ddr.input_latch_l.ACLR
aset => in_path_ddr.input_cell_h.ACLR
sclr => ~NO_FANOUT~
hr_clock => ~NO_FANOUT~
fr_clock <= fr_clock.DB_MAX_OUTPUT_PORT_TYPE
mimic_clock <= <GND>
nsleep => ~NO_FANOUT~


|EndeavourSoc|ddr_sdram_ctrl:ram_ctrl|DDR_IO8:io_l|altera_gpio_lite:ddr_io8_inst|altgpio_one_bit:gpio_one_bit.i_loop[4].altgpio_bit_i
inclock => in_path_ddr.input_latch_l.CLK
inclock => in_path_ddr.input_cell_h.CLK
inclock => in_path_ddr.input_cell_l.CLK
outclock => out_path_ddr.fr_out_data_ddio.CLKHI
outclock => out_path_ddr.fr_out_data_ddio.CLKLO
outclock => out_path_ddr.fr_out_data_ddio.MUXSEL
phy_mem_clock => ~NO_FANOUT~
inclocken => ~NO_FANOUT~
outclocken => ~NO_FANOUT~
oe => output_buf.obuf.OE
din[0] => out_path_ddr.fr_out_data_ddio.DATAINHI
din[1] => out_path_ddr.fr_out_data_ddio.DATAINLO
dout[0] <= in_path_ddr.input_latch_l.REGOUT
dout[1] <= in_path_ddr.input_cell_h.REGOUT
pad <> output_buf.obuf
pad_b <> <UNC>
aset => in_path_ddr.input_cell_l.ACLR
aset => in_path_ddr.input_latch_l.ACLR
aset => in_path_ddr.input_cell_h.ACLR
sclr => ~NO_FANOUT~
hr_clock => ~NO_FANOUT~
fr_clock <= fr_clock.DB_MAX_OUTPUT_PORT_TYPE
mimic_clock <= <GND>
nsleep => ~NO_FANOUT~


|EndeavourSoc|ddr_sdram_ctrl:ram_ctrl|DDR_IO8:io_l|altera_gpio_lite:ddr_io8_inst|altgpio_one_bit:gpio_one_bit.i_loop[5].altgpio_bit_i
inclock => in_path_ddr.input_latch_l.CLK
inclock => in_path_ddr.input_cell_h.CLK
inclock => in_path_ddr.input_cell_l.CLK
outclock => out_path_ddr.fr_out_data_ddio.CLKHI
outclock => out_path_ddr.fr_out_data_ddio.CLKLO
outclock => out_path_ddr.fr_out_data_ddio.MUXSEL
phy_mem_clock => ~NO_FANOUT~
inclocken => ~NO_FANOUT~
outclocken => ~NO_FANOUT~
oe => output_buf.obuf.OE
din[0] => out_path_ddr.fr_out_data_ddio.DATAINHI
din[1] => out_path_ddr.fr_out_data_ddio.DATAINLO
dout[0] <= in_path_ddr.input_latch_l.REGOUT
dout[1] <= in_path_ddr.input_cell_h.REGOUT
pad <> output_buf.obuf
pad_b <> <UNC>
aset => in_path_ddr.input_cell_l.ACLR
aset => in_path_ddr.input_latch_l.ACLR
aset => in_path_ddr.input_cell_h.ACLR
sclr => ~NO_FANOUT~
hr_clock => ~NO_FANOUT~
fr_clock <= fr_clock.DB_MAX_OUTPUT_PORT_TYPE
mimic_clock <= <GND>
nsleep => ~NO_FANOUT~


|EndeavourSoc|ddr_sdram_ctrl:ram_ctrl|DDR_IO8:io_l|altera_gpio_lite:ddr_io8_inst|altgpio_one_bit:gpio_one_bit.i_loop[6].altgpio_bit_i
inclock => in_path_ddr.input_latch_l.CLK
inclock => in_path_ddr.input_cell_h.CLK
inclock => in_path_ddr.input_cell_l.CLK
outclock => out_path_ddr.fr_out_data_ddio.CLKHI
outclock => out_path_ddr.fr_out_data_ddio.CLKLO
outclock => out_path_ddr.fr_out_data_ddio.MUXSEL
phy_mem_clock => ~NO_FANOUT~
inclocken => ~NO_FANOUT~
outclocken => ~NO_FANOUT~
oe => output_buf.obuf.OE
din[0] => out_path_ddr.fr_out_data_ddio.DATAINHI
din[1] => out_path_ddr.fr_out_data_ddio.DATAINLO
dout[0] <= in_path_ddr.input_latch_l.REGOUT
dout[1] <= in_path_ddr.input_cell_h.REGOUT
pad <> output_buf.obuf
pad_b <> <UNC>
aset => in_path_ddr.input_cell_l.ACLR
aset => in_path_ddr.input_latch_l.ACLR
aset => in_path_ddr.input_cell_h.ACLR
sclr => ~NO_FANOUT~
hr_clock => ~NO_FANOUT~
fr_clock <= fr_clock.DB_MAX_OUTPUT_PORT_TYPE
mimic_clock <= <GND>
nsleep => ~NO_FANOUT~


|EndeavourSoc|ddr_sdram_ctrl:ram_ctrl|DDR_IO8:io_l|altera_gpio_lite:ddr_io8_inst|altgpio_one_bit:gpio_one_bit.i_loop[7].altgpio_bit_i
inclock => in_path_ddr.input_latch_l.CLK
inclock => in_path_ddr.input_cell_h.CLK
inclock => in_path_ddr.input_cell_l.CLK
outclock => out_path_ddr.fr_out_data_ddio.CLKHI
outclock => out_path_ddr.fr_out_data_ddio.CLKLO
outclock => out_path_ddr.fr_out_data_ddio.MUXSEL
phy_mem_clock => ~NO_FANOUT~
inclocken => ~NO_FANOUT~
outclocken => ~NO_FANOUT~
oe => output_buf.obuf.OE
din[0] => out_path_ddr.fr_out_data_ddio.DATAINHI
din[1] => out_path_ddr.fr_out_data_ddio.DATAINLO
dout[0] <= in_path_ddr.input_latch_l.REGOUT
dout[1] <= in_path_ddr.input_cell_h.REGOUT
pad <> output_buf.obuf
pad_b <> <UNC>
aset => in_path_ddr.input_cell_l.ACLR
aset => in_path_ddr.input_latch_l.ACLR
aset => in_path_ddr.input_cell_h.ACLR
sclr => ~NO_FANOUT~
hr_clock => ~NO_FANOUT~
fr_clock <= fr_clock.DB_MAX_OUTPUT_PORT_TYPE
mimic_clock <= <GND>
nsleep => ~NO_FANOUT~


|EndeavourSoc|ddr_sdram_ctrl:ram_ctrl|DDR_IO8:io_h
inclock => inclock.IN1
outclock => outclock.IN1
dout[0] <= altera_gpio_lite:ddr_io8_inst.dout
dout[1] <= altera_gpio_lite:ddr_io8_inst.dout
dout[2] <= altera_gpio_lite:ddr_io8_inst.dout
dout[3] <= altera_gpio_lite:ddr_io8_inst.dout
dout[4] <= altera_gpio_lite:ddr_io8_inst.dout
dout[5] <= altera_gpio_lite:ddr_io8_inst.dout
dout[6] <= altera_gpio_lite:ddr_io8_inst.dout
dout[7] <= altera_gpio_lite:ddr_io8_inst.dout
dout[8] <= altera_gpio_lite:ddr_io8_inst.dout
dout[9] <= altera_gpio_lite:ddr_io8_inst.dout
dout[10] <= altera_gpio_lite:ddr_io8_inst.dout
dout[11] <= altera_gpio_lite:ddr_io8_inst.dout
dout[12] <= altera_gpio_lite:ddr_io8_inst.dout
dout[13] <= altera_gpio_lite:ddr_io8_inst.dout
dout[14] <= altera_gpio_lite:ddr_io8_inst.dout
dout[15] <= altera_gpio_lite:ddr_io8_inst.dout
din[0] => din[0].IN1
din[1] => din[1].IN1
din[2] => din[2].IN1
din[3] => din[3].IN1
din[4] => din[4].IN1
din[5] => din[5].IN1
din[6] => din[6].IN1
din[7] => din[7].IN1
din[8] => din[8].IN1
din[9] => din[9].IN1
din[10] => din[10].IN1
din[11] => din[11].IN1
din[12] => din[12].IN1
din[13] => din[13].IN1
din[14] => din[14].IN1
din[15] => din[15].IN1
pad_io[0] <> altera_gpio_lite:ddr_io8_inst.pad_io
pad_io[1] <> altera_gpio_lite:ddr_io8_inst.pad_io
pad_io[2] <> altera_gpio_lite:ddr_io8_inst.pad_io
pad_io[3] <> altera_gpio_lite:ddr_io8_inst.pad_io
pad_io[4] <> altera_gpio_lite:ddr_io8_inst.pad_io
pad_io[5] <> altera_gpio_lite:ddr_io8_inst.pad_io
pad_io[6] <> altera_gpio_lite:ddr_io8_inst.pad_io
pad_io[7] <> altera_gpio_lite:ddr_io8_inst.pad_io
oe[0] => oe[0].IN1
oe[1] => oe[1].IN1
oe[2] => oe[2].IN1
oe[3] => oe[3].IN1
oe[4] => oe[4].IN1
oe[5] => oe[5].IN1
oe[6] => oe[6].IN1
oe[7] => oe[7].IN1


|EndeavourSoc|ddr_sdram_ctrl:ram_ctrl|DDR_IO8:io_h|altera_gpio_lite:ddr_io8_inst
inclock => inclock.IN8
outclock => outclock.IN8
inclocken => inclocken.IN8
outclocken => outclocken.IN8
oe[0] => gpio_one_bit.i_loop[0].oe_wire.IN1
oe[1] => gpio_one_bit.i_loop[1].oe_wire.IN1
oe[2] => gpio_one_bit.i_loop[2].oe_wire.IN1
oe[3] => gpio_one_bit.i_loop[3].oe_wire.IN1
oe[4] => gpio_one_bit.i_loop[4].oe_wire.IN1
oe[5] => gpio_one_bit.i_loop[5].oe_wire.IN1
oe[6] => gpio_one_bit.i_loop[6].oe_wire.IN1
oe[7] => gpio_one_bit.i_loop[7].oe_wire.IN1
din[0] => din_reordered[0].IN1
din[1] => din_reordered[2].IN1
din[2] => din_reordered[4].IN1
din[3] => din_reordered[6].IN1
din[4] => din_reordered[8].IN1
din[5] => din_reordered[10].IN1
din[6] => din_reordered[12].IN1
din[7] => din_reordered[14].IN1
din[8] => din_reordered[1].IN1
din[9] => din_reordered[3].IN1
din[10] => din_reordered[5].IN1
din[11] => din_reordered[7].IN1
din[12] => din_reordered[9].IN1
din[13] => din_reordered[11].IN1
din[14] => din_reordered[13].IN1
din[15] => din_reordered[15].IN1
dout[0] <= altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i.dout
dout[1] <= altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i.dout
dout[2] <= altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i.dout
dout[3] <= altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i.dout
dout[4] <= altgpio_one_bit:gpio_one_bit.i_loop[4].altgpio_bit_i.dout
dout[5] <= altgpio_one_bit:gpio_one_bit.i_loop[5].altgpio_bit_i.dout
dout[6] <= altgpio_one_bit:gpio_one_bit.i_loop[6].altgpio_bit_i.dout
dout[7] <= altgpio_one_bit:gpio_one_bit.i_loop[7].altgpio_bit_i.dout
dout[8] <= altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i.dout
dout[9] <= altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i.dout
dout[10] <= altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i.dout
dout[11] <= altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i.dout
dout[12] <= altgpio_one_bit:gpio_one_bit.i_loop[4].altgpio_bit_i.dout
dout[13] <= altgpio_one_bit:gpio_one_bit.i_loop[5].altgpio_bit_i.dout
dout[14] <= altgpio_one_bit:gpio_one_bit.i_loop[6].altgpio_bit_i.dout
dout[15] <= altgpio_one_bit:gpio_one_bit.i_loop[7].altgpio_bit_i.dout
pad_io[0] <> altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i.pad
pad_io[1] <> altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i.pad
pad_io[2] <> altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i.pad
pad_io[3] <> altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i.pad
pad_io[4] <> altgpio_one_bit:gpio_one_bit.i_loop[4].altgpio_bit_i.pad
pad_io[5] <> altgpio_one_bit:gpio_one_bit.i_loop[5].altgpio_bit_i.pad
pad_io[6] <> altgpio_one_bit:gpio_one_bit.i_loop[6].altgpio_bit_i.pad
pad_io[7] <> altgpio_one_bit:gpio_one_bit.i_loop[7].altgpio_bit_i.pad
pad_io_b[0] <> altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i.pad_b
pad_io_b[1] <> altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i.pad_b
pad_io_b[2] <> altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i.pad_b
pad_io_b[3] <> altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i.pad_b
pad_io_b[4] <> altgpio_one_bit:gpio_one_bit.i_loop[4].altgpio_bit_i.pad_b
pad_io_b[5] <> altgpio_one_bit:gpio_one_bit.i_loop[5].altgpio_bit_i.pad_b
pad_io_b[6] <> altgpio_one_bit:gpio_one_bit.i_loop[6].altgpio_bit_i.pad_b
pad_io_b[7] <> altgpio_one_bit:gpio_one_bit.i_loop[7].altgpio_bit_i.pad_b
pad_in[0] => ~NO_FANOUT~
pad_in[1] => ~NO_FANOUT~
pad_in[2] => ~NO_FANOUT~
pad_in[3] => ~NO_FANOUT~
pad_in[4] => ~NO_FANOUT~
pad_in[5] => ~NO_FANOUT~
pad_in[6] => ~NO_FANOUT~
pad_in[7] => ~NO_FANOUT~
pad_in_b[0] => ~NO_FANOUT~
pad_in_b[1] => ~NO_FANOUT~
pad_in_b[2] => ~NO_FANOUT~
pad_in_b[3] => ~NO_FANOUT~
pad_in_b[4] => ~NO_FANOUT~
pad_in_b[5] => ~NO_FANOUT~
pad_in_b[6] => ~NO_FANOUT~
pad_in_b[7] => ~NO_FANOUT~
pad_out[0] <= <GND>
pad_out[1] <= <GND>
pad_out[2] <= <GND>
pad_out[3] <= <GND>
pad_out[4] <= <GND>
pad_out[5] <= <GND>
pad_out[6] <= <GND>
pad_out[7] <= <GND>
pad_out_b[0] <= <GND>
pad_out_b[1] <= <GND>
pad_out_b[2] <= <GND>
pad_out_b[3] <= <GND>
pad_out_b[4] <= <GND>
pad_out_b[5] <= <GND>
pad_out_b[6] <= <GND>
pad_out_b[7] <= <GND>
aset => ~NO_FANOUT~
aclr => ~NO_FANOUT~
phy_mem_clock => phy_mem_clock.IN8
sclr => ~NO_FANOUT~
hr_clock <= hr_clock.DB_MAX_OUTPUT_PORT_TYPE
fr_clock[0] <= altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i.fr_clock
fr_clock[1] <= altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i.fr_clock
fr_clock[2] <= altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i.fr_clock
fr_clock[3] <= altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i.fr_clock
fr_clock[4] <= altgpio_one_bit:gpio_one_bit.i_loop[4].altgpio_bit_i.fr_clock
fr_clock[5] <= altgpio_one_bit:gpio_one_bit.i_loop[5].altgpio_bit_i.fr_clock
fr_clock[6] <= altgpio_one_bit:gpio_one_bit.i_loop[6].altgpio_bit_i.fr_clock
fr_clock[7] <= altgpio_one_bit:gpio_one_bit.i_loop[7].altgpio_bit_i.fr_clock
invert_hr_clock => ~NO_FANOUT~
mimic_clock[0] <= altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i.mimic_clock
mimic_clock[1] <= altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i.mimic_clock
mimic_clock[2] <= altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i.mimic_clock
mimic_clock[3] <= altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i.mimic_clock
mimic_clock[4] <= altgpio_one_bit:gpio_one_bit.i_loop[4].altgpio_bit_i.mimic_clock
mimic_clock[5] <= altgpio_one_bit:gpio_one_bit.i_loop[5].altgpio_bit_i.mimic_clock
mimic_clock[6] <= altgpio_one_bit:gpio_one_bit.i_loop[6].altgpio_bit_i.mimic_clock
mimic_clock[7] <= altgpio_one_bit:gpio_one_bit.i_loop[7].altgpio_bit_i.mimic_clock
nsleep[0] => gpio_one_bit.i_loop[0].nsleep_wire.IN1
nsleep[1] => gpio_one_bit.i_loop[1].nsleep_wire.IN1
nsleep[2] => gpio_one_bit.i_loop[2].nsleep_wire.IN1
nsleep[3] => gpio_one_bit.i_loop[3].nsleep_wire.IN1
nsleep[4] => gpio_one_bit.i_loop[4].nsleep_wire.IN1
nsleep[5] => gpio_one_bit.i_loop[5].nsleep_wire.IN1
nsleep[6] => gpio_one_bit.i_loop[6].nsleep_wire.IN1
nsleep[7] => gpio_one_bit.i_loop[7].nsleep_wire.IN1


|EndeavourSoc|ddr_sdram_ctrl:ram_ctrl|DDR_IO8:io_h|altera_gpio_lite:ddr_io8_inst|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i
inclock => in_path_ddr.input_latch_l.CLK
inclock => in_path_ddr.input_cell_h.CLK
inclock => in_path_ddr.input_cell_l.CLK
outclock => out_path_ddr.fr_out_data_ddio.CLKHI
outclock => out_path_ddr.fr_out_data_ddio.CLKLO
outclock => out_path_ddr.fr_out_data_ddio.MUXSEL
phy_mem_clock => ~NO_FANOUT~
inclocken => ~NO_FANOUT~
outclocken => ~NO_FANOUT~
oe => output_buf.obuf.OE
din[0] => out_path_ddr.fr_out_data_ddio.DATAINHI
din[1] => out_path_ddr.fr_out_data_ddio.DATAINLO
dout[0] <= in_path_ddr.input_latch_l.REGOUT
dout[1] <= in_path_ddr.input_cell_h.REGOUT
pad <> output_buf.obuf
pad_b <> <UNC>
aset => in_path_ddr.input_cell_l.ACLR
aset => in_path_ddr.input_latch_l.ACLR
aset => in_path_ddr.input_cell_h.ACLR
sclr => ~NO_FANOUT~
hr_clock => ~NO_FANOUT~
fr_clock <= fr_clock.DB_MAX_OUTPUT_PORT_TYPE
mimic_clock <= <GND>
nsleep => ~NO_FANOUT~


|EndeavourSoc|ddr_sdram_ctrl:ram_ctrl|DDR_IO8:io_h|altera_gpio_lite:ddr_io8_inst|altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i
inclock => in_path_ddr.input_latch_l.CLK
inclock => in_path_ddr.input_cell_h.CLK
inclock => in_path_ddr.input_cell_l.CLK
outclock => out_path_ddr.fr_out_data_ddio.CLKHI
outclock => out_path_ddr.fr_out_data_ddio.CLKLO
outclock => out_path_ddr.fr_out_data_ddio.MUXSEL
phy_mem_clock => ~NO_FANOUT~
inclocken => ~NO_FANOUT~
outclocken => ~NO_FANOUT~
oe => output_buf.obuf.OE
din[0] => out_path_ddr.fr_out_data_ddio.DATAINHI
din[1] => out_path_ddr.fr_out_data_ddio.DATAINLO
dout[0] <= in_path_ddr.input_latch_l.REGOUT
dout[1] <= in_path_ddr.input_cell_h.REGOUT
pad <> output_buf.obuf
pad_b <> <UNC>
aset => in_path_ddr.input_cell_l.ACLR
aset => in_path_ddr.input_latch_l.ACLR
aset => in_path_ddr.input_cell_h.ACLR
sclr => ~NO_FANOUT~
hr_clock => ~NO_FANOUT~
fr_clock <= fr_clock.DB_MAX_OUTPUT_PORT_TYPE
mimic_clock <= <GND>
nsleep => ~NO_FANOUT~


|EndeavourSoc|ddr_sdram_ctrl:ram_ctrl|DDR_IO8:io_h|altera_gpio_lite:ddr_io8_inst|altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i
inclock => in_path_ddr.input_latch_l.CLK
inclock => in_path_ddr.input_cell_h.CLK
inclock => in_path_ddr.input_cell_l.CLK
outclock => out_path_ddr.fr_out_data_ddio.CLKHI
outclock => out_path_ddr.fr_out_data_ddio.CLKLO
outclock => out_path_ddr.fr_out_data_ddio.MUXSEL
phy_mem_clock => ~NO_FANOUT~
inclocken => ~NO_FANOUT~
outclocken => ~NO_FANOUT~
oe => output_buf.obuf.OE
din[0] => out_path_ddr.fr_out_data_ddio.DATAINHI
din[1] => out_path_ddr.fr_out_data_ddio.DATAINLO
dout[0] <= in_path_ddr.input_latch_l.REGOUT
dout[1] <= in_path_ddr.input_cell_h.REGOUT
pad <> output_buf.obuf
pad_b <> <UNC>
aset => in_path_ddr.input_cell_l.ACLR
aset => in_path_ddr.input_latch_l.ACLR
aset => in_path_ddr.input_cell_h.ACLR
sclr => ~NO_FANOUT~
hr_clock => ~NO_FANOUT~
fr_clock <= fr_clock.DB_MAX_OUTPUT_PORT_TYPE
mimic_clock <= <GND>
nsleep => ~NO_FANOUT~


|EndeavourSoc|ddr_sdram_ctrl:ram_ctrl|DDR_IO8:io_h|altera_gpio_lite:ddr_io8_inst|altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i
inclock => in_path_ddr.input_latch_l.CLK
inclock => in_path_ddr.input_cell_h.CLK
inclock => in_path_ddr.input_cell_l.CLK
outclock => out_path_ddr.fr_out_data_ddio.CLKHI
outclock => out_path_ddr.fr_out_data_ddio.CLKLO
outclock => out_path_ddr.fr_out_data_ddio.MUXSEL
phy_mem_clock => ~NO_FANOUT~
inclocken => ~NO_FANOUT~
outclocken => ~NO_FANOUT~
oe => output_buf.obuf.OE
din[0] => out_path_ddr.fr_out_data_ddio.DATAINHI
din[1] => out_path_ddr.fr_out_data_ddio.DATAINLO
dout[0] <= in_path_ddr.input_latch_l.REGOUT
dout[1] <= in_path_ddr.input_cell_h.REGOUT
pad <> output_buf.obuf
pad_b <> <UNC>
aset => in_path_ddr.input_cell_l.ACLR
aset => in_path_ddr.input_latch_l.ACLR
aset => in_path_ddr.input_cell_h.ACLR
sclr => ~NO_FANOUT~
hr_clock => ~NO_FANOUT~
fr_clock <= fr_clock.DB_MAX_OUTPUT_PORT_TYPE
mimic_clock <= <GND>
nsleep => ~NO_FANOUT~


|EndeavourSoc|ddr_sdram_ctrl:ram_ctrl|DDR_IO8:io_h|altera_gpio_lite:ddr_io8_inst|altgpio_one_bit:gpio_one_bit.i_loop[4].altgpio_bit_i
inclock => in_path_ddr.input_latch_l.CLK
inclock => in_path_ddr.input_cell_h.CLK
inclock => in_path_ddr.input_cell_l.CLK
outclock => out_path_ddr.fr_out_data_ddio.CLKHI
outclock => out_path_ddr.fr_out_data_ddio.CLKLO
outclock => out_path_ddr.fr_out_data_ddio.MUXSEL
phy_mem_clock => ~NO_FANOUT~
inclocken => ~NO_FANOUT~
outclocken => ~NO_FANOUT~
oe => output_buf.obuf.OE
din[0] => out_path_ddr.fr_out_data_ddio.DATAINHI
din[1] => out_path_ddr.fr_out_data_ddio.DATAINLO
dout[0] <= in_path_ddr.input_latch_l.REGOUT
dout[1] <= in_path_ddr.input_cell_h.REGOUT
pad <> output_buf.obuf
pad_b <> <UNC>
aset => in_path_ddr.input_cell_l.ACLR
aset => in_path_ddr.input_latch_l.ACLR
aset => in_path_ddr.input_cell_h.ACLR
sclr => ~NO_FANOUT~
hr_clock => ~NO_FANOUT~
fr_clock <= fr_clock.DB_MAX_OUTPUT_PORT_TYPE
mimic_clock <= <GND>
nsleep => ~NO_FANOUT~


|EndeavourSoc|ddr_sdram_ctrl:ram_ctrl|DDR_IO8:io_h|altera_gpio_lite:ddr_io8_inst|altgpio_one_bit:gpio_one_bit.i_loop[5].altgpio_bit_i
inclock => in_path_ddr.input_latch_l.CLK
inclock => in_path_ddr.input_cell_h.CLK
inclock => in_path_ddr.input_cell_l.CLK
outclock => out_path_ddr.fr_out_data_ddio.CLKHI
outclock => out_path_ddr.fr_out_data_ddio.CLKLO
outclock => out_path_ddr.fr_out_data_ddio.MUXSEL
phy_mem_clock => ~NO_FANOUT~
inclocken => ~NO_FANOUT~
outclocken => ~NO_FANOUT~
oe => output_buf.obuf.OE
din[0] => out_path_ddr.fr_out_data_ddio.DATAINHI
din[1] => out_path_ddr.fr_out_data_ddio.DATAINLO
dout[0] <= in_path_ddr.input_latch_l.REGOUT
dout[1] <= in_path_ddr.input_cell_h.REGOUT
pad <> output_buf.obuf
pad_b <> <UNC>
aset => in_path_ddr.input_cell_l.ACLR
aset => in_path_ddr.input_latch_l.ACLR
aset => in_path_ddr.input_cell_h.ACLR
sclr => ~NO_FANOUT~
hr_clock => ~NO_FANOUT~
fr_clock <= fr_clock.DB_MAX_OUTPUT_PORT_TYPE
mimic_clock <= <GND>
nsleep => ~NO_FANOUT~


|EndeavourSoc|ddr_sdram_ctrl:ram_ctrl|DDR_IO8:io_h|altera_gpio_lite:ddr_io8_inst|altgpio_one_bit:gpio_one_bit.i_loop[6].altgpio_bit_i
inclock => in_path_ddr.input_latch_l.CLK
inclock => in_path_ddr.input_cell_h.CLK
inclock => in_path_ddr.input_cell_l.CLK
outclock => out_path_ddr.fr_out_data_ddio.CLKHI
outclock => out_path_ddr.fr_out_data_ddio.CLKLO
outclock => out_path_ddr.fr_out_data_ddio.MUXSEL
phy_mem_clock => ~NO_FANOUT~
inclocken => ~NO_FANOUT~
outclocken => ~NO_FANOUT~
oe => output_buf.obuf.OE
din[0] => out_path_ddr.fr_out_data_ddio.DATAINHI
din[1] => out_path_ddr.fr_out_data_ddio.DATAINLO
dout[0] <= in_path_ddr.input_latch_l.REGOUT
dout[1] <= in_path_ddr.input_cell_h.REGOUT
pad <> output_buf.obuf
pad_b <> <UNC>
aset => in_path_ddr.input_cell_l.ACLR
aset => in_path_ddr.input_latch_l.ACLR
aset => in_path_ddr.input_cell_h.ACLR
sclr => ~NO_FANOUT~
hr_clock => ~NO_FANOUT~
fr_clock <= fr_clock.DB_MAX_OUTPUT_PORT_TYPE
mimic_clock <= <GND>
nsleep => ~NO_FANOUT~


|EndeavourSoc|ddr_sdram_ctrl:ram_ctrl|DDR_IO8:io_h|altera_gpio_lite:ddr_io8_inst|altgpio_one_bit:gpio_one_bit.i_loop[7].altgpio_bit_i
inclock => in_path_ddr.input_latch_l.CLK
inclock => in_path_ddr.input_cell_h.CLK
inclock => in_path_ddr.input_cell_l.CLK
outclock => out_path_ddr.fr_out_data_ddio.CLKHI
outclock => out_path_ddr.fr_out_data_ddio.CLKLO
outclock => out_path_ddr.fr_out_data_ddio.MUXSEL
phy_mem_clock => ~NO_FANOUT~
inclocken => ~NO_FANOUT~
outclocken => ~NO_FANOUT~
oe => output_buf.obuf.OE
din[0] => out_path_ddr.fr_out_data_ddio.DATAINHI
din[1] => out_path_ddr.fr_out_data_ddio.DATAINLO
dout[0] <= in_path_ddr.input_latch_l.REGOUT
dout[1] <= in_path_ddr.input_cell_h.REGOUT
pad <> output_buf.obuf
pad_b <> <UNC>
aset => in_path_ddr.input_cell_l.ACLR
aset => in_path_ddr.input_latch_l.ACLR
aset => in_path_ddr.input_cell_h.ACLR
sclr => ~NO_FANOUT~
hr_clock => ~NO_FANOUT~
fr_clock <= fr_clock.DB_MAX_OUTPUT_PORT_TYPE
mimic_clock <= <GND>
nsleep => ~NO_FANOUT~


|EndeavourSoc|VexRiscv:vexRiscv_1
timerInterrupt => CsrPlugin_mip_MTIP.DATAIN
externalInterrupt => CsrPlugin_mip_MEIP.DATAIN
softwareInterrupt => CsrPlugin_mip_MSIP.DATAA
softwareInterrupt => CsrPlugin_mip_MSIP.DATAA
dBus_cmd_valid <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rValid.DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_ready => vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_ready.DATAA
dBus_cmd_payload_wr <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_wr.DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_uncached <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_uncached.DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_address[0] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_address[0].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_address[1] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_address[1].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_address[2] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_address[2].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_address[3] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_address[3].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_address[4] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_address[4].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_address[5] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_address[5].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_address[6] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_address[6].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_address[7] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_address[7].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_address[8] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_address[8].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_address[9] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_address[9].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_address[10] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_address[10].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_address[11] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_address[11].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_address[12] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_address[12].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_address[13] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_address[13].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_address[14] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_address[14].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_address[15] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_address[15].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_address[16] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_address[16].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_address[17] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_address[17].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_address[18] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_address[18].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_address[19] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_address[19].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_address[20] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_address[20].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_address[21] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_address[21].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_address[22] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_address[22].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_address[23] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_address[23].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_address[24] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_address[24].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_address[25] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_address[25].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_address[26] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_address[26].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_address[27] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_address[27].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_address[28] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_address[28].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_address[29] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_address[29].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_address[30] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_address[30].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_address[31] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_address[31].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_data[0] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_data[0].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_data[1] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_data[1].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_data[2] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_data[2].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_data[3] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_data[3].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_data[4] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_data[4].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_data[5] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_data[5].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_data[6] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_data[6].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_data[7] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_data[7].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_data[8] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_data[8].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_data[9] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_data[9].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_data[10] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_data[10].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_data[11] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_data[11].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_data[12] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_data[12].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_data[13] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_data[13].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_data[14] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_data[14].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_data[15] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_data[15].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_data[16] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_data[16].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_data[17] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_data[17].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_data[18] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_data[18].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_data[19] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_data[19].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_data[20] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_data[20].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_data[21] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_data[21].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_data[22] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_data[22].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_data[23] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_data[23].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_data[24] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_data[24].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_data[25] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_data[25].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_data[26] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_data[26].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_data[27] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_data[27].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_data[28] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_data[28].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_data[29] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_data[29].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_data[30] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_data[30].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_data[31] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_data[31].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_mask[0] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_mask[0].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_mask[1] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_mask[1].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_mask[2] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_mask[2].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_mask[3] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_mask[3].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_size[0] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_size[0].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_size[1] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_size[1].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_size[2] <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_size[2].DB_MAX_OUTPUT_PORT_TYPE
dBus_cmd_payload_last <= vexRiscv_1_dataCache_1_io_mem_cmd_s2mPipe_rData_last.DB_MAX_OUTPUT_PORT_TYPE
dBus_rsp_valid => dBus_rsp_regNext_valid.DATAIN
dBus_rsp_payload_last => dBus_rsp_regNext_payload_last.DATAIN
dBus_rsp_payload_data[0] => dBus_rsp_regNext_payload_data[0].DATAIN
dBus_rsp_payload_data[1] => dBus_rsp_regNext_payload_data[1].DATAIN
dBus_rsp_payload_data[2] => dBus_rsp_regNext_payload_data[2].DATAIN
dBus_rsp_payload_data[3] => dBus_rsp_regNext_payload_data[3].DATAIN
dBus_rsp_payload_data[4] => dBus_rsp_regNext_payload_data[4].DATAIN
dBus_rsp_payload_data[5] => dBus_rsp_regNext_payload_data[5].DATAIN
dBus_rsp_payload_data[6] => dBus_rsp_regNext_payload_data[6].DATAIN
dBus_rsp_payload_data[7] => dBus_rsp_regNext_payload_data[7].DATAIN
dBus_rsp_payload_data[8] => dBus_rsp_regNext_payload_data[8].DATAIN
dBus_rsp_payload_data[9] => dBus_rsp_regNext_payload_data[9].DATAIN
dBus_rsp_payload_data[10] => dBus_rsp_regNext_payload_data[10].DATAIN
dBus_rsp_payload_data[11] => dBus_rsp_regNext_payload_data[11].DATAIN
dBus_rsp_payload_data[12] => dBus_rsp_regNext_payload_data[12].DATAIN
dBus_rsp_payload_data[13] => dBus_rsp_regNext_payload_data[13].DATAIN
dBus_rsp_payload_data[14] => dBus_rsp_regNext_payload_data[14].DATAIN
dBus_rsp_payload_data[15] => dBus_rsp_regNext_payload_data[15].DATAIN
dBus_rsp_payload_data[16] => dBus_rsp_regNext_payload_data[16].DATAIN
dBus_rsp_payload_data[17] => dBus_rsp_regNext_payload_data[17].DATAIN
dBus_rsp_payload_data[18] => dBus_rsp_regNext_payload_data[18].DATAIN
dBus_rsp_payload_data[19] => dBus_rsp_regNext_payload_data[19].DATAIN
dBus_rsp_payload_data[20] => dBus_rsp_regNext_payload_data[20].DATAIN
dBus_rsp_payload_data[21] => dBus_rsp_regNext_payload_data[21].DATAIN
dBus_rsp_payload_data[22] => dBus_rsp_regNext_payload_data[22].DATAIN
dBus_rsp_payload_data[23] => dBus_rsp_regNext_payload_data[23].DATAIN
dBus_rsp_payload_data[24] => dBus_rsp_regNext_payload_data[24].DATAIN
dBus_rsp_payload_data[25] => dBus_rsp_regNext_payload_data[25].DATAIN
dBus_rsp_payload_data[26] => dBus_rsp_regNext_payload_data[26].DATAIN
dBus_rsp_payload_data[27] => dBus_rsp_regNext_payload_data[27].DATAIN
dBus_rsp_payload_data[28] => dBus_rsp_regNext_payload_data[28].DATAIN
dBus_rsp_payload_data[29] => dBus_rsp_regNext_payload_data[29].DATAIN
dBus_rsp_payload_data[30] => dBus_rsp_regNext_payload_data[30].DATAIN
dBus_rsp_payload_data[31] => dBus_rsp_regNext_payload_data[31].DATAIN
dBus_rsp_payload_error => dBus_rsp_regNext_payload_error.DATAIN
iBus_cmd_valid <= InstructionCache:IBusCachedPlugin_cache.io_mem_cmd_valid
iBus_cmd_ready => iBus_cmd_ready.IN1
iBus_cmd_payload_address[0] <= InstructionCache:IBusCachedPlugin_cache.io_mem_cmd_payload_address
iBus_cmd_payload_address[1] <= InstructionCache:IBusCachedPlugin_cache.io_mem_cmd_payload_address
iBus_cmd_payload_address[2] <= InstructionCache:IBusCachedPlugin_cache.io_mem_cmd_payload_address
iBus_cmd_payload_address[3] <= InstructionCache:IBusCachedPlugin_cache.io_mem_cmd_payload_address
iBus_cmd_payload_address[4] <= InstructionCache:IBusCachedPlugin_cache.io_mem_cmd_payload_address
iBus_cmd_payload_address[5] <= InstructionCache:IBusCachedPlugin_cache.io_mem_cmd_payload_address
iBus_cmd_payload_address[6] <= InstructionCache:IBusCachedPlugin_cache.io_mem_cmd_payload_address
iBus_cmd_payload_address[7] <= InstructionCache:IBusCachedPlugin_cache.io_mem_cmd_payload_address
iBus_cmd_payload_address[8] <= InstructionCache:IBusCachedPlugin_cache.io_mem_cmd_payload_address
iBus_cmd_payload_address[9] <= InstructionCache:IBusCachedPlugin_cache.io_mem_cmd_payload_address
iBus_cmd_payload_address[10] <= InstructionCache:IBusCachedPlugin_cache.io_mem_cmd_payload_address
iBus_cmd_payload_address[11] <= InstructionCache:IBusCachedPlugin_cache.io_mem_cmd_payload_address
iBus_cmd_payload_address[12] <= InstructionCache:IBusCachedPlugin_cache.io_mem_cmd_payload_address
iBus_cmd_payload_address[13] <= InstructionCache:IBusCachedPlugin_cache.io_mem_cmd_payload_address
iBus_cmd_payload_address[14] <= InstructionCache:IBusCachedPlugin_cache.io_mem_cmd_payload_address
iBus_cmd_payload_address[15] <= InstructionCache:IBusCachedPlugin_cache.io_mem_cmd_payload_address
iBus_cmd_payload_address[16] <= InstructionCache:IBusCachedPlugin_cache.io_mem_cmd_payload_address
iBus_cmd_payload_address[17] <= InstructionCache:IBusCachedPlugin_cache.io_mem_cmd_payload_address
iBus_cmd_payload_address[18] <= InstructionCache:IBusCachedPlugin_cache.io_mem_cmd_payload_address
iBus_cmd_payload_address[19] <= InstructionCache:IBusCachedPlugin_cache.io_mem_cmd_payload_address
iBus_cmd_payload_address[20] <= InstructionCache:IBusCachedPlugin_cache.io_mem_cmd_payload_address
iBus_cmd_payload_address[21] <= InstructionCache:IBusCachedPlugin_cache.io_mem_cmd_payload_address
iBus_cmd_payload_address[22] <= InstructionCache:IBusCachedPlugin_cache.io_mem_cmd_payload_address
iBus_cmd_payload_address[23] <= InstructionCache:IBusCachedPlugin_cache.io_mem_cmd_payload_address
iBus_cmd_payload_address[24] <= InstructionCache:IBusCachedPlugin_cache.io_mem_cmd_payload_address
iBus_cmd_payload_address[25] <= InstructionCache:IBusCachedPlugin_cache.io_mem_cmd_payload_address
iBus_cmd_payload_address[26] <= InstructionCache:IBusCachedPlugin_cache.io_mem_cmd_payload_address
iBus_cmd_payload_address[27] <= InstructionCache:IBusCachedPlugin_cache.io_mem_cmd_payload_address
iBus_cmd_payload_address[28] <= InstructionCache:IBusCachedPlugin_cache.io_mem_cmd_payload_address
iBus_cmd_payload_address[29] <= InstructionCache:IBusCachedPlugin_cache.io_mem_cmd_payload_address
iBus_cmd_payload_address[30] <= InstructionCache:IBusCachedPlugin_cache.io_mem_cmd_payload_address
iBus_cmd_payload_address[31] <= InstructionCache:IBusCachedPlugin_cache.io_mem_cmd_payload_address
iBus_cmd_payload_size[0] <= InstructionCache:IBusCachedPlugin_cache.io_mem_cmd_payload_size
iBus_cmd_payload_size[1] <= InstructionCache:IBusCachedPlugin_cache.io_mem_cmd_payload_size
iBus_cmd_payload_size[2] <= InstructionCache:IBusCachedPlugin_cache.io_mem_cmd_payload_size
iBus_rsp_valid => iBus_rsp_valid.IN1
iBus_rsp_payload_data[0] => iBus_rsp_payload_data[0].IN1
iBus_rsp_payload_data[1] => iBus_rsp_payload_data[1].IN1
iBus_rsp_payload_data[2] => iBus_rsp_payload_data[2].IN1
iBus_rsp_payload_data[3] => iBus_rsp_payload_data[3].IN1
iBus_rsp_payload_data[4] => iBus_rsp_payload_data[4].IN1
iBus_rsp_payload_data[5] => iBus_rsp_payload_data[5].IN1
iBus_rsp_payload_data[6] => iBus_rsp_payload_data[6].IN1
iBus_rsp_payload_data[7] => iBus_rsp_payload_data[7].IN1
iBus_rsp_payload_data[8] => iBus_rsp_payload_data[8].IN1
iBus_rsp_payload_data[9] => iBus_rsp_payload_data[9].IN1
iBus_rsp_payload_data[10] => iBus_rsp_payload_data[10].IN1
iBus_rsp_payload_data[11] => iBus_rsp_payload_data[11].IN1
iBus_rsp_payload_data[12] => iBus_rsp_payload_data[12].IN1
iBus_rsp_payload_data[13] => iBus_rsp_payload_data[13].IN1
iBus_rsp_payload_data[14] => iBus_rsp_payload_data[14].IN1
iBus_rsp_payload_data[15] => iBus_rsp_payload_data[15].IN1
iBus_rsp_payload_data[16] => iBus_rsp_payload_data[16].IN1
iBus_rsp_payload_data[17] => iBus_rsp_payload_data[17].IN1
iBus_rsp_payload_data[18] => iBus_rsp_payload_data[18].IN1
iBus_rsp_payload_data[19] => iBus_rsp_payload_data[19].IN1
iBus_rsp_payload_data[20] => iBus_rsp_payload_data[20].IN1
iBus_rsp_payload_data[21] => iBus_rsp_payload_data[21].IN1
iBus_rsp_payload_data[22] => iBus_rsp_payload_data[22].IN1
iBus_rsp_payload_data[23] => iBus_rsp_payload_data[23].IN1
iBus_rsp_payload_data[24] => iBus_rsp_payload_data[24].IN1
iBus_rsp_payload_data[25] => iBus_rsp_payload_data[25].IN1
iBus_rsp_payload_data[26] => iBus_rsp_payload_data[26].IN1
iBus_rsp_payload_data[27] => iBus_rsp_payload_data[27].IN1
iBus_rsp_payload_data[28] => iBus_rsp_payload_data[28].IN1
iBus_rsp_payload_data[29] => iBus_rsp_payload_data[29].IN1
iBus_rsp_payload_data[30] => iBus_rsp_payload_data[30].IN1
iBus_rsp_payload_data[31] => iBus_rsp_payload_data[31].IN1
iBus_rsp_payload_error => iBus_rsp_payload_error.IN1
clk_cpu => clk_cpu.IN2
reset => reset.IN2


|EndeavourSoc|VexRiscv:vexRiscv_1|InstructionCache:IBusCachedPlugin_cache
io_flush => io_cpu_prefetch_haltIt.OUTPUTSELECT
io_flush => lineLoader_flushPending.OUTPUTSELECT
io_cpu_prefetch_isValid => ~NO_FANOUT~
io_cpu_prefetch_haltIt <= io_cpu_prefetch_haltIt.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_prefetch_pc[0] => ~NO_FANOUT~
io_cpu_prefetch_pc[1] => ~NO_FANOUT~
io_cpu_prefetch_pc[2] => banks_0.RADDR
io_cpu_prefetch_pc[3] => banks_0.RADDR1
io_cpu_prefetch_pc[4] => banks_0.RADDR2
io_cpu_prefetch_pc[5] => banks_0.RADDR3
io_cpu_prefetch_pc[6] => banks_0.RADDR4
io_cpu_prefetch_pc[7] => banks_0.RADDR5
io_cpu_prefetch_pc[8] => banks_0.RADDR6
io_cpu_prefetch_pc[9] => banks_0.RADDR7
io_cpu_prefetch_pc[10] => banks_0.RADDR8
io_cpu_prefetch_pc[11] => banks_0.RADDR9
io_cpu_prefetch_pc[12] => ~NO_FANOUT~
io_cpu_prefetch_pc[13] => ~NO_FANOUT~
io_cpu_prefetch_pc[14] => ~NO_FANOUT~
io_cpu_prefetch_pc[15] => ~NO_FANOUT~
io_cpu_prefetch_pc[16] => ~NO_FANOUT~
io_cpu_prefetch_pc[17] => ~NO_FANOUT~
io_cpu_prefetch_pc[18] => ~NO_FANOUT~
io_cpu_prefetch_pc[19] => ~NO_FANOUT~
io_cpu_prefetch_pc[20] => ~NO_FANOUT~
io_cpu_prefetch_pc[21] => ~NO_FANOUT~
io_cpu_prefetch_pc[22] => ~NO_FANOUT~
io_cpu_prefetch_pc[23] => ~NO_FANOUT~
io_cpu_prefetch_pc[24] => ~NO_FANOUT~
io_cpu_prefetch_pc[25] => ~NO_FANOUT~
io_cpu_prefetch_pc[26] => ~NO_FANOUT~
io_cpu_prefetch_pc[27] => ~NO_FANOUT~
io_cpu_prefetch_pc[28] => ~NO_FANOUT~
io_cpu_prefetch_pc[29] => ~NO_FANOUT~
io_cpu_prefetch_pc[30] => ~NO_FANOUT~
io_cpu_prefetch_pc[31] => ~NO_FANOUT~
io_cpu_fetch_isValid => when_InstructionCache_l351.IN1
io_cpu_fetch_isStuck => _zz_banks_0_port1[0].ENA
io_cpu_fetch_isStuck => _zz_banks_0_port1[1].ENA
io_cpu_fetch_isStuck => _zz_banks_0_port1[2].ENA
io_cpu_fetch_isStuck => _zz_banks_0_port1[3].ENA
io_cpu_fetch_isStuck => _zz_banks_0_port1[4].ENA
io_cpu_fetch_isStuck => _zz_banks_0_port1[5].ENA
io_cpu_fetch_isStuck => _zz_banks_0_port1[6].ENA
io_cpu_fetch_isStuck => _zz_banks_0_port1[7].ENA
io_cpu_fetch_isStuck => _zz_banks_0_port1[8].ENA
io_cpu_fetch_isStuck => _zz_banks_0_port1[9].ENA
io_cpu_fetch_isStuck => _zz_banks_0_port1[10].ENA
io_cpu_fetch_isStuck => _zz_banks_0_port1[11].ENA
io_cpu_fetch_isStuck => _zz_banks_0_port1[12].ENA
io_cpu_fetch_isStuck => _zz_banks_0_port1[13].ENA
io_cpu_fetch_isStuck => _zz_banks_0_port1[14].ENA
io_cpu_fetch_isStuck => _zz_banks_0_port1[15].ENA
io_cpu_fetch_isStuck => _zz_banks_0_port1[16].ENA
io_cpu_fetch_isStuck => _zz_banks_0_port1[17].ENA
io_cpu_fetch_isStuck => _zz_banks_0_port1[18].ENA
io_cpu_fetch_isStuck => _zz_banks_0_port1[19].ENA
io_cpu_fetch_isStuck => _zz_banks_0_port1[20].ENA
io_cpu_fetch_isStuck => _zz_banks_0_port1[21].ENA
io_cpu_fetch_isStuck => _zz_banks_0_port1[22].ENA
io_cpu_fetch_isStuck => _zz_banks_0_port1[23].ENA
io_cpu_fetch_isStuck => _zz_banks_0_port1[24].ENA
io_cpu_fetch_isStuck => _zz_banks_0_port1[25].ENA
io_cpu_fetch_isStuck => _zz_banks_0_port1[26].ENA
io_cpu_fetch_isStuck => _zz_banks_0_port1[27].ENA
io_cpu_fetch_isStuck => _zz_banks_0_port1[28].ENA
io_cpu_fetch_isStuck => _zz_banks_0_port1[29].ENA
io_cpu_fetch_isStuck => _zz_banks_0_port1[30].ENA
io_cpu_fetch_isStuck => _zz_banks_0_port1[31].ENA
io_cpu_fetch_isRemoved => ~NO_FANOUT~
io_cpu_fetch_pc[0] => ~NO_FANOUT~
io_cpu_fetch_pc[1] => ~NO_FANOUT~
io_cpu_fetch_pc[2] => ~NO_FANOUT~
io_cpu_fetch_pc[3] => ~NO_FANOUT~
io_cpu_fetch_pc[4] => ~NO_FANOUT~
io_cpu_fetch_pc[5] => ways_0_tags.RADDR
io_cpu_fetch_pc[6] => ways_0_tags.RADDR1
io_cpu_fetch_pc[7] => ways_0_tags.RADDR2
io_cpu_fetch_pc[8] => ways_0_tags.RADDR3
io_cpu_fetch_pc[9] => ways_0_tags.RADDR4
io_cpu_fetch_pc[10] => ways_0_tags.RADDR5
io_cpu_fetch_pc[11] => ways_0_tags.RADDR6
io_cpu_fetch_pc[12] => ~NO_FANOUT~
io_cpu_fetch_pc[13] => ~NO_FANOUT~
io_cpu_fetch_pc[14] => ~NO_FANOUT~
io_cpu_fetch_pc[15] => ~NO_FANOUT~
io_cpu_fetch_pc[16] => ~NO_FANOUT~
io_cpu_fetch_pc[17] => ~NO_FANOUT~
io_cpu_fetch_pc[18] => ~NO_FANOUT~
io_cpu_fetch_pc[19] => ~NO_FANOUT~
io_cpu_fetch_pc[20] => ~NO_FANOUT~
io_cpu_fetch_pc[21] => ~NO_FANOUT~
io_cpu_fetch_pc[22] => ~NO_FANOUT~
io_cpu_fetch_pc[23] => ~NO_FANOUT~
io_cpu_fetch_pc[24] => ~NO_FANOUT~
io_cpu_fetch_pc[25] => ~NO_FANOUT~
io_cpu_fetch_pc[26] => ~NO_FANOUT~
io_cpu_fetch_pc[27] => ~NO_FANOUT~
io_cpu_fetch_pc[28] => ~NO_FANOUT~
io_cpu_fetch_pc[29] => ~NO_FANOUT~
io_cpu_fetch_pc[30] => ~NO_FANOUT~
io_cpu_fetch_pc[31] => ~NO_FANOUT~
io_cpu_fetch_data[0] <= _zz_banks_0_port1[0].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_data[1] <= _zz_banks_0_port1[1].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_data[2] <= _zz_banks_0_port1[2].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_data[3] <= _zz_banks_0_port1[3].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_data[4] <= _zz_banks_0_port1[4].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_data[5] <= _zz_banks_0_port1[5].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_data[6] <= _zz_banks_0_port1[6].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_data[7] <= _zz_banks_0_port1[7].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_data[8] <= _zz_banks_0_port1[8].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_data[9] <= _zz_banks_0_port1[9].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_data[10] <= _zz_banks_0_port1[10].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_data[11] <= _zz_banks_0_port1[11].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_data[12] <= _zz_banks_0_port1[12].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_data[13] <= _zz_banks_0_port1[13].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_data[14] <= _zz_banks_0_port1[14].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_data[15] <= _zz_banks_0_port1[15].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_data[16] <= _zz_banks_0_port1[16].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_data[17] <= _zz_banks_0_port1[17].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_data[18] <= _zz_banks_0_port1[18].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_data[19] <= _zz_banks_0_port1[19].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_data[20] <= _zz_banks_0_port1[20].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_data[21] <= _zz_banks_0_port1[21].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_data[22] <= _zz_banks_0_port1[22].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_data[23] <= _zz_banks_0_port1[23].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_data[24] <= _zz_banks_0_port1[24].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_data[25] <= _zz_banks_0_port1[25].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_data[26] <= _zz_banks_0_port1[26].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_data[27] <= _zz_banks_0_port1[27].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_data[28] <= _zz_banks_0_port1[28].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_data[29] <= _zz_banks_0_port1[29].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_data[30] <= _zz_banks_0_port1[30].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_data[31] <= _zz_banks_0_port1[31].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_mmuRsp_physicalAddress[0] => io_cpu_fetch_physicalAddress[0].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[0] => decodeStage_mmuRsp_physicalAddress[0].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[1] => io_cpu_fetch_physicalAddress[1].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[1] => decodeStage_mmuRsp_physicalAddress[1].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[2] => io_cpu_fetch_physicalAddress[2].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[2] => decodeStage_mmuRsp_physicalAddress[2].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[3] => io_cpu_fetch_physicalAddress[3].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[3] => decodeStage_mmuRsp_physicalAddress[3].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[4] => io_cpu_fetch_physicalAddress[4].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[4] => decodeStage_mmuRsp_physicalAddress[4].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[5] => io_cpu_fetch_physicalAddress[5].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[5] => decodeStage_mmuRsp_physicalAddress[5].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[6] => io_cpu_fetch_physicalAddress[6].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[6] => decodeStage_mmuRsp_physicalAddress[6].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[7] => io_cpu_fetch_physicalAddress[7].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[7] => decodeStage_mmuRsp_physicalAddress[7].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[8] => io_cpu_fetch_physicalAddress[8].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[8] => decodeStage_mmuRsp_physicalAddress[8].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[9] => io_cpu_fetch_physicalAddress[9].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[9] => decodeStage_mmuRsp_physicalAddress[9].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[10] => io_cpu_fetch_physicalAddress[10].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[10] => decodeStage_mmuRsp_physicalAddress[10].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[11] => io_cpu_fetch_physicalAddress[11].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[11] => decodeStage_mmuRsp_physicalAddress[11].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[12] => Equal1.IN19
io_cpu_fetch_mmuRsp_physicalAddress[12] => io_cpu_fetch_physicalAddress[12].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[12] => decodeStage_mmuRsp_physicalAddress[12].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[13] => Equal1.IN18
io_cpu_fetch_mmuRsp_physicalAddress[13] => io_cpu_fetch_physicalAddress[13].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[13] => decodeStage_mmuRsp_physicalAddress[13].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[14] => Equal1.IN17
io_cpu_fetch_mmuRsp_physicalAddress[14] => io_cpu_fetch_physicalAddress[14].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[14] => decodeStage_mmuRsp_physicalAddress[14].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[15] => Equal1.IN16
io_cpu_fetch_mmuRsp_physicalAddress[15] => io_cpu_fetch_physicalAddress[15].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[15] => decodeStage_mmuRsp_physicalAddress[15].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[16] => Equal1.IN15
io_cpu_fetch_mmuRsp_physicalAddress[16] => io_cpu_fetch_physicalAddress[16].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[16] => decodeStage_mmuRsp_physicalAddress[16].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[17] => Equal1.IN14
io_cpu_fetch_mmuRsp_physicalAddress[17] => io_cpu_fetch_physicalAddress[17].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[17] => decodeStage_mmuRsp_physicalAddress[17].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[18] => Equal1.IN13
io_cpu_fetch_mmuRsp_physicalAddress[18] => io_cpu_fetch_physicalAddress[18].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[18] => decodeStage_mmuRsp_physicalAddress[18].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[19] => Equal1.IN12
io_cpu_fetch_mmuRsp_physicalAddress[19] => io_cpu_fetch_physicalAddress[19].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[19] => decodeStage_mmuRsp_physicalAddress[19].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[20] => Equal1.IN11
io_cpu_fetch_mmuRsp_physicalAddress[20] => io_cpu_fetch_physicalAddress[20].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[20] => decodeStage_mmuRsp_physicalAddress[20].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[21] => Equal1.IN10
io_cpu_fetch_mmuRsp_physicalAddress[21] => io_cpu_fetch_physicalAddress[21].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[21] => decodeStage_mmuRsp_physicalAddress[21].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[22] => Equal1.IN9
io_cpu_fetch_mmuRsp_physicalAddress[22] => io_cpu_fetch_physicalAddress[22].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[22] => decodeStage_mmuRsp_physicalAddress[22].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[23] => Equal1.IN8
io_cpu_fetch_mmuRsp_physicalAddress[23] => io_cpu_fetch_physicalAddress[23].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[23] => decodeStage_mmuRsp_physicalAddress[23].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[24] => Equal1.IN7
io_cpu_fetch_mmuRsp_physicalAddress[24] => io_cpu_fetch_physicalAddress[24].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[24] => decodeStage_mmuRsp_physicalAddress[24].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[25] => Equal1.IN6
io_cpu_fetch_mmuRsp_physicalAddress[25] => io_cpu_fetch_physicalAddress[25].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[25] => decodeStage_mmuRsp_physicalAddress[25].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[26] => Equal1.IN5
io_cpu_fetch_mmuRsp_physicalAddress[26] => io_cpu_fetch_physicalAddress[26].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[26] => decodeStage_mmuRsp_physicalAddress[26].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[27] => Equal1.IN4
io_cpu_fetch_mmuRsp_physicalAddress[27] => io_cpu_fetch_physicalAddress[27].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[27] => decodeStage_mmuRsp_physicalAddress[27].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[28] => Equal1.IN3
io_cpu_fetch_mmuRsp_physicalAddress[28] => io_cpu_fetch_physicalAddress[28].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[28] => decodeStage_mmuRsp_physicalAddress[28].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[29] => Equal1.IN2
io_cpu_fetch_mmuRsp_physicalAddress[29] => io_cpu_fetch_physicalAddress[29].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[29] => decodeStage_mmuRsp_physicalAddress[29].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[30] => Equal1.IN1
io_cpu_fetch_mmuRsp_physicalAddress[30] => io_cpu_fetch_physicalAddress[30].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[30] => decodeStage_mmuRsp_physicalAddress[30].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[31] => Equal1.IN0
io_cpu_fetch_mmuRsp_physicalAddress[31] => io_cpu_fetch_physicalAddress[31].DATAIN
io_cpu_fetch_mmuRsp_physicalAddress[31] => decodeStage_mmuRsp_physicalAddress[31].DATAIN
io_cpu_fetch_mmuRsp_isIoAccess => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_isPaging => decodeStage_mmuRsp_isPaging.DATAIN
io_cpu_fetch_mmuRsp_allowRead => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_allowWrite => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_allowExecute => decodeStage_mmuRsp_allowExecute.DATAIN
io_cpu_fetch_mmuRsp_exception => decodeStage_mmuRsp_exception.DATAIN
io_cpu_fetch_mmuRsp_refilling => decodeStage_mmuRsp_refilling.DATAIN
io_cpu_fetch_mmuRsp_bypassTranslation => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_0_sel => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_0_physical[0] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_0_physical[1] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_0_physical[2] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_0_physical[3] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_0_physical[4] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_0_physical[5] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_0_physical[6] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_0_physical[7] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_0_physical[8] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_0_physical[9] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_0_physical[10] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_0_physical[11] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_0_physical[12] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_0_physical[13] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_0_physical[14] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_0_physical[15] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_0_physical[16] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_0_physical[17] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_0_physical[18] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_0_physical[19] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_0_physical[20] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_0_physical[21] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_0_physical[22] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_0_physical[23] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_0_physical[24] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_0_physical[25] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_0_physical[26] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_0_physical[27] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_0_physical[28] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_0_physical[29] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_0_physical[30] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_0_physical[31] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_1_sel => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_1_physical[0] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_1_physical[1] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_1_physical[2] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_1_physical[3] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_1_physical[4] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_1_physical[5] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_1_physical[6] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_1_physical[7] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_1_physical[8] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_1_physical[9] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_1_physical[10] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_1_physical[11] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_1_physical[12] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_1_physical[13] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_1_physical[14] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_1_physical[15] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_1_physical[16] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_1_physical[17] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_1_physical[18] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_1_physical[19] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_1_physical[20] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_1_physical[21] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_1_physical[22] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_1_physical[23] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_1_physical[24] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_1_physical[25] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_1_physical[26] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_1_physical[27] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_1_physical[28] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_1_physical[29] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_1_physical[30] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_1_physical[31] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_2_sel => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_2_physical[0] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_2_physical[1] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_2_physical[2] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_2_physical[3] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_2_physical[4] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_2_physical[5] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_2_physical[6] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_2_physical[7] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_2_physical[8] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_2_physical[9] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_2_physical[10] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_2_physical[11] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_2_physical[12] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_2_physical[13] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_2_physical[14] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_2_physical[15] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_2_physical[16] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_2_physical[17] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_2_physical[18] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_2_physical[19] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_2_physical[20] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_2_physical[21] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_2_physical[22] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_2_physical[23] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_2_physical[24] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_2_physical[25] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_2_physical[26] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_2_physical[27] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_2_physical[28] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_2_physical[29] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_2_physical[30] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_2_physical[31] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_3_sel => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_3_physical[0] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_3_physical[1] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_3_physical[2] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_3_physical[3] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_3_physical[4] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_3_physical[5] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_3_physical[6] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_3_physical[7] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_3_physical[8] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_3_physical[9] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_3_physical[10] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_3_physical[11] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_3_physical[12] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_3_physical[13] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_3_physical[14] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_3_physical[15] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_3_physical[16] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_3_physical[17] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_3_physical[18] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_3_physical[19] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_3_physical[20] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_3_physical[21] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_3_physical[22] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_3_physical[23] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_3_physical[24] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_3_physical[25] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_3_physical[26] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_3_physical[27] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_3_physical[28] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_3_physical[29] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_3_physical[30] => ~NO_FANOUT~
io_cpu_fetch_mmuRsp_ways_3_physical[31] => ~NO_FANOUT~
io_cpu_fetch_physicalAddress[0] <= io_cpu_fetch_mmuRsp_physicalAddress[0].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_physicalAddress[1] <= io_cpu_fetch_mmuRsp_physicalAddress[1].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_physicalAddress[2] <= io_cpu_fetch_mmuRsp_physicalAddress[2].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_physicalAddress[3] <= io_cpu_fetch_mmuRsp_physicalAddress[3].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_physicalAddress[4] <= io_cpu_fetch_mmuRsp_physicalAddress[4].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_physicalAddress[5] <= io_cpu_fetch_mmuRsp_physicalAddress[5].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_physicalAddress[6] <= io_cpu_fetch_mmuRsp_physicalAddress[6].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_physicalAddress[7] <= io_cpu_fetch_mmuRsp_physicalAddress[7].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_physicalAddress[8] <= io_cpu_fetch_mmuRsp_physicalAddress[8].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_physicalAddress[9] <= io_cpu_fetch_mmuRsp_physicalAddress[9].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_physicalAddress[10] <= io_cpu_fetch_mmuRsp_physicalAddress[10].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_physicalAddress[11] <= io_cpu_fetch_mmuRsp_physicalAddress[11].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_physicalAddress[12] <= io_cpu_fetch_mmuRsp_physicalAddress[12].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_physicalAddress[13] <= io_cpu_fetch_mmuRsp_physicalAddress[13].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_physicalAddress[14] <= io_cpu_fetch_mmuRsp_physicalAddress[14].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_physicalAddress[15] <= io_cpu_fetch_mmuRsp_physicalAddress[15].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_physicalAddress[16] <= io_cpu_fetch_mmuRsp_physicalAddress[16].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_physicalAddress[17] <= io_cpu_fetch_mmuRsp_physicalAddress[17].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_physicalAddress[18] <= io_cpu_fetch_mmuRsp_physicalAddress[18].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_physicalAddress[19] <= io_cpu_fetch_mmuRsp_physicalAddress[19].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_physicalAddress[20] <= io_cpu_fetch_mmuRsp_physicalAddress[20].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_physicalAddress[21] <= io_cpu_fetch_mmuRsp_physicalAddress[21].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_physicalAddress[22] <= io_cpu_fetch_mmuRsp_physicalAddress[22].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_physicalAddress[23] <= io_cpu_fetch_mmuRsp_physicalAddress[23].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_physicalAddress[24] <= io_cpu_fetch_mmuRsp_physicalAddress[24].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_physicalAddress[25] <= io_cpu_fetch_mmuRsp_physicalAddress[25].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_physicalAddress[26] <= io_cpu_fetch_mmuRsp_physicalAddress[26].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_physicalAddress[27] <= io_cpu_fetch_mmuRsp_physicalAddress[27].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_physicalAddress[28] <= io_cpu_fetch_mmuRsp_physicalAddress[28].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_physicalAddress[29] <= io_cpu_fetch_mmuRsp_physicalAddress[29].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_physicalAddress[30] <= io_cpu_fetch_mmuRsp_physicalAddress[30].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_fetch_physicalAddress[31] <= io_cpu_fetch_mmuRsp_physicalAddress[31].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_isValid => ~NO_FANOUT~
io_cpu_decode_isStuck => io_cpu_fetch_data_regNextWhen[31].ENA
io_cpu_decode_isStuck => io_cpu_fetch_data_regNextWhen[30].ENA
io_cpu_decode_isStuck => io_cpu_fetch_data_regNextWhen[29].ENA
io_cpu_decode_isStuck => io_cpu_fetch_data_regNextWhen[28].ENA
io_cpu_decode_isStuck => io_cpu_fetch_data_regNextWhen[27].ENA
io_cpu_decode_isStuck => io_cpu_fetch_data_regNextWhen[26].ENA
io_cpu_decode_isStuck => io_cpu_fetch_data_regNextWhen[25].ENA
io_cpu_decode_isStuck => io_cpu_fetch_data_regNextWhen[24].ENA
io_cpu_decode_isStuck => io_cpu_fetch_data_regNextWhen[23].ENA
io_cpu_decode_isStuck => io_cpu_fetch_data_regNextWhen[22].ENA
io_cpu_decode_isStuck => io_cpu_fetch_data_regNextWhen[21].ENA
io_cpu_decode_isStuck => io_cpu_fetch_data_regNextWhen[20].ENA
io_cpu_decode_isStuck => io_cpu_fetch_data_regNextWhen[19].ENA
io_cpu_decode_isStuck => io_cpu_fetch_data_regNextWhen[18].ENA
io_cpu_decode_isStuck => io_cpu_fetch_data_regNextWhen[17].ENA
io_cpu_decode_isStuck => io_cpu_fetch_data_regNextWhen[16].ENA
io_cpu_decode_isStuck => io_cpu_fetch_data_regNextWhen[15].ENA
io_cpu_decode_isStuck => io_cpu_fetch_data_regNextWhen[14].ENA
io_cpu_decode_isStuck => io_cpu_fetch_data_regNextWhen[13].ENA
io_cpu_decode_isStuck => io_cpu_fetch_data_regNextWhen[12].ENA
io_cpu_decode_isStuck => io_cpu_fetch_data_regNextWhen[11].ENA
io_cpu_decode_isStuck => io_cpu_fetch_data_regNextWhen[10].ENA
io_cpu_decode_isStuck => io_cpu_fetch_data_regNextWhen[9].ENA
io_cpu_decode_isStuck => io_cpu_fetch_data_regNextWhen[8].ENA
io_cpu_decode_isStuck => io_cpu_fetch_data_regNextWhen[7].ENA
io_cpu_decode_isStuck => io_cpu_fetch_data_regNextWhen[6].ENA
io_cpu_decode_isStuck => io_cpu_fetch_data_regNextWhen[5].ENA
io_cpu_decode_isStuck => io_cpu_fetch_data_regNextWhen[4].ENA
io_cpu_decode_isStuck => io_cpu_fetch_data_regNextWhen[3].ENA
io_cpu_decode_isStuck => io_cpu_fetch_data_regNextWhen[2].ENA
io_cpu_decode_isStuck => io_cpu_fetch_data_regNextWhen[1].ENA
io_cpu_decode_isStuck => io_cpu_fetch_data_regNextWhen[0].ENA
io_cpu_decode_isStuck => decodeStage_mmuRsp_physicalAddress[31].ENA
io_cpu_decode_isStuck => decodeStage_mmuRsp_physicalAddress[30].ENA
io_cpu_decode_isStuck => decodeStage_mmuRsp_physicalAddress[29].ENA
io_cpu_decode_isStuck => decodeStage_mmuRsp_physicalAddress[28].ENA
io_cpu_decode_isStuck => decodeStage_mmuRsp_physicalAddress[27].ENA
io_cpu_decode_isStuck => decodeStage_mmuRsp_physicalAddress[26].ENA
io_cpu_decode_isStuck => decodeStage_mmuRsp_physicalAddress[25].ENA
io_cpu_decode_isStuck => decodeStage_mmuRsp_physicalAddress[24].ENA
io_cpu_decode_isStuck => decodeStage_mmuRsp_physicalAddress[23].ENA
io_cpu_decode_isStuck => decodeStage_mmuRsp_physicalAddress[22].ENA
io_cpu_decode_isStuck => decodeStage_mmuRsp_physicalAddress[21].ENA
io_cpu_decode_isStuck => decodeStage_mmuRsp_physicalAddress[20].ENA
io_cpu_decode_isStuck => decodeStage_mmuRsp_physicalAddress[19].ENA
io_cpu_decode_isStuck => decodeStage_mmuRsp_physicalAddress[18].ENA
io_cpu_decode_isStuck => decodeStage_mmuRsp_physicalAddress[17].ENA
io_cpu_decode_isStuck => decodeStage_mmuRsp_physicalAddress[16].ENA
io_cpu_decode_isStuck => decodeStage_mmuRsp_physicalAddress[15].ENA
io_cpu_decode_isStuck => decodeStage_mmuRsp_physicalAddress[14].ENA
io_cpu_decode_isStuck => decodeStage_mmuRsp_physicalAddress[13].ENA
io_cpu_decode_isStuck => decodeStage_mmuRsp_physicalAddress[12].ENA
io_cpu_decode_isStuck => decodeStage_mmuRsp_physicalAddress[11].ENA
io_cpu_decode_isStuck => decodeStage_mmuRsp_physicalAddress[10].ENA
io_cpu_decode_isStuck => decodeStage_mmuRsp_physicalAddress[9].ENA
io_cpu_decode_isStuck => decodeStage_mmuRsp_physicalAddress[8].ENA
io_cpu_decode_isStuck => decodeStage_mmuRsp_physicalAddress[7].ENA
io_cpu_decode_isStuck => decodeStage_mmuRsp_physicalAddress[6].ENA
io_cpu_decode_isStuck => decodeStage_mmuRsp_physicalAddress[5].ENA
io_cpu_decode_isStuck => decodeStage_mmuRsp_physicalAddress[4].ENA
io_cpu_decode_isStuck => decodeStage_mmuRsp_physicalAddress[3].ENA
io_cpu_decode_isStuck => decodeStage_mmuRsp_physicalAddress[2].ENA
io_cpu_decode_isStuck => decodeStage_mmuRsp_physicalAddress[1].ENA
io_cpu_decode_isStuck => decodeStage_mmuRsp_physicalAddress[0].ENA
io_cpu_decode_isStuck => decodeStage_mmuRsp_isPaging.ENA
io_cpu_decode_isStuck => decodeStage_mmuRsp_allowExecute.ENA
io_cpu_decode_isStuck => decodeStage_mmuRsp_exception.ENA
io_cpu_decode_isStuck => decodeStage_mmuRsp_refilling.ENA
io_cpu_decode_isStuck => decodeStage_hit_valid.ENA
io_cpu_decode_isStuck => decodeStage_hit_error.ENA
io_cpu_decode_pc[0] => ~NO_FANOUT~
io_cpu_decode_pc[1] => ~NO_FANOUT~
io_cpu_decode_pc[2] => ~NO_FANOUT~
io_cpu_decode_pc[3] => ~NO_FANOUT~
io_cpu_decode_pc[4] => ~NO_FANOUT~
io_cpu_decode_pc[5] => ~NO_FANOUT~
io_cpu_decode_pc[6] => ~NO_FANOUT~
io_cpu_decode_pc[7] => ~NO_FANOUT~
io_cpu_decode_pc[8] => ~NO_FANOUT~
io_cpu_decode_pc[9] => ~NO_FANOUT~
io_cpu_decode_pc[10] => ~NO_FANOUT~
io_cpu_decode_pc[11] => ~NO_FANOUT~
io_cpu_decode_pc[12] => ~NO_FANOUT~
io_cpu_decode_pc[13] => ~NO_FANOUT~
io_cpu_decode_pc[14] => ~NO_FANOUT~
io_cpu_decode_pc[15] => ~NO_FANOUT~
io_cpu_decode_pc[16] => ~NO_FANOUT~
io_cpu_decode_pc[17] => ~NO_FANOUT~
io_cpu_decode_pc[18] => ~NO_FANOUT~
io_cpu_decode_pc[19] => ~NO_FANOUT~
io_cpu_decode_pc[20] => ~NO_FANOUT~
io_cpu_decode_pc[21] => ~NO_FANOUT~
io_cpu_decode_pc[22] => ~NO_FANOUT~
io_cpu_decode_pc[23] => ~NO_FANOUT~
io_cpu_decode_pc[24] => ~NO_FANOUT~
io_cpu_decode_pc[25] => ~NO_FANOUT~
io_cpu_decode_pc[26] => ~NO_FANOUT~
io_cpu_decode_pc[27] => ~NO_FANOUT~
io_cpu_decode_pc[28] => ~NO_FANOUT~
io_cpu_decode_pc[29] => ~NO_FANOUT~
io_cpu_decode_pc[30] => ~NO_FANOUT~
io_cpu_decode_pc[31] => ~NO_FANOUT~
io_cpu_decode_physicalAddress[0] <= decodeStage_mmuRsp_physicalAddress[0].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_physicalAddress[1] <= decodeStage_mmuRsp_physicalAddress[1].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_physicalAddress[2] <= decodeStage_mmuRsp_physicalAddress[2].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_physicalAddress[3] <= decodeStage_mmuRsp_physicalAddress[3].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_physicalAddress[4] <= decodeStage_mmuRsp_physicalAddress[4].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_physicalAddress[5] <= decodeStage_mmuRsp_physicalAddress[5].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_physicalAddress[6] <= decodeStage_mmuRsp_physicalAddress[6].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_physicalAddress[7] <= decodeStage_mmuRsp_physicalAddress[7].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_physicalAddress[8] <= decodeStage_mmuRsp_physicalAddress[8].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_physicalAddress[9] <= decodeStage_mmuRsp_physicalAddress[9].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_physicalAddress[10] <= decodeStage_mmuRsp_physicalAddress[10].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_physicalAddress[11] <= decodeStage_mmuRsp_physicalAddress[11].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_physicalAddress[12] <= decodeStage_mmuRsp_physicalAddress[12].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_physicalAddress[13] <= decodeStage_mmuRsp_physicalAddress[13].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_physicalAddress[14] <= decodeStage_mmuRsp_physicalAddress[14].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_physicalAddress[15] <= decodeStage_mmuRsp_physicalAddress[15].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_physicalAddress[16] <= decodeStage_mmuRsp_physicalAddress[16].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_physicalAddress[17] <= decodeStage_mmuRsp_physicalAddress[17].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_physicalAddress[18] <= decodeStage_mmuRsp_physicalAddress[18].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_physicalAddress[19] <= decodeStage_mmuRsp_physicalAddress[19].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_physicalAddress[20] <= decodeStage_mmuRsp_physicalAddress[20].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_physicalAddress[21] <= decodeStage_mmuRsp_physicalAddress[21].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_physicalAddress[22] <= decodeStage_mmuRsp_physicalAddress[22].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_physicalAddress[23] <= decodeStage_mmuRsp_physicalAddress[23].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_physicalAddress[24] <= decodeStage_mmuRsp_physicalAddress[24].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_physicalAddress[25] <= decodeStage_mmuRsp_physicalAddress[25].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_physicalAddress[26] <= decodeStage_mmuRsp_physicalAddress[26].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_physicalAddress[27] <= decodeStage_mmuRsp_physicalAddress[27].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_physicalAddress[28] <= decodeStage_mmuRsp_physicalAddress[28].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_physicalAddress[29] <= decodeStage_mmuRsp_physicalAddress[29].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_physicalAddress[30] <= decodeStage_mmuRsp_physicalAddress[30].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_physicalAddress[31] <= decodeStage_mmuRsp_physicalAddress[31].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_data[0] <= io_cpu_fetch_data_regNextWhen[0].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_data[1] <= io_cpu_fetch_data_regNextWhen[1].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_data[2] <= io_cpu_fetch_data_regNextWhen[2].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_data[3] <= io_cpu_fetch_data_regNextWhen[3].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_data[4] <= io_cpu_fetch_data_regNextWhen[4].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_data[5] <= io_cpu_fetch_data_regNextWhen[5].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_data[6] <= io_cpu_fetch_data_regNextWhen[6].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_data[7] <= io_cpu_fetch_data_regNextWhen[7].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_data[8] <= io_cpu_fetch_data_regNextWhen[8].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_data[9] <= io_cpu_fetch_data_regNextWhen[9].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_data[10] <= io_cpu_fetch_data_regNextWhen[10].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_data[11] <= io_cpu_fetch_data_regNextWhen[11].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_data[12] <= io_cpu_fetch_data_regNextWhen[12].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_data[13] <= io_cpu_fetch_data_regNextWhen[13].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_data[14] <= io_cpu_fetch_data_regNextWhen[14].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_data[15] <= io_cpu_fetch_data_regNextWhen[15].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_data[16] <= io_cpu_fetch_data_regNextWhen[16].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_data[17] <= io_cpu_fetch_data_regNextWhen[17].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_data[18] <= io_cpu_fetch_data_regNextWhen[18].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_data[19] <= io_cpu_fetch_data_regNextWhen[19].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_data[20] <= io_cpu_fetch_data_regNextWhen[20].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_data[21] <= io_cpu_fetch_data_regNextWhen[21].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_data[22] <= io_cpu_fetch_data_regNextWhen[22].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_data[23] <= io_cpu_fetch_data_regNextWhen[23].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_data[24] <= io_cpu_fetch_data_regNextWhen[24].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_data[25] <= io_cpu_fetch_data_regNextWhen[25].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_data[26] <= io_cpu_fetch_data_regNextWhen[26].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_data[27] <= io_cpu_fetch_data_regNextWhen[27].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_data[28] <= io_cpu_fetch_data_regNextWhen[28].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_data[29] <= io_cpu_fetch_data_regNextWhen[29].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_data[30] <= io_cpu_fetch_data_regNextWhen[30].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_data[31] <= io_cpu_fetch_data_regNextWhen[31].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_cacheMiss <= decodeStage_hit_valid.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_error <= io_cpu_decode_error.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_mmuRefilling <= decodeStage_mmuRsp_refilling.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_mmuException <= io_cpu_decode_mmuException.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_decode_isUser => ~NO_FANOUT~
io_cpu_fill_valid => lineLoader_valid.OUTPUTSELECT
io_cpu_fill_valid => lineLoader_address[31].ENA
io_cpu_fill_valid => lineLoader_address[30].ENA
io_cpu_fill_valid => lineLoader_address[29].ENA
io_cpu_fill_valid => lineLoader_address[28].ENA
io_cpu_fill_valid => lineLoader_address[27].ENA
io_cpu_fill_valid => lineLoader_address[26].ENA
io_cpu_fill_valid => lineLoader_address[25].ENA
io_cpu_fill_valid => lineLoader_address[24].ENA
io_cpu_fill_valid => lineLoader_address[23].ENA
io_cpu_fill_valid => lineLoader_address[22].ENA
io_cpu_fill_valid => lineLoader_address[21].ENA
io_cpu_fill_valid => lineLoader_address[20].ENA
io_cpu_fill_valid => lineLoader_address[19].ENA
io_cpu_fill_valid => lineLoader_address[18].ENA
io_cpu_fill_valid => lineLoader_address[17].ENA
io_cpu_fill_valid => lineLoader_address[16].ENA
io_cpu_fill_valid => lineLoader_address[15].ENA
io_cpu_fill_valid => lineLoader_address[14].ENA
io_cpu_fill_valid => lineLoader_address[13].ENA
io_cpu_fill_valid => lineLoader_address[12].ENA
io_cpu_fill_valid => lineLoader_address[11].ENA
io_cpu_fill_valid => lineLoader_address[10].ENA
io_cpu_fill_valid => lineLoader_address[9].ENA
io_cpu_fill_valid => lineLoader_address[8].ENA
io_cpu_fill_valid => lineLoader_address[7].ENA
io_cpu_fill_valid => lineLoader_address[6].ENA
io_cpu_fill_valid => lineLoader_address[5].ENA
io_cpu_fill_payload[0] => ~NO_FANOUT~
io_cpu_fill_payload[1] => ~NO_FANOUT~
io_cpu_fill_payload[2] => ~NO_FANOUT~
io_cpu_fill_payload[3] => ~NO_FANOUT~
io_cpu_fill_payload[4] => ~NO_FANOUT~
io_cpu_fill_payload[5] => lineLoader_address[5].DATAIN
io_cpu_fill_payload[6] => lineLoader_address[6].DATAIN
io_cpu_fill_payload[7] => lineLoader_address[7].DATAIN
io_cpu_fill_payload[8] => lineLoader_address[8].DATAIN
io_cpu_fill_payload[9] => lineLoader_address[9].DATAIN
io_cpu_fill_payload[10] => lineLoader_address[10].DATAIN
io_cpu_fill_payload[11] => lineLoader_address[11].DATAIN
io_cpu_fill_payload[12] => lineLoader_address[12].DATAIN
io_cpu_fill_payload[13] => lineLoader_address[13].DATAIN
io_cpu_fill_payload[14] => lineLoader_address[14].DATAIN
io_cpu_fill_payload[15] => lineLoader_address[15].DATAIN
io_cpu_fill_payload[16] => lineLoader_address[16].DATAIN
io_cpu_fill_payload[17] => lineLoader_address[17].DATAIN
io_cpu_fill_payload[18] => lineLoader_address[18].DATAIN
io_cpu_fill_payload[19] => lineLoader_address[19].DATAIN
io_cpu_fill_payload[20] => lineLoader_address[20].DATAIN
io_cpu_fill_payload[21] => lineLoader_address[21].DATAIN
io_cpu_fill_payload[22] => lineLoader_address[22].DATAIN
io_cpu_fill_payload[23] => lineLoader_address[23].DATAIN
io_cpu_fill_payload[24] => lineLoader_address[24].DATAIN
io_cpu_fill_payload[25] => lineLoader_address[25].DATAIN
io_cpu_fill_payload[26] => lineLoader_address[26].DATAIN
io_cpu_fill_payload[27] => lineLoader_address[27].DATAIN
io_cpu_fill_payload[28] => lineLoader_address[28].DATAIN
io_cpu_fill_payload[29] => lineLoader_address[29].DATAIN
io_cpu_fill_payload[30] => lineLoader_address[30].DATAIN
io_cpu_fill_payload[31] => lineLoader_address[31].DATAIN
io_mem_cmd_valid <= io_mem_cmd_valid.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_ready => io_mem_cmd_fire.IN1
io_mem_cmd_payload_address[0] <= <GND>
io_mem_cmd_payload_address[1] <= <GND>
io_mem_cmd_payload_address[2] <= <GND>
io_mem_cmd_payload_address[3] <= <GND>
io_mem_cmd_payload_address[4] <= <GND>
io_mem_cmd_payload_address[5] <= io_mem_cmd_payload_address[5].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[6] <= io_mem_cmd_payload_address[6].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[7] <= io_mem_cmd_payload_address[7].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[8] <= io_mem_cmd_payload_address[8].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[9] <= io_mem_cmd_payload_address[9].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[10] <= io_mem_cmd_payload_address[10].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[11] <= io_mem_cmd_payload_address[11].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[12] <= io_mem_cmd_payload_address[12].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[13] <= io_mem_cmd_payload_address[13].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[14] <= io_mem_cmd_payload_address[14].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[15] <= io_mem_cmd_payload_address[15].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[16] <= io_mem_cmd_payload_address[16].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[17] <= io_mem_cmd_payload_address[17].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[18] <= io_mem_cmd_payload_address[18].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[19] <= io_mem_cmd_payload_address[19].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[20] <= io_mem_cmd_payload_address[20].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[21] <= io_mem_cmd_payload_address[21].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[22] <= io_mem_cmd_payload_address[22].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[23] <= io_mem_cmd_payload_address[23].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[24] <= io_mem_cmd_payload_address[24].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[25] <= io_mem_cmd_payload_address[25].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[26] <= io_mem_cmd_payload_address[26].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[27] <= io_mem_cmd_payload_address[27].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[28] <= io_mem_cmd_payload_address[28].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[29] <= io_mem_cmd_payload_address[29].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[30] <= io_mem_cmd_payload_address[30].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[31] <= io_mem_cmd_payload_address[31].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_size[0] <= <VCC>
io_mem_cmd_payload_size[1] <= <GND>
io_mem_cmd_payload_size[2] <= <VCC>
io_mem_rsp_valid => lineLoader_fire.OUTPUTSELECT
io_mem_rsp_valid => lineLoader_hadError.OUTPUTSELECT
io_mem_rsp_valid => banks_0.we_a.DATAIN
io_mem_rsp_valid => lineLoader_wordIndex[2].ENA
io_mem_rsp_valid => lineLoader_wordIndex[1].ENA
io_mem_rsp_valid => lineLoader_wordIndex[0].ENA
io_mem_rsp_valid => banks_0.WE
io_mem_rsp_payload_data[0] => banks_0.data_a[0].DATAIN
io_mem_rsp_payload_data[0] => banks_0.DATAIN
io_mem_rsp_payload_data[1] => banks_0.data_a[1].DATAIN
io_mem_rsp_payload_data[1] => banks_0.DATAIN1
io_mem_rsp_payload_data[2] => banks_0.data_a[2].DATAIN
io_mem_rsp_payload_data[2] => banks_0.DATAIN2
io_mem_rsp_payload_data[3] => banks_0.data_a[3].DATAIN
io_mem_rsp_payload_data[3] => banks_0.DATAIN3
io_mem_rsp_payload_data[4] => banks_0.data_a[4].DATAIN
io_mem_rsp_payload_data[4] => banks_0.DATAIN4
io_mem_rsp_payload_data[5] => banks_0.data_a[5].DATAIN
io_mem_rsp_payload_data[5] => banks_0.DATAIN5
io_mem_rsp_payload_data[6] => banks_0.data_a[6].DATAIN
io_mem_rsp_payload_data[6] => banks_0.DATAIN6
io_mem_rsp_payload_data[7] => banks_0.data_a[7].DATAIN
io_mem_rsp_payload_data[7] => banks_0.DATAIN7
io_mem_rsp_payload_data[8] => banks_0.data_a[8].DATAIN
io_mem_rsp_payload_data[8] => banks_0.DATAIN8
io_mem_rsp_payload_data[9] => banks_0.data_a[9].DATAIN
io_mem_rsp_payload_data[9] => banks_0.DATAIN9
io_mem_rsp_payload_data[10] => banks_0.data_a[10].DATAIN
io_mem_rsp_payload_data[10] => banks_0.DATAIN10
io_mem_rsp_payload_data[11] => banks_0.data_a[11].DATAIN
io_mem_rsp_payload_data[11] => banks_0.DATAIN11
io_mem_rsp_payload_data[12] => banks_0.data_a[12].DATAIN
io_mem_rsp_payload_data[12] => banks_0.DATAIN12
io_mem_rsp_payload_data[13] => banks_0.data_a[13].DATAIN
io_mem_rsp_payload_data[13] => banks_0.DATAIN13
io_mem_rsp_payload_data[14] => banks_0.data_a[14].DATAIN
io_mem_rsp_payload_data[14] => banks_0.DATAIN14
io_mem_rsp_payload_data[15] => banks_0.data_a[15].DATAIN
io_mem_rsp_payload_data[15] => banks_0.DATAIN15
io_mem_rsp_payload_data[16] => banks_0.data_a[16].DATAIN
io_mem_rsp_payload_data[16] => banks_0.DATAIN16
io_mem_rsp_payload_data[17] => banks_0.data_a[17].DATAIN
io_mem_rsp_payload_data[17] => banks_0.DATAIN17
io_mem_rsp_payload_data[18] => banks_0.data_a[18].DATAIN
io_mem_rsp_payload_data[18] => banks_0.DATAIN18
io_mem_rsp_payload_data[19] => banks_0.data_a[19].DATAIN
io_mem_rsp_payload_data[19] => banks_0.DATAIN19
io_mem_rsp_payload_data[20] => banks_0.data_a[20].DATAIN
io_mem_rsp_payload_data[20] => banks_0.DATAIN20
io_mem_rsp_payload_data[21] => banks_0.data_a[21].DATAIN
io_mem_rsp_payload_data[21] => banks_0.DATAIN21
io_mem_rsp_payload_data[22] => banks_0.data_a[22].DATAIN
io_mem_rsp_payload_data[22] => banks_0.DATAIN22
io_mem_rsp_payload_data[23] => banks_0.data_a[23].DATAIN
io_mem_rsp_payload_data[23] => banks_0.DATAIN23
io_mem_rsp_payload_data[24] => banks_0.data_a[24].DATAIN
io_mem_rsp_payload_data[24] => banks_0.DATAIN24
io_mem_rsp_payload_data[25] => banks_0.data_a[25].DATAIN
io_mem_rsp_payload_data[25] => banks_0.DATAIN25
io_mem_rsp_payload_data[26] => banks_0.data_a[26].DATAIN
io_mem_rsp_payload_data[26] => banks_0.DATAIN26
io_mem_rsp_payload_data[27] => banks_0.data_a[27].DATAIN
io_mem_rsp_payload_data[27] => banks_0.DATAIN27
io_mem_rsp_payload_data[28] => banks_0.data_a[28].DATAIN
io_mem_rsp_payload_data[28] => banks_0.DATAIN28
io_mem_rsp_payload_data[29] => banks_0.data_a[29].DATAIN
io_mem_rsp_payload_data[29] => banks_0.DATAIN29
io_mem_rsp_payload_data[30] => banks_0.data_a[30].DATAIN
io_mem_rsp_payload_data[30] => banks_0.DATAIN30
io_mem_rsp_payload_data[31] => banks_0.data_a[31].DATAIN
io_mem_rsp_payload_data[31] => banks_0.DATAIN31
io_mem_rsp_payload_error => lineLoader_write_tag_0_payload_data_error.IN1
io_mem_rsp_payload_error => lineLoader_hadError.OUTPUTSELECT
clk_cpu => banks_0.we_a.CLK
clk_cpu => banks_0.waddr_a[9].CLK
clk_cpu => banks_0.waddr_a[8].CLK
clk_cpu => banks_0.waddr_a[7].CLK
clk_cpu => banks_0.waddr_a[6].CLK
clk_cpu => banks_0.waddr_a[5].CLK
clk_cpu => banks_0.waddr_a[4].CLK
clk_cpu => banks_0.waddr_a[3].CLK
clk_cpu => banks_0.waddr_a[2].CLK
clk_cpu => banks_0.waddr_a[1].CLK
clk_cpu => banks_0.waddr_a[0].CLK
clk_cpu => banks_0.data_a[31].CLK
clk_cpu => banks_0.data_a[30].CLK
clk_cpu => banks_0.data_a[29].CLK
clk_cpu => banks_0.data_a[28].CLK
clk_cpu => banks_0.data_a[27].CLK
clk_cpu => banks_0.data_a[26].CLK
clk_cpu => banks_0.data_a[25].CLK
clk_cpu => banks_0.data_a[24].CLK
clk_cpu => banks_0.data_a[23].CLK
clk_cpu => banks_0.data_a[22].CLK
clk_cpu => banks_0.data_a[21].CLK
clk_cpu => banks_0.data_a[20].CLK
clk_cpu => banks_0.data_a[19].CLK
clk_cpu => banks_0.data_a[18].CLK
clk_cpu => banks_0.data_a[17].CLK
clk_cpu => banks_0.data_a[16].CLK
clk_cpu => banks_0.data_a[15].CLK
clk_cpu => banks_0.data_a[14].CLK
clk_cpu => banks_0.data_a[13].CLK
clk_cpu => banks_0.data_a[12].CLK
clk_cpu => banks_0.data_a[11].CLK
clk_cpu => banks_0.data_a[10].CLK
clk_cpu => banks_0.data_a[9].CLK
clk_cpu => banks_0.data_a[8].CLK
clk_cpu => banks_0.data_a[7].CLK
clk_cpu => banks_0.data_a[6].CLK
clk_cpu => banks_0.data_a[5].CLK
clk_cpu => banks_0.data_a[4].CLK
clk_cpu => banks_0.data_a[3].CLK
clk_cpu => banks_0.data_a[2].CLK
clk_cpu => banks_0.data_a[1].CLK
clk_cpu => banks_0.data_a[0].CLK
clk_cpu => ways_0_tags.we_a.CLK
clk_cpu => ways_0_tags.waddr_a[6].CLK
clk_cpu => ways_0_tags.waddr_a[5].CLK
clk_cpu => ways_0_tags.waddr_a[4].CLK
clk_cpu => ways_0_tags.waddr_a[3].CLK
clk_cpu => ways_0_tags.waddr_a[2].CLK
clk_cpu => ways_0_tags.waddr_a[1].CLK
clk_cpu => ways_0_tags.waddr_a[0].CLK
clk_cpu => ways_0_tags.data_a[21].CLK
clk_cpu => ways_0_tags.data_a[20].CLK
clk_cpu => ways_0_tags.data_a[19].CLK
clk_cpu => ways_0_tags.data_a[18].CLK
clk_cpu => ways_0_tags.data_a[17].CLK
clk_cpu => ways_0_tags.data_a[16].CLK
clk_cpu => ways_0_tags.data_a[15].CLK
clk_cpu => ways_0_tags.data_a[14].CLK
clk_cpu => ways_0_tags.data_a[13].CLK
clk_cpu => ways_0_tags.data_a[12].CLK
clk_cpu => ways_0_tags.data_a[11].CLK
clk_cpu => ways_0_tags.data_a[10].CLK
clk_cpu => ways_0_tags.data_a[9].CLK
clk_cpu => ways_0_tags.data_a[8].CLK
clk_cpu => ways_0_tags.data_a[7].CLK
clk_cpu => ways_0_tags.data_a[6].CLK
clk_cpu => ways_0_tags.data_a[5].CLK
clk_cpu => ways_0_tags.data_a[4].CLK
clk_cpu => ways_0_tags.data_a[3].CLK
clk_cpu => ways_0_tags.data_a[2].CLK
clk_cpu => ways_0_tags.data_a[1].CLK
clk_cpu => ways_0_tags.data_a[0].CLK
clk_cpu => decodeStage_hit_error.CLK
clk_cpu => decodeStage_hit_valid.CLK
clk_cpu => decodeStage_mmuRsp_refilling.CLK
clk_cpu => decodeStage_mmuRsp_exception.CLK
clk_cpu => decodeStage_mmuRsp_allowExecute.CLK
clk_cpu => decodeStage_mmuRsp_isPaging.CLK
clk_cpu => decodeStage_mmuRsp_physicalAddress[0].CLK
clk_cpu => decodeStage_mmuRsp_physicalAddress[1].CLK
clk_cpu => decodeStage_mmuRsp_physicalAddress[2].CLK
clk_cpu => decodeStage_mmuRsp_physicalAddress[3].CLK
clk_cpu => decodeStage_mmuRsp_physicalAddress[4].CLK
clk_cpu => decodeStage_mmuRsp_physicalAddress[5].CLK
clk_cpu => decodeStage_mmuRsp_physicalAddress[6].CLK
clk_cpu => decodeStage_mmuRsp_physicalAddress[7].CLK
clk_cpu => decodeStage_mmuRsp_physicalAddress[8].CLK
clk_cpu => decodeStage_mmuRsp_physicalAddress[9].CLK
clk_cpu => decodeStage_mmuRsp_physicalAddress[10].CLK
clk_cpu => decodeStage_mmuRsp_physicalAddress[11].CLK
clk_cpu => decodeStage_mmuRsp_physicalAddress[12].CLK
clk_cpu => decodeStage_mmuRsp_physicalAddress[13].CLK
clk_cpu => decodeStage_mmuRsp_physicalAddress[14].CLK
clk_cpu => decodeStage_mmuRsp_physicalAddress[15].CLK
clk_cpu => decodeStage_mmuRsp_physicalAddress[16].CLK
clk_cpu => decodeStage_mmuRsp_physicalAddress[17].CLK
clk_cpu => decodeStage_mmuRsp_physicalAddress[18].CLK
clk_cpu => decodeStage_mmuRsp_physicalAddress[19].CLK
clk_cpu => decodeStage_mmuRsp_physicalAddress[20].CLK
clk_cpu => decodeStage_mmuRsp_physicalAddress[21].CLK
clk_cpu => decodeStage_mmuRsp_physicalAddress[22].CLK
clk_cpu => decodeStage_mmuRsp_physicalAddress[23].CLK
clk_cpu => decodeStage_mmuRsp_physicalAddress[24].CLK
clk_cpu => decodeStage_mmuRsp_physicalAddress[25].CLK
clk_cpu => decodeStage_mmuRsp_physicalAddress[26].CLK
clk_cpu => decodeStage_mmuRsp_physicalAddress[27].CLK
clk_cpu => decodeStage_mmuRsp_physicalAddress[28].CLK
clk_cpu => decodeStage_mmuRsp_physicalAddress[29].CLK
clk_cpu => decodeStage_mmuRsp_physicalAddress[30].CLK
clk_cpu => decodeStage_mmuRsp_physicalAddress[31].CLK
clk_cpu => io_cpu_fetch_data_regNextWhen[0].CLK
clk_cpu => io_cpu_fetch_data_regNextWhen[1].CLK
clk_cpu => io_cpu_fetch_data_regNextWhen[2].CLK
clk_cpu => io_cpu_fetch_data_regNextWhen[3].CLK
clk_cpu => io_cpu_fetch_data_regNextWhen[4].CLK
clk_cpu => io_cpu_fetch_data_regNextWhen[5].CLK
clk_cpu => io_cpu_fetch_data_regNextWhen[6].CLK
clk_cpu => io_cpu_fetch_data_regNextWhen[7].CLK
clk_cpu => io_cpu_fetch_data_regNextWhen[8].CLK
clk_cpu => io_cpu_fetch_data_regNextWhen[9].CLK
clk_cpu => io_cpu_fetch_data_regNextWhen[10].CLK
clk_cpu => io_cpu_fetch_data_regNextWhen[11].CLK
clk_cpu => io_cpu_fetch_data_regNextWhen[12].CLK
clk_cpu => io_cpu_fetch_data_regNextWhen[13].CLK
clk_cpu => io_cpu_fetch_data_regNextWhen[14].CLK
clk_cpu => io_cpu_fetch_data_regNextWhen[15].CLK
clk_cpu => io_cpu_fetch_data_regNextWhen[16].CLK
clk_cpu => io_cpu_fetch_data_regNextWhen[17].CLK
clk_cpu => io_cpu_fetch_data_regNextWhen[18].CLK
clk_cpu => io_cpu_fetch_data_regNextWhen[19].CLK
clk_cpu => io_cpu_fetch_data_regNextWhen[20].CLK
clk_cpu => io_cpu_fetch_data_regNextWhen[21].CLK
clk_cpu => io_cpu_fetch_data_regNextWhen[22].CLK
clk_cpu => io_cpu_fetch_data_regNextWhen[23].CLK
clk_cpu => io_cpu_fetch_data_regNextWhen[24].CLK
clk_cpu => io_cpu_fetch_data_regNextWhen[25].CLK
clk_cpu => io_cpu_fetch_data_regNextWhen[26].CLK
clk_cpu => io_cpu_fetch_data_regNextWhen[27].CLK
clk_cpu => io_cpu_fetch_data_regNextWhen[28].CLK
clk_cpu => io_cpu_fetch_data_regNextWhen[29].CLK
clk_cpu => io_cpu_fetch_data_regNextWhen[30].CLK
clk_cpu => io_cpu_fetch_data_regNextWhen[31].CLK
clk_cpu => _zz_when_InstructionCache_l342.CLK
clk_cpu => lineLoader_flushCounter[0].CLK
clk_cpu => lineLoader_flushCounter[1].CLK
clk_cpu => lineLoader_flushCounter[2].CLK
clk_cpu => lineLoader_flushCounter[3].CLK
clk_cpu => lineLoader_flushCounter[4].CLK
clk_cpu => lineLoader_flushCounter[5].CLK
clk_cpu => lineLoader_flushCounter[6].CLK
clk_cpu => lineLoader_flushCounter[7].CLK
clk_cpu => lineLoader_address[5].CLK
clk_cpu => lineLoader_address[6].CLK
clk_cpu => lineLoader_address[7].CLK
clk_cpu => lineLoader_address[8].CLK
clk_cpu => lineLoader_address[9].CLK
clk_cpu => lineLoader_address[10].CLK
clk_cpu => lineLoader_address[11].CLK
clk_cpu => lineLoader_address[12].CLK
clk_cpu => lineLoader_address[13].CLK
clk_cpu => lineLoader_address[14].CLK
clk_cpu => lineLoader_address[15].CLK
clk_cpu => lineLoader_address[16].CLK
clk_cpu => lineLoader_address[17].CLK
clk_cpu => lineLoader_address[18].CLK
clk_cpu => lineLoader_address[19].CLK
clk_cpu => lineLoader_address[20].CLK
clk_cpu => lineLoader_address[21].CLK
clk_cpu => lineLoader_address[22].CLK
clk_cpu => lineLoader_address[23].CLK
clk_cpu => lineLoader_address[24].CLK
clk_cpu => lineLoader_address[25].CLK
clk_cpu => lineLoader_address[26].CLK
clk_cpu => lineLoader_address[27].CLK
clk_cpu => lineLoader_address[28].CLK
clk_cpu => lineLoader_address[29].CLK
clk_cpu => lineLoader_address[30].CLK
clk_cpu => lineLoader_address[31].CLK
clk_cpu => lineLoader_wordIndex[0].CLK
clk_cpu => lineLoader_wordIndex[1].CLK
clk_cpu => lineLoader_wordIndex[2].CLK
clk_cpu => lineLoader_cmdSent.CLK
clk_cpu => lineLoader_flushPending.CLK
clk_cpu => lineLoader_hadError.CLK
clk_cpu => lineLoader_valid.CLK
clk_cpu => _zz_banks_0_port1[0].CLK
clk_cpu => _zz_banks_0_port1[1].CLK
clk_cpu => _zz_banks_0_port1[2].CLK
clk_cpu => _zz_banks_0_port1[3].CLK
clk_cpu => _zz_banks_0_port1[4].CLK
clk_cpu => _zz_banks_0_port1[5].CLK
clk_cpu => _zz_banks_0_port1[6].CLK
clk_cpu => _zz_banks_0_port1[7].CLK
clk_cpu => _zz_banks_0_port1[8].CLK
clk_cpu => _zz_banks_0_port1[9].CLK
clk_cpu => _zz_banks_0_port1[10].CLK
clk_cpu => _zz_banks_0_port1[11].CLK
clk_cpu => _zz_banks_0_port1[12].CLK
clk_cpu => _zz_banks_0_port1[13].CLK
clk_cpu => _zz_banks_0_port1[14].CLK
clk_cpu => _zz_banks_0_port1[15].CLK
clk_cpu => _zz_banks_0_port1[16].CLK
clk_cpu => _zz_banks_0_port1[17].CLK
clk_cpu => _zz_banks_0_port1[18].CLK
clk_cpu => _zz_banks_0_port1[19].CLK
clk_cpu => _zz_banks_0_port1[20].CLK
clk_cpu => _zz_banks_0_port1[21].CLK
clk_cpu => _zz_banks_0_port1[22].CLK
clk_cpu => _zz_banks_0_port1[23].CLK
clk_cpu => _zz_banks_0_port1[24].CLK
clk_cpu => _zz_banks_0_port1[25].CLK
clk_cpu => _zz_banks_0_port1[26].CLK
clk_cpu => _zz_banks_0_port1[27].CLK
clk_cpu => _zz_banks_0_port1[28].CLK
clk_cpu => _zz_banks_0_port1[29].CLK
clk_cpu => _zz_banks_0_port1[30].CLK
clk_cpu => _zz_banks_0_port1[31].CLK
clk_cpu => banks_0.CLK0
clk_cpu => ways_0_tags.CLK0
reset => lineLoader_wordIndex[0].ACLR
reset => lineLoader_wordIndex[1].ACLR
reset => lineLoader_wordIndex[2].ACLR
reset => lineLoader_cmdSent.ACLR
reset => lineLoader_flushPending.PRESET
reset => lineLoader_hadError.ACLR
reset => lineLoader_valid.ACLR


|EndeavourSoc|VexRiscv:vexRiscv_1|DataCache:dataCache_1
io_cpu_execute_isValid => when_DataCache_l633.IN0
io_cpu_execute_isValid => when_DataCache_l667.IN0
io_cpu_execute_isValid => stageB_flusher_start.IN1
io_cpu_execute_address[0] => ShiftLeft0.IN3
io_cpu_execute_address[1] => ShiftLeft0.IN2
io_cpu_execute_address[2] => Equal0.IN9
io_cpu_execute_address[2] => ways_0_data_symbol0.RADDR
io_cpu_execute_address[2] => ways_0_data_symbol1.RADDR
io_cpu_execute_address[2] => ways_0_data_symbol2.RADDR
io_cpu_execute_address[2] => ways_0_data_symbol3.RADDR
io_cpu_execute_address[3] => Equal0.IN8
io_cpu_execute_address[3] => ways_0_data_symbol0.RADDR1
io_cpu_execute_address[3] => ways_0_data_symbol1.RADDR1
io_cpu_execute_address[3] => ways_0_data_symbol2.RADDR1
io_cpu_execute_address[3] => ways_0_data_symbol3.RADDR1
io_cpu_execute_address[4] => Equal0.IN7
io_cpu_execute_address[4] => ways_0_data_symbol0.RADDR2
io_cpu_execute_address[4] => ways_0_data_symbol1.RADDR2
io_cpu_execute_address[4] => ways_0_data_symbol2.RADDR2
io_cpu_execute_address[4] => ways_0_data_symbol3.RADDR2
io_cpu_execute_address[5] => Equal0.IN6
io_cpu_execute_address[5] => tagsReadCmd_payload_regNextWhen[0].DATAIN
io_cpu_execute_address[5] => ways_0_data_symbol0.RADDR3
io_cpu_execute_address[5] => ways_0_data_symbol1.RADDR3
io_cpu_execute_address[5] => ways_0_data_symbol2.RADDR3
io_cpu_execute_address[5] => ways_0_data_symbol3.RADDR3
io_cpu_execute_address[6] => Equal0.IN5
io_cpu_execute_address[6] => tagsReadCmd_payload_regNextWhen[1].DATAIN
io_cpu_execute_address[6] => ways_0_data_symbol0.RADDR4
io_cpu_execute_address[6] => ways_0_data_symbol1.RADDR4
io_cpu_execute_address[6] => ways_0_data_symbol2.RADDR4
io_cpu_execute_address[6] => ways_0_data_symbol3.RADDR4
io_cpu_execute_address[7] => Equal0.IN4
io_cpu_execute_address[7] => tagsReadCmd_payload_regNextWhen[2].DATAIN
io_cpu_execute_address[7] => ways_0_data_symbol0.RADDR5
io_cpu_execute_address[7] => ways_0_data_symbol1.RADDR5
io_cpu_execute_address[7] => ways_0_data_symbol2.RADDR5
io_cpu_execute_address[7] => ways_0_data_symbol3.RADDR5
io_cpu_execute_address[8] => Equal0.IN3
io_cpu_execute_address[8] => tagsReadCmd_payload_regNextWhen[3].DATAIN
io_cpu_execute_address[8] => ways_0_data_symbol0.RADDR6
io_cpu_execute_address[8] => ways_0_data_symbol1.RADDR6
io_cpu_execute_address[8] => ways_0_data_symbol2.RADDR6
io_cpu_execute_address[8] => ways_0_data_symbol3.RADDR6
io_cpu_execute_address[9] => Equal0.IN2
io_cpu_execute_address[9] => tagsReadCmd_payload_regNextWhen[4].DATAIN
io_cpu_execute_address[9] => ways_0_data_symbol0.RADDR7
io_cpu_execute_address[9] => ways_0_data_symbol1.RADDR7
io_cpu_execute_address[9] => ways_0_data_symbol2.RADDR7
io_cpu_execute_address[9] => ways_0_data_symbol3.RADDR7
io_cpu_execute_address[10] => Equal0.IN1
io_cpu_execute_address[10] => tagsReadCmd_payload_regNextWhen[5].DATAIN
io_cpu_execute_address[10] => ways_0_data_symbol0.RADDR8
io_cpu_execute_address[10] => ways_0_data_symbol1.RADDR8
io_cpu_execute_address[10] => ways_0_data_symbol2.RADDR8
io_cpu_execute_address[10] => ways_0_data_symbol3.RADDR8
io_cpu_execute_address[11] => Equal0.IN0
io_cpu_execute_address[11] => tagsReadCmd_payload_regNextWhen[6].DATAIN
io_cpu_execute_address[11] => ways_0_data_symbol0.RADDR9
io_cpu_execute_address[11] => ways_0_data_symbol1.RADDR9
io_cpu_execute_address[11] => ways_0_data_symbol2.RADDR9
io_cpu_execute_address[11] => ways_0_data_symbol3.RADDR9
io_cpu_execute_address[12] => ~NO_FANOUT~
io_cpu_execute_address[13] => ~NO_FANOUT~
io_cpu_execute_address[14] => ~NO_FANOUT~
io_cpu_execute_address[15] => ~NO_FANOUT~
io_cpu_execute_address[16] => ~NO_FANOUT~
io_cpu_execute_address[17] => ~NO_FANOUT~
io_cpu_execute_address[18] => ~NO_FANOUT~
io_cpu_execute_address[19] => ~NO_FANOUT~
io_cpu_execute_address[20] => ~NO_FANOUT~
io_cpu_execute_address[21] => ~NO_FANOUT~
io_cpu_execute_address[22] => ~NO_FANOUT~
io_cpu_execute_address[23] => ~NO_FANOUT~
io_cpu_execute_address[24] => ~NO_FANOUT~
io_cpu_execute_address[25] => ~NO_FANOUT~
io_cpu_execute_address[26] => ~NO_FANOUT~
io_cpu_execute_address[27] => ~NO_FANOUT~
io_cpu_execute_address[28] => ~NO_FANOUT~
io_cpu_execute_address[29] => ~NO_FANOUT~
io_cpu_execute_address[30] => ~NO_FANOUT~
io_cpu_execute_address[31] => ~NO_FANOUT~
io_cpu_execute_haltIt <= stageB_flusher_counter[7].DB_MAX_OUTPUT_PORT_TYPE
io_cpu_execute_args_wr => stageA_request_wr.DATAIN
io_cpu_execute_args_size[0] => Mux0.IN5
io_cpu_execute_args_size[0] => stageA_request_size[0].DATAIN
io_cpu_execute_args_size[1] => Mux0.IN4
io_cpu_execute_args_size[1] => ShiftLeft0.IN4
io_cpu_execute_args_size[1] => ShiftLeft0.IN5
io_cpu_execute_args_size[1] => stageA_request_size[1].DATAIN
io_cpu_execute_args_isLrsc => stageA_request_isLrsc.DATAIN
io_cpu_execute_args_isAmo => stageA_request_isAmo.DATAIN
io_cpu_execute_args_amoCtrl_swap => stageA_request_amoCtrl_swap.DATAIN
io_cpu_execute_args_amoCtrl_alu[0] => stageA_request_amoCtrl_alu[0].DATAIN
io_cpu_execute_args_amoCtrl_alu[1] => stageA_request_amoCtrl_alu[1].DATAIN
io_cpu_execute_args_amoCtrl_alu[2] => stageA_request_amoCtrl_alu[2].DATAIN
io_cpu_execute_args_totalyConsistent => ~NO_FANOUT~
io_cpu_execute_refilling <= loader_valid.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_memory_isValid => stageB_flusher_start.IN1
io_cpu_memory_isStuck => when_DataCache_l633.IN1
io_cpu_memory_isStuck => _zz_ways_0_dataReadRspMem.IN1
io_cpu_memory_isStuck => when_DataCache_l667.IN1
io_cpu_memory_isStuck => stageA_request_wr.ENA
io_cpu_memory_isStuck => stageA_request_size[1].ENA
io_cpu_memory_isStuck => stageA_request_size[0].ENA
io_cpu_memory_isStuck => stageA_request_isLrsc.ENA
io_cpu_memory_isStuck => stageA_request_isAmo.ENA
io_cpu_memory_isStuck => stageA_request_amoCtrl_swap.ENA
io_cpu_memory_isStuck => stageA_request_amoCtrl_alu[2].ENA
io_cpu_memory_isStuck => stageA_request_amoCtrl_alu[1].ENA
io_cpu_memory_isStuck => stageA_request_amoCtrl_alu[0].ENA
io_cpu_memory_isStuck => stageA_mask[3].ENA
io_cpu_memory_isStuck => stageA_mask[2].ENA
io_cpu_memory_isStuck => stageA_mask[1].ENA
io_cpu_memory_isStuck => stageA_mask[0].ENA
io_cpu_memory_isStuck => stageA_wayInvalidate[0].ENA
io_cpu_memory_isStuck => stage0_dataColisions_regNextWhen[0].ENA
io_cpu_memory_isWrite <= stageA_request_wr.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_memory_address[0] => stageB_unaligned.IN1
io_cpu_memory_address[0] => Equal8.IN1
io_cpu_memory_address[1] => Equal8.IN0
io_cpu_memory_address[2] => Equal3.IN9
io_cpu_memory_address[3] => Equal3.IN8
io_cpu_memory_address[4] => Equal3.IN7
io_cpu_memory_address[5] => Equal3.IN6
io_cpu_memory_address[6] => Equal3.IN5
io_cpu_memory_address[7] => Equal3.IN4
io_cpu_memory_address[8] => Equal3.IN3
io_cpu_memory_address[9] => Equal3.IN2
io_cpu_memory_address[10] => Equal3.IN1
io_cpu_memory_address[11] => Equal3.IN0
io_cpu_memory_address[12] => ~NO_FANOUT~
io_cpu_memory_address[13] => ~NO_FANOUT~
io_cpu_memory_address[14] => ~NO_FANOUT~
io_cpu_memory_address[15] => ~NO_FANOUT~
io_cpu_memory_address[16] => ~NO_FANOUT~
io_cpu_memory_address[17] => ~NO_FANOUT~
io_cpu_memory_address[18] => ~NO_FANOUT~
io_cpu_memory_address[19] => ~NO_FANOUT~
io_cpu_memory_address[20] => ~NO_FANOUT~
io_cpu_memory_address[21] => ~NO_FANOUT~
io_cpu_memory_address[22] => ~NO_FANOUT~
io_cpu_memory_address[23] => ~NO_FANOUT~
io_cpu_memory_address[24] => ~NO_FANOUT~
io_cpu_memory_address[25] => ~NO_FANOUT~
io_cpu_memory_address[26] => ~NO_FANOUT~
io_cpu_memory_address[27] => ~NO_FANOUT~
io_cpu_memory_address[28] => ~NO_FANOUT~
io_cpu_memory_address[29] => ~NO_FANOUT~
io_cpu_memory_address[30] => ~NO_FANOUT~
io_cpu_memory_address[31] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_physicalAddress[0] => stageB_mmuRsp_physicalAddress[0].DATAIN
io_cpu_memory_mmuRsp_physicalAddress[1] => stageB_mmuRsp_physicalAddress[1].DATAIN
io_cpu_memory_mmuRsp_physicalAddress[2] => stageB_mmuRsp_physicalAddress[2].DATAIN
io_cpu_memory_mmuRsp_physicalAddress[3] => stageB_mmuRsp_physicalAddress[3].DATAIN
io_cpu_memory_mmuRsp_physicalAddress[4] => stageB_mmuRsp_physicalAddress[4].DATAIN
io_cpu_memory_mmuRsp_physicalAddress[5] => stageB_mmuRsp_physicalAddress[5].DATAIN
io_cpu_memory_mmuRsp_physicalAddress[6] => stageB_mmuRsp_physicalAddress[6].DATAIN
io_cpu_memory_mmuRsp_physicalAddress[7] => stageB_mmuRsp_physicalAddress[7].DATAIN
io_cpu_memory_mmuRsp_physicalAddress[8] => stageB_mmuRsp_physicalAddress[8].DATAIN
io_cpu_memory_mmuRsp_physicalAddress[9] => stageB_mmuRsp_physicalAddress[9].DATAIN
io_cpu_memory_mmuRsp_physicalAddress[10] => stageB_mmuRsp_physicalAddress[10].DATAIN
io_cpu_memory_mmuRsp_physicalAddress[11] => stageB_mmuRsp_physicalAddress[11].DATAIN
io_cpu_memory_mmuRsp_physicalAddress[12] => Equal2.IN19
io_cpu_memory_mmuRsp_physicalAddress[12] => stageB_mmuRsp_physicalAddress[12].DATAIN
io_cpu_memory_mmuRsp_physicalAddress[13] => Equal2.IN18
io_cpu_memory_mmuRsp_physicalAddress[13] => stageB_mmuRsp_physicalAddress[13].DATAIN
io_cpu_memory_mmuRsp_physicalAddress[14] => Equal2.IN17
io_cpu_memory_mmuRsp_physicalAddress[14] => stageB_mmuRsp_physicalAddress[14].DATAIN
io_cpu_memory_mmuRsp_physicalAddress[15] => Equal2.IN16
io_cpu_memory_mmuRsp_physicalAddress[15] => stageB_mmuRsp_physicalAddress[15].DATAIN
io_cpu_memory_mmuRsp_physicalAddress[16] => Equal2.IN15
io_cpu_memory_mmuRsp_physicalAddress[16] => stageB_mmuRsp_physicalAddress[16].DATAIN
io_cpu_memory_mmuRsp_physicalAddress[17] => Equal2.IN14
io_cpu_memory_mmuRsp_physicalAddress[17] => stageB_mmuRsp_physicalAddress[17].DATAIN
io_cpu_memory_mmuRsp_physicalAddress[18] => Equal2.IN13
io_cpu_memory_mmuRsp_physicalAddress[18] => stageB_mmuRsp_physicalAddress[18].DATAIN
io_cpu_memory_mmuRsp_physicalAddress[19] => Equal2.IN12
io_cpu_memory_mmuRsp_physicalAddress[19] => stageB_mmuRsp_physicalAddress[19].DATAIN
io_cpu_memory_mmuRsp_physicalAddress[20] => Equal2.IN11
io_cpu_memory_mmuRsp_physicalAddress[20] => stageB_mmuRsp_physicalAddress[20].DATAIN
io_cpu_memory_mmuRsp_physicalAddress[21] => Equal2.IN10
io_cpu_memory_mmuRsp_physicalAddress[21] => stageB_mmuRsp_physicalAddress[21].DATAIN
io_cpu_memory_mmuRsp_physicalAddress[22] => Equal2.IN9
io_cpu_memory_mmuRsp_physicalAddress[22] => stageB_mmuRsp_physicalAddress[22].DATAIN
io_cpu_memory_mmuRsp_physicalAddress[23] => Equal2.IN8
io_cpu_memory_mmuRsp_physicalAddress[23] => stageB_mmuRsp_physicalAddress[23].DATAIN
io_cpu_memory_mmuRsp_physicalAddress[24] => Equal2.IN7
io_cpu_memory_mmuRsp_physicalAddress[24] => stageB_mmuRsp_physicalAddress[24].DATAIN
io_cpu_memory_mmuRsp_physicalAddress[25] => Equal2.IN6
io_cpu_memory_mmuRsp_physicalAddress[25] => stageB_mmuRsp_physicalAddress[25].DATAIN
io_cpu_memory_mmuRsp_physicalAddress[26] => Equal2.IN5
io_cpu_memory_mmuRsp_physicalAddress[26] => stageB_mmuRsp_physicalAddress[26].DATAIN
io_cpu_memory_mmuRsp_physicalAddress[27] => Equal2.IN4
io_cpu_memory_mmuRsp_physicalAddress[27] => stageB_mmuRsp_physicalAddress[27].DATAIN
io_cpu_memory_mmuRsp_physicalAddress[28] => Equal2.IN3
io_cpu_memory_mmuRsp_physicalAddress[28] => stageB_mmuRsp_physicalAddress[28].DATAIN
io_cpu_memory_mmuRsp_physicalAddress[29] => Equal2.IN2
io_cpu_memory_mmuRsp_physicalAddress[29] => stageB_mmuRsp_physicalAddress[29].DATAIN
io_cpu_memory_mmuRsp_physicalAddress[30] => Equal2.IN1
io_cpu_memory_mmuRsp_physicalAddress[30] => stageB_mmuRsp_physicalAddress[30].DATAIN
io_cpu_memory_mmuRsp_physicalAddress[31] => Equal2.IN0
io_cpu_memory_mmuRsp_physicalAddress[31] => stageB_mmuRsp_physicalAddress[31].DATAIN
io_cpu_memory_mmuRsp_isIoAccess => stageB_mmuRsp_isIoAccess.DATAIN
io_cpu_memory_mmuRsp_isPaging => stageB_mmuRsp_isPaging.DATAIN
io_cpu_memory_mmuRsp_allowRead => stageB_mmuRsp_allowRead.DATAIN
io_cpu_memory_mmuRsp_allowWrite => stageB_mmuRsp_allowWrite.DATAIN
io_cpu_memory_mmuRsp_allowExecute => ~NO_FANOUT~
io_cpu_memory_mmuRsp_exception => stageB_mmuRsp_exception.DATAIN
io_cpu_memory_mmuRsp_refilling => stageB_mmuRsp_refilling.DATAIN
io_cpu_memory_mmuRsp_bypassTranslation => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_0_sel => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_0_physical[0] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_0_physical[1] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_0_physical[2] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_0_physical[3] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_0_physical[4] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_0_physical[5] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_0_physical[6] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_0_physical[7] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_0_physical[8] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_0_physical[9] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_0_physical[10] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_0_physical[11] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_0_physical[12] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_0_physical[13] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_0_physical[14] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_0_physical[15] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_0_physical[16] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_0_physical[17] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_0_physical[18] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_0_physical[19] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_0_physical[20] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_0_physical[21] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_0_physical[22] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_0_physical[23] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_0_physical[24] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_0_physical[25] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_0_physical[26] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_0_physical[27] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_0_physical[28] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_0_physical[29] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_0_physical[30] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_0_physical[31] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_1_sel => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_1_physical[0] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_1_physical[1] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_1_physical[2] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_1_physical[3] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_1_physical[4] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_1_physical[5] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_1_physical[6] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_1_physical[7] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_1_physical[8] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_1_physical[9] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_1_physical[10] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_1_physical[11] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_1_physical[12] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_1_physical[13] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_1_physical[14] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_1_physical[15] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_1_physical[16] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_1_physical[17] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_1_physical[18] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_1_physical[19] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_1_physical[20] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_1_physical[21] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_1_physical[22] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_1_physical[23] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_1_physical[24] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_1_physical[25] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_1_physical[26] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_1_physical[27] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_1_physical[28] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_1_physical[29] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_1_physical[30] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_1_physical[31] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_2_sel => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_2_physical[0] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_2_physical[1] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_2_physical[2] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_2_physical[3] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_2_physical[4] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_2_physical[5] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_2_physical[6] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_2_physical[7] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_2_physical[8] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_2_physical[9] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_2_physical[10] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_2_physical[11] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_2_physical[12] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_2_physical[13] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_2_physical[14] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_2_physical[15] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_2_physical[16] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_2_physical[17] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_2_physical[18] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_2_physical[19] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_2_physical[20] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_2_physical[21] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_2_physical[22] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_2_physical[23] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_2_physical[24] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_2_physical[25] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_2_physical[26] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_2_physical[27] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_2_physical[28] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_2_physical[29] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_2_physical[30] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_2_physical[31] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_3_sel => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_3_physical[0] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_3_physical[1] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_3_physical[2] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_3_physical[3] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_3_physical[4] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_3_physical[5] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_3_physical[6] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_3_physical[7] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_3_physical[8] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_3_physical[9] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_3_physical[10] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_3_physical[11] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_3_physical[12] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_3_physical[13] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_3_physical[14] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_3_physical[15] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_3_physical[16] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_3_physical[17] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_3_physical[18] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_3_physical[19] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_3_physical[20] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_3_physical[21] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_3_physical[22] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_3_physical[23] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_3_physical[24] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_3_physical[25] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_3_physical[26] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_3_physical[27] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_3_physical[28] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_3_physical[29] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_3_physical[30] => ~NO_FANOUT~
io_cpu_memory_mmuRsp_ways_3_physical[31] => ~NO_FANOUT~
io_cpu_writeBack_isValid => tagsWriteCmd_valid.OUTPUTSELECT
io_cpu_writeBack_isValid => dataWriteCmd_valid.OUTPUTSELECT
io_cpu_writeBack_isValid => dataWriteCmd_valid.OUTPUTSELECT
io_cpu_writeBack_isValid => stageB_loaderValid.OUTPUTSELECT
io_cpu_writeBack_isValid => stageB_loaderValid.OUTPUTSELECT
io_cpu_writeBack_isValid => io_cpu_writeBack_haltIt.OUTPUTSELECT
io_cpu_writeBack_isValid => io_cpu_writeBack_haltIt.OUTPUTSELECT
io_cpu_writeBack_isValid => when_DataCache_l885.IN0
io_cpu_writeBack_isValid => stageB_cpuWriteToCache.OUTPUTSELECT
io_cpu_writeBack_isValid => stageB_loadStoreFault.IN1
io_cpu_writeBack_isValid => io_cpu_redo.OUTPUTSELECT
io_cpu_writeBack_isValid => io_cpu_redo.OUTPUTSELECT
io_cpu_writeBack_isValid => io_cpu_writeBack_unalignedAccess.IN1
io_cpu_writeBack_isValid => io_mem_cmd_valid.OUTPUTSELECT
io_cpu_writeBack_isValid => io_mem_cmd_valid.OUTPUTSELECT
io_cpu_writeBack_isValid => io_mem_cmd_payload_address.OUTPUTSELECT
io_cpu_writeBack_isValid => io_mem_cmd_payload_address.OUTPUTSELECT
io_cpu_writeBack_isValid => io_mem_cmd_payload_address.OUTPUTSELECT
io_cpu_writeBack_isValid => io_mem_cmd_payload_address.OUTPUTSELECT
io_cpu_writeBack_isValid => io_mem_cmd_payload_address.OUTPUTSELECT
io_cpu_writeBack_isValid => io_mem_cmd_payload_wr.OUTPUTSELECT
io_cpu_writeBack_isValid => io_mem_cmd_payload_size.OUTPUTSELECT
io_cpu_writeBack_isValid => io_mem_cmd_payload_size.OUTPUTSELECT
io_cpu_writeBack_isValid => io_mem_cmd_payload_size.OUTPUTSELECT
io_cpu_writeBack_isValid => stageB_lrSc_reserved.OUTPUTSELECT
io_cpu_writeBack_isValid => stageB_flusher_start.IN1
io_cpu_writeBack_isStuck => stageB_amo_internal_resultRegValid.DATAIN
io_cpu_writeBack_isStuck => memCmdSent.OUTPUTSELECT
io_cpu_writeBack_isStuck => when_DataCache_l829.IN1
io_cpu_writeBack_isStuck => stageB_request_wr.ENA
io_cpu_writeBack_isStuck => stageB_request_size[1].ENA
io_cpu_writeBack_isStuck => stageB_request_size[0].ENA
io_cpu_writeBack_isStuck => stageB_request_isLrsc.ENA
io_cpu_writeBack_isStuck => stageB_request_isAmo.ENA
io_cpu_writeBack_isStuck => stageB_request_amoCtrl_swap.ENA
io_cpu_writeBack_isStuck => stageB_request_amoCtrl_alu[2].ENA
io_cpu_writeBack_isStuck => stageB_request_amoCtrl_alu[1].ENA
io_cpu_writeBack_isStuck => stageB_request_amoCtrl_alu[0].ENA
io_cpu_writeBack_isStuck => stageB_tagsReadRsp_0_error.ENA
io_cpu_writeBack_isStuck => stageB_dataReadRsp_0[31].ENA
io_cpu_writeBack_isStuck => stageB_dataReadRsp_0[30].ENA
io_cpu_writeBack_isStuck => stageB_dataReadRsp_0[29].ENA
io_cpu_writeBack_isStuck => stageB_dataReadRsp_0[28].ENA
io_cpu_writeBack_isStuck => stageB_dataReadRsp_0[27].ENA
io_cpu_writeBack_isStuck => stageB_dataReadRsp_0[26].ENA
io_cpu_writeBack_isStuck => stageB_dataReadRsp_0[25].ENA
io_cpu_writeBack_isStuck => stageB_dataReadRsp_0[24].ENA
io_cpu_writeBack_isStuck => stageB_dataReadRsp_0[23].ENA
io_cpu_writeBack_isStuck => stageB_dataReadRsp_0[22].ENA
io_cpu_writeBack_isStuck => stageB_dataReadRsp_0[21].ENA
io_cpu_writeBack_isStuck => stageB_dataReadRsp_0[20].ENA
io_cpu_writeBack_isStuck => stageB_dataReadRsp_0[19].ENA
io_cpu_writeBack_isStuck => stageB_dataReadRsp_0[18].ENA
io_cpu_writeBack_isStuck => stageB_dataReadRsp_0[17].ENA
io_cpu_writeBack_isStuck => stageB_dataReadRsp_0[16].ENA
io_cpu_writeBack_isStuck => stageB_dataReadRsp_0[15].ENA
io_cpu_writeBack_isStuck => stageB_dataReadRsp_0[14].ENA
io_cpu_writeBack_isStuck => stageB_dataReadRsp_0[13].ENA
io_cpu_writeBack_isStuck => stageB_dataReadRsp_0[12].ENA
io_cpu_writeBack_isStuck => stageB_dataReadRsp_0[11].ENA
io_cpu_writeBack_isStuck => stageB_dataReadRsp_0[10].ENA
io_cpu_writeBack_isStuck => stageB_dataReadRsp_0[9].ENA
io_cpu_writeBack_isStuck => stageB_dataReadRsp_0[8].ENA
io_cpu_writeBack_isStuck => stageB_dataReadRsp_0[7].ENA
io_cpu_writeBack_isStuck => stageB_dataReadRsp_0[6].ENA
io_cpu_writeBack_isStuck => stageB_dataReadRsp_0[5].ENA
io_cpu_writeBack_isStuck => stageB_dataReadRsp_0[4].ENA
io_cpu_writeBack_isStuck => stageB_dataReadRsp_0[3].ENA
io_cpu_writeBack_isStuck => stageB_dataReadRsp_0[2].ENA
io_cpu_writeBack_isStuck => stageB_dataReadRsp_0[1].ENA
io_cpu_writeBack_isStuck => stageB_dataReadRsp_0[0].ENA
io_cpu_writeBack_isStuck => stageB_wayInvalidate[0].ENA
io_cpu_writeBack_isStuck => stageB_dataColisions[0].ENA
io_cpu_writeBack_isStuck => stageB_unaligned.ENA
io_cpu_writeBack_isStuck => stageB_waysHitsBeforeInvalidate[0].ENA
io_cpu_writeBack_isStuck => stageB_mask[3].ENA
io_cpu_writeBack_isStuck => stageB_mask[2].ENA
io_cpu_writeBack_isStuck => stageB_mask[1].ENA
io_cpu_writeBack_isStuck => stageB_mask[0].ENA
io_cpu_writeBack_isFiring => when_DataCache_l885.IN1
io_cpu_writeBack_isUser => ~NO_FANOUT~
io_cpu_writeBack_haltIt <= io_cpu_writeBack_haltIt.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_isWrite <= stageB_request_wr.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_storeData[0] => stageB_requestDataBypass.DATAA
io_cpu_writeBack_storeData[0] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[0] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[0] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[0] => stageB_amo_result.DATAB
io_cpu_writeBack_storeData[0] => Add1.IN32
io_cpu_writeBack_storeData[1] => stageB_requestDataBypass.DATAA
io_cpu_writeBack_storeData[1] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[1] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[1] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[1] => stageB_amo_result.DATAB
io_cpu_writeBack_storeData[1] => Add1.IN31
io_cpu_writeBack_storeData[2] => stageB_requestDataBypass.DATAA
io_cpu_writeBack_storeData[2] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[2] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[2] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[2] => stageB_amo_result.DATAB
io_cpu_writeBack_storeData[2] => Add1.IN30
io_cpu_writeBack_storeData[3] => stageB_requestDataBypass.DATAA
io_cpu_writeBack_storeData[3] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[3] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[3] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[3] => stageB_amo_result.DATAB
io_cpu_writeBack_storeData[3] => Add1.IN29
io_cpu_writeBack_storeData[4] => stageB_requestDataBypass.DATAA
io_cpu_writeBack_storeData[4] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[4] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[4] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[4] => stageB_amo_result.DATAB
io_cpu_writeBack_storeData[4] => Add1.IN28
io_cpu_writeBack_storeData[5] => stageB_requestDataBypass.DATAA
io_cpu_writeBack_storeData[5] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[5] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[5] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[5] => stageB_amo_result.DATAB
io_cpu_writeBack_storeData[5] => Add1.IN27
io_cpu_writeBack_storeData[6] => stageB_requestDataBypass.DATAA
io_cpu_writeBack_storeData[6] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[6] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[6] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[6] => stageB_amo_result.DATAB
io_cpu_writeBack_storeData[6] => Add1.IN26
io_cpu_writeBack_storeData[7] => stageB_requestDataBypass.DATAA
io_cpu_writeBack_storeData[7] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[7] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[7] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[7] => stageB_amo_result.DATAB
io_cpu_writeBack_storeData[7] => Add1.IN25
io_cpu_writeBack_storeData[8] => stageB_requestDataBypass.DATAA
io_cpu_writeBack_storeData[8] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[8] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[8] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[8] => stageB_amo_result.DATAB
io_cpu_writeBack_storeData[8] => Add1.IN24
io_cpu_writeBack_storeData[9] => stageB_requestDataBypass.DATAA
io_cpu_writeBack_storeData[9] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[9] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[9] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[9] => stageB_amo_result.DATAB
io_cpu_writeBack_storeData[9] => Add1.IN23
io_cpu_writeBack_storeData[10] => stageB_requestDataBypass.DATAA
io_cpu_writeBack_storeData[10] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[10] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[10] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[10] => stageB_amo_result.DATAB
io_cpu_writeBack_storeData[10] => Add1.IN22
io_cpu_writeBack_storeData[11] => stageB_requestDataBypass.DATAA
io_cpu_writeBack_storeData[11] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[11] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[11] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[11] => stageB_amo_result.DATAB
io_cpu_writeBack_storeData[11] => Add1.IN21
io_cpu_writeBack_storeData[12] => stageB_requestDataBypass.DATAA
io_cpu_writeBack_storeData[12] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[12] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[12] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[12] => stageB_amo_result.DATAB
io_cpu_writeBack_storeData[12] => Add1.IN20
io_cpu_writeBack_storeData[13] => stageB_requestDataBypass.DATAA
io_cpu_writeBack_storeData[13] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[13] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[13] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[13] => stageB_amo_result.DATAB
io_cpu_writeBack_storeData[13] => Add1.IN19
io_cpu_writeBack_storeData[14] => stageB_requestDataBypass.DATAA
io_cpu_writeBack_storeData[14] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[14] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[14] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[14] => stageB_amo_result.DATAB
io_cpu_writeBack_storeData[14] => Add1.IN18
io_cpu_writeBack_storeData[15] => stageB_requestDataBypass.DATAA
io_cpu_writeBack_storeData[15] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[15] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[15] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[15] => stageB_amo_result.DATAB
io_cpu_writeBack_storeData[15] => Add1.IN17
io_cpu_writeBack_storeData[16] => stageB_requestDataBypass.DATAA
io_cpu_writeBack_storeData[16] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[16] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[16] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[16] => stageB_amo_result.DATAB
io_cpu_writeBack_storeData[16] => Add1.IN16
io_cpu_writeBack_storeData[17] => stageB_requestDataBypass.DATAA
io_cpu_writeBack_storeData[17] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[17] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[17] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[17] => stageB_amo_result.DATAB
io_cpu_writeBack_storeData[17] => Add1.IN15
io_cpu_writeBack_storeData[18] => stageB_requestDataBypass.DATAA
io_cpu_writeBack_storeData[18] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[18] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[18] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[18] => stageB_amo_result.DATAB
io_cpu_writeBack_storeData[18] => Add1.IN14
io_cpu_writeBack_storeData[19] => stageB_requestDataBypass.DATAA
io_cpu_writeBack_storeData[19] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[19] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[19] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[19] => stageB_amo_result.DATAB
io_cpu_writeBack_storeData[19] => Add1.IN13
io_cpu_writeBack_storeData[20] => stageB_requestDataBypass.DATAA
io_cpu_writeBack_storeData[20] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[20] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[20] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[20] => stageB_amo_result.DATAB
io_cpu_writeBack_storeData[20] => Add1.IN12
io_cpu_writeBack_storeData[21] => stageB_requestDataBypass.DATAA
io_cpu_writeBack_storeData[21] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[21] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[21] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[21] => stageB_amo_result.DATAB
io_cpu_writeBack_storeData[21] => Add1.IN11
io_cpu_writeBack_storeData[22] => stageB_requestDataBypass.DATAA
io_cpu_writeBack_storeData[22] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[22] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[22] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[22] => stageB_amo_result.DATAB
io_cpu_writeBack_storeData[22] => Add1.IN10
io_cpu_writeBack_storeData[23] => stageB_requestDataBypass.DATAA
io_cpu_writeBack_storeData[23] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[23] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[23] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[23] => stageB_amo_result.DATAB
io_cpu_writeBack_storeData[23] => Add1.IN9
io_cpu_writeBack_storeData[24] => stageB_requestDataBypass.DATAA
io_cpu_writeBack_storeData[24] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[24] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[24] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[24] => stageB_amo_result.DATAB
io_cpu_writeBack_storeData[24] => Add1.IN8
io_cpu_writeBack_storeData[25] => stageB_requestDataBypass.DATAA
io_cpu_writeBack_storeData[25] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[25] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[25] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[25] => stageB_amo_result.DATAB
io_cpu_writeBack_storeData[25] => Add1.IN7
io_cpu_writeBack_storeData[26] => stageB_requestDataBypass.DATAA
io_cpu_writeBack_storeData[26] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[26] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[26] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[26] => stageB_amo_result.DATAB
io_cpu_writeBack_storeData[26] => Add1.IN6
io_cpu_writeBack_storeData[27] => stageB_requestDataBypass.DATAA
io_cpu_writeBack_storeData[27] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[27] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[27] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[27] => stageB_amo_result.DATAB
io_cpu_writeBack_storeData[27] => Add1.IN5
io_cpu_writeBack_storeData[28] => stageB_requestDataBypass.DATAA
io_cpu_writeBack_storeData[28] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[28] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[28] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[28] => stageB_amo_result.DATAB
io_cpu_writeBack_storeData[28] => Add1.IN4
io_cpu_writeBack_storeData[29] => stageB_requestDataBypass.DATAA
io_cpu_writeBack_storeData[29] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[29] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[29] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[29] => stageB_amo_result.DATAB
io_cpu_writeBack_storeData[29] => Add1.IN3
io_cpu_writeBack_storeData[30] => stageB_requestDataBypass.DATAA
io_cpu_writeBack_storeData[30] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[30] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[30] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[30] => stageB_amo_result.DATAB
io_cpu_writeBack_storeData[30] => Add1.IN2
io_cpu_writeBack_storeData[31] => stageB_requestDataBypass.DATAA
io_cpu_writeBack_storeData[31] => stageB_amo_less.IN1
io_cpu_writeBack_storeData[31] => stageB_amo_less.DATAA
io_cpu_writeBack_storeData[31] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[31] => stageB_amo_result.IN1
io_cpu_writeBack_storeData[31] => stageB_amo_result.DATAB
io_cpu_writeBack_storeData[31] => Add1.IN1
io_cpu_writeBack_data[0] <= io_cpu_writeBack_data.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_data[1] <= io_cpu_writeBack_data.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_data[2] <= io_cpu_writeBack_data.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_data[3] <= io_cpu_writeBack_data.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_data[4] <= io_cpu_writeBack_data.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_data[5] <= io_cpu_writeBack_data.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_data[6] <= io_cpu_writeBack_data.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_data[7] <= io_cpu_writeBack_data.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_data[8] <= io_cpu_writeBack_data.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_data[9] <= io_cpu_writeBack_data.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_data[10] <= io_cpu_writeBack_data.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_data[11] <= io_cpu_writeBack_data.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_data[12] <= io_cpu_writeBack_data.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_data[13] <= io_cpu_writeBack_data.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_data[14] <= io_cpu_writeBack_data.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_data[15] <= io_cpu_writeBack_data.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_data[16] <= io_cpu_writeBack_data.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_data[17] <= io_cpu_writeBack_data.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_data[18] <= io_cpu_writeBack_data.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_data[19] <= io_cpu_writeBack_data.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_data[20] <= io_cpu_writeBack_data.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_data[21] <= io_cpu_writeBack_data.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_data[22] <= io_cpu_writeBack_data.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_data[23] <= io_cpu_writeBack_data.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_data[24] <= io_cpu_writeBack_data.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_data[25] <= io_cpu_writeBack_data.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_data[26] <= io_cpu_writeBack_data.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_data[27] <= io_cpu_writeBack_data.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_data[28] <= io_cpu_writeBack_data.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_data[29] <= io_cpu_writeBack_data.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_data[30] <= io_cpu_writeBack_data.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_data[31] <= io_cpu_writeBack_data.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_address[0] => ~NO_FANOUT~
io_cpu_writeBack_address[1] => ~NO_FANOUT~
io_cpu_writeBack_address[2] => ~NO_FANOUT~
io_cpu_writeBack_address[3] => ~NO_FANOUT~
io_cpu_writeBack_address[4] => ~NO_FANOUT~
io_cpu_writeBack_address[5] => ~NO_FANOUT~
io_cpu_writeBack_address[6] => ~NO_FANOUT~
io_cpu_writeBack_address[7] => ~NO_FANOUT~
io_cpu_writeBack_address[8] => ~NO_FANOUT~
io_cpu_writeBack_address[9] => ~NO_FANOUT~
io_cpu_writeBack_address[10] => ~NO_FANOUT~
io_cpu_writeBack_address[11] => ~NO_FANOUT~
io_cpu_writeBack_address[12] => ~NO_FANOUT~
io_cpu_writeBack_address[13] => ~NO_FANOUT~
io_cpu_writeBack_address[14] => ~NO_FANOUT~
io_cpu_writeBack_address[15] => ~NO_FANOUT~
io_cpu_writeBack_address[16] => ~NO_FANOUT~
io_cpu_writeBack_address[17] => ~NO_FANOUT~
io_cpu_writeBack_address[18] => ~NO_FANOUT~
io_cpu_writeBack_address[19] => ~NO_FANOUT~
io_cpu_writeBack_address[20] => ~NO_FANOUT~
io_cpu_writeBack_address[21] => ~NO_FANOUT~
io_cpu_writeBack_address[22] => ~NO_FANOUT~
io_cpu_writeBack_address[23] => ~NO_FANOUT~
io_cpu_writeBack_address[24] => ~NO_FANOUT~
io_cpu_writeBack_address[25] => ~NO_FANOUT~
io_cpu_writeBack_address[26] => ~NO_FANOUT~
io_cpu_writeBack_address[27] => ~NO_FANOUT~
io_cpu_writeBack_address[28] => ~NO_FANOUT~
io_cpu_writeBack_address[29] => ~NO_FANOUT~
io_cpu_writeBack_address[30] => ~NO_FANOUT~
io_cpu_writeBack_address[31] => ~NO_FANOUT~
io_cpu_writeBack_mmuException <= io_cpu_writeBack_mmuException.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_unalignedAccess <= io_cpu_writeBack_unalignedAccess.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_accessError <= io_cpu_writeBack_accessError.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_writeBack_keepMemRspData <= <GND>
io_cpu_writeBack_fence_SW => ~NO_FANOUT~
io_cpu_writeBack_fence_SR => ~NO_FANOUT~
io_cpu_writeBack_fence_SO => ~NO_FANOUT~
io_cpu_writeBack_fence_SI => ~NO_FANOUT~
io_cpu_writeBack_fence_PW => ~NO_FANOUT~
io_cpu_writeBack_fence_PR => ~NO_FANOUT~
io_cpu_writeBack_fence_PO => ~NO_FANOUT~
io_cpu_writeBack_fence_PI => ~NO_FANOUT~
io_cpu_writeBack_fence_FM[0] => ~NO_FANOUT~
io_cpu_writeBack_fence_FM[1] => ~NO_FANOUT~
io_cpu_writeBack_fence_FM[2] => ~NO_FANOUT~
io_cpu_writeBack_fence_FM[3] => ~NO_FANOUT~
io_cpu_writeBack_exclusiveOk <= stageB_lrSc_reserved.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_redo <= io_cpu_redo.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_flush_valid => when_DataCache_l863.IN0
io_cpu_flush_valid => when_DataCache_l877.IN0
io_cpu_flush_valid => stageB_flusher_start.IN1
io_cpu_flush_ready <= io_cpu_flush_ready.DB_MAX_OUTPUT_PORT_TYPE
io_cpu_flush_payload_singleLine => when_DataCache_l863.IN1
io_cpu_flush_payload_singleLine => when_DataCache_l877.IN1
io_cpu_flush_payload_lineId[0] => stageB_flusher_counter.DATAB
io_cpu_flush_payload_lineId[1] => stageB_flusher_counter.DATAB
io_cpu_flush_payload_lineId[2] => stageB_flusher_counter.DATAB
io_cpu_flush_payload_lineId[3] => stageB_flusher_counter.DATAB
io_cpu_flush_payload_lineId[4] => stageB_flusher_counter.DATAB
io_cpu_flush_payload_lineId[5] => stageB_flusher_counter.DATAB
io_cpu_flush_payload_lineId[6] => stageB_flusher_counter.DATAB
io_cpu_writesPending <= <GND>
io_mem_cmd_valid <= io_mem_cmd_valid.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_ready => io_mem_cmd_fire.IN1
io_mem_cmd_ready => when_DataCache_l1000.DATAA
io_mem_cmd_ready => when_DataCache_l1014.IN1
io_mem_cmd_ready => stageB_loaderValid.DATAA
io_mem_cmd_payload_wr <= io_mem_cmd_payload_wr.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_uncached <= stageB_mmuRsp_isIoAccess.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[0] <= io_mem_cmd_payload_address.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[1] <= io_mem_cmd_payload_address.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[2] <= io_mem_cmd_payload_address.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[3] <= io_mem_cmd_payload_address.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[4] <= io_mem_cmd_payload_address.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[5] <= stageB_mmuRsp_physicalAddress[5].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[6] <= stageB_mmuRsp_physicalAddress[6].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[7] <= stageB_mmuRsp_physicalAddress[7].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[8] <= stageB_mmuRsp_physicalAddress[8].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[9] <= stageB_mmuRsp_physicalAddress[9].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[10] <= stageB_mmuRsp_physicalAddress[10].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[11] <= stageB_mmuRsp_physicalAddress[11].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[12] <= stageB_mmuRsp_physicalAddress[12].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[13] <= stageB_mmuRsp_physicalAddress[13].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[14] <= stageB_mmuRsp_physicalAddress[14].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[15] <= stageB_mmuRsp_physicalAddress[15].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[16] <= stageB_mmuRsp_physicalAddress[16].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[17] <= stageB_mmuRsp_physicalAddress[17].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[18] <= stageB_mmuRsp_physicalAddress[18].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[19] <= stageB_mmuRsp_physicalAddress[19].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[20] <= stageB_mmuRsp_physicalAddress[20].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[21] <= stageB_mmuRsp_physicalAddress[21].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[22] <= stageB_mmuRsp_physicalAddress[22].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[23] <= stageB_mmuRsp_physicalAddress[23].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[24] <= stageB_mmuRsp_physicalAddress[24].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[25] <= stageB_mmuRsp_physicalAddress[25].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[26] <= stageB_mmuRsp_physicalAddress[26].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[27] <= stageB_mmuRsp_physicalAddress[27].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[28] <= stageB_mmuRsp_physicalAddress[28].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[29] <= stageB_mmuRsp_physicalAddress[29].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[30] <= stageB_mmuRsp_physicalAddress[30].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_address[31] <= stageB_mmuRsp_physicalAddress[31].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_data[0] <= stageB_requestDataBypass.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_data[1] <= stageB_requestDataBypass.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_data[2] <= stageB_requestDataBypass.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_data[3] <= stageB_requestDataBypass.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_data[4] <= stageB_requestDataBypass.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_data[5] <= stageB_requestDataBypass.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_data[6] <= stageB_requestDataBypass.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_data[7] <= stageB_requestDataBypass.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_data[8] <= stageB_requestDataBypass.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_data[9] <= stageB_requestDataBypass.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_data[10] <= stageB_requestDataBypass.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_data[11] <= stageB_requestDataBypass.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_data[12] <= stageB_requestDataBypass.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_data[13] <= stageB_requestDataBypass.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_data[14] <= stageB_requestDataBypass.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_data[15] <= stageB_requestDataBypass.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_data[16] <= stageB_requestDataBypass.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_data[17] <= stageB_requestDataBypass.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_data[18] <= stageB_requestDataBypass.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_data[19] <= stageB_requestDataBypass.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_data[20] <= stageB_requestDataBypass.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_data[21] <= stageB_requestDataBypass.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_data[22] <= stageB_requestDataBypass.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_data[23] <= stageB_requestDataBypass.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_data[24] <= stageB_requestDataBypass.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_data[25] <= stageB_requestDataBypass.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_data[26] <= stageB_requestDataBypass.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_data[27] <= stageB_requestDataBypass.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_data[28] <= stageB_requestDataBypass.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_data[29] <= stageB_requestDataBypass.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_data[30] <= stageB_requestDataBypass.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_data[31] <= stageB_requestDataBypass.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_mask[0] <= stageB_mask[0].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_mask[1] <= stageB_mask[1].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_mask[2] <= stageB_mask[2].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_mask[3] <= stageB_mask[3].DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_size[0] <= io_mem_cmd_payload_size.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_size[1] <= io_mem_cmd_payload_size.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_size[2] <= io_mem_cmd_payload_size.DB_MAX_OUTPUT_PORT_TYPE
io_mem_cmd_payload_last <= <VCC>
io_mem_rsp_valid => tagsWriteCmd_payload_data_error.IN0
io_mem_rsp_valid => io_cpu_writeBack_accessError.IN1
io_mem_rsp_valid => when_DataCache_l1097.IN1
io_mem_rsp_valid => when_DataCache_l1000.DATAB
io_mem_rsp_payload_last => ~NO_FANOUT~
io_mem_rsp_payload_data[0] => io_cpu_writeBack_data.DATAB
io_mem_rsp_payload_data[0] => dataWriteCmd_payload_data[0].DATAB
io_mem_rsp_payload_data[1] => io_cpu_writeBack_data.DATAB
io_mem_rsp_payload_data[1] => dataWriteCmd_payload_data[1].DATAB
io_mem_rsp_payload_data[2] => io_cpu_writeBack_data.DATAB
io_mem_rsp_payload_data[2] => dataWriteCmd_payload_data[2].DATAB
io_mem_rsp_payload_data[3] => io_cpu_writeBack_data.DATAB
io_mem_rsp_payload_data[3] => dataWriteCmd_payload_data[3].DATAB
io_mem_rsp_payload_data[4] => io_cpu_writeBack_data.DATAB
io_mem_rsp_payload_data[4] => dataWriteCmd_payload_data[4].DATAB
io_mem_rsp_payload_data[5] => io_cpu_writeBack_data.DATAB
io_mem_rsp_payload_data[5] => dataWriteCmd_payload_data[5].DATAB
io_mem_rsp_payload_data[6] => io_cpu_writeBack_data.DATAB
io_mem_rsp_payload_data[6] => dataWriteCmd_payload_data[6].DATAB
io_mem_rsp_payload_data[7] => io_cpu_writeBack_data.DATAB
io_mem_rsp_payload_data[7] => dataWriteCmd_payload_data[7].DATAB
io_mem_rsp_payload_data[8] => io_cpu_writeBack_data.DATAB
io_mem_rsp_payload_data[8] => dataWriteCmd_payload_data[8].DATAB
io_mem_rsp_payload_data[9] => io_cpu_writeBack_data.DATAB
io_mem_rsp_payload_data[9] => dataWriteCmd_payload_data[9].DATAB
io_mem_rsp_payload_data[10] => io_cpu_writeBack_data.DATAB
io_mem_rsp_payload_data[10] => dataWriteCmd_payload_data[10].DATAB
io_mem_rsp_payload_data[11] => io_cpu_writeBack_data.DATAB
io_mem_rsp_payload_data[11] => dataWriteCmd_payload_data[11].DATAB
io_mem_rsp_payload_data[12] => io_cpu_writeBack_data.DATAB
io_mem_rsp_payload_data[12] => dataWriteCmd_payload_data[12].DATAB
io_mem_rsp_payload_data[13] => io_cpu_writeBack_data.DATAB
io_mem_rsp_payload_data[13] => dataWriteCmd_payload_data[13].DATAB
io_mem_rsp_payload_data[14] => io_cpu_writeBack_data.DATAB
io_mem_rsp_payload_data[14] => dataWriteCmd_payload_data[14].DATAB
io_mem_rsp_payload_data[15] => io_cpu_writeBack_data.DATAB
io_mem_rsp_payload_data[15] => dataWriteCmd_payload_data[15].DATAB
io_mem_rsp_payload_data[16] => io_cpu_writeBack_data.DATAB
io_mem_rsp_payload_data[16] => dataWriteCmd_payload_data[16].DATAB
io_mem_rsp_payload_data[17] => io_cpu_writeBack_data.DATAB
io_mem_rsp_payload_data[17] => dataWriteCmd_payload_data[17].DATAB
io_mem_rsp_payload_data[18] => io_cpu_writeBack_data.DATAB
io_mem_rsp_payload_data[18] => dataWriteCmd_payload_data[18].DATAB
io_mem_rsp_payload_data[19] => io_cpu_writeBack_data.DATAB
io_mem_rsp_payload_data[19] => dataWriteCmd_payload_data[19].DATAB
io_mem_rsp_payload_data[20] => io_cpu_writeBack_data.DATAB
io_mem_rsp_payload_data[20] => dataWriteCmd_payload_data[20].DATAB
io_mem_rsp_payload_data[21] => io_cpu_writeBack_data.DATAB
io_mem_rsp_payload_data[21] => dataWriteCmd_payload_data[21].DATAB
io_mem_rsp_payload_data[22] => io_cpu_writeBack_data.DATAB
io_mem_rsp_payload_data[22] => dataWriteCmd_payload_data[22].DATAB
io_mem_rsp_payload_data[23] => io_cpu_writeBack_data.DATAB
io_mem_rsp_payload_data[23] => dataWriteCmd_payload_data[23].DATAB
io_mem_rsp_payload_data[24] => io_cpu_writeBack_data.DATAB
io_mem_rsp_payload_data[24] => dataWriteCmd_payload_data[24].DATAB
io_mem_rsp_payload_data[25] => io_cpu_writeBack_data.DATAB
io_mem_rsp_payload_data[25] => dataWriteCmd_payload_data[25].DATAB
io_mem_rsp_payload_data[26] => io_cpu_writeBack_data.DATAB
io_mem_rsp_payload_data[26] => dataWriteCmd_payload_data[26].DATAB
io_mem_rsp_payload_data[27] => io_cpu_writeBack_data.DATAB
io_mem_rsp_payload_data[27] => dataWriteCmd_payload_data[27].DATAB
io_mem_rsp_payload_data[28] => io_cpu_writeBack_data.DATAB
io_mem_rsp_payload_data[28] => dataWriteCmd_payload_data[28].DATAB
io_mem_rsp_payload_data[29] => io_cpu_writeBack_data.DATAB
io_mem_rsp_payload_data[29] => dataWriteCmd_payload_data[29].DATAB
io_mem_rsp_payload_data[30] => io_cpu_writeBack_data.DATAB
io_mem_rsp_payload_data[30] => dataWriteCmd_payload_data[30].DATAB
io_mem_rsp_payload_data[31] => io_cpu_writeBack_data.DATAB
io_mem_rsp_payload_data[31] => dataWriteCmd_payload_data[31].DATAB
io_mem_rsp_payload_error => tagsWriteCmd_payload_data_error.IN1
io_mem_rsp_payload_error => io_cpu_writeBack_accessError.IN1
io_mem_rsp_payload_error => loader_error.IN1
clk_cpu => ways_0_tags.we_a.CLK
clk_cpu => ways_0_tags.waddr_a[6].CLK
clk_cpu => ways_0_tags.waddr_a[5].CLK
clk_cpu => ways_0_tags.waddr_a[4].CLK
clk_cpu => ways_0_tags.waddr_a[3].CLK
clk_cpu => ways_0_tags.waddr_a[2].CLK
clk_cpu => ways_0_tags.waddr_a[1].CLK
clk_cpu => ways_0_tags.waddr_a[0].CLK
clk_cpu => ways_0_tags.data_a[21].CLK
clk_cpu => ways_0_tags.data_a[20].CLK
clk_cpu => ways_0_tags.data_a[19].CLK
clk_cpu => ways_0_tags.data_a[18].CLK
clk_cpu => ways_0_tags.data_a[17].CLK
clk_cpu => ways_0_tags.data_a[16].CLK
clk_cpu => ways_0_tags.data_a[15].CLK
clk_cpu => ways_0_tags.data_a[14].CLK
clk_cpu => ways_0_tags.data_a[13].CLK
clk_cpu => ways_0_tags.data_a[12].CLK
clk_cpu => ways_0_tags.data_a[11].CLK
clk_cpu => ways_0_tags.data_a[10].CLK
clk_cpu => ways_0_tags.data_a[9].CLK
clk_cpu => ways_0_tags.data_a[8].CLK
clk_cpu => ways_0_tags.data_a[7].CLK
clk_cpu => ways_0_tags.data_a[6].CLK
clk_cpu => ways_0_tags.data_a[5].CLK
clk_cpu => ways_0_tags.data_a[4].CLK
clk_cpu => ways_0_tags.data_a[3].CLK
clk_cpu => ways_0_tags.data_a[2].CLK
clk_cpu => ways_0_tags.data_a[1].CLK
clk_cpu => ways_0_tags.data_a[0].CLK
clk_cpu => ways_0_data_symbol0.we_a.CLK
clk_cpu => ways_0_data_symbol0.waddr_a[9].CLK
clk_cpu => ways_0_data_symbol0.waddr_a[8].CLK
clk_cpu => ways_0_data_symbol0.waddr_a[7].CLK
clk_cpu => ways_0_data_symbol0.waddr_a[6].CLK
clk_cpu => ways_0_data_symbol0.waddr_a[5].CLK
clk_cpu => ways_0_data_symbol0.waddr_a[4].CLK
clk_cpu => ways_0_data_symbol0.waddr_a[3].CLK
clk_cpu => ways_0_data_symbol0.waddr_a[2].CLK
clk_cpu => ways_0_data_symbol0.waddr_a[1].CLK
clk_cpu => ways_0_data_symbol0.waddr_a[0].CLK
clk_cpu => ways_0_data_symbol0.data_a[7].CLK
clk_cpu => ways_0_data_symbol0.data_a[6].CLK
clk_cpu => ways_0_data_symbol0.data_a[5].CLK
clk_cpu => ways_0_data_symbol0.data_a[4].CLK
clk_cpu => ways_0_data_symbol0.data_a[3].CLK
clk_cpu => ways_0_data_symbol0.data_a[2].CLK
clk_cpu => ways_0_data_symbol0.data_a[1].CLK
clk_cpu => ways_0_data_symbol0.data_a[0].CLK
clk_cpu => ways_0_data_symbol1.we_a.CLK
clk_cpu => ways_0_data_symbol1.waddr_a[9].CLK
clk_cpu => ways_0_data_symbol1.waddr_a[8].CLK
clk_cpu => ways_0_data_symbol1.waddr_a[7].CLK
clk_cpu => ways_0_data_symbol1.waddr_a[6].CLK
clk_cpu => ways_0_data_symbol1.waddr_a[5].CLK
clk_cpu => ways_0_data_symbol1.waddr_a[4].CLK
clk_cpu => ways_0_data_symbol1.waddr_a[3].CLK
clk_cpu => ways_0_data_symbol1.waddr_a[2].CLK
clk_cpu => ways_0_data_symbol1.waddr_a[1].CLK
clk_cpu => ways_0_data_symbol1.waddr_a[0].CLK
clk_cpu => ways_0_data_symbol1.data_a[7].CLK
clk_cpu => ways_0_data_symbol1.data_a[6].CLK
clk_cpu => ways_0_data_symbol1.data_a[5].CLK
clk_cpu => ways_0_data_symbol1.data_a[4].CLK
clk_cpu => ways_0_data_symbol1.data_a[3].CLK
clk_cpu => ways_0_data_symbol1.data_a[2].CLK
clk_cpu => ways_0_data_symbol1.data_a[1].CLK
clk_cpu => ways_0_data_symbol1.data_a[0].CLK
clk_cpu => ways_0_data_symbol2.we_a.CLK
clk_cpu => ways_0_data_symbol2.waddr_a[9].CLK
clk_cpu => ways_0_data_symbol2.waddr_a[8].CLK
clk_cpu => ways_0_data_symbol2.waddr_a[7].CLK
clk_cpu => ways_0_data_symbol2.waddr_a[6].CLK
clk_cpu => ways_0_data_symbol2.waddr_a[5].CLK
clk_cpu => ways_0_data_symbol2.waddr_a[4].CLK
clk_cpu => ways_0_data_symbol2.waddr_a[3].CLK
clk_cpu => ways_0_data_symbol2.waddr_a[2].CLK
clk_cpu => ways_0_data_symbol2.waddr_a[1].CLK
clk_cpu => ways_0_data_symbol2.waddr_a[0].CLK
clk_cpu => ways_0_data_symbol2.data_a[7].CLK
clk_cpu => ways_0_data_symbol2.data_a[6].CLK
clk_cpu => ways_0_data_symbol2.data_a[5].CLK
clk_cpu => ways_0_data_symbol2.data_a[4].CLK
clk_cpu => ways_0_data_symbol2.data_a[3].CLK
clk_cpu => ways_0_data_symbol2.data_a[2].CLK
clk_cpu => ways_0_data_symbol2.data_a[1].CLK
clk_cpu => ways_0_data_symbol2.data_a[0].CLK
clk_cpu => ways_0_data_symbol3.we_a.CLK
clk_cpu => ways_0_data_symbol3.waddr_a[9].CLK
clk_cpu => ways_0_data_symbol3.waddr_a[8].CLK
clk_cpu => ways_0_data_symbol3.waddr_a[7].CLK
clk_cpu => ways_0_data_symbol3.waddr_a[6].CLK
clk_cpu => ways_0_data_symbol3.waddr_a[5].CLK
clk_cpu => ways_0_data_symbol3.waddr_a[4].CLK
clk_cpu => ways_0_data_symbol3.waddr_a[3].CLK
clk_cpu => ways_0_data_symbol3.waddr_a[2].CLK
clk_cpu => ways_0_data_symbol3.waddr_a[1].CLK
clk_cpu => ways_0_data_symbol3.waddr_a[0].CLK
clk_cpu => ways_0_data_symbol3.data_a[7].CLK
clk_cpu => ways_0_data_symbol3.data_a[6].CLK
clk_cpu => ways_0_data_symbol3.data_a[5].CLK
clk_cpu => ways_0_data_symbol3.data_a[4].CLK
clk_cpu => ways_0_data_symbol3.data_a[3].CLK
clk_cpu => ways_0_data_symbol3.data_a[2].CLK
clk_cpu => ways_0_data_symbol3.data_a[1].CLK
clk_cpu => ways_0_data_symbol3.data_a[0].CLK
clk_cpu => loader_killReg.CLK
clk_cpu => loader_error.CLK
clk_cpu => loader_waysAllocator[0].CLK
clk_cpu => loader_counter_value[0].CLK
clk_cpu => loader_counter_value[1].CLK
clk_cpu => loader_counter_value[2].CLK
clk_cpu => loader_valid.CLK
clk_cpu => stageB_lrSc_reserved.CLK
clk_cpu => stageB_flusher_start.CLK
clk_cpu => stageB_flusher_counter[0].CLK
clk_cpu => stageB_flusher_counter[1].CLK
clk_cpu => stageB_flusher_counter[2].CLK
clk_cpu => stageB_flusher_counter[3].CLK
clk_cpu => stageB_flusher_counter[4].CLK
clk_cpu => stageB_flusher_counter[5].CLK
clk_cpu => stageB_flusher_counter[6].CLK
clk_cpu => stageB_flusher_counter[7].CLK
clk_cpu => stageB_flusher_waitDone.CLK
clk_cpu => memCmdSent.CLK
clk_cpu => loader_valid_regNext.CLK
clk_cpu => stageB_amo_resultReg[0].CLK
clk_cpu => stageB_amo_resultReg[1].CLK
clk_cpu => stageB_amo_resultReg[2].CLK
clk_cpu => stageB_amo_resultReg[3].CLK
clk_cpu => stageB_amo_resultReg[4].CLK
clk_cpu => stageB_amo_resultReg[5].CLK
clk_cpu => stageB_amo_resultReg[6].CLK
clk_cpu => stageB_amo_resultReg[7].CLK
clk_cpu => stageB_amo_resultReg[8].CLK
clk_cpu => stageB_amo_resultReg[9].CLK
clk_cpu => stageB_amo_resultReg[10].CLK
clk_cpu => stageB_amo_resultReg[11].CLK
clk_cpu => stageB_amo_resultReg[12].CLK
clk_cpu => stageB_amo_resultReg[13].CLK
clk_cpu => stageB_amo_resultReg[14].CLK
clk_cpu => stageB_amo_resultReg[15].CLK
clk_cpu => stageB_amo_resultReg[16].CLK
clk_cpu => stageB_amo_resultReg[17].CLK
clk_cpu => stageB_amo_resultReg[18].CLK
clk_cpu => stageB_amo_resultReg[19].CLK
clk_cpu => stageB_amo_resultReg[20].CLK
clk_cpu => stageB_amo_resultReg[21].CLK
clk_cpu => stageB_amo_resultReg[22].CLK
clk_cpu => stageB_amo_resultReg[23].CLK
clk_cpu => stageB_amo_resultReg[24].CLK
clk_cpu => stageB_amo_resultReg[25].CLK
clk_cpu => stageB_amo_resultReg[26].CLK
clk_cpu => stageB_amo_resultReg[27].CLK
clk_cpu => stageB_amo_resultReg[28].CLK
clk_cpu => stageB_amo_resultReg[29].CLK
clk_cpu => stageB_amo_resultReg[30].CLK
clk_cpu => stageB_amo_resultReg[31].CLK
clk_cpu => stageB_amo_internal_resultRegValid.CLK
clk_cpu => stageB_mask[0].CLK
clk_cpu => stageB_mask[1].CLK
clk_cpu => stageB_mask[2].CLK
clk_cpu => stageB_mask[3].CLK
clk_cpu => stageB_waysHitsBeforeInvalidate[0].CLK
clk_cpu => stageB_unaligned.CLK
clk_cpu => stageB_dataColisions[0].CLK
clk_cpu => stageB_wayInvalidate[0].CLK
clk_cpu => stageB_dataReadRsp_0[0].CLK
clk_cpu => stageB_dataReadRsp_0[1].CLK
clk_cpu => stageB_dataReadRsp_0[2].CLK
clk_cpu => stageB_dataReadRsp_0[3].CLK
clk_cpu => stageB_dataReadRsp_0[4].CLK
clk_cpu => stageB_dataReadRsp_0[5].CLK
clk_cpu => stageB_dataReadRsp_0[6].CLK
clk_cpu => stageB_dataReadRsp_0[7].CLK
clk_cpu => stageB_dataReadRsp_0[8].CLK
clk_cpu => stageB_dataReadRsp_0[9].CLK
clk_cpu => stageB_dataReadRsp_0[10].CLK
clk_cpu => stageB_dataReadRsp_0[11].CLK
clk_cpu => stageB_dataReadRsp_0[12].CLK
clk_cpu => stageB_dataReadRsp_0[13].CLK
clk_cpu => stageB_dataReadRsp_0[14].CLK
clk_cpu => stageB_dataReadRsp_0[15].CLK
clk_cpu => stageB_dataReadRsp_0[16].CLK
clk_cpu => stageB_dataReadRsp_0[17].CLK
clk_cpu => stageB_dataReadRsp_0[18].CLK
clk_cpu => stageB_dataReadRsp_0[19].CLK
clk_cpu => stageB_dataReadRsp_0[20].CLK
clk_cpu => stageB_dataReadRsp_0[21].CLK
clk_cpu => stageB_dataReadRsp_0[22].CLK
clk_cpu => stageB_dataReadRsp_0[23].CLK
clk_cpu => stageB_dataReadRsp_0[24].CLK
clk_cpu => stageB_dataReadRsp_0[25].CLK
clk_cpu => stageB_dataReadRsp_0[26].CLK
clk_cpu => stageB_dataReadRsp_0[27].CLK
clk_cpu => stageB_dataReadRsp_0[28].CLK
clk_cpu => stageB_dataReadRsp_0[29].CLK
clk_cpu => stageB_dataReadRsp_0[30].CLK
clk_cpu => stageB_dataReadRsp_0[31].CLK
clk_cpu => stageB_tagsReadRsp_0_error.CLK
clk_cpu => stageB_mmuRsp_refilling.CLK
clk_cpu => stageB_mmuRsp_exception.CLK
clk_cpu => stageB_mmuRsp_allowWrite.CLK
clk_cpu => stageB_mmuRsp_allowRead.CLK
clk_cpu => stageB_mmuRsp_isPaging.CLK
clk_cpu => stageB_mmuRsp_isIoAccess.CLK
clk_cpu => stageB_mmuRsp_physicalAddress[0].CLK
clk_cpu => stageB_mmuRsp_physicalAddress[1].CLK
clk_cpu => stageB_mmuRsp_physicalAddress[2].CLK
clk_cpu => stageB_mmuRsp_physicalAddress[3].CLK
clk_cpu => stageB_mmuRsp_physicalAddress[4].CLK
clk_cpu => stageB_mmuRsp_physicalAddress[5].CLK
clk_cpu => stageB_mmuRsp_physicalAddress[6].CLK
clk_cpu => stageB_mmuRsp_physicalAddress[7].CLK
clk_cpu => stageB_mmuRsp_physicalAddress[8].CLK
clk_cpu => stageB_mmuRsp_physicalAddress[9].CLK
clk_cpu => stageB_mmuRsp_physicalAddress[10].CLK
clk_cpu => stageB_mmuRsp_physicalAddress[11].CLK
clk_cpu => stageB_mmuRsp_physicalAddress[12].CLK
clk_cpu => stageB_mmuRsp_physicalAddress[13].CLK
clk_cpu => stageB_mmuRsp_physicalAddress[14].CLK
clk_cpu => stageB_mmuRsp_physicalAddress[15].CLK
clk_cpu => stageB_mmuRsp_physicalAddress[16].CLK
clk_cpu => stageB_mmuRsp_physicalAddress[17].CLK
clk_cpu => stageB_mmuRsp_physicalAddress[18].CLK
clk_cpu => stageB_mmuRsp_physicalAddress[19].CLK
clk_cpu => stageB_mmuRsp_physicalAddress[20].CLK
clk_cpu => stageB_mmuRsp_physicalAddress[21].CLK
clk_cpu => stageB_mmuRsp_physicalAddress[22].CLK
clk_cpu => stageB_mmuRsp_physicalAddress[23].CLK
clk_cpu => stageB_mmuRsp_physicalAddress[24].CLK
clk_cpu => stageB_mmuRsp_physicalAddress[25].CLK
clk_cpu => stageB_mmuRsp_physicalAddress[26].CLK
clk_cpu => stageB_mmuRsp_physicalAddress[27].CLK
clk_cpu => stageB_mmuRsp_physicalAddress[28].CLK
clk_cpu => stageB_mmuRsp_physicalAddress[29].CLK
clk_cpu => stageB_mmuRsp_physicalAddress[30].CLK
clk_cpu => stageB_mmuRsp_physicalAddress[31].CLK
clk_cpu => stageB_request_amoCtrl_alu[0].CLK
clk_cpu => stageB_request_amoCtrl_alu[1].CLK
clk_cpu => stageB_request_amoCtrl_alu[2].CLK
clk_cpu => stageB_request_amoCtrl_swap.CLK
clk_cpu => stageB_request_isAmo.CLK
clk_cpu => stageB_request_isLrsc.CLK
clk_cpu => stageB_request_size[0].CLK
clk_cpu => stageB_request_size[1].CLK
clk_cpu => stageB_request_wr.CLK
clk_cpu => stage0_dataColisions_regNextWhen[0].CLK
clk_cpu => stageA_wayInvalidate[0].CLK
clk_cpu => stageA_mask[0].CLK
clk_cpu => stageA_mask[1].CLK
clk_cpu => stageA_mask[2].CLK
clk_cpu => stageA_mask[3].CLK
clk_cpu => stageA_request_amoCtrl_alu[0].CLK
clk_cpu => stageA_request_amoCtrl_alu[1].CLK
clk_cpu => stageA_request_amoCtrl_alu[2].CLK
clk_cpu => stageA_request_amoCtrl_swap.CLK
clk_cpu => stageA_request_isAmo.CLK
clk_cpu => stageA_request_isLrsc.CLK
clk_cpu => stageA_request_size[0].CLK
clk_cpu => stageA_request_size[1].CLK
clk_cpu => stageA_request_wr.CLK
clk_cpu => tagsReadCmd_payload_regNextWhen[0].CLK
clk_cpu => tagsReadCmd_payload_regNextWhen[1].CLK
clk_cpu => tagsReadCmd_payload_regNextWhen[2].CLK
clk_cpu => tagsReadCmd_payload_regNextWhen[3].CLK
clk_cpu => tagsReadCmd_payload_regNextWhen[4].CLK
clk_cpu => tagsReadCmd_payload_regNextWhen[5].CLK
clk_cpu => tagsReadCmd_payload_regNextWhen[6].CLK
clk_cpu => _zz_ways_0_datasymbol_read_3[0].CLK
clk_cpu => _zz_ways_0_datasymbol_read_3[1].CLK
clk_cpu => _zz_ways_0_datasymbol_read_3[2].CLK
clk_cpu => _zz_ways_0_datasymbol_read_3[3].CLK
clk_cpu => _zz_ways_0_datasymbol_read_3[4].CLK
clk_cpu => _zz_ways_0_datasymbol_read_3[5].CLK
clk_cpu => _zz_ways_0_datasymbol_read_3[6].CLK
clk_cpu => _zz_ways_0_datasymbol_read_3[7].CLK
clk_cpu => _zz_ways_0_datasymbol_read_2[0].CLK
clk_cpu => _zz_ways_0_datasymbol_read_2[1].CLK
clk_cpu => _zz_ways_0_datasymbol_read_2[2].CLK
clk_cpu => _zz_ways_0_datasymbol_read_2[3].CLK
clk_cpu => _zz_ways_0_datasymbol_read_2[4].CLK
clk_cpu => _zz_ways_0_datasymbol_read_2[5].CLK
clk_cpu => _zz_ways_0_datasymbol_read_2[6].CLK
clk_cpu => _zz_ways_0_datasymbol_read_2[7].CLK
clk_cpu => _zz_ways_0_datasymbol_read_1[0].CLK
clk_cpu => _zz_ways_0_datasymbol_read_1[1].CLK
clk_cpu => _zz_ways_0_datasymbol_read_1[2].CLK
clk_cpu => _zz_ways_0_datasymbol_read_1[3].CLK
clk_cpu => _zz_ways_0_datasymbol_read_1[4].CLK
clk_cpu => _zz_ways_0_datasymbol_read_1[5].CLK
clk_cpu => _zz_ways_0_datasymbol_read_1[6].CLK
clk_cpu => _zz_ways_0_datasymbol_read_1[7].CLK
clk_cpu => _zz_ways_0_datasymbol_read[0].CLK
clk_cpu => _zz_ways_0_datasymbol_read[1].CLK
clk_cpu => _zz_ways_0_datasymbol_read[2].CLK
clk_cpu => _zz_ways_0_datasymbol_read[3].CLK
clk_cpu => _zz_ways_0_datasymbol_read[4].CLK
clk_cpu => _zz_ways_0_datasymbol_read[5].CLK
clk_cpu => _zz_ways_0_datasymbol_read[6].CLK
clk_cpu => _zz_ways_0_datasymbol_read[7].CLK
clk_cpu => ways_0_tags.CLK0
clk_cpu => ways_0_data_symbol0.CLK0
clk_cpu => ways_0_data_symbol1.CLK0
clk_cpu => ways_0_data_symbol2.CLK0
clk_cpu => ways_0_data_symbol3.CLK0
reset => loader_killReg.ACLR
reset => loader_error.ACLR
reset => loader_waysAllocator[0].PRESET
reset => loader_counter_value[0].ACLR
reset => loader_counter_value[1].ACLR
reset => loader_counter_value[2].ACLR
reset => loader_valid.ACLR
reset => stageB_lrSc_reserved.ACLR
reset => stageB_flusher_start.PRESET
reset => stageB_flusher_counter[0].ACLR
reset => stageB_flusher_counter[1].ACLR
reset => stageB_flusher_counter[2].ACLR
reset => stageB_flusher_counter[3].ACLR
reset => stageB_flusher_counter[4].ACLR
reset => stageB_flusher_counter[5].ACLR
reset => stageB_flusher_counter[6].ACLR
reset => stageB_flusher_counter[7].ACLR
reset => stageB_flusher_waitDone.ACLR
reset => memCmdSent.ACLR


|EndeavourSoc|Axi4SharedOnChipRam:internalRam
io_axi_arw_valid => unburstify_result_valid.DATAA
io_axi_arw_valid => unburstify_buffer_valid.DATAB
io_axi_arw_ready <= io_axi_arw_ready.DB_MAX_OUTPUT_PORT_TYPE
io_axi_arw_payload_addr[0] => unburstify_buffer_transaction_addr.DATAB
io_axi_arw_payload_addr[1] => unburstify_buffer_transaction_addr.DATAB
io_axi_arw_payload_addr[2] => unburstify_result_payload_fragment_addr.DATAA
io_axi_arw_payload_addr[2] => unburstify_buffer_transaction_addr.DATAB
io_axi_arw_payload_addr[3] => unburstify_result_payload_fragment_addr.DATAA
io_axi_arw_payload_addr[3] => unburstify_buffer_transaction_addr.DATAB
io_axi_arw_payload_addr[4] => unburstify_result_payload_fragment_addr.DATAA
io_axi_arw_payload_addr[4] => unburstify_buffer_transaction_addr.DATAB
io_axi_arw_payload_addr[5] => unburstify_result_payload_fragment_addr.DATAA
io_axi_arw_payload_addr[5] => unburstify_buffer_transaction_addr.DATAB
io_axi_arw_payload_addr[6] => unburstify_result_payload_fragment_addr.DATAA
io_axi_arw_payload_addr[6] => unburstify_buffer_transaction_addr.DATAB
io_axi_arw_payload_addr[7] => unburstify_result_payload_fragment_addr.DATAA
io_axi_arw_payload_addr[7] => unburstify_buffer_transaction_addr.DATAB
io_axi_arw_payload_addr[8] => unburstify_result_payload_fragment_addr.DATAA
io_axi_arw_payload_addr[8] => unburstify_buffer_transaction_addr.DATAB
io_axi_arw_payload_addr[9] => unburstify_result_payload_fragment_addr.DATAA
io_axi_arw_payload_addr[9] => unburstify_buffer_transaction_addr.DATAB
io_axi_arw_payload_addr[10] => unburstify_result_payload_fragment_addr.DATAA
io_axi_arw_payload_addr[10] => unburstify_buffer_transaction_addr.DATAB
io_axi_arw_payload_addr[11] => unburstify_result_payload_fragment_addr.DATAA
io_axi_arw_payload_addr[11] => unburstify_buffer_transaction_addr.DATAB
io_axi_arw_payload_addr[12] => unburstify_result_payload_fragment_addr.DATAA
io_axi_arw_payload_addr[12] => unburstify_buffer_transaction_addr.DATAB
io_axi_arw_payload_addr[13] => unburstify_result_payload_fragment_addr.DATAA
io_axi_arw_payload_addr[13] => unburstify_buffer_transaction_addr.DATAB
io_axi_arw_payload_id[0] => unburstify_result_payload_fragment_id[0].DATAA
io_axi_arw_payload_id[0] => unburstify_buffer_transaction_id.DATAB
io_axi_arw_payload_len[0] => unburstify_buffer_len.DATAB
io_axi_arw_payload_len[0] => unburstify_buffer_beat.DATAB
io_axi_arw_payload_len[0] => Equal6.IN7
io_axi_arw_payload_len[1] => unburstify_buffer_len.DATAB
io_axi_arw_payload_len[1] => unburstify_buffer_beat.DATAB
io_axi_arw_payload_len[1] => Equal6.IN6
io_axi_arw_payload_len[2] => unburstify_buffer_len.DATAB
io_axi_arw_payload_len[2] => unburstify_buffer_beat.DATAB
io_axi_arw_payload_len[2] => Equal6.IN5
io_axi_arw_payload_len[3] => unburstify_buffer_len.DATAB
io_axi_arw_payload_len[3] => unburstify_buffer_beat.DATAB
io_axi_arw_payload_len[3] => Equal6.IN4
io_axi_arw_payload_len[4] => unburstify_buffer_len.DATAB
io_axi_arw_payload_len[4] => unburstify_buffer_beat.DATAB
io_axi_arw_payload_len[4] => Equal6.IN3
io_axi_arw_payload_len[5] => unburstify_buffer_len.DATAB
io_axi_arw_payload_len[5] => unburstify_buffer_beat.DATAB
io_axi_arw_payload_len[5] => Equal6.IN2
io_axi_arw_payload_len[6] => unburstify_buffer_len.DATAB
io_axi_arw_payload_len[6] => unburstify_buffer_beat.DATAB
io_axi_arw_payload_len[6] => Equal6.IN1
io_axi_arw_payload_len[7] => unburstify_buffer_len.DATAB
io_axi_arw_payload_len[7] => unburstify_buffer_beat.DATAB
io_axi_arw_payload_len[7] => Equal6.IN0
io_axi_arw_payload_size[0] => unburstify_buffer_transaction_size.DATAB
io_axi_arw_payload_size[1] => unburstify_buffer_transaction_size.DATAB
io_axi_arw_payload_size[2] => ~NO_FANOUT~
io_axi_arw_payload_burst[0] => unburstify_buffer_transaction_burst.DATAB
io_axi_arw_payload_burst[1] => unburstify_buffer_transaction_burst.DATAB
io_axi_arw_payload_write => unburstify_result_payload_fragment_write.DATAA
io_axi_arw_payload_write => unburstify_buffer_transaction_write.DATAB
io_axi_w_valid => _zz_unburstify_result_ready.IN0
io_axi_w_ready <= io_axi_w_ready.DB_MAX_OUTPUT_PORT_TYPE
io_axi_w_payload_data[0] => io_axi_w_payload_data[0].IN1
io_axi_w_payload_data[1] => io_axi_w_payload_data[1].IN1
io_axi_w_payload_data[2] => io_axi_w_payload_data[2].IN1
io_axi_w_payload_data[3] => io_axi_w_payload_data[3].IN1
io_axi_w_payload_data[4] => io_axi_w_payload_data[4].IN1
io_axi_w_payload_data[5] => io_axi_w_payload_data[5].IN1
io_axi_w_payload_data[6] => io_axi_w_payload_data[6].IN1
io_axi_w_payload_data[7] => io_axi_w_payload_data[7].IN1
io_axi_w_payload_data[8] => io_axi_w_payload_data[8].IN1
io_axi_w_payload_data[9] => io_axi_w_payload_data[9].IN1
io_axi_w_payload_data[10] => io_axi_w_payload_data[10].IN1
io_axi_w_payload_data[11] => io_axi_w_payload_data[11].IN1
io_axi_w_payload_data[12] => io_axi_w_payload_data[12].IN1
io_axi_w_payload_data[13] => io_axi_w_payload_data[13].IN1
io_axi_w_payload_data[14] => io_axi_w_payload_data[14].IN1
io_axi_w_payload_data[15] => io_axi_w_payload_data[15].IN1
io_axi_w_payload_data[16] => io_axi_w_payload_data[16].IN1
io_axi_w_payload_data[17] => io_axi_w_payload_data[17].IN1
io_axi_w_payload_data[18] => io_axi_w_payload_data[18].IN1
io_axi_w_payload_data[19] => io_axi_w_payload_data[19].IN1
io_axi_w_payload_data[20] => io_axi_w_payload_data[20].IN1
io_axi_w_payload_data[21] => io_axi_w_payload_data[21].IN1
io_axi_w_payload_data[22] => io_axi_w_payload_data[22].IN1
io_axi_w_payload_data[23] => io_axi_w_payload_data[23].IN1
io_axi_w_payload_data[24] => io_axi_w_payload_data[24].IN1
io_axi_w_payload_data[25] => io_axi_w_payload_data[25].IN1
io_axi_w_payload_data[26] => io_axi_w_payload_data[26].IN1
io_axi_w_payload_data[27] => io_axi_w_payload_data[27].IN1
io_axi_w_payload_data[28] => io_axi_w_payload_data[28].IN1
io_axi_w_payload_data[29] => io_axi_w_payload_data[29].IN1
io_axi_w_payload_data[30] => io_axi_w_payload_data[30].IN1
io_axi_w_payload_data[31] => io_axi_w_payload_data[31].IN1
io_axi_w_payload_strb[0] => io_axi_w_payload_strb[0].IN1
io_axi_w_payload_strb[1] => io_axi_w_payload_strb[1].IN1
io_axi_w_payload_strb[2] => io_axi_w_payload_strb[2].IN1
io_axi_w_payload_strb[3] => io_axi_w_payload_strb[3].IN1
io_axi_w_payload_last => ~NO_FANOUT~
io_axi_b_valid <= io_axi_b_valid.DB_MAX_OUTPUT_PORT_TYPE
io_axi_b_ready => stage1_ready.IN1
io_axi_b_payload_id[0] <= stage0_rData_fragment_id[0].DB_MAX_OUTPUT_PORT_TYPE
io_axi_b_payload_resp[0] <= <GND>
io_axi_b_payload_resp[1] <= <GND>
io_axi_r_valid <= io_axi_r_valid.DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_ready => stage1_ready.IN1
io_axi_r_payload_data[0] <= Ram_1wrs:ram.rdData
io_axi_r_payload_data[1] <= Ram_1wrs:ram.rdData
io_axi_r_payload_data[2] <= Ram_1wrs:ram.rdData
io_axi_r_payload_data[3] <= Ram_1wrs:ram.rdData
io_axi_r_payload_data[4] <= Ram_1wrs:ram.rdData
io_axi_r_payload_data[5] <= Ram_1wrs:ram.rdData
io_axi_r_payload_data[6] <= Ram_1wrs:ram.rdData
io_axi_r_payload_data[7] <= Ram_1wrs:ram.rdData
io_axi_r_payload_data[8] <= Ram_1wrs:ram.rdData
io_axi_r_payload_data[9] <= Ram_1wrs:ram.rdData
io_axi_r_payload_data[10] <= Ram_1wrs:ram.rdData
io_axi_r_payload_data[11] <= Ram_1wrs:ram.rdData
io_axi_r_payload_data[12] <= Ram_1wrs:ram.rdData
io_axi_r_payload_data[13] <= Ram_1wrs:ram.rdData
io_axi_r_payload_data[14] <= Ram_1wrs:ram.rdData
io_axi_r_payload_data[15] <= Ram_1wrs:ram.rdData
io_axi_r_payload_data[16] <= Ram_1wrs:ram.rdData
io_axi_r_payload_data[17] <= Ram_1wrs:ram.rdData
io_axi_r_payload_data[18] <= Ram_1wrs:ram.rdData
io_axi_r_payload_data[19] <= Ram_1wrs:ram.rdData
io_axi_r_payload_data[20] <= Ram_1wrs:ram.rdData
io_axi_r_payload_data[21] <= Ram_1wrs:ram.rdData
io_axi_r_payload_data[22] <= Ram_1wrs:ram.rdData
io_axi_r_payload_data[23] <= Ram_1wrs:ram.rdData
io_axi_r_payload_data[24] <= Ram_1wrs:ram.rdData
io_axi_r_payload_data[25] <= Ram_1wrs:ram.rdData
io_axi_r_payload_data[26] <= Ram_1wrs:ram.rdData
io_axi_r_payload_data[27] <= Ram_1wrs:ram.rdData
io_axi_r_payload_data[28] <= Ram_1wrs:ram.rdData
io_axi_r_payload_data[29] <= Ram_1wrs:ram.rdData
io_axi_r_payload_data[30] <= Ram_1wrs:ram.rdData
io_axi_r_payload_data[31] <= Ram_1wrs:ram.rdData
io_axi_r_payload_id[0] <= stage0_rData_fragment_id[0].DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_payload_resp[0] <= <GND>
io_axi_r_payload_resp[1] <= <GND>
io_axi_r_payload_last <= stage0_rData_last.DB_MAX_OUTPUT_PORT_TYPE
clk_cpu => clk_cpu.IN1
reset => stage0_rValid.ACLR
reset => unburstify_buffer_valid.ACLR


|EndeavourSoc|Axi4SharedOnChipRam:internalRam|Ram_1wrs:ram
clk => clk.IN1
en => en.IN1
wr => comb.IN0
addr[0] => addr[0].IN1
addr[1] => addr[1].IN1
addr[2] => addr[2].IN1
addr[3] => addr[3].IN1
addr[4] => addr[4].IN1
addr[5] => addr[5].IN1
addr[6] => addr[6].IN1
addr[7] => addr[7].IN1
addr[8] => addr[8].IN1
addr[9] => addr[9].IN1
addr[10] => addr[10].IN1
addr[11] => addr[11].IN1
mask[0] => mask[0].IN1
mask[1] => mask[1].IN1
mask[2] => mask[2].IN1
mask[3] => mask[3].IN1
wrData[0] => wrData[0].IN1
wrData[1] => wrData[1].IN1
wrData[2] => wrData[2].IN1
wrData[3] => wrData[3].IN1
wrData[4] => wrData[4].IN1
wrData[5] => wrData[5].IN1
wrData[6] => wrData[6].IN1
wrData[7] => wrData[7].IN1
wrData[8] => wrData[8].IN1
wrData[9] => wrData[9].IN1
wrData[10] => wrData[10].IN1
wrData[11] => wrData[11].IN1
wrData[12] => wrData[12].IN1
wrData[13] => wrData[13].IN1
wrData[14] => wrData[14].IN1
wrData[15] => wrData[15].IN1
wrData[16] => wrData[16].IN1
wrData[17] => wrData[17].IN1
wrData[18] => wrData[18].IN1
wrData[19] => wrData[19].IN1
wrData[20] => wrData[20].IN1
wrData[21] => wrData[21].IN1
wrData[22] => wrData[22].IN1
wrData[23] => wrData[23].IN1
wrData[24] => wrData[24].IN1
wrData[25] => wrData[25].IN1
wrData[26] => wrData[26].IN1
wrData[27] => wrData[27].IN1
wrData[28] => wrData[28].IN1
wrData[29] => wrData[29].IN1
wrData[30] => wrData[30].IN1
wrData[31] => wrData[31].IN1
rdData[0] <= OnChipRAM:internal_ram.q
rdData[1] <= OnChipRAM:internal_ram.q
rdData[2] <= OnChipRAM:internal_ram.q
rdData[3] <= OnChipRAM:internal_ram.q
rdData[4] <= OnChipRAM:internal_ram.q
rdData[5] <= OnChipRAM:internal_ram.q
rdData[6] <= OnChipRAM:internal_ram.q
rdData[7] <= OnChipRAM:internal_ram.q
rdData[8] <= OnChipRAM:internal_ram.q
rdData[9] <= OnChipRAM:internal_ram.q
rdData[10] <= OnChipRAM:internal_ram.q
rdData[11] <= OnChipRAM:internal_ram.q
rdData[12] <= OnChipRAM:internal_ram.q
rdData[13] <= OnChipRAM:internal_ram.q
rdData[14] <= OnChipRAM:internal_ram.q
rdData[15] <= OnChipRAM:internal_ram.q
rdData[16] <= OnChipRAM:internal_ram.q
rdData[17] <= OnChipRAM:internal_ram.q
rdData[18] <= OnChipRAM:internal_ram.q
rdData[19] <= OnChipRAM:internal_ram.q
rdData[20] <= OnChipRAM:internal_ram.q
rdData[21] <= OnChipRAM:internal_ram.q
rdData[22] <= OnChipRAM:internal_ram.q
rdData[23] <= OnChipRAM:internal_ram.q
rdData[24] <= OnChipRAM:internal_ram.q
rdData[25] <= OnChipRAM:internal_ram.q
rdData[26] <= OnChipRAM:internal_ram.q
rdData[27] <= OnChipRAM:internal_ram.q
rdData[28] <= OnChipRAM:internal_ram.q
rdData[29] <= OnChipRAM:internal_ram.q
rdData[30] <= OnChipRAM:internal_ram.q
rdData[31] <= OnChipRAM:internal_ram.q


|EndeavourSoc|Axi4SharedOnChipRam:internalRam|Ram_1wrs:ram|OnChipRAM:internal_ram
address[0] => address[0].IN1
address[1] => address[1].IN1
address[2] => address[2].IN1
address[3] => address[3].IN1
address[4] => address[4].IN1
address[5] => address[5].IN1
address[6] => address[6].IN1
address[7] => address[7].IN1
address[8] => address[8].IN1
address[9] => address[9].IN1
address[10] => address[10].IN1
address[11] => address[11].IN1
byteena[0] => byteena[0].IN1
byteena[1] => byteena[1].IN1
byteena[2] => byteena[2].IN1
byteena[3] => byteena[3].IN1
clken => clken.IN1
clock => clock.IN1
data[0] => data[0].IN1
data[1] => data[1].IN1
data[2] => data[2].IN1
data[3] => data[3].IN1
data[4] => data[4].IN1
data[5] => data[5].IN1
data[6] => data[6].IN1
data[7] => data[7].IN1
data[8] => data[8].IN1
data[9] => data[9].IN1
data[10] => data[10].IN1
data[11] => data[11].IN1
data[12] => data[12].IN1
data[13] => data[13].IN1
data[14] => data[14].IN1
data[15] => data[15].IN1
data[16] => data[16].IN1
data[17] => data[17].IN1
data[18] => data[18].IN1
data[19] => data[19].IN1
data[20] => data[20].IN1
data[21] => data[21].IN1
data[22] => data[22].IN1
data[23] => data[23].IN1
data[24] => data[24].IN1
data[25] => data[25].IN1
data[26] => data[26].IN1
data[27] => data[27].IN1
data[28] => data[28].IN1
data[29] => data[29].IN1
data[30] => data[30].IN1
data[31] => data[31].IN1
wren => wren.IN1
q[0] <= altsyncram:altsyncram_component.q_a
q[1] <= altsyncram:altsyncram_component.q_a
q[2] <= altsyncram:altsyncram_component.q_a
q[3] <= altsyncram:altsyncram_component.q_a
q[4] <= altsyncram:altsyncram_component.q_a
q[5] <= altsyncram:altsyncram_component.q_a
q[6] <= altsyncram:altsyncram_component.q_a
q[7] <= altsyncram:altsyncram_component.q_a
q[8] <= altsyncram:altsyncram_component.q_a
q[9] <= altsyncram:altsyncram_component.q_a
q[10] <= altsyncram:altsyncram_component.q_a
q[11] <= altsyncram:altsyncram_component.q_a
q[12] <= altsyncram:altsyncram_component.q_a
q[13] <= altsyncram:altsyncram_component.q_a
q[14] <= altsyncram:altsyncram_component.q_a
q[15] <= altsyncram:altsyncram_component.q_a
q[16] <= altsyncram:altsyncram_component.q_a
q[17] <= altsyncram:altsyncram_component.q_a
q[18] <= altsyncram:altsyncram_component.q_a
q[19] <= altsyncram:altsyncram_component.q_a
q[20] <= altsyncram:altsyncram_component.q_a
q[21] <= altsyncram:altsyncram_component.q_a
q[22] <= altsyncram:altsyncram_component.q_a
q[23] <= altsyncram:altsyncram_component.q_a
q[24] <= altsyncram:altsyncram_component.q_a
q[25] <= altsyncram:altsyncram_component.q_a
q[26] <= altsyncram:altsyncram_component.q_a
q[27] <= altsyncram:altsyncram_component.q_a
q[28] <= altsyncram:altsyncram_component.q_a
q[29] <= altsyncram:altsyncram_component.q_a
q[30] <= altsyncram:altsyncram_component.q_a
q[31] <= altsyncram:altsyncram_component.q_a


|EndeavourSoc|Axi4SharedOnChipRam:internalRam|Ram_1wrs:ram|OnChipRAM:internal_ram|altsyncram:altsyncram_component
wren_a => altsyncram_0sk1:auto_generated.wren_a
rden_a => ~NO_FANOUT~
wren_b => ~NO_FANOUT~
rden_b => ~NO_FANOUT~
data_a[0] => altsyncram_0sk1:auto_generated.data_a[0]
data_a[1] => altsyncram_0sk1:auto_generated.data_a[1]
data_a[2] => altsyncram_0sk1:auto_generated.data_a[2]
data_a[3] => altsyncram_0sk1:auto_generated.data_a[3]
data_a[4] => altsyncram_0sk1:auto_generated.data_a[4]
data_a[5] => altsyncram_0sk1:auto_generated.data_a[5]
data_a[6] => altsyncram_0sk1:auto_generated.data_a[6]
data_a[7] => altsyncram_0sk1:auto_generated.data_a[7]
data_a[8] => altsyncram_0sk1:auto_generated.data_a[8]
data_a[9] => altsyncram_0sk1:auto_generated.data_a[9]
data_a[10] => altsyncram_0sk1:auto_generated.data_a[10]
data_a[11] => altsyncram_0sk1:auto_generated.data_a[11]
data_a[12] => altsyncram_0sk1:auto_generated.data_a[12]
data_a[13] => altsyncram_0sk1:auto_generated.data_a[13]
data_a[14] => altsyncram_0sk1:auto_generated.data_a[14]
data_a[15] => altsyncram_0sk1:auto_generated.data_a[15]
data_a[16] => altsyncram_0sk1:auto_generated.data_a[16]
data_a[17] => altsyncram_0sk1:auto_generated.data_a[17]
data_a[18] => altsyncram_0sk1:auto_generated.data_a[18]
data_a[19] => altsyncram_0sk1:auto_generated.data_a[19]
data_a[20] => altsyncram_0sk1:auto_generated.data_a[20]
data_a[21] => altsyncram_0sk1:auto_generated.data_a[21]
data_a[22] => altsyncram_0sk1:auto_generated.data_a[22]
data_a[23] => altsyncram_0sk1:auto_generated.data_a[23]
data_a[24] => altsyncram_0sk1:auto_generated.data_a[24]
data_a[25] => altsyncram_0sk1:auto_generated.data_a[25]
data_a[26] => altsyncram_0sk1:auto_generated.data_a[26]
data_a[27] => altsyncram_0sk1:auto_generated.data_a[27]
data_a[28] => altsyncram_0sk1:auto_generated.data_a[28]
data_a[29] => altsyncram_0sk1:auto_generated.data_a[29]
data_a[30] => altsyncram_0sk1:auto_generated.data_a[30]
data_a[31] => altsyncram_0sk1:auto_generated.data_a[31]
data_b[0] => ~NO_FANOUT~
address_a[0] => altsyncram_0sk1:auto_generated.address_a[0]
address_a[1] => altsyncram_0sk1:auto_generated.address_a[1]
address_a[2] => altsyncram_0sk1:auto_generated.address_a[2]
address_a[3] => altsyncram_0sk1:auto_generated.address_a[3]
address_a[4] => altsyncram_0sk1:auto_generated.address_a[4]
address_a[5] => altsyncram_0sk1:auto_generated.address_a[5]
address_a[6] => altsyncram_0sk1:auto_generated.address_a[6]
address_a[7] => altsyncram_0sk1:auto_generated.address_a[7]
address_a[8] => altsyncram_0sk1:auto_generated.address_a[8]
address_a[9] => altsyncram_0sk1:auto_generated.address_a[9]
address_a[10] => altsyncram_0sk1:auto_generated.address_a[10]
address_a[11] => altsyncram_0sk1:auto_generated.address_a[11]
address_b[0] => ~NO_FANOUT~
addressstall_a => ~NO_FANOUT~
addressstall_b => ~NO_FANOUT~
clock0 => altsyncram_0sk1:auto_generated.clock0
clock1 => ~NO_FANOUT~
clocken0 => altsyncram_0sk1:auto_generated.clocken0
clocken1 => ~NO_FANOUT~
clocken2 => ~NO_FANOUT~
clocken3 => ~NO_FANOUT~
aclr0 => ~NO_FANOUT~
aclr1 => ~NO_FANOUT~
byteena_a[0] => altsyncram_0sk1:auto_generated.byteena_a[0]
byteena_a[1] => altsyncram_0sk1:auto_generated.byteena_a[1]
byteena_a[2] => altsyncram_0sk1:auto_generated.byteena_a[2]
byteena_a[3] => altsyncram_0sk1:auto_generated.byteena_a[3]
byteena_b[0] => ~NO_FANOUT~
q_a[0] <= altsyncram_0sk1:auto_generated.q_a[0]
q_a[1] <= altsyncram_0sk1:auto_generated.q_a[1]
q_a[2] <= altsyncram_0sk1:auto_generated.q_a[2]
q_a[3] <= altsyncram_0sk1:auto_generated.q_a[3]
q_a[4] <= altsyncram_0sk1:auto_generated.q_a[4]
q_a[5] <= altsyncram_0sk1:auto_generated.q_a[5]
q_a[6] <= altsyncram_0sk1:auto_generated.q_a[6]
q_a[7] <= altsyncram_0sk1:auto_generated.q_a[7]
q_a[8] <= altsyncram_0sk1:auto_generated.q_a[8]
q_a[9] <= altsyncram_0sk1:auto_generated.q_a[9]
q_a[10] <= altsyncram_0sk1:auto_generated.q_a[10]
q_a[11] <= altsyncram_0sk1:auto_generated.q_a[11]
q_a[12] <= altsyncram_0sk1:auto_generated.q_a[12]
q_a[13] <= altsyncram_0sk1:auto_generated.q_a[13]
q_a[14] <= altsyncram_0sk1:auto_generated.q_a[14]
q_a[15] <= altsyncram_0sk1:auto_generated.q_a[15]
q_a[16] <= altsyncram_0sk1:auto_generated.q_a[16]
q_a[17] <= altsyncram_0sk1:auto_generated.q_a[17]
q_a[18] <= altsyncram_0sk1:auto_generated.q_a[18]
q_a[19] <= altsyncram_0sk1:auto_generated.q_a[19]
q_a[20] <= altsyncram_0sk1:auto_generated.q_a[20]
q_a[21] <= altsyncram_0sk1:auto_generated.q_a[21]
q_a[22] <= altsyncram_0sk1:auto_generated.q_a[22]
q_a[23] <= altsyncram_0sk1:auto_generated.q_a[23]
q_a[24] <= altsyncram_0sk1:auto_generated.q_a[24]
q_a[25] <= altsyncram_0sk1:auto_generated.q_a[25]
q_a[26] <= altsyncram_0sk1:auto_generated.q_a[26]
q_a[27] <= altsyncram_0sk1:auto_generated.q_a[27]
q_a[28] <= altsyncram_0sk1:auto_generated.q_a[28]
q_a[29] <= altsyncram_0sk1:auto_generated.q_a[29]
q_a[30] <= altsyncram_0sk1:auto_generated.q_a[30]
q_a[31] <= altsyncram_0sk1:auto_generated.q_a[31]
q_b[0] <= <GND>
eccstatus[0] <= <GND>
eccstatus[1] <= <GND>
eccstatus[2] <= <GND>


|EndeavourSoc|Axi4SharedOnChipRam:internalRam|Ram_1wrs:ram|OnChipRAM:internal_ram|altsyncram:altsyncram_component|altsyncram_0sk1:auto_generated
address_a[0] => ram_block1a0.PORTAADDR
address_a[0] => ram_block1a1.PORTAADDR
address_a[0] => ram_block1a2.PORTAADDR
address_a[0] => ram_block1a3.PORTAADDR
address_a[0] => ram_block1a4.PORTAADDR
address_a[0] => ram_block1a5.PORTAADDR
address_a[0] => ram_block1a6.PORTAADDR
address_a[0] => ram_block1a7.PORTAADDR
address_a[0] => ram_block1a8.PORTAADDR
address_a[0] => ram_block1a9.PORTAADDR
address_a[0] => ram_block1a10.PORTAADDR
address_a[0] => ram_block1a11.PORTAADDR
address_a[0] => ram_block1a12.PORTAADDR
address_a[0] => ram_block1a13.PORTAADDR
address_a[0] => ram_block1a14.PORTAADDR
address_a[0] => ram_block1a15.PORTAADDR
address_a[0] => ram_block1a16.PORTAADDR
address_a[0] => ram_block1a17.PORTAADDR
address_a[0] => ram_block1a18.PORTAADDR
address_a[0] => ram_block1a19.PORTAADDR
address_a[0] => ram_block1a20.PORTAADDR
address_a[0] => ram_block1a21.PORTAADDR
address_a[0] => ram_block1a22.PORTAADDR
address_a[0] => ram_block1a23.PORTAADDR
address_a[0] => ram_block1a24.PORTAADDR
address_a[0] => ram_block1a25.PORTAADDR
address_a[0] => ram_block1a26.PORTAADDR
address_a[0] => ram_block1a27.PORTAADDR
address_a[0] => ram_block1a28.PORTAADDR
address_a[0] => ram_block1a29.PORTAADDR
address_a[0] => ram_block1a30.PORTAADDR
address_a[0] => ram_block1a31.PORTAADDR
address_a[1] => ram_block1a0.PORTAADDR1
address_a[1] => ram_block1a1.PORTAADDR1
address_a[1] => ram_block1a2.PORTAADDR1
address_a[1] => ram_block1a3.PORTAADDR1
address_a[1] => ram_block1a4.PORTAADDR1
address_a[1] => ram_block1a5.PORTAADDR1
address_a[1] => ram_block1a6.PORTAADDR1
address_a[1] => ram_block1a7.PORTAADDR1
address_a[1] => ram_block1a8.PORTAADDR1
address_a[1] => ram_block1a9.PORTAADDR1
address_a[1] => ram_block1a10.PORTAADDR1
address_a[1] => ram_block1a11.PORTAADDR1
address_a[1] => ram_block1a12.PORTAADDR1
address_a[1] => ram_block1a13.PORTAADDR1
address_a[1] => ram_block1a14.PORTAADDR1
address_a[1] => ram_block1a15.PORTAADDR1
address_a[1] => ram_block1a16.PORTAADDR1
address_a[1] => ram_block1a17.PORTAADDR1
address_a[1] => ram_block1a18.PORTAADDR1
address_a[1] => ram_block1a19.PORTAADDR1
address_a[1] => ram_block1a20.PORTAADDR1
address_a[1] => ram_block1a21.PORTAADDR1
address_a[1] => ram_block1a22.PORTAADDR1
address_a[1] => ram_block1a23.PORTAADDR1
address_a[1] => ram_block1a24.PORTAADDR1
address_a[1] => ram_block1a25.PORTAADDR1
address_a[1] => ram_block1a26.PORTAADDR1
address_a[1] => ram_block1a27.PORTAADDR1
address_a[1] => ram_block1a28.PORTAADDR1
address_a[1] => ram_block1a29.PORTAADDR1
address_a[1] => ram_block1a30.PORTAADDR1
address_a[1] => ram_block1a31.PORTAADDR1
address_a[2] => ram_block1a0.PORTAADDR2
address_a[2] => ram_block1a1.PORTAADDR2
address_a[2] => ram_block1a2.PORTAADDR2
address_a[2] => ram_block1a3.PORTAADDR2
address_a[2] => ram_block1a4.PORTAADDR2
address_a[2] => ram_block1a5.PORTAADDR2
address_a[2] => ram_block1a6.PORTAADDR2
address_a[2] => ram_block1a7.PORTAADDR2
address_a[2] => ram_block1a8.PORTAADDR2
address_a[2] => ram_block1a9.PORTAADDR2
address_a[2] => ram_block1a10.PORTAADDR2
address_a[2] => ram_block1a11.PORTAADDR2
address_a[2] => ram_block1a12.PORTAADDR2
address_a[2] => ram_block1a13.PORTAADDR2
address_a[2] => ram_block1a14.PORTAADDR2
address_a[2] => ram_block1a15.PORTAADDR2
address_a[2] => ram_block1a16.PORTAADDR2
address_a[2] => ram_block1a17.PORTAADDR2
address_a[2] => ram_block1a18.PORTAADDR2
address_a[2] => ram_block1a19.PORTAADDR2
address_a[2] => ram_block1a20.PORTAADDR2
address_a[2] => ram_block1a21.PORTAADDR2
address_a[2] => ram_block1a22.PORTAADDR2
address_a[2] => ram_block1a23.PORTAADDR2
address_a[2] => ram_block1a24.PORTAADDR2
address_a[2] => ram_block1a25.PORTAADDR2
address_a[2] => ram_block1a26.PORTAADDR2
address_a[2] => ram_block1a27.PORTAADDR2
address_a[2] => ram_block1a28.PORTAADDR2
address_a[2] => ram_block1a29.PORTAADDR2
address_a[2] => ram_block1a30.PORTAADDR2
address_a[2] => ram_block1a31.PORTAADDR2
address_a[3] => ram_block1a0.PORTAADDR3
address_a[3] => ram_block1a1.PORTAADDR3
address_a[3] => ram_block1a2.PORTAADDR3
address_a[3] => ram_block1a3.PORTAADDR3
address_a[3] => ram_block1a4.PORTAADDR3
address_a[3] => ram_block1a5.PORTAADDR3
address_a[3] => ram_block1a6.PORTAADDR3
address_a[3] => ram_block1a7.PORTAADDR3
address_a[3] => ram_block1a8.PORTAADDR3
address_a[3] => ram_block1a9.PORTAADDR3
address_a[3] => ram_block1a10.PORTAADDR3
address_a[3] => ram_block1a11.PORTAADDR3
address_a[3] => ram_block1a12.PORTAADDR3
address_a[3] => ram_block1a13.PORTAADDR3
address_a[3] => ram_block1a14.PORTAADDR3
address_a[3] => ram_block1a15.PORTAADDR3
address_a[3] => ram_block1a16.PORTAADDR3
address_a[3] => ram_block1a17.PORTAADDR3
address_a[3] => ram_block1a18.PORTAADDR3
address_a[3] => ram_block1a19.PORTAADDR3
address_a[3] => ram_block1a20.PORTAADDR3
address_a[3] => ram_block1a21.PORTAADDR3
address_a[3] => ram_block1a22.PORTAADDR3
address_a[3] => ram_block1a23.PORTAADDR3
address_a[3] => ram_block1a24.PORTAADDR3
address_a[3] => ram_block1a25.PORTAADDR3
address_a[3] => ram_block1a26.PORTAADDR3
address_a[3] => ram_block1a27.PORTAADDR3
address_a[3] => ram_block1a28.PORTAADDR3
address_a[3] => ram_block1a29.PORTAADDR3
address_a[3] => ram_block1a30.PORTAADDR3
address_a[3] => ram_block1a31.PORTAADDR3
address_a[4] => ram_block1a0.PORTAADDR4
address_a[4] => ram_block1a1.PORTAADDR4
address_a[4] => ram_block1a2.PORTAADDR4
address_a[4] => ram_block1a3.PORTAADDR4
address_a[4] => ram_block1a4.PORTAADDR4
address_a[4] => ram_block1a5.PORTAADDR4
address_a[4] => ram_block1a6.PORTAADDR4
address_a[4] => ram_block1a7.PORTAADDR4
address_a[4] => ram_block1a8.PORTAADDR4
address_a[4] => ram_block1a9.PORTAADDR4
address_a[4] => ram_block1a10.PORTAADDR4
address_a[4] => ram_block1a11.PORTAADDR4
address_a[4] => ram_block1a12.PORTAADDR4
address_a[4] => ram_block1a13.PORTAADDR4
address_a[4] => ram_block1a14.PORTAADDR4
address_a[4] => ram_block1a15.PORTAADDR4
address_a[4] => ram_block1a16.PORTAADDR4
address_a[4] => ram_block1a17.PORTAADDR4
address_a[4] => ram_block1a18.PORTAADDR4
address_a[4] => ram_block1a19.PORTAADDR4
address_a[4] => ram_block1a20.PORTAADDR4
address_a[4] => ram_block1a21.PORTAADDR4
address_a[4] => ram_block1a22.PORTAADDR4
address_a[4] => ram_block1a23.PORTAADDR4
address_a[4] => ram_block1a24.PORTAADDR4
address_a[4] => ram_block1a25.PORTAADDR4
address_a[4] => ram_block1a26.PORTAADDR4
address_a[4] => ram_block1a27.PORTAADDR4
address_a[4] => ram_block1a28.PORTAADDR4
address_a[4] => ram_block1a29.PORTAADDR4
address_a[4] => ram_block1a30.PORTAADDR4
address_a[4] => ram_block1a31.PORTAADDR4
address_a[5] => ram_block1a0.PORTAADDR5
address_a[5] => ram_block1a1.PORTAADDR5
address_a[5] => ram_block1a2.PORTAADDR5
address_a[5] => ram_block1a3.PORTAADDR5
address_a[5] => ram_block1a4.PORTAADDR5
address_a[5] => ram_block1a5.PORTAADDR5
address_a[5] => ram_block1a6.PORTAADDR5
address_a[5] => ram_block1a7.PORTAADDR5
address_a[5] => ram_block1a8.PORTAADDR5
address_a[5] => ram_block1a9.PORTAADDR5
address_a[5] => ram_block1a10.PORTAADDR5
address_a[5] => ram_block1a11.PORTAADDR5
address_a[5] => ram_block1a12.PORTAADDR5
address_a[5] => ram_block1a13.PORTAADDR5
address_a[5] => ram_block1a14.PORTAADDR5
address_a[5] => ram_block1a15.PORTAADDR5
address_a[5] => ram_block1a16.PORTAADDR5
address_a[5] => ram_block1a17.PORTAADDR5
address_a[5] => ram_block1a18.PORTAADDR5
address_a[5] => ram_block1a19.PORTAADDR5
address_a[5] => ram_block1a20.PORTAADDR5
address_a[5] => ram_block1a21.PORTAADDR5
address_a[5] => ram_block1a22.PORTAADDR5
address_a[5] => ram_block1a23.PORTAADDR5
address_a[5] => ram_block1a24.PORTAADDR5
address_a[5] => ram_block1a25.PORTAADDR5
address_a[5] => ram_block1a26.PORTAADDR5
address_a[5] => ram_block1a27.PORTAADDR5
address_a[5] => ram_block1a28.PORTAADDR5
address_a[5] => ram_block1a29.PORTAADDR5
address_a[5] => ram_block1a30.PORTAADDR5
address_a[5] => ram_block1a31.PORTAADDR5
address_a[6] => ram_block1a0.PORTAADDR6
address_a[6] => ram_block1a1.PORTAADDR6
address_a[6] => ram_block1a2.PORTAADDR6
address_a[6] => ram_block1a3.PORTAADDR6
address_a[6] => ram_block1a4.PORTAADDR6
address_a[6] => ram_block1a5.PORTAADDR6
address_a[6] => ram_block1a6.PORTAADDR6
address_a[6] => ram_block1a7.PORTAADDR6
address_a[6] => ram_block1a8.PORTAADDR6
address_a[6] => ram_block1a9.PORTAADDR6
address_a[6] => ram_block1a10.PORTAADDR6
address_a[6] => ram_block1a11.PORTAADDR6
address_a[6] => ram_block1a12.PORTAADDR6
address_a[6] => ram_block1a13.PORTAADDR6
address_a[6] => ram_block1a14.PORTAADDR6
address_a[6] => ram_block1a15.PORTAADDR6
address_a[6] => ram_block1a16.PORTAADDR6
address_a[6] => ram_block1a17.PORTAADDR6
address_a[6] => ram_block1a18.PORTAADDR6
address_a[6] => ram_block1a19.PORTAADDR6
address_a[6] => ram_block1a20.PORTAADDR6
address_a[6] => ram_block1a21.PORTAADDR6
address_a[6] => ram_block1a22.PORTAADDR6
address_a[6] => ram_block1a23.PORTAADDR6
address_a[6] => ram_block1a24.PORTAADDR6
address_a[6] => ram_block1a25.PORTAADDR6
address_a[6] => ram_block1a26.PORTAADDR6
address_a[6] => ram_block1a27.PORTAADDR6
address_a[6] => ram_block1a28.PORTAADDR6
address_a[6] => ram_block1a29.PORTAADDR6
address_a[6] => ram_block1a30.PORTAADDR6
address_a[6] => ram_block1a31.PORTAADDR6
address_a[7] => ram_block1a0.PORTAADDR7
address_a[7] => ram_block1a1.PORTAADDR7
address_a[7] => ram_block1a2.PORTAADDR7
address_a[7] => ram_block1a3.PORTAADDR7
address_a[7] => ram_block1a4.PORTAADDR7
address_a[7] => ram_block1a5.PORTAADDR7
address_a[7] => ram_block1a6.PORTAADDR7
address_a[7] => ram_block1a7.PORTAADDR7
address_a[7] => ram_block1a8.PORTAADDR7
address_a[7] => ram_block1a9.PORTAADDR7
address_a[7] => ram_block1a10.PORTAADDR7
address_a[7] => ram_block1a11.PORTAADDR7
address_a[7] => ram_block1a12.PORTAADDR7
address_a[7] => ram_block1a13.PORTAADDR7
address_a[7] => ram_block1a14.PORTAADDR7
address_a[7] => ram_block1a15.PORTAADDR7
address_a[7] => ram_block1a16.PORTAADDR7
address_a[7] => ram_block1a17.PORTAADDR7
address_a[7] => ram_block1a18.PORTAADDR7
address_a[7] => ram_block1a19.PORTAADDR7
address_a[7] => ram_block1a20.PORTAADDR7
address_a[7] => ram_block1a21.PORTAADDR7
address_a[7] => ram_block1a22.PORTAADDR7
address_a[7] => ram_block1a23.PORTAADDR7
address_a[7] => ram_block1a24.PORTAADDR7
address_a[7] => ram_block1a25.PORTAADDR7
address_a[7] => ram_block1a26.PORTAADDR7
address_a[7] => ram_block1a27.PORTAADDR7
address_a[7] => ram_block1a28.PORTAADDR7
address_a[7] => ram_block1a29.PORTAADDR7
address_a[7] => ram_block1a30.PORTAADDR7
address_a[7] => ram_block1a31.PORTAADDR7
address_a[8] => ram_block1a0.PORTAADDR8
address_a[8] => ram_block1a1.PORTAADDR8
address_a[8] => ram_block1a2.PORTAADDR8
address_a[8] => ram_block1a3.PORTAADDR8
address_a[8] => ram_block1a4.PORTAADDR8
address_a[8] => ram_block1a5.PORTAADDR8
address_a[8] => ram_block1a6.PORTAADDR8
address_a[8] => ram_block1a7.PORTAADDR8
address_a[8] => ram_block1a8.PORTAADDR8
address_a[8] => ram_block1a9.PORTAADDR8
address_a[8] => ram_block1a10.PORTAADDR8
address_a[8] => ram_block1a11.PORTAADDR8
address_a[8] => ram_block1a12.PORTAADDR8
address_a[8] => ram_block1a13.PORTAADDR8
address_a[8] => ram_block1a14.PORTAADDR8
address_a[8] => ram_block1a15.PORTAADDR8
address_a[8] => ram_block1a16.PORTAADDR8
address_a[8] => ram_block1a17.PORTAADDR8
address_a[8] => ram_block1a18.PORTAADDR8
address_a[8] => ram_block1a19.PORTAADDR8
address_a[8] => ram_block1a20.PORTAADDR8
address_a[8] => ram_block1a21.PORTAADDR8
address_a[8] => ram_block1a22.PORTAADDR8
address_a[8] => ram_block1a23.PORTAADDR8
address_a[8] => ram_block1a24.PORTAADDR8
address_a[8] => ram_block1a25.PORTAADDR8
address_a[8] => ram_block1a26.PORTAADDR8
address_a[8] => ram_block1a27.PORTAADDR8
address_a[8] => ram_block1a28.PORTAADDR8
address_a[8] => ram_block1a29.PORTAADDR8
address_a[8] => ram_block1a30.PORTAADDR8
address_a[8] => ram_block1a31.PORTAADDR8
address_a[9] => ram_block1a0.PORTAADDR9
address_a[9] => ram_block1a1.PORTAADDR9
address_a[9] => ram_block1a2.PORTAADDR9
address_a[9] => ram_block1a3.PORTAADDR9
address_a[9] => ram_block1a4.PORTAADDR9
address_a[9] => ram_block1a5.PORTAADDR9
address_a[9] => ram_block1a6.PORTAADDR9
address_a[9] => ram_block1a7.PORTAADDR9
address_a[9] => ram_block1a8.PORTAADDR9
address_a[9] => ram_block1a9.PORTAADDR9
address_a[9] => ram_block1a10.PORTAADDR9
address_a[9] => ram_block1a11.PORTAADDR9
address_a[9] => ram_block1a12.PORTAADDR9
address_a[9] => ram_block1a13.PORTAADDR9
address_a[9] => ram_block1a14.PORTAADDR9
address_a[9] => ram_block1a15.PORTAADDR9
address_a[9] => ram_block1a16.PORTAADDR9
address_a[9] => ram_block1a17.PORTAADDR9
address_a[9] => ram_block1a18.PORTAADDR9
address_a[9] => ram_block1a19.PORTAADDR9
address_a[9] => ram_block1a20.PORTAADDR9
address_a[9] => ram_block1a21.PORTAADDR9
address_a[9] => ram_block1a22.PORTAADDR9
address_a[9] => ram_block1a23.PORTAADDR9
address_a[9] => ram_block1a24.PORTAADDR9
address_a[9] => ram_block1a25.PORTAADDR9
address_a[9] => ram_block1a26.PORTAADDR9
address_a[9] => ram_block1a27.PORTAADDR9
address_a[9] => ram_block1a28.PORTAADDR9
address_a[9] => ram_block1a29.PORTAADDR9
address_a[9] => ram_block1a30.PORTAADDR9
address_a[9] => ram_block1a31.PORTAADDR9
address_a[10] => ram_block1a0.PORTAADDR10
address_a[10] => ram_block1a1.PORTAADDR10
address_a[10] => ram_block1a2.PORTAADDR10
address_a[10] => ram_block1a3.PORTAADDR10
address_a[10] => ram_block1a4.PORTAADDR10
address_a[10] => ram_block1a5.PORTAADDR10
address_a[10] => ram_block1a6.PORTAADDR10
address_a[10] => ram_block1a7.PORTAADDR10
address_a[10] => ram_block1a8.PORTAADDR10
address_a[10] => ram_block1a9.PORTAADDR10
address_a[10] => ram_block1a10.PORTAADDR10
address_a[10] => ram_block1a11.PORTAADDR10
address_a[10] => ram_block1a12.PORTAADDR10
address_a[10] => ram_block1a13.PORTAADDR10
address_a[10] => ram_block1a14.PORTAADDR10
address_a[10] => ram_block1a15.PORTAADDR10
address_a[10] => ram_block1a16.PORTAADDR10
address_a[10] => ram_block1a17.PORTAADDR10
address_a[10] => ram_block1a18.PORTAADDR10
address_a[10] => ram_block1a19.PORTAADDR10
address_a[10] => ram_block1a20.PORTAADDR10
address_a[10] => ram_block1a21.PORTAADDR10
address_a[10] => ram_block1a22.PORTAADDR10
address_a[10] => ram_block1a23.PORTAADDR10
address_a[10] => ram_block1a24.PORTAADDR10
address_a[10] => ram_block1a25.PORTAADDR10
address_a[10] => ram_block1a26.PORTAADDR10
address_a[10] => ram_block1a27.PORTAADDR10
address_a[10] => ram_block1a28.PORTAADDR10
address_a[10] => ram_block1a29.PORTAADDR10
address_a[10] => ram_block1a30.PORTAADDR10
address_a[10] => ram_block1a31.PORTAADDR10
address_a[11] => ram_block1a0.PORTAADDR11
address_a[11] => ram_block1a1.PORTAADDR11
address_a[11] => ram_block1a2.PORTAADDR11
address_a[11] => ram_block1a3.PORTAADDR11
address_a[11] => ram_block1a4.PORTAADDR11
address_a[11] => ram_block1a5.PORTAADDR11
address_a[11] => ram_block1a6.PORTAADDR11
address_a[11] => ram_block1a7.PORTAADDR11
address_a[11] => ram_block1a8.PORTAADDR11
address_a[11] => ram_block1a9.PORTAADDR11
address_a[11] => ram_block1a10.PORTAADDR11
address_a[11] => ram_block1a11.PORTAADDR11
address_a[11] => ram_block1a12.PORTAADDR11
address_a[11] => ram_block1a13.PORTAADDR11
address_a[11] => ram_block1a14.PORTAADDR11
address_a[11] => ram_block1a15.PORTAADDR11
address_a[11] => ram_block1a16.PORTAADDR11
address_a[11] => ram_block1a17.PORTAADDR11
address_a[11] => ram_block1a18.PORTAADDR11
address_a[11] => ram_block1a19.PORTAADDR11
address_a[11] => ram_block1a20.PORTAADDR11
address_a[11] => ram_block1a21.PORTAADDR11
address_a[11] => ram_block1a22.PORTAADDR11
address_a[11] => ram_block1a23.PORTAADDR11
address_a[11] => ram_block1a24.PORTAADDR11
address_a[11] => ram_block1a25.PORTAADDR11
address_a[11] => ram_block1a26.PORTAADDR11
address_a[11] => ram_block1a27.PORTAADDR11
address_a[11] => ram_block1a28.PORTAADDR11
address_a[11] => ram_block1a29.PORTAADDR11
address_a[11] => ram_block1a30.PORTAADDR11
address_a[11] => ram_block1a31.PORTAADDR11
byteena_a[0] => ram_block1a0.PORTABYTEENAMASKS
byteena_a[0] => ram_block1a1.PORTABYTEENAMASKS
byteena_a[0] => ram_block1a2.PORTABYTEENAMASKS
byteena_a[0] => ram_block1a3.PORTABYTEENAMASKS
byteena_a[0] => ram_block1a4.PORTABYTEENAMASKS
byteena_a[0] => ram_block1a5.PORTABYTEENAMASKS
byteena_a[0] => ram_block1a6.PORTABYTEENAMASKS
byteena_a[0] => ram_block1a7.PORTABYTEENAMASKS
byteena_a[1] => ram_block1a8.PORTABYTEENAMASKS
byteena_a[1] => ram_block1a9.PORTABYTEENAMASKS
byteena_a[1] => ram_block1a10.PORTABYTEENAMASKS
byteena_a[1] => ram_block1a11.PORTABYTEENAMASKS
byteena_a[1] => ram_block1a12.PORTABYTEENAMASKS
byteena_a[1] => ram_block1a13.PORTABYTEENAMASKS
byteena_a[1] => ram_block1a14.PORTABYTEENAMASKS
byteena_a[1] => ram_block1a15.PORTABYTEENAMASKS
byteena_a[2] => ram_block1a16.PORTABYTEENAMASKS
byteena_a[2] => ram_block1a17.PORTABYTEENAMASKS
byteena_a[2] => ram_block1a18.PORTABYTEENAMASKS
byteena_a[2] => ram_block1a19.PORTABYTEENAMASKS
byteena_a[2] => ram_block1a20.PORTABYTEENAMASKS
byteena_a[2] => ram_block1a21.PORTABYTEENAMASKS
byteena_a[2] => ram_block1a22.PORTABYTEENAMASKS
byteena_a[2] => ram_block1a23.PORTABYTEENAMASKS
byteena_a[3] => ram_block1a24.PORTABYTEENAMASKS
byteena_a[3] => ram_block1a25.PORTABYTEENAMASKS
byteena_a[3] => ram_block1a26.PORTABYTEENAMASKS
byteena_a[3] => ram_block1a27.PORTABYTEENAMASKS
byteena_a[3] => ram_block1a28.PORTABYTEENAMASKS
byteena_a[3] => ram_block1a29.PORTABYTEENAMASKS
byteena_a[3] => ram_block1a30.PORTABYTEENAMASKS
byteena_a[3] => ram_block1a31.PORTABYTEENAMASKS
clock0 => ram_block1a0.CLK0
clock0 => ram_block1a1.CLK0
clock0 => ram_block1a2.CLK0
clock0 => ram_block1a3.CLK0
clock0 => ram_block1a4.CLK0
clock0 => ram_block1a5.CLK0
clock0 => ram_block1a6.CLK0
clock0 => ram_block1a7.CLK0
clock0 => ram_block1a8.CLK0
clock0 => ram_block1a9.CLK0
clock0 => ram_block1a10.CLK0
clock0 => ram_block1a11.CLK0
clock0 => ram_block1a12.CLK0
clock0 => ram_block1a13.CLK0
clock0 => ram_block1a14.CLK0
clock0 => ram_block1a15.CLK0
clock0 => ram_block1a16.CLK0
clock0 => ram_block1a17.CLK0
clock0 => ram_block1a18.CLK0
clock0 => ram_block1a19.CLK0
clock0 => ram_block1a20.CLK0
clock0 => ram_block1a21.CLK0
clock0 => ram_block1a22.CLK0
clock0 => ram_block1a23.CLK0
clock0 => ram_block1a24.CLK0
clock0 => ram_block1a25.CLK0
clock0 => ram_block1a26.CLK0
clock0 => ram_block1a27.CLK0
clock0 => ram_block1a28.CLK0
clock0 => ram_block1a29.CLK0
clock0 => ram_block1a30.CLK0
clock0 => ram_block1a31.CLK0
clocken0 => ram_block1a0.ENA0
clocken0 => ram_block1a1.ENA0
clocken0 => ram_block1a2.ENA0
clocken0 => ram_block1a3.ENA0
clocken0 => ram_block1a4.ENA0
clocken0 => ram_block1a5.ENA0
clocken0 => ram_block1a6.ENA0
clocken0 => ram_block1a7.ENA0
clocken0 => ram_block1a8.ENA0
clocken0 => ram_block1a9.ENA0
clocken0 => ram_block1a10.ENA0
clocken0 => ram_block1a11.ENA0
clocken0 => ram_block1a12.ENA0
clocken0 => ram_block1a13.ENA0
clocken0 => ram_block1a14.ENA0
clocken0 => ram_block1a15.ENA0
clocken0 => ram_block1a16.ENA0
clocken0 => ram_block1a17.ENA0
clocken0 => ram_block1a18.ENA0
clocken0 => ram_block1a19.ENA0
clocken0 => ram_block1a20.ENA0
clocken0 => ram_block1a21.ENA0
clocken0 => ram_block1a22.ENA0
clocken0 => ram_block1a23.ENA0
clocken0 => ram_block1a24.ENA0
clocken0 => ram_block1a25.ENA0
clocken0 => ram_block1a26.ENA0
clocken0 => ram_block1a27.ENA0
clocken0 => ram_block1a28.ENA0
clocken0 => ram_block1a29.ENA0
clocken0 => ram_block1a30.ENA0
clocken0 => ram_block1a31.ENA0
data_a[0] => ram_block1a0.PORTADATAIN
data_a[1] => ram_block1a1.PORTADATAIN
data_a[2] => ram_block1a2.PORTADATAIN
data_a[3] => ram_block1a3.PORTADATAIN
data_a[4] => ram_block1a4.PORTADATAIN
data_a[5] => ram_block1a5.PORTADATAIN
data_a[6] => ram_block1a6.PORTADATAIN
data_a[7] => ram_block1a7.PORTADATAIN
data_a[8] => ram_block1a8.PORTADATAIN
data_a[9] => ram_block1a9.PORTADATAIN
data_a[10] => ram_block1a10.PORTADATAIN
data_a[11] => ram_block1a11.PORTADATAIN
data_a[12] => ram_block1a12.PORTADATAIN
data_a[13] => ram_block1a13.PORTADATAIN
data_a[14] => ram_block1a14.PORTADATAIN
data_a[15] => ram_block1a15.PORTADATAIN
data_a[16] => ram_block1a16.PORTADATAIN
data_a[17] => ram_block1a17.PORTADATAIN
data_a[18] => ram_block1a18.PORTADATAIN
data_a[19] => ram_block1a19.PORTADATAIN
data_a[20] => ram_block1a20.PORTADATAIN
data_a[21] => ram_block1a21.PORTADATAIN
data_a[22] => ram_block1a22.PORTADATAIN
data_a[23] => ram_block1a23.PORTADATAIN
data_a[24] => ram_block1a24.PORTADATAIN
data_a[25] => ram_block1a25.PORTADATAIN
data_a[26] => ram_block1a26.PORTADATAIN
data_a[27] => ram_block1a27.PORTADATAIN
data_a[28] => ram_block1a28.PORTADATAIN
data_a[29] => ram_block1a29.PORTADATAIN
data_a[30] => ram_block1a30.PORTADATAIN
data_a[31] => ram_block1a31.PORTADATAIN
q_a[0] <= ram_block1a0.PORTADATAOUT
q_a[1] <= ram_block1a1.PORTADATAOUT
q_a[2] <= ram_block1a2.PORTADATAOUT
q_a[3] <= ram_block1a3.PORTADATAOUT
q_a[4] <= ram_block1a4.PORTADATAOUT
q_a[5] <= ram_block1a5.PORTADATAOUT
q_a[6] <= ram_block1a6.PORTADATAOUT
q_a[7] <= ram_block1a7.PORTADATAOUT
q_a[8] <= ram_block1a8.PORTADATAOUT
q_a[9] <= ram_block1a9.PORTADATAOUT
q_a[10] <= ram_block1a10.PORTADATAOUT
q_a[11] <= ram_block1a11.PORTADATAOUT
q_a[12] <= ram_block1a12.PORTADATAOUT
q_a[13] <= ram_block1a13.PORTADATAOUT
q_a[14] <= ram_block1a14.PORTADATAOUT
q_a[15] <= ram_block1a15.PORTADATAOUT
q_a[16] <= ram_block1a16.PORTADATAOUT
q_a[17] <= ram_block1a17.PORTADATAOUT
q_a[18] <= ram_block1a18.PORTADATAOUT
q_a[19] <= ram_block1a19.PORTADATAOUT
q_a[20] <= ram_block1a20.PORTADATAOUT
q_a[21] <= ram_block1a21.PORTADATAOUT
q_a[22] <= ram_block1a22.PORTADATAOUT
q_a[23] <= ram_block1a23.PORTADATAOUT
q_a[24] <= ram_block1a24.PORTADATAOUT
q_a[25] <= ram_block1a25.PORTADATAOUT
q_a[26] <= ram_block1a26.PORTADATAOUT
q_a[27] <= ram_block1a27.PORTADATAOUT
q_a[28] <= ram_block1a28.PORTADATAOUT
q_a[29] <= ram_block1a29.PORTADATAOUT
q_a[30] <= ram_block1a30.PORTADATAOUT
q_a[31] <= ram_block1a31.PORTADATAOUT
wren_a => ram_block1a0.IN0
wren_a => ram_block1a0.PORTAWE
wren_a => ram_block1a1.PORTAWE
wren_a => ram_block1a2.PORTAWE
wren_a => ram_block1a3.PORTAWE
wren_a => ram_block1a4.PORTAWE
wren_a => ram_block1a5.PORTAWE
wren_a => ram_block1a6.PORTAWE
wren_a => ram_block1a7.PORTAWE
wren_a => ram_block1a8.PORTAWE
wren_a => ram_block1a9.PORTAWE
wren_a => ram_block1a10.PORTAWE
wren_a => ram_block1a11.PORTAWE
wren_a => ram_block1a12.PORTAWE
wren_a => ram_block1a13.PORTAWE
wren_a => ram_block1a14.PORTAWE
wren_a => ram_block1a15.PORTAWE
wren_a => ram_block1a16.PORTAWE
wren_a => ram_block1a17.PORTAWE
wren_a => ram_block1a18.PORTAWE
wren_a => ram_block1a19.PORTAWE
wren_a => ram_block1a20.PORTAWE
wren_a => ram_block1a21.PORTAWE
wren_a => ram_block1a22.PORTAWE
wren_a => ram_block1a23.PORTAWE
wren_a => ram_block1a24.PORTAWE
wren_a => ram_block1a25.PORTAWE
wren_a => ram_block1a26.PORTAWE
wren_a => ram_block1a27.PORTAWE
wren_a => ram_block1a28.PORTAWE
wren_a => ram_block1a29.PORTAWE
wren_a => ram_block1a30.PORTAWE
wren_a => ram_block1a31.PORTAWE


|EndeavourSoc|Axi4SharedToApb3Bridge:apbBridge
io_axi_arw_valid => when_Axi4SharedToApb3Bridge_l91.IN1
io_axi_arw_ready <= Selector0.DB_MAX_OUTPUT_PORT_TYPE
io_axi_arw_payload_addr[0] => io_apb_PADDR[0].DATAIN
io_axi_arw_payload_addr[1] => io_apb_PADDR[1].DATAIN
io_axi_arw_payload_addr[2] => io_apb_PADDR[2].DATAIN
io_axi_arw_payload_addr[3] => io_apb_PADDR[3].DATAIN
io_axi_arw_payload_addr[4] => io_apb_PADDR[4].DATAIN
io_axi_arw_payload_addr[5] => io_apb_PADDR[5].DATAIN
io_axi_arw_payload_addr[6] => io_apb_PADDR[6].DATAIN
io_axi_arw_payload_addr[7] => io_apb_PADDR[7].DATAIN
io_axi_arw_payload_addr[8] => io_apb_PADDR[8].DATAIN
io_axi_arw_payload_addr[9] => io_apb_PADDR[9].DATAIN
io_axi_arw_payload_addr[10] => io_apb_PADDR[10].DATAIN
io_axi_arw_payload_addr[11] => io_apb_PADDR[11].DATAIN
io_axi_arw_payload_id[0] => id[0].DATAIN
io_axi_arw_payload_len[0] => ~NO_FANOUT~
io_axi_arw_payload_len[1] => ~NO_FANOUT~
io_axi_arw_payload_len[2] => ~NO_FANOUT~
io_axi_arw_payload_len[3] => ~NO_FANOUT~
io_axi_arw_payload_len[4] => ~NO_FANOUT~
io_axi_arw_payload_len[5] => ~NO_FANOUT~
io_axi_arw_payload_len[6] => ~NO_FANOUT~
io_axi_arw_payload_len[7] => ~NO_FANOUT~
io_axi_arw_payload_size[0] => ~NO_FANOUT~
io_axi_arw_payload_size[1] => ~NO_FANOUT~
io_axi_arw_payload_size[2] => ~NO_FANOUT~
io_axi_arw_payload_burst[0] => ~NO_FANOUT~
io_axi_arw_payload_burst[1] => ~NO_FANOUT~
io_axi_arw_payload_write => when_Axi4SharedToApb3Bridge_l97.IN1
io_axi_arw_payload_write => io_apb_PWRITE.DATAIN
io_axi_arw_payload_write => when_Axi4SharedToApb3Bridge_l91.IN0
io_axi_arw_payload_write => write.DATAIN
io_axi_w_valid => when_Axi4SharedToApb3Bridge_l91.IN1
io_axi_w_ready <= Selector1.DB_MAX_OUTPUT_PORT_TYPE
io_axi_w_payload_data[0] => io_apb_PWDATA[0].DATAIN
io_axi_w_payload_data[1] => io_apb_PWDATA[1].DATAIN
io_axi_w_payload_data[2] => io_apb_PWDATA[2].DATAIN
io_axi_w_payload_data[3] => io_apb_PWDATA[3].DATAIN
io_axi_w_payload_data[4] => io_apb_PWDATA[4].DATAIN
io_axi_w_payload_data[5] => io_apb_PWDATA[5].DATAIN
io_axi_w_payload_data[6] => io_apb_PWDATA[6].DATAIN
io_axi_w_payload_data[7] => io_apb_PWDATA[7].DATAIN
io_axi_w_payload_data[8] => io_apb_PWDATA[8].DATAIN
io_axi_w_payload_data[9] => io_apb_PWDATA[9].DATAIN
io_axi_w_payload_data[10] => io_apb_PWDATA[10].DATAIN
io_axi_w_payload_data[11] => io_apb_PWDATA[11].DATAIN
io_axi_w_payload_data[12] => io_apb_PWDATA[12].DATAIN
io_axi_w_payload_data[13] => io_apb_PWDATA[13].DATAIN
io_axi_w_payload_data[14] => io_apb_PWDATA[14].DATAIN
io_axi_w_payload_data[15] => io_apb_PWDATA[15].DATAIN
io_axi_w_payload_data[16] => io_apb_PWDATA[16].DATAIN
io_axi_w_payload_data[17] => io_apb_PWDATA[17].DATAIN
io_axi_w_payload_data[18] => io_apb_PWDATA[18].DATAIN
io_axi_w_payload_data[19] => io_apb_PWDATA[19].DATAIN
io_axi_w_payload_data[20] => io_apb_PWDATA[20].DATAIN
io_axi_w_payload_data[21] => io_apb_PWDATA[21].DATAIN
io_axi_w_payload_data[22] => io_apb_PWDATA[22].DATAIN
io_axi_w_payload_data[23] => io_apb_PWDATA[23].DATAIN
io_axi_w_payload_data[24] => io_apb_PWDATA[24].DATAIN
io_axi_w_payload_data[25] => io_apb_PWDATA[25].DATAIN
io_axi_w_payload_data[26] => io_apb_PWDATA[26].DATAIN
io_axi_w_payload_data[27] => io_apb_PWDATA[27].DATAIN
io_axi_w_payload_data[28] => io_apb_PWDATA[28].DATAIN
io_axi_w_payload_data[29] => io_apb_PWDATA[29].DATAIN
io_axi_w_payload_data[30] => io_apb_PWDATA[30].DATAIN
io_axi_w_payload_data[31] => io_apb_PWDATA[31].DATAIN
io_axi_w_payload_strb[0] => Equal0.IN3
io_axi_w_payload_strb[1] => Equal0.IN2
io_axi_w_payload_strb[2] => Equal0.IN1
io_axi_w_payload_strb[3] => Equal0.IN0
io_axi_w_payload_last => ~NO_FANOUT~
io_axi_b_valid <= io_axi_b_valid.DB_MAX_OUTPUT_PORT_TYPE
io_axi_b_ready => phase.OUTPUTSELECT
io_axi_b_ready => phase.OUTPUTSELECT
io_axi_b_ready => phase.OUTPUTSELECT
io_axi_b_payload_id[0] <= id[0].DB_MAX_OUTPUT_PORT_TYPE
io_axi_b_payload_resp[0] <= <GND>
io_axi_b_payload_resp[1] <= io_apb_PSLVERROR.DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_valid <= io_axi_r_valid.DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_ready => phase.OUTPUTSELECT
io_axi_r_ready => phase.OUTPUTSELECT
io_axi_r_ready => phase.OUTPUTSELECT
io_axi_r_payload_data[0] <= readedData[0].DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_payload_data[1] <= readedData[1].DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_payload_data[2] <= readedData[2].DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_payload_data[3] <= readedData[3].DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_payload_data[4] <= readedData[4].DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_payload_data[5] <= readedData[5].DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_payload_data[6] <= readedData[6].DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_payload_data[7] <= readedData[7].DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_payload_data[8] <= readedData[8].DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_payload_data[9] <= readedData[9].DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_payload_data[10] <= readedData[10].DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_payload_data[11] <= readedData[11].DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_payload_data[12] <= readedData[12].DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_payload_data[13] <= readedData[13].DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_payload_data[14] <= readedData[14].DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_payload_data[15] <= readedData[15].DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_payload_data[16] <= readedData[16].DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_payload_data[17] <= readedData[17].DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_payload_data[18] <= readedData[18].DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_payload_data[19] <= readedData[19].DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_payload_data[20] <= readedData[20].DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_payload_data[21] <= readedData[21].DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_payload_data[22] <= readedData[22].DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_payload_data[23] <= readedData[23].DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_payload_data[24] <= readedData[24].DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_payload_data[25] <= readedData[25].DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_payload_data[26] <= readedData[26].DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_payload_data[27] <= readedData[27].DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_payload_data[28] <= readedData[28].DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_payload_data[29] <= readedData[29].DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_payload_data[30] <= readedData[30].DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_payload_data[31] <= readedData[31].DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_payload_id[0] <= id[0].DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_payload_resp[0] <= <GND>
io_axi_r_payload_resp[1] <= io_apb_PSLVERROR.DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_payload_last <= <VCC>
io_apb_PADDR[0] <= io_axi_arw_payload_addr[0].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PADDR[1] <= io_axi_arw_payload_addr[1].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PADDR[2] <= io_axi_arw_payload_addr[2].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PADDR[3] <= io_axi_arw_payload_addr[3].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PADDR[4] <= io_axi_arw_payload_addr[4].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PADDR[5] <= io_axi_arw_payload_addr[5].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PADDR[6] <= io_axi_arw_payload_addr[6].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PADDR[7] <= io_axi_arw_payload_addr[7].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PADDR[8] <= io_axi_arw_payload_addr[8].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PADDR[9] <= io_axi_arw_payload_addr[9].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PADDR[10] <= io_axi_arw_payload_addr[10].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PADDR[11] <= io_axi_arw_payload_addr[11].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PSEL[0] <= Selector2.DB_MAX_OUTPUT_PORT_TYPE
io_apb_PENABLE <= io_apb_PENABLE.DB_MAX_OUTPUT_PORT_TYPE
io_apb_PREADY => io_axi_w_ready.OUTPUTSELECT
io_apb_PREADY => phase.OUTPUTSELECT
io_apb_PREADY => phase.OUTPUTSELECT
io_apb_PREADY => phase.OUTPUTSELECT
io_apb_PREADY => readedData.OUTPUTSELECT
io_apb_PREADY => readedData.OUTPUTSELECT
io_apb_PREADY => readedData.OUTPUTSELECT
io_apb_PREADY => readedData.OUTPUTSELECT
io_apb_PREADY => readedData.OUTPUTSELECT
io_apb_PREADY => readedData.OUTPUTSELECT
io_apb_PREADY => readedData.OUTPUTSELECT
io_apb_PREADY => readedData.OUTPUTSELECT
io_apb_PREADY => readedData.OUTPUTSELECT
io_apb_PREADY => readedData.OUTPUTSELECT
io_apb_PREADY => readedData.OUTPUTSELECT
io_apb_PREADY => readedData.OUTPUTSELECT
io_apb_PREADY => readedData.OUTPUTSELECT
io_apb_PREADY => readedData.OUTPUTSELECT
io_apb_PREADY => readedData.OUTPUTSELECT
io_apb_PREADY => readedData.OUTPUTSELECT
io_apb_PREADY => readedData.OUTPUTSELECT
io_apb_PREADY => readedData.OUTPUTSELECT
io_apb_PREADY => readedData.OUTPUTSELECT
io_apb_PREADY => readedData.OUTPUTSELECT
io_apb_PREADY => readedData.OUTPUTSELECT
io_apb_PREADY => readedData.OUTPUTSELECT
io_apb_PREADY => readedData.OUTPUTSELECT
io_apb_PREADY => readedData.OUTPUTSELECT
io_apb_PREADY => readedData.OUTPUTSELECT
io_apb_PREADY => readedData.OUTPUTSELECT
io_apb_PREADY => readedData.OUTPUTSELECT
io_apb_PREADY => readedData.OUTPUTSELECT
io_apb_PREADY => readedData.OUTPUTSELECT
io_apb_PREADY => readedData.OUTPUTSELECT
io_apb_PREADY => readedData.OUTPUTSELECT
io_apb_PREADY => readedData.OUTPUTSELECT
io_apb_PREADY => Selector0.IN3
io_apb_PWRITE <= io_axi_arw_payload_write.DB_MAX_OUTPUT_PORT_TYPE
io_apb_PWDATA[0] <= io_axi_w_payload_data[0].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PWDATA[1] <= io_axi_w_payload_data[1].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PWDATA[2] <= io_axi_w_payload_data[2].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PWDATA[3] <= io_axi_w_payload_data[3].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PWDATA[4] <= io_axi_w_payload_data[4].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PWDATA[5] <= io_axi_w_payload_data[5].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PWDATA[6] <= io_axi_w_payload_data[6].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PWDATA[7] <= io_axi_w_payload_data[7].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PWDATA[8] <= io_axi_w_payload_data[8].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PWDATA[9] <= io_axi_w_payload_data[9].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PWDATA[10] <= io_axi_w_payload_data[10].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PWDATA[11] <= io_axi_w_payload_data[11].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PWDATA[12] <= io_axi_w_payload_data[12].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PWDATA[13] <= io_axi_w_payload_data[13].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PWDATA[14] <= io_axi_w_payload_data[14].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PWDATA[15] <= io_axi_w_payload_data[15].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PWDATA[16] <= io_axi_w_payload_data[16].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PWDATA[17] <= io_axi_w_payload_data[17].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PWDATA[18] <= io_axi_w_payload_data[18].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PWDATA[19] <= io_axi_w_payload_data[19].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PWDATA[20] <= io_axi_w_payload_data[20].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PWDATA[21] <= io_axi_w_payload_data[21].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PWDATA[22] <= io_axi_w_payload_data[22].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PWDATA[23] <= io_axi_w_payload_data[23].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PWDATA[24] <= io_axi_w_payload_data[24].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PWDATA[25] <= io_axi_w_payload_data[25].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PWDATA[26] <= io_axi_w_payload_data[26].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PWDATA[27] <= io_axi_w_payload_data[27].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PWDATA[28] <= io_axi_w_payload_data[28].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PWDATA[29] <= io_axi_w_payload_data[29].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PWDATA[30] <= io_axi_w_payload_data[30].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PWDATA[31] <= io_axi_w_payload_data[31].DB_MAX_OUTPUT_PORT_TYPE
io_apb_PRDATA[0] => readedData.DATAB
io_apb_PRDATA[1] => readedData.DATAB
io_apb_PRDATA[2] => readedData.DATAB
io_apb_PRDATA[3] => readedData.DATAB
io_apb_PRDATA[4] => readedData.DATAB
io_apb_PRDATA[5] => readedData.DATAB
io_apb_PRDATA[6] => readedData.DATAB
io_apb_PRDATA[7] => readedData.DATAB
io_apb_PRDATA[8] => readedData.DATAB
io_apb_PRDATA[9] => readedData.DATAB
io_apb_PRDATA[10] => readedData.DATAB
io_apb_PRDATA[11] => readedData.DATAB
io_apb_PRDATA[12] => readedData.DATAB
io_apb_PRDATA[13] => readedData.DATAB
io_apb_PRDATA[14] => readedData.DATAB
io_apb_PRDATA[15] => readedData.DATAB
io_apb_PRDATA[16] => readedData.DATAB
io_apb_PRDATA[17] => readedData.DATAB
io_apb_PRDATA[18] => readedData.DATAB
io_apb_PRDATA[19] => readedData.DATAB
io_apb_PRDATA[20] => readedData.DATAB
io_apb_PRDATA[21] => readedData.DATAB
io_apb_PRDATA[22] => readedData.DATAB
io_apb_PRDATA[23] => readedData.DATAB
io_apb_PRDATA[24] => readedData.DATAB
io_apb_PRDATA[25] => readedData.DATAB
io_apb_PRDATA[26] => readedData.DATAB
io_apb_PRDATA[27] => readedData.DATAB
io_apb_PRDATA[28] => readedData.DATAB
io_apb_PRDATA[29] => readedData.DATAB
io_apb_PRDATA[30] => readedData.DATAB
io_apb_PRDATA[31] => readedData.DATAB
io_apb_PSLVERROR => io_axi_b_payload_resp[1].DATAIN
io_apb_PSLVERROR => io_axi_r_payload_resp[1].DATAIN
clk_cpu => readedData[0].CLK
clk_cpu => readedData[1].CLK
clk_cpu => readedData[2].CLK
clk_cpu => readedData[3].CLK
clk_cpu => readedData[4].CLK
clk_cpu => readedData[5].CLK
clk_cpu => readedData[6].CLK
clk_cpu => readedData[7].CLK
clk_cpu => readedData[8].CLK
clk_cpu => readedData[9].CLK
clk_cpu => readedData[10].CLK
clk_cpu => readedData[11].CLK
clk_cpu => readedData[12].CLK
clk_cpu => readedData[13].CLK
clk_cpu => readedData[14].CLK
clk_cpu => readedData[15].CLK
clk_cpu => readedData[16].CLK
clk_cpu => readedData[17].CLK
clk_cpu => readedData[18].CLK
clk_cpu => readedData[19].CLK
clk_cpu => readedData[20].CLK
clk_cpu => readedData[21].CLK
clk_cpu => readedData[22].CLK
clk_cpu => readedData[23].CLK
clk_cpu => readedData[24].CLK
clk_cpu => readedData[25].CLK
clk_cpu => readedData[26].CLK
clk_cpu => readedData[27].CLK
clk_cpu => readedData[28].CLK
clk_cpu => readedData[29].CLK
clk_cpu => readedData[30].CLK
clk_cpu => readedData[31].CLK
clk_cpu => id[0].CLK
clk_cpu => write.CLK
clk_cpu => phase~2.DATAIN
reset => phase~4.DATAIN


|EndeavourSoc|Axi4ReadOnlyDecoder:axi4ReadOnlyDecoder_1
io_input_ar_valid => io_input_ar_fire.IN1
io_input_ar_valid => decodedCmdSels[1].IN1
io_input_ar_valid => decodedCmdSels[0].IN1
io_input_ar_valid => errorSlave_io_axi_ar_valid.IN1
io_input_ar_valid => io_outputs_0_ar_valid.IN1
io_input_ar_valid => io_outputs_1_ar_valid.IN1
io_input_ar_ready <= io_input_ar_ready.DB_MAX_OUTPUT_PORT_TYPE
io_input_ar_payload_addr[0] => io_input_ar_payload_addr[0].IN1
io_input_ar_payload_addr[1] => io_input_ar_payload_addr[1].IN1
io_input_ar_payload_addr[2] => io_input_ar_payload_addr[2].IN1
io_input_ar_payload_addr[3] => io_input_ar_payload_addr[3].IN1
io_input_ar_payload_addr[4] => io_input_ar_payload_addr[4].IN1
io_input_ar_payload_addr[5] => io_input_ar_payload_addr[5].IN1
io_input_ar_payload_addr[6] => io_input_ar_payload_addr[6].IN1
io_input_ar_payload_addr[7] => io_input_ar_payload_addr[7].IN1
io_input_ar_payload_addr[8] => io_input_ar_payload_addr[8].IN1
io_input_ar_payload_addr[9] => io_input_ar_payload_addr[9].IN1
io_input_ar_payload_addr[10] => io_input_ar_payload_addr[10].IN1
io_input_ar_payload_addr[11] => io_input_ar_payload_addr[11].IN1
io_input_ar_payload_addr[12] => io_input_ar_payload_addr[12].IN1
io_input_ar_payload_addr[13] => io_input_ar_payload_addr[13].IN1
io_input_ar_payload_addr[14] => io_input_ar_payload_addr[14].IN1
io_input_ar_payload_addr[15] => io_input_ar_payload_addr[15].IN1
io_input_ar_payload_addr[16] => io_input_ar_payload_addr[16].IN1
io_input_ar_payload_addr[17] => io_input_ar_payload_addr[17].IN1
io_input_ar_payload_addr[18] => io_input_ar_payload_addr[18].IN1
io_input_ar_payload_addr[19] => io_input_ar_payload_addr[19].IN1
io_input_ar_payload_addr[20] => io_input_ar_payload_addr[20].IN1
io_input_ar_payload_addr[21] => io_input_ar_payload_addr[21].IN1
io_input_ar_payload_addr[22] => io_input_ar_payload_addr[22].IN1
io_input_ar_payload_addr[23] => io_input_ar_payload_addr[23].IN1
io_input_ar_payload_addr[24] => io_input_ar_payload_addr[24].IN1
io_input_ar_payload_addr[25] => io_input_ar_payload_addr[25].IN1
io_input_ar_payload_addr[26] => io_input_ar_payload_addr[26].IN1
io_input_ar_payload_addr[27] => io_input_ar_payload_addr[27].IN1
io_input_ar_payload_addr[28] => io_input_ar_payload_addr[28].IN1
io_input_ar_payload_addr[29] => io_input_ar_payload_addr[29].IN1
io_input_ar_payload_addr[30] => io_input_ar_payload_addr[30].IN1
io_input_ar_payload_addr[31] => io_input_ar_payload_addr[31].IN1
io_input_ar_payload_len[0] => io_input_ar_payload_len[0].IN1
io_input_ar_payload_len[1] => io_input_ar_payload_len[1].IN1
io_input_ar_payload_len[2] => io_input_ar_payload_len[2].IN1
io_input_ar_payload_len[3] => io_input_ar_payload_len[3].IN1
io_input_ar_payload_len[4] => io_input_ar_payload_len[4].IN1
io_input_ar_payload_len[5] => io_input_ar_payload_len[5].IN1
io_input_ar_payload_len[6] => io_input_ar_payload_len[6].IN1
io_input_ar_payload_len[7] => io_input_ar_payload_len[7].IN1
io_input_ar_payload_burst[0] => io_input_ar_payload_burst[0].IN1
io_input_ar_payload_burst[1] => io_input_ar_payload_burst[1].IN1
io_input_ar_payload_cache[0] => io_input_ar_payload_cache[0].IN1
io_input_ar_payload_cache[1] => io_input_ar_payload_cache[1].IN1
io_input_ar_payload_cache[2] => io_input_ar_payload_cache[2].IN1
io_input_ar_payload_cache[3] => io_input_ar_payload_cache[3].IN1
io_input_ar_payload_prot[0] => io_input_ar_payload_prot[0].IN1
io_input_ar_payload_prot[1] => io_input_ar_payload_prot[1].IN1
io_input_ar_payload_prot[2] => io_input_ar_payload_prot[2].IN1
io_input_r_valid <= io_input_r_valid.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_ready => io_input_r_ready.IN1
io_input_r_payload_data[0] <= io_input_r_payload_data.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[1] <= io_input_r_payload_data.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[2] <= io_input_r_payload_data.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[3] <= io_input_r_payload_data.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[4] <= io_input_r_payload_data.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[5] <= io_input_r_payload_data.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[6] <= io_input_r_payload_data.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[7] <= io_input_r_payload_data.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[8] <= io_input_r_payload_data.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[9] <= io_input_r_payload_data.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[10] <= io_input_r_payload_data.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[11] <= io_input_r_payload_data.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[12] <= io_input_r_payload_data.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[13] <= io_input_r_payload_data.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[14] <= io_input_r_payload_data.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[15] <= io_input_r_payload_data.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[16] <= io_input_r_payload_data.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[17] <= io_input_r_payload_data.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[18] <= io_input_r_payload_data.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[19] <= io_input_r_payload_data.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[20] <= io_input_r_payload_data.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[21] <= io_input_r_payload_data.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[22] <= io_input_r_payload_data.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[23] <= io_input_r_payload_data.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[24] <= io_input_r_payload_data.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[25] <= io_input_r_payload_data.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[26] <= io_input_r_payload_data.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[27] <= io_input_r_payload_data.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[28] <= io_input_r_payload_data.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[29] <= io_input_r_payload_data.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[30] <= io_input_r_payload_data.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[31] <= io_input_r_payload_data.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_resp[0] <= io_input_r_payload_resp.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_resp[1] <= io_input_r_payload_resp.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_last <= io_input_r_payload_last.DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_valid <= io_outputs_0_ar_valid.DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_ready => io_input_ar_ready.IN1
io_outputs_0_ar_payload_addr[0] <= io_input_ar_payload_addr[0].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_addr[1] <= io_input_ar_payload_addr[1].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_addr[2] <= io_input_ar_payload_addr[2].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_addr[3] <= io_input_ar_payload_addr[3].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_addr[4] <= io_input_ar_payload_addr[4].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_addr[5] <= io_input_ar_payload_addr[5].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_addr[6] <= io_input_ar_payload_addr[6].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_addr[7] <= io_input_ar_payload_addr[7].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_addr[8] <= io_input_ar_payload_addr[8].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_addr[9] <= io_input_ar_payload_addr[9].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_addr[10] <= io_input_ar_payload_addr[10].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_addr[11] <= io_input_ar_payload_addr[11].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_addr[12] <= io_input_ar_payload_addr[12].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_addr[13] <= io_input_ar_payload_addr[13].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_addr[14] <= io_input_ar_payload_addr[14].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_addr[15] <= io_input_ar_payload_addr[15].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_addr[16] <= io_input_ar_payload_addr[16].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_addr[17] <= io_input_ar_payload_addr[17].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_addr[18] <= io_input_ar_payload_addr[18].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_addr[19] <= io_input_ar_payload_addr[19].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_addr[20] <= io_input_ar_payload_addr[20].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_addr[21] <= io_input_ar_payload_addr[21].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_addr[22] <= io_input_ar_payload_addr[22].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_addr[23] <= io_input_ar_payload_addr[23].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_addr[24] <= io_input_ar_payload_addr[24].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_addr[25] <= io_input_ar_payload_addr[25].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_addr[26] <= io_input_ar_payload_addr[26].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_addr[27] <= io_input_ar_payload_addr[27].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_addr[28] <= io_input_ar_payload_addr[28].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_addr[29] <= io_input_ar_payload_addr[29].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_addr[30] <= io_input_ar_payload_addr[30].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_addr[31] <= io_input_ar_payload_addr[31].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_len[0] <= io_input_ar_payload_len[0].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_len[1] <= io_input_ar_payload_len[1].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_len[2] <= io_input_ar_payload_len[2].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_len[3] <= io_input_ar_payload_len[3].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_len[4] <= io_input_ar_payload_len[4].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_len[5] <= io_input_ar_payload_len[5].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_len[6] <= io_input_ar_payload_len[6].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_len[7] <= io_input_ar_payload_len[7].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_burst[0] <= io_input_ar_payload_burst[0].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_burst[1] <= io_input_ar_payload_burst[1].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_cache[0] <= io_input_ar_payload_cache[0].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_cache[1] <= io_input_ar_payload_cache[1].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_cache[2] <= io_input_ar_payload_cache[2].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_cache[3] <= io_input_ar_payload_cache[3].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_prot[0] <= io_input_ar_payload_prot[0].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_prot[1] <= io_input_ar_payload_prot[1].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_ar_payload_prot[2] <= io_input_ar_payload_prot[2].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_r_valid => WideOr1.IN0
io_outputs_0_r_ready <= io_input_r_ready.DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_r_payload_data[0] => io_input_r_payload_data.DATAB
io_outputs_0_r_payload_data[1] => io_input_r_payload_data.DATAB
io_outputs_0_r_payload_data[2] => io_input_r_payload_data.DATAB
io_outputs_0_r_payload_data[3] => io_input_r_payload_data.DATAB
io_outputs_0_r_payload_data[4] => io_input_r_payload_data.DATAB
io_outputs_0_r_payload_data[5] => io_input_r_payload_data.DATAB
io_outputs_0_r_payload_data[6] => io_input_r_payload_data.DATAB
io_outputs_0_r_payload_data[7] => io_input_r_payload_data.DATAB
io_outputs_0_r_payload_data[8] => io_input_r_payload_data.DATAB
io_outputs_0_r_payload_data[9] => io_input_r_payload_data.DATAB
io_outputs_0_r_payload_data[10] => io_input_r_payload_data.DATAB
io_outputs_0_r_payload_data[11] => io_input_r_payload_data.DATAB
io_outputs_0_r_payload_data[12] => io_input_r_payload_data.DATAB
io_outputs_0_r_payload_data[13] => io_input_r_payload_data.DATAB
io_outputs_0_r_payload_data[14] => io_input_r_payload_data.DATAB
io_outputs_0_r_payload_data[15] => io_input_r_payload_data.DATAB
io_outputs_0_r_payload_data[16] => io_input_r_payload_data.DATAB
io_outputs_0_r_payload_data[17] => io_input_r_payload_data.DATAB
io_outputs_0_r_payload_data[18] => io_input_r_payload_data.DATAB
io_outputs_0_r_payload_data[19] => io_input_r_payload_data.DATAB
io_outputs_0_r_payload_data[20] => io_input_r_payload_data.DATAB
io_outputs_0_r_payload_data[21] => io_input_r_payload_data.DATAB
io_outputs_0_r_payload_data[22] => io_input_r_payload_data.DATAB
io_outputs_0_r_payload_data[23] => io_input_r_payload_data.DATAB
io_outputs_0_r_payload_data[24] => io_input_r_payload_data.DATAB
io_outputs_0_r_payload_data[25] => io_input_r_payload_data.DATAB
io_outputs_0_r_payload_data[26] => io_input_r_payload_data.DATAB
io_outputs_0_r_payload_data[27] => io_input_r_payload_data.DATAB
io_outputs_0_r_payload_data[28] => io_input_r_payload_data.DATAB
io_outputs_0_r_payload_data[29] => io_input_r_payload_data.DATAB
io_outputs_0_r_payload_data[30] => io_input_r_payload_data.DATAB
io_outputs_0_r_payload_data[31] => io_input_r_payload_data.DATAB
io_outputs_0_r_payload_resp[0] => io_input_r_payload_resp.DATAB
io_outputs_0_r_payload_resp[1] => io_input_r_payload_resp.DATAB
io_outputs_0_r_payload_last => io_input_r_payload_last.DATAB
io_outputs_1_ar_valid <= io_outputs_1_ar_valid.DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_ready => io_input_ar_ready.IN1
io_outputs_1_ar_payload_addr[0] <= io_input_ar_payload_addr[0].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_addr[1] <= io_input_ar_payload_addr[1].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_addr[2] <= io_input_ar_payload_addr[2].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_addr[3] <= io_input_ar_payload_addr[3].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_addr[4] <= io_input_ar_payload_addr[4].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_addr[5] <= io_input_ar_payload_addr[5].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_addr[6] <= io_input_ar_payload_addr[6].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_addr[7] <= io_input_ar_payload_addr[7].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_addr[8] <= io_input_ar_payload_addr[8].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_addr[9] <= io_input_ar_payload_addr[9].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_addr[10] <= io_input_ar_payload_addr[10].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_addr[11] <= io_input_ar_payload_addr[11].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_addr[12] <= io_input_ar_payload_addr[12].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_addr[13] <= io_input_ar_payload_addr[13].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_addr[14] <= io_input_ar_payload_addr[14].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_addr[15] <= io_input_ar_payload_addr[15].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_addr[16] <= io_input_ar_payload_addr[16].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_addr[17] <= io_input_ar_payload_addr[17].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_addr[18] <= io_input_ar_payload_addr[18].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_addr[19] <= io_input_ar_payload_addr[19].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_addr[20] <= io_input_ar_payload_addr[20].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_addr[21] <= io_input_ar_payload_addr[21].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_addr[22] <= io_input_ar_payload_addr[22].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_addr[23] <= io_input_ar_payload_addr[23].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_addr[24] <= io_input_ar_payload_addr[24].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_addr[25] <= io_input_ar_payload_addr[25].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_addr[26] <= io_input_ar_payload_addr[26].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_addr[27] <= io_input_ar_payload_addr[27].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_addr[28] <= io_input_ar_payload_addr[28].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_addr[29] <= io_input_ar_payload_addr[29].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_addr[30] <= io_input_ar_payload_addr[30].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_addr[31] <= io_input_ar_payload_addr[31].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_len[0] <= io_input_ar_payload_len[0].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_len[1] <= io_input_ar_payload_len[1].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_len[2] <= io_input_ar_payload_len[2].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_len[3] <= io_input_ar_payload_len[3].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_len[4] <= io_input_ar_payload_len[4].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_len[5] <= io_input_ar_payload_len[5].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_len[6] <= io_input_ar_payload_len[6].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_len[7] <= io_input_ar_payload_len[7].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_burst[0] <= io_input_ar_payload_burst[0].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_burst[1] <= io_input_ar_payload_burst[1].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_cache[0] <= io_input_ar_payload_cache[0].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_cache[1] <= io_input_ar_payload_cache[1].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_cache[2] <= io_input_ar_payload_cache[2].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_cache[3] <= io_input_ar_payload_cache[3].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_prot[0] <= io_input_ar_payload_prot[0].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_prot[1] <= io_input_ar_payload_prot[1].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_ar_payload_prot[2] <= io_input_ar_payload_prot[2].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_r_valid => WideOr1.IN1
io_outputs_1_r_ready <= io_input_r_ready.DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_r_payload_data[0] => io_input_r_payload_data.DATAA
io_outputs_1_r_payload_data[1] => io_input_r_payload_data.DATAA
io_outputs_1_r_payload_data[2] => io_input_r_payload_data.DATAA
io_outputs_1_r_payload_data[3] => io_input_r_payload_data.DATAA
io_outputs_1_r_payload_data[4] => io_input_r_payload_data.DATAA
io_outputs_1_r_payload_data[5] => io_input_r_payload_data.DATAA
io_outputs_1_r_payload_data[6] => io_input_r_payload_data.DATAA
io_outputs_1_r_payload_data[7] => io_input_r_payload_data.DATAA
io_outputs_1_r_payload_data[8] => io_input_r_payload_data.DATAA
io_outputs_1_r_payload_data[9] => io_input_r_payload_data.DATAA
io_outputs_1_r_payload_data[10] => io_input_r_payload_data.DATAA
io_outputs_1_r_payload_data[11] => io_input_r_payload_data.DATAA
io_outputs_1_r_payload_data[12] => io_input_r_payload_data.DATAA
io_outputs_1_r_payload_data[13] => io_input_r_payload_data.DATAA
io_outputs_1_r_payload_data[14] => io_input_r_payload_data.DATAA
io_outputs_1_r_payload_data[15] => io_input_r_payload_data.DATAA
io_outputs_1_r_payload_data[16] => io_input_r_payload_data.DATAA
io_outputs_1_r_payload_data[17] => io_input_r_payload_data.DATAA
io_outputs_1_r_payload_data[18] => io_input_r_payload_data.DATAA
io_outputs_1_r_payload_data[19] => io_input_r_payload_data.DATAA
io_outputs_1_r_payload_data[20] => io_input_r_payload_data.DATAA
io_outputs_1_r_payload_data[21] => io_input_r_payload_data.DATAA
io_outputs_1_r_payload_data[22] => io_input_r_payload_data.DATAA
io_outputs_1_r_payload_data[23] => io_input_r_payload_data.DATAA
io_outputs_1_r_payload_data[24] => io_input_r_payload_data.DATAA
io_outputs_1_r_payload_data[25] => io_input_r_payload_data.DATAA
io_outputs_1_r_payload_data[26] => io_input_r_payload_data.DATAA
io_outputs_1_r_payload_data[27] => io_input_r_payload_data.DATAA
io_outputs_1_r_payload_data[28] => io_input_r_payload_data.DATAA
io_outputs_1_r_payload_data[29] => io_input_r_payload_data.DATAA
io_outputs_1_r_payload_data[30] => io_input_r_payload_data.DATAA
io_outputs_1_r_payload_data[31] => io_input_r_payload_data.DATAA
io_outputs_1_r_payload_resp[0] => io_input_r_payload_resp.DATAA
io_outputs_1_r_payload_resp[1] => io_input_r_payload_resp.DATAA
io_outputs_1_r_payload_last => io_input_r_payload_last.DATAA
clk_cpu => clk_cpu.IN1
reset => reset.IN1


|EndeavourSoc|Axi4ReadOnlyDecoder:axi4ReadOnlyDecoder_1|Axi4ReadOnlyErrorSlave:errorSlave
io_axi_ar_valid => io_axi_ar_fire.IN1
io_axi_ar_ready <= sendRsp.DB_MAX_OUTPUT_PORT_TYPE
io_axi_ar_payload_addr[0] => ~NO_FANOUT~
io_axi_ar_payload_addr[1] => ~NO_FANOUT~
io_axi_ar_payload_addr[2] => ~NO_FANOUT~
io_axi_ar_payload_addr[3] => ~NO_FANOUT~
io_axi_ar_payload_addr[4] => ~NO_FANOUT~
io_axi_ar_payload_addr[5] => ~NO_FANOUT~
io_axi_ar_payload_addr[6] => ~NO_FANOUT~
io_axi_ar_payload_addr[7] => ~NO_FANOUT~
io_axi_ar_payload_addr[8] => ~NO_FANOUT~
io_axi_ar_payload_addr[9] => ~NO_FANOUT~
io_axi_ar_payload_addr[10] => ~NO_FANOUT~
io_axi_ar_payload_addr[11] => ~NO_FANOUT~
io_axi_ar_payload_addr[12] => ~NO_FANOUT~
io_axi_ar_payload_addr[13] => ~NO_FANOUT~
io_axi_ar_payload_addr[14] => ~NO_FANOUT~
io_axi_ar_payload_addr[15] => ~NO_FANOUT~
io_axi_ar_payload_addr[16] => ~NO_FANOUT~
io_axi_ar_payload_addr[17] => ~NO_FANOUT~
io_axi_ar_payload_addr[18] => ~NO_FANOUT~
io_axi_ar_payload_addr[19] => ~NO_FANOUT~
io_axi_ar_payload_addr[20] => ~NO_FANOUT~
io_axi_ar_payload_addr[21] => ~NO_FANOUT~
io_axi_ar_payload_addr[22] => ~NO_FANOUT~
io_axi_ar_payload_addr[23] => ~NO_FANOUT~
io_axi_ar_payload_addr[24] => ~NO_FANOUT~
io_axi_ar_payload_addr[25] => ~NO_FANOUT~
io_axi_ar_payload_addr[26] => ~NO_FANOUT~
io_axi_ar_payload_addr[27] => ~NO_FANOUT~
io_axi_ar_payload_addr[28] => ~NO_FANOUT~
io_axi_ar_payload_addr[29] => ~NO_FANOUT~
io_axi_ar_payload_addr[30] => ~NO_FANOUT~
io_axi_ar_payload_addr[31] => ~NO_FANOUT~
io_axi_ar_payload_len[0] => remaining.DATAB
io_axi_ar_payload_len[1] => remaining.DATAB
io_axi_ar_payload_len[2] => remaining.DATAB
io_axi_ar_payload_len[3] => remaining.DATAB
io_axi_ar_payload_len[4] => remaining.DATAB
io_axi_ar_payload_len[5] => remaining.DATAB
io_axi_ar_payload_len[6] => remaining.DATAB
io_axi_ar_payload_len[7] => remaining.DATAB
io_axi_ar_payload_burst[0] => ~NO_FANOUT~
io_axi_ar_payload_burst[1] => ~NO_FANOUT~
io_axi_ar_payload_cache[0] => ~NO_FANOUT~
io_axi_ar_payload_cache[1] => ~NO_FANOUT~
io_axi_ar_payload_cache[2] => ~NO_FANOUT~
io_axi_ar_payload_cache[3] => ~NO_FANOUT~
io_axi_ar_payload_prot[0] => ~NO_FANOUT~
io_axi_ar_payload_prot[1] => ~NO_FANOUT~
io_axi_ar_payload_prot[2] => ~NO_FANOUT~
io_axi_r_valid <= sendRsp.DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_ready => sendRsp.OUTPUTSELECT
io_axi_r_ready => remaining.OUTPUTSELECT
io_axi_r_ready => remaining.OUTPUTSELECT
io_axi_r_ready => remaining.OUTPUTSELECT
io_axi_r_ready => remaining.OUTPUTSELECT
io_axi_r_ready => remaining.OUTPUTSELECT
io_axi_r_ready => remaining.OUTPUTSELECT
io_axi_r_ready => remaining.OUTPUTSELECT
io_axi_r_ready => remaining.OUTPUTSELECT
io_axi_r_payload_data[0] <= <GND>
io_axi_r_payload_data[1] <= <GND>
io_axi_r_payload_data[2] <= <GND>
io_axi_r_payload_data[3] <= <GND>
io_axi_r_payload_data[4] <= <GND>
io_axi_r_payload_data[5] <= <GND>
io_axi_r_payload_data[6] <= <GND>
io_axi_r_payload_data[7] <= <GND>
io_axi_r_payload_data[8] <= <GND>
io_axi_r_payload_data[9] <= <GND>
io_axi_r_payload_data[10] <= <GND>
io_axi_r_payload_data[11] <= <GND>
io_axi_r_payload_data[12] <= <GND>
io_axi_r_payload_data[13] <= <GND>
io_axi_r_payload_data[14] <= <GND>
io_axi_r_payload_data[15] <= <GND>
io_axi_r_payload_data[16] <= <GND>
io_axi_r_payload_data[17] <= <GND>
io_axi_r_payload_data[18] <= <GND>
io_axi_r_payload_data[19] <= <GND>
io_axi_r_payload_data[20] <= <GND>
io_axi_r_payload_data[21] <= <GND>
io_axi_r_payload_data[22] <= <GND>
io_axi_r_payload_data[23] <= <GND>
io_axi_r_payload_data[24] <= <GND>
io_axi_r_payload_data[25] <= <GND>
io_axi_r_payload_data[26] <= <GND>
io_axi_r_payload_data[27] <= <GND>
io_axi_r_payload_data[28] <= <GND>
io_axi_r_payload_data[29] <= <GND>
io_axi_r_payload_data[30] <= <GND>
io_axi_r_payload_data[31] <= <GND>
io_axi_r_payload_resp[0] <= <VCC>
io_axi_r_payload_resp[1] <= <VCC>
io_axi_r_payload_last <= Equal0.DB_MAX_OUTPUT_PORT_TYPE
clk_cpu => remaining[0].CLK
clk_cpu => remaining[1].CLK
clk_cpu => remaining[2].CLK
clk_cpu => remaining[3].CLK
clk_cpu => remaining[4].CLK
clk_cpu => remaining[5].CLK
clk_cpu => remaining[6].CLK
clk_cpu => remaining[7].CLK
clk_cpu => sendRsp.CLK
reset => sendRsp.ACLR


|EndeavourSoc|Axi4SharedDecoder:dbus_axi_decoder
io_input_arw_valid => io_input_arw_fire.IN1
io_input_arw_valid => cmdAllowedStart.IN1
io_input_arw_valid => errorSlave_io_axi_arw_valid.IN1
io_input_arw_valid => io_sharedOutputs_0_arw_valid.IN1
io_input_arw_valid => io_sharedOutputs_1_arw_valid.IN1
io_input_arw_valid => io_sharedOutputs_2_arw_valid.IN1
io_input_arw_ready <= io_input_arw_ready.DB_MAX_OUTPUT_PORT_TYPE
io_input_arw_payload_addr[0] => io_input_arw_payload_addr[0].IN1
io_input_arw_payload_addr[1] => io_input_arw_payload_addr[1].IN1
io_input_arw_payload_addr[2] => io_input_arw_payload_addr[2].IN1
io_input_arw_payload_addr[3] => io_input_arw_payload_addr[3].IN1
io_input_arw_payload_addr[4] => io_input_arw_payload_addr[4].IN1
io_input_arw_payload_addr[5] => io_input_arw_payload_addr[5].IN1
io_input_arw_payload_addr[6] => io_input_arw_payload_addr[6].IN1
io_input_arw_payload_addr[7] => io_input_arw_payload_addr[7].IN1
io_input_arw_payload_addr[8] => io_input_arw_payload_addr[8].IN1
io_input_arw_payload_addr[9] => io_input_arw_payload_addr[9].IN1
io_input_arw_payload_addr[10] => io_input_arw_payload_addr[10].IN1
io_input_arw_payload_addr[11] => io_input_arw_payload_addr[11].IN1
io_input_arw_payload_addr[12] => io_input_arw_payload_addr[12].IN1
io_input_arw_payload_addr[13] => io_input_arw_payload_addr[13].IN1
io_input_arw_payload_addr[14] => io_input_arw_payload_addr[14].IN1
io_input_arw_payload_addr[15] => io_input_arw_payload_addr[15].IN1
io_input_arw_payload_addr[16] => io_input_arw_payload_addr[16].IN1
io_input_arw_payload_addr[17] => io_input_arw_payload_addr[17].IN1
io_input_arw_payload_addr[18] => io_input_arw_payload_addr[18].IN1
io_input_arw_payload_addr[19] => io_input_arw_payload_addr[19].IN1
io_input_arw_payload_addr[20] => io_input_arw_payload_addr[20].IN1
io_input_arw_payload_addr[21] => io_input_arw_payload_addr[21].IN1
io_input_arw_payload_addr[22] => io_input_arw_payload_addr[22].IN1
io_input_arw_payload_addr[23] => io_input_arw_payload_addr[23].IN1
io_input_arw_payload_addr[24] => io_input_arw_payload_addr[24].IN1
io_input_arw_payload_addr[25] => io_input_arw_payload_addr[25].IN1
io_input_arw_payload_addr[26] => io_input_arw_payload_addr[26].IN1
io_input_arw_payload_addr[27] => io_input_arw_payload_addr[27].IN1
io_input_arw_payload_addr[28] => io_input_arw_payload_addr[28].IN1
io_input_arw_payload_addr[29] => io_input_arw_payload_addr[29].IN1
io_input_arw_payload_addr[30] => io_input_arw_payload_addr[30].IN1
io_input_arw_payload_addr[31] => io_input_arw_payload_addr[31].IN1
io_input_arw_payload_len[0] => io_input_arw_payload_len[0].IN1
io_input_arw_payload_len[1] => io_input_arw_payload_len[1].IN1
io_input_arw_payload_len[2] => io_input_arw_payload_len[2].IN1
io_input_arw_payload_len[3] => io_input_arw_payload_len[3].IN1
io_input_arw_payload_len[4] => io_input_arw_payload_len[4].IN1
io_input_arw_payload_len[5] => io_input_arw_payload_len[5].IN1
io_input_arw_payload_len[6] => io_input_arw_payload_len[6].IN1
io_input_arw_payload_len[7] => io_input_arw_payload_len[7].IN1
io_input_arw_payload_size[0] => io_input_arw_payload_size[0].IN1
io_input_arw_payload_size[1] => io_input_arw_payload_size[1].IN1
io_input_arw_payload_size[2] => io_input_arw_payload_size[2].IN1
io_input_arw_payload_cache[0] => io_input_arw_payload_cache[0].IN1
io_input_arw_payload_cache[1] => io_input_arw_payload_cache[1].IN1
io_input_arw_payload_cache[2] => io_input_arw_payload_cache[2].IN1
io_input_arw_payload_cache[3] => io_input_arw_payload_cache[3].IN1
io_input_arw_payload_prot[0] => io_input_arw_payload_prot[0].IN1
io_input_arw_payload_prot[1] => io_input_arw_payload_prot[1].IN1
io_input_arw_payload_prot[2] => io_input_arw_payload_prot[2].IN1
io_input_arw_payload_write => io_input_arw_payload_write.IN1
io_input_w_valid => io_input_w_fire.IN1
io_input_w_valid => errorSlave_io_axi_w_valid.IN1
io_input_w_valid => io_sharedOutputs_0_w_valid.IN1
io_input_w_valid => io_sharedOutputs_1_w_valid.IN1
io_input_w_valid => io_sharedOutputs_2_w_valid.IN1
io_input_w_ready <= io_input_w_ready.DB_MAX_OUTPUT_PORT_TYPE
io_input_w_payload_data[0] => io_input_w_payload_data[0].IN1
io_input_w_payload_data[1] => io_input_w_payload_data[1].IN1
io_input_w_payload_data[2] => io_input_w_payload_data[2].IN1
io_input_w_payload_data[3] => io_input_w_payload_data[3].IN1
io_input_w_payload_data[4] => io_input_w_payload_data[4].IN1
io_input_w_payload_data[5] => io_input_w_payload_data[5].IN1
io_input_w_payload_data[6] => io_input_w_payload_data[6].IN1
io_input_w_payload_data[7] => io_input_w_payload_data[7].IN1
io_input_w_payload_data[8] => io_input_w_payload_data[8].IN1
io_input_w_payload_data[9] => io_input_w_payload_data[9].IN1
io_input_w_payload_data[10] => io_input_w_payload_data[10].IN1
io_input_w_payload_data[11] => io_input_w_payload_data[11].IN1
io_input_w_payload_data[12] => io_input_w_payload_data[12].IN1
io_input_w_payload_data[13] => io_input_w_payload_data[13].IN1
io_input_w_payload_data[14] => io_input_w_payload_data[14].IN1
io_input_w_payload_data[15] => io_input_w_payload_data[15].IN1
io_input_w_payload_data[16] => io_input_w_payload_data[16].IN1
io_input_w_payload_data[17] => io_input_w_payload_data[17].IN1
io_input_w_payload_data[18] => io_input_w_payload_data[18].IN1
io_input_w_payload_data[19] => io_input_w_payload_data[19].IN1
io_input_w_payload_data[20] => io_input_w_payload_data[20].IN1
io_input_w_payload_data[21] => io_input_w_payload_data[21].IN1
io_input_w_payload_data[22] => io_input_w_payload_data[22].IN1
io_input_w_payload_data[23] => io_input_w_payload_data[23].IN1
io_input_w_payload_data[24] => io_input_w_payload_data[24].IN1
io_input_w_payload_data[25] => io_input_w_payload_data[25].IN1
io_input_w_payload_data[26] => io_input_w_payload_data[26].IN1
io_input_w_payload_data[27] => io_input_w_payload_data[27].IN1
io_input_w_payload_data[28] => io_input_w_payload_data[28].IN1
io_input_w_payload_data[29] => io_input_w_payload_data[29].IN1
io_input_w_payload_data[30] => io_input_w_payload_data[30].IN1
io_input_w_payload_data[31] => io_input_w_payload_data[31].IN1
io_input_w_payload_strb[0] => io_input_w_payload_strb[0].IN1
io_input_w_payload_strb[1] => io_input_w_payload_strb[1].IN1
io_input_w_payload_strb[2] => io_input_w_payload_strb[2].IN1
io_input_w_payload_strb[3] => io_input_w_payload_strb[3].IN1
io_input_w_payload_last => io_input_w_payload_last.IN1
io_input_b_valid <= io_input_b_valid.DB_MAX_OUTPUT_PORT_TYPE
io_input_b_ready => io_input_b_ready.IN1
io_input_b_payload_resp[0] <= io_input_b_payload_resp.DB_MAX_OUTPUT_PORT_TYPE
io_input_b_payload_resp[1] <= io_input_b_payload_resp.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_valid <= io_input_r_valid.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_ready => io_input_r_ready.IN1
io_input_r_payload_data[0] <= Selector33.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[1] <= Selector32.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[2] <= Selector31.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[3] <= Selector30.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[4] <= Selector29.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[5] <= Selector28.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[6] <= Selector27.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[7] <= Selector26.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[8] <= Selector25.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[9] <= Selector24.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[10] <= Selector23.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[11] <= Selector22.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[12] <= Selector21.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[13] <= Selector20.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[14] <= Selector19.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[15] <= Selector18.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[16] <= Selector17.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[17] <= Selector16.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[18] <= Selector15.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[19] <= Selector14.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[20] <= Selector13.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[21] <= Selector12.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[22] <= Selector11.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[23] <= Selector10.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[24] <= Selector9.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[25] <= Selector8.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[26] <= Selector7.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[27] <= Selector6.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[28] <= Selector5.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[29] <= Selector4.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[30] <= Selector3.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_data[31] <= Selector2.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_resp[0] <= io_input_r_payload_resp.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_resp[1] <= io_input_r_payload_resp.DB_MAX_OUTPUT_PORT_TYPE
io_input_r_payload_last <= io_input_r_payload_last.DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_valid <= io_sharedOutputs_0_arw_valid.DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_ready => io_input_arw_ready.IN1
io_sharedOutputs_0_arw_payload_addr[0] <= io_input_arw_payload_addr[0].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_addr[1] <= io_input_arw_payload_addr[1].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_addr[2] <= io_input_arw_payload_addr[2].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_addr[3] <= io_input_arw_payload_addr[3].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_addr[4] <= io_input_arw_payload_addr[4].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_addr[5] <= io_input_arw_payload_addr[5].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_addr[6] <= io_input_arw_payload_addr[6].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_addr[7] <= io_input_arw_payload_addr[7].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_addr[8] <= io_input_arw_payload_addr[8].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_addr[9] <= io_input_arw_payload_addr[9].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_addr[10] <= io_input_arw_payload_addr[10].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_addr[11] <= io_input_arw_payload_addr[11].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_addr[12] <= io_input_arw_payload_addr[12].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_addr[13] <= io_input_arw_payload_addr[13].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_addr[14] <= io_input_arw_payload_addr[14].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_addr[15] <= io_input_arw_payload_addr[15].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_addr[16] <= io_input_arw_payload_addr[16].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_addr[17] <= io_input_arw_payload_addr[17].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_addr[18] <= io_input_arw_payload_addr[18].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_addr[19] <= io_input_arw_payload_addr[19].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_addr[20] <= io_input_arw_payload_addr[20].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_addr[21] <= io_input_arw_payload_addr[21].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_addr[22] <= io_input_arw_payload_addr[22].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_addr[23] <= io_input_arw_payload_addr[23].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_addr[24] <= io_input_arw_payload_addr[24].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_addr[25] <= io_input_arw_payload_addr[25].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_addr[26] <= io_input_arw_payload_addr[26].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_addr[27] <= io_input_arw_payload_addr[27].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_addr[28] <= io_input_arw_payload_addr[28].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_addr[29] <= io_input_arw_payload_addr[29].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_addr[30] <= io_input_arw_payload_addr[30].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_addr[31] <= io_input_arw_payload_addr[31].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_len[0] <= io_input_arw_payload_len[0].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_len[1] <= io_input_arw_payload_len[1].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_len[2] <= io_input_arw_payload_len[2].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_len[3] <= io_input_arw_payload_len[3].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_len[4] <= io_input_arw_payload_len[4].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_len[5] <= io_input_arw_payload_len[5].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_len[6] <= io_input_arw_payload_len[6].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_len[7] <= io_input_arw_payload_len[7].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_size[0] <= io_input_arw_payload_size[0].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_size[1] <= io_input_arw_payload_size[1].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_size[2] <= io_input_arw_payload_size[2].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_cache[0] <= io_input_arw_payload_cache[0].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_cache[1] <= io_input_arw_payload_cache[1].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_cache[2] <= io_input_arw_payload_cache[2].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_cache[3] <= io_input_arw_payload_cache[3].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_prot[0] <= io_input_arw_payload_prot[0].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_prot[1] <= io_input_arw_payload_prot[1].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_prot[2] <= io_input_arw_payload_prot[2].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_arw_payload_write <= io_input_arw_payload_write.DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_valid <= io_sharedOutputs_0_w_valid.DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_ready => io_input_w_ready.IN1
io_sharedOutputs_0_w_payload_data[0] <= io_input_w_payload_data[0].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_payload_data[1] <= io_input_w_payload_data[1].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_payload_data[2] <= io_input_w_payload_data[2].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_payload_data[3] <= io_input_w_payload_data[3].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_payload_data[4] <= io_input_w_payload_data[4].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_payload_data[5] <= io_input_w_payload_data[5].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_payload_data[6] <= io_input_w_payload_data[6].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_payload_data[7] <= io_input_w_payload_data[7].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_payload_data[8] <= io_input_w_payload_data[8].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_payload_data[9] <= io_input_w_payload_data[9].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_payload_data[10] <= io_input_w_payload_data[10].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_payload_data[11] <= io_input_w_payload_data[11].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_payload_data[12] <= io_input_w_payload_data[12].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_payload_data[13] <= io_input_w_payload_data[13].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_payload_data[14] <= io_input_w_payload_data[14].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_payload_data[15] <= io_input_w_payload_data[15].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_payload_data[16] <= io_input_w_payload_data[16].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_payload_data[17] <= io_input_w_payload_data[17].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_payload_data[18] <= io_input_w_payload_data[18].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_payload_data[19] <= io_input_w_payload_data[19].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_payload_data[20] <= io_input_w_payload_data[20].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_payload_data[21] <= io_input_w_payload_data[21].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_payload_data[22] <= io_input_w_payload_data[22].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_payload_data[23] <= io_input_w_payload_data[23].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_payload_data[24] <= io_input_w_payload_data[24].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_payload_data[25] <= io_input_w_payload_data[25].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_payload_data[26] <= io_input_w_payload_data[26].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_payload_data[27] <= io_input_w_payload_data[27].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_payload_data[28] <= io_input_w_payload_data[28].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_payload_data[29] <= io_input_w_payload_data[29].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_payload_data[30] <= io_input_w_payload_data[30].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_payload_data[31] <= io_input_w_payload_data[31].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_payload_strb[0] <= io_input_w_payload_strb[0].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_payload_strb[1] <= io_input_w_payload_strb[1].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_payload_strb[2] <= io_input_w_payload_strb[2].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_payload_strb[3] <= io_input_w_payload_strb[3].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_w_payload_last <= io_input_w_payload_last.DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_b_valid => WideOr2.IN0
io_sharedOutputs_0_b_ready <= io_input_b_ready.DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_b_payload_resp[0] => Selector1.IN3
io_sharedOutputs_0_b_payload_resp[1] => Selector0.IN3
io_sharedOutputs_0_r_valid => WideOr3.IN0
io_sharedOutputs_0_r_ready <= io_input_r_ready.DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_0_r_payload_data[0] => Selector33.IN3
io_sharedOutputs_0_r_payload_data[1] => Selector32.IN3
io_sharedOutputs_0_r_payload_data[2] => Selector31.IN3
io_sharedOutputs_0_r_payload_data[3] => Selector30.IN3
io_sharedOutputs_0_r_payload_data[4] => Selector29.IN3
io_sharedOutputs_0_r_payload_data[5] => Selector28.IN3
io_sharedOutputs_0_r_payload_data[6] => Selector27.IN3
io_sharedOutputs_0_r_payload_data[7] => Selector26.IN3
io_sharedOutputs_0_r_payload_data[8] => Selector25.IN3
io_sharedOutputs_0_r_payload_data[9] => Selector24.IN3
io_sharedOutputs_0_r_payload_data[10] => Selector23.IN3
io_sharedOutputs_0_r_payload_data[11] => Selector22.IN3
io_sharedOutputs_0_r_payload_data[12] => Selector21.IN3
io_sharedOutputs_0_r_payload_data[13] => Selector20.IN3
io_sharedOutputs_0_r_payload_data[14] => Selector19.IN3
io_sharedOutputs_0_r_payload_data[15] => Selector18.IN3
io_sharedOutputs_0_r_payload_data[16] => Selector17.IN3
io_sharedOutputs_0_r_payload_data[17] => Selector16.IN3
io_sharedOutputs_0_r_payload_data[18] => Selector15.IN3
io_sharedOutputs_0_r_payload_data[19] => Selector14.IN3
io_sharedOutputs_0_r_payload_data[20] => Selector13.IN3
io_sharedOutputs_0_r_payload_data[21] => Selector12.IN3
io_sharedOutputs_0_r_payload_data[22] => Selector11.IN3
io_sharedOutputs_0_r_payload_data[23] => Selector10.IN3
io_sharedOutputs_0_r_payload_data[24] => Selector9.IN3
io_sharedOutputs_0_r_payload_data[25] => Selector8.IN3
io_sharedOutputs_0_r_payload_data[26] => Selector7.IN3
io_sharedOutputs_0_r_payload_data[27] => Selector6.IN3
io_sharedOutputs_0_r_payload_data[28] => Selector5.IN3
io_sharedOutputs_0_r_payload_data[29] => Selector4.IN3
io_sharedOutputs_0_r_payload_data[30] => Selector3.IN3
io_sharedOutputs_0_r_payload_data[31] => Selector2.IN3
io_sharedOutputs_0_r_payload_resp[0] => Selector35.IN3
io_sharedOutputs_0_r_payload_resp[1] => Selector34.IN3
io_sharedOutputs_0_r_payload_last => Selector36.IN3
io_sharedOutputs_1_arw_valid <= io_sharedOutputs_1_arw_valid.DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_ready => io_input_arw_ready.IN1
io_sharedOutputs_1_arw_payload_addr[0] <= io_input_arw_payload_addr[0].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_addr[1] <= io_input_arw_payload_addr[1].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_addr[2] <= io_input_arw_payload_addr[2].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_addr[3] <= io_input_arw_payload_addr[3].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_addr[4] <= io_input_arw_payload_addr[4].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_addr[5] <= io_input_arw_payload_addr[5].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_addr[6] <= io_input_arw_payload_addr[6].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_addr[7] <= io_input_arw_payload_addr[7].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_addr[8] <= io_input_arw_payload_addr[8].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_addr[9] <= io_input_arw_payload_addr[9].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_addr[10] <= io_input_arw_payload_addr[10].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_addr[11] <= io_input_arw_payload_addr[11].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_addr[12] <= io_input_arw_payload_addr[12].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_addr[13] <= io_input_arw_payload_addr[13].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_addr[14] <= io_input_arw_payload_addr[14].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_addr[15] <= io_input_arw_payload_addr[15].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_addr[16] <= io_input_arw_payload_addr[16].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_addr[17] <= io_input_arw_payload_addr[17].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_addr[18] <= io_input_arw_payload_addr[18].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_addr[19] <= io_input_arw_payload_addr[19].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_addr[20] <= io_input_arw_payload_addr[20].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_addr[21] <= io_input_arw_payload_addr[21].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_addr[22] <= io_input_arw_payload_addr[22].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_addr[23] <= io_input_arw_payload_addr[23].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_addr[24] <= io_input_arw_payload_addr[24].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_addr[25] <= io_input_arw_payload_addr[25].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_addr[26] <= io_input_arw_payload_addr[26].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_addr[27] <= io_input_arw_payload_addr[27].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_addr[28] <= io_input_arw_payload_addr[28].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_addr[29] <= io_input_arw_payload_addr[29].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_addr[30] <= io_input_arw_payload_addr[30].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_addr[31] <= io_input_arw_payload_addr[31].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_len[0] <= io_input_arw_payload_len[0].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_len[1] <= io_input_arw_payload_len[1].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_len[2] <= io_input_arw_payload_len[2].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_len[3] <= io_input_arw_payload_len[3].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_len[4] <= io_input_arw_payload_len[4].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_len[5] <= io_input_arw_payload_len[5].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_len[6] <= io_input_arw_payload_len[6].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_len[7] <= io_input_arw_payload_len[7].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_size[0] <= io_input_arw_payload_size[0].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_size[1] <= io_input_arw_payload_size[1].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_size[2] <= io_input_arw_payload_size[2].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_cache[0] <= io_input_arw_payload_cache[0].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_cache[1] <= io_input_arw_payload_cache[1].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_cache[2] <= io_input_arw_payload_cache[2].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_cache[3] <= io_input_arw_payload_cache[3].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_prot[0] <= io_input_arw_payload_prot[0].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_prot[1] <= io_input_arw_payload_prot[1].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_prot[2] <= io_input_arw_payload_prot[2].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_arw_payload_write <= io_input_arw_payload_write.DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_valid <= io_sharedOutputs_1_w_valid.DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_ready => io_input_w_ready.IN1
io_sharedOutputs_1_w_payload_data[0] <= io_input_w_payload_data[0].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_payload_data[1] <= io_input_w_payload_data[1].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_payload_data[2] <= io_input_w_payload_data[2].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_payload_data[3] <= io_input_w_payload_data[3].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_payload_data[4] <= io_input_w_payload_data[4].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_payload_data[5] <= io_input_w_payload_data[5].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_payload_data[6] <= io_input_w_payload_data[6].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_payload_data[7] <= io_input_w_payload_data[7].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_payload_data[8] <= io_input_w_payload_data[8].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_payload_data[9] <= io_input_w_payload_data[9].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_payload_data[10] <= io_input_w_payload_data[10].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_payload_data[11] <= io_input_w_payload_data[11].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_payload_data[12] <= io_input_w_payload_data[12].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_payload_data[13] <= io_input_w_payload_data[13].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_payload_data[14] <= io_input_w_payload_data[14].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_payload_data[15] <= io_input_w_payload_data[15].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_payload_data[16] <= io_input_w_payload_data[16].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_payload_data[17] <= io_input_w_payload_data[17].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_payload_data[18] <= io_input_w_payload_data[18].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_payload_data[19] <= io_input_w_payload_data[19].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_payload_data[20] <= io_input_w_payload_data[20].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_payload_data[21] <= io_input_w_payload_data[21].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_payload_data[22] <= io_input_w_payload_data[22].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_payload_data[23] <= io_input_w_payload_data[23].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_payload_data[24] <= io_input_w_payload_data[24].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_payload_data[25] <= io_input_w_payload_data[25].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_payload_data[26] <= io_input_w_payload_data[26].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_payload_data[27] <= io_input_w_payload_data[27].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_payload_data[28] <= io_input_w_payload_data[28].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_payload_data[29] <= io_input_w_payload_data[29].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_payload_data[30] <= io_input_w_payload_data[30].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_payload_data[31] <= io_input_w_payload_data[31].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_payload_strb[0] <= io_input_w_payload_strb[0].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_payload_strb[1] <= io_input_w_payload_strb[1].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_payload_strb[2] <= io_input_w_payload_strb[2].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_payload_strb[3] <= io_input_w_payload_strb[3].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_w_payload_last <= io_input_w_payload_last.DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_b_valid => WideOr2.IN1
io_sharedOutputs_1_b_ready <= io_input_b_ready.DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_b_payload_resp[0] => Selector1.IN4
io_sharedOutputs_1_b_payload_resp[1] => Selector0.IN4
io_sharedOutputs_1_r_valid => WideOr3.IN1
io_sharedOutputs_1_r_ready <= io_input_r_ready.DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_1_r_payload_data[0] => Selector33.IN4
io_sharedOutputs_1_r_payload_data[1] => Selector32.IN4
io_sharedOutputs_1_r_payload_data[2] => Selector31.IN4
io_sharedOutputs_1_r_payload_data[3] => Selector30.IN4
io_sharedOutputs_1_r_payload_data[4] => Selector29.IN4
io_sharedOutputs_1_r_payload_data[5] => Selector28.IN4
io_sharedOutputs_1_r_payload_data[6] => Selector27.IN4
io_sharedOutputs_1_r_payload_data[7] => Selector26.IN4
io_sharedOutputs_1_r_payload_data[8] => Selector25.IN4
io_sharedOutputs_1_r_payload_data[9] => Selector24.IN4
io_sharedOutputs_1_r_payload_data[10] => Selector23.IN4
io_sharedOutputs_1_r_payload_data[11] => Selector22.IN4
io_sharedOutputs_1_r_payload_data[12] => Selector21.IN4
io_sharedOutputs_1_r_payload_data[13] => Selector20.IN4
io_sharedOutputs_1_r_payload_data[14] => Selector19.IN4
io_sharedOutputs_1_r_payload_data[15] => Selector18.IN4
io_sharedOutputs_1_r_payload_data[16] => Selector17.IN4
io_sharedOutputs_1_r_payload_data[17] => Selector16.IN4
io_sharedOutputs_1_r_payload_data[18] => Selector15.IN4
io_sharedOutputs_1_r_payload_data[19] => Selector14.IN4
io_sharedOutputs_1_r_payload_data[20] => Selector13.IN4
io_sharedOutputs_1_r_payload_data[21] => Selector12.IN4
io_sharedOutputs_1_r_payload_data[22] => Selector11.IN4
io_sharedOutputs_1_r_payload_data[23] => Selector10.IN4
io_sharedOutputs_1_r_payload_data[24] => Selector9.IN4
io_sharedOutputs_1_r_payload_data[25] => Selector8.IN4
io_sharedOutputs_1_r_payload_data[26] => Selector7.IN4
io_sharedOutputs_1_r_payload_data[27] => Selector6.IN4
io_sharedOutputs_1_r_payload_data[28] => Selector5.IN4
io_sharedOutputs_1_r_payload_data[29] => Selector4.IN4
io_sharedOutputs_1_r_payload_data[30] => Selector3.IN4
io_sharedOutputs_1_r_payload_data[31] => Selector2.IN4
io_sharedOutputs_1_r_payload_resp[0] => Selector35.IN4
io_sharedOutputs_1_r_payload_resp[1] => Selector34.IN4
io_sharedOutputs_1_r_payload_last => Selector36.IN4
io_sharedOutputs_2_arw_valid <= io_sharedOutputs_2_arw_valid.DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_ready => io_input_arw_ready.IN1
io_sharedOutputs_2_arw_payload_addr[0] <= io_input_arw_payload_addr[0].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_addr[1] <= io_input_arw_payload_addr[1].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_addr[2] <= io_input_arw_payload_addr[2].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_addr[3] <= io_input_arw_payload_addr[3].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_addr[4] <= io_input_arw_payload_addr[4].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_addr[5] <= io_input_arw_payload_addr[5].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_addr[6] <= io_input_arw_payload_addr[6].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_addr[7] <= io_input_arw_payload_addr[7].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_addr[8] <= io_input_arw_payload_addr[8].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_addr[9] <= io_input_arw_payload_addr[9].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_addr[10] <= io_input_arw_payload_addr[10].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_addr[11] <= io_input_arw_payload_addr[11].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_addr[12] <= io_input_arw_payload_addr[12].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_addr[13] <= io_input_arw_payload_addr[13].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_addr[14] <= io_input_arw_payload_addr[14].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_addr[15] <= io_input_arw_payload_addr[15].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_addr[16] <= io_input_arw_payload_addr[16].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_addr[17] <= io_input_arw_payload_addr[17].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_addr[18] <= io_input_arw_payload_addr[18].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_addr[19] <= io_input_arw_payload_addr[19].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_addr[20] <= io_input_arw_payload_addr[20].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_addr[21] <= io_input_arw_payload_addr[21].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_addr[22] <= io_input_arw_payload_addr[22].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_addr[23] <= io_input_arw_payload_addr[23].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_addr[24] <= io_input_arw_payload_addr[24].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_addr[25] <= io_input_arw_payload_addr[25].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_addr[26] <= io_input_arw_payload_addr[26].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_addr[27] <= io_input_arw_payload_addr[27].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_addr[28] <= io_input_arw_payload_addr[28].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_addr[29] <= io_input_arw_payload_addr[29].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_addr[30] <= io_input_arw_payload_addr[30].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_addr[31] <= io_input_arw_payload_addr[31].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_len[0] <= io_input_arw_payload_len[0].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_len[1] <= io_input_arw_payload_len[1].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_len[2] <= io_input_arw_payload_len[2].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_len[3] <= io_input_arw_payload_len[3].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_len[4] <= io_input_arw_payload_len[4].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_len[5] <= io_input_arw_payload_len[5].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_len[6] <= io_input_arw_payload_len[6].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_len[7] <= io_input_arw_payload_len[7].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_size[0] <= io_input_arw_payload_size[0].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_size[1] <= io_input_arw_payload_size[1].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_size[2] <= io_input_arw_payload_size[2].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_cache[0] <= io_input_arw_payload_cache[0].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_cache[1] <= io_input_arw_payload_cache[1].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_cache[2] <= io_input_arw_payload_cache[2].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_cache[3] <= io_input_arw_payload_cache[3].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_prot[0] <= io_input_arw_payload_prot[0].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_prot[1] <= io_input_arw_payload_prot[1].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_prot[2] <= io_input_arw_payload_prot[2].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_arw_payload_write <= io_input_arw_payload_write.DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_valid <= io_sharedOutputs_2_w_valid.DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_ready => io_input_w_ready.IN1
io_sharedOutputs_2_w_payload_data[0] <= io_input_w_payload_data[0].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_payload_data[1] <= io_input_w_payload_data[1].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_payload_data[2] <= io_input_w_payload_data[2].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_payload_data[3] <= io_input_w_payload_data[3].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_payload_data[4] <= io_input_w_payload_data[4].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_payload_data[5] <= io_input_w_payload_data[5].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_payload_data[6] <= io_input_w_payload_data[6].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_payload_data[7] <= io_input_w_payload_data[7].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_payload_data[8] <= io_input_w_payload_data[8].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_payload_data[9] <= io_input_w_payload_data[9].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_payload_data[10] <= io_input_w_payload_data[10].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_payload_data[11] <= io_input_w_payload_data[11].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_payload_data[12] <= io_input_w_payload_data[12].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_payload_data[13] <= io_input_w_payload_data[13].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_payload_data[14] <= io_input_w_payload_data[14].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_payload_data[15] <= io_input_w_payload_data[15].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_payload_data[16] <= io_input_w_payload_data[16].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_payload_data[17] <= io_input_w_payload_data[17].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_payload_data[18] <= io_input_w_payload_data[18].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_payload_data[19] <= io_input_w_payload_data[19].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_payload_data[20] <= io_input_w_payload_data[20].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_payload_data[21] <= io_input_w_payload_data[21].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_payload_data[22] <= io_input_w_payload_data[22].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_payload_data[23] <= io_input_w_payload_data[23].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_payload_data[24] <= io_input_w_payload_data[24].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_payload_data[25] <= io_input_w_payload_data[25].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_payload_data[26] <= io_input_w_payload_data[26].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_payload_data[27] <= io_input_w_payload_data[27].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_payload_data[28] <= io_input_w_payload_data[28].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_payload_data[29] <= io_input_w_payload_data[29].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_payload_data[30] <= io_input_w_payload_data[30].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_payload_data[31] <= io_input_w_payload_data[31].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_payload_strb[0] <= io_input_w_payload_strb[0].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_payload_strb[1] <= io_input_w_payload_strb[1].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_payload_strb[2] <= io_input_w_payload_strb[2].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_payload_strb[3] <= io_input_w_payload_strb[3].DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_w_payload_last <= io_input_w_payload_last.DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_b_valid => WideOr2.IN2
io_sharedOutputs_2_b_ready <= io_input_b_ready.DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_b_payload_resp[0] => Selector1.IN5
io_sharedOutputs_2_b_payload_resp[1] => Selector0.IN5
io_sharedOutputs_2_r_valid => WideOr3.IN2
io_sharedOutputs_2_r_ready <= io_input_r_ready.DB_MAX_OUTPUT_PORT_TYPE
io_sharedOutputs_2_r_payload_data[0] => Selector33.IN5
io_sharedOutputs_2_r_payload_data[1] => Selector32.IN5
io_sharedOutputs_2_r_payload_data[2] => Selector31.IN5
io_sharedOutputs_2_r_payload_data[3] => Selector30.IN5
io_sharedOutputs_2_r_payload_data[4] => Selector29.IN5
io_sharedOutputs_2_r_payload_data[5] => Selector28.IN5
io_sharedOutputs_2_r_payload_data[6] => Selector27.IN5
io_sharedOutputs_2_r_payload_data[7] => Selector26.IN5
io_sharedOutputs_2_r_payload_data[8] => Selector25.IN5
io_sharedOutputs_2_r_payload_data[9] => Selector24.IN5
io_sharedOutputs_2_r_payload_data[10] => Selector23.IN5
io_sharedOutputs_2_r_payload_data[11] => Selector22.IN5
io_sharedOutputs_2_r_payload_data[12] => Selector21.IN5
io_sharedOutputs_2_r_payload_data[13] => Selector20.IN5
io_sharedOutputs_2_r_payload_data[14] => Selector19.IN5
io_sharedOutputs_2_r_payload_data[15] => Selector18.IN5
io_sharedOutputs_2_r_payload_data[16] => Selector17.IN5
io_sharedOutputs_2_r_payload_data[17] => Selector16.IN5
io_sharedOutputs_2_r_payload_data[18] => Selector15.IN5
io_sharedOutputs_2_r_payload_data[19] => Selector14.IN5
io_sharedOutputs_2_r_payload_data[20] => Selector13.IN5
io_sharedOutputs_2_r_payload_data[21] => Selector12.IN5
io_sharedOutputs_2_r_payload_data[22] => Selector11.IN5
io_sharedOutputs_2_r_payload_data[23] => Selector10.IN5
io_sharedOutputs_2_r_payload_data[24] => Selector9.IN5
io_sharedOutputs_2_r_payload_data[25] => Selector8.IN5
io_sharedOutputs_2_r_payload_data[26] => Selector7.IN5
io_sharedOutputs_2_r_payload_data[27] => Selector6.IN5
io_sharedOutputs_2_r_payload_data[28] => Selector5.IN5
io_sharedOutputs_2_r_payload_data[29] => Selector4.IN5
io_sharedOutputs_2_r_payload_data[30] => Selector3.IN5
io_sharedOutputs_2_r_payload_data[31] => Selector2.IN5
io_sharedOutputs_2_r_payload_resp[0] => Selector35.IN5
io_sharedOutputs_2_r_payload_resp[1] => Selector34.IN5
io_sharedOutputs_2_r_payload_last => Selector36.IN5
clk_cpu => clk_cpu.IN1
reset => reset.IN1


|EndeavourSoc|Axi4SharedDecoder:dbus_axi_decoder|Axi4SharedErrorSlave:errorSlave
io_axi_arw_valid => io_axi_arw_fire.IN1
io_axi_arw_ready <= io_axi_arw_ready.DB_MAX_OUTPUT_PORT_TYPE
io_axi_arw_payload_addr[0] => ~NO_FANOUT~
io_axi_arw_payload_addr[1] => ~NO_FANOUT~
io_axi_arw_payload_addr[2] => ~NO_FANOUT~
io_axi_arw_payload_addr[3] => ~NO_FANOUT~
io_axi_arw_payload_addr[4] => ~NO_FANOUT~
io_axi_arw_payload_addr[5] => ~NO_FANOUT~
io_axi_arw_payload_addr[6] => ~NO_FANOUT~
io_axi_arw_payload_addr[7] => ~NO_FANOUT~
io_axi_arw_payload_addr[8] => ~NO_FANOUT~
io_axi_arw_payload_addr[9] => ~NO_FANOUT~
io_axi_arw_payload_addr[10] => ~NO_FANOUT~
io_axi_arw_payload_addr[11] => ~NO_FANOUT~
io_axi_arw_payload_addr[12] => ~NO_FANOUT~
io_axi_arw_payload_addr[13] => ~NO_FANOUT~
io_axi_arw_payload_addr[14] => ~NO_FANOUT~
io_axi_arw_payload_addr[15] => ~NO_FANOUT~
io_axi_arw_payload_addr[16] => ~NO_FANOUT~
io_axi_arw_payload_addr[17] => ~NO_FANOUT~
io_axi_arw_payload_addr[18] => ~NO_FANOUT~
io_axi_arw_payload_addr[19] => ~NO_FANOUT~
io_axi_arw_payload_addr[20] => ~NO_FANOUT~
io_axi_arw_payload_addr[21] => ~NO_FANOUT~
io_axi_arw_payload_addr[22] => ~NO_FANOUT~
io_axi_arw_payload_addr[23] => ~NO_FANOUT~
io_axi_arw_payload_addr[24] => ~NO_FANOUT~
io_axi_arw_payload_addr[25] => ~NO_FANOUT~
io_axi_arw_payload_addr[26] => ~NO_FANOUT~
io_axi_arw_payload_addr[27] => ~NO_FANOUT~
io_axi_arw_payload_addr[28] => ~NO_FANOUT~
io_axi_arw_payload_addr[29] => ~NO_FANOUT~
io_axi_arw_payload_addr[30] => ~NO_FANOUT~
io_axi_arw_payload_addr[31] => ~NO_FANOUT~
io_axi_arw_payload_len[0] => remaining.DATAB
io_axi_arw_payload_len[1] => remaining.DATAB
io_axi_arw_payload_len[2] => remaining.DATAB
io_axi_arw_payload_len[3] => remaining.DATAB
io_axi_arw_payload_len[4] => remaining.DATAB
io_axi_arw_payload_len[5] => remaining.DATAB
io_axi_arw_payload_len[6] => remaining.DATAB
io_axi_arw_payload_len[7] => remaining.DATAB
io_axi_arw_payload_size[0] => ~NO_FANOUT~
io_axi_arw_payload_size[1] => ~NO_FANOUT~
io_axi_arw_payload_size[2] => ~NO_FANOUT~
io_axi_arw_payload_cache[0] => ~NO_FANOUT~
io_axi_arw_payload_cache[1] => ~NO_FANOUT~
io_axi_arw_payload_cache[2] => ~NO_FANOUT~
io_axi_arw_payload_cache[3] => ~NO_FANOUT~
io_axi_arw_payload_prot[0] => ~NO_FANOUT~
io_axi_arw_payload_prot[1] => ~NO_FANOUT~
io_axi_arw_payload_prot[2] => ~NO_FANOUT~
io_axi_arw_payload_write => consumeData.DATAB
io_axi_arw_payload_write => sendReadRsp.DATAB
io_axi_w_valid => io_axi_w_fire.IN1
io_axi_w_ready <= consumeData.DB_MAX_OUTPUT_PORT_TYPE
io_axi_w_payload_data[0] => ~NO_FANOUT~
io_axi_w_payload_data[1] => ~NO_FANOUT~
io_axi_w_payload_data[2] => ~NO_FANOUT~
io_axi_w_payload_data[3] => ~NO_FANOUT~
io_axi_w_payload_data[4] => ~NO_FANOUT~
io_axi_w_payload_data[5] => ~NO_FANOUT~
io_axi_w_payload_data[6] => ~NO_FANOUT~
io_axi_w_payload_data[7] => ~NO_FANOUT~
io_axi_w_payload_data[8] => ~NO_FANOUT~
io_axi_w_payload_data[9] => ~NO_FANOUT~
io_axi_w_payload_data[10] => ~NO_FANOUT~
io_axi_w_payload_data[11] => ~NO_FANOUT~
io_axi_w_payload_data[12] => ~NO_FANOUT~
io_axi_w_payload_data[13] => ~NO_FANOUT~
io_axi_w_payload_data[14] => ~NO_FANOUT~
io_axi_w_payload_data[15] => ~NO_FANOUT~
io_axi_w_payload_data[16] => ~NO_FANOUT~
io_axi_w_payload_data[17] => ~NO_FANOUT~
io_axi_w_payload_data[18] => ~NO_FANOUT~
io_axi_w_payload_data[19] => ~NO_FANOUT~
io_axi_w_payload_data[20] => ~NO_FANOUT~
io_axi_w_payload_data[21] => ~NO_FANOUT~
io_axi_w_payload_data[22] => ~NO_FANOUT~
io_axi_w_payload_data[23] => ~NO_FANOUT~
io_axi_w_payload_data[24] => ~NO_FANOUT~
io_axi_w_payload_data[25] => ~NO_FANOUT~
io_axi_w_payload_data[26] => ~NO_FANOUT~
io_axi_w_payload_data[27] => ~NO_FANOUT~
io_axi_w_payload_data[28] => ~NO_FANOUT~
io_axi_w_payload_data[29] => ~NO_FANOUT~
io_axi_w_payload_data[30] => ~NO_FANOUT~
io_axi_w_payload_data[31] => ~NO_FANOUT~
io_axi_w_payload_strb[0] => ~NO_FANOUT~
io_axi_w_payload_strb[1] => ~NO_FANOUT~
io_axi_w_payload_strb[2] => ~NO_FANOUT~
io_axi_w_payload_strb[3] => ~NO_FANOUT~
io_axi_w_payload_last => when_Axi4ErrorSlave_l92.IN1
io_axi_b_valid <= sendWriteRsp.DB_MAX_OUTPUT_PORT_TYPE
io_axi_b_ready => io_axi_b_fire.IN1
io_axi_b_payload_resp[0] <= <VCC>
io_axi_b_payload_resp[1] <= <VCC>
io_axi_r_valid <= sendReadRsp.DB_MAX_OUTPUT_PORT_TYPE
io_axi_r_ready => sendReadRsp.OUTPUTSELECT
io_axi_r_ready => remaining.OUTPUTSELECT
io_axi_r_ready => remaining.OUTPUTSELECT
io_axi_r_ready => remaining.OUTPUTSELECT
io_axi_r_ready => remaining.OUTPUTSELECT
io_axi_r_ready => remaining.OUTPUTSELECT
io_axi_r_ready => remaining.OUTPUTSELECT
io_axi_r_ready => remaining.OUTPUTSELECT
io_axi_r_ready => remaining.OUTPUTSELECT
io_axi_r_payload_data[0] <= <GND>
io_axi_r_payload_data[1] <= <GND>
io_axi_r_payload_data[2] <= <GND>
io_axi_r_payload_data[3] <= <GND>
io_axi_r_payload_data[4] <= <GND>
io_axi_r_payload_data[5] <= <GND>
io_axi_r_payload_data[6] <= <GND>
io_axi_r_payload_data[7] <= <GND>
io_axi_r_payload_data[8] <= <GND>
io_axi_r_payload_data[9] <= <GND>
io_axi_r_payload_data[10] <= <GND>
io_axi_r_payload_data[11] <= <GND>
io_axi_r_payload_data[12] <= <GND>
io_axi_r_payload_data[13] <= <GND>
io_axi_r_payload_data[14] <= <GND>
io_axi_r_payload_data[15] <= <GND>
io_axi_r_payload_data[16] <= <GND>
io_axi_r_payload_data[17] <= <GND>
io_axi_r_payload_data[18] <= <GND>
io_axi_r_payload_data[19] <= <GND>
io_axi_r_payload_data[20] <= <GND>
io_axi_r_payload_data[21] <= <GND>
io_axi_r_payload_data[22] <= <GND>
io_axi_r_payload_data[23] <= <GND>
io_axi_r_payload_data[24] <= <GND>
io_axi_r_payload_data[25] <= <GND>
io_axi_r_payload_data[26] <= <GND>
io_axi_r_payload_data[27] <= <GND>
io_axi_r_payload_data[28] <= <GND>
io_axi_r_payload_data[29] <= <GND>
io_axi_r_payload_data[30] <= <GND>
io_axi_r_payload_data[31] <= <GND>
io_axi_r_payload_resp[0] <= <VCC>
io_axi_r_payload_resp[1] <= <VCC>
io_axi_r_payload_last <= Equal0.DB_MAX_OUTPUT_PORT_TYPE
clk_cpu => remaining[0].CLK
clk_cpu => remaining[1].CLK
clk_cpu => remaining[2].CLK
clk_cpu => remaining[3].CLK
clk_cpu => remaining[4].CLK
clk_cpu => remaining[5].CLK
clk_cpu => remaining[6].CLK
clk_cpu => remaining[7].CLK
clk_cpu => sendWriteRsp.CLK
clk_cpu => sendReadRsp.CLK
clk_cpu => consumeData.CLK
reset => sendWriteRsp.ACLR
reset => sendReadRsp.ACLR
reset => consumeData.ACLR


|EndeavourSoc|Axi4SharedArbiter:ram_ctrl_axi_arbiter
io_readInputs_0_ar_valid => inputsCmd_0_valid.IN1
io_readInputs_0_ar_ready <= StreamArbiter_2:cmdArbiter.io_inputs_0_ready
io_readInputs_0_ar_payload_addr[0] => inputsCmd_0_payload_addr[0].IN1
io_readInputs_0_ar_payload_addr[1] => inputsCmd_0_payload_addr[1].IN1
io_readInputs_0_ar_payload_addr[2] => inputsCmd_0_payload_addr[2].IN1
io_readInputs_0_ar_payload_addr[3] => inputsCmd_0_payload_addr[3].IN1
io_readInputs_0_ar_payload_addr[4] => inputsCmd_0_payload_addr[4].IN1
io_readInputs_0_ar_payload_addr[5] => inputsCmd_0_payload_addr[5].IN1
io_readInputs_0_ar_payload_addr[6] => inputsCmd_0_payload_addr[6].IN1
io_readInputs_0_ar_payload_addr[7] => inputsCmd_0_payload_addr[7].IN1
io_readInputs_0_ar_payload_addr[8] => inputsCmd_0_payload_addr[8].IN1
io_readInputs_0_ar_payload_addr[9] => inputsCmd_0_payload_addr[9].IN1
io_readInputs_0_ar_payload_addr[10] => inputsCmd_0_payload_addr[10].IN1
io_readInputs_0_ar_payload_addr[11] => inputsCmd_0_payload_addr[11].IN1
io_readInputs_0_ar_payload_addr[12] => inputsCmd_0_payload_addr[12].IN1
io_readInputs_0_ar_payload_addr[13] => inputsCmd_0_payload_addr[13].IN1
io_readInputs_0_ar_payload_addr[14] => inputsCmd_0_payload_addr[14].IN1
io_readInputs_0_ar_payload_addr[15] => inputsCmd_0_payload_addr[15].IN1
io_readInputs_0_ar_payload_addr[16] => inputsCmd_0_payload_addr[16].IN1
io_readInputs_0_ar_payload_addr[17] => inputsCmd_0_payload_addr[17].IN1
io_readInputs_0_ar_payload_addr[18] => inputsCmd_0_payload_addr[18].IN1
io_readInputs_0_ar_payload_addr[19] => inputsCmd_0_payload_addr[19].IN1
io_readInputs_0_ar_payload_addr[20] => inputsCmd_0_payload_addr[20].IN1
io_readInputs_0_ar_payload_addr[21] => inputsCmd_0_payload_addr[21].IN1
io_readInputs_0_ar_payload_addr[22] => inputsCmd_0_payload_addr[22].IN1
io_readInputs_0_ar_payload_addr[23] => inputsCmd_0_payload_addr[23].IN1
io_readInputs_0_ar_payload_addr[24] => inputsCmd_0_payload_addr[24].IN1
io_readInputs_0_ar_payload_addr[25] => inputsCmd_0_payload_addr[25].IN1
io_readInputs_0_ar_payload_addr[26] => inputsCmd_0_payload_addr[26].IN1
io_readInputs_0_ar_payload_len[0] => inputsCmd_0_payload_len[0].IN1
io_readInputs_0_ar_payload_len[1] => inputsCmd_0_payload_len[1].IN1
io_readInputs_0_ar_payload_len[2] => inputsCmd_0_payload_len[2].IN1
io_readInputs_0_ar_payload_len[3] => inputsCmd_0_payload_len[3].IN1
io_readInputs_0_ar_payload_len[4] => inputsCmd_0_payload_len[4].IN1
io_readInputs_0_ar_payload_len[5] => inputsCmd_0_payload_len[5].IN1
io_readInputs_0_ar_payload_len[6] => inputsCmd_0_payload_len[6].IN1
io_readInputs_0_ar_payload_len[7] => inputsCmd_0_payload_len[7].IN1
io_readInputs_0_ar_payload_size[0] => inputsCmd_0_payload_size[0].IN1
io_readInputs_0_ar_payload_size[1] => inputsCmd_0_payload_size[1].IN1
io_readInputs_0_ar_payload_size[2] => inputsCmd_0_payload_size[2].IN1
io_readInputs_0_ar_payload_burst[0] => inputsCmd_0_payload_burst[0].IN1
io_readInputs_0_ar_payload_burst[1] => inputsCmd_0_payload_burst[1].IN1
io_readInputs_0_r_valid <= io_readInputs_0_r_valid.DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_ready => _zz_io_output_r_ready.DATAA
io_readInputs_0_r_payload_data[0] <= io_output_r_payload_data[0].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[1] <= io_output_r_payload_data[1].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[2] <= io_output_r_payload_data[2].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[3] <= io_output_r_payload_data[3].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[4] <= io_output_r_payload_data[4].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[5] <= io_output_r_payload_data[5].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[6] <= io_output_r_payload_data[6].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[7] <= io_output_r_payload_data[7].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[8] <= io_output_r_payload_data[8].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[9] <= io_output_r_payload_data[9].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[10] <= io_output_r_payload_data[10].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[11] <= io_output_r_payload_data[11].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[12] <= io_output_r_payload_data[12].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[13] <= io_output_r_payload_data[13].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[14] <= io_output_r_payload_data[14].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[15] <= io_output_r_payload_data[15].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[16] <= io_output_r_payload_data[16].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[17] <= io_output_r_payload_data[17].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[18] <= io_output_r_payload_data[18].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[19] <= io_output_r_payload_data[19].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[20] <= io_output_r_payload_data[20].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[21] <= io_output_r_payload_data[21].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[22] <= io_output_r_payload_data[22].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[23] <= io_output_r_payload_data[23].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[24] <= io_output_r_payload_data[24].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[25] <= io_output_r_payload_data[25].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[26] <= io_output_r_payload_data[26].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[27] <= io_output_r_payload_data[27].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[28] <= io_output_r_payload_data[28].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[29] <= io_output_r_payload_data[29].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[30] <= io_output_r_payload_data[30].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[31] <= io_output_r_payload_data[31].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_last <= io_output_r_payload_last.DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_arw_valid => inputsCmd_1_valid.IN1
io_sharedInputs_0_arw_ready <= StreamArbiter_2:cmdArbiter.io_inputs_1_ready
io_sharedInputs_0_arw_payload_addr[0] => inputsCmd_1_payload_addr[0].IN1
io_sharedInputs_0_arw_payload_addr[1] => inputsCmd_1_payload_addr[1].IN1
io_sharedInputs_0_arw_payload_addr[2] => inputsCmd_1_payload_addr[2].IN1
io_sharedInputs_0_arw_payload_addr[3] => inputsCmd_1_payload_addr[3].IN1
io_sharedInputs_0_arw_payload_addr[4] => inputsCmd_1_payload_addr[4].IN1
io_sharedInputs_0_arw_payload_addr[5] => inputsCmd_1_payload_addr[5].IN1
io_sharedInputs_0_arw_payload_addr[6] => inputsCmd_1_payload_addr[6].IN1
io_sharedInputs_0_arw_payload_addr[7] => inputsCmd_1_payload_addr[7].IN1
io_sharedInputs_0_arw_payload_addr[8] => inputsCmd_1_payload_addr[8].IN1
io_sharedInputs_0_arw_payload_addr[9] => inputsCmd_1_payload_addr[9].IN1
io_sharedInputs_0_arw_payload_addr[10] => inputsCmd_1_payload_addr[10].IN1
io_sharedInputs_0_arw_payload_addr[11] => inputsCmd_1_payload_addr[11].IN1
io_sharedInputs_0_arw_payload_addr[12] => inputsCmd_1_payload_addr[12].IN1
io_sharedInputs_0_arw_payload_addr[13] => inputsCmd_1_payload_addr[13].IN1
io_sharedInputs_0_arw_payload_addr[14] => inputsCmd_1_payload_addr[14].IN1
io_sharedInputs_0_arw_payload_addr[15] => inputsCmd_1_payload_addr[15].IN1
io_sharedInputs_0_arw_payload_addr[16] => inputsCmd_1_payload_addr[16].IN1
io_sharedInputs_0_arw_payload_addr[17] => inputsCmd_1_payload_addr[17].IN1
io_sharedInputs_0_arw_payload_addr[18] => inputsCmd_1_payload_addr[18].IN1
io_sharedInputs_0_arw_payload_addr[19] => inputsCmd_1_payload_addr[19].IN1
io_sharedInputs_0_arw_payload_addr[20] => inputsCmd_1_payload_addr[20].IN1
io_sharedInputs_0_arw_payload_addr[21] => inputsCmd_1_payload_addr[21].IN1
io_sharedInputs_0_arw_payload_addr[22] => inputsCmd_1_payload_addr[22].IN1
io_sharedInputs_0_arw_payload_addr[23] => inputsCmd_1_payload_addr[23].IN1
io_sharedInputs_0_arw_payload_addr[24] => inputsCmd_1_payload_addr[24].IN1
io_sharedInputs_0_arw_payload_addr[25] => inputsCmd_1_payload_addr[25].IN1
io_sharedInputs_0_arw_payload_addr[26] => inputsCmd_1_payload_addr[26].IN1
io_sharedInputs_0_arw_payload_len[0] => inputsCmd_1_payload_len[0].IN1
io_sharedInputs_0_arw_payload_len[1] => inputsCmd_1_payload_len[1].IN1
io_sharedInputs_0_arw_payload_len[2] => inputsCmd_1_payload_len[2].IN1
io_sharedInputs_0_arw_payload_len[3] => inputsCmd_1_payload_len[3].IN1
io_sharedInputs_0_arw_payload_len[4] => inputsCmd_1_payload_len[4].IN1
io_sharedInputs_0_arw_payload_len[5] => inputsCmd_1_payload_len[5].IN1
io_sharedInputs_0_arw_payload_len[6] => inputsCmd_1_payload_len[6].IN1
io_sharedInputs_0_arw_payload_len[7] => inputsCmd_1_payload_len[7].IN1
io_sharedInputs_0_arw_payload_size[0] => inputsCmd_1_payload_size[0].IN1
io_sharedInputs_0_arw_payload_size[1] => inputsCmd_1_payload_size[1].IN1
io_sharedInputs_0_arw_payload_size[2] => inputsCmd_1_payload_size[2].IN1
io_sharedInputs_0_arw_payload_burst[0] => inputsCmd_1_payload_burst[0].IN1
io_sharedInputs_0_arw_payload_burst[1] => inputsCmd_1_payload_burst[1].IN1
io_sharedInputs_0_arw_payload_write => inputsCmd_1_payload_write.IN1
io_sharedInputs_0_w_valid => io_output_w_valid.IN1
io_sharedInputs_0_w_ready <= io_sharedInputs_0_w_ready.DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_w_payload_data[0] => io_output_w_payload_data[0].DATAIN
io_sharedInputs_0_w_payload_data[1] => io_output_w_payload_data[1].DATAIN
io_sharedInputs_0_w_payload_data[2] => io_output_w_payload_data[2].DATAIN
io_sharedInputs_0_w_payload_data[3] => io_output_w_payload_data[3].DATAIN
io_sharedInputs_0_w_payload_data[4] => io_output_w_payload_data[4].DATAIN
io_sharedInputs_0_w_payload_data[5] => io_output_w_payload_data[5].DATAIN
io_sharedInputs_0_w_payload_data[6] => io_output_w_payload_data[6].DATAIN
io_sharedInputs_0_w_payload_data[7] => io_output_w_payload_data[7].DATAIN
io_sharedInputs_0_w_payload_data[8] => io_output_w_payload_data[8].DATAIN
io_sharedInputs_0_w_payload_data[9] => io_output_w_payload_data[9].DATAIN
io_sharedInputs_0_w_payload_data[10] => io_output_w_payload_data[10].DATAIN
io_sharedInputs_0_w_payload_data[11] => io_output_w_payload_data[11].DATAIN
io_sharedInputs_0_w_payload_data[12] => io_output_w_payload_data[12].DATAIN
io_sharedInputs_0_w_payload_data[13] => io_output_w_payload_data[13].DATAIN
io_sharedInputs_0_w_payload_data[14] => io_output_w_payload_data[14].DATAIN
io_sharedInputs_0_w_payload_data[15] => io_output_w_payload_data[15].DATAIN
io_sharedInputs_0_w_payload_data[16] => io_output_w_payload_data[16].DATAIN
io_sharedInputs_0_w_payload_data[17] => io_output_w_payload_data[17].DATAIN
io_sharedInputs_0_w_payload_data[18] => io_output_w_payload_data[18].DATAIN
io_sharedInputs_0_w_payload_data[19] => io_output_w_payload_data[19].DATAIN
io_sharedInputs_0_w_payload_data[20] => io_output_w_payload_data[20].DATAIN
io_sharedInputs_0_w_payload_data[21] => io_output_w_payload_data[21].DATAIN
io_sharedInputs_0_w_payload_data[22] => io_output_w_payload_data[22].DATAIN
io_sharedInputs_0_w_payload_data[23] => io_output_w_payload_data[23].DATAIN
io_sharedInputs_0_w_payload_data[24] => io_output_w_payload_data[24].DATAIN
io_sharedInputs_0_w_payload_data[25] => io_output_w_payload_data[25].DATAIN
io_sharedInputs_0_w_payload_data[26] => io_output_w_payload_data[26].DATAIN
io_sharedInputs_0_w_payload_data[27] => io_output_w_payload_data[27].DATAIN
io_sharedInputs_0_w_payload_data[28] => io_output_w_payload_data[28].DATAIN
io_sharedInputs_0_w_payload_data[29] => io_output_w_payload_data[29].DATAIN
io_sharedInputs_0_w_payload_data[30] => io_output_w_payload_data[30].DATAIN
io_sharedInputs_0_w_payload_data[31] => io_output_w_payload_data[31].DATAIN
io_sharedInputs_0_w_payload_strb[0] => io_output_w_payload_strb[0].DATAIN
io_sharedInputs_0_w_payload_strb[1] => io_output_w_payload_strb[1].DATAIN
io_sharedInputs_0_w_payload_strb[2] => io_output_w_payload_strb[2].DATAIN
io_sharedInputs_0_w_payload_strb[3] => io_output_w_payload_strb[3].DATAIN
io_sharedInputs_0_w_payload_last => cmdRouteFork_thrown_translated_fifo_io_pop_ready.IN1
io_sharedInputs_0_w_payload_last => io_output_w_payload_last.DATAIN
io_sharedInputs_0_b_valid <= io_output_b_valid.DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_b_ready => io_output_b_ready.DATAIN
io_sharedInputs_0_r_valid <= io_sharedInputs_0_r_valid.DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_ready => _zz_io_output_r_ready.DATAB
io_sharedInputs_0_r_payload_data[0] <= io_output_r_payload_data[0].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[1] <= io_output_r_payload_data[1].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[2] <= io_output_r_payload_data[2].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[3] <= io_output_r_payload_data[3].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[4] <= io_output_r_payload_data[4].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[5] <= io_output_r_payload_data[5].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[6] <= io_output_r_payload_data[6].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[7] <= io_output_r_payload_data[7].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[8] <= io_output_r_payload_data[8].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[9] <= io_output_r_payload_data[9].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[10] <= io_output_r_payload_data[10].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[11] <= io_output_r_payload_data[11].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[12] <= io_output_r_payload_data[12].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[13] <= io_output_r_payload_data[13].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[14] <= io_output_r_payload_data[14].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[15] <= io_output_r_payload_data[15].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[16] <= io_output_r_payload_data[16].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[17] <= io_output_r_payload_data[17].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[18] <= io_output_r_payload_data[18].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[19] <= io_output_r_payload_data[19].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[20] <= io_output_r_payload_data[20].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[21] <= io_output_r_payload_data[21].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[22] <= io_output_r_payload_data[22].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[23] <= io_output_r_payload_data[23].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[24] <= io_output_r_payload_data[24].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[25] <= io_output_r_payload_data[25].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[26] <= io_output_r_payload_data[26].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[27] <= io_output_r_payload_data[27].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[28] <= io_output_r_payload_data[28].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[29] <= io_output_r_payload_data[29].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[30] <= io_output_r_payload_data[30].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[31] <= io_output_r_payload_data[31].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_last <= io_output_r_payload_last.DB_MAX_OUTPUT_PORT_TYPE
io_output_arw_valid <= cmdOutputFork_valid.DB_MAX_OUTPUT_PORT_TYPE
io_output_arw_ready => cmdOutputFork_fire.IN1
io_output_arw_ready => when_Stream_l1020.IN1
io_output_arw_payload_addr[0] <= StreamArbiter_2:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[1] <= StreamArbiter_2:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[2] <= StreamArbiter_2:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[3] <= StreamArbiter_2:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[4] <= StreamArbiter_2:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[5] <= StreamArbiter_2:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[6] <= StreamArbiter_2:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[7] <= StreamArbiter_2:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[8] <= StreamArbiter_2:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[9] <= StreamArbiter_2:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[10] <= StreamArbiter_2:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[11] <= StreamArbiter_2:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[12] <= StreamArbiter_2:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[13] <= StreamArbiter_2:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[14] <= StreamArbiter_2:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[15] <= StreamArbiter_2:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[16] <= StreamArbiter_2:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[17] <= StreamArbiter_2:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[18] <= StreamArbiter_2:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[19] <= StreamArbiter_2:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[20] <= StreamArbiter_2:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[21] <= StreamArbiter_2:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[22] <= StreamArbiter_2:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[23] <= StreamArbiter_2:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[24] <= StreamArbiter_2:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[25] <= StreamArbiter_2:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[26] <= StreamArbiter_2:cmdArbiter.io_output_payload_addr
io_output_arw_payload_id[0] <= io_output_arw_payload_id.DB_MAX_OUTPUT_PORT_TYPE
io_output_arw_payload_len[0] <= StreamArbiter_2:cmdArbiter.io_output_payload_len
io_output_arw_payload_len[1] <= StreamArbiter_2:cmdArbiter.io_output_payload_len
io_output_arw_payload_len[2] <= StreamArbiter_2:cmdArbiter.io_output_payload_len
io_output_arw_payload_len[3] <= StreamArbiter_2:cmdArbiter.io_output_payload_len
io_output_arw_payload_len[4] <= StreamArbiter_2:cmdArbiter.io_output_payload_len
io_output_arw_payload_len[5] <= StreamArbiter_2:cmdArbiter.io_output_payload_len
io_output_arw_payload_len[6] <= StreamArbiter_2:cmdArbiter.io_output_payload_len
io_output_arw_payload_len[7] <= StreamArbiter_2:cmdArbiter.io_output_payload_len
io_output_arw_payload_size[0] <= StreamArbiter_2:cmdArbiter.io_output_payload_size
io_output_arw_payload_size[1] <= StreamArbiter_2:cmdArbiter.io_output_payload_size
io_output_arw_payload_size[2] <= StreamArbiter_2:cmdArbiter.io_output_payload_size
io_output_arw_payload_burst[0] <= StreamArbiter_2:cmdArbiter.io_output_payload_burst
io_output_arw_payload_burst[1] <= StreamArbiter_2:cmdArbiter.io_output_payload_burst
io_output_arw_payload_write <= StreamArbiter_2:cmdArbiter.io_output_payload_write
io_output_w_valid <= io_output_w_valid.DB_MAX_OUTPUT_PORT_TYPE
io_output_w_ready => io_sharedInputs_0_w_ready.IN1
io_output_w_ready => io_output_w_fire.IN1
io_output_w_payload_data[0] <= io_sharedInputs_0_w_payload_data[0].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[1] <= io_sharedInputs_0_w_payload_data[1].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[2] <= io_sharedInputs_0_w_payload_data[2].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[3] <= io_sharedInputs_0_w_payload_data[3].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[4] <= io_sharedInputs_0_w_payload_data[4].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[5] <= io_sharedInputs_0_w_payload_data[5].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[6] <= io_sharedInputs_0_w_payload_data[6].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[7] <= io_sharedInputs_0_w_payload_data[7].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[8] <= io_sharedInputs_0_w_payload_data[8].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[9] <= io_sharedInputs_0_w_payload_data[9].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[10] <= io_sharedInputs_0_w_payload_data[10].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[11] <= io_sharedInputs_0_w_payload_data[11].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[12] <= io_sharedInputs_0_w_payload_data[12].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[13] <= io_sharedInputs_0_w_payload_data[13].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[14] <= io_sharedInputs_0_w_payload_data[14].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[15] <= io_sharedInputs_0_w_payload_data[15].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[16] <= io_sharedInputs_0_w_payload_data[16].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[17] <= io_sharedInputs_0_w_payload_data[17].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[18] <= io_sharedInputs_0_w_payload_data[18].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[19] <= io_sharedInputs_0_w_payload_data[19].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[20] <= io_sharedInputs_0_w_payload_data[20].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[21] <= io_sharedInputs_0_w_payload_data[21].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[22] <= io_sharedInputs_0_w_payload_data[22].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[23] <= io_sharedInputs_0_w_payload_data[23].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[24] <= io_sharedInputs_0_w_payload_data[24].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[25] <= io_sharedInputs_0_w_payload_data[25].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[26] <= io_sharedInputs_0_w_payload_data[26].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[27] <= io_sharedInputs_0_w_payload_data[27].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[28] <= io_sharedInputs_0_w_payload_data[28].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[29] <= io_sharedInputs_0_w_payload_data[29].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[30] <= io_sharedInputs_0_w_payload_data[30].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[31] <= io_sharedInputs_0_w_payload_data[31].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_strb[0] <= io_sharedInputs_0_w_payload_strb[0].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_strb[1] <= io_sharedInputs_0_w_payload_strb[1].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_strb[2] <= io_sharedInputs_0_w_payload_strb[2].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_strb[3] <= io_sharedInputs_0_w_payload_strb[3].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_last <= io_sharedInputs_0_w_payload_last.DB_MAX_OUTPUT_PORT_TYPE
io_output_b_valid => io_sharedInputs_0_b_valid.DATAIN
io_output_b_ready <= io_sharedInputs_0_b_ready.DB_MAX_OUTPUT_PORT_TYPE
io_output_b_payload_id[0] => ~NO_FANOUT~
io_output_r_valid => io_readInputs_0_r_valid.IN0
io_output_r_valid => io_sharedInputs_0_r_valid.IN0
io_output_r_ready <= _zz_io_output_r_ready.DB_MAX_OUTPUT_PORT_TYPE
io_output_r_payload_data[0] => io_sharedInputs_0_r_payload_data[0].DATAIN
io_output_r_payload_data[0] => io_readInputs_0_r_payload_data[0].DATAIN
io_output_r_payload_data[1] => io_sharedInputs_0_r_payload_data[1].DATAIN
io_output_r_payload_data[1] => io_readInputs_0_r_payload_data[1].DATAIN
io_output_r_payload_data[2] => io_sharedInputs_0_r_payload_data[2].DATAIN
io_output_r_payload_data[2] => io_readInputs_0_r_payload_data[2].DATAIN
io_output_r_payload_data[3] => io_sharedInputs_0_r_payload_data[3].DATAIN
io_output_r_payload_data[3] => io_readInputs_0_r_payload_data[3].DATAIN
io_output_r_payload_data[4] => io_sharedInputs_0_r_payload_data[4].DATAIN
io_output_r_payload_data[4] => io_readInputs_0_r_payload_data[4].DATAIN
io_output_r_payload_data[5] => io_sharedInputs_0_r_payload_data[5].DATAIN
io_output_r_payload_data[5] => io_readInputs_0_r_payload_data[5].DATAIN
io_output_r_payload_data[6] => io_sharedInputs_0_r_payload_data[6].DATAIN
io_output_r_payload_data[6] => io_readInputs_0_r_payload_data[6].DATAIN
io_output_r_payload_data[7] => io_sharedInputs_0_r_payload_data[7].DATAIN
io_output_r_payload_data[7] => io_readInputs_0_r_payload_data[7].DATAIN
io_output_r_payload_data[8] => io_sharedInputs_0_r_payload_data[8].DATAIN
io_output_r_payload_data[8] => io_readInputs_0_r_payload_data[8].DATAIN
io_output_r_payload_data[9] => io_sharedInputs_0_r_payload_data[9].DATAIN
io_output_r_payload_data[9] => io_readInputs_0_r_payload_data[9].DATAIN
io_output_r_payload_data[10] => io_sharedInputs_0_r_payload_data[10].DATAIN
io_output_r_payload_data[10] => io_readInputs_0_r_payload_data[10].DATAIN
io_output_r_payload_data[11] => io_sharedInputs_0_r_payload_data[11].DATAIN
io_output_r_payload_data[11] => io_readInputs_0_r_payload_data[11].DATAIN
io_output_r_payload_data[12] => io_sharedInputs_0_r_payload_data[12].DATAIN
io_output_r_payload_data[12] => io_readInputs_0_r_payload_data[12].DATAIN
io_output_r_payload_data[13] => io_sharedInputs_0_r_payload_data[13].DATAIN
io_output_r_payload_data[13] => io_readInputs_0_r_payload_data[13].DATAIN
io_output_r_payload_data[14] => io_sharedInputs_0_r_payload_data[14].DATAIN
io_output_r_payload_data[14] => io_readInputs_0_r_payload_data[14].DATAIN
io_output_r_payload_data[15] => io_sharedInputs_0_r_payload_data[15].DATAIN
io_output_r_payload_data[15] => io_readInputs_0_r_payload_data[15].DATAIN
io_output_r_payload_data[16] => io_sharedInputs_0_r_payload_data[16].DATAIN
io_output_r_payload_data[16] => io_readInputs_0_r_payload_data[16].DATAIN
io_output_r_payload_data[17] => io_sharedInputs_0_r_payload_data[17].DATAIN
io_output_r_payload_data[17] => io_readInputs_0_r_payload_data[17].DATAIN
io_output_r_payload_data[18] => io_sharedInputs_0_r_payload_data[18].DATAIN
io_output_r_payload_data[18] => io_readInputs_0_r_payload_data[18].DATAIN
io_output_r_payload_data[19] => io_sharedInputs_0_r_payload_data[19].DATAIN
io_output_r_payload_data[19] => io_readInputs_0_r_payload_data[19].DATAIN
io_output_r_payload_data[20] => io_sharedInputs_0_r_payload_data[20].DATAIN
io_output_r_payload_data[20] => io_readInputs_0_r_payload_data[20].DATAIN
io_output_r_payload_data[21] => io_sharedInputs_0_r_payload_data[21].DATAIN
io_output_r_payload_data[21] => io_readInputs_0_r_payload_data[21].DATAIN
io_output_r_payload_data[22] => io_sharedInputs_0_r_payload_data[22].DATAIN
io_output_r_payload_data[22] => io_readInputs_0_r_payload_data[22].DATAIN
io_output_r_payload_data[23] => io_sharedInputs_0_r_payload_data[23].DATAIN
io_output_r_payload_data[23] => io_readInputs_0_r_payload_data[23].DATAIN
io_output_r_payload_data[24] => io_sharedInputs_0_r_payload_data[24].DATAIN
io_output_r_payload_data[24] => io_readInputs_0_r_payload_data[24].DATAIN
io_output_r_payload_data[25] => io_sharedInputs_0_r_payload_data[25].DATAIN
io_output_r_payload_data[25] => io_readInputs_0_r_payload_data[25].DATAIN
io_output_r_payload_data[26] => io_sharedInputs_0_r_payload_data[26].DATAIN
io_output_r_payload_data[26] => io_readInputs_0_r_payload_data[26].DATAIN
io_output_r_payload_data[27] => io_sharedInputs_0_r_payload_data[27].DATAIN
io_output_r_payload_data[27] => io_readInputs_0_r_payload_data[27].DATAIN
io_output_r_payload_data[28] => io_sharedInputs_0_r_payload_data[28].DATAIN
io_output_r_payload_data[28] => io_readInputs_0_r_payload_data[28].DATAIN
io_output_r_payload_data[29] => io_sharedInputs_0_r_payload_data[29].DATAIN
io_output_r_payload_data[29] => io_readInputs_0_r_payload_data[29].DATAIN
io_output_r_payload_data[30] => io_sharedInputs_0_r_payload_data[30].DATAIN
io_output_r_payload_data[30] => io_readInputs_0_r_payload_data[30].DATAIN
io_output_r_payload_data[31] => io_sharedInputs_0_r_payload_data[31].DATAIN
io_output_r_payload_data[31] => io_readInputs_0_r_payload_data[31].DATAIN
io_output_r_payload_id[0] => Decoder0.IN0
io_output_r_payload_id[0] => io_sharedInputs_0_r_valid.IN1
io_output_r_payload_id[0] => io_readInputs_0_r_valid.IN1
io_output_r_payload_last => io_sharedInputs_0_r_payload_last.DATAIN
io_output_r_payload_last => io_readInputs_0_r_payload_last.DATAIN
clk_cpu => clk_cpu.IN2
reset => reset.IN2


|EndeavourSoc|Axi4SharedArbiter:ram_ctrl_axi_arbiter|StreamArbiter_2:cmdArbiter
io_inputs_0_valid => Add0.IN7
io_inputs_0_valid => _zz_maskProposal_0_2[2].IN1
io_inputs_0_valid => io_output_valid.IN1
io_inputs_0_valid => Add0.IN8
io_inputs_0_valid => _zz_maskProposal_0_2[0].IN1
io_inputs_0_ready <= io_inputs_0_ready.DB_MAX_OUTPUT_PORT_TYPE
io_inputs_0_payload_addr[0] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[1] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[2] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[3] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[4] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[5] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[6] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[7] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[8] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[9] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[10] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[11] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[12] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[13] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[14] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[15] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[16] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[17] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[18] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[19] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[20] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[21] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[22] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[23] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[24] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[25] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[26] => io_output_payload_addr.DATAB
io_inputs_0_payload_len[0] => io_output_payload_len.DATAB
io_inputs_0_payload_len[1] => io_output_payload_len.DATAB
io_inputs_0_payload_len[2] => io_output_payload_len.DATAB
io_inputs_0_payload_len[3] => io_output_payload_len.DATAB
io_inputs_0_payload_len[4] => io_output_payload_len.DATAB
io_inputs_0_payload_len[5] => io_output_payload_len.DATAB
io_inputs_0_payload_len[6] => io_output_payload_len.DATAB
io_inputs_0_payload_len[7] => io_output_payload_len.DATAB
io_inputs_0_payload_size[0] => io_output_payload_size.DATAB
io_inputs_0_payload_size[1] => io_output_payload_size.DATAB
io_inputs_0_payload_size[2] => io_output_payload_size.DATAB
io_inputs_0_payload_burst[0] => io_output_payload_burst.DATAB
io_inputs_0_payload_burst[1] => io_output_payload_burst.DATAB
io_inputs_0_payload_write => io_output_payload_write.DATAB
io_inputs_1_valid => Add0.IN5
io_inputs_1_valid => _zz_maskProposal_0_2[3].IN1
io_inputs_1_valid => io_output_valid.IN1
io_inputs_1_valid => Add0.IN6
io_inputs_1_valid => _zz_maskProposal_0_2[1].IN1
io_inputs_1_ready <= io_inputs_1_ready.DB_MAX_OUTPUT_PORT_TYPE
io_inputs_1_payload_addr[0] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[1] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[2] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[3] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[4] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[5] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[6] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[7] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[8] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[9] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[10] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[11] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[12] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[13] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[14] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[15] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[16] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[17] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[18] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[19] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[20] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[21] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[22] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[23] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[24] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[25] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[26] => io_output_payload_addr.DATAA
io_inputs_1_payload_len[0] => io_output_payload_len.DATAA
io_inputs_1_payload_len[1] => io_output_payload_len.DATAA
io_inputs_1_payload_len[2] => io_output_payload_len.DATAA
io_inputs_1_payload_len[3] => io_output_payload_len.DATAA
io_inputs_1_payload_len[4] => io_output_payload_len.DATAA
io_inputs_1_payload_len[5] => io_output_payload_len.DATAA
io_inputs_1_payload_len[6] => io_output_payload_len.DATAA
io_inputs_1_payload_len[7] => io_output_payload_len.DATAA
io_inputs_1_payload_size[0] => io_output_payload_size.DATAA
io_inputs_1_payload_size[1] => io_output_payload_size.DATAA
io_inputs_1_payload_size[2] => io_output_payload_size.DATAA
io_inputs_1_payload_burst[0] => io_output_payload_burst.DATAA
io_inputs_1_payload_burst[1] => io_output_payload_burst.DATAA
io_inputs_1_payload_write => io_output_payload_write.DATAA
io_output_valid <= io_output_valid.DB_MAX_OUTPUT_PORT_TYPE
io_output_ready => io_output_fire.IN1
io_output_ready => io_inputs_0_ready.IN1
io_output_ready => io_inputs_1_ready.IN1
io_output_payload_addr[0] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[1] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[2] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[3] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[4] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[5] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[6] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[7] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[8] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[9] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[10] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[11] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[12] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[13] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[14] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[15] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[16] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[17] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[18] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[19] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[20] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[21] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[22] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[23] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[24] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[25] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[26] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_len[0] <= io_output_payload_len.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_len[1] <= io_output_payload_len.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_len[2] <= io_output_payload_len.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_len[3] <= io_output_payload_len.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_len[4] <= io_output_payload_len.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_len[5] <= io_output_payload_len.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_len[6] <= io_output_payload_len.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_len[7] <= io_output_payload_len.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_size[0] <= io_output_payload_size.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_size[1] <= io_output_payload_size.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_size[2] <= io_output_payload_size.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_burst[0] <= io_output_payload_burst.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_burst[1] <= io_output_payload_burst.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_write <= io_output_payload_write.DB_MAX_OUTPUT_PORT_TYPE
io_chosen[0] <= maskRouted_1.DB_MAX_OUTPUT_PORT_TYPE
io_chosenOH[0] <= maskRouted_0.DB_MAX_OUTPUT_PORT_TYPE
io_chosenOH[1] <= maskRouted_1.DB_MAX_OUTPUT_PORT_TYPE
clk_cpu => maskLocked_1.CLK
clk_cpu => maskLocked_0.CLK
clk_cpu => locked.CLK
reset => maskLocked_1.PRESET
reset => maskLocked_0.ACLR
reset => locked.ACLR


|EndeavourSoc|Axi4SharedArbiter:ram_ctrl_axi_arbiter|StreamFifoLowLatency_2:cmdRouteFork_thrown_translated_fifo
io_push_valid => io_push_valid.IN1
io_push_ready <= StreamFifo_2:fifo.io_push_ready
io_pop_valid <= StreamFifo_2:fifo.io_pop_valid
io_pop_ready => io_pop_ready.IN1
io_flush => io_flush.IN1
io_occupancy[0] <= StreamFifo_2:fifo.io_occupancy
io_occupancy[1] <= StreamFifo_2:fifo.io_occupancy
io_occupancy[2] <= StreamFifo_2:fifo.io_occupancy
io_availability[0] <= StreamFifo_2:fifo.io_availability
io_availability[1] <= StreamFifo_2:fifo.io_availability
io_availability[2] <= StreamFifo_2:fifo.io_availability
clk_cpu => clk_cpu.IN1
reset => reset.IN1


|EndeavourSoc|Axi4SharedArbiter:ram_ctrl_axi_arbiter|StreamFifoLowLatency_2:cmdRouteFork_thrown_translated_fifo|StreamFifo_2:fifo
io_push_valid => io_push_fire.IN1
io_push_valid => io_pop_valid.DATAB
io_push_ready <= Equal0.DB_MAX_OUTPUT_PORT_TYPE
io_pop_valid <= io_pop_valid.DB_MAX_OUTPUT_PORT_TYPE
io_pop_ready => logic_pop_addressGen_fire.IN1
io_pop_ready => logic_ptr_doPush.OUTPUTSELECT
io_flush => logic_ptr_push.OUTPUTSELECT
io_flush => logic_ptr_push.OUTPUTSELECT
io_flush => logic_ptr_push.OUTPUTSELECT
io_flush => logic_ptr_pop.OUTPUTSELECT
io_flush => logic_ptr_pop.OUTPUTSELECT
io_flush => logic_ptr_pop.OUTPUTSELECT
io_occupancy[0] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
io_occupancy[1] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
io_occupancy[2] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
io_availability[0] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
io_availability[1] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
io_availability[2] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
clk_cpu => logic_ptr_pop[0].CLK
clk_cpu => logic_ptr_pop[1].CLK
clk_cpu => logic_ptr_pop[2].CLK
clk_cpu => logic_ptr_push[0].CLK
clk_cpu => logic_ptr_push[1].CLK
clk_cpu => logic_ptr_push[2].CLK
reset => logic_ptr_pop[0].ACLR
reset => logic_ptr_pop[1].ACLR
reset => logic_ptr_pop[2].ACLR
reset => logic_ptr_push[0].ACLR
reset => logic_ptr_push[1].ACLR
reset => logic_ptr_push[2].ACLR


|EndeavourSoc|Axi4SharedArbiter_1:internalRam_io_axi_arbiter
io_readInputs_0_ar_valid => inputsCmd_0_valid.IN1
io_readInputs_0_ar_ready <= StreamArbiter_1:cmdArbiter.io_inputs_0_ready
io_readInputs_0_ar_payload_addr[0] => inputsCmd_0_payload_addr[0].IN1
io_readInputs_0_ar_payload_addr[1] => inputsCmd_0_payload_addr[1].IN1
io_readInputs_0_ar_payload_addr[2] => inputsCmd_0_payload_addr[2].IN1
io_readInputs_0_ar_payload_addr[3] => inputsCmd_0_payload_addr[3].IN1
io_readInputs_0_ar_payload_addr[4] => inputsCmd_0_payload_addr[4].IN1
io_readInputs_0_ar_payload_addr[5] => inputsCmd_0_payload_addr[5].IN1
io_readInputs_0_ar_payload_addr[6] => inputsCmd_0_payload_addr[6].IN1
io_readInputs_0_ar_payload_addr[7] => inputsCmd_0_payload_addr[7].IN1
io_readInputs_0_ar_payload_addr[8] => inputsCmd_0_payload_addr[8].IN1
io_readInputs_0_ar_payload_addr[9] => inputsCmd_0_payload_addr[9].IN1
io_readInputs_0_ar_payload_addr[10] => inputsCmd_0_payload_addr[10].IN1
io_readInputs_0_ar_payload_addr[11] => inputsCmd_0_payload_addr[11].IN1
io_readInputs_0_ar_payload_addr[12] => inputsCmd_0_payload_addr[12].IN1
io_readInputs_0_ar_payload_addr[13] => inputsCmd_0_payload_addr[13].IN1
io_readInputs_0_ar_payload_len[0] => inputsCmd_0_payload_len[0].IN1
io_readInputs_0_ar_payload_len[1] => inputsCmd_0_payload_len[1].IN1
io_readInputs_0_ar_payload_len[2] => inputsCmd_0_payload_len[2].IN1
io_readInputs_0_ar_payload_len[3] => inputsCmd_0_payload_len[3].IN1
io_readInputs_0_ar_payload_len[4] => inputsCmd_0_payload_len[4].IN1
io_readInputs_0_ar_payload_len[5] => inputsCmd_0_payload_len[5].IN1
io_readInputs_0_ar_payload_len[6] => inputsCmd_0_payload_len[6].IN1
io_readInputs_0_ar_payload_len[7] => inputsCmd_0_payload_len[7].IN1
io_readInputs_0_ar_payload_size[0] => inputsCmd_0_payload_size[0].IN1
io_readInputs_0_ar_payload_size[1] => inputsCmd_0_payload_size[1].IN1
io_readInputs_0_ar_payload_size[2] => inputsCmd_0_payload_size[2].IN1
io_readInputs_0_ar_payload_burst[0] => inputsCmd_0_payload_burst[0].IN1
io_readInputs_0_ar_payload_burst[1] => inputsCmd_0_payload_burst[1].IN1
io_readInputs_0_r_valid <= io_readInputs_0_r_valid.DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_ready => _zz_io_output_r_ready.DATAA
io_readInputs_0_r_payload_data[0] <= io_output_r_payload_data[0].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[1] <= io_output_r_payload_data[1].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[2] <= io_output_r_payload_data[2].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[3] <= io_output_r_payload_data[3].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[4] <= io_output_r_payload_data[4].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[5] <= io_output_r_payload_data[5].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[6] <= io_output_r_payload_data[6].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[7] <= io_output_r_payload_data[7].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[8] <= io_output_r_payload_data[8].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[9] <= io_output_r_payload_data[9].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[10] <= io_output_r_payload_data[10].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[11] <= io_output_r_payload_data[11].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[12] <= io_output_r_payload_data[12].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[13] <= io_output_r_payload_data[13].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[14] <= io_output_r_payload_data[14].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[15] <= io_output_r_payload_data[15].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[16] <= io_output_r_payload_data[16].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[17] <= io_output_r_payload_data[17].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[18] <= io_output_r_payload_data[18].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[19] <= io_output_r_payload_data[19].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[20] <= io_output_r_payload_data[20].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[21] <= io_output_r_payload_data[21].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[22] <= io_output_r_payload_data[22].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[23] <= io_output_r_payload_data[23].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[24] <= io_output_r_payload_data[24].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[25] <= io_output_r_payload_data[25].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[26] <= io_output_r_payload_data[26].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[27] <= io_output_r_payload_data[27].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[28] <= io_output_r_payload_data[28].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[29] <= io_output_r_payload_data[29].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[30] <= io_output_r_payload_data[30].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_data[31] <= io_output_r_payload_data[31].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_resp[0] <= io_output_r_payload_resp[0].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_resp[1] <= io_output_r_payload_resp[1].DB_MAX_OUTPUT_PORT_TYPE
io_readInputs_0_r_payload_last <= io_output_r_payload_last.DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_arw_valid => inputsCmd_1_valid.IN1
io_sharedInputs_0_arw_ready <= StreamArbiter_1:cmdArbiter.io_inputs_1_ready
io_sharedInputs_0_arw_payload_addr[0] => inputsCmd_1_payload_addr[0].IN1
io_sharedInputs_0_arw_payload_addr[1] => inputsCmd_1_payload_addr[1].IN1
io_sharedInputs_0_arw_payload_addr[2] => inputsCmd_1_payload_addr[2].IN1
io_sharedInputs_0_arw_payload_addr[3] => inputsCmd_1_payload_addr[3].IN1
io_sharedInputs_0_arw_payload_addr[4] => inputsCmd_1_payload_addr[4].IN1
io_sharedInputs_0_arw_payload_addr[5] => inputsCmd_1_payload_addr[5].IN1
io_sharedInputs_0_arw_payload_addr[6] => inputsCmd_1_payload_addr[6].IN1
io_sharedInputs_0_arw_payload_addr[7] => inputsCmd_1_payload_addr[7].IN1
io_sharedInputs_0_arw_payload_addr[8] => inputsCmd_1_payload_addr[8].IN1
io_sharedInputs_0_arw_payload_addr[9] => inputsCmd_1_payload_addr[9].IN1
io_sharedInputs_0_arw_payload_addr[10] => inputsCmd_1_payload_addr[10].IN1
io_sharedInputs_0_arw_payload_addr[11] => inputsCmd_1_payload_addr[11].IN1
io_sharedInputs_0_arw_payload_addr[12] => inputsCmd_1_payload_addr[12].IN1
io_sharedInputs_0_arw_payload_addr[13] => inputsCmd_1_payload_addr[13].IN1
io_sharedInputs_0_arw_payload_len[0] => inputsCmd_1_payload_len[0].IN1
io_sharedInputs_0_arw_payload_len[1] => inputsCmd_1_payload_len[1].IN1
io_sharedInputs_0_arw_payload_len[2] => inputsCmd_1_payload_len[2].IN1
io_sharedInputs_0_arw_payload_len[3] => inputsCmd_1_payload_len[3].IN1
io_sharedInputs_0_arw_payload_len[4] => inputsCmd_1_payload_len[4].IN1
io_sharedInputs_0_arw_payload_len[5] => inputsCmd_1_payload_len[5].IN1
io_sharedInputs_0_arw_payload_len[6] => inputsCmd_1_payload_len[6].IN1
io_sharedInputs_0_arw_payload_len[7] => inputsCmd_1_payload_len[7].IN1
io_sharedInputs_0_arw_payload_size[0] => inputsCmd_1_payload_size[0].IN1
io_sharedInputs_0_arw_payload_size[1] => inputsCmd_1_payload_size[1].IN1
io_sharedInputs_0_arw_payload_size[2] => inputsCmd_1_payload_size[2].IN1
io_sharedInputs_0_arw_payload_burst[0] => inputsCmd_1_payload_burst[0].IN1
io_sharedInputs_0_arw_payload_burst[1] => inputsCmd_1_payload_burst[1].IN1
io_sharedInputs_0_arw_payload_write => inputsCmd_1_payload_write.IN1
io_sharedInputs_0_w_valid => io_output_w_valid.IN1
io_sharedInputs_0_w_ready <= io_sharedInputs_0_w_ready.DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_w_payload_data[0] => io_output_w_payload_data[0].DATAIN
io_sharedInputs_0_w_payload_data[1] => io_output_w_payload_data[1].DATAIN
io_sharedInputs_0_w_payload_data[2] => io_output_w_payload_data[2].DATAIN
io_sharedInputs_0_w_payload_data[3] => io_output_w_payload_data[3].DATAIN
io_sharedInputs_0_w_payload_data[4] => io_output_w_payload_data[4].DATAIN
io_sharedInputs_0_w_payload_data[5] => io_output_w_payload_data[5].DATAIN
io_sharedInputs_0_w_payload_data[6] => io_output_w_payload_data[6].DATAIN
io_sharedInputs_0_w_payload_data[7] => io_output_w_payload_data[7].DATAIN
io_sharedInputs_0_w_payload_data[8] => io_output_w_payload_data[8].DATAIN
io_sharedInputs_0_w_payload_data[9] => io_output_w_payload_data[9].DATAIN
io_sharedInputs_0_w_payload_data[10] => io_output_w_payload_data[10].DATAIN
io_sharedInputs_0_w_payload_data[11] => io_output_w_payload_data[11].DATAIN
io_sharedInputs_0_w_payload_data[12] => io_output_w_payload_data[12].DATAIN
io_sharedInputs_0_w_payload_data[13] => io_output_w_payload_data[13].DATAIN
io_sharedInputs_0_w_payload_data[14] => io_output_w_payload_data[14].DATAIN
io_sharedInputs_0_w_payload_data[15] => io_output_w_payload_data[15].DATAIN
io_sharedInputs_0_w_payload_data[16] => io_output_w_payload_data[16].DATAIN
io_sharedInputs_0_w_payload_data[17] => io_output_w_payload_data[17].DATAIN
io_sharedInputs_0_w_payload_data[18] => io_output_w_payload_data[18].DATAIN
io_sharedInputs_0_w_payload_data[19] => io_output_w_payload_data[19].DATAIN
io_sharedInputs_0_w_payload_data[20] => io_output_w_payload_data[20].DATAIN
io_sharedInputs_0_w_payload_data[21] => io_output_w_payload_data[21].DATAIN
io_sharedInputs_0_w_payload_data[22] => io_output_w_payload_data[22].DATAIN
io_sharedInputs_0_w_payload_data[23] => io_output_w_payload_data[23].DATAIN
io_sharedInputs_0_w_payload_data[24] => io_output_w_payload_data[24].DATAIN
io_sharedInputs_0_w_payload_data[25] => io_output_w_payload_data[25].DATAIN
io_sharedInputs_0_w_payload_data[26] => io_output_w_payload_data[26].DATAIN
io_sharedInputs_0_w_payload_data[27] => io_output_w_payload_data[27].DATAIN
io_sharedInputs_0_w_payload_data[28] => io_output_w_payload_data[28].DATAIN
io_sharedInputs_0_w_payload_data[29] => io_output_w_payload_data[29].DATAIN
io_sharedInputs_0_w_payload_data[30] => io_output_w_payload_data[30].DATAIN
io_sharedInputs_0_w_payload_data[31] => io_output_w_payload_data[31].DATAIN
io_sharedInputs_0_w_payload_strb[0] => io_output_w_payload_strb[0].DATAIN
io_sharedInputs_0_w_payload_strb[1] => io_output_w_payload_strb[1].DATAIN
io_sharedInputs_0_w_payload_strb[2] => io_output_w_payload_strb[2].DATAIN
io_sharedInputs_0_w_payload_strb[3] => io_output_w_payload_strb[3].DATAIN
io_sharedInputs_0_w_payload_last => cmdRouteFork_thrown_translated_fifo_io_pop_ready.IN1
io_sharedInputs_0_w_payload_last => io_output_w_payload_last.DATAIN
io_sharedInputs_0_b_valid <= io_output_b_valid.DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_b_ready => io_output_b_ready.DATAIN
io_sharedInputs_0_b_payload_resp[0] <= io_output_b_payload_resp[0].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_b_payload_resp[1] <= io_output_b_payload_resp[1].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_valid <= io_sharedInputs_0_r_valid.DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_ready => _zz_io_output_r_ready.DATAB
io_sharedInputs_0_r_payload_data[0] <= io_output_r_payload_data[0].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[1] <= io_output_r_payload_data[1].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[2] <= io_output_r_payload_data[2].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[3] <= io_output_r_payload_data[3].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[4] <= io_output_r_payload_data[4].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[5] <= io_output_r_payload_data[5].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[6] <= io_output_r_payload_data[6].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[7] <= io_output_r_payload_data[7].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[8] <= io_output_r_payload_data[8].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[9] <= io_output_r_payload_data[9].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[10] <= io_output_r_payload_data[10].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[11] <= io_output_r_payload_data[11].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[12] <= io_output_r_payload_data[12].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[13] <= io_output_r_payload_data[13].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[14] <= io_output_r_payload_data[14].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[15] <= io_output_r_payload_data[15].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[16] <= io_output_r_payload_data[16].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[17] <= io_output_r_payload_data[17].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[18] <= io_output_r_payload_data[18].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[19] <= io_output_r_payload_data[19].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[20] <= io_output_r_payload_data[20].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[21] <= io_output_r_payload_data[21].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[22] <= io_output_r_payload_data[22].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[23] <= io_output_r_payload_data[23].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[24] <= io_output_r_payload_data[24].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[25] <= io_output_r_payload_data[25].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[26] <= io_output_r_payload_data[26].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[27] <= io_output_r_payload_data[27].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[28] <= io_output_r_payload_data[28].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[29] <= io_output_r_payload_data[29].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[30] <= io_output_r_payload_data[30].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[31] <= io_output_r_payload_data[31].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_resp[0] <= io_output_r_payload_resp[0].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_resp[1] <= io_output_r_payload_resp[1].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_last <= io_output_r_payload_last.DB_MAX_OUTPUT_PORT_TYPE
io_output_arw_valid <= cmdOutputFork_valid.DB_MAX_OUTPUT_PORT_TYPE
io_output_arw_ready => cmdOutputFork_fire.IN1
io_output_arw_ready => when_Stream_l1020.IN1
io_output_arw_payload_addr[0] <= StreamArbiter_1:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[1] <= StreamArbiter_1:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[2] <= StreamArbiter_1:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[3] <= StreamArbiter_1:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[4] <= StreamArbiter_1:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[5] <= StreamArbiter_1:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[6] <= StreamArbiter_1:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[7] <= StreamArbiter_1:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[8] <= StreamArbiter_1:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[9] <= StreamArbiter_1:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[10] <= StreamArbiter_1:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[11] <= StreamArbiter_1:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[12] <= StreamArbiter_1:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[13] <= StreamArbiter_1:cmdArbiter.io_output_payload_addr
io_output_arw_payload_id[0] <= io_output_arw_payload_id.DB_MAX_OUTPUT_PORT_TYPE
io_output_arw_payload_len[0] <= StreamArbiter_1:cmdArbiter.io_output_payload_len
io_output_arw_payload_len[1] <= StreamArbiter_1:cmdArbiter.io_output_payload_len
io_output_arw_payload_len[2] <= StreamArbiter_1:cmdArbiter.io_output_payload_len
io_output_arw_payload_len[3] <= StreamArbiter_1:cmdArbiter.io_output_payload_len
io_output_arw_payload_len[4] <= StreamArbiter_1:cmdArbiter.io_output_payload_len
io_output_arw_payload_len[5] <= StreamArbiter_1:cmdArbiter.io_output_payload_len
io_output_arw_payload_len[6] <= StreamArbiter_1:cmdArbiter.io_output_payload_len
io_output_arw_payload_len[7] <= StreamArbiter_1:cmdArbiter.io_output_payload_len
io_output_arw_payload_size[0] <= StreamArbiter_1:cmdArbiter.io_output_payload_size
io_output_arw_payload_size[1] <= StreamArbiter_1:cmdArbiter.io_output_payload_size
io_output_arw_payload_size[2] <= StreamArbiter_1:cmdArbiter.io_output_payload_size
io_output_arw_payload_burst[0] <= StreamArbiter_1:cmdArbiter.io_output_payload_burst
io_output_arw_payload_burst[1] <= StreamArbiter_1:cmdArbiter.io_output_payload_burst
io_output_arw_payload_write <= StreamArbiter_1:cmdArbiter.io_output_payload_write
io_output_w_valid <= io_output_w_valid.DB_MAX_OUTPUT_PORT_TYPE
io_output_w_ready => io_sharedInputs_0_w_ready.IN1
io_output_w_ready => io_output_w_fire.IN1
io_output_w_payload_data[0] <= io_sharedInputs_0_w_payload_data[0].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[1] <= io_sharedInputs_0_w_payload_data[1].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[2] <= io_sharedInputs_0_w_payload_data[2].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[3] <= io_sharedInputs_0_w_payload_data[3].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[4] <= io_sharedInputs_0_w_payload_data[4].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[5] <= io_sharedInputs_0_w_payload_data[5].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[6] <= io_sharedInputs_0_w_payload_data[6].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[7] <= io_sharedInputs_0_w_payload_data[7].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[8] <= io_sharedInputs_0_w_payload_data[8].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[9] <= io_sharedInputs_0_w_payload_data[9].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[10] <= io_sharedInputs_0_w_payload_data[10].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[11] <= io_sharedInputs_0_w_payload_data[11].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[12] <= io_sharedInputs_0_w_payload_data[12].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[13] <= io_sharedInputs_0_w_payload_data[13].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[14] <= io_sharedInputs_0_w_payload_data[14].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[15] <= io_sharedInputs_0_w_payload_data[15].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[16] <= io_sharedInputs_0_w_payload_data[16].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[17] <= io_sharedInputs_0_w_payload_data[17].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[18] <= io_sharedInputs_0_w_payload_data[18].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[19] <= io_sharedInputs_0_w_payload_data[19].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[20] <= io_sharedInputs_0_w_payload_data[20].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[21] <= io_sharedInputs_0_w_payload_data[21].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[22] <= io_sharedInputs_0_w_payload_data[22].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[23] <= io_sharedInputs_0_w_payload_data[23].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[24] <= io_sharedInputs_0_w_payload_data[24].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[25] <= io_sharedInputs_0_w_payload_data[25].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[26] <= io_sharedInputs_0_w_payload_data[26].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[27] <= io_sharedInputs_0_w_payload_data[27].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[28] <= io_sharedInputs_0_w_payload_data[28].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[29] <= io_sharedInputs_0_w_payload_data[29].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[30] <= io_sharedInputs_0_w_payload_data[30].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[31] <= io_sharedInputs_0_w_payload_data[31].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_strb[0] <= io_sharedInputs_0_w_payload_strb[0].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_strb[1] <= io_sharedInputs_0_w_payload_strb[1].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_strb[2] <= io_sharedInputs_0_w_payload_strb[2].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_strb[3] <= io_sharedInputs_0_w_payload_strb[3].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_last <= io_sharedInputs_0_w_payload_last.DB_MAX_OUTPUT_PORT_TYPE
io_output_b_valid => io_sharedInputs_0_b_valid.DATAIN
io_output_b_ready <= io_sharedInputs_0_b_ready.DB_MAX_OUTPUT_PORT_TYPE
io_output_b_payload_id[0] => ~NO_FANOUT~
io_output_b_payload_resp[0] => io_sharedInputs_0_b_payload_resp[0].DATAIN
io_output_b_payload_resp[1] => io_sharedInputs_0_b_payload_resp[1].DATAIN
io_output_r_valid => io_readInputs_0_r_valid.IN0
io_output_r_valid => io_sharedInputs_0_r_valid.IN0
io_output_r_ready <= _zz_io_output_r_ready.DB_MAX_OUTPUT_PORT_TYPE
io_output_r_payload_data[0] => io_sharedInputs_0_r_payload_data[0].DATAIN
io_output_r_payload_data[0] => io_readInputs_0_r_payload_data[0].DATAIN
io_output_r_payload_data[1] => io_sharedInputs_0_r_payload_data[1].DATAIN
io_output_r_payload_data[1] => io_readInputs_0_r_payload_data[1].DATAIN
io_output_r_payload_data[2] => io_sharedInputs_0_r_payload_data[2].DATAIN
io_output_r_payload_data[2] => io_readInputs_0_r_payload_data[2].DATAIN
io_output_r_payload_data[3] => io_sharedInputs_0_r_payload_data[3].DATAIN
io_output_r_payload_data[3] => io_readInputs_0_r_payload_data[3].DATAIN
io_output_r_payload_data[4] => io_sharedInputs_0_r_payload_data[4].DATAIN
io_output_r_payload_data[4] => io_readInputs_0_r_payload_data[4].DATAIN
io_output_r_payload_data[5] => io_sharedInputs_0_r_payload_data[5].DATAIN
io_output_r_payload_data[5] => io_readInputs_0_r_payload_data[5].DATAIN
io_output_r_payload_data[6] => io_sharedInputs_0_r_payload_data[6].DATAIN
io_output_r_payload_data[6] => io_readInputs_0_r_payload_data[6].DATAIN
io_output_r_payload_data[7] => io_sharedInputs_0_r_payload_data[7].DATAIN
io_output_r_payload_data[7] => io_readInputs_0_r_payload_data[7].DATAIN
io_output_r_payload_data[8] => io_sharedInputs_0_r_payload_data[8].DATAIN
io_output_r_payload_data[8] => io_readInputs_0_r_payload_data[8].DATAIN
io_output_r_payload_data[9] => io_sharedInputs_0_r_payload_data[9].DATAIN
io_output_r_payload_data[9] => io_readInputs_0_r_payload_data[9].DATAIN
io_output_r_payload_data[10] => io_sharedInputs_0_r_payload_data[10].DATAIN
io_output_r_payload_data[10] => io_readInputs_0_r_payload_data[10].DATAIN
io_output_r_payload_data[11] => io_sharedInputs_0_r_payload_data[11].DATAIN
io_output_r_payload_data[11] => io_readInputs_0_r_payload_data[11].DATAIN
io_output_r_payload_data[12] => io_sharedInputs_0_r_payload_data[12].DATAIN
io_output_r_payload_data[12] => io_readInputs_0_r_payload_data[12].DATAIN
io_output_r_payload_data[13] => io_sharedInputs_0_r_payload_data[13].DATAIN
io_output_r_payload_data[13] => io_readInputs_0_r_payload_data[13].DATAIN
io_output_r_payload_data[14] => io_sharedInputs_0_r_payload_data[14].DATAIN
io_output_r_payload_data[14] => io_readInputs_0_r_payload_data[14].DATAIN
io_output_r_payload_data[15] => io_sharedInputs_0_r_payload_data[15].DATAIN
io_output_r_payload_data[15] => io_readInputs_0_r_payload_data[15].DATAIN
io_output_r_payload_data[16] => io_sharedInputs_0_r_payload_data[16].DATAIN
io_output_r_payload_data[16] => io_readInputs_0_r_payload_data[16].DATAIN
io_output_r_payload_data[17] => io_sharedInputs_0_r_payload_data[17].DATAIN
io_output_r_payload_data[17] => io_readInputs_0_r_payload_data[17].DATAIN
io_output_r_payload_data[18] => io_sharedInputs_0_r_payload_data[18].DATAIN
io_output_r_payload_data[18] => io_readInputs_0_r_payload_data[18].DATAIN
io_output_r_payload_data[19] => io_sharedInputs_0_r_payload_data[19].DATAIN
io_output_r_payload_data[19] => io_readInputs_0_r_payload_data[19].DATAIN
io_output_r_payload_data[20] => io_sharedInputs_0_r_payload_data[20].DATAIN
io_output_r_payload_data[20] => io_readInputs_0_r_payload_data[20].DATAIN
io_output_r_payload_data[21] => io_sharedInputs_0_r_payload_data[21].DATAIN
io_output_r_payload_data[21] => io_readInputs_0_r_payload_data[21].DATAIN
io_output_r_payload_data[22] => io_sharedInputs_0_r_payload_data[22].DATAIN
io_output_r_payload_data[22] => io_readInputs_0_r_payload_data[22].DATAIN
io_output_r_payload_data[23] => io_sharedInputs_0_r_payload_data[23].DATAIN
io_output_r_payload_data[23] => io_readInputs_0_r_payload_data[23].DATAIN
io_output_r_payload_data[24] => io_sharedInputs_0_r_payload_data[24].DATAIN
io_output_r_payload_data[24] => io_readInputs_0_r_payload_data[24].DATAIN
io_output_r_payload_data[25] => io_sharedInputs_0_r_payload_data[25].DATAIN
io_output_r_payload_data[25] => io_readInputs_0_r_payload_data[25].DATAIN
io_output_r_payload_data[26] => io_sharedInputs_0_r_payload_data[26].DATAIN
io_output_r_payload_data[26] => io_readInputs_0_r_payload_data[26].DATAIN
io_output_r_payload_data[27] => io_sharedInputs_0_r_payload_data[27].DATAIN
io_output_r_payload_data[27] => io_readInputs_0_r_payload_data[27].DATAIN
io_output_r_payload_data[28] => io_sharedInputs_0_r_payload_data[28].DATAIN
io_output_r_payload_data[28] => io_readInputs_0_r_payload_data[28].DATAIN
io_output_r_payload_data[29] => io_sharedInputs_0_r_payload_data[29].DATAIN
io_output_r_payload_data[29] => io_readInputs_0_r_payload_data[29].DATAIN
io_output_r_payload_data[30] => io_sharedInputs_0_r_payload_data[30].DATAIN
io_output_r_payload_data[30] => io_readInputs_0_r_payload_data[30].DATAIN
io_output_r_payload_data[31] => io_sharedInputs_0_r_payload_data[31].DATAIN
io_output_r_payload_data[31] => io_readInputs_0_r_payload_data[31].DATAIN
io_output_r_payload_id[0] => Decoder0.IN0
io_output_r_payload_id[0] => io_sharedInputs_0_r_valid.IN1
io_output_r_payload_id[0] => io_readInputs_0_r_valid.IN1
io_output_r_payload_resp[0] => io_sharedInputs_0_r_payload_resp[0].DATAIN
io_output_r_payload_resp[0] => io_readInputs_0_r_payload_resp[0].DATAIN
io_output_r_payload_resp[1] => io_sharedInputs_0_r_payload_resp[1].DATAIN
io_output_r_payload_resp[1] => io_readInputs_0_r_payload_resp[1].DATAIN
io_output_r_payload_last => io_sharedInputs_0_r_payload_last.DATAIN
io_output_r_payload_last => io_readInputs_0_r_payload_last.DATAIN
clk_cpu => clk_cpu.IN2
reset => reset.IN2


|EndeavourSoc|Axi4SharedArbiter_1:internalRam_io_axi_arbiter|StreamArbiter_1:cmdArbiter
io_inputs_0_valid => Add0.IN7
io_inputs_0_valid => _zz_maskProposal_0_2[2].IN1
io_inputs_0_valid => io_output_valid.IN1
io_inputs_0_valid => Add0.IN8
io_inputs_0_valid => _zz_maskProposal_0_2[0].IN1
io_inputs_0_ready <= io_inputs_0_ready.DB_MAX_OUTPUT_PORT_TYPE
io_inputs_0_payload_addr[0] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[1] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[2] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[3] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[4] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[5] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[6] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[7] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[8] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[9] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[10] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[11] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[12] => io_output_payload_addr.DATAB
io_inputs_0_payload_addr[13] => io_output_payload_addr.DATAB
io_inputs_0_payload_len[0] => io_output_payload_len.DATAB
io_inputs_0_payload_len[1] => io_output_payload_len.DATAB
io_inputs_0_payload_len[2] => io_output_payload_len.DATAB
io_inputs_0_payload_len[3] => io_output_payload_len.DATAB
io_inputs_0_payload_len[4] => io_output_payload_len.DATAB
io_inputs_0_payload_len[5] => io_output_payload_len.DATAB
io_inputs_0_payload_len[6] => io_output_payload_len.DATAB
io_inputs_0_payload_len[7] => io_output_payload_len.DATAB
io_inputs_0_payload_size[0] => io_output_payload_size.DATAB
io_inputs_0_payload_size[1] => io_output_payload_size.DATAB
io_inputs_0_payload_size[2] => io_output_payload_size.DATAB
io_inputs_0_payload_burst[0] => io_output_payload_burst.DATAB
io_inputs_0_payload_burst[1] => io_output_payload_burst.DATAB
io_inputs_0_payload_write => io_output_payload_write.DATAB
io_inputs_1_valid => Add0.IN5
io_inputs_1_valid => _zz_maskProposal_0_2[3].IN1
io_inputs_1_valid => io_output_valid.IN1
io_inputs_1_valid => Add0.IN6
io_inputs_1_valid => _zz_maskProposal_0_2[1].IN1
io_inputs_1_ready <= io_inputs_1_ready.DB_MAX_OUTPUT_PORT_TYPE
io_inputs_1_payload_addr[0] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[1] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[2] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[3] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[4] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[5] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[6] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[7] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[8] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[9] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[10] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[11] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[12] => io_output_payload_addr.DATAA
io_inputs_1_payload_addr[13] => io_output_payload_addr.DATAA
io_inputs_1_payload_len[0] => io_output_payload_len.DATAA
io_inputs_1_payload_len[1] => io_output_payload_len.DATAA
io_inputs_1_payload_len[2] => io_output_payload_len.DATAA
io_inputs_1_payload_len[3] => io_output_payload_len.DATAA
io_inputs_1_payload_len[4] => io_output_payload_len.DATAA
io_inputs_1_payload_len[5] => io_output_payload_len.DATAA
io_inputs_1_payload_len[6] => io_output_payload_len.DATAA
io_inputs_1_payload_len[7] => io_output_payload_len.DATAA
io_inputs_1_payload_size[0] => io_output_payload_size.DATAA
io_inputs_1_payload_size[1] => io_output_payload_size.DATAA
io_inputs_1_payload_size[2] => io_output_payload_size.DATAA
io_inputs_1_payload_burst[0] => io_output_payload_burst.DATAA
io_inputs_1_payload_burst[1] => io_output_payload_burst.DATAA
io_inputs_1_payload_write => io_output_payload_write.DATAA
io_output_valid <= io_output_valid.DB_MAX_OUTPUT_PORT_TYPE
io_output_ready => io_output_fire.IN1
io_output_ready => io_inputs_0_ready.IN1
io_output_ready => io_inputs_1_ready.IN1
io_output_payload_addr[0] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[1] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[2] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[3] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[4] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[5] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[6] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[7] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[8] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[9] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[10] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[11] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[12] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[13] <= io_output_payload_addr.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_len[0] <= io_output_payload_len.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_len[1] <= io_output_payload_len.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_len[2] <= io_output_payload_len.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_len[3] <= io_output_payload_len.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_len[4] <= io_output_payload_len.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_len[5] <= io_output_payload_len.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_len[6] <= io_output_payload_len.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_len[7] <= io_output_payload_len.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_size[0] <= io_output_payload_size.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_size[1] <= io_output_payload_size.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_size[2] <= io_output_payload_size.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_burst[0] <= io_output_payload_burst.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_burst[1] <= io_output_payload_burst.DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_write <= io_output_payload_write.DB_MAX_OUTPUT_PORT_TYPE
io_chosen[0] <= maskRouted_1.DB_MAX_OUTPUT_PORT_TYPE
io_chosenOH[0] <= maskRouted_0.DB_MAX_OUTPUT_PORT_TYPE
io_chosenOH[1] <= maskRouted_1.DB_MAX_OUTPUT_PORT_TYPE
clk_cpu => maskLocked_1.CLK
clk_cpu => maskLocked_0.CLK
clk_cpu => locked.CLK
reset => maskLocked_1.PRESET
reset => maskLocked_0.ACLR
reset => locked.ACLR


|EndeavourSoc|Axi4SharedArbiter_1:internalRam_io_axi_arbiter|StreamFifoLowLatency_2:cmdRouteFork_thrown_translated_fifo
io_push_valid => io_push_valid.IN1
io_push_ready <= StreamFifo_2:fifo.io_push_ready
io_pop_valid <= StreamFifo_2:fifo.io_pop_valid
io_pop_ready => io_pop_ready.IN1
io_flush => io_flush.IN1
io_occupancy[0] <= StreamFifo_2:fifo.io_occupancy
io_occupancy[1] <= StreamFifo_2:fifo.io_occupancy
io_occupancy[2] <= StreamFifo_2:fifo.io_occupancy
io_availability[0] <= StreamFifo_2:fifo.io_availability
io_availability[1] <= StreamFifo_2:fifo.io_availability
io_availability[2] <= StreamFifo_2:fifo.io_availability
clk_cpu => clk_cpu.IN1
reset => reset.IN1


|EndeavourSoc|Axi4SharedArbiter_1:internalRam_io_axi_arbiter|StreamFifoLowLatency_2:cmdRouteFork_thrown_translated_fifo|StreamFifo_2:fifo
io_push_valid => io_push_fire.IN1
io_push_valid => io_pop_valid.DATAB
io_push_ready <= Equal0.DB_MAX_OUTPUT_PORT_TYPE
io_pop_valid <= io_pop_valid.DB_MAX_OUTPUT_PORT_TYPE
io_pop_ready => logic_pop_addressGen_fire.IN1
io_pop_ready => logic_ptr_doPush.OUTPUTSELECT
io_flush => logic_ptr_push.OUTPUTSELECT
io_flush => logic_ptr_push.OUTPUTSELECT
io_flush => logic_ptr_push.OUTPUTSELECT
io_flush => logic_ptr_pop.OUTPUTSELECT
io_flush => logic_ptr_pop.OUTPUTSELECT
io_flush => logic_ptr_pop.OUTPUTSELECT
io_occupancy[0] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
io_occupancy[1] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
io_occupancy[2] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
io_availability[0] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
io_availability[1] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
io_availability[2] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
clk_cpu => logic_ptr_pop[0].CLK
clk_cpu => logic_ptr_pop[1].CLK
clk_cpu => logic_ptr_pop[2].CLK
clk_cpu => logic_ptr_push[0].CLK
clk_cpu => logic_ptr_push[1].CLK
clk_cpu => logic_ptr_push[2].CLK
reset => logic_ptr_pop[0].ACLR
reset => logic_ptr_pop[1].ACLR
reset => logic_ptr_pop[2].ACLR
reset => logic_ptr_push[0].ACLR
reset => logic_ptr_push[1].ACLR
reset => logic_ptr_push[2].ACLR


|EndeavourSoc|Axi4SharedArbiter_2:apbBridge_io_axi_arbiter
io_sharedInputs_0_arw_valid => inputsCmd_0_valid.IN1
io_sharedInputs_0_arw_ready <= StreamArbiter:cmdArbiter.io_inputs_0_ready
io_sharedInputs_0_arw_payload_addr[0] => inputsCmd_0_payload_addr[0].IN1
io_sharedInputs_0_arw_payload_addr[1] => inputsCmd_0_payload_addr[1].IN1
io_sharedInputs_0_arw_payload_addr[2] => inputsCmd_0_payload_addr[2].IN1
io_sharedInputs_0_arw_payload_addr[3] => inputsCmd_0_payload_addr[3].IN1
io_sharedInputs_0_arw_payload_addr[4] => inputsCmd_0_payload_addr[4].IN1
io_sharedInputs_0_arw_payload_addr[5] => inputsCmd_0_payload_addr[5].IN1
io_sharedInputs_0_arw_payload_addr[6] => inputsCmd_0_payload_addr[6].IN1
io_sharedInputs_0_arw_payload_addr[7] => inputsCmd_0_payload_addr[7].IN1
io_sharedInputs_0_arw_payload_addr[8] => inputsCmd_0_payload_addr[8].IN1
io_sharedInputs_0_arw_payload_addr[9] => inputsCmd_0_payload_addr[9].IN1
io_sharedInputs_0_arw_payload_addr[10] => inputsCmd_0_payload_addr[10].IN1
io_sharedInputs_0_arw_payload_addr[11] => inputsCmd_0_payload_addr[11].IN1
io_sharedInputs_0_arw_payload_id[0] => inputsCmd_0_payload_id[0].IN1
io_sharedInputs_0_arw_payload_len[0] => inputsCmd_0_payload_len[0].IN1
io_sharedInputs_0_arw_payload_len[1] => inputsCmd_0_payload_len[1].IN1
io_sharedInputs_0_arw_payload_len[2] => inputsCmd_0_payload_len[2].IN1
io_sharedInputs_0_arw_payload_len[3] => inputsCmd_0_payload_len[3].IN1
io_sharedInputs_0_arw_payload_len[4] => inputsCmd_0_payload_len[4].IN1
io_sharedInputs_0_arw_payload_len[5] => inputsCmd_0_payload_len[5].IN1
io_sharedInputs_0_arw_payload_len[6] => inputsCmd_0_payload_len[6].IN1
io_sharedInputs_0_arw_payload_len[7] => inputsCmd_0_payload_len[7].IN1
io_sharedInputs_0_arw_payload_size[0] => inputsCmd_0_payload_size[0].IN1
io_sharedInputs_0_arw_payload_size[1] => inputsCmd_0_payload_size[1].IN1
io_sharedInputs_0_arw_payload_size[2] => inputsCmd_0_payload_size[2].IN1
io_sharedInputs_0_arw_payload_burst[0] => inputsCmd_0_payload_burst[0].IN1
io_sharedInputs_0_arw_payload_burst[1] => inputsCmd_0_payload_burst[1].IN1
io_sharedInputs_0_arw_payload_write => inputsCmd_0_payload_write.IN1
io_sharedInputs_0_w_valid => io_output_w_valid.IN1
io_sharedInputs_0_w_ready <= io_sharedInputs_0_w_ready.DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_w_payload_data[0] => io_output_w_payload_data[0].DATAIN
io_sharedInputs_0_w_payload_data[1] => io_output_w_payload_data[1].DATAIN
io_sharedInputs_0_w_payload_data[2] => io_output_w_payload_data[2].DATAIN
io_sharedInputs_0_w_payload_data[3] => io_output_w_payload_data[3].DATAIN
io_sharedInputs_0_w_payload_data[4] => io_output_w_payload_data[4].DATAIN
io_sharedInputs_0_w_payload_data[5] => io_output_w_payload_data[5].DATAIN
io_sharedInputs_0_w_payload_data[6] => io_output_w_payload_data[6].DATAIN
io_sharedInputs_0_w_payload_data[7] => io_output_w_payload_data[7].DATAIN
io_sharedInputs_0_w_payload_data[8] => io_output_w_payload_data[8].DATAIN
io_sharedInputs_0_w_payload_data[9] => io_output_w_payload_data[9].DATAIN
io_sharedInputs_0_w_payload_data[10] => io_output_w_payload_data[10].DATAIN
io_sharedInputs_0_w_payload_data[11] => io_output_w_payload_data[11].DATAIN
io_sharedInputs_0_w_payload_data[12] => io_output_w_payload_data[12].DATAIN
io_sharedInputs_0_w_payload_data[13] => io_output_w_payload_data[13].DATAIN
io_sharedInputs_0_w_payload_data[14] => io_output_w_payload_data[14].DATAIN
io_sharedInputs_0_w_payload_data[15] => io_output_w_payload_data[15].DATAIN
io_sharedInputs_0_w_payload_data[16] => io_output_w_payload_data[16].DATAIN
io_sharedInputs_0_w_payload_data[17] => io_output_w_payload_data[17].DATAIN
io_sharedInputs_0_w_payload_data[18] => io_output_w_payload_data[18].DATAIN
io_sharedInputs_0_w_payload_data[19] => io_output_w_payload_data[19].DATAIN
io_sharedInputs_0_w_payload_data[20] => io_output_w_payload_data[20].DATAIN
io_sharedInputs_0_w_payload_data[21] => io_output_w_payload_data[21].DATAIN
io_sharedInputs_0_w_payload_data[22] => io_output_w_payload_data[22].DATAIN
io_sharedInputs_0_w_payload_data[23] => io_output_w_payload_data[23].DATAIN
io_sharedInputs_0_w_payload_data[24] => io_output_w_payload_data[24].DATAIN
io_sharedInputs_0_w_payload_data[25] => io_output_w_payload_data[25].DATAIN
io_sharedInputs_0_w_payload_data[26] => io_output_w_payload_data[26].DATAIN
io_sharedInputs_0_w_payload_data[27] => io_output_w_payload_data[27].DATAIN
io_sharedInputs_0_w_payload_data[28] => io_output_w_payload_data[28].DATAIN
io_sharedInputs_0_w_payload_data[29] => io_output_w_payload_data[29].DATAIN
io_sharedInputs_0_w_payload_data[30] => io_output_w_payload_data[30].DATAIN
io_sharedInputs_0_w_payload_data[31] => io_output_w_payload_data[31].DATAIN
io_sharedInputs_0_w_payload_strb[0] => io_output_w_payload_strb[0].DATAIN
io_sharedInputs_0_w_payload_strb[1] => io_output_w_payload_strb[1].DATAIN
io_sharedInputs_0_w_payload_strb[2] => io_output_w_payload_strb[2].DATAIN
io_sharedInputs_0_w_payload_strb[3] => io_output_w_payload_strb[3].DATAIN
io_sharedInputs_0_w_payload_last => cmdRouteFork_thrown_translated_fifo_io_pop_ready.IN1
io_sharedInputs_0_w_payload_last => io_output_w_payload_last.DATAIN
io_sharedInputs_0_b_valid <= io_output_b_valid.DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_b_ready => io_output_b_ready.DATAIN
io_sharedInputs_0_b_payload_id[0] <= io_output_b_payload_id[0].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_b_payload_resp[0] <= io_output_b_payload_resp[0].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_b_payload_resp[1] <= io_output_b_payload_resp[1].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_valid <= io_output_r_valid.DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_ready => io_output_r_ready.DATAIN
io_sharedInputs_0_r_payload_data[0] <= io_output_r_payload_data[0].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[1] <= io_output_r_payload_data[1].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[2] <= io_output_r_payload_data[2].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[3] <= io_output_r_payload_data[3].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[4] <= io_output_r_payload_data[4].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[5] <= io_output_r_payload_data[5].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[6] <= io_output_r_payload_data[6].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[7] <= io_output_r_payload_data[7].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[8] <= io_output_r_payload_data[8].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[9] <= io_output_r_payload_data[9].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[10] <= io_output_r_payload_data[10].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[11] <= io_output_r_payload_data[11].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[12] <= io_output_r_payload_data[12].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[13] <= io_output_r_payload_data[13].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[14] <= io_output_r_payload_data[14].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[15] <= io_output_r_payload_data[15].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[16] <= io_output_r_payload_data[16].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[17] <= io_output_r_payload_data[17].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[18] <= io_output_r_payload_data[18].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[19] <= io_output_r_payload_data[19].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[20] <= io_output_r_payload_data[20].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[21] <= io_output_r_payload_data[21].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[22] <= io_output_r_payload_data[22].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[23] <= io_output_r_payload_data[23].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[24] <= io_output_r_payload_data[24].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[25] <= io_output_r_payload_data[25].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[26] <= io_output_r_payload_data[26].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[27] <= io_output_r_payload_data[27].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[28] <= io_output_r_payload_data[28].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[29] <= io_output_r_payload_data[29].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[30] <= io_output_r_payload_data[30].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_data[31] <= io_output_r_payload_data[31].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_id[0] <= io_output_r_payload_id[0].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_resp[0] <= io_output_r_payload_resp[0].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_resp[1] <= io_output_r_payload_resp[1].DB_MAX_OUTPUT_PORT_TYPE
io_sharedInputs_0_r_payload_last <= io_output_r_payload_last.DB_MAX_OUTPUT_PORT_TYPE
io_output_arw_valid <= cmdOutputFork_valid.DB_MAX_OUTPUT_PORT_TYPE
io_output_arw_ready => cmdOutputFork_fire.IN1
io_output_arw_ready => when_Stream_l1020.IN1
io_output_arw_payload_addr[0] <= StreamArbiter:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[1] <= StreamArbiter:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[2] <= StreamArbiter:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[3] <= StreamArbiter:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[4] <= StreamArbiter:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[5] <= StreamArbiter:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[6] <= StreamArbiter:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[7] <= StreamArbiter:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[8] <= StreamArbiter:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[9] <= StreamArbiter:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[10] <= StreamArbiter:cmdArbiter.io_output_payload_addr
io_output_arw_payload_addr[11] <= StreamArbiter:cmdArbiter.io_output_payload_addr
io_output_arw_payload_id[0] <= StreamArbiter:cmdArbiter.io_output_payload_id
io_output_arw_payload_len[0] <= StreamArbiter:cmdArbiter.io_output_payload_len
io_output_arw_payload_len[1] <= StreamArbiter:cmdArbiter.io_output_payload_len
io_output_arw_payload_len[2] <= StreamArbiter:cmdArbiter.io_output_payload_len
io_output_arw_payload_len[3] <= StreamArbiter:cmdArbiter.io_output_payload_len
io_output_arw_payload_len[4] <= StreamArbiter:cmdArbiter.io_output_payload_len
io_output_arw_payload_len[5] <= StreamArbiter:cmdArbiter.io_output_payload_len
io_output_arw_payload_len[6] <= StreamArbiter:cmdArbiter.io_output_payload_len
io_output_arw_payload_len[7] <= StreamArbiter:cmdArbiter.io_output_payload_len
io_output_arw_payload_size[0] <= StreamArbiter:cmdArbiter.io_output_payload_size
io_output_arw_payload_size[1] <= StreamArbiter:cmdArbiter.io_output_payload_size
io_output_arw_payload_size[2] <= StreamArbiter:cmdArbiter.io_output_payload_size
io_output_arw_payload_burst[0] <= StreamArbiter:cmdArbiter.io_output_payload_burst
io_output_arw_payload_burst[1] <= StreamArbiter:cmdArbiter.io_output_payload_burst
io_output_arw_payload_write <= StreamArbiter:cmdArbiter.io_output_payload_write
io_output_w_valid <= io_output_w_valid.DB_MAX_OUTPUT_PORT_TYPE
io_output_w_ready => io_sharedInputs_0_w_ready.IN1
io_output_w_ready => io_output_w_fire.IN1
io_output_w_payload_data[0] <= io_sharedInputs_0_w_payload_data[0].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[1] <= io_sharedInputs_0_w_payload_data[1].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[2] <= io_sharedInputs_0_w_payload_data[2].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[3] <= io_sharedInputs_0_w_payload_data[3].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[4] <= io_sharedInputs_0_w_payload_data[4].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[5] <= io_sharedInputs_0_w_payload_data[5].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[6] <= io_sharedInputs_0_w_payload_data[6].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[7] <= io_sharedInputs_0_w_payload_data[7].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[8] <= io_sharedInputs_0_w_payload_data[8].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[9] <= io_sharedInputs_0_w_payload_data[9].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[10] <= io_sharedInputs_0_w_payload_data[10].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[11] <= io_sharedInputs_0_w_payload_data[11].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[12] <= io_sharedInputs_0_w_payload_data[12].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[13] <= io_sharedInputs_0_w_payload_data[13].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[14] <= io_sharedInputs_0_w_payload_data[14].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[15] <= io_sharedInputs_0_w_payload_data[15].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[16] <= io_sharedInputs_0_w_payload_data[16].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[17] <= io_sharedInputs_0_w_payload_data[17].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[18] <= io_sharedInputs_0_w_payload_data[18].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[19] <= io_sharedInputs_0_w_payload_data[19].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[20] <= io_sharedInputs_0_w_payload_data[20].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[21] <= io_sharedInputs_0_w_payload_data[21].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[22] <= io_sharedInputs_0_w_payload_data[22].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[23] <= io_sharedInputs_0_w_payload_data[23].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[24] <= io_sharedInputs_0_w_payload_data[24].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[25] <= io_sharedInputs_0_w_payload_data[25].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[26] <= io_sharedInputs_0_w_payload_data[26].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[27] <= io_sharedInputs_0_w_payload_data[27].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[28] <= io_sharedInputs_0_w_payload_data[28].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[29] <= io_sharedInputs_0_w_payload_data[29].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[30] <= io_sharedInputs_0_w_payload_data[30].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_data[31] <= io_sharedInputs_0_w_payload_data[31].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_strb[0] <= io_sharedInputs_0_w_payload_strb[0].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_strb[1] <= io_sharedInputs_0_w_payload_strb[1].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_strb[2] <= io_sharedInputs_0_w_payload_strb[2].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_strb[3] <= io_sharedInputs_0_w_payload_strb[3].DB_MAX_OUTPUT_PORT_TYPE
io_output_w_payload_last <= io_sharedInputs_0_w_payload_last.DB_MAX_OUTPUT_PORT_TYPE
io_output_b_valid => io_sharedInputs_0_b_valid.DATAIN
io_output_b_ready <= io_sharedInputs_0_b_ready.DB_MAX_OUTPUT_PORT_TYPE
io_output_b_payload_id[0] => io_sharedInputs_0_b_payload_id[0].DATAIN
io_output_b_payload_resp[0] => io_sharedInputs_0_b_payload_resp[0].DATAIN
io_output_b_payload_resp[1] => io_sharedInputs_0_b_payload_resp[1].DATAIN
io_output_r_valid => io_sharedInputs_0_r_valid.DATAIN
io_output_r_ready <= io_sharedInputs_0_r_ready.DB_MAX_OUTPUT_PORT_TYPE
io_output_r_payload_data[0] => io_sharedInputs_0_r_payload_data[0].DATAIN
io_output_r_payload_data[1] => io_sharedInputs_0_r_payload_data[1].DATAIN
io_output_r_payload_data[2] => io_sharedInputs_0_r_payload_data[2].DATAIN
io_output_r_payload_data[3] => io_sharedInputs_0_r_payload_data[3].DATAIN
io_output_r_payload_data[4] => io_sharedInputs_0_r_payload_data[4].DATAIN
io_output_r_payload_data[5] => io_sharedInputs_0_r_payload_data[5].DATAIN
io_output_r_payload_data[6] => io_sharedInputs_0_r_payload_data[6].DATAIN
io_output_r_payload_data[7] => io_sharedInputs_0_r_payload_data[7].DATAIN
io_output_r_payload_data[8] => io_sharedInputs_0_r_payload_data[8].DATAIN
io_output_r_payload_data[9] => io_sharedInputs_0_r_payload_data[9].DATAIN
io_output_r_payload_data[10] => io_sharedInputs_0_r_payload_data[10].DATAIN
io_output_r_payload_data[11] => io_sharedInputs_0_r_payload_data[11].DATAIN
io_output_r_payload_data[12] => io_sharedInputs_0_r_payload_data[12].DATAIN
io_output_r_payload_data[13] => io_sharedInputs_0_r_payload_data[13].DATAIN
io_output_r_payload_data[14] => io_sharedInputs_0_r_payload_data[14].DATAIN
io_output_r_payload_data[15] => io_sharedInputs_0_r_payload_data[15].DATAIN
io_output_r_payload_data[16] => io_sharedInputs_0_r_payload_data[16].DATAIN
io_output_r_payload_data[17] => io_sharedInputs_0_r_payload_data[17].DATAIN
io_output_r_payload_data[18] => io_sharedInputs_0_r_payload_data[18].DATAIN
io_output_r_payload_data[19] => io_sharedInputs_0_r_payload_data[19].DATAIN
io_output_r_payload_data[20] => io_sharedInputs_0_r_payload_data[20].DATAIN
io_output_r_payload_data[21] => io_sharedInputs_0_r_payload_data[21].DATAIN
io_output_r_payload_data[22] => io_sharedInputs_0_r_payload_data[22].DATAIN
io_output_r_payload_data[23] => io_sharedInputs_0_r_payload_data[23].DATAIN
io_output_r_payload_data[24] => io_sharedInputs_0_r_payload_data[24].DATAIN
io_output_r_payload_data[25] => io_sharedInputs_0_r_payload_data[25].DATAIN
io_output_r_payload_data[26] => io_sharedInputs_0_r_payload_data[26].DATAIN
io_output_r_payload_data[27] => io_sharedInputs_0_r_payload_data[27].DATAIN
io_output_r_payload_data[28] => io_sharedInputs_0_r_payload_data[28].DATAIN
io_output_r_payload_data[29] => io_sharedInputs_0_r_payload_data[29].DATAIN
io_output_r_payload_data[30] => io_sharedInputs_0_r_payload_data[30].DATAIN
io_output_r_payload_data[31] => io_sharedInputs_0_r_payload_data[31].DATAIN
io_output_r_payload_id[0] => io_sharedInputs_0_r_payload_id[0].DATAIN
io_output_r_payload_resp[0] => io_sharedInputs_0_r_payload_resp[0].DATAIN
io_output_r_payload_resp[1] => io_sharedInputs_0_r_payload_resp[1].DATAIN
io_output_r_payload_last => io_sharedInputs_0_r_payload_last.DATAIN
clk_cpu => clk_cpu.IN2
reset => reset.IN2


|EndeavourSoc|Axi4SharedArbiter_2:apbBridge_io_axi_arbiter|StreamArbiter:cmdArbiter
io_inputs_0_valid => Add0.IN3
io_inputs_0_valid => _zz_maskProposal_0_2[1].IN1
io_inputs_0_valid => io_output_valid.IN1
io_inputs_0_valid => Add0.IN4
io_inputs_0_valid => _zz_maskProposal_0_2[0].IN1
io_inputs_0_ready <= io_inputs_0_ready.DB_MAX_OUTPUT_PORT_TYPE
io_inputs_0_payload_addr[0] => io_output_payload_addr[0].DATAIN
io_inputs_0_payload_addr[1] => io_output_payload_addr[1].DATAIN
io_inputs_0_payload_addr[2] => io_output_payload_addr[2].DATAIN
io_inputs_0_payload_addr[3] => io_output_payload_addr[3].DATAIN
io_inputs_0_payload_addr[4] => io_output_payload_addr[4].DATAIN
io_inputs_0_payload_addr[5] => io_output_payload_addr[5].DATAIN
io_inputs_0_payload_addr[6] => io_output_payload_addr[6].DATAIN
io_inputs_0_payload_addr[7] => io_output_payload_addr[7].DATAIN
io_inputs_0_payload_addr[8] => io_output_payload_addr[8].DATAIN
io_inputs_0_payload_addr[9] => io_output_payload_addr[9].DATAIN
io_inputs_0_payload_addr[10] => io_output_payload_addr[10].DATAIN
io_inputs_0_payload_addr[11] => io_output_payload_addr[11].DATAIN
io_inputs_0_payload_id[0] => io_output_payload_id[0].DATAIN
io_inputs_0_payload_len[0] => io_output_payload_len[0].DATAIN
io_inputs_0_payload_len[1] => io_output_payload_len[1].DATAIN
io_inputs_0_payload_len[2] => io_output_payload_len[2].DATAIN
io_inputs_0_payload_len[3] => io_output_payload_len[3].DATAIN
io_inputs_0_payload_len[4] => io_output_payload_len[4].DATAIN
io_inputs_0_payload_len[5] => io_output_payload_len[5].DATAIN
io_inputs_0_payload_len[6] => io_output_payload_len[6].DATAIN
io_inputs_0_payload_len[7] => io_output_payload_len[7].DATAIN
io_inputs_0_payload_size[0] => io_output_payload_size[0].DATAIN
io_inputs_0_payload_size[1] => io_output_payload_size[1].DATAIN
io_inputs_0_payload_size[2] => io_output_payload_size[2].DATAIN
io_inputs_0_payload_burst[0] => io_output_payload_burst[0].DATAIN
io_inputs_0_payload_burst[1] => io_output_payload_burst[1].DATAIN
io_inputs_0_payload_write => io_output_payload_write.DATAIN
io_output_valid <= io_output_valid.DB_MAX_OUTPUT_PORT_TYPE
io_output_ready => io_output_fire.IN1
io_output_ready => io_inputs_0_ready.IN1
io_output_payload_addr[0] <= io_inputs_0_payload_addr[0].DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[1] <= io_inputs_0_payload_addr[1].DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[2] <= io_inputs_0_payload_addr[2].DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[3] <= io_inputs_0_payload_addr[3].DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[4] <= io_inputs_0_payload_addr[4].DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[5] <= io_inputs_0_payload_addr[5].DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[6] <= io_inputs_0_payload_addr[6].DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[7] <= io_inputs_0_payload_addr[7].DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[8] <= io_inputs_0_payload_addr[8].DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[9] <= io_inputs_0_payload_addr[9].DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[10] <= io_inputs_0_payload_addr[10].DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_addr[11] <= io_inputs_0_payload_addr[11].DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_id[0] <= io_inputs_0_payload_id[0].DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_len[0] <= io_inputs_0_payload_len[0].DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_len[1] <= io_inputs_0_payload_len[1].DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_len[2] <= io_inputs_0_payload_len[2].DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_len[3] <= io_inputs_0_payload_len[3].DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_len[4] <= io_inputs_0_payload_len[4].DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_len[5] <= io_inputs_0_payload_len[5].DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_len[6] <= io_inputs_0_payload_len[6].DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_len[7] <= io_inputs_0_payload_len[7].DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_size[0] <= io_inputs_0_payload_size[0].DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_size[1] <= io_inputs_0_payload_size[1].DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_size[2] <= io_inputs_0_payload_size[2].DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_burst[0] <= io_inputs_0_payload_burst[0].DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_burst[1] <= io_inputs_0_payload_burst[1].DB_MAX_OUTPUT_PORT_TYPE
io_output_payload_write <= io_inputs_0_payload_write.DB_MAX_OUTPUT_PORT_TYPE
io_chosenOH[0] <= maskRouted_0.DB_MAX_OUTPUT_PORT_TYPE
clk_cpu => maskLocked_0.CLK
clk_cpu => locked.CLK
reset => maskLocked_0.PRESET
reset => locked.ACLR


|EndeavourSoc|Axi4SharedArbiter_2:apbBridge_io_axi_arbiter|StreamFifoLowLatency_2:cmdRouteFork_thrown_translated_fifo
io_push_valid => io_push_valid.IN1
io_push_ready <= StreamFifo_2:fifo.io_push_ready
io_pop_valid <= StreamFifo_2:fifo.io_pop_valid
io_pop_ready => io_pop_ready.IN1
io_flush => io_flush.IN1
io_occupancy[0] <= StreamFifo_2:fifo.io_occupancy
io_occupancy[1] <= StreamFifo_2:fifo.io_occupancy
io_occupancy[2] <= StreamFifo_2:fifo.io_occupancy
io_availability[0] <= StreamFifo_2:fifo.io_availability
io_availability[1] <= StreamFifo_2:fifo.io_availability
io_availability[2] <= StreamFifo_2:fifo.io_availability
clk_cpu => clk_cpu.IN1
reset => reset.IN1


|EndeavourSoc|Axi4SharedArbiter_2:apbBridge_io_axi_arbiter|StreamFifoLowLatency_2:cmdRouteFork_thrown_translated_fifo|StreamFifo_2:fifo
io_push_valid => io_push_fire.IN1
io_push_valid => io_pop_valid.DATAB
io_push_ready <= Equal0.DB_MAX_OUTPUT_PORT_TYPE
io_pop_valid <= io_pop_valid.DB_MAX_OUTPUT_PORT_TYPE
io_pop_ready => logic_pop_addressGen_fire.IN1
io_pop_ready => logic_ptr_doPush.OUTPUTSELECT
io_flush => logic_ptr_push.OUTPUTSELECT
io_flush => logic_ptr_push.OUTPUTSELECT
io_flush => logic_ptr_push.OUTPUTSELECT
io_flush => logic_ptr_pop.OUTPUTSELECT
io_flush => logic_ptr_pop.OUTPUTSELECT
io_flush => logic_ptr_pop.OUTPUTSELECT
io_occupancy[0] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
io_occupancy[1] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
io_occupancy[2] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
io_availability[0] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
io_availability[1] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
io_availability[2] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
clk_cpu => logic_ptr_pop[0].CLK
clk_cpu => logic_ptr_pop[1].CLK
clk_cpu => logic_ptr_pop[2].CLK
clk_cpu => logic_ptr_push[0].CLK
clk_cpu => logic_ptr_push[1].CLK
clk_cpu => logic_ptr_push[2].CLK
reset => logic_ptr_pop[0].ACLR
reset => logic_ptr_pop[1].ACLR
reset => logic_ptr_pop[2].ACLR
reset => logic_ptr_push[0].ACLR
reset => logic_ptr_push[1].ACLR
reset => logic_ptr_push[2].ACLR


|EndeavourSoc|Apb3Decoder:io_apb_decoder
io_input_PADDR[0] => io_output_PADDR[0].DATAIN
io_input_PADDR[1] => io_output_PADDR[1].DATAIN
io_input_PADDR[2] => io_output_PADDR[2].DATAIN
io_input_PADDR[3] => io_output_PADDR[3].DATAIN
io_input_PADDR[3] => Equal3.IN8
io_input_PADDR[4] => io_output_PADDR[4].DATAIN
io_input_PADDR[4] => Equal0.IN7
io_input_PADDR[4] => Equal2.IN7
io_input_PADDR[4] => Equal3.IN7
io_input_PADDR[5] => io_output_PADDR[5].DATAIN
io_input_PADDR[5] => Equal0.IN6
io_input_PADDR[5] => Equal1.IN6
io_input_PADDR[5] => Equal2.IN6
io_input_PADDR[5] => Equal3.IN6
io_input_PADDR[6] => io_output_PADDR[6].DATAIN
io_input_PADDR[6] => Equal0.IN5
io_input_PADDR[6] => Equal1.IN5
io_input_PADDR[6] => Equal2.IN5
io_input_PADDR[6] => Equal3.IN5
io_input_PADDR[7] => io_output_PADDR[7].DATAIN
io_input_PADDR[7] => Equal0.IN4
io_input_PADDR[7] => Equal1.IN4
io_input_PADDR[7] => Equal2.IN4
io_input_PADDR[7] => Equal3.IN4
io_input_PADDR[8] => io_output_PADDR[8].DATAIN
io_input_PADDR[8] => Equal0.IN0
io_input_PADDR[8] => Equal1.IN3
io_input_PADDR[8] => Equal2.IN1
io_input_PADDR[8] => Equal3.IN1
io_input_PADDR[9] => io_output_PADDR[9].DATAIN
io_input_PADDR[9] => Equal0.IN3
io_input_PADDR[9] => Equal1.IN0
io_input_PADDR[9] => Equal2.IN0
io_input_PADDR[9] => Equal3.IN3
io_input_PADDR[10] => io_output_PADDR[10].DATAIN
io_input_PADDR[10] => Equal0.IN2
io_input_PADDR[10] => Equal1.IN2
io_input_PADDR[10] => Equal2.IN3
io_input_PADDR[10] => Equal3.IN2
io_input_PADDR[11] => io_output_PADDR[11].DATAIN
io_input_PADDR[11] => Equal0.IN1
io_input_PADDR[11] => Equal1.IN1
io_input_PADDR[11] => Equal2.IN2
io_input_PADDR[11] => Equal3.IN0
io_input_PSEL[0] => io_output_PSEL.IN1
io_input_PSEL[0] => io_output_PSEL.IN1
io_input_PSEL[0] => io_output_PSEL.IN1
io_input_PSEL[0] => io_output_PSEL.IN1
io_input_PSEL[0] => when_Apb3Decoder_l88.IN1
io_input_PENABLE => io_output_PENABLE.DATAIN
io_input_PREADY <= io_input_PREADY.DB_MAX_OUTPUT_PORT_TYPE
io_input_PWRITE => io_output_PWRITE.DATAIN
io_input_PWDATA[0] => io_output_PWDATA[0].DATAIN
io_input_PWDATA[1] => io_output_PWDATA[1].DATAIN
io_input_PWDATA[2] => io_output_PWDATA[2].DATAIN
io_input_PWDATA[3] => io_output_PWDATA[3].DATAIN
io_input_PWDATA[4] => io_output_PWDATA[4].DATAIN
io_input_PWDATA[5] => io_output_PWDATA[5].DATAIN
io_input_PWDATA[6] => io_output_PWDATA[6].DATAIN
io_input_PWDATA[7] => io_output_PWDATA[7].DATAIN
io_input_PWDATA[8] => io_output_PWDATA[8].DATAIN
io_input_PWDATA[9] => io_output_PWDATA[9].DATAIN
io_input_PWDATA[10] => io_output_PWDATA[10].DATAIN
io_input_PWDATA[11] => io_output_PWDATA[11].DATAIN
io_input_PWDATA[12] => io_output_PWDATA[12].DATAIN
io_input_PWDATA[13] => io_output_PWDATA[13].DATAIN
io_input_PWDATA[14] => io_output_PWDATA[14].DATAIN
io_input_PWDATA[15] => io_output_PWDATA[15].DATAIN
io_input_PWDATA[16] => io_output_PWDATA[16].DATAIN
io_input_PWDATA[17] => io_output_PWDATA[17].DATAIN
io_input_PWDATA[18] => io_output_PWDATA[18].DATAIN
io_input_PWDATA[19] => io_output_PWDATA[19].DATAIN
io_input_PWDATA[20] => io_output_PWDATA[20].DATAIN
io_input_PWDATA[21] => io_output_PWDATA[21].DATAIN
io_input_PWDATA[22] => io_output_PWDATA[22].DATAIN
io_input_PWDATA[23] => io_output_PWDATA[23].DATAIN
io_input_PWDATA[24] => io_output_PWDATA[24].DATAIN
io_input_PWDATA[25] => io_output_PWDATA[25].DATAIN
io_input_PWDATA[26] => io_output_PWDATA[26].DATAIN
io_input_PWDATA[27] => io_output_PWDATA[27].DATAIN
io_input_PWDATA[28] => io_output_PWDATA[28].DATAIN
io_input_PWDATA[29] => io_output_PWDATA[29].DATAIN
io_input_PWDATA[30] => io_output_PWDATA[30].DATAIN
io_input_PWDATA[31] => io_output_PWDATA[31].DATAIN
io_input_PRDATA[0] <= io_output_PRDATA[0].DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[1] <= io_output_PRDATA[1].DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[2] <= io_output_PRDATA[2].DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[3] <= io_output_PRDATA[3].DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[4] <= io_output_PRDATA[4].DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[5] <= io_output_PRDATA[5].DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[6] <= io_output_PRDATA[6].DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[7] <= io_output_PRDATA[7].DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[8] <= io_output_PRDATA[8].DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[9] <= io_output_PRDATA[9].DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[10] <= io_output_PRDATA[10].DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[11] <= io_output_PRDATA[11].DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[12] <= io_output_PRDATA[12].DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[13] <= io_output_PRDATA[13].DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[14] <= io_output_PRDATA[14].DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[15] <= io_output_PRDATA[15].DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[16] <= io_output_PRDATA[16].DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[17] <= io_output_PRDATA[17].DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[18] <= io_output_PRDATA[18].DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[19] <= io_output_PRDATA[19].DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[20] <= io_output_PRDATA[20].DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[21] <= io_output_PRDATA[21].DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[22] <= io_output_PRDATA[22].DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[23] <= io_output_PRDATA[23].DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[24] <= io_output_PRDATA[24].DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[25] <= io_output_PRDATA[25].DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[26] <= io_output_PRDATA[26].DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[27] <= io_output_PRDATA[27].DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[28] <= io_output_PRDATA[28].DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[29] <= io_output_PRDATA[29].DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[30] <= io_output_PRDATA[30].DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[31] <= io_output_PRDATA[31].DB_MAX_OUTPUT_PORT_TYPE
io_input_PSLVERROR <= io_input_PSLVERROR.DB_MAX_OUTPUT_PORT_TYPE
io_output_PADDR[0] <= io_input_PADDR[0].DB_MAX_OUTPUT_PORT_TYPE
io_output_PADDR[1] <= io_input_PADDR[1].DB_MAX_OUTPUT_PORT_TYPE
io_output_PADDR[2] <= io_input_PADDR[2].DB_MAX_OUTPUT_PORT_TYPE
io_output_PADDR[3] <= io_input_PADDR[3].DB_MAX_OUTPUT_PORT_TYPE
io_output_PADDR[4] <= io_input_PADDR[4].DB_MAX_OUTPUT_PORT_TYPE
io_output_PADDR[5] <= io_input_PADDR[5].DB_MAX_OUTPUT_PORT_TYPE
io_output_PADDR[6] <= io_input_PADDR[6].DB_MAX_OUTPUT_PORT_TYPE
io_output_PADDR[7] <= io_input_PADDR[7].DB_MAX_OUTPUT_PORT_TYPE
io_output_PADDR[8] <= io_input_PADDR[8].DB_MAX_OUTPUT_PORT_TYPE
io_output_PADDR[9] <= io_input_PADDR[9].DB_MAX_OUTPUT_PORT_TYPE
io_output_PADDR[10] <= io_input_PADDR[10].DB_MAX_OUTPUT_PORT_TYPE
io_output_PADDR[11] <= io_input_PADDR[11].DB_MAX_OUTPUT_PORT_TYPE
io_output_PSEL[0] <= io_output_PSEL.DB_MAX_OUTPUT_PORT_TYPE
io_output_PSEL[1] <= io_output_PSEL.DB_MAX_OUTPUT_PORT_TYPE
io_output_PSEL[2] <= io_output_PSEL.DB_MAX_OUTPUT_PORT_TYPE
io_output_PSEL[3] <= io_output_PSEL.DB_MAX_OUTPUT_PORT_TYPE
io_output_PENABLE <= io_input_PENABLE.DB_MAX_OUTPUT_PORT_TYPE
io_output_PREADY => io_input_PREADY.DATAA
io_output_PWRITE <= io_input_PWRITE.DB_MAX_OUTPUT_PORT_TYPE
io_output_PWDATA[0] <= io_input_PWDATA[0].DB_MAX_OUTPUT_PORT_TYPE
io_output_PWDATA[1] <= io_input_PWDATA[1].DB_MAX_OUTPUT_PORT_TYPE
io_output_PWDATA[2] <= io_input_PWDATA[2].DB_MAX_OUTPUT_PORT_TYPE
io_output_PWDATA[3] <= io_input_PWDATA[3].DB_MAX_OUTPUT_PORT_TYPE
io_output_PWDATA[4] <= io_input_PWDATA[4].DB_MAX_OUTPUT_PORT_TYPE
io_output_PWDATA[5] <= io_input_PWDATA[5].DB_MAX_OUTPUT_PORT_TYPE
io_output_PWDATA[6] <= io_input_PWDATA[6].DB_MAX_OUTPUT_PORT_TYPE
io_output_PWDATA[7] <= io_input_PWDATA[7].DB_MAX_OUTPUT_PORT_TYPE
io_output_PWDATA[8] <= io_input_PWDATA[8].DB_MAX_OUTPUT_PORT_TYPE
io_output_PWDATA[9] <= io_input_PWDATA[9].DB_MAX_OUTPUT_PORT_TYPE
io_output_PWDATA[10] <= io_input_PWDATA[10].DB_MAX_OUTPUT_PORT_TYPE
io_output_PWDATA[11] <= io_input_PWDATA[11].DB_MAX_OUTPUT_PORT_TYPE
io_output_PWDATA[12] <= io_input_PWDATA[12].DB_MAX_OUTPUT_PORT_TYPE
io_output_PWDATA[13] <= io_input_PWDATA[13].DB_MAX_OUTPUT_PORT_TYPE
io_output_PWDATA[14] <= io_input_PWDATA[14].DB_MAX_OUTPUT_PORT_TYPE
io_output_PWDATA[15] <= io_input_PWDATA[15].DB_MAX_OUTPUT_PORT_TYPE
io_output_PWDATA[16] <= io_input_PWDATA[16].DB_MAX_OUTPUT_PORT_TYPE
io_output_PWDATA[17] <= io_input_PWDATA[17].DB_MAX_OUTPUT_PORT_TYPE
io_output_PWDATA[18] <= io_input_PWDATA[18].DB_MAX_OUTPUT_PORT_TYPE
io_output_PWDATA[19] <= io_input_PWDATA[19].DB_MAX_OUTPUT_PORT_TYPE
io_output_PWDATA[20] <= io_input_PWDATA[20].DB_MAX_OUTPUT_PORT_TYPE
io_output_PWDATA[21] <= io_input_PWDATA[21].DB_MAX_OUTPUT_PORT_TYPE
io_output_PWDATA[22] <= io_input_PWDATA[22].DB_MAX_OUTPUT_PORT_TYPE
io_output_PWDATA[23] <= io_input_PWDATA[23].DB_MAX_OUTPUT_PORT_TYPE
io_output_PWDATA[24] <= io_input_PWDATA[24].DB_MAX_OUTPUT_PORT_TYPE
io_output_PWDATA[25] <= io_input_PWDATA[25].DB_MAX_OUTPUT_PORT_TYPE
io_output_PWDATA[26] <= io_input_PWDATA[26].DB_MAX_OUTPUT_PORT_TYPE
io_output_PWDATA[27] <= io_input_PWDATA[27].DB_MAX_OUTPUT_PORT_TYPE
io_output_PWDATA[28] <= io_input_PWDATA[28].DB_MAX_OUTPUT_PORT_TYPE
io_output_PWDATA[29] <= io_input_PWDATA[29].DB_MAX_OUTPUT_PORT_TYPE
io_output_PWDATA[30] <= io_input_PWDATA[30].DB_MAX_OUTPUT_PORT_TYPE
io_output_PWDATA[31] <= io_input_PWDATA[31].DB_MAX_OUTPUT_PORT_TYPE
io_output_PRDATA[0] => io_input_PRDATA[0].DATAIN
io_output_PRDATA[1] => io_input_PRDATA[1].DATAIN
io_output_PRDATA[2] => io_input_PRDATA[2].DATAIN
io_output_PRDATA[3] => io_input_PRDATA[3].DATAIN
io_output_PRDATA[4] => io_input_PRDATA[4].DATAIN
io_output_PRDATA[5] => io_input_PRDATA[5].DATAIN
io_output_PRDATA[6] => io_input_PRDATA[6].DATAIN
io_output_PRDATA[7] => io_input_PRDATA[7].DATAIN
io_output_PRDATA[8] => io_input_PRDATA[8].DATAIN
io_output_PRDATA[9] => io_input_PRDATA[9].DATAIN
io_output_PRDATA[10] => io_input_PRDATA[10].DATAIN
io_output_PRDATA[11] => io_input_PRDATA[11].DATAIN
io_output_PRDATA[12] => io_input_PRDATA[12].DATAIN
io_output_PRDATA[13] => io_input_PRDATA[13].DATAIN
io_output_PRDATA[14] => io_input_PRDATA[14].DATAIN
io_output_PRDATA[15] => io_input_PRDATA[15].DATAIN
io_output_PRDATA[16] => io_input_PRDATA[16].DATAIN
io_output_PRDATA[17] => io_input_PRDATA[17].DATAIN
io_output_PRDATA[18] => io_input_PRDATA[18].DATAIN
io_output_PRDATA[19] => io_input_PRDATA[19].DATAIN
io_output_PRDATA[20] => io_input_PRDATA[20].DATAIN
io_output_PRDATA[21] => io_input_PRDATA[21].DATAIN
io_output_PRDATA[22] => io_input_PRDATA[22].DATAIN
io_output_PRDATA[23] => io_input_PRDATA[23].DATAIN
io_output_PRDATA[24] => io_input_PRDATA[24].DATAIN
io_output_PRDATA[25] => io_input_PRDATA[25].DATAIN
io_output_PRDATA[26] => io_input_PRDATA[26].DATAIN
io_output_PRDATA[27] => io_input_PRDATA[27].DATAIN
io_output_PRDATA[28] => io_input_PRDATA[28].DATAIN
io_output_PRDATA[29] => io_input_PRDATA[29].DATAIN
io_output_PRDATA[30] => io_input_PRDATA[30].DATAIN
io_output_PRDATA[31] => io_input_PRDATA[31].DATAIN
io_output_PSLVERROR => io_input_PSLVERROR.DATAA


|EndeavourSoc|Apb3Router:apb3Router_1
io_input_PADDR[0] => io_outputs_3_PADDR[0].DATAIN
io_input_PADDR[0] => io_outputs_0_PADDR[0].DATAIN
io_input_PADDR[0] => io_outputs_1_PADDR[0].DATAIN
io_input_PADDR[0] => io_outputs_2_PADDR[0].DATAIN
io_input_PADDR[1] => io_outputs_3_PADDR[1].DATAIN
io_input_PADDR[1] => io_outputs_0_PADDR[1].DATAIN
io_input_PADDR[1] => io_outputs_1_PADDR[1].DATAIN
io_input_PADDR[1] => io_outputs_2_PADDR[1].DATAIN
io_input_PADDR[2] => io_outputs_3_PADDR[2].DATAIN
io_input_PADDR[2] => io_outputs_0_PADDR[2].DATAIN
io_input_PADDR[2] => io_outputs_1_PADDR[2].DATAIN
io_input_PADDR[2] => io_outputs_2_PADDR[2].DATAIN
io_input_PADDR[3] => io_outputs_3_PADDR[3].DATAIN
io_input_PADDR[3] => io_outputs_0_PADDR[3].DATAIN
io_input_PADDR[3] => io_outputs_1_PADDR[3].DATAIN
io_input_PADDR[3] => io_outputs_2_PADDR[3].DATAIN
io_input_PADDR[4] => io_outputs_3_PADDR[4].DATAIN
io_input_PADDR[4] => io_outputs_0_PADDR[4].DATAIN
io_input_PADDR[4] => io_outputs_1_PADDR[4].DATAIN
io_input_PADDR[4] => io_outputs_2_PADDR[4].DATAIN
io_input_PADDR[5] => io_outputs_3_PADDR[5].DATAIN
io_input_PADDR[5] => io_outputs_0_PADDR[5].DATAIN
io_input_PADDR[5] => io_outputs_1_PADDR[5].DATAIN
io_input_PADDR[5] => io_outputs_2_PADDR[5].DATAIN
io_input_PADDR[6] => io_outputs_3_PADDR[6].DATAIN
io_input_PADDR[6] => io_outputs_0_PADDR[6].DATAIN
io_input_PADDR[6] => io_outputs_1_PADDR[6].DATAIN
io_input_PADDR[6] => io_outputs_2_PADDR[6].DATAIN
io_input_PADDR[7] => io_outputs_3_PADDR[7].DATAIN
io_input_PADDR[7] => io_outputs_0_PADDR[7].DATAIN
io_input_PADDR[7] => io_outputs_1_PADDR[7].DATAIN
io_input_PADDR[7] => io_outputs_2_PADDR[7].DATAIN
io_input_PADDR[8] => io_outputs_3_PADDR[8].DATAIN
io_input_PADDR[8] => io_outputs_0_PADDR[8].DATAIN
io_input_PADDR[8] => io_outputs_1_PADDR[8].DATAIN
io_input_PADDR[8] => io_outputs_2_PADDR[8].DATAIN
io_input_PADDR[9] => io_outputs_3_PADDR[9].DATAIN
io_input_PADDR[9] => io_outputs_0_PADDR[9].DATAIN
io_input_PADDR[9] => io_outputs_1_PADDR[9].DATAIN
io_input_PADDR[9] => io_outputs_2_PADDR[9].DATAIN
io_input_PADDR[10] => io_outputs_3_PADDR[10].DATAIN
io_input_PADDR[10] => io_outputs_0_PADDR[10].DATAIN
io_input_PADDR[10] => io_outputs_1_PADDR[10].DATAIN
io_input_PADDR[10] => io_outputs_2_PADDR[10].DATAIN
io_input_PADDR[11] => io_outputs_3_PADDR[11].DATAIN
io_input_PADDR[11] => io_outputs_0_PADDR[11].DATAIN
io_input_PADDR[11] => io_outputs_1_PADDR[11].DATAIN
io_input_PADDR[11] => io_outputs_2_PADDR[11].DATAIN
io_input_PSEL[0] => io_outputs_0_PSEL[0].DATAIN
io_input_PSEL[1] => _zz_selIndex_1.IN0
io_input_PSEL[1] => io_outputs_1_PSEL[0].DATAIN
io_input_PSEL[2] => _zz_selIndex_2.IN0
io_input_PSEL[2] => io_outputs_2_PSEL[0].DATAIN
io_input_PSEL[3] => _zz_selIndex_1.IN1
io_input_PSEL[3] => _zz_selIndex_2.IN1
io_input_PSEL[3] => io_outputs_3_PSEL[0].DATAIN
io_input_PENABLE => io_outputs_3_PENABLE.DATAIN
io_input_PENABLE => io_outputs_0_PENABLE.DATAIN
io_input_PENABLE => io_outputs_1_PENABLE.DATAIN
io_input_PENABLE => io_outputs_2_PENABLE.DATAIN
io_input_PREADY <= Mux0.DB_MAX_OUTPUT_PORT_TYPE
io_input_PWRITE => io_outputs_3_PWRITE.DATAIN
io_input_PWRITE => io_outputs_0_PWRITE.DATAIN
io_input_PWRITE => io_outputs_1_PWRITE.DATAIN
io_input_PWRITE => io_outputs_2_PWRITE.DATAIN
io_input_PWDATA[0] => io_outputs_3_PWDATA[0].DATAIN
io_input_PWDATA[0] => io_outputs_0_PWDATA[0].DATAIN
io_input_PWDATA[0] => io_outputs_1_PWDATA[0].DATAIN
io_input_PWDATA[0] => io_outputs_2_PWDATA[0].DATAIN
io_input_PWDATA[1] => io_outputs_3_PWDATA[1].DATAIN
io_input_PWDATA[1] => io_outputs_0_PWDATA[1].DATAIN
io_input_PWDATA[1] => io_outputs_1_PWDATA[1].DATAIN
io_input_PWDATA[1] => io_outputs_2_PWDATA[1].DATAIN
io_input_PWDATA[2] => io_outputs_3_PWDATA[2].DATAIN
io_input_PWDATA[2] => io_outputs_0_PWDATA[2].DATAIN
io_input_PWDATA[2] => io_outputs_1_PWDATA[2].DATAIN
io_input_PWDATA[2] => io_outputs_2_PWDATA[2].DATAIN
io_input_PWDATA[3] => io_outputs_3_PWDATA[3].DATAIN
io_input_PWDATA[3] => io_outputs_0_PWDATA[3].DATAIN
io_input_PWDATA[3] => io_outputs_1_PWDATA[3].DATAIN
io_input_PWDATA[3] => io_outputs_2_PWDATA[3].DATAIN
io_input_PWDATA[4] => io_outputs_3_PWDATA[4].DATAIN
io_input_PWDATA[4] => io_outputs_0_PWDATA[4].DATAIN
io_input_PWDATA[4] => io_outputs_1_PWDATA[4].DATAIN
io_input_PWDATA[4] => io_outputs_2_PWDATA[4].DATAIN
io_input_PWDATA[5] => io_outputs_3_PWDATA[5].DATAIN
io_input_PWDATA[5] => io_outputs_0_PWDATA[5].DATAIN
io_input_PWDATA[5] => io_outputs_1_PWDATA[5].DATAIN
io_input_PWDATA[5] => io_outputs_2_PWDATA[5].DATAIN
io_input_PWDATA[6] => io_outputs_3_PWDATA[6].DATAIN
io_input_PWDATA[6] => io_outputs_0_PWDATA[6].DATAIN
io_input_PWDATA[6] => io_outputs_1_PWDATA[6].DATAIN
io_input_PWDATA[6] => io_outputs_2_PWDATA[6].DATAIN
io_input_PWDATA[7] => io_outputs_3_PWDATA[7].DATAIN
io_input_PWDATA[7] => io_outputs_0_PWDATA[7].DATAIN
io_input_PWDATA[7] => io_outputs_1_PWDATA[7].DATAIN
io_input_PWDATA[7] => io_outputs_2_PWDATA[7].DATAIN
io_input_PWDATA[8] => io_outputs_3_PWDATA[8].DATAIN
io_input_PWDATA[8] => io_outputs_0_PWDATA[8].DATAIN
io_input_PWDATA[8] => io_outputs_1_PWDATA[8].DATAIN
io_input_PWDATA[8] => io_outputs_2_PWDATA[8].DATAIN
io_input_PWDATA[9] => io_outputs_3_PWDATA[9].DATAIN
io_input_PWDATA[9] => io_outputs_0_PWDATA[9].DATAIN
io_input_PWDATA[9] => io_outputs_1_PWDATA[9].DATAIN
io_input_PWDATA[9] => io_outputs_2_PWDATA[9].DATAIN
io_input_PWDATA[10] => io_outputs_3_PWDATA[10].DATAIN
io_input_PWDATA[10] => io_outputs_0_PWDATA[10].DATAIN
io_input_PWDATA[10] => io_outputs_1_PWDATA[10].DATAIN
io_input_PWDATA[10] => io_outputs_2_PWDATA[10].DATAIN
io_input_PWDATA[11] => io_outputs_3_PWDATA[11].DATAIN
io_input_PWDATA[11] => io_outputs_0_PWDATA[11].DATAIN
io_input_PWDATA[11] => io_outputs_1_PWDATA[11].DATAIN
io_input_PWDATA[11] => io_outputs_2_PWDATA[11].DATAIN
io_input_PWDATA[12] => io_outputs_3_PWDATA[12].DATAIN
io_input_PWDATA[12] => io_outputs_0_PWDATA[12].DATAIN
io_input_PWDATA[12] => io_outputs_1_PWDATA[12].DATAIN
io_input_PWDATA[12] => io_outputs_2_PWDATA[12].DATAIN
io_input_PWDATA[13] => io_outputs_3_PWDATA[13].DATAIN
io_input_PWDATA[13] => io_outputs_0_PWDATA[13].DATAIN
io_input_PWDATA[13] => io_outputs_1_PWDATA[13].DATAIN
io_input_PWDATA[13] => io_outputs_2_PWDATA[13].DATAIN
io_input_PWDATA[14] => io_outputs_3_PWDATA[14].DATAIN
io_input_PWDATA[14] => io_outputs_0_PWDATA[14].DATAIN
io_input_PWDATA[14] => io_outputs_1_PWDATA[14].DATAIN
io_input_PWDATA[14] => io_outputs_2_PWDATA[14].DATAIN
io_input_PWDATA[15] => io_outputs_3_PWDATA[15].DATAIN
io_input_PWDATA[15] => io_outputs_0_PWDATA[15].DATAIN
io_input_PWDATA[15] => io_outputs_1_PWDATA[15].DATAIN
io_input_PWDATA[15] => io_outputs_2_PWDATA[15].DATAIN
io_input_PWDATA[16] => io_outputs_3_PWDATA[16].DATAIN
io_input_PWDATA[16] => io_outputs_0_PWDATA[16].DATAIN
io_input_PWDATA[16] => io_outputs_1_PWDATA[16].DATAIN
io_input_PWDATA[16] => io_outputs_2_PWDATA[16].DATAIN
io_input_PWDATA[17] => io_outputs_3_PWDATA[17].DATAIN
io_input_PWDATA[17] => io_outputs_0_PWDATA[17].DATAIN
io_input_PWDATA[17] => io_outputs_1_PWDATA[17].DATAIN
io_input_PWDATA[17] => io_outputs_2_PWDATA[17].DATAIN
io_input_PWDATA[18] => io_outputs_3_PWDATA[18].DATAIN
io_input_PWDATA[18] => io_outputs_0_PWDATA[18].DATAIN
io_input_PWDATA[18] => io_outputs_1_PWDATA[18].DATAIN
io_input_PWDATA[18] => io_outputs_2_PWDATA[18].DATAIN
io_input_PWDATA[19] => io_outputs_3_PWDATA[19].DATAIN
io_input_PWDATA[19] => io_outputs_0_PWDATA[19].DATAIN
io_input_PWDATA[19] => io_outputs_1_PWDATA[19].DATAIN
io_input_PWDATA[19] => io_outputs_2_PWDATA[19].DATAIN
io_input_PWDATA[20] => io_outputs_3_PWDATA[20].DATAIN
io_input_PWDATA[20] => io_outputs_0_PWDATA[20].DATAIN
io_input_PWDATA[20] => io_outputs_1_PWDATA[20].DATAIN
io_input_PWDATA[20] => io_outputs_2_PWDATA[20].DATAIN
io_input_PWDATA[21] => io_outputs_3_PWDATA[21].DATAIN
io_input_PWDATA[21] => io_outputs_0_PWDATA[21].DATAIN
io_input_PWDATA[21] => io_outputs_1_PWDATA[21].DATAIN
io_input_PWDATA[21] => io_outputs_2_PWDATA[21].DATAIN
io_input_PWDATA[22] => io_outputs_3_PWDATA[22].DATAIN
io_input_PWDATA[22] => io_outputs_0_PWDATA[22].DATAIN
io_input_PWDATA[22] => io_outputs_1_PWDATA[22].DATAIN
io_input_PWDATA[22] => io_outputs_2_PWDATA[22].DATAIN
io_input_PWDATA[23] => io_outputs_3_PWDATA[23].DATAIN
io_input_PWDATA[23] => io_outputs_0_PWDATA[23].DATAIN
io_input_PWDATA[23] => io_outputs_1_PWDATA[23].DATAIN
io_input_PWDATA[23] => io_outputs_2_PWDATA[23].DATAIN
io_input_PWDATA[24] => io_outputs_3_PWDATA[24].DATAIN
io_input_PWDATA[24] => io_outputs_0_PWDATA[24].DATAIN
io_input_PWDATA[24] => io_outputs_1_PWDATA[24].DATAIN
io_input_PWDATA[24] => io_outputs_2_PWDATA[24].DATAIN
io_input_PWDATA[25] => io_outputs_3_PWDATA[25].DATAIN
io_input_PWDATA[25] => io_outputs_0_PWDATA[25].DATAIN
io_input_PWDATA[25] => io_outputs_1_PWDATA[25].DATAIN
io_input_PWDATA[25] => io_outputs_2_PWDATA[25].DATAIN
io_input_PWDATA[26] => io_outputs_3_PWDATA[26].DATAIN
io_input_PWDATA[26] => io_outputs_0_PWDATA[26].DATAIN
io_input_PWDATA[26] => io_outputs_1_PWDATA[26].DATAIN
io_input_PWDATA[26] => io_outputs_2_PWDATA[26].DATAIN
io_input_PWDATA[27] => io_outputs_3_PWDATA[27].DATAIN
io_input_PWDATA[27] => io_outputs_0_PWDATA[27].DATAIN
io_input_PWDATA[27] => io_outputs_1_PWDATA[27].DATAIN
io_input_PWDATA[27] => io_outputs_2_PWDATA[27].DATAIN
io_input_PWDATA[28] => io_outputs_3_PWDATA[28].DATAIN
io_input_PWDATA[28] => io_outputs_0_PWDATA[28].DATAIN
io_input_PWDATA[28] => io_outputs_1_PWDATA[28].DATAIN
io_input_PWDATA[28] => io_outputs_2_PWDATA[28].DATAIN
io_input_PWDATA[29] => io_outputs_3_PWDATA[29].DATAIN
io_input_PWDATA[29] => io_outputs_0_PWDATA[29].DATAIN
io_input_PWDATA[29] => io_outputs_1_PWDATA[29].DATAIN
io_input_PWDATA[29] => io_outputs_2_PWDATA[29].DATAIN
io_input_PWDATA[30] => io_outputs_3_PWDATA[30].DATAIN
io_input_PWDATA[30] => io_outputs_0_PWDATA[30].DATAIN
io_input_PWDATA[30] => io_outputs_1_PWDATA[30].DATAIN
io_input_PWDATA[30] => io_outputs_2_PWDATA[30].DATAIN
io_input_PWDATA[31] => io_outputs_3_PWDATA[31].DATAIN
io_input_PWDATA[31] => io_outputs_0_PWDATA[31].DATAIN
io_input_PWDATA[31] => io_outputs_1_PWDATA[31].DATAIN
io_input_PWDATA[31] => io_outputs_2_PWDATA[31].DATAIN
io_input_PRDATA[0] <= Mux32.DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[1] <= Mux31.DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[2] <= Mux30.DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[3] <= Mux29.DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[4] <= Mux28.DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[5] <= Mux27.DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[6] <= Mux26.DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[7] <= Mux25.DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[8] <= Mux24.DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[9] <= Mux23.DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[10] <= Mux22.DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[11] <= Mux21.DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[12] <= Mux20.DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[13] <= Mux19.DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[14] <= Mux18.DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[15] <= Mux17.DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[16] <= Mux16.DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[17] <= Mux15.DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[18] <= Mux14.DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[19] <= Mux13.DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[20] <= Mux12.DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[21] <= Mux11.DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[22] <= Mux10.DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[23] <= Mux9.DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[24] <= Mux8.DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[25] <= Mux7.DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[26] <= Mux6.DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[27] <= Mux5.DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[28] <= Mux4.DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[29] <= Mux3.DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[30] <= Mux2.DB_MAX_OUTPUT_PORT_TYPE
io_input_PRDATA[31] <= Mux1.DB_MAX_OUTPUT_PORT_TYPE
io_input_PSLVERROR <= Mux33.DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PADDR[0] <= io_input_PADDR[0].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PADDR[1] <= io_input_PADDR[1].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PADDR[2] <= io_input_PADDR[2].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PADDR[3] <= io_input_PADDR[3].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PADDR[4] <= io_input_PADDR[4].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PADDR[5] <= io_input_PADDR[5].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PADDR[6] <= io_input_PADDR[6].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PADDR[7] <= io_input_PADDR[7].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PADDR[8] <= io_input_PADDR[8].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PADDR[9] <= io_input_PADDR[9].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PADDR[10] <= io_input_PADDR[10].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PADDR[11] <= io_input_PADDR[11].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PSEL[0] <= io_input_PSEL[0].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PENABLE <= io_input_PENABLE.DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PREADY => Mux0.IN0
io_outputs_0_PWRITE <= io_input_PWRITE.DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PWDATA[0] <= io_input_PWDATA[0].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PWDATA[1] <= io_input_PWDATA[1].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PWDATA[2] <= io_input_PWDATA[2].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PWDATA[3] <= io_input_PWDATA[3].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PWDATA[4] <= io_input_PWDATA[4].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PWDATA[5] <= io_input_PWDATA[5].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PWDATA[6] <= io_input_PWDATA[6].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PWDATA[7] <= io_input_PWDATA[7].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PWDATA[8] <= io_input_PWDATA[8].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PWDATA[9] <= io_input_PWDATA[9].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PWDATA[10] <= io_input_PWDATA[10].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PWDATA[11] <= io_input_PWDATA[11].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PWDATA[12] <= io_input_PWDATA[12].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PWDATA[13] <= io_input_PWDATA[13].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PWDATA[14] <= io_input_PWDATA[14].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PWDATA[15] <= io_input_PWDATA[15].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PWDATA[16] <= io_input_PWDATA[16].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PWDATA[17] <= io_input_PWDATA[17].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PWDATA[18] <= io_input_PWDATA[18].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PWDATA[19] <= io_input_PWDATA[19].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PWDATA[20] <= io_input_PWDATA[20].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PWDATA[21] <= io_input_PWDATA[21].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PWDATA[22] <= io_input_PWDATA[22].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PWDATA[23] <= io_input_PWDATA[23].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PWDATA[24] <= io_input_PWDATA[24].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PWDATA[25] <= io_input_PWDATA[25].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PWDATA[26] <= io_input_PWDATA[26].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PWDATA[27] <= io_input_PWDATA[27].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PWDATA[28] <= io_input_PWDATA[28].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PWDATA[29] <= io_input_PWDATA[29].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PWDATA[30] <= io_input_PWDATA[30].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PWDATA[31] <= io_input_PWDATA[31].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_0_PRDATA[0] => Mux32.IN0
io_outputs_0_PRDATA[1] => Mux31.IN0
io_outputs_0_PRDATA[2] => Mux30.IN0
io_outputs_0_PRDATA[3] => Mux29.IN0
io_outputs_0_PRDATA[4] => Mux28.IN0
io_outputs_0_PRDATA[5] => Mux27.IN0
io_outputs_0_PRDATA[6] => Mux26.IN0
io_outputs_0_PRDATA[7] => Mux25.IN0
io_outputs_0_PRDATA[8] => Mux24.IN0
io_outputs_0_PRDATA[9] => Mux23.IN0
io_outputs_0_PRDATA[10] => Mux22.IN0
io_outputs_0_PRDATA[11] => Mux21.IN0
io_outputs_0_PRDATA[12] => Mux20.IN0
io_outputs_0_PRDATA[13] => Mux19.IN0
io_outputs_0_PRDATA[14] => Mux18.IN0
io_outputs_0_PRDATA[15] => Mux17.IN0
io_outputs_0_PRDATA[16] => Mux16.IN0
io_outputs_0_PRDATA[17] => Mux15.IN0
io_outputs_0_PRDATA[18] => Mux14.IN0
io_outputs_0_PRDATA[19] => Mux13.IN0
io_outputs_0_PRDATA[20] => Mux12.IN0
io_outputs_0_PRDATA[21] => Mux11.IN0
io_outputs_0_PRDATA[22] => Mux10.IN0
io_outputs_0_PRDATA[23] => Mux9.IN0
io_outputs_0_PRDATA[24] => Mux8.IN0
io_outputs_0_PRDATA[25] => Mux7.IN0
io_outputs_0_PRDATA[26] => Mux6.IN0
io_outputs_0_PRDATA[27] => Mux5.IN0
io_outputs_0_PRDATA[28] => Mux4.IN0
io_outputs_0_PRDATA[29] => Mux3.IN0
io_outputs_0_PRDATA[30] => Mux2.IN0
io_outputs_0_PRDATA[31] => Mux1.IN0
io_outputs_0_PSLVERROR => Mux33.IN0
io_outputs_1_PADDR[0] <= io_input_PADDR[0].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PADDR[1] <= io_input_PADDR[1].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PADDR[2] <= io_input_PADDR[2].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PADDR[3] <= io_input_PADDR[3].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PADDR[4] <= io_input_PADDR[4].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PADDR[5] <= io_input_PADDR[5].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PADDR[6] <= io_input_PADDR[6].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PADDR[7] <= io_input_PADDR[7].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PADDR[8] <= io_input_PADDR[8].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PADDR[9] <= io_input_PADDR[9].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PADDR[10] <= io_input_PADDR[10].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PADDR[11] <= io_input_PADDR[11].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PSEL[0] <= io_input_PSEL[1].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PENABLE <= io_input_PENABLE.DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PREADY => Mux0.IN1
io_outputs_1_PWRITE <= io_input_PWRITE.DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PWDATA[0] <= io_input_PWDATA[0].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PWDATA[1] <= io_input_PWDATA[1].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PWDATA[2] <= io_input_PWDATA[2].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PWDATA[3] <= io_input_PWDATA[3].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PWDATA[4] <= io_input_PWDATA[4].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PWDATA[5] <= io_input_PWDATA[5].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PWDATA[6] <= io_input_PWDATA[6].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PWDATA[7] <= io_input_PWDATA[7].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PWDATA[8] <= io_input_PWDATA[8].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PWDATA[9] <= io_input_PWDATA[9].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PWDATA[10] <= io_input_PWDATA[10].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PWDATA[11] <= io_input_PWDATA[11].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PWDATA[12] <= io_input_PWDATA[12].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PWDATA[13] <= io_input_PWDATA[13].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PWDATA[14] <= io_input_PWDATA[14].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PWDATA[15] <= io_input_PWDATA[15].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PWDATA[16] <= io_input_PWDATA[16].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PWDATA[17] <= io_input_PWDATA[17].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PWDATA[18] <= io_input_PWDATA[18].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PWDATA[19] <= io_input_PWDATA[19].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PWDATA[20] <= io_input_PWDATA[20].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PWDATA[21] <= io_input_PWDATA[21].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PWDATA[22] <= io_input_PWDATA[22].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PWDATA[23] <= io_input_PWDATA[23].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PWDATA[24] <= io_input_PWDATA[24].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PWDATA[25] <= io_input_PWDATA[25].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PWDATA[26] <= io_input_PWDATA[26].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PWDATA[27] <= io_input_PWDATA[27].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PWDATA[28] <= io_input_PWDATA[28].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PWDATA[29] <= io_input_PWDATA[29].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PWDATA[30] <= io_input_PWDATA[30].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PWDATA[31] <= io_input_PWDATA[31].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_1_PRDATA[0] => Mux32.IN1
io_outputs_1_PRDATA[1] => Mux31.IN1
io_outputs_1_PRDATA[2] => Mux30.IN1
io_outputs_1_PRDATA[3] => Mux29.IN1
io_outputs_1_PRDATA[4] => Mux28.IN1
io_outputs_1_PRDATA[5] => Mux27.IN1
io_outputs_1_PRDATA[6] => Mux26.IN1
io_outputs_1_PRDATA[7] => Mux25.IN1
io_outputs_1_PRDATA[8] => Mux24.IN1
io_outputs_1_PRDATA[9] => Mux23.IN1
io_outputs_1_PRDATA[10] => Mux22.IN1
io_outputs_1_PRDATA[11] => Mux21.IN1
io_outputs_1_PRDATA[12] => Mux20.IN1
io_outputs_1_PRDATA[13] => Mux19.IN1
io_outputs_1_PRDATA[14] => Mux18.IN1
io_outputs_1_PRDATA[15] => Mux17.IN1
io_outputs_1_PRDATA[16] => Mux16.IN1
io_outputs_1_PRDATA[17] => Mux15.IN1
io_outputs_1_PRDATA[18] => Mux14.IN1
io_outputs_1_PRDATA[19] => Mux13.IN1
io_outputs_1_PRDATA[20] => Mux12.IN1
io_outputs_1_PRDATA[21] => Mux11.IN1
io_outputs_1_PRDATA[22] => Mux10.IN1
io_outputs_1_PRDATA[23] => Mux9.IN1
io_outputs_1_PRDATA[24] => Mux8.IN1
io_outputs_1_PRDATA[25] => Mux7.IN1
io_outputs_1_PRDATA[26] => Mux6.IN1
io_outputs_1_PRDATA[27] => Mux5.IN1
io_outputs_1_PRDATA[28] => Mux4.IN1
io_outputs_1_PRDATA[29] => Mux3.IN1
io_outputs_1_PRDATA[30] => Mux2.IN1
io_outputs_1_PRDATA[31] => Mux1.IN1
io_outputs_1_PSLVERROR => Mux33.IN1
io_outputs_2_PADDR[0] <= io_input_PADDR[0].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PADDR[1] <= io_input_PADDR[1].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PADDR[2] <= io_input_PADDR[2].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PADDR[3] <= io_input_PADDR[3].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PADDR[4] <= io_input_PADDR[4].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PADDR[5] <= io_input_PADDR[5].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PADDR[6] <= io_input_PADDR[6].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PADDR[7] <= io_input_PADDR[7].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PADDR[8] <= io_input_PADDR[8].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PADDR[9] <= io_input_PADDR[9].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PADDR[10] <= io_input_PADDR[10].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PADDR[11] <= io_input_PADDR[11].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PSEL[0] <= io_input_PSEL[2].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PENABLE <= io_input_PENABLE.DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PREADY => Mux0.IN2
io_outputs_2_PWRITE <= io_input_PWRITE.DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PWDATA[0] <= io_input_PWDATA[0].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PWDATA[1] <= io_input_PWDATA[1].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PWDATA[2] <= io_input_PWDATA[2].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PWDATA[3] <= io_input_PWDATA[3].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PWDATA[4] <= io_input_PWDATA[4].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PWDATA[5] <= io_input_PWDATA[5].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PWDATA[6] <= io_input_PWDATA[6].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PWDATA[7] <= io_input_PWDATA[7].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PWDATA[8] <= io_input_PWDATA[8].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PWDATA[9] <= io_input_PWDATA[9].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PWDATA[10] <= io_input_PWDATA[10].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PWDATA[11] <= io_input_PWDATA[11].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PWDATA[12] <= io_input_PWDATA[12].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PWDATA[13] <= io_input_PWDATA[13].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PWDATA[14] <= io_input_PWDATA[14].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PWDATA[15] <= io_input_PWDATA[15].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PWDATA[16] <= io_input_PWDATA[16].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PWDATA[17] <= io_input_PWDATA[17].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PWDATA[18] <= io_input_PWDATA[18].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PWDATA[19] <= io_input_PWDATA[19].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PWDATA[20] <= io_input_PWDATA[20].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PWDATA[21] <= io_input_PWDATA[21].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PWDATA[22] <= io_input_PWDATA[22].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PWDATA[23] <= io_input_PWDATA[23].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PWDATA[24] <= io_input_PWDATA[24].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PWDATA[25] <= io_input_PWDATA[25].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PWDATA[26] <= io_input_PWDATA[26].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PWDATA[27] <= io_input_PWDATA[27].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PWDATA[28] <= io_input_PWDATA[28].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PWDATA[29] <= io_input_PWDATA[29].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PWDATA[30] <= io_input_PWDATA[30].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PWDATA[31] <= io_input_PWDATA[31].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_2_PRDATA[0] => Mux32.IN2
io_outputs_2_PRDATA[1] => Mux31.IN2
io_outputs_2_PRDATA[2] => Mux30.IN2
io_outputs_2_PRDATA[3] => Mux29.IN2
io_outputs_2_PRDATA[4] => Mux28.IN2
io_outputs_2_PRDATA[5] => Mux27.IN2
io_outputs_2_PRDATA[6] => Mux26.IN2
io_outputs_2_PRDATA[7] => Mux25.IN2
io_outputs_2_PRDATA[8] => Mux24.IN2
io_outputs_2_PRDATA[9] => Mux23.IN2
io_outputs_2_PRDATA[10] => Mux22.IN2
io_outputs_2_PRDATA[11] => Mux21.IN2
io_outputs_2_PRDATA[12] => Mux20.IN2
io_outputs_2_PRDATA[13] => Mux19.IN2
io_outputs_2_PRDATA[14] => Mux18.IN2
io_outputs_2_PRDATA[15] => Mux17.IN2
io_outputs_2_PRDATA[16] => Mux16.IN2
io_outputs_2_PRDATA[17] => Mux15.IN2
io_outputs_2_PRDATA[18] => Mux14.IN2
io_outputs_2_PRDATA[19] => Mux13.IN2
io_outputs_2_PRDATA[20] => Mux12.IN2
io_outputs_2_PRDATA[21] => Mux11.IN2
io_outputs_2_PRDATA[22] => Mux10.IN2
io_outputs_2_PRDATA[23] => Mux9.IN2
io_outputs_2_PRDATA[24] => Mux8.IN2
io_outputs_2_PRDATA[25] => Mux7.IN2
io_outputs_2_PRDATA[26] => Mux6.IN2
io_outputs_2_PRDATA[27] => Mux5.IN2
io_outputs_2_PRDATA[28] => Mux4.IN2
io_outputs_2_PRDATA[29] => Mux3.IN2
io_outputs_2_PRDATA[30] => Mux2.IN2
io_outputs_2_PRDATA[31] => Mux1.IN2
io_outputs_2_PSLVERROR => Mux33.IN2
io_outputs_3_PADDR[0] <= io_input_PADDR[0].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PADDR[1] <= io_input_PADDR[1].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PADDR[2] <= io_input_PADDR[2].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PADDR[3] <= io_input_PADDR[3].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PADDR[4] <= io_input_PADDR[4].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PADDR[5] <= io_input_PADDR[5].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PADDR[6] <= io_input_PADDR[6].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PADDR[7] <= io_input_PADDR[7].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PADDR[8] <= io_input_PADDR[8].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PADDR[9] <= io_input_PADDR[9].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PADDR[10] <= io_input_PADDR[10].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PADDR[11] <= io_input_PADDR[11].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PSEL[0] <= io_input_PSEL[3].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PENABLE <= io_input_PENABLE.DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PREADY => Mux0.IN3
io_outputs_3_PWRITE <= io_input_PWRITE.DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PWDATA[0] <= io_input_PWDATA[0].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PWDATA[1] <= io_input_PWDATA[1].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PWDATA[2] <= io_input_PWDATA[2].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PWDATA[3] <= io_input_PWDATA[3].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PWDATA[4] <= io_input_PWDATA[4].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PWDATA[5] <= io_input_PWDATA[5].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PWDATA[6] <= io_input_PWDATA[6].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PWDATA[7] <= io_input_PWDATA[7].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PWDATA[8] <= io_input_PWDATA[8].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PWDATA[9] <= io_input_PWDATA[9].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PWDATA[10] <= io_input_PWDATA[10].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PWDATA[11] <= io_input_PWDATA[11].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PWDATA[12] <= io_input_PWDATA[12].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PWDATA[13] <= io_input_PWDATA[13].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PWDATA[14] <= io_input_PWDATA[14].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PWDATA[15] <= io_input_PWDATA[15].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PWDATA[16] <= io_input_PWDATA[16].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PWDATA[17] <= io_input_PWDATA[17].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PWDATA[18] <= io_input_PWDATA[18].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PWDATA[19] <= io_input_PWDATA[19].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PWDATA[20] <= io_input_PWDATA[20].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PWDATA[21] <= io_input_PWDATA[21].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PWDATA[22] <= io_input_PWDATA[22].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PWDATA[23] <= io_input_PWDATA[23].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PWDATA[24] <= io_input_PWDATA[24].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PWDATA[25] <= io_input_PWDATA[25].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PWDATA[26] <= io_input_PWDATA[26].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PWDATA[27] <= io_input_PWDATA[27].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PWDATA[28] <= io_input_PWDATA[28].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PWDATA[29] <= io_input_PWDATA[29].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PWDATA[30] <= io_input_PWDATA[30].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PWDATA[31] <= io_input_PWDATA[31].DB_MAX_OUTPUT_PORT_TYPE
io_outputs_3_PRDATA[0] => Mux32.IN3
io_outputs_3_PRDATA[1] => Mux31.IN3
io_outputs_3_PRDATA[2] => Mux30.IN3
io_outputs_3_PRDATA[3] => Mux29.IN3
io_outputs_3_PRDATA[4] => Mux28.IN3
io_outputs_3_PRDATA[5] => Mux27.IN3
io_outputs_3_PRDATA[6] => Mux26.IN3
io_outputs_3_PRDATA[7] => Mux25.IN3
io_outputs_3_PRDATA[8] => Mux24.IN3
io_outputs_3_PRDATA[9] => Mux23.IN3
io_outputs_3_PRDATA[10] => Mux22.IN3
io_outputs_3_PRDATA[11] => Mux21.IN3
io_outputs_3_PRDATA[12] => Mux20.IN3
io_outputs_3_PRDATA[13] => Mux19.IN3
io_outputs_3_PRDATA[14] => Mux18.IN3
io_outputs_3_PRDATA[15] => Mux17.IN3
io_outputs_3_PRDATA[16] => Mux16.IN3
io_outputs_3_PRDATA[17] => Mux15.IN3
io_outputs_3_PRDATA[18] => Mux14.IN3
io_outputs_3_PRDATA[19] => Mux13.IN3
io_outputs_3_PRDATA[20] => Mux12.IN3
io_outputs_3_PRDATA[21] => Mux11.IN3
io_outputs_3_PRDATA[22] => Mux10.IN3
io_outputs_3_PRDATA[23] => Mux9.IN3
io_outputs_3_PRDATA[24] => Mux8.IN3
io_outputs_3_PRDATA[25] => Mux7.IN3
io_outputs_3_PRDATA[26] => Mux6.IN3
io_outputs_3_PRDATA[27] => Mux5.IN3
io_outputs_3_PRDATA[28] => Mux4.IN3
io_outputs_3_PRDATA[29] => Mux3.IN3
io_outputs_3_PRDATA[30] => Mux2.IN3
io_outputs_3_PRDATA[31] => Mux1.IN3
io_outputs_3_PSLVERROR => Mux33.IN3
clk_cpu => selIndex[0].CLK
clk_cpu => selIndex[1].CLK
reset => ~NO_FANOUT~


