|Fast_Fifo
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Fast_Fifo|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


