verilog work "saida_preco_calculado.v"
