TimeQuest Timing Analyzer report for DSP
Mon May  7 10:55:54 2018
Quartus II 64-Bit Version 15.0.1 Build 150 06/03/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Summary
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 29. Slow 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Slow 1200mV 0C Model Metastability Summary
 37. Fast 1200mV 0C Model Setup Summary
 38. Fast 1200mV 0C Model Hold Summary
 39. Fast 1200mV 0C Model Recovery Summary
 40. Fast 1200mV 0C Model Removal Summary
 41. Fast 1200mV 0C Model Minimum Pulse Width Summary
 42. Fast 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 43. Fast 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Fast 1200mV 0C Model Metastability Summary
 51. Multicorner Timing Analysis Summary
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Board Trace Model Assignments
 57. Input Transition Times
 58. Signal Integrity Metrics (Slow 1200mv 0c Model)
 59. Signal Integrity Metrics (Slow 1200mv 85c Model)
 60. Signal Integrity Metrics (Fast 1200mv 0c Model)
 61. Setup Transfers
 62. Hold Transfers
 63. Report TCCS
 64. Report RSKM
 65. Unconstrained Paths
 66. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 15.0.1 Build 150 06/03/2015 SJ Web Edition ;
; Revision Name      ; DSP                                                ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; DSP.sdc       ; OK     ; Mon May  7 10:55:51 2018 ;
+---------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------+------------------------------------------------------+
; Clock Name                                       ; Type      ; Period  ; Frequency ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                             ; Targets                                              ;
+--------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------+------------------------------------------------------+
; CLOCK_50                                         ; Base      ; 20.000  ; 50.0 MHz  ; 0.000 ; 10.000  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                    ; { CLOCK_50 }                                         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 488.281 ; 2.05 MHz  ; 0.000 ; 244.140 ; 50.00      ; 3125      ; 128         ;       ;        ;           ;            ; false    ; CLOCK_50 ; inst|altpll_component|auto_generated|pll1|inclk[0] ; { inst|altpll_component|auto_generated|pll1|clk[0] } ;
+--------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                   ;
+----------+-----------------+--------------------------------------------------+------+
; Fmax     ; Restricted Fmax ; Clock Name                                       ; Note ;
+----------+-----------------+--------------------------------------------------+------+
; 58.8 MHz ; 58.8 MHz        ; inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
+----------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 471.274 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                       ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.358 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; CLOCK_50                                         ; 9.747   ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 243.801 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                     ;
+---------+------------------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node           ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 471.274 ; BP_v1:inst4|s1_16[11]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.079     ; 16.923     ;
; 471.311 ; BP_v1:inst4|s1_16[8]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.081     ; 16.884     ;
; 471.328 ; BP_v1:inst4|s1_16[7]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.079     ; 16.869     ;
; 471.350 ; BP_v1:inst4|s1_16[5]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.092     ; 16.834     ;
; 471.437 ; BP_v1:inst4|s1_16[4]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.079     ; 16.760     ;
; 471.480 ; BP_v1:inst4|s1_16[3]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.081     ; 16.715     ;
; 471.499 ; BP_v1:inst4|s1_16[0]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.081     ; 16.696     ;
; 471.517 ; BP_v1:inst4|s1_16[2]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.081     ; 16.678     ;
; 471.524 ; BP_v1:inst4|s1_16[6]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.079     ; 16.673     ;
; 471.746 ; BP_v1:inst4|s1_16[10]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.082     ; 16.448     ;
; 471.746 ; BP_v1:inst4|s1_16[1]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.081     ; 16.449     ;
; 472.069 ; BP_v1:inst4|s1_16[9]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.082     ; 16.125     ;
; 472.157 ; BP_v1:inst4|s1_16[13]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.080     ; 16.039     ;
; 472.263 ; BP_v1:inst4|s1_16[14]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.080     ; 15.933     ;
; 472.446 ; BP_v1:inst4|s1_16[12]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.080     ; 15.750     ;
; 472.488 ; BP_v1:inst4|s1_16[15]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.080     ; 15.708     ;
; 472.641 ; BP_v1:inst8|s1_16[5]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.061     ; 15.574     ;
; 472.712 ; BP_v1:inst9|s1_16[5]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.045     ; 15.519     ;
; 472.784 ; BP_v1:inst6|s1_16[2]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 15.444     ;
; 472.863 ; BP_v1:inst8|s1_16[1]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.054     ; 15.359     ;
; 472.874 ; BP_v1:inst6|s1_16[10]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 15.349     ;
; 472.888 ; BP_v1:inst6|s1_16[11]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 15.335     ;
; 472.896 ; BP_v1:inst9|s1_16[7]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.045     ; 15.335     ;
; 472.907 ; BP_v1:inst6|s1_16[3]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 15.321     ;
; 472.921 ; BP_v1:inst8|s1_16[4]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.061     ; 15.294     ;
; 472.936 ; BP_v1:inst9|s1_16[0]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.045     ; 15.295     ;
; 472.972 ; BP_v1:inst9|s1_16[4]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.046     ; 15.258     ;
; 473.046 ; BP_v1:inst6|s1_16[9]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 15.177     ;
; 473.053 ; BP_v1:inst6|s1_16[1]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 15.175     ;
; 473.105 ; BP_v1:inst7|s1_16[0]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.078     ; 15.093     ;
; 473.125 ; BP_v1:inst9|s1_16[2]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.045     ; 15.106     ;
; 473.125 ; BP_v1:inst8|s1_16[2]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 15.099     ;
; 473.151 ; BP_v1:inst9|s1_16[1]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.045     ; 15.080     ;
; 473.182 ; BP_v1:inst6|s1_16[8]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 15.041     ;
; 473.185 ; BP_v1:inst6|s1_16[12]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 15.047     ;
; 473.235 ; BP_v1:inst6|s1_16[0]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 14.993     ;
; 473.241 ; BP_v1:inst5|s1_16[5]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.061     ; 14.974     ;
; 473.253 ; BP_v1:inst5|s1_16[7]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.077     ; 14.946     ;
; 473.259 ; BP_v1:inst7|s1_16[2]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.078     ; 14.939     ;
; 473.290 ; BP_v1:inst9|s1_16[6]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.046     ; 14.940     ;
; 473.291 ; BP_v1:inst8|s1_16[0]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 14.933     ;
; 473.294 ; BP_v1:inst5|s1_16[4]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.061     ; 14.921     ;
; 473.350 ; BP_v1:inst6|s1_16[4]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.045     ; 14.881     ;
; 473.399 ; BP_v1:inst9|s1_16[3]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.045     ; 14.832     ;
; 473.399 ; BP_v1:inst8|s1_16[3]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.061     ; 14.816     ;
; 473.406 ; BP_v1:inst7|s1_16[1]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.078     ; 14.792     ;
; 473.426 ; BP_v1:inst6|s1_16[6]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.045     ; 14.805     ;
; 473.451 ; BP_v1:inst8|s1_16[6]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.061     ; 14.764     ;
; 473.512 ; BP_v1:inst5|s1_16[6]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.063     ; 14.701     ;
; 473.540 ; BP_v1:inst7|s1_16[3]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.078     ; 14.658     ;
; 473.544 ; BP_v1:inst6|s1_16[5]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.045     ; 14.687     ;
; 473.568 ; BP_v1:inst6|s1_16[7]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.045     ; 14.663     ;
; 473.578 ; BP_v1:inst6|s1_16[14]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 14.654     ;
; 473.579 ; BP_v1:inst6|s1_16[13]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 14.653     ;
; 473.599 ; BP_v1:inst9|s1_16[8]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 14.633     ;
; 473.602 ; BP_v1:inst7|s1_16[13]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.064     ; 14.610     ;
; 473.608 ; BP_v1:inst9|s1_16[11]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 14.624     ;
; 473.616 ; BP_v1:inst5|s1_16[1]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.075     ; 14.585     ;
; 473.621 ; BP_v1:inst7|s1_16[10]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.065     ; 14.590     ;
; 473.628 ; BP_v1:inst8|s1_16[7]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.061     ; 14.587     ;
; 473.643 ; BP_v1:inst5|s1_16[3]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.075     ; 14.558     ;
; 473.650 ; BP_v1:inst9|s1_16[9]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 14.582     ;
; 473.664 ; BP_v1:inst7|s1_16[9]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.065     ; 14.547     ;
; 473.695 ; BP_v1:inst7|s1_16[5]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.069     ; 14.512     ;
; 473.726 ; BP_v1:inst7|s1_16[7]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.069     ; 14.481     ;
; 473.784 ; BP_v1:inst5|s1_16[2]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.075     ; 14.417     ;
; 473.836 ; BP_v1:inst10|s1_16[2]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.068     ; 14.372     ;
; 473.837 ; BP_v1:inst7|s1_16[11]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.065     ; 14.374     ;
; 473.856 ; BP_v1:inst7|s1_16[6]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.069     ; 14.351     ;
; 473.861 ; BP_v1:inst6|s1_16[15]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 14.371     ;
; 473.862 ; BP_v1:inst5|s1_16[0]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.075     ; 14.339     ;
; 473.875 ; BP_v1:inst9|s1_16[10]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 14.357     ;
; 473.888 ; BP_v1:inst7|s1_16[12]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.064     ; 14.324     ;
; 473.902 ; BP_v1:inst8|s1_16[13]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.054     ; 14.320     ;
; 473.926 ; BP_v1:inst7|s1_16[15]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.064     ; 14.286     ;
; 473.933 ; BP_v1:inst7|s1_16[8]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.065     ; 14.278     ;
; 473.950 ; BP_v1:inst8|s1_16[9]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 14.274     ;
; 473.976 ; BP_v1:inst7|s1_16[14]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.064     ; 14.236     ;
; 473.978 ; BP_v1:inst8|s1_16[10]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 14.246     ;
; 473.993 ; BP_v1:inst7|s1_16[4]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.069     ; 14.214     ;
; 474.009 ; BP_v1:inst8|s1_16[12]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.054     ; 14.213     ;
; 474.016 ; BP_v1:inst8|s1_16[8]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 14.208     ;
; 474.097 ; BP_v1:inst3|s1_16[8]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.062     ; 14.117     ;
; 474.097 ; BP_v1:inst10|s1_16[12] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.073     ; 14.106     ;
; 474.105 ; BP_v1:inst5|s1_16[11]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.078     ; 14.093     ;
; 474.139 ; BP_v1:inst3|s1_16[3]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 14.085     ;
; 474.146 ; BP_v1:inst3|s1_16[0]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 14.078     ;
; 474.161 ; BP_v1:inst5|s1_16[10]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.078     ; 14.037     ;
; 474.167 ; BP_v1:inst9|s1_16[12]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.042     ; 14.067     ;
; 474.178 ; BP_v1:inst8|s1_16[15]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.054     ; 14.044     ;
; 474.189 ; BP_v1:inst3|s1_16[1]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 14.035     ;
; 474.265 ; BP_v1:inst8|s1_16[11]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 13.959     ;
; 474.270 ; BP_v1:inst9|s1_16[14]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.042     ; 13.964     ;
; 474.271 ; BP_v1:inst5|s1_16[9]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.078     ; 13.927     ;
; 474.294 ; BP_v1:inst3|s1_16[4]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 13.933     ;
; 474.299 ; BP_v1:inst3|s1_16[6]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 13.928     ;
; 474.330 ; BP_v1:inst8|s1_16[14]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.054     ; 13.892     ;
; 474.353 ; BP_v1:inst10|s1_16[1]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.068     ; 13.855     ;
; 474.416 ; BP_v1:inst10|s1_16[3]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.068     ; 13.792     ;
; 474.435 ; BP_v1:inst3|s1_16[7]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 13.792     ;
+---------+------------------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                      ;
+-------+------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                             ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.358 ; ADC:inst2|cnt[8]       ; ADC:inst2|cnt[8]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.393 ; BP_v1:inst6|s1_16[2]   ; BP_v1:inst6|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.612      ;
; 0.393 ; BP_v1:inst8|s1_16[0]   ; BP_v1:inst8|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.612      ;
; 0.395 ; ADC:inst2|cnt[7]       ; ADC:inst2|ADC_CS_N                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.614      ;
; 0.398 ; BP_v1:inst8|s1_16[8]   ; BP_v1:inst8|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.617      ;
; 0.408 ; ADC:inst2|cnt[5]       ; ADC:inst2|smpl_rdy                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.627      ;
; 0.410 ; BP_v1:inst8|s1_16[10]  ; BP_v1:inst8|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.629      ;
; 0.410 ; ADC:inst2|cnt[0]       ; ADC:inst2|ADC_sclk                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.629      ;
; 0.411 ; BP_v1:inst8|s1_16[3]   ; BP_v1:inst8|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.631      ;
; 0.418 ; BP_v1:inst9|s1_16[0]   ; BP_v1:inst9|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.637      ;
; 0.423 ; BP_v1:inst10|s1_16[1]  ; BP_v1:inst10|s2_16[1]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.642      ;
; 0.423 ; BP_v1:inst5|s1_16[10]  ; BP_v1:inst5|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.642      ;
; 0.424 ; BP_v1:inst10|s1_16[8]  ; BP_v1:inst10|s2_16[8]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.643      ;
; 0.425 ; BP_v1:inst10|s1_16[7]  ; BP_v1:inst10|s2_16[7]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.644      ;
; 0.427 ; BP_v1:inst7|s1_16[12]  ; BP_v1:inst7|s2_16[12]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.646      ;
; 0.429 ; BP_v1:inst7|s1_16[13]  ; BP_v1:inst7|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.648      ;
; 0.431 ; BP_v1:inst8|s1_16[6]   ; BP_v1:inst8|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.651      ;
; 0.431 ; BP_v1:inst5|s1_16[0]   ; BP_v1:inst5|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.651      ;
; 0.435 ; BP_v1:inst10|s1_16[0]  ; BP_v1:inst10|s2_16[0]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.654      ;
; 0.435 ; BP_v1:inst5|s1_16[8]   ; BP_v1:inst5|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.654      ;
; 0.443 ; BP_v1:inst8|s1_16[4]   ; BP_v1:inst8|s2_16[4]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.663      ;
; 0.445 ; BP_v1:inst6|s1_16[5]   ; BP_v1:inst6|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.664      ;
; 0.445 ; BP_v1:inst6|s1_16[3]   ; BP_v1:inst6|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.664      ;
; 0.447 ; BP_v1:inst3|s1_16[15]  ; BP_v1:inst3|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.666      ;
; 0.464 ; BP_v1:inst3|s1_16[12]  ; BP_v1:inst3|s2_16[12]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.683      ;
; 0.466 ; BP_v1:inst3|s1_16[13]  ; BP_v1:inst3|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.685      ;
; 0.480 ; BP_v1:inst7|s1_16[5]   ; BP_v1:inst7|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.699      ;
; 0.496 ; BP_v1:inst5|s1_16[14]  ; BP_v1:inst5|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.716      ;
; 0.498 ; BP_v1:inst8|s1_16[2]   ; BP_v1:inst8|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.717      ;
; 0.503 ; ADC:inst2|cnt[6]       ; ADC:inst2|ADC_CS_N                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.722      ;
; 0.504 ; BP_v1:inst8|s1_16[9]   ; BP_v1:inst8|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.723      ;
; 0.512 ; BP_v1:inst8|s1_16[7]   ; BP_v1:inst8|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.732      ;
; 0.516 ; capa2:capa2|enb        ; capa2:capa2|enable23                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.736      ;
; 0.528 ; BP_v1:inst7|s1_16[15]  ; BP_v1:inst7|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.747      ;
; 0.532 ; BP_v1:inst10|s1_16[10] ; BP_v1:inst10|s2_16[10]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.751      ;
; 0.535 ; BP_v1:inst3|s1_16[10]  ; BP_v1:inst3|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.754      ;
; 0.535 ; BP_v1:inst7|s1_16[14]  ; BP_v1:inst7|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.754      ;
; 0.536 ; BP_v1:inst10|s1_16[3]  ; BP_v1:inst10|s2_16[3]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.755      ;
; 0.536 ; BP_v1:inst5|s1_16[9]   ; BP_v1:inst5|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.755      ;
; 0.539 ; BP_v1:inst8|s1_16[15]  ; BP_v1:inst8|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.758      ;
; 0.542 ; ADC:inst2|shftreg[2]   ; ADC:inst2|shftreg[3]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.762      ;
; 0.542 ; BP_v1:inst5|s1_16[11]  ; BP_v1:inst5|s2_16[11]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.761      ;
; 0.547 ; BP_v1:inst6|s1_16[15]  ; BP_v1:inst6|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.765      ;
; 0.548 ; BP_v1:inst9|s1_16[11]  ; BP_v1:inst9|s2_16[11]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.767      ;
; 0.548 ; BP_v1:inst6|s1_16[1]   ; BP_v1:inst6|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.767      ;
; 0.549 ; BP_v1:inst3|s1_16[14]  ; BP_v1:inst3|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.768      ;
; 0.554 ; BP_v1:inst6|s1_16[7]   ; BP_v1:inst6|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.773      ;
; 0.556 ; BP_v1:inst3|s1_16[7]   ; BP_v1:inst3|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.774      ;
; 0.558 ; BP_v1:inst4|s1_16[10]  ; BP_v1:inst4|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.777      ;
; 0.568 ; BP_v1:inst10|n[5]      ; BP_v1:inst10|n[5]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.787      ;
; 0.573 ; BP_v1:inst10|n[4]      ; BP_v1:inst10|n[4]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.792      ;
; 0.575 ; ADC:inst2|cnt[7]       ; ADC:inst2|cnt[7]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.794      ;
; 0.578 ; ADC:inst2|cnt[6]       ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.797      ;
; 0.578 ; ADC:inst2|cnt[4]       ; ADC:inst2|cnt[4]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.797      ;
; 0.585 ; BP_v1:inst6|s1_16[14]  ; BP_v1:inst6|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.803      ;
; 0.585 ; ADC:inst2|cnt[5]       ; ADC:inst2|cnt[5]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.804      ;
; 0.586 ; ADC:inst2|cnt[1]       ; ADC:inst2|cnt[1]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.805      ;
; 0.593 ; ADC:inst2|cnt[1]       ; ADC:inst2|smpl_rdy                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.812      ;
; 0.605 ; ADC:inst2|cnt[0]       ; ADC:inst2|cnt[0]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.824      ;
; 0.605 ; BP_v1:inst5|s1_16[1]   ; BP_v1:inst5|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.825      ;
; 0.626 ; BP_v1:inst7|s1_16[3]   ; BP_v1:inst7|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.846      ;
; 0.629 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[0]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.848      ;
; 0.634 ; ADC:inst2|cnt[8]       ; ADC:inst2|ADC_CS_N                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.853      ;
; 0.638 ; BP_v1:inst7|s1_16[1]   ; BP_v1:inst7|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.858      ;
; 0.643 ; BP_v1:inst4|s1_16[9]   ; BP_v1:inst4|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.862      ;
; 0.656 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[7]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.875      ;
; 0.657 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[3]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.876      ;
; 0.658 ; BP_v1:inst8|s1_16[5]   ; BP_v1:inst8|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.878      ;
; 0.671 ; ADC:inst2|shftreg[1]   ; ADC:inst2|shftreg[2]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.891      ;
; 0.673 ; ADC:inst2|shftreg[3]   ; ADC:inst2|shftreg[4]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.893      ;
; 0.675 ; BP_v1:inst4|s1_16[5]   ; BP_v1:inst4|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.895      ;
; 0.699 ; ADC:inst2|cnt[3]       ; ADC:inst2|cnt[3]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.918      ;
; 0.703 ; ADC:inst2|shftreg[0]   ; ADC:inst2|shftreg[1]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.923      ;
; 0.708 ; BP_v1:inst9|s1_16[8]   ; BP_v1:inst9|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.927      ;
; 0.708 ; ADC:inst2|cnt[2]       ; ADC:inst2|cnt[2]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.927      ;
; 0.713 ; BP_v1:inst5|s1_16[2]   ; BP_v1:inst5|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.933      ;
; 0.723 ; BP_v1:inst10|s1_16[4]  ; BP_v1:inst10|s2_16[4]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.942      ;
; 0.733 ; BP_v1:inst7|s1_16[9]   ; BP_v1:inst7|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.951      ;
; 0.736 ; BP_v1:inst8|s1_16[14]  ; BP_v1:inst8|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.955      ;
; 0.738 ; BP_v1:inst8|s1_16[11]  ; BP_v1:inst8|s2_16[11]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.957      ;
; 0.757 ; BP_v1:inst3|s1_16[3]   ; BP_v1:inst3|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.975      ;
; 0.765 ; BP_v1:inst8|s1_16[1]   ; BP_v1:inst8|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 0.982      ;
; 0.775 ; BP_v1:inst7|s1_16[8]   ; BP_v1:inst7|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.993      ;
; 0.776 ; BP_v1:inst7|s1_16[2]   ; BP_v1:inst7|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.049      ; 0.982      ;
; 0.792 ; BP_v1:inst10|n[7]      ; BP_v1:inst10|n[7]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.011      ;
; 0.797 ; BP_v1:inst4|s1_16[14]  ; BP_v1:inst4|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.028      ;
; 0.797 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[6]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.016      ;
; 0.797 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[2]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.016      ;
; 0.798 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[1]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.017      ;
; 0.825 ; ADC:inst2|cnt[7]       ; ADC:inst2|ADC_sclk                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.044      ;
; 0.832 ; BP_v1:inst4|s1_16[6]   ; BP_v1:inst4|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.064      ;
; 0.848 ; BP_v1:inst10|n[3]      ; BP_v1:inst10|n[4]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.067      ;
; 0.851 ; ADC:inst2|cnt[7]       ; ADC:inst2|smpl_rdy                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.070      ;
; 0.860 ; BP_v1:inst10|n[4]      ; BP_v1:inst10|n[5]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.079      ;
; 0.860 ; ADC:inst2|cnt[5]       ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.079      ;
; 0.860 ; ADC:inst2|cnt[1]       ; ADC:inst2|cnt[2]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.079      ;
; 0.863 ; BP_v1:inst10|n[2]      ; BP_v1:inst10|n[4]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.082      ;
; 0.865 ; BP_v1:inst3|s1_16[2]   ; BP_v1:inst3|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.084      ;
; 0.865 ; BP_v1:inst3|s1_16[5]   ; BP_v1:inst3|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.083      ;
; 0.865 ; BP_v1:inst10|n[1]      ; BP_v1:inst10|n[1]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.084      ;
+-------+------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; 9.747  ; 9.747        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 9.747  ; 9.747        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.747  ; 9.747        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.771  ; 9.771        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.228 ; 10.228       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.252 ; 10.252       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.252 ; 10.252       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 10.253 ; 10.253       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                   ;
+---------+--------------+----------------+-----------------+--------------------------------------------------+------------+-------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type            ; Clock                                            ; Clock Edge ; Target                              ;
+---------+--------------+----------------+-----------------+--------------------------------------------------+------------+-------------------------------------+
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[0]~_Duplicate_2   ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[10]~_Duplicate_2  ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[11]~_Duplicate_2  ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[12]~_Duplicate_2  ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[13]~_Duplicate_2  ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[14]~_Duplicate_2  ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[15]~_Duplicate_2  ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[1]~_Duplicate_2   ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[2]~_Duplicate_2   ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[3]~_Duplicate_2   ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[4]~_Duplicate_2   ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[5]~_Duplicate_2   ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[6]~_Duplicate_2   ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[7]~_Duplicate_2   ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[8]~_Duplicate_2   ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[9]~_Duplicate_2   ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[0]                ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[0]~_Duplicate_1   ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[10]               ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[10]~_Duplicate_1  ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[11]               ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[11]~_Duplicate_1  ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[12]               ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[12]~_Duplicate_1  ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[13]               ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[13]~_Duplicate_1  ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[14]               ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[14]~_Duplicate_1  ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[15]               ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[15]~_Duplicate_1  ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[1]                ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[1]~_Duplicate_1   ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[2]                ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[2]~_Duplicate_1   ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[3]                ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[3]~_Duplicate_1   ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[4]                ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[4]~_Duplicate_1   ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[5]                ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[5]~_Duplicate_1   ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[6]                ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[6]~_Duplicate_1   ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[7]                ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[7]~_Duplicate_1   ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[8]                ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[8]~_Duplicate_1   ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[9]                ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[9]~_Duplicate_1   ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[0]                ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[0]~_Duplicate_1   ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[10]               ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[10]~_Duplicate_1  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[11]               ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[11]~_Duplicate_1  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[12]               ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[12]~_Duplicate_1  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[13]               ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[13]~_Duplicate_1  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[14]               ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[14]~_Duplicate_1  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[15]               ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[15]~_Duplicate_1  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[1]                ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[1]~_Duplicate_1   ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[2]                ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[2]~_Duplicate_1   ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[3]                ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[3]~_Duplicate_1   ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[4]                ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[4]~_Duplicate_1   ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[5]                ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[5]~_Duplicate_1   ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[6]                ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[6]~_Duplicate_1   ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[7]                ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[7]~_Duplicate_1   ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[8]                ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[8]~_Duplicate_1   ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[9]                ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[9]~_Duplicate_1   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[0]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[10]~_Duplicate_2 ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[11]~_Duplicate_2 ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[12]~_Duplicate_2 ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[13]~_Duplicate_2 ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[14]~_Duplicate_2 ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[15]~_Duplicate_2 ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[1]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[2]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[3]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[4]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[5]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[6]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[7]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[8]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[9]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[0]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[10]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[11]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[12]~_Duplicate_2  ;
+---------+--------------+----------------+-----------------+--------------------------------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; 2.114 ; 2.336 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; -1.507 ; -1.729 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 4.068 ; 4.041 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 4.488 ; 4.433 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 4.059 ; 3.993 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 2.559 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 4.577 ; 4.658 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 6.472 ; 6.196 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 4.747 ; 4.790 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 5.306 ; 5.371 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 5.812 ; 5.903 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 5.151 ; 5.276 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 4.554 ; 4.531 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 6.472 ; 6.184 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 5.185 ; 5.242 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 6.422 ; 6.196 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 2.458 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 3.548 ; 3.518 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 3.951 ; 3.894 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 3.537 ; 3.470 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 2.108 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 4.039 ; 4.114 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 4.016 ; 3.991 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 4.199 ; 4.236 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 4.735 ; 4.794 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 5.222 ; 5.306 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 4.587 ; 4.704 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 4.016 ; 3.991 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 5.933 ; 5.643 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 4.616 ; 4.668 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 5.886 ; 5.655 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 2.008 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                     ;
+-----------+-----------------+--------------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                       ; Note ;
+-----------+-----------------+--------------------------------------------------+------+
; 66.09 MHz ; 66.09 MHz       ; inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
+-----------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 473.149 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.312 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                           ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; CLOCK_50                                         ; 9.709   ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 243.827 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                      ;
+---------+------------------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node           ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 473.149 ; BP_v1:inst4|s1_16[11]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.073     ; 15.054     ;
; 473.187 ; BP_v1:inst4|s1_16[7]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.073     ; 15.016     ;
; 473.194 ; BP_v1:inst4|s1_16[8]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.075     ; 15.007     ;
; 473.221 ; BP_v1:inst4|s1_16[5]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.082     ; 14.973     ;
; 473.268 ; BP_v1:inst4|s1_16[4]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.073     ; 14.935     ;
; 473.293 ; BP_v1:inst4|s1_16[3]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 14.909     ;
; 473.318 ; BP_v1:inst4|s1_16[0]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 14.884     ;
; 473.332 ; BP_v1:inst4|s1_16[2]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 14.870     ;
; 473.351 ; BP_v1:inst4|s1_16[6]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.073     ; 14.852     ;
; 473.533 ; BP_v1:inst4|s1_16[1]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 14.669     ;
; 473.553 ; BP_v1:inst4|s1_16[10]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.076     ; 14.647     ;
; 473.825 ; BP_v1:inst4|s1_16[9]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.076     ; 14.375     ;
; 473.940 ; BP_v1:inst4|s1_16[13]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 14.262     ;
; 474.017 ; BP_v1:inst4|s1_16[14]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 14.185     ;
; 474.202 ; BP_v1:inst4|s1_16[12]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 14.000     ;
; 474.239 ; BP_v1:inst4|s1_16[15]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 13.963     ;
; 474.425 ; BP_v1:inst8|s1_16[5]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.054     ; 13.797     ;
; 474.490 ; BP_v1:inst9|s1_16[5]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.041     ; 13.745     ;
; 474.546 ; BP_v1:inst6|s1_16[2]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.043     ; 13.687     ;
; 474.590 ; BP_v1:inst6|s1_16[10]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 13.636     ;
; 474.601 ; BP_v1:inst6|s1_16[11]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 13.625     ;
; 474.621 ; BP_v1:inst8|s1_16[1]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 13.606     ;
; 474.649 ; BP_v1:inst6|s1_16[3]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.043     ; 13.584     ;
; 474.655 ; BP_v1:inst9|s1_16[0]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.041     ; 13.580     ;
; 474.656 ; BP_v1:inst9|s1_16[7]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.041     ; 13.579     ;
; 474.670 ; BP_v1:inst9|s1_16[4]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.042     ; 13.564     ;
; 474.673 ; BP_v1:inst8|s1_16[4]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.054     ; 13.549     ;
; 474.740 ; BP_v1:inst6|s1_16[9]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 13.486     ;
; 474.774 ; BP_v1:inst7|s1_16[0]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.071     ; 13.431     ;
; 474.784 ; BP_v1:inst6|s1_16[1]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.043     ; 13.449     ;
; 474.819 ; BP_v1:inst9|s1_16[2]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.041     ; 13.416     ;
; 474.851 ; BP_v1:inst9|s1_16[1]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.041     ; 13.384     ;
; 474.866 ; BP_v1:inst6|s1_16[8]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 13.360     ;
; 474.873 ; BP_v1:inst6|s1_16[12]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 13.363     ;
; 474.885 ; BP_v1:inst8|s1_16[2]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.046     ; 13.345     ;
; 474.891 ; BP_v1:inst7|s1_16[2]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.071     ; 13.314     ;
; 474.915 ; BP_v1:inst6|s1_16[0]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.043     ; 13.318     ;
; 474.934 ; BP_v1:inst5|s1_16[5]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.055     ; 13.287     ;
; 474.935 ; BP_v1:inst5|s1_16[7]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.070     ; 13.271     ;
; 474.953 ; BP_v1:inst9|s1_16[6]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.042     ; 13.281     ;
; 474.961 ; BP_v1:inst5|s1_16[4]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.055     ; 13.260     ;
; 475.037 ; BP_v1:inst8|s1_16[0]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.046     ; 13.193     ;
; 475.045 ; BP_v1:inst6|s1_16[4]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.041     ; 13.190     ;
; 475.051 ; BP_v1:inst7|s1_16[1]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.071     ; 13.154     ;
; 475.063 ; BP_v1:inst9|s1_16[3]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.041     ; 13.172     ;
; 475.106 ; BP_v1:inst6|s1_16[6]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.041     ; 13.129     ;
; 475.118 ; BP_v1:inst8|s1_16[3]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.054     ; 13.104     ;
; 475.122 ; BP_v1:inst5|s1_16[6]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.057     ; 13.097     ;
; 475.139 ; BP_v1:inst8|s1_16[6]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.054     ; 13.083     ;
; 475.142 ; BP_v1:inst7|s1_16[3]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.071     ; 13.063     ;
; 475.212 ; BP_v1:inst6|s1_16[14]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 13.024     ;
; 475.212 ; BP_v1:inst6|s1_16[5]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.041     ; 13.023     ;
; 475.215 ; BP_v1:inst7|s1_16[13]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 13.003     ;
; 475.220 ; BP_v1:inst6|s1_16[13]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 13.016     ;
; 475.222 ; BP_v1:inst9|s1_16[8]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.039     ; 13.015     ;
; 475.227 ; BP_v1:inst9|s1_16[11]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.039     ; 13.010     ;
; 475.227 ; BP_v1:inst6|s1_16[7]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.041     ; 13.008     ;
; 475.244 ; BP_v1:inst5|s1_16[1]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.067     ; 12.965     ;
; 475.250 ; BP_v1:inst7|s1_16[10]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 12.967     ;
; 475.266 ; BP_v1:inst9|s1_16[9]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.039     ; 12.971     ;
; 475.274 ; BP_v1:inst5|s1_16[3]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.067     ; 12.935     ;
; 475.294 ; BP_v1:inst8|s1_16[7]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.054     ; 12.928     ;
; 475.295 ; BP_v1:inst7|s1_16[9]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 12.922     ;
; 475.326 ; BP_v1:inst7|s1_16[5]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.062     ; 12.888     ;
; 475.342 ; BP_v1:inst7|s1_16[7]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.062     ; 12.872     ;
; 475.420 ; BP_v1:inst5|s1_16[2]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.067     ; 12.789     ;
; 475.437 ; BP_v1:inst10|s1_16[2]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.062     ; 12.777     ;
; 475.449 ; BP_v1:inst7|s1_16[11]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 12.768     ;
; 475.461 ; BP_v1:inst7|s1_16[6]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.062     ; 12.753     ;
; 475.466 ; BP_v1:inst5|s1_16[0]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.067     ; 12.743     ;
; 475.468 ; BP_v1:inst9|s1_16[10]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.039     ; 12.769     ;
; 475.470 ; BP_v1:inst6|s1_16[15]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 12.766     ;
; 475.473 ; BP_v1:inst7|s1_16[12]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 12.745     ;
; 475.514 ; BP_v1:inst7|s1_16[15]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 12.704     ;
; 475.535 ; BP_v1:inst7|s1_16[8]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 12.682     ;
; 475.538 ; BP_v1:inst8|s1_16[13]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 12.690     ;
; 475.559 ; BP_v1:inst7|s1_16[14]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 12.659     ;
; 475.580 ; BP_v1:inst8|s1_16[9]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.046     ; 12.650     ;
; 475.590 ; BP_v1:inst7|s1_16[4]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.062     ; 12.624     ;
; 475.609 ; BP_v1:inst8|s1_16[10]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.046     ; 12.621     ;
; 475.636 ; BP_v1:inst8|s1_16[12]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 12.592     ;
; 475.646 ; BP_v1:inst8|s1_16[8]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.046     ; 12.584     ;
; 475.655 ; BP_v1:inst3|s1_16[8]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.055     ; 12.566     ;
; 475.658 ; BP_v1:inst5|s1_16[11]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.072     ; 12.546     ;
; 475.674 ; BP_v1:inst5|s1_16[10]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.072     ; 12.530     ;
; 475.676 ; BP_v1:inst10|s1_16[12] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.067     ; 12.533     ;
; 475.718 ; BP_v1:inst3|s1_16[3]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 12.510     ;
; 475.732 ; BP_v1:inst3|s1_16[0]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 12.496     ;
; 475.751 ; BP_v1:inst9|s1_16[12]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.037     ; 12.488     ;
; 475.773 ; BP_v1:inst3|s1_16[1]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 12.455     ;
; 475.785 ; BP_v1:inst8|s1_16[15]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 12.443     ;
; 475.818 ; BP_v1:inst5|s1_16[9]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.072     ; 12.386     ;
; 475.846 ; BP_v1:inst9|s1_16[14]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.037     ; 12.393     ;
; 475.857 ; BP_v1:inst3|s1_16[4]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.043     ; 12.376     ;
; 475.863 ; BP_v1:inst8|s1_16[11]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.046     ; 12.367     ;
; 475.865 ; BP_v1:inst3|s1_16[6]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.043     ; 12.368     ;
; 475.891 ; BP_v1:inst10|s1_16[1]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.062     ; 12.323     ;
; 475.919 ; BP_v1:inst5|s1_16[8]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.072     ; 12.285     ;
; 475.920 ; BP_v1:inst8|s1_16[14]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 12.308     ;
; 475.984 ; BP_v1:inst3|s1_16[7]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.043     ; 12.249     ;
+---------+------------------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                       ;
+-------+------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                             ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.312 ; ADC:inst2|cnt[8]       ; ADC:inst2|cnt[8]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.356 ; BP_v1:inst8|s1_16[0]   ; BP_v1:inst8|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.555      ;
; 0.356 ; ADC:inst2|cnt[7]       ; ADC:inst2|ADC_CS_N                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.555      ;
; 0.357 ; BP_v1:inst6|s1_16[2]   ; BP_v1:inst6|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.556      ;
; 0.361 ; BP_v1:inst8|s1_16[8]   ; BP_v1:inst8|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.560      ;
; 0.371 ; BP_v1:inst8|s1_16[10]  ; BP_v1:inst8|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.570      ;
; 0.371 ; ADC:inst2|cnt[5]       ; ADC:inst2|smpl_rdy                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.570      ;
; 0.371 ; ADC:inst2|cnt[0]       ; ADC:inst2|ADC_sclk                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.570      ;
; 0.373 ; BP_v1:inst8|s1_16[3]   ; BP_v1:inst8|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.573      ;
; 0.377 ; BP_v1:inst10|s1_16[1]  ; BP_v1:inst10|s2_16[1]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.577      ;
; 0.378 ; BP_v1:inst9|s1_16[0]   ; BP_v1:inst9|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.577      ;
; 0.378 ; BP_v1:inst5|s1_16[10]  ; BP_v1:inst5|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.577      ;
; 0.385 ; BP_v1:inst10|s1_16[8]  ; BP_v1:inst10|s2_16[8]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.584      ;
; 0.386 ; BP_v1:inst10|s1_16[7]  ; BP_v1:inst10|s2_16[7]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.585      ;
; 0.388 ; BP_v1:inst7|s1_16[12]  ; BP_v1:inst7|s2_16[12]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.587      ;
; 0.390 ; BP_v1:inst7|s1_16[13]  ; BP_v1:inst7|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.589      ;
; 0.391 ; BP_v1:inst5|s1_16[0]   ; BP_v1:inst5|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.590      ;
; 0.392 ; BP_v1:inst10|s1_16[0]  ; BP_v1:inst10|s2_16[0]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.592      ;
; 0.392 ; BP_v1:inst8|s1_16[6]   ; BP_v1:inst8|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.592      ;
; 0.396 ; BP_v1:inst5|s1_16[8]   ; BP_v1:inst5|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.595      ;
; 0.399 ; BP_v1:inst8|s1_16[4]   ; BP_v1:inst8|s2_16[4]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.599      ;
; 0.404 ; BP_v1:inst6|s1_16[5]   ; BP_v1:inst6|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.603      ;
; 0.405 ; BP_v1:inst6|s1_16[3]   ; BP_v1:inst6|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.604      ;
; 0.407 ; BP_v1:inst3|s1_16[15]  ; BP_v1:inst3|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.606      ;
; 0.413 ; BP_v1:inst3|s1_16[13]  ; BP_v1:inst3|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.612      ;
; 0.422 ; BP_v1:inst3|s1_16[12]  ; BP_v1:inst3|s2_16[12]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.621      ;
; 0.422 ; BP_v1:inst7|s1_16[5]   ; BP_v1:inst7|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.622      ;
; 0.447 ; BP_v1:inst5|s1_16[14]  ; BP_v1:inst5|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.647      ;
; 0.450 ; BP_v1:inst8|s1_16[2]   ; BP_v1:inst8|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.649      ;
; 0.451 ; ADC:inst2|cnt[6]       ; ADC:inst2|ADC_CS_N                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.650      ;
; 0.454 ; BP_v1:inst8|s1_16[9]   ; BP_v1:inst8|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.653      ;
; 0.460 ; BP_v1:inst8|s1_16[7]   ; BP_v1:inst8|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.660      ;
; 0.466 ; capa2:capa2|enb        ; capa2:capa2|enable23                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.665      ;
; 0.471 ; BP_v1:inst7|s1_16[15]  ; BP_v1:inst7|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.670      ;
; 0.478 ; BP_v1:inst10|s1_16[3]  ; BP_v1:inst10|s2_16[3]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.678      ;
; 0.478 ; BP_v1:inst7|s1_16[14]  ; BP_v1:inst7|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.677      ;
; 0.480 ; BP_v1:inst5|s1_16[9]   ; BP_v1:inst5|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.679      ;
; 0.481 ; BP_v1:inst8|s1_16[15]  ; BP_v1:inst8|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.680      ;
; 0.488 ; BP_v1:inst3|s1_16[14]  ; BP_v1:inst3|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.687      ;
; 0.488 ; ADC:inst2|shftreg[2]   ; ADC:inst2|shftreg[3]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.687      ;
; 0.488 ; BP_v1:inst6|s1_16[15]  ; BP_v1:inst6|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.686      ;
; 0.489 ; BP_v1:inst6|s1_16[1]   ; BP_v1:inst6|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.688      ;
; 0.489 ; BP_v1:inst5|s1_16[11]  ; BP_v1:inst5|s2_16[11]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.688      ;
; 0.493 ; BP_v1:inst6|s1_16[7]   ; BP_v1:inst6|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.692      ;
; 0.494 ; BP_v1:inst3|s1_16[7]   ; BP_v1:inst3|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.693      ;
; 0.494 ; BP_v1:inst10|s1_16[10] ; BP_v1:inst10|s2_16[10]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.693      ;
; 0.497 ; BP_v1:inst9|s1_16[11]  ; BP_v1:inst9|s2_16[11]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.695      ;
; 0.497 ; BP_v1:inst3|s1_16[10]  ; BP_v1:inst3|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.696      ;
; 0.502 ; BP_v1:inst4|s1_16[10]  ; BP_v1:inst4|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.702      ;
; 0.509 ; BP_v1:inst10|n[5]      ; BP_v1:inst10|n[5]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.709      ;
; 0.515 ; BP_v1:inst10|n[4]      ; BP_v1:inst10|n[4]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.715      ;
; 0.516 ; ADC:inst2|cnt[7]       ; ADC:inst2|cnt[7]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.715      ;
; 0.518 ; ADC:inst2|cnt[6]       ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.717      ;
; 0.519 ; ADC:inst2|cnt[4]       ; ADC:inst2|cnt[4]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.718      ;
; 0.524 ; ADC:inst2|cnt[1]       ; ADC:inst2|cnt[1]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.723      ;
; 0.526 ; ADC:inst2|cnt[5]       ; ADC:inst2|cnt[5]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.725      ;
; 0.531 ; ADC:inst2|cnt[1]       ; ADC:inst2|smpl_rdy                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.730      ;
; 0.543 ; ADC:inst2|cnt[0]       ; ADC:inst2|cnt[0]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.742      ;
; 0.544 ; BP_v1:inst6|s1_16[14]  ; BP_v1:inst6|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.742      ;
; 0.545 ; BP_v1:inst5|s1_16[1]   ; BP_v1:inst5|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.744      ;
; 0.560 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[0]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.760      ;
; 0.563 ; BP_v1:inst7|s1_16[3]   ; BP_v1:inst7|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.763      ;
; 0.565 ; BP_v1:inst7|s1_16[1]   ; BP_v1:inst7|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.765      ;
; 0.570 ; ADC:inst2|cnt[8]       ; ADC:inst2|ADC_CS_N                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.769      ;
; 0.576 ; BP_v1:inst4|s1_16[9]   ; BP_v1:inst4|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.776      ;
; 0.581 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[7]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.781      ;
; 0.582 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[3]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.782      ;
; 0.603 ; BP_v1:inst8|s1_16[5]   ; BP_v1:inst8|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.803      ;
; 0.611 ; ADC:inst2|shftreg[1]   ; ADC:inst2|shftreg[2]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.810      ;
; 0.613 ; ADC:inst2|shftreg[3]   ; ADC:inst2|shftreg[4]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.812      ;
; 0.621 ; BP_v1:inst4|s1_16[5]   ; BP_v1:inst4|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.821      ;
; 0.632 ; ADC:inst2|cnt[3]       ; ADC:inst2|cnt[3]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.831      ;
; 0.636 ; ADC:inst2|shftreg[0]   ; ADC:inst2|shftreg[1]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.835      ;
; 0.643 ; ADC:inst2|cnt[2]       ; ADC:inst2|cnt[2]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.842      ;
; 0.645 ; BP_v1:inst9|s1_16[8]   ; BP_v1:inst9|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.843      ;
; 0.652 ; BP_v1:inst5|s1_16[2]   ; BP_v1:inst5|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.851      ;
; 0.654 ; BP_v1:inst10|s1_16[4]  ; BP_v1:inst10|s2_16[4]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.853      ;
; 0.670 ; BP_v1:inst8|s1_16[14]  ; BP_v1:inst8|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.869      ;
; 0.679 ; BP_v1:inst7|s1_16[9]   ; BP_v1:inst7|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.877      ;
; 0.682 ; BP_v1:inst8|s1_16[11]  ; BP_v1:inst8|s2_16[11]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.881      ;
; 0.691 ; BP_v1:inst3|s1_16[3]   ; BP_v1:inst3|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.890      ;
; 0.706 ; BP_v1:inst8|s1_16[1]   ; BP_v1:inst8|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 0.903      ;
; 0.717 ; BP_v1:inst7|s1_16[2]   ; BP_v1:inst7|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.904      ;
; 0.718 ; BP_v1:inst10|n[7]      ; BP_v1:inst10|n[7]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.918      ;
; 0.718 ; BP_v1:inst7|s1_16[8]   ; BP_v1:inst7|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.916      ;
; 0.719 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[6]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.919      ;
; 0.719 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[1]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.919      ;
; 0.719 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[2]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.919      ;
; 0.733 ; BP_v1:inst4|s1_16[14]  ; BP_v1:inst4|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.941      ;
; 0.743 ; ADC:inst2|cnt[7]       ; ADC:inst2|ADC_sclk                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.942      ;
; 0.760 ; BP_v1:inst10|n[3]      ; BP_v1:inst10|n[4]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.960      ;
; 0.760 ; ADC:inst2|cnt[7]       ; ADC:inst2|smpl_rdy                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.959      ;
; 0.762 ; BP_v1:inst4|s1_16[6]   ; BP_v1:inst4|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.971      ;
; 0.764 ; BP_v1:inst10|n[4]      ; BP_v1:inst10|n[5]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.964      ;
; 0.767 ; ADC:inst2|cnt[6]       ; ADC:inst2|cnt[7]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.966      ;
; 0.768 ; ADC:inst2|cnt[4]       ; ADC:inst2|cnt[5]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.967      ;
; 0.769 ; ADC:inst2|cnt[1]       ; ADC:inst2|cnt[2]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.968      ;
; 0.770 ; ADC:inst2|cnt[5]       ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.969      ;
; 0.772 ; BP_v1:inst10|n[2]      ; BP_v1:inst10|n[4]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.972      ;
; 0.775 ; ADC:inst2|cnt[4]       ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.974      ;
+-------+------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; 9.709  ; 9.709        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.709  ; 9.709        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 9.774  ; 9.774        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.225 ; 10.225       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.249 ; 10.249       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 10.288 ; 10.288       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.288 ; 10.288       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                    ;
+---------+--------------+----------------+-----------------+--------------------------------------------------+------------+-------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type            ; Clock                                            ; Clock Edge ; Target                              ;
+---------+--------------+----------------+-----------------+--------------------------------------------------+------------+-------------------------------------+
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[0]                ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[0]~_Duplicate_1   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[10]               ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[10]~_Duplicate_1  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[11]               ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[11]~_Duplicate_1  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[12]               ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[12]~_Duplicate_1  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[13]               ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[13]~_Duplicate_1  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[14]               ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[14]~_Duplicate_1  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[15]               ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[15]~_Duplicate_1  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[1]                ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[1]~_Duplicate_1   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[2]                ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[2]~_Duplicate_1   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[3]                ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[3]~_Duplicate_1   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[4]                ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[4]~_Duplicate_1   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[5]                ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[5]~_Duplicate_1   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[6]                ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[6]~_Duplicate_1   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[7]                ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[7]~_Duplicate_1   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[8]                ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[8]~_Duplicate_1   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[9]                ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[9]~_Duplicate_1   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[0]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[10]~_Duplicate_2 ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[11]~_Duplicate_2 ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[12]~_Duplicate_2 ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[13]~_Duplicate_2 ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[14]~_Duplicate_2 ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[15]~_Duplicate_2 ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[1]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[2]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[3]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[4]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[5]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[6]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[7]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[8]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[9]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[0]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[10]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[11]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[12]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[13]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[14]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[15]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[1]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[2]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[3]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[4]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[5]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[6]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[7]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[8]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[9]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[0]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[10]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[11]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[12]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[13]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[14]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[15]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[1]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[2]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[3]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[4]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[5]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[6]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[7]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[8]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[9]~_Duplicate_2   ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[0]                ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[0]~_Duplicate_1   ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[10]               ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[10]~_Duplicate_1  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[11]               ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[11]~_Duplicate_1  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[12]               ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[12]~_Duplicate_1  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[13]               ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[13]~_Duplicate_1  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[14]               ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[14]~_Duplicate_1  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[15]               ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[15]~_Duplicate_1  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[1]                ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[1]~_Duplicate_1   ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[2]                ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[2]~_Duplicate_1   ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[3]                ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[3]~_Duplicate_1   ;
+---------+--------------+----------------+-----------------+--------------------------------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; 1.885 ; 2.116 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; -1.342 ; -1.574 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 3.728 ; 3.664 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 4.120 ; 4.023 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 3.723 ; 3.613 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 2.346 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 4.169 ; 4.154 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 5.859 ; 5.454 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 4.363 ; 4.347 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 4.877 ; 4.863 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 5.355 ; 5.328 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 4.739 ; 4.758 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 4.154 ; 4.038 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 5.859 ; 5.437 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 4.770 ; 4.728 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 5.811 ; 5.454 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 2.236 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 3.253 ; 3.188 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 3.629 ; 3.533 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 3.245 ; 3.136 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 1.933 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 3.678 ; 3.660 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 3.663 ; 3.547 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 3.863 ; 3.844 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 4.354 ; 4.338 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 4.814 ; 4.784 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 4.222 ; 4.237 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 3.663 ; 3.547 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 5.368 ; 4.945 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 4.251 ; 4.208 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 5.321 ; 4.961 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 1.825 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                         ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 478.398 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.186 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                           ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; CLOCK_50                                         ; 9.416   ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 243.921 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                      ;
+---------+------------------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node           ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 478.398 ; BP_v1:inst4|s1_16[11]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 9.820      ;
; 478.429 ; BP_v1:inst4|s1_16[8]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 9.788      ;
; 478.451 ; BP_v1:inst4|s1_16[7]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 9.767      ;
; 478.471 ; BP_v1:inst4|s1_16[5]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.056     ; 9.741      ;
; 478.514 ; BP_v1:inst4|s1_16[4]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 9.704      ;
; 478.568 ; BP_v1:inst4|s1_16[6]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 9.650      ;
; 478.579 ; BP_v1:inst4|s1_16[3]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 9.638      ;
; 478.601 ; BP_v1:inst4|s1_16[0]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 9.616      ;
; 478.606 ; BP_v1:inst4|s1_16[2]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 9.611      ;
; 478.713 ; BP_v1:inst4|s1_16[10]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 9.503      ;
; 478.763 ; BP_v1:inst4|s1_16[1]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 9.454      ;
; 478.921 ; BP_v1:inst4|s1_16[9]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 9.295      ;
; 478.973 ; BP_v1:inst4|s1_16[13]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 9.245      ;
; 479.060 ; BP_v1:inst4|s1_16[14]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 9.158      ;
; 479.133 ; BP_v1:inst4|s1_16[12]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 9.085      ;
; 479.167 ; BP_v1:inst4|s1_16[15]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 9.051      ;
; 479.289 ; BP_v1:inst8|s1_16[5]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.035     ; 8.944      ;
; 479.326 ; BP_v1:inst9|s1_16[5]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.026     ; 8.916      ;
; 479.360 ; BP_v1:inst6|s1_16[2]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.028     ; 8.880      ;
; 479.402 ; BP_v1:inst8|s1_16[1]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.031     ; 8.835      ;
; 479.432 ; BP_v1:inst6|s1_16[3]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.028     ; 8.808      ;
; 479.436 ; BP_v1:inst6|s1_16[10]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.033     ; 8.799      ;
; 479.440 ; BP_v1:inst6|s1_16[11]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.033     ; 8.795      ;
; 479.443 ; BP_v1:inst8|s1_16[4]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.035     ; 8.790      ;
; 479.446 ; BP_v1:inst9|s1_16[7]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.026     ; 8.796      ;
; 479.484 ; BP_v1:inst9|s1_16[0]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.026     ; 8.758      ;
; 479.509 ; BP_v1:inst6|s1_16[1]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.028     ; 8.731      ;
; 479.524 ; BP_v1:inst9|s1_16[4]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.027     ; 8.717      ;
; 479.532 ; BP_v1:inst6|s1_16[9]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.033     ; 8.703      ;
; 479.563 ; BP_v1:inst6|s1_16[12]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.025     ; 8.680      ;
; 479.570 ; BP_v1:inst8|s1_16[2]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.030     ; 8.668      ;
; 479.580 ; BP_v1:inst5|s1_16[7]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.046     ; 8.642      ;
; 479.599 ; BP_v1:inst9|s1_16[1]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.026     ; 8.643      ;
; 479.603 ; BP_v1:inst5|s1_16[5]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.036     ; 8.629      ;
; 479.604 ; BP_v1:inst9|s1_16[2]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.026     ; 8.638      ;
; 479.605 ; BP_v1:inst5|s1_16[4]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.036     ; 8.627      ;
; 479.608 ; BP_v1:inst6|s1_16[8]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.033     ; 8.627      ;
; 479.628 ; BP_v1:inst6|s1_16[0]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.028     ; 8.612      ;
; 479.658 ; BP_v1:inst7|s1_16[0]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 8.561      ;
; 479.672 ; BP_v1:inst8|s1_16[0]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.030     ; 8.566      ;
; 479.712 ; BP_v1:inst9|s1_16[6]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.027     ; 8.529      ;
; 479.715 ; BP_v1:inst6|s1_16[4]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.025     ; 8.528      ;
; 479.730 ; BP_v1:inst8|s1_16[3]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.035     ; 8.503      ;
; 479.747 ; BP_v1:inst5|s1_16[6]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.038     ; 8.483      ;
; 479.755 ; BP_v1:inst9|s1_16[3]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.026     ; 8.487      ;
; 479.757 ; BP_v1:inst6|s1_16[6]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.025     ; 8.486      ;
; 479.768 ; BP_v1:inst7|s1_16[2]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 8.451      ;
; 479.782 ; BP_v1:inst8|s1_16[6]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.035     ; 8.451      ;
; 479.827 ; BP_v1:inst6|s1_16[5]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.025     ; 8.416      ;
; 479.833 ; BP_v1:inst6|s1_16[7]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.025     ; 8.410      ;
; 479.834 ; BP_v1:inst7|s1_16[1]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 8.385      ;
; 479.870 ; BP_v1:inst5|s1_16[1]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 8.354      ;
; 479.886 ; BP_v1:inst8|s1_16[7]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.035     ; 8.347      ;
; 479.887 ; BP_v1:inst6|s1_16[14]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.025     ; 8.356      ;
; 479.891 ; BP_v1:inst6|s1_16[13]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.025     ; 8.352      ;
; 479.893 ; BP_v1:inst5|s1_16[3]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 8.331      ;
; 479.907 ; BP_v1:inst7|s1_16[13]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 8.321      ;
; 479.911 ; BP_v1:inst7|s1_16[3]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 8.308      ;
; 479.914 ; BP_v1:inst7|s1_16[10]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.041     ; 8.313      ;
; 479.945 ; BP_v1:inst9|s1_16[8]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.024     ; 8.299      ;
; 479.945 ; BP_v1:inst7|s1_16[9]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.041     ; 8.282      ;
; 479.952 ; BP_v1:inst5|s1_16[2]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 8.272      ;
; 479.956 ; BP_v1:inst9|s1_16[11]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.024     ; 8.288      ;
; 479.970 ; BP_v1:inst9|s1_16[9]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.024     ; 8.274      ;
; 480.020 ; BP_v1:inst7|s1_16[5]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.042     ; 8.206      ;
; 480.037 ; BP_v1:inst5|s1_16[0]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 8.187      ;
; 480.040 ; BP_v1:inst7|s1_16[7]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.042     ; 8.186      ;
; 480.050 ; BP_v1:inst8|s1_16[13]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.031     ; 8.187      ;
; 480.050 ; BP_v1:inst6|s1_16[15]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.025     ; 8.193      ;
; 480.051 ; BP_v1:inst7|s1_16[11]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.041     ; 8.176      ;
; 480.064 ; BP_v1:inst7|s1_16[12]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 8.164      ;
; 480.069 ; BP_v1:inst8|s1_16[10]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.030     ; 8.169      ;
; 480.077 ; BP_v1:inst7|s1_16[15]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 8.151      ;
; 480.078 ; BP_v1:inst10|s1_16[2]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.041     ; 8.149      ;
; 480.078 ; BP_v1:inst8|s1_16[9]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.030     ; 8.160      ;
; 480.098 ; BP_v1:inst8|s1_16[8]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.030     ; 8.140      ;
; 480.105 ; BP_v1:inst7|s1_16[8]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.041     ; 8.122      ;
; 480.108 ; BP_v1:inst5|s1_16[11]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 8.110      ;
; 480.113 ; BP_v1:inst9|s1_16[10]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.024     ; 8.131      ;
; 480.114 ; BP_v1:inst7|s1_16[6]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.042     ; 8.112      ;
; 480.121 ; BP_v1:inst8|s1_16[12]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.031     ; 8.116      ;
; 480.139 ; BP_v1:inst7|s1_16[14]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 8.089      ;
; 480.149 ; BP_v1:inst5|s1_16[10]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 8.069      ;
; 480.186 ; BP_v1:inst7|s1_16[4]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.042     ; 8.040      ;
; 480.190 ; BP_v1:inst10|s1_16[12] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 8.034      ;
; 480.205 ; BP_v1:inst5|s1_16[9]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 8.013      ;
; 480.223 ; BP_v1:inst3|s1_16[3]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.031     ; 8.014      ;
; 480.225 ; BP_v1:inst9|s1_16[12]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.022     ; 8.021      ;
; 480.227 ; BP_v1:inst3|s1_16[0]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.031     ; 8.010      ;
; 480.232 ; BP_v1:inst8|s1_16[15]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.031     ; 8.005      ;
; 480.237 ; BP_v1:inst8|s1_16[11]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.030     ; 8.001      ;
; 480.238 ; BP_v1:inst3|s1_16[8]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.035     ; 7.995      ;
; 480.245 ; BP_v1:inst3|s1_16[1]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.031     ; 7.992      ;
; 480.284 ; BP_v1:inst9|s1_16[14]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.022     ; 7.962      ;
; 480.306 ; BP_v1:inst8|s1_16[14]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.031     ; 7.931      ;
; 480.307 ; BP_v1:inst3|s1_16[6]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.027     ; 7.934      ;
; 480.311 ; BP_v1:inst3|s1_16[4]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.027     ; 7.930      ;
; 480.325 ; BP_v1:inst5|s1_16[8]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 7.893      ;
; 480.385 ; BP_v1:inst9|s1_16[15]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.022     ; 7.861      ;
; 480.385 ; BP_v1:inst3|s1_16[7]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.027     ; 7.856      ;
+---------+------------------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                       ;
+-------+------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                             ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.186 ; ADC:inst2|cnt[8]       ; ADC:inst2|cnt[8]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.205 ; BP_v1:inst6|s1_16[2]   ; BP_v1:inst6|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; BP_v1:inst8|s1_16[0]   ; BP_v1:inst8|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.327      ;
; 0.206 ; ADC:inst2|cnt[7]       ; ADC:inst2|ADC_CS_N                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.327      ;
; 0.207 ; BP_v1:inst8|s1_16[8]   ; BP_v1:inst8|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.328      ;
; 0.215 ; BP_v1:inst8|s1_16[10]  ; BP_v1:inst8|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.336      ;
; 0.215 ; ADC:inst2|cnt[5]       ; ADC:inst2|smpl_rdy                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.336      ;
; 0.215 ; ADC:inst2|cnt[0]       ; ADC:inst2|ADC_sclk                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.336      ;
; 0.216 ; BP_v1:inst8|s1_16[3]   ; BP_v1:inst8|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.337      ;
; 0.220 ; BP_v1:inst9|s1_16[0]   ; BP_v1:inst9|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.341      ;
; 0.221 ; BP_v1:inst7|s1_16[12]  ; BP_v1:inst7|s2_16[12]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.342      ;
; 0.223 ; BP_v1:inst10|s1_16[8]  ; BP_v1:inst10|s2_16[8]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.344      ;
; 0.223 ; BP_v1:inst10|s1_16[1]  ; BP_v1:inst10|s2_16[1]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.343      ;
; 0.223 ; BP_v1:inst5|s1_16[10]  ; BP_v1:inst5|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.344      ;
; 0.226 ; BP_v1:inst10|s1_16[7]  ; BP_v1:inst10|s2_16[7]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.346      ;
; 0.228 ; BP_v1:inst5|s1_16[0]   ; BP_v1:inst5|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.348      ;
; 0.228 ; BP_v1:inst7|s1_16[13]  ; BP_v1:inst7|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.349      ;
; 0.229 ; BP_v1:inst5|s1_16[8]   ; BP_v1:inst5|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.350      ;
; 0.230 ; BP_v1:inst10|s1_16[0]  ; BP_v1:inst10|s2_16[0]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.350      ;
; 0.230 ; BP_v1:inst8|s1_16[6]   ; BP_v1:inst8|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.351      ;
; 0.235 ; BP_v1:inst6|s1_16[5]   ; BP_v1:inst6|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.355      ;
; 0.236 ; BP_v1:inst8|s1_16[4]   ; BP_v1:inst8|s2_16[4]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.357      ;
; 0.239 ; BP_v1:inst6|s1_16[3]   ; BP_v1:inst6|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.359      ;
; 0.245 ; BP_v1:inst3|s1_16[15]  ; BP_v1:inst3|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.365      ;
; 0.249 ; BP_v1:inst3|s1_16[12]  ; BP_v1:inst3|s2_16[12]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.369      ;
; 0.250 ; BP_v1:inst3|s1_16[13]  ; BP_v1:inst3|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.370      ;
; 0.259 ; BP_v1:inst7|s1_16[5]   ; BP_v1:inst7|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.379      ;
; 0.265 ; BP_v1:inst8|s1_16[2]   ; BP_v1:inst8|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.386      ;
; 0.265 ; BP_v1:inst5|s1_16[14]  ; BP_v1:inst5|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.385      ;
; 0.267 ; capa2:capa2|enb        ; capa2:capa2|enable23                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; ADC:inst2|cnt[6]       ; ADC:inst2|ADC_CS_N                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.388      ;
; 0.268 ; BP_v1:inst8|s1_16[9]   ; BP_v1:inst8|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.389      ;
; 0.273 ; BP_v1:inst8|s1_16[7]   ; BP_v1:inst8|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.394      ;
; 0.274 ; BP_v1:inst10|s1_16[10] ; BP_v1:inst10|s2_16[10]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.395      ;
; 0.278 ; BP_v1:inst3|s1_16[10]  ; BP_v1:inst3|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.398      ;
; 0.281 ; ADC:inst2|shftreg[2]   ; ADC:inst2|shftreg[3]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.402      ;
; 0.282 ; BP_v1:inst7|s1_16[15]  ; BP_v1:inst7|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.403      ;
; 0.283 ; BP_v1:inst7|s1_16[14]  ; BP_v1:inst7|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.404      ;
; 0.287 ; BP_v1:inst8|s1_16[15]  ; BP_v1:inst8|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.408      ;
; 0.287 ; BP_v1:inst5|s1_16[9]   ; BP_v1:inst5|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.408      ;
; 0.288 ; BP_v1:inst10|s1_16[3]  ; BP_v1:inst10|s2_16[3]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.408      ;
; 0.295 ; BP_v1:inst6|s1_16[15]  ; BP_v1:inst6|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; BP_v1:inst5|s1_16[11]  ; BP_v1:inst5|s2_16[11]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.417      ;
; 0.298 ; BP_v1:inst3|s1_16[14]  ; BP_v1:inst3|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; BP_v1:inst6|s1_16[1]   ; BP_v1:inst6|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; BP_v1:inst9|s1_16[11]  ; BP_v1:inst9|s2_16[11]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; BP_v1:inst3|s1_16[7]   ; BP_v1:inst3|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; BP_v1:inst6|s1_16[7]   ; BP_v1:inst6|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.419      ;
; 0.304 ; BP_v1:inst4|s1_16[10]  ; BP_v1:inst4|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; BP_v1:inst10|n[5]      ; BP_v1:inst10|n[5]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.307 ; BP_v1:inst10|n[4]      ; BP_v1:inst10|n[4]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; ADC:inst2|cnt[7]       ; ADC:inst2|cnt[7]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.428      ;
; 0.309 ; ADC:inst2|cnt[6]       ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; ADC:inst2|cnt[4]       ; ADC:inst2|cnt[4]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.430      ;
; 0.311 ; BP_v1:inst6|s1_16[14]  ; BP_v1:inst6|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.431      ;
; 0.313 ; ADC:inst2|cnt[5]       ; ADC:inst2|cnt[5]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.434      ;
; 0.313 ; ADC:inst2|cnt[1]       ; ADC:inst2|cnt[1]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.434      ;
; 0.319 ; ADC:inst2|cnt[1]       ; ADC:inst2|smpl_rdy                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.440      ;
; 0.323 ; ADC:inst2|cnt[0]       ; ADC:inst2|cnt[0]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.444      ;
; 0.330 ; BP_v1:inst5|s1_16[1]   ; BP_v1:inst5|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.450      ;
; 0.336 ; BP_v1:inst7|s1_16[3]   ; BP_v1:inst7|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.457      ;
; 0.339 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[0]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.459      ;
; 0.343 ; ADC:inst2|shftreg[1]   ; ADC:inst2|shftreg[2]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.464      ;
; 0.343 ; ADC:inst2|cnt[8]       ; ADC:inst2|ADC_CS_N                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.464      ;
; 0.345 ; BP_v1:inst4|s1_16[9]   ; BP_v1:inst4|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.466      ;
; 0.345 ; ADC:inst2|shftreg[3]   ; ADC:inst2|shftreg[4]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.466      ;
; 0.346 ; BP_v1:inst8|s1_16[5]   ; BP_v1:inst8|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.467      ;
; 0.349 ; BP_v1:inst7|s1_16[1]   ; BP_v1:inst7|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.470      ;
; 0.352 ; BP_v1:inst4|s1_16[5]   ; BP_v1:inst4|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.473      ;
; 0.353 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[7]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.473      ;
; 0.355 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[3]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.475      ;
; 0.358 ; ADC:inst2|shftreg[0]   ; ADC:inst2|shftreg[1]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.479      ;
; 0.369 ; ADC:inst2|cnt[3]       ; ADC:inst2|cnt[3]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.490      ;
; 0.371 ; ADC:inst2|cnt[2]       ; ADC:inst2|cnt[2]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.492      ;
; 0.372 ; BP_v1:inst9|s1_16[8]   ; BP_v1:inst9|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.492      ;
; 0.375 ; BP_v1:inst8|s1_16[11]  ; BP_v1:inst8|s2_16[11]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.496      ;
; 0.378 ; BP_v1:inst5|s1_16[2]   ; BP_v1:inst5|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.498      ;
; 0.380 ; BP_v1:inst10|s1_16[4]  ; BP_v1:inst10|s2_16[4]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.500      ;
; 0.383 ; BP_v1:inst7|s1_16[9]   ; BP_v1:inst7|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.502      ;
; 0.385 ; BP_v1:inst8|s1_16[14]  ; BP_v1:inst8|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.506      ;
; 0.398 ; BP_v1:inst7|s1_16[8]   ; BP_v1:inst7|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.517      ;
; 0.406 ; BP_v1:inst3|s1_16[3]   ; BP_v1:inst3|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.526      ;
; 0.411 ; BP_v1:inst7|s1_16[2]   ; BP_v1:inst7|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.028      ; 0.523      ;
; 0.415 ; BP_v1:inst8|s1_16[1]   ; BP_v1:inst8|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.535      ;
; 0.420 ; BP_v1:inst10|n[7]      ; BP_v1:inst10|n[7]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.540      ;
; 0.422 ; BP_v1:inst4|s1_16[14]  ; BP_v1:inst4|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.548      ;
; 0.426 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[6]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.546      ;
; 0.426 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[2]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.546      ;
; 0.427 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[1]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.547      ;
; 0.436 ; BP_v1:inst4|s1_16[6]   ; BP_v1:inst4|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.563      ;
; 0.445 ; ADC:inst2|cnt[7]       ; ADC:inst2|ADC_sclk                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.566      ;
; 0.448 ; BP_v1:inst3|s1_16[2]   ; BP_v1:inst3|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.569      ;
; 0.458 ; BP_v1:inst10|n[3]      ; BP_v1:inst10|n[4]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; BP_v1:inst10|n[2]      ; BP_v1:inst10|n[2]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; BP_v1:inst3|s1_16[5]   ; BP_v1:inst3|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; BP_v1:inst10|n[1]      ; BP_v1:inst10|n[1]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.580      ;
; 0.462 ; BP_v1:inst10|n[6]      ; BP_v1:inst10|n[6]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.582      ;
; 0.462 ; ADC:inst2|cnt[5]       ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; ADC:inst2|cnt[1]       ; ADC:inst2|cnt[2]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; ADC:inst2|cnt[7]       ; ADC:inst2|smpl_rdy                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.584      ;
+-------+------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; 9.416  ; 9.416        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.416  ; 9.416        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.449  ; 9.449        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 9.459  ; 9.459        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.541 ; 10.541       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.551 ; 10.551       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 10.582 ; 10.582       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.582 ; 10.582       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                     ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+-------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                              ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+-------------------------------------+
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|ADC_CS_N                  ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|ADC_sclk                  ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[0]                    ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[1]                    ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[2]                    ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[3]                    ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[4]                    ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[5]                    ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[6]                    ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[7]                    ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[8]                    ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|smpl_rdy                  ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[0]~_Duplicate_3   ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[11]~_Duplicate_3  ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[1]~_Duplicate_3   ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[2]~_Duplicate_3   ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[4]~_Duplicate_3   ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[6]~_Duplicate_3   ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[9]~_Duplicate_3   ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[12]               ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[13]               ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[14]               ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[15]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s1_16[4]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s1_16[5]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s1_16[7]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[12]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[4]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[7]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|test                   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s1_16[0]                ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s1_16[12]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s1_16[13]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s1_16[14]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s1_16[15]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s1_16[1]                ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s1_16[2]                ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s1_16[3]                ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[12]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[13]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[14]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[15]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[3]~_Duplicate_3   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[0]                ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[10]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[11]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[1]                ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[2]                ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[3]                ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[4]                ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[6]                ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[7]                ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[8]                ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[9]                ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[10]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[11]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[3]~_Duplicate_3   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[9]~_Duplicate_3   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|test                    ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s1_16[4]                ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s1_16[5]                ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s1_16[6]                ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s1_16[7]                ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[5]~_Duplicate_3   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s1_16[0]                ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s1_16[10]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s1_16[11]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s1_16[1]                ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s1_16[2]                ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s1_16[3]                ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s1_16[4]                ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s1_16[5]                ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s1_16[6]                ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s1_16[7]                ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s1_16[8]                ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s1_16[9]                ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[0]~_Duplicate_3   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[10]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[11]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[12]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[13]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[15]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[1]~_Duplicate_3   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[2]~_Duplicate_3   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[3]~_Duplicate_3   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[5]~_Duplicate_3   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[8]~_Duplicate_3   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[9]~_Duplicate_3   ;
; 243.923 ; 244.139      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s1_16[4]                ;
; 243.923 ; 244.139      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s1_16[5]                ;
; 243.923 ; 244.139      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s1_16[6]                ;
; 243.923 ; 244.139      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s1_16[7]                ;
; 243.923 ; 244.139      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[5]~_Duplicate_3   ;
; 243.923 ; 244.139      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[7]~_Duplicate_3   ;
; 243.923 ; 244.139      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s1_16[0]                ;
; 243.923 ; 244.139      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s1_16[10]               ;
; 243.923 ; 244.139      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s1_16[11]               ;
; 243.923 ; 244.139      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s1_16[1]                ;
; 243.923 ; 244.139      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s1_16[2]                ;
; 243.923 ; 244.139      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s1_16[3]                ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; 1.288 ; 1.737 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; -0.929 ; -1.383 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 2.367 ; 2.408 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 2.605 ; 2.652 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 2.325 ; 2.359 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 1.524 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 2.689 ; 2.773 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 4.097 ; 3.969 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 2.762 ; 2.869 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 3.128 ; 3.289 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 3.382 ; 3.574 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 3.017 ; 3.178 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 2.635 ; 2.684 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 4.097 ; 3.957 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 3.003 ; 3.152 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 4.090 ; 3.969 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 1.494 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 2.053 ; 2.091 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 2.282 ; 2.325 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 2.014 ; 2.045 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 1.250 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 2.367 ; 2.445 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 2.314 ; 2.358 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 2.432 ; 2.533 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 2.784 ; 2.937 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 3.028 ; 3.211 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 2.677 ; 2.829 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 2.314 ; 2.358 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 3.775 ; 3.630 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 2.664 ; 2.805 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 3.769 ; 3.642 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 1.220 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                            ;
+---------------------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                             ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                                  ; 471.274 ; 0.186 ; N/A      ; N/A     ; 9.416               ;
;  CLOCK_50                                         ; N/A     ; N/A   ; N/A      ; N/A     ; 9.416               ;
;  inst|altpll_component|auto_generated|pll1|clk[0] ; 471.274 ; 0.186 ; N/A      ; N/A     ; 243.801             ;
; Design-wide TNS                                   ; 0.0     ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                                         ; N/A     ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; 2.114 ; 2.336 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; -0.929 ; -1.383 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 4.068 ; 4.041 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 4.488 ; 4.433 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 4.059 ; 3.993 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 2.559 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 4.577 ; 4.658 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 6.472 ; 6.196 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 4.747 ; 4.790 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 5.306 ; 5.371 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 5.812 ; 5.903 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 5.151 ; 5.276 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 4.554 ; 4.531 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 6.472 ; 6.184 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 5.185 ; 5.242 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 6.422 ; 6.196 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 2.458 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 2.053 ; 2.091 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 2.282 ; 2.325 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 2.014 ; 2.045 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 1.250 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 2.367 ; 2.445 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 2.314 ; 2.358 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 2.432 ; 2.533 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 2.784 ; 2.937 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 3.028 ; 3.211 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 2.677 ; 2.829 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 2.314 ; 2.358 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 3.775 ; 3.630 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 2.664 ; 2.805 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 3.769 ; 3.642 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 1.220 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin       ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ADC_SADDR ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_SCLK  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_CS_N  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_D5   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_D7   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_D9   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[7]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------+
; Input Transition Times                                      ;
+----------+--------------+-----------------+-----------------+
; Pin      ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------+--------------+-----------------+-----------------+
; CLOCK_50 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ADC_SDAT ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+----------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADC_SADDR ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ADC_SCLK  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ADC_CS_N  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; GPIO_D5   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; GPIO_D7   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; GPIO_D9   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; LED[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; LED[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; LED[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; LED[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; LED[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADC_SADDR ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ADC_SCLK  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ADC_CS_N  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; GPIO_D5   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; GPIO_D7   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; GPIO_D9   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; LED[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; LED[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; LED[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; LED[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; LED[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADC_SADDR ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ADC_SCLK  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ADC_CS_N  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO_D5   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; GPIO_D7   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO_D9   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LED[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LED[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LED[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LED[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LED[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                 ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 38206687 ; 0        ; 0        ; 0        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                  ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 38206687 ; 0        ; 0        ; 0        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 13    ; 13   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.1 Build 150 06/03/2015 SJ Web Edition
    Info: Processing started: Mon May  7 10:55:50 2018
Info: Command: quartus_sta DTMF -c DSP
Info: qsta_default_script.tcl version: #11
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'DSP.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 3125 -multiply_by 128 -duty_cycle 50.00 -name {inst|altpll_component|auto_generated|pll1|clk[0]} {inst|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 471.274
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   471.274               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.747
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.747               0.000 CLOCK_50 
    Info (332119):   243.801               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 473.149
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   473.149               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.709
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.709               0.000 CLOCK_50 
    Info (332119):   243.827               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 478.398
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   478.398               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.416
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.416               0.000 CLOCK_50 
    Info (332119):   243.921               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 907 megabytes
    Info: Processing ended: Mon May  7 10:55:54 2018
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


