

================================================================
== Vivado HLS Report for 'solve_ap_fixed_s'
================================================================
* Date:           Wed Dec  5 18:34:23 2018

* Version:        2018.2 (Build 2258646 on Thu Jun 14 20:25:20 MDT 2018)
* Project:        SIFT
* Solution:       solution1
* Product family: virtex7
* Target device:  xc7vx690tffg1761-3


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|     8.347|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+-----+-----+-----+---------+
    |  Latency  |  Interval | Pipeline|
    | min | max | min | max |   Type  |
    +-----+-----+-----+-----+---------+
    |   28|   80|   28|   80|   none  |
    +-----+-----+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-------------+-----+-----+----------+-----------+-----------+-------+----------+
        |             |  Latency  | Iteration|  Initiation Interval  |  Trip |          |
        |  Loop Name  | min | max |  Latency |  achieved |   target  | Count | Pipelined|
        +-------------+-----+-----+----------+-----------+-----------+-------+----------+
        |- Loop 1     |   26|   78|        26|          -|          -| 1 ~ 3 |    no    |
        | + Loop 1.1  |    3|    3|         1|          1|          1|      3|    yes   |
        | + Loop 1.2  |    6|    6|         2|          2|          2|      3|    yes   |
        +-------------+-----+-----+----------+-----------+-----------+-------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+--------+
|       Name      | BRAM_18K| DSP48E|   FF   |   LUT  |
+-----------------+---------+-------+--------+--------+
|DSP              |        -|      -|       -|       -|
|Expression       |        -|     18|      40|    2669|
|FIFO             |        -|      -|       -|       -|
|Instance         |        -|      0|     539|    1625|
|Memory           |        -|      -|       -|       -|
|Multiplexer      |        -|      -|       -|     659|
|Register         |        -|      -|    2110|       -|
+-----------------+---------+-------+--------+--------+
|Total            |        0|     18|    2689|    4953|
+-----------------+---------+-------+--------+--------+
|Available        |     2940|   3600|  866400|  433200|
+-----------------+---------+-------+--------+--------+
|Utilization (%)  |        0|   ~0  |   ~0   |       1|
+-----------------+---------+-------+--------+--------+

+ Detail: 
    * Instance: 
    +---------------------------+----------------------+---------+-------+-----+-----+
    |          Instance         |        Module        | BRAM_18K| DSP48E|  FF | LUT |
    +---------------------------+----------------------+---------+-------+-----+-----+
    |SIFT2_Core_fdiv_3g8j_U830  |SIFT2_Core_fdiv_3g8j  |        0|      0|  311|  791|
    |SIFT2_Core_fpext_hbi_U832  |SIFT2_Core_fpext_hbi  |        0|      0|  100|  134|
    |SIFT2_Core_mux_320iy_U833  |SIFT2_Core_mux_320iy  |        0|      0|    0|   33|
    |SIFT2_Core_mux_320iy_U837  |SIFT2_Core_mux_320iy  |        0|      0|    0|   33|
    |SIFT2_Core_mux_320iy_U838  |SIFT2_Core_mux_320iy  |        0|      0|    0|   33|
    |SIFT2_Core_mux_320iy_U839  |SIFT2_Core_mux_320iy  |        0|      0|    0|   33|
    |SIFT2_Core_mux_320iy_U840  |SIFT2_Core_mux_320iy  |        0|      0|    0|   33|
    |SIFT2_Core_mux_320iy_U841  |SIFT2_Core_mux_320iy  |        0|      0|    0|   33|
    |SIFT2_Core_mux_320iy_U842  |SIFT2_Core_mux_320iy  |        0|      0|    0|   33|
    |SIFT2_Core_mux_320iy_U843  |SIFT2_Core_mux_320iy  |        0|      0|    0|   33|
    |SIFT2_Core_mux_941iI_U834  |SIFT2_Core_mux_941iI  |        0|      0|    0|   33|
    |SIFT2_Core_mux_941iI_U835  |SIFT2_Core_mux_941iI  |        0|      0|    0|   33|
    |SIFT2_Core_mux_941iI_U836  |SIFT2_Core_mux_941iI  |        0|      0|    0|   33|
    |SIFT2_Core_uitofpXh4_U831  |SIFT2_Core_uitofpXh4  |        0|      0|  128|  337|
    +---------------------------+----------------------+---------+-------+-----+-----+
    |Total                      |                      |        0|      0|  539| 1625|
    +---------------------------+----------------------+---------+-------+-----+-----+

    * DSP48: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +--------------------------------+----------+-------+----+-----+------------+------------+
    |          Variable Name         | Operation| DSP48E| FF | LUT | Bitwidth P0| Bitwidth P1|
    +--------------------------------+----------+-------+----+-----+------------+------------+
    |p_Val2_3_fu_1414_p2             |     *    |      3|   0|   21|          32|          32|
    |p_Val2_4_fu_1566_p2             |     *    |      3|   0|   21|          32|          32|
    |tmp_225_cast_fu_1681_p2         |     *    |      3|   0|   21|          32|          32|
    |tmp_4309_1_cast_fu_1853_p2      |     *    |      3|   0|   21|          32|          32|
    |tmp_4309_2_cast_fu_1918_p2      |     *    |      3|   0|   21|          32|          32|
    |tmp_4309_cast_fu_1703_p2        |     *    |      3|   0|   21|          32|          32|
    |factor_V_fu_1649_p10            |     +    |      0|   0|    8|           4|           4|
    |i_fu_980_p2                     |     +    |      0|   0|   10|           2|           1|
    |j_fu_1523_p2                    |     +    |      0|   0|   10|           2|           1|
    |k_1_fu_1620_p2                  |     +    |      0|   0|   10|           2|           1|
    |p_Repl2_32_trunc_fu_1112_p2     |     +    |      0|   0|    8|           8|           8|
    |tmp_70_fu_1218_p2               |     +    |      0|   0|   19|           6|          12|
    |tmp_81_fu_1538_p10              |     +    |      0|   0|   13|           4|           4|
    |F2_fu_1206_p2                   |     -    |      0|   0|   19|          11|          12|
    |man_V_1_fu_1186_p2              |     -    |      0|   0|   61|           1|          54|
    |p_Val2_230_1_fu_1858_p2         |     -    |      0|   0|   55|          48|          48|
    |p_Val2_230_2_fu_1923_p2         |     -    |      0|   0|   55|          48|          48|
    |p_Val2_6_fu_1732_p2             |     -    |      0|   0|   55|          48|          48|
    |p_Val2_s_191_fu_1794_p2         |     -    |      0|   0|   55|          48|          48|
    |tmp_59_fu_998_p2                |     -    |      0|   0|   13|           4|           4|
    |tmp_61_fu_1042_p2               |     -    |      0|   0|   39|           1|          32|
    |tmp_63_fu_1103_p2               |     -    |      0|   0|    8|           8|           8|
    |tmp_71_fu_1224_p2               |     -    |      0|   0|   19|           5|          12|
    |tmp_85_fu_1638_p2               |     -    |      0|   0|    8|           4|           4|
    |sel_tmp61_fu_1338_p2            |    and   |      0|   0|    2|           1|           1|
    |sel_tmp63_fu_1276_p2            |    and   |      0|   0|    2|           1|           1|
    |sel_tmp65_fu_1349_p2            |    and   |      0|   0|    2|           1|           1|
    |sel_tmp66_fu_1354_p2            |    and   |      0|   0|    2|           1|           1|
    |sel_tmp68_fu_1294_p2            |    and   |      0|   0|    2|           1|           1|
    |tmp_75_fu_1312_p2               |   ashr   |      0|   0|  162|          54|          54|
    |num_zeros_fu_1066_p3            |   cttz   |      0|  40|   36|          32|           0|
    |exitcond4_fu_1517_p2            |   icmp   |      0|   0|    8|           2|           2|
    |exitcond5_fu_1614_p2            |   icmp   |      0|   0|    8|           2|           2|
    |icmp_fu_1258_p2                 |   icmp   |      0|   0|   11|           7|           1|
    |sel_tmp69_fu_1430_p2            |   icmp   |      0|   0|    8|           2|           1|
    |sel_tmp70_fu_1444_p2            |   icmp   |      0|   0|    8|           2|           1|
    |sel_tmp8_fu_1753_p2             |   icmp   |      0|   0|    8|           2|           1|
    |sel_tmp_fu_1747_p2              |   icmp   |      0|   0|    8|           2|           1|
    |tmp_60_fu_1028_p2               |   icmp   |      0|   0|   18|          32|           1|
    |tmp_62_fu_1098_p2               |   icmp   |      0|   0|   11|           8|           8|
    |tmp_68_fu_1200_p2               |   icmp   |      0|   0|   29|          63|           1|
    |tmp_69_fu_1212_p2               |   icmp   |      0|   0|   13|          12|           5|
    |tmp_72_fu_1238_p2               |   icmp   |      0|   0|   13|          12|           5|
    |tmp_73_fu_1303_p2               |   icmp   |      0|   0|   13|          12|           6|
    |tmp_83_fu_1709_p2               |   icmp   |      0|   0|    8|           2|           2|
    |tmp_s_fu_974_p2                 |   icmp   |      0|   0|    8|           2|           2|
    |or_cond1_fu_1378_p2             |    or    |      0|   0|    2|           1|           1|
    |or_cond2_fu_1392_p2             |    or    |      0|   0|    2|           1|           1|
    |or_cond3_fu_1947_p2             |    or    |      0|   0|    2|           1|           1|
    |or_cond_fu_1366_p2              |    or    |      0|   0|    2|           1|           1|
    |sel_tmp102_demorgan_fu_1282_p2  |    or    |      0|   0|    2|           1|           1|
    |sel_tmp87_demorgan_fu_1264_p2   |    or    |      0|   0|    2|           1|           1|
    |denom_V_fu_1398_p3              |  select  |      0|   0|   32|           1|          32|
    |man_V_2_fu_1192_p3              |  select  |      0|   0|   54|           1|          54|
    |newSel10_fu_2068_p3             |  select  |      0|   0|   32|           1|          32|
    |newSel11_fu_2108_p3             |  select  |      0|   0|   32|           1|          32|
    |newSel12_fu_2124_p3             |  select  |      0|   0|   32|           1|          32|
    |newSel1_fu_1371_p3              |  select  |      0|   0|   32|           1|          32|
    |newSel2_fu_1384_p3              |  select  |      0|   0|   32|           1|          32|
    |newSel3_fu_2004_p3              |  select  |      0|   0|   32|           1|          32|
    |newSel4_fu_1953_p3              |  select  |      0|   0|   32|           1|          32|
    |newSel5_fu_2020_p3              |  select  |      0|   0|   32|           1|          32|
    |newSel6_fu_1967_p3              |  select  |      0|   0|   32|           1|          32|
    |newSel7_fu_2036_p3              |  select  |      0|   0|   32|           1|          32|
    |newSel8_fu_1988_p3              |  select  |      0|   0|   32|           1|          32|
    |newSel9_fu_2052_p3              |  select  |      0|   0|   32|           1|          32|
    |newSel_fu_1359_p3               |  select  |      0|   0|   32|           1|          32|
    |p_A_2_0_V_10_fu_2100_p3         |  select  |      0|   0|   32|           1|          32|
    |p_A_2_0_V_7_fu_1809_p3          |  select  |      0|   0|   32|           1|          32|
    |p_A_2_0_V_8_fu_2028_p3          |  select  |      0|   0|   32|           1|          32|
    |p_A_2_0_V_9_fu_2076_p3          |  select  |      0|   0|   32|           1|          32|
    |p_A_2_1_V_6_fu_1874_p3          |  select  |      0|   0|   32|           1|          32|
    |p_A_2_1_V_7_fu_2012_p3          |  select  |      0|   0|   32|           1|          32|
    |p_A_2_1_V_8_fu_2060_p3          |  select  |      0|   0|   32|           1|          32|
    |p_A_2_1_V_9_fu_2092_p3          |  select  |      0|   0|   32|           1|          32|
    |p_A_2_2_V_6_fu_1939_p3          |  select  |      0|   0|   32|           1|          32|
    |p_A_2_2_V_7_fu_1996_p3          |  select  |      0|   0|   32|           1|          32|
    |p_A_2_2_V_8_fu_2044_p3          |  select  |      0|   0|   32|           1|          32|
    |p_A_2_2_V_9_fu_2084_p3          |  select  |      0|   0|   32|           1|          32|
    |p_Val2_12_fu_1048_p3            |  select  |      0|   0|   32|           1|          32|
    |p_b_2_V_10_fu_1489_p3           |  select  |      0|   0|   32|           1|          32|
    |p_b_2_V_11_fu_1496_p3           |  select  |      0|   0|   32|           1|          32|
    |p_b_2_V_12_fu_1503_p3           |  select  |      0|   0|   32|           1|          32|
    |p_b_2_V_14_fu_1510_p3           |  select  |      0|   0|   32|           1|          32|
    |p_b_2_V_16_fu_1759_p3           |  select  |      0|   0|   32|           1|          32|
    |p_b_2_V_17_fu_1766_p3           |  select  |      0|   0|   32|           1|          32|
    |p_b_2_V_18_fu_1960_p3           |  select  |      0|   0|   32|           1|          32|
    |p_b_2_V_19_fu_1974_p3           |  select  |      0|   0|   32|           1|          32|
    |p_b_2_V_1_fu_1450_p3            |  select  |      0|   0|   32|           1|          32|
    |p_b_2_V_20_fu_1981_p3           |  select  |      0|   0|   32|           1|          32|
    |p_b_2_V_21_fu_2116_p3           |  select  |      0|   0|   32|           1|          32|
    |p_b_2_V_22_fu_2132_p3           |  select  |      0|   0|   32|           1|          32|
    |p_b_2_V_23_fu_2140_p3           |  select  |      0|   0|   32|           1|          32|
    |p_b_2_V_4_fu_1436_p3            |  select  |      0|   0|   32|           1|          32|
    |p_b_2_V_5_fu_1458_p3            |  select  |      0|   0|   32|           1|          32|
    |p_b_2_V_6_fu_1466_p3            |  select  |      0|   0|   32|           1|          32|
    |p_b_2_V_8_fu_1474_p3            |  select  |      0|   0|   32|           1|          32|
    |p_b_2_V_9_fu_1482_p3            |  select  |      0|   0|   32|           1|          32|
    |sh_amt_fu_1230_p3               |  select  |      0|   0|   12|           1|          12|
    |storemerge_fu_1321_p3           |  select  |      0|   0|    2|           1|           2|
    |tmp32_V_1_fu_1074_p2            |    shl   |      0|   0|   85|          32|          32|
    |tmp_76_fu_1328_p2               |    shl   |      0|   0|   85|          32|          32|
    |sel_tmp60_fu_1333_p2            |    xor   |      0|   0|    2|           1|           2|
    |sel_tmp62_fu_1270_p2            |    xor   |      0|   0|    2|           1|           2|
    |sel_tmp64_fu_1343_p2            |    xor   |      0|   0|    2|           1|           2|
    |sel_tmp67_fu_1288_p2            |    xor   |      0|   0|    2|           1|           2|
    +--------------------------------+----------+-------+----+-----+------------+------------+
    |Total                           |          |     18|  40| 2669|         821|        2225|
    +--------------------------------+----------+-------+----+-----+------------+------------+

    * Multiplexer: 
    +---------------------------------------+-----+-----------+-----+-----------+
    |                  Name                 | LUT | Input Size| Bits| Total Bits|
    +---------------------------------------+-----+-----------+-----+-----------+
    |ap_NS_fsm                              |  101|         21|    1|         21|
    |ap_phi_mux_p_A_0_0_V_2_phi_fu_714_p18  |   15|          3|   32|         96|
    |ap_phi_mux_p_A_0_1_V_2_phi_fu_681_p18  |   15|          3|   32|         96|
    |ap_phi_mux_p_A_0_2_V_2_phi_fu_648_p18  |   15|          3|   32|         96|
    |ap_phi_mux_p_A_1_0_V_2_phi_fu_615_p18  |   15|          3|   32|         96|
    |ap_phi_mux_p_A_1_1_V_2_phi_fu_582_p18  |   15|          3|   32|         96|
    |ap_phi_mux_p_A_1_2_V_2_phi_fu_549_p18  |   15|          3|   32|         96|
    |ap_phi_mux_p_A_2_0_V_2_phi_fu_516_p18  |   15|          3|   32|         96|
    |ap_phi_mux_p_A_2_1_V_2_phi_fu_483_p18  |   15|          3|   32|         96|
    |ap_phi_mux_p_A_2_2_V_2_phi_fu_450_p18  |   15|          3|   32|         96|
    |ap_return_0                            |    9|          2|    1|          2|
    |ap_return_1                            |    9|          2|   32|         64|
    |ap_return_2                            |    9|          2|   32|         64|
    |ap_return_3                            |    9|          2|   32|         64|
    |i5_reg_324                             |    9|          2|    2|          4|
    |j6_reg_435                             |    9|          2|    2|          4|
    |k_reg_851                              |    9|          2|    2|          4|
    |p_A_0_0_V_1_reg_424                    |    9|          2|   32|         64|
    |p_A_0_0_V_reg_314                      |    9|          2|   32|         64|
    |p_A_0_1_V_1_reg_413                    |    9|          2|   32|         64|
    |p_A_0_1_V_reg_304                      |    9|          2|   32|         64|
    |p_A_0_2_V_1_reg_402                    |    9|          2|   32|         64|
    |p_A_0_2_V_reg_294                      |    9|          2|   32|         64|
    |p_A_1_0_V_1_reg_391                    |    9|          2|   32|         64|
    |p_A_1_0_V_3_reg_803                    |    9|          2|   32|         64|
    |p_A_1_0_V_reg_284                      |    9|          2|   32|         64|
    |p_A_1_1_V_1_reg_380                    |    9|          2|   32|         64|
    |p_A_1_1_V_3_reg_791                    |    9|          2|   32|         64|
    |p_A_1_1_V_reg_274                      |    9|          2|   32|         64|
    |p_A_1_2_V_1_reg_369                    |    9|          2|   32|         64|
    |p_A_1_2_V_3_reg_779                    |    9|          2|   32|         64|
    |p_A_1_2_V_reg_264                      |    9|          2|   32|         64|
    |p_A_2_0_V_1_reg_358                    |    9|          2|   32|         64|
    |p_A_2_0_V_3_reg_767                    |    9|          2|   32|         64|
    |p_A_2_0_V_6_reg_839                    |    9|          2|   32|         64|
    |p_A_2_0_V_reg_254                      |    9|          2|   32|         64|
    |p_A_2_1_V_1_reg_347                    |    9|          2|   32|         64|
    |p_A_2_1_V_3_reg_755                    |    9|          2|   32|         64|
    |p_A_2_1_V_5_reg_827                    |    9|          2|   32|         64|
    |p_A_2_1_V_reg_244                      |    9|          2|   32|         64|
    |p_A_2_2_V_1_reg_336                    |    9|          2|   32|         64|
    |p_A_2_2_V_3_reg_743                    |    9|          2|   32|         64|
    |p_A_2_2_V_5_reg_815                    |    9|          2|   32|         64|
    |p_A_2_2_V_reg_234                      |    9|          2|   32|         64|
    |p_b_1_V_fu_142                         |   15|          3|   32|         96|
    |p_b_2_V_2_fu_138                       |   15|          3|   32|         96|
    |p_b_2_V_3_fu_150                       |   15|          3|   32|         96|
    |p_b_2_V_fu_146                         |   15|          3|   32|         96|
    |x_0_V_write_assign_reg_881             |    9|          2|   32|         64|
    |x_1_V_write_assign_reg_863             |    9|          2|   32|         64|
    |x_2_V_write_assign_reg_872             |    9|          2|   32|         64|
    |x_V5_fu_154                            |   15|          3|   32|         96|
    |x_V6_fu_158                            |   15|          3|   32|         96|
    +---------------------------------------+-----+-----------+-----+-----------+
    |Total                                  |  659|        140| 1544|       3587|
    +---------------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +----------------------------+----+----+-----+-----------+
    |            Name            | FF | LUT| Bits| Const Bits|
    +----------------------------+----+----+-----+-----------+
    |OP2_V_cast_reg_2423         |  48|   0|   48|          0|
    |ap_CS_fsm                   |  20|   0|   20|          0|
    |ap_return_0_preg            |   1|   0|    1|          0|
    |ap_return_1_preg            |  32|   0|   32|          0|
    |ap_return_2_preg            |  32|   0|   32|          0|
    |ap_return_3_preg            |  32|   0|   32|          0|
    |i5_reg_324                  |   2|   0|    2|          0|
    |i_reg_2321                  |   2|   0|    2|          0|
    |is_neg_reg_2339             |   1|   0|    1|          0|
    |isneg_reg_2379              |   1|   0|    1|          0|
    |j6_reg_435                  |   2|   0|    2|          0|
    |k_1_reg_2469                |   2|   0|    2|          0|
    |k_reg_851                   |   2|   0|    2|          0|
    |man_V_2_reg_2384            |  54|   0|   54|          0|
    |p_A_0_0_V_1_reg_424         |  32|   0|   32|          0|
    |p_A_0_0_V_reg_314           |  32|   0|   32|          0|
    |p_A_0_1_V_1_reg_413         |  32|   0|   32|          0|
    |p_A_0_1_V_reg_304           |  32|   0|   32|          0|
    |p_A_0_2_V_1_reg_402         |  32|   0|   32|          0|
    |p_A_0_2_V_reg_294           |  32|   0|   32|          0|
    |p_A_1_0_V_1_reg_391         |  32|   0|   32|          0|
    |p_A_1_0_V_3_reg_803         |  32|   0|   32|          0|
    |p_A_1_0_V_reg_284           |  32|   0|   32|          0|
    |p_A_1_1_V_1_reg_380         |  32|   0|   32|          0|
    |p_A_1_1_V_3_reg_791         |  32|   0|   32|          0|
    |p_A_1_1_V_reg_274           |  32|   0|   32|          0|
    |p_A_1_2_V_1_reg_369         |  32|   0|   32|          0|
    |p_A_1_2_V_3_reg_779         |  32|   0|   32|          0|
    |p_A_1_2_V_reg_264           |  32|   0|   32|          0|
    |p_A_2_0_V_1_reg_358         |  32|   0|   32|          0|
    |p_A_2_0_V_3_reg_767         |  32|   0|   32|          0|
    |p_A_2_0_V_6_reg_839         |  32|   0|   32|          0|
    |p_A_2_0_V_reg_254           |  32|   0|   32|          0|
    |p_A_2_1_V_1_reg_347         |  32|   0|   32|          0|
    |p_A_2_1_V_3_reg_755         |  32|   0|   32|          0|
    |p_A_2_1_V_5_reg_827         |  32|   0|   32|          0|
    |p_A_2_1_V_reg_244           |  32|   0|   32|          0|
    |p_A_2_2_V_1_reg_336         |  32|   0|   32|          0|
    |p_A_2_2_V_3_reg_743         |  32|   0|   32|          0|
    |p_A_2_2_V_5_reg_815         |  32|   0|   32|          0|
    |p_A_2_2_V_reg_234           |  32|   0|   32|          0|
    |p_Result_1_reg_2364         |  32|   0|   32|          0|
    |p_Result_s_190_reg_2359     |   8|   0|    8|          0|
    |p_b_1_V_fu_142              |  32|   0|   32|          0|
    |p_b_1_V_load_1_reg_2481     |  32|   0|   32|          0|
    |p_b_2_V_10_reg_2443         |  32|   0|   32|          0|
    |p_b_2_V_12_reg_2448         |  32|   0|   32|          0|
    |p_b_2_V_13_reg_2298         |  32|   0|   32|          0|
    |p_b_2_V_14_reg_2453         |  32|   0|   32|          0|
    |p_b_2_V_1_reg_2428          |  32|   0|   32|          0|
    |p_b_2_V_2_fu_138            |  32|   0|   32|          0|
    |p_b_2_V_2_load_1_reg_2474   |  32|   0|   32|          0|
    |p_b_2_V_3_fu_150            |  32|   0|   32|          0|
    |p_b_2_V_6_reg_2433          |  32|   0|   32|          0|
    |p_b_2_V_8_reg_2438          |  32|   0|   32|          0|
    |p_b_2_V_fu_146              |  32|   0|   32|          0|
    |p_b_2_V_load_1_reg_2488     |  32|   0|   32|          0|
    |p_s_reg_890                 |   1|   0|    1|          0|
    |sel_tmp63_reg_2411          |   1|   0|    1|          0|
    |sel_tmp68_reg_2417          |   1|   0|    1|          0|
    |sh_amt_reg_2394             |  12|   0|   12|          0|
    |tmp32_V_1_reg_2344          |  32|   0|   32|          0|
    |tmp32_V_reg_2354            |  32|   0|   32|          0|
    |tmp_101_reg_2349            |   8|   0|    8|          0|
    |tmp_105_reg_2405            |  32|   0|   32|          0|
    |tmp_1_reg_2495              |  48|   0|   48|          0|
    |tmp_225_cast_reg_2501       |  48|   0|   48|          0|
    |tmp_4309_cast_reg_2506      |  48|   0|   48|          0|
    |tmp_59_reg_2331             |   4|   0|    4|          0|
    |tmp_68_reg_2389             |   1|   0|    1|          0|
    |tmp_72_reg_2400             |   1|   0|    1|          0|
    |tmp_reg_2326                |   2|   0|    4|          2|
    |v_assign_reg_2374           |  32|   0|   32|          0|
    |x_0_V_write_assign_reg_881  |  32|   0|   32|          0|
    |x_1_V_write_assign_reg_863  |  32|   0|   32|          0|
    |x_2_V_write_assign_reg_872  |  32|   0|   32|          0|
    |x_V5_fu_154                 |  32|   0|   32|          0|
    |x_V5_load_reg_2304          |  32|   0|   32|          0|
    |x_V6_fu_158                 |  32|   0|   32|          0|
    |x_V6_load_reg_2311          |  32|   0|   32|          0|
    +----------------------------+----+----+-----+-----------+
    |Total                       |2110|   0| 2112|          2|
    +----------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+--------------+-----+-----+------------+------------------+--------------+
|   RTL Ports  | Dir | Bits|  Protocol  |   Source Object  |    C Type    |
+--------------+-----+-----+------------+------------------+--------------+
|ap_clk        |  in |    1| ap_ctrl_hs | solve<ap_fixed > | return value |
|ap_rst        |  in |    1| ap_ctrl_hs | solve<ap_fixed > | return value |
|ap_start      |  in |    1| ap_ctrl_hs | solve<ap_fixed > | return value |
|ap_done       | out |    1| ap_ctrl_hs | solve<ap_fixed > | return value |
|ap_idle       | out |    1| ap_ctrl_hs | solve<ap_fixed > | return value |
|ap_ready      | out |    1| ap_ctrl_hs | solve<ap_fixed > | return value |
|ap_return_0   | out |    1| ap_ctrl_hs | solve<ap_fixed > | return value |
|ap_return_1   | out |   32| ap_ctrl_hs | solve<ap_fixed > | return value |
|ap_return_2   | out |   32| ap_ctrl_hs | solve<ap_fixed > | return value |
|ap_return_3   | out |   32| ap_ctrl_hs | solve<ap_fixed > | return value |
|A_0_0_V_read  |  in |   32|   ap_none  |   A_0_0_V_read   |    scalar    |
|A_0_1_V_read  |  in |   32|   ap_none  |   A_0_1_V_read   |    scalar    |
|A_0_2_V_read  |  in |   32|   ap_none  |   A_0_2_V_read   |    scalar    |
|A_1_1_V_read  |  in |   32|   ap_none  |   A_1_1_V_read   |    scalar    |
|A_1_2_V_read  |  in |   32|   ap_none  |   A_1_2_V_read   |    scalar    |
|A_2_2_V_read  |  in |   32|   ap_none  |   A_2_2_V_read   |    scalar    |
|b_0_V_read    |  in |   32|   ap_none  |    b_0_V_read    |    scalar    |
|b_1_V_read    |  in |   32|   ap_none  |    b_1_V_read    |    scalar    |
|b_2_V_read    |  in |   32|   ap_none  |    b_2_V_read    |    scalar    |
|x_0_V_read    |  in |   32|   ap_none  |    x_0_V_read    |    scalar    |
|x_1_V_read    |  in |   32|   ap_none  |    x_1_V_read    |    scalar    |
|x_2_V_read    |  in |   32|   ap_none  |    x_2_V_read    |    scalar    |
+--------------+-----+-----+------------+------------------+--------------+

