{
  "PROJECT_TEMPLATE":{
    "dir":true,
    "files": {
      "SConstruct":{
        "location":"${NYSA}/ibuilder/xilinx_builder"
      },
      "config.json":{
        "location":"${NYSA}/ibuilder/xilinx_builder",
        "gen_script":"gen_project_config"
      },
      "constraints":{
        "dir":true
      },
      "cores":{
        "dir":true,
        "files":{
        }
      },
      "site_scons":{
        "dir":true,
        "recursive_copy":"${NYSA}/ibuilder/xilinx_builder/site_scons"
      },
      "README.md":{
        "location":"${NYSA}/ibuilder/xilinx_builder"
      },
      "NYSA_README.txt":{
        "location":"${NYSA}/ibuilder/bus",
        "tags":true
      },
      "rtl":{
        "dir":true,
        "files":{
          "project_defines.v":{
            "location":"${NYSA}/ibuilder/bus",
            "gen_script":"gen_project_defines"
          },
          "cbuilder_defines.v":{
            "location":"${NYSA}/cbuilder/verilog"
          },
          "dependencies":{
            "dir":true,
            "files":{
              "startup.v":{
                "location":"${NYSA}/cbuilder/verilog/generic"
              }
            }
          },
          "top.v":{
            "location":"${NYSA}/data/template/top",
            "gen_script":"gen_top"
          },
          "bus":{
            "dir":true,
            "files":{

              "master":{
                "dir":true,
                "files":{
                  "wishbone_master.v":{
                    "location":"${NYSA}/cbuilder/verilog/wishbone/master"
                  }
                }
              },
              "interconnect":{
                "dir":true,
                "files":{
                  "wishbone_interconnect.v":{
                    "location":"${NYSA}/cbuilder/verilog/wishbone/interconnect",
                    "gen_script":"gen_interconnect"
                  },
                  "wishbone_mem_interconnect.v":{
                    "location":"${NYSA}/verilog/wishbone/interconnect",
                    "gen_script":"gen_mem_interconnect"
                  }
                }
              },
              "arbiters":{
                "dir":true
              },
              "slave":{
                "dir":true,
                "files":{
                  "device_rom_table.v":{
                    "location":"${NYSA}/cbuilder/verilog/wishbone/rtl/wishbone/slave/device_rom_table"
                  },
                  "device_rom_table.txt":{
                    "gen_script":"gen_drt"
                  }
                }
              }
            }
          }
        }
      },
      "python_examples":{
        "dir":true
      }
    }
  }
}
