研究計畫中英文摘要： 
（一） 計畫中文摘要。 
關鍵詞：光纖通訊、SONET、收發器、多工器、鎖相迴路、頻率合成器、轉阻放
大器、限幅放大器、時脈資料還原器、等化器 
    近年來通訊產業急速發展，已由電訊進入資訊時代，使用者對頻寬的需求，
呈現指數函數的成長，因此傳統的電路，如雙絞線及同軸電纜的傳輸量，無法符
合使用者需求。取而代之是利用光訊號及光纖作為傳輸媒介的光纖通訊，提供了
Gbps 以上的傳輸頻寬。 
    本計畫使用先進之CMOS 製程發展下一代(40-Gb/s) 光纖通訊系統 –SONET 
標準之OC-768/STM-256 規格，拓展CMOS 製程在超高速及寬頻電路領域之應用。
此光纖通訊收發器採用先進之系統組織與電路架構，並包含以下之獨立單元：
40-Gb/s 四對一多工器、雷射驅動器、40-GHz頻率合成器、40-Gb/s 轉阻放大器
/等化器及40-Gb/s 之時脈資料還原器(具自動解多工功能)。 
    本計畫預定使用0.13-μm 之CMOS 製程，將針對深次微米製程之雜訊、速
度、及低電壓等特性因素對類比電路之影響，作廣泛而深入的研究。所提出之新
的電路結構，將改善許多類比及混合電路之設計問題。 
    市場上對於40-Gb/s 的光纖通訊，需求還不算迫切，因此，本實驗室進行前
瞻性研發工作，所得的成果，將可配合國內光纖通訊產業發展，適時移轉給產業
界。本計畫執行期限為三年，預期成果包括：(1)各獨立單元之設計、模擬、佈
局、晶片製作及測試；(2)毫米波電路元件之應用與系統最佳化；(3)系統整合與
測試。本計畫提供研究人員寬頻及超高速電路之設計訓練，並創造前瞻性之研發
成果。 
 
 
 
 
 
 
 
報告內容： 
z 研究計畫之背景與目的 
    近年來通訊產業急速發展，已由Telecom 進入Datacom 的時代，頻寬的需
求呈現指數成長，因此，傳統的電路如雙絞線及同軸電纜的傳輸量，已不敷時代
的需求，取而代之的是利用光訊號及光纖作為傳輸媒介的光纖通訊，提供Gbps 以
上的傳輸頻寬。目前以全球而言，光通訊產業的產值已經占全球光電產業產值的
1/4，與顯示器、影像相關產品、及光儲存產品鼎足而立，是光電產業的四個主
要支柱。全球光電產業產值在1999 年是1855 億美元，所以光通訊產業目前的規
模大約是接近500 億美元的規模。至於在光通訊產業中，依產品或技術的層次大
致可分為元件與材料、模組與構裝、設備與系統這三個層次。在圖一中我簡單列
出了每個層次的一些主要技術或產品，這些技術或產品其實也正是這一兩年來全
球競相發展的方向。台灣正處於電信自由化階段，各電信業者與網路供應商紛紛
建設通信網路設施，以提供消費者更好的通訊服務。這股通訊基礎設施的需求，
刺激光纖產業的成長，所以也是全力投入研發光纖通訊的最好時機。一般預期，
2005 年將是光纖通訊市場重新起飛之日，新一代產品將出現，帶給使用者更好
的傳輸品質，若能在此時研發出40-Gb/s 的光通道傳輸速率，可望趕上通訊市場
這股新的需求。 
    雖然光纖有很大的傳輸能力，但是由於光纖本身的損失以及光的散射，使得
當訊號通過光纖時產生了通道間干擾(ISI)。爲了要克服這些因素，當訊號經由
光纖傳送約十幾英哩時，訊號本身需要被重新建立，以及利用發射接收機再一次
的傳送。這個過程首先是先將光的脈衝轉換成電的訊號，並且以電的方式被重新
產生，最後再將電的訊號轉換為光的脈衝。因此，光與電之間的介面決定了最大
資料傳送率，目前已經有很多關於低成本、低功率、高速和高效能傳送發射機的
研究被實現和發表。 
    由於目前製程的技術相當成熟，fT 和fmax 都大大地提升，於是相當多的高
速光纖通訊電路得以實現在SiGe 或者是GaAs[1]~[7]，但是此類電路需要較高的
供應電壓，並有較多的功率消耗。然而大多數使用CMOS 的電路只操作到大約
10-Gb/s 或者更低[8][9]，直到最近，有些單一子區塊利用CMOS 製程設計出超
 
圖二、光通訊技術發展趨勢 
 
表一、光纖通訊規格表 
 
表二、光纖通訊應用傳輸距離、網路系統及傳輸速度 
 
 
 
 
 
 
 圖四、以鎖相迴路為基礎的頻率合成器 
 
    雷射驅動器將數位的資料轉換成電流脈衝，此電流脈衝將導致光發射器產生
以光為形式的訊號。既然要使光發射器產生足夠的能量，雷射驅動器就必須要有
很好的驅動能力，因此勢必使用較大尺寸的元件，然而使用較大尺寸的元件會使
得原有的電容性負載變得更大，所以可能需要在雷射驅動器之前再加入一個預先
驅動器以提供足夠的增益。光發射器產生以光為形式的訊號利用光纖傳送，在經
過一段很長的距離後被接收器接收。在接收端，一個光二極體捕捉接踵而來的光
訊號並且進行光電的轉換。利用光二極體產生的微小電流被一個低雜訊的轉阻放
大器以電壓的形式放大，此被放大的電壓傳送到限幅放大器之後，將再一次的被
放大且達到邏輯位準(至少是幾百毫伏)，之後一個時脈資料還原器將從這達到邏
輯位準的電壓訊號中，擷取有關時間的資訊以及把資料位元串列流(data stream)
弄得更清晰。因為轉阻放大器和限幅放大器處理的都是微弱且高速的輸入訊號
(40-Gb/s)，傳統的電路架構遭遇到嚴重的取捨，像是頻寬、增益、雜訊、元 
件的不匹配和電壓輸出擺幅等，所以此接收器可能要使用一個等化器(equalizer)
來更正由於光纖造成的失真。沿著光纖連結路徑所使用的光學式放大器，也可以
使得我們不再需要一個高增益的限幅放大器，放寬接收機前端對於增益-頻寬嚴
厲的需求。一個有中等增益(約15 dB)的前級放大器(preamplifier)將被放在轉
阻放大器和等化器之間，以提供足夠的頻寬和線性的相位響應，並且壓抑被隨後
電路所產生的雜訊。此中等增益的前級放大器必須要有對應於資料速率三分之二 
也就是約26到28GHz之間的頻寬，而一個以傳輸線為基礎的分散式放大器
(distributed amplifier)就是一個很好的選擇，但是傳統串接和矩陣式的分散
式放大器遭受到很大的耦合電容和顯著的訊號損失。一個傳奇的雙共振技術，如
圖五(a)所示，在兩級中間加入一個電感，這樣將會增加大約3.5倍的頻寬，圖五
(b)是與原本串接電路的轉移函數做比較。 
 
圖五、(a)雙共振放大器(b)轉移函數 
 
 
圖七、所設計之架構 
 
    為了要從高速的輸入資料中取出時脈，相位偵測器的設計受到相當程度上的
挑戰，我們採用inductive-peaking 的方法，如圖八所示。 
 
 
 
圖八、相位偵測器(Phase Detector) 
 
如圖九所示，當資料領先時脈時，輸出始終為1；當資料落後時脈時，輸出
始終為0，用以告知下一級的電流泵做作修正。 
 
圖九、資料觸發時脈 (a)資料領先 (b)資料落後 
 
    然而，傳統上的相位偵測器所面臨的問題：連續收到一連串0 或是一連串1，
而導致下一級的電流泵會一直注入電流到迴路濾波器（Loop Filter）。直到下
 
圖十二、壓控振盪器及其緩衝級 
 
    下一級的緩衝級由二個電感性負載之可調式放大器（inductive-loaded 
tuned amplifier）組成。如圖十三所示。透過調整L2及L３之尺寸，我們可得到
不同的振盪頻率f1及f2。模擬的結果顯示3dB的頻寬為20GHz到58GHz。經由此一
設計，可以保証當壓控振盪器的振盪頻率偏移時，系統不致於無法鎖住。特別注
意的是我們將此一方塊之設計的電壓源獨立出來（1.2 伏特）。原因有二：首先，
將其電壓源設在1.2 伏特，下一級的線性區才會夠大，才會有足夠的電壓擺幅。 
再者，1.2 伏特之電壓可確保元件不會overstress。 
 
圖十三、加大頻寬 
 
利用資料觸發時脈取出正確時脈頻率之架構（如圖八所示）。將資料與時脈的輸
入對調，我們將可利用正確的時脈頻率來對資料重新取樣。然而，取出來的資料
輸出無法推動負載。是以我們需要再加上一資料輸出緩衝級 （Data Output 
Buffer）用以推動負載，如圖十四所示。我們採用casocode兩級放大器的架構，
同時更進一步利用Inductive-peaking 來提昇頻寬。再者，我們可以使用BW 
control 來控制頻寬峰值，來達到更好的眼圖。最後我們使用傳輸線將資料送到
PAD，再使用探針直接測量。 
電容，更可確保高頻信號與低頻信號傳輸時的延遲匹配(delay match)。如圖所
示，在此藉由調整源極退化電晶體來控制低頻路徑的增益。另一方面，用電晶體 
變容器(MOS Varactor)來做源極退化電容，這樣可經由改變MOS Varactor 來控
制高頻增益的提升程度。額外的被動源極退化電阻是為了給予適當的最小低頻增
益，避免整個迴路進入不想要的狀態，進而導致過低的低頻增益。 
 
圖十六、Equalizer Cell 
 
就負載方面而言，為了速度要夠快，我們採用inductive-peaking 的方法，
在負載端加上shunt peaking 電感來得到足夠的頻寬，同時更進一步利用
Inductive-peaking 來提昇增益。 
為了使等化器能依照不同長度的纜線，來對信號的高頻、低頻部分分別作調
整，因此需要一個適應回授機制，此回授可按照纜線的長度來決定是否需要增加
或減少高頻、低頻增益。以往此項機制多利用先將Equalizing Filter Cell 的
輸出經由一個Slice，Slice 的輸入與輸出再分別經過高通濾波器和整流器，由
此取出輸入與輸出信號高頻的能量，接著誤差放大器計算兩者能量差值並放大，
最後經過Loop Filter 將控制電壓傳回Equalizing Filter Cell，來調整迴路的 
零點頻率以控制高頻增益。信號低頻部分的操作原理和上述大同小異，先將
Equalizing Filter Cell 的輸出經由一個Slice，Slice 的輸入與輸出再分別經
過低通濾波器和整流器，由此取出輸入與輸出信號低頻的能量，接著誤差放大器
計算兩者能量差值並放大，最後經過Loop Filter將控制電壓傳回Equalizing 
Filter Cell，以控制低頻增益。但這項機制有幾項缺點： 
1.因為此項機制需要Slicer 的可操作頻率遠大於輸入頻率，所以當傳輸頻率超
過25-Gb/s 時，將無法有效利用Slice 來確保Slicer 的輸出信號是完美的，此
回授機制形同虛設。 
達到偵測器輸入兩端的信號能量大小一樣，即頻率分界點f確實將信號分成低頻
和高頻信號兩等份，如此最終輸出將為完美的25-Gb/s 的random data。 
 
圖十九、Charge Pump 
 
其他可能的困難還包括了(1)積體電路系統的最佳化，訊號/雜訊的耦合和長
距離的繞線可能會降低效能。(2)低電源供應的設計，造成許多傳統的電路架構
可能不再是有用的。(3)在此頻率下能夠準確測試的儀器。(4)經費取得或者是
0.13-μm 製程的取得。(5)數位和類比電路間的隔離。系統層次的模擬和雜訊模
型的估計可以深入了解有關整個系統和耦合的影響。進一步研究整個系統的架構
將有助於我們減少每個區塊之間的干擾，除此之外，對於先前在設計高速電路上
所獲得的經驗將會使我們有更多相關操作在低電源供應的電路。這個電路的模
擬、分析和設計將會使用CIC 所提供的軟體在工作站以及個人電腦上被執行。 
 
z 結果與討論 
本計畫之最終目的為一個40-Gb/s之收發器，但在挑戰如此高頻之前，我們
先以20-Gb/s之收發器作為目標。製作上之第一個遇到之困難便是通道之取得不
易。由於收發器必須由傳輸端送訊號至光纖，透過一段光纖將訊號送至接收端，
因此勢必需要經過一段「晶片與光纖間之介面」，為目前設備上所不足的。為了
以此為目標，我們選擇了另一個方式，便是使用具有較高頻之背版(Backplane)
做傳輸以模擬光纖傳輸之情形。由於背版傳輸是使用電路版上之傳輸線做傳輸，
其在高頻會有極大失真。因此倘若要模擬光纖之特性，必需以較高頻之電路版板
材來作模擬。一個符合此種特性之電路版便是Rogers ro4003c,其高頻失真比一
般之FR4板材較小且近似於光纖特性。因此目前之收發器設計皆是以ro4003c之電
路版作為通道設計。 
為了達到40-Gb/s之目標，首要的困難便是突破通道之高失真現象。透過實
驗我們可以得到在高頻之失真情形，最後在使用等化器將其補償。然而在高頻下
之訊號會產生極大之相位失真，發生嚴重之非線性情形，因此使用前述討論所使
用的等化器並不足以將其補償。此現象可用下圖二十表示。一個一之訊號透過通
道後會產生如下圖之脈衝響應。由此圖可知，其脈衝響應具有高度之非線性。倘
若使用線性之等化器補償高頻部分，並無法完全將其中之每一點都補償到適當位
 
我們使用台積電90奈米製程製作了此等化器。圖二十二為量測之眼圖。為了
以更嚴苛的標準測試，我們以具極高失真之FR4之板材作為傳輸通道。由圖中可
知其接收端可成功的克服通道之失真接收資料。此電路於20-Gb/s可正常運作，
倘若再加以改良設計，相信達到40-Gb/s之目標將不會是一件困難的事。 
 
圖二十二 接收端之眼圖(通道為20cm之FR4傳輸線) 
除了透過傳統之NRZ(Non-return to zero)之方式之外，我們還嘗試了其他
方式作資料傳輸。另一個具備可克服高失真之傳輸方式為雙二位元式編碼
(Duobinary code)。此方式將資料由原本之NRZ編碼為1+z-1。由於通道於失真極
大時，其脈衝響應便是接近1+z-1，因此此方式可在近乎無任何補償之情況下傳輸
訊號。此方式只要作額外的邊碼，便可解決其錯誤會累加並影響到後面之資料之
情形。繼承了圖二十一之架構，我們以圖二十三之傳輸端與圖二十四之接收端架
構製作了一個20-Gb/s之雙二位元式收發器。其量測結果之眼圖如圖二十五所
示。其證明了此方式之可行性，且可克服相當大之通道失真，為非常適合傳輸之
一種方式。此雙二位元收發器在完整之設計，量測之後，其論文以被IC設計界中
首席之會議-2008年之國際固態電路會議(ISSCC)接收，將於2008年2月於美國舊
金山發表。此兩個20-Gb/s之NRZ與雙二位元式電路之成功將為我們往40-Gb/s之
路踏出成功的第一步。 
 
圖二十三 雙二位元式傳輸器 
接收的論文列於下方。 
ISSCC會議論文: 
1. n 
e appeared in International Solid-State Circuits 
2. gest 
7. 
3. 
st of International Solid-State Circuits 
4.  
of International Solid-State Circuits Conference, pp. 92-93, Feb. 
2006. 
JSSC
1. 
ing Technique, "to be appeared in  
2.  
3. 
 IEEE Journal of Solid-State Circuits, vol. 41, pp. 1004-1015, May  
4. 
," IEEE Journal of Solid-State  
5. 
EE Journal of Solid-State Circuits, vol. 39, pp.  
6. 
," IEEE Journal of Solid-State Circuits, vol. 38,  
進，相信在不久後就能有更高速更完整的超寬頻光纖
訊傳輸接收機被完成。 
Jri Lee, M. Chen, and H. Wang "A 20-Gb/s Duobinary Transceiver i
90-nm CMOS," to b
Conference, 2008. 
Jri Lee and M. Liu, "A 20-Gb/s Burst-Mode CDR in 90-nm CMOS," Di
of International Solid-State Circuits Conference, pp. 46-47, Feb. 200
Jri Lee and Huaide Wang, "A 20-Gb/s Broadband Transmitter with 
Auto-Configuration Technique," Dige
Conference, pp. 444-445, Feb. 2007. 
Jri Lee, "A 20-Gb/s Adaptive Equalizer in 0.13-µm CMOS Technology,"
Digest 
期刊論文: 
Jri Lee and Mingchung Liu, "A 20-Gb/s Burst-Mode Clock and Data  
Recovery Circuit Using Injection-Lock
IEEE Journal of Solid-State Circuits. 
Jri Lee, "A 20-Gb/s Adaptive Equalizer in 0.13-µm CMOS Technology," 
IEEE Journal of Solid-State Circuits, vol. 41, pp. 2058-2066, Sep. 2006. 
Jri Lee, "High-Speed Circuit Designs for Transmitters in Broadband Data  
Links,"
2006. 
Jri Lee, Ken Kundert and Behzad Razavi, "Analysis and Modeling of  
Bang-Bang Clock and Data Recovery Circuits
Circuits, vol. 39, pp. 1571-1580, Sept. 2004. 
Jri Lee and Behzad Razavi, "A 40-GHz Frequency Divider in 0.18-µm  
CMOS Technology," IE
594-601, April 2004.  
Jri Lee and Behzad Razavi, "A 40-Gb/s Clock and Data Recovery Circuit in  
0.18-µm CMOS Technology
pp. 2181-2190, Dec. 2003. 
我們將藉由目前在20Gb/s傳輸接收機以及40Gb/s相關區塊的研究成果，繼續朝
40Gb/s傳輸接收機的研究邁
通
 
z 參考文獻 
