Fitter report for signaldiv
Wed Jan 21 23:30:12 2026
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. I/O Assignment Warnings
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Wed Jan 21 23:30:12 2026           ;
; Quartus Prime Version              ; 18.0.0 Build 614 04/24/2018 SJ Standard Edition ;
; Revision Name                      ; signaldiv                                       ;
; Top-level Entity Name              ; RAMstate                                        ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE10F17C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 6,114 / 10,320 ( 59 % )                         ;
;     Total combinational functions  ; 4,943 / 10,320 ( 48 % )                         ;
;     Dedicated logic registers      ; 3,869 / 10,320 ( 37 % )                         ;
; Total registers                    ; 3869                                            ;
; Total pins                         ; 13 / 180 ( 7 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 181,782 / 423,936 ( 43 % )                      ;
; Embedded Multiplier 9-bit elements ; 40 / 46 ( 87 % )                                ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE10F17C6                          ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.28        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.4%      ;
;     Processor 3            ;   2.3%      ;
;     Processor 4            ;   2.2%      ;
;     Processor 5            ;   2.2%      ;
;     Processor 6            ;   2.1%      ;
;     Processor 7            ;   2.1%      ;
;     Processor 8            ;   2.1%      ;
;     Processors 9-14        ;   2.1%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                         ;
+---------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------+------------------+-----------------------+
; Node                                        ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                    ; Destination Port ; Destination Port Name ;
+---------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------+------------------+-----------------------+
; FFT_CT:FFT_CT_inst|im_data[0]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult1|mult_l5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|im_data[0]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|im_data[0]~_Duplicate_1                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|im_data[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult1|mult_l5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; FFT_CT:FFT_CT_inst|im_data[0]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|im_data[0]~_Duplicate_2                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|im_data[1]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult1|mult_l5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|im_data[1]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|im_data[1]~_Duplicate_1                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|im_data[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult1|mult_l5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; FFT_CT:FFT_CT_inst|im_data[1]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|im_data[1]~_Duplicate_2                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|im_data[2]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult1|mult_l5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|im_data[2]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|im_data[2]~_Duplicate_1                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|im_data[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult1|mult_l5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; FFT_CT:FFT_CT_inst|im_data[2]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|im_data[2]~_Duplicate_2                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|im_data[3]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult1|mult_l5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|im_data[3]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|im_data[3]~_Duplicate_1                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|im_data[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult1|mult_l5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; FFT_CT:FFT_CT_inst|im_data[3]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|im_data[3]~_Duplicate_2                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|im_data[4]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult1|mult_l5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|im_data[4]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|im_data[4]~_Duplicate_1                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|im_data[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult1|mult_l5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; FFT_CT:FFT_CT_inst|im_data[4]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|im_data[4]~_Duplicate_2                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|im_data[5]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult1|mult_l5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|im_data[5]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|im_data[5]~_Duplicate_1                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|im_data[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult1|mult_l5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; FFT_CT:FFT_CT_inst|im_data[5]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|im_data[5]~_Duplicate_2                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|im_data[6]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult1|mult_l5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|im_data[6]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|im_data[6]~_Duplicate_1                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|im_data[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult1|mult_l5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; FFT_CT:FFT_CT_inst|im_data[6]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|im_data[6]~_Duplicate_2                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|im_data[7]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult1|mult_l5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|im_data[7]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|im_data[7]~_Duplicate_1                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|im_data[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult1|mult_l5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; FFT_CT:FFT_CT_inst|im_data[7]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|im_data[7]~_Duplicate_2                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|im_data[8]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult1|mult_l5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|im_data[8]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|im_data[8]~_Duplicate_1                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|im_data[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult1|mult_l5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; FFT_CT:FFT_CT_inst|im_data[8]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|im_data[8]~_Duplicate_2                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|im_data[9]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult1|mult_l5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|im_data[9]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|im_data[9]~_Duplicate_1                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|im_data[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult1|mult_l5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; FFT_CT:FFT_CT_inst|im_data[9]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|im_data[9]~_Duplicate_2                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[0]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[0]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[0]~_Duplicate_1                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[0]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[0]~_Duplicate_2                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[1]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[1]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[1]~_Duplicate_1                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[1]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[1]~_Duplicate_2                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[2]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[2]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[2]~_Duplicate_1                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[2]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[2]~_Duplicate_2                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[3]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[3]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[3]~_Duplicate_1                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[3]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[3]~_Duplicate_2                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[4]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[4]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[4]~_Duplicate_1                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[4]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[4]~_Duplicate_2                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[5]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[5]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[5]~_Duplicate_1                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[5]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[5]~_Duplicate_2                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[6]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[6]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[6]~_Duplicate_1                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[6]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[6]~_Duplicate_2                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[7]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[7]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[7]~_Duplicate_1                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[7]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[7]~_Duplicate_2                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[8]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[8]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[8]~_Duplicate_1                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[8]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[8]~_Duplicate_2                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[9]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[9]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[9]~_Duplicate_1                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[9]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[9]~_Duplicate_2                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[10]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[10]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[10]~_Duplicate_1                         ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[10]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[10]~_Duplicate_2                         ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[11]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[11]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[11]~_Duplicate_1                         ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[11]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[11]~_Duplicate_2                         ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[12]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[12]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[12]~_Duplicate_1                         ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[12]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[12]~_Duplicate_2                         ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[13]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[13]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[13]~_Duplicate_1                         ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[13]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[13]~_Duplicate_2                         ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[14]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[14]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[14]~_Duplicate_1                         ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[14]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[14]~_Duplicate_2                         ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[15]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[15]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[15]~_Duplicate_1                         ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[15]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[15]~_Duplicate_2                         ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[16]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[16]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[16]~_Duplicate_1                         ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[16]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[16]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[16]~_Duplicate_2                         ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[17]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[17]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[17]~_Duplicate_1                         ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[17]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[17]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[17]~_Duplicate_2                         ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[18]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult5 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|mag_max[18]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|mag_max[18]~_Duplicate_1                         ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|re_data[0]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|re_data[0]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|re_data[0]~_Duplicate_1                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|re_data[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; FFT_CT:FFT_CT_inst|re_data[0]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|re_data[0]~_Duplicate_2                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|re_data[1]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|re_data[1]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|re_data[1]~_Duplicate_1                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|re_data[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; FFT_CT:FFT_CT_inst|re_data[1]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|re_data[1]~_Duplicate_2                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|re_data[2]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|re_data[2]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|re_data[2]~_Duplicate_1                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|re_data[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; FFT_CT:FFT_CT_inst|re_data[2]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|re_data[2]~_Duplicate_2                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|re_data[3]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|re_data[3]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|re_data[3]~_Duplicate_1                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|re_data[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; FFT_CT:FFT_CT_inst|re_data[3]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|re_data[3]~_Duplicate_2                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|re_data[4]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|re_data[4]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|re_data[4]~_Duplicate_1                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|re_data[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; FFT_CT:FFT_CT_inst|re_data[4]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|re_data[4]~_Duplicate_2                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|re_data[5]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|re_data[5]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|re_data[5]~_Duplicate_1                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|re_data[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; FFT_CT:FFT_CT_inst|re_data[5]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|re_data[5]~_Duplicate_2                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|re_data[6]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|re_data[6]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|re_data[6]~_Duplicate_1                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|re_data[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; FFT_CT:FFT_CT_inst|re_data[6]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|re_data[6]~_Duplicate_2                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|re_data[7]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|re_data[7]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|re_data[7]~_Duplicate_1                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|re_data[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; FFT_CT:FFT_CT_inst|re_data[7]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|re_data[7]~_Duplicate_2                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|re_data[8]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|re_data[8]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|re_data[8]~_Duplicate_1                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|re_data[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; FFT_CT:FFT_CT_inst|re_data[8]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|re_data[8]~_Duplicate_2                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|re_data[9]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FFT_CT:FFT_CT_inst|re_data[9]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|re_data[9]~_Duplicate_1                          ; Q                ;                       ;
; FFT_CT:FFT_CT_inst|re_data[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; FFT_CT:FFT_CT_inst|re_data[9]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FFT_CT:FFT_CT_inst|re_data[9]~_Duplicate_2                          ; Q                ;                       ;
+---------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 9175 ) ; 0.00 % ( 0 / 9175 )        ; 0.00 % ( 0 / 9175 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 9175 ) ; 0.00 % ( 0 / 9175 )        ; 0.00 % ( 0 / 9175 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 7243 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 220 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 1699 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 13 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/3event/23H/quartus_prj/output_files/signaldiv.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 6,114 / 10,320 ( 59 % )    ;
;     -- Combinational with no register       ; 2245                       ;
;     -- Register only                        ; 1171                       ;
;     -- Combinational with a register        ; 2698                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 1691                       ;
;     -- 3 input functions                    ; 2260                       ;
;     -- <=2 input functions                  ; 992                        ;
;     -- Register only                        ; 1171                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 3472                       ;
;     -- arithmetic mode                      ; 1471                       ;
;                                             ;                            ;
; Total registers*                            ; 3,869 / 11,172 ( 35 % )    ;
;     -- Dedicated logic registers            ; 3,869 / 10,320 ( 37 % )    ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 476 / 645 ( 74 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 13 / 180 ( 7 % )           ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )             ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; M9Ks                                        ; 32 / 46 ( 70 % )           ;
; Total block memory bits                     ; 181,782 / 423,936 ( 43 % ) ;
; Total block memory implementation bits      ; 294,912 / 423,936 ( 70 % ) ;
; Embedded Multiplier 9-bit elements          ; 40 / 46 ( 87 % )           ;
; PLLs                                        ; 1 / 2 ( 50 % )             ;
; Global signals                              ; 7                          ;
;     -- Global clocks                        ; 7 / 10 ( 70 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 18.4% / 18.5% / 18.3%      ;
; Peak interconnect usage (total/H/V)         ; 29.7% / 29.3% / 30.1%      ;
; Maximum fan-out                             ; 2677                       ;
; Highest non-global fan-out                  ; 2167                       ;
; Total fan-out                               ; 30291                      ;
; Average fan-out                             ; 3.09                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                  ;
+---------------------------------------------+-----------------------+----------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub     ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+----------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                  ; Low                            ; Low                            ;
;                                             ;                       ;                      ;                                ;                                ;
; Total logic elements                        ; 4746 / 10320 ( 46 % ) ; 154 / 10320 ( 1 % )  ; 1214 / 10320 ( 12 % )          ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 2050                  ; 63                   ; 132                            ; 0                              ;
;     -- Register only                        ; 489                   ; 25                   ; 657                            ; 0                              ;
;     -- Combinational with a register        ; 2207                  ; 66                   ; 425                            ; 0                              ;
;                                             ;                       ;                      ;                                ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                      ;                                ;                                ;
;     -- 4 input functions                    ; 1394                  ; 53                   ; 244                            ; 0                              ;
;     -- 3 input functions                    ; 2051                  ; 40                   ; 169                            ; 0                              ;
;     -- <=2 input functions                  ; 812                   ; 36                   ; 144                            ; 0                              ;
;     -- Register only                        ; 489                   ; 25                   ; 657                            ; 0                              ;
;                                             ;                       ;                      ;                                ;                                ;
; Logic elements by mode                      ;                       ;                      ;                                ;                                ;
;     -- normal mode                          ; 2878                  ; 121                  ; 473                            ; 0                              ;
;     -- arithmetic mode                      ; 1379                  ; 8                    ; 84                             ; 0                              ;
;                                             ;                       ;                      ;                                ;                                ;
; Total registers                             ; 2696                  ; 91                   ; 1082                           ; 0                              ;
;     -- Dedicated logic registers            ; 2696 / 10320 ( 26 % ) ; 91 / 10320 ( < 1 % ) ; 1082 / 10320 ( 10 % )          ; 0 / 10320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                    ; 0                              ; 0                              ;
;                                             ;                       ;                      ;                                ;                                ;
; Total LABs:  partially or completely used   ; 372 / 645 ( 58 % )    ; 16 / 645 ( 2 % )     ; 110 / 645 ( 17 % )             ; 0 / 645 ( 0 % )                ;
;                                             ;                       ;                      ;                                ;                                ;
; Virtual pins                                ; 0                     ; 0                    ; 0                              ; 0                              ;
; I/O pins                                    ; 13                    ; 0                    ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 40 / 46 ( 87 % )      ; 0 / 46 ( 0 % )       ; 0 / 46 ( 0 % )                 ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 56854                 ; 0                    ; 124928                         ; 0                              ;
; Total RAM block bits                        ; 147456                ; 0                    ; 147456                         ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )        ; 0 / 2 ( 0 % )                  ; 1 / 2 ( 50 % )                 ;
; M9K                                         ; 16 / 46 ( 34 % )      ; 0 / 46 ( 0 % )       ; 16 / 46 ( 34 % )               ; 0 / 46 ( 0 % )                 ;
; Clock control block                         ; 4 / 12 ( 33 % )       ; 0 / 12 ( 0 % )       ; 1 / 12 ( 8 % )                 ; 2 / 12 ( 16 % )                ;
;                                             ;                       ;                      ;                                ;                                ;
; Connections                                 ;                       ;                      ;                                ;                                ;
;     -- Input Connections                    ; 3150                  ; 134                  ; 1427                           ; 2                              ;
;     -- Registered Input Connections         ; 2721                  ; 101                  ; 1164                           ; 0                              ;
;     -- Output Connections                   ; 1366                  ; 164                  ; 34                             ; 3149                           ;
;     -- Registered Output Connections        ; 102                   ; 164                  ; 0                              ; 0                              ;
;                                             ;                       ;                      ;                                ;                                ;
; Internal Connections                        ;                       ;                      ;                                ;                                ;
;     -- Total Connections                    ; 25881                 ; 880                  ; 5849                           ; 3159                           ;
;     -- Registered Connections               ; 10265                 ; 623                  ; 3281                           ; 0                              ;
;                                             ;                       ;                      ;                                ;                                ;
; External Connections                        ;                       ;                      ;                                ;                                ;
;     -- Top                                  ; 0                     ; 123                  ; 1242                           ; 3151                           ;
;     -- sld_hub:auto_hub                     ; 123                   ; 20                   ; 155                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 1242                  ; 155                  ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 3151                  ; 0                    ; 0                              ; 0                              ;
;                                             ;                       ;                      ;                                ;                                ;
; Partition Interface                         ;                       ;                      ;                                ;                                ;
;     -- Input Ports                          ; 15                    ; 45                   ; 252                            ; 2                              ;
;     -- Output Ports                         ; 63                    ; 62                   ; 137                            ; 3                              ;
;     -- Bidir Ports                          ; 0                     ; 0                    ; 0                              ; 0                              ;
;                                             ;                       ;                      ;                                ;                                ;
; Registered Ports                            ;                       ;                      ;                                ;                                ;
;     -- Registered Input Ports               ; 0                     ; 4                    ; 57                             ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 29                   ; 123                            ; 0                              ;
;                                             ;                       ;                      ;                                ;                                ;
; Port Connectivity                           ;                       ;                      ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                    ; 18                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 28                   ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                    ; 14                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                    ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 25                   ; 65                             ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                    ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 30                   ; 79                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 29                   ; 125                            ; 0                              ;
+---------------------------------------------+-----------------------+----------------------+--------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; ADC_signal[0] ; A14   ; 7        ; 28           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADC_signal[1] ; A10   ; 7        ; 21           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADC_signal[2] ; E11   ; 7        ; 28           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADC_signal[3] ; B10   ; 7        ; 21           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADC_signal[4] ; E10   ; 7        ; 28           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADC_signal[5] ; M16   ; 5        ; 34           ; 12           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADC_signal[6] ; F13   ; 6        ; 34           ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADC_signal[7] ; L13   ; 5        ; 34           ; 8            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADC_signal[8] ; C16   ; 6        ; 34           ; 20           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ADC_signal[9] ; B16   ; 6        ; 34           ; 18           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; sys_clk       ; E1    ; 1        ; 0            ; 11           ; 7            ; 649                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; sys_rst       ; M15   ; 5        ; 34           ; 12           ; 14           ; 404                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_clk ; C15   ; 6        ; 34           ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H4       ; TDI                         ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; H3       ; TCK                         ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; J5       ; TMS                         ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; J4       ; TDO                         ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 17 ( 29 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 19 ( 0 % )  ; 2.5V          ; --           ;
; 3        ; 0 / 26 ( 0 % )  ; 2.5V          ; --           ;
; 4        ; 0 / 27 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 3 / 25 ( 12 % ) ; 2.5V          ; --           ;
; 6        ; 5 / 14 ( 36 % ) ; 2.5V          ; --           ;
; 7        ; 5 / 26 ( 19 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 26 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 168        ; 7        ; ADC_signal[1]                                             ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; ADC_signal[0]                                             ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 167        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 169        ; 7        ; ADC_signal[3]                                             ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; ADC_signal[9]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 172        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; ADC_clk                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ; 146        ; 6        ; ADC_signal[8]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; sys_clk                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 158        ; 7        ; ADC_signal[4]                                             ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 157        ; 7        ; ADC_signal[2]                                             ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; ADC_signal[6]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; H4       ; 18         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; J5       ; 20         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; ADC_signal[7]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; sys_rst                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 125        ; 5        ; ADC_signal[5]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                          ;
+-------------------------------+----------------------------------------------------------------------+
; Name                          ; PLL:PLL_inst|altpll:altpll_component|PLL_altpll1:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------------+
; SDC pin name                  ; PLL_inst|altpll_component|auto_generated|pll1                        ;
; PLL mode                      ; Normal                                                               ;
; Compensate clock              ; clock0                                                               ;
; Compensated input/output pins ; --                                                                   ;
; Switchover type               ; --                                                                   ;
; Input frequency 0             ; 50.0 MHz                                                             ;
; Input frequency 1             ; --                                                                   ;
; Nominal PFD frequency         ; 50.0 MHz                                                             ;
; Nominal VCO frequency         ; 650.0 MHz                                                            ;
; VCO post scale K counter      ; 2                                                                    ;
; VCO frequency control         ; Auto                                                                 ;
; VCO phase shift step          ; 192 ps                                                               ;
; VCO multiply                  ; --                                                                   ;
; VCO divide                    ; --                                                                   ;
; Freq min lock                 ; 23.08 MHz                                                            ;
; Freq max lock                 ; 50.02 MHz                                                            ;
; M VCO Tap                     ; 0                                                                    ;
; M Initial                     ; 1                                                                    ;
; M value                       ; 13                                                                   ;
; N value                       ; 1                                                                    ;
; Charge pump current           ; setting 1                                                            ;
; Loop filter resistance        ; setting 27                                                           ;
; Loop filter capacitance       ; setting 0                                                            ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                   ;
; Bandwidth type                ; Medium                                                               ;
; Real time reconfigurable      ; Off                                                                  ;
; Scan chain MIF file           ; --                                                                   ;
; Preserve PLL counter order    ; Off                                                                  ;
; PLL location                  ; PLL_1                                                                ;
; Inclk0 signal                 ; sys_clk                                                              ;
; Inclk1 signal                 ; --                                                                   ;
; Inclk0 signal type            ; Dedicated Pin                                                        ;
; Inclk1 signal type            ; --                                                                   ;
+-------------------------------+----------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; Name                                                                             ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                         ;
+----------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; PLL:PLL_inst|altpll:altpll_component|PLL_altpll1:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 3.46 (192 ps)    ; 50/50      ; C0      ; 13            ; 7/6 Odd    ; --            ; 1       ; 0       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; PLL:PLL_inst|altpll:altpll_component|PLL_altpll1:auto_generated|wire_pll1_clk[1] ; clock1       ; 13   ; 127 ; 5.12 MHz         ; 0 (0 ps)    ; 0.35 (192 ps)    ; 50/50      ; C1      ; 127           ; 64/63 Odd  ; --            ; 1       ; 0       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+----------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; ADC_clk       ; Incomplete set of assignments ;
; sys_rst       ; Incomplete set of assignments ;
; sys_clk       ; Incomplete set of assignments ;
; ADC_signal[2] ; Incomplete set of assignments ;
; ADC_signal[1] ; Incomplete set of assignments ;
; ADC_signal[0] ; Incomplete set of assignments ;
; ADC_signal[9] ; Incomplete set of assignments ;
; ADC_signal[8] ; Incomplete set of assignments ;
; ADC_signal[7] ; Incomplete set of assignments ;
; ADC_signal[6] ; Incomplete set of assignments ;
; ADC_signal[5] ; Incomplete set of assignments ;
; ADC_signal[4] ; Incomplete set of assignments ;
; ADC_signal[3] ; Incomplete set of assignments ;
+---------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                     ; Entity Name                           ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+
; |RAMstate                                                                                                                               ; 6114 (107)  ; 3869 (65)                 ; 0 (0)         ; 181782      ; 32   ; 40           ; 0       ; 20        ; 13   ; 0            ; 2245 (42)    ; 1171 (23)         ; 2698 (53)        ; |RAMstate                                                                                                                                                                                                                                                                                                                                                                                                               ; RAMstate                              ; work         ;
;    |FFT_CT:FFT_CT_inst|                                                                                                                 ; 4636 (439)  ; 2628 (212)                ; 0 (0)         ; 36374       ; 12   ; 40           ; 0       ; 20        ; 0    ; 0            ; 2008 (227)   ; 466 (45)          ; 2162 (167)       ; |RAMstate|FFT_CT:FFT_CT_inst                                                                                                                                                                                                                                                                                                                                                                                            ; FFT_CT                                ; work         ;
;       |fftsign:FFT_C|                                                                                                                   ; 2727 (0)    ; 2374 (0)                  ; 0 (0)         ; 36374       ; 12   ; 24           ; 0       ; 12        ; 0    ; 0            ; 353 (0)      ; 414 (0)           ; 1960 (0)         ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C                                                                                                                                                                                                                                                                                                                                                                              ; fftsign                               ; fftsign      ;
;          |fftsign_fft_ii_0:fft_ii_0|                                                                                                    ; 2727 (0)    ; 2374 (0)                  ; 0 (0)         ; 36374       ; 12   ; 24           ; 0       ; 12        ; 0    ; 0            ; 353 (0)      ; 414 (0)           ; 1960 (0)         ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0                                                                                                                                                                                                                                                                                                                                                    ; fftsign_fft_ii_0                      ; fftsign      ;
;             |asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|                                                                                ; 2727 (356)  ; 2374 (331)                ; 0 (0)         ; 36374       ; 12   ; 24           ; 0       ; 12        ; 0    ; 0            ; 353 (25)     ; 414 (12)          ; 1960 (318)       ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst                                                                                                                                                                                                                                                                                                         ; asj_fft_si_se_so_b                    ; fftsign      ;
;                |asj_fft_3dp_rom:twrom|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 15360       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_3dp_rom:twrom                                                                                                                                                                                                                                                                                   ; asj_fft_3dp_rom                       ; fftsign      ;
;                   |twid_rom:\gen_M4K:cos_1n|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:cos_1n                                                                                                                                                                                                                                                          ; twid_rom                              ; fftsign      ;
;                      |altera_fft_single_port_rom:\gen_auto:rom_component|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:cos_1n|altera_fft_single_port_rom:\gen_auto:rom_component                                                                                                                                                                                                       ; altera_fft_single_port_rom            ; fftsign      ;
;                         |altsyncram:\old_ram_gen:old_ram_component|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:cos_1n|altera_fft_single_port_rom:\gen_auto:rom_component|altsyncram:\old_ram_gen:old_ram_component                                                                                                                                                             ; altsyncram                            ; work         ;
;                            |altsyncram_snt3:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:cos_1n|altera_fft_single_port_rom:\gen_auto:rom_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_snt3:auto_generated                                                                                                                              ; altsyncram_snt3                       ; work         ;
;                   |twid_rom:\gen_M4K:cos_2n|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:cos_2n                                                                                                                                                                                                                                                          ; twid_rom                              ; fftsign      ;
;                      |altera_fft_single_port_rom:\gen_auto:rom_component|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:cos_2n|altera_fft_single_port_rom:\gen_auto:rom_component                                                                                                                                                                                                       ; altera_fft_single_port_rom            ; fftsign      ;
;                         |altsyncram:\old_ram_gen:old_ram_component|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:cos_2n|altera_fft_single_port_rom:\gen_auto:rom_component|altsyncram:\old_ram_gen:old_ram_component                                                                                                                                                             ; altsyncram                            ; work         ;
;                            |altsyncram_tnt3:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:cos_2n|altera_fft_single_port_rom:\gen_auto:rom_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_tnt3:auto_generated                                                                                                                              ; altsyncram_tnt3                       ; work         ;
;                   |twid_rom:\gen_M4K:cos_3n|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:cos_3n                                                                                                                                                                                                                                                          ; twid_rom                              ; fftsign      ;
;                      |altera_fft_single_port_rom:\gen_auto:rom_component|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:cos_3n|altera_fft_single_port_rom:\gen_auto:rom_component                                                                                                                                                                                                       ; altera_fft_single_port_rom            ; fftsign      ;
;                         |altsyncram:\old_ram_gen:old_ram_component|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:cos_3n|altera_fft_single_port_rom:\gen_auto:rom_component|altsyncram:\old_ram_gen:old_ram_component                                                                                                                                                             ; altsyncram                            ; work         ;
;                            |altsyncram_unt3:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:cos_3n|altera_fft_single_port_rom:\gen_auto:rom_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_unt3:auto_generated                                                                                                                              ; altsyncram_unt3                       ; work         ;
;                   |twid_rom:\gen_M4K:sin_1n|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:sin_1n                                                                                                                                                                                                                                                          ; twid_rom                              ; fftsign      ;
;                      |altera_fft_single_port_rom:\gen_auto:rom_component|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:sin_1n|altera_fft_single_port_rom:\gen_auto:rom_component                                                                                                                                                                                                       ; altera_fft_single_port_rom            ; fftsign      ;
;                         |altsyncram:\old_ram_gen:old_ram_component|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:sin_1n|altera_fft_single_port_rom:\gen_auto:rom_component|altsyncram:\old_ram_gen:old_ram_component                                                                                                                                                             ; altsyncram                            ; work         ;
;                            |altsyncram_1ot3:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:sin_1n|altera_fft_single_port_rom:\gen_auto:rom_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_1ot3:auto_generated                                                                                                                              ; altsyncram_1ot3                       ; work         ;
;                   |twid_rom:\gen_M4K:sin_2n|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:sin_2n                                                                                                                                                                                                                                                          ; twid_rom                              ; fftsign      ;
;                      |altera_fft_single_port_rom:\gen_auto:rom_component|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:sin_2n|altera_fft_single_port_rom:\gen_auto:rom_component                                                                                                                                                                                                       ; altera_fft_single_port_rom            ; fftsign      ;
;                         |altsyncram:\old_ram_gen:old_ram_component|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:sin_2n|altera_fft_single_port_rom:\gen_auto:rom_component|altsyncram:\old_ram_gen:old_ram_component                                                                                                                                                             ; altsyncram                            ; work         ;
;                            |altsyncram_2ot3:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:sin_2n|altera_fft_single_port_rom:\gen_auto:rom_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_2ot3:auto_generated                                                                                                                              ; altsyncram_2ot3                       ; work         ;
;                   |twid_rom:\gen_M4K:sin_3n|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:sin_3n                                                                                                                                                                                                                                                          ; twid_rom                              ; fftsign      ;
;                      |altera_fft_single_port_rom:\gen_auto:rom_component|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:sin_3n|altera_fft_single_port_rom:\gen_auto:rom_component                                                                                                                                                                                                       ; altera_fft_single_port_rom            ; fftsign      ;
;                         |altsyncram:\old_ram_gen:old_ram_component|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:sin_3n|altera_fft_single_port_rom:\gen_auto:rom_component|altsyncram:\old_ram_gen:old_ram_component                                                                                                                                                             ; altsyncram                            ; work         ;
;                            |altsyncram_3ot3:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:sin_3n|altera_fft_single_port_rom:\gen_auto:rom_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_3ot3:auto_generated                                                                                                                              ; altsyncram_3ot3                       ; work         ;
;                |asj_fft_4dp_ram:dat_A|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 20480       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_4dp_ram:dat_A                                                                                                                                                                                                                                                                                   ; asj_fft_4dp_ram                       ; fftsign      ;
;                   |asj_fft_data_ram:\gen_rams:0:dat_A|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:0:dat_A                                                                                                                                                                                                                                                ; asj_fft_data_ram                      ; fftsign      ;
;                      |altera_fft_dual_port_ram:\gen_M4K:ram_component|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:0:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component                                                                                                                                                                                                ; altera_fft_dual_port_ram              ; fftsign      ;
;                         |altsyncram:\old_ram_gen:old_ram_component|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:0:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component                                                                                                                                                      ; altsyncram                            ; work         ;
;                            |altsyncram_d0q3:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:0:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_d0q3:auto_generated                                                                                                                       ; altsyncram_d0q3                       ; work         ;
;                   |asj_fft_data_ram:\gen_rams:1:dat_A|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:1:dat_A                                                                                                                                                                                                                                                ; asj_fft_data_ram                      ; fftsign      ;
;                      |altera_fft_dual_port_ram:\gen_M4K:ram_component|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:1:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component                                                                                                                                                                                                ; altera_fft_dual_port_ram              ; fftsign      ;
;                         |altsyncram:\old_ram_gen:old_ram_component|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:1:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component                                                                                                                                                      ; altsyncram                            ; work         ;
;                            |altsyncram_d0q3:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:1:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_d0q3:auto_generated                                                                                                                       ; altsyncram_d0q3                       ; work         ;
;                   |asj_fft_data_ram:\gen_rams:2:dat_A|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:2:dat_A                                                                                                                                                                                                                                                ; asj_fft_data_ram                      ; fftsign      ;
;                      |altera_fft_dual_port_ram:\gen_M4K:ram_component|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:2:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component                                                                                                                                                                                                ; altera_fft_dual_port_ram              ; fftsign      ;
;                         |altsyncram:\old_ram_gen:old_ram_component|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:2:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component                                                                                                                                                      ; altsyncram                            ; work         ;
;                            |altsyncram_d0q3:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:2:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_d0q3:auto_generated                                                                                                                       ; altsyncram_d0q3                       ; work         ;
;                   |asj_fft_data_ram:\gen_rams:3:dat_A|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:3:dat_A                                                                                                                                                                                                                                                ; asj_fft_data_ram                      ; fftsign      ;
;                      |altera_fft_dual_port_ram:\gen_M4K:ram_component|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:3:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component                                                                                                                                                                                                ; altera_fft_dual_port_ram              ; fftsign      ;
;                         |altsyncram:\old_ram_gen:old_ram_component|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:3:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component                                                                                                                                                      ; altsyncram                            ; work         ;
;                            |altsyncram_d0q3:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:3:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_d0q3:auto_generated                                                                                                                       ; altsyncram_d0q3                       ; work         ;
;                |asj_fft_bfp_ctrl:bfpc|                                                                                                  ; 30 (20)     ; 25 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 27 (17)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_bfp_ctrl:bfpc                                                                                                                                                                                                                                                                                   ; asj_fft_bfp_ctrl                      ; fftsign      ;
;                   |asj_fft_tdl_bit_rst:\gen_quad_burst_ctrl:gen_se_bfp:gen_4bit_accum:delay_next_pass|                                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_bfp_ctrl:bfpc|asj_fft_tdl_bit_rst:\gen_quad_burst_ctrl:gen_se_bfp:gen_4bit_accum:delay_next_pass                                                                                                                                                                                                ; asj_fft_tdl_bit_rst                   ; fftsign      ;
;                |asj_fft_cxb_addr:\gen_radix_4_last_pass:ram_cxb_rd_lpp|                                                                 ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 3 (3)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_cxb_addr:\gen_radix_4_last_pass:ram_cxb_rd_lpp                                                                                                                                                                                                                                                  ; asj_fft_cxb_addr                      ; fftsign      ;
;                |asj_fft_cxb_addr:ram_cxb_rd|                                                                                            ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 18 (18)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_cxb_addr:ram_cxb_rd                                                                                                                                                                                                                                                                             ; asj_fft_cxb_addr                      ; fftsign      ;
;                |asj_fft_cxb_addr:ram_cxb_wr|                                                                                            ; 38 (18)     ; 26 (18)                   ; 0 (0)         ; 282         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 26 (18)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_cxb_addr:ram_cxb_wr                                                                                                                                                                                                                                                                             ; asj_fft_cxb_addr                      ; fftsign      ;
;                   |altshift_taps:sw_0_arr_rtl_0|                                                                                        ; 10 (0)      ; 4 (0)                     ; 0 (0)         ; 30          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_cxb_addr:ram_cxb_wr|altshift_taps:sw_0_arr_rtl_0                                                                                                                                                                                                                                                ; altshift_taps                         ; work         ;
;                      |shift_taps_pnm:auto_generated|                                                                                    ; 10 (0)      ; 4 (0)                     ; 0 (0)         ; 30          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_cxb_addr:ram_cxb_wr|altshift_taps:sw_0_arr_rtl_0|shift_taps_pnm:auto_generated                                                                                                                                                                                                                  ; shift_taps_pnm                        ; work         ;
;                         |altsyncram_2e81:altsyncram2|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 30          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_cxb_addr:ram_cxb_wr|altshift_taps:sw_0_arr_rtl_0|shift_taps_pnm:auto_generated|altsyncram_2e81:altsyncram2                                                                                                                                                                                      ; altsyncram_2e81                       ; work         ;
;                         |cntr_rqf:cntr1|                                                                                                ; 10 (9)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 4 (4)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_cxb_addr:ram_cxb_wr|altshift_taps:sw_0_arr_rtl_0|shift_taps_pnm:auto_generated|cntr_rqf:cntr1                                                                                                                                                                                                   ; cntr_rqf                              ; work         ;
;                            |cmpr_qgc:cmpr4|                                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_cxb_addr:ram_cxb_wr|altshift_taps:sw_0_arr_rtl_0|shift_taps_pnm:auto_generated|cntr_rqf:cntr1|cmpr_qgc:cmpr4                                                                                                                                                                                    ; cmpr_qgc                              ; work         ;
;                   |altshift_taps:sw_0_arr_rtl_1|                                                                                        ; 10 (0)      ; 4 (0)                     ; 0 (0)         ; 252         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_cxb_addr:ram_cxb_wr|altshift_taps:sw_0_arr_rtl_1                                                                                                                                                                                                                                                ; altshift_taps                         ; work         ;
;                      |shift_taps_fpm:auto_generated|                                                                                    ; 10 (0)      ; 4 (0)                     ; 0 (0)         ; 252         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_cxb_addr:ram_cxb_wr|altshift_taps:sw_0_arr_rtl_1|shift_taps_fpm:auto_generated                                                                                                                                                                                                                  ; shift_taps_fpm                        ; work         ;
;                         |altsyncram_eh81:altsyncram2|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 252         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_cxb_addr:ram_cxb_wr|altshift_taps:sw_0_arr_rtl_1|shift_taps_fpm:auto_generated|altsyncram_eh81:altsyncram2                                                                                                                                                                                      ; altsyncram_eh81                       ; work         ;
;                         |cntr_qqf:cntr1|                                                                                                ; 10 (9)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 4 (4)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_cxb_addr:ram_cxb_wr|altshift_taps:sw_0_arr_rtl_1|shift_taps_fpm:auto_generated|cntr_qqf:cntr1                                                                                                                                                                                                   ; cntr_qqf                              ; work         ;
;                            |cmpr_qgc:cmpr4|                                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_cxb_addr:ram_cxb_wr|altshift_taps:sw_0_arr_rtl_1|shift_taps_fpm:auto_generated|cntr_qqf:cntr1|cmpr_qgc:cmpr4                                                                                                                                                                                    ; cmpr_qgc                              ; work         ;
;                |asj_fft_cxb_data:ram_cxb_wr_data|                                                                                       ; 80 (80)     ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 80 (80)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_cxb_data:ram_cxb_wr_data                                                                                                                                                                                                                                                                        ; asj_fft_cxb_data                      ; fftsign      ;
;                |asj_fft_cxb_data_r:\gen_radix_4_last_pass:ram_cxb_lpp_data|                                                             ; 80 (80)     ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 80 (80)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_cxb_data_r:\gen_radix_4_last_pass:ram_cxb_lpp_data                                                                                                                                                                                                                                              ; asj_fft_cxb_data_r                    ; fftsign      ;
;                |asj_fft_cxb_data_r:ram_cxb_bfp_data|                                                                                    ; 80 (80)     ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 80 (80)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_cxb_data_r:ram_cxb_bfp_data                                                                                                                                                                                                                                                                     ; asj_fft_cxb_data_r                    ; fftsign      ;
;                |asj_fft_dataadgen:rd_adgen|                                                                                             ; 35 (35)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 2 (2)             ; 18 (18)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dataadgen:rd_adgen                                                                                                                                                                                                                                                                              ; asj_fft_dataadgen                     ; fftsign      ;
;                |asj_fft_dft_bfp:bfpdft|                                                                                                 ; 1060 (326)  ; 928 (324)                 ; 0 (0)         ; 0           ; 0    ; 24           ; 0       ; 12        ; 0    ; 0            ; 132 (2)      ; 168 (0)           ; 760 (324)        ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft                                                                                                                                                                                                                                                                                  ; asj_fft_dft_bfp                       ; fftsign      ;
;                   |asj_fft_bfp_i:\gen_disc:bfp_scale|                                                                                   ; 162 (162)   ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 0 (0)             ; 80 (80)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_bfp_i:\gen_disc:bfp_scale                                                                                                                                                                                                                                                ; asj_fft_bfp_i                         ; fftsign      ;
;                   |asj_fft_bfp_o:\gen_disc:bfp_detect|                                                                                  ; 53 (52)     ; 24 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 29 (28)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_bfp_o:\gen_disc:bfp_detect                                                                                                                                                                                                                                               ; asj_fft_bfp_o                         ; fftsign      ;
;                      |asj_fft_tdl_bit_rst:\gen_blk_float:gen_b:delay_next_blk|                                                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_bfp_o:\gen_disc:bfp_detect|asj_fft_tdl_bit_rst:\gen_blk_float:gen_b:delay_next_blk                                                                                                                                                                                       ; asj_fft_tdl_bit_rst                   ; fftsign      ;
;                   |asj_fft_cmult_std:\gen_da0:gen_std:cm1|                                                                              ; 140 (15)    ; 140 (40)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 0 (0)        ; 58 (15)           ; 82 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1                                                                                                                                                                                                                                           ; asj_fft_cmult_std                     ; fftsign      ;
;                      |asj_fft_mult_add:\gen_ma:gen_ma_full:ma|                                                                          ; 21 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 20 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ma                                                                                                                                                                                                   ; asj_fft_mult_add                      ; fftsign      ;
;                         |altera_fft_mult_add:MULT_ADD_component|                                                                        ; 21 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 20 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component                                                                                                                                                            ; altera_fft_mult_add                   ; fftsign      ;
;                            |altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|                                        ; 21 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 20 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component                                                                                        ; altera_fft_mult_add_old               ; fftsign      ;
;                               |altmult_add:ALTMULT_ADD_component|                                                                       ; 21 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 20 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component                                                      ; altmult_add                           ; work         ;
;                                  |mult_add_kk6g:auto_generated|                                                                         ; 21 (21)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 20 (20)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_kk6g:auto_generated                         ; mult_add_kk6g                         ; work         ;
;                                     |ded_mult_9a91:ded_mult1|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_kk6g:auto_generated|ded_mult_9a91:ded_mult1 ; ded_mult_9a91                         ; work         ;
;                                     |ded_mult_9a91:ded_mult2|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_kk6g:auto_generated|ded_mult_9a91:ded_mult2 ; ded_mult_9a91                         ; work         ;
;                      |asj_fft_mult_add:\gen_ma:gen_ma_full:ms|                                                                          ; 21 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 20 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ms                                                                                                                                                                                                   ; asj_fft_mult_add                      ; fftsign      ;
;                         |altera_fft_mult_add:MULT_ADD_component|                                                                        ; 21 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 20 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component                                                                                                                                                            ; altera_fft_mult_add                   ; fftsign      ;
;                            |altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|                                        ; 21 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 20 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component                                                                                        ; altera_fft_mult_add_old               ; fftsign      ;
;                               |altmult_add:ALTMULT_ADD_component|                                                                       ; 21 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 20 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component                                                      ; altmult_add                           ; work         ;
;                                  |mult_add_ll6g:auto_generated|                                                                         ; 21 (21)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 20 (20)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_ll6g:auto_generated                         ; mult_add_ll6g                         ; work         ;
;                                     |ded_mult_9a91:ded_mult1|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_ll6g:auto_generated|ded_mult_9a91:ded_mult1 ; ded_mult_9a91                         ; work         ;
;                                     |ded_mult_9a91:ded_mult2|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_ll6g:auto_generated|ded_mult_9a91:ded_mult2 ; ded_mult_9a91                         ; work         ;
;                      |asj_fft_pround:\gen_ma:gen_ma_full:u0|                                                                            ; 21 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_pround:\gen_ma:gen_ma_full:u0                                                                                                                                                                                                     ; asj_fft_pround                        ; fftsign      ;
;                         |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                               ; 21 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_pround:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                                     ; lpm_add_sub                           ; work         ;
;                            |add_sub_hnj:auto_generated|                                                                                 ; 21 (21)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_pround:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_hnj:auto_generated                                                                                                                          ; add_sub_hnj                           ; work         ;
;                      |asj_fft_pround:\gen_ma:gen_ma_full:u1|                                                                            ; 22 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 21 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_pround:\gen_ma:gen_ma_full:u1                                                                                                                                                                                                     ; asj_fft_pround                        ; fftsign      ;
;                         |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                               ; 22 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 21 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_pround:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                                     ; lpm_add_sub                           ; work         ;
;                            |add_sub_hnj:auto_generated|                                                                                 ; 22 (22)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 21 (21)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_pround:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_hnj:auto_generated                                                                                                                          ; add_sub_hnj                           ; work         ;
;                      |asj_fft_tdl:\gen_ma:gen_ma_full:imag_delay|                                                                       ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_tdl:\gen_ma:gen_ma_full:imag_delay                                                                                                                                                                                                ; asj_fft_tdl                           ; fftsign      ;
;                      |asj_fft_tdl:\gen_ma:gen_ma_full:real_delay|                                                                       ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_tdl:\gen_ma:gen_ma_full:real_delay                                                                                                                                                                                                ; asj_fft_tdl                           ; fftsign      ;
;                   |asj_fft_cmult_std:\gen_da0:gen_std:cm2|                                                                              ; 140 (12)    ; 140 (40)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 0 (0)        ; 54 (12)           ; 86 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2                                                                                                                                                                                                                                           ; asj_fft_cmult_std                     ; fftsign      ;
;                      |asj_fft_mult_add:\gen_ma:gen_ma_full:ma|                                                                          ; 21 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 20 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ma                                                                                                                                                                                                   ; asj_fft_mult_add                      ; fftsign      ;
;                         |altera_fft_mult_add:MULT_ADD_component|                                                                        ; 21 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 20 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component                                                                                                                                                            ; altera_fft_mult_add                   ; fftsign      ;
;                            |altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|                                        ; 21 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 20 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component                                                                                        ; altera_fft_mult_add_old               ; fftsign      ;
;                               |altmult_add:ALTMULT_ADD_component|                                                                       ; 21 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 20 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component                                                      ; altmult_add                           ; work         ;
;                                  |mult_add_kk6g:auto_generated|                                                                         ; 21 (21)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 20 (20)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_kk6g:auto_generated                         ; mult_add_kk6g                         ; work         ;
;                                     |ded_mult_9a91:ded_mult1|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_kk6g:auto_generated|ded_mult_9a91:ded_mult1 ; ded_mult_9a91                         ; work         ;
;                                     |ded_mult_9a91:ded_mult2|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_kk6g:auto_generated|ded_mult_9a91:ded_mult2 ; ded_mult_9a91                         ; work         ;
;                      |asj_fft_mult_add:\gen_ma:gen_ma_full:ms|                                                                          ; 23 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 21 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ms                                                                                                                                                                                                   ; asj_fft_mult_add                      ; fftsign      ;
;                         |altera_fft_mult_add:MULT_ADD_component|                                                                        ; 23 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 21 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component                                                                                                                                                            ; altera_fft_mult_add                   ; fftsign      ;
;                            |altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|                                        ; 23 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 21 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component                                                                                        ; altera_fft_mult_add_old               ; fftsign      ;
;                               |altmult_add:ALTMULT_ADD_component|                                                                       ; 23 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 21 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component                                                      ; altmult_add                           ; work         ;
;                                  |mult_add_ll6g:auto_generated|                                                                         ; 23 (23)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 21 (21)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_ll6g:auto_generated                         ; mult_add_ll6g                         ; work         ;
;                                     |ded_mult_9a91:ded_mult1|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_ll6g:auto_generated|ded_mult_9a91:ded_mult1 ; ded_mult_9a91                         ; work         ;
;                                     |ded_mult_9a91:ded_mult2|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_ll6g:auto_generated|ded_mult_9a91:ded_mult2 ; ded_mult_9a91                         ; work         ;
;                      |asj_fft_pround:\gen_ma:gen_ma_full:u0|                                                                            ; 25 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 22 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_pround:\gen_ma:gen_ma_full:u0                                                                                                                                                                                                     ; asj_fft_pround                        ; fftsign      ;
;                         |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                               ; 25 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 22 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_pround:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                                     ; lpm_add_sub                           ; work         ;
;                            |add_sub_hnj:auto_generated|                                                                                 ; 25 (25)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 22 (22)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_pround:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_hnj:auto_generated                                                                                                                          ; add_sub_hnj                           ; work         ;
;                      |asj_fft_pround:\gen_ma:gen_ma_full:u1|                                                                            ; 22 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 21 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_pround:\gen_ma:gen_ma_full:u1                                                                                                                                                                                                     ; asj_fft_pround                        ; fftsign      ;
;                         |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                               ; 22 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 21 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_pround:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                                     ; lpm_add_sub                           ; work         ;
;                            |add_sub_hnj:auto_generated|                                                                                 ; 22 (22)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 21 (21)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_pround:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_hnj:auto_generated                                                                                                                          ; add_sub_hnj                           ; work         ;
;                      |asj_fft_tdl:\gen_ma:gen_ma_full:imag_delay|                                                                       ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 1 (1)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_tdl:\gen_ma:gen_ma_full:imag_delay                                                                                                                                                                                                ; asj_fft_tdl                           ; fftsign      ;
;                      |asj_fft_tdl:\gen_ma:gen_ma_full:real_delay|                                                                       ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 4 (4)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_tdl:\gen_ma:gen_ma_full:real_delay                                                                                                                                                                                                ; asj_fft_tdl                           ; fftsign      ;
;                   |asj_fft_cmult_std:\gen_da0:gen_std:cm3|                                                                              ; 140 (15)    ; 140 (40)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 0 (0)        ; 56 (15)           ; 84 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3                                                                                                                                                                                                                                           ; asj_fft_cmult_std                     ; fftsign      ;
;                      |asj_fft_mult_add:\gen_ma:gen_ma_full:ma|                                                                          ; 21 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ma                                                                                                                                                                                                   ; asj_fft_mult_add                      ; fftsign      ;
;                         |altera_fft_mult_add:MULT_ADD_component|                                                                        ; 21 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component                                                                                                                                                            ; altera_fft_mult_add                   ; fftsign      ;
;                            |altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|                                        ; 21 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component                                                                                        ; altera_fft_mult_add_old               ; fftsign      ;
;                               |altmult_add:ALTMULT_ADD_component|                                                                       ; 21 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component                                                      ; altmult_add                           ; work         ;
;                                  |mult_add_kk6g:auto_generated|                                                                         ; 21 (21)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_kk6g:auto_generated                         ; mult_add_kk6g                         ; work         ;
;                                     |ded_mult_9a91:ded_mult1|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_kk6g:auto_generated|ded_mult_9a91:ded_mult1 ; ded_mult_9a91                         ; work         ;
;                                     |ded_mult_9a91:ded_mult2|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_kk6g:auto_generated|ded_mult_9a91:ded_mult2 ; ded_mult_9a91                         ; work         ;
;                      |asj_fft_mult_add:\gen_ma:gen_ma_full:ms|                                                                          ; 22 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 21 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ms                                                                                                                                                                                                   ; asj_fft_mult_add                      ; fftsign      ;
;                         |altera_fft_mult_add:MULT_ADD_component|                                                                        ; 22 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 21 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component                                                                                                                                                            ; altera_fft_mult_add                   ; fftsign      ;
;                            |altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|                                        ; 22 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 21 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component                                                                                        ; altera_fft_mult_add_old               ; fftsign      ;
;                               |altmult_add:ALTMULT_ADD_component|                                                                       ; 22 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 21 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component                                                      ; altmult_add                           ; work         ;
;                                  |mult_add_ll6g:auto_generated|                                                                         ; 22 (22)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 21 (21)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_ll6g:auto_generated                         ; mult_add_ll6g                         ; work         ;
;                                     |ded_mult_9a91:ded_mult1|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_ll6g:auto_generated|ded_mult_9a91:ded_mult1 ; ded_mult_9a91                         ; work         ;
;                                     |ded_mult_9a91:ded_mult2|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_ll6g:auto_generated|ded_mult_9a91:ded_mult2 ; ded_mult_9a91                         ; work         ;
;                      |asj_fft_pround:\gen_ma:gen_ma_full:u0|                                                                            ; 22 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 21 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_pround:\gen_ma:gen_ma_full:u0                                                                                                                                                                                                     ; asj_fft_pround                        ; fftsign      ;
;                         |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                               ; 22 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 21 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_pround:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                                     ; lpm_add_sub                           ; work         ;
;                            |add_sub_hnj:auto_generated|                                                                                 ; 22 (22)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 21 (21)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_pround:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_hnj:auto_generated                                                                                                                          ; add_sub_hnj                           ; work         ;
;                      |asj_fft_pround:\gen_ma:gen_ma_full:u1|                                                                            ; 22 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 21 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_pround:\gen_ma:gen_ma_full:u1                                                                                                                                                                                                     ; asj_fft_pround                        ; fftsign      ;
;                         |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                               ; 22 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 21 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_pround:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                                     ; lpm_add_sub                           ; work         ;
;                            |add_sub_hnj:auto_generated|                                                                                 ; 22 (22)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 21 (21)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_pround:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_hnj:auto_generated                                                                                                                          ; add_sub_hnj                           ; work         ;
;                      |asj_fft_tdl:\gen_ma:gen_ma_full:imag_delay|                                                                       ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_tdl:\gen_ma:gen_ma_full:imag_delay                                                                                                                                                                                                ; asj_fft_tdl                           ; fftsign      ;
;                      |asj_fft_tdl:\gen_ma:gen_ma_full:real_delay|                                                                       ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 2 (2)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_tdl:\gen_ma:gen_ma_full:real_delay                                                                                                                                                                                                ; asj_fft_tdl                           ; fftsign      ;
;                   |asj_fft_pround:\gen_full_rnd:gen_rounding_blk:0:u0|                                                                  ; 13 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 10 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:0:u0                                                                                                                                                                                                                               ; asj_fft_pround                        ; fftsign      ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                  ; 13 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 10 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:0:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                                                               ; lpm_add_sub                           ; work         ;
;                         |add_sub_inj:auto_generated|                                                                                    ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:0:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_inj:auto_generated                                                                                                                                                    ; add_sub_inj                           ; work         ;
;                   |asj_fft_pround:\gen_full_rnd:gen_rounding_blk:0:u1|                                                                  ; 13 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 10 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:0:u1                                                                                                                                                                                                                               ; asj_fft_pround                        ; fftsign      ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                  ; 13 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 10 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:0:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                                                               ; lpm_add_sub                           ; work         ;
;                         |add_sub_inj:auto_generated|                                                                                    ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:0:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_inj:auto_generated                                                                                                                                                    ; add_sub_inj                           ; work         ;
;                   |asj_fft_pround:\gen_full_rnd:gen_rounding_blk:1:u0|                                                                  ; 13 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 10 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:1:u0                                                                                                                                                                                                                               ; asj_fft_pround                        ; fftsign      ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                  ; 13 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 10 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:1:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                                                               ; lpm_add_sub                           ; work         ;
;                         |add_sub_inj:auto_generated|                                                                                    ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:1:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_inj:auto_generated                                                                                                                                                    ; add_sub_inj                           ; work         ;
;                   |asj_fft_pround:\gen_full_rnd:gen_rounding_blk:1:u1|                                                                  ; 13 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 10 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:1:u1                                                                                                                                                                                                                               ; asj_fft_pround                        ; fftsign      ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                  ; 13 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 10 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:1:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                                                               ; lpm_add_sub                           ; work         ;
;                         |add_sub_inj:auto_generated|                                                                                    ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:1:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_inj:auto_generated                                                                                                                                                    ; add_sub_inj                           ; work         ;
;                   |asj_fft_pround:\gen_full_rnd:gen_rounding_blk:2:u0|                                                                  ; 13 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 10 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:2:u0                                                                                                                                                                                                                               ; asj_fft_pround                        ; fftsign      ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                  ; 13 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 10 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:2:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                                                               ; lpm_add_sub                           ; work         ;
;                         |add_sub_inj:auto_generated|                                                                                    ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:2:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_inj:auto_generated                                                                                                                                                    ; add_sub_inj                           ; work         ;
;                   |asj_fft_pround:\gen_full_rnd:gen_rounding_blk:2:u1|                                                                  ; 13 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 10 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:2:u1                                                                                                                                                                                                                               ; asj_fft_pround                        ; fftsign      ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                  ; 13 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 10 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:2:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                                                               ; lpm_add_sub                           ; work         ;
;                         |add_sub_inj:auto_generated|                                                                                    ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:2:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_inj:auto_generated                                                                                                                                                    ; add_sub_inj                           ; work         ;
;                   |asj_fft_pround:\gen_full_rnd:gen_rounding_blk:3:u0|                                                                  ; 13 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 10 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:3:u0                                                                                                                                                                                                                               ; asj_fft_pround                        ; fftsign      ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                  ; 13 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 10 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:3:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                                                               ; lpm_add_sub                           ; work         ;
;                         |add_sub_inj:auto_generated|                                                                                    ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:3:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_inj:auto_generated                                                                                                                                                    ; add_sub_inj                           ; work         ;
;                   |asj_fft_pround:\gen_full_rnd:gen_rounding_blk:3:u1|                                                                  ; 13 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 10 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:3:u1                                                                                                                                                                                                                               ; asj_fft_pround                        ; fftsign      ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                  ; 13 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 10 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:3:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                                                               ; lpm_add_sub                           ; work         ;
;                         |add_sub_inj:auto_generated|                                                                                    ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_pround:\gen_full_rnd:gen_rounding_blk:3:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_inj:auto_generated                                                                                                                                                    ; add_sub_inj                           ; work         ;
;                |asj_fft_in_write_sgl:writer|                                                                                            ; 61 (60)     ; 57 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 8 (8)             ; 49 (48)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_in_write_sgl:writer                                                                                                                                                                                                                                                                             ; asj_fft_in_write_sgl                  ; fftsign      ;
;                   |asj_fft_tdl_bit_rst:\gen_quad:gen_se_writer:gen_burst_rdy:delay_swd|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_in_write_sgl:writer|asj_fft_tdl_bit_rst:\gen_quad:gen_se_writer:gen_burst_rdy:delay_swd                                                                                                                                                                                                         ; asj_fft_tdl_bit_rst                   ; fftsign      ;
;                |asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|                                                                          ; 267 (236)   ; 211 (186)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (51)      ; 36 (32)           ; 175 (153)        ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp                                                                                                                                                                                                                                                           ; asj_fft_lpp_serial                    ; fftsign      ;
;                   |asj_fft_pround:\gen_full_rnd:u0|                                                                                     ; 13 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 10 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|asj_fft_pround:\gen_full_rnd:u0                                                                                                                                                                                                                           ; asj_fft_pround                        ; fftsign      ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                  ; 13 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 10 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|asj_fft_pround:\gen_full_rnd:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                                                           ; lpm_add_sub                           ; work         ;
;                         |add_sub_inj:auto_generated|                                                                                    ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|asj_fft_pround:\gen_full_rnd:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_inj:auto_generated                                                                                                                                                ; add_sub_inj                           ; work         ;
;                   |asj_fft_pround:\gen_full_rnd:u1|                                                                                     ; 13 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 11 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|asj_fft_pround:\gen_full_rnd:u1                                                                                                                                                                                                                           ; asj_fft_pround                        ; fftsign      ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                  ; 13 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 11 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|asj_fft_pround:\gen_full_rnd:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                                                                           ; lpm_add_sub                           ; work         ;
;                         |add_sub_inj:auto_generated|                                                                                    ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 11 (11)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|asj_fft_pround:\gen_full_rnd:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_inj:auto_generated                                                                                                                                                ; add_sub_inj                           ; work         ;
;                   |asj_fft_tdl_bit:\gen_burst_val:delay_val|                                                                            ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|asj_fft_tdl_bit:\gen_burst_val:delay_val                                                                                                                                                                                                                  ; asj_fft_tdl_bit                       ; fftsign      ;
;                |asj_fft_lpprdadgen:\gen_radix_4_last_pass:gen_lpp_addr|                                                                 ; 36 (21)     ; 33 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 6 (6)             ; 27 (12)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_lpprdadgen:\gen_radix_4_last_pass:gen_lpp_addr                                                                                                                                                                                                                                                  ; asj_fft_lpprdadgen                    ; fftsign      ;
;                   |asj_fft_tdl_bit_rst:delay_en|                                                                                        ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_lpprdadgen:\gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_bit_rst:delay_en                                                                                                                                                                                                                     ; asj_fft_tdl_bit_rst                   ; fftsign      ;
;                   |asj_fft_tdl_rst:\gen_M4K:delay_swd|                                                                                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_lpprdadgen:\gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_rst:\gen_M4K:delay_swd                                                                                                                                                                                                               ; asj_fft_tdl_rst                       ; fftsign      ;
;                |asj_fft_m_k_counter:ctrl|                                                                                               ; 44 (44)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 2 (2)             ; 32 (32)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_m_k_counter:ctrl                                                                                                                                                                                                                                                                                ; asj_fft_m_k_counter                   ; fftsign      ;
;                |asj_fft_tdl_bit:\no_del_input_blk:delay_next_block|                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_tdl_bit:\no_del_input_blk:delay_next_block                                                                                                                                                                                                                                                      ; asj_fft_tdl_bit                       ; fftsign      ;
;                |asj_fft_tdl_bit:delay_blk_done|                                                                                         ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 1 (1)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_tdl_bit:delay_blk_done                                                                                                                                                                                                                                                                          ; asj_fft_tdl_bit                       ; fftsign      ;
;                |asj_fft_tdl_bit_rst:delay_np|                                                                                           ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_tdl_bit_rst:delay_np                                                                                                                                                                                                                                                                            ; asj_fft_tdl_bit_rst                   ; fftsign      ;
;                |asj_fft_tdl_bit_rst:delay_sop|                                                                                          ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_tdl_bit_rst:delay_sop                                                                                                                                                                                                                                                                           ; asj_fft_tdl_bit_rst                   ; fftsign      ;
;                |asj_fft_twadgen:twid_factors|                                                                                           ; 30 (14)     ; 6 (0)                     ; 0 (0)         ; 60          ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (12)      ; 0 (0)             ; 8 (2)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_twadgen:twid_factors                                                                                                                                                                                                                                                                            ; asj_fft_twadgen                       ; fftsign      ;
;                   |altshift_taps:twad_temp_rtl_0|                                                                                       ; 8 (0)       ; 3 (0)                     ; 0 (0)         ; 24          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_twadgen:twid_factors|altshift_taps:twad_temp_rtl_0                                                                                                                                                                                                                                              ; altshift_taps                         ; work         ;
;                      |shift_taps_amm:auto_generated|                                                                                    ; 8 (0)       ; 3 (0)                     ; 0 (0)         ; 24          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_twadgen:twid_factors|altshift_taps:twad_temp_rtl_0|shift_taps_amm:auto_generated                                                                                                                                                                                                                ; shift_taps_amm                        ; work         ;
;                         |altsyncram_4b81:altsyncram2|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_twadgen:twid_factors|altshift_taps:twad_temp_rtl_0|shift_taps_amm:auto_generated|altsyncram_4b81:altsyncram2                                                                                                                                                                                    ; altsyncram_4b81                       ; work         ;
;                         |cntr_apf:cntr1|                                                                                                ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_twadgen:twid_factors|altshift_taps:twad_temp_rtl_0|shift_taps_amm:auto_generated|cntr_apf:cntr1                                                                                                                                                                                                 ; cntr_apf                              ; work         ;
;                   |altshift_taps:twad_temp_rtl_1|                                                                                       ; 8 (0)       ; 3 (0)                     ; 0 (0)         ; 36          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_twadgen:twid_factors|altshift_taps:twad_temp_rtl_1                                                                                                                                                                                                                                              ; altshift_taps                         ; work         ;
;                      |shift_taps_dmm:auto_generated|                                                                                    ; 8 (0)       ; 3 (0)                     ; 0 (0)         ; 36          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_twadgen:twid_factors|altshift_taps:twad_temp_rtl_1|shift_taps_dmm:auto_generated                                                                                                                                                                                                                ; shift_taps_dmm                        ; work         ;
;                         |altsyncram_8b81:altsyncram2|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 36          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_twadgen:twid_factors|altshift_taps:twad_temp_rtl_1|shift_taps_dmm:auto_generated|altsyncram_8b81:altsyncram2                                                                                                                                                                                    ; altsyncram_8b81                       ; work         ;
;                         |cntr_apf:cntr1|                                                                                                ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_twadgen:twid_factors|altshift_taps:twad_temp_rtl_1|shift_taps_dmm:auto_generated|cntr_apf:cntr1                                                                                                                                                                                                 ; cntr_apf                              ; work         ;
;                |asj_fft_unbburst_ctrl:ccc|                                                                                              ; 204 (204)   ; 204 (204)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 80 (80)           ; 124 (124)        ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_unbburst_ctrl:ccc                                                                                                                                                                                                                                                                               ; asj_fft_unbburst_ctrl                 ; fftsign      ;
;                |asj_fft_wrengen:sel_we|                                                                                                 ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 9 (9)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_wrengen:sel_we                                                                                                                                                                                                                                                                                  ; asj_fft_wrengen                       ; fftsign      ;
;                |asj_fft_wrswgen:get_wr_swtiches|                                                                                        ; 16 (12)     ; 8 (4)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 4 (4)             ; 5 (1)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_wrswgen:get_wr_swtiches                                                                                                                                                                                                                                                                         ; asj_fft_wrswgen                       ; fftsign      ;
;                   |altshift_taps:swd_rtl_0|                                                                                             ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_wrswgen:get_wr_swtiches|altshift_taps:swd_rtl_0                                                                                                                                                                                                                                                 ; altshift_taps                         ; work         ;
;                      |shift_taps_qnm:auto_generated|                                                                                    ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_wrswgen:get_wr_swtiches|altshift_taps:swd_rtl_0|shift_taps_qnm:auto_generated                                                                                                                                                                                                                   ; shift_taps_qnm                        ; work         ;
;                         |altsyncram_4e81:altsyncram2|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_wrswgen:get_wr_swtiches|altshift_taps:swd_rtl_0|shift_taps_qnm:auto_generated|altsyncram_4e81:altsyncram2                                                                                                                                                                                       ; altsyncram_4e81                       ; work         ;
;                         |cntr_sqf:cntr1|                                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_wrswgen:get_wr_swtiches|altshift_taps:swd_rtl_0|shift_taps_qnm:auto_generated|cntr_sqf:cntr1                                                                                                                                                                                                    ; cntr_sqf                              ; work         ;
;                |auk_dspip_avalon_streaming_controller:auk_dsp_interface_controller_1|                                                   ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|auk_dspip_avalon_streaming_controller:auk_dsp_interface_controller_1                                                                                                                                                                                                                                    ; auk_dspip_avalon_streaming_controller ; fftsign      ;
;                |auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|                                                                ; 95 (74)     ; 61 (45)                   ; 0 (0)         ; 160         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (28)      ; 2 (2)             ; 60 (44)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1                                                                                                                                                                                                                                                 ; auk_dspip_avalon_streaming_sink       ; fftsign      ;
;                   |scfifo:\normal_fifo:fifo_eab_on:in_fifo|                                                                             ; 21 (0)      ; 16 (0)                    ; 0 (0)         ; 160         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 16 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo                                                                                                                                                                                                         ; scfifo                                ; work         ;
;                      |scfifo_o2j1:auto_generated|                                                                                       ; 21 (2)      ; 16 (1)                    ; 0 (0)         ; 160         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 16 (1)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_o2j1:auto_generated                                                                                                                                                                              ; scfifo_o2j1                           ; work         ;
;                         |a_dpfifo_cc81:dpfifo|                                                                                          ; 19 (11)     ; 15 (7)                    ; 0 (0)         ; 160         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 15 (7)           ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_o2j1:auto_generated|a_dpfifo_cc81:dpfifo                                                                                                                                                         ; a_dpfifo_cc81                         ; work         ;
;                            |altsyncram_g8j1:FIFOram|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 160         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_o2j1:auto_generated|a_dpfifo_cc81:dpfifo|altsyncram_g8j1:FIFOram                                                                                                                                 ; altsyncram_g8j1                       ; work         ;
;                            |cntr_ao7:usedw_counter|                                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_o2j1:auto_generated|a_dpfifo_cc81:dpfifo|cntr_ao7:usedw_counter                                                                                                                                  ; cntr_ao7                              ; work         ;
;                            |cntr_tnb:rd_ptr_msb|                                                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_o2j1:auto_generated|a_dpfifo_cc81:dpfifo|cntr_tnb:rd_ptr_msb                                                                                                                                     ; cntr_tnb                              ; work         ;
;                            |cntr_unb:wr_ptr|                                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_o2j1:auto_generated|a_dpfifo_cc81:dpfifo|cntr_unb:wr_ptr                                                                                                                                         ; cntr_unb                              ; work         ;
;                |auk_dspip_avalon_streaming_source:auk_dsp_atlantic_source_1|                                                            ; 136 (136)   ; 108 (108)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 61 (61)           ; 49 (49)          ; |RAMstate|FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|auk_dspip_avalon_streaming_source:auk_dsp_atlantic_source_1                                                                                                                                                                                                                                             ; auk_dspip_avalon_streaming_source     ; fftsign      ;
;       |lpm_divide:Div0|                                                                                                                 ; 596 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 596 (0)      ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|lpm_divide:Div0                                                                                                                                                                                                                                                                                                                                                                            ; lpm_divide                            ; work         ;
;          |lpm_divide_bkm:auto_generated|                                                                                                ; 596 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 596 (0)      ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|lpm_divide:Div0|lpm_divide_bkm:auto_generated                                                                                                                                                                                                                                                                                                                                              ; lpm_divide_bkm                        ; work         ;
;             |sign_div_unsign_3nh:divider|                                                                                               ; 596 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 596 (0)      ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider                                                                                                                                                                                                                                                                                                                  ; sign_div_unsign_3nh                   ; work         ;
;                |alt_u_div_q9f:divider|                                                                                                  ; 596 (515)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 596 (515)    ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider                                                                                                                                                                                                                                                                                            ; alt_u_div_q9f                         ; work         ;
;                   |add_sub_apc:add_sub_3|                                                                                               ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|add_sub_apc:add_sub_3                                                                                                                                                                                                                                                                      ; add_sub_apc                           ; work         ;
;                   |add_sub_bpc:add_sub_4|                                                                                               ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|add_sub_bpc:add_sub_4                                                                                                                                                                                                                                                                      ; add_sub_bpc                           ; work         ;
;                   |add_sub_cpc:add_sub_5|                                                                                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|add_sub_cpc:add_sub_5                                                                                                                                                                                                                                                                      ; add_sub_cpc                           ; work         ;
;                   |add_sub_dpc:add_sub_6|                                                                                               ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|add_sub_dpc:add_sub_6                                                                                                                                                                                                                                                                      ; add_sub_dpc                           ; work         ;
;                   |add_sub_epc:add_sub_7|                                                                                               ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|add_sub_epc:add_sub_7                                                                                                                                                                                                                                                                      ; add_sub_epc                           ; work         ;
;                   |add_sub_fpc:add_sub_8|                                                                                               ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|add_sub_fpc:add_sub_8                                                                                                                                                                                                                                                                      ; add_sub_fpc                           ; work         ;
;                   |add_sub_nqc:add_sub_9|                                                                                               ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|add_sub_nqc:add_sub_9                                                                                                                                                                                                                                                                      ; add_sub_nqc                           ; work         ;
;                   |add_sub_oqc:add_sub_10|                                                                                              ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|add_sub_oqc:add_sub_10                                                                                                                                                                                                                                                                     ; add_sub_oqc                           ; work         ;
;                   |add_sub_pqc:add_sub_11|                                                                                              ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|add_sub_pqc:add_sub_11                                                                                                                                                                                                                                                                     ; add_sub_pqc                           ; work         ;
;       |lpm_divide:Div1|                                                                                                                 ; 601 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 601 (0)      ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|lpm_divide:Div1                                                                                                                                                                                                                                                                                                                                                                            ; lpm_divide                            ; work         ;
;          |lpm_divide_bkm:auto_generated|                                                                                                ; 601 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 601 (0)      ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|lpm_divide:Div1|lpm_divide_bkm:auto_generated                                                                                                                                                                                                                                                                                                                                              ; lpm_divide_bkm                        ; work         ;
;             |sign_div_unsign_3nh:divider|                                                                                               ; 601 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 601 (0)      ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|lpm_divide:Div1|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider                                                                                                                                                                                                                                                                                                                  ; sign_div_unsign_3nh                   ; work         ;
;                |alt_u_div_q9f:divider|                                                                                                  ; 601 (520)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 601 (520)    ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|lpm_divide:Div1|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider                                                                                                                                                                                                                                                                                            ; alt_u_div_q9f                         ; work         ;
;                   |add_sub_apc:add_sub_3|                                                                                               ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|lpm_divide:Div1|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|add_sub_apc:add_sub_3                                                                                                                                                                                                                                                                      ; add_sub_apc                           ; work         ;
;                   |add_sub_bpc:add_sub_4|                                                                                               ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|lpm_divide:Div1|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|add_sub_bpc:add_sub_4                                                                                                                                                                                                                                                                      ; add_sub_bpc                           ; work         ;
;                   |add_sub_cpc:add_sub_5|                                                                                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|lpm_divide:Div1|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|add_sub_cpc:add_sub_5                                                                                                                                                                                                                                                                      ; add_sub_cpc                           ; work         ;
;                   |add_sub_dpc:add_sub_6|                                                                                               ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|lpm_divide:Div1|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|add_sub_dpc:add_sub_6                                                                                                                                                                                                                                                                      ; add_sub_dpc                           ; work         ;
;                   |add_sub_epc:add_sub_7|                                                                                               ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|lpm_divide:Div1|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|add_sub_epc:add_sub_7                                                                                                                                                                                                                                                                      ; add_sub_epc                           ; work         ;
;                   |add_sub_fpc:add_sub_8|                                                                                               ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|lpm_divide:Div1|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|add_sub_fpc:add_sub_8                                                                                                                                                                                                                                                                      ; add_sub_fpc                           ; work         ;
;                   |add_sub_nqc:add_sub_9|                                                                                               ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|lpm_divide:Div1|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|add_sub_nqc:add_sub_9                                                                                                                                                                                                                                                                      ; add_sub_nqc                           ; work         ;
;                   |add_sub_oqc:add_sub_10|                                                                                              ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|lpm_divide:Div1|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|add_sub_oqc:add_sub_10                                                                                                                                                                                                                                                                     ; add_sub_oqc                           ; work         ;
;                   |add_sub_pqc:add_sub_11|                                                                                              ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|lpm_divide:Div1|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|add_sub_pqc:add_sub_11                                                                                                                                                                                                                                                                     ; add_sub_pqc                           ; work         ;
;       |lpm_mult:Mult0|                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                                                                             ; lpm_mult                              ; work         ;
;          |mult_l5t:auto_generated|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|lpm_mult:Mult0|mult_l5t:auto_generated                                                                                                                                                                                                                                                                                                                                                     ; mult_l5t                              ; work         ;
;       |lpm_mult:Mult1|                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|lpm_mult:Mult1                                                                                                                                                                                                                                                                                                                                                                             ; lpm_mult                              ; work         ;
;          |mult_l5t:auto_generated|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|lpm_mult:Mult1|mult_l5t:auto_generated                                                                                                                                                                                                                                                                                                                                                     ; mult_l5t                              ; work         ;
;       |lpm_mult:Mult2|                                                                                                                  ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|lpm_mult:Mult2                                                                                                                                                                                                                                                                                                                                                                             ; lpm_mult                              ; work         ;
;          |mult_idt:auto_generated|                                                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|lpm_mult:Mult2|mult_idt:auto_generated                                                                                                                                                                                                                                                                                                                                                     ; mult_idt                              ; work         ;
;       |lpm_mult:Mult3|                                                                                                                  ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|lpm_mult:Mult3                                                                                                                                                                                                                                                                                                                                                                             ; lpm_mult                              ; work         ;
;          |mult_idt:auto_generated|                                                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated                                                                                                                                                                                                                                                                                                                                                     ; mult_idt                              ; work         ;
;       |sqrt:sqrtA_inst|                                                                                                                 ; 136 (0)     ; 21 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 115 (0)      ; 4 (0)             ; 17 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtA_inst                                                                                                                                                                                                                                                                                                                                                                            ; sqrt                                  ; work         ;
;          |altsqrt:ALTSQRT_component|                                                                                                    ; 136 (37)    ; 21 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 115 (37)     ; 4 (0)             ; 17 (8)           ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtA_inst|altsqrt:ALTSQRT_component                                                                                                                                                                                                                                                                                                                                                  ; altsqrt                               ; work         ;
;             |dffpipe:a_delay|                                                                                                           ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 7 (7)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtA_inst|altsqrt:ALTSQRT_component|dffpipe:a_delay                                                                                                                                                                                                                                                                                                                                  ; dffpipe                               ; work         ;
;             |dffpipe:b_dffe[4]|                                                                                                         ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 4 (4)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtA_inst|altsqrt:ALTSQRT_component|dffpipe:b_dffe[4]                                                                                                                                                                                                                                                                                                                                ; dffpipe                               ; work         ;
;             |dffpipe:r_dffe[4]|                                                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtA_inst|altsqrt:ALTSQRT_component|dffpipe:r_dffe[4]                                                                                                                                                                                                                                                                                                                                ; dffpipe                               ; work         ;
;             |lpm_add_sub:subtractors[1]|                                                                                                ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtA_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[1]                                                                                                                                                                                                                                                                                                                       ; lpm_add_sub                           ; work         ;
;                |add_sub_apc:auto_generated|                                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtA_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[1]|add_sub_apc:auto_generated                                                                                                                                                                                                                                                                                            ; add_sub_apc                           ; work         ;
;             |lpm_add_sub:subtractors[2]|                                                                                                ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtA_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[2]                                                                                                                                                                                                                                                                                                                       ; lpm_add_sub                           ; work         ;
;                |add_sub_bpc:auto_generated|                                                                                             ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtA_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[2]|add_sub_bpc:auto_generated                                                                                                                                                                                                                                                                                            ; add_sub_bpc                           ; work         ;
;             |lpm_add_sub:subtractors[3]|                                                                                                ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtA_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[3]                                                                                                                                                                                                                                                                                                                       ; lpm_add_sub                           ; work         ;
;                |add_sub_cpc:auto_generated|                                                                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtA_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[3]|add_sub_cpc:auto_generated                                                                                                                                                                                                                                                                                            ; add_sub_cpc                           ; work         ;
;             |lpm_add_sub:subtractors[4]|                                                                                                ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtA_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[4]                                                                                                                                                                                                                                                                                                                       ; lpm_add_sub                           ; work         ;
;                |add_sub_dpc:auto_generated|                                                                                             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtA_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[4]|add_sub_dpc:auto_generated                                                                                                                                                                                                                                                                                            ; add_sub_dpc                           ; work         ;
;             |lpm_add_sub:subtractors[5]|                                                                                                ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtA_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[5]                                                                                                                                                                                                                                                                                                                       ; lpm_add_sub                           ; work         ;
;                |add_sub_epc:auto_generated|                                                                                             ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtA_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[5]|add_sub_epc:auto_generated                                                                                                                                                                                                                                                                                            ; add_sub_epc                           ; work         ;
;             |lpm_add_sub:subtractors[6]|                                                                                                ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtA_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[6]                                                                                                                                                                                                                                                                                                                       ; lpm_add_sub                           ; work         ;
;                |add_sub_fpc:auto_generated|                                                                                             ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtA_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[6]|add_sub_fpc:auto_generated                                                                                                                                                                                                                                                                                            ; add_sub_fpc                           ; work         ;
;             |lpm_add_sub:subtractors[7]|                                                                                                ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtA_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[7]                                                                                                                                                                                                                                                                                                                       ; lpm_add_sub                           ; work         ;
;                |add_sub_nqc:auto_generated|                                                                                             ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtA_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[7]|add_sub_nqc:auto_generated                                                                                                                                                                                                                                                                                            ; add_sub_nqc                           ; work         ;
;             |lpm_add_sub:subtractors[8]|                                                                                                ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtA_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[8]                                                                                                                                                                                                                                                                                                                       ; lpm_add_sub                           ; work         ;
;                |add_sub_oqc:auto_generated|                                                                                             ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtA_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[8]|add_sub_oqc:auto_generated                                                                                                                                                                                                                                                                                            ; add_sub_oqc                           ; work         ;
;             |lpm_add_sub:subtractors[9]|                                                                                                ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 3 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtA_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[9]                                                                                                                                                                                                                                                                                                                       ; lpm_add_sub                           ; work         ;
;                |add_sub_pqc:auto_generated|                                                                                             ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 3 (3)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtA_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[9]|add_sub_pqc:auto_generated                                                                                                                                                                                                                                                                                            ; add_sub_pqc                           ; work         ;
;       |sqrt:sqrtB_inst|                                                                                                                 ; 135 (0)     ; 21 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (0)      ; 3 (0)             ; 18 (0)           ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtB_inst                                                                                                                                                                                                                                                                                                                                                                            ; sqrt                                  ; work         ;
;          |altsqrt:ALTSQRT_component|                                                                                                    ; 135 (37)    ; 21 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (37)     ; 3 (0)             ; 18 (8)           ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtB_inst|altsqrt:ALTSQRT_component                                                                                                                                                                                                                                                                                                                                                  ; altsqrt                               ; work         ;
;             |dffpipe:a_delay|                                                                                                           ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 7 (7)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtB_inst|altsqrt:ALTSQRT_component|dffpipe:a_delay                                                                                                                                                                                                                                                                                                                                  ; dffpipe                               ; work         ;
;             |dffpipe:b_dffe[4]|                                                                                                         ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtB_inst|altsqrt:ALTSQRT_component|dffpipe:b_dffe[4]                                                                                                                                                                                                                                                                                                                                ; dffpipe                               ; work         ;
;             |dffpipe:r_dffe[4]|                                                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtB_inst|altsqrt:ALTSQRT_component|dffpipe:r_dffe[4]                                                                                                                                                                                                                                                                                                                                ; dffpipe                               ; work         ;
;             |lpm_add_sub:subtractors[1]|                                                                                                ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtB_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[1]                                                                                                                                                                                                                                                                                                                       ; lpm_add_sub                           ; work         ;
;                |add_sub_apc:auto_generated|                                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtB_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[1]|add_sub_apc:auto_generated                                                                                                                                                                                                                                                                                            ; add_sub_apc                           ; work         ;
;             |lpm_add_sub:subtractors[2]|                                                                                                ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtB_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[2]                                                                                                                                                                                                                                                                                                                       ; lpm_add_sub                           ; work         ;
;                |add_sub_bpc:auto_generated|                                                                                             ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtB_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[2]|add_sub_bpc:auto_generated                                                                                                                                                                                                                                                                                            ; add_sub_bpc                           ; work         ;
;             |lpm_add_sub:subtractors[3]|                                                                                                ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtB_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[3]                                                                                                                                                                                                                                                                                                                       ; lpm_add_sub                           ; work         ;
;                |add_sub_cpc:auto_generated|                                                                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtB_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[3]|add_sub_cpc:auto_generated                                                                                                                                                                                                                                                                                            ; add_sub_cpc                           ; work         ;
;             |lpm_add_sub:subtractors[4]|                                                                                                ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtB_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[4]                                                                                                                                                                                                                                                                                                                       ; lpm_add_sub                           ; work         ;
;                |add_sub_dpc:auto_generated|                                                                                             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtB_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[4]|add_sub_dpc:auto_generated                                                                                                                                                                                                                                                                                            ; add_sub_dpc                           ; work         ;
;             |lpm_add_sub:subtractors[5]|                                                                                                ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtB_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[5]                                                                                                                                                                                                                                                                                                                       ; lpm_add_sub                           ; work         ;
;                |add_sub_epc:auto_generated|                                                                                             ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtB_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[5]|add_sub_epc:auto_generated                                                                                                                                                                                                                                                                                            ; add_sub_epc                           ; work         ;
;             |lpm_add_sub:subtractors[6]|                                                                                                ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtB_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[6]                                                                                                                                                                                                                                                                                                                       ; lpm_add_sub                           ; work         ;
;                |add_sub_fpc:auto_generated|                                                                                             ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtB_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[6]|add_sub_fpc:auto_generated                                                                                                                                                                                                                                                                                            ; add_sub_fpc                           ; work         ;
;             |lpm_add_sub:subtractors[7]|                                                                                                ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 1 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtB_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[7]                                                                                                                                                                                                                                                                                                                       ; lpm_add_sub                           ; work         ;
;                |add_sub_nqc:auto_generated|                                                                                             ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 1 (1)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtB_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[7]|add_sub_nqc:auto_generated                                                                                                                                                                                                                                                                                            ; add_sub_nqc                           ; work         ;
;             |lpm_add_sub:subtractors[8]|                                                                                                ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtB_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[8]                                                                                                                                                                                                                                                                                                                       ; lpm_add_sub                           ; work         ;
;                |add_sub_oqc:auto_generated|                                                                                             ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtB_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[8]|add_sub_oqc:auto_generated                                                                                                                                                                                                                                                                                            ; add_sub_oqc                           ; work         ;
;             |lpm_add_sub:subtractors[9]|                                                                                                ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 3 (0)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtB_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[9]                                                                                                                                                                                                                                                                                                                       ; lpm_add_sub                           ; work         ;
;                |add_sub_pqc:auto_generated|                                                                                             ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 3 (3)            ; |RAMstate|FFT_CT:FFT_CT_inst|sqrt:sqrtB_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[9]|add_sub_pqc:auto_generated                                                                                                                                                                                                                                                                                            ; add_sub_pqc                           ; work         ;
;    |PLL:PLL_inst|                                                                                                                       ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |RAMstate|PLL:PLL_inst                                                                                                                                                                                                                                                                                                                                                                                                  ; PLL                                   ; work         ;
;       |altpll:altpll_component|                                                                                                         ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |RAMstate|PLL:PLL_inst|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                                                          ; altpll                                ; work         ;
;          |PLL_altpll1:auto_generated|                                                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |RAMstate|PLL:PLL_inst|altpll:altpll_component|PLL_altpll1:auto_generated                                                                                                                                                                                                                                                                                                                                               ; PLL_altpll1                           ; work         ;
;    |RAM:RAM1|                                                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 10240       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |RAMstate|RAM:RAM1                                                                                                                                                                                                                                                                                                                                                                                                      ; RAM                                   ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 10240       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |RAMstate|RAM:RAM1|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                                                                      ; altsyncram                            ; work         ;
;          |altsyncram_3bn1:auto_generated|                                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 10240       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |RAMstate|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated                                                                                                                                                                                                                                                                                                                                       ; altsyncram_3bn1                       ; work         ;
;    |RAM:RAM2|                                                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 10240       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |RAMstate|RAM:RAM2                                                                                                                                                                                                                                                                                                                                                                                                      ; RAM                                   ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 10240       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |RAMstate|RAM:RAM2|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                                                                      ; altsyncram                            ; work         ;
;          |altsyncram_3bn1:auto_generated|                                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 10240       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |RAMstate|RAM:RAM2|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated                                                                                                                                                                                                                                                                                                                                       ; altsyncram_3bn1                       ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 154 (1)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (1)       ; 25 (0)            ; 66 (0)           ; |RAMstate|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                              ; sld_hub                               ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 153 (0)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (0)       ; 25 (0)            ; 66 (0)           ; |RAMstate|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                              ; alt_sld_fab_with_jtag_input           ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 153 (0)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (0)       ; 25 (0)            ; 66 (0)           ; |RAMstate|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                           ; alt_sld_fab                           ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 153 (6)     ; 91 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (1)       ; 25 (4)            ; 66 (0)           ; |RAMstate|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                       ; alt_sld_fab_alt_sld_fab               ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 148 (0)     ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 21 (0)            ; 66 (0)           ; |RAMstate|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                           ; alt_sld_fab_alt_sld_fab_sldfabric     ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 148 (106)   ; 86 (58)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (47)      ; 21 (20)           ; 66 (41)          ; |RAMstate|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                              ; sld_jtag_hub                          ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |RAMstate|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                      ; sld_rom_sr                            ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 18 (18)          ; |RAMstate|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                    ; sld_shadow_jsm                        ; altera_sld   ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 1214 (124)  ; 1082 (122)                ; 0 (0)         ; 124928      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 132 (2)      ; 657 (122)         ; 425 (0)          ; |RAMstate|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                                                                                                ; sld_signaltap                         ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 1090 (0)    ; 960 (0)                   ; 0 (0)         ; 124928      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (0)      ; 535 (0)           ; 425 (0)          ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                                                                          ; sld_signaltap_impl                    ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 1090 (356)  ; 960 (326)                 ; 0 (0)         ; 124928      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (33)     ; 535 (267)         ; 425 (56)         ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                                                                                   ; sld_signaltap_implb                   ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 72 (70)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 46 (46)           ; 26 (1)           ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                                                                                    ; altdpram                              ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                                                                                ; lpm_decode                            ; work         ;
;                   |decode_dvf:auto_generated|                                                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                                                                                                      ; decode_dvf                            ; work         ;
;                |lpm_mux:mux|                                                                                                            ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (0)           ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                                                                                        ; lpm_mux                               ; work         ;
;                   |mux_rsc:auto_generated|                                                                                              ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_rsc:auto_generated                                                                                                                                                                                                 ; mux_rsc                               ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 124928      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                                                                                   ; altsyncram                            ; work         ;
;                |altsyncram_0b24:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 124928      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0b24:auto_generated                                                                                                                                                                                                                    ; altsyncram_0b24                       ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 0 (0)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                                                                                    ; lpm_shiftreg                          ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                                                                                      ; lpm_shiftreg                          ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                                                                                           ; serial_crc_16                         ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 104 (104)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 14 (14)           ; 53 (53)          ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                                                                                        ; sld_buffer_manager                    ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 341 (1)     ; 321 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 196 (0)           ; 125 (1)          ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                                                                                       ; sld_ela_control                       ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                                               ; lpm_shiftreg                          ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 305 (0)     ; 305 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 183 (0)           ; 122 (0)          ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                                                                                                ; sld_ela_basic_multi_level_trigger     ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 183 (183)   ; 183 (183)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 183 (183)         ; 0 (0)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                                                                                     ; lpm_shiftreg                          ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 122 (0)     ; 122 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 122 (0)          ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                                                                                                 ; sld_mbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                           ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1                                                                           ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1                                                                           ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1                                                                           ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1                                                                           ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1                                                                           ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1                                                                          ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1                                                                           ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1                                                                           ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1                                                                           ; sld_sbpmg                             ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1                                                                           ; sld_sbpmg                             ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 31 (22)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 9 (0)             ; 2 (2)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                                                                                         ; sld_ela_trigger_flow_mgr              ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                 ; lpm_shiftreg                          ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 150 (11)    ; 130 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (11)      ; 1 (0)             ; 132 (0)          ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                                                                                  ; sld_offload_buffer_mgr                ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 8 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 6 (0)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                                                                        ; lpm_counter                           ; work         ;
;                   |cntr_igi:auto_generated|                                                                                             ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_igi:auto_generated                                                                                                                                ; cntr_igi                              ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 11 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                                                                                 ; lpm_counter                           ; work         ;
;                   |cntr_g9j:auto_generated|                                                                                             ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated                                                                                                                                                         ; cntr_g9j                              ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                                                                                       ; lpm_counter                           ; work         ;
;                   |cntr_tgi:auto_generated|                                                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_tgi:auto_generated                                                                                                                                               ; cntr_tgi                              ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                                                                          ; lpm_counter                           ; work         ;
;                   |cntr_23j:auto_generated|                                                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                                                                                                  ; cntr_23j                              ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 24 (24)          ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                                                                                 ; lpm_shiftreg                          ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 62 (62)     ; 61 (61)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 61 (61)          ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                                                                                  ; lpm_shiftreg                          ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 24 (24)          ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                                                                               ; lpm_shiftreg                          ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 30 (30)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 8 (8)            ; |RAMstate|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                                                                             ; sld_rom_sr                            ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; ADC_clk       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sys_rst       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sys_clk       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_signal[2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_signal[1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_signal[0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_signal[9] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_signal[8] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_signal[7] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_signal[6] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_signal[5] ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_signal[4] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_signal[3] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                ;
+---------------------------------+-------------------+---------+
; Source Pin / Fanout             ; Pad To Core Index ; Setting ;
+---------------------------------+-------------------+---------+
; sys_rst                         ;                   ;         ;
; sys_clk                         ;                   ;         ;
; ADC_signal[2]                   ;                   ;         ;
;      - ADC_signal_reg[2]        ; 0                 ; 6       ;
; ADC_signal[1]                   ;                   ;         ;
;      - ADC_signal_reg[1]~feeder ; 0                 ; 6       ;
; ADC_signal[0]                   ;                   ;         ;
;      - ADC_signal_reg[0]~feeder ; 0                 ; 6       ;
; ADC_signal[9]                   ;                   ;         ;
;      - ADC_signal_reg[9]~feeder ; 0                 ; 6       ;
; ADC_signal[8]                   ;                   ;         ;
;      - ADC_signal_reg[8]~feeder ; 0                 ; 6       ;
; ADC_signal[7]                   ;                   ;         ;
;      - ADC_signal_reg[7]~feeder ; 1                 ; 6       ;
; ADC_signal[6]                   ;                   ;         ;
;      - ADC_signal_reg[6]~feeder ; 0                 ; 6       ;
; ADC_signal[5]                   ;                   ;         ;
; ADC_signal[4]                   ;                   ;         ;
;      - ADC_signal_reg[4]~feeder ; 0                 ; 6       ;
; ADC_signal[3]                   ;                   ;         ;
;      - ADC_signal_reg[3]        ; 0                 ; 6       ;
+---------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location           ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; FFT_CT:FFT_CT_inst|Add1~3                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X32_Y18_N10 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|FFT_state.FFT_input                                                                                                                                                                                                                                                                                                                      ; FF_X30_Y14_N11     ; 17      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|FFT_state.FFT_out_end                                                                                                                                                                                                                                                                                                                    ; FF_X24_Y10_N19     ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|always2~1                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X18_Y4_N24  ; 38      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|data_re_reg[5]~2                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X24_Y10_N16 ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_bfp_ctrl:bfpc|blk_exp[5]~1                                                                                                                                                                                                                    ; LCCOMB_X23_Y19_N28 ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_bfp_ctrl:bfpc|blk_exp_acc[0]~18                                                                                                                                                                                                               ; LCCOMB_X23_Y19_N14 ; 9       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_bfp_ctrl:bfpc|blk_exp_acc[5]~19                                                                                                                                                                                                               ; LCCOMB_X23_Y20_N16 ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_bfp_ctrl:bfpc|slb_last[2]                                                                                                                                                                                                                     ; FF_X23_Y20_N27     ; 59      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_bfp_ctrl:bfpc|slb_last[2]~2                                                                                                                                                                                                                   ; LCCOMB_X23_Y20_N2  ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_bfp_o:\gen_disc:bfp_detect|delay_next_pass4~2                                                                                                                                                                          ; LCCOMB_X25_Y16_N4  ; 5       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_bfp_o:\gen_disc:bfp_detect|slb_i[3]~0                                                                                                                                                                                  ; LCCOMB_X24_Y19_N20 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_in_write_sgl:writer|count[0]~16                                                                                                                                                                                                               ; LCCOMB_X26_Y20_N26 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_in_write_sgl:writer|counter_i~0                                                                                                                                                                                                               ; LCCOMB_X26_Y20_N24 ; 11      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|offset_counter[8]~30                                                                                                                                                                                    ; LCCOMB_X18_Y18_N28 ; 10      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_lpprdadgen:\gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_rst:\gen_M4K:delay_swd|tdl_arr[4][1]                                                                                                                                               ; FF_X10_Y17_N1      ; 80      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_lpprdadgen:\gen_radix_4_last_pass:gen_lpp_addr|counter~0                                                                                                                                                                                      ; LCCOMB_X13_Y15_N14 ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_m_k_counter:ctrl|cnt_k~1                                                                                                                                                                                                                      ; LCCOMB_X23_Y17_N28 ; 9       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_m_k_counter:ctrl|k[0]~20                                                                                                                                                                                                                      ; LCCOMB_X23_Y16_N0  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_m_k_counter:ctrl|k_state.HOLD                                                                                                                                                                                                                 ; FF_X26_Y16_N29     ; 10      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_m_k_counter:ctrl|p[2]~4                                                                                                                                                                                                                       ; LCCOMB_X26_Y16_N16 ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_wrengen:sel_we|wait_count[0]~0                                                                                                                                                                                                                ; LCCOMB_X28_Y14_N18 ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_wrswgen:get_wr_swtiches|altshift_taps:swd_rtl_0|shift_taps_qnm:auto_generated|altsyncram_4e81:altsyncram2|ram_block3a0                                                                                                                        ; M9K_X27_Y16_N0     ; 80      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_wrswgen:get_wr_swtiches|swa_tdl[16][1]                                                                                                                                                                                                        ; FF_X14_Y19_N5      ; 12      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|Equal2~2                                                                                                                                                                                      ; LCCOMB_X25_Y19_N6  ; 11      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|Selector7~0                                                                                                                                                                                   ; LCCOMB_X24_Y15_N14 ; 21      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|count[8]~14                                                                                                                                                                                   ; LCCOMB_X26_Y12_N28 ; 10      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|count[8]~15                                                                                                                                                                                   ; LCCOMB_X26_Y12_N30 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|data_take                                                                                                                                                                                     ; LCCOMB_X26_Y14_N26 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|fifo_wrreq~0                                                                                                                                                                                  ; LCCOMB_X26_Y14_N30 ; 10      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_o2j1:auto_generated|a_dpfifo_cc81:dpfifo|_~6                                                                                                   ; LCCOMB_X29_Y15_N28 ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_o2j1:auto_generated|a_dpfifo_cc81:dpfifo|_~8                                                                                                   ; LCCOMB_X29_Y13_N10 ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|send_sop_eop_p~0                                                                                                                                                                              ; LCCOMB_X24_Y15_N20 ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|auk_dspip_avalon_streaming_source:auk_dsp_atlantic_source_1|Mux1~0                                                                                                                                                                                    ; LCCOMB_X25_Y13_N16 ; 28      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|auk_dspip_avalon_streaming_source:auk_dsp_atlantic_source_1|Mux2~1                                                                                                                                                                                    ; LCCOMB_X25_Y13_N14 ; 37      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|auk_dspip_avalon_streaming_source:auk_dsp_atlantic_source_1|Mux3~0                                                                                                                                                                                    ; LCCOMB_X25_Y13_N18 ; 37      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|data_count_sig[0]~29                                                                                                                                                                                                                                  ; LCCOMB_X26_Y13_N28 ; 10      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|data_count_sig[8]~30                                                                                                                                                                                                                                  ; LCCOMB_X26_Y13_N30 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|fft_s1_cur.IDLE~4                                                                                                                                                                                                                                     ; LCCOMB_X28_Y14_N0  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|fft_s2_cur.START_LPP~3                                                                                                                                                                                                                                ; LCCOMB_X25_Y14_N26 ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|global_clock_enable~1                                                                                                                                                                                                                                 ; LCCOMB_X28_Y14_N22 ; 2167    ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|sw_r_tdl[4][1]                                                                                                                                                                                                                                        ; FF_X12_Y19_N21     ; 80      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|wren_a[0]                                                                                                                                                                                                                                             ; FF_X28_Y15_N5      ; 1       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|wren_a[1]                                                                                                                                                                                                                                             ; FF_X28_Y15_N23     ; 1       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|wren_a[2]                                                                                                                                                                                                                                             ; FF_X28_Y15_N1      ; 1       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|wren_a[3]                                                                                                                                                                                                                                             ; FF_X28_Y15_N19     ; 1       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|im_data[1]~0                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X24_Y10_N22 ; 22      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|im_data_max~12                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X18_Y4_N28  ; 52      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|re_data_max2[8]~3                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X18_Y4_N30  ; 49      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|source_valid_reg                                                                                                                                                                                                                                                                                                                         ; FF_X24_Y10_N25     ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|sqrt:sqrtA_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[4]|add_sub_dpc:auto_generated|op_1~14                                                                                                                                                                                                                                  ; LCCOMB_X25_Y5_N26  ; 7       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FFT_CT:FFT_CT_inst|sqrt:sqrtB_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[4]|add_sub_dpc:auto_generated|op_1~14                                                                                                                                                                                                                                  ; LCCOMB_X23_Y4_N20  ; 7       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; PLL:PLL_inst|altpll:altpll_component|PLL_altpll1:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                                                            ; PLL_1              ; 2676    ; Clock                                   ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; PLL:PLL_inst|altpll:altpll_component|PLL_altpll1:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                                                                                                            ; PLL_1              ; 69      ; Clock                                   ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; PLL:PLL_inst|altpll:altpll_component|PLL_altpll1:auto_generated|wire_pll1_locked                                                                                                                                                                                                                                                                            ; PLL_1              ; 403     ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~0                                                                                                                                                                                                                                                                      ; LCCOMB_X26_Y15_N30 ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RAM:RAM2|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~0                                                                                                                                                                                                                                                                      ; LCCOMB_X31_Y18_N26 ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Selector0~0                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X31_Y17_N14 ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y12_N0     ; 557     ; Clock                                   ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y12_N0     ; 23      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; rden1                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X26_Y15_N12 ; 3       ; Read enable                             ; no     ; --                   ; --               ; --                        ;
; rden2                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X31_Y18_N16 ; 3       ; Read enable                             ; no     ; --                   ; --               ; --                        ;
; rst_real~0                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X17_Y20_N18 ; 469     ; Async. clear                            ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; rst_real~0                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X17_Y20_N18 ; 270     ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X12_Y12_N9      ; 27      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X28_Y18_N26 ; 4       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X28_Y18_N22 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                         ; LCCOMB_X17_Y12_N4  ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1            ; LCCOMB_X23_Y14_N26 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                            ; LCCOMB_X12_Y11_N24 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4]                              ; FF_X12_Y11_N25     ; 21      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][7]                              ; FF_X13_Y11_N9      ; 29      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~2                              ; LCCOMB_X14_Y10_N22 ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~15              ; LCCOMB_X28_Y18_N6  ; 5       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~16              ; LCCOMB_X28_Y18_N20 ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                       ; LCCOMB_X17_Y12_N22 ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~17      ; LCCOMB_X28_Y18_N0  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~13 ; LCCOMB_X30_Y19_N22 ; 5       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~20 ; LCCOMB_X22_Y11_N20 ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X12_Y12_N3      ; 15      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X12_Y12_N19     ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]         ; FF_X12_Y12_N15     ; 36      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]         ; FF_X17_Y12_N1      ; 32      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X12_Y12_N24 ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X4_Y18_N1       ; 34      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X23_Y14_N20 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                                                                                       ; LCCOMB_X29_Y3_N26  ; 23      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                                                                                       ; LCCOMB_X29_Y3_N10  ; 23      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                     ; FF_X26_Y6_N31      ; 19      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                    ; LCCOMB_X28_Y5_N22  ; 29      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                     ; LCCOMB_X13_Y10_N22 ; 32      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                     ; LCCOMB_X13_Y10_N8  ; 32      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                       ; FF_X16_Y9_N1       ; 371     ; Async. clear                            ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]~1                                                                                                                                                                                               ; LCCOMB_X7_Y11_N30  ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                                                                  ; LCCOMB_X28_Y5_N8   ; 24      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                   ; LCCOMB_X28_Y5_N30  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                                                                                       ; LCCOMB_X14_Y9_N8   ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                             ; LCCOMB_X16_Y9_N18  ; 12      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_igi:auto_generated|counter_reg_bit[5]~0                                                         ; LCCOMB_X19_Y9_N30  ; 6       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_tgi:auto_generated|counter_reg_bit[4]~0                                                                        ; LCCOMB_X14_Y9_N12  ; 5       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~0                                                                           ; LCCOMB_X16_Y9_N8   ; 1       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                   ; LCCOMB_X19_Y9_N0   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]~8                                                                                                                                                                                                              ; LCCOMB_X12_Y10_N8  ; 4       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]~9                                                                                                                                                                                                              ; LCCOMB_X12_Y10_N0  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]~5                                                                                                                                                                                                         ; LCCOMB_X12_Y10_N10 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                                                                           ; LCCOMB_X17_Y9_N2   ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[18]~34                                                                                                                                                                                                                          ; LCCOMB_X13_Y10_N26 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                                                                                      ; LCCOMB_X11_Y10_N0  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                               ; LCCOMB_X13_Y10_N28 ; 208     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sys_clk                                                                                                                                                                                                                                                                                                                                                     ; PIN_E1             ; 648     ; Clock                                   ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; sys_clk                                                                                                                                                                                                                                                                                                                                                     ; PIN_E1             ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; sys_rst                                                                                                                                                                                                                                                                                                                                                     ; PIN_M15            ; 2       ; Async. clear                            ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; wren1                                                                                                                                                                                                                                                                                                                                                       ; FF_X31_Y17_N15     ; 24      ; Clock enable, Sync. clear, Write enable ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                  ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; PLL:PLL_inst|altpll:altpll_component|PLL_altpll1:auto_generated|wire_pll1_clk[0]                                      ; PLL_1              ; 2676    ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; PLL:PLL_inst|altpll:altpll_component|PLL_altpll1:auto_generated|wire_pll1_clk[1]                                      ; PLL_1              ; 69      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                          ; JTAG_X1_Y12_N0     ; 557     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; rst_real~0                                                                                                            ; LCCOMB_X17_Y20_N18 ; 469     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all ; FF_X16_Y9_N1       ; 371     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; sys_clk                                                                                                               ; PIN_E1             ; 648     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; sys_rst                                                                                                               ; PIN_M15            ; 2       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                        ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------+---------+
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|global_clock_enable~1 ; 2167    ;
+-----------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                               ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                            ; Location                                                                                                                                                                                                                                           ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:cos_1n|altera_fft_single_port_rom:\gen_auto:rom_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_snt3:auto_generated|ALTSYNCRAM        ; AUTO ; ROM              ; Single Clock ; 256          ; 10           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2560   ; 256                         ; 10                          ; --                          ; --                          ; 2560                ; 1    ; fftsign_fft_ii_0_1n1024cos.hex ; M9K_X15_Y13_N0                                                                                                                                                                                                                                     ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:cos_2n|altera_fft_single_port_rom:\gen_auto:rom_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_tnt3:auto_generated|ALTSYNCRAM        ; AUTO ; ROM              ; Single Clock ; 256          ; 10           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2560   ; 256                         ; 10                          ; --                          ; --                          ; 2560                ; 2    ; fftsign_fft_ii_0_2n1024cos.hex ; M9K_X15_Y13_N0, M9K_X15_Y14_N0                                                                                                                                                                                                                     ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:cos_3n|altera_fft_single_port_rom:\gen_auto:rom_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_unt3:auto_generated|ALTSYNCRAM        ; AUTO ; ROM              ; Single Clock ; 256          ; 10           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2560   ; 256                         ; 10                          ; --                          ; --                          ; 2560                ; 1    ; fftsign_fft_ii_0_3n1024cos.hex ; M9K_X15_Y14_N0                                                                                                                                                                                                                                     ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:sin_1n|altera_fft_single_port_rom:\gen_auto:rom_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_1ot3:auto_generated|ALTSYNCRAM        ; AUTO ; ROM              ; Single Clock ; 256          ; 10           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2560   ; 256                         ; 10                          ; --                          ; --                          ; 2560                ; 1    ; fftsign_fft_ii_0_1n1024sin.hex ; M9K_X15_Y13_N0                                                                                                                                                                                                                                     ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:sin_2n|altera_fft_single_port_rom:\gen_auto:rom_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_2ot3:auto_generated|ALTSYNCRAM        ; AUTO ; ROM              ; Single Clock ; 256          ; 10           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2560   ; 256                         ; 10                          ; --                          ; --                          ; 2560                ; 1    ; fftsign_fft_ii_0_2n1024sin.hex ; M9K_X15_Y13_N0                                                                                                                                                                                                                                     ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_3dp_rom:twrom|twid_rom:\gen_M4K:sin_3n|altera_fft_single_port_rom:\gen_auto:rom_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_3ot3:auto_generated|ALTSYNCRAM        ; AUTO ; ROM              ; Single Clock ; 256          ; 10           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2560   ; 256                         ; 10                          ; --                          ; --                          ; 2560                ; 1    ; fftsign_fft_ii_0_3n1024sin.hex ; M9K_X15_Y14_N0                                                                                                                                                                                                                                     ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:0:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_d0q3:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 20           ; 256          ; 20           ; yes                    ; no                      ; yes                    ; yes                     ; 5120   ; 256                         ; 20                          ; 256                         ; 20                          ; 5120                ; 1    ; None                           ; M9K_X15_Y18_N0                                                                                                                                                                                                                                     ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:1:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_d0q3:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 20           ; 256          ; 20           ; yes                    ; no                      ; yes                    ; yes                     ; 5120   ; 256                         ; 20                          ; 256                         ; 20                          ; 5120                ; 1    ; None                           ; M9K_X15_Y19_N0                                                                                                                                                                                                                                     ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:2:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_d0q3:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 20           ; 256          ; 20           ; yes                    ; no                      ; yes                    ; yes                     ; 5120   ; 256                         ; 20                          ; 256                         ; 20                          ; 5120                ; 1    ; None                           ; M9K_X15_Y17_N0                                                                                                                                                                                                                                     ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_4dp_ram:dat_A|asj_fft_data_ram:\gen_rams:3:dat_A|altera_fft_dual_port_ram:\gen_M4K:ram_component|altsyncram:\old_ram_gen:old_ram_component|altsyncram_d0q3:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 20           ; 256          ; 20           ; yes                    ; no                      ; yes                    ; yes                     ; 5120   ; 256                         ; 20                          ; 256                         ; 20                          ; 5120                ; 1    ; None                           ; M9K_X15_Y16_N0                                                                                                                                                                                                                                     ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_cxb_addr:ram_cxb_wr|altshift_taps:sw_0_arr_rtl_0|shift_taps_pnm:auto_generated|altsyncram_2e81:altsyncram2|ALTSYNCRAM                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 15           ; 2            ; 15           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 30     ; 15                          ; 2                           ; 15                          ; 2                           ; 30                  ; 1    ; None                           ; M9K_X27_Y20_N0                                                                                                                                                                                                                                     ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_cxb_addr:ram_cxb_wr|altshift_taps:sw_0_arr_rtl_1|shift_taps_fpm:auto_generated|altsyncram_eh81:altsyncram2|ALTSYNCRAM                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 14           ; 18           ; 14           ; 18           ; yes                    ; no                      ; yes                    ; yes                     ; 252    ; 14                          ; 18                          ; 14                          ; 18                          ; 252                 ; 1    ; None                           ; M9K_X15_Y20_N0                                                                                                                                                                                                                                     ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_twadgen:twid_factors|altshift_taps:twad_temp_rtl_0|shift_taps_amm:auto_generated|altsyncram_4b81:altsyncram2|ALTSYNCRAM                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 6            ; 4            ; 6            ; 4            ; yes                    ; no                      ; yes                    ; yes                     ; 24     ; 6                           ; 4                           ; 6                           ; 4                           ; 24                  ; 1    ; None                           ; M9K_X15_Y12_N0                                                                                                                                                                                                                                     ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_twadgen:twid_factors|altshift_taps:twad_temp_rtl_1|shift_taps_dmm:auto_generated|altsyncram_8b81:altsyncram2|ALTSYNCRAM                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 6            ; 6            ; 6            ; 6            ; yes                    ; no                      ; yes                    ; yes                     ; 36     ; 6                           ; 6                           ; 6                           ; 6                           ; 36                  ; 1    ; None                           ; M9K_X27_Y13_N0                                                                                                                                                                                                                                     ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_wrswgen:get_wr_swtiches|altshift_taps:swd_rtl_0|shift_taps_qnm:auto_generated|altsyncram_4e81:altsyncram2|ALTSYNCRAM                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 2            ; 16           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 32     ; 16                          ; 2                           ; 16                          ; 2                           ; 32                  ; 1    ; None                           ; M9K_X27_Y16_N0                                                                                                                                                                                                                                     ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|auk_dspip_avalon_streaming_sink:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_o2j1:auto_generated|a_dpfifo_cc81:dpfifo|altsyncram_g8j1:FIFOram|ALTSYNCRAM           ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 22           ; 8            ; 22           ; yes                    ; no                      ; yes                    ; yes                     ; 176    ; 8                           ; 20                          ; 8                           ; 20                          ; 160                 ; 1    ; None                           ; M9K_X15_Y15_N0                                                                                                                                                                                                                                     ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; RAM:RAM1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 1024                        ; 10                          ; 1024                        ; 10                          ; 10240               ; 2    ; None                           ; M9K_X27_Y15_N0, M9K_X27_Y14_N0                                                                                                                                                                                                                     ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; RAM:RAM2|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 1024                        ; 10                          ; 1024                        ; 10                          ; 10240               ; 2    ; None                           ; M9K_X27_Y18_N0, M9K_X27_Y17_N0                                                                                                                                                                                                                     ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0b24:auto_generated|ALTSYNCRAM                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 61           ; 2048         ; 61           ; yes                    ; no                      ; yes                    ; no                      ; 124928 ; 2048                        ; 61                          ; 2048                        ; 61                          ; 124928              ; 16   ; None                           ; M9K_X27_Y7_N0, M9K_X27_Y6_N0, M9K_X27_Y11_N0, M9K_X27_Y4_N0, M9K_X15_Y11_N0, M9K_X15_Y9_N0, M9K_X15_Y4_N0, M9K_X15_Y6_N0, M9K_X15_Y8_N0, M9K_X15_Y5_N0, M9K_X15_Y10_N0, M9K_X15_Y7_N0, M9K_X27_Y9_N0, M9K_X27_Y8_N0, M9K_X27_Y10_N0, M9K_X27_Y5_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 46                ;
; Simple Multipliers (18-bit)           ; 20          ; 1                   ; 23                ;
; Embedded Multiplier Blocks            ; 20          ; --                  ; 23                ;
; Embedded Multiplier 9-bit elements    ; 40          ; 2                   ; 46                ;
; Signed Embedded Multipliers           ; 14          ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 6           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; FFT_CT:FFT_CT_inst|lpm_mult:Mult1|mult_l5t:auto_generated|mac_out2                                                                                                                                                                                                                                                                                                                                                         ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FFT_CT:FFT_CT_inst|lpm_mult:Mult1|mult_l5t:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                     ;                            ; DSPMULT_X20_Y8_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT_CT:FFT_CT_inst|lpm_mult:Mult0|mult_l5t:auto_generated|mac_out2                                                                                                                                                                                                                                                                                                                                                         ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FFT_CT:FFT_CT_inst|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                     ;                            ; DSPMULT_X20_Y7_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|w305w[0]                                                                                                                                                                                                                                                                                                                                                         ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                     ;                            ; DSPMULT_X20_Y6_N0  ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_out4                                                                                                                                                                                                                                                                                                                                                         ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y5_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult3                                                                                                                                                                                                                                                                                                                                                     ;                            ; DSPMULT_X20_Y5_N0  ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_out6                                                                                                                                                                                                                                                                                                                                                         ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y2_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FFT_CT:FFT_CT_inst|lpm_mult:Mult3|mult_idt:auto_generated|mac_mult5                                                                                                                                                                                                                                                                                                                                                     ;                            ; DSPMULT_X20_Y2_N0  ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; FFT_CT:FFT_CT_inst|lpm_mult:Mult2|mult_idt:auto_generated|w305w[0]                                                                                                                                                                                                                                                                                                                                                         ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y4_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FFT_CT:FFT_CT_inst|lpm_mult:Mult2|mult_idt:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                     ;                            ; DSPMULT_X20_Y4_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; FFT_CT:FFT_CT_inst|lpm_mult:Mult2|mult_idt:auto_generated|mac_out4                                                                                                                                                                                                                                                                                                                                                         ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y3_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FFT_CT:FFT_CT_inst|lpm_mult:Mult2|mult_idt:auto_generated|mac_mult3                                                                                                                                                                                                                                                                                                                                                     ;                            ; DSPMULT_X20_Y3_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; FFT_CT:FFT_CT_inst|lpm_mult:Mult2|mult_idt:auto_generated|mac_out6                                                                                                                                                                                                                                                                                                                                                         ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y1_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FFT_CT:FFT_CT_inst|lpm_mult:Mult2|mult_idt:auto_generated|mac_mult5                                                                                                                                                                                                                                                                                                                                                     ;                            ; DSPMULT_X20_Y1_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_kk6g:auto_generated|ded_mult_9a91:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_kk6g:auto_generated|ded_mult_9a91:ded_mult2|mac_mult8 ;                            ; DSPMULT_X20_Y15_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_kk6g:auto_generated|ded_mult_9a91:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_kk6g:auto_generated|ded_mult_9a91:ded_mult1|mac_mult8 ;                            ; DSPMULT_X20_Y10_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_ll6g:auto_generated|ded_mult_9a91:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_ll6g:auto_generated|ded_mult_9a91:ded_mult2|mac_mult8 ;                            ; DSPMULT_X20_Y13_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_ll6g:auto_generated|ded_mult_9a91:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm1|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_ll6g:auto_generated|ded_mult_9a91:ded_mult1|mac_mult8 ;                            ; DSPMULT_X20_Y14_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_kk6g:auto_generated|ded_mult_9a91:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_kk6g:auto_generated|ded_mult_9a91:ded_mult2|mac_mult8 ;                            ; DSPMULT_X20_Y20_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_kk6g:auto_generated|ded_mult_9a91:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_kk6g:auto_generated|ded_mult_9a91:ded_mult1|mac_mult8 ;                            ; DSPMULT_X20_Y21_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_ll6g:auto_generated|ded_mult_9a91:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_ll6g:auto_generated|ded_mult_9a91:ded_mult2|mac_mult8 ;                            ; DSPMULT_X20_Y18_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_ll6g:auto_generated|ded_mult_9a91:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm2|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_ll6g:auto_generated|ded_mult_9a91:ded_mult1|mac_mult8 ;                            ; DSPMULT_X20_Y17_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_kk6g:auto_generated|ded_mult_9a91:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_kk6g:auto_generated|ded_mult_9a91:ded_mult2|mac_mult8 ;                            ; DSPMULT_X20_Y16_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_kk6g:auto_generated|ded_mult_9a91:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ma|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_kk6g:auto_generated|ded_mult_9a91:ded_mult1|mac_mult8 ;                            ; DSPMULT_X20_Y19_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_ll6g:auto_generated|ded_mult_9a91:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_ll6g:auto_generated|ded_mult_9a91:ded_mult2|mac_mult8 ;                            ; DSPMULT_X20_Y12_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_ll6g:auto_generated|ded_mult_9a91:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_cmult_std:\gen_da0:gen_std:cm3|asj_fft_mult_add:\gen_ma:gen_ma_full:ms|altera_fft_mult_add:MULT_ADD_component|altera_fft_mult_add_old:\use_old_mult_add_gen:ALTMULT_ADD_component|altmult_add:ALTMULT_ADD_component|mult_add_ll6g:auto_generated|ded_mult_9a91:ded_mult1|mac_mult8 ;                            ; DSPMULT_X20_Y11_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 7,860 / 32,401 ( 24 % ) ;
; C16 interconnects     ; 35 / 1,326 ( 3 % )      ;
; C4 interconnects      ; 4,106 / 21,816 ( 19 % ) ;
; Direct links          ; 1,222 / 32,401 ( 4 % )  ;
; Global clocks         ; 7 / 10 ( 70 % )         ;
; Local interconnects   ; 2,887 / 10,320 ( 28 % ) ;
; R24 interconnects     ; 71 / 1,289 ( 6 % )      ;
; R4 interconnects      ; 5,294 / 28,186 ( 19 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.84) ; Number of LABs  (Total = 476) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 13                            ;
; 2                                           ; 11                            ;
; 3                                           ; 10                            ;
; 4                                           ; 9                             ;
; 5                                           ; 5                             ;
; 6                                           ; 11                            ;
; 7                                           ; 4                             ;
; 8                                           ; 7                             ;
; 9                                           ; 10                            ;
; 10                                          ; 26                            ;
; 11                                          ; 23                            ;
; 12                                          ; 23                            ;
; 13                                          ; 32                            ;
; 14                                          ; 35                            ;
; 15                                          ; 59                            ;
; 16                                          ; 198                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.86) ; Number of LABs  (Total = 476) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 125                           ;
; 1 Clock                            ; 326                           ;
; 1 Clock enable                     ; 260                           ;
; 1 Sync. clear                      ; 36                            ;
; 1 Sync. load                       ; 57                            ;
; 2 Clock enables                    ; 29                            ;
; 2 Clocks                           ; 50                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.78) ; Number of LABs  (Total = 476) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 8                             ;
; 2                                            ; 8                             ;
; 3                                            ; 4                             ;
; 4                                            ; 9                             ;
; 5                                            ; 5                             ;
; 6                                            ; 9                             ;
; 7                                            ; 6                             ;
; 8                                            ; 11                            ;
; 9                                            ; 6                             ;
; 10                                           ; 9                             ;
; 11                                           ; 7                             ;
; 12                                           ; 9                             ;
; 13                                           ; 6                             ;
; 14                                           ; 14                            ;
; 15                                           ; 19                            ;
; 16                                           ; 63                            ;
; 17                                           ; 8                             ;
; 18                                           ; 7                             ;
; 19                                           ; 7                             ;
; 20                                           ; 23                            ;
; 21                                           ; 12                            ;
; 22                                           ; 22                            ;
; 23                                           ; 13                            ;
; 24                                           ; 29                            ;
; 25                                           ; 5                             ;
; 26                                           ; 24                            ;
; 27                                           ; 18                            ;
; 28                                           ; 29                            ;
; 29                                           ; 15                            ;
; 30                                           ; 32                            ;
; 31                                           ; 5                             ;
; 32                                           ; 33                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.67) ; Number of LABs  (Total = 476) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 2                             ;
; 1                                               ; 34                            ;
; 2                                               ; 43                            ;
; 3                                               ; 43                            ;
; 4                                               ; 38                            ;
; 5                                               ; 16                            ;
; 6                                               ; 22                            ;
; 7                                               ; 28                            ;
; 8                                               ; 35                            ;
; 9                                               ; 31                            ;
; 10                                              ; 42                            ;
; 11                                              ; 32                            ;
; 12                                              ; 37                            ;
; 13                                              ; 25                            ;
; 14                                              ; 20                            ;
; 15                                              ; 9                             ;
; 16                                              ; 13                            ;
; 17                                              ; 1                             ;
; 18                                              ; 1                             ;
; 19                                              ; 1                             ;
; 20                                              ; 0                             ;
; 21                                              ; 2                             ;
; 22                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 13.73) ; Number of LABs  (Total = 476) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 13                            ;
; 3                                            ; 26                            ;
; 4                                            ; 18                            ;
; 5                                            ; 12                            ;
; 6                                            ; 18                            ;
; 7                                            ; 15                            ;
; 8                                            ; 25                            ;
; 9                                            ; 23                            ;
; 10                                           ; 28                            ;
; 11                                           ; 14                            ;
; 12                                           ; 24                            ;
; 13                                           ; 25                            ;
; 14                                           ; 30                            ;
; 15                                           ; 30                            ;
; 16                                           ; 17                            ;
; 17                                           ; 14                            ;
; 18                                           ; 14                            ;
; 19                                           ; 12                            ;
; 20                                           ; 11                            ;
; 21                                           ; 17                            ;
; 22                                           ; 15                            ;
; 23                                           ; 15                            ;
; 24                                           ; 16                            ;
; 25                                           ; 20                            ;
; 26                                           ; 4                             ;
; 27                                           ; 2                             ;
; 28                                           ; 2                             ;
; 29                                           ; 5                             ;
; 30                                           ; 6                             ;
; 31                                           ; 1                             ;
; 32                                           ; 1                             ;
; 33                                           ; 0                             ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 13           ; 0            ; 13           ; 0            ; 0            ; 17        ; 13           ; 0            ; 17        ; 17        ; 0            ; 1            ; 0            ; 0            ; 12           ; 0            ; 1            ; 12           ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 17        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 17           ; 4            ; 17           ; 17           ; 0         ; 4            ; 17           ; 0         ; 0         ; 17           ; 16           ; 17           ; 17           ; 5            ; 17           ; 16           ; 5            ; 17           ; 17           ; 17           ; 16           ; 17           ; 17           ; 17           ; 17           ; 17           ; 0         ; 17           ; 17           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; ADC_clk             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sys_rst             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sys_clk             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_signal[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_signal[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_signal[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_signal[9]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_signal[8]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_signal[7]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_signal[6]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_signal[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_signal[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_signal[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 14 of the 14 processors detected
Info (119006): Selected device EP4CE10F17C6 for design "signaldiv"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "PLL:PLL_inst|altpll:altpll_component|PLL_altpll1:auto_generated|pll1" as Cyclone IV E PLL type File: D:/3event/23H/quartus_prj/db/pll_altpll1.v Line: 50
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL:PLL_inst|altpll:altpll_component|PLL_altpll1:auto_generated|wire_pll1_clk[0] port File: D:/3event/23H/quartus_prj/db/pll_altpll1.v Line: 50
    Info (15099): Implementing clock multiplication of 13, clock division of 127, and phase shift of 0 degrees (0 ps) for PLL:PLL_inst|altpll:altpll_component|PLL_altpll1:auto_generated|wire_pll1_clk[1] port File: D:/3event/23H/quartus_prj/db/pll_altpll1.v Line: 50
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
    Info (176445): Device EP4CE22F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'signaldiv.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: sys_clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register FFT_CT:FFT_CT_inst|sqrt:sqrtA_inst|altsqrt:ALTSQRT_component|dffpipe:a_delay|sr[0][8] is being clocked by sys_clk
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: PLL_inst|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: PLL_inst|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node PLL:PLL_inst|altpll:altpll_component|PLL_altpll1:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: D:/3event/23H/quartus_prj/db/pll_altpll1.v Line: 92
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node PLL:PLL_inst|altpll:altpll_component|PLL_altpll1:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_1) File: D:/3event/23H/quartus_prj/db/pll_altpll1.v Line: 92
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node sys_clk~input (placed in PIN E1 (CLK1, DIFFCLK_0n)) File: D:/3event/23H/rtl/RAMstate.v Line: 3
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sys_rst~input (placed in PIN M15 (CLK6, DIFFCLK_3p)) File: D:/3event/23H/rtl/RAMstate.v Line: 5
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node rst_real~0 File: D:/3event/23H/rtl/RAMstate.v Line: 24
        Info (176357): Destination node FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|fft_s1_cur.WAIT_FOR_INPUT~0 File: D:/3event/23H/quartus_prj/ip_core/fft/fftsign/synthesis/submodules/asj_fft_si_se_so_b.vhd Line: 230
        Info (176357): Destination node FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|fft_s1_cur.WRITE_INPUT~0 File: D:/3event/23H/quartus_prj/ip_core/fft/fftsign/synthesis/submodules/asj_fft_si_se_so_b.vhd Line: 230
        Info (176357): Destination node FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_bfp_ctrl:bfpc|blk_exp~0 File: D:/3event/23H/quartus_prj/ip_core/fft/fftsign/synthesis/submodules/asj_fft_bfp_ctrl.vhd Line: 110
        Info (176357): Destination node FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_bfp_ctrl:bfpc|blk_exp~2 File: D:/3event/23H/quartus_prj/ip_core/fft/fftsign/synthesis/submodules/asj_fft_bfp_ctrl.vhd Line: 110
        Info (176357): Destination node FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_bfp_ctrl:bfpc|blk_exp~3 File: D:/3event/23H/quartus_prj/ip_core/fft/fftsign/synthesis/submodules/asj_fft_bfp_ctrl.vhd Line: 110
        Info (176357): Destination node FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_bfp_ctrl:bfpc|blk_exp~4 File: D:/3event/23H/quartus_prj/ip_core/fft/fftsign/synthesis/submodules/asj_fft_bfp_ctrl.vhd Line: 110
        Info (176357): Destination node FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_bfp_ctrl:bfpc|blk_exp~5 File: D:/3event/23H/quartus_prj/ip_core/fft/fftsign/synthesis/submodules/asj_fft_bfp_ctrl.vhd Line: 110
        Info (176357): Destination node FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_bfp_ctrl:bfpc|blk_exp~6 File: D:/3event/23H/quartus_prj/ip_core/fft/fftsign/synthesis/submodules/asj_fft_bfp_ctrl.vhd Line: 110
        Info (176357): Destination node FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|data_real_o~0 File: D:/3event/23H/quartus_prj/ip_core/fft/fftsign/synthesis/submodules/asj_fft_lpp_serial.vhd Line: 59
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node rst_real~0  File: D:/3event/23H/rtl/RAMstate.v Line: 24
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|master_sink_ena File: D:/3event/23H/quartus_prj/ip_core/fft/fftsign/synthesis/submodules/asj_fft_si_se_so_b.vhd Line: 102
        Info (176357): Destination node FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|sink_in_work File: D:/3event/23H/quartus_prj/ip_core/fft/fftsign/synthesis/submodules/asj_fft_si_se_so_b.vhd Line: 125
        Info (176357): Destination node FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_in_write_sgl:writer|rdy_for_next_block File: D:/3event/23H/quartus_prj/ip_core/fft/fftsign/synthesis/submodules/asj_fft_in_write_sgl.vhd Line: 262
        Info (176357): Destination node FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_in_write_sgl:writer|disable_wr File: D:/3event/23H/quartus_prj/ip_core/fft/fftsign/synthesis/submodules/asj_fft_in_write_sgl.vhd Line: 59
        Info (176357): Destination node FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_in_write_sgl:writer|burst_count_en File: D:/3event/23H/quartus_prj/ip_core/fft/fftsign/synthesis/submodules/asj_fft_in_write_sgl.vhd Line: 108
        Info (176357): Destination node FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_bfp_o:\gen_disc:bfp_detect|sdetd.DISABLE File: D:/3event/23H/quartus_prj/ip_core/fft/fftsign/synthesis/submodules/asj_fft_bfp_o.vhd Line: 108
        Info (176357): Destination node FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_bfp_o:\gen_disc:bfp_detect|sdetd.ENABLE File: D:/3event/23H/quartus_prj/ip_core/fft/fftsign/synthesis/submodules/asj_fft_bfp_o.vhd Line: 108
        Info (176357): Destination node FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_dft_bfp:bfpdft|asj_fft_bfp_o:\gen_disc:bfp_detect|sdetd.BLOCK_READY File: D:/3event/23H/quartus_prj/ip_core/fft/fftsign/synthesis/submodules/asj_fft_bfp_o.vhd Line: 108
        Info (176357): Destination node FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_lpprdadgen:\gen_radix_4_last_pass:gen_lpp_addr|en_i File: D:/3event/23H/quartus_prj/ip_core/fft/fftsign/synthesis/submodules/asj_fft_lpprdadgen.vhd Line: 74
        Info (176357): Destination node FFT_CT:FFT_CT_inst|fftsign:FFT_C|fftsign_fft_ii_0:fft_ii_0|asj_fft_si_se_so_b:asj_fft_si_se_so_b_inst|asj_fft_lpp_serial:\gen_radix_4_last_pass:lpp|data_val_i File: D:/3event/23H/quartus_prj/ip_core/fft/fftsign/synthesis/submodules/asj_fft_lpp_serial.vhd Line: 149
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all  File: d:/quartus18.0/quartus/libraries/megafunctions/sld_signaltap_impl.vhd Line: 882
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0 File: d:/quartus18.0/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 356
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0 File: d:/quartus18.0/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset File: d:/quartus18.0/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 77 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 77 register duplicates
Warning (15064): PLL "PLL:PLL_inst|altpll:altpll_component|PLL_altpll1:auto_generated|pll1" output port clk[1] feeds output pin "ADC_clk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: D:/3event/23H/quartus_prj/db/pll_altpll1.v Line: 50
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 17% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 27% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 0.44 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file D:/3event/23H/quartus_prj/output_files/signaldiv.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 6420 megabytes
    Info: Processing ended: Wed Jan 21 23:30:13 2026
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:19


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/3event/23H/quartus_prj/output_files/signaldiv.fit.smsg.


