# Advanced Semiconductor Process Analysis

本リポジトリは、FinFET から GAA（Gate-All-Around）への技術移行、および先端ノードにおけるプロセスフロー・制約・設計支援技術（OPCなど）に関する比較・解析資料をまとめたものです。半導体教育・研究・技術企画における基礎資料として活用可能です。

## 構成ファイル一覧

| ファイル名 | 内容概要 |
|------------|----------|
| `compare_finfet_vs_gaa.md` | FinFET と GAA の構造・電気的特性・製造工程・スケーリングにおける比較分析 |
| `process_flow_finfet.md` | FinFET プロセスフローの主要ステップ（FEOL/BEOL含む） |
| `process_flow_gmns.md` | GAA（Gate-All-Around）/nanosheet構造のプロセスフローとFinFETとの違い |
| `node_scaling_opc.md` | ノード縮小におけるOPC（Optical Proximity Correction）・EUV活用などの補正技術と限界 |
| `process_limitations.md` | 先端ノードでのプロセス制約（ラインエッジラフネス、寸法ばらつき、チャネル制御など）に関する整理 |

## 対象読者

- 半導体業界の若手エンジニア
- 高専・大学・大学院で半導体工学を学ぶ学生
- 技術企画・研究開発部門の技術者

## 使用技術・キーワード

- FinFET, GAA (Gate-All-Around), Nanosheet Transistor
- Process Flow, EUV Lithography, OPC (Optical Proximity Correction)
- Node Scaling, LER (Line Edge Roughness), Channel Control

## ライセンス

MIT License に基づき公開されています。教育・研究・非営利利用に自由にご活用ください。

## 貢献・連絡

誤記・加筆・図表追加など歓迎します。Pull Request または Issue にてご連絡ください。
