# 目前在复现方面存在的问题
## 上板
- 可以在 vivado 中进行综合, 但是学校的提供的板子性能不足以支持上板

# 流程
> 可以参考 CPU 设计实战的过程: 流水线->异常和中断->AXI 总线->(TLB->Cache)/(Cache->TLB)->多发射->乱序
1. 设计一个 7 段流水线
	1. 顺序单发射
	2. 记分牌
2. 添加 csr
3. 添加总线（axi）
4. 添加 cache

# 正确性验证
使用发布包中的内容, 而不是 chiplab 
在 verilator 的仿真中无法使用 xilinx 的 ip 核, 而发布包是使用 vivado 项目进行的
今年的发布包还未发布, 暂时使用往年的: [LoongsonEdu/nscscc-team-la32r](https://gitee.com/loongson-edu/nscscc-team-la32r)

# CPU 的设计方法
使用 SpinalHDL, 主要参考 VexRiscv/NOP-core/ZenCove, 使用 Pipeline+Plugin 的方式实现