AWIN_DDMA_CTL_DMA_ADDR_IO,VAR_0
AWIN_DDMA_CTL_DMA_ADDR_LINEAR,VAR_1
AWIN_DDMA_CTL_DST_ADDR_MODE_SHIFT,VAR_2
AWIN_DDMA_CTL_REG,VAR_3
AWIN_DDMA_CTL_SRC_ADDR_MODE_SHIFT,VAR_4
AWIN_DDMA_PARA_DST_DATA_BLK_SIZ_SHIFT,VAR_5
AWIN_DDMA_PARA_DST_WAIT_CYC_SHIFT,VAR_6
AWIN_DDMA_PARA_REG,VAR_7
AWIN_DDMA_PARA_SRC_DATA_BLK_SIZ_SHIFT,VAR_8
AWIN_DDMA_PARA_SRC_WAIT_CYC_SHIFT,VAR_9
AWIN_DMA_CTL_BURST_LEN_1,VAR_10
AWIN_DMA_CTL_BURST_LEN_4,VAR_11
AWIN_DMA_CTL_BURST_LEN_8,VAR_12
AWIN_DMA_CTL_DATA_WIDTH_16,VAR_13
AWIN_DMA_CTL_DATA_WIDTH_32,VAR_14
AWIN_DMA_CTL_DATA_WIDTH_8,VAR_15
AWIN_DMA_CTL_DST_BURST_LEN_SHIFT,VAR_16
AWIN_DMA_CTL_DST_DATA_WIDTH_SHIFT,VAR_17
AWIN_DMA_CTL_DST_DRQ_TYPE_SHIFT,VAR_18
AWIN_DMA_CTL_SRC_BURST_LEN_SHIFT,VAR_19
AWIN_DMA_CTL_SRC_DATA_WIDTH_SHIFT,VAR_20
AWIN_DMA_CTL_SRC_DRQ_TYPE_SHIFT,VAR_21
AWIN_NDMA_CTL_DST_ADDR_NOINCR,VAR_22
AWIN_NDMA_CTL_REG,VAR_23
AWIN_NDMA_CTL_SRC_ADDR_NOINCR,VAR_24
CH_NDMA,VAR_25
DMACH_WRITE,FUNC_0
EINVAL,VAR_26
a10dmac_set_config,FUNC_1
dev,VAR_27
priv,VAR_28
cfg,VAR_29
ch,VAR_30
val,VAR_31
dst_dw,VAR_32
dst_bl,VAR_33
dst_bs,VAR_34
dst_wc,VAR_35
dst_am,VAR_36
src_dw,VAR_37
src_bl,VAR_38
src_bs,VAR_39
src_wc,VAR_40
src_am,VAR_41
