# Trabajo Practico 5 - Gestion de Memoria
## Ejercicio 1
### a. 
El programa define `N = 240000` y `BSIZE = 4096`, por lo que la cantidad total de memoria solicitada es:
`N * BSIZE` = `240000 * 4096` = `983,040,000` bytes
### b. 
El tiempo de ejecucion, utilizando el comando `time` es de 8,61 segundos
### c. 
- la variable `pp` es global por lo que se almacena en el segmento de datos
- las variables `i,j,k` son locales de la funcion main() por lo que se almacena en la pila (stack)

### d.
la memoria asignada por `malloc` se ubica en el segmento heap, que es parecido al stack pero esta en direcciones mas bajas y crece hacia direcciones mas altas

### e.
Agregando estas lineas al comienzo del main
```
printf("Direcci√≥n de main: %p\n", (void*)main);
printf("Direcci√≥n de i: %p\n", (void*)&i);
printf("Direcci√≥n de j: %p\n", (void*)&j);
```
Obtengo:
```
Direcci√≥n de main: 0x100947d24
Direcci√≥n de i: 0x16f4bb0c8
Direcci√≥n de j: 0x16f4bb0c4
```

### f.
ejecute vmmap

- segmento de texto
  DV : 100814000-100818000
  TV : 16 KB

- segmento de datos
  DV: 100818000-10081c000
  TV: 16KB

- heap ‚Üí memoria din√°mica
  DV:         
  133800000-13b800000   
  13b800000-143800000    
  143800000-14b800000   
  14b800000-153800000    
  153800000-15b800000    
  15b800000-163800000   
  163800000-166180000 
  TV: 937.5M
  
- stack ‚Üí pila 
  DV: 16b5ec000-16edf0000
  TV: 56 MB

### f. i
Coincide aproximadamente la cantidad de memoria virtual utilizada que la que se reservo.
  
## Ejercicio 2
### a. 
El tiempo de ejecucion de la version 1 es de 21,01s
El tiempo de ejecucion de la version 2 es de 5,22s
El tiempo de ejecucion de la version 3 es de 8,55s

### b.
Version 1: 
Performance counter stats for './ej1':

       995.670.045      dTLB-store-misses                                          
     1.008.933.732      cache-misses                                                

      21,008444547 seconds time elapsed

      20,657441000 seconds user
       0,327642000 seconds sys
Version 2: 
Performance counter stats for './v2':

         1.602.284      dTLB-store-misses                                          
        16.324.885      cache-misses                                                

       5,216423308 seconds time elapsed

       4,919403000 seconds user
       0,291727000 seconds sys

Version 3: 
Performance counter stats for './v3':

       260.845.787      dTLB-store-misses                                          
       270.903.691      cache-misses                                                

       8,554540110 seconds time elapsed

       8,251713000 seconds user
       0,287711000 seconds sys

  ### üìä Resumen de rendimiento (perf)

| Versi√≥n   | `dTLB-store-misses`     | `cache-misses`        | Tiempo total (s) |
|-----------|--------------------------|------------------------|------------------|
| Versi√≥n 1 | 995.670.045              | 1.008.933.732          | 21,01            |
| Versi√≥n 2 | 1.602.284                | 16.324.885             | 5,22             |
| Versi√≥n 3 | 260.845.787              | 270.903.691            | 8,55             |


üîπ La TLB (Translation Locaside Buffer) es una cache que se encuentra dentro de la MMU (Memory Managment Unit) y que almacena traducciones recientes de direcciones virtuales a direcciones f√≠sicas. Contiene parte de la tabla de paginas del proceso que se esta ejecutando. Se utiliza para acelerar el proceso de traducci√≥n de direcciones de memoria en sistemas con memoria virtual, si la TLB tiene la pagina q se necesita se produce un hit sino es un fallo.
üîπ  La Cache de Datos es una memoria rapida que se encuentra dentro del procesador y que almacena datos frecuentemente usados. Contiene datos que el procesador accede frecuenemente, suele estar dividida en varios niveles. Y se utiliza para reducir el tiempo de acceso a los datos que estan en RAM.

### 1. Version con peor rendimiento
La versi√≥n 1  tiene el peor rendimiento con 21,01 segundos. Es la que tiene mayor fallos de TLB y de Cache de datos, esto se debe a que su recorrido se realiza por columnas, primero avanza en j y dsp en i. cada cambio en i implica saltar una pagina. Este patron de acceso rompe la localidad espacial y fuerza el uso de usar muchas paginas diferentes, por lo que aumenta los fallos de tlb y reduce la efectividad de la cache, esto genera un mal rendimiento.

### 2. 
La version 2 tiene el mejor rendimiento con 5,22 segundos. Esta version recorre la memoria por filas, esto aprovecha la localidad espacial ya que se accede a datos contiguos y tambien reduce los fallos de TLB ya que cada pagina se utiliza completamente antes de pasar a la otra. Como su recorrido es eficiente en cuanto a fallos de cache y de TLB tiene un mejor rendimiento.

### 3. 
Versi√≥n 2 (mejor) accede por filas completas, lo que maximiza la localidad de cach√© y minimiza los fallos de la TLB.

Versi√≥n 3 (rendimiento intermedio) accede por bloques verticales: accede a 4 columnas a la vez, luego salta, y repite.

Como resultado la version 3 tiene menos cache misses que la version 1 pero aun asi accede de manera entrecortada a las paginas lo que genera mas fallos de cache que la version 2. 

Conclusion: la forma de recorrer la memoria tiene impacto en el uso de la tlb y cache , mientras mas localizada y secuencial sea la lectura el programa tendra mejor rendimiento 

## Ejercicio 3.

## Direcciones virtuales en arquitectura AMD64 (x86-64) con p√°ginas de 4KB

En un sistema Linux actual que corre sobre procesadores Intel/AMD con arquitectura **AMD64**, se utiliza un esquema de **paginaci√≥n jer√°rquica de 4 niveles** cuando el tama√±o de p√°gina es de **4 KB**.

### üß† Estructura de una direcci√≥n virtual (48 bits)

Una direcci√≥n virtual de 48 bits se divide en campos que corresponden a los distintos niveles de la jerarqu√≠a de traducci√≥n:

| Bits       | Nombre del nivel                      | Descripci√≥n                          |
|------------|----------------------------------------|--------------------------------------|
| 47 ‚Äì 39    | **PML4** (Page Map Level 4)            | √çndice en la tabla PML4              |
| 38 ‚Äì 30    | **PDPT** (Page Directory Pointer Table)| √çndice en la tabla PDPT              |
| 29 ‚Äì 21    | **PD** (Page Directory)                | √çndice en el directorio de p√°ginas   |
| 20 ‚Äì 12    | **PT** (Page Table)                    | √çndice en la tabla de p√°ginas        |
| 11 ‚Äì 0     | **Offset** dentro de la p√°gina         | Desplazamiento dentro de la p√°gina   |

Cada uno de estos niveles contiene **512 entradas**, ya que cada √≠ndice tiene 9 bits (2‚Åπ = 512).

---

### üì¶ Tama√±o de las tablas de p√°ginas

Todas las tablas involucradas en el proceso de traducci√≥n (PML4, PDPT, PD, PT) tienen las siguientes caracter√≠sticas:

- **Cantidad de entradas:** 512
- **Tama√±o de cada entrada:** 8 bytes (64 bits)
- **Tama√±o total de cada tabla:** `512 √ó 8 = 4096 bytes = 4 KB`

---

### ‚úÖ Nombres y tama√±os seg√∫n AMD Programmer's Manual

| Nivel | Nombre (seg√∫n AMD)              | Tama√±o | Entradas |
|-------|----------------------------------|--------|----------|
| 1     | Page Table                       | 4 KB   | 512      |
| 2     | Page Directory Table             | 4 KB   | 512      |
| 3     | Page Directory Pointer Table     | 4 KB   | 512      |
| 4     | Page Map Level 4 Table (PML4)    | 4 KB   | 512      |

---

> üìå Nota: Aunque la arquitectura define direcciones de 64 bits, los sistemas actuales usan solo 48 bits efectivos. Los 16 bits superiores deben ser una extensi√≥n del bit 47 (extensi√≥n de signo), por lo que las direcciones virtuales v√°lidas est√°n en el rango de ¬±2‚Å¥‚Å∑.

### ¬øCu√°ntos bits realmente se utilizan de la direcci√≥n virtual?

Actualmente, se utilizan **48 bits** de los 64 posibles. Esto permite direccionar hasta 256 TiB (2‚Å¥‚Å∏ bytes) de espacio de direcciones virtuales.

### ¬øCu√°l es el tama√±o m√°ximo de memoria virtual que un proceso puede utilizar?

El tama√±o m√°ximo es **2‚Å¥‚Å∏ bytes = 256 TiB** (te√≥ricos), aunque en la pr√°ctica, los sistemas operativos limitan este valor. Por ejemplo, Linux puede reservar menos dependiendo de la configuraci√≥n del kernel y de la arquitectura espec√≠fica.

---

### ¬øC√≥mo es posible que un proceso funcione si el tama√±o de memoria virtual que utiliza es mayor que la memoria f√≠sica?

Gracias a la **memoria virtual** y al uso de mecanismos como:

- **Paginaci√≥n bajo demanda**: solo se cargan en memoria f√≠sica las p√°ginas que realmente se usan.
- **Swapping**: p√°ginas no utilizadas se almacenan temporalmente en disco.
- **TLB y MMU**: permiten que el sistema operativo gestione din√°micamente la traducci√≥n entre direcciones virtuales y f√≠sicas.

Esto permite que un proceso vea un espacio de memoria continuo mucho mayor que la memoria f√≠sica disponible.

---

### Sea un proceso que utiliza un total de 128 MB de memoria en este sistema.  
**¬øCu√°ntas p√°ginas necesita cargar el SO para que el proceso comience a ejecutarse?**

Si el proceso usa 128 MB de memoria y cada p√°gina tiene 4 KB:

\[
\frac{128\ \text{MB}}{4\ \text{KB}} = \frac{128 \times 2^{20}}{4 \times 2^{10}} = 32,768\ \text{p√°ginas}
\]

Sin embargo, **el sistema operativo no necesita cargar todas esas p√°ginas al inicio**. Con **paginaci√≥n bajo demanda**, solo necesita cargar:

- Las **p√°ginas que contienen el c√≥digo inicial (por ejemplo, main)**.
- Las estructuras necesarias para comenzar la ejecuci√≥n (stack, heap m√≠nimo, etc.).
- Las tablas de p√°ginas correspondientes.

Esto puede significar que bastan con unas **decenas de p√°ginas** reales cargadas inicialmente.


La fragmentaci√≥n es cuando:  
Se asigna una unidad fija de memoria (una p√°gina, por ejemplo 4 KB), pero el proceso solo necesita una parte de ella.
Ejemplo: si se asigna una p√°gina de 4 KB pero solo se usan 2 KB, los 2 KB restantes est√°n desperdiciados.
