/* Generated by Yosys 0.9 (git sha1 1979e0b) */

module signedaddition(a, b, s, overflow);
  wire _00_;
  wire _01_;
  wire _02_;
  wire _03_;
  wire _04_;
  wire _05_;
  wire _06_;
  wire _07_;
  wire _08_;
  wire _09_;
  wire _10_;
  wire _11_;
  wire _12_;
  wire _13_;
  wire _14_;
  wire _15_;
  wire _16_;
  wire _17_;
  wire _18_;
  wire _19_;
  wire _20_;
  wire _21_;
  wire _22_;
  wire _23_;
  wire _24_;
  wire _25_;
  wire _26_;
  wire _27_;
  wire _28_;
  wire _29_;
  wire _30_;
  wire _31_;
  wire _32_;
  wire _33_;
  wire _34_;
  wire _35_;
  wire _36_;
  wire _37_;
  wire _38_;
  wire _39_;
  wire _40_;
  wire _41_;
  input [7:0] a;
  input [7:0] b;
  output overflow;
  output [7:0] s;
  NAND2_X1 _42_ (
    .A1(b[1]),
    .A2(a[1]),
    .ZN(_00_)
  );
  NOR2_X2 _43_ (
    .A1(b[1]),
    .A2(a[1]),
    .ZN(_01_)
  );
  NAND2_X2 _44_ (
    .A1(b[0]),
    .A2(a[0]),
    .ZN(_02_)
  );
  OAI21_X4 _45_ (
    .A(_00_),
    .B1(_01_),
    .B2(_02_),
    .ZN(_03_)
  );
  XOR2_X2 _46_ (
    .A(b[2]),
    .B(a[2]),
    .Z(_04_)
  );
  NAND2_X2 _47_ (
    .A1(_03_),
    .A2(_04_),
    .ZN(_05_)
  );
  NAND2_X1 _48_ (
    .A1(b[2]),
    .A2(a[2]),
    .ZN(_06_)
  );
  NAND2_X4 _49_ (
    .A1(_05_),
    .A2(_06_),
    .ZN(_07_)
  );
  XOR2_X2 _50_ (
    .A(b[3]),
    .B(a[3]),
    .Z(_08_)
  );
  NAND2_X4 _51_ (
    .A1(_07_),
    .A2(_08_),
    .ZN(_09_)
  );
  NAND2_X1 _52_ (
    .A1(b[3]),
    .A2(a[3]),
    .ZN(_10_)
  );
  NAND2_X4 _53_ (
    .A1(_09_),
    .A2(_10_),
    .ZN(_11_)
  );
  XOR2_X2 _54_ (
    .A(b[4]),
    .B(a[4]),
    .Z(_12_)
  );
  NAND2_X4 _55_ (
    .A1(_11_),
    .A2(_12_),
    .ZN(_13_)
  );
  NAND2_X1 _56_ (
    .A1(b[4]),
    .A2(a[4]),
    .ZN(_14_)
  );
  NAND2_X4 _57_ (
    .A1(_13_),
    .A2(_14_),
    .ZN(_15_)
  );
  XOR2_X2 _58_ (
    .A(b[5]),
    .B(a[5]),
    .Z(_16_)
  );
  NAND2_X4 _59_ (
    .A1(_15_),
    .A2(_16_),
    .ZN(_17_)
  );
  NAND2_X1 _60_ (
    .A1(b[5]),
    .A2(a[5]),
    .ZN(_18_)
  );
  NAND2_X4 _61_ (
    .A1(_17_),
    .A2(_18_),
    .ZN(_19_)
  );
  XOR2_X1 _62_ (
    .A(b[6]),
    .B(a[6]),
    .Z(_20_)
  );
  NAND2_X4 _63_ (
    .A1(_19_),
    .A2(_20_),
    .ZN(_21_)
  );
  NAND2_X1 _64_ (
    .A1(b[6]),
    .A2(a[6]),
    .ZN(_22_)
  );
  NAND2_X4 _65_ (
    .A1(_21_),
    .A2(_22_),
    .ZN(_23_)
  );
  NOR2_X1 _66_ (
    .A1(b[7]),
    .A2(a[7]),
    .ZN(_24_)
  );
  INV_X1 _67_ (
    .A(_24_),
    .ZN(_25_)
  );
  NAND2_X1 _68_ (
    .A1(b[7]),
    .A2(a[7]),
    .ZN(_26_)
  );
  NAND2_X1 _69_ (
    .A1(_25_),
    .A2(_26_),
    .ZN(_27_)
  );
  INV_X1 _70_ (
    .A(_27_),
    .ZN(_28_)
  );
  NAND2_X2 _71_ (
    .A1(_23_),
    .A2(_28_),
    .ZN(_29_)
  );
  NAND3_X1 _72_ (
    .A1(_21_),
    .A2(_22_),
    .A3(_27_),
    .ZN(_30_)
  );
  NAND2_X2 _73_ (
    .A1(_29_),
    .A2(_30_),
    .ZN(_31_)
  );
  INV_X2 _74_ (
    .A(_31_),
    .ZN(s[7])
  );
  NAND2_X2 _75_ (
    .A1(_23_),
    .A2(_25_),
    .ZN(_32_)
  );
  NAND3_X1 _76_ (
    .A1(_21_),
    .A2(_22_),
    .A3(_26_),
    .ZN(_33_)
  );
  NAND2_X2 _77_ (
    .A1(_32_),
    .A2(_33_),
    .ZN(_34_)
  );
  INV_X2 _78_ (
    .A(_34_),
    .ZN(overflow)
  );
  INV_X1 _79_ (
    .A(_00_),
    .ZN(_35_)
  );
  NOR2_X1 _80_ (
    .A1(_35_),
    .A2(_01_),
    .ZN(_36_)
  );
  XOR2_X1 _81_ (
    .A(_36_),
    .B(_02_),
    .Z(_37_)
  );
  INV_X1 _82_ (
    .A(_37_),
    .ZN(s[1])
  );
  XOR2_X1 _83_ (
    .A(_03_),
    .B(_04_),
    .Z(s[2])
  );
  XNOR2_X1 _84_ (
    .A(_07_),
    .B(_08_),
    .ZN(_38_)
  );
  INV_X1 _85_ (
    .A(_38_),
    .ZN(s[3])
  );
  XNOR2_X1 _86_ (
    .A(_11_),
    .B(_12_),
    .ZN(_39_)
  );
  INV_X1 _87_ (
    .A(_39_),
    .ZN(s[4])
  );
  XNOR2_X1 _88_ (
    .A(_15_),
    .B(_16_),
    .ZN(_40_)
  );
  INV_X1 _89_ (
    .A(_40_),
    .ZN(s[5])
  );
  XNOR2_X1 _90_ (
    .A(_19_),
    .B(_20_),
    .ZN(_41_)
  );
  INV_X1 _91_ (
    .A(_41_),
    .ZN(s[6])
  );
  XOR2_X1 _92_ (
    .A(b[0]),
    .B(a[0]),
    .Z(s[0])
  );
endmodule
