0.6
2018.3
Dec  7 2018
00:33:28
D:/University/VHDL/Memory_ALU/Memory_ALU.sim/sim_1/synth/timing/xsim/tb_MAIN_time_synth.v,1742104219,verilog,,,,IBUF_HD1;IBUF_HD10;IBUF_HD11;IBUF_HD12;IBUF_HD13;IBUF_HD14;IBUF_HD15;IBUF_HD16;IBUF_HD17;IBUF_HD18;IBUF_HD19;IBUF_HD2;IBUF_HD20;IBUF_HD21;IBUF_HD22;IBUF_HD23;IBUF_HD24;IBUF_HD25;IBUF_HD26;IBUF_HD27;IBUF_HD28;IBUF_HD29;IBUF_HD3;IBUF_HD30;IBUF_HD31;IBUF_HD32;IBUF_HD33;IBUF_HD34;IBUF_HD35;IBUF_HD36;IBUF_HD37;IBUF_HD38;IBUF_HD39;IBUF_HD4;IBUF_HD5;IBUF_HD6;IBUF_HD7;IBUF_HD8;IBUF_HD9;IBUF_UNIQ_BASE_;Memory;glbl,,,,,,,,
D:/University/VHDL/Memory_ALU/Memory_ALU.srcs/sim_1/new/tb_main.vhd,1742103691,vhdl,,,,tb_main,,,,,,,,
D:/University/VHDL/Memory_ALU/Memory_ALU.srcs/sources_1/new/ALU.vhd,1742101145,vhdl,,,,alu,,,,,,,,
D:/University/VHDL/Memory_ALU/Memory_ALU.srcs/sources_1/new/MAIN.vhd,1742102999,vhdl,,,,main,,,,,,,,
