
# Verilog Modules

## Run

```shell
    make
    ./gen_svg.sh
```

## Modules

| code                                 | scheme                        |
|:------------------------------------:|:-----------------------------:|
| [code/add.sv](code/add.sv)           | ![add](svg/add.svg)           |
| [code/impl.sv](code/impl.sv)         | ![impl](svg/impl.svg)         |
| [code/not_impl.sv](code/not_impl.sv) | ![not_impl](svg/not_impl.svg) |
| [code/pierce.sv](code/pierce.sv)     | ![pierce](svg/pierce.svg)     |
| [code/sheffer.sv](code/sheffer.sv)   | ![sheffer](svg/sheffer.svg)   |

## Todo

- [ ] CI: yosys
- [ ] code quote
