# From-FPGA-to-ASIC-TinyTapeout

Ce projet a pour but de concevoir un processeur simple en utilisant la plateforme open source [TinyTapeout](https://tinytapeout.com/). Il sâ€™inscrit dans une dÃ©marche pÃ©dagogique visant Ã  explorer les limites de la synthÃ¨se ASIC Ã  partir de designs initialement conÃ§us pour FPGA.

---

## ğŸ›  Objectifs du projet

- ImplÃ©menter un compteur 8 bits simple comme premier test.
- Migrer un CPU 16 bits depuis une version VHDL utilisÃ©e sur FPGA vers une version Verilog compatible avec TinyTapeout.
- Ã‰tudier les contraintes liÃ©es Ã  la synthÃ¨se ASIC (cellules, RAM, etc.).
- Comprendre les avantages/inconvÃ©nients de VHDL vs Verilog dans ce contexte.

---

## ğŸ§© Plan du rapport

### ğŸ“Œ Partie 1 : DÃ©veloppement et ImplÃ©mentation

#### 1.1. Premiers essais â€“ Compteur 8 bits
- ImplÃ©mentation en VHDL et Verilog
- Test via FPGA et synthÃ¨se TinyTapeout

#### 1.2. Tentative Ã©chouÃ©e â€“ CPU 16 bits en VHDL
- Architecture initiale pour FPGA
- ProblÃ¨mes avec la traduction automatique VHDL â†’ Verilog (Yosys)
- IncompatibilitÃ©s avec la synthÃ¨se ASIC

#### 1.3. Passage au Verilog manuel
- Abandon de la traduction automatique
- RÃ©Ã©criture bloc par bloc du CPU en Verilog
- Ajustements pour la synthÃ¨se : RAM, interfaces, etc.

#### 1.4. Outils et environnement
- Vivado (simulation, test FPGA)
- Yosys (synthÃ¨se)
- GitHub (gestion de projet)
- TinyTapeout (flow de fabrication ASIC)

#### 1.5. Comparaison VHDL vs Verilog
- Retour dâ€™expÃ©rience sur les deux langages
- ProblÃ¨mes rencontrÃ©s et solutions adoptÃ©es

---

### ğŸ“Œ Partie 2 : RÃ©sultats et InterprÃ©tations

#### 2.1. RÃ©sultats de synthÃ¨se TinyTapeout
- Cellules utilisÃ©es
- Optimisation mÃ©moire
- DensitÃ© et limites physiques

#### 2.2. Analyse et interprÃ©tation
- Courbes et Ã©quations RAM vs Cellules
- Analyse des performances
- Observations sur la scalabilitÃ©

#### 2.3. Enseignements
- Bonnes pratiques pour TinyTapeout
- Ce quâ€™il faut Ã©viter
- AmÃ©liorations futures possibles

---

## ğŸ“ Auteurs

Projet rÃ©alisÃ© par Malek Bejaoui et Cossec CÃ©lian, encadrÃ© par Mathieu Escouteloup.

---

## ğŸ“ Lien vers le rapport

ğŸ‘‰ Le rapport complet est disponible dans ce dÃ©pÃ´t dÃ¨s qu'il sera finalisÃ©.
