--- verilog_synth_clean.tmp	2025-07-26 21:22:40.058525574 -0700
+++ uhdm_synth_clean.tmp	2025-07-26 21:22:40.054525567 -0700
@@ -1,5 +1,4 @@
 /* Generated by Yosys 0.55+46 (git sha1 aa1daa702, g++ 11.4.0-1ubuntu1~22.04 -fPIC -O3) */
-(* dynports =  1  *)
 (* top =  1  *)
 (* src = "dut.sv:1.1-23.10" *)
 module simple_always_ifelse(clk, rst_n, unit_result, result);
@@ -15,69 +14,5 @@
 (* src = "dut.sv:6.35-6.46" *)
 input [7:0] unit_result;
 wire [7:0] unit_result;
-(* \always_ff  = 32'd1 *)
-(* src = "dut.sv:13.13-19.16" *)
-\$_DFF_PN0_  \result_reg[8]  /* _0_ */ (
-.C(clk),
-.D(unit_result[0]),
-.Q(result[8]),
-.R(rst_n)
-);
-(* \always_ff  = 32'd1 *)
-(* src = "dut.sv:13.13-19.16" *)
-\$_DFF_PN0_  \result_reg[9]  /* _1_ */ (
-.C(clk),
-.D(unit_result[1]),
-.Q(result[9]),
-.R(rst_n)
-);
-(* \always_ff  = 32'd1 *)
-(* src = "dut.sv:13.13-19.16" *)
-\$_DFF_PN0_  \result_reg[10]  /* _2_ */ (
-.C(clk),
-.D(unit_result[2]),
-.Q(result[10]),
-.R(rst_n)
-);
-(* \always_ff  = 32'd1 *)
-(* src = "dut.sv:13.13-19.16" *)
-\$_DFF_PN0_  \result_reg[11]  /* _3_ */ (
-.C(clk),
-.D(unit_result[3]),
-.Q(result[11]),
-.R(rst_n)
-);
-(* \always_ff  = 32'd1 *)
-(* src = "dut.sv:13.13-19.16" *)
-\$_DFF_PN0_  \result_reg[12]  /* _4_ */ (
-.C(clk),
-.D(unit_result[4]),
-.Q(result[12]),
-.R(rst_n)
-);
-(* \always_ff  = 32'd1 *)
-(* src = "dut.sv:13.13-19.16" *)
-\$_DFF_PN0_  \result_reg[13]  /* _5_ */ (
-.C(clk),
-.D(unit_result[5]),
-.Q(result[13]),
-.R(rst_n)
-);
-(* \always_ff  = 32'd1 *)
-(* src = "dut.sv:13.13-19.16" *)
-\$_DFF_PN0_  \result_reg[14]  /* _6_ */ (
-.C(clk),
-.D(unit_result[6]),
-.Q(result[14]),
-.R(rst_n)
-);
-(* \always_ff  = 32'd1 *)
-(* src = "dut.sv:13.13-19.16" *)
-\$_DFF_PN0_  \result_reg[15]  /* _7_ */ (
-.C(clk),
-.D(unit_result[7]),
-.Q(result[15]),
-.R(rst_n)
-);
-assign { result[31:16], result[7:0] } = { result[15:8], result[15:8], result[15:8] };
+assign result = 32'd0;
 endmodule
