Fitter Place Stage Report for top
Fri May  8 23:52:42 2020
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Resource Usage Summary
  3. Fitter Resource Utilization by Entity
  4. Non-Global High Fan-Out Signals
  5. Fitter RAM Summary
  6. Fitter DSP Block Usage Summary



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                              ;
+-------------------------------------------------------------+----------------------+-------+
; Resource                                                    ; Usage                ; %     ;
+-------------------------------------------------------------+----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,211 / 427,200      ; < 1 % ;
; ALMs needed [=A-B+C]                                        ; 1,211                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,307 / 427,200      ; < 1 % ;
;         [a] ALMs used for LUT logic and registers           ; 420                  ;       ;
;         [b] ALMs used for LUT logic                         ; 650                  ;       ;
;         [c] ALMs used for registers                         ; 177                  ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 60                   ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 118 / 427,200        ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 22 / 427,200         ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                    ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                    ;       ;
;         [c] Due to LAB input limits                         ; 4                    ;       ;
;         [d] Due to virtual I/Os                             ; 18                   ;       ;
;                                                             ;                      ;       ;
; Difficulty packing design                                   ; Low                  ;       ;
;                                                             ;                      ;       ;
; Total LABs:  partially or completely used                   ; 163 / 42,720         ; < 1 % ;
;     -- Logic LABs                                           ; 157                  ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 6                    ;       ;
;                                                             ;                      ;       ;
; Combinational ALUT usage for logic                          ; 1,819                ;       ;
;     -- 7 input functions                                    ; 16                   ;       ;
;     -- 6 input functions                                    ; 317                  ;       ;
;     -- 5 input functions                                    ; 249                  ;       ;
;     -- 4 input functions                                    ; 166                  ;       ;
;     -- <=3 input functions                                  ; 1,071                ;       ;
; Memory ALUT usage                                           ; 42                   ;       ;
;     -- 64-address deep                                      ; 0                    ;       ;
;     -- 32-address deep                                      ; 42                   ;       ;
;                                                             ;                      ;       ;
; Dedicated logic registers                                   ; 1,252                ;       ;
;     -- By type:                                             ;                      ;       ;
;         -- Primary logic registers                          ; 1,193 / 854,400      ; < 1 % ;
;         -- Secondary logic registers                        ; 59 / 854,400         ; < 1 % ;
;     -- By function:                                         ;                      ;       ;
;         -- Design implementation registers                  ; 1,252                ;       ;
;         -- Routing optimization registers                   ; 0                    ;       ;
;                                                             ;                      ;       ;
; Virtual pins                                                ; 36                   ;       ;
; I/O pins                                                    ; 0 / 826              ; 0 %   ;
;     -- Clock pins                                           ; 0 / 43               ; 0 %   ;
;     -- Dedicated input pins                                 ; 0 / 107              ; 0 %   ;
;                                                             ;                      ;       ;
; Global signals                                              ; 1                    ;       ;
; M20K blocks                                                 ; 27 / 2,713           ; < 1 % ;
; Total MLAB memory bits                                      ; 1,190                ;       ;
; Total block memory bits                                     ; 228,352 / 55,562,240 ; < 1 % ;
; Total block memory implementation bits                      ; 552,960 / 55,562,240 ; < 1 % ;
;                                                             ;                      ;       ;
; Total DSP Blocks                                            ; 1 / 1,518            ; < 1 % ;
;     -- Total Fixed Point DSP Blocks                         ; 1                    ;       ;
;     -- Total Floating Point DSP Blocks                      ; 0                    ;       ;
;                                                             ;                      ;       ;
; IOPLLs                                                      ; 0 / 16               ; 0 %   ;
; FPLLs                                                       ; 0 / 32               ; 0 %   ;
; Global clocks                                               ; 1 / 32               ; 3 %   ;
; Regional clocks                                             ; 0 / 16               ; 0 %   ;
; Periphery clocks                                            ; 0 / 384              ; 0 %   ;
; JTAGs                                                       ; 0 / 1                ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                ; 0 %   ;
; PCIe Hard IPs                                               ; 0 / 4                ; 0 %   ;
; HSSI RX PCSs                                                ; 0 / 48               ; 0 %   ;
; HSSI PMA RX DESERs                                          ; 0 / 48               ; 0 %   ;
; HSSI TX PCSs                                                ; 0 / 48               ; 0 %   ;
; HSSI PMA TX SERs                                            ; 0 / 48               ; 0 %   ;
; HSSI CDR PLL                                                ; 0 / 48               ; 0 %   ;
;     -- CDR PLLs for Unused RX Clock Workaround              ; 0 / 48               ; 0 %   ;
; HSSI ATX PLL                                                ; 0 / 16               ; 0 %   ;
; Impedance control blocks                                    ; 0 / 16               ; 0 %   ;
; Maximum fan-out                                             ; 1550                 ;       ;
; Highest non-global fan-out                                  ; 724                  ;       ;
; Total fan-out                                               ; 15102                ;       ;
; Average fan-out                                             ; 4.43                 ;       ;
+-------------------------------------------------------------+----------------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------+-----------------------+--------------+
; Compilation Hierarchy Node         ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M20Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                ; Entity Name           ; Library Name ;
+------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------+-----------------------+--------------+
; |                                  ; 1211.0 (18.3)        ; 1306.5 (0.5)                     ; 117.5 (0.2)                                       ; 22.0 (18.0)                      ; 60.0 (0.0)           ; 1819 (1)            ; 1252 (0)                  ; 0 (0)         ; 228352            ; 27    ; 1          ; 0    ; 36           ; |                                                                  ; top                   ; work         ;
;    |main_inst|                     ; 1192.7 (1095.7)      ; 1306.0 (1204.5)                  ; 117.3 (112.8)                                     ; 4.0 (4.0)                        ; 60.0 (0.0)           ; 1818 (1757)         ; 1252 (1230)               ; 0 (0)         ; 228352            ; 27    ; 1          ; 0    ; 0            ; main_inst                                                          ; main                  ; work         ;
;       |main_entry_dist_i|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2592              ; 2     ; 0          ; 0    ; 0            ; main_inst|main_entry_dist_i                                        ; ram_dual_port         ; work         ;
;          |altsyncram_component|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2592              ; 2     ; 0          ; 0    ; 0            ; main_inst|main_entry_dist_i|altsyncram_component                   ; altsyncram            ; work         ;
;             |auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2592              ; 2     ; 0          ; 0    ; 0            ; main_inst|main_entry_dist_i|altsyncram_component|auto_generated    ; altsyncram_72j2       ; work         ;
;       |main_entry_indice_e|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2592              ; 1     ; 0          ; 0    ; 0            ; main_inst|main_entry_indice_e                                      ; ram_single_port_intel ; work         ;
;          |altsyncram_component|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2592              ; 1     ; 0          ; 0    ; 0            ; main_inst|main_entry_indice_e|altsyncram_component                 ; altsyncram            ; work         ;
;             |auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2592              ; 1     ; 0          ; 0    ; 0            ; main_inst|main_entry_indice_e|altsyncram_component|auto_generated  ; altsyncram_5pl1       ; work         ;
;       |main_entry_indice_s|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2592              ; 1     ; 0          ; 0    ; 0            ; main_inst|main_entry_indice_s                                      ; ram_single_port_intel ; work         ;
;          |altsyncram_component|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2592              ; 1     ; 0          ; 0    ; 0            ; main_inst|main_entry_indice_s|altsyncram_component                 ; altsyncram            ; work         ;
;             |auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2592              ; 1     ; 0          ; 0    ; 0            ; main_inst|main_entry_indice_s|altsyncram_component|auto_generated  ; altsyncram_5pl1       ; work         ;
;       |main_entry_m|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 209952            ; 17    ; 0          ; 0    ; 0            ; main_inst|main_entry_m                                             ; ram_dual_port         ; work         ;
;          |altsyncram_component|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 209952            ; 17    ; 0          ; 0    ; 0            ; main_inst|main_entry_m|altsyncram_component                        ; altsyncram            ; work         ;
;             |auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 209952            ; 17    ; 0          ; 0    ; 0            ; main_inst|main_entry_m|altsyncram_component|auto_generated         ; altsyncram_jbj2       ; work         ;
;       |main_entry_parent|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2592              ; 1     ; 0          ; 0    ; 0            ; main_inst|main_entry_parent                                        ; ram_single_port_intel ; work         ;
;          |altsyncram_component|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2592              ; 1     ; 0          ; 0    ; 0            ; main_inst|main_entry_parent|altsyncram_component                   ; altsyncram            ; work         ;
;             |auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2592              ; 1     ; 0          ; 0    ; 0            ; main_inst|main_entry_parent|altsyncram_component|auto_generated    ; altsyncram_5pl1       ; work         ;
;       |main_entry_sptSet_i|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2592              ; 1     ; 0          ; 0    ; 0            ; main_inst|main_entry_sptSet_i                                      ; ram_single_port_intel ; work         ;
;          |altsyncram_component|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2592              ; 1     ; 0          ; 0    ; 0            ; main_inst|main_entry_sptSet_i|altsyncram_component                 ; altsyncram            ; work         ;
;             |auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2592              ; 1     ; 0          ; 0    ; 0            ; main_inst|main_entry_sptSet_i|altsyncram_component|auto_generated  ; altsyncram_5pl1       ; work         ;
;       |main_entry_vla1426|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2720              ; 2     ; 0          ; 0    ; 0            ; main_inst|main_entry_vla1426                                       ; ram_dual_port         ; work         ;
;          |altsyncram_component|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2720              ; 2     ; 0          ; 0    ; 0            ; main_inst|main_entry_vla1426|altsyncram_component                  ; altsyncram            ; work         ;
;             |auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2720              ; 2     ; 0          ; 0    ; 0            ; main_inst|main_entry_vla1426|altsyncram_component|auto_generated   ; altsyncram_f2j2       ; work         ;
;       |main_entry_vla171427|       ; 35.4 (0.0)           ; 36.8 (0.0)                       ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 10 (0)              ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; main_inst|main_entry_vla171427                                     ; ram_single_port_intel ; work         ;
;          |altsyncram_component|    ; 35.4 (0.0)           ; 36.8 (0.0)                       ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 10 (0)              ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; main_inst|main_entry_vla171427|altsyncram_component                ; altsyncram            ; work         ;
;             |auto_generated|       ; 35.4 (35.4)          ; 36.8 (36.8)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 10 (10)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; main_inst|main_entry_vla171427|altsyncram_component|auto_generated ; altsyncram_9pl1       ; work         ;
;       |main_entry_vla172428|       ; 35.4 (0.0)           ; 37.8 (0.0)                       ; 2.4 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 10 (0)              ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; main_inst|main_entry_vla172428                                     ; ram_single_port_intel ; work         ;
;          |altsyncram_component|    ; 35.4 (0.0)           ; 37.8 (0.0)                       ; 2.4 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 10 (0)              ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; main_inst|main_entry_vla172428|altsyncram_component                ; altsyncram            ; work         ;
;             |auto_generated|       ; 35.4 (35.4)          ; 37.8 (37.8)                      ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 10 (10)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; main_inst|main_entry_vla172428|altsyncram_component|auto_generated ; altsyncram_9pl1       ; work         ;
;       |main_entry_vla425|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2720              ; 2     ; 0          ; 0    ; 0            ; main_inst|main_entry_vla425                                        ; ram_dual_port         ; work         ;
;          |altsyncram_component|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2720              ; 2     ; 0          ; 0    ; 0            ; main_inst|main_entry_vla425|altsyncram_component                   ; altsyncram            ; work         ;
;             |auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2720              ; 2     ; 0          ; 0    ; 0            ; main_inst|main_entry_vla425|altsyncram_component|auto_generated    ; altsyncram_f2j2       ; work         ;
;       |main_grid|                  ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; main_inst|main_grid                                                ; rom_dual_port         ; work         ;
;       |mult_0|                     ; 6.1 (0.0)            ; 6.8 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; main_inst|mult_0                                                   ; lpm_mult              ; work         ;
;          |mult_core|               ; 6.1 (2.3)            ; 6.8 (2.3)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (8)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; main_inst|mult_0|mult_core                                         ; multcore              ; work         ;
;             |padder|               ; 3.3 (0.0)            ; 4.5 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; main_inst|mult_0|mult_core|padder                                  ; mpar_add              ; work         ;
;                |adder[0]|          ; 3.3 (0.0)            ; 4.5 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; main_inst|mult_0|mult_core|padder|adder[0]                         ; lpm_add_sub           ; work         ;
;                   |auto_generated| ; 3.3 (3.3)            ; 4.5 (4.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; main_inst|mult_0|mult_core|padder|adder[0]|auto_generated          ; add_sub_8d9           ; work         ;
+------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------+-----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------+
; Non-Global High Fan-Out Signals   ;
+------+---------+------------------+
; Name ; Fan-Out ; Physical Fan-Out ;
+------+---------+------------------+
; ~GND ; 724     ; 655              ;
+------+---------+------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                          ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M20K blocks ; MLAB cells ; MIF  ; Location                                                                                                                                                                                                                                                                                                                 ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+-------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; main_inst|main_entry_dist_i|altsyncram_component|auto_generated|ALTSYNCRAM    ; AUTO ; True Dual Port ; Single Clock ; 81           ; 32           ; 81           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 2592   ; 81                          ; 32                          ; 81                          ; 32                          ; 2592                ; 2           ; 0          ; None ; M20K_X106_Y107_N0, M20K_X106_Y110_N0                                                                                                                                                                                                                                                                                     ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; main_inst|main_entry_indice_e|altsyncram_component|auto_generated|ALTSYNCRAM  ; AUTO ; Single Port    ; Single Clock ; 81           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2592   ; 81                          ; 32                          ; --                          ; --                          ; 2592                ; 1           ; 0          ; None ; M20K_X106_Y114_N0                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; main_inst|main_entry_indice_s|altsyncram_component|auto_generated|ALTSYNCRAM  ; AUTO ; Single Port    ; Single Clock ; 81           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2592   ; 81                          ; 32                          ; --                          ; --                          ; 2592                ; 1           ; 0          ; None ; M20K_X106_Y111_N0                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; main_inst|main_entry_m|altsyncram_component|auto_generated|ALTSYNCRAM         ; AUTO ; True Dual Port ; Single Clock ; 6561         ; 32           ; 6561         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 209952 ; 6561                        ; 32                          ; 6561                        ; 32                          ; 209952              ; 17          ; 0          ; None ; M20K_X106_Y91_N0, M20K_X106_Y94_N0, M20K_X106_Y105_N0, M20K_X106_Y108_N0, M20K_X106_Y99_N0, M20K_X106_Y101_N0, M20K_X106_Y98_N0, M20K_X106_Y96_N0, M20K_X106_Y104_N0, M20K_X106_Y103_N0, M20K_X106_Y100_N0, M20K_X106_Y106_N0, M20K_X106_Y102_N0, M20K_X106_Y97_N0, M20K_X106_Y92_N0, M20K_X106_Y95_N0, M20K_X106_Y93_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; main_inst|main_entry_parent|altsyncram_component|auto_generated|ALTSYNCRAM    ; AUTO ; Single Port    ; Single Clock ; 81           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2592   ; 81                          ; 32                          ; --                          ; --                          ; 2592                ; 1           ; 0          ; None ; M20K_X106_Y112_N0                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; main_inst|main_entry_sptSet_i|altsyncram_component|auto_generated|ALTSYNCRAM  ; AUTO ; Single Port    ; Single Clock ; 81           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2592   ; 81                          ; 32                          ; --                          ; --                          ; 2592                ; 1           ; 0          ; None ; M20K_X106_Y109_N0                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; main_inst|main_entry_vla1426|altsyncram_component|auto_generated|ALTSYNCRAM   ; AUTO ; True Dual Port ; Single Clock ; 85           ; 32           ; 85           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2720   ; 85                          ; 32                          ; 85                          ; 32                          ; 2720                ; 2           ; 0          ; None ; M20K_X106_Y116_N0, M20K_X106_Y117_N0                                                                                                                                                                                                                                                                                     ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; main_inst|main_entry_vla171427|altsyncram_component|auto_generated|ALTSYNCRAM ; AUTO ; Single Port    ; Single Clock ; 85           ; 32           ; 85           ; 32           ; yes                    ; no                      ; no                     ; no                      ; 2720   ; 85                          ; 7                           ; 85                          ; 7                           ; 595                 ; 0           ; 21         ; None ; LAB_X98_Y109_N0, LAB_X98_Y108_N0, LAB_X96_Y108_N0                                                                                                                                                                                                                                                                        ;                      ;                 ;                 ;          ;                        ;                       ;
; main_inst|main_entry_vla172428|altsyncram_component|auto_generated|ALTSYNCRAM ; AUTO ; Single Port    ; Single Clock ; 85           ; 32           ; 85           ; 32           ; yes                    ; no                      ; no                     ; no                      ; 2720   ; 85                          ; 7                           ; 85                          ; 7                           ; 595                 ; 0           ; 21         ; None ; LAB_X98_Y113_N0, LAB_X96_Y110_N0, LAB_X98_Y110_N0                                                                                                                                                                                                                                                                        ;                      ;                 ;                 ;          ;                        ;                       ;
; main_inst|main_entry_vla425|altsyncram_component|auto_generated|ALTSYNCRAM    ; AUTO ; True Dual Port ; Single Clock ; 85           ; 32           ; 85           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2720   ; 85                          ; 32                          ; 85                          ; 32                          ; 2720                ; 2           ; 0          ; None ; M20K_X106_Y113_N0, M20K_X106_Y115_N0                                                                                                                                                                                                                                                                                     ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
+-------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 1           ;
; Total number of DSP blocks      ; 1           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 1           ;
+---------------------------------+-------------+


