Демонстрационный проект для параллельного АЦП, показывающий как можно выполнить калибровку АЦП в FPGA Xilinx.
Данный модуль является частью проекта по дизайна по сбору/передачи, обработке данных. Использованы примитивы IODELAY, ISERDES.XPM_CDC.



