//***************************************************************************//
//***************************************************************************//
//***************************************************************************//
//**************                                          *******************//
//**************                                          *******************//
//**************      (c) SASIC Technologies Pvt Ltd      *******************//
//**************          (c) Verilogic Solutions         *******************//
//**************                                          *******************//
//**************                                          *******************//
//**************                                          *******************//
//**************           www.sasictek.com               *******************//
//**************          www.verilog-ic.com              *******************//
//**************                                          *******************//
//**************           Twitter:@sasictek              *******************//
//**************                                          *******************//
//**************                                          *******************//
//**************                                          *******************//
//***************************************************************************//
//***************************************************************************//


//              File Name : dff_sync_reset.v
//              File Type: Verilog                                 
//              Creation Date : 06-10-2016
//              Last Modified : Mon 14 Nov 2016 05:23:00 PM IST

                             
//***************************************************************************//
//***************************************************************************//
                             

//              Author:
//              Reviewer:
//              Manager:
                             

//***************************************************************************//
//***************************************************************************//
//
module dff_sync_reset(input data,
										input reset,
										input clock,
										output reg q);
/*	always @(posedge clock)
	begin:alw_blk
		if(!reset)
			begin:reset0_blk
				q<=1'b0;
			end	//reset0_blk
		else
			begin:reset1_blk
				q<=data;
			end	//reset1_blk
	end	//alw_blk
endmodule*/


	always@(posedge clock)
		begin:alw_blk
			case(reset)
				1'b1:
					begin
						q<=data;
					end
				1'b0:
					begin
						q<=1'b0;
					end
				default:
					begin:if_rst_x_z
						q<=q;
					end	//if_rst_x_z
			endcase
		end
		endmodule


