VerzÃ¶gert Eingangssignal, bis Taktsignal anliegt
![[Pasted image 20240120155444.png]]

| $(t_{n})$ | $(t_{n+1})$ |
| ---- | ---- |
| $D$ | $Q_{1}$ |
| 0 | 0 |
| 1 | 1 |
### Aufbau
![[Pasted image 20240120155603.png]]
D-Eingang wird invertiert
--> $R = \lnot S$ --> _weder_ [[Speicherfall]] noch [[Verbotener Fall]] kann auftreten
