# 6.5.8. 利用所有频宽

在图 5.4 中的数据显示，当cache无效时，对远端memory的存取并不显著慢于对本地memory的存取。这表示，一支程序也许能借著将它不必再次读取的资料写入到附属于另一个处理器的memory中来节省频宽。到 DRAM 模组的连线频宽与交互连线的频宽大多数是独立的，所以平行使用能提升整体效能。

这是否真的可能，取决于许多因素。必须确保cache无效，否则与远端存取相关的减慢是很显著的。另一个大问题是，远端节点是否有任何它所拥有的memory频宽的需求。在采用这个方法之前，必须详加检验这种可能性。理论上，使用一个处理器可用的所有频宽可能有正面影响。一个 10h Opteron 家族的处理器能够直接连接到高达四个其它的处理器。假如系统的其余部分合作的话，利用所有这种额外频宽，也许结合合适的预取（尤其是 `prefetchw`），可能致使改进。

