`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2020/12/09 21:36:12
// Design Name: 
// Module Name: regFile
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module regFile(
    input clk,
    input  rst,
        
    input[4:0]  Wadd,//è¦å†™å…¥çš„åœ°å€
    input[31:0]  Wdata,//Ğ´»ØÖµ
    input  isWreg,//å†™å…¥çš„ä½¿èƒ½ä¿¡å?

    input[4:0] Radd1,//è¦è¯»å–çš„åœ°å€1
    output reg[31:0]Rdata1,//è¯»å‡ºçš„æ•°æ?1

    input[4:0] Radd2,//è¦è¯»å–çš„åœ°å€2
    output reg[31:0] Rdata2
    );

    reg[31:0] regF[0:31];//32ä¸ªå¯„å­˜å™¨


    //initial begin
        //regF[5'b00000]=32'b0000_0000_0000_0000_0000_0000_0000_0001;
        //regF[5'b00001]=32'b0000_0000_0000_0000_0000_0000_0000_0010;
    //end

/*    always @(posedge clk or negedge rst) begin//å†?
        if(~rst&&isWreg)begin
            regF[Wadd]<=Wdata;
        end
    end
[Synth 8-5413]ï¼šåœ¨regFileæ¨¡å—ä¸­ï¼Œå¯„å­˜å™¨regF_regçš„æ§åˆ¶ä¿¡å·æ··åˆäº†åŒæ­¥å’Œå¼‚æ­¥æ§åˆ¶ã??
åœ¨Verilogä¸­ï¼Œä¸?ä¸ªå¯„å­˜å™¨çš„æ§åˆ¶ä¿¡å·ï¼ˆå¦‚å¤ä½æˆ–æ—¶é’Ÿä¿¡å·ï¼‰åº”è¯¥æ˜¯åŒæ­¥çš„æˆ–å¼‚æ­¥çš„ï¼Œä½†ä¸èƒ½åŒæ—¶æ˜¯ä¸¤è?…ã??
ä½ éœ€è¦æ£€æŸ¥regFileæ¨¡å—çš„ä»£ç ï¼Œç¡®ä¿regF_regå¯„å­˜å™¨çš„æ§åˆ¶ä¿¡å·ä¸æ˜¯æ··åˆçš„ã??*/
   
    always @(posedge clk) begin//å†?
        if(~rst&&isWreg)begin
            regF[Wadd]<=Wdata;
        end
    end

    always @(*) begin//è¯?
        if(rst)begin
            Rdata1<=32'b0;
            Rdata2<=32'b0;
        end
        else begin
           Rdata1<=regF[Radd1];
           Rdata2<=regF[Radd2];
        end
            
    end
endmodule
