# FPGA Accelerated MNIST Classifier (INT8 Quantization)

Acest proiect implementeazÄƒ un accelerator hardware pentru recunoaÈ™terea cifrelor (MNIST) pe FPGA, folosind o arhitecturÄƒ **Hardware-Software Co-design**.

Proiectul demonstreazÄƒ eficienÈ›a cuantizÄƒrii **Post-Training Quantization (PTQ)**, realizÃ¢nd tranziÈ›ia de la modele software Ã®n virgulÄƒ mobilÄƒ (FP32) la inferenÈ›Äƒ hardware optimizatÄƒ pe numere Ã®ntregi (**INT8**). AceastÄƒ abordare reduce semnificativ utilizarea resurselor de memorie È™i procesare, fÄƒrÄƒ a compromite acurateÈ›ea predicÈ›iei.

## ğŸŒŸ FuncÈ›ionalitÄƒÈ›i Cheie

* **Pipeline Complet:** Antrenare (PyTorch) $\rightarrow$ Export $\rightarrow$ SintezÄƒ HLS $\rightarrow$ Simulare Hardware.
* **INT8 Inference:** Acceleratorul foloseÈ™te exclusiv aritmeticÄƒ pe 8 biÈ›i, optimizÃ¢nd utilizarea blocurilor DSP È™i eliminÃ¢nd calculele costisitoare Ã®n virgulÄƒ mobilÄƒ.
* **SecvenÈ›iere (Sequence Prediction):** Demo interactiv care construieÈ™te numere complexe (ex: "592") din cifre individuale procesate secvenÈ›ial de FPGA.
* **Automated Benchmarking:** Scripturi pentru compararea automatÄƒ a preciziei FP32 vs. INT8 È™i generarea de tabele compatibile LaTeX.

---

## ğŸ› ï¸ CerinÈ›e de Sistem

* **Sistem de Operare:** Windows 10/11 (Necesar pentru Vitis HLS).
* **Software FPGA:** Xilinx Vitis HLS 2023.x (sau versiuni compatibile).
* **Limbaje & Mediu:**
    * Python 3.8+
    * C++14/17 (pentru HLS)
* **LibrÄƒrii Python:** `torch`, `torchvision`, `numpy` (vezi `requirements.txt`).

---

## ğŸš€ Configurare È™i Instalare

### 1. Setup Mediu Virtual

```bash
# Creare mediu virtual
python -m venv .venv

# Activare pe Windows (PowerShell):
.venv\Scripts\activate 

# Activare pe Linux/Mac:
source .venv/bin/activate

# Instalare dependinÈ›e:
pip install -r requirements.txt
```

### 2. Configurare CÄƒi Vitis (CRITIC!)
EditaÈ›i fiÈ™ierul `python/demo.py` È™i `python/benchmark_accuracy.py` pentru a seta calea corectÄƒ cÄƒtre executabilul Vitis HLS de pe maÈ™ina dumneavoastrÄƒ:

```python
# Exemplu de modificare Ã®n demo.py:
VITIS_CMD = r"C:\Xilinx\Vitis_HLS\2023.2\bin\vitis_hls.bat" 
```

---

## ğŸ“Š Fluxul de Lucru (Workflow)

### Pasul 1: Antrenare Model (Baseline FP32)
AntreneazÄƒ reÈ›eaua neuronalÄƒ (arhitecturÄƒ CNN simplificatÄƒ) Ã®n PyTorch folosind precizie maximÄƒ (Floating Point 32-bit).

```bash
python python/train_fp32.py
# Output: models/mnist_fp32.pt
```

### Pasul 2: Evaluare È™i Benchmark (FP32 vs INT8)
GenereazÄƒ automat tabele de acurateÈ›e comparÃ¢nd modelul software cu simularea hardware bit-exactÄƒ. Acest script genereazÄƒ automat È™i codul LaTeX necesar pentru documentaÈ›ia tehnicÄƒ.

```bash
python python/benchmark_accuracy.py
```
*Output aÈ™teptat:* Tabel comparativ (ex: FP32: 98.50% vs INT8: 98.15%).

### Pasul 3: SintezÄƒ Hardware È™i Raportare Resurse (Vitis HLS)
Acest pas transformÄƒ codul C++ (`dense_int8.cpp`) Ã®n RTL (Verilog), rulÃ¢nd simularea C (`csim`), sinteza (`csynth`) È™i exportul IP-ului.

```bash
# Se poate rula manual din consolÄƒ:
vitis_hls -f hls/run_hls.tcl
```

**Unde gÄƒsesc rapoartele?**
* **LocaÈ›ie:** `hls/proj_mnist_hls/solution1/syn/report/`
* **Ce informaÈ›ii conÈ›in:**
    * **Latency (Cycles):** Viteza de execuÈ›ie a unei predicÈ›ii.
    * **Initiation Interval (II):** Throughput-ul acceleratorului.
    * **Utilization:** Consumul de resurse FPGA (DSP48E, LUT, FF, BRAM).

### Pasul 4: Demo Interactiv (Live Inference)
Scriptul principal care integreazÄƒ totul. Acesta trimite imagini din setul de testare cÄƒtre simulatorul FPGA È™i afiÈ™eazÄƒ rezultatul Ã®n timp real.
* **Mod:** SecvenÈ›ial (prezice 3 cifre consecutive pentru a forma un numÄƒr mare).
* **Vizualizare:** ASCII Art Ã®n consolÄƒ.

```bash
python python/demo.py
```

---

## ğŸ“‚ Structura Proiectului

```text
.
â”œâ”€â”€ hls/
â”‚   â”œâ”€â”€ dense_int8.cpp       # Sursa C++ a acceleratorului (INT8 Core)
â”‚   â”œâ”€â”€ tb_dense.cpp         # Testbench pentru verificare C++
â”‚   â”œâ”€â”€ run_hls.tcl          # Script de automatizare Vitis (CSim/CSynth/Export)
â”‚   â””â”€â”€ proj_mnist_hls/      # (Generat) Rapoartele de sintezÄƒ È™i log-uri
â”œâ”€â”€ models/
â”‚   â””â”€â”€ mnist_fp32.pt        # GreutÄƒÈ›ile modelului antrenat (salvate aici)
â”œâ”€â”€ python/
â”‚   â”œâ”€â”€ model.py             # DefiniÈ›ia arhitecturii CNN Ã®n PyTorch
â”‚   â”œâ”€â”€ train_fp32.py        # Script antrenare
â”‚   â”œâ”€â”€ demo.py              # AplicaÈ›ia principalÄƒ (Python <-> Vitis Bridge)
â”‚   â””â”€â”€ benchmark_accuracy.py# Script generare tabele precizie
â”œâ”€â”€ .gitignore               # Exclude fiÈ™iere temporare È™i log-uri mari
â””â”€â”€ README.md                # DocumentaÈ›ia proiectului
```

---

## ğŸ“ Note Tehnice pentru DocumentaÈ›ie

1.  **De ce INT8?**
    Proiectul demonstreazÄƒ cÄƒ pentru clasificarea imaginilor (MNIST), precizia FP32 nu este necesarÄƒ la inferenÈ›Äƒ. Folosind INT8, reducem memoria necesarÄƒ pentru greutÄƒÈ›i de ~4x È™i utilizÄƒm blocuri DSP optimizate pentru Ã®nmulÈ›iri Ã®ntregi, crescÃ¢nd throughput-ul È™i reducÃ¢nd consumul energetic.

2.  **Scoruri vs ProbabilitÄƒÈ›i:**
    Acceleratorul Hardware (HLS) returneazÄƒ **scoruri brute (logits)**, nu probabilitÄƒÈ›i (Softmax). Deoarece funcÈ›ia Softmax este monotonÄƒ, valoarea maximÄƒ indicÄƒ clasa corectÄƒ fÄƒrÄƒ a fi nevoie de calculul complex al exponenÈ›ialelor pe FPGA, economisind resurse logice semnificative.

3.  **Deadlock Prevention:**
    InterfaÈ›a Python-Vitis din `demo.py` implementeazÄƒ `subprocess.communicate()` pentru a gestiona corect fluxurile de date (pipes), prevenind blocarea buffer-ului de ieÈ™ire (deadlock) Ã®n timpul simulÄƒrilor intensive generate de Vitis HLS.