TimeQuest Timing Analyzer report for AudioRecorder
Thu Nov 21 17:36:18 2013
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Setup: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 13. Slow Model Setup: 'audio_clock:u4|oAUD_BCK'
 14. Slow Model Setup: 'audio_clock:u4|LRCK_1X'
 15. Slow Model Setup: 'p1|altpll_component|pll|clk[1]'
 16. Slow Model Hold: 'CLOCK_50'
 17. Slow Model Hold: 'audio_clock:u4|oAUD_BCK'
 18. Slow Model Hold: 'p1|altpll_component|pll|clk[1]'
 19. Slow Model Hold: 'audio_clock:u4|LRCK_1X'
 20. Slow Model Hold: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 21. Slow Model Recovery: 'p1|altpll_component|pll|clk[1]'
 22. Slow Model Recovery: 'audio_clock:u4|oAUD_BCK'
 23. Slow Model Removal: 'audio_clock:u4|oAUD_BCK'
 24. Slow Model Removal: 'p1|altpll_component|pll|clk[1]'
 25. Slow Model Minimum Pulse Width: 'CLOCK_50'
 26. Slow Model Minimum Pulse Width: 'audio_clock:u4|oAUD_BCK'
 27. Slow Model Minimum Pulse Width: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 28. Slow Model Minimum Pulse Width: 'audio_clock:u4|LRCK_1X'
 29. Slow Model Minimum Pulse Width: 'CLOCK_27'
 30. Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Fast Model Setup Summary
 38. Fast Model Hold Summary
 39. Fast Model Recovery Summary
 40. Fast Model Removal Summary
 41. Fast Model Minimum Pulse Width Summary
 42. Fast Model Setup: 'CLOCK_50'
 43. Fast Model Setup: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 44. Fast Model Setup: 'audio_clock:u4|oAUD_BCK'
 45. Fast Model Setup: 'p1|altpll_component|pll|clk[1]'
 46. Fast Model Setup: 'audio_clock:u4|LRCK_1X'
 47. Fast Model Hold: 'CLOCK_50'
 48. Fast Model Hold: 'audio_clock:u4|oAUD_BCK'
 49. Fast Model Hold: 'p1|altpll_component|pll|clk[1]'
 50. Fast Model Hold: 'audio_clock:u4|LRCK_1X'
 51. Fast Model Hold: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 52. Fast Model Recovery: 'p1|altpll_component|pll|clk[1]'
 53. Fast Model Recovery: 'audio_clock:u4|oAUD_BCK'
 54. Fast Model Removal: 'audio_clock:u4|oAUD_BCK'
 55. Fast Model Removal: 'p1|altpll_component|pll|clk[1]'
 56. Fast Model Minimum Pulse Width: 'CLOCK_50'
 57. Fast Model Minimum Pulse Width: 'audio_clock:u4|oAUD_BCK'
 58. Fast Model Minimum Pulse Width: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 59. Fast Model Minimum Pulse Width: 'audio_clock:u4|LRCK_1X'
 60. Fast Model Minimum Pulse Width: 'CLOCK_27'
 61. Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'
 62. Setup Times
 63. Hold Times
 64. Clock to Output Times
 65. Minimum Clock to Output Times
 66. Propagation Delay
 67. Minimum Propagation Delay
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Progagation Delay
 74. Minimum Progagation Delay
 75. Setup Transfers
 76. Hold Transfers
 77. Recovery Transfers
 78. Removal Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; AudioRecorder                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                           ;
+--------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+
; Clock Name                     ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                           ; Targets                            ;
+--------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+
; audio_clock:u4|LRCK_1X         ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { audio_clock:u4|LRCK_1X }         ;
; audio_clock:u4|oAUD_BCK        ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { audio_clock:u4|oAUD_BCK }        ;
; CLOCK_27                       ; Base      ; 37.037 ; 27.0 MHz   ; 0.000 ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { CLOCK_27 }                       ;
; CLOCK_50                       ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { CLOCK_50 }                       ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { I2C_AV_Config:u3|mI2C_CTRL_CLK } ;
; p1|altpll_component|pll|clk[1] ; Generated ; 55.555 ; 18.0 MHz   ; 0.000 ; 27.777 ; 50.00      ; 3         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[1] } ;
+--------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+


+----------------------------------------------------------------------+
; Slow Model Fmax Summary                                              ;
+------------+-----------------+--------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note ;
+------------+-----------------+--------------------------------+------+
; 277.85 MHz ; 277.85 MHz      ; CLOCK_50                       ;      ;
; 287.6 MHz  ; 287.6 MHz       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;      ;
; 288.52 MHz ; 288.52 MHz      ; p1|altpll_component|pll|clk[1] ;      ;
; 347.1 MHz  ; 347.1 MHz       ; audio_clock:u4|oAUD_BCK        ;      ;
+------------+-----------------+--------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -2.599 ; -81.489       ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.477 ; -91.643       ;
; audio_clock:u4|oAUD_BCK        ; -1.881 ; -97.018       ;
; audio_clock:u4|LRCK_1X         ; -0.364 ; -2.550        ;
; p1|altpll_component|pll|clk[1] ; -0.125 ; -0.236        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -2.534 ; -2.534        ;
; audio_clock:u4|oAUD_BCK        ; -2.238 ; -62.355       ;
; p1|altpll_component|pll|clk[1] ; -0.114 ; -0.214        ;
; audio_clock:u4|LRCK_1X         ; 0.345  ; 0.000         ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.391  ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[1] ; -3.868 ; -52.376       ;
; audio_clock:u4|oAUD_BCK        ; -0.845 ; -15.215       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; audio_clock:u4|oAUD_BCK        ; 1.285 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 3.495 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.380 ; -39.380       ;
; audio_clock:u4|oAUD_BCK        ; -0.500 ; -70.000       ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -0.500 ; -56.000       ;
; audio_clock:u4|LRCK_1X         ; -0.500 ; -32.000       ;
; CLOCK_27                       ; 18.518 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 26.777 ; 0.000         ;
+--------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                     ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -2.599 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.635      ;
; -2.599 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.635      ;
; -2.599 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.635      ;
; -2.599 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.635      ;
; -2.599 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.635      ;
; -2.599 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.635      ;
; -2.599 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.635      ;
; -2.599 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.635      ;
; -2.588 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.630      ;
; -2.588 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.630      ;
; -2.588 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.630      ;
; -2.588 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.630      ;
; -2.588 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.630      ;
; -2.588 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.630      ;
; -2.588 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.630      ;
; -2.588 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.630      ;
; -2.567 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.603      ;
; -2.567 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.603      ;
; -2.567 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.603      ;
; -2.567 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.603      ;
; -2.567 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.603      ;
; -2.567 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.603      ;
; -2.567 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.603      ;
; -2.567 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.603      ;
; -2.552 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.594      ;
; -2.552 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.594      ;
; -2.552 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.594      ;
; -2.552 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.594      ;
; -2.552 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.594      ;
; -2.552 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.594      ;
; -2.552 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.594      ;
; -2.552 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.594      ;
; -2.452 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.488      ;
; -2.452 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.488      ;
; -2.452 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.488      ;
; -2.452 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.488      ;
; -2.452 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.488      ;
; -2.452 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.488      ;
; -2.452 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.488      ;
; -2.452 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.488      ;
; -2.441 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.483      ;
; -2.441 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.483      ;
; -2.441 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.483      ;
; -2.441 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.483      ;
; -2.441 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.483      ;
; -2.441 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.483      ;
; -2.441 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.483      ;
; -2.441 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.483      ;
; -2.380 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.422      ;
; -2.380 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.422      ;
; -2.380 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.422      ;
; -2.380 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.422      ;
; -2.380 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.422      ;
; -2.380 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.422      ;
; -2.380 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.422      ;
; -2.380 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.422      ;
; -2.345 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.387      ;
; -2.345 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.387      ;
; -2.345 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.387      ;
; -2.345 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.387      ;
; -2.345 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.387      ;
; -2.345 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.387      ;
; -2.345 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.387      ;
; -2.345 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.387      ;
; -2.341 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.377      ;
; -2.318 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.354      ;
; -2.318 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.354      ;
; -2.318 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.354      ;
; -2.318 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.354      ;
; -2.318 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.354      ;
; -2.318 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.354      ;
; -2.318 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.354      ;
; -2.318 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.354      ;
; -2.318 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.354      ;
; -2.318 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.354      ;
; -2.318 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.354      ;
; -2.318 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.354      ;
; -2.318 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.354      ;
; -2.318 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.354      ;
; -2.318 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.354      ;
; -2.318 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.354      ;
; -2.308 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.350      ;
; -2.308 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.350      ;
; -2.308 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.350      ;
; -2.308 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.350      ;
; -2.308 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.350      ;
; -2.308 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.350      ;
; -2.308 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.350      ;
; -2.308 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.350      ;
; -2.304 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.340      ;
; -2.287 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.323      ;
; -2.287 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.323      ;
; -2.287 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.323      ;
; -2.287 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.323      ;
; -2.287 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.323      ;
; -2.287 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.323      ;
; -2.287 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.323      ;
; -2.287 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.323      ;
; -2.263 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.305      ;
; -2.263 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.305      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                                                                                               ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.477 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.512      ;
; -2.448 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.483      ;
; -2.430 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.466      ;
; -2.338 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.373      ;
; -2.301 ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.337      ;
; -2.179 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.215      ;
; -2.173 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.210      ;
; -2.140 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.177      ;
; -2.103 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.140      ;
; -2.048 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 3.080      ;
; -2.015 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[7]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 3.047      ;
; -2.003 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 3.035      ;
; -1.990 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.027      ;
; -1.950 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[1]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.984      ;
; -1.950 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[7]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 2.982      ;
; -1.948 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[12]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.982      ;
; -1.944 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.006     ; 2.974      ;
; -1.938 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.012     ; 2.962      ;
; -1.938 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[6]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.012     ; 2.962      ;
; -1.938 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[13]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.012     ; 2.962      ;
; -1.937 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 2.963      ;
; -1.937 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[14]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 2.963      ;
; -1.936 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[3]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.009     ; 2.963      ;
; -1.936 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.009     ; 2.963      ;
; -1.936 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[7]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.009     ; 2.963      ;
; -1.936 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.009     ; 2.963      ;
; -1.936 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.971      ;
; -1.934 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[3]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 2.966      ;
; -1.916 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[13]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.945      ;
; -1.915 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 2.947      ;
; -1.908 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 2.940      ;
; -1.872 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.909      ;
; -1.870 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[3]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 2.902      ;
; -1.867 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.006     ; 2.897      ;
; -1.837 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.866      ;
; -1.837 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[6]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.866      ;
; -1.837 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[13]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.866      ;
; -1.836 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 2.867      ;
; -1.836 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[14]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 2.867      ;
; -1.835 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[7]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 2.867      ;
; -1.794 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[1]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.828      ;
; -1.785 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.814      ;
; -1.785 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[6]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.814      ;
; -1.785 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[13]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.814      ;
; -1.784 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 2.815      ;
; -1.784 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[14]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 2.815      ;
; -1.783 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 2.815      ;
; -1.783 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 2.815      ;
; -1.782 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.811      ;
; -1.782 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[6]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.811      ;
; -1.782 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[13]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.811      ;
; -1.781 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 2.812      ;
; -1.781 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[14]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 2.812      ;
; -1.780 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[3]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 2.812      ;
; -1.780 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 2.812      ;
; -1.780 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[7]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 2.812      ;
; -1.780 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 2.812      ;
; -1.762 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[6]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.791      ;
; -1.752 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mSetup_ST.0001           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.005      ; 2.793      ;
; -1.752 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mSetup_ST.0000           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.005      ; 2.793      ;
; -1.752 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mSetup_ST.0010           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.005      ; 2.793      ;
; -1.752 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_GO                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.005      ; 2.793      ;
; -1.740 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.006     ; 2.770      ;
; -1.737 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.773      ;
; -1.704 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[12]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.738      ;
; -1.700 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mSetup_ST.0001           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.005      ; 2.741      ;
; -1.700 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mSetup_ST.0000           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.005      ; 2.741      ;
; -1.700 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mSetup_ST.0010           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.005      ; 2.741      ;
; -1.700 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_GO                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.005      ; 2.741      ;
; -1.696 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[1]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.730      ;
; -1.688 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.725      ;
; -1.686 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 2.717      ;
; -1.680 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 2.711      ;
; -1.655 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[14]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 2.686      ;
; -1.653 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.682      ;
; -1.652 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[0]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.681      ;
; -1.652 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[1]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.681      ;
; -1.652 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[12]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.681      ;
; -1.651 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[3]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 2.683      ;
; -1.651 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 2.683      ;
; -1.649 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.678      ;
; -1.649 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[6]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.678      ;
; -1.649 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[13]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.678      ;
; -1.648 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 2.679      ;
; -1.648 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[14]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 2.679      ;
; -1.647 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 2.679      ;
; -1.647 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[9]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 2.679      ;
; -1.647 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[8]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 2.679      ;
; -1.647 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[22]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 2.679      ;
; -1.647 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[15]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 2.679      ;
; -1.647 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[3]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 2.679      ;
; -1.647 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[7]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 2.679      ;
; -1.647 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 2.679      ;
; -1.646 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.683      ;
; -1.637 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.672      ;
; -1.637 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.672      ;
; -1.637 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.672      ;
; -1.637 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.672      ;
; -1.637 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.672      ;
; -1.637 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.672      ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'audio_clock:u4|oAUD_BCK'                                                                                                                           ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.881 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.008      ; 2.925      ;
; -1.867 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.008      ; 2.911      ;
; -1.841 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.008      ; 2.885      ;
; -1.813 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SRAM_DQ[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 2.854      ;
; -1.810 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 2.851      ;
; -1.795 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.019      ; 2.850      ;
; -1.748 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.019      ; 2.803      ;
; -1.745 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.015      ; 2.796      ;
; -1.737 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.009      ; 2.782      ;
; -1.732 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.009      ; 2.777      ;
; -1.713 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.009      ; 2.758      ;
; -1.712 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.009      ; 2.757      ;
; -1.683 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 2.719      ;
; -1.678 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.009      ; 2.723      ;
; -1.677 ; audio_converter:u5|SEL_Add[1]  ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 2.718      ;
; -1.641 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.009      ; 2.686      ;
; -1.635 ; audio_converter:u5|SEL_Add[0]  ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 2.676      ;
; -1.633 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SRAM_DQ[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 2.674      ;
; -1.630 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 2.671      ;
; -1.613 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SRAM_DQ[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 2.654      ;
; -1.610 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 2.651      ;
; -1.597 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.015      ; 2.648      ;
; -1.593 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.009      ; 2.638      ;
; -1.570 ; audio_converter:u5|SEL_Add[2]  ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 2.611      ;
; -1.561 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.008      ; 2.605      ;
; -1.559 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.008      ; 2.603      ;
; -1.558 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.008      ; 2.602      ;
; -1.557 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SRAM_DQ[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.019      ; 2.612      ;
; -1.552 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.008      ; 2.596      ;
; -1.539 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Add[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.004     ; 2.571      ;
; -1.539 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Add[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.004     ; 2.571      ;
; -1.539 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Add[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.004     ; 2.571      ;
; -1.539 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Add[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.004     ; 2.571      ;
; -1.539 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Add[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.004     ; 2.571      ;
; -1.539 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Add[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.004     ; 2.571      ;
; -1.539 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Add[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.004     ; 2.571      ;
; -1.539 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Add[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.004     ; 2.571      ;
; -1.537 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inR[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 2.573      ;
; -1.535 ; audio_converter:u5|SEL_Add[3]  ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 2.576      ;
; -1.529 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.019      ; 2.584      ;
; -1.526 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.008      ; 2.570      ;
; -1.518 ; audio_converter:u5|SEL_Add[1]  ; audio_converter:u5|SEL_Add[16] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 2.559      ;
; -1.514 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SRAM_DQ[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.009      ; 2.559      ;
; -1.513 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.009      ; 2.558      ;
; -1.512 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.008      ; 2.556      ;
; -1.507 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SRAM_DQ[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.019      ; 2.562      ;
; -1.507 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.019      ; 2.562      ;
; -1.505 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Add[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.004     ; 2.537      ;
; -1.505 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Add[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.004     ; 2.537      ;
; -1.505 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Add[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.004     ; 2.537      ;
; -1.505 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Add[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.004     ; 2.537      ;
; -1.505 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Add[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.004     ; 2.537      ;
; -1.505 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Add[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.004     ; 2.537      ;
; -1.505 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Add[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.004     ; 2.537      ;
; -1.505 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Add[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.004     ; 2.537      ;
; -1.501 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SRAM_DQ[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.009      ; 2.546      ;
; -1.494 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.008      ; 2.538      ;
; -1.490 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SRAM_DQ[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.019      ; 2.545      ;
; -1.483 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.015      ; 2.534      ;
; -1.481 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inR[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.019      ; 2.536      ;
; -1.480 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.019      ; 2.535      ;
; -1.476 ; audio_converter:u5|SEL_Add[0]  ; audio_converter:u5|SEL_Add[16] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 2.517      ;
; -1.469 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.008      ; 2.513      ;
; -1.469 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SRAM_DQ[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.019      ; 2.524      ;
; -1.467 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.008      ; 2.511      ;
; -1.462 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SRAM_DQ[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.019      ; 2.517      ;
; -1.455 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.008      ; 2.499      ;
; -1.452 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.006      ; 2.494      ;
; -1.448 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SRAM_DQ[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.006      ; 2.490      ;
; -1.447 ; audio_converter:u5|SEL_Add[1]  ; audio_converter:u5|SEL_Add[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 2.488      ;
; -1.447 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.009      ; 2.492      ;
; -1.439 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inR[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.019      ; 2.494      ;
; -1.433 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.019      ; 2.488      ;
; -1.429 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.009      ; 2.474      ;
; -1.429 ; audio_converter:u5|SEL_Add[4]  ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 2.470      ;
; -1.426 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.009      ; 2.471      ;
; -1.426 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.009      ; 2.471      ;
; -1.424 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.009      ; 2.469      ;
; -1.420 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SRAM_DQ[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.015      ; 2.471      ;
; -1.419 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.006      ; 2.461      ;
; -1.415 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 2.451      ;
; -1.415 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SRAM_DQ[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.006      ; 2.457      ;
; -1.411 ; audio_converter:u5|SEL_Add[2]  ; audio_converter:u5|SEL_Add[16] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 2.452      ;
; -1.410 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.009      ; 2.455      ;
; -1.408 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.009      ; 2.453      ;
; -1.405 ; audio_converter:u5|SEL_Add[0]  ; audio_converter:u5|SEL_Add[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 2.446      ;
; -1.403 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Add[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.004     ; 2.435      ;
; -1.399 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.009      ; 2.444      ;
; -1.398 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.015      ; 2.449      ;
; -1.397 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Add[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.004     ; 2.429      ;
; -1.397 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Add[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.004     ; 2.429      ;
; -1.397 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Add[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.004     ; 2.429      ;
; -1.397 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Add[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.004     ; 2.429      ;
; -1.397 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Add[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.004     ; 2.429      ;
; -1.397 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Add[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.004     ; 2.429      ;
; -1.397 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Add[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.004     ; 2.429      ;
; -1.397 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Add[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.004     ; 2.429      ;
; -1.396 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SRAM_DQ[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.004     ; 2.428      ;
; -1.394 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.015      ; 2.445      ;
; -1.393 ; audio_converter:u5|SEL_Add[5]  ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 2.434      ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'audio_clock:u4|LRCK_1X'                                                                                                           ;
+--------+--------------------------------+----------------+-------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node        ; Launch Clock            ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------+-------------------------+------------------------+--------------+------------+------------+
; -0.364 ; audio_converter:u5|AUD_inL[13] ; audio_outL[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.171      ; 1.071      ;
; -0.226 ; audio_converter:u5|AUD_inL[4]  ; audio_outL[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.171      ; 0.933      ;
; -0.223 ; audio_converter:u5|AUD_inL[8]  ; audio_outL[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.171      ; 0.930      ;
; -0.222 ; audio_converter:u5|AUD_inL[14] ; audio_outL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.171      ; 0.929      ;
; -0.221 ; audio_converter:u5|AUD_inL[1]  ; audio_outL[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.171      ; 0.928      ;
; -0.221 ; audio_converter:u5|AUD_inL[15] ; audio_outL[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.171      ; 0.928      ;
; -0.221 ; audio_converter:u5|AUD_inL[3]  ; audio_outL[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.171      ; 0.928      ;
; -0.218 ; audio_converter:u5|AUD_inL[2]  ; audio_outL[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.171      ; 0.925      ;
; -0.082 ; audio_converter:u5|AUD_inL[6]  ; audio_outL[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.171      ; 0.789      ;
; -0.082 ; audio_converter:u5|AUD_inL[5]  ; audio_outL[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.171      ; 0.789      ;
; -0.082 ; audio_converter:u5|AUD_inL[11] ; audio_outL[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.171      ; 0.789      ;
; -0.082 ; audio_converter:u5|AUD_inL[7]  ; audio_outL[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.171      ; 0.789      ;
; -0.080 ; audio_converter:u5|AUD_inL[12] ; audio_outL[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.171      ; 0.787      ;
; -0.079 ; audio_converter:u5|AUD_inL[0]  ; audio_outL[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.171      ; 0.786      ;
; -0.075 ; audio_converter:u5|AUD_inL[9]  ; audio_outL[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.171      ; 0.782      ;
; -0.072 ; audio_converter:u5|AUD_inL[10] ; audio_outL[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.171      ; 0.779      ;
; 0.122  ; audio_converter:u5|AUD_inR[12] ; audio_outR[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.171      ; 1.085      ;
; 0.274  ; audio_converter:u5|AUD_inR[3]  ; audio_outR[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.171      ; 0.933      ;
; 0.275  ; audio_converter:u5|AUD_inR[0]  ; audio_outR[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.171      ; 0.932      ;
; 0.279  ; audio_converter:u5|AUD_inR[5]  ; audio_outR[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.171      ; 0.928      ;
; 0.280  ; audio_converter:u5|AUD_inR[4]  ; audio_outR[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.171      ; 0.927      ;
; 0.281  ; audio_converter:u5|AUD_inR[7]  ; audio_outR[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.171      ; 0.926      ;
; 0.284  ; audio_converter:u5|AUD_inR[8]  ; audio_outR[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.171      ; 0.923      ;
; 0.285  ; audio_converter:u5|AUD_inR[11] ; audio_outR[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.171      ; 0.922      ;
; 0.418  ; audio_converter:u5|AUD_inR[15] ; audio_outR[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.171      ; 0.789      ;
; 0.418  ; audio_converter:u5|AUD_inR[2]  ; audio_outR[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.171      ; 0.789      ;
; 0.419  ; audio_converter:u5|AUD_inR[9]  ; audio_outR[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.171      ; 0.788      ;
; 0.419  ; audio_converter:u5|AUD_inR[1]  ; audio_outR[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.171      ; 0.788      ;
; 0.421  ; audio_converter:u5|AUD_inR[14] ; audio_outR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.171      ; 0.786      ;
; 0.422  ; audio_converter:u5|AUD_inR[10] ; audio_outR[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.171      ; 0.785      ;
; 0.424  ; audio_converter:u5|AUD_inR[6]  ; audio_outR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.171      ; 0.783      ;
; 0.425  ; audio_converter:u5|AUD_inR[13] ; audio_outR[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.171      ; 0.782      ;
+--------+--------------------------------+----------------+-------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'p1|altpll_component|pll|clk[1]'                                                                                                                                ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.125 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.241      ; 0.657      ;
; -0.125 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.241      ; 0.657      ;
; -0.111 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.255      ; 0.657      ;
; -0.111 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.255      ; 0.657      ;
; 52.089 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.502      ;
; 52.089 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.502      ;
; 52.089 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.502      ;
; 52.089 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.502      ;
; 52.089 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.502      ;
; 52.089 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.502      ;
; 52.089 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.502      ;
; 52.089 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.502      ;
; 52.089 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.502      ;
; 52.367 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.224      ;
; 52.367 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.224      ;
; 52.367 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.224      ;
; 52.367 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.224      ;
; 52.367 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.224      ;
; 52.367 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.224      ;
; 52.367 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.224      ;
; 52.367 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.224      ;
; 52.367 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.224      ;
; 52.377 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.214      ;
; 52.377 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.214      ;
; 52.377 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.214      ;
; 52.377 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.214      ;
; 52.377 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.214      ;
; 52.377 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.214      ;
; 52.377 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.214      ;
; 52.377 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.214      ;
; 52.377 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.214      ;
; 52.487 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.104      ;
; 52.487 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.104      ;
; 52.487 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.104      ;
; 52.487 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.104      ;
; 52.487 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.104      ;
; 52.487 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.104      ;
; 52.487 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.104      ;
; 52.487 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.104      ;
; 52.487 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.104      ;
; 52.520 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.071      ;
; 52.763 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.828      ;
; 52.763 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.828      ;
; 52.763 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.828      ;
; 52.763 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.828      ;
; 52.763 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.828      ;
; 52.763 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.828      ;
; 52.763 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.828      ;
; 52.763 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.828      ;
; 52.763 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.828      ;
; 52.798 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.793      ;
; 52.808 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.783      ;
; 52.918 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.673      ;
; 53.136 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.455      ;
; 53.136 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.455      ;
; 53.136 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.455      ;
; 53.136 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.455      ;
; 53.136 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.455      ;
; 53.136 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.455      ;
; 53.136 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.455      ;
; 53.136 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.455      ;
; 53.136 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.455      ;
; 53.194 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.397      ;
; 53.269 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.322      ;
; 53.269 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.322      ;
; 53.269 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.322      ;
; 53.269 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.322      ;
; 53.269 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.322      ;
; 53.269 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.322      ;
; 53.269 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.322      ;
; 53.269 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.322      ;
; 53.269 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.322      ;
; 53.525 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.066      ;
; 53.525 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.066      ;
; 53.525 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.066      ;
; 53.525 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.066      ;
; 53.525 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.066      ;
; 53.525 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.066      ;
; 53.525 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.066      ;
; 53.525 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.066      ;
; 53.525 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.066      ;
; 53.567 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.024      ;
; 53.700 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.891      ;
; 53.799 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.792      ;
; 53.799 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.792      ;
; 53.799 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.792      ;
; 53.799 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.792      ;
; 53.799 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.792      ;
; 53.799 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.792      ;
; 53.799 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.792      ;
; 53.799 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.792      ;
; 53.799 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.792      ;
; 54.298 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; -0.014     ; 1.279      ;
; 54.302 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.014      ; 1.303      ;
; 54.312 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.279      ;
; 54.330 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.014      ; 1.275      ;
; 54.333 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; -0.014     ; 1.244      ;
; 54.525 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.066      ;
; 54.600 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.014      ; 1.005      ;
; 54.604 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.014      ; 1.001      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                            ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -2.534 ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50    ; 0.000        ; 2.675      ; 0.657      ;
; -2.034 ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50    ; -0.500       ; 2.675      ; 0.657      ;
; 0.391  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[0]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.522  ; Reset_Delay:r0|Cont[19]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.788      ;
; 0.531  ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.788  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.054      ;
; 0.798  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.801  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.802  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[1]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.808  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.074      ;
; 0.809  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.814  ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[8]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.830  ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[18]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.096      ;
; 0.835  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.838  ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.841  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[1]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.107      ;
; 0.843  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.109      ;
; 0.845  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.845  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.978  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[12]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.244      ;
; 0.980  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.246      ;
; 0.983  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.249      ;
; 1.011  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.277      ;
; 1.171  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.437      ;
; 1.181  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.447      ;
; 1.184  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.450      ;
; 1.185  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.451      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.191  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.457      ;
; 1.192  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.458      ;
; 1.197  ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[8]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.463      ;
; 1.197  ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.463      ;
; 1.216  ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.482      ;
; 1.221  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.487      ;
; 1.221  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.487      ;
; 1.221  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.487      ;
; 1.224  ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.229  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.495      ;
; 1.231  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.497      ;
; 1.231  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.497      ;
; 1.242  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.508      ;
; 1.252  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.518      ;
; 1.255  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.521      ;
; 1.260  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.262  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.528      ;
; 1.263  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.529      ;
; 1.268  ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.534      ;
; 1.277  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.001      ; 1.544      ;
; 1.281  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[18]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.547      ;
; 1.281  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.547      ;
; 1.292  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.558      ;
; 1.292  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.558      ;
; 1.292  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.558      ;
; 1.300  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.566      ;
; 1.302  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.568      ;
; 1.302  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[8]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.568      ;
; 1.313  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.579      ;
; 1.318  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.584      ;
; 1.323  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.589      ;
; 1.326  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.592      ;
; 1.331  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.597      ;
; 1.331  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.597      ;
; 1.333  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.599      ;
; 1.334  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[0]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.600      ;
; 1.334  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[8]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.600      ;
; 1.350  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.001      ; 1.617      ;
; 1.352  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.618      ;
; 1.352  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.618      ;
; 1.361  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.627      ;
; 1.363  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.629      ;
; 1.363  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.629      ;
; 1.363  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.629      ;
; 1.366  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.632      ;
; 1.371  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.637      ;
; 1.373  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.639      ;
; 1.373  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.639      ;
; 1.383  ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[18]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.649      ;
; 1.384  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.650      ;
; 1.389  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.655      ;
; 1.394  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.660      ;
; 1.397  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.663      ;
; 1.400  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.001      ; 1.667      ;
; 1.402  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.001     ; 1.667      ;
; 1.402  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.668      ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'audio_clock:u4|oAUD_BCK'                                                                                                                            ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -2.238 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[9]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.574      ; 1.852      ;
; -2.237 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.574      ; 1.853      ;
; -2.235 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[15] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.574      ; 1.855      ;
; -2.233 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.561      ; 1.844      ;
; -2.227 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[0]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.561      ; 1.850      ;
; -2.224 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[2]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.561      ; 1.853      ;
; -2.222 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[1]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.561      ; 1.855      ;
; -2.198 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[5]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.555      ; 1.873      ;
; -2.198 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.555      ; 1.873      ;
; -2.197 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[13] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.555      ; 1.874      ;
; -2.196 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[4]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.555      ; 1.875      ;
; -2.166 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.563      ; 1.913      ;
; -2.166 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[8]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.563      ; 1.913      ;
; -2.164 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[12] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.563      ; 1.915      ;
; -2.163 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.563      ; 1.916      ;
; -2.163 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.563      ; 1.916      ;
; -1.738 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[9]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.574      ; 1.852      ;
; -1.737 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.574      ; 1.853      ;
; -1.735 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[15] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.574      ; 1.855      ;
; -1.733 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.561      ; 1.844      ;
; -1.730 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[13] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.570      ; 2.356      ;
; -1.728 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[3]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.570      ; 2.358      ;
; -1.727 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[0]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.561      ; 1.850      ;
; -1.727 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.570      ; 2.359      ;
; -1.726 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[1]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.570      ; 2.360      ;
; -1.725 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[9]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.570      ; 2.361      ;
; -1.724 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[2]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.561      ; 1.853      ;
; -1.722 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[1]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.561      ; 1.855      ;
; -1.698 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[5]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.555      ; 1.873      ;
; -1.698 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.555      ; 1.873      ;
; -1.697 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[13] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.555      ; 1.874      ;
; -1.696 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[4]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.555      ; 1.875      ;
; -1.696 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.564      ; 2.384      ;
; -1.695 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[2]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.564      ; 2.385      ;
; -1.692 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[6]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.564      ; 2.388      ;
; -1.692 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[11] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.564      ; 2.388      ;
; -1.692 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[7]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.564      ; 2.388      ;
; -1.691 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[10] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.564      ; 2.389      ;
; -1.691 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.564      ; 2.389      ;
; -1.666 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.563      ; 1.913      ;
; -1.666 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[8]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.563      ; 1.913      ;
; -1.664 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[12] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.563      ; 1.915      ;
; -1.663 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.563      ; 1.916      ;
; -1.663 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.563      ; 1.916      ;
; -1.661 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[4]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.560      ; 2.415      ;
; -1.661 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[8]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.560      ; 2.415      ;
; -1.661 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[12] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.560      ; 2.415      ;
; -1.660 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[0]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.560      ; 2.416      ;
; -1.230 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[13] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.570      ; 2.356      ;
; -1.228 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[3]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.570      ; 2.358      ;
; -1.227 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.570      ; 2.359      ;
; -1.226 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[1]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.570      ; 2.360      ;
; -1.225 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[9]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.570      ; 2.361      ;
; -1.196 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.564      ; 2.384      ;
; -1.195 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[2]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.564      ; 2.385      ;
; -1.192 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[6]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.564      ; 2.388      ;
; -1.192 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[11] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.564      ; 2.388      ;
; -1.192 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[7]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.564      ; 2.388      ;
; -1.191 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[10] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.564      ; 2.389      ;
; -1.191 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.564      ; 2.389      ;
; -1.161 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[4]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.560      ; 2.415      ;
; -1.161 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[8]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.560      ; 2.415      ;
; -1.161 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[12] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.560      ; 2.415      ;
; -1.160 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[0]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.560      ; 2.416      ;
; 0.391  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[0] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Cont[1] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|SEL_Add[0]  ; audio_converter:u5|SEL_Add[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|SRAM_DQ[9]  ; audio_converter:u5|SRAM_DQ[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|SRAM_DQ[5]  ; audio_converter:u5|SRAM_DQ[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|SRAM_DQ[13] ; audio_converter:u5|SRAM_DQ[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|SRAM_DQ[1]  ; audio_converter:u5|SRAM_DQ[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|SRAM_DQ[6]  ; audio_converter:u5|SRAM_DQ[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|SRAM_DQ[10] ; audio_converter:u5|SRAM_DQ[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|SRAM_DQ[14] ; audio_converter:u5|SRAM_DQ[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|SRAM_DQ[2]  ; audio_converter:u5|SRAM_DQ[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|SRAM_DQ[7]  ; audio_converter:u5|SRAM_DQ[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|SRAM_DQ[11] ; audio_converter:u5|SRAM_DQ[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|SRAM_DQ[15] ; audio_converter:u5|SRAM_DQ[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|SRAM_DQ[3]  ; audio_converter:u5|SRAM_DQ[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|SRAM_DQ[8]  ; audio_converter:u5|SRAM_DQ[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|SRAM_DQ[4]  ; audio_converter:u5|SRAM_DQ[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|SRAM_DQ[12] ; audio_converter:u5|SRAM_DQ[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|SRAM_DQ[0]  ; audio_converter:u5|SRAM_DQ[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[5]  ; audio_converter:u5|AUD_inR[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[6]  ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[7]  ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[4]  ; audio_converter:u5|AUD_inR[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[10] ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[9]  ; audio_converter:u5|AUD_inR[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[11] ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[8]  ; audio_converter:u5|AUD_inR[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[14] ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[13] ; audio_converter:u5|AUD_inR[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[15] ; audio_converter:u5|AUD_inR[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[12] ; audio_converter:u5|AUD_inR[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[1]  ; audio_converter:u5|AUD_inR[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[2]  ; audio_converter:u5|AUD_inR[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[3]  ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[0]  ; audio_converter:u5|AUD_inR[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'p1|altpll_component|pll|clk[1]'                                                                                                                                 ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.114 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.255      ; 0.657      ;
; -0.114 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.255      ; 0.657      ;
; -0.100 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.241      ; 0.657      ;
; -0.100 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.241      ; 0.657      ;
; 0.391  ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.538  ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.804      ;
; 0.541  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.807      ;
; 0.541  ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.807      ;
; 0.721  ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 1.001      ;
; 0.725  ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 1.005      ;
; 0.736  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.002      ;
; 0.800  ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.066      ;
; 0.806  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.072      ;
; 0.809  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.075      ;
; 0.812  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.078      ;
; 0.835  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.101      ;
; 0.992  ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.014     ; 1.244      ;
; 0.995  ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 1.275      ;
; 1.013  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.279      ;
; 1.023  ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 1.303      ;
; 1.027  ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.014     ; 1.279      ;
; 1.189  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.455      ;
; 1.192  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.458      ;
; 1.195  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.461      ;
; 1.221  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.487      ;
; 1.221  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.487      ;
; 1.221  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.487      ;
; 1.221  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.487      ;
; 1.260  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.526      ;
; 1.263  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.529      ;
; 1.281  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.547      ;
; 1.292  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.558      ;
; 1.292  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.558      ;
; 1.292  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.558      ;
; 1.331  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.597      ;
; 1.334  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.600      ;
; 1.352  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.618      ;
; 1.363  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.629      ;
; 1.380  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.646      ;
; 1.423  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.689      ;
; 1.434  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.700      ;
; 1.451  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.717      ;
; 1.451  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.717      ;
; 1.490  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.756      ;
; 1.494  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.760      ;
; 1.522  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.788      ;
; 1.522  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.788      ;
; 1.526  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.792      ;
; 1.526  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.792      ;
; 1.526  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.792      ;
; 1.526  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.792      ;
; 1.526  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.792      ;
; 1.526  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.792      ;
; 1.526  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.792      ;
; 1.561  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.827      ;
; 1.565  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.831      ;
; 1.593  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.859      ;
; 1.593  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.859      ;
; 1.625  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.891      ;
; 1.632  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.898      ;
; 1.664  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.930      ;
; 1.664  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.930      ;
; 1.703  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.969      ;
; 1.735  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.001      ;
; 1.758  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.024      ;
; 1.774  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.040      ;
; 1.800  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.066      ;
; 1.800  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.066      ;
; 1.800  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.066      ;
; 1.800  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.066      ;
; 1.800  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.066      ;
; 1.800  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.066      ;
; 1.800  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.066      ;
; 1.800  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.066      ;
; 2.056  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.322      ;
; 2.056  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.322      ;
; 2.056  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.322      ;
; 2.056  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.322      ;
; 2.056  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.322      ;
; 2.131  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.397      ;
; 2.189  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.455      ;
; 2.189  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.455      ;
; 2.189  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.455      ;
; 2.189  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.455      ;
; 2.407  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.673      ;
; 2.517  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.783      ;
; 2.527  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.793      ;
; 2.562  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.828      ;
; 2.562  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.828      ;
; 2.562  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.828      ;
; 2.562  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.828      ;
; 2.562  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.828      ;
; 2.562  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.828      ;
; 2.805  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.071      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'audio_clock:u4|LRCK_1X'                                                                                                           ;
+-------+--------------------------------+----------------+-------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node        ; Launch Clock            ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+----------------+-------------------------+------------------------+--------------+------------+------------+
; 0.345 ; audio_converter:u5|AUD_inR[13] ; audio_outR[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.171      ; 0.782      ;
; 0.346 ; audio_converter:u5|AUD_inR[6]  ; audio_outR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.171      ; 0.783      ;
; 0.348 ; audio_converter:u5|AUD_inR[10] ; audio_outR[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.171      ; 0.785      ;
; 0.349 ; audio_converter:u5|AUD_inR[14] ; audio_outR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.171      ; 0.786      ;
; 0.351 ; audio_converter:u5|AUD_inR[9]  ; audio_outR[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.171      ; 0.788      ;
; 0.351 ; audio_converter:u5|AUD_inR[1]  ; audio_outR[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.171      ; 0.788      ;
; 0.352 ; audio_converter:u5|AUD_inR[15] ; audio_outR[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.171      ; 0.789      ;
; 0.352 ; audio_converter:u5|AUD_inR[2]  ; audio_outR[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.171      ; 0.789      ;
; 0.485 ; audio_converter:u5|AUD_inR[11] ; audio_outR[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.171      ; 0.922      ;
; 0.486 ; audio_converter:u5|AUD_inR[8]  ; audio_outR[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.171      ; 0.923      ;
; 0.489 ; audio_converter:u5|AUD_inR[7]  ; audio_outR[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.171      ; 0.926      ;
; 0.490 ; audio_converter:u5|AUD_inR[4]  ; audio_outR[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.171      ; 0.927      ;
; 0.491 ; audio_converter:u5|AUD_inR[5]  ; audio_outR[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.171      ; 0.928      ;
; 0.495 ; audio_converter:u5|AUD_inR[0]  ; audio_outR[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.171      ; 0.932      ;
; 0.496 ; audio_converter:u5|AUD_inR[3]  ; audio_outR[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.171      ; 0.933      ;
; 0.648 ; audio_converter:u5|AUD_inR[12] ; audio_outR[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.171      ; 1.085      ;
; 0.842 ; audio_converter:u5|AUD_inL[10] ; audio_outL[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.171      ; 0.779      ;
; 0.845 ; audio_converter:u5|AUD_inL[9]  ; audio_outL[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.171      ; 0.782      ;
; 0.849 ; audio_converter:u5|AUD_inL[0]  ; audio_outL[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.171      ; 0.786      ;
; 0.850 ; audio_converter:u5|AUD_inL[12] ; audio_outL[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.171      ; 0.787      ;
; 0.852 ; audio_converter:u5|AUD_inL[6]  ; audio_outL[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.171      ; 0.789      ;
; 0.852 ; audio_converter:u5|AUD_inL[5]  ; audio_outL[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.171      ; 0.789      ;
; 0.852 ; audio_converter:u5|AUD_inL[11] ; audio_outL[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.171      ; 0.789      ;
; 0.852 ; audio_converter:u5|AUD_inL[7]  ; audio_outL[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.171      ; 0.789      ;
; 0.988 ; audio_converter:u5|AUD_inL[2]  ; audio_outL[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.171      ; 0.925      ;
; 0.991 ; audio_converter:u5|AUD_inL[1]  ; audio_outL[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.171      ; 0.928      ;
; 0.991 ; audio_converter:u5|AUD_inL[15] ; audio_outL[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.171      ; 0.928      ;
; 0.991 ; audio_converter:u5|AUD_inL[3]  ; audio_outL[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.171      ; 0.928      ;
; 0.992 ; audio_converter:u5|AUD_inL[14] ; audio_outL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.171      ; 0.929      ;
; 0.993 ; audio_converter:u5|AUD_inL[8]  ; audio_outL[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.171      ; 0.930      ;
; 0.996 ; audio_converter:u5|AUD_inL[4]  ; audio_outL[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.171      ; 0.933      ;
; 1.134 ; audio_converter:u5|AUD_inL[13] ; audio_outL[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.171      ; 1.071      ;
+-------+--------------------------------+----------------+-------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                                                                                                      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.530 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.796      ;
; 0.541 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.807      ;
; 0.576 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.842      ;
; 0.660 ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.928      ;
; 0.701 ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.969      ;
; 0.765 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.031      ;
; 0.776 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.043      ;
; 0.785 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.051      ;
; 0.786 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.050      ;
; 0.794 ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.062      ;
; 0.802 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.068      ;
; 0.816 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.082      ;
; 0.828 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.094      ;
; 0.829 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.095      ;
; 0.836 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.102      ;
; 0.852 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.118      ;
; 0.858 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.124      ;
; 0.858 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.005      ; 1.129      ;
; 0.863 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.005      ; 1.134      ;
; 0.873 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.139      ;
; 0.876 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.142      ;
; 0.882 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.148      ;
; 0.885 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.151      ;
; 0.922 ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.191      ;
; 0.929 ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.005      ; 1.200      ;
; 0.949 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.215      ;
; 0.949 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.215      ;
; 0.949 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.215      ;
; 0.949 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.215      ;
; 0.949 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.215      ;
; 0.949 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.215      ;
; 0.956 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.220      ;
; 0.976 ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 1.249      ;
; 1.012 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.278      ;
; 1.015 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.280      ;
; 1.024 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.290      ;
; 1.037 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.005      ; 1.308      ;
; 1.037 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.005      ; 1.308      ;
; 1.047 ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 1.320      ;
; 1.050 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.317      ;
; 1.054 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.321      ;
; 1.055 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.322      ;
; 1.056 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.323      ;
; 1.058 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.322      ;
; 1.059 ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.011      ; 1.336      ;
; 1.064 ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 1.336      ;
; 1.066 ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.009      ; 1.341      ;
; 1.069 ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.338      ;
; 1.070 ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 1.342      ;
; 1.074 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.341      ;
; 1.080 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.347      ;
; 1.116 ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 1.389      ;
; 1.136 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.402      ;
; 1.187 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.454      ;
; 1.195 ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.010      ; 1.471      ;
; 1.198 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 1.459      ;
; 1.211 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.477      ;
; 1.227 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.493      ;
; 1.231 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.498      ;
; 1.237 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.004     ; 1.499      ;
; 1.239 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.506      ;
; 1.240 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.506      ;
; 1.251 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 1.512      ;
; 1.260 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.526      ;
; 1.262 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.528      ;
; 1.268 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.534      ;
; 1.269 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.535      ;
; 1.271 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.537      ;
; 1.274 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.540      ;
; 1.277 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.544      ;
; 1.282 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.548      ;
; 1.298 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.562      ;
; 1.298 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.564      ;
; 1.300 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.567      ;
; 1.311 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.577      ;
; 1.320 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.586      ;
; 1.322 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 1.583      ;
; 1.327 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.593      ;
; 1.331 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.597      ;
; 1.333 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.006     ; 1.593      ;
; 1.333 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.599      ;
; 1.337 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 1.598      ;
; 1.346 ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.009      ; 1.621      ;
; 1.352 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 1.613      ;
; 1.353 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 1.614      ;
; 1.354 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 1.615      ;
; 1.355 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 1.616      ;
; 1.356 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 1.617      ;
; 1.357 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 1.618      ;
; 1.358 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.622      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'p1|altpll_component|pll|clk[1]'                                                                                                   ;
+--------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                       ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -3.868 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.421     ; 1.488      ;
; -3.868 ; Reset_Delay:r0|oRESET ; audio_clock:u4|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.421     ; 1.488      ;
; -3.720 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.326      ;
; -3.720 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.326      ;
; -3.720 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.326      ;
; -3.720 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.326      ;
; -3.720 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.326      ;
; -3.720 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.326      ;
; -3.720 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.326      ;
; -3.720 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.326      ;
; -3.720 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.326      ;
; -3.720 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.326      ;
; -3.720 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.326      ;
; -3.720 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.326      ;
+--------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'audio_clock:u4|oAUD_BCK'                                                                                                    ;
+--------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                        ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; -0.845 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[0] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.879      ; 2.260      ;
; -0.845 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[1] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.879      ; 2.260      ;
; -0.845 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[2] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.879      ; 2.260      ;
; -0.845 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[3] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.879      ; 2.260      ;
; -0.800 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[9]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.880      ; 2.216      ;
; -0.800 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[10] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.880      ; 2.216      ;
; -0.800 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[11] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.880      ; 2.216      ;
; -0.800 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[12] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.880      ; 2.216      ;
; -0.800 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[13] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.880      ; 2.216      ;
; -0.800 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[14] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.880      ; 2.216      ;
; -0.800 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[15] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.880      ; 2.216      ;
; -0.800 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[16] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.880      ; 2.216      ;
; -0.800 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[17] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.880      ; 2.216      ;
; -0.515 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[0]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.875      ; 1.926      ;
; -0.515 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[1]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.875      ; 1.926      ;
; -0.515 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[2]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.875      ; 1.926      ;
; -0.515 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[3]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.875      ; 1.926      ;
; -0.515 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[4]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.875      ; 1.926      ;
; -0.515 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[5]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.875      ; 1.926      ;
; -0.515 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[6]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.875      ; 1.926      ;
; -0.515 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[7]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.875      ; 1.926      ;
; -0.515 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[8]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.875      ; 1.926      ;
+--------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'audio_clock:u4|oAUD_BCK'                                                                                                    ;
+-------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                        ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; 1.285 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[0]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.875      ; 1.926      ;
; 1.285 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[1]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.875      ; 1.926      ;
; 1.285 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[2]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.875      ; 1.926      ;
; 1.285 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[3]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.875      ; 1.926      ;
; 1.285 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[4]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.875      ; 1.926      ;
; 1.285 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[5]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.875      ; 1.926      ;
; 1.285 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[6]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.875      ; 1.926      ;
; 1.285 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[7]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.875      ; 1.926      ;
; 1.285 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[8]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.875      ; 1.926      ;
; 1.570 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[9]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.880      ; 2.216      ;
; 1.570 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[10] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.880      ; 2.216      ;
; 1.570 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[11] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.880      ; 2.216      ;
; 1.570 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[12] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.880      ; 2.216      ;
; 1.570 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[13] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.880      ; 2.216      ;
; 1.570 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[14] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.880      ; 2.216      ;
; 1.570 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[15] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.880      ; 2.216      ;
; 1.570 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[16] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.880      ; 2.216      ;
; 1.570 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[17] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.880      ; 2.216      ;
; 1.615 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[0] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.879      ; 2.260      ;
; 1.615 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[1] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.879      ; 2.260      ;
; 1.615 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[2] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.879      ; 2.260      ;
; 1.615 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[3] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.879      ; 2.260      ;
+-------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'p1|altpll_component|pll|clk[1]'                                                                                                   ;
+-------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                       ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 3.495 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.326      ;
; 3.495 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.326      ;
; 3.495 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.326      ;
; 3.495 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.326      ;
; 3.495 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.326      ;
; 3.495 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.326      ;
; 3.495 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.326      ;
; 3.495 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.326      ;
; 3.495 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.326      ;
; 3.495 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.326      ;
; 3.495 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.326      ;
; 3.495 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.326      ;
; 3.643 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.421     ; 1.488      ;
; 3.643 ; Reset_Delay:r0|oRESET ; audio_clock:u4|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.421     ; 1.488      ;
+-------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                   ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'audio_clock:u4|oAUD_BCK'                                                                         ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[9]  ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[7]                    ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'audio_clock:u4|LRCK_1X'                                                             ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[9]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[11]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[11]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[12]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[12]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[13]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[13]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[14]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[14]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[3]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[3]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[4]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[4]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[5]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[5]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[6]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[6]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[7]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[7]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[8]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[8]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[9]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[9]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outR[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outR[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outR[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outR[10]|clk ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[0]                  ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[1]                  ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[2]                  ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X                     ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[0]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[1]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[2]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[3]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[4]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[5]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[6]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[7]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[8]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|oAUD_BCK                    ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[0]                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[1]                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[2]                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X                     ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[0]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[1]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[2]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[3]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[4]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[5]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[6]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[7]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[8]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|oAUD_BCK                    ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[0]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[1]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[2]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X|clk                             ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|oAUD_BCK|clk                            ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[0]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[1]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[2]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X|clk                             ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|oAUD_BCK|clk                            ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; I2C_SDAT   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 3.696 ; 3.696 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.993 ; 4.993 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.993 ; 4.993 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCDAT ; audio_clock:u4|oAUD_BCK        ; 4.263 ; 4.263 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; SW[*]      ; audio_clock:u4|oAUD_BCK        ; 4.588 ; 4.588 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SW[17]    ; audio_clock:u4|oAUD_BCK        ; 4.588 ; 4.588 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; rst        ; audio_clock:u4|oAUD_BCK        ; 1.545 ; 1.545 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SDAT   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -3.247 ; -3.247 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -4.254 ; -4.254 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -4.254 ; -4.254 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCDAT ; audio_clock:u4|oAUD_BCK        ; -3.745 ; -3.745 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; SW[*]      ; audio_clock:u4|oAUD_BCK        ; -4.044 ; -4.044 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SW[17]    ; audio_clock:u4|oAUD_BCK        ; -4.044 ; -4.044 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; rst        ; audio_clock:u4|oAUD_BCK        ; -1.001 ; -1.001 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SCLK       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 11.870 ; 11.870 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 8.729  ; 8.729  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.695  ;        ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCLRCK    ; audio_clock:u4|LRCK_1X         ; 5.313  ;        ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT     ; audio_clock:u4|LRCK_1X         ; 14.817 ; 14.817 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK    ; audio_clock:u4|LRCK_1X         ; 5.313  ;        ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCLRCK    ; audio_clock:u4|LRCK_1X         ;        ; 5.313  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT     ; audio_clock:u4|LRCK_1X         ; 15.839 ; 15.839 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK    ; audio_clock:u4|LRCK_1X         ;        ; 5.313  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_BCLK       ; audio_clock:u4|oAUD_BCK        ; 4.846  ;        ; Rise       ; audio_clock:u4|oAUD_BCK        ;
; AUD_BCLK       ; audio_clock:u4|oAUD_BCK        ;        ; 4.846  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_DACDAT     ; audio_clock:u4|oAUD_BCK        ; 16.224 ; 16.224 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; SRAM_ADDR[*]   ; audio_clock:u4|oAUD_BCK        ; 8.590  ; 8.590  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[0]  ; audio_clock:u4|oAUD_BCK        ; 8.590  ; 8.590  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[1]  ; audio_clock:u4|oAUD_BCK        ; 8.564  ; 8.564  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[2]  ; audio_clock:u4|oAUD_BCK        ; 8.046  ; 8.046  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[3]  ; audio_clock:u4|oAUD_BCK        ; 8.513  ; 8.513  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[4]  ; audio_clock:u4|oAUD_BCK        ; 8.543  ; 8.543  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[5]  ; audio_clock:u4|oAUD_BCK        ; 8.264  ; 8.264  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[6]  ; audio_clock:u4|oAUD_BCK        ; 8.354  ; 8.354  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[7]  ; audio_clock:u4|oAUD_BCK        ; 8.253  ; 8.253  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[8]  ; audio_clock:u4|oAUD_BCK        ; 8.365  ; 8.365  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[9]  ; audio_clock:u4|oAUD_BCK        ; 8.311  ; 8.311  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[10] ; audio_clock:u4|oAUD_BCK        ; 8.248  ; 8.248  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[11] ; audio_clock:u4|oAUD_BCK        ; 8.315  ; 8.315  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[12] ; audio_clock:u4|oAUD_BCK        ; 8.303  ; 8.303  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[13] ; audio_clock:u4|oAUD_BCK        ; 8.294  ; 8.294  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[14] ; audio_clock:u4|oAUD_BCK        ; 8.000  ; 8.000  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[15] ; audio_clock:u4|oAUD_BCK        ; 8.081  ; 8.081  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[16] ; audio_clock:u4|oAUD_BCK        ; 8.127  ; 8.127  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[17] ; audio_clock:u4|oAUD_BCK        ; 7.795  ; 7.795  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; SRAM_DQ[*]     ; audio_clock:u4|oAUD_BCK        ; 8.013  ; 8.013  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[0]    ; audio_clock:u4|oAUD_BCK        ; 7.833  ; 7.833  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[1]    ; audio_clock:u4|oAUD_BCK        ; 7.610  ; 7.610  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[2]    ; audio_clock:u4|oAUD_BCK        ; 7.900  ; 7.900  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[3]    ; audio_clock:u4|oAUD_BCK        ; 7.605  ; 7.605  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[4]    ; audio_clock:u4|oAUD_BCK        ; 7.562  ; 7.562  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[5]    ; audio_clock:u4|oAUD_BCK        ; 7.536  ; 7.536  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[6]    ; audio_clock:u4|oAUD_BCK        ; 7.572  ; 7.572  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[7]    ; audio_clock:u4|oAUD_BCK        ; 7.298  ; 7.298  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[8]    ; audio_clock:u4|oAUD_BCK        ; 7.348  ; 7.348  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[9]    ; audio_clock:u4|oAUD_BCK        ; 7.550  ; 7.550  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[10]   ; audio_clock:u4|oAUD_BCK        ; 7.799  ; 7.799  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[11]   ; audio_clock:u4|oAUD_BCK        ; 7.845  ; 7.845  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[12]   ; audio_clock:u4|oAUD_BCK        ; 7.572  ; 7.572  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[13]   ; audio_clock:u4|oAUD_BCK        ; 7.794  ; 7.794  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[14]   ; audio_clock:u4|oAUD_BCK        ; 8.013  ; 8.013  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[15]   ; audio_clock:u4|oAUD_BCK        ; 8.005  ; 8.005  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_XCK        ; CLOCK_27                       ; 2.917  ;        ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ;        ; 2.917  ; Fall       ; p1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SCLK       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 9.805  ; 5.695  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 8.729  ; 8.729  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.695  ;        ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCLRCK    ; audio_clock:u4|LRCK_1X         ; 5.313  ;        ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT     ; audio_clock:u4|LRCK_1X         ; 7.344  ; 7.744  ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK    ; audio_clock:u4|LRCK_1X         ; 5.313  ;        ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCLRCK    ; audio_clock:u4|LRCK_1X         ;        ; 5.313  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT     ; audio_clock:u4|LRCK_1X         ; 7.744  ; 7.344  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK    ; audio_clock:u4|LRCK_1X         ;        ; 5.313  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_BCLK       ; audio_clock:u4|oAUD_BCK        ; 4.846  ;        ; Rise       ; audio_clock:u4|oAUD_BCK        ;
; AUD_BCLK       ; audio_clock:u4|oAUD_BCK        ;        ; 4.846  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_DACDAT     ; audio_clock:u4|oAUD_BCK        ; 12.468 ; 12.468 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; SRAM_ADDR[*]   ; audio_clock:u4|oAUD_BCK        ; 7.795  ; 7.795  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[0]  ; audio_clock:u4|oAUD_BCK        ; 8.590  ; 8.590  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[1]  ; audio_clock:u4|oAUD_BCK        ; 8.564  ; 8.564  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[2]  ; audio_clock:u4|oAUD_BCK        ; 8.046  ; 8.046  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[3]  ; audio_clock:u4|oAUD_BCK        ; 8.513  ; 8.513  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[4]  ; audio_clock:u4|oAUD_BCK        ; 8.543  ; 8.543  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[5]  ; audio_clock:u4|oAUD_BCK        ; 8.264  ; 8.264  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[6]  ; audio_clock:u4|oAUD_BCK        ; 8.354  ; 8.354  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[7]  ; audio_clock:u4|oAUD_BCK        ; 8.253  ; 8.253  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[8]  ; audio_clock:u4|oAUD_BCK        ; 8.365  ; 8.365  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[9]  ; audio_clock:u4|oAUD_BCK        ; 8.311  ; 8.311  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[10] ; audio_clock:u4|oAUD_BCK        ; 8.248  ; 8.248  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[11] ; audio_clock:u4|oAUD_BCK        ; 8.315  ; 8.315  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[12] ; audio_clock:u4|oAUD_BCK        ; 8.303  ; 8.303  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[13] ; audio_clock:u4|oAUD_BCK        ; 8.294  ; 8.294  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[14] ; audio_clock:u4|oAUD_BCK        ; 8.000  ; 8.000  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[15] ; audio_clock:u4|oAUD_BCK        ; 8.081  ; 8.081  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[16] ; audio_clock:u4|oAUD_BCK        ; 8.127  ; 8.127  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[17] ; audio_clock:u4|oAUD_BCK        ; 7.795  ; 7.795  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; SRAM_DQ[*]     ; audio_clock:u4|oAUD_BCK        ; 7.298  ; 7.298  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[0]    ; audio_clock:u4|oAUD_BCK        ; 7.833  ; 7.833  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[1]    ; audio_clock:u4|oAUD_BCK        ; 7.610  ; 7.610  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[2]    ; audio_clock:u4|oAUD_BCK        ; 7.900  ; 7.900  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[3]    ; audio_clock:u4|oAUD_BCK        ; 7.605  ; 7.605  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[4]    ; audio_clock:u4|oAUD_BCK        ; 7.562  ; 7.562  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[5]    ; audio_clock:u4|oAUD_BCK        ; 7.536  ; 7.536  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[6]    ; audio_clock:u4|oAUD_BCK        ; 7.572  ; 7.572  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[7]    ; audio_clock:u4|oAUD_BCK        ; 7.298  ; 7.298  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[8]    ; audio_clock:u4|oAUD_BCK        ; 7.348  ; 7.348  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[9]    ; audio_clock:u4|oAUD_BCK        ; 7.550  ; 7.550  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[10]   ; audio_clock:u4|oAUD_BCK        ; 7.799  ; 7.799  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[11]   ; audio_clock:u4|oAUD_BCK        ; 7.845  ; 7.845  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[12]   ; audio_clock:u4|oAUD_BCK        ; 7.572  ; 7.572  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[13]   ; audio_clock:u4|oAUD_BCK        ; 7.794  ; 7.794  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[14]   ; audio_clock:u4|oAUD_BCK        ; 8.013  ; 8.013  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[15]   ; audio_clock:u4|oAUD_BCK        ; 8.005  ; 8.005  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_XCK        ; CLOCK_27                       ; 2.917  ;        ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ;        ; 2.917  ; Fall       ; p1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[17]     ; AUD_DACDAT  ; 13.787 ; 13.787 ; 13.787 ; 13.787 ;
; SW[17]     ; SRAM_WE_N   ;        ; 9.436  ; 9.436  ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[17]     ; AUD_DACDAT  ; 13.787 ; 13.363 ; 13.363 ; 13.787 ;
; SW[17]     ; SRAM_WE_N   ;        ; 9.436  ; 9.436  ;        ;
+------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -0.717 ; -18.183       ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -0.511 ; -15.301       ;
; audio_clock:u4|oAUD_BCK        ; -0.326 ; -9.503        ;
; p1|altpll_component|pll|clk[1] ; -0.186 ; -0.356        ;
; audio_clock:u4|LRCK_1X         ; 0.086  ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.575 ; -1.575        ;
; audio_clock:u4|oAUD_BCK        ; -1.490 ; -42.998       ;
; p1|altpll_component|pll|clk[1] ; 0.055  ; 0.000         ;
; audio_clock:u4|LRCK_1X         ; 0.133  ; 0.000         ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.215  ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[1] ; -2.418 ; -33.132       ;
; audio_clock:u4|oAUD_BCK        ; -0.247 ; -3.787        ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; audio_clock:u4|oAUD_BCK        ; 0.974 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 2.243 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.380 ; -39.380       ;
; audio_clock:u4|oAUD_BCK        ; -0.500 ; -70.000       ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -0.500 ; -56.000       ;
; audio_clock:u4|LRCK_1X         ; -0.500 ; -32.000       ;
; CLOCK_27                       ; 18.518 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 26.777 ; 0.000         ;
+--------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                     ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.717 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.753      ;
; -0.717 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.753      ;
; -0.717 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.753      ;
; -0.717 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.753      ;
; -0.717 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.753      ;
; -0.717 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.753      ;
; -0.717 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.753      ;
; -0.717 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.753      ;
; -0.708 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.740      ;
; -0.708 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.740      ;
; -0.708 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.740      ;
; -0.708 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.740      ;
; -0.708 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.740      ;
; -0.708 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.740      ;
; -0.708 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.740      ;
; -0.708 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.740      ;
; -0.701 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.737      ;
; -0.701 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.737      ;
; -0.701 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.737      ;
; -0.701 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.737      ;
; -0.701 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.737      ;
; -0.701 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.737      ;
; -0.701 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.737      ;
; -0.701 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.737      ;
; -0.696 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.728      ;
; -0.696 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.728      ;
; -0.696 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.728      ;
; -0.696 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.728      ;
; -0.696 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.728      ;
; -0.696 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.728      ;
; -0.696 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.728      ;
; -0.696 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.728      ;
; -0.657 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.693      ;
; -0.657 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.693      ;
; -0.657 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.693      ;
; -0.657 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.693      ;
; -0.657 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.693      ;
; -0.657 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.693      ;
; -0.657 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.693      ;
; -0.657 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.693      ;
; -0.648 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.680      ;
; -0.648 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.680      ;
; -0.648 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.680      ;
; -0.648 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.680      ;
; -0.648 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.680      ;
; -0.648 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.680      ;
; -0.648 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.680      ;
; -0.648 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.680      ;
; -0.626 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.662      ;
; -0.626 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.662      ;
; -0.626 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.662      ;
; -0.626 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.662      ;
; -0.626 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.662      ;
; -0.626 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.662      ;
; -0.626 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.662      ;
; -0.626 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.662      ;
; -0.611 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.647      ;
; -0.611 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.647      ;
; -0.611 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.647      ;
; -0.611 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.647      ;
; -0.611 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.647      ;
; -0.611 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.647      ;
; -0.611 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.647      ;
; -0.611 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.647      ;
; -0.579 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.615      ;
; -0.579 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.615      ;
; -0.579 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.615      ;
; -0.579 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.615      ;
; -0.579 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.615      ;
; -0.579 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.615      ;
; -0.579 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.615      ;
; -0.579 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.615      ;
; -0.575 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.611      ;
; -0.575 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.611      ;
; -0.575 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.611      ;
; -0.575 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.611      ;
; -0.575 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.611      ;
; -0.575 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.611      ;
; -0.575 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.611      ;
; -0.575 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.611      ;
; -0.573 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.609      ;
; -0.573 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.609      ;
; -0.573 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.609      ;
; -0.573 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.609      ;
; -0.573 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.609      ;
; -0.573 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.609      ;
; -0.573 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.609      ;
; -0.573 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.609      ;
; -0.572 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.604      ;
; -0.572 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.604      ;
; -0.572 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.604      ;
; -0.572 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.604      ;
; -0.572 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.604      ;
; -0.572 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.604      ;
; -0.572 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.604      ;
; -0.572 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.604      ;
; -0.567 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.603      ;
; -0.567 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.603      ;
; -0.567 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.603      ;
; -0.567 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.603      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                                                                                               ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.511 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.542      ;
; -0.496 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.527      ;
; -0.476 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.508      ;
; -0.467 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.498      ;
; -0.426 ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.458      ;
; -0.417 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.012     ; 1.437      ;
; -0.417 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[6]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.012     ; 1.437      ;
; -0.417 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[13]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.012     ; 1.437      ;
; -0.415 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 1.437      ;
; -0.415 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[14]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 1.437      ;
; -0.414 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[3]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.009     ; 1.437      ;
; -0.414 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.009     ; 1.437      ;
; -0.414 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[7]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.009     ; 1.437      ;
; -0.414 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.009     ; 1.437      ;
; -0.405 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.438      ;
; -0.375 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.407      ;
; -0.370 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.398      ;
; -0.367 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.392      ;
; -0.367 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[6]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.392      ;
; -0.367 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[13]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.392      ;
; -0.365 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 1.392      ;
; -0.365 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[14]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 1.392      ;
; -0.364 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[3]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.392      ;
; -0.364 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[7]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.392      ;
; -0.364 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.392      ;
; -0.363 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.396      ;
; -0.349 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.377      ;
; -0.344 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.377      ;
; -0.343 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.368      ;
; -0.343 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[6]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.368      ;
; -0.343 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[13]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.368      ;
; -0.341 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 1.368      ;
; -0.341 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[14]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 1.368      ;
; -0.340 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[3]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.368      ;
; -0.340 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.368      ;
; -0.340 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[7]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.368      ;
; -0.340 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.368      ;
; -0.323 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[7]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.351      ;
; -0.322 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.347      ;
; -0.322 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[6]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.347      ;
; -0.322 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[13]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.347      ;
; -0.320 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mSetup_ST.0001           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.005      ; 1.357      ;
; -0.320 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mSetup_ST.0000           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.005      ; 1.357      ;
; -0.320 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mSetup_ST.0010           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.005      ; 1.357      ;
; -0.320 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_GO                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.005      ; 1.357      ;
; -0.320 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 1.347      ;
; -0.320 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[14]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 1.347      ;
; -0.319 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[3]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.347      ;
; -0.319 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.347      ;
; -0.319 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[7]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.347      ;
; -0.319 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.347      ;
; -0.314 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[1]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.344      ;
; -0.313 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.341      ;
; -0.312 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[12]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.342      ;
; -0.304 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[13]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.329      ;
; -0.304 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.337      ;
; -0.303 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.006     ; 1.329      ;
; -0.296 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mSetup_ST.0001           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.005      ; 1.333      ;
; -0.296 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mSetup_ST.0000           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.005      ; 1.333      ;
; -0.296 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mSetup_ST.0010           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.005      ; 1.333      ;
; -0.296 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_GO                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.005      ; 1.333      ;
; -0.290 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.321      ;
; -0.290 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.321      ;
; -0.290 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.321      ;
; -0.290 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.321      ;
; -0.290 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.321      ;
; -0.290 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.321      ;
; -0.290 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.321      ;
; -0.290 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.321      ;
; -0.290 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.321      ;
; -0.289 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.314      ;
; -0.289 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[6]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.314      ;
; -0.289 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[13]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.314      ;
; -0.287 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[0]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.312      ;
; -0.287 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[1]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.312      ;
; -0.287 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[12]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.312      ;
; -0.287 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 1.314      ;
; -0.287 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[14]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 1.314      ;
; -0.286 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.316      ;
; -0.286 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.316      ;
; -0.286 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.316      ;
; -0.286 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.316      ;
; -0.286 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.316      ;
; -0.286 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.316      ;
; -0.286 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.316      ;
; -0.286 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.316      ;
; -0.286 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[3]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.314      ;
; -0.286 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[7]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.314      ;
; -0.286 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.314      ;
; -0.284 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.312      ;
; -0.284 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[9]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.312      ;
; -0.284 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[8]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.312      ;
; -0.284 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[22]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.312      ;
; -0.284 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[15]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.312      ;
; -0.280 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.311      ;
; -0.278 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.309      ;
; -0.278 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.309      ;
; -0.278 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.309      ;
; -0.278 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.309      ;
; -0.278 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.309      ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'audio_clock:u4|oAUD_BCK'                                                                                                                           ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.326 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.007      ; 1.365      ;
; -0.324 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SRAM_DQ[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.360      ;
; -0.322 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.358      ;
; -0.318 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.007      ; 1.357      ;
; -0.315 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.007      ; 1.354      ;
; -0.292 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.019      ; 1.343      ;
; -0.266 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.016      ; 1.314      ;
; -0.262 ; audio_converter:u5|SEL_Add[1]  ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 1.299      ;
; -0.261 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.011      ; 1.304      ;
; -0.254 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.019      ; 1.305      ;
; -0.253 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.011      ; 1.296      ;
; -0.247 ; audio_converter:u5|SEL_Add[0]  ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 1.284      ;
; -0.245 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.011      ; 1.288      ;
; -0.244 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.276      ;
; -0.241 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Add[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.270      ;
; -0.241 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Add[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.270      ;
; -0.241 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Add[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.270      ;
; -0.241 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Add[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.270      ;
; -0.241 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Add[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.270      ;
; -0.241 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Add[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.270      ;
; -0.241 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Add[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.270      ;
; -0.241 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Add[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.270      ;
; -0.239 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.011      ; 1.282      ;
; -0.227 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SRAM_DQ[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.263      ;
; -0.227 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Add[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.256      ;
; -0.227 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Add[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.256      ;
; -0.227 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Add[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.256      ;
; -0.227 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Add[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.256      ;
; -0.227 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Add[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.256      ;
; -0.227 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Add[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.256      ;
; -0.227 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Add[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.256      ;
; -0.227 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Add[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.256      ;
; -0.225 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.261      ;
; -0.222 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.011      ; 1.265      ;
; -0.222 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SRAM_DQ[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.258      ;
; -0.220 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.256      ;
; -0.214 ; audio_converter:u5|SEL_Add[2]  ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 1.251      ;
; -0.213 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.011      ; 1.256      ;
; -0.192 ; audio_converter:u5|SEL_Add[3]  ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 1.229      ;
; -0.187 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Add[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.216      ;
; -0.187 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Add[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.216      ;
; -0.187 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Add[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.216      ;
; -0.187 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Add[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.216      ;
; -0.187 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Add[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.216      ;
; -0.187 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Add[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.216      ;
; -0.187 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Add[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.216      ;
; -0.187 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Add[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.216      ;
; -0.185 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.016      ; 1.233      ;
; -0.184 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.007      ; 1.223      ;
; -0.181 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.007      ; 1.220      ;
; -0.180 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.011      ; 1.223      ;
; -0.179 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.007      ; 1.218      ;
; -0.173 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SRAM_DQ[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.011      ; 1.216      ;
; -0.173 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.007      ; 1.212      ;
; -0.173 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.007      ; 1.212      ;
; -0.172 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.007      ; 1.211      ;
; -0.168 ; audio_converter:u5|SEL_Add[1]  ; audio_converter:u5|SEL_Add[16] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 1.205      ;
; -0.164 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.019      ; 1.215      ;
; -0.163 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.007      ; 1.202      ;
; -0.161 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inR[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.193      ;
; -0.154 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.011      ; 1.197      ;
; -0.153 ; audio_converter:u5|SEL_Add[0]  ; audio_converter:u5|SEL_Add[16] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 1.190      ;
; -0.152 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SRAM_DQ[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.019      ; 1.203      ;
; -0.152 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.019      ; 1.203      ;
; -0.152 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inR[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.019      ; 1.203      ;
; -0.148 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SRAM_DQ[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.019      ; 1.199      ;
; -0.144 ; audio_converter:u5|SEL_Add[4]  ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 1.181      ;
; -0.143 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.007      ; 1.182      ;
; -0.138 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SRAM_DQ[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.011      ; 1.181      ;
; -0.137 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.016      ; 1.185      ;
; -0.136 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.007      ; 1.175      ;
; -0.133 ; audio_converter:u5|SEL_Add[1]  ; audio_converter:u5|SEL_Add[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 1.170      ;
; -0.132 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SRAM_DQ[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.019      ; 1.183      ;
; -0.131 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.019      ; 1.182      ;
; -0.129 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.007      ; 1.168      ;
; -0.128 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.160      ;
; -0.125 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.011      ; 1.168      ;
; -0.125 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SRAM_DQ[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.019      ; 1.176      ;
; -0.123 ; audio_converter:u5|SEL_Add[5]  ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 1.160      ;
; -0.122 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inR[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.019      ; 1.173      ;
; -0.122 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SRAM_DQ[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.019      ; 1.173      ;
; -0.120 ; audio_converter:u5|SEL_Add[2]  ; audio_converter:u5|SEL_Add[16] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 1.157      ;
; -0.118 ; audio_converter:u5|SEL_Add[0]  ; audio_converter:u5|SEL_Add[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 1.155      ;
; -0.115 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.019      ; 1.166      ;
; -0.114 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.011      ; 1.157      ;
; -0.113 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.011      ; 1.156      ;
; -0.110 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SRAM_DQ[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.016      ; 1.158      ;
; -0.110 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.016      ; 1.158      ;
; -0.108 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.011      ; 1.151      ;
; -0.108 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.011      ; 1.151      ;
; -0.108 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.011      ; 1.151      ;
; -0.107 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SRAM_DQ[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.136      ;
; -0.104 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.011      ; 1.147      ;
; -0.100 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.011      ; 1.143      ;
; -0.100 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Add[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.129      ;
; -0.100 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Add[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.129      ;
; -0.100 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Add[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.129      ;
; -0.100 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Add[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.129      ;
; -0.100 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Add[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.129      ;
; -0.100 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Add[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.129      ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'p1|altpll_component|pll|clk[1]'                                                                                                                                ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.186 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.003      ; 0.367      ;
; -0.186 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.003      ; 0.367      ;
; -0.170 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.019      ; 0.367      ;
; -0.170 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.019      ; 0.367      ;
; 53.961 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.626      ;
; 53.961 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.626      ;
; 53.961 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.626      ;
; 53.961 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.626      ;
; 53.961 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.626      ;
; 53.961 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.626      ;
; 53.961 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.626      ;
; 53.961 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.626      ;
; 53.961 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.626      ;
; 54.065 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.522      ;
; 54.065 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.522      ;
; 54.065 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.522      ;
; 54.065 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.522      ;
; 54.065 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.522      ;
; 54.065 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.522      ;
; 54.065 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.522      ;
; 54.065 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.522      ;
; 54.065 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.522      ;
; 54.088 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.499      ;
; 54.088 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.499      ;
; 54.088 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.499      ;
; 54.088 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.499      ;
; 54.088 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.499      ;
; 54.088 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.499      ;
; 54.088 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.499      ;
; 54.088 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.499      ;
; 54.088 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.499      ;
; 54.149 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.438      ;
; 54.149 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.438      ;
; 54.149 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.438      ;
; 54.149 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.438      ;
; 54.149 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.438      ;
; 54.149 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.438      ;
; 54.149 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.438      ;
; 54.149 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.438      ;
; 54.149 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.438      ;
; 54.213 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.374      ;
; 54.235 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.352      ;
; 54.235 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.352      ;
; 54.235 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.352      ;
; 54.235 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.352      ;
; 54.235 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.352      ;
; 54.235 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.352      ;
; 54.235 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.352      ;
; 54.235 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.352      ;
; 54.235 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.352      ;
; 54.317 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.270      ;
; 54.340 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.247      ;
; 54.401 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.186      ;
; 54.423 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.164      ;
; 54.423 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.164      ;
; 54.423 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.164      ;
; 54.423 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.164      ;
; 54.423 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.164      ;
; 54.423 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.164      ;
; 54.423 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.164      ;
; 54.423 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.164      ;
; 54.423 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.164      ;
; 54.472 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.115      ;
; 54.472 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.115      ;
; 54.472 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.115      ;
; 54.472 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.115      ;
; 54.472 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.115      ;
; 54.472 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.115      ;
; 54.472 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.115      ;
; 54.472 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.115      ;
; 54.472 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.115      ;
; 54.487 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.100      ;
; 54.566 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.021      ;
; 54.566 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.021      ;
; 54.566 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.021      ;
; 54.566 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.021      ;
; 54.566 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.021      ;
; 54.566 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.021      ;
; 54.566 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.021      ;
; 54.566 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.021      ;
; 54.566 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.021      ;
; 54.675 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.912      ;
; 54.685 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.902      ;
; 54.685 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.902      ;
; 54.685 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.902      ;
; 54.685 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.902      ;
; 54.685 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.902      ;
; 54.685 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.902      ;
; 54.685 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.902      ;
; 54.685 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.902      ;
; 54.685 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.902      ;
; 54.724 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.863      ;
; 54.956 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; -0.016     ; 0.615      ;
; 54.958 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; -0.016     ; 0.613      ;
; 54.977 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.610      ;
; 54.989 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.016      ; 0.614      ;
; 54.996 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.016      ; 0.607      ;
; 55.076 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.511      ;
; 55.111 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.016      ; 0.492      ;
; 55.114 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.016      ; 0.489      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'audio_clock:u4|LRCK_1X'                                                                                                          ;
+-------+--------------------------------+----------------+-------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node        ; Launch Clock            ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+----------------+-------------------------+------------------------+--------------+------------+------------+
; 0.086 ; audio_converter:u5|AUD_inL[13] ; audio_outL[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.104      ; 0.550      ;
; 0.153 ; audio_converter:u5|AUD_inL[4]  ; audio_outL[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.104      ; 0.483      ;
; 0.156 ; audio_converter:u5|AUD_inL[8]  ; audio_outL[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.104      ; 0.480      ;
; 0.157 ; audio_converter:u5|AUD_inL[14] ; audio_outL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.104      ; 0.479      ;
; 0.157 ; audio_converter:u5|AUD_inL[1]  ; audio_outL[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.104      ; 0.479      ;
; 0.157 ; audio_converter:u5|AUD_inL[15] ; audio_outL[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.104      ; 0.479      ;
; 0.157 ; audio_converter:u5|AUD_inL[3]  ; audio_outL[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.104      ; 0.479      ;
; 0.160 ; audio_converter:u5|AUD_inL[2]  ; audio_outL[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.104      ; 0.476      ;
; 0.242 ; audio_converter:u5|AUD_inL[6]  ; audio_outL[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.104      ; 0.394      ;
; 0.242 ; audio_converter:u5|AUD_inL[5]  ; audio_outL[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.104      ; 0.394      ;
; 0.242 ; audio_converter:u5|AUD_inL[11] ; audio_outL[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.104      ; 0.394      ;
; 0.242 ; audio_converter:u5|AUD_inL[7]  ; audio_outL[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.104      ; 0.394      ;
; 0.243 ; audio_converter:u5|AUD_inL[12] ; audio_outL[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.104      ; 0.393      ;
; 0.243 ; audio_converter:u5|AUD_inL[0]  ; audio_outL[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.104      ; 0.393      ;
; 0.247 ; audio_converter:u5|AUD_inL[10] ; audio_outL[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.104      ; 0.389      ;
; 0.247 ; audio_converter:u5|AUD_inL[9]  ; audio_outL[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.104      ; 0.389      ;
; 0.578 ; audio_converter:u5|AUD_inR[12] ; audio_outR[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.104      ; 0.558      ;
; 0.653 ; audio_converter:u5|AUD_inR[3]  ; audio_outR[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.104      ; 0.483      ;
; 0.655 ; audio_converter:u5|AUD_inR[0]  ; audio_outR[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.104      ; 0.481      ;
; 0.657 ; audio_converter:u5|AUD_inR[5]  ; audio_outR[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.104      ; 0.479      ;
; 0.658 ; audio_converter:u5|AUD_inR[4]  ; audio_outR[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.104      ; 0.478      ;
; 0.660 ; audio_converter:u5|AUD_inR[7]  ; audio_outR[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.104      ; 0.476      ;
; 0.661 ; audio_converter:u5|AUD_inR[8]  ; audio_outR[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.104      ; 0.475      ;
; 0.662 ; audio_converter:u5|AUD_inR[11] ; audio_outR[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.104      ; 0.474      ;
; 0.742 ; audio_converter:u5|AUD_inR[15] ; audio_outR[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.104      ; 0.394      ;
; 0.743 ; audio_converter:u5|AUD_inR[9]  ; audio_outR[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.104      ; 0.393      ;
; 0.743 ; audio_converter:u5|AUD_inR[1]  ; audio_outR[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.104      ; 0.393      ;
; 0.743 ; audio_converter:u5|AUD_inR[2]  ; audio_outR[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.104      ; 0.393      ;
; 0.744 ; audio_converter:u5|AUD_inR[10] ; audio_outR[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.104      ; 0.392      ;
; 0.744 ; audio_converter:u5|AUD_inR[14] ; audio_outR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.104      ; 0.392      ;
; 0.745 ; audio_converter:u5|AUD_inR[6]  ; audio_outR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.104      ; 0.391      ;
; 0.747 ; audio_converter:u5|AUD_inR[13] ; audio_outR[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.104      ; 0.389      ;
+-------+--------------------------------+----------------+-------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                            ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.575 ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50    ; 0.000        ; 1.649      ; 0.367      ;
; -1.075 ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50    ; -0.500       ; 1.649      ; 0.367      ;
; 0.215  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[0]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.240  ; Reset_Delay:r0|Cont[19]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.392      ;
; 0.243  ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.353  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.505      ;
; 0.357  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.360  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.366  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[1]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.367  ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[8]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[18]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.373  ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.376  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[1]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.436  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[12]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.588      ;
; 0.440  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.592      ;
; 0.440  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.592      ;
; 0.448  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.600      ;
; 0.491  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.643      ;
; 0.495  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.498  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.501  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.502  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.654      ;
; 0.505  ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[8]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.505  ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.509  ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.513  ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.665      ;
; 0.517  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.669      ;
; 0.517  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.669      ;
; 0.518  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.526  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.678      ;
; 0.530  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.682      ;
; 0.531  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.683      ;
; 0.533  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.536  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.688      ;
; 0.537  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.689      ;
; 0.540  ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.692      ;
; 0.544  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.552  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.704      ;
; 0.552  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.704      ;
; 0.553  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[8]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.705      ;
; 0.555  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[18]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.707      ;
; 0.556  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.708      ;
; 0.561  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.713      ;
; 0.565  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.717      ;
; 0.566  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.718      ;
; 0.568  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
; 0.570  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.722      ;
; 0.571  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.001      ; 0.724      ;
; 0.571  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.723      ;
; 0.572  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[8]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.724      ;
; 0.574  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.726      ;
; 0.578  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.730      ;
; 0.578  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.730      ;
; 0.579  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.579  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.587  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.739      ;
; 0.587  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.739      ;
; 0.588  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.740      ;
; 0.588  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.740      ;
; 0.590  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.742      ;
; 0.591  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.743      ;
; 0.593  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.001     ; 0.744      ;
; 0.596  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.748      ;
; 0.600  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.752      ;
; 0.603  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.755      ;
; 0.603  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.755      ;
; 0.605  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.757      ;
; 0.606  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.758      ;
; 0.607  ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[18]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.759      ;
; 0.607  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.759      ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'audio_clock:u4|oAUD_BCK'                                                                                                                            ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.490 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.060      ; 0.863      ;
; -1.484 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[0]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.060      ; 0.869      ;
; -1.482 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[2]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.060      ; 0.871      ;
; -1.481 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[1]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.060      ; 0.872      ;
; -1.477 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[9]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.073      ; 0.889      ;
; -1.476 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.073      ; 0.890      ;
; -1.475 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[15] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.073      ; 0.891      ;
; -1.466 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[5]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.054      ; 0.881      ;
; -1.465 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.054      ; 0.882      ;
; -1.463 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[4]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.054      ; 0.884      ;
; -1.463 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[13] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.054      ; 0.884      ;
; -1.439 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.061      ; 0.915      ;
; -1.439 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[8]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.061      ; 0.915      ;
; -1.438 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[12] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.061      ; 0.916      ;
; -1.437 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.061      ; 0.917      ;
; -1.436 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.061      ; 0.918      ;
; -1.247 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[13] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.070      ; 1.116      ;
; -1.246 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[3]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.070      ; 1.117      ;
; -1.244 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.070      ; 1.119      ;
; -1.243 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[9]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.070      ; 1.120      ;
; -1.243 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[1]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.070      ; 1.120      ;
; -1.231 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[2]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.065      ; 1.127      ;
; -1.231 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.065      ; 1.127      ;
; -1.229 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[7]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.065      ; 1.129      ;
; -1.228 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[11] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.065      ; 1.130      ;
; -1.227 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[10] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.065      ; 1.131      ;
; -1.227 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[6]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.065      ; 1.131      ;
; -1.227 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.065      ; 1.131      ;
; -1.193 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[4]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.058      ; 1.158      ;
; -1.191 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[8]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.058      ; 1.160      ;
; -1.190 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[12] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.058      ; 1.161      ;
; -1.190 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[0]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.058      ; 1.161      ;
; -0.990 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.060      ; 0.863      ;
; -0.984 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[0]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.060      ; 0.869      ;
; -0.982 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[2]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.060      ; 0.871      ;
; -0.981 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[1]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.060      ; 0.872      ;
; -0.977 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[9]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.073      ; 0.889      ;
; -0.976 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.073      ; 0.890      ;
; -0.975 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[15] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.073      ; 0.891      ;
; -0.966 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[5]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.054      ; 0.881      ;
; -0.965 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.054      ; 0.882      ;
; -0.963 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[4]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.054      ; 0.884      ;
; -0.963 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[13] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.054      ; 0.884      ;
; -0.939 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.061      ; 0.915      ;
; -0.939 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[8]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.061      ; 0.915      ;
; -0.938 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[12] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.061      ; 0.916      ;
; -0.937 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.061      ; 0.917      ;
; -0.936 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.061      ; 0.918      ;
; -0.747 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[13] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.070      ; 1.116      ;
; -0.746 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[3]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.070      ; 1.117      ;
; -0.744 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.070      ; 1.119      ;
; -0.743 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[9]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.070      ; 1.120      ;
; -0.743 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[1]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.070      ; 1.120      ;
; -0.731 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[2]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.065      ; 1.127      ;
; -0.731 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.065      ; 1.127      ;
; -0.729 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[7]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.065      ; 1.129      ;
; -0.728 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[11] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.065      ; 1.130      ;
; -0.727 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[10] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.065      ; 1.131      ;
; -0.727 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[6]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.065      ; 1.131      ;
; -0.727 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.065      ; 1.131      ;
; -0.693 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[4]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.058      ; 1.158      ;
; -0.691 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[8]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.058      ; 1.160      ;
; -0.690 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[12] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.058      ; 1.161      ;
; -0.690 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[0]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.058      ; 1.161      ;
; 0.215  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[0] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Cont[1] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|SEL_Add[0]  ; audio_converter:u5|SEL_Add[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|SRAM_DQ[9]  ; audio_converter:u5|SRAM_DQ[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|SRAM_DQ[5]  ; audio_converter:u5|SRAM_DQ[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|SRAM_DQ[13] ; audio_converter:u5|SRAM_DQ[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|SRAM_DQ[1]  ; audio_converter:u5|SRAM_DQ[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|SRAM_DQ[6]  ; audio_converter:u5|SRAM_DQ[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|SRAM_DQ[10] ; audio_converter:u5|SRAM_DQ[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|SRAM_DQ[14] ; audio_converter:u5|SRAM_DQ[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|SRAM_DQ[2]  ; audio_converter:u5|SRAM_DQ[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|SRAM_DQ[7]  ; audio_converter:u5|SRAM_DQ[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|SRAM_DQ[11] ; audio_converter:u5|SRAM_DQ[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|SRAM_DQ[15] ; audio_converter:u5|SRAM_DQ[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|SRAM_DQ[3]  ; audio_converter:u5|SRAM_DQ[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|SRAM_DQ[8]  ; audio_converter:u5|SRAM_DQ[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|SRAM_DQ[4]  ; audio_converter:u5|SRAM_DQ[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|SRAM_DQ[12] ; audio_converter:u5|SRAM_DQ[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|SRAM_DQ[0]  ; audio_converter:u5|SRAM_DQ[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[5]  ; audio_converter:u5|AUD_inR[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[6]  ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[7]  ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[4]  ; audio_converter:u5|AUD_inR[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[10] ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[9]  ; audio_converter:u5|AUD_inR[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[11] ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[8]  ; audio_converter:u5|AUD_inR[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[14] ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[13] ; audio_converter:u5|AUD_inR[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[15] ; audio_converter:u5|AUD_inR[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[12] ; audio_converter:u5|AUD_inR[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[1]  ; audio_converter:u5|AUD_inR[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[2]  ; audio_converter:u5|AUD_inR[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[3]  ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[0]  ; audio_converter:u5|AUD_inR[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'p1|altpll_component|pll|clk[1]'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.055 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.019      ; 0.367      ;
; 0.055 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.019      ; 0.367      ;
; 0.071 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 0.367      ;
; 0.071 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 0.367      ;
; 0.215 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.249 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.403      ;
; 0.321 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 0.489      ;
; 0.324 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 0.492      ;
; 0.338 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.490      ;
; 0.359 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.514      ;
; 0.364 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.516      ;
; 0.369 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.521      ;
; 0.439 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 0.607      ;
; 0.446 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 0.614      ;
; 0.458 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.610      ;
; 0.477 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.016     ; 0.613      ;
; 0.479 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.016     ; 0.615      ;
; 0.499 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.652      ;
; 0.502 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.654      ;
; 0.509 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.661      ;
; 0.534 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.687      ;
; 0.544 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.696      ;
; 0.554 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.706      ;
; 0.569 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.722      ;
; 0.579 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.589 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.741      ;
; 0.603 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.755      ;
; 0.614 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.766      ;
; 0.624 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.776      ;
; 0.638 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.790      ;
; 0.638 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.790      ;
; 0.659 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.811      ;
; 0.663 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.815      ;
; 0.673 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.825      ;
; 0.673 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.825      ;
; 0.694 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.846      ;
; 0.698 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.850      ;
; 0.708 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.860      ;
; 0.708 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.860      ;
; 0.711 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.863      ;
; 0.733 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.885      ;
; 0.743 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.895      ;
; 0.743 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.895      ;
; 0.750 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.902      ;
; 0.750 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.902      ;
; 0.750 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.902      ;
; 0.750 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.902      ;
; 0.750 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.902      ;
; 0.750 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.902      ;
; 0.750 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.902      ;
; 0.760 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.912      ;
; 0.768 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.920      ;
; 0.778 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.930      ;
; 0.803 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.955      ;
; 0.869 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.021      ;
; 0.869 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.021      ;
; 0.869 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.021      ;
; 0.869 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.021      ;
; 0.869 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.021      ;
; 0.869 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.021      ;
; 0.869 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.021      ;
; 0.869 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.021      ;
; 0.948 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.100      ;
; 0.963 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.115      ;
; 0.963 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.115      ;
; 0.963 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.115      ;
; 0.963 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.115      ;
; 0.963 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.115      ;
; 1.012 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.164      ;
; 1.012 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.164      ;
; 1.012 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.164      ;
; 1.012 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.164      ;
; 1.034 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.186      ;
; 1.095 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.247      ;
; 1.118 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.270      ;
; 1.200 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.352      ;
; 1.200 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.352      ;
; 1.200 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.352      ;
; 1.200 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.352      ;
; 1.200 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.352      ;
; 1.200 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.352      ;
; 1.222 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.374      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'audio_clock:u4|LRCK_1X'                                                                                                           ;
+-------+--------------------------------+----------------+-------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node        ; Launch Clock            ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+----------------+-------------------------+------------------------+--------------+------------+------------+
; 0.133 ; audio_converter:u5|AUD_inR[13] ; audio_outR[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.104      ; 0.389      ;
; 0.135 ; audio_converter:u5|AUD_inR[6]  ; audio_outR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.104      ; 0.391      ;
; 0.136 ; audio_converter:u5|AUD_inR[10] ; audio_outR[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.104      ; 0.392      ;
; 0.136 ; audio_converter:u5|AUD_inR[14] ; audio_outR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.104      ; 0.392      ;
; 0.137 ; audio_converter:u5|AUD_inR[9]  ; audio_outR[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.104      ; 0.393      ;
; 0.137 ; audio_converter:u5|AUD_inR[1]  ; audio_outR[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.104      ; 0.393      ;
; 0.137 ; audio_converter:u5|AUD_inR[2]  ; audio_outR[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.104      ; 0.393      ;
; 0.138 ; audio_converter:u5|AUD_inR[15] ; audio_outR[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.104      ; 0.394      ;
; 0.218 ; audio_converter:u5|AUD_inR[11] ; audio_outR[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.104      ; 0.474      ;
; 0.219 ; audio_converter:u5|AUD_inR[8]  ; audio_outR[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.104      ; 0.475      ;
; 0.220 ; audio_converter:u5|AUD_inR[7]  ; audio_outR[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.104      ; 0.476      ;
; 0.222 ; audio_converter:u5|AUD_inR[4]  ; audio_outR[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.104      ; 0.478      ;
; 0.223 ; audio_converter:u5|AUD_inR[5]  ; audio_outR[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.104      ; 0.479      ;
; 0.225 ; audio_converter:u5|AUD_inR[0]  ; audio_outR[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.104      ; 0.481      ;
; 0.227 ; audio_converter:u5|AUD_inR[3]  ; audio_outR[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.104      ; 0.483      ;
; 0.302 ; audio_converter:u5|AUD_inR[12] ; audio_outR[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.104      ; 0.558      ;
; 0.633 ; audio_converter:u5|AUD_inL[10] ; audio_outL[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.104      ; 0.389      ;
; 0.633 ; audio_converter:u5|AUD_inL[9]  ; audio_outL[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.104      ; 0.389      ;
; 0.637 ; audio_converter:u5|AUD_inL[12] ; audio_outL[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.104      ; 0.393      ;
; 0.637 ; audio_converter:u5|AUD_inL[0]  ; audio_outL[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.104      ; 0.393      ;
; 0.638 ; audio_converter:u5|AUD_inL[6]  ; audio_outL[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.104      ; 0.394      ;
; 0.638 ; audio_converter:u5|AUD_inL[5]  ; audio_outL[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.104      ; 0.394      ;
; 0.638 ; audio_converter:u5|AUD_inL[11] ; audio_outL[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.104      ; 0.394      ;
; 0.638 ; audio_converter:u5|AUD_inL[7]  ; audio_outL[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.104      ; 0.394      ;
; 0.720 ; audio_converter:u5|AUD_inL[2]  ; audio_outL[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.104      ; 0.476      ;
; 0.723 ; audio_converter:u5|AUD_inL[14] ; audio_outL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.104      ; 0.479      ;
; 0.723 ; audio_converter:u5|AUD_inL[1]  ; audio_outL[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.104      ; 0.479      ;
; 0.723 ; audio_converter:u5|AUD_inL[15] ; audio_outL[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.104      ; 0.479      ;
; 0.723 ; audio_converter:u5|AUD_inL[3]  ; audio_outL[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.104      ; 0.479      ;
; 0.724 ; audio_converter:u5|AUD_inL[8]  ; audio_outL[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.104      ; 0.480      ;
; 0.727 ; audio_converter:u5|AUD_inL[4]  ; audio_outL[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.104      ; 0.483      ;
; 0.794 ; audio_converter:u5|AUD_inL[13] ; audio_outL[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.104      ; 0.550      ;
+-------+--------------------------------+----------------+-------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                                                                                                      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.395      ;
; 0.248 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.400      ;
; 0.265 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.417      ;
; 0.266 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.418      ;
; 0.309 ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.463      ;
; 0.318 ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.472      ;
; 0.357 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.510      ;
; 0.362 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.514      ;
; 0.367 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.517      ;
; 0.367 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.519      ;
; 0.373 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.525      ;
; 0.375 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.529      ;
; 0.379 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.005      ; 0.536      ;
; 0.380 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.532      ;
; 0.382 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.534      ;
; 0.385 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.537      ;
; 0.385 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.005      ; 0.542      ;
; 0.391 ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.545      ;
; 0.392 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.544      ;
; 0.394 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.546      ;
; 0.396 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.548      ;
; 0.396 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.548      ;
; 0.397 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.549      ;
; 0.416 ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.571      ;
; 0.420 ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.005      ; 0.577      ;
; 0.441 ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 0.600      ;
; 0.445 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.595      ;
; 0.450 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.602      ;
; 0.459 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.610      ;
; 0.466 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.618      ;
; 0.466 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.005      ; 0.623      ;
; 0.473 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.005      ; 0.630      ;
; 0.477 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.630      ;
; 0.478 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.631      ;
; 0.479 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.632      ;
; 0.480 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.633      ;
; 0.488 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.638      ;
; 0.489 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.641      ;
; 0.489 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.641      ;
; 0.489 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.641      ;
; 0.489 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.641      ;
; 0.489 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.641      ;
; 0.489 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.641      ;
; 0.491 ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 0.650      ;
; 0.498 ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.011      ; 0.661      ;
; 0.504 ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.009      ; 0.665      ;
; 0.505 ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 0.663      ;
; 0.506 ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 0.664      ;
; 0.506 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.658      ;
; 0.507 ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.662      ;
; 0.510 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.662      ;
; 0.511 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.664      ;
; 0.516 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.669      ;
; 0.520 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.672      ;
; 0.520 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.672      ;
; 0.524 ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 0.683      ;
; 0.532 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.010      ; 0.695      ;
; 0.534 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.686      ;
; 0.536 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.689      ;
; 0.541 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 0.688      ;
; 0.545 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.697      ;
; 0.549 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.702      ;
; 0.555 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.707      ;
; 0.558 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.711      ;
; 0.561 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 0.708      ;
; 0.562 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.715      ;
; 0.567 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.719      ;
; 0.569 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.722      ;
; 0.569 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.722      ;
; 0.573 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.004     ; 0.721      ;
; 0.578 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.730      ;
; 0.578 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.731      ;
; 0.589 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.741      ;
; 0.590 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.742      ;
; 0.591 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 0.738      ;
; 0.598 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.006     ; 0.744      ;
; 0.598 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.750      ;
; 0.605 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.757      ;
; 0.608 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 0.755      ;
; 0.610 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.760      ;
; 0.612 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 0.759      ;
; 0.613 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.765      ;
; 0.614 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 0.761      ;
; 0.614 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.005      ; 0.771      ;
; 0.616 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.005      ; 0.773      ;
; 0.616 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.766      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'p1|altpll_component|pll|clk[1]'                                                                                                   ;
+--------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                       ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -2.418 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.630     ; 0.825      ;
; -2.418 ; Reset_Delay:r0|oRESET ; audio_clock:u4|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.630     ; 0.825      ;
; -2.358 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.749      ;
; -2.358 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.749      ;
; -2.358 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.749      ;
; -2.358 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.749      ;
; -2.358 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.749      ;
; -2.358 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.749      ;
; -2.358 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.749      ;
; -2.358 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.749      ;
; -2.358 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.749      ;
; -2.358 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.749      ;
; -2.358 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.749      ;
; -2.358 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.749      ;
+--------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'audio_clock:u4|oAUD_BCK'                                                                                                    ;
+--------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                        ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; -0.247 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[0] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.405      ; 1.184      ;
; -0.247 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[1] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.405      ; 1.184      ;
; -0.247 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[2] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.405      ; 1.184      ;
; -0.247 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[3] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.405      ; 1.184      ;
; -0.217 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[9]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.407      ; 1.156      ;
; -0.217 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[10] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.407      ; 1.156      ;
; -0.217 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[11] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.407      ; 1.156      ;
; -0.217 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[12] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.407      ; 1.156      ;
; -0.217 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[13] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.407      ; 1.156      ;
; -0.217 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[14] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.407      ; 1.156      ;
; -0.217 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[15] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.407      ; 1.156      ;
; -0.217 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[16] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.407      ; 1.156      ;
; -0.217 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[17] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.407      ; 1.156      ;
; -0.094 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[0]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.402      ; 1.028      ;
; -0.094 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[1]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.402      ; 1.028      ;
; -0.094 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[2]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.402      ; 1.028      ;
; -0.094 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[3]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.402      ; 1.028      ;
; -0.094 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[4]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.402      ; 1.028      ;
; -0.094 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[5]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.402      ; 1.028      ;
; -0.094 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[6]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.402      ; 1.028      ;
; -0.094 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[7]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.402      ; 1.028      ;
; -0.094 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[8]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.402      ; 1.028      ;
+--------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'audio_clock:u4|oAUD_BCK'                                                                                                    ;
+-------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                        ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; 0.974 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[0]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.402      ; 1.028      ;
; 0.974 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[1]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.402      ; 1.028      ;
; 0.974 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[2]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.402      ; 1.028      ;
; 0.974 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[3]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.402      ; 1.028      ;
; 0.974 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[4]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.402      ; 1.028      ;
; 0.974 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[5]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.402      ; 1.028      ;
; 0.974 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[6]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.402      ; 1.028      ;
; 0.974 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[7]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.402      ; 1.028      ;
; 0.974 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[8]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.402      ; 1.028      ;
; 1.097 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[9]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.407      ; 1.156      ;
; 1.097 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[10] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.407      ; 1.156      ;
; 1.097 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[11] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.407      ; 1.156      ;
; 1.097 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[12] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.407      ; 1.156      ;
; 1.097 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[13] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.407      ; 1.156      ;
; 1.097 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[14] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.407      ; 1.156      ;
; 1.097 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[15] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.407      ; 1.156      ;
; 1.097 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[16] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.407      ; 1.156      ;
; 1.097 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[17] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.407      ; 1.156      ;
; 1.127 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[0] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.405      ; 1.184      ;
; 1.127 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[1] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.405      ; 1.184      ;
; 1.127 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[2] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.405      ; 1.184      ;
; 1.127 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[3] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.405      ; 1.184      ;
+-------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'p1|altpll_component|pll|clk[1]'                                                                                                   ;
+-------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                       ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 2.243 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.749      ;
; 2.243 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.749      ;
; 2.243 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.749      ;
; 2.243 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.749      ;
; 2.243 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.749      ;
; 2.243 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.749      ;
; 2.243 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.749      ;
; 2.243 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.749      ;
; 2.243 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.749      ;
; 2.243 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.749      ;
; 2.243 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.749      ;
; 2.243 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.749      ;
; 2.303 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.630     ; 0.825      ;
; 2.303 ; Reset_Delay:r0|oRESET ; audio_clock:u4|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.630     ; 0.825      ;
+-------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                   ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'audio_clock:u4|oAUD_BCK'                                                                         ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[9]  ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[7]                    ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'audio_clock:u4|LRCK_1X'                                                             ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[9]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[11]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[11]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[12]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[12]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[13]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[13]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[14]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[14]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[3]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[3]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[4]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[4]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[5]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[5]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[6]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[6]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[7]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[7]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[8]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[8]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[9]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[9]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outR[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outR[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outR[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outR[10]|clk ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[0]                  ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[1]                  ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[2]                  ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X                     ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[0]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[1]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[2]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[3]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[4]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[5]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[6]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[7]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[8]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|oAUD_BCK                    ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[0]                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[1]                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[2]                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X                     ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[0]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[1]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[2]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[3]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[4]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[5]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[6]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[7]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[8]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|oAUD_BCK                    ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[0]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[1]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[2]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X|clk                             ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|oAUD_BCK|clk                            ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[0]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[1]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[2]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X|clk                             ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|oAUD_BCK|clk                            ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; I2C_SDAT   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 2.025 ; 2.025 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 2.740 ; 2.740 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 2.740 ; 2.740 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCDAT ; audio_clock:u4|oAUD_BCK        ; 2.414 ; 2.414 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; SW[*]      ; audio_clock:u4|oAUD_BCK        ; 2.441 ; 2.441 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SW[17]    ; audio_clock:u4|oAUD_BCK        ; 2.441 ; 2.441 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; rst        ; audio_clock:u4|oAUD_BCK        ; 0.507 ; 0.507 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SDAT   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -1.824 ; -1.824 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.384 ; -2.384 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.384 ; -2.384 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCDAT ; audio_clock:u4|oAUD_BCK        ; -2.140 ; -2.140 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; SW[*]      ; audio_clock:u4|oAUD_BCK        ; -2.169 ; -2.169 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SW[17]    ; audio_clock:u4|oAUD_BCK        ; -2.169 ; -2.169 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; rst        ; audio_clock:u4|oAUD_BCK        ; -0.235 ; -0.235 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port      ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+
; I2C_SCLK       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 6.137 ; 6.137 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.804 ; 4.804 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 2.894 ;       ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCLRCK    ; audio_clock:u4|LRCK_1X         ; 2.853 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT     ; audio_clock:u4|LRCK_1X         ; 7.482 ; 7.482 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK    ; audio_clock:u4|LRCK_1X         ; 2.853 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCLRCK    ; audio_clock:u4|LRCK_1X         ;       ; 2.853 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT     ; audio_clock:u4|LRCK_1X         ; 7.948 ; 7.948 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK    ; audio_clock:u4|LRCK_1X         ;       ; 2.853 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_BCLK       ; audio_clock:u4|oAUD_BCK        ; 2.635 ;       ; Rise       ; audio_clock:u4|oAUD_BCK        ;
; AUD_BCLK       ; audio_clock:u4|oAUD_BCK        ;       ; 2.635 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_DACDAT     ; audio_clock:u4|oAUD_BCK        ; 8.088 ; 8.088 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; SRAM_ADDR[*]   ; audio_clock:u4|oAUD_BCK        ; 4.689 ; 4.689 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[0]  ; audio_clock:u4|oAUD_BCK        ; 4.689 ; 4.689 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[1]  ; audio_clock:u4|oAUD_BCK        ; 4.673 ; 4.673 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[2]  ; audio_clock:u4|oAUD_BCK        ; 4.455 ; 4.455 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[3]  ; audio_clock:u4|oAUD_BCK        ; 4.639 ; 4.639 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[4]  ; audio_clock:u4|oAUD_BCK        ; 4.651 ; 4.651 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[5]  ; audio_clock:u4|oAUD_BCK        ; 4.547 ; 4.547 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[6]  ; audio_clock:u4|oAUD_BCK        ; 4.582 ; 4.582 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[7]  ; audio_clock:u4|oAUD_BCK        ; 4.548 ; 4.548 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[8]  ; audio_clock:u4|oAUD_BCK        ; 4.583 ; 4.583 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[9]  ; audio_clock:u4|oAUD_BCK        ; 4.550 ; 4.550 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[10] ; audio_clock:u4|oAUD_BCK        ; 4.508 ; 4.508 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[11] ; audio_clock:u4|oAUD_BCK        ; 4.548 ; 4.548 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[12] ; audio_clock:u4|oAUD_BCK        ; 4.539 ; 4.539 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[13] ; audio_clock:u4|oAUD_BCK        ; 4.553 ; 4.553 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[14] ; audio_clock:u4|oAUD_BCK        ; 4.385 ; 4.385 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[15] ; audio_clock:u4|oAUD_BCK        ; 4.444 ; 4.444 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[16] ; audio_clock:u4|oAUD_BCK        ; 4.473 ; 4.473 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[17] ; audio_clock:u4|oAUD_BCK        ; 4.310 ; 4.310 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; SRAM_DQ[*]     ; audio_clock:u4|oAUD_BCK        ; 4.402 ; 4.402 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[0]    ; audio_clock:u4|oAUD_BCK        ; 4.339 ; 4.339 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[1]    ; audio_clock:u4|oAUD_BCK        ; 4.249 ; 4.249 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[2]    ; audio_clock:u4|oAUD_BCK        ; 4.370 ; 4.370 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[3]    ; audio_clock:u4|oAUD_BCK        ; 4.230 ; 4.230 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[4]    ; audio_clock:u4|oAUD_BCK        ; 4.197 ; 4.197 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[5]    ; audio_clock:u4|oAUD_BCK        ; 4.183 ; 4.183 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[6]    ; audio_clock:u4|oAUD_BCK        ; 4.199 ; 4.199 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[7]    ; audio_clock:u4|oAUD_BCK        ; 4.064 ; 4.064 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[8]    ; audio_clock:u4|oAUD_BCK        ; 4.114 ; 4.114 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[9]    ; audio_clock:u4|oAUD_BCK        ; 4.211 ; 4.211 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[10]   ; audio_clock:u4|oAUD_BCK        ; 4.321 ; 4.321 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[11]   ; audio_clock:u4|oAUD_BCK        ; 4.347 ; 4.347 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[12]   ; audio_clock:u4|oAUD_BCK        ; 4.212 ; 4.212 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[13]   ; audio_clock:u4|oAUD_BCK        ; 4.315 ; 4.315 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[14]   ; audio_clock:u4|oAUD_BCK        ; 4.402 ; 4.402 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[15]   ; audio_clock:u4|oAUD_BCK        ; 4.399 ; 4.399 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_XCK        ; CLOCK_27                       ; 1.463 ;       ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ;       ; 1.463 ; Fall       ; p1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port      ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+
; I2C_SCLK       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.215 ; 2.894 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.804 ; 4.804 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 2.894 ;       ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCLRCK    ; audio_clock:u4|LRCK_1X         ; 2.853 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT     ; audio_clock:u4|LRCK_1X         ; 3.687 ; 3.850 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK    ; audio_clock:u4|LRCK_1X         ; 2.853 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCLRCK    ; audio_clock:u4|LRCK_1X         ;       ; 2.853 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT     ; audio_clock:u4|LRCK_1X         ; 3.850 ; 3.687 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK    ; audio_clock:u4|LRCK_1X         ;       ; 2.853 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_BCLK       ; audio_clock:u4|oAUD_BCK        ; 2.635 ;       ; Rise       ; audio_clock:u4|oAUD_BCK        ;
; AUD_BCLK       ; audio_clock:u4|oAUD_BCK        ;       ; 2.635 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_DACDAT     ; audio_clock:u4|oAUD_BCK        ; 6.462 ; 6.462 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; SRAM_ADDR[*]   ; audio_clock:u4|oAUD_BCK        ; 4.310 ; 4.310 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[0]  ; audio_clock:u4|oAUD_BCK        ; 4.689 ; 4.689 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[1]  ; audio_clock:u4|oAUD_BCK        ; 4.673 ; 4.673 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[2]  ; audio_clock:u4|oAUD_BCK        ; 4.455 ; 4.455 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[3]  ; audio_clock:u4|oAUD_BCK        ; 4.639 ; 4.639 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[4]  ; audio_clock:u4|oAUD_BCK        ; 4.651 ; 4.651 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[5]  ; audio_clock:u4|oAUD_BCK        ; 4.547 ; 4.547 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[6]  ; audio_clock:u4|oAUD_BCK        ; 4.582 ; 4.582 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[7]  ; audio_clock:u4|oAUD_BCK        ; 4.548 ; 4.548 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[8]  ; audio_clock:u4|oAUD_BCK        ; 4.583 ; 4.583 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[9]  ; audio_clock:u4|oAUD_BCK        ; 4.550 ; 4.550 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[10] ; audio_clock:u4|oAUD_BCK        ; 4.508 ; 4.508 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[11] ; audio_clock:u4|oAUD_BCK        ; 4.548 ; 4.548 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[12] ; audio_clock:u4|oAUD_BCK        ; 4.539 ; 4.539 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[13] ; audio_clock:u4|oAUD_BCK        ; 4.553 ; 4.553 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[14] ; audio_clock:u4|oAUD_BCK        ; 4.385 ; 4.385 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[15] ; audio_clock:u4|oAUD_BCK        ; 4.444 ; 4.444 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[16] ; audio_clock:u4|oAUD_BCK        ; 4.473 ; 4.473 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[17] ; audio_clock:u4|oAUD_BCK        ; 4.310 ; 4.310 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; SRAM_DQ[*]     ; audio_clock:u4|oAUD_BCK        ; 4.064 ; 4.064 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[0]    ; audio_clock:u4|oAUD_BCK        ; 4.339 ; 4.339 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[1]    ; audio_clock:u4|oAUD_BCK        ; 4.249 ; 4.249 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[2]    ; audio_clock:u4|oAUD_BCK        ; 4.370 ; 4.370 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[3]    ; audio_clock:u4|oAUD_BCK        ; 4.230 ; 4.230 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[4]    ; audio_clock:u4|oAUD_BCK        ; 4.197 ; 4.197 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[5]    ; audio_clock:u4|oAUD_BCK        ; 4.183 ; 4.183 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[6]    ; audio_clock:u4|oAUD_BCK        ; 4.199 ; 4.199 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[7]    ; audio_clock:u4|oAUD_BCK        ; 4.064 ; 4.064 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[8]    ; audio_clock:u4|oAUD_BCK        ; 4.114 ; 4.114 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[9]    ; audio_clock:u4|oAUD_BCK        ; 4.211 ; 4.211 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[10]   ; audio_clock:u4|oAUD_BCK        ; 4.321 ; 4.321 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[11]   ; audio_clock:u4|oAUD_BCK        ; 4.347 ; 4.347 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[12]   ; audio_clock:u4|oAUD_BCK        ; 4.212 ; 4.212 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[13]   ; audio_clock:u4|oAUD_BCK        ; 4.315 ; 4.315 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[14]   ; audio_clock:u4|oAUD_BCK        ; 4.402 ; 4.402 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[15]   ; audio_clock:u4|oAUD_BCK        ; 4.399 ; 4.399 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_XCK        ; CLOCK_27                       ; 1.463 ;       ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ;       ; 1.463 ; Fall       ; p1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[17]     ; AUD_DACDAT  ; 7.415 ; 7.415 ; 7.415 ; 7.415 ;
; SW[17]     ; SRAM_WE_N   ;       ; 5.406 ; 5.406 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[17]     ; AUD_DACDAT  ; 7.415 ; 7.249 ; 7.249 ; 7.415 ;
; SW[17]     ; SRAM_WE_N   ;       ; 5.406 ; 5.406 ;       ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+---------------------------------+----------+---------+----------+---------+---------------------+
; Clock                           ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                ; -2.599   ; -2.534  ; -3.868   ; 0.974   ; -1.380              ;
;  CLOCK_27                       ; N/A      ; N/A     ; N/A      ; N/A     ; 18.518              ;
;  CLOCK_50                       ; -2.599   ; -2.534  ; N/A      ; N/A     ; -1.380              ;
;  I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.477   ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  audio_clock:u4|LRCK_1X         ; -0.364   ; 0.133   ; N/A      ; N/A     ; -0.500              ;
;  audio_clock:u4|oAUD_BCK        ; -1.881   ; -2.238  ; -0.845   ; 0.974   ; -0.500              ;
;  p1|altpll_component|pll|clk[1] ; -0.186   ; -0.114  ; -3.868   ; 2.243   ; 26.777              ;
; Design-wide TNS                 ; -272.936 ; -65.103 ; -67.591  ; 0.0     ; -197.38             ;
;  CLOCK_27                       ; N/A      ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  CLOCK_50                       ; -81.489  ; -2.534  ; N/A      ; N/A     ; -39.380             ;
;  I2C_AV_Config:u3|mI2C_CTRL_CLK ; -91.643  ; 0.000   ; N/A      ; N/A     ; -56.000             ;
;  audio_clock:u4|LRCK_1X         ; -2.550   ; 0.000   ; N/A      ; N/A     ; -32.000             ;
;  audio_clock:u4|oAUD_BCK        ; -97.018  ; -62.355 ; -15.215  ; 0.000   ; -70.000             ;
;  p1|altpll_component|pll|clk[1] ; -0.356   ; -0.214  ; -52.376  ; 0.000   ; 0.000               ;
+---------------------------------+----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; I2C_SDAT   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 3.696 ; 3.696 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.993 ; 4.993 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.993 ; 4.993 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCDAT ; audio_clock:u4|oAUD_BCK        ; 4.263 ; 4.263 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; SW[*]      ; audio_clock:u4|oAUD_BCK        ; 4.588 ; 4.588 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SW[17]    ; audio_clock:u4|oAUD_BCK        ; 4.588 ; 4.588 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; rst        ; audio_clock:u4|oAUD_BCK        ; 1.545 ; 1.545 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SDAT   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -1.824 ; -1.824 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.384 ; -2.384 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.384 ; -2.384 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCDAT ; audio_clock:u4|oAUD_BCK        ; -2.140 ; -2.140 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; SW[*]      ; audio_clock:u4|oAUD_BCK        ; -2.169 ; -2.169 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SW[17]    ; audio_clock:u4|oAUD_BCK        ; -2.169 ; -2.169 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; rst        ; audio_clock:u4|oAUD_BCK        ; -0.235 ; -0.235 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SCLK       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 11.870 ; 11.870 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 8.729  ; 8.729  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.695  ;        ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCLRCK    ; audio_clock:u4|LRCK_1X         ; 5.313  ;        ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT     ; audio_clock:u4|LRCK_1X         ; 14.817 ; 14.817 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK    ; audio_clock:u4|LRCK_1X         ; 5.313  ;        ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCLRCK    ; audio_clock:u4|LRCK_1X         ;        ; 5.313  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT     ; audio_clock:u4|LRCK_1X         ; 15.839 ; 15.839 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK    ; audio_clock:u4|LRCK_1X         ;        ; 5.313  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_BCLK       ; audio_clock:u4|oAUD_BCK        ; 4.846  ;        ; Rise       ; audio_clock:u4|oAUD_BCK        ;
; AUD_BCLK       ; audio_clock:u4|oAUD_BCK        ;        ; 4.846  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_DACDAT     ; audio_clock:u4|oAUD_BCK        ; 16.224 ; 16.224 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; SRAM_ADDR[*]   ; audio_clock:u4|oAUD_BCK        ; 8.590  ; 8.590  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[0]  ; audio_clock:u4|oAUD_BCK        ; 8.590  ; 8.590  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[1]  ; audio_clock:u4|oAUD_BCK        ; 8.564  ; 8.564  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[2]  ; audio_clock:u4|oAUD_BCK        ; 8.046  ; 8.046  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[3]  ; audio_clock:u4|oAUD_BCK        ; 8.513  ; 8.513  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[4]  ; audio_clock:u4|oAUD_BCK        ; 8.543  ; 8.543  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[5]  ; audio_clock:u4|oAUD_BCK        ; 8.264  ; 8.264  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[6]  ; audio_clock:u4|oAUD_BCK        ; 8.354  ; 8.354  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[7]  ; audio_clock:u4|oAUD_BCK        ; 8.253  ; 8.253  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[8]  ; audio_clock:u4|oAUD_BCK        ; 8.365  ; 8.365  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[9]  ; audio_clock:u4|oAUD_BCK        ; 8.311  ; 8.311  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[10] ; audio_clock:u4|oAUD_BCK        ; 8.248  ; 8.248  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[11] ; audio_clock:u4|oAUD_BCK        ; 8.315  ; 8.315  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[12] ; audio_clock:u4|oAUD_BCK        ; 8.303  ; 8.303  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[13] ; audio_clock:u4|oAUD_BCK        ; 8.294  ; 8.294  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[14] ; audio_clock:u4|oAUD_BCK        ; 8.000  ; 8.000  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[15] ; audio_clock:u4|oAUD_BCK        ; 8.081  ; 8.081  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[16] ; audio_clock:u4|oAUD_BCK        ; 8.127  ; 8.127  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[17] ; audio_clock:u4|oAUD_BCK        ; 7.795  ; 7.795  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; SRAM_DQ[*]     ; audio_clock:u4|oAUD_BCK        ; 8.013  ; 8.013  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[0]    ; audio_clock:u4|oAUD_BCK        ; 7.833  ; 7.833  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[1]    ; audio_clock:u4|oAUD_BCK        ; 7.610  ; 7.610  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[2]    ; audio_clock:u4|oAUD_BCK        ; 7.900  ; 7.900  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[3]    ; audio_clock:u4|oAUD_BCK        ; 7.605  ; 7.605  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[4]    ; audio_clock:u4|oAUD_BCK        ; 7.562  ; 7.562  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[5]    ; audio_clock:u4|oAUD_BCK        ; 7.536  ; 7.536  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[6]    ; audio_clock:u4|oAUD_BCK        ; 7.572  ; 7.572  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[7]    ; audio_clock:u4|oAUD_BCK        ; 7.298  ; 7.298  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[8]    ; audio_clock:u4|oAUD_BCK        ; 7.348  ; 7.348  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[9]    ; audio_clock:u4|oAUD_BCK        ; 7.550  ; 7.550  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[10]   ; audio_clock:u4|oAUD_BCK        ; 7.799  ; 7.799  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[11]   ; audio_clock:u4|oAUD_BCK        ; 7.845  ; 7.845  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[12]   ; audio_clock:u4|oAUD_BCK        ; 7.572  ; 7.572  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[13]   ; audio_clock:u4|oAUD_BCK        ; 7.794  ; 7.794  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[14]   ; audio_clock:u4|oAUD_BCK        ; 8.013  ; 8.013  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[15]   ; audio_clock:u4|oAUD_BCK        ; 8.005  ; 8.005  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_XCK        ; CLOCK_27                       ; 2.917  ;        ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ;        ; 2.917  ; Fall       ; p1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port      ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+
; I2C_SCLK       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.215 ; 2.894 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.804 ; 4.804 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 2.894 ;       ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCLRCK    ; audio_clock:u4|LRCK_1X         ; 2.853 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT     ; audio_clock:u4|LRCK_1X         ; 3.687 ; 3.850 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK    ; audio_clock:u4|LRCK_1X         ; 2.853 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCLRCK    ; audio_clock:u4|LRCK_1X         ;       ; 2.853 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT     ; audio_clock:u4|LRCK_1X         ; 3.850 ; 3.687 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK    ; audio_clock:u4|LRCK_1X         ;       ; 2.853 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_BCLK       ; audio_clock:u4|oAUD_BCK        ; 2.635 ;       ; Rise       ; audio_clock:u4|oAUD_BCK        ;
; AUD_BCLK       ; audio_clock:u4|oAUD_BCK        ;       ; 2.635 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_DACDAT     ; audio_clock:u4|oAUD_BCK        ; 6.462 ; 6.462 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; SRAM_ADDR[*]   ; audio_clock:u4|oAUD_BCK        ; 4.310 ; 4.310 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[0]  ; audio_clock:u4|oAUD_BCK        ; 4.689 ; 4.689 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[1]  ; audio_clock:u4|oAUD_BCK        ; 4.673 ; 4.673 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[2]  ; audio_clock:u4|oAUD_BCK        ; 4.455 ; 4.455 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[3]  ; audio_clock:u4|oAUD_BCK        ; 4.639 ; 4.639 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[4]  ; audio_clock:u4|oAUD_BCK        ; 4.651 ; 4.651 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[5]  ; audio_clock:u4|oAUD_BCK        ; 4.547 ; 4.547 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[6]  ; audio_clock:u4|oAUD_BCK        ; 4.582 ; 4.582 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[7]  ; audio_clock:u4|oAUD_BCK        ; 4.548 ; 4.548 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[8]  ; audio_clock:u4|oAUD_BCK        ; 4.583 ; 4.583 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[9]  ; audio_clock:u4|oAUD_BCK        ; 4.550 ; 4.550 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[10] ; audio_clock:u4|oAUD_BCK        ; 4.508 ; 4.508 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[11] ; audio_clock:u4|oAUD_BCK        ; 4.548 ; 4.548 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[12] ; audio_clock:u4|oAUD_BCK        ; 4.539 ; 4.539 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[13] ; audio_clock:u4|oAUD_BCK        ; 4.553 ; 4.553 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[14] ; audio_clock:u4|oAUD_BCK        ; 4.385 ; 4.385 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[15] ; audio_clock:u4|oAUD_BCK        ; 4.444 ; 4.444 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[16] ; audio_clock:u4|oAUD_BCK        ; 4.473 ; 4.473 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[17] ; audio_clock:u4|oAUD_BCK        ; 4.310 ; 4.310 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; SRAM_DQ[*]     ; audio_clock:u4|oAUD_BCK        ; 4.064 ; 4.064 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[0]    ; audio_clock:u4|oAUD_BCK        ; 4.339 ; 4.339 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[1]    ; audio_clock:u4|oAUD_BCK        ; 4.249 ; 4.249 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[2]    ; audio_clock:u4|oAUD_BCK        ; 4.370 ; 4.370 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[3]    ; audio_clock:u4|oAUD_BCK        ; 4.230 ; 4.230 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[4]    ; audio_clock:u4|oAUD_BCK        ; 4.197 ; 4.197 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[5]    ; audio_clock:u4|oAUD_BCK        ; 4.183 ; 4.183 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[6]    ; audio_clock:u4|oAUD_BCK        ; 4.199 ; 4.199 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[7]    ; audio_clock:u4|oAUD_BCK        ; 4.064 ; 4.064 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[8]    ; audio_clock:u4|oAUD_BCK        ; 4.114 ; 4.114 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[9]    ; audio_clock:u4|oAUD_BCK        ; 4.211 ; 4.211 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[10]   ; audio_clock:u4|oAUD_BCK        ; 4.321 ; 4.321 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[11]   ; audio_clock:u4|oAUD_BCK        ; 4.347 ; 4.347 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[12]   ; audio_clock:u4|oAUD_BCK        ; 4.212 ; 4.212 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[13]   ; audio_clock:u4|oAUD_BCK        ; 4.315 ; 4.315 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[14]   ; audio_clock:u4|oAUD_BCK        ; 4.402 ; 4.402 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_DQ[15]   ; audio_clock:u4|oAUD_BCK        ; 4.399 ; 4.399 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_XCK        ; CLOCK_27                       ; 1.463 ;       ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ;       ; 1.463 ; Fall       ; p1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[17]     ; AUD_DACDAT  ; 13.787 ; 13.787 ; 13.787 ; 13.787 ;
; SW[17]     ; SRAM_WE_N   ;        ; 9.436  ; 9.436  ;        ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[17]     ; AUD_DACDAT  ; 7.415 ; 7.249 ; 7.249 ; 7.415 ;
; SW[17]     ; SRAM_WE_N   ;       ; 5.406 ; 5.406 ;       ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; audio_clock:u4|oAUD_BCK        ; audio_clock:u4|LRCK_1X         ; 0        ; 16       ; 0        ; 16       ;
; audio_clock:u4|LRCK_1X         ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 32       ; 32       ;
; audio_clock:u4|oAUD_BCK        ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 0        ; 493      ;
; CLOCK_50                       ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 48       ; 0        ;
; CLOCK_50                       ; CLOCK_50                       ; 1004     ; 0        ; 0        ; 0        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50                       ; 1        ; 1        ; 0        ; 0        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 796      ; 0        ; 0        ; 0        ;
; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 147      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; audio_clock:u4|oAUD_BCK        ; audio_clock:u4|LRCK_1X         ; 0        ; 16       ; 0        ; 16       ;
; audio_clock:u4|LRCK_1X         ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 32       ; 32       ;
; audio_clock:u4|oAUD_BCK        ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 0        ; 493      ;
; CLOCK_50                       ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 48       ; 0        ;
; CLOCK_50                       ; CLOCK_50                       ; 1004     ; 0        ; 0        ; 0        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50                       ; 1        ; 1        ; 0        ; 0        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 796      ; 0        ; 0        ; 0        ;
; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 147      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                      ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 22       ; 0        ;
; CLOCK_50   ; p1|altpll_component|pll|clk[1] ; 14       ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Removal Transfers                                                                       ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 22       ; 0        ;
; CLOCK_50   ; p1|altpll_component|pll|clk[1] ; 14       ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 212   ; 212  ;
; Unconstrained Output Ports      ; 42    ; 42   ;
; Unconstrained Output Port Paths ; 102   ; 102  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Nov 21 17:36:16 2013
Info: Command: quartus_sta AudioRecorder -c AudioRecorder
Info: qsta_default_script.tcl version: #1
Warning (20013): Ignored assignments for entity "SRAM" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_up_avalon_sram -entity SRAM -qip SRAM.qip -library SRAM was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_up_avalon_sram -entity SRAM -sip SRAM.sip -library lib_SRAM was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0sp1 -entity SRAM -qip SRAM.qip -library SRAM was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0sp1 -entity SRAM -sip SRAM.sip -library lib_SRAM was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV mwpim -entity SRAM -qip SRAM.qip -library SRAM was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV mwpim -entity SRAM -sip SRAM.sip -library lib_SRAM was ignored
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'AudioRecorder.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name CLOCK_27 CLOCK_27
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 3 -multiply_by 2 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[1]} {p1|altpll_component|pll|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name I2C_AV_Config:u3|mI2C_CTRL_CLK I2C_AV_Config:u3|mI2C_CTRL_CLK
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name audio_clock:u4|oAUD_BCK audio_clock:u4|oAUD_BCK
    Info (332105): create_clock -period 1.000 -name audio_clock:u4|LRCK_1X audio_clock:u4|LRCK_1X
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.599
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.599       -81.489 CLOCK_50 
    Info (332119):    -2.477       -91.643 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):    -1.881       -97.018 audio_clock:u4|oAUD_BCK 
    Info (332119):    -0.364        -2.550 audio_clock:u4|LRCK_1X 
    Info (332119):    -0.125        -0.236 p1|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is -2.534
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.534        -2.534 CLOCK_50 
    Info (332119):    -2.238       -62.355 audio_clock:u4|oAUD_BCK 
    Info (332119):    -0.114        -0.214 p1|altpll_component|pll|clk[1] 
    Info (332119):     0.345         0.000 audio_clock:u4|LRCK_1X 
    Info (332119):     0.391         0.000 I2C_AV_Config:u3|mI2C_CTRL_CLK 
Info (332146): Worst-case recovery slack is -3.868
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.868       -52.376 p1|altpll_component|pll|clk[1] 
    Info (332119):    -0.845       -15.215 audio_clock:u4|oAUD_BCK 
Info (332146): Worst-case removal slack is 1.285
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.285         0.000 audio_clock:u4|oAUD_BCK 
    Info (332119):     3.495         0.000 p1|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -39.380 CLOCK_50 
    Info (332119):    -0.500       -70.000 audio_clock:u4|oAUD_BCK 
    Info (332119):    -0.500       -56.000 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):    -0.500       -32.000 audio_clock:u4|LRCK_1X 
    Info (332119):    18.518         0.000 CLOCK_27 
    Info (332119):    26.777         0.000 p1|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.717
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.717       -18.183 CLOCK_50 
    Info (332119):    -0.511       -15.301 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):    -0.326        -9.503 audio_clock:u4|oAUD_BCK 
    Info (332119):    -0.186        -0.356 p1|altpll_component|pll|clk[1] 
    Info (332119):     0.086         0.000 audio_clock:u4|LRCK_1X 
Info (332146): Worst-case hold slack is -1.575
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.575        -1.575 CLOCK_50 
    Info (332119):    -1.490       -42.998 audio_clock:u4|oAUD_BCK 
    Info (332119):     0.055         0.000 p1|altpll_component|pll|clk[1] 
    Info (332119):     0.133         0.000 audio_clock:u4|LRCK_1X 
    Info (332119):     0.215         0.000 I2C_AV_Config:u3|mI2C_CTRL_CLK 
Info (332146): Worst-case recovery slack is -2.418
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.418       -33.132 p1|altpll_component|pll|clk[1] 
    Info (332119):    -0.247        -3.787 audio_clock:u4|oAUD_BCK 
Info (332146): Worst-case removal slack is 0.974
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.974         0.000 audio_clock:u4|oAUD_BCK 
    Info (332119):     2.243         0.000 p1|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -39.380 CLOCK_50 
    Info (332119):    -0.500       -70.000 audio_clock:u4|oAUD_BCK 
    Info (332119):    -0.500       -56.000 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):    -0.500       -32.000 audio_clock:u4|LRCK_1X 
    Info (332119):    18.518         0.000 CLOCK_27 
    Info (332119):    26.777         0.000 p1|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 415 megabytes
    Info: Processing ended: Thu Nov 21 17:36:18 2013
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


