TimeQuest Timing Analyzer report for Microcomputer
Sat Nov 23 07:35:24 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'cpuClock'
 12. Slow Model Setup: 'clk'
 13. Slow Model Setup: 'sdClock'
 14. Slow Model Setup: 'serialClkCount[15]'
 15. Slow Model Setup: 'T80s:cpu1|IORQ_n'
 16. Slow Model Hold: 'T80s:cpu1|IORQ_n'
 17. Slow Model Hold: 'clk'
 18. Slow Model Hold: 'cpuClock'
 19. Slow Model Hold: 'sdClock'
 20. Slow Model Hold: 'serialClkCount[15]'
 21. Slow Model Recovery: 'serialClkCount[15]'
 22. Slow Model Recovery: 'sdClock'
 23. Slow Model Recovery: 'T80s:cpu1|IORQ_n'
 24. Slow Model Removal: 'T80s:cpu1|IORQ_n'
 25. Slow Model Removal: 'serialClkCount[15]'
 26. Slow Model Removal: 'sdClock'
 27. Slow Model Minimum Pulse Width: 'clk'
 28. Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 29. Slow Model Minimum Pulse Width: 'cpuClock'
 30. Slow Model Minimum Pulse Width: 'sdClock'
 31. Slow Model Minimum Pulse Width: 'serialClkCount[15]'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Output Enable Times
 37. Minimum Output Enable Times
 38. Output Disable Times
 39. Minimum Output Disable Times
 40. Fast Model Setup Summary
 41. Fast Model Hold Summary
 42. Fast Model Recovery Summary
 43. Fast Model Removal Summary
 44. Fast Model Minimum Pulse Width Summary
 45. Fast Model Setup: 'cpuClock'
 46. Fast Model Setup: 'clk'
 47. Fast Model Setup: 'sdClock'
 48. Fast Model Setup: 'serialClkCount[15]'
 49. Fast Model Setup: 'T80s:cpu1|IORQ_n'
 50. Fast Model Hold: 'clk'
 51. Fast Model Hold: 'T80s:cpu1|IORQ_n'
 52. Fast Model Hold: 'cpuClock'
 53. Fast Model Hold: 'serialClkCount[15]'
 54. Fast Model Hold: 'sdClock'
 55. Fast Model Recovery: 'serialClkCount[15]'
 56. Fast Model Recovery: 'sdClock'
 57. Fast Model Recovery: 'T80s:cpu1|IORQ_n'
 58. Fast Model Removal: 'T80s:cpu1|IORQ_n'
 59. Fast Model Removal: 'serialClkCount[15]'
 60. Fast Model Removal: 'sdClock'
 61. Fast Model Minimum Pulse Width: 'clk'
 62. Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 63. Fast Model Minimum Pulse Width: 'cpuClock'
 64. Fast Model Minimum Pulse Width: 'sdClock'
 65. Fast Model Minimum Pulse Width: 'serialClkCount[15]'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Output Enable Times
 71. Minimum Output Enable Times
 72. Output Disable Times
 73. Minimum Output Disable Times
 74. Multicorner Timing Analysis Summary
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Setup Transfers
 80. Hold Transfers
 81. Recovery Transfers
 82. Removal Transfers
 83. Report TCCS
 84. Report RSKM
 85. Unconstrained Paths
 86. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Microcomputer                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                 ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; Clock Name         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; clk                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                ;
; cpuClock           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpuClock }           ;
; sdClock            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sdClock }            ;
; serialClkCount[15] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { serialClkCount[15] } ;
; T80s:cpu1|IORQ_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { T80s:cpu1|IORQ_n }   ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+


+----------------------------------------------------------+
; Slow Model Fmax Summary                                  ;
+------------+-----------------+--------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note ;
+------------+-----------------+--------------------+------+
; 53.42 MHz  ; 53.42 MHz       ; cpuClock           ;      ;
; 53.43 MHz  ; 53.43 MHz       ; clk                ;      ;
; 110.86 MHz ; 110.86 MHz      ; T80s:cpu1|IORQ_n   ;      ;
; 130.28 MHz ; 130.28 MHz      ; sdClock            ;      ;
; 176.52 MHz ; 176.52 MHz      ; serialClkCount[15] ;      ;
+------------+-----------------+--------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow Model Setup Summary                     ;
+--------------------+---------+---------------+
; Clock              ; Slack   ; End Point TNS ;
+--------------------+---------+---------------+
; cpuClock           ; -17.719 ; -4568.000     ;
; clk                ; -17.716 ; -6385.059     ;
; sdClock            ; -8.130  ; -968.314      ;
; serialClkCount[15] ; -7.130  ; -1090.441     ;
; T80s:cpu1|IORQ_n   ; -6.036  ; -269.222      ;
+--------------------+---------+---------------+


+---------------------------------------------+
; Slow Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -2.504 ; -44.605       ;
; clk                ; -2.289 ; -2.289        ;
; cpuClock           ; 0.318  ; 0.000         ;
; sdClock            ; 0.499  ; 0.000         ;
; serialClkCount[15] ; 0.499  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -5.367 ; -144.085      ;
; sdClock            ; -1.635 ; -14.715       ;
; T80s:cpu1|IORQ_n   ; 1.120  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Removal Summary                  ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -0.985 ; -4.671        ;
; serialClkCount[15] ; 1.874  ; 0.000         ;
; sdClock            ; 2.203  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.567 ; -2852.029     ;
; T80s:cpu1|IORQ_n   ; -1.646 ; -210.200      ;
; cpuClock           ; -0.742 ; -513.464      ;
; sdClock            ; -0.742 ; -267.120      ;
; serialClkCount[15] ; -0.742 ; -264.152      ;
+--------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpuClock'                                                                                                                           ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.719 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.766     ;
; -17.710 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 18.765     ;
; -17.709 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 18.764     ;
; -17.553 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 18.582     ;
; -17.544 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 18.581     ;
; -17.543 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 18.580     ;
; -17.515 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 18.543     ;
; -17.506 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 18.542     ;
; -17.505 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 18.541     ;
; -17.448 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 18.477     ;
; -17.439 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 18.476     ;
; -17.438 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 18.475     ;
; -17.361 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 18.424     ;
; -17.360 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 18.423     ;
; -17.354 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 18.374     ;
; -17.345 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 18.373     ;
; -17.344 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 18.372     ;
; -17.333 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 18.364     ;
; -17.324 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 18.363     ;
; -17.323 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 18.362     ;
; -17.297 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 18.355     ;
; -17.294 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.341     ;
; -17.256 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 18.287     ;
; -17.255 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 18.286     ;
; -17.245 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 18.311     ;
; -17.206 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 18.264     ;
; -17.195 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.240     ;
; -17.194 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.239     ;
; -17.193 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 18.248     ;
; -17.193 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 18.248     ;
; -17.187 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 18.216     ;
; -17.178 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 18.215     ;
; -17.177 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 18.214     ;
; -17.165 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.215     ;
; -17.164 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 18.206     ;
; -17.162 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 18.204     ;
; -17.157 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 18.201     ;
; -17.156 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 18.200     ;
; -17.152 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.202     ;
; -17.141 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 18.161     ;
; -17.136 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.181     ;
; -17.132 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 18.160     ;
; -17.131 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 18.159     ;
; -17.131 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.171     ;
; -17.128 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 18.157     ;
; -17.127 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 18.180     ;
; -17.126 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 18.179     ;
; -17.093 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 18.135     ;
; -17.093 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 18.135     ;
; -17.093 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 18.132     ;
; -17.090 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 18.118     ;
; -17.090 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.027     ; 18.103     ;
; -17.090 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.135     ;
; -17.089 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.027     ; 18.102     ;
; -17.089 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.134     ;
; -17.088 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 18.154     ;
; -17.086 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.131     ;
; -17.079 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.127     ;
; -17.077 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 18.130     ;
; -17.076 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 18.129     ;
; -17.059 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 18.101     ;
; -17.057 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 18.099     ;
; -17.052 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.028     ; 18.064     ;
; -17.051 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.028     ; 18.063     ;
; -17.043 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 18.101     ;
; -17.041 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.088     ;
; -17.040 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.080     ;
; -17.039 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 18.093     ;
; -17.031 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 18.072     ;
; -17.030 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 18.071     ;
; -17.027 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 18.064     ;
; -17.027 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 18.064     ;
; -17.026 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.066     ;
; -17.023 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 18.052     ;
; -17.020 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.067     ;
; -17.002 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 18.041     ;
; -16.999 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 18.031     ;
; -16.998 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 18.022     ;
; -16.996 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 18.032     ;
; -16.996 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 18.020     ;
; -16.995 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 18.031     ;
; -16.989 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 18.025     ;
; -16.989 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 18.025     ;
; -16.988 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 18.041     ;
; -16.988 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 18.019     ;
; -16.986 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 18.018     ;
; -16.985 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.027     ; 17.998     ;
; -16.984 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 18.037     ;
; -16.984 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.027     ; 17.997     ;
; -16.975 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.022     ;
; -16.974 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.021     ;
; -16.974 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.022     ;
; -16.969 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 18.022     ;
; -16.966 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 18.019     ;
; -16.961 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 18.012     ;
; -16.961 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 17.992     ;
; -16.960 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 17.983     ;
; -16.958 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 18.020     ;
; -16.958 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 17.981     ;
; -16.953 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 18.019     ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                           ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.716 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.149      ; 18.819     ;
; -17.706 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.149      ; 18.809     ;
; -17.594 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.149      ; 18.697     ;
; -17.584 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.149      ; 18.687     ;
; -17.496 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.150      ; 18.600     ;
; -17.486 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.150      ; 18.590     ;
; -17.466 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.149      ; 18.569     ;
; -17.456 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.149      ; 18.559     ;
; -17.345 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.129      ; 18.428     ;
; -17.344 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8   ; clk          ; clk         ; 1.000        ; 0.149      ; 18.447     ;
; -17.335 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2   ; clk          ; clk         ; 1.000        ; 0.149      ; 18.438     ;
; -17.324 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.129      ; 18.407     ;
; -17.317 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.135      ; 18.406     ;
; -17.314 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.157      ; 18.425     ;
; -17.312 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.159      ; 18.425     ;
; -17.307 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.147      ; 18.408     ;
; -17.303 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg10  ; clk          ; clk         ; 1.000        ; 0.085      ; 18.342     ;
; -17.300 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.135      ; 18.389     ;
; -17.283 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.151      ; 18.388     ;
; -17.280 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.085      ; 18.319     ;
; -17.277 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.147      ; 18.378     ;
; -17.274 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg2 ; clk          ; clk         ; 1.000        ; 0.147      ; 18.375     ;
; -17.274 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg10  ; clk          ; clk         ; 1.000        ; 0.086      ; 18.314     ;
; -17.272 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.105      ; 18.331     ;
; -17.272 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.147      ; 18.373     ;
; -17.267 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8   ; clk          ; clk         ; 1.000        ; 0.159      ; 18.380     ;
; -17.266 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.105      ; 18.325     ;
; -17.266 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.085      ; 18.305     ;
; -17.263 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4   ; clk          ; clk         ; 1.000        ; 0.105      ; 18.322     ;
; -17.261 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg10  ; clk          ; clk         ; 1.000        ; 0.105      ; 18.320     ;
; -17.255 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg4   ; clk          ; clk         ; 1.000        ; 0.085      ; 18.294     ;
; -17.251 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.086      ; 18.291     ;
; -17.248 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.105      ; 18.307     ;
; -17.243 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.106      ; 18.303     ;
; -17.238 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5   ; clk          ; clk         ; 1.000        ; 0.105      ; 18.297     ;
; -17.238 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.157      ; 18.349     ;
; -17.238 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.150      ; 18.342     ;
; -17.237 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.159      ; 18.350     ;
; -17.237 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.106      ; 18.297     ;
; -17.237 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.086      ; 18.277     ;
; -17.234 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4   ; clk          ; clk         ; 1.000        ; 0.106      ; 18.294     ;
; -17.232 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg10  ; clk          ; clk         ; 1.000        ; 0.085      ; 18.271     ;
; -17.232 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg10  ; clk          ; clk         ; 1.000        ; 0.106      ; 18.292     ;
; -17.230 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.157      ; 18.341     ;
; -17.229 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.085      ; 18.268     ;
; -17.228 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.150      ; 18.332     ;
; -17.226 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg4   ; clk          ; clk         ; 1.000        ; 0.086      ; 18.266     ;
; -17.223 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.149      ; 18.326     ;
; -17.223 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.129      ; 18.306     ;
; -17.222 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8   ; clk          ; clk         ; 1.000        ; 0.149      ; 18.325     ;
; -17.219 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.105      ; 18.278     ;
; -17.219 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.106      ; 18.279     ;
; -17.213 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.149      ; 18.316     ;
; -17.213 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2   ; clk          ; clk         ; 1.000        ; 0.149      ; 18.316     ;
; -17.209 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.085      ; 18.248     ;
; -17.209 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5   ; clk          ; clk         ; 1.000        ; 0.106      ; 18.269     ;
; -17.208 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5   ; clk          ; clk         ; 1.000        ; 0.085      ; 18.247     ;
; -17.202 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.129      ; 18.285     ;
; -17.201 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.105      ; 18.260     ;
; -17.200 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.086      ; 18.240     ;
; -17.195 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.135      ; 18.284     ;
; -17.195 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.105      ; 18.254     ;
; -17.195 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.085      ; 18.234     ;
; -17.192 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.157      ; 18.303     ;
; -17.192 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4   ; clk          ; clk         ; 1.000        ; 0.105      ; 18.251     ;
; -17.190 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.159      ; 18.303     ;
; -17.190 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg10  ; clk          ; clk         ; 1.000        ; 0.105      ; 18.249     ;
; -17.190 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.106      ; 18.250     ;
; -17.185 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.147      ; 18.286     ;
; -17.184 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg4   ; clk          ; clk         ; 1.000        ; 0.085      ; 18.223     ;
; -17.179 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5   ; clk          ; clk         ; 1.000        ; 0.086      ; 18.219     ;
; -17.178 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.135      ; 18.267     ;
; -17.177 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.105      ; 18.236     ;
; -17.167 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5   ; clk          ; clk         ; 1.000        ; 0.105      ; 18.226     ;
; -17.161 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.151      ; 18.266     ;
; -17.158 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.085      ; 18.197     ;
; -17.155 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.147      ; 18.256     ;
; -17.152 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg2 ; clk          ; clk         ; 1.000        ; 0.147      ; 18.253     ;
; -17.150 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.147      ; 18.251     ;
; -17.148 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.105      ; 18.207     ;
; -17.145 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8   ; clk          ; clk         ; 1.000        ; 0.159      ; 18.258     ;
; -17.137 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5   ; clk          ; clk         ; 1.000        ; 0.085      ; 18.176     ;
; -17.130 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10  ; clk          ; clk         ; 1.000        ; 0.149      ; 18.233     ;
; -17.125 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.150      ; 18.229     ;
; -17.125 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.130      ; 18.209     ;
; -17.124 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8   ; clk          ; clk         ; 1.000        ; 0.150      ; 18.228     ;
; -17.119 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1   ; clk          ; clk         ; 1.000        ; 0.149      ; 18.222     ;
; -17.116 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.157      ; 18.227     ;
; -17.115 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.150      ; 18.219     ;
; -17.115 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.159      ; 18.228     ;
; -17.115 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2   ; clk          ; clk         ; 1.000        ; 0.150      ; 18.219     ;
; -17.108 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.157      ; 18.219     ;
; -17.104 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.130      ; 18.188     ;
; -17.097 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.146      ; 18.197     ;
; -17.097 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.136      ; 18.187     ;
; -17.095 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.129      ; 18.178     ;
; -17.094 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8   ; clk          ; clk         ; 1.000        ; 0.149      ; 18.197     ;
; -17.094 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.158      ; 18.206     ;
; -17.092 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.160      ; 18.206     ;
; -17.087 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.146      ; 18.187     ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sdClock'                                                                                                                                                              ;
+--------+-----------------------------------------------+-------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                               ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -8.130 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|\fsm:bit_counter[1]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.371     ; 5.299      ;
; -8.130 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|\fsm:bit_counter[3]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.371     ; 5.299      ;
; -8.130 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|\fsm:bit_counter[4]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.371     ; 5.299      ;
; -8.130 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|\fsm:bit_counter[6]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.371     ; 5.299      ;
; -8.130 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|\fsm:bit_counter[7]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.371     ; 5.299      ;
; -7.878 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|\fsm:bit_counter[0]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.371     ; 5.047      ;
; -7.878 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|\fsm:bit_counter[2]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.371     ; 5.047      ;
; -7.835 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|\fsm:bit_counter[5]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.371     ; 5.004      ;
; -7.645 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|return_state.read_block_data  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.507     ; 5.678      ;
; -7.645 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|return_state.idle             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.507     ; 5.678      ;
; -7.645 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|return_state.write_block_wait ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.507     ; 5.678      ;
; -7.645 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|return_state.rst              ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.507     ; 5.678      ;
; -7.523 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|state.read_block_wait         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.378     ; 4.685      ;
; -7.523 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|state.write_block_init        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.378     ; 4.685      ;
; -7.523 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|state.cmd8                    ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.378     ; 4.685      ;
; -7.523 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|state.cardsel                 ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.378     ; 4.685      ;
; -7.523 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|state.acmd41                  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.378     ; 4.685      ;
; -7.523 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|state.poll_cmd                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.378     ; 4.685      ;
; -7.523 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|state.write_block_wait        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.378     ; 4.685      ;
; -7.523 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|state.write_block_byte        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.378     ; 4.685      ;
; -7.523 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|state.rst                     ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.378     ; 4.685      ;
; -7.521 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|\fsm:bit_counter[0]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.500     ; 5.561      ;
; -7.521 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|\fsm:bit_counter[2]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.500     ; 5.561      ;
; -7.489 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|\fsm:bit_counter[1]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.500     ; 5.529      ;
; -7.489 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|\fsm:bit_counter[3]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.500     ; 5.529      ;
; -7.489 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|\fsm:bit_counter[4]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.500     ; 5.529      ;
; -7.489 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|\fsm:bit_counter[6]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.500     ; 5.529      ;
; -7.489 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|\fsm:bit_counter[7]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.500     ; 5.529      ;
; -7.405 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|\fsm:byte_counter[2]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.374     ; 4.571      ;
; -7.405 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|\fsm:byte_counter[4]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.374     ; 4.571      ;
; -7.405 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|\fsm:byte_counter[5]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.374     ; 4.571      ;
; -7.405 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|\fsm:byte_counter[6]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.374     ; 4.571      ;
; -7.405 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|\fsm:byte_counter[7]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.374     ; 4.571      ;
; -7.405 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|\fsm:byte_counter[8]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.374     ; 4.571      ;
; -7.405 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|\fsm:byte_counter[3]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.374     ; 4.571      ;
; -7.366 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.371     ; 4.535      ;
; -7.366 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.371     ; 4.535      ;
; -7.366 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.371     ; 4.535      ;
; -7.366 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.371     ; 4.535      ;
; -7.366 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.371     ; 4.535      ;
; -7.366 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.371     ; 4.535      ;
; -7.366 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.371     ; 4.535      ;
; -7.114 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|\fsm:byte_counter[9]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.375     ; 4.279      ;
; -7.114 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|\fsm:byte_counter[0]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.375     ; 4.279      ;
; -7.114 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|\fsm:byte_counter[1]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.375     ; 4.279      ;
; -7.024 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|\fsm:byte_counter[2]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.503     ; 5.061      ;
; -7.024 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|\fsm:byte_counter[4]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.503     ; 5.061      ;
; -7.024 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|\fsm:byte_counter[5]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.503     ; 5.061      ;
; -7.024 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|\fsm:byte_counter[6]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.503     ; 5.061      ;
; -7.024 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|\fsm:byte_counter[7]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.503     ; 5.061      ;
; -7.024 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|\fsm:byte_counter[8]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.503     ; 5.061      ;
; -7.024 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|\fsm:byte_counter[3]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.503     ; 5.061      ;
; -6.995 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.375     ; 4.160      ;
; -6.986 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|state.write_block_data        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.390     ; 4.136      ;
; -6.733 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|\fsm:byte_counter[9]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.504     ; 4.769      ;
; -6.733 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|\fsm:byte_counter[0]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.504     ; 4.769      ;
; -6.733 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|\fsm:byte_counter[1]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.504     ; 4.769      ;
; -6.676 ; sd_controller_NealC:sd1|state.write_block_cmd ; sd_controller_NealC:sd1|cmd_out[17]                   ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 7.721      ;
; -6.676 ; sd_controller_NealC:sd1|state.write_block_cmd ; sd_controller_NealC:sd1|cmd_out[18]                   ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 7.721      ;
; -6.676 ; sd_controller_NealC:sd1|state.write_block_cmd ; sd_controller_NealC:sd1|cmd_out[19]                   ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 7.721      ;
; -6.676 ; sd_controller_NealC:sd1|state.write_block_cmd ; sd_controller_NealC:sd1|cmd_out[20]                   ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 7.721      ;
; -6.676 ; sd_controller_NealC:sd1|state.write_block_cmd ; sd_controller_NealC:sd1|cmd_out[21]                   ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 7.721      ;
; -6.676 ; sd_controller_NealC:sd1|state.write_block_cmd ; sd_controller_NealC:sd1|cmd_out[22]                   ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 7.721      ;
; -6.676 ; sd_controller_NealC:sd1|state.write_block_cmd ; sd_controller_NealC:sd1|cmd_out[23]                   ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 7.721      ;
; -6.676 ; sd_controller_NealC:sd1|state.write_block_cmd ; sd_controller_NealC:sd1|cmd_out[25]                   ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 7.721      ;
; -6.676 ; sd_controller_NealC:sd1|state.write_block_cmd ; sd_controller_NealC:sd1|cmd_out[26]                   ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 7.721      ;
; -6.676 ; sd_controller_NealC:sd1|state.write_block_cmd ; sd_controller_NealC:sd1|cmd_out[27]                   ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 7.721      ;
; -6.676 ; sd_controller_NealC:sd1|state.write_block_cmd ; sd_controller_NealC:sd1|cmd_out[28]                   ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 7.721      ;
; -6.676 ; sd_controller_NealC:sd1|state.write_block_cmd ; sd_controller_NealC:sd1|cmd_out[29]                   ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 7.721      ;
; -6.676 ; sd_controller_NealC:sd1|state.write_block_cmd ; sd_controller_NealC:sd1|cmd_out[30]                   ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 7.721      ;
; -6.676 ; sd_controller_NealC:sd1|state.write_block_cmd ; sd_controller_NealC:sd1|cmd_out[31]                   ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 7.721      ;
; -6.639 ; sd_controller_NealC:sd1|din_latched[4]        ; sd_controller_NealC:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.371     ; 3.808      ;
; -6.626 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|\fsm:bit_counter[5]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.500     ; 4.666      ;
; -6.609 ; sd_controller_NealC:sd1|state.cmd58           ; sd_controller_NealC:sd1|cmd_out[17]                   ; sdClock          ; sdClock     ; 1.000        ; 0.015      ; 7.664      ;
; -6.609 ; sd_controller_NealC:sd1|state.cmd58           ; sd_controller_NealC:sd1|cmd_out[18]                   ; sdClock          ; sdClock     ; 1.000        ; 0.015      ; 7.664      ;
; -6.609 ; sd_controller_NealC:sd1|state.cmd58           ; sd_controller_NealC:sd1|cmd_out[19]                   ; sdClock          ; sdClock     ; 1.000        ; 0.015      ; 7.664      ;
; -6.609 ; sd_controller_NealC:sd1|state.cmd58           ; sd_controller_NealC:sd1|cmd_out[20]                   ; sdClock          ; sdClock     ; 1.000        ; 0.015      ; 7.664      ;
; -6.609 ; sd_controller_NealC:sd1|state.cmd58           ; sd_controller_NealC:sd1|cmd_out[21]                   ; sdClock          ; sdClock     ; 1.000        ; 0.015      ; 7.664      ;
; -6.609 ; sd_controller_NealC:sd1|state.cmd58           ; sd_controller_NealC:sd1|cmd_out[22]                   ; sdClock          ; sdClock     ; 1.000        ; 0.015      ; 7.664      ;
; -6.609 ; sd_controller_NealC:sd1|state.cmd58           ; sd_controller_NealC:sd1|cmd_out[23]                   ; sdClock          ; sdClock     ; 1.000        ; 0.015      ; 7.664      ;
; -6.609 ; sd_controller_NealC:sd1|state.cmd58           ; sd_controller_NealC:sd1|cmd_out[25]                   ; sdClock          ; sdClock     ; 1.000        ; 0.015      ; 7.664      ;
; -6.609 ; sd_controller_NealC:sd1|state.cmd58           ; sd_controller_NealC:sd1|cmd_out[26]                   ; sdClock          ; sdClock     ; 1.000        ; 0.015      ; 7.664      ;
; -6.609 ; sd_controller_NealC:sd1|state.cmd58           ; sd_controller_NealC:sd1|cmd_out[27]                   ; sdClock          ; sdClock     ; 1.000        ; 0.015      ; 7.664      ;
; -6.609 ; sd_controller_NealC:sd1|state.cmd58           ; sd_controller_NealC:sd1|cmd_out[28]                   ; sdClock          ; sdClock     ; 1.000        ; 0.015      ; 7.664      ;
; -6.609 ; sd_controller_NealC:sd1|state.cmd58           ; sd_controller_NealC:sd1|cmd_out[29]                   ; sdClock          ; sdClock     ; 1.000        ; 0.015      ; 7.664      ;
; -6.609 ; sd_controller_NealC:sd1|state.cmd58           ; sd_controller_NealC:sd1|cmd_out[30]                   ; sdClock          ; sdClock     ; 1.000        ; 0.015      ; 7.664      ;
; -6.609 ; sd_controller_NealC:sd1|state.cmd58           ; sd_controller_NealC:sd1|cmd_out[31]                   ; sdClock          ; sdClock     ; 1.000        ; 0.015      ; 7.664      ;
; -6.548 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|return_state.poll_cmd         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.507     ; 4.581      ;
; -6.547 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|return_state.write_block_init ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.507     ; 4.580      ;
; -6.547 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|return_state.cardsel          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.507     ; 4.580      ;
; -6.545 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|return_state.cmd8             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.507     ; 4.578      ;
; -6.544 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|return_state.read_block_wait  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.507     ; 4.577      ;
; -6.544 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|return_state.cmd55            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.507     ; 4.577      ;
; -6.544 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|return_state.acmd41           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.507     ; 4.577      ;
; -6.541 ; sd_controller_NealC:sd1|state.read_block_cmd  ; sd_controller_NealC:sd1|cmd_out[17]                   ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 7.586      ;
; -6.541 ; sd_controller_NealC:sd1|state.read_block_cmd  ; sd_controller_NealC:sd1|cmd_out[18]                   ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 7.586      ;
; -6.541 ; sd_controller_NealC:sd1|state.read_block_cmd  ; sd_controller_NealC:sd1|cmd_out[19]                   ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 7.586      ;
; -6.541 ; sd_controller_NealC:sd1|state.read_block_cmd  ; sd_controller_NealC:sd1|cmd_out[20]                   ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 7.586      ;
; -6.541 ; sd_controller_NealC:sd1|state.read_block_cmd  ; sd_controller_NealC:sd1|cmd_out[21]                   ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 7.586      ;
; -6.541 ; sd_controller_NealC:sd1|state.read_block_cmd  ; sd_controller_NealC:sd1|cmd_out[22]                   ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 7.586      ;
+--------+-----------------------------------------------+-------------------------------------------------------+------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                       ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+
; -7.130 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~99  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.793     ; 5.877      ;
; -6.860 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~99  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.812     ; 5.588      ;
; -6.822 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~110 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.571      ;
; -6.822 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~115 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.571      ;
; -6.822 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~116 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.571      ;
; -6.822 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~112 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.571      ;
; -6.822 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~114 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.571      ;
; -6.822 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~113 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.571      ;
; -6.822 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~111 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.571      ;
; -6.822 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~109 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.571      ;
; -6.809 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~24  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.789     ; 5.560      ;
; -6.786 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~22  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.535      ;
; -6.786 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~27  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.535      ;
; -6.786 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~28  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.535      ;
; -6.786 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~26  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.535      ;
; -6.786 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~25  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.535      ;
; -6.786 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~23  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.535      ;
; -6.786 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~21  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.535      ;
; -6.771 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~94  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.789     ; 5.522      ;
; -6.771 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~100 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.789     ; 5.522      ;
; -6.771 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~97  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.789     ; 5.522      ;
; -6.771 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~95  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.789     ; 5.522      ;
; -6.771 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~93  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.789     ; 5.522      ;
; -6.757 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~72  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.802     ; 5.495      ;
; -6.745 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~135 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.793     ; 5.492      ;
; -6.744 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~80  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.493      ;
; -6.744 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~82  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.493      ;
; -6.744 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~79  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.493      ;
; -6.733 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~46  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.482      ;
; -6.733 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~51  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.482      ;
; -6.733 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~52  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.482      ;
; -6.733 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~48  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.482      ;
; -6.733 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~50  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.482      ;
; -6.733 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~49  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.482      ;
; -6.733 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~47  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.482      ;
; -6.733 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~45  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.482      ;
; -6.692 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~96  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.802     ; 5.430      ;
; -6.633 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~71  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.793     ; 5.380      ;
; -6.625 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~99  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.818     ; 5.347      ;
; -6.598 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~14  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.347      ;
; -6.598 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~19  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.347      ;
; -6.598 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~20  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.347      ;
; -6.598 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~16  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.347      ;
; -6.598 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~18  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.347      ;
; -6.598 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~17  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.347      ;
; -6.598 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~15  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.347      ;
; -6.598 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~13  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.347      ;
; -6.596 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~99  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.913      ; 8.049      ;
; -6.582 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~86  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.789     ; 5.333      ;
; -6.582 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~91  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.789     ; 5.333      ;
; -6.582 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~92  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.789     ; 5.333      ;
; -6.582 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~88  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.789     ; 5.333      ;
; -6.582 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~90  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.789     ; 5.333      ;
; -6.582 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~89  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.789     ; 5.333      ;
; -6.582 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~87  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.789     ; 5.333      ;
; -6.582 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~85  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.789     ; 5.333      ;
; -6.552 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~110 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.810     ; 5.282      ;
; -6.552 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~115 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.810     ; 5.282      ;
; -6.552 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~116 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.810     ; 5.282      ;
; -6.552 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~112 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.810     ; 5.282      ;
; -6.552 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~114 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.810     ; 5.282      ;
; -6.552 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~113 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.810     ; 5.282      ;
; -6.552 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~111 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.810     ; 5.282      ;
; -6.552 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~109 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.810     ; 5.282      ;
; -6.548 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~118 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.297      ;
; -6.548 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~123 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.297      ;
; -6.548 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~124 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.297      ;
; -6.548 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~120 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.297      ;
; -6.548 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~122 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.297      ;
; -6.548 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~121 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.297      ;
; -6.548 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~119 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.297      ;
; -6.548 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~117 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.297      ;
; -6.540 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~72  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.904      ; 7.984      ;
; -6.539 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~24  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.808     ; 5.271      ;
; -6.536 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~54  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.285      ;
; -6.536 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~59  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.285      ;
; -6.536 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~60  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.285      ;
; -6.536 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~56  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.285      ;
; -6.536 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~58  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.285      ;
; -6.536 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~57  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.285      ;
; -6.536 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~55  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.285      ;
; -6.536 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~53  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.791     ; 5.285      ;
; -6.526 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[6]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.794     ; 5.272      ;
; -6.526 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[5]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.794     ; 5.272      ;
; -6.526 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[4]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.794     ; 5.272      ;
; -6.526 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[3]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.794     ; 5.272      ;
; -6.526 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[2]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.794     ; 5.272      ;
; -6.526 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[1]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.794     ; 5.272      ;
; -6.526 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[0]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.794     ; 5.272      ;
; -6.525 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~42  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.794     ; 5.271      ;
; -6.525 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~39  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.794     ; 5.271      ;
; -6.516 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~22  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.810     ; 5.246      ;
; -6.516 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~27  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.810     ; 5.246      ;
; -6.516 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~28  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.810     ; 5.246      ;
; -6.516 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~26  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.810     ; 5.246      ;
; -6.516 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~25  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.810     ; 5.246      ;
; -6.516 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~23  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.810     ; 5.246      ;
; -6.516 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~21  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.810     ; 5.246      ;
; -6.501 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~94  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.808     ; 5.233      ;
; -6.501 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~100 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.808     ; 5.233      ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; -6.036 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.038     ; 7.038      ;
; -6.003 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.410     ; 6.633      ;
; -6.001 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.410     ; 6.631      ;
; -5.922 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.410     ; 6.552      ;
; -5.891 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.410     ; 6.521      ;
; -5.845 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.428     ; 6.457      ;
; -5.844 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.428     ; 6.456      ;
; -5.827 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.486     ; 6.381      ;
; -5.822 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.486     ; 6.376      ;
; -5.803 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.486     ; 6.357      ;
; -5.798 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.486     ; 6.352      ;
; -5.792 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.428     ; 6.404      ;
; -5.787 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.428     ; 6.399      ;
; -5.707 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.038     ; 6.709      ;
; -5.670 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.287      ; 6.997      ;
; -5.667 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.287      ; 6.994      ;
; -5.550 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.486     ; 6.104      ;
; -5.526 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.486     ; 6.080      ;
; -5.455 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.329     ; 6.166      ;
; -5.354 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.287      ; 6.681      ;
; -5.292 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.287      ; 6.619      ;
; -5.207 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 5.824      ;
; -5.187 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.287      ; 6.514      ;
; -5.136 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.287      ; 6.463      ;
; -5.135 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.329     ; 5.846      ;
; -5.117 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 5.734      ;
; -5.109 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 5.726      ;
; -5.026 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.287      ; 6.353      ;
; -4.970 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.287      ; 6.297      ;
; -4.912 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 5.529      ;
; -4.912 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 5.529      ;
; -4.912 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 5.529      ;
; -4.912 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 5.529      ;
; -4.912 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 5.529      ;
; -4.912 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 5.529      ;
; -4.910 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 5.527      ;
; -4.910 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 5.527      ;
; -4.910 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 5.527      ;
; -4.910 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 5.527      ;
; -4.910 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 5.527      ;
; -4.910 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 5.527      ;
; -4.909 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.410     ; 5.539      ;
; -4.848 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.410     ; 5.478      ;
; -4.833 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 5.450      ;
; -4.793 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.125      ; 5.958      ;
; -4.722 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.410     ; 5.352      ;
; -4.665 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.410     ; 5.295      ;
; -4.662 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.125      ; 5.827      ;
; -4.105 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.340      ; 5.485      ;
; -4.101 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 4.718      ;
; -4.101 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 4.718      ;
; -4.101 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 4.718      ;
; -4.101 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 4.718      ;
; -4.101 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 4.718      ;
; -4.101 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 4.718      ;
; -4.081 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.340      ; 5.461      ;
; -4.041 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.410     ; 4.671      ;
; -4.010 ; bufferedUART:io1|txByteWritten         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.773     ; 3.777      ;
; -3.809 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 4.426      ;
; -3.809 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 4.426      ;
; -3.809 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 4.426      ;
; -3.809 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 4.426      ;
; -3.809 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 4.426      ;
; -3.809 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 4.426      ;
; -3.725 ; bufferedUART:io1|controlReg[6]         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.773     ; 3.492      ;
; -3.700 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.428     ; 4.312      ;
; -3.690 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.428     ; 4.302      ;
; -3.667 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.428     ; 4.279      ;
; -3.494 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.428     ; 4.106      ;
; -3.444 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.165     ; 4.319      ;
; -3.444 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.165     ; 4.319      ;
; -3.444 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.165     ; 4.319      ;
; -3.444 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.165     ; 4.319      ;
; -3.444 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.165     ; 4.319      ;
; -3.444 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.165     ; 4.319      ;
; -3.444 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.165     ; 4.319      ;
; -3.444 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.165     ; 4.319      ;
; -3.400 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.410     ; 4.030      ;
; -3.377 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.410     ; 4.007      ;
; -3.351 ; bufferedUART:io1|txByteWritten         ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.773     ; 3.118      ;
; -3.343 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 3.960      ;
; -3.331 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.428     ; 3.943      ;
; -3.301 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.410     ; 3.931      ;
; -3.283 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 3.900      ;
; -3.163 ; T80s:cpu1|T80:u0|DO[2]                 ; sd_controller_NealC:sd1|block_read     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 1.245      ; 4.948      ;
; -3.160 ; T80s:cpu1|T80:u0|DO[2]                 ; sd_controller_NealC:sd1|block_write    ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 1.245      ; 4.945      ;
; -3.111 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.410     ; 3.741      ;
; -3.111 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.428     ; 3.723      ;
; -3.063 ; bufferedUART:io1|controlReg[5]         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.773     ; 2.830      ;
; -3.025 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.329     ; 3.736      ;
; -3.010 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 3.627      ;
; -3.010 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 3.627      ;
; -3.010 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 3.627      ;
; -3.010 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 3.627      ;
; -3.010 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 3.627      ;
; -3.010 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 3.627      ;
; -2.991 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.410     ; 3.621      ;
; -2.987 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 3.604      ;
; -2.987 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 3.604      ;
; -2.987 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.423     ; 3.604      ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                                       ;
+--------+---------------------------------------+-----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                 ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -2.504 ; bufferedUART:io1|txByteSent           ; bufferedUART:io1|txByteWritten          ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 3.745      ; 1.547      ;
; -1.508 ; sd_controller_NealC:sd1|sd_write_flag ; sd_controller_NealC:sd1|host_write_flag ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.390      ; 1.688      ;
; -1.504 ; T80s:cpu1|T80:u0|A[2]                 ; sd_controller_NealC:sd1|address[23]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.645      ; 2.947      ;
; -1.504 ; T80s:cpu1|T80:u0|A[2]                 ; sd_controller_NealC:sd1|address[22]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.645      ; 2.947      ;
; -1.504 ; T80s:cpu1|T80:u0|A[2]                 ; sd_controller_NealC:sd1|address[21]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.645      ; 2.947      ;
; -1.504 ; T80s:cpu1|T80:u0|A[2]                 ; sd_controller_NealC:sd1|address[20]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.645      ; 2.947      ;
; -1.504 ; T80s:cpu1|T80:u0|A[2]                 ; sd_controller_NealC:sd1|address[19]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.645      ; 2.947      ;
; -1.504 ; T80s:cpu1|T80:u0|A[2]                 ; sd_controller_NealC:sd1|address[18]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.645      ; 2.947      ;
; -1.504 ; T80s:cpu1|T80:u0|A[2]                 ; sd_controller_NealC:sd1|address[17]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.645      ; 2.947      ;
; -1.491 ; T80s:cpu1|T80:u0|A[2]                 ; sd_controller_NealC:sd1|address[15]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.645      ; 2.960      ;
; -1.491 ; T80s:cpu1|T80:u0|A[2]                 ; sd_controller_NealC:sd1|address[14]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.645      ; 2.960      ;
; -1.491 ; T80s:cpu1|T80:u0|A[2]                 ; sd_controller_NealC:sd1|address[13]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.645      ; 2.960      ;
; -1.491 ; T80s:cpu1|T80:u0|A[2]                 ; sd_controller_NealC:sd1|address[11]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.645      ; 2.960      ;
; -1.491 ; T80s:cpu1|T80:u0|A[2]                 ; sd_controller_NealC:sd1|address[10]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.645      ; 2.960      ;
; -1.491 ; T80s:cpu1|T80:u0|A[2]                 ; sd_controller_NealC:sd1|address[9]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.645      ; 2.960      ;
; -1.250 ; sd_controller_NealC:sd1|sd_read_flag  ; sd_controller_NealC:sd1|host_read_flag  ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 2.504      ; 1.060      ;
; -1.228 ; SBCTextDisplayRGB:io2|kbBuffer~50     ; SBCTextDisplayRGB:io2|dataOut[4]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.939      ; 2.017      ;
; -1.176 ; T80s:cpu1|T80:u0|A[2]                 ; sd_controller_NealC:sd1|address[12]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.646      ; 3.276      ;
; -1.165 ; SBCTextDisplayRGB:io2|func_reset      ; SBCTextDisplayRGB:io2|dataOut[6]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.106      ; 2.247      ;
; -1.165 ; SBCTextDisplayRGB:io2|func_reset      ; SBCTextDisplayRGB:io2|dataOut[3]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.106      ; 2.247      ;
; -1.165 ; SBCTextDisplayRGB:io2|func_reset      ; SBCTextDisplayRGB:io2|dataOut[5]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.106      ; 2.247      ;
; -1.165 ; SBCTextDisplayRGB:io2|func_reset      ; SBCTextDisplayRGB:io2|dataOut[2]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.106      ; 2.247      ;
; -1.155 ; bufferedUART:io1|rxBuffer~63          ; bufferedUART:io1|dataOut[2]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.413      ; 2.064      ;
; -1.133 ; bufferedUART:io1|rxBuffer~131         ; bufferedUART:io1|dataOut[6]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.417      ; 2.090      ;
; -1.015 ; sd_controller_NealC:sd1|sdhc          ; sd_controller_NealC:sd1|address[20]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.415      ; 2.206      ;
; -0.973 ; bufferedUART:io1|rxBuffer~90          ; bufferedUART:io1|dataOut[5]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.409      ; 2.242      ;
; -0.969 ; bufferedUART:io1|rxBuffer~67          ; bufferedUART:io1|dataOut[6]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.413      ; 2.250      ;
; -0.965 ; sd_controller_NealC:sd1|sdhc          ; sd_controller_NealC:sd1|address[23]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.415      ; 2.256      ;
; -0.965 ; sd_controller_NealC:sd1|sdhc          ; sd_controller_NealC:sd1|address[19]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.415      ; 2.256      ;
; -0.958 ; sd_controller_NealC:sd1|sdhc          ; sd_controller_NealC:sd1|address[22]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.415      ; 2.263      ;
; -0.958 ; sd_controller_NealC:sd1|sdhc          ; sd_controller_NealC:sd1|address[18]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.415      ; 2.263      ;
; -0.958 ; sd_controller_NealC:sd1|sdhc          ; sd_controller_NealC:sd1|address[17]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.415      ; 2.263      ;
; -0.957 ; sd_controller_NealC:sd1|sdhc          ; sd_controller_NealC:sd1|address[13]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.415      ; 2.264      ;
; -0.956 ; bufferedUART:io1|rxBuffer~96          ; bufferedUART:io1|dataOut[3]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.409      ; 2.259      ;
; -0.945 ; bufferedUART:io1|rxBuffer~106         ; bufferedUART:io1|dataOut[5]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.417      ; 2.278      ;
; -0.919 ; bufferedUART:io1|rxBuffer~56          ; bufferedUART:io1|dataOut[3]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.398      ; 2.285      ;
; -0.740 ; bufferedUART:io1|rxBuffer~66          ; bufferedUART:io1|dataOut[5]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.413      ; 2.479      ;
; -0.737 ; SBCTextDisplayRGB:io2|kbBuffer~33     ; SBCTextDisplayRGB:io2|dataOut[1]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.489      ; 2.058      ;
; -0.696 ; bufferedUART:io1|rxBuffer~135         ; bufferedUART:io1|dataOut[2]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.413      ; 2.523      ;
; -0.639 ; bufferedUART:io1|rxBuffer~72          ; bufferedUART:io1|dataOut[3]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.409      ; 2.576      ;
; -0.612 ; bufferedUART:io1|rxBuffer~97          ; bufferedUART:io1|dataOut[4]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.396      ; 2.590      ;
; -0.591 ; bufferedUART:io1|rxBuffer~87          ; bufferedUART:io1|dataOut[2]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.409      ; 2.624      ;
; -0.589 ; T80s:cpu1|T80:u0|A[2]                 ; sd_controller_NealC:sd1|address[24]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.652      ; 3.869      ;
; -0.589 ; T80s:cpu1|T80:u0|A[2]                 ; sd_controller_NealC:sd1|address[8]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.652      ; 3.869      ;
; -0.512 ; bufferedUART:io1|rxBuffer~57          ; bufferedUART:io1|dataOut[4]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.398      ; 2.692      ;
; -0.501 ; SBCTextDisplayRGB:io2|kbBuffer~49     ; SBCTextDisplayRGB:io2|dataOut[3]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.122      ; 2.927      ;
; -0.456 ; SBCTextDisplayRGB:io2|dispByteSent    ; SBCTextDisplayRGB:io2|dispByteWritten   ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 2.861      ; 2.211      ;
; -0.437 ; SBCTextDisplayRGB:io2|kbBuffer~52     ; SBCTextDisplayRGB:io2|dataOut[6]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.122      ; 2.991      ;
; -0.432 ; bufferedUART:io1|rxBuffer~33          ; bufferedUART:io1|dataOut[4]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.400      ; 2.774      ;
; -0.432 ; sd_controller_NealC:sd1|sdhc          ; sd_controller_NealC:sd1|address[16]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.404      ; 2.778      ;
; -0.425 ; bufferedUART:io1|rxBuffer~47          ; bufferedUART:io1|dataOut[2]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.411      ; 2.792      ;
; -0.420 ; bufferedUART:io1|rxBuffer~139         ; bufferedUART:io1|dataOut[6]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.417      ; 2.803      ;
; -0.400 ; sd_controller_NealC:sd1|sdhc          ; sd_controller_NealC:sd1|address[14]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.415      ; 2.821      ;
; -0.400 ; sd_controller_NealC:sd1|sdhc          ; sd_controller_NealC:sd1|address[10]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.415      ; 2.821      ;
; -0.396 ; SBCTextDisplayRGB:io2|kbBuffer~62     ; SBCTextDisplayRGB:io2|dataOut[2]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.122      ; 3.032      ;
; -0.365 ; SBCTextDisplayRGB:io2|kbBuffer~47     ; SBCTextDisplayRGB:io2|dataOut[1]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.506      ; 2.447      ;
; -0.360 ; bufferedUART:io1|rxBuffer~80          ; bufferedUART:io1|dataOut[3]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.398      ; 2.844      ;
; -0.325 ; sd_controller_NealC:sd1|sdhc          ; sd_controller_NealC:sd1|address[7]      ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.401      ; 2.882      ;
; -0.325 ; sd_controller_NealC:sd1|sdhc          ; sd_controller_NealC:sd1|address[6]      ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.401      ; 2.882      ;
; -0.325 ; sd_controller_NealC:sd1|sdhc          ; sd_controller_NealC:sd1|address[5]      ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.401      ; 2.882      ;
; -0.325 ; sd_controller_NealC:sd1|sdhc          ; sd_controller_NealC:sd1|address[4]      ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.401      ; 2.882      ;
; -0.325 ; sd_controller_NealC:sd1|sdhc          ; sd_controller_NealC:sd1|address[3]      ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.401      ; 2.882      ;
; -0.325 ; sd_controller_NealC:sd1|sdhc          ; sd_controller_NealC:sd1|address[2]      ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.401      ; 2.882      ;
; -0.325 ; sd_controller_NealC:sd1|sdhc          ; sd_controller_NealC:sd1|address[1]      ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.401      ; 2.882      ;
; -0.325 ; sd_controller_NealC:sd1|sdhc          ; sd_controller_NealC:sd1|address[0]      ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.401      ; 2.882      ;
; -0.312 ; sd_controller_NealC:sd1|sdhc          ; sd_controller_NealC:sd1|address[31]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.408      ; 2.902      ;
; -0.312 ; sd_controller_NealC:sd1|sdhc          ; sd_controller_NealC:sd1|address[29]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.408      ; 2.902      ;
; -0.312 ; sd_controller_NealC:sd1|sdhc          ; sd_controller_NealC:sd1|address[28]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.408      ; 2.902      ;
; -0.312 ; sd_controller_NealC:sd1|sdhc          ; sd_controller_NealC:sd1|address[27]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.408      ; 2.902      ;
; -0.312 ; sd_controller_NealC:sd1|sdhc          ; sd_controller_NealC:sd1|address[26]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.408      ; 2.902      ;
; -0.312 ; sd_controller_NealC:sd1|sdhc          ; sd_controller_NealC:sd1|address[25]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.408      ; 2.902      ;
; -0.310 ; bufferedUART:io1|rxBuffer~75          ; bufferedUART:io1|dataOut[6]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.413      ; 2.909      ;
; -0.297 ; sd_controller_NealC:sd1|sdhc          ; sd_controller_NealC:sd1|address[24]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.422      ; 2.931      ;
; -0.295 ; sd_controller_NealC:sd1|sdhc          ; sd_controller_NealC:sd1|address[8]      ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.422      ; 2.933      ;
; -0.268 ; bufferedUART:io1|rxBuffer~31          ; bufferedUART:io1|dataOut[2]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.413      ; 2.951      ;
; -0.244 ; sd_controller_NealC:sd1|sdhc          ; sd_controller_NealC:sd1|address[11]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.415      ; 2.977      ;
; -0.238 ; SBCTextDisplayRGB:io2|kbBuffer~43     ; SBCTextDisplayRGB:io2|dataOut[4]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.939      ; 3.007      ;
; -0.235 ; sd_controller_NealC:sd1|sdhc          ; sd_controller_NealC:sd1|address[9]      ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.415      ; 2.986      ;
; -0.232 ; sd_controller_NealC:sd1|sdhc          ; sd_controller_NealC:sd1|address[21]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.415      ; 2.989      ;
; -0.224 ; SBCTextDisplayRGB:io2|kbBuffer~25     ; SBCTextDisplayRGB:io2|dataOut[0]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.794      ; 2.876      ;
; -0.214 ; SBCTextDisplayRGB:io2|kbBuffer~30     ; SBCTextDisplayRGB:io2|dataOut[5]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.119      ; 3.211      ;
; -0.214 ; T80s:cpu1|T80:u0|A[1]                 ; sd_controller_NealC:sd1|address[24]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.652      ; 4.244      ;
; -0.213 ; bufferedUART:io1|rxBuffer~140         ; bufferedUART:io1|dataOut[7]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.399      ; 2.992      ;
; -0.204 ; T80s:cpu1|T80:u0|A[1]                 ; sd_controller_NealC:sd1|address[8]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.652      ; 4.254      ;
; -0.194 ; SBCTextDisplayRGB:io2|kbBuffer~34     ; SBCTextDisplayRGB:io2|dataOut[2]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.105      ; 3.217      ;
; -0.189 ; SBCTextDisplayRGB:io2|kbBuffer~28     ; SBCTextDisplayRGB:io2|dataOut[3]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.102      ; 3.219      ;
; -0.150 ; SBCTextDisplayRGB:io2|kbInPointer[0]  ; SBCTextDisplayRGB:io2|dataOut[7]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.158      ; 3.314      ;
; -0.142 ; bufferedUART:io1|rxBuffer~50          ; bufferedUART:io1|dataOut[5]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.411      ; 3.075      ;
; -0.140 ; bufferedUART:io1|rxBuffer~91          ; bufferedUART:io1|dataOut[6]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.409      ; 3.075      ;
; -0.137 ; bufferedUART:io1|rxBuffer~71          ; bufferedUART:io1|dataOut[2]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.413      ; 3.082      ;
; -0.135 ; sd_controller_NealC:sd1|sdhc          ; sd_controller_NealC:sd1|address[12]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.416      ; 3.087      ;
; -0.127 ; bufferedUART:io1|rxBuffer~104         ; bufferedUART:io1|dataOut[3]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.404      ; 3.083      ;
; -0.114 ; bufferedUART:io1|rxBuffer~134         ; bufferedUART:io1|dataOut[1]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.399      ; 3.091      ;
; -0.105 ; bufferedUART:io1|rxBuffer~58          ; bufferedUART:io1|dataOut[5]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.411      ; 3.112      ;
; -0.045 ; bufferedUART:io1|rxBuffer~89          ; bufferedUART:io1|dataOut[4]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.396      ; 3.157      ;
; -0.036 ; bufferedUART:io1|rxBuffer~137         ; bufferedUART:io1|dataOut[4]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.404      ; 3.174      ;
; -0.028 ; T80s:cpu1|T80:u0|A[1]                 ; sd_controller_NealC:sd1|address[23]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.645      ; 4.423      ;
; -0.028 ; T80s:cpu1|T80:u0|A[1]                 ; sd_controller_NealC:sd1|address[22]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.645      ; 4.423      ;
; -0.028 ; T80s:cpu1|T80:u0|A[1]                 ; sd_controller_NealC:sd1|address[21]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.645      ; 4.423      ;
; -0.028 ; T80s:cpu1|T80:u0|A[1]                 ; sd_controller_NealC:sd1|address[20]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.645      ; 4.423      ;
+--------+---------------------------------------+-----------------------------------------+--------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                  ;
+--------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -2.289 ; serialClkCount[15]                        ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; 0.000        ; 2.738      ; 1.059      ;
; -1.789 ; serialClkCount[15]                        ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; -0.500       ; 2.738      ; 1.059      ;
; 0.033  ; T80s:cpu1|T80:u0|A[6]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a9~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.483      ; 1.783      ;
; 0.069  ; T80s:cpu1|T80:u0|A[3]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a9~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.483      ; 1.819      ;
; 0.409  ; T80s:cpu1|T80:u0|A[4]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a15~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.487      ; 2.163      ;
; 0.415  ; T80s:cpu1|T80:u0|A[7]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a15~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 1.487      ; 2.169      ;
; 0.449  ; T80s:cpu1|T80:u0|A[3]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a11~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 1.486      ; 2.202      ;
; 0.454  ; T80s:cpu1|IORQ_n                          ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.754      ; 3.818      ;
; 0.475  ; T80s:cpu1|T80:u0|A[4]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a9~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.483      ; 2.225      ;
; 0.482  ; T80s:cpu1|T80:u0|A[3]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a3~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.468      ; 2.217      ;
; 0.489  ; T80s:cpu1|T80:u0|A[7]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a0~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.469      ; 2.225      ;
; 0.495  ; T80s:cpu1|IORQ_n                          ; OutLatch:latchIO1|Q_tmp[0]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.760      ; 3.865      ;
; 0.495  ; T80s:cpu1|IORQ_n                          ; OutLatch:latchIO1|Q_tmp[1]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.760      ; 3.865      ;
; 0.495  ; T80s:cpu1|IORQ_n                          ; OutLatch:latchIO1|Q_tmp[2]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.760      ; 3.865      ;
; 0.495  ; T80s:cpu1|IORQ_n                          ; OutLatch:latchIO1|Q_tmp[3]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.760      ; 3.865      ;
; 0.495  ; T80s:cpu1|IORQ_n                          ; OutLatch:latchIO1|Q_tmp[4]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.760      ; 3.865      ;
; 0.495  ; T80s:cpu1|IORQ_n                          ; OutLatch:latchIO1|Q_tmp[5]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.760      ; 3.865      ;
; 0.495  ; T80s:cpu1|IORQ_n                          ; OutLatch:latchIO1|Q_tmp[6]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.760      ; 3.865      ;
; 0.495  ; T80s:cpu1|IORQ_n                          ; OutLatch:latchIO1|Q_tmp[7]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.760      ; 3.865      ;
; 0.499  ; SBCTextDisplayRGB:io2|hActive             ; SBCTextDisplayRGB:io2|hActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|vActive             ; SBCTextDisplayRGB:io2|vActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[0]     ; SBCTextDisplayRGB:io2|charScanLine[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[1]     ; SBCTextDisplayRGB:io2|charScanLine[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[2]     ; SBCTextDisplayRGB:io2|charScanLine[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[3]     ; SBCTextDisplayRGB:io2|charScanLine[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param4[0]           ; SBCTextDisplayRGB:io2|param4[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param3[0]           ; SBCTextDisplayRGB:io2|param3[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param2[0]           ; SBCTextDisplayRGB:io2|param2[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param1[0]           ; SBCTextDisplayRGB:io2|param1[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|pixelCount[1]       ; SBCTextDisplayRGB:io2|pixelCount[1]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispWR              ; SBCTextDisplayRGB:io2|dispWR                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[4]       ; SBCTextDisplayRGB:io2|cursorVert[4]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[2]       ; SBCTextDisplayRGB:io2|cursorVert[2]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[3]       ; SBCTextDisplayRGB:io2|cursorVert[3]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispState.idle      ; SBCTextDisplayRGB:io2|dispState.idle                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[2]       ; SBCTextDisplayRGB:io2|paramCount[2]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[0]       ; SBCTextDisplayRGB:io2|paramCount[0]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[1]       ; SBCTextDisplayRGB:io2|paramCount[1]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispByteSent        ; SBCTextDisplayRGB:io2|dispByteSent                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[0]     ; SBCTextDisplayRGB:io2|kbWriteTimer[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[1]     ; SBCTextDisplayRGB:io2|kbWriteTimer[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[2]     ; SBCTextDisplayRGB:io2|kbWriteTimer[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[3]     ; SBCTextDisplayRGB:io2|kbWriteTimer[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[5]     ; SBCTextDisplayRGB:io2|kbWriteTimer[5]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[6]     ; SBCTextDisplayRGB:io2|kbWriteTimer[6]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[7]     ; SBCTextDisplayRGB:io2|kbWriteTimer[7]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[8]     ; SBCTextDisplayRGB:io2|kbWriteTimer[8]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[9]     ; SBCTextDisplayRGB:io2|kbWriteTimer[9]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[10]    ; SBCTextDisplayRGB:io2|kbWriteTimer[10]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[11]    ; SBCTextDisplayRGB:io2|kbWriteTimer[11]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[12]    ; SBCTextDisplayRGB:io2|kbWriteTimer[12]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[13]    ; SBCTextDisplayRGB:io2|kbWriteTimer[13]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[14]    ; SBCTextDisplayRGB:io2|kbWriteTimer[14]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[15]    ; SBCTextDisplayRGB:io2|kbWriteTimer[15]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[16]    ; SBCTextDisplayRGB:io2|kbWriteTimer[16]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[17]    ; SBCTextDisplayRGB:io2|kbWriteTimer[17]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[18]    ; SBCTextDisplayRGB:io2|kbWriteTimer[18]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[19]    ; SBCTextDisplayRGB:io2|kbWriteTimer[19]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[20]    ; SBCTextDisplayRGB:io2|kbWriteTimer[20]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[21]    ; SBCTextDisplayRGB:io2|kbWriteTimer[21]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[22]    ; SBCTextDisplayRGB:io2|kbWriteTimer[22]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[23]    ; SBCTextDisplayRGB:io2|kbWriteTimer[23]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[24]    ; SBCTextDisplayRGB:io2|kbWriteTimer[24]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[25]    ; SBCTextDisplayRGB:io2|kbWriteTimer[25]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[0]      ; SBCTextDisplayRGB:io2|ps2ClkCount[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[2]      ; SBCTextDisplayRGB:io2|ps2ClkCount[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[1]      ; SBCTextDisplayRGB:io2|ps2ClkCount[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Shift            ; SBCTextDisplayRGB:io2|ps2Shift                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|n_kbWR              ; SBCTextDisplayRGB:io2|n_kbWR                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[3]      ; SBCTextDisplayRGB:io2|ps2ClkCount[3]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Scroll           ; SBCTextDisplayRGB:io2|ps2Scroll                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Caps             ; SBCTextDisplayRGB:io2|ps2Caps                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Num              ; SBCTextDisplayRGB:io2|ps2Num                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]    ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWRParity          ; SBCTextDisplayRGB:io2|kbWRParity                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[4]     ; SBCTextDisplayRGB:io2|kbWriteTimer[4]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkFiltered      ; SBCTextDisplayRGB:io2|ps2ClkFiltered                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[0]      ; SBCTextDisplayRGB:io2|kbInPointer[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[1]      ; SBCTextDisplayRGB:io2|kbInPointer[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[2]      ; SBCTextDisplayRGB:io2|kbInPointer[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; serialClkCount[4]                         ; serialClkCount[4]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Ctrl             ; SBCTextDisplayRGB:io2|ps2Ctrl                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|attInverse          ; SBCTextDisplayRGB:io2|attInverse                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|attBold             ; SBCTextDisplayRGB:io2|attBold                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:io1|rxdFiltered              ; bufferedUART:io1|rxdFiltered                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.517  ; T80s:cpu1|T80:u0|A[2]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a7~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.789      ; 2.573      ;
; 0.550  ; T80s:cpu1|T80:u0|A[2]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a0~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.778      ; 2.595      ;
; 0.551  ; T80s:cpu1|T80:u0|A[2]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a5~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.784      ; 2.602      ;
; 0.555  ; T80s:cpu1|T80:u0|A[2]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a3~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.777      ; 2.599      ;
; 0.556  ; T80s:cpu1|T80:u0|A[1]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a6~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.764      ; 2.587      ;
; 0.584  ; T80s:cpu1|T80:u0|A[4]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a6~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.455      ; 2.306      ;
; 0.588  ; T80s:cpu1|T80:u0|A[1]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a7~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.789      ; 2.644      ;
; 0.589  ; T80s:cpu1|T80:u0|A[2]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a1~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.766      ; 2.622      ;
; 0.589  ; T80s:cpu1|T80:u0|A[2]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a6~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.764      ; 2.620      ;
; 0.603  ; T80s:cpu1|T80:u0|A[2]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a14~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.790      ; 2.660      ;
; 0.760  ; SBCTextDisplayRGB:io2|dispState.clearLine ; SBCTextDisplayRGB:io2|dispState.clearL2                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.762  ; cpuClkCount[5]                            ; cpuClkCount[5]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.771  ; SBCTextDisplayRGB:io2|vertLineCount[9]    ; SBCTextDisplayRGB:io2|vertLineCount[9]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.774  ; SBCTextDisplayRGB:io2|ps2Byte[6]          ; SBCTextDisplayRGB:io2|ps2Byte[5]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.776  ; sdClkCount[5]                             ; sdClkCount[5]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 1.082      ;
+--------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpuClock'                                                                                                                                  ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                        ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; 0.318 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.098      ; 5.026      ;
; 0.320 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[3]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.098      ; 5.028      ;
; 0.321 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.098      ; 5.029      ;
; 0.437 ; sd_controller_NealC:sd1|dout[6]           ; T80s:cpu1|DI_Reg[6]            ; sdClock          ; cpuClock    ; 0.000        ; 1.769      ; 2.512      ;
; 0.461 ; sd_controller_NealC:sd1|dout[5]           ; T80s:cpu1|DI_Reg[5]            ; sdClock          ; cpuClock    ; 0.000        ; 1.768      ; 2.535      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|Alternate     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|R[7]                     ; T80s:cpu1|T80:u0|R[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|Halt_FF       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|BTR_r         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|IntE_FF2                 ; T80s:cpu1|T80:u0|IntE_FF2      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|MCycle[0]                ; T80s:cpu1|T80:u0|MCycle[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.664 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.080      ; 5.354      ;
; 0.742 ; T80s:cpu1|T80:u0|Ap[1]                    ; T80s:cpu1|T80:u0|ACC[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.048      ;
; 0.763 ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|I[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.069      ;
; 0.768 ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|I[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.074      ;
; 0.804 ; sd_controller_NealC:sd1|dout[4]           ; T80s:cpu1|DI_Reg[4]            ; sdClock          ; cpuClock    ; 0.000        ; 1.768      ; 2.878      ;
; 0.818 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.098      ; 5.026      ;
; 0.820 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[3]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.098      ; 5.028      ;
; 0.821 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.098      ; 5.029      ;
; 0.906 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|Ap[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.212      ;
; 0.915 ; T80s:cpu1|T80:u0|F[5]                     ; T80s:cpu1|T80:u0|Fp[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.221      ;
; 0.917 ; T80s:cpu1|T80:u0|I[0]                     ; T80s:cpu1|T80:u0|A[8]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.223      ;
; 0.919 ; T80s:cpu1|T80:u0|I[6]                     ; T80s:cpu1|T80:u0|A[14]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.225      ;
; 0.923 ; T80s:cpu1|T80:u0|F[4]                     ; T80s:cpu1|T80:u0|Fp[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.229      ;
; 0.938 ; T80s:cpu1|T80:u0|F[0]                     ; T80s:cpu1|T80:u0|Fp[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.244      ;
; 0.955 ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|I[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.261      ;
; 0.973 ; T80s:cpu1|T80:u0|MCycle[1]                ; T80s:cpu1|T80:u0|MCycle[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.279      ;
; 1.005 ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|Ap[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.311      ;
; 1.076 ; T80s:cpu1|T80:u0|XY_State[1]              ; T80s:cpu1|T80:u0|RegAddrB_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.382      ;
; 1.076 ; T80s:cpu1|T80:u0|ACC[3]                   ; T80s:cpu1|T80:u0|Ap[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.382      ;
; 1.081 ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|I[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 1.388      ;
; 1.158 ; T80s:cpu1|T80:u0|Ap[3]                    ; T80s:cpu1|T80:u0|ACC[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.464      ;
; 1.162 ; sd_controller_NealC:sd1|dout[7]           ; T80s:cpu1|DI_Reg[7]            ; sdClock          ; cpuClock    ; 0.000        ; 1.768      ; 3.236      ;
; 1.164 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.080      ; 5.354      ;
; 1.167 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.473      ;
; 1.172 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.478      ;
; 1.173 ; T80s:cpu1|T80:u0|R[6]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.479      ;
; 1.177 ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|RegAddrB_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.483      ;
; 1.179 ; T80s:cpu1|T80:u0|I[1]                     ; T80s:cpu1|T80:u0|A[9]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.485      ;
; 1.211 ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|Ap[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.517      ;
; 1.225 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.532      ;
; 1.229 ; T80s:cpu1|T80:u0|I[7]                     ; T80s:cpu1|T80:u0|A[15]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.535      ;
; 1.236 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][5] ; T80s:cpu1|T80:u0|RegBusA_r[5]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.542      ;
; 1.242 ; T80s:cpu1|T80:u0|XY_Ind                   ; T80s:cpu1|T80:u0|RegAddrB_r[0] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.548      ;
; 1.249 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[2]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.080      ; 5.939      ;
; 1.263 ; T80s:cpu1|T80:u0|F[1]                     ; T80s:cpu1|T80:u0|Fp[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.569      ;
; 1.264 ; T80s:cpu1|T80:u0|MCycle[2]                ; T80s:cpu1|T80:u0|MCycle[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.570      ;
; 1.269 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[5]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.083      ; 5.962      ;
; 1.330 ; sd_controller_NealC:sd1|dout[5]           ; T80s:cpu1|T80:u0|IR[5]         ; sdClock          ; cpuClock    ; 0.000        ; 1.767      ; 3.403      ;
; 1.339 ; T80s:cpu1|T80:u0|XY_Ind                   ; T80s:cpu1|T80:u0|XY_Ind        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.645      ;
; 1.346 ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.652      ;
; 1.363 ; sd_controller_NealC:sd1|dout[0]           ; T80s:cpu1|DI_Reg[0]            ; sdClock          ; cpuClock    ; 0.000        ; 1.784      ; 3.453      ;
; 1.379 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][3] ; T80s:cpu1|T80:u0|RegBusA_r[3]  ; cpuClock         ; cpuClock    ; 0.000        ; -0.005     ; 1.680      ;
; 1.400 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[6]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.083      ; 6.093      ;
; 1.441 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TmpAddr[11]   ; cpuClock         ; cpuClock    ; 0.000        ; -0.002     ; 1.745      ;
; 1.462 ; sd_controller_NealC:sd1|dout[1]           ; T80s:cpu1|DI_Reg[1]            ; sdClock          ; cpuClock    ; 0.000        ; 1.784      ; 3.552      ;
; 1.490 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.796      ;
; 1.490 ; T80s:cpu1|T80:u0|PC[0]                    ; T80s:cpu1|T80:u0|PC[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.796      ;
; 1.492 ; T80s:cpu1|T80:u0|ISet[0]                  ; T80s:cpu1|T80:u0|MCycles[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.007      ; 1.805      ;
; 1.499 ; T80s:cpu1|T80:u0|I[5]                     ; T80s:cpu1|T80:u0|ACC[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.805      ;
; 1.500 ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|Ap[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.007      ; 1.813      ;
; 1.521 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|MREQ_n               ; cpuClock         ; cpuClock    ; 0.000        ; 0.002      ; 1.829      ;
; 1.524 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.002      ; 1.832      ;
; 1.527 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.833      ;
; 1.531 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[4]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.082      ; 6.223      ;
; 1.546 ; sd_controller_NealC:sd1|dout[3]           ; T80s:cpu1|DI_Reg[3]            ; sdClock          ; cpuClock    ; 0.000        ; 1.784      ; 3.636      ;
; 1.567 ; sd_controller_NealC:sd1|dout[2]           ; T80s:cpu1|DI_Reg[2]            ; sdClock          ; cpuClock    ; 0.000        ; 1.781      ; 3.654      ;
; 1.574 ; T80s:cpu1|T80:u0|F[3]                     ; T80s:cpu1|T80:u0|Fp[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.880      ;
; 1.576 ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[0]            ; cpuClock         ; cpuClock    ; 0.000        ; 3.028      ; 4.910      ;
; 1.577 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; -0.024     ; 1.859      ;
; 1.578 ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 3.028      ; 4.912      ;
; 1.579 ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[1]            ; cpuClock         ; cpuClock    ; 0.000        ; 3.028      ; 4.913      ;
; 1.602 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|I[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 1.909      ;
; 1.608 ; sd_controller_NealC:sd1|dout[4]           ; T80s:cpu1|T80:u0|IR[4]         ; sdClock          ; cpuClock    ; 0.000        ; 1.766      ; 3.680      ;
; 1.610 ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|Ap[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.003      ; 1.919      ;
; 1.637 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[0]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.082      ; 6.329      ;
; 1.645 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.951      ;
; 1.647 ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|Ap[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.953      ;
; 1.651 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.957      ;
; 1.659 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[3]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.080      ; 6.349      ;
; 1.664 ; sd_controller_NealC:sd1|dout[6]           ; T80s:cpu1|T80:u0|IR[6]         ; sdClock          ; cpuClock    ; 0.000        ; 1.763      ; 3.733      ;
; 1.674 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[1]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.082      ; 6.366      ;
; 1.683 ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[0]            ; cpuClock         ; cpuClock    ; 0.000        ; 3.028      ; 5.017      ;
; 1.685 ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 3.028      ; 5.019      ;
; 1.686 ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[1]            ; cpuClock         ; cpuClock    ; 0.000        ; 3.028      ; 5.020      ;
; 1.705 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.011      ;
; 1.706 ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.012      ;
; 1.706 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.012      ;
; 1.731 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.037      ;
; 1.732 ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|I[6]          ; cpuClock         ; cpuClock    ; 0.000        ; -0.017     ; 2.021      ;
; 1.732 ; sd_controller_NealC:sd1|dout[7]           ; T80s:cpu1|T80:u0|IR[7]         ; sdClock          ; cpuClock    ; 0.000        ; 1.768      ; 3.806      ;
; 1.737 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][2] ; T80s:cpu1|T80:u0|RegBusA_r[2]  ; cpuClock         ; cpuClock    ; 0.000        ; -0.006     ; 2.037      ;
; 1.737 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.043      ;
; 1.749 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[2]         ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.080      ; 5.939      ;
; 1.754 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[7]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.082      ; 6.446      ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sdClock'                                                                                                                                                                  ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; sd_controller_NealC:sd1|dout[1]                       ; sd_controller_NealC:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|dout[6]                       ; sd_controller_NealC:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|dout[7]                       ; sd_controller_NealC:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|dout[3]                       ; sd_controller_NealC:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|block_start_ack               ; sd_controller_NealC:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|block_busy                    ; sd_controller_NealC:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|dout[5]                       ; sd_controller_NealC:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|return_state.read_block_wait  ; sd_controller_NealC:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|return_state.write_block_init ; sd_controller_NealC:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|state.read_block_data         ; sd_controller_NealC:sd1|state.read_block_data         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|state.init                    ; sd_controller_NealC:sd1|state.init                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|return_state.cmd8             ; sd_controller_NealC:sd1|return_state.cmd8             ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|return_state.cardsel          ; sd_controller_NealC:sd1|return_state.cardsel          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|return_state.cmd55            ; sd_controller_NealC:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|return_state.acmd41           ; sd_controller_NealC:sd1|return_state.acmd41           ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|return_state.poll_cmd         ; sd_controller_NealC:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|init_busy                     ; sd_controller_NealC:sd1|init_busy                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|dout[4]                       ; sd_controller_NealC:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|dout[2]                       ; sd_controller_NealC:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|sd_write_flag                 ; sd_controller_NealC:sd1|sd_write_flag                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|response_mode                 ; sd_controller_NealC:sd1|response_mode                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|state.send_cmd                ; sd_controller_NealC:sd1|state.send_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|state.send_regreq             ; sd_controller_NealC:sd1|state.send_regreq             ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|state.receive_ocr_wait        ; sd_controller_NealC:sd1|state.receive_ocr_wait        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|state.receive_byte            ; sd_controller_NealC:sd1|state.receive_byte            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|dout[0]                       ; sd_controller_NealC:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|led_on_count[0]               ; sd_controller_NealC:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|sdhc                          ; sd_controller_NealC:sd1|sdhc                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|cmd_out[1]                    ; sd_controller_NealC:sd1|cmd_out[1]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|cmd_out[3]                    ; sd_controller_NealC:sd1|cmd_out[3]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|cmd_out[4]                    ; sd_controller_NealC:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|cmd_out[7]                    ; sd_controller_NealC:sd1|cmd_out[7]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|cmd_out[38]                   ; sd_controller_NealC:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|sdCS                          ; sd_controller_NealC:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|cmd_out[40]                   ; sd_controller_NealC:sd1|cmd_out[40]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|cmd_out[41]                   ; sd_controller_NealC:sd1|cmd_out[41]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|cmd_out[42]                   ; sd_controller_NealC:sd1|cmd_out[42]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|cmd_out[43]                   ; sd_controller_NealC:sd1|cmd_out[43]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|cmd_out[44]                   ; sd_controller_NealC:sd1|cmd_out[44]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|cmd_out[45]                   ; sd_controller_NealC:sd1|cmd_out[45]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|cmd_out[47]                   ; sd_controller_NealC:sd1|cmd_out[47]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|cmd_mode                      ; sd_controller_NealC:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.735 ; sd_controller_NealC:sd1|recv_data[18]                 ; sd_controller_NealC:sd1|recv_data[19]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.041      ;
; 0.740 ; sd_controller_NealC:sd1|recv_data[16]                 ; sd_controller_NealC:sd1|recv_data[17]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.046      ;
; 0.741 ; sd_controller_NealC:sd1|recv_data[19]                 ; sd_controller_NealC:sd1|recv_data[20]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; sd_controller_NealC:sd1|recv_data[22]                 ; sd_controller_NealC:sd1|recv_data[23]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; sd_controller_NealC:sd1|recv_data[26]                 ; sd_controller_NealC:sd1|recv_data[27]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; sd_controller_NealC:sd1|recv_data[27]                 ; sd_controller_NealC:sd1|recv_data[28]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.047      ;
; 0.743 ; sd_controller_NealC:sd1|recv_data[12]                 ; sd_controller_NealC:sd1|recv_data[13]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; sd_controller_NealC:sd1|recv_data[23]                 ; sd_controller_NealC:sd1|recv_data[24]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.049      ;
; 0.746 ; sd_controller_NealC:sd1|recv_data[1]                  ; sd_controller_NealC:sd1|recv_data[2]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; sd_controller_NealC:sd1|recv_data[10]                 ; sd_controller_NealC:sd1|recv_data[11]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; sd_controller_NealC:sd1|recv_data[14]                 ; sd_controller_NealC:sd1|recv_data[15]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.052      ;
; 0.747 ; sd_controller_NealC:sd1|recv_data[11]                 ; sd_controller_NealC:sd1|recv_data[12]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; sd_controller_NealC:sd1|recv_data[13]                 ; sd_controller_NealC:sd1|recv_data[14]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.053      ;
; 0.749 ; sd_controller_NealC:sd1|recv_data[8]                  ; sd_controller_NealC:sd1|recv_data[9]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; sd_controller_NealC:sd1|recv_data[30]                 ; sd_controller_NealC:sd1|recv_data[31]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.055      ;
; 0.753 ; sd_controller_NealC:sd1|response_mode                 ; sd_controller_NealC:sd1|\fsm:bit_counter[0]           ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.059      ;
; 0.754 ; sd_controller_NealC:sd1|recv_data[7]                  ; sd_controller_NealC:sd1|recv_data[8]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.060      ;
; 0.787 ; sd_controller_NealC:sd1|recv_data[0]                  ; sd_controller_NealC:sd1|recv_data[1]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.093      ;
; 0.902 ; sd_controller_NealC:sd1|data_sig[2]                   ; sd_controller_NealC:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller_NealC:sd1|data_sig[5]                   ; sd_controller_NealC:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.903 ; sd_controller_NealC:sd1|data_sig[1]                   ; sd_controller_NealC:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.209      ;
; 0.903 ; sd_controller_NealC:sd1|data_sig[4]                   ; sd_controller_NealC:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.209      ;
; 0.903 ; sd_controller_NealC:sd1|data_sig[6]                   ; sd_controller_NealC:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.209      ;
; 0.905 ; sd_controller_NealC:sd1|data_sig[3]                   ; sd_controller_NealC:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.921 ; sd_controller_NealC:sd1|cmd_out[4]                    ; sd_controller_NealC:sd1|cmd_out[5]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.227      ;
; 0.922 ; sd_controller_NealC:sd1|cmd_out[5]                    ; sd_controller_NealC:sd1|cmd_out[6]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.228      ;
; 1.023 ; sd_controller_NealC:sd1|return_state.cmd8             ; sd_controller_NealC:sd1|state.cmd8                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.329      ;
; 1.081 ; sd_controller_NealC:sd1|state.write_block_cmd         ; sd_controller_NealC:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.387      ;
; 1.135 ; sd_controller_NealC:sd1|response_mode                 ; sd_controller_NealC:sd1|\fsm:bit_counter[2]           ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.441      ;
; 1.143 ; sd_controller_NealC:sd1|led_on_count[5]               ; sd_controller_NealC:sd1|led_on_count[5]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.449      ;
; 1.152 ; sd_controller_NealC:sd1|cmd_out[21]                   ; sd_controller_NealC:sd1|cmd_out[22]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.458      ;
; 1.152 ; sd_controller_NealC:sd1|cmd_out[28]                   ; sd_controller_NealC:sd1|cmd_out[29]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.458      ;
; 1.160 ; sd_controller_NealC:sd1|cmd_out[10]                   ; sd_controller_NealC:sd1|cmd_out[11]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.466      ;
; 1.165 ; sd_controller_NealC:sd1|cmd_out[12]                   ; sd_controller_NealC:sd1|cmd_out[13]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.471      ;
; 1.165 ; sd_controller_NealC:sd1|cmd_out[53]                   ; sd_controller_NealC:sd1|cmd_out[54]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.471      ;
; 1.168 ; sd_controller_NealC:sd1|cmd_out[8]                    ; sd_controller_NealC:sd1|cmd_out[9]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.474      ;
; 1.169 ; sd_controller_NealC:sd1|cmd_out[14]                   ; sd_controller_NealC:sd1|cmd_out[15]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.475      ;
; 1.172 ; sd_controller_NealC:sd1|cmd_out[50]                   ; sd_controller_NealC:sd1|cmd_out[51]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; sd_controller_NealC:sd1|recv_data[1]                  ; sd_controller_NealC:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.478      ;
; 1.174 ; sd_controller_NealC:sd1|recv_data[6]                  ; sd_controller_NealC:sd1|recv_data[7]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.480      ;
; 1.174 ; sd_controller_NealC:sd1|cmd_out[48]                   ; sd_controller_NealC:sd1|cmd_out[49]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.480      ;
; 1.175 ; sd_controller_NealC:sd1|cmd_out[54]                   ; sd_controller_NealC:sd1|cmd_out[55]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.481      ;
; 1.177 ; sd_controller_NealC:sd1|recv_data[4]                  ; sd_controller_NealC:sd1|recv_data[5]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.483      ;
; 1.178 ; sd_controller_NealC:sd1|return_state.rst              ; sd_controller_NealC:sd1|state.rst                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.484      ;
; 1.178 ; sd_controller_NealC:sd1|led_on_count[2]               ; sd_controller_NealC:sd1|led_on_count[2]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.484      ;
; 1.179 ; sd_controller_NealC:sd1|recv_data[4]                  ; sd_controller_NealC:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.485      ;
; 1.186 ; sd_controller_NealC:sd1|recv_data[2]                  ; sd_controller_NealC:sd1|recv_data[3]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.492      ;
; 1.190 ; sd_controller_NealC:sd1|cmd_out[49]                   ; sd_controller_NealC:sd1|cmd_out[50]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.496      ;
; 1.194 ; sd_controller_NealC:sd1|clkCount[5]                   ; sd_controller_NealC:sd1|clkCount[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.500      ;
; 1.197 ; sd_controller_NealC:sd1|led_on_count[1]               ; sd_controller_NealC:sd1|led_on_count[1]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.503      ;
; 1.209 ; sd_controller_NealC:sd1|state.idle                    ; sd_controller_NealC:sd1|state.write_block_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.515      ;
; 1.213 ; sd_controller_NealC:sd1|recv_data[0]                  ; sd_controller_NealC:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.519      ;
; 1.219 ; sd_controller_NealC:sd1|recv_data[21]                 ; sd_controller_NealC:sd1|recv_data[22]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.525      ;
; 1.222 ; sd_controller_NealC:sd1|cmd_out[11]                   ; sd_controller_NealC:sd1|cmd_out[12]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.528      ;
; 1.222 ; sd_controller_NealC:sd1|cmd_out[13]                   ; sd_controller_NealC:sd1|cmd_out[14]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.528      ;
; 1.222 ; sd_controller_NealC:sd1|cmd_out[34]                   ; sd_controller_NealC:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.528      ;
; 1.223 ; sd_controller_NealC:sd1|return_state.write_block_init ; sd_controller_NealC:sd1|state.write_block_init        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.529      ;
; 1.223 ; sd_controller_NealC:sd1|cmd_out[9]                    ; sd_controller_NealC:sd1|cmd_out[10]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.529      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'serialClkCount[15]'                                                                                                                                        ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.499 ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[2]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[3]          ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.stopBit        ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[1]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[2]          ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[3]          ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.stopBit        ; bufferedUART:io1|txState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txByteSent             ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[7]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txd                    ; bufferedUART:io1|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.745 ; bufferedUART:io1|txBuffer[5]            ; bufferedUART:io1|txBuffer[4]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.051      ;
; 0.764 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxCurrentByteBuffer[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.070      ;
; 0.764 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~120           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.070      ;
; 0.769 ; bufferedUART:io1|rxClockCount[5]        ; bufferedUART:io1|rxClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.075      ;
; 0.772 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.078      ;
; 0.775 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~122           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.081      ;
; 0.909 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~124           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.215      ;
; 0.911 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxCurrentByteBuffer[6] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.217      ;
; 0.921 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxCurrentByteBuffer[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.227      ;
; 0.922 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~121           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.228      ;
; 1.065 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~117           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.371      ;
; 1.065 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.371      ;
; 1.099 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.405      ;
; 1.101 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.407      ;
; 1.166 ; bufferedUART:io1|txBuffer[1]            ; bufferedUART:io1|txBuffer[0]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.472      ;
; 1.173 ; bufferedUART:io1|txClockCount[0]        ; bufferedUART:io1|txClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.479      ;
; 1.174 ; bufferedUART:io1|txBuffer[4]            ; bufferedUART:io1|txBuffer[3]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.480      ;
; 1.174 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.480      ;
; 1.175 ; bufferedUART:io1|txBuffer[3]            ; bufferedUART:io1|txBuffer[2]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.481      ;
; 1.184 ; bufferedUART:io1|rxInPointer[4]         ; bufferedUART:io1|rxInPointer[4]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.490      ;
; 1.184 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.490      ;
; 1.187 ; bufferedUART:io1|txClockCount[2]        ; bufferedUART:io1|txClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.493      ;
; 1.190 ; bufferedUART:io1|txClockCount[4]        ; bufferedUART:io1|txClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.496      ;
; 1.197 ; bufferedUART:io1|rxClockCount[3]        ; bufferedUART:io1|rxClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.503      ;
; 1.218 ; bufferedUART:io1|txBuffer[2]            ; bufferedUART:io1|txBuffer[1]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.524      ;
; 1.220 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.526      ;
; 1.225 ; bufferedUART:io1|txBuffer[6]            ; bufferedUART:io1|txBuffer[5]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.531      ;
; 1.229 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~23            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.535      ;
; 1.230 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~55            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.536      ;
; 1.231 ; bufferedUART:io1|rxInPointer[2]         ; bufferedUART:io1|rxInPointer[2]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.537      ;
; 1.235 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~118           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.541      ;
; 1.236 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxCurrentByteBuffer[0] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.542      ;
; 1.238 ; bufferedUART:io1|txClockCount[1]        ; bufferedUART:io1|txClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.544      ;
; 1.239 ; bufferedUART:io1|txClockCount[3]        ; bufferedUART:io1|txClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.545      ;
; 1.242 ; bufferedUART:io1|txClockCount[5]        ; bufferedUART:io1|txClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.548      ;
; 1.271 ; bufferedUART:io1|rxInPointer[5]         ; bufferedUART:io1|rxInPointer[5]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.577      ;
; 1.295 ; bufferedUART:io1|rxInPointer[3]         ; bufferedUART:io1|rxInPointer[3]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.601      ;
; 1.317 ; bufferedUART:io1|rxInPointer[0]         ; bufferedUART:io1|rxInPointer[0]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.623      ;
; 1.319 ; bufferedUART:io1|rxInPointer[1]         ; bufferedUART:io1|rxInPointer[1]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.625      ;
; 1.439 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~20            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.745      ;
; 1.442 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.748      ;
; 1.444 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~13            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.750      ;
; 1.457 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~53            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.763      ;
; 1.460 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~21            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.766      ;
; 1.461 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBuffer[2]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.002     ; 1.765      ;
; 1.462 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBuffer[3]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.002     ; 1.766      ;
; 1.464 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~48            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.770      ;
; 1.464 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~112           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.770      ;
; 1.468 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~81            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.002     ; 1.772      ;
; 1.478 ; bufferedUART:io1|rxClockCount[4]        ; bufferedUART:io1|rxClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.784      ;
; 1.478 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[6]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.783      ;
; 1.479 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~84            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.002     ; 1.783      ;
; 1.481 ; bufferedUART:io1|rxClockCount[0]        ; bufferedUART:io1|rxClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.787      ;
; 1.481 ; bufferedUART:io1|rxClockCount[2]        ; bufferedUART:io1|rxClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.787      ;
; 1.506 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~35            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.002     ; 1.810      ;
; 1.507 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~43            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.002     ; 1.811      ;
; 1.510 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~42            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.003     ; 1.813      ;
; 1.515 ; bufferedUART:io1|rxClockCount[1]        ; bufferedUART:io1|rxClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.821      ;
; 1.517 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.822      ;
; 1.519 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.824      ;
; 1.522 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~22            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.828      ;
; 1.522 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~54            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.828      ;
; 1.526 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.832      ;
; 1.527 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.833      ;
; 1.569 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.875      ;
; 1.569 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.875      ;
; 1.569 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.875      ;
; 1.569 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.875      ;
; 1.569 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.875      ;
; 1.569 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.875      ;
; 1.569 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~19            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.875      ;
; 1.572 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~82            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.878      ;
; 1.574 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~18            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.880      ;
; 1.579 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~29            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.002     ; 1.883      ;
; 1.579 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~37            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.002     ; 1.883      ;
; 1.580 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~51            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.886      ;
; 1.582 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~115           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.888      ;
; 1.582 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~59            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.888      ;
; 1.582 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~27            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.888      ;
; 1.587 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~14            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.893      ;
; 1.587 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~17            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.893      ;
; 1.590 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~94            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.898      ;
; 1.590 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~86            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.898      ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -5.367 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.812     ; 4.095      ;
; -5.367 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.812     ; 4.095      ;
; -5.367 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.812     ; 4.095      ;
; -5.367 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.812     ; 4.095      ;
; -5.367 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.812     ; 4.095      ;
; -5.367 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.812     ; 4.095      ;
; -5.367 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.812     ; 4.095      ;
; -5.367 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.812     ; 4.095      ;
; -5.367 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.812     ; 4.095      ;
; -5.367 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.812     ; 4.095      ;
; -5.359 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.811     ; 4.088      ;
; -5.359 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.811     ; 4.088      ;
; -5.359 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.811     ; 4.088      ;
; -5.359 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.811     ; 4.088      ;
; -5.307 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.816     ; 4.031      ;
; -5.307 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.816     ; 4.031      ;
; -5.307 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.816     ; 4.031      ;
; -5.307 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.816     ; 4.031      ;
; -5.307 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.816     ; 4.031      ;
; -5.307 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.816     ; 4.031      ;
; -5.307 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.816     ; 4.031      ;
; -5.307 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.816     ; 4.031      ;
; -5.307 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.816     ; 4.031      ;
; -5.307 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.816     ; 4.031      ;
; -5.303 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.816     ; 4.027      ;
; -5.303 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.816     ; 4.027      ;
; -5.303 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.816     ; 4.027      ;
; -5.212 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.793     ; 3.959      ;
; -5.212 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.793     ; 3.959      ;
; -5.212 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.793     ; 3.959      ;
; -5.212 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.793     ; 3.959      ;
; -5.212 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.793     ; 3.959      ;
; -5.212 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.793     ; 3.959      ;
; -5.212 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.793     ; 3.959      ;
; -5.212 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.793     ; 3.959      ;
; -5.212 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.793     ; 3.959      ;
; -5.212 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.793     ; 3.959      ;
; -5.204 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.792     ; 3.952      ;
; -5.204 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.792     ; 3.952      ;
; -5.204 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.792     ; 3.952      ;
; -5.204 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.792     ; 3.952      ;
; -5.152 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.797     ; 3.895      ;
; -5.152 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.797     ; 3.895      ;
; -5.152 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.797     ; 3.895      ;
; -5.152 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.797     ; 3.895      ;
; -5.152 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.797     ; 3.895      ;
; -5.152 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.797     ; 3.895      ;
; -5.152 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.797     ; 3.895      ;
; -5.152 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.797     ; 3.895      ;
; -5.152 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.797     ; 3.895      ;
; -5.152 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.797     ; 3.895      ;
; -5.148 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.797     ; 3.891      ;
; -5.148 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.797     ; 3.891      ;
; -5.148 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.797     ; 3.891      ;
; -5.090 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.913      ; 6.543      ;
; -5.090 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.913      ; 6.543      ;
; -5.090 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.913      ; 6.543      ;
; -5.090 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.913      ; 6.543      ;
; -5.090 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.913      ; 6.543      ;
; -5.090 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.913      ; 6.543      ;
; -5.090 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.913      ; 6.543      ;
; -5.090 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.913      ; 6.543      ;
; -5.090 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.913      ; 6.543      ;
; -5.090 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.913      ; 6.543      ;
; -5.082 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.914      ; 6.536      ;
; -5.082 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.914      ; 6.536      ;
; -5.082 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.914      ; 6.536      ;
; -5.082 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.914      ; 6.536      ;
; -5.030 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.909      ; 6.479      ;
; -5.030 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.909      ; 6.479      ;
; -5.030 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.909      ; 6.479      ;
; -5.030 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.909      ; 6.479      ;
; -5.030 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.909      ; 6.479      ;
; -5.030 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.909      ; 6.479      ;
; -5.030 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.909      ; 6.479      ;
; -5.030 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.909      ; 6.479      ;
; -5.030 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.909      ; 6.479      ;
; -5.030 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.909      ; 6.479      ;
; -5.026 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.909      ; 6.475      ;
; -5.026 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.909      ; 6.475      ;
; -5.026 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.909      ; 6.475      ;
; -4.957 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.913      ; 6.410      ;
; -4.957 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.913      ; 6.410      ;
; -4.957 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.913      ; 6.410      ;
; -4.957 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.913      ; 6.410      ;
; -4.957 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.913      ; 6.410      ;
; -4.957 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.913      ; 6.410      ;
; -4.957 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.913      ; 6.410      ;
; -4.957 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.913      ; 6.410      ;
; -4.957 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.913      ; 6.410      ;
; -4.957 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.913      ; 6.410      ;
; -4.949 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.914      ; 6.403      ;
; -4.949 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.914      ; 6.403      ;
; -4.949 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.914      ; 6.403      ;
; -4.949 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.914      ; 6.403      ;
; -4.897 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.909      ; 6.346      ;
; -4.897 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.909      ; 6.346      ;
; -4.897 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.909      ; 6.346      ;
; -4.897 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.909      ; 6.346      ;
; -4.897 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.909      ; 6.346      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'sdClock'                                                                                                                              ;
+--------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.635 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.675      ;
; -1.635 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.675      ;
; -1.635 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.675      ;
; -1.635 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.675      ;
; -1.635 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.675      ;
; -1.635 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.675      ;
; -1.635 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.675      ;
; -1.635 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.675      ;
; -1.635 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.675      ;
; -1.469 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.509      ;
; -1.469 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.509      ;
; -1.469 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.509      ;
; -1.469 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.509      ;
; -1.469 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.509      ;
; -1.469 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.509      ;
; -1.469 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.509      ;
; -1.469 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.509      ;
; -1.469 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.509      ;
+--------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                                             ;
+-------+-----------------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; 1.120 ; sd_controller_NealC:sd1|init_busy       ; sd_controller_NealC:sd1|block_write    ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 3.026      ; 2.446      ;
; 1.120 ; sd_controller_NealC:sd1|init_busy       ; sd_controller_NealC:sd1|block_read     ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 3.026      ; 2.446      ;
; 1.228 ; sd_controller_NealC:sd1|block_start_ack ; sd_controller_NealC:sd1|block_write    ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 3.026      ; 2.338      ;
; 1.228 ; sd_controller_NealC:sd1|block_start_ack ; sd_controller_NealC:sd1|block_read     ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 3.026      ; 2.338      ;
; 1.233 ; SBCTextDisplayRGB:io2|func_reset        ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 1.847      ; 1.654      ;
; 1.233 ; SBCTextDisplayRGB:io2|func_reset        ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 1.847      ; 1.654      ;
; 1.233 ; SBCTextDisplayRGB:io2|func_reset        ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 1.847      ; 1.654      ;
+-------+-----------------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                                               ;
+--------+-----------------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; -0.985 ; SBCTextDisplayRGB:io2|func_reset        ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 2.333      ; 1.654      ;
; -0.985 ; SBCTextDisplayRGB:io2|func_reset        ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 2.333      ; 1.654      ;
; -0.985 ; SBCTextDisplayRGB:io2|func_reset        ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 2.333      ; 1.654      ;
; -0.858 ; sd_controller_NealC:sd1|block_start_ack ; sd_controller_NealC:sd1|block_write    ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.390      ; 2.338      ;
; -0.858 ; sd_controller_NealC:sd1|block_start_ack ; sd_controller_NealC:sd1|block_read     ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.390      ; 2.338      ;
; -0.750 ; sd_controller_NealC:sd1|init_busy       ; sd_controller_NealC:sd1|block_write    ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.390      ; 2.446      ;
; -0.750 ; sd_controller_NealC:sd1|init_busy       ; sd_controller_NealC:sd1|block_read     ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.390      ; 2.446      ;
+--------+-----------------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'serialClkCount[15]'                                                                                                          ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; 1.874 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.288      ; 4.772      ;
; 1.874 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.288      ; 4.772      ;
; 1.874 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.288      ; 4.772      ;
; 1.878 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.288      ; 4.776      ;
; 1.878 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.288      ; 4.776      ;
; 1.878 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.288      ; 4.776      ;
; 1.878 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.288      ; 4.776      ;
; 1.878 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.288      ; 4.776      ;
; 1.878 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.288      ; 4.776      ;
; 1.878 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.288      ; 4.776      ;
; 1.878 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.288      ; 4.776      ;
; 1.878 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.288      ; 4.776      ;
; 1.878 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.288      ; 4.776      ;
; 1.930 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.293      ; 4.833      ;
; 1.930 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.293      ; 4.833      ;
; 1.930 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.293      ; 4.833      ;
; 1.930 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.293      ; 4.833      ;
; 1.938 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.292      ; 4.840      ;
; 1.938 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.292      ; 4.840      ;
; 1.938 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.292      ; 4.840      ;
; 1.938 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.292      ; 4.840      ;
; 1.938 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.292      ; 4.840      ;
; 1.938 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.292      ; 4.840      ;
; 1.938 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.292      ; 4.840      ;
; 1.938 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.292      ; 4.840      ;
; 1.938 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.292      ; 4.840      ;
; 1.938 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.292      ; 4.840      ;
; 2.374 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.288      ; 4.772      ;
; 2.374 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.288      ; 4.772      ;
; 2.374 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.288      ; 4.772      ;
; 2.378 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.288      ; 4.776      ;
; 2.378 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.288      ; 4.776      ;
; 2.378 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.288      ; 4.776      ;
; 2.378 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.288      ; 4.776      ;
; 2.378 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.288      ; 4.776      ;
; 2.378 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.288      ; 4.776      ;
; 2.378 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.288      ; 4.776      ;
; 2.378 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.288      ; 4.776      ;
; 2.378 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.288      ; 4.776      ;
; 2.378 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.288      ; 4.776      ;
; 2.430 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.293      ; 4.833      ;
; 2.430 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.293      ; 4.833      ;
; 2.430 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.293      ; 4.833      ;
; 2.430 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.293      ; 4.833      ;
; 2.438 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.292      ; 4.840      ;
; 2.438 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.292      ; 4.840      ;
; 2.438 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.292      ; 4.840      ;
; 2.438 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.292      ; 4.840      ;
; 2.438 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.292      ; 4.840      ;
; 2.438 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.292      ; 4.840      ;
; 2.438 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.292      ; 4.840      ;
; 2.438 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.292      ; 4.840      ;
; 2.438 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.292      ; 4.840      ;
; 2.438 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.292      ; 4.840      ;
; 3.643 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.909      ; 4.358      ;
; 3.643 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.909      ; 4.358      ;
; 3.643 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.909      ; 4.358      ;
; 3.647 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.909      ; 4.362      ;
; 3.647 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.909      ; 4.362      ;
; 3.647 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.909      ; 4.362      ;
; 3.647 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.909      ; 4.362      ;
; 3.647 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.909      ; 4.362      ;
; 3.647 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.909      ; 4.362      ;
; 3.647 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.909      ; 4.362      ;
; 3.647 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.909      ; 4.362      ;
; 3.647 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.909      ; 4.362      ;
; 3.647 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.909      ; 4.362      ;
; 3.699 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.914      ; 4.419      ;
; 3.699 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.914      ; 4.419      ;
; 3.699 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.914      ; 4.419      ;
; 3.699 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.914      ; 4.419      ;
; 3.707 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.913      ; 4.426      ;
; 3.707 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.913      ; 4.426      ;
; 3.707 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.913      ; 4.426      ;
; 3.707 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.913      ; 4.426      ;
; 3.707 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.913      ; 4.426      ;
; 3.707 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.913      ; 4.426      ;
; 3.707 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.913      ; 4.426      ;
; 3.707 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.913      ; 4.426      ;
; 3.707 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.913      ; 4.426      ;
; 3.707 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.913      ; 4.426      ;
; 4.564 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.218      ; 5.588      ;
; 4.564 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.218      ; 5.588      ;
; 4.564 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.218      ; 5.588      ;
; 4.568 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.218      ; 5.592      ;
; 4.568 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.218      ; 5.592      ;
; 4.568 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.218      ; 5.592      ;
; 4.568 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.218      ; 5.592      ;
; 4.568 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.218      ; 5.592      ;
; 4.568 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.218      ; 5.592      ;
; 4.568 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.218      ; 5.592      ;
; 4.568 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.218      ; 5.592      ;
; 4.568 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.218      ; 5.592      ;
; 4.568 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.218      ; 5.592      ;
; 4.620 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.223      ; 5.649      ;
; 4.620 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.223      ; 5.649      ;
; 4.620 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.223      ; 5.649      ;
; 4.620 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.223      ; 5.649      ;
; 4.628 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.222      ; 5.656      ;
; 4.628 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.222      ; 5.656      ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'sdClock'                                                                                                                              ;
+-------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.203 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.509      ;
; 2.203 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.509      ;
; 2.203 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.509      ;
; 2.203 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.509      ;
; 2.203 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.509      ;
; 2.203 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.509      ;
; 2.203 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.509      ;
; 2.203 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.509      ;
; 2.203 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.509      ;
; 2.369 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.675      ;
; 2.369 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.675      ;
; 2.369 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.675      ;
; 2.369 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.675      ;
; 2.369 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.675      ;
; 2.369 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.675      ;
; 2.369 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.675      ;
; 2.369 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.675      ;
; 2.369 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.675      ;
+-------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -1.646 ; -0.404       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|host_read_flag ;
; -1.646 ; -0.404       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|host_read_flag ;
; -1.228 ; 0.014        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -1.228 ; 0.014        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -1.228 ; 0.014        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -1.228 ; 0.014        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -1.228 ; 0.014        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -1.228 ; 0.014        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -1.228 ; 0.014        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -1.228 ; 0.014        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -1.228 ; 0.014        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -1.228 ; 0.014        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -1.228 ; 0.014        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -1.228 ; 0.014        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -1.228 ; 0.014        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -1.228 ; 0.014        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -1.228 ; 0.014        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -1.228 ; 0.014        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -1.228 ; 0.014        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -1.228 ; 0.014        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -1.228 ; 0.014        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -1.228 ; 0.014        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -1.228 ; 0.014        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -1.228 ; 0.014        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -1.165 ; 0.077        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -1.165 ; 0.077        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -1.165 ; 0.077        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -1.165 ; 0.077        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -1.165 ; 0.077        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -1.165 ; 0.077        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -1.165 ; 0.077        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -1.165 ; 0.077        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -1.165 ; 0.077        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -1.165 ; 0.077        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -1.165 ; 0.077        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -1.165 ; 0.077        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -1.165 ; 0.077        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -1.165 ; 0.077        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -1.165 ; 0.077        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -1.165 ; 0.077        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -1.165 ; 0.077        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -1.165 ; 0.077        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -1.165 ; 0.077        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -1.165 ; 0.077        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -1.165 ; 0.077        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -1.165 ; 0.077        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -1.165 ; 0.077        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -1.165 ; 0.077        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -1.165 ; 0.077        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -1.165 ; 0.077        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -1.165 ; 0.077        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -1.165 ; 0.077        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -1.112 ; 0.130        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]         ;
; -1.112 ; 0.130        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]         ;
; -1.112 ; 0.130        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[6]         ;
; -1.112 ; 0.130        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[6]         ;
; -1.112 ; 0.130        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[7]         ;
; -1.112 ; 0.130        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[7]         ;
; -1.112 ; 0.130        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[0]        ;
; -1.112 ; 0.130        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[0]        ;
; -1.112 ; 0.130        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[1]        ;
; -1.112 ; 0.130        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[1]        ;
; -1.112 ; 0.130        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[2]        ;
; -1.112 ; 0.130        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[2]        ;
; -1.112 ; 0.130        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[3]        ;
; -1.112 ; 0.130        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[3]        ;
; -1.112 ; 0.130        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[4]        ;
; -1.112 ; 0.130        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[4]        ;
; -1.112 ; 0.130        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[5]        ;
; -1.112 ; 0.130        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[5]        ;
; -1.112 ; 0.130        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[6]        ;
; -1.112 ; 0.130        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[6]        ;
; -1.112 ; 0.130        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[7]        ;
; -1.112 ; 0.130        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[7]        ;
; -1.112 ; 0.130        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteWritten         ;
; -1.112 ; 0.130        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteWritten         ;
; -1.106 ; 0.136        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[0]     ;
; -1.106 ; 0.136        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[0]     ;
; -1.106 ; 0.136        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[10]    ;
; -1.106 ; 0.136        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[10]    ;
; -1.106 ; 0.136        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[11]    ;
; -1.106 ; 0.136        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[11]    ;
; -1.106 ; 0.136        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[12]    ;
; -1.106 ; 0.136        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[12]    ;
; -1.106 ; 0.136        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[13]    ;
; -1.106 ; 0.136        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[13]    ;
; -1.106 ; 0.136        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[14]    ;
; -1.106 ; 0.136        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[14]    ;
; -1.106 ; 0.136        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[15]    ;
; -1.106 ; 0.136        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[15]    ;
; -1.106 ; 0.136        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[16]    ;
; -1.106 ; 0.136        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[16]    ;
; -1.106 ; 0.136        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[17]    ;
; -1.106 ; 0.136        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[17]    ;
; -1.106 ; 0.136        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[18]    ;
; -1.106 ; 0.136        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[18]    ;
; -1.106 ; 0.136        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[19]    ;
; -1.106 ; 0.136        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[19]    ;
; -1.106 ; 0.136        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[1]     ;
; -1.106 ; 0.136        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[1]     ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sdClock'                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[8] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[8] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[9] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[9] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|block_busy           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|block_busy           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|block_start_ack      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|block_start_ack      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[0]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[0]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[1]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[1]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[2]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[2]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[3]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[3]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[4]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[4]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[5]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[5]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_mode             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_mode             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[10]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[10]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[11]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[11]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[12]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[12]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[13]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[13]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[14]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[14]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[15]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[15]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[16]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[16]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[17]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[17]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[18]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[18]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[19]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[19]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[20]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[20]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[21]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[21]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[22]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[22]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[23]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[23]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[24]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[24]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[25]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[25]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[26]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[26]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[27]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[27]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[28]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[28]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[29]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[29]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[30]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[30]          ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 9.533  ; 9.533  ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 7.735  ; 7.735  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 7.130  ; 7.130  ; Rise       ; clk             ;
; rxd1         ; clk        ; 7.643  ; 7.643  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 7.765  ; 7.765  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 7.001  ; 7.001  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 7.440  ; 7.440  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 6.902  ; 6.902  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 7.765  ; 7.765  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 7.023  ; 7.023  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 6.572  ; 6.572  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 7.285  ; 7.285  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 6.778  ; 6.778  ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 12.480 ; 12.480 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 9.806  ; 9.806  ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -5.181 ; -5.181 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -5.458 ; -5.458 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -6.864 ; -6.864 ; Rise       ; clk             ;
; rxd1         ; clk        ; -4.638 ; -4.638 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -5.416 ; -5.416 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -5.416 ; -5.416 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -5.821 ; -5.821 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -6.051 ; -6.051 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -6.160 ; -6.160 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -5.953 ; -5.953 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -5.437 ; -5.437 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -5.792 ; -5.792 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -5.942 ; -5.942 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -8.389 ; -8.389 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -4.256 ; -4.256 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 9.943  ; 9.943  ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 11.744 ; 11.744 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 12.277 ; 12.277 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 11.047 ; 11.047 ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 10.274 ; 10.274 ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 10.639 ; 10.639 ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 10.184 ; 10.184 ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 10.371 ; 10.371 ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 10.107 ; 10.107 ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 11.047 ; 11.047 ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 9.662  ; 9.662  ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 10.483 ; 10.483 ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 10.564 ; 10.564 ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 10.564 ; 10.564 ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 10.394 ; 10.394 ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 9.410  ; 9.410  ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 10.091 ; 10.091 ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 9.596  ; 9.596  ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 9.880  ; 9.880  ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 8.970  ; 8.970  ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 9.523  ; 9.523  ; Rise       ; clk                ;
; hSync            ; clk                ; 8.939  ; 8.939  ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 9.668  ; 9.668  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 9.327  ; 9.327  ; Rise       ; clk                ;
; vSync            ; clk                ; 11.160 ; 11.160 ; Rise       ; clk                ;
; video            ; clk                ; 8.887  ; 8.887  ; Rise       ; clk                ;
; videoB0          ; clk                ; 9.365  ; 9.365  ; Rise       ; clk                ;
; videoB1          ; clk                ; 8.990  ; 8.990  ; Rise       ; clk                ;
; videoG0          ; clk                ; 8.861  ; 8.861  ; Rise       ; clk                ;
; videoG1          ; clk                ; 9.343  ; 9.343  ; Rise       ; clk                ;
; videoR0          ; clk                ; 10.017 ; 10.017 ; Rise       ; clk                ;
; videoR1          ; clk                ; 9.692  ; 9.692  ; Rise       ; clk                ;
; videoSync        ; clk                ; 11.878 ; 11.878 ; Rise       ; clk                ;
; rts1             ; clk                ; 8.705  ; 8.705  ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 13.695 ; 13.695 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 15.496 ; 15.496 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 16.029 ; 16.029 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 11.886 ; 11.886 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.495 ; 10.495 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 7.656  ; 7.656  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 6.867  ; 6.867  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 7.725  ; 7.725  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 8.842  ; 8.842  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 8.285  ; 8.285  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 9.229  ; 9.229  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 8.188  ; 8.188  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 11.111 ; 11.111 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.680 ; 10.680 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 10.338 ; 10.338 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.704 ; 10.704 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 11.830 ; 11.830 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 10.613 ; 10.613 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 11.886 ; 11.886 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 11.437 ; 11.437 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 11.672 ; 11.672 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.042 ; 10.042 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 11.672 ; 11.672 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 11.436 ; 11.436 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 10.830 ; 10.830 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.865 ; 10.865 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 10.375 ; 10.375 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 10.036 ; 10.036 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 11.142 ; 11.142 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 10.248 ; 10.248 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 7.368  ; 7.368  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 9.568  ; 9.568  ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 7.414  ; 7.414  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 7.783  ; 7.783  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                             ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 9.943  ; 9.943  ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 11.744 ; 11.744 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 12.277 ; 12.277 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 9.662  ; 9.662  ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 10.274 ; 10.274 ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 10.639 ; 10.639 ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 10.184 ; 10.184 ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 10.371 ; 10.371 ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 10.107 ; 10.107 ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 11.047 ; 11.047 ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 9.662  ; 9.662  ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 10.483 ; 10.483 ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 8.970  ; 8.970  ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 10.564 ; 10.564 ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 10.394 ; 10.394 ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 9.410  ; 9.410  ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 10.091 ; 10.091 ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 9.596  ; 9.596  ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 9.880  ; 9.880  ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 8.970  ; 8.970  ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 9.523  ; 9.523  ; Rise       ; clk                ;
; hSync            ; clk                ; 8.939  ; 8.939  ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 9.668  ; 9.668  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 9.327  ; 9.327  ; Rise       ; clk                ;
; vSync            ; clk                ; 11.160 ; 11.160 ; Rise       ; clk                ;
; video            ; clk                ; 8.887  ; 8.887  ; Rise       ; clk                ;
; videoB0          ; clk                ; 9.365  ; 9.365  ; Rise       ; clk                ;
; videoB1          ; clk                ; 8.990  ; 8.990  ; Rise       ; clk                ;
; videoG0          ; clk                ; 8.861  ; 8.861  ; Rise       ; clk                ;
; videoG1          ; clk                ; 9.343  ; 9.343  ; Rise       ; clk                ;
; videoR0          ; clk                ; 10.017 ; 10.017 ; Rise       ; clk                ;
; videoR1          ; clk                ; 9.692  ; 9.692  ; Rise       ; clk                ;
; videoSync        ; clk                ; 10.108 ; 10.108 ; Rise       ; clk                ;
; rts1             ; clk                ; 8.705  ; 8.705  ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 12.232 ; 12.232 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 10.775 ; 10.775 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 10.630 ; 10.630 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 6.867  ; 6.867  ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.495 ; 10.495 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 7.656  ; 7.656  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 6.867  ; 6.867  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 7.725  ; 7.725  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 8.842  ; 8.842  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 8.285  ; 8.285  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 9.229  ; 9.229  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 8.188  ; 8.188  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 11.111 ; 11.111 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.680 ; 10.680 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 10.338 ; 10.338 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.704 ; 10.704 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 11.830 ; 11.830 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 10.613 ; 10.613 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 11.886 ; 11.886 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 11.437 ; 11.437 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 10.036 ; 10.036 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.042 ; 10.042 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 11.672 ; 11.672 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 11.436 ; 11.436 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 10.830 ; 10.830 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.865 ; 10.865 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 10.375 ; 10.375 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 10.036 ; 10.036 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 11.142 ; 11.142 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 10.248 ; 10.248 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 7.368  ; 7.368  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 8.728  ; 8.728  ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 7.414  ; 7.414  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 7.783  ; 7.783  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 11.017 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 11.801 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 11.037 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 11.017 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 11.017 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 11.037 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 11.791 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 12.153 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 12.159 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 9.071  ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 9.855  ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 9.091  ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 9.071  ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 9.071  ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 9.091  ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 9.845  ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 10.207 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 10.213 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 11.017    ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 11.801    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 11.037    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 11.017    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 11.017    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 11.037    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 11.791    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 12.153    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 12.159    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 9.071     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 9.855     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 9.091     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 9.071     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 9.071     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 9.091     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 9.845     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 10.207    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 10.213    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------+
; Fast Model Setup Summary                    ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; cpuClock           ; -4.975 ; -1204.926     ;
; clk                ; -4.802 ; -1552.063     ;
; sdClock            ; -2.310 ; -211.893      ;
; serialClkCount[15] ; -2.147 ; -313.737      ;
; T80s:cpu1|IORQ_n   ; -1.250 ; -60.117       ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -1.318 ; -18.732       ;
; T80s:cpu1|IORQ_n   ; -0.892 ; -5.878        ;
; cpuClock           ; -0.548 ; -3.322        ;
; serialClkCount[15] ; 0.081  ; 0.000         ;
; sdClock            ; 0.215  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -1.655 ; -44.216       ;
; sdClock            ; 0.002  ; 0.000         ;
; T80s:cpu1|IORQ_n   ; 0.438  ; 0.000         ;
+--------------------+--------+---------------+


+--------------------------------------------+
; Fast Model Removal Summary                 ;
+--------------------+-------+---------------+
; Clock              ; Slack ; End Point TNS ;
+--------------------+-------+---------------+
; T80s:cpu1|IORQ_n   ; 0.209 ; 0.000         ;
; serialClkCount[15] ; 0.264 ; 0.000         ;
; sdClock            ; 0.829 ; 0.000         ;
+--------------------+-------+---------------+


+---------------------------------------------+
; Fast Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.000 ; -2008.732     ;
; T80s:cpu1|IORQ_n   ; -0.824 ; -118.592      ;
; cpuClock           ; -0.500 ; -346.000      ;
; sdClock            ; -0.500 ; -180.000      ;
; serialClkCount[15] ; -0.500 ; -178.000      ;
+--------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpuClock'                                                                                                                          ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.975 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 6.021      ;
; -4.974 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 6.020      ;
; -4.930 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.970      ;
; -4.910 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 5.939      ;
; -4.909 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 5.938      ;
; -4.895 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.926      ;
; -4.894 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.925      ;
; -4.869 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 5.898      ;
; -4.868 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 5.897      ;
; -4.865 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.888      ;
; -4.862 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.885      ;
; -4.861 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.884      ;
; -4.850 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 5.875      ;
; -4.842 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.874      ;
; -4.841 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.873      ;
; -4.831 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.869      ;
; -4.824 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.847      ;
; -4.817 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 5.834      ;
; -4.815 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 5.870      ;
; -4.814 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 5.869      ;
; -4.801 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 5.846      ;
; -4.800 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 5.845      ;
; -4.797 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.823      ;
; -4.788 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.811      ;
; -4.787 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.810      ;
; -4.785 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 5.835      ;
; -4.783 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 5.812      ;
; -4.782 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 5.811      ;
; -4.778 ; T80s:cpu1|T80:u0|IR[7]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 5.823      ;
; -4.777 ; T80s:cpu1|T80:u0|IR[7]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 5.822      ;
; -4.773 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.796      ;
; -4.773 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.796      ;
; -4.773 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 5.818      ;
; -4.772 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 5.817      ;
; -4.766 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 5.787      ;
; -4.756 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.803      ;
; -4.756 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.795      ;
; -4.755 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.797      ;
; -4.751 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.774      ;
; -4.751 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.799      ;
; -4.750 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.788      ;
; -4.750 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.798      ;
; -4.749 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.787      ;
; -4.748 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.794      ;
; -4.748 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.794      ;
; -4.743 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 5.760      ;
; -4.739 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.783      ;
; -4.738 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.761      ;
; -4.735 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.775      ;
; -4.734 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.778      ;
; -4.734 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.774      ;
; -4.733 ; T80s:cpu1|T80:u0|IR[7]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.772      ;
; -4.732 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.774      ;
; -4.731 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.765      ;
; -4.731 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.765      ;
; -4.730 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 5.787      ;
; -4.728 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.767      ;
; -4.726 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.772      ;
; -4.725 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.771      ;
; -4.725 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 5.746      ;
; -4.724 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.768      ;
; -4.720 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 5.753      ;
; -4.719 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 5.773      ;
; -4.718 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 5.733      ;
; -4.716 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.762      ;
; -4.715 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.761      ;
; -4.714 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.760      ;
; -4.714 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.760      ;
; -4.712 ; T80s:cpu1|T80:u0|ISet[1]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.760      ;
; -4.711 ; T80s:cpu1|T80:u0|ISet[1]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.759      ;
; -4.709 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.747      ;
; -4.708 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.742      ;
; -4.708 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.026     ; 5.714      ;
; -4.708 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.026     ; 5.714      ;
; -4.708 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.746      ;
; -4.706 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.740      ;
; -4.706 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.748      ;
; -4.705 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.739      ;
; -4.705 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 5.740      ;
; -4.704 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 5.754      ;
; -4.702 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.736      ;
; -4.702 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.734      ;
; -4.701 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.733      ;
; -4.698 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 5.722      ;
; -4.693 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.024     ; 5.701      ;
; -4.693 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.024     ; 5.701      ;
; -4.691 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.721      ;
; -4.690 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 5.715      ;
; -4.685 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.721      ;
; -4.685 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 5.730      ;
; -4.684 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 5.729      ;
; -4.683 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 5.712      ;
; -4.683 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 5.712      ;
; -4.682 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.716      ;
; -4.682 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.723      ;
; -4.681 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.721      ;
; -4.681 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.722      ;
; -4.680 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.714      ;
; -4.679 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 5.712      ;
; -4.676 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.708      ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                          ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.802 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.071      ; 5.872      ;
; -4.797 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.071      ; 5.867      ;
; -4.792 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.071      ; 5.862      ;
; -4.787 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.071      ; 5.857      ;
; -4.750 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.071      ; 5.820      ;
; -4.746 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.071      ; 5.816      ;
; -4.745 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.071      ; 5.815      ;
; -4.741 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.071      ; 5.811      ;
; -4.725 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg10  ; clk          ; clk         ; 1.000        ; 0.045      ; 5.769      ;
; -4.707 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg10  ; clk          ; clk         ; 1.000        ; 0.047      ; 5.753      ;
; -4.705 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.045      ; 5.749      ;
; -4.700 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.764      ;
; -4.698 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.051      ; 5.748      ;
; -4.697 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.045      ; 5.741      ;
; -4.697 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg10  ; clk          ; clk         ; 1.000        ; 0.045      ; 5.741      ;
; -4.695 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.759      ;
; -4.694 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg10  ; clk          ; clk         ; 1.000        ; 0.065      ; 5.758      ;
; -4.694 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.758      ;
; -4.694 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.071      ; 5.764      ;
; -4.693 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8   ; clk          ; clk         ; 1.000        ; 0.071      ; 5.763      ;
; -4.690 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg4   ; clk          ; clk         ; 1.000        ; 0.045      ; 5.734      ;
; -4.689 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.753      ;
; -4.689 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.071      ; 5.759      ;
; -4.688 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.051      ; 5.738      ;
; -4.687 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.051      ; 5.737      ;
; -4.687 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.047      ; 5.733      ;
; -4.685 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2   ; clk          ; clk         ; 1.000        ; 0.071      ; 5.755      ;
; -4.683 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.045      ; 5.727      ;
; -4.683 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8   ; clk          ; clk         ; 1.000        ; 0.071      ; 5.753      ;
; -4.682 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.067      ; 5.748      ;
; -4.681 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.745      ;
; -4.680 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.055      ; 5.734      ;
; -4.679 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.047      ; 5.725      ;
; -4.677 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.045      ; 5.721      ;
; -4.677 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.067      ; 5.743      ;
; -4.677 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.051      ; 5.727      ;
; -4.676 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg10  ; clk          ; clk         ; 1.000        ; 0.067      ; 5.742      ;
; -4.676 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4   ; clk          ; clk         ; 1.000        ; 0.067      ; 5.742      ;
; -4.675 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg10  ; clk          ; clk         ; 1.000        ; 0.047      ; 5.721      ;
; -4.675 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2   ; clk          ; clk         ; 1.000        ; 0.071      ; 5.745      ;
; -4.673 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.737      ;
; -4.673 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5   ; clk          ; clk         ; 1.000        ; 0.045      ; 5.717      ;
; -4.672 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.736      ;
; -4.672 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg4   ; clk          ; clk         ; 1.000        ; 0.047      ; 5.718      ;
; -4.671 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.067      ; 5.737      ;
; -4.670 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.055      ; 5.724      ;
; -4.670 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.055      ; 5.724      ;
; -4.669 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.045      ; 5.713      ;
; -4.667 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.731      ;
; -4.666 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg10  ; clk          ; clk         ; 1.000        ; 0.065      ; 5.730      ;
; -4.666 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.730      ;
; -4.665 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.078      ; 5.742      ;
; -4.665 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.047      ; 5.711      ;
; -4.663 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.077      ; 5.739      ;
; -4.663 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5   ; clk          ; clk         ; 1.000        ; 0.067      ; 5.729      ;
; -4.662 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg4   ; clk          ; clk         ; 1.000        ; 0.045      ; 5.706      ;
; -4.661 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.725      ;
; -4.660 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.055      ; 5.714      ;
; -4.658 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.067      ; 5.724      ;
; -4.655 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg10  ; clk          ; clk         ; 1.000        ; 0.045      ; 5.699      ;
; -4.655 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.047      ; 5.701      ;
; -4.655 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.045      ; 5.699      ;
; -4.655 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.067      ; 5.721      ;
; -4.655 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5   ; clk          ; clk         ; 1.000        ; 0.047      ; 5.701      ;
; -4.655 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.078      ; 5.732      ;
; -4.653 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.071      ; 5.723      ;
; -4.653 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.717      ;
; -4.653 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.077      ; 5.729      ;
; -4.650 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1   ; clk          ; clk         ; 1.000        ; 0.071      ; 5.720      ;
; -4.650 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.067      ; 5.716      ;
; -4.648 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.071      ; 5.718      ;
; -4.648 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.067      ; 5.714      ;
; -4.647 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.047      ; 5.693      ;
; -4.646 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.051      ; 5.696      ;
; -4.645 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.067      ; 5.711      ;
; -4.645 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.709      ;
; -4.645 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5   ; clk          ; clk         ; 1.000        ; 0.045      ; 5.689      ;
; -4.644 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg10  ; clk          ; clk         ; 1.000        ; 0.067      ; 5.710      ;
; -4.644 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4   ; clk          ; clk         ; 1.000        ; 0.067      ; 5.710      ;
; -4.643 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.067      ; 5.709      ;
; -4.643 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.067      ; 5.709      ;
; -4.643 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg2 ; clk          ; clk         ; 1.000        ; 0.067      ; 5.709      ;
; -4.643 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.072      ; 5.714      ;
; -4.642 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.051      ; 5.692      ;
; -4.641 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8   ; clk          ; clk         ; 1.000        ; 0.071      ; 5.711      ;
; -4.640 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.068      ; 5.707      ;
; -4.640 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg4   ; clk          ; clk         ; 1.000        ; 0.047      ; 5.686      ;
; -4.640 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1   ; clk          ; clk         ; 1.000        ; 0.071      ; 5.710      ;
; -4.639 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.071      ; 5.709      ;
; -4.639 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.067      ; 5.705      ;
; -4.637 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8   ; clk          ; clk         ; 1.000        ; 0.071      ; 5.707      ;
; -4.636 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8   ; clk          ; clk         ; 1.000        ; 0.078      ; 5.713      ;
; -4.635 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.068      ; 5.702      ;
; -4.635 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.045      ; 5.679      ;
; -4.635 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.051      ; 5.685      ;
; -4.634 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.071      ; 5.704      ;
; -4.633 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.047      ; 5.679      ;
; -4.633 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2   ; clk          ; clk         ; 1.000        ; 0.071      ; 5.703      ;
; -4.633 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.067      ; 5.699      ;
; -4.633 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.067      ; 5.699      ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sdClock'                                                                                                                                                              ;
+--------+-----------------------------------------------+-------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                               ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -2.310 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|\fsm:bit_counter[1]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.073     ; 1.769      ;
; -2.310 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|\fsm:bit_counter[3]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.073     ; 1.769      ;
; -2.310 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|\fsm:bit_counter[4]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.073     ; 1.769      ;
; -2.310 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|\fsm:bit_counter[6]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.073     ; 1.769      ;
; -2.310 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|\fsm:bit_counter[7]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.073     ; 1.769      ;
; -2.268 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|\fsm:bit_counter[0]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.073     ; 1.727      ;
; -2.268 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|\fsm:bit_counter[2]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.073     ; 1.727      ;
; -2.150 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|state.read_block_wait         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.081     ; 1.601      ;
; -2.150 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|state.write_block_init        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.081     ; 1.601      ;
; -2.150 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|state.cmd8                    ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.081     ; 1.601      ;
; -2.150 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|state.cardsel                 ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.081     ; 1.601      ;
; -2.150 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|state.acmd41                  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.081     ; 1.601      ;
; -2.150 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|state.poll_cmd                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.081     ; 1.601      ;
; -2.150 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|state.write_block_wait        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.081     ; 1.601      ;
; -2.150 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|state.write_block_byte        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.081     ; 1.601      ;
; -2.150 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|state.rst                     ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.081     ; 1.601      ;
; -2.112 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|\fsm:bit_counter[5]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.073     ; 1.571      ;
; -2.098 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|\fsm:byte_counter[2]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.076     ; 1.554      ;
; -2.098 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|\fsm:byte_counter[4]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.076     ; 1.554      ;
; -2.098 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|\fsm:byte_counter[5]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.076     ; 1.554      ;
; -2.098 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|\fsm:byte_counter[6]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.076     ; 1.554      ;
; -2.098 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|\fsm:byte_counter[7]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.076     ; 1.554      ;
; -2.098 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|\fsm:byte_counter[8]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.076     ; 1.554      ;
; -2.098 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|\fsm:byte_counter[3]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.076     ; 1.554      ;
; -2.080 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.073     ; 1.539      ;
; -2.080 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.073     ; 1.539      ;
; -2.080 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.073     ; 1.539      ;
; -2.080 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.073     ; 1.539      ;
; -2.080 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.073     ; 1.539      ;
; -2.080 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.073     ; 1.539      ;
; -2.080 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.073     ; 1.539      ;
; -2.023 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|\fsm:byte_counter[9]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.076     ; 1.479      ;
; -2.023 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|\fsm:byte_counter[0]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.076     ; 1.479      ;
; -2.023 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|\fsm:byte_counter[1]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.076     ; 1.479      ;
; -1.914 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|return_state.read_block_data  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.538     ; 1.908      ;
; -1.914 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|return_state.idle             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.538     ; 1.908      ;
; -1.914 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|return_state.write_block_wait ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.538     ; 1.908      ;
; -1.914 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|return_state.rst              ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.538     ; 1.908      ;
; -1.876 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|state.write_block_data        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.092     ; 1.316      ;
; -1.864 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|\fsm:bit_counter[1]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.530     ; 1.866      ;
; -1.864 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|\fsm:bit_counter[3]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.530     ; 1.866      ;
; -1.864 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|\fsm:bit_counter[4]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.530     ; 1.866      ;
; -1.864 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|\fsm:bit_counter[6]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.530     ; 1.866      ;
; -1.864 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|\fsm:bit_counter[7]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.530     ; 1.866      ;
; -1.851 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|\fsm:bit_counter[0]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.530     ; 1.853      ;
; -1.851 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|\fsm:bit_counter[2]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.530     ; 1.853      ;
; -1.850 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.076     ; 1.306      ;
; -1.789 ; sd_controller_NealC:sd1|din_latched[4]        ; sd_controller_NealC:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.073     ; 1.248      ;
; -1.668 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|\fsm:byte_counter[2]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.533     ; 1.667      ;
; -1.668 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|\fsm:byte_counter[4]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.533     ; 1.667      ;
; -1.668 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|\fsm:byte_counter[5]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.533     ; 1.667      ;
; -1.668 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|\fsm:byte_counter[6]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.533     ; 1.667      ;
; -1.668 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|\fsm:byte_counter[7]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.533     ; 1.667      ;
; -1.668 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|\fsm:byte_counter[8]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.533     ; 1.667      ;
; -1.668 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|\fsm:byte_counter[3]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.533     ; 1.667      ;
; -1.656 ; sd_controller_NealC:sd1|din_latched[0]        ; sd_controller_NealC:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.076     ; 1.112      ;
; -1.641 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|state.read_block_data         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.092     ; 1.081      ;
; -1.641 ; sd_controller_NealC:sd1|host_write_flag       ; sd_controller_NealC:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.092     ; 1.081      ;
; -1.593 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|\fsm:byte_counter[9]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.533     ; 1.592      ;
; -1.593 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|\fsm:byte_counter[0]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.533     ; 1.592      ;
; -1.593 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|\fsm:byte_counter[1]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.533     ; 1.592      ;
; -1.517 ; sd_controller_NealC:sd1|state.write_block_cmd ; sd_controller_NealC:sd1|cmd_out[17]                   ; sdClock          ; sdClock     ; 1.000        ; 0.003      ; 2.552      ;
; -1.517 ; sd_controller_NealC:sd1|state.write_block_cmd ; sd_controller_NealC:sd1|cmd_out[18]                   ; sdClock          ; sdClock     ; 1.000        ; 0.003      ; 2.552      ;
; -1.517 ; sd_controller_NealC:sd1|state.write_block_cmd ; sd_controller_NealC:sd1|cmd_out[19]                   ; sdClock          ; sdClock     ; 1.000        ; 0.003      ; 2.552      ;
; -1.517 ; sd_controller_NealC:sd1|state.write_block_cmd ; sd_controller_NealC:sd1|cmd_out[20]                   ; sdClock          ; sdClock     ; 1.000        ; 0.003      ; 2.552      ;
; -1.517 ; sd_controller_NealC:sd1|state.write_block_cmd ; sd_controller_NealC:sd1|cmd_out[21]                   ; sdClock          ; sdClock     ; 1.000        ; 0.003      ; 2.552      ;
; -1.517 ; sd_controller_NealC:sd1|state.write_block_cmd ; sd_controller_NealC:sd1|cmd_out[22]                   ; sdClock          ; sdClock     ; 1.000        ; 0.003      ; 2.552      ;
; -1.517 ; sd_controller_NealC:sd1|state.write_block_cmd ; sd_controller_NealC:sd1|cmd_out[23]                   ; sdClock          ; sdClock     ; 1.000        ; 0.003      ; 2.552      ;
; -1.517 ; sd_controller_NealC:sd1|state.write_block_cmd ; sd_controller_NealC:sd1|cmd_out[25]                   ; sdClock          ; sdClock     ; 1.000        ; 0.003      ; 2.552      ;
; -1.517 ; sd_controller_NealC:sd1|state.write_block_cmd ; sd_controller_NealC:sd1|cmd_out[26]                   ; sdClock          ; sdClock     ; 1.000        ; 0.003      ; 2.552      ;
; -1.517 ; sd_controller_NealC:sd1|state.write_block_cmd ; sd_controller_NealC:sd1|cmd_out[27]                   ; sdClock          ; sdClock     ; 1.000        ; 0.003      ; 2.552      ;
; -1.517 ; sd_controller_NealC:sd1|state.write_block_cmd ; sd_controller_NealC:sd1|cmd_out[28]                   ; sdClock          ; sdClock     ; 1.000        ; 0.003      ; 2.552      ;
; -1.517 ; sd_controller_NealC:sd1|state.write_block_cmd ; sd_controller_NealC:sd1|cmd_out[29]                   ; sdClock          ; sdClock     ; 1.000        ; 0.003      ; 2.552      ;
; -1.517 ; sd_controller_NealC:sd1|state.write_block_cmd ; sd_controller_NealC:sd1|cmd_out[30]                   ; sdClock          ; sdClock     ; 1.000        ; 0.003      ; 2.552      ;
; -1.517 ; sd_controller_NealC:sd1|state.write_block_cmd ; sd_controller_NealC:sd1|cmd_out[31]                   ; sdClock          ; sdClock     ; 1.000        ; 0.003      ; 2.552      ;
; -1.515 ; sd_controller_NealC:sd1|din_latched[1]        ; sd_controller_NealC:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.073     ; 0.974      ;
; -1.502 ; sd_controller_NealC:sd1|state.cmd58           ; sd_controller_NealC:sd1|cmd_out[17]                   ; sdClock          ; sdClock     ; 1.000        ; 0.014      ; 2.548      ;
; -1.502 ; sd_controller_NealC:sd1|state.cmd58           ; sd_controller_NealC:sd1|cmd_out[18]                   ; sdClock          ; sdClock     ; 1.000        ; 0.014      ; 2.548      ;
; -1.502 ; sd_controller_NealC:sd1|state.cmd58           ; sd_controller_NealC:sd1|cmd_out[19]                   ; sdClock          ; sdClock     ; 1.000        ; 0.014      ; 2.548      ;
; -1.502 ; sd_controller_NealC:sd1|state.cmd58           ; sd_controller_NealC:sd1|cmd_out[20]                   ; sdClock          ; sdClock     ; 1.000        ; 0.014      ; 2.548      ;
; -1.502 ; sd_controller_NealC:sd1|state.cmd58           ; sd_controller_NealC:sd1|cmd_out[21]                   ; sdClock          ; sdClock     ; 1.000        ; 0.014      ; 2.548      ;
; -1.502 ; sd_controller_NealC:sd1|state.cmd58           ; sd_controller_NealC:sd1|cmd_out[22]                   ; sdClock          ; sdClock     ; 1.000        ; 0.014      ; 2.548      ;
; -1.502 ; sd_controller_NealC:sd1|state.cmd58           ; sd_controller_NealC:sd1|cmd_out[23]                   ; sdClock          ; sdClock     ; 1.000        ; 0.014      ; 2.548      ;
; -1.502 ; sd_controller_NealC:sd1|state.cmd58           ; sd_controller_NealC:sd1|cmd_out[25]                   ; sdClock          ; sdClock     ; 1.000        ; 0.014      ; 2.548      ;
; -1.502 ; sd_controller_NealC:sd1|state.cmd58           ; sd_controller_NealC:sd1|cmd_out[26]                   ; sdClock          ; sdClock     ; 1.000        ; 0.014      ; 2.548      ;
; -1.502 ; sd_controller_NealC:sd1|state.cmd58           ; sd_controller_NealC:sd1|cmd_out[27]                   ; sdClock          ; sdClock     ; 1.000        ; 0.014      ; 2.548      ;
; -1.502 ; sd_controller_NealC:sd1|state.cmd58           ; sd_controller_NealC:sd1|cmd_out[28]                   ; sdClock          ; sdClock     ; 1.000        ; 0.014      ; 2.548      ;
; -1.502 ; sd_controller_NealC:sd1|state.cmd58           ; sd_controller_NealC:sd1|cmd_out[29]                   ; sdClock          ; sdClock     ; 1.000        ; 0.014      ; 2.548      ;
; -1.502 ; sd_controller_NealC:sd1|state.cmd58           ; sd_controller_NealC:sd1|cmd_out[30]                   ; sdClock          ; sdClock     ; 1.000        ; 0.014      ; 2.548      ;
; -1.502 ; sd_controller_NealC:sd1|state.cmd58           ; sd_controller_NealC:sd1|cmd_out[31]                   ; sdClock          ; sdClock     ; 1.000        ; 0.014      ; 2.548      ;
; -1.471 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|return_state.poll_cmd         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.538     ; 1.465      ;
; -1.470 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|return_state.write_block_init ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.538     ; 1.464      ;
; -1.470 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|return_state.cardsel          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.538     ; 1.464      ;
; -1.468 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|return_state.cmd8             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.538     ; 1.462      ;
; -1.467 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|return_state.read_block_wait  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.538     ; 1.461      ;
; -1.467 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|return_state.cmd55            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.538     ; 1.461      ;
; -1.467 ; sd_controller_NealC:sd1|host_read_flag        ; sd_controller_NealC:sd1|return_state.acmd41           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.538     ; 1.461      ;
; -1.462 ; sd_controller_NealC:sd1|state.read_block_cmd  ; sd_controller_NealC:sd1|cmd_out[17]                   ; sdClock          ; sdClock     ; 1.000        ; 0.003      ; 2.497      ;
; -1.462 ; sd_controller_NealC:sd1|state.read_block_cmd  ; sd_controller_NealC:sd1|cmd_out[18]                   ; sdClock          ; sdClock     ; 1.000        ; 0.003      ; 2.497      ;
; -1.462 ; sd_controller_NealC:sd1|state.read_block_cmd  ; sd_controller_NealC:sd1|cmd_out[19]                   ; sdClock          ; sdClock     ; 1.000        ; 0.003      ; 2.497      ;
+--------+-----------------------------------------------+-------------------------------------------------------+------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'serialClkCount[15]'                                                                                                         ;
+--------+------------------------+---------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                         ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------------------+--------------+--------------------+--------------+------------+------------+
; -2.147 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~99    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.691     ; 1.988      ;
; -2.061 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~24    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.686     ; 1.907      ;
; -2.057 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~110   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.902      ;
; -2.057 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~115   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.902      ;
; -2.057 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~116   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.902      ;
; -2.057 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~112   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.902      ;
; -2.057 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~114   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.902      ;
; -2.057 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~113   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.902      ;
; -2.057 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~111   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.902      ;
; -2.057 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~109   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.902      ;
; -2.050 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~99    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.711     ; 1.871      ;
; -2.048 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~22    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.893      ;
; -2.048 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~27    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.893      ;
; -2.048 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~28    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.893      ;
; -2.048 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~26    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.893      ;
; -2.048 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~25    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.893      ;
; -2.048 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~23    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.893      ;
; -2.048 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~21    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.893      ;
; -2.038 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~94    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.686     ; 1.884      ;
; -2.038 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~100   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.686     ; 1.884      ;
; -2.038 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~97    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.686     ; 1.884      ;
; -2.038 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~95    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.686     ; 1.884      ;
; -2.038 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~93    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.686     ; 1.884      ;
; -2.028 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~72    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.698     ; 1.862      ;
; -2.024 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~96    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.698     ; 1.858      ;
; -2.022 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~135   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.689     ; 1.865      ;
; -2.019 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~46    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.864      ;
; -2.019 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~51    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.864      ;
; -2.019 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~52    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.864      ;
; -2.019 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~48    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.864      ;
; -2.019 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~50    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.864      ;
; -2.019 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~49    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.864      ;
; -2.019 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~47    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.864      ;
; -2.019 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~45    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.864      ;
; -2.016 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~80    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.861      ;
; -2.016 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~82    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.861      ;
; -2.016 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~79    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.861      ;
; -2.013 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~86    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.686     ; 1.859      ;
; -2.013 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~91    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.686     ; 1.859      ;
; -2.013 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~92    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.686     ; 1.859      ;
; -2.013 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~88    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.686     ; 1.859      ;
; -2.013 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~90    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.686     ; 1.859      ;
; -2.013 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~89    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.686     ; 1.859      ;
; -2.013 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~87    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.686     ; 1.859      ;
; -2.013 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~85    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.686     ; 1.859      ;
; -1.999 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~99    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.715     ; 1.816      ;
; -1.984 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~14    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.829      ;
; -1.984 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~19    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.829      ;
; -1.984 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~20    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.829      ;
; -1.984 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~16    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.829      ;
; -1.984 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~18    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.829      ;
; -1.984 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~17    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.829      ;
; -1.984 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~15    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.829      ;
; -1.984 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~13    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.829      ;
; -1.974 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~54    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.819      ;
; -1.974 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~59    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.819      ;
; -1.974 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~60    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.819      ;
; -1.974 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~56    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.819      ;
; -1.974 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~58    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.819      ;
; -1.974 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~57    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.819      ;
; -1.974 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~55    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.819      ;
; -1.974 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~53    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.687     ; 1.819      ;
; -1.968 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~71    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.689     ; 1.811      ;
; -1.964 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~118   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.688     ; 1.808      ;
; -1.964 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~123   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.688     ; 1.808      ;
; -1.964 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~124   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.688     ; 1.808      ;
; -1.964 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~120   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.688     ; 1.808      ;
; -1.964 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~122   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.688     ; 1.808      ;
; -1.964 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~121   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.688     ; 1.808      ;
; -1.964 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~119   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.688     ; 1.808      ;
; -1.964 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~117   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.688     ; 1.808      ;
; -1.964 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~24    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.706     ; 1.790      ;
; -1.960 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~110   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.707     ; 1.785      ;
; -1.960 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~115   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.707     ; 1.785      ;
; -1.960 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~116   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.707     ; 1.785      ;
; -1.960 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~112   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.707     ; 1.785      ;
; -1.960 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~114   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.707     ; 1.785      ;
; -1.960 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~113   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.707     ; 1.785      ;
; -1.960 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~111   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.707     ; 1.785      ;
; -1.960 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~109   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.707     ; 1.785      ;
; -1.957 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[6]    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.691     ; 1.798      ;
; -1.957 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[5]    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.691     ; 1.798      ;
; -1.957 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[4]    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.691     ; 1.798      ;
; -1.957 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[3]    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.691     ; 1.798      ;
; -1.957 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[2]    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.691     ; 1.798      ;
; -1.957 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[1]    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.691     ; 1.798      ;
; -1.957 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[0]    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.691     ; 1.798      ;
; -1.952 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxInPointer[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.685     ; 1.799      ;
; -1.952 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxInPointer[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.685     ; 1.799      ;
; -1.952 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxInPointer[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.685     ; 1.799      ;
; -1.952 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxInPointer[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.685     ; 1.799      ;
; -1.952 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxInPointer[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.685     ; 1.799      ;
; -1.952 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxInPointer[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.685     ; 1.799      ;
; -1.951 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~22    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.707     ; 1.776      ;
; -1.951 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~27    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.707     ; 1.776      ;
; -1.951 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~28    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.707     ; 1.776      ;
; -1.951 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~26    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.707     ; 1.776      ;
; -1.951 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~25    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.707     ; 1.776      ;
; -1.951 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~23    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.707     ; 1.776      ;
; -1.951 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~21    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.707     ; 1.776      ;
+--------+------------------------+---------------------------------+--------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                                     ;
+--------+----------------------------------------+-----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                 ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------+------------------+------------------+--------------+------------+------------+
; -1.250 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2]  ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.141     ; 2.141      ;
; -1.246 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1]  ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.141     ; 2.137      ;
; -1.214 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2]  ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.141     ; 2.105      ;
; -1.210 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1]  ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.141     ; 2.101      ;
; -1.171 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[0]             ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.130     ; 2.073      ;
; -1.166 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[7]             ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.148     ; 2.050      ;
; -1.163 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0]  ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.141     ; 2.054      ;
; -1.150 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[0]             ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.130     ; 2.052      ;
; -1.145 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[7]             ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.148     ; 2.029      ;
; -1.142 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[2]        ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.090      ; 2.264      ;
; -1.139 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[1]             ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.148     ; 2.023      ;
; -1.128 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller_NealC:sd1|host_read_flag  ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.469     ; 1.191      ;
; -1.127 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[0]  ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.141     ; 2.018      ;
; -1.121 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[1]             ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.148     ; 2.005      ;
; -1.114 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[2]        ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.090      ; 2.236      ;
; -1.105 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]        ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.012      ; 2.149      ;
; -1.100 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[6]             ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.130     ; 2.002      ;
; -1.094 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[6]             ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.130     ; 1.996      ;
; -1.072 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]        ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.012      ; 2.116      ;
; -1.051 ; bufferedUART:io1|txByteWritten         ; bufferedUART:io1|dataOut[7]             ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.349     ; 1.234      ;
; -1.001 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[5]        ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.090      ; 2.123      ;
; -0.987 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[1]        ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.077     ; 1.942      ;
; -0.986 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.142     ; 1.876      ;
; -0.986 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.142     ; 1.876      ;
; -0.986 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.142     ; 1.876      ;
; -0.986 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.142     ; 1.876      ;
; -0.986 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.142     ; 1.876      ;
; -0.986 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.142     ; 1.876      ;
; -0.985 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.142     ; 1.875      ;
; -0.985 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.142     ; 1.875      ;
; -0.985 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.142     ; 1.875      ;
; -0.985 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.142     ; 1.875      ;
; -0.985 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.142     ; 1.875      ;
; -0.985 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.142     ; 1.875      ;
; -0.983 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[6]        ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.090      ; 2.105      ;
; -0.960 ; bufferedUART:io1|controlReg[6]         ; bufferedUART:io1|dataOut[7]             ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.348     ; 1.144      ;
; -0.959 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]        ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.077     ; 1.914      ;
; -0.956 ; T80s:cpu1|T80:u0|A[0]                  ; n_RomActive                             ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.835     ; 0.653      ;
; -0.955 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]        ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.090      ; 2.077      ;
; -0.955 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[6]        ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.090      ; 2.077      ;
; -0.944 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[3]        ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.090      ; 2.066      ;
; -0.942 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[3]        ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.090      ; 2.064      ;
; -0.926 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[4]             ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.143     ; 1.815      ;
; -0.908 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[3]             ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.143     ; 1.797      ;
; -0.896 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[4]             ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.143     ; 1.785      ;
; -0.860 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[1]        ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.533     ; 0.859      ;
; -0.853 ; bufferedUART:io1|txByteWritten         ; bufferedUART:io1|dataOut[1]             ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.349     ; 1.036      ;
; -0.843 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[2]  ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.292      ; 1.667      ;
; -0.843 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[4]  ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.292      ; 1.667      ;
; -0.843 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[6]  ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.292      ; 1.667      ;
; -0.843 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[7]  ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.292      ; 1.667      ;
; -0.843 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[5]  ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.292      ; 1.667      ;
; -0.843 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[3]  ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.292      ; 1.667      ;
; -0.843 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[0]  ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.292      ; 1.667      ;
; -0.843 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[1]  ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.292      ; 1.667      ;
; -0.831 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[3]             ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.143     ; 1.720      ;
; -0.819 ; bufferedUART:io1|controlReg[5]         ; bufferedUART:io1|dataOut[7]             ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.348     ; 1.003      ;
; -0.816 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[5]             ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.130     ; 1.718      ;
; -0.816 ; T80s:cpu1|T80:u0|DO[7]                 ; sd_controller_NealC:sd1|block_read      ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.264      ; 1.612      ;
; -0.814 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[4]        ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.086      ; 1.932      ;
; -0.814 ; T80s:cpu1|T80:u0|DO[7]                 ; sd_controller_NealC:sd1|block_write     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.264      ; 1.610      ;
; -0.812 ; T80s:cpu1|T80:u0|DO[2]                 ; sd_controller_NealC:sd1|block_read      ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.267      ; 1.611      ;
; -0.810 ; T80s:cpu1|T80:u0|DO[2]                 ; sd_controller_NealC:sd1|block_write     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.267      ; 1.609      ;
; -0.796 ; T80s:cpu1|T80:u0|DO[5]                 ; SBCTextDisplayRGB:io2|dispByteLatch[5]  ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.272      ; 1.600      ;
; -0.785 ; T80s:cpu1|T80:u0|DO[5]                 ; sd_controller_NealC:sd1|block_read      ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.265      ; 1.582      ;
; -0.783 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[5]             ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.130     ; 1.685      ;
; -0.783 ; T80s:cpu1|T80:u0|DO[5]                 ; sd_controller_NealC:sd1|block_write     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.265      ; 1.580      ;
; -0.776 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]        ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.086      ; 1.894      ;
; -0.760 ; T80s:cpu1|T80:u0|DO[1]                 ; SBCTextDisplayRGB:io2|dispByteLatch[1]  ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.272      ; 1.564      ;
; -0.760 ; T80s:cpu1|T80:u0|DO[3]                 ; sd_controller_NealC:sd1|block_read      ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.266      ; 1.558      ;
; -0.758 ; T80s:cpu1|T80:u0|DO[3]                 ; sd_controller_NealC:sd1|block_write     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.266      ; 1.556      ;
; -0.754 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[2]             ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.130     ; 1.656      ;
; -0.739 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[2]             ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.130     ; 1.641      ;
; -0.701 ; T80s:cpu1|T80:u0|DO[1]                 ; sd_controller_NealC:sd1|block_read      ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.265      ; 1.498      ;
; -0.699 ; T80s:cpu1|T80:u0|DO[1]                 ; sd_controller_NealC:sd1|block_write     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.265      ; 1.496      ;
; -0.698 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller_NealC:sd1|block_read      ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.285      ; 1.515      ;
; -0.697 ; T80s:cpu1|T80:u0|DO[4]                 ; sd_controller_NealC:sd1|block_read      ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.265      ; 1.494      ;
; -0.696 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller_NealC:sd1|block_write     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.285      ; 1.513      ;
; -0.695 ; T80s:cpu1|T80:u0|DO[4]                 ; sd_controller_NealC:sd1|block_write     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.265      ; 1.492      ;
; -0.688 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[7]        ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.321     ; 0.899      ;
; -0.687 ; T80s:cpu1|T80:u0|DO[0]                 ; SBCTextDisplayRGB:io2|dispByteLatch[0]  ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.268      ; 1.487      ;
; -0.683 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller_NealC:sd1|address[30]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.286      ; 1.501      ;
; -0.666 ; T80s:cpu1|T80:u0|DO[3]                 ; SBCTextDisplayRGB:io2|dispByteLatch[3]  ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.273      ; 1.471      ;
; -0.661 ; T80s:cpu1|T80:u0|DO[6]                 ; SBCTextDisplayRGB:io2|dispByteLatch[6]  ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.274      ; 1.467      ;
; -0.657 ; T80s:cpu1|T80:u0|DO[7]                 ; sd_controller_NealC:sd1|address[15]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.266      ; 1.455      ;
; -0.649 ; T80s:cpu1|T80:u0|DO[2]                 ; sd_controller_NealC:sd1|address[11]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.269      ; 1.450      ;
; -0.646 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]        ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.135      ; 1.813      ;
; -0.636 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.142     ; 1.526      ;
; -0.636 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.142     ; 1.526      ;
; -0.636 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.142     ; 1.526      ;
; -0.636 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.142     ; 1.526      ;
; -0.636 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.142     ; 1.526      ;
; -0.636 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.142     ; 1.526      ;
; -0.615 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller_NealC:sd1|host_write_flag ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.263      ; 1.410      ;
; -0.610 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[7]        ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.135      ; 1.777      ;
; -0.598 ; T80s:cpu1|T80:u0|DO[6]                 ; sd_controller_NealC:sd1|block_read      ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.267      ; 1.397      ;
; -0.596 ; T80s:cpu1|T80:u0|DO[6]                 ; sd_controller_NealC:sd1|block_write     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.267      ; 1.395      ;
; -0.580 ; T80s:cpu1|T80:u0|DO[1]                 ; sd_controller_NealC:sd1|address[9]      ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.267      ; 1.379      ;
; -0.571 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller_NealC:sd1|din_latched[0]  ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.263      ; 1.366      ;
; -0.571 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller_NealC:sd1|din_latched[1]  ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.263      ; 1.366      ;
+--------+----------------------------------------+-----------------------------------------+------------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                              ;
+--------+-----------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -1.318 ; serialClkCount[15]    ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; 0.000        ; 1.420      ; 0.395      ;
; -0.818 ; serialClkCount[15]    ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; -0.500       ; 1.420      ; 0.395      ;
; -0.472 ; T80s:cpu1|IORQ_n      ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.435      ; 1.256      ;
; -0.464 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a9~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.946      ; 0.620      ;
; -0.447 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a9~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.946      ; 0.637      ;
; -0.381 ; T80s:cpu1|IORQ_n      ; OutLatch:latchIO1|Q_tmp[0]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.440      ; 1.352      ;
; -0.381 ; T80s:cpu1|IORQ_n      ; OutLatch:latchIO1|Q_tmp[1]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.440      ; 1.352      ;
; -0.381 ; T80s:cpu1|IORQ_n      ; OutLatch:latchIO1|Q_tmp[2]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.440      ; 1.352      ;
; -0.381 ; T80s:cpu1|IORQ_n      ; OutLatch:latchIO1|Q_tmp[3]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.440      ; 1.352      ;
; -0.381 ; T80s:cpu1|IORQ_n      ; OutLatch:latchIO1|Q_tmp[4]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.440      ; 1.352      ;
; -0.381 ; T80s:cpu1|IORQ_n      ; OutLatch:latchIO1|Q_tmp[5]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.440      ; 1.352      ;
; -0.381 ; T80s:cpu1|IORQ_n      ; OutLatch:latchIO1|Q_tmp[6]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.440      ; 1.352      ;
; -0.381 ; T80s:cpu1|IORQ_n      ; OutLatch:latchIO1|Q_tmp[7]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.440      ; 1.352      ;
; -0.354 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a15~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.950      ; 0.734      ;
; -0.350 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a15~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.950      ; 0.738      ;
; -0.337 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a11~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.948      ; 0.749      ;
; -0.315 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a9~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.946      ; 0.769      ;
; -0.306 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a7~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.029      ; 0.861      ;
; -0.305 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a3~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.934      ; 0.767      ;
; -0.299 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a0~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.932      ; 0.771      ;
; -0.277 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a5~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.025      ; 0.886      ;
; -0.276 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a3~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.021      ; 0.883      ;
; -0.273 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a0~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.019      ; 0.884      ;
; -0.267 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a7~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.029      ; 0.900      ;
; -0.264 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a6~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.005      ; 0.879      ;
; -0.250 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a14~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.032      ; 0.920      ;
; -0.246 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a1~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.011      ; 0.903      ;
; -0.240 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a6~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.005      ; 0.903      ;
; -0.240 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a11~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.948      ; 0.846      ;
; -0.239 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a6~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.918      ; 0.817      ;
; -0.237 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a15~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.950      ; 0.851      ;
; -0.231 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a7~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.942      ; 0.849      ;
; -0.224 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a11~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.948      ; 0.862      ;
; -0.211 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a7~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.942      ; 0.869      ;
; -0.207 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a15~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.950      ; 0.881      ;
; -0.207 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a7~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.942      ; 0.873      ;
; -0.197 ; T80s:cpu1|IORQ_n      ; OutLatch:latchIO0|Q_tmp[0]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.415      ; 1.511      ;
; -0.197 ; T80s:cpu1|IORQ_n      ; OutLatch:latchIO0|Q_tmp[1]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.415      ; 1.511      ;
; -0.197 ; T80s:cpu1|IORQ_n      ; OutLatch:latchIO0|Q_tmp[2]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.415      ; 1.511      ;
; -0.197 ; T80s:cpu1|IORQ_n      ; OutLatch:latchIO0|Q_tmp[3]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.415      ; 1.511      ;
; -0.197 ; T80s:cpu1|IORQ_n      ; OutLatch:latchIO0|Q_tmp[4]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.415      ; 1.511      ;
; -0.197 ; T80s:cpu1|IORQ_n      ; OutLatch:latchIO0|Q_tmp[5]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.415      ; 1.511      ;
; -0.197 ; T80s:cpu1|IORQ_n      ; OutLatch:latchIO0|Q_tmp[6]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.415      ; 1.511      ;
; -0.197 ; T80s:cpu1|IORQ_n      ; OutLatch:latchIO0|Q_tmp[7]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.415      ; 1.511      ;
; -0.194 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a5~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.938      ; 0.882      ;
; -0.189 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a11~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.035      ; 0.984      ;
; -0.187 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a5~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.938      ; 0.889      ;
; -0.184 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a7~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.942      ; 0.896      ;
; -0.184 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a0~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.932      ; 0.886      ;
; -0.180 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a0~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.932      ; 0.890      ;
; -0.176 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a5~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.938      ; 0.900      ;
; -0.172 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a14~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.945      ; 0.911      ;
; -0.168 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a5~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.938      ; 0.908      ;
; -0.167 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a0~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.932      ; 0.903      ;
; -0.161 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a9~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.033      ; 1.010      ;
; -0.160 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a6~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.918      ; 0.896      ;
; -0.157 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a1~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.924      ; 0.905      ;
; -0.154 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a0~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.932      ; 0.916      ;
; -0.153 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a9~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.033      ; 1.018      ;
; -0.153 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a5~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.025      ; 1.010      ;
; -0.147 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a6~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.918      ; 0.909      ;
; -0.146 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a11~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.035      ; 1.027      ;
; -0.138 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a15~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.037      ; 1.037      ;
; -0.136 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a3~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.934      ; 0.936      ;
; -0.134 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a10~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.917      ; 0.921      ;
; -0.132 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a14~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.945      ; 0.951      ;
; -0.119 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a11~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.948      ; 0.967      ;
; -0.113 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a12~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.930      ; 0.955      ;
; -0.109 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a10~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.917      ; 0.946      ;
; -0.109 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a10~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.004      ; 1.033      ;
; -0.106 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a12~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.017      ; 1.049      ;
; -0.105 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a1~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.924      ; 0.957      ;
; -0.104 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a15~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.950      ; 0.984      ;
; -0.104 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a4~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.934      ; 0.968      ;
; -0.099 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a15~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.037      ; 1.076      ;
; -0.099 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a4~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.021      ; 1.060      ;
; -0.096 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a2~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.025      ; 1.067      ;
; -0.086 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a3~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.934      ; 0.986      ;
; -0.067 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a3~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.021      ; 1.092      ;
; -0.059 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a1~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.924      ; 1.003      ;
; -0.056 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a14~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.945      ; 1.027      ;
; -0.052 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a5~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.938      ; 1.024      ;
; -0.043 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a9~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.946      ; 1.041      ;
; -0.037 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a14~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.945      ; 1.046      ;
; -0.033 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a14~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.945      ; 1.050      ;
; -0.031 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a3~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.934      ; 1.041      ;
; -0.020 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a3~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.934      ; 1.052      ;
; -0.018 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a6~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.918      ; 1.038      ;
; -0.011 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a12~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.930      ; 1.057      ;
; -0.004 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a10~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.917      ; 1.051      ;
; 0.004  ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a8~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.941      ; 1.083      ;
; 0.008  ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a4~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.934      ; 1.080      ;
; 0.010  ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a12~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.930      ; 1.078      ;
; 0.011  ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a12~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.017      ; 1.166      ;
; 0.012  ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a8~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.941      ; 1.091      ;
; 0.019  ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a13~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.027      ; 1.184      ;
; 0.024  ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a10~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.004      ; 1.166      ;
; 0.025  ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a9~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.946      ; 1.109      ;
; 0.025  ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a13~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.940      ; 1.103      ;
; 0.025  ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a8~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.028      ; 1.191      ;
+--------+-----------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                                        ;
+--------+----------------------------------------+-----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                 ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -0.892 ; bufferedUART:io1|txByteSent            ; bufferedUART:io1|txByteWritten          ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 1.276      ; 0.536      ;
; -0.340 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[23]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.781      ; 1.093      ;
; -0.340 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[22]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.781      ; 1.093      ;
; -0.340 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[21]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.781      ; 1.093      ;
; -0.340 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[20]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.781      ; 1.093      ;
; -0.340 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[19]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.781      ; 1.093      ;
; -0.340 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[18]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.781      ; 1.093      ;
; -0.340 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[17]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.781      ; 1.093      ;
; -0.338 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[15]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.781      ; 1.095      ;
; -0.338 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[14]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.781      ; 1.095      ;
; -0.338 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[13]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.781      ; 1.095      ;
; -0.338 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[11]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.781      ; 1.095      ;
; -0.338 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[10]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.781      ; 1.095      ;
; -0.338 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[9]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.781      ; 1.095      ;
; -0.218 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[12]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.782      ; 1.216      ;
; -0.131 ; sd_controller_NealC:sd1|sd_write_flag  ; sd_controller_NealC:sd1|host_write_flag ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.092      ; 0.613      ;
; -0.114 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[8]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.789      ; 1.327      ;
; -0.113 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[24]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.789      ; 1.328      ;
; -0.069 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[8]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.789      ; 1.372      ;
; -0.068 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[24]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.789      ; 1.373      ;
; -0.002 ; bufferedUART:io1|rxBuffer~63           ; bufferedUART:io1|dataOut[2]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.087      ; 0.737      ;
; -0.002 ; sd_controller_NealC:sd1|sdhc           ; sd_controller_NealC:sd1|address[20]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.116      ; 0.766      ;
; 0.012  ; bufferedUART:io1|rxBuffer~131          ; bufferedUART:io1|dataOut[6]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.091      ; 0.755      ;
; 0.020  ; sd_controller_NealC:sd1|sdhc           ; sd_controller_NealC:sd1|address[19]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.116      ; 0.788      ;
; 0.021  ; sd_controller_NealC:sd1|sdhc           ; sd_controller_NealC:sd1|address[23]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.116      ; 0.789      ;
; 0.027  ; sd_controller_NealC:sd1|sdhc           ; sd_controller_NealC:sd1|address[18]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.116      ; 0.795      ;
; 0.028  ; sd_controller_NealC:sd1|sdhc           ; sd_controller_NealC:sd1|address[17]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.116      ; 0.796      ;
; 0.029  ; sd_controller_NealC:sd1|sdhc           ; sd_controller_NealC:sd1|address[22]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.116      ; 0.797      ;
; 0.029  ; sd_controller_NealC:sd1|sdhc           ; sd_controller_NealC:sd1|address[13]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.116      ; 0.797      ;
; 0.036  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[16]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.771      ; 1.459      ;
; 0.043  ; bufferedUART:io1|rxBuffer~90           ; bufferedUART:io1|dataOut[5]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.083      ; 0.778      ;
; 0.052  ; bufferedUART:io1|rxBuffer~96           ; bufferedUART:io1|dataOut[3]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.082      ; 0.786      ;
; 0.052  ; bufferedUART:io1|rxBuffer~67           ; bufferedUART:io1|dataOut[6]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.087      ; 0.791      ;
; 0.057  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[16]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.771      ; 1.480      ;
; 0.068  ; bufferedUART:io1|rxBuffer~106          ; bufferedUART:io1|dataOut[5]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.091      ; 0.811      ;
; 0.074  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1]  ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.141      ; 0.367      ;
; 0.074  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2]  ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.141      ; 0.367      ;
; 0.074  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0]  ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.141      ; 0.367      ;
; 0.080  ; sd_controller_NealC:sd1|block_write    ; sd_controller_NealC:sd1|block_write     ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.135      ; 0.367      ;
; 0.080  ; sd_controller_NealC:sd1|block_read     ; sd_controller_NealC:sd1|block_read      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.135      ; 0.367      ;
; 0.080  ; sd_controller_NealC:sd1|address[24]    ; sd_controller_NealC:sd1|address[24]     ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.135      ; 0.367      ;
; 0.080  ; sd_controller_NealC:sd1|address[16]    ; sd_controller_NealC:sd1|address[16]     ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.135      ; 0.367      ;
; 0.080  ; sd_controller_NealC:sd1|address[8]     ; sd_controller_NealC:sd1|address[8]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.135      ; 0.367      ;
; 0.081  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[23]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.781      ; 1.514      ;
; 0.081  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[22]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.781      ; 1.514      ;
; 0.081  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[21]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.781      ; 1.514      ;
; 0.081  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[20]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.781      ; 1.514      ;
; 0.081  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[19]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.781      ; 1.514      ;
; 0.081  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[18]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.781      ; 1.514      ;
; 0.081  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[17]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.781      ; 1.514      ;
; 0.083  ; SBCTextDisplayRGB:io2|kbBuffer~50      ; SBCTextDisplayRGB:io2|dataOut[4]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.508      ; 0.743      ;
; 0.089  ; bufferedUART:io1|rxBuffer~72           ; bufferedUART:io1|dataOut[3]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.082      ; 0.823      ;
; 0.091  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[15]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.781      ; 1.524      ;
; 0.091  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[14]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.781      ; 1.524      ;
; 0.091  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[13]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.781      ; 1.524      ;
; 0.091  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[11]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.781      ; 1.524      ;
; 0.091  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[10]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.781      ; 1.524      ;
; 0.091  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[9]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.781      ; 1.524      ;
; 0.093  ; bufferedUART:io1|rxBuffer~56           ; bufferedUART:io1|dataOut[3]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.071      ; 0.816      ;
; 0.119  ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.142      ; 0.413      ;
; 0.127  ; bufferedUART:io1|rxBuffer~66           ; bufferedUART:io1|dataOut[5]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.087      ; 0.866      ;
; 0.135  ; bufferedUART:io1|rxBuffer~135          ; bufferedUART:io1|dataOut[2]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.086      ; 0.873      ;
; 0.155  ; sd_controller_NealC:sd1|sdhc           ; sd_controller_NealC:sd1|address[16]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.106      ; 0.913      ;
; 0.163  ; bufferedUART:io1|rxBuffer~87           ; bufferedUART:io1|dataOut[2]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.083      ; 0.898      ;
; 0.164  ; bufferedUART:io1|rxBuffer~139          ; bufferedUART:io1|dataOut[6]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.091      ; 0.907      ;
; 0.174  ; bufferedUART:io1|rxBuffer~97           ; bufferedUART:io1|dataOut[4]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.070      ; 0.896      ;
; 0.188  ; sd_controller_NealC:sd1|sdhc           ; sd_controller_NealC:sd1|address[10]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.116      ; 0.956      ;
; 0.190  ; sd_controller_NealC:sd1|sdhc           ; sd_controller_NealC:sd1|address[14]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.116      ; 0.958      ;
; 0.192  ; bufferedUART:io1|rxBuffer~75           ; bufferedUART:io1|dataOut[6]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.087      ; 0.931      ;
; 0.197  ; sd_controller_NealC:sd1|sdhc           ; sd_controller_NealC:sd1|address[24]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.124      ; 0.973      ;
; 0.198  ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[6]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.519      ; 0.869      ;
; 0.198  ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[3]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.519      ; 0.869      ;
; 0.198  ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[5]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.519      ; 0.869      ;
; 0.198  ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[2]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.519      ; 0.869      ;
; 0.205  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|din_latched[0]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.757      ; 1.614      ;
; 0.205  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|din_latched[1]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.757      ; 1.614      ;
; 0.205  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|din_latched[2]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.757      ; 1.614      ;
; 0.205  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|din_latched[3]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.757      ; 1.614      ;
; 0.205  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|din_latched[4]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.757      ; 1.614      ;
; 0.205  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|din_latched[5]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.757      ; 1.614      ;
; 0.205  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|din_latched[6]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.757      ; 1.614      ;
; 0.205  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|din_latched[7]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.757      ; 1.614      ;
; 0.206  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[3]        ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.372      ; 0.730      ;
; 0.206  ; bufferedUART:io1|rxBuffer~47           ; bufferedUART:io1|dataOut[2]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.084      ; 0.942      ;
; 0.207  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[6]        ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.372      ; 0.731      ;
; 0.207  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[5]        ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.372      ; 0.731      ;
; 0.211  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[2]        ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.372      ; 0.735      ;
; 0.211  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[12]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.782      ; 1.645      ;
; 0.213  ; sd_controller_NealC:sd1|sd_read_flag   ; sd_controller_NealC:sd1|host_read_flag  ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 0.533      ; 0.398      ;
; 0.214  ; bufferedUART:io1|rxBuffer~57           ; bufferedUART:io1|dataOut[4]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.071      ; 0.937      ;
; 0.215  ; n_RomActive                            ; n_RomActive                             ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.000      ; 0.367      ;
; 0.219  ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.142      ; 0.513      ;
; 0.219  ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.142      ; 0.513      ;
; 0.222  ; sd_controller_NealC:sd1|sdhc           ; sd_controller_NealC:sd1|address[8]      ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.124      ; 0.998      ;
; 0.223  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2]  ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.141      ; 0.516      ;
; 0.224  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1]  ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.141      ; 0.517      ;
; 0.235  ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.142      ; 0.529      ;
; 0.236  ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.142      ; 0.530      ;
; 0.238  ; bufferedUART:io1|rxBuffer~33           ; bufferedUART:io1|dataOut[4]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.074      ; 0.964      ;
; 0.246  ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.142      ; 0.540      ;
+--------+----------------------------------------+-----------------------------------------+--------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpuClock'                                                                                                                         ;
+--------+---------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                        ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; -0.548 ; T80s:cpu1|IORQ_n                ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.846      ; 1.591      ;
; -0.541 ; T80s:cpu1|IORQ_n                ; T80s:cpu1|DI_Reg[3]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.846      ; 1.598      ;
; -0.541 ; T80s:cpu1|IORQ_n                ; T80s:cpu1|DI_Reg[1]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.846      ; 1.598      ;
; -0.428 ; T80s:cpu1|IORQ_n                ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.831      ; 1.696      ;
; -0.255 ; T80s:cpu1|IORQ_n                ; T80s:cpu1|T80:u0|IR[2]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.831      ; 1.869      ;
; -0.225 ; T80s:cpu1|IORQ_n                ; T80s:cpu1|DI_Reg[5]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.833      ; 1.901      ;
; -0.195 ; T80s:cpu1|IORQ_n                ; T80s:cpu1|DI_Reg[6]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.833      ; 1.931      ;
; -0.172 ; T80s:cpu1|IORQ_n                ; T80s:cpu1|DI_Reg[4]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.832      ; 1.953      ;
; -0.140 ; T80s:cpu1|IORQ_n                ; T80s:cpu1|T80:u0|IR[0]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.832      ; 1.985      ;
; -0.123 ; T80s:cpu1|IORQ_n                ; T80s:cpu1|T80:u0|IR[3]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.831      ; 2.001      ;
; -0.113 ; T80s:cpu1|IORQ_n                ; T80s:cpu1|T80:u0|IR[1]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.832      ; 2.012      ;
; -0.048 ; T80s:cpu1|IORQ_n                ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.846      ; 1.591      ;
; -0.041 ; T80s:cpu1|IORQ_n                ; T80s:cpu1|DI_Reg[7]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.832      ; 2.084      ;
; -0.041 ; T80s:cpu1|IORQ_n                ; T80s:cpu1|DI_Reg[3]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.846      ; 1.598      ;
; -0.041 ; T80s:cpu1|IORQ_n                ; T80s:cpu1|DI_Reg[1]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.846      ; 1.598      ;
; 0.018  ; sd_controller_NealC:sd1|dout[6] ; T80s:cpu1|DI_Reg[6]            ; sdClock          ; cpuClock    ; 0.000        ; 0.681      ; 0.851      ;
; 0.021  ; T80s:cpu1|IORQ_n                ; T80s:cpu1|T80:u0|IR[5]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.832      ; 2.146      ;
; 0.030  ; sd_controller_NealC:sd1|dout[5] ; T80s:cpu1|DI_Reg[5]            ; sdClock          ; cpuClock    ; 0.000        ; 0.681      ; 0.863      ;
; 0.042  ; T80s:cpu1|T80:u0|A[1]           ; T80s:cpu1|DI_Reg[0]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.373      ; 1.567      ;
; 0.049  ; T80s:cpu1|T80:u0|A[1]           ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.373      ; 1.574      ;
; 0.049  ; T80s:cpu1|T80:u0|A[1]           ; T80s:cpu1|DI_Reg[1]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.373      ; 1.574      ;
; 0.072  ; T80s:cpu1|IORQ_n                ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.831      ; 1.696      ;
; 0.073  ; T80s:cpu1|IORQ_n                ; T80s:cpu1|T80:u0|IR[4]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.831      ; 2.197      ;
; 0.086  ; T80s:cpu1|T80:u0|A[2]           ; T80s:cpu1|DI_Reg[0]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.373      ; 1.611      ;
; 0.093  ; T80s:cpu1|T80:u0|A[2]           ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.373      ; 1.618      ;
; 0.093  ; T80s:cpu1|T80:u0|A[2]           ; T80s:cpu1|DI_Reg[1]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.373      ; 1.618      ;
; 0.124  ; T80s:cpu1|IORQ_n                ; T80s:cpu1|T80:u0|IR[7]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.832      ; 2.249      ;
; 0.142  ; sd_controller_NealC:sd1|dout[4] ; T80s:cpu1|DI_Reg[4]            ; sdClock          ; cpuClock    ; 0.000        ; 0.680      ; 0.974      ;
; 0.158  ; T80s:cpu1|IORQ_n                ; T80s:cpu1|T80:u0|IR[6]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.829      ; 2.280      ;
; 0.162  ; T80s:cpu1|T80:u0|A[1]           ; T80s:cpu1|DI_Reg[2]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.358      ; 1.672      ;
; 0.196  ; T80s:cpu1|T80:u0|A[3]           ; T80s:cpu1|DI_Reg[0]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.286      ; 1.634      ;
; 0.200  ; T80s:cpu1|T80:u0|A[3]           ; T80s:cpu1|DI_Reg[1]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.286      ; 1.638      ;
; 0.202  ; T80s:cpu1|T80:u0|A[3]           ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.286      ; 1.640      ;
; 0.206  ; T80s:cpu1|T80:u0|A[2]           ; T80s:cpu1|DI_Reg[2]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.358      ; 1.716      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[0]      ; T80s:cpu1|T80:u0|TState[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[1]      ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[2]      ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|Alternate      ; T80s:cpu1|T80:u0|Alternate     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|R[7]           ; T80s:cpu1|T80:u0|R[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|Halt_FF        ; T80s:cpu1|T80:u0|Halt_FF       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|BTR_r          ; T80s:cpu1|T80:u0|BTR_r         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|IntE_FF2       ; T80s:cpu1|T80:u0|IntE_FF2      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|MCycle[0]      ; T80s:cpu1|T80:u0|MCycle[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.221  ; sd_controller_NealC:sd1|dout[7] ; T80s:cpu1|DI_Reg[7]            ; sdClock          ; cpuClock    ; 0.000        ; 0.680      ; 1.053      ;
; 0.239  ; T80s:cpu1|T80:u0|Ap[1]          ; T80s:cpu1|T80:u0|ACC[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.391      ;
; 0.245  ; T80s:cpu1|IORQ_n                ; T80s:cpu1|T80:u0|IR[2]         ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.831      ; 1.869      ;
; 0.252  ; T80s:cpu1|T80:u0|A[3]           ; T80s:cpu1|DI_Reg[2]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.271      ; 1.675      ;
; 0.252  ; sd_controller_NealC:sd1|dout[0] ; T80s:cpu1|DI_Reg[0]            ; sdClock          ; cpuClock    ; 0.000        ; 0.694      ; 1.098      ;
; 0.271  ; T80s:cpu1|T80:u0|ACC[5]         ; T80s:cpu1|T80:u0|I[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.423      ;
; 0.271  ; T80s:cpu1|T80:u0|ACC[4]         ; T80s:cpu1|T80:u0|I[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.423      ;
; 0.275  ; T80s:cpu1|IORQ_n                ; T80s:cpu1|DI_Reg[5]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.833      ; 1.901      ;
; 0.276  ; sd_controller_NealC:sd1|dout[5] ; T80s:cpu1|T80:u0|IR[5]         ; sdClock          ; cpuClock    ; 0.000        ; 0.680      ; 1.108      ;
; 0.290  ; T80s:cpu1|T80:u0|I[0]           ; T80s:cpu1|T80:u0|A[8]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.442      ;
; 0.290  ; T80s:cpu1|T80:u0|I[6]           ; T80s:cpu1|T80:u0|A[14]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.442      ;
; 0.291  ; sd_controller_NealC:sd1|dout[1] ; T80s:cpu1|DI_Reg[1]            ; sdClock          ; cpuClock    ; 0.000        ; 0.694      ; 1.137      ;
; 0.305  ; T80s:cpu1|IORQ_n                ; T80s:cpu1|DI_Reg[6]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.833      ; 1.931      ;
; 0.305  ; sd_controller_NealC:sd1|dout[3] ; T80s:cpu1|DI_Reg[3]            ; sdClock          ; cpuClock    ; 0.000        ; 0.694      ; 1.151      ;
; 0.306  ; T80s:cpu1|T80:u0|ACC[2]         ; T80s:cpu1|T80:u0|I[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.458      ;
; 0.314  ; sd_controller_NealC:sd1|dout[2] ; T80s:cpu1|DI_Reg[2]            ; sdClock          ; cpuClock    ; 0.000        ; 0.694      ; 1.160      ;
; 0.327  ; T80s:cpu1|T80:u0|ACC[0]         ; T80s:cpu1|T80:u0|Ap[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.479      ;
; 0.328  ; T80s:cpu1|IORQ_n                ; T80s:cpu1|DI_Reg[4]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.832      ; 1.953      ;
; 0.332  ; T80s:cpu1|T80:u0|ACC[1]         ; T80s:cpu1|T80:u0|Ap[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.484      ;
; 0.334  ; T80s:cpu1|T80:u0|F[5]           ; T80s:cpu1|T80:u0|Fp[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.486      ;
; 0.335  ; T80s:cpu1|T80:u0|A[1]           ; T80s:cpu1|T80:u0|IR[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 1.358      ; 1.845      ;
; 0.337  ; T80s:cpu1|T80:u0|ACC[3]         ; T80s:cpu1|T80:u0|Ap[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.489      ;
; 0.338  ; T80s:cpu1|T80:u0|XY_State[1]    ; T80s:cpu1|T80:u0|RegAddrB_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.490      ;
; 0.338  ; T80s:cpu1|T80:u0|F[4]           ; T80s:cpu1|T80:u0|Fp[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.490      ;
; 0.341  ; T80s:cpu1|T80:u0|A[7]           ; T80s:cpu1|DI_Reg[0]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.286      ; 1.779      ;
; 0.345  ; T80s:cpu1|T80:u0|F[0]           ; T80s:cpu1|T80:u0|Fp[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.497      ;
; 0.348  ; T80s:cpu1|T80:u0|A[7]           ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.286      ; 1.786      ;
; 0.348  ; T80s:cpu1|T80:u0|A[7]           ; T80s:cpu1|DI_Reg[1]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.286      ; 1.786      ;
; 0.355  ; T80s:cpu1|T80:u0|R[0]           ; T80s:cpu1|T80:u0|R[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.507      ;
; 0.358  ; T80s:cpu1|T80:u0|R[1]           ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; T80s:cpu1|T80:u0|R[6]           ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; T80s:cpu1|T80:u0|ACC[1]         ; T80s:cpu1|T80:u0|I[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 0.512      ;
; 0.359  ; T80s:cpu1|T80:u0|Ap[3]          ; T80s:cpu1|T80:u0|ACC[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; T80s:cpu1|IORQ_n                ; T80s:cpu1|T80:u0|IR[0]         ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.832      ; 1.985      ;
; 0.363  ; T80s:cpu1|T80:u0|I[1]           ; T80s:cpu1|T80:u0|A[9]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; T80s:cpu1|T80:u0|MCycle[1]      ; T80s:cpu1|T80:u0|MCycle[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; T80s:cpu1|T80:u0|Alternate      ; T80s:cpu1|T80:u0|RegAddrB_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.515      ;
; 0.371  ; T80s:cpu1|T80:u0|R[2]           ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; sd_controller_NealC:sd1|dout[6] ; T80s:cpu1|T80:u0|IR[6]         ; sdClock          ; cpuClock    ; 0.000        ; 0.677      ; 1.200      ;
; 0.372  ; T80s:cpu1|T80:u0|R[4]           ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; T80s:cpu1|T80:u0|R[5]           ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; T80s:cpu1|T80:u0|I[7]           ; T80s:cpu1|T80:u0|A[15]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; T80s:cpu1|RD_n                  ; T80s:cpu1|DI_Reg[0]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.051      ; 1.576      ;
; 0.377  ; T80s:cpu1|IORQ_n                ; T80s:cpu1|T80:u0|IR[3]         ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.831      ; 2.001      ;
; 0.378  ; T80s:cpu1|T80:u0|XY_Ind         ; T80s:cpu1|T80:u0|RegAddrB_r[0] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.530      ;
; 0.379  ; T80s:cpu1|T80:u0|A[2]           ; T80s:cpu1|T80:u0|IR[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 1.358      ; 1.889      ;
; 0.380  ; T80s:cpu1|RD_n                  ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.051      ; 1.583      ;
; 0.380  ; T80s:cpu1|RD_n                  ; T80s:cpu1|DI_Reg[1]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.051      ; 1.583      ;
; 0.386  ; sd_controller_NealC:sd1|dout[7] ; T80s:cpu1|T80:u0|IR[7]         ; sdClock          ; cpuClock    ; 0.000        ; 0.680      ; 1.218      ;
; 0.387  ; T80s:cpu1|IORQ_n                ; T80s:cpu1|T80:u0|IR[1]         ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.832      ; 2.012      ;
; 0.387  ; T80s:cpu1|T80:u0|A[3]           ; T80s:cpu1|DI_Reg[7]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.272      ; 1.811      ;
; 0.387  ; sd_controller_NealC:sd1|dout[4] ; T80s:cpu1|T80:u0|IR[4]         ; sdClock          ; cpuClock    ; 0.000        ; 0.679      ; 1.218      ;
; 0.393  ; T80s:cpu1|T80:u0|A[3]           ; T80s:cpu1|DI_Reg[4]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.272      ; 1.817      ;
; 0.395  ; T80s:cpu1|T80:u0|A[1]           ; T80s:cpu1|DI_Reg[5]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.360      ; 1.907      ;
; 0.395  ; T80s:cpu1|T80:u0|A[1]           ; T80s:cpu1|DI_Reg[6]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.360      ; 1.907      ;
; 0.406  ; T80s:cpu1|WR_n                  ; T80s:cpu1|DI_Reg[0]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.051      ; 1.609      ;
; 0.413  ; T80s:cpu1|WR_n                  ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.051      ; 1.616      ;
+--------+---------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'serialClkCount[15]'                                                                                                                                        ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.081 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.142      ; 1.516      ;
; 0.082 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txd                    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.143      ; 1.518      ;
; 0.215 ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|rxBitCount[2]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|rxBitCount[3]          ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|rxState.stopBit        ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txBitCount[1]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txBitCount[2]          ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txBitCount[3]          ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txState.stopBit        ; bufferedUART:io1|txState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txByteSent             ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[7]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txd                    ; bufferedUART:io1|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; bufferedUART:io1|txBuffer[5]            ; bufferedUART:io1|txBuffer[4]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.393      ;
; 0.248 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~120           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxCurrentByteBuffer[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.401      ;
; 0.251 ; bufferedUART:io1|rxClockCount[5]        ; bufferedUART:io1|rxClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.403      ;
; 0.253 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~122           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.405      ;
; 0.329 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~124           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxCurrentByteBuffer[6] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~117           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.482      ;
; 0.332 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~78            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.141      ; 1.766      ;
; 0.332 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~83            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.141      ; 1.766      ;
; 0.332 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~84            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.141      ; 1.766      ;
; 0.332 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~81            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.141      ; 1.766      ;
; 0.332 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~77            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.141      ; 1.766      ;
; 0.332 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.484      ;
; 0.334 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxCurrentByteBuffer[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.486      ;
; 0.337 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~121           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.489      ;
; 0.338 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~126           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.138      ; 1.769      ;
; 0.338 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~131           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.138      ; 1.769      ;
; 0.338 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~132           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.138      ; 1.769      ;
; 0.338 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~128           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.138      ; 1.769      ;
; 0.338 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~130           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.138      ; 1.769      ;
; 0.338 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~129           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.138      ; 1.769      ;
; 0.338 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~127           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.138      ; 1.769      ;
; 0.338 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~125           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.138      ; 1.769      ;
; 0.339 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~54            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.145      ; 1.777      ;
; 0.339 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~59            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.145      ; 1.777      ;
; 0.339 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~60            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.145      ; 1.777      ;
; 0.339 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~56            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.145      ; 1.777      ;
; 0.339 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~58            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.145      ; 1.777      ;
; 0.339 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~57            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.145      ; 1.777      ;
; 0.339 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~55            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.145      ; 1.777      ;
; 0.339 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~53            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.145      ; 1.777      ;
; 0.347 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[6]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.141      ; 1.781      ;
; 0.347 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[5]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.141      ; 1.781      ;
; 0.347 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[4]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.141      ; 1.781      ;
; 0.347 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[3]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.141      ; 1.781      ;
; 0.347 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[2]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.141      ; 1.781      ;
; 0.347 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[1]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.141      ; 1.781      ;
; 0.347 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[0]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.141      ; 1.781      ;
; 0.347 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 0.500      ;
; 0.347 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 0.500      ;
; 0.350 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~98            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.138      ; 1.781      ;
; 0.357 ; bufferedUART:io1|txBuffer[1]            ; bufferedUART:io1|txBuffer[0]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~102           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.138      ; 1.789      ;
; 0.358 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~107           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.138      ; 1.789      ;
; 0.358 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~108           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.138      ; 1.789      ;
; 0.358 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~104           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.138      ; 1.789      ;
; 0.358 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~106           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.138      ; 1.789      ;
; 0.358 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~105           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.138      ; 1.789      ;
; 0.358 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~103           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.138      ; 1.789      ;
; 0.358 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~101           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.138      ; 1.789      ;
; 0.360 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; bufferedUART:io1|txClockCount[0]        ; bufferedUART:io1|txClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.513      ;
; 0.364 ; bufferedUART:io1|rxInPointer[4]         ; bufferedUART:io1|rxInPointer[4]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; bufferedUART:io1|txClockCount[2]        ; bufferedUART:io1|txClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; bufferedUART:io1|txBuffer[4]            ; bufferedUART:io1|txBuffer[3]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.518      ;
; 0.368 ; bufferedUART:io1|txBuffer[2]            ; bufferedUART:io1|txBuffer[1]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; bufferedUART:io1|txClockCount[4]        ; bufferedUART:io1|txClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; bufferedUART:io1|txBuffer[3]            ; bufferedUART:io1|txBuffer[2]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.521      ;
; 0.372 ; bufferedUART:io1|rxClockCount[3]        ; bufferedUART:io1|rxClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; bufferedUART:io1|txBuffer[6]            ; bufferedUART:io1|txBuffer[5]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.524      ;
; 0.379 ; bufferedUART:io1|txClockCount[1]        ; bufferedUART:io1|txClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.531      ;
; 0.381 ; bufferedUART:io1|txClockCount[3]        ; bufferedUART:io1|txClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; bufferedUART:io1|txClockCount[5]        ; bufferedUART:io1|txClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.534      ;
; 0.387 ; bufferedUART:io1|rxInPointer[2]         ; bufferedUART:io1|rxInPointer[2]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.539      ;
; 0.395 ; bufferedUART:io1|rxInPointer[5]         ; bufferedUART:io1|rxInPointer[5]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.547      ;
; 0.406 ; bufferedUART:io1|rxInPointer[3]         ; bufferedUART:io1|rxInPointer[3]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.558      ;
; 0.416 ; bufferedUART:io1|rxInPointer[0]         ; bufferedUART:io1|rxInPointer[0]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.568      ;
; 0.416 ; bufferedUART:io1|rxInPointer[1]         ; bufferedUART:io1|rxInPointer[1]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.568      ;
; 0.420 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~23            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 0.573      ;
; 0.421 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~55            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 0.574      ;
; 0.423 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~118           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.575      ;
; 0.425 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxCurrentByteBuffer[0] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.577      ;
; 0.442 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~14            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.145      ; 1.880      ;
; 0.442 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~19            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.145      ; 1.880      ;
; 0.442 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~20            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.145      ; 1.880      ;
; 0.442 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~16            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.145      ; 1.880      ;
; 0.442 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~18            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.145      ; 1.880      ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sdClock'                                                                                                                                                                  ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; sd_controller_NealC:sd1|dout[1]                       ; sd_controller_NealC:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|dout[6]                       ; sd_controller_NealC:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|dout[7]                       ; sd_controller_NealC:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|dout[3]                       ; sd_controller_NealC:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|block_start_ack               ; sd_controller_NealC:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|block_busy                    ; sd_controller_NealC:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|dout[5]                       ; sd_controller_NealC:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|return_state.read_block_wait  ; sd_controller_NealC:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|return_state.write_block_init ; sd_controller_NealC:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|state.read_block_data         ; sd_controller_NealC:sd1|state.read_block_data         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|state.init                    ; sd_controller_NealC:sd1|state.init                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|return_state.cmd8             ; sd_controller_NealC:sd1|return_state.cmd8             ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|return_state.cardsel          ; sd_controller_NealC:sd1|return_state.cardsel          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|return_state.cmd55            ; sd_controller_NealC:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|return_state.acmd41           ; sd_controller_NealC:sd1|return_state.acmd41           ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|return_state.poll_cmd         ; sd_controller_NealC:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|init_busy                     ; sd_controller_NealC:sd1|init_busy                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|dout[4]                       ; sd_controller_NealC:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|dout[2]                       ; sd_controller_NealC:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|sd_write_flag                 ; sd_controller_NealC:sd1|sd_write_flag                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|response_mode                 ; sd_controller_NealC:sd1|response_mode                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|state.send_cmd                ; sd_controller_NealC:sd1|state.send_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|state.send_regreq             ; sd_controller_NealC:sd1|state.send_regreq             ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|state.receive_ocr_wait        ; sd_controller_NealC:sd1|state.receive_ocr_wait        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|state.receive_byte            ; sd_controller_NealC:sd1|state.receive_byte            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|dout[0]                       ; sd_controller_NealC:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|led_on_count[0]               ; sd_controller_NealC:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|sdhc                          ; sd_controller_NealC:sd1|sdhc                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|cmd_out[1]                    ; sd_controller_NealC:sd1|cmd_out[1]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|cmd_out[3]                    ; sd_controller_NealC:sd1|cmd_out[3]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|cmd_out[4]                    ; sd_controller_NealC:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|cmd_out[7]                    ; sd_controller_NealC:sd1|cmd_out[7]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|cmd_out[38]                   ; sd_controller_NealC:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|sdCS                          ; sd_controller_NealC:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|cmd_out[40]                   ; sd_controller_NealC:sd1|cmd_out[40]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|cmd_out[41]                   ; sd_controller_NealC:sd1|cmd_out[41]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|cmd_out[42]                   ; sd_controller_NealC:sd1|cmd_out[42]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|cmd_out[43]                   ; sd_controller_NealC:sd1|cmd_out[43]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|cmd_out[44]                   ; sd_controller_NealC:sd1|cmd_out[44]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|cmd_out[45]                   ; sd_controller_NealC:sd1|cmd_out[45]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|cmd_out[47]                   ; sd_controller_NealC:sd1|cmd_out[47]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|cmd_mode                      ; sd_controller_NealC:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; sd_controller_NealC:sd1|recv_data[16]                 ; sd_controller_NealC:sd1|recv_data[17]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; sd_controller_NealC:sd1|recv_data[18]                 ; sd_controller_NealC:sd1|recv_data[19]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.389      ;
; 0.239 ; sd_controller_NealC:sd1|recv_data[19]                 ; sd_controller_NealC:sd1|recv_data[20]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sd_controller_NealC:sd1|recv_data[22]                 ; sd_controller_NealC:sd1|recv_data[23]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sd_controller_NealC:sd1|recv_data[26]                 ; sd_controller_NealC:sd1|recv_data[27]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sd_controller_NealC:sd1|recv_data[27]                 ; sd_controller_NealC:sd1|recv_data[28]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; sd_controller_NealC:sd1|recv_data[12]                 ; sd_controller_NealC:sd1|recv_data[13]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sd_controller_NealC:sd1|recv_data[23]                 ; sd_controller_NealC:sd1|recv_data[24]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; sd_controller_NealC:sd1|recv_data[10]                 ; sd_controller_NealC:sd1|recv_data[11]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sd_controller_NealC:sd1|recv_data[14]                 ; sd_controller_NealC:sd1|recv_data[15]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sd_controller_NealC:sd1|recv_data[30]                 ; sd_controller_NealC:sd1|recv_data[31]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; sd_controller_NealC:sd1|recv_data[1]                  ; sd_controller_NealC:sd1|recv_data[2]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; sd_controller_NealC:sd1|recv_data[11]                 ; sd_controller_NealC:sd1|recv_data[12]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; sd_controller_NealC:sd1|recv_data[13]                 ; sd_controller_NealC:sd1|recv_data[14]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; sd_controller_NealC:sd1|recv_data[7]                  ; sd_controller_NealC:sd1|recv_data[8]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; sd_controller_NealC:sd1|recv_data[8]                  ; sd_controller_NealC:sd1|recv_data[9]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.395      ;
; 0.247 ; sd_controller_NealC:sd1|response_mode                 ; sd_controller_NealC:sd1|\fsm:bit_counter[0]           ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.399      ;
; 0.260 ; sd_controller_NealC:sd1|recv_data[0]                  ; sd_controller_NealC:sd1|recv_data[1]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.412      ;
; 0.295 ; sd_controller_NealC:sd1|cmd_out[4]                    ; sd_controller_NealC:sd1|cmd_out[5]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.447      ;
; 0.297 ; sd_controller_NealC:sd1|cmd_out[5]                    ; sd_controller_NealC:sd1|cmd_out[6]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.449      ;
; 0.327 ; sd_controller_NealC:sd1|data_sig[2]                   ; sd_controller_NealC:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller_NealC:sd1|data_sig[5]                   ; sd_controller_NealC:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller_NealC:sd1|data_sig[6]                   ; sd_controller_NealC:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; sd_controller_NealC:sd1|data_sig[1]                   ; sd_controller_NealC:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; sd_controller_NealC:sd1|data_sig[4]                   ; sd_controller_NealC:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.480      ;
; 0.330 ; sd_controller_NealC:sd1|data_sig[3]                   ; sd_controller_NealC:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.338 ; sd_controller_NealC:sd1|state.write_block_cmd         ; sd_controller_NealC:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.490      ;
; 0.344 ; sd_controller_NealC:sd1|return_state.cmd8             ; sd_controller_NealC:sd1|state.cmd8                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.496      ;
; 0.357 ; sd_controller_NealC:sd1|cmd_out[53]                   ; sd_controller_NealC:sd1|cmd_out[54]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.509      ;
; 0.359 ; sd_controller_NealC:sd1|cmd_out[21]                   ; sd_controller_NealC:sd1|cmd_out[22]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; sd_controller_NealC:sd1|cmd_out[28]                   ; sd_controller_NealC:sd1|cmd_out[29]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; sd_controller_NealC:sd1|cmd_out[10]                   ; sd_controller_NealC:sd1|cmd_out[11]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; sd_controller_NealC:sd1|cmd_out[12]                   ; sd_controller_NealC:sd1|cmd_out[13]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; sd_controller_NealC:sd1|cmd_out[50]                   ; sd_controller_NealC:sd1|cmd_out[51]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; sd_controller_NealC:sd1|cmd_out[48]                   ; sd_controller_NealC:sd1|cmd_out[49]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; sd_controller_NealC:sd1|led_on_count[2]               ; sd_controller_NealC:sd1|led_on_count[2]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; sd_controller_NealC:sd1|cmd_out[8]                    ; sd_controller_NealC:sd1|cmd_out[9]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; sd_controller_NealC:sd1|recv_data[6]                  ; sd_controller_NealC:sd1|recv_data[7]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; sd_controller_NealC:sd1|led_on_count[5]               ; sd_controller_NealC:sd1|led_on_count[5]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; sd_controller_NealC:sd1|cmd_out[14]                   ; sd_controller_NealC:sd1|cmd_out[15]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; sd_controller_NealC:sd1|cmd_out[54]                   ; sd_controller_NealC:sd1|cmd_out[55]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; sd_controller_NealC:sd1|recv_data[1]                  ; sd_controller_NealC:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; sd_controller_NealC:sd1|response_mode                 ; sd_controller_NealC:sd1|\fsm:bit_counter[2]           ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; sd_controller_NealC:sd1|recv_data[4]                  ; sd_controller_NealC:sd1|recv_data[5]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; sd_controller_NealC:sd1|recv_data[4]                  ; sd_controller_NealC:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; sd_controller_NealC:sd1|cmd_out[11]                   ; sd_controller_NealC:sd1|cmd_out[12]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; sd_controller_NealC:sd1|cmd_out[13]                   ; sd_controller_NealC:sd1|cmd_out[14]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; sd_controller_NealC:sd1|cmd_out[29]                   ; sd_controller_NealC:sd1|cmd_out[30]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; sd_controller_NealC:sd1|cmd_out[34]                   ; sd_controller_NealC:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; sd_controller_NealC:sd1|cmd_out[52]                   ; sd_controller_NealC:sd1|cmd_out[53]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; sd_controller_NealC:sd1|recv_data[2]                  ; sd_controller_NealC:sd1|recv_data[3]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; sd_controller_NealC:sd1|cmd_out[9]                    ; sd_controller_NealC:sd1|cmd_out[10]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; sd_controller_NealC:sd1|cmd_out[20]                   ; sd_controller_NealC:sd1|cmd_out[21]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; sd_controller_NealC:sd1|cmd_out[33]                   ; sd_controller_NealC:sd1|cmd_out[34]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; sd_controller_NealC:sd1|clkCount[5]                   ; sd_controller_NealC:sd1|clkCount[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; sd_controller_NealC:sd1|cmd_out[18]                   ; sd_controller_NealC:sd1|cmd_out[19]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; sd_controller_NealC:sd1|cmd_out[35]                   ; sd_controller_NealC:sd1|cmd_out[36]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; sd_controller_NealC:sd1|cmd_out[17]                   ; sd_controller_NealC:sd1|cmd_out[18]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.525      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.655 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.710     ; 1.477      ;
; -1.655 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.710     ; 1.477      ;
; -1.655 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.710     ; 1.477      ;
; -1.655 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.710     ; 1.477      ;
; -1.655 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.710     ; 1.477      ;
; -1.655 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.710     ; 1.477      ;
; -1.655 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.710     ; 1.477      ;
; -1.655 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.710     ; 1.477      ;
; -1.655 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.710     ; 1.477      ;
; -1.655 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.710     ; 1.477      ;
; -1.649 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 1.472      ;
; -1.649 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 1.472      ;
; -1.649 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 1.472      ;
; -1.649 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 1.472      ;
; -1.631 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.690     ; 1.473      ;
; -1.631 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.690     ; 1.473      ;
; -1.631 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.690     ; 1.473      ;
; -1.631 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.690     ; 1.473      ;
; -1.631 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.690     ; 1.473      ;
; -1.631 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.690     ; 1.473      ;
; -1.631 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.690     ; 1.473      ;
; -1.631 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.690     ; 1.473      ;
; -1.631 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.690     ; 1.473      ;
; -1.631 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.690     ; 1.473      ;
; -1.625 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.689     ; 1.468      ;
; -1.625 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.689     ; 1.468      ;
; -1.625 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.689     ; 1.468      ;
; -1.625 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.689     ; 1.468      ;
; -1.621 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.714     ; 1.439      ;
; -1.621 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.714     ; 1.439      ;
; -1.621 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.714     ; 1.439      ;
; -1.621 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.714     ; 1.439      ;
; -1.621 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.714     ; 1.439      ;
; -1.621 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.714     ; 1.439      ;
; -1.621 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.714     ; 1.439      ;
; -1.621 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.714     ; 1.439      ;
; -1.621 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.714     ; 1.439      ;
; -1.621 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.714     ; 1.439      ;
; -1.620 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.715     ; 1.437      ;
; -1.620 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.715     ; 1.437      ;
; -1.620 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.715     ; 1.437      ;
; -1.597 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.694     ; 1.435      ;
; -1.597 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.694     ; 1.435      ;
; -1.597 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.694     ; 1.435      ;
; -1.597 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.694     ; 1.435      ;
; -1.597 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.694     ; 1.435      ;
; -1.597 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.694     ; 1.435      ;
; -1.597 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.694     ; 1.435      ;
; -1.597 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.694     ; 1.435      ;
; -1.597 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.694     ; 1.435      ;
; -1.597 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.694     ; 1.435      ;
; -1.596 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.695     ; 1.433      ;
; -1.596 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.695     ; 1.433      ;
; -1.596 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.695     ; 1.433      ;
; -1.481 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.714     ; 1.299      ;
; -1.481 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.714     ; 1.299      ;
; -1.481 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.714     ; 1.299      ;
; -1.481 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.714     ; 1.299      ;
; -1.481 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.714     ; 1.299      ;
; -1.481 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.714     ; 1.299      ;
; -1.481 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.714     ; 1.299      ;
; -1.481 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.714     ; 1.299      ;
; -1.481 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.714     ; 1.299      ;
; -1.481 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.714     ; 1.299      ;
; -1.475 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.713     ; 1.294      ;
; -1.475 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.713     ; 1.294      ;
; -1.475 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.713     ; 1.294      ;
; -1.475 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.713     ; 1.294      ;
; -1.447 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.261      ;
; -1.447 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.261      ;
; -1.447 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.261      ;
; -1.447 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.261      ;
; -1.447 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.261      ;
; -1.447 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.261      ;
; -1.447 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.261      ;
; -1.447 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.261      ;
; -1.447 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.261      ;
; -1.447 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.261      ;
; -1.446 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.719     ; 1.259      ;
; -1.446 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.719     ; 1.259      ;
; -1.446 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.719     ; 1.259      ;
; -1.129 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.582      ; 2.243      ;
; -1.129 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.582      ; 2.243      ;
; -1.129 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.582      ; 2.243      ;
; -1.129 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.582      ; 2.243      ;
; -1.129 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.582      ; 2.243      ;
; -1.129 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.582      ; 2.243      ;
; -1.129 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.582      ; 2.243      ;
; -1.129 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.582      ; 2.243      ;
; -1.129 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.582      ; 2.243      ;
; -1.129 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.582      ; 2.243      ;
; -1.123 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.583      ; 2.238      ;
; -1.123 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.583      ; 2.238      ;
; -1.123 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.583      ; 2.238      ;
; -1.123 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.583      ; 2.238      ;
; -1.095 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.578      ; 2.205      ;
; -1.095 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.578      ; 2.205      ;
; -1.095 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.578      ; 2.205      ;
; -1.095 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.578      ; 2.205      ;
; -1.095 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.578      ; 2.205      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'sdClock'                                                                                                                             ;
+-------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.002 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 1.030      ;
; 0.002 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 1.030      ;
; 0.002 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 1.030      ;
; 0.002 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 1.030      ;
; 0.002 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 1.030      ;
; 0.002 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 1.030      ;
; 0.002 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 1.030      ;
; 0.002 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 1.030      ;
; 0.002 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 1.030      ;
; 0.051 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.981      ;
; 0.051 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.981      ;
; 0.051 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.981      ;
; 0.051 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.981      ;
; 0.051 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.981      ;
; 0.051 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.981      ;
; 0.051 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.981      ;
; 0.051 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.981      ;
; 0.051 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.981      ;
+-------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                                             ;
+-------+-----------------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; 0.438 ; SBCTextDisplayRGB:io2|func_reset        ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 0.147      ; 0.741      ;
; 0.438 ; SBCTextDisplayRGB:io2|func_reset        ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 0.147      ; 0.741      ;
; 0.438 ; SBCTextDisplayRGB:io2|func_reset        ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 0.147      ; 0.741      ;
; 0.490 ; sd_controller_NealC:sd1|init_busy       ; sd_controller_NealC:sd1|block_write    ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.957      ; 0.999      ;
; 0.490 ; sd_controller_NealC:sd1|init_busy       ; sd_controller_NealC:sd1|block_read     ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.957      ; 0.999      ;
; 0.536 ; sd_controller_NealC:sd1|block_start_ack ; sd_controller_NealC:sd1|block_write    ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.957      ; 0.953      ;
; 0.536 ; sd_controller_NealC:sd1|block_start_ack ; sd_controller_NealC:sd1|block_read     ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.957      ; 0.953      ;
+-------+-----------------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                                              ;
+-------+-----------------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; 0.209 ; sd_controller_NealC:sd1|block_start_ack ; sd_controller_NealC:sd1|block_write    ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.092      ; 0.953      ;
; 0.209 ; sd_controller_NealC:sd1|block_start_ack ; sd_controller_NealC:sd1|block_read     ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.092      ; 0.953      ;
; 0.255 ; sd_controller_NealC:sd1|init_busy       ; sd_controller_NealC:sd1|block_write    ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.092      ; 0.999      ;
; 0.255 ; sd_controller_NealC:sd1|init_busy       ; sd_controller_NealC:sd1|block_read     ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.092      ; 0.999      ;
; 0.301 ; SBCTextDisplayRGB:io2|func_reset        ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 0.288      ; 0.741      ;
; 0.301 ; SBCTextDisplayRGB:io2|func_reset        ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 0.288      ; 0.741      ;
; 0.301 ; SBCTextDisplayRGB:io2|func_reset        ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 0.288      ; 0.741      ;
+-------+-----------------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'serialClkCount[15]'                                                                                                          ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; 0.264 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.137      ; 1.694      ;
; 0.264 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.137      ; 1.694      ;
; 0.264 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.137      ; 1.694      ;
; 0.265 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.138      ; 1.696      ;
; 0.265 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.138      ; 1.696      ;
; 0.265 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.138      ; 1.696      ;
; 0.265 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.138      ; 1.696      ;
; 0.265 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.138      ; 1.696      ;
; 0.265 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.138      ; 1.696      ;
; 0.265 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.138      ; 1.696      ;
; 0.265 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.138      ; 1.696      ;
; 0.265 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.138      ; 1.696      ;
; 0.265 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.138      ; 1.696      ;
; 0.293 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.143      ; 1.729      ;
; 0.293 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.143      ; 1.729      ;
; 0.293 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.143      ; 1.729      ;
; 0.293 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.143      ; 1.729      ;
; 0.299 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.142      ; 1.734      ;
; 0.299 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.142      ; 1.734      ;
; 0.299 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.142      ; 1.734      ;
; 0.299 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.142      ; 1.734      ;
; 0.299 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.142      ; 1.734      ;
; 0.299 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.142      ; 1.734      ;
; 0.299 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.142      ; 1.734      ;
; 0.299 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.142      ; 1.734      ;
; 0.299 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.142      ; 1.734      ;
; 0.299 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.142      ; 1.734      ;
; 0.764 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.137      ; 1.694      ;
; 0.764 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.137      ; 1.694      ;
; 0.764 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.137      ; 1.694      ;
; 0.765 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.138      ; 1.696      ;
; 0.765 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.138      ; 1.696      ;
; 0.765 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.138      ; 1.696      ;
; 0.765 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.138      ; 1.696      ;
; 0.765 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.138      ; 1.696      ;
; 0.765 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.138      ; 1.696      ;
; 0.765 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.138      ; 1.696      ;
; 0.765 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.138      ; 1.696      ;
; 0.765 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.138      ; 1.696      ;
; 0.765 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.138      ; 1.696      ;
; 0.793 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.143      ; 1.729      ;
; 0.793 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.143      ; 1.729      ;
; 0.793 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.143      ; 1.729      ;
; 0.793 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.143      ; 1.729      ;
; 0.799 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.142      ; 1.734      ;
; 0.799 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.142      ; 1.734      ;
; 0.799 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.142      ; 1.734      ;
; 0.799 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.142      ; 1.734      ;
; 0.799 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.142      ; 1.734      ;
; 0.799 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.142      ; 1.734      ;
; 0.799 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.142      ; 1.734      ;
; 0.799 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.142      ; 1.734      ;
; 0.799 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.142      ; 1.734      ;
; 0.799 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.142      ; 1.734      ;
; 1.332 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.577      ; 1.561      ;
; 1.332 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.577      ; 1.561      ;
; 1.332 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.577      ; 1.561      ;
; 1.333 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.578      ; 1.563      ;
; 1.333 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.578      ; 1.563      ;
; 1.333 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.578      ; 1.563      ;
; 1.333 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.578      ; 1.563      ;
; 1.333 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.578      ; 1.563      ;
; 1.333 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.578      ; 1.563      ;
; 1.333 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.578      ; 1.563      ;
; 1.333 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.578      ; 1.563      ;
; 1.333 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.578      ; 1.563      ;
; 1.333 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.578      ; 1.563      ;
; 1.361 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.583      ; 1.596      ;
; 1.361 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.583      ; 1.596      ;
; 1.361 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.583      ; 1.596      ;
; 1.361 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.583      ; 1.596      ;
; 1.367 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.582      ; 1.601      ;
; 1.367 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.582      ; 1.601      ;
; 1.367 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.582      ; 1.601      ;
; 1.367 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.582      ; 1.601      ;
; 1.367 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.582      ; 1.601      ;
; 1.367 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.582      ; 1.601      ;
; 1.367 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.582      ; 1.601      ;
; 1.367 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.582      ; 1.601      ;
; 1.367 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.582      ; 1.601      ;
; 1.367 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.582      ; 1.601      ;
; 1.579 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.664      ; 1.895      ;
; 1.579 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.664      ; 1.895      ;
; 1.579 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.664      ; 1.895      ;
; 1.580 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.665      ; 1.897      ;
; 1.580 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.665      ; 1.897      ;
; 1.580 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.665      ; 1.897      ;
; 1.580 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.665      ; 1.897      ;
; 1.580 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.665      ; 1.897      ;
; 1.580 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.665      ; 1.897      ;
; 1.580 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.665      ; 1.897      ;
; 1.580 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.665      ; 1.897      ;
; 1.580 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.665      ; 1.897      ;
; 1.580 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.665      ; 1.897      ;
; 1.608 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.670      ; 1.930      ;
; 1.608 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.670      ; 1.930      ;
; 1.608 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.670      ; 1.930      ;
; 1.608 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.670      ; 1.930      ;
; 1.614 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.669      ; 1.935      ;
; 1.614 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.669      ; 1.935      ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'sdClock'                                                                                                                              ;
+-------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.829 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.981      ;
; 0.829 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.981      ;
; 0.829 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.981      ;
; 0.829 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.981      ;
; 0.829 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.981      ;
; 0.829 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.981      ;
; 0.829 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.981      ;
; 0.829 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.981      ;
; 0.829 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.981      ;
; 0.878 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.030      ;
; 0.878 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.030      ;
; 0.878 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.030      ;
; 0.878 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.030      ;
; 0.878 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.030      ;
; 0.878 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.030      ;
; 0.878 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.030      ;
; 0.878 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.030      ;
; 0.878 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.030      ;
+-------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -0.824 ; 0.176        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|host_read_flag ;
; -0.824 ; 0.176        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|host_read_flag ;
; -0.642 ; 0.358        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -0.642 ; 0.358        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -0.642 ; 0.358        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -0.642 ; 0.358        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -0.642 ; 0.358        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -0.642 ; 0.358        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -0.642 ; 0.358        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -0.642 ; 0.358        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -0.642 ; 0.358        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -0.642 ; 0.358        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -0.642 ; 0.358        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -0.642 ; 0.358        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -0.642 ; 0.358        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -0.642 ; 0.358        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -0.642 ; 0.358        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -0.642 ; 0.358        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -0.642 ; 0.358        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -0.642 ; 0.358        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -0.642 ; 0.358        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -0.642 ; 0.358        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -0.642 ; 0.358        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -0.642 ; 0.358        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -0.642 ; 0.358        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -0.642 ; 0.358        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -0.642 ; 0.358        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -0.642 ; 0.358        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -0.642 ; 0.358        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -0.642 ; 0.358        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -0.641 ; 0.359        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -0.641 ; 0.359        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -0.641 ; 0.359        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -0.641 ; 0.359        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -0.641 ; 0.359        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -0.641 ; 0.359        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -0.641 ; 0.359        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -0.641 ; 0.359        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -0.641 ; 0.359        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -0.641 ; 0.359        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -0.641 ; 0.359        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -0.641 ; 0.359        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -0.641 ; 0.359        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -0.641 ; 0.359        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -0.641 ; 0.359        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -0.641 ; 0.359        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -0.641 ; 0.359        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -0.641 ; 0.359        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -0.641 ; 0.359        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -0.641 ; 0.359        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -0.641 ; 0.359        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -0.641 ; 0.359        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -0.641 ; 0.359        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]         ;
; -0.641 ; 0.359        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]         ;
; -0.641 ; 0.359        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[6]         ;
; -0.641 ; 0.359        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[6]         ;
; -0.641 ; 0.359        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[7]         ;
; -0.641 ; 0.359        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[7]         ;
; -0.641 ; 0.359        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[0]        ;
; -0.641 ; 0.359        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[0]        ;
; -0.641 ; 0.359        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[1]        ;
; -0.641 ; 0.359        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[1]        ;
; -0.641 ; 0.359        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[2]        ;
; -0.641 ; 0.359        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[2]        ;
; -0.641 ; 0.359        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[3]        ;
; -0.641 ; 0.359        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[3]        ;
; -0.641 ; 0.359        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[4]        ;
; -0.641 ; 0.359        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[4]        ;
; -0.641 ; 0.359        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[5]        ;
; -0.641 ; 0.359        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[5]        ;
; -0.641 ; 0.359        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[6]        ;
; -0.641 ; 0.359        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[6]        ;
; -0.641 ; 0.359        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[7]        ;
; -0.641 ; 0.359        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[7]        ;
; -0.641 ; 0.359        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteWritten         ;
; -0.641 ; 0.359        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteWritten         ;
; -0.635 ; 0.365        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[0]     ;
; -0.635 ; 0.365        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[0]     ;
; -0.635 ; 0.365        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[10]    ;
; -0.635 ; 0.365        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[10]    ;
; -0.635 ; 0.365        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[11]    ;
; -0.635 ; 0.365        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[11]    ;
; -0.635 ; 0.365        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[12]    ;
; -0.635 ; 0.365        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[12]    ;
; -0.635 ; 0.365        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[13]    ;
; -0.635 ; 0.365        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[13]    ;
; -0.635 ; 0.365        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[14]    ;
; -0.635 ; 0.365        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[14]    ;
; -0.635 ; 0.365        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[15]    ;
; -0.635 ; 0.365        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[15]    ;
; -0.635 ; 0.365        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[16]    ;
; -0.635 ; 0.365        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[16]    ;
; -0.635 ; 0.365        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[17]    ;
; -0.635 ; 0.365        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[17]    ;
; -0.635 ; 0.365        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[18]    ;
; -0.635 ; 0.365        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[18]    ;
; -0.635 ; 0.365        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[19]    ;
; -0.635 ; 0.365        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[19]    ;
; -0.635 ; 0.365        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[1]     ;
; -0.635 ; 0.365        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|address[1]     ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sdClock'                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|block_busy           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|block_busy           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|block_start_ack      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|block_start_ack      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_mode             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_mode             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[10]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[10]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[11]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[11]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[12]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[12]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[13]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[13]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[14]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[14]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[15]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[15]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[16]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[16]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[17]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[17]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[18]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[18]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[19]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[19]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[20]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[20]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[21]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[21]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[22]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[22]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[23]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[23]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[24]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[24]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[25]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[25]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[26]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[26]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[27]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[27]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[28]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[28]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[29]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[29]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[30]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[30]          ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; n_reset      ; clk        ; 3.821 ; 3.821 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 3.245 ; 3.245 ; Rise       ; clk             ;
; ps2Data      ; clk        ; 2.950 ; 2.950 ; Rise       ; clk             ;
; rxd1         ; clk        ; 3.096 ; 3.096 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 3.042 ; 3.042 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 2.822 ; 2.822 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 2.932 ; 2.932 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 2.773 ; 2.773 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.042 ; 3.042 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 2.826 ; 2.826 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 2.697 ; 2.697 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 2.871 ; 2.871 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 2.727 ; 2.727 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 4.997 ; 4.997 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 3.978 ; 3.978 ; Rise       ; sdClock         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.416 ; -2.416 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -2.390 ; -2.390 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -2.830 ; -2.830 ; Rise       ; clk             ;
; rxd1         ; clk        ; -2.042 ; -2.042 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.294 ; -2.294 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.294 ; -2.294 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.384 ; -2.384 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.480 ; -2.480 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.504 ; -2.504 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.461 ; -2.461 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.331 ; -2.331 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.398 ; -2.398 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.442 ; -2.442 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -3.499 ; -3.499 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -2.083 ; -2.083 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 4.266 ; 4.266 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.823 ; 4.823 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 4.939 ; 4.939 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 5.140 ; 5.140 ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 4.744 ; 4.744 ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 4.882 ; 4.882 ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 4.757 ; 4.757 ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 4.872 ; 4.872 ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 4.731 ; 4.731 ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 5.140 ; 5.140 ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 4.600 ; 4.600 ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 4.817 ; 4.817 ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 4.887 ; 4.887 ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 4.877 ; 4.877 ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 4.887 ; 4.887 ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 4.596 ; 4.596 ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 4.779 ; 4.779 ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 4.613 ; 4.613 ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 4.676 ; 4.676 ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 4.323 ; 4.323 ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 4.578 ; 4.578 ; Rise       ; clk                ;
; hSync            ; clk                ; 4.430 ; 4.430 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 4.569 ; 4.569 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 4.498 ; 4.498 ; Rise       ; clk                ;
; vSync            ; clk                ; 5.017 ; 5.017 ; Rise       ; clk                ;
; video            ; clk                ; 4.343 ; 4.343 ; Rise       ; clk                ;
; videoB0          ; clk                ; 4.477 ; 4.477 ; Rise       ; clk                ;
; videoB1          ; clk                ; 4.363 ; 4.363 ; Rise       ; clk                ;
; videoG0          ; clk                ; 4.368 ; 4.368 ; Rise       ; clk                ;
; videoG1          ; clk                ; 4.467 ; 4.467 ; Rise       ; clk                ;
; videoR0          ; clk                ; 4.665 ; 4.665 ; Rise       ; clk                ;
; videoR1          ; clk                ; 4.574 ; 4.574 ; Rise       ; clk                ;
; videoSync        ; clk                ; 5.201 ; 5.201 ; Rise       ; clk                ;
; rts1             ; clk                ; 4.265 ; 4.265 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 5.875 ; 5.875 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 6.432 ; 6.432 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 6.548 ; 6.548 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 5.225 ; 5.225 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.849 ; 4.849 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.484 ; 3.484 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.344 ; 3.344 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.550 ; 3.550 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.883 ; 3.883 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.737 ; 3.737 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 4.023 ; 4.023 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.687 ; 3.687 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 5.111 ; 5.111 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.878 ; 4.878 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.779 ; 4.779 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.891 ; 4.891 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 5.203 ; 5.203 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.803 ; 4.803 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 5.225 ; 5.225 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 5.060 ; 5.060 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 5.245 ; 5.245 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.695 ; 4.695 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 5.245 ; 5.245 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 5.110 ; 5.110 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.955 ; 4.955 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.975 ; 4.975 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.786 ; 4.786 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.697 ; 4.697 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 5.046 ; 5.046 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 4.681 ; 4.681 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 3.653 ; 3.653 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.353 ; 4.353 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 3.676 ; 3.676 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 3.822 ; 3.822 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 4.266 ; 4.266 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.823 ; 4.823 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 4.939 ; 4.939 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 4.600 ; 4.600 ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 4.744 ; 4.744 ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 4.882 ; 4.882 ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 4.757 ; 4.757 ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 4.872 ; 4.872 ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 4.731 ; 4.731 ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 5.140 ; 5.140 ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 4.600 ; 4.600 ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 4.817 ; 4.817 ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 4.323 ; 4.323 ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 4.877 ; 4.877 ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 4.887 ; 4.887 ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 4.596 ; 4.596 ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 4.779 ; 4.779 ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 4.613 ; 4.613 ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 4.676 ; 4.676 ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 4.323 ; 4.323 ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 4.578 ; 4.578 ; Rise       ; clk                ;
; hSync            ; clk                ; 4.430 ; 4.430 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 4.569 ; 4.569 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 4.498 ; 4.498 ; Rise       ; clk                ;
; vSync            ; clk                ; 5.017 ; 5.017 ; Rise       ; clk                ;
; video            ; clk                ; 4.343 ; 4.343 ; Rise       ; clk                ;
; videoB0          ; clk                ; 4.477 ; 4.477 ; Rise       ; clk                ;
; videoB1          ; clk                ; 4.363 ; 4.363 ; Rise       ; clk                ;
; videoG0          ; clk                ; 4.368 ; 4.368 ; Rise       ; clk                ;
; videoG1          ; clk                ; 4.467 ; 4.467 ; Rise       ; clk                ;
; videoR0          ; clk                ; 4.665 ; 4.665 ; Rise       ; clk                ;
; videoR1          ; clk                ; 4.574 ; 4.574 ; Rise       ; clk                ;
; videoSync        ; clk                ; 4.699 ; 4.699 ; Rise       ; clk                ;
; rts1             ; clk                ; 4.265 ; 4.265 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 5.356 ; 5.356 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 4.471 ; 4.471 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 4.355 ; 4.355 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 3.344 ; 3.344 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.849 ; 4.849 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.484 ; 3.484 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.344 ; 3.344 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.550 ; 3.550 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.883 ; 3.883 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.737 ; 3.737 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 4.023 ; 4.023 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.687 ; 3.687 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 5.111 ; 5.111 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.878 ; 4.878 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.779 ; 4.779 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.891 ; 4.891 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 5.203 ; 5.203 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.803 ; 4.803 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 5.225 ; 5.225 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 5.060 ; 5.060 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.695 ; 4.695 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.695 ; 4.695 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 5.245 ; 5.245 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 5.110 ; 5.110 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.955 ; 4.955 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.975 ; 4.975 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.786 ; 4.786 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.697 ; 4.697 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 5.046 ; 5.046 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 4.681 ; 4.681 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 3.653 ; 3.653 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.076 ; 4.076 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 3.676 ; 3.676 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 3.822 ; 3.822 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.972 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.211 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.984 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.972 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.972 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.984 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.201 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.314 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.319 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.941 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.180 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.953 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.941 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.941 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.953 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.170 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.283 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.288 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.972     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.211     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.984     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.972     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.972     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.984     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.201     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.314     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.319     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.941     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.180     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.953     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.941     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.941     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.953     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.170     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.283     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.288     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+---------------------+------------+---------+----------+---------+---------------------+
; Clock               ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack    ; -17.719    ; -2.504  ; -5.367   ; -0.985  ; -2.567              ;
;  T80s:cpu1|IORQ_n   ; -6.036     ; -2.504  ; 0.438    ; -0.985  ; -1.646              ;
;  clk                ; -17.716    ; -2.289  ; N/A      ; N/A     ; -2.567              ;
;  cpuClock           ; -17.719    ; -0.548  ; N/A      ; N/A     ; -0.742              ;
;  sdClock            ; -8.130     ; 0.215   ; -1.635   ; 0.829   ; -0.742              ;
;  serialClkCount[15] ; -7.130     ; 0.081   ; -5.367   ; 0.264   ; -0.742              ;
; Design-wide TNS     ; -13281.036 ; -46.894 ; -158.8   ; -4.671  ; -4106.965           ;
;  T80s:cpu1|IORQ_n   ; -269.222   ; -44.605 ; 0.000    ; -4.671  ; -210.200            ;
;  clk                ; -6385.059  ; -18.732 ; N/A      ; N/A     ; -2852.029           ;
;  cpuClock           ; -4568.000  ; -3.322  ; N/A      ; N/A     ; -513.464            ;
;  sdClock            ; -968.314   ; 0.000   ; -14.715  ; 0.000   ; -267.120            ;
;  serialClkCount[15] ; -1090.441  ; 0.000   ; -144.085 ; 0.000   ; -264.152            ;
+---------------------+------------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 9.533  ; 9.533  ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 7.735  ; 7.735  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 7.130  ; 7.130  ; Rise       ; clk             ;
; rxd1         ; clk        ; 7.643  ; 7.643  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 7.765  ; 7.765  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 7.001  ; 7.001  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 7.440  ; 7.440  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 6.902  ; 6.902  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 7.765  ; 7.765  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 7.023  ; 7.023  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 6.572  ; 6.572  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 7.285  ; 7.285  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 6.778  ; 6.778  ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 12.480 ; 12.480 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 9.806  ; 9.806  ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.416 ; -2.416 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -2.390 ; -2.390 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -2.830 ; -2.830 ; Rise       ; clk             ;
; rxd1         ; clk        ; -2.042 ; -2.042 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.294 ; -2.294 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.294 ; -2.294 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.384 ; -2.384 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.480 ; -2.480 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.504 ; -2.504 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.461 ; -2.461 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.331 ; -2.331 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.398 ; -2.398 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.442 ; -2.442 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -3.499 ; -3.499 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -2.083 ; -2.083 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 9.943  ; 9.943  ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 11.744 ; 11.744 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 12.277 ; 12.277 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 11.047 ; 11.047 ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 10.274 ; 10.274 ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 10.639 ; 10.639 ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 10.184 ; 10.184 ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 10.371 ; 10.371 ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 10.107 ; 10.107 ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 11.047 ; 11.047 ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 9.662  ; 9.662  ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 10.483 ; 10.483 ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 10.564 ; 10.564 ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 10.564 ; 10.564 ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 10.394 ; 10.394 ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 9.410  ; 9.410  ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 10.091 ; 10.091 ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 9.596  ; 9.596  ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 9.880  ; 9.880  ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 8.970  ; 8.970  ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 9.523  ; 9.523  ; Rise       ; clk                ;
; hSync            ; clk                ; 8.939  ; 8.939  ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 9.668  ; 9.668  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 9.327  ; 9.327  ; Rise       ; clk                ;
; vSync            ; clk                ; 11.160 ; 11.160 ; Rise       ; clk                ;
; video            ; clk                ; 8.887  ; 8.887  ; Rise       ; clk                ;
; videoB0          ; clk                ; 9.365  ; 9.365  ; Rise       ; clk                ;
; videoB1          ; clk                ; 8.990  ; 8.990  ; Rise       ; clk                ;
; videoG0          ; clk                ; 8.861  ; 8.861  ; Rise       ; clk                ;
; videoG1          ; clk                ; 9.343  ; 9.343  ; Rise       ; clk                ;
; videoR0          ; clk                ; 10.017 ; 10.017 ; Rise       ; clk                ;
; videoR1          ; clk                ; 9.692  ; 9.692  ; Rise       ; clk                ;
; videoSync        ; clk                ; 11.878 ; 11.878 ; Rise       ; clk                ;
; rts1             ; clk                ; 8.705  ; 8.705  ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 13.695 ; 13.695 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 15.496 ; 15.496 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 16.029 ; 16.029 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 11.886 ; 11.886 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.495 ; 10.495 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 7.656  ; 7.656  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 6.867  ; 6.867  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 7.725  ; 7.725  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 8.842  ; 8.842  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 8.285  ; 8.285  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 9.229  ; 9.229  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 8.188  ; 8.188  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 11.111 ; 11.111 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.680 ; 10.680 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 10.338 ; 10.338 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.704 ; 10.704 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 11.830 ; 11.830 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 10.613 ; 10.613 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 11.886 ; 11.886 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 11.437 ; 11.437 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 11.672 ; 11.672 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.042 ; 10.042 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 11.672 ; 11.672 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 11.436 ; 11.436 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 10.830 ; 10.830 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.865 ; 10.865 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 10.375 ; 10.375 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 10.036 ; 10.036 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 11.142 ; 11.142 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 10.248 ; 10.248 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 7.368  ; 7.368  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 9.568  ; 9.568  ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 7.414  ; 7.414  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 7.783  ; 7.783  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 4.266 ; 4.266 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.823 ; 4.823 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 4.939 ; 4.939 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 4.600 ; 4.600 ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 4.744 ; 4.744 ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 4.882 ; 4.882 ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 4.757 ; 4.757 ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 4.872 ; 4.872 ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 4.731 ; 4.731 ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 5.140 ; 5.140 ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 4.600 ; 4.600 ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 4.817 ; 4.817 ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 4.323 ; 4.323 ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 4.877 ; 4.877 ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 4.887 ; 4.887 ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 4.596 ; 4.596 ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 4.779 ; 4.779 ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 4.613 ; 4.613 ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 4.676 ; 4.676 ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 4.323 ; 4.323 ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 4.578 ; 4.578 ; Rise       ; clk                ;
; hSync            ; clk                ; 4.430 ; 4.430 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 4.569 ; 4.569 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 4.498 ; 4.498 ; Rise       ; clk                ;
; vSync            ; clk                ; 5.017 ; 5.017 ; Rise       ; clk                ;
; video            ; clk                ; 4.343 ; 4.343 ; Rise       ; clk                ;
; videoB0          ; clk                ; 4.477 ; 4.477 ; Rise       ; clk                ;
; videoB1          ; clk                ; 4.363 ; 4.363 ; Rise       ; clk                ;
; videoG0          ; clk                ; 4.368 ; 4.368 ; Rise       ; clk                ;
; videoG1          ; clk                ; 4.467 ; 4.467 ; Rise       ; clk                ;
; videoR0          ; clk                ; 4.665 ; 4.665 ; Rise       ; clk                ;
; videoR1          ; clk                ; 4.574 ; 4.574 ; Rise       ; clk                ;
; videoSync        ; clk                ; 4.699 ; 4.699 ; Rise       ; clk                ;
; rts1             ; clk                ; 4.265 ; 4.265 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 5.356 ; 5.356 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 4.471 ; 4.471 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 4.355 ; 4.355 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 3.344 ; 3.344 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.849 ; 4.849 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.484 ; 3.484 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.344 ; 3.344 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.550 ; 3.550 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.883 ; 3.883 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.737 ; 3.737 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 4.023 ; 4.023 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.687 ; 3.687 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 5.111 ; 5.111 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.878 ; 4.878 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.779 ; 4.779 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.891 ; 4.891 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 5.203 ; 5.203 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.803 ; 4.803 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 5.225 ; 5.225 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 5.060 ; 5.060 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.695 ; 4.695 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.695 ; 4.695 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 5.245 ; 5.245 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 5.110 ; 5.110 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.955 ; 4.955 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.975 ; 4.975 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.786 ; 4.786 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.697 ; 4.697 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 5.046 ; 5.046 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 4.681 ; 4.681 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 3.653 ; 3.653 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.076 ; 4.076 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 3.676 ; 3.676 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 3.822 ; 3.822 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------------------+
; Setup Transfers                                                                     ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 41138772 ; 0        ; 0        ; 200      ;
; cpuClock           ; clk                ; 558      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 35       ; 12917    ; 56       ; 0        ;
; clk                ; cpuClock           ; 416      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4834302  ; 0        ; 0        ; 0        ;
; sdClock            ; cpuClock           ; 24       ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 280      ; 316      ; 0        ; 0        ;
; sdClock            ; sdClock            ; 7022     ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; sdClock            ; 0        ; 126      ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2261     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; clk                ; T80s:cpu1|IORQ_n   ; 81       ; 0        ; 9        ; 0        ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 25       ; 0        ; 258      ; 0        ;
; sdClock            ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 56       ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 295      ; 10       ; 0        ; 22       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------+
; Hold Transfers                                                                      ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 41138772 ; 0        ; 0        ; 200      ;
; cpuClock           ; clk                ; 558      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 35       ; 12917    ; 56       ; 0        ;
; clk                ; cpuClock           ; 416      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4834302  ; 0        ; 0        ; 0        ;
; sdClock            ; cpuClock           ; 24       ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 280      ; 316      ; 0        ; 0        ;
; sdClock            ; sdClock            ; 7022     ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; sdClock            ; 0        ; 126      ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2261     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; clk                ; T80s:cpu1|IORQ_n   ; 81       ; 0        ; 9        ; 0        ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 25       ; 0        ; 258      ; 0        ;
; sdClock            ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 56       ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 295      ; 10       ; 0        ; 22       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Recovery Transfers                                                                ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; sdClock          ; sdClock            ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; clk              ; T80s:cpu1|IORQ_n   ; 3        ; 0        ; 0        ; 0        ;
; sdClock          ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Removal Transfers                                                                 ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; sdClock          ; sdClock            ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; clk              ; T80s:cpu1|IORQ_n   ; 3        ; 0        ; 0        ; 0        ;
; sdClock          ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 575   ; 575  ;
; Unconstrained Output Ports      ; 61    ; 61   ;
; Unconstrained Output Port Paths ; 93    ; 93   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Nov 23 07:35:20 2019
Info: Command: quartus_sta Microcomputer -c Microcomputer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Microcomputer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name T80s:cpu1|IORQ_n T80s:cpu1|IORQ_n
    Info (332105): create_clock -period 1.000 -name cpuClock cpuClock
    Info (332105): create_clock -period 1.000 -name sdClock sdClock
    Info (332105): create_clock -period 1.000 -name serialClkCount[15] serialClkCount[15]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -17.719
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -17.719     -4568.000 cpuClock 
    Info (332119):   -17.716     -6385.059 clk 
    Info (332119):    -8.130      -968.314 sdClock 
    Info (332119):    -7.130     -1090.441 serialClkCount[15] 
    Info (332119):    -6.036      -269.222 T80s:cpu1|IORQ_n 
Info (332146): Worst-case hold slack is -2.504
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.504       -44.605 T80s:cpu1|IORQ_n 
    Info (332119):    -2.289        -2.289 clk 
    Info (332119):     0.318         0.000 cpuClock 
    Info (332119):     0.499         0.000 sdClock 
    Info (332119):     0.499         0.000 serialClkCount[15] 
Info (332146): Worst-case recovery slack is -5.367
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.367      -144.085 serialClkCount[15] 
    Info (332119):    -1.635       -14.715 sdClock 
    Info (332119):     1.120         0.000 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is -0.985
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.985        -4.671 T80s:cpu1|IORQ_n 
    Info (332119):     1.874         0.000 serialClkCount[15] 
    Info (332119):     2.203         0.000 sdClock 
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -2852.029 clk 
    Info (332119):    -1.646      -210.200 T80s:cpu1|IORQ_n 
    Info (332119):    -0.742      -513.464 cpuClock 
    Info (332119):    -0.742      -267.120 sdClock 
    Info (332119):    -0.742      -264.152 serialClkCount[15] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.975
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.975     -1204.926 cpuClock 
    Info (332119):    -4.802     -1552.063 clk 
    Info (332119):    -2.310      -211.893 sdClock 
    Info (332119):    -2.147      -313.737 serialClkCount[15] 
    Info (332119):    -1.250       -60.117 T80s:cpu1|IORQ_n 
Info (332146): Worst-case hold slack is -1.318
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.318       -18.732 clk 
    Info (332119):    -0.892        -5.878 T80s:cpu1|IORQ_n 
    Info (332119):    -0.548        -3.322 cpuClock 
    Info (332119):     0.081         0.000 serialClkCount[15] 
    Info (332119):     0.215         0.000 sdClock 
Info (332146): Worst-case recovery slack is -1.655
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.655       -44.216 serialClkCount[15] 
    Info (332119):     0.002         0.000 sdClock 
    Info (332119):     0.438         0.000 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is 0.209
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.209         0.000 T80s:cpu1|IORQ_n 
    Info (332119):     0.264         0.000 serialClkCount[15] 
    Info (332119):     0.829         0.000 sdClock 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -2008.732 clk 
    Info (332119):    -0.824      -118.592 T80s:cpu1|IORQ_n 
    Info (332119):    -0.500      -346.000 cpuClock 
    Info (332119):    -0.500      -180.000 sdClock 
    Info (332119):    -0.500      -178.000 serialClkCount[15] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4605 megabytes
    Info: Processing ended: Sat Nov 23 07:35:24 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


