In diesem Kapitel wird die Implementierung des Hardware/Software Codesigns beschrieben. Hierfür wird die aus der \ac{HLS} generierte \ac{IP} verwendet und mit dem Zynq UltraScale+ MPSoC verbunden. Die Kommunikation findet über das \ac{AXI4} statt. Mit dem \ac{AXI4} wird für die Kommunikation die C-API bereitgestellt, um das jeweils synthetisierte Modul anzusteuern. Eine Übersicht über die von der API bereitgestellten Methoden findet sich in \cite[S. 172f]{vivado902ug}.
