{"id": "3.1-1", "type": "单项选择题", "question": "01. 磁盘属于（ ）类型的存储器。\nA. 随机存储器（RAM） B. 只读存储器（ROM）\nC. 串行存取存储器（SAM） D. 直接存取存储器（DAM）", "answer_label": "D", "answer_explain": "磁盘属于直接存取存储器，其速度介于随机存储器和顺序存取存储器之间。", "answer": "D || 解析：磁盘属于直接存取存储器，其速度介于随机存储器和顺序存取存储器之间。"}
{"id": "3.1-2", "type": "单项选择题", "question": "02. 存储器的存取周期是指（ ）。\nA. 存储器的读出时间\nB. 存储器的写入时间\nC. 存储器进行连续读或写操作所允许的最短时间间隔\nD. 存储器进行一次读或写操作所需的平均时间", "answer_label": "C", "answer_explain": "存储时间Ta指从存储器读出或写入一次信息所需要的时间；存取周期Tc指连续两次访问存储器之间所必需的最短时间间隔。对Tm一般有Tm = Ta + Tr，其中Tr为复原时间；对SRAM指存取信息的稳定时间，对DRAM指刷新的一次存取时间。选项D指的是存取时间。", "answer": "C || 解析：存储时间Ta指从存储器读出或写入一次信息所需要的时间；存取周期Tc指连续两次访问存储器之间所必需的最短时间间隔。对Tm一般有Tm = Ta + Tr，其中Tr为复原时间；对SRAM指存取信息的稳定时间，对DRAM指刷新的一次存取时间。选项D指的是存取时间。"}
{"id": "3.1-3", "type": "单项选择题", "question": "03. 设机器字长为 32 位，一个容量为 16MB 的存储器，CPU 按半字寻址，其可寻址的单元数是（ ）。\nA. 2²³ B. 2²⁴ C. 2²² D. 2²¹", "answer_label": "B", "answer_explain": "16MB = 2²⁴B。字长为 32 位，现在按半字（2B）寻址，可寻址单元数为 2²⁴B / 2B = 2²³。", "answer": "B || 解析：16MB = 2²⁴B。字长为 32 位，现在按半字（2B）寻址，可寻址单元数为 2²⁴B / 2B = 2²³。"}
{"id": "3.1-4", "type": "单项选择题", "question": "04. 相联存储器是按（ ）进行寻址的存储器。\nA. 地址指定方式\nB. 堆栈存取方式\nC. 内容指定方式和堆栈存储方式相结合\nD. 内容指定方式和地址指定方式相结合", "answer_label": "D", "answer_explain": "相联存储器的基本原理是把存储单元所存内容的一部分作为检索项（关键字项）去检索该存储器，并将存储器中与该检索项符合的存储单元内容进行读出或写入。所以它是按内容或地址进行寻址的，价格较为昂贵，一般用来制作TLB、相联Cache等。", "answer": "D || 解析：相联存储器的基本原理是把存储单元所存内容的一部分作为检索项（关键字项）去检索该存储器，并将存储器中与该检索项符合的存储单元内容进行读出或写入。所以它是按内容或地址进行寻址的，价格较为昂贵，一般用来制作TLB、相联Cache等。"}
{"id": "3.1-5", "type": "单项选择题", "question": "05. 下列元件中，存取速度最快的是（ ）。\nA. 寄存器 B. 内存 C. Cache D. 寄存器", "answer_label": "C", "answer_explain": "CPU 不能直接访问硬盘，需先将硬盘中的数据调入内存才能被 CPU 访问。", "answer": "C || 解析：CPU 不能直接访问硬盘，需先将硬盘中的数据调入内存才能被 CPU 访问。"}
{"id": "3.1-6", "type": "单项选择题", "question": "06. 某存储器存取周期为 250ns，每次读出 16 位，该存储器的数据传输率是（ ）。\nA. 4×10⁶B/s B. 16MB/s C. 8×10⁶B/s D. 8×2²⁰B/s", "answer_label": "C", "answer_explain": "每个存取周期读出 16bit = 2B。因此数据传输速率为 2B/(250×10⁻⁹s)，即 8×10⁶B/s。", "answer": "C || 解析：每个存取周期读出 16bit = 2B。因此数据传输速率为 2B/(250×10⁻⁹s)，即 8×10⁶B/s。"}
{"id": "3.1-7", "type": "单项选择题", "question": "07. 设机器字长为 64 位，存储容量为 128MB，若按字编址，它可寻址的单元个数是（ ）。\nA. 16MB B. 16M C. 32M D. 32MB", "answer_label": "B", "answer_explain": "机器字长 64 位，即 8B。按字编址，因此可寻址的单元个数是 128MB/8B = 16M。", "answer": "B || 解析：机器字长 64 位，即 8B。按字编址，因此可寻址的单元个数是 128MB/8B = 16M。"}
{"id": "3.1-8", "type": "单项选择题", "question": "08. 评价存储器性能的指标不包括（ ）。\nA. 存储容量\nB. 解题效率、速度、价格三者之间的矛盾\nC. 保存信息长久性\nD. 操作方便", "answer_label": "B", "answer_explain": "存储器有三个主要性能指标：速度、容量和价格位（简称位价）。存储器采用分级方式是为了解决这三者之间的矛盾。", "answer": "B || 解析：存储器有三个主要性能指标：速度、容量和价格位（简称位价）。存储器采用分级方式是为了解决这三者之间的矛盾。"}
{"id": "3.1-9", "type": "单项选择题", "question": "09. 计算机的存储系统包括（ ）。\nA. RAM B. ROM\nC. 寄存器、Cache、主存、辅存 D. 寄存器、Cache、主存储器和外存储器", "answer_label": "D", "answer_explain": "计算机的存储系统包括 CPU 内部寄存器、Cache、主存和外存。", "answer": "D || 解析：计算机的存储系统包括 CPU 内部寄存器、Cache、主存和外存。"}
{"id": "3.1-10", "type": "单项选择题", "question": "10. 在多级存储体系中，“Cache-主存”结构的作用是解决（ ）的问题。\nA. 主存容量不足\nB. 主存与辅存速度不匹配\nC. 辅存与 CPU 速度不匹配\nD. 主存与 CPU 速度不匹配", "answer_label": "D", "answer_explain": "Cache 中的内容只是主存内容的部门副本（拷贝），因此“Cache-主存”结构并未增加主存容量，目的是解决主存与 CPU 速度不匹配的问题。", "answer": "D || 解析：Cache 中的内容只是主存内容的部门副本（拷贝），因此“Cache-主存”结构并未增加主存容量，目的是解决主存与 CPU 速度不匹配的问题。"}
{"id": "3.1-11", "type": "单项选择题", "question": "11. 存储器分层体系结构中，存储器从速度最快到最慢的排列顺序是（ ）。\nA. 寄存器—>Cache—>主存—>辅存\nB. 寄存器—>主存—>Cache—>辅存\nC. 寄存器—>Cache—>辅存—>主存\nD. 寄存器—>主存—>辅存—>Cache", "answer_label": "A", "answer_explain": "在存储器分层结构中，寄存器在 CPU 中，因此速度最快，Cache 次之，主存再次之，最慢的是辅存（如磁盘、光盘等）。", "answer": "A || 解析：在存储器分层结构中，寄存器在 CPU 中，因此速度最快，Cache 次之，主存再次之，最慢的是辅存（如磁盘、光盘等）。"}
{"id": "3.1-12", "type": "单项选择题", "question": "12. 在 Cache 和主存构成的两级存储体系中，主存与 Cache 间时访问。Cache 的存取时间是 100ns，主存的存取时间是 1000ns，设 Cache 和主存同时访问，若希望有效（平均）存取时间不超过 Cache 存取时间的 115%，则 Cache 的命中率至少应为（ ）。\nA. 90% B. 98% C. 95% D. 99%", "answer_label": "D", "answer_explain": "假设命中率为 x，可得 100x + 1000(1-x) ≤ 100×(1+15%)。简单计算后得结果为 x ≥ 98.33%，因此命中率至少为 99%。\n注意 本题采用同时访问 Cache 和主存的方式。此时不命中访问时间为 1000ns。但若题中没有说明（通常有说明），则默认 Cache 不命中的时间为访问 Cache 和主存的时间之和。", "answer": "D || 解析：假设命中率为 x，可得 100x + 1000(1-x) ≤ 100×(1+15%)。简单计算后得结果为 x ≥ 98.33%，因此命中率至少为 99%。\n注意 本题采用同时访问 Cache 和主存的方式。此时不命中访问时间为 1000ns。但若题中没有说明（通常有说明），则默认 Cache 不命中的时间为访问 Cache 和主存的时间之和。"}
{"id": "3.1-13", "type": "单项选择题", "question": "13. 下列关于多级存储系统的说法中，正确的有（ ）。\nI. 多级存储系统是为了解决容量、速度、价格三者之间的矛盾而设置的\nII. 多级存储系统是指 Cache、主存和辅存\nIII. CPU 只能与 Cache 直接交换信息，CPU 与主存交换信息也需要经过 Cache\nA. 仅 I B. I、II C. I、II 和 III D. 仅 II", "answer_label": "A", "answer_explain": "主存与辅存之间的数据调动是由硬件和操作系统共同完成的，仅对应用程序员透明。CPU与主存可直接交换信息。", "answer": "A || 解析：主存与辅存之间的数据调动是由硬件和操作系统共同完成的，仅对应用程序员透明。CPU与主存可直接交换信息。"}
{"id": "3.1-14", "type": "单项选择题", "question": "14.【2011 统考真题】下列各类存储器中，不采用随机存取方式的是（ ）。\nA. EPROM B. CD-ROM C. DRAM D. SRAM", "answer_label": "B", "answer_explain": "随机存取是指 CPU 可对存储器中的任意一个存储单元进行读/写。选项 A、C 和 D 均采用随机存取方式，CD-ROM 即光盘，采用串行存取方式（直接存取），注意：CD-ROM 是只读型光盘，不属于只读存储器 ROM。", "answer": "B || 解析：随机存取是指 CPU 可对存储器中的任意一个存储单元进行读/写。选项 A、C 和 D 均采用随机存取方式，CD-ROM 即光盘，采用串行存取方式（直接存取），注意：CD-ROM 是只读型光盘，不属于只读存储器 ROM。"}
  {
    "id": "3.2.5-01",
    "type": "单项选择题",
    "question": "某SRAM芯片,容量为1024×8位,该芯片的地址引脚和数据引脚总数是多少( )。 A. 8 B. 10 C. 18 D. 13",
    "answer_label": "C",
    "answer_explain": "容量为 $1024 \\times 8$ 位。地址单元数 = 1024 = $2^{10}$。需要10根地址线（地址引脚）。每个单元存储8位数据。需要8根数据线（数据引脚）。总数为 $10 + 8 = 18$。",
    "answer": "C || 解析：芯片容量为1024×8位,说明数据线数8根,地址线数10根($1024=2^{10}$)。因此,该芯片的地址引脚和数据引脚总数至少需要18根。"
  },
  {
    "id": "3.2.5-02",
    "type": "单项选择题",
    "question": "某存储器容量为32K×16位,则( )。 A. 地址线为16根,数据线为32根 B. 地址线为32根,数据线为16根 C. 地址线为15根,数据线为16根 D. 地址线为15根,数据线为32根",
    "answer_label": "C",
    "answer_explain": "容量为 $32K \\times 16$ 位。地址单元数 = $32K = 32 \\times 1024 = 2^5 \\times 2^{10} = 2^{15}$。需要15根地址线。每个单元存储16位数据。需要16根数据线。",
    "answer": "C || 解析：该存储器有 $32K=2^{15}$ 个存储单元,所以地址线为15位。每个存储单元存储16位,所以数据线为16位。"
  },
  {
    "id": "3.2.5-03",
    "type": "单项选择题",
    "question": "DRAM的刷新是以()为单位的。 A. 存储单元 B. 行 C. 列 D. 存储阵元",
    "answer_label": "B",
    "answer_explain": "DRAM需要周期性刷新以维持电容电荷。刷新操作通常按行进行，一次刷新一行中的所有存储单元。",
    "answer": "B || 解析：DRAM的刷新按行进行。"
  },
  {
    "id": "3.2.5-04",
    "type": "单项选择题",
    "question": "DRAM采用下列哪种刷新方式时,不存在“死时间”?() A. 集中刷新 B. 分散刷新 C. 异步刷新 D. 都不对",
    "answer_label": "B",
    "answer_explain": "集中刷新是在一个固定时间段内集中刷新所有行，期间不能访问存储器，存在死时间。分散刷新是将每个存储器周期分为读写和刷新两部分，没有集中的死时间，但延长了每个存储周期。异步刷新是分散死时间，但仍存在小的死时间片。",
    "answer": "B || 解析：集中刷新需要一段专门用于刷新的时间。机器的存取周期中的一段时间用来读/写,另一段时间用来刷新。因此在任何时间,机器都不能连续存取。异步刷新是前两种方式的结合。分散刷新虽然不存在死区时间，但存取周期被延长了，读/写速度降低了。"
  },
  {
    "id": "3.2.5-05",
    "type": "单项选择题",
    "question": "下面有关静态RAM和动态RAM的叙述中,不正确的是()。\nI. DRAM的集成度高于SRAM的集成度\nII. DRAM的存储速度比SRAM的存储速度高\nIII. DRAM芯片的成本比SRAM芯片的低\nIV. DRAM芯片工作时需要刷新,SRAM芯片工作时不需要刷新\n通常情况下,错误的是( )。\nA. I和II B. II和III C. III和IV D. I和IV",
    "answer_label": "B",
    "answer_explain": "I: DRAM存储单元（单晶体管+电容）比SRAM（六晶体管触发器）简单，集成度高。正确。\nII: SRAM速度比DRAM快。错误。\nIII: DRAM结构简单，集成度高，成本比SRAM低。正确。\nIV: DRAM需要刷新，SRAM不需要。正确。\n错误的是II。",
    "answer": "B || 解析：DRAM芯片的集成度高于SRAM(I正确); SRAM芯片的速度高于DRAM(II错误); DRAM芯片的成本低于SRAM(III正确); DRAM芯片工作时需要刷新,SRAM芯片工作时不需要刷新(IV正确)。本题要求选择错误的选项，所以选择II。"
  },
  {
    "id": "3.2.5-06",
    "type": "单项选择题",
    "question": "下列关于随机存储器的说法中,正确的有( )。\nA. 半导体RAM中的信息可读可写,且断电后仍能保持记忆\nB. DRAM是易失性RAM,而SRAM中的存储信息是不易失的\nC. 半导体RAM是易失性RAM,需电源不断电,所存储信息是不丢失的\nD. 半导体RAM是非易失性RAM",
    "answer_label": "C",
    "answer_explain": "A: RAM断电后信息丢失。错误。\nB: DRAM和SRAM都是易失性RAM。错误。\nC: RAM是易失性的，断电丢失信息，不断电则保持。正确。\nD: RAM是易失性的。错误。",
    "answer": "C || 解析：RAM属于半导体存储器,SRAM和DRAM的区别在于是否需要周期刷新。\n易失性指断电后信息会丢失。RAM是易失性的。",
    "answer": "C || 解析：RAM 属于半导体存储器, SRAM 和 DRAM 的区别在于是否需要周期刷新。\n易失性指断电后信息会丢失。RAM 是易失性的。"
  },
  {
    "id": "3.2.5-07",
    "type": "单项选择题",
    "question": "下列关于存储器的叙述中,不正确的是( )。\nA. 随机存储器和只读存储器都可以统一编址\nB. 在访问随机存储器时,访问时间与存储单元的物理位置无关\nC. 随机存储器 RAM 芯片可随机存取信息,掉电信息不会丢失\nD. 只读存储器 ROM 芯片可随机存取信息,掉电信息不会丢失",
    "answer_label": "C",
    "answer_explain": "A: 主存通常由RAM和ROM组成，它们共享同一个地址空间，可以统一编址。正确。\nB: 随机存储器的定义就是访问时间与物理位置无关。正确。\nC: RAM是易失性的，掉电信息会丢失。错误。\nD: ROM是非易失性的，掉电信息不会丢失，且支持随机读取。正确。",
    "answer": "C || 解析：主存储器由RAM和ROM构成,可统一编址。选项A正确。\n随机存储器是按地址访问,与物理位置无关。选项B正确。\nROM芯片具有随机访问和非易失性。选项D正确。\nRAM芯片具有随机访问和易失性。选项C错误。"
  },
  {
    "id": "3.2.5-08",
    "type": "单项选择题",
    "question": "关于半导体存储器的组织,下列选项中()是不正确的。\nA. 在同一个存储器中,每个存储单元的宽度可以不同\nB. 所谓“编址”,是指给每个存储单元指定一个编号\nC. 存储器的核心部分是存储阵列,由若干个存储单元构成\nD. 每个存储单元由若干个存储元组成,每个存储元可存储一位二进制信息",
    "answer_label": "A",
    "answer_explain": "A: 同一个存储器芯片中，所有存储单元的宽度（位数，即存储字长）是相同的。错误。\nB: 编址就是给每个存储单元分配唯一的地址编号。正确。\nC: 存储阵列（存储体）是存储单元的集合，是核心。正确。\nD: 存储单元由存储元组成，每个存储元存储1位。正确。",
    "answer": "A || 解析：同一个存储器中,每个存储单元的宽度必须相同,即每个存储单元存储的比特位数必须相同。即存储字长固定。"
  },
  {
    "id": "3.2.5-09",
    "type": "单项选择题",
    "question": "关于SRAM和DRAM,下列叙述中正确的是()。\nA. 两者依靠各自电路的两个稳定状态来存储信息 0 和 1, 无电荷泄露 B. SRAM依靠触发器的两个稳定状态来存储信息,有电荷泄露 C. DRAM依靠电容存储电荷来存储信息,有电荷泄露 D. 两者依靠电容存储电荷来存储信息,无电荷泄露",
    "answer_label": "C",
    "answer_explain": "A: SRAM用触发器，DRAM用电容。DRAM有泄露。错误。\nB: SRAM用触发器，是双稳态电路，不需要刷新，理论上无电荷泄露（实际有极微小漏电但可忽略，靠电源维持）。错误。\nC: DRAM用电容存电荷，电荷会随时间泄露，需要刷新。正确。\nD: SRAM用触发器。错误。",
    "answer": "C || 解析：SRAM 依靠双稳态电路的两个稳定状态来存储信息 0 和 1; SRAM速度较快, 不需要动态刷新, 但集成度较低, 功耗大, 价格高。DRAM 依靠电容存储电荷来存储信息, 电容上有电荷为 1, 无电荷为 0; DRAM 集成度高, 功耗小, 单位价格低廉, 需定时刷新, 速度慢。"
  },
  {
    "id": "3.2.5-10",
    "type": "单项选择题",
    "question": "某 DRAM 芯片,其存储容量为 1024×8 位,地址和数据采用复用技术,则地址引脚和数据引脚至少是多少是( )。 A. 18 B. 13 C. 8 D. 17",
    "answer_label": "B",
    "answer_explain": "容量 $1024 \\times 8$ 位。地址单元数 1024 = $2^{10}$。需要10位地址。数据宽度8位。地址和数据采用复用技术（通常指地址线复用，数据线一般不复用）。如果指地址线复用，10位地址分两半（5位行地址，5位列地址），需要5根地址线。数据线8根。总共 $5+8=13$。 如果指地址线和数据线共用引脚，则需要 $\\max(10, 8) = 10$？不太可能。题目应该指地址线分时复用。所以是13。",
    "answer": "B || 解析：1024×8位,寻址范围是 $1024 = 2^{10}$。采用地址复用技术时,分两次传送行、列地址,地址引脚只需 $10/2=5$ 根。数据引脚需要8根。地址引脚和数据引脚总数为 $5+8=13$ 根。\n注意：SRAM和DRAM的区别。DRAM采用地址复用技术,而SRAM不采用。"
  },
  {
    "id": "3.2.5-11",
    "type": "单项选择题",
    "question": "下列几种存储器中,()是易失性存储器。 A. Cache B. EPROM C. Flash 存储器 D. CD-ROM",
    "answer_label": "A",
    "answer_explain": "易失性存储器指断电后信息丢失的存储器。Cache通常由SRAM构成，是易失性的。EPROM、Flash、CD-ROM都是非易失性的。",
    "answer": "A || 解析：Cache由SRAM组成,掉电后信息即消失,属于易失性存储器。\n闪存(Flash)和 EPROM 都是在 EPROM 的基础上发展起来的,属于 ROM 的一种。擦写速度和使用寿命均有限,因此其常用作外存介质。"
  },
  {
    "id": "3.2.5-12",
    "type": "单项选择题",
    "question": "()属于广播型的存储器。 A. 高速缓存 B. 主存 C. 只读存储器 D. 随机存储器",
    "answer_label": "D",
    "answer_explain": "“广播型”存储器不是标准术语。可能是指其内部组织方式或访问特性。随机存取存储器（RAM）是通用术语，包含了Cache和主存的主要实现技术。只读存储器（ROM）也是随机访问的。 题目可能想表达的是最通用的可读写内存类型。但在没有明确定义的情况下，此题意义不明。 查阅答案解析，选择D。解析认为“随机存储器（RAM）是两个不同概念”。这不准确。RAM就是随机存取存储器。ROM也是随机存取的。 也许题目想区分“随机存取”和“只读”。但RAM本身就是随机存取的。 暂且按照答案选择D，但题目本身有问题。",
    "answer": "D || 解析：随机存取存储器(RAM)是两个不同概念。只读存储器(ROM)也是随机存取的,因此支持随机存取的存储器并不是一种类型存储器。"
  },
  {
    "id": "3.2.5-13",
    "type": "单项选择题",
    "question": "计算机系统启动时,其操作系统保存在硬盘上,内存条是空的。欲将操作系统引导程序引导到主存(RAM)中,则需要利用()。 A. RAM B. ROM C. RAM 和 ROM D. 均不完善",
    "answer_label": "B",
    "answer_explain": "计算机启动时，CPU执行的第一条指令地址是固定的，指向ROM（通常是BIOS或UEFI固件）。ROM中的程序负责初始化硬件并加载操作系统的引导程序（通常从硬盘）到RAM中，然后跳转到RAM中执行引导程序。",
    "answer": "B || 解析：计算机的操作系统保存在硬盘上。刚开机时,需要 BIOS 的引导程序将操作系统引导到主存(RAM)中,而引导程序则固化于ROM中。",
    "answer": "B || 解析：计算机的操作系统保存在硬盘上。刚开机时, 需要 BIOS 的引导程序将操作系统引导到主存(RAM)中, 而引导程序则固化于ROM中。"
  },
  {
    "id": "3.2.5-14",
    "type": "单项选择题",
    "question": "下列说法正确的是( )。\nA. EPROM是可改写的,因此可以作为随机存储器\nB. EPROM是可改写的,因此可以作为随机存储器\nC. EPROM是不可改写的,因此不能作为随机存储器\nD. EPROM是可改写的,因此不能作为随机存储器",
    "answer_label": "D",
    "answer_explain": "EPROM（可擦除可编程只读存储器）可以通过特定方式（如紫外线照射）擦除并重新编程。但其写入速度慢，擦写次数有限，且读取速度远快于写入速度。随机存储器（RAM）通常指读写速度相当、可无限次快速读写的存储器。因此EPROM虽然可改写，但不适合作为RAM使用。",
    "answer": "D || 解析：EPROM 可以多次改写,但改写写入须专门方式,写入时间过长,且改写的次数有限,速度较慢,因此不能作为随机存储器(RAM)使用。"
  },
  {
    "id": "3.2.5-15",
    "type": "单项选择题",
    "question": "下列()是半导体存储器的特点。\nI. 易失性,即断电后存储内容不丢失\nII. 每隔一定时间内容需要写入一遍\nIII. 一次完整的刷新过程只需要占用一个存取周期\nIV. 一定容量的刷新过程只需要占用一个存取周期\nA. I, III B. II, III C. II, IV D. 只有 III",
    "answer_label": "C",
    "answer_explain": "I: 半导体RAM是易失性的，断电内容丢失。错误。\nII: 指DRAM需要刷新。正确。\nIII: 一次刷新操作（通常刷新一行）需要一个特定的时间，可能占用一个或多个存取周期。错误。\nIV: “一定容量”指什么？如果是指一次刷新操作（刷新一行），占用时间固定。如果是指刷新整个芯片，需要多个刷新周期。题目表述不清。 答案解析选C (II, IV)。认为IV正确。可能是指分散刷新中，刷新一行占用一个存取周期的一部分。或者异步刷新中，刷新一行的间隔固定。按答案解析理解。",
    "answer": "C || 解析：动态半导体存储器利用电容存储电荷的特性记忆信息,电容会放电,因此必须在电荷电容充电、即刷新。方法是定期刷新。刷新周期一般是固定的。根据存储容量决定一次刷新多少存储单元，而刷新整个存储器所需时间则是固定的刷新周期，而刷新大器不是越大越好。刷新操作是按行进行的,因此刷新周期大器是RAM芯片。因此,这里也包括ROM。刷新周期不是越大越好，刷新太慢会导致信息丢失。II正确。IV 正确，刷新周期固定。I 错误。III 错误。",
    "answer": "C || 解析：动态半导体存储器利用电容存储电荷的特性记忆信息, 电容会放电, 因此必须在一定时间间隔内对其补充电荷, 即刷新。II 正确。\n刷新操作通常按行进行, 完成一行刷新所需时间固定, 整个芯片的刷新周期也是固定的。IV 可以理解为刷新周期固定。 I 错误, RAM是易失的。 III 错误, 刷新一行可能占用多个存取周期, 刷新整个芯片需要多个行刷新周期。"
  },
  {
    "id": "3.2.5-16",
    "type": "单项选择题",
    "question": "采用64K×1位的DRAM芯片构成128K×8位的存储器,若采用异步刷新方式,则单元刷新间隔不超过2ms,则产生刷新信号的周期是()。若采用集中刷新方式,则存储器刷新一遍最少需要()个读/写周期。\nA. 7.8μs, 256 B. 19μs, 256 C. 7.8μs, 128 D. 19μs, 128",
    "answer_label": "C",
    "answer_explain": "存储器容量 $128K \\times 8$ 位，由 $64K \\times 1$ 位的DRAM芯片构成。需要 $(128K/64K) \\times (8/1) = 2 \\times 8 = 16$ 片芯片。\n64K = $2^{16}$。通常DRAM地址线复用，地址线 $16/2=8$ 根。存储阵列通常行列数接近，假设为 $256 \\times 256$ ($2^8 \\times 2^8 = 2^{16}$)。即有256行。\n异步刷新：刷新周期2ms内，所有行（256行）都要刷新一次。刷新信号间隔 = $2ms / 256 = 2000 \\mu s / 256 \\approx 7.8 \\mu s$。\n集中刷新：刷新一遍需要依次刷新所有行（256行）。每次刷新一行需要一个刷新周期（通常等于一个读/写周期）。所以最少需要256个读/写周期。",
    "answer": "C || 解析：64K×1位的DRAM芯片,地址位数为16位。采用地址复用技术,行地址和列地址各占8位。存储阵列为 $2^8 \\times 2^8 = 256 \\times 256$。共有256行。刷新是以行为单位。异步刷新方式下,刷新周期为2ms, 2ms内需刷新所有256行。两次刷新请求之间的间隔为 $2ms / 256 = 7.8 \\mu s$。集中刷新方式下,刷新一遍需要连续刷新所有256行,每刷新一行需要一个读/写周期,所以最少需要256个读/写周期。因此选C。"
  },
  {
    "id": "3.2.5-17",
    "type": "单项选择题",
    "question": "DRAM具有破坏性读出的特性,需要定时刷新,下列说法中不正确的是( )。\nA. 刷新是以行为单位的\nB. 刷新是为了弥补DRAM存储单元中存储电荷的渐失而补充电荷\nC. 刷新是通过对存储单元进行读出操作进行“读后再生”操作来实现的\nD. DRAM内部设有专门的刷新电路,不会影响到CPU的正常访存",
    "answer_label": "D",
    "answer_explain": "A: DRAM按行刷新。正确。\nB: 刷新是为了补充泄露的电荷。正确。\nC: 刷新操作类似于读操作后再生。正确。\nD: 刷新操作需要占用存储器总线和内部电路，会与CPU的正常访存产生冲突，导致CPU等待（尤其是在集中刷新或异步刷新冲突时）。错误。",
    "answer": "D || 解析：刷新操作是一个读出再写入的过程,在此过程中需要占用总线控制权,会与CPU的访存请求冲突,有访存“死时间”。刷新不是由专门电路完成而是指每隔一定时间重复进行的操作。刷新电路一般集成在存储芯片内部,但刷新过程会影响外部访问。"
  },
  {
    "id": "3.2.5-18",
    "type": "单项选择题",
    "question": "下列关于DRAM和SDRAM的说法中,不正确的是( )。\nA. 传统DRAM芯片与CPU采用异步方式交换数据\nB. SDRAM芯片与CPU采用同步方式交换数据\nC. SDRAM需要定时刷新,而DRAM不需要定时刷新\nD. SDRAM的需要定时刷新通常常用SRAM实现",
    "answer_label": "C",
    "answer_explain": "A: 传统DRAM是异步的。正确。\nB: SDRAM（同步DRAM）是同步的。正确。\nC: SDRAM和DRAM都需要定时刷新，因为它们都基于电容存储电荷。错误。\nD: SDRAM的行缓冲器（Row Buffer）通常用SRAM实现以提高速度。但SDRAM本身的存储单元仍是DRAM，需要刷新。题目表述有歧义。但C明显错误。",
    "answer": "C || 解析：SDRAM (同步DRAM) 与 SRAM 不同, 其与 CPU 采用同步方式交换数据。SDRAM 也是 DRAM 的一种, 需要定期刷新。存储器缓冲器采用缓存行存储数据, 通常用 SRAM 实现。"
  },
  {
    "id": "3.2.5-20",
    "type": "单项选择题",
    "question": "一个内存条中有16个DRAM芯片,每个芯片中有4个位平面,每个位平面 的存储阵列为4096×4096列,则内存条的总容量为()MB。 A. 64 B. 128 C. 256 D. 512",
    "answer_label": "B",
    "answer_explain": "每个芯片容量 = 位平面数 × 行数 × 列数 = $4 \\times 4096 \\times 4096$ 位。\n内存条总容量 = 芯片数 × 每个芯片容量 = $16 \\times 4 \\times 4096 \\times 4096$ 位。\n$4096 = 2^{12}$。\n总容量 = $16 \\times 4 \\times 2^{12} \\times 2^{12}$ 位 = $2^4 \\times 2^2 \\times 2^{12} \\times 2^{12}$ 位 = $2^{30}$ 位。\n转换为MB：$2^{30}$ 位 = $2^{30} / 8$ B = $2^{27}$ B = $2^7 \\times 2^{20}$ B = 128 MB。",
    "answer": "B || 解析：DRAM芯片的容量 = 位平面数 × 行数 × 列数。即每个芯片存储 $4 \\times 4096 \\times 4096$ 位。内存条内有16片芯片，总容量为 $16 \\times 4 \\times 4096 \\times 4096 = 2^4 \\times 2^2 \\times 2^{12} \\times 2^{12} = 2^{30}$ 位。换算成MB: $2^{30} 位 = 2^{30}/8 B = 2^{27} B = 2^7 MB = 128 MB$。"
  },
  {
    "id": "3.2.5-21",
    "type": "单项选择题",
    "question": "已知单个存储体存取周期为110ns,总线传输周期为10ns。采用低位交叉编址的多模块存储器,交叉模块数为4,则连续存取4个存储字所需时间是()。 A. 小于11 B. 等于11 C. 大于11 D. 大于或等于11",
    "answer_label": "B",
    "answer_explain": "题目不完整，选项数值没有单位。假设是ns或总线周期。 存取周期 T = 110ns。总线传输周期 $\\tau = 10ns$。交叉模块数 m = 4。 采用低位交叉编址，可以实现流水线访问。启动第一个模块访问需要T。后续模块可以在总线传输周期 $\\tau$ 后依次启动。 访问4个字，分别在4个模块。 启动M0: t=0。完成M0: t=T=110ns。 启动M1: t= $\\tau = 10ns$。完成M1: t= $10+110=120ns$。 启动M2: t= $2\\tau = 20ns$。完成M2: t= $20+110=130ns$。 启动M3: t= $3\\tau = 30ns$。完成M3: t= $30+110=140ns$。 连续存取4个字所需时间为最后一个字完成的时间 = $T + (m-1)\\tau = 110 + (4-1) \\times 10 = 110 + 30 = 140ns$。 换算成总线周期数 = $140ns / 10ns = 14$ 个总线周期。 题目选项是11。可能题目理解或原文有误。 查阅原题，选项是 A. 小于11 B. 等于11 C. 大于11 D. 大于或等于11 $\\tau$。 那么需要 $T + (m-1)\\tau = 110ns + 3 \\times 10ns = 140ns$。 $140ns = 14\\tau$。所以是大于11 $\\tau$。 答案解析选B，解释为“流水线方式下，连续读出4个字需 T+(m-1)t = 110ns+3*10ns = 140ns = 14t”。这与选项B矛盾。 重新审题，教材中低位交叉存取时间公式是 $T+(n-1)\\tau$ (连续存取n个字)。 这里 n=4, m=4。时间 $= T+(4-1)\\tau = T+3\\tau$。 如果是高位交叉，时间 $= n \\times T = 4T$。 低位交叉是为了流水线提高速度。 $T=110ns$, $\\tau=10ns$。 $T=11\\tau$。 所需时间 $= T+3\\tau = 11\\tau + 3\\tau = 14\\tau$。 答案和解析都可能有问题。如果选项是指存取周期T的倍数，也不对。 如果题目问的是启动时间间隔，是 $\\tau$。 如果问的是带宽，是 $m/ (T+(m-1)\\tau)$ 字/ns 或 $1/\\tau$ 字/ns (当 $m \\ge T/\\tau$ 时)。$T/\\tau = 110/10 = 11$。这里 $m=4 < 11$。带宽 $= m / (T+(m-1)\\tau) = 4 / 140$ 字/ns。 如果题目是想问 $m$ 与 $T/\\tau$ 的关系？$m=4$, $T/\\tau = 11$。$m < T/\\tau$。 按答案B=11 $\\tau$ 推测，可能是 $T=11\\tau$。或者所需时间 $11\\tau$？但这与计算结果$14\\tau$不符。",
    "answer": "B || 解析：低位交叉存储器采用流水线技术,从启动第一个模块读数到第一个字读出需要时间T,此后每隔 $\\tau$ 时间读出一个字。连续读出n个字所需时间 $= T+(n-1)\\tau$。本题n=4, T=110ns, $\\tau=10ns$。所需时间 $= 110ns + (4-1) \\times 10ns = 140ns$。 $T/\\tau = 110/10 = 11$。所需时间为 $14\\tau$。 (答案解析：流水线方式下，连续读出4个字需 $T+(m-1)\\tau = 110ns + 3 \\times 10ns = 140ns = 14\\tau$。本题答案为B) （注：答案与解析计算结果不符，按计算应选C或D）"
  },
  {
    "id": "3.2.5-22",
    "type": "单项选择题",
    "question": "一个四体并行低位交叉存储器,每个模块的容量是64K×32位,存取周期为200ns,总线传输周期为50ns,在下述情况下,( )是正确的。\nA. 200ns内,存储器能向CPU提供256位二进制信息\nB. 200ns内,存储器能向CPU提供128位二进制信息\nC. 在50ns内,每个模块能向CPU提供32位二进制信息\nD. 以上都不对",
    "answer_label": "B",
    "answer_explain": "四体并行低位交叉 (m=4)。存取周期 T=200ns。总线传输周期 $\\tau=50ns$。 每个模块字长32位。 $T/\\tau = 200/50 = 4$。正好等于模块数 m=4。\n这意味着可以实现完美的流水线。每隔 $\\tau=50ns$ 就可以完成一个字的传输。\n在 200ns (=T) 内： 第一个字在 T=200ns 时完成传输。 第二个字在 $T+\\tau$？不对。 流水线启动延迟是T，之后每个 $\\tau$ 输出一个字。 访问第1字：启动0ns，完成200ns。 访问第2字：启动50ns，完成250ns。 访问第3字：启动100ns，完成300ns。 访问第4字：启动150ns，完成350ns。 连续访问4个字需要 $T+(m-1)\\tau = 200 + (4-1) \times 50 = 350ns$。\n带宽 = $m \\times 字长 / (T+(m-1)\\tau) = 4 \\times 32位 / 350ns$。 当 $m \\ge T/\\tau$ 时，带宽 = 字长 / $\\tau$ = 32位 / 50ns。 这里 $m = T/\\tau = 4$。所以带宽 = 32位 / 50ns。\n在 200ns 内，可以传输的数据量 = 带宽 × 时间 = (32位 / 50ns) × 200ns = 32位 × 4 = 128位。\nA错误，B正确。\nC: 在50ns内，只能完成一次总线传输，传输一个模块的数据（32位）。但是模块的存取周期是200ns，单个模块在50ns内无法完成一次存取。错误。\nD错误。",
    "answer": "B || 解析：低位交叉存储器采用流水线方式。存取周期T=200ns，总线传输周期 $\\tau=50ns$。模块数m=4。由于 $m = T/\\tau = 4$, 可以实现完全流水线化。每隔 $\\tau=50ns$ 可以启动一次模块访问并传输一个字(32位)。 在200ns内，可以完成 $200ns / 50ns = 4$ 次总线传输。但第一次传输完成需要T=200ns。 T时间内完成第一个字传输。 $T+\\tau$ 时间内完成第二个字传输。 $T+2\\tau$ 时间内完成第三个字传输。 $T+3\\tau$ 时间内完成第四个字传输。 带宽 = 字长 / $\\tau = 32位 / 50ns$。 在200ns内传输的数据量 = 带宽 $\\times 200ns = (32位/50ns) \\times 200ns = 128$ 位。"
  },
  {
    "id": "3.2.5-23",
    "type": "单项选择题",
    "question": "某机器采用四体低位交叉存储器,现分别执行如下操作: ①读取4个连续地址单元中的存储字; ②读取4个地址相间单元中的存储字; ③读取4个地址模4为0的单元中的存储字,则下述关于这三个操作所需时间的描述中,正确的是()。",
    "answer_label": "D",
    "answer_explain": "假设T为存取周期，$\\tau$ 为总线周期。\n① 读取连续地址单元：访问分散到4个体，可以流水线执行。时间 = $T + (4-1)\\tau$。\n② 读取地址相间单元：例如地址 0, 2, 4, 6。体号：0%4=0, 2%4=2, 4%4=0, 6%4=2。访问体0和体2各两次。会发生体冲突。时间取决于具体的相间方式和冲突情况，通常比①慢。\n③ 读取地址模4为0的单元：例如地址 0, 4, 8, 12。体号：0%4=0, 4%4=0, 8%4=0, 12%4=0。所有访问都集中在体0，无法流水线。时间 = $4 \\times T$。\n比较时间：③ > ② >= ①。 题目选项缺失。查阅原文，选项与时间长短排序有关。根据分析，③最长，①最短。 答案解析选择D。假设D选项是“所需时间按③、②、①的顺序依次递减”。",
    "answer": "D || 解析：假设存取周期为T,总线传输周期为 $\\tau$。①连续地址访问会依次访问体0, 1, 2, 3，可流水，时间 $T+3\\tau$。②相间地址访问可能访问不同体，也可能访问相同体，若访问相同体则发生冲突，时间比①长。③地址模4为0，即地址 $4k$，所有访问都落在体0 ($4k \\% 4 = 0$)，无法流水，时间为 $4T$。因此时间排序 ③ > ② >= ①。 （选项缺失，假设D对应此排序）"
  },
  {
    "id": "3.3.5-01",
    "type": "单项选择题",
    "question": "用16K×8位的SRAM芯片,容量为1024×8位的地址引脚和数据引脚总数是多少( )。 A. 8 B. 10 C. 18 D. 13",
    "answer_label": "C",
    "answer_explain": "题目似乎有误，前面说用 16Kx8 芯片，后面问 1024x8 芯片的引脚数。假设问的是 1024x8 芯片。容量 1024x8 位。地址单元数 $1024 = 2^{10}$，需要10根地址线。数据宽度8位，需要8根数据线。SRAM不使用地址复用。总引脚数 = 地址线 + 数据线 = 10 + 8 = 18。",
    "answer": "C || 解析：芯片容量为1024×8位,说明数据线数8根,地址线数10根 ($1024=2^{10}$)。因此,该芯片的地址引脚和数据引脚总数需要18根。"
  },
  {
    "id": "3.3.5-02",
    "type": "单项选择题",
    "question": "某存储器容量为32K×16位,则( )。 A. 8 B. 10 C. 18 D. 13",
    "answer_label": "C (Question ID matches 3.2.5-01)",
    "answer_explain": "题目选项与问题不符。假设问题与 3.2.5-02 相同：某存储器容量为32K×16位,则地址线和数据线根数是？容量 $32K \\times 16$ 位。地址单元数 $32K = 2^{15}$，需要15根地址线。数据宽度16位，需要16根数据线。",
    "answer": "C (Question ID matches 3.2.5-01) || 解析： (假设问题为 32Kx16 存储器的地址线和数据线) 该存储器有 $32K=2^{15}$ 个存储单元,所以地址线为15根。每个存储单元存储16位,所以数据线为16根。"
  }
{"id": "3.2.5-01", "type": "单项选择题", "question": "01. 某一 SRAM 芯片，容量为 1024x8 位，该芯片的地址引脚和数据引脚总数至少是（ ）\nA. 8 B. 10 C. 18 D. 13", "answer_label": "C", "answer_explain": "芯片容量为 1024x8 位, 8 位说明数据线要 8 根,地址线数要 10 根 ($1024 = 2^{10}$)。因此,该 芯片的地址引脚和数据引脚总数至少需要 18 根。", "answer": "C || 解析：芯片容量为 1024x8 位, 8 位说明数据线要 8 根,地址线数要 10 根 ($1024 = 2^{10}$)。因此,该 芯片的地址引脚和数据引脚总数至少需要 18 根。"}
{"id": "3.2.5-02", "type": "单项选择题", "question": "02. 某存储器容量为 32Kx16 位，则（ ）\nA. 地址线为 16 根，数据线为 32 根 B. 地址线为 32 根，数据线为 16 根\nC. 地址线为 15 根，数据线为 16 根 D. 地址线为 15 根，数据线为 32 根", "answer_label": "C", "answer_explain": "该芯片 16 位,所以数据线为 16 根,寻址空间 $2\text{K} = 2^{11}$, 所以地址线为 15 根。", "answer": "C || 解析：该芯片 16 位,所以数据线为 16 根,寻址空间 $2\text{K} = 2^{11}$, 所以地址线为 15 根。"}
{"id": "3.2.5-03", "type": "单项选择题", "question": "03. DRAM 的刷新是以（ ）为单位的。\nA. 存储单元 B. 行 C. 列 D. 存储字", "answer_label": "B", "answer_explain": "DRAM 的刷新按行进行。", "answer": "B || 解析：DRAM 的刷新按行进行。"}
{"id": "3.2.5-04", "type": "单项选择题", "question": "04. DRAM 采用下列哪种刷新方式时，不存在死时间?（ ）\nA. 集中刷新 B. 分散刷新 C. 异步刷新 D. 都不对", "answer_label": "B", "answer_explain": "集中刷新必然存在死时间。采用分散刷新时,机器的存取周期中的一段用来读/写,另一段用 来刷新,因此不存在死时间,但存取周期变长。异步刷新虽然缩短了死时间,但死时间依然存在。", "answer": "B || 解析：集中刷新必然存在死时间。采用分散刷新时,机器的存取周期中的一段用来读/写,另一段用 来刷新,因此不存在死时间,但存取周期变长。异步刷新虽然缩短了死时间,但死时间依然存在。"}
{"id": "3.2.5-05", "type": "单项选择题", "question": "05. 下面是有关 DRAM 和 SRAM 存储芯片的叙述:\nI. DRAM 芯片的集成度比 SRAM 芯片的高\nII. DRAM 芯片的成本比 SRAM 芯片的高\nIII. DRAM 芯片的速度比 SRAM 芯片的快\nIV. DRAM 芯片工作时需要刷新，SRAM 芯片工作时不需要刷新\n通常情况下，错误的是（ ）\nA. I 和 II B. III 和 IV C. III 和 IV D. I 和 IV", "answer_label": "B", "answer_explain": "DRAM 芯片的集成度高于 SRAM, 选项 I 正确。SRAM 芯片的速度高于 DRAM,选项 III 错 误,可以推出 DRAM 芯片的成本低于 SRAM, 选项 II 错误。SRAM 芯片工作时不需要刷新, DRAM 芯 片工作时需要刷新, IV 正确。本题要求选择错误叙述的表述,所以选择选项 II 和 III。", "answer": "B || 解析：DRAM 芯片的集成度高于 SRAM, 选项 I 正确。SRAM 芯片的速度高于 DRAM,选项 III 错 误,可以推出 DRAM 芯片的成本低于 SRAM, 选项 II 错误。SRAM 芯片工作时不需要刷新, DRAM 芯 片工作时需要刷新, IV 正确。本题要求选择错误叙述的表述,所以选择选项 II 和 III。"}
{"id": "3.2.5-06", "type": "单项选择题", "question": "06. 下列关于随机存储器的叙述中，正确的是（ ）\nA. 半导体 SRAM 中的信息可读可写，且断电后仍能保持记忆\nB. DRAM 是易失性 RAM，而 SRAM 中的存储信息是不易失的\nC. 半导体 RAM 是易失性 RAM，但只要电源不断电，所存信息是不丢失的\nD. 半导体 RAM 是非易失性 RAM", "answer_label": "C", "answer_explain": "RAM 属于易失性半导体,SRAM 和 DRAM 的区别在于是否需要动态刷新。", "answer": "C || 解析：RAM 属于易失性半导体,SRAM 和 DRAM 的区别在于是否需要动态刷新。"}
{"id": "3.2.5-07", "type": "单项选择题", "question": "07. 下列关于存储器的说法中，不正确的是（ ）\nA. 随机存储器和只读存储器不可以统一编址\nB. 在访问随机存储器时，访问时间与存储单元的物理位置无关\nC. 随机存储器 RAM 中既可随机存取信息，掉电后信息会丢失\nD. 只读存储器 ROM 中只可随机读取信息，掉电后信息不会丢失", "answer_label": "A", "answer_explain": "主存由 RAM 和 ROM 构成,两者统一编址,选项 A 错误。选项 B 描述的是随机访问特性, 正确。RAM 芯片具有随机访问特性和易失性,选项 C 正确。ROM 芯片具有随机访问特性和非易 失性,选项 D 正确。", "answer": "A || 解析：主存由 RAM 和 ROM 构成,两者统一编址,选项 A 错误。选项 B 描述的是随机访问特性, 正确。RAM 芯片具有随机访问特性和易失性,选项 C 正确。ROM 芯片具有随机访问特性和非易 失性,选项 D 正确。"}
{"id": "3.2.5-08", "type": "单项选择题", "question": "08. 关于半导体存储器的叙述，下列选项中（ ）是不正确的。\nA. 在同一个存储器中，每个存储单元的宽度可以不同\nB. 所谓“编址”，是指给每个存储单元一个编号\nC. 存储器的核心部分是存储阵列，由若干存储单元构成\nD. 每个存储单元由若干存储元件构成，每个存储元件存储一个比特位", "answer_label": "A", "answer_explain": "同一个存储器中,每个存储单元的宽度必须相同,即每个存储单元存储的比特位数必须相同。", "answer": "A || 解析：同一个存储器中,每个存储单元的宽度必须相同,即每个存储单元存储的比特位数必须相同。"}
{"id": "3.2.5-09", "type": "单项选择题", "question": "09. 关于 SRAM 和 DRAM，下列叙述中正确的是（ ）\nA. 通常 SRAM 依靠电容存储电荷来存储信息，电容上有电荷为 1，无电荷为 0\nB. DRAM 依靠双稳态电路的两个稳定状态来分别存储 0 和 1\nC. SRAM 速度较快，但集成度稍高; DRAM 速度稍快，但集成度低\nD. SRAM 速度较快，但集成度稍低; DRAM 速度稍慢，但集成度高", "answer_label": "D", "answer_explain": "SRAM 依靠双稳态电路的两个稳定状态分别存储 0 和 1, SRAM 速度较快,不需要动态刷 新,但集成度稍低,功耗大,单位价格高。DRAM 依靠电容存储电荷来存储信息,电容上有电荷 为 1,无电荷为 0, DRAM 集成度高,功耗小,单位价格较低,需定时刷新,速度慢。", "answer": "D || 解析：SRAM 依靠双稳态电路的两个稳定状态分别存储 0 和 1, SRAM 速度较快,不需要动态刷 新,但集成度稍低,功耗大,单位价格高。DRAM 依靠电容存储电荷来存储信息,电容上有电荷 为 1,无电荷为 0, DRAM 集成度高,功耗小,单位价格较低,需定时刷新,速度慢。"}
{"id": "3.2.5-10", "type": "单项选择题", "question": "10. 某一 DRAM 芯片，采用地址复用技术，容量为 1024x8 位，该芯片的地址引脚和数据引 脚总数至少是（ ）\nA. 18 B. 13 C. 8 D. 17", "answer_label": "B", "answer_explain": "$1024\\times 8$ 位,寻址范围是 $1024 = 2^{10}$。采用地址复用技术时,分两次传送行、列地址,地址引 脚减半为 5 根,数据引脚仍为 8 根,因此地址引脚和数据引脚总数至少为 13 根。\n注意 SRAM 和 DRAM 的区别,DRAM 采用地址复用技术,而 SRAM 不采用。", "answer": "B || 解析：$1024\\times 8$ 位,寻址范围是 $1024 = 2^{10}$。采用地址复用技术时,分两次传送行、列地址,地址引 脚减半为 5 根,数据引脚仍为 8 根,因此地址引脚和数据引脚总数至少为 13 根。"}
{"id": "3.2.5-11", "type": "单项选择题", "question": "11. 下列几种存储器中，（ ）是易失性存储器。\nA. Cache B. EPROM C. Flash 存储器 D. CD-ROM", "answer_label": "A", "answer_explain": "Cache 由 SRAM 组成,掉电后信息即消失,属于易失性存储器。", "answer": "A || 解析：Cache 由 SRAM 组成,掉电后信息即消失,属于易失性存储器。"}
{"id": "3.2.5-12", "type": "单项选择题", "question": "12. U 盘属于（ ）类型的存储器。\nA. 高速缓存 B. 主存 C. 只读存储器 D. 随机存储器", "answer_label": "C", "answer_explain": "U盘采用 Flash 存储技术,它是在 EPROM 的基础上发展起来的,属于 ROM 的一种。擦 写速度和性价比均很可观,因此其常用作储存。", "answer": "C || 解析：U盘采用 Flash 存储技术,它是在 EPROM 的基础上发展起来的,属于 ROM 的一种。擦 写速度和性价比均很可观,因此其常用作储存。"}
{"id": "3.2.5-13", "type": "单项选择题", "question": "13. 某计算机系统，其操作系统保存于硬盘上，其内存储器应该采用（ ）\nA. RAM B. ROM C. RAM 和 ROM D. 均不妥", "answer_label": "C", "answer_explain": "因计算机的操作系统保存在硬盘上,所以需要 BIOS 的引导程序将操作系统引导到主存 (RAM) 中,而引导程序则固化于 ROM 中。", "answer": "C || 解析：因计算机的操作系统保存在硬盘上,所以需要 BIOS 的引导程序将操作系统引导到主存 (RAM) 中,而引导程序则固化于 ROM 中。"}
{"id": "3.2.5-14", "type": "单项选择题", "question": "14. 下列说法正确的是（ ）\nA. EPROM 是可改写的，因此可以作为随机存储器\nB. EPROM 是可改写的，但不能作为随机存储器\nC. EPROM 是不可改写的，因此不能作为随机存储器\nD. EPROM 只能改写一次，因此不能作为随机存储器", "answer_label": "B", "answer_explain": "EPROM 可多次改写,但改写较为烦琐,写入时间过长,且改写的次数有限,速度较慢,因 此不能作为需要频繁读/写的 RAM 使用。", "answer": "B || 解析：EPROM 可多次改写,但改写较为烦琐,写入时间过长,且改写的次数有限,速度较慢,因 此不能作为需要频繁读/写的 RAM 使用。"}
{"id": "3.2.5-15", "type": "单项选择题", "question": "15. 下列（ ）是动态半导体存储器的特点。\nI. 在工作中存储器内容会产生变化\nII. 每隔一定时间，需要根据原存内容重新写入一遍\nIII. 一次完整的刷新过程需要占用两个存取周期\nIV. 一次完整的刷新过程只需要占用一个存取周期\nA. I、II B. II、III C. II、IV D. 只有 III", "answer_label": "C", "answer_explain": "动态半导体存储器利用电容存储电荷的特性记录信息,电容会放电,因此必须在电荷流失前 对电容充电,即刷新。方法是每隔一定的时间,根据原存内容重新写入一遍,因此选项I错误。 这里的读并不是把信息读入 CPU,也不是从 CPU 向主存写入信息,它只是把信息读出,通过一 个刷新放大器后又重新写回存储单元,而刷新放大器是集成在 RAM 上的。因此,这里只进行了 一次访存,也就是占用一个存取周期,选项 II、IV 正确。选项 III 错误。", "answer": "C || 解析：动态半导体存储器利用电容存储电荷的特性记录信息,电容会放电,因此必须在电荷流失前 对电容充电,即刷新。方法是每隔一定的时间,根据原存内容重新写入一遍,因此选项I错误。 这里的读并不是把信息读入 CPU,也不是从 CPU 向主存写入信息,它只是把信息读出,通过一 个刷新放大器后又重新写回存储单元,而刷新放大器是集成在 RAM 上的。因此,这里只进行了 一次访存,也就是占用一个存取周期,选项 II、IV 正确。选项 III 错误。"}
{"id": "3.2.5-16", "type": "单项选择题", "question": "16. 采用 64Kx1 位的 DRAM 芯片构成 128Kx8 位的存储器，若采用异步刷新方式，每单元 刷新间隔不超过 2ms，则生成的刷新信号的间隔时间是（ ）; 若采用集中刷新方式，则 存储器刷新一遍最少用（ ）个读/写周期。\nA. 7.8μs, 256 B. 1.9μs, 256 C. 7.8μs, 128 D. 1.9μs, 128", "answer_label": "A", "answer_explain": "$64\text{K}\times 1$ 位的 DRAM 芯片由一个 $256\times 256$ 的位平面组成。构成存储器的所有芯片同时按行刷 新,每个芯片有 256 行,所以存储器所有单元刷新一遍至少需要 256 次刷新操作。若采用异步刷 新方式,则相邻两次刷新信息的时间间隔为 $2\text{ms}/256 \approx 7.8\mu\text{s}$。若采用集中刷新方式,则整个存储 器刷新一遍最少需 256 个读/写周期,在刷新过程中,存储器不能进行读/写操作。", "answer": "A || 解析：$64\text{K}\times 1$ 位的 DRAM 芯片由一个 $256\times 256$ 的位平面组成。构成存储器的所有芯片同时按行刷 新,每个芯片有 256 行,所以存储器所有单元刷新一遍至少需要 256 次刷新操作。若采用异步刷 新方式,则相邻两次刷新信息的时间间隔为 $2\text{ms}/256 \approx 7.8\mu\text{s}$。若采用集中刷新方式,则整个存储 器刷新一遍最少需 256 个读/写周期,在刷新过程中,存储器不能进行读/写操作。"}
{"id": "3.2.5-17", "type": "单项选择题", "question": "17. DRAM 具有破坏性读出的特性，需要定时刷新，下列说法中不正确的是（ ）\nA. 刷新是以行为单位的\nB. 刷新是为了给 DRAM 存储单元中的存储电容重新充电\nC. 刷新是通过对存储单元进行“读出”不输出数据，即“假读”的操作来实现的\nD. DRAM 内部没有专门的刷新电路，不会影响到 CPU 的正常访存", "answer_label": "D", "answer_explain": "刷新也是一个读出的过程,根据读出内容对相应单元进行重写,因此会和 CPU 的访存冲突, 会有访存“死时间”。刷新是指每隔一定的时间必须向栅极电容补充一次电荷,并以行为单位。", "answer": "D || 解析：刷新也是一个读出的过程,根据读出内容对相应单元进行重写,因此会和 CPU 的访存冲突, 会有访存“死时间”。刷新是指每隔一定的时间必须向栅极电容补充一次电荷,并以行为单位。"}
{"id": "3.2.5-18", "type": "单项选择题", "question": "18. 下列关于 DRAM 和 SDRAM 的说法中，不正确的是（ ）\nA. 传统 DRAM 芯片与 CPU 采用异步方式交换数据\nB. SDRAM 芯片与 CPU 采用同步方式交换数据\nC. DRAM 需要定期刷新，而 SDRAM 不需要定期刷新\nD. SDRAM 的行缓冲器通常用 SRAM 实现", "answer_label": "C", "answer_explain": "SDRAM (同步 DRAM) 与 SRAM 不同,其与 CPU 采用同步方式交换数据。SDRAM 也是 DRAM 的一种,需要定期刷新。行缓冲器用来缓存指定行中整行的数据,通常用 SRAM 实现。", "answer": "C || 解析：SDRAM (同步 DRAM) 与 SRAM 不同,其与 CPU 采用同步方式交换数据。SDRAM 也是 DRAM 的一种,需要定期刷新。行缓冲器用来缓存指定行中整行的数据,通常用 SRAM 实现。"}
{"id": "3.2.5-19", "type": "单项选择题", "question": "19. 每推出新一代 DRAM 芯片，地址线至少增 1 根，则容量至少提高到原来的（ ）倍。\nA. 2 B. 4 C. 8 D. 16", "answer_label": "B", "answer_explain": "DRAM 芯片采用地址线复用技术,行地址和列地址分时复用,每增加1根地址线,则行地址 和列地址各增加1位,所以行数和列数各增加1倍,因此容量至少提高到原来的4倍。", "answer": "B || 解析：DRAM 芯片采用地址线复用技术,行地址和列地址分时复用,每增加1根地址线,则行地址 和列地址各增加1位,所以行数和列数各增加1倍,因此容量至少提高到原来的4倍。"}
{"id": "3.2.5-20", "type": "单项选择题", "question": "20. 若一个内存条中有 16 个 DRAM 芯片，每个芯片中有 4 个位平面，每个位平面的存储阵 列为 4096 行x4096 列，则内存条的总容量为（ ）MB。\nA. 64 B. 128 C. 256 D. 512", "answer_label": "B", "answer_explain": "DRAM 芯片的容量 = 位平面数×行数×列数,即由位平面数、存储阵列的行数和列数决定。 因此,一个 DRAM 芯片的容量为 $4096\times 4096\times 4\text{b} = 8\text{MB}$。内存条的总容量为 $8\text{MB}\times 16 = 128\text{MB}$。", "answer": "B || 解析：DRAM 芯片的容量 = 位平面数×行数×列数,即由位平面数、存储阵列的行数和列数决定。 因此,一个 DRAM 芯片的容量为 $4096\times 4096\times 4\text{b} = 8\text{MB}$。内存条的总容量为 $8\text{MB}\times 16 = 128\text{MB}$。"}
{"id": "3.2.5-21", "type": "单项选择题", "question": "21. 已知单体存储体的存取周期为 110ns，总线传输周期为 10ns，采用低位交叉编址的多模 块存储器时，存储体数应（ ）\nA. 小于 11 B. 等于 11 C. 大于 11 D. 大于或等于 11", "answer_label": "D", "answer_explain": "低位交叉编址多模块存储器,采用轮流启动的方式时,类似于流水线的工作方式,为保证某 个模块再次启动时,其上次的存取操作已完成(流水线不断流),要求两次启动间隔的时间必须 大于或等于一个存取周期,即“模块数×总线周期≥存取周期”,得出存储体数应大于或等于 11。", "answer": "D || 解析：低位交叉编址多模块存储器,采用轮流启动的方式时,类似于流水线的工作方式,为保证某 个模块再次启动时,其上次的存取操作已完成(流水线不断流),要求两次启动间隔的时间必须 大于或等于一个存取周期,即“模块数×总线周期≥存取周期”,得出存储体数应大于或等于 11。"}
{"id": "3.2.5-22", "type": "单项选择题", "question": "22. 一个四体并行低位交叉存储器，每个模块的容量是 64K x 32 位，存取周期为 200ns，总 线周期为 50ns，在下述说法中，（ ）是正确的。\nA. 在 200ns 内，存储器能向 CPU 提供 256 位二进制信息\nB. 在 200ns 内，存储器能向 CPU 提供 128 位二进制信息\nC. 在 50ns 内，每个模块能向 CPU 提供 32 位二进制信息\nD. 以上都不对", "answer_label": "B", "answer_explain": "低位交叉存储器采用流水线技术,可以在一个存取周期内连续访问4个模块,$32 \text{位}\times 4 = 128$ 位。本题答案为 B。\n注:本题若作为计算题来考虑,从第一个字的读/写请求发出,到第4个字读/写结束,共需 要 350ns,但这里考查的是整体工作性能,可从以下角度理解:\n1) 连续取 $m$ 个字耗时 $T_1 = T + (m-1)\\tau$,平均每个字的存取时间是 $t_m/\text{m}$, 实际工作时 $m$ 非常大, 因此 $t_m/\text{m}$ 也就非常接近 $\\tau$, 可认为存储器在每个总线周期 $\\tau$ 都能给 CPU 提供一个字。\n2) 流水线充分流动起来后,每个总线周期后都能完成一个字的读/写,所以本题中每4个总 线周期 (200ns) 都能完成4个字的读/写。", "answer": "B || 解析：低位交叉存储器采用流水线技术,可以在一个存取周期内连续访问4个模块,$32 \text{位}\times 4 = 128$ 位。"}
{"id": "3.2.5-23", "type": "单项选择题", "question": "23. 某机器采用四体低位交叉存储器，现分别执行下述操作: ①读取 6 个连续地址单元中存 放的存储字，重写 80 次; ②读取 8 个连续地址单元中存放的存储字，重写 60 次。则①、 ②所花费的时间之比为（ ）\nA. 1:1 B. 2:1 C. 4:3 D. 3:4", "answer_label": "C", "answer_explain": "1) 在每轮读取存储器的前 6 个 $T/4$ 时间 (共 $3T/2$) 内,依次进入各个存储体。下一轮读取 存储器时,最近访问的 M$_4$ 还在占用中 (才过了 $T/2$ 的时间), 因此必须再等待 $T/2$ 的时间才 能开始新的读取 (M$_1$ 连续完成两次读取,也即总共 $2T$ 的时间才可进入下一轮)。\n注意\n进入下一轮不需要第5个字读取结束,第4个字读取结束时 M$_4$ 就已空出,即可马上进入下一轮。\n最后—轮读取结束的时间是本轮第6个字读取结束,共$(6-1)\times(T/4) + T = 2.25T$。\n情况1) 的总时间为$(80-1)\times 2T + 2.25T = 160.25T$。\n2) 每轮读取 8 个存储字刚好经过 $2T$ 的时间,每轮结束后,最近访问的 M$_1$ 刚好经过了时间 $T$,此时可以立即开始下一轮的读取。\n最后一轮读取结束的时间是本轮第 8 个字读取结束,共$(8-1)\times(T/4) + T = 2.75T$。\n情况2) 的总时间为$(60-1)\times 2T + 2.75T = 120.75T$。\n因此情况1) 和 2) 所花费的总时间比为 4:3。", "answer": "C || 解析：情况1) 连续读取6个字, 假设存取周期为T, 总线周期为 $\\tau = T/4$。每轮读取时间为 $T_1 = T + (6-1)\\tau = T + 5(T/4) = 2.25T$。但由于 $m=4$, 模块M1在 $\\tau$ 时刻启动, M2在 $2\\tau$ 时刻, M3在 $3\\tau$ 时刻, M4在 $4\\tau$ 时刻。M1在 $T+\\tau = 5\\tau$ 时刻空闲。第5个字 (M1) 在 $5\\tau$ 时刻启动, 第6个字 (M2) 在 $6\\tau$ 时刻启动。M1在 $T+5\\tau$ 时刻空闲。下一轮重写开始时, M1在 $5\\tau$ 时刻已空闲, 可立即启动。因此, 每轮读取6个字的时间为 $T+(6-1)\\tau = 2.25T$。不对, 如图所示, M1在 $T$ (即 $4\\tau$) 后才空闲, 第5个字 (M1) 必须在 $4\\tau$ 后启动, 即在 $4\\tau$ 时刻启动, 第6个字 (M2) 在 $5\\tau$ 时刻启动。M1在 $T+4\\tau = 8\\tau = 2T$ 时刻空闲。因此, 下一轮读取 (M1) 必须等到 $2T$ 时刻。每轮时间为 $2T$。最后一轮时间为 $(6-1)\\tau + T = 2.25T$。总时间 $T_A = (80-1)\\times 2T + 2.25T = 160.25T$。情况2) 连续读取8个字。每轮时间为 $2T$。最后一轮时间为 $(8-1)\\tau + T = 2.75T$。总时间 $T_B = (60-1)\\times 2T + 2.75T = 120.75T$。 $T_A / T_B = 160.25 / 120.75 \approx 4/3$。"}
{"id": "3.2.5-24", "type": "单项选择题", "question": "24. 假定用若干 16Kx8 位的存储芯片组成一个 64Kx8 位的存储器，芯片各单元采用交叉编 址方式，则地址 BFFEH 所在芯片的最小地址为（ ）\nA. 0000H B. 0001H C. 0002H D. 0003H", "answer_label": "D", "answer_explain": "$64\text{K}\times 8$ 位/$16\text{K}\times 8$ 位 = 4,可知芯片数为4。芯片各单元采用交叉编址,所以每个芯片的片选 信号由最低两位地址确定,高 14 位为片内地址。4 个芯片内各存储单元的最低两位地址分别为 00、01、10、11,即最小地址分别为 0000H、0001H、0002H、0003H。地址 BFFFH 最低两位为 11,因此该存储单元所在芯片的最小地址为 0003H。", "answer": "D || 解析：$64\text{K}\times 8$ 位/$16\text{K}\times 8$ 位 = 4,可知芯片数为4。芯片各单元采用交叉编址,所以每个芯片的片选 信号由最低两位地址确定,高 14 位为片内地址。4 个芯片内各存储单元的最低两位地址分别为 00、01、10、11,即最小地址分别为 0000H、0001H、0002H、0003H。地址 BFFFH 最低两位为 11,因此该存储单元所在芯片的最小地址为 0003H。"}
{"id": "3.2.5-25", "type": "单项选择题", "question": "25. 下列关于单体多字存储器的说法中，不正确的是（ ）\nA. 单体多字存储器主要解决主存容量太小的问题\nB. 单体多字存储器中，每个存储单元存储多个字\nC. 指令与数据的连续存放有利于单体多字存储器提高主存的读/写速度\nD. 过多的跳转指令会严重影响单体多字存储器的工作效率", "answer_label": "A", "answer_explain": "单体多字存储器主要解决访存速度的问题,并没有解决主存容量太小的问题。在单体多字存 储器中,每个存储单元存储多个字,当指令和数据连续存放,且没有过多的跳转指令时,单体多 字存储器能有效地提高主存的读/写速度。", "answer": "A || 解析：单体多字存储器主要解决访存速度的问题,并没有解决主存容量太小的问题。"}
{"id": "3.2.5-26", "type": "单项选择题", "question": "26. 多模块存储器之所以能提高存储器的访问速度，是因为（ ）\nA. 采用了高速元器件 B. 各模块有独立的读/写电路\nC. 采用了信息预读技术 D. 模块内各单元地址连续", "answer_label": "B", "answer_explain": "多模块存储器各模块有独立的读/写电路,可以实现并行操作,所以多模块存储器能进行高 速的读/写操作。采用低位交叉编址的多模块存储器各单元地址不连续。", "answer": "B || 解析：多模块存储器各模块有独立的读/写电路,可以实现并行操作,所以多模块存储器能进行高 速的读/写操作。"}
{"id": "3.2.5-27", "type": "单项选择题", "question": "27. 某存储器总线的宽度是 64 位，若用 8 个 16Mx8 位的 DRAM 芯片扩展构成 16M x 64 位 的内存条，按字节编址，支持突发传送方式。某 double 型的变量 x 的主存地址为 2026 0000H, 某 int 型的变量 y 的主存地址为 2026 1006H,则下列叙述中错误的是（ ）\nA. 该内存条可不采用多模块交叉编址 B. DRAM 芯片的行缓冲采用的是 SRAM\nC. 读取变量 x 只需要一个存取周期 D. 读取变量 y 需要两个存取周期", "answer_label": "A", "answer_explain": "存储器总线的宽度是 64 位,内存条一次向计算机提供 8B 的数据,每个 DRAM 芯片提供 1B 的数据,因此一定采用多模块交叉编址,选项 A 错误。DRAM 芯片的行缓冲采用 SRAM。在此 内存条中,同时读出的 64 位只可能是第 $0 \sim 7$ 单元、第 $8 \sim 15$ 单元... ... 第 $8k \sim 8k+7$ 单元,根据 变量 $x$ 和 $y$ 的主存地址可知,读取 $x$ 需要一个存取周期,读取 $y$ 需要两个存取周期。", "answer": "A || 解析：存储器总线的宽度是 64 位,内存条一次向计算机提供 8B 的数据,每个 DRAM 芯片提供 1B 的数据,因此一定采用多模块交叉编址,选项 A 错误。"}
{"id": "3.2.5-28", "type": "单项选择题", "question": "28. 【2010 统考真题】下列有关 RAM 和 ROM 的叙述中，正确的是（ ）\nI. RAM 是易失性存储器，ROM 是非易失性存储器\nII. RAM 和 ROM 都采用随机存取方式进行信息访问\nIII. RAM 和 ROM 都可用作 Cache\nIV. RAM 和 ROM 都需要进行刷新\nA. 仅 I 和 II B. 仅 II 和 III C. 仅 I、II 和 III D. 仅 II、III 和 IV", "answer_label": "A", "answer_explain": "RAM (分 DRAM 和 SRAM) 断电后会失去信息,而 ROM 断电后不会失去信息,它们都采 用随机存取方式。Cache 一般采用高速的 SRAM 制成,而 ROM 只可读,不能用作 Cache,选项 III 错误。DRAM 需要定期刷新,而 ROM 不需要刷新,所以选项 IV 错误。", "answer": "A || 解析：RAM (分 DRAM 和 SRAM) 断电后会失去信息,而 ROM 断电后不会失去信息,它们都采 用随机存取方式。Cache 一般采用高速的 SRAM 制成,而 ROM 只可读,不能用作 Cache,选项 III 错误。DRAM 需要定期刷新,而 ROM 不需要刷新,所以选项 IV 错误。"}
{"id": "3.2.5-29", "type": "单项选择题", "question": "29. 【2012 统考真题】下列关于闪存的叙述中，错误的是（ ）\nA. 信息可读可写，并且读、写速度一样快\nB. 存储元件由 MOS 管组成，是一种半导体存储器\nC. 掉电后信息不丢失，是一种非易失性存储器\nD. 采用随机访问方式，可替代计算机外部存储器", "answer_label": "A", "answer_explain": "闪存是 EPROM 的进一步发展,可读可写,用 MOS 管的浮栅上有无电荷来存储信息。闪存 依然是 ROM 的一种,写入时必须先擦除原有数据,所以写速度要比读速度慢。闪存是一种非易 失性存储器,它采用随机访问方式。现在常见的 SSD 固态硬盘,即由 Flash 芯片组成。", "answer": "A || 解析：闪存是 EPROM 的进一步发展,可读可写,用 MOS 管的浮栅上有无电荷来存储信息。闪存 依然是 ROM 的一种,写入时必须先擦除原有数据,所以写速度要比读速度慢。"}
{"id": "3.2.5-30", "type": "单项选择题", "question": "30. 【2014 统考真题】某容量为 256MB 的存储器由若干 4M x 8 位的 DRAM 芯片构成，该 DRAM 芯片的地址引脚和数据引脚总数是（ ）\nA. 19 B. 22 C. 30 D. 36", "answer_label": "A", "answer_explain": "$4\text{M}\times 8$ 位的芯片数据线应为 8 根,地址线应为 $\log_2 4\text{M} = 22$ 根。而 DRAM 采用地址复用技术, 地址线是原来的 1/2,且地址信号分行、列两次传送。地址线数为 $22/2 = 11$ 根,所以地址引脚与 数据引脚的总数为 $11 + 8 = 19$ 根,选择选项 A。此题需要注意 DRAM 采用的是两次传地址的策 略,所以地址线为正常的一半,这是很多考生容易忽略的地方。", "answer": "A || 解析：$4\text{M}\times 8$ 位的芯片数据线应为 8 根,地址线应为 $\log_2 4\text{M} = 22$ 根。而 DRAM 采用地址复用技术, 地址线是原来的 1/2,且地址信号分行、列两次传送。地址线数为 $22/2 = 11$ 根,所以地址引脚与 数据引脚的总数为 $11 + 8 = 19$ 根。"}
{"id": "3.2.5-31", "type": "单项选择题", "question": "31. 【2015 统考真题】下列存储器中，在工作期间需要周期性刷新的是（ ）\nA. SRAM B. SDRAM C. ROM D. Flash", "answer_label": "B", "answer_explain": "SRAM 用作内存存储,所以必须隔一段时间刷新一次,若存储单元未被刷新,则存储的信息 就会丢失。同步动态随机存储器 SDRAM 是现在最常用的一种 DRAM。", "answer": "B || 解析：SDRAM (同步动态随机存储器) 是DRAM的一种, 需要周期性刷新。SRAM (静态随机存储器) 不需要刷新。ROM 和 Flash 是非易失性存储器, 不需要刷新。"}
{"id": "3.2.5-32", "type": "单项选择题", "question": "32. 【2015 统考真题】某计算机使用四体交叉编址存储器，假定在存储器总线上出现的主存 地址（十进制）序列为 8005, 8006, 8007, 8008, 8001, 8002, 8003, 8004, 8000，则可能发生 访存冲突的地址对是（ ）\nA. 8004 和 8008 B. 8002 和 8007 C. 8001 和 8008 D. 8000 和 8004", "answer_label": "D", "answer_explain": "每个访存地址对应的存储模块序号 ($0, 1, 2, 3$) 如下所示:\n| 访存地址 | 8005 | 8006 | 8007 | 8008 | 8001 | 8002 | 8003 | 8004 | 8000 |\n| :---: | :---: | :---: | :---: | :---: | :---: | :---: | :---: | :---: | :---: |\n| 模块序号 | 1 | 2 | 3 | 0 | 1 | 2 | 3 | 0 | 0 |\n其中,模块序号 = 访存地址%存储器交叉模块数。\n判断可能发生访存冲突的规则如下:给定的访存地址在相邻的四次访问中出现在同一个存储 模块内。据此,根据上表可知 8004 和 8000 对应的模块号都为 0,即表明这两次的访问出现在同 一模块内且在相邻的访问请求中,满足发生冲突的条件。", "answer": "D || 解析：四体交叉编址, 模块号 = 地址 % 4。 8005%4=1, 8006%4=2, 8007%4=3, 8008%4=0, 8001%4=1, 8002%4=2, 8003%4=3, 8004%4=0, 8000%4=0。序列为 1, 2, 3, 0, 1, 2, 3, 0, 0。最后两次访问 (8004 和 8000) 都是模块 0, 发生了冲突。"}
{"id": "3.2.5-33", "type": "单项选择题", "question": "33. 【2017 统考真题】某计算机主存按字节编址，由 4 个 64M x 8 位的 DRAM 芯片采用交叉 编址方式构成，并与宽度为 32 位的存储器总线相连，主存每次最多读/写 32 位数据。若 double 型变量 x 的主存地址为 804 001AH，则读取 x 需要的存取周期数是（ ）\nA. 1 B. 2 C. 3 D. 4", "answer_label": "C", "answer_explain": "交叉编址多模块存储器有轮流启动和同时启动两种方式,本题中所有存储模块一次并行读/ 写的总位数正好等于系统总线中的数据线数,所以可以肯定是采用的同时启动方式。在同时启动 方式下,一个存取周期可以对所有芯片同时进行数据读/写操作,故一次可读出 8 个字节 (64 位 / 8B)。 其主存地址线 $A0 \sim A1$ 的最低两位 $10$,说明它是编号为 2 的芯片开始存储 (编号从 0 开始) 共占 3 行,因此需要同时启动 3 轮才能完成对 double 型变量的读取。从本题也可发现,采用同时 启动方式时,一次读也许也许会有没有用的数据读入。", "answer": "C || 解析：4个芯片构成32位总线宽度,按字节编址, 采用交叉编址, 芯片位宽8位, 总线宽度32位, 存储器字长32位(4B)。4个模块 (M0, M1, M2, M3) 交叉编址。地址 804 001AH = ...0001 1010B。double型变量占8B。最低2位 $A1 A0 = 10B = 2$, 表示起始地址在模块 M2。地址 804 001AH (M2), 804 001BH (M3), 804 001CH (M0), 804 001DH (M1), 804 001EH (M2), 804 001FH (M3), 804 0020H (M0), 804 0021H (M1)。\n第1周期: 读 M2, M3 (地址 ...1AH, ...1BH)\n第2周期: 读 M0, M1, M2, M3 (地址 ...1CH, ...1DH, ...1EH, ...1FH)\n第3周期: 读 M0, M1 (地址 ...20H, ...21H)\n总共需要3个存取周期。"}
{"id": "3.2.5-34", "type": "单项选择题", "question": "34. 【2018 统考真题】假定 DRAM 芯片中存储阵列的行数为 r，列数为 c，对于一个 2K x 1 位的 DRAM 芯片，为保证其地址引脚数最少，并尽量减少刷新开销，则 r、c 的取值分 别是（ ）\nA. 2048, 1 B. 64, 32 C. 32, 64 D. 1, 2048", "answer_label": "C", "answer_explain": "由题意,首先根据 DRAM 采用的是行地址列地址复用技术,我们尽量选用行列差值不要太大的, 选项 B、C 的地址线只需 6 根 (串行或列所需地址线的最大值),轻松排除选项 A 和 D。其次,为了 减小刷新功耗,向 DRAM 一般是按行刷新的,所以应选行数值较少的。", "answer": "C || 解析：容量 $2\text{K} \times 1 = 2048$ 位。 $r \times c = 2048$。DRAM采用地址复用, 地址引脚数 $N = \max(\log_2 r, \log_2 c)$。为使 $N$ 最少, $r$ 和 $c$ 应最接近, 即 $\sqrt{2048} \approx 45$。 选项B: $r=64, c=32$。 $\log_2 64=6, \log_2 32=5$。地址引脚 $N=6$。 选项C: $r=32, c=64$。 $\log_2 32=5, \log_2 64=6$。地址引脚 $N=6$。 刷新按行 (r) 进行, 为减少刷新开销, 行数 r 应尽量少。因此选 C (r=32)。"}
{"id": "3.2.5-35", "type": "单项选择题", "question": "35. 【2022 统考真题】某内存条包含 8 个 8192x8192x8 位的 DRAM 芯片，按字节编址，支 持突发(burst)传送方式，对应存储器总线宽度为 64 位，每个 DRAM 芯片内有一个行 缓冲区(row buffer)。下列关于该内存条的叙述中，不正确的是（ ）\nA. 内存条的容量为 512 MB B. 采用多模块交叉编址方式\nC. 芯片的地址引脚为 26 位 D. 芯片内行缓冲区有 8192x8 位", "answer_label": "C", "answer_explain": "$8\times 8192\times 8\text{bit} = 512\text{Mb}$ = 512Mb,内存条的容量为 512MB,选项 A 正确。存储器总线宽度 64 = $8\times 8\text{bit}$,而每个芯片一次只能传输 8bit,需要 8 体多模块交叉编址采用同时启动方式才能实现,选 项 B 正确。芯片容量为 $8192\times 8192\times 8\text{bit}$, 按字节编址,地址线数应为 $\log_2(8192\times 8192) = 26$。DRAM 采用地址复用技术,地址信号分行、列两次传送,因此地址引脚数为 $26/2 = 13$ 根,选项 C 错误。 芯片内行数是 8192,一行的大小是 $8192\times 8\text{bit}$, 行缓冲长度就是一行的大小,选项 D 正确。", "answer": "C || 解析：A. 芯片容量 = $8192 \times 8192 \times 8 \text{ bit} = (2^{13} \times 2^{13} \times 8) \text{ bit} = 2^{26} \times 8 \text{ bit} = 2^{26} \text{ B} = 64 \text{ MB}$。内存条容量 = $8 \times 64 \text{ MB} = 512 \text{ MB}$。A正确。\nB. 总线宽度64位 (8B), 芯片位宽8位 (1B)。需要8个芯片并行工作 (交叉编址) 才能填满总线。B正确。\nC. 芯片容量 $64\text{M} \times 8\text{bit}$。按字节编址, 单元数 $64\text{M} = 2^{26}$。地址线共26根。DRAM采用地址复用, 行地址 $2^{13}$ (8192), 列地址 $2^{13}$ (8192)。地址引脚数为13根。C错误。\nD. 行缓冲区缓存一行数据。行数 8192, 每行 $8192 \times 8 \text{ bit}$。D正确。"}
{"id": "3.3.5-01", "type": "单项选择题", "question": "01. 用存储容量为 16K×1 位的存储器芯片来组成一个 64K×8 位的存储器，则在字方向和位方向分别扩展了（）倍。\nA. 4, 2\tB. 8, 4\tC. 2, 4\tD. 4, 8", "answer_label": "D", "answer_explain": "字方向扩展了 64K/16K = 4 倍，位方向扩展了 8bit/1bit = 8 倍。", "answer": "D || 解析：字方向扩展了 64K/16K = 4 倍，位方向扩展了 8bit/1bit = 8 倍。"}
{"id": "3.3.5-02", "type": "单项选择题", "question": "02. 80386DX 是 32 位系统，以 4B 为编址单位，当在该系统中用 8KB（8K×8 位）的存储芯片构造 32KB 的存储体时，应完成存储器的（）设计。", "answer_label": "A", "answer_explain": "因为以 4B 为编址单位，要扩展到 32KB，即扩展到 8K×32bit，所以只用进行位扩展。", "answer": "A || 解析：因为以 4B 为编址单位，要扩展到 32KB，即扩展到 8K×32bit，所以只用进行位扩展。"}
{"id": "3.3.5-03", "type": "单项选择题", "question": "03. 某计算机字长为 16 位，存储器容量为 256KB，CPU 按字寻址，其寻址范围是（）。\nA. 0～2¹⁸-1\tB. 0～2¹⁷-1\tC. 0～2⁸-1\tD. 0～2¹⁷", "answer_label": "B", "answer_explain": "256KB=2¹⁸B，按字寻址，且字长为 16bit=2B，可寻址的单元数 = 2¹⁸B/2B = 2¹⁷，其寻址范围是 0~2¹⁷-1。", "answer": "B || 解析：256KB=2¹⁸B，按字寻址，且字长为 16bit=2B，可寻址的单元数 = 2¹⁸B/2B = 2¹⁷，其寻址范围是 0~2¹⁷-1。"}
{"id": "3.3.5-04", "type": "单项选择题", "question": "04. 4 个 16K×8 位的存储芯片，可设计为（）容量的存储器。\nA. 32K×16 位\tB. 16K×16 位\tC. 32K×8 位\tD. 8K×16 位", "answer_label": "A", "answer_explain": "4 个 16K×8 位的存储芯片构成的存储器容量 = 4×16K×8 位 = 512K 位或 64KB。只有选项 A 的容量为 64KB。注意，若有某项为 128K×4 位，则此选项不能选，因为芯片为 8 位，不可能将字长“扩展”成 4 位。", "answer": "A || 解析：4 个 16K×8 位的存储芯片构成的存储器容量 = 4×16K×8 位 = 512K 位或 64KB。只有选项 A 的容量为 64KB。注意，若有某项为 128K×4 位，则此选项不能选，因为芯片为 8 位，不可能将字长“扩展”成 4 位。"}
{"id": "3.3.5-05", "type": "单项选择题", "question": "05. 16 片 2K×4 位的存储器可以设计为（）存储容量的 16 位存储器。\nA. 16K\tB. 32K\tC. 8K\tD. 2K", "answer_label": "C", "answer_explain": "设存储容量为 M，则有(M÷16)×(2K×4) ≠ 16，因此 M = 8K。题目中给出的选项有误，原文可能是：(M / (2K*4)) * 16 = 16，则 M = 8K。", "answer": "C || 解析：设存储容量为 M，则有(M÷16)×(2K×4) = 16，因此 M = 8K。"}
{"id": "3.3.5-06", "type": "单项选择题", "question": "06. 设 CPU 地址总线有 24 根，数据总线有 32 根，用 512K×8 位的 RAM 芯片构成该机的主存储器，则该机主存最多需要（）片这样的存储芯片。\nA. 256\tB. 512\tC. 64\tD. 128", "answer_label": "D", "answer_explain": "地址总线为 24 根，寻址范围是 2²⁴；数据线为 32 根，字长为 32 位。主存的总容量 = 2²⁴×32 位，因此所需存储芯片数 = (2²⁴×32)÷(512K×8) = 128。", "answer": "D || 解析：地址总线为 24 根，寻址范围是 2²⁴；数据线为 32 根，字长为 32 位。主存的总容量 = 2²⁴×32 位，因此所需存储芯片数 = (2²⁴×32)÷(512K×8) = 128。"}
{"id": "3.3.5-07", "type": "单项选择题", "question": "07. 地址总线 A₁₅（高位）～ A₀（低位），用 4K×4 位的存储芯片组成 16K×8 存储器，则产生片选信号的译码器的输入地址线应是（）。\nA. A₁,A₀\tB. A₁₃,A₁₂\tC. A₁₅,A₁₄\tD. A₁₄,A₁₃", "answer_label": "C", "answer_explain": "A₁₁~A₀ 为地址线的低位，接入各芯片地址端的地址线；共有 8 个芯片（16KB/4K = 4B，并且位扩展时每组两片共分为4组）组成 16KB 的存储器，因此由高两位地址线 A₁₅ A₁₄ 作为译码器的输入。", "answer": "C || 解析：A₁₁~A₀ 为地址线的低位，接入各芯片地址端的地址线；共有 8 个芯片（16KB/4K = 4B，并且位扩展时每组两片共分为4组）组成 16KB 的存储器，因此由高两位地址线 A₁₅ A₁₄ 作为译码器的输入。"}
{"id": "3.3.5-08", "type": "单项选择题", "question": "08. 内存地址空间为 4000H～43FFH，每个存储单元可存储 16 位二进制数，该内存区域用 4 片存储器芯片构成，构成该内存所用的存储器芯片的容量是（）。\nA. 512×16bit\tB. 256×8bit\tC. 256×16bit\tD. 1024×8bit", "answer_label": "C", "answer_explain": "43FF - 4000 + 1 = 400H，即内存区域为 1K 个单元，总容量为 1K×16 位。现由 4 片存储芯片构成，则构成该内存的芯片容量为 1K×16 位 / 4 = 256×16 位。", "answer": "C || 解析：43FF - 4000 + 1 = 400H，即内存区域为 1K 个单元，总容量为 1K×16 位。现由 4 片存储芯片构成，则构成该内存的芯片容量为 1K×16 位 / 4 = 256×16 位。"}
{"id": "3.3.5-09", "type": "单项选择题", "question": "09. 内存按字节编址，地址从 90000H 到 CFFFFH，若用存储容量为 16K×8 位的芯片构成该内存，至少需要的芯片数是（）。\nA. 2\tB. 4\tC. 8\tD. 16", "answer_label": "D", "answer_explain": "CFFFF - 90000 + 1 = 40000H，即内存区域有 256K 个单元。若用存储容量为 16K×8 位的芯片，则需要的芯片数 = (256K×8)÷(16K×8) = 16 片。", "answer": "D || 解析：CFFFF - 90000 + 1 = 40000H，即内存区域有 256K 个单元。若用存储容量为 16K×8 位的芯片，则需要的芯片数 = (256K×8)÷(16K×8) = 16 片。"}
{"id": "3.3.5-10", "type": "单项选择题", "question": "10. 若片选地址为 111 时，选定某一 32K×16 位的存储芯片工作，则该芯片在存储器中的首地址和末地址分别为（）。\nA. 00000H,01000H\tB. 38000H,3FFFFH\tC. 38000H,3BFFFH\tD. 0000H,0100H", "answer_label": "B", "answer_explain": "32K×16 的存储芯片有地址线 15 根（片内地址），片选地址为 3 位，因此地址总位数为 18 位。现高 3 位为 111，则首地址为 11100000000000000 = 38000H，末地址为 111111111111111111 = 3FFFFH。", "answer": "B || 解析：32K×16 的存储芯片有地址线 15 根（片内地址），片选地址为 3 位，因此地址总位数为 18 位。现高 3 位为 111，则首地址为 11100000000000000 = 38000H，末地址为 111111111111111111 = 3FFFFH。"}
{"id": "3.3.5-11", "type": "单项选择题", "question": "11. 如右图所示，若低位地址（A₀～A₁₁）接芯片的片内地址引脚上，高位地址（A₁₂～A₁₅）进行片选译码（其中 A₁₄ 和 A₁₅ 未参加译码），且片选信号低电平有效，则对图中所示的译码电路，不属于此译码空间的地址是（）。\nA. AB000H～ABFFFH\tB. BB000H～BBFFFH\tC. EF000H～EFFFFH\tD. FE000H～FEFFFH", "answer_label": "D", "answer_explain": "这是一个部分译码的片选信号，高 8 位地址中有 2 位（A₁₄ 和 A₁₅）未参与译码，根据译码器电路，译码输出的逻辑表达式应为 CS = A₁₅'A₁₄'A₁₃'A₁₂'。因此不属于此译码空间的地址是这几个位不合该逻辑表达式的，选项 A 为 AB，即 1010 1011，去掉 14 位和 16 位为 101 111；选项 B 为 101 111；选项 C 为 111 110；选项 D 为 111 110。由逻辑表达式可知 A17 与 A18 至少有一个为 1，A₁₃A₁₂A₁₁A₁₀ 应全为 1，仅选项 D 无法满足。", "answer": "D || 解析：这是一个部分译码的片选信号，高 8 位地址中有 2 位（A₁₄ 和 A₁₅）未参与译码，根据译码器电路，译码输出的逻辑表达式应为 CS = A₁₅'A₁₄'A₁₃'A₁₂'。因此不属于此译码空间的地址是这几个位不合该逻辑表达式的，选项 A 为 AB，即 1010 1011，去掉 14 位和 16 位为 101 111；选项 B 为 101 111；选项 C 为 111 110；选项 D 为 111 110。由逻辑表达式可知 A17 与 A18 至少有一个为 1，A₁₃A₁₂A₁₁A₁₀ 应全为 1，仅选项 D 无法满足。"}
{"id": "3.3.5-12", "type": "单项选择题", "question": "12. 【2009 统考真题】某计算机主存容量为 64KB，其中 ROM 区为 4KB，其余为 RAM 区，按字节编址。现要用 2K×8 位的 ROM 芯片和 4K×4 位的 RAM 芯片来设计该存储器，需要上述规格的 ROM 芯片数和 RAM 芯片数分别是（）。\nA. 1, 15\tB. 2, 15\tC. 1, 30\tD. 2, 30", "answer_label": "D", "answer_explain": "首先确定 ROM 的个数，ROM 区为 4KB，选用 2K×8 位的 ROM 芯片，需要(4K×8)÷(2K×8) = 2 片。RAM 区为 60KB，选用 4K×4 位的 RAM 芯片，需要(60K×8)÷(4K×4) = 30 片。采用字和位同时扩展的方式。", "answer": "D || 解析：首先确定 ROM 的个数，ROM 区为 4KB，选用 2K×8 位的 ROM 芯片，需要(4K×8)÷(2K×8) = 2 片。RAM 区为 60KB，选用 4K×4 位的 RAM 芯片，需要(60K×8)÷(4K×4) = 30 片。采用字和位同时扩展的方式。"}
{"id": "3.3.5-13", "type": "单项选择题", "question": "13. 【2010 统考真题】用 8 片 2K×4 位的芯片组成一个 8K×8 位的存储器，地址 0B1FH 所在芯片的最小地址是（）。\nA. 0000H\tB. 0600H\tC. 0700H\tD. 0800H", "answer_label": "D", "answer_explain": "用 2K×4 位的芯片组成一个 8K×8 位的存储器，共需 8 片 2K×4 位的芯片，分为 4 组，每组由 2 片 2K×4 位的芯片并联组成 2K×8 位的芯片。各组芯片的地址分配如下：\n第一组（两个芯片并联）0000H～07FFH。\n第二组（两个芯片并联）0800H～0FFFH。\n第三组（两个芯片并联）1000H～17FFH。\n第四组（两个芯片并联）1800H～1FFFH。\n地址 0B1FH 所在芯片属于第二组，所以其所在芯片的最小地址为 0800H。", "answer": "D || 解析：用 2K×4 位的芯片组成一个 8K×8 位的存储器，共需 8 片 2K×4 位的芯片，分为 4 组，每组由 2 片 2K×4 位的芯片并联组成 2K×8 位的芯片。各组芯片的地址分配如下：\n第一组（两个芯片并联）0000H～07FFH。\n第二组（两个芯片并联）0800H～0FFFH。\n第三组（两个芯片并联）1000H～17FFH。\n第四组（两个芯片并联）1800H～1FFFH。\n地址 0B1FH 所在芯片属于第二组，所以其所在芯片的最小地址为 0800H。"}
{"id": "3.3.5-14", "type": "单项选择题", "question": "14. 【2011 统考真题】某计算机存储器按字节编址，主存地址空间大小为 64MB，现用 4M×8 位的 RAM 芯片组成 32MB 的主存储器，则存储器地址寄存器 MAR 的位数至少是（）。\nA. 22 位\tB. 23 位\tC. 25 位\tD. 26 位", "answer_label": "D", "answer_explain": "主存按字节编址，地址空间大小为 64MB，地址范围为 64M = 2²⁶，因此是 26 位。实际的主存容量 32MB 不能代表 MAR 的位数，考虑到存储器扩展的需要，MAR 应保证能访问到整个主存地址空间，反过来，MAR 的位数决定了主存地址空间的大小。", "answer": "D || 解析：主存按字节编址，地址空间大小为 64MB，地址范围为 64M = 2²⁶，因此是 26 位。实际的主存容量 32MB 不能代表 MAR 的位数，考虑到存储器扩展的需要，MAR 应保证能访问到整个主存地址空间，反过来，MAR 的位数决定了主存地址空间的大小。"}
{"id": "3.3.5-15", "type": "单项选择题", "question": "15. 【2016 统考真题】某存储器容量为 64KB，按字节编址，地址 4000H～5FFFH 为 ROM 区，其余为 RAM 区。若采用 8K×4 位的 SRAM 芯片进行设计，则需要该芯片的数量是（）。\nA. 7\tB. 8\tC. 14\tD. 16", "answer_label": "C", "answer_explain": "ROM 区容量为 5FFFH-4000H+1=2000H, 即 2¹³B=8KB。RAM 区容量为 64KB - 8KB = 56KB。需要 8K×4 位的 SRAM 芯片的数量为 14（56KB/4KB = 14）。", "answer": "C || 解析：ROM 区容量为 5FFFH-4000H+1=2000H, 即 2¹³B=8KB。RAM 区容量为 64KB - 8KB = 56KB。需要 8K×4 位的 SRAM 芯片的数量为 14（56KB/4KB = 14）。"}
{"id": "3.3.5-16", "type": "单项选择题", "question": "16. 【2021 统考真题】某计算机的存储器总线中有 24 位地址线和 32 位数据线，按字节编址，字长为 32 位。若 00 0000H～3F FFFFH 为 RAM 区，则需要 512K×8 位的 RAM 芯片数为（）。\nA. 8\tB. 16\tC. 32\tD. 64", "answer_label": "C", "answer_explain": "RAM 区地址范围为 000000～3FFFFF，共有 3FFFFF - 000000 + 1H = 400000H = 2²² 个地址。按字节编址，字长为 32 位 (4B)，因此 RAM 区大小为 2²²×4B = 2²⁴bit。每个 RAM 芯片的容量为 512K×8bit = 2²²bit。所以需要 RAM 芯片的数量为 (2²⁴×32bit)÷(2²²×8bit) = 32。", "answer": "C || 解析：RAM 区地址范围为 000000～3FFFFF，共有 3FFFFF - 000000 + 1H = 400000H = 2²² 个地址。按字节编址，字长为 32 位 (4B)，因此 RAM 区大小为 2²²×4B = 2²⁴bit。每个 RAM 芯片的容量为 512K×8bit = 2²²bit。所以需要 RAM 芯片的数量为 (2²⁴×32bit)÷(2²²×8bit) = 32。"}
{"id": "3.3.5-17", "type": "单项选择题", "question": "17. 【2023 统考真题】某计算机的 CPU 有 30 根地址线，按字节编址，CPU 和主存连接时，要求主存芯片占满所有可能的存储地址空间，并且 RAM 区和 ROM 区所分配的空间大小比是 3:1。若 RAM 在低地址区，ROM 在高地址区，则 ROM 的地址范围是（）。\nA. 0000 0000H～0FFF FFFFH\tB. 1000 0000H～2FFF FFFFH\tC. 3000 0000H～3FFF FFFFH\tD. 4000 0000H～4FFF FFFFH", "answer_label": "C", "answer_explain": "地址空间为 2³⁰，地址范围 0000 0000H～3FFF FFFFH。RAM:ROM=3:1，则 ROM 所分配的地址空间为 2²⁸，从 3FFF FFFFH 往前数 2²⁸ 个地址，即 ROM 的地址范围是 3000 0000H～3FFF FFFFH。", "answer": "C || 解析：地址空间为 2³⁰，地址范围 0000 0000H～3FFF FFFFH。RAM:ROM=3:1，则 ROM 所分配的地址空间为 2²⁸，从 3FFF FFFFH 往前数 2²⁸ 个地址，即 ROM 的地址范围是 3000 0000H～3FFF FFFFH。"}
{"id": "3.4.3-01", "type": "单项选择题", "question": "01. 下列关于磁盘的说法中，错误的是（）。\nA. 本质上，U 盘（闪存）是一种只读存储器\nB. RAID 技术可以提高磁盘的读写速度和磁盘利用率\nC. 永磁头和磁盘片是磁盘存储器的核心部件\nD. 计算磁盘的存取时间时，“寻道时间”和“旋转等待时间”常取其平均值", "answer_label": "B", "answer_explain": "闪存是在 E²PROM 的基础上发展起来的，本质上是只读存储器。RAID 将多个物理盘组成像一个逻辑盘，不会影响磁记录密度，也不可能提高磁盘利用率。在磁盘的格式化过程中，要对磁道划分扇区，每个扇区要写入一些控制信息，扇区尾部还要留有一定的空隙，这些均需占用一些存储空间，因此导致格式化后的实际容量比非格式化的容量要小。", "answer": "B || 解析：闪存是在 E²PROM 的基础上发展起来的，本质上是只读存储器。RAID 将多个物理盘组成像一个逻辑盘，不会影响磁记录密度，也不可能提高磁盘利用率。在磁盘的格式化过程中，要对磁道划分扇区，每个扇区要写入一些控制信息，扇区尾部还要留有一定的空隙，这些均需占用一些存储空间，因此导致格式化后的实际容量比非格式化的容量要小。"}
{"id": "3.4.3-02", "type": "单项选择题", "question": "02. 下列关于磁盘驱动器的叙述中，错误的是（）。\nA. 送到磁盘驱动器的地址由磁头号、盘面号和扇区号组成\nB. 驱动器按此驱动器指定磁道，并发出“寻道结束”信号\nC. 读写电路按内容比较指定扇区，并发出“扇区符合”信号\nD. 比较控制对指定的扇区信号进行数据的读或写操作", "answer_label": "A", "answer_explain": "因为每个盘面对应一个磁头，所以盘面号和磁头号是同一个概念，显然 A 的说法是错误的，磁盘地址应该由磁道号（柱面号）、磁头号（盘面号）和扇区号组成。", "answer": "A || 解析：因为每个盘面对应一个磁头，所以盘面号和磁头号是同一个概念，显然 A 的说法是错误的，磁盘地址应该由磁道号（柱面号）、磁头号（盘面号）和扇区号组成。"}
{"id": "3.4.3-03", "type": "单项选择题", "question": "03. 下列有关磁盘存储器读/写操作的叙述中，错误的是（）。\nA. 最小读/写单位可以是一个扇区\nB. 采用直接存储器存取 DMA 方式进行输入/输出\nC. 磁盘控制器向 CPU 申请传送的读/写\nD. 磁盘存储器可与 CPU 直接交换上的存储信息", "answer_label": "D", "answer_explain": "磁盘存储器以成组（批）方式进行数据读/写，CPU 中没有那么多通用寄存器用于存放交换的数据，且磁盘与通用寄存器的传输速率相差过大，因此磁盘存储器通常直接和主存交换信息。", "answer": "D || 解析：磁盘存储器以成组（批）方式进行数据读/写，CPU 中没有那么多通用寄存器用于存放交换的数据，且磁盘与通用寄存器的传输速率相差过大，因此磁盘存储器通常直接和主存交换信息。"}
{"id": "3.4.3-04", "type": "单项选择题", "question": "04. 磁盘的转速提高一倍，则（）。\nA. 平均寻道时间减少一半\tB. 存取速度也提高一倍\nC. 平均旋转延迟时间减少一半\tD. 不影响磁盘传输速率", "answer_label": "C", "answer_explain": "磁盘存取的步骤为：启动磁头、寻找磁道（寻道时间）、查找扇区（旋转延迟时间）、传输数据。转速提高对寻道时间无影响；存取速度取决于所有步骤的时间，虽然会提高，但不会提高一倍；平均旋转延迟时间为旋转半圈的时间，因此会减少一半；转速提高则传输速率也提高。", "answer": "C || 解析：磁盘存取的步骤为：启动磁头、寻找磁道（寻道时间）、查找扇区（旋转延迟时间）、传输数据。转速提高对寻道时间无影响；存取速度取决于所有步骤的时间，虽然会提高，但不会提高一倍；平均旋转延迟时间为旋转半圈的时间，因此会减少一半；转速提高则传输速率也提高。"}
{"id": "3.4.3-05", "type": "单项选择题", "question": "05. 下列关于固态硬盘（SSD）的叙述中，不正确的是（）。\nA. 固态硬盘的擦除/读/写是以页为单位的\nB. 固态硬盘的擦除是以页为单位的\nC. 固态硬盘的写入速度比读取速度慢很多\nD. 固态硬盘的写入次数有限，引入磨损均衡可以延长使用寿命", "answer_label": "B", "answer_explain": "固态硬盘的擦除以块为单位，读/写以页为单位。B 错误。固态硬盘的写入速度比读取速度要慢很多，因为在写入时需要擦除，且写入次数有限，否则相应块就会因为磨损而无法再次写入。", "answer": "B || 解析：固态硬盘的擦除以块为单位，读/写以页为单位。B 错误。固态硬盘的写入速度比读取速度要慢很多，因为在写入时需要擦除，且写入次数有限，否则相应块就会因为磨损而无法再次写入。"}
{"id": "3.4.3-06", "type": "单项选择题", "question": "06. 下列关于固态硬盘（SSD）的说法中，错误的是（）。\nA. 固态硬盘是基于存储技术\tB. 随机读/写性能明显高于磁盘\nC. 读写速度快，常用来替代\tD. 读写速度快，常用作主存", "answer_label": "D", "answer_explain": "固态硬盘基于闪存技术，没有机械部件，随机读/写不需要机械操作，因此速度明显高于磁盘。A 和 B 正确。选项 C 已在考点讲解中解释过。SSD 常用作外存而非主存。D 错误。", "answer": "D || 解析：固态硬盘基于闪存技术，没有机械部件，随机读/写不需要机械操作，因此速度明显高于磁盘。A 和 B 正确。选项 C 已在考点讲解中解释过。SSD 常用作外存而非主存。D 错误。"}
{"id": "3.4.3-07", "type": "单项选择题", "question": "07. 一个磁盘的转速为 7200 转/分。每个磁道有 160 个扇区，每个扇区有 512 字节，则在理想情况下，磁盘每秒传输的数据量是（）。\nA. 7200×160KB\tB. 7200KB\tC. 9600KB\tD. 19200KB", "answer_label": "C", "answer_explain": "磁盘的转速为 7200 转/分 = 120 转/秒。转一圈经过 160 个扇区，所以磁盘每秒传输的数据量为 120×160×512/1024 = 9600KB。", "answer": "C || 解析：磁盘的转速为 7200 转/分 = 120 转/秒。转一圈经过 160 个扇区，所以磁盘每秒传输的数据量为 120×160×512/1024 = 9600KB。"}
{"id": "3.4.3-08", "type": "单项选择题", "question": "08. 某磁盘共有 200 个磁道，盘面总存储容量为 60MB。磁道旋转一周的时间为 25ms。每个磁道有 8 个扇区，各扇区之间有一间隙，磁头读过每个间隙需 1.25ms。则磁盘接口的数据传输速率是（）。\nA. 10MB/s\tB. 60MB/s\tC. 83.3MB/s\tD. 20MB/s", "answer_label": "D", "answer_explain": "每个磁道的容量 = 60MB/200 = 0.3MB。读一个磁道数据的时间等于磁盘旋转一周的时间减去通过扇区间隙的总时间（每个磁道有 8 个间隙），即 25ms - 1.25ms×8 = 15ms，数据传输速率 = 0.3MB/15ms = 20MB/s。", "answer": "D || 解析：每个磁道的容量 = 60MB/200 = 0.3MB。读一个磁道数据的时间等于磁盘旋转一周的时间减去通过扇区间隙的总时间（每个磁道有 8 个间隙），即 25ms - 1.25ms×8 = 15ms，数据传输速率 = 0.3MB/15ms = 20MB/s。"}
{"id": "3.4.3-09", "type": "单项选择题", "question": "09. 【2013 统考真题】某磁盘的转速为 10000 转/分，平均寻道时间是 6ms，磁盘传输速率是 20MB/s，磁盘控制器延迟为 0.2ms，读取一个 4KB 的扇区所花的平均时间约为（）。\nA. 9ms\tB. 9.4ms\tC. 12ms\tD. 12.4ms", "answer_label": "B", "answer_explain": "磁盘转速为 10000 转/分，转一圈的时间为 6ms，因此平均查询扇区的时间为 3ms。平均寻道时间为 6ms。读取 4KB 扇区信息的时间为 4KB÷20MB/s = 0.2ms，磁盘控制器延迟为 0.2ms，总时间为 6 + 3 + 0.2 + 0.2 = 9.4ms。", "answer": "B || 解析：磁盘转速为 10000 转/分，转一圈的时间为 6ms，因此平均查询扇区的时间为 3ms。平均寻道时间为 6ms。读取 4KB 扇区信息的时间为 4KB÷20MB/s = 0.2ms，磁盘控制器延迟为 0.2ms，总时间为 6 + 3 + 0.2 + 0.2 = 9.4ms。"}
{"id": "3.4.3-10", "type": "单项选择题", "question": "10. 【2013 统考真题】下列选项中，用于提高 RAID 可靠性的措施有（）。\nⅠ. 磁盘镜像 Ⅱ. 条带化 Ⅲ. 奇偶校验 Ⅳ. 增加 Cache 机制\nA. 仅 Ⅰ, Ⅱ\tB. 仅 Ⅰ, Ⅲ\tC. 仅 Ⅰ, Ⅲ 和 Ⅳ\tD. 仅 Ⅱ, Ⅲ 和 Ⅳ", "answer_label": "B", "answer_explain": "RAID0 方案是无冗余和无校验的磁盘阵列技术，而 RAID1～RAID5 方案均是加入了冗余（镜像）或校验的磁盘阵列技术。因此，提高 RAID 可靠性的措施主要是对磁盘进行镜像和奇偶校验，其余选项不符合条件。条带化是一种将数据分片，分别存储至不同的磁盘，是高读/写速度的技术。条带化的优点是读/写速度快，缺点是没有冗余，若其中一块磁盘损坏，则数据就会丢失。因此，条带化通常和其他技术如磁盘镜像或奇偶校验结合使用，形成不同的 RAID 级别。", "answer": "B || 解析：RAID0 方案是无冗余和无校验的磁盘阵列技术，而 RAID1～RAID5 方案均是加入了冗余（镜像）或校验的磁盘阵列技术。因此，提高 RAID 可靠性的措施主要是对磁盘进行镜像和奇偶校验，其余选项不符合条件。条带化是一种将数据分片，分别存储至不同的磁盘，是高读/写速度的技术。条带化的优点是读/写速度快，缺点是没有冗余，若其中一块磁盘损坏，则数据就会丢失。因此，条带化通常和其他技术如磁盘镜像或奇偶校验结合使用，形成不同的 RAID 级别。"}
{"id": "3.4.3-11", "type": "单项选择题", "question": "11. 【2015 统考真题】某磁盘转速为 7200 转/分，平均寻道时间为 8ms。每个磁道包含 1000 个扇区，则访问同一个扇区的平均存取时间大约是（）。\nA. 8.1ms\tB. 12.2ms\tC. 16.3ms\tD. 20.5ms", "answer_label": "B", "answer_explain": "存取时间 = 寻道时间 + 延迟时间 + 传输时间。存取一个扇区的平均延迟时间为旋转半周的时间，即(60/7200)/2 = 4.17ms。传输时间为(60/7200)/1000 = 0.01ms，因此访问一个扇区的平均存取时间为 4.17 + 0.01 + 8 = 12.18ms，保留一位小数则为 12.2ms。", "answer": "B || 解析：存取时间 = 寻道时间 + 延迟时间 + 传输时间。存取一个扇区的平均延迟时间为旋转半周的时间，即(60/7200)/2 = 4.17ms。传输时间为(60/7200)/1000 = 0.01ms，因此访问一个扇区的平均存取时间为 4.17 + 0.01 + 8 = 12.18ms，保留一位小数则为 12.2ms。"}
{"id": "3.4.3-12", "type": "单项选择题", "question": "12. 【2019 统考真题】下列关于磁盘存储器的叙述中，错误的是（）。\nA. 磁盘的格式化容量比非格式化容量小\nB. 扇区中包含数据、地址和校验等信息\nC. 磁盘存储器的最小读/写单位为 1 字节\nD. 磁盘存储器由磁盘控制器、磁盘驱动器和盘片组成", "answer_label": "C", "answer_explain": "磁盘存储器的最小读/写单位为一个扇区，即磁盘按块存取。磁盘存储数据之前需要进行格式化，将磁盘分成扇区并写入信息，因此磁盘的格式化容量比非格式化容量小。磁盘扇区中包含数据、地址和校验等信息。磁盘存储器由磁盘控制器、磁盘驱动器和盘片组成。", "answer": "C || 解析：磁盘存储器的最小读/写单位为一个扇区，即磁盘按块存取。磁盘存储数据之前需要进行格式化，将磁盘分成扇区并写入信息，因此磁盘的格式化容量比非格式化容量小。磁盘扇区中包含数据、地址和校验等信息。磁盘存储器由磁盘控制器、磁盘驱动器和盘片组成。"}
{"id": "3.5.6-01", "type": "单项选择题", "question": "01. 在高速缓存系统中，主存容量为 12MB，Cache 容量为 400KB，则该存储系统的容量为（）。\nA. 12MB + 400KB\tB. 12MB\nC. 12MB - 12MB + 400KB\tD. 12MB - 400KB", "answer_label": "B", "answer_explain": "选项 A 为干扰项。各层次的存储系统不是孤立工作的，三级结构的存储系统是围绕主存储器来组织、管理和调度的存储器系统。它们既是一个整体，又要遵循系统运行的原理，其中包括包含性原则。因为 Cache 中存放的是主存中某一部分信息的副本，所以不能认为总容量为两个层次容量的简单相加。", "answer": "B || 解析：选项 A 为干扰项。各层次的存储系统不是孤立工作的，三级结构的存储系统是围绕主存储器来组织、管理和调度的存储器系统。它们既是一个整体，又要遵循系统运行的原理，其中包括包含性原则。因为 Cache 中存放的是主存中某一部分信息的副本，所以不能认为总容量为两个层次容量的简单相加。"}
{"id": "3.5.6-02", "type": "单项选择题", "question": "02. 访问 Cache 系统失效时，通常不仅主存向 CPU 传送信息，同时还需要将信息写入 Cache，在此过程中传送和写入信息的数据宽度各为（）。\nA. 块、页\tB. 字、字\nC. 字、块\tD. 块、块", "answer_label": "C", "answer_explain": "一个块通常由若干字组成，CPU 与 Cache（或主存）间信息交互的单位是字，而 Cache 与主存间信息交互的单位是块。当 CPU 访问的某个字不在 Cache 中时，将该字所在的主存块调入 Cache，这样 CPU 下次要访问的字才有可能在 Cache 中。", "answer": "C || 解析：一个块通常由若干字组成，CPU 与 Cache（或主存）间信息交互的单位是字，而 Cache 与主存间信息交互的单位是块。当 CPU 访问的某个字不在 Cache 中时，将该字所在的主存块调入 Cache，这样 CPU 下次要访问的字才有可能在 Cache 中。"}
{"id": "3.5.6-03", "type": "单项选择题", "question": "03. 假定用作 Cache 的 SRAM 的存取时间为 2ns，用作主存的 SDRAM 的存取时间为 40ns，为使存储系统的平均存取时间达到 3ns，则 Cache 命中率应达到（）左右。\nA. 92.5%\tB. 85%\tC. 97.5%\tD. 99.9%", "answer_label": "C", "answer_explain": "Cache 命中时的存取时间为 2ns；Cache 不命中时先访问 Cache，再访问主存，总存取时间为 42ns。设 Cache 命中率为 x，则平均存取时间为 2×x + 42×(1 - x) = 3，解得 x = 97.5%。", "answer": "C || 解析：Cache 命中时的存取时间为 2ns；Cache 不命中时先访问 Cache，再访问主存，总存取时间为 42ns。设 Cache 命中率为 x，则平均存取时间为 2×x + 42×(1 - x) = 3，解得 x = 97.5%。"}
{"id": "3.5.6-04", "type": "单项选择题", "question": "04. 关于 Cache 的更新策略，下列说法中正确的是（）。\nA. 读操作时，全写法和回写法在命中时应用\nB. 写操作时，回写法和写分配法在命中时应用\nC. 读操作时，全写法和写分配法在失效时应用\nD. 写操作时，写分配法、非写分配法在失效时应用", "answer_label": "D", "answer_explain": "在写不命中时，加载相应的一层中的块到高速缓存（Cache）中，然后更新这个高速缓存块，称为写分配法；而避开 Cache，直接把这个字写到主存中，则称为非写分配法。这两种方法都是在不命中 Cache 的情况下使用的，而回写法和全写法是在命中 Cache 的情况下使用的。在写 Cache 时，写分配法和回写法搭配使用，非写分配法和全写法搭配使用。", "answer": "D || 解析：在写不命中时，加载相应的一层中的块到高速缓存（Cache）中，然后更新这个高速缓存块，称为写分配法；而避开 Cache，直接把这个字写到主存中，则称为非写分配法。这两种方法都是在不命中 Cache 的情况下使用的，而回写法和全写法是在命中 Cache 的情况下使用的。在写 Cache 时，写分配法和回写法搭配使用，非写分配法和全写法搭配使用。"}
{"id": "3.5.6-05", "type": "单项选择题", "question": "05. 在不同的情况下，需要采用适合的 Cache 写策略。对于下面两种情况：①主要运行访问密集型应用，其中包含写操作；②安全性要求很高，不允许有任何数据不一致的情况发生。适合它们的写策略分别是（）。\nA. 回写法，全写法\tB. 全写法，回写法\nC. 回写法，回写法\tD. 全写法，全写法", "answer_label": "A", "answer_explain": "写操作比较密集，采用回写法速度快，更适合访问密集型的应用。全写法每次均写入主存和 Cache，能够随时保持主存数据的一致性，适合安全性要求很高的应用。", "answer": "A || 解析：写操作比较密集，采用回写法速度快，更适合访问密集型的应用。全写法每次均写入主存和 Cache，能够随时保持主存数据的一致性，适合安全性要求很高的应用。"}
{"id": "3.5.6-06", "type": "单项选择题", "question": "06. 局部性通常有两种不同的形式：时间局部性和空间局部性。程序员是否能编写出高速缓存友好的代码，就取决于这两种问题。对于下面这个函数，说法正确的是（）。\nint sumvec(int v[N]){\n  int i,sum=0;\n  for(i=0;i<N;i++)\n    sum+=v[i];\n  return sum;\n}\nA. 对于变量 i 和 sum，循环体具有良好的空间局部性\nB. 对于变量 i，sum 和 v[N]，循环体具有良好的空间局部性\nC. 对于变量 i 和 sum，循环体具有良好的时间局部性\nD. 对于变量 i，sum 和 v[N]，循环体具有良好的时间局部性", "answer_label": "C", "answer_explain": "时间局部性是指一个内存位置被重复引用。变量 i 和 sum 具有良好的时间局部性。空间局部性是指若一个内存位置被引用，则附近的内存位置很快也会被引用，因为指令是顺序存放、顺序执行的，数据一般也是以向量、数组等形式存储的，v[N]具有良好的空间局部性。", "answer": "C || 解析：时间局部性是指一个内存位置被重复引用。变量 i 和 sum 具有良好的时间局部性。空间局部性是指若一个内存位置被引用，则附近的内存位置很快也会被引用，因为指令是顺序存放、顺序执行的，数据一般也是以向量、数组等形式存储的，v[N]具有良好的空间局部性。"}
{"id": "3.5.6-07", "type": "单项选择题", "question": "07. 对于下列代码，以下哪种变化将使其具有更好的空间局部性（）。\n① int i, j, k, sum=0;\n② for(i=0;i<n;i++)\n③   for(j=0;j<n;j++)\n④     for(k=0;k<n;k++)\n⑤       sum+=a[k][j][i];\nA. 将第 2 行与第 3 行互换\tB. 将第 2 行与第 4 行互换\nC. 将第 5 行改为 sum+=a[i][j][k];\tD. 将第 5 行改为 sum+=a[j][i][k];", "answer_label": "B", "answer_explain": "空间局部性是指程序在一段时间内所访问的存储空间的集中度。为了提高空间局部性，应尽量按照数组在内存中的存储顺序依次访问数组元素。根据 C 语言的规定，数组 a 在内存中是按最右下标变化最快的方式存储的，即 a[0][0][0]...a[0][0][n-1]，a[0][1][0]...a[0][1][n-1]...a[n-1][n-1][n-1]。因此，若将代码的第 2 行与第 4 行互换，则可使得对数组 a 的访问变成顺序访问，从而提高其空间局部性。", "answer": "B || 解析：空间局部性是指程序在一段时间内所访问的存储空间的集中度。为了提高空间局部性，应尽量按照数组在内存中的存储顺序依次访问数组元素。根据 C 语言的规定，数组 a 在内存中是按最右下标变化最快的方式存储的，即 a[0][0][0]...a[0][0][n-1]，a[0][1][0]...a[0][1][n-1]...a[n-1][n-1][n-1]。因此，若将代码的第 2 行与第 4 行互换，则可使得对数组 a 的访问变成顺序访问，从而提高其空间局部性。"}
{"id": "3.5.6-08", "type": "单项选择题", "question": "08. 下列关于高速缓存的叙述中，正确的是（）。\nA. 高速缓存的功能全部由硬件实现\nB. Cache 替换时的单位为字\nC. Cache 与主存统一编址，即主存地址空间的某一部分属于 Cache\nD. 无论何时，Cache 中的信息一定是与主存中的信息一致", "answer_label": "A", "answer_explain": "Cache 的功能由硬件实现，A 正确。Cache 替换时的单位是块，而不是字或字节，因为 Cache 和主存是以块为单位进行数据交换的。Cache 地址空间和主存地址空间相互独立，通过地址映射把主存地址空间映射到 Cache 地址空间。Cache 中的信息不一定与主存中的信息一致，因为 Cache 可能采用回写策略，只有当被修改的块被换出时才写回主存。", "answer": "A || 解析：Cache 的功能由硬件实现，A 正确。Cache 替换时的单位是块，而不是字或字节，因为 Cache 和主存是以块为单位进行数据交换的。Cache 地址空间和主存地址空间相互独立，通过地址映射把主存地址空间映射到 Cache 地址空间。Cache 中的信息不一定与主存中的信息一致，因为 Cache 可能采用回写策略，只有当被修改的块被换出时才写回主存。"}
{"id": "3.5.6-09", "type": "单项选择题", "question": "09. 下列关于 Cache 的描述中，比较合理的是（）。\nⅠ. 指令 Cache 通常比数据 Cache 具有更好的空间局部性\nⅡ. 由于空间局部性，适当增加 Cache 块大小通常会提高命中率\nⅢ. 回写法的写回主存操作次数少于直写法\nA. Ⅲ\tB. I 和 Ⅱ\tC. Ⅱ 和 Ⅲ\tD. I 和 Ⅲ", "answer_label": "D", "answer_explain": "指令 Cache 通常比数据 Cache 具有更好的空间局部性，这是因为指令通常是顺序执行的，而数据流跳转或随机访问的概率较高，Ⅰ 正确。因为空间局部性，同一主存块中的数据的访问概率较高，所以增加 Cache 块大小会提高命中率，Ⅱ 正确。回写法只有在被修改的块被换出时才写回主存，而直写法每次写操作都会同时写回主存，Ⅲ 正确。", "answer": "D || 解析：指令 Cache 通常比数据 Cache 具有更好的空间局部性，这是因为指令通常是顺序执行的，而数据流跳转或随机访问的概率较高，Ⅰ 正确。因为空间局部性，同一主存块中的数据的访问概率较高，所以增加 Cache 块大小会提高命中率，Ⅱ 正确。回写法只有在被修改的块被换出时才写回主存，而直写法每次写操作都会同时写回主存，Ⅲ 正确。"}
{"id": "3.5.6-10", "type": "单项选择题", "question": "10. 某虚拟存储器采用页式内存管理，使用 LRU 页面替换算法，考虑下面的页面访问地址流（每次访问在一个时间单位中完成）：\n1 8 1 7 8 2 7 2 1 8 3 8 2 1 3 1 7 1 3 7\n假定内存容量为 4 个页面，开始时是空的，则页面失效次数是（）。\nA. 30%\tB. 5%\tC. 15%\tD. 15%", "answer_label": "A", "answer_explain": "LRU 表如下：\n[table showing page faults]\n可见页面失效次数是 6/20 = 30%。", "answer": "A || 解析：LRU 表如下：\n[table showing page faults]\n可见页面失效次数是 6/20 = 30%。"}
{"id": "3.5.6-11", "type": "单项选择题", "question": "11. 某具有两级 Cache 的存储系统中，访存时依次通过两级 Cache，某程序在执行过程中访存 1000 次，其中访问第一级 Cache 时有 40 次不命中，接着访问第二级 Cache，仍有 10 次不命中，则总命中率是（）。\nA. 99%\tB. 96%\tC. 95%\tD. 97%", "answer_label": "A", "answer_explain": "访存 1000 次，访问第 2 级 Cache 后，仍有 10 条不命中，所以总命中率为 1 - 10/1000 = 99%。", "answer": "A || 解析：访存 1000 次，访问第 2 级 Cache 后，仍有 10 条不命中，所以总命中率为 1 - 10/1000 = 99%。"}
{"id": "3.5.6-12", "type": "单项选择题", "question": "12. 假设一个 Cache 共有 M 块，每 K 块组成一个组，则下列描述中正确的是（）。\nA. 若 K = 1，则该 Cache 是全相联映射 Cache\nB. 若 K = 1，则该 Cache 是直接映射 Cache\nC. 若 K = M，则该 Cache 是直接映射 Cache\nD. 若 K > 1 且 K < M，则该 Cache 是 M/K 路组相联映射 Cache", "answer_label": "A", "answer_explain": "K=1 即一块为一组，主存块映射到唯一的一组的 Cache 块，为直接映射方式，B 错误。K=M 即每个主存块可映射到所有 Cache 块中，为全相联映射方式，C 错误。D 应为 K 路组相联映射方式。", "answer": "A || 解析：K=1 即一块为一组，主存块映射到唯一的一组的 Cache 块，为直接映射方式，B 错误。K=M 即每个主存块可映射到所有 Cache 块中，为全相联映射方式，C 错误。D 应为 K 路组相联映射方式。"}
{"id": "3.5.6-13", "type": "单项选择题", "question": "13. 在 Cache 中，常用的替换策略有随机法（RAND）、先进先出法（FIFO）、近期最少使用法（LRU），其中与局部性原理有关的是（）。\nA. 随机法（RAND）\tB. 先进先出法（FIFO）\nC. 近期最少使用法（LRU）\tD. 都不是", "answer_label": "C", "answer_explain": "LRU 算法根据程序访问局部性原理选择近期使用得最少的存储块作为替换的块。", "answer": "C || 解析：LRU 算法根据程序访问局部性原理选择近期使用得最少的存储块作为替换的块。"}
{"id": "3.5.6-14", "type": "单项选择题", "question": "14. 某存储系统中，主存容量是 Cache 容量的 4096 倍，Cache 被分为 64 个块，当主存地址和 Cache 地址采用直接映射方式时，地址映射表的大小应为（）（假设不考虑一致性维护和替换算法位）。\nA. 6×4097bit\tB. 64×12bit\tC. 6×4096bit\tD. 64×13bit", "answer_label": "D", "answer_explain": "地址映射表即标记阵列，Cache 被分为 64 个块，采用直接映射，一行对应一个标记。因此标记阵列每行存储一个标记项，其中主存标记项为 12 位（2¹² = 4096，是 Cache 容量的 4096 倍，即地址长度比 Cache 长 12 位），加上 1 位有效位，因此为 64×13 位。", "answer": "D || 解析：地址映射表即标记阵列，Cache 被分为 64 个块，采用直接映射，一行对应一个标记。因此标记阵列每行存储一个标记项，其中主存标记项为 12 位（2¹² = 4096，是 Cache 容量的 4096 倍，即地址长度比 Cache 长 12 位），加上 1 位有效位，因此为 64×13 位。"}
{"id": "3.5.6-15", "type": "单项选择题", "question": "15. 有效容量为 128KB 的 Cache，每块 16B，采用 8 路组相联。字节地址为 1234567H 的单元调入该 Cache，则其 Tag 应为（）。\nA. 1234H\tB. 2468H\tC. 048DH\tD. 12345H", "answer_label": "D", "answer_explain": "块大小为 16B，所以块内地址字段为 4 位；Cache 容量为 128KB，采用 8 路组相联，共有 128KB÷(16B×8) = 1024 组，组号字段为 10 位；剩下的为标记字段。1234567H 转换为二进制数 0001 0010 0011 0100 0101 0110 0111，标记字段对应高 14 位，即 048DH。", "answer": "D || 解析：块大小为 16B，所以块内地址字段为 4 位；Cache 容量为 128KB，采用 8 路组相联，共有 128KB÷(16B×8) = 1024 组，组号字段为 10 位；剩下的为标记字段。1234567H 转换为二进制数 0001 0010 0011 0100 0101 0110 0111，标记字段对应高 14 位，即 048DH。"}
{"id": "3.5.6-16", "type": "单项选择题", "question": "16. 某 Cache-主存层次的存储器，按字节编址，主存地址为 1MB，Cache 容量为 16KB，每块有 8 个字，每字 32 位，采用直接映射方式，Cache 起始字块为第 0 块，若主存地址为 35301H，且 CPU 访问 Cache 命中，则在 Cache 的第（）（十进制表示）字块中。\nA. 152\tB. 153\tC. 154\tD. 151", "answer_label": "A", "answer_explain": "先写出主存地址的二进制形式，然后分析 Cache 块内地址、Cache 字块地址和主存字块地址。主存地址的二进制数 0011 0101 0011 0000 0001，根据直接映射的地址结构，字块内地址为低 5 位（每个字块 32B，2⁵ = 32，因此为 5 位），主存字块标记为高 6 位（1MB/16KB = 64，2⁶ = 64，因此为 6 位），其余 01 0011 000 即为 Cache 字块地址，转换为十进制数 152。", "answer": "A || 解析：先写出主存地址的二进制形式，然后分析 Cache 块内地址、Cache 字块地址和主存字块地址。主存地址的二进制数 0011 0101 0011 0000 0001，根据直接映射的地址结构，字块内地址为低 5 位（每个字块 32B，2⁵ = 32，因此为 5 位），主存字块标记为高 6 位（1MB/16KB = 64，2⁶ = 64，因此为 6 位），其余 01 0011 000 即为 Cache 字块地址，转换为十进制数 152。"}
{"id": "3.5.6-17", "type": "单项选择题", "question": "17. 对于由高速缓存、主存、硬盘构成的三级存储体系，CPU 直接根据（）进行访问。\nA. 高速缓存地址\tB. 虚拟地址\tC. 主存物理地址\tD. 磁盘地址", "answer_label": "C", "answer_explain": "当 CPU 访存时，先要到 Cache 中看该地址是否在 Cache 中，所以发送的是主存物理地址，只有在存储器中，CPU 发出的才是虚拟地址，这里并未指出是虚拟存储系统。磁盘地址是外存地址，外存中的程序由操作系统调入主存中，然后在主存中执行，因此 CPU 不可能直接访问磁盘。", "answer": "C || 解析：当 CPU 访存时，先要到 Cache 中看该地址是否在 Cache 中，所以发送的是主存物理地址，只有在存储器中，CPU 发出的才是虚拟地址，这里并未指出是虚拟存储系统。磁盘地址是外存地址，外存中的程序由操作系统调入主存中，然后在主存中执行，因此 CPU 不可能直接访问磁盘。"}
{"id": "3.5.6-18", "type": "单项选择题", "question": "18. 设有 8 页的逻辑空间，每页有 1024B，它们被映射到 32 块的物理存储区中，则按字节编址逻辑地址的有效位是（），物理地址至少是（）位。\nA. 10, 12\tB. 10, 15\tC. 13, 15\tD. 13, 12", "answer_label": "C", "answer_explain": "对于逻辑地址，因为有 8=2³ 页，所以表示页号的地址有 3 位，又因为每页有 1024=2¹⁰B，所以页内地址有 10 位，因此逻辑地址共 13 位。对于物理地址，块内地址和页内地址一样有 10 位，内存至少有 32=2⁵ 个物理块，所以表示块号的地址至少有 5 位，因此物理地址至少有 15 位。", "answer": "C || 解析：对于逻辑地址，因为有 8=2³ 页，所以表示页号的地址有 3 位，又因为每页有 1024=2¹⁰B，所以页内地址有 10 位，因此逻辑地址共 13 位。对于物理地址，块内地址和页内地址一样有 10 位，内存至少有 32=2⁵ 个物理块，所以表示块号的地址至少有 5 位，因此物理地址至少有 15 位。"}
{"id": "3.5.6-19", "type": "单项选择题", "question": "19. 对于 n 路组相联映射，在保持 n 及主存和 Cache 总容量不变的前提下，将主存块大小和 Cache 块大小都增加一倍，则下列描述中正确的是（）。\nA. 字块内地址的位数增加 1 位，主存 tag 字段的位数增加 1 位\nB. 字块内地址的位数增加 1 位，主存 tag 字段的位数不变\nC. 字块内地址的位数减少 1 位，主存 tag 字段的位数增加 1 位\nD. 字块内地址的位数增加 1 位，主存 tag 字段的位数减少一倍", "answer_label": "B", "answer_explain": "组相联映射的地址结构为：Tag 标记 + Cache 组号 + 字块内地址。Cache 块大小增加一倍，则字块内地址的位数增加 1 位。Cache 组数 = (Cache 总容量/Cache 块大小)/n，所以 Cache 组数减少一半；Cache 组号 = 主存块号 MOD Cache 组数，所以 Cache 组号也减少 1 位。主存总容量不变，则主存地址总长度不变，字块内地址和 Cache 组号一个增 1 一个减 1，因此 tag 字段的位数不变。", "answer": "B || 解析：组相联映射的地址结构为：Tag 标记 + Cache 组号 + 字块内地址。Cache 块大小增加一倍，则字块内地址的位数增加 1 位。Cache 组数 = (Cache 总容量/Cache 块大小)/n，所以 Cache 组数减少一半；Cache 组号 = 主存块号 MOD Cache 组数，所以 Cache 组号也减少 1 位。主存总容量不变，则主存地址总长度不变，字块内地址和 Cache 组号一个增 1 一个减 1，因此 tag 字段的位数不变。"}
{"id": "3.5.6-20", "type": "单项选择题", "question": "20. 某计算机的 Cache 有 16 行，块大小为 16B，其映射方式可配置为直接映射或 2 路组相联映射，主存按字节编址，主存单元数 2¹²。若依次访问下列主存单元，则不论采取上述哪种映射方式都可能引起 Cache 冲突的是（）。\nA. 52 号和 102 号单元\tB. 48 号和 308 号单元\nC. 60 号和 160 号单元\tD. 46 号和 236 号单元", "answer_label": "B", "answer_explain": "块大小为 16B = 2⁴B，所以块内地址占 4 位。若采用直接映射方式，Cache 共 16 行，主存地址的第 5~8 位为 Cache 行号。Cache 行号 = 主存块号 % Cache 总行数 = (主存地址/16)%16。选项 B 的地址 48 和 308 的 Cache 行号均为 3，产生冲突。若采用 2 路组相联映射方式，共有 16/2 = 8 组，主存地址块内地址的前 3 位为 Cache 组号。Cache 组号 = 主存块号 % Cache 组数 = (主存地址/16)%8。选项 B 的地址 48 和 308 的 Cache 组号均为 3，可能产生冲突。", "answer": "B || 解析：块大小为 16B = 2⁴B，所以块内地址占 4 位。若采用直接映射方式，Cache 共 16 行，主存地址的第 5~8 位为 Cache 行号。Cache 行号 = 主存块号 % Cache 总行数 = (主存地址/16)%16。选项 B 的地址 48 和 308 的 Cache 行号均为 3，产生冲突。若采用 2 路组相联映射方式，共有 16/2 = 8 组，主存地址块内地址的前 3 位为 Cache 组号。Cache 组号 = 主存块号 % Cache 组数 = (主存地址/16)%8。选项 B 的地址 48 和 308 的 Cache 组号均为 3，可能产生冲突。"}
{"id": "3.5.6-21", "type": "单项选择题", "question": "21. 假设主存地址位数为 32 位，按字节编址，主存和 Cache 之间采用全相联映射方式，主存块大小为 1 个字，每字 32 位，采用回写法（Write Back）方式和随机替换策略，则能存放 32K 字节数据的 Cache 的总容量至少应有（）位。\nA. 1536K\tB. 1568K\tC. 2016K\tD. 2048K", "answer_label": "D", "answer_explain": "主存块大小为 1 个字，即 32 位，按字节编址，所以块内地址占 2 位。在全相联映射方式下，主存地址只有两个字段，所以标记占 32 - 2 = 30 位。因为采用回写法，所以需 1 位修改位；因为采用随机替换策略，所以无须替换控制位。每个 Cache 行的总位数应为 32bit（数据位）+ 30bit（tag 位）+ 1bit（修改位）+ 1bit（有效位）= 64bit。综上，Cache 总容量至少应有 32K×64bit = 2048K bit。", "answer": "D || 解析：主存块大小为 1 个字，即 32 位，按字节编址，所以块内地址占 2 位。在全相联映射方式下，主存地址只有两个字段，所以标记占 32 - 2 = 30 位。因为采用回写法，所以需 1 位修改位；因为采用随机替换策略，所以无须替换控制位。每个 Cache 行的总位数应为 32bit（数据位）+ 30bit（tag 位）+ 1bit（修改位）+ 1bit（有效位）= 64bit。综上，Cache 总容量至少应有 32K×64bit = 2048K bit。"}
{"id": "3.5.6-22", "type": "单项选择题", "question": "22. 假设主存地址位数为 32 字节，按字节编址，块大小为 32 字节，所有编号都从 0 开始。则第 2593 号存储单元所在主存块的块号是（）。", "answer_label": "A", "answer_explain": "主存块大小为 32 字节，按字节编址，所以块内地址占 5 位。采用 4 路组相联映射方式，共 64 行，分 64/4 = 16 组，所以组号占 4 位。因为 2593 = 0…0101 0001 00001，根据主存地址划分的结果，可以看出第 2593 号存储单元所在主存块的 Cache 组号为 0001。", "answer": "A || 解析：主存块大小为 32 字节，按字节编址，所以块内地址占 5 位。采用 4 路组相联映射方式，共 64 行，分 64/4 = 16 组，所以组号占 4 位。因为 2593 = 0…0101 0001 00001，根据主存地址划分的结果，可以看出第 2593 号存储单元所在主存块的 Cache 组号为 0001。"}
{"id": "3.5.6-23", "type": "单项选择题", "question": "23. 假定 CPU 通过存储器总线读取数据的过程中：发送地址和读命令需 1 个时钟周期，存储器准备数据通过一个数据需 8 个时钟周期，总线上每传送 1 个数据需 1 个时钟周期。若主存和 Cache 之间交换的主存块大小为 64B，存取宽度和总线宽度都为 8B，则 Cache 的一次块交换损失至少为（）个时钟周期。\nA. 64\tB. 72\tC. 80\tD. 160", "answer_label": "C", "answer_explain": "一次块缺失损失时间从主存读出一个主存块（64B），每个总线事务读取 8B 个数据。每个总线事务所用的时间为 1 + 8 + 1 = 10 个时钟周期，共需要 80 个时钟周期。", "answer": "C || 解析：一次块缺失损失时间从主存读出一个主存块（64B），每个总线事务读取 8B 个数据。每个总线事务所用的时间为 1 + 8 + 1 = 10 个时钟周期，共需要 80 个时钟周期。"}
{"id": "3.5.6-24", "type": "单项选择题", "question": "24. 假定存储器总线采用块采用交叉方式组织，存储器芯片和总线支持突发传送，CPU 通过存储器总线读取数据的过程中为：发送首地址和读命令需 1 个时钟周期，存储器准备第一个数据需 8 个时钟周期，随后每个时钟周期总线上传送 1 个数据，可连续传送 8 个数据（突发长度为 8）。若主存和 Cache 之间交换的主存块大小为 64B，存取宽度和总线宽度都为 8B，则 Cache 的一次块交换损失至少为（）个时钟周期。\nA. 17\tB. 20\tC. 33\tD. 80", "answer_label": "A", "answer_explain": "一次块缺失损失从主存读出一个主存块（64B），每个突发传送读取 8B=8×64B，因此只需要一个突发传送总线事务。首先，发送首地址和读命令需一个时钟周期，然后轮流启动每个存储器模块，每隔一个时钟周期启动一个存储器模块，采用流水线工作方式，所以每个突发传送总线事务所用的时间为 1 + 8 + 8 = 17 个时钟周期。", "answer": "A || 解析：一次块缺失损失从主存读出一个主存块（64B），每个突发传送读取 8B=8×64B，因此只需要一个突发传送总线事务。首先，发送首地址和读命令需一个时钟周期，然后轮流启动每个存储器模块，每隔一个时钟周期启动一个存储器模块，采用流水线工作方式，所以每个突发传送总线事务所用的时间为 1 + 8 + 8 = 17 个时钟周期。"}
{"id": "3.5.6-25", "type": "单项选择题", "question": "25. 下列关于 Cache 替换算法的叙述中，错误的是（）。\nA. 组相联映射和全相联映射都必须考虑如何进行替换\nB. 先进先出算法无须对每个 Cache 行记录替换信息\nC. 直接映射是多对一的映射，无须考虑替换问题\nD. LRU 算法需要对每个 Cache 行记录替换信息", "answer_label": "B", "answer_explain": "对于直接映射，主存中的每一块只能装入 Cache 中的唯一位置，若产生块冲突，原来的块将被无条件换出，因此无须考虑替换问题，而组相联映射和全相联映射都需要考虑替换问题。先进先出算法需要对每个 Cache 行打个时间戳，记录何时装入了新土块。", "answer": "B || 解析：对于直接映射，主存中的每一块只能装入 Cache 中的唯一位置，若产生块冲突，原来的块将被无条件换出，因此无须考虑替换问题，而组相联映射和全相联映射都需要考虑替换问题。先进先出算法需要对每个 Cache 行打个时间戳，记录何时装入了新土块。"}
{"id": "3.5.6-26", "type": "单项选择题", "question": "26. 下列关于 Cache 大小、主存块大小和 Cache 缺失率之间关系的叙述中，错误的是（）。\nA. 主存块大小和 Cache 容量无直接关系\nB. Cache 容量越大，Cache 缺失率越低\nC. 主存块大小通常为几十到上百字节\nD. 主存块越大，Cache 缺失率越低", "answer_label": "D", "answer_explain": "主存块太小，不能很好地利用空间局部性，从而导致缺失率变高；但主存块太大也会使得 Cache 行数变少，即 Cache 中可以存放主存块的位置变少，从而也会降低命中率。因此，主存块大小应该适中，既不能太大，又不能太小，通常为几十字节到上百字节。", "answer": "D || 解析：主存块太小，不能很好地利用空间局部性，从而导致缺失率变高；但主存块太大也会使得 Cache 行数变少，即 Cache 中可以存放主存块的位置变少，从而也会降低命中率。因此，主存块大小应该适中，既不能太大，又不能太小，通常为几十字节到上百字节。"}
{"id": "3.5.6-27", "type": "单项选择题", "question": "27. 若计算机按字编址，Cache 数据区容量为 8K 字，主存块大小为 512 字，主存地址空间为 1M 字，采用 2 路组相联映射方式。每次根据主存地址访问 Cache 时，需要同时进行（）次 tag 位的比较，每次需要比较的位数是（）。\nA. 2, 8\tB. 2, 16\tC. 4, 8\tD. 4, 16", "answer_label": "A", "answer_explain": "Cache 中比较器的个数取决于 Cache 的关联度（这个名词不常见，了解即可），即一个主存块可能映射到 Cache 中的几个行。在 2 路组相联映射中，关联度是 2，因此比较器是 2。比较器根据主存地址访问 Cache 时，需要同时进行 2 次比较。比较器的作用是比较主存地址中标记字段的标记字段和 Cache 中的 Tag 位，因此比较器的位数取决于主存地址中标记位占多少位。主存地址空间是 1M 字，主存地址的位数是 20，其中块内地址占 9 位，Cache 共有 8K/1K = 8 组，组号占 3 位，因此 Tag 位的位数是 20-9-3=8，即每次需要比较的位数是 8。", "answer": "A || 解析：Cache 中比较器的个数取决于 Cache 的关联度（这个名词不常见，了解即可），即一个主存块可能映射到 Cache 中的几个行。在 2 路组相联映射中，关联度是 2，因此比较器是 2。比较器根据主存地址访问 Cache 时，需要同时进行 2 次比较。比较器的作用是比较主存地址中标记字段的标记字段和 Cache 中的 Tag 位，因此比较器的位数取决于主存地址中标记位占多少位。主存地址空间是 1M 字，主存地址的位数是 20，其中块内地址占 9 位，Cache 共有 8K/1K = 8 组，组号占 3 位，因此 Tag 位的位数是 20-9-3=8，即每次需要比较的位数是 8。"}
{"id": "3.5.6-28", "type": "单项选择题", "question": "28. 【2009 统考真题】假设某计算机的存储系统由 Cache 和主存组成，某程序执行过程中访存 1000 次，其中访问 Cache 缺失（未命中）50 次，则 Cache 的命中率是（）。\nA. 5%\tB. 9.5%\tC. 50%\tD. 95%", "answer_label": "D", "answer_explain": "命中率 = Cache 命中次数/总访问次数。注意看清题目，题中说明的是缺失 50 次，而不是命中 50 次。仔细审题是做对题的第一步。", "answer": "D || 解析：命中率 = Cache 命中次数/总访问次数。注意看清题目，题中说明的是缺失 50 次，而不是命中 50 次。仔细审题是做对题的第一步。"}
{"id": "3.5.6-29", "type": "单项选择题", "question": "29. 【2009 统考真题】某计算机的 Cache 共有 16 块，采用 2 路组相联映射方式（每组 2 块）。每个主存块大小为 32B，按字节编址，主存 129 号单元所在主存块应装入的 Cache 组号是（）。\nA. 0\tB. 2\tC. 4\tD. 6", "answer_label": "C", "answer_explain": "因为 Cache 共有 16 块，采用 2 路组相联方式，共分为 8 组，组号为 0, 1, 2,…, 7。组号占 3 位。主存块大小为 32B，按字节编址，块内地址占 5 位。主存单元地址 129 = 0…0 100 00001，后 5 位是块内地址，块内地址的前 3 位是组号，所以将映射到组号 4 的任意一个 Cache 块中。", "answer": "C || 解析：因为 Cache 共有 16 块，采用 2 路组相联方式，共分为 8 组，组号为 0, 1, 2,…, 7。组号占 3 位。主存块大小为 32B，按字节编址，块内地址占 5 位。主存单元地址 129 = 0…0 100 00001，后 5 位是块内地址，块内地址的前 3 位是组号，所以将映射到组号 4 的任意一个 Cache 块中。"}
{"id": "3.5.6-30", "type": "单项选择题", "question": "30. 【2012 统考真题】假设某计算机按字编址，Cache 有 4 行，Cache 和主存之间交换的块大小为 1 个字。若 Cache 的内容初始为空，采用 2 路组相联映射方式和 LRU 替换算法，则访问的主存地址依次为 0, 4, 8, 2, 0, 6, 8, 6, 4, 8 时，命中 Cache 的次数是（）。【提示：本题的映射方式与本书所讲的映射方式不同，具体见解析部分的“注意”】\nA. 1\tB. 2\tC. 3\tD. 4", "answer_label": "C", "answer_explain": "地址映射采用 2 路组相联，主存地址为 0~1、4~5、8~9 可映射到第 0 组 Cache 中，主存地址为 2~3、6~7 可映射到第 1 组 Cache 中。Cache 置换过程如下表所示。\n[table showing cache state and hits/misses]\n注意：“*”表示当前访问块，“**”表示本次访问命中。\n在不同的计算机组成原理教材中，关于组相联映射的介绍并不相同，通常是采用上述的串行方式，也就是本书及考研大纲所推荐的教材中的方式，但本题中采用的是考研大纲所编教材中的方式。可以推断两次命题的老师应该不是同一老师，这也给考生答题带来了困扰。", "answer": "C || 解析：地址映射采用 2 路组相联，主存地址为 0~1、4~5、8~9 可映射到第 0 组 Cache 中，主存地址为 2~3、6~7 可映射到第 1 组 Cache 中。Cache 置换过程如下表所示。\n[table showing cache state and hits/misses]\n注意：“*”表示当前访问块，“**”表示本次访问命中。\n在不同的计算机组成原理教材中，关于组相联映射的介绍并不相同，通常是采用上述的串行方式，也就是本书及考研大纲所推荐的教材中的方式，但本题中采用的是考研大纲所编教材中的方式。可以推断两次命题的老师应该不是同一老师，这也给考生答题带来了困扰。"}
{"id": "3.5.6-31", "type": "单项选择题", "question": "31. 【2016 统考真题】有如下 C 语言程序段：\nfor(k=0; k<1000; k++)\na[k] = a[k] + 32;\n若数组 a 和变量 k 均为 int 型，int 型数据占 4B，数据 Cache 采用直接映射方式，数据区大小为 1KB，块大小为 16B，该程序段执行前 Cache 为空，则该程序段执行过程中访问数组 a 的 Cache 缺失率约为（）。\nA. 1.25%\tB. 2.5%\tC. 12.5%\tD. 25%", "answer_label": "C", "answer_explain": "分析语句“a[k] = a[k] + 32”：首先读取 a[k] 需要访问一次 a[k]，之后将结果赋值给 a[k] 需要访问一次 a[k]，共访问两次。第一次访问 a[k] 失命，并将该字所在的主存块调入 Cache 对应的块中，该主存块中的 4 个整数的两两访问中，只在访问第一个元素时发生块失效，其他的 7 次访问中全部命中，因此该程序段执行过程中访问数组 a 的 Cache 缺失率约为 1/8。", "answer": "C || 解析：分析语句“a[k] = a[k] + 32”：首先读取 a[k] 需要访问一次 a[k]，之后将结果赋值给 a[k] 需要访问一次 a[k]，共访问两次。第一次访问 a[k] 失命，并将该字所在的主存块调入 Cache 对应的块中，该主存块中的 4 个整数的两两访问中，只在访问第一个元素时发生块失效，其他的 7 次访问中全部命中，因此该程序段执行过程中访问数组 a 的 Cache 缺失率约为 1/8。"}
{"id": "3.5.6-32", "type": "单项选择题", "question": "32. 【2017 统考真题】某 C 语言程序段如下：\nfor(i=0;i<9;i++){\n  temp=1;\n  for(j=0;j<=i;j++) temp*=a[j];\n  sum += temp;\n}\n下列关于数组 a 的访问局部性的描述中，正确的是（）。\nA. 时间局部性和空间局部性皆有\tB. 无时间局部性，有空间局部性\nC. 有时间局部性，无空间局部性\tD. 时间局部性和空间局部性皆无", "answer_label": "A", "answer_explain": "时间局部性是指最近的未来要用到的信息，很可能是现在正在使用的信息。本题的外层循环每次都会访问一次数组 a，体现了时间局部性；空间局部性是指最近的未来要用到的信息，很可能与现在正在使用的信息在存储空间上是邻近的，本题在访问数组 a 的过程中是顺序访问的，体现了空间局部性。", "answer": "A || 解析：时间局部性是指最近的未来要用到的信息，很可能是现在正在使用的信息。本题的外层循环每次都会访问一次数组 a，体现了时间局部性；空间局部性是指最近的未来要用到的信息，很可能与现在正在使用的信息在存储空间上是邻近的，本题在访问数组 a 的过程中是顺序访问的，体现了空间局部性。"}
{"id": "3.5.6-33", "type": "单项选择题", "question": "33. 【2021 统考真题】若计算机主存地址为 32 位，按字节编址，Cache 数据区大小为 32KB，主存块大小为 32B，采用直接映射方式和回写法（Write Back），则 Cache 行的位数至少是（）。\nA. 275\tB. 274\tC. 258\tD. 257", "answer_label": "A", "answer_explain": "Cache 数据区大小为 32KB，主存块的大小为 32B，于是 Cache 中共有 1K 个 Cache 行，物理地址中偏移量部分的长度为 5bit。因为采用直接映射方式，所以 1K 个 Cache 行映射到 1K 个分组，物理地址中组号部分的长度为 10bit，32bit 的主存地址除去 5bit 的偏移量和 10bit 的组号后，还剩 17bit 的 tag 部分。又因为 Cache 采用回写法，所以 Cache 行的总位数应为 32B（数据位）+ 17bit（tag 位）+ 1bit（脏位）+ 1bit（有效位）= 275bit。", "answer": "A || 解析：Cache 数据区大小为 32KB，主存块的大小为 32B，于是 Cache 中共有 1K 个 Cache 行，物理地址中偏移量部分的长度为 5bit。因为采用直接映射方式，所以 1K 个 Cache 行映射到 1K 个分组，物理地址中组号部分的长度为 10bit，32bit 的主存地址除去 5bit 的偏移量和 10bit 的组号后，还剩 17bit 的 tag 部分。又因为 Cache 采用回写法，所以 Cache 行的总位数应为 32B（数据位）+ 17bit（tag 位）+ 1bit（脏位）+ 1bit（有效位）= 275bit。"}
{"id": "3.5.6-34", "type": "单项选择题", "question": "34. 【2022 统考真题】若计算机主存地址为 32 位，按字节编址，某 Cache 的数据区容量为 32KB，主存块大小为 64B，采用 8 路组相联映射方式，该 Cache 中比较器的个数和位数分别为（）。\nA. 8, 20\tB. 8, 23\tC. 64, 20\tD. 64, 23", "answer_label": "A", "answer_explain": "Cache 采用组相联映射，主存地址结构应分为 Tag 标记、组号、块内地址三部分。主存块大小 = Cache 块大小 = 64B = 2⁶B，因此块内地址占 6 位。Cache 数据区容量为 32KB，每个 Cache 块大小为 64B，则 Cache 总块数 = 32KB/64B = 2⁹，因为采用 8 路组相联映射，即每 8 个 Cache 块为一组，所以共被分为 2⁹/8 = 2⁶ 组，因此，组号占 6 位。除了块内地址和组号，剩余的位为 Tag 标记，占 32 - 6 - 6 = 20 位。\nCache 采用 8 路组相联映射，因此在访问一个物理地址时，要先根据组号定位到某一分组，然后用物理地址的高 20 位（Tag 标记）与组中 8 个 Cache 行的 Tag 标记做并行比较（用 8 个 20 位“比较器”实现），若某个 Cache 行的 Tag 标记与物理地址的高 20 位完全一致，则选中该 Cache 行。综上所述，在组相联映射的 Cache 中，“比较器”用于并行比较分组中所有 Cache 行的 Tag 标记位与要访问物理地址的 Tag 标记位，因此比较器的个数就是分组中的 Cache 行数 8，比较器的位数就是 Tag 标记位数 20。", "answer": "A || 解析：Cache 采用组相联映射，主存地址结构应分为 Tag 标记、组号、块内地址三部分。主存块大小 = Cache 块大小 = 64B = 2⁶B，因此块内地址占 6 位。Cache 数据区容量为 32KB，每个 Cache 块大小为 64B，则 Cache 总块数 = 32KB/64B = 2⁹，因为采用 8 路组相联映射，即每 8 个 Cache 块为一组，所以共被分为 2⁹/8 = 2⁶ 组，因此，组号占 6 位。除了块内地址和组号，剩余的位为 Tag 标记，占 32 - 6 - 6 = 20 位。\nCache 采用 8 路组相联映射，因此在访问一个物理地址时，要先根据组号定位到某一分组，然后用物理地址的高 20 位（Tag 标记）与组中 8 个 Cache 行的 Tag 标记做并行比较（用 8 个 20 位“比较器”实现），若某个 Cache 行的 Tag 标记与物理地址的高 20 位完全一致，则选中该 Cache 行。综上所述，在组相联映射的 Cache 中，“比较器”用于并行比较分组中所有 Cache 行的 Tag 标记位与要访问物理地址的 Tag 标记位，因此比较器的个数就是分组中的 Cache 行数 8，比较器的位数就是 Tag 标记位数 20。"}
{"id": "3.6.6-01", "type": "单项选择题", "question": "01. 为使虚拟存储系统有效地发挥其预期的作用，所运行程序应具有的特性是（）。\nA. 不应含有过多的 I/O 操作\tB. 大小不应小于实际的内存容量\nC. 应具有较好的局部性\tD. 顺序执行的指令不应过多", "answer_label": "C", "answer_explain": "虚拟存储系统利用的是局部性原理，程序应当具有较好的局部性，C 正确。而含有输入、输出操作产生中断，与虚存无关，A 错误。大小较小但可以多个程序并发执行，也可以发挥虚存的作用，B 错误。顺序执行的指令应当占较大比重为宜，这样可增强程序的局部性，D 错误。", "answer": "C || 解析：虚拟存储系统利用的是局部性原理，程序应当具有较好的局部性，C 正确。而含有输入、输出操作产生中断，与虚存无关，A 错误。大小较小但可以多个程序并发执行，也可以发挥虚存的作用，B 错误。顺序执行的指令应当占较大比重为宜，这样可增强程序的局部性，D 错误。"}
{"id": "3.6.6-02", "type": "单项选择题", "question": "02. 虚拟存储器的基础是程序访问的局部性原理，此理论的基本含义是（）。\nA. 在程序的执行过程中，程序对主存的访问是不均匀的\nB. 空间局部性\nC. 时间局部性\nD. 代码的顺序执行", "answer_label": "A", "answer_explain": "局部性原理的含义是在一个程序的执行过程中，其大部分情况不是顺序执行的，某条指令或数据使用后，在最近一段时间内有较大的可能再次被访问（时间局部性）；某条指令或数据使用后，其邻近的指令或数据可能在近期被使用（空间局部性）。在虚拟存储管理系统中，程序只能访问主存获得指令和数据，A 正确。选项 B、C、D 均是局部性原理的一个方面而已。", "answer": "A || 解析：局部性原理的含义是在一个程序的执行过程中，其大部分情况不是顺序执行的，某条指令或数据使用后，在最近一段时间内有较大的可能再次被访问（时间局部性）；某条指令或数据使用后，其邻近的指令或数据可能在近期被使用（空间局部性）。在虚拟存储管理系统中，程序只能访问主存获得指令和数据，A 正确。选项 B、C、D 均是局部性原理的一个方面而已。"}
{"id": "3.6.6-03", "type": "单项选择题", "question": "03. 虚拟存储器的常用管理方式有段式，页式，段页式，对于它们在与主存交换信息时的单位，以下表述正确的是（）。\nA. 段式采用“页”\tB. 页式采用“块”\nC. 段页式采用“段”和“页”\tD. 页式和段页式均仅采用“页”", "answer_label": "D", "answer_explain": "页式虚存存储方式对程序分页，采用页进行交互；段页式则先按照逻辑分段，然后分页，以页为单位和主存交互，D 正确。", "answer": "D || 解析：页式虚存存储方式对程序分页，采用页进行交互；段页式则先按照逻辑分段，然后分页，以页为单位和主存交互，D 正确。"}
{"id": "3.6.6-04", "type": "单项选择题", "question": "04. 下列关于虚存的叙述中，正确的是（）。\nA. 对应用程序员透明，对系统程序员不透明\nB. 对应用程序员不透明，对系统程序员透明\nC. 对应用程序员、系统程序员都不透明\nD. 对应用程序员、系统程序员都透明", "answer_label": "A", "answer_explain": "虚存需要通过对操作系统实现地址映射，因此对操作系统的设计者即系统程序员是不透明的。而应用程序员写的程序所使用的是逻辑地址（虚地址），因此对其是透明的。", "answer": "A || 解析：虚存需要通过对操作系统实现地址映射，因此对操作系统的设计者即系统程序员是不透明的。而应用程序员写的程序所使用的是逻辑地址（虚地址），因此对其是透明的。"}
{"id": "3.6.6-05", "type": "单项选择题", "question": "05. 在虚拟存储器中，当程序正在执行时，由（）完成地址映射。\nA. 程序员\tB. 编译器\tC. 装入程序\tD. 操作系统", "answer_label": "D", "answer_explain": "虚拟存储器中的地址映射由操作系统来完成，但需要一部分硬件基础的支持，如快表、地址映射表等。", "answer": "D || 解析：虚拟存储器中的地址映射由操作系统来完成，但需要一部分硬件基础的支持，如快表、地址映射表等。"}
{"id": "3.6.6-06", "type": "单项选择题", "question": "06. 采用虚拟存储器的主要目的是（）。\nA. 提高存储器的存取速度\tB. 扩大主存储器的存储空间\nC. 提高外存储器的存取速度\tD. 扩大外存储器的存储空间", "answer_label": "B", "answer_explain": "引入虚拟存储器的目的是解决内存容量不够大的问题。", "answer": "B || 解析：引入虚拟存储器的目的是解决内存容量不够大的问题。"}
{"id": "3.6.6-07", "type": "单项选择题", "question": "07. 下列关于 Cache 与虚拟存储器的说法中，错误的是（）。\nⅠ. 一次访存时，页表不命中，则 Cache 一定也不命中\nⅡ. Cache 不命中，则页表不命中\nⅢ. Cache 和 TLB 缺失后的处理都由硬件完成\nⅣ. 虚拟存储器的实际容量可以大于主存和辅存的容量之和\nA. I 和 II\tB. II 和 III\tC. I 和 III 和 IV\tD. II 和 III 和 IV", "answer_label": "D", "answer_explain": "页表不命中时表示页面没有调入主存，而 Cache 是主存的副本，因此 Cache 一定也不命中，Ⅰ 正确。Cache 不命中时只需从主存读取数据，而页表不命中时需要从辅存读取数据，而辅存的速度比主存慢很多，Ⅱ 错误。Cache 缺失处理由硬件完成，TLB 缺失处理既可以由硬件完成，又可以由软件完成，Ⅲ 错误。虚拟存储器的实际容量小于或等于主存和辅存的容量之和，Ⅳ 错误。", "answer": "D || 解析：页表不命中时表示页面没有调入主存，而 Cache 是主存的副本，因此 Cache 一定也不命中，Ⅰ 正确。Cache 不命中时只需从主存读取数据，而页表不命中时需要从辅存读取数据，而辅存的速度比主存慢很多，Ⅱ 错误。Cache 缺失处理由硬件完成，TLB 缺失处理既可以由硬件完成，又可以由软件完成，Ⅲ 错误。虚拟存储器的实际容量小于或等于主存和辅存的容量之和，Ⅳ 错误。"}
{"id": "3.6.6-08", "type": "单项选择题", "question": "08. 下列有关页式存储管理的叙述中，错误的是（）。\nA. 虚拟地址空间划分成等长的页，内存被划分成同样大小的页框\nB. 采用页框映射，每个页可以映射到任何一个空闲的页框\nC. 页从磁盘上的位置不是一页就产生一页页内碎片\nD. 相对于段式存储管理，分页更利于存储保护", "answer_label": "D", "answer_explain": "分页和分段的优缺点正好相反。分页便于易于编译、修改、保护和共享。", "answer": "D || 解析：分页和分段的优缺点正好相反。分页便于易于编译、修改、保护和共享。"}
{"id": "3.6.6-09", "type": "单项选择题", "question": "09. 下列有关虚拟存储管理机制中地址转换的叙述，错误的是（）。\nA. 地址转换是指把逻辑地址转换为物理地址\nB. 通常逻辑地址的位数比物理地址的位数少\nC. 地址转换过程中会发现是否“缺页”\nD. 内存管理单元（MMU）在地址转换过程中要访问页表", "answer_label": "B", "answer_explain": "逻辑地址管理的目标是让程序员可以在一个比主存地址空间大得多的虚拟地址空间中编程，显然逻辑地址空间的位数比物理地址的位数多，B 错误。在执行程序时，由 CPU 中的 MMU 进行逻辑地址到物理地址的转换，在转换过程中，MMU 需要查找对应的页表项，根据页表项中的装入（有效）位是否为 1 来确定是否发生缺页。", "answer": "B || 解析：逻辑地址管理的目标是让程序员可以在一个比主存地址空间大得多的虚拟地址空间中编程，显然逻辑地址空间的位数比物理地址的位数多，B 错误。在执行程序时，由 CPU 中的 MMU 进行逻辑地址到物理地址的转换，在转换过程中，MMU 需要查找对应的页表项，根据页表项中的装入（有效）位是否为 1 来确定是否发生缺页。"}
{"id": "3.6.6-10", "type": "单项选择题", "question": "10. 下列有关虚拟存储管理机制中页表的叙述中，错误的是（）。\nA. 页表集中全部进程页表\nB. 页表中每个表项与一个虚页对应\nC. 每个页表项都包含一个有效位（有效位）\nD. 所有进程都可以访问页表", "answer_label": "D", "answer_explain": "选项 A、B 和 C 都正确。页表中的每个表项反映的是对应虚拟页面的位置和使用等信息，通常只能由操作系统和硬件进行访问，虚拟存储管理机制对用户进程来说是透明的，D 错误。", "answer": "D || 解析：选项 A、B 和 C 都正确。页表中的每个表项反映的是对应虚拟页面的位置和使用等信息，通常只能由操作系统和硬件进行访问，虚拟存储管理机制对用户进程来说是透明的，D 错误。"}
{"id": "3.6.6-11", "type": "单项选择题", "question": "11. 下列有关缺页处理的叙述中，错误的是（）。\nA. 若对应页表项中的有效位为 0，则发生缺页\nB. 缺页异常是一种中断，需要调用操作系统提供的中断服务程序来处理\nC. 缺页处理过程中若需换出页，应先将该页换出到磁盘数据\nD. 缺页处理完成后需要重新执行发生缺页的指令", "answer_label": "C", "answer_explain": "缺页是 CPU 在执行指令过程中进行地址转换时发生的，属于内部异常。", "answer": "C || 解析：缺页是 CPU 在执行指令过程中进行地址转换时发生的，属于内部异常。"}
{"id": "3.6.6-12", "type": "单项选择题", "question": "12. 下列关于段式虚拟存储管理的叙述中，错误的是（）。\nA. 段是逻辑抽的上相对独立的程序块，因此段是可变的\nB. 按程序实际的段来分配主存，所以分配后的存储长度可变长的\nC. 每个段及其段记录对应对应的主存的起始位置和段的长度\nD. 分段方式对低级语言程序员和编译器来说是透明的", "answer_label": "D", "answer_explain": "选项 A、B 和 C 都正确。分段方式需要使用者指明段号或段名，这是一种不透明的，因为低级语言程序员需要使用段号，编译器需要把高级语言程序编译成段。", "answer": "D || 解析：选项 A、B 和 C 都正确。分段方式需要使用者指明段号或段名，这是一种不透明的，因为低级语言程序员需要使用段号，编译器需要把高级语言程序编译成段。"}
{"id": "3.6.6-13", "type": "单项选择题", "question": "13. 虚拟存储器中的页表有快表和慢表之分，下面关于页表的叙述中正确的是（）。\nA. 快表与慢表都存储在主存中，但快表比慢表容量小\nB. 快表采用了优化的搜索算法，因此查找速度快\nC. 快表比慢表的容量小，因此查找快表可得到更多的慢表结果\nD. 快表采用相联存储器组成，按照查找内容访问，因此查找速度快", "answer_label": "D", "answer_explain": "快表采用高速相联存储器，它的速度快来源于硬件本身，而不是依赖搜索算法来查找的；慢表存储在内存中，通常是依赖查找算法来查找的。所以 A 和 B 错误。快表与慢表的命中率没有必然联系，快表仅仅是慢表的一部分拷贝，不能得到比慢表更多的结果，C 错误。", "answer": "D || 解析：快表采用高速相联存储器，它的速度快来源于硬件本身，而不是依赖搜索算法来查找的；慢表存储在内存中，通常是依赖查找算法来查找的。所以 A 和 B 错误。快表与慢表的命中率没有必然联系，快表仅仅是慢表的一部分拷贝，不能得到比慢表更多的结果，C 错误。"}
{"id": "3.6.6-14", "type": "单项选择题", "question": "14. 在某虚拟存储系统中，访问 TLB 的时间为 10ns，访问主存的时间为 100ns，TLB 的命中率为 90%。TLB 命中时 Cache 命中率为 90%，开设 TLB 访问主存不命中块，Cache 缺失时处理的时间为 100ns，忽略其他所有所有所有所有，则从 CPU 给出虚拟地址开始，到最终获取到数据的时间为（）。\nA. 48ns\tB. 50ns\tC. 52ns\tD. 54ns", "answer_label": "B", "answer_explain": "访问过程可分为三种情况讨论：①TLB 和 Cache 均命中，概率为 0.9×0.9 = 0.81，共耗时 10 + 10 = 20ns。②TLB 命中、Cache 缺失，概率为 0.9×0.1 = 0.09，共耗时 10 + 100 + 10 = 120ns。③TLB 缺失时，Cache 一定缺失，概率为 0.1，共耗时 10 + 100 + 10 + 100 + 10 = 230ns。综上所述，整个过程平均需要花费的时间为 20×0.81 + 120×0.09 + 230×0.1 = 50ns。", "answer": "B || 解析：访问过程可分为三种情况讨论：①TLB 和 Cache 均命中，概率为 0.9×0.9 = 0.81，共耗时 10 + 10 = 20ns。②TLB 命中、Cache 缺失，概率为 0.9×0.1 = 0.09，共耗时 10 + 100 + 10 = 120ns。③TLB 缺失时，Cache 一定缺失，概率为 0.1，共耗时 10 + 100 + 10 + 100 + 10 = 230ns。综上所述，整个过程平均需要花费的时间为 20×0.81 + 120×0.09 + 230×0.1 = 50ns。"}
{"id": "3.6.6-15", "type": "单项选择题", "question": "15. 【2010 统考真题】下列组合命令组合中，一次访存过程中，不可能发生的是（）。\nA. TLB 未命中，Cache 未命中，Page 未命中\nB. TLB 未命中，Cache 命中，Page 命中\nC. TLB 命中，Cache 未命中，Page 命中\nD. TLB 命中，Cache 未命中，Page 未命中", "answer_label": "D", "answer_explain": "Cache 的内容是主存的一部分副本。TLB 的内容是 Page（页表）的一部分副本。在同时具有 TLB 和 Cache 的虚拟存储系统中，CPU 发出访存命令，先查找对应的 Cache 块。\n1) 若 Cache 命中，则说明所需内容在 Cache 内，其所在页面必然已调入主存，因此 Page 必然命中，但 TLB 不一定命中。\n2) 若 Cache 未命中，则并不能说明所需内容未调入主存，和 TLB、Page 命中与否没有关系。\n但若 TLB 命中，Page 也必然命中；而当 Page 命中，TLB 则未必命中，因此 D 不可能发生。", "answer": "D || 解析：Cache 的内容是主存的一部分副本。TLB 的内容是 Page（页表）的一部分副本。在同时具有 TLB 和 Cache 的虚拟存储系统中，CPU 发出访存命令，先查找对应的 Cache 块。\n1) 若 Cache 命中，则说明所需内容在 Cache 内，其所在页面必然已调入主存，因此 Page 必然命中，但 TLB 不一定命中。\n2) 若 Cache 未命中，则并不能说明所需内容未调入主存，和 TLB、Page 命中与否没有关系。\n但若 TLB 命中，Page 也必然命中；而当 Page 命中，TLB 则未必命中，因此 D 不可能发生。"}
{"id": "3.6.6-16", "type": "单项选择题", "question": "16. 【2013 统考真题】某计算机主存地址大小为 256 MB，按字节编址，虚拟地址空间大小为 4GB，采用页式存储管理，页面大小为 4KB，TLB（快表）采用全相联映射，有 4 个页表项，内容如下表所示。\n有效位\t虚拟页号\t页框号\n0\tFF180H\t0002H\n1\t3FFF1H\t0035H\n0\t02FF3H\t0351H\n1\t03FFFH\t0153H\n则对应虚拟地址 03FF F180H 进行页表地址变换的页框是（）。\nA. 0015H\tB. 0035H\tC. TLB 缺失\tD. 缺页", "answer_label": "A", "answer_explain": "按字节编址，页面大小为 4KB，页内地址共 12 位。地址空间大小为 4GB，虚拟地址共 32 位，前 20 位为页号。虚拟地址为 03FF F180H，因此页号为 03FFFH。页内地址为 180H。查找页表记 03FFFH 所对应的页表项，页框号为 0153H。页框号与页内地址拼接即为物理地址 015 3180H。", "answer": "A || 解析：按字节编址，页面大小为 4KB，页内地址共 12 位。地址空间大小为 4GB，虚拟地址共 32 位，前 20 位为页号。虚拟地址为 03FF F180H，因此页号为 03FFFH。页内地址为 180H。查找页表记 03FFFH 所对应的页表项，页框号为 0153H。页框号与页内地址拼接即为物理地址 015 3180H。"}
{"id": "3.6.6-17", "type": "单项选择题", "question": "17. 【2015 统考真题】假定编译器将 C 语言语句“x=x+3;”转换为指令“add xaddr, 3”，其中 xaddr 是 x 对应的存储单元地址。若执行该指令的计算机采用页式虚拟存储管理方式，并配有相应的 TLB，且 Cache 使用直写方式，则完成该指令功能需要访问主存的次数至少是（）。\nA. 0\tB. 1\tC. 2\tD. 3", "answer_label": "B", "answer_explain": "上述指令的执行过程可划分为取数、运算和写回过程，取数时读取 xaddr 可能不需要访问主存而直接访问 Cache，而直写方式需要把数据同时写入 Cache 和主存，因此至少访问 1 次。", "answer": "B || 解析：上述指令的执行过程可划分为取数、运算和写回过程，取数时读取 xaddr 可能不需要访问主存而直接访问 Cache，而直写方式需要把数据同时写入 Cache 和主存，因此至少访问 1 次。"}
{"id": "3.6.6-18", "type": "单项选择题", "question": "18. 【2015 统考真题】假定主存地址为 32 位，按字节编址，主存和 Cache 之间采用直接映射方式，主存块大小为 4 个字，每字 32 位，采用回写方式，则能存放 4K 数据的 Cache 的总容量（位数至少是（）。\nA. 146K\tB. 147K\tC. 148K\tD. 151K", "answer_label": "C", "answer_explain": "直接映射的地址结构为 [Tag][Cache 字块标记][字块内地址]。按字节编址，块大小为 4×32 位 = 16B = 2⁴B，则“字块内地址”占 4 位；“能存放 4K 数据的 Cache”即 Cache 的存储容量为 4K 字（注意单位），则 Cache 共有 1K = 2¹⁰ 个 Cache 行，Cache 字块标记占 10 位；主存字块标记占 32 - 10 - 4 = 18 位。Cache 的总容量包括：存储容量和标记阵列容量（有效位、标记位、一致性维护位和替换算法控制位）。标记阵列中的有效位和标记位一定存在，而一致性维护位（脏位）和替换算法控制位的取舍标准是看问题，题目中明确说明了采用回写法，则一定包含一致性维护位，而关于替换算法的题目题目中未提及，所以不予考虑。因此，每个 Cache 行标记项包含 18 + 1 + 1 = 20 位，标记阵列容量为 2¹⁰×20 位 = 20K 位，存储容量为 4K×32 位 = 128K 位，总容量为 128K + 20K = 148K 位。", "answer": "C || 解析：直接映射的地址结构为 [Tag][Cache 字块标记][字块内地址]。按字节编址，块大小为 4×32 位 = 16B = 2⁴B，则“字块内地址”占 4 位；“能存放 4K 数据的 Cache”即 Cache 的存储容量为 4K 字（注意单位），则 Cache 共有 1K = 2¹⁰ 个 Cache 行，Cache 字块标记占 10 位；主存字块标记占 32 - 10 - 4 = 18 位。Cache 的总容量包括：存储容量和标记阵列容量（有效位、标记位、一致性维护位和替换算法控制位）。标记阵列中的有效位和标记位一定存在，而一致性维护位（脏位）和替换算法控制位的取舍标准是看问题，题目中明确说明了采用回写法，则一定包含一致性维护位，而关于替换算法的题目题目中未提及，所以不予考虑。因此，每个 Cache 行标记项包含 18 + 1 + 1 = 20 位，标记阵列容量为 2¹⁰×20 位 = 20K 位，存储容量为 4K×32 位 = 128K 位，总容量为 128K + 20K = 148K 位。"}
{"id": "3.6.6-19", "type": "单项选择题", "question": "19. 【2019 统考真题】下列关于缺页处理的叙述中，错误的是（）。\nA. 缺页是在地址转换时 CPU 检测到的一种异常\nB. 缺页处理由操作系统负责完成\nC. 缺页处理程序根据页故障地址从外存读入所缺失的页\nD. 缺页处理完成后回到发生缺页的指令的下一条指令执行", "answer_label": "D", "answer_explain": "在请求分页系统中，每当要访问的页面不在内存中时，CPU 检测到异常，便会产生缺页中断，请求操作系统将所缺失的页调入内存。缺页处理由缺页中断处理程序中断处理程序完成，根据发生缺页故障的地址从外存读入所缺失的页。缺页处理完成后回到发生缺页的指令继续执行。选项 D 描述回到发生缺页的指令的下一条指令执行，明显错误。", "answer": "D || 解析：在请求分页系统中，每当要访问的页面不在内存中时，CPU 检测到异常，便会产生缺页中断，请求操作系统将所缺失的页调入内存。缺页处理由缺页中断处理程序中断处理程序完成，根据发生缺页故障的地址从外存读入所缺失的页。缺页处理完成后回到发生缺页的指令继续执行。选项 D 描述回到发生缺页的指令的下一条指令执行，明显错误。"}
{"id": "3.6.6-20", "type": "单项选择题", "question": "20. 【2020 统考真题】下列关于 TLB 和 Cache 的叙述中，错误的是（）。\nA. 命中率都与程序局部性有关\nB. 缺失后都需要去访问主存\nC. 缺失处理都可以由硬件实现\nD. 都由 DRAM 存储器组成", "answer_label": "D", "answer_explain": "Cache 由 SRAM 组成；TLB 也由 SRAM 组成。DRAM 需要不断刷新，性能偏低，不适合组成 Cache 和 TLB。选项 A、B 和 C 都是 TLB 和 Cache 的特点。", "answer": "D || 解析：Cache 由 SRAM 组成；TLB 也由 SRAM 组成。DRAM 需要不断刷新，性能偏低，不适合组成 Cache 和 TLB。选项 A、B 和 C 都是 TLB 和 Cache 的特点。"}
{"id": "3.6.6-21", "type": "单项选择题", "question": "21. 【2022 统考真题】某计算机主存地址为 24 位，采用分页虚拟存储管理方式，虚拟地址空间大小为 4 GB，页大小为 4 KB，按字节编址。某个进程的页表的部分内容如下表所示。\n虚页号\t页框号(页框号)\t存在位\n82\t024H\t0\n129\t180H\t1\n130\t018H\t1\n当 CPU 访问虚拟地址 0008 2840H 时，虚-实地址转换的结果是（）。\nA. 得到主存地址 02 4840H\tB. 得到主存地址 18 0840H\nC. 得到主存地址 01 8840H\tD. 检测到缺页异常", "answer_label": "C", "answer_explain": "页大小为 4KB = 2¹²B，按字节编址，因此页内地址为 12 位。虚拟地址空间大小为 4GB = 2³²B，因此虚拟地址共 32 位，其中低 12 位为页内地址，高 20 位为虚页号。题中给出的虚拟地址为 0008 2840H，虚页号为高 20 位即 00082H（页内地址为低 12 位即 840H），82H 对应的十进制数为 130（注意题中页表的虚页号部分末尾未写 H，所以是十进制数，因此查找时要先将虚页号转换为十进制数）。查页表命中，并且存在位为 1，对应页框号为 018H。将查找到的页框号 018H 和页内地址 840H 拼接，得到主存地址为 01 8840H。", "answer": "C || 解析：页大小为 4KB = 2¹²B，按字节编址，因此页内地址为 12 位。虚拟地址空间大小为 4GB = 2³²B，因此虚拟地址共 32 位，其中低 12 位为页内地址，高 20 位为虚页号。题中给出的虚拟地址为 0008 2840H，虚页号为高 20 位即 00082H（页内地址为低 12 位即 840H），82H 对应的十进制数为 130（注意题中页表的虚页号部分末尾未写 H，所以是十进制数，因此查找时要先将虚页号转换为十进制数）。查页表命中，并且存在位为 1，对应页框号为 018H。将查找到的页框号 018H 和页内地址 840H 拼接，得到主存地址为 01 8840H。"}
{"id": "3.6.6-22", "type": "单项选择题", "question": "22. 【2024 统考真题】对于页式虚拟存储管理系统，下列关于存储器层次结构的叙述中，错误的是（）。\nA. Cache-主存层次的交换单位为主存块，主存-外存层次的交换单位为页\nB. Cache-主存层次替换算法由硬件实现，主存-外存层次替换算法由软件实现\nC. Cache-主存层次可采用回写法，主存-外存层次通常采用回写法\nD. Cache-主存层次可采用直接映射方式，主存-外存层次通常采用直接映射方式", "answer_label": "D", "answer_explain": "Cache 与主存之间交换的是主存块，主存与外存之间交换的是页。Cache-主存层次和主存-外存层次的区别在于前者主要解决速度不匹配问题，用软件实现会影响速度，因此 Cache-主存层次替换算法由硬件实现；而主存-外存层次替换算法由软件实现。Cache-主存层次可采用回写法或全写法；主存-外存层次通常采用回写法，即页面被修改后，仅当被换出时才写回外存，访问外存的代价很大，采用全写法的开销过高。访问外存的代价很大，提高命中率是关键，因此主存-外存层次通常采用全相联映射；而 Cache-主存层次可采用直接映射、组相联或全相联，选项 D 错误。", "answer": "D || 解析：Cache 与主存之间交换的是主存块，主存与外存之间交换的是页。Cache-主存层次和主存-外存层次的区别在于前者主要解决速度不匹配问题，用软件实现会影响速度，因此 Cache-主存层次替换算法由硬件实现；而主存-外存层次替换算法由软件实现。Cache-主存层次可采用回写法或全写法；主存-外存层次通常采用回写法，即页面被修改后，仅当被换出时才写回外存，访问外存的代价很大，采用全写法的开销过高。访问外存的代价很大，提高命中率是关键，因此主存-外存层次通常采用全相联映射；而 Cache-主存层次可采用直接映射、组相联或全相联，选项 D 错误。"}
{"id": "3.6.6-23", "type": "单项选择题", "question": "23. 【2024 统考真题】某计算机按字节编址，采用页式虚拟存储管理方式，虚拟地址为 32 位，主存地址为 30 位，页大小为 1KB。若 TLB 共有 32 个表项，采用 4 路组相联映射方式，则 TLB 表项中标记字段的位数至少是（）。\nA. 17\tB. 18\tC. 19\tD. 20", "answer_label": "C", "answer_explain": "按字节编址，页大小为 1KB = 2¹⁰B，因此页内地址占 10 位；TLB 有 32 个表项，采用 4 路组相联映射，被分为 32÷4 = 8 组，因此 TLB 组号占 3 位；于是，标记字段的位数至少是 32 - 3 - 10 = 19。", "answer": "C || 解析：按字节编址，页大小为 1KB = 2¹⁰B，因此页内地址占 10 位；TLB 有 32 个表项，采用 4 路组相联映射，被分为 32÷4 = 8 组，因此 TLB 组号占 3 位；于是，标记字段的位数至少是 32 - 3 - 10 = 19。"}
{"id": "3.6.6-24", "type": "单项选择题", "question": "24. 【2024 统考真题】下列事件中，不是在 MMU 地址转换过程中检测的是（）。\nA. 访问越权\tB. Cache 缺失\tC. 页面缺失\tD. TLB 缺失", "answer_label": "B", "answer_explain": "在地址转换的过程中，MMU 会检查页表项的访问权限，以确保进程有权访问某个页面，否则就会访问越权。为了获得对应的页表项，先查找 TLB，若 TLB 缺失，则然后查找页表，若找不到，则页面缺失。访问 Cache 是在获得物理地址后使用物理地址取数据的过程中才执行的操作，而 MMU 地址转换过程是在获得物理地址之前进行的，选项 B 错误。", "answer": "B || 解析：在地址转换的过程中，MMU 会检查页表项的访问权限，以确保进程有权访问某个页面，否则就会访问越权。为了获得对应的页表项，先查找 TLB，若 TLB 缺失，则然后查找页表，若找不到，则页面缺失。访问 Cache 是在获得物理地址后使用物理地址取数据的过程中才执行的操作，而 MMU 地址转换过程是在获得物理地址之前进行的，选项 B 错误。"}