# 1. CPU高速缓存
CPU的速度过快，而内存和硬盘的速度远远小于CPU，造成了CPU在和内存、磁盘做数据交互时会空转造成浪费。为了解决这个问题，CPU厂商在CPU中内置了少量的高速缓存解决IO速度和CPU速度不匹配的问题。
## 1.1 局部性原理
CPU在访问设备时，无论是存取数据还是存取指令，都会聚集在一片连续的区域内，这被称为局部性原理。

- 时间局部性  
如果一个信息项正在被访问，那么近期它很可能还会被再次访问。比如循环、递归、方法的反复调用。
- 空间局部性  
如果一个存储器的位置被引用，那么将来他附近的位置也被引用。比如顺序执行的代码、连续创建的两个对象、数组等。

## 1.2 CPU缓存的结构
### 1.2.1 单核CPU缓存结构
在单核的CPU结构中，为了缓存CPU指令流水cycle冲突，L1分为了指令和数据两个部分，L2则为指令和数据共享。
![](https://medesqure.oss-cn-hangzhou.aliyuncs.com/img/20190729002131.png)
## 1.2.2 多核CPU缓存结构
多核CPU的结构和单核相似，但是多了所有CPU共享的L3级缓存，在多核CPU结构中，L1和L2是CPU私有的，L3则是所有CPU核心共享的。
![](https://medesqure.oss-cn-hangzhou.aliyuncs.com/img/20190729002630.png)

![](https://medesqure.oss-cn-hangzhou.aliyuncs.com/img/20190729002800.png)

# 2. MESI缓存一致性协议
**缓存一致性**指在多核CPU中，内存中的数据会在多个核心中存在数据副本，某一个核心发生数据修改操作时，就产生了数据不一致的问题。而一致性协议就是为了保证多个CPU的缓存之间的数据共享一致性。MESI缓存一致性协议是其中的一种实现方式。
## 2.1 缓存行(cache line)

cache line是缓存和内存数据交换的最小单位，操作系统一般是32位或者64位。  
在MESI协议中，cache line的**状态**可以是M、E、S、I。地址则是cache line中映射的内存地址，数据则是内存中读取的数据。

![](https://medesqure.oss-cn-hangzhou.aliyuncs.com/img/20190729005836.png)

缓存行的工作方式  

当CPU从cache中读取数据时，会比较地址是否相同，如果相同就检查cache line的状态，再决定数据是否有效。如果数据无效就从主内存中获取数据，或者根据一致性协议会发生一次cache-to-cache的数据推送。  

缓存行的工作效率  

当CPU能从cache中拿到有效数据时，消耗几个CPU时间，当发生cache miss，则会消耗几十上百个CPU周期。

### 2.1.1 缓存的写方式

cache的写操作分为以下几种

- 写通  
  每次CPU修改了缓存内容，立即更新到内存中。每次CPU写共享数据，都会导致总线事务。这种方式会引起总线事务的竞争，高一致性，但是效率低。  
- 写回  
  每次CPU修改了cache的数据，不会立即更新到内存中，而是cache line等到合适的实际才会更新到内存中。   

无论是上述的哪种，在多线程的环境中都需要处理缓存的一致性问题。为了保证缓存一致性，处理器又提供了**写失效**和**写更新**两个操作来保证缓存一致性。

- 写失效   
  当一个CPU修改了缓存数据，如果其他CPU有该数据，则通知其为无效。
- 写更新  
  当一个CPU修改了数据，如果其他的CPU有该数据，则通知其更新数据。

写更新会导致大量的更新操作，早MESI协议中，采取的写失效机制。

## 2.2 MESI协议介绍
MESI协议将cache line的状态分成modify、exclusive、shared、invalid，分别是修改、独占、共享和失效。

- modify  
当前CPU缓存拥有最新数据(最新的cache line)，其他CPU拥有失效数据（cache line的状态是invalid），虽然当前CPU中的数据和主存是不一致的，但是以当前CPU的数据为准。
- exclusive  
只有当前CPU中有数据，其他CPU中没有该数据，当前CPU的数据和主存中的数据是一致的。
- shared  
当前CPU和其他CPU中都有共同数据，并且和主存中的数据一致
- invalid  
当前CPU中的数据失效，数据应该从主存中获取，其他CPU中可能有数据也可能无数据，当前CPU中的数据和主存被认为是不一致的

对于invalid而言，在MESI协议中采取的是写失效（write invalidate）。

### 2.2.1 缓存操作
MESI协议中，每个cache的控制器不仅知道自己的操作(local read和local write)，每个核心的缓存控制器通过监听也知道其他CPU中cache的操作(remote read和remote write)，然后再确定自己cache中共享数据的状态是否需要调整。

- local read(LR)  
读本地cache中的数据 
- local write(LW)  
将数据写到本地cache
- remote read(RR)  
其他核心发生read操作
- remote write(RW)  

其他核心发生write  
> remote read和remote write指的相对于当前CPU而言，其他CPU操作它自己的缓存行或者和主内存交互。CPU应该是不能操作不属于自己的缓存行。

### 2.2.2 状态转换和cache操作
在最初的时候，所有CPU中都没有数据。某一个CPU发生读操作，此时必然发生cache miss，数据从主存中读取到当前CPU的cache，状态为E(独占，只有当前CPU有数据，且和主存一致)。  
此时如果有其他CPU也读取数据，则状态修改为S(共享，多个CPU之间拥有相同数据，并且和主存保持一致)。 
如果其中某一个CPU发生数据修改，那么该CPU中数据状态修改为M(拥有最新数据，和主存不一致，但是以当前CPU中的为准)，其他拥有该数据的核心通过缓存控制器监听到remote write行文，然后将自己拥有的数据的cache line状态修改为I(失效，和主存中的数据被认为不一致，数据不可用应该重新获取)。

### 2.2.3 modify状态
当前CPU中数据的状态是modify，表示当前CPU中拥有最新数据，虽然主存中的数据和当前CPU中的数据不一致，但是以当前CPU中的数据为准。

- LR  
此时如果发生local read，即当前CPU读数据，直接从cache中获取数据，该缓存行拥有最新数据，因此状态不变。
- LW  
直接修改本地cache数据，修改后也是当前CPU拥有最新数据，因此状态不变
- RR  
因为本地内存中有最新数据，当本地cache控制器监听到总线上有RR发生的时，必然是其他CPU发生了读主存的操作，此时为了保证一致性，当前CPU应该将数据写回主存，而随后的RR将会使得其他CPU和当前CPU拥有共同的数据，因此状态修改为S。
- RW  
同RR，当cache控制器监听到总线发生RW，当前CPU会将数据写回主存，因为随后的RW将会导致主存的数据修改，因此状态修改成I；

### 2.2.4 exclusive状态
当前CPU中的数据状态是exclusive，表示当前CPU独占数据(其他CPU没有数据)，并且和主存的数据一致；

- LR  
从本地cache中直接获取数据，状态不变；
- LW  
修改本地cache中的数据，状态修改成M(因为其他CPU中并没有该数据，因此不存在共享问题，不需要通知其他CPU修改cache line的状态为I)
- RR  
本地cache中有最新数据，当cache控制器监听到总线上发生RR的时候，必然是其他CPU发生了读取主存的操作，而RR操作不会导致数据修改，因此两个CPU中的数据和主存中的数据一致，此时cache line状态修改为S
- RW  
同RR，当cache控制器监听到总线发生RW，发生其他CPU将最新数据写回到主存，此时为了保证缓存一致性，当前CPU的数据状态修改为I 

### 2.2.5 shared状态
当前CPU中的数据状态是shared，表示当前CPU和其他CPU共享数据，且数据在多个CPU之间一致、多个CPU之间的数据和主存一致

- LR  
直接从cache中读取数据，状态不变
- LW  
发生本地写，并不会将数据立即写回主存，而是在稍后的一个时间再写回主存，因此为了保证缓存一致性，当前CPU的cache line状态修改为M，并通知其他拥有该数据的CPU该数据失效，其他CPU将cache line状态修改为I
- RR  
状态不变，因为多个CPU中的数据和主存一致；
- RW  
当监听到总线发生了RW，意味着其他CPU发生了写主存操作，此时本地cache中的数据既不是最新数据，和主存也不再一致，因此当前CPU的cache line状态修改为I

### 2.2.6 invalid状态
当前CPU中的数据状态是invalid，表示当前CPU中是脏数据不可用，其他CPU可能有数据、也可能没有数据

- LR  
因为当前CPU的cache line数据不可用，因此会发生读内存，此时的情形如下。
   - 如果其他CPU中无数据则状态修改为E
   - 如果其他CPU中有数据且状态为S或E则状态修改为S  
   - 如果其他CPU中有数据且状态为M，那么其他CPU首先发生RW将M状态的数据写回主存并修改状态为S，随后当前CPU读取主存数据，也将状态修改为S
- LW  
因为当前CPU的cache line数据无效，因此发生LW会直接操作本地cache，此时的情形如下。  
   - 如果其他CPU中无数据，则将本地cache line的状态修改为M；
   - 如果其他CPU中有数据且状态为S或E，则修改本地cache，通知其他CPU将数据修改为I，当前CPU中的cache line状态修改为M；
   - 如果其他CPU中有数据且状态为M，则其他CPU首先将数据写回主存，并将状态修改为I，当前CPU中的cache line转台修改为M；
- RR  
监听到总线发生RR操作，表示有其他CPU读取内存，和本地cache无关，状态不变
- RW  
监听到总线发生RW操作，表示有其他CPU写主存，和本地cache无关，状态不变；


