# 锁存器（Latch）知识文档

## 1. 基本概念
锁存器是一种**电平触发**的存储单元，用于在数字电路中临时存储1位二进制数据。与触发器（Flip-Flop）不同，锁存器对输入信号的**电平敏感**而非边沿敏感。

## 2. 常见类型
### 2.1 SR锁存器（Set-Reset Latch）
- **电路结构**：由两个交叉耦合的NOR或NAND门构成
- **真值表**（NOR
  | S | R | Q     | Q'    |
  |---|---|-------|-------|
  | 0 | 0 | 保持  | 保持  |
  | 1 | 0 | 1     | 0     |
  | 0 | 1 | 0     | 1     |
  | 1 | 1 | 禁止  | 禁止  |

SR latch
<div style="text-align: center;">
  <img src="image/image.png" alt="100%" width="100%" />
</div>

<div style="text-align: center;">
    <img src="image/image-1.png" alt="alt text" width="70%" height="70%" />
</div>

<div style="text-align: center;">
    <img src="image/SR_latch_wave.png" alt="SR work wave" width="100%" height="100%" />
</div>

Gate SR latch
<div style="text-align: center;">
    <img src="image/gateSRlatch.png" alt="SR work wave" width="100%" height="100%" />
</div>

<div style="text-align: center;">
    <img src="image/gateSRlatch_wave.png" alt="SR work wave" width="100%" height="100%" />
</div>


### 2.2 D锁存器（Data Latch）
- **特性**：解决SR锁存器的禁止状态问题
- **逻辑表达式**：Q = EN·D + EN'·Q_prev





## 3. 工作原理
```verilog
// Verilog示例代码
module d_latch(
  input en, d,
  output reg q
);
always @(en or d)
  if(en) q = d; // 电平敏感
endmodule
```

## 4. 锁存器 vs 触发器

|特性	|锁存器	|触发器|
|---|---|---|
|触发方式	|电平敏感	|边沿敏感|
|时序控制	|易产生毛刺	|更稳定|
|应用场景	|异步电路	|同步电路|

## 5.实际应用

 - 总线保持电路
 - 按键消抖电路
 - 临时数据缓存