
set_property IOSTANDARD LVCMOS33 [get_ports pcie_sys_rst_n]
set_property PULLUP true [get_ports pcie_sys_rst_n]
set_property PACKAGE_PIN M20 [get_ports pcie_sys_rst_n]
set_false_path -from [get_ports pcie_sys_rst_n]


set_property LOC IBUFDS_GTE2_X0Y2 [get_cells refclk_ibuf]

create_debug_core u_ila_0_0 labtools_ila_v3
set_property C_DATA_DEPTH 1024 [get_debug_cores u_ila_0_0]
set_property C_TRIGIN_EN false [get_debug_cores u_ila_0_0]
set_property C_TRIGOUT_EN false [get_debug_cores u_ila_0_0]
set_property C_ADV_TRIGGER false [get_debug_cores u_ila_0_0]
set_property C_INPUT_PIPE_STAGES 0 [get_debug_cores u_ila_0_0]
set_property C_EN_STRG_QUAL false [get_debug_cores u_ila_0_0]
set_property ALL_PROBE_SAME_MU true [get_debug_cores u_ila_0_0]
set_property ALL_PROBE_SAME_MU_CNT 1 [get_debug_cores u_ila_0_0]
set_property port_width 1 [get_debug_ports u_ila_0_0/clk]
connect_debug_port u_ila_0_0/clk [get_nets [list pcie_gen1x1_sub_sys_i/pcie_7x_0_user_clk_out ]]
set_property port_width 32 [get_debug_ports u_ila_0_0/probe0]
connect_debug_port u_ila_0_0/probe0 [get_nets [list {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_addr[0]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_addr[1]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_addr[2]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_addr[3]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_addr[4]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_addr[5]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_addr[6]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_addr[7]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_addr[8]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_addr[9]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_addr[10]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_addr[11]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_addr[12]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_addr[13]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_addr[14]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_addr[15]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_addr[16]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_addr[17]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_addr[18]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_addr[19]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_addr[20]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_addr[21]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_addr[22]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_addr[23]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_addr[24]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_addr[25]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_addr[26]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_addr[27]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_addr[28]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_addr[29]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_addr[30]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_addr[31]} ]]
create_debug_port u_ila_0_0 probe
set_property port_width 64 [get_debug_ports u_ila_0_0/probe1]
connect_debug_port u_ila_0_0/probe1 [get_nets [list {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[0]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[1]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[2]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[3]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[4]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[5]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[6]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[7]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[8]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[9]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[10]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[11]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[12]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[13]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[14]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[15]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[16]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[17]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[18]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[19]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[20]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[21]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[22]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[23]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[24]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[25]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[26]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[27]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[28]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[29]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[30]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[31]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[32]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[33]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[34]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[35]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[36]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[37]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[38]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[39]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[40]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[41]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[42]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[43]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[44]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[45]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[46]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[47]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[48]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[49]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[50]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[51]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[52]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[53]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[54]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[55]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[56]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[57]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[58]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[59]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[60]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[61]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[62]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tdata[63]} ]]
create_debug_port u_ila_0_0 probe
set_property port_width 4 [get_debug_ports u_ila_0_0/probe2]
connect_debug_port u_ila_0_0/probe2 [get_nets [list {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_be[0]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_be[1]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_be[2]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_be[3]} ]]
create_debug_port u_ila_0_0 probe
set_property port_width 32 [get_debug_ports u_ila_0_0/probe3]
connect_debug_port u_ila_0_0/probe3 [get_nets [list {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_data[0]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_data[1]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_data[2]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_data[3]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_data[4]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_data[5]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_data[6]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_data[7]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_data[8]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_data[9]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_data[10]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_data[11]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_data[12]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_data[13]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_data[14]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_data[15]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_data[16]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_data[17]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_data[18]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_data[19]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_data[20]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_data[21]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_data[22]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_data[23]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_data[24]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_data[25]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_data[26]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_data[27]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_data[28]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_data[29]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_data[30]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_data[31]} ]]
create_debug_port u_ila_0_0 probe
set_property port_width 8 [get_debug_ports u_ila_0_0/probe4]
connect_debug_port u_ila_0_0/probe4 [get_nets [list {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tkeep[0]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tkeep[1]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tkeep[2]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tkeep[3]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tkeep[4]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tkeep[5]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tkeep[6]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tkeep[7]} ]]
create_debug_port u_ila_0_0 probe
set_property port_width 2 [get_debug_ports u_ila_0_0/probe5]
connect_debug_port u_ila_0_0/probe5 [get_nets [list {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_RRESP[0]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_RRESP[1]} ]]
create_debug_port u_ila_0_0 probe
set_property port_width 2 [get_debug_ports u_ila_0_0/probe6]
connect_debug_port u_ila_0_0/probe6 [get_nets [list {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_BRESP[0]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_BRESP[1]} ]]
create_debug_port u_ila_0_0 probe
set_property port_width 32 [get_debug_ports u_ila_0_0/probe7]
connect_debug_port u_ila_0_0/probe7 [get_nets [list {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_RDATA[0]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_RDATA[1]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_RDATA[2]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_RDATA[3]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_RDATA[4]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_RDATA[5]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_RDATA[6]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_RDATA[7]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_RDATA[8]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_RDATA[9]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_RDATA[10]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_RDATA[11]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_RDATA[12]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_RDATA[13]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_RDATA[14]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_RDATA[15]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_RDATA[16]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_RDATA[17]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_RDATA[18]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_RDATA[19]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_RDATA[20]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_RDATA[21]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_RDATA[22]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_RDATA[23]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_RDATA[24]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_RDATA[25]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_RDATA[26]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_RDATA[27]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_RDATA[28]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_RDATA[29]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_RDATA[30]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_RDATA[31]} ]]
create_debug_port u_ila_0_0 probe
set_property port_width 4 [get_debug_ports u_ila_0_0/probe8]
connect_debug_port u_ila_0_0/probe8 [get_nets [list {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WSTRB[0]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WSTRB[1]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WSTRB[2]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WSTRB[3]} ]]
create_debug_port u_ila_0_0 probe
set_property port_width 32 [get_debug_ports u_ila_0_0/probe9]
connect_debug_port u_ila_0_0/probe9 [get_nets [list {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WDATA[0]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WDATA[1]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WDATA[2]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WDATA[3]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WDATA[4]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WDATA[5]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WDATA[6]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WDATA[7]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WDATA[8]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WDATA[9]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WDATA[10]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WDATA[11]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WDATA[12]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WDATA[13]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WDATA[14]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WDATA[15]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WDATA[16]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WDATA[17]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WDATA[18]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WDATA[19]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WDATA[20]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WDATA[21]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WDATA[22]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WDATA[23]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WDATA[24]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WDATA[25]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WDATA[26]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WDATA[27]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WDATA[28]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WDATA[29]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WDATA[30]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WDATA[31]} ]]
create_debug_port u_ila_0_0 probe
set_property port_width 32 [get_debug_ports u_ila_0_0/probe10]
connect_debug_port u_ila_0_0/probe10 [get_nets [list {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_AWADDR[0]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_AWADDR[1]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_AWADDR[2]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_AWADDR[3]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_AWADDR[4]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_AWADDR[5]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_AWADDR[6]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_AWADDR[7]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_AWADDR[8]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_AWADDR[9]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_AWADDR[10]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_AWADDR[11]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_AWADDR[12]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_AWADDR[13]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_AWADDR[14]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_AWADDR[15]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_AWADDR[16]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_AWADDR[17]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_AWADDR[18]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_AWADDR[19]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_AWADDR[20]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_AWADDR[21]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_AWADDR[22]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_AWADDR[23]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_AWADDR[24]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_AWADDR[25]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_AWADDR[26]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_AWADDR[27]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_AWADDR[28]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_AWADDR[29]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_AWADDR[30]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_AWADDR[31]} ]]
create_debug_port u_ila_0_0 probe
set_property port_width 32 [get_debug_ports u_ila_0_0/probe11]
connect_debug_port u_ila_0_0/probe11 [get_nets [list {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_ARADDR[0]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_ARADDR[1]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_ARADDR[2]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_ARADDR[3]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_ARADDR[4]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_ARADDR[5]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_ARADDR[6]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_ARADDR[7]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_ARADDR[8]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_ARADDR[9]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_ARADDR[10]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_ARADDR[11]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_ARADDR[12]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_ARADDR[13]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_ARADDR[14]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_ARADDR[15]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_ARADDR[16]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_ARADDR[17]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_ARADDR[18]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_ARADDR[19]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_ARADDR[20]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_ARADDR[21]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_ARADDR[22]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_ARADDR[23]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_ARADDR[24]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_ARADDR[25]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_ARADDR[26]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_ARADDR[27]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_ARADDR[28]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_ARADDR[29]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_ARADDR[30]} {pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_ARADDR[31]} ]]
create_debug_port u_ila_0_0 probe
set_property port_width 1 [get_debug_ports u_ila_0_0/probe12]
connect_debug_port u_ila_0_0/probe12 [get_nets [list pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_data_valid ]]
create_debug_port u_ila_0_0 probe
set_property port_width 1 [get_debug_ports u_ila_0_0/probe13]
connect_debug_port u_ila_0_0/probe13 [get_nets [list pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_rd_en ]]
create_debug_port u_ila_0_0 probe
set_property port_width 1 [get_debug_ports u_ila_0_0/probe14]
connect_debug_port u_ila_0_0/probe14 [get_nets [list pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tlast ]]
create_debug_port u_ila_0_0 probe
set_property port_width 1 [get_debug_ports u_ila_0_0/probe15]
connect_debug_port u_ila_0_0/probe15 [get_nets [list pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tready ]]
create_debug_port u_ila_0_0 probe
set_property port_width 1 [get_debug_ports u_ila_0_0/probe16]
connect_debug_port u_ila_0_0/probe16 [get_nets [list pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/app/PIO/PIO_EP_inst/EP_TX_inst/dbg_s_axis_tx_tvalid ]]
create_debug_port u_ila_0_0 probe
set_property port_width 1 [get_debug_ports u_ila_0_0/probe17]
connect_debug_port u_ila_0_0/probe17 [get_nets [list pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_ARESETN ]]
create_debug_port u_ila_0_0 probe
set_property port_width 1 [get_debug_ports u_ila_0_0/probe18]
connect_debug_port u_ila_0_0/probe18 [get_nets [list pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_ARREADY ]]
create_debug_port u_ila_0_0 probe
set_property port_width 1 [get_debug_ports u_ila_0_0/probe19]
connect_debug_port u_ila_0_0/probe19 [get_nets [list pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_ARVALID ]]
create_debug_port u_ila_0_0 probe
set_property port_width 1 [get_debug_ports u_ila_0_0/probe20]
connect_debug_port u_ila_0_0/probe20 [get_nets [list pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_AWREADY ]]
create_debug_port u_ila_0_0 probe
set_property port_width 1 [get_debug_ports u_ila_0_0/probe21]
connect_debug_port u_ila_0_0/probe21 [get_nets [list pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_AWVALID ]]
create_debug_port u_ila_0_0 probe
set_property port_width 1 [get_debug_ports u_ila_0_0/probe22]
connect_debug_port u_ila_0_0/probe22 [get_nets [list pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_BREADY ]]
create_debug_port u_ila_0_0 probe
set_property port_width 1 [get_debug_ports u_ila_0_0/probe23]
connect_debug_port u_ila_0_0/probe23 [get_nets [list pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_BVALID ]]
create_debug_port u_ila_0_0 probe
set_property port_width 1 [get_debug_ports u_ila_0_0/probe24]
connect_debug_port u_ila_0_0/probe24 [get_nets [list pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_RREADY ]]
create_debug_port u_ila_0_0 probe
set_property port_width 1 [get_debug_ports u_ila_0_0/probe25]
connect_debug_port u_ila_0_0/probe25 [get_nets [list pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_RVALID ]]
create_debug_port u_ila_0_0 probe
set_property port_width 1 [get_debug_ports u_ila_0_0/probe26]
connect_debug_port u_ila_0_0/probe26 [get_nets [list pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WREADY ]]
create_debug_port u_ila_0_0 probe
set_property port_width 1 [get_debug_ports u_ila_0_0/probe27]
connect_debug_port u_ila_0_0/probe27 [get_nets [list pcie_gen1x1_sub_sys_i/pcie_axi_stream_to_axi_lite_bridge_0/inst/u_axiLite_debug/dbg_M_AXI_WVALID ]]
