lui v1 0xbfc0
lw t1 0x28(v1)
sll zero t1 0x0
jr zero
addiu v0 zero 0x0

# assert(register_v0==32'h00BA0015)
