Fitter report for miniMIPS
Fri Jun 27 23:24:57 2025
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri Jun 27 23:24:57 2025       ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                      ; miniMIPS                                    ;
; Top-level Entity Name              ; thread_struct                               ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M08DAF484C8G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 550 / 8,064 ( 7 % )                         ;
;     Total combinational functions  ; 430 / 8,064 ( 5 % )                         ;
;     Dedicated logic registers      ; 200 / 8,064 ( 2 % )                         ;
; Total registers                    ; 200                                         ;
; Total pins                         ; 96 / 250 ( 38 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 387,072 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 1 / 48 ( 2 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 1 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M08DAF484C8G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 22          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.28        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.9%      ;
;     Processor 3            ;   1.9%      ;
;     Processor 4            ;   1.9%      ;
;     Processor 5            ;   1.9%      ;
;     Processor 6            ;   1.9%      ;
;     Processor 7            ;   1.9%      ;
;     Processor 8            ;   1.9%      ;
;     Processors 9-16        ;   1.8%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                        ;
+---------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------+------------------+-----------------------+
; Node                            ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                               ; Destination Port ; Destination Port Name ;
+---------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------+------------------+-----------------------+
; rf:rf_block|rs_data[0]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; rf:rf_block|rs_data[0]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; rf:rf_block|rs_data[0]~_Duplicate_1                            ; Q                ;                       ;
; rf:rf_block|rs_data[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; rf:rf_block|rs_data[1]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; rf:rf_block|rs_data[1]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; rf:rf_block|rs_data[1]~_Duplicate_1                            ; Q                ;                       ;
; rf:rf_block|rs_data[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; rf:rf_block|rs_data[2]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; rf:rf_block|rs_data[2]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; rf:rf_block|rs_data[2]~_Duplicate_1                            ; Q                ;                       ;
; rf:rf_block|rs_data[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; rf:rf_block|rs_data[3]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; rf:rf_block|rs_data[3]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; rf:rf_block|rs_data[3]~_Duplicate_1                            ; Q                ;                       ;
; rf:rf_block|rs_data[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; rf:rf_block|rs_data[4]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; rf:rf_block|rs_data[4]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; rf:rf_block|rs_data[4]~_Duplicate_1                            ; Q                ;                       ;
; rf:rf_block|rs_data[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; rf:rf_block|rs_data[5]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; rf:rf_block|rs_data[5]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; rf:rf_block|rs_data[5]~_Duplicate_1                            ; Q                ;                       ;
; rf:rf_block|rs_data[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; rf:rf_block|rs_data[6]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; rf:rf_block|rs_data[6]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; rf:rf_block|rs_data[6]~_Duplicate_1                            ; Q                ;                       ;
; rf:rf_block|rs_data[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; rf:rf_block|rs_data[7]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; rf:rf_block|rs_data[7]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; rf:rf_block|rs_data[7]~_Duplicate_1                            ; Q                ;                       ;
; rf:rf_block|rs_data[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; rf:rf_block|rt_data[0]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; rf:rf_block|rt_data[0]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; rf:rf_block|rt_data[0]~_Duplicate_1                            ; Q                ;                       ;
; rf:rf_block|rt_data[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; rf:rf_block|rt_data[1]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; rf:rf_block|rt_data[1]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; rf:rf_block|rt_data[1]~_Duplicate_1                            ; Q                ;                       ;
; rf:rf_block|rt_data[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; rf:rf_block|rt_data[2]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; rf:rf_block|rt_data[2]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; rf:rf_block|rt_data[2]~_Duplicate_1                            ; Q                ;                       ;
; rf:rf_block|rt_data[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; rf:rf_block|rt_data[3]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; rf:rf_block|rt_data[3]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; rf:rf_block|rt_data[3]~_Duplicate_1                            ; Q                ;                       ;
; rf:rf_block|rt_data[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; rf:rf_block|rt_data[4]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; rf:rf_block|rt_data[4]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; rf:rf_block|rt_data[4]~_Duplicate_1                            ; Q                ;                       ;
; rf:rf_block|rt_data[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; rf:rf_block|rt_data[5]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; rf:rf_block|rt_data[5]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; rf:rf_block|rt_data[5]~_Duplicate_1                            ; Q                ;                       ;
; rf:rf_block|rt_data[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; rf:rf_block|rt_data[6]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; rf:rf_block|rt_data[6]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; rf:rf_block|rt_data[6]~_Duplicate_1                            ; Q                ;                       ;
; rf:rf_block|rt_data[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
; rf:rf_block|rt_data[7]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; rf:rf_block|rt_data[7]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; rf:rf_block|rt_data[7]~_Duplicate_1                            ; Q                ;                       ;
; rf:rf_block|rt_data[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                ;                  ;                       ;
+---------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 827 ) ; 0.00 % ( 0 / 827 )         ; 0.00 % ( 0 / 827 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 827 ) ; 0.00 % ( 0 / 827 )         ; 0.00 % ( 0 / 827 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 811 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Siddhant Kaul/Desktop/college/SoC/miniGPU/miniMIPS/output_files/miniMIPS.pin.


+-------------------------------------------------------------------+
; Fitter Resource Usage Summary                                     ;
+---------------------------------------------+---------------------+
; Resource                                    ; Usage               ;
+---------------------------------------------+---------------------+
; Total logic elements                        ; 550 / 8,064 ( 7 % ) ;
;     -- Combinational with no register       ; 350                 ;
;     -- Register only                        ; 120                 ;
;     -- Combinational with a register        ; 80                  ;
;                                             ;                     ;
; Logic element usage by number of LUT inputs ;                     ;
;     -- 4 input functions                    ; 263                 ;
;     -- 3 input functions                    ; 109                 ;
;     -- <=2 input functions                  ; 58                  ;
;     -- Register only                        ; 120                 ;
;                                             ;                     ;
; Logic elements by mode                      ;                     ;
;     -- normal mode                          ; 375                 ;
;     -- arithmetic mode                      ; 55                  ;
;                                             ;                     ;
; Total registers*                            ; 200 / 9,287 ( 2 % ) ;
;     -- Dedicated logic registers            ; 200 / 8,064 ( 2 % ) ;
;     -- I/O registers                        ; 0 / 1,223 ( 0 % )   ;
;                                             ;                     ;
; Total LABs:  partially or completely used   ; 43 / 504 ( 9 % )    ;
; Virtual pins                                ; 0                   ;
; I/O pins                                    ; 96 / 250 ( 38 % )   ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )      ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )     ;
;                                             ;                     ;
; M9Ks                                        ; 0 / 42 ( 0 % )      ;
; UFM blocks                                  ; 0 / 1 ( 0 % )       ;
; ADC blocks                                  ; 0 / 1 ( 0 % )       ;
; Total block memory bits                     ; 0 / 387,072 ( 0 % ) ;
; Total block memory implementation bits      ; 0 / 387,072 ( 0 % ) ;
; Embedded Multiplier 9-bit elements          ; 1 / 48 ( 2 % )      ;
; PLLs                                        ; 0 / 2 ( 0 % )       ;
; Global signals                              ; 1                   ;
;     -- Global clocks                        ; 1 / 10 ( 10 % )     ;
; JTAGs                                       ; 0 / 1 ( 0 % )       ;
; CRC blocks                                  ; 0 / 1 ( 0 % )       ;
; Remote update blocks                        ; 0 / 1 ( 0 % )       ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )       ;
; Average interconnect usage (total/H/V)      ; 2.0% / 2.0% / 2.0%  ;
; Peak interconnect usage (total/H/V)         ; 6.9% / 6.5% / 7.4%  ;
; Maximum fan-out                             ; 214                 ;
; Highest non-global fan-out                  ; 214                 ;
; Total fan-out                               ; 2740                ;
; Average fan-out                             ; 2.85                ;
+---------------------------------------------+---------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 550 / 8064 ( 7 % ) ; 0 / 8064 ( 0 % )               ;
;     -- Combinational with no register       ; 350                ; 0                              ;
;     -- Register only                        ; 120                ; 0                              ;
;     -- Combinational with a register        ; 80                 ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 263                ; 0                              ;
;     -- 3 input functions                    ; 109                ; 0                              ;
;     -- <=2 input functions                  ; 58                 ; 0                              ;
;     -- Register only                        ; 120                ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 375                ; 0                              ;
;     -- arithmetic mode                      ; 55                 ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 200                ; 0                              ;
;     -- Dedicated logic registers            ; 200 / 8064 ( 2 % ) ; 0 / 8064 ( 0 % )               ;
;     -- I/O registers                        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Total LABs:  partially or completely used   ; 43 / 504 ( 9 % )   ; 0 / 504 ( 0 % )                ;
;                                             ;                    ;                                ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 96                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 1 / 48 ( 2 % )     ; 0 / 48 ( 0 % )                 ;
; Total memory bits                           ; 0                  ; 0                              ;
; Total RAM block bits                        ; 0                  ; 0                              ;
; Clock control block                         ; 1 / 12 ( 8 % )     ; 0 / 12 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )    ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 1 / 1 ( 100 % )    ; 0 / 1 ( 0 % )                  ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 0                  ; 0                              ;
;     -- Registered Input Connections         ; 0                  ; 0                              ;
;     -- Output Connections                   ; 0                  ; 0                              ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 2757               ; 8                              ;
;     -- Registered Connections               ; 503                ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 64                 ; 0                              ;
;     -- Output Ports                         ; 32                 ; 0                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                        ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; alu_select[0]    ; F21   ; 6        ; 31           ; 15           ; 21           ; 19                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; alu_select[1]    ; L8    ; 1B       ; 10           ; 15           ; 14           ; 19                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; block_id[0]      ; A3    ; 8        ; 11           ; 25           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; block_id[1]      ; E10   ; 8        ; 17           ; 25           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; block_id[2]      ; A9    ; 7        ; 19           ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; block_id[3]      ; A5    ; 8        ; 15           ; 25           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; block_id[4]      ; C4    ; 8        ; 6            ; 10           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; block_id[5]      ; B8    ; 7        ; 19           ; 25           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; block_id[6]      ; C9    ; 7        ; 19           ; 25           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; block_id[7]      ; F4    ; 1A       ; 10           ; 22           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; clock            ; M8    ; 2        ; 0            ; 6            ; 14           ; 201                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; core_state[0]    ; C14   ; 7        ; 27           ; 25           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; core_state[1]    ; K15   ; 6        ; 31           ; 21           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; core_state[2]    ; E12   ; 7        ; 24           ; 25           ; 28           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; current_pc[0]    ; D7    ; 8        ; 13           ; 25           ; 28           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; current_pc[1]    ; A6    ; 8        ; 15           ; 25           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; current_pc[2]    ; E3    ; 1A       ; 10           ; 22           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; current_pc[3]    ; J8    ; 1A       ; 10           ; 21           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; current_pc[4]    ; J9    ; 1A       ; 10           ; 21           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; current_pc[5]    ; D9    ; 8        ; 15           ; 25           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; current_pc[6]    ; G4    ; 1A       ; 10           ; 21           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; current_pc[7]    ; F3    ; 1A       ; 10           ; 21           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; enable           ; L14   ; 6        ; 31           ; 17           ; 21           ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; immediate[0]     ; K5    ; 1A       ; 10           ; 19           ; 14           ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; immediate[1]     ; K4    ; 1A       ; 10           ; 19           ; 0            ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; immediate[2]     ; D2    ; 1B       ; 10           ; 18           ; 7            ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; immediate[3]     ; H3    ; 1A       ; 10           ; 20           ; 21           ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; immediate[4]     ; K9    ; 1B       ; 10           ; 18           ; 21           ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; immediate[5]     ; K8    ; 1B       ; 10           ; 18           ; 14           ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; immediate[6]     ; J4    ; 1A       ; 10           ; 20           ; 14           ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; immediate[7]     ; F5    ; 1A       ; 10           ; 22           ; 14           ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; mem_read_data[0] ; E16   ; 7        ; 29           ; 25           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; mem_read_data[1] ; B10   ; 7        ; 19           ; 25           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; mem_read_data[2] ; M20   ; 6        ; 31           ; 14           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; mem_read_data[3] ; C8    ; 8        ; 17           ; 25           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; mem_read_data[4] ; C7    ; 8        ; 17           ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; mem_read_data[5] ; A7    ; 7        ; 22           ; 25           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; mem_read_data[6] ; E11   ; 8        ; 19           ; 25           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; mem_read_data[7] ; H12   ; 7        ; 22           ; 25           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; mem_read_en      ; D17   ; 7        ; 29           ; 25           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; mem_read_ready   ; E13   ; 7        ; 24           ; 25           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; mem_write_en     ; E15   ; 7        ; 29           ; 25           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; mem_write_ready  ; B15   ; 7        ; 27           ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; nzp_instr[0]     ; C13   ; 7        ; 27           ; 25           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; nzp_instr[1]     ; E19   ; 6        ; 31           ; 20           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; nzp_instr[2]     ; V13   ; 4        ; 19           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; nzp_write_enable ; A8    ; 7        ; 22           ; 25           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; pc_out_mux       ; D18   ; 6        ; 31           ; 22           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; rd_address[0]    ; F18   ; 6        ; 31           ; 20           ; 14           ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; rd_address[1]    ; H11   ; 8        ; 17           ; 25           ; 28           ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; rd_address[2]    ; E4    ; 1A       ; 10           ; 22           ; 0            ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; rd_address[3]    ; J10   ; 8        ; 17           ; 25           ; 21           ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; reg_input_mux[0] ; G3    ; 1A       ; 10           ; 20           ; 7            ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; reg_input_mux[1] ; E1    ; 1B       ; 10           ; 15           ; 0            ; 122                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; reg_write_enable ; J11   ; 7        ; 22           ; 25           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; reset            ; B7    ; 8        ; 15           ; 25           ; 0            ; 214                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; rs_address[0]    ; L9    ; 1B       ; 10           ; 15           ; 21           ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; rs_address[1]    ; D1    ; 1B       ; 10           ; 17           ; 7            ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; rs_address[2]    ; F2    ; 1B       ; 10           ; 15           ; 7            ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; rs_address[3]    ; K2    ; 1B       ; 10           ; 16           ; 0            ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; rt_address[0]    ; H4    ; 1A       ; 10           ; 20           ; 0            ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; rt_address[1]    ; D3    ; 1B       ; 10           ; 18           ; 0            ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; rt_address[2]    ; J3    ; 1A       ; 10           ; 19           ; 7            ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; rt_address[3]    ; K6    ; 1A       ; 10           ; 19           ; 21           ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                 ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; mem_read_address[0]  ; H14   ; 7        ; 29           ; 25           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_read_address[1]  ; G17   ; 6        ; 31           ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_read_address[2]  ; A15   ; 7        ; 27           ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_read_address[3]  ; D14   ; 7        ; 24           ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_read_address[4]  ; H17   ; 6        ; 31           ; 22           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_read_address[5]  ; B14   ; 7        ; 24           ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_read_address[6]  ; D19   ; 6        ; 31           ; 21           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_read_address[7]  ; K14   ; 6        ; 31           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_write_address[0] ; D13   ; 7        ; 22           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_write_address[1] ; L15   ; 6        ; 31           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_write_address[2] ; A14   ; 7        ; 24           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_write_address[3] ; J13   ; 7        ; 27           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_write_address[4] ; C21   ; 6        ; 31           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_write_address[5] ; C17   ; 7        ; 29           ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_write_address[6] ; E18   ; 6        ; 31           ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_write_address[7] ; C20   ; 6        ; 31           ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_write_data[0]    ; L19   ; 6        ; 31           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_write_data[1]    ; C22   ; 6        ; 31           ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_write_data[2]    ; D22   ; 6        ; 31           ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_write_data[3]    ; M18   ; 6        ; 31           ; 19           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_write_data[4]    ; L18   ; 6        ; 31           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_write_data[5]    ; L20   ; 6        ; 31           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_write_data[6]    ; N20   ; 6        ; 31           ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_write_data[7]    ; L2    ; 1B       ; 10           ; 16           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; new_pc[0]            ; A4    ; 8        ; 13           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; new_pc[1]            ; D8    ; 8        ; 15           ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; new_pc[2]            ; D10   ; 8        ; 13           ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; new_pc[3]            ; A2    ; 8        ; 11           ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; new_pc[4]            ; C6    ; 8        ; 13           ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; new_pc[5]            ; C1    ; 1B       ; 10           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; new_pc[6]            ; B3    ; 8        ; 11           ; 25           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; new_pc[7]            ; E9    ; 8        ; 13           ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; K9       ; DIFFIO_RX_L9p, DIFFOUT_L9p, JTAGEN, Low_Speed      ; Use as regular IO              ; immediate[4]        ; Dual Purpose Pin ;
; H2       ; DIFFIO_RX_L11n, DIFFOUT_L11n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L11p, DIFFOUT_L11p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L12n, DIFFOUT_L12n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L12p, DIFFOUT_L12p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; D9       ; DIFFIO_RX_T16n, DIFFOUT_T16n, DEV_CLRn, Low_Speed  ; Use as regular IO              ; current_pc[5]       ; Dual Purpose Pin ;
; D10      ; DIFFIO_RX_T18p, DIFFOUT_T18p, DEV_OE, Low_Speed    ; Use as regular IO              ; new_pc[2]           ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T24p, DIFFOUT_T24p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T24n, DIFFOUT_T24n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1A       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ;
; 1B       ; 16 / 20 ( 80 % )  ; 2.5V          ; --           ;
; 2        ; 1 / 24 ( 4 % )    ; 2.5V          ; --           ;
; 3        ; 0 / 36 ( 0 % )    ; 2.5V          ; --           ;
; 4        ; 1 / 24 ( 4 % )    ; 2.5V          ; --           ;
; 5        ; 0 / 28 ( 0 % )    ; 2.5V          ; --           ;
; 6        ; 22 / 42 ( 52 % )  ; 2.5V          ; --           ;
; 7        ; 24 / 24 ( 100 % ) ; 2.5V          ; --           ;
; 8        ; 24 / 36 ( 67 % )  ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 233        ; 8        ; new_pc[3]                                      ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A3       ; 235        ; 8        ; block_id[0]                                    ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A4       ; 227        ; 8        ; new_pc[0]                                      ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 225        ; 8        ; block_id[3]                                    ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 223        ; 8        ; current_pc[1]                                  ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 209        ; 7        ; mem_read_data[5]                               ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 211        ; 7        ; nzp_write_enable                               ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 213        ; 7        ; block_id[2]                                    ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A11      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A13      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A14      ; 201        ; 7        ; mem_write_address[2]                           ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 197        ; 7        ; mem_read_address[2]                            ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A21      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 80         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AA12     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AA13     ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 109        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB3      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB4      ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 83         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 87         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB11     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB12     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB13     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB14     ; 103        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 113        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB20     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 247        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 236        ; 8        ; new_pc[6]                                      ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B4       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 221        ; 8        ; reset                                          ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 215        ; 7        ; block_id[5]                                    ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 212        ; 7        ; mem_read_data[1]                               ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 203        ; 7        ; mem_read_address[5]                            ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 199        ; 7        ; mem_write_ready                                ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B17      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C1       ; 21         ; 1B       ; new_pc[5]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; C2       ; 251        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 249        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 239        ; 8        ; block_id[4]                                    ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 229        ; 8        ; new_pc[4]                                      ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ; 219        ; 8        ; mem_read_data[4]                               ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 217        ; 8        ; mem_read_data[3]                               ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 214        ; 7        ; block_id[6]                                    ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C11      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C13      ; 202        ; 7        ; nzp_instr[0]                                   ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 200        ; 7        ; core_state[0]                                  ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C16      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C17      ; 195        ; 7        ; mem_write_address[5]                           ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C20      ; 185        ; 6        ; mem_write_address[7]                           ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; C21      ; 175        ; 6        ; mem_write_address[4]                           ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; C22      ; 171        ; 6        ; mem_write_data[1]                              ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; D1       ; 23         ; 1B       ; rs_address[1]                                  ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; D2       ; 19         ; 1B       ; immediate[2]                                   ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; D3       ; 17         ; 1B       ; rt_address[1]                                  ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 243        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 248        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 231        ; 8        ; current_pc[0]                                  ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ; 224        ; 8        ; new_pc[1]                                      ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 226        ; 8        ; current_pc[5]                                  ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 228        ; 8        ; new_pc[2]                                      ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; D13      ; 207        ; 7        ; mem_write_address[0]                           ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 204        ; 7        ; mem_read_address[3]                            ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 193        ; 7        ; mem_read_en                                    ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ; 189        ; 6        ; pc_out_mux                                     ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; D19      ; 187        ; 6        ; mem_read_address[6]                            ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 169        ; 6        ; mem_write_data[2]                              ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 29         ; 1B       ; reg_input_mux[1]                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; current_pc[2]                                  ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; E4       ; 1          ; 1A       ; rd_address[2]                                  ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; E5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 250        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 240        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 230        ; 8        ; new_pc[7]                                      ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 218        ; 8        ; block_id[1]                                    ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 216        ; 8        ; mem_read_data[6]                               ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 205        ; 7        ; core_state[2]                                  ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 206        ; 7        ; mem_read_ready                                 ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E15      ; 194        ; 7        ; mem_write_en                                   ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ; 192        ; 7        ; mem_read_data[0]                               ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E17      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E18      ; 191        ; 6        ; mem_write_address[6]                           ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; E19      ; 180        ; 6        ; nzp_instr[1]                                   ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; E20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E21      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 31         ; 1B       ; rs_address[2]                                  ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ; 7          ; 1A       ; current_pc[7]                                  ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ; 2          ; 1A       ; block_id[7]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F5       ; 0          ; 1A       ; immediate[7]                                   ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 246        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F16      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F18      ; 182        ; 6        ; rd_address[0]                                  ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F20      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 168        ; 6        ; alu_select[0]                                  ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F22      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 22         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; reg_input_mux[0]                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; G4       ; 5          ; 1A       ; current_pc[6]                                  ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 244        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 190        ; 6        ; mem_read_address[1]                            ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 158        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 156        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 157        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 32         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 20         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; immediate[3]                                   ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; H4       ; 9          ; 1A       ; rt_address[0]                                  ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 234        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 232        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 222        ; 8        ; rd_address[1]                                  ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 208        ; 7        ; mem_read_data[7]                               ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H14      ; 196        ; 7        ; mem_read_address[0]                            ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 188        ; 6        ; mem_read_address[4]                            ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; H18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H21      ; 151        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 149        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 34         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; rt_address[2]                                  ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 8          ; 1A       ; immediate[6]                                   ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; current_pc[3]                                  ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J9       ; 6          ; 1A       ; current_pc[4]                                  ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J10      ; 220        ; 8        ; rd_address[3]                                  ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; J11      ; 210        ; 7        ; reg_write_enable                               ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; J12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J13      ; 198        ; 7        ; mem_write_address[3]                           ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; J14      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J21      ; 155        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 153        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; K2       ; 25         ; 1B       ; rs_address[3]                                  ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; immediate[1]                                   ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ; 12         ; 1A       ; immediate[0]                                   ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K6       ; 14         ; 1A       ; rt_address[3]                                  ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 16         ; 1B       ; immediate[5]                                   ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K9       ; 18         ; 1B       ; immediate[4]                                   ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 184        ; 6        ; mem_read_address[7]                            ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K15      ; 186        ; 6        ; core_state[1]                                  ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; K21      ; 154        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 152        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L2       ; 27         ; 1B       ; mem_write_data[7]                              ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 24         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 28         ; 1B       ; alu_select[1]                                  ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L9       ; 30         ; 1B       ; rs_address[0]                                  ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 172        ; 6        ; enable                                         ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L15      ; 174        ; 6        ; mem_write_address[1]                           ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 178        ; 6        ; mem_write_data[4]                              ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L19      ; 177        ; 6        ; mem_write_data[0]                              ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L20      ; 179        ; 6        ; mem_write_data[5]                              ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; M5       ; 26         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 40         ; 2        ; clock                                          ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M9       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 162        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 176        ; 6        ; mem_write_data[3]                              ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 165        ; 6        ; mem_read_data[2]                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M21      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 147        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 148        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 150        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 166        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 167        ; 6        ; mem_write_data[6]                              ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N21      ; 145        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 139        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; P10      ; 78         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; P13      ; 102        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 135        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; R10      ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; R13      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 131        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 130        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 125        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U17      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U21      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V8       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V9       ; 84         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 86         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V13      ; 96         ; 4        ; nzp_instr[2]                                   ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V16      ; 114        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 118        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V21      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V22      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W1       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W2       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W3       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W12      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 110        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W17      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y1       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 104        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y21      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y22      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+----------------------+-------------------------------+
; Pin Name             ; Reason                        ;
+----------------------+-------------------------------+
; mem_read_address[0]  ; Incomplete set of assignments ;
; mem_read_address[1]  ; Incomplete set of assignments ;
; mem_read_address[2]  ; Incomplete set of assignments ;
; mem_read_address[3]  ; Incomplete set of assignments ;
; mem_read_address[4]  ; Incomplete set of assignments ;
; mem_read_address[5]  ; Incomplete set of assignments ;
; mem_read_address[6]  ; Incomplete set of assignments ;
; mem_read_address[7]  ; Incomplete set of assignments ;
; mem_write_address[0] ; Incomplete set of assignments ;
; mem_write_address[1] ; Incomplete set of assignments ;
; mem_write_address[2] ; Incomplete set of assignments ;
; mem_write_address[3] ; Incomplete set of assignments ;
; mem_write_address[4] ; Incomplete set of assignments ;
; mem_write_address[5] ; Incomplete set of assignments ;
; mem_write_address[6] ; Incomplete set of assignments ;
; mem_write_address[7] ; Incomplete set of assignments ;
; mem_write_data[0]    ; Incomplete set of assignments ;
; mem_write_data[1]    ; Incomplete set of assignments ;
; mem_write_data[2]    ; Incomplete set of assignments ;
; mem_write_data[3]    ; Incomplete set of assignments ;
; mem_write_data[4]    ; Incomplete set of assignments ;
; mem_write_data[5]    ; Incomplete set of assignments ;
; mem_write_data[6]    ; Incomplete set of assignments ;
; mem_write_data[7]    ; Incomplete set of assignments ;
; new_pc[0]            ; Incomplete set of assignments ;
; new_pc[1]            ; Incomplete set of assignments ;
; new_pc[2]            ; Incomplete set of assignments ;
; new_pc[3]            ; Incomplete set of assignments ;
; new_pc[4]            ; Incomplete set of assignments ;
; new_pc[5]            ; Incomplete set of assignments ;
; new_pc[6]            ; Incomplete set of assignments ;
; new_pc[7]            ; Incomplete set of assignments ;
; reset                ; Incomplete set of assignments ;
; clock                ; Incomplete set of assignments ;
; enable               ; Incomplete set of assignments ;
; mem_read_en          ; Incomplete set of assignments ;
; mem_write_en         ; Incomplete set of assignments ;
; immediate[0]         ; Incomplete set of assignments ;
; nzp_instr[0]         ; Incomplete set of assignments ;
; nzp_instr[1]         ; Incomplete set of assignments ;
; pc_out_mux           ; Incomplete set of assignments ;
; nzp_instr[2]         ; Incomplete set of assignments ;
; current_pc[0]        ; Incomplete set of assignments ;
; core_state[1]        ; Incomplete set of assignments ;
; core_state[0]        ; Incomplete set of assignments ;
; core_state[2]        ; Incomplete set of assignments ;
; immediate[1]         ; Incomplete set of assignments ;
; current_pc[1]        ; Incomplete set of assignments ;
; immediate[2]         ; Incomplete set of assignments ;
; current_pc[2]        ; Incomplete set of assignments ;
; immediate[3]         ; Incomplete set of assignments ;
; current_pc[3]        ; Incomplete set of assignments ;
; immediate[4]         ; Incomplete set of assignments ;
; current_pc[4]        ; Incomplete set of assignments ;
; immediate[5]         ; Incomplete set of assignments ;
; current_pc[5]        ; Incomplete set of assignments ;
; immediate[6]         ; Incomplete set of assignments ;
; current_pc[6]        ; Incomplete set of assignments ;
; immediate[7]         ; Incomplete set of assignments ;
; current_pc[7]        ; Incomplete set of assignments ;
; rs_address[1]        ; Incomplete set of assignments ;
; rs_address[0]        ; Incomplete set of assignments ;
; rs_address[3]        ; Incomplete set of assignments ;
; rs_address[2]        ; Incomplete set of assignments ;
; reg_write_enable     ; Incomplete set of assignments ;
; mem_write_ready      ; Incomplete set of assignments ;
; mem_read_ready       ; Incomplete set of assignments ;
; rt_address[1]        ; Incomplete set of assignments ;
; rt_address[0]        ; Incomplete set of assignments ;
; rt_address[3]        ; Incomplete set of assignments ;
; rt_address[2]        ; Incomplete set of assignments ;
; nzp_write_enable     ; Incomplete set of assignments ;
; reg_input_mux[0]     ; Incomplete set of assignments ;
; reg_input_mux[1]     ; Incomplete set of assignments ;
; rd_address[0]        ; Incomplete set of assignments ;
; rd_address[1]        ; Incomplete set of assignments ;
; rd_address[2]        ; Incomplete set of assignments ;
; rd_address[3]        ; Incomplete set of assignments ;
; block_id[0]          ; Incomplete set of assignments ;
; block_id[1]          ; Incomplete set of assignments ;
; block_id[2]          ; Incomplete set of assignments ;
; block_id[3]          ; Incomplete set of assignments ;
; block_id[4]          ; Incomplete set of assignments ;
; block_id[5]          ; Incomplete set of assignments ;
; block_id[6]          ; Incomplete set of assignments ;
; block_id[7]          ; Incomplete set of assignments ;
; mem_read_data[0]     ; Incomplete set of assignments ;
; alu_select[0]        ; Incomplete set of assignments ;
; alu_select[1]        ; Incomplete set of assignments ;
; mem_read_data[1]     ; Incomplete set of assignments ;
; mem_read_data[2]     ; Incomplete set of assignments ;
; mem_read_data[3]     ; Incomplete set of assignments ;
; mem_read_data[4]     ; Incomplete set of assignments ;
; mem_read_data[5]     ; Incomplete set of assignments ;
; mem_read_data[6]     ; Incomplete set of assignments ;
; mem_read_data[7]     ; Incomplete set of assignments ;
; mem_read_address[0]  ; Missing location assignment   ;
; mem_read_address[1]  ; Missing location assignment   ;
; mem_read_address[2]  ; Missing location assignment   ;
; mem_read_address[3]  ; Missing location assignment   ;
; mem_read_address[4]  ; Missing location assignment   ;
; mem_read_address[5]  ; Missing location assignment   ;
; mem_read_address[6]  ; Missing location assignment   ;
; mem_read_address[7]  ; Missing location assignment   ;
; mem_write_address[0] ; Missing location assignment   ;
; mem_write_address[1] ; Missing location assignment   ;
; mem_write_address[2] ; Missing location assignment   ;
; mem_write_address[3] ; Missing location assignment   ;
; mem_write_address[4] ; Missing location assignment   ;
; mem_write_address[5] ; Missing location assignment   ;
; mem_write_address[6] ; Missing location assignment   ;
; mem_write_address[7] ; Missing location assignment   ;
; mem_write_data[0]    ; Missing location assignment   ;
; mem_write_data[1]    ; Missing location assignment   ;
; mem_write_data[2]    ; Missing location assignment   ;
; mem_write_data[3]    ; Missing location assignment   ;
; mem_write_data[4]    ; Missing location assignment   ;
; mem_write_data[5]    ; Missing location assignment   ;
; mem_write_data[6]    ; Missing location assignment   ;
; mem_write_data[7]    ; Missing location assignment   ;
; new_pc[0]            ; Missing location assignment   ;
; new_pc[1]            ; Missing location assignment   ;
; new_pc[2]            ; Missing location assignment   ;
; new_pc[3]            ; Missing location assignment   ;
; new_pc[4]            ; Missing location assignment   ;
; new_pc[5]            ; Missing location assignment   ;
; new_pc[6]            ; Missing location assignment   ;
; new_pc[7]            ; Missing location assignment   ;
; reset                ; Missing location assignment   ;
; clock                ; Missing location assignment   ;
; enable               ; Missing location assignment   ;
; mem_read_en          ; Missing location assignment   ;
; mem_write_en         ; Missing location assignment   ;
; immediate[0]         ; Missing location assignment   ;
; nzp_instr[0]         ; Missing location assignment   ;
; nzp_instr[1]         ; Missing location assignment   ;
; pc_out_mux           ; Missing location assignment   ;
; nzp_instr[2]         ; Missing location assignment   ;
; current_pc[0]        ; Missing location assignment   ;
; core_state[1]        ; Missing location assignment   ;
; core_state[0]        ; Missing location assignment   ;
; core_state[2]        ; Missing location assignment   ;
; immediate[1]         ; Missing location assignment   ;
; current_pc[1]        ; Missing location assignment   ;
; immediate[2]         ; Missing location assignment   ;
; current_pc[2]        ; Missing location assignment   ;
; immediate[3]         ; Missing location assignment   ;
; current_pc[3]        ; Missing location assignment   ;
; immediate[4]         ; Missing location assignment   ;
; current_pc[4]        ; Missing location assignment   ;
; immediate[5]         ; Missing location assignment   ;
; current_pc[5]        ; Missing location assignment   ;
; immediate[6]         ; Missing location assignment   ;
; current_pc[6]        ; Missing location assignment   ;
; immediate[7]         ; Missing location assignment   ;
; current_pc[7]        ; Missing location assignment   ;
; rs_address[1]        ; Missing location assignment   ;
; rs_address[0]        ; Missing location assignment   ;
; rs_address[3]        ; Missing location assignment   ;
; rs_address[2]        ; Missing location assignment   ;
; reg_write_enable     ; Missing location assignment   ;
; mem_write_ready      ; Missing location assignment   ;
; mem_read_ready       ; Missing location assignment   ;
; rt_address[1]        ; Missing location assignment   ;
; rt_address[0]        ; Missing location assignment   ;
; rt_address[3]        ; Missing location assignment   ;
; rt_address[2]        ; Missing location assignment   ;
; nzp_write_enable     ; Missing location assignment   ;
; reg_input_mux[0]     ; Missing location assignment   ;
; reg_input_mux[1]     ; Missing location assignment   ;
; rd_address[0]        ; Missing location assignment   ;
; rd_address[1]        ; Missing location assignment   ;
; rd_address[2]        ; Missing location assignment   ;
; rd_address[3]        ; Missing location assignment   ;
; block_id[0]          ; Missing location assignment   ;
; block_id[1]          ; Missing location assignment   ;
; block_id[2]          ; Missing location assignment   ;
; block_id[3]          ; Missing location assignment   ;
; block_id[4]          ; Missing location assignment   ;
; block_id[5]          ; Missing location assignment   ;
; block_id[6]          ; Missing location assignment   ;
; block_id[7]          ; Missing location assignment   ;
; mem_read_data[0]     ; Missing location assignment   ;
; alu_select[0]        ; Missing location assignment   ;
; alu_select[1]        ; Missing location assignment   ;
; mem_read_data[1]     ; Missing location assignment   ;
; mem_read_data[2]     ; Missing location assignment   ;
; mem_read_data[3]     ; Missing location assignment   ;
; mem_read_data[4]     ; Missing location assignment   ;
; mem_read_data[5]     ; Missing location assignment   ;
; mem_read_data[6]     ; Missing location assignment   ;
; mem_read_data[7]     ; Missing location assignment   ;
+----------------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                          ; Entity Name         ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |thread_struct                            ; 550 (1)     ; 200 (0)                   ; 0 (0)         ; 0           ; 0    ; 1          ; 1            ; 1       ; 0         ; 96   ; 0            ; 350 (1)      ; 120 (0)           ; 80 (0)           ; 0          ; |thread_struct                                                                                                               ; thread_struct       ; work         ;
;    |alu:alu_block|                        ; 130 (57)    ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 110 (45)     ; 0 (0)             ; 20 (12)          ; 0          ; |thread_struct|alu:alu_block                                                                                                 ; alu                 ; work         ;
;       |lpm_divide:Div0|                   ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 8 (0)            ; 0          ; |thread_struct|alu:alu_block|lpm_divide:Div0                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_dsl:auto_generated|  ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 8 (0)            ; 0          ; |thread_struct|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated                                                   ; lpm_divide_dsl      ; work         ;
;             |sign_div_unsign_fkh:divider| ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 8 (0)            ; 0          ; |thread_struct|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider                       ; sign_div_unsign_fkh ; work         ;
;                |alt_u_div_8fe:divider|    ; 73 (73)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 8 (8)            ; 0          ; |thread_struct|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_8fe:divider ; alt_u_div_8fe       ; work         ;
;       |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |thread_struct|alu:alu_block|lpm_mult:Mult0                                                                                  ; lpm_mult            ; work         ;
;          |mult_0ls:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |thread_struct|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated                                                          ; mult_0ls            ; work         ;
;    |lsu:lsu_block|                        ; 45 (45)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 8 (8)             ; 26 (26)          ; 0          ; |thread_struct|lsu:lsu_block                                                                                                 ; lsu                 ; work         ;
;    |pc_nzp:pc_nzp_block|                  ; 22 (16)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (5)       ; 0 (0)             ; 11 (11)          ; 0          ; |thread_struct|pc_nzp:pc_nzp_block                                                                                           ; pc_nzp              ; work         ;
;       |addernbit:pc_incrementer|          ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |thread_struct|pc_nzp:pc_nzp_block|addernbit:pc_incrementer                                                                  ; addernbit           ; work         ;
;          |fulladder:\additions:2:adders|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |thread_struct|pc_nzp:pc_nzp_block|addernbit:pc_incrementer|fulladder:\additions:2:adders                                    ; fulladder           ; work         ;
;          |fulladder:\additions:3:adders|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |thread_struct|pc_nzp:pc_nzp_block|addernbit:pc_incrementer|fulladder:\additions:3:adders                                    ; fulladder           ; work         ;
;          |fulladder:\additions:4:adders|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |thread_struct|pc_nzp:pc_nzp_block|addernbit:pc_incrementer|fulladder:\additions:4:adders                                    ; fulladder           ; work         ;
;          |fulladder:\additions:5:adders|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |thread_struct|pc_nzp:pc_nzp_block|addernbit:pc_incrementer|fulladder:\additions:5:adders                                    ; fulladder           ; work         ;
;          |fulladder:\additions:6:adders|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |thread_struct|pc_nzp:pc_nzp_block|addernbit:pc_incrementer|fulladder:\additions:6:adders                                    ; fulladder           ; work         ;
;    |rf:rf_block|                          ; 361 (361)   ; 144 (144)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 217 (217)    ; 112 (112)         ; 32 (32)          ; 0          ; |thread_struct|rf:rf_block                                                                                                   ; rf                  ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                  ;
+----------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                 ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------------+----------+---------------+---------------+-----------------------+-----+------+
; mem_read_address[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_read_address[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_read_address[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_read_address[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_read_address[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_read_address[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_read_address[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_read_address[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_write_address[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_write_address[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_write_address[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_write_address[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_write_address[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_write_address[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_write_address[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_write_address[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_write_data[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_write_data[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_write_data[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_write_data[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_write_data[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_write_data[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_write_data[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_write_data[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; new_pc[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; new_pc[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; new_pc[2]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; new_pc[3]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; new_pc[4]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; new_pc[5]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; new_pc[6]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; new_pc[7]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reset                ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; clock                ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; enable               ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; mem_read_en          ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; mem_write_en         ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; immediate[0]         ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; nzp_instr[0]         ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; nzp_instr[1]         ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; pc_out_mux           ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; nzp_instr[2]         ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; current_pc[0]        ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; core_state[1]        ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; core_state[0]        ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; core_state[2]        ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; immediate[1]         ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; current_pc[1]        ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; immediate[2]         ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; current_pc[2]        ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; immediate[3]         ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; current_pc[3]        ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; immediate[4]         ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; current_pc[4]        ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; immediate[5]         ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; current_pc[5]        ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; immediate[6]         ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; current_pc[6]        ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; immediate[7]         ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; current_pc[7]        ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; rs_address[1]        ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; rs_address[0]        ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; rs_address[3]        ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; rs_address[2]        ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; reg_write_enable     ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; mem_write_ready      ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; mem_read_ready       ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; rt_address[1]        ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; rt_address[0]        ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; rt_address[3]        ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; rt_address[2]        ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; nzp_write_enable     ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; reg_input_mux[0]     ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; reg_input_mux[1]     ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; rd_address[0]        ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; rd_address[1]        ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; rd_address[2]        ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; rd_address[3]        ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; block_id[0]          ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; block_id[1]          ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; block_id[2]          ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; block_id[3]          ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; block_id[4]          ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; block_id[5]          ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; block_id[6]          ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; block_id[7]          ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; mem_read_data[0]     ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; alu_select[0]        ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; alu_select[1]        ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; mem_read_data[1]     ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; mem_read_data[2]     ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; mem_read_data[3]     ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; mem_read_data[4]     ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; mem_read_data[5]     ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; mem_read_data[6]     ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; mem_read_data[7]     ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
+----------------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                         ;
+------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                      ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------+-------------------+---------+
; reset                                                                                    ;                   ;         ;
;      - pc_nzp:pc_nzp_block|new_pc[0]                                                     ; 0                 ; 6       ;
;      - pc_nzp:pc_nzp_block|new_pc[1]                                                     ; 0                 ; 6       ;
;      - pc_nzp:pc_nzp_block|new_pc[2]                                                     ; 0                 ; 6       ;
;      - pc_nzp:pc_nzp_block|new_pc[3]                                                     ; 0                 ; 6       ;
;      - pc_nzp:pc_nzp_block|new_pc[4]                                                     ; 0                 ; 6       ;
;      - pc_nzp:pc_nzp_block|new_pc[5]                                                     ; 0                 ; 6       ;
;      - pc_nzp:pc_nzp_block|new_pc[6]                                                     ; 0                 ; 6       ;
;      - pc_nzp:pc_nzp_block|new_pc[7]                                                     ; 0                 ; 6       ;
;      - rf:rf_block|registers[0][0]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[1][0]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[2][0]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[3][0]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[4][0]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[5][0]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[6][0]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[7][0]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[8][0]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[9][0]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[10][0]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[11][0]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[12][0]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[13][0]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[14][0]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[15][0]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[0][1]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[1][1]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[2][1]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[3][1]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[4][1]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[5][1]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[6][1]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[7][1]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[8][1]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[9][1]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[10][1]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[11][1]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[12][1]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[13][1]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[14][1]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[15][1]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[0][2]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[1][2]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[2][2]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[3][2]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[4][2]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[5][2]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[6][2]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[7][2]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[8][2]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[9][2]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[10][2]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[11][2]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[12][2]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[13][2]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[14][2]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[15][2]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[0][3]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[1][3]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[2][3]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[3][3]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[4][3]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[5][3]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[6][3]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[7][3]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[8][3]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[9][3]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[10][3]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[11][3]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[12][3]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[13][3]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[14][3]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[15][3]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[0][4]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[1][4]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[2][4]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[3][4]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[4][4]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[5][4]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[6][4]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[7][4]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[8][4]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[9][4]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[10][4]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[11][4]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[12][4]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[13][4]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[14][4]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[15][4]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[0][5]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[1][5]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[2][5]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[3][5]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[4][5]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[5][5]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[6][5]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[7][5]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[8][5]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[9][5]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[10][5]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[11][5]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[12][5]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[13][5]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[14][5]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[15][5]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[0][6]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[1][6]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[2][6]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[3][6]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[4][6]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[5][6]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[6][6]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[7][6]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[8][6]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[9][6]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[10][6]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[11][6]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[12][6]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[13][6]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[14][6]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[15][6]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[0][7]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[1][7]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[2][7]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[3][7]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[4][7]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[5][7]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[6][7]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[7][7]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[8][7]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[9][7]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[10][7]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[11][7]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[12][7]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[13][7]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[14][7]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[15][7]                                                      ; 0                 ; 6       ;
;      - alu:alu_block|alu_nzp[0]                                                          ; 0                 ; 6       ;
;      - alu:alu_block|alu_nzp[1]                                                          ; 0                 ; 6       ;
;      - alu:alu_block|alu_nzp[2]                                                          ; 0                 ; 6       ;
;      - alu:alu_block|alu_out[0]                                                          ; 0                 ; 6       ;
;      - alu:alu_block|alu_out[1]                                                          ; 0                 ; 6       ;
;      - alu:alu_block|alu_out[2]                                                          ; 0                 ; 6       ;
;      - alu:alu_block|alu_out[3]                                                          ; 0                 ; 6       ;
;      - alu:alu_block|alu_out[4]                                                          ; 0                 ; 6       ;
;      - alu:alu_block|alu_out[5]                                                          ; 0                 ; 6       ;
;      - alu:alu_block|alu_out[6]                                                          ; 0                 ; 6       ;
;      - alu:alu_block|alu_out[7]                                                          ; 0                 ; 6       ;
;      - lsu:lsu_block|mem_read_addr~0                                                     ; 0                 ; 6       ;
;      - lsu:lsu_block|mem_read_addr[0]~1                                                  ; 0                 ; 6       ;
;      - lsu:lsu_block|mem_read_addr~2                                                     ; 0                 ; 6       ;
;      - lsu:lsu_block|mem_read_addr~3                                                     ; 0                 ; 6       ;
;      - lsu:lsu_block|mem_read_addr~4                                                     ; 0                 ; 6       ;
;      - lsu:lsu_block|mem_read_addr~5                                                     ; 0                 ; 6       ;
;      - lsu:lsu_block|mem_read_addr~6                                                     ; 0                 ; 6       ;
;      - lsu:lsu_block|mem_read_addr~7                                                     ; 0                 ; 6       ;
;      - lsu:lsu_block|mem_read_addr~8                                                     ; 0                 ; 6       ;
;      - lsu:lsu_block|mem_write_addr[0]~0                                                 ; 0                 ; 6       ;
;      - lsu:lsu_block|mem_write_data~0                                                    ; 0                 ; 6       ;
;      - lsu:lsu_block|mem_write_data~1                                                    ; 0                 ; 6       ;
;      - lsu:lsu_block|mem_write_data~2                                                    ; 0                 ; 6       ;
;      - lsu:lsu_block|mem_write_data~3                                                    ; 0                 ; 6       ;
;      - lsu:lsu_block|mem_write_data~4                                                    ; 0                 ; 6       ;
;      - lsu:lsu_block|mem_write_data~5                                                    ; 0                 ; 6       ;
;      - lsu:lsu_block|mem_write_data~6                                                    ; 0                 ; 6       ;
;      - lsu:lsu_block|mem_write_data~7                                                    ; 0                 ; 6       ;
;      - pc_nzp:pc_nzp_block|new_pc[7]~4                                                   ; 0                 ; 6       ;
;      - rf:rf_block|rs_data[7]~11                                                         ; 0                 ; 6       ;
;      - lsu:lsu_block|lsu_state[0]~3                                                      ; 0                 ; 6       ;
;      - lsu:lsu_block|lsu_state[1]~4                                                      ; 0                 ; 6       ;
;      - pc_nzp:pc_nzp_block|nzp~0                                                         ; 0                 ; 6       ;
;      - pc_nzp:pc_nzp_block|nzp[2]~1                                                      ; 0                 ; 6       ;
;      - pc_nzp:pc_nzp_block|nzp~2                                                         ; 0                 ; 6       ;
;      - pc_nzp:pc_nzp_block|nzp~3                                                         ; 0                 ; 6       ;
;      - rf:rf_block|registers[10][5]~4                                                    ; 0                 ; 6       ;
;      - rf:rf_block|registers[9][5]~5                                                     ; 0                 ; 6       ;
;      - rf:rf_block|registers[8][5]~6                                                     ; 0                 ; 6       ;
;      - rf:rf_block|registers[11][2]~7                                                    ; 0                 ; 6       ;
;      - rf:rf_block|registers[5][7]~8                                                     ; 0                 ; 6       ;
;      - rf:rf_block|registers[6][3]~9                                                     ; 0                 ; 6       ;
;      - rf:rf_block|registers[4][4]~10                                                    ; 0                 ; 6       ;
;      - rf:rf_block|registers[7][1]~11                                                    ; 0                 ; 6       ;
;      - rf:rf_block|registers[2][4]~12                                                    ; 0                 ; 6       ;
;      - rf:rf_block|registers[1][5]~13                                                    ; 0                 ; 6       ;
;      - rf:rf_block|registers[0][2]~14                                                    ; 0                 ; 6       ;
;      - rf:rf_block|registers[3][4]~15                                                    ; 0                 ; 6       ;
;      - rf:rf_block|registers[13][4]~20                                                   ; 0                 ; 6       ;
;      - rf:rf_block|registers[14][6]~21                                                   ; 0                 ; 6       ;
;      - rf:rf_block|registers[12][6]~22                                                   ; 0                 ; 6       ;
;      - rf:rf_block|registers[15][6]~23                                                   ; 0                 ; 6       ;
;      - lsu:lsu_block|lsu_out~0                                                           ; 0                 ; 6       ;
;      - lsu:lsu_block|lsu_out[2]~2                                                        ; 0                 ; 6       ;
;      - lsu:lsu_block|lsu_out~3                                                           ; 0                 ; 6       ;
;      - lsu:lsu_block|lsu_out~4                                                           ; 0                 ; 6       ;
;      - lsu:lsu_block|lsu_out~5                                                           ; 0                 ; 6       ;
;      - lsu:lsu_block|lsu_out~6                                                           ; 0                 ; 6       ;
;      - lsu:lsu_block|lsu_out~7                                                           ; 0                 ; 6       ;
;      - lsu:lsu_block|lsu_out~8                                                           ; 0                 ; 6       ;
;      - lsu:lsu_block|lsu_out~9                                                           ; 0                 ; 6       ;
;      - rf:rf_block|rt_data[0]~SCLR_LUT                                                   ; 0                 ; 6       ;
;      - rf:rf_block|rt_data[1]~SCLR_LUT                                                   ; 0                 ; 6       ;
;      - rf:rf_block|rt_data[2]~SCLR_LUT                                                   ; 0                 ; 6       ;
;      - rf:rf_block|rt_data[3]~SCLR_LUT                                                   ; 0                 ; 6       ;
;      - rf:rf_block|rt_data[4]~SCLR_LUT                                                   ; 0                 ; 6       ;
;      - rf:rf_block|rt_data[5]~SCLR_LUT                                                   ; 0                 ; 6       ;
;      - rf:rf_block|rt_data[6]~SCLR_LUT                                                   ; 0                 ; 6       ;
;      - rf:rf_block|rt_data[7]~SCLR_LUT                                                   ; 0                 ; 6       ;
;      - rf:rf_block|rs_data[0]~SCLR_LUT                                                   ; 0                 ; 6       ;
;      - rf:rf_block|rs_data[1]~SCLR_LUT                                                   ; 0                 ; 6       ;
;      - rf:rf_block|rs_data[2]~SCLR_LUT                                                   ; 0                 ; 6       ;
;      - rf:rf_block|rs_data[3]~SCLR_LUT                                                   ; 0                 ; 6       ;
;      - rf:rf_block|rs_data[4]~SCLR_LUT                                                   ; 0                 ; 6       ;
;      - rf:rf_block|rs_data[5]~SCLR_LUT                                                   ; 0                 ; 6       ;
;      - rf:rf_block|rs_data[6]~SCLR_LUT                                                   ; 0                 ; 6       ;
;      - rf:rf_block|rs_data[7]~SCLR_LUT                                                   ; 0                 ; 6       ;
; clock                                                                                    ;                   ;         ;
; enable                                                                                   ;                   ;         ;
;      - lsu:lsu_block|mem_read_addr[0]~1                                                  ; 1                 ; 6       ;
;      - lsu:lsu_block|mem_write_addr[0]~0                                                 ; 1                 ; 6       ;
;      - pc_nzp:pc_nzp_block|new_pc[7]~3                                                   ; 1                 ; 6       ;
;      - rf:rf_block|rs_data[7]~11                                                         ; 1                 ; 6       ;
;      - lsu:lsu_block|lsu_state[0]~0                                                      ; 1                 ; 6       ;
;      - lsu:lsu_block|lsu_state[0]~1                                                      ; 1                 ; 6       ;
;      - lsu:lsu_block|lsu_state[0]~2                                                      ; 1                 ; 6       ;
;      - pc_nzp:pc_nzp_block|nzp[2]~1                                                      ; 1                 ; 6       ;
;      - rf:rf_block|registers[0][2]~2                                                     ; 1                 ; 6       ;
;      - rf:rf_block|registers[13][4]~20                                                   ; 1                 ; 6       ;
;      - lsu:lsu_block|lsu_out[2]~1                                                        ; 1                 ; 6       ;
; mem_read_en                                                                              ;                   ;         ;
;      - lsu:lsu_block|mem_read_addr[0]~1                                                  ; 1                 ; 6       ;
;      - lsu:lsu_block|lsu_state[0]~2                                                      ; 1                 ; 6       ;
;      - lsu:lsu_block|lsu_out[2]~1                                                        ; 1                 ; 6       ;
; mem_write_en                                                                             ;                   ;         ;
;      - lsu:lsu_block|mem_write_addr[0]~0                                                 ; 1                 ; 6       ;
;      - lsu:lsu_block|lsu_state[0]~2                                                      ; 1                 ; 6       ;
; immediate[0]                                                                             ;                   ;         ;
;      - rf:rf_block|registers[0][0]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[1][0]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[2][0]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[3][0]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[4][0]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[5][0]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[6][0]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[7][0]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[8][0]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[9][0]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[10][0]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[11][0]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[12][0]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[14][0]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[15][0]                                                      ; 0                 ; 6       ;
;      - pc_nzp:pc_nzp_block|new_pc~2                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers~19                                                          ; 0                 ; 6       ;
; nzp_instr[0]                                                                             ;                   ;         ;
;      - pc_nzp:pc_nzp_block|new_pc~0                                                      ; 0                 ; 6       ;
; nzp_instr[1]                                                                             ;                   ;         ;
;      - pc_nzp:pc_nzp_block|new_pc~0                                                      ; 0                 ; 6       ;
; pc_out_mux                                                                               ;                   ;         ;
;      - pc_nzp:pc_nzp_block|new_pc~1                                                      ; 1                 ; 6       ;
; nzp_instr[2]                                                                             ;                   ;         ;
;      - pc_nzp:pc_nzp_block|new_pc~1                                                      ; 0                 ; 6       ;
; current_pc[0]                                                                            ;                   ;         ;
;      - pc_nzp:pc_nzp_block|new_pc~2                                                      ; 0                 ; 6       ;
;      - pc_nzp:pc_nzp_block|new_pc~5                                                      ; 0                 ; 6       ;
;      - pc_nzp:pc_nzp_block|addernbit:pc_incrementer|fulladder:\additions:2:adders|s      ; 0                 ; 6       ;
;      - pc_nzp:pc_nzp_block|addernbit:pc_incrementer|fulladder:\additions:3:adders|s      ; 0                 ; 6       ;
;      - pc_nzp:pc_nzp_block|addernbit:pc_incrementer|fulladder:\additions:3:adders|cout~0 ; 0                 ; 6       ;
; core_state[1]                                                                            ;                   ;         ;
;      - pc_nzp:pc_nzp_block|new_pc[7]~3                                                   ; 1                 ; 6       ;
;      - rf:rf_block|rs_data[7]~10                                                         ; 1                 ; 6       ;
;      - lsu:lsu_block|Equal5~0                                                            ; 1                 ; 6       ;
; core_state[0]                                                                            ;                   ;         ;
;      - pc_nzp:pc_nzp_block|new_pc[7]~3                                                   ; 1                 ; 6       ;
;      - rf:rf_block|rs_data[7]~10                                                         ; 1                 ; 6       ;
;      - lsu:lsu_block|Equal5~0                                                            ; 1                 ; 6       ;
; core_state[2]                                                                            ;                   ;         ;
;      - pc_nzp:pc_nzp_block|new_pc[7]~3                                                   ; 0                 ; 6       ;
;      - rf:rf_block|rs_data[7]~10                                                         ; 0                 ; 6       ;
;      - lsu:lsu_block|Equal5~0                                                            ; 0                 ; 6       ;
; immediate[1]                                                                             ;                   ;         ;
;      - rf:rf_block|registers[0][1]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[1][1]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[2][1]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[3][1]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[4][1]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[5][1]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[6][1]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[7][1]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[8][1]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[9][1]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[10][1]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[11][1]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[12][1]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[14][1]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[15][1]                                                      ; 0                 ; 6       ;
;      - pc_nzp:pc_nzp_block|new_pc~5                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers~25                                                          ; 0                 ; 6       ;
; current_pc[1]                                                                            ;                   ;         ;
;      - pc_nzp:pc_nzp_block|new_pc~5                                                      ; 1                 ; 6       ;
;      - pc_nzp:pc_nzp_block|addernbit:pc_incrementer|fulladder:\additions:2:adders|s      ; 1                 ; 6       ;
;      - pc_nzp:pc_nzp_block|addernbit:pc_incrementer|fulladder:\additions:3:adders|s      ; 1                 ; 6       ;
;      - pc_nzp:pc_nzp_block|addernbit:pc_incrementer|fulladder:\additions:3:adders|cout~0 ; 1                 ; 6       ;
; immediate[2]                                                                             ;                   ;         ;
;      - rf:rf_block|registers[0][2]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[1][2]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[2][2]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[3][2]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[4][2]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[5][2]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[6][2]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[7][2]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[8][2]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[9][2]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[10][2]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[11][2]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[12][2]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[15][2]                                                      ; 0                 ; 6       ;
;      - pc_nzp:pc_nzp_block|new_pc~6                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers~28                                                          ; 0                 ; 6       ;
;      - rf:rf_block|registers~30                                                          ; 0                 ; 6       ;
; current_pc[2]                                                                            ;                   ;         ;
;      - pc_nzp:pc_nzp_block|addernbit:pc_incrementer|fulladder:\additions:2:adders|s      ; 1                 ; 6       ;
;      - pc_nzp:pc_nzp_block|addernbit:pc_incrementer|fulladder:\additions:3:adders|s      ; 1                 ; 6       ;
;      - pc_nzp:pc_nzp_block|addernbit:pc_incrementer|fulladder:\additions:3:adders|cout~0 ; 1                 ; 6       ;
; immediate[3]                                                                             ;                   ;         ;
;      - rf:rf_block|registers[0][3]                                                       ; 1                 ; 6       ;
;      - rf:rf_block|registers[1][3]                                                       ; 1                 ; 6       ;
;      - rf:rf_block|registers[2][3]                                                       ; 1                 ; 6       ;
;      - rf:rf_block|registers[3][3]                                                       ; 1                 ; 6       ;
;      - rf:rf_block|registers[4][3]                                                       ; 1                 ; 6       ;
;      - rf:rf_block|registers[5][3]                                                       ; 1                 ; 6       ;
;      - rf:rf_block|registers[6][3]                                                       ; 1                 ; 6       ;
;      - rf:rf_block|registers[7][3]                                                       ; 1                 ; 6       ;
;      - rf:rf_block|registers[8][3]                                                       ; 1                 ; 6       ;
;      - rf:rf_block|registers[9][3]                                                       ; 1                 ; 6       ;
;      - rf:rf_block|registers[10][3]                                                      ; 1                 ; 6       ;
;      - rf:rf_block|registers[11][3]                                                      ; 1                 ; 6       ;
;      - rf:rf_block|registers[12][3]                                                      ; 1                 ; 6       ;
;      - rf:rf_block|registers[14][3]                                                      ; 1                 ; 6       ;
;      - rf:rf_block|registers[15][3]                                                      ; 1                 ; 6       ;
;      - pc_nzp:pc_nzp_block|new_pc~7                                                      ; 1                 ; 6       ;
;      - rf:rf_block|registers~32                                                          ; 1                 ; 6       ;
; current_pc[3]                                                                            ;                   ;         ;
;      - pc_nzp:pc_nzp_block|addernbit:pc_incrementer|fulladder:\additions:3:adders|s      ; 1                 ; 6       ;
;      - pc_nzp:pc_nzp_block|addernbit:pc_incrementer|fulladder:\additions:3:adders|cout~0 ; 1                 ; 6       ;
; immediate[4]                                                                             ;                   ;         ;
;      - rf:rf_block|registers[0][4]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[1][4]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[2][4]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[3][4]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[4][4]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[5][4]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[6][4]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[7][4]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[8][4]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[9][4]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[10][4]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[11][4]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[12][4]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[14][4]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[15][4]                                                      ; 0                 ; 6       ;
;      - pc_nzp:pc_nzp_block|new_pc~8                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers~36                                                          ; 0                 ; 6       ;
; current_pc[4]                                                                            ;                   ;         ;
;      - pc_nzp:pc_nzp_block|new_pc~8                                                      ; 1                 ; 6       ;
;      - pc_nzp:pc_nzp_block|addernbit:pc_incrementer|fulladder:\additions:4:adders|cout~0 ; 1                 ; 6       ;
;      - pc_nzp:pc_nzp_block|addernbit:pc_incrementer|fulladder:\additions:5:adders|cout~0 ; 1                 ; 6       ;
;      - pc_nzp:pc_nzp_block|addernbit:pc_incrementer|fulladder:\additions:6:adders|cout~0 ; 1                 ; 6       ;
; immediate[5]                                                                             ;                   ;         ;
;      - rf:rf_block|registers[0][5]                                                       ; 1                 ; 6       ;
;      - rf:rf_block|registers[1][5]                                                       ; 1                 ; 6       ;
;      - rf:rf_block|registers[2][5]                                                       ; 1                 ; 6       ;
;      - rf:rf_block|registers[3][5]                                                       ; 1                 ; 6       ;
;      - rf:rf_block|registers[4][5]                                                       ; 1                 ; 6       ;
;      - rf:rf_block|registers[5][5]                                                       ; 1                 ; 6       ;
;      - rf:rf_block|registers[6][5]                                                       ; 1                 ; 6       ;
;      - rf:rf_block|registers[7][5]                                                       ; 1                 ; 6       ;
;      - rf:rf_block|registers[8][5]                                                       ; 1                 ; 6       ;
;      - rf:rf_block|registers[9][5]                                                       ; 1                 ; 6       ;
;      - rf:rf_block|registers[10][5]                                                      ; 1                 ; 6       ;
;      - rf:rf_block|registers[11][5]                                                      ; 1                 ; 6       ;
;      - rf:rf_block|registers[12][5]                                                      ; 1                 ; 6       ;
;      - rf:rf_block|registers[14][5]                                                      ; 1                 ; 6       ;
;      - rf:rf_block|registers[15][5]                                                      ; 1                 ; 6       ;
;      - pc_nzp:pc_nzp_block|new_pc~9                                                      ; 1                 ; 6       ;
;      - rf:rf_block|registers~38                                                          ; 1                 ; 6       ;
; current_pc[5]                                                                            ;                   ;         ;
;      - pc_nzp:pc_nzp_block|new_pc~9                                                      ; 0                 ; 6       ;
;      - pc_nzp:pc_nzp_block|addernbit:pc_incrementer|fulladder:\additions:5:adders|cout~0 ; 0                 ; 6       ;
;      - pc_nzp:pc_nzp_block|addernbit:pc_incrementer|fulladder:\additions:6:adders|cout~0 ; 0                 ; 6       ;
; immediate[6]                                                                             ;                   ;         ;
;      - rf:rf_block|registers[0][6]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[1][6]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[2][6]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[3][6]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[4][6]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[5][6]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[6][6]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[7][6]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[8][6]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[9][6]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[10][6]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[11][6]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[12][6]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[14][6]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[15][6]                                                      ; 0                 ; 6       ;
;      - pc_nzp:pc_nzp_block|new_pc~10                                                     ; 0                 ; 6       ;
;      - rf:rf_block|registers~42                                                          ; 0                 ; 6       ;
; current_pc[6]                                                                            ;                   ;         ;
;      - pc_nzp:pc_nzp_block|new_pc~10                                                     ; 1                 ; 6       ;
;      - pc_nzp:pc_nzp_block|addernbit:pc_incrementer|fulladder:\additions:6:adders|cout~0 ; 1                 ; 6       ;
; immediate[7]                                                                             ;                   ;         ;
;      - rf:rf_block|registers[0][7]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[1][7]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[2][7]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[3][7]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[4][7]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[5][7]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[6][7]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[7][7]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[8][7]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[9][7]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[10][7]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[11][7]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[12][7]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[14][7]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[15][7]                                                      ; 0                 ; 6       ;
;      - pc_nzp:pc_nzp_block|new_pc~11                                                     ; 0                 ; 6       ;
;      - rf:rf_block|registers~44                                                          ; 0                 ; 6       ;
; current_pc[7]                                                                            ;                   ;         ;
;      - pc_nzp:pc_nzp_block|new_pc~11                                                     ; 0                 ; 6       ;
; rs_address[1]                                                                            ;                   ;         ;
;      - rf:rf_block|rs_data~0                                                             ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~1                                                             ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~2                                                             ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~4                                                             ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~5                                                             ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~7                                                             ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~18                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~21                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~22                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~23                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~24                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~26                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~29                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~30                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~38                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~42                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~43                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~44                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~46                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~47                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~49                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~58                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~61                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~62                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~63                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~64                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~66                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~69                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~70                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~78                                                            ; 1                 ; 6       ;
; rs_address[0]                                                                            ;                   ;         ;
;      - rf:rf_block|rs_data~0                                                             ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~2                                                             ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~3                                                             ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~4                                                             ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~7                                                             ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~8                                                             ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~18                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~22                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~24                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~25                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~26                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~27                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~29                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~38                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~41                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~42                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~44                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~45                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~46                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~49                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~50                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~58                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~62                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~64                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~65                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~66                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~67                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~69                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~78                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~81                                                            ; 0                 ; 6       ;
; rs_address[3]                                                                            ;                   ;         ;
;      - rf:rf_block|rs_data~6                                                             ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~9                                                             ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~12                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~14                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~15                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~16                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~19                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~20                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~28                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~32                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~34                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~35                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~36                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~37                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~39                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~48                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~51                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~52                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~54                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~55                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~56                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~59                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~60                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~68                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~72                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~74                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~75                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~76                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~77                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rs_data~79                                                            ; 0                 ; 6       ;
; rs_address[2]                                                                            ;                   ;         ;
;      - rf:rf_block|rs_data~6                                                             ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~12                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~13                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~14                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~16                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~17                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~19                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~28                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~31                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~32                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~33                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~34                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~36                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~39                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~40                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~48                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~52                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~53                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~54                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~56                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~57                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~59                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~68                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~71                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~72                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~73                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~74                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~76                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~79                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rs_data~80                                                            ; 1                 ; 6       ;
; reg_write_enable                                                                         ;                   ;         ;
;      - rf:rf_block|rs_data[7]~11                                                         ; 0                 ; 6       ;
;      - rf:rf_block|registers[0][2]~2                                                     ; 0                 ; 6       ;
;      - rf:rf_block|registers[13][4]~20                                                   ; 0                 ; 6       ;
; mem_write_ready                                                                          ;                   ;         ;
;      - lsu:lsu_block|lsu_state[0]~0                                                      ; 1                 ; 6       ;
; mem_read_ready                                                                           ;                   ;         ;
;      - lsu:lsu_block|lsu_state[0]~1                                                      ; 0                 ; 6       ;
;      - lsu:lsu_block|lsu_out[2]~2                                                        ; 0                 ; 6       ;
; rt_address[1]                                                                            ;                   ;         ;
;      - rf:rf_block|rt_data~0                                                             ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~1                                                             ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~2                                                             ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~4                                                             ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~5                                                             ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~7                                                             ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~16                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~19                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~20                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~21                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~22                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~24                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~27                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~28                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~36                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~40                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~41                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~42                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~44                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~45                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~47                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~56                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~59                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~60                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~61                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~62                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~64                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~67                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~68                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~76                                                            ; 0                 ; 6       ;
; rt_address[0]                                                                            ;                   ;         ;
;      - rf:rf_block|rt_data~0                                                             ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~2                                                             ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~3                                                             ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~4                                                             ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~7                                                             ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~8                                                             ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~16                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~20                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~22                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~23                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~24                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~25                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~27                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~36                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~39                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~40                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~42                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~43                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~44                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~47                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~48                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~56                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~60                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~62                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~63                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~64                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~65                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~67                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~76                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~79                                                            ; 0                 ; 6       ;
; rt_address[3]                                                                            ;                   ;         ;
;      - rf:rf_block|rt_data~6                                                             ; 1                 ; 6       ;
;      - rf:rf_block|rt_data~9                                                             ; 1                 ; 6       ;
;      - rf:rf_block|rt_data~10                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rt_data~12                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rt_data~13                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rt_data~14                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rt_data~17                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rt_data~18                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rt_data~26                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rt_data~30                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rt_data~32                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rt_data~33                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rt_data~34                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rt_data~35                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rt_data~37                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rt_data~46                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rt_data~49                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rt_data~50                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rt_data~52                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rt_data~53                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rt_data~54                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rt_data~57                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rt_data~58                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rt_data~66                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rt_data~70                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rt_data~72                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rt_data~73                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rt_data~74                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rt_data~75                                                            ; 1                 ; 6       ;
;      - rf:rf_block|rt_data~77                                                            ; 1                 ; 6       ;
; rt_address[2]                                                                            ;                   ;         ;
;      - rf:rf_block|rt_data~6                                                             ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~10                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~11                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~12                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~14                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~15                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~17                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~26                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~29                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~30                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~31                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~32                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~34                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~37                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~38                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~46                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~50                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~51                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~52                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~54                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~55                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~57                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~66                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~69                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~70                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~71                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~72                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~74                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~77                                                            ; 0                 ; 6       ;
;      - rf:rf_block|rt_data~78                                                            ; 0                 ; 6       ;
; nzp_write_enable                                                                         ;                   ;         ;
;      - pc_nzp:pc_nzp_block|nzp[2]~1                                                      ; 0                 ; 6       ;
; reg_input_mux[0]                                                                         ;                   ;         ;
;      - rf:rf_block|registers~0                                                           ; 0                 ; 6       ;
;      - rf:rf_block|registers[0][2]~2                                                     ; 0                 ; 6       ;
;      - rf:rf_block|registers[13][4]~17                                                   ; 0                 ; 6       ;
;      - rf:rf_block|registers~24                                                          ; 0                 ; 6       ;
;      - rf:rf_block|registers~27                                                          ; 0                 ; 6       ;
;      - rf:rf_block|registers~31                                                          ; 0                 ; 6       ;
;      - rf:rf_block|registers~34                                                          ; 0                 ; 6       ;
;      - rf:rf_block|registers~37                                                          ; 0                 ; 6       ;
;      - rf:rf_block|registers~40                                                          ; 0                 ; 6       ;
;      - rf:rf_block|registers~43                                                          ; 0                 ; 6       ;
; reg_input_mux[1]                                                                         ;                   ;         ;
;      - rf:rf_block|registers[0][0]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[1][0]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[2][0]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[3][0]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[4][0]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[5][0]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[6][0]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[7][0]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[8][0]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[9][0]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[10][0]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[11][0]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[12][0]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[14][0]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[15][0]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[0][1]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[1][1]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[2][1]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[3][1]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[4][1]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[5][1]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[6][1]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[7][1]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[8][1]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[9][1]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[10][1]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[11][1]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[12][1]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[14][1]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[15][1]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[0][2]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[1][2]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[2][2]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[3][2]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[4][2]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[5][2]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[6][2]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[7][2]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[8][2]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[9][2]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[10][2]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[11][2]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[12][2]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[15][2]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[0][3]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[1][3]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[2][3]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[3][3]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[4][3]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[5][3]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[6][3]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[7][3]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[8][3]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[9][3]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[10][3]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[11][3]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[12][3]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[14][3]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[15][3]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[0][4]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[1][4]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[2][4]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[3][4]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[4][4]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[5][4]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[6][4]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[7][4]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[8][4]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[9][4]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[10][4]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[11][4]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[12][4]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[14][4]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[15][4]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[0][5]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[1][5]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[2][5]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[3][5]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[4][5]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[5][5]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[6][5]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[7][5]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[8][5]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[9][5]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[10][5]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[11][5]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[12][5]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[14][5]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[15][5]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[0][6]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[1][6]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[2][6]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[3][6]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[4][6]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[5][6]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[6][6]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[7][6]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[8][6]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[9][6]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[10][6]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[11][6]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[12][6]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[14][6]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[15][6]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[0][7]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[1][7]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[2][7]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[3][7]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[4][7]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[5][7]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[6][7]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[7][7]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[8][7]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[9][7]                                                       ; 0                 ; 6       ;
;      - rf:rf_block|registers[10][7]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[11][7]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[12][7]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[14][7]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[15][7]                                                      ; 0                 ; 6       ;
;      - rf:rf_block|registers[0][2]~2                                                     ; 0                 ; 6       ;
;      - rf:rf_block|registers[13][4]~16                                                   ; 0                 ; 6       ;
;      - rf:rf_block|registers~28                                                          ; 0                 ; 6       ;
; rd_address[0]                                                                            ;                   ;         ;
;      - rf:rf_block|Decoder0~0                                                            ; 0                 ; 6       ;
;      - rf:rf_block|registers~1                                                           ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~1                                                            ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~2                                                            ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~3                                                            ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~4                                                            ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~5                                                            ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~6                                                            ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~7                                                            ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~8                                                            ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~9                                                            ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~10                                                           ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~11                                                           ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~12                                                           ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~13                                                           ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~14                                                           ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~15                                                           ; 0                 ; 6       ;
; rd_address[1]                                                                            ;                   ;         ;
;      - rf:rf_block|Decoder0~0                                                            ; 0                 ; 6       ;
;      - rf:rf_block|registers~1                                                           ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~1                                                            ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~2                                                            ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~3                                                            ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~4                                                            ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~5                                                            ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~6                                                            ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~7                                                            ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~8                                                            ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~9                                                            ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~10                                                           ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~11                                                           ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~12                                                           ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~13                                                           ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~14                                                           ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~15                                                           ; 0                 ; 6       ;
; rd_address[2]                                                                            ;                   ;         ;
;      - rf:rf_block|Decoder0~0                                                            ; 0                 ; 6       ;
;      - rf:rf_block|registers~1                                                           ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~1                                                            ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~2                                                            ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~3                                                            ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~4                                                            ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~5                                                            ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~6                                                            ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~7                                                            ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~8                                                            ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~9                                                            ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~10                                                           ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~11                                                           ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~12                                                           ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~13                                                           ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~14                                                           ; 0                 ; 6       ;
;      - rf:rf_block|Decoder0~15                                                           ; 0                 ; 6       ;
; rd_address[3]                                                                            ;                   ;         ;
;      - rf:rf_block|Decoder0~0                                                            ; 1                 ; 6       ;
;      - rf:rf_block|registers~1                                                           ; 1                 ; 6       ;
;      - rf:rf_block|Decoder0~1                                                            ; 1                 ; 6       ;
;      - rf:rf_block|Decoder0~2                                                            ; 1                 ; 6       ;
;      - rf:rf_block|Decoder0~3                                                            ; 1                 ; 6       ;
;      - rf:rf_block|Decoder0~4                                                            ; 1                 ; 6       ;
;      - rf:rf_block|Decoder0~5                                                            ; 1                 ; 6       ;
;      - rf:rf_block|Decoder0~6                                                            ; 1                 ; 6       ;
;      - rf:rf_block|Decoder0~7                                                            ; 1                 ; 6       ;
;      - rf:rf_block|Decoder0~8                                                            ; 1                 ; 6       ;
;      - rf:rf_block|Decoder0~9                                                            ; 1                 ; 6       ;
;      - rf:rf_block|Decoder0~10                                                           ; 1                 ; 6       ;
;      - rf:rf_block|Decoder0~11                                                           ; 1                 ; 6       ;
;      - rf:rf_block|Decoder0~12                                                           ; 1                 ; 6       ;
;      - rf:rf_block|Decoder0~13                                                           ; 1                 ; 6       ;
;      - rf:rf_block|Decoder0~14                                                           ; 1                 ; 6       ;
;      - rf:rf_block|Decoder0~15                                                           ; 1                 ; 6       ;
; block_id[0]                                                                              ;                   ;         ;
;      - rf:rf_block|registers~19                                                          ; 0                 ; 6       ;
; block_id[1]                                                                              ;                   ;         ;
;      - rf:rf_block|registers~26                                                          ; 0                 ; 6       ;
; block_id[2]                                                                              ;                   ;         ;
;      - rf:rf_block|registers~30                                                          ; 1                 ; 6       ;
; block_id[3]                                                                              ;                   ;         ;
;      - rf:rf_block|registers~33                                                          ; 0                 ; 6       ;
; block_id[4]                                                                              ;                   ;         ;
;      - rf:rf_block|registers~36                                                          ; 0                 ; 6       ;
; block_id[5]                                                                              ;                   ;         ;
;      - rf:rf_block|registers~39                                                          ; 1                 ; 6       ;
; block_id[6]                                                                              ;                   ;         ;
;      - rf:rf_block|registers~42                                                          ; 0                 ; 6       ;
; block_id[7]                                                                              ;                   ;         ;
;      - rf:rf_block|registers~45                                                          ; 1                 ; 6       ;
; mem_read_data[0]                                                                         ;                   ;         ;
;      - lsu:lsu_block|lsu_out~0                                                           ; 1                 ; 6       ;
; alu_select[0]                                                                            ;                   ;         ;
;      - alu:alu_block|Add0~2                                                              ; 0                 ; 6       ;
;      - alu:alu_block|Add0~0                                                              ; 0                 ; 6       ;
;      - alu:alu_block|Add0~5                                                              ; 0                 ; 6       ;
;      - alu:alu_block|Add0~7                                                              ; 0                 ; 6       ;
;      - alu:alu_block|Add0~8                                                              ; 0                 ; 6       ;
;      - alu:alu_block|Add0~9                                                              ; 0                 ; 6       ;
;      - alu:alu_block|Add0~13                                                             ; 0                 ; 6       ;
;      - alu:alu_block|Add0~14                                                             ; 0                 ; 6       ;
;      - alu:alu_block|Add0~18                                                             ; 0                 ; 6       ;
;      - alu:alu_block|Add0~19                                                             ; 0                 ; 6       ;
;      - alu:alu_block|Add0~23                                                             ; 0                 ; 6       ;
;      - alu:alu_block|Add0~24                                                             ; 0                 ; 6       ;
;      - alu:alu_block|Add0~28                                                             ; 0                 ; 6       ;
;      - alu:alu_block|Add0~29                                                             ; 0                 ; 6       ;
;      - alu:alu_block|Add0~33                                                             ; 0                 ; 6       ;
;      - alu:alu_block|Add0~34                                                             ; 0                 ; 6       ;
;      - alu:alu_block|Add0~39                                                             ; 0                 ; 6       ;
;      - alu:alu_block|Add0~40                                                             ; 0                 ; 6       ;
;      - alu:alu_block|Add0~41                                                             ; 0                 ; 6       ;
; alu_select[1]                                                                            ;                   ;         ;
;      - alu:alu_block|Add0~2                                                              ; 0                 ; 6       ;
;      - alu:alu_block|Add0~0                                                              ; 0                 ; 6       ;
;      - alu:alu_block|Add0~5                                                              ; 0                 ; 6       ;
;      - alu:alu_block|Add0~7                                                              ; 0                 ; 6       ;
;      - alu:alu_block|Add0~9                                                              ; 0                 ; 6       ;
;      - alu:alu_block|Add0~12                                                             ; 0                 ; 6       ;
;      - alu:alu_block|Add0~14                                                             ; 0                 ; 6       ;
;      - alu:alu_block|Add0~17                                                             ; 0                 ; 6       ;
;      - alu:alu_block|Add0~19                                                             ; 0                 ; 6       ;
;      - alu:alu_block|Add0~22                                                             ; 0                 ; 6       ;
;      - alu:alu_block|Add0~24                                                             ; 0                 ; 6       ;
;      - alu:alu_block|Add0~27                                                             ; 0                 ; 6       ;
;      - alu:alu_block|Add0~29                                                             ; 0                 ; 6       ;
;      - alu:alu_block|Add0~32                                                             ; 0                 ; 6       ;
;      - alu:alu_block|Add0~33                                                             ; 0                 ; 6       ;
;      - alu:alu_block|Add0~34                                                             ; 0                 ; 6       ;
;      - alu:alu_block|Add0~37                                                             ; 0                 ; 6       ;
;      - alu:alu_block|Add0~41                                                             ; 0                 ; 6       ;
;      - alu:alu_block|Add0~44                                                             ; 0                 ; 6       ;
; mem_read_data[1]                                                                         ;                   ;         ;
;      - lsu:lsu_block|lsu_out~3                                                           ; 0                 ; 6       ;
; mem_read_data[2]                                                                         ;                   ;         ;
;      - lsu:lsu_block|lsu_out~4                                                           ; 1                 ; 6       ;
; mem_read_data[3]                                                                         ;                   ;         ;
;      - lsu:lsu_block|lsu_out~5                                                           ; 1                 ; 6       ;
; mem_read_data[4]                                                                         ;                   ;         ;
;      - lsu:lsu_block|lsu_out~6                                                           ; 0                 ; 6       ;
; mem_read_data[5]                                                                         ;                   ;         ;
;      - lsu:lsu_block|lsu_out~7                                                           ; 1                 ; 6       ;
; mem_read_data[6]                                                                         ;                   ;         ;
;      - lsu:lsu_block|lsu_out~8                                                           ; 1                 ; 6       ;
; mem_read_data[7]                                                                         ;                   ;         ;
;      - lsu:lsu_block|lsu_out~9                                                           ; 1                 ; 6       ;
+------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                           ;
+-----------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                              ; Location           ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; clock                             ; PIN_M8             ; 201     ; Clock                   ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; lsu:lsu_block|lsu_out[2]~2        ; LCCOMB_X24_Y21_N14 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lsu:lsu_block|mem_read_addr[0]~1  ; LCCOMB_X24_Y21_N12 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lsu:lsu_block|mem_write_addr[0]~0 ; LCCOMB_X24_Y21_N18 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; pc_nzp:pc_nzp_block|new_pc[7]~4   ; LCCOMB_X24_Y21_N2  ; 19      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; pc_nzp:pc_nzp_block|nzp[2]~1      ; LCCOMB_X20_Y20_N0  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; reg_input_mux[1]                  ; PIN_E1             ; 122     ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; reset                             ; PIN_B7             ; 214     ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; rf:rf_block|registers[0][2]~14    ; LCCOMB_X18_Y22_N6  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; rf:rf_block|registers[10][5]~4    ; LCCOMB_X18_Y20_N22 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; rf:rf_block|registers[11][2]~7    ; LCCOMB_X19_Y21_N24 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; rf:rf_block|registers[12][6]~22   ; LCCOMB_X18_Y22_N30 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; rf:rf_block|registers[13][4]~20   ; LCCOMB_X20_Y19_N12 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; rf:rf_block|registers[14][6]~21   ; LCCOMB_X18_Y22_N22 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; rf:rf_block|registers[15][6]~23   ; LCCOMB_X19_Y21_N30 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; rf:rf_block|registers[1][5]~13    ; LCCOMB_X19_Y21_N10 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; rf:rf_block|registers[2][4]~12    ; LCCOMB_X20_Y19_N10 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; rf:rf_block|registers[3][4]~15    ; LCCOMB_X18_Y22_N10 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; rf:rf_block|registers[4][4]~10    ; LCCOMB_X18_Y22_N2  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; rf:rf_block|registers[5][7]~8     ; LCCOMB_X18_Y22_N18 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; rf:rf_block|registers[6][3]~9     ; LCCOMB_X18_Y22_N26 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; rf:rf_block|registers[7][1]~11    ; LCCOMB_X19_Y21_N0  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; rf:rf_block|registers[8][5]~6     ; LCCOMB_X18_Y20_N6  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; rf:rf_block|registers[9][5]~5     ; LCCOMB_X18_Y20_N26 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; rf:rf_block|rs_data[7]~11         ; LCCOMB_X24_Y21_N26 ; 17      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
+-----------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clock ; PIN_M8   ; 201     ; 9                                    ; Global Clock         ; GCLK3            ; --                        ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 48                ;
; Simple Multipliers (18-bit)           ; 0           ; 1                   ; 24                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 24                ;
; Embedded Multiplier 9-bit elements    ; 1           ; 2                   ; 48                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                              ; Mode                      ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X21_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ;                           ; DSPMULT_X21_Y19_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
+-------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-----------------------------------------------+
; Routing Usage Summary                         ;
+-----------------------+-----------------------+
; Routing Resource Type ; Usage                 ;
+-----------------------+-----------------------+
; Block interconnects   ; 901 / 27,275 ( 3 % )  ;
; C16 interconnects     ; 10 / 1,240 ( < 1 % )  ;
; C4 interconnects      ; 414 / 20,832 ( 2 % )  ;
; Direct links          ; 98 / 27,275 ( < 1 % ) ;
; Global clocks         ; 1 / 10 ( 10 % )       ;
; Local interconnects   ; 240 / 8,064 ( 3 % )   ;
; R24 interconnects     ; 35 / 1,320 ( 3 % )    ;
; R4 interconnects      ; 447 / 28,560 ( 2 % )  ;
+-----------------------+-----------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.79) ; Number of LABs  (Total = 43) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 5                            ;
; 2                                           ; 1                            ;
; 3                                           ; 2                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 3                            ;
; 15                                          ; 4                            ;
; 16                                          ; 25                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.35) ; Number of LABs  (Total = 43) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 33                           ;
; 1 Clock enable                     ; 15                           ;
; 1 Sync. clear                      ; 21                           ;
; 1 Sync. load                       ; 17                           ;
; 2 Clock enables                    ; 15                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 16.86) ; Number of LABs  (Total = 43) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 3                            ;
; 3                                            ; 2                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 7                            ;
; 17                                           ; 3                            ;
; 18                                           ; 4                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 3                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 2                            ;
; 28                                           ; 2                            ;
; 29                                           ; 0                            ;
; 30                                           ; 2                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.88) ; Number of LABs  (Total = 43) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 6                            ;
; 2                                               ; 1                            ;
; 3                                               ; 6                            ;
; 4                                               ; 2                            ;
; 5                                               ; 1                            ;
; 6                                               ; 2                            ;
; 7                                               ; 3                            ;
; 8                                               ; 3                            ;
; 9                                               ; 3                            ;
; 10                                              ; 1                            ;
; 11                                              ; 3                            ;
; 12                                              ; 4                            ;
; 13                                              ; 1                            ;
; 14                                              ; 2                            ;
; 15                                              ; 2                            ;
; 16                                              ; 1                            ;
; 17                                              ; 1                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 19.33) ; Number of LABs  (Total = 43) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 2                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 3                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 6                            ;
; 22                                           ; 1                            ;
; 23                                           ; 4                            ;
; 24                                           ; 3                            ;
; 25                                           ; 3                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 3                            ;
; 29                                           ; 2                            ;
; 30                                           ; 1                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
; 33                                           ; 0                            ;
; 34                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules            ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass           ; 0            ; 0            ; 0            ; 0            ; 0            ; 96        ; 0            ; 0            ; 96        ; 96        ; 0            ; 32           ; 0            ; 0            ; 64           ; 0            ; 32           ; 64           ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 0            ; 96        ; 0            ; 0            ;
; Total Unchecked      ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable   ; 96           ; 96           ; 96           ; 96           ; 96           ; 0         ; 96           ; 96           ; 0         ; 0         ; 96           ; 64           ; 96           ; 96           ; 32           ; 96           ; 64           ; 32           ; 96           ; 96           ; 96           ; 64           ; 96           ; 96           ; 96           ; 96           ; 96           ; 0         ; 96           ; 96           ;
; Total Fail           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; mem_read_address[0]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_read_address[1]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_read_address[2]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_read_address[3]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_read_address[4]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_read_address[5]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_read_address[6]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_read_address[7]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_write_address[0] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_write_address[1] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_write_address[2] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_write_address[3] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_write_address[4] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_write_address[5] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_write_address[6] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_write_address[7] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_write_data[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_write_data[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_write_data[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_write_data[3]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_write_data[4]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_write_data[5]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_write_data[6]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_write_data[7]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; new_pc[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; new_pc[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; new_pc[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; new_pc[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; new_pc[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; new_pc[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; new_pc[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; new_pc[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enable               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_read_en          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_write_en         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; immediate[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; nzp_instr[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; nzp_instr[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pc_out_mux           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; nzp_instr[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; current_pc[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; core_state[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; core_state[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; core_state[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; immediate[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; current_pc[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; immediate[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; current_pc[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; immediate[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; current_pc[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; immediate[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; current_pc[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; immediate[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; current_pc[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; immediate[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; current_pc[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; immediate[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; current_pc[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rs_address[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rs_address[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rs_address[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rs_address[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_write_enable     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_write_ready      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_read_ready       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rt_address[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rt_address[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rt_address[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rt_address[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; nzp_write_enable     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_input_mux[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_input_mux[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd_address[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd_address[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd_address[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd_address[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; block_id[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; block_id[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; block_id[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; block_id[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; block_id[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; block_id[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; block_id[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; block_id[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_read_data[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; alu_select[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; alu_select[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_read_data[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_read_data[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_read_data[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_read_data[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_read_data[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_read_data[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_read_data[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device 10M08DAF484C8G for design "miniMIPS"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484C8GES is compatible
    Info (176445): Device 10M16DAF484C8G is compatible
    Info (176445): Device 10M25DAF484C8G is compatible
    Info (176445): Device 10M50DAF484C8GES is compatible
    Info (176445): Device 10M50DAF484C8G is compatible
    Info (176445): Device 10M40DAF484C8G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 96 pins of 96 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'miniMIPS.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock~input (placed in PIN M8 (CLK1n, DIFFIO_RX_L20n, DIFFOUT_L20n, High_Speed)) File: C:/Users/Siddhant Kaul/Desktop/college/SoC/miniGPU/miniMIPS/thread_struct.vhd Line: 6
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 16 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 16 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 95 (unused VREF, 2.5V VCCIO, 63 input, 32 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 1B does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  32 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X10_Y13 to location X20_Y25
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (11888): Total time spent on timing analysis during the Fitter is 0.21 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/Users/Siddhant Kaul/Desktop/college/SoC/miniGPU/miniMIPS/output_files/miniMIPS.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 6525 megabytes
    Info: Processing ended: Fri Jun 27 23:24:57 2025
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:16


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Siddhant Kaul/Desktop/college/SoC/miniGPU/miniMIPS/output_files/miniMIPS.fit.smsg.


