Timing Analyzer report for uart
Mon Feb 28 21:34:52 2022
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clock'
 22. Slow 1200mV 0C Model Hold: 'clock'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clock'
 30. Fast 1200mV 0C Model Hold: 'clock'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Output Ports
 45. Unconstrained Output Ports
 46. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; uart                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.3%      ;
;     Processors 3-4         ;   0.9%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 257.2 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -2.888 ; -109.760           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.403 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -73.675                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                                                             ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.888 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.807      ;
; -2.888 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.807      ;
; -2.888 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.807      ;
; -2.888 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.807      ;
; -2.888 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.807      ;
; -2.888 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.807      ;
; -2.888 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.807      ;
; -2.888 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.807      ;
; -2.881 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.800      ;
; -2.881 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.800      ;
; -2.881 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.800      ;
; -2.881 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.800      ;
; -2.881 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.800      ;
; -2.881 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.800      ;
; -2.881 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.800      ;
; -2.881 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.800      ;
; -2.840 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.479     ; 3.359      ;
; -2.840 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.479     ; 3.359      ;
; -2.840 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.479     ; 3.359      ;
; -2.840 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.479     ; 3.359      ;
; -2.840 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.479     ; 3.359      ;
; -2.840 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.479     ; 3.359      ;
; -2.840 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.479     ; 3.359      ;
; -2.840 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.479     ; 3.359      ;
; -2.755 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.093     ; 3.660      ;
; -2.755 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.093     ; 3.660      ;
; -2.755 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.093     ; 3.660      ;
; -2.755 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.093     ; 3.660      ;
; -2.755 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.093     ; 3.660      ;
; -2.755 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.093     ; 3.660      ;
; -2.755 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.093     ; 3.660      ;
; -2.755 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.093     ; 3.660      ;
; -2.748 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.093     ; 3.653      ;
; -2.748 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.093     ; 3.653      ;
; -2.748 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.093     ; 3.653      ;
; -2.748 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.093     ; 3.653      ;
; -2.748 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.093     ; 3.653      ;
; -2.748 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.093     ; 3.653      ;
; -2.748 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.093     ; 3.653      ;
; -2.748 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.093     ; 3.653      ;
; -2.729 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.648      ;
; -2.729 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.648      ;
; -2.729 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.648      ;
; -2.729 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.648      ;
; -2.729 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.648      ;
; -2.729 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.648      ;
; -2.729 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.648      ;
; -2.729 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.648      ;
; -2.723 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.642      ;
; -2.723 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.642      ;
; -2.723 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.642      ;
; -2.723 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.642      ;
; -2.723 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.642      ;
; -2.723 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.642      ;
; -2.723 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.642      ;
; -2.723 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.642      ;
; -2.721 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.640      ;
; -2.721 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.640      ;
; -2.721 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.640      ;
; -2.721 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.640      ;
; -2.721 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.640      ;
; -2.721 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.640      ;
; -2.721 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.640      ;
; -2.721 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.640      ;
; -2.678 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.479     ; 3.197      ;
; -2.678 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.479     ; 3.197      ;
; -2.678 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.479     ; 3.197      ;
; -2.678 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.479     ; 3.197      ;
; -2.678 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.479     ; 3.197      ;
; -2.678 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.479     ; 3.197      ;
; -2.678 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.479     ; 3.197      ;
; -2.678 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.479     ; 3.197      ;
; -2.609 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.528      ;
; -2.609 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.528      ;
; -2.609 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.528      ;
; -2.609 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.528      ;
; -2.609 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.528      ;
; -2.609 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.528      ;
; -2.609 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.528      ;
; -2.609 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.528      ;
; -2.597 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.516      ;
; -2.597 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.516      ;
; -2.597 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.516      ;
; -2.597 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.516      ;
; -2.597 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.516      ;
; -2.597 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.516      ;
; -2.597 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.516      ;
; -2.597 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.516      ;
; -2.587 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.093     ; 3.492      ;
; -2.587 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.093     ; 3.492      ;
; -2.587 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.093     ; 3.492      ;
; -2.587 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.093     ; 3.492      ;
; -2.587 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.093     ; 3.492      ;
; -2.587 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.093     ; 3.492      ;
; -2.587 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.093     ; 3.492      ;
; -2.587 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.093     ; 3.492      ;
; -2.570 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.093     ; 3.475      ;
; -2.570 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.093     ; 3.475      ;
; -2.570 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.093     ; 3.475      ;
; -2.570 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.093     ; 3.475      ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                                                         ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[3]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[3]       ; clock        ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[2]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[2]       ; clock        ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[0]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[0]       ; clock        ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[1]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[1]       ; clock        ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|stateReg   ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|stateReg   ; clock        ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; res_cnt[2]                                                    ; res_cnt[2]                                                    ; clock        ; clock       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; res_cnt[1]                                                    ; res_cnt[1]                                                    ; clock        ; clock       ; 0.000        ; 0.079      ; 0.669      ;
; 0.409 ; res_cnt[0]                                                    ; res_cnt[0]                                                    ; clock        ; clock       ; 0.000        ; 0.079      ; 0.674      ;
; 0.429 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19]       ; clock        ; clock       ; 0.000        ; 0.079      ; 0.694      ;
; 0.431 ; res_reg1                                                      ; res_reg2                                                      ; clock        ; clock       ; 0.000        ; 0.079      ; 0.696      ;
; 0.432 ; res_reg2                                                      ; int_res                                                       ; clock        ; clock       ; 0.000        ; 0.079      ; 0.697      ;
; 0.436 ; res_cnt[2]                                                    ; res_reg1                                                      ; clock        ; clock       ; 0.000        ; 0.079      ; 0.701      ;
; 0.443 ; UartMain:u|Sender:Sender|cntReg[7]                            ; UartMain:u|Sender:Sender|cntReg[7]                            ; clock        ; clock       ; 0.000        ; 0.079      ; 0.708      ;
; 0.444 ; res_cnt[2]                                                    ; res_cnt[1]                                                    ; clock        ; clock       ; 0.000        ; 0.079      ; 0.709      ;
; 0.448 ; res_cnt[2]                                                    ; res_cnt[0]                                                    ; clock        ; clock       ; 0.000        ; 0.079      ; 0.713      ;
; 0.449 ; res_cnt[0]                                                    ; res_cnt[2]                                                    ; clock        ; clock       ; 0.000        ; 0.079      ; 0.714      ;
; 0.573 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.479      ; 1.238      ;
; 0.578 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.479      ; 1.243      ;
; 0.622 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[1]      ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[0]      ; clock        ; clock       ; 0.000        ; 0.095      ; 0.903      ;
; 0.631 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.095      ; 0.912      ;
; 0.634 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.095      ; 0.915      ;
; 0.643 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[7]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[7]        ; clock        ; clock       ; 0.000        ; 0.079      ; 0.908      ;
; 0.643 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]        ; clock        ; clock       ; 0.000        ; 0.079      ; 0.908      ;
; 0.643 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]        ; clock        ; clock       ; 0.000        ; 0.079      ; 0.908      ;
; 0.644 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; clock        ; clock       ; 0.000        ; 0.079      ; 0.909      ;
; 0.644 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16]       ; clock        ; clock       ; 0.000        ; 0.079      ; 0.909      ;
; 0.645 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]        ; clock        ; clock       ; 0.000        ; 0.079      ; 0.910      ;
; 0.645 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[4]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[4]        ; clock        ; clock       ; 0.000        ; 0.079      ; 0.910      ;
; 0.645 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[5]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[5]        ; clock        ; clock       ; 0.000        ; 0.079      ; 0.910      ;
; 0.646 ; UartMain:u|Sender:Sender|cntReg[6]                            ; UartMain:u|Sender:Sender|cntReg[6]                            ; clock        ; clock       ; 0.000        ; 0.079      ; 0.911      ;
; 0.647 ; UartMain:u|Sender:Sender|cntReg[5]                            ; UartMain:u|Sender:Sender|cntReg[5]                            ; clock        ; clock       ; 0.000        ; 0.079      ; 0.912      ;
; 0.648 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]        ; clock        ; clock       ; 0.000        ; 0.079      ; 0.913      ;
; 0.649 ; UartMain:u|Sender:Sender|cntReg[4]                            ; UartMain:u|Sender:Sender|cntReg[4]                            ; clock        ; clock       ; 0.000        ; 0.079      ; 0.914      ;
; 0.649 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]        ; clock        ; clock       ; 0.000        ; 0.079      ; 0.914      ;
; 0.653 ; res_cnt[1]                                                    ; res_cnt[2]                                                    ; clock        ; clock       ; 0.000        ; 0.079      ; 0.918      ;
; 0.657 ; res_cnt[1]                                                    ; res_cnt[0]                                                    ; clock        ; clock       ; 0.000        ; 0.079      ; 0.922      ;
; 0.658 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10]       ; clock        ; clock       ; 0.000        ; 0.079      ; 0.923      ;
; 0.658 ; res_cnt[0]                                                    ; res_cnt[1]                                                    ; clock        ; clock       ; 0.000        ; 0.079      ; 0.923      ;
; 0.662 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11]       ; clock        ; clock       ; 0.000        ; 0.079      ; 0.927      ;
; 0.664 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]        ; clock        ; clock       ; 0.000        ; 0.079      ; 0.929      ;
; 0.665 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|cntReg[1]                            ; clock        ; clock       ; 0.000        ; 0.079      ; 0.930      ;
; 0.665 ; UartMain:u|Sender:Sender|cntReg[0]                            ; UartMain:u|Sender:Sender|cntReg[0]                            ; clock        ; clock       ; 0.000        ; 0.079      ; 0.930      ;
; 0.669 ; UartMain:u|Sender:Sender|cntReg[3]                            ; UartMain:u|Sender:Sender|cntReg[3]                            ; clock        ; clock       ; 0.000        ; 0.079      ; 0.934      ;
; 0.672 ; UartMain:u|Sender:Sender|cntReg[2]                            ; UartMain:u|Sender:Sender|cntReg[2]                            ; clock        ; clock       ; 0.000        ; 0.079      ; 0.937      ;
; 0.694 ; res_cnt[1]                                                    ; res_reg1                                                      ; clock        ; clock       ; 0.000        ; 0.079      ; 0.959      ;
; 0.700 ; res_cnt[0]                                                    ; res_reg1                                                      ; clock        ; clock       ; 0.000        ; 0.079      ; 0.965      ;
; 0.721 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[0]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[1]       ; clock        ; clock       ; 0.000        ; 0.080      ; 0.987      ;
; 0.817 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12]       ; clock        ; clock       ; 0.000        ; 0.079      ; 1.082      ;
; 0.817 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14]       ; clock        ; clock       ; 0.000        ; 0.079      ; 1.082      ;
; 0.831 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13]       ; clock        ; clock       ; 0.000        ; 0.079      ; 1.096      ;
; 0.831 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15]       ; clock        ; clock       ; 0.000        ; 0.079      ; 1.096      ;
; 0.855 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.479      ; 1.520      ;
; 0.871 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.479      ; 1.536      ;
; 0.872 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.479      ; 1.537      ;
; 0.877 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.479      ; 1.542      ;
; 0.881 ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|stateReg   ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[8]      ; clock        ; clock       ; 0.000        ; 0.470      ; 1.537      ;
; 0.882 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[3]      ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[2]      ; clock        ; clock       ; 0.000        ; 0.095      ; 1.163      ;
; 0.884 ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|stateReg   ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[0]      ; clock        ; clock       ; 0.000        ; 0.470      ; 1.540      ;
; 0.885 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[5]      ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[4]      ; clock        ; clock       ; 0.000        ; 0.095      ; 1.166      ;
; 0.885 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[6]      ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[5]      ; clock        ; clock       ; 0.000        ; 0.095      ; 1.166      ;
; 0.885 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[8]      ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[7]      ; clock        ; clock       ; 0.000        ; 0.095      ; 1.166      ;
; 0.902 ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[5] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[6]      ; clock        ; clock       ; 0.000        ; 0.470      ; 1.558      ;
; 0.948 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.095      ; 1.229      ;
; 0.949 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.479      ; 1.614      ;
; 0.954 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.479      ; 1.619      ;
; 0.959 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[7]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]        ; clock        ; clock       ; 0.000        ; 0.079      ; 1.224      ;
; 0.961 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[5]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; clock        ; clock       ; 0.000        ; 0.079      ; 1.226      ;
; 0.962 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[4]        ; clock        ; clock       ; 0.000        ; 0.079      ; 1.227      ;
; 0.963 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]        ; clock        ; clock       ; 0.000        ; 0.079      ; 1.228      ;
; 0.964 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[1] ; clock        ; clock       ; 0.000        ; 0.087      ; 1.237      ;
; 0.964 ; UartMain:u|Sender:Sender|cntReg[5]                            ; UartMain:u|Sender:Sender|cntReg[6]                            ; clock        ; clock       ; 0.000        ; 0.079      ; 1.229      ;
; 0.965 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[4] ; clock        ; clock       ; 0.000        ; 0.087      ; 1.238      ;
; 0.965 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[0] ; clock        ; clock       ; 0.000        ; 0.087      ; 1.238      ;
; 0.966 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[6] ; clock        ; clock       ; 0.000        ; 0.087      ; 1.239      ;
; 0.966 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.479      ; 1.631      ;
; 0.967 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[2] ; clock        ; clock       ; 0.000        ; 0.087      ; 1.240      ;
; 0.967 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[3] ; clock        ; clock       ; 0.000        ; 0.087      ; 1.240      ;
; 0.968 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[5] ; clock        ; clock       ; 0.000        ; 0.087      ; 1.241      ;
; 0.969 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[7]      ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[6]      ; clock        ; clock       ; 0.000        ; 0.095      ; 1.250      ;
; 0.970 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[4]      ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[3]      ; clock        ; clock       ; 0.000        ; 0.095      ; 1.251      ;
; 0.971 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.479      ; 1.636      ;
; 0.972 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]        ; clock        ; clock       ; 0.000        ; 0.079      ; 1.237      ;
; 0.973 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[2]      ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[1]      ; clock        ; clock       ; 0.000        ; 0.095      ; 1.254      ;
; 0.973 ; UartMain:u|Sender:Sender|cntReg[6]                            ; UartMain:u|Sender:Sender|cntReg[7]                            ; clock        ; clock       ; 0.000        ; 0.079      ; 1.238      ;
; 0.973 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10]       ; clock        ; clock       ; 0.000        ; 0.065      ; 1.224      ;
; 0.973 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]        ; clock        ; clock       ; 0.000        ; 0.079      ; 1.238      ;
; 0.974 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[7]        ; clock        ; clock       ; 0.000        ; 0.079      ; 1.239      ;
; 0.975 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[4]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[5]        ; clock        ; clock       ; 0.000        ; 0.079      ; 1.240      ;
; 0.975 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]        ; clock        ; clock       ; 0.000        ; 0.079      ; 1.240      ;
; 0.976 ; UartMain:u|Sender:Sender|cntReg[4]                            ; UartMain:u|Sender:Sender|cntReg[5]                            ; clock        ; clock       ; 0.000        ; 0.079      ; 1.241      ;
; 0.976 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12]       ; clock        ; clock       ; 0.000        ; 0.079      ; 1.241      ;
; 0.977 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]        ; clock        ; clock       ; 0.000        ; 0.079      ; 1.242      ;
; 0.978 ; int_res                                                       ; UartMain:u|Sender:Sender|cntReg[1]                            ; clock        ; clock       ; 0.000        ; 0.081      ; 1.245      ;
; 0.978 ; int_res                                                       ; UartMain:u|Sender:Sender|cntReg[2]                            ; clock        ; clock       ; 0.000        ; 0.081      ; 1.245      ;
; 0.978 ; int_res                                                       ; UartMain:u|Sender:Sender|cntReg[3]                            ; clock        ; clock       ; 0.000        ; 0.081      ; 1.245      ;
; 0.978 ; int_res                                                       ; UartMain:u|Sender:Sender|cntReg[4]                            ; clock        ; clock       ; 0.000        ; 0.081      ; 1.245      ;
; 0.978 ; int_res                                                       ; UartMain:u|Sender:Sender|cntReg[7]                            ; clock        ; clock       ; 0.000        ; 0.081      ; 1.245      ;
; 0.978 ; int_res                                                       ; UartMain:u|Sender:Sender|cntReg[6]                            ; clock        ; clock       ; 0.000        ; 0.081      ; 1.245      ;
; 0.978 ; int_res                                                       ; UartMain:u|Sender:Sender|cntReg[5]                            ; clock        ; clock       ; 0.000        ; 0.081      ; 1.245      ;
; 0.978 ; int_res                                                       ; UartMain:u|Sender:Sender|cntReg[0]                            ; clock        ; clock       ; 0.000        ; 0.081      ; 1.245      ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 283.05 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -2.533 ; -94.510           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.355 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -73.675                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                                                              ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.533 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.461      ;
; -2.533 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.461      ;
; -2.533 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.461      ;
; -2.533 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.461      ;
; -2.533 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.461      ;
; -2.533 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.461      ;
; -2.533 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.461      ;
; -2.533 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.461      ;
; -2.528 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.456      ;
; -2.528 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.456      ;
; -2.528 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.456      ;
; -2.528 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.456      ;
; -2.528 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.456      ;
; -2.528 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.456      ;
; -2.528 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.456      ;
; -2.528 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.456      ;
; -2.502 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.436     ; 3.065      ;
; -2.502 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.436     ; 3.065      ;
; -2.502 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.436     ; 3.065      ;
; -2.502 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.436     ; 3.065      ;
; -2.502 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.436     ; 3.065      ;
; -2.502 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.436     ; 3.065      ;
; -2.502 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.436     ; 3.065      ;
; -2.502 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.436     ; 3.065      ;
; -2.416 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.084     ; 3.331      ;
; -2.416 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.084     ; 3.331      ;
; -2.416 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.084     ; 3.331      ;
; -2.416 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.084     ; 3.331      ;
; -2.416 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.084     ; 3.331      ;
; -2.416 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.084     ; 3.331      ;
; -2.416 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.084     ; 3.331      ;
; -2.416 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.084     ; 3.331      ;
; -2.410 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.084     ; 3.325      ;
; -2.410 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.084     ; 3.325      ;
; -2.410 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.084     ; 3.325      ;
; -2.410 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.084     ; 3.325      ;
; -2.410 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.084     ; 3.325      ;
; -2.410 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.084     ; 3.325      ;
; -2.410 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.084     ; 3.325      ;
; -2.410 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.084     ; 3.325      ;
; -2.394 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.322      ;
; -2.394 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.322      ;
; -2.394 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.322      ;
; -2.394 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.322      ;
; -2.394 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.322      ;
; -2.394 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.322      ;
; -2.394 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.322      ;
; -2.394 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.322      ;
; -2.389 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.317      ;
; -2.389 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.317      ;
; -2.389 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.317      ;
; -2.389 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.317      ;
; -2.389 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.317      ;
; -2.389 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.317      ;
; -2.389 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.317      ;
; -2.389 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.317      ;
; -2.387 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.315      ;
; -2.387 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.315      ;
; -2.387 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.315      ;
; -2.387 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.315      ;
; -2.387 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.315      ;
; -2.387 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.315      ;
; -2.387 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.315      ;
; -2.387 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.315      ;
; -2.354 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.436     ; 2.917      ;
; -2.354 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.436     ; 2.917      ;
; -2.354 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.436     ; 2.917      ;
; -2.354 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.436     ; 2.917      ;
; -2.354 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.436     ; 2.917      ;
; -2.354 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.436     ; 2.917      ;
; -2.354 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.436     ; 2.917      ;
; -2.354 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.436     ; 2.917      ;
; -2.286 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.214      ;
; -2.286 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.214      ;
; -2.286 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.214      ;
; -2.286 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.214      ;
; -2.286 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.214      ;
; -2.286 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.214      ;
; -2.286 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.214      ;
; -2.286 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.214      ;
; -2.276 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.204      ;
; -2.276 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.204      ;
; -2.276 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.204      ;
; -2.276 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.204      ;
; -2.276 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.204      ;
; -2.276 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.204      ;
; -2.276 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.204      ;
; -2.276 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.204      ;
; -2.268 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.084     ; 3.183      ;
; -2.268 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.084     ; 3.183      ;
; -2.268 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.084     ; 3.183      ;
; -2.268 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.084     ; 3.183      ;
; -2.268 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.084     ; 3.183      ;
; -2.268 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.084     ; 3.183      ;
; -2.268 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.084     ; 3.183      ;
; -2.268 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.084     ; 3.183      ;
; -2.255 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.084     ; 3.170      ;
; -2.255 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.084     ; 3.170      ;
; -2.255 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.084     ; 3.170      ;
; -2.255 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.084     ; 3.170      ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                                                          ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[3]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[3]       ; clock        ; clock       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[2]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[2]       ; clock        ; clock       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[0]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[0]       ; clock        ; clock       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[1]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[1]       ; clock        ; clock       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|stateReg   ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|stateReg   ; clock        ; clock       ; 0.000        ; 0.071      ; 0.597      ;
; 0.356 ; res_cnt[2]                                                    ; res_cnt[2]                                                    ; clock        ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; res_cnt[1]                                                    ; res_cnt[1]                                                    ; clock        ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.367 ; res_cnt[0]                                                    ; res_cnt[0]                                                    ; clock        ; clock       ; 0.000        ; 0.070      ; 0.608      ;
; 0.388 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19]       ; clock        ; clock       ; 0.000        ; 0.071      ; 0.630      ;
; 0.395 ; res_cnt[2]                                                    ; res_reg1                                                      ; clock        ; clock       ; 0.000        ; 0.070      ; 0.636      ;
; 0.399 ; res_reg1                                                      ; res_reg2                                                      ; clock        ; clock       ; 0.000        ; 0.070      ; 0.640      ;
; 0.400 ; res_reg2                                                      ; int_res                                                       ; clock        ; clock       ; 0.000        ; 0.070      ; 0.641      ;
; 0.402 ; UartMain:u|Sender:Sender|cntReg[7]                            ; UartMain:u|Sender:Sender|cntReg[7]                            ; clock        ; clock       ; 0.000        ; 0.070      ; 0.643      ;
; 0.410 ; res_cnt[2]                                                    ; res_cnt[1]                                                    ; clock        ; clock       ; 0.000        ; 0.070      ; 0.651      ;
; 0.414 ; res_cnt[2]                                                    ; res_cnt[0]                                                    ; clock        ; clock       ; 0.000        ; 0.070      ; 0.655      ;
; 0.415 ; res_cnt[0]                                                    ; res_cnt[2]                                                    ; clock        ; clock       ; 0.000        ; 0.070      ; 0.656      ;
; 0.513 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.436      ; 1.120      ;
; 0.524 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.436      ; 1.131      ;
; 0.569 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[1]      ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[0]      ; clock        ; clock       ; 0.000        ; 0.085      ; 0.825      ;
; 0.578 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.085      ; 0.834      ;
; 0.580 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.085      ; 0.836      ;
; 0.587 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[5]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[5]        ; clock        ; clock       ; 0.000        ; 0.071      ; 0.829      ;
; 0.587 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[7]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[7]        ; clock        ; clock       ; 0.000        ; 0.071      ; 0.829      ;
; 0.587 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]        ; clock        ; clock       ; 0.000        ; 0.071      ; 0.829      ;
; 0.588 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]        ; clock        ; clock       ; 0.000        ; 0.071      ; 0.830      ;
; 0.589 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; clock        ; clock       ; 0.000        ; 0.071      ; 0.831      ;
; 0.589 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16]       ; clock        ; clock       ; 0.000        ; 0.071      ; 0.831      ;
; 0.590 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]        ; clock        ; clock       ; 0.000        ; 0.071      ; 0.832      ;
; 0.590 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[4]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[4]        ; clock        ; clock       ; 0.000        ; 0.071      ; 0.832      ;
; 0.591 ; UartMain:u|Sender:Sender|cntReg[6]                            ; UartMain:u|Sender:Sender|cntReg[6]                            ; clock        ; clock       ; 0.000        ; 0.070      ; 0.832      ;
; 0.592 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]        ; clock        ; clock       ; 0.000        ; 0.071      ; 0.834      ;
; 0.593 ; UartMain:u|Sender:Sender|cntReg[5]                            ; UartMain:u|Sender:Sender|cntReg[5]                            ; clock        ; clock       ; 0.000        ; 0.070      ; 0.834      ;
; 0.593 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]        ; clock        ; clock       ; 0.000        ; 0.071      ; 0.835      ;
; 0.594 ; UartMain:u|Sender:Sender|cntReg[4]                            ; UartMain:u|Sender:Sender|cntReg[4]                            ; clock        ; clock       ; 0.000        ; 0.070      ; 0.835      ;
; 0.598 ; res_cnt[1]                                                    ; res_cnt[2]                                                    ; clock        ; clock       ; 0.000        ; 0.070      ; 0.839      ;
; 0.602 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10]       ; clock        ; clock       ; 0.000        ; 0.071      ; 0.844      ;
; 0.602 ; res_cnt[0]                                                    ; res_cnt[1]                                                    ; clock        ; clock       ; 0.000        ; 0.070      ; 0.843      ;
; 0.602 ; res_cnt[1]                                                    ; res_cnt[0]                                                    ; clock        ; clock       ; 0.000        ; 0.070      ; 0.843      ;
; 0.605 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11]       ; clock        ; clock       ; 0.000        ; 0.071      ; 0.847      ;
; 0.608 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|cntReg[1]                            ; clock        ; clock       ; 0.000        ; 0.070      ; 0.849      ;
; 0.608 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]        ; clock        ; clock       ; 0.000        ; 0.071      ; 0.850      ;
; 0.609 ; UartMain:u|Sender:Sender|cntReg[0]                            ; UartMain:u|Sender:Sender|cntReg[0]                            ; clock        ; clock       ; 0.000        ; 0.070      ; 0.850      ;
; 0.612 ; UartMain:u|Sender:Sender|cntReg[3]                            ; UartMain:u|Sender:Sender|cntReg[3]                            ; clock        ; clock       ; 0.000        ; 0.070      ; 0.853      ;
; 0.614 ; UartMain:u|Sender:Sender|cntReg[2]                            ; UartMain:u|Sender:Sender|cntReg[2]                            ; clock        ; clock       ; 0.000        ; 0.070      ; 0.855      ;
; 0.629 ; res_cnt[1]                                                    ; res_reg1                                                      ; clock        ; clock       ; 0.000        ; 0.070      ; 0.870      ;
; 0.633 ; res_cnt[0]                                                    ; res_reg1                                                      ; clock        ; clock       ; 0.000        ; 0.070      ; 0.874      ;
; 0.664 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[0]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[1]       ; clock        ; clock       ; 0.000        ; 0.071      ; 0.906      ;
; 0.754 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.436      ; 1.361      ;
; 0.759 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12]       ; clock        ; clock       ; 0.000        ; 0.071      ; 1.001      ;
; 0.759 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14]       ; clock        ; clock       ; 0.000        ; 0.071      ; 1.001      ;
; 0.768 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13]       ; clock        ; clock       ; 0.000        ; 0.071      ; 1.010      ;
; 0.769 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15]       ; clock        ; clock       ; 0.000        ; 0.071      ; 1.011      ;
; 0.793 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.436      ; 1.400      ;
; 0.800 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.436      ; 1.407      ;
; 0.804 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.436      ; 1.411      ;
; 0.808 ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|stateReg   ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[8]      ; clock        ; clock       ; 0.000        ; 0.426      ; 1.405      ;
; 0.812 ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|stateReg   ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[0]      ; clock        ; clock       ; 0.000        ; 0.426      ; 1.409      ;
; 0.813 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[3]      ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[2]      ; clock        ; clock       ; 0.000        ; 0.085      ; 1.069      ;
; 0.815 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[5]      ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[4]      ; clock        ; clock       ; 0.000        ; 0.085      ; 1.071      ;
; 0.816 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[6]      ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[5]      ; clock        ; clock       ; 0.000        ; 0.085      ; 1.072      ;
; 0.816 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[8]      ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[7]      ; clock        ; clock       ; 0.000        ; 0.085      ; 1.072      ;
; 0.820 ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[5] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[6]      ; clock        ; clock       ; 0.000        ; 0.426      ; 1.417      ;
; 0.844 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.436      ; 1.451      ;
; 0.855 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.436      ; 1.462      ;
; 0.857 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.436      ; 1.464      ;
; 0.863 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.436      ; 1.470      ;
; 0.865 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.085      ; 1.121      ;
; 0.868 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.436      ; 1.475      ;
; 0.872 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[7]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]        ; clock        ; clock       ; 0.000        ; 0.071      ; 1.114      ;
; 0.872 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[5]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; clock        ; clock       ; 0.000        ; 0.071      ; 1.114      ;
; 0.877 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[4]        ; clock        ; clock       ; 0.000        ; 0.071      ; 1.119      ;
; 0.877 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]        ; clock        ; clock       ; 0.000        ; 0.071      ; 1.119      ;
; 0.878 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]        ; clock        ; clock       ; 0.000        ; 0.071      ; 1.120      ;
; 0.878 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]        ; clock        ; clock       ; 0.000        ; 0.071      ; 1.120      ;
; 0.879 ; UartMain:u|Sender:Sender|cntReg[6]                            ; UartMain:u|Sender:Sender|cntReg[7]                            ; clock        ; clock       ; 0.000        ; 0.070      ; 1.120      ;
; 0.879 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[7]        ; clock        ; clock       ; 0.000        ; 0.071      ; 1.121      ;
; 0.880 ; UartMain:u|Sender:Sender|cntReg[5]                            ; UartMain:u|Sender:Sender|cntReg[6]                            ; clock        ; clock       ; 0.000        ; 0.070      ; 1.121      ;
; 0.880 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[4]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[5]        ; clock        ; clock       ; 0.000        ; 0.071      ; 1.122      ;
; 0.880 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]        ; clock        ; clock       ; 0.000        ; 0.071      ; 1.122      ;
; 0.882 ; UartMain:u|Sender:Sender|cntReg[4]                            ; UartMain:u|Sender:Sender|cntReg[5]                            ; clock        ; clock       ; 0.000        ; 0.070      ; 1.123      ;
; 0.885 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10]       ; clock        ; clock       ; 0.000        ; 0.058      ; 1.114      ;
; 0.888 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]        ; clock        ; clock       ; 0.000        ; 0.071      ; 1.130      ;
; 0.890 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12]       ; clock        ; clock       ; 0.000        ; 0.071      ; 1.132      ;
; 0.890 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[7]      ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[6]      ; clock        ; clock       ; 0.000        ; 0.085      ; 1.146      ;
; 0.890 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]        ; clock        ; clock       ; 0.000        ; 0.071      ; 1.132      ;
; 0.891 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[4]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; clock        ; clock       ; 0.000        ; 0.071      ; 1.133      ;
; 0.891 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[4]        ; clock        ; clock       ; 0.000        ; 0.071      ; 1.133      ;
; 0.892 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[4]      ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[3]      ; clock        ; clock       ; 0.000        ; 0.085      ; 1.148      ;
; 0.892 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11]       ; clock        ; clock       ; 0.000        ; 0.071      ; 1.134      ;
; 0.893 ; UartMain:u|Sender:Sender|cntReg[4]                            ; UartMain:u|Sender:Sender|cntReg[6]                            ; clock        ; clock       ; 0.000        ; 0.070      ; 1.134      ;
; 0.894 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|cntReg[2]                            ; clock        ; clock       ; 0.000        ; 0.070      ; 1.135      ;
; 0.895 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[2]      ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[1]      ; clock        ; clock       ; 0.000        ; 0.085      ; 1.151      ;
; 0.897 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[4] ; clock        ; clock       ; 0.000        ; 0.079      ; 1.147      ;
; 0.897 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[1] ; clock        ; clock       ; 0.000        ; 0.079      ; 1.147      ;
; 0.897 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[0] ; clock        ; clock       ; 0.000        ; 0.079      ; 1.147      ;
; 0.898 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[6] ; clock        ; clock       ; 0.000        ; 0.079      ; 1.148      ;
; 0.898 ; UartMain:u|Sender:Sender|cntReg[0]                            ; UartMain:u|Sender:Sender|cntReg[1]                            ; clock        ; clock       ; 0.000        ; 0.070      ; 1.139      ;
; 0.899 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[2] ; clock        ; clock       ; 0.000        ; 0.079      ; 1.149      ;
; 0.899 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[3] ; clock        ; clock       ; 0.000        ; 0.079      ; 1.149      ;
; 0.899 ; UartMain:u|Sender:Sender|cntReg[3]                            ; UartMain:u|Sender:Sender|cntReg[4]                            ; clock        ; clock       ; 0.000        ; 0.070      ; 1.140      ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -0.874 ; -27.943           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.183 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -74.278                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                                              ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.874 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.821      ;
; -0.874 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.821      ;
; -0.874 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.821      ;
; -0.874 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.821      ;
; -0.874 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.821      ;
; -0.874 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.821      ;
; -0.874 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.821      ;
; -0.874 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.821      ;
; -0.870 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.817      ;
; -0.870 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.817      ;
; -0.870 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.817      ;
; -0.870 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.817      ;
; -0.870 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.817      ;
; -0.870 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.817      ;
; -0.870 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.817      ;
; -0.870 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.817      ;
; -0.835 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.229     ; 1.593      ;
; -0.835 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.229     ; 1.593      ;
; -0.835 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.229     ; 1.593      ;
; -0.835 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.229     ; 1.593      ;
; -0.835 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.229     ; 1.593      ;
; -0.835 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.229     ; 1.593      ;
; -0.835 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.229     ; 1.593      ;
; -0.835 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.229     ; 1.593      ;
; -0.790 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.737      ;
; -0.790 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.737      ;
; -0.790 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.737      ;
; -0.790 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.737      ;
; -0.790 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.737      ;
; -0.790 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.737      ;
; -0.790 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.737      ;
; -0.790 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.737      ;
; -0.790 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.737      ;
; -0.790 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.737      ;
; -0.790 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.737      ;
; -0.790 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.737      ;
; -0.790 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.737      ;
; -0.790 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.737      ;
; -0.790 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.737      ;
; -0.790 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.737      ;
; -0.776 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.049     ; 1.714      ;
; -0.776 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.049     ; 1.714      ;
; -0.776 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.049     ; 1.714      ;
; -0.776 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.049     ; 1.714      ;
; -0.776 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.049     ; 1.714      ;
; -0.776 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.049     ; 1.714      ;
; -0.776 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.049     ; 1.714      ;
; -0.776 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.049     ; 1.714      ;
; -0.773 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.049     ; 1.711      ;
; -0.773 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.049     ; 1.711      ;
; -0.773 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.049     ; 1.711      ;
; -0.773 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.049     ; 1.711      ;
; -0.773 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.049     ; 1.711      ;
; -0.773 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.049     ; 1.711      ;
; -0.773 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.049     ; 1.711      ;
; -0.773 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.049     ; 1.711      ;
; -0.771 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.718      ;
; -0.771 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.718      ;
; -0.771 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.718      ;
; -0.771 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.718      ;
; -0.771 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.718      ;
; -0.771 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.718      ;
; -0.771 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.718      ;
; -0.771 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.718      ;
; -0.761 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.229     ; 1.519      ;
; -0.761 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.229     ; 1.519      ;
; -0.761 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.229     ; 1.519      ;
; -0.761 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.229     ; 1.519      ;
; -0.761 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.229     ; 1.519      ;
; -0.761 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.229     ; 1.519      ;
; -0.761 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.229     ; 1.519      ;
; -0.761 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.229     ; 1.519      ;
; -0.732 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.679      ;
; -0.732 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.679      ;
; -0.732 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.679      ;
; -0.732 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.679      ;
; -0.732 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.679      ;
; -0.732 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.679      ;
; -0.732 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.679      ;
; -0.732 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.679      ;
; -0.724 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.671      ;
; -0.724 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.671      ;
; -0.724 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.671      ;
; -0.724 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.671      ;
; -0.724 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.671      ;
; -0.724 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.671      ;
; -0.724 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.671      ;
; -0.724 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.671      ;
; -0.717 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.664      ;
; -0.717 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.664      ;
; -0.717 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.664      ;
; -0.717 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.664      ;
; -0.717 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.664      ;
; -0.717 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.664      ;
; -0.717 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.664      ;
; -0.717 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.664      ;
; -0.692 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18] ; clock        ; clock       ; 1.000        ; 0.142      ; 1.821      ;
; -0.692 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17] ; clock        ; clock       ; 1.000        ; 0.142      ; 1.821      ;
; -0.692 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19] ; clock        ; clock       ; 1.000        ; -0.049     ; 1.630      ;
; -0.692 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]  ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13] ; clock        ; clock       ; 1.000        ; -0.049     ; 1.630      ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                                                          ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.183 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[3]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[3]       ; clock        ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[2]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[2]       ; clock        ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[0]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[0]       ; clock        ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[1]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[1]       ; clock        ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|stateReg   ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|stateReg   ; clock        ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; res_cnt[2]                                                    ; res_cnt[2]                                                    ; clock        ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; res_cnt[1]                                                    ; res_cnt[1]                                                    ; clock        ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.190 ; res_reg1                                                      ; res_reg2                                                      ; clock        ; clock       ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; res_cnt[0]                                                    ; res_cnt[0]                                                    ; clock        ; clock       ; 0.000        ; 0.040      ; 0.314      ;
; 0.192 ; res_reg2                                                      ; int_res                                                       ; clock        ; clock       ; 0.000        ; 0.040      ; 0.316      ;
; 0.194 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[19]       ; clock        ; clock       ; 0.000        ; 0.040      ; 0.318      ;
; 0.197 ; res_cnt[2]                                                    ; res_cnt[1]                                                    ; clock        ; clock       ; 0.000        ; 0.040      ; 0.321      ;
; 0.200 ; res_cnt[2]                                                    ; res_cnt[0]                                                    ; clock        ; clock       ; 0.000        ; 0.040      ; 0.324      ;
; 0.201 ; UartMain:u|Sender:Sender|cntReg[7]                            ; UartMain:u|Sender:Sender|cntReg[7]                            ; clock        ; clock       ; 0.000        ; 0.040      ; 0.325      ;
; 0.202 ; res_cnt[2]                                                    ; res_reg1                                                      ; clock        ; clock       ; 0.000        ; 0.040      ; 0.326      ;
; 0.202 ; res_cnt[0]                                                    ; res_cnt[2]                                                    ; clock        ; clock       ; 0.000        ; 0.040      ; 0.326      ;
; 0.265 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.229      ; 0.578      ;
; 0.268 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.229      ; 0.581      ;
; 0.283 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[1]      ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[0]      ; clock        ; clock       ; 0.000        ; 0.047      ; 0.414      ;
; 0.288 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.047      ; 0.419      ;
; 0.289 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.047      ; 0.420      ;
; 0.293 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.417      ;
; 0.294 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.418      ;
; 0.294 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.418      ;
; 0.294 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[7]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[7]        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.418      ;
; 0.294 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.418      ;
; 0.295 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[4]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[4]        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.419      ;
; 0.295 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[5]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[5]        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.419      ;
; 0.295 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[16]       ; clock        ; clock       ; 0.000        ; 0.040      ; 0.419      ;
; 0.296 ; UartMain:u|Sender:Sender|cntReg[4]                            ; UartMain:u|Sender:Sender|cntReg[4]                            ; clock        ; clock       ; 0.000        ; 0.040      ; 0.420      ;
; 0.296 ; UartMain:u|Sender:Sender|cntReg[5]                            ; UartMain:u|Sender:Sender|cntReg[5]                            ; clock        ; clock       ; 0.000        ; 0.040      ; 0.420      ;
; 0.296 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.420      ;
; 0.296 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.420      ;
; 0.297 ; UartMain:u|Sender:Sender|cntReg[6]                            ; UartMain:u|Sender:Sender|cntReg[6]                            ; clock        ; clock       ; 0.000        ; 0.040      ; 0.421      ;
; 0.300 ; res_cnt[1]                                                    ; res_cnt[2]                                                    ; clock        ; clock       ; 0.000        ; 0.040      ; 0.424      ;
; 0.301 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10]       ; clock        ; clock       ; 0.000        ; 0.040      ; 0.425      ;
; 0.302 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11]       ; clock        ; clock       ; 0.000        ; 0.040      ; 0.426      ;
; 0.303 ; res_cnt[0]                                                    ; res_cnt[1]                                                    ; clock        ; clock       ; 0.000        ; 0.040      ; 0.427      ;
; 0.303 ; res_cnt[1]                                                    ; res_cnt[0]                                                    ; clock        ; clock       ; 0.000        ; 0.040      ; 0.427      ;
; 0.304 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.428      ;
; 0.305 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|cntReg[1]                            ; clock        ; clock       ; 0.000        ; 0.040      ; 0.429      ;
; 0.306 ; UartMain:u|Sender:Sender|cntReg[0]                            ; UartMain:u|Sender:Sender|cntReg[0]                            ; clock        ; clock       ; 0.000        ; 0.040      ; 0.430      ;
; 0.307 ; UartMain:u|Sender:Sender|cntReg[3]                            ; UartMain:u|Sender:Sender|cntReg[3]                            ; clock        ; clock       ; 0.000        ; 0.040      ; 0.431      ;
; 0.308 ; UartMain:u|Sender:Sender|cntReg[2]                            ; UartMain:u|Sender:Sender|cntReg[2]                            ; clock        ; clock       ; 0.000        ; 0.040      ; 0.432      ;
; 0.321 ; res_cnt[1]                                                    ; res_reg1                                                      ; clock        ; clock       ; 0.000        ; 0.040      ; 0.445      ;
; 0.323 ; res_cnt[0]                                                    ; res_reg1                                                      ; clock        ; clock       ; 0.000        ; 0.040      ; 0.447      ;
; 0.331 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[0]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|bitsReg[1]       ; clock        ; clock       ; 0.000        ; 0.040      ; 0.455      ;
; 0.367 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12]       ; clock        ; clock       ; 0.000        ; 0.040      ; 0.491      ;
; 0.367 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14]       ; clock        ; clock       ; 0.000        ; 0.040      ; 0.491      ;
; 0.372 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[13]       ; clock        ; clock       ; 0.000        ; 0.040      ; 0.496      ;
; 0.372 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15]       ; clock        ; clock       ; 0.000        ; 0.040      ; 0.496      ;
; 0.392 ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[5] ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[6]      ; clock        ; clock       ; 0.000        ; 0.221      ; 0.697      ;
; 0.394 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[3]      ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[2]      ; clock        ; clock       ; 0.000        ; 0.047      ; 0.525      ;
; 0.394 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.229      ; 0.707      ;
; 0.395 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[5]      ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[4]      ; clock        ; clock       ; 0.000        ; 0.047      ; 0.526      ;
; 0.395 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[6]      ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[5]      ; clock        ; clock       ; 0.000        ; 0.047      ; 0.526      ;
; 0.396 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[8]      ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[7]      ; clock        ; clock       ; 0.000        ; 0.047      ; 0.527      ;
; 0.397 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[15]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.229      ; 0.710      ;
; 0.399 ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|stateReg   ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[8]      ; clock        ; clock       ; 0.000        ; 0.221      ; 0.704      ;
; 0.403 ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|stateReg   ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[0]      ; clock        ; clock       ; 0.000        ; 0.221      ; 0.708      ;
; 0.403 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.229      ; 0.716      ;
; 0.406 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[14]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.229      ; 0.719      ;
; 0.427 ; int_res                                                       ; UartMain:u|Sender:Sender|cntReg[1]                            ; clock        ; clock       ; 0.000        ; 0.042      ; 0.553      ;
; 0.427 ; int_res                                                       ; UartMain:u|Sender:Sender|cntReg[2]                            ; clock        ; clock       ; 0.000        ; 0.042      ; 0.553      ;
; 0.427 ; int_res                                                       ; UartMain:u|Sender:Sender|cntReg[3]                            ; clock        ; clock       ; 0.000        ; 0.042      ; 0.553      ;
; 0.427 ; int_res                                                       ; UartMain:u|Sender:Sender|cntReg[4]                            ; clock        ; clock       ; 0.000        ; 0.042      ; 0.553      ;
; 0.427 ; int_res                                                       ; UartMain:u|Sender:Sender|cntReg[7]                            ; clock        ; clock       ; 0.000        ; 0.042      ; 0.553      ;
; 0.427 ; int_res                                                       ; UartMain:u|Sender:Sender|cntReg[6]                            ; clock        ; clock       ; 0.000        ; 0.042      ; 0.553      ;
; 0.427 ; int_res                                                       ; UartMain:u|Sender:Sender|cntReg[5]                            ; clock        ; clock       ; 0.000        ; 0.042      ; 0.553      ;
; 0.427 ; int_res                                                       ; UartMain:u|Sender:Sender|cntReg[0]                            ; clock        ; clock       ; 0.000        ; 0.042      ; 0.553      ;
; 0.437 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[18]       ; clock        ; clock       ; 0.000        ; 0.047      ; 0.568      ;
; 0.437 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[7]      ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[6]      ; clock        ; clock       ; 0.000        ; 0.047      ; 0.568      ;
; 0.438 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[4]      ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[3]      ; clock        ; clock       ; 0.000        ; 0.047      ; 0.569      ;
; 0.441 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[2]      ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|shiftReg[1]      ; clock        ; clock       ; 0.000        ; 0.047      ; 0.572      ;
; 0.442 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[7]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.566      ;
; 0.443 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[5]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.567      ;
; 0.444 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.568      ;
; 0.444 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[4]        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.568      ;
; 0.445 ; UartMain:u|Sender:Sender|cntReg[5]                            ; UartMain:u|Sender:Sender|cntReg[6]                            ; clock        ; clock       ; 0.000        ; 0.040      ; 0.569      ;
; 0.450 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[1] ; clock        ; clock       ; 0.000        ; 0.044      ; 0.578      ;
; 0.450 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[0] ; clock        ; clock       ; 0.000        ; 0.044      ; 0.578      ;
; 0.450 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[10]       ; clock        ; clock       ; 0.000        ; 0.031      ; 0.565      ;
; 0.450 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[12]       ; clock        ; clock       ; 0.000        ; 0.040      ; 0.574      ;
; 0.451 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[6] ; clock        ; clock       ; 0.000        ; 0.044      ; 0.579      ;
; 0.451 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[4] ; clock        ; clock       ; 0.000        ; 0.044      ; 0.579      ;
; 0.452 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[2] ; clock        ; clock       ; 0.000        ; 0.044      ; 0.580      ;
; 0.452 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[3] ; clock        ; clock       ; 0.000        ; 0.044      ; 0.580      ;
; 0.453 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|BufferedTx:tx|Buffer:buf_|dataReg[5] ; clock        ; clock       ; 0.000        ; 0.044      ; 0.581      ;
; 0.453 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[9]        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.577      ;
; 0.453 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[7]        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.577      ;
; 0.453 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[1]        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.577      ;
; 0.453 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[3]        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.577      ;
; 0.454 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[4]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[5]        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.578      ;
; 0.454 ; UartMain:u|Sender:Sender|cntReg[4]                            ; UartMain:u|Sender:Sender|cntReg[5]                            ; clock        ; clock       ; 0.000        ; 0.040      ; 0.578      ;
; 0.454 ; UartMain:u|Sender:Sender|cntReg[1]                            ; UartMain:u|Sender:Sender|cntReg[2]                            ; clock        ; clock       ; 0.000        ; 0.040      ; 0.578      ;
; 0.455 ; UartMain:u|Sender:Sender|cntReg[6]                            ; UartMain:u|Sender:Sender|cntReg[7]                            ; clock        ; clock       ; 0.000        ; 0.040      ; 0.579      ;
; 0.456 ; UartMain:u|Sender:Sender|cntReg[3]                            ; UartMain:u|Sender:Sender|cntReg[4]                            ; clock        ; clock       ; 0.000        ; 0.040      ; 0.580      ;
; 0.456 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[11]       ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[17]       ; clock        ; clock       ; 0.000        ; 0.229      ; 0.769      ;
; 0.456 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[6]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[8]        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.580      ;
; 0.456 ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[0]        ; UartMain:u|Sender:Sender|BufferedTx:tx|Tx:tx|cntReg[2]        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.580      ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.888   ; 0.183 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -2.888   ; 0.183 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -109.76  ; 0.0   ; 0.0      ; 0.0     ; -74.278             ;
;  clock           ; -109.760 ; 0.000 ; N/A      ; N/A     ; -74.278             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; txd           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rxd                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clock                   ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.151 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.151 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.76e-08 V                   ; 3.11 V              ; -0.0327 V           ; 0.192 V                              ; 0.17 V                               ; 1.06e-09 s                  ; 1.04e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.76e-08 V                  ; 3.11 V             ; -0.0327 V          ; 0.192 V                             ; 0.17 V                              ; 1.06e-09 s                 ; 1.04e-09 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.03e-06 V                   ; 3.09 V              ; -0.0148 V           ; 0.119 V                              ; 0.208 V                              ; 1.27e-09 s                  ; 1.27e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.03e-06 V                  ; 3.09 V             ; -0.0148 V          ; 0.119 V                             ; 0.208 V                             ; 1.27e-09 s                 ; 1.27e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1279     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1279     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clock  ; clock ; Base ; Constrained ;
+--------+-------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; txd         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; txd         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
    Info: Processing started: Mon Feb 28 21:34:51 2022
Info: Command: quartus_sta uart -c uart
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.888
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.888            -109.760 clock 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.403               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -73.675 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.533
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.533             -94.510 clock 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.355               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -73.675 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.874
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.874             -27.943 clock 
Info (332146): Worst-case hold slack is 0.183
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.183               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -74.278 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 892 megabytes
    Info: Processing ended: Mon Feb 28 21:34:52 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


