{
  "stdins": [],
  "stdouts": [
    "verilog1.sv"
  ],
  "inputs": [
    "calyx.futil"
  ],
  "outputs": [
    "verilog1.sv"
  ],
  "ast": {
    "assigns": [
      {
        "vars": [
          "verilog1.sv"
        ],
        "value": {
          "name": "calyx-to-verilog",
          "args": [
            "calyx.futil"
          ]
        }
      }
    ]
  }
}
