在[[集成电路|集成电路]]设计中，'''VerilogCSP'''是[[Verilog|Verilog]][[硬件描述语言|硬件描述语言]]的一个[[宏|宏]]，目的是为了支持[[通信顺序进程|通信顺序进程]]（CSP）。这个宏可以用来进行[[同步电路|同步数字电路]]的设计。 VerilogCSP还可以描述非线性[[流水线_(计算机)|流水线]]结构高级别通道的时间属性，正向或负向的时间延迟，最小循环时间等。

== 外部链接 ==
* [https://web.archive.org/web/20120205001138/http://jungfrau.usc.edu/new/research/current/verilogcsp/index.html VerilogCSP Homepage]

[[Category:集成电路|V]]
[[Category:硬件描述语言|V]]