# Reproductor de Audio Digital (I2S + SPI Flash) en FPGA

Este proyecto implementa un sistema capaz de reproducir audio digital **mono** de 16 bits a **22.05 kHz**, utilizando una memoria **SPI Flash** como fuente de datos y un **DAC MAX98357A** como salida de audio mediante el protocolo **I2S**.

**Plataforma:** FPGA Colorlight 5A-75E (Lattice ECP5)  
**Lenguaje:** Verilog HDL  
**Herramientas:** Yosys, Nextpnr, OpenFPGALoader, GTKWave  

---

## Arquitectura del Sistema

El dise√±o se desarroll√≥ con una estructura modular para facilitar la depuraci√≥n y mantener la estabilidad de las se√±ales. Se separ√≥ la l√≥gica de control del flujo de datos para evitar interferencias entre ambos procesos.

### Diagrama General

![Diagrama de Bloques del Sistema de Audio](./Diagramas/Topmoduleinternals.drawio.png)

*(Fig. 3 ‚Äì Estructura general del sistema de reproducci√≥n de audio)*

### Flujo Simplificado
`SPI Flash` ‚Üí **[Lector SPI]** ‚Üí **[Ensamblador de Bytes]** ‚Üí **[FIFO]** ‚Üí **[Transmisor I2S]** ‚Üí `DAC`

### Descripci√≥n de los m√≥dulos

1. **Lector SPI (`spi_flash_reader`):** Controla la lectura de la memoria Flash W25Qxx mediante una FSM que env√≠a el comando `0x03`.  
2. **Ensamblador (`byte_assembler`):** Combina dos bytes consecutivos de 8 bits para formar una muestra de audio de 16 bits (Little Endian).  
3. **FIFO (`fifo_top`):** Act√∫a como buffer intermedio entre la lectura (r√°pida y por r√°fagas) y la reproducci√≥n (constante y lenta).  
4. **Transmisor I2S (`i2s_tx`):** Genera las se√±ales `BCLK` y `LRC` y serializa los datos hacia el DAC.

---

## Cambios y Ajustes T√©cnicos

Durante la etapa de pruebas se detectaron algunos problemas de hardware que llevaron a realizar varias mejoras en el dise√±o final:

### 1. Temporizador de arranque
**Problema:** Al encender la FPGA se escuchaba un ruido fuerte o est√°tica.  
**Causa:** La memoria Flash a√∫n no estaba lista cuando la FPGA intentaba leerla.  
**Soluci√≥n:** Se agreg√≥ un temporizador de **40 ms** en `top.v` que mantiene el sistema en espera antes de activar el `Chip Select`. Con esto, el ruido desapareci√≥ y la lectura se volvi√≥ estable.

### 2. Separaci√≥n de control y flujo de datos
Se dividieron los m√≥dulos complejos (SPI e I2S) en dos archivos: `_control.v` (FSM) y `_datapath.v` (registros y contadores).  
Esto permiti√≥ analizar los tiempos de reloj del datapath de forma independiente, logrando un `BCLK` limpio y sin glitches.

### 3. Sincronizaci√≥n matem√°tica del I2S
Se reemplaz√≥ la generaci√≥n del reloj por estados por un contador exacto (`LIMIT = 18`), calculado a partir del reloj base de 25 MHz:

> 25 MHz / (22 050 Hz √ó 32 bits √ó 2 canales) ‚âà 17.7 ‚Üí redondeado a 18 ciclos.

---

## Simulaci√≥n y Verificaci√≥n

Se realizaron simulaciones funcionales con `make sim` para verificar el comportamiento del sistema antes de la s√≠ntesis.

### Configuraci√≥n de simulaci√≥n
El archivo **`sim/vista_final.gtkw`** organiza las se√±ales por colores y m√≥dulos. Puede abrirse directamente en **GTKWave**.

### 1. Inicio de transmisi√≥n (SPI)
La siguiente captura muestra el **temporizador de 40 ms**, durante el cual `cs_n` se mantiene alto hasta que la Flash est√° lista:

![Simulaci√≥n Inicio SPI](sim_inicio.png)  
*(Fig. 1 ‚Äì Activaci√≥n de la lectura despu√©s del retardo de arranque)*

### 2. Protocolo I2S
Se comprob√≥ que por cada ciclo de `i2s_lrc` (selecci√≥n de canal) se generan **32 ciclos de `i2s_bclk`**, cumpliendo el est√°ndar I2S. Los datos (`i2s_din`) cambian en el flanco descendente de `BCLK`.

![Simulaci√≥n Protocolo I2S](sim_audio.png)  
*(Fig. 2 ‚Äì Generaci√≥n de relojes y transmisi√≥n de datos al DAC)*

---

## Conversi√≥n del Audio (`ffmpeg`)

El sistema requiere un archivo binario crudo (raw binary) con el siguiente formato:  
**PCM 16 bits, mono, 22 050 Hz.**

Si el audio se escucha muy fuerte, se recomienda aplicar un filtro de volumen al convertirlo:

```bash
sudo apt install ffmpeg
ffmpeg -i cancion.mp3 -filter:a "volume=0.6" -f s16le -ac 1 -ar 22050 -acodec pcm_s16le audio.bin
```


El sistema requiere que el archivo de audio est√© en formato binario crudo (raw binary) con las siguientes especificaciones exactas: **PCM, 16 bits, Mono y 22050 Hz.**

Si no se aplica el filtro de volumen, el audio digital puede sonar saturado y fuerte en el parlante.

Para convertir un archivo de audio (ej: `cancion.mp3`) al archivo requerido (`audio.bin`), ejecute el siguiente comando en la terminal (requiere tener `ffmpeg` instalado):

```bash
sudo apt install ffmpeg  
ffmpeg -i cancion.mp3 -filter:a "volume=0.6" -f s16le -ac 1 -ar 22050 -acodec pcm_s16le audio.bin

```

 ## üîåConexiones (Pinout)


Las conexiones f√≠sicas se realizan en el conector J1 de la Colorlight 5A-75E:


| Se√±al | Pin FPGA | Conexi√≥n DAC (MAX98357A) | Descripci√≥n |

| :--- | :--- | :--- | :--- |

| **i2s_bclk** | `C4` | **BCLK** | Reloj de Bit |

| **i2s_lrc** | `D4` | **LRC / LRCLK** | Selecci√≥n de Canal (Word Select) |

| **i2s_din** | `E4` | **DIN** | Entrada de Datos Serial |

| **GND** | `GND` | **GND** | Tierra Com√∫n |

| **VCC** | `5V` | **VIN** | Alimentaci√≥n |


---


##  Instrucciones de Ejecuci√≥n


Este proyecto est√° automatizado mediante un `Makefile`.


1.  **Limpieza del proyecto:**

    ```bash

    make clean

    ```


2.  **S√≠ntesis y Generaci√≥n de Bitstream:**

    ```bash

    make syn

    ```


3.  **Carga del Archivo de Audio:**

    *Importante:* Este comando desbloquea los sectores de la Flash y carga el archivo `audio.bin` en la direcci√≥n `0x200000`.

    ```bash

    make load-audio

    ```


4.  **Configuraci√≥n de la FPGA:**

    ```bash

    make config

    ``` 
## Video final del prototipo funcionando

https://youtu.be/m0pJglNk4Ic?si=bd356dDi5KDWL8jd
