TimeQuest Timing Analyzer report for memoriaram
Fri Oct 26 12:44:07 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; memoriaram                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                          ;
+-----------+-----------------+------------+-------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                  ;
+-----------+-----------------+------------+-------------------------------------------------------+
; 325.1 MHz ; 195.01 MHz      ; clk        ; limit due to high minimum pulse width violation (tch) ;
+-----------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.076 ; -53.976       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 2.786 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.064 ; -278.207              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                        ;
+--------+----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                              ; To Node                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.076 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg0  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg1  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg2  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg3  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg4  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg5  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg6  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg7  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg8  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg9  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg10 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg11 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg12 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg13 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a13~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg14 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a14~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg15 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a15~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg16 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a16~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg17 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a17~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg18 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a18~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg19 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a19~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg20 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a20~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg21 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a21~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg22 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a22~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg23 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a23~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg24 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a24~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg25 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a25~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
+--------+----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                        ;
+-------+----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                              ; To Node                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.786 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg0  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg1  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg2  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg3  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg4  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg5  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg6  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg7  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg8  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg9  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg10 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg11 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg12 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg13 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a13~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg14 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a14~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg15 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a15~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg16 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a16~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg17 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a17~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg18 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a18~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg19 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a19~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg20 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a20~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg21 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a21~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg22 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a22~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg23 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a23~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg24 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a24~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg25 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a25~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
+-------+----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a17~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; address[*]   ; clk        ; 3.893  ; 3.893  ; Rise       ; clk             ;
;  address[0]  ; clk        ; 3.867  ; 3.867  ; Rise       ; clk             ;
;  address[1]  ; clk        ; 3.842  ; 3.842  ; Rise       ; clk             ;
;  address[2]  ; clk        ; 3.893  ; 3.893  ; Rise       ; clk             ;
;  address[3]  ; clk        ; 3.841  ; 3.841  ; Rise       ; clk             ;
;  address[4]  ; clk        ; 3.770  ; 3.770  ; Rise       ; clk             ;
;  address[5]  ; clk        ; 3.879  ; 3.879  ; Rise       ; clk             ;
;  address[6]  ; clk        ; 3.832  ; 3.832  ; Rise       ; clk             ;
; data_in[*]   ; clk        ; 4.609  ; 4.609  ; Rise       ; clk             ;
;  data_in[0]  ; clk        ; -0.419 ; -0.419 ; Rise       ; clk             ;
;  data_in[1]  ; clk        ; 3.796  ; 3.796  ; Rise       ; clk             ;
;  data_in[2]  ; clk        ; 4.475  ; 4.475  ; Rise       ; clk             ;
;  data_in[3]  ; clk        ; 3.833  ; 3.833  ; Rise       ; clk             ;
;  data_in[4]  ; clk        ; 3.844  ; 3.844  ; Rise       ; clk             ;
;  data_in[5]  ; clk        ; 4.180  ; 4.180  ; Rise       ; clk             ;
;  data_in[6]  ; clk        ; 4.231  ; 4.231  ; Rise       ; clk             ;
;  data_in[7]  ; clk        ; 4.181  ; 4.181  ; Rise       ; clk             ;
;  data_in[8]  ; clk        ; 4.102  ; 4.102  ; Rise       ; clk             ;
;  data_in[9]  ; clk        ; 3.925  ; 3.925  ; Rise       ; clk             ;
;  data_in[10] ; clk        ; 4.219  ; 4.219  ; Rise       ; clk             ;
;  data_in[11] ; clk        ; 4.123  ; 4.123  ; Rise       ; clk             ;
;  data_in[12] ; clk        ; 4.255  ; 4.255  ; Rise       ; clk             ;
;  data_in[13] ; clk        ; 4.173  ; 4.173  ; Rise       ; clk             ;
;  data_in[14] ; clk        ; 4.207  ; 4.207  ; Rise       ; clk             ;
;  data_in[15] ; clk        ; 3.848  ; 3.848  ; Rise       ; clk             ;
;  data_in[16] ; clk        ; 4.344  ; 4.344  ; Rise       ; clk             ;
;  data_in[17] ; clk        ; 4.217  ; 4.217  ; Rise       ; clk             ;
;  data_in[18] ; clk        ; 3.920  ; 3.920  ; Rise       ; clk             ;
;  data_in[19] ; clk        ; 4.165  ; 4.165  ; Rise       ; clk             ;
;  data_in[20] ; clk        ; 4.609  ; 4.609  ; Rise       ; clk             ;
;  data_in[21] ; clk        ; 4.478  ; 4.478  ; Rise       ; clk             ;
;  data_in[22] ; clk        ; 3.842  ; 3.842  ; Rise       ; clk             ;
;  data_in[23] ; clk        ; 4.205  ; 4.205  ; Rise       ; clk             ;
;  data_in[24] ; clk        ; 4.351  ; 4.351  ; Rise       ; clk             ;
;  data_in[25] ; clk        ; 3.853  ; 3.853  ; Rise       ; clk             ;
; we           ; clk        ; -0.205 ; -0.205 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; address[*]   ; clk        ; -3.444 ; -3.444 ; Rise       ; clk             ;
;  address[0]  ; clk        ; -3.541 ; -3.541 ; Rise       ; clk             ;
;  address[1]  ; clk        ; -3.516 ; -3.516 ; Rise       ; clk             ;
;  address[2]  ; clk        ; -3.567 ; -3.567 ; Rise       ; clk             ;
;  address[3]  ; clk        ; -3.515 ; -3.515 ; Rise       ; clk             ;
;  address[4]  ; clk        ; -3.444 ; -3.444 ; Rise       ; clk             ;
;  address[5]  ; clk        ; -3.553 ; -3.553 ; Rise       ; clk             ;
;  address[6]  ; clk        ; -3.506 ; -3.506 ; Rise       ; clk             ;
; data_in[*]   ; clk        ; 0.709  ; 0.709  ; Rise       ; clk             ;
;  data_in[0]  ; clk        ; 0.709  ; 0.709  ; Rise       ; clk             ;
;  data_in[1]  ; clk        ; -3.506 ; -3.506 ; Rise       ; clk             ;
;  data_in[2]  ; clk        ; -4.185 ; -4.185 ; Rise       ; clk             ;
;  data_in[3]  ; clk        ; -3.543 ; -3.543 ; Rise       ; clk             ;
;  data_in[4]  ; clk        ; -3.554 ; -3.554 ; Rise       ; clk             ;
;  data_in[5]  ; clk        ; -3.890 ; -3.890 ; Rise       ; clk             ;
;  data_in[6]  ; clk        ; -3.941 ; -3.941 ; Rise       ; clk             ;
;  data_in[7]  ; clk        ; -3.891 ; -3.891 ; Rise       ; clk             ;
;  data_in[8]  ; clk        ; -3.812 ; -3.812 ; Rise       ; clk             ;
;  data_in[9]  ; clk        ; -3.635 ; -3.635 ; Rise       ; clk             ;
;  data_in[10] ; clk        ; -3.929 ; -3.929 ; Rise       ; clk             ;
;  data_in[11] ; clk        ; -3.833 ; -3.833 ; Rise       ; clk             ;
;  data_in[12] ; clk        ; -3.965 ; -3.965 ; Rise       ; clk             ;
;  data_in[13] ; clk        ; -3.883 ; -3.883 ; Rise       ; clk             ;
;  data_in[14] ; clk        ; -3.917 ; -3.917 ; Rise       ; clk             ;
;  data_in[15] ; clk        ; -3.558 ; -3.558 ; Rise       ; clk             ;
;  data_in[16] ; clk        ; -4.054 ; -4.054 ; Rise       ; clk             ;
;  data_in[17] ; clk        ; -3.927 ; -3.927 ; Rise       ; clk             ;
;  data_in[18] ; clk        ; -3.630 ; -3.630 ; Rise       ; clk             ;
;  data_in[19] ; clk        ; -3.875 ; -3.875 ; Rise       ; clk             ;
;  data_in[20] ; clk        ; -4.319 ; -4.319 ; Rise       ; clk             ;
;  data_in[21] ; clk        ; -4.188 ; -4.188 ; Rise       ; clk             ;
;  data_in[22] ; clk        ; -3.552 ; -3.552 ; Rise       ; clk             ;
;  data_in[23] ; clk        ; -3.915 ; -3.915 ; Rise       ; clk             ;
;  data_in[24] ; clk        ; -4.061 ; -4.061 ; Rise       ; clk             ;
;  data_in[25] ; clk        ; -3.563 ; -3.563 ; Rise       ; clk             ;
; we           ; clk        ; 0.495  ; 0.495  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; data_out[*]   ; clk        ; 11.805 ; 11.805 ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 11.370 ; 11.370 ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 11.102 ; 11.102 ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 11.070 ; 11.070 ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 11.046 ; 11.046 ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 11.456 ; 11.456 ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 10.981 ; 10.981 ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 11.398 ; 11.398 ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 11.021 ; 11.021 ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 11.394 ; 11.394 ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 11.341 ; 11.341 ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 11.805 ; 11.805 ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 11.305 ; 11.305 ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 11.045 ; 11.045 ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 11.410 ; 11.410 ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 11.407 ; 11.407 ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 10.996 ; 10.996 ; Rise       ; clk             ;
;  data_out[16] ; clk        ; 11.356 ; 11.356 ; Rise       ; clk             ;
;  data_out[17] ; clk        ; 11.267 ; 11.267 ; Rise       ; clk             ;
;  data_out[18] ; clk        ; 11.373 ; 11.373 ; Rise       ; clk             ;
;  data_out[19] ; clk        ; 11.371 ; 11.371 ; Rise       ; clk             ;
;  data_out[20] ; clk        ; 11.073 ; 11.073 ; Rise       ; clk             ;
;  data_out[21] ; clk        ; 11.393 ; 11.393 ; Rise       ; clk             ;
;  data_out[22] ; clk        ; 11.035 ; 11.035 ; Rise       ; clk             ;
;  data_out[23] ; clk        ; 11.360 ; 11.360 ; Rise       ; clk             ;
;  data_out[24] ; clk        ; 11.014 ; 11.014 ; Rise       ; clk             ;
;  data_out[25] ; clk        ; 10.998 ; 10.998 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; data_out[*]   ; clk        ; 10.981 ; 10.981 ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 11.370 ; 11.370 ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 11.102 ; 11.102 ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 11.070 ; 11.070 ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 11.046 ; 11.046 ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 11.456 ; 11.456 ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 10.981 ; 10.981 ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 11.398 ; 11.398 ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 11.021 ; 11.021 ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 11.394 ; 11.394 ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 11.341 ; 11.341 ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 11.805 ; 11.805 ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 11.305 ; 11.305 ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 11.045 ; 11.045 ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 11.410 ; 11.410 ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 11.407 ; 11.407 ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 10.996 ; 10.996 ; Rise       ; clk             ;
;  data_out[16] ; clk        ; 11.356 ; 11.356 ; Rise       ; clk             ;
;  data_out[17] ; clk        ; 11.267 ; 11.267 ; Rise       ; clk             ;
;  data_out[18] ; clk        ; 11.373 ; 11.373 ; Rise       ; clk             ;
;  data_out[19] ; clk        ; 11.371 ; 11.371 ; Rise       ; clk             ;
;  data_out[20] ; clk        ; 11.073 ; 11.073 ; Rise       ; clk             ;
;  data_out[21] ; clk        ; 11.393 ; 11.393 ; Rise       ; clk             ;
;  data_out[22] ; clk        ; 11.035 ; 11.035 ; Rise       ; clk             ;
;  data_out[23] ; clk        ; 11.360 ; 11.360 ; Rise       ; clk             ;
;  data_out[24] ; clk        ; 11.014 ; 11.014 ; Rise       ; clk             ;
;  data_out[25] ; clk        ; 10.998 ; 10.998 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.460 ; -37.960       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 2.321 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.627 ; -219.398              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                        ;
+--------+----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                              ; To Node                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg0  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg1  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg2  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg3  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg4  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg5  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg6  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg7  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg8  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg9  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg10 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg11 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg12 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg13 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a13~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg14 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a14~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg15 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a15~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg16 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a16~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg17 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a17~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg18 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a18~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg19 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a19~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg20 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a20~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg21 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a21~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg22 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a22~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg23 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a23~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg24 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a24~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg25 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a25~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
+--------+----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                        ;
+-------+----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                              ; To Node                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.321 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg0  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg1  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg2  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg3  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg4  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg5  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg6  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg7  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg8  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg9  ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg10 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg11 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg12 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg13 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a13~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg14 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a14~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg15 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a15~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg16 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a16~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg17 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a17~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg18 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a18~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg19 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a19~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg20 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a20~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg21 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a21~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg22 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a22~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg23 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a23~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg24 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a24~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg25 ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a25~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
+-------+----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~portb_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a0~portb_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:my_ram_rtl_0|altsyncram_fji1:auto_generated|ram_block1a17~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; address[*]   ; clk        ; 1.749  ; 1.749  ; Rise       ; clk             ;
;  address[0]  ; clk        ; 1.734  ; 1.734  ; Rise       ; clk             ;
;  address[1]  ; clk        ; 1.736  ; 1.736  ; Rise       ; clk             ;
;  address[2]  ; clk        ; 1.749  ; 1.749  ; Rise       ; clk             ;
;  address[3]  ; clk        ; 1.735  ; 1.735  ; Rise       ; clk             ;
;  address[4]  ; clk        ; 1.684  ; 1.684  ; Rise       ; clk             ;
;  address[5]  ; clk        ; 1.748  ; 1.748  ; Rise       ; clk             ;
;  address[6]  ; clk        ; 1.716  ; 1.716  ; Rise       ; clk             ;
; data_in[*]   ; clk        ; 2.065  ; 2.065  ; Rise       ; clk             ;
;  data_in[0]  ; clk        ; -0.733 ; -0.733 ; Rise       ; clk             ;
;  data_in[1]  ; clk        ; 1.696  ; 1.696  ; Rise       ; clk             ;
;  data_in[2]  ; clk        ; 1.974  ; 1.974  ; Rise       ; clk             ;
;  data_in[3]  ; clk        ; 1.718  ; 1.718  ; Rise       ; clk             ;
;  data_in[4]  ; clk        ; 1.723  ; 1.723  ; Rise       ; clk             ;
;  data_in[5]  ; clk        ; 1.839  ; 1.839  ; Rise       ; clk             ;
;  data_in[6]  ; clk        ; 1.901  ; 1.901  ; Rise       ; clk             ;
;  data_in[7]  ; clk        ; 1.857  ; 1.857  ; Rise       ; clk             ;
;  data_in[8]  ; clk        ; 1.815  ; 1.815  ; Rise       ; clk             ;
;  data_in[9]  ; clk        ; 1.765  ; 1.765  ; Rise       ; clk             ;
;  data_in[10] ; clk        ; 1.884  ; 1.884  ; Rise       ; clk             ;
;  data_in[11] ; clk        ; 1.841  ; 1.841  ; Rise       ; clk             ;
;  data_in[12] ; clk        ; 1.896  ; 1.896  ; Rise       ; clk             ;
;  data_in[13] ; clk        ; 1.864  ; 1.864  ; Rise       ; clk             ;
;  data_in[14] ; clk        ; 1.850  ; 1.850  ; Rise       ; clk             ;
;  data_in[15] ; clk        ; 1.728  ; 1.728  ; Rise       ; clk             ;
;  data_in[16] ; clk        ; 1.966  ; 1.966  ; Rise       ; clk             ;
;  data_in[17] ; clk        ; 1.898  ; 1.898  ; Rise       ; clk             ;
;  data_in[18] ; clk        ; 1.747  ; 1.747  ; Rise       ; clk             ;
;  data_in[19] ; clk        ; 1.855  ; 1.855  ; Rise       ; clk             ;
;  data_in[20] ; clk        ; 2.065  ; 2.065  ; Rise       ; clk             ;
;  data_in[21] ; clk        ; 1.970  ; 1.970  ; Rise       ; clk             ;
;  data_in[22] ; clk        ; 1.735  ; 1.735  ; Rise       ; clk             ;
;  data_in[23] ; clk        ; 1.878  ; 1.878  ; Rise       ; clk             ;
;  data_in[24] ; clk        ; 1.973  ; 1.973  ; Rise       ; clk             ;
;  data_in[25] ; clk        ; 1.735  ; 1.735  ; Rise       ; clk             ;
; we           ; clk        ; -0.642 ; -0.642 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; address[*]   ; clk        ; -1.541 ; -1.541 ; Rise       ; clk             ;
;  address[0]  ; clk        ; -1.591 ; -1.591 ; Rise       ; clk             ;
;  address[1]  ; clk        ; -1.593 ; -1.593 ; Rise       ; clk             ;
;  address[2]  ; clk        ; -1.606 ; -1.606 ; Rise       ; clk             ;
;  address[3]  ; clk        ; -1.592 ; -1.592 ; Rise       ; clk             ;
;  address[4]  ; clk        ; -1.541 ; -1.541 ; Rise       ; clk             ;
;  address[5]  ; clk        ; -1.605 ; -1.605 ; Rise       ; clk             ;
;  address[6]  ; clk        ; -1.573 ; -1.573 ; Rise       ; clk             ;
; data_in[*]   ; clk        ; 0.872  ; 0.872  ; Rise       ; clk             ;
;  data_in[0]  ; clk        ; 0.872  ; 0.872  ; Rise       ; clk             ;
;  data_in[1]  ; clk        ; -1.557 ; -1.557 ; Rise       ; clk             ;
;  data_in[2]  ; clk        ; -1.835 ; -1.835 ; Rise       ; clk             ;
;  data_in[3]  ; clk        ; -1.579 ; -1.579 ; Rise       ; clk             ;
;  data_in[4]  ; clk        ; -1.584 ; -1.584 ; Rise       ; clk             ;
;  data_in[5]  ; clk        ; -1.700 ; -1.700 ; Rise       ; clk             ;
;  data_in[6]  ; clk        ; -1.762 ; -1.762 ; Rise       ; clk             ;
;  data_in[7]  ; clk        ; -1.718 ; -1.718 ; Rise       ; clk             ;
;  data_in[8]  ; clk        ; -1.676 ; -1.676 ; Rise       ; clk             ;
;  data_in[9]  ; clk        ; -1.626 ; -1.626 ; Rise       ; clk             ;
;  data_in[10] ; clk        ; -1.745 ; -1.745 ; Rise       ; clk             ;
;  data_in[11] ; clk        ; -1.702 ; -1.702 ; Rise       ; clk             ;
;  data_in[12] ; clk        ; -1.757 ; -1.757 ; Rise       ; clk             ;
;  data_in[13] ; clk        ; -1.725 ; -1.725 ; Rise       ; clk             ;
;  data_in[14] ; clk        ; -1.711 ; -1.711 ; Rise       ; clk             ;
;  data_in[15] ; clk        ; -1.589 ; -1.589 ; Rise       ; clk             ;
;  data_in[16] ; clk        ; -1.827 ; -1.827 ; Rise       ; clk             ;
;  data_in[17] ; clk        ; -1.759 ; -1.759 ; Rise       ; clk             ;
;  data_in[18] ; clk        ; -1.608 ; -1.608 ; Rise       ; clk             ;
;  data_in[19] ; clk        ; -1.716 ; -1.716 ; Rise       ; clk             ;
;  data_in[20] ; clk        ; -1.926 ; -1.926 ; Rise       ; clk             ;
;  data_in[21] ; clk        ; -1.831 ; -1.831 ; Rise       ; clk             ;
;  data_in[22] ; clk        ; -1.596 ; -1.596 ; Rise       ; clk             ;
;  data_in[23] ; clk        ; -1.739 ; -1.739 ; Rise       ; clk             ;
;  data_in[24] ; clk        ; -1.834 ; -1.834 ; Rise       ; clk             ;
;  data_in[25] ; clk        ; -1.596 ; -1.596 ; Rise       ; clk             ;
; we           ; clk        ; 0.781  ; 0.781  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; data_out[*]   ; clk        ; 6.309 ; 6.309 ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 6.072 ; 6.072 ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 5.982 ; 5.982 ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 5.958 ; 5.958 ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 5.953 ; 5.953 ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 6.134 ; 6.134 ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 5.898 ; 5.898 ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 6.091 ; 6.091 ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 6.025 ; 6.025 ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 6.098 ; 6.098 ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 6.059 ; 6.059 ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 6.309 ; 6.309 ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 6.110 ; 6.110 ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 5.987 ; 5.987 ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 6.117 ; 6.117 ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 6.103 ; 6.103 ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 5.923 ; 5.923 ; Rise       ; clk             ;
;  data_out[16] ; clk        ; 6.071 ; 6.071 ; Rise       ; clk             ;
;  data_out[17] ; clk        ; 6.059 ; 6.059 ; Rise       ; clk             ;
;  data_out[18] ; clk        ; 6.073 ; 6.073 ; Rise       ; clk             ;
;  data_out[19] ; clk        ; 6.167 ; 6.167 ; Rise       ; clk             ;
;  data_out[20] ; clk        ; 5.967 ; 5.967 ; Rise       ; clk             ;
;  data_out[21] ; clk        ; 6.085 ; 6.085 ; Rise       ; clk             ;
;  data_out[22] ; clk        ; 6.038 ; 6.038 ; Rise       ; clk             ;
;  data_out[23] ; clk        ; 6.159 ; 6.159 ; Rise       ; clk             ;
;  data_out[24] ; clk        ; 6.021 ; 6.021 ; Rise       ; clk             ;
;  data_out[25] ; clk        ; 5.921 ; 5.921 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; data_out[*]   ; clk        ; 5.898 ; 5.898 ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 6.072 ; 6.072 ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 5.982 ; 5.982 ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 5.958 ; 5.958 ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 5.953 ; 5.953 ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 6.134 ; 6.134 ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 5.898 ; 5.898 ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 6.091 ; 6.091 ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 6.025 ; 6.025 ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 6.098 ; 6.098 ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 6.059 ; 6.059 ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 6.309 ; 6.309 ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 6.110 ; 6.110 ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 5.987 ; 5.987 ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 6.117 ; 6.117 ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 6.103 ; 6.103 ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 5.923 ; 5.923 ; Rise       ; clk             ;
;  data_out[16] ; clk        ; 6.071 ; 6.071 ; Rise       ; clk             ;
;  data_out[17] ; clk        ; 6.059 ; 6.059 ; Rise       ; clk             ;
;  data_out[18] ; clk        ; 6.073 ; 6.073 ; Rise       ; clk             ;
;  data_out[19] ; clk        ; 6.167 ; 6.167 ; Rise       ; clk             ;
;  data_out[20] ; clk        ; 5.967 ; 5.967 ; Rise       ; clk             ;
;  data_out[21] ; clk        ; 6.085 ; 6.085 ; Rise       ; clk             ;
;  data_out[22] ; clk        ; 6.038 ; 6.038 ; Rise       ; clk             ;
;  data_out[23] ; clk        ; 6.159 ; 6.159 ; Rise       ; clk             ;
;  data_out[24] ; clk        ; 6.021 ; 6.021 ; Rise       ; clk             ;
;  data_out[25] ; clk        ; 5.921 ; 5.921 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.076  ; 2.321 ; N/A      ; N/A     ; -2.064              ;
;  clk             ; -2.076  ; 2.321 ; N/A      ; N/A     ; -2.064              ;
; Design-wide TNS  ; -53.976 ; 0.0   ; 0.0      ; 0.0     ; -278.207            ;
;  clk             ; -53.976 ; 0.000 ; N/A      ; N/A     ; -278.207            ;
+------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; address[*]   ; clk        ; 3.893  ; 3.893  ; Rise       ; clk             ;
;  address[0]  ; clk        ; 3.867  ; 3.867  ; Rise       ; clk             ;
;  address[1]  ; clk        ; 3.842  ; 3.842  ; Rise       ; clk             ;
;  address[2]  ; clk        ; 3.893  ; 3.893  ; Rise       ; clk             ;
;  address[3]  ; clk        ; 3.841  ; 3.841  ; Rise       ; clk             ;
;  address[4]  ; clk        ; 3.770  ; 3.770  ; Rise       ; clk             ;
;  address[5]  ; clk        ; 3.879  ; 3.879  ; Rise       ; clk             ;
;  address[6]  ; clk        ; 3.832  ; 3.832  ; Rise       ; clk             ;
; data_in[*]   ; clk        ; 4.609  ; 4.609  ; Rise       ; clk             ;
;  data_in[0]  ; clk        ; -0.419 ; -0.419 ; Rise       ; clk             ;
;  data_in[1]  ; clk        ; 3.796  ; 3.796  ; Rise       ; clk             ;
;  data_in[2]  ; clk        ; 4.475  ; 4.475  ; Rise       ; clk             ;
;  data_in[3]  ; clk        ; 3.833  ; 3.833  ; Rise       ; clk             ;
;  data_in[4]  ; clk        ; 3.844  ; 3.844  ; Rise       ; clk             ;
;  data_in[5]  ; clk        ; 4.180  ; 4.180  ; Rise       ; clk             ;
;  data_in[6]  ; clk        ; 4.231  ; 4.231  ; Rise       ; clk             ;
;  data_in[7]  ; clk        ; 4.181  ; 4.181  ; Rise       ; clk             ;
;  data_in[8]  ; clk        ; 4.102  ; 4.102  ; Rise       ; clk             ;
;  data_in[9]  ; clk        ; 3.925  ; 3.925  ; Rise       ; clk             ;
;  data_in[10] ; clk        ; 4.219  ; 4.219  ; Rise       ; clk             ;
;  data_in[11] ; clk        ; 4.123  ; 4.123  ; Rise       ; clk             ;
;  data_in[12] ; clk        ; 4.255  ; 4.255  ; Rise       ; clk             ;
;  data_in[13] ; clk        ; 4.173  ; 4.173  ; Rise       ; clk             ;
;  data_in[14] ; clk        ; 4.207  ; 4.207  ; Rise       ; clk             ;
;  data_in[15] ; clk        ; 3.848  ; 3.848  ; Rise       ; clk             ;
;  data_in[16] ; clk        ; 4.344  ; 4.344  ; Rise       ; clk             ;
;  data_in[17] ; clk        ; 4.217  ; 4.217  ; Rise       ; clk             ;
;  data_in[18] ; clk        ; 3.920  ; 3.920  ; Rise       ; clk             ;
;  data_in[19] ; clk        ; 4.165  ; 4.165  ; Rise       ; clk             ;
;  data_in[20] ; clk        ; 4.609  ; 4.609  ; Rise       ; clk             ;
;  data_in[21] ; clk        ; 4.478  ; 4.478  ; Rise       ; clk             ;
;  data_in[22] ; clk        ; 3.842  ; 3.842  ; Rise       ; clk             ;
;  data_in[23] ; clk        ; 4.205  ; 4.205  ; Rise       ; clk             ;
;  data_in[24] ; clk        ; 4.351  ; 4.351  ; Rise       ; clk             ;
;  data_in[25] ; clk        ; 3.853  ; 3.853  ; Rise       ; clk             ;
; we           ; clk        ; -0.205 ; -0.205 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; address[*]   ; clk        ; -1.541 ; -1.541 ; Rise       ; clk             ;
;  address[0]  ; clk        ; -1.591 ; -1.591 ; Rise       ; clk             ;
;  address[1]  ; clk        ; -1.593 ; -1.593 ; Rise       ; clk             ;
;  address[2]  ; clk        ; -1.606 ; -1.606 ; Rise       ; clk             ;
;  address[3]  ; clk        ; -1.592 ; -1.592 ; Rise       ; clk             ;
;  address[4]  ; clk        ; -1.541 ; -1.541 ; Rise       ; clk             ;
;  address[5]  ; clk        ; -1.605 ; -1.605 ; Rise       ; clk             ;
;  address[6]  ; clk        ; -1.573 ; -1.573 ; Rise       ; clk             ;
; data_in[*]   ; clk        ; 0.872  ; 0.872  ; Rise       ; clk             ;
;  data_in[0]  ; clk        ; 0.872  ; 0.872  ; Rise       ; clk             ;
;  data_in[1]  ; clk        ; -1.557 ; -1.557 ; Rise       ; clk             ;
;  data_in[2]  ; clk        ; -1.835 ; -1.835 ; Rise       ; clk             ;
;  data_in[3]  ; clk        ; -1.579 ; -1.579 ; Rise       ; clk             ;
;  data_in[4]  ; clk        ; -1.584 ; -1.584 ; Rise       ; clk             ;
;  data_in[5]  ; clk        ; -1.700 ; -1.700 ; Rise       ; clk             ;
;  data_in[6]  ; clk        ; -1.762 ; -1.762 ; Rise       ; clk             ;
;  data_in[7]  ; clk        ; -1.718 ; -1.718 ; Rise       ; clk             ;
;  data_in[8]  ; clk        ; -1.676 ; -1.676 ; Rise       ; clk             ;
;  data_in[9]  ; clk        ; -1.626 ; -1.626 ; Rise       ; clk             ;
;  data_in[10] ; clk        ; -1.745 ; -1.745 ; Rise       ; clk             ;
;  data_in[11] ; clk        ; -1.702 ; -1.702 ; Rise       ; clk             ;
;  data_in[12] ; clk        ; -1.757 ; -1.757 ; Rise       ; clk             ;
;  data_in[13] ; clk        ; -1.725 ; -1.725 ; Rise       ; clk             ;
;  data_in[14] ; clk        ; -1.711 ; -1.711 ; Rise       ; clk             ;
;  data_in[15] ; clk        ; -1.589 ; -1.589 ; Rise       ; clk             ;
;  data_in[16] ; clk        ; -1.827 ; -1.827 ; Rise       ; clk             ;
;  data_in[17] ; clk        ; -1.759 ; -1.759 ; Rise       ; clk             ;
;  data_in[18] ; clk        ; -1.608 ; -1.608 ; Rise       ; clk             ;
;  data_in[19] ; clk        ; -1.716 ; -1.716 ; Rise       ; clk             ;
;  data_in[20] ; clk        ; -1.926 ; -1.926 ; Rise       ; clk             ;
;  data_in[21] ; clk        ; -1.831 ; -1.831 ; Rise       ; clk             ;
;  data_in[22] ; clk        ; -1.596 ; -1.596 ; Rise       ; clk             ;
;  data_in[23] ; clk        ; -1.739 ; -1.739 ; Rise       ; clk             ;
;  data_in[24] ; clk        ; -1.834 ; -1.834 ; Rise       ; clk             ;
;  data_in[25] ; clk        ; -1.596 ; -1.596 ; Rise       ; clk             ;
; we           ; clk        ; 0.781  ; 0.781  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; data_out[*]   ; clk        ; 11.805 ; 11.805 ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 11.370 ; 11.370 ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 11.102 ; 11.102 ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 11.070 ; 11.070 ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 11.046 ; 11.046 ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 11.456 ; 11.456 ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 10.981 ; 10.981 ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 11.398 ; 11.398 ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 11.021 ; 11.021 ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 11.394 ; 11.394 ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 11.341 ; 11.341 ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 11.805 ; 11.805 ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 11.305 ; 11.305 ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 11.045 ; 11.045 ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 11.410 ; 11.410 ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 11.407 ; 11.407 ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 10.996 ; 10.996 ; Rise       ; clk             ;
;  data_out[16] ; clk        ; 11.356 ; 11.356 ; Rise       ; clk             ;
;  data_out[17] ; clk        ; 11.267 ; 11.267 ; Rise       ; clk             ;
;  data_out[18] ; clk        ; 11.373 ; 11.373 ; Rise       ; clk             ;
;  data_out[19] ; clk        ; 11.371 ; 11.371 ; Rise       ; clk             ;
;  data_out[20] ; clk        ; 11.073 ; 11.073 ; Rise       ; clk             ;
;  data_out[21] ; clk        ; 11.393 ; 11.393 ; Rise       ; clk             ;
;  data_out[22] ; clk        ; 11.035 ; 11.035 ; Rise       ; clk             ;
;  data_out[23] ; clk        ; 11.360 ; 11.360 ; Rise       ; clk             ;
;  data_out[24] ; clk        ; 11.014 ; 11.014 ; Rise       ; clk             ;
;  data_out[25] ; clk        ; 10.998 ; 10.998 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; data_out[*]   ; clk        ; 5.898 ; 5.898 ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 6.072 ; 6.072 ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 5.982 ; 5.982 ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 5.958 ; 5.958 ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 5.953 ; 5.953 ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 6.134 ; 6.134 ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 5.898 ; 5.898 ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 6.091 ; 6.091 ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 6.025 ; 6.025 ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 6.098 ; 6.098 ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 6.059 ; 6.059 ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 6.309 ; 6.309 ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 6.110 ; 6.110 ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 5.987 ; 5.987 ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 6.117 ; 6.117 ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 6.103 ; 6.103 ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 5.923 ; 5.923 ; Rise       ; clk             ;
;  data_out[16] ; clk        ; 6.071 ; 6.071 ; Rise       ; clk             ;
;  data_out[17] ; clk        ; 6.059 ; 6.059 ; Rise       ; clk             ;
;  data_out[18] ; clk        ; 6.073 ; 6.073 ; Rise       ; clk             ;
;  data_out[19] ; clk        ; 6.167 ; 6.167 ; Rise       ; clk             ;
;  data_out[20] ; clk        ; 5.967 ; 5.967 ; Rise       ; clk             ;
;  data_out[21] ; clk        ; 6.085 ; 6.085 ; Rise       ; clk             ;
;  data_out[22] ; clk        ; 6.038 ; 6.038 ; Rise       ; clk             ;
;  data_out[23] ; clk        ; 6.159 ; 6.159 ; Rise       ; clk             ;
;  data_out[24] ; clk        ; 6.021 ; 6.021 ; Rise       ; clk             ;
;  data_out[25] ; clk        ; 5.921 ; 5.921 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 26       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 26       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 34    ; 34   ;
; Unconstrained Input Port Paths  ; 41    ; 41   ;
; Unconstrained Output Ports      ; 26    ; 26   ;
; Unconstrained Output Port Paths ; 182   ; 182  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Oct 26 12:44:05 2018
Info: Command: quartus_sta memoriaram -c memoriaram
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'memoriaram.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.076
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.076       -53.976 clk 
Info (332146): Worst-case hold slack is 2.786
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.786         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064      -278.207 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.460
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.460       -37.960 clk 
Info (332146): Worst-case hold slack is 2.321
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.321         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -219.398 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 388 megabytes
    Info: Processing ended: Fri Oct 26 12:44:07 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


