# 龙芯杯第一次进度汇报

汇报人：闻人雨泽

### 进度总览

1. 安装vivado（2023.1）
2. 配置chisel环境（在VM虚拟机下）
3. 安装wsl（尚未配置LoongArch交叉编译环境）
4. 完成实践任务1、2、3、4
5. 将 “/mycpu/alu.v” 翻译为了chisel

### 实践任务3

- 调用了Xilinx库IP实例化一个同步RAM，进行仿真以观察行为，进行综合和实现后查看时序结果和资源利用率。

  资源利用率：

  ![image-20240416102439261](C:\Users\Angelus_Novus\AppData\Roaming\Typora\typora-user-images\image-20240416102439261.png)

  时序结果：![image-20240416102519724](C:\Users\Angelus_Novus\AppData\Roaming\Typora\typora-user-images\image-20240416102519724.png)

  可以看到最长路径的违约值为正，时序极好。

- 调用了Xilinx库IP实例化一个异步RAM，进行仿真以观察行为，进行综合和实现后查看时序结果和资源利用率。

  资源利用率：

  ![image-20240416103508538](C:\Users\Angelus_Novus\AppData\Roaming\Typora\typora-user-images\image-20240416103508538.png)

### 实践任务4

- 任务内容：

  调试并修正一个给定数字逻辑电路设计中的功能错误。

  要求实现：

  1.  获取开发板最右侧4个拨码开关的状态（记为“拨上为1，拨下为0”，实际开发板上拨码开关的电平是“拨上为低电平，拨下为高电平”），共有16个状态（数字编号是0~15）。
  2.  最左侧数码管实时显示4个拨码开关的状态。数码管只支持显示0 ~ 9，如果拨码开关状态是10 ~ 15，则数码管的显示状态不更改（显示上一次的显示值）。
  3.  最右侧的4个单色LED灯会显示上一次的拨码开关的状态，支持显示0~15（拨码开关拨上，对应LED灯亮）。

- 修改后的波形图：

![image-20240416104521693](C:\Users\Angelus_Novus\AppData\Roaming\Typora\typora-user-images\image-20240416104521693.png)

可以看到消除了除input外的波形为z，x的问题，波形停止和越延采样的问题。	

### “alu.v”的翻译

```scala
import chisel3._
import chisel3.util._

class ALU extends Module {
  val io = IO(new Bundle {
    val aluOp = Input(UInt(12.W))
    val aluSrc1 = Input(UInt(32.W))
    val aluSrc2 = Input(UInt(32.W))
    val aluResult = Output(UInt(32.W))
  })

  // Control code decomposition
  val opAdd  = io.aluOp(0)
  val opSub  = io.aluOp(1)
  val opSlt  = io.aluOp(2)
  val opSltu = io.aluOp(3)
  val opAnd  = io.aluOp(4)
  val opNor  = io.aluOp(5)
  val opOr   = io.aluOp(6)
  val opXor  = io.aluOp(7)
  val opSll  = io.aluOp(8)
  val opSrl  = io.aluOp(9)
  val opSra  = io.aluOp(10)
  val opLui  = io.aluOp(11)

  // Adder/Subtractor logic
  val addSubResult = Wire(UInt(32.W))
  val adderResult = Mux(opSub || opSlt || opSltu, io.aluSrc1 - io.aluSrc2, io.aluSrc1 + io.aluSrc2)
  addSubResult := adderResult

  // Set less than (signed)
  val sltResult = Wire(UInt(32.W))
  sltResult := 0.U
  when(io.aluSrc1.asSInt < io.aluSrc2.asSInt) {
    sltResult := 1.U
  }

  // Set less than (unsigned)
  val sltuResult = Wire(UInt(32.W))
  sltuResult := 0.U
  when(!adderResult(31)) {  // Assuming adderResult(31) is the carry out
    sltuResult := 1.U
  }

  // Bitwise operations
  val andResult = io.aluSrc1 & io.aluSrc2
  val norResult = ~(io.aluSrc1 | io.aluSrc2)
  val orResult = io.aluSrc1 | io.aluSrc2
  val xorResult = io.aluSrc1 ^ io.aluSrc2

  // Shift operations
  val sllResult = io.aluSrc1 << io.aluSrc2(4,0)
  val srlResult = io.aluSrc1 >> io.aluSrc2(4,0)
  val sraResult = (io.aluSrc1.asSInt >> io.aluSrc2(4,0)).asUInt

  // Load Upper Immediate
  val luiResult = io.aluSrc2 << 16

  // ALU result selection
  io.aluResult := MuxCase(0.U, Seq(
    opAdd.orR  -> addSubResult,
    opSub.orR  -> addSubResult,
    opSlt.orR  -> sltResult,
    opSltu.orR -> sltuResult,
    opAnd.orR  -> andResult,
    opNor.orR  -> norResult,
    opOr.orR   -> orResult,
    opXor.orR  -> xorResult,
    opSll.orR  -> sllResult,
    opSrl.orR  -> srlResult,
    opSra.orR  -> sraResult,
    opLui.orR  -> luiResult
  ))
}

```

