                        ISSUE   EX	MEM	WB	COMMIT
Add.d F1, F2, F3		1		2		5	6
Sub R2, R2, R4			2		3		4	7
Ld F4, 8(R1)			3		4	5	9	10
Bne R2, R1, -3			4		5		6	11
Sub R2, R2, R4			7		8		10	12
Ld F4, 8(R1)			8		9	10	14	15
Bne R2, R1, -3			9		11		12	16
Sub R2, R2, R4			10		12		13	17
Ld F4, 8(R1)			11		12	13	17	18
Bne R2, R1, -3			12		14		15	19
Sd F1, 16(R1)			16		17	18	0	22

	
					start cycle-end cycle
Add.d F1, F2, F3			1-6
Sub R2, R2, R4				2-7
Ld F4, 8(R1)				3-10
Bne R2, R1, -3				4-11
Sub R2, R2, R4				7-12
Ld F4, 8(R1)				8-15
Bne R2, R1, -3				9-16
Sub R2, R2, R4				10-17
Ld F4, 8(R1)				11-18
Bne R2, R1, -3				12-19
Sd F3, 16(R1)				16-22


REGISTER VALUES
		R0		R1		R2		R3		R4		R5		R6		R7		R8		R9		R10		R11		R12		R13		R14		R15		R16		R17		R18		R19		R20		R21		R22		R23		R24		R25		R26		R27		R28		R29		R30		R31
value:  0.0     0.0	    0.0 	0.0		10.0	0.0     0.0     0.0     0.0    	0.0     0.0     0.0     0.0     0.0     0.0     0.0     0.0     0.0     0.0     0.0     0.0     0.0     0.0     0.0     0.0     0.0     0.0     0.0     0.0     0.0     0.0     0.0     
		F0		F1		F2		F3		F4		F5		F6		F7		F8		F9		F10		F11		F12		F13		F14		F15		F16		F17		F18		F19		F20		F21		F22		F23		F24		F25		F26		F27		F28		F29		F30		F31
value:  0.0    	31.1	30.1	1.0		2.0 	0.0 	0.0     0.0     0.0     0.0     0.0     0.0     0.0     0.0     0.0     0.0     0.0     0.0     0.0     0.0     0.0     0.0     0.0     0.0     0.0     0.0     0.0     0.0     0.0     0.0     0.0     0.0     

NON-ZERO MEMORY VALUES
Addresses   Values
4			1.0
8			2.0
12			3.4
16			31.1


