Fitter report for rra
Tue Mar 08 02:38:54 2016
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Tue Mar 08 02:38:54 2016      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; rra                                        ;
; Top-level Entity Name              ; rra                                        ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C16F484C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 3,567 / 15,408 ( 23 % )                    ;
;     Total combinational functions  ; 3,465 / 15,408 ( 22 % )                    ;
;     Dedicated logic registers      ; 502 / 15,408 ( 3 % )                       ;
; Total registers                    ; 502                                        ;
; Total pins                         ; 75 / 347 ( 22 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 3 / 112 ( 3 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; l1            ; Missing drive strength and slew rate ;
; l2            ; Missing drive strength and slew rate ;
; l1_i          ; Missing drive strength and slew rate ;
; l2_i          ; Missing drive strength and slew rate ;
; m1            ; Missing drive strength and slew rate ;
; m2            ; Missing drive strength and slew rate ;
; m1_i          ; Missing drive strength and slew rate ;
; m2_i          ; Missing drive strength and slew rate ;
; u1            ; Missing drive strength and slew rate ;
; u2            ; Missing drive strength and slew rate ;
; u1_i          ; Missing drive strength and slew rate ;
; u2_i          ; Missing drive strength and slew rate ;
; w1            ; Missing drive strength and slew rate ;
; g1            ; Missing drive strength and slew rate ;
; w1_i          ; Missing drive strength and slew rate ;
; g1_i          ; Missing drive strength and slew rate ;
; b1            ; Missing drive strength and slew rate ;
; b1_i          ; Missing drive strength and slew rate ;
; o_key_col[0]  ; Missing drive strength and slew rate ;
; o_key_col[1]  ; Missing drive strength and slew rate ;
; o_key_col[2]  ; Missing drive strength and slew rate ;
; o_key_col[3]  ; Missing drive strength and slew rate ;
; leds[0]       ; Missing drive strength and slew rate ;
; leds[1]       ; Missing drive strength and slew rate ;
; leds[2]       ; Missing drive strength and slew rate ;
; leds[3]       ; Missing drive strength and slew rate ;
; leds[4]       ; Missing drive strength and slew rate ;
; leds[5]       ; Missing drive strength and slew rate ;
; leds[6]       ; Missing drive strength and slew rate ;
; leds[7]       ; Missing drive strength and slew rate ;
; leds[8]       ; Missing drive strength and slew rate ;
; leds[9]       ; Missing drive strength and slew rate ;
; segment7_1[0] ; Missing drive strength and slew rate ;
; segment7_1[1] ; Missing drive strength and slew rate ;
; segment7_1[2] ; Missing drive strength and slew rate ;
; segment7_1[3] ; Missing drive strength and slew rate ;
; segment7_1[4] ; Missing drive strength and slew rate ;
; segment7_1[5] ; Missing drive strength and slew rate ;
; segment7_1[6] ; Missing drive strength and slew rate ;
; segment7_2[0] ; Missing drive strength and slew rate ;
; segment7_2[1] ; Missing drive strength and slew rate ;
; segment7_2[2] ; Missing drive strength and slew rate ;
; segment7_2[3] ; Missing drive strength and slew rate ;
; segment7_2[4] ; Missing drive strength and slew rate ;
; segment7_2[5] ; Missing drive strength and slew rate ;
; segment7_2[6] ; Missing drive strength and slew rate ;
; segment7_3[0] ; Missing drive strength and slew rate ;
; segment7_3[1] ; Missing drive strength and slew rate ;
; segment7_3[2] ; Missing drive strength and slew rate ;
; segment7_3[3] ; Missing drive strength and slew rate ;
; segment7_3[4] ; Missing drive strength and slew rate ;
; segment7_3[5] ; Missing drive strength and slew rate ;
; segment7_3[6] ; Missing drive strength and slew rate ;
; segment7_4[0] ; Missing drive strength and slew rate ;
; segment7_4[1] ; Missing drive strength and slew rate ;
; segment7_4[2] ; Missing drive strength and slew rate ;
; segment7_4[3] ; Missing drive strength and slew rate ;
; segment7_4[4] ; Missing drive strength and slew rate ;
; segment7_4[5] ; Missing drive strength and slew rate ;
; segment7_4[6] ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4144 ) ; 0.00 % ( 0 / 4144 )        ; 0.00 % ( 0 / 4144 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4144 ) ; 0.00 % ( 0 / 4144 )        ; 0.00 % ( 0 / 4144 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4134 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Matt/Google Drive/UWE/Year 3 - Group Design/RRA/Hardware/Testing/output_files/rra.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 3,567 / 15,408 ( 23 % ) ;
;     -- Combinational with no register       ; 3065                    ;
;     -- Register only                        ; 102                     ;
;     -- Combinational with a register        ; 400                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 727                     ;
;     -- 3 input functions                    ; 1351                    ;
;     -- <=2 input functions                  ; 1387                    ;
;     -- Register only                        ; 102                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 1640                    ;
;     -- arithmetic mode                      ; 1825                    ;
;                                             ;                         ;
; Total registers*                            ; 502 / 17,068 ( 3 % )    ;
;     -- Dedicated logic registers            ; 502 / 15,408 ( 3 % )    ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 281 / 963 ( 29 % )      ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 75 / 347 ( 22 % )       ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 13                      ;
; M9Ks                                        ; 0 / 56 ( 0 % )          ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 3 / 112 ( 3 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 13 / 20 ( 65 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 6% / 5% / 6%            ;
; Peak interconnect usage (total/H/V)         ; 14% / 14% / 15%         ;
; Maximum fan-out                             ; 641                     ;
; Highest non-global fan-out                  ; 641                     ;
; Total fan-out                               ; 11710                   ;
; Average fan-out                             ; 2.80                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 3567 / 15408 ( 23 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 3065                  ; 0                              ;
;     -- Register only                        ; 102                   ; 0                              ;
;     -- Combinational with a register        ; 400                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 727                   ; 0                              ;
;     -- 3 input functions                    ; 1351                  ; 0                              ;
;     -- <=2 input functions                  ; 1387                  ; 0                              ;
;     -- Register only                        ; 102                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 1640                  ; 0                              ;
;     -- arithmetic mode                      ; 1825                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 502                   ; 0                              ;
;     -- Dedicated logic registers            ; 502 / 15408 ( 3 % )   ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 281 / 963 ( 29 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 75                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 3 / 112 ( 3 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 13 / 24 ( 54 % )      ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 11761                 ; 5                              ;
;     -- Registered Connections               ; 2247                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 15                    ; 0                              ;
;     -- Output Ports                         ; 60                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                         ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk           ; B12   ; 7        ; 19           ; 29           ; 7            ; 166                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; display_id[0] ; G4    ; 1        ; 0            ; 23           ; 7            ; 26                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; display_id[1] ; G5    ; 1        ; 0            ; 27           ; 21           ; 25                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; display_id[2] ; J7    ; 1        ; 0            ; 22           ; 14           ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_key_row[0]  ; R10   ; 3        ; 1            ; 0            ; 14           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_key_row[1]  ; U13   ; 4        ; 30           ; 0            ; 7            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_key_row[2]  ; Y13   ; 4        ; 26           ; 0            ; 21           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_key_row[3]  ; V14   ; 4        ; 30           ; 0            ; 0            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; mode[0]       ; H5    ; 1        ; 0            ; 27           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; mode[1]       ; H6    ; 1        ; 0            ; 25           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst           ; J6    ; 1        ; 0            ; 24           ; 0            ; 641                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; speed[0]      ; H7    ; 1        ; 0            ; 25           ; 14           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; speed[1]      ; E3    ; 1        ; 0            ; 26           ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; speed[2]      ; E4    ; 1        ; 0            ; 26           ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; speed[3]      ; D2    ; 1        ; 0            ; 25           ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; b1            ; P22   ; 5        ; 41           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; b1_i          ; AA10  ; 3        ; 19           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; g1            ; M4    ; 2        ; 0            ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; g1_i          ; A10   ; 8        ; 16           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; l1            ; AA4   ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; l1_i          ; W6    ; 3        ; 7            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; l2            ; AA17  ; 4        ; 28           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; l2_i          ; AB9   ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; leds[0]       ; J1    ; 1        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[1]       ; J2    ; 1        ; 0            ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[2]       ; J3    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[3]       ; H1    ; 1        ; 0            ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[4]       ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[5]       ; E1    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[6]       ; C1    ; 1        ; 0            ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[7]       ; C2    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[8]       ; B2    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[9]       ; B1    ; 1        ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; m1            ; V8    ; 3        ; 11           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; m1_i          ; V11   ; 3        ; 19           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; m2            ; AB7   ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; m2_i          ; AA8   ; 3        ; 16           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_key_col[0]  ; V5    ; 3        ; 3            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_key_col[1]  ; W7    ; 3        ; 9            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_key_col[2]  ; T8    ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_key_col[3]  ; Y10   ; 3        ; 19           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment7_1[0] ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment7_1[1] ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment7_1[2] ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment7_1[3] ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment7_1[4] ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment7_1[5] ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment7_1[6] ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment7_2[0] ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment7_2[1] ; E14   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment7_2[2] ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment7_2[3] ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment7_2[4] ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment7_2[5] ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment7_2[6] ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment7_3[0] ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment7_3[1] ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment7_3[2] ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment7_3[3] ; E15   ; 7        ; 30           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment7_3[4] ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment7_3[5] ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment7_3[6] ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment7_4[0] ; G15   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment7_4[1] ; D19   ; 7        ; 37           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment7_4[2] ; C19   ; 7        ; 37           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment7_4[3] ; B19   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment7_4[4] ; A19   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment7_4[5] ; F15   ; 7        ; 39           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment7_4[6] ; B18   ; 7        ; 32           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; u1            ; V12   ; 4        ; 23           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; u1_i          ; W13   ; 4        ; 26           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; u2            ; W10   ; 3        ; 19           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; u2_i          ; U12   ; 4        ; 26           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; w1            ; E12   ; 7        ; 21           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; w1_i          ; B10   ; 8        ; 16           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; E4       ; DIFFIO_L2p, nRESET                     ; Use as regular IO        ; speed[2]                ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L4n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T27p, PADD0                     ; Use as regular IO        ; segment7_4[6]           ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                     ; Use as regular IO        ; segment7_3[2]           ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                     ; Use as regular IO        ; segment7_3[1]           ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                     ; Use as regular IO        ; segment7_2[1]           ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8  ; Use as regular IO        ; segment7_1[0]           ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                     ; Use as regular IO        ; segment7_2[0]           ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                     ; Use as regular IO        ; segment7_2[4]           ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                     ; Use as regular IO        ; segment7_2[3]           ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                    ; Use as regular IO        ; segment7_2[2]           ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                    ; Use as regular IO        ; segment7_2[6]           ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO        ; segment7_2[5]           ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                    ; Use as regular IO        ; segment7_1[6]           ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                    ; Use as regular IO        ; segment7_1[5]           ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T14p, PADD15                    ; Use as regular IO        ; w1_i                    ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 24 / 33 ( 73 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 48 ( 2 % )   ; 2.5V          ; --           ;
; 3        ; 14 / 46 ( 30 % ) ; 2.5V          ; --           ;
; 4        ; 7 / 41 ( 17 % )  ; 2.5V          ; --           ;
; 5        ; 1 / 46 ( 2 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 43 ( 2 % )   ; 2.5V          ; --           ;
; 7        ; 30 / 47 ( 64 % ) ; 2.5V          ; --           ;
; 8        ; 2 / 43 ( 5 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; g1_i                                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; segment7_2[6]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 312        ; 7        ; segment7_2[3]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 307        ; 7        ; segment7_2[0]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 298        ; 7        ; segment7_3[5]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; segment7_3[2]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; segment7_4[4]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; l1                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; m2_i                                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; b1_i                                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; l2                                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; m2                                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; l2_i                                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; leds[9]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 1          ; 1        ; leds[8]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; w1_i                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; clk                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 315        ; 7        ; segment7_2[5]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 313        ; 7        ; segment7_2[2]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; segment7_3[4]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 297        ; 7        ; segment7_3[1]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 292        ; 7        ; segment7_4[6]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 289        ; 7        ; segment7_4[3]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; leds[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 6          ; 1        ; leds[7]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; segment7_2[4]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; segment7_4[2]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; speed[3]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; segment7_3[6]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; segment7_4[1]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; leds[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; speed[1]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 4          ; 1        ; speed[2]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; segment7_1[6]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; w1                                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; segment7_2[1]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 294        ; 7        ; segment7_3[3]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; leds[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; segment7_1[5]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; segment7_1[1]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; segment7_1[0]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; segment7_3[0]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 276        ; 7        ; segment7_4[5]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 17         ; 1        ; display_id[0]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 3          ; 1        ; display_id[1]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; segment7_1[2]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; segment7_4[0]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; leds[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; mode[0]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; mode[1]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 10         ; 1        ; speed[0]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; segment7_1[4]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; segment7_1[3]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; leds[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 28         ; 1        ; leds[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 27         ; 1        ; leds[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; rst                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; display_id[2]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; g1                                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; b1                                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; i_key_row[0]                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; o_key_col[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; u2_i                                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ; 156        ; 4        ; i_key_row[1]                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; o_key_col[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; m1                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; m1_i                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 142        ; 4        ; u1                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; i_key_row[3]                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; l1_i                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W7       ; 110        ; 3        ; o_key_col[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; u2                                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; u1_i                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; o_key_col[3]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; i_key_row[2]                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                  ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                  ; Library Name ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------+--------------+
; |rra                                        ; 3567 (419)  ; 502 (72)                  ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 75   ; 0            ; 3065 (347)   ; 102 (1)           ; 400 (72)         ; |rra                                                                                                 ; work         ;
;    |lpm_divide:Div0|                        ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 0 (0)            ; |rra|lpm_divide:Div0                                                                                 ; work         ;
;       |lpm_divide_2jm:auto_generated|       ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 0 (0)            ; |rra|lpm_divide:Div0|lpm_divide_2jm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_3nh:divider|      ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 0 (0)            ; |rra|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_3nh:divider                       ; work         ;
;             |alt_u_div_h8f:divider|         ; 61 (61)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 0 (0)             ; 0 (0)            ; |rra|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_h8f:divider ; work         ;
;    |lpm_divide:Div1|                        ; 466 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 466 (0)      ; 0 (0)             ; 0 (0)            ; |rra|lpm_divide:Div1                                                                                 ; work         ;
;       |lpm_divide_kvo:auto_generated|       ; 466 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 466 (0)      ; 0 (0)             ; 0 (0)            ; |rra|lpm_divide:Div1|lpm_divide_kvo:auto_generated                                                   ; work         ;
;          |abs_divider_obg:divider|          ; 466 (40)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 466 (40)     ; 0 (0)             ; 0 (0)            ; |rra|lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider                           ; work         ;
;             |alt_u_div_56f:divider|         ; 403 (403)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 403 (403)    ; 0 (0)             ; 0 (0)            ; |rra|lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider     ; work         ;
;             |lpm_abs_bv9:my_abs_num|        ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 0 (0)            ; |rra|lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|lpm_abs_bv9:my_abs_num    ; work         ;
;    |lpm_divide:Div2|                        ; 548 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 548 (0)      ; 0 (0)             ; 0 (0)            ; |rra|lpm_divide:Div2                                                                                 ; work         ;
;       |lpm_divide_gvo:auto_generated|       ; 548 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 548 (0)      ; 0 (0)             ; 0 (0)            ; |rra|lpm_divide:Div2|lpm_divide_gvo:auto_generated                                                   ; work         ;
;          |abs_divider_kbg:divider|          ; 548 (62)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 548 (62)     ; 0 (0)             ; 0 (0)            ; |rra|lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider                           ; work         ;
;             |alt_u_div_t5f:divider|         ; 449 (449)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 449 (449)    ; 0 (0)             ; 0 (0)            ; |rra|lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider     ; work         ;
;             |lpm_abs_av9:my_abs_num|        ; 37 (37)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 0 (0)            ; |rra|lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_av9:my_abs_num    ; work         ;
;    |lpm_mult:Mult0|                         ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |rra|lpm_mult:Mult0                                                                                  ; work         ;
;       |multcore:mult_core|                  ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |rra|lpm_mult:Mult0|multcore:mult_core                                                               ; work         ;
;    |lpm_mult:Mult1|                         ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 0 (0)            ; |rra|lpm_mult:Mult1                                                                                  ; work         ;
;       |mult_u6t:auto_generated|             ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 0 (0)            ; |rra|lpm_mult:Mult1|mult_u6t:auto_generated                                                          ; work         ;
;    |rra_controller:controller|              ; 8 (8)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 4 (4)            ; |rra|rra_controller:controller                                                                       ; work         ;
;    |rra_key_in:keypad|                      ; 71 (71)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 19 (19)           ; 29 (29)          ; |rra|rra_key_in:keypad                                                                               ; work         ;
;    |rra_servo_controller:rra_servo_base|    ; 329 (329)   ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 252 (252)    ; 14 (14)           ; 63 (63)          ; |rra|rra_servo_controller:rra_servo_base                                                             ; work         ;
;    |rra_servo_controller:rra_servo_gripper| ; 307 (307)   ; 60 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 247 (247)    ; 11 (11)           ; 49 (49)          ; |rra|rra_servo_controller:rra_servo_gripper                                                          ; work         ;
;    |rra_servo_controller:rra_servo_lower|   ; 352 (352)   ; 60 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 291 (291)    ; 16 (16)           ; 45 (45)          ; |rra|rra_servo_controller:rra_servo_lower                                                            ; work         ;
;    |rra_servo_controller:rra_servo_middle|  ; 321 (321)   ; 60 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 261 (261)    ; 14 (14)           ; 46 (46)          ; |rra|rra_servo_controller:rra_servo_middle                                                           ; work         ;
;    |rra_servo_controller:rra_servo_upper|   ; 340 (340)   ; 60 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 279 (279)    ; 15 (15)           ; 46 (46)          ; |rra|rra_servo_controller:rra_servo_upper                                                            ; work         ;
;    |rra_servo_controller:rra_servo_wrist|   ; 317 (317)   ; 60 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 257 (257)    ; 11 (11)           ; 49 (49)          ; |rra|rra_servo_controller:rra_servo_wrist                                                            ; work         ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; l1            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; l2            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; l1_i          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; l2_i          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; m1            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; m2            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; m1_i          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; m2_i          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; u1            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; u2            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; u1_i          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; u2_i          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; w1            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; g1            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; w1_i          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; g1_i          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; b1            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; b1_i          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_key_col[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_key_col[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_key_col[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_key_col[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[9]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment7_1[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment7_1[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment7_1[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment7_1[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment7_1[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment7_1[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment7_1[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment7_2[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment7_2[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment7_2[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment7_2[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment7_2[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment7_2[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment7_2[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment7_3[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment7_3[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment7_3[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment7_3[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment7_3[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment7_3[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment7_3[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment7_4[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment7_4[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment7_4[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment7_4[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment7_4[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment7_4[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment7_4[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display_id[2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; rst           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; display_id[1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; display_id[0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; speed[3]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; speed[2]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; speed[1]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; speed[0]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_key_row[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_key_row[1]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_key_row[3]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_key_row[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; mode[0]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; mode[1]       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                ;
+-----------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                             ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------+-------------------+---------+
; display_id[2]                                                   ;                   ;         ;
;      - Mux11~0                                                  ; 0                 ; 6       ;
;      - Mux7~11                                                  ; 0                 ; 6       ;
;      - Mux0~3                                                   ; 0                 ; 6       ;
;      - Mux1~3                                                   ; 0                 ; 6       ;
;      - Mux2~3                                                   ; 0                 ; 6       ;
;      - Mux3~3                                                   ; 0                 ; 6       ;
;      - Mux4~3                                                   ; 0                 ; 6       ;
;      - Mux5~3                                                   ; 0                 ; 6       ;
;      - Mux6~11                                                  ; 0                 ; 6       ;
;      - Mux8~3                                                   ; 0                 ; 6       ;
;      - Mux9~3                                                   ; 0                 ; 6       ;
;      - Mux10~3                                                  ; 0                 ; 6       ;
;      - Mux11~4                                                  ; 0                 ; 6       ;
; rst                                                             ;                   ;         ;
;      - rra_servo_controller:rra_servo_lower|o_pwm_out_i         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|o_pwm_out           ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|o_pwm_out_i        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|o_pwm_out          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|o_pwm_out_i         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|o_pwm_out           ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|o_pwm_out_i         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|o_pwm_out           ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|o_pwm_out_i       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|o_pwm_out         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|o_pwm_out_i          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|o_pwm_out            ; 0                 ; 6       ;
;      - t_upper_pos[2]                                           ; 0                 ; 6       ;
;      - t_upper_pos[0]                                           ; 0                 ; 6       ;
;      - t_upper_pos[1]                                           ; 0                 ; 6       ;
;      - t_upper_pos[3]                                           ; 0                 ; 6       ;
;      - t_upper_pos[4]                                           ; 0                 ; 6       ;
;      - t_upper_pos[5]                                           ; 0                 ; 6       ;
;      - t_upper_pos[6]                                           ; 0                 ; 6       ;
;      - t_upper_pos[7]                                           ; 0                 ; 6       ;
;      - t_upper_pos[8]                                           ; 0                 ; 6       ;
;      - t_upper_pos[9]                                           ; 0                 ; 6       ;
;      - t_upper_pos[10]                                          ; 0                 ; 6       ;
;      - t_upper_pos[11]                                          ; 0                 ; 6       ;
;      - t_middle_pos[2]                                          ; 0                 ; 6       ;
;      - t_middle_pos[0]                                          ; 0                 ; 6       ;
;      - t_middle_pos[1]                                          ; 0                 ; 6       ;
;      - t_middle_pos[3]                                          ; 0                 ; 6       ;
;      - t_middle_pos[4]                                          ; 0                 ; 6       ;
;      - t_middle_pos[5]                                          ; 0                 ; 6       ;
;      - t_middle_pos[6]                                          ; 0                 ; 6       ;
;      - t_middle_pos[7]                                          ; 0                 ; 6       ;
;      - t_middle_pos[8]                                          ; 0                 ; 6       ;
;      - t_middle_pos[9]                                          ; 0                 ; 6       ;
;      - t_middle_pos[10]                                         ; 0                 ; 6       ;
;      - t_middle_pos[11]                                         ; 0                 ; 6       ;
;      - t_lower_pos[2]                                           ; 0                 ; 6       ;
;      - t_lower_pos[0]                                           ; 0                 ; 6       ;
;      - t_lower_pos[1]                                           ; 0                 ; 6       ;
;      - t_lower_pos[3]                                           ; 0                 ; 6       ;
;      - t_lower_pos[4]                                           ; 0                 ; 6       ;
;      - t_lower_pos[5]                                           ; 0                 ; 6       ;
;      - t_lower_pos[6]                                           ; 0                 ; 6       ;
;      - t_lower_pos[7]                                           ; 0                 ; 6       ;
;      - t_lower_pos[8]                                           ; 0                 ; 6       ;
;      - t_lower_pos[9]                                           ; 0                 ; 6       ;
;      - t_lower_pos[10]                                          ; 0                 ; 6       ;
;      - t_lower_pos[11]                                          ; 0                 ; 6       ;
;      - t_wrist_pos[2]                                           ; 0                 ; 6       ;
;      - t_wrist_pos[0]                                           ; 0                 ; 6       ;
;      - t_wrist_pos[1]                                           ; 0                 ; 6       ;
;      - t_wrist_pos[3]                                           ; 0                 ; 6       ;
;      - t_wrist_pos[4]                                           ; 0                 ; 6       ;
;      - t_wrist_pos[5]                                           ; 0                 ; 6       ;
;      - t_wrist_pos[6]                                           ; 0                 ; 6       ;
;      - t_wrist_pos[7]                                           ; 0                 ; 6       ;
;      - t_wrist_pos[8]                                           ; 0                 ; 6       ;
;      - t_wrist_pos[9]                                           ; 0                 ; 6       ;
;      - t_wrist_pos[10]                                          ; 0                 ; 6       ;
;      - t_wrist_pos[11]                                          ; 0                 ; 6       ;
;      - t_gripper_pos[2]                                         ; 0                 ; 6       ;
;      - t_gripper_pos[0]                                         ; 0                 ; 6       ;
;      - t_gripper_pos[1]                                         ; 0                 ; 6       ;
;      - t_gripper_pos[3]                                         ; 0                 ; 6       ;
;      - t_gripper_pos[4]                                         ; 0                 ; 6       ;
;      - t_gripper_pos[5]                                         ; 0                 ; 6       ;
;      - t_gripper_pos[6]                                         ; 0                 ; 6       ;
;      - t_gripper_pos[7]                                         ; 0                 ; 6       ;
;      - t_gripper_pos[8]                                         ; 0                 ; 6       ;
;      - t_gripper_pos[9]                                         ; 0                 ; 6       ;
;      - t_gripper_pos[10]                                        ; 0                 ; 6       ;
;      - t_gripper_pos[11]                                        ; 0                 ; 6       ;
;      - t_base_pos[2]                                            ; 0                 ; 6       ;
;      - t_base_pos[0]                                            ; 0                 ; 6       ;
;      - t_base_pos[1]                                            ; 0                 ; 6       ;
;      - t_base_pos[3]                                            ; 0                 ; 6       ;
;      - t_base_pos[4]                                            ; 0                 ; 6       ;
;      - t_base_pos[5]                                            ; 0                 ; 6       ;
;      - t_base_pos[6]                                            ; 0                 ; 6       ;
;      - t_base_pos[7]                                            ; 0                 ; 6       ;
;      - t_base_pos[8]                                            ; 0                 ; 6       ;
;      - t_base_pos[9]                                            ; 0                 ; 6       ;
;      - t_base_pos[10]                                           ; 0                 ; 6       ;
;      - t_base_pos[11]                                           ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_count[4]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_count[5]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_count[6]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_count[7]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_count[8]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_count[9]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_count[10]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_count[11]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_count[12]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_count[13]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_count[14]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_count[15]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_count[16]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_count[17]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_count_i[4]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_count_i[5]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_count_i[6]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_count_i[7]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_count_i[8]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_count_i[9]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_count_i[10]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_count_i[11]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_count_i[12]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_count_i[13]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_count_i[14]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_count_i[15]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_count_i[16]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_count_i[17]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_count[4]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_count[5]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_count[6]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_count[7]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_count[8]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_count[9]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_count[10]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_count[11]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_count[12]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_count[13]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_count[14]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_count[15]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_count[16]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_count[17]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_count_i[4]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_count_i[5]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_count_i[6]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_count_i[7]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_count_i[8]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_count_i[9]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_count_i[10]    ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_count_i[11]    ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_count_i[12]    ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_count_i[13]    ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_count_i[14]    ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_count_i[15]    ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_count_i[16]    ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_count_i[17]    ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_count[4]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_count[5]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_count[6]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_count[7]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_count[8]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_count[9]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_count[10]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_count[11]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_count[12]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_count[13]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_count[14]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_count[15]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_count[16]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_count[17]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_count_i[4]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_count_i[5]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_count_i[6]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_count_i[7]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_count_i[8]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_count_i[9]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_count_i[10]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_count_i[11]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_count_i[12]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_count_i[13]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_count_i[14]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_count_i[15]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_count_i[16]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_count_i[17]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_count[4]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_count[5]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_count[6]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_count[7]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_count[8]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_count[9]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_count[10]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_count[11]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_count[12]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_count[13]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_count[14]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_count[15]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_count[16]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_count[17]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_count[4]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_count[5]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_count[6]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_count[7]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_count[8]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_count[9]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_count[10]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_count[11]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_count[12]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_count[13]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_count[14]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_count[15]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_count[16]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_count[17]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_count_i[4]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_count_i[5]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_count_i[6]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_count_i[7]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_count_i[8]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_count_i[9]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_count_i[10]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_count_i[11]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_count_i[12]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_count_i[13]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_count_i[14]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_count_i[15]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_count_i[16]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_count_i[17]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_count_i[4]    ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_count_i[5]    ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_count_i[6]    ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_count_i[7]    ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_count_i[8]    ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_count_i[9]    ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_count_i[10]   ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_count_i[11]   ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_count_i[12]   ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_count_i[13]   ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_count_i[14]   ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_count_i[15]   ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_count_i[16]   ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_count_i[17]   ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_count[4]         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_count[5]         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_count[6]         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_count[7]         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_count[8]         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_count[9]         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_count[10]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_count[11]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_count[12]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_count[13]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_count[14]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_count[15]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_count[16]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_count[17]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_count_i[4]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_count_i[5]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_count_i[6]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_count_i[7]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_count_i[8]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_count_i[9]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_count_i[10]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_count_i[11]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_count_i[12]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_count_i[13]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_count_i[14]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_count_i[15]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_count_i[16]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_count_i[17]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_count[3]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_count_i[3]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_count[3]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_count_i[3]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_count[3]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_count_i[3]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_count[3]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_count[3]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_count_i[3]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_count_i[3]    ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_count[3]         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_count_i[3]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_count[2]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_count_i[2]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_count[2]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_count_i[2]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_count[2]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_count_i[2]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_count[2]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_count[2]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_count_i[2]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_count_i[2]    ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_count[2]         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_count_i[2]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_count[1]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_count_i[1]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_count[1]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_count_i[1]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_count[1]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_count_i[1]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_count[1]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_count[1]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_count_i[1]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_count_i[1]    ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_count[1]         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_count_i[1]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_count[0]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_count_i[0]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_count[0]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_count_i[0]     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_count[0]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_count_i[0]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_count[0]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_count[0]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_count_i[0]      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_count_i[0]    ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_count[0]         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_count_i[0]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|current[1]          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|current[1]         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|current[1]          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|current[1]          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|current[1]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|current[1]           ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|current[0]          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|current[0]         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|current[0]          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|current[0]          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|current[0]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|current[0]           ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|current[9]          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|current[9]         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|current[9]          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|current[9]          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|current[9]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|current[9]           ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|current[8]          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|current[8]         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|current[8]          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|current[8]          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|current[8]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|current[8]           ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|current[7]          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|current[7]         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|current[7]          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|current[7]          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|current[7]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|current[7]           ; 0                 ; 6       ;
;      - Mux11~0                                                  ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|current[4]           ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|current[4]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|current[4]          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|current[4]          ; 0                 ; 6       ;
;      - Mux7~9                                                   ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|current[4]         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|current[4]          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|current[11]          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|current[11]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|current[11]         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|o_current[11]~0     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|current[11]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|o_current[11]~0    ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|current[11]         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|o_current[11]~0     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|current[11]         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|o_current[11]~0     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|current[10]          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|current[10]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|current[10]         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|o_current[10]~1     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|current[10]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|o_current[10]~1    ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|current[10]         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|o_current[10]~1     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|current[10]         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|o_current[10]~1     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|o_current[9]~2      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|o_current[9]~2     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|o_current[9]~2      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|o_current[9]~2      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|o_current[8]~3      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|o_current[8]~3     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|o_current[8]~3      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|o_current[8]~3      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|o_current[7]~4      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|o_current[7]~4     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|o_current[7]~4      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|o_current[7]~4      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|current[6]           ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|current[6]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|current[6]          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|o_current[6]~5      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|current[6]         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|o_current[6]~5     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|current[6]          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|o_current[6]~5      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|current[6]          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|o_current[6]~5      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|current[5]           ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|current[5]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|current[5]          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|current[5]          ; 0                 ; 6       ;
;      - Mux6~9                                                   ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|current[5]         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|current[5]          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|current[3]           ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|current[3]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|current[3]          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|o_current[3]~6      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|current[3]         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|o_current[3]~6     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|current[3]          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|o_current[3]~6      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|current[3]          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|o_current[3]~6      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|current[2]           ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|current[2]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|current[2]          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|o_current[2]~7      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|current[2]         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|o_current[2]~7     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|current[2]          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|o_current[2]~7      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|current[2]          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|o_current[2]~7      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|o_current[1]~8      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|o_current[1]~8     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|o_current[1]~8      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|o_current[1]~8      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|o_current[0]~9      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|o_current[0]~9     ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|o_current[0]~9      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|o_current[0]~9      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_out             ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|pwm_out_i           ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_out            ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|pwm_out_i          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_out             ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|pwm_out_i           ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_out             ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_out           ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|pwm_out_i           ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|pwm_out_i         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_out              ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|pwm_out_i            ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|target[4]~0          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|speed[3]~0          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|speed[2]~1          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|speed[1]~2          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|speed[0]~3          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|current[13]          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|target[11]~1         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|target[10]~2         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|target[9]~3          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|target[8]~4          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|target[7]~5          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|target[6]~6          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|target[5]~7          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|target[3]~8          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|target[2]~9          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|target[1]~10         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|target[0]~11         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|current[12]          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|delay[3]             ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|delay[1]             ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|delay[2]             ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|Equal0~0             ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|target[4]~0       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|current[13]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|target[11]~1      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|target[10]~2      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|target[9]~3       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|target[8]~4       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|target[7]~5       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|target[6]~6       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|target[5]~7       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|target[3]~8       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|target[2]~9       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|target[1]~10      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|target[0]~11      ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|current[12]       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|delay[3]          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|delay[1]          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|delay[2]          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|Equal0~0          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|target[4]~0         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|current[13]         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|target[11]~1        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|target[10]~2        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|target[9]~3         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|target[8]~4         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|target[7]~5         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|target[6]~6         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|target[5]~7         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|target[3]~8         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|target[2]~9         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|target[1]~10        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|target[0]~11        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|current[12]         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|delay[3]            ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|delay[1]            ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|delay[2]            ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|Equal0~0            ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|target[4]~0         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|current[13]         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|target[11]~1        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|target[10]~2        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|target[9]~3         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|target[8]~4         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|target[7]~5         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|target[6]~6         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|target[5]~7         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|target[3]~8         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|target[2]~9         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|target[1]~10        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|target[0]~11        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|current[12]         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|delay[3]            ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|delay[1]            ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|delay[2]            ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|Equal0~0            ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|target[4]~0        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|current[13]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|target[11]~1       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|target[10]~2       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|target[9]~3        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|target[8]~4        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|target[7]~5        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|target[6]~6        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|target[5]~7        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|target[3]~8        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|target[2]~9        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|target[1]~10       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|target[0]~11       ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|current[12]        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|delay[3]           ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|delay[1]           ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|delay[2]           ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|Equal0~0           ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|target[4]~0         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|current[13]         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|target[11]~1        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|target[10]~2        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|target[9]~3         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|target[8]~4         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|target[7]~5         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|target[6]~6         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|target[5]~7         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|target[3]~8         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|target[2]~9         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|target[1]~10        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|target[0]~11        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|current[12]         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|delay[3]            ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|delay[1]            ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|delay[2]            ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|Equal0~0            ; 0                 ; 6       ;
;      - rra_controller:controller|c_state.s_LOAD_KEYPAD          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|clk_1khz~0          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|clk_10mhz_count~0    ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|delay[0]             ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|delay[0]          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|delay[0]            ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|delay[0]            ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|delay[0]           ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|delay[0]            ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|clk_10mhz~0         ; 0                 ; 6       ;
;      - rra_controller:controller|c_state.s_CHECK_KEYPAD         ; 0                 ; 6       ;
;      - rra_controller:controller|c_state.s_WAITING              ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|clk_1khz_count[4]~32 ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|clk_10mhz_count~1    ; 0                 ; 6       ;
;      - movement~2                                               ; 0                 ; 6       ;
;      - movement~3                                               ; 0                 ; 6       ;
;      - movement~7                                               ; 0                 ; 6       ;
;      - movement~8                                               ; 0                 ; 6       ;
;      - movement~13                                              ; 0                 ; 6       ;
;      - movement~14                                              ; 0                 ; 6       ;
;      - movement~18                                              ; 0                 ; 6       ;
;      - movement~19                                              ; 0                 ; 6       ;
;      - movement~20                                              ; 0                 ; 6       ;
;      - movement~21                                              ; 0                 ; 6       ;
;      - movement~29                                              ; 0                 ; 6       ;
;      - movement~30                                              ; 0                 ; 6       ;
;      - movement~35                                              ; 0                 ; 6       ;
;      - movement~36                                              ; 0                 ; 6       ;
;      - movement~37                                              ; 0                 ; 6       ;
;      - movement~38                                              ; 0                 ; 6       ;
;      - movement~39                                              ; 0                 ; 6       ;
;      - movement~40                                              ; 0                 ; 6       ;
;      - movement~41                                              ; 0                 ; 6       ;
;      - movement~42                                              ; 0                 ; 6       ;
;      - movement~44                                              ; 0                 ; 6       ;
;      - movement~45                                              ; 0                 ; 6       ;
;      - movement~46                                              ; 0                 ; 6       ;
;      - movement~47                                              ; 0                 ; 6       ;
;      - movement~48                                              ; 0                 ; 6       ;
;      - movement~49                                              ; 0                 ; 6       ;
;      - movement~50                                              ; 0                 ; 6       ;
;      - movement~51                                              ; 0                 ; 6       ;
;      - rra_controller:controller|c_state.s_GET_MEMORY_NEXT      ; 0                 ; 6       ;
;      - rra_controller:controller|c_state.s_MOVING               ; 0                 ; 6       ;
;      - Equal5~0                                                 ; 0                 ; 6       ;
;      - movement~54                                              ; 0                 ; 6       ;
;      - Equal5~1                                                 ; 0                 ; 6       ;
;      - movement~55                                              ; 0                 ; 6       ;
;      - Equal5~2                                                 ; 0                 ; 6       ;
;      - movement~56                                              ; 0                 ; 6       ;
;      - Equal5~3                                                 ; 0                 ; 6       ;
;      - movement~57                                              ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|clk_10mhz_count~2    ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|clk_10mhz_count~3    ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|current~44           ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|current~44        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|current~44          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|current~44          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|current~44         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|current~44          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|current~45           ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|current~45        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|current~45          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|current~45         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|current~45          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|current~45          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|current~46           ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|current~46        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|current~46          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|current~46         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|current~46          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|current~46          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|current~47           ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|current~47        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|current~47          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|current~47         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|current~47          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|current~47          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|current~48           ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|current~48        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|current~48          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|current~48          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|current~48         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|current~48          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|current~49           ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|current~49        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|current~49          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|current~49         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|current~49          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|current~49          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_base|current~50           ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_gripper|current~50        ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_upper|current~50          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_middle|current~50         ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_lower|current~50          ; 0                 ; 6       ;
;      - rra_servo_controller:rra_servo_wrist|current~50          ; 0                 ; 6       ;
;      - Mux7~12                                                  ; 0                 ; 6       ;
;      - Mux6~12                                                  ; 0                 ; 6       ;
;      - movement~60                                              ; 0                 ; 6       ;
;      - movement~61                                              ; 0                 ; 6       ;
;      - movement~62                                              ; 0                 ; 6       ;
;      - movement~63                                              ; 0                 ; 6       ;
; display_id[1]                                                   ;                   ;         ;
;      - Mux11~0                                                  ; 0                 ; 6       ;
;      - Mux7~9                                                   ; 0                 ; 6       ;
;      - Mux7~10                                                  ; 0                 ; 6       ;
;      - Mux0~1                                                   ; 0                 ; 6       ;
;      - Mux0~2                                                   ; 0                 ; 6       ;
;      - Mux1~1                                                   ; 0                 ; 6       ;
;      - Mux1~2                                                   ; 0                 ; 6       ;
;      - Mux2~1                                                   ; 0                 ; 6       ;
;      - Mux2~2                                                   ; 0                 ; 6       ;
;      - Mux3~1                                                   ; 0                 ; 6       ;
;      - Mux3~2                                                   ; 0                 ; 6       ;
;      - Mux4~1                                                   ; 0                 ; 6       ;
;      - Mux4~2                                                   ; 0                 ; 6       ;
;      - Mux5~1                                                   ; 0                 ; 6       ;
;      - Mux5~2                                                   ; 0                 ; 6       ;
;      - Mux6~9                                                   ; 0                 ; 6       ;
;      - Mux6~10                                                  ; 0                 ; 6       ;
;      - Mux8~1                                                   ; 0                 ; 6       ;
;      - Mux8~2                                                   ; 0                 ; 6       ;
;      - Mux9~1                                                   ; 0                 ; 6       ;
;      - Mux9~2                                                   ; 0                 ; 6       ;
;      - Mux10~1                                                  ; 0                 ; 6       ;
;      - Mux10~2                                                  ; 0                 ; 6       ;
;      - Mux11~2                                                  ; 0                 ; 6       ;
;      - Mux11~3                                                  ; 0                 ; 6       ;
; display_id[0]                                                   ;                   ;         ;
;      - Mux7~8                                                   ; 0                 ; 6       ;
;      - Mux7~10                                                  ; 0                 ; 6       ;
;      - Mux0~0                                                   ; 0                 ; 6       ;
;      - Mux0~1                                                   ; 0                 ; 6       ;
;      - Mux1~0                                                   ; 0                 ; 6       ;
;      - Mux1~1                                                   ; 0                 ; 6       ;
;      - Mux2~0                                                   ; 0                 ; 6       ;
;      - Mux2~1                                                   ; 0                 ; 6       ;
;      - Mux3~0                                                   ; 0                 ; 6       ;
;      - Mux3~1                                                   ; 0                 ; 6       ;
;      - Mux4~0                                                   ; 0                 ; 6       ;
;      - Mux4~1                                                   ; 0                 ; 6       ;
;      - Mux5~0                                                   ; 0                 ; 6       ;
;      - Mux5~1                                                   ; 0                 ; 6       ;
;      - Mux6~8                                                   ; 0                 ; 6       ;
;      - Mux6~10                                                  ; 0                 ; 6       ;
;      - Mux8~0                                                   ; 0                 ; 6       ;
;      - Mux8~1                                                   ; 0                 ; 6       ;
;      - Mux9~0                                                   ; 0                 ; 6       ;
;      - Mux9~1                                                   ; 0                 ; 6       ;
;      - Mux10~0                                                  ; 0                 ; 6       ;
;      - Mux10~1                                                  ; 0                 ; 6       ;
;      - Mux11~1                                                  ; 0                 ; 6       ;
;      - Mux11~2                                                  ; 0                 ; 6       ;
;      - Mux7~12                                                  ; 0                 ; 6       ;
;      - Mux6~12                                                  ; 0                 ; 6       ;
; clk                                                             ;                   ;         ;
; speed[3]                                                        ;                   ;         ;
;      - rra_servo_controller:rra_servo_lower|speed[3]~0          ; 0                 ; 6       ;
;      - Add10~0                                                  ; 0                 ; 6       ;
;      - Add8~0                                                   ; 0                 ; 6       ;
;      - Add0~0                                                   ; 0                 ; 6       ;
;      - Add6~0                                                   ; 0                 ; 6       ;
;      - Add2~0                                                   ; 0                 ; 6       ;
;      - Add4~0                                                   ; 0                 ; 6       ;
; speed[2]                                                        ;                   ;         ;
;      - rra_servo_controller:rra_servo_lower|speed[2]~1          ; 0                 ; 6       ;
;      - Add10~1                                                  ; 0                 ; 6       ;
;      - Add8~1                                                   ; 0                 ; 6       ;
;      - Add0~1                                                   ; 0                 ; 6       ;
;      - Add6~1                                                   ; 0                 ; 6       ;
;      - Add2~1                                                   ; 0                 ; 6       ;
;      - Add4~1                                                   ; 0                 ; 6       ;
; speed[1]                                                        ;                   ;         ;
;      - rra_servo_controller:rra_servo_lower|speed[1]~2          ; 0                 ; 6       ;
;      - Add10~2                                                  ; 0                 ; 6       ;
;      - Add8~2                                                   ; 0                 ; 6       ;
;      - Add0~2                                                   ; 0                 ; 6       ;
;      - Add6~2                                                   ; 0                 ; 6       ;
;      - Add2~2                                                   ; 0                 ; 6       ;
;      - Add4~2                                                   ; 0                 ; 6       ;
; speed[0]                                                        ;                   ;         ;
;      - rra_servo_controller:rra_servo_lower|speed[0]~3          ; 1                 ; 6       ;
;      - Add10~3                                                  ; 1                 ; 6       ;
;      - Add8~3                                                   ; 1                 ; 6       ;
;      - Add0~3                                                   ; 1                 ; 6       ;
;      - Add6~3                                                   ; 1                 ; 6       ;
;      - Add2~3                                                   ; 1                 ; 6       ;
;      - Add4~3                                                   ; 1                 ; 6       ;
; i_key_row[2]                                                    ;                   ;         ;
;      - rra_key_in:keypad|Mux64~0                                ; 0                 ; 6       ;
;      - rra_key_in:keypad|Mux29~0                                ; 0                 ; 6       ;
;      - rra_key_in:keypad|Mux31~0                                ; 0                 ; 6       ;
;      - rra_key_in:keypad|Mux58~0                                ; 0                 ; 6       ;
;      - rra_key_in:keypad|Mux63~0                                ; 0                 ; 6       ;
;      - rra_key_in:keypad|Mux57~0                                ; 0                 ; 6       ;
;      - rra_key_in:keypad|Mux55~3                                ; 0                 ; 6       ;
;      - rra_key_in:keypad|Mux61~1                                ; 0                 ; 6       ;
;      - rra_key_in:keypad|Mux59~0                                ; 0                 ; 6       ;
; i_key_row[1]                                                    ;                   ;         ;
;      - rra_key_in:keypad|Mux64~0                                ; 1                 ; 6       ;
;      - rra_key_in:keypad|Mux29~0                                ; 1                 ; 6       ;
;      - rra_key_in:keypad|Mux31~0                                ; 1                 ; 6       ;
;      - rra_key_in:keypad|Mux58~0                                ; 1                 ; 6       ;
;      - rra_key_in:keypad|Mux63~0                                ; 1                 ; 6       ;
;      - rra_key_in:keypad|Mux57~0                                ; 1                 ; 6       ;
;      - rra_key_in:keypad|Mux55~3                                ; 1                 ; 6       ;
;      - rra_key_in:keypad|Mux61~1                                ; 1                 ; 6       ;
;      - rra_key_in:keypad|Mux59~0                                ; 1                 ; 6       ;
; i_key_row[3]                                                    ;                   ;         ;
;      - rra_key_in:keypad|Mux64~0                                ; 1                 ; 6       ;
;      - rra_key_in:keypad|Mux29~0                                ; 1                 ; 6       ;
;      - rra_key_in:keypad|Mux31~0                                ; 1                 ; 6       ;
;      - rra_key_in:keypad|Mux58~0                                ; 1                 ; 6       ;
;      - rra_key_in:keypad|Mux63~0                                ; 1                 ; 6       ;
;      - rra_key_in:keypad|Mux57~0                                ; 1                 ; 6       ;
;      - rra_key_in:keypad|Mux55~3                                ; 1                 ; 6       ;
;      - rra_key_in:keypad|Mux61~1                                ; 1                 ; 6       ;
;      - rra_key_in:keypad|Mux59~0                                ; 1                 ; 6       ;
; i_key_row[0]                                                    ;                   ;         ;
;      - rra_key_in:keypad|Mux29~0                                ; 0                 ; 6       ;
;      - rra_key_in:keypad|Mux31~0                                ; 0                 ; 6       ;
;      - rra_key_in:keypad|Mux61~0                                ; 0                 ; 6       ;
;      - rra_key_in:keypad|Mux57~0                                ; 0                 ; 6       ;
;      - rra_key_in:keypad|Mux55~3                                ; 0                 ; 6       ;
;      - rra_key_in:keypad|Mux59~0                                ; 0                 ; 6       ;
; mode[0]                                                         ;                   ;         ;
;      - rra_controller:controller|Selector2~0                    ; 0                 ; 6       ;
;      - rra_controller:controller|n_state.s_CHECK_KEYPAD~0       ; 0                 ; 6       ;
;      - rra_controller:controller|Selector1~0                    ; 0                 ; 6       ;
;      - rra_controller:controller|n_state.s_GET_MEMORY_NEXT~0    ; 0                 ; 6       ;
; mode[1]                                                         ;                   ;         ;
;      - rra_controller:controller|Selector2~0                    ; 1                 ; 6       ;
;      - rra_controller:controller|n_state.s_CHECK_KEYPAD~0       ; 1                 ; 6       ;
;      - rra_controller:controller|Selector1~0                    ; 1                 ; 6       ;
;      - rra_controller:controller|n_state.s_GET_MEMORY_NEXT~0    ; 1                 ; 6       ;
+-----------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                  ;
+----------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                     ; Location           ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; clk                                                      ; PIN_B12            ; 166     ; Clock                   ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; rra_key_in:keypad|Equal0~4                               ; LCCOMB_X12_Y13_N24 ; 13      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; rra_key_in:keypad|LessThan0~2                            ; LCCOMB_X12_Y13_N20 ; 16      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; rra_key_in:keypad|col_count[0]                           ; FF_X12_Y13_N19     ; 19      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; rra_key_in:keypad|col_count[1]                           ; FF_X14_Y12_N1      ; 19      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; rra_key_in:keypad|key_count[0]~2                         ; LCCOMB_X14_Y12_N14 ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; rra_key_in:keypad|key_next[1]~1                          ; LCCOMB_X12_Y13_N30 ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; rra_key_in:keypad|key_next[2]~2                          ; LCCOMB_X12_Y12_N2  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; rra_key_in:keypad|key_next[3]~4                          ; LCCOMB_X12_Y10_N8  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; rra_key_in:keypad|key_out[1]~0                           ; LCCOMB_X16_Y10_N12 ; 11      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; rra_servo_controller:rra_servo_base|clk_10mhz            ; FF_X19_Y26_N1      ; 38      ; Clock                   ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; rra_servo_controller:rra_servo_base|clk_10mhz_count~0    ; LCCOMB_X26_Y10_N6  ; 20      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; rra_servo_controller:rra_servo_base|clk_1khz             ; FF_X26_Y8_N29      ; 18      ; Clock                   ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; rra_servo_controller:rra_servo_base|clk_1khz_count[4]~32 ; LCCOMB_X27_Y8_N2   ; 14      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; rra_servo_controller:rra_servo_base|current[11]~31       ; LCCOMB_X23_Y10_N30 ; 14      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; rra_servo_controller:rra_servo_base|current[6]~22        ; LCCOMB_X23_Y11_N10 ; 12      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; rra_servo_controller:rra_servo_base|pwm_count_i~35       ; LCCOMB_X19_Y11_N22 ; 18      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; rra_servo_controller:rra_servo_base|pwm_count~35         ; LCCOMB_X38_Y11_N24 ; 18      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; rra_servo_controller:rra_servo_gripper|clk_10mhz         ; FF_X1_Y14_N17      ; 38      ; Clock                   ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; rra_servo_controller:rra_servo_gripper|clk_1khz          ; FF_X26_Y8_N7       ; 18      ; Clock                   ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; rra_servo_controller:rra_servo_gripper|current[11]~22    ; LCCOMB_X16_Y20_N16 ; 12      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; rra_servo_controller:rra_servo_gripper|current[11]~31    ; LCCOMB_X15_Y17_N28 ; 14      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; rra_servo_controller:rra_servo_gripper|pwm_count_i~35    ; LCCOMB_X19_Y20_N26 ; 18      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; rra_servo_controller:rra_servo_gripper|pwm_count~35      ; LCCOMB_X11_Y16_N18 ; 18      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; rra_servo_controller:rra_servo_lower|clk_10mhz           ; FF_X21_Y4_N5       ; 38      ; Clock                   ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; rra_servo_controller:rra_servo_lower|clk_1khz            ; FF_X26_Y8_N31      ; 18      ; Clock                   ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; rra_servo_controller:rra_servo_lower|current[11]~31      ; LCCOMB_X28_Y6_N6   ; 14      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; rra_servo_controller:rra_servo_lower|current[6]~22       ; LCCOMB_X29_Y7_N30  ; 12      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; rra_servo_controller:rra_servo_lower|pwm_count_i~35      ; LCCOMB_X32_Y5_N22  ; 18      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; rra_servo_controller:rra_servo_lower|pwm_count~35        ; LCCOMB_X33_Y7_N24  ; 18      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; rra_servo_controller:rra_servo_middle|clk_10mhz          ; FF_X21_Y4_N29      ; 38      ; Clock                   ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; rra_servo_controller:rra_servo_middle|clk_1khz           ; FF_X26_Y8_N17      ; 18      ; Clock                   ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; rra_servo_controller:rra_servo_middle|current[11]~31     ; LCCOMB_X10_Y11_N24 ; 14      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; rra_servo_controller:rra_servo_middle|current[5]~22      ; LCCOMB_X10_Y11_N14 ; 12      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; rra_servo_controller:rra_servo_middle|pwm_count_i~35     ; LCCOMB_X16_Y11_N24 ; 18      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; rra_servo_controller:rra_servo_middle|pwm_count~35       ; LCCOMB_X16_Y13_N24 ; 18      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; rra_servo_controller:rra_servo_upper|clk_10mhz           ; FF_X26_Y10_N21     ; 38      ; Clock                   ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; rra_servo_controller:rra_servo_upper|clk_1khz            ; FF_X26_Y8_N23      ; 18      ; Clock                   ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; rra_servo_controller:rra_servo_upper|current[11]~31      ; LCCOMB_X23_Y16_N8  ; 14      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; rra_servo_controller:rra_servo_upper|current[4]~22       ; LCCOMB_X26_Y15_N20 ; 12      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; rra_servo_controller:rra_servo_upper|pwm_count_i~35      ; LCCOMB_X27_Y17_N22 ; 18      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; rra_servo_controller:rra_servo_upper|pwm_count~35        ; LCCOMB_X7_Y11_N22  ; 18      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; rra_servo_controller:rra_servo_wrist|clk_10mhz           ; FF_X1_Y14_N15      ; 38      ; Clock                   ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; rra_servo_controller:rra_servo_wrist|clk_1khz            ; FF_X26_Y8_N1       ; 18      ; Clock                   ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; rra_servo_controller:rra_servo_wrist|current[11]~31      ; LCCOMB_X20_Y22_N30 ; 14      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; rra_servo_controller:rra_servo_wrist|current[5]~22       ; LCCOMB_X20_Y18_N8  ; 12      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; rra_servo_controller:rra_servo_wrist|pwm_count_i~35      ; LCCOMB_X23_Y21_N24 ; 18      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; rra_servo_controller:rra_servo_wrist|pwm_count~35        ; LCCOMB_X22_Y23_N22 ; 18      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; rst                                                      ; PIN_J6             ; 641     ; Async. clear            ; no     ; --                   ; --               ; --                        ;
; t_base_pos[11]~24                                        ; LCCOMB_X20_Y10_N28 ; 12      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; t_gripper_pos[11]~24                                     ; LCCOMB_X16_Y10_N14 ; 12      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; t_lower_pos[11]~24                                       ; LCCOMB_X20_Y10_N30 ; 12      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; t_middle_pos[11]~24                                      ; LCCOMB_X16_Y10_N10 ; 12      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; t_upper_pos[11]~24                                       ; LCCOMB_X20_Y10_N10 ; 12      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; t_wrist_pos[11]~24                                       ; LCCOMB_X16_Y10_N8  ; 12      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                              ;
+--------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                             ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                                              ; PIN_B12        ; 166     ; 22                                   ; Global Clock         ; GCLK12           ; --                        ;
; rra_servo_controller:rra_servo_base|clk_10mhz    ; FF_X19_Y26_N1  ; 38      ; 11                                   ; Global Clock         ; GCLK10           ; --                        ;
; rra_servo_controller:rra_servo_base|clk_1khz     ; FF_X26_Y8_N29  ; 18      ; 4                                    ; Global Clock         ; GCLK6            ; --                        ;
; rra_servo_controller:rra_servo_gripper|clk_10mhz ; FF_X1_Y14_N17  ; 38      ; 8                                    ; Global Clock         ; GCLK2            ; --                        ;
; rra_servo_controller:rra_servo_gripper|clk_1khz  ; FF_X26_Y8_N7   ; 18      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; rra_servo_controller:rra_servo_lower|clk_10mhz   ; FF_X21_Y4_N5   ; 38      ; 4                                    ; Global Clock         ; GCLK16           ; --                        ;
; rra_servo_controller:rra_servo_lower|clk_1khz    ; FF_X26_Y8_N31  ; 18      ; 5                                    ; Global Clock         ; GCLK18           ; --                        ;
; rra_servo_controller:rra_servo_middle|clk_10mhz  ; FF_X21_Y4_N29  ; 38      ; 6                                    ; Global Clock         ; GCLK17           ; --                        ;
; rra_servo_controller:rra_servo_middle|clk_1khz   ; FF_X26_Y8_N17  ; 18      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; rra_servo_controller:rra_servo_upper|clk_10mhz   ; FF_X26_Y10_N21 ; 38      ; 13                                   ; Global Clock         ; GCLK4            ; --                        ;
; rra_servo_controller:rra_servo_upper|clk_1khz    ; FF_X26_Y8_N23  ; 18      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; rra_servo_controller:rra_servo_wrist|clk_10mhz   ; FF_X1_Y14_N15  ; 38      ; 3                                    ; Global Clock         ; GCLK3            ; --                        ;
; rra_servo_controller:rra_servo_wrist|clk_1khz    ; FF_X26_Y8_N1   ; 18      ; 6                                    ; Global Clock         ; GCLK8            ; --                        ;
+--------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                         ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------+---------+
; rst~input                                                                                                                    ; 641     ;
; Add13~60                                                                                                                     ; 108     ;
; Add12~38                                                                                                                     ; 81      ;
; lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_h8f:divider|add_sub_9_result_int[10]~14  ; 38      ;
; lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_h8f:divider|add_sub_10_result_int[11]~16 ; 30      ;
; display_id[0]~input                                                                                                          ; 26      ;
; display_id[1]~input                                                                                                          ; 25      ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|add_sub_20_result_int[9]~14      ; 25      ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|add_sub_21_result_int[9]~14      ; 24      ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|add_sub_19_result_int[9]~14      ; 24      ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|add_sub_18_result_int[9]~14      ; 24      ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|add_sub_17_result_int[9]~14      ; 24      ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|add_sub_16_result_int[9]~14      ; 24      ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|add_sub_15_result_int[9]~14      ; 24      ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|add_sub_14_result_int[9]~14      ; 24      ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|add_sub_13_result_int[9]~14      ; 24      ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|add_sub_12_result_int[9]~14      ; 24      ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|add_sub_11_result_int[9]~14      ; 24      ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|add_sub_10_result_int[9]~14      ; 24      ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|add_sub_9_result_int[9]~14       ; 24      ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|add_sub_8_result_int[9]~14       ; 24      ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|add_sub_7_result_int[8]~12       ; 22      ;
; rra_servo_controller:rra_servo_base|clk_10mhz_count~0                                                                        ; 20      ;
; rra_key_in:keypad|col_count[1]                                                                                               ; 19      ;
; rra_key_in:keypad|col_count[0]                                                                                               ; 19      ;
; rra_servo_controller:rra_servo_base|pwm_count_i~35                                                                           ; 18      ;
; rra_servo_controller:rra_servo_base|pwm_count~35                                                                             ; 18      ;
; rra_servo_controller:rra_servo_gripper|pwm_count_i~35                                                                        ; 18      ;
; rra_servo_controller:rra_servo_wrist|pwm_count_i~35                                                                          ; 18      ;
; rra_servo_controller:rra_servo_gripper|pwm_count~35                                                                          ; 18      ;
; rra_servo_controller:rra_servo_wrist|pwm_count~35                                                                            ; 18      ;
; rra_servo_controller:rra_servo_upper|pwm_count_i~35                                                                          ; 18      ;
; rra_servo_controller:rra_servo_upper|pwm_count~35                                                                            ; 18      ;
; rra_servo_controller:rra_servo_middle|pwm_count_i~35                                                                         ; 18      ;
; rra_servo_controller:rra_servo_middle|pwm_count~35                                                                           ; 18      ;
; rra_servo_controller:rra_servo_lower|pwm_count_i~35                                                                          ; 18      ;
; rra_servo_controller:rra_servo_lower|pwm_count~35                                                                            ; 18      ;
; rra_servo_controller:rra_servo_upper|LessThan1~24                                                                            ; 17      ;
; rra_servo_controller:rra_servo_middle|LessThan1~24                                                                           ; 17      ;
; rra_servo_controller:rra_servo_wrist|LessThan1~24                                                                            ; 17      ;
; rra_servo_controller:rra_servo_lower|LessThan1~24                                                                            ; 17      ;
; rra_servo_controller:rra_servo_gripper|LessThan1~24                                                                          ; 17      ;
; rra_servo_controller:rra_servo_base|LessThan1~24                                                                             ; 17      ;
; rra_key_in:keypad|LessThan0~2                                                                                                ; 16      ;
; rra_key_in:keypad|key_out[8]                                                                                                 ; 16      ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|add_sub_22_result_int[9]~14      ; 16      ;
; rra_key_in:keypad|key_out[9]                                                                                                 ; 15      ;
; rra_key_in:keypad|key_out[7]                                                                                                 ; 15      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_29_result_int[6]~10      ; 15      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_28_result_int[6]~10      ; 15      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_27_result_int[6]~10      ; 15      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_26_result_int[6]~10      ; 15      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_25_result_int[6]~10      ; 15      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_24_result_int[6]~10      ; 15      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_23_result_int[6]~10      ; 15      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_22_result_int[6]~10      ; 15      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_21_result_int[6]~10      ; 15      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_20_result_int[6]~10      ; 15      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_19_result_int[6]~10      ; 15      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_18_result_int[6]~10      ; 15      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_17_result_int[6]~10      ; 15      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_16_result_int[6]~10      ; 15      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_15_result_int[6]~10      ; 15      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_14_result_int[6]~10      ; 15      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_13_result_int[6]~10      ; 15      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_12_result_int[6]~10      ; 15      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_11_result_int[6]~10      ; 15      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_10_result_int[6]~10      ; 15      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_9_result_int[6]~10       ; 15      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_8_result_int[6]~10       ; 15      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_7_result_int[6]~10       ; 15      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_6_result_int[6]~10       ; 15      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_5_result_int[6]~10       ; 15      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_4_result_int[5]~8        ; 15      ;
; lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_h8f:divider|add_sub_11_result_int[11]~16 ; 15      ;
; rra_servo_controller:rra_servo_base|clk_1khz_count[4]~32                                                                     ; 14      ;
; rra_key_in:keypad|key_out[4]                                                                                                 ; 14      ;
; rra_key_in:keypad|key_out[0]                                                                                                 ; 14      ;
; rra_key_in:keypad|key_out[10]                                                                                                ; 14      ;
; rra_servo_controller:rra_servo_upper|current[11]~31                                                                          ; 14      ;
; rra_servo_controller:rra_servo_middle|current[11]~31                                                                         ; 14      ;
; rra_servo_controller:rra_servo_wrist|current[11]~31                                                                          ; 14      ;
; rra_servo_controller:rra_servo_lower|current[11]~31                                                                          ; 14      ;
; rra_servo_controller:rra_servo_gripper|current[11]~31                                                                        ; 14      ;
; rra_servo_controller:rra_servo_base|current[11]~31                                                                           ; 14      ;
; display_id[2]~input                                                                                                          ; 13      ;
; rra_key_in:keypad|Equal0~4                                                                                                   ; 13      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_3_result_int[4]~6        ; 13      ;
; t_upper_pos[11]~24                                                                                                           ; 12      ;
; t_middle_pos[11]~24                                                                                                          ; 12      ;
; t_wrist_pos[11]~24                                                                                                           ; 12      ;
; t_lower_pos[11]~24                                                                                                           ; 12      ;
; t_gripper_pos[11]~24                                                                                                         ; 12      ;
; t_base_pos[11]~24                                                                                                            ; 12      ;
; rra_servo_controller:rra_servo_upper|current[4]~22                                                                           ; 12      ;
; rra_servo_controller:rra_servo_upper|current[13]                                                                             ; 12      ;
; rra_servo_controller:rra_servo_middle|current[5]~22                                                                          ; 12      ;
; rra_servo_controller:rra_servo_middle|current[13]                                                                            ; 12      ;
; rra_servo_controller:rra_servo_wrist|current[5]~22                                                                           ; 12      ;
; rra_servo_controller:rra_servo_wrist|current[13]                                                                             ; 12      ;
; rra_servo_controller:rra_servo_lower|current[6]~22                                                                           ; 12      ;
; rra_servo_controller:rra_servo_lower|current[13]                                                                             ; 12      ;
; rra_servo_controller:rra_servo_gripper|current[11]~22                                                                        ; 12      ;
; rra_servo_controller:rra_servo_gripper|current[13]                                                                           ; 12      ;
; rra_servo_controller:rra_servo_base|current[6]~22                                                                            ; 12      ;
; rra_servo_controller:rra_servo_base|current[13]                                                                              ; 12      ;
; rra_servo_controller:rra_servo_lower|speed[0]~3                                                                              ; 12      ;
; rra_servo_controller:rra_servo_lower|speed[1]~2                                                                              ; 12      ;
; rra_servo_controller:rra_servo_lower|speed[2]~1                                                                              ; 12      ;
; rra_servo_controller:rra_servo_lower|speed[3]~0                                                                              ; 12      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|quotient[2]~2                                          ; 12      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|quotient[1]~1                                          ; 12      ;
; Mux11~0                                                                                                                      ; 12      ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_30_result_int[6]~10      ; 12      ;
; rra_servo_controller:rra_servo_lower|current[0]                                                                              ; 12      ;
; rra_servo_controller:rra_servo_upper|current[0]                                                                              ; 12      ;
; rra_servo_controller:rra_servo_gripper|current[0]                                                                            ; 12      ;
; rra_servo_controller:rra_servo_base|current[0]                                                                               ; 12      ;
; rra_key_in:keypad|key_out[1]~0                                                                                               ; 11      ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|quotient[1]~16                                         ; 11      ;
; \seg7dis:dig[0]~0                                                                                                            ; 11      ;
; rra_servo_controller:rra_servo_wrist|current[0]                                                                              ; 11      ;
; rra_servo_controller:rra_servo_middle|current[0]                                                                             ; 11      ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|quotient[0]~15                                         ; 10      ;
; rra_servo_controller:rra_servo_upper|current[2]                                                                              ; 10      ;
; rra_servo_controller:rra_servo_gripper|current[2]                                                                            ; 10      ;
; rra_servo_controller:rra_servo_base|current[2]                                                                               ; 10      ;
; rra_servo_controller:rra_servo_upper|current[3]                                                                              ; 10      ;
; rra_servo_controller:rra_servo_gripper|current[3]                                                                            ; 10      ;
; rra_servo_controller:rra_servo_base|current[3]                                                                               ; 10      ;
; rra_servo_controller:rra_servo_upper|current[5]                                                                              ; 10      ;
; rra_servo_controller:rra_servo_middle|current[5]                                                                             ; 10      ;
; rra_servo_controller:rra_servo_wrist|current[5]                                                                              ; 10      ;
; rra_servo_controller:rra_servo_lower|current[5]                                                                              ; 10      ;
; rra_servo_controller:rra_servo_gripper|current[5]                                                                            ; 10      ;
; rra_servo_controller:rra_servo_base|current[5]                                                                               ; 10      ;
; rra_servo_controller:rra_servo_upper|current[6]                                                                              ; 10      ;
; rra_servo_controller:rra_servo_gripper|current[6]                                                                            ; 10      ;
; rra_servo_controller:rra_servo_base|current[6]                                                                               ; 10      ;
; rra_servo_controller:rra_servo_lower|current[10]                                                                             ; 10      ;
; rra_servo_controller:rra_servo_gripper|current[10]                                                                           ; 10      ;
; rra_servo_controller:rra_servo_base|current[10]                                                                              ; 10      ;
; rra_servo_controller:rra_servo_lower|current[11]                                                                             ; 10      ;
; rra_servo_controller:rra_servo_gripper|current[11]                                                                           ; 10      ;
; rra_servo_controller:rra_servo_base|current[11]                                                                              ; 10      ;
; rra_servo_controller:rra_servo_upper|current[4]                                                                              ; 10      ;
; rra_servo_controller:rra_servo_middle|current[4]                                                                             ; 10      ;
; rra_servo_controller:rra_servo_wrist|current[4]                                                                              ; 10      ;
; rra_servo_controller:rra_servo_lower|current[4]                                                                              ; 10      ;
; rra_servo_controller:rra_servo_gripper|current[4]                                                                            ; 10      ;
; rra_servo_controller:rra_servo_base|current[4]                                                                               ; 10      ;
; \seg7dis:dig[2]~0                                                                                                            ; 10      ;
; \seg7dis:dig[1]~0                                                                                                            ; 10      ;
; rra_servo_controller:rra_servo_lower|current[1]                                                                              ; 10      ;
; rra_servo_controller:rra_servo_upper|current[1]                                                                              ; 10      ;
; rra_servo_controller:rra_servo_gripper|current[1]                                                                            ; 10      ;
; rra_servo_controller:rra_servo_base|current[1]                                                                               ; 10      ;
; rra_servo_controller:rra_servo_upper|current[7]                                                                              ; 10      ;
; rra_servo_controller:rra_servo_gripper|current[7]                                                                            ; 10      ;
; rra_servo_controller:rra_servo_base|current[7]                                                                               ; 10      ;
; rra_servo_controller:rra_servo_middle|current[8]                                                                             ; 10      ;
; rra_servo_controller:rra_servo_gripper|current[8]                                                                            ; 10      ;
; rra_servo_controller:rra_servo_base|current[8]                                                                               ; 10      ;
; rra_servo_controller:rra_servo_middle|current[9]                                                                             ; 10      ;
; rra_servo_controller:rra_servo_gripper|current[9]                                                                            ; 10      ;
; rra_servo_controller:rra_servo_base|current[9]                                                                               ; 10      ;
; i_key_row[3]~input                                                                                                           ; 9       ;
; i_key_row[1]~input                                                                                                           ; 9       ;
; i_key_row[2]~input                                                                                                           ; 9       ;
; rra_servo_controller:rra_servo_wrist|current[2]                                                                              ; 9       ;
; rra_servo_controller:rra_servo_lower|current[2]                                                                              ; 9       ;
; rra_servo_controller:rra_servo_middle|current[2]                                                                             ; 9       ;
; rra_servo_controller:rra_servo_wrist|current[3]                                                                              ; 9       ;
; rra_servo_controller:rra_servo_lower|current[3]                                                                              ; 9       ;
; rra_servo_controller:rra_servo_middle|current[3]                                                                             ; 9       ;
; rra_servo_controller:rra_servo_wrist|current[6]                                                                              ; 9       ;
; rra_servo_controller:rra_servo_lower|current[6]                                                                              ; 9       ;
; rra_servo_controller:rra_servo_middle|current[6]                                                                             ; 9       ;
; rra_servo_controller:rra_servo_wrist|current[10]                                                                             ; 9       ;
; rra_servo_controller:rra_servo_middle|current[10]                                                                            ; 9       ;
; rra_servo_controller:rra_servo_upper|current[10]                                                                             ; 9       ;
; rra_servo_controller:rra_servo_wrist|current[11]                                                                             ; 9       ;
; rra_servo_controller:rra_servo_middle|current[11]                                                                            ; 9       ;
; rra_servo_controller:rra_servo_upper|current[11]                                                                             ; 9       ;
; rra_servo_controller:rra_servo_wrist|current[1]                                                                              ; 9       ;
; rra_servo_controller:rra_servo_middle|current[1]                                                                             ; 9       ;
; rra_servo_controller:rra_servo_wrist|current[7]                                                                              ; 9       ;
; rra_servo_controller:rra_servo_lower|current[7]                                                                              ; 9       ;
; rra_servo_controller:rra_servo_middle|current[7]                                                                             ; 9       ;
; rra_servo_controller:rra_servo_wrist|current[8]                                                                              ; 9       ;
; rra_servo_controller:rra_servo_lower|current[8]                                                                              ; 9       ;
; rra_servo_controller:rra_servo_upper|current[8]                                                                              ; 9       ;
; rra_servo_controller:rra_servo_wrist|current[9]                                                                              ; 9       ;
; rra_servo_controller:rra_servo_lower|current[9]                                                                              ; 9       ;
; rra_servo_controller:rra_servo_upper|current[9]                                                                              ; 9       ;
; rra_servo_controller:rra_servo_upper|current[12]                                                                             ; 8       ;
; rra_servo_controller:rra_servo_middle|current[12]                                                                            ; 8       ;
; rra_servo_controller:rra_servo_wrist|current[12]                                                                             ; 8       ;
; rra_servo_controller:rra_servo_lower|current[12]                                                                             ; 8       ;
; rra_servo_controller:rra_servo_gripper|current[12]                                                                           ; 8       ;
; rra_servo_controller:rra_servo_base|current[12]                                                                              ; 8       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|quotient[2]~13                                         ; 8       ;
; Equal16~9                                                                                                                    ; 8       ;
; Add13~36                                                                                                                     ; 8       ;
; speed[0]~input                                                                                                               ; 7       ;
; speed[1]~input                                                                                                               ; 7       ;
; speed[2]~input                                                                                                               ; 7       ;
; speed[3]~input                                                                                                               ; 7       ;
; ~GND                                                                                                                         ; 7       ;
; rra_controller:controller|c_state.s_LOAD_KEYPAD                                                                              ; 7       ;
; Add13~52                                                                                                                     ; 7       ;
; Add13~40                                                                                                                     ; 7       ;
; i_key_row[0]~input                                                                                                           ; 6       ;
; rra_servo_controller:rra_servo_lower|clk_10mhz~0                                                                             ; 6       ;
; rra_servo_controller:rra_servo_lower|clk_1khz~0                                                                              ; 6       ;
; rra_key_in:keypad|key_err                                                                                                    ; 6       ;
; rra_key_in:keypad|Mux29~0                                                                                                    ; 6       ;
; rra_servo_controller:rra_servo_upper|target[0]~11                                                                            ; 6       ;
; rra_servo_controller:rra_servo_upper|target[1]~10                                                                            ; 6       ;
; rra_servo_controller:rra_servo_upper|target[7]~5                                                                             ; 6       ;
; rra_servo_controller:rra_servo_upper|target[8]~4                                                                             ; 6       ;
; rra_servo_controller:rra_servo_upper|target[9]~3                                                                             ; 6       ;
; rra_servo_controller:rra_servo_middle|target[0]~11                                                                           ; 6       ;
; rra_servo_controller:rra_servo_middle|target[1]~10                                                                           ; 6       ;
; rra_servo_controller:rra_servo_middle|target[7]~5                                                                            ; 6       ;
; rra_servo_controller:rra_servo_middle|target[8]~4                                                                            ; 6       ;
; rra_servo_controller:rra_servo_middle|target[9]~3                                                                            ; 6       ;
; rra_servo_controller:rra_servo_wrist|target[0]~11                                                                            ; 6       ;
; rra_servo_controller:rra_servo_wrist|target[1]~10                                                                            ; 6       ;
; rra_servo_controller:rra_servo_wrist|target[7]~5                                                                             ; 6       ;
; rra_servo_controller:rra_servo_wrist|target[8]~4                                                                             ; 6       ;
; rra_servo_controller:rra_servo_wrist|target[9]~3                                                                             ; 6       ;
; rra_servo_controller:rra_servo_lower|target[0]~11                                                                            ; 6       ;
; rra_servo_controller:rra_servo_lower|target[1]~10                                                                            ; 6       ;
; rra_servo_controller:rra_servo_lower|target[7]~5                                                                             ; 6       ;
; rra_servo_controller:rra_servo_lower|target[8]~4                                                                             ; 6       ;
; rra_servo_controller:rra_servo_lower|target[9]~3                                                                             ; 6       ;
; rra_servo_controller:rra_servo_gripper|target[0]~11                                                                          ; 6       ;
; rra_servo_controller:rra_servo_gripper|target[1]~10                                                                          ; 6       ;
; rra_servo_controller:rra_servo_gripper|target[7]~5                                                                           ; 6       ;
; rra_servo_controller:rra_servo_gripper|target[8]~4                                                                           ; 6       ;
; rra_servo_controller:rra_servo_gripper|target[9]~3                                                                           ; 6       ;
; rra_servo_controller:rra_servo_base|target[0]~11                                                                             ; 6       ;
; rra_servo_controller:rra_servo_base|target[1]~10                                                                             ; 6       ;
; rra_servo_controller:rra_servo_base|target[7]~5                                                                              ; 6       ;
; rra_servo_controller:rra_servo_base|target[8]~4                                                                              ; 6       ;
; rra_servo_controller:rra_servo_base|target[9]~3                                                                              ; 6       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|_~0                                                    ; 6       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_av9:my_abs_num|cs1a[26]~12                     ; 6       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_av9:my_abs_num|cs1a[18]~8                      ; 6       ;
; Add13~48                                                                                                                     ; 6       ;
; Add13~32                                                                                                                     ; 6       ;
; Add13~28                                                                                                                     ; 6       ;
; Add13~24                                                                                                                     ; 6       ;
; Add13~20                                                                                                                     ; 6       ;
; Add13~16                                                                                                                     ; 6       ;
; Add13~12                                                                                                                     ; 6       ;
; Add13~8                                                                                                                      ; 6       ;
; Add12~28                                                                                                                     ; 6       ;
; Add12~24                                                                                                                     ; 6       ;
; Add12~20                                                                                                                     ; 6       ;
; Add12~16                                                                                                                     ; 6       ;
; Add12~12                                                                                                                     ; 6       ;
; Add12~8                                                                                                                      ; 6       ;
; Add12~4                                                                                                                      ; 6       ;
; Add13~4                                                                                                                      ; 6       ;
; Add12~0                                                                                                                      ; 6       ;
; rra_servo_controller:rra_servo_base|clk_10mhz_count[2]                                                                       ; 5       ;
; rra_servo_controller:rra_servo_upper|delay[2]                                                                                ; 5       ;
; rra_servo_controller:rra_servo_upper|delay[1]                                                                                ; 5       ;
; rra_servo_controller:rra_servo_upper|delay[3]                                                                                ; 5       ;
; rra_servo_controller:rra_servo_upper|target[2]~9                                                                             ; 5       ;
; rra_servo_controller:rra_servo_upper|target[5]~7                                                                             ; 5       ;
; rra_servo_controller:rra_servo_upper|target[6]~6                                                                             ; 5       ;
; rra_servo_controller:rra_servo_upper|target[10]~2                                                                            ; 5       ;
; rra_servo_controller:rra_servo_upper|target[11]~1                                                                            ; 5       ;
; rra_servo_controller:rra_servo_upper|target[4]~0                                                                             ; 5       ;
; rra_servo_controller:rra_servo_middle|delay[2]                                                                               ; 5       ;
; rra_servo_controller:rra_servo_middle|delay[1]                                                                               ; 5       ;
; rra_servo_controller:rra_servo_middle|delay[3]                                                                               ; 5       ;
; rra_servo_controller:rra_servo_middle|target[3]~8                                                                            ; 5       ;
; rra_servo_controller:rra_servo_middle|target[5]~7                                                                            ; 5       ;
; rra_servo_controller:rra_servo_middle|target[6]~6                                                                            ; 5       ;
; rra_servo_controller:rra_servo_middle|target[10]~2                                                                           ; 5       ;
; rra_servo_controller:rra_servo_middle|target[11]~1                                                                           ; 5       ;
; rra_servo_controller:rra_servo_middle|target[4]~0                                                                            ; 5       ;
; rra_servo_controller:rra_servo_wrist|delay[2]                                                                                ; 5       ;
; rra_servo_controller:rra_servo_wrist|delay[1]                                                                                ; 5       ;
; rra_servo_controller:rra_servo_wrist|delay[3]                                                                                ; 5       ;
; rra_servo_controller:rra_servo_wrist|target[3]~8                                                                             ; 5       ;
; rra_servo_controller:rra_servo_wrist|target[5]~7                                                                             ; 5       ;
; rra_servo_controller:rra_servo_wrist|target[6]~6                                                                             ; 5       ;
; rra_servo_controller:rra_servo_wrist|target[10]~2                                                                            ; 5       ;
; rra_servo_controller:rra_servo_wrist|target[11]~1                                                                            ; 5       ;
; rra_servo_controller:rra_servo_wrist|target[4]~0                                                                             ; 5       ;
; rra_servo_controller:rra_servo_lower|delay[2]                                                                                ; 5       ;
; rra_servo_controller:rra_servo_lower|delay[1]                                                                                ; 5       ;
; rra_servo_controller:rra_servo_lower|delay[3]                                                                                ; 5       ;
; rra_servo_controller:rra_servo_lower|target[3]~8                                                                             ; 5       ;
; rra_servo_controller:rra_servo_lower|target[5]~7                                                                             ; 5       ;
; rra_servo_controller:rra_servo_lower|target[6]~6                                                                             ; 5       ;
; rra_servo_controller:rra_servo_lower|target[10]~2                                                                            ; 5       ;
; rra_servo_controller:rra_servo_lower|target[11]~1                                                                            ; 5       ;
; rra_servo_controller:rra_servo_lower|target[4]~0                                                                             ; 5       ;
; rra_servo_controller:rra_servo_gripper|delay[2]                                                                              ; 5       ;
; rra_servo_controller:rra_servo_gripper|delay[1]                                                                              ; 5       ;
; rra_servo_controller:rra_servo_gripper|delay[3]                                                                              ; 5       ;
; rra_servo_controller:rra_servo_gripper|target[2]~9                                                                           ; 5       ;
; rra_servo_controller:rra_servo_gripper|target[5]~7                                                                           ; 5       ;
; rra_servo_controller:rra_servo_gripper|target[6]~6                                                                           ; 5       ;
; rra_servo_controller:rra_servo_gripper|target[10]~2                                                                          ; 5       ;
; rra_servo_controller:rra_servo_gripper|target[11]~1                                                                          ; 5       ;
; rra_servo_controller:rra_servo_gripper|target[4]~0                                                                           ; 5       ;
; rra_servo_controller:rra_servo_base|delay[2]                                                                                 ; 5       ;
; rra_servo_controller:rra_servo_base|delay[1]                                                                                 ; 5       ;
; rra_servo_controller:rra_servo_base|delay[3]                                                                                 ; 5       ;
; rra_servo_controller:rra_servo_base|target[3]~8                                                                              ; 5       ;
; rra_servo_controller:rra_servo_base|target[5]~7                                                                              ; 5       ;
; rra_servo_controller:rra_servo_base|target[6]~6                                                                              ; 5       ;
; rra_servo_controller:rra_servo_base|target[10]~2                                                                             ; 5       ;
; rra_servo_controller:rra_servo_base|target[11]~1                                                                             ; 5       ;
; rra_servo_controller:rra_servo_base|target[4]~0                                                                              ; 5       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|lpm_abs_bv9:my_abs_num|cs1a[16]~7                      ; 5       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|lpm_abs_bv9:my_abs_num|cs1a[14]~6                      ; 5       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|lpm_abs_bv9:my_abs_num|cs1a[12]~5                      ; 5       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|lpm_abs_bv9:my_abs_num|cs1a[10]~4                      ; 5       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|lpm_abs_bv9:my_abs_num|cs1a[8]~3                       ; 5       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|lpm_abs_bv9:my_abs_num|cs1a[6]~2                       ; 5       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|lpm_abs_bv9:my_abs_num|cs1a[4]~1                       ; 5       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|lpm_abs_bv9:my_abs_num|cs1a[2]~0                       ; 5       ;
; Equal17~0                                                                                                                    ; 5       ;
; Equal6~8                                                                                                                     ; 5       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|quotient[0]~3                                          ; 5       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|quotient[3]~0                                          ; 5       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_av9:my_abs_num|cs1a[20]~21                     ; 5       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_av9:my_abs_num|cs1a[24]~11                     ; 5       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_av9:my_abs_num|cs1a[16]~7                      ; 5       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_av9:my_abs_num|cs1a[14]~6                      ; 5       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_av9:my_abs_num|cs1a[12]~5                      ; 5       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_av9:my_abs_num|cs1a[10]~4                      ; 5       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_av9:my_abs_num|cs1a[8]~3                       ; 5       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_av9:my_abs_num|cs1a[6]~2                       ; 5       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_av9:my_abs_num|cs1a[4]~1                       ; 5       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_av9:my_abs_num|cs1a[2]~0                       ; 5       ;
; t_upper_pos[3]                                                                                                               ; 5       ;
; t_middle_pos[2]                                                                                                              ; 5       ;
; t_wrist_pos[2]                                                                                                               ; 5       ;
; t_lower_pos[2]                                                                                                               ; 5       ;
; t_gripper_pos[3]                                                                                                             ; 5       ;
; t_base_pos[2]                                                                                                                ; 5       ;
; \seg7dis:dig[3]~0                                                                                                            ; 5       ;
; Add13~44                                                                                                                     ; 5       ;
; Add12~36                                                                                                                     ; 5       ;
; Add12~32                                                                                                                     ; 5       ;
; Add13~0                                                                                                                      ; 5       ;
; mode[1]~input                                                                                                                ; 4       ;
; mode[0]~input                                                                                                                ; 4       ;
; rra_controller:controller|c_state.s_WAITING                                                                                  ; 4       ;
; rra_servo_controller:rra_servo_upper|delay[0]                                                                                ; 4       ;
; rra_servo_controller:rra_servo_middle|delay[0]                                                                               ; 4       ;
; rra_servo_controller:rra_servo_wrist|delay[0]                                                                                ; 4       ;
; rra_servo_controller:rra_servo_lower|delay[0]                                                                                ; 4       ;
; rra_servo_controller:rra_servo_gripper|delay[0]                                                                              ; 4       ;
; rra_servo_controller:rra_servo_base|delay[0]                                                                                 ; 4       ;
; rra_key_in:keypad|key_next[3]~4                                                                                              ; 4       ;
; rra_key_in:keypad|key_next[1]~1                                                                                              ; 4       ;
; rra_key_in:keypad|key_count[0]                                                                                               ; 4       ;
; rra_servo_controller:rra_servo_upper|target[3]~8                                                                             ; 4       ;
; rra_servo_controller:rra_servo_middle|target[2]~9                                                                            ; 4       ;
; rra_servo_controller:rra_servo_wrist|target[2]~9                                                                             ; 4       ;
; rra_servo_controller:rra_servo_lower|target[2]~9                                                                             ; 4       ;
; rra_servo_controller:rra_servo_gripper|target[3]~8                                                                           ; 4       ;
; rra_servo_controller:rra_servo_base|target[2]~9                                                                              ; 4       ;
; WideNor2~1                                                                                                                   ; 4       ;
; Equal26~6                                                                                                                    ; 4       ;
; Equal34~0                                                                                                                    ; 4       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|quotient[3]~14                                         ; 4       ;
; Equal26~4                                                                                                                    ; 4       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|lpm_abs_bv9:my_abs_num|cs1a[4]~21                      ; 4       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|lpm_abs_bv9:my_abs_num|cs1a[6]~20                      ; 4       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|lpm_abs_bv9:my_abs_num|cs1a[8]~19                      ; 4       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|lpm_abs_bv9:my_abs_num|cs1a[10]~18                     ; 4       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|lpm_abs_bv9:my_abs_num|cs1a[12]~17                     ; 4       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|lpm_abs_bv9:my_abs_num|cs1a[14]~16                     ; 4       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|lpm_abs_bv9:my_abs_num|cs1a[16]~15                     ; 4       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|lpm_abs_bv9:my_abs_num|cs1a[20]~9                      ; 4       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|lpm_abs_bv9:my_abs_num|cs1a[18]~8                      ; 4       ;
; WideNor1~2                                                                                                                   ; 4       ;
; WideNor0~3                                                                                                                   ; 4       ;
; Equal6~10                                                                                                                    ; 4       ;
; Equal6~9                                                                                                                     ; 4       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_av9:my_abs_num|cs1a[4]~32                      ; 4       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_av9:my_abs_num|cs1a[6]~31                      ; 4       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_av9:my_abs_num|cs1a[8]~30                      ; 4       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_av9:my_abs_num|cs1a[10]~29                     ; 4       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_av9:my_abs_num|cs1a[12]~28                     ; 4       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_av9:my_abs_num|cs1a[14]~27                     ; 4       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_av9:my_abs_num|cs1a[16]~26                     ; 4       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_av9:my_abs_num|cs1a[18]~25                     ; 4       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_av9:my_abs_num|cs1a[20]~24                     ; 4       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_av9:my_abs_num|cs1a[22]~23                     ; 4       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_av9:my_abs_num|cs1a[24]~20                     ; 4       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_av9:my_abs_num|cs1a[26]~19                     ; 4       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_av9:my_abs_num|cs1a[28]~18                     ; 4       ;
; Mux8~3                                                                                                                       ; 4       ;
; Mux6~11                                                                                                                      ; 4       ;
; Mux5~3                                                                                                                       ; 4       ;
; Mux4~3                                                                                                                       ; 4       ;
; Mux3~3                                                                                                                       ; 4       ;
; Mux2~3                                                                                                                       ; 4       ;
; Mux1~3                                                                                                                       ; 4       ;
; Mux7~11                                                                                                                      ; 4       ;
; rra_servo_controller:rra_servo_base|Add12~26                                                                                 ; 4       ;
; rra_servo_controller:rra_servo_base|pwm_count_i[14]                                                                          ; 4       ;
; rra_servo_controller:rra_servo_base|pwm_count_i[15]                                                                          ; 4       ;
; rra_servo_controller:rra_servo_base|pwm_count_i[16]                                                                          ; 4       ;
; rra_servo_controller:rra_servo_base|pwm_count_i[17]                                                                          ; 4       ;
; rra_servo_controller:rra_servo_base|pwm_count_i[13]                                                                          ; 4       ;
; rra_servo_controller:rra_servo_base|pwm_count_i[11]                                                                          ; 4       ;
; rra_servo_controller:rra_servo_base|pwm_count_i[12]                                                                          ; 4       ;
; rra_servo_controller:rra_servo_base|pwm_count_i[8]                                                                           ; 4       ;
; rra_servo_controller:rra_servo_base|pwm_count_i[9]                                                                           ; 4       ;
; rra_servo_controller:rra_servo_base|pwm_count_i[10]                                                                          ; 4       ;
; rra_servo_controller:rra_servo_base|pwm_count_i[6]                                                                           ; 4       ;
; rra_servo_controller:rra_servo_base|pwm_count_i[7]                                                                           ; 4       ;
; rra_servo_controller:rra_servo_base|pwm_count[14]                                                                            ; 4       ;
; rra_servo_controller:rra_servo_base|pwm_count[15]                                                                            ; 4       ;
; rra_servo_controller:rra_servo_base|pwm_count[16]                                                                            ; 4       ;
; rra_servo_controller:rra_servo_base|pwm_count[17]                                                                            ; 4       ;
; rra_servo_controller:rra_servo_base|pwm_count[13]                                                                            ; 4       ;
; rra_servo_controller:rra_servo_base|pwm_count[11]                                                                            ; 4       ;
; rra_servo_controller:rra_servo_base|pwm_count[12]                                                                            ; 4       ;
; rra_servo_controller:rra_servo_base|pwm_count[8]                                                                             ; 4       ;
; rra_servo_controller:rra_servo_base|pwm_count[9]                                                                             ; 4       ;
; rra_servo_controller:rra_servo_base|pwm_count[10]                                                                            ; 4       ;
; rra_servo_controller:rra_servo_base|pwm_count[6]                                                                             ; 4       ;
; rra_servo_controller:rra_servo_base|pwm_count[7]                                                                             ; 4       ;
; rra_servo_controller:rra_servo_gripper|Add12~26                                                                              ; 4       ;
; rra_servo_controller:rra_servo_gripper|pwm_count_i[14]                                                                       ; 4       ;
; rra_servo_controller:rra_servo_gripper|pwm_count_i[15]                                                                       ; 4       ;
; rra_servo_controller:rra_servo_gripper|pwm_count_i[16]                                                                       ; 4       ;
; rra_servo_controller:rra_servo_gripper|pwm_count_i[17]                                                                       ; 4       ;
; rra_servo_controller:rra_servo_gripper|pwm_count_i[13]                                                                       ; 4       ;
; rra_servo_controller:rra_servo_gripper|pwm_count_i[11]                                                                       ; 4       ;
; rra_servo_controller:rra_servo_gripper|pwm_count_i[12]                                                                       ; 4       ;
; rra_servo_controller:rra_servo_gripper|pwm_count_i[8]                                                                        ; 4       ;
; rra_servo_controller:rra_servo_gripper|pwm_count_i[9]                                                                        ; 4       ;
; rra_servo_controller:rra_servo_gripper|pwm_count_i[10]                                                                       ; 4       ;
; rra_servo_controller:rra_servo_gripper|pwm_count_i[6]                                                                        ; 4       ;
; rra_servo_controller:rra_servo_gripper|pwm_count_i[7]                                                                        ; 4       ;
; rra_servo_controller:rra_servo_wrist|Add12~26                                                                                ; 4       ;
; rra_servo_controller:rra_servo_wrist|pwm_count_i[14]                                                                         ; 4       ;
; rra_servo_controller:rra_servo_wrist|pwm_count_i[15]                                                                         ; 4       ;
; rra_servo_controller:rra_servo_wrist|pwm_count_i[16]                                                                         ; 4       ;
; rra_servo_controller:rra_servo_wrist|pwm_count_i[17]                                                                         ; 4       ;
; rra_servo_controller:rra_servo_wrist|pwm_count_i[13]                                                                         ; 4       ;
; rra_servo_controller:rra_servo_wrist|pwm_count_i[11]                                                                         ; 4       ;
; rra_servo_controller:rra_servo_wrist|pwm_count_i[12]                                                                         ; 4       ;
; rra_servo_controller:rra_servo_wrist|pwm_count_i[8]                                                                          ; 4       ;
; rra_servo_controller:rra_servo_wrist|pwm_count_i[9]                                                                          ; 4       ;
; rra_servo_controller:rra_servo_wrist|pwm_count_i[10]                                                                         ; 4       ;
; rra_servo_controller:rra_servo_wrist|pwm_count_i[6]                                                                          ; 4       ;
; rra_servo_controller:rra_servo_wrist|pwm_count_i[7]                                                                          ; 4       ;
; rra_servo_controller:rra_servo_gripper|pwm_count[14]                                                                         ; 4       ;
; rra_servo_controller:rra_servo_gripper|pwm_count[15]                                                                         ; 4       ;
; rra_servo_controller:rra_servo_gripper|pwm_count[16]                                                                         ; 4       ;
; rra_servo_controller:rra_servo_gripper|pwm_count[17]                                                                         ; 4       ;
; rra_servo_controller:rra_servo_gripper|pwm_count[13]                                                                         ; 4       ;
; rra_servo_controller:rra_servo_gripper|pwm_count[11]                                                                         ; 4       ;
; rra_servo_controller:rra_servo_gripper|pwm_count[12]                                                                         ; 4       ;
; rra_servo_controller:rra_servo_gripper|pwm_count[8]                                                                          ; 4       ;
; rra_servo_controller:rra_servo_gripper|pwm_count[9]                                                                          ; 4       ;
; rra_servo_controller:rra_servo_gripper|pwm_count[10]                                                                         ; 4       ;
; rra_servo_controller:rra_servo_gripper|pwm_count[6]                                                                          ; 4       ;
; rra_servo_controller:rra_servo_gripper|pwm_count[7]                                                                          ; 4       ;
; rra_servo_controller:rra_servo_wrist|pwm_count[14]                                                                           ; 4       ;
; rra_servo_controller:rra_servo_wrist|pwm_count[15]                                                                           ; 4       ;
; rra_servo_controller:rra_servo_wrist|pwm_count[16]                                                                           ; 4       ;
; rra_servo_controller:rra_servo_wrist|pwm_count[17]                                                                           ; 4       ;
; rra_servo_controller:rra_servo_wrist|pwm_count[13]                                                                           ; 4       ;
; rra_servo_controller:rra_servo_wrist|pwm_count[11]                                                                           ; 4       ;
; rra_servo_controller:rra_servo_wrist|pwm_count[12]                                                                           ; 4       ;
; rra_servo_controller:rra_servo_wrist|pwm_count[8]                                                                            ; 4       ;
; rra_servo_controller:rra_servo_wrist|pwm_count[9]                                                                            ; 4       ;
; rra_servo_controller:rra_servo_wrist|pwm_count[10]                                                                           ; 4       ;
; rra_servo_controller:rra_servo_wrist|pwm_count[6]                                                                            ; 4       ;
; rra_servo_controller:rra_servo_wrist|pwm_count[7]                                                                            ; 4       ;
; rra_servo_controller:rra_servo_upper|Add12~26                                                                                ; 4       ;
; rra_servo_controller:rra_servo_upper|pwm_count_i[14]                                                                         ; 4       ;
; rra_servo_controller:rra_servo_upper|pwm_count_i[15]                                                                         ; 4       ;
; rra_servo_controller:rra_servo_upper|pwm_count_i[16]                                                                         ; 4       ;
; rra_servo_controller:rra_servo_upper|pwm_count_i[17]                                                                         ; 4       ;
; rra_servo_controller:rra_servo_upper|pwm_count_i[13]                                                                         ; 4       ;
; rra_servo_controller:rra_servo_upper|pwm_count_i[11]                                                                         ; 4       ;
; rra_servo_controller:rra_servo_upper|pwm_count_i[12]                                                                         ; 4       ;
; rra_servo_controller:rra_servo_upper|pwm_count_i[8]                                                                          ; 4       ;
; rra_servo_controller:rra_servo_upper|pwm_count_i[9]                                                                          ; 4       ;
; rra_servo_controller:rra_servo_upper|pwm_count_i[10]                                                                         ; 4       ;
; rra_servo_controller:rra_servo_upper|pwm_count_i[6]                                                                          ; 4       ;
; rra_servo_controller:rra_servo_upper|pwm_count_i[7]                                                                          ; 4       ;
; rra_servo_controller:rra_servo_upper|pwm_count[14]                                                                           ; 4       ;
; rra_servo_controller:rra_servo_upper|pwm_count[15]                                                                           ; 4       ;
; rra_servo_controller:rra_servo_upper|pwm_count[16]                                                                           ; 4       ;
; rra_servo_controller:rra_servo_upper|pwm_count[17]                                                                           ; 4       ;
; rra_servo_controller:rra_servo_upper|pwm_count[13]                                                                           ; 4       ;
; rra_servo_controller:rra_servo_upper|pwm_count[11]                                                                           ; 4       ;
; rra_servo_controller:rra_servo_upper|pwm_count[12]                                                                           ; 4       ;
; rra_servo_controller:rra_servo_upper|pwm_count[8]                                                                            ; 4       ;
; rra_servo_controller:rra_servo_upper|pwm_count[9]                                                                            ; 4       ;
; rra_servo_controller:rra_servo_upper|pwm_count[10]                                                                           ; 4       ;
; rra_servo_controller:rra_servo_upper|pwm_count[6]                                                                            ; 4       ;
; rra_servo_controller:rra_servo_upper|pwm_count[7]                                                                            ; 4       ;
; rra_servo_controller:rra_servo_middle|Add12~26                                                                               ; 4       ;
; rra_servo_controller:rra_servo_middle|pwm_count_i[14]                                                                        ; 4       ;
; rra_servo_controller:rra_servo_middle|pwm_count_i[15]                                                                        ; 4       ;
; rra_servo_controller:rra_servo_middle|pwm_count_i[16]                                                                        ; 4       ;
; rra_servo_controller:rra_servo_middle|pwm_count_i[17]                                                                        ; 4       ;
; rra_servo_controller:rra_servo_middle|pwm_count_i[13]                                                                        ; 4       ;
; rra_servo_controller:rra_servo_middle|pwm_count_i[11]                                                                        ; 4       ;
; rra_servo_controller:rra_servo_middle|pwm_count_i[12]                                                                        ; 4       ;
; rra_servo_controller:rra_servo_middle|pwm_count_i[8]                                                                         ; 4       ;
; rra_servo_controller:rra_servo_middle|pwm_count_i[9]                                                                         ; 4       ;
; rra_servo_controller:rra_servo_middle|pwm_count_i[10]                                                                        ; 4       ;
; rra_servo_controller:rra_servo_middle|pwm_count_i[6]                                                                         ; 4       ;
; rra_servo_controller:rra_servo_middle|pwm_count_i[7]                                                                         ; 4       ;
; rra_servo_controller:rra_servo_middle|pwm_count[14]                                                                          ; 4       ;
; rra_servo_controller:rra_servo_middle|pwm_count[15]                                                                          ; 4       ;
; rra_servo_controller:rra_servo_middle|pwm_count[16]                                                                          ; 4       ;
; rra_servo_controller:rra_servo_middle|pwm_count[17]                                                                          ; 4       ;
; rra_servo_controller:rra_servo_middle|pwm_count[13]                                                                          ; 4       ;
; rra_servo_controller:rra_servo_middle|pwm_count[11]                                                                          ; 4       ;
; rra_servo_controller:rra_servo_middle|pwm_count[12]                                                                          ; 4       ;
; rra_servo_controller:rra_servo_middle|pwm_count[8]                                                                           ; 4       ;
; rra_servo_controller:rra_servo_middle|pwm_count[9]                                                                           ; 4       ;
; rra_servo_controller:rra_servo_middle|pwm_count[10]                                                                          ; 4       ;
; rra_servo_controller:rra_servo_middle|pwm_count[6]                                                                           ; 4       ;
; rra_servo_controller:rra_servo_middle|pwm_count[7]                                                                           ; 4       ;
; rra_servo_controller:rra_servo_lower|Add12~26                                                                                ; 4       ;
; rra_servo_controller:rra_servo_lower|pwm_count_i[14]                                                                         ; 4       ;
; rra_servo_controller:rra_servo_lower|pwm_count_i[15]                                                                         ; 4       ;
; rra_servo_controller:rra_servo_lower|pwm_count_i[16]                                                                         ; 4       ;
; rra_servo_controller:rra_servo_lower|pwm_count_i[17]                                                                         ; 4       ;
; rra_servo_controller:rra_servo_lower|pwm_count_i[13]                                                                         ; 4       ;
; rra_servo_controller:rra_servo_lower|pwm_count_i[11]                                                                         ; 4       ;
; rra_servo_controller:rra_servo_lower|pwm_count_i[12]                                                                         ; 4       ;
; rra_servo_controller:rra_servo_lower|pwm_count_i[8]                                                                          ; 4       ;
; rra_servo_controller:rra_servo_lower|pwm_count_i[9]                                                                          ; 4       ;
; rra_servo_controller:rra_servo_lower|pwm_count_i[10]                                                                         ; 4       ;
; rra_servo_controller:rra_servo_lower|pwm_count_i[6]                                                                          ; 4       ;
; rra_servo_controller:rra_servo_lower|pwm_count_i[7]                                                                          ; 4       ;
; rra_servo_controller:rra_servo_lower|pwm_count[14]                                                                           ; 4       ;
; rra_servo_controller:rra_servo_lower|pwm_count[15]                                                                           ; 4       ;
; rra_servo_controller:rra_servo_lower|pwm_count[16]                                                                           ; 4       ;
; rra_servo_controller:rra_servo_lower|pwm_count[17]                                                                           ; 4       ;
; rra_servo_controller:rra_servo_lower|pwm_count[13]                                                                           ; 4       ;
; rra_servo_controller:rra_servo_lower|pwm_count[11]                                                                           ; 4       ;
; rra_servo_controller:rra_servo_lower|pwm_count[12]                                                                           ; 4       ;
; rra_servo_controller:rra_servo_lower|pwm_count[8]                                                                            ; 4       ;
; rra_servo_controller:rra_servo_lower|pwm_count[9]                                                                            ; 4       ;
; rra_servo_controller:rra_servo_lower|pwm_count[10]                                                                           ; 4       ;
; rra_servo_controller:rra_servo_lower|pwm_count[6]                                                                            ; 4       ;
; rra_servo_controller:rra_servo_lower|pwm_count[7]                                                                            ; 4       ;
; t_upper_pos[2]                                                                                                               ; 4       ;
; t_upper_pos[5]                                                                                                               ; 4       ;
; t_upper_pos[6]                                                                                                               ; 4       ;
; t_upper_pos[10]                                                                                                              ; 4       ;
; t_upper_pos[11]                                                                                                              ; 4       ;
; t_upper_pos[4]                                                                                                               ; 4       ;
; t_middle_pos[3]                                                                                                              ; 4       ;
; t_middle_pos[5]                                                                                                              ; 4       ;
; t_middle_pos[6]                                                                                                              ; 4       ;
; t_middle_pos[10]                                                                                                             ; 4       ;
; t_middle_pos[11]                                                                                                             ; 4       ;
; t_middle_pos[4]                                                                                                              ; 4       ;
; t_wrist_pos[3]                                                                                                               ; 4       ;
; t_wrist_pos[5]                                                                                                               ; 4       ;
; t_wrist_pos[6]                                                                                                               ; 4       ;
; t_wrist_pos[10]                                                                                                              ; 4       ;
; t_wrist_pos[11]                                                                                                              ; 4       ;
; t_wrist_pos[4]                                                                                                               ; 4       ;
; t_lower_pos[3]                                                                                                               ; 4       ;
; t_lower_pos[5]                                                                                                               ; 4       ;
; t_lower_pos[6]                                                                                                               ; 4       ;
; t_lower_pos[10]                                                                                                              ; 4       ;
; t_lower_pos[11]                                                                                                              ; 4       ;
; t_lower_pos[4]                                                                                                               ; 4       ;
; t_gripper_pos[2]                                                                                                             ; 4       ;
; t_gripper_pos[5]                                                                                                             ; 4       ;
; t_gripper_pos[6]                                                                                                             ; 4       ;
; t_gripper_pos[10]                                                                                                            ; 4       ;
; t_gripper_pos[11]                                                                                                            ; 4       ;
; t_gripper_pos[4]                                                                                                             ; 4       ;
; t_base_pos[3]                                                                                                                ; 4       ;
; t_base_pos[5]                                                                                                                ; 4       ;
; t_base_pos[6]                                                                                                                ; 4       ;
; t_base_pos[10]                                                                                                               ; 4       ;
; t_base_pos[11]                                                                                                               ; 4       ;
; t_base_pos[4]                                                                                                                ; 4       ;
; Add13~56                                                                                                                     ; 4       ;
; Add13~54                                                                                                                     ; 4       ;
; Add13~42                                                                                                                     ; 4       ;
; Add13~38                                                                                                                     ; 4       ;
; WideOr14~3                                                                                                                   ; 3       ;
; rra_key_in:keypad|Mux55~3                                                                                                    ; 3       ;
; rra_servo_controller:rra_servo_base|clk_10mhz_count[0]                                                                       ; 3       ;
; rra_key_in:keypad|key_next[2]~2                                                                                              ; 3       ;
; rra_key_in:keypad|key_count[1]                                                                                               ; 3       ;
; rra_key_in:keypad|Mux55~2                                                                                                    ; 3       ;
; WideNor2~0                                                                                                                   ; 3       ;
; Equal26~5                                                                                                                    ; 3       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|lpm_abs_bv9:my_abs_num|cs1a[2]~22                      ; 3       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|lpm_abs_bv9:my_abs_num|cs1a[18]~14                     ; 3       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|lpm_abs_bv9:my_abs_num|cs1a[20]~12                     ; 3       ;
; WideOr8~0                                                                                                                    ; 3       ;
; Equal16~8                                                                                                                    ; 3       ;
; WideOr2~0                                                                                                                    ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|quotient[28]~28                                        ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|quotient[27]~27                                        ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|quotient[26]~26                                        ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|quotient[25]~25                                        ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|quotient[24]~24                                        ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|quotient[23]~23                                        ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|quotient[22]~22                                        ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|quotient[21]~21                                        ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|quotient[20]~20                                        ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|quotient[19]~19                                        ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|quotient[18]~18                                        ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|quotient[17]~17                                        ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|quotient[16]~16                                        ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|quotient[15]~15                                        ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|quotient[14]~14                                        ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|quotient[13]~13                                        ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|quotient[12]~12                                        ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|quotient[11]~11                                        ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|quotient[10]~10                                        ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|quotient[9]~9                                          ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|quotient[8]~8                                          ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|quotient[7]~7                                          ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|quotient[6]~6                                          ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|quotient[5]~5                                          ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|quotient[4]~4                                          ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_av9:my_abs_num|cs1a[2]~33                      ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_av9:my_abs_num|cs1a[22]~22                     ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_av9:my_abs_num|cs1a[29]~17                     ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_av9:my_abs_num|cs1a[30]~15                     ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_av9:my_abs_num|cs1a[30]~14                     ; 3       ;
; Mux11~4                                                                                                                      ; 3       ;
; Mux10~3                                                                                                                      ; 3       ;
; Mux9~3                                                                                                                       ; 3       ;
; Mux0~3                                                                                                                       ; 3       ;
; rra_servo_controller:rra_servo_base|clk_1khz_count[13]                                                                       ; 3       ;
; rra_servo_controller:rra_servo_base|Add9~26                                                                                  ; 3       ;
; rra_servo_controller:rra_servo_base|pwm_count_i[4]                                                                           ; 3       ;
; rra_servo_controller:rra_servo_base|pwm_count_i[5]                                                                           ; 3       ;
; rra_servo_controller:rra_servo_base|Add6~26                                                                                  ; 3       ;
; rra_servo_controller:rra_servo_base|pwm_count[4]                                                                             ; 3       ;
; rra_servo_controller:rra_servo_base|pwm_count[5]                                                                             ; 3       ;
; rra_servo_controller:rra_servo_gripper|Add9~26                                                                               ; 3       ;
; rra_servo_controller:rra_servo_gripper|pwm_count_i[4]                                                                        ; 3       ;
; rra_servo_controller:rra_servo_gripper|pwm_count_i[5]                                                                        ; 3       ;
; rra_servo_controller:rra_servo_wrist|Add9~26                                                                                 ; 3       ;
; rra_servo_controller:rra_servo_wrist|pwm_count_i[4]                                                                          ; 3       ;
; rra_servo_controller:rra_servo_wrist|pwm_count_i[5]                                                                          ; 3       ;
; rra_servo_controller:rra_servo_gripper|Add6~26                                                                               ; 3       ;
; rra_servo_controller:rra_servo_gripper|pwm_count[4]                                                                          ; 3       ;
; rra_servo_controller:rra_servo_gripper|pwm_count[5]                                                                          ; 3       ;
; rra_servo_controller:rra_servo_wrist|Add6~26                                                                                 ; 3       ;
; rra_servo_controller:rra_servo_wrist|pwm_count[4]                                                                            ; 3       ;
; rra_servo_controller:rra_servo_wrist|pwm_count[5]                                                                            ; 3       ;
; rra_servo_controller:rra_servo_upper|pwm_count_i[4]                                                                          ; 3       ;
; rra_servo_controller:rra_servo_upper|pwm_count_i[5]                                                                          ; 3       ;
; rra_servo_controller:rra_servo_upper|Add6~26                                                                                 ; 3       ;
; rra_servo_controller:rra_servo_upper|pwm_count[4]                                                                            ; 3       ;
; rra_servo_controller:rra_servo_upper|pwm_count[5]                                                                            ; 3       ;
; rra_servo_controller:rra_servo_middle|Add9~26                                                                                ; 3       ;
; rra_servo_controller:rra_servo_middle|pwm_count_i[4]                                                                         ; 3       ;
; rra_servo_controller:rra_servo_middle|pwm_count_i[5]                                                                         ; 3       ;
; rra_servo_controller:rra_servo_middle|Add6~26                                                                                ; 3       ;
; rra_servo_controller:rra_servo_middle|pwm_count[4]                                                                           ; 3       ;
; rra_servo_controller:rra_servo_middle|pwm_count[5]                                                                           ; 3       ;
; rra_servo_controller:rra_servo_lower|pwm_count_i[4]                                                                          ; 3       ;
; rra_servo_controller:rra_servo_lower|pwm_count_i[5]                                                                          ; 3       ;
; rra_servo_controller:rra_servo_lower|Add6~26                                                                                 ; 3       ;
; rra_servo_controller:rra_servo_lower|pwm_count[4]                                                                            ; 3       ;
; rra_servo_controller:rra_servo_lower|pwm_count[5]                                                                            ; 3       ;
; rra_servo_controller:rra_servo_upper|Add1~28                                                                                 ; 3       ;
; rra_servo_controller:rra_servo_upper|Add2~28                                                                                 ; 3       ;
; t_upper_pos[0]                                                                                                               ; 3       ;
; t_upper_pos[1]                                                                                                               ; 3       ;
; t_upper_pos[7]                                                                                                               ; 3       ;
; t_upper_pos[8]                                                                                                               ; 3       ;
; t_upper_pos[9]                                                                                                               ; 3       ;
; rra_servo_controller:rra_servo_middle|Add1~28                                                                                ; 3       ;
; rra_servo_controller:rra_servo_middle|Add2~28                                                                                ; 3       ;
; t_middle_pos[0]                                                                                                              ; 3       ;
; t_middle_pos[1]                                                                                                              ; 3       ;
; t_middle_pos[7]                                                                                                              ; 3       ;
; t_middle_pos[8]                                                                                                              ; 3       ;
; t_middle_pos[9]                                                                                                              ; 3       ;
; rra_servo_controller:rra_servo_wrist|Add1~28                                                                                 ; 3       ;
; rra_servo_controller:rra_servo_wrist|Add2~28                                                                                 ; 3       ;
; t_wrist_pos[0]                                                                                                               ; 3       ;
; t_wrist_pos[1]                                                                                                               ; 3       ;
; t_wrist_pos[7]                                                                                                               ; 3       ;
; t_wrist_pos[8]                                                                                                               ; 3       ;
; t_wrist_pos[9]                                                                                                               ; 3       ;
; rra_servo_controller:rra_servo_lower|Add1~28                                                                                 ; 3       ;
; rra_servo_controller:rra_servo_lower|Add2~28                                                                                 ; 3       ;
; t_lower_pos[0]                                                                                                               ; 3       ;
; t_lower_pos[1]                                                                                                               ; 3       ;
; t_lower_pos[7]                                                                                                               ; 3       ;
; t_lower_pos[8]                                                                                                               ; 3       ;
; t_lower_pos[9]                                                                                                               ; 3       ;
; rra_servo_controller:rra_servo_gripper|Add1~28                                                                               ; 3       ;
; rra_servo_controller:rra_servo_gripper|Add2~28                                                                               ; 3       ;
; t_gripper_pos[0]                                                                                                             ; 3       ;
; t_gripper_pos[1]                                                                                                             ; 3       ;
; t_gripper_pos[7]                                                                                                             ; 3       ;
; t_gripper_pos[8]                                                                                                             ; 3       ;
; t_gripper_pos[9]                                                                                                             ; 3       ;
; rra_servo_controller:rra_servo_base|Add1~28                                                                                  ; 3       ;
; rra_servo_controller:rra_servo_base|Add2~28                                                                                  ; 3       ;
; t_base_pos[0]                                                                                                                ; 3       ;
; t_base_pos[1]                                                                                                                ; 3       ;
; t_base_pos[7]                                                                                                                ; 3       ;
; t_base_pos[8]                                                                                                                ; 3       ;
; t_base_pos[9]                                                                                                                ; 3       ;
; rra_key_in:keypad|delay[15]                                                                                                  ; 3       ;
; rra_key_in:keypad|delay[14]                                                                                                  ; 3       ;
; rra_key_in:keypad|delay[9]                                                                                                   ; 3       ;
; rra_key_in:keypad|delay[8]                                                                                                   ; 3       ;
; rra_key_in:keypad|delay[7]                                                                                                   ; 3       ;
; rra_key_in:keypad|delay[6]                                                                                                   ; 3       ;
; rra_key_in:keypad|delay[5]                                                                                                   ; 3       ;
; rra_key_in:keypad|delay[4]                                                                                                   ; 3       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_31_result_int[6]~10      ; 3       ;
; Add13~58                                                                                                                     ; 3       ;
; Add13~50                                                                                                                     ; 3       ;
; Add13~34                                                                                                                     ; 3       ;
; Add13~30                                                                                                                     ; 3       ;
; Add13~26                                                                                                                     ; 3       ;
; Add13~22                                                                                                                     ; 3       ;
; Add13~18                                                                                                                     ; 3       ;
; Add13~14                                                                                                                     ; 3       ;
; Add13~10                                                                                                                     ; 3       ;
; Add12~34                                                                                                                     ; 3       ;
; Add12~30                                                                                                                     ; 3       ;
; Add12~26                                                                                                                     ; 3       ;
; Add12~22                                                                                                                     ; 3       ;
; Add12~18                                                                                                                     ; 3       ;
; Add12~14                                                                                                                     ; 3       ;
; Add12~10                                                                                                                     ; 3       ;
; Add12~6                                                                                                                      ; 3       ;
; Add13~6                                                                                                                      ; 3       ;
; Add13~2                                                                                                                      ; 3       ;
; Add12~2                                                                                                                      ; 3       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[191]~490                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[173]~489                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[155]~488                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[137]~487                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[119]~486                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[101]~485                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[83]~484                 ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[75]~483                 ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[77]~482                 ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[176]~535                ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[164]~534                ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[152]~533                ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[140]~532                ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[128]~531                ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[116]~530                ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[104]~529                ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[92]~528                 ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[80]~527                 ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[68]~526                 ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[56]~525                 ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[44]~524                 ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[32]~523                 ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[26]~522                 ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[27]~521                 ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[192]~475                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[193]~474                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[194]~473                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[195]~472                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[182]~470                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[183]~469                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[184]~468                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[185]~467                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[186]~466                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[174]~464                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[175]~463                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[176]~462                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[177]~461                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[164]~459                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[165]~458                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[166]~457                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[167]~456                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[168]~455                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[156]~453                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[157]~452                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[158]~451                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[159]~450                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[146]~448                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[147]~447                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[148]~446                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[149]~445                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[150]~444                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[138]~442                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[139]~441                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[140]~440                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[141]~439                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[128]~437                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[129]~436                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[130]~435                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[131]~434                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[132]~433                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[120]~431                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[121]~430                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[122]~429                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[123]~428                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[110]~426                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[111]~425                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[112]~424                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[113]~423                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[114]~422                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[102]~420                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[103]~419                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[104]~418                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[105]~417                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[92]~415                 ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[93]~414                 ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[94]~413                 ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[95]~412                 ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[96]~411                 ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[84]~409                 ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[85]~408                 ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[86]~407                 ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[87]~406                 ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[76]~404                 ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[78]~403                 ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[66]~401                 ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[68]~400                 ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[69]~399                 ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[177]~516                ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[170]~514                ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[171]~513                ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[165]~511                ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[158]~509                ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[159]~508                ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[153]~506                ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[146]~504                ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[147]~503                ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[141]~501                ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[134]~499                ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[135]~498                ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[129]~496                ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[122]~494                ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[123]~493                ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[117]~491                ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[110]~489                ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[111]~488                ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[105]~486                ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[98]~484                 ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[99]~483                 ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[93]~481                 ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[86]~479                 ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[87]~478                 ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[81]~476                 ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[74]~474                 ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[75]~473                 ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[69]~471                 ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[62]~469                 ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[63]~468                 ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[57]~466                 ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[50]~464                 ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[51]~463                 ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[45]~461                 ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[38]~459                 ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[39]~458                 ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[33]~456                 ; 2       ;
; movement~58                                                                                                                  ; 2       ;
; rra_controller:controller|c_state.s_MOVING                                                                                   ; 2       ;
; rra_controller:controller|c_state.s_GET_MEMORY_NEXT                                                                          ; 2       ;
; movement~53                                                                                                                  ; 2       ;
; movement~23                                                                                                                  ; 2       ;
; rra_servo_controller:rra_servo_base|clk_10mhz_count[1]                                                                       ; 2       ;
; rra_key_in:keypad|key_count[0]~2                                                                                             ; 2       ;
; rra_servo_controller:rra_servo_lower|LessThan6~4                                                                             ; 2       ;
; rra_servo_controller:rra_servo_lower|LessThan6~3                                                                             ; 2       ;
; rra_key_in:keypad|Mux57~0                                                                                                    ; 2       ;
; rra_key_in:keypad|Mux63~0                                                                                                    ; 2       ;
; rra_key_in:keypad|Mux61~0                                                                                                    ; 2       ;
; rra_key_in:keypad|key_next[2]~0                                                                                              ; 2       ;
; rra_key_in:keypad|Mux66~3                                                                                                    ; 2       ;
; rra_key_in:keypad|err                                                                                                        ; 2       ;
; rra_key_in:keypad|Equal0~0                                                                                                   ; 2       ;
; Equal32~0                                                                                                                    ; 2       ;
; WideNor2~2                                                                                                                   ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|quotient[4]~12                                         ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|quotient[5]~11                                         ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|quotient[6]~10                                         ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|quotient[7]~9                                          ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|quotient[8]~8                                          ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|quotient[9]~7                                          ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|quotient[10]~6                                         ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|quotient[11]~5                                         ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|quotient[12]~4                                         ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|quotient[14]~3                                         ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|_~2                                                    ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|quotient[13]~2                                         ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|quotient[15]~1                                         ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|_~1                                                    ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|quotient[16]~0                                         ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[190]~385                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[172]~365                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[154]~345                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[136]~325                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[118]~305                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[100]~285                ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[82]~265                 ; 2       ;
; lpm_divide:Div1|lpm_divide_kvo:auto_generated|abs_divider_obg:divider|alt_u_div_56f:divider|StageOut[74]~253                 ; 2       ;
; WideNor1~1                                                                                                                   ; 2       ;
; Equal24~2                                                                                                                    ; 2       ;
; WideNor0~2                                                                                                                   ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|_~1                                                    ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|_~0                                                    ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[175]~444                ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[163]~430                ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[151]~416                ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[139]~402                ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[127]~388                ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[115]~374                ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[103]~360                ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[91]~346                 ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[79]~332                 ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[67]~318                 ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[55]~304                 ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[43]~290                 ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[31]~276                 ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_av9:my_abs_num|cs1a[28]~13                     ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_av9:my_abs_num|_~2                             ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_av9:my_abs_num|_~1                             ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_av9:my_abs_num|_~0                             ; 2       ;
; lpm_divide:Div2|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_av9:my_abs_num|cs1a[21]~10                     ; 2       ;
; Equal36~0                                                                                                                    ; 2       ;
; rra_servo_controller:rra_servo_wrist|o_current[0]~9                                                                          ; 2       ;
; rra_servo_controller:rra_servo_lower|o_current[0]~9                                                                          ; 2       ;
; rra_servo_controller:rra_servo_middle|o_current[0]~9                                                                         ; 2       ;
; rra_servo_controller:rra_servo_upper|o_current[0]~9                                                                          ; 2       ;
; rra_servo_controller:rra_servo_wrist|o_current[1]~8                                                                          ; 2       ;
; rra_servo_controller:rra_servo_lower|o_current[1]~8                                                                          ; 2       ;
; rra_servo_controller:rra_servo_middle|o_current[1]~8                                                                         ; 2       ;
; rra_servo_controller:rra_servo_upper|o_current[1]~8                                                                          ; 2       ;
; rra_servo_controller:rra_servo_wrist|o_current[2]~7                                                                          ; 2       ;
; rra_servo_controller:rra_servo_lower|o_current[2]~7                                                                          ; 2       ;
; rra_servo_controller:rra_servo_middle|o_current[2]~7                                                                         ; 2       ;
; rra_servo_controller:rra_servo_wrist|o_current[3]~6                                                                          ; 2       ;
; rra_servo_controller:rra_servo_lower|o_current[3]~6                                                                          ; 2       ;
; rra_servo_controller:rra_servo_middle|o_current[3]~6                                                                         ; 2       ;
; rra_servo_controller:rra_servo_wrist|o_current[6]~5                                                                          ; 2       ;
; rra_servo_controller:rra_servo_lower|o_current[6]~5                                                                          ; 2       ;
; rra_servo_controller:rra_servo_middle|o_current[6]~5                                                                         ; 2       ;
; rra_servo_controller:rra_servo_wrist|o_current[7]~4                                                                          ; 2       ;
; rra_servo_controller:rra_servo_lower|o_current[7]~4                                                                          ; 2       ;
; rra_servo_controller:rra_servo_middle|o_current[7]~4                                                                         ; 2       ;
; rra_servo_controller:rra_servo_wrist|o_current[8]~3                                                                          ; 2       ;
; rra_servo_controller:rra_servo_lower|o_current[8]~3                                                                          ; 2       ;
; rra_servo_controller:rra_servo_upper|o_current[8]~3                                                                          ; 2       ;
; rra_servo_controller:rra_servo_wrist|o_current[9]~2                                                                          ; 2       ;
; rra_servo_controller:rra_servo_lower|o_current[9]~2                                                                          ; 2       ;
; rra_servo_controller:rra_servo_upper|o_current[9]~2                                                                          ; 2       ;
; rra_servo_controller:rra_servo_wrist|o_current[10]~1                                                                         ; 2       ;
; rra_servo_controller:rra_servo_middle|o_current[10]~1                                                                        ; 2       ;
; rra_servo_controller:rra_servo_upper|o_current[10]~1                                                                         ; 2       ;
; rra_servo_controller:rra_servo_wrist|o_current[11]~0                                                                         ; 2       ;
; rra_servo_controller:rra_servo_middle|o_current[11]~0                                                                        ; 2       ;
; rra_servo_controller:rra_servo_upper|o_current[11]~0                                                                         ; 2       ;
; rra_key_in:keypad|key_out[3]                                                                                                 ; 2       ;
; rra_key_in:keypad|key_out[2]                                                                                                 ; 2       ;
; rra_key_in:keypad|key_out[1]                                                                                                 ; 2       ;
; rra_servo_controller:rra_servo_upper|o_pwm_out_i                                                                             ; 2       ;
; rra_servo_controller:rra_servo_upper|o_pwm_out                                                                               ; 2       ;
; rra_servo_controller:rra_servo_middle|o_pwm_out_i                                                                            ; 2       ;
; rra_servo_controller:rra_servo_middle|o_pwm_out                                                                              ; 2       ;
; rra_servo_controller:rra_servo_lower|o_pwm_out_i                                                                             ; 2       ;
; rra_servo_controller:rra_servo_lower|o_pwm_out                                                                               ; 2       ;
; rra_servo_controller:rra_servo_base|clk_1khz_count[12]                                                                       ; 2       ;
; rra_servo_controller:rra_servo_base|clk_1khz_count[11]                                                                       ; 2       ;
; rra_servo_controller:rra_servo_base|clk_1khz_count[7]                                                                        ; 2       ;
; rra_servo_controller:rra_servo_base|clk_1khz_count[6]                                                                        ; 2       ;
; rra_servo_controller:rra_servo_base|clk_1khz_count[5]                                                                        ; 2       ;
; rra_servo_controller:rra_servo_base|clk_1khz_count[4]                                                                        ; 2       ;
; rra_servo_controller:rra_servo_base|clk_1khz_count[3]                                                                        ; 2       ;
; rra_servo_controller:rra_servo_base|clk_1khz_count[2]                                                                        ; 2       ;
; rra_servo_controller:rra_servo_base|clk_1khz_count[1]                                                                        ; 2       ;
; rra_servo_controller:rra_servo_base|clk_1khz_count[0]                                                                        ; 2       ;
; rra_servo_controller:rra_servo_base|clk_1khz_count[10]                                                                       ; 2       ;
; rra_servo_controller:rra_servo_base|clk_1khz_count[9]                                                                        ; 2       ;
; rra_servo_controller:rra_servo_base|clk_1khz_count[8]                                                                        ; 2       ;
; rra_servo_controller:rra_servo_base|LessThan11~34                                                                            ; 2       ;
+------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 112               ;
; Simple Multipliers (18-bit)           ; 1           ; 1                   ; 56                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 56                ;
; Embedded Multiplier 9-bit elements    ; 3           ; 2                   ; 112               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 1           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                  ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; lpm_mult:Mult1|mult_u6t:auto_generated|w182w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult1|mult_u6t:auto_generated|mac_mult1 ;                            ; DSPMULT_X34_Y20_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult1|mult_u6t:auto_generated|mac_out4     ; Simple Multiplier (9-bit)  ; DSPOUT_X34_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult1|mult_u6t:auto_generated|mac_mult3 ;                            ; DSPMULT_X34_Y19_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 4,563 / 47,787 ( 10 % ) ;
; C16 interconnects     ; 42 / 1,804 ( 2 % )      ;
; C4 interconnects      ; 2,095 / 31,272 ( 7 % )  ;
; Direct links          ; 1,123 / 47,787 ( 2 % )  ;
; Global clocks         ; 13 / 20 ( 65 % )        ;
; Local interconnects   ; 1,163 / 15,408 ( 8 % )  ;
; R24 interconnects     ; 49 / 1,775 ( 3 % )      ;
; R4 interconnects      ; 2,402 / 41,310 ( 6 % )  ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.69) ; Number of LABs  (Total = 281) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 16                            ;
; 2                                           ; 10                            ;
; 3                                           ; 4                             ;
; 4                                           ; 3                             ;
; 5                                           ; 4                             ;
; 6                                           ; 4                             ;
; 7                                           ; 3                             ;
; 8                                           ; 3                             ;
; 9                                           ; 2                             ;
; 10                                          ; 10                            ;
; 11                                          ; 9                             ;
; 12                                          ; 15                            ;
; 13                                          ; 11                            ;
; 14                                          ; 39                            ;
; 15                                          ; 36                            ;
; 16                                          ; 112                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.93) ; Number of LABs  (Total = 281) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 78                            ;
; 1 Clock                            ; 84                            ;
; 1 Clock enable                     ; 37                            ;
; 1 Sync. clear                      ; 40                            ;
; 1 Sync. load                       ; 5                             ;
; 2 Clocks                           ; 17                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 12.33) ; Number of LABs  (Total = 281) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 16                            ;
; 2                                            ; 10                            ;
; 3                                            ; 6                             ;
; 4                                            ; 9                             ;
; 5                                            ; 27                            ;
; 6                                            ; 9                             ;
; 7                                            ; 4                             ;
; 8                                            ; 4                             ;
; 9                                            ; 7                             ;
; 10                                           ; 8                             ;
; 11                                           ; 3                             ;
; 12                                           ; 5                             ;
; 13                                           ; 14                            ;
; 14                                           ; 31                            ;
; 15                                           ; 45                            ;
; 16                                           ; 32                            ;
; 17                                           ; 16                            ;
; 18                                           ; 2                             ;
; 19                                           ; 3                             ;
; 20                                           ; 3                             ;
; 21                                           ; 6                             ;
; 22                                           ; 1                             ;
; 23                                           ; 4                             ;
; 24                                           ; 3                             ;
; 25                                           ; 2                             ;
; 26                                           ; 5                             ;
; 27                                           ; 4                             ;
; 28                                           ; 0                             ;
; 29                                           ; 0                             ;
; 30                                           ; 1                             ;
; 31                                           ; 0                             ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.48) ; Number of LABs  (Total = 281) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 25                            ;
; 2                                               ; 22                            ;
; 3                                               ; 12                            ;
; 4                                               ; 9                             ;
; 5                                               ; 28                            ;
; 6                                               ; 11                            ;
; 7                                               ; 9                             ;
; 8                                               ; 16                            ;
; 9                                               ; 12                            ;
; 10                                              ; 22                            ;
; 11                                              ; 39                            ;
; 12                                              ; 10                            ;
; 13                                              ; 8                             ;
; 14                                              ; 25                            ;
; 15                                              ; 15                            ;
; 16                                              ; 18                            ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.43) ; Number of LABs  (Total = 281) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 16                            ;
; 3                                            ; 8                             ;
; 4                                            ; 5                             ;
; 5                                            ; 6                             ;
; 6                                            ; 10                            ;
; 7                                            ; 3                             ;
; 8                                            ; 12                            ;
; 9                                            ; 10                            ;
; 10                                           ; 16                            ;
; 11                                           ; 11                            ;
; 12                                           ; 13                            ;
; 13                                           ; 20                            ;
; 14                                           ; 12                            ;
; 15                                           ; 12                            ;
; 16                                           ; 14                            ;
; 17                                           ; 3                             ;
; 18                                           ; 9                             ;
; 19                                           ; 7                             ;
; 20                                           ; 9                             ;
; 21                                           ; 14                            ;
; 22                                           ; 4                             ;
; 23                                           ; 7                             ;
; 24                                           ; 8                             ;
; 25                                           ; 11                            ;
; 26                                           ; 7                             ;
; 27                                           ; 7                             ;
; 28                                           ; 2                             ;
; 29                                           ; 7                             ;
; 30                                           ; 5                             ;
; 31                                           ; 7                             ;
; 32                                           ; 4                             ;
; 33                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 64           ; 0            ; 64           ; 0            ; 0            ; 75        ; 64           ; 0            ; 75        ; 75        ; 0            ; 60           ; 0            ; 0            ; 15           ; 0            ; 60           ; 15           ; 0            ; 0            ; 0            ; 60           ; 0            ; 0            ; 0            ; 0            ; 0            ; 75        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 11           ; 75           ; 11           ; 75           ; 75           ; 0         ; 11           ; 75           ; 0         ; 0         ; 75           ; 15           ; 75           ; 75           ; 60           ; 75           ; 15           ; 60           ; 75           ; 75           ; 75           ; 15           ; 75           ; 75           ; 75           ; 75           ; 75           ; 0         ; 75           ; 75           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; l1                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; l2                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; l1_i               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; l2_i               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m1                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m2                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m1_i               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m2_i               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; u1                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; u2                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; u1_i               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; u2_i               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; w1                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; g1                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; w1_i               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; g1_i               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b1                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b1_i               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_key_col[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_key_col[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_key_col[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_key_col[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[8]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[9]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment7_1[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment7_1[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment7_1[2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment7_1[3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment7_1[4]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment7_1[5]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment7_1[6]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment7_2[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment7_2[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment7_2[2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment7_2[3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment7_2[4]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment7_2[5]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment7_2[6]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment7_3[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment7_3[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment7_3[2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment7_3[3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment7_3[4]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment7_3[5]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment7_3[6]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment7_4[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment7_4[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment7_4[2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment7_4[3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment7_4[4]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment7_4[5]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment7_4[6]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; display_id[2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; display_id[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; display_id[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; speed[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; speed[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; speed[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; speed[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_key_row[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_key_row[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_key_row[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_key_row[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mode[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mode[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                        ;
+-----------------+------------------------------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)                           ; Delay Added in ns ;
+-----------------+------------------------------------------------+-------------------+
; clk             ; rra_servo_controller:rra_servo_base|clk_1khz   ; 3.4               ;
; clk             ; rra_servo_controller:rra_servo_wrist|clk_1khz  ; 2.8               ;
; clk             ; rra_servo_controller:rra_servo_middle|clk_1khz ; 1.9               ;
+-----------------+------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                            ;
+--------------------------------------------------+---------------------------------------------------+-------------------+
; Source Register                                  ; Destination Register                              ; Delay Added in ns ;
+--------------------------------------------------+---------------------------------------------------+-------------------+
; t_base_pos[11]                                   ; rra_servo_controller:rra_servo_base|current[11]   ; 0.725             ;
; t_wrist_pos[5]                                   ; rra_servo_controller:rra_servo_wrist|current[5]   ; 0.512             ;
; t_wrist_pos[10]                                  ; rra_servo_controller:rra_servo_wrist|current[10]  ; 0.504             ;
; t_wrist_pos[6]                                   ; rra_servo_controller:rra_servo_wrist|current[6]   ; 0.503             ;
; t_base_pos[6]                                    ; rra_servo_controller:rra_servo_base|current[6]    ; 0.502             ;
; t_base_pos[10]                                   ; rra_servo_controller:rra_servo_base|current[10]   ; 0.490             ;
; t_base_pos[2]                                    ; rra_servo_controller:rra_servo_base|current[2]    ; 0.489             ;
; t_base_pos[5]                                    ; rra_servo_controller:rra_servo_base|current[5]    ; 0.443             ;
; t_middle_pos[5]                                  ; rra_servo_controller:rra_servo_middle|current[5]  ; 0.441             ;
; t_wrist_pos[2]                                   ; rra_servo_controller:rra_servo_wrist|current[2]   ; 0.439             ;
; t_base_pos[3]                                    ; rra_servo_controller:rra_servo_base|current[3]    ; 0.437             ;
; t_middle_pos[4]                                  ; rra_servo_controller:rra_servo_middle|current[4]  ; 0.434             ;
; rra_servo_controller:rra_servo_wrist|pwm_out_i   ; w1_i                                              ; 0.416             ;
; t_wrist_pos[11]                                  ; rra_servo_controller:rra_servo_wrist|current[11]  ; 0.405             ;
; t_middle_pos[2]                                  ; rra_servo_controller:rra_servo_middle|current[2]  ; 0.372             ;
; t_base_pos[4]                                    ; rra_servo_controller:rra_servo_base|current[4]    ; 0.302             ;
; rra_servo_controller:rra_servo_base|pwm_out_i    ; b1_i                                              ; 0.232             ;
; rra_servo_controller:rra_servo_base|pwm_out      ; b1                                                ; 0.232             ;
; t_middle_pos[3]                                  ; rra_servo_controller:rra_servo_middle|current[3]  ; 0.214             ;
; t_wrist_pos[3]                                   ; rra_servo_controller:rra_servo_wrist|current[3]   ; 0.211             ;
; rra_servo_controller:rra_servo_wrist|pwm_out     ; w1                                                ; 0.211             ;
; rra_servo_controller:rra_servo_gripper|pwm_out_i ; g1_i                                              ; 0.198             ;
; rra_servo_controller:rra_servo_gripper|pwm_out   ; g1                                                ; 0.198             ;
; t_wrist_pos[4]                                   ; rra_servo_controller:rra_servo_wrist|current[4]   ; 0.191             ;
; t_middle_pos[10]                                 ; rra_servo_controller:rra_servo_middle|current[10] ; 0.164             ;
; rra_servo_controller:rra_servo_middle|pwm_out_i  ; m2_i                                              ; 0.154             ;
; rra_servo_controller:rra_servo_middle|pwm_out    ; m2                                                ; 0.154             ;
; rra_servo_controller:rra_servo_lower|pwm_out_i   ; l2_i                                              ; 0.142             ;
; t_lower_pos[3]                                   ; rra_servo_controller:rra_servo_lower|current[3]   ; 0.141             ;
; t_middle_pos[6]                                  ; rra_servo_controller:rra_servo_middle|current[6]  ; 0.136             ;
; t_middle_pos[11]                                 ; rra_servo_controller:rra_servo_middle|current[11] ; 0.113             ;
; t_gripper_pos[6]                                 ; rra_servo_controller:rra_servo_gripper|current[6] ; 0.064             ;
; t_gripper_pos[5]                                 ; rra_servo_controller:rra_servo_gripper|current[5] ; 0.064             ;
; t_gripper_pos[2]                                 ; rra_servo_controller:rra_servo_gripper|current[2] ; 0.044             ;
+--------------------------------------------------+---------------------------------------------------+-------------------+
Note: This table only shows the top 34 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C16F484C6 for design "rra"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 11 pins of 75 total pins
    Info (169086): Pin l2 not assigned to an exact location on the device
    Info (169086): Pin l2_i not assigned to an exact location on the device
    Info (169086): Pin m2 not assigned to an exact location on the device
    Info (169086): Pin m2_i not assigned to an exact location on the device
    Info (169086): Pin u2 not assigned to an exact location on the device
    Info (169086): Pin u2_i not assigned to an exact location on the device
    Info (169086): Pin w1 not assigned to an exact location on the device
    Info (169086): Pin g1 not assigned to an exact location on the device
    Info (169086): Pin g1_i not assigned to an exact location on the device
    Info (169086): Pin b1 not assigned to an exact location on the device
    Info (169086): Pin b1_i not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'rra.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN B12 (CLK9, DIFFCLK_5p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
Info (176353): Automatically promoted node rra_servo_controller:rra_servo_base|clk_10mhz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rra_servo_controller:rra_servo_gripper|clk_10mhz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rra_servo_controller:rra_servo_lower|clk_10mhz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rra_servo_controller:rra_servo_middle|clk_10mhz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rra_servo_controller:rra_servo_upper|clk_10mhz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rra_servo_controller:rra_servo_wrist|clk_10mhz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rra_servo_controller:rra_servo_base|clk_1khz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rra_servo_controller:rra_servo_gripper|clk_1khz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rra_servo_controller:rra_servo_lower|clk_1khz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rra_servo_controller:rra_servo_middle|clk_1khz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rra_servo_controller:rra_servo_upper|clk_1khz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rra_servo_controller:rra_servo_wrist|clk_1khz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 11 (unused VREF, 2.5V VCCIO, 0 input, 11 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 2.5V VCCIO pins. 24 total pin(s) used --  9 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 9 total pin(s) used --  37 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 2.5V VCCIO pins. 5 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 29 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 2.5V VCCIO pins. 1 total pin(s) used --  42 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:10
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 12% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:09
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.80 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Info (144001): Generated suppressed messages file C:/Users/Matt/Google Drive/UWE/Year 3 - Group Design/RRA/Hardware/Testing/output_files/rra.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 881 megabytes
    Info: Processing ended: Tue Mar 08 02:38:55 2016
    Info: Elapsed time: 00:00:39
    Info: Total CPU time (on all processors): 00:00:39


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Matt/Google Drive/UWE/Year 3 - Group Design/RRA/Hardware/Testing/output_files/rra.fit.smsg.


