---
layout: page
title: 2.4 Procedures 程序
permalink: /VerilogLanguage/Procedures
nav_order: 4
description: "2.4 Procedures 程序"
parent: 2 Verilog Language



---

# Verilog Language: Procedures 程序

程序包括 **always** 块、initial 块、task 和 function 块。程序允许使用顺序语句（这些语句不能在程序外使用）来描述电路的行为。

- [Always blocks (combinational)](https://hdlbits.01xz.net/wiki/alwaysblock1) **组合逻辑的 Always 块**
- [Always blocks (clocked)](https://hdlbits.01xz.net/wiki/alwaysblock2) **时钟控制的 Always 块**
- [If statement](https://hdlbits.01xz.net/wiki/always_if) **If 语句**
- [If statement latches](https://hdlbits.01xz.net/wiki/always_if2) **If 语句锁存器**
- [Case statement](https://hdlbits.01xz.net/wiki/always_case) **Case 语句**
- [Priority encoder](https://hdlbits.01xz.net/wiki/always_case2) **优先编码器**
- [Priority encoder with casez](https://hdlbits.01xz.net/wiki/always_casez) **带 casez 的优先编码器**
- [Avoiding latches](https://hdlbits.01xz.net/wiki/always_nolatches) **避免锁存器**