TimeQuest Timing Analyzer report for CircuitoPlaca
Tue Jul  3 10:42:42 2018
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'KEY[0]'
 12. Slow Model Hold: 'KEY[0]'
 13. Slow Model Minimum Pulse Width: 'KEY[0]'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Output Enable Times
 21. Minimum Output Enable Times
 22. Output Disable Times
 23. Minimum Output Disable Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'KEY[0]'
 30. Fast Model Hold: 'KEY[0]'
 31. Fast Model Minimum Pulse Width: 'KEY[0]'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Propagation Delay
 37. Minimum Propagation Delay
 38. Output Enable Times
 39. Minimum Output Enable Times
 40. Output Disable Times
 41. Minimum Output Disable Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Progagation Delay
 48. Minimum Progagation Delay
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; CircuitoPlaca                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; KEY[0]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[0] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 33.56 MHz ; 33.56 MHz       ; KEY[0]     ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+--------+---------+---------------+
; Clock  ; Slack   ; End Point TNS ;
+--------+---------+---------------+
; KEY[0] ; -14.400 ; -2481.980     ;
+--------+---------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; KEY[0] ; 0.445 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; KEY[0] ; -1.469 ; -223.873             ;
+--------+--------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[0]'                                                                                                                                                                                                     ;
+---------+-----------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                 ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -14.400 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.014     ; 14.924     ;
; -14.321 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.095     ; 14.764     ;
; -14.320 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst   ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.095     ; 14.763     ;
; -14.320 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.095     ; 14.763     ;
; -14.312 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.014     ; 14.836     ;
; -14.283 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.083     ; 14.738     ;
; -14.233 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.095     ; 14.676     ;
; -14.232 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst   ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.095     ; 14.675     ;
; -14.232 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.095     ; 14.675     ;
; -14.220 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D1  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; 0.061      ; 14.819     ;
; -14.216 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst5|D0 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; 0.061      ; 14.815     ;
; -14.214 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D3  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.014     ; 14.738     ;
; -14.197 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.095     ; 14.640     ;
; -14.196 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst1  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.095     ; 14.639     ;
; -14.195 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.083     ; 14.650     ;
; -14.194 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst   ; KEY[0]       ; KEY[0]      ; 0.500        ; 0.080      ; 14.812     ;
; -14.193 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst30|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; 0.080      ; 14.811     ;
; -14.176 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.083     ; 14.631     ;
; -14.155 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst48|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.071     ; 14.622     ;
; -14.154 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.071     ; 14.621     ;
; -14.153 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.071     ; 14.620     ;
; -14.150 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.071     ; 14.617     ;
; -14.142 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D1  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.020     ; 14.660     ;
; -14.141 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D1  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst   ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.020     ; 14.659     ;
; -14.141 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D1  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.020     ; 14.659     ;
; -14.138 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst5|D0 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.020     ; 14.656     ;
; -14.137 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst5|D0 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst   ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.020     ; 14.655     ;
; -14.137 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst5|D0 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.020     ; 14.655     ;
; -14.135 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D3  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.095     ; 14.578     ;
; -14.134 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D3  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst   ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.095     ; 14.577     ;
; -14.134 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D3  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.095     ; 14.577     ;
; -14.116 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.095     ; 14.559     ;
; -14.112 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.095     ; 14.555     ;
; -14.112 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst7  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.095     ; 14.555     ;
; -14.109 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.095     ; 14.552     ;
; -14.108 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst1  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.095     ; 14.551     ;
; -14.106 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst   ; KEY[0]       ; KEY[0]      ; 0.500        ; 0.080      ; 14.724     ;
; -14.105 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.055     ; 14.588     ;
; -14.105 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.055     ; 14.588     ;
; -14.105 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst30|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; 0.080      ; 14.723     ;
; -14.104 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D1  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.008     ; 14.634     ;
; -14.100 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst5|D0 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.008     ; 14.630     ;
; -14.097 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D3  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.083     ; 14.552     ;
; -14.088 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.008     ; 14.618     ;
; -14.088 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.083     ; 14.543     ;
; -14.080 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst1  ; KEY[0]       ; KEY[0]      ; 0.500        ; 0.007      ; 14.625     ;
; -14.078 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst56|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.083     ; 14.533     ;
; -14.076 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.083     ; 14.531     ;
; -14.075 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|reg4bitsNovo:inst1|inst7                  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.120     ; 14.493     ;
; -14.075 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.120     ; 14.493     ;
; -14.075 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst48|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.120     ; 14.493     ;
; -14.074 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.062     ; 14.550     ;
; -14.067 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst48|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.071     ; 14.534     ;
; -14.066 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.071     ; 14.533     ;
; -14.065 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.071     ; 14.532     ;
; -14.062 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.071     ; 14.529     ;
; -14.048 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.120     ; 14.466     ;
; -14.048 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst48|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.120     ; 14.466     ;
; -14.047 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.085     ; 14.500     ;
; -14.046 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.085     ; 14.499     ;
; -14.045 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst52|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.085     ; 14.498     ;
; -14.044 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.085     ; 14.497     ;
; -14.040 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst4|inst   ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.085     ; 14.493     ;
; -14.033 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst34|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.090     ; 14.481     ;
; -14.032 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.090     ; 14.480     ;
; -14.032 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.090     ; 14.480     ;
; -14.028 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.095     ; 14.471     ;
; -14.024 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.095     ; 14.467     ;
; -14.024 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst7  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.095     ; 14.467     ;
; -14.018 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D1  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.020     ; 14.536     ;
; -14.017 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D1  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst1  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.020     ; 14.535     ;
; -14.017 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.055     ; 14.500     ;
; -14.017 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.055     ; 14.500     ;
; -14.016 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|reg4bitsNovo:inst1|inst                   ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.021     ; 14.533     ;
; -14.015 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D1  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst   ; KEY[0]       ; KEY[0]      ; 0.500        ; 0.155      ; 14.708     ;
; -14.014 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D1  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst30|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; 0.155      ; 14.707     ;
; -14.014 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst5|D0 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.020     ; 14.532     ;
; -14.013 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst5|D0 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst1  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.020     ; 14.531     ;
; -14.011 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D3  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.095     ; 14.454     ;
; -14.011 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst5|D0 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst   ; KEY[0]       ; KEY[0]      ; 0.500        ; 0.155      ; 14.704     ;
; -14.010 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D3  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst1  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.095     ; 14.453     ;
; -14.010 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst5|D0 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst30|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; 0.155      ; 14.703     ;
; -14.008 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D3  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst   ; KEY[0]       ; KEY[0]      ; 0.500        ; 0.080      ; 14.626     ;
; -14.007 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D3  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst30|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; 0.080      ; 14.625     ;
; -14.003 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.008     ; 14.533     ;
; -14.000 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.008     ; 14.530     ;
; -13.997 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D1  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.008     ; 14.527     ;
; -13.995 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.071     ; 14.462     ;
; -13.993 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst5|D0 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.008     ; 14.523     ;
; -13.992 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst1  ; KEY[0]       ; KEY[0]      ; 0.500        ; 0.007      ; 14.537     ;
; -13.991 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.071     ; 14.458     ;
; -13.990 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D3  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.083     ; 14.445     ;
; -13.990 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst56|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.083     ; 14.445     ;
; -13.988 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.083     ; 14.443     ;
; -13.987 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|reg4bitsNovo:inst1|inst7                  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.120     ; 14.405     ;
; -13.987 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.120     ; 14.405     ;
; -13.987 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst48|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.120     ; 14.405     ;
; -13.986 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.062     ; 14.462     ;
; -13.980 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst64|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; 0.065      ; 14.583     ;
; -13.977 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst38|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; 0.065      ; 14.580     ;
+---------+-----------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[0]'                                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                          ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0                           ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0                           ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|reg4bitsNovo:inst1|inst7                  ; CircuitoFinal:inst|circuitoRegsULA:inst1|reg4bitsNovo:inst1|inst7                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst58|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst58|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|reg4bitsNovo:inst1|inst2                  ; CircuitoFinal:inst|circuitoRegsULA:inst1|reg4bitsNovo:inst1|inst2                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst56|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst56|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst66|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst66|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst64|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst64|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst52|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst52|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst54|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst54|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst4|inst1  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst4|inst1  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst1  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst1  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst2|inst1  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst2|inst1  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst1  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst1  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst46|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst46|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst38|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst38|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst48|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst48|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst34|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst34|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst30|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst30|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|reg4bitsNovo:inst1|inst1                  ; CircuitoFinal:inst|circuitoRegsULA:inst1|reg4bitsNovo:inst1|inst1                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|reg4bitsNovo:inst3|inst1                  ; CircuitoFinal:inst|circuitoRegsULA:inst1|reg4bitsNovo:inst3|inst1                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst58|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst58|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst56|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst56|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst64|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst64|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst66|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst66|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst52|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst52|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst54|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst54|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst38|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst38|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst48|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst48|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst46|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst46|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst34|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst34|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst30|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst30|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst4|inst   ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst4|inst   ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst   ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst   ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst2|inst   ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst2|inst   ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst   ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst   ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|reg4bitsNovo:inst1|inst                   ; CircuitoFinal:inst|circuitoRegsULA:inst1|reg4bitsNovo:inst1|inst                   ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|reg4bitsNovo:inst3|inst                   ; CircuitoFinal:inst|circuitoRegsULA:inst1|reg4bitsNovo:inst3|inst                   ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst64|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst64|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst66|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst66|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst52|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst52|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst54|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst54|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst58|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst58|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst56|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst56|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst30|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst30|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst34|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst34|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst46|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst46|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst38|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst38|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst48|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst48|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst2|inst3  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst2|inst3  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.731      ;
+-------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[0]'                                                                                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; KEY[0] ; Rise       ; KEY[0]                                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Rise       ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst5|D0                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Rise       ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst5|D0                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Rise       ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Rise       ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Rise       ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D1                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Rise       ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D1                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Rise       ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Rise       ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Rise       ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D3                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Rise       ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D3                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst7 ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[0]     ; 6.319  ; 6.319  ; Rise       ; KEY[0]          ;
;  KEY[1]   ; KEY[0]     ; 6.319  ; 6.319  ; Rise       ; KEY[0]          ;
; SW[*]     ; KEY[0]     ; 11.622 ; 11.622 ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; 11.339 ; 11.339 ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; 11.622 ; 11.622 ; Rise       ; KEY[0]          ;
; SW[*]     ; KEY[0]     ; 12.397 ; 12.397 ; Fall       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; 12.397 ; 12.397 ; Fall       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; 12.198 ; 12.198 ; Fall       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; 2.259  ; 2.259  ; Fall       ; KEY[0]          ;
;  SW[3]    ; KEY[0]     ; 3.365  ; 3.365  ; Fall       ; KEY[0]          ;
;  SW[4]    ; KEY[0]     ; 3.283  ; 3.283  ; Fall       ; KEY[0]          ;
;  SW[5]    ; KEY[0]     ; 2.561  ; 2.561  ; Fall       ; KEY[0]          ;
;  SW[6]    ; KEY[0]     ; 3.950  ; 3.950  ; Fall       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[0]     ; -3.890 ; -3.890 ; Rise       ; KEY[0]          ;
;  KEY[1]   ; KEY[0]     ; -3.890 ; -3.890 ; Rise       ; KEY[0]          ;
; SW[*]     ; KEY[0]     ; -1.482 ; -1.482 ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; -1.527 ; -1.527 ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; -1.482 ; -1.482 ; Rise       ; KEY[0]          ;
; SW[*]     ; KEY[0]     ; -0.725 ; -0.725 ; Fall       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; -0.947 ; -0.947 ; Fall       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; -0.725 ; -0.725 ; Fall       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; -0.848 ; -0.848 ; Fall       ; KEY[0]          ;
;  SW[3]    ; KEY[0]     ; -1.901 ; -1.901 ; Fall       ; KEY[0]          ;
;  SW[4]    ; KEY[0]     ; -1.891 ; -1.891 ; Fall       ; KEY[0]          ;
;  SW[5]    ; KEY[0]     ; -1.645 ; -1.645 ; Fall       ; KEY[0]          ;
;  SW[6]    ; KEY[0]     ; -2.242 ; -2.242 ; Fall       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; KEY[0]     ; 19.680 ; 19.680 ; Rise       ; KEY[0]          ;
;  HEX0[0]  ; KEY[0]     ; 19.312 ; 19.312 ; Rise       ; KEY[0]          ;
;  HEX0[1]  ; KEY[0]     ; 19.324 ; 19.324 ; Rise       ; KEY[0]          ;
;  HEX0[2]  ; KEY[0]     ; 19.665 ; 19.665 ; Rise       ; KEY[0]          ;
;  HEX0[3]  ; KEY[0]     ; 19.680 ; 19.680 ; Rise       ; KEY[0]          ;
;  HEX0[4]  ; KEY[0]     ; 19.660 ; 19.660 ; Rise       ; KEY[0]          ;
;  HEX0[5]  ; KEY[0]     ; 19.276 ; 19.276 ; Rise       ; KEY[0]          ;
;  HEX0[6]  ; KEY[0]     ; 18.793 ; 18.793 ; Rise       ; KEY[0]          ;
; HEX2[*]   ; KEY[0]     ; 21.987 ; 21.987 ; Rise       ; KEY[0]          ;
;  HEX2[0]  ; KEY[0]     ; 21.596 ; 21.596 ; Rise       ; KEY[0]          ;
;  HEX2[1]  ; KEY[0]     ; 21.435 ; 21.435 ; Rise       ; KEY[0]          ;
;  HEX2[2]  ; KEY[0]     ; 21.584 ; 21.584 ; Rise       ; KEY[0]          ;
;  HEX2[3]  ; KEY[0]     ; 21.987 ; 21.987 ; Rise       ; KEY[0]          ;
;  HEX2[4]  ; KEY[0]     ; 21.344 ; 21.344 ; Rise       ; KEY[0]          ;
;  HEX2[5]  ; KEY[0]     ; 21.383 ; 21.383 ; Rise       ; KEY[0]          ;
;  HEX2[6]  ; KEY[0]     ; 19.994 ; 19.994 ; Rise       ; KEY[0]          ;
; HEX3[*]   ; KEY[0]     ; 21.604 ; 21.604 ; Rise       ; KEY[0]          ;
;  HEX3[0]  ; KEY[0]     ; 21.385 ; 21.385 ; Rise       ; KEY[0]          ;
;  HEX3[1]  ; KEY[0]     ; 21.279 ; 21.279 ; Rise       ; KEY[0]          ;
;  HEX3[2]  ; KEY[0]     ; 21.141 ; 21.141 ; Rise       ; KEY[0]          ;
;  HEX3[3]  ; KEY[0]     ; 21.604 ; 21.604 ; Rise       ; KEY[0]          ;
;  HEX3[4]  ; KEY[0]     ; 21.166 ; 21.166 ; Rise       ; KEY[0]          ;
;  HEX3[5]  ; KEY[0]     ; 20.422 ; 20.422 ; Rise       ; KEY[0]          ;
;  HEX3[6]  ; KEY[0]     ; 20.796 ; 20.796 ; Rise       ; KEY[0]          ;
; LEDG[*]   ; KEY[0]     ; 9.922  ; 9.922  ; Rise       ; KEY[0]          ;
;  LEDG[0]  ; KEY[0]     ; 9.405  ; 9.405  ; Rise       ; KEY[0]          ;
;  LEDG[1]  ; KEY[0]     ; 8.779  ; 8.779  ; Rise       ; KEY[0]          ;
;  LEDG[2]  ; KEY[0]     ; 9.478  ; 9.478  ; Rise       ; KEY[0]          ;
;  LEDG[3]  ; KEY[0]     ; 9.468  ; 9.468  ; Rise       ; KEY[0]          ;
;  LEDG[4]  ; KEY[0]     ; 9.922  ; 9.922  ; Rise       ; KEY[0]          ;
; LEDR[*]   ; KEY[0]     ; 17.714 ; 17.714 ; Rise       ; KEY[0]          ;
;  LEDR[6]  ; KEY[0]     ; 12.628 ; 12.628 ; Rise       ; KEY[0]          ;
;  LEDR[8]  ; KEY[0]     ; 16.680 ; 16.680 ; Rise       ; KEY[0]          ;
;  LEDR[9]  ; KEY[0]     ; 17.714 ; 17.714 ; Rise       ; KEY[0]          ;
; HEX0[*]   ; KEY[0]     ; 23.450 ; 23.450 ; Fall       ; KEY[0]          ;
;  HEX0[0]  ; KEY[0]     ; 23.037 ; 23.037 ; Fall       ; KEY[0]          ;
;  HEX0[1]  ; KEY[0]     ; 23.105 ; 23.105 ; Fall       ; KEY[0]          ;
;  HEX0[2]  ; KEY[0]     ; 23.415 ; 23.415 ; Fall       ; KEY[0]          ;
;  HEX0[3]  ; KEY[0]     ; 23.405 ; 23.405 ; Fall       ; KEY[0]          ;
;  HEX0[4]  ; KEY[0]     ; 23.450 ; 23.450 ; Fall       ; KEY[0]          ;
;  HEX0[5]  ; KEY[0]     ; 22.402 ; 22.402 ; Fall       ; KEY[0]          ;
;  HEX0[6]  ; KEY[0]     ; 22.553 ; 22.553 ; Fall       ; KEY[0]          ;
; HEX1[*]   ; KEY[0]     ; 22.875 ; 22.875 ; Fall       ; KEY[0]          ;
;  HEX1[0]  ; KEY[0]     ; 22.521 ; 22.521 ; Fall       ; KEY[0]          ;
;  HEX1[1]  ; KEY[0]     ; 22.787 ; 22.787 ; Fall       ; KEY[0]          ;
;  HEX1[2]  ; KEY[0]     ; 22.875 ; 22.875 ; Fall       ; KEY[0]          ;
;  HEX1[3]  ; KEY[0]     ; 22.532 ; 22.532 ; Fall       ; KEY[0]          ;
;  HEX1[4]  ; KEY[0]     ; 22.336 ; 22.336 ; Fall       ; KEY[0]          ;
;  HEX1[5]  ; KEY[0]     ; 22.451 ; 22.451 ; Fall       ; KEY[0]          ;
;  HEX1[6]  ; KEY[0]     ; 20.416 ; 20.416 ; Fall       ; KEY[0]          ;
; HEX2[*]   ; KEY[0]     ; 24.037 ; 24.037 ; Fall       ; KEY[0]          ;
;  HEX2[0]  ; KEY[0]     ; 23.412 ; 23.412 ; Fall       ; KEY[0]          ;
;  HEX2[1]  ; KEY[0]     ; 23.822 ; 23.822 ; Fall       ; KEY[0]          ;
;  HEX2[2]  ; KEY[0]     ; 23.969 ; 23.969 ; Fall       ; KEY[0]          ;
;  HEX2[3]  ; KEY[0]     ; 23.803 ; 23.803 ; Fall       ; KEY[0]          ;
;  HEX2[4]  ; KEY[0]     ; 24.037 ; 24.037 ; Fall       ; KEY[0]          ;
;  HEX2[5]  ; KEY[0]     ; 23.145 ; 23.145 ; Fall       ; KEY[0]          ;
;  HEX2[6]  ; KEY[0]     ; 23.185 ; 23.185 ; Fall       ; KEY[0]          ;
; HEX3[*]   ; KEY[0]     ; 24.195 ; 24.195 ; Fall       ; KEY[0]          ;
;  HEX3[0]  ; KEY[0]     ; 23.715 ; 23.715 ; Fall       ; KEY[0]          ;
;  HEX3[1]  ; KEY[0]     ; 23.844 ; 23.844 ; Fall       ; KEY[0]          ;
;  HEX3[2]  ; KEY[0]     ; 24.195 ; 24.195 ; Fall       ; KEY[0]          ;
;  HEX3[3]  ; KEY[0]     ; 24.032 ; 24.032 ; Fall       ; KEY[0]          ;
;  HEX3[4]  ; KEY[0]     ; 23.558 ; 23.558 ; Fall       ; KEY[0]          ;
;  HEX3[5]  ; KEY[0]     ; 23.540 ; 23.540 ; Fall       ; KEY[0]          ;
;  HEX3[6]  ; KEY[0]     ; 23.219 ; 23.219 ; Fall       ; KEY[0]          ;
; LEDG[*]   ; KEY[0]     ; 8.451  ; 8.451  ; Fall       ; KEY[0]          ;
;  LEDG[5]  ; KEY[0]     ; 8.451  ; 8.451  ; Fall       ; KEY[0]          ;
; LEDR[*]   ; KEY[0]     ; 21.094 ; 21.094 ; Fall       ; KEY[0]          ;
;  LEDR[6]  ; KEY[0]     ; 18.715 ; 18.715 ; Fall       ; KEY[0]          ;
;  LEDR[7]  ; KEY[0]     ; 21.094 ; 21.094 ; Fall       ; KEY[0]          ;
;  LEDR[8]  ; KEY[0]     ; 17.647 ; 17.647 ; Fall       ; KEY[0]          ;
;  LEDR[9]  ; KEY[0]     ; 18.858 ; 18.858 ; Fall       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; KEY[0]     ; 15.001 ; 15.001 ; Rise       ; KEY[0]          ;
;  HEX0[0]  ; KEY[0]     ; 15.001 ; 15.001 ; Rise       ; KEY[0]          ;
;  HEX0[1]  ; KEY[0]     ; 15.028 ; 15.028 ; Rise       ; KEY[0]          ;
;  HEX0[2]  ; KEY[0]     ; 15.371 ; 15.371 ; Rise       ; KEY[0]          ;
;  HEX0[3]  ; KEY[0]     ; 15.369 ; 15.369 ; Rise       ; KEY[0]          ;
;  HEX0[4]  ; KEY[0]     ; 15.394 ; 15.394 ; Rise       ; KEY[0]          ;
;  HEX0[5]  ; KEY[0]     ; 15.863 ; 15.863 ; Rise       ; KEY[0]          ;
;  HEX0[6]  ; KEY[0]     ; 16.494 ; 16.494 ; Rise       ; KEY[0]          ;
; HEX2[*]   ; KEY[0]     ; 14.895 ; 14.895 ; Rise       ; KEY[0]          ;
;  HEX2[0]  ; KEY[0]     ; 15.035 ; 15.035 ; Rise       ; KEY[0]          ;
;  HEX2[1]  ; KEY[0]     ; 14.895 ; 14.895 ; Rise       ; KEY[0]          ;
;  HEX2[2]  ; KEY[0]     ; 15.058 ; 15.058 ; Rise       ; KEY[0]          ;
;  HEX2[3]  ; KEY[0]     ; 15.412 ; 15.412 ; Rise       ; KEY[0]          ;
;  HEX2[4]  ; KEY[0]     ; 15.048 ; 15.048 ; Rise       ; KEY[0]          ;
;  HEX2[5]  ; KEY[0]     ; 14.922 ; 14.922 ; Rise       ; KEY[0]          ;
;  HEX2[6]  ; KEY[0]     ; 14.905 ; 14.905 ; Rise       ; KEY[0]          ;
; HEX3[*]   ; KEY[0]     ; 16.359 ; 16.359 ; Rise       ; KEY[0]          ;
;  HEX3[0]  ; KEY[0]     ; 16.996 ; 16.996 ; Rise       ; KEY[0]          ;
;  HEX3[1]  ; KEY[0]     ; 16.745 ; 16.745 ; Rise       ; KEY[0]          ;
;  HEX3[2]  ; KEY[0]     ; 16.749 ; 16.749 ; Rise       ; KEY[0]          ;
;  HEX3[3]  ; KEY[0]     ; 16.787 ; 16.787 ; Rise       ; KEY[0]          ;
;  HEX3[4]  ; KEY[0]     ; 16.409 ; 16.409 ; Rise       ; KEY[0]          ;
;  HEX3[5]  ; KEY[0]     ; 16.359 ; 16.359 ; Rise       ; KEY[0]          ;
;  HEX3[6]  ; KEY[0]     ; 16.693 ; 16.693 ; Rise       ; KEY[0]          ;
; LEDG[*]   ; KEY[0]     ; 8.779  ; 8.779  ; Rise       ; KEY[0]          ;
;  LEDG[0]  ; KEY[0]     ; 9.405  ; 9.405  ; Rise       ; KEY[0]          ;
;  LEDG[1]  ; KEY[0]     ; 8.779  ; 8.779  ; Rise       ; KEY[0]          ;
;  LEDG[2]  ; KEY[0]     ; 9.478  ; 9.478  ; Rise       ; KEY[0]          ;
;  LEDG[3]  ; KEY[0]     ; 9.468  ; 9.468  ; Rise       ; KEY[0]          ;
;  LEDG[4]  ; KEY[0]     ; 9.922  ; 9.922  ; Rise       ; KEY[0]          ;
; LEDR[*]   ; KEY[0]     ; 11.397 ; 11.397 ; Rise       ; KEY[0]          ;
;  LEDR[6]  ; KEY[0]     ; 12.628 ; 12.628 ; Rise       ; KEY[0]          ;
;  LEDR[8]  ; KEY[0]     ; 11.397 ; 11.397 ; Rise       ; KEY[0]          ;
;  LEDR[9]  ; KEY[0]     ; 14.673 ; 14.673 ; Rise       ; KEY[0]          ;
; HEX0[*]   ; KEY[0]     ; 11.911 ; 11.911 ; Fall       ; KEY[0]          ;
;  HEX0[0]  ; KEY[0]     ; 12.117 ; 12.117 ; Fall       ; KEY[0]          ;
;  HEX0[1]  ; KEY[0]     ; 12.222 ; 12.222 ; Fall       ; KEY[0]          ;
;  HEX0[2]  ; KEY[0]     ; 12.565 ; 12.565 ; Fall       ; KEY[0]          ;
;  HEX0[3]  ; KEY[0]     ; 12.486 ; 12.486 ; Fall       ; KEY[0]          ;
;  HEX0[4]  ; KEY[0]     ; 12.589 ; 12.589 ; Fall       ; KEY[0]          ;
;  HEX0[5]  ; KEY[0]     ; 12.306 ; 12.306 ; Fall       ; KEY[0]          ;
;  HEX0[6]  ; KEY[0]     ; 11.911 ; 11.911 ; Fall       ; KEY[0]          ;
; HEX1[*]   ; KEY[0]     ; 11.437 ; 11.437 ; Fall       ; KEY[0]          ;
;  HEX1[0]  ; KEY[0]     ; 12.097 ; 12.097 ; Fall       ; KEY[0]          ;
;  HEX1[1]  ; KEY[0]     ; 12.363 ; 12.363 ; Fall       ; KEY[0]          ;
;  HEX1[2]  ; KEY[0]     ; 12.450 ; 12.450 ; Fall       ; KEY[0]          ;
;  HEX1[3]  ; KEY[0]     ; 12.121 ; 12.121 ; Fall       ; KEY[0]          ;
;  HEX1[4]  ; KEY[0]     ; 11.909 ; 11.909 ; Fall       ; KEY[0]          ;
;  HEX1[5]  ; KEY[0]     ; 12.413 ; 12.413 ; Fall       ; KEY[0]          ;
;  HEX1[6]  ; KEY[0]     ; 11.437 ; 11.437 ; Fall       ; KEY[0]          ;
; HEX2[*]   ; KEY[0]     ; 13.428 ; 13.428 ; Fall       ; KEY[0]          ;
;  HEX2[0]  ; KEY[0]     ; 13.680 ; 13.680 ; Fall       ; KEY[0]          ;
;  HEX2[1]  ; KEY[0]     ; 13.519 ; 13.519 ; Fall       ; KEY[0]          ;
;  HEX2[2]  ; KEY[0]     ; 13.668 ; 13.668 ; Fall       ; KEY[0]          ;
;  HEX2[3]  ; KEY[0]     ; 14.071 ; 14.071 ; Fall       ; KEY[0]          ;
;  HEX2[4]  ; KEY[0]     ; 13.428 ; 13.428 ; Fall       ; KEY[0]          ;
;  HEX2[5]  ; KEY[0]     ; 14.268 ; 14.268 ; Fall       ; KEY[0]          ;
;  HEX2[6]  ; KEY[0]     ; 14.290 ; 14.290 ; Fall       ; KEY[0]          ;
; HEX3[*]   ; KEY[0]     ; 13.837 ; 13.837 ; Fall       ; KEY[0]          ;
;  HEX3[0]  ; KEY[0]     ; 14.612 ; 14.612 ; Fall       ; KEY[0]          ;
;  HEX3[1]  ; KEY[0]     ; 14.173 ; 14.173 ; Fall       ; KEY[0]          ;
;  HEX3[2]  ; KEY[0]     ; 14.177 ; 14.177 ; Fall       ; KEY[0]          ;
;  HEX3[3]  ; KEY[0]     ; 14.225 ; 14.225 ; Fall       ; KEY[0]          ;
;  HEX3[4]  ; KEY[0]     ; 13.837 ; 13.837 ; Fall       ; KEY[0]          ;
;  HEX3[5]  ; KEY[0]     ; 14.187 ; 14.187 ; Fall       ; KEY[0]          ;
;  HEX3[6]  ; KEY[0]     ; 14.521 ; 14.521 ; Fall       ; KEY[0]          ;
; LEDG[*]   ; KEY[0]     ; 8.451  ; 8.451  ; Fall       ; KEY[0]          ;
;  LEDG[5]  ; KEY[0]     ; 8.451  ; 8.451  ; Fall       ; KEY[0]          ;
; LEDR[*]   ; KEY[0]     ; 10.682 ; 10.682 ; Fall       ; KEY[0]          ;
;  LEDR[6]  ; KEY[0]     ; 11.525 ; 11.525 ; Fall       ; KEY[0]          ;
;  LEDR[7]  ; KEY[0]     ; 13.566 ; 13.566 ; Fall       ; KEY[0]          ;
;  LEDR[8]  ; KEY[0]     ; 10.682 ; 10.682 ; Fall       ; KEY[0]          ;
;  LEDR[9]  ; KEY[0]     ; 11.082 ; 11.082 ; Fall       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; HEX2[0]     ; 18.791 ; 18.791 ; 18.791 ; 18.791 ;
; SW[0]      ; HEX2[1]     ; 18.630 ; 18.630 ; 18.630 ; 18.630 ;
; SW[0]      ; HEX2[2]     ; 18.779 ; 18.779 ; 18.779 ; 18.779 ;
; SW[0]      ; HEX2[3]     ; 19.182 ; 19.182 ; 19.182 ; 19.182 ;
; SW[0]      ; HEX2[4]     ; 18.539 ; 18.539 ; 18.539 ; 18.539 ;
; SW[0]      ; HEX2[5]     ; 18.578 ; 18.578 ; 18.578 ; 18.578 ;
; SW[0]      ; HEX2[6]     ; 17.189 ; 17.189 ; 17.189 ; 17.189 ;
; SW[0]      ; HEX3[0]     ; 18.580 ; 18.580 ; 18.580 ; 18.580 ;
; SW[0]      ; HEX3[1]     ; 18.474 ; 18.474 ; 18.474 ; 18.474 ;
; SW[0]      ; HEX3[2]     ; 18.336 ; 18.336 ; 18.336 ; 18.336 ;
; SW[0]      ; HEX3[3]     ; 18.799 ; 18.799 ; 18.799 ; 18.799 ;
; SW[0]      ; HEX3[4]     ; 18.361 ; 18.361 ; 18.361 ; 18.361 ;
; SW[0]      ; HEX3[5]     ; 17.617 ; 17.617 ; 17.617 ; 17.617 ;
; SW[0]      ; HEX3[6]     ; 17.991 ; 17.991 ; 17.991 ; 17.991 ;
; SW[0]      ; LEDR[8]     ; 13.875 ; 13.875 ; 13.875 ; 13.875 ;
; SW[0]      ; LEDR[9]     ; 14.909 ; 14.909 ; 14.909 ; 14.909 ;
; SW[1]      ; HEX2[0]     ; 19.074 ; 19.074 ; 19.074 ; 19.074 ;
; SW[1]      ; HEX2[1]     ; 18.913 ; 18.913 ; 18.913 ; 18.913 ;
; SW[1]      ; HEX2[2]     ; 19.062 ; 19.062 ; 19.062 ; 19.062 ;
; SW[1]      ; HEX2[3]     ; 19.465 ; 19.465 ; 19.465 ; 19.465 ;
; SW[1]      ; HEX2[4]     ; 18.822 ; 18.822 ; 18.822 ; 18.822 ;
; SW[1]      ; HEX2[5]     ; 18.861 ; 18.861 ; 18.861 ; 18.861 ;
; SW[1]      ; HEX2[6]     ; 17.472 ; 17.472 ; 17.472 ; 17.472 ;
; SW[1]      ; HEX3[0]     ; 18.863 ; 18.863 ; 18.863 ; 18.863 ;
; SW[1]      ; HEX3[1]     ; 18.757 ; 18.757 ; 18.757 ; 18.757 ;
; SW[1]      ; HEX3[2]     ; 18.619 ; 18.619 ; 18.619 ; 18.619 ;
; SW[1]      ; HEX3[3]     ; 19.082 ; 19.082 ; 19.082 ; 19.082 ;
; SW[1]      ; HEX3[4]     ; 18.644 ; 18.644 ; 18.644 ; 18.644 ;
; SW[1]      ; HEX3[5]     ; 17.900 ; 17.900 ; 17.900 ; 17.900 ;
; SW[1]      ; HEX3[6]     ; 18.274 ; 18.274 ; 18.274 ; 18.274 ;
; SW[1]      ; LEDR[8]     ; 14.158 ; 14.158 ; 14.158 ; 14.158 ;
; SW[1]      ; LEDR[9]     ; 15.192 ; 15.192 ; 15.192 ; 15.192 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; HEX2[0]     ; 13.434 ; 13.434 ; 13.434 ; 13.434 ;
; SW[0]      ; HEX2[1]     ; 13.761 ; 13.761 ; 13.761 ; 13.761 ;
; SW[0]      ; HEX2[2]     ; 13.896 ; 13.896 ; 13.896 ; 13.896 ;
; SW[0]      ; HEX2[3]     ; 13.790 ; 13.790 ; 13.790 ; 13.790 ;
; SW[0]      ; HEX2[4]     ; 14.124 ; 14.124 ; 14.124 ; 14.124 ;
; SW[0]      ; HEX2[5]     ; 13.300 ; 13.300 ; 13.300 ; 13.300 ;
; SW[0]      ; HEX2[6]     ; 13.340 ; 13.340 ; 13.340 ; 13.340 ;
; SW[0]      ; HEX3[0]     ; 14.253 ; 14.253 ; 14.253 ; 14.253 ;
; SW[0]      ; HEX3[1]     ; 14.102 ; 14.102 ; 14.102 ; 14.102 ;
; SW[0]      ; HEX3[2]     ; 14.120 ; 14.120 ; 14.120 ; 14.120 ;
; SW[0]      ; HEX3[3]     ; 13.432 ; 13.432 ; 13.432 ; 13.432 ;
; SW[0]      ; HEX3[4]     ; 13.759 ; 13.759 ; 13.759 ; 13.759 ;
; SW[0]      ; HEX3[5]     ; 13.606 ; 13.606 ; 13.606 ; 13.606 ;
; SW[0]      ; HEX3[6]     ; 13.776 ; 13.776 ; 13.776 ; 13.776 ;
; SW[0]      ; LEDR[8]     ; 11.092 ; 11.092 ; 11.092 ; 11.092 ;
; SW[0]      ; LEDR[9]     ; 12.126 ; 12.126 ; 12.126 ; 12.126 ;
; SW[1]      ; HEX2[0]     ; 13.110 ; 13.110 ; 13.110 ; 13.110 ;
; SW[1]      ; HEX2[1]     ; 13.437 ; 13.437 ; 13.437 ; 13.437 ;
; SW[1]      ; HEX2[2]     ; 13.572 ; 13.572 ; 13.572 ; 13.572 ;
; SW[1]      ; HEX2[3]     ; 13.466 ; 13.466 ; 13.466 ; 13.466 ;
; SW[1]      ; HEX2[4]     ; 13.800 ; 13.800 ; 13.800 ; 13.800 ;
; SW[1]      ; HEX2[5]     ; 12.976 ; 12.976 ; 12.976 ; 12.976 ;
; SW[1]      ; HEX2[6]     ; 13.016 ; 13.016 ; 13.016 ; 13.016 ;
; SW[1]      ; HEX3[0]     ; 13.929 ; 13.929 ; 13.929 ; 13.929 ;
; SW[1]      ; HEX3[1]     ; 13.778 ; 13.778 ; 13.778 ; 13.778 ;
; SW[1]      ; HEX3[2]     ; 13.878 ; 13.878 ; 13.878 ; 13.878 ;
; SW[1]      ; HEX3[3]     ; 13.454 ; 13.655 ; 13.655 ; 13.454 ;
; SW[1]      ; HEX3[4]     ; 13.435 ; 13.435 ; 13.435 ; 13.435 ;
; SW[1]      ; HEX3[5]     ; 13.282 ; 13.282 ; 13.282 ; 13.282 ;
; SW[1]      ; HEX3[6]     ; 13.621 ; 13.621 ; 13.621 ; 13.621 ;
; SW[1]      ; LEDR[8]     ; 10.768 ; 10.768 ; 10.768 ; 10.768 ;
; SW[1]      ; LEDR[9]     ; 11.802 ; 11.802 ; 11.802 ; 11.802 ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; LEDR[*]   ; KEY[0]     ; 14.964 ;      ; Fall       ; KEY[0]          ;
;  LEDR[6]  ; KEY[0]     ; 15.375 ;      ; Fall       ; KEY[0]          ;
;  LEDR[7]  ; KEY[0]     ; 15.359 ;      ; Fall       ; KEY[0]          ;
;  LEDR[8]  ; KEY[0]     ; 14.964 ;      ; Fall       ; KEY[0]          ;
;  LEDR[9]  ; KEY[0]     ; 15.361 ;      ; Fall       ; KEY[0]          ;
+-----------+------------+--------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; LEDR[*]   ; KEY[0]     ; 11.194 ;      ; Fall       ; KEY[0]          ;
;  LEDR[6]  ; KEY[0]     ; 11.605 ;      ; Fall       ; KEY[0]          ;
;  LEDR[7]  ; KEY[0]     ; 11.589 ;      ; Fall       ; KEY[0]          ;
;  LEDR[8]  ; KEY[0]     ; 11.194 ;      ; Fall       ; KEY[0]          ;
;  LEDR[9]  ; KEY[0]     ; 11.591 ;      ; Fall       ; KEY[0]          ;
+-----------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; LEDR[*]   ; KEY[0]     ; 14.964    ;           ; Fall       ; KEY[0]          ;
;  LEDR[6]  ; KEY[0]     ; 15.375    ;           ; Fall       ; KEY[0]          ;
;  LEDR[7]  ; KEY[0]     ; 15.359    ;           ; Fall       ; KEY[0]          ;
;  LEDR[8]  ; KEY[0]     ; 14.964    ;           ; Fall       ; KEY[0]          ;
;  LEDR[9]  ; KEY[0]     ; 15.361    ;           ; Fall       ; KEY[0]          ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; LEDR[*]   ; KEY[0]     ; 11.194    ;           ; Fall       ; KEY[0]          ;
;  LEDR[6]  ; KEY[0]     ; 11.605    ;           ; Fall       ; KEY[0]          ;
;  LEDR[7]  ; KEY[0]     ; 11.589    ;           ; Fall       ; KEY[0]          ;
;  LEDR[8]  ; KEY[0]     ; 11.194    ;           ; Fall       ; KEY[0]          ;
;  LEDR[9]  ; KEY[0]     ; 11.591    ;           ; Fall       ; KEY[0]          ;
+-----------+------------+-----------+-----------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; KEY[0] ; -5.126 ; -872.560      ;
+--------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; KEY[0] ; 0.215 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; KEY[0] ; -1.222 ; -183.222             ;
+--------+--------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[0]'                                                                                                                                                                                                    ;
+--------+-----------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.126 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.018     ; 5.640      ;
; -5.093 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.018     ; 5.607      ;
; -5.075 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D3  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.018     ; 5.589      ;
; -5.064 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.043     ; 5.553      ;
; -5.063 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst   ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.043     ; 5.552      ;
; -5.063 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.043     ; 5.552      ;
; -5.058 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.055     ; 5.535      ;
; -5.036 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst5|D0 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; 0.034      ; 5.602      ;
; -5.031 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.043     ; 5.520      ;
; -5.030 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.055     ; 5.507      ;
; -5.030 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst   ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.043     ; 5.519      ;
; -5.030 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.043     ; 5.519      ;
; -5.029 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst1  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.043     ; 5.518      ;
; -5.029 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.043     ; 5.518      ;
; -5.025 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.055     ; 5.502      ;
; -5.020 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.040     ; 5.512      ;
; -5.020 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst48|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.040     ; 5.512      ;
; -5.017 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.040     ; 5.509      ;
; -5.015 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.040     ; 5.507      ;
; -5.013 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D3  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.043     ; 5.502      ;
; -5.012 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D3  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst   ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.043     ; 5.501      ;
; -5.012 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D3  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.043     ; 5.501      ;
; -5.007 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D3  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.055     ; 5.484      ;
; -5.006 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D1  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; 0.034      ; 5.572      ;
; -5.004 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.043     ; 5.493      ;
; -5.003 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|reg4bitsNovo:inst1|inst7                  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.073     ; 5.462      ;
; -5.003 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst48|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.073     ; 5.462      ;
; -5.002 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.073     ; 5.461      ;
; -5.002 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.043     ; 5.491      ;
; -5.002 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst7  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.043     ; 5.491      ;
; -4.997 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.055     ; 5.474      ;
; -4.996 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst56|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.055     ; 5.473      ;
; -4.996 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst1  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.043     ; 5.485      ;
; -4.996 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.043     ; 5.485      ;
; -4.994 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.055     ; 5.471      ;
; -4.993 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.033     ; 5.492      ;
; -4.992 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.033     ; 5.491      ;
; -4.988 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.014     ; 5.506      ;
; -4.987 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.040     ; 5.479      ;
; -4.987 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst48|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.040     ; 5.479      ;
; -4.984 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.040     ; 5.476      ;
; -4.982 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst30|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; 0.049      ; 5.563      ;
; -4.982 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst   ; KEY[0]       ; KEY[0]      ; 0.500        ; 0.049      ; 5.563      ;
; -4.982 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.040     ; 5.474      ;
; -4.979 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D3  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.055     ; 5.456      ;
; -4.978 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D3  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst1  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.043     ; 5.467      ;
; -4.978 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D3  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.043     ; 5.467      ;
; -4.974 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst5|D0 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; 0.009      ; 5.515      ;
; -4.973 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst5|D0 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst   ; KEY[0]       ; KEY[0]      ; 0.500        ; 0.009      ; 5.514      ;
; -4.973 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst5|D0 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; 0.009      ; 5.514      ;
; -4.971 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.043     ; 5.460      ;
; -4.970 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|reg4bitsNovo:inst1|inst7                  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.073     ; 5.429      ;
; -4.970 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst48|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.073     ; 5.429      ;
; -4.969 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.030     ; 5.471      ;
; -4.969 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D3  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.040     ; 5.461      ;
; -4.969 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D3  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst48|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.040     ; 5.461      ;
; -4.969 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.073     ; 5.428      ;
; -4.969 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.043     ; 5.458      ;
; -4.969 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst7  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.043     ; 5.458      ;
; -4.968 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst5|D0 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.003     ; 5.497      ;
; -4.966 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst34|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.052     ; 5.446      ;
; -4.966 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.052     ; 5.446      ;
; -4.966 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.052     ; 5.446      ;
; -4.966 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D3  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.040     ; 5.458      ;
; -4.964 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D3  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.040     ; 5.456      ;
; -4.963 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst56|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.055     ; 5.440      ;
; -4.961 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst1  ; KEY[0]       ; KEY[0]      ; 0.500        ; 0.011      ; 5.504      ;
; -4.961 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.073     ; 5.420      ;
; -4.961 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst48|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.073     ; 5.420      ;
; -4.961 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.055     ; 5.438      ;
; -4.960 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.050     ; 5.442      ;
; -4.960 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.050     ; 5.442      ;
; -4.960 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.033     ; 5.459      ;
; -4.959 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.033     ; 5.458      ;
; -4.958 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst52|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.050     ; 5.440      ;
; -4.957 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.050     ; 5.439      ;
; -4.956 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst4|inst   ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.050     ; 5.438      ;
; -4.955 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.014     ; 5.473      ;
; -4.953 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D3  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.043     ; 5.442      ;
; -4.952 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D3  ; CircuitoFinal:inst|circuitoRegsULA:inst1|reg4bitsNovo:inst1|inst7                  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.073     ; 5.411      ;
; -4.952 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D3  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst48|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.073     ; 5.411      ;
; -4.951 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D3  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.073     ; 5.410      ;
; -4.951 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D3  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.043     ; 5.440      ;
; -4.951 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D3  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst7  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.043     ; 5.440      ;
; -4.949 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst30|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; 0.049      ; 5.530      ;
; -4.949 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst   ; KEY[0]       ; KEY[0]      ; 0.500        ; 0.049      ; 5.530      ;
; -4.945 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D3  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst56|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.055     ; 5.422      ;
; -4.944 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.057     ; 5.419      ;
; -4.944 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D1  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; 0.009      ; 5.485      ;
; -4.943 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|reg4bitsNovo:inst1|inst                   ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.014     ; 5.461      ;
; -4.943 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D3  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst7 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.055     ; 5.420      ;
; -4.943 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D1  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst   ; KEY[0]       ; KEY[0]      ; 0.500        ; 0.009      ; 5.484      ;
; -4.943 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D1  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; 0.009      ; 5.484      ;
; -4.942 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.030     ; 5.444      ;
; -4.942 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D3  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.033     ; 5.441      ;
; -4.941 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.014     ; 5.459      ;
; -4.941 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D3  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst  ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.033     ; 5.440      ;
; -4.940 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst5|D0 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.003     ; 5.469      ;
; -4.939 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst56|inst1 ; KEY[0]       ; KEY[0]      ; 0.500        ; -0.057     ; 5.414      ;
; -4.939 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst5|D0 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst1  ; KEY[0]       ; KEY[0]      ; 0.500        ; 0.009      ; 5.480      ;
+--------+-----------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[0]'                                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                          ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0                           ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0                           ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|reg4bitsNovo:inst1|inst7                  ; CircuitoFinal:inst|circuitoRegsULA:inst1|reg4bitsNovo:inst1|inst7                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst58|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst58|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|reg4bitsNovo:inst1|inst2                  ; CircuitoFinal:inst|circuitoRegsULA:inst1|reg4bitsNovo:inst1|inst2                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst56|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst56|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst66|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst66|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst64|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst64|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst52|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst52|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst54|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst54|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst4|inst1  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst4|inst1  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst1  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst1  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst2|inst1  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst2|inst1  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst1  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst1  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst46|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst46|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst38|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst38|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst48|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst48|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst34|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst34|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst30|inst1 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst30|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|reg4bitsNovo:inst1|inst1                  ; CircuitoFinal:inst|circuitoRegsULA:inst1|reg4bitsNovo:inst1|inst1                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|reg4bitsNovo:inst3|inst1                  ; CircuitoFinal:inst|circuitoRegsULA:inst1|reg4bitsNovo:inst3|inst1                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst58|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst58|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst56|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst56|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst64|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst64|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst66|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst66|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst52|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst52|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst54|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst54|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst38|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst38|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst48|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst48|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst46|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst46|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst34|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst34|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst30|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst30|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst4|inst   ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst4|inst   ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst   ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst   ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst2|inst   ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst2|inst   ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst   ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst   ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|reg4bitsNovo:inst1|inst                   ; CircuitoFinal:inst|circuitoRegsULA:inst1|reg4bitsNovo:inst1|inst                   ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|reg4bitsNovo:inst3|inst                   ; CircuitoFinal:inst|circuitoRegsULA:inst1|reg4bitsNovo:inst3|inst                   ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst64|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst64|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst66|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst66|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst52|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst52|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst54|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst54|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst58|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst58|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst56|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst56|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst30|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst30|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst34|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst34|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst46|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst46|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst38|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst38|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst48|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst48|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst3 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst2|inst3  ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst2|inst3  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
+-------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[0]'                                                                                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[0] ; Rise       ; KEY[0]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst5|D0                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst5|D0                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D1                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D1                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D2                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D3                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; CircuitoFinal:inst|ContadorCascata:inst|Contador:inst|D3                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; CircuitoFinal:inst|circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst7 ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; KEY[0]     ; 3.048 ; 3.048 ; Rise       ; KEY[0]          ;
;  KEY[1]   ; KEY[0]     ; 3.048 ; 3.048 ; Rise       ; KEY[0]          ;
; SW[*]     ; KEY[0]     ; 4.064 ; 4.064 ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; 4.006 ; 4.006 ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; 4.064 ; 4.064 ; Rise       ; KEY[0]          ;
; SW[*]     ; KEY[0]     ; 4.478 ; 4.478 ; Fall       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; 4.478 ; 4.478 ; Fall       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; 4.342 ; 4.342 ; Fall       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; 0.666 ; 0.666 ; Fall       ; KEY[0]          ;
;  SW[3]    ; KEY[0]     ; 1.229 ; 1.229 ; Fall       ; KEY[0]          ;
;  SW[4]    ; KEY[0]     ; 1.168 ; 1.168 ; Fall       ; KEY[0]          ;
;  SW[5]    ; KEY[0]     ; 0.823 ; 0.823 ; Fall       ; KEY[0]          ;
;  SW[6]    ; KEY[0]     ; 1.344 ; 1.344 ; Fall       ; KEY[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[0]     ; -2.165 ; -2.165 ; Rise       ; KEY[0]          ;
;  KEY[1]   ; KEY[0]     ; -2.165 ; -2.165 ; Rise       ; KEY[0]          ;
; SW[*]     ; KEY[0]     ; -0.325 ; -0.325 ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; -0.325 ; -0.325 ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; -0.330 ; -0.330 ; Rise       ; KEY[0]          ;
; SW[*]     ; KEY[0]     ; -0.066 ; -0.066 ; Fall       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; -0.158 ; -0.158 ; Fall       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; -0.066 ; -0.066 ; Fall       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; -0.125 ; -0.125 ; Fall       ; KEY[0]          ;
;  SW[3]    ; KEY[0]     ; -0.620 ; -0.620 ; Fall       ; KEY[0]          ;
;  SW[4]    ; KEY[0]     ; -0.624 ; -0.624 ; Fall       ; KEY[0]          ;
;  SW[5]    ; KEY[0]     ; -0.427 ; -0.427 ; Fall       ; KEY[0]          ;
;  SW[6]    ; KEY[0]     ; -0.660 ; -0.660 ; Fall       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; KEY[0]     ; 8.113  ; 8.113  ; Rise       ; KEY[0]          ;
;  HEX0[0]  ; KEY[0]     ; 7.958  ; 7.958  ; Rise       ; KEY[0]          ;
;  HEX0[1]  ; KEY[0]     ; 7.973  ; 7.973  ; Rise       ; KEY[0]          ;
;  HEX0[2]  ; KEY[0]     ; 8.101  ; 8.101  ; Rise       ; KEY[0]          ;
;  HEX0[3]  ; KEY[0]     ; 8.113  ; 8.113  ; Rise       ; KEY[0]          ;
;  HEX0[4]  ; KEY[0]     ; 8.104  ; 8.104  ; Rise       ; KEY[0]          ;
;  HEX0[5]  ; KEY[0]     ; 7.985  ; 7.985  ; Rise       ; KEY[0]          ;
;  HEX0[6]  ; KEY[0]     ; 7.802  ; 7.802  ; Rise       ; KEY[0]          ;
; HEX2[*]   ; KEY[0]     ; 9.084  ; 9.084  ; Rise       ; KEY[0]          ;
;  HEX2[0]  ; KEY[0]     ; 8.907  ; 8.907  ; Rise       ; KEY[0]          ;
;  HEX2[1]  ; KEY[0]     ; 8.845  ; 8.845  ; Rise       ; KEY[0]          ;
;  HEX2[2]  ; KEY[0]     ; 8.929  ; 8.929  ; Rise       ; KEY[0]          ;
;  HEX2[3]  ; KEY[0]     ; 9.084  ; 9.084  ; Rise       ; KEY[0]          ;
;  HEX2[4]  ; KEY[0]     ; 8.847  ; 8.847  ; Rise       ; KEY[0]          ;
;  HEX2[5]  ; KEY[0]     ; 8.837  ; 8.837  ; Rise       ; KEY[0]          ;
;  HEX2[6]  ; KEY[0]     ; 8.408  ; 8.408  ; Rise       ; KEY[0]          ;
; HEX3[*]   ; KEY[0]     ; 8.857  ; 8.857  ; Rise       ; KEY[0]          ;
;  HEX3[0]  ; KEY[0]     ; 8.794  ; 8.794  ; Rise       ; KEY[0]          ;
;  HEX3[1]  ; KEY[0]     ; 8.838  ; 8.838  ; Rise       ; KEY[0]          ;
;  HEX3[2]  ; KEY[0]     ; 8.796  ; 8.796  ; Rise       ; KEY[0]          ;
;  HEX3[3]  ; KEY[0]     ; 8.857  ; 8.857  ; Rise       ; KEY[0]          ;
;  HEX3[4]  ; KEY[0]     ; 8.677  ; 8.677  ; Rise       ; KEY[0]          ;
;  HEX3[5]  ; KEY[0]     ; 8.474  ; 8.474  ; Rise       ; KEY[0]          ;
;  HEX3[6]  ; KEY[0]     ; 8.604  ; 8.604  ; Rise       ; KEY[0]          ;
; LEDG[*]   ; KEY[0]     ; 4.594  ; 4.594  ; Rise       ; KEY[0]          ;
;  LEDG[0]  ; KEY[0]     ; 4.359  ; 4.359  ; Rise       ; KEY[0]          ;
;  LEDG[1]  ; KEY[0]     ; 4.109  ; 4.109  ; Rise       ; KEY[0]          ;
;  LEDG[2]  ; KEY[0]     ; 4.391  ; 4.391  ; Rise       ; KEY[0]          ;
;  LEDG[3]  ; KEY[0]     ; 4.386  ; 4.386  ; Rise       ; KEY[0]          ;
;  LEDG[4]  ; KEY[0]     ; 4.594  ; 4.594  ; Rise       ; KEY[0]          ;
; LEDR[*]   ; KEY[0]     ; 7.426  ; 7.426  ; Rise       ; KEY[0]          ;
;  LEDR[6]  ; KEY[0]     ; 5.556  ; 5.556  ; Rise       ; KEY[0]          ;
;  LEDR[8]  ; KEY[0]     ; 7.009  ; 7.009  ; Rise       ; KEY[0]          ;
;  LEDR[9]  ; KEY[0]     ; 7.426  ; 7.426  ; Rise       ; KEY[0]          ;
; HEX0[*]   ; KEY[0]     ; 9.586  ; 9.586  ; Fall       ; KEY[0]          ;
;  HEX0[0]  ; KEY[0]     ; 9.431  ; 9.431  ; Fall       ; KEY[0]          ;
;  HEX0[1]  ; KEY[0]     ; 9.444  ; 9.444  ; Fall       ; KEY[0]          ;
;  HEX0[2]  ; KEY[0]     ; 9.576  ; 9.576  ; Fall       ; KEY[0]          ;
;  HEX0[3]  ; KEY[0]     ; 9.586  ; 9.586  ; Fall       ; KEY[0]          ;
;  HEX0[4]  ; KEY[0]     ; 9.580  ; 9.580  ; Fall       ; KEY[0]          ;
;  HEX0[5]  ; KEY[0]     ; 9.224  ; 9.224  ; Fall       ; KEY[0]          ;
;  HEX0[6]  ; KEY[0]     ; 9.284  ; 9.284  ; Fall       ; KEY[0]          ;
; HEX1[*]   ; KEY[0]     ; 9.483  ; 9.483  ; Fall       ; KEY[0]          ;
;  HEX1[0]  ; KEY[0]     ; 9.386  ; 9.386  ; Fall       ; KEY[0]          ;
;  HEX1[1]  ; KEY[0]     ; 9.451  ; 9.451  ; Fall       ; KEY[0]          ;
;  HEX1[2]  ; KEY[0]     ; 9.483  ; 9.483  ; Fall       ; KEY[0]          ;
;  HEX1[3]  ; KEY[0]     ; 9.378  ; 9.378  ; Fall       ; KEY[0]          ;
;  HEX1[4]  ; KEY[0]     ; 9.311  ; 9.311  ; Fall       ; KEY[0]          ;
;  HEX1[5]  ; KEY[0]     ; 9.358  ; 9.358  ; Fall       ; KEY[0]          ;
;  HEX1[6]  ; KEY[0]     ; 8.593  ; 8.593  ; Fall       ; KEY[0]          ;
; HEX2[*]   ; KEY[0]     ; 9.942  ; 9.942  ; Fall       ; KEY[0]          ;
;  HEX2[0]  ; KEY[0]     ; 9.675  ; 9.675  ; Fall       ; KEY[0]          ;
;  HEX2[1]  ; KEY[0]     ; 9.858  ; 9.858  ; Fall       ; KEY[0]          ;
;  HEX2[2]  ; KEY[0]     ; 9.941  ; 9.941  ; Fall       ; KEY[0]          ;
;  HEX2[3]  ; KEY[0]     ; 9.852  ; 9.852  ; Fall       ; KEY[0]          ;
;  HEX2[4]  ; KEY[0]     ; 9.942  ; 9.942  ; Fall       ; KEY[0]          ;
;  HEX2[5]  ; KEY[0]     ; 9.609  ; 9.609  ; Fall       ; KEY[0]          ;
;  HEX2[6]  ; KEY[0]     ; 9.643  ; 9.643  ; Fall       ; KEY[0]          ;
; HEX3[*]   ; KEY[0]     ; 10.136 ; 10.136 ; Fall       ; KEY[0]          ;
;  HEX3[0]  ; KEY[0]     ; 9.868  ; 9.868  ; Fall       ; KEY[0]          ;
;  HEX3[1]  ; KEY[0]     ; 10.016 ; 10.016 ; Fall       ; KEY[0]          ;
;  HEX3[2]  ; KEY[0]     ; 10.136 ; 10.136 ; Fall       ; KEY[0]          ;
;  HEX3[3]  ; KEY[0]     ; 9.966  ; 9.966  ; Fall       ; KEY[0]          ;
;  HEX3[4]  ; KEY[0]     ; 9.786  ; 9.786  ; Fall       ; KEY[0]          ;
;  HEX3[5]  ; KEY[0]     ; 9.772  ; 9.772  ; Fall       ; KEY[0]          ;
;  HEX3[6]  ; KEY[0]     ; 9.711  ; 9.711  ; Fall       ; KEY[0]          ;
; LEDG[*]   ; KEY[0]     ; 3.973  ; 3.973  ; Fall       ; KEY[0]          ;
;  LEDG[5]  ; KEY[0]     ; 3.973  ; 3.973  ; Fall       ; KEY[0]          ;
; LEDR[*]   ; KEY[0]     ; 8.940  ; 8.940  ; Fall       ; KEY[0]          ;
;  LEDR[6]  ; KEY[0]     ; 7.900  ; 7.900  ; Fall       ; KEY[0]          ;
;  LEDR[7]  ; KEY[0]     ; 8.940  ; 8.940  ; Fall       ; KEY[0]          ;
;  LEDR[8]  ; KEY[0]     ; 7.601  ; 7.601  ; Fall       ; KEY[0]          ;
;  LEDR[9]  ; KEY[0]     ; 8.027  ; 8.027  ; Fall       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; KEY[0]     ; 6.530 ; 6.530 ; Rise       ; KEY[0]          ;
;  HEX0[0]  ; KEY[0]     ; 6.530 ; 6.530 ; Rise       ; KEY[0]          ;
;  HEX0[1]  ; KEY[0]     ; 6.557 ; 6.557 ; Rise       ; KEY[0]          ;
;  HEX0[2]  ; KEY[0]     ; 6.686 ; 6.686 ; Rise       ; KEY[0]          ;
;  HEX0[3]  ; KEY[0]     ; 6.685 ; 6.685 ; Rise       ; KEY[0]          ;
;  HEX0[4]  ; KEY[0]     ; 6.708 ; 6.708 ; Rise       ; KEY[0]          ;
;  HEX0[5]  ; KEY[0]     ; 6.874 ; 6.874 ; Rise       ; KEY[0]          ;
;  HEX0[6]  ; KEY[0]     ; 7.024 ; 7.024 ; Rise       ; KEY[0]          ;
; HEX2[*]   ; KEY[0]     ; 6.398 ; 6.398 ; Rise       ; KEY[0]          ;
;  HEX2[0]  ; KEY[0]     ; 6.440 ; 6.440 ; Rise       ; KEY[0]          ;
;  HEX2[1]  ; KEY[0]     ; 6.398 ; 6.398 ; Rise       ; KEY[0]          ;
;  HEX2[2]  ; KEY[0]     ; 6.495 ; 6.495 ; Rise       ; KEY[0]          ;
;  HEX2[3]  ; KEY[0]     ; 6.618 ; 6.618 ; Rise       ; KEY[0]          ;
;  HEX2[4]  ; KEY[0]     ; 6.484 ; 6.484 ; Rise       ; KEY[0]          ;
;  HEX2[5]  ; KEY[0]     ; 6.480 ; 6.480 ; Rise       ; KEY[0]          ;
;  HEX2[6]  ; KEY[0]     ; 6.439 ; 6.439 ; Rise       ; KEY[0]          ;
; HEX3[*]   ; KEY[0]     ; 6.939 ; 6.939 ; Rise       ; KEY[0]          ;
;  HEX3[0]  ; KEY[0]     ; 7.207 ; 7.207 ; Rise       ; KEY[0]          ;
;  HEX3[1]  ; KEY[0]     ; 7.163 ; 7.163 ; Rise       ; KEY[0]          ;
;  HEX3[2]  ; KEY[0]     ; 7.165 ; 7.165 ; Rise       ; KEY[0]          ;
;  HEX3[3]  ; KEY[0]     ; 7.117 ; 7.117 ; Rise       ; KEY[0]          ;
;  HEX3[4]  ; KEY[0]     ; 6.939 ; 6.939 ; Rise       ; KEY[0]          ;
;  HEX3[5]  ; KEY[0]     ; 6.980 ; 6.980 ; Rise       ; KEY[0]          ;
;  HEX3[6]  ; KEY[0]     ; 7.114 ; 7.114 ; Rise       ; KEY[0]          ;
; LEDG[*]   ; KEY[0]     ; 4.109 ; 4.109 ; Rise       ; KEY[0]          ;
;  LEDG[0]  ; KEY[0]     ; 4.359 ; 4.359 ; Rise       ; KEY[0]          ;
;  LEDG[1]  ; KEY[0]     ; 4.109 ; 4.109 ; Rise       ; KEY[0]          ;
;  LEDG[2]  ; KEY[0]     ; 4.391 ; 4.391 ; Rise       ; KEY[0]          ;
;  LEDG[3]  ; KEY[0]     ; 4.386 ; 4.386 ; Rise       ; KEY[0]          ;
;  LEDG[4]  ; KEY[0]     ; 4.594 ; 4.594 ; Rise       ; KEY[0]          ;
; LEDR[*]   ; KEY[0]     ; 5.054 ; 5.054 ; Rise       ; KEY[0]          ;
;  LEDR[6]  ; KEY[0]     ; 5.556 ; 5.556 ; Rise       ; KEY[0]          ;
;  LEDR[8]  ; KEY[0]     ; 5.054 ; 5.054 ; Rise       ; KEY[0]          ;
;  LEDR[9]  ; KEY[0]     ; 6.302 ; 6.302 ; Rise       ; KEY[0]          ;
; HEX0[*]   ; KEY[0]     ; 5.358 ; 5.358 ; Fall       ; KEY[0]          ;
;  HEX0[0]  ; KEY[0]     ; 5.412 ; 5.412 ; Fall       ; KEY[0]          ;
;  HEX0[1]  ; KEY[0]     ; 5.459 ; 5.459 ; Fall       ; KEY[0]          ;
;  HEX0[2]  ; KEY[0]     ; 5.587 ; 5.587 ; Fall       ; KEY[0]          ;
;  HEX0[3]  ; KEY[0]     ; 5.568 ; 5.568 ; Fall       ; KEY[0]          ;
;  HEX0[4]  ; KEY[0]     ; 5.610 ; 5.610 ; Fall       ; KEY[0]          ;
;  HEX0[5]  ; KEY[0]     ; 5.493 ; 5.493 ; Fall       ; KEY[0]          ;
;  HEX0[6]  ; KEY[0]     ; 5.358 ; 5.358 ; Fall       ; KEY[0]          ;
; HEX1[*]   ; KEY[0]     ; 5.162 ; 5.162 ; Fall       ; KEY[0]          ;
;  HEX1[0]  ; KEY[0]     ; 5.389 ; 5.389 ; Fall       ; KEY[0]          ;
;  HEX1[1]  ; KEY[0]     ; 5.460 ; 5.460 ; Fall       ; KEY[0]          ;
;  HEX1[2]  ; KEY[0]     ; 5.495 ; 5.495 ; Fall       ; KEY[0]          ;
;  HEX1[3]  ; KEY[0]     ; 5.389 ; 5.389 ; Fall       ; KEY[0]          ;
;  HEX1[4]  ; KEY[0]     ; 5.321 ; 5.321 ; Fall       ; KEY[0]          ;
;  HEX1[5]  ; KEY[0]     ; 5.513 ; 5.513 ; Fall       ; KEY[0]          ;
;  HEX1[6]  ; KEY[0]     ; 5.162 ; 5.162 ; Fall       ; KEY[0]          ;
; HEX2[*]   ; KEY[0]     ; 5.908 ; 5.908 ; Fall       ; KEY[0]          ;
;  HEX2[0]  ; KEY[0]     ; 5.970 ; 5.970 ; Fall       ; KEY[0]          ;
;  HEX2[1]  ; KEY[0]     ; 5.908 ; 5.908 ; Fall       ; KEY[0]          ;
;  HEX2[2]  ; KEY[0]     ; 5.992 ; 5.992 ; Fall       ; KEY[0]          ;
;  HEX2[3]  ; KEY[0]     ; 6.147 ; 6.147 ; Fall       ; KEY[0]          ;
;  HEX2[4]  ; KEY[0]     ; 5.910 ; 5.910 ; Fall       ; KEY[0]          ;
;  HEX2[5]  ; KEY[0]     ; 6.259 ; 6.259 ; Fall       ; KEY[0]          ;
;  HEX2[6]  ; KEY[0]     ; 6.281 ; 6.281 ; Fall       ; KEY[0]          ;
; HEX3[*]   ; KEY[0]     ; 5.966 ; 5.966 ; Fall       ; KEY[0]          ;
;  HEX3[0]  ; KEY[0]     ; 6.269 ; 6.269 ; Fall       ; KEY[0]          ;
;  HEX3[1]  ; KEY[0]     ; 6.190 ; 6.190 ; Fall       ; KEY[0]          ;
;  HEX3[2]  ; KEY[0]     ; 6.192 ; 6.192 ; Fall       ; KEY[0]          ;
;  HEX3[3]  ; KEY[0]     ; 6.213 ; 6.213 ; Fall       ; KEY[0]          ;
;  HEX3[4]  ; KEY[0]     ; 5.966 ; 5.966 ; Fall       ; KEY[0]          ;
;  HEX3[5]  ; KEY[0]     ; 6.178 ; 6.178 ; Fall       ; KEY[0]          ;
;  HEX3[6]  ; KEY[0]     ; 6.312 ; 6.312 ; Fall       ; KEY[0]          ;
; LEDG[*]   ; KEY[0]     ; 3.973 ; 3.973 ; Fall       ; KEY[0]          ;
;  LEDG[5]  ; KEY[0]     ; 3.973 ; 3.973 ; Fall       ; KEY[0]          ;
; LEDR[*]   ; KEY[0]     ; 4.771 ; 4.771 ; Fall       ; KEY[0]          ;
;  LEDR[6]  ; KEY[0]     ; 5.109 ; 5.109 ; Fall       ; KEY[0]          ;
;  LEDR[7]  ; KEY[0]     ; 6.019 ; 6.019 ; Fall       ; KEY[0]          ;
;  LEDR[8]  ; KEY[0]     ; 4.771 ; 4.771 ; Fall       ; KEY[0]          ;
;  LEDR[9]  ; KEY[0]     ; 4.974 ; 4.974 ; Fall       ; KEY[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX2[0]     ; 7.655 ; 7.655 ; 7.655 ; 7.655 ;
; SW[0]      ; HEX2[1]     ; 7.593 ; 7.593 ; 7.593 ; 7.593 ;
; SW[0]      ; HEX2[2]     ; 7.677 ; 7.677 ; 7.677 ; 7.677 ;
; SW[0]      ; HEX2[3]     ; 7.832 ; 7.832 ; 7.832 ; 7.832 ;
; SW[0]      ; HEX2[4]     ; 7.595 ; 7.595 ; 7.595 ; 7.595 ;
; SW[0]      ; HEX2[5]     ; 7.585 ; 7.585 ; 7.585 ; 7.585 ;
; SW[0]      ; HEX2[6]     ; 7.156 ; 7.156 ; 7.156 ; 7.156 ;
; SW[0]      ; HEX3[0]     ; 7.542 ; 7.542 ; 7.542 ; 7.542 ;
; SW[0]      ; HEX3[1]     ; 7.586 ; 7.586 ; 7.586 ; 7.586 ;
; SW[0]      ; HEX3[2]     ; 7.544 ; 7.544 ; 7.544 ; 7.544 ;
; SW[0]      ; HEX3[3]     ; 7.605 ; 7.605 ; 7.605 ; 7.605 ;
; SW[0]      ; HEX3[4]     ; 7.425 ; 7.425 ; 7.425 ; 7.425 ;
; SW[0]      ; HEX3[5]     ; 7.222 ; 7.222 ; 7.222 ; 7.222 ;
; SW[0]      ; HEX3[6]     ; 7.352 ; 7.352 ; 7.352 ; 7.352 ;
; SW[0]      ; LEDR[8]     ; 5.757 ; 5.757 ; 5.757 ; 5.757 ;
; SW[0]      ; LEDR[9]     ; 6.174 ; 6.174 ; 6.174 ; 6.174 ;
; SW[1]      ; HEX2[0]     ; 7.713 ; 7.713 ; 7.713 ; 7.713 ;
; SW[1]      ; HEX2[1]     ; 7.651 ; 7.651 ; 7.651 ; 7.651 ;
; SW[1]      ; HEX2[2]     ; 7.735 ; 7.735 ; 7.735 ; 7.735 ;
; SW[1]      ; HEX2[3]     ; 7.890 ; 7.890 ; 7.890 ; 7.890 ;
; SW[1]      ; HEX2[4]     ; 7.653 ; 7.653 ; 7.653 ; 7.653 ;
; SW[1]      ; HEX2[5]     ; 7.643 ; 7.643 ; 7.643 ; 7.643 ;
; SW[1]      ; HEX2[6]     ; 7.214 ; 7.214 ; 7.214 ; 7.214 ;
; SW[1]      ; HEX3[0]     ; 7.600 ; 7.600 ; 7.600 ; 7.600 ;
; SW[1]      ; HEX3[1]     ; 7.644 ; 7.644 ; 7.644 ; 7.644 ;
; SW[1]      ; HEX3[2]     ; 7.602 ; 7.602 ; 7.602 ; 7.602 ;
; SW[1]      ; HEX3[3]     ; 7.663 ; 7.663 ; 7.663 ; 7.663 ;
; SW[1]      ; HEX3[4]     ; 7.483 ; 7.483 ; 7.483 ; 7.483 ;
; SW[1]      ; HEX3[5]     ; 7.280 ; 7.280 ; 7.280 ; 7.280 ;
; SW[1]      ; HEX3[6]     ; 7.410 ; 7.410 ; 7.410 ; 7.410 ;
; SW[1]      ; LEDR[8]     ; 5.815 ; 5.815 ; 5.815 ; 5.815 ;
; SW[1]      ; LEDR[9]     ; 6.232 ; 6.232 ; 6.232 ; 6.232 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX2[0]     ; 5.665 ; 5.665 ; 5.665 ; 5.665 ;
; SW[0]      ; HEX2[1]     ; 5.783 ; 5.783 ; 5.783 ; 5.783 ;
; SW[0]      ; HEX2[2]     ; 5.879 ; 5.879 ; 5.879 ; 5.879 ;
; SW[0]      ; HEX2[3]     ; 5.836 ; 5.836 ; 5.836 ; 5.836 ;
; SW[0]      ; HEX2[4]     ; 5.942 ; 5.942 ; 5.942 ; 5.942 ;
; SW[0]      ; HEX2[5]     ; 5.627 ; 5.627 ; 5.627 ; 5.627 ;
; SW[0]      ; HEX2[6]     ; 5.661 ; 5.661 ; 5.661 ; 5.661 ;
; SW[0]      ; HEX3[0]     ; 5.970 ; 5.970 ; 5.970 ; 5.970 ;
; SW[0]      ; HEX3[1]     ; 5.997 ; 5.997 ; 5.997 ; 5.997 ;
; SW[0]      ; HEX3[2]     ; 5.999 ; 5.999 ; 5.999 ; 5.999 ;
; SW[0]      ; HEX3[3]     ; 5.674 ; 5.674 ; 5.674 ; 5.674 ;
; SW[0]      ; HEX3[4]     ; 5.773 ; 5.773 ; 5.773 ; 5.773 ;
; SW[0]      ; HEX3[5]     ; 5.757 ; 5.757 ; 5.757 ; 5.757 ;
; SW[0]      ; HEX3[6]     ; 5.817 ; 5.817 ; 5.817 ; 5.817 ;
; SW[0]      ; LEDR[8]     ; 4.719 ; 4.719 ; 4.719 ; 4.719 ;
; SW[0]      ; LEDR[9]     ; 5.136 ; 5.136 ; 5.136 ; 5.136 ;
; SW[1]      ; HEX2[0]     ; 5.538 ; 5.538 ; 5.538 ; 5.538 ;
; SW[1]      ; HEX2[1]     ; 5.656 ; 5.656 ; 5.656 ; 5.656 ;
; SW[1]      ; HEX2[2]     ; 5.752 ; 5.752 ; 5.752 ; 5.752 ;
; SW[1]      ; HEX2[3]     ; 5.709 ; 5.709 ; 5.709 ; 5.709 ;
; SW[1]      ; HEX2[4]     ; 5.815 ; 5.815 ; 5.815 ; 5.815 ;
; SW[1]      ; HEX2[5]     ; 5.500 ; 5.500 ; 5.500 ; 5.500 ;
; SW[1]      ; HEX2[6]     ; 5.534 ; 5.534 ; 5.534 ; 5.534 ;
; SW[1]      ; HEX3[0]     ; 5.861 ; 5.861 ; 5.861 ; 5.861 ;
; SW[1]      ; HEX3[1]     ; 5.870 ; 5.870 ; 5.870 ; 5.870 ;
; SW[1]      ; HEX3[2]     ; 5.872 ; 5.872 ; 5.872 ; 5.872 ;
; SW[1]      ; HEX3[3]     ; 5.679 ; 5.749 ; 5.749 ; 5.679 ;
; SW[1]      ; HEX3[4]     ; 5.646 ; 5.646 ; 5.646 ; 5.646 ;
; SW[1]      ; HEX3[5]     ; 5.630 ; 5.630 ; 5.630 ; 5.630 ;
; SW[1]      ; HEX3[6]     ; 5.772 ; 5.772 ; 5.772 ; 5.772 ;
; SW[1]      ; LEDR[8]     ; 4.592 ; 4.592 ; 4.592 ; 4.592 ;
; SW[1]      ; LEDR[9]     ; 5.009 ; 5.009 ; 5.009 ; 5.009 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; LEDR[*]   ; KEY[0]     ; 6.547 ;      ; Fall       ; KEY[0]          ;
;  LEDR[6]  ; KEY[0]     ; 6.741 ;      ; Fall       ; KEY[0]          ;
;  LEDR[7]  ; KEY[0]     ; 6.725 ;      ; Fall       ; KEY[0]          ;
;  LEDR[8]  ; KEY[0]     ; 6.547 ;      ; Fall       ; KEY[0]          ;
;  LEDR[9]  ; KEY[0]     ; 6.716 ;      ; Fall       ; KEY[0]          ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; LEDR[*]   ; KEY[0]     ; 4.947 ;      ; Fall       ; KEY[0]          ;
;  LEDR[6]  ; KEY[0]     ; 5.141 ;      ; Fall       ; KEY[0]          ;
;  LEDR[7]  ; KEY[0]     ; 5.125 ;      ; Fall       ; KEY[0]          ;
;  LEDR[8]  ; KEY[0]     ; 4.947 ;      ; Fall       ; KEY[0]          ;
;  LEDR[9]  ; KEY[0]     ; 5.116 ;      ; Fall       ; KEY[0]          ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; LEDR[*]   ; KEY[0]     ; 6.547     ;           ; Fall       ; KEY[0]          ;
;  LEDR[6]  ; KEY[0]     ; 6.741     ;           ; Fall       ; KEY[0]          ;
;  LEDR[7]  ; KEY[0]     ; 6.725     ;           ; Fall       ; KEY[0]          ;
;  LEDR[8]  ; KEY[0]     ; 6.547     ;           ; Fall       ; KEY[0]          ;
;  LEDR[9]  ; KEY[0]     ; 6.716     ;           ; Fall       ; KEY[0]          ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; LEDR[*]   ; KEY[0]     ; 4.947     ;           ; Fall       ; KEY[0]          ;
;  LEDR[6]  ; KEY[0]     ; 5.141     ;           ; Fall       ; KEY[0]          ;
;  LEDR[7]  ; KEY[0]     ; 5.125     ;           ; Fall       ; KEY[0]          ;
;  LEDR[8]  ; KEY[0]     ; 4.947     ;           ; Fall       ; KEY[0]          ;
;  LEDR[9]  ; KEY[0]     ; 5.116     ;           ; Fall       ; KEY[0]          ;
+-----------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -14.400   ; 0.215 ; N/A      ; N/A     ; -1.469              ;
;  KEY[0]          ; -14.400   ; 0.215 ; N/A      ; N/A     ; -1.469              ;
; Design-wide TNS  ; -2481.98  ; 0.0   ; 0.0      ; 0.0     ; -223.873            ;
;  KEY[0]          ; -2481.980 ; 0.000 ; N/A      ; N/A     ; -223.873            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[0]     ; 6.319  ; 6.319  ; Rise       ; KEY[0]          ;
;  KEY[1]   ; KEY[0]     ; 6.319  ; 6.319  ; Rise       ; KEY[0]          ;
; SW[*]     ; KEY[0]     ; 11.622 ; 11.622 ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; 11.339 ; 11.339 ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; 11.622 ; 11.622 ; Rise       ; KEY[0]          ;
; SW[*]     ; KEY[0]     ; 12.397 ; 12.397 ; Fall       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; 12.397 ; 12.397 ; Fall       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; 12.198 ; 12.198 ; Fall       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; 2.259  ; 2.259  ; Fall       ; KEY[0]          ;
;  SW[3]    ; KEY[0]     ; 3.365  ; 3.365  ; Fall       ; KEY[0]          ;
;  SW[4]    ; KEY[0]     ; 3.283  ; 3.283  ; Fall       ; KEY[0]          ;
;  SW[5]    ; KEY[0]     ; 2.561  ; 2.561  ; Fall       ; KEY[0]          ;
;  SW[6]    ; KEY[0]     ; 3.950  ; 3.950  ; Fall       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[0]     ; -2.165 ; -2.165 ; Rise       ; KEY[0]          ;
;  KEY[1]   ; KEY[0]     ; -2.165 ; -2.165 ; Rise       ; KEY[0]          ;
; SW[*]     ; KEY[0]     ; -0.325 ; -0.325 ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; -0.325 ; -0.325 ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; -0.330 ; -0.330 ; Rise       ; KEY[0]          ;
; SW[*]     ; KEY[0]     ; -0.066 ; -0.066 ; Fall       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; -0.158 ; -0.158 ; Fall       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; -0.066 ; -0.066 ; Fall       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; -0.125 ; -0.125 ; Fall       ; KEY[0]          ;
;  SW[3]    ; KEY[0]     ; -0.620 ; -0.620 ; Fall       ; KEY[0]          ;
;  SW[4]    ; KEY[0]     ; -0.624 ; -0.624 ; Fall       ; KEY[0]          ;
;  SW[5]    ; KEY[0]     ; -0.427 ; -0.427 ; Fall       ; KEY[0]          ;
;  SW[6]    ; KEY[0]     ; -0.660 ; -0.660 ; Fall       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; KEY[0]     ; 19.680 ; 19.680 ; Rise       ; KEY[0]          ;
;  HEX0[0]  ; KEY[0]     ; 19.312 ; 19.312 ; Rise       ; KEY[0]          ;
;  HEX0[1]  ; KEY[0]     ; 19.324 ; 19.324 ; Rise       ; KEY[0]          ;
;  HEX0[2]  ; KEY[0]     ; 19.665 ; 19.665 ; Rise       ; KEY[0]          ;
;  HEX0[3]  ; KEY[0]     ; 19.680 ; 19.680 ; Rise       ; KEY[0]          ;
;  HEX0[4]  ; KEY[0]     ; 19.660 ; 19.660 ; Rise       ; KEY[0]          ;
;  HEX0[5]  ; KEY[0]     ; 19.276 ; 19.276 ; Rise       ; KEY[0]          ;
;  HEX0[6]  ; KEY[0]     ; 18.793 ; 18.793 ; Rise       ; KEY[0]          ;
; HEX2[*]   ; KEY[0]     ; 21.987 ; 21.987 ; Rise       ; KEY[0]          ;
;  HEX2[0]  ; KEY[0]     ; 21.596 ; 21.596 ; Rise       ; KEY[0]          ;
;  HEX2[1]  ; KEY[0]     ; 21.435 ; 21.435 ; Rise       ; KEY[0]          ;
;  HEX2[2]  ; KEY[0]     ; 21.584 ; 21.584 ; Rise       ; KEY[0]          ;
;  HEX2[3]  ; KEY[0]     ; 21.987 ; 21.987 ; Rise       ; KEY[0]          ;
;  HEX2[4]  ; KEY[0]     ; 21.344 ; 21.344 ; Rise       ; KEY[0]          ;
;  HEX2[5]  ; KEY[0]     ; 21.383 ; 21.383 ; Rise       ; KEY[0]          ;
;  HEX2[6]  ; KEY[0]     ; 19.994 ; 19.994 ; Rise       ; KEY[0]          ;
; HEX3[*]   ; KEY[0]     ; 21.604 ; 21.604 ; Rise       ; KEY[0]          ;
;  HEX3[0]  ; KEY[0]     ; 21.385 ; 21.385 ; Rise       ; KEY[0]          ;
;  HEX3[1]  ; KEY[0]     ; 21.279 ; 21.279 ; Rise       ; KEY[0]          ;
;  HEX3[2]  ; KEY[0]     ; 21.141 ; 21.141 ; Rise       ; KEY[0]          ;
;  HEX3[3]  ; KEY[0]     ; 21.604 ; 21.604 ; Rise       ; KEY[0]          ;
;  HEX3[4]  ; KEY[0]     ; 21.166 ; 21.166 ; Rise       ; KEY[0]          ;
;  HEX3[5]  ; KEY[0]     ; 20.422 ; 20.422 ; Rise       ; KEY[0]          ;
;  HEX3[6]  ; KEY[0]     ; 20.796 ; 20.796 ; Rise       ; KEY[0]          ;
; LEDG[*]   ; KEY[0]     ; 9.922  ; 9.922  ; Rise       ; KEY[0]          ;
;  LEDG[0]  ; KEY[0]     ; 9.405  ; 9.405  ; Rise       ; KEY[0]          ;
;  LEDG[1]  ; KEY[0]     ; 8.779  ; 8.779  ; Rise       ; KEY[0]          ;
;  LEDG[2]  ; KEY[0]     ; 9.478  ; 9.478  ; Rise       ; KEY[0]          ;
;  LEDG[3]  ; KEY[0]     ; 9.468  ; 9.468  ; Rise       ; KEY[0]          ;
;  LEDG[4]  ; KEY[0]     ; 9.922  ; 9.922  ; Rise       ; KEY[0]          ;
; LEDR[*]   ; KEY[0]     ; 17.714 ; 17.714 ; Rise       ; KEY[0]          ;
;  LEDR[6]  ; KEY[0]     ; 12.628 ; 12.628 ; Rise       ; KEY[0]          ;
;  LEDR[8]  ; KEY[0]     ; 16.680 ; 16.680 ; Rise       ; KEY[0]          ;
;  LEDR[9]  ; KEY[0]     ; 17.714 ; 17.714 ; Rise       ; KEY[0]          ;
; HEX0[*]   ; KEY[0]     ; 23.450 ; 23.450 ; Fall       ; KEY[0]          ;
;  HEX0[0]  ; KEY[0]     ; 23.037 ; 23.037 ; Fall       ; KEY[0]          ;
;  HEX0[1]  ; KEY[0]     ; 23.105 ; 23.105 ; Fall       ; KEY[0]          ;
;  HEX0[2]  ; KEY[0]     ; 23.415 ; 23.415 ; Fall       ; KEY[0]          ;
;  HEX0[3]  ; KEY[0]     ; 23.405 ; 23.405 ; Fall       ; KEY[0]          ;
;  HEX0[4]  ; KEY[0]     ; 23.450 ; 23.450 ; Fall       ; KEY[0]          ;
;  HEX0[5]  ; KEY[0]     ; 22.402 ; 22.402 ; Fall       ; KEY[0]          ;
;  HEX0[6]  ; KEY[0]     ; 22.553 ; 22.553 ; Fall       ; KEY[0]          ;
; HEX1[*]   ; KEY[0]     ; 22.875 ; 22.875 ; Fall       ; KEY[0]          ;
;  HEX1[0]  ; KEY[0]     ; 22.521 ; 22.521 ; Fall       ; KEY[0]          ;
;  HEX1[1]  ; KEY[0]     ; 22.787 ; 22.787 ; Fall       ; KEY[0]          ;
;  HEX1[2]  ; KEY[0]     ; 22.875 ; 22.875 ; Fall       ; KEY[0]          ;
;  HEX1[3]  ; KEY[0]     ; 22.532 ; 22.532 ; Fall       ; KEY[0]          ;
;  HEX1[4]  ; KEY[0]     ; 22.336 ; 22.336 ; Fall       ; KEY[0]          ;
;  HEX1[5]  ; KEY[0]     ; 22.451 ; 22.451 ; Fall       ; KEY[0]          ;
;  HEX1[6]  ; KEY[0]     ; 20.416 ; 20.416 ; Fall       ; KEY[0]          ;
; HEX2[*]   ; KEY[0]     ; 24.037 ; 24.037 ; Fall       ; KEY[0]          ;
;  HEX2[0]  ; KEY[0]     ; 23.412 ; 23.412 ; Fall       ; KEY[0]          ;
;  HEX2[1]  ; KEY[0]     ; 23.822 ; 23.822 ; Fall       ; KEY[0]          ;
;  HEX2[2]  ; KEY[0]     ; 23.969 ; 23.969 ; Fall       ; KEY[0]          ;
;  HEX2[3]  ; KEY[0]     ; 23.803 ; 23.803 ; Fall       ; KEY[0]          ;
;  HEX2[4]  ; KEY[0]     ; 24.037 ; 24.037 ; Fall       ; KEY[0]          ;
;  HEX2[5]  ; KEY[0]     ; 23.145 ; 23.145 ; Fall       ; KEY[0]          ;
;  HEX2[6]  ; KEY[0]     ; 23.185 ; 23.185 ; Fall       ; KEY[0]          ;
; HEX3[*]   ; KEY[0]     ; 24.195 ; 24.195 ; Fall       ; KEY[0]          ;
;  HEX3[0]  ; KEY[0]     ; 23.715 ; 23.715 ; Fall       ; KEY[0]          ;
;  HEX3[1]  ; KEY[0]     ; 23.844 ; 23.844 ; Fall       ; KEY[0]          ;
;  HEX3[2]  ; KEY[0]     ; 24.195 ; 24.195 ; Fall       ; KEY[0]          ;
;  HEX3[3]  ; KEY[0]     ; 24.032 ; 24.032 ; Fall       ; KEY[0]          ;
;  HEX3[4]  ; KEY[0]     ; 23.558 ; 23.558 ; Fall       ; KEY[0]          ;
;  HEX3[5]  ; KEY[0]     ; 23.540 ; 23.540 ; Fall       ; KEY[0]          ;
;  HEX3[6]  ; KEY[0]     ; 23.219 ; 23.219 ; Fall       ; KEY[0]          ;
; LEDG[*]   ; KEY[0]     ; 8.451  ; 8.451  ; Fall       ; KEY[0]          ;
;  LEDG[5]  ; KEY[0]     ; 8.451  ; 8.451  ; Fall       ; KEY[0]          ;
; LEDR[*]   ; KEY[0]     ; 21.094 ; 21.094 ; Fall       ; KEY[0]          ;
;  LEDR[6]  ; KEY[0]     ; 18.715 ; 18.715 ; Fall       ; KEY[0]          ;
;  LEDR[7]  ; KEY[0]     ; 21.094 ; 21.094 ; Fall       ; KEY[0]          ;
;  LEDR[8]  ; KEY[0]     ; 17.647 ; 17.647 ; Fall       ; KEY[0]          ;
;  LEDR[9]  ; KEY[0]     ; 18.858 ; 18.858 ; Fall       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; KEY[0]     ; 6.530 ; 6.530 ; Rise       ; KEY[0]          ;
;  HEX0[0]  ; KEY[0]     ; 6.530 ; 6.530 ; Rise       ; KEY[0]          ;
;  HEX0[1]  ; KEY[0]     ; 6.557 ; 6.557 ; Rise       ; KEY[0]          ;
;  HEX0[2]  ; KEY[0]     ; 6.686 ; 6.686 ; Rise       ; KEY[0]          ;
;  HEX0[3]  ; KEY[0]     ; 6.685 ; 6.685 ; Rise       ; KEY[0]          ;
;  HEX0[4]  ; KEY[0]     ; 6.708 ; 6.708 ; Rise       ; KEY[0]          ;
;  HEX0[5]  ; KEY[0]     ; 6.874 ; 6.874 ; Rise       ; KEY[0]          ;
;  HEX0[6]  ; KEY[0]     ; 7.024 ; 7.024 ; Rise       ; KEY[0]          ;
; HEX2[*]   ; KEY[0]     ; 6.398 ; 6.398 ; Rise       ; KEY[0]          ;
;  HEX2[0]  ; KEY[0]     ; 6.440 ; 6.440 ; Rise       ; KEY[0]          ;
;  HEX2[1]  ; KEY[0]     ; 6.398 ; 6.398 ; Rise       ; KEY[0]          ;
;  HEX2[2]  ; KEY[0]     ; 6.495 ; 6.495 ; Rise       ; KEY[0]          ;
;  HEX2[3]  ; KEY[0]     ; 6.618 ; 6.618 ; Rise       ; KEY[0]          ;
;  HEX2[4]  ; KEY[0]     ; 6.484 ; 6.484 ; Rise       ; KEY[0]          ;
;  HEX2[5]  ; KEY[0]     ; 6.480 ; 6.480 ; Rise       ; KEY[0]          ;
;  HEX2[6]  ; KEY[0]     ; 6.439 ; 6.439 ; Rise       ; KEY[0]          ;
; HEX3[*]   ; KEY[0]     ; 6.939 ; 6.939 ; Rise       ; KEY[0]          ;
;  HEX3[0]  ; KEY[0]     ; 7.207 ; 7.207 ; Rise       ; KEY[0]          ;
;  HEX3[1]  ; KEY[0]     ; 7.163 ; 7.163 ; Rise       ; KEY[0]          ;
;  HEX3[2]  ; KEY[0]     ; 7.165 ; 7.165 ; Rise       ; KEY[0]          ;
;  HEX3[3]  ; KEY[0]     ; 7.117 ; 7.117 ; Rise       ; KEY[0]          ;
;  HEX3[4]  ; KEY[0]     ; 6.939 ; 6.939 ; Rise       ; KEY[0]          ;
;  HEX3[5]  ; KEY[0]     ; 6.980 ; 6.980 ; Rise       ; KEY[0]          ;
;  HEX3[6]  ; KEY[0]     ; 7.114 ; 7.114 ; Rise       ; KEY[0]          ;
; LEDG[*]   ; KEY[0]     ; 4.109 ; 4.109 ; Rise       ; KEY[0]          ;
;  LEDG[0]  ; KEY[0]     ; 4.359 ; 4.359 ; Rise       ; KEY[0]          ;
;  LEDG[1]  ; KEY[0]     ; 4.109 ; 4.109 ; Rise       ; KEY[0]          ;
;  LEDG[2]  ; KEY[0]     ; 4.391 ; 4.391 ; Rise       ; KEY[0]          ;
;  LEDG[3]  ; KEY[0]     ; 4.386 ; 4.386 ; Rise       ; KEY[0]          ;
;  LEDG[4]  ; KEY[0]     ; 4.594 ; 4.594 ; Rise       ; KEY[0]          ;
; LEDR[*]   ; KEY[0]     ; 5.054 ; 5.054 ; Rise       ; KEY[0]          ;
;  LEDR[6]  ; KEY[0]     ; 5.556 ; 5.556 ; Rise       ; KEY[0]          ;
;  LEDR[8]  ; KEY[0]     ; 5.054 ; 5.054 ; Rise       ; KEY[0]          ;
;  LEDR[9]  ; KEY[0]     ; 6.302 ; 6.302 ; Rise       ; KEY[0]          ;
; HEX0[*]   ; KEY[0]     ; 5.358 ; 5.358 ; Fall       ; KEY[0]          ;
;  HEX0[0]  ; KEY[0]     ; 5.412 ; 5.412 ; Fall       ; KEY[0]          ;
;  HEX0[1]  ; KEY[0]     ; 5.459 ; 5.459 ; Fall       ; KEY[0]          ;
;  HEX0[2]  ; KEY[0]     ; 5.587 ; 5.587 ; Fall       ; KEY[0]          ;
;  HEX0[3]  ; KEY[0]     ; 5.568 ; 5.568 ; Fall       ; KEY[0]          ;
;  HEX0[4]  ; KEY[0]     ; 5.610 ; 5.610 ; Fall       ; KEY[0]          ;
;  HEX0[5]  ; KEY[0]     ; 5.493 ; 5.493 ; Fall       ; KEY[0]          ;
;  HEX0[6]  ; KEY[0]     ; 5.358 ; 5.358 ; Fall       ; KEY[0]          ;
; HEX1[*]   ; KEY[0]     ; 5.162 ; 5.162 ; Fall       ; KEY[0]          ;
;  HEX1[0]  ; KEY[0]     ; 5.389 ; 5.389 ; Fall       ; KEY[0]          ;
;  HEX1[1]  ; KEY[0]     ; 5.460 ; 5.460 ; Fall       ; KEY[0]          ;
;  HEX1[2]  ; KEY[0]     ; 5.495 ; 5.495 ; Fall       ; KEY[0]          ;
;  HEX1[3]  ; KEY[0]     ; 5.389 ; 5.389 ; Fall       ; KEY[0]          ;
;  HEX1[4]  ; KEY[0]     ; 5.321 ; 5.321 ; Fall       ; KEY[0]          ;
;  HEX1[5]  ; KEY[0]     ; 5.513 ; 5.513 ; Fall       ; KEY[0]          ;
;  HEX1[6]  ; KEY[0]     ; 5.162 ; 5.162 ; Fall       ; KEY[0]          ;
; HEX2[*]   ; KEY[0]     ; 5.908 ; 5.908 ; Fall       ; KEY[0]          ;
;  HEX2[0]  ; KEY[0]     ; 5.970 ; 5.970 ; Fall       ; KEY[0]          ;
;  HEX2[1]  ; KEY[0]     ; 5.908 ; 5.908 ; Fall       ; KEY[0]          ;
;  HEX2[2]  ; KEY[0]     ; 5.992 ; 5.992 ; Fall       ; KEY[0]          ;
;  HEX2[3]  ; KEY[0]     ; 6.147 ; 6.147 ; Fall       ; KEY[0]          ;
;  HEX2[4]  ; KEY[0]     ; 5.910 ; 5.910 ; Fall       ; KEY[0]          ;
;  HEX2[5]  ; KEY[0]     ; 6.259 ; 6.259 ; Fall       ; KEY[0]          ;
;  HEX2[6]  ; KEY[0]     ; 6.281 ; 6.281 ; Fall       ; KEY[0]          ;
; HEX3[*]   ; KEY[0]     ; 5.966 ; 5.966 ; Fall       ; KEY[0]          ;
;  HEX3[0]  ; KEY[0]     ; 6.269 ; 6.269 ; Fall       ; KEY[0]          ;
;  HEX3[1]  ; KEY[0]     ; 6.190 ; 6.190 ; Fall       ; KEY[0]          ;
;  HEX3[2]  ; KEY[0]     ; 6.192 ; 6.192 ; Fall       ; KEY[0]          ;
;  HEX3[3]  ; KEY[0]     ; 6.213 ; 6.213 ; Fall       ; KEY[0]          ;
;  HEX3[4]  ; KEY[0]     ; 5.966 ; 5.966 ; Fall       ; KEY[0]          ;
;  HEX3[5]  ; KEY[0]     ; 6.178 ; 6.178 ; Fall       ; KEY[0]          ;
;  HEX3[6]  ; KEY[0]     ; 6.312 ; 6.312 ; Fall       ; KEY[0]          ;
; LEDG[*]   ; KEY[0]     ; 3.973 ; 3.973 ; Fall       ; KEY[0]          ;
;  LEDG[5]  ; KEY[0]     ; 3.973 ; 3.973 ; Fall       ; KEY[0]          ;
; LEDR[*]   ; KEY[0]     ; 4.771 ; 4.771 ; Fall       ; KEY[0]          ;
;  LEDR[6]  ; KEY[0]     ; 5.109 ; 5.109 ; Fall       ; KEY[0]          ;
;  LEDR[7]  ; KEY[0]     ; 6.019 ; 6.019 ; Fall       ; KEY[0]          ;
;  LEDR[8]  ; KEY[0]     ; 4.771 ; 4.771 ; Fall       ; KEY[0]          ;
;  LEDR[9]  ; KEY[0]     ; 4.974 ; 4.974 ; Fall       ; KEY[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; HEX2[0]     ; 18.791 ; 18.791 ; 18.791 ; 18.791 ;
; SW[0]      ; HEX2[1]     ; 18.630 ; 18.630 ; 18.630 ; 18.630 ;
; SW[0]      ; HEX2[2]     ; 18.779 ; 18.779 ; 18.779 ; 18.779 ;
; SW[0]      ; HEX2[3]     ; 19.182 ; 19.182 ; 19.182 ; 19.182 ;
; SW[0]      ; HEX2[4]     ; 18.539 ; 18.539 ; 18.539 ; 18.539 ;
; SW[0]      ; HEX2[5]     ; 18.578 ; 18.578 ; 18.578 ; 18.578 ;
; SW[0]      ; HEX2[6]     ; 17.189 ; 17.189 ; 17.189 ; 17.189 ;
; SW[0]      ; HEX3[0]     ; 18.580 ; 18.580 ; 18.580 ; 18.580 ;
; SW[0]      ; HEX3[1]     ; 18.474 ; 18.474 ; 18.474 ; 18.474 ;
; SW[0]      ; HEX3[2]     ; 18.336 ; 18.336 ; 18.336 ; 18.336 ;
; SW[0]      ; HEX3[3]     ; 18.799 ; 18.799 ; 18.799 ; 18.799 ;
; SW[0]      ; HEX3[4]     ; 18.361 ; 18.361 ; 18.361 ; 18.361 ;
; SW[0]      ; HEX3[5]     ; 17.617 ; 17.617 ; 17.617 ; 17.617 ;
; SW[0]      ; HEX3[6]     ; 17.991 ; 17.991 ; 17.991 ; 17.991 ;
; SW[0]      ; LEDR[8]     ; 13.875 ; 13.875 ; 13.875 ; 13.875 ;
; SW[0]      ; LEDR[9]     ; 14.909 ; 14.909 ; 14.909 ; 14.909 ;
; SW[1]      ; HEX2[0]     ; 19.074 ; 19.074 ; 19.074 ; 19.074 ;
; SW[1]      ; HEX2[1]     ; 18.913 ; 18.913 ; 18.913 ; 18.913 ;
; SW[1]      ; HEX2[2]     ; 19.062 ; 19.062 ; 19.062 ; 19.062 ;
; SW[1]      ; HEX2[3]     ; 19.465 ; 19.465 ; 19.465 ; 19.465 ;
; SW[1]      ; HEX2[4]     ; 18.822 ; 18.822 ; 18.822 ; 18.822 ;
; SW[1]      ; HEX2[5]     ; 18.861 ; 18.861 ; 18.861 ; 18.861 ;
; SW[1]      ; HEX2[6]     ; 17.472 ; 17.472 ; 17.472 ; 17.472 ;
; SW[1]      ; HEX3[0]     ; 18.863 ; 18.863 ; 18.863 ; 18.863 ;
; SW[1]      ; HEX3[1]     ; 18.757 ; 18.757 ; 18.757 ; 18.757 ;
; SW[1]      ; HEX3[2]     ; 18.619 ; 18.619 ; 18.619 ; 18.619 ;
; SW[1]      ; HEX3[3]     ; 19.082 ; 19.082 ; 19.082 ; 19.082 ;
; SW[1]      ; HEX3[4]     ; 18.644 ; 18.644 ; 18.644 ; 18.644 ;
; SW[1]      ; HEX3[5]     ; 17.900 ; 17.900 ; 17.900 ; 17.900 ;
; SW[1]      ; HEX3[6]     ; 18.274 ; 18.274 ; 18.274 ; 18.274 ;
; SW[1]      ; LEDR[8]     ; 14.158 ; 14.158 ; 14.158 ; 14.158 ;
; SW[1]      ; LEDR[9]     ; 15.192 ; 15.192 ; 15.192 ; 15.192 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX2[0]     ; 5.665 ; 5.665 ; 5.665 ; 5.665 ;
; SW[0]      ; HEX2[1]     ; 5.783 ; 5.783 ; 5.783 ; 5.783 ;
; SW[0]      ; HEX2[2]     ; 5.879 ; 5.879 ; 5.879 ; 5.879 ;
; SW[0]      ; HEX2[3]     ; 5.836 ; 5.836 ; 5.836 ; 5.836 ;
; SW[0]      ; HEX2[4]     ; 5.942 ; 5.942 ; 5.942 ; 5.942 ;
; SW[0]      ; HEX2[5]     ; 5.627 ; 5.627 ; 5.627 ; 5.627 ;
; SW[0]      ; HEX2[6]     ; 5.661 ; 5.661 ; 5.661 ; 5.661 ;
; SW[0]      ; HEX3[0]     ; 5.970 ; 5.970 ; 5.970 ; 5.970 ;
; SW[0]      ; HEX3[1]     ; 5.997 ; 5.997 ; 5.997 ; 5.997 ;
; SW[0]      ; HEX3[2]     ; 5.999 ; 5.999 ; 5.999 ; 5.999 ;
; SW[0]      ; HEX3[3]     ; 5.674 ; 5.674 ; 5.674 ; 5.674 ;
; SW[0]      ; HEX3[4]     ; 5.773 ; 5.773 ; 5.773 ; 5.773 ;
; SW[0]      ; HEX3[5]     ; 5.757 ; 5.757 ; 5.757 ; 5.757 ;
; SW[0]      ; HEX3[6]     ; 5.817 ; 5.817 ; 5.817 ; 5.817 ;
; SW[0]      ; LEDR[8]     ; 4.719 ; 4.719 ; 4.719 ; 4.719 ;
; SW[0]      ; LEDR[9]     ; 5.136 ; 5.136 ; 5.136 ; 5.136 ;
; SW[1]      ; HEX2[0]     ; 5.538 ; 5.538 ; 5.538 ; 5.538 ;
; SW[1]      ; HEX2[1]     ; 5.656 ; 5.656 ; 5.656 ; 5.656 ;
; SW[1]      ; HEX2[2]     ; 5.752 ; 5.752 ; 5.752 ; 5.752 ;
; SW[1]      ; HEX2[3]     ; 5.709 ; 5.709 ; 5.709 ; 5.709 ;
; SW[1]      ; HEX2[4]     ; 5.815 ; 5.815 ; 5.815 ; 5.815 ;
; SW[1]      ; HEX2[5]     ; 5.500 ; 5.500 ; 5.500 ; 5.500 ;
; SW[1]      ; HEX2[6]     ; 5.534 ; 5.534 ; 5.534 ; 5.534 ;
; SW[1]      ; HEX3[0]     ; 5.861 ; 5.861 ; 5.861 ; 5.861 ;
; SW[1]      ; HEX3[1]     ; 5.870 ; 5.870 ; 5.870 ; 5.870 ;
; SW[1]      ; HEX3[2]     ; 5.872 ; 5.872 ; 5.872 ; 5.872 ;
; SW[1]      ; HEX3[3]     ; 5.679 ; 5.749 ; 5.749 ; 5.679 ;
; SW[1]      ; HEX3[4]     ; 5.646 ; 5.646 ; 5.646 ; 5.646 ;
; SW[1]      ; HEX3[5]     ; 5.630 ; 5.630 ; 5.630 ; 5.630 ;
; SW[1]      ; HEX3[6]     ; 5.772 ; 5.772 ; 5.772 ; 5.772 ;
; SW[1]      ; LEDR[8]     ; 4.592 ; 4.592 ; 4.592 ; 4.592 ;
; SW[1]      ; LEDR[9]     ; 5.009 ; 5.009 ; 5.009 ; 5.009 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; KEY[0]     ; KEY[0]   ; 68283    ; 445      ; 51977886 ; 86338    ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; KEY[0]     ; KEY[0]   ; 68283    ; 445      ; 51977886 ; 86338    ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 571   ; 571  ;
; Unconstrained Output Ports      ; 38    ; 38   ;
; Unconstrained Output Port Paths ; 4669  ; 4669 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jul  3 10:42:40 2018
Info: Command: quartus_sta CircuitoPlaca -c CircuitoPlaca
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CircuitoPlaca.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[0] KEY[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -14.400
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -14.400     -2481.980 KEY[0] 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 KEY[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.469      -223.873 KEY[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.126
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.126      -872.560 KEY[0] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 KEY[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222      -183.222 KEY[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 309 megabytes
    Info: Processing ended: Tue Jul  3 10:42:42 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


