# 3.3.4 대용량 메모리를 위한 두 테이블
### 큰 가상 공간을 효과적으로 관리하는 두 가지 방법

페이지 테이블을 이용한 주소 변환에 있어 큰 문제 2가지가 있었다. 
1. mapping은 빨라야 한다.
2. page가 너무 커져 버린다.

이 문제들 중, 매핑 속도를 해결하기 위해 도입됐던 것이 바로 **TLB이다.** <br>

**TLB의 도입으로** 페이지 테이블을 이용한 주소 변환에서, 가상 주소를 물리 주소로 변환할 때 **속도를 향상시킬 수 있었다.** <br>

주소공간 크기 문제는 생각보다 심각하다.
예를 들어 32bit address space에서 4KB 크기의 페이지를 사용하는 경우를 살펴보자. <br>

32-bit 주소 공간은 총 2^32개의 공간이 있다. 그리고 4KB는 2^12 Byte이다. 2^32 = 2^20 * 2^12 = 2^20 * 4K 이므로, 2^20개의 페이지. 즉, 4KB 크기 1 million 의 page를 수용하게 된다. 이는 또 1 million의 페이지 테이블 엔트리를 필요로 한다. 또 프로레스별로 페이지 테이블을 줘야한다. <br>
이런 상황에서 64-bit 주소 공간은 어떻게 될까? 상상 이상의 숫자를 가지게 된다.

이제, **큰 가상 공간을 효과적으로 관리하는 방법이 필요하다.** 이제부터 이 문제에 대한 두 가지 접근 방법을 알아보자. 

## 1. multilevel page table

그 첫번째는 **다단계 페이지 테이블을** 사용하는 것이다. **multilevel page table**  <br>
페이지 테이블이 너무 큰 상황. page table entry가 너무 많은 상황에서 사용한다. <br>

![multilevel page table](https://user-images.githubusercontent.com/71186266/206837461-a74f2cd7-d1cc-45a9-80a3-8eda86301a5e.png)


그림 (a)는 두 개의 페이지 테이블 필드를 가지고 있는 32비트 주소이다. <br>
구체적으로 아래와 같은 3 부분으로 구분된다.
1. 10 비트의 PT1 필드
2. 10 비트의 PT2 필드
3. 12 비트의 Offset 필드 

**12 비트의 Offset을 가졌으므로, 페이지의 크기는 2^12인 4KB가 된다.** <br>
그리고 PT1, PT2의 20 비트로 페이지를 지정할 수 있다. **20비트이므로 2^20개의 페이지가 존재할 수 있다.** <br> <Br>

multilevel page table의 핵심은 **모든 페이지 테이블을 항상 메모리에 유지할 필요가 없다는 것이다.** <br>
특히 주소 공간에 비어있는 부분들인 data 영역과 stack 영역 사이의 공간을 유지할 필요가 없다. <br> <br>


### 다단계 페이지 테이블의 동작
그림 (b)는 2단계 페이지 테이블이다. 왼쪽을 Top Level 테이블, 오른 쪽을 2nd level 테이블로 본다. <br>

Top-levl page table은 2^10의 1024개 엔트리를 가지고 있다. 따라서, 각 엔트리가 가리키는 2nd level table은 전체 32-bit 2^32인 4GB의 공간을 감당해야 하므로, 하나당 2^32 / 2^10인 -> 2^22 즉, 4MB의 공간을 감당하고 있다. <br>
중요하니 다시 말 하겠다. **2nd level page table은 4MB를 cover 하고 있고, top level page table의 각 table entry는 4MB의 공간을 가리킨다.** <br> <br>

그림의 예에서는 Top-level page entry 0이 text를 위한 페이지 테이블을, entry 1이 data를 위한 페이지 테이블을, entry 1023이 stack을 위한 페이지 테이블을 가리키고 있다. <br>
즉, **가장 아래는 text, 그 위는 data 그리고 가장 윗 부분엔 stack을 위한 테이블이 위치해 있는 것이다.** 다른 엔트리들은 사용되지 않고 있다. <br> <br>

2nd level page table에서는 PT2가 인덱스로 사용되어, 접근하려는 페이지 자체를 담고 있는 page frame number를 찾게 된다. <br>

PT1 = 1, PT2 = 3, Offset =4인 경우 <br>
1. MMU는 Top level page table의 entry 1번으로 간다. (4MB ~ 8MB 부분)
2. 2nd level page table entry의 3번으로 접근한다.
3. 이 엔트리는 4MB 영역에서 12288 ~ 16383에 대응하는 주소를 가진다 (절대 번지로는 4,206,592 ~ 4,210,687)
4. 결국 엔트리는 가상 주소 0x00403004를 포함하는 page가 위치하는 page frame number를 유지한다.
5. 페이지가 존재하지 않는 경우 Present/absent bit가 0으로 되어 있으며, page fault가 발생한다!
6. 존재한다면, page fram number와 Offset값 4를 더해서 물리 주소를 구한다. 
7. **이 물리 주소가 버스를 통해 메모리로 전달된다.**

<br>

주소 공간에는 백만개나 되는 페이지가 존재하지만 **페이지 테이블은 단 4개가 필요한다.** <br>
1개의 Top level page table과 3개의 2nd level page table만이 필요할 뿐이다. <br>

페이지 테이블 level은 3, 4 이상으로도 확장이 가능하지만 3 단계 이상일 경우 복잡도가 커져서 그 가치가 보장되지는 않는다.

## 2. Inverted Page Table :star:


32-bit 가상 주소 공간에서 multi level page table은 꽤나 적절한 성능을 보인다. <Br>
하지만 64-bit 시스템이 증가하면서, multi level page table은 4KB 페이지 사용시 무려 2^52개의 entry가 요구되었다. (2^64 / 2^12) 각 엔트리의 크기를 8 byte로 잡는다면, 페이지 테이블 크기가 3천만 GB나 된다. <br>
이에 다른 접근 방식이 요구되었다.

## 역 페이지 테이블
inverted page table은 가상 주소 공간이 물리 주소 공간에 비해 상당히 클 경우 주소 변환을 위한 메모리 공간의 사용을 크게 줄일 수 있다. <br>

![inverted page table](https://user-images.githubusercontent.com/71186266/206837467-1eb07da9-3d65-4460-88b9-d42ea1d5d149.png)

**inverted page table은 물리 메모리의 크기가 1GB 라면, 4KB 페이지 사용시 1GB/4KB = 2^18이므로 2^18개의 엔트리로 표현할 수 있다.** <br> 
즉, **2^18개의 page frame을 갖는다.** <br>
`1GB/4KB = 2^30 / 2^12 =  2^18` <br>

그림의 예시에서는 **물리 메모리의 크기가 256MB이다.** <br>
따라서, 4KB 페이지 시용시 2^28 / 2^12 = 2^16 이므로,<br>
2^16 개의 page frame을 갖는다. (2^16 개의 entry) <br> <br>

(참고) 왜 64-bit인데, 계산을 2^64에서 안 하나? 그림을 참고하자. 가상일 떄는 2^64개의 가상공간이라고 따졌고, 물리 메모리 사용시에는 그냥 물리 메모리에 데이터를 전부 표현한다고 생각하고 물리 메모리 용량/페이지 크기 = 요구되는 엔트리 갯수 이다. <br>

엔트리는 각 페이지 프레임에 어떤 프로세스의 페이지가 존재하는지에 대한 정보 - 프로세스 번호, 페이지 번호 정보를 유지한다. <br>

## 2.1 inverted page table 매핑 방식
어떤 프로세스 n이 가상 페이지 p에 접근할 때, 기존 방식에서는 p를 page table의 인덱스로 사용하여 page frame을 알아낼 수 있었다. <br>
inverted page table에서는 table 전체를 검색하여 (p, v)를 갖는 엔트리가 있는지를 검사한다! <br> 
이 검색은 page fault 상황 뿐만 아니라, 모든 메모리 참조시 마다 일어난다. 이는 어마어마한 코스트이다. <br>

## 2.2 inverted page table의 문제 해결
### 1. TLB 사용
inverted page table에서 검색 속도 문제를 해결하기 위해 **TLB를 사용할 수 있다.** TLB가 자주 접근하는 페이지들의 정보를 들고 있으면, **주소 변환은 multilevel page table 기법 만큼의 속도로 실행될 수 있다.** (TLB miss의 경우엔 어쩔 수가 없다.) <br>

### 2. 해쉬 테이블
검색을 빠르게 하는 방법으로 가상 주소를 기반으로 해쉬 테이블을 사용하는 방법이 있다. <br>
그림의 오른쪽과 같이 같은 해쉬 값을 갖는 페이지들은 체인으로 연결된다. <br>
만일 해쉬 테이블이 page frame 크기 만큼의 슬롯을 가지고 있다면, 각 체인은 평균 1개의 entry를 가지게 되며, 매핑 속도가 아주 빠르게 증가한다. <br>
일단 page frame number가 발견되면, 새로운 정보는 TLB에 적재된다. 


## Reference
- Modern Operating Systems <ANDRWE S. TANENBAUM 저>
 
