<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(110,30)" to="(170,30)"/>
    <wire from="(360,50)" to="(360,170)"/>
    <wire from="(100,170)" to="(130,170)"/>
    <wire from="(130,70)" to="(170,70)"/>
    <wire from="(150,260)" to="(360,260)"/>
    <wire from="(610,90)" to="(610,100)"/>
    <wire from="(130,70)" to="(130,170)"/>
    <wire from="(130,170)" to="(140,170)"/>
    <wire from="(360,170)" to="(430,170)"/>
    <wire from="(250,170)" to="(360,170)"/>
    <wire from="(530,50)" to="(530,80)"/>
    <wire from="(140,190)" to="(170,190)"/>
    <wire from="(140,170)" to="(140,190)"/>
    <wire from="(250,50)" to="(360,50)"/>
    <wire from="(580,100)" to="(610,100)"/>
    <wire from="(110,150)" to="(170,150)"/>
    <wire from="(480,170)" to="(530,170)"/>
    <wire from="(480,50)" to="(530,50)"/>
    <wire from="(100,30)" to="(110,30)"/>
    <wire from="(110,30)" to="(110,150)"/>
    <wire from="(530,120)" to="(530,170)"/>
    <wire from="(360,50)" to="(430,50)"/>
    <wire from="(360,170)" to="(360,260)"/>
    <comp lib="1" loc="(250,50)" name="NOT Gate"/>
    <comp lib="0" loc="(100,170)" name="Pin">
      <a name="width" val="4"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(480,50)" name="AND Gate"/>
    <comp lib="1" loc="(250,170)" name="NOT Gate"/>
    <comp lib="1" loc="(580,100)" name="OR Gate"/>
    <comp lib="0" loc="(620,80)" name="Pin">
      <a name="output" val="true"/>
      <a name="width" val="4"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(220,50)" name="AND Gate"/>
    <comp lib="1" loc="(480,170)" name="OR Gate"/>
    <comp lib="0" loc="(100,30)" name="Pin">
      <a name="width" val="4"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(220,170)" name="OR Gate"/>
    <comp lib="0" loc="(150,260)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
  </circuit>
</project>
