---
id: "电路设计"
aliases:
  - "电路设计"
tags: []
---

# 电路设计

### 优先级 编码器

![zz](img/image_2023-10-09-20-13-53.png)

### 归约运算符(一元)

可以用来进行 奇偶校验, `fod = ^b`

### 时序逻辑电路

![zz](img/image_2023-10-09-20-27-18.png)

任何一个时序逻辑电路, 可以拆成两个部分: 存储器 + 组合逻辑电路

从图论的角度, 可以拆成两个数学对象

三大方程:

1. 输出方程
2. 激励方程
3. 状态转移方程

#### 状态转移图

![zz](img/image_2023-10-09-20-30-58.png)

> 有效性错误的概念

状态转移图 和 电路 一一对应

![zz](img/image_2023-10-09-20-34-58.png)

#### 平凡的D触发器

```verilog
module DFF(q, clk, data_in)
    output q;
    input clk, data_in;
    reg q;
    always @(posedge clk) q <= data_in;
endmodule
```

#### 带复位端的D触发器(同步清零)

```verilog
module DFF_rst(q, clk, rst_n, data_in)
    output q;
    input clk, rst_n, data_in;
    reg q;
    always @(posedge clk)
        if (!rst_n) q <= 0;
        else    q <= data_in;
endmodule
```

#### 带复位端的D触发器(异步清零)

```verilog
module DFF_srst(q, clk, rst_n, data_in)
    output q;
    input clk, rst_n, data_in;
    reg q;
    always @(posedge clk or rst_n)
    if (!rst_n) q <= 0;
    else    q <= data_in;
endmodule
```
