{"version": "2022.1", "generated": "2022-06-04T02:48:44.440308", "families": {"kintex7": {"full_name": "Kintex-7", "devices": ["xc7k70t", "xc7k160t", "xc7k160ti", "xc7k325ti", "xc7k325t", "xc7k355ti", "xc7k355t", "xc7k410t", "xc7k410ti", "xc7k420t", "xc7k420ti", "xc7k480ti", "xc7k480t"]}, "kintex7l": {"full_name": "Kintex-7 Low Voltage", "devices": ["xc7k70tl", "xc7k160tl", "xc7k325tl", "xc7k355tl", "xc7k410tl", "xc7k420tl", "xc7k480tl"]}, "qkintex7": {"full_name": "Defense-Grade Kintex-7", "devices": ["xq7k325t", "xq7k410t"]}, "qkintex7l": {"full_name": "Defense-Grade Kintex-7 Low Voltage", "devices": ["xq7k325tl", "xq7k410tl"]}, "akintex7": {"full_name": "Automotive Kintex-7", "devices": ["xa7k160t"]}, "kintexuplus": {"full_name": "Kintex UltraScale+", "devices": ["xcku11p", "xcku11p_CIV", "xcku13p", "xcku15p", "xcku15p_CIV", "xcku3p", "xcku5p", "xcku9p", "xcku19p", "xcku19p_CIV"]}, "qkintexuplus": {"full_name": "Defense-Grade Kintex UltraScale+", "devices": ["xqku15p", "xqku5p"]}, "kintexu": {"full_name": "Kintex UltraScale", "devices": ["xcku025", "xcku035", "xcku040", "xcku060", "xcku060_CIV", "xcku085", "xcku085_CIV", "xcku115", "xcku115_CIV", "xcku095", "xcku095_CIV"]}, "qkintexu": {"full_name": "Defense-Grade Kintex UltraScale", "devices": ["xqku040", "xqku060", "xqku095", "xqku115"]}, "qrkintexu": {"full_name": "Defense-Grade Kintex UltraScale", "devices": ["xqrku060"]}}, "devices": {"xc7k70t": {"family": "kintex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2017-02-17"}}, "iob": "300", "bram": "135", "dsp": "240", "ff": "82000", "lut": "41000", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "8", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "10250", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "31", "rows": "200", "compatible": ["xc7k70tfbg676", "xc7k160tfbg676", "xc7k160tfbv676", "xc7k160tffg676", "xc7k160tffv676", "xc7k325tfbg676", "xc7k325tfbv676", "xc7k325tffg676", "xc7k325tffv676", "xc7k410tfbg676", "xc7k410tfbv676", "xc7k410tffg676", "xc7k410tffv676"], "temp": ""}, "xc7k160t": {"family": "kintex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2017-02-17"}}, "iob": "285", "bram": "325", "dsp": "600", "ff": "202800", "lut": "101400", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "4", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "25350", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "55", "rows": "250", "compatible": ["xc7k70tfbg484", "xc7k70tfbv484", "xc7k160tfbv484"], "temp": ""}, "xc7k160ti": {"family": "kintex7", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2017-02-17"}}, "iob": "400", "bram": "325", "dsp": "600", "ff": "202800", "lut": "101400", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "8", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "25350", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "55", "rows": "250", "compatible": ["xc7k160tifbg676", "xc7k160tiffg676", "xc7k160tiffv676", "xc7k325tifbg676", "xc7k325tifbv676", "xc7k325tiffg676", "xc7k325tiffv676", "xc7k410tifbg676", "xc7k410tifbv676", "xc7k410tiffg676", "xc7k410tiffv676"], "temp": "I"}, "xc7k325ti": {"family": "kintex7", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2017-02-17"}}, "iob": "400", "bram": "445", "dsp": "840", "ff": "407600", "lut": "203800", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "8", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "50950", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "77", "rows": "350", "compatible": ["xc7k160tifbg676", "xc7k160tifbv676", "xc7k160tiffg676", "xc7k160tiffv676", "xc7k325tifbg676", "xc7k325tifbv676", "xc7k325tiffg676", "xc7k410tifbg676", "xc7k410tifbv676", "xc7k410tiffg676", "xc7k410tiffv676"], "temp": "I"}, "xc7k325t": {"family": "kintex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2017-02-17"}}, "iob": "500", "bram": "445", "dsp": "840", "ff": "407600", "lut": "203800", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "16", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "50950", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "77", "rows": "350", "compatible": ["xc7k325tfbg900", "xc7k325tfbv900", "xc7k325tffg900", "xc7k410tfbg900", "xc7k410tfbv900", "xc7k410tffg900", "xc7k410tffv900"], "temp": ""}, "xc7k355ti": {"family": "kintex7", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2017-02-17"}}, "iob": "300", "bram": "715", "dsp": "1440", "ff": "445200", "lut": "222600", "transceivers": {"GB": "24", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "24", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "55650", "io": {"pins": "901", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "95", "rows": "300", "compatible": ["xc7k355tiffv901", "xc7k420tiffg901", "xc7k420tiffv901", "xc7k480tiffg901", "xc7k480tiffv901"], "temp": "I"}, "xc7k355t": {"family": "kintex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2017-02-17"}}, "iob": "300", "bram": "715", "dsp": "1440", "ff": "445200", "lut": "222600", "transceivers": {"GB": "24", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "24", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "55650", "io": {"pins": "901", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "95", "rows": "300", "compatible": ["xc7k355tffv901", "xc7k420tffg901", "xc7k420tffv901", "xc7k480tffg901", "xc7k480tffv901"], "temp": ""}, "xc7k410t": {"family": "kintex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2017-02-17"}}, "iob": "400", "bram": "795", "dsp": "1540", "ff": "508400", "lut": "254200", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "8", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "63550", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "95", "rows": "350", "compatible": ["xc7k70tfbg676", "xc7k70tfbv676", "xc7k160tfbg676", "xc7k160tfbv676", "xc7k160tffg676", "xc7k160tffv676", "xc7k325tfbg676", "xc7k325tfbv676", "xc7k325tffg676", "xc7k325tffv676", "xc7k410tfbv676", "xc7k410tffg676", "xc7k410tffv676"], "temp": ""}, "xc7k410ti": {"family": "kintex7", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2017-02-17"}}, "iob": "500", "bram": "795", "dsp": "1540", "ff": "508400", "lut": "254200", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "16", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "63550", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "95", "rows": "350", "compatible": ["xc7k325tifbg900", "xc7k325tifbv900", "xc7k325tiffg900", "xc7k325tiffv900", "xc7k410tifbg900", "xc7k410tifbv900", "xc7k410tiffg900"], "temp": "I"}, "xc7k420t": {"family": "kintex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2017-02-17"}}, "iob": "400", "bram": "835", "dsp": "1680", "ff": "521200", "lut": "260600", "transceivers": {"GB": "32", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "32", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "74650", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "95", "rows": "400", "compatible": ["xc7k420tffv1156", "xc7k480tffg1156", "xc7k480tffv1156"], "temp": ""}, "xc7k420ti": {"family": "kintex7", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2017-02-17"}}, "iob": "380", "bram": "835", "dsp": "1680", "ff": "521200", "lut": "260600", "transceivers": {"GB": "28", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "28", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "74650", "io": {"pins": "901", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "95", "rows": "400", "compatible": ["xc7k355tiffg901", "xc7k355tiffv901", "xc7k420tiffg901", "xc7k480tiffg901", "xc7k480tiffv901"], "temp": "I"}, "xc7k480ti": {"family": "kintex7", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2017-02-17"}}, "iob": "380", "bram": "955", "dsp": "1920", "ff": "597200", "lut": "298600", "transceivers": {"GB": "28", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "28", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "74650", "io": {"pins": "901", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "95", "rows": "400", "compatible": ["xc7k355tiffg901", "xc7k355tiffv901", "xc7k420tiffg901", "xc7k420tiffv901", "xc7k480tiffg901"], "temp": "I"}, "xc7k480t": {"family": "kintex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2017-02-17"}}, "iob": "380", "bram": "955", "dsp": "1920", "ff": "597200", "lut": "298600", "transceivers": {"GB": "28", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "28", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "74650", "io": {"pins": "901", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "95", "rows": "400", "compatible": ["xc7k355tffg901", "xc7k355tffv901", "xc7k420tffg901", "xc7k420tffv901", "xc7k480tffg901"], "temp": ""}, "xc7k70tl": {"family": "kintex7l", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.09", "date": "2013-11-03"}}, "iob": "300", "bram": "135", "dsp": "240", "ff": "82000", "lut": "41000", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "8", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "10250", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "31", "rows": "200", "compatible": ["xc7k70tlfbg676", "xc7k160tlfbg676", "xc7k160tlfbv676", "xc7k160tlffg676", "xc7k160tlffv676", "xc7k325tlfbg676", "xc7k325tlfbv676", "xc7k325tlffg676", "xc7k325tlffv676", "xc7k410tlfbg676", "xc7k410tlfbv676", "xc7k410tlffg676", "xc7k410tlffv676"], "temp": "E"}, "xc7k160tl": {"family": "kintex7l", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.09", "date": "2013-11-03"}}, "iob": "285", "bram": "325", "dsp": "600", "ff": "202800", "lut": "101400", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "4", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "25350", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "55", "rows": "250", "compatible": ["xc7k70tlfbg484", "xc7k70tlfbv484", "xc7k160tlfbv484"], "temp": "E"}, "xc7k325tl": {"family": "kintex7l", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.09", "date": "2013-11-03"}}, "iob": "400", "bram": "445", "dsp": "840", "ff": "407600", "lut": "203800", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "8", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "50950", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "77", "rows": "350", "compatible": ["xc7k70tlfbg676", "xc7k70tlfbv676", "xc7k160tlfbg676", "xc7k160tlfbv676", "xc7k160tlffg676", "xc7k160tlffv676", "xc7k325tlfbv676", "xc7k325tlffg676", "xc7k325tlffv676", "xc7k410tlfbg676", "xc7k410tlfbv676", "xc7k410tlffg676", "xc7k410tlffv676"], "temp": "E"}, "xc7k355tl": {"family": "kintex7l", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.09", "date": "2013-11-03"}}, "iob": "300", "bram": "715", "dsp": "1440", "ff": "445200", "lut": "222600", "transceivers": {"GB": "24", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "24", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "55650", "io": {"pins": "901", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "95", "rows": "300", "compatible": ["xc7k355tlffv901", "xc7k420tlffg901", "xc7k420tlffv901", "xc7k480tlffg901", "xc7k480tlffv901"], "temp": "E"}, "xc7k410tl": {"family": "kintex7l", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.09", "date": "2013-11-03"}}, "iob": "400", "bram": "795", "dsp": "1540", "ff": "508400", "lut": "254200", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "8", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "63550", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "95", "rows": "350", "compatible": ["xc7k70tlfbg676", "xc7k70tlfbv676", "xc7k160tlfbg676", "xc7k160tlfbv676", "xc7k160tlffg676", "xc7k160tlffv676", "xc7k325tlfbg676", "xc7k325tlfbv676", "xc7k325tlffg676", "xc7k325tlffv676", "xc7k410tlfbv676", "xc7k410tlffg676", "xc7k410tlffv676"], "temp": "E"}, "xc7k420tl": {"family": "kintex7l", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.09", "date": "2013-11-03"}}, "iob": "380", "bram": "835", "dsp": "1680", "ff": "521200", "lut": "260600", "transceivers": {"GB": "28", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "28", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "74650", "io": {"pins": "901", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "95", "rows": "400", "compatible": ["xc7k355tlffg901", "xc7k355tlffv901", "xc7k420tlffg901", "xc7k480tlffg901", "xc7k480tlffv901"], "temp": "E"}, "xc7k480tl": {"family": "kintex7l", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.09", "date": "2013-11-03"}}, "iob": "400", "bram": "955", "dsp": "1920", "ff": "597200", "lut": "298600", "transceivers": {"GB": "32", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "32", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "74650", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "95", "rows": "400", "compatible": ["xc7k420tlffg1156", "xc7k420tlffv1156", "xc7k480tlffv1156"], "temp": "E"}, "xq7k325t": {"family": "qkintex7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.09", "date": "2016-07-29"}}, "iob": "400", "bram": "445", "dsp": "840", "ff": "407600", "lut": "203800", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "8", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "50950", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "77", "rows": "350", "compatible": ["xq7k410trf676"], "temp": "I"}, "xq7k410t": {"family": "qkintex7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.09", "date": "2016-07-29"}}, "iob": "400", "bram": "795", "dsp": "1540", "ff": "508400", "lut": "254200", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "8", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "63550", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "95", "rows": "350", "compatible": ["xq7k325trf676"], "temp": "I"}, "xq7k325tl": {"family": "qkintex7l", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.07", "date": "2014-09-25"}}, "iob": "400", "bram": "445", "dsp": "840", "ff": "407600", "lut": "203800", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "8", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "50950", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "77", "rows": "350", "compatible": ["xq7k410tlrf676"], "temp": "E"}, "xq7k410tl": {"family": "qkintex7l", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.07", "date": "2014-09-25"}}, "iob": "400", "bram": "795", "dsp": "1540", "ff": "508400", "lut": "254200", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "8", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "63550", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "95", "rows": "350", "compatible": ["xq7k325tlrf676"], "temp": "E"}, "xa7k160t": {"family": "akintex7", "speed": {"grade": "-1Q", "label": "PRODUCTION", "level_id": {"id": "1.02", "date": "2019-06-17"}}, "iob": "400", "bram": "325", "dsp": "600", "ff": "202800", "lut": "101400", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "8", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "25350", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "55", "rows": "250", "compatible": [""], "temp": "Q"}, "xcku11p": {"family": "kintexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "02-27-2020"}}, "iob": "464", "bram": "600", "dsp": "2928", "ff": "597120", "lut": "298560", "transceivers": {"GB": "28", "GTHE2": 0, "GTHE3": 0, "GTHE4": "20", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "8", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "37320", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "86", "rows": "480", "compatible": ["xcku025ffva1156", "xcku035ffva1156", "xcku040ffva1156", "xcku060ffva1156", "xcku060_CIVffva1156", "xcku095ffva1156", "xcku095_CIVffva1156", "xqku040rfa1156", "xqku060rfa1156", "xqku095rfa1156", "xcku11p_CIVffva1156", "xcku15pffva1156", "xcku15p_CIVffva1156", "xqku15pffra1156"], "temp": "E"}, "xcku11p_CIV": {"family": "kintexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "02-27-2020"}}, "iob": "464", "bram": "600", "dsp": "2928", "ff": "597120", "lut": "298560", "transceivers": {"GB": "28", "GTHE2": 0, "GTHE3": 0, "GTHE4": "20", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "8", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "37320", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "86", "rows": "480", "compatible": ["xcku025ffva1156", "xcku035ffva1156", "xcku040ffva1156", "xcku060ffva1156", "xcku060_CIVffva1156", "xcku095ffva1156", "xcku095_CIVffva1156", "xqku040rfa1156", "xqku060rfa1156", "xqku095rfa1156", "xcku11pffva1156", "xcku15pffva1156", "xcku15p_CIVffva1156", "xqku15pffra1156"], "temp": "E"}, "xcku13p": {"family": "kintexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "02-27-2020"}}, "iob": "304", "bram": "744", "dsp": "3528", "ff": "682560", "lut": "341280", "transceivers": {"GB": "28", "GTHE2": 0, "GTHE3": 0, "GTHE4": "28", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "42660", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "117", "rows": "420", "compatible": ["xcku9pffve900"], "temp": "E"}, "xcku15p": {"family": "kintexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "02-27-2020"}}, "iob": "516", "bram": "984", "dsp": "1968", "ff": "1045440", "lut": "522720", "transceivers": {"GB": "28", "GTHE2": 0, "GTHE3": 0, "GTHE4": "20", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "8", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "65340", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "105", "rows": "660", "compatible": ["xcku025ffva1156", "xcku035ffva1156", "xcku040ffva1156", "xcku060ffva1156", "xcku060_CIVffva1156", "xcku095ffva1156", "xcku095_CIVffva1156", "xqku040rfa1156", "xqku060rfa1156", "xqku095rfa1156", "xcku11pffva1156", "xcku11p_CIVffva1156", "xcku15p_CIVffva1156", "xqku15pffra1156"], "temp": "E"}, "xcku15p_CIV": {"family": "kintexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "02-27-2020"}}, "iob": "516", "bram": "984", "dsp": "1968", "ff": "1045440", "lut": "522720", "transceivers": {"GB": "28", "GTHE2": 0, "GTHE3": 0, "GTHE4": "20", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "8", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "65340", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "105", "rows": "660", "compatible": ["xcku025ffva1156", "xcku035ffva1156", "xcku040ffva1156", "xcku060ffva1156", "xcku060_CIVffva1156", "xcku095ffva1156", "xcku095_CIVffva1156", "xqku040rfa1156", "xqku060rfa1156", "xqku095rfa1156", "xcku11pffva1156", "xcku11p_CIVffva1156", "xcku15pffva1156", "xqku15pffra1156"], "temp": "E"}, "xcku3p": {"family": "kintexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "02-27-2020"}}, "iob": "256", "bram": "360", "dsp": "1368", "ff": "325440", "lut": "162720", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "16", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "27120", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "113", "rows": "240", "compatible": ["xcku035fbva676", "xcku040fbva676", "xqku040rba676", "xcku5pffva676"], "temp": "E"}, "xcku5p": {"family": "kintexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "02-27-2020"}}, "iob": "256", "bram": "480", "dsp": "1824", "ff": "433920", "lut": "216960", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "16", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "27120", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "113", "rows": "240", "compatible": ["xcku035fbva676", "xcku040fbva676", "xqku040rba676", "xcku3pffva676"], "temp": "E"}, "xcku9p": {"family": "kintexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "02-27-2020"}}, "iob": "304", "bram": "912", "dsp": "2520", "ff": "548160", "lut": "274080", "transceivers": {"GB": "28", "GTHE2": 0, "GTHE3": 0, "GTHE4": "28", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "34260", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "97", "rows": "420", "compatible": ["xcku13pffve900"], "temp": "E"}, "xcku19p": {"family": "kintexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.34", "date": "01-25-2022"}}, "iob": "540", "bram": "1728", "dsp": "1080", "ff": "1684800", "lut": "842400", "transceivers": {"GB": "32", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "32", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "105300", "io": {"pins": "2104", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "195", "rows": "540", "compatible": ["xcku095ffvb2104", "xcku095_CIVffvb2104", "xcku115flvb2104", "xcku115_CIVflvb2104", "xcvu080ffvb2104", "xcvu080_CIVffvb2104", "xcvu095ffvb2104", "xcvu095_CIVffvb2104", "xcvu125flvb2104", "xcvu125_CIVflvb2104", "xcvu160flgb2104", "xcvu160_CIVflgb2104", "xcvu190flgb2104", "xcvu190_CIVflgb2104", "xcku19p_CIVffvb2104", "xcvu5pflvb2104", "xcvu5p_CIVflvb2104", "xcvu7pflvb2104", "xcvu7p_CIVflvb2104", "xcvu9pflgb2104", "xcvu9p_CIVflgb2104", "xcvu11pflgb2104", "xcvu11p_CIVflgb2104", "xcvu13pfhgb2104", "xcvu13p_CIVfhgb2104", "xqvu7pflrb2104", "xqvu9pflqb2104", "xqvu13pfhqb2104"], "temp": "E"}, "xcku19p_CIV": {"family": "kintexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.34", "date": "01-25-2022"}}, "iob": "540", "bram": "1728", "dsp": "1080", "ff": "1684800", "lut": "842400", "transceivers": {"GB": "32", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "32", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "105300", "io": {"pins": "2104", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "195", "rows": "540", "compatible": ["xcku095ffvb2104", "xcku095_CIVffvb2104", "xcku115flvb2104", "xcku115_CIVflvb2104", "xcvu080ffvb2104", "xcvu080_CIVffvb2104", "xcvu095ffvb2104", "xcvu095_CIVffvb2104", "xcvu125flvb2104", "xcvu125_CIVflvb2104", "xcvu160flgb2104", "xcvu160_CIVflgb2104", "xcvu190flgb2104", "xcvu190_CIVflgb2104", "xcku19pffvb2104", "xcvu5pflvb2104", "xcvu5p_CIVflvb2104", "xcvu7pflvb2104", "xcvu7p_CIVflvb2104", "xcvu9pflgb2104", "xcvu9p_CIVflgb2104", "xcvu11pflgb2104", "xcvu11p_CIVflgb2104", "xcvu13pfhgb2104", "xcvu13p_CIVfhgb2104", "xqvu7pflrb2104", "xqvu9pflqb2104", "xqvu13pfhqb2104"], "temp": "E"}, "xqku15p": {"family": "qkintexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "02-27-2020"}}, "iob": "516", "bram": "984", "dsp": "1968", "ff": "1045440", "lut": "522720", "transceivers": {"GB": "28", "GTHE2": 0, "GTHE3": 0, "GTHE4": "20", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "8", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "65340", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "105", "rows": "660", "compatible": ["xcku025ffva1156", "xcku035ffva1156", "xcku040ffva1156", "xcku060ffva1156", "xcku060_CIVffva1156", "xcku095ffva1156", "xcku095_CIVffva1156", "xqku040rfa1156", "xqku060rfa1156", "xqku095rfa1156", "xcku11pffva1156", "xcku11p_CIVffva1156", "xcku15pffva1156", "xcku15p_CIVffva1156"], "temp": "I"}, "xqku5p": {"family": "qkintexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "02-27-2020"}}, "iob": "280", "bram": "480", "dsp": "1824", "ff": "433920", "lut": "216960", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "16", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "27120", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "113", "rows": "240", "compatible": ["xcau10pffvb676", "xcau15pffvb676", "xcau20pffvb676", "xcau25pffvb676", "xcku3pffvb676", "xcku5pffvb676"], "temp": "I"}, "xcku025": {"family": "kintexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.25", "date": "12-04-2018"}}, "iob": "312", "bram": "360", "dsp": "1152", "ff": "290880", "lut": "145440", "transceivers": {"GB": "12", "GTHE2": 0, "GTHE3": "12", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "18180", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "101", "rows": "180", "compatible": ["xcku035ffva1156", "xcku040ffva1156", "xcku060ffva1156", "xcku095ffva1156", "xqku040rfa1156", "xqku060rfa1156", "xqku095rfa1156", "xcku11pffva1156", "xcku15pffva1156", "xqku15pffra1156"], "temp": "C"}, "xcku035": {"family": "kintexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.25", "date": "12-04-2018"}}, "iob": "312", "bram": "540", "dsp": "1700", "ff": "406256", "lut": "203128", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": "16", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "30300", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "101", "rows": "300", "compatible": ["xcku040fbva676", "xqku040rba676", "xcku3pffva676", "xcku5pffva676"], "temp": "C"}, "xcku040": {"family": "kintexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.25", "date": "12-04-2018"}}, "iob": "312", "bram": "600", "dsp": "1920", "ff": "484800", "lut": "242400", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": "16", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "30300", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "101", "rows": "300", "compatible": ["xcku035fbva676", "xqku040rba676", "xcku3pffva676", "xcku5pffva676"], "temp": "C"}, "xcku060": {"family": "kintexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.25", "date": "12-04-2018"}}, "iob": "520", "bram": "1080", "dsp": "2760", "ff": "663360", "lut": "331680", "transceivers": {"GB": "28", "GTHE2": 0, "GTHE3": "28", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "41460", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "143", "rows": "300", "compatible": ["xcku025ffva1156", "xcku035ffva1156", "xcku040ffva1156", "xcku095ffva1156", "xqku040rfa1156", "xqku060rfa1156", "xqku095rfa1156", "xcku11pffva1156", "xcku15pffva1156", "xqku15pffra1156"], "temp": "C"}, "xcku060_CIV": {"family": "kintexu", "speed": {"grade": "-2", "label": "PRODUCTION", "level_id": {"id": "1.25", "date": "12-04-2018"}}, "iob": "520", "bram": "1080", "dsp": "2760", "ff": "663360", "lut": "331680", "transceivers": {"GB": "28", "GTHE2": 0, "GTHE3": "28", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "41460", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "143", "rows": "300", "compatible": [""], "temp": "E"}, "xcku085": {"family": "kintexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.26", "date": "12-04-2018"}}, "iob": "624", "bram": "1620", "dsp": "4100", "ff": "995040", "lut": "497520", "transceivers": {"GB": "48", "GTHE2": 0, "GTHE3": "48", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "75060", "io": {"pins": "1517", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "143", "rows": "540", "compatible": ["xcku060ffva1517", "xcku115flva1517"], "temp": "C"}, "xcku085_CIV": {"family": "kintexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.26", "date": "12-04-2018"}}, "iob": "624", "bram": "1620", "dsp": "4100", "ff": "995040", "lut": "497520", "transceivers": {"GB": "48", "GTHE2": 0, "GTHE3": "48", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "75060", "io": {"pins": "1517", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "143", "rows": "540", "compatible": [""], "temp": "C"}, "xcku115": {"family": "kintexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.26", "date": "12-04-2018"}}, "iob": "624", "bram": "2160", "dsp": "5520", "ff": "1326720", "lut": "663360", "transceivers": {"GB": "48", "GTHE2": 0, "GTHE3": "48", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "82920", "io": {"pins": "1517", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "143", "rows": "600", "compatible": ["xcku060ffva1517", "xcku085flva1517"], "temp": "C"}, "xcku115_CIV": {"family": "kintexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.26", "date": "12-04-2018"}}, "iob": "624", "bram": "2160", "dsp": "5520", "ff": "1326720", "lut": "663360", "transceivers": {"GB": "48", "GTHE2": 0, "GTHE3": "48", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "82920", "io": {"pins": "1517", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "143", "rows": "600", "compatible": [""], "temp": "C"}, "xcku095": {"family": "kintexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.26", "date": "12-04-2018"}}, "iob": "520", "bram": "1680", "dsp": "768", "ff": "1075200", "lut": "537600", "transceivers": {"GB": "28", "GTHE2": 0, "GTHE3": "20", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": "8", "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "67200", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "140", "rows": "480", "compatible": ["xcku025ffva1156", "xcku035ffva1156", "xcku040ffva1156", "xcku060ffva1156", "xqku040rfa1156", "xqku060rfa1156", "xqku095rfa1156", "xcku11pffva1156", "xcku15pffva1156", "xqku15pffra1156"], "temp": "C"}, "xcku095_CIV": {"family": "kintexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.26", "date": "12-04-2018"}}, "iob": "520", "bram": "1680", "dsp": "768", "ff": "1075200", "lut": "537600", "transceivers": {"GB": "28", "GTHE2": 0, "GTHE3": "20", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": "8", "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "67200", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "140", "rows": "480", "compatible": [""], "temp": "C"}, "xqku040": {"family": "qkintexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.26", "date": "12-04-2018"}}, "iob": "312", "bram": "600", "dsp": "1920", "ff": "484800", "lut": "242400", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": "16", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "30300", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "101", "rows": "300", "compatible": ["xcku035fbva676", "xcku040fbva676", "xcku3pffva676", "xcku5pffva676"], "temp": "I"}, "xqku060": {"family": "qkintexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.26", "date": "12-04-2018"}}, "iob": "520", "bram": "1080", "dsp": "2760", "ff": "663360", "lut": "331680", "transceivers": {"GB": "28", "GTHE2": 0, "GTHE3": "28", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "41460", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "143", "rows": "300", "compatible": ["xcku025ffva1156", "xcku035ffva1156", "xcku040ffva1156", "xcku060ffva1156", "xcku095ffva1156", "xqku040rfa1156", "xqku095rfa1156", "xcku11pffva1156", "xcku15pffva1156", "xqku15pffra1156"], "temp": "I"}, "xqku095": {"family": "qkintexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.26", "date": "12-04-2018"}}, "iob": "520", "bram": "1680", "dsp": "768", "ff": "1075200", "lut": "537600", "transceivers": {"GB": "28", "GTHE2": 0, "GTHE3": "20", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": "8", "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "67200", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "140", "rows": "480", "compatible": ["xcku025ffva1156", "xcku035ffva1156", "xcku040ffva1156", "xcku060ffva1156", "xcku095ffva1156", "xqku040rfa1156", "xqku060rfa1156", "xcku11pffva1156", "xcku15pffva1156", "xqku15pffra1156"], "temp": "I"}, "xqku115": {"family": "qkintexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.27", "date": "12-04-2018"}}, "iob": "338", "bram": "2160", "dsp": "5520", "ff": "1326720", "lut": "663360", "transceivers": {"GB": "64", "GTHE2": 0, "GTHE3": "64", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "82920", "io": {"pins": "1517", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "143", "rows": "600", "compatible": ["xcku115flvd1517", "xcvu080ffvd1517", "xcvu095ffvd1517", "xcvu125flvd1517"], "temp": "I"}, "xqrku060": {"family": "qrkintexu", "speed": {"grade": "-1M", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "04-09-2020"}}, "iob": "620", "bram": "1080", "dsp": "2760", "ff": "663360", "lut": "331680", "transceivers": {"GB": "32", "GTHE2": 0, "GTHE3": "32", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "41460", "io": {"pins": "1509", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "143", "rows": "300", "compatible": [""], "temp": "M"}}, "packages": {"fbv676": ["xc7k70t", "xc7k160t", "xc7k160ti", "xc7k325ti", "xc7k325t", "xc7k410t", "xc7k410ti", "xc7k70tl", "xc7k160tl", "xc7k325tl", "xc7k410tl"], "fbv484": ["xc7k70t", "xc7k160t", "xc7k160ti", "xc7k70tl", "xc7k160tl"], "fbg676": ["xc7k70t", "xc7k160t", "xc7k160ti", "xc7k325ti", "xc7k325t", "xc7k410t", "xc7k410ti", "xc7k70tl", "xc7k160tl", "xc7k325tl", "xc7k410tl"], "fbg484": ["xc7k70t", "xc7k160t", "xc7k160ti", "xc7k70tl", "xc7k160tl"], "ffg676": ["xc7k160t", "xc7k160ti", "xc7k325ti", "xc7k325t", "xc7k410t", "xc7k410ti", "xc7k160tl", "xc7k325tl", "xc7k410tl", "xa7k160t"], "ffv676": ["xc7k160t", "xc7k160ti", "xc7k325ti", "xc7k325t", "xc7k410t", "xc7k410ti", "xc7k160tl", "xc7k325tl", "xc7k410tl"], "ffv900": ["xc7k325ti", "xc7k325t", "xc7k410t", "xc7k410ti", "xc7k325tl", "xc7k410tl"], "fbg900": ["xc7k325ti", "xc7k325t", "xc7k410t", "xc7k410ti", "xc7k325tl", "xc7k410tl"], "fbv900": ["xc7k325ti", "xc7k325t", "xc7k410t", "xc7k410ti", "xc7k325tl", "xc7k410tl"], "ffg900": ["xc7k325ti", "xc7k325t", "xc7k410t", "xc7k410ti", "xc7k325tl", "xc7k410tl"], "ffg901": ["xc7k355ti", "xc7k355t", "xc7k420t", "xc7k420ti", "xc7k480ti", "xc7k480t", "xc7k355tl", "xc7k420tl", "xc7k480tl"], "ffv901": ["xc7k355ti", "xc7k355t", "xc7k420t", "xc7k420ti", "xc7k480ti", "xc7k480t", "xc7k355tl", "xc7k420tl", "xc7k480tl"], "ffg1156": ["xc7k420t", "xc7k420ti", "xc7k480ti", "xc7k480t", "xc7k420tl", "xc7k480tl"], "ffv1156": ["xc7k420t", "xc7k420ti", "xc7k480ti", "xc7k480t", "xc7k420tl", "xc7k480tl"], "rf676": ["xq7k325t", "xq7k410t", "xq7k325tl", "xq7k410tl"], "rf900": ["xq7k325t", "xq7k410t", "xq7k325tl", "xq7k410tl"], "ffva1156": ["xcku11p", "xcku11p_CIV", "xcku15p", "xcku15p_CIV", "xcku025", "xcku035", "xcku040", "xcku060", "xcku060_CIV", "xcku095", "xcku095_CIV"], "ffvd900": ["xcku11p", "xcku11p_CIV", "xcku3p", "xcku5p"], "ffve1517": ["xcku11p", "xcku11p_CIV", "xcku15p", "xcku15p_CIV"], "ffve900": ["xcku13p", "xcku9p"], "ffva1760": ["xcku15p", "xcku15p_CIV"], "ffve1760": ["xcku15p", "xcku15p_CIV"], "ffva676": ["xcku3p", "xcku5p"], "ffvb676": ["xcku3p", "xcku5p"], "sfvb784": ["xcku3p", "xcku5p"], "ffvb2104": ["xcku19p", "xcku19p_CIV", "xcku095", "xcku095_CIV"], "ffvj1760": ["xcku19p", "xcku19p_CIV"], "ffra1156": ["xqku15p"], "ffre1517": ["xqku15p"], "ffrb676": ["xqku5p"], "sfrb784": ["xqku5p"], "fbva676": ["xcku035", "xcku040"], "fbva900": ["xcku035", "xcku040"], "sfva784": ["xcku035", "xcku040"], "ffva1517": ["xcku060", "xcku060_CIV"], "flvb1760": ["xcku085", "xcku085_CIV", "xcku115", "xcku115_CIV"], "flva1517": ["xcku085", "xcku085_CIV", "xcku115", "xcku115_CIV"], "flvf1924": ["xcku085", "xcku085_CIV", "xcku115", "xcku115_CIV"], "flva2104": ["xcku115", "xcku115_CIV"], "flvb2104": ["xcku115", "xcku115_CIV"], "flvd1517": ["xcku115", "xcku115_CIV"], "flvd1924": ["xcku115", "xcku115_CIV"], "ffvc1517": ["xcku095", "xcku095_CIV"], "ffvb1760": ["xcku095", "xcku095_CIV"], "rba676": ["xqku040"], "rfa1156": ["xqku040", "xqku060", "xqku095"], "rld1517": ["xqku115"], "rlf1924": ["xqku115"], "cna1509": ["xqrku060"]}}