---
layout:     post
title:      FPGA有限状态机&实例操作理解
subtitle:   实践是检验真理的唯一标准   
date:       2020-04-08
author:     WC
header-img: img/post-bg-unix-linux.jpg
catalog: 	 true
tags:
    -FPGA
---

>就静下心来好好想想

# 有限状态机？

&#8195;&#8195;兄弟，你要是翻开这篇文章，极大可能是我分享给你的网址，oh，无情，一般是不会有人来我这儿的，太真实了。没事，因为今天刚刚学习了FPGA状态机的知识，但是好像起床有点晚，emmmmmmmm反正现在我通过课件以及网络上的资源，整理了一段文字用来阐述我现在对状态机的理解，我认为应该是比较好理解的，毕竟我这么笨的人都慢慢理解到了，你当然谋问题啦👍👍👍👍👍有点搞笑的是由于我找的资料不是很系统，导致我本来开始算是比较清楚的，然后某一个阶段我简直就是

![在这里插入图片描述](https://image.baidu.com/search/detail?ct=503316480&z=0&ipn=d&word=%E6%88%91%E6%98%AF%E8%B0%81%E6%88%91%E5%9C%A8%E5%93%AA%E5%84%BF&hs=2&pn=3&spn=0&di=164450&pi=0&rn=1&tn=baiduimagedetail&is=0%2C0&ie=utf-8&oe=utf-8&cl=2&lm=-1&cs=2285590725%2C1397453283&os=3172843579%2C102031219&simid=3476486193%2C374581306&adpicid=0&lpn=0&ln=30&fr=ala&fm=&sme=&cg=&bdtype=0&oriquery=%E6%88%91%E6%98%AF%E8%B0%81%E6%88%91%E5%9C%A8%E5%93%AA%E5%84%BF&objurl=http%3A%2F%2Fbiaoqingba.cn%2Fwp-content%2Fuploads%2F2018%2F03%2Fa9b223b5c7eb051-240x180.jpg&fromurl=ippr_z2C%24qAzdH3FAzdH3Fktw5qtg2kw_z%26e3BvgAzdH3F8a0dn_z%26e3Bip4s&gsm=4&islist=&querylist=)

&#8195;&#8195;所以还是学习好，嗯，真香！

### 有限状态机理论理解

[维基百科关于有限状态机给出的解释](https://zh.wikipedia.org/wiki/%E6%9C%89%E9%99%90%E7%8A%B6%E6%80%81%E6%9C%BA)  
[百度百科关于状态机的解释](https://baike.baidu.com/item/%E7%8A%B6%E6%80%81%E6%9C%BA/6548513?fr=aladdin)

&#8195;&#8195;维基百科上解释说：表示有限个状态以及在这些状态之间的转移和动作等行为的数学计算模型。我觉得细品下来，好像有内味~状态机就是一个我们用户自定义封装的一个模块，自由度就不说了，就是通过组合逻辑和寄存器将一个功能，一个带有时序逻辑的功能体现出来，只是其中的变量刚开始我确实懵逼，但是仔细看了一下，发现中间的状态什么确实很懵逼，刚开始接触的原因，就是这样了，原谅我的愚笨，现在应该算是搞清楚了。

##### 状态机的分类

&#8195;&#8195;按照状态机的输出关系可以分为两类：Mealy状态机和Moore状态机，其实课件上解释的很清楚了，那我就直接贴上来了：
![在这里插入图片描述](https://img-blog.csdnimg.cn/20200408224407418.png)
&#8195;&#8195;下图是Mealy状态机的结构图
![在这里插入图片描述](https://img-blog.csdnimg.cn/20200408224437178.png)
&#8195;&#8195;这是Moore状态机的结构图
![在这里插入图片描述](https://img-blog.csdnimg.cn/20200408224539508.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80Mzc2MTQ5MQ==,size_16,color_FFFFFF,t_70)
&#8195;&#8195;看图的意思就是Mealy状态机的输出模块有两个输入看到了吗，current_state和输入信号这两个，而Moore状态机的输出只有一个当前状态（current_state），这个区别就很好的帮我区分了这两个状态机，这样不至于说我们会混淆。下面还是贴一段示例代码，这个我说明清楚了是课件上的代码，因为我觉得还是很清楚很有用的。（注释纯手打，别忘了看哦）

```bash
//先写Moore状态机的吧
//定义两个寄存器用来存放当前状态和下一状态，state就是current_state
reg [1:0] state ,next_state;  

always @(posedge clk) 
	begin 
		//说明状态转换关系，将之前一阶段的下一阶段赋值给当前阶段
		//我感觉可以理解为将状态装在寄存器里，然后通过case语句进行匹配
		state = next_state; 
		case (state) 
			2’d0: //状态0
				begin 
					out = 1;// 输出 
					if (in1) next_state = 1; // 下一状态确定 
					else next_state = 2; 
				end 
			2’d1: //状态1
				begin 
					if (in2) next_state = 0; 
					else next_state = 3; 
				end 
	endcase end
```
---
```bash
//这段是Mealy状态机的
reg [1:0] state ,next_state;//和上面的是一样的
//不同的地方开始了，由于它的输出和两个因素有关，你细品
//两个always语句都做了什么事情，因为我们知道always语句在这里面是并行执行的，其实有没有将一件事情按照不同的条件划分为了几个部分，但是他们又是同时执行或者说监视的呢
always @(posedge clk) 
	if(reset) 	
		state <=idle; //复位到初始阶段，这个idle和上面的st0 st1一样的
	else 
		state <= next_state;
		
always @(state or in1 or in2) 
	begin 
		case (state) 
			2’d0: 
				begin 
					out <= in1 & in2; // 输出 
					if (in1) next_state <= 1; // 下一状态确定 
					else next_state <= 2; 
				end
			2’d1: 
				begin 
					out <= ~in2; 
					if (in2) next_state <= 2; 
					else next_state <= 3; 
				end 
		endcase 
```

##### 状态机的写法
&#8195;&#8195;其实你去搜一下或者巴拉巴拉的，可能是因为现在还没学到后面，所以我说的如果错了，请大家见谅，状态机的写法据说会分为四种：**一段式**、**两段式**、**三段式**以及**四段式**。
&#8195;&#8195;顾名思义，将整个设计通过某种标准分为一段一段的，然后正确实现功能的方法，异同优弊显然还是有点大的...

&#8195;&#8195;**一段式**自然就是通过一段逻辑表达将整个功能涵盖进去，整个状态机的状态转移、转移条件、对应状态的输出都写在一个always块里，但是这样，我们不难联想到平时我们写代码的时候，如果一个项目比较大，例如说涉及到很多东西，然后你还一定要将他放到一个文件里面，小朋友，这个问号你清楚了吗？  
&#8195;&#8195;**两段式**，这个写法，其实我试了这几种，我觉得两段式比较适合我，状态机由两个always语句构成，第一块只谈状态转移，咱这后面的就是补全逻辑，将次态和输出写出来。刚开始就感觉要不还是再分一下，但是写过一次之后就感觉两段式真香，原理都是这样，我何必再去浪费我自己的时间再去写一次呢，或者说后面的三段式四段式有一个弊端，就是如果状态太多了，有的时候是不太会去照着状态图写的，两段式直接一次性写好它不香吗，有时候还得翻上面的代码，翻起来还是有点麻烦我觉得。  
&#8195;&#8195;**三段式**，这个写法是大家平时最推广的吧，因为我看了很多状态机的代码都是用的三段式，或者说有一个说法我也不知道是不是对的，因为我没去探讨，只是在论坛上看到有这么个说法，就是说三段式并不是由三个always块构成的，而是第一段+第二段+“第三段”，前两段都是可以一个always语句可以实现的，但是这第三段可能有很多的always语句，说错了别喷我，后面确定了我会回来改的，或者兄弟你知道的话，主页邮箱联系我一下，咱立马改！这里需要注意一下的是这三段分为时序逻辑（状态转移块）、组合逻辑（转移条件块）和时序逻辑（对应状态的输出），因此在第一段和第三段里面，赋值需要用非阻塞赋值，你知道为什么吗？不知道就思考一下，兄弟~ 这个记住了哦！然后第二段用阻塞赋值哦~  
&#8195;&#8195;**四段式**，四段式不是指三个always代码，而是四段程序：第一段，同步时序的always模块，格式化描述次态迁移到现态寄存器；第二段，组合逻辑的always模块，描述状态转移条件判断；第三段，用assign定义转移条件。注意条件一定要加上现态；第四段，设计输出信号。规范要求一个always设计一个信号，因此有多少个输出信号，就有多少个always。四段式解析引用自[http://blog.sina.com.cn/s/blog_15430b9220102x7ln.html](http://blog.sina.com.cn/s/blog_15430b9220102x7ln.html)  

## 有限状态机实例操作加深理解
&#8195;&#8195;下面拿几个栗子来实践一下，分别是当前课件上（不知道后续还有没有课件）一个没有完成的栗子和课后习题
#### 1、用状态机设计交通灯控制器
&#8195;&#8195;有一条主干道和一条支干道的回合点形成了一个十字交叉路口，主干道为东西方向，支干道为南北方向。为确保车辆安全，并迅速的通行，在交叉通道的每个入口处设置了红、绿、黄三色信号
&#8195;&#8195;要求：oh   对不起，我真的不想打字了，贴图比较直接
![要求](https://img-blog.csdnimg.cn/20200408234542819.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80Mzc2MTQ5MQ==,size_16,color_FFFFFF,t_70)
![状态列表](https://img-blog.csdnimg.cn/20200408234515895.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80Mzc2MTQ5MQ==,size_16,color_FFFFFF,t_70)
![状态机状态转换图](https://img-blog.csdnimg.cn/20200408234612528.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80Mzc2MTQ5MQ==,size_16,color_FFFFFF,t_70)
&#8195;&#8195;大致就是这个样子了，状态图我直接就用现成的了，平时如果需要自己画这种状态图可以用visio和rose，但是其实word、wps和其他在线转换工具我记得也是可以画的，所以这个问题倒是也不大。当然，我们还是必须得会手画，毕竟这玩意数电学过的，当时不是画的计数器巴拉巴拉的吗。  
&#8195;&#8195;先把代码给贴上来，这个代码我写的很繁琐，对不起大家，但是优化的方案我之后再修改吧，今天就到这里，这儿还差一个数码管驱动模块，然后再通过一个顶层文件连接起来，就完成了，但是我懒啊，有什么办法hahahahaahaaha驱动怎么写，可以去看一下上篇文章或者看看实验二哦 ~ 激励我也贴上吧，我是真的懒惰我发现，写个激励也是这么漫不经心，oh，我这该死的无处安放的魅力  
&#8195;&#8195;之前部署的代码块出现了换行无效，挤成一坨的情况，猜想可能是由于代码长度超出网页默认代码块长度？但是转念一想不对，仔细看了看，发现可能是由于没有声明代码格式的问题以及中间有符号bug了，修改之后就是下面的样子，缩进显示这个问题我还没有找到解决办法，但是复制粘贴后缩进是没有问题的，这里我需要解释一下，我这里就是通过三段式的写法完成这个状态机，但是我真的很想用两段式，本来后面的倒计时的部分是想用模块来写的或者写个task，但是这个后面有时间再去写吧，温馨提示一句，常见的模块你如果写好了，完全可以封装一下之后直接拿来用，或者你要是有新的想法，欸~这个代码我写的好像有点水平，封装成自己的黑盒子，多帅哦  

```Verilog
module traffic_control(clock,reset,sensor1,LED,time1_H,time1_L,time2_H,time2_L);
	 
input clock,reset,sensor1;
output reg [5:0] LED;
output reg [3:0] time1_H,time1_L,time2_H,time2_L;

reg [2:0] sensor2 = 3'b000;	 
reg [2:0] current_state,next_state;//状态寄存器

parameter st0=0,st1=1,st2=2,st3=3,st4=4;
//三段式状态机描述方式：将时序逻辑与组合逻辑分开进行描述
//第一段描述时序逻辑--->进行当前状态与下一状态的切换
	 always @(posedge clock or negedge reset)
		begin
			if(!reset)
				current_state <= st1;
			else
				current_state <= next_state;
		end
/*
第二段描述组合逻辑-->实现各个输入、输出和状态判断的逻辑描述
此处的敏感电平信号current_state --> 现态
				sensor1 --> 传感器1（可以理解为特殊情况到来的信号标志）
				sensor2 --> 传感器2（一个3位的信号，用来检测交通各状态完成情况，若为111则表示三个延时都结束了）
*/
	always @(current_state or sensor1 or sensor2 or posedge clock)
		begin
			//初始化
			
			//通过一个case语句来实现状态判断以及逻辑实现
			//第一个if都先判断是否有特殊情况
			case(current_state)
				st0://状态0 主干道红灯亮，支干道红灯亮
					begin
						if(sensor1)
							begin
								next_state = st0;
							end
						else
							begin
								next_state = st1;
							end
					end
				st1://状态1 主干道绿灯亮 支干道红灯亮，时间35秒
					begin
						if(sensor1)
							begin
								next_state = st0;
							end
						else if(sensor2[2])//判断状态1是否结束，是则执行下一状态（状态2）
							begin
								next_state = st2;
							end
						else
							begin
								next_state = st3;			
							end
					end
				st2://状态2 主干道黄灯亮 支干道红灯亮，时间5秒
					begin
						if(sensor1)
							begin
								next_state = st0;
							end
						else if(sensor2[1])//判断状态2是否结束，是则执行下一状态（状态3）
							begin
								next_state = st3;
							end
						else
							begin
								next_state = st2;	
							end
					end
				st3://状态3 主干道红灯亮 支干道绿灯亮，时间25秒
					begin
						if(sensor1)
							begin
								next_state = st0;
							end
						else if(sensor2[0])//判断状态3是否结束，是则执行下一状态（状态4）
							begin
								next_state = st4;
							end
						else
							begin
								next_state = st3;
							end
					end
				st4://状态4 主干道红灯亮 支干道黄灯亮，时间5秒
					begin
						if(sensor1)
							begin
								next_state = st0;
							end
						else if(sensor2[1])//判断状态4是否结束，是则执行下一状态（状态1）
							begin
								next_state = st1;
							end
						else
							begin
								next_state = st3;
							end
					end
			endcase
		end
		
	//第三段描述状态输出,同步时序always块
	//LED状态显示与倒计时
	always @(posedge clock or negedge reset)
		begin
			LED <= 0;
			time1_H <= 0;
			time1_L <= 0;
			time2_H <= 0;
			time2_L <= 0;
			if(!reset)
				begin
					sensor2 <= 0;
					LED <= 0;
				end
			else
				begin
					case(current_state)
						st0:
							begin
								LED <= 6'b100100;
								time1_H <= 0;
								time1_L <= 0;
								time2_H <= 0;
								time2_L <= 0;
							end
						st1:
							begin
								LED <= 6'b010100;
								time1_H <= 3;
								time1_L <= 5;
								time2_H <= 3;
								time2_L <= 5;
								if(!reset)
									begin
										LED <= 6'b100100;
										time1_H <= 0;
										time1_L <= 0;
										time2_H <= 0;
										time2_L <= 0;
									end
								else
									begin
										if(time1_L == 0 && time2_L == 0)
											begin
												if(time1_H == 0 && time2_H == 0)
													begin
														sensor2 <= 3'b100;
													end
												else
													begin
														time1_L <= 9;
														time2_L <= 9;
														time1_H <= time1_H - 1;
														time2_H <= time2_H - 1;
													end
											end
										else
											begin
												time1_L <= time1_L - 1;
												time2_L <= time2_L - 1;
											end
									end
							end
						st2:
							begin
								LED <= 6'b001100;
								time1_H <= 0;
								time1_L <= 5;
								time2_H <= 0;
								time2_L <= 5;
								sensor2 <= 3'b010;
								if(!reset)
									begin
										LED <= 6'b100100;
										time1_H <= 0;
										time1_L <= 0;
										time2_H <= 0;
										time2_L <= 0;
									end
								else
									begin
										if(time1_L == 0 && time2_L == 0)
											begin
												if(time1_H == 0 && time2_H == 0)
													begin
														sensor2 <= 3'b010;
													end
												else
													begin
														time1_L <= 9;
														time2_L <= 9;
														time1_H <= time1_H - 1;
														time2_H <= time2_H - 1;
													end
											end
										else
											begin
												time1_L <= time1_L - 1;
												time2_L <= time2_L - 1;
											end
									end
							end
						st3:
							begin
								LED <= 6'b100010;
								time1_H <= 2;
								time1_L <= 5;
								time2_H <= 2;
								time2_L <= 5;
								sensor2 <= 3'b001;
								if(!reset)
									begin
										LED <= 6'b100100;
										time1_H <= 0;
										time1_L <= 0;
										time2_H <= 0;
										time2_L <= 0;
									end
								else
									begin
										if(time1_L == 0 && time2_L == 0)
											begin
												if(time1_H == 0 && time2_H == 0)
													begin
														sensor2 <= 3'b001;
													end
												else
													begin
														time1_L <= 9;
														time2_L <= 9;
														time1_H <= time1_H - 1;
														time2_H <= time2_H - 1;
													end
											end
										else
											begin
												time1_L <= time1_L - 1;
												time2_L <= time2_L - 1;
											end
									end
							end
						st4:
							begin
								LED <= 6'b100001;
								time1_H <= 0;
								time1_L <= 5;
								time2_H <= 0;
								time2_L <= 5;
								sensor2 <= 3'b000;
								if(!reset)
									begin
										LED <= 6'b100100;
										time1_H <= 0;
										time1_L <= 0;
										time2_H <= 0;
										time2_L <= 0;
									end
								else
									begin
										if(time1_L == 0 && time2_L == 0)
											begin
												if(time1_H == 0 && time2_H == 0)
													begin
														sensor2 <= 3'b000;
													end
												else
													begin
														time1_L <= 9;
														time2_L <= 9;
														time1_H <= time1_H - 1;
														time2_H <= time2_H - 1;
													end
											end
										else
											begin
												time1_L <= time1_L - 1;
												time2_L <= time2_L - 1;
											end
									end
							end
					endcase
				end
		end
endmodule

```

激励我需要说一下，这个我只是测试了最基本的，明天我改完整好吧

```bash
initial begin
		// Initialize Inputs
		clock = 0;
		reset = 1;
		sensor1 = 0;

		// Wait 100 ns for global reset to finish
		#5 reset = 0;
		#5 reset = 1;
		// Add stimulus here

	end
	always #5 clock=~clock;
```

#### 序列检测

#### 数字频率计