{"Source Block": ["e200_opensource/rtl/e203/perips/sirv_qspi_physical_1.v@279:289@HdlStmAssign", "  assign io_port_dq_1_o = T_216;\n  assign io_port_dq_1_oe = txen_1;\n  assign io_port_dq_2_o = T_217;\n  assign io_port_dq_2_oe = T_196;\n  assign io_port_dq_3_o = T_218;\n  assign io_port_dq_3_oe = 1'h0;\n  assign io_port_cs_0 = T_208_0;\n  assign io_port_cs_1 = T_208_1;\n  assign io_port_cs_2 = T_208_2;\n  assign io_port_cs_3 = T_208_3;\n  assign io_op_ready = T_260;\n"], "Clone Blocks": [["e200_opensource/rtl/e203/perips/sirv_qspi_physical_1.v@282:292", "  assign io_port_dq_2_oe = T_196;\n  assign io_port_dq_3_o = T_218;\n  assign io_port_dq_3_oe = 1'h0;\n  assign io_port_cs_0 = T_208_0;\n  assign io_port_cs_1 = T_208_1;\n  assign io_port_cs_2 = T_208_2;\n  assign io_port_cs_3 = T_208_3;\n  assign io_op_ready = T_260;\n  assign io_rx_valid = done;\n  assign io_rx_bits = T_238;\n  assign proto_0 = 2'h0 == ctrl_fmt_proto;\n"], ["e200_opensource/rtl/e203/perips/sirv_qspi_physical_1.v@276:286", "  assign io_port_sck = sck;\n  assign io_port_dq_0_o = T_215;\n  assign io_port_dq_0_oe = txen_0;\n  assign io_port_dq_1_o = T_216;\n  assign io_port_dq_1_oe = txen_1;\n  assign io_port_dq_2_o = T_217;\n  assign io_port_dq_2_oe = T_196;\n  assign io_port_dq_3_o = T_218;\n  assign io_port_dq_3_oe = 1'h0;\n  assign io_port_cs_0 = T_208_0;\n  assign io_port_cs_1 = T_208_1;\n"], ["e200_opensource/rtl/e203/perips/sirv_qspi_physical_1.v@278:288", "  assign io_port_dq_0_oe = txen_0;\n  assign io_port_dq_1_o = T_216;\n  assign io_port_dq_1_oe = txen_1;\n  assign io_port_dq_2_o = T_217;\n  assign io_port_dq_2_oe = T_196;\n  assign io_port_dq_3_o = T_218;\n  assign io_port_dq_3_oe = 1'h0;\n  assign io_port_cs_0 = T_208_0;\n  assign io_port_cs_1 = T_208_1;\n  assign io_port_cs_2 = T_208_2;\n  assign io_port_cs_3 = T_208_3;\n"], ["e200_opensource/rtl/e203/perips/sirv_qspi_physical_1.v@281:291", "  assign io_port_dq_2_o = T_217;\n  assign io_port_dq_2_oe = T_196;\n  assign io_port_dq_3_o = T_218;\n  assign io_port_dq_3_oe = 1'h0;\n  assign io_port_cs_0 = T_208_0;\n  assign io_port_cs_1 = T_208_1;\n  assign io_port_cs_2 = T_208_2;\n  assign io_port_cs_3 = T_208_3;\n  assign io_op_ready = T_260;\n  assign io_rx_valid = done;\n  assign io_rx_bits = T_238;\n"], ["e200_opensource/rtl/e203/perips/sirv_qspi_physical_1.v@280:290", "  assign io_port_dq_1_oe = txen_1;\n  assign io_port_dq_2_o = T_217;\n  assign io_port_dq_2_oe = T_196;\n  assign io_port_dq_3_o = T_218;\n  assign io_port_dq_3_oe = 1'h0;\n  assign io_port_cs_0 = T_208_0;\n  assign io_port_cs_1 = T_208_1;\n  assign io_port_cs_2 = T_208_2;\n  assign io_port_cs_3 = T_208_3;\n  assign io_op_ready = T_260;\n  assign io_rx_valid = done;\n"], ["e200_opensource/rtl/e203/perips/sirv_qspi_physical_1.v@275:285", "  wire  GEN_64;\n  assign io_port_sck = sck;\n  assign io_port_dq_0_o = T_215;\n  assign io_port_dq_0_oe = txen_0;\n  assign io_port_dq_1_o = T_216;\n  assign io_port_dq_1_oe = txen_1;\n  assign io_port_dq_2_o = T_217;\n  assign io_port_dq_2_oe = T_196;\n  assign io_port_dq_3_o = T_218;\n  assign io_port_dq_3_oe = 1'h0;\n  assign io_port_cs_0 = T_208_0;\n"], ["e200_opensource/rtl/e203/perips/sirv_qspi_physical_1.v@277:287", "  assign io_port_dq_0_o = T_215;\n  assign io_port_dq_0_oe = txen_0;\n  assign io_port_dq_1_o = T_216;\n  assign io_port_dq_1_oe = txen_1;\n  assign io_port_dq_2_o = T_217;\n  assign io_port_dq_2_oe = T_196;\n  assign io_port_dq_3_o = T_218;\n  assign io_port_dq_3_oe = 1'h0;\n  assign io_port_cs_0 = T_208_0;\n  assign io_port_cs_1 = T_208_1;\n  assign io_port_cs_2 = T_208_2;\n"]], "Diff Content": {"Delete": [[284, "  assign io_port_dq_3_oe = 1'h0;\n"]], "Add": [[284, "  assign io_port_dq_3_oe = io_port_dq_2_oe;\n"]]}}