

================================================================
== Vivado HLS Report for 'HLS_accel'
================================================================
* Date:           Mon Nov 13 16:40:36 2023

* Version:        2018.3 (Build 2405991 on Thu Dec 06 23:56:15 MST 2018)
* Project:        Lab_5_Inshallah
* Solution:       solution1
* Product family: zynq
* Target device:  xc7z020clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|     8.092|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +------+------+------+------+---------+
    |   Latency   |   Interval  | Pipeline|
    |  min |  max |  min |  max |   Type  |
    +------+------+------+------+---------+
    |  5359|  5359|  5359|  5359|   none  |
    +------+------+------+------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-------------+------+------+----------+-----------+-----------+------+----------+
        |             |   Latency   | Iteration|  Initiation Interval  | Trip |          |
        |  Loop Name  |  min |  max |  Latency |  achieved |   target  | Count| Pipelined|
        +-------------+------+------+----------+-----------+-----------+------+----------+
        |- Loop 1     |  1024|  1024|         1|          1|          1|  1024|    yes   |
        |- Loop 2     |  1024|  1024|         1|          1|          1|  1024|    yes   |
        |- Loop 3     |  1088|  1088|        34|          -|          -|    32|    no    |
        | + Loop 3.1  |    32|    32|         1|          -|          -|    32|    no    |
        |- Loop 4     |  1189|  1189|       167|          1|          1|  1024|    yes   |
        |- Loop 5     |  1025|  1025|         3|          1|          1|  1024|    yes   |
        +-------------+------+------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  |
+-----------------+---------+-------+--------+-------+
|DSP              |        -|      -|       -|      -|
|Expression       |        -|      -|       0|    602|
|FIFO             |        -|      -|       -|      -|
|Instance         |        0|    160|   11172|  22792|
|Memory           |       66|      -|       0|      0|
|Multiplexer      |        -|      -|       -|    923|
|Register         |        0|      -|    5153|    832|
+-----------------+---------+-------+--------+-------+
|Total            |       66|    160|   16325|  25149|
+-----------------+---------+-------+--------+-------+
|Available        |      280|    220|  106400|  53200|
+-----------------+---------+-------+--------+-------+
|Utilization (%)  |       23|     72|      15|     47|
+-----------------+---------+-------+--------+-------+

+ Detail: 
    * Instance: 
    +-------------------------------+-----------------------------+---------+-------+-----+-----+
    |            Instance           |            Module           | BRAM_18K| DSP48E|  FF | LUT |
    +-------------------------------+-----------------------------+---------+-------+-----+-----+
    |HLS_accel_CONTROL_BUS_s_axi_U  |HLS_accel_CONTROL_BUS_s_axi  |        0|      0|   36|   40|
    |HLS_accel_fadd_32bkb_U1        |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U2        |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U3        |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U4        |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U5        |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U6        |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U7        |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U8        |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U9        |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U10       |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U11       |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U12       |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U13       |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U14       |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U15       |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U16       |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U17       |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U18       |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U19       |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U20       |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U21       |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U22       |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U23       |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U24       |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U25       |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U26       |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U27       |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U28       |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U29       |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U30       |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U31       |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U32       |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fmul_32cud_U33       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U34       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U35       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U36       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U37       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U38       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U39       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U40       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U41       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U42       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U43       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U44       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U45       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U46       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U47       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U48       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U49       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U50       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U51       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U52       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U53       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U54       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U55       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U56       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U57       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U58       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U59       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U60       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U61       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U62       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U63       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U64       |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    +-------------------------------+-----------------------------+---------+-------+-----+-----+
    |Total                          |                             |        0|    160|11172|22792|
    +-------------------------------+-----------------------------+---------+-------+-----+-----+

    * DSP48: 
    N/A

    * Memory: 
    +--------+---------------+---------+---+----+------+-----+------+-------------+
    | Memory |     Module    | BRAM_18K| FF| LUT| Words| Bits| Banks| W*Bits*Banks|
    +--------+---------------+---------+---+----+------+-----+------+-------------+
    |a_0_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |a_1_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |a_2_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |a_3_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |a_4_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |a_5_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |a_6_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |a_7_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |a_8_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |a_9_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |a_10_U  |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |a_11_U  |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |a_12_U  |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |a_13_U  |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |a_14_U  |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |a_15_U  |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |b_0_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |b_1_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |b_2_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |b_3_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |b_4_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |b_5_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |b_6_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |b_7_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |b_8_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |b_9_U   |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |b_10_U  |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |b_11_U  |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |b_12_U  |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |b_13_U  |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |b_14_U  |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |b_15_U  |HLS_accel_a_0  |        2|  0|   0|    64|   32|     1|         2048|
    |out_U   |HLS_accel_out  |        2|  0|   0|  1024|   32|     1|        32768|
    +--------+---------------+---------+---+----+------+-----+------+-------------+
    |Total   |               |       66|  0|   0|  3072| 1056|    33|        98304|
    +--------+---------------+---------+---+----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +---------------------------------------+----------+-------+---+----+------------+------------+
    |             Variable Name             | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +---------------------------------------+----------+-------+---+----+------------+------------+
    |i_1_fu_1853_p2                         |     +    |      0|  0|  15|           1|           6|
    |i_2_fu_1963_p2                         |     +    |      0|  0|  15|           6|           1|
    |i_3_fu_2041_p2                         |     +    |      0|  0|  15|           6|           1|
    |i_4_fu_2174_p2                         |     +    |      0|  0|  15|           1|           6|
    |i_fu_1745_p2                           |     +    |      0|  0|  15|           1|           6|
    |indvar_flatten_next1_fu_2035_p2        |     +    |      0|  0|  13|          11|           1|
    |indvar_flatten_next2_fu_2168_p2        |     +    |      0|  0|  13|          11|           1|
    |indvar_flatten_next7_fu_1847_p2        |     +    |      0|  0|  13|          11|           1|
    |indvar_flatten_next_fu_1739_p2         |     +    |      0|  0|  13|          11|           1|
    |j_1_fu_1951_p2                         |     +    |      0|  0|  15|           6|           1|
    |j_2_fu_1987_p2                         |     +    |      0|  0|  15|           6|           1|
    |j_3_fu_2257_p2                         |     +    |      0|  0|  15|           1|           6|
    |j_4_fu_2117_p2                         |     +    |      0|  0|  15|           6|           1|
    |j_fu_1835_p2                           |     +    |      0|  0|  15|           6|           1|
    |k_fu_2230_p2                           |     +    |      0|  0|  14|          10|          10|
    |tmp_19_fu_2151_p2                      |     +    |      0|  0|  15|           7|           6|
    |tmp_20_fu_2137_p2                      |     +    |      0|  0|  12|          12|          12|
    |tmp_21_fu_1997_p2                      |     +    |      0|  0|  12|          12|          12|
    |tmp_24_fu_2240_p2                      |     +    |      0|  0|  12|          12|          12|
    |tmp_9_fu_1925_p2                       |     +    |      0|  0|  15|           7|           7|
    |INPUT_STREAM_data_V_0_load_A           |    and   |      0|  0|   2|           1|           1|
    |INPUT_STREAM_data_V_0_load_B           |    and   |      0|  0|   2|           1|           1|
    |OUTPUT_STREAM_data_V_1_load_A          |    and   |      0|  0|   2|           1|           1|
    |OUTPUT_STREAM_data_V_1_load_B          |    and   |      0|  0|   2|           1|           1|
    |OUTPUT_STREAM_last_V_1_load_A          |    and   |      0|  0|   2|           1|           1|
    |OUTPUT_STREAM_last_V_1_load_B          |    and   |      0|  0|   2|           1|           1|
    |ap_block_state177_io                   |    and   |      0|  0|   2|           1|           1|
    |ap_block_state178_io                   |    and   |      0|  0|   2|           1|           1|
    |ap_block_state2                        |    and   |      0|  0|   2|           1|           1|
    |ap_block_state4                        |    and   |      0|  0|   2|           1|           1|
    |INPUT_STREAM_data_V_0_state_cmp_full   |   icmp   |      0|  0|   8|           2|           1|
    |OUTPUT_STREAM_data_V_1_state_cmp_full  |   icmp   |      0|  0|   8|           2|           1|
    |OUTPUT_STREAM_last_V_1_state_cmp_full  |   icmp   |      0|  0|   8|           2|           1|
    |exitcond1_i_i_fu_2047_p2               |   icmp   |      0|  0|  11|           6|           7|
    |exitcond2_i_fu_1859_p2                 |   icmp   |      0|  0|  11|           6|           7|
    |exitcond3_i_i_fu_1981_p2               |   icmp   |      0|  0|  11|           6|           7|
    |exitcond4_i_fu_1751_p2                 |   icmp   |      0|  0|  11|           6|           7|
    |exitcond4_i_i_fu_1957_p2               |   icmp   |      0|  0|  11|           6|           7|
    |exitcond_flatten1_fu_2029_p2           |   icmp   |      0|  0|  13|          11|          12|
    |exitcond_flatten2_fu_2162_p2           |   icmp   |      0|  0|  13|          11|          12|
    |exitcond_flatten8_fu_1841_p2           |   icmp   |      0|  0|  13|          11|          12|
    |exitcond_flatten_fu_1733_p2            |   icmp   |      0|  0|  13|          11|          12|
    |exitcond_i_fu_2180_p2                  |   icmp   |      0|  0|  11|           6|           7|
    |last_assign_fu_2251_p2                 |   icmp   |      0|  0|  13|          10|           2|
    |ap_block_pp3_stage0_11001              |    or    |      0|  0|   2|           1|           1|
    |ap_block_state179                      |    or    |      0|  0|   2|           1|           1|
    |tmp_16_fu_2069_p2                      |    or    |      0|  0|   7|           7|           1|
    |tmp_8_fu_2015_p2                       |    or    |      0|  0|   7|           7|           1|
    |a_0_load_1_mid2_fu_2104_p3             |  select  |      0|  0|  64|           1|          64|
    |a_0_load_mid2_v_fu_2091_p3             |  select  |      0|  0|   7|           1|           7|
    |arrayNo1_cast_mid2_v_fu_1873_p3        |  select  |      0|  0|   6|           1|           6|
    |j2_0_i_i_mid2_fu_2053_p3               |  select  |      0|  0|   6|           1|           1|
    |j2_0_i_mid2_fu_1865_p3                 |  select  |      0|  0|   6|           1|           1|
    |j5_0_i_mid2_fu_2186_p3                 |  select  |      0|  0|   6|           1|           1|
    |j_0_i_mid2_fu_1757_p3                  |  select  |      0|  0|   6|           1|           1|
    |p_v_fu_2083_p3                         |  select  |      0|  0|   6|           1|           6|
    |tmp_1_mid2_v_fu_1765_p3                |  select  |      0|  0|   6|           1|           6|
    |tmp_2_mid2_v_v_fu_2194_p3              |  select  |      0|  0|   6|           1|           6|
    |ap_enable_pp2                          |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp3                          |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_reg_pp2_iter1                |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp3_iter1                |    xor   |      0|  0|   2|           2|           1|
    +---------------------------------------+----------+-------+---+----+------------+------------+
    |Total                                  |          |      0|  0| 602|         282|         307|
    +---------------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +------------------------------------+----+-----------+-----+-----------+
    |                Name                | LUT| Input Size| Bits| Total Bits|
    +------------------------------------+----+-----------+-----+-----------+
    |INPUT_STREAM_TDATA_blk_n            |   9|          2|    1|          2|
    |INPUT_STREAM_data_V_0_data_out      |   9|          2|   32|         64|
    |INPUT_STREAM_data_V_0_state         |  15|          3|    2|          6|
    |INPUT_STREAM_dest_V_0_state         |  15|          3|    2|          6|
    |OUTPUT_STREAM_TDATA_blk_n           |   9|          2|    1|          2|
    |OUTPUT_STREAM_data_V_1_data_out     |   9|          2|   32|         64|
    |OUTPUT_STREAM_data_V_1_state        |  15|          3|    2|          6|
    |OUTPUT_STREAM_dest_V_1_state        |  15|          3|    2|          6|
    |OUTPUT_STREAM_id_V_1_state          |  15|          3|    2|          6|
    |OUTPUT_STREAM_keep_V_1_state        |  15|          3|    2|          6|
    |OUTPUT_STREAM_last_V_1_data_out     |   9|          2|    1|          2|
    |OUTPUT_STREAM_last_V_1_state        |  15|          3|    2|          6|
    |OUTPUT_STREAM_strb_V_1_state        |  15|          3|    2|          6|
    |OUTPUT_STREAM_user_V_1_state        |  15|          3|    2|          6|
    |a_0_address0                        |  15|          3|    6|         18|
    |a_10_address0                       |  15|          3|    6|         18|
    |a_11_address0                       |  15|          3|    6|         18|
    |a_12_address0                       |  15|          3|    6|         18|
    |a_13_address0                       |  15|          3|    6|         18|
    |a_14_address0                       |  15|          3|    6|         18|
    |a_15_address0                       |  15|          3|    6|         18|
    |a_1_address0                        |  15|          3|    6|         18|
    |a_2_address0                        |  15|          3|    6|         18|
    |a_3_address0                        |  15|          3|    6|         18|
    |a_4_address0                        |  15|          3|    6|         18|
    |a_5_address0                        |  15|          3|    6|         18|
    |a_6_address0                        |  15|          3|    6|         18|
    |a_7_address0                        |  15|          3|    6|         18|
    |a_8_address0                        |  15|          3|    6|         18|
    |a_9_address0                        |  15|          3|    6|         18|
    |ap_NS_fsm                           |  53|         12|    1|         12|
    |ap_enable_reg_pp2_iter1             |   9|          2|    1|          2|
    |ap_enable_reg_pp2_iter166           |   9|          2|    1|          2|
    |ap_enable_reg_pp3_iter1             |   9|          2|    1|          2|
    |ap_enable_reg_pp3_iter2             |   9|          2|    1|          2|
    |ap_phi_mux_i1_0_i_i_phi_fu_1422_p4  |   9|          2|    6|         12|
    |ap_phi_mux_i4_0_i_phi_fu_1455_p4    |   9|          2|    6|         12|
    |b_0_address0                        |  15|          3|    6|         18|
    |b_10_address0                       |  15|          3|    6|         18|
    |b_11_address0                       |  15|          3|    6|         18|
    |b_12_address0                       |  15|          3|    6|         18|
    |b_13_address0                       |  15|          3|    6|         18|
    |b_14_address0                       |  15|          3|    6|         18|
    |b_15_address0                       |  15|          3|    6|         18|
    |b_1_address0                        |  15|          3|    6|         18|
    |b_2_address0                        |  15|          3|    6|         18|
    |b_3_address0                        |  15|          3|    6|         18|
    |b_4_address0                        |  15|          3|    6|         18|
    |b_5_address0                        |  15|          3|    6|         18|
    |b_6_address0                        |  15|          3|    6|         18|
    |b_7_address0                        |  15|          3|    6|         18|
    |b_8_address0                        |  15|          3|    6|         18|
    |b_9_address0                        |  15|          3|    6|         18|
    |i1_0_i_i_reg_1418                   |   9|          2|    6|         12|
    |i1_0_i_reg_1363                     |   9|          2|    6|         12|
    |i4_0_i_reg_1451                     |   9|          2|    6|         12|
    |i_0_i_i_reg_1385                    |   9|          2|    6|         12|
    |i_0_i_reg_1330                      |   9|          2|    6|         12|
    |indvar_flatten1_reg_1407            |   9|          2|   11|         22|
    |indvar_flatten2_reg_1440            |   9|          2|   11|         22|
    |indvar_flatten6_reg_1352            |   9|          2|   11|         22|
    |indvar_flatten_reg_1319             |   9|          2|   11|         22|
    |j2_0_i_i_reg_1429                   |   9|          2|    6|         12|
    |j2_0_i_reg_1374                     |   9|          2|    6|         12|
    |j5_0_i_reg_1462                     |   9|          2|    6|         12|
    |j_0_i_i_reg_1396                    |   9|          2|    6|         12|
    |j_0_i_reg_1341                      |   9|          2|    6|         12|
    |out_address0                        |  15|          3|   10|         30|
    |out_address1                        |  15|          3|   10|         30|
    +------------------------------------+----+-----------+-----+-----------+
    |Total                               | 923|        191|  418|       1076|
    +------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +------------------------------------------+----+-----+-----+-----------+
    |                   Name                   | FF | LUT | Bits| Const Bits|
    +------------------------------------------+----+-----+-----+-----------+
    |INPUT_STREAM_data_V_0_payload_A           |  32|    0|   32|          0|
    |INPUT_STREAM_data_V_0_payload_B           |  32|    0|   32|          0|
    |INPUT_STREAM_data_V_0_sel_rd              |   1|    0|    1|          0|
    |INPUT_STREAM_data_V_0_sel_wr              |   1|    0|    1|          0|
    |INPUT_STREAM_data_V_0_state               |   2|    0|    2|          0|
    |INPUT_STREAM_dest_V_0_state               |   2|    0|    2|          0|
    |OUTPUT_STREAM_data_V_1_payload_A          |  32|    0|   32|          0|
    |OUTPUT_STREAM_data_V_1_payload_B          |  32|    0|   32|          0|
    |OUTPUT_STREAM_data_V_1_sel_rd             |   1|    0|    1|          0|
    |OUTPUT_STREAM_data_V_1_sel_wr             |   1|    0|    1|          0|
    |OUTPUT_STREAM_data_V_1_state              |   2|    0|    2|          0|
    |OUTPUT_STREAM_dest_V_1_sel_rd             |   1|    0|    1|          0|
    |OUTPUT_STREAM_dest_V_1_state              |   2|    0|    2|          0|
    |OUTPUT_STREAM_id_V_1_sel_rd               |   1|    0|    1|          0|
    |OUTPUT_STREAM_id_V_1_state                |   2|    0|    2|          0|
    |OUTPUT_STREAM_keep_V_1_sel_rd             |   1|    0|    1|          0|
    |OUTPUT_STREAM_keep_V_1_state              |   2|    0|    2|          0|
    |OUTPUT_STREAM_last_V_1_payload_A          |   1|    0|    1|          0|
    |OUTPUT_STREAM_last_V_1_payload_B          |   1|    0|    1|          0|
    |OUTPUT_STREAM_last_V_1_sel_rd             |   1|    0|    1|          0|
    |OUTPUT_STREAM_last_V_1_sel_wr             |   1|    0|    1|          0|
    |OUTPUT_STREAM_last_V_1_state              |   2|    0|    2|          0|
    |OUTPUT_STREAM_strb_V_1_sel_rd             |   1|    0|    1|          0|
    |OUTPUT_STREAM_strb_V_1_state              |   2|    0|    2|          0|
    |OUTPUT_STREAM_user_V_1_sel_rd             |   1|    0|    1|          0|
    |OUTPUT_STREAM_user_V_1_state              |   2|    0|    2|          0|
    |a_0_load_1_mid2_reg_2377                  |   6|    0|   64|         58|
    |a_0_load_1_reg_2481                       |  32|    0|   32|          0|
    |a_0_load_mid2_reg_2353                    |   6|    0|   64|         58|
    |a_0_load_reg_2426                         |  32|    0|   32|          0|
    |a_10_load_1_reg_3081                      |  32|    0|   32|          0|
    |a_10_load_reg_3051                        |  32|    0|   32|          0|
    |a_11_load_1_reg_3141                      |  32|    0|   32|          0|
    |a_11_load_reg_3111                        |  32|    0|   32|          0|
    |a_12_load_1_reg_3201                      |  32|    0|   32|          0|
    |a_12_load_reg_3171                        |  32|    0|   32|          0|
    |a_13_load_1_reg_3261                      |  32|    0|   32|          0|
    |a_13_load_reg_3231                        |  32|    0|   32|          0|
    |a_14_load_1_reg_3321                      |  32|    0|   32|          0|
    |a_14_load_reg_3291                        |  32|    0|   32|          0|
    |a_15_load_1_reg_3381                      |  32|    0|   32|          0|
    |a_15_load_reg_3351                        |  32|    0|   32|          0|
    |a_1_load_1_reg_2541                       |  32|    0|   32|          0|
    |a_1_load_reg_2511                         |  32|    0|   32|          0|
    |a_2_load_1_reg_2601                       |  32|    0|   32|          0|
    |a_2_load_reg_2571                         |  32|    0|   32|          0|
    |a_3_load_1_reg_2661                       |  32|    0|   32|          0|
    |a_3_load_reg_2631                         |  32|    0|   32|          0|
    |a_4_load_1_reg_2721                       |  32|    0|   32|          0|
    |a_4_load_reg_2691                         |  32|    0|   32|          0|
    |a_5_load_1_reg_2781                       |  32|    0|   32|          0|
    |a_5_load_reg_2751                         |  32|    0|   32|          0|
    |a_6_load_1_reg_2841                       |  32|    0|   32|          0|
    |a_6_load_reg_2811                         |  32|    0|   32|          0|
    |a_7_load_1_reg_2901                       |  32|    0|   32|          0|
    |a_7_load_reg_2871                         |  32|    0|   32|          0|
    |a_8_load_1_reg_2961                       |  32|    0|   32|          0|
    |a_8_load_reg_2931                         |  32|    0|   32|          0|
    |a_9_load_1_reg_3021                       |  32|    0|   32|          0|
    |a_9_load_reg_2991                         |  32|    0|   32|          0|
    |ap_CS_fsm                                 |  11|    0|   11|          0|
    |ap_enable_reg_pp2_iter0                   |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter1                   |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter10                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter100                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter101                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter102                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter103                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter104                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter105                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter106                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter107                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter108                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter109                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter11                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter110                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter111                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter112                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter113                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter114                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter115                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter116                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter117                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter118                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter119                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter12                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter120                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter121                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter122                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter123                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter124                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter125                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter126                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter127                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter128                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter129                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter13                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter130                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter131                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter132                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter133                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter134                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter135                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter136                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter137                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter138                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter139                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter14                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter140                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter141                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter142                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter143                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter144                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter145                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter146                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter147                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter148                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter149                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter15                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter150                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter151                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter152                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter153                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter154                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter155                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter156                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter157                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter158                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter159                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter16                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter160                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter161                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter162                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter163                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter164                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter165                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter166                 |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter17                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter18                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter19                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter2                   |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter20                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter21                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter22                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter23                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter24                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter25                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter26                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter27                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter28                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter29                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter3                   |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter30                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter31                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter32                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter33                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter34                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter35                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter36                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter37                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter38                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter39                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter4                   |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter40                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter41                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter42                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter43                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter44                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter45                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter46                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter47                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter48                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter49                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter5                   |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter50                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter51                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter52                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter53                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter54                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter55                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter56                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter57                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter58                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter59                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter6                   |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter60                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter61                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter62                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter63                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter64                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter65                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter66                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter67                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter68                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter69                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter7                   |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter70                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter71                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter72                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter73                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter74                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter75                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter76                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter77                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter78                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter79                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter8                   |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter80                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter81                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter82                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter83                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter84                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter85                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter86                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter87                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter88                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter89                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter9                   |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter90                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter91                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter92                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter93                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter94                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter95                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter96                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter97                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter98                  |   1|    0|    1|          0|
    |ap_enable_reg_pp2_iter99                  |   1|    0|    1|          0|
    |ap_enable_reg_pp3_iter0                   |   1|    0|    1|          0|
    |ap_enable_reg_pp3_iter1                   |   1|    0|    1|          0|
    |ap_enable_reg_pp3_iter2                   |   1|    0|    1|          0|
    |b_0_load_1_reg_2486                       |  32|    0|   32|          0|
    |b_0_load_reg_2431                         |  32|    0|   32|          0|
    |b_10_load_1_reg_3086                      |  32|    0|   32|          0|
    |b_10_load_reg_3056                        |  32|    0|   32|          0|
    |b_11_load_1_reg_3146                      |  32|    0|   32|          0|
    |b_11_load_reg_3116                        |  32|    0|   32|          0|
    |b_12_load_1_reg_3206                      |  32|    0|   32|          0|
    |b_12_load_reg_3176                        |  32|    0|   32|          0|
    |b_13_load_1_reg_3266                      |  32|    0|   32|          0|
    |b_13_load_reg_3236                        |  32|    0|   32|          0|
    |b_14_load_1_reg_3326                      |  32|    0|   32|          0|
    |b_14_load_reg_3296                        |  32|    0|   32|          0|
    |b_15_load_1_reg_3386                      |  32|    0|   32|          0|
    |b_15_load_reg_3356                        |  32|    0|   32|          0|
    |b_1_load_1_reg_2546                       |  32|    0|   32|          0|
    |b_1_load_reg_2516                         |  32|    0|   32|          0|
    |b_2_load_1_reg_2606                       |  32|    0|   32|          0|
    |b_2_load_reg_2576                         |  32|    0|   32|          0|
    |b_3_load_1_reg_2666                       |  32|    0|   32|          0|
    |b_3_load_reg_2636                         |  32|    0|   32|          0|
    |b_4_load_1_reg_2726                       |  32|    0|   32|          0|
    |b_4_load_reg_2696                         |  32|    0|   32|          0|
    |b_5_load_1_reg_2786                       |  32|    0|   32|          0|
    |b_5_load_reg_2756                         |  32|    0|   32|          0|
    |b_6_load_1_reg_2846                       |  32|    0|   32|          0|
    |b_6_load_reg_2816                         |  32|    0|   32|          0|
    |b_7_load_1_reg_2906                       |  32|    0|   32|          0|
    |b_7_load_reg_2876                         |  32|    0|   32|          0|
    |b_8_load_1_reg_2966                       |  32|    0|   32|          0|
    |b_8_load_reg_2936                         |  32|    0|   32|          0|
    |b_9_load_1_reg_3026                       |  32|    0|   32|          0|
    |b_9_load_reg_2996                         |  32|    0|   32|          0|
    |exitcond_flatten1_reg_2332                |   1|    0|    1|          0|
    |exitcond_flatten2_reg_3406                |   1|    0|    1|          0|
    |exitcond_flatten2_reg_3406_pp3_iter1_reg  |   1|    0|    1|          0|
    |i1_0_i_i_reg_1418                         |   6|    0|    6|          0|
    |i1_0_i_reg_1363                           |   6|    0|    6|          0|
    |i4_0_i_reg_1451                           |   6|    0|    6|          0|
    |i_0_i_i_reg_1385                          |   6|    0|    6|          0|
    |i_0_i_reg_1330                            |   6|    0|    6|          0|
    |i_2_reg_2314                              |   6|    0|    6|          0|
    |indvar_flatten1_reg_1407                  |  11|    0|   11|          0|
    |indvar_flatten2_reg_1440                  |  11|    0|   11|          0|
    |indvar_flatten6_reg_1352                  |  11|    0|   11|          0|
    |indvar_flatten_reg_1319                   |  11|    0|   11|          0|
    |j2_0_i_i_mid2_reg_2341                    |   6|    0|    6|          0|
    |j2_0_i_i_reg_1429                         |   6|    0|    6|          0|
    |j2_0_i_reg_1374                           |   6|    0|    6|          0|
    |j5_0_i_reg_1462                           |   6|    0|    6|          0|
    |j_0_i_i_reg_1396                          |   6|    0|    6|          0|
    |j_0_i_reg_1341                            |   6|    0|    6|          0|
    |last_assign_reg_3425                      |   1|    0|    1|          0|
    |out_addr_1_reg_2436                       |  10|    0|   10|          0|
    |out_load_reg_2476                         |  32|    0|   32|          0|
    |p_v_reg_2347                              |   6|    0|    6|          0|
    |tmp_10_reg_2397                           |   6|    0|   64|         58|
    |tmp_11_reg_2471                           |  32|    0|   32|          0|
    |tmp_12_reg_2501                           |  32|    0|   32|          0|
    |tmp_16_cast_reg_2319                      |   6|    0|   12|          6|
    |tmp_17_10_reg_2806                        |  32|    0|   32|          0|
    |tmp_17_11_reg_2836                        |  32|    0|   32|          0|
    |tmp_17_12_reg_2866                        |  32|    0|   32|          0|
    |tmp_17_13_reg_2896                        |  32|    0|   32|          0|
    |tmp_17_14_reg_2926                        |  32|    0|   32|          0|
    |tmp_17_15_reg_2956                        |  32|    0|   32|          0|
    |tmp_17_16_reg_2986                        |  32|    0|   32|          0|
    |tmp_17_17_reg_3016                        |  32|    0|   32|          0|
    |tmp_17_18_reg_3046                        |  32|    0|   32|          0|
    |tmp_17_19_reg_3076                        |  32|    0|   32|          0|
    |tmp_17_1_reg_2506                         |  32|    0|   32|          0|
    |tmp_17_20_reg_3106                        |  32|    0|   32|          0|
    |tmp_17_21_reg_3136                        |  32|    0|   32|          0|
    |tmp_17_22_reg_3166                        |  32|    0|   32|          0|
    |tmp_17_23_reg_3196                        |  32|    0|   32|          0|
    |tmp_17_24_reg_3226                        |  32|    0|   32|          0|
    |tmp_17_25_reg_3256                        |  32|    0|   32|          0|
    |tmp_17_26_reg_3286                        |  32|    0|   32|          0|
    |tmp_17_27_reg_3316                        |  32|    0|   32|          0|
    |tmp_17_28_reg_3346                        |  32|    0|   32|          0|
    |tmp_17_29_reg_3376                        |  32|    0|   32|          0|
    |tmp_17_2_reg_2536                         |  32|    0|   32|          0|
    |tmp_17_30_reg_3396                        |  32|    0|   32|          0|
    |tmp_17_3_reg_2566                         |  32|    0|   32|          0|
    |tmp_17_4_reg_2596                         |  32|    0|   32|          0|
    |tmp_17_5_reg_2626                         |  32|    0|   32|          0|
    |tmp_17_6_reg_2656                         |  32|    0|   32|          0|
    |tmp_17_7_reg_2686                         |  32|    0|   32|          0|
    |tmp_17_8_reg_2716                         |  32|    0|   32|          0|
    |tmp_17_9_reg_2746                         |  32|    0|   32|          0|
    |tmp_17_s_reg_2776                         |  32|    0|   32|          0|
    |tmp_18_10_reg_2831                        |  32|    0|   32|          0|
    |tmp_18_11_reg_2861                        |  32|    0|   32|          0|
    |tmp_18_12_reg_2891                        |  32|    0|   32|          0|
    |tmp_18_13_reg_2921                        |  32|    0|   32|          0|
    |tmp_18_14_reg_2951                        |  32|    0|   32|          0|
    |tmp_18_15_reg_2981                        |  32|    0|   32|          0|
    |tmp_18_16_reg_3011                        |  32|    0|   32|          0|
    |tmp_18_17_reg_3041                        |  32|    0|   32|          0|
    |tmp_18_18_reg_3071                        |  32|    0|   32|          0|
    |tmp_18_19_reg_3101                        |  32|    0|   32|          0|
    |tmp_18_1_reg_2531                         |  32|    0|   32|          0|
    |tmp_18_20_reg_3131                        |  32|    0|   32|          0|
    |tmp_18_21_reg_3161                        |  32|    0|   32|          0|
    |tmp_18_22_reg_3191                        |  32|    0|   32|          0|
    |tmp_18_23_reg_3221                        |  32|    0|   32|          0|
    |tmp_18_24_reg_3251                        |  32|    0|   32|          0|
    |tmp_18_25_reg_3281                        |  32|    0|   32|          0|
    |tmp_18_26_reg_3311                        |  32|    0|   32|          0|
    |tmp_18_27_reg_3341                        |  32|    0|   32|          0|
    |tmp_18_28_reg_3371                        |  32|    0|   32|          0|
    |tmp_18_29_reg_3391                        |  32|    0|   32|          0|
    |tmp_18_2_reg_2561                         |  32|    0|   32|          0|
    |tmp_18_30_reg_3401                        |  32|    0|   32|          0|
    |tmp_18_3_reg_2591                         |  32|    0|   32|          0|
    |tmp_18_4_reg_2621                         |  32|    0|   32|          0|
    |tmp_18_5_reg_2651                         |  32|    0|   32|          0|
    |tmp_18_6_reg_2681                         |  32|    0|   32|          0|
    |tmp_18_7_reg_2711                         |  32|    0|   32|          0|
    |tmp_18_8_reg_2741                         |  32|    0|   32|          0|
    |tmp_18_9_reg_2771                         |  32|    0|   32|          0|
    |tmp_18_s_reg_2801                         |  32|    0|   32|          0|
    |tmp_27_cast_reg_2447                      |   7|    0|   64|         57|
    |tmp_2_mid2_v_v_reg_3415                   |   6|    0|    6|          0|
    |a_0_load_1_mid2_reg_2377                  |  64|  128|   64|         58|
    |a_0_load_mid2_reg_2353                    |  64|  128|   64|         58|
    |exitcond_flatten1_reg_2332                |  64|  128|    1|          0|
    |j2_0_i_i_mid2_reg_2341                    |  64|   32|    6|          0|
    |out_addr_1_reg_2436                       |  64|  128|   10|          0|
    |p_v_reg_2347                              |  64|   32|    6|          0|
    |tmp_10_reg_2397                           |  64|  128|   64|         58|
    |tmp_27_cast_reg_2447                      |  64|  128|   64|         57|
    +------------------------------------------+----+-----+-----+-----------+
    |Total                                     |5153|  832| 5157|        468|
    +------------------------------------------+----+-----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+---------------------------+-----+-----+------------+----------------------+--------------+
|         RTL Ports         | Dir | Bits|  Protocol  |     Source Object    |    C Type    |
+---------------------------+-----+-----+------------+----------------------+--------------+
|s_axi_CONTROL_BUS_AWVALID  |  in |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_AWREADY  | out |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_AWADDR   |  in |    4|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_WVALID   |  in |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_WREADY   | out |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_WDATA    |  in |   32|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_WSTRB    |  in |    4|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_ARVALID  |  in |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_ARREADY  | out |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_ARADDR   |  in |    4|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_RVALID   | out |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_RREADY   |  in |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_RDATA    | out |   32|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_RRESP    | out |    2|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_BVALID   | out |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_BREADY   |  in |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_BRESP    | out |    2|    s_axi   |      CONTROL_BUS     |  return void |
|ap_clk                     |  in |    1| ap_ctrl_hs |       HLS_accel      | return value |
|ap_rst_n                   |  in |    1| ap_ctrl_hs |       HLS_accel      | return value |
|interrupt                  | out |    1| ap_ctrl_hs |       HLS_accel      | return value |
|INPUT_STREAM_TDATA         |  in |   32|    axis    |  INPUT_STREAM_data_V |    pointer   |
|INPUT_STREAM_TVALID        |  in |    1|    axis    |  INPUT_STREAM_dest_V |    pointer   |
|INPUT_STREAM_TREADY        | out |    1|    axis    |  INPUT_STREAM_dest_V |    pointer   |
|INPUT_STREAM_TDEST         |  in |    5|    axis    |  INPUT_STREAM_dest_V |    pointer   |
|INPUT_STREAM_TKEEP         |  in |    4|    axis    |  INPUT_STREAM_keep_V |    pointer   |
|INPUT_STREAM_TSTRB         |  in |    4|    axis    |  INPUT_STREAM_strb_V |    pointer   |
|INPUT_STREAM_TUSER         |  in |    4|    axis    |  INPUT_STREAM_user_V |    pointer   |
|INPUT_STREAM_TLAST         |  in |    1|    axis    |  INPUT_STREAM_last_V |    pointer   |
|INPUT_STREAM_TID           |  in |    5|    axis    |   INPUT_STREAM_id_V  |    pointer   |
|OUTPUT_STREAM_TDATA        | out |   32|    axis    | OUTPUT_STREAM_data_V |    pointer   |
|OUTPUT_STREAM_TREADY       |  in |    1|    axis    | OUTPUT_STREAM_data_V |    pointer   |
|OUTPUT_STREAM_TVALID       | out |    1|    axis    | OUTPUT_STREAM_dest_V |    pointer   |
|OUTPUT_STREAM_TDEST        | out |    5|    axis    | OUTPUT_STREAM_dest_V |    pointer   |
|OUTPUT_STREAM_TKEEP        | out |    4|    axis    | OUTPUT_STREAM_keep_V |    pointer   |
|OUTPUT_STREAM_TSTRB        | out |    4|    axis    | OUTPUT_STREAM_strb_V |    pointer   |
|OUTPUT_STREAM_TUSER        | out |    4|    axis    | OUTPUT_STREAM_user_V |    pointer   |
|OUTPUT_STREAM_TLAST        | out |    1|    axis    | OUTPUT_STREAM_last_V |    pointer   |
|OUTPUT_STREAM_TID          | out |    5|    axis    |  OUTPUT_STREAM_id_V  |    pointer   |
+---------------------------+-----+-----+------------+----------------------+--------------+

