#Substrate Graph
# noVertices
30
# noArcs
92
# Vertices: id availableCpu routingCapacity isCenter
0 261 261 1
1 150 150 0
2 685 685 1
3 362 362 1
4 261 261 1
5 567 567 1
6 150 150 0
7 742 742 1
8 125 125 0
9 336 336 0
10 455 455 1
11 150 150 0
12 456 456 1
13 150 150 0
14 150 150 0
15 261 261 1
16 279 279 1
17 37 37 0
18 150 150 0
19 400 400 1
20 243 243 1
21 150 150 0
22 368 368 1
23 368 368 1
24 150 150 0
25 261 261 1
26 125 125 0
27 150 150 0
28 150 150 0
29 150 150 0
# Arcs: idS idT delay bandwidth
1 0 2 75
1 3 2 75
9 10 1 112
9 7 1 112
9 2 1 112
5 12 2 156
5 13 29 75
5 14 29 75
5 6 1 75
5 4 2 93
5 15 3 93
16 10 1 93
16 7 1 93
16 2 1 93
18 19 7 75
18 20 15 75
21 7 1 75
21 2 1 75
0 1 2 75
0 23 1 93
0 22 1 93
10 9 1 112
10 7 1 125
10 16 1 93
10 2 1 125
6 5 1 75
6 7 7 75
20 2 2 93
20 24 1 75
20 18 15 75
24 7 2 75
24 20 1 75
15 11 1 75
15 25 1 93
15 5 3 93
8 26 1 50
8 12 1 75
11 19 21 75
11 15 1 75
12 26 1 75
12 13 29 75
12 14 29 75
12 5 2 156
12 8 1 75
29 4 3 75
29 25 1 75
19 11 21 75
19 3 1 125
19 18 7 75
19 22 1 125
25 29 1 75
25 4 3 93
25 15 1 93
4 29 3 75
4 25 3 93
4 5 2 93
13 12 29 75
13 5 29 75
14 12 29 75
14 5 29 75
3 19 1 125
3 17 1 37
3 1 2 75
3 23 1 125
17 3 1 37
28 22 4 75
28 23 4 75
22 27 1 75
22 19 1 125
22 0 1 93
22 28 4 75
26 12 1 75
26 8 1 50
27 23 1 75
27 22 1 75
23 27 1 75
23 3 1 125
23 0 1 93
23 28 4 75
7 9 1 112
7 10 1 125
7 6 7 75
7 16 1 93
7 24 2 75
7 2 1 187
7 21 1 75
2 9 1 112
2 10 1 125
2 16 1 93
2 20 2 93
2 7 1 187
2 21 1 75
