# Agame
2020年新工科联盟-Xilinx暑期学校（Summer School）项目



项目名称：CRC校验



项目概要

​		CRC（Cyclic Redundancy Check）校验是一种根据网络数据包或计算机文件等数据产生简短固定位数校验码的一种信道编码技术，主要用来检测或校验数据传输或者保存后可能出现的错误。它是利用除法及余数的原理来作错误侦测的。我们的项目内容为用verilog语言编写校验算法，并进行RTL仿真，校验算法的正确性。



技术方向

​		CRC校验原理：被除数为需校验数据，除数为发送端和接收端共享数据，余数为校验码。首先在要发送的帧后面附加一个数（此数为比除数长度少一位的校验码），生成一个新帧发送给接收端。这个附加的数应使所生成的新帧能与发送端和接收端共同选定的特定数整除（这里采用“模2除法”）。到达接收端后，再把接收到的新帧除以（同样采用“模2除法”）这个选定的除数。因为在发送端发送数据帧之前就已通过附加一个数，做了“去余”处理（也就已经能整除了），所以结果应该是没有余数。如果有余数，则表明该帧在传输过程中出现了差错。

​		模二除法：与“算术除法”类似，但它既不向上位借位，也不比较除数和被除数的相同位数值的大小，只要以相同位数进行相除即可。模2加法运算为：1+1=0，0+1=1，0+0=0，无进位，也无借位；模2减法运算为：1-1=0，0-1=1，1-0=1，0-0=0，也无进位，无借位。相当于二进制中的逻辑异或运算。

​	原理参考资料：https://segmentfault.com/a/1190000018094567





计划实现及已实现的功能

​		我们组计划通过vivado编写实验源代码，编写testbench仿真激励文件，并完成符合要求的仿真进行校验，再通过QSPI通信协议使用arduino软件的串口监视器写入和读出数据。在完成的过程中，我们完成了RTL仿真进行校验，但是在使用spartan结合arduino使用QSPI通信协议时，我们很遗憾没有达到想要的效果，实验没有全部完成。



使用工具版本

​		vivado2018.3

​		arduino1.8.10

​		upycraft1.0



小组成员列表

​		刘芳皓（2018112782）

​		徐滋辰（2018112785）



板卡型号与外设列表

​		spartan-7 XC7S15



仓库目录介绍

​		images:存放此文档所引用的照片。

​		sourcecode:存放项目源代码。

​		execetablefiles:存放FPGA的bit流文件。

​		crc/crc_：存放vivado工程文件(分别为CRC-16/XMODEM和CRC-8)。



作品照片

​	生成多项式为g(x)=X^8+X^2+X+1（CRC-8）

![CRC_8](D:\资料\电子技术课程设计\CRC\CRC_8.png)



​	生成多项式为g(x)=X^16+X^12+X^5+1（CRC-16/XMODEM）

![CRC_16XMODEM](D:\资料\电子技术课程设计\CRC\CRC_16XMODEM.png)

​	经计算仿真结果符合实验要求，验证成功

​	CRC在线计算网站：http://www.ip33.com/crc.html

