TimeQuest Timing Analyzer report for BoardTest
Thu Apr 19 03:10:18 2012
Quartus II Version 11.0 Build 157 04/27/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_div:U_1HzClkDivider|clk_out'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_div:U_1HzClkDivider|clk_out'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'clk'
 31. Fast Model Setup: 'clk_div:U_1HzClkDivider|clk_out'
 32. Fast Model Hold: 'clk'
 33. Fast Model Hold: 'clk_div:U_1HzClkDivider|clk_out'
 34. Fast Model Minimum Pulse Width: 'clk'
 35. Fast Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Output Enable Times
 41. Minimum Output Enable Times
 42. Output Disable Times
 43. Minimum Output Disable Times
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Web Edition ;
; Revision Name      ; BoardTest                                        ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C8T144C8                                      ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clk                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                             ;
; clk_div:U_1HzClkDivider|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:U_1HzClkDivider|clk_out } ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                 ;
+-------------+-----------------+---------------------------------+-------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                      ; Note                                                  ;
+-------------+-----------------+---------------------------------+-------------------------------------------------------+
; 12.85 MHz   ; 12.85 MHz       ; clk                             ;                                                       ;
; 1005.03 MHz ; 402.58 MHz      ; clk_div:U_1HzClkDivider|clk_out ; limit due to high minimum pulse width violation (tch) ;
+-------------+-----------------+---------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow Model Setup Summary                                  ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; clk                             ; -76.818 ; -3380.932     ;
; clk_div:U_1HzClkDivider|clk_out ; 0.005   ; 0.000         ;
+---------------------------------+---------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.499 ; 0.000         ;
; clk_div:U_1HzClkDivider|clk_out ; 0.499 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.941 ; -573.281      ;
; clk_div:U_1HzClkDivider|clk_out ; -0.742 ; -2.968        ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                           ;
+---------+------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -76.818 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.014      ; 77.872     ;
; -76.766 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.014      ; 77.820     ;
; -76.696 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.750     ;
; -76.673 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.014      ; 77.727     ;
; -76.646 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.014      ; 77.700     ;
; -76.644 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.698     ;
; -76.611 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.665     ;
; -76.596 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.650     ;
; -76.594 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.014      ; 77.648     ;
; -76.582 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.014      ; 77.636     ;
; -76.562 ; rangefinder:U_Ranger_Botom|edgeend[3]    ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.014      ; 77.616     ;
; -76.559 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.613     ;
; -76.551 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.605     ;
; -76.544 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.598     ;
; -76.532 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.014      ; 77.586     ;
; -76.505 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.014      ; 77.559     ;
; -76.501 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.014      ; 77.555     ;
; -76.466 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.520     ;
; -76.460 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.514     ;
; -76.451 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.505     ;
; -76.440 ; rangefinder:U_Ranger_Botom|edgeend[3]    ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.494     ;
; -76.423 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.477     ;
; -76.419 ; rangefinder:U_Ranger_Botom|edgeend[2]    ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.014      ; 77.473     ;
; -76.410 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.464     ;
; -76.410 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.014      ; 77.464     ;
; -76.402 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.014      ; 77.456     ;
; -76.390 ; rangefinder:U_Ranger_Botom|edgeend[3]    ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.014      ; 77.444     ;
; -76.383 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.437     ;
; -76.375 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.429     ;
; -76.371 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.425     ;
; -76.367 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.014      ; 77.421     ;
; -76.360 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.014      ; 77.414     ;
; -76.360 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.414     ;
; -76.355 ; rangefinder:U_Ranger_Botom|edgeend[3]    ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.409     ;
; -76.340 ; rangefinder:U_Ranger_Botom|edgeend[3]    ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.394     ;
; -76.333 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.014      ; 77.387     ;
; -76.325 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.379     ;
; -76.310 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.364     ;
; -76.298 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.352     ;
; -76.297 ; rangefinder:U_Ranger_Botom|edgeend[2]    ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.351     ;
; -76.283 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.337     ;
; -76.280 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.334     ;
; -76.278 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.332     ;
; -76.247 ; rangefinder:U_Ranger_Botom|edgeend[2]    ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.014      ; 77.301     ;
; -76.245 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.299     ;
; -76.230 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.014      ; 77.284     ;
; -76.224 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.014      ; 77.278     ;
; -76.212 ; rangefinder:U_Ranger_Botom|edgeend[2]    ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.266     ;
; -76.197 ; rangefinder:U_Ranger_Botom|edgeend[2]    ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.251     ;
; -76.195 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.014      ; 77.249     ;
; -76.195 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.249     ;
; -76.188 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.014      ; 77.242     ;
; -76.187 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.241     ;
; -76.180 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.234     ;
; -76.175 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.229     ;
; -76.167 ; rangefinder:U_Ranger_Botom|edgeend[3]    ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.221     ;
; -76.160 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.214     ;
; -76.147 ; rangefinder:U_Ranger_Botom|edgeend[4]    ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.014      ; 77.201     ;
; -76.145 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.199     ;
; -76.137 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.191     ;
; -76.129 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; BLED_Blue[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.014      ; 77.183     ;
; -76.123 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.177     ;
; -76.110 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.164     ;
; -76.102 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.156     ;
; -76.077 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; BLED_Blue[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.014      ; 77.131     ;
; -76.066 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.120     ;
; -76.052 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.014      ; 77.106     ;
; -76.044 ; rangefinder:U_Ranger_Botom|edgebegin[8]  ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.014      ; 77.098     ;
; -76.043 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; BLED_Blue[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.014      ; 77.097     ;
; -76.030 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.084     ;
; -76.025 ; rangefinder:U_Ranger_Botom|edgeend[4]    ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.079     ;
; -76.024 ; rangefinder:U_Ranger_Botom|edgeend[2]    ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.078     ;
; -76.019 ; rangefinder:U_Ranger_Botom|edgebegin[9]  ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.014      ; 77.073     ;
; -76.017 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.071     ;
; -76.016 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.014      ; 77.070     ;
; -76.007 ; rangefinder:U_Ranger_Botom|edgeend[5]    ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.014      ; 77.061     ;
; -76.007 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.061     ;
; -76.002 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.056     ;
; -75.991 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; BLED_Blue[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.014      ; 77.045     ;
; -75.984 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; BLED_Blue[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.014      ; 77.038     ;
; -75.983 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; BLED_Orange[0]~reg0    ; clk          ; clk         ; 1.000        ; 0.014      ; 77.037     ;
; -75.981 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.035     ;
; -75.975 ; rangefinder:U_Ranger_Botom|edgeend[6]    ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.014      ; 77.029     ;
; -75.975 ; rangefinder:U_Ranger_Botom|edgeend[4]    ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.014      ; 77.029     ;
; -75.972 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.026     ;
; -75.966 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.020     ;
; -75.957 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.014      ; 77.011     ;
; -75.940 ; rangefinder:U_Ranger_Botom|edgeend[4]    ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.014      ; 76.994     ;
; -75.939 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; 0.014      ; 76.993     ;
; -75.931 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; BLED_Orange[0]~reg0    ; clk          ; clk         ; 1.000        ; 0.014      ; 76.985     ;
; -75.930 ; rangefinder:U_Ranger_Botom|edgebegin[10] ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.014      ; 76.984     ;
; -75.925 ; rangefinder:U_Ranger_Botom|edgeend[4]    ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.014      ; 76.979     ;
; -75.922 ; rangefinder:U_Ranger_Botom|edgebegin[8]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.014      ; 76.976     ;
; -75.919 ; rangefinder:U_Ranger_Botom|edgeend[3]    ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; 0.014      ; 76.973     ;
; -75.905 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.014      ; 76.959     ;
; -75.898 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; BLED_Blue[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.014      ; 76.952     ;
; -75.897 ; rangefinder:U_Ranger_Botom|edgebegin[9]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.014      ; 76.951     ;
; -75.893 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; BLED_Blue[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.014      ; 76.947     ;
; -75.889 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; 0.014      ; 76.943     ;
; -75.885 ; rangefinder:U_Ranger_Botom|edgeend[5]    ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.014      ; 76.939     ;
+---------+------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                     ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.005 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.035      ;
; 0.235 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.805      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; motor_pwm:U_Motor_1|pulsecount[0]                     ; motor_pwm:U_Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|cnt[0]                       ; SPI_Slave:U_PICSPI_Slave|cnt[0]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|LED                          ; SPI_Slave:U_PICSPI_Slave|LED                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]        ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                    ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                    ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                    ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]            ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.735 ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]                     ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.041      ;
; 0.740 ; SPI_Slave:U_PICSPI_Slave|cnt[7]                       ; SPI_Slave:U_PICSPI_Slave|cnt[7]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.046      ;
; 0.747 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]            ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.053      ;
; 0.749 ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]        ; SPI_Slave:U_PICSPI_Slave|LED                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.760 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.wa1   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.762 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.763 ; rangefinder:U_Ranger_Botom|count[23]                  ; rangefinder:U_Ranger_Botom|count[23]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.763 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.wd1   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.777 ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.083      ;
; 0.899 ; regmap:U_Registers|reg_controller:RegCont|state.wd1   ; regmap:U_Registers|reg_controller:RegCont|state.wd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.205      ;
; 0.907 ; rangefinder:U_Ranger_Botom|count[16]                  ; rangefinder:U_Ranger_Botom|edgebegin[16]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.213      ;
; 0.916 ; regmap:U_Registers|reg_controller:RegCont|state.wa1   ; regmap:U_Registers|reg_controller:RegCont|state.wa2   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.222      ;
; 0.953 ; SPI_Slave:U_PICSPI_Slave|SCKr[1]                      ; SPI_Slave:U_PICSPI_Slave|SCKr[2]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.259      ;
; 0.975 ; rangefinder:U_Ranger_Botom|count[3]                   ; rangefinder:U_Ranger_Botom|edgebegin[3]               ; clk          ; clk         ; 0.000        ; 0.001      ; 1.282      ;
; 0.975 ; rangefinder:U_Ranger_Botom|count[19]                  ; rangefinder:U_Ranger_Botom|edgebegin[19]              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.282      ;
; 1.049 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                    ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.355      ;
; 1.051 ; rangefinder:U_Ranger_Botom|count[4]                   ; rangefinder:U_Ranger_Botom|edgebegin[4]               ; clk          ; clk         ; 0.000        ; 0.001      ; 1.358      ;
; 1.059 ; rangefinder:U_Ranger_Botom|count[13]                  ; rangefinder:U_Ranger_Botom|edgebegin[13]              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.366      ;
; 1.060 ; rangefinder:U_Ranger_Botom|count[0]                   ; rangefinder:U_Ranger_Botom|edgebegin[0]               ; clk          ; clk         ; 0.000        ; 0.001      ; 1.367      ;
; 1.063 ; rangefinder:U_Ranger_Botom|count[7]                   ; rangefinder:U_Ranger_Botom|edgebegin[7]               ; clk          ; clk         ; 0.000        ; 0.001      ; 1.370      ;
; 1.064 ; rangefinder:U_Ranger_Botom|count[1]                   ; rangefinder:U_Ranger_Botom|edgebegin[1]               ; clk          ; clk         ; 0.000        ; 0.001      ; 1.371      ;
; 1.067 ; rangefinder:U_Ranger_Botom|count[17]                  ; rangefinder:U_Ranger_Botom|edgebegin[17]              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.374      ;
; 1.068 ; rangefinder:U_Ranger_Botom|count[10]                  ; rangefinder:U_Ranger_Botom|edgebegin[10]              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.375      ;
; 1.069 ; rangefinder:U_Ranger_Botom|count[2]                   ; rangefinder:U_Ranger_Botom|edgebegin[2]               ; clk          ; clk         ; 0.000        ; 0.001      ; 1.376      ;
; 1.069 ; rangefinder:U_Ranger_Botom|count[9]                   ; rangefinder:U_Ranger_Botom|edgebegin[9]               ; clk          ; clk         ; 0.000        ; 0.001      ; 1.376      ;
; 1.070 ; rangefinder:U_Ranger_Botom|count[5]                   ; rangefinder:U_Ranger_Botom|edgebegin[5]               ; clk          ; clk         ; 0.000        ; 0.001      ; 1.377      ;
; 1.071 ; rangefinder:U_Ranger_Botom|count[18]                  ; rangefinder:U_Ranger_Botom|edgebegin[18]              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.378      ;
; 1.072 ; rangefinder:U_Ranger_Botom|count[8]                   ; rangefinder:U_Ranger_Botom|edgebegin[8]               ; clk          ; clk         ; 0.000        ; 0.001      ; 1.379      ;
; 1.096 ; SPI_Slave:U_PICSPI_Slave|SCKr[2]                      ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.402      ;
; 1.132 ; rangefinder:U_Ranger_Botom|count[11]                  ; rangefinder:U_Ranger_Botom|edgebegin[11]              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.439      ;
; 1.132 ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                    ; SPI_Slave:U_PICSPI_Slave|byte_received                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.438      ;
; 1.138 ; SPI_Slave:U_PICSPI_Slave|byte_received                ; SPI_Slave:U_PICSPI_Slave|LED                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.444      ;
; 1.159 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]            ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.465      ;
; 1.163 ; motor_pwm:U_Motor_1|clockcount[5]                     ; motor_pwm:U_Motor_1|clockcount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.469      ;
; 1.164 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]            ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.164 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]            ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.170 ; regmap:U_Registers|quadreg:RegYD|tmp[6]               ; pid_pitch_controller:U_Pitch|error[6]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.476      ;
; 1.170 ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]                     ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.476      ;
; 1.172 ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_1|pulsecount[8]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; motor_pwm:U_Motor_1|clockcount[3]                     ; motor_pwm:U_Motor_1|clockcount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; motor_pwm:U_Motor_1|pulsecount[10]                    ; motor_pwm:U_Motor_1|pulsecount[10]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; SPI_Slave:U_PICSPI_Slave|cnt[5]                       ; SPI_Slave:U_PICSPI_Slave|cnt[5]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; SPI_Slave:U_PICSPI_Slave|cnt[2]                       ; SPI_Slave:U_PICSPI_Slave|cnt[2]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.173 ; motor_pwm:U_Motor_1|clockcount[0]                     ; motor_pwm:U_Motor_1|clockcount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.479      ;
; 1.174 ; regmap:U_Registers|quadreg:RegYD|tmp[7]               ; pid_pitch_controller:U_Pitch|error[7]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.480      ;
; 1.174 ; regmap:U_Registers|quadreg:RegYD|tmp[0]               ; pid_pitch_controller:U_Pitch|error[0]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.480      ;
; 1.175 ; rangefinder:U_Ranger_Botom|count[12]                  ; rangefinder:U_Ranger_Botom|count[12]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.481      ;
; 1.177 ; rangefinder:U_Ranger_Botom|count[7]                   ; rangefinder:U_Ranger_Botom|count[7]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; rangefinder:U_Ranger_Botom|count[3]                   ; rangefinder:U_Ranger_Botom|count[3]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; motor_pwm:U_Motor_1|pulsecount[6]                     ; motor_pwm:U_Motor_1|pulsecount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; motor_pwm:U_Motor_1|pulsecount[3]                     ; motor_pwm:U_Motor_1|pulsecount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; motor_pwm:U_Motor_1|pulsecount[1]                     ; motor_pwm:U_Motor_1|pulsecount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; clk_div:U_1HzClkDivider|cnt[18]                       ; clk_div:U_1HzClkDivider|cnt[18]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; clk_div:U_1HzClkDivider|cnt[20]                       ; clk_div:U_1HzClkDivider|cnt[20]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.178 ; rangefinder:U_Ranger_Botom|count[0]                   ; rangefinder:U_Ranger_Botom|count[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.484      ;
; 1.180 ; clk_div:U_1HzClkDivider|cnt[12]                       ; clk_div:U_1HzClkDivider|cnt[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.486      ;
; 1.181 ; clk_div:U_1HzClkDivider|cnt[13]                       ; clk_div:U_1HzClkDivider|cnt[13]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.181 ; clk_div:U_1HzClkDivider|cnt[15]                       ; clk_div:U_1HzClkDivider|cnt[15]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.182 ; clk_div:U_1HzClkDivider|cnt[8]                        ; clk_div:U_1HzClkDivider|cnt[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.182 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                    ; SPI_Slave:U_PICSPI_Slave|byte_received                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.183 ; clk_div:U_1HzClkDivider|cnt[9]                        ; clk_div:U_1HzClkDivider|cnt[9]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.489      ;
; 1.185 ; rangefinder:U_Ranger_Botom|count[5]                   ; rangefinder:U_Ranger_Botom|count[5]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.186 ; rangefinder:U_Ranger_Botom|count[10]                  ; rangefinder:U_Ranger_Botom|count[10]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; clk_div:U_1HzClkDivider|cnt[10]                       ; clk_div:U_1HzClkDivider|cnt[10]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.190 ; rangefinder:U_Ranger_Botom|count[21]                  ; rangefinder:U_Ranger_Botom|count[21]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.496      ;
; 1.197 ; rangefinder:U_Ranger_Botom|count[13]                  ; rangefinder:U_Ranger_Botom|count[13]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.503      ;
; 1.199 ; rangefinder:U_Ranger_Botom|count[11]                  ; rangefinder:U_Ranger_Botom|count[11]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.505      ;
; 1.200 ; rangefinder:U_Ranger_Botom|count[9]                   ; rangefinder:U_Ranger_Botom|count[9]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.506      ;
; 1.203 ; rangefinder:U_Ranger_Botom|count[16]                  ; rangefinder:U_Ranger_Botom|count[16]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.509      ;
; 1.208 ; rangefinder:U_Ranger_Botom|count[14]                  ; rangefinder:U_Ranger_Botom|count[14]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.514      ;
; 1.208 ; rangefinder:U_Ranger_Botom|count[14]                  ; rangefinder:U_Ranger_Botom|edgebegin[14]              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.515      ;
; 1.208 ; rangefinder:U_Ranger_Botom|count[15]                  ; rangefinder:U_Ranger_Botom|edgebegin[15]              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.515      ;
; 1.208 ; pid_altitude_controller:U_Altitude|error[31]          ; pid_altitude_controller:U_Altitude|previous_error[31] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.514      ;
; 1.208 ; SPI_Slave:U_PICSPI_Slave|SSELr[2]                     ; SPI_Slave:U_PICSPI_Slave|cnt[0]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.514      ;
; 1.209 ; rangefinder:U_Ranger_Botom|count[19]                  ; rangefinder:U_Ranger_Botom|count[19]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.515      ;
; 1.212 ; SPI_Slave:U_PICSPI_Slave|cnt[6]                       ; SPI_Slave:U_PICSPI_Slave|cnt[6]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.518      ;
; 1.215 ; rangefinder:U_Ranger_Botom|count[12]                  ; rangefinder:U_Ranger_Botom|edgebegin[12]              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.522      ;
; 1.215 ; clk_div:U_1HzClkDivider|cnt[3]                        ; clk_div:U_1HzClkDivider|cnt[3]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.521      ;
; 1.215 ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                    ; SPI_Slave:U_PICSPI_Slave|byte_received                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.522      ;
; 1.219 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]            ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.525      ;
; 1.220 ; motor_pwm:U_Motor_1|clockcount[4]                     ; motor_pwm:U_Motor_1|clockcount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.220 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]            ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.221 ; motor_pwm:U_Motor_1|clockcount[2]                     ; motor_pwm:U_Motor_1|clockcount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; motor_pwm:U_Motor_1|clockcount[1]                     ; motor_pwm:U_Motor_1|clockcount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.225 ; motor_pwm:U_Motor_1|pulsecount[9]                     ; motor_pwm:U_Motor_1|pulsecount[9]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; motor_pwm:U_Motor_1|clockcount[6]                     ; motor_pwm:U_Motor_1|clockcount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; motor_pwm:U_Motor_1|pulsecount[7]                     ; motor_pwm:U_Motor_1|pulsecount[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; motor_pwm:U_Motor_1|pulsecount[5]                     ; motor_pwm:U_Motor_1|pulsecount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; motor_pwm:U_Motor_1|pulsecount[4]                     ; motor_pwm:U_Motor_1|pulsecount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.499 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.729 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.035      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk   ; Rise       ; clk                                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[0]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[0]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[1]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[1]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[2]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[2]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[3]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[3]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[0]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[0]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[1]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[1]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[2]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[2]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[3]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[3]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|LED                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|LED                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MISO                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MISO                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[0]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[0]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[1]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[1]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[0]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[0]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[2]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[2]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_received         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_received         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 5.537 ; 5.537 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 5.448 ; 5.448 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 5.448 ; 5.448 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 5.441 ; 5.441 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 5.056 ; 5.056 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 5.045 ; 5.045 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 5.053 ; 5.053 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.715 ; 4.715 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 4.954 ; 4.954 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 4.716 ; 4.716 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 6.290 ; 6.290 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 5.837 ; 5.837 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; 4.731 ; 4.731 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; 5.208 ; 5.208 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; 4.752 ; 4.752 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; 7.266 ; 7.266 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -4.621 ; -4.621 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -3.882 ; -3.882 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -4.389 ; -4.389 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -4.343 ; -4.343 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -4.268 ; -4.268 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -4.270 ; -4.270 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -4.023 ; -4.023 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -4.040 ; -4.040 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -3.882 ; -3.882 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -4.053 ; -4.053 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -5.417 ; -5.417 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -5.004 ; -5.004 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; -4.465 ; -4.465 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; -4.942 ; -4.942 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; -4.486 ; -4.486 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; -4.786 ; -4.786 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 9.574  ; 9.574  ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 9.295  ; 9.295  ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 8.827  ; 8.827  ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 9.564  ; 9.564  ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 9.574  ; 9.574  ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 9.238  ; 9.238  ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 8.912  ; 8.912  ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 9.229  ; 9.229  ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 9.212  ; 9.212  ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 9.238  ; 9.238  ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 8.313  ; 8.313  ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 8.416  ; 8.416  ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 9.158  ; 9.158  ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 9.107  ; 9.107  ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 11.591 ; 11.591 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 10.707 ; 10.707 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 11.084 ; 11.084 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 11.470 ; 11.470 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 11.591 ; 11.591 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 10.847 ; 10.847 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 10.631 ; 10.631 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 10.993 ; 10.993 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 11.170 ; 11.170 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 8.987  ; 8.987  ; Rise       ; clk                             ;
; PIC_SPI_MISO      ; clk                             ; 7.724  ; 7.724  ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 7.644  ; 7.644  ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 8.634  ; 8.634  ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 9.396  ; 9.396  ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 7.148  ; 7.148  ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 8.827 ; 8.827 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 9.295 ; 9.295 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 8.827 ; 8.827 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 9.564 ; 9.564 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 9.574 ; 9.574 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 8.912 ; 8.912 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 8.912 ; 8.912 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 9.229 ; 9.229 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 9.212 ; 9.212 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 9.238 ; 9.238 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 8.313 ; 8.313 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 8.416 ; 8.416 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 9.158 ; 9.158 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 9.107 ; 9.107 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 7.649 ; 7.649 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 8.312 ; 8.312 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 8.339 ; 8.339 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 8.314 ; 8.314 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 8.300 ; 8.300 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 7.649 ; 7.649 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 7.649 ; 7.649 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 7.959 ; 7.959 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 7.649 ; 7.649 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 8.742 ; 8.742 ; Rise       ; clk                             ;
; PIC_SPI_MISO      ; clk                             ; 7.724 ; 7.724 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 7.644 ; 7.644 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 8.634 ; 8.634 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 9.396 ; 9.396 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 7.148 ; 7.148 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 7.958 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 8.331 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 8.341 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 8.334 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 8.334 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 7.974 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 7.984 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 7.958 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 7.958 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 7.897 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 8.270 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 8.280 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 8.273 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 8.273 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 7.913 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 7.923 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 7.897 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 7.897 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 7.958     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 8.331     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 8.341     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 8.334     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 8.334     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 7.974     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 7.984     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 7.958     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 7.958     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 7.897     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 8.270     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 8.280     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 8.273     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 8.273     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 7.913     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 7.923     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 7.897     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 7.897     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; clk                             ; -24.430 ; -874.427      ;
; clk_div:U_1HzClkDivider|clk_out ; 0.624   ; 0.000         ;
+---------------------------------+---------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.215 ; 0.000         ;
; clk_div:U_1HzClkDivider|clk_out ; 0.215 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.380 ; -386.380      ;
; clk_div:U_1HzClkDivider|clk_out ; -0.500 ; -2.000        ;
+---------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                          ;
+---------+-----------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                               ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -24.430 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.009      ; 25.471     ;
; -24.423 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.009      ; 25.464     ;
; -24.405 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.009      ; 25.446     ;
; -24.392 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.009      ; 25.433     ;
; -24.389 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.009      ; 25.430     ;
; -24.385 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.009      ; 25.426     ;
; -24.367 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.009      ; 25.408     ;
; -24.360 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.009      ; 25.401     ;
; -24.354 ; rangefinder:U_Ranger_Botom|edgebegin[2] ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.009      ; 25.395     ;
; -24.351 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.009      ; 25.392     ;
; -24.347 ; rangefinder:U_Ranger_Botom|edgebegin[2] ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.009      ; 25.388     ;
; -24.339 ; rangefinder:U_Ranger_Botom|edgeend[0]   ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.008      ; 25.379     ;
; -24.335 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.009      ; 25.376     ;
; -24.332 ; rangefinder:U_Ranger_Botom|edgeend[0]   ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.008      ; 25.372     ;
; -24.329 ; rangefinder:U_Ranger_Botom|edgebegin[2] ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.009      ; 25.370     ;
; -24.322 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.009      ; 25.363     ;
; -24.319 ; rangefinder:U_Ranger_Botom|edgeend[1]   ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.008      ; 25.359     ;
; -24.318 ; rangefinder:U_Ranger_Botom|edgeend[3]   ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.008      ; 25.358     ;
; -24.314 ; rangefinder:U_Ranger_Botom|edgeend[0]   ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.008      ; 25.354     ;
; -24.313 ; rangefinder:U_Ranger_Botom|edgebegin[2] ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.009      ; 25.354     ;
; -24.312 ; rangefinder:U_Ranger_Botom|edgeend[1]   ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.008      ; 25.352     ;
; -24.311 ; rangefinder:U_Ranger_Botom|edgeend[3]   ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.008      ; 25.351     ;
; -24.310 ; rangefinder:U_Ranger_Botom|edgebegin[3] ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.009      ; 25.351     ;
; -24.303 ; rangefinder:U_Ranger_Botom|edgebegin[3] ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.009      ; 25.344     ;
; -24.298 ; rangefinder:U_Ranger_Botom|edgeend[0]   ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.008      ; 25.338     ;
; -24.297 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.009      ; 25.338     ;
; -24.294 ; rangefinder:U_Ranger_Botom|edgeend[1]   ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.008      ; 25.334     ;
; -24.293 ; rangefinder:U_Ranger_Botom|edgeend[3]   ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.008      ; 25.333     ;
; -24.285 ; rangefinder:U_Ranger_Botom|edgebegin[3] ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.009      ; 25.326     ;
; -24.284 ; rangefinder:U_Ranger_Botom|edgeend[2]   ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.008      ; 25.324     ;
; -24.284 ; rangefinder:U_Ranger_Botom|edgebegin[2] ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.009      ; 25.325     ;
; -24.278 ; rangefinder:U_Ranger_Botom|edgeend[1]   ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.008      ; 25.318     ;
; -24.277 ; rangefinder:U_Ranger_Botom|edgeend[2]   ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.008      ; 25.317     ;
; -24.277 ; rangefinder:U_Ranger_Botom|edgeend[3]   ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.008      ; 25.317     ;
; -24.269 ; rangefinder:U_Ranger_Botom|edgebegin[3] ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.009      ; 25.310     ;
; -24.269 ; rangefinder:U_Ranger_Botom|edgeend[0]   ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.008      ; 25.309     ;
; -24.259 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; BLED_Blue[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.009      ; 25.300     ;
; -24.259 ; rangefinder:U_Ranger_Botom|edgeend[2]   ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.008      ; 25.299     ;
; -24.259 ; rangefinder:U_Ranger_Botom|edgebegin[2] ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.009      ; 25.300     ;
; -24.249 ; rangefinder:U_Ranger_Botom|edgeend[1]   ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.008      ; 25.289     ;
; -24.248 ; rangefinder:U_Ranger_Botom|edgeend[3]   ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.008      ; 25.288     ;
; -24.244 ; rangefinder:U_Ranger_Botom|edgeend[0]   ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.008      ; 25.284     ;
; -24.243 ; rangefinder:U_Ranger_Botom|edgeend[2]   ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.008      ; 25.283     ;
; -24.240 ; rangefinder:U_Ranger_Botom|edgebegin[3] ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.009      ; 25.281     ;
; -24.229 ; rangefinder:U_Ranger_Botom|edgebegin[4] ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.009      ; 25.270     ;
; -24.224 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; BLED_Blue[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.009      ; 25.265     ;
; -24.224 ; rangefinder:U_Ranger_Botom|edgeend[1]   ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.008      ; 25.264     ;
; -24.223 ; rangefinder:U_Ranger_Botom|edgeend[3]   ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.008      ; 25.263     ;
; -24.222 ; rangefinder:U_Ranger_Botom|edgebegin[4] ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.009      ; 25.263     ;
; -24.221 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; BLED_Blue[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.009      ; 25.262     ;
; -24.215 ; rangefinder:U_Ranger_Botom|edgebegin[3] ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.009      ; 25.256     ;
; -24.214 ; rangefinder:U_Ranger_Botom|edgeend[2]   ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.008      ; 25.254     ;
; -24.211 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; 0.009      ; 25.252     ;
; -24.205 ; rangefinder:U_Ranger_Botom|edgebegin[5] ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.009      ; 25.246     ;
; -24.204 ; rangefinder:U_Ranger_Botom|edgebegin[4] ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.009      ; 25.245     ;
; -24.198 ; rangefinder:U_Ranger_Botom|edgebegin[5] ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.009      ; 25.239     ;
; -24.189 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.009      ; 25.230     ;
; -24.189 ; rangefinder:U_Ranger_Botom|edgeend[2]   ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.008      ; 25.229     ;
; -24.188 ; rangefinder:U_Ranger_Botom|edgebegin[4] ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.009      ; 25.229     ;
; -24.186 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; BLED_Blue[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.009      ; 25.227     ;
; -24.183 ; rangefinder:U_Ranger_Botom|edgebegin[2] ; BLED_Blue[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.009      ; 25.224     ;
; -24.180 ; rangefinder:U_Ranger_Botom|edgebegin[5] ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.009      ; 25.221     ;
; -24.173 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; 0.009      ; 25.214     ;
; -24.168 ; rangefinder:U_Ranger_Botom|edgeend[0]   ; BLED_Blue[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.008      ; 25.208     ;
; -24.164 ; rangefinder:U_Ranger_Botom|edgebegin[5] ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.009      ; 25.205     ;
; -24.159 ; rangefinder:U_Ranger_Botom|edgebegin[4] ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.009      ; 25.200     ;
; -24.157 ; rangefinder:U_Ranger_Botom|edgeend[4]   ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.008      ; 25.197     ;
; -24.154 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; BLED_Blue[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.009      ; 25.195     ;
; -24.154 ; rangefinder:U_Ranger_Botom|edgebegin[6] ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.009      ; 25.195     ;
; -24.151 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.009      ; 25.192     ;
; -24.150 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; BLED_Orange[0]~reg0    ; clk          ; clk         ; 1.000        ; 0.009      ; 25.191     ;
; -24.150 ; rangefinder:U_Ranger_Botom|edgeend[4]   ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.008      ; 25.190     ;
; -24.148 ; rangefinder:U_Ranger_Botom|edgeend[1]   ; BLED_Blue[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.008      ; 25.188     ;
; -24.148 ; rangefinder:U_Ranger_Botom|edgebegin[2] ; BLED_Blue[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.009      ; 25.189     ;
; -24.147 ; rangefinder:U_Ranger_Botom|edgebegin[6] ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.009      ; 25.188     ;
; -24.147 ; rangefinder:U_Ranger_Botom|edgeend[3]   ; BLED_Blue[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.008      ; 25.187     ;
; -24.139 ; rangefinder:U_Ranger_Botom|edgebegin[3] ; BLED_Blue[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.009      ; 25.180     ;
; -24.135 ; rangefinder:U_Ranger_Botom|edgebegin[5] ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.009      ; 25.176     ;
; -24.135 ; rangefinder:U_Ranger_Botom|edgebegin[2] ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; 0.009      ; 25.176     ;
; -24.134 ; rangefinder:U_Ranger_Botom|edgebegin[4] ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.009      ; 25.175     ;
; -24.133 ; rangefinder:U_Ranger_Botom|edgebegin[7] ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.009      ; 25.174     ;
; -24.133 ; rangefinder:U_Ranger_Botom|edgeend[0]   ; BLED_Blue[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.008      ; 25.173     ;
; -24.132 ; rangefinder:U_Ranger_Botom|edgeend[4]   ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.008      ; 25.172     ;
; -24.129 ; rangefinder:U_Ranger_Botom|edgebegin[6] ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.009      ; 25.170     ;
; -24.126 ; rangefinder:U_Ranger_Botom|edgebegin[7] ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.009      ; 25.167     ;
; -24.120 ; rangefinder:U_Ranger_Botom|edgeend[0]   ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; 0.008      ; 25.160     ;
; -24.119 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; 0.009      ; 25.160     ;
; -24.116 ; rangefinder:U_Ranger_Botom|edgeend[4]   ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.008      ; 25.156     ;
; -24.116 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; BLED_Blue[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.009      ; 25.157     ;
; -24.113 ; rangefinder:U_Ranger_Botom|edgebegin[6] ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.009      ; 25.154     ;
; -24.113 ; rangefinder:U_Ranger_Botom|edgeend[2]   ; BLED_Blue[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.008      ; 25.153     ;
; -24.113 ; rangefinder:U_Ranger_Botom|edgeend[1]   ; BLED_Blue[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.008      ; 25.153     ;
; -24.113 ; rangefinder:U_Ranger_Botom|edgebegin[2] ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.009      ; 25.154     ;
; -24.112 ; rangefinder:U_Ranger_Botom|edgeend[3]   ; BLED_Blue[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.008      ; 25.152     ;
; -24.112 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; BLED_Orange[0]~reg0    ; clk          ; clk         ; 1.000        ; 0.009      ; 25.153     ;
; -24.110 ; rangefinder:U_Ranger_Botom|edgebegin[5] ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.009      ; 25.151     ;
; -24.108 ; rangefinder:U_Ranger_Botom|edgebegin[7] ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.009      ; 25.149     ;
; -24.107 ; rangefinder:U_Ranger_Botom|edgeend[5]   ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.008      ; 25.147     ;
; -24.104 ; rangefinder:U_Ranger_Botom|edgebegin[3] ; BLED_Blue[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.009      ; 25.145     ;
; -24.100 ; rangefinder:U_Ranger_Botom|edgeend[5]   ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.008      ; 25.140     ;
+---------+-----------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                     ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.624 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.408      ;
; 0.665 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; motor_pwm:U_Motor_1|pulsecount[0]                     ; motor_pwm:U_Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|cnt[0]                       ; SPI_Slave:U_PICSPI_Slave|cnt[0]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|LED                          ; SPI_Slave:U_PICSPI_Slave|LED                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]        ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                    ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                    ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                    ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]            ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]                     ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; SPI_Slave:U_PICSPI_Slave|cnt[7]                       ; SPI_Slave:U_PICSPI_Slave|cnt[7]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.243 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]            ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]        ; SPI_Slave:U_PICSPI_Slave|LED                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.247 ; rangefinder:U_Ranger_Botom|count[23]                  ; rangefinder:U_Ranger_Botom|count[23]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.250 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.wa1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.253 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.wd1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.405      ;
; 0.257 ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.409      ;
; 0.314 ; rangefinder:U_Ranger_Botom|count[19]                  ; rangefinder:U_Ranger_Botom|edgebegin[19]              ; clk          ; clk         ; 0.000        ; 0.001      ; 0.467      ;
; 0.317 ; rangefinder:U_Ranger_Botom|count[3]                   ; rangefinder:U_Ranger_Botom|edgebegin[3]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.469      ;
; 0.322 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                    ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.474      ;
; 0.323 ; rangefinder:U_Ranger_Botom|count[13]                  ; rangefinder:U_Ranger_Botom|edgebegin[13]              ; clk          ; clk         ; 0.000        ; 0.001      ; 0.476      ;
; 0.325 ; rangefinder:U_Ranger_Botom|count[4]                   ; rangefinder:U_Ranger_Botom|edgebegin[4]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; regmap:U_Registers|reg_controller:RegCont|state.wd1   ; regmap:U_Registers|reg_controller:RegCont|state.wd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.477      ;
; 0.327 ; rangefinder:U_Ranger_Botom|count[1]                   ; rangefinder:U_Ranger_Botom|edgebegin[1]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; rangefinder:U_Ranger_Botom|count[0]                   ; rangefinder:U_Ranger_Botom|edgebegin[0]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; rangefinder:U_Ranger_Botom|count[7]                   ; rangefinder:U_Ranger_Botom|edgebegin[7]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; rangefinder:U_Ranger_Botom|count[17]                  ; rangefinder:U_Ranger_Botom|edgebegin[17]              ; clk          ; clk         ; 0.000        ; 0.001      ; 0.482      ;
; 0.330 ; rangefinder:U_Ranger_Botom|count[5]                   ; rangefinder:U_Ranger_Botom|edgebegin[5]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; rangefinder:U_Ranger_Botom|count[2]                   ; rangefinder:U_Ranger_Botom|edgebegin[2]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.483      ;
; 0.331 ; rangefinder:U_Ranger_Botom|count[8]                   ; rangefinder:U_Ranger_Botom|edgebegin[8]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.483      ;
; 0.331 ; rangefinder:U_Ranger_Botom|count[9]                   ; rangefinder:U_Ranger_Botom|edgebegin[9]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.483      ;
; 0.331 ; rangefinder:U_Ranger_Botom|count[18]                  ; rangefinder:U_Ranger_Botom|edgebegin[18]              ; clk          ; clk         ; 0.000        ; 0.001      ; 0.484      ;
; 0.332 ; rangefinder:U_Ranger_Botom|count[10]                  ; rangefinder:U_Ranger_Botom|edgebegin[10]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.333 ; regmap:U_Registers|reg_controller:RegCont|state.wa1   ; regmap:U_Registers|reg_controller:RegCont|state.wa2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.336 ; rangefinder:U_Ranger_Botom|count[16]                  ; rangefinder:U_Ranger_Botom|edgebegin[16]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.488      ;
; 0.352 ; SPI_Slave:U_PICSPI_Slave|SCKr[1]                      ; SPI_Slave:U_PICSPI_Slave|SCKr[2]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.504      ;
; 0.356 ; motor_pwm:U_Motor_1|clockcount[5]                     ; motor_pwm:U_Motor_1|clockcount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; rangefinder:U_Ranger_Botom|count[12]                  ; rangefinder:U_Ranger_Botom|count[12]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_1|pulsecount[8]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; motor_pwm:U_Motor_1|clockcount[3]                     ; motor_pwm:U_Motor_1|clockcount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; motor_pwm:U_Motor_1|clockcount[0]                     ; motor_pwm:U_Motor_1|clockcount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; motor_pwm:U_Motor_1|pulsecount[10]                    ; motor_pwm:U_Motor_1|pulsecount[10]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; regmap:U_Registers|quadreg:RegYD|tmp[6]               ; pid_pitch_controller:U_Pitch|error[6]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; SPI_Slave:U_PICSPI_Slave|cnt[5]                       ; SPI_Slave:U_PICSPI_Slave|cnt[5]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; SPI_Slave:U_PICSPI_Slave|cnt[2]                       ; SPI_Slave:U_PICSPI_Slave|cnt[2]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]            ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]            ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]            ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; rangefinder:U_Ranger_Botom|count[7]                   ; rangefinder:U_Ranger_Botom|count[7]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; regmap:U_Registers|quadreg:RegYD|tmp[7]               ; pid_pitch_controller:U_Pitch|error[7]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; rangefinder:U_Ranger_Botom|count[0]                   ; rangefinder:U_Ranger_Botom|count[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; rangefinder:U_Ranger_Botom|count[3]                   ; rangefinder:U_Ranger_Botom|count[3]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; motor_pwm:U_Motor_1|pulsecount[6]                     ; motor_pwm:U_Motor_1|pulsecount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; motor_pwm:U_Motor_1|pulsecount[3]                     ; motor_pwm:U_Motor_1|pulsecount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_div:U_1HzClkDivider|cnt[12]                       ; clk_div:U_1HzClkDivider|cnt[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; SPI_Slave:U_PICSPI_Slave|byte_received                ; SPI_Slave:U_PICSPI_Slave|LED                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; regmap:U_Registers|quadreg:RegYD|tmp[0]               ; pid_pitch_controller:U_Pitch|error[0]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; clk_div:U_1HzClkDivider|cnt[20]                       ; clk_div:U_1HzClkDivider|cnt[20]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                    ; SPI_Slave:U_PICSPI_Slave|byte_received                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; rangefinder:U_Ranger_Botom|count[5]                   ; rangefinder:U_Ranger_Botom|count[5]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; motor_pwm:U_Motor_1|pulsecount[1]                     ; motor_pwm:U_Motor_1|pulsecount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clk_div:U_1HzClkDivider|cnt[18]                       ; clk_div:U_1HzClkDivider|cnt[18]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clk_div:U_1HzClkDivider|cnt[13]                       ; clk_div:U_1HzClkDivider|cnt[13]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clk_div:U_1HzClkDivider|cnt[15]                       ; clk_div:U_1HzClkDivider|cnt[15]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]                     ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; rangefinder:U_Ranger_Botom|count[10]                  ; rangefinder:U_Ranger_Botom|count[10]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[10]                       ; clk_div:U_1HzClkDivider|cnt[10]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[8]                        ; clk_div:U_1HzClkDivider|cnt[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[9]                        ; clk_div:U_1HzClkDivider|cnt[9]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; rangefinder:U_Ranger_Botom|count[21]                  ; rangefinder:U_Ranger_Botom|count[21]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; SPI_Slave:U_PICSPI_Slave|cnt[6]                       ; SPI_Slave:U_PICSPI_Slave|cnt[6]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; clk_div:U_1HzClkDivider|cnt[3]                        ; clk_div:U_1HzClkDivider|cnt[3]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; rangefinder:U_Ranger_Botom|count[13]                  ; rangefinder:U_Ranger_Botom|count[13]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; motor_pwm:U_Motor_1|clockcount[4]                     ; motor_pwm:U_Motor_1|clockcount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; motor_pwm:U_Motor_1|clockcount[6]                     ; motor_pwm:U_Motor_1|clockcount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; motor_pwm:U_Motor_1|clockcount[2]                     ; motor_pwm:U_Motor_1|clockcount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; motor_pwm:U_Motor_1|clockcount[1]                     ; motor_pwm:U_Motor_1|clockcount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; rangefinder:U_Ranger_Botom|count[11]                  ; rangefinder:U_Ranger_Botom|count[11]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; rangefinder:U_Ranger_Botom|count[9]                   ; rangefinder:U_Ranger_Botom|count[9]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]            ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; motor_pwm:U_Motor_1|pulsecount[9]                     ; motor_pwm:U_Motor_1|pulsecount[9]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; motor_pwm:U_Motor_1|pulsecount[7]                     ; motor_pwm:U_Motor_1|pulsecount[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; SPI_Slave:U_PICSPI_Slave|cnt[1]                       ; SPI_Slave:U_PICSPI_Slave|cnt[1]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; motor_pwm:U_Motor_1|pulsecount[5]                     ; motor_pwm:U_Motor_1|pulsecount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; motor_pwm:U_Motor_1|pulsecount[4]                     ; motor_pwm:U_Motor_1|pulsecount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; motor_pwm:U_Motor_1|pulsecount[11]                    ; motor_pwm:U_Motor_1|pulsecount[11]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; SPI_Slave:U_PICSPI_Slave|cnt[4]                       ; SPI_Slave:U_PICSPI_Slave|cnt[4]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; SPI_Slave:U_PICSPI_Slave|cnt[3]                       ; SPI_Slave:U_PICSPI_Slave|cnt[3]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]            ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; rangefinder:U_Ranger_Botom|count[4]                   ; rangefinder:U_Ranger_Botom|count[4]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; rangefinder:U_Ranger_Botom|count[17]                  ; rangefinder:U_Ranger_Botom|count[17]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; rangefinder:U_Ranger_Botom|count[16]                  ; rangefinder:U_Ranger_Botom|count[16]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; rangefinder:U_Ranger_Botom|count[14]                  ; rangefinder:U_Ranger_Botom|count[14]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; rangefinder:U_Ranger_Botom|count[6]                   ; rangefinder:U_Ranger_Botom|count[6]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; motor_pwm:U_Motor_1|pulsecount[2]                     ; motor_pwm:U_Motor_1|pulsecount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; regmap:U_Registers|quadreg:RegYD|tmp[5]               ; pid_pitch_controller:U_Pitch|error[5]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; rangefinder:U_Ranger_Botom|count[20]                  ; rangefinder:U_Ranger_Botom|count[20]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.256 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.408      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[0]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[0]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[1]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[1]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[2]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[2]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[3]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[3]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[0]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[0]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[1]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[1]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[2]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[2]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[3]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[3]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|LED                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|LED                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MISO                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MISO                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_received         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_received         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 2.333 ; 2.333 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 2.364 ; 2.364 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 2.352 ; 2.352 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 2.364 ; 2.364 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 2.243 ; 2.243 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 2.235 ; 2.235 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 2.227 ; 2.227 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 2.138 ; 2.138 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 2.182 ; 2.182 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 2.146 ; 2.146 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 2.608 ; 2.608 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 2.474 ; 2.474 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; 2.192 ; 2.192 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; 2.340 ; 2.340 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; 2.175 ; 2.175 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; 3.145 ; 3.145 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -2.049 ; -2.049 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -1.802 ; -1.802 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -2.012 ; -2.012 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -2.001 ; -2.001 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -1.923 ; -1.923 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -1.919 ; -1.919 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -1.873 ; -1.873 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -1.890 ; -1.890 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -1.802 ; -1.802 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -1.899 ; -1.899 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -2.312 ; -2.312 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -2.161 ; -2.161 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; -2.072 ; -2.072 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; -2.220 ; -2.220 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; -2.055 ; -2.055 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; -2.239 ; -2.239 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 4.187 ; 4.187 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 4.123 ; 4.123 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 4.026 ; 4.026 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 4.187 ; 4.187 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 4.186 ; 4.186 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 4.088 ; 4.088 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 4.003 ; 4.003 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 4.085 ; 4.085 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 4.077 ; 4.077 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 4.088 ; 4.088 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 3.832 ; 3.832 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 3.820 ; 3.820 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 4.053 ; 4.053 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 4.022 ; 4.022 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 4.720 ; 4.720 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 4.452 ; 4.452 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 4.620 ; 4.620 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 4.681 ; 4.681 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 4.720 ; 4.720 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 4.497 ; 4.497 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 4.477 ; 4.477 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 4.578 ; 4.578 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 4.589 ; 4.589 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 3.982 ; 3.982 ; Rise       ; clk                             ;
; PIC_SPI_MISO      ; clk                             ; 3.613 ; 3.613 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 3.524 ; 3.524 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 3.911 ; 3.911 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 4.157 ; 4.157 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 3.211 ; 3.211 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 4.026 ; 4.026 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 4.123 ; 4.123 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 4.026 ; 4.026 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 4.187 ; 4.187 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 4.186 ; 4.186 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 4.003 ; 4.003 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 4.003 ; 4.003 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 4.085 ; 4.085 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 4.077 ; 4.077 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 4.088 ; 4.088 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 3.832 ; 3.832 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 3.820 ; 3.820 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 4.053 ; 4.053 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 4.022 ; 4.022 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 3.620 ; 3.620 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 3.787 ; 3.787 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 3.808 ; 3.808 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 3.786 ; 3.786 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 3.777 ; 3.777 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 3.620 ; 3.620 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 3.627 ; 3.627 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 3.683 ; 3.683 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 3.627 ; 3.627 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 3.956 ; 3.956 ; Rise       ; clk                             ;
; PIC_SPI_MISO      ; clk                             ; 3.613 ; 3.613 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 3.524 ; 3.524 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 3.911 ; 3.911 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 4.157 ; 4.157 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 3.211 ; 3.211 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 3.674 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 3.785 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 3.795 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 3.787 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 3.787 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 3.677 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 3.687 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 3.674 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 3.674 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 3.654 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 3.765 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 3.775 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 3.767 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 3.767 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 3.657 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 3.667 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 3.654 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 3.654 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 3.674     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 3.785     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 3.795     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 3.787     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 3.787     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 3.677     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 3.687     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 3.674     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 3.674     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 3.654     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 3.765     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 3.775     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 3.767     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 3.767     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 3.657     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 3.667     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 3.654     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 3.654     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+----------------------------------+-----------+-------+----------+---------+---------------------+
; Clock                            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack                 ; -76.818   ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  clk                             ; -76.818   ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  clk_div:U_1HzClkDivider|clk_out ; 0.005     ; 0.215 ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS                  ; -3380.932 ; 0.0   ; 0.0      ; 0.0     ; -576.249            ;
;  clk                             ; -3380.932 ; 0.000 ; N/A      ; N/A     ; -573.281            ;
;  clk_div:U_1HzClkDivider|clk_out ; 0.000     ; 0.000 ; N/A      ; N/A     ; -2.968              ;
+----------------------------------+-----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 5.537 ; 5.537 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 5.448 ; 5.448 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 5.448 ; 5.448 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 5.441 ; 5.441 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 5.056 ; 5.056 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 5.045 ; 5.045 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 5.053 ; 5.053 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.715 ; 4.715 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 4.954 ; 4.954 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 4.716 ; 4.716 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 6.290 ; 6.290 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 5.837 ; 5.837 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; 4.731 ; 4.731 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; 5.208 ; 5.208 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; 4.752 ; 4.752 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; 7.266 ; 7.266 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -2.049 ; -2.049 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -1.802 ; -1.802 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -2.012 ; -2.012 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -2.001 ; -2.001 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -1.923 ; -1.923 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -1.919 ; -1.919 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -1.873 ; -1.873 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -1.890 ; -1.890 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -1.802 ; -1.802 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -1.899 ; -1.899 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -2.312 ; -2.312 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -2.161 ; -2.161 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; -2.072 ; -2.072 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; -2.220 ; -2.220 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; -2.055 ; -2.055 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; -2.239 ; -2.239 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 9.574  ; 9.574  ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 9.295  ; 9.295  ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 8.827  ; 8.827  ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 9.564  ; 9.564  ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 9.574  ; 9.574  ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 9.238  ; 9.238  ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 8.912  ; 8.912  ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 9.229  ; 9.229  ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 9.212  ; 9.212  ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 9.238  ; 9.238  ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 8.313  ; 8.313  ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 8.416  ; 8.416  ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 9.158  ; 9.158  ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 9.107  ; 9.107  ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 11.591 ; 11.591 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 10.707 ; 10.707 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 11.084 ; 11.084 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 11.470 ; 11.470 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 11.591 ; 11.591 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 10.847 ; 10.847 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 10.631 ; 10.631 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 10.993 ; 10.993 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 11.170 ; 11.170 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 8.987  ; 8.987  ; Rise       ; clk                             ;
; PIC_SPI_MISO      ; clk                             ; 7.724  ; 7.724  ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 7.644  ; 7.644  ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 8.634  ; 8.634  ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 9.396  ; 9.396  ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 7.148  ; 7.148  ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 4.026 ; 4.026 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 4.123 ; 4.123 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 4.026 ; 4.026 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 4.187 ; 4.187 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 4.186 ; 4.186 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 4.003 ; 4.003 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 4.003 ; 4.003 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 4.085 ; 4.085 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 4.077 ; 4.077 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 4.088 ; 4.088 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 3.832 ; 3.832 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 3.820 ; 3.820 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 4.053 ; 4.053 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 4.022 ; 4.022 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 3.620 ; 3.620 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 3.787 ; 3.787 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 3.808 ; 3.808 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 3.786 ; 3.786 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 3.777 ; 3.777 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 3.620 ; 3.620 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 3.627 ; 3.627 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 3.683 ; 3.683 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 3.627 ; 3.627 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 3.956 ; 3.956 ; Rise       ; clk                             ;
; PIC_SPI_MISO      ; clk                             ; 3.613 ; 3.613 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 3.524 ; 3.524 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 3.911 ; 3.911 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 4.157 ; 4.157 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 3.211 ; 3.211 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; clk                             ; clk                             ; > 2147483647 ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 2            ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; clk                             ; clk                             ; > 2147483647 ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 2            ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 226   ; 226  ;
; Unconstrained Output Ports      ; 26    ; 26   ;
; Unconstrained Output Port Paths ; 107   ; 107  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition
    Info: Processing started: Thu Apr 19 03:10:14 2012
Info: Command: quartus_sta BoardTest -c BoardTest
Info: qsta_default_script.tcl version: #1
Warning: Parallel compilation is not licensed and has been disabled
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'BoardTest.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
    Info: create_clock -period 1.000 -name clk_div:U_1HzClkDivider|clk_out clk_div:U_1HzClkDivider|clk_out
Info: Analyzing Slow Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -76.818
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -76.818     -3380.932 clk 
    Info:     0.005         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: Worst-case hold slack is 0.499
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.499         0.000 clk 
    Info:     0.499         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.941
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.941      -573.281 clk 
    Info:    -0.742        -2.968 clk_div:U_1HzClkDivider|clk_out 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info: Started post-fitting delay annotation
Warning: Found 38 output pins without output pin load capacitance assignment
    Info: Pin "PIC_PBUS_Data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_SDA" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_I2C_Data" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TLED_Orange_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TLED_Orange_2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_OK_OUT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_SPI_MISO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Ultra_T_Trigger" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Ultra_B_Trigger" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_North" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_East" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_South" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_West" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_SCL" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_EXTCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_SPI_Clock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_SPI_MOSI" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_I2C_Clock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Gyro_ChipSelect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ChipSelect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_WriteProtect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Accel_SelAddr0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -24.430
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -24.430      -874.427 clk 
    Info:     0.624         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: Worst-case hold slack is 0.215
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.215         0.000 clk 
    Info:     0.215         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.380
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.380      -386.380 clk 
    Info:    -0.500        -2.000 clk_div:U_1HzClkDivider|clk_out 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 261 megabytes
    Info: Processing ended: Thu Apr 19 03:10:18 2012
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


