# ===========
# Made by drewdrew0414
# ===========

---

 * 컴퓨팅의 열역학적 및 양자적 기초
 * 반도체 소자의 진화와 누설 전류 제어
 * CPU의 하드웨어 아키텍처
 * 논리 회로와 명령어 처리 메커니즘
 * 성능 향상을 위한 현대적 기술들
 * CPU 설계의 미래와 당면 과제
 * 
<a id="1"></a>
1. 컴퓨팅의 열역학적 및 양자적 기초
1.1 랜다우어 한계 (Landauer's Principle)
정보 처리가 단순한 논리적 과정이 아니라 물리적 과정임을 입증하는 법칙입니다.
 * 핵심 원리: 1비트의 정보를 지우는 행위(비가역 연산)는 시스템의 엔트로피를 감소시키며, 열역학 제2법칙에 따라 그만큼의 에너지가 열로 방출되어야 합니다.
 * 물리 공식: E = k_B T \ln 2
   * 볼츠만 상수(k_B): 입자 수준의 에너지를 나타내는 상수입니다.
   * 절대 온도(T): 온도가 높을수록 정보 삭제에 필요한 최소 에너지도 커집니다.
 * 비유: 칠판에 글자를 쓰는 것은 에너지가 거의 안 들지만, 가루가 날리도록 깨끗이 지우는 데에는 반드시 물리적인 힘(에너지)과 마찰열이 발생하는 것과 같습니다.
1.2 나노 스케일의 물리 현상
 * 나노미터(nm): 1nm = 10^{-9}m. 원자 5~10개를 한 줄로 세운 크기로, 현대 반도체는 이미 원자 수십 개 두께의 영역에서 작동합니다.
 * 준-발리스틱 전송 (Quasi-Ballistic Transport): 소자의 채널 길이가 전자의 **평균 자유 행로(\lambda)**보다 짧아지면, 전자가 격자 진동이나 불순물에 부딪히지 않고 관성으로 통과합니다. 이는 저항을 줄여주지만 전자의 거동을 예측하고 제어하기 어렵게 만듭니다.
 * 양자 터널링 (Quantum Tunneling): 전자가 파동의 성질을 가져 에너지 장벽을 확률적으로 뚫고 지나가는 현상입니다. 절연막이 너무 얇아지면 전자가 막혀있어야 할 때도 벽을 넘어가 버려 누설 전류와 발열의 주원인이 됩니다.
<a id="2"></a>

2. 반도체 소자의 진화와 누설 전류 제어
2.1 트랜지스터 구조의 변천사
 * Planar FET (평면 구조): 게이트와 채널이 평면으로 접촉합니다. 미세화 시 게이트가 채널을 완벽히 통제하지 못하는 단채널 효과가 발생합니다.
 * FinFET (지느러미 구조): 채널을 입체적인 지느러미 모양으로 세워 게이트가 3면을 감싸게 함으로써 제어력을 획기적으로 높였습니다.
2.2 차세대 구조: GAA (Gate-All-Around)
 * 원리: 게이트가 채널의 4면 전체를 완전히 둘러싸는 구조입니다.
 * 특징: 양자 터널링 등으로 발생하는 누설 전류를 극한까지 억제하며, 전압 효율을 높여 저전력 고성능을 구현합니다.
 * 삼성전자 MBCFET: 가느다란 와이어 대신 넓은 **나노시트(Nanosheet)**를 겹쳐 쌓아 전류가 흐르는 통로 면적을 넓힌 독자적인 GAA 기술입니다.

<a id="3"></a>
3. CPU의 하드웨어 아키텍처
3.1 주요 구성 요소
 * ALU (Arithmetic Logic Unit): 덧셈, 뺄셈 같은 산술 연산과 AND, OR, XOR 같은 논리 연산을 처리하는 실행 장치입니다.
 * CU (Control Unit): 메모리에서 명령어를 읽어와 해독하고, 컴퓨터의 각 장치에 제어 신호를 보내는 두뇌의 지휘부입니다.
 * Register (레지스터): CPU 내부에 존재하는 극소량의 초고속 메모리로, ALU가 즉각 사용할 데이터와 명령어 주소를 담습니다.
3.2 메모리 계층 구조 (Memory Hierarchy)
 * L1 Cache: 코어마다 독립적으로 존재하며 가장 빠르지만 용량이 매우 작습니다.
 * L2 Cache: L1보다 크고 조금 더 느리며, 최근에는 코어 간 공유되기도 합니다.
 * L3 Cache: 여러 코어가 공유하는 대용량 캐시로, 느린 메인 메모리(RAM)와의 데이터 전송 병목을 완화합니다.
   
<a id="4"></a>
4. 논리 회로와 명령어 처리 메커니즘
4.1 논리 게이트와 연산
트랜지스터를 조합하여 AND, OR, NOT 같은 게이트를 만듭니다. 이 게이트들을 다시 조합하여 2진수 덧셈을 수행하는 **가산기(Adder)**를 구성하며, 이것이 모든 디지털 연산의 기초가 됩니다.
4.2 명령어 실행 사이클 (Instruction Cycle)
모든 연산은 클럭 신호에 맞춰 다음 과정을 반복합니다.
 * Fetch (인출): 프로그램 카운터(PC)가 가리키는 메모리 주소에서 명령어를 가져옵니다.
 * Decode (해독): 제어 장치(CU)가 명령어를 해석하여 필요한 연산과 데이터를 파악합니다.
 * Execute (실행): ALU가 실제 계산을 수행하거나 데이터를 이동시킵니다.
 * Writeback (쓰기): 연산 결과를 레지스터나 메모리에 기록하여 업데이트합니다.
   
<a id="5"></a>
5. 성능 향상을 위한 현대적 기술들
 * 파이프라이닝 (Pipelining): 명령어를 단계별(Fetch-Decode-Execute-Write)로 나누어, 앞선 명령어가 다음 단계로 넘어가면 뒷 명령어를 바로 시작하는 병렬 처리 방식입니다.
 * 분기 예측 (Branch Prediction): 조건문(If-Else)의 결과를 미리 예측하여 다음에 올 명령어를 미리 처리해 두는 기법으로, 예측 성공 시 성능이 비약적으로 향상됩니다.
 * 초교과 실행 (Out-of-Order Execution): 명령어의 논리적 순서와 상관없이, 실행에 필요한 데이터가 준비된 명령어부터 먼저 처리하여 효율을 높입니다.
   
<a id="6"></a>
6. CPU 설계의 미래와 당면 과제
6.1 열 장벽 (Thermal Wall)
소자가 미세해질수록 단위 면적당 전력 밀도가 높아집니다. 랜다우어 한계에 따른 열 방출이 한계에 도달하면 칩이 녹아버리기 때문에, 현대 CPU는 클럭 속도(GHz)를 무작정 높이는 대신 멀티코어와 효율 중심 설계로 선회했습니다.
6.2 포스트 실리콘 (Post-Silicon) 시대의 도래
실리콘(Si) 소재의 물리적 한계를 극복하기 위해 다음과 같은 연구가 진행 중입니다.
 * 신소재: 그래핀, 탄소 나노튜브(CNT) 등 전도성이 뛰어난 소재 도입.
 * 가역 컴퓨팅 (Reversible Computing): 정보를 지우지 않고 연산 과정을 되돌릴 수 있게 설계하여, 이론적으로 랜다우어 한계를 넘어 발열을 '0'에 가깝게 줄이는 방식입니다.
