verilog homework
================

graduate 1 verilog homework<br/>

1. 编写设计通过液晶显示器显示相应的数字或字母<br/>
2. 4位减法、加法器设计（add4c.v）<br/>
	任务:设计带借位、进位的4位二进制减法、加法器。<br/>
	要求:要考虑借位、进位。在软件环境下,编写源文件,并用器件实现。<br/>
3. 乘法器设计（multi3.v）<br/>
	任务:设计一个3位二进制乘法器。<br/>
	要求:在软件环境下,编写源文件。<br/>
4. 序列检测器的设计与实现（serial.v）<br/>
	任务:设计序列检测器。<br/>
	功能要求:检测器有一个输入端X,被检测的信号为二进制序列串行输入,<br/>
	检测器有一个输出端Z,当二进制序列连续有四个1时,输出为1,其余情况均输出为0。<br/>
	如:	X:1101111110110<br/>
		Z:0000001110000<br/>
	在软件环境下,编写源文件,用器件实现。<br/>
5. 变模计数器的设计<br/>
	任务:设计模为 9,11,13,15 的可变模计数器。<br/>
	要求:能在键盘的控制下,实现变模计数。<br/>
	在环境下,编写源文件,并用器件实现。<br/>
