|DIVIDER_SERIAL
CLK_IN => CLK_512Hz~reg0.CLK
CLK_512Hz << CLK_512Hz~reg0.DB_MAX_OUTPUT_PORT_TYPE
CLK_64Hz << CLK_64Hz~reg0.DB_MAX_OUTPUT_PORT_TYPE
CLK_8Hz << CLK_8Hz~reg0.DB_MAX_OUTPUT_PORT_TYPE
CLK_1Hz << CLK_1Hz~reg0.DB_MAX_OUTPUT_PORT_TYPE


