# Syntes samt simulering i VHDL
Syntes (konstruktion) samt simulering av en 3-ingångars XOR-grind i VHDL.
Även demonstration av software interrupts implementerat i hårdvara.

Filen "Installation och konfiguration av Quartus Lite 18.1 och ModelSim.pdf" innehåller
instruktioner gällande installation av Quartus Lite 18.1 samt simuleringsverktyget ModelSim.

Filen "Terasic DE0 User Manual.pdf" utgör databladet för FPGA-kortet Terasic DE0.

Se video tutorial här:
https://youtu.be/9ibUE7czpc4