TimeQuest Timing Analyzer report for Stepper-Motor-Control
Mon Oct 27 20:46:48 2014
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1100mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1100mV 85C Model Setup Summary
  9. Slow 1100mV 85C Model Hold Summary
 10. Slow 1100mV 85C Model Recovery Summary
 11. Slow 1100mV 85C Model Removal Summary
 12. Slow 1100mV 85C Model Minimum Pulse Width Summary
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Output Enable Times
 18. Minimum Output Enable Times
 19. Output Disable Times
 20. Minimum Output Disable Times
 21. MTBF Summary
 22. Synchronizer Summary
 23. Synchronizer Chain #1: Worst-Case MTBF is Greater than 1 Billion Years
 24. Synchronizer Chain #2: Worst-Case MTBF is Greater than 1 Billion Years
 25. Synchronizer Chain #3: Worst-Case MTBF is Greater than 1 Billion Years
 26. Synchronizer Chain #4: Worst-Case MTBF is Greater than 1 Billion Years
 27. Synchronizer Chain #5: Worst-Case MTBF is Greater than 1 Billion Years
 28. Slow 1100mV 0C Model Fmax Summary
 29. Slow 1100mV 0C Model Setup Summary
 30. Slow 1100mV 0C Model Hold Summary
 31. Slow 1100mV 0C Model Recovery Summary
 32. Slow 1100mV 0C Model Removal Summary
 33. Slow 1100mV 0C Model Minimum Pulse Width Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Output Enable Times
 39. Minimum Output Enable Times
 40. Output Disable Times
 41. Minimum Output Disable Times
 42. MTBF Summary
 43. Synchronizer Summary
 44. Synchronizer Chain #1: Worst-Case MTBF is Greater than 1 Billion Years
 45. Synchronizer Chain #2: Worst-Case MTBF is Greater than 1 Billion Years
 46. Synchronizer Chain #3: Worst-Case MTBF is Greater than 1 Billion Years
 47. Synchronizer Chain #4: Worst-Case MTBF is Greater than 1 Billion Years
 48. Synchronizer Chain #5: Worst-Case MTBF is Greater than 1 Billion Years
 49. Fast 1100mV 85C Model Setup Summary
 50. Fast 1100mV 85C Model Hold Summary
 51. Fast 1100mV 85C Model Recovery Summary
 52. Fast 1100mV 85C Model Removal Summary
 53. Fast 1100mV 85C Model Minimum Pulse Width Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Output Enable Times
 59. Minimum Output Enable Times
 60. Output Disable Times
 61. Minimum Output Disable Times
 62. MTBF Summary
 63. Synchronizer Summary
 64. Synchronizer Chain #1: Worst-Case MTBF is Greater than 1 Billion Years
 65. Synchronizer Chain #2: Worst-Case MTBF is Greater than 1 Billion Years
 66. Synchronizer Chain #3: Worst-Case MTBF is Greater than 1 Billion Years
 67. Synchronizer Chain #4: Worst-Case MTBF is Greater than 1 Billion Years
 68. Synchronizer Chain #5: Worst-Case MTBF is Greater than 1 Billion Years
 69. Fast 1100mV 0C Model Setup Summary
 70. Fast 1100mV 0C Model Hold Summary
 71. Fast 1100mV 0C Model Recovery Summary
 72. Fast 1100mV 0C Model Removal Summary
 73. Fast 1100mV 0C Model Minimum Pulse Width Summary
 74. Setup Times
 75. Hold Times
 76. Clock to Output Times
 77. Minimum Clock to Output Times
 78. Output Enable Times
 79. Minimum Output Enable Times
 80. Output Disable Times
 81. Minimum Output Disable Times
 82. MTBF Summary
 83. Synchronizer Summary
 84. Synchronizer Chain #1: Worst-Case MTBF is Greater than 1 Billion Years
 85. Synchronizer Chain #2: Worst-Case MTBF is Greater than 1 Billion Years
 86. Synchronizer Chain #3: Worst-Case MTBF is Greater than 1 Billion Years
 87. Synchronizer Chain #4: Worst-Case MTBF is Greater than 1 Billion Years
 88. Synchronizer Chain #5: Worst-Case MTBF is Greater than 1 Billion Years
 89. Multicorner Timing Analysis Summary
 90. Setup Times
 91. Hold Times
 92. Clock to Output Times
 93. Minimum Clock to Output Times
 94. Board Trace Model Assignments
 95. Input Transition Times
 96. Signal Integrity Metrics (Slow 1100mv 0c Model)
 97. Signal Integrity Metrics (Slow 1100mv 85c Model)
 98. Signal Integrity Metrics (Fast 1100mv 0c Model)
 99. Signal Integrity Metrics (Fast 1100mv 85c Model)
100. Setup Transfers
101. Hold Transfers
102. Recovery Transfers
103. Removal Transfers
104. Report TCCS
105. Report RSKM
106. Unconstrained Paths
107. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name      ; Stepper-Motor-Control                              ;
; Device Family      ; Cyclone V                                          ;
; Device Name        ; 5CGXFC5C6F27C7                                     ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------+
; SDC File List                                                                                            ;
+----------------------------------------------------------------------+--------+--------------------------+
; SDC File Path                                                        ; Status ; Read at                  ;
+----------------------------------------------------------------------+--------+--------------------------+
; StepperMotorControl/synthesis/submodules/altera_reset_controller.sdc ; OK     ; Mon Oct 27 20:46:30 2014 ;
; StepperMotorControl/synthesis/submodules/StepperMotorControl_CPU.sdc ; OK     ; Mon Oct 27 20:46:30 2014 ;
; Stepper-Motor-Control.sdc                                            ; OK     ; Mon Oct 27 20:46:30 2014 ;
+----------------------------------------------------------------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------------------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------------------------------+
; Clock Name                                                        ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master                                                          ; Source                                                               ; Targets                                                               ;
+-------------------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------------------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------------------------------+
; altera_reserved_tck                                               ; Base      ; 33.333 ; 30.0 MHz   ; 0.000 ; 16.666 ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                 ;                                                                      ; { altera_reserved_tck }                                               ;
; clock                                                             ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                 ;                                                                      ; { clk_clk }                                                           ;
; pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]   ; Generated ; 3.333  ; 300.03 MHz ; 0.000 ; 1.666  ; 50.00      ; 2         ; 12          ;       ;        ;           ;            ; false    ; clock                                                           ; pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin      ; { pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] }   ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; Generated ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000  ; 50.00      ; 3         ; 1           ;       ;        ;           ;            ; false    ; pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0] ; { pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk } ;
+-------------------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------------------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary                                                                                                                ;
+------------+-----------------+-------------------------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                        ; Note                                           ;
+------------+-----------------+-------------------------------------------------------------------+------------------------------------------------+
; 111.1 MHz  ; 111.1 MHz       ; altera_reserved_tck                                               ;                                                ;
; 136.69 MHz ; 136.69 MHz      ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;                                                ;
; 888.1 MHz  ; 650.2 MHz       ; clock                                                             ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------------------------------------+
; Slow 1100mV 85C Model Setup Summary                                                        ;
+-------------------------------------------------------------------+--------+---------------+
; Clock                                                             ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------+--------+---------------+
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 2.684  ; 0.000         ;
; altera_reserved_tck                                               ; 12.166 ; 0.000         ;
; clock                                                             ; 18.874 ; 0.000         ;
+-------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------+
; Slow 1100mV 85C Model Hold Summary                                                        ;
+-------------------------------------------------------------------+-------+---------------+
; Clock                                                             ; Slack ; End Point TNS ;
+-------------------------------------------------------------------+-------+---------------+
; altera_reserved_tck                                               ; 0.379 ; 0.000         ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 0.431 ; 0.000         ;
; clock                                                             ; 0.450 ; 0.000         ;
+-------------------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------+
; Slow 1100mV 85C Model Recovery Summary                                                     ;
+-------------------------------------------------------------------+--------+---------------+
; Clock                                                             ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------+--------+---------------+
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 5.962  ; 0.000         ;
; altera_reserved_tck                                               ; 14.105 ; 0.000         ;
+-------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------+
; Slow 1100mV 85C Model Removal Summary                                                     ;
+-------------------------------------------------------------------+-------+---------------+
; Clock                                                             ; Slack ; End Point TNS ;
+-------------------------------------------------------------------+-------+---------------+
; altera_reserved_tck                                               ; 1.158 ; 0.000         ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 1.345 ; 0.000         ;
+-------------------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary                                          ;
+-------------------------------------------------------------------+--------+---------------+
; Clock                                                             ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------+--------+---------------+
; pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]   ; 1.666  ; 0.000         ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 3.564  ; 0.000         ;
; clock                                                             ; 9.311  ; 0.000         ;
; altera_reserved_tck                                               ; 15.396 ; 0.000         ;
+-------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                  ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 2.414  ; 3.257  ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tms ; altera_reserved_tck ; 2.317  ; 2.863  ; Rise       ; altera_reserved_tck                                               ;
; KEY[*]              ; clock               ; -1.045 ; -0.738 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[0]             ; clock               ; -1.045 ; -0.738 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[1]             ; clock               ; -1.487 ; -1.139 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[2]             ; clock               ; -1.671 ; -1.432 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; -0.188 ; 1.065  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; -1.793 ; -1.349 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; -2.119 ; -1.627 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; -1.810 ; -1.193 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; -2.274 ; -1.933 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; -1.453 ; -0.546 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; -1.928 ; -1.191 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; -2.052 ; -1.712 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; -0.188 ; 1.065  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 0.589  ; 2.267  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; -1.743 ; -1.229 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; -0.303 ; 0.961  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; -1.676 ; -1.152 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; -1.986 ; -1.565 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; -1.731 ; -1.205 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 0.055  ; 1.548  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; -1.818 ; -1.348 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; -1.521 ; -0.766 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; -1.739 ; -1.245 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; -0.503 ; 0.623  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; -1.741 ; -1.188 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; -1.981 ; -1.568 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; -1.787 ; -1.257 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 0.589  ; 2.267  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; -1.526 ; -0.970 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; -1.533 ; -0.884 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SW[*]               ; clock               ; -0.507 ; 0.028  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[0]              ; clock               ; -1.078 ; -0.588 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[1]              ; clock               ; -1.318 ; -0.805 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[2]              ; clock               ; -1.485 ; -1.167 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[3]              ; clock               ; -1.468 ; -1.137 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[4]              ; clock               ; -0.985 ; -0.670 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[5]              ; clock               ; -0.862 ; -0.450 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[6]              ; clock               ; -1.226 ; -0.891 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[7]              ; clock               ; -0.507 ; 0.028  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[8]              ; clock               ; -0.679 ; -0.408 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                 ;
+---------------------+---------------------+-------+-------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+-------+-------+------------+-------------------------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 0.903 ; 0.579 ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tms ; altera_reserved_tck ; 0.717 ; 0.643 ; Rise       ; altera_reserved_tck                                               ;
; KEY[*]              ; clock               ; 3.550 ; 3.371 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[0]             ; clock               ; 3.337 ; 3.051 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[1]             ; clock               ; 3.527 ; 3.139 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[2]             ; clock               ; 3.550 ; 3.371 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 4.190 ; 3.906 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 3.713 ; 3.329 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 4.039 ; 3.616 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 3.790 ; 3.300 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 4.190 ; 3.906 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 3.537 ; 2.916 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 3.930 ; 3.398 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 3.964 ; 3.661 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 2.385 ; 1.464 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 3.905 ; 3.541 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 3.685 ; 3.263 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 2.462 ; 1.470 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 3.615 ; 3.166 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 3.905 ; 3.541 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 3.677 ; 3.247 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 2.193 ; 1.086 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 3.735 ; 3.326 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 3.548 ; 2.996 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 3.686 ; 3.278 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 2.637 ; 1.745 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 3.686 ; 3.218 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 3.898 ; 3.541 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 3.726 ; 3.288 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 1.732 ; 0.516 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 3.490 ; 3.025 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 3.506 ; 2.961 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SW[*]               ; clock               ; 4.040 ; 3.869 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[0]              ; clock               ; 3.152 ; 2.769 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[1]              ; clock               ; 3.378 ; 3.002 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[2]              ; clock               ; 4.040 ; 3.869 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[3]              ; clock               ; 3.484 ; 3.178 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[4]              ; clock               ; 3.094 ; 2.923 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[5]              ; clock               ; 3.408 ; 3.203 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[6]              ; clock               ; 3.219 ; 2.940 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[7]              ; clock               ; 2.805 ; 2.351 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[8]              ; clock               ; 3.033 ; 2.858 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+-------+-------+------------+-------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                        ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 6.276  ; 6.334  ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tdo ; altera_reserved_tck ; 7.405  ; 7.515  ; Fall       ; altera_reserved_tck                                               ;
; HEX0[*]             ; clock               ; 16.494 ; 17.551 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[0]            ; clock               ; 14.317 ; 14.911 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[1]            ; clock               ; 15.196 ; 15.466 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[2]            ; clock               ; 16.438 ; 17.491 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[3]            ; clock               ; 13.849 ; 14.278 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[4]            ; clock               ; 15.377 ; 15.746 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[5]            ; clock               ; 16.494 ; 17.551 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[6]            ; clock               ; 15.087 ; 15.188 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX1[*]             ; clock               ; 16.169 ; 16.945 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[0]            ; clock               ; 15.466 ; 15.870 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[1]            ; clock               ; 14.473 ; 15.237 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[2]            ; clock               ; 16.130 ; 16.878 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[3]            ; clock               ; 16.169 ; 16.945 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[4]            ; clock               ; 15.345 ; 15.684 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[5]            ; clock               ; 14.997 ; 16.084 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[6]            ; clock               ; 13.729 ; 14.042 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX2[*]             ; clock               ; 15.023 ; 15.727 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[0]            ; clock               ; 15.023 ; 15.727 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[1]            ; clock               ; 14.352 ; 14.634 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[2]            ; clock               ; 13.626 ; 14.011 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[3]            ; clock               ; 14.048 ; 14.744 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[4]            ; clock               ; 14.103 ; 14.647 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[5]            ; clock               ; 14.023 ; 14.738 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[6]            ; clock               ; 13.328 ; 13.484 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX3[*]             ; clock               ; 14.547 ; 15.418 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[0]            ; clock               ; 14.271 ; 14.965 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[1]            ; clock               ; 14.434 ; 15.286 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[2]            ; clock               ; 13.569 ; 13.806 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[3]            ; clock               ; 14.180 ; 14.795 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[4]            ; clock               ; 13.468 ; 13.653 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[5]            ; clock               ; 14.547 ; 15.418 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[6]            ; clock               ; 13.930 ; 14.294 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 14.960 ; 16.063 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 14.254 ; 14.918 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 14.107 ; 14.921 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 14.960 ; 16.063 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 14.113 ; 14.838 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 14.096 ; 14.816 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 14.234 ; 14.947 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 13.984 ; 14.622 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 13.506 ; 13.646 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_E               ; clock               ; 21.124 ; 22.894 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RS              ; clock               ; 13.985 ; 14.293 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RW              ; clock               ; 14.106 ; 14.380 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LED9                ; clock               ; 16.096 ; 17.006 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]           ; clock               ; 16.801 ; 17.293 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]          ; clock               ; 16.801 ; 15.663 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]          ; clock               ; 15.067 ; 16.117 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]          ; clock               ; 13.958 ; 14.367 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]          ; clock               ; 15.236 ; 16.297 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]          ; clock               ; 15.333 ; 16.300 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]          ; clock               ; 15.824 ; 17.196 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]          ; clock               ; 15.574 ; 16.830 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]          ; clock               ; 14.447 ; 15.080 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]          ; clock               ; 14.825 ; 15.662 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]          ; clock               ; 14.421 ; 14.955 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]         ; clock               ; 15.886 ; 17.293 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]         ; clock               ; 14.688 ; 15.411 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]         ; clock               ; 14.629 ; 15.478 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]         ; clock               ; 14.149 ; 14.563 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]         ; clock               ; 13.477 ; 13.792 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]         ; clock               ; 13.686 ; 14.055 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]         ; clock               ; 13.717 ; 14.242 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]         ; clock               ; 13.187 ; 13.222 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]        ; clock               ; 17.209 ; 18.384 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0]       ; clock               ; 17.209 ; 18.384 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1]       ; clock               ; 15.332 ; 16.586 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]        ; clock               ; 13.776 ; 14.197 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0]       ; clock               ; 13.776 ; 14.197 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 15.551 ; 16.822 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 13.399 ; 13.701 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 14.264 ; 15.092 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 14.072 ; 14.829 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 14.159 ; 14.974 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 15.491 ; 16.705 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 14.352 ; 14.881 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 13.985 ; 14.577 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 13.877 ; 14.487 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 14.689 ; 15.631 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 13.641 ; 14.058 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 14.348 ; 15.221 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 15.551 ; 16.822 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 14.797 ; 15.682 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 14.347 ; 15.117 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 14.197 ; 14.811 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 14.808 ; 15.861 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]        ; clock               ; 14.196 ; 14.987 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0]       ; clock               ; 14.196 ; 14.987 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]        ; clock               ; 14.120 ; 14.763 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0]       ; clock               ; 14.120 ; 14.763 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 5.946  ; 5.991  ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tdo ; altera_reserved_tck ; 5.904  ; 5.975  ; Fall       ; altera_reserved_tck                                               ;
; HEX0[*]             ; clock               ; 12.171 ; 12.229 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[0]            ; clock               ; 12.618 ; 13.075 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[1]            ; clock               ; 12.244 ; 12.399 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[2]            ; clock               ; 13.302 ; 14.047 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[3]            ; clock               ; 12.171 ; 12.440 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[4]            ; clock               ; 12.399 ; 12.630 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[5]            ; clock               ; 13.360 ; 14.109 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[6]            ; clock               ; 12.177 ; 12.229 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX1[*]             ; clock               ; 12.128 ; 12.362 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[0]            ; clock               ; 12.482 ; 12.748 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[1]            ; clock               ; 12.703 ; 13.185 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[2]            ; clock               ; 13.036 ; 13.518 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[3]            ; clock               ; 13.129 ; 13.730 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[4]            ; clock               ; 12.398 ; 12.624 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[5]            ; clock               ; 13.165 ; 13.934 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[6]            ; clock               ; 12.128 ; 12.362 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX2[*]             ; clock               ; 11.776 ; 11.894 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[0]            ; clock               ; 13.308 ; 13.867 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[1]            ; clock               ; 12.711 ; 12.898 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[2]            ; clock               ; 11.998 ; 12.232 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[3]            ; clock               ; 12.329 ; 12.754 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[4]            ; clock               ; 12.416 ; 12.760 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[5]            ; clock               ; 12.313 ; 12.756 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[6]            ; clock               ; 11.776 ; 11.894 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX3[*]             ; clock               ; 11.920 ; 12.049 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[0]            ; clock               ; 12.562 ; 13.010 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[1]            ; clock               ; 12.680 ; 13.212 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[2]            ; clock               ; 11.987 ; 12.137 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[3]            ; clock               ; 12.495 ; 12.898 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[4]            ; clock               ; 11.920 ; 12.049 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[5]            ; clock               ; 12.786 ; 13.343 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[6]            ; clock               ; 12.328 ; 12.593 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 11.947 ; 11.996 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 12.589 ; 13.066 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 12.383 ; 12.877 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 13.124 ; 13.809 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 12.357 ; 12.756 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 12.377 ; 12.791 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 12.534 ; 13.013 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 12.281 ; 12.635 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 11.947 ; 11.996 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_E               ; clock               ; 13.992 ; 15.112 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RS              ; clock               ; 12.375 ; 12.559 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RW              ; clock               ; 12.497 ; 12.691 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LED9                ; clock               ; 13.088 ; 13.851 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]           ; clock               ; 11.658 ; 11.631 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]          ; clock               ; 14.692 ; 13.855 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]          ; clock               ; 13.284 ; 14.010 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]          ; clock               ; 12.340 ; 12.609 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]          ; clock               ; 13.426 ; 14.178 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]          ; clock               ; 13.575 ; 14.305 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]          ; clock               ; 13.978 ; 14.993 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]          ; clock               ; 13.725 ; 14.629 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]          ; clock               ; 12.755 ; 13.153 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]          ; clock               ; 13.076 ; 13.612 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]          ; clock               ; 12.752 ; 13.096 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]         ; clock               ; 14.019 ; 15.069 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]         ; clock               ; 12.952 ; 13.398 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]         ; clock               ; 12.901 ; 13.457 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]         ; clock               ; 12.569 ; 12.898 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]         ; clock               ; 11.908 ; 12.093 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]         ; clock               ; 12.124 ; 12.408 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]         ; clock               ; 12.069 ; 12.375 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]         ; clock               ; 11.658 ; 11.631 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]        ; clock               ; 13.592 ; 14.694 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0]       ; clock               ; 14.092 ; 15.051 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1]       ; clock               ; 13.592 ; 14.694 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]        ; clock               ; 12.127 ; 12.356 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0]       ; clock               ; 12.127 ; 12.356 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 11.843 ; 12.030 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 11.843 ; 12.030 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 12.577 ; 13.151 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 12.386 ; 12.892 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 12.465 ; 13.016 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 13.662 ; 14.526 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 12.684 ; 13.000 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 12.362 ; 12.810 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 12.211 ; 12.588 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 12.965 ; 13.656 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 12.058 ; 12.346 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 12.630 ; 13.233 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 13.677 ; 14.552 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 13.029 ; 13.560 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 12.650 ; 13.154 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 12.523 ; 12.928 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 13.025 ; 13.756 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]        ; clock               ; 12.481 ; 12.986 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0]       ; clock               ; 12.481 ; 12.986 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]        ; clock               ; 12.423 ; 12.799 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0]       ; clock               ; 12.423 ; 12.799 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                           ;
+---------------+------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+---------------+------------+--------+--------+------------+-------------------------------------------------------------------+
; LCD_DQ[*]     ; clock      ; 14.323 ; 14.322 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]    ; clock      ; 15.261 ; 15.278 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]    ; clock      ; 15.099 ; 15.116 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]    ; clock      ; 15.114 ; 15.113 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]    ; clock      ; 14.323 ; 14.322 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]    ; clock      ; 14.433 ; 14.432 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]    ; clock      ; 14.637 ; 14.636 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]    ; clock      ; 14.644 ; 14.643 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]    ; clock      ; 14.690 ; 14.711 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]     ; clock      ; 14.822 ; 14.821 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]    ; clock      ; 16.801 ; 16.822 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]    ; clock      ; 16.412 ; 16.429 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]    ; clock      ; 16.443 ; 16.442 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]    ; clock      ; 16.545 ; 16.566 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]    ; clock      ; 16.481 ; 16.502 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]    ; clock      ; 16.312 ; 16.329 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]    ; clock      ; 16.336 ; 16.335 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]    ; clock      ; 16.393 ; 16.414 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]    ; clock      ; 16.402 ; 16.423 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]   ; clock      ; 16.151 ; 16.168 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]   ; clock      ; 16.183 ; 16.182 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]   ; clock      ; 16.208 ; 16.229 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]   ; clock      ; 16.212 ; 16.233 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]   ; clock      ; 15.140 ; 15.161 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]   ; clock      ; 15.153 ; 15.174 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]   ; clock      ; 14.981 ; 14.998 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]   ; clock      ; 14.822 ; 14.821 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]  ; clock      ; 15.423 ; 15.458 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0] ; clock      ; 16.242 ; 16.278 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1] ; clock      ; 15.423 ; 15.458 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]  ; clock      ; 15.222 ; 15.239 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0] ; clock      ; 15.222 ; 15.239 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]     ; clock      ; 16.351 ; 16.368 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]    ; clock      ; 17.275 ; 17.296 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]    ; clock      ; 17.277 ; 17.298 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]    ; clock      ; 16.961 ; 16.978 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]    ; clock      ; 16.983 ; 16.982 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]    ; clock      ; 17.037 ; 17.058 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]    ; clock      ; 17.043 ; 17.064 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]    ; clock      ; 16.907 ; 16.924 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]    ; clock      ; 16.938 ; 16.937 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]    ; clock      ; 16.950 ; 16.971 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]    ; clock      ; 16.957 ; 16.978 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]   ; clock      ; 16.737 ; 16.754 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]   ; clock      ; 16.767 ; 16.766 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]   ; clock      ; 16.667 ; 16.688 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]   ; clock      ; 16.797 ; 16.818 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]   ; clock      ; 16.351 ; 16.368 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]   ; clock      ; 16.383 ; 16.382 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]  ; clock      ; 15.186 ; 15.185 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0] ; clock      ; 15.186 ; 15.185 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]  ; clock      ; 14.616 ; 14.637 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0] ; clock      ; 14.616 ; 14.637 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+--------+--------+------------+-------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                   ;
+---------------+------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+---------------+------------+--------+--------+------------+-------------------------------------------------------------------+
; LCD_DQ[*]     ; clock      ; 12.695 ; 12.693 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]    ; clock      ; 13.540 ; 13.556 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]    ; clock      ; 13.386 ; 13.402 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]    ; clock      ; 13.398 ; 13.396 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]    ; clock      ; 12.695 ; 12.693 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]    ; clock      ; 12.798 ; 12.796 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]    ; clock      ; 12.983 ; 12.981 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]    ; clock      ; 12.996 ; 12.994 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]    ; clock      ; 13.037 ; 13.057 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]     ; clock      ; 13.094 ; 13.092 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]    ; clock      ; 14.892 ; 14.912 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]    ; clock      ; 14.535 ; 14.551 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]    ; clock      ; 14.566 ; 14.564 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]    ; clock      ; 14.660 ; 14.680 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]    ; clock      ; 14.605 ; 14.625 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]    ; clock      ; 14.441 ; 14.457 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]    ; clock      ; 14.467 ; 14.465 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]    ; clock      ; 14.524 ; 14.544 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]    ; clock      ; 14.532 ; 14.552 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]   ; clock      ; 14.295 ; 14.311 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]   ; clock      ; 14.327 ; 14.325 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]   ; clock      ; 14.352 ; 14.372 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]   ; clock      ; 14.357 ; 14.377 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]   ; clock      ; 13.376 ; 13.396 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]   ; clock      ; 13.388 ; 13.408 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]   ; clock      ; 13.220 ; 13.236 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]   ; clock      ; 13.094 ; 13.092 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]  ; clock      ; 13.654 ; 13.688 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0] ; clock      ; 14.333 ; 14.368 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1] ; clock      ; 13.654 ; 13.688 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]  ; clock      ; 13.400 ; 13.416 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0] ; clock      ; 13.400 ; 13.416 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]     ; clock      ; 14.451 ; 14.467 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]    ; clock      ; 15.294 ; 15.314 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]    ; clock      ; 15.296 ; 15.316 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]    ; clock      ; 14.999 ; 15.015 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]    ; clock      ; 15.022 ; 15.020 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]    ; clock      ; 15.075 ; 15.095 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]    ; clock      ; 15.081 ; 15.101 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]    ; clock      ; 14.950 ; 14.966 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]    ; clock      ; 14.982 ; 14.980 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]    ; clock      ; 14.995 ; 15.015 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]    ; clock      ; 15.001 ; 15.021 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]   ; clock      ; 14.783 ; 14.799 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]   ; clock      ; 14.814 ; 14.812 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]   ; clock      ; 14.735 ; 14.755 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]   ; clock      ; 14.845 ; 14.865 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]   ; clock      ; 14.451 ; 14.467 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]   ; clock      ; 14.482 ; 14.480 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]  ; clock      ; 13.370 ; 13.368 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0] ; clock      ; 13.370 ; 13.368 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]  ; clock      ; 12.957 ; 12.977 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0] ; clock      ; 12.957 ; 12.977 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+--------+--------+------------+-------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                   ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+
; LCD_DQ[*]     ; clock      ; 14.428    ; 14.429    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]    ; clock      ; 15.571    ; 15.554    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]    ; clock      ; 15.408    ; 15.391    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]    ; clock      ; 15.351    ; 15.352    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]    ; clock      ; 14.428    ; 14.429    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]    ; clock      ; 14.539    ; 14.540    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]    ; clock      ; 14.782    ; 14.783    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]    ; clock      ; 14.782    ; 14.783    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]    ; clock      ; 14.853    ; 14.832    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]     ; clock      ; 15.213    ; 15.214    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]    ; clock      ; 17.927    ; 17.906    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]    ; clock      ; 17.419    ; 17.402    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]    ; clock      ; 17.432    ; 17.433    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]    ; clock      ; 17.545    ; 17.524    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]    ; clock      ; 17.493    ; 17.472    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]    ; clock      ; 17.310    ; 17.293    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]    ; clock      ; 17.305    ; 17.306    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]    ; clock      ; 17.390    ; 17.369    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]    ; clock      ; 17.402    ; 17.381    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]   ; clock      ; 17.087    ; 17.070    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]   ; clock      ; 17.100    ; 17.101    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]   ; clock      ; 17.146    ; 17.125    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]   ; clock      ; 17.151    ; 17.130    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]   ; clock      ; 15.610    ; 15.589    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]   ; clock      ; 15.622    ; 15.601    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]   ; clock      ; 15.454    ; 15.437    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]   ; clock      ; 15.213    ; 15.214    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]  ; clock      ; 16.265    ; 16.230    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0] ; clock      ; 17.414    ; 17.378    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1] ; clock      ; 16.265    ; 16.230    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]  ; clock      ; 15.955    ; 15.938    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0] ; clock      ; 15.955    ; 15.938    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]     ; clock      ; 17.457    ; 17.440    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]    ; clock      ; 18.724    ; 18.703    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]    ; clock      ; 18.727    ; 18.706    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]    ; clock      ; 18.305    ; 18.288    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]    ; clock      ; 18.306    ; 18.307    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]    ; clock      ; 18.380    ; 18.359    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]    ; clock      ; 18.388    ; 18.367    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]    ; clock      ; 18.243    ; 18.226    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]    ; clock      ; 18.255    ; 18.256    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]    ; clock      ; 18.288    ; 18.267    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]    ; clock      ; 18.296    ; 18.275    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]   ; clock      ; 17.956    ; 17.939    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]   ; clock      ; 17.966    ; 17.967    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]   ; clock      ; 17.881    ; 17.860    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]   ; clock      ; 18.019    ; 17.998    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]   ; clock      ; 17.457    ; 17.440    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]   ; clock      ; 17.472    ; 17.473    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]  ; clock      ; 15.876    ; 15.877    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0] ; clock      ; 15.876    ; 15.877    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]  ; clock      ; 14.851    ; 14.830    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0] ; clock      ; 14.851    ; 14.830    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                        ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                   ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+
; LCD_DQ[*]     ; clock      ; 12.731    ; 12.733    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]    ; clock      ; 13.722    ; 13.706    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]    ; clock      ; 13.567    ; 13.551    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]    ; clock      ; 13.489    ; 13.491    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]    ; clock      ; 12.731    ; 12.733    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]    ; clock      ; 12.824    ; 12.826    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]    ; clock      ; 13.049    ; 13.051    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]    ; clock      ; 13.061    ; 13.063    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]    ; clock      ; 13.122    ; 13.102    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]     ; clock      ; 13.279    ; 13.281    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]    ; clock      ; 15.716    ; 15.696    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]    ; clock      ; 15.262    ; 15.246    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]    ; clock      ; 15.275    ; 15.277    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]    ; clock      ; 15.371    ; 15.351    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]    ; clock      ; 15.336    ; 15.316    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]    ; clock      ; 15.161    ; 15.145    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]    ; clock      ; 15.161    ; 15.163    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]    ; clock      ; 15.244    ; 15.224    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]    ; clock      ; 15.255    ; 15.235    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]   ; clock      ; 14.961    ; 14.945    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]   ; clock      ; 14.974    ; 14.976    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]   ; clock      ; 15.021    ; 15.001    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]   ; clock      ; 15.025    ; 15.005    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]   ; clock      ; 13.618    ; 13.598    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]   ; clock      ; 13.630    ; 13.610    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]   ; clock      ; 13.455    ; 13.439    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]   ; clock      ; 13.279    ; 13.281    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]  ; clock      ; 14.358    ; 14.324    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0] ; clock      ; 15.212    ; 15.177    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1] ; clock      ; 14.358    ; 14.324    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]  ; clock      ; 13.822    ; 13.806    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0] ; clock      ; 13.822    ; 13.806    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]     ; clock      ; 15.226    ; 15.210    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]    ; clock      ; 16.380    ; 16.360    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]    ; clock      ; 16.383    ; 16.363    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]    ; clock      ; 15.991    ; 15.975    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]    ; clock      ; 15.992    ; 15.994    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]    ; clock      ; 16.067    ; 16.047    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]    ; clock      ; 16.075    ; 16.055    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]    ; clock      ; 15.936    ; 15.920    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]    ; clock      ; 15.948    ; 15.950    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]    ; clock      ; 15.983    ; 15.963    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]    ; clock      ; 15.990    ; 15.970    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]   ; clock      ; 15.627    ; 15.611    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]   ; clock      ; 15.637    ; 15.639    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]   ; clock      ; 15.607    ; 15.587    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]   ; clock      ; 15.691    ; 15.671    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]   ; clock      ; 15.226    ; 15.210    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]   ; clock      ; 15.240    ; 15.242    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]  ; clock      ; 13.752    ; 13.754    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0] ; clock      ; 13.752    ; 13.754    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]  ; clock      ; 13.097    ; 13.077    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0] ; clock      ; 13.097    ; 13.077    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+


----------------
; MTBF Summary ;
----------------
Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

Number of Synchronizer Chains Found: 5
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
Worst Case Available Settling Time: 17.524 ns

Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
  - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 7.8
Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
  - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 17.8



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Synchronizer Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+------------------------+-------------------------+
; Source Node                                                                                                                                                                                           ; Synchronization Node                                                                                                                                                                                                                                                                                                                                                          ; Worst-Case MTBF (Years) ; Typical MTBF (Years)   ; Included in Design MTBF ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+------------------------+-------------------------+
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                        ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1 ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                        ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1 ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
;                                                                                                                                                                                                       ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1                                                                                                                            ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; StepperMotorControl_CPU:cpu|hbreak_enabled                                                                                                                                                            ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1       ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|monitor_ready ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1       ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+------------------------+-------------------------+


Synchronizer Chain #1: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                        ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                        ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                        ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                           ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                         ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                            ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                                    ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                                    ; 17.524                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                       ; 3.75                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                                    ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                            ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                           ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                              ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                             ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                 ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                               ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                       ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1  ;                        ;              ;                  ; 8.812        ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|dreg[0] ;                        ;              ;                  ; 8.712        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #2: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                        ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                        ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                        ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                           ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                         ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                            ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                                    ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                                    ; 17.569                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                       ; 3.75                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                                    ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                            ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                           ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                              ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                             ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                 ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                               ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                       ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1  ;                        ;              ;                  ; 8.874        ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|dreg[0] ;                        ;              ;                  ; 8.695        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #3: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ;                                                                                                                                                                                                                                                    ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                             ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                             ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                             ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                              ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                 ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                         ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                         ; 17.789                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                            ; 12.5                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                         ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                   ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Synchronization Clock                                                                                                                                                                                                                                ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                   ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Asynchronous Source                                                                                                                                                                                                                                  ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                            ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1  ;                        ;              ;                  ; 8.920        ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0] ;                        ;              ;                  ; 8.869        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #4: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; StepperMotorControl_CPU:cpu|hbreak_enabled                                                                                                                                                                                                                                                                                                                              ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                  ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                     ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                   ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                              ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                              ; 61.712                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                 ; 12.5                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                        ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                     ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                      ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                       ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|hbreak_enabled                                                                                                                                                                                                                                                                                                                               ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                 ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1  ;                        ;              ;                  ; 30.965       ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|dreg[0] ;                        ;              ;                  ; 30.747       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #5: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|monitor_ready                                                                                                                                                                   ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                  ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                     ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                   ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                              ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                              ; 62.295                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                 ; 12.5                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                        ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                     ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                      ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                       ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|monitor_ready                                                                                                                                                                    ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                 ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1  ;                        ;              ;                  ; 31.491       ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ;                        ;              ;                  ; 30.804       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                                                                                                                        ;
+------------+-----------------+-------------------------------------------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                        ; Note                                                  ;
+------------+-----------------+-------------------------------------------------------------------+-------------------------------------------------------+
; 113.24 MHz ; 113.24 MHz      ; altera_reserved_tck                                               ;                                                       ;
; 135.04 MHz ; 135.04 MHz      ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;                                                       ;
; 878.73 MHz ; 623.44 MHz      ; clock                                                             ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+-------------------------------------------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------------------------------+
; Slow 1100mV 0C Model Setup Summary                                                         ;
+-------------------------------------------------------------------+--------+---------------+
; Clock                                                             ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------+--------+---------------+
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 2.595  ; 0.000         ;
; altera_reserved_tck                                               ; 12.251 ; 0.000         ;
; clock                                                             ; 18.862 ; 0.000         ;
+-------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------+
; Slow 1100mV 0C Model Hold Summary                                                         ;
+-------------------------------------------------------------------+-------+---------------+
; Clock                                                             ; Slack ; End Point TNS ;
+-------------------------------------------------------------------+-------+---------------+
; altera_reserved_tck                                               ; 0.380 ; 0.000         ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 0.434 ; 0.000         ;
; clock                                                             ; 0.453 ; 0.000         ;
+-------------------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------+
; Slow 1100mV 0C Model Recovery Summary                                                      ;
+-------------------------------------------------------------------+--------+---------------+
; Clock                                                             ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------+--------+---------------+
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 6.159  ; 0.000         ;
; altera_reserved_tck                                               ; 14.306 ; 0.000         ;
+-------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------+
; Slow 1100mV 0C Model Removal Summary                                                      ;
+-------------------------------------------------------------------+-------+---------------+
; Clock                                                             ; Slack ; End Point TNS ;
+-------------------------------------------------------------------+-------+---------------+
; altera_reserved_tck                                               ; 1.093 ; 0.000         ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 1.254 ; 0.000         ;
+-------------------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary                                           ;
+-------------------------------------------------------------------+--------+---------------+
; Clock                                                             ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------+--------+---------------+
; pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]   ; 1.666  ; 0.000         ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 3.517  ; 0.000         ;
; clock                                                             ; 9.198  ; 0.000         ;
; altera_reserved_tck                                               ; 15.377 ; 0.000         ;
+-------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                  ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 2.459  ; 3.352  ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tms ; altera_reserved_tck ; 2.439  ; 2.947  ; Rise       ; altera_reserved_tck                                               ;
; KEY[*]              ; clock               ; -1.187 ; -0.772 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[0]             ; clock               ; -1.187 ; -0.772 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[1]             ; clock               ; -1.614 ; -1.167 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[2]             ; clock               ; -1.807 ; -1.486 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; -0.495 ; 0.803  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; -2.029 ; -1.481 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; -2.327 ; -1.753 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; -2.053 ; -1.365 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; -2.515 ; -2.066 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; -1.728 ; -0.749 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; -2.186 ; -1.378 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; -2.325 ; -1.868 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; -0.495 ; 0.803  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 0.231  ; 1.937  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; -2.012 ; -1.376 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; -0.583 ; 0.711  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; -1.913 ; -1.274 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; -2.270 ; -1.715 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; -2.002 ; -1.363 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; -0.281 ; 1.240  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; -2.088 ; -1.500 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; -1.810 ; -0.967 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; -2.018 ; -1.409 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; -0.790 ; 0.370  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; -1.978 ; -1.316 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; -2.267 ; -1.719 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; -2.050 ; -1.406 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 0.231  ; 1.937  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; -1.776 ; -1.114 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; -1.819 ; -1.063 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SW[*]               ; clock               ; -0.635 ; -0.043 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[0]              ; clock               ; -1.191 ; -0.606 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[1]              ; clock               ; -1.414 ; -0.812 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[2]              ; clock               ; -1.551 ; -1.181 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[3]              ; clock               ; -1.572 ; -1.156 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[4]              ; clock               ; -1.138 ; -0.697 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[5]              ; clock               ; -1.009 ; -0.504 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[6]              ; clock               ; -1.296 ; -0.979 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[7]              ; clock               ; -0.635 ; -0.043 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[8]              ; clock               ; -0.846 ; -0.463 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                 ;
+---------------------+---------------------+-------+-------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+-------+-------+------------+-------------------------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 0.953 ; 0.636 ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tms ; altera_reserved_tck ; 0.690 ; 0.443 ; Rise       ; altera_reserved_tck                                               ;
; KEY[*]              ; clock               ; 3.604 ; 3.342 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[0]             ; clock               ; 3.365 ; 3.024 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[1]             ; clock               ; 3.592 ; 3.148 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[2]             ; clock               ; 3.604 ; 3.342 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 4.337 ; 3.943 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 3.862 ; 3.374 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 4.153 ; 3.647 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 3.933 ; 3.367 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 4.337 ; 3.943 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 3.709 ; 3.006 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 4.087 ; 3.474 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 4.146 ; 3.733 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 2.579 ; 1.592 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 4.105 ; 3.617 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 3.869 ; 3.336 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 2.635 ; 1.599 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 3.771 ; 3.219 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 4.105 ; 3.616 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 3.863 ; 3.329 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 2.413 ; 1.251 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 3.922 ; 3.405 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 3.744 ; 3.110 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 3.878 ; 3.370 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 2.815 ; 1.875 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 3.837 ; 3.271 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 4.099 ; 3.617 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 3.906 ; 3.364 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 1.970 ; 0.704 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 3.655 ; 3.093 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 3.708 ; 3.065 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SW[*]               ; clock               ; 4.086 ; 3.850 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[0]              ; clock               ; 3.209 ; 2.770 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[1]              ; clock               ; 3.416 ; 2.972 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[2]              ; clock               ; 4.086 ; 3.850 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[3]              ; clock               ; 3.522 ; 3.159 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[4]              ; clock               ; 3.185 ; 2.925 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[5]              ; clock               ; 3.484 ; 3.200 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[6]              ; clock               ; 3.305 ; 2.938 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[7]              ; clock               ; 2.928 ; 2.398 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[8]              ; clock               ; 3.138 ; 2.845 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+-------+-------+------------+-------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                        ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 6.177  ; 6.214  ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tdo ; altera_reserved_tck ; 7.138  ; 7.208  ; Fall       ; altera_reserved_tck                                               ;
; HEX0[*]             ; clock               ; 16.244 ; 17.152 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[0]            ; clock               ; 14.069 ; 14.557 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[1]            ; clock               ; 14.928 ; 15.137 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[2]            ; clock               ; 16.183 ; 17.090 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[3]            ; clock               ; 13.618 ; 13.969 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[4]            ; clock               ; 15.134 ; 15.418 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[5]            ; clock               ; 16.244 ; 17.152 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[6]            ; clock               ; 14.823 ; 14.881 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX1[*]             ; clock               ; 15.906 ; 16.554 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[0]            ; clock               ; 15.213 ; 15.541 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[1]            ; clock               ; 14.217 ; 14.863 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[2]            ; clock               ; 15.866 ; 16.496 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[3]            ; clock               ; 15.906 ; 16.554 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[4]            ; clock               ; 15.099 ; 15.359 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[5]            ; clock               ; 14.735 ; 15.667 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[6]            ; clock               ; 13.511 ; 13.748 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX2[*]             ; clock               ; 14.601 ; 15.323 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[0]            ; clock               ; 14.601 ; 15.323 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[1]            ; clock               ; 13.957 ; 14.288 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[2]            ; clock               ; 13.269 ; 13.650 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[3]            ; clock               ; 13.707 ; 14.344 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[4]            ; clock               ; 13.734 ; 14.254 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[5]            ; clock               ; 13.657 ; 14.333 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[6]            ; clock               ; 12.988 ; 13.157 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX3[*]             ; clock               ; 14.161 ; 14.988 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[0]            ; clock               ; 13.914 ; 14.580 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[1]            ; clock               ; 14.060 ; 14.871 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[2]            ; clock               ; 13.212 ; 13.455 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[3]            ; clock               ; 13.828 ; 14.412 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[4]            ; clock               ; 13.117 ; 13.326 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[5]            ; clock               ; 14.161 ; 14.988 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[6]            ; clock               ; 13.562 ; 13.930 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 14.530 ; 15.594 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 13.901 ; 14.532 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 13.746 ; 14.506 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 14.530 ; 15.594 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 13.716 ; 14.405 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 13.703 ; 14.404 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 13.864 ; 14.545 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 13.610 ; 14.223 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 13.157 ; 13.321 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_E               ; clock               ; 20.866 ; 22.621 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RS              ; clock               ; 13.613 ; 13.925 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RW              ; clock               ; 13.719 ; 14.030 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LED9                ; clock               ; 15.746 ; 16.688 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]           ; clock               ; 16.329 ; 16.785 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]          ; clock               ; 16.329 ; 15.217 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]          ; clock               ; 14.653 ; 15.659 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]          ; clock               ; 13.556 ; 13.995 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]          ; clock               ; 14.797 ; 15.823 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]          ; clock               ; 14.902 ; 15.851 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]          ; clock               ; 15.423 ; 16.714 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]          ; clock               ; 15.119 ; 16.339 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]          ; clock               ; 14.016 ; 14.672 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]          ; clock               ; 14.398 ; 15.227 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]          ; clock               ; 14.001 ; 14.560 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]         ; clock               ; 15.433 ; 16.785 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]         ; clock               ; 14.237 ; 14.977 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]         ; clock               ; 14.224 ; 15.056 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]         ; clock               ; 13.759 ; 14.200 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]         ; clock               ; 13.142 ; 13.459 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]         ; clock               ; 13.350 ; 13.709 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]         ; clock               ; 13.342 ; 13.851 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]         ; clock               ; 12.822 ; 12.917 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]        ; clock               ; 16.807 ; 18.003 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0]       ; clock               ; 16.807 ; 18.003 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1]       ; clock               ; 15.032 ; 16.266 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]        ; clock               ; 13.394 ; 13.823 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0]       ; clock               ; 13.394 ; 13.823 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 15.080 ; 16.307 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 13.052 ; 13.366 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 13.918 ; 14.688 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 13.692 ; 14.418 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 13.791 ; 14.560 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 15.073 ; 16.223 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 13.925 ; 14.475 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 13.601 ; 14.184 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 13.491 ; 14.087 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 14.303 ; 15.203 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 13.278 ; 13.704 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 13.970 ; 14.800 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 15.080 ; 16.307 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 14.388 ; 15.250 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 13.952 ; 14.714 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 13.778 ; 14.403 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 14.403 ; 15.420 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]        ; clock               ; 13.811 ; 14.562 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0]       ; clock               ; 13.811 ; 14.562 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]        ; clock               ; 13.736 ; 14.352 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0]       ; clock               ; 13.736 ; 14.352 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 5.864  ; 5.887  ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tdo ; altera_reserved_tck ; 5.791  ; 5.843  ; Fall       ; altera_reserved_tck                                               ;
; HEX0[*]             ; clock               ; 12.020 ; 12.027 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[0]            ; clock               ; 12.488 ; 12.852 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[1]            ; clock               ; 12.088 ; 12.188 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[2]            ; clock               ; 13.184 ; 13.807 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[3]            ; clock               ; 12.050 ; 12.252 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[4]            ; clock               ; 12.277 ; 12.433 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[5]            ; clock               ; 13.247 ; 13.871 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[6]            ; clock               ; 12.020 ; 12.027 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX1[*]             ; clock               ; 12.009 ; 12.172 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[0]            ; clock               ; 12.348 ; 12.556 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[1]            ; clock               ; 12.567 ; 12.953 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[2]            ; clock               ; 12.901 ; 13.286 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[3]            ; clock               ; 12.990 ; 13.484 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[4]            ; clock               ; 12.264 ; 12.431 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[5]            ; clock               ; 13.027 ; 13.666 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[6]            ; clock               ; 12.009 ; 12.172 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX2[*]             ; clock               ; 11.550 ; 11.691 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[0]            ; clock               ; 13.003 ; 13.602 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[1]            ; clock               ; 12.417 ; 12.658 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[2]            ; clock               ; 11.762 ; 12.012 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[3]            ; clock               ; 12.114 ; 12.511 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[4]            ; clock               ; 12.172 ; 12.511 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[5]            ; clock               ; 12.074 ; 12.507 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[6]            ; clock               ; 11.550 ; 11.691 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX3[*]             ; clock               ; 11.673 ; 11.834 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[0]            ; clock               ; 12.329 ; 12.770 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[1]            ; clock               ; 12.437 ; 12.958 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[2]            ; clock               ; 11.741 ; 11.906 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[3]            ; clock               ; 12.268 ; 12.659 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[4]            ; clock               ; 11.673 ; 11.834 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[5]            ; clock               ; 12.530 ; 13.079 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[6]            ; clock               ; 12.075 ; 12.365 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 11.706 ; 11.784 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 12.350 ; 12.815 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 12.148 ; 12.615 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 12.826 ; 13.503 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 12.090 ; 12.485 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 12.109 ; 12.538 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 12.286 ; 12.759 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 12.024 ; 12.370 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 11.706 ; 11.784 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_E               ; clock               ; 13.804 ; 14.872 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RS              ; clock               ; 12.105 ; 12.316 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RW              ; clock               ; 12.202 ; 12.432 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LED9                ; clock               ; 12.864 ; 13.671 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]           ; clock               ; 11.400 ; 11.430 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]          ; clock               ; 14.371 ; 13.530 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]          ; clock               ; 13.001 ; 13.705 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]          ; clock               ; 12.043 ; 12.344 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]          ; clock               ; 13.119 ; 13.860 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]          ; clock               ; 13.267 ; 14.000 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]          ; clock               ; 13.703 ; 14.661 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]          ; clock               ; 13.400 ; 14.293 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]          ; clock               ; 12.436 ; 12.858 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]          ; clock               ; 12.768 ; 13.302 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]          ; clock               ; 12.438 ; 12.811 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]         ; clock               ; 13.696 ; 14.723 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]         ; clock               ; 12.613 ; 13.084 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]         ; clock               ; 12.608 ; 13.163 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]         ; clock               ; 12.274 ; 12.630 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]         ; clock               ; 11.680 ; 11.878 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]         ; clock               ; 11.894 ; 12.184 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]         ; clock               ; 11.814 ; 12.128 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]         ; clock               ; 11.400 ; 11.430 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]        ; clock               ; 13.402 ; 14.495 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0]       ; clock               ; 13.812 ; 14.826 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1]       ; clock               ; 13.402 ; 14.495 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]        ; clock               ; 11.860 ; 12.108 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0]       ; clock               ; 11.860 ; 12.108 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 11.606 ; 11.808 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 11.606 ; 11.808 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 12.352 ; 12.890 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 12.131 ; 12.624 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 12.219 ; 12.745 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 13.371 ; 14.204 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 12.366 ; 12.707 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 12.093 ; 12.551 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 11.943 ; 12.319 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 12.700 ; 13.377 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 11.801 ; 12.109 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 12.377 ; 12.956 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 13.336 ; 14.198 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 12.735 ; 13.255 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 12.367 ; 12.879 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 12.211 ; 12.631 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 12.747 ; 13.464 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]        ; clock               ; 12.223 ; 12.717 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0]       ; clock               ; 12.223 ; 12.717 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]        ; clock               ; 12.161 ; 12.528 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0]       ; clock               ; 12.161 ; 12.528 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                           ;
+---------------+------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+---------------+------------+--------+--------+------------+-------------------------------------------------------------------+
; LCD_DQ[*]     ; clock      ; 13.903 ; 13.905 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]    ; clock      ; 14.784 ; 14.798 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]    ; clock      ; 14.641 ; 14.655 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]    ; clock      ; 14.643 ; 14.645 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]    ; clock      ; 13.903 ; 13.905 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]    ; clock      ; 13.996 ; 13.998 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]    ; clock      ; 14.183 ; 14.185 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]    ; clock      ; 14.185 ; 14.187 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]    ; clock      ; 14.245 ; 14.261 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]     ; clock      ; 14.367 ; 14.369 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]    ; clock      ; 16.272 ; 16.288 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]    ; clock      ; 15.909 ; 15.923 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]    ; clock      ; 15.933 ; 15.935 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]    ; clock      ; 16.023 ; 16.038 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]    ; clock      ; 15.983 ; 15.999 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]    ; clock      ; 15.816 ; 15.830 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]    ; clock      ; 15.833 ; 15.835 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]    ; clock      ; 15.901 ; 15.916 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]    ; clock      ; 15.911 ; 15.927 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]   ; clock      ; 15.660 ; 15.674 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]   ; clock      ; 15.686 ; 15.688 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]   ; clock      ; 15.721 ; 15.736 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]   ; clock      ; 15.726 ; 15.742 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]   ; clock      ; 14.661 ; 14.676 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]   ; clock      ; 14.674 ; 14.690 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]   ; clock      ; 14.515 ; 14.529 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]   ; clock      ; 14.367 ; 14.369 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]  ; clock      ; 15.024 ; 15.095 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0] ; clock      ; 15.802 ; 15.873 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1] ; clock      ; 15.024 ; 15.095 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]  ; clock      ; 14.757 ; 14.771 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0] ; clock      ; 14.757 ; 14.771 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]     ; clock      ; 15.835 ; 15.849 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]    ; clock      ; 16.744 ; 16.759 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]    ; clock      ; 16.748 ; 16.764 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]    ; clock      ; 16.421 ; 16.435 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]    ; clock      ; 16.436 ; 16.438 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]    ; clock      ; 16.499 ; 16.514 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]    ; clock      ; 16.506 ; 16.522 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]    ; clock      ; 16.374 ; 16.388 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]    ; clock      ; 16.399 ; 16.401 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]    ; clock      ; 16.423 ; 16.438 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]    ; clock      ; 16.430 ; 16.446 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]   ; clock      ; 16.187 ; 16.201 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]   ; clock      ; 16.211 ; 16.213 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]   ; clock      ; 16.142 ; 16.157 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]   ; clock      ; 16.254 ; 16.270 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]   ; clock      ; 15.835 ; 15.849 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]   ; clock      ; 15.860 ; 15.862 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]  ; clock      ; 14.726 ; 14.728 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0] ; clock      ; 14.726 ; 14.728 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]  ; clock      ; 14.187 ; 14.202 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0] ; clock      ; 14.187 ; 14.202 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+--------+--------+------------+-------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                   ;
+---------------+------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+---------------+------------+--------+--------+------------+-------------------------------------------------------------------+
; LCD_DQ[*]     ; clock      ; 12.403 ; 12.403 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]    ; clock      ; 13.186 ; 13.198 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]    ; clock      ; 13.051 ; 13.063 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]    ; clock      ; 13.053 ; 13.053 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]    ; clock      ; 12.403 ; 12.403 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]    ; clock      ; 12.485 ; 12.485 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]    ; clock      ; 12.652 ; 12.652 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]    ; clock      ; 12.659 ; 12.659 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]    ; clock      ; 12.716 ; 12.730 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]     ; clock      ; 12.777 ; 12.777 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]    ; clock      ; 14.502 ; 14.516 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]    ; clock      ; 14.174 ; 14.186 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]    ; clock      ; 14.199 ; 14.199 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]    ; clock      ; 14.280 ; 14.293 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]    ; clock      ; 14.249 ; 14.263 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]    ; clock      ; 14.086 ; 14.098 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]    ; clock      ; 14.106 ; 14.106 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]    ; clock      ; 14.173 ; 14.186 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]    ; clock      ; 14.183 ; 14.197 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]   ; clock      ; 13.945 ; 13.957 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]   ; clock      ; 13.972 ; 13.972 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]   ; clock      ; 14.008 ; 14.021 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]   ; clock      ; 14.012 ; 14.026 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]   ; clock      ; 13.036 ; 13.049 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]   ; clock      ; 13.049 ; 13.063 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]   ; clock      ; 12.895 ; 12.907 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]   ; clock      ; 12.777 ; 12.777 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]  ; clock      ; 13.386 ; 13.455 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0] ; clock      ; 14.040 ; 14.109 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1] ; clock      ; 13.386 ; 13.455 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]  ; clock      ; 13.080 ; 13.092 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0] ; clock      ; 13.080 ; 13.092 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]     ; clock      ; 14.079 ; 14.091 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]    ; clock      ; 14.907 ; 14.920 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]    ; clock      ; 14.911 ; 14.925 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]    ; clock      ; 14.604 ; 14.616 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]    ; clock      ; 14.619 ; 14.619 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]    ; clock      ; 14.684 ; 14.697 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]    ; clock      ; 14.690 ; 14.704 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]    ; clock      ; 14.563 ; 14.575 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]    ; clock      ; 14.588 ; 14.588 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]    ; clock      ; 14.612 ; 14.625 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]    ; clock      ; 14.619 ; 14.633 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]   ; clock      ; 14.380 ; 14.392 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]   ; clock      ; 14.405 ; 14.405 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]   ; clock      ; 14.355 ; 14.368 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]   ; clock      ; 14.448 ; 14.462 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]   ; clock      ; 14.079 ; 14.091 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]   ; clock      ; 14.104 ; 14.104 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]  ; clock      ; 13.055 ; 13.055 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0] ; clock      ; 13.055 ; 13.055 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]  ; clock      ; 12.659 ; 12.672 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0] ; clock      ; 12.659 ; 12.672 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+--------+--------+------------+-------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                   ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+
; LCD_DQ[*]     ; clock      ; 14.033    ; 14.031    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]    ; clock      ; 15.133    ; 15.119    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]    ; clock      ; 14.976    ; 14.962    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]    ; clock      ; 14.927    ; 14.925    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]    ; clock      ; 14.033    ; 14.031    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]    ; clock      ; 14.146    ; 14.144    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]    ; clock      ; 14.371    ; 14.369    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]    ; clock      ; 14.368    ; 14.366    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]    ; clock      ; 14.447    ; 14.431    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]     ; clock      ; 14.772    ; 14.770    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]    ; clock      ; 17.376    ; 17.360    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]    ; clock      ; 16.892    ; 16.878    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]    ; clock      ; 16.904    ; 16.902    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]    ; clock      ; 17.012    ; 16.997    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]    ; clock      ; 16.970    ; 16.954    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]    ; clock      ; 16.795    ; 16.781    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]    ; clock      ; 16.792    ; 16.790    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]    ; clock      ; 16.879    ; 16.864    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]    ; clock      ; 16.892    ; 16.876    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]   ; clock      ; 16.571    ; 16.557    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]   ; clock      ; 16.583    ; 16.581    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]   ; clock      ; 16.633    ; 16.618    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]   ; clock      ; 16.639    ; 16.623    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]   ; clock      ; 15.152    ; 15.137    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]   ; clock      ; 15.166    ; 15.150    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]   ; clock      ; 14.996    ; 14.982    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]   ; clock      ; 14.772    ; 14.770    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]  ; clock      ; 15.883    ; 15.812    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0] ; clock      ; 16.978    ; 16.907    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1] ; clock      ; 15.883    ; 15.812    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]  ; clock      ; 15.458    ; 15.444    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0] ; clock      ; 15.458    ; 15.444    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]     ; clock      ; 16.906    ; 16.892    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]    ; clock      ; 18.138    ; 18.123    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]    ; clock      ; 18.141    ; 18.125    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]    ; clock      ; 17.713    ; 17.699    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]    ; clock      ; 17.714    ; 17.712    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]    ; clock      ; 17.792    ; 17.777    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]    ; clock      ; 17.801    ; 17.785    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]    ; clock      ; 17.663    ; 17.649    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]    ; clock      ; 17.675    ; 17.673    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]    ; clock      ; 17.712    ; 17.697    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]    ; clock      ; 17.720    ; 17.704    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]   ; clock      ; 17.373    ; 17.359    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]   ; clock      ; 17.384    ; 17.382    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]   ; clock      ; 17.307    ; 17.292    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]   ; clock      ; 17.441    ; 17.425    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]   ; clock      ; 16.906    ; 16.892    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]   ; clock      ; 16.921    ; 16.919    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]  ; clock      ; 15.386    ; 15.384    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0] ; clock      ; 15.386    ; 15.384    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]  ; clock      ; 14.427    ; 14.412    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0] ; clock      ; 14.427    ; 14.412    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                        ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                   ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+
; LCD_DQ[*]     ; clock      ; 12.477    ; 12.477    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]    ; clock      ; 13.421    ; 13.409    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]    ; clock      ; 13.270    ; 13.258    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]    ; clock      ; 13.201    ; 13.201    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]    ; clock      ; 12.477    ; 12.477    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]    ; clock      ; 12.555    ; 12.555    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]    ; clock      ; 12.765    ; 12.765    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]    ; clock      ; 12.776    ; 12.776    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]    ; clock      ; 12.842    ; 12.828    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]     ; clock      ; 12.995    ; 12.995    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]    ; clock      ; 15.333    ; 15.319    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]    ; clock      ; 14.895    ; 14.883    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]    ; clock      ; 14.907    ; 14.907    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]    ; clock      ; 15.003    ; 14.990    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]    ; clock      ; 14.974    ; 14.960    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]    ; clock      ; 14.806    ; 14.794    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]    ; clock      ; 14.805    ; 14.805    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]    ; clock      ; 14.892    ; 14.879    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]    ; clock      ; 14.904    ; 14.890    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]   ; clock      ; 14.605    ; 14.593    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]   ; clock      ; 14.618    ; 14.618    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]   ; clock      ; 14.668    ; 14.655    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]   ; clock      ; 14.674    ; 14.660    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]   ; clock      ; 13.322    ; 13.309    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]   ; clock      ; 13.336    ; 13.322    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]   ; clock      ; 13.160    ; 13.148    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]   ; clock      ; 12.995    ; 12.995    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]  ; clock      ; 14.114    ; 14.045    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0] ; clock      ; 14.940    ; 14.871    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1] ; clock      ; 14.114    ; 14.045    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]  ; clock      ; 13.501    ; 13.489    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0] ; clock      ; 13.501    ; 13.489    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]     ; clock      ; 14.853    ; 14.841    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]    ; clock      ; 15.974    ; 15.961    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]    ; clock      ; 15.978    ; 15.964    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]    ; clock      ; 15.580    ; 15.568    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]    ; clock      ; 15.582    ; 15.582    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]    ; clock      ; 15.660    ; 15.647    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]    ; clock      ; 15.669    ; 15.655    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]    ; clock      ; 15.536    ; 15.524    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]    ; clock      ; 15.549    ; 15.549    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]    ; clock      ; 15.586    ; 15.573    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]    ; clock      ; 15.594    ; 15.580    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]   ; clock      ; 15.227    ; 15.215    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]   ; clock      ; 15.238    ; 15.238    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]   ; clock      ; 15.216    ; 15.203    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]   ; clock      ; 15.296    ; 15.282    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]   ; clock      ; 14.853    ; 14.841    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]   ; clock      ; 14.867    ; 14.867    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]  ; clock      ; 13.433    ; 13.433    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0] ; clock      ; 13.433    ; 13.433    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]  ; clock      ; 12.815    ; 12.802    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0] ; clock      ; 12.815    ; 12.802    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+


----------------
; MTBF Summary ;
----------------
Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

Number of Synchronizer Chains Found: 5
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
Worst Case Available Settling Time: 17.419 ns

Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
  - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 2.4
Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
  - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 17.8



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Synchronizer Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+------------------------+-------------------------+
; Source Node                                                                                                                                                                                           ; Synchronization Node                                                                                                                                                                                                                                                                                                                                                          ; Worst-Case MTBF (Years) ; Typical MTBF (Years)   ; Included in Design MTBF ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+------------------------+-------------------------+
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                        ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1 ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                        ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1 ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
;                                                                                                                                                                                                       ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1                                                                                                                            ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; StepperMotorControl_CPU:cpu|hbreak_enabled                                                                                                                                                            ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1       ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|monitor_ready ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1       ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+------------------------+-------------------------+


Synchronizer Chain #1: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                        ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                        ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                        ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                           ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                         ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                            ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                                    ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                                    ; 17.419                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                       ; 3.75                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                                    ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                            ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                           ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                              ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                             ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                 ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                               ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                       ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1  ;                        ;              ;                  ; 8.772        ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|dreg[0] ;                        ;              ;                  ; 8.647        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #2: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                        ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                        ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                        ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                           ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                         ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                            ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                                    ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                                    ; 17.481                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                       ; 3.75                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                                    ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                            ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                           ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                              ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                             ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                 ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                               ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                       ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1  ;                        ;              ;                  ; 8.854        ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|dreg[0] ;                        ;              ;                  ; 8.627        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #3: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ;                                                                                                                                                                                                                                                    ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                             ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                             ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                             ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                              ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                 ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                         ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                         ; 17.788                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                            ; 12.5                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                         ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                   ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Synchronization Clock                                                                                                                                                                                                                                ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                   ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Asynchronous Source                                                                                                                                                                                                                                  ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                            ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1  ;                        ;              ;                  ; 8.903        ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0] ;                        ;              ;                  ; 8.885        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #4: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; StepperMotorControl_CPU:cpu|hbreak_enabled                                                                                                                                                                                                                                                                                                                              ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                  ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                     ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                   ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                              ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                              ; 61.819                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                 ; 12.5                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                        ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                     ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                      ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                       ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|hbreak_enabled                                                                                                                                                                                                                                                                                                                               ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                 ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1  ;                        ;              ;                  ; 30.992       ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|dreg[0] ;                        ;              ;                  ; 30.827       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #5: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|monitor_ready                                                                                                                                                                   ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                  ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                     ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                   ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                              ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                              ; 62.280                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                 ; 12.5                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                        ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                     ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                      ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                       ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|monitor_ready                                                                                                                                                                    ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                 ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1  ;                        ;              ;                  ; 31.462       ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ;                        ;              ;                  ; 30.818       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



+--------------------------------------------------------------------------------------------+
; Fast 1100mV 85C Model Setup Summary                                                        ;
+-------------------------------------------------------------------+--------+---------------+
; Clock                                                             ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------+--------+---------------+
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 6.201  ; 0.000         ;
; altera_reserved_tck                                               ; 14.937 ; 0.000         ;
; clock                                                             ; 19.450 ; 0.000         ;
+-------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------+
; Fast 1100mV 85C Model Hold Summary                                                        ;
+-------------------------------------------------------------------+-------+---------------+
; Clock                                                             ; Slack ; End Point TNS ;
+-------------------------------------------------------------------+-------+---------------+
; altera_reserved_tck                                               ; 0.109 ; 0.000         ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 0.178 ; 0.000         ;
; clock                                                             ; 0.240 ; 0.000         ;
+-------------------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------+
; Fast 1100mV 85C Model Recovery Summary                                                     ;
+-------------------------------------------------------------------+--------+---------------+
; Clock                                                             ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------+--------+---------------+
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 7.509  ; 0.000         ;
; altera_reserved_tck                                               ; 15.676 ; 0.000         ;
+-------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------+
; Fast 1100mV 85C Model Removal Summary                                                     ;
+-------------------------------------------------------------------+-------+---------------+
; Clock                                                             ; Slack ; End Point TNS ;
+-------------------------------------------------------------------+-------+---------------+
; altera_reserved_tck                                               ; 0.484 ; 0.000         ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 0.671 ; 0.000         ;
+-------------------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------+
; Fast 1100mV 85C Model Minimum Pulse Width Summary                                          ;
+-------------------------------------------------------------------+--------+---------------+
; Clock                                                             ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------+--------+---------------+
; pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]   ; 1.666  ; 0.000         ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 3.888  ; 0.000         ;
; clock                                                             ; 9.425  ; 0.000         ;
; altera_reserved_tck                                               ; 15.347 ; 0.000         ;
+-------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                  ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 1.302  ; 2.537  ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tms ; altera_reserved_tck ; 1.246  ; 2.282  ; Rise       ; altera_reserved_tck                                               ;
; KEY[*]              ; clock               ; -0.356 ; -0.080 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[0]             ; clock               ; -0.356 ; -0.080 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[1]             ; clock               ; -0.571 ; -0.296 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[2]             ; clock               ; -0.665 ; -0.430 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 0.196  ; 1.724  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; -0.984 ; -0.070 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; -1.124 ; -0.195 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; -0.911 ; 0.135  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; -1.279 ; -0.442 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; -0.660 ; 0.550  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; -0.909 ; 0.177  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; -1.125 ; -0.283 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 0.196  ; 1.724  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 0.679  ; 2.556  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; -0.920 ; 0.026  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 0.151  ; 1.685  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; -0.957 ; 0.000  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; -1.105 ; -0.225 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; -0.903 ; 0.047  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 0.352  ; 2.077  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; -1.003 ; -0.096 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; -0.715 ; 0.405  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; -0.931 ; 0.009  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 0.011  ; 1.445  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; -0.931 ; 0.034  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; -1.088 ; -0.215 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; -0.964 ; -0.011 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 0.679  ; 2.556  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; -0.836 ; 0.158  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; -0.784 ; 0.264  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SW[*]               ; clock               ; 0.013  ; 0.546  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[0]              ; clock               ; -0.324 ; 0.046  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[1]              ; clock               ; -0.444 ; -0.082 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[2]              ; clock               ; -0.599 ; -0.332 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[3]              ; clock               ; -0.538 ; -0.277 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[4]              ; clock               ; -0.320 ; -0.045 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[5]              ; clock               ; -0.204 ; 0.156  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[6]              ; clock               ; -0.346 ; 0.000  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[7]              ; clock               ; 0.013  ; 0.546  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[8]              ; clock               ; -0.181 ; 0.115  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                  ;
+---------------------+---------------------+-------+--------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+-------+--------+------------+-------------------------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 0.427 ; -0.262 ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tms ; altera_reserved_tck ; 0.392 ; -0.324 ; Rise       ; altera_reserved_tck                                               ;
; KEY[*]              ; clock               ; 1.499 ; 1.303  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[0]             ; clock               ; 1.325 ; 1.060  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[1]             ; clock               ; 1.459 ; 1.198  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[2]             ; clock               ; 1.499 ; 1.303  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 2.079 ; 1.272  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 1.794 ; 0.915  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 1.929 ; 1.038  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 1.754 ; 0.788  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 2.079 ; 1.272  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 1.577 ; 0.546  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 1.780 ; 0.832  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 1.926 ; 1.102  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 0.785 ; -0.527 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 1.911 ; 1.063  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 1.745 ; 0.850  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 0.811 ; -0.548 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 1.775 ; 0.858  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 1.911 ; 1.063  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 1.733 ; 0.836  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 0.662 ; -0.803 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 1.810 ; 0.935  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 1.601 ; 0.612  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 1.758 ; 0.869  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 0.935 ; -0.343 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 1.758 ; 0.843  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 1.894 ; 1.050  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 1.787 ; 0.884  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 0.374 ; -1.198 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 1.675 ; 0.734  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 1.628 ; 0.641  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SW[*]               ; clock               ; 1.726 ; 1.584  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[0]              ; clock               ; 1.222 ; 0.933  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[1]              ; clock               ; 1.330 ; 1.062  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[2]              ; clock               ; 1.726 ; 1.584  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[3]              ; clock               ; 1.415 ; 1.176  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[4]              ; clock               ; 1.250 ; 1.035  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[5]              ; clock               ; 1.394 ; 1.176  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[6]              ; clock               ; 1.275 ; 1.057  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[7]              ; clock               ; 0.919 ; 0.538  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[8]              ; clock               ; 1.200 ; 1.001  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+-------+--------+------------+-------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                        ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 3.409  ; 3.461  ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tdo ; altera_reserved_tck ; 4.504  ; 4.566  ; Fall       ; altera_reserved_tck                                               ;
; HEX0[*]             ; clock               ; 8.684  ; 9.639  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[0]            ; clock               ; 7.475  ; 8.090  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[1]            ; clock               ; 7.566  ; 7.902  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[2]            ; clock               ; 8.626  ; 9.584  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[3]            ; clock               ; 7.106  ; 7.543  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[4]            ; clock               ; 7.774  ; 8.188  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[5]            ; clock               ; 8.684  ; 9.639  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[6]            ; clock               ; 7.492  ; 7.718  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX1[*]             ; clock               ; 8.353  ; 9.099  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[0]            ; clock               ; 7.854  ; 8.297  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[1]            ; clock               ; 7.535  ; 8.226  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[2]            ; clock               ; 8.271  ; 8.955  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[3]            ; clock               ; 8.353  ; 9.099  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[4]            ; clock               ; 7.703  ; 8.089  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[5]            ; clock               ; 7.966  ; 8.941  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[6]            ; clock               ; 6.981  ; 7.341  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX2[*]             ; clock               ; 7.986  ; 8.673  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[0]            ; clock               ; 7.986  ; 8.673  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[1]            ; clock               ; 7.459  ; 7.786  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[2]            ; clock               ; 7.236  ; 7.605  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[3]            ; clock               ; 7.549  ; 8.155  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[4]            ; clock               ; 7.566  ; 8.053  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[5]            ; clock               ; 7.551  ; 8.174  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[6]            ; clock               ; 6.982  ; 7.213  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX3[*]             ; clock               ; 7.857  ; 8.608  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[0]            ; clock               ; 7.633  ; 8.244  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[1]            ; clock               ; 7.738  ; 8.466  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[2]            ; clock               ; 7.128  ; 7.376  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[3]            ; clock               ; 7.610  ; 8.152  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[4]            ; clock               ; 7.009  ; 7.235  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[5]            ; clock               ; 7.857  ; 8.608  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[6]            ; clock               ; 7.338  ; 7.726  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 8.128  ; 9.068  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 7.617  ; 8.215  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 7.634  ; 8.323  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 8.128  ; 9.068  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 7.585  ; 8.215  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 7.520  ; 8.152  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 7.669  ; 8.307  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 7.485  ; 8.012  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 7.074  ; 7.262  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_E               ; clock               ; 10.859 ; 12.425 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RS              ; clock               ; 7.343  ; 7.683  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RW              ; clock               ; 7.322  ; 7.625  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LED9                ; clock               ; 8.313  ; 9.160  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]           ; clock               ; 9.493  ; 9.953  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]          ; clock               ; 9.493  ; 8.504  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]          ; clock               ; 8.217  ; 9.115  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]          ; clock               ; 7.358  ; 7.760  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]          ; clock               ; 8.322  ; 9.251  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]          ; clock               ; 8.290  ; 9.158  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]          ; clock               ; 8.740  ; 9.902  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]          ; clock               ; 8.493  ; 9.576  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]          ; clock               ; 7.664  ; 8.229  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]          ; clock               ; 7.970  ; 8.674  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]          ; clock               ; 7.625  ; 8.132  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]         ; clock               ; 8.745  ; 9.953  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]         ; clock               ; 7.809  ; 8.456  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]         ; clock               ; 7.826  ; 8.545  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]         ; clock               ; 7.435  ; 7.858  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]         ; clock               ; 7.062  ; 7.374  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]         ; clock               ; 7.207  ; 7.594  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]         ; clock               ; 7.295  ; 7.785  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]         ; clock               ; 6.827  ; 6.947  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]        ; clock               ; 8.963  ; 10.066 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0]       ; clock               ; 8.963  ; 10.066 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1]       ; clock               ; 8.246  ; 9.367  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]        ; clock               ; 7.262  ; 7.666  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0]       ; clock               ; 7.262  ; 7.666  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 8.496  ; 9.571  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 7.039  ; 7.326  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 7.697  ; 8.396  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 7.574  ; 8.237  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 7.647  ; 8.345  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 8.469  ; 9.506  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 7.641  ; 8.126  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 7.438  ; 7.983  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 7.431  ; 7.943  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 7.929  ; 8.747  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 7.152  ; 7.546  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 7.761  ; 8.510  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 8.496  ; 9.571  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 7.956  ; 8.691  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 7.662  ; 8.308  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 7.549  ; 8.074  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 8.015  ; 8.915  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]        ; clock               ; 7.659  ; 8.346  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0]       ; clock               ; 7.659  ; 8.346  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]        ; clock               ; 7.564  ; 8.100  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0]       ; clock               ; 7.564  ; 8.100  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                              ;
+---------------------+---------------------+-------+-------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+-------+-------+------------+-------------------------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 3.300 ; 3.346 ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tdo ; altera_reserved_tck ; 3.817 ; 3.875 ; Fall       ; altera_reserved_tck                                               ;
; HEX0[*]             ; clock               ; 6.233 ; 6.433 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[0]            ; clock               ; 6.740 ; 7.272 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[1]            ; clock               ; 6.281 ; 6.545 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[2]            ; clock               ; 7.216 ; 7.968 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[3]            ; clock               ; 6.383 ; 6.724 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[4]            ; clock               ; 6.473 ; 6.799 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[5]            ; clock               ; 7.275 ; 8.026 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[6]            ; clock               ; 6.233 ; 6.433 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX1[*]             ; clock               ; 6.311 ; 6.625 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[0]            ; clock               ; 6.544 ; 6.896 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[1]            ; clock               ; 6.747 ; 7.250 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[2]            ; clock               ; 6.888 ; 7.393 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[3]            ; clock               ; 7.011 ; 7.646 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[4]            ; clock               ; 6.418 ; 6.729 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[5]            ; clock               ; 7.140 ; 7.906 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[6]            ; clock               ; 6.311 ; 6.625 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX2[*]             ; clock               ; 6.339 ; 6.549 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[0]            ; clock               ; 7.254 ; 7.848 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[1]            ; clock               ; 6.770 ; 7.046 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[2]            ; clock               ; 6.535 ; 6.805 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[3]            ; clock               ; 6.787 ; 7.211 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[4]            ; clock               ; 6.827 ; 7.185 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[5]            ; clock               ; 6.794 ; 7.231 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[6]            ; clock               ; 6.339 ; 6.549 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX3[*]             ; clock               ; 6.362 ; 6.557 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[0]            ; clock               ; 6.887 ; 7.341 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[1]            ; clock               ; 6.959 ; 7.472 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[2]            ; clock               ; 6.456 ; 6.654 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[3]            ; clock               ; 6.869 ; 7.274 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[4]            ; clock               ; 6.362 ; 6.557 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[5]            ; clock               ; 7.070 ; 7.605 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[6]            ; clock               ; 6.664 ; 6.989 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 6.414 ; 6.554 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 6.894 ; 7.372 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 6.856 ; 7.329 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 7.289 ; 7.950 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 6.788 ; 7.199 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 6.758 ; 7.186 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 6.916 ; 7.397 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 6.726 ; 7.069 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 6.414 ; 6.554 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_E               ; clock               ; 7.649 ; 8.650 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RS              ; clock               ; 6.650 ; 6.911 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RW              ; clock               ; 6.641 ; 6.908 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LED9                ; clock               ; 6.991 ; 7.742 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]           ; clock               ; 6.194 ; 6.284 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]          ; clock               ; 8.486 ; 7.693 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]          ; clock               ; 7.413 ; 8.097 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]          ; clock               ; 6.659 ; 6.970 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]          ; clock               ; 7.502 ; 8.224 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]          ; clock               ; 7.513 ; 8.228 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]          ; clock               ; 7.898 ; 8.826 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]          ; clock               ; 7.656 ; 8.505 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]          ; clock               ; 6.920 ; 7.338 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]          ; clock               ; 7.180 ; 7.681 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]          ; clock               ; 6.897 ; 7.281 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]         ; clock               ; 7.893 ; 8.863 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]         ; clock               ; 7.038 ; 7.506 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]         ; clock               ; 7.048 ; 7.570 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]         ; clock               ; 6.764 ; 7.135 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]         ; clock               ; 6.391 ; 6.620 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]         ; clock               ; 6.547 ; 6.885 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]         ; clock               ; 6.574 ; 6.919 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]         ; clock               ; 6.194 ; 6.284 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]        ; clock               ; 7.482 ; 8.506 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0]       ; clock               ; 7.575 ; 8.533 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1]       ; clock               ; 7.482 ; 8.506 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]        ; clock               ; 6.544 ; 6.825 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0]       ; clock               ; 6.544 ; 6.825 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 6.374 ; 6.593 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 6.374 ; 6.593 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 6.951 ; 7.483 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 6.828 ; 7.323 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 6.895 ; 7.416 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 7.635 ; 8.439 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 6.904 ; 7.250 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 6.741 ; 7.191 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 6.691 ; 7.047 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 7.162 ; 7.809 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 6.478 ; 6.790 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 6.997 ; 7.565 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 7.634 ; 8.449 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 7.151 ; 7.654 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 6.903 ; 7.369 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 6.806 ; 7.197 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 7.215 ; 7.900 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]        ; clock               ; 6.892 ; 7.383 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0]       ; clock               ; 6.892 ; 7.383 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]        ; clock               ; 6.802 ; 7.160 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0]       ; clock               ; 6.802 ; 7.160 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+-------+-------+------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                         ;
+---------------+------------+-------+-------+------------+-------------------------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                   ;
+---------------+------------+-------+-------+------------+-------------------------------------------------------------------+
; LCD_DQ[*]     ; clock      ; 7.336 ; 7.334 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]    ; clock      ; 7.845 ; 7.859 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]    ; clock      ; 7.770 ; 7.784 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]    ; clock      ; 7.778 ; 7.776 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]    ; clock      ; 7.336 ; 7.334 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]    ; clock      ; 7.366 ; 7.364 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]    ; clock      ; 7.498 ; 7.496 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]    ; clock      ; 7.515 ; 7.513 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]    ; clock      ; 7.542 ; 7.558 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]     ; clock      ; 7.782 ; 7.780 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]    ; clock      ; 9.017 ; 9.033 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]    ; clock      ; 8.783 ; 8.797 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]    ; clock      ; 8.807 ; 8.805 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]    ; clock      ; 8.855 ; 8.871 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]    ; clock      ; 8.836 ; 8.852 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]    ; clock      ; 8.690 ; 8.704 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]    ; clock      ; 8.707 ; 8.705 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]    ; clock      ; 8.763 ; 8.779 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]    ; clock      ; 8.762 ; 8.778 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]   ; clock      ; 8.624 ; 8.638 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]   ; clock      ; 8.649 ; 8.647 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]   ; clock      ; 8.671 ; 8.687 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]   ; clock      ; 8.668 ; 8.684 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]   ; clock      ; 7.950 ; 7.966 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]   ; clock      ; 7.955 ; 7.971 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]   ; clock      ; 7.866 ; 7.880 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]   ; clock      ; 7.782 ; 7.780 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]  ; clock      ; 8.027 ; 8.105 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0] ; clock      ; 8.569 ; 8.648 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1] ; clock      ; 8.027 ; 8.105 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]  ; clock      ; 8.048 ; 8.062 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0] ; clock      ; 8.048 ; 8.062 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]     ; clock      ; 8.765 ; 8.779 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]    ; clock      ; 9.357 ; 9.373 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]    ; clock      ; 9.353 ; 9.369 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]    ; clock      ; 9.165 ; 9.179 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]    ; clock      ; 9.178 ; 9.176 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]    ; clock      ; 9.230 ; 9.246 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]    ; clock      ; 9.227 ; 9.243 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]    ; clock      ; 9.102 ; 9.116 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]    ; clock      ; 9.127 ; 9.125 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]    ; clock      ; 9.137 ; 9.153 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]    ; clock      ; 9.134 ; 9.150 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]   ; clock      ; 8.997 ; 9.011 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]   ; clock      ; 9.021 ; 9.019 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]   ; clock      ; 8.975 ; 8.991 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]   ; clock      ; 9.040 ; 9.056 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]   ; clock      ; 8.765 ; 8.779 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]   ; clock      ; 8.786 ; 8.784 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]  ; clock      ; 8.012 ; 8.010 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0] ; clock      ; 8.012 ; 8.010 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]  ; clock      ; 7.629 ; 7.645 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0] ; clock      ; 7.629 ; 7.645 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+-------+-------+------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                   ;
+---------------+------------+-------+-------+------------+-------------------------------------------------------------------+
; LCD_DQ[*]     ; clock      ; 6.673 ; 6.671 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]    ; clock      ; 7.129 ; 7.143 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]    ; clock      ; 7.052 ; 7.066 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]    ; clock      ; 7.062 ; 7.060 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]    ; clock      ; 6.673 ; 6.671 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]    ; clock      ; 6.700 ; 6.698 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]    ; clock      ; 6.820 ; 6.818 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]    ; clock      ; 6.839 ; 6.837 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]    ; clock      ; 6.865 ; 6.881 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]     ; clock      ; 7.043 ; 7.041 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]    ; clock      ; 8.176 ; 8.192 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]    ; clock      ; 7.960 ; 7.974 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]    ; clock      ; 7.985 ; 7.983 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]    ; clock      ; 8.031 ; 8.047 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]    ; clock      ; 8.014 ; 8.030 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]    ; clock      ; 7.872 ; 7.886 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]    ; clock      ; 7.890 ; 7.888 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]    ; clock      ; 7.946 ; 7.962 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]    ; clock      ; 7.945 ; 7.961 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]   ; clock      ; 7.811 ; 7.825 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]   ; clock      ; 7.836 ; 7.834 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]   ; clock      ; 7.859 ; 7.875 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]   ; clock      ; 7.856 ; 7.872 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]   ; clock      ; 7.192 ; 7.208 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]   ; clock      ; 7.198 ; 7.214 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]   ; clock      ; 7.108 ; 7.122 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]   ; clock      ; 7.043 ; 7.041 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]  ; clock      ; 7.274 ; 7.351 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0] ; clock      ; 7.726 ; 7.804 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1] ; clock      ; 7.274 ; 7.351 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]  ; clock      ; 7.246 ; 7.260 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0] ; clock      ; 7.246 ; 7.260 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]     ; clock      ; 7.922 ; 7.936 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]    ; clock      ; 8.466 ; 8.482 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]    ; clock      ; 8.462 ; 8.478 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]    ; clock      ; 8.282 ; 8.296 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]    ; clock      ; 8.296 ; 8.294 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]    ; clock      ; 8.348 ; 8.364 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]    ; clock      ; 8.345 ; 8.361 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]    ; clock      ; 8.225 ; 8.239 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]    ; clock      ; 8.250 ; 8.248 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]    ; clock      ; 8.261 ; 8.277 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]    ; clock      ; 8.258 ; 8.274 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]   ; clock      ; 8.123 ; 8.137 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]   ; clock      ; 8.147 ; 8.145 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]   ; clock      ; 8.109 ; 8.125 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]   ; clock      ; 8.167 ; 8.183 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]   ; clock      ; 7.922 ; 7.936 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]   ; clock      ; 7.943 ; 7.941 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]  ; clock      ; 7.217 ; 7.215 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0] ; clock      ; 7.217 ; 7.215 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]  ; clock      ; 6.935 ; 6.951 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0] ; clock      ; 6.935 ; 6.951 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+-------+-------+------------+-------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                   ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+
; LCD_DQ[*]     ; clock      ; 7.513     ; 7.515     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]    ; clock      ; 8.212     ; 8.198     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]    ; clock      ; 8.118     ; 8.104     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]    ; clock      ; 8.077     ; 8.079     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]    ; clock      ; 7.513     ; 7.515     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]    ; clock      ; 7.534     ; 7.536     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]    ; clock      ; 7.708     ; 7.710     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]    ; clock      ; 7.721     ; 7.723     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]    ; clock      ; 7.768     ; 7.752     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]     ; clock      ; 8.162     ; 8.164     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]    ; clock      ; 9.999     ; 9.983     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]    ; clock      ; 9.663     ; 9.649     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]    ; clock      ; 9.671     ; 9.673     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]    ; clock      ; 9.740     ; 9.724     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]    ; clock      ; 9.716     ; 9.700     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]    ; clock      ; 9.558     ; 9.544     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]    ; clock      ; 9.551     ; 9.553     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]    ; clock      ; 9.629     ; 9.613     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]    ; clock      ; 9.630     ; 9.614     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]   ; clock      ; 9.442     ; 9.428     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]   ; clock      ; 9.450     ; 9.452     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]   ; clock      ; 9.489     ; 9.473     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]   ; clock      ; 9.486     ; 9.470     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]   ; clock      ; 8.409     ; 8.393     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]   ; clock      ; 8.414     ; 8.398     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]   ; clock      ; 8.319     ; 8.305     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]   ; clock      ; 8.162     ; 8.164     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]  ; clock      ; 8.810     ; 8.732     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0] ; clock      ; 9.621     ; 9.542     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1] ; clock      ; 8.810     ; 8.732     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]  ; clock      ; 8.690     ; 8.676     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0] ; clock      ; 8.690     ; 8.676     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]     ; clock      ; 9.722     ; 9.708     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]    ; clock      ; 10.594    ; 10.578    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]    ; clock      ; 10.589    ; 10.573    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]    ; clock      ; 10.320    ; 10.306    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]    ; clock      ; 10.316    ; 10.318    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]    ; clock      ; 10.385    ; 10.369    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]    ; clock      ; 10.383    ; 10.367    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]    ; clock      ; 10.252    ; 10.238    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]    ; clock      ; 10.259    ; 10.261    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]    ; clock      ; 10.287    ; 10.271    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]    ; clock      ; 10.285    ; 10.269    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]   ; clock      ; 10.052    ; 10.038    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]   ; clock      ; 10.058    ; 10.060    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]   ; clock      ; 10.016    ; 10.000    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]   ; clock      ; 10.094    ; 10.078    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]   ; clock      ; 9.722     ; 9.708     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]   ; clock      ; 9.729     ; 9.731     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]  ; clock      ; 8.616     ; 8.618     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0] ; clock      ; 8.616     ; 8.618     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]  ; clock      ; 7.895     ; 7.879     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0] ; clock      ; 7.895     ; 7.879     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                        ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                   ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+
; LCD_DQ[*]     ; clock      ; 6.814     ; 6.816     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]    ; clock      ; 7.423     ; 7.409     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]    ; clock      ; 7.331     ; 7.317     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]    ; clock      ; 7.280     ; 7.282     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]    ; clock      ; 6.814     ; 6.816     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]    ; clock      ; 6.829     ; 6.831     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]    ; clock      ; 6.988     ; 6.990     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]    ; clock      ; 7.006     ; 7.008     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]    ; clock      ; 7.049     ; 7.033     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]     ; clock      ; 7.289     ; 7.291     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]    ; clock      ; 8.962     ; 8.946     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]    ; clock      ; 8.662     ; 8.648     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]    ; clock      ; 8.670     ; 8.672     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]    ; clock      ; 8.729     ; 8.713     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]    ; clock      ; 8.716     ; 8.700     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]    ; clock      ; 8.564     ; 8.550     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]    ; clock      ; 8.560     ; 8.562     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]    ; clock      ; 8.636     ; 8.620     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]    ; clock      ; 8.637     ; 8.621     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]   ; clock      ; 8.457     ; 8.443     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]   ; clock      ; 8.466     ; 8.468     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]   ; clock      ; 8.506     ; 8.490     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]   ; clock      ; 8.502     ; 8.486     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]   ; clock      ; 7.503     ; 7.487     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]   ; clock      ; 7.509     ; 7.493     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]   ; clock      ; 7.405     ; 7.391     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]   ; clock      ; 7.289     ; 7.291     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]  ; clock      ; 7.967     ; 7.890     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0] ; clock      ; 8.583     ; 8.505     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1] ; clock      ; 7.967     ; 7.890     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]  ; clock      ; 7.679     ; 7.665     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0] ; clock      ; 7.679     ; 7.665     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]     ; clock      ; 8.656     ; 8.642     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]    ; clock      ; 9.458     ; 9.442     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]    ; clock      ; 9.453     ; 9.437     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]    ; clock      ; 9.199     ; 9.185     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]    ; clock      ; 9.196     ; 9.198     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]    ; clock      ; 9.265     ; 9.249     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]    ; clock      ; 9.264     ; 9.248     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]    ; clock      ; 9.137     ; 9.123     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]    ; clock      ; 9.145     ; 9.147     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]    ; clock      ; 9.173     ; 9.157     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]    ; clock      ; 9.172     ; 9.156     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]   ; clock      ; 8.925     ; 8.911     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]   ; clock      ; 8.932     ; 8.934     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]   ; clock      ; 8.920     ; 8.904     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]   ; clock      ; 8.969     ; 8.953     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]   ; clock      ; 8.656     ; 8.642     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]   ; clock      ; 8.663     ; 8.665     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]  ; clock      ; 7.618     ; 7.620     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0] ; clock      ; 7.618     ; 7.620     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]  ; clock      ; 7.146     ; 7.130     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0] ; clock      ; 7.146     ; 7.130     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+


----------------
; MTBF Summary ;
----------------
Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

Number of Synchronizer Chains Found: 5
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
Worst Case Available Settling Time: 18.835 ns

Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
  - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 7.8
Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
  - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 17.8



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Synchronizer Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+------------------------+-------------------------+
; Source Node                                                                                                                                                                                           ; Synchronization Node                                                                                                                                                                                                                                                                                                                                                          ; Worst-Case MTBF (Years) ; Typical MTBF (Years)   ; Included in Design MTBF ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+------------------------+-------------------------+
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                        ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1 ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                        ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1 ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
;                                                                                                                                                                                                       ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1                                                                                                                            ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; StepperMotorControl_CPU:cpu|hbreak_enabled                                                                                                                                                            ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1       ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|monitor_ready ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1       ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+------------------------+-------------------------+


Synchronizer Chain #1: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                        ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                        ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                        ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                           ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                         ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                            ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                                    ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                                    ; 18.835                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                       ; 3.75                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                                    ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                            ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                           ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                              ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                             ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                 ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                               ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                       ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1  ;                        ;              ;                  ; 9.425        ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|dreg[0] ;                        ;              ;                  ; 9.410        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #2: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                        ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                        ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                        ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                           ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                         ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                            ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                                    ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                                    ; 18.836                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                       ; 3.75                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                                    ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                            ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                           ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                              ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                             ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                 ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                               ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                       ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1  ;                        ;              ;                  ; 9.423        ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|dreg[0] ;                        ;              ;                  ; 9.413        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #3: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ;                                                                                                                                                                                                                                                    ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                             ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                             ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                             ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                              ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                 ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                         ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                         ; 18.874                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                            ; 12.5                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                         ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                   ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Synchronization Clock                                                                                                                                                                                                                                ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                   ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Asynchronous Source                                                                                                                                                                                                                                  ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                            ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1  ;                        ;              ;                  ; 9.480        ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0] ;                        ;              ;                  ; 9.394        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #4: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; StepperMotorControl_CPU:cpu|hbreak_enabled                                                                                                                                                                                                                                                                                                                              ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                  ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                     ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                   ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                              ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                              ; 63.632                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                 ; 12.5                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                        ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                     ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                      ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                       ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|hbreak_enabled                                                                                                                                                                                                                                                                                                                               ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                 ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1  ;                        ;              ;                  ; 31.854       ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|dreg[0] ;                        ;              ;                  ; 31.778       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #5: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|monitor_ready                                                                                                                                                                   ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                  ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                     ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                   ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                              ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                              ; 64.079                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                 ; 12.5                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                        ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                     ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                      ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                       ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|monitor_ready                                                                                                                                                                    ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                 ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1  ;                        ;              ;                  ; 32.257       ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ;                        ;              ;                  ; 31.822       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



+--------------------------------------------------------------------------------------------+
; Fast 1100mV 0C Model Setup Summary                                                         ;
+-------------------------------------------------------------------+--------+---------------+
; Clock                                                             ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------+--------+---------------+
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 6.644  ; 0.000         ;
; altera_reserved_tck                                               ; 15.207 ; 0.000         ;
; clock                                                             ; 19.477 ; 0.000         ;
+-------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------+
; Fast 1100mV 0C Model Hold Summary                                                         ;
+-------------------------------------------------------------------+-------+---------------+
; Clock                                                             ; Slack ; End Point TNS ;
+-------------------------------------------------------------------+-------+---------------+
; altera_reserved_tck                                               ; 0.091 ; 0.000         ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 0.167 ; 0.000         ;
; clock                                                             ; 0.228 ; 0.000         ;
+-------------------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------+
; Fast 1100mV 0C Model Recovery Summary                                                      ;
+-------------------------------------------------------------------+--------+---------------+
; Clock                                                             ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------+--------+---------------+
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 7.818  ; 0.000         ;
; altera_reserved_tck                                               ; 15.903 ; 0.000         ;
+-------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------+
; Fast 1100mV 0C Model Removal Summary                                                      ;
+-------------------------------------------------------------------+-------+---------------+
; Clock                                                             ; Slack ; End Point TNS ;
+-------------------------------------------------------------------+-------+---------------+
; altera_reserved_tck                                               ; 0.430 ; 0.000         ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 0.602 ; 0.000         ;
+-------------------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary                                           ;
+-------------------------------------------------------------------+--------+---------------+
; Clock                                                             ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------+--------+---------------+
; pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]   ; 1.666  ; 0.000         ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 3.889  ; 0.000         ;
; clock                                                             ; 9.422  ; 0.000         ;
; altera_reserved_tck                                               ; 15.349 ; 0.000         ;
+-------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                  ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 1.207  ; 2.406  ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tms ; altera_reserved_tck ; 1.165  ; 2.185  ; Rise       ; altera_reserved_tck                                               ;
; KEY[*]              ; clock               ; -0.422 ; -0.153 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[0]             ; clock               ; -0.422 ; -0.153 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[1]             ; clock               ; -0.603 ; -0.344 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[2]             ; clock               ; -0.687 ; -0.463 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 0.005  ; 1.421  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; -1.089 ; -0.129 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; -1.199 ; -0.234 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; -1.015 ; 0.036  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; -1.363 ; -0.457 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; -0.807 ; 0.380  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; -1.023 ; 0.053  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; -1.237 ; -0.321 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 0.005  ; 1.421  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 0.450  ; 2.134  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; -1.035 ; -0.038 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; -0.030 ; 1.390  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; -1.084 ; -0.072 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; -1.237 ; -0.289 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; -1.023 ; -0.022 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 0.153  ; 1.714  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; -1.121 ; -0.146 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; -0.877 ; 0.247  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; -1.049 ; -0.063 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; -0.160 ; 1.169  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; -1.056 ; -0.043 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; -1.220 ; -0.276 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; -1.075 ; -0.073 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 0.450  ; 2.134  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; -0.974 ; 0.061  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; -0.950 ; 0.127  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SW[*]               ; clock               ; -0.058 ; 0.364  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[0]              ; clock               ; -0.356 ; -0.023 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[1]              ; clock               ; -0.452 ; -0.134 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[2]              ; clock               ; -0.587 ; -0.352 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[3]              ; clock               ; -0.554 ; -0.311 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[4]              ; clock               ; -0.398 ; -0.119 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[5]              ; clock               ; -0.260 ; 0.069  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[6]              ; clock               ; -0.380 ; -0.071 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[7]              ; clock               ; -0.058 ; 0.364  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[8]              ; clock               ; -0.281 ; 0.001  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                  ;
+---------------------+---------------------+-------+--------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+-------+--------+------------+-------------------------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 0.434 ; -0.306 ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tms ; altera_reserved_tck ; 0.360 ; -0.430 ; Rise       ; altera_reserved_tck                                               ;
; KEY[*]              ; clock               ; 1.476 ; 1.288  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[0]             ; clock               ; 1.311 ; 1.077  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[1]             ; clock               ; 1.447 ; 1.209  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[2]             ; clock               ; 1.476 ; 1.288  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 2.117 ; 1.238  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 1.852 ; 0.923  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 1.959 ; 1.031  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 1.810 ; 0.827  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 2.117 ; 1.238  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 1.666 ; 0.627  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 1.842 ; 0.874  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 1.990 ; 1.098  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 0.911 ; -0.329 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 1.995 ; 1.082  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 1.811 ; 0.868  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 0.929 ; -0.341 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 1.853 ; 0.887  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 1.995 ; 1.082  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 1.803 ; 0.857  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 0.794 ; -0.559 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 1.879 ; 0.942  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 1.706 ; 0.698  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 1.826 ; 0.894  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 1.046 ; -0.154 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 1.832 ; 0.873  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 1.977 ; 1.067  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 1.849 ; 0.900  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 0.532 ; -0.901 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 1.760 ; 0.782  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 1.741 ; 0.728  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SW[*]               ; clock               ; 1.658 ; 1.528  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[0]              ; clock               ; 1.209 ; 0.963  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[1]              ; clock               ; 1.298 ; 1.071  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[2]              ; clock               ; 1.658 ; 1.528  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[3]              ; clock               ; 1.388 ; 1.179  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[4]              ; clock               ; 1.275 ; 1.070  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[5]              ; clock               ; 1.372 ; 1.173  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[6]              ; clock               ; 1.233 ; 1.043  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[7]              ; clock               ; 0.951 ; 0.600  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[8]              ; clock               ; 1.239 ; 1.041  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+-------+--------+------------+-------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                        ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 3.182  ; 3.214  ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tdo ; altera_reserved_tck ; 4.230  ; 4.272  ; Fall       ; altera_reserved_tck                                               ;
; HEX0[*]             ; clock               ; 8.212  ; 8.934  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[0]            ; clock               ; 7.019  ; 7.503  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[1]            ; clock               ; 7.146  ; 7.427  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[2]            ; clock               ; 8.158  ; 8.879  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[3]            ; clock               ; 6.681  ; 7.029  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[4]            ; clock               ; 7.359  ; 7.687  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[5]            ; clock               ; 8.212  ; 8.934  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[6]            ; clock               ; 7.075  ; 7.278  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX1[*]             ; clock               ; 7.921  ; 8.503  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[0]            ; clock               ; 7.428  ; 7.773  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[1]            ; clock               ; 7.105  ; 7.644  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[2]            ; clock               ; 7.840  ; 8.372  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[3]            ; clock               ; 7.921  ; 8.503  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[4]            ; clock               ; 7.328  ; 7.639  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[5]            ; clock               ; 7.507  ; 8.256  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[6]            ; clock               ; 6.581  ; 6.885  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX2[*]             ; clock               ; 7.467  ; 8.021  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[0]            ; clock               ; 7.467  ; 8.021  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[1]            ; clock               ; 6.932  ; 7.234  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[2]            ; clock               ; 6.766  ; 7.052  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[3]            ; clock               ; 7.064  ; 7.523  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[4]            ; clock               ; 7.060  ; 7.441  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[5]            ; clock               ; 7.058  ; 7.534  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[6]            ; clock               ; 6.537  ; 6.726  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX3[*]             ; clock               ; 7.350  ; 7.928  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[0]            ; clock               ; 7.143  ; 7.628  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[1]            ; clock               ; 7.254  ; 7.820  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[2]            ; clock               ; 6.657  ; 6.877  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[3]            ; clock               ; 7.130  ; 7.553  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[4]            ; clock               ; 6.566  ; 6.767  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[5]            ; clock               ; 7.350  ; 7.928  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[6]            ; clock               ; 6.881  ; 7.194  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 7.576  ; 8.298  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 7.115  ; 7.580  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 7.132  ; 7.660  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 7.576  ; 8.298  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 7.079  ; 7.566  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 7.022  ; 7.516  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 7.171  ; 7.660  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 6.980  ; 7.398  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 6.615  ; 6.788  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_E               ; clock               ; 10.223 ; 11.464 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RS              ; clock               ; 6.869  ; 7.151  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RW              ; clock               ; 6.789  ; 7.075  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LED9                ; clock               ; 7.879  ; 8.528  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]           ; clock               ; 8.712  ; 9.065  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]          ; clock               ; 8.712  ; 7.933  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]          ; clock               ; 7.668  ; 8.367  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]          ; clock               ; 6.840  ; 7.175  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]          ; clock               ; 7.749  ; 8.467  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]          ; clock               ; 7.740  ; 8.423  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]          ; clock               ; 8.150  ; 9.047  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]          ; clock               ; 7.898  ; 8.746  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]          ; clock               ; 7.104  ; 7.576  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]          ; clock               ; 7.418  ; 7.979  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]          ; clock               ; 7.088  ; 7.513  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]         ; clock               ; 8.135  ; 9.065  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]         ; clock               ; 7.234  ; 7.773  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]         ; clock               ; 7.291  ; 7.870  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]         ; clock               ; 6.916  ; 7.279  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]         ; clock               ; 6.622  ; 6.880  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]         ; clock               ; 6.759  ; 7.074  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]         ; clock               ; 6.814  ; 7.202  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]         ; clock               ; 6.368  ; 6.495  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]        ; clock               ; 8.466  ; 9.315  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0]       ; clock               ; 8.466  ; 9.315  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1]       ; clock               ; 7.764  ; 8.618  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]        ; clock               ; 6.763  ; 7.099  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0]       ; clock               ; 6.763  ; 7.099  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 7.913  ; 8.741  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 6.602  ; 6.846  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 7.214  ; 7.752  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 7.076  ; 7.586  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 7.147  ; 7.681  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 7.913  ; 8.717  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 7.095  ; 7.501  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 6.950  ; 7.379  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 6.922  ; 7.333  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 7.431  ; 8.064  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 6.690  ; 7.016  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 7.250  ; 7.827  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 7.900  ; 8.741  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 7.408  ; 7.994  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 7.135  ; 7.655  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 7.000  ; 7.438  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 7.480  ; 8.178  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]        ; clock               ; 7.150  ; 7.679  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0]       ; clock               ; 7.150  ; 7.679  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]        ; clock               ; 7.072  ; 7.496  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0]       ; clock               ; 7.072  ; 7.496  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                              ;
+---------------------+---------------------+-------+-------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+-------+-------+------------+-------------------------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 3.072 ; 3.097 ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tdo ; altera_reserved_tck ; 3.636 ; 3.674 ; Fall       ; altera_reserved_tck                                               ;
; HEX0[*]             ; clock               ; 5.865 ; 6.035 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[0]            ; clock               ; 6.337 ; 6.744 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[1]            ; clock               ; 5.913 ; 6.131 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[2]            ; clock               ; 6.806 ; 7.356 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[3]            ; clock               ; 6.011 ; 6.277 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[4]            ; clock               ; 6.108 ; 6.361 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[5]            ; clock               ; 6.863 ; 7.415 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[6]            ; clock               ; 5.865 ; 6.035 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX1[*]             ; clock               ; 5.956 ; 6.216 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[0]            ; clock               ; 6.171 ; 6.444 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[1]            ; clock               ; 6.375 ; 6.763 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[2]            ; clock               ; 6.514 ; 6.901 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[3]            ; clock               ; 6.633 ; 7.120 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[4]            ; clock               ; 6.091 ; 6.347 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[5]            ; clock               ; 6.742 ; 7.317 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[6]            ; clock               ; 5.956 ; 6.216 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX2[*]             ; clock               ; 5.937 ; 6.106 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[0]            ; clock               ; 6.787 ; 7.266 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[1]            ; clock               ; 6.294 ; 6.546 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[2]            ; clock               ; 6.114 ; 6.324 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[3]            ; clock               ; 6.356 ; 6.675 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[4]            ; clock               ; 6.374 ; 6.651 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[5]            ; clock               ; 6.356 ; 6.690 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[6]            ; clock               ; 5.937 ; 6.106 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX3[*]             ; clock               ; 5.967 ; 6.138 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[0]            ; clock               ; 6.451 ; 6.807 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[1]            ; clock               ; 6.532 ; 6.932 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[2]            ; clock               ; 6.034 ; 6.208 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[3]            ; clock               ; 6.443 ; 6.755 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[4]            ; clock               ; 5.967 ; 6.138 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[5]            ; clock               ; 6.621 ; 7.037 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[6]            ; clock               ; 6.254 ; 6.521 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 6.003 ; 6.132 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 6.442 ; 6.811 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 6.410 ; 6.768 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 6.798 ; 7.300 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 6.345 ; 6.660 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 6.316 ; 6.655 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 6.473 ; 6.837 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 6.278 ; 6.545 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 6.003 ; 6.132 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_E               ; clock               ; 7.189 ; 7.941 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RS              ; clock               ; 6.227 ; 6.451 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RW              ; clock               ; 6.160 ; 6.400 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LED9                ; clock               ; 6.609 ; 7.171 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]           ; clock               ; 5.780 ; 5.876 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]          ; clock               ; 7.804 ; 7.183 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]          ; clock               ; 6.926 ; 7.447 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]          ; clock               ; 6.194 ; 6.447 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]          ; clock               ; 6.989 ; 7.535 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]          ; clock               ; 7.020 ; 7.574 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]          ; clock               ; 7.372 ; 8.071 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]          ; clock               ; 7.124 ; 7.778 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]          ; clock               ; 6.417 ; 6.759 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]          ; clock               ; 6.690 ; 7.080 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]          ; clock               ; 6.416 ; 6.732 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]         ; clock               ; 7.345 ; 8.080 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]         ; clock               ; 6.525 ; 6.909 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]         ; clock               ; 6.575 ; 6.991 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]         ; clock               ; 6.296 ; 6.606 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]         ; clock               ; 5.999 ; 6.189 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]         ; clock               ; 6.146 ; 6.420 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]         ; clock               ; 6.148 ; 6.425 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]         ; clock               ; 5.780 ; 5.876 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]        ; clock               ; 7.054 ; 7.811 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0]       ; clock               ; 7.137 ; 7.871 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1]       ; clock               ; 7.054 ; 7.811 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]        ; clock               ; 6.100 ; 6.332 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0]       ; clock               ; 6.100 ; 6.332 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 5.987 ; 6.169 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 5.987 ; 6.169 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 6.522 ; 6.923 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 6.385 ; 6.759 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 6.448 ; 6.840 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 7.143 ; 7.759 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 6.417 ; 6.702 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 6.303 ; 6.657 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 6.238 ; 6.519 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 6.721 ; 7.220 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 6.065 ; 6.322 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 6.540 ; 6.970 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 7.108 ; 7.735 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 6.667 ; 7.060 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 6.436 ; 6.808 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 6.316 ; 6.635 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 6.738 ; 7.261 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]        ; clock               ; 6.440 ; 6.817 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0]       ; clock               ; 6.440 ; 6.817 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]        ; clock               ; 6.369 ; 6.649 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0]       ; clock               ; 6.369 ; 6.649 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+-------+-------+------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                         ;
+---------------+------------+-------+-------+------------+-------------------------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                   ;
+---------------+------------+-------+-------+------------+-------------------------------------------------------------------+
; LCD_DQ[*]     ; clock      ; 6.896 ; 6.889 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]    ; clock      ; 7.332 ; 7.336 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]    ; clock      ; 7.264 ; 7.268 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]    ; clock      ; 7.267 ; 7.260 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]    ; clock      ; 6.896 ; 6.889 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]    ; clock      ; 6.904 ; 6.897 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]    ; clock      ; 7.026 ; 7.019 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]    ; clock      ; 7.042 ; 7.035 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]    ; clock      ; 7.076 ; 7.082 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]     ; clock      ; 7.303 ; 7.296 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]    ; clock      ; 8.425 ; 8.431 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]    ; clock      ; 8.209 ; 8.213 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]    ; clock      ; 8.229 ; 8.222 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]    ; clock      ; 8.274 ; 8.280 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]    ; clock      ; 8.262 ; 8.268 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]    ; clock      ; 8.124 ; 8.128 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]    ; clock      ; 8.137 ; 8.130 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]    ; clock      ; 8.197 ; 8.203 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]    ; clock      ; 8.197 ; 8.203 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]   ; clock      ; 8.066 ; 8.070 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]   ; clock      ; 8.086 ; 8.079 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]   ; clock      ; 8.113 ; 8.119 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]   ; clock      ; 8.110 ; 8.116 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]   ; clock      ; 7.458 ; 7.464 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]   ; clock      ; 7.464 ; 7.470 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]   ; clock      ; 7.378 ; 7.382 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]   ; clock      ; 7.303 ; 7.296 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]  ; clock      ; 7.594 ; 7.630 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0] ; clock      ; 8.074 ; 8.111 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1] ; clock      ; 7.594 ; 7.630 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]  ; clock      ; 7.553 ; 7.557 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0] ; clock      ; 7.553 ; 7.557 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]     ; clock      ; 8.196 ; 8.200 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]    ; clock      ; 8.743 ; 8.749 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]    ; clock      ; 8.738 ; 8.744 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]    ; clock      ; 8.556 ; 8.560 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]    ; clock      ; 8.566 ; 8.559 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]    ; clock      ; 8.622 ; 8.628 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]    ; clock      ; 8.620 ; 8.626 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]    ; clock      ; 8.508 ; 8.512 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]    ; clock      ; 8.528 ; 8.521 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]    ; clock      ; 8.544 ; 8.550 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]    ; clock      ; 8.542 ; 8.548 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]   ; clock      ; 8.405 ; 8.409 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]   ; clock      ; 8.425 ; 8.418 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]   ; clock      ; 8.395 ; 8.401 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]   ; clock      ; 8.449 ; 8.455 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]   ; clock      ; 8.196 ; 8.200 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]   ; clock      ; 8.212 ; 8.205 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]  ; clock      ; 7.521 ; 7.514 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0] ; clock      ; 7.521 ; 7.514 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]  ; clock      ; 7.170 ; 7.176 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0] ; clock      ; 7.170 ; 7.176 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+-------+-------+------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                   ;
+---------------+------------+-------+-------+------------+-------------------------------------------------------------------+
; LCD_DQ[*]     ; clock      ; 6.276 ; 6.269 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]    ; clock      ; 6.665 ; 6.669 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]    ; clock      ; 6.598 ; 6.602 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]    ; clock      ; 6.601 ; 6.594 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]    ; clock      ; 6.276 ; 6.269 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]    ; clock      ; 6.283 ; 6.276 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]    ; clock      ; 6.394 ; 6.387 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]    ; clock      ; 6.412 ; 6.405 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]    ; clock      ; 6.445 ; 6.451 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]     ; clock      ; 6.613 ; 6.606 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]    ; clock      ; 7.644 ; 7.650 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]    ; clock      ; 7.444 ; 7.448 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]    ; clock      ; 7.465 ; 7.458 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]    ; clock      ; 7.507 ; 7.513 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]    ; clock      ; 7.498 ; 7.504 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]    ; clock      ; 7.363 ; 7.367 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]    ; clock      ; 7.378 ; 7.371 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]    ; clock      ; 7.438 ; 7.444 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]    ; clock      ; 7.437 ; 7.443 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]   ; clock      ; 7.310 ; 7.314 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]   ; clock      ; 7.331 ; 7.324 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]   ; clock      ; 7.359 ; 7.365 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]   ; clock      ; 7.355 ; 7.361 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]   ; clock      ; 6.754 ; 6.760 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]   ; clock      ; 6.760 ; 6.766 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]   ; clock      ; 6.673 ; 6.677 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]   ; clock      ; 6.613 ; 6.606 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]  ; clock      ; 6.891 ; 6.926 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0] ; clock      ; 7.289 ; 7.325 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1] ; clock      ; 6.891 ; 6.926 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]  ; clock      ; 6.808 ; 6.812 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0] ; clock      ; 6.808 ; 6.812 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]     ; clock      ; 7.415 ; 7.419 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]    ; clock      ; 7.919 ; 7.925 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]    ; clock      ; 7.915 ; 7.921 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]    ; clock      ; 7.741 ; 7.745 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]    ; clock      ; 7.750 ; 7.743 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]    ; clock      ; 7.807 ; 7.813 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]    ; clock      ; 7.805 ; 7.811 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]    ; clock      ; 7.697 ; 7.701 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]    ; clock      ; 7.717 ; 7.710 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]    ; clock      ; 7.734 ; 7.740 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]    ; clock      ; 7.731 ; 7.737 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]   ; clock      ; 7.597 ; 7.601 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]   ; clock      ; 7.617 ; 7.610 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]   ; clock      ; 7.594 ; 7.600 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]   ; clock      ; 7.642 ; 7.648 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]   ; clock      ; 7.415 ; 7.419 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]   ; clock      ; 7.431 ; 7.424 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]  ; clock      ; 6.782 ; 6.775 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0] ; clock      ; 6.782 ; 6.775 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]  ; clock      ; 6.523 ; 6.529 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0] ; clock      ; 6.523 ; 6.529 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+-------+-------+------------+-------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                   ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+
; LCD_DQ[*]     ; clock      ; 7.053     ; 7.060     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]    ; clock      ; 7.651     ; 7.647     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]    ; clock      ; 7.570     ; 7.566     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]    ; clock      ; 7.538     ; 7.545     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]    ; clock      ; 7.053     ; 7.060     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]    ; clock      ; 7.067     ; 7.074     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]    ; clock      ; 7.221     ; 7.228     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]    ; clock      ; 7.232     ; 7.239     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]    ; clock      ; 7.283     ; 7.277     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]     ; clock      ; 7.605     ; 7.612     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]    ; clock      ; 9.198     ; 9.192     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]    ; clock      ; 8.901     ; 8.897     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]    ; clock      ; 8.909     ; 8.916     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]    ; clock      ; 8.973     ; 8.967     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]    ; clock      ; 8.956     ; 8.950     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]    ; clock      ; 8.807     ; 8.803     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]    ; clock      ; 8.805     ; 8.812     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]    ; clock      ; 8.881     ; 8.875     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]    ; clock      ; 8.882     ; 8.876     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]   ; clock      ; 8.706     ; 8.702     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]   ; clock      ; 8.714     ; 8.721     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]   ; clock      ; 8.755     ; 8.749     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]   ; clock      ; 8.752     ; 8.746     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]   ; clock      ; 7.828     ; 7.822     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]   ; clock      ; 7.833     ; 7.827     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]   ; clock      ; 7.736     ; 7.732     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]   ; clock      ; 7.605     ; 7.612     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]  ; clock      ; 8.184     ; 8.148     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0] ; clock      ; 8.870     ; 8.833     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1] ; clock      ; 8.184     ; 8.148     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]  ; clock      ; 8.051     ; 8.047     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0] ; clock      ; 8.051     ; 8.047     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]     ; clock      ; 8.940     ; 8.936     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]    ; clock      ; 9.706     ; 9.700     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]    ; clock      ; 9.702     ; 9.696     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]    ; clock      ; 9.455     ; 9.451     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]    ; clock      ; 9.452     ; 9.459     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]    ; clock      ; 9.521     ; 9.515     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]    ; clock      ; 9.520     ; 9.514     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]    ; clock      ; 9.401     ; 9.397     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]    ; clock      ; 9.408     ; 9.415     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]    ; clock      ; 9.437     ; 9.431     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]    ; clock      ; 9.435     ; 9.429     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]   ; clock      ; 9.231     ; 9.227     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]   ; clock      ; 9.238     ; 9.245     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]   ; clock      ; 9.203     ; 9.197     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]   ; clock      ; 9.276     ; 9.270     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]   ; clock      ; 8.940     ; 8.936     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]   ; clock      ; 8.946     ; 8.953     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]  ; clock      ; 7.991     ; 7.998     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0] ; clock      ; 7.991     ; 7.998     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]  ; clock      ; 7.391     ; 7.385     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0] ; clock      ; 7.391     ; 7.385     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                        ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                   ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+
; LCD_DQ[*]     ; clock      ; 6.403     ; 6.410     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]    ; clock      ; 6.922     ; 6.918     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]    ; clock      ; 6.841     ; 6.837     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]    ; clock      ; 6.801     ; 6.808     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]    ; clock      ; 6.403     ; 6.410     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]    ; clock      ; 6.406     ; 6.413     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]    ; clock      ; 6.548     ; 6.555     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]    ; clock      ; 6.566     ; 6.573     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]    ; clock      ; 6.610     ; 6.604     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]     ; clock      ; 6.812     ; 6.819     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]    ; clock      ; 8.259     ; 8.253     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]    ; clock      ; 7.984     ; 7.980     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]    ; clock      ; 7.993     ; 8.000     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]    ; clock      ; 8.054     ; 8.048     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]    ; clock      ; 8.040     ; 8.034     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]    ; clock      ; 7.897     ; 7.893     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]    ; clock      ; 7.897     ; 7.904     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]    ; clock      ; 7.972     ; 7.966     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]    ; clock      ; 7.973     ; 7.967     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]   ; clock      ; 7.805     ; 7.801     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]   ; clock      ; 7.814     ; 7.821     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]   ; clock      ; 7.855     ; 7.849     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]   ; clock      ; 7.852     ; 7.846     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]   ; clock      ; 7.009     ; 7.003     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]   ; clock      ; 7.015     ; 7.009     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]   ; clock      ; 6.912     ; 6.908     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]   ; clock      ; 6.812     ; 6.819     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]  ; clock      ; 7.397     ; 7.362     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0] ; clock      ; 7.920     ; 7.884     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1] ; clock      ; 7.397     ; 7.362     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]  ; clock      ; 7.145     ; 7.141     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0] ; clock      ; 7.145     ; 7.141     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]     ; clock      ; 7.984     ; 7.980     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]    ; clock      ; 8.685     ; 8.679     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]    ; clock      ; 8.681     ; 8.675     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]    ; clock      ; 8.448     ; 8.444     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]    ; clock      ; 8.446     ; 8.453     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]    ; clock      ; 8.515     ; 8.509     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]    ; clock      ; 8.514     ; 8.508     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]    ; clock      ; 8.400     ; 8.396     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]    ; clock      ; 8.408     ; 8.415     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]    ; clock      ; 8.437     ; 8.431     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]    ; clock      ; 8.435     ; 8.429     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]   ; clock      ; 8.224     ; 8.220     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]   ; clock      ; 8.231     ; 8.238     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]   ; clock      ; 8.220     ; 8.214     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]   ; clock      ; 8.269     ; 8.263     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]   ; clock      ; 7.984     ; 7.980     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]   ; clock      ; 7.990     ; 7.997     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]  ; clock      ; 7.092     ; 7.099     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0] ; clock      ; 7.092     ; 7.099     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]  ; clock      ; 6.698     ; 6.692     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0] ; clock      ; 6.698     ; 6.692     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+


----------------
; MTBF Summary ;
----------------
Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

Number of Synchronizer Chains Found: 5
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
Worst Case Available Settling Time: 18.886 ns

Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
  - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 2.4
Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
  - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 17.8



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Synchronizer Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+------------------------+-------------------------+
; Source Node                                                                                                                                                                                           ; Synchronization Node                                                                                                                                                                                                                                                                                                                                                          ; Worst-Case MTBF (Years) ; Typical MTBF (Years)   ; Included in Design MTBF ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+------------------------+-------------------------+
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                        ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1 ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                        ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1 ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
;                                                                                                                                                                                                       ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1                                                                                                                            ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; StepperMotorControl_CPU:cpu|hbreak_enabled                                                                                                                                                            ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1       ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|monitor_ready ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1       ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+------------------------+-------------------------+


Synchronizer Chain #1: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                        ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                        ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                        ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                           ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                         ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                            ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                                    ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                                    ; 18.886                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                       ; 3.75                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                                    ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                            ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                           ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                              ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                             ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                 ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                               ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                       ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1  ;                        ;              ;                  ; 9.455        ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|dreg[0] ;                        ;              ;                  ; 9.431        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #2: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                        ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                        ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                        ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                           ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                         ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                            ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                                    ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                                    ; 18.886                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                       ; 3.75                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                                    ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                            ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                           ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                              ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                             ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                 ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                               ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                       ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1  ;                        ;              ;                  ; 9.447        ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|dreg[0] ;                        ;              ;                  ; 9.439        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #3: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ;                                                                                                                                                                                                                                                    ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                             ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                             ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                             ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                              ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                 ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                         ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                         ; 18.944                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                            ; 12.5                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                         ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                   ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Synchronization Clock                                                                                                                                                                                                                                ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                   ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Asynchronous Source                                                                                                                                                                                                                                  ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                            ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1  ;                        ;              ;                  ; 9.506        ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0] ;                        ;              ;                  ; 9.438        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #4: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; StepperMotorControl_CPU:cpu|hbreak_enabled                                                                                                                                                                                                                                                                                                                              ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                  ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                     ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                   ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                              ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                              ; 63.862                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                 ; 12.5                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                        ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                     ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                      ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                       ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|hbreak_enabled                                                                                                                                                                                                                                                                                                                               ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                 ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1  ;                        ;              ;                  ; 31.963       ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|dreg[0] ;                        ;              ;                  ; 31.899       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #5: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|monitor_ready                                                                                                                                                                   ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                  ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                     ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                   ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                              ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                              ; 64.234                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                 ; 12.5                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                        ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                     ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                      ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                       ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|monitor_ready                                                                                                                                                                    ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                 ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1  ;                        ;              ;                  ; 32.302       ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ;                        ;              ;                  ; 31.932       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



+--------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                            ;
+--------------------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                                              ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                                   ; 2.595  ; 0.091 ; 5.962    ; 0.430   ; 1.666               ;
;  altera_reserved_tck                                               ; 12.166 ; 0.091 ; 14.105   ; 0.430   ; 15.347              ;
;  clock                                                             ; 18.862 ; 0.228 ; N/A      ; N/A     ; 9.198               ;
;  pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]   ; N/A    ; N/A   ; N/A      ; N/A     ; 1.666               ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 2.595  ; 0.167 ; 5.962    ; 0.602   ; 3.517               ;
; Design-wide TNS                                                    ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  altera_reserved_tck                                               ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clock                                                             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]   ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+--------------------------------------------------------------------+--------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                  ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 2.459  ; 3.352  ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tms ; altera_reserved_tck ; 2.439  ; 2.947  ; Rise       ; altera_reserved_tck                                               ;
; KEY[*]              ; clock               ; -0.356 ; -0.080 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[0]             ; clock               ; -0.356 ; -0.080 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[1]             ; clock               ; -0.571 ; -0.296 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[2]             ; clock               ; -0.665 ; -0.430 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 0.196  ; 1.724  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; -0.984 ; -0.070 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; -1.124 ; -0.195 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; -0.911 ; 0.135  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; -1.279 ; -0.442 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; -0.660 ; 0.550  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; -0.909 ; 0.177  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; -1.125 ; -0.283 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 0.196  ; 1.724  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 0.679  ; 2.556  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; -0.920 ; 0.026  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 0.151  ; 1.685  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; -0.957 ; 0.000  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; -1.105 ; -0.225 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; -0.903 ; 0.047  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 0.352  ; 2.077  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; -1.003 ; -0.096 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; -0.715 ; 0.405  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; -0.931 ; 0.009  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 0.011  ; 1.445  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; -0.931 ; 0.034  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; -1.088 ; -0.215 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; -0.964 ; -0.011 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 0.679  ; 2.556  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; -0.836 ; 0.158  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; -0.784 ; 0.264  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SW[*]               ; clock               ; 0.013  ; 0.546  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[0]              ; clock               ; -0.324 ; 0.046  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[1]              ; clock               ; -0.444 ; -0.082 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[2]              ; clock               ; -0.587 ; -0.332 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[3]              ; clock               ; -0.538 ; -0.277 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[4]              ; clock               ; -0.320 ; -0.045 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[5]              ; clock               ; -0.204 ; 0.156  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[6]              ; clock               ; -0.346 ; 0.000  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[7]              ; clock               ; 0.013  ; 0.546  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[8]              ; clock               ; -0.181 ; 0.115  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                 ;
+---------------------+---------------------+-------+-------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+-------+-------+------------+-------------------------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 0.953 ; 0.636 ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tms ; altera_reserved_tck ; 0.717 ; 0.643 ; Rise       ; altera_reserved_tck                                               ;
; KEY[*]              ; clock               ; 3.604 ; 3.371 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[0]             ; clock               ; 3.365 ; 3.051 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[1]             ; clock               ; 3.592 ; 3.148 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[2]             ; clock               ; 3.604 ; 3.371 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 4.337 ; 3.943 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 3.862 ; 3.374 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 4.153 ; 3.647 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 3.933 ; 3.367 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 4.337 ; 3.943 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 3.709 ; 3.006 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 4.087 ; 3.474 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 4.146 ; 3.733 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 2.579 ; 1.592 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 4.105 ; 3.617 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 3.869 ; 3.336 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 2.635 ; 1.599 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 3.771 ; 3.219 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 4.105 ; 3.616 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 3.863 ; 3.329 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 2.413 ; 1.251 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 3.922 ; 3.405 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 3.744 ; 3.110 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 3.878 ; 3.370 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 2.815 ; 1.875 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 3.837 ; 3.271 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 4.099 ; 3.617 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 3.906 ; 3.364 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 1.970 ; 0.704 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 3.655 ; 3.093 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 3.708 ; 3.065 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SW[*]               ; clock               ; 4.086 ; 3.869 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[0]              ; clock               ; 3.209 ; 2.770 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[1]              ; clock               ; 3.416 ; 3.002 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[2]              ; clock               ; 4.086 ; 3.869 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[3]              ; clock               ; 3.522 ; 3.178 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[4]              ; clock               ; 3.185 ; 2.925 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[5]              ; clock               ; 3.484 ; 3.203 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[6]              ; clock               ; 3.305 ; 2.940 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[7]              ; clock               ; 2.928 ; 2.398 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[8]              ; clock               ; 3.138 ; 2.858 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+-------+-------+------------+-------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                        ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 6.276  ; 6.334  ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tdo ; altera_reserved_tck ; 7.405  ; 7.515  ; Fall       ; altera_reserved_tck                                               ;
; HEX0[*]             ; clock               ; 16.494 ; 17.551 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[0]            ; clock               ; 14.317 ; 14.911 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[1]            ; clock               ; 15.196 ; 15.466 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[2]            ; clock               ; 16.438 ; 17.491 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[3]            ; clock               ; 13.849 ; 14.278 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[4]            ; clock               ; 15.377 ; 15.746 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[5]            ; clock               ; 16.494 ; 17.551 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[6]            ; clock               ; 15.087 ; 15.188 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX1[*]             ; clock               ; 16.169 ; 16.945 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[0]            ; clock               ; 15.466 ; 15.870 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[1]            ; clock               ; 14.473 ; 15.237 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[2]            ; clock               ; 16.130 ; 16.878 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[3]            ; clock               ; 16.169 ; 16.945 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[4]            ; clock               ; 15.345 ; 15.684 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[5]            ; clock               ; 14.997 ; 16.084 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[6]            ; clock               ; 13.729 ; 14.042 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX2[*]             ; clock               ; 15.023 ; 15.727 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[0]            ; clock               ; 15.023 ; 15.727 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[1]            ; clock               ; 14.352 ; 14.634 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[2]            ; clock               ; 13.626 ; 14.011 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[3]            ; clock               ; 14.048 ; 14.744 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[4]            ; clock               ; 14.103 ; 14.647 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[5]            ; clock               ; 14.023 ; 14.738 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[6]            ; clock               ; 13.328 ; 13.484 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX3[*]             ; clock               ; 14.547 ; 15.418 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[0]            ; clock               ; 14.271 ; 14.965 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[1]            ; clock               ; 14.434 ; 15.286 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[2]            ; clock               ; 13.569 ; 13.806 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[3]            ; clock               ; 14.180 ; 14.795 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[4]            ; clock               ; 13.468 ; 13.653 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[5]            ; clock               ; 14.547 ; 15.418 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[6]            ; clock               ; 13.930 ; 14.294 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 14.960 ; 16.063 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 14.254 ; 14.918 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 14.107 ; 14.921 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 14.960 ; 16.063 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 14.113 ; 14.838 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 14.096 ; 14.816 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 14.234 ; 14.947 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 13.984 ; 14.622 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 13.506 ; 13.646 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_E               ; clock               ; 21.124 ; 22.894 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RS              ; clock               ; 13.985 ; 14.293 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RW              ; clock               ; 14.106 ; 14.380 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LED9                ; clock               ; 16.096 ; 17.006 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]           ; clock               ; 16.801 ; 17.293 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]          ; clock               ; 16.801 ; 15.663 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]          ; clock               ; 15.067 ; 16.117 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]          ; clock               ; 13.958 ; 14.367 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]          ; clock               ; 15.236 ; 16.297 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]          ; clock               ; 15.333 ; 16.300 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]          ; clock               ; 15.824 ; 17.196 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]          ; clock               ; 15.574 ; 16.830 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]          ; clock               ; 14.447 ; 15.080 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]          ; clock               ; 14.825 ; 15.662 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]          ; clock               ; 14.421 ; 14.955 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]         ; clock               ; 15.886 ; 17.293 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]         ; clock               ; 14.688 ; 15.411 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]         ; clock               ; 14.629 ; 15.478 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]         ; clock               ; 14.149 ; 14.563 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]         ; clock               ; 13.477 ; 13.792 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]         ; clock               ; 13.686 ; 14.055 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]         ; clock               ; 13.717 ; 14.242 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]         ; clock               ; 13.187 ; 13.222 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]        ; clock               ; 17.209 ; 18.384 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0]       ; clock               ; 17.209 ; 18.384 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1]       ; clock               ; 15.332 ; 16.586 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]        ; clock               ; 13.776 ; 14.197 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0]       ; clock               ; 13.776 ; 14.197 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 15.551 ; 16.822 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 13.399 ; 13.701 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 14.264 ; 15.092 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 14.072 ; 14.829 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 14.159 ; 14.974 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 15.491 ; 16.705 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 14.352 ; 14.881 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 13.985 ; 14.577 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 13.877 ; 14.487 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 14.689 ; 15.631 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 13.641 ; 14.058 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 14.348 ; 15.221 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 15.551 ; 16.822 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 14.797 ; 15.682 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 14.347 ; 15.117 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 14.197 ; 14.811 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 14.808 ; 15.861 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]        ; clock               ; 14.196 ; 14.987 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0]       ; clock               ; 14.196 ; 14.987 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]        ; clock               ; 14.120 ; 14.763 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0]       ; clock               ; 14.120 ; 14.763 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                              ;
+---------------------+---------------------+-------+-------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+-------+-------+------------+-------------------------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 3.072 ; 3.097 ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tdo ; altera_reserved_tck ; 3.636 ; 3.674 ; Fall       ; altera_reserved_tck                                               ;
; HEX0[*]             ; clock               ; 5.865 ; 6.035 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[0]            ; clock               ; 6.337 ; 6.744 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[1]            ; clock               ; 5.913 ; 6.131 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[2]            ; clock               ; 6.806 ; 7.356 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[3]            ; clock               ; 6.011 ; 6.277 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[4]            ; clock               ; 6.108 ; 6.361 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[5]            ; clock               ; 6.863 ; 7.415 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[6]            ; clock               ; 5.865 ; 6.035 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX1[*]             ; clock               ; 5.956 ; 6.216 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[0]            ; clock               ; 6.171 ; 6.444 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[1]            ; clock               ; 6.375 ; 6.763 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[2]            ; clock               ; 6.514 ; 6.901 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[3]            ; clock               ; 6.633 ; 7.120 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[4]            ; clock               ; 6.091 ; 6.347 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[5]            ; clock               ; 6.742 ; 7.317 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[6]            ; clock               ; 5.956 ; 6.216 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX2[*]             ; clock               ; 5.937 ; 6.106 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[0]            ; clock               ; 6.787 ; 7.266 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[1]            ; clock               ; 6.294 ; 6.546 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[2]            ; clock               ; 6.114 ; 6.324 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[3]            ; clock               ; 6.356 ; 6.675 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[4]            ; clock               ; 6.374 ; 6.651 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[5]            ; clock               ; 6.356 ; 6.690 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[6]            ; clock               ; 5.937 ; 6.106 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX3[*]             ; clock               ; 5.967 ; 6.138 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[0]            ; clock               ; 6.451 ; 6.807 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[1]            ; clock               ; 6.532 ; 6.932 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[2]            ; clock               ; 6.034 ; 6.208 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[3]            ; clock               ; 6.443 ; 6.755 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[4]            ; clock               ; 5.967 ; 6.138 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[5]            ; clock               ; 6.621 ; 7.037 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[6]            ; clock               ; 6.254 ; 6.521 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 6.003 ; 6.132 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 6.442 ; 6.811 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 6.410 ; 6.768 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 6.798 ; 7.300 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 6.345 ; 6.660 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 6.316 ; 6.655 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 6.473 ; 6.837 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 6.278 ; 6.545 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 6.003 ; 6.132 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_E               ; clock               ; 7.189 ; 7.941 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RS              ; clock               ; 6.227 ; 6.451 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RW              ; clock               ; 6.160 ; 6.400 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LED9                ; clock               ; 6.609 ; 7.171 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]           ; clock               ; 5.780 ; 5.876 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]          ; clock               ; 7.804 ; 7.183 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]          ; clock               ; 6.926 ; 7.447 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]          ; clock               ; 6.194 ; 6.447 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]          ; clock               ; 6.989 ; 7.535 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]          ; clock               ; 7.020 ; 7.574 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]          ; clock               ; 7.372 ; 8.071 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]          ; clock               ; 7.124 ; 7.778 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]          ; clock               ; 6.417 ; 6.759 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]          ; clock               ; 6.690 ; 7.080 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]          ; clock               ; 6.416 ; 6.732 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]         ; clock               ; 7.345 ; 8.080 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]         ; clock               ; 6.525 ; 6.909 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]         ; clock               ; 6.575 ; 6.991 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]         ; clock               ; 6.296 ; 6.606 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]         ; clock               ; 5.999 ; 6.189 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]         ; clock               ; 6.146 ; 6.420 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]         ; clock               ; 6.148 ; 6.425 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]         ; clock               ; 5.780 ; 5.876 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]        ; clock               ; 7.054 ; 7.811 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0]       ; clock               ; 7.137 ; 7.871 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1]       ; clock               ; 7.054 ; 7.811 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]        ; clock               ; 6.100 ; 6.332 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0]       ; clock               ; 6.100 ; 6.332 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 5.987 ; 6.169 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 5.987 ; 6.169 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 6.522 ; 6.923 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 6.385 ; 6.759 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 6.448 ; 6.840 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 7.143 ; 7.759 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 6.417 ; 6.702 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 6.303 ; 6.657 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 6.238 ; 6.519 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 6.721 ; 7.220 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 6.065 ; 6.322 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 6.540 ; 6.970 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 7.108 ; 7.735 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 6.667 ; 7.060 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 6.436 ; 6.808 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 6.316 ; 6.635 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 6.738 ; 7.261 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]        ; clock               ; 6.440 ; 6.817 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0]       ; clock               ; 6.440 ; 6.817 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]        ; clock               ; 6.369 ; 6.649 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0]       ; clock               ; 6.369 ; 6.649 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+-------+-------+------------+-------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                 ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SRAM_OE_N[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_CE_N[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_BE_N[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_BE_N[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[0]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[1]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[2]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[3]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[4]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[5]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[6]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[7]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[8]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[9]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[10]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[11]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[12]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[13]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[14]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[15]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[16]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[17]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_WE_N[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_RS              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_RW              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_E               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED9                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[0]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[1]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[2]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[3]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[4]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[5]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[6]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[0]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[1]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[2]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[3]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[4]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[5]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[6]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[0]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[1]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[2]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[3]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[4]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[5]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[6]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[0]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[1]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[2]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[3]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[4]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[5]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[6]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[0]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[1]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[2]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[3]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[4]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[5]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[6]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[7]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[8]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[9]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[10]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[11]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[12]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[13]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[14]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[15]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DQ[0]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DQ[1]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DQ[2]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DQ[3]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DQ[4]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DQ[5]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DQ[6]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DQ[7]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------------+
; Input Transition Times                                                 ;
+---------------------+--------------+-----------------+-----------------+
; Pin                 ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------------+--------------+-----------------+-----------------+
; SRAM_D[0]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[1]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[2]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[3]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[4]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[5]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[6]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[7]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[8]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[9]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[10]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[11]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[12]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[13]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[14]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[15]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DQ[0]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DQ[1]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DQ[2]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DQ[3]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DQ[4]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DQ[5]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DQ[6]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DQ[7]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk_clk             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_reset_n       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]               ; 1.2 V        ; 960 ps          ; 960 ps          ;
; SW[6]               ; 1.2 V        ; 960 ps          ; 960 ps          ;
; SW[7]               ; 1.2 V        ; 960 ps          ; 960 ps          ;
; SW[2]               ; 1.2 V        ; 960 ps          ; 960 ps          ;
; SW[5]               ; 1.2 V        ; 960 ps          ; 960 ps          ;
; SW[0]               ; 1.2 V        ; 960 ps          ; 960 ps          ;
; SW[1]               ; 1.2 V        ; 960 ps          ; 960 ps          ;
; SW[3]               ; 1.2 V        ; 960 ps          ; 960 ps          ;
; SW[4]               ; 1.2 V        ; 960 ps          ; 960 ps          ;
; KEY[2]              ; 1.2 V        ; 960 ps          ; 960 ps          ;
; KEY[0]              ; 1.2 V        ; 960 ps          ; 960 ps          ;
; KEY[1]              ; 1.2 V        ; 960 ps          ; 960 ps          ;
; altera_reserved_tms ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_tck ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_tdi ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+---------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1100mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SRAM_OE_N[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_CE_N[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; SRAM_BE_N[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.15e-07 V                   ; 2.41 V              ; -0.0492 V           ; 0.181 V                              ; 0.116 V                              ; 4.54e-10 s                  ; 4.44e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.15e-07 V                  ; 2.41 V             ; -0.0492 V          ; 0.181 V                             ; 0.116 V                             ; 4.54e-10 s                 ; 4.44e-10 s                 ; No                        ; Yes                       ;
; SRAM_BE_N[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.15e-07 V                   ; 2.41 V              ; -0.0495 V           ; 0.18 V                               ; 0.115 V                              ; 4.54e-10 s                  ; 4.44e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.15e-07 V                  ; 2.41 V             ; -0.0495 V          ; 0.18 V                              ; 0.115 V                             ; 4.54e-10 s                 ; 4.44e-10 s                 ; No                        ; Yes                       ;
; SRAM_A[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[8]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[9]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[10]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[11]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[12]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[13]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[14]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[15]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[16]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[17]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_WE_N[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; LCD_RS              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; LCD_RW              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; LCD_E               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.88e-07 V                   ; 2.35 V              ; -0.0185 V           ; 0.153 V                              ; 0.099 V                              ; 4.6e-10 s                   ; 4.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.88e-07 V                  ; 2.35 V             ; -0.0185 V          ; 0.153 V                             ; 0.099 V                             ; 4.6e-10 s                  ; 4.48e-10 s                 ; No                        ; Yes                       ;
; LED9                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.15e-07 V                   ; 2.41 V              ; -0.0495 V           ; 0.18 V                               ; 0.115 V                              ; 4.54e-10 s                  ; 4.44e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.15e-07 V                  ; 2.41 V             ; -0.0495 V          ; 0.18 V                              ; 0.115 V                             ; 4.54e-10 s                 ; 4.44e-10 s                 ; No                        ; Yes                       ;
; HEX0[0]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.26e-07 V                   ; 1.12 V              ; -0.0464 V           ; 0.081 V                              ; 0.112 V                              ; 6.59e-10 s                  ; 4.71e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.26e-07 V                  ; 1.12 V             ; -0.0464 V          ; 0.081 V                             ; 0.112 V                             ; 6.59e-10 s                 ; 4.71e-10 s                 ; No                        ; No                        ;
; HEX0[1]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.26e-07 V                   ; 1.12 V              ; -0.0464 V           ; 0.081 V                              ; 0.112 V                              ; 6.59e-10 s                  ; 4.71e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.26e-07 V                  ; 1.12 V             ; -0.0464 V          ; 0.081 V                             ; 0.112 V                             ; 6.59e-10 s                 ; 4.71e-10 s                 ; No                        ; No                        ;
; HEX0[2]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.12e-07 V                   ; 1.1 V               ; -0.0175 V           ; 0.055 V                              ; 0.073 V                              ; 6.35e-10 s                  ; 4.59e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.12e-07 V                  ; 1.1 V              ; -0.0175 V          ; 0.055 V                             ; 0.073 V                             ; 6.35e-10 s                 ; 4.59e-10 s                 ; No                        ; No                        ;
; HEX0[3]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.12e-07 V                   ; 1.1 V               ; -0.0175 V           ; 0.055 V                              ; 0.073 V                              ; 6.35e-10 s                  ; 4.59e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.12e-07 V                  ; 1.1 V              ; -0.0175 V          ; 0.055 V                             ; 0.073 V                             ; 6.35e-10 s                 ; 4.59e-10 s                 ; No                        ; No                        ;
; HEX0[4]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.26e-07 V                   ; 1.12 V              ; -0.0464 V           ; 0.081 V                              ; 0.112 V                              ; 6.59e-10 s                  ; 4.71e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.26e-07 V                  ; 1.12 V             ; -0.0464 V          ; 0.081 V                             ; 0.112 V                             ; 6.59e-10 s                 ; 4.71e-10 s                 ; No                        ; No                        ;
; HEX0[5]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.12e-07 V                   ; 1.1 V               ; -0.0175 V           ; 0.055 V                              ; 0.073 V                              ; 6.35e-10 s                  ; 4.59e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.12e-07 V                  ; 1.1 V              ; -0.0175 V          ; 0.055 V                             ; 0.073 V                             ; 6.35e-10 s                 ; 4.59e-10 s                 ; No                        ; No                        ;
; HEX0[6]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.26e-07 V                   ; 1.12 V              ; -0.0464 V           ; 0.081 V                              ; 0.112 V                              ; 6.59e-10 s                  ; 4.71e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.26e-07 V                  ; 1.12 V             ; -0.0464 V          ; 0.081 V                             ; 0.112 V                             ; 6.59e-10 s                 ; 4.71e-10 s                 ; No                        ; No                        ;
; HEX1[0]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.12e-07 V                   ; 1.1 V               ; -0.0175 V           ; 0.055 V                              ; 0.073 V                              ; 6.35e-10 s                  ; 4.59e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.12e-07 V                  ; 1.1 V              ; -0.0175 V          ; 0.055 V                             ; 0.073 V                             ; 6.35e-10 s                 ; 4.59e-10 s                 ; No                        ; No                        ;
; HEX1[1]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.24e-07 V                   ; 1.12 V              ; -0.0538 V           ; 0.13 V                               ; 0.103 V                              ; 4.91e-10 s                  ; 4.61e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.24e-07 V                  ; 1.12 V             ; -0.0538 V          ; 0.13 V                              ; 0.103 V                             ; 4.91e-10 s                 ; 4.61e-10 s                 ; No                        ; No                        ;
; HEX1[2]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.24e-07 V                   ; 1.12 V              ; -0.0538 V           ; 0.13 V                               ; 0.103 V                              ; 4.91e-10 s                  ; 4.61e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.24e-07 V                  ; 1.12 V             ; -0.0538 V          ; 0.13 V                              ; 0.103 V                             ; 4.91e-10 s                 ; 4.61e-10 s                 ; No                        ; No                        ;
; HEX1[3]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.24e-07 V                   ; 1.12 V              ; -0.0517 V           ; 0.131 V                              ; 0.103 V                              ; 4.91e-10 s                  ; 4.61e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.24e-07 V                  ; 1.12 V             ; -0.0517 V          ; 0.131 V                             ; 0.103 V                             ; 4.91e-10 s                 ; 4.61e-10 s                 ; No                        ; No                        ;
; HEX1[4]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.24e-07 V                   ; 1.12 V              ; -0.0538 V           ; 0.13 V                               ; 0.103 V                              ; 4.91e-10 s                  ; 4.61e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.24e-07 V                  ; 1.12 V             ; -0.0538 V          ; 0.13 V                              ; 0.103 V                             ; 4.91e-10 s                 ; 4.61e-10 s                 ; No                        ; No                        ;
; HEX1[5]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.24e-07 V                   ; 1.12 V              ; -0.0517 V           ; 0.131 V                              ; 0.103 V                              ; 4.91e-10 s                  ; 4.61e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.24e-07 V                  ; 1.12 V             ; -0.0517 V          ; 0.131 V                             ; 0.103 V                             ; 4.91e-10 s                 ; 4.61e-10 s                 ; No                        ; No                        ;
; HEX1[6]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.24e-07 V                   ; 1.12 V              ; -0.0517 V           ; 0.131 V                              ; 0.103 V                              ; 4.91e-10 s                  ; 4.61e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.24e-07 V                  ; 1.12 V             ; -0.0517 V          ; 0.131 V                             ; 0.103 V                             ; 4.91e-10 s                 ; 4.61e-10 s                 ; No                        ; No                        ;
; HEX2[0]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; HEX2[1]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; HEX2[2]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[3]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; HEX2[4]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[5]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[6]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; HEX3[0]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; HEX3[1]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; HEX3[2]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; HEX3[3]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; HEX3[4]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; HEX3[5]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; HEX3[6]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[8]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[9]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[10]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[11]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[12]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[13]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[14]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[15]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; LCD_DQ[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; LCD_DQ[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.72e-07 V                   ; 3.12 V              ; -0.0657 V           ; 0.199 V                              ; 0.194 V                              ; 5.99e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.72e-07 V                  ; 3.12 V             ; -0.0657 V          ; 0.199 V                             ; 0.194 V                             ; 5.99e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1100mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SRAM_OE_N[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_CE_N[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_BE_N[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.52e-05 V                   ; 2.38 V              ; -0.032 V            ; 0.204 V                              ; 0.181 V                              ; 4.74e-10 s                  ; 4.85e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.52e-05 V                  ; 2.38 V             ; -0.032 V           ; 0.204 V                             ; 0.181 V                             ; 4.74e-10 s                 ; 4.85e-10 s                 ; No                        ; Yes                       ;
; SRAM_BE_N[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.52e-05 V                   ; 2.38 V              ; -0.0315 V           ; 0.205 V                              ; 0.182 V                              ; 4.74e-10 s                  ; 4.85e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.52e-05 V                  ; 2.38 V             ; -0.0315 V          ; 0.205 V                             ; 0.182 V                             ; 4.74e-10 s                 ; 4.85e-10 s                 ; No                        ; Yes                       ;
; SRAM_A[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[8]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[9]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[10]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[11]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[12]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[13]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[14]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[15]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[16]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[17]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_WE_N[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; LCD_RS              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; LCD_RW              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; LCD_E               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.27e-05 V                   ; 2.34 V              ; -0.0089 V           ; 0.206 V                              ; 0.058 V                              ; 4.97e-10 s                  ; 5.13e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.27e-05 V                  ; 2.34 V             ; -0.0089 V          ; 0.206 V                             ; 0.058 V                             ; 4.97e-10 s                 ; 5.13e-10 s                 ; Yes                       ; Yes                       ;
; LED9                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.52e-05 V                   ; 2.38 V              ; -0.0315 V           ; 0.205 V                              ; 0.182 V                              ; 4.74e-10 s                  ; 4.85e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.52e-05 V                  ; 2.38 V             ; -0.0315 V          ; 0.205 V                             ; 0.182 V                             ; 4.74e-10 s                 ; 4.85e-10 s                 ; No                        ; Yes                       ;
; HEX0[0]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.76e-05 V                   ; 1.11 V              ; -0.0281 V           ; 0.09 V                               ; 0.14 V                               ; 6.73e-10 s                  ; 5.04e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.76e-05 V                  ; 1.11 V             ; -0.0281 V          ; 0.09 V                              ; 0.14 V                              ; 6.73e-10 s                 ; 5.04e-10 s                 ; No                        ; No                        ;
; HEX0[1]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.76e-05 V                   ; 1.11 V              ; -0.0281 V           ; 0.09 V                               ; 0.14 V                               ; 6.73e-10 s                  ; 5.04e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.76e-05 V                  ; 1.11 V             ; -0.0281 V          ; 0.09 V                              ; 0.14 V                              ; 6.73e-10 s                 ; 5.04e-10 s                 ; No                        ; No                        ;
; HEX0[2]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.61e-05 V                   ; 1.09 V              ; -0.0084 V           ; 0.066 V                              ; 0.108 V                              ; 6.59e-10 s                  ; 5.03e-10 s                  ; Yes                        ; Yes                        ; 1.09 V                      ; 1.61e-05 V                  ; 1.09 V             ; -0.0084 V          ; 0.066 V                             ; 0.108 V                             ; 6.59e-10 s                 ; 5.03e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[3]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.61e-05 V                   ; 1.09 V              ; -0.0084 V           ; 0.066 V                              ; 0.108 V                              ; 6.59e-10 s                  ; 5.03e-10 s                  ; Yes                        ; Yes                        ; 1.09 V                      ; 1.61e-05 V                  ; 1.09 V             ; -0.0084 V          ; 0.066 V                             ; 0.108 V                             ; 6.59e-10 s                 ; 5.03e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.76e-05 V                   ; 1.11 V              ; -0.0281 V           ; 0.09 V                               ; 0.14 V                               ; 6.73e-10 s                  ; 5.04e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.76e-05 V                  ; 1.11 V             ; -0.0281 V          ; 0.09 V                              ; 0.14 V                              ; 6.73e-10 s                 ; 5.04e-10 s                 ; No                        ; No                        ;
; HEX0[5]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.61e-05 V                   ; 1.09 V              ; -0.0084 V           ; 0.066 V                              ; 0.108 V                              ; 6.59e-10 s                  ; 5.03e-10 s                  ; Yes                        ; Yes                        ; 1.09 V                      ; 1.61e-05 V                  ; 1.09 V             ; -0.0084 V          ; 0.066 V                             ; 0.108 V                             ; 6.59e-10 s                 ; 5.03e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[6]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.76e-05 V                   ; 1.11 V              ; -0.0281 V           ; 0.09 V                               ; 0.14 V                               ; 6.73e-10 s                  ; 5.04e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.76e-05 V                  ; 1.11 V             ; -0.0281 V          ; 0.09 V                              ; 0.14 V                              ; 6.73e-10 s                 ; 5.04e-10 s                 ; No                        ; No                        ;
; HEX1[0]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.61e-05 V                   ; 1.09 V              ; -0.0084 V           ; 0.066 V                              ; 0.108 V                              ; 6.59e-10 s                  ; 5.03e-10 s                  ; Yes                        ; Yes                        ; 1.09 V                      ; 1.61e-05 V                  ; 1.09 V             ; -0.0084 V          ; 0.066 V                             ; 0.108 V                             ; 6.59e-10 s                 ; 5.03e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.73e-05 V                   ; 1.11 V              ; -0.0321 V           ; 0.075 V                              ; 0.122 V                              ; 6.54e-10 s                  ; 4.83e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.73e-05 V                  ; 1.11 V             ; -0.0321 V          ; 0.075 V                             ; 0.122 V                             ; 6.54e-10 s                 ; 4.83e-10 s                 ; No                        ; No                        ;
; HEX1[2]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.73e-05 V                   ; 1.11 V              ; -0.0321 V           ; 0.075 V                              ; 0.122 V                              ; 6.54e-10 s                  ; 4.83e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.73e-05 V                  ; 1.11 V             ; -0.0321 V          ; 0.075 V                             ; 0.122 V                             ; 6.54e-10 s                 ; 4.83e-10 s                 ; No                        ; No                        ;
; HEX1[3]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.73e-05 V                   ; 1.11 V              ; -0.0316 V           ; 0.075 V                              ; 0.122 V                              ; 6.54e-10 s                  ; 4.82e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.73e-05 V                  ; 1.11 V             ; -0.0316 V          ; 0.075 V                             ; 0.122 V                             ; 6.54e-10 s                 ; 4.82e-10 s                 ; No                        ; No                        ;
; HEX1[4]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.73e-05 V                   ; 1.11 V              ; -0.0321 V           ; 0.075 V                              ; 0.122 V                              ; 6.54e-10 s                  ; 4.83e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.73e-05 V                  ; 1.11 V             ; -0.0321 V          ; 0.075 V                             ; 0.122 V                             ; 6.54e-10 s                 ; 4.83e-10 s                 ; No                        ; No                        ;
; HEX1[5]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.73e-05 V                   ; 1.11 V              ; -0.0316 V           ; 0.075 V                              ; 0.122 V                              ; 6.54e-10 s                  ; 4.82e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.73e-05 V                  ; 1.11 V             ; -0.0316 V          ; 0.075 V                             ; 0.122 V                             ; 6.54e-10 s                 ; 4.82e-10 s                 ; No                        ; No                        ;
; HEX1[6]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.73e-05 V                   ; 1.11 V              ; -0.0316 V           ; 0.075 V                              ; 0.122 V                              ; 6.54e-10 s                  ; 4.82e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.73e-05 V                  ; 1.11 V             ; -0.0316 V          ; 0.075 V                             ; 0.122 V                             ; 6.54e-10 s                 ; 4.82e-10 s                 ; No                        ; No                        ;
; HEX2[0]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; HEX2[1]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; HEX2[2]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[3]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[4]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[5]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[6]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[0]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; HEX3[1]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; HEX3[2]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; HEX3[3]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; HEX3[4]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; HEX3[5]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; HEX3[6]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[8]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[9]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[10]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[11]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[12]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[13]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[14]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[15]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.78e-05 V                   ; 3.12 V              ; -0.0384 V           ; 0.318 V                              ; 0.101 V                              ; 6.66e-10 s                  ; 4.04e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.78e-05 V                  ; 3.12 V             ; -0.0384 V          ; 0.318 V                             ; 0.101 V                             ; 6.66e-10 s                 ; 4.04e-10 s                 ; No                        ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1100mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SRAM_OE_N[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; SRAM_CE_N[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; SRAM_BE_N[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; SRAM_BE_N[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; SRAM_A[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; SRAM_A[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; SRAM_A[8]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[9]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[10]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[11]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; SRAM_A[12]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[13]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[14]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[15]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[16]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[17]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; SRAM_WE_N[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; LCD_RS              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; LCD_RW              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; LCD_E               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.54e-06 V                   ; 2.81 V              ; -0.0578 V           ; 0.303 V                              ; 0.28 V                               ; 2.93e-10 s                  ; 3.01e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 3.54e-06 V                  ; 2.81 V             ; -0.0578 V          ; 0.303 V                             ; 0.28 V                              ; 2.93e-10 s                 ; 3.01e-10 s                 ; No                        ; No                        ;
; LED9                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HEX0[0]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 2.04e-06 V                   ; 1.41 V              ; -0.082 V            ; 0.189 V                              ; 0.214 V                              ; 2.71e-10 s                  ; 2.9e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 2.04e-06 V                  ; 1.41 V             ; -0.082 V           ; 0.189 V                             ; 0.214 V                             ; 2.71e-10 s                 ; 2.9e-10 s                  ; No                        ; No                        ;
; HEX0[1]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 2.04e-06 V                   ; 1.41 V              ; -0.082 V            ; 0.189 V                              ; 0.214 V                              ; 2.71e-10 s                  ; 2.9e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 2.04e-06 V                  ; 1.41 V             ; -0.082 V           ; 0.189 V                             ; 0.214 V                             ; 2.71e-10 s                 ; 2.9e-10 s                  ; No                        ; No                        ;
; HEX0[2]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 1.78e-06 V                   ; 1.36 V              ; -0.0397 V           ; 0.144 V                              ; 0.155 V                              ; 2.76e-10 s                  ; 2.9e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 1.78e-06 V                  ; 1.36 V             ; -0.0397 V          ; 0.144 V                             ; 0.155 V                             ; 2.76e-10 s                 ; 2.9e-10 s                  ; No                        ; No                        ;
; HEX0[3]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 1.78e-06 V                   ; 1.36 V              ; -0.0397 V           ; 0.144 V                              ; 0.155 V                              ; 2.76e-10 s                  ; 2.9e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 1.78e-06 V                  ; 1.36 V             ; -0.0397 V          ; 0.144 V                             ; 0.155 V                             ; 2.76e-10 s                 ; 2.9e-10 s                  ; No                        ; No                        ;
; HEX0[4]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 2.04e-06 V                   ; 1.41 V              ; -0.082 V            ; 0.189 V                              ; 0.214 V                              ; 2.71e-10 s                  ; 2.9e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 2.04e-06 V                  ; 1.41 V             ; -0.082 V           ; 0.189 V                             ; 0.214 V                             ; 2.71e-10 s                 ; 2.9e-10 s                  ; No                        ; No                        ;
; HEX0[5]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 1.78e-06 V                   ; 1.36 V              ; -0.0397 V           ; 0.144 V                              ; 0.155 V                              ; 2.76e-10 s                  ; 2.9e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 1.78e-06 V                  ; 1.36 V             ; -0.0397 V          ; 0.144 V                             ; 0.155 V                             ; 2.76e-10 s                 ; 2.9e-10 s                  ; No                        ; No                        ;
; HEX0[6]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 2.04e-06 V                   ; 1.41 V              ; -0.082 V            ; 0.189 V                              ; 0.214 V                              ; 2.71e-10 s                  ; 2.9e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 2.04e-06 V                  ; 1.41 V             ; -0.082 V           ; 0.189 V                             ; 0.214 V                             ; 2.71e-10 s                 ; 2.9e-10 s                  ; No                        ; No                        ;
; HEX1[0]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 1.78e-06 V                   ; 1.36 V              ; -0.0397 V           ; 0.144 V                              ; 0.155 V                              ; 2.76e-10 s                  ; 2.9e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 1.78e-06 V                  ; 1.36 V             ; -0.0397 V          ; 0.144 V                             ; 0.155 V                             ; 2.76e-10 s                 ; 2.9e-10 s                  ; No                        ; No                        ;
; HEX1[1]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 2e-06 V                      ; 1.42 V              ; -0.0985 V           ; 0.168 V                              ; 0.193 V                              ; 2.62e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 2e-06 V                     ; 1.42 V             ; -0.0985 V          ; 0.168 V                             ; 0.193 V                             ; 2.62e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; HEX1[2]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 2e-06 V                      ; 1.42 V              ; -0.0985 V           ; 0.168 V                              ; 0.193 V                              ; 2.62e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 2e-06 V                     ; 1.42 V             ; -0.0985 V          ; 0.168 V                             ; 0.193 V                             ; 2.62e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; HEX1[3]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 2e-06 V                      ; 1.42 V              ; -0.0978 V           ; 0.167 V                              ; 0.193 V                              ; 2.62e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 2e-06 V                     ; 1.42 V             ; -0.0978 V          ; 0.167 V                             ; 0.193 V                             ; 2.62e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; HEX1[4]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 2e-06 V                      ; 1.42 V              ; -0.0985 V           ; 0.168 V                              ; 0.193 V                              ; 2.62e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 2e-06 V                     ; 1.42 V             ; -0.0985 V          ; 0.168 V                             ; 0.193 V                             ; 2.62e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; HEX1[5]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 2e-06 V                      ; 1.42 V              ; -0.0978 V           ; 0.167 V                              ; 0.193 V                              ; 2.62e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 2e-06 V                     ; 1.42 V             ; -0.0978 V          ; 0.167 V                             ; 0.193 V                             ; 2.62e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; HEX1[6]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 2e-06 V                      ; 1.42 V              ; -0.0978 V           ; 0.167 V                              ; 0.193 V                              ; 2.62e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 2e-06 V                     ; 1.42 V             ; -0.0978 V          ; 0.167 V                             ; 0.193 V                             ; 2.62e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; HEX2[0]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; HEX2[1]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; HEX2[2]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; HEX2[3]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; HEX2[4]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; HEX2[5]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; HEX2[6]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; HEX3[0]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; HEX3[1]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; HEX3[2]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; HEX3[3]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; HEX3[4]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; HEX3[5]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; HEX3[6]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; SRAM_D[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; SRAM_D[8]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[9]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[10]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[11]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; SRAM_D[12]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[13]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[14]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[15]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; LCD_DQ[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; LCD_DQ[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; LCD_DQ[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; LCD_DQ[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; LCD_DQ[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; LCD_DQ[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; LCD_DQ[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; LCD_DQ[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 6.35e-06 V                   ; 3.69 V              ; -0.125 V            ; 0.384 V                              ; 0.202 V                              ; 4.63e-10 s                  ; 2.66e-10 s                  ; No                         ; Yes                        ; 3.63 V                      ; 6.35e-06 V                  ; 3.69 V             ; -0.125 V           ; 0.384 V                             ; 0.202 V                             ; 4.63e-10 s                 ; 2.66e-10 s                 ; No                        ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1100mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SRAM_OE_N[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; SRAM_CE_N[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; SRAM_BE_N[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; SRAM_BE_N[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; SRAM_A[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[8]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[9]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[10]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[11]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[12]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[13]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[14]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[15]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[16]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[17]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; SRAM_WE_N[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; LCD_RS              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; LCD_RW              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; LCD_E               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000213 V                   ; 2.79 V              ; -0.0324 V           ; 0.139 V                              ; 0.119 V                              ; 4.42e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000213 V                  ; 2.79 V             ; -0.0324 V          ; 0.139 V                             ; 0.119 V                             ; 4.42e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; LED9                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; HEX0[0]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000148 V                   ; 1.39 V              ; -0.0478 V           ; 0.214 V                              ; 0.125 V                              ; 2.99e-10 s                  ; 4.71e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 0.000148 V                  ; 1.39 V             ; -0.0478 V          ; 0.214 V                             ; 0.125 V                             ; 2.99e-10 s                 ; 4.71e-10 s                 ; No                        ; No                        ;
; HEX0[1]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000148 V                   ; 1.39 V              ; -0.0478 V           ; 0.214 V                              ; 0.125 V                              ; 2.99e-10 s                  ; 4.71e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 0.000148 V                  ; 1.39 V             ; -0.0478 V          ; 0.214 V                             ; 0.125 V                             ; 2.99e-10 s                 ; 4.71e-10 s                 ; No                        ; No                        ;
; HEX0[2]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000132 V                   ; 1.35 V              ; -0.0188 V           ; 0.072 V                              ; 0.082 V                              ; 4.35e-10 s                  ; 4.57e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 0.000132 V                  ; 1.35 V             ; -0.0188 V          ; 0.072 V                             ; 0.082 V                             ; 4.35e-10 s                 ; 4.57e-10 s                 ; No                        ; No                        ;
; HEX0[3]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000132 V                   ; 1.35 V              ; -0.0188 V           ; 0.072 V                              ; 0.082 V                              ; 4.35e-10 s                  ; 4.57e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 0.000132 V                  ; 1.35 V             ; -0.0188 V          ; 0.072 V                             ; 0.082 V                             ; 4.35e-10 s                 ; 4.57e-10 s                 ; No                        ; No                        ;
; HEX0[4]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000148 V                   ; 1.39 V              ; -0.0478 V           ; 0.214 V                              ; 0.125 V                              ; 2.99e-10 s                  ; 4.71e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 0.000148 V                  ; 1.39 V             ; -0.0478 V          ; 0.214 V                             ; 0.125 V                             ; 2.99e-10 s                 ; 4.71e-10 s                 ; No                        ; No                        ;
; HEX0[5]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000132 V                   ; 1.35 V              ; -0.0188 V           ; 0.072 V                              ; 0.082 V                              ; 4.35e-10 s                  ; 4.57e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 0.000132 V                  ; 1.35 V             ; -0.0188 V          ; 0.072 V                             ; 0.082 V                             ; 4.35e-10 s                 ; 4.57e-10 s                 ; No                        ; No                        ;
; HEX0[6]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000148 V                   ; 1.39 V              ; -0.0478 V           ; 0.214 V                              ; 0.125 V                              ; 2.99e-10 s                  ; 4.71e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 0.000148 V                  ; 1.39 V             ; -0.0478 V          ; 0.214 V                             ; 0.125 V                             ; 2.99e-10 s                 ; 4.71e-10 s                 ; No                        ; No                        ;
; HEX1[0]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000132 V                   ; 1.35 V              ; -0.0188 V           ; 0.072 V                              ; 0.082 V                              ; 4.35e-10 s                  ; 4.57e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 0.000132 V                  ; 1.35 V             ; -0.0188 V          ; 0.072 V                             ; 0.082 V                             ; 4.35e-10 s                 ; 4.57e-10 s                 ; No                        ; No                        ;
; HEX1[1]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000145 V                   ; 1.4 V               ; -0.056 V            ; 0.186 V                              ; 0.116 V                              ; 2.8e-10 s                   ; 4.6e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 0.000145 V                  ; 1.4 V              ; -0.056 V           ; 0.186 V                             ; 0.116 V                             ; 2.8e-10 s                  ; 4.6e-10 s                  ; No                        ; No                        ;
; HEX1[2]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000145 V                   ; 1.4 V               ; -0.056 V            ; 0.186 V                              ; 0.116 V                              ; 2.8e-10 s                   ; 4.6e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 0.000145 V                  ; 1.4 V              ; -0.056 V           ; 0.186 V                             ; 0.116 V                             ; 2.8e-10 s                  ; 4.6e-10 s                  ; No                        ; No                        ;
; HEX1[3]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000145 V                   ; 1.4 V               ; -0.0574 V           ; 0.186 V                              ; 0.115 V                              ; 2.8e-10 s                   ; 4.6e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 0.000145 V                  ; 1.4 V              ; -0.0574 V          ; 0.186 V                             ; 0.115 V                             ; 2.8e-10 s                  ; 4.6e-10 s                  ; No                        ; No                        ;
; HEX1[4]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000145 V                   ; 1.4 V               ; -0.056 V            ; 0.186 V                              ; 0.116 V                              ; 2.8e-10 s                   ; 4.6e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 0.000145 V                  ; 1.4 V              ; -0.056 V           ; 0.186 V                             ; 0.116 V                             ; 2.8e-10 s                  ; 4.6e-10 s                  ; No                        ; No                        ;
; HEX1[5]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000145 V                   ; 1.4 V               ; -0.0574 V           ; 0.186 V                              ; 0.115 V                              ; 2.8e-10 s                   ; 4.6e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 0.000145 V                  ; 1.4 V              ; -0.0574 V          ; 0.186 V                             ; 0.115 V                             ; 2.8e-10 s                  ; 4.6e-10 s                  ; No                        ; No                        ;
; HEX1[6]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000145 V                   ; 1.4 V               ; -0.0574 V           ; 0.186 V                              ; 0.115 V                              ; 2.8e-10 s                   ; 4.6e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 0.000145 V                  ; 1.4 V              ; -0.0574 V          ; 0.186 V                             ; 0.115 V                             ; 2.8e-10 s                  ; 4.6e-10 s                  ; No                        ; No                        ;
; HEX2[0]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; HEX2[1]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; HEX2[2]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; HEX2[3]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; HEX2[4]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; HEX2[5]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; HEX2[6]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; HEX3[0]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; HEX3[1]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; HEX3[2]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; HEX3[3]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; HEX3[4]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; HEX3[5]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; HEX3[6]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[8]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[9]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[10]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[11]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[12]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[13]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[14]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[15]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; LCD_DQ[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; LCD_DQ[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; LCD_DQ[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; LCD_DQ[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; LCD_DQ[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; LCD_DQ[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; LCD_DQ[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; LCD_DQ[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000312 V                   ; 3.68 V              ; -0.0512 V           ; 0.226 V                              ; 0.205 V                              ; 5.93e-10 s                  ; 2.92e-10 s                  ; No                         ; Yes                        ; 3.63 V                      ; 0.000312 V                  ; 3.68 V             ; -0.0512 V          ; 0.226 V                             ; 0.205 V                             ; 5.93e-10 s                 ; 2.92e-10 s                 ; No                        ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                       ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+------------+------------+----------+----------+
; From Clock                                                        ; To Clock                                                          ; RR Paths   ; FR Paths   ; RF Paths ; FF Paths ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+------------+------------+----------+----------+
; altera_reserved_tck                                               ; altera_reserved_tck                                               ; 1740       ; 0          ; 26       ; 2        ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; altera_reserved_tck                                               ; false path ; 0          ; 0        ; 0        ;
; clock                                                             ; clock                                                             ; 2          ; 0          ; 0        ; 0        ;
; altera_reserved_tck                                               ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; false path ; false path ; 0        ; 0        ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 37478      ; 0          ; 0        ; 0        ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+------------+------------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                        ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+------------+------------+----------+----------+
; From Clock                                                        ; To Clock                                                          ; RR Paths   ; FR Paths   ; RF Paths ; FF Paths ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+------------+------------+----------+----------+
; altera_reserved_tck                                               ; altera_reserved_tck                                               ; 1740       ; 0          ; 26       ; 2        ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; altera_reserved_tck                                               ; false path ; 0          ; 0        ; 0        ;
; clock                                                             ; clock                                                             ; 2          ; 0          ; 0        ; 0        ;
; altera_reserved_tck                                               ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; false path ; false path ; 0        ; 0        ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 37478      ; 0          ; 0        ; 0        ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+------------+------------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                                                ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                        ; To Clock                                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+----------+----------+----------+----------+
; altera_reserved_tck                                               ; altera_reserved_tck                                               ; 82       ; 0        ; 3        ; 0        ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; clock                                                             ; 3        ; 0        ; 0        ; 0        ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 1079     ; 0        ; 0        ; 0        ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                                                 ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                        ; To Clock                                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+----------+----------+----------+----------+
; altera_reserved_tck                                               ; altera_reserved_tck                                               ; 82       ; 0        ; 3        ; 0        ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; clock                                                             ; 3        ; 0        ; 0        ; 0        ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 1079     ; 0        ; 0        ; 0        ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 38    ; 38   ;
; Unconstrained Input Port Paths  ; 118   ; 118  ;
; Unconstrained Output Ports      ; 80    ; 80   ;
; Unconstrained Output Port Paths ; 158   ; 158  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.0.0 Build 200 06/17/2014 SJ Web Edition
    Info: Processing started: Mon Oct 27 20:46:26 2014
Info: Command: quartus_sta Stepper-Motor-Control -c Stepper-Motor-Control
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'StepperMotorControl/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'StepperMotorControl/synthesis/submodules/StepperMotorControl_CPU.sdc'
Info (332104): Reading SDC File: 'Stepper-Motor-Control.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 2 -multiply_by 12 -duty_cycle 50.00 -name {pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 3 -duty_cycle 50.00 -name {pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: cpu|the_StepperMotorControl_CPU_nios2_oci|the_StepperMotorControl_CPU_nios2_ocimem|StepperMotorControl_CPU_ociram_sp_ram|the_altsyncram|auto_generated|ram_block1a16|clk0  to: StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_ocimem:the_StepperMotorControl_CPU_nios2_ocimem|StepperMotorControl_CPU_ociram_sp_ram_module:StepperMotorControl_CPU_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_psf1:auto_generated|ram_block1a16~CLOCK1_ENABLE1_0
    Info (332098): Cell: pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: pll_100mhz|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Info (332146): Worst-case setup slack is 2.684
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.684               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):    12.166               0.000 altera_reserved_tck 
    Info (332119):    18.874               0.000 clock 
Info (332146): Worst-case hold slack is 0.379
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.379               0.000 altera_reserved_tck 
    Info (332119):     0.431               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):     0.450               0.000 clock 
Info (332146): Worst-case recovery slack is 5.962
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.962               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):    14.105               0.000 altera_reserved_tck 
Info (332146): Worst-case removal slack is 1.158
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.158               0.000 altera_reserved_tck 
    Info (332119):     1.345               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
Info (332146): Worst-case minimum pulse width slack is 1.666
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.666               0.000 pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] 
    Info (332119):     3.564               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):     9.311               0.000 clock 
    Info (332119):    15.396               0.000 altera_reserved_tck 
Info (332114): Report Metastability: Found 5 synchronizer chains.
    Info (332114): Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
    Info (332114): Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

    Info (332114): Number of Synchronizer Chains Found: 5
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
    Info (332114): Worst Case Available Settling Time: 17.524 ns
    Info (332114): 
    Info (332114): Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
    Info (332114):   - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 7.8
    Info (332114): Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
    Info (332114):   - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 17.8
Info: Analyzing Slow 1100mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: cpu|the_StepperMotorControl_CPU_nios2_oci|the_StepperMotorControl_CPU_nios2_ocimem|StepperMotorControl_CPU_ociram_sp_ram|the_altsyncram|auto_generated|ram_block1a16|clk0  to: StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_ocimem:the_StepperMotorControl_CPU_nios2_ocimem|StepperMotorControl_CPU_ociram_sp_ram_module:StepperMotorControl_CPU_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_psf1:auto_generated|ram_block1a16~CLOCK1_ENABLE1_0
    Info (332098): Cell: pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: pll_100mhz|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 2.595
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.595               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):    12.251               0.000 altera_reserved_tck 
    Info (332119):    18.862               0.000 clock 
Info (332146): Worst-case hold slack is 0.380
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.380               0.000 altera_reserved_tck 
    Info (332119):     0.434               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):     0.453               0.000 clock 
Info (332146): Worst-case recovery slack is 6.159
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     6.159               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):    14.306               0.000 altera_reserved_tck 
Info (332146): Worst-case removal slack is 1.093
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.093               0.000 altera_reserved_tck 
    Info (332119):     1.254               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
Info (332146): Worst-case minimum pulse width slack is 1.666
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.666               0.000 pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] 
    Info (332119):     3.517               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):     9.198               0.000 clock 
    Info (332119):    15.377               0.000 altera_reserved_tck 
Info (332114): Report Metastability: Found 5 synchronizer chains.
    Info (332114): Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
    Info (332114): Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

    Info (332114): Number of Synchronizer Chains Found: 5
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
    Info (332114): Worst Case Available Settling Time: 17.419 ns
    Info (332114): 
    Info (332114): Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
    Info (332114):   - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 2.4
    Info (332114): Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
    Info (332114):   - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 17.8
Info: Analyzing Fast 1100mV 85C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: cpu|the_StepperMotorControl_CPU_nios2_oci|the_StepperMotorControl_CPU_nios2_ocimem|StepperMotorControl_CPU_ociram_sp_ram|the_altsyncram|auto_generated|ram_block1a16|clk0  to: StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_ocimem:the_StepperMotorControl_CPU_nios2_ocimem|StepperMotorControl_CPU_ociram_sp_ram_module:StepperMotorControl_CPU_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_psf1:auto_generated|ram_block1a16~CLOCK1_ENABLE1_0
    Info (332098): Cell: pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: pll_100mhz|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 6.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     6.201               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):    14.937               0.000 altera_reserved_tck 
    Info (332119):    19.450               0.000 clock 
Info (332146): Worst-case hold slack is 0.109
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.109               0.000 altera_reserved_tck 
    Info (332119):     0.178               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):     0.240               0.000 clock 
Info (332146): Worst-case recovery slack is 7.509
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     7.509               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):    15.676               0.000 altera_reserved_tck 
Info (332146): Worst-case removal slack is 0.484
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.484               0.000 altera_reserved_tck 
    Info (332119):     0.671               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
Info (332146): Worst-case minimum pulse width slack is 1.666
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.666               0.000 pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] 
    Info (332119):     3.888               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):     9.425               0.000 clock 
    Info (332119):    15.347               0.000 altera_reserved_tck 
Info (332114): Report Metastability: Found 5 synchronizer chains.
    Info (332114): Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
    Info (332114): Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

    Info (332114): Number of Synchronizer Chains Found: 5
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
    Info (332114): Worst Case Available Settling Time: 18.835 ns
    Info (332114): 
    Info (332114): Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
    Info (332114):   - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 7.8
    Info (332114): Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
    Info (332114):   - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 17.8
Info: Analyzing Fast 1100mV 0C Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: cpu|the_StepperMotorControl_CPU_nios2_oci|the_StepperMotorControl_CPU_nios2_ocimem|StepperMotorControl_CPU_ociram_sp_ram|the_altsyncram|auto_generated|ram_block1a16|clk0  to: StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_ocimem:the_StepperMotorControl_CPU_nios2_ocimem|StepperMotorControl_CPU_ociram_sp_ram_module:StepperMotorControl_CPU_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_psf1:auto_generated|ram_block1a16~CLOCK1_ENABLE1_0
    Info (332098): Cell: pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: pll_100mhz|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 6.644
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     6.644               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):    15.207               0.000 altera_reserved_tck 
    Info (332119):    19.477               0.000 clock 
Info (332146): Worst-case hold slack is 0.091
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.091               0.000 altera_reserved_tck 
    Info (332119):     0.167               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):     0.228               0.000 clock 
Info (332146): Worst-case recovery slack is 7.818
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     7.818               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):    15.903               0.000 altera_reserved_tck 
Info (332146): Worst-case removal slack is 0.430
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.430               0.000 altera_reserved_tck 
    Info (332119):     0.602               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
Info (332146): Worst-case minimum pulse width slack is 1.666
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.666               0.000 pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] 
    Info (332119):     3.889               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):     9.422               0.000 clock 
    Info (332119):    15.349               0.000 altera_reserved_tck 
Info (332114): Report Metastability: Found 5 synchronizer chains.
    Info (332114): Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
    Info (332114): Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

    Info (332114): Number of Synchronizer Chains Found: 5
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
    Info (332114): Worst Case Available Settling Time: 18.886 ns
    Info (332114): 
    Info (332114): Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
    Info (332114):   - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 2.4
    Info (332114): Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
    Info (332114):   - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 17.8
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 1013 megabytes
    Info: Processing ended: Mon Oct 27 20:46:48 2014
    Info: Elapsed time: 00:00:22
    Info: Total CPU time (on all processors): 00:00:22


