# 考前复习

+ **冯诺依曼思想基本要点**：（1）计算机由输入输出设备、运算器、存储器、控制器组成；（2）采用二进制表示数据和命令；（3）采用存储程序方式(**核心**)
+ **存储程序方式**：在用计算机解题之前，事先编写好程序，连同所需数据预先写入主存储器中，在解题过程（运行程序）中，由控制器按照事先编好并存入存储器中的程序自动地、连续地从存储器中依次取出指令并执行，直到获得所要求的结果为止。
+ 存储程序方式在冯诺依曼研究**EDVAC**时提出
+ **多级层次结构**（P9）
+ **总线**是一组可为多个功能部件共享的公共信息传送线路，各部件**分时**使用总线发送信息，可**同时**接收总线上的信息(**特点**)
+ **采用总线的好处**：（1）减少各部件之间连线数量，降低成本；（2）便于系统构建、扩充系统性能、便于产品更新换代
+ 要保证 i 位十进制数的精度，至少要采用3.3倍 i 位二进制数的位数，否则精度难以满足要求
------
+ **负原码**：纯小数$1 - x$，纯整数$2^n - x$
+ 原码位移运算是符号位不动。原码对加减法不便
+ **负补码**：纯小数$2 + x$，纯整数$2^{n+1} + x$(n为除符号位外数值位数)
+ 补码只有一个0，数据表示范围比原码大
+ **简单求补**：在取反过程中，低位最后一个1不变，最后一个1后的0也都不变
+ **补码右移规则**：符号位不变，数值位各位向右移位，移空位置补与符号位相同的代码
+ **补码左移规则**：连同符号位同时左移，移空位置补0。如果移位后符号位与移位前符号位不一致，说明移位出错，将有效位移出了
+ **不同位数**的补码进行运算需要先进行**符号扩展**
+ **浮点数规格化**：1/2 <= |S| < 1，**原码**S1=1/**补码**Sf和S1不同，补码表示的数中-1是规格化数，-1/2不是
+ **尾数**决定精度，**阶码**决定范围
+ **奇偶校验码**为奇数则奇校验码为0，E=A123...n与P取抑或，0无错1出错
+ **海明校验码**增加校验位数，能检测一位出错并自动纠正一位错误的海明码应满足 $2^k >= n+k+1$(检1纠1)，校验位所在位号**$2^i,i=0,1,...,k-1$**，**被校验的位号等于校验它的校验位位号之和**，由此得到k个**校验组**，各组内求出奇偶校验码，形成k位的“指误字”$E_{k}E_{k-1}...E_{2}E_{1}$，若指误字=全0则无错，否则对应十进制值就是出错位号，将该位取反，错误码即得到自动纠正，只能处理一位出错
+ **循环冗余校验码(CRC)**基于模2除和加
------
+ 补码之和等于和的补码
+ OVR = 符号位进位与最高数值位进位的抑或
+ **变形补码**：用两个符号位表示的补码，两个符号位不一致时溢出，第一位指示正确正负
+ **对阶的基本方法**：小阶向大阶看齐，阶码小的数右移
+ **向左破坏规格化**：尾数发生溢出
+ **向右破坏规格化**：尾数未溢出，但不满足规格化条件
+ **补码**负值0舍1入时结果上与原码相反，只有当丢失的最高位为1且以下各位不全为0时入
+ **上溢**做溢出处理，**下溢**做机器零处理
------
+ **存储器层次结构**：CPU -> Cache -> 主存 -> 硬盘 -> 光盘/磁带
+ **静态RAM(SRAM)**中每一个存储单位都由一个触发器构成，可以存储一个二进制位，特点是**读写速度快，但通常容量不是很大**，属于**易失性存储器**
+ **动态RAM(DRAM)**采用**MOS管和电容**存储信息，减少了存储单位中所需要的晶体管的数目，大大提高了存储密度。但由于电容本身不可避免地会产生漏电，因此DRAM存储器需要频繁的刷新操作。**存储密度高、功耗小，但因为必须含有刷新电路，所以在电路上比较复杂**，属于**易失性存储器**
+ 动态存储器**刷新最大周期为2ms**，刷新方式(P132)
+ 组成一个主存储器**所需的芯片数量** = (存储器总单元数 × 位数/单元) / (每片芯片单元数 × 位数/单元)
------
+ **扩展操作码法**：当指令长度一定时，将操作数地址多的指令选择短的操作码，操作数地址少的指令选择较长操作码
------
+ **控制器的控制方式**：同步控制、异步控制、联合控制
+ **CPU内一般设置的寄存器**：指令寄存器IR，程序计数器PC，累加寄存器AC，程序状态寄存器PSR，地址寄存器MAR，数据缓冲寄存器MDR
-----
+ **微命令**是构成控制信号序列的最小单位
------
+ **DMA传送方式**：CPU暂停方式、周期挪用方式、交替访问内存方式
+ **中断**：指处理机暂时中止执行现行程序而转去执行处理更加紧迫事件的服务程序，待处理完毕后，再自动返回执行原来的程序的过程
+ **向量中断**：将各个中断服务程序的入口地址(或包括状态字)组织成中断向量表；响应中断时，由硬件直接产生对应于中断源的向量地址；据此访问中断向量表，从中读取服务程序入口地址，由此转向中断服务程序
+ **多重中断**：CPU在处理某一级中断过程中．又遇到了新的中断请求，CPU暂停原中断的处理，而转入处理新的中断，待处理完毕，再恢复原来中断的处理，也称中断嵌套
+ **中断屏蔽**：当产生中断请求后，用程序有选择地封锁部分中断，而允许其余部分中断仍得到响应
+ **程序中断**：（1）以CPU为中心，采用软硬结合，以软件为主的方式，控制设备与主机之间的数据传送；（2）因为需要程序切换，所以需要保护与恢复现场；（3）适合于慢速外设；（4）必须在一条指令执行结束后才能响应；（5）可实现多种处理功能
+ **DMA**：（1）以主存为中心，采用硬件手段，控制设备与主存间直接进行数据传送；（2）由DMA控制器直接控制数据传送。在数据传送期间，不需要CPU干预，不需保护与恢复现场；（3）适合于快速外设；（4）在一个访存周期结束后即可响应；（5）仅用于数据传送
