[
  {
    "name": "宋國明",
    "email": "gmsung@ntut.edu.tw",
    "latestUpdate": "2021-09-21 12:06:42",
    "objective": "1 設計的基本概念 2 架構、資料型別與運算子 3 組合與循序邏輯 4 函式 / 程序與屬性 / 組態 5 階層式設計 6 功能與時序模擬 7 設計合成 8 狀態機設計 9 管線式處理 10. 記憶體設計 11. 特殊應用積體電路設計與實作 12.FPGA 應用實習 13 FPGA 專題實作 14 FPGA 實作報告",
    "schedule": "第 1 週：設計的基本概念\n第 2 週：架構、 資料型別與運算子\n第 3 週：組合與循序邏輯\n第 4 週：函式 / 程序與屬性 / 組態\n第 5 週：功能與時序模擬\n第 6 週：狀態機設計\n第 7 週：功能與時序模\n第 8 週：記憶體設計\n第 9 週：期中考\n第 10 週：階層式設計\n第 11 週：設計合成\n第 12 週：管線式處理\n第 13 週：記憶體設計\n第 14-15 週：特殊應用積體電路設計與實作\n第 16 週: FPGA 應用實習\n第 17 週: FPGA 專題實作\n第 18 週: FPGA 實作報告 (含期末考)",
    "scorePolicy": "(1). 平常成績佔 10% (含點名與上課狀況等)。\n(2). 作業 30%。\n(2). 期中考試佔 30% (書面考試)。\n(3). 期末考試佔 30% (實作報告或上機實作考試)。",
    "materials": "(1). 鄭信源著，Verilog 硬體描述語言數位電路設計實務，三版，2004，ISBN 957-499-640-9，儒林圖書公司 (電話：02-2311-8971~3)。",
    "foreignLanguageTextbooks": false,
    "covid19": {
      "lv2Description": null,
      "courseScoreMethod": "實體授課採實體紙筆測驗，遠距上課採線上報告或紙筆測驗。",
      "courseInfo": "遠距教授上課時間或方式不變，教材由學校 E 學園提供，公開連結用 line 建立群組，開學後開始建置。",
      "courseURL": "1.Google Meet: tmd-ictd-ifr。\n2. 開學後會選用 google meeting 來建置上課網址，有問題請用 gmsung@ntut.edu.tw 連絡上課老師。",
      "contactInfo": "研究室分機 2121, 綜科317 室。",
      "additionalInfo": "助教分機 2190。",
      "lv2Method": "遠距上課"
    }
  }
]
