and r0, r0, #13 
bic r1, r2, r0 
add r3, r1, r1 
mvn r0, r3 
lsl r0, r0, #1 
