// Generated by CIRCT firtool-1.62.1
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

module SRAMTemplate_117(
  input         clock,
  input         io_r_req_valid,
  input  [9:0]  io_r_req_bits_setIdx,
  output        io_r_resp_data_0_valid,
  output [22:0] io_r_resp_data_0_triggerTag,
  output        io_r_resp_data_1_valid,
  output [22:0] io_r_resp_data_1_triggerTag,
  output        io_r_resp_data_2_valid,
  output [22:0] io_r_resp_data_2_triggerTag,
  output        io_r_resp_data_3_valid,
  output [22:0] io_r_resp_data_3_triggerTag,
  output        io_r_resp_data_4_valid,
  output [22:0] io_r_resp_data_4_triggerTag,
  output        io_r_resp_data_5_valid,
  output [22:0] io_r_resp_data_5_triggerTag,
  output        io_r_resp_data_6_valid,
  output [22:0] io_r_resp_data_6_triggerTag,
  output        io_r_resp_data_7_valid,
  output [22:0] io_r_resp_data_7_triggerTag,
  output        io_r_resp_data_8_valid,
  output [22:0] io_r_resp_data_8_triggerTag,
  output        io_r_resp_data_9_valid,
  output [22:0] io_r_resp_data_9_triggerTag,
  output        io_r_resp_data_10_valid,
  output [22:0] io_r_resp_data_10_triggerTag,
  output        io_r_resp_data_11_valid,
  output [22:0] io_r_resp_data_11_triggerTag,
  output        io_r_resp_data_12_valid,
  output [22:0] io_r_resp_data_12_triggerTag,
  output        io_r_resp_data_13_valid,
  output [22:0] io_r_resp_data_13_triggerTag,
  output        io_r_resp_data_14_valid,
  output [22:0] io_r_resp_data_14_triggerTag,
  output        io_r_resp_data_15_valid,
  output [22:0] io_r_resp_data_15_triggerTag,
  input         io_w_req_valid,
  input  [9:0]  io_w_req_bits_setIdx,
  input         io_w_req_bits_data_0_valid,
  input  [22:0] io_w_req_bits_data_0_triggerTag,
  input         io_w_req_bits_data_1_valid,
  input  [22:0] io_w_req_bits_data_1_triggerTag,
  input         io_w_req_bits_data_2_valid,
  input  [22:0] io_w_req_bits_data_2_triggerTag,
  input         io_w_req_bits_data_3_valid,
  input  [22:0] io_w_req_bits_data_3_triggerTag,
  input         io_w_req_bits_data_4_valid,
  input  [22:0] io_w_req_bits_data_4_triggerTag,
  input         io_w_req_bits_data_5_valid,
  input  [22:0] io_w_req_bits_data_5_triggerTag,
  input         io_w_req_bits_data_6_valid,
  input  [22:0] io_w_req_bits_data_6_triggerTag,
  input         io_w_req_bits_data_7_valid,
  input  [22:0] io_w_req_bits_data_7_triggerTag,
  input         io_w_req_bits_data_8_valid,
  input  [22:0] io_w_req_bits_data_8_triggerTag,
  input         io_w_req_bits_data_9_valid,
  input  [22:0] io_w_req_bits_data_9_triggerTag,
  input         io_w_req_bits_data_10_valid,
  input  [22:0] io_w_req_bits_data_10_triggerTag,
  input         io_w_req_bits_data_11_valid,
  input  [22:0] io_w_req_bits_data_11_triggerTag,
  input         io_w_req_bits_data_12_valid,
  input  [22:0] io_w_req_bits_data_12_triggerTag,
  input         io_w_req_bits_data_13_valid,
  input  [22:0] io_w_req_bits_data_13_triggerTag,
  input         io_w_req_bits_data_14_valid,
  input  [22:0] io_w_req_bits_data_14_triggerTag,
  input         io_w_req_bits_data_15_valid,
  input  [22:0] io_w_req_bits_data_15_triggerTag,
  input  [15:0] io_w_req_bits_waymask
);

  wire         realRen;
  wire [383:0] _array_RW0_rdata;
  assign realRen = io_r_req_valid & ~io_w_req_valid;
  array_12 array (
    .RW0_addr  (io_w_req_valid ? io_w_req_bits_setIdx : io_r_req_bits_setIdx),
    .RW0_en    (realRen | io_w_req_valid),
    .RW0_clk   (clock),
    .RW0_wmode (io_w_req_valid),
    .RW0_wdata
      ({io_w_req_bits_data_15_valid,
        io_w_req_bits_data_15_triggerTag,
        io_w_req_bits_data_14_valid,
        io_w_req_bits_data_14_triggerTag,
        io_w_req_bits_data_13_valid,
        io_w_req_bits_data_13_triggerTag,
        io_w_req_bits_data_12_valid,
        io_w_req_bits_data_12_triggerTag,
        io_w_req_bits_data_11_valid,
        io_w_req_bits_data_11_triggerTag,
        io_w_req_bits_data_10_valid,
        io_w_req_bits_data_10_triggerTag,
        io_w_req_bits_data_9_valid,
        io_w_req_bits_data_9_triggerTag,
        io_w_req_bits_data_8_valid,
        io_w_req_bits_data_8_triggerTag,
        io_w_req_bits_data_7_valid,
        io_w_req_bits_data_7_triggerTag,
        io_w_req_bits_data_6_valid,
        io_w_req_bits_data_6_triggerTag,
        io_w_req_bits_data_5_valid,
        io_w_req_bits_data_5_triggerTag,
        io_w_req_bits_data_4_valid,
        io_w_req_bits_data_4_triggerTag,
        io_w_req_bits_data_3_valid,
        io_w_req_bits_data_3_triggerTag,
        io_w_req_bits_data_2_valid,
        io_w_req_bits_data_2_triggerTag,
        io_w_req_bits_data_1_valid,
        io_w_req_bits_data_1_triggerTag,
        io_w_req_bits_data_0_valid,
        io_w_req_bits_data_0_triggerTag}),
    .RW0_rdata (_array_RW0_rdata),
    .RW0_wmask (io_w_req_bits_waymask)
  );
  ClockGate ClockGate (
    .TE (1'h0),
    .E  (io_r_req_valid | io_w_req_valid),
    .CK (clock),
    .Q  (/* unused */)
  );
  assign io_r_resp_data_0_valid = _array_RW0_rdata[23];
  assign io_r_resp_data_0_triggerTag = _array_RW0_rdata[22:0];
  assign io_r_resp_data_1_valid = _array_RW0_rdata[47];
  assign io_r_resp_data_1_triggerTag = _array_RW0_rdata[46:24];
  assign io_r_resp_data_2_valid = _array_RW0_rdata[71];
  assign io_r_resp_data_2_triggerTag = _array_RW0_rdata[70:48];
  assign io_r_resp_data_3_valid = _array_RW0_rdata[95];
  assign io_r_resp_data_3_triggerTag = _array_RW0_rdata[94:72];
  assign io_r_resp_data_4_valid = _array_RW0_rdata[119];
  assign io_r_resp_data_4_triggerTag = _array_RW0_rdata[118:96];
  assign io_r_resp_data_5_valid = _array_RW0_rdata[143];
  assign io_r_resp_data_5_triggerTag = _array_RW0_rdata[142:120];
  assign io_r_resp_data_6_valid = _array_RW0_rdata[167];
  assign io_r_resp_data_6_triggerTag = _array_RW0_rdata[166:144];
  assign io_r_resp_data_7_valid = _array_RW0_rdata[191];
  assign io_r_resp_data_7_triggerTag = _array_RW0_rdata[190:168];
  assign io_r_resp_data_8_valid = _array_RW0_rdata[215];
  assign io_r_resp_data_8_triggerTag = _array_RW0_rdata[214:192];
  assign io_r_resp_data_9_valid = _array_RW0_rdata[239];
  assign io_r_resp_data_9_triggerTag = _array_RW0_rdata[238:216];
  assign io_r_resp_data_10_valid = _array_RW0_rdata[263];
  assign io_r_resp_data_10_triggerTag = _array_RW0_rdata[262:240];
  assign io_r_resp_data_11_valid = _array_RW0_rdata[287];
  assign io_r_resp_data_11_triggerTag = _array_RW0_rdata[286:264];
  assign io_r_resp_data_12_valid = _array_RW0_rdata[311];
  assign io_r_resp_data_12_triggerTag = _array_RW0_rdata[310:288];
  assign io_r_resp_data_13_valid = _array_RW0_rdata[335];
  assign io_r_resp_data_13_triggerTag = _array_RW0_rdata[334:312];
  assign io_r_resp_data_14_valid = _array_RW0_rdata[359];
  assign io_r_resp_data_14_triggerTag = _array_RW0_rdata[358:336];
  assign io_r_resp_data_15_valid = _array_RW0_rdata[383];
  assign io_r_resp_data_15_triggerTag = _array_RW0_rdata[382:360];
endmodule

