
SPI_master_test.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         00000108  00000000  00000000  00000054  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .data         00000000  00800060  00800060  0000015c  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  2 .comment      00000030  00000000  00000000  0000015c  2**0
                  CONTENTS, READONLY
  3 .note.gnu.avr.deviceinfo 0000003c  00000000  00000000  0000018c  2**2
                  CONTENTS, READONLY
  4 .debug_aranges 00000030  00000000  00000000  000001c8  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   00000678  00000000  00000000  000001f8  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 000005d3  00000000  00000000  00000870  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   000002cf  00000000  00000000  00000e43  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  00000044  00000000  00000000  00001114  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    00000349  00000000  00000000  00001158  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    00000059  00000000  00000000  000014a1  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_ranges 00000020  00000000  00000000  000014fa  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 2a 00 	jmp	0x54	; 0x54 <__ctors_end>
   4:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
   8:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
   c:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  10:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  14:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  18:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  1c:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  20:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  24:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  28:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  2c:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  30:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  34:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  38:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  3c:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  40:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  44:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  48:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  4c:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  50:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>

00000054 <__ctors_end>:
  54:	11 24       	eor	r1, r1
  56:	1f be       	out	0x3f, r1	; 63
  58:	cf e5       	ldi	r28, 0x5F	; 95
  5a:	d8 e0       	ldi	r29, 0x08	; 8
  5c:	de bf       	out	0x3e, r29	; 62
  5e:	cd bf       	out	0x3d, r28	; 61
  60:	0e 94 66 00 	call	0xcc	; 0xcc <main>
  64:	0c 94 82 00 	jmp	0x104	; 0x104 <_exit>

00000068 <__bad_interrupt>:
  68:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

0000006c <SPI_Init>:
    }
}

void SPI_Init(char status){

	switch(status){
  6c:	8d 34       	cpi	r24, 0x4D	; 77
  6e:	19 f0       	breq	.+6      	; 0x76 <SPI_Init+0xa>
  70:	83 35       	cpi	r24, 0x53	; 83
  72:	89 f0       	breq	.+34     	; 0x96 <SPI_Init+0x2a>
  74:	1f c0       	rjmp	.+62     	; 0xb4 <SPI_Init+0x48>
		case 'M':
		SPCR |= (1<<MSTR);
  76:	8d b1       	in	r24, 0x0d	; 13
  78:	80 61       	ori	r24, 0x10	; 16
  7a:	8d b9       	out	0x0d, r24	; 13
		set_bit(DDRB,SS);
  7c:	87 b3       	in	r24, 0x17	; 23
  7e:	80 61       	ori	r24, 0x10	; 16
  80:	87 bb       	out	0x17, r24	; 23
		set_bit(DDRB,MOSI);
  82:	87 b3       	in	r24, 0x17	; 23
  84:	80 62       	ori	r24, 0x20	; 32
  86:	87 bb       	out	0x17, r24	; 23
		set_bit(DDRB,SCK);
  88:	87 b3       	in	r24, 0x17	; 23
  8a:	80 68       	ori	r24, 0x80	; 128
  8c:	87 bb       	out	0x17, r24	; 23
		reset_bit(DDRB,MISO);
  8e:	87 b3       	in	r24, 0x17	; 23
  90:	8f 7b       	andi	r24, 0xBF	; 191
  92:	87 bb       	out	0x17, r24	; 23
		break;
  94:	0f c0       	rjmp	.+30     	; 0xb4 <SPI_Init+0x48>
		case 'S':
		SPCR &=~ (1<<MSTR);
  96:	8d b1       	in	r24, 0x0d	; 13
  98:	8f 7e       	andi	r24, 0xEF	; 239
  9a:	8d b9       	out	0x0d, r24	; 13
		reset_bit(DDRB,SS);
  9c:	87 b3       	in	r24, 0x17	; 23
  9e:	8f 7e       	andi	r24, 0xEF	; 239
  a0:	87 bb       	out	0x17, r24	; 23
		reset_bit(DDRB,MOSI);
  a2:	87 b3       	in	r24, 0x17	; 23
  a4:	8f 7d       	andi	r24, 0xDF	; 223
  a6:	87 bb       	out	0x17, r24	; 23
		reset_bit(DDRB,SCK);
  a8:	87 b3       	in	r24, 0x17	; 23
  aa:	8f 77       	andi	r24, 0x7F	; 127
  ac:	87 bb       	out	0x17, r24	; 23
		set_bit(DDRB,MISO);	
  ae:	87 b3       	in	r24, 0x17	; 23
  b0:	80 64       	ori	r24, 0x40	; 64
  b2:	87 bb       	out	0x17, r24	; 23
		break;
	}
	Slave_Disable();
  b4:	88 b3       	in	r24, 0x18	; 24
  b6:	80 61       	ori	r24, 0x10	; 16
  b8:	88 bb       	out	0x18, r24	; 24
	SPCR |= (1<<SPE)|(1<<SPR0);
  ba:	8d b1       	in	r24, 0x0d	; 13
  bc:	81 64       	ori	r24, 0x41	; 65
  be:	8d b9       	out	0x0d, r24	; 13
  c0:	08 95       	ret

000000c2 <Tx_Rx>:
}

char Tx_Rx(char data){
	SPDR = data;
  c2:	8f b9       	out	0x0f, r24	; 15
	while(!(SPSR &(1<<SPIF)));
  c4:	77 9b       	sbis	0x0e, 7	; 14
  c6:	fe cf       	rjmp	.-4      	; 0xc4 <Tx_Rx+0x2>
	return SPDR;
  c8:	8f b1       	in	r24, 0x0f	; 15
  ca:	08 95       	ret

000000cc <main>:
#define Slave_Enable() (reset_bit(PORTB,SS))
#define Slave_Disable() (set_bit(PORTB,SS))

int main(void)
{
	DDRC |= (1<<1);
  cc:	84 b3       	in	r24, 0x14	; 20
  ce:	82 60       	ori	r24, 0x02	; 2
  d0:	84 bb       	out	0x14, r24	; 20
	SPI_Init('M');
  d2:	8d e4       	ldi	r24, 0x4D	; 77
  d4:	0e 94 36 00 	call	0x6c	; 0x6c <SPI_Init>
    Slave_Enable();
  d8:	88 b3       	in	r24, 0x18	; 24
  da:	8f 7e       	andi	r24, 0xEF	; 239
  dc:	88 bb       	out	0x18, r24	; 24
	
    while (1) 
    {
		if ((Tx_Rx(0x55))==(0x22))
  de:	85 e5       	ldi	r24, 0x55	; 85
  e0:	0e 94 61 00 	call	0xc2	; 0xc2 <Tx_Rx>
  e4:	82 32       	cpi	r24, 0x22	; 34
  e6:	d9 f7       	brne	.-10     	; 0xde <main+0x12>
		{
			PORTC ^= (1<<1);
  e8:	95 b3       	in	r25, 0x15	; 21
  ea:	82 e0       	ldi	r24, 0x02	; 2
  ec:	89 27       	eor	r24, r25
  ee:	85 bb       	out	0x15, r24	; 21
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
  f0:	2f ef       	ldi	r18, 0xFF	; 255
  f2:	83 ed       	ldi	r24, 0xD3	; 211
  f4:	90 e3       	ldi	r25, 0x30	; 48
  f6:	21 50       	subi	r18, 0x01	; 1
  f8:	80 40       	sbci	r24, 0x00	; 0
  fa:	90 40       	sbci	r25, 0x00	; 0
  fc:	e1 f7       	brne	.-8      	; 0xf6 <main+0x2a>
  fe:	00 c0       	rjmp	.+0      	; 0x100 <main+0x34>
 100:	00 00       	nop
 102:	ed cf       	rjmp	.-38     	; 0xde <main+0x12>

00000104 <_exit>:
 104:	f8 94       	cli

00000106 <__stop_program>:
 106:	ff cf       	rjmp	.-2      	; 0x106 <__stop_program>
