Fitter report for FIRfilter_Len_50_Width_8_
Thu Oct 21 00:30:05 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter DSP Block Usage Summary
 23. DSP Block Details
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Oct 21 00:30:05 2021           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; FIRfilter_Len_50_Width_8_                       ;
; Top-level Entity Name              ; FIRfilter_Len_50_Width_8_                       ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 633 / 33,216 ( 2 % )                            ;
;     Total combinational functions  ; 427 / 33,216 ( 1 % )                            ;
;     Dedicated logic registers      ; 477 / 33,216 ( 1 % )                            ;
; Total registers                    ; 477                                             ;
; Total pins                         ; 34 / 475 ( 7 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 483,840 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 1 / 70 ( 1 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 946 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 946 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 943     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/iman/Desktop/CA1-Ali-imangholi-810197692/Quartus/len50Width8/output_files/FIRfilter_Len_50_Width_8_.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 633 / 33,216 ( 2 % ) ;
;     -- Combinational with no register       ; 156                  ;
;     -- Register only                        ; 206                  ;
;     -- Combinational with a register        ; 271                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 323                  ;
;     -- 3 input functions                    ; 49                   ;
;     -- <=2 input functions                  ; 55                   ;
;     -- Register only                        ; 206                  ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 357                  ;
;     -- arithmetic mode                      ; 70                   ;
;                                             ;                      ;
; Total registers*                            ; 477 / 34,593 ( 1 % ) ;
;     -- Dedicated logic registers            ; 477 / 33,216 ( 1 % ) ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )    ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 50 / 2,076 ( 2 % )   ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 34 / 475 ( 7 % )     ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )       ;
;                                             ;                      ;
; Global signals                              ; 3                    ;
; M4Ks                                        ; 0 / 105 ( 0 % )      ;
; Total block memory bits                     ; 0 / 483,840 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 483,840 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 1 / 70 ( 1 % )       ;
; PLLs                                        ; 0 / 4 ( 0 % )        ;
; Global clocks                               ; 3 / 16 ( 19 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%         ;
; Peak interconnect usage (total/H/V)         ; 4% / 3% / 5%         ;
; Maximum fan-out                             ; 477                  ;
; Highest non-global fan-out                  ; 402                  ;
; Total fan-out                               ; 3595                 ;
; Average fan-out                             ; 3.36                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 633 / 33216 ( 2 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 156                 ; 0                              ;
;     -- Register only                        ; 206                 ; 0                              ;
;     -- Combinational with a register        ; 271                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 323                 ; 0                              ;
;     -- 3 input functions                    ; 49                  ; 0                              ;
;     -- <=2 input functions                  ; 55                  ; 0                              ;
;     -- Register only                        ; 206                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 357                 ; 0                              ;
;     -- arithmetic mode                      ; 70                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 477                 ; 0                              ;
;     -- Dedicated logic registers            ; 477 / 33216 ( 1 % ) ; 0 / 33216 ( 0 % )              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 50 / 2076 ( 2 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 34                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 1 / 70 ( 1 % )      ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 3 / 20 ( 15 % )     ; 0 / 20 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 3612                ; 0                              ;
;     -- Registered Connections               ; 1883                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 11                  ; 0                              ;
;     -- Output Ports                         ; 23                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; FIR_input[0] ; D13   ; 3        ; 31           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; FIR_input[1] ; AE12  ; 8        ; 31           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; FIR_input[2] ; AE18  ; 7        ; 46           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; FIR_input[3] ; V11   ; 8        ; 29           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; FIR_input[4] ; AD17  ; 7        ; 44           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; FIR_input[5] ; AF18  ; 7        ; 46           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; FIR_input[6] ; U26   ; 6        ; 65           ; 13           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; FIR_input[7] ; AC17  ; 7        ; 44           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clk          ; P2    ; 1        ; 0            ; 18           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input_valid  ; C13   ; 3        ; 31           ; 36           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rst          ; P1    ; 1        ; 0            ; 18           ; 3           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                  ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; FIR_output[0]  ; AB15  ; 7        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FIR_output[10] ; AD16  ; 7        ; 42           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FIR_output[11] ; W16   ; 7        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FIR_output[12] ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FIR_output[13] ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FIR_output[14] ; AA12  ; 8        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FIR_output[15] ; Y16   ; 7        ; 46           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FIR_output[16] ; AF17  ; 7        ; 44           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FIR_output[17] ; AE17  ; 7        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FIR_output[18] ; Y15   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FIR_output[19] ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FIR_output[1]  ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FIR_output[20] ; Y14   ; 7        ; 37           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FIR_output[21] ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FIR_output[2]  ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FIR_output[3]  ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FIR_output[4]  ; AA15  ; 7        ; 40           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FIR_output[5]  ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FIR_output[6]  ; AC16  ; 7        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FIR_output[7]  ; AE16  ; 7        ; 40           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FIR_output[8]  ; W15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FIR_output[9]  ; AC15  ; 7        ; 40           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output_valid   ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 64 ( 3 % )   ; 3.3V          ; --           ;
; 2        ; 2 / 59 ( 3 % )   ; 3.3V          ; --           ;
; 3        ; 2 / 56 ( 4 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 0 / 65 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 2 / 59 ( 3 % )   ; 3.3V          ; --           ;
; 7        ; 23 / 58 ( 40 % ) ; 3.3V          ; --           ;
; 8        ; 6 / 56 ( 11 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; FIR_output[14]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 192        ; 7        ; FIR_output[13]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; FIR_output[12]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; FIR_output[4]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 255        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 266        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; FIR_output[0]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 263        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; FIR_output[19]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; FIR_output[9]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC16     ; 202        ; 7        ; FIR_output[6]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC17     ; 207        ; 7        ; FIR_input[7]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 181        ; 8        ; FIR_output[1]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; FIR_output[3]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; FIR_output[10]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD17     ; 208        ; 7        ; FIR_input[4]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 182        ; 8        ; FIR_input[1]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; output_valid                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; FIR_output[5]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; FIR_output[7]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE17     ; 206        ; 7        ; FIR_output[17]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE18     ; 212        ; 7        ; FIR_input[2]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; FIR_output[2]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; FIR_output[16]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF18     ; 211        ; 7        ; FIR_input[5]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; input_valid                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D12      ; 443        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; FIR_input[0]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; rst                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 67         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; FIR_input[6]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V1       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; FIR_input[3]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 175        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 252        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 259        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; FIR_output[8]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W16      ; 204        ; 7        ; FIR_output[11]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; FIR_output[21]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; FIR_output[20]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y15      ; 196        ; 7        ; FIR_output[18]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y16      ; 210        ; 7        ; FIR_output[15]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 265        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                           ; Library Name ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------+--------------+
; |FIRfilter_Len_50_Width_8_            ; 633 (0)     ; 477 (0)                   ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 34   ; 0            ; 156 (0)      ; 206 (0)           ; 271 (0)          ; |FIRfilter_Len_50_Width_8_                                                                    ; work         ;
;    |CU:cu|                            ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |FIRfilter_Len_50_Width_8_|CU:cu                                                              ; work         ;
;    |DP:dp|                            ; 627 (0)     ; 472 (0)                   ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 155 (0)      ; 206 (0)           ; 266 (0)          ; |FIRfilter_Len_50_Width_8_|DP:dp                                                              ; work         ;
;       |coefficients_Rom:CoeffRom|     ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; |FIRfilter_Len_50_Width_8_|DP:dp|coefficients_Rom:CoeffRom                                    ; work         ;
;       |counter:cnt|                   ; 67 (67)     ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 50 (50)          ; |FIRfilter_Len_50_Width_8_|DP:dp|counter:cnt                                                  ; work         ;
;       |register:Reg|                  ; 23 (23)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 22 (22)          ; |FIRfilter_Len_50_Width_8_|DP:dp|register:Reg                                                 ; work         ;
;       |registerFile:RF|               ; 472 (472)   ; 400 (400)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 206 (206)         ; 194 (194)        ; |FIRfilter_Len_50_Width_8_|DP:dp|registerFile:RF                                              ; work         ;
;       |signed_adder:Sadder|           ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; |FIRfilter_Len_50_Width_8_|DP:dp|signed_adder:Sadder                                          ; work         ;
;       |signed_multiply:Smult|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FIRfilter_Len_50_Width_8_|DP:dp|signed_multiply:Smult                                        ; work         ;
;          |lpm_mult:Mult0|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FIRfilter_Len_50_Width_8_|DP:dp|signed_multiply:Smult|lpm_mult:Mult0                         ; work         ;
;             |mult_lus:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FIRfilter_Len_50_Width_8_|DP:dp|signed_multiply:Smult|lpm_mult:Mult0|mult_lus:auto_generated ; work         ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; output_valid   ; Output   ; --            ; --            ; --                    ; --  ;
; FIR_output[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; FIR_output[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; FIR_output[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; FIR_output[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; FIR_output[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; FIR_output[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; FIR_output[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; FIR_output[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; FIR_output[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; FIR_output[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; FIR_output[10] ; Output   ; --            ; --            ; --                    ; --  ;
; FIR_output[11] ; Output   ; --            ; --            ; --                    ; --  ;
; FIR_output[12] ; Output   ; --            ; --            ; --                    ; --  ;
; FIR_output[13] ; Output   ; --            ; --            ; --                    ; --  ;
; FIR_output[14] ; Output   ; --            ; --            ; --                    ; --  ;
; FIR_output[15] ; Output   ; --            ; --            ; --                    ; --  ;
; FIR_output[16] ; Output   ; --            ; --            ; --                    ; --  ;
; FIR_output[17] ; Output   ; --            ; --            ; --                    ; --  ;
; FIR_output[18] ; Output   ; --            ; --            ; --                    ; --  ;
; FIR_output[19] ; Output   ; --            ; --            ; --                    ; --  ;
; FIR_output[20] ; Output   ; --            ; --            ; --                    ; --  ;
; FIR_output[21] ; Output   ; --            ; --            ; --                    ; --  ;
; clk            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; rst            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; input_valid    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FIR_input[0]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FIR_input[1]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FIR_input[2]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FIR_input[3]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FIR_input[4]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FIR_input[5]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FIR_input[6]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; FIR_input[7]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+----------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                  ;
+---------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                               ; Pad To Core Index ; Setting ;
+---------------------------------------------------+-------------------+---------+
; clk                                               ;                   ;         ;
; rst                                               ;                   ;         ;
; input_valid                                       ;                   ;         ;
; FIR_input[0]                                      ;                   ;         ;
; FIR_input[1]                                      ;                   ;         ;
;      - DP:dp|registerFile:RF|regFile[0][1]        ; 1                 ; 6       ;
; FIR_input[2]                                      ;                   ;         ;
;      - DP:dp|registerFile:RF|regFile[0][2]~feeder ; 0                 ; 6       ;
; FIR_input[3]                                      ;                   ;         ;
;      - DP:dp|registerFile:RF|regFile[0][3]~feeder ; 0                 ; 6       ;
; FIR_input[4]                                      ;                   ;         ;
;      - DP:dp|registerFile:RF|regFile[0][4]        ; 1                 ; 6       ;
; FIR_input[5]                                      ;                   ;         ;
;      - DP:dp|registerFile:RF|regFile[0][5]        ; 0                 ; 6       ;
; FIR_input[6]                                      ;                   ;         ;
;      - DP:dp|registerFile:RF|regFile[0][6]        ; 0                 ; 6       ;
; FIR_input[7]                                      ;                   ;         ;
;      - DP:dp|registerFile:RF|regFile[0][7]        ; 0                 ; 6       ;
+---------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                             ;
+--------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                           ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CU:cu|presentState.acceptInput ; LCFF_X35_Y10_N1    ; 402     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; CU:cu|presentState.resetSTATE  ; LCFF_X34_Y1_N29    ; 450     ; Async. clear ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; DP:dp|counter:cnt|out[14]~64   ; LCCOMB_X37_Y10_N20 ; 50      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; DP:dp|register:Reg|out[20]~1   ; LCCOMB_X37_Y8_N16  ; 22      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clk                            ; PIN_P2             ; 477     ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; rst                            ; PIN_P1             ; 5       ; Async. clear ; yes    ; Global Clock         ; GCLK1            ; --                        ;
+--------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                     ;
+-------------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; Name                          ; Location        ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; CU:cu|presentState.resetSTATE ; LCFF_X34_Y1_N29 ; 450     ; Global Clock         ; GCLK14           ; --                        ;
; clk                           ; PIN_P2          ; 477     ; Global Clock         ; GCLK3            ; --                        ;
; rst                           ; PIN_P1          ; 5       ; Global Clock         ; GCLK1            ; --                        ;
+-------------------------------+-----------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                  ;
+----------------------------------------------------------------------------------------+---------+
; Name                                                                                   ; Fan-Out ;
+----------------------------------------------------------------------------------------+---------+
; CU:cu|presentState.acceptInput                                                         ; 402     ;
; DP:dp|counter:cnt|out[0]                                                               ; 120     ;
; DP:dp|counter:cnt|out[3]                                                               ; 119     ;
; DP:dp|counter:cnt|out[2]                                                               ; 119     ;
; DP:dp|counter:cnt|out[1]                                                               ; 118     ;
; DP:dp|counter:cnt|out[14]~64                                                           ; 50      ;
; CU:cu|presentState.start                                                               ; 25      ;
; CU:cu|presentState.resetSTATE                                                          ; 24      ;
; DP:dp|counter:cnt|out[4]                                                               ; 24      ;
; DP:dp|counter:cnt|out[5]                                                               ; 23      ;
; DP:dp|register:Reg|out[20]~1                                                           ; 22      ;
; DP:dp|registerFile:RF|Mux1~0                                                           ; 13      ;
; DP:dp|registerFile:RF|Mux1~1                                                           ; 12      ;
; DP:dp|signed_multiply:Smult|lpm_mult:Mult0|mult_lus:auto_generated|mac_out2~DATAOUT15  ; 7       ;
; CU:cu|presentState.calculation                                                         ; 4       ;
; input_valid                                                                            ; 3       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~16                                              ; 3       ;
; DP:dp|counter:cnt|Equal0~15                                                            ; 3       ;
; DP:dp|counter:cnt|Equal0~9                                                             ; 3       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~10                                              ; 2       ;
; DP:dp|registerFile:RF|regFile[31][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[28][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[29][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[30][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[19][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[16][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[18][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[17][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[27][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[24][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[26][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[25][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[23][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[20][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[21][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[22][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[15][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[12][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[14][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[13][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[3][7]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[0][7]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[2][7]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[1][7]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[7][7]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[4][7]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[6][7]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[5][7]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[11][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[8][7]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[9][7]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[10][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[48][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[47][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[35][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[39][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[43][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[44][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[32][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[40][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[36][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[45][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[33][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[37][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[41][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[46][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[34][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[42][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[38][7]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[31][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[19][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[23][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[27][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[28][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[16][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[24][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[20][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[29][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[17][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[21][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[25][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[30][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[18][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[26][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[22][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[15][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[3][6]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[11][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[7][6]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[12][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[0][6]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[4][6]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[8][6]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[14][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[2][6]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[6][6]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[10][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[13][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[1][6]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[9][6]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[5][6]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[47][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[44][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[46][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[45][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[35][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[32][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[33][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[34][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[39][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[36][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[38][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[37][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[43][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[40][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[41][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[42][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[48][6]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[31][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[28][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[30][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[29][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[19][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[16][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[17][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[18][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[23][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[20][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[22][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[21][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[27][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[24][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[25][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[26][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[15][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[12][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[13][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[14][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[3][5]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[0][5]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[2][5]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[1][5]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[11][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[8][5]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[10][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[9][5]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[7][5]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[4][5]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[5][5]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[6][5]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[48][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[47][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[35][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[43][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[39][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[44][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[32][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[36][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[40][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[46][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[34][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[38][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[42][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[45][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[33][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[41][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[37][5]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[31][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[19][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[27][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[23][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[28][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[16][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[20][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[24][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[30][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[18][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[22][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[26][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[29][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[17][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[25][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[21][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[15][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[3][4]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[7][4]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[11][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[12][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[0][4]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[8][4]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[4][4]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[13][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[1][4]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[5][4]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[9][4]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[14][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[2][4]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[10][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[6][4]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[47][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[44][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[45][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[46][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[35][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[32][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[34][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[33][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[43][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[40][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[42][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[41][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[39][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[36][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[37][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[38][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[48][4]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[31][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[28][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[29][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[30][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[19][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[16][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[18][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[17][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[27][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[24][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[26][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[25][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[23][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[20][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[21][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[22][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[15][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[12][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[14][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[13][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[3][3]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[0][3]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[1][3]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[2][3]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[7][3]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[4][3]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[6][3]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[5][3]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[11][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[8][3]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[9][3]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[10][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[48][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[47][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[35][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[39][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[43][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[44][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[32][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[40][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[36][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[45][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[33][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[37][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[41][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[46][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[34][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[42][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[38][3]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[31][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[19][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[23][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[27][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[28][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[16][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[24][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[20][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[29][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[17][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[21][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[25][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[30][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[18][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[26][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[22][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[15][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[3][2]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[11][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[7][2]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[12][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[0][2]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[4][2]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[8][2]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[14][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[2][2]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[6][2]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[10][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[13][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[1][2]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[9][2]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[5][2]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[47][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[44][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[46][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[45][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[35][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[32][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[33][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[34][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[39][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[36][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[38][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[37][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[43][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[40][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[41][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[42][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[48][2]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[31][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[28][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[30][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[29][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[19][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[16][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[17][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[18][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[23][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[20][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[22][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[21][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[27][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[24][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[25][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[26][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[15][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[12][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[13][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[14][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[3][1]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[0][1]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[2][1]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[1][1]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[11][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[8][1]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[10][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[9][1]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[7][1]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[4][1]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[5][1]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[6][1]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[48][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[47][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[35][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[43][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[39][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[44][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[32][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[36][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[40][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[46][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[34][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[38][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[42][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[45][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[33][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[41][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[37][1]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[31][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[19][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[27][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[23][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[28][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[16][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[20][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[24][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[30][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[18][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[22][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[26][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[29][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[17][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[25][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[21][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[15][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[3][0]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[7][0]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[11][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[12][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[0][0]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[8][0]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[4][0]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[13][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[1][0]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[5][0]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[9][0]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[14][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[2][0]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[10][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[6][0]                                                    ; 2       ;
; DP:dp|registerFile:RF|regFile[47][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[44][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[45][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[46][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[35][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[32][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[34][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[33][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[43][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[40][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[42][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[41][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[39][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[36][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[37][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[38][0]                                                   ; 2       ;
; DP:dp|registerFile:RF|regFile[48][0]                                                   ; 2       ;
; CU:cu|presentState.endProcess                                                          ; 2       ;
; DP:dp|counter:cnt|out[49]                                                              ; 2       ;
; DP:dp|counter:cnt|out[48]                                                              ; 2       ;
; DP:dp|counter:cnt|out[47]                                                              ; 2       ;
; DP:dp|counter:cnt|out[46]                                                              ; 2       ;
; DP:dp|counter:cnt|out[45]                                                              ; 2       ;
; DP:dp|counter:cnt|out[44]                                                              ; 2       ;
; DP:dp|counter:cnt|out[43]                                                              ; 2       ;
; DP:dp|counter:cnt|out[42]                                                              ; 2       ;
; DP:dp|counter:cnt|out[41]                                                              ; 2       ;
; DP:dp|counter:cnt|out[40]                                                              ; 2       ;
; DP:dp|counter:cnt|out[39]                                                              ; 2       ;
; DP:dp|counter:cnt|out[38]                                                              ; 2       ;
; DP:dp|counter:cnt|out[37]                                                              ; 2       ;
; DP:dp|counter:cnt|out[36]                                                              ; 2       ;
; DP:dp|counter:cnt|out[35]                                                              ; 2       ;
; DP:dp|counter:cnt|out[34]                                                              ; 2       ;
; DP:dp|counter:cnt|out[33]                                                              ; 2       ;
; DP:dp|counter:cnt|out[32]                                                              ; 2       ;
; DP:dp|counter:cnt|out[31]                                                              ; 2       ;
; DP:dp|counter:cnt|out[30]                                                              ; 2       ;
; DP:dp|counter:cnt|out[29]                                                              ; 2       ;
; DP:dp|counter:cnt|out[28]                                                              ; 2       ;
; DP:dp|counter:cnt|out[27]                                                              ; 2       ;
; DP:dp|counter:cnt|out[26]                                                              ; 2       ;
; DP:dp|counter:cnt|out[25]                                                              ; 2       ;
; DP:dp|counter:cnt|out[24]                                                              ; 2       ;
; DP:dp|counter:cnt|out[23]                                                              ; 2       ;
; DP:dp|counter:cnt|out[22]                                                              ; 2       ;
; DP:dp|counter:cnt|out[21]                                                              ; 2       ;
; DP:dp|counter:cnt|out[20]                                                              ; 2       ;
; DP:dp|counter:cnt|out[19]                                                              ; 2       ;
; DP:dp|counter:cnt|out[18]                                                              ; 2       ;
; DP:dp|counter:cnt|out[17]                                                              ; 2       ;
; DP:dp|counter:cnt|out[16]                                                              ; 2       ;
; DP:dp|counter:cnt|out[15]                                                              ; 2       ;
; DP:dp|counter:cnt|out[14]                                                              ; 2       ;
; DP:dp|counter:cnt|out[13]                                                              ; 2       ;
; DP:dp|counter:cnt|out[12]                                                              ; 2       ;
; DP:dp|counter:cnt|out[11]                                                              ; 2       ;
; DP:dp|counter:cnt|out[10]                                                              ; 2       ;
; DP:dp|counter:cnt|out[9]                                                               ; 2       ;
; DP:dp|counter:cnt|out[8]                                                               ; 2       ;
; DP:dp|counter:cnt|out[7]                                                               ; 2       ;
; DP:dp|counter:cnt|out[6]                                                               ; 2       ;
; DP:dp|signed_adder:Sadder|Add0~42                                                      ; 2       ;
; DP:dp|signed_adder:Sadder|Add0~40                                                      ; 2       ;
; DP:dp|signed_adder:Sadder|Add0~38                                                      ; 2       ;
; DP:dp|signed_adder:Sadder|Add0~36                                                      ; 2       ;
; DP:dp|signed_adder:Sadder|Add0~34                                                      ; 2       ;
; DP:dp|signed_adder:Sadder|Add0~32                                                      ; 2       ;
; DP:dp|signed_adder:Sadder|Add0~30                                                      ; 2       ;
; DP:dp|signed_adder:Sadder|Add0~28                                                      ; 2       ;
; DP:dp|signed_adder:Sadder|Add0~26                                                      ; 2       ;
; DP:dp|signed_adder:Sadder|Add0~24                                                      ; 2       ;
; DP:dp|signed_adder:Sadder|Add0~22                                                      ; 2       ;
; DP:dp|signed_adder:Sadder|Add0~20                                                      ; 2       ;
; DP:dp|signed_adder:Sadder|Add0~18                                                      ; 2       ;
; DP:dp|signed_adder:Sadder|Add0~16                                                      ; 2       ;
; DP:dp|signed_adder:Sadder|Add0~14                                                      ; 2       ;
; DP:dp|signed_adder:Sadder|Add0~12                                                      ; 2       ;
; DP:dp|signed_adder:Sadder|Add0~10                                                      ; 2       ;
; DP:dp|signed_adder:Sadder|Add0~8                                                       ; 2       ;
; DP:dp|signed_adder:Sadder|Add0~6                                                       ; 2       ;
; DP:dp|signed_adder:Sadder|Add0~4                                                       ; 2       ;
; DP:dp|signed_adder:Sadder|Add0~2                                                       ; 2       ;
; DP:dp|signed_adder:Sadder|Add0~0                                                       ; 2       ;
; CU:cu|presentState.resetSTATE~feeder                                                   ; 1       ;
; FIR_input[7]                                                                           ; 1       ;
; FIR_input[6]                                                                           ; 1       ;
; FIR_input[5]                                                                           ; 1       ;
; FIR_input[4]                                                                           ; 1       ;
; FIR_input[3]                                                                           ; 1       ;
; FIR_input[2]                                                                           ; 1       ;
; FIR_input[1]                                                                           ; 1       ;
; FIR_input[0]                                                                           ; 1       ;
; CU:cu|Selector1~0                                                                      ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~42                                              ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~41                                              ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~40                                              ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~39                                              ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~38                                              ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~37                                              ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~36                                              ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~35                                              ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~34                                              ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~33                                              ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~32                                              ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~31                                              ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~30                                              ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~29                                              ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~28                                              ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~27                                              ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~26                                              ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~25                                              ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~24                                              ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~23                                              ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~22                                              ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~21                                              ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~20                                              ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~19                                              ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~18                                              ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~17                                              ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~15                                              ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~14                                              ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~13                                              ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~12                                              ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~11                                              ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~9                                               ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~8                                               ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~7                                               ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~6                                               ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~5                                               ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~4                                               ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~3                                               ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~2                                               ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~1                                               ; 1       ;
; DP:dp|coefficients_Rom:CoeffRom|coeffs~0                                               ; 1       ;
; DP:dp|registerFile:RF|Mux0~32                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux0~31                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux0~30                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux0~29                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux0~28                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux0~27                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux0~26                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux0~25                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux0~24                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux0~23                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux0~22                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux0~21                                                          ; 1       ;
; DP:dp|registerFile:RF|regFile[49][7]                                                   ; 1       ;
; DP:dp|registerFile:RF|Mux0~20                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux0~19                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux0~18                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux0~17                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux0~16                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux0~15                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux0~14                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux0~13                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux0~12                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux0~11                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux0~10                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux0~9                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux0~8                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux0~7                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux0~6                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux0~5                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux0~4                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux0~3                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux0~2                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux0~1                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux0~0                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux1~34                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux1~33                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux1~32                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux1~31                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux1~30                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux1~29                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux1~28                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux1~27                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux1~26                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux1~25                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux1~24                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux1~23                                                          ; 1       ;
; DP:dp|registerFile:RF|regFile[49][6]                                                   ; 1       ;
; DP:dp|registerFile:RF|Mux1~22                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux1~21                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux1~20                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux1~19                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux1~18                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux1~17                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux1~16                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux1~15                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux1~14                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux1~13                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux1~12                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux1~11                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux1~10                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux1~9                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux1~8                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux1~7                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux1~6                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux1~5                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux1~4                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux1~3                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux1~2                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux2~32                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux2~31                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux2~30                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux2~29                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux2~28                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux2~27                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux2~26                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux2~25                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux2~24                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux2~23                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux2~22                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux2~21                                                          ; 1       ;
; DP:dp|registerFile:RF|regFile[49][5]                                                   ; 1       ;
; DP:dp|registerFile:RF|Mux2~20                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux2~19                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux2~18                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux2~17                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux2~16                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux2~15                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux2~14                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux2~13                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux2~12                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux2~11                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux2~10                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux2~9                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux2~8                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux2~7                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux2~6                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux2~5                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux2~4                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux2~3                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux2~2                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux2~1                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux2~0                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux3~32                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux3~31                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux3~30                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux3~29                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux3~28                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux3~27                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux3~26                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux3~25                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux3~24                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux3~23                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux3~22                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux3~21                                                          ; 1       ;
; DP:dp|registerFile:RF|regFile[49][4]                                                   ; 1       ;
; DP:dp|registerFile:RF|Mux3~20                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux3~19                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux3~18                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux3~17                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux3~16                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux3~15                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux3~14                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux3~13                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux3~12                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux3~11                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux3~10                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux3~9                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux3~8                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux3~7                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux3~6                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux3~5                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux3~4                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux3~3                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux3~2                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux3~1                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux3~0                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux4~32                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux4~31                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux4~30                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux4~29                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux4~28                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux4~27                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux4~26                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux4~25                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux4~24                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux4~23                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux4~22                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux4~21                                                          ; 1       ;
; DP:dp|registerFile:RF|regFile[49][3]                                                   ; 1       ;
; DP:dp|registerFile:RF|Mux4~20                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux4~19                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux4~18                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux4~17                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux4~16                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux4~15                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux4~14                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux4~13                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux4~12                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux4~11                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux4~10                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux4~9                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux4~8                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux4~7                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux4~6                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux4~5                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux4~4                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux4~3                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux4~2                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux4~1                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux4~0                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux5~32                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux5~31                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux5~30                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux5~29                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux5~28                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux5~27                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux5~26                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux5~25                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux5~24                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux5~23                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux5~22                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux5~21                                                          ; 1       ;
; DP:dp|registerFile:RF|regFile[49][2]                                                   ; 1       ;
; DP:dp|registerFile:RF|Mux5~20                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux5~19                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux5~18                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux5~17                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux5~16                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux5~15                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux5~14                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux5~13                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux5~12                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux5~11                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux5~10                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux5~9                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux5~8                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux5~7                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux5~6                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux5~5                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux5~4                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux5~3                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux5~2                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux5~1                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux5~0                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux6~32                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux6~31                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux6~30                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux6~29                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux6~28                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux6~27                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux6~26                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux6~25                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux6~24                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux6~23                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux6~22                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux6~21                                                          ; 1       ;
; DP:dp|registerFile:RF|regFile[49][1]                                                   ; 1       ;
; DP:dp|registerFile:RF|Mux6~20                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux6~19                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux6~18                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux6~17                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux6~16                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux6~15                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux6~14                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux6~13                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux6~12                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux6~11                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux6~10                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux6~9                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux6~8                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux6~7                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux6~6                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux6~5                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux6~4                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux6~3                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux6~2                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux6~1                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux6~0                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux7~32                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux7~31                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux7~30                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux7~29                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux7~28                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux7~27                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux7~26                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux7~25                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux7~24                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux7~23                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux7~22                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux7~21                                                          ; 1       ;
; DP:dp|registerFile:RF|regFile[49][0]                                                   ; 1       ;
; DP:dp|registerFile:RF|Mux7~20                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux7~19                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux7~18                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux7~17                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux7~16                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux7~15                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux7~14                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux7~13                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux7~12                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux7~11                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux7~10                                                          ; 1       ;
; DP:dp|registerFile:RF|Mux7~9                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux7~8                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux7~7                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux7~6                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux7~5                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux7~4                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux7~3                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux7~2                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux7~1                                                           ; 1       ;
; DP:dp|registerFile:RF|Mux7~0                                                           ; 1       ;
; CU:cu|Selector0~0                                                                      ; 1       ;
; CU:cu|Selector2~1                                                                      ; 1       ;
; CU:cu|Selector2~0                                                                      ; 1       ;
; DP:dp|register:Reg|out~22                                                              ; 1       ;
; DP:dp|register:Reg|out~21                                                              ; 1       ;
; DP:dp|register:Reg|out~20                                                              ; 1       ;
; DP:dp|register:Reg|out~19                                                              ; 1       ;
; DP:dp|register:Reg|out~18                                                              ; 1       ;
; DP:dp|register:Reg|out~17                                                              ; 1       ;
; DP:dp|register:Reg|out~16                                                              ; 1       ;
; DP:dp|register:Reg|out~15                                                              ; 1       ;
; DP:dp|register:Reg|out~14                                                              ; 1       ;
; DP:dp|register:Reg|out~13                                                              ; 1       ;
; DP:dp|register:Reg|out~12                                                              ; 1       ;
; DP:dp|register:Reg|out~11                                                              ; 1       ;
; DP:dp|register:Reg|out~10                                                              ; 1       ;
; DP:dp|register:Reg|out~9                                                               ; 1       ;
; DP:dp|register:Reg|out~8                                                               ; 1       ;
; DP:dp|register:Reg|out~7                                                               ; 1       ;
; DP:dp|register:Reg|out~6                                                               ; 1       ;
; DP:dp|register:Reg|out~5                                                               ; 1       ;
; DP:dp|register:Reg|out~4                                                               ; 1       ;
; DP:dp|register:Reg|out~3                                                               ; 1       ;
; DP:dp|register:Reg|out~2                                                               ; 1       ;
; DP:dp|register:Reg|out~0                                                               ; 1       ;
; CU:cu|nextState.endProcess~0                                                           ; 1       ;
; DP:dp|counter:cnt|Equal0~14                                                            ; 1       ;
; DP:dp|counter:cnt|Equal0~13                                                            ; 1       ;
; DP:dp|counter:cnt|Equal0~12                                                            ; 1       ;
; DP:dp|counter:cnt|Equal0~11                                                            ; 1       ;
; DP:dp|counter:cnt|Equal0~10                                                            ; 1       ;
; DP:dp|counter:cnt|Equal0~8                                                             ; 1       ;
; DP:dp|counter:cnt|Equal0~7                                                             ; 1       ;
; DP:dp|counter:cnt|Equal0~6                                                             ; 1       ;
; DP:dp|counter:cnt|Equal0~5                                                             ; 1       ;
; DP:dp|counter:cnt|Equal0~4                                                             ; 1       ;
; DP:dp|counter:cnt|Equal0~3                                                             ; 1       ;
; DP:dp|counter:cnt|Equal0~2                                                             ; 1       ;
; DP:dp|counter:cnt|Equal0~1                                                             ; 1       ;
; DP:dp|counter:cnt|Equal0~0                                                             ; 1       ;
; DP:dp|register:Reg|out[21]                                                             ; 1       ;
; DP:dp|register:Reg|out[20]                                                             ; 1       ;
; DP:dp|register:Reg|out[19]                                                             ; 1       ;
; DP:dp|register:Reg|out[18]                                                             ; 1       ;
; DP:dp|register:Reg|out[17]                                                             ; 1       ;
; DP:dp|register:Reg|out[16]                                                             ; 1       ;
; DP:dp|register:Reg|out[15]                                                             ; 1       ;
; DP:dp|register:Reg|out[14]                                                             ; 1       ;
; DP:dp|register:Reg|out[13]                                                             ; 1       ;
; DP:dp|register:Reg|out[12]                                                             ; 1       ;
; DP:dp|register:Reg|out[11]                                                             ; 1       ;
; DP:dp|register:Reg|out[10]                                                             ; 1       ;
; DP:dp|register:Reg|out[9]                                                              ; 1       ;
; DP:dp|register:Reg|out[8]                                                              ; 1       ;
; DP:dp|register:Reg|out[7]                                                              ; 1       ;
; DP:dp|register:Reg|out[6]                                                              ; 1       ;
; DP:dp|register:Reg|out[5]                                                              ; 1       ;
; DP:dp|register:Reg|out[4]                                                              ; 1       ;
; DP:dp|register:Reg|out[3]                                                              ; 1       ;
; DP:dp|register:Reg|out[2]                                                              ; 1       ;
; DP:dp|register:Reg|out[1]                                                              ; 1       ;
; DP:dp|register:Reg|out[0]                                                              ; 1       ;
; DP:dp|counter:cnt|out[49]~149                                                          ; 1       ;
; DP:dp|counter:cnt|out[48]~148                                                          ; 1       ;
; DP:dp|counter:cnt|out[48]~147                                                          ; 1       ;
; DP:dp|counter:cnt|out[47]~146                                                          ; 1       ;
; DP:dp|counter:cnt|out[47]~145                                                          ; 1       ;
; DP:dp|counter:cnt|out[46]~144                                                          ; 1       ;
; DP:dp|counter:cnt|out[46]~143                                                          ; 1       ;
; DP:dp|counter:cnt|out[45]~142                                                          ; 1       ;
; DP:dp|counter:cnt|out[45]~141                                                          ; 1       ;
; DP:dp|counter:cnt|out[44]~140                                                          ; 1       ;
; DP:dp|counter:cnt|out[44]~139                                                          ; 1       ;
; DP:dp|counter:cnt|out[43]~138                                                          ; 1       ;
; DP:dp|counter:cnt|out[43]~137                                                          ; 1       ;
; DP:dp|counter:cnt|out[42]~136                                                          ; 1       ;
; DP:dp|counter:cnt|out[42]~135                                                          ; 1       ;
; DP:dp|counter:cnt|out[41]~134                                                          ; 1       ;
; DP:dp|counter:cnt|out[41]~133                                                          ; 1       ;
; DP:dp|counter:cnt|out[40]~132                                                          ; 1       ;
; DP:dp|counter:cnt|out[40]~131                                                          ; 1       ;
; DP:dp|counter:cnt|out[39]~130                                                          ; 1       ;
; DP:dp|counter:cnt|out[39]~129                                                          ; 1       ;
; DP:dp|counter:cnt|out[38]~128                                                          ; 1       ;
; DP:dp|counter:cnt|out[38]~127                                                          ; 1       ;
; DP:dp|counter:cnt|out[37]~126                                                          ; 1       ;
; DP:dp|counter:cnt|out[37]~125                                                          ; 1       ;
; DP:dp|counter:cnt|out[36]~124                                                          ; 1       ;
; DP:dp|counter:cnt|out[36]~123                                                          ; 1       ;
; DP:dp|counter:cnt|out[35]~122                                                          ; 1       ;
; DP:dp|counter:cnt|out[35]~121                                                          ; 1       ;
; DP:dp|counter:cnt|out[34]~120                                                          ; 1       ;
; DP:dp|counter:cnt|out[34]~119                                                          ; 1       ;
; DP:dp|counter:cnt|out[33]~118                                                          ; 1       ;
; DP:dp|counter:cnt|out[33]~117                                                          ; 1       ;
; DP:dp|counter:cnt|out[32]~116                                                          ; 1       ;
; DP:dp|counter:cnt|out[32]~115                                                          ; 1       ;
; DP:dp|counter:cnt|out[31]~114                                                          ; 1       ;
; DP:dp|counter:cnt|out[31]~113                                                          ; 1       ;
; DP:dp|counter:cnt|out[30]~112                                                          ; 1       ;
; DP:dp|counter:cnt|out[30]~111                                                          ; 1       ;
; DP:dp|counter:cnt|out[29]~110                                                          ; 1       ;
; DP:dp|counter:cnt|out[29]~109                                                          ; 1       ;
; DP:dp|counter:cnt|out[28]~108                                                          ; 1       ;
; DP:dp|counter:cnt|out[28]~107                                                          ; 1       ;
; DP:dp|counter:cnt|out[27]~106                                                          ; 1       ;
; DP:dp|counter:cnt|out[27]~105                                                          ; 1       ;
; DP:dp|counter:cnt|out[26]~104                                                          ; 1       ;
; DP:dp|counter:cnt|out[26]~103                                                          ; 1       ;
; DP:dp|counter:cnt|out[25]~102                                                          ; 1       ;
; DP:dp|counter:cnt|out[25]~101                                                          ; 1       ;
; DP:dp|counter:cnt|out[24]~100                                                          ; 1       ;
; DP:dp|counter:cnt|out[24]~99                                                           ; 1       ;
; DP:dp|counter:cnt|out[23]~98                                                           ; 1       ;
; DP:dp|counter:cnt|out[23]~97                                                           ; 1       ;
; DP:dp|counter:cnt|out[22]~96                                                           ; 1       ;
; DP:dp|counter:cnt|out[22]~95                                                           ; 1       ;
; DP:dp|counter:cnt|out[21]~94                                                           ; 1       ;
; DP:dp|counter:cnt|out[21]~93                                                           ; 1       ;
; DP:dp|counter:cnt|out[20]~92                                                           ; 1       ;
; DP:dp|counter:cnt|out[20]~91                                                           ; 1       ;
; DP:dp|counter:cnt|out[19]~90                                                           ; 1       ;
; DP:dp|counter:cnt|out[19]~89                                                           ; 1       ;
; DP:dp|counter:cnt|out[18]~88                                                           ; 1       ;
; DP:dp|counter:cnt|out[18]~87                                                           ; 1       ;
; DP:dp|counter:cnt|out[17]~86                                                           ; 1       ;
; DP:dp|counter:cnt|out[17]~85                                                           ; 1       ;
; DP:dp|counter:cnt|out[16]~84                                                           ; 1       ;
; DP:dp|counter:cnt|out[16]~83                                                           ; 1       ;
; DP:dp|counter:cnt|out[15]~82                                                           ; 1       ;
; DP:dp|counter:cnt|out[15]~81                                                           ; 1       ;
; DP:dp|counter:cnt|out[14]~80                                                           ; 1       ;
; DP:dp|counter:cnt|out[14]~79                                                           ; 1       ;
; DP:dp|counter:cnt|out[13]~78                                                           ; 1       ;
; DP:dp|counter:cnt|out[13]~77                                                           ; 1       ;
; DP:dp|counter:cnt|out[12]~76                                                           ; 1       ;
; DP:dp|counter:cnt|out[12]~75                                                           ; 1       ;
; DP:dp|counter:cnt|out[11]~74                                                           ; 1       ;
; DP:dp|counter:cnt|out[11]~73                                                           ; 1       ;
; DP:dp|counter:cnt|out[10]~72                                                           ; 1       ;
; DP:dp|counter:cnt|out[10]~71                                                           ; 1       ;
; DP:dp|counter:cnt|out[9]~70                                                            ; 1       ;
; DP:dp|counter:cnt|out[9]~69                                                            ; 1       ;
; DP:dp|counter:cnt|out[8]~68                                                            ; 1       ;
; DP:dp|counter:cnt|out[8]~67                                                            ; 1       ;
; DP:dp|counter:cnt|out[7]~66                                                            ; 1       ;
; DP:dp|counter:cnt|out[7]~65                                                            ; 1       ;
; DP:dp|counter:cnt|out[6]~63                                                            ; 1       ;
; DP:dp|counter:cnt|out[6]~62                                                            ; 1       ;
; DP:dp|counter:cnt|out[5]~61                                                            ; 1       ;
; DP:dp|counter:cnt|out[5]~60                                                            ; 1       ;
; DP:dp|counter:cnt|out[4]~59                                                            ; 1       ;
; DP:dp|counter:cnt|out[4]~58                                                            ; 1       ;
; DP:dp|counter:cnt|out[3]~57                                                            ; 1       ;
; DP:dp|counter:cnt|out[3]~56                                                            ; 1       ;
; DP:dp|counter:cnt|out[2]~55                                                            ; 1       ;
; DP:dp|counter:cnt|out[2]~54                                                            ; 1       ;
; DP:dp|counter:cnt|out[1]~53                                                            ; 1       ;
; DP:dp|counter:cnt|out[1]~52                                                            ; 1       ;
; DP:dp|counter:cnt|out[0]~51                                                            ; 1       ;
; DP:dp|counter:cnt|out[0]~50                                                            ; 1       ;
; DP:dp|signed_multiply:Smult|lpm_mult:Mult0|mult_lus:auto_generated|mac_mult1~1         ; 1       ;
; DP:dp|signed_multiply:Smult|lpm_mult:Mult0|mult_lus:auto_generated|mac_mult1~0         ; 1       ;
; DP:dp|signed_multiply:Smult|lpm_mult:Mult0|mult_lus:auto_generated|mac_mult1~DATAOUT15 ; 1       ;
; DP:dp|signed_multiply:Smult|lpm_mult:Mult0|mult_lus:auto_generated|mac_mult1~DATAOUT14 ; 1       ;
; DP:dp|signed_multiply:Smult|lpm_mult:Mult0|mult_lus:auto_generated|mac_mult1~DATAOUT13 ; 1       ;
; DP:dp|signed_multiply:Smult|lpm_mult:Mult0|mult_lus:auto_generated|mac_mult1~DATAOUT12 ; 1       ;
; DP:dp|signed_multiply:Smult|lpm_mult:Mult0|mult_lus:auto_generated|mac_mult1~DATAOUT11 ; 1       ;
; DP:dp|signed_multiply:Smult|lpm_mult:Mult0|mult_lus:auto_generated|mac_mult1~DATAOUT10 ; 1       ;
; DP:dp|signed_multiply:Smult|lpm_mult:Mult0|mult_lus:auto_generated|mac_mult1~DATAOUT9  ; 1       ;
; DP:dp|signed_multiply:Smult|lpm_mult:Mult0|mult_lus:auto_generated|mac_mult1~DATAOUT8  ; 1       ;
; DP:dp|signed_multiply:Smult|lpm_mult:Mult0|mult_lus:auto_generated|mac_mult1~DATAOUT7  ; 1       ;
; DP:dp|signed_multiply:Smult|lpm_mult:Mult0|mult_lus:auto_generated|mac_mult1~DATAOUT6  ; 1       ;
; DP:dp|signed_multiply:Smult|lpm_mult:Mult0|mult_lus:auto_generated|mac_mult1~DATAOUT5  ; 1       ;
; DP:dp|signed_multiply:Smult|lpm_mult:Mult0|mult_lus:auto_generated|mac_mult1~DATAOUT4  ; 1       ;
; DP:dp|signed_multiply:Smult|lpm_mult:Mult0|mult_lus:auto_generated|mac_mult1~DATAOUT3  ; 1       ;
; DP:dp|signed_multiply:Smult|lpm_mult:Mult0|mult_lus:auto_generated|mac_mult1~DATAOUT2  ; 1       ;
; DP:dp|signed_multiply:Smult|lpm_mult:Mult0|mult_lus:auto_generated|mac_mult1~DATAOUT1  ; 1       ;
; DP:dp|signed_multiply:Smult|lpm_mult:Mult0|mult_lus:auto_generated|mac_mult1           ; 1       ;
; DP:dp|signed_adder:Sadder|Add0~41                                                      ; 1       ;
; DP:dp|signed_adder:Sadder|Add0~39                                                      ; 1       ;
; DP:dp|signed_adder:Sadder|Add0~37                                                      ; 1       ;
; DP:dp|signed_adder:Sadder|Add0~35                                                      ; 1       ;
; DP:dp|signed_adder:Sadder|Add0~33                                                      ; 1       ;
; DP:dp|signed_adder:Sadder|Add0~31                                                      ; 1       ;
; DP:dp|signed_adder:Sadder|Add0~29                                                      ; 1       ;
; DP:dp|signed_adder:Sadder|Add0~27                                                      ; 1       ;
; DP:dp|signed_adder:Sadder|Add0~25                                                      ; 1       ;
; DP:dp|signed_adder:Sadder|Add0~23                                                      ; 1       ;
; DP:dp|signed_adder:Sadder|Add0~21                                                      ; 1       ;
; DP:dp|signed_adder:Sadder|Add0~19                                                      ; 1       ;
; DP:dp|signed_adder:Sadder|Add0~17                                                      ; 1       ;
; DP:dp|signed_adder:Sadder|Add0~15                                                      ; 1       ;
; DP:dp|signed_adder:Sadder|Add0~13                                                      ; 1       ;
; DP:dp|signed_adder:Sadder|Add0~11                                                      ; 1       ;
; DP:dp|signed_adder:Sadder|Add0~9                                                       ; 1       ;
; DP:dp|signed_adder:Sadder|Add0~7                                                       ; 1       ;
; DP:dp|signed_adder:Sadder|Add0~5                                                       ; 1       ;
+----------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 0           ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 1           ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                            ; Mode                      ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; DP:dp|signed_multiply:Smult|lpm_mult:Mult0|mult_lus:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X39_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    DP:dp|signed_multiply:Smult|lpm_mult:Mult0|mult_lus:auto_generated|mac_mult1 ;                           ; DSPMULT_X39_Y11_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+---------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 828 / 94,460 ( < 1 % ) ;
; C16 interconnects           ; 10 / 3,315 ( < 1 % )   ;
; C4 interconnects            ; 317 / 60,840 ( < 1 % ) ;
; Direct links                ; 259 / 94,460 ( < 1 % ) ;
; Global clocks               ; 3 / 16 ( 19 % )        ;
; Local interconnects         ; 455 / 33,216 ( 1 % )   ;
; R24 interconnects           ; 3 / 3,091 ( < 1 % )    ;
; R4 interconnects            ; 381 / 81,294 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.66) ; Number of LABs  (Total = 50) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 5                            ;
; 3                                           ; 1                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 2                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 1                            ;
; 15                                          ; 0                            ;
; 16                                          ; 36                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.54) ; Number of LABs  (Total = 50) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 40                           ;
; 1 Clock                            ; 45                           ;
; 1 Clock enable                     ; 38                           ;
; 1 Sync. clear                      ; 3                            ;
; 2 Async. clears                    ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 20.58) ; Number of LABs  (Total = 50) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 4                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 2                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 2                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 2                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 6                            ;
; 26                                           ; 7                            ;
; 27                                           ; 3                            ;
; 28                                           ; 4                            ;
; 29                                           ; 8                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.06) ; Number of LABs  (Total = 50) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 4                            ;
; 3                                               ; 5                            ;
; 4                                               ; 3                            ;
; 5                                               ; 5                            ;
; 6                                               ; 5                            ;
; 7                                               ; 6                            ;
; 8                                               ; 4                            ;
; 9                                               ; 0                            ;
; 10                                              ; 2                            ;
; 11                                              ; 6                            ;
; 12                                              ; 2                            ;
; 13                                              ; 0                            ;
; 14                                              ; 2                            ;
; 15                                              ; 0                            ;
; 16                                              ; 3                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 12.58) ; Number of LABs  (Total = 50) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 4                            ;
; 5                                            ; 3                            ;
; 6                                            ; 7                            ;
; 7                                            ; 1                            ;
; 8                                            ; 4                            ;
; 9                                            ; 0                            ;
; 10                                           ; 7                            ;
; 11                                           ; 3                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 5                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 4                            ;
; 28                                           ; 1                            ;
; 29                                           ; 2                            ;
; 30                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "FIRfilter_Len_50_Width_8_"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Critical Warning (169085): No exact pin location assignment(s) for 34 pins of 34 total pins
    Info (169086): Pin output_valid not assigned to an exact location on the device
    Info (169086): Pin FIR_output[0] not assigned to an exact location on the device
    Info (169086): Pin FIR_output[1] not assigned to an exact location on the device
    Info (169086): Pin FIR_output[2] not assigned to an exact location on the device
    Info (169086): Pin FIR_output[3] not assigned to an exact location on the device
    Info (169086): Pin FIR_output[4] not assigned to an exact location on the device
    Info (169086): Pin FIR_output[5] not assigned to an exact location on the device
    Info (169086): Pin FIR_output[6] not assigned to an exact location on the device
    Info (169086): Pin FIR_output[7] not assigned to an exact location on the device
    Info (169086): Pin FIR_output[8] not assigned to an exact location on the device
    Info (169086): Pin FIR_output[9] not assigned to an exact location on the device
    Info (169086): Pin FIR_output[10] not assigned to an exact location on the device
    Info (169086): Pin FIR_output[11] not assigned to an exact location on the device
    Info (169086): Pin FIR_output[12] not assigned to an exact location on the device
    Info (169086): Pin FIR_output[13] not assigned to an exact location on the device
    Info (169086): Pin FIR_output[14] not assigned to an exact location on the device
    Info (169086): Pin FIR_output[15] not assigned to an exact location on the device
    Info (169086): Pin FIR_output[16] not assigned to an exact location on the device
    Info (169086): Pin FIR_output[17] not assigned to an exact location on the device
    Info (169086): Pin FIR_output[18] not assigned to an exact location on the device
    Info (169086): Pin FIR_output[19] not assigned to an exact location on the device
    Info (169086): Pin FIR_output[20] not assigned to an exact location on the device
    Info (169086): Pin FIR_output[21] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin rst not assigned to an exact location on the device
    Info (169086): Pin input_valid not assigned to an exact location on the device
    Info (169086): Pin FIR_input[0] not assigned to an exact location on the device
    Info (169086): Pin FIR_input[1] not assigned to an exact location on the device
    Info (169086): Pin FIR_input[2] not assigned to an exact location on the device
    Info (169086): Pin FIR_input[3] not assigned to an exact location on the device
    Info (169086): Pin FIR_input[4] not assigned to an exact location on the device
    Info (169086): Pin FIR_input[5] not assigned to an exact location on the device
    Info (169086): Pin FIR_input[6] not assigned to an exact location on the device
    Info (169086): Pin FIR_input[7] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FIRfilter_Len_50_Width_8_.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN P2 (CLK2, LVDSCLK1p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node rst (placed in PIN P1 (CLK3, LVDSCLK1n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176353): Automatically promoted node CU:cu|presentState.resetSTATE 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DP:dp|register:Reg|out~0
        Info (176357): Destination node DP:dp|register:Reg|out[20]~1
        Info (176357): Destination node DP:dp|register:Reg|out~2
        Info (176357): Destination node DP:dp|register:Reg|out~3
        Info (176357): Destination node DP:dp|register:Reg|out~4
        Info (176357): Destination node DP:dp|register:Reg|out~5
        Info (176357): Destination node DP:dp|register:Reg|out~6
        Info (176357): Destination node DP:dp|register:Reg|out~7
        Info (176357): Destination node DP:dp|register:Reg|out~8
        Info (176357): Destination node DP:dp|register:Reg|out~9
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 32 (unused VREF, 3.3V VCCIO, 9 input, 23 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  62 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  57 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  65 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X33_Y0 to location X43_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.77 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 23 output pins without output pin load capacitance assignment
    Info (306007): Pin "output_valid" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIR_output[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIR_output[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIR_output[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIR_output[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIR_output[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIR_output[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIR_output[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIR_output[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIR_output[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIR_output[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIR_output[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIR_output[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIR_output[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIR_output[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIR_output[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIR_output[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIR_output[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIR_output[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIR_output[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIR_output[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIR_output[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIR_output[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/iman/Desktop/CA1-Ali-imangholi-810197692/Quartus/len50Width8/output_files/FIRfilter_Len_50_Width_8_.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4880 megabytes
    Info: Processing ended: Thu Oct 21 00:30:06 2021
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:12


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/iman/Desktop/CA1-Ali-imangholi-810197692/Quartus/len50Width8/output_files/FIRfilter_Len_50_Width_8_.fit.smsg.


