`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 11/27/2024 10:08:52 PM
// Design Name: 
// Module Name: Z80_TL
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module Z80_TL(
    // Mem bus
    // IO
    );
    logic [15:0] opcode;
    logic [7:0] A,B,C,D,E,F,H,L,I,R,IXH,IXL,IYH,IYL;
    logic PC;
    logic [15:0] SP;
endmodule
