
main.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         00000b96  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .data         00000000  00800060  00000b96  00000c2a  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  2 .bss          00000016  00800060  00800060  00000c2a  2**0
                  ALLOC
  3 .stab         00001ba8  00000000  00000000  00000c2c  2**2
                  CONTENTS, READONLY, DEBUGGING
  4 .stabstr      00000583  00000000  00000000  000027d4  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_aranges 000000c0  00000000  00000000  00002d58  2**3
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   0000052e  00000000  00000000  00002e18  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000078  00000000  00000000  00003346  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   0000037f  00000000  00000000  000033be  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 2a 00 	jmp	0x54	; 0x54 <__ctors_end>
   4:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
   8:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
   c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  10:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  14:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  18:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  1c:	0c 94 52 03 	jmp	0x6a4	; 0x6a4 <__vector_7>
  20:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  24:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  28:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  2c:	0c 94 bc 02 	jmp	0x578	; 0x578 <__vector_11>
  30:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  34:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  38:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  3c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  40:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  44:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  48:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  4c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  50:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>

00000054 <__ctors_end>:
  54:	11 24       	eor	r1, r1
  56:	1f be       	out	0x3f, r1	; 63
  58:	cf e5       	ldi	r28, 0x5F	; 95
  5a:	d8 e0       	ldi	r29, 0x08	; 8
  5c:	de bf       	out	0x3e, r29	; 62
  5e:	cd bf       	out	0x3d, r28	; 61

00000060 <__do_copy_data>:
  60:	10 e0       	ldi	r17, 0x00	; 0
  62:	a0 e6       	ldi	r26, 0x60	; 96
  64:	b0 e0       	ldi	r27, 0x00	; 0
  66:	e6 e9       	ldi	r30, 0x96	; 150
  68:	fb e0       	ldi	r31, 0x0B	; 11
  6a:	02 c0       	rjmp	.+4      	; 0x70 <__do_copy_data+0x10>
  6c:	05 90       	lpm	r0, Z+
  6e:	0d 92       	st	X+, r0
  70:	a0 36       	cpi	r26, 0x60	; 96
  72:	b1 07       	cpc	r27, r17
  74:	d9 f7       	brne	.-10     	; 0x6c <__do_copy_data+0xc>

00000076 <__do_clear_bss>:
  76:	10 e0       	ldi	r17, 0x00	; 0
  78:	a0 e6       	ldi	r26, 0x60	; 96
  7a:	b0 e0       	ldi	r27, 0x00	; 0
  7c:	01 c0       	rjmp	.+2      	; 0x80 <.do_clear_bss_start>

0000007e <.do_clear_bss_loop>:
  7e:	1d 92       	st	X+, r1

00000080 <.do_clear_bss_start>:
  80:	a6 37       	cpi	r26, 0x76	; 118
  82:	b1 07       	cpc	r27, r17
  84:	e1 f7       	brne	.-8      	; 0x7e <.do_clear_bss_loop>
  86:	0e 94 d9 03 	call	0x7b2	; 0x7b2 <main>
  8a:	0c 94 c9 05 	jmp	0xb92	; 0xb92 <_exit>

0000008e <__bad_interrupt>:
  8e:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000092 <DcMotor_Init>:
  92:	82 e0       	ldi	r24, 0x02	; 2
  94:	63 e0       	ldi	r22, 0x03	; 3
  96:	41 e0       	ldi	r20, 0x01	; 1
  98:	0e 94 9e 00 	call	0x13c	; 0x13c <DIO_SetPINDIR>
  9c:	82 e0       	ldi	r24, 0x02	; 2
  9e:	64 e0       	ldi	r22, 0x04	; 4
  a0:	41 e0       	ldi	r20, 0x01	; 1
  a2:	0e 94 9e 00 	call	0x13c	; 0x13c <DIO_SetPINDIR>
  a6:	81 e0       	ldi	r24, 0x01	; 1
  a8:	63 e0       	ldi	r22, 0x03	; 3
  aa:	41 e0       	ldi	r20, 0x01	; 1
  ac:	0e 94 9e 00 	call	0x13c	; 0x13c <DIO_SetPINDIR>
  b0:	0e 94 a1 03 	call	0x742	; 0x742 <PWM0_INIT>
  b4:	08 95       	ret

000000b6 <DcMotor_SetSpeed>:
  b6:	88 0f       	add	r24, r24
  b8:	98 2f       	mov	r25, r24
  ba:	99 0f       	add	r25, r25
  bc:	99 0f       	add	r25, r25
  be:	89 0f       	add	r24, r25
  c0:	90 e0       	ldi	r25, 0x00	; 0
  c2:	0e 94 a8 03 	call	0x750	; 0x750 <PWM0_Generate>
  c6:	08 95       	ret

000000c8 <DcMotor_SetDir>:
  c8:	88 23       	and	r24, r24
  ca:	19 f0       	breq	.+6      	; 0xd2 <DcMotor_SetDir+0xa>
  cc:	81 30       	cpi	r24, 0x01	; 1
  ce:	b1 f4       	brne	.+44     	; 0xfc <DcMotor_SetDir+0x34>
  d0:	0b c0       	rjmp	.+22     	; 0xe8 <DcMotor_SetDir+0x20>
  d2:	82 e0       	ldi	r24, 0x02	; 2
  d4:	63 e0       	ldi	r22, 0x03	; 3
  d6:	41 e0       	ldi	r20, 0x01	; 1
  d8:	0e 94 23 01 	call	0x246	; 0x246 <DIO_WritePIN>
  dc:	82 e0       	ldi	r24, 0x02	; 2
  de:	64 e0       	ldi	r22, 0x04	; 4
  e0:	40 e0       	ldi	r20, 0x00	; 0
  e2:	0e 94 23 01 	call	0x246	; 0x246 <DIO_WritePIN>
  e6:	08 95       	ret
  e8:	82 e0       	ldi	r24, 0x02	; 2
  ea:	63 e0       	ldi	r22, 0x03	; 3
  ec:	40 e0       	ldi	r20, 0x00	; 0
  ee:	0e 94 23 01 	call	0x246	; 0x246 <DIO_WritePIN>
  f2:	82 e0       	ldi	r24, 0x02	; 2
  f4:	64 e0       	ldi	r22, 0x04	; 4
  f6:	41 e0       	ldi	r20, 0x01	; 1
  f8:	0e 94 23 01 	call	0x246	; 0x246 <DIO_WritePIN>
  fc:	08 95       	ret

000000fe <DcMotor_Start>:
  fe:	0e 94 b2 03 	call	0x764	; 0x764 <PWM0_Start>
 102:	08 95       	ret

00000104 <DcMotor_Stop>:
 104:	82 e0       	ldi	r24, 0x02	; 2
 106:	63 e0       	ldi	r22, 0x03	; 3
 108:	40 e0       	ldi	r20, 0x00	; 0
 10a:	0e 94 23 01 	call	0x246	; 0x246 <DIO_WritePIN>
 10e:	82 e0       	ldi	r24, 0x02	; 2
 110:	64 e0       	ldi	r22, 0x04	; 4
 112:	40 e0       	ldi	r20, 0x00	; 0
 114:	0e 94 23 01 	call	0x246	; 0x246 <DIO_WritePIN>
 118:	08 95       	ret

0000011a <DIO_SetPortDIR>:
 11a:	81 30       	cpi	r24, 0x01	; 1
 11c:	49 f0       	breq	.+18     	; 0x130 <DIO_SetPortDIR+0x16>
 11e:	81 30       	cpi	r24, 0x01	; 1
 120:	28 f0       	brcs	.+10     	; 0x12c <DIO_SetPortDIR+0x12>
 122:	82 30       	cpi	r24, 0x02	; 2
 124:	39 f0       	breq	.+14     	; 0x134 <DIO_SetPortDIR+0x1a>
 126:	83 30       	cpi	r24, 0x03	; 3
 128:	41 f4       	brne	.+16     	; 0x13a <DIO_SetPortDIR+0x20>
 12a:	06 c0       	rjmp	.+12     	; 0x138 <DIO_SetPortDIR+0x1e>
 12c:	6a bb       	out	0x1a, r22	; 26
 12e:	08 95       	ret
 130:	67 bb       	out	0x17, r22	; 23
 132:	08 95       	ret
 134:	64 bb       	out	0x14, r22	; 20
 136:	08 95       	ret
 138:	61 bb       	out	0x11, r22	; 17
 13a:	08 95       	ret

0000013c <DIO_SetPINDIR>:
 13c:	44 23       	and	r20, r20
 13e:	c9 f1       	breq	.+114    	; 0x1b2 <DIO_SetPINDIR+0x76>
 140:	41 30       	cpi	r20, 0x01	; 1
 142:	09 f0       	breq	.+2      	; 0x146 <DIO_SetPINDIR+0xa>
 144:	6e c0       	rjmp	.+220    	; 0x222 <DIO_SetPINDIR+0xe6>
 146:	81 30       	cpi	r24, 0x01	; 1
 148:	99 f0       	breq	.+38     	; 0x170 <DIO_SetPINDIR+0x34>
 14a:	81 30       	cpi	r24, 0x01	; 1
 14c:	30 f0       	brcs	.+12     	; 0x15a <DIO_SetPINDIR+0x1e>
 14e:	82 30       	cpi	r24, 0x02	; 2
 150:	d1 f0       	breq	.+52     	; 0x186 <DIO_SetPINDIR+0x4a>
 152:	83 30       	cpi	r24, 0x03	; 3
 154:	09 f0       	breq	.+2      	; 0x158 <DIO_SetPINDIR+0x1c>
 156:	65 c0       	rjmp	.+202    	; 0x222 <DIO_SetPINDIR+0xe6>
 158:	21 c0       	rjmp	.+66     	; 0x19c <DIO_SetPINDIR+0x60>
 15a:	2a b3       	in	r18, 0x1a	; 26
 15c:	81 e0       	ldi	r24, 0x01	; 1
 15e:	90 e0       	ldi	r25, 0x00	; 0
 160:	02 c0       	rjmp	.+4      	; 0x166 <DIO_SetPINDIR+0x2a>
 162:	88 0f       	add	r24, r24
 164:	99 1f       	adc	r25, r25
 166:	6a 95       	dec	r22
 168:	e2 f7       	brpl	.-8      	; 0x162 <DIO_SetPINDIR+0x26>
 16a:	28 2b       	or	r18, r24
 16c:	2a bb       	out	0x1a, r18	; 26
 16e:	08 95       	ret
 170:	27 b3       	in	r18, 0x17	; 23
 172:	81 e0       	ldi	r24, 0x01	; 1
 174:	90 e0       	ldi	r25, 0x00	; 0
 176:	02 c0       	rjmp	.+4      	; 0x17c <DIO_SetPINDIR+0x40>
 178:	88 0f       	add	r24, r24
 17a:	99 1f       	adc	r25, r25
 17c:	6a 95       	dec	r22
 17e:	e2 f7       	brpl	.-8      	; 0x178 <DIO_SetPINDIR+0x3c>
 180:	28 2b       	or	r18, r24
 182:	27 bb       	out	0x17, r18	; 23
 184:	08 95       	ret
 186:	24 b3       	in	r18, 0x14	; 20
 188:	81 e0       	ldi	r24, 0x01	; 1
 18a:	90 e0       	ldi	r25, 0x00	; 0
 18c:	02 c0       	rjmp	.+4      	; 0x192 <DIO_SetPINDIR+0x56>
 18e:	88 0f       	add	r24, r24
 190:	99 1f       	adc	r25, r25
 192:	6a 95       	dec	r22
 194:	e2 f7       	brpl	.-8      	; 0x18e <DIO_SetPINDIR+0x52>
 196:	28 2b       	or	r18, r24
 198:	24 bb       	out	0x14, r18	; 20
 19a:	08 95       	ret
 19c:	21 b3       	in	r18, 0x11	; 17
 19e:	81 e0       	ldi	r24, 0x01	; 1
 1a0:	90 e0       	ldi	r25, 0x00	; 0
 1a2:	02 c0       	rjmp	.+4      	; 0x1a8 <DIO_SetPINDIR+0x6c>
 1a4:	88 0f       	add	r24, r24
 1a6:	99 1f       	adc	r25, r25
 1a8:	6a 95       	dec	r22
 1aa:	e2 f7       	brpl	.-8      	; 0x1a4 <DIO_SetPINDIR+0x68>
 1ac:	28 2b       	or	r18, r24
 1ae:	21 bb       	out	0x11, r18	; 17
 1b0:	08 95       	ret
 1b2:	81 30       	cpi	r24, 0x01	; 1
 1b4:	99 f0       	breq	.+38     	; 0x1dc <DIO_SetPINDIR+0xa0>
 1b6:	81 30       	cpi	r24, 0x01	; 1
 1b8:	28 f0       	brcs	.+10     	; 0x1c4 <DIO_SetPINDIR+0x88>
 1ba:	82 30       	cpi	r24, 0x02	; 2
 1bc:	d9 f0       	breq	.+54     	; 0x1f4 <DIO_SetPINDIR+0xb8>
 1be:	83 30       	cpi	r24, 0x03	; 3
 1c0:	81 f5       	brne	.+96     	; 0x222 <DIO_SetPINDIR+0xe6>
 1c2:	24 c0       	rjmp	.+72     	; 0x20c <DIO_SetPINDIR+0xd0>
 1c4:	2a b3       	in	r18, 0x1a	; 26
 1c6:	81 e0       	ldi	r24, 0x01	; 1
 1c8:	90 e0       	ldi	r25, 0x00	; 0
 1ca:	02 c0       	rjmp	.+4      	; 0x1d0 <DIO_SetPINDIR+0x94>
 1cc:	88 0f       	add	r24, r24
 1ce:	99 1f       	adc	r25, r25
 1d0:	6a 95       	dec	r22
 1d2:	e2 f7       	brpl	.-8      	; 0x1cc <DIO_SetPINDIR+0x90>
 1d4:	80 95       	com	r24
 1d6:	82 23       	and	r24, r18
 1d8:	8a bb       	out	0x1a, r24	; 26
 1da:	08 95       	ret
 1dc:	27 b3       	in	r18, 0x17	; 23
 1de:	81 e0       	ldi	r24, 0x01	; 1
 1e0:	90 e0       	ldi	r25, 0x00	; 0
 1e2:	02 c0       	rjmp	.+4      	; 0x1e8 <DIO_SetPINDIR+0xac>
 1e4:	88 0f       	add	r24, r24
 1e6:	99 1f       	adc	r25, r25
 1e8:	6a 95       	dec	r22
 1ea:	e2 f7       	brpl	.-8      	; 0x1e4 <DIO_SetPINDIR+0xa8>
 1ec:	80 95       	com	r24
 1ee:	82 23       	and	r24, r18
 1f0:	87 bb       	out	0x17, r24	; 23
 1f2:	08 95       	ret
 1f4:	24 b3       	in	r18, 0x14	; 20
 1f6:	81 e0       	ldi	r24, 0x01	; 1
 1f8:	90 e0       	ldi	r25, 0x00	; 0
 1fa:	02 c0       	rjmp	.+4      	; 0x200 <DIO_SetPINDIR+0xc4>
 1fc:	88 0f       	add	r24, r24
 1fe:	99 1f       	adc	r25, r25
 200:	6a 95       	dec	r22
 202:	e2 f7       	brpl	.-8      	; 0x1fc <DIO_SetPINDIR+0xc0>
 204:	80 95       	com	r24
 206:	82 23       	and	r24, r18
 208:	84 bb       	out	0x14, r24	; 20
 20a:	08 95       	ret
 20c:	21 b3       	in	r18, 0x11	; 17
 20e:	81 e0       	ldi	r24, 0x01	; 1
 210:	90 e0       	ldi	r25, 0x00	; 0
 212:	02 c0       	rjmp	.+4      	; 0x218 <DIO_SetPINDIR+0xdc>
 214:	88 0f       	add	r24, r24
 216:	99 1f       	adc	r25, r25
 218:	6a 95       	dec	r22
 21a:	e2 f7       	brpl	.-8      	; 0x214 <DIO_SetPINDIR+0xd8>
 21c:	80 95       	com	r24
 21e:	82 23       	and	r24, r18
 220:	81 bb       	out	0x11, r24	; 17
 222:	08 95       	ret

00000224 <DIO_WritePort>:
 224:	81 30       	cpi	r24, 0x01	; 1
 226:	49 f0       	breq	.+18     	; 0x23a <DIO_WritePort+0x16>
 228:	81 30       	cpi	r24, 0x01	; 1
 22a:	28 f0       	brcs	.+10     	; 0x236 <DIO_WritePort+0x12>
 22c:	82 30       	cpi	r24, 0x02	; 2
 22e:	39 f0       	breq	.+14     	; 0x23e <DIO_WritePort+0x1a>
 230:	83 30       	cpi	r24, 0x03	; 3
 232:	41 f4       	brne	.+16     	; 0x244 <DIO_WritePort+0x20>
 234:	06 c0       	rjmp	.+12     	; 0x242 <DIO_WritePort+0x1e>
 236:	6b bb       	out	0x1b, r22	; 27
 238:	08 95       	ret
 23a:	68 bb       	out	0x18, r22	; 24
 23c:	08 95       	ret
 23e:	65 bb       	out	0x15, r22	; 21
 240:	08 95       	ret
 242:	62 bb       	out	0x12, r22	; 18
 244:	08 95       	ret

00000246 <DIO_WritePIN>:
 246:	44 23       	and	r20, r20
 248:	c9 f1       	breq	.+114    	; 0x2bc <DIO_WritePIN+0x76>
 24a:	41 30       	cpi	r20, 0x01	; 1
 24c:	09 f0       	breq	.+2      	; 0x250 <DIO_WritePIN+0xa>
 24e:	6e c0       	rjmp	.+220    	; 0x32c <DIO_WritePIN+0xe6>
 250:	81 30       	cpi	r24, 0x01	; 1
 252:	99 f0       	breq	.+38     	; 0x27a <DIO_WritePIN+0x34>
 254:	81 30       	cpi	r24, 0x01	; 1
 256:	30 f0       	brcs	.+12     	; 0x264 <DIO_WritePIN+0x1e>
 258:	82 30       	cpi	r24, 0x02	; 2
 25a:	d1 f0       	breq	.+52     	; 0x290 <DIO_WritePIN+0x4a>
 25c:	83 30       	cpi	r24, 0x03	; 3
 25e:	09 f0       	breq	.+2      	; 0x262 <DIO_WritePIN+0x1c>
 260:	65 c0       	rjmp	.+202    	; 0x32c <DIO_WritePIN+0xe6>
 262:	21 c0       	rjmp	.+66     	; 0x2a6 <DIO_WritePIN+0x60>
 264:	2b b3       	in	r18, 0x1b	; 27
 266:	81 e0       	ldi	r24, 0x01	; 1
 268:	90 e0       	ldi	r25, 0x00	; 0
 26a:	02 c0       	rjmp	.+4      	; 0x270 <DIO_WritePIN+0x2a>
 26c:	88 0f       	add	r24, r24
 26e:	99 1f       	adc	r25, r25
 270:	6a 95       	dec	r22
 272:	e2 f7       	brpl	.-8      	; 0x26c <DIO_WritePIN+0x26>
 274:	28 2b       	or	r18, r24
 276:	2b bb       	out	0x1b, r18	; 27
 278:	08 95       	ret
 27a:	28 b3       	in	r18, 0x18	; 24
 27c:	81 e0       	ldi	r24, 0x01	; 1
 27e:	90 e0       	ldi	r25, 0x00	; 0
 280:	02 c0       	rjmp	.+4      	; 0x286 <DIO_WritePIN+0x40>
 282:	88 0f       	add	r24, r24
 284:	99 1f       	adc	r25, r25
 286:	6a 95       	dec	r22
 288:	e2 f7       	brpl	.-8      	; 0x282 <DIO_WritePIN+0x3c>
 28a:	28 2b       	or	r18, r24
 28c:	28 bb       	out	0x18, r18	; 24
 28e:	08 95       	ret
 290:	25 b3       	in	r18, 0x15	; 21
 292:	81 e0       	ldi	r24, 0x01	; 1
 294:	90 e0       	ldi	r25, 0x00	; 0
 296:	02 c0       	rjmp	.+4      	; 0x29c <DIO_WritePIN+0x56>
 298:	88 0f       	add	r24, r24
 29a:	99 1f       	adc	r25, r25
 29c:	6a 95       	dec	r22
 29e:	e2 f7       	brpl	.-8      	; 0x298 <DIO_WritePIN+0x52>
 2a0:	28 2b       	or	r18, r24
 2a2:	25 bb       	out	0x15, r18	; 21
 2a4:	08 95       	ret
 2a6:	22 b3       	in	r18, 0x12	; 18
 2a8:	81 e0       	ldi	r24, 0x01	; 1
 2aa:	90 e0       	ldi	r25, 0x00	; 0
 2ac:	02 c0       	rjmp	.+4      	; 0x2b2 <DIO_WritePIN+0x6c>
 2ae:	88 0f       	add	r24, r24
 2b0:	99 1f       	adc	r25, r25
 2b2:	6a 95       	dec	r22
 2b4:	e2 f7       	brpl	.-8      	; 0x2ae <DIO_WritePIN+0x68>
 2b6:	28 2b       	or	r18, r24
 2b8:	22 bb       	out	0x12, r18	; 18
 2ba:	08 95       	ret
 2bc:	81 30       	cpi	r24, 0x01	; 1
 2be:	99 f0       	breq	.+38     	; 0x2e6 <DIO_WritePIN+0xa0>
 2c0:	81 30       	cpi	r24, 0x01	; 1
 2c2:	28 f0       	brcs	.+10     	; 0x2ce <DIO_WritePIN+0x88>
 2c4:	82 30       	cpi	r24, 0x02	; 2
 2c6:	d9 f0       	breq	.+54     	; 0x2fe <DIO_WritePIN+0xb8>
 2c8:	83 30       	cpi	r24, 0x03	; 3
 2ca:	81 f5       	brne	.+96     	; 0x32c <DIO_WritePIN+0xe6>
 2cc:	24 c0       	rjmp	.+72     	; 0x316 <DIO_WritePIN+0xd0>
 2ce:	2b b3       	in	r18, 0x1b	; 27
 2d0:	81 e0       	ldi	r24, 0x01	; 1
 2d2:	90 e0       	ldi	r25, 0x00	; 0
 2d4:	02 c0       	rjmp	.+4      	; 0x2da <DIO_WritePIN+0x94>
 2d6:	88 0f       	add	r24, r24
 2d8:	99 1f       	adc	r25, r25
 2da:	6a 95       	dec	r22
 2dc:	e2 f7       	brpl	.-8      	; 0x2d6 <DIO_WritePIN+0x90>
 2de:	80 95       	com	r24
 2e0:	82 23       	and	r24, r18
 2e2:	8b bb       	out	0x1b, r24	; 27
 2e4:	08 95       	ret
 2e6:	28 b3       	in	r18, 0x18	; 24
 2e8:	81 e0       	ldi	r24, 0x01	; 1
 2ea:	90 e0       	ldi	r25, 0x00	; 0
 2ec:	02 c0       	rjmp	.+4      	; 0x2f2 <DIO_WritePIN+0xac>
 2ee:	88 0f       	add	r24, r24
 2f0:	99 1f       	adc	r25, r25
 2f2:	6a 95       	dec	r22
 2f4:	e2 f7       	brpl	.-8      	; 0x2ee <DIO_WritePIN+0xa8>
 2f6:	80 95       	com	r24
 2f8:	82 23       	and	r24, r18
 2fa:	88 bb       	out	0x18, r24	; 24
 2fc:	08 95       	ret
 2fe:	25 b3       	in	r18, 0x15	; 21
 300:	81 e0       	ldi	r24, 0x01	; 1
 302:	90 e0       	ldi	r25, 0x00	; 0
 304:	02 c0       	rjmp	.+4      	; 0x30a <DIO_WritePIN+0xc4>
 306:	88 0f       	add	r24, r24
 308:	99 1f       	adc	r25, r25
 30a:	6a 95       	dec	r22
 30c:	e2 f7       	brpl	.-8      	; 0x306 <DIO_WritePIN+0xc0>
 30e:	80 95       	com	r24
 310:	82 23       	and	r24, r18
 312:	85 bb       	out	0x15, r24	; 21
 314:	08 95       	ret
 316:	22 b3       	in	r18, 0x12	; 18
 318:	81 e0       	ldi	r24, 0x01	; 1
 31a:	90 e0       	ldi	r25, 0x00	; 0
 31c:	02 c0       	rjmp	.+4      	; 0x322 <DIO_WritePIN+0xdc>
 31e:	88 0f       	add	r24, r24
 320:	99 1f       	adc	r25, r25
 322:	6a 95       	dec	r22
 324:	e2 f7       	brpl	.-8      	; 0x31e <DIO_WritePIN+0xd8>
 326:	80 95       	com	r24
 328:	82 23       	and	r24, r18
 32a:	82 bb       	out	0x12, r24	; 18
 32c:	08 95       	ret

0000032e <DIO_ReadPort>:
 32e:	fb 01       	movw	r30, r22
 330:	81 30       	cpi	r24, 0x01	; 1
 332:	49 f0       	breq	.+18     	; 0x346 <DIO_ReadPort+0x18>
 334:	81 30       	cpi	r24, 0x01	; 1
 336:	28 f0       	brcs	.+10     	; 0x342 <DIO_ReadPort+0x14>
 338:	82 30       	cpi	r24, 0x02	; 2
 33a:	39 f0       	breq	.+14     	; 0x34a <DIO_ReadPort+0x1c>
 33c:	83 30       	cpi	r24, 0x03	; 3
 33e:	51 f4       	brne	.+20     	; 0x354 <DIO_ReadPort+0x26>
 340:	07 c0       	rjmp	.+14     	; 0x350 <DIO_ReadPort+0x22>
 342:	89 b3       	in	r24, 0x19	; 25
 344:	03 c0       	rjmp	.+6      	; 0x34c <DIO_ReadPort+0x1e>
 346:	86 b3       	in	r24, 0x16	; 22
 348:	01 c0       	rjmp	.+2      	; 0x34c <DIO_ReadPort+0x1e>
 34a:	83 b3       	in	r24, 0x13	; 19
 34c:	80 83       	st	Z, r24
 34e:	08 95       	ret
 350:	80 b3       	in	r24, 0x10	; 16
 352:	80 83       	st	Z, r24
 354:	08 95       	ret

00000356 <DIO_ReadPin>:
 356:	fa 01       	movw	r30, r20
 358:	81 30       	cpi	r24, 0x01	; 1
 35a:	49 f0       	breq	.+18     	; 0x36e <DIO_ReadPin+0x18>
 35c:	81 30       	cpi	r24, 0x01	; 1
 35e:	28 f0       	brcs	.+10     	; 0x36a <DIO_ReadPin+0x14>
 360:	82 30       	cpi	r24, 0x02	; 2
 362:	39 f0       	breq	.+14     	; 0x372 <DIO_ReadPin+0x1c>
 364:	83 30       	cpi	r24, 0x03	; 3
 366:	c1 f4       	brne	.+48     	; 0x398 <DIO_ReadPin+0x42>
 368:	0e c0       	rjmp	.+28     	; 0x386 <DIO_ReadPin+0x30>
 36a:	89 b3       	in	r24, 0x19	; 25
 36c:	03 c0       	rjmp	.+6      	; 0x374 <DIO_ReadPin+0x1e>
 36e:	86 b3       	in	r24, 0x16	; 22
 370:	01 c0       	rjmp	.+2      	; 0x374 <DIO_ReadPin+0x1e>
 372:	83 b3       	in	r24, 0x13	; 19
 374:	90 e0       	ldi	r25, 0x00	; 0
 376:	02 c0       	rjmp	.+4      	; 0x37c <DIO_ReadPin+0x26>
 378:	95 95       	asr	r25
 37a:	87 95       	ror	r24
 37c:	6a 95       	dec	r22
 37e:	e2 f7       	brpl	.-8      	; 0x378 <DIO_ReadPin+0x22>
 380:	81 70       	andi	r24, 0x01	; 1
 382:	80 83       	st	Z, r24
 384:	08 95       	ret
 386:	80 b3       	in	r24, 0x10	; 16
 388:	90 e0       	ldi	r25, 0x00	; 0
 38a:	02 c0       	rjmp	.+4      	; 0x390 <DIO_ReadPin+0x3a>
 38c:	95 95       	asr	r25
 38e:	87 95       	ror	r24
 390:	6a 95       	dec	r22
 392:	e2 f7       	brpl	.-8      	; 0x38c <DIO_ReadPin+0x36>
 394:	81 70       	andi	r24, 0x01	; 1
 396:	80 83       	st	Z, r24
 398:	08 95       	ret

0000039a <DIO_togglePin>:
 39a:	81 30       	cpi	r24, 0x01	; 1
 39c:	91 f0       	breq	.+36     	; 0x3c2 <DIO_togglePin+0x28>
 39e:	81 30       	cpi	r24, 0x01	; 1
 3a0:	28 f0       	brcs	.+10     	; 0x3ac <DIO_togglePin+0x12>
 3a2:	82 30       	cpi	r24, 0x02	; 2
 3a4:	c9 f0       	breq	.+50     	; 0x3d8 <DIO_togglePin+0x3e>
 3a6:	83 30       	cpi	r24, 0x03	; 3
 3a8:	61 f5       	brne	.+88     	; 0x402 <DIO_togglePin+0x68>
 3aa:	21 c0       	rjmp	.+66     	; 0x3ee <DIO_togglePin+0x54>
 3ac:	2b b3       	in	r18, 0x1b	; 27
 3ae:	81 e0       	ldi	r24, 0x01	; 1
 3b0:	90 e0       	ldi	r25, 0x00	; 0
 3b2:	02 c0       	rjmp	.+4      	; 0x3b8 <DIO_togglePin+0x1e>
 3b4:	88 0f       	add	r24, r24
 3b6:	99 1f       	adc	r25, r25
 3b8:	6a 95       	dec	r22
 3ba:	e2 f7       	brpl	.-8      	; 0x3b4 <DIO_togglePin+0x1a>
 3bc:	28 27       	eor	r18, r24
 3be:	2b bb       	out	0x1b, r18	; 27
 3c0:	08 95       	ret
 3c2:	28 b3       	in	r18, 0x18	; 24
 3c4:	81 e0       	ldi	r24, 0x01	; 1
 3c6:	90 e0       	ldi	r25, 0x00	; 0
 3c8:	02 c0       	rjmp	.+4      	; 0x3ce <DIO_togglePin+0x34>
 3ca:	88 0f       	add	r24, r24
 3cc:	99 1f       	adc	r25, r25
 3ce:	6a 95       	dec	r22
 3d0:	e2 f7       	brpl	.-8      	; 0x3ca <DIO_togglePin+0x30>
 3d2:	28 27       	eor	r18, r24
 3d4:	28 bb       	out	0x18, r18	; 24
 3d6:	08 95       	ret
 3d8:	25 b3       	in	r18, 0x15	; 21
 3da:	81 e0       	ldi	r24, 0x01	; 1
 3dc:	90 e0       	ldi	r25, 0x00	; 0
 3de:	02 c0       	rjmp	.+4      	; 0x3e4 <DIO_togglePin+0x4a>
 3e0:	88 0f       	add	r24, r24
 3e2:	99 1f       	adc	r25, r25
 3e4:	6a 95       	dec	r22
 3e6:	e2 f7       	brpl	.-8      	; 0x3e0 <DIO_togglePin+0x46>
 3e8:	28 27       	eor	r18, r24
 3ea:	25 bb       	out	0x15, r18	; 21
 3ec:	08 95       	ret
 3ee:	22 b3       	in	r18, 0x12	; 18
 3f0:	81 e0       	ldi	r24, 0x01	; 1
 3f2:	90 e0       	ldi	r25, 0x00	; 0
 3f4:	02 c0       	rjmp	.+4      	; 0x3fa <DIO_togglePin+0x60>
 3f6:	88 0f       	add	r24, r24
 3f8:	99 1f       	adc	r25, r25
 3fa:	6a 95       	dec	r22
 3fc:	e2 f7       	brpl	.-8      	; 0x3f6 <DIO_togglePin+0x5c>
 3fe:	28 27       	eor	r18, r24
 400:	22 bb       	out	0x12, r18	; 18
 402:	08 95       	ret

00000404 <LED0_INIT>:
 404:	83 e0       	ldi	r24, 0x03	; 3
 406:	65 e0       	ldi	r22, 0x05	; 5
 408:	41 e0       	ldi	r20, 0x01	; 1
 40a:	0e 94 9e 00 	call	0x13c	; 0x13c <DIO_SetPINDIR>
 40e:	08 95       	ret

00000410 <LED0_ON>:
 410:	83 e0       	ldi	r24, 0x03	; 3
 412:	65 e0       	ldi	r22, 0x05	; 5
 414:	41 e0       	ldi	r20, 0x01	; 1
 416:	0e 94 23 01 	call	0x246	; 0x246 <DIO_WritePIN>
 41a:	08 95       	ret

0000041c <LED0_OFF>:
 41c:	83 e0       	ldi	r24, 0x03	; 3
 41e:	65 e0       	ldi	r22, 0x05	; 5
 420:	40 e0       	ldi	r20, 0x00	; 0
 422:	0e 94 23 01 	call	0x246	; 0x246 <DIO_WritePIN>
 426:	08 95       	ret

00000428 <LED0_toggle>:
 428:	83 e0       	ldi	r24, 0x03	; 3
 42a:	65 e0       	ldi	r22, 0x05	; 5
 42c:	0e 94 cd 01 	call	0x39a	; 0x39a <DIO_togglePin>
 430:	08 95       	ret

00000432 <Servo_Init>:
 432:	83 e0       	ldi	r24, 0x03	; 3
 434:	65 e0       	ldi	r22, 0x05	; 5
 436:	41 e0       	ldi	r20, 0x01	; 1
 438:	0e 94 9e 00 	call	0x13c	; 0x13c <DIO_SetPINDIR>
 43c:	0e 94 b6 03 	call	0x76c	; 0x76c <PWM1_INIT>
 440:	0e 94 d5 03 	call	0x7aa	; 0x7aa <PWM1_Start>
 444:	08 95       	ret

00000446 <Servo_SetDegree>:
 446:	9c 01       	movw	r18, r24
 448:	b9 01       	movw	r22, r18
 44a:	88 27       	eor	r24, r24
 44c:	77 fd       	sbrc	r23, 7
 44e:	80 95       	com	r24
 450:	98 2f       	mov	r25, r24
 452:	0e 94 94 04 	call	0x928	; 0x928 <__floatsisf>
 456:	2a e9       	ldi	r18, 0x9A	; 154
 458:	39 e9       	ldi	r19, 0x99	; 153
 45a:	49 e9       	ldi	r20, 0x99	; 153
 45c:	5e e3       	ldi	r21, 0x3E	; 62
 45e:	0e 94 20 05 	call	0xa40	; 0xa40 <__mulsf3>
 462:	20 e0       	ldi	r18, 0x00	; 0
 464:	30 e0       	ldi	r19, 0x00	; 0
 466:	40 ea       	ldi	r20, 0xA0	; 160
 468:	50 e4       	ldi	r21, 0x40	; 64
 46a:	0e 94 02 04 	call	0x804	; 0x804 <__addsf3>
 46e:	0e 94 66 04 	call	0x8cc	; 0x8cc <__fixunssfsi>
 472:	86 2f       	mov	r24, r22
 474:	0e 94 c1 03 	call	0x782	; 0x782 <PWM1_Generate>
 478:	08 95       	ret

0000047a <SPI_Master_Init>:
 47a:	81 e0       	ldi	r24, 0x01	; 1
 47c:	64 e0       	ldi	r22, 0x04	; 4
 47e:	41 e0       	ldi	r20, 0x01	; 1
 480:	0e 94 9e 00 	call	0x13c	; 0x13c <DIO_SetPINDIR>
 484:	81 e0       	ldi	r24, 0x01	; 1
 486:	65 e0       	ldi	r22, 0x05	; 5
 488:	41 e0       	ldi	r20, 0x01	; 1
 48a:	0e 94 9e 00 	call	0x13c	; 0x13c <DIO_SetPINDIR>
 48e:	81 e0       	ldi	r24, 0x01	; 1
 490:	66 e0       	ldi	r22, 0x06	; 6
 492:	40 e0       	ldi	r20, 0x00	; 0
 494:	0e 94 9e 00 	call	0x13c	; 0x13c <DIO_SetPINDIR>
 498:	81 e0       	ldi	r24, 0x01	; 1
 49a:	67 e0       	ldi	r22, 0x07	; 7
 49c:	41 e0       	ldi	r20, 0x01	; 1
 49e:	0e 94 9e 00 	call	0x13c	; 0x13c <DIO_SetPINDIR>
 4a2:	83 e5       	ldi	r24, 0x53	; 83
 4a4:	8d b9       	out	0x0d, r24	; 13
 4a6:	08 95       	ret

000004a8 <SPI_Slave_Init>:
 4a8:	81 e0       	ldi	r24, 0x01	; 1
 4aa:	64 e0       	ldi	r22, 0x04	; 4
 4ac:	40 e0       	ldi	r20, 0x00	; 0
 4ae:	0e 94 9e 00 	call	0x13c	; 0x13c <DIO_SetPINDIR>
 4b2:	81 e0       	ldi	r24, 0x01	; 1
 4b4:	65 e0       	ldi	r22, 0x05	; 5
 4b6:	40 e0       	ldi	r20, 0x00	; 0
 4b8:	0e 94 9e 00 	call	0x13c	; 0x13c <DIO_SetPINDIR>
 4bc:	81 e0       	ldi	r24, 0x01	; 1
 4be:	66 e0       	ldi	r22, 0x06	; 6
 4c0:	41 e0       	ldi	r20, 0x01	; 1
 4c2:	0e 94 9e 00 	call	0x13c	; 0x13c <DIO_SetPINDIR>
 4c6:	81 e0       	ldi	r24, 0x01	; 1
 4c8:	67 e0       	ldi	r22, 0x07	; 7
 4ca:	40 e0       	ldi	r20, 0x00	; 0
 4cc:	0e 94 9e 00 	call	0x13c	; 0x13c <DIO_SetPINDIR>
 4d0:	80 e4       	ldi	r24, 0x40	; 64
 4d2:	8d b9       	out	0x0d, r24	; 13
 4d4:	08 95       	ret

000004d6 <SPI_Master_InitTrans>:
 4d6:	81 e0       	ldi	r24, 0x01	; 1
 4d8:	64 e0       	ldi	r22, 0x04	; 4
 4da:	40 e0       	ldi	r20, 0x00	; 0
 4dc:	0e 94 23 01 	call	0x246	; 0x246 <DIO_WritePIN>
 4e0:	08 95       	ret

000004e2 <SPI_Master_TerTrans>:
 4e2:	81 e0       	ldi	r24, 0x01	; 1
 4e4:	64 e0       	ldi	r22, 0x04	; 4
 4e6:	41 e0       	ldi	r20, 0x01	; 1
 4e8:	0e 94 23 01 	call	0x246	; 0x246 <DIO_WritePIN>
 4ec:	08 95       	ret

000004ee <SPI_Transiver>:
 4ee:	8f b9       	out	0x0f, r24	; 15
 4f0:	77 9b       	sbis	0x0e, 7	; 14
 4f2:	fe cf       	rjmp	.-4      	; 0x4f0 <SPI_Transiver+0x2>
 4f4:	8f b1       	in	r24, 0x0f	; 15
 4f6:	08 95       	ret

000004f8 <Timer0_Init>:
 4f8:	83 b7       	in	r24, 0x33	; 51
 4fa:	83 bf       	out	0x33, r24	; 51
 4fc:	89 b7       	in	r24, 0x39	; 57
 4fe:	81 60       	ori	r24, 0x01	; 1
 500:	89 bf       	out	0x39, r24	; 57
 502:	8f b7       	in	r24, 0x3f	; 63
 504:	80 68       	ori	r24, 0x80	; 128
 506:	8f bf       	out	0x3f, r24	; 63
 508:	08 95       	ret

0000050a <Timer0_Start>:
 50a:	83 b7       	in	r24, 0x33	; 51
 50c:	85 60       	ori	r24, 0x05	; 5
 50e:	83 bf       	out	0x33, r24	; 51
 510:	08 95       	ret

00000512 <Timer0_Stop>:
 512:	83 b7       	in	r24, 0x33	; 51
 514:	8e 7f       	andi	r24, 0xFE	; 254
 516:	83 bf       	out	0x33, r24	; 51
 518:	83 b7       	in	r24, 0x33	; 51
 51a:	8d 7f       	andi	r24, 0xFD	; 253
 51c:	83 bf       	out	0x33, r24	; 51
 51e:	83 b7       	in	r24, 0x33	; 51
 520:	8b 7f       	andi	r24, 0xFB	; 251
 522:	83 bf       	out	0x33, r24	; 51
 524:	08 95       	ret

00000526 <Timer0_SetDelay>:
 526:	28 ee       	ldi	r18, 0xE8	; 232
 528:	33 e0       	ldi	r19, 0x03	; 3
 52a:	40 e0       	ldi	r20, 0x00	; 0
 52c:	50 e0       	ldi	r21, 0x00	; 0
 52e:	0e 94 83 05 	call	0xb06	; 0xb06 <__mulsi3>
 532:	dc 01       	movw	r26, r24
 534:	cb 01       	movw	r24, r22
 536:	e6 e0       	ldi	r30, 0x06	; 6
 538:	b6 95       	lsr	r27
 53a:	a7 95       	ror	r26
 53c:	97 95       	ror	r25
 53e:	87 95       	ror	r24
 540:	ea 95       	dec	r30
 542:	d1 f7       	brne	.-12     	; 0x538 <Timer0_SetDelay+0x12>
 544:	49 2f       	mov	r20, r25
 546:	5a 2f       	mov	r21, r26
 548:	6b 2f       	mov	r22, r27
 54a:	77 27       	eor	r23, r23
 54c:	81 95       	neg	r24
 54e:	80 93 69 00 	sts	0x0069, r24
 552:	82 bf       	out	0x32, r24	; 50
 554:	4f 5f       	subi	r20, 0xFF	; 255
 556:	5f 4f       	sbci	r21, 0xFF	; 255
 558:	6f 4f       	sbci	r22, 0xFF	; 255
 55a:	7f 4f       	sbci	r23, 0xFF	; 255
 55c:	40 93 65 00 	sts	0x0065, r20
 560:	50 93 66 00 	sts	0x0066, r21
 564:	60 93 67 00 	sts	0x0067, r22
 568:	70 93 68 00 	sts	0x0068, r23
 56c:	08 95       	ret

0000056e <timer0_SetCallBack>:
 56e:	90 93 6b 00 	sts	0x006B, r25
 572:	80 93 6a 00 	sts	0x006A, r24
 576:	08 95       	ret

00000578 <__vector_11>:
 578:	1f 92       	push	r1
 57a:	0f 92       	push	r0
 57c:	0f b6       	in	r0, 0x3f	; 63
 57e:	0f 92       	push	r0
 580:	11 24       	eor	r1, r1
 582:	2f 93       	push	r18
 584:	3f 93       	push	r19
 586:	4f 93       	push	r20
 588:	5f 93       	push	r21
 58a:	6f 93       	push	r22
 58c:	7f 93       	push	r23
 58e:	8f 93       	push	r24
 590:	9f 93       	push	r25
 592:	af 93       	push	r26
 594:	bf 93       	push	r27
 596:	ef 93       	push	r30
 598:	ff 93       	push	r31
 59a:	80 91 6c 00 	lds	r24, 0x006C
 59e:	90 91 6d 00 	lds	r25, 0x006D
 5a2:	a0 91 6e 00 	lds	r26, 0x006E
 5a6:	b0 91 6f 00 	lds	r27, 0x006F
 5aa:	01 96       	adiw	r24, 0x01	; 1
 5ac:	a1 1d       	adc	r26, r1
 5ae:	b1 1d       	adc	r27, r1
 5b0:	80 93 6c 00 	sts	0x006C, r24
 5b4:	90 93 6d 00 	sts	0x006D, r25
 5b8:	a0 93 6e 00 	sts	0x006E, r26
 5bc:	b0 93 6f 00 	sts	0x006F, r27
 5c0:	40 91 65 00 	lds	r20, 0x0065
 5c4:	50 91 66 00 	lds	r21, 0x0066
 5c8:	60 91 67 00 	lds	r22, 0x0067
 5cc:	70 91 68 00 	lds	r23, 0x0068
 5d0:	84 17       	cp	r24, r20
 5d2:	95 07       	cpc	r25, r21
 5d4:	a6 07       	cpc	r26, r22
 5d6:	b7 07       	cpc	r27, r23
 5d8:	81 f4       	brne	.+32     	; 0x5fa <__vector_11+0x82>
 5da:	80 91 69 00 	lds	r24, 0x0069
 5de:	82 bf       	out	0x32, r24	; 50
 5e0:	10 92 6c 00 	sts	0x006C, r1
 5e4:	10 92 6d 00 	sts	0x006D, r1
 5e8:	10 92 6e 00 	sts	0x006E, r1
 5ec:	10 92 6f 00 	sts	0x006F, r1
 5f0:	e0 91 6a 00 	lds	r30, 0x006A
 5f4:	f0 91 6b 00 	lds	r31, 0x006B
 5f8:	09 95       	icall
 5fa:	ff 91       	pop	r31
 5fc:	ef 91       	pop	r30
 5fe:	bf 91       	pop	r27
 600:	af 91       	pop	r26
 602:	9f 91       	pop	r25
 604:	8f 91       	pop	r24
 606:	7f 91       	pop	r23
 608:	6f 91       	pop	r22
 60a:	5f 91       	pop	r21
 60c:	4f 91       	pop	r20
 60e:	3f 91       	pop	r19
 610:	2f 91       	pop	r18
 612:	0f 90       	pop	r0
 614:	0f be       	out	0x3f, r0	; 63
 616:	0f 90       	pop	r0
 618:	1f 90       	pop	r1
 61a:	18 95       	reti

0000061c <Timer1_Init>:
 61c:	8e b5       	in	r24, 0x2e	; 46
 61e:	88 60       	ori	r24, 0x08	; 8
 620:	8e bd       	out	0x2e, r24	; 46
 622:	89 b7       	in	r24, 0x39	; 57
 624:	80 61       	ori	r24, 0x10	; 16
 626:	89 bf       	out	0x39, r24	; 57
 628:	8f b7       	in	r24, 0x3f	; 63
 62a:	80 68       	ori	r24, 0x80	; 128
 62c:	8f bf       	out	0x3f, r24	; 63
 62e:	08 95       	ret

00000630 <Timer1_Start>:
 630:	8e b5       	in	r24, 0x2e	; 46
 632:	85 60       	ori	r24, 0x05	; 5
 634:	8e bd       	out	0x2e, r24	; 46
 636:	08 95       	ret

00000638 <Timer1_Stop>:
 638:	8e b5       	in	r24, 0x2e	; 46
 63a:	8e 7f       	andi	r24, 0xFE	; 254
 63c:	8e bd       	out	0x2e, r24	; 46
 63e:	8e b5       	in	r24, 0x2e	; 46
 640:	8d 7f       	andi	r24, 0xFD	; 253
 642:	8e bd       	out	0x2e, r24	; 46
 644:	8e b5       	in	r24, 0x2e	; 46
 646:	8b 7f       	andi	r24, 0xFB	; 251
 648:	8e bd       	out	0x2e, r24	; 46
 64a:	08 95       	ret

0000064c <Timer1_SetDelay>:
 64c:	60 3a       	cpi	r22, 0xA0	; 160
 64e:	2f e0       	ldi	r18, 0x0F	; 15
 650:	72 07       	cpc	r23, r18
 652:	20 e0       	ldi	r18, 0x00	; 0
 654:	82 07       	cpc	r24, r18
 656:	20 e0       	ldi	r18, 0x00	; 0
 658:	92 07       	cpc	r25, r18
 65a:	f0 f4       	brcc	.+60     	; 0x698 <Timer1_SetDelay+0x4c>
 65c:	28 ee       	ldi	r18, 0xE8	; 232
 65e:	33 e0       	ldi	r19, 0x03	; 3
 660:	40 e0       	ldi	r20, 0x00	; 0
 662:	50 e0       	ldi	r21, 0x00	; 0
 664:	0e 94 83 05 	call	0xb06	; 0xb06 <__mulsi3>
 668:	dc 01       	movw	r26, r24
 66a:	cb 01       	movw	r24, r22
 66c:	e6 e0       	ldi	r30, 0x06	; 6
 66e:	b6 95       	lsr	r27
 670:	a7 95       	ror	r26
 672:	97 95       	ror	r25
 674:	87 95       	ror	r24
 676:	ea 95       	dec	r30
 678:	d1 f7       	brne	.-12     	; 0x66e <Timer1_SetDelay+0x22>
 67a:	01 97       	sbiw	r24, 0x01	; 1
 67c:	9b bd       	out	0x2b, r25	; 43
 67e:	8a bd       	out	0x2a, r24	; 42
 680:	81 e0       	ldi	r24, 0x01	; 1
 682:	90 e0       	ldi	r25, 0x00	; 0
 684:	a0 e0       	ldi	r26, 0x00	; 0
 686:	b0 e0       	ldi	r27, 0x00	; 0
 688:	80 93 61 00 	sts	0x0061, r24
 68c:	90 93 62 00 	sts	0x0062, r25
 690:	a0 93 63 00 	sts	0x0063, r26
 694:	b0 93 64 00 	sts	0x0064, r27
 698:	08 95       	ret

0000069a <timer1_SetCallBack>:
 69a:	90 93 71 00 	sts	0x0071, r25
 69e:	80 93 70 00 	sts	0x0070, r24
 6a2:	08 95       	ret

000006a4 <__vector_7>:
 6a4:	1f 92       	push	r1
 6a6:	0f 92       	push	r0
 6a8:	0f b6       	in	r0, 0x3f	; 63
 6aa:	0f 92       	push	r0
 6ac:	11 24       	eor	r1, r1
 6ae:	2f 93       	push	r18
 6b0:	3f 93       	push	r19
 6b2:	4f 93       	push	r20
 6b4:	5f 93       	push	r21
 6b6:	6f 93       	push	r22
 6b8:	7f 93       	push	r23
 6ba:	8f 93       	push	r24
 6bc:	9f 93       	push	r25
 6be:	af 93       	push	r26
 6c0:	bf 93       	push	r27
 6c2:	ef 93       	push	r30
 6c4:	ff 93       	push	r31
 6c6:	80 91 72 00 	lds	r24, 0x0072
 6ca:	90 91 73 00 	lds	r25, 0x0073
 6ce:	a0 91 74 00 	lds	r26, 0x0074
 6d2:	b0 91 75 00 	lds	r27, 0x0075
 6d6:	01 96       	adiw	r24, 0x01	; 1
 6d8:	a1 1d       	adc	r26, r1
 6da:	b1 1d       	adc	r27, r1
 6dc:	80 93 72 00 	sts	0x0072, r24
 6e0:	90 93 73 00 	sts	0x0073, r25
 6e4:	a0 93 74 00 	sts	0x0074, r26
 6e8:	b0 93 75 00 	sts	0x0075, r27
 6ec:	40 91 61 00 	lds	r20, 0x0061
 6f0:	50 91 62 00 	lds	r21, 0x0062
 6f4:	60 91 63 00 	lds	r22, 0x0063
 6f8:	70 91 64 00 	lds	r23, 0x0064
 6fc:	84 17       	cp	r24, r20
 6fe:	95 07       	cpc	r25, r21
 700:	a6 07       	cpc	r26, r22
 702:	b7 07       	cpc	r27, r23
 704:	69 f4       	brne	.+26     	; 0x720 <__vector_7+0x7c>
 706:	10 92 72 00 	sts	0x0072, r1
 70a:	10 92 73 00 	sts	0x0073, r1
 70e:	10 92 74 00 	sts	0x0074, r1
 712:	10 92 75 00 	sts	0x0075, r1
 716:	e0 91 70 00 	lds	r30, 0x0070
 71a:	f0 91 71 00 	lds	r31, 0x0071
 71e:	09 95       	icall
 720:	ff 91       	pop	r31
 722:	ef 91       	pop	r30
 724:	bf 91       	pop	r27
 726:	af 91       	pop	r26
 728:	9f 91       	pop	r25
 72a:	8f 91       	pop	r24
 72c:	7f 91       	pop	r23
 72e:	6f 91       	pop	r22
 730:	5f 91       	pop	r21
 732:	4f 91       	pop	r20
 734:	3f 91       	pop	r19
 736:	2f 91       	pop	r18
 738:	0f 90       	pop	r0
 73a:	0f be       	out	0x3f, r0	; 63
 73c:	0f 90       	pop	r0
 73e:	1f 90       	pop	r1
 740:	18 95       	reti

00000742 <PWM0_INIT>:
 742:	83 b7       	in	r24, 0x33	; 51
 744:	88 64       	ori	r24, 0x48	; 72
 746:	83 bf       	out	0x33, r24	; 51
 748:	83 b7       	in	r24, 0x33	; 51
 74a:	80 62       	ori	r24, 0x20	; 32
 74c:	83 bf       	out	0x33, r24	; 51
 74e:	08 95       	ret

00000750 <PWM0_Generate>:
 750:	38 2f       	mov	r19, r24
 752:	20 e0       	ldi	r18, 0x00	; 0
 754:	c9 01       	movw	r24, r18
 756:	64 e6       	ldi	r22, 0x64	; 100
 758:	70 e0       	ldi	r23, 0x00	; 0
 75a:	0e 94 a2 05 	call	0xb44	; 0xb44 <__udivmodhi4>
 75e:	61 50       	subi	r22, 0x01	; 1
 760:	6c bf       	out	0x3c, r22	; 60
 762:	08 95       	ret

00000764 <PWM0_Start>:
 764:	83 b7       	in	r24, 0x33	; 51
 766:	83 60       	ori	r24, 0x03	; 3
 768:	83 bf       	out	0x33, r24	; 51
 76a:	08 95       	ret

0000076c <PWM1_INIT>:
 76c:	8f b5       	in	r24, 0x2f	; 47
 76e:	82 68       	ori	r24, 0x82	; 130
 770:	8f bd       	out	0x2f, r24	; 47
 772:	8e b5       	in	r24, 0x2e	; 46
 774:	8c 61       	ori	r24, 0x1C	; 28
 776:	8e bd       	out	0x2e, r24	; 46
 778:	82 ee       	ldi	r24, 0xE2	; 226
 77a:	94 e0       	ldi	r25, 0x04	; 4
 77c:	97 bd       	out	0x27, r25	; 39
 77e:	86 bd       	out	0x26, r24	; 38
 780:	08 95       	ret

00000782 <PWM1_Generate>:
 782:	48 2f       	mov	r20, r24
 784:	50 e0       	ldi	r21, 0x00	; 0
 786:	22 ee       	ldi	r18, 0xE2	; 226
 788:	34 e0       	ldi	r19, 0x04	; 4
 78a:	42 9f       	mul	r20, r18
 78c:	c0 01       	movw	r24, r0
 78e:	43 9f       	mul	r20, r19
 790:	90 0d       	add	r25, r0
 792:	52 9f       	mul	r21, r18
 794:	90 0d       	add	r25, r0
 796:	11 24       	eor	r1, r1
 798:	64 e6       	ldi	r22, 0x64	; 100
 79a:	70 e0       	ldi	r23, 0x00	; 0
 79c:	0e 94 b6 05 	call	0xb6c	; 0xb6c <__divmodhi4>
 7a0:	61 50       	subi	r22, 0x01	; 1
 7a2:	70 40       	sbci	r23, 0x00	; 0
 7a4:	7b bd       	out	0x2b, r23	; 43
 7a6:	6a bd       	out	0x2a, r22	; 42
 7a8:	08 95       	ret

000007aa <PWM1_Start>:
 7aa:	8e b5       	in	r24, 0x2e	; 46
 7ac:	84 60       	ori	r24, 0x04	; 4
 7ae:	8e bd       	out	0x2e, r24	; 46
 7b0:	08 95       	ret

000007b2 <main>:
 7b2:	0e 94 19 02 	call	0x432	; 0x432 <Servo_Init>
 7b6:	0e 94 54 02 	call	0x4a8	; 0x4a8 <SPI_Slave_Init>
 7ba:	0e 94 02 02 	call	0x404	; 0x404 <LED0_INIT>
 7be:	8f ef       	ldi	r24, 0xFF	; 255
 7c0:	91 ee       	ldi	r25, 0xE1	; 225
 7c2:	a4 e0       	ldi	r26, 0x04	; 4
 7c4:	81 50       	subi	r24, 0x01	; 1
 7c6:	90 40       	sbci	r25, 0x00	; 0
 7c8:	a0 40       	sbci	r26, 0x00	; 0
 7ca:	e1 f7       	brne	.-8      	; 0x7c4 <main+0x12>
 7cc:	00 c0       	rjmp	.+0      	; 0x7ce <main+0x1c>
 7ce:	00 00       	nop
 7d0:	80 e0       	ldi	r24, 0x00	; 0
 7d2:	0e 94 77 02 	call	0x4ee	; 0x4ee <SPI_Transiver>
 7d6:	81 33       	cpi	r24, 0x31	; 49
 7d8:	29 f4       	brne	.+10     	; 0x7e4 <main+0x32>
 7da:	0e 94 08 02 	call	0x410	; 0x410 <LED0_ON>
 7de:	8c e3       	ldi	r24, 0x3C	; 60
 7e0:	90 e0       	ldi	r25, 0x00	; 0
 7e2:	06 c0       	rjmp	.+12     	; 0x7f0 <main+0x3e>
 7e4:	82 33       	cpi	r24, 0x32	; 50
 7e6:	39 f4       	brne	.+14     	; 0x7f6 <main+0x44>
 7e8:	0e 94 0e 02 	call	0x41c	; 0x41c <LED0_OFF>
 7ec:	8a e5       	ldi	r24, 0x5A	; 90
 7ee:	90 e0       	ldi	r25, 0x00	; 0
 7f0:	0e 94 23 02 	call	0x446	; 0x446 <Servo_SetDegree>
 7f4:	ed cf       	rjmp	.-38     	; 0x7d0 <main+0x1e>
 7f6:	83 33       	cpi	r24, 0x33	; 51
 7f8:	59 f7       	brne	.-42     	; 0x7d0 <main+0x1e>
 7fa:	8a e0       	ldi	r24, 0x0A	; 10
 7fc:	0e 94 5b 00 	call	0xb6	; 0xb6 <DcMotor_SetSpeed>
 800:	e7 cf       	rjmp	.-50     	; 0x7d0 <main+0x1e>

00000802 <__subsf3>:
 802:	50 58       	subi	r21, 0x80	; 128

00000804 <__addsf3>:
 804:	bb 27       	eor	r27, r27
 806:	aa 27       	eor	r26, r26
 808:	0e d0       	rcall	.+28     	; 0x826 <__addsf3x>
 80a:	e0 c0       	rjmp	.+448    	; 0x9cc <__fp_round>
 80c:	d1 d0       	rcall	.+418    	; 0x9b0 <__fp_pscA>
 80e:	30 f0       	brcs	.+12     	; 0x81c <__addsf3+0x18>
 810:	d6 d0       	rcall	.+428    	; 0x9be <__fp_pscB>
 812:	20 f0       	brcs	.+8      	; 0x81c <__addsf3+0x18>
 814:	31 f4       	brne	.+12     	; 0x822 <__addsf3+0x1e>
 816:	9f 3f       	cpi	r25, 0xFF	; 255
 818:	11 f4       	brne	.+4      	; 0x81e <__addsf3+0x1a>
 81a:	1e f4       	brtc	.+6      	; 0x822 <__addsf3+0x1e>
 81c:	c6 c0       	rjmp	.+396    	; 0x9aa <__fp_nan>
 81e:	0e f4       	brtc	.+2      	; 0x822 <__addsf3+0x1e>
 820:	e0 95       	com	r30
 822:	e7 fb       	bst	r30, 7
 824:	bc c0       	rjmp	.+376    	; 0x99e <__fp_inf>

00000826 <__addsf3x>:
 826:	e9 2f       	mov	r30, r25
 828:	e2 d0       	rcall	.+452    	; 0x9ee <__fp_split3>
 82a:	80 f3       	brcs	.-32     	; 0x80c <__addsf3+0x8>
 82c:	ba 17       	cp	r27, r26
 82e:	62 07       	cpc	r22, r18
 830:	73 07       	cpc	r23, r19
 832:	84 07       	cpc	r24, r20
 834:	95 07       	cpc	r25, r21
 836:	18 f0       	brcs	.+6      	; 0x83e <__addsf3x+0x18>
 838:	71 f4       	brne	.+28     	; 0x856 <__addsf3x+0x30>
 83a:	9e f5       	brtc	.+102    	; 0x8a2 <__stack+0x43>
 83c:	fa c0       	rjmp	.+500    	; 0xa32 <__fp_zero>
 83e:	0e f4       	brtc	.+2      	; 0x842 <__addsf3x+0x1c>
 840:	e0 95       	com	r30
 842:	0b 2e       	mov	r0, r27
 844:	ba 2f       	mov	r27, r26
 846:	a0 2d       	mov	r26, r0
 848:	0b 01       	movw	r0, r22
 84a:	b9 01       	movw	r22, r18
 84c:	90 01       	movw	r18, r0
 84e:	0c 01       	movw	r0, r24
 850:	ca 01       	movw	r24, r20
 852:	a0 01       	movw	r20, r0
 854:	11 24       	eor	r1, r1
 856:	ff 27       	eor	r31, r31
 858:	59 1b       	sub	r21, r25
 85a:	99 f0       	breq	.+38     	; 0x882 <__stack+0x23>
 85c:	59 3f       	cpi	r21, 0xF9	; 249
 85e:	50 f4       	brcc	.+20     	; 0x874 <__stack+0x15>
 860:	50 3e       	cpi	r21, 0xE0	; 224
 862:	68 f1       	brcs	.+90     	; 0x8be <__stack+0x5f>
 864:	1a 16       	cp	r1, r26
 866:	f0 40       	sbci	r31, 0x00	; 0
 868:	a2 2f       	mov	r26, r18
 86a:	23 2f       	mov	r18, r19
 86c:	34 2f       	mov	r19, r20
 86e:	44 27       	eor	r20, r20
 870:	58 5f       	subi	r21, 0xF8	; 248
 872:	f3 cf       	rjmp	.-26     	; 0x85a <__addsf3x+0x34>
 874:	46 95       	lsr	r20
 876:	37 95       	ror	r19
 878:	27 95       	ror	r18
 87a:	a7 95       	ror	r26
 87c:	f0 40       	sbci	r31, 0x00	; 0
 87e:	53 95       	inc	r21
 880:	c9 f7       	brne	.-14     	; 0x874 <__stack+0x15>
 882:	7e f4       	brtc	.+30     	; 0x8a2 <__stack+0x43>
 884:	1f 16       	cp	r1, r31
 886:	ba 0b       	sbc	r27, r26
 888:	62 0b       	sbc	r22, r18
 88a:	73 0b       	sbc	r23, r19
 88c:	84 0b       	sbc	r24, r20
 88e:	ba f0       	brmi	.+46     	; 0x8be <__stack+0x5f>
 890:	91 50       	subi	r25, 0x01	; 1
 892:	a1 f0       	breq	.+40     	; 0x8bc <__stack+0x5d>
 894:	ff 0f       	add	r31, r31
 896:	bb 1f       	adc	r27, r27
 898:	66 1f       	adc	r22, r22
 89a:	77 1f       	adc	r23, r23
 89c:	88 1f       	adc	r24, r24
 89e:	c2 f7       	brpl	.-16     	; 0x890 <__stack+0x31>
 8a0:	0e c0       	rjmp	.+28     	; 0x8be <__stack+0x5f>
 8a2:	ba 0f       	add	r27, r26
 8a4:	62 1f       	adc	r22, r18
 8a6:	73 1f       	adc	r23, r19
 8a8:	84 1f       	adc	r24, r20
 8aa:	48 f4       	brcc	.+18     	; 0x8be <__stack+0x5f>
 8ac:	87 95       	ror	r24
 8ae:	77 95       	ror	r23
 8b0:	67 95       	ror	r22
 8b2:	b7 95       	ror	r27
 8b4:	f7 95       	ror	r31
 8b6:	9e 3f       	cpi	r25, 0xFE	; 254
 8b8:	08 f0       	brcs	.+2      	; 0x8bc <__stack+0x5d>
 8ba:	b3 cf       	rjmp	.-154    	; 0x822 <__addsf3+0x1e>
 8bc:	93 95       	inc	r25
 8be:	88 0f       	add	r24, r24
 8c0:	08 f0       	brcs	.+2      	; 0x8c4 <__stack+0x65>
 8c2:	99 27       	eor	r25, r25
 8c4:	ee 0f       	add	r30, r30
 8c6:	97 95       	ror	r25
 8c8:	87 95       	ror	r24
 8ca:	08 95       	ret

000008cc <__fixunssfsi>:
 8cc:	98 d0       	rcall	.+304    	; 0x9fe <__fp_splitA>
 8ce:	88 f0       	brcs	.+34     	; 0x8f2 <__fixunssfsi+0x26>
 8d0:	9f 57       	subi	r25, 0x7F	; 127
 8d2:	90 f0       	brcs	.+36     	; 0x8f8 <__fixunssfsi+0x2c>
 8d4:	b9 2f       	mov	r27, r25
 8d6:	99 27       	eor	r25, r25
 8d8:	b7 51       	subi	r27, 0x17	; 23
 8da:	a0 f0       	brcs	.+40     	; 0x904 <__fixunssfsi+0x38>
 8dc:	d1 f0       	breq	.+52     	; 0x912 <__fixunssfsi+0x46>
 8de:	66 0f       	add	r22, r22
 8e0:	77 1f       	adc	r23, r23
 8e2:	88 1f       	adc	r24, r24
 8e4:	99 1f       	adc	r25, r25
 8e6:	1a f0       	brmi	.+6      	; 0x8ee <__fixunssfsi+0x22>
 8e8:	ba 95       	dec	r27
 8ea:	c9 f7       	brne	.-14     	; 0x8de <__fixunssfsi+0x12>
 8ec:	12 c0       	rjmp	.+36     	; 0x912 <__fixunssfsi+0x46>
 8ee:	b1 30       	cpi	r27, 0x01	; 1
 8f0:	81 f0       	breq	.+32     	; 0x912 <__fixunssfsi+0x46>
 8f2:	9f d0       	rcall	.+318    	; 0xa32 <__fp_zero>
 8f4:	b1 e0       	ldi	r27, 0x01	; 1
 8f6:	08 95       	ret
 8f8:	9c c0       	rjmp	.+312    	; 0xa32 <__fp_zero>
 8fa:	67 2f       	mov	r22, r23
 8fc:	78 2f       	mov	r23, r24
 8fe:	88 27       	eor	r24, r24
 900:	b8 5f       	subi	r27, 0xF8	; 248
 902:	39 f0       	breq	.+14     	; 0x912 <__fixunssfsi+0x46>
 904:	b9 3f       	cpi	r27, 0xF9	; 249
 906:	cc f3       	brlt	.-14     	; 0x8fa <__fixunssfsi+0x2e>
 908:	86 95       	lsr	r24
 90a:	77 95       	ror	r23
 90c:	67 95       	ror	r22
 90e:	b3 95       	inc	r27
 910:	d9 f7       	brne	.-10     	; 0x908 <__fixunssfsi+0x3c>
 912:	3e f4       	brtc	.+14     	; 0x922 <__fixunssfsi+0x56>
 914:	90 95       	com	r25
 916:	80 95       	com	r24
 918:	70 95       	com	r23
 91a:	61 95       	neg	r22
 91c:	7f 4f       	sbci	r23, 0xFF	; 255
 91e:	8f 4f       	sbci	r24, 0xFF	; 255
 920:	9f 4f       	sbci	r25, 0xFF	; 255
 922:	08 95       	ret

00000924 <__floatunsisf>:
 924:	e8 94       	clt
 926:	09 c0       	rjmp	.+18     	; 0x93a <__floatsisf+0x12>

00000928 <__floatsisf>:
 928:	97 fb       	bst	r25, 7
 92a:	3e f4       	brtc	.+14     	; 0x93a <__floatsisf+0x12>
 92c:	90 95       	com	r25
 92e:	80 95       	com	r24
 930:	70 95       	com	r23
 932:	61 95       	neg	r22
 934:	7f 4f       	sbci	r23, 0xFF	; 255
 936:	8f 4f       	sbci	r24, 0xFF	; 255
 938:	9f 4f       	sbci	r25, 0xFF	; 255
 93a:	99 23       	and	r25, r25
 93c:	a9 f0       	breq	.+42     	; 0x968 <__floatsisf+0x40>
 93e:	f9 2f       	mov	r31, r25
 940:	96 e9       	ldi	r25, 0x96	; 150
 942:	bb 27       	eor	r27, r27
 944:	93 95       	inc	r25
 946:	f6 95       	lsr	r31
 948:	87 95       	ror	r24
 94a:	77 95       	ror	r23
 94c:	67 95       	ror	r22
 94e:	b7 95       	ror	r27
 950:	f1 11       	cpse	r31, r1
 952:	f8 cf       	rjmp	.-16     	; 0x944 <__floatsisf+0x1c>
 954:	fa f4       	brpl	.+62     	; 0x994 <__floatsisf+0x6c>
 956:	bb 0f       	add	r27, r27
 958:	11 f4       	brne	.+4      	; 0x95e <__floatsisf+0x36>
 95a:	60 ff       	sbrs	r22, 0
 95c:	1b c0       	rjmp	.+54     	; 0x994 <__floatsisf+0x6c>
 95e:	6f 5f       	subi	r22, 0xFF	; 255
 960:	7f 4f       	sbci	r23, 0xFF	; 255
 962:	8f 4f       	sbci	r24, 0xFF	; 255
 964:	9f 4f       	sbci	r25, 0xFF	; 255
 966:	16 c0       	rjmp	.+44     	; 0x994 <__floatsisf+0x6c>
 968:	88 23       	and	r24, r24
 96a:	11 f0       	breq	.+4      	; 0x970 <__floatsisf+0x48>
 96c:	96 e9       	ldi	r25, 0x96	; 150
 96e:	11 c0       	rjmp	.+34     	; 0x992 <__floatsisf+0x6a>
 970:	77 23       	and	r23, r23
 972:	21 f0       	breq	.+8      	; 0x97c <__floatsisf+0x54>
 974:	9e e8       	ldi	r25, 0x8E	; 142
 976:	87 2f       	mov	r24, r23
 978:	76 2f       	mov	r23, r22
 97a:	05 c0       	rjmp	.+10     	; 0x986 <__floatsisf+0x5e>
 97c:	66 23       	and	r22, r22
 97e:	71 f0       	breq	.+28     	; 0x99c <__floatsisf+0x74>
 980:	96 e8       	ldi	r25, 0x86	; 134
 982:	86 2f       	mov	r24, r22
 984:	70 e0       	ldi	r23, 0x00	; 0
 986:	60 e0       	ldi	r22, 0x00	; 0
 988:	2a f0       	brmi	.+10     	; 0x994 <__floatsisf+0x6c>
 98a:	9a 95       	dec	r25
 98c:	66 0f       	add	r22, r22
 98e:	77 1f       	adc	r23, r23
 990:	88 1f       	adc	r24, r24
 992:	da f7       	brpl	.-10     	; 0x98a <__floatsisf+0x62>
 994:	88 0f       	add	r24, r24
 996:	96 95       	lsr	r25
 998:	87 95       	ror	r24
 99a:	97 f9       	bld	r25, 7
 99c:	08 95       	ret

0000099e <__fp_inf>:
 99e:	97 f9       	bld	r25, 7
 9a0:	9f 67       	ori	r25, 0x7F	; 127
 9a2:	80 e8       	ldi	r24, 0x80	; 128
 9a4:	70 e0       	ldi	r23, 0x00	; 0
 9a6:	60 e0       	ldi	r22, 0x00	; 0
 9a8:	08 95       	ret

000009aa <__fp_nan>:
 9aa:	9f ef       	ldi	r25, 0xFF	; 255
 9ac:	80 ec       	ldi	r24, 0xC0	; 192
 9ae:	08 95       	ret

000009b0 <__fp_pscA>:
 9b0:	00 24       	eor	r0, r0
 9b2:	0a 94       	dec	r0
 9b4:	16 16       	cp	r1, r22
 9b6:	17 06       	cpc	r1, r23
 9b8:	18 06       	cpc	r1, r24
 9ba:	09 06       	cpc	r0, r25
 9bc:	08 95       	ret

000009be <__fp_pscB>:
 9be:	00 24       	eor	r0, r0
 9c0:	0a 94       	dec	r0
 9c2:	12 16       	cp	r1, r18
 9c4:	13 06       	cpc	r1, r19
 9c6:	14 06       	cpc	r1, r20
 9c8:	05 06       	cpc	r0, r21
 9ca:	08 95       	ret

000009cc <__fp_round>:
 9cc:	09 2e       	mov	r0, r25
 9ce:	03 94       	inc	r0
 9d0:	00 0c       	add	r0, r0
 9d2:	11 f4       	brne	.+4      	; 0x9d8 <__fp_round+0xc>
 9d4:	88 23       	and	r24, r24
 9d6:	52 f0       	brmi	.+20     	; 0x9ec <__fp_round+0x20>
 9d8:	bb 0f       	add	r27, r27
 9da:	40 f4       	brcc	.+16     	; 0x9ec <__fp_round+0x20>
 9dc:	bf 2b       	or	r27, r31
 9de:	11 f4       	brne	.+4      	; 0x9e4 <__fp_round+0x18>
 9e0:	60 ff       	sbrs	r22, 0
 9e2:	04 c0       	rjmp	.+8      	; 0x9ec <__fp_round+0x20>
 9e4:	6f 5f       	subi	r22, 0xFF	; 255
 9e6:	7f 4f       	sbci	r23, 0xFF	; 255
 9e8:	8f 4f       	sbci	r24, 0xFF	; 255
 9ea:	9f 4f       	sbci	r25, 0xFF	; 255
 9ec:	08 95       	ret

000009ee <__fp_split3>:
 9ee:	57 fd       	sbrc	r21, 7
 9f0:	90 58       	subi	r25, 0x80	; 128
 9f2:	44 0f       	add	r20, r20
 9f4:	55 1f       	adc	r21, r21
 9f6:	59 f0       	breq	.+22     	; 0xa0e <__fp_splitA+0x10>
 9f8:	5f 3f       	cpi	r21, 0xFF	; 255
 9fa:	71 f0       	breq	.+28     	; 0xa18 <__fp_splitA+0x1a>
 9fc:	47 95       	ror	r20

000009fe <__fp_splitA>:
 9fe:	88 0f       	add	r24, r24
 a00:	97 fb       	bst	r25, 7
 a02:	99 1f       	adc	r25, r25
 a04:	61 f0       	breq	.+24     	; 0xa1e <__fp_splitA+0x20>
 a06:	9f 3f       	cpi	r25, 0xFF	; 255
 a08:	79 f0       	breq	.+30     	; 0xa28 <__fp_splitA+0x2a>
 a0a:	87 95       	ror	r24
 a0c:	08 95       	ret
 a0e:	12 16       	cp	r1, r18
 a10:	13 06       	cpc	r1, r19
 a12:	14 06       	cpc	r1, r20
 a14:	55 1f       	adc	r21, r21
 a16:	f2 cf       	rjmp	.-28     	; 0x9fc <__fp_split3+0xe>
 a18:	46 95       	lsr	r20
 a1a:	f1 df       	rcall	.-30     	; 0x9fe <__fp_splitA>
 a1c:	08 c0       	rjmp	.+16     	; 0xa2e <__fp_splitA+0x30>
 a1e:	16 16       	cp	r1, r22
 a20:	17 06       	cpc	r1, r23
 a22:	18 06       	cpc	r1, r24
 a24:	99 1f       	adc	r25, r25
 a26:	f1 cf       	rjmp	.-30     	; 0xa0a <__fp_splitA+0xc>
 a28:	86 95       	lsr	r24
 a2a:	71 05       	cpc	r23, r1
 a2c:	61 05       	cpc	r22, r1
 a2e:	08 94       	sec
 a30:	08 95       	ret

00000a32 <__fp_zero>:
 a32:	e8 94       	clt

00000a34 <__fp_szero>:
 a34:	bb 27       	eor	r27, r27
 a36:	66 27       	eor	r22, r22
 a38:	77 27       	eor	r23, r23
 a3a:	cb 01       	movw	r24, r22
 a3c:	97 f9       	bld	r25, 7
 a3e:	08 95       	ret

00000a40 <__mulsf3>:
 a40:	0b d0       	rcall	.+22     	; 0xa58 <__mulsf3x>
 a42:	c4 cf       	rjmp	.-120    	; 0x9cc <__fp_round>
 a44:	b5 df       	rcall	.-150    	; 0x9b0 <__fp_pscA>
 a46:	28 f0       	brcs	.+10     	; 0xa52 <__mulsf3+0x12>
 a48:	ba df       	rcall	.-140    	; 0x9be <__fp_pscB>
 a4a:	18 f0       	brcs	.+6      	; 0xa52 <__mulsf3+0x12>
 a4c:	95 23       	and	r25, r21
 a4e:	09 f0       	breq	.+2      	; 0xa52 <__mulsf3+0x12>
 a50:	a6 cf       	rjmp	.-180    	; 0x99e <__fp_inf>
 a52:	ab cf       	rjmp	.-170    	; 0x9aa <__fp_nan>
 a54:	11 24       	eor	r1, r1
 a56:	ee cf       	rjmp	.-36     	; 0xa34 <__fp_szero>

00000a58 <__mulsf3x>:
 a58:	ca df       	rcall	.-108    	; 0x9ee <__fp_split3>
 a5a:	a0 f3       	brcs	.-24     	; 0xa44 <__mulsf3+0x4>

00000a5c <__mulsf3_pse>:
 a5c:	95 9f       	mul	r25, r21
 a5e:	d1 f3       	breq	.-12     	; 0xa54 <__mulsf3+0x14>
 a60:	95 0f       	add	r25, r21
 a62:	50 e0       	ldi	r21, 0x00	; 0
 a64:	55 1f       	adc	r21, r21
 a66:	62 9f       	mul	r22, r18
 a68:	f0 01       	movw	r30, r0
 a6a:	72 9f       	mul	r23, r18
 a6c:	bb 27       	eor	r27, r27
 a6e:	f0 0d       	add	r31, r0
 a70:	b1 1d       	adc	r27, r1
 a72:	63 9f       	mul	r22, r19
 a74:	aa 27       	eor	r26, r26
 a76:	f0 0d       	add	r31, r0
 a78:	b1 1d       	adc	r27, r1
 a7a:	aa 1f       	adc	r26, r26
 a7c:	64 9f       	mul	r22, r20
 a7e:	66 27       	eor	r22, r22
 a80:	b0 0d       	add	r27, r0
 a82:	a1 1d       	adc	r26, r1
 a84:	66 1f       	adc	r22, r22
 a86:	82 9f       	mul	r24, r18
 a88:	22 27       	eor	r18, r18
 a8a:	b0 0d       	add	r27, r0
 a8c:	a1 1d       	adc	r26, r1
 a8e:	62 1f       	adc	r22, r18
 a90:	73 9f       	mul	r23, r19
 a92:	b0 0d       	add	r27, r0
 a94:	a1 1d       	adc	r26, r1
 a96:	62 1f       	adc	r22, r18
 a98:	83 9f       	mul	r24, r19
 a9a:	a0 0d       	add	r26, r0
 a9c:	61 1d       	adc	r22, r1
 a9e:	22 1f       	adc	r18, r18
 aa0:	74 9f       	mul	r23, r20
 aa2:	33 27       	eor	r19, r19
 aa4:	a0 0d       	add	r26, r0
 aa6:	61 1d       	adc	r22, r1
 aa8:	23 1f       	adc	r18, r19
 aaa:	84 9f       	mul	r24, r20
 aac:	60 0d       	add	r22, r0
 aae:	21 1d       	adc	r18, r1
 ab0:	82 2f       	mov	r24, r18
 ab2:	76 2f       	mov	r23, r22
 ab4:	6a 2f       	mov	r22, r26
 ab6:	11 24       	eor	r1, r1
 ab8:	9f 57       	subi	r25, 0x7F	; 127
 aba:	50 40       	sbci	r21, 0x00	; 0
 abc:	8a f0       	brmi	.+34     	; 0xae0 <__mulsf3_pse+0x84>
 abe:	e1 f0       	breq	.+56     	; 0xaf8 <__mulsf3_pse+0x9c>
 ac0:	88 23       	and	r24, r24
 ac2:	4a f0       	brmi	.+18     	; 0xad6 <__mulsf3_pse+0x7a>
 ac4:	ee 0f       	add	r30, r30
 ac6:	ff 1f       	adc	r31, r31
 ac8:	bb 1f       	adc	r27, r27
 aca:	66 1f       	adc	r22, r22
 acc:	77 1f       	adc	r23, r23
 ace:	88 1f       	adc	r24, r24
 ad0:	91 50       	subi	r25, 0x01	; 1
 ad2:	50 40       	sbci	r21, 0x00	; 0
 ad4:	a9 f7       	brne	.-22     	; 0xac0 <__mulsf3_pse+0x64>
 ad6:	9e 3f       	cpi	r25, 0xFE	; 254
 ad8:	51 05       	cpc	r21, r1
 ada:	70 f0       	brcs	.+28     	; 0xaf8 <__mulsf3_pse+0x9c>
 adc:	60 cf       	rjmp	.-320    	; 0x99e <__fp_inf>
 ade:	aa cf       	rjmp	.-172    	; 0xa34 <__fp_szero>
 ae0:	5f 3f       	cpi	r21, 0xFF	; 255
 ae2:	ec f3       	brlt	.-6      	; 0xade <__mulsf3_pse+0x82>
 ae4:	98 3e       	cpi	r25, 0xE8	; 232
 ae6:	dc f3       	brlt	.-10     	; 0xade <__mulsf3_pse+0x82>
 ae8:	86 95       	lsr	r24
 aea:	77 95       	ror	r23
 aec:	67 95       	ror	r22
 aee:	b7 95       	ror	r27
 af0:	f7 95       	ror	r31
 af2:	e7 95       	ror	r30
 af4:	9f 5f       	subi	r25, 0xFF	; 255
 af6:	c1 f7       	brne	.-16     	; 0xae8 <__mulsf3_pse+0x8c>
 af8:	fe 2b       	or	r31, r30
 afa:	88 0f       	add	r24, r24
 afc:	91 1d       	adc	r25, r1
 afe:	96 95       	lsr	r25
 b00:	87 95       	ror	r24
 b02:	97 f9       	bld	r25, 7
 b04:	08 95       	ret

00000b06 <__mulsi3>:
 b06:	62 9f       	mul	r22, r18
 b08:	d0 01       	movw	r26, r0
 b0a:	73 9f       	mul	r23, r19
 b0c:	f0 01       	movw	r30, r0
 b0e:	82 9f       	mul	r24, r18
 b10:	e0 0d       	add	r30, r0
 b12:	f1 1d       	adc	r31, r1
 b14:	64 9f       	mul	r22, r20
 b16:	e0 0d       	add	r30, r0
 b18:	f1 1d       	adc	r31, r1
 b1a:	92 9f       	mul	r25, r18
 b1c:	f0 0d       	add	r31, r0
 b1e:	83 9f       	mul	r24, r19
 b20:	f0 0d       	add	r31, r0
 b22:	74 9f       	mul	r23, r20
 b24:	f0 0d       	add	r31, r0
 b26:	65 9f       	mul	r22, r21
 b28:	f0 0d       	add	r31, r0
 b2a:	99 27       	eor	r25, r25
 b2c:	72 9f       	mul	r23, r18
 b2e:	b0 0d       	add	r27, r0
 b30:	e1 1d       	adc	r30, r1
 b32:	f9 1f       	adc	r31, r25
 b34:	63 9f       	mul	r22, r19
 b36:	b0 0d       	add	r27, r0
 b38:	e1 1d       	adc	r30, r1
 b3a:	f9 1f       	adc	r31, r25
 b3c:	bd 01       	movw	r22, r26
 b3e:	cf 01       	movw	r24, r30
 b40:	11 24       	eor	r1, r1
 b42:	08 95       	ret

00000b44 <__udivmodhi4>:
 b44:	aa 1b       	sub	r26, r26
 b46:	bb 1b       	sub	r27, r27
 b48:	51 e1       	ldi	r21, 0x11	; 17
 b4a:	07 c0       	rjmp	.+14     	; 0xb5a <__udivmodhi4_ep>

00000b4c <__udivmodhi4_loop>:
 b4c:	aa 1f       	adc	r26, r26
 b4e:	bb 1f       	adc	r27, r27
 b50:	a6 17       	cp	r26, r22
 b52:	b7 07       	cpc	r27, r23
 b54:	10 f0       	brcs	.+4      	; 0xb5a <__udivmodhi4_ep>
 b56:	a6 1b       	sub	r26, r22
 b58:	b7 0b       	sbc	r27, r23

00000b5a <__udivmodhi4_ep>:
 b5a:	88 1f       	adc	r24, r24
 b5c:	99 1f       	adc	r25, r25
 b5e:	5a 95       	dec	r21
 b60:	a9 f7       	brne	.-22     	; 0xb4c <__udivmodhi4_loop>
 b62:	80 95       	com	r24
 b64:	90 95       	com	r25
 b66:	bc 01       	movw	r22, r24
 b68:	cd 01       	movw	r24, r26
 b6a:	08 95       	ret

00000b6c <__divmodhi4>:
 b6c:	97 fb       	bst	r25, 7
 b6e:	09 2e       	mov	r0, r25
 b70:	07 26       	eor	r0, r23
 b72:	0a d0       	rcall	.+20     	; 0xb88 <__divmodhi4_neg1>
 b74:	77 fd       	sbrc	r23, 7
 b76:	04 d0       	rcall	.+8      	; 0xb80 <__divmodhi4_neg2>
 b78:	e5 df       	rcall	.-54     	; 0xb44 <__udivmodhi4>
 b7a:	06 d0       	rcall	.+12     	; 0xb88 <__divmodhi4_neg1>
 b7c:	00 20       	and	r0, r0
 b7e:	1a f4       	brpl	.+6      	; 0xb86 <__divmodhi4_exit>

00000b80 <__divmodhi4_neg2>:
 b80:	70 95       	com	r23
 b82:	61 95       	neg	r22
 b84:	7f 4f       	sbci	r23, 0xFF	; 255

00000b86 <__divmodhi4_exit>:
 b86:	08 95       	ret

00000b88 <__divmodhi4_neg1>:
 b88:	f6 f7       	brtc	.-4      	; 0xb86 <__divmodhi4_exit>
 b8a:	90 95       	com	r25
 b8c:	81 95       	neg	r24
 b8e:	9f 4f       	sbci	r25, 0xFF	; 255
 b90:	08 95       	ret

00000b92 <_exit>:
 b92:	f8 94       	cli

00000b94 <__stop_program>:
 b94:	ff cf       	rjmp	.-2      	; 0xb94 <__stop_program>
