TimeQuest Timing Analyzer report for VGA
Wed May 31 16:19:08 2017
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'C|altpll_0|sd1|pll|clk[0]'
 12. Slow Model Hold: 'C|altpll_0|sd1|pll|clk[0]'
 13. Slow Model Minimum Pulse Width: 'C|altpll_0|sd1|pll|clk[0]'
 14. Slow Model Minimum Pulse Width: 'CLOCK_24[0]'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'C|altpll_0|sd1|pll|clk[0]'
 25. Fast Model Hold: 'C|altpll_0|sd1|pll|clk[0]'
 26. Fast Model Minimum Pulse Width: 'C|altpll_0|sd1|pll|clk[0]'
 27. Fast Model Minimum Pulse Width: 'CLOCK_24[0]'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Multicorner Timing Analysis Summary
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Setup Transfers
 38. Hold Transfers
 39. Report TCCS
 40. Report RSKM
 41. Unconstrained Paths
 42. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; VGA                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                              ;
+---------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+-----------------------------+-------------------------------+
; Clock Name                ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master      ; Source                      ; Targets                       ;
+---------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+-----------------------------+-------------------------------+
; CLOCK_24[0]               ; Base      ; 41.666 ; 24.0 MHz  ; 0.000 ; 20.833 ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                             ; { CLOCK_24[0] }               ;
; C|altpll_0|sd1|pll|clk[0] ; Generated ; 9.259  ; 108.0 MHz ; 0.000 ; 4.629  ; 50.00      ; 2         ; 9           ;       ;        ;           ;            ; false    ; CLOCK_24[0] ; C|altpll_0|sd1|pll|inclk[0] ; { C|altpll_0|sd1|pll|clk[0] } ;
+---------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+-----------------------------+-------------------------------+


+-----------------------------------------------------------------+
; Slow Model Fmax Summary                                         ;
+------------+-----------------+---------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                ; Note ;
+------------+-----------------+---------------------------+------+
; 132.68 MHz ; 132.68 MHz      ; C|altpll_0|sd1|pll|clk[0] ;      ;
+------------+-----------------+---------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow Model Setup Summary                          ;
+---------------------------+-------+---------------+
; Clock                     ; Slack ; End Point TNS ;
+---------------------------+-------+---------------+
; C|altpll_0|sd1|pll|clk[0] ; 1.722 ; 0.000         ;
+---------------------------+-------+---------------+


+---------------------------------------------------+
; Slow Model Hold Summary                           ;
+---------------------------+-------+---------------+
; Clock                     ; Slack ; End Point TNS ;
+---------------------------+-------+---------------+
; C|altpll_0|sd1|pll|clk[0] ; 0.660 ; 0.000         ;
+---------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary             ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; C|altpll_0|sd1|pll|clk[0] ; 3.518  ; 0.000         ;
; CLOCK_24[0]               ; 20.833 ; 0.000         ;
+---------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'C|altpll_0|sd1|pll|clk[0]'                                                                                            ;
+-------+------------------+--------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+--------------+---------------------------+---------------------------+--------------+------------+------------+
; 1.722 ; SYNC:C1|SQ_Y2[1] ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.001     ; 7.574      ;
; 1.722 ; SYNC:C1|SQ_Y2[1] ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.001     ; 7.574      ;
; 1.864 ; SYNC:C1|SQ_Y2[2] ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.001     ; 7.432      ;
; 1.864 ; SYNC:C1|SQ_Y2[2] ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.001     ; 7.432      ;
; 1.967 ; SYNC:C1|SQ_Y1[1] ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 7.331      ;
; 1.969 ; SYNC:C1|SQ_X2[3] ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.005      ; 7.333      ;
; 1.969 ; SYNC:C1|SQ_X2[3] ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.005      ; 7.333      ;
; 1.994 ; SYNC:C1|SQ_Y1[2] ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 7.304      ;
; 2.041 ; SYNC:C1|SQ_X2[2] ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.005      ; 7.261      ;
; 2.041 ; SYNC:C1|SQ_X2[2] ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.005      ; 7.261      ;
; 2.083 ; SYNC:C1|SQ_X2[4] ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.005      ; 7.219      ;
; 2.083 ; SYNC:C1|SQ_X2[4] ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.005      ; 7.219      ;
; 2.097 ; SYNC:C1|SQ_Y1[1] ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 7.201      ;
; 2.100 ; SYNC:C1|SQ_Y1[1] ; SYNC:C1|R[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 7.198      ;
; 2.123 ; SYNC:C1|SQ_X1[2] ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 7.178      ;
; 2.124 ; SYNC:C1|SQ_Y1[2] ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 7.174      ;
; 2.127 ; SYNC:C1|SQ_Y1[2] ; SYNC:C1|R[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 7.171      ;
; 2.131 ; SYNC:C1|SQ_Y2[3] ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.002     ; 7.164      ;
; 2.131 ; SYNC:C1|SQ_Y2[3] ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.002     ; 7.164      ;
; 2.144 ; SYNC:C1|SQ_Y1[3] ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 7.154      ;
; 2.145 ; SYNC:C1|SQ_Y2[5] ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.001     ; 7.151      ;
; 2.145 ; SYNC:C1|SQ_Y2[5] ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.001     ; 7.151      ;
; 2.159 ; SYNC:C1|HPOS[3]  ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.006      ; 7.144      ;
; 2.159 ; SYNC:C1|HPOS[3]  ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.006      ; 7.144      ;
; 2.163 ; SYNC:C1|SQ_Y2[1] ; SYNC:C1|R[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.001     ; 7.133      ;
; 2.167 ; SYNC:C1|HPOS[0]  ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.006      ; 7.136      ;
; 2.167 ; SYNC:C1|HPOS[0]  ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.006      ; 7.136      ;
; 2.201 ; SYNC:C1|SQ_X2[5] ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.005      ; 7.101      ;
; 2.201 ; SYNC:C1|SQ_X2[5] ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.005      ; 7.101      ;
; 2.228 ; SYNC:C1|HPOS[1]  ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.006      ; 7.075      ;
; 2.228 ; SYNC:C1|HPOS[1]  ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.006      ; 7.075      ;
; 2.243 ; SYNC:C1|SQ_Y1[4] ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 7.055      ;
; 2.253 ; SYNC:C1|SQ_X1[2] ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 7.048      ;
; 2.255 ; SYNC:C1|HPOS[2]  ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.006      ; 7.048      ;
; 2.255 ; SYNC:C1|HPOS[2]  ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.006      ; 7.048      ;
; 2.256 ; SYNC:C1|SQ_X1[2] ; SYNC:C1|R[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 7.045      ;
; 2.260 ; SYNC:C1|SQ_X2[1] ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.005      ; 7.042      ;
; 2.260 ; SYNC:C1|SQ_X2[1] ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.005      ; 7.042      ;
; 2.274 ; SYNC:C1|SQ_Y1[3] ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 7.024      ;
; 2.277 ; SYNC:C1|SQ_Y1[3] ; SYNC:C1|R[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 7.021      ;
; 2.305 ; SYNC:C1|SQ_Y2[2] ; SYNC:C1|R[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.001     ; 6.991      ;
; 2.352 ; SYNC:C1|SQ_Y2[4] ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.002     ; 6.943      ;
; 2.352 ; SYNC:C1|SQ_Y2[4] ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.002     ; 6.943      ;
; 2.368 ; SYNC:C1|SQ_X1[3] ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 6.933      ;
; 2.370 ; SYNC:C1|HPOS[5]  ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.006      ; 6.933      ;
; 2.370 ; SYNC:C1|HPOS[5]  ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.006      ; 6.933      ;
; 2.373 ; SYNC:C1|SQ_Y1[4] ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 6.925      ;
; 2.376 ; SYNC:C1|SQ_Y1[4] ; SYNC:C1|R[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 6.922      ;
; 2.382 ; SYNC:C1|SQ_Y1[5] ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 6.916      ;
; 2.385 ; SYNC:C1|SQ_X2[6] ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.005      ; 6.917      ;
; 2.385 ; SYNC:C1|SQ_X2[6] ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.005      ; 6.917      ;
; 2.410 ; SYNC:C1|SQ_X2[3] ; SYNC:C1|R[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.005      ; 6.892      ;
; 2.461 ; SYNC:C1|SQ_Y1[6] ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 6.837      ;
; 2.477 ; SYNC:C1|SQ_X1[4] ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 6.824      ;
; 2.482 ; SYNC:C1|SQ_X2[2] ; SYNC:C1|R[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.005      ; 6.820      ;
; 2.498 ; SYNC:C1|SQ_X1[3] ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 6.803      ;
; 2.501 ; SYNC:C1|SQ_X2[7] ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.005      ; 6.801      ;
; 2.501 ; SYNC:C1|SQ_X2[7] ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.005      ; 6.801      ;
; 2.501 ; SYNC:C1|SQ_X1[3] ; SYNC:C1|R[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 6.800      ;
; 2.505 ; SYNC:C1|VPOS[0]  ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.003     ; 6.789      ;
; 2.505 ; SYNC:C1|VPOS[0]  ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.003     ; 6.789      ;
; 2.507 ; SYNC:C1|SQ_Y2[7] ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.001     ; 6.789      ;
; 2.507 ; SYNC:C1|SQ_Y2[7] ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.001     ; 6.789      ;
; 2.512 ; SYNC:C1|SQ_Y1[5] ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 6.786      ;
; 2.515 ; SYNC:C1|SQ_Y1[5] ; SYNC:C1|R[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 6.783      ;
; 2.524 ; SYNC:C1|SQ_X2[4] ; SYNC:C1|R[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.005      ; 6.778      ;
; 2.530 ; SYNC:C1|HPOS[3]  ; SYNC:C1|R[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.006      ; 6.773      ;
; 2.572 ; SYNC:C1|SQ_Y2[3] ; SYNC:C1|R[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.002     ; 6.723      ;
; 2.579 ; SYNC:C1|SQ_Y2[8] ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.001     ; 6.717      ;
; 2.579 ; SYNC:C1|SQ_Y2[8] ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.001     ; 6.717      ;
; 2.583 ; SYNC:C1|SQ_Y1[7] ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 6.715      ;
; 2.586 ; SYNC:C1|SQ_Y2[5] ; SYNC:C1|R[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.001     ; 6.710      ;
; 2.588 ; SYNC:C1|HPOS[0]  ; SYNC:C1|R[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.006      ; 6.715      ;
; 2.591 ; SYNC:C1|SQ_Y1[6] ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 6.707      ;
; 2.594 ; SYNC:C1|SQ_Y1[6] ; SYNC:C1|R[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 6.704      ;
; 2.604 ; SYNC:C1|HPOS[4]  ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.006      ; 6.699      ;
; 2.604 ; SYNC:C1|HPOS[4]  ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.006      ; 6.699      ;
; 2.605 ; SYNC:C1|VPOS[1]  ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.003     ; 6.689      ;
; 2.605 ; SYNC:C1|VPOS[1]  ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.003     ; 6.689      ;
; 2.607 ; SYNC:C1|SQ_X1[4] ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 6.694      ;
; 2.610 ; SYNC:C1|SQ_X1[4] ; SYNC:C1|R[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 6.691      ;
; 2.618 ; SYNC:C1|SQ_X1[5] ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 6.683      ;
; 2.642 ; SYNC:C1|SQ_X2[5] ; SYNC:C1|R[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.005      ; 6.660      ;
; 2.648 ; SYNC:C1|SQ_Y2[6] ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.002     ; 6.647      ;
; 2.648 ; SYNC:C1|SQ_Y2[6] ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.002     ; 6.647      ;
; 2.662 ; SYNC:C1|SQ_Y1[8] ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 6.636      ;
; 2.669 ; SYNC:C1|HPOS[1]  ; SYNC:C1|R[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.006      ; 6.634      ;
; 2.671 ; SYNC:C1|VPOS[2]  ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.003     ; 6.623      ;
; 2.671 ; SYNC:C1|VPOS[2]  ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.003     ; 6.623      ;
; 2.692 ; SYNC:C1|HPOS[2]  ; SYNC:C1|R[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.006      ; 6.611      ;
; 2.701 ; SYNC:C1|SQ_X2[1] ; SYNC:C1|R[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.005      ; 6.601      ;
; 2.706 ; SYNC:C1|HPOS[6]  ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.006      ; 6.597      ;
; 2.706 ; SYNC:C1|HPOS[6]  ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.006      ; 6.597      ;
; 2.707 ; SYNC:C1|SQ_X1[6] ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 6.594      ;
; 2.713 ; SYNC:C1|SQ_Y1[7] ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 6.585      ;
; 2.716 ; SYNC:C1|SQ_Y1[7] ; SYNC:C1|R[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 6.582      ;
; 2.719 ; SYNC:C1|SQ_X2[9] ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.005      ; 6.583      ;
; 2.719 ; SYNC:C1|SQ_X2[9] ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.005      ; 6.583      ;
; 2.736 ; SYNC:C1|HPOS[7]  ; SYNC:C1|B[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.006      ; 6.567      ;
; 2.736 ; SYNC:C1|HPOS[7]  ; SYNC:C1|G[0] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.006      ; 6.567      ;
+-------+------------------+--------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'C|altpll_0|sd1|pll|clk[0]'                                                                                                   ;
+-------+-------------------+-------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.660 ; SYNC:C1|HPOS[6]   ; SYNC:C1|HSYNC     ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.946      ;
; 0.803 ; SYNC:C1|HPOS[7]   ; SYNC:C1|HSYNC     ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.089      ;
; 0.963 ; SYNC:C1|SQ_Y2[2]  ; SYNC:C1|SQ_Y2[2]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.249      ;
; 0.974 ; SYNC:C1|HPOS[0]   ; SYNC:C1|HPOS[0]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.260      ;
; 0.974 ; SYNC:C1|VPOS[0]   ; SYNC:C1|VPOS[0]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.260      ;
; 0.976 ; SYNC:C1|SQ_X1[1]  ; SYNC:C1|SQ_X1[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; SYNC:C1|SQ_Y2[1]  ; SYNC:C1|SQ_Y2[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; SYNC:C1|SQ_Y1[9]  ; SYNC:C1|SQ_Y1[9]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; SYNC:C1|SQ_Y1[10] ; SYNC:C1|SQ_Y1[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; SYNC:C1|SQ_X1[3]  ; SYNC:C1|SQ_X1[3]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.984 ; SYNC:C1|HPOS[9]   ; SYNC:C1|HPOS[9]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.270      ;
; 0.986 ; SYNC:C1|VPOS[1]   ; SYNC:C1|VPOS[1]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.272      ;
; 0.986 ; SYNC:C1|SQ_X1[10] ; SYNC:C1|SQ_X1[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.272      ;
; 0.988 ; SYNC:C1|VPOS[9]   ; SYNC:C1|VPOS[9]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.274      ;
; 0.991 ; SYNC:C1|HPOS[1]   ; SYNC:C1|HPOS[1]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.277      ;
; 0.991 ; SYNC:C1|VPOS[2]   ; SYNC:C1|VPOS[2]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.277      ;
; 0.992 ; SYNC:C1|VPOS[4]   ; SYNC:C1|VPOS[4]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.278      ;
; 0.992 ; SYNC:C1|VPOS[7]   ; SYNC:C1|VPOS[7]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.278      ;
; 0.995 ; SYNC:C1|HPOS[2]   ; SYNC:C1|HPOS[2]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.281      ;
; 0.996 ; SYNC:C1|HPOS[4]   ; SYNC:C1|HPOS[4]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.282      ;
; 1.001 ; SYNC:C1|HPOS[7]   ; SYNC:C1|HPOS[7]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.287      ;
; 1.009 ; SYNC:C1|SQ_Y2[5]  ; SYNC:C1|SQ_Y2[5]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.295      ;
; 1.011 ; SYNC:C1|SQ_Y2[8]  ; SYNC:C1|SQ_Y2[8]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.297      ;
; 1.011 ; SYNC:C1|SQ_Y2[10] ; SYNC:C1|SQ_Y2[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.297      ;
; 1.019 ; SYNC:C1|SQ_X2[7]  ; SYNC:C1|SQ_X2[7]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; SYNC:C1|SQ_Y1[1]  ; SYNC:C1|SQ_Y1[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.305      ;
; 1.030 ; SYNC:C1|HPOS[10]  ; SYNC:C1|HPOS[10]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.316      ;
; 1.030 ; SYNC:C1|VPOS[10]  ; SYNC:C1|VPOS[10]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.316      ;
; 1.031 ; SYNC:C1|VPOS[6]   ; SYNC:C1|VPOS[6]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.317      ;
; 1.035 ; SYNC:C1|VPOS[8]   ; SYNC:C1|VPOS[8]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.321      ;
; 1.036 ; SYNC:C1|HPOS[8]   ; SYNC:C1|HPOS[8]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.322      ;
; 1.039 ; SYNC:C1|VPOS[3]   ; SYNC:C1|VPOS[3]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.325      ;
; 1.040 ; SYNC:C1|VPOS[5]   ; SYNC:C1|VPOS[5]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.326      ;
; 1.044 ; SYNC:C1|HPOS[6]   ; SYNC:C1|HPOS[6]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.330      ;
; 1.047 ; SYNC:C1|HPOS[3]   ; SYNC:C1|HPOS[3]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.333      ;
; 1.051 ; SYNC:C1|HPOS[5]   ; SYNC:C1|HPOS[5]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.337      ;
; 1.176 ; SYNC:C1|SQ_Y2[7]  ; SYNC:C1|SQ_Y2[7]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.462      ;
; 1.182 ; SYNC:C1|SQ_X2[8]  ; SYNC:C1|SQ_X2[8]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.468      ;
; 1.201 ; SYNC:C1|SQ_Y1[3]  ; SYNC:C1|SQ_Y1[3]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.487      ;
; 1.201 ; SYNC:C1|SQ_X1[9]  ; SYNC:C1|SQ_X1[9]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.487      ;
; 1.243 ; SYNC:C1|SQ_X2[5]  ; SYNC:C1|SQ_X2[5]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.529      ;
; 1.249 ; SYNC:C1|SQ_X2[10] ; SYNC:C1|SQ_X2[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.535      ;
; 1.250 ; SYNC:C1|SQ_X2[1]  ; SYNC:C1|SQ_X2[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.536      ;
; 1.402 ; SYNC:C1|SQ_Y1[8]  ; SYNC:C1|SQ_Y1[9]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.688      ;
; 1.406 ; SYNC:C1|VPOS[0]   ; SYNC:C1|VPOS[1]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.692      ;
; 1.406 ; SYNC:C1|HPOS[0]   ; SYNC:C1|HPOS[1]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.692      ;
; 1.409 ; SYNC:C1|SQ_Y2[1]  ; SYNC:C1|SQ_Y2[2]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; SYNC:C1|SQ_Y1[9]  ; SYNC:C1|SQ_Y1[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.416 ; SYNC:C1|HPOS[9]   ; SYNC:C1|HPOS[10]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.702      ;
; 1.418 ; SYNC:C1|VPOS[1]   ; SYNC:C1|VPOS[2]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.704      ;
; 1.419 ; SYNC:C1|SQ_X1[2]  ; SYNC:C1|SQ_X1[3]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.705      ;
; 1.420 ; SYNC:C1|VPOS[9]   ; SYNC:C1|VPOS[10]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.706      ;
; 1.423 ; SYNC:C1|HPOS[1]   ; SYNC:C1|HPOS[2]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.709      ;
; 1.423 ; SYNC:C1|VPOS[2]   ; SYNC:C1|VPOS[3]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.709      ;
; 1.424 ; SYNC:C1|VPOS[4]   ; SYNC:C1|VPOS[5]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.710      ;
; 1.427 ; SYNC:C1|HPOS[2]   ; SYNC:C1|HPOS[3]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.713      ;
; 1.428 ; SYNC:C1|HPOS[4]   ; SYNC:C1|HPOS[5]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.714      ;
; 1.443 ; SYNC:C1|SQ_Y1[8]  ; SYNC:C1|SQ_Y1[8]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.729      ;
; 1.444 ; SYNC:C1|SQ_X1[5]  ; SYNC:C1|SQ_X1[5]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.730      ;
; 1.449 ; SYNC:C1|SQ_X2[7]  ; SYNC:C1|SQ_X2[8]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.451 ; SYNC:C1|SQ_X1[4]  ; SYNC:C1|SQ_X1[4]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.737      ;
; 1.451 ; SYNC:C1|VPOS[5]   ; SYNC:C1|VSYNC     ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; -0.004     ; 1.733      ;
; 1.456 ; SYNC:C1|SQ_X2[4]  ; SYNC:C1|SQ_X2[5]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.742      ;
; 1.459 ; SYNC:C1|SQ_X1[2]  ; SYNC:C1|SQ_X1[2]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.745      ;
; 1.462 ; SYNC:C1|SQ_Y1[4]  ; SYNC:C1|SQ_Y1[4]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.748      ;
; 1.462 ; SYNC:C1|SQ_Y1[6]  ; SYNC:C1|SQ_Y1[6]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.748      ;
; 1.464 ; SYNC:C1|VPOS[6]   ; SYNC:C1|VPOS[7]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.750      ;
; 1.468 ; SYNC:C1|VPOS[8]   ; SYNC:C1|VPOS[9]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.754      ;
; 1.469 ; SYNC:C1|HPOS[8]   ; SYNC:C1|HPOS[9]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.755      ;
; 1.472 ; SYNC:C1|VPOS[3]   ; SYNC:C1|VPOS[4]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.758      ;
; 1.473 ; SYNC:C1|VPOS[5]   ; SYNC:C1|VPOS[6]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.759      ;
; 1.477 ; SYNC:C1|HPOS[6]   ; SYNC:C1|HPOS[7]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.763      ;
; 1.480 ; SYNC:C1|HPOS[3]   ; SYNC:C1|HPOS[4]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.766      ;
; 1.482 ; SYNC:C1|SQ_Y1[8]  ; SYNC:C1|SQ_Y1[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.768      ;
; 1.484 ; SYNC:C1|HPOS[5]   ; SYNC:C1|HPOS[6]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.770      ;
; 1.486 ; SYNC:C1|VPOS[0]   ; SYNC:C1|VPOS[2]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.772      ;
; 1.486 ; SYNC:C1|HPOS[0]   ; SYNC:C1|HPOS[2]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.772      ;
; 1.488 ; SYNC:C1|SQ_X1[1]  ; SYNC:C1|SQ_X1[3]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.774      ;
; 1.490 ; SYNC:C1|HPOS[5]   ; SYNC:C1|HSYNC     ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.776      ;
; 1.490 ; SYNC:C1|SQ_X1[7]  ; SYNC:C1|SQ_X1[9]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.776      ;
; 1.498 ; SYNC:C1|SQ_X2[4]  ; SYNC:C1|SQ_X2[4]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.784      ;
; 1.498 ; SYNC:C1|VPOS[1]   ; SYNC:C1|VPOS[3]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.784      ;
; 1.503 ; SYNC:C1|HPOS[1]   ; SYNC:C1|HPOS[3]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.789      ;
; 1.503 ; SYNC:C1|VPOS[2]   ; SYNC:C1|VPOS[4]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.789      ;
; 1.504 ; SYNC:C1|VPOS[4]   ; SYNC:C1|VPOS[6]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.790      ;
; 1.507 ; SYNC:C1|HPOS[2]   ; SYNC:C1|HPOS[4]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.793      ;
; 1.508 ; SYNC:C1|HPOS[9]   ; SYNC:C1|HSYNC     ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.794      ;
; 1.508 ; SYNC:C1|HPOS[4]   ; SYNC:C1|HPOS[6]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.794      ;
; 1.512 ; SYNC:C1|SQ_Y1[2]  ; SYNC:C1|SQ_Y1[3]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.798      ;
; 1.515 ; SYNC:C1|SQ_X2[2]  ; SYNC:C1|SQ_X2[2]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.801      ;
; 1.520 ; SYNC:C1|SQ_Y2[5]  ; SYNC:C1|SQ_Y2[7]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.806      ;
; 1.524 ; SYNC:C1|SQ_Y2[8]  ; SYNC:C1|SQ_Y2[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.810      ;
; 1.525 ; SYNC:C1|VPOS[7]   ; SYNC:C1|VPOS[8]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.811      ;
; 1.534 ; SYNC:C1|HPOS[7]   ; SYNC:C1|HPOS[8]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.820      ;
; 1.548 ; SYNC:C1|VPOS[8]   ; SYNC:C1|VPOS[10]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.834      ;
; 1.549 ; SYNC:C1|HPOS[8]   ; SYNC:C1|HPOS[10]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.835      ;
; 1.552 ; SYNC:C1|VPOS[3]   ; SYNC:C1|VPOS[5]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.838      ;
; 1.553 ; SYNC:C1|VPOS[5]   ; SYNC:C1|VPOS[7]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.839      ;
; 1.560 ; SYNC:C1|SQ_Y2[2]  ; SYNC:C1|SQ_Y2[5]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.846      ;
; 1.560 ; SYNC:C1|HPOS[3]   ; SYNC:C1|HPOS[5]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.846      ;
+-------+-------------------+-------------------+---------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'C|altpll_0|sd1|pll|clk[0]'                                                           ;
+-------+--------------+----------------+------------------+---------------------------+------------+-------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target            ;
+-------+--------------+----------------+------------------+---------------------------+------------+-------------------+
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|B[0]      ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|G[0]      ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[0]   ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[10]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[1]   ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[2]   ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[3]   ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[4]   ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[5]   ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[6]   ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[7]   ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[8]   ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[9]   ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HSYNC     ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|R[0]      ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[10] ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[1]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[2]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[3]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[4]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[5]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[6]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[7]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[8]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[9]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[10] ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[1]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[2]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[3]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[4]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[5]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[6]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[7]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[8]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[9]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[10] ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[1]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[2]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[3]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[4]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[5]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[6]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[7]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[8]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[9]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[10] ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[1]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[2]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[3]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[4]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[5]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[6]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[7]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[8]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[9]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[0]   ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[10]  ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[1]   ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[2]   ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[3]   ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[4]   ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[5]   ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[6]   ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[7]   ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[8]   ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[9]   ;
; 3.518 ; 4.629        ; 1.111          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VSYNC     ;
; 3.519 ; 4.630        ; 1.111          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|B[0]      ;
; 3.519 ; 4.630        ; 1.111          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|G[0]      ;
; 3.519 ; 4.630        ; 1.111          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[0]   ;
; 3.519 ; 4.630        ; 1.111          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[10]  ;
; 3.519 ; 4.630        ; 1.111          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[1]   ;
; 3.519 ; 4.630        ; 1.111          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[2]   ;
; 3.519 ; 4.630        ; 1.111          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[3]   ;
; 3.519 ; 4.630        ; 1.111          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[4]   ;
; 3.519 ; 4.630        ; 1.111          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[5]   ;
; 3.519 ; 4.630        ; 1.111          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[6]   ;
; 3.519 ; 4.630        ; 1.111          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[7]   ;
; 3.519 ; 4.630        ; 1.111          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[8]   ;
; 3.519 ; 4.630        ; 1.111          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[9]   ;
; 3.519 ; 4.630        ; 1.111          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HSYNC     ;
; 3.519 ; 4.630        ; 1.111          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|R[0]      ;
; 3.519 ; 4.630        ; 1.111          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[10] ;
; 3.519 ; 4.630        ; 1.111          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[1]  ;
; 3.519 ; 4.630        ; 1.111          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[2]  ;
; 3.519 ; 4.630        ; 1.111          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[3]  ;
; 3.519 ; 4.630        ; 1.111          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[4]  ;
; 3.519 ; 4.630        ; 1.111          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[5]  ;
; 3.519 ; 4.630        ; 1.111          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[6]  ;
; 3.519 ; 4.630        ; 1.111          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[7]  ;
; 3.519 ; 4.630        ; 1.111          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[8]  ;
; 3.519 ; 4.630        ; 1.111          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[9]  ;
; 3.519 ; 4.630        ; 1.111          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[10] ;
; 3.519 ; 4.630        ; 1.111          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[1]  ;
; 3.519 ; 4.630        ; 1.111          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[2]  ;
; 3.519 ; 4.630        ; 1.111          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[3]  ;
; 3.519 ; 4.630        ; 1.111          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[4]  ;
; 3.519 ; 4.630        ; 1.111          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[5]  ;
; 3.519 ; 4.630        ; 1.111          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[6]  ;
; 3.519 ; 4.630        ; 1.111          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[7]  ;
+-------+--------------+----------------+------------------+---------------------------+------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_24[0]'                                                                      ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------+
; 20.833 ; 20.833       ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]|combout         ;
; 20.833 ; 20.833       ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]|combout         ;
; 20.833 ; 20.833       ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll|clk[0]   ;
; 20.833 ; 20.833       ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll|clk[0]   ;
; 20.833 ; 20.833       ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll|inclk[0] ;
; 20.833 ; 20.833       ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll|inclk[0] ;
; 39.035 ; 41.666       ; 2.631          ; Port Rate        ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]                 ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+-------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+-------------+--------+--------+------------+---------------------------+
; KEY[*]    ; CLOCK_24[0] ; 11.017 ; 11.017 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[0]   ; CLOCK_24[0] ; 10.271 ; 10.271 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[1]   ; CLOCK_24[0] ; 11.017 ; 11.017 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[2]   ; CLOCK_24[0] ; 9.947  ; 9.947  ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[3]   ; CLOCK_24[0] ; 10.136 ; 10.136 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; SW[*]     ; CLOCK_24[0] ; 4.874  ; 4.874  ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  SW[0]    ; CLOCK_24[0] ; 4.322  ; 4.322  ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  SW[1]    ; CLOCK_24[0] ; 4.874  ; 4.874  ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
+-----------+-------------+--------+--------+------------+---------------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+-----------+-------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+-------------+--------+--------+------------+---------------------------+
; KEY[*]    ; CLOCK_24[0] ; -6.911 ; -6.911 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[0]   ; CLOCK_24[0] ; -9.417 ; -9.417 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[1]   ; CLOCK_24[0] ; -6.937 ; -6.937 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[2]   ; CLOCK_24[0] ; -9.333 ; -9.333 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[3]   ; CLOCK_24[0] ; -6.911 ; -6.911 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; SW[*]     ; CLOCK_24[0] ; -2.568 ; -2.568 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  SW[0]    ; CLOCK_24[0] ; -2.620 ; -2.620 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  SW[1]    ; CLOCK_24[0] ; -2.568 ; -2.568 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
+-----------+-------------+--------+--------+------------+---------------------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+-----------+-------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+-------------+-------+-------+------------+---------------------------+
; VGA_B[*]  ; CLOCK_24[0] ; 6.166 ; 6.166 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_24[0] ; 6.166 ; 6.166 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_24[0] ; 5.877 ; 5.877 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_24[0] ; 5.900 ; 5.900 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_24[0] ; 5.860 ; 5.860 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_24[0] ; 5.741 ; 5.741 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_24[0] ; 5.741 ; 5.741 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_24[0] ; 5.710 ; 5.710 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_24[0] ; 5.732 ; 5.732 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_24[0] ; 5.741 ; 5.741 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_HS    ; CLOCK_24[0] ; 5.427 ; 5.427 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_24[0] ; 6.603 ; 6.603 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_24[0] ; 6.354 ; 6.354 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_24[0] ; 6.584 ; 6.584 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_24[0] ; 6.603 ; 6.603 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_24[0] ; 6.573 ; 6.573 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_VS    ; CLOCK_24[0] ; 4.902 ; 4.902 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
+-----------+-------------+-------+-------+------------+---------------------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+-----------+-------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+-------------+-------+-------+------------+---------------------------+
; VGA_B[*]  ; CLOCK_24[0] ; 5.860 ; 5.860 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_24[0] ; 6.166 ; 6.166 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_24[0] ; 5.877 ; 5.877 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_24[0] ; 5.900 ; 5.900 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_24[0] ; 5.860 ; 5.860 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_24[0] ; 5.710 ; 5.710 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_24[0] ; 5.741 ; 5.741 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_24[0] ; 5.710 ; 5.710 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_24[0] ; 5.732 ; 5.732 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_24[0] ; 5.741 ; 5.741 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_HS    ; CLOCK_24[0] ; 5.427 ; 5.427 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_24[0] ; 6.354 ; 6.354 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_24[0] ; 6.354 ; 6.354 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_24[0] ; 6.584 ; 6.584 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_24[0] ; 6.603 ; 6.603 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_24[0] ; 6.573 ; 6.573 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_VS    ; CLOCK_24[0] ; 4.902 ; 4.902 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
+-----------+-------------+-------+-------+------------+---------------------------+


+---------------------------------------------------+
; Fast Model Setup Summary                          ;
+---------------------------+-------+---------------+
; Clock                     ; Slack ; End Point TNS ;
+---------------------------+-------+---------------+
; C|altpll_0|sd1|pll|clk[0] ; 6.440 ; 0.000         ;
+---------------------------+-------+---------------+


+---------------------------------------------------+
; Fast Model Hold Summary                           ;
+---------------------------+-------+---------------+
; Clock                     ; Slack ; End Point TNS ;
+---------------------------+-------+---------------+
; C|altpll_0|sd1|pll|clk[0] ; 0.259 ; 0.000         ;
+---------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary             ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; C|altpll_0|sd1|pll|clk[0] ; 3.629  ; 0.000         ;
; CLOCK_24[0]               ; 20.833 ; 0.000         ;
+---------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'C|altpll_0|sd1|pll|clk[0]'                                                                                                 ;
+-------+------------------+-------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node           ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------------+---------------------------+---------------------------+--------------+------------+------------+
; 6.440 ; SYNC:C1|SQ_Y2[1] ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.001     ; 2.850      ;
; 6.440 ; SYNC:C1|SQ_Y2[1] ; SYNC:C1|G[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.001     ; 2.850      ;
; 6.498 ; SYNC:C1|SQ_Y2[2] ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.001     ; 2.792      ;
; 6.498 ; SYNC:C1|SQ_Y2[2] ; SYNC:C1|G[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.001     ; 2.792      ;
; 6.531 ; SYNC:C1|HPOS[0]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.764      ;
; 6.531 ; SYNC:C1|HPOS[0]  ; SYNC:C1|G[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.764      ;
; 6.547 ; SYNC:C1|SQ_X2[3] ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.748      ;
; 6.547 ; SYNC:C1|SQ_X2[3] ; SYNC:C1|G[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.748      ;
; 6.559 ; SYNC:C1|HPOS[1]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.736      ;
; 6.559 ; SYNC:C1|HPOS[1]  ; SYNC:C1|G[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.736      ;
; 6.570 ; SYNC:C1|HPOS[3]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.725      ;
; 6.570 ; SYNC:C1|HPOS[3]  ; SYNC:C1|G[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.725      ;
; 6.577 ; SYNC:C1|SQ_X2[2] ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.718      ;
; 6.577 ; SYNC:C1|SQ_X2[2] ; SYNC:C1|G[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.718      ;
; 6.580 ; SYNC:C1|SQ_X2[1] ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.715      ;
; 6.580 ; SYNC:C1|SQ_X2[1] ; SYNC:C1|G[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.715      ;
; 6.583 ; SYNC:C1|HPOS[2]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.712      ;
; 6.583 ; SYNC:C1|HPOS[2]  ; SYNC:C1|G[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.712      ;
; 6.589 ; SYNC:C1|SQ_Y1[1] ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 2.703      ;
; 6.602 ; SYNC:C1|SQ_Y1[2] ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 2.690      ;
; 6.603 ; SYNC:C1|SQ_X2[4] ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.692      ;
; 6.603 ; SYNC:C1|SQ_X2[4] ; SYNC:C1|G[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.692      ;
; 6.607 ; SYNC:C1|SQ_X1[2] ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.003      ; 2.687      ;
; 6.610 ; SYNC:C1|SQ_Y2[3] ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.002     ; 2.679      ;
; 6.610 ; SYNC:C1|SQ_Y2[3] ; SYNC:C1|G[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.002     ; 2.679      ;
; 6.626 ; SYNC:C1|SQ_Y1[1] ; SYNC:C1|G[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 2.666      ;
; 6.629 ; SYNC:C1|SQ_Y1[1] ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 2.663      ;
; 6.632 ; SYNC:C1|SQ_Y2[1] ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.001     ; 2.658      ;
; 6.639 ; SYNC:C1|SQ_Y1[2] ; SYNC:C1|G[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 2.653      ;
; 6.642 ; SYNC:C1|SQ_Y2[5] ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.001     ; 2.648      ;
; 6.642 ; SYNC:C1|SQ_Y2[5] ; SYNC:C1|G[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.001     ; 2.648      ;
; 6.642 ; SYNC:C1|SQ_Y1[2] ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 2.650      ;
; 6.644 ; SYNC:C1|SQ_X1[2] ; SYNC:C1|G[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.003      ; 2.650      ;
; 6.647 ; SYNC:C1|SQ_X1[2] ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.003      ; 2.647      ;
; 6.656 ; SYNC:C1|SQ_X2[5] ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.639      ;
; 6.656 ; SYNC:C1|SQ_X2[5] ; SYNC:C1|G[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.639      ;
; 6.660 ; SYNC:C1|HPOS[5]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.635      ;
; 6.660 ; SYNC:C1|HPOS[5]  ; SYNC:C1|G[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.635      ;
; 6.663 ; SYNC:C1|SQ_Y1[3] ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 2.629      ;
; 6.673 ; SYNC:C1|VPOS[0]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.003     ; 2.615      ;
; 6.673 ; SYNC:C1|VPOS[0]  ; SYNC:C1|G[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.003     ; 2.615      ;
; 6.690 ; SYNC:C1|SQ_Y2[2] ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.001     ; 2.600      ;
; 6.700 ; SYNC:C1|SQ_Y1[3] ; SYNC:C1|G[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 2.592      ;
; 6.701 ; SYNC:C1|SQ_X1[3] ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.003      ; 2.593      ;
; 6.703 ; SYNC:C1|SQ_Y1[3] ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 2.589      ;
; 6.708 ; SYNC:C1|VPOS[1]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.003     ; 2.580      ;
; 6.708 ; SYNC:C1|VPOS[1]  ; SYNC:C1|G[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.003     ; 2.580      ;
; 6.710 ; SYNC:C1|SQ_Y2[4] ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.002     ; 2.579      ;
; 6.710 ; SYNC:C1|SQ_Y2[4] ; SYNC:C1|G[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.002     ; 2.579      ;
; 6.712 ; SYNC:C1|SQ_Y1[4] ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 2.580      ;
; 6.723 ; SYNC:C1|HPOS[0]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.572      ;
; 6.726 ; SYNC:C1|HPOS[4]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.569      ;
; 6.726 ; SYNC:C1|HPOS[4]  ; SYNC:C1|G[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.569      ;
; 6.738 ; SYNC:C1|SQ_X1[3] ; SYNC:C1|G[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.003      ; 2.556      ;
; 6.739 ; SYNC:C1|SQ_X2[3] ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.556      ;
; 6.741 ; SYNC:C1|SQ_X1[3] ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.003      ; 2.553      ;
; 6.746 ; SYNC:C1|VPOS[2]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.003     ; 2.542      ;
; 6.746 ; SYNC:C1|VPOS[2]  ; SYNC:C1|G[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.003     ; 2.542      ;
; 6.749 ; SYNC:C1|SQ_Y1[4] ; SYNC:C1|G[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 2.543      ;
; 6.751 ; SYNC:C1|SQ_X2[6] ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.544      ;
; 6.751 ; SYNC:C1|SQ_X2[6] ; SYNC:C1|G[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.544      ;
; 6.751 ; SYNC:C1|SQ_X1[4] ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.003      ; 2.543      ;
; 6.751 ; SYNC:C1|HPOS[1]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.544      ;
; 6.752 ; SYNC:C1|SQ_Y1[4] ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 2.540      ;
; 6.762 ; SYNC:C1|HPOS[3]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.533      ;
; 6.769 ; SYNC:C1|SQ_X2[2] ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.526      ;
; 6.772 ; SYNC:C1|SQ_X2[1] ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.523      ;
; 6.775 ; SYNC:C1|HPOS[2]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.520      ;
; 6.783 ; SYNC:C1|SQ_Y1[5] ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 2.509      ;
; 6.785 ; SYNC:C1|HPOS[6]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.510      ;
; 6.785 ; SYNC:C1|HPOS[6]  ; SYNC:C1|G[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.510      ;
; 6.788 ; SYNC:C1|SQ_X1[4] ; SYNC:C1|G[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.003      ; 2.506      ;
; 6.791 ; SYNC:C1|SQ_Y2[7] ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.001     ; 2.499      ;
; 6.791 ; SYNC:C1|SQ_Y2[7] ; SYNC:C1|G[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.001     ; 2.499      ;
; 6.791 ; SYNC:C1|SQ_X1[4] ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.003      ; 2.503      ;
; 6.795 ; SYNC:C1|SQ_X2[4] ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.500      ;
; 6.798 ; SYNC:C1|SQ_X2[7] ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.497      ;
; 6.798 ; SYNC:C1|SQ_X2[7] ; SYNC:C1|G[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.497      ;
; 6.798 ; SYNC:C1|VPOS[3]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.003     ; 2.490      ;
; 6.798 ; SYNC:C1|VPOS[3]  ; SYNC:C1|G[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.003     ; 2.490      ;
; 6.799 ; SYNC:C1|HPOS[7]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.496      ;
; 6.799 ; SYNC:C1|HPOS[7]  ; SYNC:C1|G[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.496      ;
; 6.802 ; SYNC:C1|SQ_Y2[3] ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.002     ; 2.487      ;
; 6.819 ; SYNC:C1|SQ_X2[9] ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.476      ;
; 6.819 ; SYNC:C1|SQ_X2[9] ; SYNC:C1|G[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.476      ;
; 6.820 ; SYNC:C1|SQ_Y1[5] ; SYNC:C1|G[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 2.472      ;
; 6.821 ; SYNC:C1|SQ_Y1[6] ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 2.471      ;
; 6.823 ; SYNC:C1|SQ_Y1[5] ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.001      ; 2.469      ;
; 6.824 ; SYNC:C1|HPOS[3]  ; SYNC:C1|SQ_Y2[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.005      ; 2.472      ;
; 6.824 ; SYNC:C1|HPOS[3]  ; SYNC:C1|SQ_Y2[2]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.005      ; 2.472      ;
; 6.824 ; SYNC:C1|HPOS[3]  ; SYNC:C1|SQ_Y2[5]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.005      ; 2.472      ;
; 6.824 ; SYNC:C1|HPOS[3]  ; SYNC:C1|SQ_Y2[7]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.005      ; 2.472      ;
; 6.824 ; SYNC:C1|HPOS[3]  ; SYNC:C1|SQ_Y2[8]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.005      ; 2.472      ;
; 6.824 ; SYNC:C1|HPOS[3]  ; SYNC:C1|SQ_Y2[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.005      ; 2.472      ;
; 6.826 ; SYNC:C1|HPOS[3]  ; SYNC:C1|SQ_Y2[3]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.006      ; 2.471      ;
; 6.826 ; SYNC:C1|HPOS[3]  ; SYNC:C1|SQ_Y2[4]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.006      ; 2.471      ;
; 6.826 ; SYNC:C1|HPOS[3]  ; SYNC:C1|SQ_Y2[6]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.006      ; 2.471      ;
; 6.826 ; SYNC:C1|HPOS[3]  ; SYNC:C1|SQ_Y2[9]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.006      ; 2.471      ;
; 6.827 ; SYNC:C1|SQ_X1[5] ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.003      ; 2.467      ;
; 6.833 ; SYNC:C1|HPOS[8]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.004      ; 2.462      ;
+-------+------------------+-------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'C|altpll_0|sd1|pll|clk[0]'                                                                                                   ;
+-------+-------------------+-------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.259 ; SYNC:C1|HPOS[6]   ; SYNC:C1|HSYNC     ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.411      ;
; 0.308 ; SYNC:C1|HPOS[7]   ; SYNC:C1|HSYNC     ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.460      ;
; 0.356 ; SYNC:C1|SQ_Y2[2]  ; SYNC:C1|SQ_Y2[2]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; SYNC:C1|SQ_Y2[1]  ; SYNC:C1|SQ_Y2[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; SYNC:C1|HPOS[0]   ; SYNC:C1|HPOS[0]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; SYNC:C1|VPOS[0]   ; SYNC:C1|VPOS[0]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; SYNC:C1|SQ_Y1[9]  ; SYNC:C1|SQ_Y1[9]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; SYNC:C1|SQ_X1[1]  ; SYNC:C1|SQ_X1[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; SYNC:C1|SQ_Y1[10] ; SYNC:C1|SQ_Y1[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; SYNC:C1|SQ_X1[3]  ; SYNC:C1|SQ_X1[3]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; SYNC:C1|SQ_X1[10] ; SYNC:C1|SQ_X1[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; SYNC:C1|HPOS[9]   ; SYNC:C1|HPOS[9]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; SYNC:C1|VPOS[1]   ; SYNC:C1|VPOS[1]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; SYNC:C1|HPOS[1]   ; SYNC:C1|HPOS[1]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; SYNC:C1|VPOS[9]   ; SYNC:C1|VPOS[9]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; SYNC:C1|SQ_Y2[5]  ; SYNC:C1|SQ_Y2[5]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; SYNC:C1|VPOS[2]   ; SYNC:C1|VPOS[2]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; SYNC:C1|SQ_Y2[8]  ; SYNC:C1|SQ_Y2[8]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; SYNC:C1|SQ_Y2[10] ; SYNC:C1|SQ_Y2[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; SYNC:C1|VPOS[4]   ; SYNC:C1|VPOS[4]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; SYNC:C1|VPOS[7]   ; SYNC:C1|VPOS[7]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; SYNC:C1|SQ_Y1[1]  ; SYNC:C1|SQ_Y1[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; SYNC:C1|HPOS[2]   ; SYNC:C1|HPOS[2]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; SYNC:C1|SQ_X2[7]  ; SYNC:C1|SQ_X2[7]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; SYNC:C1|HPOS[4]   ; SYNC:C1|HPOS[4]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; SYNC:C1|HPOS[7]   ; SYNC:C1|HPOS[7]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.378 ; SYNC:C1|HPOS[10]  ; SYNC:C1|HPOS[10]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; SYNC:C1|VPOS[10]  ; SYNC:C1|VPOS[10]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; SYNC:C1|VPOS[6]   ; SYNC:C1|VPOS[6]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; SYNC:C1|VPOS[8]   ; SYNC:C1|VPOS[8]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; SYNC:C1|HPOS[8]   ; SYNC:C1|HPOS[8]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; SYNC:C1|VPOS[3]   ; SYNC:C1|VPOS[3]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; SYNC:C1|VPOS[5]   ; SYNC:C1|VPOS[5]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.535      ;
; 0.386 ; SYNC:C1|HPOS[3]   ; SYNC:C1|HPOS[3]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.538      ;
; 0.387 ; SYNC:C1|HPOS[6]   ; SYNC:C1|HPOS[6]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.539      ;
; 0.389 ; SYNC:C1|HPOS[5]   ; SYNC:C1|HPOS[5]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.541      ;
; 0.436 ; SYNC:C1|SQ_Y2[7]  ; SYNC:C1|SQ_Y2[7]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.588      ;
; 0.440 ; SYNC:C1|SQ_X2[8]  ; SYNC:C1|SQ_X2[8]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.592      ;
; 0.441 ; SYNC:C1|SQ_Y1[3]  ; SYNC:C1|SQ_Y1[3]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.593      ;
; 0.442 ; SYNC:C1|SQ_X1[9]  ; SYNC:C1|SQ_X1[9]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.594      ;
; 0.454 ; SYNC:C1|SQ_X2[1]  ; SYNC:C1|SQ_X2[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.606      ;
; 0.454 ; SYNC:C1|SQ_X2[5]  ; SYNC:C1|SQ_X2[5]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.606      ;
; 0.467 ; SYNC:C1|SQ_X2[10] ; SYNC:C1|SQ_X2[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.619      ;
; 0.496 ; SYNC:C1|SQ_Y2[1]  ; SYNC:C1|SQ_Y2[2]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; SYNC:C1|SQ_Y1[8]  ; SYNC:C1|SQ_Y1[9]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; SYNC:C1|VPOS[0]   ; SYNC:C1|VPOS[1]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; SYNC:C1|HPOS[0]   ; SYNC:C1|HPOS[1]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; SYNC:C1|SQ_Y1[9]  ; SYNC:C1|SQ_Y1[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.502 ; SYNC:C1|HPOS[9]   ; SYNC:C1|HPOS[10]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.654      ;
; 0.503 ; SYNC:C1|SQ_X1[2]  ; SYNC:C1|SQ_X1[3]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; SYNC:C1|VPOS[1]   ; SYNC:C1|VPOS[2]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.655      ;
; 0.504 ; SYNC:C1|HPOS[1]   ; SYNC:C1|HPOS[2]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.656      ;
; 0.504 ; SYNC:C1|VPOS[9]   ; SYNC:C1|VPOS[10]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.656      ;
; 0.507 ; SYNC:C1|VPOS[2]   ; SYNC:C1|VPOS[3]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.659      ;
; 0.508 ; SYNC:C1|VPOS[4]   ; SYNC:C1|VPOS[5]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.660      ;
; 0.509 ; SYNC:C1|HPOS[2]   ; SYNC:C1|HPOS[3]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; SYNC:C1|HPOS[4]   ; SYNC:C1|HPOS[5]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.511 ; SYNC:C1|SQ_X2[7]  ; SYNC:C1|SQ_X2[8]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.515 ; SYNC:C1|SQ_X2[4]  ; SYNC:C1|SQ_X2[5]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.667      ;
; 0.520 ; SYNC:C1|VPOS[8]   ; SYNC:C1|VPOS[9]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.672      ;
; 0.520 ; SYNC:C1|VPOS[6]   ; SYNC:C1|VPOS[7]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.672      ;
; 0.521 ; SYNC:C1|HPOS[8]   ; SYNC:C1|HPOS[9]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.673      ;
; 0.522 ; SYNC:C1|VPOS[3]   ; SYNC:C1|VPOS[4]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.674      ;
; 0.523 ; SYNC:C1|VPOS[5]   ; SYNC:C1|VPOS[6]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.675      ;
; 0.526 ; SYNC:C1|HPOS[3]   ; SYNC:C1|HPOS[4]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.678      ;
; 0.527 ; SYNC:C1|HPOS[6]   ; SYNC:C1|HPOS[7]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.679      ;
; 0.529 ; SYNC:C1|HPOS[5]   ; SYNC:C1|HPOS[6]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.531 ; SYNC:C1|SQ_Y1[8]  ; SYNC:C1|SQ_Y1[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; SYNC:C1|VPOS[0]   ; SYNC:C1|VPOS[2]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; SYNC:C1|HPOS[0]   ; SYNC:C1|HPOS[2]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; SYNC:C1|SQ_X1[1]  ; SYNC:C1|SQ_X1[3]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; SYNC:C1|SQ_X1[7]  ; SYNC:C1|SQ_X1[9]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.538 ; SYNC:C1|VPOS[1]   ; SYNC:C1|VPOS[3]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.690      ;
; 0.539 ; SYNC:C1|HPOS[1]   ; SYNC:C1|HPOS[3]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.691      ;
; 0.542 ; SYNC:C1|SQ_Y2[5]  ; SYNC:C1|SQ_Y2[7]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.694      ;
; 0.542 ; SYNC:C1|VPOS[2]   ; SYNC:C1|VPOS[4]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.694      ;
; 0.543 ; SYNC:C1|VPOS[4]   ; SYNC:C1|VPOS[6]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.695      ;
; 0.544 ; SYNC:C1|SQ_Y2[8]  ; SYNC:C1|SQ_Y2[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; SYNC:C1|HPOS[2]   ; SYNC:C1|HPOS[4]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; SYNC:C1|SQ_Y1[8]  ; SYNC:C1|SQ_Y1[8]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; SYNC:C1|HPOS[4]   ; SYNC:C1|HPOS[6]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.547 ; SYNC:C1|HPOS[9]   ; SYNC:C1|HSYNC     ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.548 ; SYNC:C1|SQ_X1[5]  ; SYNC:C1|SQ_X1[5]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.700      ;
; 0.548 ; SYNC:C1|HPOS[5]   ; SYNC:C1|HSYNC     ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; SYNC:C1|SQ_X2[2]  ; SYNC:C1|SQ_X2[2]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.701      ;
; 0.550 ; SYNC:C1|SQ_X1[4]  ; SYNC:C1|SQ_X1[4]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.702      ;
; 0.552 ; SYNC:C1|SQ_X1[2]  ; SYNC:C1|SQ_X1[2]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.704      ;
; 0.555 ; SYNC:C1|SQ_Y1[4]  ; SYNC:C1|SQ_Y1[4]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.707      ;
; 0.555 ; SYNC:C1|SQ_Y1[6]  ; SYNC:C1|SQ_Y1[6]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.707      ;
; 0.555 ; SYNC:C1|SQ_Y1[2]  ; SYNC:C1|SQ_Y1[3]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.707      ;
; 0.555 ; SYNC:C1|VPOS[8]   ; SYNC:C1|VPOS[10]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.707      ;
; 0.556 ; SYNC:C1|HPOS[8]   ; SYNC:C1|HPOS[10]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.708      ;
; 0.557 ; SYNC:C1|VPOS[3]   ; SYNC:C1|VPOS[5]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.709      ;
; 0.558 ; SYNC:C1|VPOS[5]   ; SYNC:C1|VPOS[7]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.710      ;
; 0.561 ; SYNC:C1|HPOS[3]   ; SYNC:C1|HPOS[5]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.713      ;
; 0.563 ; SYNC:C1|SQ_X2[4]  ; SYNC:C1|SQ_X2[4]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.715      ;
; 0.563 ; SYNC:C1|VPOS[7]   ; SYNC:C1|VPOS[8]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.715      ;
; 0.564 ; SYNC:C1|SQ_Y2[2]  ; SYNC:C1|SQ_Y2[5]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.564 ; SYNC:C1|HPOS[5]   ; SYNC:C1|HPOS[7]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.567 ; SYNC:C1|VPOS[0]   ; SYNC:C1|VPOS[3]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.719      ;
+-------+-------------------+-------------------+---------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'C|altpll_0|sd1|pll|clk[0]'                                                           ;
+-------+--------------+----------------+------------------+---------------------------+------------+-------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target            ;
+-------+--------------+----------------+------------------+---------------------------+------------+-------------------+
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|B[0]      ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|G[0]      ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[0]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[10]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[1]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[2]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[3]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[4]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[5]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[6]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[7]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[8]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[9]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HSYNC     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|R[0]      ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[10] ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[1]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[2]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[3]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[4]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[5]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[6]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[7]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[8]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[9]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[10] ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[1]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[2]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[3]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[4]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[5]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[6]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[7]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[8]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[9]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[10] ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[1]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[2]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[3]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[4]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[5]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[6]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[7]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[8]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[9]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[10] ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[1]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[2]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[3]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[4]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[5]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[6]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[7]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[8]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[9]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[0]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[10]  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[1]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[2]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[3]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[4]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[5]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[6]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[7]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[8]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[9]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VSYNC     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|B[0]      ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|G[0]      ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[0]   ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[10]  ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[1]   ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[2]   ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[3]   ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[4]   ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[5]   ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[6]   ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[7]   ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[8]   ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[9]   ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HSYNC     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|R[0]      ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[10] ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[1]  ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[2]  ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[3]  ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[4]  ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[5]  ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[6]  ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[7]  ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[8]  ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[9]  ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[10] ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[1]  ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[2]  ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[3]  ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[4]  ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[5]  ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[6]  ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[7]  ;
+-------+--------------+----------------+------------------+---------------------------+------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_24[0]'                                                                      ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------+
; 20.833 ; 20.833       ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]|combout         ;
; 20.833 ; 20.833       ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]|combout         ;
; 20.833 ; 20.833       ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll|clk[0]   ;
; 20.833 ; 20.833       ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll|clk[0]   ;
; 20.833 ; 20.833       ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll|inclk[0] ;
; 20.833 ; 20.833       ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll|inclk[0] ;
; 39.286 ; 41.666       ; 2.380          ; Port Rate        ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]                 ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+-----------+-------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+-------------+-------+-------+------------+---------------------------+
; KEY[*]    ; CLOCK_24[0] ; 5.608 ; 5.608 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[0]   ; CLOCK_24[0] ; 5.347 ; 5.347 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[1]   ; CLOCK_24[0] ; 5.608 ; 5.608 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[2]   ; CLOCK_24[0] ; 5.230 ; 5.230 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[3]   ; CLOCK_24[0] ; 5.290 ; 5.290 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; SW[*]     ; CLOCK_24[0] ; 2.424 ; 2.424 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  SW[0]    ; CLOCK_24[0] ; 2.247 ; 2.247 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  SW[1]    ; CLOCK_24[0] ; 2.424 ; 2.424 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
+-----------+-------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+-----------+-------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+-------------+--------+--------+------------+---------------------------+
; KEY[*]    ; CLOCK_24[0] ; -3.976 ; -3.976 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[0]   ; CLOCK_24[0] ; -5.017 ; -5.017 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[1]   ; CLOCK_24[0] ; -3.994 ; -3.994 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[2]   ; CLOCK_24[0] ; -4.965 ; -4.965 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[3]   ; CLOCK_24[0] ; -3.976 ; -3.976 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; SW[*]     ; CLOCK_24[0] ; -1.449 ; -1.449 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  SW[0]    ; CLOCK_24[0] ; -1.473 ; -1.473 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  SW[1]    ; CLOCK_24[0] ; -1.449 ; -1.449 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
+-----------+-------------+--------+--------+------------+---------------------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+-----------+-------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+-------------+-------+-------+------------+---------------------------+
; VGA_B[*]  ; CLOCK_24[0] ; 2.548 ; 2.548 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_24[0] ; 2.548 ; 2.548 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_24[0] ; 2.431 ; 2.431 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_24[0] ; 2.454 ; 2.454 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_24[0] ; 2.414 ; 2.414 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_24[0] ; 2.402 ; 2.402 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_24[0] ; 2.402 ; 2.402 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_24[0] ; 2.370 ; 2.370 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_24[0] ; 2.392 ; 2.392 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_24[0] ; 2.402 ; 2.402 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_HS    ; CLOCK_24[0] ; 2.223 ; 2.223 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_24[0] ; 2.682 ; 2.682 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_24[0] ; 2.594 ; 2.594 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_24[0] ; 2.663 ; 2.663 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_24[0] ; 2.682 ; 2.682 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_24[0] ; 2.652 ; 2.652 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_VS    ; CLOCK_24[0] ; 2.034 ; 2.034 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
+-----------+-------------+-------+-------+------------+---------------------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+-----------+-------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+-------------+-------+-------+------------+---------------------------+
; VGA_B[*]  ; CLOCK_24[0] ; 2.414 ; 2.414 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_24[0] ; 2.548 ; 2.548 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_24[0] ; 2.431 ; 2.431 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_24[0] ; 2.454 ; 2.454 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_24[0] ; 2.414 ; 2.414 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_24[0] ; 2.370 ; 2.370 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_24[0] ; 2.402 ; 2.402 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_24[0] ; 2.370 ; 2.370 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_24[0] ; 2.392 ; 2.392 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_24[0] ; 2.402 ; 2.402 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_HS    ; CLOCK_24[0] ; 2.223 ; 2.223 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_24[0] ; 2.594 ; 2.594 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_24[0] ; 2.594 ; 2.594 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_24[0] ; 2.663 ; 2.663 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_24[0] ; 2.682 ; 2.682 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_24[0] ; 2.652 ; 2.652 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_VS    ; CLOCK_24[0] ; 2.034 ; 2.034 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
+-----------+-------------+-------+-------+------------+---------------------------+


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+----------------------------+-------+-------+----------+---------+---------------------+
; Clock                      ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack           ; 1.722 ; 0.259 ; N/A      ; N/A     ; 3.518               ;
;  CLOCK_24[0]               ; N/A   ; N/A   ; N/A      ; N/A     ; 20.833              ;
;  C|altpll_0|sd1|pll|clk[0] ; 1.722 ; 0.259 ; N/A      ; N/A     ; 3.518               ;
; Design-wide TNS            ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_24[0]               ; N/A   ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  C|altpll_0|sd1|pll|clk[0] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+-------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+-------------+--------+--------+------------+---------------------------+
; KEY[*]    ; CLOCK_24[0] ; 11.017 ; 11.017 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[0]   ; CLOCK_24[0] ; 10.271 ; 10.271 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[1]   ; CLOCK_24[0] ; 11.017 ; 11.017 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[2]   ; CLOCK_24[0] ; 9.947  ; 9.947  ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[3]   ; CLOCK_24[0] ; 10.136 ; 10.136 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; SW[*]     ; CLOCK_24[0] ; 4.874  ; 4.874  ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  SW[0]    ; CLOCK_24[0] ; 4.322  ; 4.322  ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  SW[1]    ; CLOCK_24[0] ; 4.874  ; 4.874  ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
+-----------+-------------+--------+--------+------------+---------------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+-----------+-------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+-------------+--------+--------+------------+---------------------------+
; KEY[*]    ; CLOCK_24[0] ; -3.976 ; -3.976 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[0]   ; CLOCK_24[0] ; -5.017 ; -5.017 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[1]   ; CLOCK_24[0] ; -3.994 ; -3.994 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[2]   ; CLOCK_24[0] ; -4.965 ; -4.965 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[3]   ; CLOCK_24[0] ; -3.976 ; -3.976 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; SW[*]     ; CLOCK_24[0] ; -1.449 ; -1.449 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  SW[0]    ; CLOCK_24[0] ; -1.473 ; -1.473 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  SW[1]    ; CLOCK_24[0] ; -1.449 ; -1.449 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
+-----------+-------------+--------+--------+------------+---------------------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+-----------+-------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+-------------+-------+-------+------------+---------------------------+
; VGA_B[*]  ; CLOCK_24[0] ; 6.166 ; 6.166 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_24[0] ; 6.166 ; 6.166 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_24[0] ; 5.877 ; 5.877 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_24[0] ; 5.900 ; 5.900 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_24[0] ; 5.860 ; 5.860 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_24[0] ; 5.741 ; 5.741 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_24[0] ; 5.741 ; 5.741 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_24[0] ; 5.710 ; 5.710 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_24[0] ; 5.732 ; 5.732 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_24[0] ; 5.741 ; 5.741 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_HS    ; CLOCK_24[0] ; 5.427 ; 5.427 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_24[0] ; 6.603 ; 6.603 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_24[0] ; 6.354 ; 6.354 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_24[0] ; 6.584 ; 6.584 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_24[0] ; 6.603 ; 6.603 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_24[0] ; 6.573 ; 6.573 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_VS    ; CLOCK_24[0] ; 4.902 ; 4.902 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
+-----------+-------------+-------+-------+------------+---------------------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+-----------+-------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+-------------+-------+-------+------------+---------------------------+
; VGA_B[*]  ; CLOCK_24[0] ; 2.414 ; 2.414 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_24[0] ; 2.548 ; 2.548 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_24[0] ; 2.431 ; 2.431 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_24[0] ; 2.454 ; 2.454 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_24[0] ; 2.414 ; 2.414 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_24[0] ; 2.370 ; 2.370 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_24[0] ; 2.402 ; 2.402 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_24[0] ; 2.370 ; 2.370 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_24[0] ; 2.392 ; 2.392 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_24[0] ; 2.402 ; 2.402 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_HS    ; CLOCK_24[0] ; 2.223 ; 2.223 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_24[0] ; 2.594 ; 2.594 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_24[0] ; 2.594 ; 2.594 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_24[0] ; 2.663 ; 2.663 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_24[0] ; 2.682 ; 2.682 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_24[0] ; 2.652 ; 2.652 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_VS    ; CLOCK_24[0] ; 2.034 ; 2.034 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
+-----------+-------------+-------+-------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 3509     ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 3509     ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 124   ; 124  ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 14    ; 14   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed May 31 16:19:07 2017
Info: Command: quartus_sta VGA -c VGA
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'VGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 41.666 -waveform {0.000 20.833} -name CLOCK_24[0] CLOCK_24[0]
    Info (332110): create_generated_clock -source {C|altpll_0|sd1|pll|inclk[0]} -divide_by 2 -multiply_by 9 -duty_cycle 50.00 -name {C|altpll_0|sd1|pll|clk[0]} {C|altpll_0|sd1|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 1.722
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.722         0.000 C|altpll_0|sd1|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.660
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.660         0.000 C|altpll_0|sd1|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 3.518
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.518         0.000 C|altpll_0|sd1|pll|clk[0] 
    Info (332119):    20.833         0.000 CLOCK_24[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 6.440
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.440         0.000 C|altpll_0|sd1|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.259
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.259         0.000 C|altpll_0|sd1|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 3.629
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.629         0.000 C|altpll_0|sd1|pll|clk[0] 
    Info (332119):    20.833         0.000 CLOCK_24[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 303 megabytes
    Info: Processing ended: Wed May 31 16:19:08 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


