### 1.3 基本邏輯閘（AND, OR, NOT）

在數位邏輯設計中，邏輯閘是構成數位電路的基本元件。基本邏輯閘主要包括 AND、OR 和 NOT 這三種。每一個邏輯閘都基於某種邏輯運算來處理輸入信號並產生對應的輸出信號。理解這些基本邏輯閘對於設計數位電路至關重要。

#### AND 邏輯閘
- **AND閘**：只有當所有輸入都是1時，輸出才為1；如果任何一個輸入是0，輸出則為0。符號為 `&`。
  
#### OR 邏輯閘
- **OR閘**：只要任何一個輸入為1，輸出即為1；只有所有輸入都為0時，輸出才為0。符號為 `|`。

#### NOT 邏輯閘
- **NOT閘**：對輸入信號進行取反操作。如果輸入為1，則輸出為0；如果輸入為0，則輸出為1。符號為 `~`。

### Verilog 程式碼範例：AND、OR 和 NOT 邏輯閘

以下是使用 Verilog 實現基本邏輯閘（AND、OR 和 NOT）的程式碼範例：

```verilog
module BasicLogicGates(
    input wire A,    // 輸入信號A
    input wire B,    // 輸入信號B
    output wire AND_result,  // AND閘輸出
    output wire OR_result,   // OR閘輸出
    output wire NOT_result   // NOT閘輸出（針對A）
);
    // AND 邏輯閘
    assign AND_result = A & B;   // 輸出為A和B的邏輯與運算結果
    
    // OR 邏輯閘
    assign OR_result = A | B;    // 輸出為A和B的邏輯或運算結果
    
    // NOT 邏輯閘
    assign NOT_result = ~A;      // 輸出為A的邏輯非運算結果

endmodule
```

### 程式碼說明：
1. **模組設計：** `BasicLogicGates` 模組包含三個輸出，分別是 `AND_result`、`OR_result` 和 `NOT_result`，對應於 AND、OR 和 NOT 邏輯閘的輸出。它有兩個輸入信號 `A` 和 `B`，這些輸入會通過邏輯閘進行運算。
   
2. **AND 邏輯閘：** `assign AND_result = A & B;` 這行程式碼實現了 AND 邏輯閘的功能。當 `A` 和 `B` 都為1時，`AND_result` 的值為1，否則為0。

3. **OR 邏輯閘：** `assign OR_result = A | B;` 這行程式碼實現了 OR 邏輯閘的功能。只要 `A` 或 `B` 至少有一個為1，`OR_result` 的值就會是1；只有當 `A` 和 `B` 都為0時，`OR_result` 才會是0。

4. **NOT 邏輯閘：** `assign NOT_result = ~A;` 這行程式碼實現了 NOT 邏輯閘的功能。它對 `A` 的輸入進行取反，若 `A` 為1，則 `NOT_result` 為0；若 `A` 為0，則 `NOT_result` 為1。

### 設計意義與原理：
- **數位邏輯閘：**
  - **AND、OR 和 NOT 邏輯閘** 是數位電路設計的基礎。它們的運算方式決定了其他複雜數位電路的運作邏輯。通過組合這些邏輯閘，可以實現各種數位功能，例如加法器、乘法器、比較器等。
  
- **Verilog 實現：**
  - 在 Verilog 中，我們使用 `assign` 語句來定義邏輯運算。這些運算是並行的，並且在硬體層面對應於組合邏輯電路。每個邏輯閘的運算結果可以通過相應的輸出線路反映出來。
  
- **邏輯閘的應用：**
  - 這些基本邏輯閘在數位系統中有廣泛的應用，從最基本的位元操作到複雜的數位系統設計，如加法、乘法、分支控制等，都是基於這些邏輯運算進行的。
  
### 範例：邏輯閘的真值表
1. **AND 邏輯閘：**

| A | B | A & B (AND) |
|---|---|-------------|
| 0 | 0 | 0           |
| 0 | 1 | 0           |
| 1 | 0 | 0           |
| 1 | 1 | 1           |

2. **OR 邏輯閘：**

| A | B | A or B (OR) |
|---|---|-------------|
| 0 | 0 | 0           |
| 0 | 1 | 1           |
| 1 | 0 | 1           |
| 1 | 1 | 1           |

3. **NOT 邏輯閘：**

| A | ~A (NOT) |
|---|----------|
| 0 | 1        |
| 1 | 0        |

### 結論：
這段程式碼展示了如何使用 Verilog 實現基本的 AND、OR 和 NOT 邏輯閘。這些邏輯閘在數位電路設計中是基礎且至關重要的，理解它們的運作原理能幫助設計更為複雜的數位系統。在實際應用中，這些基本邏輯閘會被組合來實現各種數位功能，如加法器、計數器等。