TimeQuest Timing Analyzer report for Project2
Sun Oct 25 14:16:49 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'
 13. Slow Model Setup: 'Clock10'
 14. Slow Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'
 15. Slow Model Hold: 'Clock10'
 16. Slow Model Minimum Pulse Width: 'Clock10'
 17. Slow Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'
 28. Fast Model Setup: 'Clock10'
 29. Fast Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'
 30. Fast Model Hold: 'Clock10'
 31. Fast Model Minimum Pulse Width: 'Clock10'
 32. Fast Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Multicorner Timing Analysis Summary
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Setup Transfers
 43. Hold Transfers
 44. Report TCCS
 45. Report RSKM
 46. Unconstrained Paths
 47. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Project2                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Timing.sdc    ; OK     ; Sun Oct 25 14:16:48 2015 ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                             ;
+--------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+----------------------------------------+------------------------------------------+
; Clock Name                           ; Type      ; Period  ; Frequency ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                 ; Targets                                  ;
+--------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+----------------------------------------+------------------------------------------+
; Clock10                              ; Base      ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                        ; { CLOCK_50 }                             ;
; PLL_inst|altpll_component|pll|clk[0] ; Generated ; 500.000 ; 2.0 MHz   ; 0.000 ; 250.000 ; 50.00      ; 5         ; 1           ;       ;        ;           ;            ; false    ; Clock10 ; PLL_inst|altpll_component|pll|inclk[0] ; { PLL_inst|altpll_component|pll|clk[0] } ;
+--------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+----------------------------------------+------------------------------------------+


+---------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                   ;
+-----------+-----------------+--------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                           ; Note ;
+-----------+-----------------+--------------------------------------+------+
; 59.26 MHz ; 59.26 MHz       ; PLL_inst|altpll_component|pll|clk[0] ;      ;
+-----------+-----------------+--------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------+
; Slow Model Setup Summary                                       ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 191.823 ; 0.000         ;
; Clock10                              ; 195.300 ; 0.000         ;
+--------------------------------------+---------+---------------+


+--------------------------------------------------------------+
; Slow Model Hold Summary                                      ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 0.876 ; 0.000         ;
; Clock10                              ; 3.196 ; 0.000         ;
+--------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                         ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; Clock10                              ; 50.000  ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 247.436 ; 0.000         ;
+--------------------------------------+---------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                            ;
+---------+-----------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                 ; To Node                                                                                                ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 191.823 ; KEY[1]                                                                                                    ; DataMemory:datamem|key_reg[1]                                                                          ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 8.322      ;
; 193.088 ; KEY[3]                                                                                                    ; DataMemory:datamem|key_reg[3]                                                                          ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 7.057      ;
; 193.170 ; KEY[0]                                                                                                    ; DataMemory:datamem|key_reg[0]                                                                          ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 6.975      ;
; 193.275 ; KEY[2]                                                                                                    ; DataMemory:datamem|key_reg[2]                                                                          ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 6.870      ;
; 196.863 ; SW[8]                                                                                                     ; DataMemory:datamem|sw_reg[8]                                                                           ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 3.282      ;
; 196.871 ; SW[5]                                                                                                     ; DataMemory:datamem|sw_reg[5]                                                                           ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 3.274      ;
; 196.948 ; SW[9]                                                                                                     ; DataMemory:datamem|sw_reg[9]                                                                           ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 3.195      ;
; 196.949 ; SW[3]                                                                                                     ; DataMemory:datamem|sw_reg[3]                                                                           ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.111      ; 3.200      ;
; 196.975 ; SW[6]                                                                                                     ; DataMemory:datamem|sw_reg[6]                                                                           ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.102      ; 3.165      ;
; 197.012 ; SW[4]                                                                                                     ; DataMemory:datamem|sw_reg[4]                                                                           ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.103      ; 3.129      ;
; 197.441 ; SW[7]                                                                                                     ; DataMemory:datamem|sw_reg[7]                                                                           ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.102      ; 2.699      ;
; 197.541 ; SW[1]                                                                                                     ; DataMemory:datamem|sw_reg[1]                                                                           ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.111      ; 2.608      ;
; 197.541 ; SW[2]                                                                                                     ; DataMemory:datamem|sw_reg[2]                                                                           ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.111      ; 2.608      ;
; 197.542 ; SW[0]                                                                                                     ; DataMemory:datamem|sw_reg[0]                                                                           ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.111      ; 2.607      ;
; 241.562 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_we_reg         ; DPRF:dprf|Register:reg7|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.071     ; 8.405      ;
; 241.562 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg0   ; DPRF:dprf|Register:reg7|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.071     ; 8.405      ;
; 241.562 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg1   ; DPRF:dprf|Register:reg7|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.071     ; 8.405      ;
; 241.562 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg2   ; DPRF:dprf|Register:reg7|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.071     ; 8.405      ;
; 241.562 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg3   ; DPRF:dprf|Register:reg7|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.071     ; 8.405      ;
; 241.562 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg4   ; DPRF:dprf|Register:reg7|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.071     ; 8.405      ;
; 241.562 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg5   ; DPRF:dprf|Register:reg7|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.071     ; 8.405      ;
; 241.562 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg6   ; DPRF:dprf|Register:reg7|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.071     ; 8.405      ;
; 241.562 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg7   ; DPRF:dprf|Register:reg7|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.071     ; 8.405      ;
; 241.562 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg8   ; DPRF:dprf|Register:reg7|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.071     ; 8.405      ;
; 241.562 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg9   ; DPRF:dprf|Register:reg7|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.071     ; 8.405      ;
; 241.562 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg10  ; DPRF:dprf|Register:reg7|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.071     ; 8.405      ;
; 241.564 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_we_reg         ; DPRF:dprf|Register:reg5|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.071     ; 8.403      ;
; 241.564 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg0   ; DPRF:dprf|Register:reg5|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.071     ; 8.403      ;
; 241.564 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg1   ; DPRF:dprf|Register:reg5|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.071     ; 8.403      ;
; 241.564 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg2   ; DPRF:dprf|Register:reg5|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.071     ; 8.403      ;
; 241.564 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg3   ; DPRF:dprf|Register:reg5|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.071     ; 8.403      ;
; 241.564 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg4   ; DPRF:dprf|Register:reg5|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.071     ; 8.403      ;
; 241.564 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg5   ; DPRF:dprf|Register:reg5|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.071     ; 8.403      ;
; 241.564 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg6   ; DPRF:dprf|Register:reg5|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.071     ; 8.403      ;
; 241.564 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg7   ; DPRF:dprf|Register:reg5|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.071     ; 8.403      ;
; 241.564 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg8   ; DPRF:dprf|Register:reg5|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.071     ; 8.403      ;
; 241.564 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg9   ; DPRF:dprf|Register:reg5|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.071     ; 8.403      ;
; 241.564 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg10  ; DPRF:dprf|Register:reg5|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.071     ; 8.403      ;
; 241.700 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_we_reg        ; DPRF:dprf|Register:reg3|dataOut[25]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.261      ;
; 241.700 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg0  ; DPRF:dprf|Register:reg3|dataOut[25]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.261      ;
; 241.700 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg1  ; DPRF:dprf|Register:reg3|dataOut[25]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.261      ;
; 241.700 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg2  ; DPRF:dprf|Register:reg3|dataOut[25]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.261      ;
; 241.700 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg3  ; DPRF:dprf|Register:reg3|dataOut[25]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.261      ;
; 241.700 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg4  ; DPRF:dprf|Register:reg3|dataOut[25]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.261      ;
; 241.700 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg5  ; DPRF:dprf|Register:reg3|dataOut[25]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.261      ;
; 241.700 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg6  ; DPRF:dprf|Register:reg3|dataOut[25]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.261      ;
; 241.700 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg7  ; DPRF:dprf|Register:reg3|dataOut[25]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.261      ;
; 241.700 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg8  ; DPRF:dprf|Register:reg3|dataOut[25]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.261      ;
; 241.700 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg9  ; DPRF:dprf|Register:reg3|dataOut[25]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.261      ;
; 241.700 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg10 ; DPRF:dprf|Register:reg3|dataOut[25]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.261      ;
; 241.702 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_we_reg        ; DPRF:dprf|Register:reg11|dataOut[25]                                                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.259      ;
; 241.702 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg0  ; DPRF:dprf|Register:reg11|dataOut[25]                                                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.259      ;
; 241.702 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg1  ; DPRF:dprf|Register:reg11|dataOut[25]                                                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.259      ;
; 241.702 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg2  ; DPRF:dprf|Register:reg11|dataOut[25]                                                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.259      ;
; 241.702 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg3  ; DPRF:dprf|Register:reg11|dataOut[25]                                                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.259      ;
; 241.702 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg4  ; DPRF:dprf|Register:reg11|dataOut[25]                                                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.259      ;
; 241.702 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg5  ; DPRF:dprf|Register:reg11|dataOut[25]                                                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.259      ;
; 241.702 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg6  ; DPRF:dprf|Register:reg11|dataOut[25]                                                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.259      ;
; 241.702 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg7  ; DPRF:dprf|Register:reg11|dataOut[25]                                                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.259      ;
; 241.702 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg8  ; DPRF:dprf|Register:reg11|dataOut[25]                                                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.259      ;
; 241.702 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg9  ; DPRF:dprf|Register:reg11|dataOut[25]                                                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.259      ;
; 241.702 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg10 ; DPRF:dprf|Register:reg11|dataOut[25]                                                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.259      ;
; 241.785 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a22~porta_we_reg        ; DPRF:dprf|Register:reg9|dataOut[22]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.075     ; 8.178      ;
; 241.785 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a22~porta_address_reg0  ; DPRF:dprf|Register:reg9|dataOut[22]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.075     ; 8.178      ;
; 241.785 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a22~porta_address_reg1  ; DPRF:dprf|Register:reg9|dataOut[22]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.075     ; 8.178      ;
; 241.785 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a22~porta_address_reg2  ; DPRF:dprf|Register:reg9|dataOut[22]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.075     ; 8.178      ;
; 241.785 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a22~porta_address_reg3  ; DPRF:dprf|Register:reg9|dataOut[22]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.075     ; 8.178      ;
; 241.785 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a22~porta_address_reg4  ; DPRF:dprf|Register:reg9|dataOut[22]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.075     ; 8.178      ;
; 241.785 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a22~porta_address_reg5  ; DPRF:dprf|Register:reg9|dataOut[22]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.075     ; 8.178      ;
; 241.785 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a22~porta_address_reg6  ; DPRF:dprf|Register:reg9|dataOut[22]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.075     ; 8.178      ;
; 241.785 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a22~porta_address_reg7  ; DPRF:dprf|Register:reg9|dataOut[22]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.075     ; 8.178      ;
; 241.785 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a22~porta_address_reg8  ; DPRF:dprf|Register:reg9|dataOut[22]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.075     ; 8.178      ;
; 241.785 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a22~porta_address_reg9  ; DPRF:dprf|Register:reg9|dataOut[22]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.075     ; 8.178      ;
; 241.785 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a22~porta_address_reg10 ; DPRF:dprf|Register:reg9|dataOut[22]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.075     ; 8.178      ;
; 241.810 ; Controller:controller|selRegRead2[0]                                                                      ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a4~porta_datain_reg0 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.078      ; 8.228      ;
; 241.812 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_we_reg         ; DPRF:dprf|Register:reg9|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.079     ; 8.147      ;
; 241.812 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_we_reg         ; DPRF:dprf|Register:reg13|dataOut[7]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.079     ; 8.147      ;
; 241.812 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg0   ; DPRF:dprf|Register:reg9|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.079     ; 8.147      ;
; 241.812 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg1   ; DPRF:dprf|Register:reg9|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.079     ; 8.147      ;
; 241.812 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg2   ; DPRF:dprf|Register:reg9|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.079     ; 8.147      ;
; 241.812 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg3   ; DPRF:dprf|Register:reg9|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.079     ; 8.147      ;
; 241.812 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg4   ; DPRF:dprf|Register:reg9|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.079     ; 8.147      ;
; 241.812 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg5   ; DPRF:dprf|Register:reg9|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.079     ; 8.147      ;
; 241.812 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg6   ; DPRF:dprf|Register:reg9|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.079     ; 8.147      ;
; 241.812 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg7   ; DPRF:dprf|Register:reg9|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.079     ; 8.147      ;
; 241.812 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg8   ; DPRF:dprf|Register:reg9|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.079     ; 8.147      ;
; 241.812 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg9   ; DPRF:dprf|Register:reg9|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.079     ; 8.147      ;
; 241.812 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg10  ; DPRF:dprf|Register:reg9|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.079     ; 8.147      ;
; 241.812 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg0   ; DPRF:dprf|Register:reg13|dataOut[7]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.079     ; 8.147      ;
; 241.812 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg1   ; DPRF:dprf|Register:reg13|dataOut[7]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.079     ; 8.147      ;
; 241.812 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg2   ; DPRF:dprf|Register:reg13|dataOut[7]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.079     ; 8.147      ;
; 241.812 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg3   ; DPRF:dprf|Register:reg13|dataOut[7]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.079     ; 8.147      ;
; 241.812 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg4   ; DPRF:dprf|Register:reg13|dataOut[7]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.079     ; 8.147      ;
; 241.812 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg5   ; DPRF:dprf|Register:reg13|dataOut[7]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.079     ; 8.147      ;
; 241.812 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg6   ; DPRF:dprf|Register:reg13|dataOut[7]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.079     ; 8.147      ;
; 241.812 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg7   ; DPRF:dprf|Register:reg13|dataOut[7]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.079     ; 8.147      ;
; 241.812 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg8   ; DPRF:dprf|Register:reg13|dataOut[7]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.079     ; 8.147      ;
; 241.812 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg9   ; DPRF:dprf|Register:reg13|dataOut[7]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.079     ; 8.147      ;
; 241.812 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg10  ; DPRF:dprf|Register:reg13|dataOut[7]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.079     ; 8.147      ;
; 241.820 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_we_reg         ; DPRF:dprf|Register:reg2|dataOut[7]                                                                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.146      ;
+---------+-----------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock10'                                                                                                                       ;
+---------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; 195.300 ; SevenSeg:hex3|dOut[2]~2_OTERM5  ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.605      ;
; 195.315 ; SevenSeg:hex3|dOut[1]~1_OTERM3  ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.590      ;
; 195.490 ; SevenSeg:hex3|dOut[6]~6_OTERM13 ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.415      ;
; 195.519 ; SevenSeg:hex3|dOut[0]~0_OTERM1  ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.386      ;
; 195.833 ; SevenSeg:hex3|dOut[5]~5_OTERM11 ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.072      ;
; 195.835 ; SevenSeg:hex2|dOut[2]~2_OTERM19 ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.090     ; 4.075      ;
; 195.838 ; SevenSeg:hex0|dOut[5]~5_OTERM53 ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.067      ;
; 195.840 ; SevenSeg:hex0|dOut[3]~3_OTERM49 ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.065      ;
; 195.841 ; SevenSeg:hex2|dOut[3]~3_OTERM21 ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.090     ; 4.069      ;
; 195.843 ; SevenSeg:hex0|dOut[4]~4_OTERM51 ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.062      ;
; 195.845 ; SevenSeg:hex0|dOut[6]~6_OTERM55 ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.060      ;
; 195.846 ; SevenSeg:hex1|dOut[6]~6_OTERM41 ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.090     ; 4.064      ;
; 195.846 ; SevenSeg:hex2|dOut[4]~4_OTERM23 ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.090     ; 4.064      ;
; 195.847 ; SevenSeg:hex2|dOut[5]~5_OTERM25 ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.090     ; 4.063      ;
; 195.847 ; SevenSeg:hex2|dOut[6]~6_OTERM27 ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.090     ; 4.063      ;
; 195.851 ; SevenSeg:hex1|dOut[0]~0_OTERM29 ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.090     ; 4.059      ;
; 195.853 ; SevenSeg:hex1|dOut[5]~5_OTERM39 ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.090     ; 4.057      ;
; 195.861 ; SevenSeg:hex2|dOut[1]~1_OTERM17 ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.090     ; 4.049      ;
; 195.868 ; SevenSeg:hex0|dOut[2]~2_OTERM47 ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.037      ;
; 195.882 ; SevenSeg:hex3|dOut[4]~4_OTERM9  ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.023      ;
; 195.889 ; SevenSeg:hex2|dOut[0]~0_OTERM15 ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.090     ; 4.021      ;
; 196.198 ; SevenSeg:hex0|dOut[1]~1_OTERM45 ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 3.707      ;
; 196.209 ; SevenSeg:hex1|dOut[4]~4_OTERM37 ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.090     ; 3.701      ;
; 196.216 ; SevenSeg:hex3|dOut[3]~3_OTERM7  ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 3.689      ;
; 196.221 ; SevenSeg:hex1|dOut[3]~3_OTERM35 ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.090     ; 3.689      ;
; 196.228 ; SevenSeg:hex1|dOut[2]~2_OTERM33 ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.090     ; 3.682      ;
; 196.231 ; SevenSeg:hex1|dOut[1]~1_OTERM31 ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.090     ; 3.679      ;
; 196.234 ; SevenSeg:hex0|dOut[0]~0_OTERM43 ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 3.671      ;
; 196.750 ; DataMemory:datamem|ledg[5]      ; LEDG[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.069      ; 3.319      ;
; 196.750 ; DataMemory:datamem|ledg[6]      ; LEDG[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.079      ; 3.329      ;
; 196.750 ; DataMemory:datamem|ledg[7]      ; LEDG[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.079      ; 3.329      ;
; 196.754 ; DataMemory:datamem|ledg[4]      ; LEDG[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.073      ; 3.319      ;
; 196.754 ; DataMemory:datamem|ledr[3]      ; LEDR[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.063      ; 3.309      ;
; 196.764 ; DataMemory:datamem|ledr[5]      ; LEDR[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.063      ; 3.299      ;
; 196.764 ; DataMemory:datamem|ledr[6]      ; LEDR[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.063      ; 3.299      ;
; 196.770 ; DataMemory:datamem|ledg[3]      ; LEDG[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.079      ; 3.309      ;
; 196.770 ; DataMemory:datamem|ledr[2]      ; LEDR[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.069      ; 3.299      ;
; 196.771 ; DataMemory:datamem|ledr[0]      ; LEDR[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.070      ; 3.299      ;
; 196.776 ; DataMemory:datamem|ledr[4]      ; LEDR[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.065      ; 3.289      ;
; 196.776 ; DataMemory:datamem|ledr[7]      ; LEDR[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.065      ; 3.289      ;
; 196.779 ; DataMemory:datamem|ledg[0]      ; LEDG[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.088      ; 3.309      ;
; 196.779 ; DataMemory:datamem|ledg[1]      ; LEDG[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.088      ; 3.309      ;
; 196.779 ; DataMemory:datamem|ledg[2]      ; LEDG[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.088      ; 3.309      ;
; 196.790 ; DataMemory:datamem|ledr[1]      ; LEDR[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.079      ; 3.289      ;
; 196.800 ; DataMemory:datamem|ledr[8]      ; LEDR[8] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.079      ; 3.279      ;
; 196.804 ; DataMemory:datamem|ledr[9]      ; LEDR[9] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.073      ; 3.269      ;
+---------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                 ;
+-------+-----------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                              ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.876 ; Controller:controller|immSign[10] ; Register:pc|dataOut[12]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.163      ;
; 1.162 ; DataMemory:datamem|sw_reg[0]      ; DPRF:dprf|Register:reg12|dataOut[0]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; Register:pc|dataOut[9]            ; Controller:controller|pcNext[9]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.468      ;
; 1.193 ; Register:pc|dataOut[11]           ; Controller:controller|pcNext[11]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.479      ;
; 1.195 ; Register:pc|dataOut[10]           ; Controller:controller|pcNext[10]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.481      ;
; 1.211 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[5]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.497      ;
; 1.225 ; Register:pc|dataOut[4]            ; Controller:controller|pcNext[4]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.511      ;
; 1.234 ; Register:pc|dataOut[7]            ; Controller:controller|pcNext[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.520      ;
; 1.239 ; Register:pc|dataOut[5]            ; Controller:controller|selALUop[3]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.524      ;
; 1.241 ; Register:pc|dataOut[8]            ; Controller:controller|pcNext[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.527      ;
; 1.247 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[3]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.533      ;
; 1.249 ; Register:pc|dataOut[12]           ; Controller:controller|pcNext[12]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.535      ;
; 1.286 ; Register:pc|dataOut[4]            ; Controller:controller|immSign[10]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.571      ;
; 1.291 ; Register:pc|dataOut[4]            ; Controller:controller|immSign[13]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.576      ;
; 1.342 ; Register:pc|dataOut[7]            ; Controller:controller|immSign[11]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.627      ;
; 1.385 ; Register:pc|dataOut[11]           ; Controller:controller|immSign[11]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.670      ;
; 1.403 ; Register:pc|dataOut[6]            ; Controller:controller|selRegWrite[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.688      ;
; 1.437 ; Register:pc|dataOut[12]           ; Controller:controller|immSign[11]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.722      ;
; 1.489 ; Register:pc|dataOut[10]           ; Controller:controller|immSign[11]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.774      ;
; 1.499 ; Register:pc|dataOut[3]            ; Controller:controller|pcNext[3]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.785      ;
; 1.510 ; Register:pc|dataOut[4]            ; Controller:controller|immSign[14]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.799      ;
; 1.553 ; DataMemory:datamem|sw_reg[1]      ; DPRF:dprf|Register:reg6|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.839      ;
; 1.615 ; Register:pc|dataOut[9]            ; Controller:controller|pcNext[10]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.901      ;
; 1.624 ; Register:pc|dataOut[9]            ; Controller:controller|immSign[11]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.909      ;
; 1.625 ; Register:pc|dataOut[11]           ; Controller:controller|pcNext[12]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.911      ;
; 1.643 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[6]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.929      ;
; 1.643 ; Register:pc|dataOut[8]            ; Controller:controller|immSign[11]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.928      ;
; 1.657 ; Register:pc|dataOut[4]            ; Controller:controller|pcNext[5]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.943      ;
; 1.667 ; Register:pc|dataOut[7]            ; Controller:controller|pcNext[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.953      ;
; 1.674 ; Register:pc|dataOut[8]            ; Controller:controller|pcNext[9]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.960      ;
; 1.678 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[4]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.964      ;
; 1.683 ; Controller:controller|immSign[11] ; Register:pc|dataOut[7]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.970      ;
; 1.686 ; Register:pc|dataOut[4]            ; Controller:controller|selRegRead2[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.971      ;
; 1.687 ; Controller:controller|immSign[11] ; Register:pc|dataOut[11]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.974      ;
; 1.690 ; Controller:controller|immSign[11] ; Register:pc|dataOut[10]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.977      ;
; 1.713 ; Register:pc|dataOut[6]            ; Controller:controller|selRegRead2[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 2.002      ;
; 1.720 ; Register:pc|dataOut[3]            ; Controller:controller|immSign[3]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 2.015      ;
; 1.723 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.009      ;
; 1.728 ; Register:pc|dataOut[11]           ; Controller:controller|selRegWrite[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.008     ; 2.006      ;
; 1.728 ; Register:pc|dataOut[10]           ; Controller:controller|pcNext[11]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.014      ;
; 1.737 ; Register:pc|dataOut[4]            ; Controller:controller|pcNext[6]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.023      ;
; 1.747 ; Register:pc|dataOut[7]            ; Controller:controller|pcNext[9]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.033      ;
; 1.754 ; Register:pc|dataOut[3]            ; Controller:controller|immSign[10]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.039      ;
; 1.754 ; Register:pc|dataOut[8]            ; Controller:controller|pcNext[10]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.040      ;
; 1.758 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[5]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.044      ;
; 1.758 ; Controller:controller|pcNext[7]   ; Register:pc|dataOut[7]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.044      ;
; 1.769 ; Register:pc|dataOut[6]            ; Controller:controller|selRegWrite[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.008     ; 2.047      ;
; 1.780 ; DataMemory:datamem|sw_reg[0]      ; DPRF:dprf|Register:reg11|dataOut[0]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.066      ;
; 1.783 ; Register:pc|dataOut[6]            ; Controller:controller|pcNext[6]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.069      ;
; 1.789 ; Register:pc|dataOut[9]            ; Controller:controller|pcNext[11]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.075      ;
; 1.803 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.089      ;
; 1.808 ; Register:pc|dataOut[10]           ; Controller:controller|pcNext[12]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.094      ;
; 1.817 ; Register:pc|dataOut[4]            ; Controller:controller|pcNext[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.103      ;
; 1.822 ; Controller:controller|pcNext[10]  ; Register:pc|dataOut[10]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.108      ;
; 1.827 ; Register:pc|dataOut[7]            ; Controller:controller|pcNext[10]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.113      ;
; 1.838 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[6]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.124      ;
; 1.849 ; Register:pc|dataOut[3]            ; Controller:controller|memToReg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.134      ;
; 1.852 ; Register:pc|dataOut[3]            ; Controller:controller|enableMemWrite ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.137      ;
; 1.865 ; Register:pc|dataOut[12]           ; Controller:controller|selRegWrite[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.008     ; 2.143      ;
; 1.869 ; Register:pc|dataOut[9]            ; Controller:controller|pcNext[12]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.155      ;
; 1.883 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[9]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.169      ;
; 1.887 ; Register:pc|dataOut[4]            ; Controller:controller|immSign[4]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 2.177      ;
; 1.889 ; Register:pc|dataOut[4]            ; Controller:controller|immSign[7]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 2.179      ;
; 1.893 ; Register:pc|dataOut[6]            ; Controller:controller|immSign[6]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 2.183      ;
; 1.897 ; Register:pc|dataOut[4]            ; Controller:controller|pcNext[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.183      ;
; 1.904 ; Register:pc|dataOut[4]            ; Controller:controller|immSign[2]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 2.194      ;
; 1.918 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.204      ;
; 1.928 ; Register:pc|dataOut[8]            ; Controller:controller|pcNext[11]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.214      ;
; 1.930 ; Register:pc|dataOut[5]            ; Controller:controller|selRegWrite[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.215      ;
; 1.931 ; Register:pc|dataOut[3]            ; Controller:controller|pcNext[4]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.217      ;
; 1.957 ; Register:pc|dataOut[5]            ; Controller:controller|immSign[10]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.242      ;
; 1.963 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[10]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.249      ;
; 1.977 ; Register:pc|dataOut[4]            ; Controller:controller|pcNext[9]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.263      ;
; 1.998 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.284      ;
; 2.001 ; Register:pc|dataOut[7]            ; Controller:controller|pcNext[11]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.287      ;
; 2.007 ; Controller:controller|memToReg    ; DPRF:dprf|Register:reg12|dataOut[29] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 2.302      ;
; 2.007 ; Controller:controller|memToReg    ; DPRF:dprf|Register:reg4|dataOut[29]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 2.302      ;
; 2.008 ; Register:pc|dataOut[8]            ; Controller:controller|pcNext[12]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.294      ;
; 2.010 ; DataMemory:datamem|sw_reg[1]      ; DPRF:dprf|Register:reg10|dataOut[1]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.296      ;
; 2.011 ; Register:pc|dataOut[3]            ; Controller:controller|pcNext[5]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.297      ;
; 2.012 ; Controller:controller|pcNext[12]  ; Register:pc|dataOut[12]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.298      ;
; 2.013 ; Controller:controller|aluSrcIsReg ; ALU:alu|out[19]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.301      ;
; 2.018 ; Register:pc|dataOut[3]            ; Controller:controller|immSign[6]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 2.308      ;
; 2.021 ; Controller:controller|memToReg    ; DPRF:dprf|Register:reg15|dataOut[5]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.011      ; 2.318      ;
; 2.021 ; Register:pc|dataOut[6]            ; Controller:controller|immSign[4]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 2.311      ;
; 2.021 ; Register:pc|dataOut[6]            ; Controller:controller|immSign[7]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 2.311      ;
; 2.024 ; Controller:controller|memToReg    ; DPRF:dprf|Register:reg14|dataOut[5]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.011      ; 2.321      ;
; 2.025 ; Register:pc|dataOut[6]            ; Controller:controller|selALUop[2]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 2.320      ;
; 2.032 ; Register:pc|dataOut[6]            ; Controller:controller|selRegRead1[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 2.321      ;
; 2.034 ; ALU:alu|out[14]                   ; DPRF:dprf|Register:reg6|dataOut[14]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 2.324      ;
; 2.036 ; Register:pc|dataOut[6]            ; Controller:controller|immSign[0]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 2.331      ;
; 2.036 ; Register:pc|dataOut[6]            ; Controller:controller|immSign[2]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 2.326      ;
; 2.037 ; Register:pc|dataOut[6]            ; Controller:controller|immSign[3]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 2.332      ;
; 2.038 ; Controller:controller|pcNext[2]   ; Register:pc|dataOut[2]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 2.321      ;
; 2.038 ; Register:pc|dataOut[6]            ; Controller:controller|selALUop[0]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 2.333      ;
; 2.043 ; Controller:controller|pcNext[11]  ; Register:pc|dataOut[11]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.329      ;
; 2.046 ; Register:pc|dataOut[5]            ; Controller:controller|immSign[7]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 2.336      ;
; 2.048 ; DataMemory:datamem|sw_reg[1]      ; DPRF:dprf|Register:reg15|dataOut[1]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 2.332      ;
; 2.048 ; Controller:controller|pcNext[3]   ; Register:pc|dataOut[3]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.334      ;
; 2.049 ; Register:pc|dataOut[5]            ; Controller:controller|immSign[4]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 2.339      ;
+-------+-----------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock10'                                                                                                                      ;
+-------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; 3.196 ; DataMemory:datamem|ledr[9]      ; LEDR[9] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.073      ; 3.269      ;
; 3.200 ; DataMemory:datamem|ledr[8]      ; LEDR[8] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.079      ; 3.279      ;
; 3.210 ; DataMemory:datamem|ledr[1]      ; LEDR[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.079      ; 3.289      ;
; 3.221 ; DataMemory:datamem|ledg[0]      ; LEDG[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.088      ; 3.309      ;
; 3.221 ; DataMemory:datamem|ledg[1]      ; LEDG[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.088      ; 3.309      ;
; 3.221 ; DataMemory:datamem|ledg[2]      ; LEDG[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.088      ; 3.309      ;
; 3.224 ; DataMemory:datamem|ledr[4]      ; LEDR[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.065      ; 3.289      ;
; 3.224 ; DataMemory:datamem|ledr[7]      ; LEDR[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.065      ; 3.289      ;
; 3.229 ; DataMemory:datamem|ledr[0]      ; LEDR[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.070      ; 3.299      ;
; 3.230 ; DataMemory:datamem|ledg[3]      ; LEDG[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.079      ; 3.309      ;
; 3.230 ; DataMemory:datamem|ledr[2]      ; LEDR[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.069      ; 3.299      ;
; 3.236 ; DataMemory:datamem|ledr[5]      ; LEDR[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.063      ; 3.299      ;
; 3.236 ; DataMemory:datamem|ledr[6]      ; LEDR[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.063      ; 3.299      ;
; 3.246 ; DataMemory:datamem|ledg[4]      ; LEDG[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.073      ; 3.319      ;
; 3.246 ; DataMemory:datamem|ledr[3]      ; LEDR[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.063      ; 3.309      ;
; 3.250 ; DataMemory:datamem|ledg[5]      ; LEDG[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.069      ; 3.319      ;
; 3.250 ; DataMemory:datamem|ledg[6]      ; LEDG[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.079      ; 3.329      ;
; 3.250 ; DataMemory:datamem|ledg[7]      ; LEDG[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.079      ; 3.329      ;
; 3.766 ; SevenSeg:hex0|dOut[0]~0_OTERM43 ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 3.671      ;
; 3.769 ; SevenSeg:hex1|dOut[1]~1_OTERM31 ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.090     ; 3.679      ;
; 3.772 ; SevenSeg:hex1|dOut[2]~2_OTERM33 ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.090     ; 3.682      ;
; 3.779 ; SevenSeg:hex1|dOut[3]~3_OTERM35 ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.090     ; 3.689      ;
; 3.784 ; SevenSeg:hex3|dOut[3]~3_OTERM7  ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 3.689      ;
; 3.791 ; SevenSeg:hex1|dOut[4]~4_OTERM37 ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.090     ; 3.701      ;
; 3.802 ; SevenSeg:hex0|dOut[1]~1_OTERM45 ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 3.707      ;
; 4.111 ; SevenSeg:hex2|dOut[0]~0_OTERM15 ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.090     ; 4.021      ;
; 4.118 ; SevenSeg:hex3|dOut[4]~4_OTERM9  ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.023      ;
; 4.132 ; SevenSeg:hex0|dOut[2]~2_OTERM47 ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.037      ;
; 4.139 ; SevenSeg:hex2|dOut[1]~1_OTERM17 ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.090     ; 4.049      ;
; 4.147 ; SevenSeg:hex1|dOut[5]~5_OTERM39 ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.090     ; 4.057      ;
; 4.149 ; SevenSeg:hex1|dOut[0]~0_OTERM29 ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.090     ; 4.059      ;
; 4.153 ; SevenSeg:hex2|dOut[5]~5_OTERM25 ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.090     ; 4.063      ;
; 4.153 ; SevenSeg:hex2|dOut[6]~6_OTERM27 ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.090     ; 4.063      ;
; 4.154 ; SevenSeg:hex1|dOut[6]~6_OTERM41 ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.090     ; 4.064      ;
; 4.154 ; SevenSeg:hex2|dOut[4]~4_OTERM23 ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.090     ; 4.064      ;
; 4.155 ; SevenSeg:hex0|dOut[6]~6_OTERM55 ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.060      ;
; 4.157 ; SevenSeg:hex0|dOut[4]~4_OTERM51 ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.062      ;
; 4.159 ; SevenSeg:hex2|dOut[3]~3_OTERM21 ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.090     ; 4.069      ;
; 4.160 ; SevenSeg:hex0|dOut[3]~3_OTERM49 ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.065      ;
; 4.162 ; SevenSeg:hex0|dOut[5]~5_OTERM53 ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.067      ;
; 4.165 ; SevenSeg:hex2|dOut[2]~2_OTERM19 ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.090     ; 4.075      ;
; 4.167 ; SevenSeg:hex3|dOut[5]~5_OTERM11 ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.072      ;
; 4.481 ; SevenSeg:hex3|dOut[0]~0_OTERM1  ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.386      ;
; 4.510 ; SevenSeg:hex3|dOut[6]~6_OTERM13 ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.415      ;
; 4.685 ; SevenSeg:hex3|dOut[1]~1_OTERM3  ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.590      ;
; 4.700 ; SevenSeg:hex3|dOut[2]~2_OTERM5  ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.605      ;
+-------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock10'                                                                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; CLOCK_50|combout                       ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; CLOCK_50|combout                       ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 97.369 ; 100.000      ; 2.631          ; Port Rate        ; Clock10 ; Rise       ; CLOCK_50                               ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                     ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                                                                    ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg10  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg10  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg2   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg2   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg3   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg3   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg4   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg4   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg5   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg5   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg6   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg6   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg7   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg7   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg8   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg8   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg9   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg9   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_we_reg         ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_we_reg         ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg3  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg3  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg4  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg4  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg5  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg5  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg6  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg6  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg7  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg7  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg8  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg8  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg9  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg9  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_datain_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_datain_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_we_reg        ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_we_reg        ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a11~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a11~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg3  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg3  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg4  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg4  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg5  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg5  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg6  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg6  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg7  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg7  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg8  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg8  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg9  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg9  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_datain_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_datain_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_datain_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_datain_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_we_reg        ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_we_reg        ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a13~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a13~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a13~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a13~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a13~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a13~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a13~porta_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a13~porta_address_reg2  ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; 8.177 ; 8.177 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; 6.830 ; 6.830 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; 8.177 ; 8.177 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; 6.725 ; 6.725 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; 6.912 ; 6.912 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; 3.137 ; 3.137 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; 2.458 ; 2.458 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; 2.459 ; 2.459 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; 2.459 ; 2.459 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; 3.051 ; 3.051 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; 2.988 ; 2.988 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; 3.129 ; 3.129 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; 3.025 ; 3.025 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; 2.559 ; 2.559 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; 3.137 ; 3.137 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; 3.052 ; 3.052 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; -6.477 ; -6.477 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; -6.582 ; -6.582 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; -7.929 ; -7.929 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; -6.477 ; -6.477 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; -6.664 ; -6.664 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; -2.210 ; -2.210 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; -2.210 ; -2.210 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; -2.211 ; -2.211 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; -2.211 ; -2.211 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; -2.803 ; -2.803 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; -2.740 ; -2.740 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; -2.881 ; -2.881 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; -2.777 ; -2.777 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; -2.311 ; -2.311 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; -2.889 ; -2.889 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; -2.804 ; -2.804 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 4.162 ; 4.162 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 3.766 ; 3.766 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 3.802 ; 3.802 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 4.132 ; 4.132 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 4.160 ; 4.160 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 4.157 ; 4.157 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 4.162 ; 4.162 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 4.155 ; 4.155 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 4.154 ; 4.154 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 4.149 ; 4.149 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 3.769 ; 3.769 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 3.772 ; 3.772 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 3.779 ; 3.779 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 3.791 ; 3.791 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 4.147 ; 4.147 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 4.154 ; 4.154 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 4.165 ; 4.165 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 4.111 ; 4.111 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 4.139 ; 4.139 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 4.165 ; 4.165 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 4.159 ; 4.159 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 4.154 ; 4.154 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 4.153 ; 4.153 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 4.153 ; 4.153 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 4.700 ; 4.700 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 4.481 ; 4.481 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 4.685 ; 4.685 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 4.700 ; 4.700 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 3.784 ; 3.784 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 4.118 ; 4.118 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 4.167 ; 4.167 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 4.510 ; 4.510 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 3.230 ; 3.230 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 3.246 ; 3.246 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 3.246 ; 3.246 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 3.229 ; 3.229 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 3.210 ; 3.210 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 3.230 ; 3.230 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 3.246 ; 3.246 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 3.224 ; 3.224 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 3.236 ; 3.236 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 3.236 ; 3.236 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 3.224 ; 3.224 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 3.200 ; 3.200 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 3.196 ; 3.196 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 3.766 ; 3.766 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 3.766 ; 3.766 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 3.802 ; 3.802 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 4.132 ; 4.132 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 4.160 ; 4.160 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 4.157 ; 4.157 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 4.162 ; 4.162 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 4.155 ; 4.155 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 3.769 ; 3.769 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 4.149 ; 4.149 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 3.769 ; 3.769 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 3.772 ; 3.772 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 3.779 ; 3.779 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 3.791 ; 3.791 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 4.147 ; 4.147 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 4.154 ; 4.154 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 4.111 ; 4.111 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 4.111 ; 4.111 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 4.139 ; 4.139 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 4.165 ; 4.165 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 4.159 ; 4.159 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 4.154 ; 4.154 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 4.153 ; 4.153 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 4.153 ; 4.153 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 3.784 ; 3.784 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 4.481 ; 4.481 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 4.685 ; 4.685 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 4.700 ; 4.700 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 3.784 ; 3.784 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 4.118 ; 4.118 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 4.167 ; 4.167 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 4.510 ; 4.510 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 3.230 ; 3.230 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 3.246 ; 3.246 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 3.196 ; 3.196 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 3.229 ; 3.229 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 3.210 ; 3.210 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 3.230 ; 3.230 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 3.246 ; 3.246 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 3.224 ; 3.224 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 3.236 ; 3.236 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 3.236 ; 3.236 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 3.224 ; 3.224 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 3.200 ; 3.200 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 3.196 ; 3.196 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------+
; Fast Model Setup Summary                                       ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 195.571 ; 0.000         ;
; Clock10                              ; 198.034 ; 0.000         ;
+--------------------------------------+---------+---------------+


+--------------------------------------------------------------+
; Fast Model Hold Summary                                      ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 0.335 ; 0.000         ;
; Clock10                              ; 1.226 ; 0.000         ;
+--------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                         ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; Clock10                              ; 50.000  ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 247.873 ; 0.000         ;
+--------------------------------------+---------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                          ;
+---------+-----------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                 ; To Node                              ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 195.571 ; KEY[1]                                                                                                    ; DataMemory:datamem|key_reg[1]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.262     ; 4.199      ;
; 196.036 ; KEY[3]                                                                                                    ; DataMemory:datamem|key_reg[3]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.262     ; 3.734      ;
; 196.081 ; KEY[2]                                                                                                    ; DataMemory:datamem|key_reg[2]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.262     ; 3.689      ;
; 196.085 ; KEY[0]                                                                                                    ; DataMemory:datamem|key_reg[0]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.262     ; 3.685      ;
; 198.233 ; SW[8]                                                                                                     ; DataMemory:datamem|sw_reg[8]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.262     ; 1.537      ;
; 198.264 ; SW[3]                                                                                                     ; DataMemory:datamem|sw_reg[3]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.259     ; 1.509      ;
; 198.284 ; SW[9]                                                                                                     ; DataMemory:datamem|sw_reg[9]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.264     ; 1.484      ;
; 198.297 ; SW[5]                                                                                                     ; DataMemory:datamem|sw_reg[5]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.262     ; 1.473      ;
; 198.314 ; SW[6]                                                                                                     ; DataMemory:datamem|sw_reg[6]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.265     ; 1.453      ;
; 198.334 ; SW[4]                                                                                                     ; DataMemory:datamem|sw_reg[4]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.266     ; 1.432      ;
; 198.506 ; SW[7]                                                                                                     ; DataMemory:datamem|sw_reg[7]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.265     ; 1.261      ;
; 198.562 ; SW[2]                                                                                                     ; DataMemory:datamem|sw_reg[2]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.259     ; 1.211      ;
; 198.566 ; SW[1]                                                                                                     ; DataMemory:datamem|sw_reg[1]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.259     ; 1.207      ;
; 198.566 ; SW[0]                                                                                                     ; DataMemory:datamem|sw_reg[0]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.259     ; 1.207      ;
; 246.107 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_we_reg         ; DPRF:dprf|Register:reg7|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.863      ;
; 246.107 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg0   ; DPRF:dprf|Register:reg7|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.863      ;
; 246.107 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg1   ; DPRF:dprf|Register:reg7|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.863      ;
; 246.107 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg2   ; DPRF:dprf|Register:reg7|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.863      ;
; 246.107 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg3   ; DPRF:dprf|Register:reg7|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.863      ;
; 246.107 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg4   ; DPRF:dprf|Register:reg7|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.863      ;
; 246.107 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg5   ; DPRF:dprf|Register:reg7|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.863      ;
; 246.107 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg6   ; DPRF:dprf|Register:reg7|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.863      ;
; 246.107 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg7   ; DPRF:dprf|Register:reg7|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.863      ;
; 246.107 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg8   ; DPRF:dprf|Register:reg7|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.863      ;
; 246.107 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg9   ; DPRF:dprf|Register:reg7|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.863      ;
; 246.107 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg10  ; DPRF:dprf|Register:reg7|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.863      ;
; 246.108 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_we_reg         ; DPRF:dprf|Register:reg5|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.862      ;
; 246.108 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg0   ; DPRF:dprf|Register:reg5|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.862      ;
; 246.108 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg1   ; DPRF:dprf|Register:reg5|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.862      ;
; 246.108 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg2   ; DPRF:dprf|Register:reg5|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.862      ;
; 246.108 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg3   ; DPRF:dprf|Register:reg5|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.862      ;
; 246.108 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg4   ; DPRF:dprf|Register:reg5|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.862      ;
; 246.108 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg5   ; DPRF:dprf|Register:reg5|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.862      ;
; 246.108 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg6   ; DPRF:dprf|Register:reg5|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.862      ;
; 246.108 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg7   ; DPRF:dprf|Register:reg5|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.862      ;
; 246.108 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg8   ; DPRF:dprf|Register:reg5|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.862      ;
; 246.108 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg9   ; DPRF:dprf|Register:reg5|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.862      ;
; 246.108 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg10  ; DPRF:dprf|Register:reg5|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.862      ;
; 246.143 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_we_reg        ; DPRF:dprf|Register:reg3|dataOut[25]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.824      ;
; 246.143 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg0  ; DPRF:dprf|Register:reg3|dataOut[25]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.824      ;
; 246.143 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg1  ; DPRF:dprf|Register:reg3|dataOut[25]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.824      ;
; 246.143 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg2  ; DPRF:dprf|Register:reg3|dataOut[25]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.824      ;
; 246.143 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg3  ; DPRF:dprf|Register:reg3|dataOut[25]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.824      ;
; 246.143 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg4  ; DPRF:dprf|Register:reg3|dataOut[25]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.824      ;
; 246.143 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg5  ; DPRF:dprf|Register:reg3|dataOut[25]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.824      ;
; 246.143 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg6  ; DPRF:dprf|Register:reg3|dataOut[25]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.824      ;
; 246.143 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg7  ; DPRF:dprf|Register:reg3|dataOut[25]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.824      ;
; 246.143 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg8  ; DPRF:dprf|Register:reg3|dataOut[25]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.824      ;
; 246.143 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg9  ; DPRF:dprf|Register:reg3|dataOut[25]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.824      ;
; 246.143 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg10 ; DPRF:dprf|Register:reg3|dataOut[25]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.824      ;
; 246.145 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_we_reg        ; DPRF:dprf|Register:reg11|dataOut[25] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.822      ;
; 246.145 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg0  ; DPRF:dprf|Register:reg11|dataOut[25] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.822      ;
; 246.145 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg1  ; DPRF:dprf|Register:reg11|dataOut[25] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.822      ;
; 246.145 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg2  ; DPRF:dprf|Register:reg11|dataOut[25] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.822      ;
; 246.145 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg3  ; DPRF:dprf|Register:reg11|dataOut[25] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.822      ;
; 246.145 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg4  ; DPRF:dprf|Register:reg11|dataOut[25] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.822      ;
; 246.145 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg5  ; DPRF:dprf|Register:reg11|dataOut[25] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.822      ;
; 246.145 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg6  ; DPRF:dprf|Register:reg11|dataOut[25] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.822      ;
; 246.145 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg7  ; DPRF:dprf|Register:reg11|dataOut[25] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.822      ;
; 246.145 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg8  ; DPRF:dprf|Register:reg11|dataOut[25] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.822      ;
; 246.145 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg9  ; DPRF:dprf|Register:reg11|dataOut[25] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.822      ;
; 246.145 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a24~porta_address_reg10 ; DPRF:dprf|Register:reg11|dataOut[25] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.822      ;
; 246.185 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_we_reg         ; DPRF:dprf|Register:reg9|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.068     ; 3.779      ;
; 246.185 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_we_reg         ; DPRF:dprf|Register:reg13|dataOut[7]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.068     ; 3.779      ;
; 246.185 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg0   ; DPRF:dprf|Register:reg9|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.068     ; 3.779      ;
; 246.185 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg1   ; DPRF:dprf|Register:reg9|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.068     ; 3.779      ;
; 246.185 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg2   ; DPRF:dprf|Register:reg9|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.068     ; 3.779      ;
; 246.185 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg3   ; DPRF:dprf|Register:reg9|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.068     ; 3.779      ;
; 246.185 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg4   ; DPRF:dprf|Register:reg9|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.068     ; 3.779      ;
; 246.185 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg5   ; DPRF:dprf|Register:reg9|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.068     ; 3.779      ;
; 246.185 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg6   ; DPRF:dprf|Register:reg9|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.068     ; 3.779      ;
; 246.185 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg7   ; DPRF:dprf|Register:reg9|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.068     ; 3.779      ;
; 246.185 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg8   ; DPRF:dprf|Register:reg9|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.068     ; 3.779      ;
; 246.185 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg9   ; DPRF:dprf|Register:reg9|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.068     ; 3.779      ;
; 246.185 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg10  ; DPRF:dprf|Register:reg9|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.068     ; 3.779      ;
; 246.185 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg0   ; DPRF:dprf|Register:reg13|dataOut[7]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.068     ; 3.779      ;
; 246.185 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg1   ; DPRF:dprf|Register:reg13|dataOut[7]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.068     ; 3.779      ;
; 246.185 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg2   ; DPRF:dprf|Register:reg13|dataOut[7]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.068     ; 3.779      ;
; 246.185 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg3   ; DPRF:dprf|Register:reg13|dataOut[7]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.068     ; 3.779      ;
; 246.185 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg4   ; DPRF:dprf|Register:reg13|dataOut[7]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.068     ; 3.779      ;
; 246.185 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg5   ; DPRF:dprf|Register:reg13|dataOut[7]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.068     ; 3.779      ;
; 246.185 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg6   ; DPRF:dprf|Register:reg13|dataOut[7]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.068     ; 3.779      ;
; 246.185 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg7   ; DPRF:dprf|Register:reg13|dataOut[7]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.068     ; 3.779      ;
; 246.185 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg8   ; DPRF:dprf|Register:reg13|dataOut[7]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.068     ; 3.779      ;
; 246.185 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg9   ; DPRF:dprf|Register:reg13|dataOut[7]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.068     ; 3.779      ;
; 246.185 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg10  ; DPRF:dprf|Register:reg13|dataOut[7]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.068     ; 3.779      ;
; 246.196 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_we_reg         ; DPRF:dprf|Register:reg6|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.771      ;
; 246.196 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg0   ; DPRF:dprf|Register:reg6|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.771      ;
; 246.196 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg1   ; DPRF:dprf|Register:reg6|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.771      ;
; 246.196 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg2   ; DPRF:dprf|Register:reg6|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.771      ;
; 246.196 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg3   ; DPRF:dprf|Register:reg6|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.771      ;
; 246.196 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg4   ; DPRF:dprf|Register:reg6|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.771      ;
; 246.196 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg5   ; DPRF:dprf|Register:reg6|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.771      ;
; 246.196 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg6   ; DPRF:dprf|Register:reg6|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.771      ;
; 246.196 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg7   ; DPRF:dprf|Register:reg6|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.771      ;
; 246.196 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg8   ; DPRF:dprf|Register:reg6|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.771      ;
; 246.196 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg9   ; DPRF:dprf|Register:reg6|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.771      ;
; 246.196 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg10  ; DPRF:dprf|Register:reg6|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.771      ;
; 246.197 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_we_reg         ; DPRF:dprf|Register:reg2|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.773      ;
; 246.197 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a6~porta_address_reg0   ; DPRF:dprf|Register:reg2|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.773      ;
+---------+-----------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock10'                                                                                                                       ;
+---------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; 198.034 ; SevenSeg:hex3|dOut[2]~2_OTERM5  ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 2.240      ;
; 198.045 ; SevenSeg:hex3|dOut[1]~1_OTERM3  ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 2.229      ;
; 198.172 ; SevenSeg:hex3|dOut[6]~6_OTERM13 ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 2.102      ;
; 198.200 ; SevenSeg:hex3|dOut[0]~0_OTERM1  ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 2.074      ;
; 198.309 ; SevenSeg:hex3|dOut[5]~5_OTERM11 ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.965      ;
; 198.310 ; SevenSeg:hex2|dOut[2]~2_OTERM19 ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.279      ; 1.969      ;
; 198.312 ; SevenSeg:hex0|dOut[5]~5_OTERM53 ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.962      ;
; 198.314 ; SevenSeg:hex2|dOut[3]~3_OTERM21 ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.279      ; 1.965      ;
; 198.317 ; SevenSeg:hex0|dOut[4]~4_OTERM51 ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.957      ;
; 198.319 ; SevenSeg:hex0|dOut[6]~6_OTERM55 ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.955      ;
; 198.320 ; SevenSeg:hex1|dOut[6]~6_OTERM41 ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.279      ; 1.959      ;
; 198.321 ; SevenSeg:hex2|dOut[4]~4_OTERM23 ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.279      ; 1.958      ;
; 198.321 ; SevenSeg:hex2|dOut[6]~6_OTERM27 ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.279      ; 1.958      ;
; 198.322 ; SevenSeg:hex0|dOut[3]~3_OTERM49 ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.952      ;
; 198.324 ; SevenSeg:hex1|dOut[0]~0_OTERM29 ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.279      ; 1.955      ;
; 198.325 ; SevenSeg:hex1|dOut[5]~5_OTERM39 ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.279      ; 1.954      ;
; 198.326 ; SevenSeg:hex2|dOut[5]~5_OTERM25 ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.279      ; 1.953      ;
; 198.340 ; SevenSeg:hex0|dOut[2]~2_OTERM47 ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.934      ;
; 198.341 ; SevenSeg:hex2|dOut[1]~1_OTERM17 ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.279      ; 1.938      ;
; 198.356 ; SevenSeg:hex3|dOut[4]~4_OTERM9  ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.918      ;
; 198.362 ; SevenSeg:hex2|dOut[0]~0_OTERM15 ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.279      ; 1.917      ;
; 198.462 ; SevenSeg:hex0|dOut[1]~1_OTERM45 ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.812      ;
; 198.469 ; SevenSeg:hex1|dOut[4]~4_OTERM37 ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.279      ; 1.810      ;
; 198.475 ; SevenSeg:hex3|dOut[3]~3_OTERM7  ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.799      ;
; 198.480 ; SevenSeg:hex1|dOut[3]~3_OTERM35 ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.279      ; 1.799      ;
; 198.489 ; SevenSeg:hex1|dOut[2]~2_OTERM33 ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.279      ; 1.790      ;
; 198.490 ; SevenSeg:hex1|dOut[1]~1_OTERM31 ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.279      ; 1.789      ;
; 198.494 ; SevenSeg:hex0|dOut[0]~0_OTERM43 ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.780      ;
; 198.719 ; DataMemory:datamem|ledg[6]      ; LEDG[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.410      ; 1.691      ;
; 198.719 ; DataMemory:datamem|ledg[7]      ; LEDG[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.410      ; 1.691      ;
; 198.720 ; DataMemory:datamem|ledg[5]      ; LEDG[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.401      ; 1.681      ;
; 198.724 ; DataMemory:datamem|ledg[4]      ; LEDG[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.405      ; 1.681      ;
; 198.725 ; DataMemory:datamem|ledr[3]      ; LEDR[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.396      ; 1.671      ;
; 198.735 ; DataMemory:datamem|ledr[5]      ; LEDR[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.396      ; 1.661      ;
; 198.735 ; DataMemory:datamem|ledr[6]      ; LEDR[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.396      ; 1.661      ;
; 198.739 ; DataMemory:datamem|ledg[3]      ; LEDG[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.410      ; 1.671      ;
; 198.740 ; DataMemory:datamem|ledr[2]      ; LEDR[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.401      ; 1.661      ;
; 198.741 ; DataMemory:datamem|ledr[0]      ; LEDR[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.402      ; 1.661      ;
; 198.745 ; DataMemory:datamem|ledg[0]      ; LEDG[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.416      ; 1.671      ;
; 198.745 ; DataMemory:datamem|ledg[1]      ; LEDG[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.416      ; 1.671      ;
; 198.745 ; DataMemory:datamem|ledg[2]      ; LEDG[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.416      ; 1.671      ;
; 198.747 ; DataMemory:datamem|ledr[4]      ; LEDR[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.398      ; 1.651      ;
; 198.747 ; DataMemory:datamem|ledr[7]      ; LEDR[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.398      ; 1.651      ;
; 198.759 ; DataMemory:datamem|ledr[1]      ; LEDR[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.410      ; 1.651      ;
; 198.769 ; DataMemory:datamem|ledr[8]      ; LEDR[8] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.410      ; 1.641      ;
; 198.774 ; DataMemory:datamem|ledr[9]      ; LEDR[9] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.405      ; 1.631      ;
+---------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                 ;
+-------+-----------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                              ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.335 ; Controller:controller|immSign[10] ; Register:pc|dataOut[12]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.488      ;
; 0.437 ; Register:pc|dataOut[10]           ; Controller:controller|pcNext[10]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.589      ;
; 0.438 ; Register:pc|dataOut[11]           ; Controller:controller|pcNext[11]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.590      ;
; 0.440 ; Register:pc|dataOut[9]            ; Controller:controller|pcNext[9]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.592      ;
; 0.448 ; Register:pc|dataOut[7]            ; Controller:controller|pcNext[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.600      ;
; 0.449 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[5]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.601      ;
; 0.450 ; Register:pc|dataOut[4]            ; Controller:controller|pcNext[4]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.602      ;
; 0.452 ; Register:pc|dataOut[8]            ; Controller:controller|pcNext[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.604      ;
; 0.453 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[3]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.605      ;
; 0.458 ; Register:pc|dataOut[12]           ; Controller:controller|pcNext[12]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.610      ;
; 0.470 ; DataMemory:datamem|sw_reg[0]      ; DPRF:dprf|Register:reg12|dataOut[0]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.623      ;
; 0.485 ; Register:pc|dataOut[5]            ; Controller:controller|selALUop[3]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.636      ;
; 0.498 ; Register:pc|dataOut[7]            ; Controller:controller|immSign[11]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.649      ;
; 0.526 ; Register:pc|dataOut[4]            ; Controller:controller|immSign[13]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.677      ;
; 0.528 ; Register:pc|dataOut[4]            ; Controller:controller|immSign[10]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.679      ;
; 0.547 ; Register:pc|dataOut[10]           ; Controller:controller|immSign[11]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.698      ;
; 0.549 ; Register:pc|dataOut[6]            ; Controller:controller|selRegWrite[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.700      ;
; 0.551 ; Register:pc|dataOut[11]           ; Controller:controller|immSign[11]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.702      ;
; 0.559 ; Register:pc|dataOut[3]            ; Controller:controller|pcNext[3]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.711      ;
; 0.566 ; Register:pc|dataOut[12]           ; Controller:controller|immSign[11]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.717      ;
; 0.567 ; Register:pc|dataOut[4]            ; Controller:controller|immSign[14]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 0.722      ;
; 0.576 ; Register:pc|dataOut[11]           ; Controller:controller|pcNext[12]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.728      ;
; 0.580 ; Register:pc|dataOut[9]            ; Controller:controller|pcNext[10]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.732      ;
; 0.587 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[6]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.739      ;
; 0.588 ; Register:pc|dataOut[4]            ; Controller:controller|pcNext[5]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; Register:pc|dataOut[7]            ; Controller:controller|pcNext[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.740      ;
; 0.592 ; Register:pc|dataOut[8]            ; Controller:controller|pcNext[9]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.744      ;
; 0.593 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[4]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.745      ;
; 0.618 ; Controller:controller|immSign[11] ; Register:pc|dataOut[7]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.771      ;
; 0.621 ; Controller:controller|immSign[11] ; Register:pc|dataOut[10]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.774      ;
; 0.621 ; Controller:controller|immSign[11] ; Register:pc|dataOut[11]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.774      ;
; 0.622 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.774      ;
; 0.623 ; Register:pc|dataOut[9]            ; Controller:controller|immSign[11]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.774      ;
; 0.623 ; Register:pc|dataOut[4]            ; Controller:controller|pcNext[6]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.775      ;
; 0.623 ; Register:pc|dataOut[7]            ; Controller:controller|pcNext[9]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.775      ;
; 0.627 ; Register:pc|dataOut[8]            ; Controller:controller|pcNext[10]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.779      ;
; 0.628 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[5]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.780      ;
; 0.630 ; Register:pc|dataOut[10]           ; Controller:controller|pcNext[11]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.782      ;
; 0.633 ; Register:pc|dataOut[8]            ; Controller:controller|immSign[11]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.784      ;
; 0.634 ; Register:pc|dataOut[4]            ; Controller:controller|selRegRead2[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.785      ;
; 0.639 ; DataMemory:datamem|sw_reg[1]      ; DPRF:dprf|Register:reg6|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.640 ; Register:pc|dataOut[6]            ; Controller:controller|selRegRead2[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 0.795      ;
; 0.645 ; Controller:controller|pcNext[7]   ; Register:pc|dataOut[7]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.657 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.809      ;
; 0.657 ; Controller:controller|pcNext[10]  ; Register:pc|dataOut[10]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.809      ;
; 0.658 ; Register:pc|dataOut[4]            ; Controller:controller|pcNext[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.810      ;
; 0.658 ; Register:pc|dataOut[7]            ; Controller:controller|pcNext[10]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.810      ;
; 0.659 ; Register:pc|dataOut[11]           ; Controller:controller|selRegWrite[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 0.804      ;
; 0.659 ; Register:pc|dataOut[6]            ; Controller:controller|pcNext[6]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.811      ;
; 0.663 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[6]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.815      ;
; 0.664 ; Register:pc|dataOut[3]            ; Controller:controller|immSign[3]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.008      ; 0.824      ;
; 0.665 ; Register:pc|dataOut[10]           ; Controller:controller|pcNext[12]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.817      ;
; 0.674 ; Register:pc|dataOut[9]            ; Controller:controller|pcNext[11]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.826      ;
; 0.676 ; Register:pc|dataOut[6]            ; Controller:controller|selRegWrite[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 0.821      ;
; 0.681 ; Register:pc|dataOut[3]            ; Controller:controller|immSign[10]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.832      ;
; 0.688 ; Register:pc|dataOut[3]            ; Controller:controller|memToReg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.839      ;
; 0.692 ; Register:pc|dataOut[3]            ; Controller:controller|enableMemWrite ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.843      ;
; 0.692 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[9]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.844      ;
; 0.693 ; Register:pc|dataOut[4]            ; Controller:controller|pcNext[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.845      ;
; 0.694 ; Register:pc|dataOut[3]            ; Controller:controller|pcNext[4]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.846      ;
; 0.698 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.850      ;
; 0.707 ; Register:pc|dataOut[12]           ; Controller:controller|selRegWrite[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 0.852      ;
; 0.708 ; Register:pc|dataOut[4]            ; Controller:controller|immSign[4]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 0.864      ;
; 0.708 ; Register:pc|dataOut[6]            ; Controller:controller|immSign[6]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 0.864      ;
; 0.709 ; Register:pc|dataOut[4]            ; Controller:controller|immSign[7]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 0.865      ;
; 0.709 ; Register:pc|dataOut[9]            ; Controller:controller|pcNext[12]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.861      ;
; 0.719 ; DataMemory:datamem|sw_reg[0]      ; DPRF:dprf|Register:reg11|dataOut[0]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.872      ;
; 0.721 ; Register:pc|dataOut[4]            ; Controller:controller|immSign[2]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 0.877      ;
; 0.721 ; Register:pc|dataOut[8]            ; Controller:controller|pcNext[11]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.873      ;
; 0.725 ; Controller:controller|pcNext[12]  ; Register:pc|dataOut[12]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.877      ;
; 0.727 ; Register:pc|dataOut[5]            ; Controller:controller|selRegWrite[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.878      ;
; 0.727 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[10]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.879      ;
; 0.728 ; Register:pc|dataOut[4]            ; Controller:controller|pcNext[9]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.880      ;
; 0.729 ; Controller:controller|pcNext[11]  ; Register:pc|dataOut[11]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.881      ;
; 0.729 ; Register:pc|dataOut[3]            ; Controller:controller|pcNext[5]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.881      ;
; 0.733 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.885      ;
; 0.735 ; Controller:controller|pcNext[3]   ; Register:pc|dataOut[3]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.887      ;
; 0.740 ; Controller:controller|pcNext[5]   ; Register:pc|dataOut[5]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.892      ;
; 0.740 ; Controller:controller|pcNext[2]   ; Register:pc|dataOut[2]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 0.889      ;
; 0.741 ; Controller:controller|pcNext[4]   ; Register:pc|dataOut[4]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.893      ;
; 0.741 ; Register:pc|dataOut[5]            ; Controller:controller|immSign[10]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.892      ;
; 0.743 ; Controller:controller|aluSrcIsReg ; ALU:alu|out[19]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.897      ;
; 0.746 ; ALU:alu|out[14]                   ; DPRF:dprf|Register:reg6|dataOut[14]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 0.902      ;
; 0.752 ; Register:pc|dataOut[7]            ; Controller:controller|pcNext[11]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.904      ;
; 0.756 ; Register:pc|dataOut[3]            ; Controller:controller|immSign[6]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 0.912      ;
; 0.756 ; Register:pc|dataOut[8]            ; Controller:controller|pcNext[12]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.908      ;
; 0.757 ; Register:pc|dataOut[6]            ; Controller:controller|immSign[4]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 0.913      ;
; 0.758 ; Register:pc|dataOut[6]            ; Controller:controller|selRegRead1[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 0.913      ;
; 0.758 ; Controller:controller|immSign[11] ; Register:pc|dataOut[8]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.911      ;
; 0.759 ; Register:pc|dataOut[6]            ; Controller:controller|immSign[7]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 0.915      ;
; 0.760 ; Controller:controller|pcNext[6]   ; Register:pc|dataOut[6]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.912      ;
; 0.761 ; Controller:controller|immSign[11] ; Register:pc|dataOut[12]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.914      ;
; 0.761 ; Controller:controller|selALUop[5] ; Register:pc|dataOut[6]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 0.910      ;
; 0.762 ; ALU:alu|out[0]                    ; ALU:alu|out[0]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.914      ;
; 0.763 ; Register:pc|dataOut[4]            ; Controller:controller|pcNext[10]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.764 ; Register:pc|dataOut[3]            ; Controller:controller|pcNext[6]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.916      ;
; 0.768 ; Register:pc|dataOut[6]            ; Controller:controller|selALUop[2]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.008      ; 0.928      ;
; 0.768 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[9]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.920      ;
; 0.769 ; Register:pc|dataOut[3]            ; Controller:controller|selRegWrite[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.920      ;
; 0.770 ; Register:pc|dataOut[6]            ; Controller:controller|immSign[2]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 0.926      ;
+-------+-----------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock10'                                                                                                                      ;
+-------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; 1.226 ; DataMemory:datamem|ledr[9]      ; LEDR[9] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.405      ; 1.631      ;
; 1.231 ; DataMemory:datamem|ledr[8]      ; LEDR[8] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.410      ; 1.641      ;
; 1.241 ; DataMemory:datamem|ledr[1]      ; LEDR[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.410      ; 1.651      ;
; 1.253 ; DataMemory:datamem|ledr[4]      ; LEDR[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.398      ; 1.651      ;
; 1.253 ; DataMemory:datamem|ledr[7]      ; LEDR[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.398      ; 1.651      ;
; 1.255 ; DataMemory:datamem|ledg[0]      ; LEDG[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.416      ; 1.671      ;
; 1.255 ; DataMemory:datamem|ledg[1]      ; LEDG[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.416      ; 1.671      ;
; 1.255 ; DataMemory:datamem|ledg[2]      ; LEDG[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.416      ; 1.671      ;
; 1.259 ; DataMemory:datamem|ledr[0]      ; LEDR[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.402      ; 1.661      ;
; 1.260 ; DataMemory:datamem|ledr[2]      ; LEDR[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.401      ; 1.661      ;
; 1.261 ; DataMemory:datamem|ledg[3]      ; LEDG[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.410      ; 1.671      ;
; 1.265 ; DataMemory:datamem|ledr[5]      ; LEDR[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.396      ; 1.661      ;
; 1.265 ; DataMemory:datamem|ledr[6]      ; LEDR[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.396      ; 1.661      ;
; 1.275 ; DataMemory:datamem|ledr[3]      ; LEDR[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.396      ; 1.671      ;
; 1.276 ; DataMemory:datamem|ledg[4]      ; LEDG[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.405      ; 1.681      ;
; 1.280 ; DataMemory:datamem|ledg[5]      ; LEDG[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.401      ; 1.681      ;
; 1.281 ; DataMemory:datamem|ledg[6]      ; LEDG[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.410      ; 1.691      ;
; 1.281 ; DataMemory:datamem|ledg[7]      ; LEDG[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.410      ; 1.691      ;
; 1.506 ; SevenSeg:hex0|dOut[0]~0_OTERM43 ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.780      ;
; 1.510 ; SevenSeg:hex1|dOut[1]~1_OTERM31 ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.279      ; 1.789      ;
; 1.511 ; SevenSeg:hex1|dOut[2]~2_OTERM33 ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.279      ; 1.790      ;
; 1.520 ; SevenSeg:hex1|dOut[3]~3_OTERM35 ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.279      ; 1.799      ;
; 1.525 ; SevenSeg:hex3|dOut[3]~3_OTERM7  ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.799      ;
; 1.531 ; SevenSeg:hex1|dOut[4]~4_OTERM37 ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.279      ; 1.810      ;
; 1.538 ; SevenSeg:hex0|dOut[1]~1_OTERM45 ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.812      ;
; 1.638 ; SevenSeg:hex2|dOut[0]~0_OTERM15 ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.279      ; 1.917      ;
; 1.644 ; SevenSeg:hex3|dOut[4]~4_OTERM9  ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.918      ;
; 1.659 ; SevenSeg:hex2|dOut[1]~1_OTERM17 ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.279      ; 1.938      ;
; 1.660 ; SevenSeg:hex0|dOut[2]~2_OTERM47 ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.934      ;
; 1.674 ; SevenSeg:hex2|dOut[5]~5_OTERM25 ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.279      ; 1.953      ;
; 1.675 ; SevenSeg:hex1|dOut[5]~5_OTERM39 ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.279      ; 1.954      ;
; 1.676 ; SevenSeg:hex1|dOut[0]~0_OTERM29 ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.279      ; 1.955      ;
; 1.678 ; SevenSeg:hex0|dOut[3]~3_OTERM49 ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.952      ;
; 1.679 ; SevenSeg:hex2|dOut[4]~4_OTERM23 ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.279      ; 1.958      ;
; 1.679 ; SevenSeg:hex2|dOut[6]~6_OTERM27 ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.279      ; 1.958      ;
; 1.680 ; SevenSeg:hex1|dOut[6]~6_OTERM41 ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.279      ; 1.959      ;
; 1.681 ; SevenSeg:hex0|dOut[6]~6_OTERM55 ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.955      ;
; 1.683 ; SevenSeg:hex0|dOut[4]~4_OTERM51 ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.957      ;
; 1.686 ; SevenSeg:hex2|dOut[3]~3_OTERM21 ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.279      ; 1.965      ;
; 1.688 ; SevenSeg:hex0|dOut[5]~5_OTERM53 ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.962      ;
; 1.690 ; SevenSeg:hex2|dOut[2]~2_OTERM19 ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.279      ; 1.969      ;
; 1.691 ; SevenSeg:hex3|dOut[5]~5_OTERM11 ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.965      ;
; 1.800 ; SevenSeg:hex3|dOut[0]~0_OTERM1  ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 2.074      ;
; 1.828 ; SevenSeg:hex3|dOut[6]~6_OTERM13 ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 2.102      ;
; 1.955 ; SevenSeg:hex3|dOut[1]~1_OTERM3  ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 2.229      ;
; 1.966 ; SevenSeg:hex3|dOut[2]~2_OTERM5  ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 2.240      ;
+-------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock10'                                                                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; CLOCK_50|combout                       ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; CLOCK_50|combout                       ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 97.620 ; 100.000      ; 2.380          ; Port Rate        ; Clock10 ; Rise       ; CLOCK_50                               ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                     ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                                                                    ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg10  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg10  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg2   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg2   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg3   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg3   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg4   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg4   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg5   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg5   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg6   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg6   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg7   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg7   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg8   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg8   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg9   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg9   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_we_reg         ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_we_reg         ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg3  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg3  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg4  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg4  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg5  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg5  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg6  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg6  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg7  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg7  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg8  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg8  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg9  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_address_reg9  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_datain_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_datain_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_we_reg        ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a10~porta_we_reg        ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a11~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a11~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg3  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg3  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg4  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg4  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg5  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg5  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg6  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg6  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg7  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg7  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg8  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg8  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg9  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_address_reg9  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_datain_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_datain_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_datain_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_datain_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_we_reg        ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a12~porta_we_reg        ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a13~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a13~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a13~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a13~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a13~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a13~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a13~porta_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a13~porta_address_reg2  ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; 4.429 ; 4.429 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; 3.915 ; 3.915 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; 4.429 ; 4.429 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; 3.919 ; 3.919 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; 3.964 ; 3.964 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; 1.767 ; 1.767 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; 1.434 ; 1.434 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; 1.434 ; 1.434 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; 1.438 ; 1.438 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; 1.736 ; 1.736 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; 1.666 ; 1.666 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; 1.703 ; 1.703 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; 1.686 ; 1.686 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; 1.494 ; 1.494 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; 1.767 ; 1.767 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; 1.716 ; 1.716 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; -3.795 ; -3.795 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; -3.795 ; -3.795 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; -4.309 ; -4.309 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; -3.799 ; -3.799 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; -3.844 ; -3.844 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; -1.314 ; -1.314 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; -1.314 ; -1.314 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; -1.314 ; -1.314 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; -1.318 ; -1.318 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; -1.616 ; -1.616 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; -1.546 ; -1.546 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; -1.583 ; -1.583 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; -1.566 ; -1.566 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; -1.374 ; -1.374 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; -1.647 ; -1.647 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; -1.596 ; -1.596 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 1.688 ; 1.688 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 1.506 ; 1.506 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 1.538 ; 1.538 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 1.660 ; 1.660 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 1.678 ; 1.678 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 1.683 ; 1.683 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 1.688 ; 1.688 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 1.681 ; 1.681 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 1.680 ; 1.680 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 1.676 ; 1.676 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 1.510 ; 1.510 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 1.511 ; 1.511 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 1.520 ; 1.520 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 1.531 ; 1.531 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 1.675 ; 1.675 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 1.680 ; 1.680 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 1.690 ; 1.690 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 1.638 ; 1.638 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 1.659 ; 1.659 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 1.690 ; 1.690 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 1.686 ; 1.686 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 1.679 ; 1.679 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 1.674 ; 1.674 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 1.679 ; 1.679 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 1.966 ; 1.966 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 1.800 ; 1.800 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 1.955 ; 1.955 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 1.966 ; 1.966 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 1.525 ; 1.525 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 1.644 ; 1.644 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 1.691 ; 1.691 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 1.828 ; 1.828 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 1.281 ; 1.281 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 1.261 ; 1.261 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 1.276 ; 1.276 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 1.280 ; 1.280 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 1.281 ; 1.281 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 1.281 ; 1.281 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 1.275 ; 1.275 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 1.259 ; 1.259 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 1.241 ; 1.241 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 1.260 ; 1.260 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 1.275 ; 1.275 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 1.253 ; 1.253 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 1.265 ; 1.265 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 1.265 ; 1.265 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 1.253 ; 1.253 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 1.231 ; 1.231 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 1.226 ; 1.226 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 1.506 ; 1.506 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 1.506 ; 1.506 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 1.538 ; 1.538 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 1.660 ; 1.660 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 1.678 ; 1.678 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 1.683 ; 1.683 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 1.688 ; 1.688 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 1.681 ; 1.681 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 1.510 ; 1.510 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 1.676 ; 1.676 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 1.510 ; 1.510 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 1.511 ; 1.511 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 1.520 ; 1.520 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 1.531 ; 1.531 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 1.675 ; 1.675 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 1.680 ; 1.680 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 1.638 ; 1.638 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 1.638 ; 1.638 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 1.659 ; 1.659 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 1.690 ; 1.690 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 1.686 ; 1.686 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 1.679 ; 1.679 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 1.674 ; 1.674 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 1.679 ; 1.679 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 1.525 ; 1.525 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 1.800 ; 1.800 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 1.955 ; 1.955 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 1.966 ; 1.966 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 1.525 ; 1.525 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 1.644 ; 1.644 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 1.691 ; 1.691 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 1.828 ; 1.828 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 1.261 ; 1.261 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 1.276 ; 1.276 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 1.280 ; 1.280 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 1.281 ; 1.281 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 1.281 ; 1.281 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 1.226 ; 1.226 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 1.259 ; 1.259 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 1.241 ; 1.241 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 1.260 ; 1.260 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 1.275 ; 1.275 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 1.253 ; 1.253 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 1.265 ; 1.265 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 1.265 ; 1.265 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 1.253 ; 1.253 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 1.231 ; 1.231 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 1.226 ; 1.226 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+---------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                 ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                      ; 191.823 ; 0.335 ; N/A      ; N/A     ; 50.000              ;
;  Clock10                              ; 195.300 ; 1.226 ; N/A      ; N/A     ; 50.000              ;
;  PLL_inst|altpll_component|pll|clk[0] ; 191.823 ; 0.335 ; N/A      ; N/A     ; 247.436             ;
; Design-wide TNS                       ; 0.0     ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clock10                              ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  PLL_inst|altpll_component|pll|clk[0] ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; 8.177 ; 8.177 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; 6.830 ; 6.830 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; 8.177 ; 8.177 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; 6.725 ; 6.725 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; 6.912 ; 6.912 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; 3.137 ; 3.137 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; 2.458 ; 2.458 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; 2.459 ; 2.459 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; 2.459 ; 2.459 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; 3.051 ; 3.051 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; 2.988 ; 2.988 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; 3.129 ; 3.129 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; 3.025 ; 3.025 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; 2.559 ; 2.559 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; 3.137 ; 3.137 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; 3.052 ; 3.052 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; -3.795 ; -3.795 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; -3.795 ; -3.795 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; -4.309 ; -4.309 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; -3.799 ; -3.799 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; -3.844 ; -3.844 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; -1.314 ; -1.314 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; -1.314 ; -1.314 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; -1.314 ; -1.314 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; -1.318 ; -1.318 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; -1.616 ; -1.616 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; -1.546 ; -1.546 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; -1.583 ; -1.583 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; -1.566 ; -1.566 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; -1.374 ; -1.374 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; -1.647 ; -1.647 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; -1.596 ; -1.596 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 4.162 ; 4.162 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 3.766 ; 3.766 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 3.802 ; 3.802 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 4.132 ; 4.132 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 4.160 ; 4.160 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 4.157 ; 4.157 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 4.162 ; 4.162 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 4.155 ; 4.155 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 4.154 ; 4.154 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 4.149 ; 4.149 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 3.769 ; 3.769 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 3.772 ; 3.772 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 3.779 ; 3.779 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 3.791 ; 3.791 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 4.147 ; 4.147 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 4.154 ; 4.154 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 4.165 ; 4.165 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 4.111 ; 4.111 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 4.139 ; 4.139 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 4.165 ; 4.165 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 4.159 ; 4.159 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 4.154 ; 4.154 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 4.153 ; 4.153 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 4.153 ; 4.153 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 4.700 ; 4.700 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 4.481 ; 4.481 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 4.685 ; 4.685 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 4.700 ; 4.700 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 3.784 ; 3.784 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 4.118 ; 4.118 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 4.167 ; 4.167 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 4.510 ; 4.510 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 3.230 ; 3.230 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 3.246 ; 3.246 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 3.246 ; 3.246 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 3.229 ; 3.229 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 3.210 ; 3.210 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 3.230 ; 3.230 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 3.246 ; 3.246 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 3.224 ; 3.224 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 3.236 ; 3.236 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 3.236 ; 3.236 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 3.224 ; 3.224 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 3.200 ; 3.200 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 3.196 ; 3.196 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 1.506 ; 1.506 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 1.506 ; 1.506 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 1.538 ; 1.538 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 1.660 ; 1.660 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 1.678 ; 1.678 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 1.683 ; 1.683 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 1.688 ; 1.688 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 1.681 ; 1.681 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 1.510 ; 1.510 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 1.676 ; 1.676 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 1.510 ; 1.510 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 1.511 ; 1.511 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 1.520 ; 1.520 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 1.531 ; 1.531 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 1.675 ; 1.675 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 1.680 ; 1.680 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 1.638 ; 1.638 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 1.638 ; 1.638 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 1.659 ; 1.659 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 1.690 ; 1.690 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 1.686 ; 1.686 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 1.679 ; 1.679 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 1.674 ; 1.674 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 1.679 ; 1.679 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 1.525 ; 1.525 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 1.800 ; 1.800 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 1.955 ; 1.955 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 1.966 ; 1.966 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 1.525 ; 1.525 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 1.644 ; 1.644 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 1.691 ; 1.691 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 1.828 ; 1.828 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 1.261 ; 1.261 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 1.276 ; 1.276 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 1.280 ; 1.280 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 1.281 ; 1.281 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 1.281 ; 1.281 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 1.226 ; 1.226 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 1.259 ; 1.259 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 1.241 ; 1.241 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 1.260 ; 1.260 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 1.275 ; 1.275 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 1.253 ; 1.253 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 1.265 ; 1.265 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 1.265 ; 1.265 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 1.253 ; 1.253 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 1.231 ; 1.231 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 1.226 ; 1.226 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                         ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; PLL_inst|altpll_component|pll|clk[0] ; Clock10                              ; 46       ; 0        ; 0        ; 0        ;
; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 14       ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 129918   ; 6144     ; 1200     ; 32       ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                          ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; PLL_inst|altpll_component|pll|clk[0] ; Clock10                              ; 46       ; 0        ; 0        ; 0        ;
; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 14       ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 129918   ; 6144     ; 1200     ; 32       ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Oct 25 14:16:47 2015
Info: Command: quartus_sta Project2 -c Project2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Timing.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {PLL_inst|altpll_component|pll|inclk[0]} -divide_by 5 -duty_cycle 50.00 -name {PLL_inst|altpll_component|pll|clk[0]} {PLL_inst|altpll_component|pll|clk[0]}
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: PLL_inst|altpll_component|pll|clk[0] with master clock period: 100.000 found on PLL node: PLL_inst|altpll_component|pll|clk[0] does not match the master clock period requirement: 20.000
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 191.823
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   191.823         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):   195.300         0.000 Clock10 
Info (332146): Worst-case hold slack is 0.876
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.876         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     3.196         0.000 Clock10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 50.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    50.000         0.000 Clock10 
    Info (332119):   247.436         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 191.823
    Info (332115): -to_clock [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 191.823 
    Info (332115): ===================================================================
    Info (332115): From Node    : KEY[1]
    Info (332115): To Node      : DataMemory:datamem|key_reg[1]
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    400.000    400.000           launch edge time
    Info (332115):    400.000      0.000  R        clock network delay
    Info (332115):    300.000   -100.000  F  iExt  KEY[1]
    Info (332115):    300.864      0.864 FF  CELL  KEY[1]|combout
    Info (332115):    306.039      5.175 FF    IC  datamem|key_reg[1]~3|datad
    Info (332115):    306.216      0.177 FR  CELL  datamem|key_reg[1]~3|combout
    Info (332115):    307.909      1.693 RR    IC  datamem|key_reg[1]|sdata
    Info (332115):    308.322      0.413 RR  CELL  DataMemory:datamem|key_reg[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    500.000    500.000           latch edge time
    Info (332115):    500.107      0.107  R        clock network delay
    Info (332115):    500.145      0.038     uTsu  DataMemory:datamem|key_reg[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :   308.322
    Info (332115): Data Required Time :   500.145
    Info (332115): Slack              :   191.823 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 195.300
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 195.300 
    Info (332115): ===================================================================
    Info (332115): From Node    : SevenSeg:hex3|dOut[2]~2_OTERM5
    Info (332115): To Node      : HEX3[2]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.095      0.095  R        clock network delay
    Info (332115):      0.372      0.277     uTco  SevenSeg:hex3|dOut[2]~2_OTERM5
    Info (332115):      0.372      0.000 RR  CELL  hex3|dOut[2]~2_NEW_REG4|regout
    Info (332115):      1.685      1.313 RR    IC  HEX3[2]|datain
    Info (332115):      4.700      3.015 RR  CELL  HEX3[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    100.000      0.000  R        clock network delay
    Info (332115):    200.000    100.000  R  oExt  HEX3[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.700
    Info (332115): Data Required Time :   200.000
    Info (332115): Slack              :   195.300 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.876
    Info (332115): -to_clock [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.876 
    Info (332115): ===================================================================
    Info (332115): From Node    : Controller:controller|immSign[10]
    Info (332115): To Node      : Register:pc|dataOut[12]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.099      0.099  R        clock network delay
    Info (332115):      0.376      0.277     uTco  Controller:controller|immSign[10]
    Info (332115):      0.376      0.000 RR  CELL  controller|immSign[10]|regout
    Info (332115):      0.988      0.612 RR    IC  pc|dataOut[12]~31|datad
    Info (332115):      1.166      0.178 RR  CELL  pc|dataOut[12]~31|combout
    Info (332115):      1.166      0.000 RR    IC  pc|dataOut[12]|datain
    Info (332115):      1.262      0.096 RR  CELL  Register:pc|dataOut[12]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.100      0.100  R        clock network delay
    Info (332115):      0.386      0.286      uTh  Register:pc|dataOut[12]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.262
    Info (332115): Data Required Time :     0.386
    Info (332115): Slack              :     0.876 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 3.196
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 3.196 
    Info (332115): ===================================================================
    Info (332115): From Node    : DataMemory:datamem|ledr[9]
    Info (332115): To Node      : LEDR[9]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.073     -0.073  R        clock network delay
    Info (332115):      0.098      0.171     uTco  DataMemory:datamem|ledr[9]
    Info (332115):      3.196      3.098 RR  CELL  LEDR[9]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000  R  oExt  LEDR[9]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.196
    Info (332115): Data Required Time :     0.000
    Info (332115): Slack              :     3.196 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 50.000
    Info (332113): Targets: [get_clocks {Clock10}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 50.000 
    Info (332113): ===================================================================
    Info (332113): Node             : CLOCK_50|combout
    Info (332113): Clock            : Clock10
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      1.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLOCK_50
    Info (332113):     51.026      1.026 FF  CELL  CLOCK_50|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    50.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 247.436
    Info (332113): Targets: [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 247.436 
    Info (332113): ===================================================================
    Info (332113): Node             : DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : PLL_inst|altpll_component|pll|clk[0] (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    250.000    250.000           launch edge time
    Info (332113):    250.000      0.000           source latency
    Info (332113):    250.000      0.000           CLOCK_50
    Info (332113):    251.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113):    253.518      2.492 RR    IC  PLL_inst|altpll_component|pll|inclk[0]
    Info (332113):    247.581     -5.937 RR  CELL  PLL_inst|altpll_component|pll|clk[0]
    Info (332113):    248.510      0.929 FF    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):    248.510      0.000 FF  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332113):    249.436      0.926 FF    IC  datamem|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):    250.183      0.747 FR  CELL  DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    500.000    500.000           launch edge time
    Info (332113):    500.000      0.000           source latency
    Info (332113):    500.000      0.000           CLOCK_50
    Info (332113):    501.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113):    503.518      2.492 RR    IC  PLL_inst|altpll_component|pll|inclk[0]
    Info (332113):    497.581     -5.937 RR  CELL  PLL_inst|altpll_component|pll|clk[0]
    Info (332113):    498.510      0.929 RR    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):    498.510      0.000 RR  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332113):    499.436      0.926 RR    IC  datamem|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):    500.183      0.747 RF  CELL  DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.564
    Info (332113): Actual Width     :   250.000
    Info (332113): Slack            :   247.436
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: PLL_inst|altpll_component|pll|clk[0] with master clock period: 100.000 found on PLL node: PLL_inst|altpll_component|pll|clk[0] does not match the master clock period requirement: 20.000
Info (332146): Worst-case setup slack is 195.571
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   195.571         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):   198.034         0.000 Clock10 
Info (332146): Worst-case hold slack is 0.335
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.335         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     1.226         0.000 Clock10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 50.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    50.000         0.000 Clock10 
    Info (332119):   247.873         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 195.571
    Info (332115): -to_clock [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 195.571 
    Info (332115): ===================================================================
    Info (332115): From Node    : KEY[1]
    Info (332115): To Node      : DataMemory:datamem|key_reg[1]
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    400.000    400.000           launch edge time
    Info (332115):    400.000      0.000  R        clock network delay
    Info (332115):    300.000   -100.000  F  iExt  KEY[1]
    Info (332115):    300.464      0.464 FF  CELL  KEY[1]|combout
    Info (332115):    303.295      2.831 FF    IC  datamem|key_reg[1]~3|datad
    Info (332115):    303.374      0.079 FR  CELL  datamem|key_reg[1]~3|combout
    Info (332115):    304.014      0.640 RR    IC  datamem|key_reg[1]|sdata
    Info (332115):    304.199      0.185 RR  CELL  DataMemory:datamem|key_reg[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    500.000    500.000           latch edge time
    Info (332115):    499.738     -0.262  R        clock network delay
    Info (332115):    499.770      0.032     uTsu  DataMemory:datamem|key_reg[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :   304.199
    Info (332115): Data Required Time :   499.770
    Info (332115): Slack              :   195.571 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 198.034
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 198.034 
    Info (332115): ===================================================================
    Info (332115): From Node    : SevenSeg:hex3|dOut[2]~2_OTERM5
    Info (332115): To Node      : HEX3[2]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.274     -0.274  R        clock network delay
    Info (332115):     -0.133      0.141     uTco  SevenSeg:hex3|dOut[2]~2_OTERM5
    Info (332115):     -0.133      0.000 RR  CELL  hex3|dOut[2]~2_NEW_REG4|regout
    Info (332115):      0.428      0.561 RR    IC  HEX3[2]|datain
    Info (332115):      1.966      1.538 RR  CELL  HEX3[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    100.000      0.000  R        clock network delay
    Info (332115):    200.000    100.000  R  oExt  HEX3[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.966
    Info (332115): Data Required Time :   200.000
    Info (332115): Slack              :   198.034 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.335
    Info (332115): -to_clock [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.335 
    Info (332115): ===================================================================
    Info (332115): From Node    : Controller:controller|immSign[10]
    Info (332115): To Node      : Register:pc|dataOut[12]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.269     -0.269  R        clock network delay
    Info (332115):     -0.128      0.141     uTco  Controller:controller|immSign[10]
    Info (332115):     -0.128      0.000 RR  CELL  controller|immSign[10]|regout
    Info (332115):      0.118      0.246 RR    IC  pc|dataOut[12]~31|datad
    Info (332115):      0.177      0.059 RR  CELL  pc|dataOut[12]~31|combout
    Info (332115):      0.177      0.000 RR    IC  pc|dataOut[12]|datain
    Info (332115):      0.219      0.042 RR  CELL  Register:pc|dataOut[12]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):     -0.268     -0.268  R        clock network delay
    Info (332115):     -0.116      0.152      uTh  Register:pc|dataOut[12]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.219
    Info (332115): Data Required Time :    -0.116
    Info (332115): Slack              :     0.335 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 1.226
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 1.226 
    Info (332115): ===================================================================
    Info (332115): From Node    : DataMemory:datamem|ledr[9]
    Info (332115): To Node      : LEDR[9]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.405     -0.405  R        clock network delay
    Info (332115):     -0.306      0.099     uTco  DataMemory:datamem|ledr[9]
    Info (332115):      1.226      1.532 RR  CELL  LEDR[9]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000  R  oExt  LEDR[9]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.226
    Info (332115): Data Required Time :     0.000
    Info (332115): Slack              :     1.226 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 50.000
    Info (332113): Targets: [get_clocks {Clock10}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 50.000 
    Info (332113): ===================================================================
    Info (332113): Node             : CLOCK_50|combout
    Info (332113): Clock            : Clock10
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      0.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLOCK_50
    Info (332113):     50.571      0.571 FF  CELL  CLOCK_50|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    50.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 247.873
    Info (332113): Targets: [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 247.873 
    Info (332113): ===================================================================
    Info (332113): Node             : DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : PLL_inst|altpll_component|pll|clk[0] (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    250.000    250.000           launch edge time
    Info (332113):    250.000      0.000           source latency
    Info (332113):    250.000      0.000           CLOCK_50
    Info (332113):    250.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113):    252.241      1.670 RR    IC  PLL_inst|altpll_component|pll|inclk[0]
    Info (332113):    248.056     -4.185 RR  CELL  PLL_inst|altpll_component|pll|clk[0]
    Info (332113):    248.698      0.642 FF    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):    248.698      0.000 FF  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332113):    249.375      0.677 FF    IC  datamem|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):    249.802      0.427 FR  CELL  DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    500.000    500.000           launch edge time
    Info (332113):    500.000      0.000           source latency
    Info (332113):    500.000      0.000           CLOCK_50
    Info (332113):    500.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113):    502.241      1.670 RR    IC  PLL_inst|altpll_component|pll|inclk[0]
    Info (332113):    498.056     -4.185 RR  CELL  PLL_inst|altpll_component|pll|clk[0]
    Info (332113):    498.698      0.642 RR    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):    498.698      0.000 RR  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332113):    499.375      0.677 RR    IC  datamem|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):    499.802      0.427 RF  CELL  DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_cf61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.127
    Info (332113): Actual Width     :   250.000
    Info (332113): Slack            :   247.873
    Info (332113): ===================================================================
    Info (332113): 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 447 megabytes
    Info: Processing ended: Sun Oct 25 14:16:49 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


