
<!DOCTYPE HTML>
<html lang="" >
    <head>
        <meta charset="UTF-8">
        <meta content="text/html; charset=utf-8" http-equiv="Content-Type">
        <title>apicv Â· GitBook</title>
        <meta http-equiv="X-UA-Compatible" content="IE=edge" />
        <meta name="description" content="">
        <meta name="generator" content="GitBook 3.2.3">
        
        
        
    
    <link rel="stylesheet" href="../gitbook/style.css">

    
            
                
                <link rel="stylesheet" href="../gitbook/gitbook-plugin-highlight/website.css">
                
            
                
                <link rel="stylesheet" href="../gitbook/gitbook-plugin-search/search.css">
                
            
                
                <link rel="stylesheet" href="../gitbook/gitbook-plugin-fontsettings/website.css">
                
            
        

    

    
        
    
        
    
        
    
        
    
        
    
        
    

        
    
    
    <meta name="HandheldFriendly" content="true"/>
    <meta name="viewport" content="width=device-width, initial-scale=1, user-scalable=no">
    <meta name="apple-mobile-web-app-capable" content="yes">
    <meta name="apple-mobile-web-app-status-bar-style" content="black">
    <link rel="apple-touch-icon-precomposed" sizes="152x152" href="../gitbook/images/apple-touch-icon-precomposed-152.png">
    <link rel="shortcut icon" href="../gitbook/images/favicon.ico" type="image/x-icon">

    
    <link rel="next" href="ipiv.html" />
    
    
    <link rel="prev" href="./" />
    

    </head>
    <body>
        
<div class="book">
    <div class="book-summary">
        
            
<div id="book-search-input" role="search">
    <input type="text" placeholder="Type to search" />
</div>

            
                <nav role="navigation">
                


<ul class="summary">
    
    

    

    
        
        
    
        <li class="chapter " data-level="1.1" data-path="../">
            
                <a href="../">
            
                    
                    Introduction
            
                </a>
            

            
        </li>
    
        <li class="chapter " data-level="1.2" data-path="./">
            
                <a href="./">
            
                    
                    KVM
            
                </a>
            

            
            <ul class="articles">
                
    
        <li class="chapter active" data-level="1.2.1" data-path="vapic.html">
            
                <a href="vapic.html">
            
                    
                    apicv
            
                </a>
            

            
        </li>
    
        <li class="chapter " data-level="1.2.2" data-path="ipiv.html">
            
                <a href="ipiv.html">
            
                    
                    IPI virtualization
            
                </a>
            

            
        </li>
    
        <li class="chapter " data-level="1.2.3" data-path="patch.html">
            
                <a href="patch.html">
            
                    
                    kvm patch
            
                </a>
            

            
        </li>
    

            </ul>
            
        </li>
    

    

    <li class="divider"></li>

    <li>
        <a href="https://www.gitbook.com" target="blank" class="gitbook-link">
            Published with GitBook
        </a>
    </li>
</ul>


                </nav>
            
        
    </div>

    <div class="book-body">
        
            <div class="body-inner">
                
                    

<div class="book-header" role="navigation">
    

    <!-- Title -->
    <h1>
        <i class="fa fa-circle-o-notch fa-spin"></i>
        <a href=".." >apicv</a>
    </h1>
</div>




                    <div class="page-wrapper" tabindex="-1" role="main">
                        <div class="page-inner">
                            
<div id="book-search-results">
    <div class="search-noresults">
    
                                <section class="normal markdown-section">
                                
                                <h1 id="vapic">vapic</h1>
<h2 id="intruduction">intruduction</h2>
<h3 id="vm-root-operation&#x4E0A;&#x63A5;&#x6536;external-interrupt&#x903B;&#x8F91;">VM root operation&#x4E0A;&#x63A5;&#x6536;external interrupt&#x903B;&#x8F91;</h3>
<p><img src="pic/interrupt_recv_on_vm_root.svg" alt="recv intr on VM root operation"></p>
<h3 id="&#x5F15;&#x5165;&#x8BE5;&#x529F;&#x80FD;&#x539F;&#x56E0;">&#x5F15;&#x5165;&#x8BE5;&#x529F;&#x80FD;&#x539F;&#x56E0;</h3>
<p>&#x5728;&#x6CA1;&#x6709;&#x5F15;&#x5165;virtual apic&#x4E4B;&#x524D;&#xFF0C;&#x5982;&#x679C;&#x60F3;&#x5C06;&#x4E00;&#x4E2A;&#x4E2D;&#x65AD;&#x6CE8;&#x5165;&#x5230;guest&#xFF0C;
&#x53EA;&#x80FD;&#x901A;&#x8FC7;<code>Event injection</code>(&#x4E8B;&#x4EF6;&#x6CE8;&#x5165;) &#x7684;&#x65B9;&#x5F0F;&#x6CE8;&#x5165;&#x4E2D;&#x65AD;(&#x8BE6;&#x89C1;
intel sdm 26.6)</p>
<p>&#x8BE5;&#x65B9;&#x5F0F;&#x6709;&#x4E00;&#x4E9B;&#x7F3A;&#x70B9;:</p>
<ul>
<li>&#x4E00;&#x6B21;&#x53EA;&#x80FD;&#x6CE8;&#x5165;&#x4E00;&#x4E2A;&#x4E2D;&#x65AD;</li>
<li>&#x5E76;&#x4E14;&#x6CE8;&#x5165;&#x7684;&#x65F6;&#x95F4;&#x70B9;&#xFF0C;&#x53EA;&#x53D1;&#x751F;&#x5728;vm entry, &#x6240;&#x4EE5;&#x53D7;interrupt window
&#x7684;&#x5F71;&#x54CD;&#xFF0C;&#x53EF;&#x80FD;&#x4F1A;&#x5BFC;&#x81F4;&#x8F6F;&#x4EF6;&#x6CE8;&#x5165;&#x4E2D;&#x65AD;&#x4E0D;&#x6210;&#x529F;&#xFF0C;&#x9700;&#x8981;&#x8F6F;&#x4EF6;&#x7279;&#x6B8A;&#x5904;&#x7406;&#x3002;</li>
</ul>
<p>&#x90A3;&#x4E48;&#x6211;&#x4EEC;&#x6765;&#x770B;, &#x4E0A;&#x9762;&#x7684;&#x4E24;&#x4E2A;&#x7F3A;&#x70B9;&#xFF0C;kvm(software)&#x8FD9;&#x8FB9;&#x662F;&#x5982;&#x4F55;&#x5904;&#x7406;&#x7684;: </p>
<ul>
<li><p>&#x4E00;&#x6B21;&#x53EA;&#x80FD;&#x6CE8;&#x5165;&#x4E00;&#x4E2A;&#x4E2D;&#x65AD;:<br>
&#x5F53;&#x5982;&#x679C;&#x672C;&#x6B21;vm entry &#x53D1;&#x73B0;&#x6709;&#x591A;&#x4E2A;&#x4E2D;&#x65AD;&#x9700;&#x8981;&#x6CE8;&#x5165;&#x65F6;&#xFF0C;&#x8BBE;&#x7F6E;VMCS&#x4E2D;&#x7684;<code>primary 
processor-based VM-execution controls</code>&#x4E2D;&#x7684;<code>interrupt-window exit</code>
&#x5B57;&#x6BB5;&#x3002;&#x56E0;&#x4E3A;&#x5728;&#x6CE8;&#x5165;&#x4E2D;&#x65AD;&#x8FC7;&#x7A0B;&#x4E2D;&#x4F1A;&#x5C06;<code>interrupt-windows</code>&#x5173;&#x95ED;(&#x5B9E;&#x9645;&#x4E0A;
&#x4E5F;&#x5C31;&#x662F;&#x5C06;IF=0)&#xFF0C;&#x6240;&#x4EE5;&#x7B49;guest software &#x5C06;interrupt-windows&#x5F00;&#x542F;&#x65F6;&#xFF0C;
&#x5C31;&#x4F7F;&#x5176;&#x4EA7;&#x751F;vm-exit, &#x7136;&#x540E;&#x5728;&#x4E0B;&#x6B21;&#x7684;vm entry&#x4E2D;&#x5728;&#x5C06;&#x4E0B;&#x4E00;&#x4E2A;&#x4E2D;&#x65AD;&#x6CE8;&#x5165;&#x3002;</p>
</li>
<li><p>&#x53D7;interrupt-window &#x5F71;&#x54CD;<br>
&#x5982;&#x679C;&#x672C;&#x6B21;vm entry&#x53D1;&#x73B0;<code>interrupt-windows</code>&#x5173;&#x95ED;(&#x4E3B;&#x8981;&#x6709;guest&#x7684;
IF=0&#xFF0C;&#x6216;&#x8005;VMCS&#x4E2D;<code>Guest-state Aare</code>&#x4E2D;<code>Interruptibility 
state</code>&#x4E2D;&#x7684;&#x67D0;&#x4E9B;&#x4F4D;&#x4E3A;1(&#x8BE6;&#x89C1;intel  sdm 24.4.2 Guest 
Non-Register state), &#x90A3;&#x4E48;&#x5728;&#x672C;&#x6B21;vm-entry &#x5C31;&#x4E0D;&#x6CE8;&#x5165;&#x4E2D;&#x65AD;&#xFF0C;
&#x7136;&#x540E;&#x628A;<code>interrupt-window exit</code>&#x5B57;&#x6BB5;&#x7F6E;1&#xFF0C;&#x8BA9;guest&#x5728;interrupt
window&#x5F00;&#x542F;&#x7684;&#x65F6;&#x5019;&#x4EA7;&#x751F;vm exit, &#x7136;&#x540E;&#x5728;&#x4E0B;&#x6B21;vm entry &#x65F6;&#x6CE8;&#x5165;
&#x4E2D;&#x65AD;&#x3002;</p>
</li>
</ul>
<p>&#x6240;&#x4EE5;&#x6211;&#x4EEC;&#x6765;&#x770B;&#x4E0A;&#x9762;&#x7684;&#x5F71;&#x54CD;&#xFF0C;&#x5904;&#x7406;&#x4E0A;&#x9762;&#x4E24;&#x79CD;&#x60C5;&#x51B5;&#x65F6;&#xFF0C;&#x4F1A;&#x4EA7;&#x751F;&#x591A;&#x6B21;&#x7684;vm 
exit&#x3002;&#x53E6;&#x5916;&#x8FD8;&#x6709;guest software &#x5BF9;&#x4E8E;apic register&#x7684;&#x8BBF;&#x95EE;&#xFF0C;&#x8FD9;&#x91CC;&#x9762;
&#x6709;&#x4E9B;&#x5BC4;&#x5B58;&#x5668;&#x53EF;&#x80FD;&#x8BBF;&#x95EE;&#x7684;&#x6BD4;&#x8F83;&#x9891;&#x7E41;&#xFF0C;&#x4F8B;&#x5982;TPR&#xFF0C;&#x6240;&#x4EE5;&#x4E3A;&#x4E86;&#x51CF;&#x5C11;vm exit,
intel &#x5F15;&#x5165;&#x4E86; <code>APIC Virtualization &#x548C; virtual interrupt</code>&#x3002;</p>
<p>&#x5F15;&#x5165;&#x4E0A;&#x8FF0;&#x529F;&#x80FD;&#x540E;&#xFF0C;&#x53EF;&#x4EE5;&#x5728;&#x4E00;&#x6B21;vm-entry&#x4E2D;&#x6CE8;&#x5165;&#x591A;&#x4E2A;&#x4E2D;&#x65AD;&#xFF0C;&#x5E76;&#x4E14;
&#x65E0;&#x9700;&#x5173;&#x5FC3;interrupt window, &#x5E76;&#x4E14;&#xFF0C;&#x8FD8;&#x53EF;&#x4EE5;&#x4F7F;&#x7528;posted-interrupt
&#x5728; VMX non-root operation &#x4E0B;&#xFF0C;&#x901A;&#x8FC7;&#x4FEE;&#x6539;PID(posted-interrupt 
descriptor)&#x548C;&#x5411;&#x5176;&#x53D1;&#x9001;&#x4E00;&#x4E2A;&#x7279;&#x6B8A;&#x7684;&#x4E2D;&#x65AD;NV(notification vector),
&#x6CE8;&#x5165;&#x4E2D;&#x65AD;&#x3002;</p>
<p>&#x6211;&#x4EEC;&#x6765;&#x770B;&#x4E0B;&#x4E0A;&#x8FF0;&#x529F;&#x80FD;&#x7684;&#x5B9E;&#x73B0;</p>
<h2 id="vapic&#x5B9E;&#x73B0;">vapic&#x5B9E;&#x73B0;</h2>
<p>apic &#x865A;&#x62DF;&#x5316;&#xFF0C;&#x6700;&#x5E95;&#x5C42;&#x7684;&#x662F;&#x8981;&#x865A;&#x62DF;&#x5316;apic &#x7684;&#x8FD9;&#x4E9B;&#x5BC4;&#x5B58;&#x5668;&#xFF0C;&#x800C;intel &#x8FD9;&#x8FB9;&#x7684;&#x5B9E;&#x73B0;
&#x662F;&#x5728;&#x5C06;&#x8FD9;&#x4E9B;&#x5BC4;&#x5B58;&#x5668;&#x865A;&#x62DF;&#x5316;&#x5728;&#x5185;&#x5B58;&#x4E2D;&#xFF0C;&#x8BFB;&#x5199;&#x67D0;&#x4E9B;&#x5BC4;&#x5B58;&#x5668;&#x786C;&#x4EF6;&#x65B9;&#x9762;&#x4F1A;&#x6709;&#x4E00;&#x4E9B;&#x865A;&#x62DF;&#x5316;
&#x7684;&#x52A8;&#x4F5C;, &#x5982;&#x679C;&#x662F;&#x8BFB;&#x7684;&#x8BDD;&#xFF0C;&#x4F1A;&#x4ECE;&#x5185;&#x5B58;&#x4E2D;&#x67D0;&#x4E2A;&#x504F;&#x79FB;&#x5904;&#x83B7;&#x53D6;&#x5230;&#x5BC4;&#x5B58;&#x5668;&#x7684;&#x503C;&#xFF0C;&#x5982;&#x679C;&#x662F;&#x8BFB;&#x7684;&#x8BDD;&#xFF0C;
&#x53EF;&#x80FD;&#x8FD8;&#x4F1A;&#x6709;&#x989D;&#x5916;&#x7684;emulation &#x7684;&#x64CD;&#x4F5C;&#x3002;</p>
<p>&#x4E0A;&#x9762;&#x63D0;&#x5230;&#x7684;&#x8FD9;&#x4E2A;page&#xFF0C;&#x88AB;&#x79F0;&#x4E3A;<code>virtual-APIC page</code>, &#x8BE5;page &#x662F;&#x4E00;&#x4E2A;4-KByte&#x7684;&#x5185;&#x5B58;&#x533A;&#x57DF;&#xFF0C;
&#x8BE5;page&#x7684;&#x7269;&#x7406;&#x5730;&#x5740;&#xFF0C;&#x9700;&#x8981;&#x914D;&#x7F6E;&#x5728;VMCS&#x4E2D;<code>virtual-APIC address</code>&#x5B57;&#x6BB5;&#x4E2D;&#x3002;</p>
<p>&#x5BF9;&#x4E8E;guest software &#x53EF;&#x80FD;&#x4F1A;&#x6709;&#x4EE5;&#x4E0B;&#x7684;&#x573A;&#x666F;&#x8BBF;&#x95EE; APIC register:</p>
<ul>
<li>&#x76F4;&#x63A5;&#x8BBF;&#x95EE;<ul>
<li>&#x5982;&#x679C;&#x662F;xapic&#xFF0C;&#x5185;&#x5B58;&#x8BFB;&#x5199;&#x6307;&#x4EE4;&#x8BBF;&#x95EE;&#x5230;APIC mapped page &#x7684;&#x67D0;&#x4E9B;&#x504F;&#x79FB;&#x5730;&#x5740;</li>
<li>&#x5982;&#x679C;&#x662F;x2apic, &#x901A;&#x8FC7;RDMSR, WRMSR &#x8BBF;&#x95EE;&#x5230;&#x548C;APIC&#x76F8;&#x5173;&#x7684;&#x67D0;&#x4E9B;MSR&#x7684; encoding</li>
</ul>
</li>
<li>&#x975E;&#x76F4;&#x63A5;&#x8BBF;&#x95EE;<ul>
<li>&#x53EF;&#x80FD;&#x6709;&#x4E00;&#x4E9B;&#x5176;&#x4ED6;&#x7684;&#x60C5;&#x51B5;&#x8BBF;&#x95EE;&#x5230;&#x4E86;APIC mapped page , &#x4F8B;&#x5982;page table walks. 
&#x8BE6;&#x89C1;(intel sdm 29.4.6 APIC Accesses Not Directly Resulting From Linear 
Addresses)</li>
<li>&#x67D0;&#x4E9B; access vapic regsiter &#x7684;emulate&#x884C;&#x4E3A;&#xFF0C;&#x6216;&#x8005;&#x662F;virtual interrupt process
&#x8FC7;&#x7A0B;&#x4E2D;&#x4F1A;&#x53D1;&#x751F;&#x5BF9;&#x8BE5;&#x8D44;&#x6E90;&#x7684;&#x8BBF;&#x95EE;</li>
<li>mov to CR8</li>
</ul>
</li>
</ul>
<blockquote>
<p>NOTE:</p>
<p>&#x8FD9;&#x91CC;&#x7684;&#x8BBF;&#x95EE;&#x6709;&#x8BFB;&#x5199;&#x64CD;&#x4F5C;&#xFF0C;&#x8BFB;&#x64CD;&#x4F5C;&#x5176;&#x5B9E;&#x6CA1;&#x6709;&#x4EC0;&#x4E48;&#xFF0C;&#x4E3B;&#x8981;&#x662F;&#x5199;&#x64CD;&#x4F5C;&#xFF0C;&#x56E0;&#x4E3A;
&#x5199;&#x64CD;&#x4F5C;&#x4E0D;&#x4EC5;&#x8981;&#x5C06;&#x6B32;&#x5199;&#x5165;&#x7684;&#x503C;&#x540C;&#x6B65;&#x5230;<code>virtual-APIC page</code>, &#x800C;&#x4E14;&#x8FD8;&#x53EF;&#x80FD;&#x4F1A;&#x6709;&#x4E00;&#x4E9B;
virtualization&#x7684;&#x64CD;&#x4F5C;&#xFF0C;&#x8BF7;&#x770B;&#x540E;&#x9762;&#x7684;&#x7AE0;&#x8282;&#x3002;</p>
</blockquote>
<p>&#x800C;&#x4E0A;&#x9762;&#x4E5F;&#x63D0;&#x5230;&#xFF0C;VAPIC&#x76EE;&#x524D;&#x53EA;&#x5BF9;&#x90E8;&#x5206;&#x5BC4;&#x5B58;&#x5668;&#x6709;virtualization&#x7684;&#x884C;&#x4E3A;&#xFF0C;&#x5BC4;&#x5B58;&#x5668;&#x5217;&#x8868;&#x5982;&#x4E0B;:</p>
<ul>
<li>virtual task-priority register:VTPR</li>
<li>virtual processor-priority rresigter:VPPR</li>
<li>virtual end-of-interrupt register:VEOI</li>
<li>virtual interrupt-serive register:VISR</li>
<li>virtual interrupt-request register:VIRR</li>
<li>virtual interrupt-command register:VICR_LO</li>
<li>virtual interrupt-command register:VICR_HI</li>
</ul>
<p>&#x4E3A;&#x652F;&#x6301;vapic, &#x5728;VMCS&#x4E2D;&#x63D0;&#x4F9B;&#x4E86;&#x4E00;&#x4E9B;&#x63A7;&#x5236;&#x5B57;&#x6BB5;&#xFF0C;&#x6765;&#x63A7;&#x5236;&#x4E00;&#x4E9B;virtualization&#x7684;&#x884C;&#x4E3A;:</p>
<ul>
<li>Virtual-interrupt delivery: &#x4F7F;&#x80FD;&#x8BE5;&#x529F;&#x80FD;&#xFF0C;&#x4F7F;&#x5F97;VMX non-root operation&#x4E0B;
&#x53EF;&#x4EE5;&#x53BB;delivery pending virtual interrupt, &#x5E76;&#x4E14;&#x8FD8;&#x53EF;&#x4EE5;&#x63A7;&#x5236;TPR virtualization
&#x7684;&#x884C;&#x4E3A;&#xFF0C;&#x6211;&#x4EEC;&#x4E0B;&#x9762;&#x4F1A;&#x770B;&#x5230;</li>
<li>Use TPR shadow: CR8 virtualization&#x4E2D;&#x4F1A;&#x63D0;&#x5230;</li>
<li>Virtualize APIC access: &#x4F7F;&#x80FD;&#x8BE5;&#x529F;&#x80FD;&#xFF0C;&#x53EF;&#x4EE5;&#x865A;&#x62DF;&#x5316;<code>memory-mapped access</code>&#x7684;&#x884C;&#x4E3A;&#xFF0C;
&#x8FD9;&#x4E2A;&#x5730;&#x5740;&#x662F;GUEST APIC MAP PAGE &#x901A;&#x8FC7;EPT&#x8F6C;&#x6362;&#x540E;&#x7684; phyiscal address, &#x662F;&#x4E00;&#x4E2A;HPA, 
&#x90A3;&#x4E48;<code>virtual APIC address</code>&#x4E5F;&#x662F;&#x4E00;&#x4E2A;HPA, &#x90A3;&#x4E48;&#x8FD9;&#x4E24;&#x4E2A;&#x9875;&#x4E4B;&#x95F4;&#x6709;&#x4EC0;&#x4E48;&#x8054;&#x7CFB;&#x4E48;&#xFF0C;&#x5728;
&#x4E0B;&#x9762;&#x7684;&#x7AE0;&#x8282;&#x8BB2;&#x8FF0;&#x4E0B;&#x81EA;&#x5DF1;&#x7684;&#x770B;&#x6CD5;&#x3002;</li>
<li>Virtualize x2APIC mode: &#x4EE5;MSR&#x7684;&#x65B9;&#x5F0F;&#x8BBF;&#x95EE;vapic, &#x8FD9;&#x4E2A;&#x529F;&#x80FD;&#x8981;&#x597D;&#x7528;&#x4E9B;&#xFF0C;&#x4E00;&#x65B9;&#x9762;&#x6CA1;&#x6709;
  &#x90A3;&#x4E48;&#x591A;&#x7684;&#x5F02;&#x5E38;&#x60C5;&#x51B5;&#x9700;&#x8981;&#x8003;&#x8651;&#xFF0C;&#x53E6;&#x4E00;&#x65B9;&#x9762;&#x6548;&#x7387;&#x4E5F;&#x9AD8;&#xFF0C;&#x56E0;&#x4E3A;&#x4E0D;&#x9700;&#x8981;mmu&#x4ECB;&#x5165;&#x3002;</li>
<li>APIC-register virtualization: </li>
<li>Process posted interrupts</li>
</ul>
<p>&#x672C;&#x7AE0;&#x4E3B;&#x8981;&#x662F;&#x5C06;<code>memory-mapped APIC Access</code> &#x7684;&#x865A;&#x62DF;&#x5316;&#x884C;&#x4E3A;(MSR-based &#x548C;&#x5176;&#x5DEE;&#x4E0D;&#x591A;)&#x3002;
&#x5728;&#x4ECB;&#x7ECD;<code>memory-mapped APIC access</code>&#x4E4B;&#x524D;, &#x6211;&#x4EEC;&#x5148;&#x770B;&#x975E;&#x76F4;&#x63A5;&#x8BBF;&#x95EE;&#x7684;<code>mov to CR8</code>&#x64CD;&#x4F5C;&#xFF0C;
&#x8FD9;&#x4E2A;&#x64CD;&#x4F5C;&#x6BD4;&#x8F83;&#x7279;&#x6B8A;&#xFF0C;&#x5B83;&#x5E76;&#x6CA1;&#x6709;&#x53BB;&#x8BBF;&#x95EE;apic &#x7684;&#x8D44;&#x6E90;&#xFF0C;&#x800C;&#x5728;64-bit mode&#x4E0B;&#xFF0C;&#x5BF9;&#x4E8E;&#x8BE5;&#x5BC4;&#x5B58;
&#x5668;&#x7684;access, &#x5B9E;&#x9645;&#x4E0A;&#x5C31;&#x662F;&#x8BBF;&#x95EE;&#x7684;APIC&#x7684;TPR register, &#x5BF9;&#x4E8E;host&#x662F;&#x8FD9;&#x6837;&#xFF0C;&#x800C;&#x5BF9;&#x4E8E;
guest&#xFF0C;&#x5B83;&#x5B9E;&#x9645;&#x4E0A;&#x9700;&#x8981;&#x8BBF;&#x95EE;vapic&#x7684;VTPR, &#x6211;&#x4EEC;&#x6765;&#x770B;&#x4E0B;guest &#x662F;&#x600E;&#x4E48;&#x63A7;&#x5236;&#x7684;&#x3002;</p>
<h2 id="cr8-virtualization">CR8 virtualization</h2>
<p>&#x5728;VMCS&#x7684;<code>primary processor-based vm-execution controls</code>&#x63D0;&#x4F9B;&#x4E86;3&#x4E2A;&#x5B57;&#x6BB5;&#xFF0C;&#x7528;&#x4E8E;
CR8 virtualization:</p>
<ul>
<li><strong>CR8-load exiting</strong>: Mov to CR8 cause VM exits</li>
<li><strong>CR8-store exiting</strong>: Mov from CR8 cause VM exits</li>
<li><strong>use TPR shadow</strong>: &#x5F00;&#x542F;&#x8BE5;&#x9009;&#x9879;&#x4F7F;&#x5F97; CR8-load/store &#x884C;&#x4E3A; &#x5B9E;&#x9645;&#x4E0A;&#x662F;&#x53BB;
access VTPR</li>
</ul>
<p>&#x6211;&#x4EEC;&#x6765;&#x770B;&#xFF0C;&#x5F53;&#x4F7F;&#x80FD;&#x4E86;<code>use TPR shadow</code> &#x540E;&#xFF0C;VMX non-root  operation&#x4E0B;&#x8BBF;&#x95EE;CR8, 
&#x5B9E;&#x9645;&#x4E0A;&#x662F;&#x8BBF;&#x95EE;&#x7684; VTPR, &#x636E;&#x8BF4;&#x65E9;&#x671F;&#x7684;vapic&#x7684;&#x5B9E;&#x73B0;&#x5F88;&#x6709;&#x9650;, 
<a href="https://zhuanlan.zhihu.com/p/267815728" target="_blank">&#x4EC5;&#x4EC5;&#x662F;&#x63A7;&#x5236;eCR8&#x7684;&#x8BBF;&#x95EE;</a>&#x3002;</p>
<p>&#x63A5;&#x4E0B;&#x6765;&#x6211;&#x4EEC;&#x6765;&#x770B;&#x4E0B;<code>Virtualization memory-mapped APIC Access</code></p>
<h2 id="virtualization-memory-mapped-apic-access">Virtualization memory-mapped APIC Access</h2>
<p>&#x5728;xapic &#x6A21;&#x5F0F;&#x4E2D;&#xFF0C;&#x8F6F;&#x4EF6;&#x5BF9;&#x4E8E;local APIC&#x5BC4;&#x5B58;&#x5668;&#xFF0C;&#x53EF;&#x4EE5;&#x4F7F;&#x7528;&#x5185;&#x5B58;&#x6620;&#x5C04;&#x7684;&#x65B9;&#x5F0F;&#x8FDB;&#x884C;&#x8BBF;&#x95EE;&#x3002;
&#x8BE6;&#x7EC6;&#x6765;&#x8BF4;&#xFF0C;&#x53EF;&#x4EE5;&#x901A;&#x8FC7;&#x4F7F;&#x7528;&#x7FFB;&#x8BD1;&#x4E3A;IA32_APIC_BASE MSR&#x6307;&#x793A;&#x7684;&#x7269;&#x7406;&#x5730;&#x5740;&#x7684;&#x7EBF;&#x6027;&#x5730;&#x5740;&#x8FDB;&#x884C;&#x8BBF;&#x95EE;&#x3002;
&#x5728;&#x6CA1;&#x6709;&#x5F15;&#x5165;vapic&#x4E4B;&#x524D;&#xFF0C;&#x5BF9;&#x4E8E;&#x8BE5;&#x5185;&#x5B58;&#x533A;&#x57DF;&#x7684;&#x8BBF;&#x95EE;&#x901A;&#x5E38;&#x4F1A;&#x9020;&#x6210;vm-exit&#x3002;&#x8FD9;&#x4E2A;VM-EXIT&#x7684;&#x884C;&#x4E3A;&#x662F;&#x7531;
VMM&#x53BB;&#x63A7;&#x5236;&#x7684;&#xFF0C;&#x5728;vm exit&#x540E;&#xFF0C;&#x53EF;&#x4EE5;&#x5BF9;&#x8BE5;&#x8BBF;&#x95EE;&#x8FDB;&#x884C; emulate&#xFF0C;&#x53EF;&#x4EE5;&#x4F7F;&#x7528;paging&#x6216;&#x8005;EPT&#x8FBE;&#x5230;&#x8FD9;
&#x4E2A;&#x76EE;&#x7684;&#x3002;&#x5F53;intel &#x652F;&#x6301;&#x4E86;vapic&#x540E;&#xFF0C;&#x53EF;&#x4EE5;&#x901A;&#x8FC7;&#x8BBE;&#x7F6E;<code>virtual APIC access</code> vm-execution
control &#x6539;&#x53D8;&#x8FD9;&#x4E00;&#x884C;&#x4E3A;&#x3002;</p>
<p>&#x5F53;<code>virtual APIC access</code>&#x63A7;&#x5236;&#x5B57;&#x6BB5;&#x4E3A;1 &#x540E;&#xFF0C;&#x5904;&#x7406;&#x5668;&#x76F8;&#x4F1A;&#x5BF9;&#x7FFB;&#x8BD1;&#x5730;&#x5740;&#x843D;&#x5728;4-KByte
<code>APIC-access page</code>&#x7684;&#x7EBF;&#x6027;&#x5730;&#x5740;&#x7684;&#x8BBF;&#x95EE;&#x7279;&#x6B8A;&#x5BF9;&#x5F85;&#x3002;(&#x5173;&#x4E8E;<code>APIC-access page</code>, &#x662F;&#x4E00;&#x4E2A;
VMCS&#x4E2D;&#x7684;&#x5B57;&#x6BB5;&#xFF0C;&#x8BE6;&#x89C1;24.6.8)&#x3002;</p>
<p>&#x901A;&#x5E38;&#x6765;&#x8BF4;&#xFF0C;&#x8BBF;&#x95EE;<code>APIC-access page</code> &#x4F1A;&#x5BFC;&#x81F4;<code>APIC-access VM exit</code>&#x3002;&#x8FD9;&#x4E2A;vm exit
&#x63D0;&#x4F9B;&#x7ED9;VMM&#x4E00;&#x4E9B;VM exit&#x7684;&#x539F;&#x56E0;&#x3002;&#x800C;&#x5F53;&#x8BBE;&#x7F6E;&#x4E86;&#x67D0;&#x4E9B;<code>VM-execution controls</code>&#x65F6;&#xFF0C;
&#x5904;&#x7406;&#x5668;&#x4F1A;&#x865A;&#x62DF;&#x5316;&#x67D0;&#x4E9B;&#x5BF9;&#x4E8E;APIC-access page &#x7684;&#x8BBF;&#x95EE;&#xFF0C;&#x5E76;&#x4E14;&#x4E0D;&#x4EA7;&#x751F;VM exit&#x3002;
&#x8FD9;&#x4E9B;virtualization &#x5C06;&#x4F1A;&#x5BF9;<code>virtual-APIC page</code>&#x8FDB;&#x884C;&#x8BBF;&#x95EE;&#x800C;&#x4EE3;&#x66FF;&#x5BF9;<code>APIC-access page</code>
&#x7684;&#x8BBF;&#x95EE;&#x3002;</p>
<blockquote>
<p>NOTE</p>
<p>&#x4E0A;&#x9762;&#x63D0;&#x5230;&#x8FC7;&#xFF0C;<code>APIC-access address</code>&#x548C;<code>virtual-APIC address</code>&#x90FD;&#x5BF9;&#x5E94;&#x7684;&#x662F;HPA&#xFF0C;
&#x4E3A;&#x4EC0;&#x4E48;&#x8981;&#x8BBE;&#x7F6E;&#x4E24;&#x4E2A;&#x5730;&#x5740;&#x5462;&#xFF0C;&#x4ED6;&#x4EEC;&#x4E4B;&#x95F4;&#x6709;&#x6CA1;&#x6709;&#x4EC0;&#x4E48;&#x5173;&#x7CFB;&#x5462;?</p>
<p>&#x6211;&#x89C9;&#x5F97;&#x6CA1;&#x6709;&#x5173;&#x7CFB;&#xFF0C;&#x786C;&#x4EF6;&#x53EF;&#x80FD;&#x5904;&#x7406;&#x662F;&#x8FD9;&#x6837;&#xFF0C;&#x5728;VMX non-root operation&#x4E0B;&#xFF0C;&#x8BBF;&#x95EE;&#x4E00;&#x4E2A;
APIC page&#x4E2D;&#x7684;address, &#x8FD9;&#x4E2A;address &#x662F;GVA, &#x6B64;&#x65F6;, CPU&#x4E5F;&#x4E0D;&#x77E5;&#x9053;&#x8BE5;&#x5730;&#x5740;&#x662F;&#x4E0D;&#x662F;APIC
page &#x4E2D;&#x7684;&#x5730;&#x5740;&#xFF0C;&#x9700;&#x8981;&#x901A;&#x8FC7;MMU&#x5C06;&#x5176;&#x8F6C;&#x6362;&#x6210;HPA&#xFF0C;&#x62FF;&#x5230;HPA&#x4E4B;&#x540E;&#xFF0C;&#x518D;&#x5C06;&#x8BE5;HPA&#x548C;<code>APIC-access 
address</code>&#x6BD4;&#x8F83;&#xFF0C;&#x5982;&#x679C;&#x76F8;&#x7B49;&#xFF0C;&#x90A3;&#x4E48;&#x5C31;&#x8BA4;&#x4E3A;&#x8BE5;&#x5730;&#x5740;&#x662F;VAPIC page&#x7684;&#x5730;&#x5740;&#xFF0C;&#x5728;&#x6267;&#x884C;&#x4E9B;emulation
&#x7684;&#x64CD;&#x4F5C;&#xFF0C;&#x4F8B;&#x5982;&#x5F80;VAPIC page&#x67D0;&#x4E2A;&#x504F;&#x79FB;&#x8BBF;&#x95EE;&#xFF0C;&#x6CE8;&#x610F;&#xFF0C;&#x8FD9;&#x4E2A;&#x65F6;&#x5019;CPU&#x8BBF;&#x95EE;&#x7684;&#x662F;<code>virtual apic
page</code>, &#x800C;&#x4E0D;&#x662F;<code>APIC access page</code>&#x3002;<br>
&#x90A3;&#x6211;&#x4EEC;&#x6765;&#x770B;&#x4E0B;&#xFF0C;&#x4E3A;&#x4EC0;&#x4E48;<code>APIC-access address</code>&#x4E0D;&#x80FD;&#x662F;&#x4E00;&#x4E2A;GVA/GPA</p>
<pre><code>+ GVA: &#x56E0;&#x4E3A;GVA&#x662F;guest &#x505A;&#x7684;&#x5185;&#x5B58;&#x6620;&#x5C04;, kvm&#x4FA7;&#x62FF;&#x4E0D;&#x5230;
+ GPA: &#x56E0;&#x4E3A;GPA&#x7684;&#x83B7;&#x53D6;&#x4E5F;&#x662F;&#x901A;&#x8FC7;mmu &#x901A;&#x8FC7;&#x5C06;GVA-&gt;GPA, &#x83B7;&#x5F97;&#xFF0C;&#x800C;&#x5982;&#x679C;&#x6620;&#x5C04;&#x5EFA;&#x7ACB;
&#x5B8C;&#x6574;&#x7684;&#x8BDD;&#xFF0C;GVA-&gt;HPA, &#x800C;&#x4E0D;&#x5B8C;&#x6574;&#x7684;&#x8BDD;&#xFF0C;&#x5219;&#x4F1A;&#x629B;&#x4E00;&#x4E2A;&#x5F02;&#x5E38;&#xFF0C;&#x8FD9;&#x4E2A;&#x5F02;&#x5E38;&#x4E0D;&#x77E5;&#x9053;&#x662F;
mmu&#x7684;&#x5904;&#x7406;&#x903B;&#x8F91;&#x629B;&#xFF0C;&#x8FD8;&#x662F;CPU&#x629B;&#xFF0C;&#x5982;&#x679C;&#x662F;mmu&#x629B;&#x7684;&#x8BDD;&#xFF0C;&#x5C31;&#x5FC5;&#x987B;&#x4F7F;&#x7528;HPA&#x4E86;&#xFF0C;&#x5982;&#x679C;&#x662F;
CPU&#x629B;&#xFF0C;&#x53EF;&#x80FD;&#x4F1A;&#x6D89;&#x53CA;&#x4E00;&#x4E9B;&#x591A;&#x589E;&#x52A0;&#x7684;CPU&#x7684;&#x5904;&#x7406;&#x903B;&#x8F91;&#x7684;&#x8C03;&#x6574;&#xFF0C;&#x4E5F;&#x4E0D;&#x5408;&#x9002;&#x3002;
&#x56E0;&#x4E3A;&#x624B;&#x518C;29.4.1 &#x8BB2;&#x8FF0;&#x4E86;`priority of APIC-Access VM Exits`, &#x91CC;&#x9762;&#x8BB2;&#x8FF0;&#x5230;
&#x7531;&#x4E8E;&#x5185;&#x5B58;&#x8BBF;&#x95EE;&#x5BFC;&#x81F4;&#x7684;`APIC-access VM exit`&#x6BD4;page fault &#x6216;&#x8005;EPT violation
&#x8981;&#x4F4E;&#xFF0C;&#x4ECE;&#x8FD9;&#x70B9;&#x662F;&#x4E0D;&#x662F;&#x53EF;&#x4EE5;&#x731C;&#x6D4B;, &#x8BE5;&#x5F02;&#x5E38;&#x53EF;&#x80FD;&#x662F;mmu&#x629B;&#x5462;?(&#x81EA;&#x5DF1;&#x7684;&#x731C;&#x60F3;)
</code></pre></blockquote>
<p>&#x5BF9;&#x4E8E;<code>APIC-access page</code>&#x7684;&#x8BBF;&#x95EE;&#x4E3B;&#x8981;&#x6709;read/write&#x4E24;&#x79CD;&#x8BBF;&#x95EE;&#x3002;</p>
<p>&#x6211;&#x4EEC;&#x5148;&#x6765;&#x770B;&#x4E0B;&#x8BFB;&#x8BBF;&#x95EE;&#x7684;&#x865A;&#x62DF;&#x5316;&#x884C;&#x4E3A;&#x3002;</p>
<h3 id="virtualizing-read-from-the-apic-access-page">Virtualizing Read from the APIC-Access Page</h3>
<p>&#x5BF9;&#x4E8E;&#x5199;&#x64CD;&#x4F5C;&#x6765;&#x8BF4;&#x5462;&#xFF0C;&#x8BFB;&#x64CD;&#x4F5C;&#x8FD8;&#x662F;&#x6BD4;&#x8F83;&#x7B80;&#x5355;&#xFF0C;&#x56E0;&#x4E3A;&#x6CA1;&#x6709;&#x590D;&#x6742;&#x7684;virtualizing&#x64CD;&#x4F5C;&#xFF0C;&#x5F53;&#x5BF9;<code>APIC-access</code>
&#x8FDB;&#x884C;&#x8BFB;&#x64CD;&#x4F5C;&#x65F6;&#xFF0C;&#x53EA;&#x9700;&#x8981;&#x5224;&#x65AD;&#x662F;&#x5426;&#x6EE1;&#x8DB3;<code>virtualize</code>&#x7684;&#x6761;&#x4EF6;&#xFF0C;&#x5982;&#x679C;&#x6EE1;&#x8DB3;&#x7684;&#x8BDD;&#xFF0C;&#x5219;&#x4ECE;<code>virtual
APIC page</code>&#x7684;&#x67D0;&#x4E2A;&#x504F;&#x79FB;&#x5904;&#x8BFB;&#x53D6;&#x5185;&#x5B58;&#x503C;&#x5373;&#x53EF;&#x3002;</p>
<p>&#x672C;&#x7AE0;&#x8282;&#x4E3B;&#x8981;&#x6765;&#x770B;&#x4E0B;&#xFF0C;&#x54EA;&#x4E9B;<code>virtual APIC register</code>&#x5728;&#x4EC0;&#x4E48;&#x6761;&#x4EF6;&#x4E0B;&#x53EF;&#x4EE5;&#x88AB;<code>virtualize</code>&#x3002;</p>
<p>&#x5982;&#x679C;&#x4E0B;&#x9762;&#x7684;&#x4EFB;&#x610F;&#x6761;&#x4EF6;&#x4E3A;true&#x7684;&#x60C5;&#x51B5;&#x4E0B;&#xFF0C;&#x8BBF;&#x95EE;<code>APIC-access page</code>&#x5C06;&#x4F1A;&#x4EA7;&#x751F;<code>APIC-access VM exit</code></p>
<ul>
<li><code>use TPR shadow</code> VM execution control &#x4E3A;0</li>
<li>&#x8BE5;&#x8BBF;&#x95EE;&#x901A;&#x8FC7;&#x9884;&#x53D6;&#x6307;&#x4EE4;&#x8BBF;&#x95EE;</li>
<li>&#x8BE5;&#x8BBF;&#x95EE;&#x8BBF;&#x95EE;&#x7684;&#x5730;&#x5740;&#x5BBD;&#x5EA6;&#x5927;&#x4E8E;32 bits</li>
<li>The access is part of an operation for which the processor has already 
virtualized a write to the APIC-access page.(&#x6CA1;&#x770B;&#x61C2;)</li>
<li>The access is not entirely contained within the low 4 bytes of a naturally
aligned 16-byte region. That is, bits 3:2 of the access&#x2019;s address are 0, and 
the same is true of the address of the highest byte accessed.
<br>
&#x56E0;&#x4E3A;apic page&#x4E2D;&#x7684;&#x5BC4;&#x5B58;&#x5668;&#x662F;&#x6309;&#x7167;16-byte &#x5BF9;&#x9F50;&#xFF0C;&#x4F46;&#x662F;&#x8FD9;&#x4E9B;&#x5BC4;&#x5B58;&#x5668;&#x90FD;&#x662F;32bits&#x7684;&#x3002;
&#x6240;&#x4EE5;&#x5728;VMX root operation &#x4E0B;,  &#x8BBF;&#x95EE;&#x8FD9;&#x4E9B;&#x5BC4;&#x5B58;&#x5668;&#x7684;4byte~15byte &#x5C06;&#x4F1A;&#x5BFC;&#x81F4;undefine 
behavior, &#x800C;&#x8FD9;&#x91CC;&#x5C31;&#x662F;&#x5728;&#x89E3;&#x91CA;&#x8FD9;&#x79CD;&#x60C5;&#x51B5;&#x3002;&#x5728;VMX non-root operation &#x4E0B;&#xFF0C;&#x5219;&#x4F1A;&#x5BFC;&#x81F4;
<code>APIC-access VM exit</code>&#x3002;</li>
</ul>
<p>&#x4E0A;&#x9762;&#x8FD9;&#x51E0;&#x6761;&#x6BD4;&#x8F83;&#x5173;&#x952E;&#x7684;&#x662F;<code>use TPR shadow</code>&#xFF0C;&#x8BE5;&#x529F;&#x80FD;&#x662F;&#x53EF;&#x4EE5;&#x5C06;&#x5BF9;VMX non-root operation
&#x4E0B;&#x5BF9;CR8&#x7684;&#x8BBF;&#x95EE;&#xFF0C;virtualize&#x4E3A;&#x5BF9; virtual apic page &#x4E2D;VTPR&#x7684;&#x8BBF;&#x95EE;&#xFF0C;&#x8BE5;&#x529F;&#x80FD;&#x662F;intel &#x5BF9;
vapic&#x6700;&#x65E9;&#x7684;&#x529F;&#x80FD;&#x652F;&#x6301;&#xFF0C;&#x8BE5;&#x529F;&#x80FD;&#x4E0D;&#x9700;&#x8981;&#x5176;&#x4ED6;&#x7684; VM execution control &#x7684;&#x5F00;&#x542F;&#xFF0C;&#x5C31;&#x53EF;&#x4EE5;
&#x652F;&#x6301;&#x8BE5;&#x529F;&#x80FD;&#x3002;&#x8BF7;&#x770B;&#x4E0B;&#x9762;&#xFF1A;</p>
<p>&#x5982;&#x679C;&#x4E0A;&#x9762;&#x7684;&#x9009;&#x9879;&#x662F;&#x771F;&#xFF0C;&#x4E00;&#x4E2A;&#x8BFB;&#x64CD;&#x4F5C;&#x662F;&#x5426;&#x88AB;&#x865A;&#x62DF;&#x5316;&#xFF0C;&#x4F9D;&#x8D56;&#x4E8E;<code>APIC-register virtualization</code>
VM-execition control &#x7684;&#x8BBE;&#x7F6E;:</p>
<ul>
<li>&#x5982;&#x679C;<code>APIC-register virtualization</code>&#x548C;<code>virtual-interrupt delivery</code> VM-execution
control&#x5747;&#x4E3A;0&#xFF0C;&#x9664;&#x4E86;&#x5BF9;page offset 080H(VTPR) &#x7684;&#x8BFB;&#x8BBF;&#x95EE;&#x53EF;&#x4EE5;&#x88AB;virtualized; &#x5176;&#x4ED6;
&#x60C5;&#x51B5;&#x5747;&#x9020;&#x6210;&#x4E00;&#x4E2A; <code>APIC-access VM exit</code></li>
<li>&#x5982;&#x679C;<code>APIC-register virtualization</code>VM-execution control &#x4E3A;0,&#x800C;<code>virtual-interrupt 
delivery</code> VM-execution control &#x4E3A;1, &#x5BF9;&#x4E0B;&#x9762;&#x7684;page offset &#x7684;&#x8BFB;&#x8BBF;&#x95EE;&#x53EF;&#x4EE5;&#x88AB;
virtualized, &#x5426;&#x5219;&#x5C06;&#x4F1A;&#x4EA7;&#x751F;<code>APIC-acceess VM exit</code><ul>
<li>080H(VTPR)</li>
<li>0B0H(VEOI)</li>
<li>300H(VICR_LO)</li>
</ul>
</li>
<li>&#x5982;&#x679C;<code>APIC-register virtualization</code>&#x4E3A;1, &#x5BF9;&#x4E8E;&#x4E0B;&#x9762;&#x8303;&#x56F4;&#x7684;&#x8BFB;&#x8BBF;&#x95EE;&#x5C06;&#x4F1A;&#x88AB;virtualized:<ul>
<li>020H&#x2013;023H (local APIC ID);</li>
<li>030H&#x2013;033H (local APIC version);</li>
<li>080H&#x2013;083H (task priority);</li>
<li>0B0H&#x2013;0B3H (end of interrupt);</li>
<li>0D0H&#x2013;0D3H (logical destination);</li>
<li>0E0H&#x2013;0E3H (destination format);</li>
<li>0F0H&#x2013;0F3H (spurious-interrupt vector);</li>
<li>100H&#x2013;103H, 110H&#x2013;113H, 120H&#x2013;123H, 130H&#x2013;133H, 140H&#x2013;143H, 150H&#x2013;153H, 160H&#x2013;163H, or 170H&#x2013;
  173H (in-service);</li>
<li>180H&#x2013;183H, 190H&#x2013;193H, 1A0H&#x2013;1A3H, 1B0H&#x2013;1B3H, 1C0H&#x2013;1C3H, 1D0H&#x2013;1D3H, 1E0H&#x2013;1E3H, or 1F0H&#x2013;
  1F3H (trigger mode);</li>
<li>200H&#x2013;203H, 210H&#x2013;213H, 220H&#x2013;223H, 230H&#x2013;233H, 240H&#x2013;243H, 250H&#x2013;253H, 260H&#x2013;263H, or 270H&#x2013;
  273H (interrupt request);</li>
<li>280H&#x2013;283H (error status);</li>
<li>300H&#x2013;303H or 310H&#x2013;313H (interrupt command);</li>
<li>320H&#x2013;323H, 330H&#x2013;333H, 340H&#x2013;343H, 350H&#x2013;353H, 360H&#x2013;363H, or 370H&#x2013;373H (LVT entries);</li>
<li>380H&#x2013;383H (initial count); or</li>
<li>3E0H&#x2013;3E3H (divide configuration).
&#x9664;&#x4E86;&#x4E0A;&#x9762;&#x7684;&#x60C5;&#x51B5;&#xFF0C;&#x5176;&#x4ED6;&#x7684;&#x8BBF;&#x95EE;&#x90FD;&#x4F1A;&#x9020;&#x6210;<code>APIC-access VM exit</code></li>
</ul>
</li>
</ul>
<p>&#x800C;&#x5BF9;&#x4E8E;&#x4E0A;&#x9762;&#x63CF;&#x8FF0;&#x7684;virtualize&#x884C;&#x4E3A;&#xFF0C;&#x5B9E;&#x9645;&#x4E0A;&#x5C31;&#x662F;&#x4ECE;<code>virtual-APIC page</code>&#x76F8;&#x5E94;&#x7684;&#x504F;&#x79FB;&#x5904;&#xFF0C;&#x8BFB;&#x53D6;&#x5176;&#x76F8;&#x5E94;&#x7684;&#x503C;&#x3002;</p>
<p>&#x4E0A;&#x9762;&#x8BF4;&#x5B8C;&#x4E86;&#x5BF9;<code>APIC-access page</code> &#x8BFB;&#x64CD;&#x4F5C;&#x7684;&#x865A;&#x62DF;&#x5316;&#xFF0C;&#x4E0B;&#x9762;&#x8BF4;&#x4E0B;&#x5199;&#x64CD;&#x4F5C;</p>
<h3 id="virtualizing-write-to-the-apic-access-page">Virtualizing Write to the APIC-Access Page</h3>
<p>&#x4E0D;&#x540C;&#x4E8E;&#x8BFB;&#x64CD;&#x4F5C;&#xFF0C;&#x5199;&#x64CD;&#x4F5C;&#x5B9E;&#x9645;&#x4E0A;&#x4F1A;&#x9020;&#x6210;&#x4E00;&#x4E9B;&#x5F71;&#x54CD;&#xFF0C;&#x4F8B;&#x5982;&#xFF0C;&#x5728;VMX root operation&#x4E0B;&#xFF0C;&#x5199;ICR&#x5BC4;&#x5B58;&#x5668;&#xFF0C;
&#x53EF;&#x80FD;&#x4F1A;&#x5BFC;&#x81F4;&#x53D1;&#x9001;IPI&#x4E2D;&#x65AD;&#xFF0C;&#x6240;&#x4EE5;&#x5199;&#x64CD;&#x4F5C;&#x7684;&#x865A;&#x62DF;&#x5316;&#x884C;&#x4E3A;&#x8981;&#x590D;&#x6742;&#x4E00;&#x4E9B;&#xFF0C;&#x4E0D;&#x4EC5;&#x8981;&#x5728;<code>virtual
APIC page</code>&#x76F8;&#x5E94;&#x7684;&#x504F;&#x79FB;&#x5904;&#x5199;&#x5165;&#x503C;&#xFF0C;&#x800C;&#x4E14;&#x8FD8;&#x6709;&#x4E00;&#x4E9B;&#x9488;&#x5BF9;&#x6027;&#x7684;emulation
&#x64CD;&#x4F5C;&#x3002;&#x800C;&#x5728;&#x67D0;&#x4E9B;&#x60C5;&#x51B5;&#x4E0B;&#xFF0C;&#x5219;&#x4F1A;&#x51FA;&#x73B0;&#xFF0C;&#x5728;<code>virtual APIC page</code>&#x76F8;&#x5E94;&#x7684;&#x4F4D;&#x7F6E;&#x5199;&#x5165;&#x503C;&#x540E;&#xFF0C;&#x8FD8;&#x662F;&#x8981;
&#x4EA7;&#x751F;VM exit&#x3002;</p>
<p>&#x5E76;&#x4E0D;&#x662F;&#x5BF9;<code>APIC-access page</code> &#x7684;&#x6240;&#x6709;&#x4F4D;&#x7F6E;&#x7684;&#x5199;&#x64CD;&#x4F5C;&#x90FD;&#x9700;&#x8981;&#x88AB;virtualized, &#x800C;&#x4E14;&#x8FD8;&#x53D7; 
VM-execution  control &#x67D0;&#x4E9B;&#x5B57;&#x6BB5;&#x7684;&#x9650;&#x5236;&#xFF0C;&#x6211;&#x4EEC;&#x5148;&#x6765;&#x770B;&#x4E0B;&#x54EA;&#x4E9B;&#x60C5;&#x51B5;&#x4F1A;&#x88AB;virtualized&#x3002;</p>
<h4 id="determining-whether-a-write-access-is-virtualized">Determining Whether a Write Access is Virtualized</h4>
<p>&#x4E0B;&#x9762;&#x4EFB;&#x610F;&#x60C5;&#x51B5;&#x4E3A;true&#x5C06;&#x5BFC;&#x81F4; <code>APIC-access VM exit</code>:</p>
<ul>
<li><code>use TPR shadow</code> VM-execution control &#x4E3A;0</li>
<li>&#x8BE5;&#x8BBF;&#x95EE;&#x5730;&#x5740;&#x5BBD;&#x5EA6;&#x8D85;&#x8FC7;32 bits</li>
<li>The access is part of an operation for which the processor 
has already virtualized a write (with a different page offset
or a different size) to the APIC-access page.(&#x8FD9;&#x4E2A;&#x4E0D;&#x61C2;)</li>
<li>The access is not entirely contained within the low 4 bytes
of a naturally aligned 16-byte region. That is, bits 3:2 of the
access&#x2019;s address are 0, and the same is true of the address of
the highest byte accessed.(&#x540C;&#x8BFB;&#x64CD;&#x4F5C;)</li>
</ul>
<p>&#x5982;&#x679C;&#x4E0A;&#x8FF0;&#x60C5;&#x51B5;&#x90FD;&#x4E0D;&#x6EE1;&#x8DB3;&#xFF0C;&#x5199;&#x64CD;&#x4F5C;&#x662F;&#x5426;&#x88AB;virtualized&#x4F9D;&#x8D56;&#x4E8E;<code>APIC-register
virtualization</code>&#x548C;<code>virtual-interrupt delivery</code>VM-execution control
&#x7684;&#x8BBE;&#x7F6E;:</p>
<ul>
<li>&#x5982;&#x679C;<code>APIC-register virtualization</code> &#x548C;<code>virtual-interrupt delivery</code>&#x90FD;&#x662F;
0, &#x9664;&#x4E86;&#x5BF9;080H&#x504F;&#x79FB;&#x5904;(VTPR)&#x7684;&#x8BBF;&#x95EE;&#x53EF;&#x4EE5;&#x88AB;virtualized, &#x5176;&#x4ED6;&#x7684;&#x60C5;&#x51B5;&#xFF0C;&#x90FD;&#x4F1A;
&#x9020;&#x6210;<code>APIC-access VM exit</code>&#x3002;</li>
<li>&#x5982;&#x679C;<code>APIC-register virtualization</code>&#x4E3A;0, <code>virtual-interrupt delivery</code>
VM-execution control&#x4E3A;1, &#x5BF9;&#x4E0B;&#x9762;&#x9875;&#x5185;&#x504F;&#x79FB;&#x7684;&#x8BBF;&#x95EE;&#x4F1A;&#x88AB;virtualized, &#x5176;&#x4ED6;&#x7684;
&#x60C5;&#x51B5;&#xFF0C;&#x90FD;&#x4F1A;&#x9020;&#x6210;<code>APIC-access VM exit</code><ul>
<li>080H(VTPR)</li>
<li>0B0H(VEOI)</li>
<li>300H(VICR_LO)</li>
</ul>
</li>
<li>&#x5982;&#x679C;<code>APIC-register virtualization</code> VM-execution control&#x4E3A;1&#xFF0C;&#x5BF9;&#x4E8E;&#x4E0B;&#x9762;&#x9875;&#x5185;
&#x504F;&#x79FB;&#x7684;&#x5199;&#x8BBF;&#x95EE;&#x5747;&#x88AB;virtualized.<ul>
<li>020H&#x2013;023H (local APIC ID);</li>
<li>080H&#x2013;083H (task priority);</li>
<li>0B0H&#x2013;0B3H (end of interrupt);</li>
<li>0D0H&#x2013;0D3H (logical destination);</li>
<li>0E0H&#x2013;0E3H (destination format);</li>
<li>0F0H&#x2013;0F3H (spurious-interrupt vector);</li>
<li>280H&#x2013;283H (error status);</li>
<li>300H&#x2013;303H or 310H&#x2013;313H (interrupt command);</li>
<li>320H&#x2013;323H, 330H&#x2013;333H, 340H&#x2013;343H, 350H&#x2013;353H, 
  360H&#x2013;363H, or 370H&#x2013;373H (LVT entries);</li>
<li>380H&#x2013;383H (initial count); or</li>
<li>3E0H&#x2013;3E3H (divide configuration).<br>
&#x9664;&#x4E0A;&#x9762;&#x7684;&#x5176;&#x4ED6;&#x60C5;&#x51B5;, &#x90FD;&#x4F1A;&#x5BFC;&#x81F4;<code>APIC-access VM exit</code></li>
</ul>
</li>
</ul>
<p>&#x5904;&#x7406;&#x5668;&#x5728;virtualize&#x4E0A;&#x9762;&#x7684;&#x5199;&#x64CD;&#x4F5C;&#x540E;&#xFF0C;&#x63A5;&#x4E0B;&#x6765;&#x53EF;&#x80FD;&#x4F1A;&#x6267;&#x884C;<code>APIC-write emulation</code>,
&#x6211;&#x4EEC;&#x6765;&#x770B;&#x4E0B;&#x3002;</p>
<h4 id="apic-write-emulation">APIC-Write Emulation</h4>
<p>&#x4E0A;&#x9762;&#x63D0;&#x5230;&#xFF0C;&#x5982;&#x679C;&#x662F;&#x5BF9;&#x67D0;&#x4E9B;page offset&#x7684;&#x5199;&#x64CD;&#x4F5C;&#xFF0C;&#x5728;&#x5199;&#x5165;<code>virtual APIC page</code>&#x540E;&#xFF0C;
&#x53EF;&#x80FD;&#x4F1A;&#x6709;&#x989D;&#x5916;&#x7684;emulate&#x884C;&#x4E3A;&#xFF0C;&#x7EC6;&#x8282;&#x5982;&#x4E0B;:</p>
<ul>
<li>080H (VTPR) : &#x5904;&#x7406;&#x5668;&#x4F1A;&#x6E05;&#x7A7A;VTPR&#x7684;3:1 bytes, &#x5E76;&#x4E14;&#x6267;&#x884C;<code>TPR virtualization</code></li>
<li>0B0H (VEOI) : &#x5982;&#x679C;<code>virtual-interrupt delivery</code> VM-execution control
&#x4E3A;1&#xFF0C;&#x5904;&#x7406;&#x5668;&#x6E05;&#x7A7A;VEOI &#x7136;&#x540E;&#x6267;&#x884C;<code>EOI virtualization</code></li>
<li>300H(VICR_LO): &#x5982;&#x679C;<code>virtual-interrupt delivery</code> VM-execution control
&#x5B57;&#x6BB5;&#x4E3A;1, &#x5904;&#x7406;&#x5668;&#x68C0;&#x67E5;<code>VICR_LO</code>&#x7684;&#x503C;&#xFF0C;&#x5224;&#x65AD;&#x5176;&#x503C;&#x662F;&#x5426;&#x7B26;&#x5408;&#x4E0B;&#x9762;&#x7684;&#x6761;&#x4EF6;:<ul>
<li>Reserved bits (31:20, 17:16, 13) and bit 12 (delivery status) are all 0.</li>
<li>Bits 19:18 (destination shorthand) are 01B (self).</li>
<li>Bit 15 (trigger mode) is 0 (edge).</li>
<li>Bits 10:8 (delivery mode) are 000B (fixed).</li>
<li>Bits 7:4 (the upper half of the vector) are not 0000B.
&#x5982;&#x679C;&#x4E0A;&#x8FF0;&#x6761;&#x4EF6;&#x4E3A;&#x771F;, &#x5904;&#x7406;&#x5668;&#x5219;&#x4F1A;&#x4F7F;&#x7528;<code>VICR_LO</code>&#x4E2D;8-bits vector&#x6267;&#x884C;&#x4E00;&#x4E2A;<code>self-IPI 
virtualization</code>&#x3002;<br>
&#x5982;&#x679C;<code>virtual interrupt delivery</code> VM-execution control &#x4E3A;0, &#x6216;&#x8005;&#x4E0A;&#x8FF0;&#x4EFB;&#x610F;
&#x6761;&#x4EF6;&#x4E0D;&#x6EE1;&#x8DB3;&#xFF0C;&#x5904;&#x7406;&#x5668;&#x5C06;&#x4F1A;&#x5236;&#x9020;&#x6210;<code>APIC-write VM exit</code></li>
</ul>
</li>
<li>&#x5982;&#x679C;&#x5176;&#x4ED6;&#x7684;page offset. &#x5904;&#x7406;&#x5668;&#x5219;&#x4F1A;&#x9020;&#x6210;<code>APIC-write VM exit</code>&#x3002;</li>
</ul>
<blockquote>
<p>NOTE:</p>
<p>&#x5173;&#x4E8E;&#x8FD9;&#x4E9B;&#x5904;&#x7406;&#x548C;&#x5F02;&#x5E38;&#x4E4B;&#x524D;&#xFF0C;&#x8FD9;&#x91CC;&#x6709;&#x4E00;&#x4E2A;&#x4F18;&#x5148;&#x7EA7;&#x7684;&#x5173;&#x7CFB;:</p>
<p>&#x5982;&#x679C;&#x5728; write access to the APIC-access page &#x540E;&#xFF0C;&#x5728;APIC-write 
emulation &#x4E4B;&#x524D;&#xFF0C;&#x51FA;&#x73B0;&#x4E86;&#x4E00;&#x4E2A;fault, &#x5E76;&#x4E14;&#x8FD9;&#x4E2A;fault&#x4E0D;&#x4F1A;&#x5BFC;&#x81F4;VM
exit, APIC-write emulation &#x5219;&#x5728;fault delivery &#x4E4B;&#x540E;&#xFF0C;&#x5728;fault 
handler &#x6267;&#x884C;&#x4E4B;&#x524D;&#x5B8C;&#x6210;&#x3002;&#x5982;&#x679C;&#x4E0A;&#x8FF0;fault &#x9020;&#x6210;&#x4E86;VM exit, &#x5219;APIC-write
emualation &#x4E0D;&#x4F1A;&#x6267;&#x884C;&#x3002;(&#x8FD9;&#x5757;&#x4E0D;&#x662F;&#x5F88;&#x61C2;&#x4E3A;&#x4EC0;&#x4E48;&#x8981;&#x8FD9;&#x4E48;&#x505A;)</p>
</blockquote>
<p>&#x521A;&#x624D;&#x63D0;&#x5230;&#x4E86;<code>TPR virtualization</code>&#x548C;<code>EOI virtualization</code>&#x548C;<code>self-IPI virtualization</code>,
&#x5176;&#x5B9E;&#x8FD8;&#x6709;&#x5BF9;&#x5176;&#x4ED6;&#x7684;VAPIC register &#x7684;virtualization&#x64CD;&#x4F5C;, <code>PPR virtualization</code>
&#x53EA;&#x4E0D;&#x8FC7;&#x53EF;&#x80FD;&#x662F;&#x7531;&#x4E0A;&#x9762;&#x7684;&#x64CD;&#x4F5C;&#x5F15;&#x8D77;&#x7684;&#xFF0C;&#x6211;&#x4EEC;&#x6765;&#x770B;&#x4E0B;</p>
<h2 id="vapic-register-virtualization">VAPIC register virtualization</h2>
<h3 id="tpr-virtualization">TPR virtualization</h3>
<p>&#x5728;&#x4E0B;&#x9762;&#x51E0;&#x79CD;&#x60C5;&#x51B5;&#x4E0B;&#xFF0C;&#x53EF;&#x80FD;&#x4F1A;&#x6267;&#x884C;<code>TPR virtualization</code>:</p>
<ul>
<li>mov to CR8</li>
<li>write APIC-access page 080H offset</li>
<li>WRMSR ECX=808H</li>
</ul>
<p>&#x6267;&#x884C;<code>TPR virtualization</code>&#x7684;&#x4F2A;&#x4EE3;&#x7801;&#x5982;&#x4E0B;:</p>
<pre><code>IF &#x201C;virtual-interrupt delivery&#x201D; is 0
    THEN
        IF VTPR[7:4] &lt; TPR threshold (see Section 24.6.8)
        THEN cause VM exit due to TPR below threshold;
    FI;
ELSE
    perform PPR virtualization (see Section 29.1.3);
    evaluate pending virtual interrupts (see Section 29.2.1);
FI;
</code></pre><p>&#x5728;<code>virtual-interrupt delivery</code> VM-execution control&#x4E3A;0&#x65F6;, &#x4F1A;&#x6BD4;&#x5BF9;
<code>VTPR</code>&#x548C;<code>TPR threshold</code>&#x7684;&#x503C;&#xFF0C;&#x5982;&#x679C;<code>VTPR</code> &#x5C0F;&#x4E8E; <code>TPR threshold</code>&#x7684;&#x8BDD;&#xFF0C;
&#x5219;&#x4F1A;&#x9020;&#x6210;VM exit&#x3002;</p>
<p>&#x5173;&#x4E8E;<code>TPR threshold</code>&#x7684;&#x4F5C;&#x7528;&#x5C31;&#x5982;&#x4E0A;&#x6240;&#x8FF0;&#xFF0C;&#x8FD9;&#x4E2A;&#x5728;&#x8F6F;&#x4EF6;&#x5C42;&#x770B;&#x6765;&#x6709;&#x4EC0;&#x4E48;
&#x7528;&#x5462;, &#x8FD9;&#x4E2A;&#x53EF;&#x4EE5;&#x534F;&#x52A9;&#x51CF;&#x5C11;&#x4E2D;&#x65AD;&#x5EF6;&#x65F6;&#x3002;&#x5728;&#x6CA1;&#x6709;&#x652F;&#x6301;<code>virtual-interrupt 
delivery</code> &#x4E4B;&#x524D;&#xFF0C;&#x4E2D;&#x65AD;&#x53EA;&#x80FD;&#x901A;&#x8FC7;<code>event injection</code>&#x7684;&#x65B9;&#x5F0F;&#x6CE8;&#x5165;, 
&#x5047;&#x5982;&#x8BF4;&#xFF0C;&#x5F53;&#x524D;&#x7684;<code>TPR &gt; MAX_IRR</code>&#x7684;&#x8BDD;&#xFF0C;&#x5219;&#x8868;&#x793A;&#x8BE5;&#x4E2D;&#x65AD;&#x88AB;TPR&#x963B;&#x585E;&#x4E86;&#xFF0C;
&#x672C;&#x6B21;&#x7684;vm-entry&#x4E0D;&#x6CE8;&#x5165;&#x8BE5;&#x4E2D;&#x65AD;, &#x4F46;&#x662F;guest os &#x53EF;&#x80FD;&#x4F1A;&#x4FEE;&#x6539;TPR&#x5BFC;&#x81F4;&#x4E0A;&#x9762;
&#x7684;&#x6761;&#x4EF6;&#x6EE1;&#x8DB3;&#xFF0C;&#x5982;&#x679C;&#x6CA1;&#x6709;<code>TPR threshold</code>&#x7684;&#x8BDD;&#xFF0C;&#x53EF;&#x80FD;&#x5F97;&#x7B49;&#x67D0;&#x4E2A;&#x4E8B;&#x4EF6;
&#x5BFC;&#x81F4;<code>VM exit</code>&#xFF0C;&#x4E2D;&#x65AD;&#x5EF6;&#x65F6;&#x6BD4;&#x8F83;&#x9AD8;&#xFF0C;&#x5982;&#x679C;&#x8F6F;&#x4EF6;&#x5C42;&#x9762;&#x628A;<code>TPR threshold</code>&#x8BBE;&#x7F6E;
&#x4E3A;<code>MAX_IRR</code>&#x7684;&#x8BDD;&#xFF0C;&#x5219;&#x907F;&#x514D;&#x4E86;&#x8FD9;&#x4E2A;&#x95EE;&#x9898;&#xFF0C;&#x5728;guest os &#x4FEE;&#x6539;
<code>TPR &lt; TPR threshold(MAX_IRR)</code>&#x65F6;, &#x5219;&#x76F4;&#x63A5;&#x4EA7;&#x751F;VM-exit&#x3002;&#x8BE5;&#x5B57;&#x6BB5;&#x548C;
<code>interrupt-window exit</code>&#x4EA7;&#x751F;&#x7684;&#x4F5C;&#x7528;&#x76F8;&#x4F3C;&#x3002;</p>
<p>&#x800C;&#x5728;&#x652F;&#x6301;&#x4E86;<code>virtual-interrupt delivery</code>&#x4E4B;&#x540E;, &#x5219;&#x6CA1;&#x5FC5;&#x8981;&#x5904;&#x7406;<code>TPR
threshold</code>&#x903B;&#x8F91;&#x4E86;, &#x5219;&#x4F1A;&#x6267;&#x884C;<code>PPR virtualization</code>, &#x5E76;&#x4E14;&#x53BB;<code>evaluate
pending virtual interrupts</code>, &#x5B9E;&#x9645;&#x4E0A;&#x662F;&#x53BB;pending virtual interrupt,
VMX non-root operation&#x4E0B;&#x7684;cpu&#x4F1A;&#x5728;&#x5408;&#x9002;&#x7684;&#x65F6;&#x673A;&#x5904;&#x7406;&#x8BE5;pending&#x7684;
vintr, &#x4E4B;&#x540E;&#x4F1A;&#x8BB2;&#x5230;&#x8FD9;&#x4E2A;&#x884C;&#x4E3A;&#x3002;</p>
<h3 id="ppr-virtualization">PPR Virtualization</h3>
<p>&#x4E0B;&#x9762;&#x7684;&#x884C;&#x4E3A;&#x53EF;&#x80FD;&#x4F1A;&#x5BFC;&#x81F4;<code>PPR virtualization</code>:</p>
<ul>
<li>VM entry</li>
<li>TPR virtualization</li>
<li>EOI virtualization</li>
</ul>
<p>&#x4F2A;&#x4EE3;&#x7801;&#x5982;&#x4E0B;:</p>
<pre><code>IF VTPR[7:4] &#x2265; SVI[7:4]
    THEN VPPR := VTPR &amp; FFH;
    ELSE VPPR := SVI &amp; F0H;
FI
</code></pre><p>&#x8FD9;&#x91CC;&#x9762;&#x6D89;&#x53CA;&#x5230;&#x4E86;<code>SVI</code>, &#x8BE5;&#x5B57;&#x6BB5;&#x89E3;&#x91CA;&#x5728;intel sdm 24.4.2, &#x8BE5;&#x5B57;&#x6BB5;&#x5B9E;&#x9645;&#x4E0A;&#x4EE3;&#x8868;&#x7684;&#x662F;
&#x5F53;&#x524D;vm &#x6B63;&#x5728;&#x5904;&#x7406;&#x7684;&#x4E2D;&#x65AD;&#x3002;</p>
<p>&#x6211;&#x4EEC;&#x4F1A;&#x5728;&#x4E0B;&#x9762;&#x7AE0;&#x8282;&#x8BB2;&#x5230;<code>SVI</code></p>
<p><code>PPR virtualization</code> &#x662F;&#x7531;<code>TPR virtualization</code>, <code>EOI virtualization</code>&#x548C;
<code>VM entry</code> &#x9020;&#x6210;&#x3002;&#x5176;&#x5B9E;VPPR&#x8FD8;&#x53EF;&#x4EE5;&#x5728;<code>virtual interrupt delivery</code>&#x8FC7;&#x7A0B;&#x4E2D;
&#x88AB;&#x4FEE;&#x6539;&#xFF0C;&#x4F46;&#x662F;&#x4E0D;&#x4F1A;&#x89E6;&#x53D1;<code>PPR virtualization</code>&#xFF0C;&#x6211;&#x4EEC;&#x4E0B;&#x9762;&#x4F1A;&#x8BB2;&#x5230;&#x3002;</p>
<h3 id="eoi-virtualization">EOI Virtualization</h3>
<p>&#x5728;&#x4E0B;&#x9762;&#x7684;&#x51E0;&#x79CD;&#x60C5;&#x51B5;&#x4E0B;&#xFF0C;&#x4F1A;&#x89E6;&#x53D1;<code>EOI virtualization</code></p>
<ul>
<li>write to APIC-access page offset 0B0H</li>
<li>WRMSR ECS=80BH</li>
</ul>
<p>&#x53E6;&#x5916;<code>EOI virtualization</code>&#x53EA;&#x5728; <code>virtual-interrupt delivery</code> VM-execution
control&#x4E3A;1 &#x662F;&#x89E6;&#x53D1;&#x3002;</p>
<p>&#x4F2A;&#x4EE3;&#x7801;&#x4E3A;:</p>
<pre><code>Vector := SVI;
VISR[Vector] := 0; (see Section 29.1.1 for definition of VISR)
IF any bits set in VISR
    THEN SVI := highest index of bit set in VISR
    ELSE SVI := 0;
FI;
perform PPR virtualiation (see Section 29.1.3);
IF EOI_exit_bitmap[Vector] = 1 (see Section 24.6.8 for definition of EOI_exit_bitmap)
    THEN cause EOI-induced VM exit with Vector as exit qualification;
    ELSE evaluate pending virtual interrupts; (see Section 29.2.1)
FI;
</code></pre><p>&#x53EF;&#x4EE5;&#x770B;&#x5230;&#xFF0C;&#x5728;&#x8FD9;&#x4E2A;&#x8FC7;&#x7A0B;&#x4E2D;&#x4F1A;&#x4FEE;&#x6539;<code>VISR</code>&#x548C;<code>SVI</code>, &#x5C06;<code>VISR[SVI] = 0</code>;
&#x5E76;&#x4E14;&#x5C06;<code>SVI</code>&#x8BBE;&#x7F6E;&#x4E3A;<code>VISR[]</code>&#x4E2D;&#x6700;&#x9AD8;&#x7684;bits.</p>
<p>&#x4ECE;&#x8FD9;&#x91CC;&#x53EF;&#x4EE5;&#x770B;&#x5230;&#xFF0C;<code>VISR</code>&#x5B9E;&#x9645;&#x4E0A;&#x6A21;&#x62DF;&#x7684;&#x662F;apic ISR register, 
&#x800C;SVI&#x66F4;&#x50CF;&#x662F;CPU&#x5185;&#x90E8;&#x7684;&#x4E00;&#x4E2A;&#x72B6;&#x6001;&#xFF0C;&#x4EE3;&#x8868;&#x5F53;&#x524D;CPU&#x6B63;&#x5728;&#x5904;&#x7406;&#x7684;
vector&#x3002;</p>
<p>&#x800C;&#x8FD9;&#x91CC;&#x8FD8;&#x53EF;&#x4EE5;&#x770B;&#x5230;, &#x6709;&#x4E00;&#x4E2A;<code>EOI_exit_bitmap[vector]</code>&#x7684;&#x903B;&#x8F91;, &#x5728;&#x8FD9;&#x4E2A;map&#x4E2D;&#x8BBE;&#x7F6E;&#x4E86;
&#x67D0;&#x4E2A;vector:v, &#x5F53;v&#x7B49;&#x4E8E;<code>EOI virtualization</code>&#x89E6;&#x53D1;&#x65F6;&#x7684;SVI&#x65F6;&#xFF0C;&#x5219;&#x4F1A;&#x4EA7;&#x751F;<code>EOI-included VM exit</code>
&#x5E76;&#x4E14;&#x5728;<code>exit qualification</code>&#x4E2D;&#x8BB0;&#x5F55;&#x4E86;vector&#xFF0C;&#x8BE5;&#x529F;&#x80FD;&#x7528;&#x4E8E;&#x4EC0;&#x4E48;&#x573A;&#x666F;&#x5462;&#xFF0C;
&#x6211;&#x4EEC;&#x6765;&#x770B;&#xFF0C;&#x6CA1;&#x6709;&#x8BE5;bitmap&#x65F6;&#xFF0C;&#x4F1A;&#x6267;&#x884C;<code>evaluate pending virtual interrupt</code>, &#x800C;&#x4E0D;&#x4EA7;&#x751F;
VM exit&#xFF0C;&#x4F46;&#x662F;&#x5F53;&#x4E2D;&#x65AD;&#x662F;&#x4E00;&#x4E2A;level trigger mode, &#x5E76;&#x4E14;&#x6765;&#x81EA;&#x4E8E;ioapic&#x65F6;&#xFF0C;&#x8FD9;&#x65F6;&#x8FD8;&#x4F1A;&#x5BF9;
ioapic&#x505A;&#x4E9B;&#x5224;&#x65AD;&#x5904;&#x7406;, &#x800C;ioapic&#x5728;hardware&#x6CA1;&#x6709;virtualization, &#x6211;&#x4EEC;&#x4E0B;&#x9762;&#x4F1A;&#x8BB2;&#x5230;&#x3002;</p>
<h3 id="self-ipi-virtualization">self-IPI virtualization</h3>
<p>&#x5728;&#x4E0B;&#x9762;&#x60C5;&#x51B5;&#x4E2D;&#xFF0C;&#x4F1A;&#x89E6;&#x53D1;<code>self-IPI virtualization</code>:</p>
<ul>
<li>write to <code>APIC-access page</code> offset 300H</li>
<li>WRMSR ECX=83FH
&#x4F2A;&#x4EE3;&#x7801;&#x5982;&#x4E0B;:<pre><code>VIRR[Vector] := 1; (see Section 29.1.1 for definition of VIRR)
RVI := max{RVI,Vector};
evaluate pending virtual interrupts; (see Section 29.2.1)
</code></pre>&#x8FD9;&#x91CC;&#x9762;&#x63D0;&#x5230;&#x4E86;<code>RVI</code>, &#x8FD9;&#x4E2A;&#x5B9E;&#x9645;&#x4E0A;&#x662F;&#x6307;&#x5F53;&#x524D;CPU&#x6B63;&#x5728;&#x8BF7;&#x6C42;&#x7684;vector, &#x6211;&#x4EEC;&#x968F;&#x540E;&#x4F1A;&#x7ED3;&#x5408;
<code>SVI</code>&#x4E00;&#x8D77;&#x770B;&#x4E0B;&#x3002;</li>
</ul>
<p>&#x8FD9;&#x91CC;&#x5462;&#xFF0C;&#x6211;&#x4EEC;&#x8FD8;&#x53EF;&#x4EE5;&#x770B;&#x5230;&#xFF0C;&#x5F53;&#x524D;&#x63D0;&#x5230;&#x7684;&#x53EA;&#x652F;&#x6301;self-IPI, &#x800C;&#x53D1;&#x5411;&#x5176;&#x4ED6;cpu&#x7684;IPI
&#x80FD;&#x4E0D;&#x80FD;&#x4E5F;&#x4EA4;&#x7ED9;&#x786C;&#x4EF6;&#x5904;&#x7406;&#xFF0C;&#x4E00;&#x4F1A;&#x6211;&#x4EEC;&#x7ED3;&#x5408;&#x4E0B;<code>post interrupt processing</code>&#x6765;&#x770B;&#x4E0B;
&#x5F53;&#x524D;&#x5982;&#x679C;&#x652F;&#x6301;&#x8BE5;&#x529F;&#x80FD;&#x8FD8;&#x5DEE;&#x54EA;&#x4E9B;&#x5904;&#x7406;&#x903B;&#x8F91;&#x3002;</p>
<p>&#x8FD9;&#x91CC;&#x5462;&#xFF0C;&#x4E5F;&#x63D0;&#x5230;&#x4E86;<code>evaluate pending virtual interrupts</code>, &#x5728;&#x4ECB;&#x7ECD;&#x8FD9;&#x4E2A;&#x529F;&#x80FD;&#x4E4B;&#x524D;&#xFF0C;
&#x6211;&#x4EEC;&#x5148;&#x4ECB;&#x7ECD;&#x4E0B;<code>RVI</code>, <code>SVI</code> </p>
<h2 id="rvi--svi">RVI &amp;&amp; SVI</h2>
<p><code>RVI</code> &#x548C; <code>SVI</code> &#x662F;guest state, &#x8868;&#x793A;&#x5F53;&#x524D;&#x5904;&#x7406;&#x5668;&#x7684;&#x4E00;&#x4E9B;&#x72B6;&#x6001;, &#x4F4D;&#x4E8E;VMCS&#x4E2D;<code>guest-state 
area</code>&#x5E76;&#x4E14;&#x6CA1;&#x6709;&#x76F8;&#x5E94;&#x7684;&#x5BC4;&#x5B58;&#x5668;&#x5BF9;&#x5E94;&#xFF0C;&#x6240;&#x4EE5;&#x5728;<code>guest non-register state</code>&#x4E2D;&#x7684;<code>Guest interrupt 
status</code>&#x3002;(&#x8BF7;&#x770B;intel sdm 24.4.2 Guest Non-Register State)&#x3002;</p>
<ul>
<li><code>Guest interrupt status</code>. &#x8BE5;&#x5B57;&#x6BB5;&#x53EA;&#x5728;&#x652F;&#x6301;<code>1-setting</code> <code>virtual-interrupt
delivery</code> VM-execution control&#x3002;&#x8BE5;&#x5B57;&#x6BB5;&#x662F;guest&#x7684;<code>virtual-APIC state</code>
&#x7684;&#x4E00;&#x90E8;&#x5206;&#xFF0C;&#x5728;&#x5904;&#x7406;&#x5668;/APIC&#x6CA1;&#x6709;&#x5BF9;&#x5E94;&#x7684;register&#x3002;&#x5206;&#x4E3A;&#x4E24;&#x4E2A;8-bit &#x5B50;&#x5B57;&#x6BB5;<ul>
<li>Request virtual interrupt( <strong>RVI</strong> ): &#x5904;&#x7406;&#x5668;&#x628A;&#x8BE5;&#x5B57;&#x6BB5;&#x5F53;&#x6210;&#x8BF7;&#x6C42;&#x7684;&#x6700;&#x9AD8;
&#x4F18;&#x5148;&#x7EA7;&#x7684;virtual interrupt</li>
<li>Sevicing virtual interrupt( <strong>SVI</strong> ): &#x5904;&#x7406;&#x5668;&#x628A;&#x8BE5;&#x5B57;&#x6BB5;&#x5F53;&#x6210;&#x6B63;&#x5728;&#x5904;&#x7406;&#x7684;
&#x6700;&#x9AD8;&#x4F18;&#x5148;&#x7EA7;&#x7684;virtual interrupt</li>
</ul>
</li>
</ul>
<p>&#x63A5;&#x4E0B;&#x6765;&#xFF0C;&#x6211;&#x4EEC;&#x6765;&#x770B;&#x4E0B;<code>evaluate pending virtual interrupt</code> &#x548C; <code>virtual-interrupt
delivery</code>, &#x8BE6;&#x89C1;intel sdm 29.2 EVALUATION AND DELIVERY OF VIRTUAL 
INTERRUPTS</p>
<h2 id="evaluation-and-delivery-of-virtual-interrupts">EVALUATION AND DELIVERY OF VIRTUAL INTERRUPTS</h2>
<p>&#x5F53;<code>virtual-interrupt delivery</code> VM-execution control &#x4E3A;1 &#x65F6;, VMX non-root operation
&#x4E0B;&#x7684;&#x67D0;&#x4E9B;&#x64CD;&#x4F5C;&#x6216;&#x8005;VM entry&#xFF0C;&#x53EF;&#x80FD;&#x4F1A;&#x5BFC;&#x81F4;evaluate &#x548C; delivery virtual interrupt</p>
<p>evaluation &#x8FD9;&#x4E2A;&#x8FC7;&#x7A0B;&#x53EF;&#x80FD;&#x4F1A;&#x5BFC;&#x81F4;&#x8BC6;&#x522B;&#x5230;&#x4E00;&#x4E2A;virtual interrupt&#x3002;&#x4E00;&#x65E6;&#x4E00;&#x4E2A;virtual interrupt
&#x88AB;recognized, &#x5904;&#x7406;&#x5668;&#x53EF;&#x80FD;&#x4F1A;&#x5728;VMX non-root operation &#x5728;&#x6CA1;&#x6709;VM exit&#x7684;&#x60C5;&#x51B5;&#x4E0B;delivery
&#x8FD9;&#x4E2A;virtual interrupt&#x3002;</p>
<h3 id="evaluation-of-pending-virtual-interrupts">Evaluation of Pending Virtual Interrupts</h3>
<p>&#x67D0;&#x4E9B;&#x884C;&#x4E3A;&#x53EF;&#x80FD;&#x5BFC;&#x81F4;&#x5904;&#x7406;&#x5668;&#x53BB;<code>Evaluation pending virtual interrupt</code>, &#x4E3B;&#x8981;&#x7684;&#x884C;&#x4E3A;&#x6709;:</p>
<ul>
<li>VM entry</li>
<li>TPR virtualization</li>
<li>EOI virtualization</li>
<li>self-IPI virtualization</li>
<li>posted-interrupt processing </li>
</ul>
<p>&#x53EA;&#x6709;&#x8FD9;&#x4E9B;&#x884C;&#x4E3A;&#x4F1A;&#x9020;&#x6210;<code>evaluation pending virtual interrupt</code>, &#x5373;&#x4F7F;&#x662F;&#x5728;&#x5176;&#x4ED6;&#x52A8;&#x4F5C;&#x4E2D;&#x4FEE;&#x6539;RVI, VPPR</p>
<p>&#x6211;&#x4EEC;&#x5148;&#x6765;&#x770B;&#x4E0B;&#x8BE5;&#x884C;&#x4E3A;&#x7684;&#x4F2A;&#x4EE3;&#x7801;:</p>
<pre><code>IF &#x201C;interrupt-window exiting&#x201D; is 0 AND
    RVI[7:4] &gt; VPPR[7:4] (see Section 29.1.1 for definition of VPPR)
        THEN recognize a pending virtual interrupt;
ELSE
    do not recognize a pending virtual interrupt;
FI;
</code></pre><p>&#x53EF;&#x4EE5;&#x770B;&#x5230;&#x5982;&#x679C;<code>interrupt-window exiting</code>&#x4E3A;0, &#x5E76;&#x4E14;<code>RVI[7:4] &gt; VPPR[7:4]</code>, &#x65F6;&#x624D;&#x4F1A;<code>recognize
a pending virtual interrupt</code>),&#x3002;&#x5982;&#x679C;interrupt-window exiting &#x4E3A;1, &#x5C31;&#x4E0D;&#x53BB;delivery
&#x8FD9;&#x4E2A;<code>virtual interrupt</code>, &#x7136;&#x540E;&#x5728;interrupt-window&#x6253;&#x5F00;&#x7684;&#x72B6;&#x6001;&#x4E0B;&#xFF0C;&#x4F1A;&#x4EA7;&#x751F;vm exit&#x3002;&#x672C;&#x8EAB;<code>interrupt-
window</code>&#x8BBE;&#x7F6E;&#x4E86;&#x76EE;&#x7684;&#x662F;&#xFF0C;&#x5728;<code>interrupt-window</code>&#x4E00;&#x6253;&#x5F00;&#x7684;&#x60C5;&#x51B5;&#x4E0B;&#xFF0C;&#x5C31;VM-exit, &#x672C;&#x6B21;&#x7684;vm entry
&#x4E0D;&#x80FD;&#x53BB;&#x5904;&#x7406;&#x4E2D;&#x65AD;&#x3002;</p>
<p>&#x4ECE;&#x4E0A;&#x9762;&#x53EF;&#x4EE5;&#x770B;&#x51FA;&#xFF0C;&#x4F1A;&#x4E0D;&#x4F1A;&#x6267;&#x884C;recognize &#x64CD;&#x4F5C;&#x9664;&#x4E86;&#x548C;<code>interrupt-window exiting</code> &#x6709;&#x5173;,&#x8FD8;
&#x548C;RVI &#x548C; VPPR&#x7684;&#x503C;&#x6709;&#x5173;&#xFF0C;&#x54EA;&#x4E9B;&#x884C;&#x4E3A;&#x4F1A;&#x9020;&#x6210;RVI&#x6539;&#x53D8;&#x5462;?&#x4E3B;&#x8981;&#x6709;&#xFF0C;&#x5F53;&#x7136;&#x8FD9;&#x4E2A;&#x4E0D;&#x7EDD;&#x5BF9;&#xFF0C;&#x4F8B;&#x5982;<code>virtual 
interrupt delivery</code> &#x4E5F;&#x4FEE;&#x6539;&#x4E86;<code>RVI</code>&#x548C;<code>VISR</code> &#x4F46;&#x662F;&#x5E76;&#x6CA1;&#x6709;&#x6267;&#x884C;<code>recognize</code>&#x64CD;&#x4F5C;&#xFF0C;&#x800C;&#x662F;&#x53BB;
<code>cease recognition</code>&#xFF0C;&#x6211;&#x4EEC;&#x5728;&#x4E0B;&#x9762;&#x7684;&#x7AE0;&#x8282;&#x4F1A;&#x770B;&#x5230;&#x3002;</p>
<ul>
<li>VM entry</li>
<li>self-IPI virtualization</li>
<li>posted-interrupt processing</li>
</ul>
<p>&#x54EA;&#x4E9B;&#x884C;&#x4E3A;&#x6539;&#x53D8;&#x4E86;VPPR&#x5462;:</p>
<ul>
<li>VM entry</li>
<li>TPR virtualization</li>
<li>EOI virtualization</li>
</ul>
<p>&#x6211;&#x4EEC;&#x63A5;&#x4E0B;&#x6765;&#x770B;&#x4E0B;<code>virtual-interrupt delivery</code></p>
<h3 id="virtual-interrupt-delivery">virtual-interrupt delivery</h3>
<p>&#x5F53;&#x4E00;&#x4E2A;virtual interrupt &#x88AB;recognized&#x662F;&#xFF0C;&#x4ED6;&#x5C06;&#x5728;instruction boundary &#x53BB;deliver,
&#x4F46;&#x662F;&#x9700;&#x8981;&#x6EE1;&#x8DB3;&#x4EE5;&#x4E0B;&#x6240;&#x6709;&#x6761;&#x4EF6;:</p>
<ul>
<li>RFLAGS.IF=1</li>
<li>no blocking by STI</li>
<li>no blocking by MOV SS or by POP SS</li>
<li><code>interrupt-window exiting</code> VM execution control is 0</li>
</ul>
<p>&#x53EF;&#x4EE5;&#x770B;&#x5230;&#x6EE1;&#x8DB3;&#x7684;&#x6761;&#x4EF6;&#x603B;&#x7ED3;&#x5982;&#x4E0B;:</p>
<ul>
<li><code>interrupt-window</code> &#x5FC5;&#x987B;&#x6253;&#x5F00;</li>
<li><code>interrupt-window exiting</code> == 0</li>
</ul>
<p>&#x8FD9;&#x91CC;&#x6709;&#x4E00;&#x4E9B;&#x4F18;&#x5148;&#x7EA7;&#x987A;&#x5E8F;, &#x8BE6;&#x89C1;intel sdm 29.2 Virtual-Interrupt Delivery,
&#x8FD9;&#x91CC;&#x4E0D;&#x518D;&#x8BE6;&#x8FF0;</p>
<p>&#x540C;&#x5916;&#x90E8;&#x4E2D;&#x65AD;&#x4E00;&#x6837;<code>virtual-interrupt delivery</code>&#x53EF;&#x4EE5;&#x5C06;&#x5904;&#x7406;&#x5668;&#x4ECE;<code>inactive activity 
state</code> &#x4E2D;&#x5524;&#x9192;&#xFF0C;&#x8FD9;&#x4E9B;&#x72B6;&#x6001;&#x4E3B;&#x8981;&#x662F;&#x4F7F;&#x7528;<code>HLT</code>/<code>MWAIT</code>&#x9020;&#x6210;&#x7684;&#x3002;</p>
<p>&#x4E0A;&#x9762;&#x4E5F;&#x63D0;&#x5230;&#x8FC7;<code>virtual interrupt delivery</code>&#x4F1A;&#x4FEE;&#x6539;<code>guest interrupt status</code>
(<code>RVI</code> &amp;&amp; <code>SVI</code>), &#x7136;&#x540E;&#x518D;VMX non-root operation &#x4E0B;deliver &#x4E00;&#x4E2A;event&#xFF0C;
&#x5E76;&#x4E14;&#x4E0D;&#x4EA7;&#x751F;VM exit&#x3002;</p>
<p>&#x6211;&#x4EEC;&#x6765;&#x770B;&#x4E0B;&#x4F2A;&#x4EE3;&#x7801;:</p>
<pre><code>Vector := RVI;
VISR[Vector] := 1;
SVI := Vector;
VPPR := Vector &amp; F0H;
VIRR[Vector] := 0;
IF any bits set in VIRR
    THEN RVI := highest index of bit set in VIRR
    ELSE RVI := 0;
FI;
deliver interrupt with Vector through IDT;
cease recognition of any pending virtual interrupt;
</code></pre><p>&#x903B;&#x8F91;&#x6BD4;&#x8F83;&#x7B80;&#x5355;&#xFF0C;&#x6700;&#x7EC8;&#x76EE;&#x7684;&#x662F;&#x8981;&#x53BB;deliver RVI &#x4E2D;&#x7684;vector, 
&#x66F4;&#x65B0;&#x76F8;&#x5173;&#x7684;&#x5BC4;&#x5B58;&#x5668;(VISR,VPPR,VIRR)&#xFF0C;&#x5E76;&#x4E14;&#x66F4;&#x65B0;<code>guest interrupt status</code></p>
<p>&#x5177;&#x4F53;&#x6B65;&#x9AA4;&#x4E3A;:</p>
<p>&#x66F4;&#x65B0;SVI&#x548C;PPR, &#x5176;&#x4E2D;SVI&#x66F4;&#x65B0;&#x4E3A;RVI, PPR &#x7F6E;&#x4E3A;RVI &amp; F0H
&#x4E14;&#x66F4;&#x65B0;RVI&#x4E3A;VIRR&#x4E2D;&#x7684;&#x4E0B;&#x4E00;&#x4E2A;&#x4F18;&#x5148;&#x7EA7;&#x6700;&#x9AD8;&#x7684;&#x5411;&#x91CF;, 
&#x7136;&#x540E;&#x53BB;&#x901A;&#x8FC7;IDT &#x53BB;deliver&#x4E00;&#x4E2A;interrupt, &#x4E4B;&#x540E;&#x4FBF;cease pending 
virtual interrupt&#x3002;</p>
<p>&#x8FD9;&#x91CC;&#x4E3A;&#x4EC0;&#x4E48;&#x8981;cease pending&#x5462;&#xFF0C;&#x867D;&#x7136;&#x5728;&#x8FD9;&#x4E2A;&#x8FC7;&#x7A0B;&#x4E2D;RVI&#x4E2D;&#x8FD8;&#x6709;&#x503C;&#xFF0C;
&#x4F46;&#x662F;&#x5728;delivery&#x8BE5;vector virtual  interrupt&#x540E;&#xFF0C;VPPR&#x7684;&#x503C;&#x5B9E;&#x9645;
&#x4E0A;&#x6BD4;RVI&#x8981;&#x5927;&#xFF0C;&#x6240;&#x4EE5;&#x4E0D;&#x6EE1;&#x8DB3;pending &#x7684;&#x6761;&#x4EF6;&#x3002;</p>
<p>&#x90A3;&#x4E48;&#x73B0;&#x5728;&#x6765;&#x770B;&#xFF0C;&#x4EC5;&#x4EC5;&#x4ECE;<code>virtual interrult delivery</code>&#x7684;&#x903B;&#x8F91;&#x6765;&#x770B;&#xFF0C;
&#x5E76;&#x4E0D;&#x80FD;&#x5728;<code>VMX non root operation</code>&#x4E0B;&#x8FDE;&#x7EED;&#x53BB;&#x5904;&#x7406;virtual interrupt,
&#x56E0;&#x4E3A;&#x5982;&#x679C;&#x60F3;&#x8981;&#x53BB;delivery virtual interrupt, &#x5FC5;&#x987B;&#x8981;&#x5148;&#x6267;&#x884C;<code>evaluate pending 
virtual interrupt</code>&#x3002;&#x800C;&#x5728;<code>virtual interrupt delivery</code> &#x4E2D;&#x5374;&#x4E0D;&#x80FD;&#x505A;&#x8FD9;&#x4E2A;&#x52A8;&#x4F5C;&#x3002;</p>
<p>&#x4F46;&#x662F;&#x6211;&#x4EEC;&#x518D;&#x6765;&#x770B; <code>EOI virtualization</code>&#x8FD9;&#x90E8;&#x5206;&#xFF0C;<code>EOI virtualization</code>&#x7684;&#x89E6;&#x53D1;
&#x6761;&#x4EF6;&#x53CD;&#x6620;&#x5728;guest os&#x662F;&#xFF0C;&#x5F53;guest os&#x5904;&#x7406;&#x5B8C;&#x4E00;&#x4E2A;&#x4E2D;&#x65AD;&#x540E;&#xFF0C;&#x53BB;&#x5199;APIC EOI 
register&#xFF0C;&#x6765;&#x63A5;&#x6536;&#x4E0B;&#x4E00;&#x4E2A;&#x4E2D;&#x65AD;&#x3002;&#x5728;<code>EOI virtualization</code>&#x7684;&#x6D41;&#x7A0B;&#x662F;&#xFF0C;&#x4FEE;&#x6539;<code>VISR[Vector]
:=0</code>,&#x8FD9;&#x6837;&#x5C31;&#x53EF;&#x80FD;&#x6EE1;&#x8DB3;<code>pending virtual interrupt</code>&#x7684;&#x6761;&#x4EF6;&#xFF0C;&#x6240;&#x4EE5;
&#x5728;&#x8FD9;&#x4E2A;&#x8FC7;&#x7A0B;&#x4E2D;&#x4F1A;&#x53BB;&#x505A;<code>evaluate pending virtual interrupt</code>, &#x8FD9;&#x6837;&#x5C31;&#x5F62;&#x6210;&#x4E86;&#x5904;&#x7406;&#x95ED;&#x73AF;&#x3002;</p>
<p>&#x90A3;&#x4E48;&#x6211;&#x4EEC;&#x6765;&#x603B;&#x7ED3;&#x4E0B;&#xFF0C;<code>virtual interrupt delivery</code>&#x7684;&#x5B9E;&#x73B0;&#x6709;&#x4EC0;&#x4E48;&#x6837;&#x7684;&#x4F5C;&#x7528;&#x5462;?</p>
<ul>
<li>&#x80FD;&#x591F;&#x5728;&#x4E00;&#x6B21;vm entry&#x4E2D;&#xFF0C;&#x53BB;&#x6CE8;&#x5165;&#x591A;&#x4E2A;&#x4E2D;&#x65AD;: &#x7ED3;&#x5408;<code>virtual interrupt delivery</code>&#x548C;
<code>EOI virtualization</code>&#x53EF;&#x4EE5;&#x4F9D;&#x6B21;&#x5B8C;&#x6210;&#x6240;&#x6709;&#x4E2D;&#x65AD;&#x7684;delivery&#x3002;</li>
<li>&#x5728;vm entry&#x65F6;&#xFF0C;&#x65E0;&#x9700;&#x5173;&#x6CE8;<code>interrupt-window</code>&#x662F;&#x5426;&#x5F00;&#x542F;: &#x9020;&#x6210;&#x8FD9;&#x4E2A;&#x4F5C;&#x7528;&#x7684;&#x539F;&#x56E0;&#x662F;&#xFF0C;
INTEL&#x4FEE;&#x6539;&#x4E86;<code>VMX non-root operation</code>&#x4E0B;&#x4E2D;&#x65AD;&#x6CE8;&#x5165;&#x7684;&#x903B;&#x8F91;&#xFF0C;&#x4E0D;&#x50CF;&#x662F;<code>event injection</code>
&#x90A3;&#x6837;&#x53EA;&#x5728; <code>VM entry</code>&#x65F6;&#xFF0C;&#x53BB;&#x6CE8;&#x5165;&#xFF08;&#x800C;&#x4E14;&#x6211;&#x6000;&#x7591; &#x6CE8;&#x5165;&#x65F6;&#x4E5F;&#x4E0D;&#x5173;&#x6CE8;interrupt-window
&#x662F;&#x5426;&#x6253;&#x5F00;&#xFF09;&#xFF0C;&#x800C;&#x662F;&#x5728;<code>VMX non-root operation</code>&#x7684;&#x67D0;&#x4E9B;&#x5408;&#x9002;&#x7684;<code>instruction boundary</code>
&#x4E0B;&#x53BB;&#x6CE8;&#x5165;&#xFF0C;&#x8FD9;&#x4E2A;&#x5408;&#x9002;&#x7684;&#x6761;&#x4EF6;&#x4E5F;&#x662F;CPU&#x81EA;&#x5DF1;&#x53BB;&#x5224;&#x65AD;&#xFF0C;&#x4E3B;&#x8981;&#x662F;CPU&#x4F1A;&#x5224;&#x65AD;<code>interrupt window</code>
&#x662F;&#x5426;&#x5F00;&#x542F;&#x3002;</li>
<li><code>TPR virtualization</code>&#x4E2D;&#xFF0C;&#x65E0;&#x9700;&#x5224;&#x65AD;<code>TPR threshold</code>&#x7684;&#x6761;&#x4EF6;&#xFF1A;&#x524D;&#x9762;&#x8BB2;&#x5230;&#x8FC7;&#xFF0C;&#x8BE5;&#x529F;&#x80FD;
&#x662F;&#x5728;&#x672A;&#x5F15;&#x5165;<code>virtual interrupt delivery</code>&#x65F6;&#xFF0C;&#x4E3A;&#x4E86;&#x964D;&#x4F4E;&#x4E2D;&#x65AD;&#x7684;&#x5EF6;&#x65F6;&#x5F15;&#x5165;&#x7684;&#x3002;&#x6240;&#x4EE5;
&#x5728;&#x5F15;&#x5165;&#x4E86;<code>virtual interrupt delivery</code>, CPU&#x5728;<code>VMX non-root operation</code>&#x4E0B;
&#x5C31;&#x4F1A;&#x81EA;&#x5DF1;&#x53BB;<code>evaluate pending virtual interrupt</code>, &#x5C31;&#x4E0D;&#x9700;&#x8981;&#x8FD9;&#x4E2A;&#x529F;&#x80FD;&#x4E86;</li>
</ul>
<p>&#x4E0A;&#x9762;&#x8BF4;&#x7684;&#x51E0;&#x70B9;&#xFF0C;&#x90FD;&#x4F1A;&#x4E00;&#x4E9B;&#x60C5;&#x51B5;&#x4E0B;&#x9020;&#x6210;VM exit, &#x800C;&#x5F15;&#x5165;<code>virtual interrupt delivery</code>
&#x540E;&#xFF0C;&#x907F;&#x514D;&#x4E86;<code>VM exit</code>&#x53D1;&#x751F;&#x3002;&#x8FD9;&#x4E5F;&#x662F;&#x5F15;&#x5165;<code>virtual interrupt delivery</code>&#x7684;&#x539F;&#x56E0;&#x3002;</p>
<p>&#x4E0A;&#x9762;&#x63D0;&#x5230;<code>posted-interrupt processing</code>&#x8BE5;&#x8FC7;&#x7A0B;&#x4F1A;<code>evaludation of pending virtual
interrupt</code>, &#x6211;&#x4EEC;&#x5355;&#x72EC;&#x6765;&#x770B;&#x4E0B;&#x8FD9;&#x90E8;&#x5206;, &#x5173;&#x4E8E;&#x8FD9;&#x90E8;&#x5206;&#x7684;&#x8BE6;&#x7EC6;&#x7EC6;&#x8282;&#xFF0C;&#x8BF7;&#x89C1;intel sdm 29.6
Posting-Interrupt Processing&#x3002;</p>
<h2 id="posted-interrupt-processing">POSTED-INTERRUPT PROCESSING</h2>
<p>&#x5148;&#x7B80;&#x5355;&#x4ECB;&#x7ECD;&#x4E0B;<code>posted-interrupt processing</code>&#xFF0C;<code>posted-interrupt processing</code>&#x529F;&#x80FD;
&#x4F7F;&#x5F97;&#x5728;CPU &#x5904;&#x4E8E;<code>VMX non-root operation</code>&#x4E0B;&#x53EF;&#x4EE5;&#x53BB;&#x6CE8;&#x5165;&#x4E2D;&#x65AD;&#xFF0C;&#x800C;&#x4E0D;&#x4EA7;&#x751F;VM exit&#x3002;</p>
<p>&#x6211;&#x4EEC;&#x524D;&#x9762;&#x63D0;&#x5230;&#x8FC7;&#x6CE8;&#x5165;&#x4E2D;&#x65AD;&#x9700;&#x8981;&#x6EE1;&#x8DB3;&#x4EE5;&#x4E0B;&#x7684;&#x6761;&#x4EF6;:</p>
<ul>
<li>&#x4FEE;&#x6539;VIRR</li>
<li>&#x5E76;&#x5C06;RVI&#x8BBE;&#x7F6E;&#x4E3A;VIRR&#x4E2D;&#x6700;&#x5927;&#x7684;vector bits</li>
<li>&#x89E6;&#x53D1;<code>evaluate pending virtual interrupt</code></li>
</ul>
<p>&#x6211;&#x4EEC;&#x770B;&#x4E0B;&#x5F15;&#x5165;<code>posted-interrupt processing</code>&#x589E;&#x52A0;&#x7684;&#x4E00;&#x4E9B;&#x76F8;&#x5173;&#x7684;&#x63A7;&#x5236;&#x5B57;&#x6BB5;&#x548C;&#x6570;&#x636E;&#x7ED3;&#x6784;:</p>
<ul>
<li><code>process posted interrupts</code> VM-execution control : &#x7528;&#x4E8E;&#x652F;&#x6301;&#x8BE5;&#x529F;&#x80FD;&#x5F00;&#x542F;</li>
<li><code>posted-interrupt notification vector</code>: &#x4F5C;&#x4E3A;&#x4E00;&#x4E2A;notification&#x4F7F;&#x7528;&#xFF0C;&#x6211;&#x4EEC;&#x4E4B;&#x540E;&#x53BB;&#x4ECB;&#x7ECD;&#x8FD9;&#x4E2A;</li>
<li><code>posted-interrupt descriptor</code>: &#x8BE5;&#x5B57;&#x6BB5;&#x662F;&#x4E00;&#x4E2A;&#x7269;&#x7406;&#x5730;&#x5740;&#xFF0C;&#x6307;&#x5411;<code>posted-interrupt descriptor</code>&#x6570;&#x636E;&#x7ED3;&#x6784;</li>
</ul>
<p>&#x6211;&#x4EEC;&#x5148;&#x6765;&#x770B;&#x4E0B;<code>posted-interrupt descriptor</code>&#x7ED3;&#x6784;:</p>
<table>
    <th>Bits Position(s)</th>
    <th>Name</th>
    <th>Description</th>
    <tr>
        <td>255:0</td>
        <td>Posted-interrupt request</td>
        <td>
            One bit for each interrupt vector. There is a 
            posted-interrupt request for a vector if
            the corresponding bit is 1
        </td>
    </tr>
    <tr>
        <td>256</td>
        <td>Outstanding notification</td>
        <td>
            If this bit is set, there is a notification outstanding 
            for one or more posted interrupts in bits 255:0
        </td>
    </tr>
    <tr>
        <td>511:257</td>
        <td>
            Reserved for software and other agents
        </td>
        <td>
            These bits may be used by software and by other agents 
            in the system (e.g., chipset). The processor does not modify
            these bits.
        </td>
    </tr>
</table>

<p>&#x6211;&#x4EEC;&#x5148;&#x6765;&#x7B80;&#x5355;&#x89E3;&#x91CA;&#x4E0B;&#x8FD9;&#x4E9B;&#x5B57;&#x6BB5;&#x7684;&#x4F5C;&#x7528;&#xFF0C;&#x7136;&#x540E;&#x7ED3;&#x5408;<code>posted interrupt processing</code>
&#x7684;&#x6D41;&#x7A0B;&#x57FA;&#x672C;&#x4E0A;&#x5C31;&#x53EF;&#x4EE5;&#x7406;&#x89E3;&#x4E86;&#x3002;</p>
<ul>
<li><code>posted-interrupt request</code>: &#x4F9B;&#x6CE8;&#x5165;&#x65B9;&#x586B;&#x5199;&#x4E2D;&#x65AD;vector(&#x6CE8;&#x5165;&#x65B9;&#x53EF;&#x80FD;&#x662F;&#x786C;&#x4EF6;:IOMMU, 
&#x6216;&#x8005;&#x662F;&#x8F6F;&#x4EF6;&#xFF1A; KVM&#x6CE8;&#x5165;virtual interrupt), &#x5728;<code>posted interrupt processing</code>
&#x4E2D;&#xFF0C;&#x4F1A;&#x5C06;<code>posted-interrupt request</code>(&#x4E4B;&#x540E;&#x7B80;&#x79F0; <strong>PIR</strong>) &#x6216;&#x8FD0;&#x7B97;&#x5230; <code>VIRR</code>&#x4E2D;,
&#x5E76;&#x5C06;&#x8BE5;&#x5B57;&#x6BB5;&#x6E05;&#x7A7A;&#x3002;</li>
<li><code>Outstanding notification</code>: &#x8BE5;&#x4F4D;&#x4E5F;&#x662F;&#x7531;&#x6CE8;&#x5165;&#x65B9;&#x7F6E;&#x4F4D;&#xFF0C;&#x5728;<code>posted interrupt
processing</code>&#x4E2D;&#x4F1A;&#x6E05;&#x7A7A;, &#x4F46;&#x662F;&#x5F53;&#x6CE8;&#x5165;&#x65B9;&#x53D1;&#x73B0;&#x8BE5;&#x4F4D;&#x662F;&#x7F6E;&#x4F4D;&#x7684;&#x8BDD;&#xFF0C;&#x8868;&#x660E;&#x4E0A;&#x4E00;&#x6B21;&#x7684;&#x6CE8;&#x5165;
&#x8FD8;&#x672A;&#x5904;&#x7406;&#xFF0C;&#x8FD9;&#x65F6;&#xFF0C;&#x6CE8;&#x5165;&#x65B9;&#x4E0D;&#x518D;&#x5411;&#x76EE;&#x7684;cpu &#x53D1;&#x9001; <code>posted interrupt notification</code></li>
<li><code>Reserved for software and other agents</code>: &#x8FD9;&#x91CC;&#x9762;&#x7684;&#x5B57;&#x6BB5;&#x5728;<code>posted interrupt
processing</code>&#x4E2D;&#x4E0D;&#x4F1A;&#x7528;&#x5230;&#xFF0C;&#x4E5F;&#x5C31;&#x662F;CPU&#x7684;&#x786C;&#x4EF6;&#x5904;&#x7406;&#x4E0D;&#x4F1A;&#x5173;&#x5FC3;&#x91CC;&#x9762;&#x7684;&#x5185;&#x5BB9;&#xFF0C;software
&#x548C;&#x5176;&#x4ED6;&#x7684;agents&#x53EF;&#x80FD;&#x4F1A;&#x7528;&#x5230;&#xFF0C;&#x4F8B;&#x5982;:&#x8868;&#x660E;notification &#x76EE;&#x7684;&#x5730;&#x7684;dest apic id.</li>
</ul>
<p><code>posted-interrupt descriptor</code> &#x4E0D;&#x50CF;&#x662F;VMCC &#x4E2D;&#x5176;&#x4ED6;&#x6307;&#x5411;&#x7684;&#x6570;&#x636E;&#x7ED3;&#x6784;&#xFF0C;&#x9700;&#x8981;&#x5728;&#x6CA1;&#x6709;
logical processor &#x5C06;&#x8FD0;&#x884C;&#x5728;<code>VMX non-root operation</code>&#x7684;current VMCS&#x6307;&#x5411;&#x5B83;&#x3002;
&#x4F46;&#x662F;&#xFF0C;&#x5BF9;&#x4E8E;&#x8BE5;&#x5185;&#x5B58;&#x533A;&#x57DF;&#x7684;&#x4FEE;&#x6539;&#xFF0C;&#x9700;&#x8981;&#x4F7F;&#x7528;<code>lock read-modify-write instructions</code></p>
<p>&#x6211;&#x4EEC;&#x6765;&#x770B;&#x4E0B;<code>posted-interrupt processing</code>&#x7684;&#x5904;&#x7406;&#x6D41;&#x7A0B;:</p>
<p>&#x4E4B;&#x4E0A;&#x9762;&#x63D0;&#x5230;&#x4E86;<code>posted-interrupt notification</code>, &#x8FD9;&#x4E2A;&#x662F;&#x4E00;&#x4E2A;<code>external interrupt</code>, 
&#x53EA;&#x4E0D;&#x8FC7;&#x53EA;&#x662F;&#x8D77;&#x5230;&#x4E86;&#x901A;&#x77E5;&#x7684;&#x4F5C;&#x7528;&#xFF0C;&#x6CE8;&#x5165;&#x65B9;&#x901A;&#x8FC7;&#x88AB;&#x6CE8;&#x5165;cpu &#x53D1;&#x9001;&#x4E00;&#x4E2A;interrupt, &#x6765;&#x89E6;&#x53D1;
&#x76EE;&#x7684;cpu &#x8D70;&#x4E00;&#x4E2A;<code>posted interrupt processing</code>&#x6D41;&#x7A0B;&#x3002;</p>
<p>&#x5177;&#x4F53;&#x6D41;&#x7A0B;&#x6211;&#x4EEC;&#x6765;&#x770B;&#x4E0B;:</p>
<p>&#x5F53;<code>external-interrupt exiting</code> VM-execution &#x63A7;&#x5236;&#x5B57;&#x6BB5;&#x4E3A;1 &#x65F6;, &#x4EFB;&#x4F55;<code>unmasked 
external interrupt</code> &#x90FD;&#x4F1A;&#x5BFC;&#x81F4;VM exit&#x3002;&#x5982;&#x679C;<code>process posted interrupt</code> VM-execution
control &#x5B57;&#x6BB5;&#x4E3A;1, &#x8BE5;&#x884C;&#x4E3A;&#x5C06;&#x4F1A;&#x6539;&#x53D8;&#xFF0C;&#x5E76;&#x4E14;&#x5904;&#x7406;&#x5668;&#x5C06;&#x4F1A;&#x5982;&#x4E0B;&#x5904;&#x7406;<code>external interrupt</code></p>
<ul>
<li>local APIC is acknowledged&#x3002;(&#x8FD9;&#x91CC;&#x6211;&#x4EEC;&#x4E0B;&#x9762;&#x5728;&#x89E3;&#x91CA;&#x4E0B;);&#x5904;&#x7406;&#x5668;&#x5728;ack&#x540E;&#xFF0C;apic&#x4F1A;
&#x63D0;&#x4F9B;&#x7ED9;processor&#x4E00;&#x4E2A;interrupt vector, &#x8FD9;&#x91CC;&#x6211;&#x4EEC;&#x6682;&#x4E14;&#x79F0;&#x4E3A;<code>physical vector</code></li>
<li>&#x5C06;<code>phyiscal vector</code>&#x548C;<code>posted-interrupt notification
vector</code>&#x6BD4;&#x8F83;&#xFF0C;&#x5982;&#x679C;&#x76F8;&#x7B49;&#xFF0C;&#x6267;&#x884C;&#x4E0B;&#x4E00;&#x4E2A;&#x6B65;&#x9AA4;&#xFF0C;&#x5982;&#x679C;&#x4E0D;&#x76F8;&#x7B49;; &#x5219;&#x4EA7;&#x751F;&#x4E00;&#x4E2A;&#x6B63;&#x5E38;&#x4EA7;&#x751F;&#x4E00;&#x4E2A;
&#x7531;&#x4E8E;<code>external interrupt</code>&#x5BFC;&#x81F4;&#x7684;VM exit,<code>physical vector</code> &#x88AB;&#x4FDD;&#x5B58;&#x5728;<code>VM-exit
interruption-information</code>&#x5B57;&#x6BB5;</li>
<li>processor&#x6E05;&#x7A7A;<code>PIR</code>&#x4E2D;&#x7684;<code>outstanding-notification</code> bit, &#x5E76;&#x4E14;&#x8BE5;&#x8FC7;&#x7A0B;&#x662F;atomic&#xFF08;&#x4F8B;&#x5982;,
&#x4F7F;&#x7528;<code>locked AND operation</code></li>
<li>processor&#x5C06;local APIC&#x7684;EOI register&#x5199;0; &#x8FD9;&#x91CC;&#x7684;local APIC&#x662F;&#x6307;&#x7269;&#x7406;&#x7684;lapic,&#x8FD9;&#x6837;
&#x505A;&#x7684;&#x76EE;&#x7684;&#x662F;&#x6D88;&#x9664;<code>posted-interrupt notification vector</code>&#x7684;&#x5F71;&#x54CD;&#xFF0C;&#x4E3A;&#x4EC0;&#x4E48;&#x8981;&#x8FD9;&#x6837;&#x505A;&#x5462;&#xFF1F;
&#x56E0;&#x4E3A;&#x8BE5;&#x4E2D;&#x65AD;&#xFF0C;&#x5728;<code>VMX non-root operation</code>&#x4E0B;&#x53EA;&#x662F;&#x4E00;&#x4E2A;notification&#x7684;&#x4F5C;&#x7528;&#xFF0C;&#x65E2;&#x4E0D;&#x9700;&#x8981;
delivery&#x5230;guest, &#x4E5F;&#x4E0D;&#x9700;&#x8981;delivery&#x5230;host&#xFF0C;&#x53EA;&#x662F;&#x53BB;&#x8BA9;cpu&#x89E6;&#x53D1;&#x4E00;&#x4E2A;<code>posted interrupt
processing</code>&#x7684;&#x6D41;&#x7A0B;, &#x4F46;&#x662F;&#x7531;&#x4E8E;&#x89E6;&#x53D1;&#x4E86;&#x4E00;&#x4E2A;&#x4E2D;&#x65AD;&#xFF0C;APIC&#x4E2D;&#x7684;&#x67D0;&#x4E9B;&#x5BC4;&#x5B58;&#x5668;&#x5DF2;&#x7ECF;&#x6539;&#x53D8;&#xFF0C;&#x4F8B;&#x5982;:
ISR, &#x800C;&#x5199;EOI &#x4E3A;0, &#x6B63;&#x597D;&#x80FD;&#x6D88;&#x9664;&#x8FD9;&#x4E2A;notification&#x4EA7;&#x751F;&#x7684;&#x5F71;&#x54CD;&#x3002;</li>
<li>logical-OR PIR -&gt; VIRR, &#x5E76;&#x4E14;&#x6E05;&#x7A7A;PIR&#x3002;&#x5F53;&#x7136;&#x6574;&#x4E2A;&#x7684;&#x8FC7;&#x7A0B;&#x4E5F;&#x662F;&#x539F;&#x5B50;&#x7684;&#x3002;</li>
<li>&#x8BBE;&#x7F6E;RVI&#x4E3A;old value<code>PIR</code>&#x4E2D;&#x6700;&#x9AD8;&#x7684;bits&#x3002;&#x5982;&#x679C;PIR&#x4E2D;&#x6CA1;&#x6709;bits&#x88AB;&#x8BBE;&#x7F6E;&#xFF0C;RVI&#x5C06;&#x4FDD;&#x6301;&#x539F;&#x6765;&#x7684;&#x503C;</li>
</ul>
<p>&#x6574;&#x4E2A;&#x7684;&#x8FC7;&#x7A0B;&#x90FD;&#x662F;&#x4E00;&#x4E2A;<code>uninterruptible</code> manner&#x3002;&#x4E0A;&#x9762;&#x6700;&#x540E;&#x4E00;&#x6B65;&#x5B8C;&#x6210;&#x5C06;&#x4F1A;&#x6267;&#x884C;<code>evaluation
pending virtual interrupt</code></p>
<p>&#x8FD9;&#x91CC;&#x6709;&#x51E0;&#x70B9;&#x6211;&#x4EEC;&#x6765;&#x89E3;&#x91CA;&#x4E0B;:</p>
<ol>
<li>acknowledge local APIC</li>
<li>VMX non-root operation ACK</li>
</ol>
<h3 id="acknowledge-local-apic">acknowledge local APIC</h3>
<p><img src="pic/Figure-10-4-local-apic-structure.png" alt="local apic structure"></p>
<p>&#x4ECE;&#x4E0A;&#x56FE;&#x7EA2;&#x5708;&#x4E2D;&#x6709;<code>INTA</code>&#x548C;<code>INTR</code>&#x4E24;&#x6761;&#x7EBF;(&#x8FD9;&#x91CC;&#x5FFD;&#x7565;<code>EXTINT</code>), &#x5F53;lapic&#x8981;&#x5411;CPU &#x53D1;&#x9001;&#x53EF;&#x5C4F;&#x853D;&#x4E2D;
&#x65AD;&#x65F6;&#xFF0C;&#x4F1A;&#x6267;&#x884C;&#x4EE5;&#x4E0B;&#x6B65;&#x9AA4;:</p>
<ul>
<li>lapic&#x901A;&#x8FC7;<code>INTR</code>&#x60F3;cpu&#x53D1;&#x9001;&#x4E2D;&#x65AD;&#x8BF7;&#x6C42;&#x3002;</li>
<li>CPU&#x8FD9;&#x8FB9;&#x4F1A;&#x5728;&#x81EA;&#x5DF1;&#x611F;&#x89C9;&#x5408;&#x9002;&#x7684;&#x65F6;&#x673A;&#xFF0C;&#x53D1;&#x9001;&#x901A;&#x8FC7;<code>INTA</code>&#x60F3;lapic &#x53D1;&#x9001; acknowledge,</li>
<li>lapic&#x6536;&#x5230;ack&#x540E;&#xFF0C;&#x4F1A;&#x5411;cpu&#x53D1;&#x9001;&#x672C;&#x6B21;&#x4E2D;&#x65AD;&#x8BF7;&#x6C42;&#x7684;vector</li>
</ul>
<blockquote>
<p>NOTE:</p>
<p>&#x6211;&#x4EEC;&#x53EF;&#x4EE5;&#x731C;&#x60F3;&#x4E0B;&#xFF0C;&#x8FD9;&#x6837;&#x505A;&#x7684;&#x539F;&#x56E0;:</p>
<p>cpu &#x662F;&#x6709;&#x81EA;&#x5DF1;&#x7684;&#x4E2D;&#x65AD;&#x5C4F;&#x853D;&#x673A;&#x5236;&#x7684;&#xFF0C;&#x901A;&#x8FC7;&#x8BBE;&#x7F6E;<code>IF</code>&#x4F4D;&#x4E3A;0&#xFF0C;&#x53EF;&#x4EE5;&#x53BB;mask unmask interrupt,
&#x8FD9;&#x4E2A;&#x8FC7;&#x7A0B;&#x770B;&#x8D77;&#x6765;&#x5E76;&#x6CA1;&#x6709;&#x901A;&#x77E5;&#x5230;lapic, &#x5728;lapic&#x4E2D;&#x4E5F;&#x6CA1;&#x6709;&#x76F8;&#x5E94;&#x7684;register,
&#x90A3;&#x4E48;&#xFF0C;&#x53EF;&#x4EE5;&#x731C;&#x6D4B;&#xFF0C;&#x5F53;&#x6E05;&#x7A7A;&#x4E86;<code>IF</code>&#x540E;&#xFF0C;&#x5BF9;&#x4E8E;unmask interrupt &#x6765;&#x4E34;&#x65F6;&#xFF0C;&#x53EF;&#x4EE5;&#x9009;&#x62E9;&#x4E0D;&#x53BB;&#x53D1;&#x9001;
acknowledge &#x6765;&#x8FBE;&#x5230;&#x4E2D;&#x65AD;&#x5C4F;&#x853D;&#x7684;&#x76EE;&#x7684;&#x3002;</p>
<p>&#x5BF9;&#x4E8E;NMI&#x4E2D;&#x65AD;&#xFF0C;&#x6216;&#x8005;&#x662F;&#x5176;&#x4ED6;&#x7684;&#x4E0D;&#x53EF;&#x5C4F;&#x853D;&#x7684;&#x4E2D;&#x65AD;&#x6765;&#x8BF4;&#xFF0C;&#x4ED6;&#x4EEC;&#x662F;&#x901A;&#x8FC7;&#x5176;&#x4ED6;&#x7684;&#x7EBF;&#x8FDE;&#x63A5;&#x5230;cpu&#x7684;&#xFF0C;&#x800C;&#x4E14;
&#x4E5F;&#x6CA1;&#x6709;<code>From CPU Core</code>&#x7684;&#x7EBF;&#xFF0C;&#x6240;&#x4EE5;&#x8BE5;&#x7C7B;&#x578B;&#x4E2D;&#x65AD;&#x662F;&#x76F4;&#x63A5;&#x9012;&#x9001;&#x5230;cpu core, &#x5E76;&#x4E14;&#x4E0D;&#x9700;&#x8981;ack, 
&#x6240;&#x4EE5;&#x53EF;&#x4EE5;&#x63A8;&#x65AD;ack&#x7684;&#x76EE;&#x7684;&#x662F;&#x4E0A;&#x8FF0;&#x731C;&#x6D4B;&#x90A3;&#x6837;&#x3002;</p>
</blockquote>
<h3 id="vmx-non-root-operation-ack">VMX non-root operation ACK</h3>
<p>&#x5176;&#x5B9E;&#xFF0C;<code>posted interrupt processing</code>&#x4F9D;&#x8D56;&#x53E6;&#x4E00;&#x4E2A;<code>VM-execution control</code>:<code>Acknowledge
interrupt on exit</code>, &#x8BE5;&#x529F;&#x80FD;&#x4F7F;&#x5F97;&#x5904;&#x7406;&#x5668;&#x5728;VM non-root operation&#x4E0B;, &#x4E5F;&#x80FD;&#x591F;&#x53BB;
acknowledge interrupt controller&#x3002;&#x800C;&#x5728;&#x8FD9;&#x4E2A;&#x529F;&#x80FD;&#x4E4B;&#x524D;&#xFF0C;CPU&#x9047;&#x5230; <code>external 
interrupt</code> &#x5C31;&#x76F4;&#x63A5;&#x4EA7;&#x751F;VM exit&#xFF0C;&#x5728;<code>VM non root operation</code>&#x4E0B;&#xFF0C;&#x5E76;&#x6CA1;&#x6709;&#x53BB;ack 
lapic&#x3002;&#x800C;&#x5728;vm exit &#x8FDB;&#x5165;&#x5230;<code>VM root operation</code>&#x4E0B;&#x518D;&#x53BB;ack lapic&#x3002;</p>
<blockquote>
<p>NOTE: </p>
<p>&#x5176;&#x5B9E;&#x5728;kvm&#x7684;&#x4EE3;&#x7801;&#x91CC;&#xFF0C;&#x5728;vm entry &#x524D;&#xFF0C;&#x4F1A;&#x5173;&#x4E2D;&#x65AD;&#xFF0C;&#x4E5F;&#x5C31;&#x662F;&#x5C06;<code>IF</code>clear, &#x90A3;&#x4E48;
&#x5728;VM non-root operation&#x600E;&#x4E48;&#x80FD;&#x6536;&#x5230;&#x8BE5;&#x4E2D;&#x65AD;&#x5462;&#xFF1F;</p>
<p>&#x6211;&#x4EEC;&#x6765;&#x731C;&#x60F3;&#x4E0B;:</p>
<ol>
<li><p>&#x662F;&#x4E0D;&#x662F;&#x5728;VM non-root operation&#x4E0B;&#xFF0C;&#x4F1A;&#x5207;&#x6362;&#x5230;guest&#x7684;IF&#x503C;&#x5462;? IF&#x662F;&#x6765;&#x81EA;&#x4E8E;RFLAGS,
&#x800C;&#x5728; VM entry&#x65F6;&#xFF0C;&#x786E;&#x5B9E;&#x4F1A;&#x5207;&#x6362;&#x8BE5;&#x5BC4;&#x5B58;&#x5668;&#xFF0C;&#x8BE6;&#x7EC6;&#x8BF7;&#x89C1;intel sdm 26.3.2.3 loading guest
rip, rsp, rflags, ssp&#x3002;&#x4F46;&#x662F;&#xFF0C;&#x6211;&#x4EEC;&#x4ECE;<code>posted interrupt processing</code>&#x7684;&#x903B;&#x8F91;,
<code>external interrupt</code>&#x5230;&#x8FBE;cpu&#x540E;, &#x76F4;&#x63A5; acknowledge apic&#x4E86;&#x3002;&#x90A3;&#x4E48;&#x4ECE;apic&#x7684;&#x89D2;&#x5EA6;&#x6765;&#x770B;
cpu&#x5DF2;&#x7ECF;&#x63A5;&#x6536;&#x4E86;&#x4E2D;&#x65AD;&#x3002;&#x6240;&#x4EE5;&#x8DDF;host IF&#x65E0;&#x5173;&#x3002;</p>
</li>
<li><p>&#x6211;&#x4EEC;&#x6765;&#x731C;&#x60F3;&#x4E0B;&#xFF0C;&#x5176;&#x5B9E;&#x5904;&#x7406; <code>IF</code> &#x7684;&#x76F8;&#x5173;&#x903B;&#x8F91;&#x662F;CPU&#x53BB;&#x64CD;&#x4F5C;&#x7684;&#xFF0C;&#x6240;&#x4EE5;&#x5728;CPU &#x5B8C;&#x5168;&#x53EF;&#x4EE5;&#x5728;
<code>VM non-root operation</code>&#x4E0B;&#x4E0D;&#x53BB;&#x7BA1;host &#x7684;<code>IF</code>&#x6807;&#x8BB0;&#x4F4D;, &#x9047;&#x5230;<code>external interrupt</code>&#xFF0C;
&#x76F4;&#x63A5;ack lapic, &#x8FD9;&#x4E2A;&#x5904;&#x7406;&#x6D41;&#x7A0B;&#x548C;<code>VMX root operation</code>&#x4E5F;&#x4E0D;&#x4E00;&#x6837;&#x3002;</p>
</li>
</ol>
<p>&#x90A3;&#x4E48;kvm &#x53BB;&#x5173;&#x4E2D;&#x65AD;&#x7684;&#x76EE;&#x7684;&#x662F;&#x4E3A;&#x4E86;&#x4EC0;&#x4E48;&#x5462;&#xFF1F;<br>
&#x5B9E;&#x9645;&#x4E0A;&#x5F88;&#x7B80;&#x5355;&#xFF0C;&#x5C31;&#x662F;&#x907F;&#x514D;&#x5728;VM exit&#x540E;&#x7684;&#x4EE3;&#x7801;&#xFF0C;&#x4E0D;&#x53D7;&#x4E2D;&#x65AD;&#x7684;&#x5F71;&#x54CD;&#x3002;</p>
</blockquote>
<h2 id="&#x603B;&#x7ED3;">&#x603B;&#x7ED3;</h2>
<p>&#x8BB2;&#x5230;&#x8FD9;&#x91CC;&#xFF0C;vapic&#x7684;&#x5185;&#x5BB9;&#x57FA;&#x672C;&#x4E0A;&#x5C31;&#x8FD9;&#x4E9B;&#xFF0C;&#x5728;intel new feature&#x4E2D;&#x8FD8;&#x66F4;&#x65B0;&#x4E86;vipi ,&#x4EE5;&#x53CA;&#x5BF9;
virtualization user interrupt &#x7684;&#x652F;&#x6301;&#xFF0C;&#x8FD9;&#x4E2A;&#x6211;&#x4EEC;&#x5728;&#x53E6;&#x5916;&#x7684;&#x6587;&#x7AE0;&#x4E2D;&#x4ECB;&#x7ECD;&#x3002;</p>
<p>&#x90A3;&#x4E48;&#xFF0C;&#x6211;&#x4EEC;&#x6765;&#x56DE;&#x987E;&#x4E0B;&#xFF0C;intel &#x5BF9;&#x4E8E;vapic&#x7684;&#x5B9E;&#x73B0;&#x3002;</p>
<p>&#x5B9E;&#x9645;&#x4E0A;intel&#x8FD9;&#x8FB9;&#x6574;&#x4E2A;&#x7684;&#x5B9E;&#x73B0;&#x53EA;&#x662F;&#x53BB;&#x4FEE;&#x6539;CPU&#x7684;&#x5904;&#x7406;&#x903B;&#x8F91;&#xFF0C;&#x8BA9;cpu&#x5728;&#x67D0;&#x4E9B;&#x64CD;&#x4F5C;&#x4E0B;&#xFF0C;&#x4F1A;&#x505A;&#x4E00;&#x4E9B;
emulation&#x7684;&#x64CD;&#x4F5C;&#xFF0C;&#x6709;&#x7684;&#x65F6;&#x5019;&#x5462;&#xFF0C;&#x53EF;&#x80FD;&#x9700;&#x8981;&#x5176;&#x4ED6;&#x7684;agent&#x914D;&#x5408;&#xFF0C;&#x4F8B;&#x5982;lapic&#xFF0C;&#x4F46;&#x662F;&#x4E5F;&#x662F;&#x4F7F;&#x7528;&#x4E86;
&#x5176;&#x539F;&#x6709;&#x63A5;&#x53E3;&#x63D0;&#x4F9B;&#x7684;&#x529F;&#x80FD;&#xFF0C;&#x5E76;&#x672A;&#x6539;&#x52A8;lapic&#x7684;&#x5904;&#x7406;&#x903B;&#x8F91;&#x3002;</p>
<p>&#x652F;&#x6301;&#x8BE5;&#x529F;&#x80FD;&#x540E;&#xFF0C;&#x4E3B;&#x8981;&#x6709;&#x4EE5;&#x4E0B;&#x4F18;&#x5316;:</p>
<ul>
<li>&#x5BF9;<code>VM non-root operation</code>&#x4E0B;&#x8BBF;&#x95EE;&#x90E8;&#x5206;<code>virtual apic register</code>&#x8FDB;&#x884C;&#x4E86;virtualize,
&#x4E0D;&#x4F1A;&#x4EA7;&#x751F;vm exit, &#x5E76;&#x4E14;&#x8FD8;&#x4F1A;&#x6709;&#x5176;&#x4ED6;&#x7684;emulate&#x7684;&#x52A8;&#x4F5C;&#x3002;&#x90E8;&#x5206;&#x6D41;&#x7A0B;&#x4F1A;&#x89E6;&#x53D1;<code>evaluate of
pending virtual interrupt</code>&#x7684;&#x884C;&#x4E3A;&#x3002;</li>
<li>&#x5728;<code>VM non-root operation</code>&#x4E2D;&#x589E;&#x52A0;<code>evaluate of pending virtual interrupt</code>&#x548C;
<code>virtual interrupt delivery</code>&#x7684;&#x5904;&#x7406;&#x903B;&#x8F91;&#xFF0C;&#x4F7F;&#x5F97;<code>VM non-root operation</code>&#x4E0B;&#x53EF;&#x4EE5;
&#x53BB;&#x8BC6;&#x522B;&#x5230;&#x4E00;&#x4E2A;virtual interrupt, &#x5E76;&#x5728;&#x5408;&#x9002;&#x7684;&#x65F6;&#x673A;&#x53BB;delivery &#x4E00;&#x4E2A;<code>virtual 
interrupt</code></li>
<li><p>&#x652F;&#x6301;&#x4E86;<code>posted-interrupt processing</code>, &#x4F7F;&#x5F97;&#xFF0C;CPU &#x5728;<code>VM non-root operation</code>
&#x4E2D;&#x4E5F;&#x80FD;&#x591F;&#x53BB;&#x6CE8;&#x5165;<code>virtual interrupt</code>,&#x6CE8;&#x5165;&#x65B9;&#x53EF;&#x80FD;&#x662F;&#x5176;&#x4ED6;&#x7684;CPU&#xFF08;&#x7528;&#x4E8E;&#x8F6F;&#x4EF6;&#x903B;&#x8F91;
&#x6CE8;&#x5165;, &#x5728;&#x652F;&#x6301;VIPI&#x540E;&#xFF0C;&#x4E5F;&#x53EF;&#x80FD;&#x662F;CPU&#x786C;&#x4EF6;&#x903B;&#x8F91;&#x6CE8;&#x5165;&#xFF0C;&#x6211;&#x4EEC;&#x5728;&#x53E6;&#x4E00;&#x4E2A;&#x6587;&#x7AE0;&#x4E2D;&#x4F1A;&#x8BB2;&#x5230;), 
&#x4E5F;&#x53EF;&#x80FD;&#x662F;&#x5176;&#x4ED6;&#x786C;&#x4EF6;&#x6CE8;&#x5165;&#xFF0C;&#x53EA;&#x8981;&#x8BE5;&#x786C;&#x4EF6;&#x80FD;&#x591F;&#x6EE1;&#x8DB3;&#x6CE8;&#x5165;&#x7684;&#x903B;&#x8F91;&#x5373;&#x53EF;:</p>
<ul>
<li>&#x53EF;&#x4EE5;atomic modify <code>PID</code> &#x4E2D;&#x7684;<code>PIR</code></li>
<li>&#x53EF;&#x4EE5;&#x6839;&#x636E;<code>PID</code>&#x4E2D;&#x7684;<code>ON</code>(&#x8FD8;&#x53EF;&#x80FD;&#x6709;&#x5176;&#x4ED6;&#x7684;&#x5224;&#x65AD;&#x6761;&#x4EF6;)&#xFF0C;&#x53BB;&#x53D1;&#x9001;&#x548C;<code>posted interrupt
notification vector</code>&#x76F8;&#x7B49;vector &#x7684;interrupt</li>
</ul>
<p>&#x8BE5;&#x529F;&#x80FD;&#x652F;&#x6301;&#xFF0C;&#x4E5F;&#x4E3A;IOMMU &#x7684;<code>posted interrupt remapping</code>&#x529F;&#x80FD;&#x63D0;&#x4F9B;&#x4E86;CPU&#x5C42;&#x9762;&#x7684;
&#x786C;&#x4EF6;&#x652F;&#x6301;&#x3002;&#xFF08;IOMMU <code>posted interrupt remapping</code> &#x529F;&#x80FD;&#x53EF;&#x7528;&#x4E8E;&#x8BBE;&#x5907;&#x4E2D;&#x65AD;&#x76F4;&#x63A5;
delivery&#x5230; <code>VM non-root operation</code>  CPU &#x4E2D;, &#x4E0D;&#x4F1A;&#x4EA7;&#x751F;VM exit&#xFF0C;&#x4E5F;&#x65E0;&#x9700;
&#x8F6F;&#x4EF6;&#x53C2;&#x4E0E;&#x8BE5;&#x8FC7;&#x7A0B;)</p>
</li>
</ul>
<blockquote>
<h1 id="note">!! NOTE:</h1>
<p><strong>&#x672C;&#x4EBA;&#x6C34;&#x5E73;&#x6709;&#x9650;&#xFF0C;&#x5185;&#x5BB9;&#x8FD8;&#x662F;&#x4EE5;intel sdm &#x4E3A;&#x4E3B;&#xFF0C;&#x4E3B;&#x8981;&#x4E3A; Section 29 APIC
Virtualization and Virtual Interrupts, &#x624B;&#x518C;&#x4E2D;&#x6CA1;&#x6709;&#x63D0;&#x5230;&#x7684;&#xFF0C;&#x5927;&#x90E8;&#x5206;&#x662F;
&#x81EA;&#x5DF1;&#x7684;&#x4E00;&#x4E9B;&#x60F3;&#x6CD5;&#x548C;&#x786C;&#x4EF6;&#x903B;&#x8F91;&#x7684;&#x731C;&#x60F3;&#xFF0C;&#x5982;&#x4F55;&#x6709;&#x504F;&#x5DEE;&#xFF0C;&#x4E5F;&#x5E0C;&#x671B;&#x5927;&#x5BB6;&#x5E2E;&#x5FD9;&#x6307;&#x6B63;&#xFF0C;&#x5341;&#x5206;
&#x611F;&#x8C22;!!!</strong> </p>
</blockquote>

                                
                                </section>
                            
    </div>
    <div class="search-results">
        <div class="has-results">
            
            <h1 class="search-results-title"><span class='search-results-count'></span> results matching "<span class='search-query'></span>"</h1>
            <ul class="search-results-list"></ul>
            
        </div>
        <div class="no-results">
            
            <h1 class="search-results-title">No results matching "<span class='search-query'></span>"</h1>
            
        </div>
    </div>
</div>

                        </div>
                    </div>
                
            </div>

            
                
                <a href="./" class="navigation navigation-prev " aria-label="Previous page: KVM">
                    <i class="fa fa-angle-left"></i>
                </a>
                
                
                <a href="ipiv.html" class="navigation navigation-next " aria-label="Next page: IPI virtualization">
                    <i class="fa fa-angle-right"></i>
                </a>
                
            
        
    </div>

    <script>
        var gitbook = gitbook || [];
        gitbook.push(function() {
            gitbook.page.hasChanged({"page":{"title":"apicv","level":"1.2.1","depth":2,"next":{"title":"IPI virtualization","level":"1.2.2","depth":2,"path":"kvm/ipiv.md","ref":"./kvm/ipiv.md","articles":[]},"previous":{"title":"KVM","level":"1.2","depth":1,"path":"kvm/README.md","ref":"./kvm/README.md","articles":[{"title":"apicv","level":"1.2.1","depth":2,"path":"kvm/vapic.md","ref":"./kvm/vapic.md","articles":[]},{"title":"IPI virtualization","level":"1.2.2","depth":2,"path":"kvm/ipiv.md","ref":"./kvm/ipiv.md","articles":[]},{"title":"kvm patch","level":"1.2.3","depth":2,"path":"kvm/patch.md","ref":"./kvm/patch.md","articles":[]}]},"dir":"ltr"},"config":{"gitbook":"*","theme":"default","variables":{},"plugins":[],"pluginsConfig":{"highlight":{},"search":{},"lunr":{"maxIndexSize":1000000,"ignoreSpecialCharacters":false},"sharing":{"facebook":true,"twitter":true,"google":false,"weibo":false,"instapaper":false,"vk":false,"all":["facebook","google","twitter","weibo","instapaper"]},"fontsettings":{"theme":"white","family":"sans","size":2},"theme-default":{"styles":{"website":"styles/website.css","pdf":"styles/pdf.css","epub":"styles/epub.css","mobi":"styles/mobi.css","ebook":"styles/ebook.css","print":"styles/print.css"},"showLevel":false}},"structure":{"langs":"LANGS.md","readme":"README.md","glossary":"GLOSSARY.md","summary":"SUMMARY.md"},"pdf":{"pageNumbers":true,"fontSize":12,"fontFamily":"Arial","paperSize":"a4","chapterMark":"pagebreak","pageBreaksBefore":"/","margin":{"right":62,"left":62,"top":56,"bottom":56}},"styles":{"website":"styles/website.css","pdf":"styles/pdf.css","epub":"styles/epub.css","mobi":"styles/mobi.css","ebook":"styles/ebook.css","print":"styles/print.css"}},"file":{"path":"kvm/vapic.md","mtime":"2022-09-01T02:42:54.858Z","type":"markdown"},"gitbook":{"version":"3.2.3","time":"2022-09-01T02:43:58.066Z"},"basePath":"..","book":{"language":""}});
        });
    </script>
</div>

        
    <script src="../gitbook/gitbook.js"></script>
    <script src="../gitbook/theme.js"></script>
    
        
        <script src="../gitbook/gitbook-plugin-search/search-engine.js"></script>
        
    
        
        <script src="../gitbook/gitbook-plugin-search/search.js"></script>
        
    
        
        <script src="../gitbook/gitbook-plugin-lunr/lunr.min.js"></script>
        
    
        
        <script src="../gitbook/gitbook-plugin-lunr/search-lunr.js"></script>
        
    
        
        <script src="../gitbook/gitbook-plugin-sharing/buttons.js"></script>
        
    
        
        <script src="../gitbook/gitbook-plugin-fontsettings/fontsettings.js"></script>
        
    

    </body>
</html>

