
# Projet ALU VHDL üõ†Ô∏è

Ce projet consiste en la conception d'une Unit√© Logique et Arithm√©tique (ALU) en VHDL. L'ALU est une partie essentielle de nombreux processeurs, responsable de l'ex√©cution des op√©rations arithm√©tiques et logiques.

## Description du Projet üìù

L'ALU prend deux entr√©es A et B, chacune √©tant un vecteur de 8 bits, ainsi qu'un code d'op√©ration de 3 bits (Op) pour sp√©cifier l'op√©ration √† effectuer. Les op√©rations support√©es sont : addition, soustraction, ET logique, OU logique, et XOR. L'ALU produit un r√©sultat de 8 bits ainsi qu'un signal Zero pour indiquer si le r√©sultat est z√©ro.

## Architecture üèóÔ∏è

L'architecture de l'ALU est impl√©ment√©e de mani√®re comportementale en VHDL. Elle utilise la biblioth√®que IEEE et les types de donn√©es standard fournis par NUMERIC_STD pour effectuer les op√©rations arithm√©tiques.

## Utilisation üíª

1. D√©clarez l'entit√© ALU dans votre conception VHDL.
2. Connectez les signaux d'entr√©e A, B et Op ainsi que les signaux de sortie Result et Zero.
3. L'ALU effectuera l'op√©ration sp√©cifi√©e par le signal Op sur les entr√©es A et B, produisant un r√©sultat et un signal Zero correspondant.

Exemple de d√©claration :

```vhdl
entity top_level is
    Port ( A, B : in  std_logic_vector(7 downto 0);
           Op    : in  std_logic_vector(2 downto 0);
           Result: out std_logic_vector(7 downto 0);
           Zero  : out std_logic);
end top_level;
