<?xml version="1.0" encoding="UTF-8"?>
<DARoots Version="1"
		Minor="19">
	<FileSet Name="sources_1"
			Type="DesignSrcs"
			RelSrcDir="$PSRCDIR/sources_1">
		<Filter Type="Srcs"/>
		<File Path="$PPRDIR/../ROM_VHDL.vhd">
			<FileInfo>
				<Attr Name="UsedInSynthesis"
						Val="1"/>
				<Attr Name="UsedInImplementation"
						Val="1"/>
				<Attr Name="UsedInSimulation"
						Val="1"/>
			</FileInfo>
		</File>
		<File Path="$PPRDIR/../counter.vhd">
			<FileInfo>
				<Attr Name="UsedInSynthesis"
						Val="1"/>
				<Attr Name="UsedInImplementation"
						Val="1"/>
				<Attr Name="UsedInSimulation"
						Val="1"/>
			</FileInfo>
		</File>
		<File Path="$PPRDIR/../count_mem_vhdl.vhd">
			<FileInfo>
				<Attr Name="UsedInSynthesis"
						Val="1"/>
				<Attr Name="UsedInImplementation"
						Val="1"/>
				<Attr Name="UsedInSimulation"
						Val="1"/>
			</FileInfo>
		</File>
		<Config>
			<Option Name="DesignMode"
					Val="RTL"/>
			<Option Name="TopModule"
					Val="count_mem"/>
			<Option Name="TopLib"
					Val="work"/>
			<Option Name="TopArchitecture"
					Val="Behavioral"/>
			<Option Name="TopRTLFile"
					Val="$PPRDIR/../count_mem_vhdl.vhd"/>
			<Option Name="TopAutoSet"
					Val="TRUE"/>
		</Config>
	</FileSet>
</DARoots>
