# Tarea 2 - Prácticas ISDIGI
Este proyecto programado en `System Verilog` consiste en el diseño y verificación completa de dos divisores: uno sin segmentar y otro segmentado.

Miembros del equipo:
- Carolina García Martínez
- Luis Garrido García
- Sergio Moreno Suay
- Mario Rico Ibáñez
- Laura Rivero Miró
