# CPU_RISC_V_AOC
Desenvolvimento em vhdl de uma cpu baseada no processador RISC V

<html>
<head>
  <meta charset="UTF-8">
  
</head>
<body>
  <h1>RISC-V</h1>

  <h2>Descrição</h2>
  <p>O RISC-V é uma arquitetura de conjunto de instruções (ISA) livre e aberta que se tornou cada vez mais popular nos últimos anos. Diferentemente de muitas arquiteturas ISA existentes, o RISC-V pode ser implementado, usado, modificado e distribuído gratuitamente, tanto para fins comerciais quanto acadêmicos. Essa abordagem aberta tem contribuído para uma ampla adoção do RISC-V em várias aplicações, desde sistemas em chip (SoCs) até supercomputadores.</p>
 
  <img src="risc v.png" alt="logo risc V">
  <h2>Estrutura de Status do Projeto em Progresso</h2>

  <h3>Visão Geral do Projeto</h3>
  <ul>
    <li><strong>Nome do Projeto:</strong> Implementação ISA risc v</li>
    <li><strong>Descrição:</strong> Desenvolvimento de isa risc v em vhdl como requisito da disciplina de arquitetura de computadores</li>
  </ul>

  <h3>Funcionalidades Implementadas</h3>
  <ul>
    <li>Máquina de estados</li>
    <li>Contador de programa</li>
    <li>Banco de registradores</li>
  </ul>

  <h3>Funcionalidades Planejadas</h3>
  <ul>
    <li>Integração dos módulos uc, pc, e memória</li>
    <li>Teste na FPGA</li>
  </ul>
  
  <h3>Autores</h3>
  <ul>
    <li>Leonardo Braga </li>
    <li>Gustavo Schaefer</li>
  </ul>

 
  
</body>
</html>
