Fitter report for neopixTest
Wed Feb  9 22:33:39 2022
Quartus Prime Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. Dual Purpose and Dedicated Pins
 10. I/O Bank Usage
 11. All Package Pins
 12. Fitter Resource Utilization by Entity
 13. Delay Chain Summary
 14. Pad To Core Delay Chain Fanout
 15. Control Signals
 16. Fitter Device Options
 17. Operating Settings and Conditions
 18. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Failed - Wed Feb  9 22:33:39 2022           ;
; Quartus Prime Version              ; 21.1.0 Build 842 10/21/2021 SJ Lite Edition ;
; Revision Name                      ; neopixTest                                  ;
; Top-level Entity Name              ; ChipInterface                               ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE115F23C7                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 326 / 114,480 ( < 1 % )                     ;
;     Total combinational functions  ; 314 / 114,480 ( < 1 % )                     ;
;     Dedicated logic registers      ; 259 / 114,480 ( < 1 % )                     ;
; Total registers                    ; 259                                         ;
; Total pins                         ; 42 / 281 ( 15 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 3,981,312 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE115F23C7                         ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                          ;
+----------+----------------+--------------+------------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------------+---------------+----------------+
; Location ;                ;              ; ARCADE_BUTTON    ; PIN_AE15      ; QSF Assignment ;
; Location ;                ;              ; ARCADE_LED       ; PIN_AF15      ; QSF Assignment ;
; Location ;                ;              ; AUD_ADCDAT       ; PIN_D2        ; QSF Assignment ;
; Location ;                ;              ; AUD_ADCLRCK      ; PIN_C2        ; QSF Assignment ;
; Location ;                ;              ; AUD_BCLK         ; PIN_F2        ; QSF Assignment ;
; Location ;                ;              ; AUD_DACDAT       ; PIN_D1        ; QSF Assignment ;
; Location ;                ;              ; AUD_DACLRCK      ; PIN_E3        ; QSF Assignment ;
; Location ;                ;              ; AUD_XCK          ; PIN_E1        ; QSF Assignment ;
; Location ;                ;              ; CLOCK2_50        ; PIN_AG14      ; QSF Assignment ;
; Location ;                ;              ; CLOCK3_50        ; PIN_AG15      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[0]     ; PIN_R6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[10]    ; PIN_R5        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[11]    ; PIN_AA5       ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[12]    ; PIN_Y7        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[1]     ; PIN_V8        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[2]     ; PIN_U8        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[3]     ; PIN_P1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[4]     ; PIN_V5        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[5]     ; PIN_W8        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[6]     ; PIN_W7        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[7]     ; PIN_AA7       ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[8]     ; PIN_Y5        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[9]     ; PIN_Y6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_BA[0]       ; PIN_U7        ; QSF Assignment ;
; Location ;                ;              ; DRAM_BA[1]       ; PIN_R4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_CAS_N       ; PIN_V7        ; QSF Assignment ;
; Location ;                ;              ; DRAM_CKE         ; PIN_AA6       ; QSF Assignment ;
; Location ;                ;              ; DRAM_CLK         ; PIN_AE5       ; QSF Assignment ;
; Location ;                ;              ; DRAM_CS_N        ; PIN_T4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQM[0]      ; PIN_U2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQM[1]      ; PIN_W4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQM[2]      ; PIN_K8        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQM[3]      ; PIN_N8        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[0]       ; PIN_W3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[10]      ; PIN_AB1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[11]      ; PIN_AA3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[12]      ; PIN_AB2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[13]      ; PIN_AC1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[14]      ; PIN_AB3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[15]      ; PIN_AC2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[16]      ; PIN_M8        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[17]      ; PIN_L8        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[18]      ; PIN_P2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[19]      ; PIN_N3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[1]       ; PIN_W2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[20]      ; PIN_N4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[21]      ; PIN_M4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[22]      ; PIN_M7        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[23]      ; PIN_L7        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[24]      ; PIN_U5        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[25]      ; PIN_R7        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[26]      ; PIN_R1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[27]      ; PIN_R2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[28]      ; PIN_R3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[29]      ; PIN_T3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[2]       ; PIN_V4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[30]      ; PIN_U4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[31]      ; PIN_U1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[3]       ; PIN_W1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[4]       ; PIN_V3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[5]       ; PIN_V2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[6]       ; PIN_V1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[7]       ; PIN_U3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[8]       ; PIN_Y3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[9]       ; PIN_Y4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_RAS_N       ; PIN_U6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_WE_N        ; PIN_V6        ; QSF Assignment ;
; Location ;                ;              ; EEP_I2C_SCLK     ; PIN_D14       ; QSF Assignment ;
; Location ;                ;              ; EEP_I2C_SDAT     ; PIN_E14       ; QSF Assignment ;
; Location ;                ;              ; ENET0_GTX_CLK    ; PIN_A17       ; QSF Assignment ;
; Location ;                ;              ; ENET0_INT_N      ; PIN_A21       ; QSF Assignment ;
; Location ;                ;              ; ENET0_LINK100    ; PIN_C14       ; QSF Assignment ;
; Location ;                ;              ; ENET0_MDC        ; PIN_C20       ; QSF Assignment ;
; Location ;                ;              ; ENET0_MDIO       ; PIN_B21       ; QSF Assignment ;
; Location ;                ;              ; ENET0_RESET_N    ; PIN_C19       ; QSF Assignment ;
; Location ;                ;              ; ENET0_RX_CLK     ; PIN_A15       ; QSF Assignment ;
; Location ;                ;              ; ENET0_RX_COL     ; PIN_E15       ; QSF Assignment ;
; Location ;                ;              ; ENET0_RX_CRS     ; PIN_D15       ; QSF Assignment ;
; Location ;                ;              ; ENET0_RX_DATA[0] ; PIN_C16       ; QSF Assignment ;
; Location ;                ;              ; ENET0_RX_DATA[1] ; PIN_D16       ; QSF Assignment ;
; Location ;                ;              ; ENET0_RX_DATA[2] ; PIN_D17       ; QSF Assignment ;
; Location ;                ;              ; ENET0_RX_DATA[3] ; PIN_C15       ; QSF Assignment ;
; Location ;                ;              ; ENET0_RX_DV      ; PIN_C17       ; QSF Assignment ;
; Location ;                ;              ; ENET0_RX_ER      ; PIN_D18       ; QSF Assignment ;
; Location ;                ;              ; ENET0_TX_CLK     ; PIN_B17       ; QSF Assignment ;
; Location ;                ;              ; ENET0_TX_DATA[0] ; PIN_C18       ; QSF Assignment ;
; Location ;                ;              ; ENET0_TX_DATA[1] ; PIN_D19       ; QSF Assignment ;
; Location ;                ;              ; ENET0_TX_DATA[2] ; PIN_A19       ; QSF Assignment ;
; Location ;                ;              ; ENET0_TX_DATA[3] ; PIN_B19       ; QSF Assignment ;
; Location ;                ;              ; ENET0_TX_EN      ; PIN_A18       ; QSF Assignment ;
; Location ;                ;              ; ENET0_TX_ER      ; PIN_B18       ; QSF Assignment ;
; Location ;                ;              ; ENET1_GTX_CLK    ; PIN_C23       ; QSF Assignment ;
; Location ;                ;              ; ENET1_INT_N      ; PIN_D24       ; QSF Assignment ;
; Location ;                ;              ; ENET1_LINK100    ; PIN_D13       ; QSF Assignment ;
; Location ;                ;              ; ENET1_MDC        ; PIN_D23       ; QSF Assignment ;
; Location ;                ;              ; ENET1_MDIO       ; PIN_D25       ; QSF Assignment ;
; Location ;                ;              ; ENET1_RESET_N    ; PIN_D22       ; QSF Assignment ;
; Location ;                ;              ; ENET1_RX_CLK     ; PIN_B15       ; QSF Assignment ;
; Location ;                ;              ; ENET1_RX_COL     ; PIN_B22       ; QSF Assignment ;
; Location ;                ;              ; ENET1_RX_CRS     ; PIN_D20       ; QSF Assignment ;
; Location ;                ;              ; ENET1_RX_DATA[0] ; PIN_B23       ; QSF Assignment ;
; Location ;                ;              ; ENET1_RX_DATA[1] ; PIN_C21       ; QSF Assignment ;
; Location ;                ;              ; ENET1_RX_DATA[2] ; PIN_A23       ; QSF Assignment ;
; Location ;                ;              ; ENET1_RX_DATA[3] ; PIN_D21       ; QSF Assignment ;
; Location ;                ;              ; ENET1_RX_DV      ; PIN_A22       ; QSF Assignment ;
; Location ;                ;              ; ENET1_RX_ER      ; PIN_C24       ; QSF Assignment ;
; Location ;                ;              ; ENET1_TX_CLK     ; PIN_C22       ; QSF Assignment ;
; Location ;                ;              ; ENET1_TX_DATA[0] ; PIN_C25       ; QSF Assignment ;
; Location ;                ;              ; ENET1_TX_DATA[1] ; PIN_A26       ; QSF Assignment ;
; Location ;                ;              ; ENET1_TX_DATA[2] ; PIN_B26       ; QSF Assignment ;
; Location ;                ;              ; ENET1_TX_DATA[3] ; PIN_C26       ; QSF Assignment ;
; Location ;                ;              ; ENET1_TX_EN      ; PIN_B25       ; QSF Assignment ;
; Location ;                ;              ; ENET1_TX_ER      ; PIN_A25       ; QSF Assignment ;
; Location ;                ;              ; ENETCLK_25       ; PIN_A14       ; QSF Assignment ;
; Location ;                ;              ; EXT_IO[0]        ; PIN_J10       ; QSF Assignment ;
; Location ;                ;              ; EXT_IO[1]        ; PIN_J14       ; QSF Assignment ;
; Location ;                ;              ; EXT_IO[2]        ; PIN_H13       ; QSF Assignment ;
; Location ;                ;              ; EXT_IO[3]        ; PIN_H14       ; QSF Assignment ;
; Location ;                ;              ; EXT_IO[4]        ; PIN_F14       ; QSF Assignment ;
; Location ;                ;              ; EXT_IO[5]        ; PIN_E10       ; QSF Assignment ;
; Location ;                ;              ; EXT_IO[6]        ; PIN_D9        ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[0]       ; PIN_AG12      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[10]      ; PIN_AE9       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[11]      ; PIN_AF9       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[12]      ; PIN_AA10      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[13]      ; PIN_AD8       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[14]      ; PIN_AC8       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[15]      ; PIN_Y10       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[16]      ; PIN_AA8       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[17]      ; PIN_AH12      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[18]      ; PIN_AC12      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[19]      ; PIN_AD12      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[1]       ; PIN_AH7       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[20]      ; PIN_AE10      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[21]      ; PIN_AD10      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[22]      ; PIN_AD11      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[2]       ; PIN_Y13       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[3]       ; PIN_Y14       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[4]       ; PIN_Y12       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[5]       ; PIN_AA13      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[6]       ; PIN_AA12      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[7]       ; PIN_AB13      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[8]       ; PIN_AB12      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[9]       ; PIN_AB10      ; QSF Assignment ;
; Location ;                ;              ; FL_CE_N          ; PIN_AG7       ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[0]         ; PIN_AH8       ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[1]         ; PIN_AF10      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[2]         ; PIN_AG10      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[3]         ; PIN_AH10      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[4]         ; PIN_AF11      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[5]         ; PIN_AG11      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[6]         ; PIN_AH11      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[7]         ; PIN_AF12      ; QSF Assignment ;
; Location ;                ;              ; FL_OE_N          ; PIN_AG8       ; QSF Assignment ;
; Location ;                ;              ; FL_RESET_N       ; PIN_AE11      ; QSF Assignment ;
; Location ;                ;              ; FL_RY            ; PIN_Y1        ; QSF Assignment ;
; Location ;                ;              ; FL_WE_N          ; PIN_AC10      ; QSF Assignment ;
; Location ;                ;              ; FL_WP_N          ; PIN_AE12      ; QSF Assignment ;
; Location ;                ;              ; GPIO[0]          ; PIN_AB22      ; QSF Assignment ;
; Location ;                ;              ; GPIO[10]         ; PIN_AC19      ; QSF Assignment ;
; Location ;                ;              ; GPIO[11]         ; PIN_AF16      ; QSF Assignment ;
; Location ;                ;              ; GPIO[12]         ; PIN_AD19      ; QSF Assignment ;
; Location ;                ;              ; GPIO[13]         ; PIN_AF15      ; QSF Assignment ;
; Location ;                ;              ; GPIO[14]         ; PIN_AF24      ; QSF Assignment ;
; Location ;                ;              ; GPIO[15]         ; PIN_AE21      ; QSF Assignment ;
; Location ;                ;              ; GPIO[16]         ; PIN_AF25      ; QSF Assignment ;
; Location ;                ;              ; GPIO[17]         ; PIN_AC22      ; QSF Assignment ;
; Location ;                ;              ; GPIO[18]         ; PIN_AE22      ; QSF Assignment ;
; Location ;                ;              ; GPIO[19]         ; PIN_AF21      ; QSF Assignment ;
; Location ;                ;              ; GPIO[1]          ; PIN_AC15      ; QSF Assignment ;
; Location ;                ;              ; GPIO[20]         ; PIN_AF22      ; QSF Assignment ;
; Location ;                ;              ; GPIO[21]         ; PIN_AD22      ; QSF Assignment ;
; Location ;                ;              ; GPIO[22]         ; PIN_AG25      ; QSF Assignment ;
; Location ;                ;              ; GPIO[23]         ; PIN_AD25      ; QSF Assignment ;
; Location ;                ;              ; GPIO[24]         ; PIN_AH25      ; QSF Assignment ;
; Location ;                ;              ; GPIO[25]         ; PIN_AE25      ; QSF Assignment ;
; Location ;                ;              ; GPIO[26]         ; PIN_AG22      ; QSF Assignment ;
; Location ;                ;              ; GPIO[27]         ; PIN_AE24      ; QSF Assignment ;
; Location ;                ;              ; GPIO[28]         ; PIN_AH22      ; QSF Assignment ;
; Location ;                ;              ; GPIO[29]         ; PIN_AF26      ; QSF Assignment ;
; Location ;                ;              ; GPIO[2]          ; PIN_AB21      ; QSF Assignment ;
; Location ;                ;              ; GPIO[30]         ; PIN_AE20      ; QSF Assignment ;
; Location ;                ;              ; GPIO[31]         ; PIN_AG23      ; QSF Assignment ;
; Location ;                ;              ; GPIO[32]         ; PIN_AF20      ; QSF Assignment ;
; Location ;                ;              ; GPIO[33]         ; PIN_AH26      ; QSF Assignment ;
; Location ;                ;              ; GPIO[34]         ; PIN_AH23      ; QSF Assignment ;
; Location ;                ;              ; GPIO[35]         ; PIN_AG26      ; QSF Assignment ;
; Location ;                ;              ; GPIO[3]          ; PIN_Y17       ; QSF Assignment ;
; Location ;                ;              ; GPIO[4]          ; PIN_AC21      ; QSF Assignment ;
; Location ;                ;              ; GPIO[5]          ; PIN_Y16       ; QSF Assignment ;
; Location ;                ;              ; GPIO[6]          ; PIN_AD21      ; QSF Assignment ;
; Location ;                ;              ; GPIO[7]          ; PIN_AE16      ; QSF Assignment ;
; Location ;                ;              ; GPIO[8]          ; PIN_AD15      ; QSF Assignment ;
; Location ;                ;              ; GPIO[9]          ; PIN_AE15      ; QSF Assignment ;
; Location ;                ;              ; HEX0[0]          ; PIN_G18       ; QSF Assignment ;
; Location ;                ;              ; HEX0[1]          ; PIN_F22       ; QSF Assignment ;
; Location ;                ;              ; HEX0[2]          ; PIN_E17       ; QSF Assignment ;
; Location ;                ;              ; HEX0[3]          ; PIN_L26       ; QSF Assignment ;
; Location ;                ;              ; HEX0[4]          ; PIN_L25       ; QSF Assignment ;
; Location ;                ;              ; HEX0[5]          ; PIN_J22       ; QSF Assignment ;
; Location ;                ;              ; HEX0[6]          ; PIN_H22       ; QSF Assignment ;
; Location ;                ;              ; HEX1[0]          ; PIN_M24       ; QSF Assignment ;
; Location ;                ;              ; HEX1[1]          ; PIN_Y22       ; QSF Assignment ;
; Location ;                ;              ; HEX1[2]          ; PIN_W21       ; QSF Assignment ;
; Location ;                ;              ; HEX1[3]          ; PIN_W22       ; QSF Assignment ;
; Location ;                ;              ; HEX1[4]          ; PIN_W25       ; QSF Assignment ;
; Location ;                ;              ; HEX1[5]          ; PIN_U23       ; QSF Assignment ;
; Location ;                ;              ; HEX1[6]          ; PIN_U24       ; QSF Assignment ;
; Location ;                ;              ; HEX2[0]          ; PIN_AA25      ; QSF Assignment ;
; Location ;                ;              ; HEX2[1]          ; PIN_AA26      ; QSF Assignment ;
; Location ;                ;              ; HEX2[2]          ; PIN_Y25       ; QSF Assignment ;
; Location ;                ;              ; HEX2[3]          ; PIN_W26       ; QSF Assignment ;
; Location ;                ;              ; HEX2[4]          ; PIN_Y26       ; QSF Assignment ;
; Location ;                ;              ; HEX2[5]          ; PIN_W27       ; QSF Assignment ;
; Location ;                ;              ; HEX2[6]          ; PIN_W28       ; QSF Assignment ;
; Location ;                ;              ; HEX3[0]          ; PIN_V21       ; QSF Assignment ;
; Location ;                ;              ; HEX3[1]          ; PIN_U21       ; QSF Assignment ;
; Location ;                ;              ; HEX3[2]          ; PIN_AB20      ; QSF Assignment ;
; Location ;                ;              ; HEX3[3]          ; PIN_AA21      ; QSF Assignment ;
; Location ;                ;              ; HEX3[4]          ; PIN_AD24      ; QSF Assignment ;
; Location ;                ;              ; HEX3[5]          ; PIN_AF23      ; QSF Assignment ;
; Location ;                ;              ; HEX3[6]          ; PIN_Y19       ; QSF Assignment ;
; Location ;                ;              ; HEX4[0]          ; PIN_AB19      ; QSF Assignment ;
; Location ;                ;              ; HEX4[1]          ; PIN_AA19      ; QSF Assignment ;
; Location ;                ;              ; HEX4[2]          ; PIN_AG21      ; QSF Assignment ;
; Location ;                ;              ; HEX4[3]          ; PIN_AH21      ; QSF Assignment ;
; Location ;                ;              ; HEX4[4]          ; PIN_AE19      ; QSF Assignment ;
; Location ;                ;              ; HEX4[5]          ; PIN_AF19      ; QSF Assignment ;
; Location ;                ;              ; HEX4[6]          ; PIN_AE18      ; QSF Assignment ;
; Location ;                ;              ; HEX5[0]          ; PIN_AD18      ; QSF Assignment ;
; Location ;                ;              ; HEX5[1]          ; PIN_AC18      ; QSF Assignment ;
; Location ;                ;              ; HEX5[2]          ; PIN_AB18      ; QSF Assignment ;
; Location ;                ;              ; HEX5[3]          ; PIN_AH19      ; QSF Assignment ;
; Location ;                ;              ; HEX5[4]          ; PIN_AG19      ; QSF Assignment ;
; Location ;                ;              ; HEX5[5]          ; PIN_AF18      ; QSF Assignment ;
; Location ;                ;              ; HEX5[6]          ; PIN_AH18      ; QSF Assignment ;
; Location ;                ;              ; HEX6[0]          ; PIN_AA17      ; QSF Assignment ;
; Location ;                ;              ; HEX6[1]          ; PIN_AB16      ; QSF Assignment ;
; Location ;                ;              ; HEX6[2]          ; PIN_AA16      ; QSF Assignment ;
; Location ;                ;              ; HEX6[3]          ; PIN_AB17      ; QSF Assignment ;
; Location ;                ;              ; HEX6[4]          ; PIN_AB15      ; QSF Assignment ;
; Location ;                ;              ; HEX6[5]          ; PIN_AA15      ; QSF Assignment ;
; Location ;                ;              ; HEX6[6]          ; PIN_AC17      ; QSF Assignment ;
; Location ;                ;              ; HEX7[0]          ; PIN_AD17      ; QSF Assignment ;
; Location ;                ;              ; HEX7[1]          ; PIN_AE17      ; QSF Assignment ;
; Location ;                ;              ; HEX7[2]          ; PIN_AG17      ; QSF Assignment ;
; Location ;                ;              ; HEX7[3]          ; PIN_AH17      ; QSF Assignment ;
; Location ;                ;              ; HEX7[4]          ; PIN_AF17      ; QSF Assignment ;
; Location ;                ;              ; HEX7[5]          ; PIN_AG18      ; QSF Assignment ;
; Location ;                ;              ; HEX7[6]          ; PIN_AA14      ; QSF Assignment ;
; Location ;                ;              ; HSMC_CLKIN0      ; PIN_AH15      ; QSF Assignment ;
; Location ;                ;              ; HSMC_CLKIN_N1    ; PIN_J28       ; QSF Assignment ;
; Location ;                ;              ; HSMC_CLKIN_N2    ; PIN_Y28       ; QSF Assignment ;
; Location ;                ;              ; HSMC_CLKIN_P1    ; PIN_J27       ; QSF Assignment ;
; Location ;                ;              ; HSMC_CLKIN_P2    ; PIN_Y27       ; QSF Assignment ;
; Location ;                ;              ; HSMC_CLKOUT0     ; PIN_AD28      ; QSF Assignment ;
; Location ;                ;              ; HSMC_CLKOUT_N1   ; PIN_G24       ; QSF Assignment ;
; Location ;                ;              ; HSMC_CLKOUT_N2   ; PIN_V24       ; QSF Assignment ;
; Location ;                ;              ; HSMC_CLKOUT_P1   ; PIN_G23       ; QSF Assignment ;
; Location ;                ;              ; HSMC_CLKOUT_P2   ; PIN_V23       ; QSF Assignment ;
; Location ;                ;              ; HSMC_D[0]        ; PIN_AE26      ; QSF Assignment ;
; Location ;                ;              ; HSMC_D[1]        ; PIN_AE28      ; QSF Assignment ;
; Location ;                ;              ; HSMC_D[2]        ; PIN_AE27      ; QSF Assignment ;
; Location ;                ;              ; HSMC_D[3]        ; PIN_AF27      ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_N[0]   ; PIN_F25       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_N[10]  ; PIN_U26       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_N[11]  ; PIN_L22       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_N[12]  ; PIN_N26       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_N[13]  ; PIN_P26       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_N[14]  ; PIN_R21       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_N[15]  ; PIN_R23       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_N[16]  ; PIN_T22       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_N[1]   ; PIN_C27       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_N[2]   ; PIN_E26       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_N[3]   ; PIN_G26       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_N[4]   ; PIN_H26       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_N[5]   ; PIN_K26       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_N[6]   ; PIN_L24       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_N[7]   ; PIN_M26       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_N[8]   ; PIN_R26       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_N[9]   ; PIN_T26       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_P[0]   ; PIN_F24       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_P[10]  ; PIN_U25       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_P[11]  ; PIN_L21       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_P[12]  ; PIN_N25       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_P[13]  ; PIN_P25       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_P[14]  ; PIN_P21       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_P[15]  ; PIN_R22       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_P[16]  ; PIN_T21       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_P[1]   ; PIN_D26       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_P[2]   ; PIN_F26       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_P[3]   ; PIN_G25       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_P[4]   ; PIN_H25       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_P[5]   ; PIN_K25       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_P[6]   ; PIN_L23       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_P[7]   ; PIN_M25       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_P[8]   ; PIN_R25       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_P[9]   ; PIN_T25       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_N[0]   ; PIN_D28       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_N[10]  ; PIN_J26       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_N[11]  ; PIN_L28       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_N[12]  ; PIN_V26       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_N[13]  ; PIN_R28       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_N[14]  ; PIN_U28       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_N[15]  ; PIN_V28       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_N[16]  ; PIN_V22       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_N[1]   ; PIN_E28       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_N[2]   ; PIN_F28       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_N[3]   ; PIN_G28       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_N[4]   ; PIN_K28       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_N[5]   ; PIN_M28       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_N[6]   ; PIN_K22       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_N[7]   ; PIN_H24       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_N[8]   ; PIN_J24       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_N[9]   ; PIN_P28       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_P[0]   ; PIN_D27       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_P[10]  ; PIN_J25       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_P[11]  ; PIN_L27       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_P[12]  ; PIN_V25       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_P[13]  ; PIN_R27       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_P[14]  ; PIN_U27       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_P[15]  ; PIN_V27       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_P[16]  ; PIN_U22       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_P[1]   ; PIN_E27       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_P[2]   ; PIN_F27       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_P[3]   ; PIN_G27       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_P[4]   ; PIN_K27       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_P[5]   ; PIN_M27       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_P[6]   ; PIN_K21       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_P[7]   ; PIN_H23       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_P[8]   ; PIN_J23       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_P[9]   ; PIN_P27       ; QSF Assignment ;
; Location ;                ;              ; I2C_SCLK         ; PIN_B7        ; QSF Assignment ;
; Location ;                ;              ; I2C_SDAT         ; PIN_A8        ; QSF Assignment ;
; Location ;                ;              ; IRDA_RXD         ; PIN_Y15       ; QSF Assignment ;
; Location ;                ;              ; JOY_DOWN         ; PIN_Y16       ; QSF Assignment ;
; Location ;                ;              ; JOY_UP           ; PIN_AC15      ; QSF Assignment ;
; Location ;                ;              ; LCD_BLON         ; PIN_L6        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[0]      ; PIN_L3        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[1]      ; PIN_L1        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[2]      ; PIN_L2        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[3]      ; PIN_K7        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[4]      ; PIN_K1        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[5]      ; PIN_K2        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[6]      ; PIN_M3        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[7]      ; PIN_M5        ; QSF Assignment ;
; Location ;                ;              ; LCD_EN           ; PIN_L4        ; QSF Assignment ;
; Location ;                ;              ; LCD_ON           ; PIN_L5        ; QSF Assignment ;
; Location ;                ;              ; LCD_RS           ; PIN_M2        ; QSF Assignment ;
; Location ;                ;              ; LCD_RW           ; PIN_M1        ; QSF Assignment ;
; Location ;                ;              ; LEDG[0]          ; PIN_E21       ; QSF Assignment ;
; Location ;                ;              ; LEDG[1]          ; PIN_E22       ; QSF Assignment ;
; Location ;                ;              ; LEDG[2]          ; PIN_E25       ; QSF Assignment ;
; Location ;                ;              ; LEDG[3]          ; PIN_E24       ; QSF Assignment ;
; Location ;                ;              ; LEDG[4]          ; PIN_H21       ; QSF Assignment ;
; Location ;                ;              ; LEDG[5]          ; PIN_G20       ; QSF Assignment ;
; Location ;                ;              ; LEDG[6]          ; PIN_G22       ; QSF Assignment ;
; Location ;                ;              ; LEDG[7]          ; PIN_G21       ; QSF Assignment ;
; Location ;                ;              ; LEDG[8]          ; PIN_F17       ; QSF Assignment ;
; Location ;                ;              ; NEO_IN           ; PIN_AE25      ; QSF Assignment ;
; Location ;                ;              ; OTG_ADDR[0]      ; PIN_H7        ; QSF Assignment ;
; Location ;                ;              ; OTG_ADDR[1]      ; PIN_C3        ; QSF Assignment ;
; Location ;                ;              ; OTG_CS_N         ; PIN_A3        ; QSF Assignment ;
; Location ;                ;              ; OTG_DACK_N[0]    ; PIN_C4        ; QSF Assignment ;
; Location ;                ;              ; OTG_DACK_N[1]    ; PIN_D4        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[0]      ; PIN_J6        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[10]     ; PIN_G1        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[11]     ; PIN_G2        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[12]     ; PIN_G3        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[13]     ; PIN_F1        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[14]     ; PIN_F3        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[15]     ; PIN_G4        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[1]      ; PIN_K4        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[2]      ; PIN_J5        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[3]      ; PIN_K3        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[4]      ; PIN_J4        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[5]      ; PIN_J3        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[6]      ; PIN_J7        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[7]      ; PIN_H6        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[8]      ; PIN_H3        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[9]      ; PIN_H4        ; QSF Assignment ;
; Location ;                ;              ; OTG_DREQ[0]      ; PIN_J1        ; QSF Assignment ;
; Location ;                ;              ; OTG_DREQ[1]      ; PIN_B4        ; QSF Assignment ;
; Location ;                ;              ; OTG_FSPEED       ; PIN_C6        ; QSF Assignment ;
; Location ;                ;              ; OTG_INT[0]       ; PIN_A6        ; QSF Assignment ;
; Location ;                ;              ; OTG_INT[1]       ; PIN_D5        ; QSF Assignment ;
; Location ;                ;              ; OTG_LSPEED       ; PIN_B6        ; QSF Assignment ;
; Location ;                ;              ; OTG_OE_N         ; PIN_B3        ; QSF Assignment ;
; Location ;                ;              ; OTG_RST_N        ; PIN_C5        ; QSF Assignment ;
; Location ;                ;              ; OTG_WE_N         ; PIN_A4        ; QSF Assignment ;
; Location ;                ;              ; PS2_KBCLK        ; PIN_G6        ; QSF Assignment ;
; Location ;                ;              ; PS2_KBDAT        ; PIN_H5        ; QSF Assignment ;
; Location ;                ;              ; PS2_MSCLK        ; PIN_G5        ; QSF Assignment ;
; Location ;                ;              ; PS2_MSDAT        ; PIN_F5        ; QSF Assignment ;
; Location ;                ;              ; SD_CLK           ; PIN_AE13      ; QSF Assignment ;
; Location ;                ;              ; SD_CMD           ; PIN_AD14      ; QSF Assignment ;
; Location ;                ;              ; SD_DAT[0]        ; PIN_AE14      ; QSF Assignment ;
; Location ;                ;              ; SD_DAT[1]        ; PIN_AF13      ; QSF Assignment ;
; Location ;                ;              ; SD_DAT[2]        ; PIN_AB14      ; QSF Assignment ;
; Location ;                ;              ; SD_DAT[3]        ; PIN_AC14      ; QSF Assignment ;
; Location ;                ;              ; SD_WP_N          ; PIN_AF14      ; QSF Assignment ;
; Location ;                ;              ; SMA_CLKIN        ; PIN_AH14      ; QSF Assignment ;
; Location ;                ;              ; SMA_CLKOUT       ; PIN_AE23      ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[0]     ; PIN_AB7       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[10]    ; PIN_AF2       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[11]    ; PIN_AD3       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[12]    ; PIN_AB4       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[13]    ; PIN_AC3       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[14]    ; PIN_AA4       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[15]    ; PIN_AB11      ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[16]    ; PIN_AC11      ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[17]    ; PIN_AB9       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[18]    ; PIN_AB8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[19]    ; PIN_T8        ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[1]     ; PIN_AD7       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[2]     ; PIN_AE7       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[3]     ; PIN_AC7       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[4]     ; PIN_AB6       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[5]     ; PIN_AE6       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[6]     ; PIN_AB5       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[7]     ; PIN_AC5       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[8]     ; PIN_AF5       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[9]     ; PIN_T7        ; QSF Assignment ;
; Location ;                ;              ; SRAM_CE_N        ; PIN_AF8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[0]       ; PIN_AH3       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[10]      ; PIN_AE2       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[11]      ; PIN_AE1       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[12]      ; PIN_AE3       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[13]      ; PIN_AE4       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[14]      ; PIN_AF3       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[15]      ; PIN_AG3       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[1]       ; PIN_AF4       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[2]       ; PIN_AG4       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[3]       ; PIN_AH4       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[4]       ; PIN_AF6       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[5]       ; PIN_AG6       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[6]       ; PIN_AH6       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[7]       ; PIN_AF7       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[8]       ; PIN_AD1       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[9]       ; PIN_AD2       ; QSF Assignment ;
; Location ;                ;              ; SRAM_LB_N        ; PIN_AD4       ; QSF Assignment ;
; Location ;                ;              ; SRAM_OE_N        ; PIN_AD5       ; QSF Assignment ;
; Location ;                ;              ; SRAM_UB_N        ; PIN_AC4       ; QSF Assignment ;
; Location ;                ;              ; SRAM_WE_N        ; PIN_AE8       ; QSF Assignment ;
; Location ;                ;              ; TD_CLK27         ; PIN_B14       ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[0]       ; PIN_E8        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[1]       ; PIN_A7        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[2]       ; PIN_D8        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[3]       ; PIN_C7        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[4]       ; PIN_D7        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[5]       ; PIN_D6        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[6]       ; PIN_E7        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[7]       ; PIN_F7        ; QSF Assignment ;
; Location ;                ;              ; TD_HS            ; PIN_E5        ; QSF Assignment ;
; Location ;                ;              ; TD_RESET_N       ; PIN_G7        ; QSF Assignment ;
; Location ;                ;              ; TD_VS            ; PIN_E4        ; QSF Assignment ;
; Location ;                ;              ; UART_CTS         ; PIN_G14       ; QSF Assignment ;
; Location ;                ;              ; UART_RTS         ; PIN_J13       ; QSF Assignment ;
; Location ;                ;              ; UART_RXD         ; PIN_G12       ; QSF Assignment ;
; Location ;                ;              ; UART_TXD         ; PIN_G9        ; QSF Assignment ;
; Location ;                ;              ; VGA_BLANK_N      ; PIN_F11       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[0]         ; PIN_B10       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[1]         ; PIN_A10       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[2]         ; PIN_C11       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[3]         ; PIN_B11       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[4]         ; PIN_A11       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[5]         ; PIN_C12       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[6]         ; PIN_D11       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[7]         ; PIN_D12       ; QSF Assignment ;
; Location ;                ;              ; VGA_CLK          ; PIN_A12       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[0]         ; PIN_G8        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[1]         ; PIN_G11       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[2]         ; PIN_F8        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[3]         ; PIN_H12       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[4]         ; PIN_C8        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[5]         ; PIN_B8        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[6]         ; PIN_F10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[7]         ; PIN_C9        ; QSF Assignment ;
; Location ;                ;              ; VGA_HS           ; PIN_G13       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[0]         ; PIN_E12       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[1]         ; PIN_E11       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[2]         ; PIN_D10       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[3]         ; PIN_F12       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[4]         ; PIN_G10       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[5]         ; PIN_J12       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[6]         ; PIN_H8        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[7]         ; PIN_H10       ; QSF Assignment ;
; Location ;                ;              ; VGA_SYNC_N       ; PIN_C10       ; QSF Assignment ;
; Location ;                ;              ; VGA_VS           ; PIN_C13       ; QSF Assignment ;
+----------+----------------+--------------+------------------+---------------+----------------+


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 326 / 114,480 ( < 1 % ) ;
;     -- Combinational with no register       ; 67                      ;
;     -- Register only                        ; 12                      ;
;     -- Combinational with a register        ; 247                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 239                     ;
;     -- 3 input functions                    ; 22                      ;
;     -- <=2 input functions                  ; 53                      ;
;     -- Register only                        ; 12                      ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 296                     ;
;     -- arithmetic mode                      ; 18                      ;
;                                             ;                         ;
; Total registers*                            ; 259 / 115,813 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 259 / 114,480 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 1,333 ( 0 % )       ;
;                                             ;                         ;
; Total LABs                                  ; Not available           ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 42 / 281 ( 15 % )       ;
;     -- Clock pins                           ; 0 / 7 ( 0 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; M9Ks                                        ; 0 / 432 ( 0 % )         ;
; Total block memory bits                     ; 0 / 3,981,312 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 3,981,312 ( 0 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global signals                              ; 0                       ;
;     -- Global clocks                        ; 0 / 20 ( 0 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Maximum fan-out                             ; 259                     ;
; Highest non-global fan-out                  ; 259                     ;
; Total fan-out                               ; 1924                    ;
; Average fan-out                             ; 2.93                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                        ;
+----------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name     ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLOCK_50 ; Unassigned ; --       ; 259                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
; KEY[0]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
; KEY[1]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
; KEY[2]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
; KEY[3]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
; SW[0]    ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
; SW[10]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
; SW[11]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
; SW[12]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
; SW[13]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
; SW[14]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
; SW[15]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
; SW[16]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
; SW[17]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
; SW[1]    ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
; SW[2]    ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
; SW[3]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
; SW[4]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
; SW[5]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
; SW[6]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
; SW[7]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
; SW[8]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
; SW[9]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
+----------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin #      ; I/O Bank ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LEDR[0]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[10] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[11] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[12] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[13] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[14] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[15] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[16] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[17] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; NEO_OUT  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                   ;
+----------+-----------+-------------+------------------+---------------------------+
; Location ; Pin Name  ; Reserved As ; User Signal Name ; Pin Type                  ;
+----------+-----------+-------------+------------------+---------------------------+
; K6       ; nSTATUS   ; -           ; -                ; Dedicated Programming Pin ;
; K5       ; nCONFIG   ; -           ; -                ; Dedicated Programming Pin ;
; L3       ; nCE       ; -           ; -                ; Dedicated Programming Pin ;
; M18      ; CONF_DONE ; -           ; -                ; Dedicated Programming Pin ;
; M17      ; MSEL0     ; -           ; -                ; Dedicated Programming Pin ;
; L18      ; MSEL1     ; -           ; -                ; Dedicated Programming Pin ;
; L17      ; MSEL2     ; -           ; -                ; Dedicated Programming Pin ;
; K20      ; MSEL3     ; -           ; -                ; Dedicated Programming Pin ;
+----------+-----------+-------------+------------------+---------------------------+


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1        ; 0 / 29 ( 0 % ) ; --            ; --           ;
; 2        ; 0 / 37 ( 0 % ) ; --            ; --           ;
; 3        ; 0 / 36 ( 0 % ) ; --            ; --           ;
; 4        ; 0 / 36 ( 0 % ) ; --            ; --           ;
; 5        ; 0 / 35 ( 0 % ) ; --            ; --           ;
; 6        ; 0 / 33 ( 0 % ) ; --            ; --           ;
; 7        ; 0 / 38 ( 0 % ) ; --            ; --           ;
; 8        ; 0 / 37 ( 0 % ) ; --            ; --           ;
; Unknown  ; 42             ; --            ;              ;
+----------+----------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 472        ; 8        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 470        ; 7        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 199        ; 3        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 201        ; 4        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA19     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AB3      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB5      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 200        ; 3        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 202        ; 4        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B6       ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 473        ; 8        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 471        ; 7        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D6       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ;            ; 8        ; VCCIO8                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D10      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D13      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D15      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D17      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; D21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E11      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E14      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                       ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                       ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                           ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 64         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G6       ;            ; --       ; VCCA3                           ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G17      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 338        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 337        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H6       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 56         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 55         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; On           ;
; K3       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 57         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 24         ; 1        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 343        ; 6        ; ^MSEL3                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 60         ; 1        ; #TMS                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 59         ; 1        ; #TCK                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 62         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 61         ; 1        ; #TDO                            ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 58         ; 1        ; #TDI                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ; 342        ; 6        ; ^MSEL2                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 341        ; 6        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 340        ; 6        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 339        ; 6        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N20      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ;            ; 5        ; VCCIO5                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R6       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; R7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 66         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 65         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                           ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 336        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 335        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                       ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U8       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                           ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                       ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W13      ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W17      ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W20      ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------+------------------------------+--------------+
; Compilation Hierarchy Node                     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                        ; Entity Name                  ; Library Name ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------+------------------------------+--------------+
; |ChipInterface                                 ; 0 (0)       ; 259 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 42   ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface                                                                                                             ; ChipInterface                ; work         ;
;    |SetNeopix:SN|                              ; 0 (0)       ; 241 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN                                                                                                ; SetNeopix                    ; work         ;
;       |NeopixelController:NC|                  ; 0 (0)       ; 241 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN|NeopixelController:NC                                                                          ; NeopixelController           ; work         ;
;          |Decoder:d|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN|NeopixelController:NC|Decoder:d                                                                ; Decoder                      ; work         ;
;          |NeopixelController_low_level:npc_ll| ; 0 (0)       ; 215 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN|NeopixelController:NC|NeopixelController_low_level:npc_ll                                      ; NeopixelController_low_level ; work         ;
;             |CountDownToZero:c192|             ; 0 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN|NeopixelController:NC|NeopixelController_low_level:npc_ll|CountDownToZero:c192                 ; CountDownToZero              ; work         ;
;                |Comparator:cmp|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN|NeopixelController:NC|NeopixelController_low_level:npc_ll|CountDownToZero:c192|Comparator:cmp  ; Comparator                   ; work         ;
;                |Counter:c|                     ; 0 (0)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN|NeopixelController:NC|NeopixelController_low_level:npc_ll|CountDownToZero:c192|Counter:c       ; Counter                      ; work         ;
;             |CountDownToZero:timer|            ; 0 (0)       ; 12 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN|NeopixelController:NC|NeopixelController_low_level:npc_ll|CountDownToZero:timer                ; CountDownToZero              ; work         ;
;                |Comparator:cmp|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN|NeopixelController:NC|NeopixelController_low_level:npc_ll|CountDownToZero:timer|Comparator:cmp ; Comparator                   ; work         ;
;                |Counter:c|                     ; 0 (0)       ; 12 (12)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN|NeopixelController:NC|NeopixelController_low_level:npc_ll|CountDownToZero:timer|Counter:c      ; Counter                      ; work         ;
;             |ShiftRegister:sr|                 ; 0 (0)       ; 192 (192)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN|NeopixelController:NC|NeopixelController_low_level:npc_ll|ShiftRegister:sr                     ; ShiftRegister                ; work         ;
;             |fsm_ll:f|                         ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN|NeopixelController:NC|NeopixelController_low_level:npc_ll|fsm_ll:f                             ; fsm_ll                       ; work         ;
;          |Register:r_b0|                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN|NeopixelController:NC|Register:r_b0                                                            ; Register                     ; work         ;
;          |Register:r_b1|                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN|NeopixelController:NC|Register:r_b1                                                            ; Register                     ; work         ;
;          |Register:r_b2|                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN|NeopixelController:NC|Register:r_b2                                                            ; Register                     ; work         ;
;          |Register:r_b3|                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN|NeopixelController:NC|Register:r_b3                                                            ; Register                     ; work         ;
;          |Register:r_b4|                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN|NeopixelController:NC|Register:r_b4                                                            ; Register                     ; work         ;
;          |Register:r_b5|                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN|NeopixelController:NC|Register:r_b5                                                            ; Register                     ; work         ;
;          |Register:r_b6|                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN|NeopixelController:NC|Register:r_b6                                                            ; Register                     ; work         ;
;          |Register:r_b7|                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN|NeopixelController:NC|Register:r_b7                                                            ; Register                     ; work         ;
;          |Register:r_g0|                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN|NeopixelController:NC|Register:r_g0                                                            ; Register                     ; work         ;
;          |Register:r_g1|                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN|NeopixelController:NC|Register:r_g1                                                            ; Register                     ; work         ;
;          |Register:r_g2|                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN|NeopixelController:NC|Register:r_g2                                                            ; Register                     ; work         ;
;          |Register:r_g3|                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN|NeopixelController:NC|Register:r_g3                                                            ; Register                     ; work         ;
;          |Register:r_g4|                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN|NeopixelController:NC|Register:r_g4                                                            ; Register                     ; work         ;
;          |Register:r_g5|                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN|NeopixelController:NC|Register:r_g5                                                            ; Register                     ; work         ;
;          |Register:r_g6|                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN|NeopixelController:NC|Register:r_g6                                                            ; Register                     ; work         ;
;          |Register:r_g7|                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN|NeopixelController:NC|Register:r_g7                                                            ; Register                     ; work         ;
;          |Register:r_r0|                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN|NeopixelController:NC|Register:r_r0                                                            ; Register                     ; work         ;
;          |Register:r_r1|                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN|NeopixelController:NC|Register:r_r1                                                            ; Register                     ; work         ;
;          |Register:r_r2|                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN|NeopixelController:NC|Register:r_r2                                                            ; Register                     ; work         ;
;          |Register:r_r3|                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN|NeopixelController:NC|Register:r_r3                                                            ; Register                     ; work         ;
;          |Register:r_r4|                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN|NeopixelController:NC|Register:r_r4                                                            ; Register                     ; work         ;
;          |Register:r_r5|                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN|NeopixelController:NC|Register:r_r5                                                            ; Register                     ; work         ;
;          |Register:r_r6|                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN|NeopixelController:NC|Register:r_r6                                                            ; Register                     ; work         ;
;          |Register:r_r7|                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN|NeopixelController:NC|Register:r_r7                                                            ; Register                     ; work         ;
;          |fsm_hl:fsm|                          ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|SetNeopix:SN|NeopixelController:NC|fsm_hl:fsm                                                               ; fsm_hl                       ; work         ;
;    |Synchronizer:SyncB|                        ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|Synchronizer:SyncB                                                                                          ; Synchronizer                 ; work         ;
;       |DFlipFlop:ff1|                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|Synchronizer:SyncB|DFlipFlop:ff1                                                                            ; DFlipFlop                    ; work         ;
;       |DFlipFlop:ff2|                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|Synchronizer:SyncB|DFlipFlop:ff2                                                                            ; DFlipFlop                    ; work         ;
;    |Synchronizer:SyncG|                        ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|Synchronizer:SyncG                                                                                          ; Synchronizer                 ; work         ;
;       |DFlipFlop:ff1|                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|Synchronizer:SyncG|DFlipFlop:ff1                                                                            ; DFlipFlop                    ; work         ;
;       |DFlipFlop:ff2|                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|Synchronizer:SyncG|DFlipFlop:ff2                                                                            ; DFlipFlop                    ; work         ;
;    |Synchronizer:SyncK0|                       ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|Synchronizer:SyncK0                                                                                         ; Synchronizer                 ; work         ;
;       |DFlipFlop:ff1|                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|Synchronizer:SyncK0|DFlipFlop:ff1                                                                           ; DFlipFlop                    ; work         ;
;       |DFlipFlop:ff2|                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|Synchronizer:SyncK0|DFlipFlop:ff2                                                                           ; DFlipFlop                    ; work         ;
;    |Synchronizer:SyncK1|                       ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|Synchronizer:SyncK1                                                                                         ; Synchronizer                 ; work         ;
;       |DFlipFlop:ff1|                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|Synchronizer:SyncK1|DFlipFlop:ff1                                                                           ; DFlipFlop                    ; work         ;
;       |DFlipFlop:ff2|                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|Synchronizer:SyncK1|DFlipFlop:ff2                                                                           ; DFlipFlop                    ; work         ;
;    |Synchronizer:SyncK2|                       ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|Synchronizer:SyncK2                                                                                         ; Synchronizer                 ; work         ;
;       |DFlipFlop:ff1|                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|Synchronizer:SyncK2|DFlipFlop:ff1                                                                           ; DFlipFlop                    ; work         ;
;       |DFlipFlop:ff2|                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|Synchronizer:SyncK2|DFlipFlop:ff2                                                                           ; DFlipFlop                    ; work         ;
;    |Synchronizer:SyncP0|                       ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|Synchronizer:SyncP0                                                                                         ; Synchronizer                 ; work         ;
;       |DFlipFlop:ff1|                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|Synchronizer:SyncP0|DFlipFlop:ff1                                                                           ; DFlipFlop                    ; work         ;
;       |DFlipFlop:ff2|                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|Synchronizer:SyncP0|DFlipFlop:ff2                                                                           ; DFlipFlop                    ; work         ;
;    |Synchronizer:SyncP1|                       ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|Synchronizer:SyncP1                                                                                         ; Synchronizer                 ; work         ;
;       |DFlipFlop:ff1|                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|Synchronizer:SyncP1|DFlipFlop:ff1                                                                           ; DFlipFlop                    ; work         ;
;       |DFlipFlop:ff2|                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|Synchronizer:SyncP1|DFlipFlop:ff2                                                                           ; DFlipFlop                    ; work         ;
;    |Synchronizer:SyncP2|                       ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|Synchronizer:SyncP2                                                                                         ; Synchronizer                 ; work         ;
;       |DFlipFlop:ff1|                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|Synchronizer:SyncP2|DFlipFlop:ff1                                                                           ; DFlipFlop                    ; work         ;
;       |DFlipFlop:ff2|                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|Synchronizer:SyncP2|DFlipFlop:ff2                                                                           ; DFlipFlop                    ; work         ;
;    |Synchronizer:SyncR|                        ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|Synchronizer:SyncR                                                                                          ; Synchronizer                 ; work         ;
;       |DFlipFlop:ff1|                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|Synchronizer:SyncR|DFlipFlop:ff1                                                                            ; DFlipFlop                    ; work         ;
;       |DFlipFlop:ff2|                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ChipInterface|Synchronizer:SyncR|DFlipFlop:ff2                                                                            ; DFlipFlop                    ; work         ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------+------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; KEY[3]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[3]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[4]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[5]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[6]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[7]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[8]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[9]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[10]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[11]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[12]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[13]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[14]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; NEO_OUT  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLOCK_50 ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; KEY[0]   ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; KEY[2]   ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; SW[16]   ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; KEY[1]   ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; SW[0]    ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; SW[2]    ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; SW[1]    ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; SW[17]   ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; SW[15]   ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; KEY[3]              ;                   ;         ;
; SW[3]               ;                   ;         ;
; SW[4]               ;                   ;         ;
; SW[5]               ;                   ;         ;
; SW[6]               ;                   ;         ;
; SW[7]               ;                   ;         ;
; SW[8]               ;                   ;         ;
; SW[9]               ;                   ;         ;
; SW[10]              ;                   ;         ;
; SW[11]              ;                   ;         ;
; SW[12]              ;                   ;         ;
; SW[13]              ;                   ;         ;
; SW[14]              ;                   ;         ;
; CLOCK_50            ;                   ;         ;
; KEY[0]              ;                   ;         ;
; KEY[2]              ;                   ;         ;
; SW[16]              ;                   ;         ;
; KEY[1]              ;                   ;         ;
; SW[0]               ;                   ;         ;
; SW[2]               ;                   ;         ;
; SW[1]               ;                   ;         ;
; SW[17]              ;                   ;         ;
; SW[15]              ;                   ;         ;
+---------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------+------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                          ; Location   ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------+------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                      ; Unassigned ; 259     ; Clock        ; no     ; --                   ; --               ; --                        ;
; SetNeopix:SN|NeopixelController:NC|NeopixelController_low_level:npc_ll|CountDownToZero:c192|Counter:c|Q[1]~10 ; Unassigned ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; SetNeopix:SN|NeopixelController:NC|NeopixelController_low_level:npc_ll|ShiftRegister:sr|Q[185]~1              ; Unassigned ; 191     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; SetNeopix:SN|NeopixelController:NC|NeopixelController_low_level:npc_ll|fsm_ll:f|Selector8~4                   ; Unassigned ; 12      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; SetNeopix:SN|NeopixelController:NC|Register:r_b2|Q[0]~0                                                       ; Unassigned ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; SetNeopix:SN|NeopixelController:NC|Register:r_b4|Q[0]~0                                                       ; Unassigned ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; SetNeopix:SN|NeopixelController:NC|Register:r_b5|Q[0]~0                                                       ; Unassigned ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; SetNeopix:SN|NeopixelController:NC|Register:r_g7|Q[0]~0                                                       ; Unassigned ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; SetNeopix:SN|NeopixelController:NC|Register:r_r0|Q[0]~1                                                       ; Unassigned ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; SetNeopix:SN|NeopixelController:NC|Register:r_r1|Q[0]~1                                                       ; Unassigned ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; SetNeopix:SN|NeopixelController:NC|Register:r_r3|Q[0]~2                                                       ; Unassigned ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; SetNeopix:SN|NeopixelController:NC|Register:r_r6|Q[0]~2                                                       ; Unassigned ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Synchronizer:SyncK0|DFlipFlop:ff2|q                                                                           ; Unassigned ; 5       ; Async. clear ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------+------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE115F23C7 for design "neopixTest"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Error (171016): Can't place node "KEY[3]" -- illegal location assignment PIN_R24 File: C:/Users/SimonYu/Documents/CMU/Build18/sociallyDistancedPong/neopix_test/ChipInterface_8.sv Line: 8
Error (171016): Can't place node "SW[3]" -- illegal location assignment PIN_AD27 File: C:/Users/SimonYu/Documents/CMU/Build18/sociallyDistancedPong/neopix_test/ChipInterface_8.sv Line: 9
Error (171016): Can't place node "SW[4]" -- illegal location assignment PIN_AB27 File: C:/Users/SimonYu/Documents/CMU/Build18/sociallyDistancedPong/neopix_test/ChipInterface_8.sv Line: 9
Error (171016): Can't place node "SW[5]" -- illegal location assignment PIN_AC26 File: C:/Users/SimonYu/Documents/CMU/Build18/sociallyDistancedPong/neopix_test/ChipInterface_8.sv Line: 9
Error (171016): Can't place node "SW[6]" -- illegal location assignment PIN_AD26 File: C:/Users/SimonYu/Documents/CMU/Build18/sociallyDistancedPong/neopix_test/ChipInterface_8.sv Line: 9
Error (171016): Can't place node "SW[7]" -- illegal location assignment PIN_AB26 File: C:/Users/SimonYu/Documents/CMU/Build18/sociallyDistancedPong/neopix_test/ChipInterface_8.sv Line: 9
Error (171016): Can't place node "SW[8]" -- illegal location assignment PIN_AC25 File: C:/Users/SimonYu/Documents/CMU/Build18/sociallyDistancedPong/neopix_test/ChipInterface_8.sv Line: 9
Error (171016): Can't place node "SW[9]" -- illegal location assignment PIN_AB25 File: C:/Users/SimonYu/Documents/CMU/Build18/sociallyDistancedPong/neopix_test/ChipInterface_8.sv Line: 9
Error (171016): Can't place node "SW[10]" -- illegal location assignment PIN_AC24 File: C:/Users/SimonYu/Documents/CMU/Build18/sociallyDistancedPong/neopix_test/ChipInterface_8.sv Line: 9
Error (171016): Can't place node "SW[11]" -- illegal location assignment PIN_AB24 File: C:/Users/SimonYu/Documents/CMU/Build18/sociallyDistancedPong/neopix_test/ChipInterface_8.sv Line: 9
Error (171016): Can't place node "SW[12]" -- illegal location assignment PIN_AB23 File: C:/Users/SimonYu/Documents/CMU/Build18/sociallyDistancedPong/neopix_test/ChipInterface_8.sv Line: 9
Error (171016): Can't place node "SW[13]" -- illegal location assignment PIN_AA24 File: C:/Users/SimonYu/Documents/CMU/Build18/sociallyDistancedPong/neopix_test/ChipInterface_8.sv Line: 9
Error (171016): Can't place node "SW[14]" -- illegal location assignment PIN_AA23 File: C:/Users/SimonYu/Documents/CMU/Build18/sociallyDistancedPong/neopix_test/ChipInterface_8.sv Line: 9
Error (171016): Can't place node "NEO_OUT" -- illegal location assignment PIN_AD25 File: C:/Users/SimonYu/Documents/CMU/Build18/sociallyDistancedPong/neopix_test/ChipInterface_8.sv Line: 10
Error (171016): Can't place node "LEDR[0]" -- illegal location assignment PIN_G19 File: C:/Users/SimonYu/Documents/CMU/Build18/sociallyDistancedPong/neopix_test/ChipInterface_8.sv Line: 11
Error (171016): Can't place node "LEDR[2]" -- illegal location assignment PIN_E19 File: C:/Users/SimonYu/Documents/CMU/Build18/sociallyDistancedPong/neopix_test/ChipInterface_8.sv Line: 11
Error (171016): Can't place node "LEDR[4]" -- illegal location assignment PIN_F18 File: C:/Users/SimonYu/Documents/CMU/Build18/sociallyDistancedPong/neopix_test/ChipInterface_8.sv Line: 11
Error (171016): Can't place node "LEDR[5]" -- illegal location assignment PIN_E18 File: C:/Users/SimonYu/Documents/CMU/Build18/sociallyDistancedPong/neopix_test/ChipInterface_8.sv Line: 11
Error (171016): Can't place node "LEDR[6]" -- illegal location assignment PIN_J19 File: C:/Users/SimonYu/Documents/CMU/Build18/sociallyDistancedPong/neopix_test/ChipInterface_8.sv Line: 11
Error (171016): Can't place node "LEDR[8]" -- illegal location assignment PIN_J17 File: C:/Users/SimonYu/Documents/CMU/Build18/sociallyDistancedPong/neopix_test/ChipInterface_8.sv Line: 11
Error (171016): Can't place node "LEDR[9]" -- illegal location assignment PIN_G17 File: C:/Users/SimonYu/Documents/CMU/Build18/sociallyDistancedPong/neopix_test/ChipInterface_8.sv Line: 11
Error (171016): Can't place node "LEDR[10]" -- illegal location assignment PIN_J15 File: C:/Users/SimonYu/Documents/CMU/Build18/sociallyDistancedPong/neopix_test/ChipInterface_8.sv Line: 11
Error (171016): Can't place node "LEDR[11]" -- illegal location assignment PIN_H16 File: C:/Users/SimonYu/Documents/CMU/Build18/sociallyDistancedPong/neopix_test/ChipInterface_8.sv Line: 11
Error (171016): Can't place node "LEDR[12]" -- illegal location assignment PIN_J16 File: C:/Users/SimonYu/Documents/CMU/Build18/sociallyDistancedPong/neopix_test/ChipInterface_8.sv Line: 11
Error (171016): Can't place node "LEDR[13]" -- illegal location assignment PIN_H17 File: C:/Users/SimonYu/Documents/CMU/Build18/sociallyDistancedPong/neopix_test/ChipInterface_8.sv Line: 11
Error (171016): Can't place node "LEDR[15]" -- illegal location assignment PIN_G15 File: C:/Users/SimonYu/Documents/CMU/Build18/sociallyDistancedPong/neopix_test/ChipInterface_8.sv Line: 11
Error (171016): Can't place node "LEDR[16]" -- illegal location assignment PIN_G16 File: C:/Users/SimonYu/Documents/CMU/Build18/sociallyDistancedPong/neopix_test/ChipInterface_8.sv Line: 11
Error (171016): Can't place node "LEDR[17]" -- illegal location assignment PIN_H15 File: C:/Users/SimonYu/Documents/CMU/Build18/sociallyDistancedPong/neopix_test/ChipInterface_8.sv Line: 11
Error (171016): Can't place node "KEY[0]" -- illegal location assignment PIN_M23 File: C:/Users/SimonYu/Documents/CMU/Build18/sociallyDistancedPong/neopix_test/ChipInterface_8.sv Line: 8
Error (171016): Can't place node "SW[16]" -- illegal location assignment PIN_Y24 File: C:/Users/SimonYu/Documents/CMU/Build18/sociallyDistancedPong/neopix_test/ChipInterface_8.sv Line: 9
Error (171016): Can't place node "SW[0]" -- illegal location assignment PIN_AB28 File: C:/Users/SimonYu/Documents/CMU/Build18/sociallyDistancedPong/neopix_test/ChipInterface_8.sv Line: 9
Error (171016): Can't place node "SW[2]" -- illegal location assignment PIN_AC27 File: C:/Users/SimonYu/Documents/CMU/Build18/sociallyDistancedPong/neopix_test/ChipInterface_8.sv Line: 9
Error (171016): Can't place node "SW[1]" -- illegal location assignment PIN_AC28 File: C:/Users/SimonYu/Documents/CMU/Build18/sociallyDistancedPong/neopix_test/ChipInterface_8.sv Line: 9
Error (171016): Can't place node "SW[17]" -- illegal location assignment PIN_Y23 File: C:/Users/SimonYu/Documents/CMU/Build18/sociallyDistancedPong/neopix_test/ChipInterface_8.sv Line: 9
Error (171016): Can't place node "SW[15]" -- illegal location assignment PIN_AA22 File: C:/Users/SimonYu/Documents/CMU/Build18/sociallyDistancedPong/neopix_test/ChipInterface_8.sv Line: 9
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Error (171000): Can't fit design in device
Error: Quartus Prime Fitter was unsuccessful. 36 errors, 3 warnings
    Error: Peak virtual memory: 5003 megabytes
    Error: Processing ended: Wed Feb  9 22:33:40 2022
    Error: Elapsed time: 00:00:01
    Error: Total CPU time (on all processors): 00:00:01


