Timing Analyzer report for top_level
Sat Mar 13 21:21:42 2021
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; top_level                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C6                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.51        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  19.6%      ;
;     Processors 3-12        ;   3.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 69.16 MHz ; 69.16 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -13.460 ; -21766.559        ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.587 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -2189.000                        ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                      ;
+---------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -13.460 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[1][7]  ; clk          ; clk         ; 1.000        ; 0.291      ; 14.746     ;
; -13.426 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[2][7]  ; clk          ; clk         ; 1.000        ; 0.319      ; 14.740     ;
; -13.417 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[1][7]  ; clk          ; clk         ; 1.000        ; 0.291      ; 14.703     ;
; -13.383 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[2][7]  ; clk          ; clk         ; 1.000        ; 0.319      ; 14.697     ;
; -13.350 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[1][4]  ; clk          ; clk         ; 1.000        ; 0.291      ; 14.636     ;
; -13.322 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[2][4]  ; clk          ; clk         ; 1.000        ; 0.319      ; 14.636     ;
; -13.307 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[1][4]  ; clk          ; clk         ; 1.000        ; 0.291      ; 14.593     ;
; -13.300 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[1][7]  ; clk          ; clk         ; 1.000        ; 0.291      ; 14.586     ;
; -13.295 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[14][2] ; clk          ; clk         ; 1.000        ; 0.281      ; 14.571     ;
; -13.279 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[2][4]  ; clk          ; clk         ; 1.000        ; 0.319      ; 14.593     ;
; -13.276 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[12][3] ; clk          ; clk         ; 1.000        ; 0.271      ; 14.542     ;
; -13.270 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[13][2] ; clk          ; clk         ; 1.000        ; 0.308      ; 14.573     ;
; -13.268 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[1][6]  ; clk          ; clk         ; 1.000        ; 0.291      ; 14.554     ;
; -13.267 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[1][6]  ; clk          ; clk         ; 1.000        ; 0.291      ; 14.553     ;
; -13.266 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[2][7]  ; clk          ; clk         ; 1.000        ; 0.319      ; 14.580     ;
; -13.265 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[12][3] ; clk          ; clk         ; 1.000        ; 0.271      ; 14.531     ;
; -13.260 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[11][3] ; clk          ; clk         ; 1.000        ; 0.293      ; 14.548     ;
; -13.258 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[1][3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 14.190     ;
; -13.257 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[1][6]  ; clk          ; clk         ; 1.000        ; 0.291      ; 14.543     ;
; -13.252 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[14][2] ; clk          ; clk         ; 1.000        ; 0.281      ; 14.528     ;
; -13.249 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[11][3] ; clk          ; clk         ; 1.000        ; 0.293      ; 14.537     ;
; -13.247 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[1][3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 14.179     ;
; -13.240 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[8][3]  ; clk          ; clk         ; 1.000        ; 0.297      ; 14.532     ;
; -13.239 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[2][6]  ; clk          ; clk         ; 1.000        ; 0.319      ; 14.553     ;
; -13.238 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[2][6]  ; clk          ; clk         ; 1.000        ; 0.319      ; 14.552     ;
; -13.234 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[9][7]  ; clk          ; clk         ; 1.000        ; 0.272      ; 14.501     ;
; -13.232 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[6][3]  ; clk          ; clk         ; 1.000        ; 0.295      ; 14.522     ;
; -13.230 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[7][3]  ; clk          ; clk         ; 1.000        ; 0.321      ; 14.546     ;
; -13.229 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[8][3]  ; clk          ; clk         ; 1.000        ; 0.297      ; 14.521     ;
; -13.228 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[2][6]  ; clk          ; clk         ; 1.000        ; 0.319      ; 14.542     ;
; -13.227 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[13][2] ; clk          ; clk         ; 1.000        ; 0.308      ; 14.530     ;
; -13.226 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[3][7]  ; clk          ; clk         ; 1.000        ; -0.068     ; 14.153     ;
; -13.224 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[1][6]  ; clk          ; clk         ; 1.000        ; 0.291      ; 14.510     ;
; -13.221 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[12][5] ; clk          ; clk         ; 1.000        ; 0.271      ; 14.487     ;
; -13.221 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[6][3]  ; clk          ; clk         ; 1.000        ; 0.295      ; 14.511     ;
; -13.219 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[7][3]  ; clk          ; clk         ; 1.000        ; 0.321      ; 14.535     ;
; -13.218 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[12][3] ; clk          ; clk         ; 1.000        ; 0.271      ; 14.484     ;
; -13.216 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[14][3] ; clk          ; clk         ; 1.000        ; 0.289      ; 14.500     ;
; -13.215 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[13][1] ; clk          ; clk         ; 1.000        ; 0.270      ; 14.480     ;
; -13.210 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[12][5] ; clk          ; clk         ; 1.000        ; 0.271      ; 14.476     ;
; -13.209 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[14][7] ; clk          ; clk         ; 1.000        ; 0.292      ; 14.496     ;
; -13.208 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[5][7]  ; clk          ; clk         ; 1.000        ; 0.298      ; 14.501     ;
; -13.205 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[14][3] ; clk          ; clk         ; 1.000        ; 0.289      ; 14.489     ;
; -13.204 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[13][1] ; clk          ; clk         ; 1.000        ; 0.270      ; 14.469     ;
; -13.203 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[14][2] ; clk          ; clk         ; 1.000        ; 0.281      ; 14.479     ;
; -13.202 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[11][3] ; clk          ; clk         ; 1.000        ; 0.293      ; 14.490     ;
; -13.200 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[1][3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 14.132     ;
; -13.199 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[8][1]  ; clk          ; clk         ; 1.000        ; 0.268      ; 14.462     ;
; -13.198 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[1][7]  ; clk          ; clk         ; 1.000        ; 0.291      ; 14.484     ;
; -13.195 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[2][6]  ; clk          ; clk         ; 1.000        ; 0.319      ; 14.509     ;
; -13.194 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[6][2]  ; clk          ; clk         ; 1.000        ; 0.273      ; 14.462     ;
; -13.194 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[10][3] ; clk          ; clk         ; 1.000        ; 0.323      ; 14.512     ;
; -13.192 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[14][2] ; clk          ; clk         ; 1.000        ; 0.281      ; 14.468     ;
; -13.191 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[8][2]  ; clk          ; clk         ; 1.000        ; 0.297      ; 14.483     ;
; -13.191 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[9][7]  ; clk          ; clk         ; 1.000        ; 0.272      ; 14.458     ;
; -13.190 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[1][4]  ; clk          ; clk         ; 1.000        ; 0.291      ; 14.476     ;
; -13.189 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[13][6] ; clk          ; clk         ; 1.000        ; 0.308      ; 14.492     ;
; -13.188 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[8][1]  ; clk          ; clk         ; 1.000        ; 0.268      ; 14.451     ;
; -13.188 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[13][6] ; clk          ; clk         ; 1.000        ; 0.308      ; 14.491     ;
; -13.183 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[4][3]  ; clk          ; clk         ; 1.000        ; 0.323      ; 14.501     ;
; -13.183 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[3][7]  ; clk          ; clk         ; 1.000        ; -0.068     ; 14.110     ;
; -13.183 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[10][3] ; clk          ; clk         ; 1.000        ; 0.323      ; 14.501     ;
; -13.182 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[8][3]  ; clk          ; clk         ; 1.000        ; 0.297      ; 14.474     ;
; -13.178 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[13][2] ; clk          ; clk         ; 1.000        ; 0.308      ; 14.481     ;
; -13.178 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[13][6] ; clk          ; clk         ; 1.000        ; 0.308      ; 14.481     ;
; -13.174 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[6][3]  ; clk          ; clk         ; 1.000        ; 0.295      ; 14.464     ;
; -13.172 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[11][6] ; clk          ; clk         ; 1.000        ; 0.293      ; 14.460     ;
; -13.172 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[4][2]  ; clk          ; clk         ; 1.000        ; 0.296      ; 14.463     ;
; -13.172 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[7][3]  ; clk          ; clk         ; 1.000        ; 0.321      ; 14.488     ;
; -13.172 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[4][3]  ; clk          ; clk         ; 1.000        ; 0.323      ; 14.490     ;
; -13.171 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[11][6] ; clk          ; clk         ; 1.000        ; 0.293      ; 14.459     ;
; -13.170 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[4][1]  ; clk          ; clk         ; 1.000        ; 0.296      ; 14.461     ;
; -13.167 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[13][2] ; clk          ; clk         ; 1.000        ; 0.308      ; 14.470     ;
; -13.166 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[13][5] ; clk          ; clk         ; 1.000        ; 0.270      ; 14.431     ;
; -13.166 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[14][7] ; clk          ; clk         ; 1.000        ; 0.292      ; 14.453     ;
; -13.165 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[5][7]  ; clk          ; clk         ; 1.000        ; 0.298      ; 14.458     ;
; -13.164 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[2][7]  ; clk          ; clk         ; 1.000        ; 0.319      ; 14.478     ;
; -13.163 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[12][5] ; clk          ; clk         ; 1.000        ; 0.271      ; 14.429     ;
; -13.162 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[1][7]  ; clk          ; clk         ; 1.000        ; 0.291      ; 14.448     ;
; -13.162 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[2][4]  ; clk          ; clk         ; 1.000        ; 0.319      ; 14.476     ;
; -13.161 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[11][6] ; clk          ; clk         ; 1.000        ; 0.293      ; 14.449     ;
; -13.159 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[4][1]  ; clk          ; clk         ; 1.000        ; 0.296      ; 14.450     ;
; -13.158 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[14][3] ; clk          ; clk         ; 1.000        ; 0.289      ; 14.442     ;
; -13.157 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[13][1] ; clk          ; clk         ; 1.000        ; 0.270      ; 14.422     ;
; -13.155 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[13][5] ; clk          ; clk         ; 1.000        ; 0.270      ; 14.420     ;
; -13.153 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[1][4]  ; clk          ; clk         ; 1.000        ; 0.291      ; 14.439     ;
; -13.151 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[6][2]  ; clk          ; clk         ; 1.000        ; 0.273      ; 14.419     ;
; -13.148 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[8][2]  ; clk          ; clk         ; 1.000        ; 0.297      ; 14.440     ;
; -13.145 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[13][6] ; clk          ; clk         ; 1.000        ; 0.308      ; 14.448     ;
; -13.144 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[7][6]  ; clk          ; clk         ; 1.000        ; 0.321      ; 14.460     ;
; -13.144 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[6][7]  ; clk          ; clk         ; 1.000        ; 0.298      ; 14.437     ;
; -13.143 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[7][6]  ; clk          ; clk         ; 1.000        ; 0.321      ; 14.459     ;
; -13.142 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[1][4]  ; clk          ; clk         ; 1.000        ; 0.291      ; 14.428     ;
; -13.141 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[8][1]  ; clk          ; clk         ; 1.000        ; 0.268      ; 14.404     ;
; -13.140 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[5][5]  ; clk          ; clk         ; 1.000        ; 0.298      ; 14.433     ;
; -13.136 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[10][3] ; clk          ; clk         ; 1.000        ; 0.323      ; 14.454     ;
; -13.135 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[14][2] ; clk          ; clk         ; 1.000        ; 0.281      ; 14.411     ;
; -13.133 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[7][6]  ; clk          ; clk         ; 1.000        ; 0.321      ; 14.449     ;
; -13.131 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[12][3] ; clk          ; clk         ; 1.000        ; 0.271      ; 14.397     ;
; -13.129 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[4][2]  ; clk          ; clk         ; 1.000        ; 0.296      ; 14.420     ;
+---------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                        ;
+-------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.587 ; InstFetch:IF1|ProgCtr[7]    ; InstFetch:IF1|ProgCtr[7]     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.808      ;
; 0.597 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[5]     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.818      ;
; 0.598 ; InstFetch:IF1|ProgCtr[8]    ; InstFetch:IF1|ProgCtr[8]     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.819      ;
; 0.599 ; InstFetch:IF1|ProgCtr[6]    ; InstFetch:IF1|ProgCtr[6]     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.820      ;
; 0.672 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[15][7] ; clk          ; clk         ; 0.000        ; 0.413      ; 1.242      ;
; 0.706 ; RegFile:RF1|Registers[0][4] ; RegFile:RF1|Registers[3][4]  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.927      ;
; 0.739 ; InstFetch:IF1|ProgCtr[9]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.960      ;
; 0.746 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[0]     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.967      ;
; 0.870 ; InstFetch:IF1|ProgCtr[8]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.091      ;
; 0.871 ; InstFetch:IF1|ProgCtr[6]    ; InstFetch:IF1|ProgCtr[7]     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.092      ;
; 0.876 ; InstFetch:IF1|ProgCtr[7]    ; InstFetch:IF1|ProgCtr[8]     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.097      ;
; 0.877 ; RegFile:RF1|Registers[0][0] ; RegFile:RF1|Registers[3][0]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.098      ;
; 0.878 ; InstFetch:IF1|ProgCtr[7]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.099      ;
; 0.886 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[6]     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.107      ;
; 0.888 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[7]     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.109      ;
; 0.981 ; InstFetch:IF1|ProgCtr[6]    ; InstFetch:IF1|ProgCtr[8]     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.202      ;
; 0.983 ; InstFetch:IF1|ProgCtr[6]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.204      ;
; 0.998 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[8]     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.219      ;
; 1.000 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.221      ;
; 1.020 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[1]     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.241      ;
; 1.039 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[15][5] ; clk          ; clk         ; 0.000        ; 0.066      ; 1.262      ;
; 1.061 ; RegFile:RF1|Registers[0][0] ; RegFile:RF1|Registers[2][0]  ; clk          ; clk         ; 0.000        ; 0.468      ; 1.686      ;
; 1.065 ; RegFile:RF1|Registers[0][4] ; RegFile:RF1|Registers[2][4]  ; clk          ; clk         ; 0.000        ; 0.468      ; 1.690      ;
; 1.090 ; RegFile:RF1|Registers[0][0] ; RegFile:RF1|Registers[1][0]  ; clk          ; clk         ; 0.000        ; 0.438      ; 1.685      ;
; 1.095 ; RegFile:RF1|Registers[0][4] ; RegFile:RF1|Registers[1][4]  ; clk          ; clk         ; 0.000        ; 0.438      ; 1.690      ;
; 1.129 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[9][5]  ; clk          ; clk         ; 0.000        ; 0.433      ; 1.719      ;
; 1.130 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[2]     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.351      ;
; 1.132 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[3]     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.353      ;
; 1.177 ; InstFetch:IF1|ProgCtr[1]    ; InstFetch:IF1|ProgCtr[1]     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.398      ;
; 1.193 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[13][3] ; clk          ; clk         ; 0.000        ; 0.115      ; 1.465      ;
; 1.223 ; RegFile:RF1|Registers[1][3] ; data_mem:DM|core[255][3]     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.444      ;
; 1.223 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[15][3] ; clk          ; clk         ; 0.000        ; 0.085      ; 1.465      ;
; 1.239 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[15][1] ; clk          ; clk         ; 0.000        ; 0.427      ; 1.823      ;
; 1.242 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[4]     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.463      ;
; 1.244 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[5]     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.465      ;
; 1.273 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[3][1]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.492      ;
; 1.354 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[6]     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.575      ;
; 1.356 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[7]     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.577      ;
; 1.427 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[2]     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.648      ;
; 1.436 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[13][7] ; clk          ; clk         ; 0.000        ; 0.443      ; 2.036      ;
; 1.455 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[3][3]  ; clk          ; clk         ; 0.000        ; -0.260     ; 1.352      ;
; 1.461 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[8][7]  ; clk          ; clk         ; 0.000        ; 0.445      ; 2.063      ;
; 1.466 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[8]     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.687      ;
; 1.466 ; InstFetch:IF1|ProgCtr[1]    ; InstFetch:IF1|ProgCtr[2]     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.687      ;
; 1.468 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.689      ;
; 1.468 ; InstFetch:IF1|ProgCtr[1]    ; InstFetch:IF1|ProgCtr[3]     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.689      ;
; 1.475 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[11][5] ; clk          ; clk         ; 0.000        ; 0.443      ; 2.075      ;
; 1.477 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[4][5]  ; clk          ; clk         ; 0.000        ; 0.443      ; 2.077      ;
; 1.485 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[14][1] ; clk          ; clk         ; 0.000        ; 0.437      ; 2.079      ;
; 1.503 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[7][5]  ; clk          ; clk         ; 0.000        ; 0.414      ; 2.074      ;
; 1.504 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[8][5]  ; clk          ; clk         ; 0.000        ; 0.413      ; 2.074      ;
; 1.506 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[7][7]  ; clk          ; clk         ; 0.000        ; 0.469      ; 2.132      ;
; 1.524 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[6][5]  ; clk          ; clk         ; 0.000        ; 0.445      ; 2.126      ;
; 1.528 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[12][7] ; clk          ; clk         ; 0.000        ; 0.417      ; 2.102      ;
; 1.536 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[11][7] ; clk          ; clk         ; 0.000        ; 0.439      ; 2.132      ;
; 1.541 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[10][7] ; clk          ; clk         ; 0.000        ; 0.468      ; 2.166      ;
; 1.549 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[4][7]  ; clk          ; clk         ; 0.000        ; 0.443      ; 2.149      ;
; 1.553 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[10][5] ; clk          ; clk         ; 0.000        ; 0.414      ; 2.124      ;
; 1.578 ; InstFetch:IF1|ProgCtr[1]    ; InstFetch:IF1|ProgCtr[4]     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.799      ;
; 1.580 ; InstFetch:IF1|ProgCtr[1]    ; InstFetch:IF1|ProgCtr[5]     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.801      ;
; 1.602 ; InstFetch:IF1|ProgCtr[4]    ; InstFetch:IF1|ProgCtr[4]     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.823      ;
; 1.614 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[12][1] ; clk          ; clk         ; 0.000        ; 0.412      ; 2.183      ;
; 1.622 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[14][5] ; clk          ; clk         ; 0.000        ; 0.428      ; 2.207      ;
; 1.651 ; RegFile:RF1|Registers[0][0] ; RegFile:RF1|Registers[9][0]  ; clk          ; clk         ; 0.000        ; 0.433      ; 2.241      ;
; 1.678 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[6][7]  ; clk          ; clk         ; 0.000        ; 0.445      ; 2.280      ;
; 1.690 ; InstFetch:IF1|ProgCtr[1]    ; InstFetch:IF1|ProgCtr[6]     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.911      ;
; 1.692 ; InstFetch:IF1|ProgCtr[1]    ; InstFetch:IF1|ProgCtr[7]     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.913      ;
; 1.698 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[5][5]  ; clk          ; clk         ; 0.000        ; 0.445      ; 2.300      ;
; 1.701 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[3]     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.922      ;
; 1.713 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[3][5]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.934      ;
; 1.717 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[7][1]  ; clk          ; clk         ; 0.000        ; 0.464      ; 2.338      ;
; 1.719 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[14][7] ; clk          ; clk         ; 0.000        ; 0.439      ; 2.315      ;
; 1.725 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[13][5] ; clk          ; clk         ; 0.000        ; 0.416      ; 2.298      ;
; 1.729 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[5][7]  ; clk          ; clk         ; 0.000        ; 0.445      ; 2.331      ;
; 1.733 ; RegFile:RF1|Registers[2][3] ; data_mem:DM|core[255][3]     ; clk          ; clk         ; 0.000        ; -0.287     ; 1.603      ;
; 1.743 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[5][3]  ; clk          ; clk         ; 0.000        ; 0.117      ; 2.017      ;
; 1.745 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[2][1]  ; clk          ; clk         ; 0.000        ; 0.430      ; 2.332      ;
; 1.747 ; InstFetch:IF1|ProgCtr[3]    ; InstFetch:IF1|ProgCtr[3]     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.968      ;
; 1.750 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[11][1] ; clk          ; clk         ; 0.000        ; 0.434      ; 2.341      ;
; 1.756 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[9][7]  ; clk          ; clk         ; 0.000        ; 0.418      ; 2.331      ;
; 1.759 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[3][7]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.980      ;
; 1.768 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[12][5] ; clk          ; clk         ; 0.000        ; 0.417      ; 2.342      ;
; 1.772 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[9][3]  ; clk          ; clk         ; 0.000        ; 0.090      ; 2.019      ;
; 1.796 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[5][1]  ; clk          ; clk         ; 0.000        ; 0.419      ; 2.372      ;
; 1.800 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[1][1]  ; clk          ; clk         ; 0.000        ; 0.450      ; 2.407      ;
; 1.802 ; InstFetch:IF1|ProgCtr[1]    ; InstFetch:IF1|ProgCtr[8]     ; clk          ; clk         ; 0.000        ; 0.064      ; 2.023      ;
; 1.804 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[4]     ; clk          ; clk         ; 0.000        ; 0.064      ; 2.025      ;
; 1.804 ; InstFetch:IF1|ProgCtr[1]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.064      ; 2.025      ;
; 1.813 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[5]     ; clk          ; clk         ; 0.000        ; 0.064      ; 2.034      ;
; 1.832 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[2][3]  ; clk          ; clk         ; 0.000        ; 0.107      ; 2.096      ;
; 1.847 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[6][1]  ; clk          ; clk         ; 0.000        ; 0.440      ; 2.444      ;
; 1.864 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[15][2] ; clk          ; clk         ; 0.000        ; 0.088      ; 2.109      ;
; 1.869 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[3][2]  ; clk          ; clk         ; 0.000        ; -0.253     ; 1.773      ;
; 1.872 ; InstFetch:IF1|ProgCtr[9]    ; RegFile:RF1|Registers[0][2]  ; clk          ; clk         ; 0.000        ; 0.401      ; 2.430      ;
; 1.876 ; InstFetch:IF1|ProgCtr[4]    ; InstFetch:IF1|ProgCtr[5]     ; clk          ; clk         ; 0.000        ; 0.064      ; 2.097      ;
; 1.878 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[10][1] ; clk          ; clk         ; 0.000        ; 0.409      ; 2.444      ;
; 1.882 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[9][1]  ; clk          ; clk         ; 0.000        ; 0.430      ; 2.469      ;
; 1.892 ; InstFetch:IF1|ProgCtr[8]    ; data_mem:DM|core[255][4]     ; clk          ; clk         ; 0.000        ; 0.066      ; 2.115      ;
; 1.899 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[2][7]  ; clk          ; clk         ; 0.000        ; 0.467      ; 2.523      ;
; 1.902 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[10][3] ; clk          ; clk         ; 0.000        ; 0.144      ; 2.203      ;
+-------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary              ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 77.2 MHz ; 77.2 MHz        ; clk        ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -11.954 ; -19419.655       ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.527 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -2189.000                       ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                       ;
+---------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -11.954 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[1][6]  ; clk          ; clk         ; 1.000        ; 0.264      ; 13.213     ;
; -11.931 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[1][7]  ; clk          ; clk         ; 1.000        ; 0.264      ; 13.190     ;
; -11.926 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[2][6]  ; clk          ; clk         ; 1.000        ; 0.291      ; 13.212     ;
; -11.920 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[1][6]  ; clk          ; clk         ; 1.000        ; 0.264      ; 13.179     ;
; -11.913 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[1][7]  ; clk          ; clk         ; 1.000        ; 0.264      ; 13.172     ;
; -11.904 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[1][4]  ; clk          ; clk         ; 1.000        ; 0.264      ; 13.163     ;
; -11.895 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[2][7]  ; clk          ; clk         ; 1.000        ; 0.291      ; 13.181     ;
; -11.892 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[2][6]  ; clk          ; clk         ; 1.000        ; 0.291      ; 13.178     ;
; -11.886 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[12][5] ; clk          ; clk         ; 1.000        ; 0.246      ; 13.127     ;
; -11.886 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[1][4]  ; clk          ; clk         ; 1.000        ; 0.264      ; 13.145     ;
; -11.877 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[2][4]  ; clk          ; clk         ; 1.000        ; 0.291      ; 13.163     ;
; -11.877 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[1][6]  ; clk          ; clk         ; 1.000        ; 0.264      ; 13.136     ;
; -11.877 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[2][7]  ; clk          ; clk         ; 1.000        ; 0.291      ; 13.163     ;
; -11.875 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[13][6] ; clk          ; clk         ; 1.000        ; 0.278      ; 13.148     ;
; -11.864 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[13][1] ; clk          ; clk         ; 1.000        ; 0.245      ; 13.104     ;
; -11.859 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[2][4]  ; clk          ; clk         ; 1.000        ; 0.291      ; 13.145     ;
; -11.857 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[1][6]  ; clk          ; clk         ; 1.000        ; 0.264      ; 13.116     ;
; -11.856 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[8][1]  ; clk          ; clk         ; 1.000        ; 0.243      ; 13.094     ;
; -11.852 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[12][5] ; clk          ; clk         ; 1.000        ; 0.246      ; 13.093     ;
; -11.849 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[11][6] ; clk          ; clk         ; 1.000        ; 0.266      ; 13.110     ;
; -11.849 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[2][6]  ; clk          ; clk         ; 1.000        ; 0.291      ; 13.135     ;
; -11.847 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[12][3] ; clk          ; clk         ; 1.000        ; 0.246      ; 13.088     ;
; -11.844 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[13][5] ; clk          ; clk         ; 1.000        ; 0.245      ; 13.084     ;
; -11.841 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[14][2] ; clk          ; clk         ; 1.000        ; 0.253      ; 13.089     ;
; -11.841 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[13][6] ; clk          ; clk         ; 1.000        ; 0.278      ; 13.114     ;
; -11.836 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[11][3] ; clk          ; clk         ; 1.000        ; 0.266      ; 13.097     ;
; -11.830 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[13][1] ; clk          ; clk         ; 1.000        ; 0.245      ; 13.070     ;
; -11.829 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[14][3] ; clk          ; clk         ; 1.000        ; 0.264      ; 13.088     ;
; -11.829 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[4][1]  ; clk          ; clk         ; 1.000        ; 0.270      ; 13.094     ;
; -11.829 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[2][6]  ; clk          ; clk         ; 1.000        ; 0.291      ; 13.115     ;
; -11.823 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[1][6]  ; clk          ; clk         ; 1.000        ; 0.264      ; 13.082     ;
; -11.822 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[7][6]  ; clk          ; clk         ; 1.000        ; 0.293      ; 13.110     ;
; -11.822 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[8][1]  ; clk          ; clk         ; 1.000        ; 0.243      ; 13.060     ;
; -11.820 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[5][5]  ; clk          ; clk         ; 1.000        ; 0.272      ; 13.087     ;
; -11.816 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[13][2] ; clk          ; clk         ; 1.000        ; 0.278      ; 13.089     ;
; -11.815 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[11][6] ; clk          ; clk         ; 1.000        ; 0.266      ; 13.076     ;
; -11.814 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[6][3]  ; clk          ; clk         ; 1.000        ; 0.269      ; 13.078     ;
; -11.813 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[12][3] ; clk          ; clk         ; 1.000        ; 0.246      ; 13.054     ;
; -11.812 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[1][7]  ; clk          ; clk         ; 1.000        ; 0.264      ; 13.071     ;
; -11.810 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[13][5] ; clk          ; clk         ; 1.000        ; 0.245      ; 13.050     ;
; -11.809 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[7][3]  ; clk          ; clk         ; 1.000        ; 0.293      ; 13.097     ;
; -11.809 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[12][5] ; clk          ; clk         ; 1.000        ; 0.246      ; 13.050     ;
; -11.807 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[14][2] ; clk          ; clk         ; 1.000        ; 0.253      ; 13.055     ;
; -11.802 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[11][3] ; clk          ; clk         ; 1.000        ; 0.266      ; 13.063     ;
; -11.801 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[1][4]  ; clk          ; clk         ; 1.000        ; 0.264      ; 13.060     ;
; -11.798 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[13][6] ; clk          ; clk         ; 1.000        ; 0.278      ; 13.071     ;
; -11.797 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[1][3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 12.736     ;
; -11.796 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[8][3]  ; clk          ; clk         ; 1.000        ; 0.271      ; 13.062     ;
; -11.795 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[2][6]  ; clk          ; clk         ; 1.000        ; 0.291      ; 13.081     ;
; -11.795 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[14][3] ; clk          ; clk         ; 1.000        ; 0.264      ; 13.054     ;
; -11.795 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[4][1]  ; clk          ; clk         ; 1.000        ; 0.270      ; 13.060     ;
; -11.788 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[12][6] ; clk          ; clk         ; 1.000        ; 0.246      ; 13.029     ;
; -11.788 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[7][6]  ; clk          ; clk         ; 1.000        ; 0.293      ; 13.076     ;
; -11.787 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[13][1] ; clk          ; clk         ; 1.000        ; 0.245      ; 13.027     ;
; -11.786 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[5][5]  ; clk          ; clk         ; 1.000        ; 0.272      ; 13.053     ;
; -11.785 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[1][4]  ; clk          ; clk         ; 1.000        ; 0.264      ; 13.044     ;
; -11.782 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[13][2] ; clk          ; clk         ; 1.000        ; 0.278      ; 13.055     ;
; -11.780 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[6][3]  ; clk          ; clk         ; 1.000        ; 0.269      ; 13.044     ;
; -11.779 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[8][1]  ; clk          ; clk         ; 1.000        ; 0.243      ; 13.017     ;
; -11.778 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[13][6] ; clk          ; clk         ; 1.000        ; 0.278      ; 13.051     ;
; -11.777 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[14][2] ; clk          ; clk         ; 1.000        ; 0.253      ; 13.025     ;
; -11.776 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[2][7]  ; clk          ; clk         ; 1.000        ; 0.291      ; 13.062     ;
; -11.775 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[4][3]  ; clk          ; clk         ; 1.000        ; 0.295      ; 13.065     ;
; -11.775 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[7][3]  ; clk          ; clk         ; 1.000        ; 0.293      ; 13.063     ;
; -11.774 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[2][4]  ; clk          ; clk         ; 1.000        ; 0.291      ; 13.060     ;
; -11.772 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[11][6] ; clk          ; clk         ; 1.000        ; 0.266      ; 13.033     ;
; -11.770 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[12][3] ; clk          ; clk         ; 1.000        ; 0.246      ; 13.011     ;
; -11.769 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[14][5] ; clk          ; clk         ; 1.000        ; 0.253      ; 13.017     ;
; -11.767 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[13][5] ; clk          ; clk         ; 1.000        ; 0.245      ; 13.007     ;
; -11.767 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[1][4]  ; clk          ; clk         ; 1.000        ; 0.264      ; 13.026     ;
; -11.763 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[8][6]  ; clk          ; clk         ; 1.000        ; 0.271      ; 13.029     ;
; -11.763 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[1][3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 12.702     ;
; -11.762 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[8][3]  ; clk          ; clk         ; 1.000        ; 0.271      ; 13.028     ;
; -11.761 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[6][2]  ; clk          ; clk         ; 1.000        ; 0.248      ; 13.004     ;
; -11.761 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[10][3] ; clk          ; clk         ; 1.000        ; 0.296      ; 13.052     ;
; -11.759 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[11][3] ; clk          ; clk         ; 1.000        ; 0.266      ; 13.020     ;
; -11.759 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[14][2] ; clk          ; clk         ; 1.000        ; 0.253      ; 13.007     ;
; -11.758 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[2][4]  ; clk          ; clk         ; 1.000        ; 0.291      ; 13.044     ;
; -11.756 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[1][6]  ; clk          ; clk         ; 1.000        ; 0.264      ; 13.015     ;
; -11.755 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[12][5] ; clk          ; clk         ; 1.000        ; 0.246      ; 12.996     ;
; -11.754 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[12][6] ; clk          ; clk         ; 1.000        ; 0.246      ; 12.995     ;
; -11.752 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[13][2] ; clk          ; clk         ; 1.000        ; 0.278      ; 13.025     ;
; -11.752 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[14][3] ; clk          ; clk         ; 1.000        ; 0.264      ; 13.011     ;
; -11.752 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[4][1]  ; clk          ; clk         ; 1.000        ; 0.270      ; 13.017     ;
; -11.752 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[11][6] ; clk          ; clk         ; 1.000        ; 0.266      ; 13.013     ;
; -11.750 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[8][2]  ; clk          ; clk         ; 1.000        ; 0.271      ; 13.016     ;
; -11.746 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[12][5] ; clk          ; clk         ; 1.000        ; 0.246      ; 12.987     ;
; -11.745 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[7][6]  ; clk          ; clk         ; 1.000        ; 0.293      ; 13.033     ;
; -11.744 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[13][6] ; clk          ; clk         ; 1.000        ; 0.278      ; 13.017     ;
; -11.743 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[5][5]  ; clk          ; clk         ; 1.000        ; 0.272      ; 13.010     ;
; -11.741 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[4][3]  ; clk          ; clk         ; 1.000        ; 0.295      ; 13.031     ;
; -11.740 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[2][4]  ; clk          ; clk         ; 1.000        ; 0.291      ; 13.026     ;
; -11.739 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[9][6]  ; clk          ; clk         ; 1.000        ; 0.262      ; 12.996     ;
; -11.737 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[6][3]  ; clk          ; clk         ; 1.000        ; 0.269      ; 13.001     ;
; -11.736 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[9][7]  ; clk          ; clk         ; 1.000        ; 0.247      ; 12.978     ;
; -11.735 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[14][5] ; clk          ; clk         ; 1.000        ; 0.253      ; 12.983     ;
; -11.734 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[9][1]  ; clk          ; clk         ; 1.000        ; 0.263      ; 12.992     ;
; -11.734 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[13][2] ; clk          ; clk         ; 1.000        ; 0.278      ; 13.007     ;
; -11.733 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[13][1] ; clk          ; clk         ; 1.000        ; 0.245      ; 12.973     ;
; -11.732 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[7][3]  ; clk          ; clk         ; 1.000        ; 0.293      ; 13.020     ;
+---------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                         ;
+-------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.527 ; InstFetch:IF1|ProgCtr[7]    ; InstFetch:IF1|ProgCtr[7]     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.728      ;
; 0.536 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[5]     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.737      ;
; 0.538 ; InstFetch:IF1|ProgCtr[8]    ; InstFetch:IF1|ProgCtr[8]     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.739      ;
; 0.538 ; InstFetch:IF1|ProgCtr[6]    ; InstFetch:IF1|ProgCtr[6]     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.739      ;
; 0.614 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[15][7] ; clk          ; clk         ; 0.000        ; 0.375      ; 1.133      ;
; 0.643 ; RegFile:RF1|Registers[0][4] ; RegFile:RF1|Registers[3][4]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.844      ;
; 0.676 ; InstFetch:IF1|ProgCtr[9]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.877      ;
; 0.681 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[0]     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.882      ;
; 0.777 ; InstFetch:IF1|ProgCtr[7]    ; InstFetch:IF1|ProgCtr[8]     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.978      ;
; 0.781 ; InstFetch:IF1|ProgCtr[6]    ; InstFetch:IF1|ProgCtr[7]     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.982      ;
; 0.781 ; InstFetch:IF1|ProgCtr[8]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.982      ;
; 0.784 ; InstFetch:IF1|ProgCtr[7]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.985      ;
; 0.787 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[6]     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.988      ;
; 0.794 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[7]     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.995      ;
; 0.808 ; RegFile:RF1|Registers[0][0] ; RegFile:RF1|Registers[3][0]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.009      ;
; 0.870 ; InstFetch:IF1|ProgCtr[6]    ; InstFetch:IF1|ProgCtr[8]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.071      ;
; 0.877 ; InstFetch:IF1|ProgCtr[6]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.078      ;
; 0.883 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[8]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.084      ;
; 0.890 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.091      ;
; 0.924 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[1]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.125      ;
; 0.945 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[15][5] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.150      ;
; 0.979 ; RegFile:RF1|Registers[0][0] ; RegFile:RF1|Registers[2][0]  ; clk          ; clk         ; 0.000        ; 0.426      ; 1.549      ;
; 0.982 ; RegFile:RF1|Registers[0][4] ; RegFile:RF1|Registers[2][4]  ; clk          ; clk         ; 0.000        ; 0.426      ; 1.552      ;
; 1.006 ; RegFile:RF1|Registers[0][0] ; RegFile:RF1|Registers[1][0]  ; clk          ; clk         ; 0.000        ; 0.398      ; 1.548      ;
; 1.010 ; RegFile:RF1|Registers[0][4] ; RegFile:RF1|Registers[1][4]  ; clk          ; clk         ; 0.000        ; 0.398      ; 1.552      ;
; 1.013 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[2]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.214      ;
; 1.020 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[3]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.221      ;
; 1.024 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[9][5]  ; clk          ; clk         ; 0.000        ; 0.395      ; 1.563      ;
; 1.077 ; InstFetch:IF1|ProgCtr[1]    ; InstFetch:IF1|ProgCtr[1]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.278      ;
; 1.091 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[13][3] ; clk          ; clk         ; 0.000        ; 0.105      ; 1.340      ;
; 1.109 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[4]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.310      ;
; 1.116 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[5]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.317      ;
; 1.120 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[15][3] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.340      ;
; 1.123 ; RegFile:RF1|Registers[1][3] ; data_mem:DM|core[255][3]     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.323      ;
; 1.144 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[15][1] ; clk          ; clk         ; 0.000        ; 0.386      ; 1.674      ;
; 1.173 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[3][1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.372      ;
; 1.205 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[6]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.406      ;
; 1.212 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[7]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.413      ;
; 1.301 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[8]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.502      ;
; 1.305 ; InstFetch:IF1|ProgCtr[1]    ; InstFetch:IF1|ProgCtr[2]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.506      ;
; 1.308 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.509      ;
; 1.311 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[2]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.512      ;
; 1.318 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[13][7] ; clk          ; clk         ; 0.000        ; 0.404      ; 1.866      ;
; 1.326 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[3][3]  ; clk          ; clk         ; 0.000        ; -0.237     ; 1.233      ;
; 1.335 ; InstFetch:IF1|ProgCtr[1]    ; InstFetch:IF1|ProgCtr[3]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.536      ;
; 1.341 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[8][7]  ; clk          ; clk         ; 0.000        ; 0.405      ; 1.890      ;
; 1.357 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[11][5] ; clk          ; clk         ; 0.000        ; 0.404      ; 1.905      ;
; 1.358 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[4][5]  ; clk          ; clk         ; 0.000        ; 0.404      ; 1.906      ;
; 1.372 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[14][1] ; clk          ; clk         ; 0.000        ; 0.395      ; 1.911      ;
; 1.375 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[7][7]  ; clk          ; clk         ; 0.000        ; 0.428      ; 1.947      ;
; 1.384 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[8][5]  ; clk          ; clk         ; 0.000        ; 0.376      ; 1.904      ;
; 1.385 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[7][5]  ; clk          ; clk         ; 0.000        ; 0.376      ; 1.905      ;
; 1.401 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[6][5]  ; clk          ; clk         ; 0.000        ; 0.405      ; 1.950      ;
; 1.401 ; InstFetch:IF1|ProgCtr[1]    ; InstFetch:IF1|ProgCtr[4]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.602      ;
; 1.402 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[12][7] ; clk          ; clk         ; 0.000        ; 0.379      ; 1.925      ;
; 1.403 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[11][7] ; clk          ; clk         ; 0.000        ; 0.400      ; 1.947      ;
; 1.417 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[4][7]  ; clk          ; clk         ; 0.000        ; 0.404      ; 1.965      ;
; 1.422 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[10][7] ; clk          ; clk         ; 0.000        ; 0.427      ; 1.993      ;
; 1.429 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[10][5] ; clk          ; clk         ; 0.000        ; 0.376      ; 1.949      ;
; 1.431 ; InstFetch:IF1|ProgCtr[1]    ; InstFetch:IF1|ProgCtr[5]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.632      ;
; 1.470 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[12][1] ; clk          ; clk         ; 0.000        ; 0.372      ; 1.986      ;
; 1.481 ; InstFetch:IF1|ProgCtr[4]    ; InstFetch:IF1|ProgCtr[4]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.682      ;
; 1.497 ; InstFetch:IF1|ProgCtr[1]    ; InstFetch:IF1|ProgCtr[6]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.698      ;
; 1.500 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[14][5] ; clk          ; clk         ; 0.000        ; 0.387      ; 2.031      ;
; 1.515 ; RegFile:RF1|Registers[0][0] ; RegFile:RF1|Registers[9][0]  ; clk          ; clk         ; 0.000        ; 0.395      ; 2.054      ;
; 1.527 ; InstFetch:IF1|ProgCtr[1]    ; InstFetch:IF1|ProgCtr[7]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.728      ;
; 1.544 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[6][7]  ; clk          ; clk         ; 0.000        ; 0.405      ; 2.093      ;
; 1.554 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[3]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.755      ;
; 1.559 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[3][5]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.760      ;
; 1.559 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[5][5]  ; clk          ; clk         ; 0.000        ; 0.406      ; 2.109      ;
; 1.583 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[7][1]  ; clk          ; clk         ; 0.000        ; 0.421      ; 2.148      ;
; 1.584 ; RegFile:RF1|Registers[2][3] ; data_mem:DM|core[255][3]     ; clk          ; clk         ; 0.000        ; -0.263     ; 1.465      ;
; 1.585 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[13][5] ; clk          ; clk         ; 0.000        ; 0.378      ; 2.107      ;
; 1.585 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[14][7] ; clk          ; clk         ; 0.000        ; 0.399      ; 2.128      ;
; 1.592 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[5][7]  ; clk          ; clk         ; 0.000        ; 0.406      ; 2.142      ;
; 1.593 ; InstFetch:IF1|ProgCtr[1]    ; InstFetch:IF1|ProgCtr[8]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.794      ;
; 1.599 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[5][3]  ; clk          ; clk         ; 0.000        ; 0.107      ; 1.850      ;
; 1.602 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[4]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.803      ;
; 1.606 ; InstFetch:IF1|ProgCtr[3]    ; InstFetch:IF1|ProgCtr[3]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.807      ;
; 1.612 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[11][1] ; clk          ; clk         ; 0.000        ; 0.393      ; 2.149      ;
; 1.614 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[2][1]  ; clk          ; clk         ; 0.000        ; 0.390      ; 2.148      ;
; 1.618 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[9][7]  ; clk          ; clk         ; 0.000        ; 0.380      ; 2.142      ;
; 1.620 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[3][7]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.821      ;
; 1.623 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[1][1]  ; clk          ; clk         ; 0.000        ; 0.405      ; 2.172      ;
; 1.623 ; InstFetch:IF1|ProgCtr[1]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.824      ;
; 1.625 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[12][5] ; clk          ; clk         ; 0.000        ; 0.379      ; 2.148      ;
; 1.627 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[9][3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.852      ;
; 1.650 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[5]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.851      ;
; 1.659 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[5][1]  ; clk          ; clk         ; 0.000        ; 0.376      ; 2.179      ;
; 1.660 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[2][3]  ; clk          ; clk         ; 0.000        ; 0.098      ; 1.902      ;
; 1.682 ; InstFetch:IF1|ProgCtr[8]    ; data_mem:DM|core[255][4]     ; clk          ; clk         ; 0.000        ; 0.058      ; 1.884      ;
; 1.688 ; InstFetch:IF1|ProgCtr[9]    ; RegFile:RF1|Registers[0][2]  ; clk          ; clk         ; 0.000        ; 0.362      ; 2.194      ;
; 1.698 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[6]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.899      ;
; 1.699 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[6][1]  ; clk          ; clk         ; 0.000        ; 0.398      ; 2.241      ;
; 1.710 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[9][1]  ; clk          ; clk         ; 0.000        ; 0.390      ; 2.244      ;
; 1.714 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[15][2] ; clk          ; clk         ; 0.000        ; 0.077      ; 1.935      ;
; 1.718 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[3][2]  ; clk          ; clk         ; 0.000        ; -0.233     ; 1.629      ;
; 1.724 ; InstFetch:IF1|ProgCtr[4]    ; InstFetch:IF1|ProgCtr[5]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.925      ;
; 1.727 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[10][1] ; clk          ; clk         ; 0.000        ; 0.369      ; 2.240      ;
; 1.741 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[10][3] ; clk          ; clk         ; 0.000        ; 0.132      ; 2.017      ;
+-------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -7.478 ; -11789.252        ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.316 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -2337.384                       ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                      ;
+--------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -7.478 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[1][7]  ; clk          ; clk         ; 1.000        ; 0.151      ; 8.616      ;
; -7.473 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[2][7]  ; clk          ; clk         ; 1.000        ; 0.165      ; 8.625      ;
; -7.465 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[13][6] ; clk          ; clk         ; 1.000        ; 0.165      ; 8.617      ;
; -7.460 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[13][6] ; clk          ; clk         ; 1.000        ; 0.165      ; 8.612      ;
; -7.456 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[1][6]  ; clk          ; clk         ; 1.000        ; 0.152      ; 8.595      ;
; -7.452 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[1][7]  ; clk          ; clk         ; 1.000        ; 0.151      ; 8.590      ;
; -7.451 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[1][6]  ; clk          ; clk         ; 1.000        ; 0.152      ; 8.590      ;
; -7.447 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[2][7]  ; clk          ; clk         ; 1.000        ; 0.165      ; 8.599      ;
; -7.444 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[13][6] ; clk          ; clk         ; 1.000        ; 0.165      ; 8.596      ;
; -7.439 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[2][6]  ; clk          ; clk         ; 1.000        ; 0.166      ; 8.592      ;
; -7.435 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[1][6]  ; clk          ; clk         ; 1.000        ; 0.152      ; 8.574      ;
; -7.434 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[2][6]  ; clk          ; clk         ; 1.000        ; 0.166      ; 8.587      ;
; -7.427 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[11][6] ; clk          ; clk         ; 1.000        ; 0.155      ; 8.569      ;
; -7.422 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[11][6] ; clk          ; clk         ; 1.000        ; 0.155      ; 8.564      ;
; -7.418 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[2][6]  ; clk          ; clk         ; 1.000        ; 0.166      ; 8.571      ;
; -7.413 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[7][6]  ; clk          ; clk         ; 1.000        ; 0.169      ; 8.569      ;
; -7.413 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[13][6] ; clk          ; clk         ; 1.000        ; 0.165      ; 8.565      ;
; -7.408 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[7][6]  ; clk          ; clk         ; 1.000        ; 0.169      ; 8.564      ;
; -7.407 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[1][4]  ; clk          ; clk         ; 1.000        ; 0.152      ; 8.546      ;
; -7.406 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[11][6] ; clk          ; clk         ; 1.000        ; 0.155      ; 8.548      ;
; -7.404 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[1][6]  ; clk          ; clk         ; 1.000        ; 0.152      ; 8.543      ;
; -7.392 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[2][4]  ; clk          ; clk         ; 1.000        ; 0.166      ; 8.545      ;
; -7.392 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[1][7]  ; clk          ; clk         ; 1.000        ; 0.151      ; 8.530      ;
; -7.392 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[7][6]  ; clk          ; clk         ; 1.000        ; 0.169      ; 8.548      ;
; -7.387 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[2][7]  ; clk          ; clk         ; 1.000        ; 0.165      ; 8.539      ;
; -7.387 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[2][6]  ; clk          ; clk         ; 1.000        ; 0.166      ; 8.540      ;
; -7.385 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[12][6] ; clk          ; clk         ; 1.000        ; 0.146      ; 8.518      ;
; -7.381 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[1][4]  ; clk          ; clk         ; 1.000        ; 0.152      ; 8.520      ;
; -7.380 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[12][6] ; clk          ; clk         ; 1.000        ; 0.146      ; 8.513      ;
; -7.375 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[11][6] ; clk          ; clk         ; 1.000        ; 0.155      ; 8.517      ;
; -7.371 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[8][6]  ; clk          ; clk         ; 1.000        ; 0.160      ; 8.518      ;
; -7.366 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[2][4]  ; clk          ; clk         ; 1.000        ; 0.166      ; 8.519      ;
; -7.366 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[8][6]  ; clk          ; clk         ; 1.000        ; 0.160      ; 8.513      ;
; -7.364 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[12][6] ; clk          ; clk         ; 1.000        ; 0.146      ; 8.497      ;
; -7.361 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[7][6]  ; clk          ; clk         ; 1.000        ; 0.169      ; 8.517      ;
; -7.357 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[13][6] ; clk          ; clk         ; 1.000        ; 0.165      ; 8.509      ;
; -7.353 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[13][6] ; clk          ; clk         ; 1.000        ; 0.165      ; 8.505      ;
; -7.352 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[3][7]  ; clk          ; clk         ; 1.000        ; -0.043     ; 8.296      ;
; -7.352 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[9][7]  ; clk          ; clk         ; 1.000        ; 0.146      ; 8.485      ;
; -7.350 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[8][6]  ; clk          ; clk         ; 1.000        ; 0.160      ; 8.497      ;
; -7.348 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[1][6]  ; clk          ; clk         ; 1.000        ; 0.152      ; 8.487      ;
; -7.347 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[14][7] ; clk          ; clk         ; 1.000        ; 0.153      ; 8.487      ;
; -7.346 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[9][6]  ; clk          ; clk         ; 1.000        ; 0.153      ; 8.486      ;
; -7.344 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[1][6]  ; clk          ; clk         ; 1.000        ; 0.152      ; 8.483      ;
; -7.341 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[1][7]  ; clk          ; clk         ; 1.000        ; 0.151      ; 8.479      ;
; -7.341 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[9][6]  ; clk          ; clk         ; 1.000        ; 0.153      ; 8.481      ;
; -7.338 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[5][7]  ; clk          ; clk         ; 1.000        ; 0.160      ; 8.485      ;
; -7.336 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[2][7]  ; clk          ; clk         ; 1.000        ; 0.165      ; 8.488      ;
; -7.333 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[1][4]  ; clk          ; clk         ; 1.000        ; 0.152      ; 8.472      ;
; -7.333 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[12][6] ; clk          ; clk         ; 1.000        ; 0.146      ; 8.466      ;
; -7.331 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[2][6]  ; clk          ; clk         ; 1.000        ; 0.166      ; 8.484      ;
; -7.328 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[1][4]  ; clk          ; clk         ; 1.000        ; 0.152      ; 8.467      ;
; -7.327 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[2][6]  ; clk          ; clk         ; 1.000        ; 0.166      ; 8.480      ;
; -7.326 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[3][7]  ; clk          ; clk         ; 1.000        ; -0.043     ; 8.270      ;
; -7.326 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[9][7]  ; clk          ; clk         ; 1.000        ; 0.146      ; 8.459      ;
; -7.325 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[9][6]  ; clk          ; clk         ; 1.000        ; 0.153      ; 8.465      ;
; -7.324 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[13][1] ; clk          ; clk         ; 1.000        ; 0.147      ; 8.458      ;
; -7.321 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[1][4]  ; clk          ; clk         ; 1.000        ; 0.152      ; 8.460      ;
; -7.321 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[14][7] ; clk          ; clk         ; 1.000        ; 0.153      ; 8.461      ;
; -7.319 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[11][6] ; clk          ; clk         ; 1.000        ; 0.155      ; 8.461      ;
; -7.319 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[8][6]  ; clk          ; clk         ; 1.000        ; 0.160      ; 8.466      ;
; -7.319 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[13][1] ; clk          ; clk         ; 1.000        ; 0.147      ; 8.453      ;
; -7.318 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[2][4]  ; clk          ; clk         ; 1.000        ; 0.166      ; 8.471      ;
; -7.315 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[11][6] ; clk          ; clk         ; 1.000        ; 0.155      ; 8.457      ;
; -7.313 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[2][4]  ; clk          ; clk         ; 1.000        ; 0.166      ; 8.466      ;
; -7.312 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[1][7]  ; clk          ; clk         ; 1.000        ; 0.151      ; 8.450      ;
; -7.312 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[5][7]  ; clk          ; clk         ; 1.000        ; 0.160      ; 8.459      ;
; -7.311 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[11][3] ; clk          ; clk         ; 1.000        ; 0.155      ; 8.453      ;
; -7.311 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[8][1]  ; clk          ; clk         ; 1.000        ; 0.144      ; 8.442      ;
; -7.309 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[12][3] ; clk          ; clk         ; 1.000        ; 0.146      ; 8.442      ;
; -7.309 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[12][5] ; clk          ; clk         ; 1.000        ; 0.146      ; 8.442      ;
; -7.307 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[2][7]  ; clk          ; clk         ; 1.000        ; 0.165      ; 8.459      ;
; -7.306 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[2][4]  ; clk          ; clk         ; 1.000        ; 0.166      ; 8.459      ;
; -7.306 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[11][3] ; clk          ; clk         ; 1.000        ; 0.155      ; 8.448      ;
; -7.306 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[8][1]  ; clk          ; clk         ; 1.000        ; 0.144      ; 8.437      ;
; -7.305 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[14][2] ; clk          ; clk         ; 1.000        ; 0.151      ; 8.443      ;
; -7.305 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[7][6]  ; clk          ; clk         ; 1.000        ; 0.169      ; 8.461      ;
; -7.304 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[6][7]  ; clk          ; clk         ; 1.000        ; 0.161      ; 8.452      ;
; -7.304 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[12][3] ; clk          ; clk         ; 1.000        ; 0.146      ; 8.437      ;
; -7.304 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[12][5] ; clk          ; clk         ; 1.000        ; 0.146      ; 8.437      ;
; -7.303 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[4][6]  ; clk          ; clk         ; 1.000        ; 0.157      ; 8.447      ;
; -7.303 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[13][1] ; clk          ; clk         ; 1.000        ; 0.147      ; 8.437      ;
; -7.301 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[7][6]  ; clk          ; clk         ; 1.000        ; 0.169      ; 8.457      ;
; -7.299 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[8][3]  ; clk          ; clk         ; 1.000        ; 0.160      ; 8.446      ;
; -7.298 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[4][6]  ; clk          ; clk         ; 1.000        ; 0.157      ; 8.442      ;
; -7.297 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[3][6]  ; clk          ; clk         ; 1.000        ; -0.043     ; 8.241      ;
; -7.296 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[7][3]  ; clk          ; clk         ; 1.000        ; 0.169      ; 8.452      ;
; -7.296 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[4][1]  ; clk          ; clk         ; 1.000        ; 0.159      ; 8.442      ;
; -7.294 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[9][6]  ; clk          ; clk         ; 1.000        ; 0.153      ; 8.434      ;
; -7.294 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[8][3]  ; clk          ; clk         ; 1.000        ; 0.160      ; 8.441      ;
; -7.293 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[13][2] ; clk          ; clk         ; 1.000        ; 0.165      ; 8.445      ;
; -7.293 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[6][3]  ; clk          ; clk         ; 1.000        ; 0.158      ; 8.438      ;
; -7.292 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[3][6]  ; clk          ; clk         ; 1.000        ; -0.043     ; 8.236      ;
; -7.291 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[7][3]  ; clk          ; clk         ; 1.000        ; 0.169      ; 8.447      ;
; -7.291 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[4][1]  ; clk          ; clk         ; 1.000        ; 0.159      ; 8.437      ;
; -7.290 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[11][3] ; clk          ; clk         ; 1.000        ; 0.155      ; 8.432      ;
; -7.290 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[8][1]  ; clk          ; clk         ; 1.000        ; 0.144      ; 8.421      ;
; -7.288 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[12][3] ; clk          ; clk         ; 1.000        ; 0.146      ; 8.421      ;
; -7.288 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[12][5] ; clk          ; clk         ; 1.000        ; 0.146      ; 8.421      ;
; -7.288 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[6][3]  ; clk          ; clk         ; 1.000        ; 0.158      ; 8.433      ;
+--------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                         ;
+-------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.316 ; InstFetch:IF1|ProgCtr[7]    ; InstFetch:IF1|ProgCtr[7]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.322 ; InstFetch:IF1|ProgCtr[8]    ; InstFetch:IF1|ProgCtr[8]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.443      ;
; 0.322 ; InstFetch:IF1|ProgCtr[6]    ; InstFetch:IF1|ProgCtr[6]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.443      ;
; 0.322 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[5]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.443      ;
; 0.364 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[15][7] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.679      ;
; 0.371 ; RegFile:RF1|Registers[0][4] ; RegFile:RF1|Registers[3][4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.492      ;
; 0.392 ; InstFetch:IF1|ProgCtr[9]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.513      ;
; 0.399 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[0]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.520      ;
; 0.463 ; RegFile:RF1|Registers[0][0] ; RegFile:RF1|Registers[3][0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.470 ; InstFetch:IF1|ProgCtr[6]    ; InstFetch:IF1|ProgCtr[7]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.591      ;
; 0.470 ; InstFetch:IF1|ProgCtr[8]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.591      ;
; 0.475 ; InstFetch:IF1|ProgCtr[7]    ; InstFetch:IF1|ProgCtr[8]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.596      ;
; 0.478 ; InstFetch:IF1|ProgCtr[7]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.599      ;
; 0.481 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[6]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.602      ;
; 0.484 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[7]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.605      ;
; 0.533 ; InstFetch:IF1|ProgCtr[6]    ; InstFetch:IF1|ProgCtr[8]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.654      ;
; 0.536 ; InstFetch:IF1|ProgCtr[6]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.657      ;
; 0.547 ; RegFile:RF1|Registers[0][4] ; RegFile:RF1|Registers[2][4]  ; clk          ; clk         ; 0.000        ; 0.255      ; 0.886      ;
; 0.547 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[1]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.668      ;
; 0.547 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[8]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.668      ;
; 0.549 ; RegFile:RF1|Registers[0][0] ; RegFile:RF1|Registers[2][0]  ; clk          ; clk         ; 0.000        ; 0.255      ; 0.888      ;
; 0.550 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.671      ;
; 0.562 ; RegFile:RF1|Registers[0][0] ; RegFile:RF1|Registers[1][0]  ; clk          ; clk         ; 0.000        ; 0.240      ; 0.886      ;
; 0.563 ; RegFile:RF1|Registers[0][4] ; RegFile:RF1|Registers[1][4]  ; clk          ; clk         ; 0.000        ; 0.240      ; 0.887      ;
; 0.567 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[15][5] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.691      ;
; 0.605 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[9][5]  ; clk          ; clk         ; 0.000        ; 0.241      ; 0.930      ;
; 0.610 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.731      ;
; 0.613 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[3]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.734      ;
; 0.618 ; InstFetch:IF1|ProgCtr[1]    ; InstFetch:IF1|ProgCtr[1]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.739      ;
; 0.630 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[13][3] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.777      ;
; 0.640 ; RegFile:RF1|Registers[1][3] ; data_mem:DM|core[255][3]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.762      ;
; 0.647 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[15][3] ; clk          ; clk         ; 0.000        ; 0.047      ; 0.778      ;
; 0.663 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[15][1] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.979      ;
; 0.676 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[4]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.797      ;
; 0.679 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[5]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.800      ;
; 0.684 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[3][1]  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.802      ;
; 0.742 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[6]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.863      ;
; 0.745 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[7]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.866      ;
; 0.756 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[13][7] ; clk          ; clk         ; 0.000        ; 0.247      ; 1.087      ;
; 0.762 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.883      ;
; 0.772 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[3][3]  ; clk          ; clk         ; 0.000        ; -0.142     ; 0.714      ;
; 0.777 ; InstFetch:IF1|ProgCtr[1]    ; InstFetch:IF1|ProgCtr[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.898      ;
; 0.780 ; InstFetch:IF1|ProgCtr[1]    ; InstFetch:IF1|ProgCtr[3]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.901      ;
; 0.787 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[4][5]  ; clk          ; clk         ; 0.000        ; 0.247      ; 1.118      ;
; 0.789 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[11][5] ; clk          ; clk         ; 0.000        ; 0.247      ; 1.120      ;
; 0.794 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[14][1] ; clk          ; clk         ; 0.000        ; 0.238      ; 1.116      ;
; 0.800 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[8][5]  ; clk          ; clk         ; 0.000        ; 0.232      ; 1.116      ;
; 0.801 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[8][7]  ; clk          ; clk         ; 0.000        ; 0.248      ; 1.133      ;
; 0.805 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[7][5]  ; clk          ; clk         ; 0.000        ; 0.232      ; 1.121      ;
; 0.807 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[6][5]  ; clk          ; clk         ; 0.000        ; 0.249      ; 1.140      ;
; 0.808 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[8]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.929      ;
; 0.811 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.932      ;
; 0.818 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[7][7]  ; clk          ; clk         ; 0.000        ; 0.257      ; 1.159      ;
; 0.821 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[10][5] ; clk          ; clk         ; 0.000        ; 0.233      ; 1.138      ;
; 0.826 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[4][7]  ; clk          ; clk         ; 0.000        ; 0.247      ; 1.157      ;
; 0.830 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[12][7] ; clk          ; clk         ; 0.000        ; 0.233      ; 1.147      ;
; 0.833 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[11][7] ; clk          ; clk         ; 0.000        ; 0.243      ; 1.160      ;
; 0.838 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[10][7] ; clk          ; clk         ; 0.000        ; 0.255      ; 1.177      ;
; 0.843 ; InstFetch:IF1|ProgCtr[1]    ; InstFetch:IF1|ProgCtr[4]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.964      ;
; 0.846 ; InstFetch:IF1|ProgCtr[1]    ; InstFetch:IF1|ProgCtr[5]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.967      ;
; 0.856 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[12][1] ; clk          ; clk         ; 0.000        ; 0.226      ; 1.166      ;
; 0.877 ; RegFile:RF1|Registers[0][0] ; RegFile:RF1|Registers[9][0]  ; clk          ; clk         ; 0.000        ; 0.241      ; 1.202      ;
; 0.877 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[14][5] ; clk          ; clk         ; 0.000        ; 0.239      ; 1.200      ;
; 0.879 ; InstFetch:IF1|ProgCtr[4]    ; InstFetch:IF1|ProgCtr[4]     ; clk          ; clk         ; 0.000        ; 0.037      ; 1.000      ;
; 0.897 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[5][5]  ; clk          ; clk         ; 0.000        ; 0.250      ; 1.231      ;
; 0.902 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[6][7]  ; clk          ; clk         ; 0.000        ; 0.249      ; 1.235      ;
; 0.909 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[13][5] ; clk          ; clk         ; 0.000        ; 0.235      ; 1.228      ;
; 0.909 ; InstFetch:IF1|ProgCtr[1]    ; InstFetch:IF1|ProgCtr[6]     ; clk          ; clk         ; 0.000        ; 0.037      ; 1.030      ;
; 0.910 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[3]     ; clk          ; clk         ; 0.000        ; 0.037      ; 1.031      ;
; 0.911 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[3][5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 1.032      ;
; 0.912 ; InstFetch:IF1|ProgCtr[1]    ; InstFetch:IF1|ProgCtr[7]     ; clk          ; clk         ; 0.000        ; 0.037      ; 1.033      ;
; 0.915 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[7][1]  ; clk          ; clk         ; 0.000        ; 0.250      ; 1.249      ;
; 0.915 ; RegFile:RF1|Registers[2][3] ; data_mem:DM|core[255][3]     ; clk          ; clk         ; 0.000        ; -0.153     ; 0.846      ;
; 0.923 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[5][7]  ; clk          ; clk         ; 0.000        ; 0.249      ; 1.256      ;
; 0.930 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[11][1] ; clk          ; clk         ; 0.000        ; 0.236      ; 1.250      ;
; 0.933 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[14][7] ; clk          ; clk         ; 0.000        ; 0.241      ; 1.258      ;
; 0.934 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[5][3]  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.083      ;
; 0.938 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[9][7]  ; clk          ; clk         ; 0.000        ; 0.234      ; 1.256      ;
; 0.938 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[2][1]  ; clk          ; clk         ; 0.000        ; 0.236      ; 1.258      ;
; 0.948 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[1][1]  ; clk          ; clk         ; 0.000        ; 0.247      ; 1.279      ;
; 0.949 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[12][5] ; clk          ; clk         ; 0.000        ; 0.233      ; 1.266      ;
; 0.949 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[9][3]  ; clk          ; clk         ; 0.000        ; 0.050      ; 1.083      ;
; 0.952 ; InstFetch:IF1|ProgCtr[3]    ; InstFetch:IF1|ProgCtr[3]     ; clk          ; clk         ; 0.000        ; 0.037      ; 1.073      ;
; 0.954 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[2][3]  ; clk          ; clk         ; 0.000        ; 0.059      ; 1.097      ;
; 0.959 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[5][1]  ; clk          ; clk         ; 0.000        ; 0.230      ; 1.273      ;
; 0.960 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[3][7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 1.081      ;
; 0.973 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[4]     ; clk          ; clk         ; 0.000        ; 0.037      ; 1.094      ;
; 0.975 ; InstFetch:IF1|ProgCtr[1]    ; InstFetch:IF1|ProgCtr[8]     ; clk          ; clk         ; 0.000        ; 0.037      ; 1.096      ;
; 0.976 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[5]     ; clk          ; clk         ; 0.000        ; 0.037      ; 1.097      ;
; 0.978 ; InstFetch:IF1|ProgCtr[1]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.037      ; 1.099      ;
; 0.980 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[6][1]  ; clk          ; clk         ; 0.000        ; 0.242      ; 1.306      ;
; 0.995 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[10][1] ; clk          ; clk         ; 0.000        ; 0.226      ; 1.305      ;
; 1.002 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[9][1]  ; clk          ; clk         ; 0.000        ; 0.238      ; 1.324      ;
; 1.003 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[2][5]  ; clk          ; clk         ; 0.000        ; 0.253      ; 1.340      ;
; 1.009 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[15][2] ; clk          ; clk         ; 0.000        ; 0.049      ; 1.142      ;
; 1.018 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[1][5]  ; clk          ; clk         ; 0.000        ; 0.239      ; 1.341      ;
; 1.018 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[3][2]  ; clk          ; clk         ; 0.000        ; -0.139     ; 0.963      ;
; 1.019 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[10][3] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.179      ;
; 1.027 ; InstFetch:IF1|ProgCtr[4]    ; InstFetch:IF1|ProgCtr[5]     ; clk          ; clk         ; 0.000        ; 0.037      ; 1.148      ;
; 1.029 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[2][7]  ; clk          ; clk         ; 0.000        ; 0.253      ; 1.366      ;
+-------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -13.460    ; 0.316 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -13.460    ; 0.316 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -21766.559 ; 0.0   ; 0.0      ; 0.0     ; -2337.384           ;
;  clk             ; -21766.559 ; 0.000 ; N/A      ; N/A     ; -2337.384           ;
+------------------+------------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ack           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; init                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; req                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ack           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ack           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ack           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 48569627 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 48569627 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 20    ; 20   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; init       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; req        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ack         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; init       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; req        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ack         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Sat Mar 13 21:21:39 2021
Info: Command: quartus_sta top_level -c top_level
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top_level.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -13.460
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -13.460          -21766.559 clk 
Info (332146): Worst-case hold slack is 0.587
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.587               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2189.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -11.954
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -11.954          -19419.655 clk 
Info (332146): Worst-case hold slack is 0.527
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.527               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2189.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -7.478
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.478          -11789.252 clk 
Info (332146): Worst-case hold slack is 0.316
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.316               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2337.384 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4901 megabytes
    Info: Processing ended: Sat Mar 13 21:21:42 2021
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


