Fitter report for VGA
Sat Aug 06 19:06:07 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sat Aug 06 19:06:07 2016           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; VGA                                             ;
; Top-level Entity Name              ; VGA                                             ;
; Family                             ; Cyclone III                                     ;
; Device                             ; EP3C16F484C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,222 / 15,408 ( 8 % )                          ;
;     Total combinational functions  ; 1,203 / 15,408 ( 8 % )                          ;
;     Dedicated logic registers      ; 567 / 15,408 ( 4 % )                            ;
; Total registers                    ; 567                                             ;
; Total pins                         ; 27 / 347 ( 8 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVCMOS                          ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; HSYNC    ; Missing drive strength ;
; VSYNC    ; Missing drive strength ;
; R[0]     ; Missing drive strength ;
; R[1]     ; Missing drive strength ;
; R[2]     ; Missing drive strength ;
; R[3]     ; Missing drive strength ;
; G[0]     ; Missing drive strength ;
; G[1]     ; Missing drive strength ;
; G[2]     ; Missing drive strength ;
; G[3]     ; Missing drive strength ;
; B[0]     ; Missing drive strength ;
; B[1]     ; Missing drive strength ;
; B[2]     ; Missing drive strength ;
; B[3]     ; Missing drive strength ;
; SPEAKER  ; Missing drive strength ;
+----------+------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1836 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1836 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1828    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 8       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Carlos Perez Araujo/Proyectos Personales/Quartus ii/VGA/output_files/VGA.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,222 / 15,408 ( 8 % ) ;
;     -- Combinational with no register       ; 655                    ;
;     -- Register only                        ; 19                     ;
;     -- Combinational with a register        ; 548                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 368                    ;
;     -- 3 input functions                    ; 168                    ;
;     -- <=2 input functions                  ; 667                    ;
;     -- Register only                        ; 19                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 612                    ;
;     -- arithmetic mode                      ; 591                    ;
;                                             ;                        ;
; Total registers*                            ; 567 / 17,068 ( 3 % )   ;
;     -- Dedicated logic registers            ; 567 / 15,408 ( 4 % )   ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 92 / 963 ( 10 % )      ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 27 / 347 ( 8 % )       ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 3                      ;
; M9Ks                                        ; 0 / 56 ( 0 % )         ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 3 / 20 ( 15 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%           ;
; Peak interconnect usage (total/H/V)         ; 8% / 8% / 8%           ;
; Maximum fan-out                             ; 286                    ;
; Highest non-global fan-out                  ; 66                     ;
; Total fan-out                               ; 4986                   ;
; Average fan-out                             ; 2.70                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1222 / 15408 ( 8 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 655                  ; 0                              ;
;     -- Register only                        ; 19                   ; 0                              ;
;     -- Combinational with a register        ; 548                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 368                  ; 0                              ;
;     -- 3 input functions                    ; 168                  ; 0                              ;
;     -- <=2 input functions                  ; 667                  ; 0                              ;
;     -- Register only                        ; 19                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 612                  ; 0                              ;
;     -- arithmetic mode                      ; 591                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 567                  ; 0                              ;
;     -- Dedicated logic registers            ; 567 / 15408 ( 4 % )  ; 0 / 15408 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 92 / 963 ( 10 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 27                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )      ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 3 / 24 ( 12 % )      ; 0 / 24 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 4982                 ; 4                              ;
;     -- Registered Connections               ; 1368                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 12                   ; 0                              ;
;     -- Output Ports                         ; 15                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLK_50MHz ; G21   ; 6        ; 41           ; 15           ; 0            ; 286                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; DER       ; E12   ; 7        ; 21           ; 29           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; Fitter               ;
; DO        ; F1    ; 1        ; 0            ; 23           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; DOB       ; V15   ; 4        ; 32           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; FA        ; R14   ; 4        ; 39           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; IZQ       ; AB17  ; 4        ; 28           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; Fitter               ;
; LA        ; AA9   ; 3        ; 16           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; MI        ; H2    ; 1        ; 0            ; 21           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; RE        ; G3    ; 1        ; 0            ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; RST       ; J6    ; 1        ; 0            ; 24           ; 0            ; 20                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; SI        ; AB9   ; 3        ; 16           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; SOL       ; AB7   ; 3        ; 11           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; B[0]    ; K22   ; 6        ; 41           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; B[1]    ; K21   ; 6        ; 41           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; B[2]    ; J22   ; 6        ; 41           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; B[3]    ; K18   ; 6        ; 41           ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G[0]    ; H22   ; 6        ; 41           ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G[1]    ; J17   ; 6        ; 41           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G[2]    ; K17   ; 6        ; 41           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G[3]    ; J21   ; 6        ; 41           ; 20           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HSYNC   ; L21   ; 6        ; 41           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[0]    ; H19   ; 6        ; 41           ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[1]    ; H17   ; 6        ; 41           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[2]    ; H20   ; 6        ; 41           ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[3]    ; H21   ; 6        ; 41           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SPEAKER ; T12   ; 4        ; 28           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VSYNC   ; L22   ; 6        ; 41           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L22      ; DIFFIO_R17n, INIT_DONE      ; Use as regular IO        ; VSYNC                   ; Dual Purpose Pin          ;
; L21      ; DIFFIO_R17p, CRC_ERROR      ; Use as regular IO        ; HSYNC                   ; Dual Purpose Pin          ;
; K22      ; DIFFIO_R16n, nCEO           ; Use as programming pin   ; B[0]                    ; Dual Purpose Pin          ;
; K21      ; DIFFIO_R16p, CLKUSR         ; Use as regular IO        ; B[1]                    ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 8 / 33 ( 24 % )  ; 3.3V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 3.3V          ; --           ;
; 3        ; 3 / 46 ( 7 % )   ; 3.3V          ; --           ;
; 4        ; 4 / 41 ( 10 % )  ; 3.3V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 15 / 43 ( 35 % ) ; 3.3V          ; --           ;
; 7        ; 1 / 47 ( 2 % )   ; 3.3V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 312        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 307        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 298        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 296        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; LA                                                        ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; SOL                                                       ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; SI                                                        ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; IZQ                                                       ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; N               ; no       ; Off          ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 313        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 316        ; 7        ; DER                                                       ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 294        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; DO                                                        ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 302        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 306        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; RE                                                        ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; CLK_50MHz                                                 ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; MI                                                        ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 303        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; R[1]                                                      ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; R[0]                                                      ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 253        ; 6        ; R[2]                                                      ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H21      ; 246        ; 6        ; R[3]                                                      ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 245        ; 6        ; G[0]                                                      ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; RST                                                       ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; G[1]                                                      ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; G[3]                                                      ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 241        ; 6        ; B[2]                                                      ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; G[2]                                                      ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K18      ; 248        ; 6        ; B[3]                                                      ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; B[1]                                                      ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 239        ; 6        ; B[0]                                                      ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; HSYNC                                                     ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 234        ; 6        ; VSYNC                                                     ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; FA                                                        ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; SPEAKER                                                   ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; DOB                                                       ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                            ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------+--------------+
; Compilation Hierarchy Node      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name             ; Library Name ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------+--------------+
; |VGA                            ; 1222 (740)  ; 567 (237)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 27   ; 0            ; 655 (502)    ; 19 (1)            ; 548 (241)        ; |VGA                            ; work         ;
;    |CLK100HZ:CLK100|            ; 35 (35)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 1 (1)             ; 19 (19)          ; |VGA|CLK100HZ:CLK100            ; work         ;
;    |DEBOUNCE:DEBDOB|            ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 1 (1)            ; |VGA|DEBOUNCE:DEBDOB            ; work         ;
;    |DEBOUNCE:DEBDO|             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |VGA|DEBOUNCE:DEBDO             ; work         ;
;    |DEBOUNCE:DEBFA|             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |VGA|DEBOUNCE:DEBFA             ; work         ;
;    |DEBOUNCE:DEBLA|             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |VGA|DEBOUNCE:DEBLA             ; work         ;
;    |DEBOUNCE:DEBMI|             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |VGA|DEBOUNCE:DEBMI             ; work         ;
;    |DEBOUNCE:DEBSI|             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |VGA|DEBOUNCE:DEBSI             ; work         ;
;    |DEBOUNCE:DEBSOL|            ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |VGA|DEBOUNCE:DEBSOL            ; work         ;
;    |DEBOUNCE:DERE|              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |VGA|DEBOUNCE:DERE              ; work         ;
;    |FQDIVIDER:CLK|              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |VGA|FQDIVIDER:CLK              ; work         ;
;    |PIANO_SPEAKER:PIANOSPEAKER| ; 359 (359)   ; 265 (265)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (92)      ; 3 (3)             ; 264 (264)        ; |VGA|PIANO_SPEAKER:PIANOSPEAKER ; work         ;
;    |VGA_SYNC:SYNC|              ; 64 (64)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 20 (20)          ; |VGA|VGA_SYNC:SYNC              ; work         ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; HSYNC     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VSYNC     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IZQ       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; DER       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SPEAKER   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RST       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; CLK_50MHz ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; DOB       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DO        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; RE        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; MI        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; FA        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SI        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; LA        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SOL       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                  ;
+-----------------------------------+-------------------+---------+
; Source Pin / Fanout               ; Pad To Core Index ; Setting ;
+-----------------------------------+-------------------+---------+
; IZQ                               ;                   ;         ;
; DER                               ;                   ;         ;
; RST                               ;                   ;         ;
;      - VGA_SYNC:SYNC|COUNTER_V[1] ; 1                 ; 6       ;
;      - VGA_SYNC:SYNC|COUNTER_V[2] ; 1                 ; 6       ;
;      - VGA_SYNC:SYNC|COUNTER_V[3] ; 1                 ; 6       ;
;      - VGA_SYNC:SYNC|COUNTER_V[4] ; 1                 ; 6       ;
;      - VGA_SYNC:SYNC|COUNTER_V[5] ; 1                 ; 6       ;
;      - VGA_SYNC:SYNC|COUNTER_V[6] ; 1                 ; 6       ;
;      - VGA_SYNC:SYNC|COUNTER_V[7] ; 1                 ; 6       ;
;      - VGA_SYNC:SYNC|COUNTER_V[8] ; 1                 ; 6       ;
;      - VGA_SYNC:SYNC|COUNTER_V[9] ; 1                 ; 6       ;
;      - VGA_SYNC:SYNC|COUNTER_H[0] ; 1                 ; 6       ;
;      - VGA_SYNC:SYNC|COUNTER_H[1] ; 1                 ; 6       ;
;      - VGA_SYNC:SYNC|COUNTER_H[2] ; 1                 ; 6       ;
;      - VGA_SYNC:SYNC|COUNTER_H[3] ; 1                 ; 6       ;
;      - VGA_SYNC:SYNC|COUNTER_H[4] ; 1                 ; 6       ;
;      - VGA_SYNC:SYNC|COUNTER_H[5] ; 1                 ; 6       ;
;      - VGA_SYNC:SYNC|COUNTER_H[6] ; 1                 ; 6       ;
;      - VGA_SYNC:SYNC|COUNTER_H[7] ; 1                 ; 6       ;
;      - VGA_SYNC:SYNC|COUNTER_H[8] ; 1                 ; 6       ;
;      - VGA_SYNC:SYNC|COUNTER_H[9] ; 1                 ; 6       ;
;      - VGA_SYNC:SYNC|COUNTER_V[0] ; 1                 ; 6       ;
; CLK_50MHz                         ;                   ;         ;
; DOB                               ;                   ;         ;
;      - DEBOUNCE:DEBDOB|Q1         ; 1                 ; 6       ;
; DO                                ;                   ;         ;
;      - DEBOUNCE:DEBDO|Q1~feeder   ; 1                 ; 6       ;
; RE                                ;                   ;         ;
;      - DEBOUNCE:DERE|Q1           ; 1                 ; 6       ;
; MI                                ;                   ;         ;
;      - DEBOUNCE:DEBMI|Q1          ; 1                 ; 6       ;
; FA                                ;                   ;         ;
;      - DEBOUNCE:DEBFA|Q1          ; 0                 ; 6       ;
; SI                                ;                   ;         ;
;      - DEBOUNCE:DEBSI|Q1~feeder   ; 1                 ; 6       ;
; LA                                ;                   ;         ;
;      - DEBOUNCE:DEBLA|Q1~feeder   ; 0                 ; 6       ;
; SOL                               ;                   ;         ;
;      - DEBOUNCE:DEBSOL|Q1         ; 0                 ; 6       ;
+-----------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                      ;
+-----------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                    ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLK100HZ:CLK100|C100HZ                  ; FF_X1_Y11_N23      ; 24      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; CLK_50MHz                               ; PIN_G21            ; 286     ; Clock        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; FALLING_BLOCK_F1[10]~3                  ; LCCOMB_X22_Y16_N8  ; 31      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; FALLING_BLOCK_F2[30]~37                 ; LCCOMB_X17_Y13_N6  ; 31      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; FALLING_BLOCK_F[10]~5                   ; LCCOMB_X23_Y13_N26 ; 31      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; FALLING_BLOCK_I1[10]~1                  ; LCCOMB_X22_Y16_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; FALLING_BLOCK_I2[10]~1                  ; LCCOMB_X17_Y15_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; FALLING_BLOCK_I[10]~53                  ; LCCOMB_X23_Y13_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; FALLING_BLOCK_I[4]~52                   ; LCCOMB_X23_Y13_N28 ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; FQDIVIDER:CLK|TEMPORAL                  ; FF_X20_Y1_N5       ; 257     ; Clock        ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan0~10 ; LCCOMB_X11_Y11_N30 ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan1~10 ; LCCOMB_X35_Y24_N30 ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan2~10 ; LCCOMB_X35_Y9_N30  ; 33      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan3~9  ; LCCOMB_X17_Y5_N4   ; 33      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan4~9  ; LCCOMB_X11_Y4_N20  ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan5~10 ; LCCOMB_X11_Y2_N30  ; 33      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan6~10 ; LCCOMB_X35_Y6_N30  ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan7~9  ; LCCOMB_X32_Y13_N30 ; 33      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; RST                                     ; PIN_J6             ; 20      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; VGA_SYNC:SYNC|Equal0~3                  ; LCCOMB_X29_Y15_N6  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                   ;
+------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                   ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK100HZ:CLK100|C100HZ ; FF_X1_Y11_N23 ; 24      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; CLK_50MHz              ; PIN_G21       ; 286     ; 142                                  ; Global Clock         ; GCLK9            ; --                        ;
; FQDIVIDER:CLK|TEMPORAL ; FF_X20_Y1_N5  ; 257     ; 10                                   ; Global Clock         ; GCLK17           ; --                        ;
+------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------+
; Non-Global High Fan-Out Signals                     ;
+-------------------------------------------+---------+
; Name                                      ; Fan-Out ;
+-------------------------------------------+---------+
; FALLING_BLOCK_F2[25]~4                    ; 66      ;
; FALLING_BLOCK_F1[3]~0                     ; 66      ;
; FALLING_BLOCK_F2[31]~6                    ; 35      ;
; FALLING_BLOCK_F1[31]~2                    ; 35      ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan2~10   ; 33      ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan7~9    ; 33      ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan5~10   ; 33      ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan3~9    ; 33      ;
; FALLING_BLOCK_I2[20]~0                    ; 33      ;
; FALLING_BLOCK_I1[28]~0                    ; 33      ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan6~10   ; 32      ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan4~9    ; 32      ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan1~10   ; 32      ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan0~10   ; 32      ;
; FALLING_BLOCK_I[10]~53                    ; 32      ;
; FALLING_BLOCK_I[4]~52                     ; 32      ;
; FALLING_BLOCK_I2[10]~1                    ; 32      ;
; FALLING_BLOCK_I1[10]~1                    ; 32      ;
; FALLING_BLOCK_F2[30]~37                   ; 31      ;
; FALLING_BLOCK_F[10]~5                     ; 31      ;
; FALLING_BLOCK_F1[10]~3                    ; 31      ;
; FALLING_BLOCK_F[31]                       ; 26      ;
; FALLING_BLOCK_F[27]~0                     ; 24      ;
; Equal0~10                                 ; 23      ;
; RST~input                                 ; 20      ;
; VGA_SYNC:SYNC|Add2~3                      ; 20      ;
; VGA_SYNC:SYNC|COUNTER_H[4]                ; 20      ;
; VGA_SYNC:SYNC|COUNTER_H[5]                ; 19      ;
; VGA_SYNC:SYNC|COUNTER_H[6]                ; 16      ;
; process_0~0                               ; 14      ;
; VGA_SYNC:SYNC|LessThan0~2                 ; 13      ;
; VGA_SYNC:SYNC|Add3~18                     ; 13      ;
; VGA_SYNC:SYNC|Add3~16                     ; 13      ;
; VGA_SYNC:SYNC|Add3~14                     ; 13      ;
; VGA_SYNC:SYNC|Add3~12                     ; 13      ;
; FALLING_BLOCK_F[27]~3                     ; 12      ;
; VGA_SYNC:SYNC|Add2~1                      ; 12      ;
; VGA_SYNC:SYNC|Add3~10                     ; 12      ;
; VGA_SYNC:SYNC|Add3~8                      ; 12      ;
; VGA_SYNC:SYNC|Add3~6                      ; 12      ;
; VGA_SYNC:SYNC|Add3~4                      ; 12      ;
; R[0]~8                                    ; 11      ;
; VGA_SYNC:SYNC|COUNTER_H[8]                ; 11      ;
; VGA_SYNC:SYNC|Add3~2                      ; 11      ;
; process_0~27                              ; 10      ;
; VGA_SYNC:SYNC|Equal0~3                    ; 10      ;
; VGA_SYNC:SYNC|Add3~0                      ; 10      ;
; CLK100HZ:CLK100|Equal0~5                  ; 9       ;
; process_0~11                              ; 8       ;
; process_0~3                               ; 8       ;
; VGA_SYNC:SYNC|Add2~4                      ; 8       ;
; VGA_SYNC:SYNC|Add2~0                      ; 8       ;
; VGA_SYNC:SYNC|LessThan0~0                 ; 8       ;
; process_0~15                              ; 7       ;
; process_0~7                               ; 7       ;
; process_0~5                               ; 7       ;
; LessThan25~0                              ; 7       ;
; process_0~8                               ; 6       ;
; VGA_SYNC:SYNC|COUNTER_H[7]                ; 6       ;
; process_0~23                              ; 5       ;
; process_0~12                              ; 5       ;
; LessThan15~1                              ; 5       ;
; LessThan20~1                              ; 5       ;
; LessThan12~2                              ; 5       ;
; LessThan17~4                              ; 5       ;
; VGA_SYNC:SYNC|COUNTER_H[9]                ; 5       ;
; DRAW3                                     ; 4       ;
; FALLING_BLOCK_F2[31]                      ; 4       ;
; FALLING_BLOCK_F2[30]                      ; 4       ;
; FALLING_BLOCK_F2[29]                      ; 4       ;
; DRAW2                                     ; 4       ;
; FALLING_BLOCK_F1[31]                      ; 4       ;
; FALLING_BLOCK_F1[30]                      ; 4       ;
; FALLING_BLOCK_F1[29]                      ; 4       ;
; process_0~29                              ; 4       ;
; process_0~28                              ; 4       ;
; DEBOUNCE:DEBFA|QOUT~0                     ; 4       ;
; DEBOUNCE:DEBMI|QOUT~0                     ; 4       ;
; LessThan11~2                              ; 4       ;
; B~3                                       ; 4       ;
; R~9                                       ; 4       ;
; FALLING_BLOCK_F[1]                        ; 4       ;
; FALLING_BLOCK_F[2]                        ; 4       ;
; FALLING_BLOCK_F[3]                        ; 4       ;
; FALLING_BLOCK_F[4]                        ; 4       ;
; FALLING_BLOCK_F[5]                        ; 4       ;
; FALLING_BLOCK_F[6]                        ; 4       ;
; FALLING_BLOCK_F[7]                        ; 4       ;
; FALLING_BLOCK_F[8]                        ; 4       ;
; process_0~10                              ; 4       ;
; process_0~9                               ; 4       ;
; FALLING_BLOCK_F2[2]                       ; 4       ;
; FALLING_BLOCK_F2[3]                       ; 4       ;
; FALLING_BLOCK_F2[4]                       ; 4       ;
; FALLING_BLOCK_F2[5]                       ; 4       ;
; FALLING_BLOCK_F2[6]                       ; 4       ;
; FALLING_BLOCK_F2[7]                       ; 4       ;
; FALLING_BLOCK_F2[8]                       ; 4       ;
; FALLING_BLOCK_F2[9]                       ; 4       ;
; FALLING_BLOCK_F2[10]                      ; 4       ;
; FALLING_BLOCK_F1[1]                       ; 4       ;
; FALLING_BLOCK_F1[2]                       ; 4       ;
; FALLING_BLOCK_F1[3]                       ; 4       ;
; FALLING_BLOCK_F1[4]                       ; 4       ;
; FALLING_BLOCK_F1[5]                       ; 4       ;
; FALLING_BLOCK_F1[6]                       ; 4       ;
; FALLING_BLOCK_F1[7]                       ; 4       ;
; FALLING_BLOCK_F1[8]                       ; 4       ;
; FALLING_BLOCK_F1[9]                       ; 4       ;
; FALLING_BLOCK_F1[10]                      ; 4       ;
; LessThan24~2                              ; 4       ;
; LessThan24~1                              ; 4       ;
; VGA_SYNC:SYNC|COUNTER_H[1]                ; 4       ;
; VGA_SYNC:SYNC|COUNTER_H[2]                ; 4       ;
; VGA_SYNC:SYNC|COUNTER_H[3]                ; 4       ;
; VGA_SYNC:SYNC|COUNTER_V[3]                ; 4       ;
; VGA_SYNC:SYNC|COUNTER_V[9]                ; 4       ;
; Add0~20                                   ; 4       ;
; LessThan14~5                              ; 3       ;
; LessThan13~5                              ; 3       ;
; LessThan17~8                              ; 3       ;
; FALLING_BLOCK_F[31]~2                     ; 3       ;
; FALLING_BLOCK_F[10]~1                     ; 3       ;
; LessThan31~10                             ; 3       ;
; LessThan31~7                              ; 3       ;
; FALLING_BLOCK_F[30]                       ; 3       ;
; FALLING_BLOCK_F2[28]                      ; 3       ;
; FALLING_BLOCK_F2[27]                      ; 3       ;
; FALLING_BLOCK_F2[26]                      ; 3       ;
; FALLING_BLOCK_F2[25]                      ; 3       ;
; FALLING_BLOCK_F2[24]                      ; 3       ;
; FALLING_BLOCK_F2[23]                      ; 3       ;
; FALLING_BLOCK_F2[22]                      ; 3       ;
; FALLING_BLOCK_F2[21]                      ; 3       ;
; FALLING_BLOCK_F2[20]                      ; 3       ;
; FALLING_BLOCK_F2[19]                      ; 3       ;
; FALLING_BLOCK_F2[18]                      ; 3       ;
; FALLING_BLOCK_F2[17]                      ; 3       ;
; FALLING_BLOCK_F2[16]                      ; 3       ;
; FALLING_BLOCK_F2[15]                      ; 3       ;
; FALLING_BLOCK_F2[14]                      ; 3       ;
; FALLING_BLOCK_F2[13]                      ; 3       ;
; FALLING_BLOCK_F2[12]                      ; 3       ;
; FALLING_BLOCK_F2[11]                      ; 3       ;
; FALLING_BLOCK_F1[28]                      ; 3       ;
; FALLING_BLOCK_F1[27]                      ; 3       ;
; FALLING_BLOCK_F1[26]                      ; 3       ;
; FALLING_BLOCK_F1[25]                      ; 3       ;
; FALLING_BLOCK_F1[24]                      ; 3       ;
; FALLING_BLOCK_F1[23]                      ; 3       ;
; FALLING_BLOCK_F1[22]                      ; 3       ;
; FALLING_BLOCK_F1[21]                      ; 3       ;
; FALLING_BLOCK_F1[20]                      ; 3       ;
; FALLING_BLOCK_F1[19]                      ; 3       ;
; FALLING_BLOCK_F1[18]                      ; 3       ;
; FALLING_BLOCK_F1[17]                      ; 3       ;
; FALLING_BLOCK_F1[16]                      ; 3       ;
; FALLING_BLOCK_F1[15]                      ; 3       ;
; FALLING_BLOCK_F1[14]                      ; 3       ;
; FALLING_BLOCK_F1[13]                      ; 3       ;
; FALLING_BLOCK_F1[12]                      ; 3       ;
; FALLING_BLOCK_F1[11]                      ; 3       ;
; process_0~31                              ; 3       ;
; process_0~30                              ; 3       ;
; G[0]~3                                    ; 3       ;
; LessThan19~4                              ; 3       ;
; R~17                                      ; 3       ;
; DEBOUNCE:DEBSOL|QOUT~0                    ; 3       ;
; DEBOUNCE:DEBSOL|Q1                        ; 3       ;
; DEBOUNCE:DEBSOL|Q2                        ; 3       ;
; DEBOUNCE:DEBLA|QOUT~0                     ; 3       ;
; DEBOUNCE:DEBSI|QOUT~0                     ; 3       ;
; process_0~18                              ; 3       ;
; process_0~17                              ; 3       ;
; process_0~16                              ; 3       ;
; DEBOUNCE:DERE|QOUT~0                      ; 3       ;
; DEBOUNCE:DERE|Q1                          ; 3       ;
; DEBOUNCE:DERE|Q2                          ; 3       ;
; DEBOUNCE:DEBDO|QOUT~0                     ; 3       ;
; R~10                                      ; 3       ;
; FALLING_BLOCK_F[10]                       ; 3       ;
; FALLING_BLOCK_F[9]                        ; 3       ;
; B~2                                       ; 3       ;
; process_0~6                               ; 3       ;
; FALLING_BLOCK_I2[10]                      ; 3       ;
; FALLING_BLOCK_I2[0]                       ; 3       ;
; FALLING_BLOCK_I2[1]                       ; 3       ;
; FALLING_BLOCK_I2[2]                       ; 3       ;
; FALLING_BLOCK_I2[3]                       ; 3       ;
; FALLING_BLOCK_I2[4]                       ; 3       ;
; FALLING_BLOCK_I2[5]                       ; 3       ;
; FALLING_BLOCK_I2[6]                       ; 3       ;
; FALLING_BLOCK_I2[7]                       ; 3       ;
; FALLING_BLOCK_I2[8]                       ; 3       ;
; FALLING_BLOCK_I2[9]                       ; 3       ;
; FALLING_BLOCK_F2[1]                       ; 3       ;
; FALLING_BLOCK_I1[10]                      ; 3       ;
; FALLING_BLOCK_I1[0]                       ; 3       ;
; FALLING_BLOCK_I1[1]                       ; 3       ;
; FALLING_BLOCK_I1[2]                       ; 3       ;
; FALLING_BLOCK_I1[3]                       ; 3       ;
; FALLING_BLOCK_I1[4]                       ; 3       ;
; FALLING_BLOCK_I1[5]                       ; 3       ;
; FALLING_BLOCK_I1[6]                       ; 3       ;
; FALLING_BLOCK_I1[7]                       ; 3       ;
; FALLING_BLOCK_I1[8]                       ; 3       ;
; FALLING_BLOCK_I1[9]                       ; 3       ;
; FALLING_BLOCK_F1[0]                       ; 3       ;
; R[0]~6                                    ; 3       ;
; LessThan18~0                              ; 3       ;
; LessThan21~0                              ; 3       ;
; LessThan17~5                              ; 3       ;
; R[0]~2                                    ; 3       ;
; LessThan16~0                              ; 3       ;
; LessThan23~3                              ; 3       ;
; G~0                                       ; 3       ;
; DEBOUNCE:DEBDOB|Q1                        ; 3       ;
; DEBOUNCE:DEBDOB|Q2                        ; 3       ;
; VGA_SYNC:SYNC|Add2~2                      ; 3       ;
; VGA_SYNC:SYNC|Equal1~2                    ; 3       ;
; VGA_SYNC:SYNC|COUNTER_V[0]                ; 3       ;
; VGA_SYNC:SYNC|COUNTER_H[0]                ; 3       ;
; VGA_SYNC:SYNC|COUNTER_V[1]                ; 3       ;
; VGA_SYNC:SYNC|COUNTER_V[2]                ; 3       ;
; VGA_SYNC:SYNC|COUNTER_V[4]                ; 3       ;
; VGA_SYNC:SYNC|COUNTER_V[5]                ; 3       ;
; VGA_SYNC:SYNC|COUNTER_V[6]                ; 3       ;
; VGA_SYNC:SYNC|COUNTER_V[7]                ; 3       ;
; VGA_SYNC:SYNC|COUNTER_V[8]                ; 3       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER784[31] ; 3       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER659[31] ; 3       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER494[31] ; 3       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER440[31] ; 3       ;
; LessThan2~18                              ; 3       ;
; FALLING_BLOCK_I[10]                       ; 3       ;
; FALLING_BLOCK_I[0]                        ; 3       ;
; FALLING_BLOCK_I[1]                        ; 3       ;
; FALLING_BLOCK_I[2]                        ; 3       ;
; FALLING_BLOCK_I[3]                        ; 3       ;
; FALLING_BLOCK_I[4]                        ; 3       ;
; FALLING_BLOCK_I[5]                        ; 3       ;
; FALLING_BLOCK_I[6]                        ; 3       ;
; FALLING_BLOCK_I[7]                        ; 3       ;
; FALLING_BLOCK_I[8]                        ; 3       ;
; FALLING_BLOCK_I[9]                        ; 3       ;
; Add2~20                                   ; 3       ;
; B~19                                      ; 2       ;
; LessThan10~3                              ; 2       ;
; LessThan19~6                              ; 2       ;
; LessThan19~5                              ; 2       ;
; LessThan11~3                              ; 2       ;
; CLK100HZ:CLK100|COUNTER[18]               ; 2       ;
; CLK100HZ:CLK100|COUNTER[13]               ; 2       ;
; CLK100HZ:CLK100|COUNTER[15]               ; 2       ;
; CLK100HZ:CLK100|COUNTER[14]               ; 2       ;
; CLK100HZ:CLK100|COUNTER[12]               ; 2       ;
; CLK100HZ:CLK100|COUNTER[11]               ; 2       ;
; CLK100HZ:CLK100|COUNTER[10]               ; 2       ;
; CLK100HZ:CLK100|COUNTER[9]                ; 2       ;
; CLK100HZ:CLK100|COUNTER[8]                ; 2       ;
; CLK100HZ:CLK100|COUNTER[6]                ; 2       ;
; CLK100HZ:CLK100|COUNTER[5]                ; 2       ;
; CLK100HZ:CLK100|COUNTER[7]                ; 2       ;
; CLK100HZ:CLK100|COUNTER[4]                ; 2       ;
; CLK100HZ:CLK100|COUNTER[3]                ; 2       ;
; CLK100HZ:CLK100|COUNTER[0]                ; 2       ;
; CLK100HZ:CLK100|COUNTER[1]                ; 2       ;
; CLK100HZ:CLK100|COUNTER[2]                ; 2       ;
; CLK100HZ:CLK100|COUNTER[17]               ; 2       ;
; CLK100HZ:CLK100|COUNTER[16]               ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan6~9    ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan4~8    ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan4~3    ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan1~9    ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan0~9    ; 2       ;
; DRAW1                                     ; 2       ;
; FALLING_BLOCK_F[29]                       ; 2       ;
; LessThan31~6                              ; 2       ;
; FALLING_BLOCK_F[24]                       ; 2       ;
; FALLING_BLOCK_F[23]                       ; 2       ;
; FALLING_BLOCK_F[22]                       ; 2       ;
; FALLING_BLOCK_F[21]                       ; 2       ;
; FALLING_BLOCK_F[20]                       ; 2       ;
; FALLING_BLOCK_F[19]                       ; 2       ;
; FALLING_BLOCK_F[18]                       ; 2       ;
; FALLING_BLOCK_F[17]                       ; 2       ;
; FALLING_BLOCK_F[12]                       ; 2       ;
; FALLING_BLOCK_F[11]                       ; 2       ;
; FALLING_BLOCK_F[16]                       ; 2       ;
; FALLING_BLOCK_F[15]                       ; 2       ;
; FALLING_BLOCK_F[14]                       ; 2       ;
; FALLING_BLOCK_F[13]                       ; 2       ;
; FALLING_BLOCK_F[28]                       ; 2       ;
; FALLING_BLOCK_F[27]                       ; 2       ;
; FALLING_BLOCK_F[26]                       ; 2       ;
; FALLING_BLOCK_F[25]                       ; 2       ;
; FALLING_BLOCK_I2[24]                      ; 2       ;
; FALLING_BLOCK_I2[23]                      ; 2       ;
; FALLING_BLOCK_I2[22]                      ; 2       ;
; FALLING_BLOCK_I2[21]                      ; 2       ;
; FALLING_BLOCK_I2[20]                      ; 2       ;
; FALLING_BLOCK_I2[19]                      ; 2       ;
; FALLING_BLOCK_I2[18]                      ; 2       ;
; FALLING_BLOCK_I2[17]                      ; 2       ;
; FALLING_BLOCK_I2[16]                      ; 2       ;
; FALLING_BLOCK_I2[15]                      ; 2       ;
; FALLING_BLOCK_I2[14]                      ; 2       ;
; FALLING_BLOCK_I2[13]                      ; 2       ;
; FALLING_BLOCK_I2[12]                      ; 2       ;
; FALLING_BLOCK_I2[11]                      ; 2       ;
; FALLING_BLOCK_I2[30]                      ; 2       ;
; FALLING_BLOCK_I2[29]                      ; 2       ;
; FALLING_BLOCK_I2[28]                      ; 2       ;
; FALLING_BLOCK_I2[27]                      ; 2       ;
; FALLING_BLOCK_I2[26]                      ; 2       ;
; FALLING_BLOCK_I2[25]                      ; 2       ;
; FALLING_BLOCK_I2[31]                      ; 2       ;
; FALLING_BLOCK_I1[24]                      ; 2       ;
; FALLING_BLOCK_I1[23]                      ; 2       ;
; FALLING_BLOCK_I1[22]                      ; 2       ;
; FALLING_BLOCK_I1[21]                      ; 2       ;
; FALLING_BLOCK_I1[20]                      ; 2       ;
; FALLING_BLOCK_I1[19]                      ; 2       ;
; FALLING_BLOCK_I1[18]                      ; 2       ;
; FALLING_BLOCK_I1[17]                      ; 2       ;
; FALLING_BLOCK_I1[16]                      ; 2       ;
; FALLING_BLOCK_I1[15]                      ; 2       ;
; FALLING_BLOCK_I1[14]                      ; 2       ;
; FALLING_BLOCK_I1[13]                      ; 2       ;
; FALLING_BLOCK_I1[12]                      ; 2       ;
; FALLING_BLOCK_I1[11]                      ; 2       ;
; FALLING_BLOCK_I1[30]                      ; 2       ;
; FALLING_BLOCK_I1[29]                      ; 2       ;
; FALLING_BLOCK_I1[28]                      ; 2       ;
; FALLING_BLOCK_I1[27]                      ; 2       ;
; FALLING_BLOCK_I1[26]                      ; 2       ;
; FALLING_BLOCK_I1[25]                      ; 2       ;
; FALLING_BLOCK_I1[31]                      ; 2       ;
; COUNTER[25]                               ; 2       ;
; COUNTER[24]                               ; 2       ;
; COUNTER[31]                               ; 2       ;
; COUNTER[30]                               ; 2       ;
; COUNTER[29]                               ; 2       ;
; COUNTER[28]                               ; 2       ;
; COUNTER[27]                               ; 2       ;
; COUNTER[26]                               ; 2       ;
; COUNTER[23]                               ; 2       ;
; COUNTER[22]                               ; 2       ;
; COUNTER[21]                               ; 2       ;
; COUNTER[20]                               ; 2       ;
; COUNTER[18]                               ; 2       ;
; COUNTER[19]                               ; 2       ;
; COUNTER[17]                               ; 2       ;
; COUNTER[16]                               ; 2       ;
; COUNTER[12]                               ; 2       ;
; COUNTER[15]                               ; 2       ;
; COUNTER[14]                               ; 2       ;
; COUNTER[13]                               ; 2       ;
; COUNTER[10]                               ; 2       ;
; COUNTER[11]                               ; 2       ;
; COUNTER[9]                                ; 2       ;
; COUNTER[8]                                ; 2       ;
; COUNTER[5]                                ; 2       ;
; COUNTER[4]                                ; 2       ;
; COUNTER[7]                                ; 2       ;
; COUNTER[6]                                ; 2       ;
; COUNTER[3]                                ; 2       ;
; COUNTER[2]                                ; 2       ;
; COUNTER[0]                                ; 2       ;
; COUNTER[1]                                ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|CLK_523HZ      ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|CLK_800HZ      ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|CLK_784HZ      ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|CLK_698HZ      ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|CLK_659HZ      ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|CLK_587HZ      ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|CLK_494HZ      ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|CLK_440HZ      ; 2       ;
; B~18                                      ; 2       ;
; B~10                                      ; 2       ;
; B~9                                       ; 2       ;
; B~8                                       ; 2       ;
; B~7                                       ; 2       ;
; G~24                                      ; 2       ;
; B~5                                       ; 2       ;
; G~15                                      ; 2       ;
; G~13                                      ; 2       ;
; G~11                                      ; 2       ;
; R~23                                      ; 2       ;
; G~2                                       ; 2       ;
; G~1                                       ; 2       ;
; DEBOUNCE:DEBSOL|Q3                        ; 2       ;
; process_0~22                              ; 2       ;
; DEBOUNCE:DEBLA|Q1                         ; 2       ;
; DEBOUNCE:DEBLA|Q2                         ; 2       ;
; DEBOUNCE:DEBSI|Q1                         ; 2       ;
; DEBOUNCE:DEBSI|Q2                         ; 2       ;
; process_0~21                              ; 2       ;
; process_0~20                              ; 2       ;
; DEBOUNCE:DEBFA|Q1                         ; 2       ;
; DEBOUNCE:DEBFA|Q2                         ; 2       ;
; DEBOUNCE:DEBMI|Q1                         ; 2       ;
; DEBOUNCE:DEBMI|Q2                         ; 2       ;
; DEBOUNCE:DERE|Q3                          ; 2       ;
; DEBOUNCE:DEBDO|Q1                         ; 2       ;
; DEBOUNCE:DEBDO|Q2                         ; 2       ;
; process_0~14                              ; 2       ;
; process_0~13                              ; 2       ;
; DEBOUNCE:DEBDOB|QOUT~0                    ; 2       ;
; FALLING_BLOCK_F[0]                        ; 2       ;
; LessThan22~1                              ; 2       ;
; R[0]~7                                    ; 2       ;
; FALLING_BLOCK_F2[0]                       ; 2       ;
; process_0~4                               ; 2       ;
; LessThan21~1                              ; 2       ;
; LessThan17~6                              ; 2       ;
; LessThan22~0                              ; 2       ;
; process_0~2                               ; 2       ;
; LessThan15~0                              ; 2       ;
; LessThan26~1                              ; 2       ;
; LessThan26~0                              ; 2       ;
; DEBOUNCE:DEBDOB|Q3                        ; 2       ;
; LessThan23~1                              ; 2       ;
; LessThan23~0                              ; 2       ;
; VGA_SYNC:SYNC|Add0~25                     ; 2       ;
; VGA_SYNC:SYNC|Equal1~1                    ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER523[16] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER523[15] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER523[11] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER523[10] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER523[9]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER523[8]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER523[7]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER523[6]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER523[5]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER523[4]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER523[3]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER523[2]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER523[1]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER523[14] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER523[13] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER523[12] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER523[30] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER523[29] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER523[28] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER523[27] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER523[26] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER523[25] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER523[24] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER523[23] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER523[22] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER523[21] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER523[20] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER523[19] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER523[18] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER523[17] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER523[31] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER800[15] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER800[14] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER800[13] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER800[12] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER800[11] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER800[10] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER800[9]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER800[8]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER800[7]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER800[6]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER800[5]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER800[4]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER800[3]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER800[2]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER800[30] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER800[29] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER800[28] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER800[27] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER800[26] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER800[25] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER800[24] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER800[23] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER800[22] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER800[21] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER800[20] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER800[19] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER800[18] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER800[17] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER800[16] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER800[31] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER784[30] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER784[29] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER784[28] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER784[27] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER784[26] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER784[25] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER784[24] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER784[23] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER784[22] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER784[21] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER784[20] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER784[19] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER784[18] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER784[17] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER784[16] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER784[4]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER784[3]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER784[2]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER784[1]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER784[0]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER784[6]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER784[5]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER784[10] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER784[8]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER784[7]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER784[15] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER784[14] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER784[13] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER784[12] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER784[11] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER784[9]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER698[16] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER698[15] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER698[14] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER698[13] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER698[12] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER698[11] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER698[10] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER698[5]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER698[4]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER698[3]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER698[2]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER698[1]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER698[0]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER698[9]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER698[8]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER698[7]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER698[6]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER698[30] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER698[29] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER698[28] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER698[27] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER698[26] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER698[25] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER698[24] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER698[23] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER698[22] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER698[21] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER698[20] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER698[19] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER698[18] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER698[17] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER698[31] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER659[30] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER659[29] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER659[28] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER659[27] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER659[26] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER659[25] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER659[24] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER659[23] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER659[22] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER659[21] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER659[20] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER659[19] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER659[18] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER659[17] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER659[16] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER659[15] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER659[14] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER659[13] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER659[12] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER659[11] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER659[10] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER659[9]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER659[8]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER659[7]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER659[6]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER659[5]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER587[30] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER587[29] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER587[19] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER587[18] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER587[28] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER587[27] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER587[26] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER587[25] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER587[20] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER587[17] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER587[11] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER587[7]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER587[6]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER587[5]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER587[4]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER587[3]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER587[2]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER587[1]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER587[9]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER587[8]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER587[13] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER587[12] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER587[10] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER587[16] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER587[15] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER587[14] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER587[31] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER587[24] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER587[23] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER587[22] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER587[21] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER494[30] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER494[29] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER494[28] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER494[27] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER494[26] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER494[25] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER494[24] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER494[23] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER494[22] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER494[21] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER494[20] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER494[19] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER494[18] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER494[17] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER494[11] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER494[10] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER494[9]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER494[8]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER494[7]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER494[6]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER494[5]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER494[4]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER494[3]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER494[2]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER494[1]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER494[14] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER494[12] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER494[13] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER494[16] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER494[15] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER440[30] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER440[29] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER440[28] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER440[27] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER440[26] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER440[25] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER440[24] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER440[23] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER440[22] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER440[21] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER440[20] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER440[19] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER440[18] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER440[17] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER440[16] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER440[15] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER440[14] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER440[10] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER440[9]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER440[8]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER440[7]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER440[6]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER440[5]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER440[4]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER440[3]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER440[2]  ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER440[13] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER440[12] ; 2       ;
; PIANO_SPEAKER:PIANOSPEAKER|COUNTER440[11] ; 2       ;
; FALLING_BLOCK_I[31]                       ; 2       ;
; FALLING_BLOCK_I[24]                       ; 2       ;
; FALLING_BLOCK_I[23]                       ; 2       ;
; FALLING_BLOCK_I[22]                       ; 2       ;
; FALLING_BLOCK_I[21]                       ; 2       ;
; FALLING_BLOCK_I[20]                       ; 2       ;
; FALLING_BLOCK_I[19]                       ; 2       ;
; FALLING_BLOCK_I[18]                       ; 2       ;
; FALLING_BLOCK_I[17]                       ; 2       ;
; FALLING_BLOCK_I[16]                       ; 2       ;
; FALLING_BLOCK_I[15]                       ; 2       ;
; FALLING_BLOCK_I[14]                       ; 2       ;
; FALLING_BLOCK_I[13]                       ; 2       ;
; FALLING_BLOCK_I[12]                       ; 2       ;
; FALLING_BLOCK_I[11]                       ; 2       ;
; FALLING_BLOCK_I[30]                       ; 2       ;
; FALLING_BLOCK_I[29]                       ; 2       ;
; FALLING_BLOCK_I[28]                       ; 2       ;
; FALLING_BLOCK_I[27]                       ; 2       ;
; FALLING_BLOCK_I[26]                       ; 2       ;
; FALLING_BLOCK_I[25]                       ; 2       ;
; Add0~18                                   ; 2       ;
; Add0~16                                   ; 2       ;
; Add0~14                                   ; 2       ;
; Add0~12                                   ; 2       ;
; Add0~10                                   ; 2       ;
; Add0~8                                    ; 2       ;
; Add0~6                                    ; 2       ;
; Add0~4                                    ; 2       ;
; Add0~2                                    ; 2       ;
; Add0~0                                    ; 2       ;
; LessThan8~18                              ; 2       ;
; Add2~18                                   ; 2       ;
; Add2~16                                   ; 2       ;
; Add2~14                                   ; 2       ;
; Add2~12                                   ; 2       ;
; Add2~10                                   ; 2       ;
; Add2~8                                    ; 2       ;
; Add2~6                                    ; 2       ;
; Add2~4                                    ; 2       ;
; Add2~2                                    ; 2       ;
; Add2~0                                    ; 2       ;
; Add1~20                                   ; 2       ;
; Add1~18                                   ; 2       ;
; Add1~16                                   ; 2       ;
; Add1~14                                   ; 2       ;
; Add1~12                                   ; 2       ;
; Add1~10                                   ; 2       ;
; Add1~8                                    ; 2       ;
; Add1~6                                    ; 2       ;
; Add1~4                                    ; 2       ;
; Add1~2                                    ; 2       ;
; Add1~0                                    ; 2       ;
; VGA_SYNC:SYNC|Add0~20                     ; 2       ;
; VGA_SYNC:SYNC|Add0~18                     ; 2       ;
; VGA_SYNC:SYNC|Add0~16                     ; 2       ;
; VGA_SYNC:SYNC|Add0~12                     ; 2       ;
; VGA_SYNC:SYNC|Add0~10                     ; 2       ;
; VGA_SYNC:SYNC|Add0~6                      ; 2       ;
; VGA_SYNC:SYNC|Add0~4                      ; 2       ;
; VGA_SYNC:SYNC|Add0~2                      ; 2       ;
; VGA_SYNC:SYNC|Add0~0                      ; 2       ;
; SOL~input                                 ; 1       ;
; LA~input                                  ; 1       ;
; SI~input                                  ; 1       ;
; FA~input                                  ; 1       ;
; MI~input                                  ; 1       ;
; RE~input                                  ; 1       ;
; DO~input                                  ; 1       ;
; DOB~input                                 ; 1       ;
; FQDIVIDER:CLK|TEMPORAL~0                  ; 1       ;
; FALLING_BLOCK_F2[31]~39                   ; 1       ;
; FALLING_BLOCK_F2[31]~38                   ; 1       ;
; LessThan13~4                              ; 1       ;
; LessThan17~7                              ; 1       ;
; LessThan12~3                              ; 1       ;
; CLK100HZ:CLK100|COUNTER~7                 ; 1       ;
; CLK100HZ:CLK100|COUNTER~6                 ; 1       ;
; CLK100HZ:CLK100|COUNTER~5                 ; 1       ;
; CLK100HZ:CLK100|COUNTER~4                 ; 1       ;
; CLK100HZ:CLK100|COUNTER~3                 ; 1       ;
; CLK100HZ:CLK100|COUNTER~2                 ; 1       ;
; CLK100HZ:CLK100|COUNTER~1                 ; 1       ;
; CLK100HZ:CLK100|COUNTER~0                 ; 1       ;
; DRAW1~0                                   ; 1       ;
; FALLING_BLOCK_F[31]~37                    ; 1       ;
; FALLING_BLOCK_F[30]~36                    ; 1       ;
; FALLING_BLOCK_F[27]~35                    ; 1       ;
; FALLING_BLOCK_F~34                        ; 1       ;
; FALLING_BLOCK_F~33                        ; 1       ;
; FALLING_BLOCK_F~32                        ; 1       ;
; FALLING_BLOCK_F~31                        ; 1       ;
; FALLING_BLOCK_F~30                        ; 1       ;
; FALLING_BLOCK_F~29                        ; 1       ;
; FALLING_BLOCK_F~28                        ; 1       ;
; FALLING_BLOCK_F~27                        ; 1       ;
; FALLING_BLOCK_F~26                        ; 1       ;
; FALLING_BLOCK_F~25                        ; 1       ;
; FALLING_BLOCK_F~24                        ; 1       ;
; FALLING_BLOCK_F~23                        ; 1       ;
; FALLING_BLOCK_F~22                        ; 1       ;
; FALLING_BLOCK_F~21                        ; 1       ;
; FALLING_BLOCK_F~20                        ; 1       ;
; FALLING_BLOCK_F~19                        ; 1       ;
; FALLING_BLOCK_F~18                        ; 1       ;
; FALLING_BLOCK_F~17                        ; 1       ;
; FALLING_BLOCK_F~16                        ; 1       ;
; Add5~95                                   ; 1       ;
; Add5~94                                   ; 1       ;
; Add5~93                                   ; 1       ;
; Add5~92                                   ; 1       ;
; Add5~91                                   ; 1       ;
; Add5~90                                   ; 1       ;
; Add5~89                                   ; 1       ;
; Add5~88                                   ; 1       ;
; Add5~87                                   ; 1       ;
; Add5~86                                   ; 1       ;
; Add5~85                                   ; 1       ;
; Add5~84                                   ; 1       ;
; Add5~83                                   ; 1       ;
; Add5~82                                   ; 1       ;
; Add5~81                                   ; 1       ;
; Add5~80                                   ; 1       ;
; Add5~79                                   ; 1       ;
; Add5~78                                   ; 1       ;
; Add5~77                                   ; 1       ;
; Add5~76                                   ; 1       ;
; Add5~75                                   ; 1       ;
; DRAW3~0                                   ; 1       ;
; FALLING_BLOCK_F2[30]~36                   ; 1       ;
; FALLING_BLOCK_F2[29]~35                   ; 1       ;
; FALLING_BLOCK_F2~34                       ; 1       ;
; FALLING_BLOCK_F2~33                       ; 1       ;
; FALLING_BLOCK_F2~32                       ; 1       ;
; FALLING_BLOCK_F2~31                       ; 1       ;
; FALLING_BLOCK_F2~30                       ; 1       ;
; FALLING_BLOCK_F2~29                       ; 1       ;
; FALLING_BLOCK_F2~28                       ; 1       ;
; FALLING_BLOCK_F2~27                       ; 1       ;
; FALLING_BLOCK_F2~26                       ; 1       ;
; FALLING_BLOCK_F2~25                       ; 1       ;
; FALLING_BLOCK_F2~24                       ; 1       ;
; FALLING_BLOCK_F2~23                       ; 1       ;
; FALLING_BLOCK_F2~22                       ; 1       ;
; FALLING_BLOCK_F2~21                       ; 1       ;
; FALLING_BLOCK_F2~20                       ; 1       ;
; FALLING_BLOCK_F2~19                       ; 1       ;
; FALLING_BLOCK_F2~18                       ; 1       ;
; FALLING_BLOCK_F2~17                       ; 1       ;
; DRAW2~0                                   ; 1       ;
; Add4~95                                   ; 1       ;
; Add4~94                                   ; 1       ;
; Add4~93                                   ; 1       ;
; Add4~92                                   ; 1       ;
; Add4~91                                   ; 1       ;
; Add4~90                                   ; 1       ;
; Add4~89                                   ; 1       ;
; Add4~88                                   ; 1       ;
; Add4~87                                   ; 1       ;
; Add4~86                                   ; 1       ;
; Add4~85                                   ; 1       ;
; Add4~84                                   ; 1       ;
; Add4~83                                   ; 1       ;
; Add4~82                                   ; 1       ;
; Add4~81                                   ; 1       ;
; Add4~80                                   ; 1       ;
; Add4~79                                   ; 1       ;
; Add4~78                                   ; 1       ;
; Add4~77                                   ; 1       ;
; Add4~76                                   ; 1       ;
; Add4~75                                   ; 1       ;
; COUNTER~12                                ; 1       ;
; COUNTER~11                                ; 1       ;
; COUNTER~10                                ; 1       ;
; COUNTER~9                                 ; 1       ;
; COUNTER~8                                 ; 1       ;
; COUNTER~7                                 ; 1       ;
; COUNTER~6                                 ; 1       ;
; COUNTER~5                                 ; 1       ;
; COUNTER~4                                 ; 1       ;
; COUNTER~3                                 ; 1       ;
; COUNTER~2                                 ; 1       ;
; COUNTER~1                                 ; 1       ;
; COUNTER~0                                 ; 1       ;
; FALLING_BLOCK_F1[31]~35                   ; 1       ;
; FALLING_BLOCK_F1[31]~34                   ; 1       ;
; FALLING_BLOCK_F1[30]~33                   ; 1       ;
; FALLING_BLOCK_F1[29]~32                   ; 1       ;
; FALLING_BLOCK_F1~31                       ; 1       ;
; FALLING_BLOCK_F1~30                       ; 1       ;
; FALLING_BLOCK_F1~29                       ; 1       ;
; FALLING_BLOCK_F1~28                       ; 1       ;
; FALLING_BLOCK_F1~27                       ; 1       ;
; FALLING_BLOCK_F1~26                       ; 1       ;
; FALLING_BLOCK_F1~25                       ; 1       ;
; FALLING_BLOCK_F1~24                       ; 1       ;
; FALLING_BLOCK_F1~23                       ; 1       ;
; FALLING_BLOCK_F1~22                       ; 1       ;
; FALLING_BLOCK_F1~21                       ; 1       ;
; FALLING_BLOCK_F1~20                       ; 1       ;
; FALLING_BLOCK_F1~19                       ; 1       ;
; FALLING_BLOCK_F1~18                       ; 1       ;
; FALLING_BLOCK_F1~17                       ; 1       ;
; FALLING_BLOCK_F1~16                       ; 1       ;
; FALLING_BLOCK_F1~15                       ; 1       ;
; FALLING_BLOCK_F1~14                       ; 1       ;
; CLK100HZ:CLK100|C100HZ~0                  ; 1       ;
; CLK100HZ:CLK100|Equal0~4                  ; 1       ;
; CLK100HZ:CLK100|Equal0~3                  ; 1       ;
; CLK100HZ:CLK100|Equal0~2                  ; 1       ;
; CLK100HZ:CLK100|Equal0~1                  ; 1       ;
; CLK100HZ:CLK100|Equal0~0                  ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|CLK_523HZ~0    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan2~9    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan2~8    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan2~7    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan2~6    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan2~5    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan2~4    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan2~3    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan2~2    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan2~1    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan2~0    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|CLK_800HZ~0    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan7~8    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan7~7    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan7~6    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan7~5    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan7~4    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan7~3    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan7~2    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan7~1    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan7~0    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|CLK_784HZ~0    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan6~8    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan6~7    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan6~6    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan6~5    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan6~4    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan6~3    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan6~2    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan6~1    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan6~0    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|CLK_698HZ~0    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan5~9    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan5~8    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan5~7    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan5~6    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan5~5    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan5~4    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan5~3    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan5~2    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan5~1    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan5~0    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|CLK_659HZ~0    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan4~7    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan4~6    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan4~5    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan4~4    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan4~2    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan4~1    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan4~0    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|CLK_587HZ~0    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan3~8    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan3~7    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan3~6    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan3~5    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan3~4    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan3~3    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan3~2    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan3~1    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan3~0    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|CLK_494HZ~0    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan1~8    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan1~7    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan1~6    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan1~5    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan1~4    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan1~3    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan1~2    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan1~1    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan1~0    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|CLK_440HZ~0    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan0~8    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan0~7    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan0~6    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan0~5    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan0~4    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan0~3    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan0~2    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan0~1    ; 1       ;
; PIANO_SPEAKER:PIANOSPEAKER|LessThan0~0    ; 1       ;
; FALLING_BLOCK_F~15                        ; 1       ;
; FALLING_BLOCK_F~14                        ; 1       ;
; FALLING_BLOCK_F~13                        ; 1       ;
; FALLING_BLOCK_F~12                        ; 1       ;
; FALLING_BLOCK_F~11                        ; 1       ;
; FALLING_BLOCK_F~10                        ; 1       ;
; FALLING_BLOCK_F~9                         ; 1       ;
; FALLING_BLOCK_F~8                         ; 1       ;
; FALLING_BLOCK_F~7                         ; 1       ;
; FALLING_BLOCK_F~6                         ; 1       ;
; FALLING_BLOCK_F~4                         ; 1       ;
; LessThan34~9                              ; 1       ;
; LessThan34~8                              ; 1       ;
; LessThan34~7                              ; 1       ;
; LessThan34~6                              ; 1       ;
; LessThan34~5                              ; 1       ;
; LessThan34~4                              ; 1       ;
; LessThan34~3                              ; 1       ;
; LessThan34~2                              ; 1       ;
; LessThan34~1                              ; 1       ;
; LessThan34~0                              ; 1       ;
; LessThan31~9                              ; 1       ;
; LessThan31~8                              ; 1       ;
; LessThan32~1                              ; 1       ;
; LessThan32~0                              ; 1       ;
; LessThan31~5                              ; 1       ;
; LessThan31~4                              ; 1       ;
; LessThan31~3                              ; 1       ;
; LessThan31~2                              ; 1       ;
; LessThan31~1                              ; 1       ;
; LessThan31~0                              ; 1       ;
; Add5~32                                   ; 1       ;
; Add5~29                                   ; 1       ;
; Add5~28                                   ; 1       ;
; Add5~27                                   ; 1       ;
; Add5~26                                   ; 1       ;
; Add5~25                                   ; 1       ;
; Add5~24                                   ; 1       ;
; Add5~23                                   ; 1       ;
; Add5~22                                   ; 1       ;
; Add5~21                                   ; 1       ;
; Add5~20                                   ; 1       ;
+-------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,414 / 47,787 ( 3 % ) ;
; C16 interconnects           ; 13 / 1,804 ( < 1 % )   ;
; C4 interconnects            ; 489 / 31,272 ( 2 % )   ;
; Direct links                ; 504 / 47,787 ( 1 % )   ;
; Global clocks               ; 3 / 20 ( 15 % )        ;
; Local interconnects         ; 780 / 15,408 ( 5 % )   ;
; R24 interconnects           ; 22 / 1,775 ( 1 % )     ;
; R4 interconnects            ; 657 / 41,310 ( 2 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.28) ; Number of LABs  (Total = 92) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 2                            ;
; 3                                           ; 1                            ;
; 4                                           ; 6                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 2                            ;
; 8                                           ; 2                            ;
; 9                                           ; 2                            ;
; 10                                          ; 3                            ;
; 11                                          ; 1                            ;
; 12                                          ; 2                            ;
; 13                                          ; 2                            ;
; 14                                          ; 3                            ;
; 15                                          ; 6                            ;
; 16                                          ; 57                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.20) ; Number of LABs  (Total = 92) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 4                            ;
; 1 Clock                            ; 65                           ;
; 1 Clock enable                     ; 20                           ;
; 1 Sync. clear                      ; 18                           ;
; 2 Clock enables                    ; 1                            ;
; 2 Clocks                           ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.50) ; Number of LABs  (Total = 92) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 2                            ;
; 3                                            ; 1                            ;
; 4                                            ; 6                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 7                            ;
; 8                                            ; 3                            ;
; 9                                            ; 2                            ;
; 10                                           ; 2                            ;
; 11                                           ; 2                            ;
; 12                                           ; 2                            ;
; 13                                           ; 2                            ;
; 14                                           ; 0                            ;
; 15                                           ; 2                            ;
; 16                                           ; 8                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 3                            ;
; 20                                           ; 1                            ;
; 21                                           ; 3                            ;
; 22                                           ; 3                            ;
; 23                                           ; 1                            ;
; 24                                           ; 6                            ;
; 25                                           ; 5                            ;
; 26                                           ; 1                            ;
; 27                                           ; 2                            ;
; 28                                           ; 2                            ;
; 29                                           ; 2                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
; 32                                           ; 16                           ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.17) ; Number of LABs  (Total = 92) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 4                            ;
; 2                                                ; 9                            ;
; 3                                                ; 3                            ;
; 4                                                ; 10                           ;
; 5                                                ; 3                            ;
; 6                                                ; 3                            ;
; 7                                                ; 6                            ;
; 8                                                ; 2                            ;
; 9                                                ; 2                            ;
; 10                                               ; 0                            ;
; 11                                               ; 5                            ;
; 12                                               ; 6                            ;
; 13                                               ; 5                            ;
; 14                                               ; 3                            ;
; 15                                               ; 3                            ;
; 16                                               ; 22                           ;
; 17                                               ; 1                            ;
; 18                                               ; 1                            ;
; 19                                               ; 0                            ;
; 20                                               ; 0                            ;
; 21                                               ; 1                            ;
; 22                                               ; 1                            ;
; 23                                               ; 1                            ;
; 24                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 14.68) ; Number of LABs  (Total = 92) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 7                            ;
; 3                                            ; 11                           ;
; 4                                            ; 4                            ;
; 5                                            ; 2                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 2                            ;
; 12                                           ; 2                            ;
; 13                                           ; 1                            ;
; 14                                           ; 6                            ;
; 15                                           ; 4                            ;
; 16                                           ; 4                            ;
; 17                                           ; 6                            ;
; 18                                           ; 12                           ;
; 19                                           ; 3                            ;
; 20                                           ; 3                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 2                            ;
; 24                                           ; 1                            ;
; 25                                           ; 3                            ;
; 26                                           ; 3                            ;
; 27                                           ; 3                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 2                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
; 33                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 25           ; 0            ; 25           ; 0            ; 0            ; 27        ; 25           ; 0            ; 27        ; 27        ; 0            ; 0            ; 0            ; 0            ; 12           ; 0            ; 0            ; 12           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 27        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 2            ; 27           ; 2            ; 27           ; 27           ; 0         ; 2            ; 27           ; 0         ; 0         ; 27           ; 27           ; 27           ; 27           ; 15           ; 27           ; 27           ; 15           ; 27           ; 27           ; 27           ; 27           ; 27           ; 27           ; 27           ; 27           ; 27           ; 0         ; 27           ; 27           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; HSYNC              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VSYNC              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IZQ                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DER                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPEAKER            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RST                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK_50MHz          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DOB                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DO                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RE                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MI                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FA                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SI                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOL                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLK_50MHz       ; CLK_50MHz            ; 4.3               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+--------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                            ;
+-----------------------------+------------------------+-------------------+
; Source Register             ; Destination Register   ; Delay Added in ns ;
+-----------------------------+------------------------+-------------------+
; FQDIVIDER:CLK|TEMPORAL      ; FQDIVIDER:CLK|TEMPORAL ; 2.316             ;
; CLK100HZ:CLK100|C100HZ      ; CLK100HZ:CLK100|C100HZ ; 1.941             ;
; CLK100HZ:CLK100|COUNTER[17] ; CLK100HZ:CLK100|C100HZ ; 0.806             ;
; CLK100HZ:CLK100|COUNTER[16] ; CLK100HZ:CLK100|C100HZ ; 0.806             ;
; CLK100HZ:CLK100|COUNTER[15] ; CLK100HZ:CLK100|C100HZ ; 0.806             ;
; CLK100HZ:CLK100|COUNTER[14] ; CLK100HZ:CLK100|C100HZ ; 0.806             ;
; CLK100HZ:CLK100|COUNTER[13] ; CLK100HZ:CLK100|C100HZ ; 0.806             ;
; CLK100HZ:CLK100|COUNTER[12] ; CLK100HZ:CLK100|C100HZ ; 0.806             ;
; CLK100HZ:CLK100|COUNTER[11] ; CLK100HZ:CLK100|C100HZ ; 0.806             ;
; CLK100HZ:CLK100|COUNTER[10] ; CLK100HZ:CLK100|C100HZ ; 0.806             ;
; CLK100HZ:CLK100|COUNTER[9]  ; CLK100HZ:CLK100|C100HZ ; 0.806             ;
; CLK100HZ:CLK100|COUNTER[8]  ; CLK100HZ:CLK100|C100HZ ; 0.806             ;
; CLK100HZ:CLK100|COUNTER[7]  ; CLK100HZ:CLK100|C100HZ ; 0.806             ;
; CLK100HZ:CLK100|COUNTER[6]  ; CLK100HZ:CLK100|C100HZ ; 0.806             ;
; CLK100HZ:CLK100|COUNTER[5]  ; CLK100HZ:CLK100|C100HZ ; 0.806             ;
; CLK100HZ:CLK100|COUNTER[4]  ; CLK100HZ:CLK100|C100HZ ; 0.806             ;
; CLK100HZ:CLK100|COUNTER[3]  ; CLK100HZ:CLK100|C100HZ ; 0.806             ;
; CLK100HZ:CLK100|COUNTER[2]  ; CLK100HZ:CLK100|C100HZ ; 0.806             ;
; CLK100HZ:CLK100|COUNTER[1]  ; CLK100HZ:CLK100|C100HZ ; 0.806             ;
; CLK100HZ:CLK100|COUNTER[18] ; CLK100HZ:CLK100|C100HZ ; 0.806             ;
; CLK100HZ:CLK100|COUNTER[0]  ; CLK100HZ:CLK100|C100HZ ; 0.806             ;
+-----------------------------+------------------------+-------------------+
Note: This table only shows the top 21 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C16F484C6 for design "VGA"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 2 pins of 27 total pins
    Info (169086): Pin IZQ not assigned to an exact location on the device
    Info (169086): Pin DER not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'VGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLK_50MHz~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node FQDIVIDER:CLK|TEMPORAL 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node FQDIVIDER:CLK|TEMPORAL~0
Info (176353): Automatically promoted node CLK100HZ:CLK100|C100HZ 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node CLK100HZ:CLK100|C100HZ~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 2 (unused VREF, 3.3V VCCIO, 2 input, 0 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVCMOS.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 8 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 3 total pin(s) used --  38 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 15 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  47 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.70 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (169177): 12 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone III Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin IZQ uses I/O standard 3.3-V LVCMOS at AB17
    Info (169178): Pin DER uses I/O standard 3.3-V LVCMOS at E12
    Info (169178): Pin RST uses I/O standard 3.3-V LVCMOS at J6
    Info (169178): Pin CLK_50MHz uses I/O standard 3.3-V LVCMOS at G21
    Info (169178): Pin DOB uses I/O standard 3.3-V LVCMOS at V15
    Info (169178): Pin DO uses I/O standard 3.3-V LVCMOS at F1
    Info (169178): Pin RE uses I/O standard 3.3-V LVCMOS at G3
    Info (169178): Pin MI uses I/O standard 3.3-V LVCMOS at H2
    Info (169178): Pin FA uses I/O standard 3.3-V LVCMOS at R14
    Info (169178): Pin SI uses I/O standard 3.3-V LVCMOS at AB9
    Info (169178): Pin LA uses I/O standard 3.3-V LVCMOS at AA9
    Info (169178): Pin SOL uses I/O standard 3.3-V LVCMOS at AB7
Info (144001): Generated suppressed messages file C:/Carlos Perez Araujo/Proyectos Personales/Quartus ii/VGA/output_files/VGA.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 811 megabytes
    Info: Processing ended: Sat Aug 06 19:06:08 2016
    Info: Elapsed time: 00:00:22
    Info: Total CPU time (on all processors): 00:00:20


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Carlos Perez Araujo/Proyectos Personales/Quartus ii/VGA/output_files/VGA.fit.smsg.


