# I-versione-PFRL
Progetto di Reti Logiche A.A. 2019-2020 Politecnico di Milano. Progetto di un componente sequenziale che codifichi degli indirizzi secondo il metodo delle Working Zone. Il componente è specificato in VHDL ed è stato progettato con l'ausilio di Vivado. Voto finale 30L.
