SW_INT_ENABLE_REG,FUNC_0
SW_INT_MASK_REG,FUNC_1
aintc_read_4,FUNC_2
aintc_write_4,FUNC_3
mtx_lock_spin,FUNC_4
mtx_unlock_spin,FUNC_5
a10_intr_unmask,FUNC_6
sc,VAR_0
irq,VAR_1
bit,VAR_2
block,VAR_3
value,VAR_4
