; ZL30732
; GUI Version               : 2.3.0
; File Generation Date      : 12/9/2022, 2:45:08 PM
; DUT FW Version            : not connected (work-offline mode)
; =============================================================================
; NOTE:
; This is an incremental configuration script.
; For proper device operation, all register write and wait commands in
; this file must be performed in the sequence listed.
; =============================================================================
; Configuration script commands
; 1. Register Write Command:
;         X , <register_address> , <data_bytes>
;         Both <register_address> and <data_bytes> are in hexadecimal
;         format and must have the "0x" prefix.
;         The register_address contains the page number and page offset.
;         The page number is stored in register_address[14:7].
;         The page offset is stored in register_address[6:0].
; 2. Wait Command:
;         W , <time_microseconds>
;         The wait time is specified in microseconds.
; =============================================================================
X , 0x0007 , 0xFF             ; custom_config_ver
X , 0x0008 , 0xFF             ; custom_config_ver
X , 0x0009 , 0xFF             ; custom_config_ver
X , 0x000A , 0xFF             ; custom_config_ver
X , 0x000B , 0x00             ; central_freq_offset
X , 0x000C , 0x00             ; central_freq_offset
X , 0x000D , 0x00             ; central_freq_offset
X , 0x000E , 0x00             ; central_freq_offset
X , 0x0021 , 0x04             ; xo_amp_sel
X , 0x0022 , 0x00             ; xo_osci_sel
X , 0x0023 , 0x00             ; xo_osco_sel
X , 0x0025 , 0x00             ; xo_tst_ctrl
X , 0x0026 , 0x20             ; xo_config
X , 0x0027 , 0x43             ; sys_apll_source_priority
X , 0x0028 , 0x21             ; sys_apll_source_priority
X , 0x0029 , 0x00             ; sys_apll_source_config
X , 0x002A , 0x3C             ; sys_apll_primary_div_int
X , 0x002B , 0x00             ; sys_apll_primary_div_frac
X , 0x002C , 0x00             ; sys_apll_primary_div_frac
X , 0x002D , 0x00             ; sys_apll_primary_div_frac
X , 0x002E , 0x00             ; sys_apll_primary_div_frac
X , 0x002F , 0x00             ; sys_apll_primary_div_frac
X , 0x0030 , 0x04             ; sys_apll_secondary_div
X , 0x0034 , 0x00             ; pi_online_cal_ctrl
X , 0x0035 , 0x04             ; pi_online_cal_select
X , 0x0036 , 0x00             ; pi_online_cal_synth_mask
X , 0x0046 , 0x00             ; master_clk_ofst
X , 0x0047 , 0x00             ; master_clk_ofst
X , 0x0048 , 0x00             ; master_clk_ofst
X , 0x0049 , 0x00             ; master_clk_ofst
X , 0x004A , 0x00             ; master_clk_ofst
X , 0x004B , 0x00             ; gui_switches
X , 0x004C , 0x00             ; gui_switches
X , 0x0033 , 0x01             ; master_clk_cfg_ready
W , 100000

X , 0x0502 , 0x00             ; ref_mb_mask
X , 0x0503 , 0x01             ; ref_mb_mask
X , 0x0504 , 0x02             ; ref_mb_sem
W , 20000
X , 0x0505 , 0x61             ; ref0p_freq_base
X , 0x0506 , 0xA8             ; ref0p_freq_base
X , 0x0507 , 0x03             ; ref0p_freq_mult
X , 0x0508 , 0xE8             ; ref0p_freq_mult
X , 0x0509 , 0x00             ; ref0p_ratio_m
X , 0x050A , 0x01             ; ref0p_ratio_m
X , 0x050B , 0x00             ; ref0p_ratio_n
X , 0x050C , 0x01             ; ref0p_ratio_n
X , 0x050D , 0x01             ; ref0p_config
X , 0x050E , 0x00             ; ref0p_clk_domain
X , 0x050F , 0x05             ; ref0p_scm
X , 0x0510 , 0x00             ; ref0p_scm_fine
X , 0x0511 , 0x00             ; ref0p_scm_fine
X , 0x0512 , 0x00             ; ref0p_scm_fine
X , 0x0513 , 0x00             ; ref0p_scm_fine
X , 0x0514 , 0x05             ; ref0p_cfm
X , 0x0516 , 0x00             ; ref0p_gst_disqual
X , 0x0517 , 0x05             ; ref0p_gst_disqual
X , 0x0518 , 0x00             ; ref0p_gst_qual
X , 0x0519 , 0x14             ; ref0p_gst_qual
X , 0x051A , 0x01             ; ref0p_meas_freq_period
X , 0x051B , 0x00             ; ref0p_pfm_ctrl
X , 0x051C , 0xB3             ; ref0p_pfm_disqualify
X , 0x051D , 0xB0             ; ref0p_pfm_disqualify
X , 0x051E , 0x9C             ; ref0p_pfm_qualify
X , 0x051F , 0x40             ; ref0p_pfm_qualify
X , 0x0520 , 0x00             ; ref0p_pfm_period
X , 0x0521 , 0x00             ; ref0p_pfm_period
X , 0x0522 , 0x28             ; ref0p_pfm_filter_limit
X , 0x0528 , 0x00             ; ref0p_phase_offset_compensation
X , 0x0529 , 0x00             ; ref0p_phase_offset_compensation
X , 0x052A , 0x00             ; ref0p_phase_offset_compensation
X , 0x052B , 0x00             ; ref0p_phase_offset_compensation
X , 0x052E , 0x00             ; ref0p_sync_ctrl
X , 0x052F , 0x00             ; ref0p_sync_misc
X , 0x0530 , 0x00             ; ref0p_esync_div
X , 0x0531 , 0x00             ; ref0p_esync_div
X , 0x0532 , 0x00             ; ref0p_esync_div
X , 0x0533 , 0x00             ; ref0p_esync_div
X , 0x0534 , 0x00             ; ref0p_gpi_select
X , 0x0535 , 0x00             ; ref0p_gpi_select
X , 0x0536 , 0x00             ; ref0p_gpi_config
X , 0x0537 , 0x00             ; ref0p_esync_min_low_pulse
X , 0x0538 , 0x00             ; ref0p_esync_min_hi_pulse
X , 0x0539 , 0x00             ; ref0p_esync_max_low_pulse
X , 0x053A , 0x00             ; ref0p_esync_max_hi_pulse
X , 0x0504 , 0x01             ; ref_mb_sem
W , 20000

X , 0x0502 , 0x00             ; ref_mb_mask
X , 0x0503 , 0x02             ; ref_mb_mask
X , 0x0504 , 0x02             ; ref_mb_sem
W , 20000
X , 0x0505 , 0x61             ; ref0n_freq_base
X , 0x0506 , 0xA8             ; ref0n_freq_base
X , 0x0507 , 0x03             ; ref0n_freq_mult
X , 0x0508 , 0xE8             ; ref0n_freq_mult
X , 0x0509 , 0x00             ; ref0n_ratio_m
X , 0x050A , 0x01             ; ref0n_ratio_m
X , 0x050B , 0x00             ; ref0n_ratio_n
X , 0x050C , 0x01             ; ref0n_ratio_n
X , 0x050D , 0x01             ; ref0n_config
X , 0x050E , 0x00             ; ref0n_clk_domain
X , 0x050F , 0x05             ; ref0n_scm
X , 0x0510 , 0x00             ; ref0n_scm_fine
X , 0x0511 , 0x00             ; ref0n_scm_fine
X , 0x0512 , 0x00             ; ref0n_scm_fine
X , 0x0513 , 0x00             ; ref0n_scm_fine
X , 0x0514 , 0x05             ; ref0n_cfm
X , 0x0516 , 0x00             ; ref0n_gst_disqual
X , 0x0517 , 0x05             ; ref0n_gst_disqual
X , 0x0518 , 0x00             ; ref0n_gst_qual
X , 0x0519 , 0x14             ; ref0n_gst_qual
X , 0x051A , 0x01             ; ref0n_meas_freq_period
X , 0x051B , 0x00             ; ref0n_pfm_ctrl
X , 0x051C , 0xB3             ; ref0n_pfm_disqualify
X , 0x051D , 0xB0             ; ref0n_pfm_disqualify
X , 0x051E , 0x9C             ; ref0n_pfm_qualify
X , 0x051F , 0x40             ; ref0n_pfm_qualify
X , 0x0520 , 0x00             ; ref0n_pfm_period
X , 0x0521 , 0x00             ; ref0n_pfm_period
X , 0x0522 , 0x28             ; ref0n_pfm_filter_limit
X , 0x0528 , 0x00             ; ref0n_phase_offset_compensation
X , 0x0529 , 0x00             ; ref0n_phase_offset_compensation
X , 0x052A , 0x00             ; ref0n_phase_offset_compensation
X , 0x052B , 0x00             ; ref0n_phase_offset_compensation
X , 0x052E , 0x00             ; ref0n_sync_ctrl
X , 0x052F , 0x00             ; ref0n_sync_misc
X , 0x0530 , 0x00             ; ref0n_esync_div
X , 0x0531 , 0x00             ; ref0n_esync_div
X , 0x0532 , 0x00             ; ref0n_esync_div
X , 0x0533 , 0x00             ; ref0n_esync_div
X , 0x0534 , 0x00             ; ref0n_gpi_select
X , 0x0535 , 0x00             ; ref0n_gpi_select
X , 0x0536 , 0x00             ; ref0n_gpi_config
X , 0x0537 , 0x00             ; ref0n_esync_min_low_pulse
X , 0x0538 , 0x00             ; ref0n_esync_min_hi_pulse
X , 0x0539 , 0x00             ; ref0n_esync_max_low_pulse
X , 0x053A , 0x00             ; ref0n_esync_max_hi_pulse
X , 0x0504 , 0x01             ; ref_mb_sem
W , 20000

X , 0x0502 , 0x00             ; ref_mb_mask
X , 0x0503 , 0x04             ; ref_mb_mask
X , 0x0504 , 0x02             ; ref_mb_sem
W , 20000
X , 0x0505 , 0x61             ; ref1p_freq_base
X , 0x0506 , 0xA8             ; ref1p_freq_base
X , 0x0507 , 0x03             ; ref1p_freq_mult
X , 0x0508 , 0xE8             ; ref1p_freq_mult
X , 0x0509 , 0x00             ; ref1p_ratio_m
X , 0x050A , 0x01             ; ref1p_ratio_m
X , 0x050B , 0x00             ; ref1p_ratio_n
X , 0x050C , 0x01             ; ref1p_ratio_n
X , 0x050D , 0x01             ; ref1p_config
X , 0x050E , 0x00             ; ref1p_clk_domain
X , 0x050F , 0x05             ; ref1p_scm
X , 0x0510 , 0x00             ; ref1p_scm_fine
X , 0x0511 , 0x00             ; ref1p_scm_fine
X , 0x0512 , 0x00             ; ref1p_scm_fine
X , 0x0513 , 0x00             ; ref1p_scm_fine
X , 0x0514 , 0x05             ; ref1p_cfm
X , 0x0516 , 0x00             ; ref1p_gst_disqual
X , 0x0517 , 0x05             ; ref1p_gst_disqual
X , 0x0518 , 0x00             ; ref1p_gst_qual
X , 0x0519 , 0x14             ; ref1p_gst_qual
X , 0x051A , 0x01             ; ref1p_meas_freq_period
X , 0x051B , 0x00             ; ref1p_pfm_ctrl
X , 0x051C , 0xB3             ; ref1p_pfm_disqualify
X , 0x051D , 0xB0             ; ref1p_pfm_disqualify
X , 0x051E , 0x9C             ; ref1p_pfm_qualify
X , 0x051F , 0x40             ; ref1p_pfm_qualify
X , 0x0520 , 0x00             ; ref1p_pfm_period
X , 0x0521 , 0x00             ; ref1p_pfm_period
X , 0x0522 , 0x28             ; ref1p_pfm_filter_limit
X , 0x0528 , 0x00             ; ref1p_phase_offset_compensation
X , 0x0529 , 0x00             ; ref1p_phase_offset_compensation
X , 0x052A , 0x00             ; ref1p_phase_offset_compensation
X , 0x052B , 0x00             ; ref1p_phase_offset_compensation
X , 0x052E , 0x00             ; ref1p_sync_ctrl
X , 0x052F , 0x00             ; ref1p_sync_misc
X , 0x0530 , 0x00             ; ref1p_esync_div
X , 0x0531 , 0x00             ; ref1p_esync_div
X , 0x0532 , 0x00             ; ref1p_esync_div
X , 0x0533 , 0x00             ; ref1p_esync_div
X , 0x0534 , 0x00             ; ref1p_gpi_select
X , 0x0535 , 0x00             ; ref1p_gpi_select
X , 0x0536 , 0x00             ; ref1p_gpi_config
X , 0x0537 , 0x00             ; ref1p_esync_min_low_pulse
X , 0x0538 , 0x00             ; ref1p_esync_min_hi_pulse
X , 0x0539 , 0x00             ; ref1p_esync_max_low_pulse
X , 0x053A , 0x00             ; ref1p_esync_max_hi_pulse
X , 0x0504 , 0x01             ; ref_mb_sem
W , 20000

X , 0x0502 , 0x00             ; ref_mb_mask
X , 0x0503 , 0x08             ; ref_mb_mask
X , 0x0504 , 0x02             ; ref_mb_sem
W , 20000
X , 0x0505 , 0x61             ; ref1n_freq_base
X , 0x0506 , 0xA8             ; ref1n_freq_base
X , 0x0507 , 0x03             ; ref1n_freq_mult
X , 0x0508 , 0xE8             ; ref1n_freq_mult
X , 0x0509 , 0x00             ; ref1n_ratio_m
X , 0x050A , 0x01             ; ref1n_ratio_m
X , 0x050B , 0x00             ; ref1n_ratio_n
X , 0x050C , 0x01             ; ref1n_ratio_n
X , 0x050D , 0x01             ; ref1n_config
X , 0x050E , 0x00             ; ref1n_clk_domain
X , 0x050F , 0x05             ; ref1n_scm
X , 0x0510 , 0x00             ; ref1n_scm_fine
X , 0x0511 , 0x00             ; ref1n_scm_fine
X , 0x0512 , 0x00             ; ref1n_scm_fine
X , 0x0513 , 0x00             ; ref1n_scm_fine
X , 0x0514 , 0x05             ; ref1n_cfm
X , 0x0516 , 0x00             ; ref1n_gst_disqual
X , 0x0517 , 0x05             ; ref1n_gst_disqual
X , 0x0518 , 0x00             ; ref1n_gst_qual
X , 0x0519 , 0x14             ; ref1n_gst_qual
X , 0x051A , 0x01             ; ref1n_meas_freq_period
X , 0x051B , 0x00             ; ref1n_pfm_ctrl
X , 0x051C , 0xB3             ; ref1n_pfm_disqualify
X , 0x051D , 0xB0             ; ref1n_pfm_disqualify
X , 0x051E , 0x9C             ; ref1n_pfm_qualify
X , 0x051F , 0x40             ; ref1n_pfm_qualify
X , 0x0520 , 0x00             ; ref1n_pfm_period
X , 0x0521 , 0x00             ; ref1n_pfm_period
X , 0x0522 , 0x28             ; ref1n_pfm_filter_limit
X , 0x0528 , 0x00             ; ref1n_phase_offset_compensation
X , 0x0529 , 0x00             ; ref1n_phase_offset_compensation
X , 0x052A , 0x00             ; ref1n_phase_offset_compensation
X , 0x052B , 0x00             ; ref1n_phase_offset_compensation
X , 0x052E , 0x00             ; ref1n_sync_ctrl
X , 0x052F , 0x00             ; ref1n_sync_misc
X , 0x0530 , 0x00             ; ref1n_esync_div
X , 0x0531 , 0x00             ; ref1n_esync_div
X , 0x0532 , 0x00             ; ref1n_esync_div
X , 0x0533 , 0x00             ; ref1n_esync_div
X , 0x0534 , 0x00             ; ref1n_gpi_select
X , 0x0535 , 0x00             ; ref1n_gpi_select
X , 0x0536 , 0x00             ; ref1n_gpi_config
X , 0x0537 , 0x00             ; ref1n_esync_min_low_pulse
X , 0x0538 , 0x00             ; ref1n_esync_min_hi_pulse
X , 0x0539 , 0x00             ; ref1n_esync_max_low_pulse
X , 0x053A , 0x00             ; ref1n_esync_max_hi_pulse
X , 0x0504 , 0x01             ; ref_mb_sem
W , 20000

X , 0x0502 , 0x00             ; ref_mb_mask
X , 0x0503 , 0x10             ; ref_mb_mask
X , 0x0504 , 0x02             ; ref_mb_sem
W , 20000
X , 0x0505 , 0x27             ; ref2p_freq_base
X , 0x0506 , 0x10             ; ref2p_freq_base
X , 0x0507 , 0x03             ; ref2p_freq_mult
X , 0x0508 , 0xE8             ; ref2p_freq_mult
X , 0x0509 , 0x00             ; ref2p_ratio_m
X , 0x050A , 0x01             ; ref2p_ratio_m
X , 0x050B , 0x00             ; ref2p_ratio_n
X , 0x050C , 0x01             ; ref2p_ratio_n
X , 0x050D , 0x01             ; ref2p_config
X , 0x050E , 0x00             ; ref2p_clk_domain
X , 0x050F , 0x05             ; ref2p_scm
X , 0x0510 , 0x00             ; ref2p_scm_fine
X , 0x0511 , 0x00             ; ref2p_scm_fine
X , 0x0512 , 0x00             ; ref2p_scm_fine
X , 0x0513 , 0x00             ; ref2p_scm_fine
X , 0x0514 , 0x05             ; ref2p_cfm
X , 0x0516 , 0x00             ; ref2p_gst_disqual
X , 0x0517 , 0x05             ; ref2p_gst_disqual
X , 0x0518 , 0x00             ; ref2p_gst_qual
X , 0x0519 , 0x14             ; ref2p_gst_qual
X , 0x051A , 0x01             ; ref2p_meas_freq_period
X , 0x051B , 0x00             ; ref2p_pfm_ctrl
X , 0x051C , 0xB3             ; ref2p_pfm_disqualify
X , 0x051D , 0xB0             ; ref2p_pfm_disqualify
X , 0x051E , 0x9C             ; ref2p_pfm_qualify
X , 0x051F , 0x40             ; ref2p_pfm_qualify
X , 0x0520 , 0x00             ; ref2p_pfm_period
X , 0x0521 , 0x00             ; ref2p_pfm_period
X , 0x0522 , 0x28             ; ref2p_pfm_filter_limit
X , 0x0528 , 0x00             ; ref2p_phase_offset_compensation
X , 0x0529 , 0x00             ; ref2p_phase_offset_compensation
X , 0x052A , 0x00             ; ref2p_phase_offset_compensation
X , 0x052B , 0x00             ; ref2p_phase_offset_compensation
X , 0x052E , 0x00             ; ref2p_sync_ctrl
X , 0x052F , 0x00             ; ref2p_sync_misc
X , 0x0530 , 0x00             ; ref2p_esync_div
X , 0x0531 , 0x00             ; ref2p_esync_div
X , 0x0532 , 0x00             ; ref2p_esync_div
X , 0x0533 , 0x00             ; ref2p_esync_div
X , 0x0534 , 0x00             ; ref2p_gpi_select
X , 0x0535 , 0x00             ; ref2p_gpi_select
X , 0x0536 , 0x00             ; ref2p_gpi_config
X , 0x0537 , 0x00             ; ref2p_esync_min_low_pulse
X , 0x0538 , 0x00             ; ref2p_esync_min_hi_pulse
X , 0x0539 , 0x00             ; ref2p_esync_max_low_pulse
X , 0x053A , 0x00             ; ref2p_esync_max_hi_pulse
X , 0x0504 , 0x01             ; ref_mb_sem
W , 20000

X , 0x0502 , 0x00             ; ref_mb_mask
X , 0x0503 , 0x20             ; ref_mb_mask
X , 0x0504 , 0x02             ; ref_mb_sem
W , 20000
X , 0x0505 , 0x00             ; ref2n_freq_base
X , 0x0506 , 0x01             ; ref2n_freq_base
X , 0x0507 , 0x00             ; ref2n_freq_mult
X , 0x0508 , 0x01             ; ref2n_freq_mult
X , 0x0509 , 0x00             ; ref2n_ratio_m
X , 0x050A , 0x01             ; ref2n_ratio_m
X , 0x050B , 0x00             ; ref2n_ratio_n
X , 0x050C , 0x01             ; ref2n_ratio_n
X , 0x050D , 0x01             ; ref2n_config
X , 0x050E , 0x00             ; ref2n_clk_domain
X , 0x050F , 0x05             ; ref2n_scm
X , 0x0510 , 0x00             ; ref2n_scm_fine
X , 0x0511 , 0x00             ; ref2n_scm_fine
X , 0x0512 , 0x00             ; ref2n_scm_fine
X , 0x0513 , 0x00             ; ref2n_scm_fine
X , 0x0514 , 0x05             ; ref2n_cfm
X , 0x0516 , 0x00             ; ref2n_gst_disqual
X , 0x0517 , 0x05             ; ref2n_gst_disqual
X , 0x0518 , 0x00             ; ref2n_gst_qual
X , 0x0519 , 0x14             ; ref2n_gst_qual
X , 0x051A , 0x01             ; ref2n_meas_freq_period
X , 0x051B , 0x00             ; ref2n_pfm_ctrl
X , 0x051C , 0xB3             ; ref2n_pfm_disqualify
X , 0x051D , 0xB0             ; ref2n_pfm_disqualify
X , 0x051E , 0x9C             ; ref2n_pfm_qualify
X , 0x051F , 0x40             ; ref2n_pfm_qualify
X , 0x0520 , 0x00             ; ref2n_pfm_period
X , 0x0521 , 0x00             ; ref2n_pfm_period
X , 0x0522 , 0x28             ; ref2n_pfm_filter_limit
X , 0x0528 , 0x00             ; ref2n_phase_offset_compensation
X , 0x0529 , 0x00             ; ref2n_phase_offset_compensation
X , 0x052A , 0x00             ; ref2n_phase_offset_compensation
X , 0x052B , 0x00             ; ref2n_phase_offset_compensation
X , 0x052E , 0x00             ; ref2n_sync_ctrl
X , 0x052F , 0x00             ; ref2n_sync_misc
X , 0x0530 , 0x00             ; ref2n_esync_div
X , 0x0531 , 0x00             ; ref2n_esync_div
X , 0x0532 , 0x00             ; ref2n_esync_div
X , 0x0533 , 0x00             ; ref2n_esync_div
X , 0x0534 , 0x00             ; ref2n_gpi_select
X , 0x0535 , 0x00             ; ref2n_gpi_select
X , 0x0536 , 0x00             ; ref2n_gpi_config
X , 0x0537 , 0x00             ; ref2n_esync_min_low_pulse
X , 0x0538 , 0x00             ; ref2n_esync_min_hi_pulse
X , 0x0539 , 0x00             ; ref2n_esync_max_low_pulse
X , 0x053A , 0x00             ; ref2n_esync_max_hi_pulse
X , 0x0504 , 0x01             ; ref_mb_sem
W , 20000

X , 0x0502 , 0x00             ; ref_mb_mask
X , 0x0503 , 0x40             ; ref_mb_mask
X , 0x0504 , 0x02             ; ref_mb_sem
W , 20000
X , 0x0505 , 0x61             ; ref3p_freq_base
X , 0x0506 , 0xA8             ; ref3p_freq_base
X , 0x0507 , 0x03             ; ref3p_freq_mult
X , 0x0508 , 0xE8             ; ref3p_freq_mult
X , 0x0509 , 0x00             ; ref3p_ratio_m
X , 0x050A , 0x01             ; ref3p_ratio_m
X , 0x050B , 0x00             ; ref3p_ratio_n
X , 0x050C , 0x01             ; ref3p_ratio_n
X , 0x050D , 0x00             ; ref3p_config
X , 0x050E , 0x00             ; ref3p_clk_domain
X , 0x050F , 0x05             ; ref3p_scm
X , 0x0510 , 0x00             ; ref3p_scm_fine
X , 0x0511 , 0x00             ; ref3p_scm_fine
X , 0x0512 , 0x00             ; ref3p_scm_fine
X , 0x0513 , 0x00             ; ref3p_scm_fine
X , 0x0514 , 0x05             ; ref3p_cfm
X , 0x0516 , 0x00             ; ref3p_gst_disqual
X , 0x0517 , 0x05             ; ref3p_gst_disqual
X , 0x0518 , 0x00             ; ref3p_gst_qual
X , 0x0519 , 0x14             ; ref3p_gst_qual
X , 0x051A , 0x01             ; ref3p_meas_freq_period
X , 0x051B , 0x00             ; ref3p_pfm_ctrl
X , 0x051C , 0xB3             ; ref3p_pfm_disqualify
X , 0x051D , 0xB0             ; ref3p_pfm_disqualify
X , 0x051E , 0x9C             ; ref3p_pfm_qualify
X , 0x051F , 0x40             ; ref3p_pfm_qualify
X , 0x0520 , 0x00             ; ref3p_pfm_period
X , 0x0521 , 0x00             ; ref3p_pfm_period
X , 0x0522 , 0x28             ; ref3p_pfm_filter_limit
X , 0x0528 , 0x00             ; ref3p_phase_offset_compensation
X , 0x0529 , 0x00             ; ref3p_phase_offset_compensation
X , 0x052A , 0x00             ; ref3p_phase_offset_compensation
X , 0x052B , 0x00             ; ref3p_phase_offset_compensation
X , 0x052E , 0x00             ; ref3p_sync_ctrl
X , 0x052F , 0x00             ; ref3p_sync_misc
X , 0x0530 , 0x00             ; ref3p_esync_div
X , 0x0531 , 0x00             ; ref3p_esync_div
X , 0x0532 , 0x00             ; ref3p_esync_div
X , 0x0533 , 0x00             ; ref3p_esync_div
X , 0x0534 , 0x00             ; ref3p_gpi_select
X , 0x0535 , 0x00             ; ref3p_gpi_select
X , 0x0536 , 0x00             ; ref3p_gpi_config
X , 0x0537 , 0x00             ; ref3p_esync_min_low_pulse
X , 0x0538 , 0x00             ; ref3p_esync_min_hi_pulse
X , 0x0539 , 0x00             ; ref3p_esync_max_low_pulse
X , 0x053A , 0x00             ; ref3p_esync_max_hi_pulse
X , 0x0504 , 0x01             ; ref_mb_sem
W , 20000

X , 0x0502 , 0x00             ; ref_mb_mask
X , 0x0503 , 0x80             ; ref_mb_mask
X , 0x0504 , 0x02             ; ref_mb_sem
W , 20000
X , 0x0505 , 0x00             ; ref3n_freq_base
X , 0x0506 , 0x01             ; ref3n_freq_base
X , 0x0507 , 0x00             ; ref3n_freq_mult
X , 0x0508 , 0x01             ; ref3n_freq_mult
X , 0x0509 , 0x00             ; ref3n_ratio_m
X , 0x050A , 0x01             ; ref3n_ratio_m
X , 0x050B , 0x00             ; ref3n_ratio_n
X , 0x050C , 0x01             ; ref3n_ratio_n
X , 0x050D , 0x01             ; ref3n_config
X , 0x050E , 0x00             ; ref3n_clk_domain
X , 0x050F , 0x05             ; ref3n_scm
X , 0x0510 , 0x00             ; ref3n_scm_fine
X , 0x0511 , 0x00             ; ref3n_scm_fine
X , 0x0512 , 0x00             ; ref3n_scm_fine
X , 0x0513 , 0x00             ; ref3n_scm_fine
X , 0x0514 , 0x05             ; ref3n_cfm
X , 0x0516 , 0x00             ; ref3n_gst_disqual
X , 0x0517 , 0x05             ; ref3n_gst_disqual
X , 0x0518 , 0x00             ; ref3n_gst_qual
X , 0x0519 , 0x14             ; ref3n_gst_qual
X , 0x051A , 0x01             ; ref3n_meas_freq_period
X , 0x051B , 0x00             ; ref3n_pfm_ctrl
X , 0x051C , 0xB3             ; ref3n_pfm_disqualify
X , 0x051D , 0xB0             ; ref3n_pfm_disqualify
X , 0x051E , 0x9C             ; ref3n_pfm_qualify
X , 0x051F , 0x40             ; ref3n_pfm_qualify
X , 0x0520 , 0x00             ; ref3n_pfm_period
X , 0x0521 , 0x00             ; ref3n_pfm_period
X , 0x0522 , 0x28             ; ref3n_pfm_filter_limit
X , 0x0528 , 0x00             ; ref3n_phase_offset_compensation
X , 0x0529 , 0x00             ; ref3n_phase_offset_compensation
X , 0x052A , 0x00             ; ref3n_phase_offset_compensation
X , 0x052B , 0x00             ; ref3n_phase_offset_compensation
X , 0x052E , 0x00             ; ref3n_sync_ctrl
X , 0x052F , 0x00             ; ref3n_sync_misc
X , 0x0530 , 0x00             ; ref3n_esync_div
X , 0x0531 , 0x00             ; ref3n_esync_div
X , 0x0532 , 0x00             ; ref3n_esync_div
X , 0x0533 , 0x00             ; ref3n_esync_div
X , 0x0534 , 0x00             ; ref3n_gpi_select
X , 0x0535 , 0x00             ; ref3n_gpi_select
X , 0x0536 , 0x00             ; ref3n_gpi_config
X , 0x0537 , 0x00             ; ref3n_esync_min_low_pulse
X , 0x0538 , 0x00             ; ref3n_esync_min_hi_pulse
X , 0x0539 , 0x00             ; ref3n_esync_max_low_pulse
X , 0x053A , 0x00             ; ref3n_esync_max_hi_pulse
X , 0x0504 , 0x01             ; ref_mb_sem
W , 20000

X , 0x0502 , 0x01             ; ref_mb_mask
X , 0x0503 , 0x00             ; ref_mb_mask
X , 0x0504 , 0x02             ; ref_mb_sem
W , 20000
X , 0x0505 , 0x61             ; ref4p_freq_base
X , 0x0506 , 0xA8             ; ref4p_freq_base
X , 0x0507 , 0x03             ; ref4p_freq_mult
X , 0x0508 , 0xE8             ; ref4p_freq_mult
X , 0x0509 , 0x00             ; ref4p_ratio_m
X , 0x050A , 0x01             ; ref4p_ratio_m
X , 0x050B , 0x00             ; ref4p_ratio_n
X , 0x050C , 0x01             ; ref4p_ratio_n
X , 0x050D , 0x01             ; ref4p_config
X , 0x050E , 0x00             ; ref4p_clk_domain
X , 0x050F , 0x05             ; ref4p_scm
X , 0x0510 , 0x00             ; ref4p_scm_fine
X , 0x0511 , 0x00             ; ref4p_scm_fine
X , 0x0512 , 0x00             ; ref4p_scm_fine
X , 0x0513 , 0x00             ; ref4p_scm_fine
X , 0x0514 , 0x05             ; ref4p_cfm
X , 0x0516 , 0x00             ; ref4p_gst_disqual
X , 0x0517 , 0x05             ; ref4p_gst_disqual
X , 0x0518 , 0x00             ; ref4p_gst_qual
X , 0x0519 , 0x14             ; ref4p_gst_qual
X , 0x051A , 0x01             ; ref4p_meas_freq_period
X , 0x051B , 0x00             ; ref4p_pfm_ctrl
X , 0x051C , 0xB3             ; ref4p_pfm_disqualify
X , 0x051D , 0xB0             ; ref4p_pfm_disqualify
X , 0x051E , 0x9C             ; ref4p_pfm_qualify
X , 0x051F , 0x40             ; ref4p_pfm_qualify
X , 0x0520 , 0x00             ; ref4p_pfm_period
X , 0x0521 , 0x00             ; ref4p_pfm_period
X , 0x0522 , 0x28             ; ref4p_pfm_filter_limit
X , 0x0528 , 0x00             ; ref4p_phase_offset_compensation
X , 0x0529 , 0x00             ; ref4p_phase_offset_compensation
X , 0x052A , 0x00             ; ref4p_phase_offset_compensation
X , 0x052B , 0x00             ; ref4p_phase_offset_compensation
X , 0x052E , 0x00             ; ref4p_sync_ctrl
X , 0x052F , 0x00             ; ref4p_sync_misc
X , 0x0530 , 0x00             ; ref4p_esync_div
X , 0x0531 , 0x00             ; ref4p_esync_div
X , 0x0532 , 0x00             ; ref4p_esync_div
X , 0x0533 , 0x00             ; ref4p_esync_div
X , 0x0534 , 0x00             ; ref4p_gpi_select
X , 0x0535 , 0x00             ; ref4p_gpi_select
X , 0x0536 , 0x00             ; ref4p_gpi_config
X , 0x0537 , 0x00             ; ref4p_esync_min_low_pulse
X , 0x0538 , 0x00             ; ref4p_esync_min_hi_pulse
X , 0x0539 , 0x00             ; ref4p_esync_max_low_pulse
X , 0x053A , 0x00             ; ref4p_esync_max_hi_pulse
X , 0x0504 , 0x01             ; ref_mb_sem
W , 20000

X , 0x0502 , 0x02             ; ref_mb_mask
X , 0x0503 , 0x00             ; ref_mb_mask
X , 0x0504 , 0x02             ; ref_mb_sem
W , 20000
X , 0x0505 , 0x27             ; ref4n_freq_base
X , 0x0506 , 0x10             ; ref4n_freq_base
X , 0x0507 , 0x03             ; ref4n_freq_mult
X , 0x0508 , 0xE8             ; ref4n_freq_mult
X , 0x0509 , 0x00             ; ref4n_ratio_m
X , 0x050A , 0x01             ; ref4n_ratio_m
X , 0x050B , 0x00             ; ref4n_ratio_n
X , 0x050C , 0x01             ; ref4n_ratio_n
X , 0x050D , 0x01             ; ref4n_config
X , 0x050E , 0x00             ; ref4n_clk_domain
X , 0x050F , 0x05             ; ref4n_scm
X , 0x0510 , 0x00             ; ref4n_scm_fine
X , 0x0511 , 0x00             ; ref4n_scm_fine
X , 0x0512 , 0x00             ; ref4n_scm_fine
X , 0x0513 , 0x00             ; ref4n_scm_fine
X , 0x0514 , 0x05             ; ref4n_cfm
X , 0x0516 , 0x00             ; ref4n_gst_disqual
X , 0x0517 , 0x05             ; ref4n_gst_disqual
X , 0x0518 , 0x00             ; ref4n_gst_qual
X , 0x0519 , 0x14             ; ref4n_gst_qual
X , 0x051A , 0x01             ; ref4n_meas_freq_period
X , 0x051B , 0x00             ; ref4n_pfm_ctrl
X , 0x051C , 0xB3             ; ref4n_pfm_disqualify
X , 0x051D , 0xB0             ; ref4n_pfm_disqualify
X , 0x051E , 0x9C             ; ref4n_pfm_qualify
X , 0x051F , 0x40             ; ref4n_pfm_qualify
X , 0x0520 , 0x00             ; ref4n_pfm_period
X , 0x0521 , 0x00             ; ref4n_pfm_period
X , 0x0522 , 0x28             ; ref4n_pfm_filter_limit
X , 0x0528 , 0x00             ; ref4n_phase_offset_compensation
X , 0x0529 , 0x00             ; ref4n_phase_offset_compensation
X , 0x052A , 0x00             ; ref4n_phase_offset_compensation
X , 0x052B , 0x00             ; ref4n_phase_offset_compensation
X , 0x052E , 0x00             ; ref4n_sync_ctrl
X , 0x052F , 0x00             ; ref4n_sync_misc
X , 0x0530 , 0x00             ; ref4n_esync_div
X , 0x0531 , 0x00             ; ref4n_esync_div
X , 0x0532 , 0x00             ; ref4n_esync_div
X , 0x0533 , 0x00             ; ref4n_esync_div
X , 0x0534 , 0x00             ; ref4n_gpi_select
X , 0x0535 , 0x00             ; ref4n_gpi_select
X , 0x0536 , 0x00             ; ref4n_gpi_config
X , 0x0537 , 0x00             ; ref4n_esync_min_low_pulse
X , 0x0538 , 0x00             ; ref4n_esync_min_hi_pulse
X , 0x0539 , 0x00             ; ref4n_esync_max_low_pulse
X , 0x053A , 0x00             ; ref4n_esync_max_hi_pulse
X , 0x0504 , 0x01             ; ref_mb_sem
W , 20000

X , 0x0602 , 0x00             ; dpll_mb_mask
X , 0x0603 , 0x01             ; dpll_mb_mask
X , 0x0604 , 0x02             ; dpll_mb_sem
W , 20000
X , 0x0605 , 0x00             ; dpll0_config
X , 0x0609 , 0x01             ; dpll0_fast_lock_ctrl
X , 0x060A , 0x00             ; dpll0_fast_lock_target_time
X , 0x060B , 0x00             ; dpll0_fast_lock_target_time
X , 0x060C , 0x07             ; dpll0_fast_lock_phase_rate
X , 0x060D , 0xD0             ; dpll0_fast_lock_phase_rate
X , 0x060E , 0x00             ; dpll0_fast_lock_fcl
X , 0x060F , 0x00             ; dpll0_fast_lock_fcl
X , 0x0610 , 0x01             ; dpll0_fast_lock_phase_err
X , 0x0611 , 0x00             ; dpll0_fast_lock_phase_err
X , 0x0612 , 0x04             ; dpll0_fast_lock_freq_err
X , 0x0620 , 0x00             ; dpll0_bw_fixed
X , 0x0621 , 0x00             ; dpll0_bw_var
X , 0x0622 , 0x00             ; dpll0_psl
X , 0x0623 , 0x00             ; dpll0_psl
X , 0x0626 , 0x00             ; dpll0_damping
X , 0x0627 , 0x09             ; dpll0_duration_good
X , 0x0628 , 0x02             ; dpll0_phase_good
X , 0x0629 , 0x25             ; dpll0_phase_good
X , 0x062A , 0x51             ; dpll0_phase_good
X , 0x062B , 0x00             ; dpll0_phase_good
X , 0x062C , 0x02             ; dpll0_phase_bad
X , 0x062D , 0x25             ; dpll0_phase_bad
X , 0x062E , 0x51             ; dpll0_phase_bad
X , 0x062F , 0x00             ; dpll0_phase_bad
X , 0x0638 , 0x77             ; dpll0_step_time_thresh
X , 0x0639 , 0x35             ; dpll0_step_time_thresh
X , 0x063A , 0x94             ; dpll0_step_time_thresh
X , 0x063B , 0x00             ; dpll0_step_time_thresh
X , 0x0640 , 0xEE             ; dpll0_step_time_reso
X , 0x0641 , 0x6B             ; dpll0_step_time_reso
X , 0x0642 , 0x28             ; dpll0_step_time_reso
X , 0x0643 , 0x00             ; dpll0_step_time_reso
X , 0x0644 , 0x00             ; dpll0_phase_align_speedup_thresh
X , 0x0645 , 0x0B             ; dpll0_range
X , 0x0646 , 0xB8             ; dpll0_range
X , 0x064D , 0x00             ; dpll0_tie_wr_thresh
X , 0x064E , 0x02             ; dpll0_tie_wr_thresh
X , 0x064F , 0x00             ; dpll0_lock_delay
X , 0x0650 , 0x08             ; dpll0_ref_sw_mask
X , 0x0652 , 0x10             ; dpll0_ref_prio_0
X , 0x0653 , 0x32             ; dpll0_ref_prio_1
X , 0x0654 , 0x54             ; dpll0_ref_prio_2
X , 0x0655 , 0xF6             ; dpll0_ref_prio_3
X , 0x0656 , 0x9F             ; dpll0_ref_prio_4
X , 0x0660 , 0x17             ; dpll0_ref_ho_mask
X , 0x0662 , 0x00             ; dpll0_ho_filter
X , 0x0663 , 0x4C             ; dpll0_ho_delay
X , 0x0668 , 0x7F             ; dpll0_fp_first_realign
X , 0x0669 , 0x00             ; dpll0_fp_realign_intvl
X , 0x066A , 0x00             ; dpll0_fp_lock_thresh
X , 0x066B , 0x00             ; dpll0_fp_lock_thresh
X , 0x066C , 0xFF             ; dpll0_fp_sync_mask
X , 0x0677 , 0x00             ; dpll0_clk_domain_color
X , 0x0678 , 0x00             ; dpll0_clk_domain_name
X , 0x0679 , 0x00             ; dpll0_clk_domain_name
X , 0x067A , 0x00             ; dpll0_clk_domain_name
X , 0x067B , 0x00             ; dpll0_clk_domain_name
X , 0x067C , 0x00             ; dpll0_clk_domain_name
X , 0x067D , 0x00             ; dpll0_clk_domain_name
X , 0x0604 , 0x01             ; dpll_mb_sem
W , 20000

X , 0x0602 , 0x00             ; dpll_mb_mask
X , 0x0603 , 0x02             ; dpll_mb_mask
X , 0x0604 , 0x02             ; dpll_mb_sem
W , 20000
X , 0x0605 , 0x00             ; dpll1_config
X , 0x0609 , 0x01             ; dpll1_fast_lock_ctrl
X , 0x060A , 0x00             ; dpll1_fast_lock_target_time
X , 0x060B , 0x00             ; dpll1_fast_lock_target_time
X , 0x060C , 0x07             ; dpll1_fast_lock_phase_rate
X , 0x060D , 0xD0             ; dpll1_fast_lock_phase_rate
X , 0x060E , 0x00             ; dpll1_fast_lock_fcl
X , 0x060F , 0x00             ; dpll1_fast_lock_fcl
X , 0x0610 , 0x01             ; dpll1_fast_lock_phase_err
X , 0x0611 , 0x00             ; dpll1_fast_lock_phase_err
X , 0x0612 , 0x04             ; dpll1_fast_lock_freq_err
X , 0x0620 , 0x00             ; dpll1_bw_fixed
X , 0x0621 , 0x00             ; dpll1_bw_var
X , 0x0622 , 0x00             ; dpll1_psl
X , 0x0623 , 0x00             ; dpll1_psl
X , 0x0626 , 0x00             ; dpll1_damping
X , 0x0627 , 0x09             ; dpll1_duration_good
X , 0x0628 , 0x02             ; dpll1_phase_good
X , 0x0629 , 0x25             ; dpll1_phase_good
X , 0x062A , 0x51             ; dpll1_phase_good
X , 0x062B , 0x00             ; dpll1_phase_good
X , 0x062C , 0x02             ; dpll1_phase_bad
X , 0x062D , 0x25             ; dpll1_phase_bad
X , 0x062E , 0x51             ; dpll1_phase_bad
X , 0x062F , 0x00             ; dpll1_phase_bad
X , 0x0638 , 0x77             ; dpll1_step_time_thresh
X , 0x0639 , 0x35             ; dpll1_step_time_thresh
X , 0x063A , 0x94             ; dpll1_step_time_thresh
X , 0x063B , 0x00             ; dpll1_step_time_thresh
X , 0x0640 , 0xEE             ; dpll1_step_time_reso
X , 0x0641 , 0x6B             ; dpll1_step_time_reso
X , 0x0642 , 0x28             ; dpll1_step_time_reso
X , 0x0643 , 0x00             ; dpll1_step_time_reso
X , 0x0644 , 0x00             ; dpll1_phase_align_speedup_thresh
X , 0x0645 , 0x0B             ; dpll1_range
X , 0x0646 , 0xB8             ; dpll1_range
X , 0x064D , 0x00             ; dpll1_tie_wr_thresh
X , 0x064E , 0x02             ; dpll1_tie_wr_thresh
X , 0x064F , 0x00             ; dpll1_lock_delay
X , 0x0650 , 0x08             ; dpll1_ref_sw_mask
X , 0x0652 , 0x10             ; dpll1_ref_prio_0
X , 0x0653 , 0x32             ; dpll1_ref_prio_1
X , 0x0654 , 0x54             ; dpll1_ref_prio_2
X , 0x0655 , 0x76             ; dpll1_ref_prio_3
X , 0x0656 , 0x98             ; dpll1_ref_prio_4
X , 0x0660 , 0x17             ; dpll1_ref_ho_mask
X , 0x0662 , 0x00             ; dpll1_ho_filter
X , 0x0663 , 0x4C             ; dpll1_ho_delay
X , 0x0668 , 0x7F             ; dpll1_fp_first_realign
X , 0x0669 , 0x00             ; dpll1_fp_realign_intvl
X , 0x066A , 0x00             ; dpll1_fp_lock_thresh
X , 0x066B , 0x00             ; dpll1_fp_lock_thresh
X , 0x066C , 0xFF             ; dpll1_fp_sync_mask
X , 0x0677 , 0x00             ; dpll1_clk_domain_color
X , 0x0678 , 0x00             ; dpll1_clk_domain_name
X , 0x0679 , 0x00             ; dpll1_clk_domain_name
X , 0x067A , 0x00             ; dpll1_clk_domain_name
X , 0x067B , 0x00             ; dpll1_clk_domain_name
X , 0x067C , 0x00             ; dpll1_clk_domain_name
X , 0x067D , 0x00             ; dpll1_clk_domain_name
X , 0x0604 , 0x01             ; dpll_mb_sem
W , 20000

X , 0x0602 , 0x00             ; dpll_mb_mask
X , 0x0603 , 0x20             ; dpll_mb_mask
X , 0x0604 , 0x02             ; dpll_mb_sem
W , 20000
X , 0x0605 , 0x00             ; dpll5_config
X , 0x0609 , 0x01             ; dpll5_fast_lock_ctrl
X , 0x060A , 0x00             ; dpll5_fast_lock_target_time
X , 0x060B , 0x00             ; dpll5_fast_lock_target_time
X , 0x060C , 0x07             ; dpll5_fast_lock_phase_rate
X , 0x060D , 0xD0             ; dpll5_fast_lock_phase_rate
X , 0x060E , 0x00             ; dpll5_fast_lock_fcl
X , 0x060F , 0x00             ; dpll5_fast_lock_fcl
X , 0x0610 , 0x01             ; dpll5_fast_lock_phase_err
X , 0x0611 , 0x00             ; dpll5_fast_lock_phase_err
X , 0x0612 , 0x04             ; dpll5_fast_lock_freq_err
X , 0x0620 , 0x00             ; dpll5_bw_fixed
X , 0x0621 , 0x00             ; dpll5_bw_var
X , 0x0622 , 0x00             ; dpll5_psl
X , 0x0623 , 0x00             ; dpll5_psl
X , 0x0626 , 0x00             ; dpll5_damping
X , 0x0627 , 0x09             ; dpll5_duration_good
X , 0x0628 , 0x02             ; dpll5_phase_good
X , 0x0629 , 0x25             ; dpll5_phase_good
X , 0x062A , 0x51             ; dpll5_phase_good
X , 0x062B , 0x00             ; dpll5_phase_good
X , 0x062C , 0x02             ; dpll5_phase_bad
X , 0x062D , 0x25             ; dpll5_phase_bad
X , 0x062E , 0x51             ; dpll5_phase_bad
X , 0x062F , 0x00             ; dpll5_phase_bad
X , 0x0638 , 0x77             ; dpll5_step_time_thresh
X , 0x0639 , 0x35             ; dpll5_step_time_thresh
X , 0x063A , 0x94             ; dpll5_step_time_thresh
X , 0x063B , 0x00             ; dpll5_step_time_thresh
X , 0x0640 , 0xEE             ; dpll5_step_time_reso
X , 0x0641 , 0x6B             ; dpll5_step_time_reso
X , 0x0642 , 0x28             ; dpll5_step_time_reso
X , 0x0643 , 0x00             ; dpll5_step_time_reso
X , 0x0644 , 0x00             ; dpll5_phase_align_speedup_thresh
X , 0x0645 , 0x0B             ; dpll5_range
X , 0x0646 , 0xB8             ; dpll5_range
X , 0x064D , 0x00             ; dpll5_tie_wr_thresh
X , 0x064E , 0x02             ; dpll5_tie_wr_thresh
X , 0x064F , 0x00             ; dpll5_lock_delay
X , 0x0650 , 0x08             ; dpll5_ref_sw_mask
X , 0x0652 , 0x10             ; dpll5_ref_prio_0
X , 0x0653 , 0x32             ; dpll5_ref_prio_1
X , 0x0654 , 0x54             ; dpll5_ref_prio_2
X , 0x0655 , 0x76             ; dpll5_ref_prio_3
X , 0x0656 , 0x98             ; dpll5_ref_prio_4
X , 0x0660 , 0x17             ; dpll5_ref_ho_mask
X , 0x0662 , 0x00             ; dpll5_ho_filter
X , 0x0663 , 0x4C             ; dpll5_ho_delay
X , 0x0668 , 0x7F             ; dpll5_fp_first_realign
X , 0x0669 , 0x00             ; dpll5_fp_realign_intvl
X , 0x066A , 0x00             ; dpll5_fp_lock_thresh
X , 0x066B , 0x00             ; dpll5_fp_lock_thresh
X , 0x066C , 0xFF             ; dpll5_fp_sync_mask
X , 0x0677 , 0x00             ; dpll5_clk_domain_color
X , 0x0678 , 0x00             ; dpll5_clk_domain_name
X , 0x0679 , 0x00             ; dpll5_clk_domain_name
X , 0x067A , 0x00             ; dpll5_clk_domain_name
X , 0x067B , 0x00             ; dpll5_clk_domain_name
X , 0x067C , 0x00             ; dpll5_clk_domain_name
X , 0x067D , 0x00             ; dpll5_clk_domain_name
X , 0x0604 , 0x01             ; dpll_mb_sem
W , 20000

X , 0x0602 , 0x00             ; dpll_mb_mask
X , 0x0603 , 0x40             ; dpll_mb_mask
X , 0x0604 , 0x02             ; dpll_mb_sem
W , 20000
X , 0x0605 , 0x01             ; dpll6_config
X , 0x0609 , 0x01             ; dpll6_fast_lock_ctrl
X , 0x060A , 0x00             ; dpll6_fast_lock_target_time
X , 0x060B , 0x00             ; dpll6_fast_lock_target_time
X , 0x060C , 0x07             ; dpll6_fast_lock_phase_rate
X , 0x060D , 0xD0             ; dpll6_fast_lock_phase_rate
X , 0x060E , 0x00             ; dpll6_fast_lock_fcl
X , 0x060F , 0x00             ; dpll6_fast_lock_fcl
X , 0x0610 , 0x01             ; dpll6_fast_lock_phase_err
X , 0x0611 , 0x00             ; dpll6_fast_lock_phase_err
X , 0x0612 , 0x04             ; dpll6_fast_lock_freq_err
X , 0x0620 , 0x00             ; dpll6_bw_fixed
X , 0x0621 , 0x00             ; dpll6_bw_var
X , 0x0622 , 0x00             ; dpll6_psl
X , 0x0623 , 0x00             ; dpll6_psl
X , 0x0626 , 0x00             ; dpll6_damping
X , 0x0627 , 0x09             ; dpll6_duration_good
X , 0x0628 , 0x02             ; dpll6_phase_good
X , 0x0629 , 0x25             ; dpll6_phase_good
X , 0x062A , 0x51             ; dpll6_phase_good
X , 0x062B , 0x00             ; dpll6_phase_good
X , 0x062C , 0x02             ; dpll6_phase_bad
X , 0x062D , 0x25             ; dpll6_phase_bad
X , 0x062E , 0x51             ; dpll6_phase_bad
X , 0x062F , 0x00             ; dpll6_phase_bad
X , 0x0638 , 0x77             ; dpll6_step_time_thresh
X , 0x0639 , 0x35             ; dpll6_step_time_thresh
X , 0x063A , 0x94             ; dpll6_step_time_thresh
X , 0x063B , 0x00             ; dpll6_step_time_thresh
X , 0x0640 , 0xEE             ; dpll6_step_time_reso
X , 0x0641 , 0x6B             ; dpll6_step_time_reso
X , 0x0642 , 0x28             ; dpll6_step_time_reso
X , 0x0643 , 0x00             ; dpll6_step_time_reso
X , 0x0644 , 0x00             ; dpll6_phase_align_speedup_thresh
X , 0x0645 , 0x0B             ; dpll6_range
X , 0x0646 , 0xB8             ; dpll6_range
X , 0x064D , 0x00             ; dpll6_tie_wr_thresh
X , 0x064E , 0x02             ; dpll6_tie_wr_thresh
X , 0x064F , 0x00             ; dpll6_lock_delay
X , 0x0650 , 0x08             ; dpll6_ref_sw_mask
X , 0x0652 , 0x10             ; dpll6_ref_prio_0
X , 0x0653 , 0x32             ; dpll6_ref_prio_1
X , 0x0654 , 0x54             ; dpll6_ref_prio_2
X , 0x0655 , 0x76             ; dpll6_ref_prio_3
X , 0x0656 , 0x98             ; dpll6_ref_prio_4
X , 0x0660 , 0x17             ; dpll6_ref_ho_mask
X , 0x0662 , 0x00             ; dpll6_ho_filter
X , 0x0663 , 0x4C             ; dpll6_ho_delay
X , 0x0668 , 0x7F             ; dpll6_fp_first_realign
X , 0x0669 , 0x00             ; dpll6_fp_realign_intvl
X , 0x066A , 0x00             ; dpll6_fp_lock_thresh
X , 0x066B , 0x00             ; dpll6_fp_lock_thresh
X , 0x066C , 0xFF             ; dpll6_fp_sync_mask
X , 0x0677 , 0x00             ; dpll6_clk_domain_color
X , 0x0678 , 0x00             ; dpll6_clk_domain_name
X , 0x0679 , 0x00             ; dpll6_clk_domain_name
X , 0x067A , 0x00             ; dpll6_clk_domain_name
X , 0x067B , 0x00             ; dpll6_clk_domain_name
X , 0x067C , 0x00             ; dpll6_clk_domain_name
X , 0x067D , 0x00             ; dpll6_clk_domain_name
X , 0x0604 , 0x01             ; dpll_mb_sem
W , 20000

X , 0x0602 , 0x00             ; dpll_mb_mask
X , 0x0603 , 0x80             ; dpll_mb_mask
X , 0x0604 , 0x02             ; dpll_mb_sem
W , 20000
X , 0x0605 , 0x01             ; dpll7_config
X , 0x0609 , 0x01             ; dpll7_fast_lock_ctrl
X , 0x060A , 0x00             ; dpll7_fast_lock_target_time
X , 0x060B , 0x00             ; dpll7_fast_lock_target_time
X , 0x060C , 0x07             ; dpll7_fast_lock_phase_rate
X , 0x060D , 0xD0             ; dpll7_fast_lock_phase_rate
X , 0x060E , 0x00             ; dpll7_fast_lock_fcl
X , 0x060F , 0x00             ; dpll7_fast_lock_fcl
X , 0x0610 , 0x01             ; dpll7_fast_lock_phase_err
X , 0x0611 , 0x00             ; dpll7_fast_lock_phase_err
X , 0x0612 , 0x04             ; dpll7_fast_lock_freq_err
X , 0x0620 , 0x00             ; dpll7_bw_fixed
X , 0x0621 , 0x00             ; dpll7_bw_var
X , 0x0622 , 0x00             ; dpll7_psl
X , 0x0623 , 0x00             ; dpll7_psl
X , 0x0626 , 0x00             ; dpll7_damping
X , 0x0627 , 0x09             ; dpll7_duration_good
X , 0x0628 , 0x02             ; dpll7_phase_good
X , 0x0629 , 0x25             ; dpll7_phase_good
X , 0x062A , 0x51             ; dpll7_phase_good
X , 0x062B , 0x00             ; dpll7_phase_good
X , 0x062C , 0x02             ; dpll7_phase_bad
X , 0x062D , 0x25             ; dpll7_phase_bad
X , 0x062E , 0x51             ; dpll7_phase_bad
X , 0x062F , 0x00             ; dpll7_phase_bad
X , 0x0638 , 0x77             ; dpll7_step_time_thresh
X , 0x0639 , 0x35             ; dpll7_step_time_thresh
X , 0x063A , 0x94             ; dpll7_step_time_thresh
X , 0x063B , 0x00             ; dpll7_step_time_thresh
X , 0x0640 , 0xEE             ; dpll7_step_time_reso
X , 0x0641 , 0x6B             ; dpll7_step_time_reso
X , 0x0642 , 0x28             ; dpll7_step_time_reso
X , 0x0643 , 0x00             ; dpll7_step_time_reso
X , 0x0644 , 0x00             ; dpll7_phase_align_speedup_thresh
X , 0x0645 , 0x0B             ; dpll7_range
X , 0x0646 , 0xB8             ; dpll7_range
X , 0x064D , 0x00             ; dpll7_tie_wr_thresh
X , 0x064E , 0x02             ; dpll7_tie_wr_thresh
X , 0x064F , 0x00             ; dpll7_lock_delay
X , 0x0650 , 0x08             ; dpll7_ref_sw_mask
X , 0x0652 , 0x10             ; dpll7_ref_prio_0
X , 0x0653 , 0x32             ; dpll7_ref_prio_1
X , 0x0654 , 0x54             ; dpll7_ref_prio_2
X , 0x0655 , 0x76             ; dpll7_ref_prio_3
X , 0x0656 , 0x98             ; dpll7_ref_prio_4
X , 0x0660 , 0x17             ; dpll7_ref_ho_mask
X , 0x0662 , 0x00             ; dpll7_ho_filter
X , 0x0663 , 0x4C             ; dpll7_ho_delay
X , 0x0668 , 0x7F             ; dpll7_fp_first_realign
X , 0x0669 , 0x00             ; dpll7_fp_realign_intvl
X , 0x066A , 0x00             ; dpll7_fp_lock_thresh
X , 0x066B , 0x00             ; dpll7_fp_lock_thresh
X , 0x066C , 0xFF             ; dpll7_fp_sync_mask
X , 0x0677 , 0x00             ; dpll7_clk_domain_color
X , 0x0678 , 0x00             ; dpll7_clk_domain_name
X , 0x0679 , 0x00             ; dpll7_clk_domain_name
X , 0x067A , 0x00             ; dpll7_clk_domain_name
X , 0x067B , 0x00             ; dpll7_clk_domain_name
X , 0x067C , 0x00             ; dpll7_clk_domain_name
X , 0x067D , 0x00             ; dpll7_clk_domain_name
X , 0x0604 , 0x01             ; dpll_mb_sem
W , 20000

X , 0x0682 , 0x00             ; synth_mb_mask
X , 0x0683 , 0x01             ; synth_mb_mask
X , 0x0684 , 0x02             ; synth_mb_sem
W , 20000
X , 0x0686 , 0x00             ; synth0_freq_base
X , 0x0687 , 0x01             ; synth0_freq_base
X , 0x0688 , 0x1D             ; synth0_freq_mult
X , 0x0689 , 0xCD             ; synth0_freq_mult
X , 0x068A , 0x65             ; synth0_freq_mult
X , 0x068B , 0x00             ; synth0_freq_mult
X , 0x068C , 0x00             ; synth0_freq_m
X , 0x068D , 0x01             ; synth0_freq_m
X , 0x068E , 0x00             ; synth0_freq_n
X , 0x068F , 0x01             ; synth0_freq_n
X , 0x0690 , 0x00             ; synth0_phase_compensation
X , 0x0691 , 0x00             ; synth0_phase_compensation
X , 0x0692 , 0x00             ; synth0_align_compensation
X , 0x0694 , 0x00             ; synth0_spread_spectrum_cfg
X , 0x0695 , 0x00             ; synth0_spread_spectrum_rate
X , 0x0696 , 0x00             ; synth0_spread_spectrum_rate
X , 0x0697 , 0x00             ; synth0_spread_spectrum_spread
X , 0x0684 , 0x01             ; synth_mb_sem
W , 20000

X , 0x0682 , 0x00             ; synth_mb_mask
X , 0x0683 , 0x02             ; synth_mb_mask
X , 0x0684 , 0x02             ; synth_mb_sem
W , 20000
X , 0x0686 , 0x00             ; synth1_freq_base
X , 0x0687 , 0x01             ; synth1_freq_base
X , 0x0688 , 0x1D             ; synth1_freq_mult
X , 0x0689 , 0xCD             ; synth1_freq_mult
X , 0x068A , 0x65             ; synth1_freq_mult
X , 0x068B , 0x00             ; synth1_freq_mult
X , 0x068C , 0x00             ; synth1_freq_m
X , 0x068D , 0x01             ; synth1_freq_m
X , 0x068E , 0x00             ; synth1_freq_n
X , 0x068F , 0x01             ; synth1_freq_n
X , 0x0690 , 0x00             ; synth1_phase_compensation
X , 0x0691 , 0x00             ; synth1_phase_compensation
X , 0x0692 , 0x00             ; synth1_align_compensation
X , 0x0694 , 0x00             ; synth1_spread_spectrum_cfg
X , 0x0695 , 0x00             ; synth1_spread_spectrum_rate
X , 0x0696 , 0x00             ; synth1_spread_spectrum_rate
X , 0x0697 , 0x00             ; synth1_spread_spectrum_spread
X , 0x0684 , 0x01             ; synth_mb_sem
W , 20000

X , 0x0682 , 0x00             ; synth_mb_mask
X , 0x0683 , 0x04             ; synth_mb_mask
X , 0x0684 , 0x02             ; synth_mb_sem
W , 20000
X , 0x0686 , 0x00             ; synth2_freq_base
X , 0x0687 , 0x01             ; synth2_freq_base
X , 0x0688 , 0x12             ; synth2_freq_mult
X , 0x0689 , 0xA0             ; synth2_freq_mult
X , 0x068A , 0x5F             ; synth2_freq_mult
X , 0x068B , 0x20             ; synth2_freq_mult
X , 0x068C , 0x00             ; synth2_freq_m
X , 0x068D , 0x01             ; synth2_freq_m
X , 0x068E , 0x00             ; synth2_freq_n
X , 0x068F , 0x01             ; synth2_freq_n
X , 0x0690 , 0x00             ; synth2_phase_compensation
X , 0x0691 , 0x00             ; synth2_phase_compensation
X , 0x0692 , 0x00             ; synth2_align_compensation
X , 0x0694 , 0x00             ; synth2_spread_spectrum_cfg
X , 0x0695 , 0x00             ; synth2_spread_spectrum_rate
X , 0x0696 , 0x00             ; synth2_spread_spectrum_rate
X , 0x0697 , 0x00             ; synth2_spread_spectrum_spread
X , 0x0684 , 0x01             ; synth_mb_sem
W , 20000

X , 0x0682 , 0x00             ; synth_mb_mask
X , 0x0683 , 0x08             ; synth_mb_mask
X , 0x0684 , 0x02             ; synth_mb_sem
W , 20000
X , 0x0686 , 0x00             ; synth3_freq_base
X , 0x0687 , 0x01             ; synth3_freq_base
X , 0x0688 , 0x12             ; synth3_freq_mult
X , 0x0689 , 0xA0             ; synth3_freq_mult
X , 0x068A , 0x5F             ; synth3_freq_mult
X , 0x068B , 0x20             ; synth3_freq_mult
X , 0x068C , 0x00             ; synth3_freq_m
X , 0x068D , 0x01             ; synth3_freq_m
X , 0x068E , 0x00             ; synth3_freq_n
X , 0x068F , 0x01             ; synth3_freq_n
X , 0x0690 , 0x00             ; synth3_phase_compensation
X , 0x0691 , 0x00             ; synth3_phase_compensation
X , 0x0692 , 0x00             ; synth3_align_compensation
X , 0x0694 , 0x00             ; synth3_spread_spectrum_cfg
X , 0x0695 , 0x00             ; synth3_spread_spectrum_rate
X , 0x0696 , 0x00             ; synth3_spread_spectrum_rate
X , 0x0697 , 0x00             ; synth3_spread_spectrum_spread
X , 0x0684 , 0x01             ; synth_mb_sem
W , 20000

X , 0x0682 , 0x00             ; synth_mb_mask
X , 0x0683 , 0x10             ; synth_mb_mask
X , 0x0684 , 0x02             ; synth_mb_sem
W , 20000
X , 0x0686 , 0x00             ; synth4_freq_base
X , 0x0687 , 0x01             ; synth4_freq_base
X , 0x0688 , 0x12             ; synth4_freq_mult
X , 0x0689 , 0xA0             ; synth4_freq_mult
X , 0x068A , 0x5F             ; synth4_freq_mult
X , 0x068B , 0x20             ; synth4_freq_mult
X , 0x068C , 0x00             ; synth4_freq_m
X , 0x068D , 0x01             ; synth4_freq_m
X , 0x068E , 0x00             ; synth4_freq_n
X , 0x068F , 0x01             ; synth4_freq_n
X , 0x0690 , 0x00             ; synth4_phase_compensation
X , 0x0691 , 0x00             ; synth4_phase_compensation
X , 0x0692 , 0x00             ; synth4_align_compensation
X , 0x0694 , 0x00             ; synth4_spread_spectrum_cfg
X , 0x0695 , 0x00             ; synth4_spread_spectrum_rate
X , 0x0696 , 0x00             ; synth4_spread_spectrum_rate
X , 0x0697 , 0x00             ; synth4_spread_spectrum_spread
X , 0x0684 , 0x01             ; synth_mb_sem
W , 20000

X , 0x0702 , 0x00             ; output_mb_mask
X , 0x0703 , 0x01             ; output_mb_mask
X , 0x0704 , 0x02             ; output_mb_sem
W , 20000
X , 0x0705 , 0xC0             ; output0_mode
X , 0x0706 , 0x52             ; output0_driver_level
X , 0x0707 , 0x00             ; output0_driver_config
X , 0x0708 , 0x00             ; output0_driver_config
X , 0x070C , 0x00             ; output0_div
X , 0x070D , 0x00             ; output0_div
X , 0x070E , 0x00             ; output0_div
X , 0x070F , 0x14             ; output0_div
X , 0x0710 , 0x00             ; output0_width
X , 0x0711 , 0x00             ; output0_width
X , 0x0712 , 0x00             ; output0_width
X , 0x0713 , 0x14             ; output0_width
X , 0x0714 , 0x01             ; output0_esync_period
X , 0x0715 , 0x7D             ; output0_esync_period
X , 0x0716 , 0x78             ; output0_esync_period
X , 0x0717 , 0x40             ; output0_esync_period
X , 0x0718 , 0x00             ; output0_esync_width
X , 0x0719 , 0x00             ; output0_esync_width
X , 0x071A , 0x27             ; output0_esync_width
X , 0x071B , 0x10             ; output0_esync_width
X , 0x0720 , 0x00             ; output0_phase_compensation
X , 0x0721 , 0x00             ; output0_phase_compensation
X , 0x0722 , 0x00             ; output0_phase_compensation
X , 0x0723 , 0x00             ; output0_phase_compensation
X , 0x0724 , 0x00             ; output0_gpo_en
X , 0x0725 , 0x00             ; output0_gpo_select_out_p
X , 0x0726 , 0x00             ; output0_gpo_select_out_p
X , 0x0727 , 0x01             ; output0_gpo_config_out_p
X , 0x0728 , 0x00             ; output0_gpo_select_out_n
X , 0x0729 , 0x00             ; output0_gpo_select_out_n
X , 0x072A , 0x01             ; output0_gpo_config_out_n
X , 0x0704 , 0x01             ; output_mb_sem
W , 20000

X , 0x0702 , 0x00             ; output_mb_mask
X , 0x0703 , 0x02             ; output_mb_mask
X , 0x0704 , 0x02             ; output_mb_sem
W , 20000
X , 0x0705 , 0x40             ; output1_mode
X , 0x0706 , 0x52             ; output1_driver_level
X , 0x0707 , 0x00             ; output1_driver_config
X , 0x0708 , 0x00             ; output1_driver_config
X , 0x070C , 0x1D             ; output1_div
X , 0x070D , 0xCD             ; output1_div
X , 0x070E , 0x65             ; output1_div
X , 0x070F , 0x00             ; output1_div
X , 0x0710 , 0x00             ; output1_width
X , 0x0711 , 0x03             ; output1_width
X , 0x0712 , 0x0D             ; output1_width
X , 0x0713 , 0x40             ; output1_width
X , 0x0714 , 0x00             ; output1_esync_period
X , 0x0715 , 0x00             ; output1_esync_period
X , 0x0716 , 0x00             ; output1_esync_period
X , 0x0717 , 0x02             ; output1_esync_period
X , 0x0718 , 0x00             ; output1_esync_width
X , 0x0719 , 0x00             ; output1_esync_width
X , 0x071A , 0x00             ; output1_esync_width
X , 0x071B , 0x02             ; output1_esync_width
X , 0x0720 , 0x00             ; output1_phase_compensation
X , 0x0721 , 0x00             ; output1_phase_compensation
X , 0x0722 , 0x00             ; output1_phase_compensation
X , 0x0723 , 0x00             ; output1_phase_compensation
X , 0x0724 , 0x00             ; output1_gpo_en
X , 0x0725 , 0x00             ; output1_gpo_select_out_p
X , 0x0726 , 0x00             ; output1_gpo_select_out_p
X , 0x0727 , 0x01             ; output1_gpo_config_out_p
X , 0x0728 , 0x00             ; output1_gpo_select_out_n
X , 0x0729 , 0x00             ; output1_gpo_select_out_n
X , 0x072A , 0x01             ; output1_gpo_config_out_n
X , 0x0704 , 0x01             ; output_mb_sem
W , 20000

X , 0x0702 , 0x00             ; output_mb_mask
X , 0x0703 , 0x04             ; output_mb_mask
X , 0x0704 , 0x02             ; output_mb_sem
W , 20000
X , 0x0705 , 0x50             ; output2_mode
X , 0x0706 , 0x52             ; output2_driver_level
X , 0x0707 , 0x00             ; output2_driver_config
X , 0x0708 , 0x00             ; output2_driver_config
X , 0x070C , 0x00             ; output2_div
X , 0x070D , 0x00             ; output2_div
X , 0x070E , 0x00             ; output2_div
X , 0x070F , 0x32             ; output2_div
X , 0x0710 , 0x00             ; output2_width
X , 0x0711 , 0x00             ; output2_width
X , 0x0712 , 0x00             ; output2_width
X , 0x0713 , 0x32             ; output2_width
X , 0x0714 , 0x00             ; output2_esync_period
X , 0x0715 , 0x00             ; output2_esync_period
X , 0x0716 , 0x00             ; output2_esync_period
X , 0x0717 , 0x02             ; output2_esync_period
X , 0x0718 , 0x00             ; output2_esync_width
X , 0x0719 , 0x00             ; output2_esync_width
X , 0x071A , 0x00             ; output2_esync_width
X , 0x071B , 0x02             ; output2_esync_width
X , 0x0720 , 0x00             ; output2_phase_compensation
X , 0x0721 , 0x00             ; output2_phase_compensation
X , 0x0722 , 0x00             ; output2_phase_compensation
X , 0x0723 , 0x00             ; output2_phase_compensation
X , 0x0724 , 0x00             ; output2_gpo_en
X , 0x0725 , 0x00             ; output2_gpo_select_out_p
X , 0x0726 , 0x00             ; output2_gpo_select_out_p
X , 0x0727 , 0x01             ; output2_gpo_config_out_p
X , 0x0728 , 0x00             ; output2_gpo_select_out_n
X , 0x0729 , 0x00             ; output2_gpo_select_out_n
X , 0x072A , 0x01             ; output2_gpo_config_out_n
X , 0x0704 , 0x01             ; output_mb_sem
W , 20000

X , 0x0702 , 0x00             ; output_mb_mask
X , 0x0703 , 0x08             ; output_mb_mask
X , 0x0704 , 0x02             ; output_mb_sem
W , 20000
X , 0x0705 , 0x10             ; output3_mode
X , 0x0706 , 0x52             ; output3_driver_level
X , 0x0707 , 0x00             ; output3_driver_config
X , 0x0708 , 0x00             ; output3_driver_config
X , 0x070C , 0x00             ; output3_div
X , 0x070D , 0x00             ; output3_div
X , 0x070E , 0x00             ; output3_div
X , 0x070F , 0x04             ; output3_div
X , 0x0710 , 0x00             ; output3_width
X , 0x0711 , 0x00             ; output3_width
X , 0x0712 , 0x00             ; output3_width
X , 0x0713 , 0x04             ; output3_width
X , 0x0714 , 0x00             ; output3_esync_period
X , 0x0715 , 0x00             ; output3_esync_period
X , 0x0716 , 0x00             ; output3_esync_period
X , 0x0717 , 0x02             ; output3_esync_period
X , 0x0718 , 0x00             ; output3_esync_width
X , 0x0719 , 0x00             ; output3_esync_width
X , 0x071A , 0x00             ; output3_esync_width
X , 0x071B , 0x02             ; output3_esync_width
X , 0x0720 , 0x00             ; output3_phase_compensation
X , 0x0721 , 0x00             ; output3_phase_compensation
X , 0x0722 , 0x00             ; output3_phase_compensation
X , 0x0723 , 0x00             ; output3_phase_compensation
X , 0x0724 , 0x00             ; output3_gpo_en
X , 0x0725 , 0x00             ; output3_gpo_select_out_p
X , 0x0726 , 0x00             ; output3_gpo_select_out_p
X , 0x0727 , 0x01             ; output3_gpo_config_out_p
X , 0x0728 , 0x00             ; output3_gpo_select_out_n
X , 0x0729 , 0x00             ; output3_gpo_select_out_n
X , 0x072A , 0x01             ; output3_gpo_config_out_n
X , 0x0704 , 0x01             ; output_mb_sem
W , 20000

X , 0x0702 , 0x00             ; output_mb_mask
X , 0x0703 , 0x10             ; output_mb_mask
X , 0x0704 , 0x02             ; output_mb_sem
W , 20000
X , 0x0705 , 0x10             ; output4_mode
X , 0x0706 , 0x52             ; output4_driver_level
X , 0x0707 , 0x00             ; output4_driver_config
X , 0x0708 , 0x00             ; output4_driver_config
X , 0x070C , 0x00             ; output4_div
X , 0x070D , 0x00             ; output4_div
X , 0x070E , 0x00             ; output4_div
X , 0x070F , 0x04             ; output4_div
X , 0x0710 , 0x00             ; output4_width
X , 0x0711 , 0x00             ; output4_width
X , 0x0712 , 0x00             ; output4_width
X , 0x0713 , 0x04             ; output4_width
X , 0x0714 , 0x00             ; output4_esync_period
X , 0x0715 , 0x00             ; output4_esync_period
X , 0x0716 , 0x00             ; output4_esync_period
X , 0x0717 , 0x02             ; output4_esync_period
X , 0x0718 , 0x00             ; output4_esync_width
X , 0x0719 , 0x00             ; output4_esync_width
X , 0x071A , 0x00             ; output4_esync_width
X , 0x071B , 0x02             ; output4_esync_width
X , 0x0720 , 0x00             ; output4_phase_compensation
X , 0x0721 , 0x00             ; output4_phase_compensation
X , 0x0722 , 0x00             ; output4_phase_compensation
X , 0x0723 , 0x00             ; output4_phase_compensation
X , 0x0724 , 0x00             ; output4_gpo_en
X , 0x0725 , 0x00             ; output4_gpo_select_out_p
X , 0x0726 , 0x00             ; output4_gpo_select_out_p
X , 0x0727 , 0x01             ; output4_gpo_config_out_p
X , 0x0728 , 0x00             ; output4_gpo_select_out_n
X , 0x0729 , 0x00             ; output4_gpo_select_out_n
X , 0x072A , 0x01             ; output4_gpo_config_out_n
X , 0x0704 , 0x01             ; output_mb_sem
W , 20000

X , 0x0702 , 0x00             ; output_mb_mask
X , 0x0703 , 0x20             ; output_mb_mask
X , 0x0704 , 0x02             ; output_mb_sem
W , 20000
X , 0x0705 , 0x00             ; output5_mode
X , 0x0706 , 0x52             ; output5_driver_level
X , 0x0707 , 0x00             ; output5_driver_config
X , 0x0708 , 0x00             ; output5_driver_config
X , 0x070C , 0x00             ; output5_div
X , 0x070D , 0x00             ; output5_div
X , 0x070E , 0x00             ; output5_div
X , 0x070F , 0x02             ; output5_div
X , 0x0710 , 0x00             ; output5_width
X , 0x0711 , 0x00             ; output5_width
X , 0x0712 , 0x00             ; output5_width
X , 0x0713 , 0x02             ; output5_width
X , 0x0714 , 0x00             ; output5_esync_period
X , 0x0715 , 0x00             ; output5_esync_period
X , 0x0716 , 0x00             ; output5_esync_period
X , 0x0717 , 0x02             ; output5_esync_period
X , 0x0718 , 0x00             ; output5_esync_width
X , 0x0719 , 0x00             ; output5_esync_width
X , 0x071A , 0x00             ; output5_esync_width
X , 0x071B , 0x02             ; output5_esync_width
X , 0x0720 , 0x00             ; output5_phase_compensation
X , 0x0721 , 0x00             ; output5_phase_compensation
X , 0x0722 , 0x00             ; output5_phase_compensation
X , 0x0723 , 0x00             ; output5_phase_compensation
X , 0x0724 , 0x00             ; output5_gpo_en
X , 0x0725 , 0x00             ; output5_gpo_select_out_p
X , 0x0726 , 0x00             ; output5_gpo_select_out_p
X , 0x0727 , 0x01             ; output5_gpo_config_out_p
X , 0x0728 , 0x00             ; output5_gpo_select_out_n
X , 0x0729 , 0x00             ; output5_gpo_select_out_n
X , 0x072A , 0x01             ; output5_gpo_config_out_n
X , 0x0704 , 0x01             ; output_mb_sem
W , 20000

X , 0x0702 , 0x00             ; output_mb_mask
X , 0x0703 , 0x40             ; output_mb_mask
X , 0x0704 , 0x02             ; output_mb_sem
W , 20000
X , 0x0705 , 0x10             ; output6_mode
X , 0x0706 , 0x52             ; output6_driver_level
X , 0x0707 , 0x00             ; output6_driver_config
X , 0x0708 , 0x00             ; output6_driver_config
X , 0x070C , 0x00             ; output6_div
X , 0x070D , 0x00             ; output6_div
X , 0x070E , 0x00             ; output6_div
X , 0x070F , 0x04             ; output6_div
X , 0x0710 , 0x00             ; output6_width
X , 0x0711 , 0x00             ; output6_width
X , 0x0712 , 0x00             ; output6_width
X , 0x0713 , 0x04             ; output6_width
X , 0x0714 , 0x00             ; output6_esync_period
X , 0x0715 , 0x00             ; output6_esync_period
X , 0x0716 , 0x00             ; output6_esync_period
X , 0x0717 , 0x02             ; output6_esync_period
X , 0x0718 , 0x00             ; output6_esync_width
X , 0x0719 , 0x00             ; output6_esync_width
X , 0x071A , 0x00             ; output6_esync_width
X , 0x071B , 0x02             ; output6_esync_width
X , 0x0720 , 0x00             ; output6_phase_compensation
X , 0x0721 , 0x00             ; output6_phase_compensation
X , 0x0722 , 0x00             ; output6_phase_compensation
X , 0x0723 , 0x00             ; output6_phase_compensation
X , 0x0724 , 0x00             ; output6_gpo_en
X , 0x0725 , 0x00             ; output6_gpo_select_out_p
X , 0x0726 , 0x00             ; output6_gpo_select_out_p
X , 0x0727 , 0x01             ; output6_gpo_config_out_p
X , 0x0728 , 0x00             ; output6_gpo_select_out_n
X , 0x0729 , 0x00             ; output6_gpo_select_out_n
X , 0x072A , 0x01             ; output6_gpo_config_out_n
X , 0x0704 , 0x01             ; output_mb_sem
W , 20000

X , 0x0702 , 0x00             ; output_mb_mask
X , 0x0703 , 0x80             ; output_mb_mask
X , 0x0704 , 0x02             ; output_mb_sem
W , 20000
X , 0x0705 , 0x10             ; output7_mode
X , 0x0706 , 0x52             ; output7_driver_level
X , 0x0707 , 0x00             ; output7_driver_config
X , 0x0708 , 0x00             ; output7_driver_config
X , 0x070C , 0x00             ; output7_div
X , 0x070D , 0x00             ; output7_div
X , 0x070E , 0x00             ; output7_div
X , 0x070F , 0x04             ; output7_div
X , 0x0710 , 0x00             ; output7_width
X , 0x0711 , 0x00             ; output7_width
X , 0x0712 , 0x00             ; output7_width
X , 0x0713 , 0x04             ; output7_width
X , 0x0714 , 0x00             ; output7_esync_period
X , 0x0715 , 0x00             ; output7_esync_period
X , 0x0716 , 0x00             ; output7_esync_period
X , 0x0717 , 0x02             ; output7_esync_period
X , 0x0718 , 0x00             ; output7_esync_width
X , 0x0719 , 0x00             ; output7_esync_width
X , 0x071A , 0x00             ; output7_esync_width
X , 0x071B , 0x02             ; output7_esync_width
X , 0x0720 , 0x00             ; output7_phase_compensation
X , 0x0721 , 0x00             ; output7_phase_compensation
X , 0x0722 , 0x00             ; output7_phase_compensation
X , 0x0723 , 0x00             ; output7_phase_compensation
X , 0x0724 , 0x00             ; output7_gpo_en
X , 0x0725 , 0x00             ; output7_gpo_select_out_p
X , 0x0726 , 0x00             ; output7_gpo_select_out_p
X , 0x0727 , 0x01             ; output7_gpo_config_out_p
X , 0x0728 , 0x00             ; output7_gpo_select_out_n
X , 0x0729 , 0x00             ; output7_gpo_select_out_n
X , 0x072A , 0x01             ; output7_gpo_config_out_n
X , 0x0704 , 0x01             ; output_mb_sem
W , 20000

X , 0x0702 , 0x01             ; output_mb_mask
X , 0x0703 , 0x00             ; output_mb_mask
X , 0x0704 , 0x02             ; output_mb_sem
W , 20000
X , 0x0705 , 0x10             ; output8_mode
X , 0x0706 , 0x52             ; output8_driver_level
X , 0x0707 , 0x00             ; output8_driver_config
X , 0x0708 , 0x00             ; output8_driver_config
X , 0x070C , 0x00             ; output8_div
X , 0x070D , 0x00             ; output8_div
X , 0x070E , 0x00             ; output8_div
X , 0x070F , 0x04             ; output8_div
X , 0x0710 , 0x00             ; output8_width
X , 0x0711 , 0x00             ; output8_width
X , 0x0712 , 0x00             ; output8_width
X , 0x0713 , 0x04             ; output8_width
X , 0x0714 , 0x00             ; output8_esync_period
X , 0x0715 , 0x00             ; output8_esync_period
X , 0x0716 , 0x00             ; output8_esync_period
X , 0x0717 , 0x02             ; output8_esync_period
X , 0x0718 , 0x00             ; output8_esync_width
X , 0x0719 , 0x00             ; output8_esync_width
X , 0x071A , 0x00             ; output8_esync_width
X , 0x071B , 0x02             ; output8_esync_width
X , 0x0720 , 0x00             ; output8_phase_compensation
X , 0x0721 , 0x00             ; output8_phase_compensation
X , 0x0722 , 0x00             ; output8_phase_compensation
X , 0x0723 , 0x00             ; output8_phase_compensation
X , 0x0724 , 0x00             ; output8_gpo_en
X , 0x0725 , 0x00             ; output8_gpo_select_out_p
X , 0x0726 , 0x00             ; output8_gpo_select_out_p
X , 0x0727 , 0x01             ; output8_gpo_config_out_p
X , 0x0728 , 0x00             ; output8_gpo_select_out_n
X , 0x0729 , 0x00             ; output8_gpo_select_out_n
X , 0x072A , 0x01             ; output8_gpo_config_out_n
X , 0x0704 , 0x01             ; output_mb_sem
W , 20000

X , 0x0702 , 0x02             ; output_mb_mask
X , 0x0703 , 0x00             ; output_mb_mask
X , 0x0704 , 0x02             ; output_mb_sem
W , 20000
X , 0x0705 , 0x40             ; output9_mode
X , 0x0706 , 0x52             ; output9_driver_level
X , 0x0707 , 0x00             ; output9_driver_config
X , 0x0708 , 0x00             ; output9_driver_config
X , 0x070C , 0x00             ; output9_div
X , 0x070D , 0x00             ; output9_div
X , 0x070E , 0x00             ; output9_div
X , 0x070F , 0x14             ; output9_div
X , 0x0710 , 0x00             ; output9_width
X , 0x0711 , 0x00             ; output9_width
X , 0x0712 , 0x00             ; output9_width
X , 0x0713 , 0x14             ; output9_width
X , 0x0714 , 0x00             ; output9_esync_period
X , 0x0715 , 0x00             ; output9_esync_period
X , 0x0716 , 0x00             ; output9_esync_period
X , 0x0717 , 0x02             ; output9_esync_period
X , 0x0718 , 0x00             ; output9_esync_width
X , 0x0719 , 0x00             ; output9_esync_width
X , 0x071A , 0x00             ; output9_esync_width
X , 0x071B , 0x02             ; output9_esync_width
X , 0x0720 , 0x00             ; output9_phase_compensation
X , 0x0721 , 0x00             ; output9_phase_compensation
X , 0x0722 , 0x00             ; output9_phase_compensation
X , 0x0723 , 0x00             ; output9_phase_compensation
X , 0x0724 , 0x00             ; output9_gpo_en
X , 0x0725 , 0x00             ; output9_gpo_select_out_p
X , 0x0726 , 0x00             ; output9_gpo_select_out_p
X , 0x0727 , 0x01             ; output9_gpo_config_out_p
X , 0x0728 , 0x00             ; output9_gpo_select_out_n
X , 0x0729 , 0x00             ; output9_gpo_select_out_n
X , 0x072A , 0x01             ; output9_gpo_config_out_n
X , 0x0704 , 0x01             ; output_mb_sem
W , 20000

X , 0x0080 , 0x00             ; gpio_irq_config
X , 0x0082 , 0x00             ; ref_mon_th_mask_0P
X , 0x0083 , 0x00             ; ref_mon_th_mask_0N
X , 0x0084 , 0x00             ; ref_mon_th_mask_1P
X , 0x0085 , 0x00             ; ref_mon_th_mask_1N
X , 0x0086 , 0x00             ; ref_mon_th_mask_2P
X , 0x0087 , 0x00             ; ref_mon_th_mask_2N
X , 0x0088 , 0x00             ; ref_mon_th_mask_3P
X , 0x0089 , 0x00             ; ref_mon_th_mask_3N
X , 0x008A , 0x00             ; ref_mon_th_mask_4P
X , 0x008B , 0x00             ; ref_mon_th_mask_4N
X , 0x0090 , 0x00             ; dpll_mon_th_mask_0
X , 0x0091 , 0x00             ; dpll_mon_th_mask_1
X , 0x0095 , 0x00             ; dpll_mon_th_mask_5
X , 0x0096 , 0x00             ; dpll_mon_th_mask_6
X , 0x0097 , 0x00             ; dpll_mon_th_mask_7
X , 0x00A7 , 0x00             ; dpll_ns_rollover_mask
X , 0x00B2 , 0x00             ; ref_mon_tl_mask_0P
X , 0x00B3 , 0x00             ; ref_mon_tl_mask_0N
X , 0x00B4 , 0x00             ; ref_mon_tl_mask_1P
X , 0x00B5 , 0x00             ; ref_mon_tl_mask_1N
X , 0x00B6 , 0x00             ; ref_mon_tl_mask_2P
X , 0x00B7 , 0x00             ; ref_mon_tl_mask_2N
X , 0x00B8 , 0x00             ; ref_mon_tl_mask_3P
X , 0x00B9 , 0x00             ; ref_mon_tl_mask_3N
X , 0x00BA , 0x00             ; ref_mon_tl_mask_4P
X , 0x00BB , 0x00             ; ref_mon_tl_mask_4N
X , 0x00C0 , 0x00             ; dpll_mon_tl_mask_0
X , 0x00C1 , 0x00             ; dpll_mon_tl_mask_1
X , 0x00C5 , 0x00             ; dpll_mon_tl_mask_5
X , 0x00C6 , 0x00             ; dpll_mon_tl_mask_6
X , 0x00C7 , 0x00             ; dpll_mon_tl_mask_7
X , 0x00E0 , 0x00             ; gpio_select_0
X , 0x00E1 , 0x00             ; gpio_select_0
X , 0x00E2 , 0x00             ; gpio_config_0
X , 0x00E3 , 0x00             ; gpio_select_1
X , 0x00E4 , 0x00             ; gpio_select_1
X , 0x00E5 , 0x00             ; gpio_config_1
X , 0x00E6 , 0x00             ; gpio_select_2
X , 0x00E7 , 0x00             ; gpio_select_2
X , 0x00E8 , 0x00             ; gpio_config_2
X , 0x00E9 , 0x00             ; gpio_select_3
X , 0x00EA , 0x00             ; gpio_select_3
X , 0x00EB , 0x00             ; gpio_config_3
X , 0x00EC , 0x00             ; gpio_select_4
X , 0x00ED , 0x00             ; gpio_select_4
X , 0x00EE , 0x00             ; gpio_config_4
X , 0x00EF , 0x00             ; gpio_out_4_0
X , 0x00F0 , 0x00             ; gpo_out_7_0
X , 0x00F1 , 0x00             ; gpo_out_15_8
X , 0x00F2 , 0x00             ; gpo_out_19_16
X , 0x00F3 , 0x00             ; gpio_freeze_4_0
X , 0x00F4 , 0x00             ; gpi_freeze_7_0
X , 0x00F5 , 0x00             ; gpi_freeze_9_8

X , 0x0200 , 0x00             ; ref_los_3_0
X , 0x0201 , 0x00             ; ref_los_4
X , 0x020F , 0x00             ; ref_phase_err_read_rqst
X , 0x021C , 0x00             ; ref_freq_meas_ctrl
X , 0x021D , 0x00             ; ref_freq_meas_mask_3_0
X , 0x021E , 0x00             ; ref_freq_meas_mask_4
X , 0x021F , 0x00             ; dpll_meas_ref_freq_ctrl

X , 0x0283 , 0x02             ; dpll_enable
X , 0x0284 , 0x60             ; dpll_mode_refsel_0
X , 0x0285 , 0x6C             ; dpll_ctrl_0
X , 0x0286 , 0x00             ; dpll_cmd_0
X , 0x0288 , 0x04             ; dpll_mode_refsel_1
X , 0x0289 , 0x0C             ; dpll_ctrl_1
X , 0x028A , 0x00             ; dpll_cmd_1
X , 0x0298 , 0x00             ; dpll_mode_refsel_5
X , 0x0299 , 0x0C             ; dpll_ctrl_5
X , 0x029A , 0x00             ; dpll_cmd_5
X , 0x029C , 0x00             ; dpll_mode_refsel_6
X , 0x029D , 0x00             ; dpll_ctrl_6
X , 0x029E , 0x00             ; dpll_cmd_6
X , 0x02A0 , 0x00             ; dpll_mode_refsel_7
X , 0x02A1 , 0x00             ; dpll_ctrl_7
X , 0x02A2 , 0x00             ; dpll_cmd_7
X , 0x02A4 , 0x00             ; ext_fb_ctrl
X , 0x02A5 , 0x80             ; ext_fb_sel
X , 0x02D0 , 0x00             ; dpll_meas_ctrl
X , 0x02D1 , 0x00             ; dpll_meas_idx
X , 0x02D2 , 0x00             ; dpll_meas_ref_edge_3_0
X , 0x02D3 , 0x00             ; dpll_meas_ref_edge_4
X , 0x02D4 , 0x00             ; dpll_phase_err_read_mask

X , 0x0480 , 0x11             ; synth_ctrl_0
X , 0x0481 , 0x01             ; synth_ctrl_1
X , 0x0482 , 0x00             ; synth_ctrl_2
X , 0x0483 , 0x00             ; synth_ctrl_3
X , 0x0484 , 0x00             ; synth_ctrl_4
X , 0x0485 , 0x00             ; synth_df_offset_manual_0
X , 0x0486 , 0x00             ; synth_df_offset_manual_0
X , 0x0487 , 0x00             ; synth_df_offset_manual_0
X , 0x0488 , 0x00             ; synth_df_offset_manual_0
X , 0x0489 , 0x00             ; synth_df_offset_manual_0
X , 0x048A , 0x00             ; synth_df_offset_manual_1
X , 0x048B , 0x00             ; synth_df_offset_manual_1
X , 0x048C , 0x00             ; synth_df_offset_manual_1
X , 0x048D , 0x00             ; synth_df_offset_manual_1
X , 0x048E , 0x00             ; synth_df_offset_manual_1
X , 0x048F , 0x00             ; synth_df_offset_manual_2
X , 0x0490 , 0x00             ; synth_df_offset_manual_2
X , 0x0491 , 0x00             ; synth_df_offset_manual_2
X , 0x0492 , 0x00             ; synth_df_offset_manual_2
X , 0x0493 , 0x00             ; synth_df_offset_manual_2
X , 0x0494 , 0x00             ; synth_df_offset_manual_3
X , 0x0495 , 0x00             ; synth_df_offset_manual_3
X , 0x0496 , 0x00             ; synth_df_offset_manual_3
X , 0x0497 , 0x00             ; synth_df_offset_manual_3
X , 0x0498 , 0x00             ; synth_df_offset_manual_3
X , 0x0499 , 0x00             ; synth_df_offset_manual_4
X , 0x049A , 0x00             ; synth_df_offset_manual_4
X , 0x049B , 0x00             ; synth_df_offset_manual_4
X , 0x049C , 0x00             ; synth_df_offset_manual_4
X , 0x049D , 0x00             ; synth_df_offset_manual_4
X , 0x04A8 , 0x01             ; output_ctrl_0
X , 0x04A9 , 0x01             ; output_ctrl_1
X , 0x04AA , 0x01             ; output_ctrl_2
X , 0x04AB , 0x01             ; output_ctrl_3
X , 0x04AC , 0x01             ; output_ctrl_4
X , 0x04AD , 0x01             ; output_ctrl_5
X , 0x04AE , 0x11             ; output_ctrl_6
X , 0x04AF , 0x11             ; output_ctrl_7
X , 0x04B0 , 0x11             ; output_ctrl_8
X , 0x04B1 , 0x11             ; output_ctrl_9
X , 0x04B6 , 0x00             ; output_step_time_mask
X , 0x04B7 , 0x00             ; output_step_time_mask
X , 0x0281 , 0x00             ; split_xo_mode_ctrl- bit 0 must be disabled before writing 0x280
W , 2000000
X , 0x0280 , 0x98             ; split_xo_ref
X , 0x0281 , 0x00             ; split_xo_mode_ctrl
W , 2000000

; =============================================================================
; Register Configuration End
; Register Write Count = 1438
; =============================================================================
