
 /----------------------------------------------------------------------------\
 |  yosys -- Yosys Open SYnthesis Suite                                       |
 |  Copyright (C) 2012 - 2025  Claire Xenia Wolf <claire@yosyshq.com>         |
 |  Distributed under an ISC-like license, type "license" to see terms        |
 \----------------------------------------------------------------------------/
 Yosys 0.51+41 (git sha1 0c689091e, clang++ 18.1.8 -fPIC -O3)

-- Executing script file `design_aiger.ys' --

1. Executing RTLIL frontend.
Input filename: design_prep.il

2. Executing HIERARCHY pass (managing design hierarchy).
Attribute `top' found on module `FormalTop'. Setting top module to FormalTop.

2.1. Analyzing design hierarchy..
Top module:  \FormalTop
Used module:     \SimTop
Used module:         \SimAXIMem
Used module:             \AXI4RAM
Used module:                 \DifftestMem2P
Used module:                     \MemRWHelper
Used module:             \AXI4Xbar
Used module:             \AXI4Fragmenter
Used module:                 \Queue_54
Used module:                 \Queue_53
Used module:                 \Queue_52
Used module:             \AXI4Buffer
Used module:                 \Queue_48
Used module:                 \Queue_47
Used module:                 \Queue_50
Used module:                 \Queue_51
Used module:                 \Queue_49
Used module:         \ExampleFuzzSystem
Used module:             \TilePRCIDomain
Used module:                 \TileResetDomain
Used module:                     \RocketTile
Used module:                         \TLWidthWidget_8
Used module:                         \TLWidthWidget_7
Used module:                         \TLXbar_8
Used module:                         \PTW
Used module:                             \OptimizationBarrier_12
Used module:                             \OptimizationBarrier_13
Used module:                             \Arbiter
Used module:                         \Frontend
Used module:                             \TLB_1
Used module:                                 \OptimizationBarrier_8
Used module:                                 \OptimizationBarrier_11
Used module:                                 \OptimizationBarrier_10
Used module:                                 \OptimizationBarrier_9
Used module:                             \ICache
Used module:                             \ShiftQueue
Used module:                         \HellaCacheArbiter
Used module:                         \DCache
Used module:                             \TLB
Used module:                                 \OptimizationBarrier
Used module:                                 \OptimizationBarrier_3
Used module:                                 \OptimizationBarrier_2
Used module:                                 \OptimizationBarrier_1
Used module:                             \DCacheModuleImpl_Anon_1
Used module:                             \DelayReg_1
Used module:                             \DelayReg
Used module:                             \DCacheModuleImpl_Anon_2
Used module:                             \DCacheDataArray
Used module:                             \AMOALU
Used module:                         \Rocket
Used module:                             \IBuf
Used module:                                 \RVCExpander
Used module:                             \MulDiv
Used module:                             \DelayReg_4
Used module:                             \DelayReg_3
Used module:                             \CSRFile
Used module:                                 \DelayReg_2
Used module:                             \ALU
Used module:                             \PlusArgTimeout
Used module:                         \TLBuffer_6
Used module:                         \BundleBridgeNexus_6
Used module:                 \FixedClockBroadcast_6
Used module:                 \TLBuffer_8
Used module:                     \Queue_44
Used module:                     \Queue_43
Used module:                     \Queue_40
Used module:                     \Queue_41
Used module:                     \Queue_42
Used module:             \BundleBridgeNexus_15
Used module:             \SystemBus
Used module:                 \TLXbar
Used module:                 \ClockGroupAggregator
Used module:                 \TLFIFOFixer
Used module:                 \FixedClockBroadcast
Used module:                 \TLInterconnectCoupler_2
Used module:                     \TLWidthWidget_2
Used module:                 \TLInterconnectCoupler
Used module:                     \TLWidthWidget
Used module:                 \TLInterconnectCoupler_3
Used module:                 \ClockGroup
Used module:             \MemoryBus
Used module:                 \TLXbar_7
Used module:                 \TLXbar_6
Used module:                 \ClockGroupAggregator_4
Used module:                 \ProbePicker
Used module:                 \TLFIFOFixer_3
Used module:                 \FixedClockBroadcast_4
Used module:                 \TLInterconnectCoupler_7
Used module:                     \TLWidthWidget_5
Used module:                     \TLToAXI4
Used module:                         \Queue_35
Used module:                         \Queue_34
Used module:                     \AXI4UserYanker
Used module:                         \Queue_11
Used module:                         \Queue_10
Used module:                         \Queue_9
Used module:                         \Queue_8
Used module:                         \Queue_7
Used module:                         \Queue_6
Used module:                         \Queue_33
Used module:                         \Queue_32
Used module:                         \Queue_5
Used module:                         \Queue_31
Used module:                         \Queue_30
Used module:                         \Queue_29
Used module:                         \Queue_28
Used module:                         \Queue_27
Used module:                         \Queue_26
Used module:                         \Queue_25
Used module:                         \Queue_24
Used module:                         \Queue_23
Used module:                         \Queue_22
Used module:                         \Queue_4
Used module:                         \Queue_21
Used module:                         \Queue_20
Used module:                         \Queue_19
Used module:                         \Queue_18
Used module:                         \Queue_17
Used module:                         \Queue_16
Used module:                         \Queue_15
Used module:                         \Queue_14
Used module:                         \Queue_13
Used module:                         \Queue_12
Used module:                         \Queue_3
Used module:                         \Queue_2
Used module:                     \AXI4IdIndexer
Used module:                 \ClockGroup_4
Used module:                 \TLBuffer_5
Used module:             \CoherenceManagerWrapper
Used module:                 \ClockGroupAggregator_5
Used module:                 \FixedClockBroadcast_5
Used module:                 \TLInterconnectCoupler_8
Used module:                     \TLWidthWidget_6
Used module:                 \TLJbar
Used module:                 \ClockGroup_5
Used module:                 \TLBroadcast
Used module:                     \BroadcastFilter
Used module:                     \TLBroadcastTracker_3
Used module:                         \Queue_39
Used module:                     \TLBroadcastTracker_2
Used module:                         \Queue_38
Used module:                     \TLBroadcastTracker_1
Used module:                         \Queue_37
Used module:                     \TLBroadcastTracker
Used module:                         \Queue_36
Used module:                 \BankBinder
Used module:             \PeripheryBus_1
Used module:                 \ClockGroupAggregator_3
Used module:                 \TLXbar_5
Used module:                 \TLXbar_4
Used module:                 \TLFIFOFixer_2
Used module:                 \FixedClockBroadcast_3
Used module:                 \TLInterconnectCoupler_6
Used module:                     \TLFragmenter
Used module:                         \Repeater
Used module:                 \ClockGroup_3
Used module:                 \TLBuffer_4
Used module:                 \TLBuffer_3
Used module:                     \Queue
Used module:                     \Queue_1
Used module:                 \TLAtomicAutomata_1
Used module:             \SimpleClockGroupSource
Used module:             \ClockSinkDomain
Used module:                 \TLROM

2.2. Analyzing design hierarchy..
Top module:  \FormalTop
Used module:     \SimTop
Used module:         \SimAXIMem
Used module:             \AXI4RAM
Used module:                 \DifftestMem2P
Used module:                     \MemRWHelper
Used module:             \AXI4Xbar
Used module:             \AXI4Fragmenter
Used module:                 \Queue_54
Used module:                 \Queue_53
Used module:                 \Queue_52
Used module:             \AXI4Buffer
Used module:                 \Queue_48
Used module:                 \Queue_47
Used module:                 \Queue_50
Used module:                 \Queue_51
Used module:                 \Queue_49
Used module:         \ExampleFuzzSystem
Used module:             \TilePRCIDomain
Used module:                 \TileResetDomain
Used module:                     \RocketTile
Used module:                         \TLWidthWidget_8
Used module:                         \TLWidthWidget_7
Used module:                         \TLXbar_8
Used module:                         \PTW
Used module:                             \OptimizationBarrier_12
Used module:                             \OptimizationBarrier_13
Used module:                             \Arbiter
Used module:                         \Frontend
Used module:                             \TLB_1
Used module:                                 \OptimizationBarrier_8
Used module:                                 \OptimizationBarrier_11
Used module:                                 \OptimizationBarrier_10
Used module:                                 \OptimizationBarrier_9
Used module:                             \ICache
Used module:                             \ShiftQueue
Used module:                         \HellaCacheArbiter
Used module:                         \DCache
Used module:                             \TLB
Used module:                                 \OptimizationBarrier
Used module:                                 \OptimizationBarrier_3
Used module:                                 \OptimizationBarrier_2
Used module:                                 \OptimizationBarrier_1
Used module:                             \DCacheModuleImpl_Anon_1
Used module:                             \DelayReg_1
Used module:                             \DelayReg
Used module:                             \DCacheModuleImpl_Anon_2
Used module:                             \DCacheDataArray
Used module:                             \AMOALU
Used module:                         \Rocket
Used module:                             \IBuf
Used module:                                 \RVCExpander
Used module:                             \MulDiv
Used module:                             \DelayReg_4
Used module:                             \DelayReg_3
Used module:                             \CSRFile
Used module:                                 \DelayReg_2
Used module:                             \ALU
Used module:                             \PlusArgTimeout
Used module:                         \TLBuffer_6
Used module:                         \BundleBridgeNexus_6
Used module:                 \FixedClockBroadcast_6
Used module:                 \TLBuffer_8
Used module:                     \Queue_44
Used module:                     \Queue_43
Used module:                     \Queue_40
Used module:                     \Queue_41
Used module:                     \Queue_42
Used module:             \BundleBridgeNexus_15
Used module:             \SystemBus
Used module:                 \TLXbar
Used module:                 \ClockGroupAggregator
Used module:                 \TLFIFOFixer
Used module:                 \FixedClockBroadcast
Used module:                 \TLInterconnectCoupler_2
Used module:                     \TLWidthWidget_2
Used module:                 \TLInterconnectCoupler
Used module:                     \TLWidthWidget
Used module:                 \TLInterconnectCoupler_3
Used module:                 \ClockGroup
Used module:             \MemoryBus
Used module:                 \TLXbar_7
Used module:                 \TLXbar_6
Used module:                 \ClockGroupAggregator_4
Used module:                 \ProbePicker
Used module:                 \TLFIFOFixer_3
Used module:                 \FixedClockBroadcast_4
Used module:                 \TLInterconnectCoupler_7
Used module:                     \TLWidthWidget_5
Used module:                     \TLToAXI4
Used module:                         \Queue_35
Used module:                         \Queue_34
Used module:                     \AXI4UserYanker
Used module:                         \Queue_11
Used module:                         \Queue_10
Used module:                         \Queue_9
Used module:                         \Queue_8
Used module:                         \Queue_7
Used module:                         \Queue_6
Used module:                         \Queue_33
Used module:                         \Queue_32
Used module:                         \Queue_5
Used module:                         \Queue_31
Used module:                         \Queue_30
Used module:                         \Queue_29
Used module:                         \Queue_28
Used module:                         \Queue_27
Used module:                         \Queue_26
Used module:                         \Queue_25
Used module:                         \Queue_24
Used module:                         \Queue_23
Used module:                         \Queue_22
Used module:                         \Queue_4
Used module:                         \Queue_21
Used module:                         \Queue_20
Used module:                         \Queue_19
Used module:                         \Queue_18
Used module:                         \Queue_17
Used module:                         \Queue_16
Used module:                         \Queue_15
Used module:                         \Queue_14
Used module:                         \Queue_13
Used module:                         \Queue_12
Used module:                         \Queue_3
Used module:                         \Queue_2
Used module:                     \AXI4IdIndexer
Used module:                 \ClockGroup_4
Used module:                 \TLBuffer_5
Used module:             \CoherenceManagerWrapper
Used module:                 \ClockGroupAggregator_5
Used module:                 \FixedClockBroadcast_5
Used module:                 \TLInterconnectCoupler_8
Used module:                     \TLWidthWidget_6
Used module:                 \TLJbar
Used module:                 \ClockGroup_5
Used module:                 \TLBroadcast
Used module:                     \BroadcastFilter
Used module:                     \TLBroadcastTracker_3
Used module:                         \Queue_39
Used module:                     \TLBroadcastTracker_2
Used module:                         \Queue_38
Used module:                     \TLBroadcastTracker_1
Used module:                         \Queue_37
Used module:                     \TLBroadcastTracker
Used module:                         \Queue_36
Used module:                 \BankBinder
Used module:             \PeripheryBus_1
Used module:                 \ClockGroupAggregator_3
Used module:                 \TLXbar_5
Used module:                 \TLXbar_4
Used module:                 \TLFIFOFixer_2
Used module:                 \FixedClockBroadcast_3
Used module:                 \TLInterconnectCoupler_6
Used module:                     \TLFragmenter
Used module:                         \Repeater
Used module:                 \ClockGroup_3
Used module:                 \TLBuffer_4
Used module:                 \TLBuffer_3
Used module:                     \Queue
Used module:                     \Queue_1
Used module:                 \TLAtomicAutomata_1
Used module:             \SimpleClockGroupSource
Used module:             \ClockSinkDomain
Used module:                 \TLROM
Removing unused module `$paramod$1e0019554db24e403a85d4260c10a25441229a90\plusarg_reader'.
Removed 1 unused modules.
Module TilePRCIDomain directly or indirectly contains formal properties -> setting "keep" attribute.
Module TLXbar_8 directly or indirectly contains formal properties -> setting "keep" attribute.
Module TLXbar directly or indirectly contains formal properties -> setting "keep" attribute.
Module TLToAXI4 directly or indirectly contains formal properties -> setting "keep" attribute.
Module TLInterconnectCoupler_7 directly or indirectly contains formal properties -> setting "keep" attribute.
Module TLInterconnectCoupler_6 directly or indirectly contains formal properties -> setting "keep" attribute.
Module TLFragmenter directly or indirectly contains formal properties -> setting "keep" attribute.
Module TLBuffer_8 directly or indirectly contains formal properties -> setting "keep" attribute.
Module TLBuffer_3 directly or indirectly contains formal properties -> setting "keep" attribute.
Module TLBroadcastTracker_3 directly or indirectly contains formal properties -> setting "keep" attribute.
Module TLBroadcastTracker_2 directly or indirectly contains formal properties -> setting "keep" attribute.
Module TLBroadcastTracker_1 directly or indirectly contains formal properties -> setting "keep" attribute.
Module TLBroadcastTracker directly or indirectly contains formal properties -> setting "keep" attribute.
Module TLBroadcast directly or indirectly contains formal properties -> setting "keep" attribute.
Module TLB_1 directly or indirectly contains formal properties -> setting "keep" attribute.
Module TLB directly or indirectly contains formal properties -> setting "keep" attribute.
Module SystemBus directly or indirectly contains formal properties -> setting "keep" attribute.
Module SimTop directly or indirectly contains formal properties -> setting "keep" attribute.
Module SimAXIMem directly or indirectly contains formal properties -> setting "keep" attribute.
Module ShiftQueue directly or indirectly contains formal properties -> setting "keep" attribute.
Module RocketTile directly or indirectly contains formal properties -> setting "keep" attribute.
Module Rocket directly or indirectly contains formal properties -> setting "keep" attribute.
Module Repeater directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_9 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_8 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_7 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_6 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_54 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_53 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_52 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_51 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_50 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_5 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_49 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_48 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_47 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_44 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_43 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_42 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_41 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_40 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_4 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_39 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_38 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_37 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_36 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_35 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_34 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_33 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_32 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_31 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_30 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_3 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_29 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_28 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_27 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_26 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_25 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_24 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_23 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_22 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_21 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_20 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_2 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_19 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_18 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_17 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_16 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_15 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_14 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_13 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_12 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_11 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_10 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue_1 directly or indirectly contains formal properties -> setting "keep" attribute.
Module Queue directly or indirectly contains formal properties -> setting "keep" attribute.
Module PeripheryBus_1 directly or indirectly contains formal properties -> setting "keep" attribute.
Module PTW directly or indirectly contains formal properties -> setting "keep" attribute.
Module MulDiv directly or indirectly contains formal properties -> setting "keep" attribute.
Module MemoryBus directly or indirectly contains formal properties -> setting "keep" attribute.
Module ICache directly or indirectly contains formal properties -> setting "keep" attribute.
Module IBuf directly or indirectly contains formal properties -> setting "keep" attribute.
Module HellaCacheArbiter directly or indirectly contains formal properties -> setting "keep" attribute.
Module Frontend directly or indirectly contains formal properties -> setting "keep" attribute.
Module FormalTop directly or indirectly contains formal properties -> setting "keep" attribute.
Module ExampleFuzzSystem directly or indirectly contains formal properties -> setting "keep" attribute.
Module DelayReg_4 directly or indirectly contains formal properties -> setting "keep" attribute.
Module DelayReg_3 directly or indirectly contains formal properties -> setting "keep" attribute.
Module DelayReg_2 directly or indirectly contains formal properties -> setting "keep" attribute.
Module DelayReg_1 directly or indirectly contains formal properties -> setting "keep" attribute.
Module DelayReg directly or indirectly contains formal properties -> setting "keep" attribute.
Module DCacheDataArray directly or indirectly contains formal properties -> setting "keep" attribute.
Module DCache directly or indirectly contains formal properties -> setting "keep" attribute.
Module CoherenceManagerWrapper directly or indirectly contains formal properties -> setting "keep" attribute.
Module CSRFile directly or indirectly contains formal properties -> setting "keep" attribute.
Module AXI4UserYanker directly or indirectly contains formal properties -> setting "keep" attribute.
Module AXI4RAM directly or indirectly contains formal properties -> setting "keep" attribute.
Module AXI4Fragmenter directly or indirectly contains formal properties -> setting "keep" attribute.
Module AXI4Buffer directly or indirectly contains formal properties -> setting "keep" attribute.
Module TileResetDomain directly or indirectly contains formal properties -> setting "keep" attribute.

3. Executing FORMALFF pass.

4. Executing FLATTEN pass (flatten design).
Deleting now unused module TilePRCIDomain.
Deleting now unused module TLXbar_8.
Deleting now unused module TLXbar_7.
Deleting now unused module TLXbar_6.
Deleting now unused module TLXbar_5.
Deleting now unused module TLXbar_4.
Deleting now unused module TLXbar.
Deleting now unused module TLWidthWidget_8.
Deleting now unused module TLWidthWidget_7.
Deleting now unused module TLWidthWidget_6.
Deleting now unused module TLWidthWidget_5.
Deleting now unused module TLWidthWidget_2.
Deleting now unused module TLWidthWidget.
Deleting now unused module TLToAXI4.
Deleting now unused module TLROM.
Deleting now unused module TLJbar.
Deleting now unused module TLInterconnectCoupler_8.
Deleting now unused module TLInterconnectCoupler_7.
Deleting now unused module TLInterconnectCoupler_6.
Deleting now unused module TLInterconnectCoupler_3.
Deleting now unused module TLInterconnectCoupler_2.
Deleting now unused module TLInterconnectCoupler.
Deleting now unused module TLFragmenter.
Deleting now unused module TLFIFOFixer_3.
Deleting now unused module TLFIFOFixer_2.
Deleting now unused module TLFIFOFixer.
Deleting now unused module TLBuffer_8.
Deleting now unused module TLBuffer_6.
Deleting now unused module TLBuffer_5.
Deleting now unused module TLBuffer_4.
Deleting now unused module TLBuffer_3.
Deleting now unused module TLBroadcastTracker_3.
Deleting now unused module TLBroadcastTracker_2.
Deleting now unused module TLBroadcastTracker_1.
Deleting now unused module TLBroadcastTracker.
Deleting now unused module TLBroadcast.
Deleting now unused module TLB_1.
Deleting now unused module TLB.
Deleting now unused module TLAtomicAutomata_1.
Deleting now unused module SystemBus.
Deleting now unused module SimpleClockGroupSource.
Deleting now unused module SimTop.
Deleting now unused module SimAXIMem.
Deleting now unused module ShiftQueue.
Deleting now unused module RocketTile.
Deleting now unused module Rocket.
Deleting now unused module Repeater.
Deleting now unused module RVCExpander.
Deleting now unused module Queue_9.
Deleting now unused module Queue_8.
Deleting now unused module Queue_7.
Deleting now unused module Queue_6.
Deleting now unused module Queue_54.
Deleting now unused module Queue_53.
Deleting now unused module Queue_52.
Deleting now unused module Queue_51.
Deleting now unused module Queue_50.
Deleting now unused module Queue_5.
Deleting now unused module Queue_49.
Deleting now unused module Queue_48.
Deleting now unused module Queue_47.
Deleting now unused module Queue_44.
Deleting now unused module Queue_43.
Deleting now unused module Queue_42.
Deleting now unused module Queue_41.
Deleting now unused module Queue_40.
Deleting now unused module Queue_4.
Deleting now unused module Queue_39.
Deleting now unused module Queue_38.
Deleting now unused module Queue_37.
Deleting now unused module Queue_36.
Deleting now unused module Queue_35.
Deleting now unused module Queue_34.
Deleting now unused module Queue_33.
Deleting now unused module Queue_32.
Deleting now unused module Queue_31.
Deleting now unused module Queue_30.
Deleting now unused module Queue_3.
Deleting now unused module Queue_29.
Deleting now unused module Queue_28.
Deleting now unused module Queue_27.
Deleting now unused module Queue_26.
Deleting now unused module Queue_25.
Deleting now unused module Queue_24.
Deleting now unused module Queue_23.
Deleting now unused module Queue_22.
Deleting now unused module Queue_21.
Deleting now unused module Queue_20.
Deleting now unused module Queue_2.
Deleting now unused module Queue_19.
Deleting now unused module Queue_18.
Deleting now unused module Queue_17.
Deleting now unused module Queue_16.
Deleting now unused module Queue_15.
Deleting now unused module Queue_14.
Deleting now unused module Queue_13.
Deleting now unused module Queue_12.
Deleting now unused module Queue_11.
Deleting now unused module Queue_10.
Deleting now unused module Queue_1.
Deleting now unused module Queue.
Deleting now unused module ProbePicker.
Deleting now unused module PlusArgTimeout.
Deleting now unused module PeripheryBus_1.
Deleting now unused module PTW.
Deleting now unused module OptimizationBarrier_9.
Deleting now unused module OptimizationBarrier_8.
Deleting now unused module OptimizationBarrier_3.
Deleting now unused module OptimizationBarrier_2.
Deleting now unused module OptimizationBarrier_13.
Deleting now unused module OptimizationBarrier_12.
Deleting now unused module OptimizationBarrier_11.
Deleting now unused module OptimizationBarrier_10.
Deleting now unused module OptimizationBarrier_1.
Deleting now unused module OptimizationBarrier.
Deleting now unused module MulDiv.
Deleting now unused module MemoryBus.
Deleting now unused module MemRWHelper.
Deleting now unused module ICache.
Deleting now unused module IBuf.
Deleting now unused module HellaCacheArbiter.
Deleting now unused module Frontend.
Deleting now unused module FixedClockBroadcast_6.
Deleting now unused module FixedClockBroadcast_5.
Deleting now unused module FixedClockBroadcast_4.
Deleting now unused module FixedClockBroadcast_3.
Deleting now unused module FixedClockBroadcast.
Deleting now unused module ExampleFuzzSystem.
Deleting now unused module DifftestMem2P.
Deleting now unused module DelayReg_4.
Deleting now unused module DelayReg_3.
Deleting now unused module DelayReg_2.
Deleting now unused module DelayReg_1.
Deleting now unused module DelayReg.
Deleting now unused module DCacheModuleImpl_Anon_2.
Deleting now unused module DCacheModuleImpl_Anon_1.
Deleting now unused module DCacheDataArray.
Deleting now unused module DCache.
Deleting now unused module CoherenceManagerWrapper.
Deleting now unused module ClockSinkDomain.
Deleting now unused module ClockGroup_5.
Deleting now unused module ClockGroup_4.
Deleting now unused module ClockGroup_3.
Deleting now unused module ClockGroupAggregator_5.
Deleting now unused module ClockGroupAggregator_4.
Deleting now unused module ClockGroupAggregator_3.
Deleting now unused module ClockGroupAggregator.
Deleting now unused module ClockGroup.
Deleting now unused module CSRFile.
Deleting now unused module BundleBridgeNexus_6.
Deleting now unused module BundleBridgeNexus_15.
Deleting now unused module BroadcastFilter.
Deleting now unused module BankBinder.
Deleting now unused module Arbiter.
Deleting now unused module AXI4Xbar.
Deleting now unused module AXI4UserYanker.
Deleting now unused module AXI4RAM.
Deleting now unused module AXI4IdIndexer.
Deleting now unused module AXI4Fragmenter.
Deleting now unused module AXI4Buffer.
Deleting now unused module AMOALU.
Deleting now unused module ALU.
Deleting now unused module TileResetDomain.
<suppressed ~163 debug messages>

5. Executing SETUNDEF pass (replace undef values with defined constants).

6. Executing OPT pass (performing simple optimizations).

6.1. Executing OPT_EXPR pass (perform const folding).
Optimizing module FormalTop.
<suppressed ~886 debug messages>

6.2. Executing OPT_MERGE pass (detect identical cells).
Finding identical cells in module `\FormalTop'.
<suppressed ~576 debug messages>
Removed a total of 192 cells.

6.3. Executing OPT_MUXTREE pass (detect dead branches in mux trees).
Running muxtree optimizer on module \FormalTop..
  Creating internal representation of mux trees.
  Evaluating internal representation of mux trees.
      Replacing known input bits on port B of cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.\dataArb.$ternary$SimTop.sv:26746$17558: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.dataArb.io_in_0_bits_write -> 1'1
  Analyzing evaluation results.
    dead port 1/2 on $mux $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\ptw.$ternary$SimTop.sv:45545$13357.
    dead port 2/2 on $mux $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\ptw.$ternary$SimTop.sv:45545$13357.
    dead port 1/2 on $mux $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\ptw.$ternary$SimTop.sv:45142$13283.
    dead port 2/2 on $mux $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\ptw.$ternary$SimTop.sv:45142$13283.
    dead port 1/2 on $mux $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\ptw.$ternary$SimTop.sv:45137$13273.
    dead port 2/2 on $mux $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\ptw.$ternary$SimTop.sv:45137$13273.
    dead port 1/2 on $mux $flatten\dut.\ldut.\subsystem_cbus.\coupler_to_bootrom.\fragmenter.\repeater.$ternary$SimTop.sv:4102$5616.
    dead port 2/2 on $mux $flatten\dut.\ldut.\subsystem_cbus.\coupler_to_bootrom.\fragmenter.\repeater.$ternary$SimTop.sv:4102$5616.
    dead port 1/2 on $mux $flatten\dut.\mem.\axi4frag.\in_w_deq_q.$ternary$SimTop.sv:87835$1475.
    dead port 2/2 on $mux $flatten\dut.\mem.\axi4frag.\in_w_deq_q.$ternary$SimTop.sv:87835$1475.
Removed 10 multiplexer ports.
<suppressed ~1241 debug messages>

6.4. Executing OPT_REDUCE pass (consolidate $*mux and $reduce_* inputs).
  Optimizing cells in module \FormalTop.
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.$ternary$SimTop.sv:47023$24593:
      Old ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.xcpt_1_pf_inst 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.xcpt_1_ae_inst }, B=3'000, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf._io_inst_0_bits_xcpt1_T_5
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.xcpt_1_pf_inst \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.xcpt_1_ae_inst }, B=2'00, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf._io_inst_0_bits_xcpt1_T_5 [2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf._io_inst_0_bits_xcpt1_T_5 [0] }
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf._io_inst_0_bits_xcpt1_T_5 [1] = 1'0
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46758$24851:
      Old ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [10:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12:11] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6] 12'000001000001 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [4:2] 3'001 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc }, B={ 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12:10] 5'00001 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [9:7] 5'01101 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [4:2] 7'0000111 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [10:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6] 5'01001 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc }, B={ 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6:5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [10] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [9:7] 6'100111 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [23:22] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [4:0] }
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [25:24] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [21:18] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [14:13] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [11:5] } = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [12:11] 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [12] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [12] 2'01 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [4:2] 2'00 }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46738$24842:
      Old ports: A={ 1'1 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:7] 15'000000001110011 }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:7] 15'000000011100111 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_jalr_ebreak_T_2 [20:0]
      New ports: A=3'110, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [2] 2'01 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_jalr_ebreak_T_2 [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_jalr_ebreak_T_2 [4] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_jalr_ebreak_T_2 [2] }
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_jalr_ebreak_T_2 [19:5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_jalr_ebreak_T_2 [3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_jalr_ebreak_T_2 [1:0] } = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 7'0000000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_jalr_ebreak_T_2 [2] 5'11011 }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46731$24834:
      Old ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:7] 8'00000000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_jr_reserved_T_2 [6:0] }, B={ 8'00000000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:7] 7'0110011 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_jr_mv_bits [19:0]
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 5'00000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_jr_reserved_T_2 [6:0] }, B={ 5'00000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 7'0110011 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_jr_mv_bits [19:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_jr_mv_bits [11:0] }
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_jr_mv_bits [14:12] = 3'000
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46727$24831:
      Old ports: A=7'0011111, B=7'1100111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_jr_reserved_T_2 [6:0]
      New ports: A=2'01, B=2'10, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_jr_reserved_T_2 [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_jr_reserved_T_2 [3] }
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_jr_reserved_T_2 [6] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_jr_reserved_T_2 [4] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_jr_reserved_T_2 [2:0] } = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_jr_reserved_T_2 [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_jr_reserved_T_2 [3] 3'111 }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46718$24830:
      Old ports: A=5'11111, B=5'00011, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_load_opc
      New ports: A=1'1, B=1'0, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_load_opc [2]
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_load_opc [4:3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_load_opc [1:0] } = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_load_opc [2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_load_opc [2] 2'11 }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46712$24829:
      Old ports: A=5'00000, B=5'11111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_296
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_296 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_296 [4:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_296 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_296 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_296 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_296 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46707$24828:
      Old ports: A=10'0000000000, B=10'1111111111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_246
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_246 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_246 [9:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_246 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_246 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_246 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_246 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_246 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_246 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_246 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_246 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_246 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46704$24823:
      Old ports: A={ 5'00000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:2] 2'01 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [9:7] 5'10101 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [9:7] 7'0010011 }, B={ 5'10000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:2] 2'01 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [9:7] 5'10101 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [9:7] 7'0010011 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_233
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_233 [30]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_233 [29:0] = { 4'0000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6:2] 2'01 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [9:7] 5'10101 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [9:7] 7'0010011 }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46700$24820:
      Old ports: A=4'0011, B=4'1011, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc_4
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc_4 [3]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc_4 [2:0] = 3'011
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46699$24819:
      Old ports: A=31'0000000000000000000000000000000, B=31'1000000000000000000000000000000, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_sub
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_sub [30]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_sub [29:0] = 30'000000000000000000000000000000
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46692$24805:
      Old ports: A=3'000, B=3'100, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_funct_T_4
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_funct_T_4 [2]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_funct_T_4 [1:0] = 2'00
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46684$24794:
      Old ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_me_T_1 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:7] 3'011 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc_2 }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_183 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [4:3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6] 4'0000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:7] 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:7] 3'001 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc_3 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_me_T_1 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6:2] 1'1 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc_2 }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_183 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [4:3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6] 4'0000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 4'0000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc_3 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [31:12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [3:0] }
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [11:6] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [4] } = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 2'01 }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46681$24790:
      Old ports: A=3'000, B=3'111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_183
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_183 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_183 [2:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_183 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_183 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46680$24789:
      Old ports: A=4'1111, B=4'0011, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc_3
      New ports: A=1'1, B=1'0, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc_3 [2]
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc_3 [3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc_3 [1:0] } = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc_3 [2] 2'11 }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46677$24788:
      Old ports: A=15'000000000000000, B=15'111111111111111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_me_T_1
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_me_T_1 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_me_T_1 [14:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_me_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_me_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_me_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_me_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_me_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_me_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_me_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_me_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_me_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_me_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_me_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_me_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_me_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_me_T_1 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46676$24787:
      Old ports: A=4'1111, B=4'0111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc_2
      New ports: A=1'1, B=1'0, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc_2 [3]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc_2 [2:0] = 3'111
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46672$24784:
      Old ports: A=3'111, B=3'011, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc_1
      New ports: A=1'1, B=1'0, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc_1 [2]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc_1 [1:0] = 2'11
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46668$24781:
      Old ports: A=7'0000000, B=7'1111111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [6:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46655$24780:
      Old ports: A=4'1111, B=4'0011, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc
      New ports: A=1'1, B=1'0, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc [2]
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc [3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc [1:0] } = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc [2] 2'11 }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\div.$procmux$45742:
      Old ports: A=2'11, B=2'01, Y=$flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\div.$auto$wreduce.cc:513:run$49195 [1:0]
      New ports: A=1'1, B=1'0, Y=$flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\div.$auto$wreduce.cc:513:run$49195 [1]
      New connections: $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\div.$auto$wreduce.cc:513:run$49195 [0] = 1'1
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\div.$ternary$SimTop.sv:57239$21257:
      Old ports: A=0, B=32'11111111111111111111111111111111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T [31:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\div.$ternary$SimTop.sv:57244$21261:
      Old ports: A=0, B=32'11111111111111111111111111111111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T_2
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T_2 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T_2 [31:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hi_T_2 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\div.$ternary$SimTop.sv:57276$21291:
      Old ports: A=2'11, B=2'01, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._state_T
      New ports: A=1'1, B=1'0, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._state_T [1]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._state_T [0] = 1'1
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\div.$ternary$SimTop.sv:57281$21299:
      Old ports: A=6'000000, B=6'100000, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._count_T_7
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._count_T_7 [5]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._count_T_7 [4:0] = 5'00000
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\div.$ternary$SimTop.sv:57287$21305:
      Old ports: A=0, B=32'11111111111111111111111111111111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hiOut_T_3
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hiOut_T_3 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hiOut_T_3 [31:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hiOut_T_3 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hiOut_T_3 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hiOut_T_3 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hiOut_T_3 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hiOut_T_3 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hiOut_T_3 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hiOut_T_3 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hiOut_T_3 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hiOut_T_3 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hiOut_T_3 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hiOut_T_3 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hiOut_T_3 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hiOut_T_3 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hiOut_T_3 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hiOut_T_3 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hiOut_T_3 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hiOut_T_3 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hiOut_T_3 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hiOut_T_3 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hiOut_T_3 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hiOut_T_3 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hiOut_T_3 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hiOut_T_3 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hiOut_T_3 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hiOut_T_3 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hiOut_T_3 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hiOut_T_3 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hiOut_T_3 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hiOut_T_3 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hiOut_T_3 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div._hiOut_T_3 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$procmux$46026:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.difftest_delayer.i_special, B=8'00000000, Y=$flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_special[7:0]
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.isWFI \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_156 }, B=2'00, Y=$flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_special[7:0] [1:0]
      New connections: $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_special[7:0] [7:2] = 6'000000
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$procmux$46035:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.difftest_delayer.i_wdest, B=8'00000000, Y=$flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_wdest[7:0]
      New ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.wb_reg_inst [11:7], B=5'00000, Y=$flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_wdest[7:0] [4:0]
      New connections: $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_wdest[7:0] [7:5] = 3'000
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:48979$21781:
      Old ports: A=2'11, B=2'01, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_36
      New ports: A=1'1, B=1'0, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_36 [1]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_36 [0] = 1'1
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:49057$21800:
      Old ports: A=16'0000000000000000, B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._m_interrupts_T_5, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.m_interrupts [15:0]
      New ports: A=3'000, B=$auto$opt_expr.cc:205:group_cell_inputs$69246, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.m_interrupts [9] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.m_interrupts [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.m_interrupts [1] }
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.m_interrupts [15:10] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.m_interrupts [8:6] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.m_interrupts [4:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.m_interrupts [0] } = 13'0000000000000
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:49059$21806:
      Old ports: A=16'0000000000000000, B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._s_interrupts_T_6, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.s_interrupts
      New ports: A=3'000, B=$auto$opt_expr.cc:205:group_cell_inputs$69096, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.s_interrupts [9] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.s_interrupts [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.s_interrupts [1] }
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.s_interrupts [15:10] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.s_interrupts [8:6] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.s_interrupts [4:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.s_interrupts [0] } = 13'0000000000000
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:49068$21838:
      Old ports: A=3'100, B=3'000, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_79
      New ports: A=1'1, B=1'0, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_79 [2]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_79 [1:0] = 2'00
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:49113$21870:
      Old ports: A=8'00000010, B=8'11111110, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_mtvec_T_1
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_mtvec_T_1 [2]
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_mtvec_T_1 [7:3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_mtvec_T_1 [1:0] } = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_mtvec_T_1 [2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_mtvec_T_1 [2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_mtvec_T_1 [2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_mtvec_T_1 [2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_mtvec_T_1 [2] 2'10 }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:49118$21873:
      Old ports: A=8'00000010, B=8'11111110, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_1
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_1 [2]
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_1 [7:3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_1 [1:0] } = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_1 [2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_1 [2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_1 [2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_1 [2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_1 [2] 2'10 }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:49122$21876:
      Old ports: A=25'0000000000000000000000000, B=25'1111111111111111111111111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_7
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_7 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_7 [24:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_7 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_7 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_7 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_7 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_7 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_7 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_7 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_7 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_7 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_7 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_7 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_7 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_7 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_7 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_7 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_7 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_7 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_7 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_7 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_7 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_7 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_7 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_7 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_7 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:49125$21878:
      Old ports: A=2'11, B=2'01, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_21
      New ports: A=1'1, B=1'0, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_21 [1]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_21 [0] = 1'1
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:49129$21881:
      Old ports: A=24'000000000000000000000000, B=24'111111111111111111111111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_25
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_25 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_25 [23:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_25 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_25 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_25 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_25 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_25 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_25 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_25 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_25 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_25 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_25 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_25 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_25 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_25 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_25 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_25 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_25 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_25 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_25 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_25 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_25 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_25 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_25 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_25 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:49131$21882:
      Old ports: A=24'000000000000000000000000, B=24'111111111111111111111111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_28
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_28 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_28 [23:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_28 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_28 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_28 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_28 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_28 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_28 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_28 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_28 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_28 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_28 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_28 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_28 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_28 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_28 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_28 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_28 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_28 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_28 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_28 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_28 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_28 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_28 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_28 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:49139$21886:
      Old ports: A=24'000000000000000000000000, B=24'111111111111111111111111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_37
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_37 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_37 [23:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_37 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_37 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_37 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_37 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_37 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_37 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_37 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_37 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_37 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_37 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_37 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_37 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_37 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_37 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_37 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_37 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_37 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_37 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_37 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_37 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_37 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_37 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_37 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:49149$21890:
      Old ports: A=24'000000000000000000000000, B=24'111111111111111111111111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_43
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_43 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_43 [23:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_43 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_43 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_43 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_43 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_43 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_43 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_43 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_43 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_43 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_43 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_43 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_43 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_43 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_43 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_43 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_43 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_43 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_43 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_43 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_43 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_43 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_43 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_43 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:49157$21894:
      Old ports: A=24'000000000000000000000000, B=24'111111111111111111111111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_52
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_52 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_52 [23:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_52 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_52 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_52 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_52 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_52 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_52 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_52 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_52 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_52 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_52 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_52 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_52 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_52 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_52 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_52 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_52 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_52 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_52 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_52 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_52 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_52 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_52 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_52 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:50163$22470:
      Old ports: A=4'1000, B=4'0000, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._debugTVec_T
      New ports: A=1'1, B=1'0, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._debugTVec_T [3]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._debugTVec_T [2:0] = 3'000
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:50170$22476:
      Old ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.notDebugTVec_base [7:2] 2'00 }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.cause [5:0] 2'00 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.notDebugTVec [7:0]
      New ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.notDebugTVec_base [7:2], B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.cause [5:0], Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.notDebugTVec [7:2]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.notDebugTVec [1:0] = 2'00
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:50253$22575:
      Old ports: A=64'0000000000000000000000000000000000000000000000000000000000000000, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.io_status_sd 24'000000000000000000000000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_gva 15'001010000000000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_tsr \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_tw \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_tvm \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_mxr \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_sum \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_mprv 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_fs \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_mpp 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_spp \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_mpie 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_spie 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_mie 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_sie 1'0 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_1
      New ports: A=18'000000000000000000, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.io_status_sd \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_gva 1'1 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_tsr \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_tw \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_tvm \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_mxr \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_sum \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_mprv \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_fs \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_mpp \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_spp \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_mpie \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_spie \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_mie \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_sie }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_1 [63] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_1 [38] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_1 [33] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_1 [22:17] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_1 [14:11] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_1 [8:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_1 [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_1 [3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_1 [1] }
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_1 [62:39] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_1 [37:34] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_1 [32:23] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_1 [16:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_1 [10:9] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_1 [6] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_1 [4] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_1 [2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_1 [0] } = { 26'00000000000000000000000000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_1 [33] 19'0000000000000000000 }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:50255$22577:
      Old ports: A=10'0000000000, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mip_seip 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mip_stip 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mip_ssip 1'0 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_86
      New ports: A=3'000, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mip_seip \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mip_stip \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mip_ssip }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_86 [9] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_86 [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_86 [1] }
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_86 [8:6] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_86 [4:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_86 [0] } = 7'0000000
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:50262$22584:
      Old ports: A=31'0000000000000000000000000000000, B={ 15'100000000000000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_dcsr_ebreakm 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_dcsr_ebreaks \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_dcsr_ebreaku 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_dcsr_cause 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_dcsr_step \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_dcsr_prv }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_88
      New ports: A=10'0000000000, B={ 1'1 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_dcsr_ebreakm \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_dcsr_ebreaks \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_dcsr_ebreaku \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_dcsr_cause \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_dcsr_step \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_dcsr_prv }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_88 [30] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_88 [15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_88 [13:12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_88 [8:6] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_88 [2:0] }
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_88 [29:16] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_88 [14] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_88 [11:9] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_88 [5:3] } = 21'000000000000000000000
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:50270$22592:
      Old ports: A=64'0000000000000000000000000000000000000000000000000000000000000000, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.io_status_sd 43'0000000000000000000000000000010000000000000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_mxr \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_sum 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_fs 4'0000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_spp 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_spie 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_sie 1'0 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_107
      New ports: A=9'000000000, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.io_status_sd 1'1 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_mxr \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_sum \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_fs \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_spp \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_spie \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mstatus_sie }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_107 [63] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_107 [33] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_107 [19:18] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_107 [14:13] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_107 [8] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_107 [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_107 [1] }
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_107 [62:34] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_107 [32:20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_107 [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_107 [12:9] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_107 [7:6] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_107 [4:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_107 [0] } = 55'0000000000000000000000000000000000000000000000000000000
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:50271$22593:
      Old ports: A=10'0000000000, B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.read_sip, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_108
      New ports: A=3'000, B={ $auto$opt_expr.cc:205:group_cell_inputs$69108 [2] $auto$opt_expr.cc:205:group_cell_inputs$69108 [0] $auto$opt_expr.cc:205:group_cell_inputs$69108 [1] }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_108 [9] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_108 [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_108 [1] }
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_108 [8:6] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_108 [4:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_108 [0] } = 7'0000000
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:50272$22594:
      Old ports: A=64'0000000000000000000000000000000000000000000000000000000000000000, B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.read_sie, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_109
      New ports: A=3'000, B=$auto$opt_expr.cc:205:group_cell_inputs$69104, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_109 [9] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_109 [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_109 [1] }
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_109 [63:10] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_109 [8:6] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_109 [4:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_109 [0] } = 61'0000000000000000000000000000000000000000000000000000000000000
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:50276$22598:
      Old ports: A=64'0000000000000000000000000000000000000000000000000000000000000000, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_satp_mode 16'0000000000000000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_satp_ppn }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_113
      New ports: A=48'000000000000000000000000000000000000000000000000, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_satp_mode \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_satp_ppn }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_113 [63:60] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_113 [43:0] }
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_113 [59:44] = 16'0000000000000000
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:50280$22602:
      Old ports: A=10'0000000000, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._witness_.anyinit_procdff_48618 [9] 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._witness_.anyinit_procdff_48618 [5] 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._witness_.anyinit_procdff_48618 [1] 1'0 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_117
      New ports: A=3'000, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._witness_.anyinit_procdff_48618 [9] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._witness_.anyinit_procdff_48618 [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._witness_.anyinit_procdff_48618 [1] }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_117 [9] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_117 [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_117 [1] }
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_117 [8:6] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_117 [4:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_117 [0] } = 7'0000000
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:50281$22603:
      Old ports: A=16'0000000000000000, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._witness_.anyinit_procdff_48619 [15] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._witness_.anyinit_procdff_48619 [13:12] 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._witness_.anyinit_procdff_48619 [8] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._witness_.anyinit_procdff_48619 [6] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._witness_.anyinit_procdff_48619 [4:2] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._witness_.anyinit_procdff_48619 [0] }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_118
      New ports: A=9'000000000, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._witness_.anyinit_procdff_48619 [15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._witness_.anyinit_procdff_48619 [13:12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._witness_.anyinit_procdff_48619 [8] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._witness_.anyinit_procdff_48619 [6] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._witness_.anyinit_procdff_48619 [4:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._witness_.anyinit_procdff_48619 [0] }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_118 [15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_118 [13:12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_118 [8] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_118 [6] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_118 [4:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_118 [0] }
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_118 [14] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_118 [11:9] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_118 [7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_118 [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_118 [1] } = 7'0000000
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:50283$22605:
      Old ports: A=30'000000000000000000000000000000, B=30'100000000110000001000000000100, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_122
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_122 [2]
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_122 [29:3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_122 [1:0] } = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_122 [2] 8'00000000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_122 [2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_122 [2] 6'000000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_122 [2] 11'00000000000 }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:50338$22644:
      Old ports: A=2'00, B=2'11, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._reg_mstatus_fs_T_1
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._reg_mstatus_fs_T_1 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._reg_mstatus_fs_T_1 [1] = \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._reg_mstatus_fs_T_1 [0]
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:50350$22653:
      Old ports: A=10'0000000000, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mip_seip 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mip_stip 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mip_ssip 1'0 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_92
      New ports: A=3'000, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mip_seip \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mip_stip \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mip_ssip }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_92 [9] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_92 [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_92 [1] }
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_92 [8:6] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_92 [4:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_92 [0] } = 7'0000000
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.\difftest_delayer.$procmux$42400:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.difftest_delayer.i_exceptionPC, B=64'0000000000000000000000000000000000000000000000000000000000000000, Y=$flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.\difftest_delayer.$0\REG_exceptionPC[63:0]
      New ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.wb_reg_pc, B=40'0000000000000000000000000000000000000000, Y=$flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.\difftest_delayer.$0\REG_exceptionPC[63:0] [39:0]
      New connections: $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.\difftest_delayer.$0\REG_exceptionPC[63:0] [63:40] = 24'000000000000000000000000
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\alu.$ternary$SimTop.sv:57050$21653:
      Old ports: A=0, B=32'11111111111111111111111111111111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.shin_hi_32
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.shin_hi_32 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.shin_hi_32 [31:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.shin_hi_32 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.shin_hi_32 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.shin_hi_32 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.shin_hi_32 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.shin_hi_32 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.shin_hi_32 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.shin_hi_32 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.shin_hi_32 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.shin_hi_32 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.shin_hi_32 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.shin_hi_32 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.shin_hi_32 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.shin_hi_32 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.shin_hi_32 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.shin_hi_32 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.shin_hi_32 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.shin_hi_32 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.shin_hi_32 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.shin_hi_32 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.shin_hi_32 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.shin_hi_32 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.shin_hi_32 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.shin_hi_32 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.shin_hi_32 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.shin_hi_32 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.shin_hi_32 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.shin_hi_32 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.shin_hi_32 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.shin_hi_32 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.shin_hi_32 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.shin_hi_32 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\alu.$ternary$SimTop.sv:57135$21723:
      Old ports: A=0, B=32'11111111111111111111111111111111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu._io_out_T_1
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu._io_out_T_1 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu._io_out_T_1 [31:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu._io_out_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu._io_out_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu._io_out_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu._io_out_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu._io_out_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu._io_out_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu._io_out_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu._io_out_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu._io_out_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu._io_out_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu._io_out_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu._io_out_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu._io_out_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu._io_out_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu._io_out_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu._io_out_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu._io_out_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu._io_out_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu._io_out_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu._io_out_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu._io_out_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu._io_out_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu._io_out_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu._io_out_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu._io_out_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu._io_out_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu._io_out_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu._io_out_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu._io_out_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu._io_out_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu._io_out_T_1 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\alu.$ternary$SimTop.sv:57137$21725:
      Old ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu._io_out_T_1 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.out [31:0] }, B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.out, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.io_out
      New ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu._io_out_T_1, B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.out [63:32], Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.io_out [63:32]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.io_out [31:0] = \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.alu.out [31:0]
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$ternary$SimTop.sv:62662$8599:
      Old ports: A=24'000000000000000000000000, B=24'111111111111111111111111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._coreMonitorBundle_pc_T_2
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._coreMonitorBundle_pc_T_2 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._coreMonitorBundle_pc_T_2 [23:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._coreMonitorBundle_pc_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._coreMonitorBundle_pc_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._coreMonitorBundle_pc_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._coreMonitorBundle_pc_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._coreMonitorBundle_pc_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._coreMonitorBundle_pc_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._coreMonitorBundle_pc_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._coreMonitorBundle_pc_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._coreMonitorBundle_pc_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._coreMonitorBundle_pc_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._coreMonitorBundle_pc_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._coreMonitorBundle_pc_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._coreMonitorBundle_pc_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._coreMonitorBundle_pc_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._coreMonitorBundle_pc_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._coreMonitorBundle_pc_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._coreMonitorBundle_pc_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._coreMonitorBundle_pc_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._coreMonitorBundle_pc_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._coreMonitorBundle_pc_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._coreMonitorBundle_pc_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._coreMonitorBundle_pc_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._coreMonitorBundle_pc_T_2 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$ternary$SimTop.sv:62641$8578:
      Old ports: A=3'100, B=3'000, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._csr_io_rw_cmd_T
      New ports: A=1'1, B=1'0, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._csr_io_rw_cmd_T [2]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._csr_io_rw_cmd_T [1:0] = 2'00
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$ternary$SimTop.sv:62620$8552:
      Old ports: A={ 2'01 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_115 }, B=4'1101, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_118
      New ports: A={ 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_115 }, B=3'101, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_118 [3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_118 [1:0] }
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_118 [2] = 1'1
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$ternary$SimTop.sv:62618$8551:
      Old ports: A=2'01, B=2'11, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_115
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_115 [1]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_115 [0] = 1'1
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$ternary$SimTop.sv:62609$8541:
      Old ports: A=2'11, B=2'00, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_78
      New ports: A=1'1, B=1'0, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_78 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_78 [1] = \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_78 [0]
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$ternary$SimTop.sv:62602$8531:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._ex_op2_T, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._ex_op2_T [31:0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._ex_op2_T [31:0] }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_reg_rs2_T_12
      New ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._ex_op2_T [63:32], B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._ex_op2_T [31:0], Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_reg_rs2_T_12 [63:32]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_reg_rs2_T_12 [31:0] = \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._ex_op2_T [31:0]
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$ternary$SimTop.sv:62578$8499:
      Old ports: A={ 29'00000000000000000000000000000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_6 }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [19:12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [30:21] 1'0 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_7
      New ports: A={ 18'000000000000000000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_6 }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [19:12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [30:21] 1'0 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_7 [20:0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_7 [31:21] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_7 [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_7 [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_7 [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_7 [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_7 [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_7 [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_7 [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_7 [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_7 [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_7 [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_7 [20] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$ternary$SimTop.sv:62577$8498:
      Old ports: A=3'100, B=3'010, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_6
      New ports: A=2'10, B=2'01, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_6 [2:1]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_6 [0] = 1'0
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$ternary$SimTop.sv:62551$8468:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf_io_inst_0_bits_raw, B={ 16'0000000000000000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf_io_inst_0_bits_raw [15:0] }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.inst
      New ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [31:16], B=16'0000000000000000, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.inst [31:16]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.inst [15:0] = \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [15:0]
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$ternary$SimTop.sv:62437$8291:
      Old ports: A=3'100, B=3'010, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._ex_op2_T_1
      New ports: A=2'10, B=2'01, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._ex_op2_T_1 [2:1]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._ex_op2_T_1 [0] = 1'0
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$ternary$SimTop.sv:62366$8219:
      Old ports: A={ 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_11 }, B=5'10100, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_12
      New ports: A={ 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_11 }, B=3'100, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_12 [2:0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_12 [4:3] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_12 [2] 1'0 }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$procmux$38132:
      Old ports: A={ 59'00000000000000000000000000000000000000000000000000000000000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_16 }, B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr_io_interrupt_cause, Y=$flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$procmux$38132_Y
      New ports: A={ 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_16 }, B={ 2'10 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.whichInterrupt }, Y={ $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$procmux$38132_Y [63] $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$procmux$38132_Y [4:0] }
      New connections: $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$procmux$38132_Y [62:5] = 58'0000000000000000000000000000000000000000000000000000000000
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.\tlb.$ternary$SimTop.sv:23619$18022:
      Old ports: A=2'00, B=2'11, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tlb._pr_array_T
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tlb._pr_array_T [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tlb._pr_array_T [1] = \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tlb._pr_array_T [0]
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.\tlb.$ternary$SimTop.sv:23624$18026:
      Old ports: A=2'00, B=2'11, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tlb._pw_array_T
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tlb._pw_array_T [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tlb._pw_array_T [1] = \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tlb._pw_array_T [0]
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.\tlb.$ternary$SimTop.sv:23694$18102:
      Old ports: A=4'0000, B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tlb._pf_ld_array_T_6, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tlb.pf_ld_array
      New ports: A=3'000, B=$auto$opt_expr.cc:205:group_cell_inputs$69222, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tlb.pf_ld_array [2:0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tlb.pf_ld_array [3] = 1'0
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.\tlb.$ternary$SimTop.sv:23699$18107:
      Old ports: A=4'0000, B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tlb._pf_st_array_T_5, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tlb.pf_st_array
      New ports: A=3'000, B=$auto$opt_expr.cc:205:group_cell_inputs$69219, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tlb.pf_st_array [2:0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tlb.pf_st_array [3] = 1'0
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.\metaArb.$ternary$SimTop.sv:26297$17835:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.metaArb.io_in_7_bits_addr, B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.metaArb.io_in_6_bits_addr, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.metaArb._GEN_2
      New ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcacheArb.io_mem_req_bits_addr [31:0], B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.metaArb_io_in_6_bits_addr [31:0], Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.metaArb._GEN_2 [31:0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.metaArb._GEN_2 [39:32] = \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcacheArb.io_mem_req_bits_addr [39:32]
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.\difftest_delayer_1.$procmux$29243:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.difftest_delayer_1.i_addr, B=64'0000000000000000000000000000000000000000000000000000000000000000, Y=$flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.\difftest_delayer_1.$0\REG_addr[63:0]
      New ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.io_cpu_resp_bits_addr, B=40'0000000000000000000000000000000000000000, Y=$flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.\difftest_delayer_1.$0\REG_addr[63:0] [39:0]
      New connections: $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.\difftest_delayer_1.$0\REG_addr[63:0] [63:40] = 24'000000000000000000000000
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.\amoalus_0.$ternary$SimTop.sv:29113$16954:
      Old ports: A=8'00000000, B=8'11111111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_8
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_8 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_8 [7:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_8 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_8 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_8 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_8 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_8 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_8 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_8 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.\amoalus_0.$ternary$SimTop.sv:29114$16955:
      Old ports: A=8'00000000, B=8'11111111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_9
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_9 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_9 [7:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_9 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_9 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_9 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_9 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_9 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_9 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_9 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.\amoalus_0.$ternary$SimTop.sv:29115$16956:
      Old ports: A=8'00000000, B=8'11111111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_10
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_10 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_10 [7:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_10 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_10 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_10 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_10 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_10 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_10 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_10 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.\amoalus_0.$ternary$SimTop.sv:29116$16957:
      Old ports: A=8'00000000, B=8'11111111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_11
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_11 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_11 [7:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_11 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_11 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_11 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_11 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_11 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_11 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_11 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.\amoalus_0.$ternary$SimTop.sv:29117$16958:
      Old ports: A=8'00000000, B=8'11111111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_12
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_12 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_12 [7:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_12 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.\amoalus_0.$ternary$SimTop.sv:29118$16959:
      Old ports: A=8'00000000, B=8'11111111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_13
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_13 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_13 [7:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_13 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_13 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_13 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_13 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_13 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_13 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_13 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.\amoalus_0.$ternary$SimTop.sv:29119$16960:
      Old ports: A=8'00000000, B=8'11111111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_14
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_14 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_14 [7:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_14 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_14 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_14 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_14 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_14 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_14 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_14 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.\amoalus_0.$ternary$SimTop.sv:29120$16961:
      Old ports: A=8'00000000, B=8'11111111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_15
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_15 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_15 [7:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_15 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_15 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_15 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_15 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_15 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_15 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.amoalus_0._wmask_T_15 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.$ternary$SimTop.sv:30450$14864:
      Old ports: A=8'00000000, B=8'11111111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_15
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_15 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_15 [7:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_15 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_15 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_15 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_15 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_15 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_15 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_15 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.$ternary$SimTop.sv:30449$14863:
      Old ports: A=8'00000000, B=8'11111111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_14
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_14 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_14 [7:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_14 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_14 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_14 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_14 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_14 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_14 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_14 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.$ternary$SimTop.sv:30448$14862:
      Old ports: A=8'00000000, B=8'11111111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_13
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_13 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_13 [7:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_13 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_13 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_13 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_13 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_13 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_13 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_13 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.$ternary$SimTop.sv:30447$14861:
      Old ports: A=8'00000000, B=8'11111111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_12
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_12 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_12 [7:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_12 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.$ternary$SimTop.sv:30446$14860:
      Old ports: A=8'00000000, B=8'11111111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_11
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_11 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_11 [7:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_11 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_11 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_11 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_11 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_11 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_11 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_11 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.$ternary$SimTop.sv:30445$14859:
      Old ports: A=8'00000000, B=8'11111111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_10
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_10 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_10 [7:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_10 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_10 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_10 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_10 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_10 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_10 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_10 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.$ternary$SimTop.sv:30444$14858:
      Old ports: A=8'00000000, B=8'11111111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_9
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_9 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_9 [7:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_9 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_9 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_9 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_9 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_9 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_9 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_9 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.$ternary$SimTop.sv:30443$14857:
      Old ports: A=8'00000000, B=8'11111111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_8
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_8 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_8 [7:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_8 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_8 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_8 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_8 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_8 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_8 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._masked_data_T_8 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.$ternary$SimTop.sv:30434$14850:
      Old ports: A=56'00000000000000000000000000000000000000000000000000000000, B=56'11111111111111111111111111111111111111111111111111111111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [55:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_20 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.$ternary$SimTop.sv:30426$14844:
      Old ports: A=48'000000000000000000000000000000000000000000000000, B=48'111111111111111111111111111111111111111111111111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [47:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_12 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.$ternary$SimTop.sv:30421$14839:
      Old ports: A=0, B=32'11111111111111111111111111111111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_4
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_4 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_4 [31:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_4 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_4 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_4 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_4 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_4 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_4 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_4 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_4 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_4 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_4 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_4 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_4 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_4 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_4 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_4 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_4 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_4 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_4 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_4 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_4 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_4 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_4 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_4 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_4 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_4 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_4 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_4 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_4 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_4 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_4 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._io_cpu_resp_bits_data_T_4 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.$ternary$SimTop.sv:30390$14808:
      Old ports: A=3'101, B=3'000, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._release_state_T_16
      New ports: A=1'1, B=1'0, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._release_state_T_16 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._release_state_T_16 [2:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._release_state_T_16 [0] 1'0 }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.$ternary$SimTop.sv:30389$14807:
      Old ports: A=3'011, B=3'111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._release_state_T_15
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._release_state_T_15 [2]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._release_state_T_15 [1:0] = 2'11
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.$ternary$SimTop.sv:30385$14805:
      Old ports: A=3'110, B=3'001, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._release_state_T_14
      New ports: A=2'10, B=2'01, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._release_state_T_14 [1:0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._release_state_T_14 [2] = \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._release_state_T_14 [1]
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.$ternary$SimTop.sv:30315$14734:
      Old ports: A=3'100, B={ 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._tl_out_a_bits_T_7_opcode }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._tl_out_a_bits_T_8_opcode
      New ports: A=2'10, B={ 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._s2_write_T_1 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._tl_out_a_bits_T_8_opcode [2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._tl_out_a_bits_T_8_opcode [0] }
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._tl_out_a_bits_T_8_opcode [1] = 1'0
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.$ternary$SimTop.sv:30179$14617:
      Old ports: A=7'0000000, B=7'1001111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._lrscCount_T
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._lrscCount_T [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._lrscCount_T [6:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._lrscCount_T [0] 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._lrscCount_T [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._lrscCount_T [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._lrscCount_T [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.$ternary$SimTop.sv:30131$14567:
      Old ports: A=3'000, B=3'101, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._T_178
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._T_178 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._T_178 [2:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._T_178 [0] 1'0 }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.$ternary$SimTop.sv:30110$14547:
      Old ports: A=3'000, B=3'101, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._T_113
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._T_113 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._T_113 [2:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._T_113 [0] 1'0 }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.$ternary$SimTop.sv:29821$14300:
      Old ports: A=4'0000, B=4'1111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._s1_mask_xwr_upper_T_11
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._s1_mask_xwr_upper_T_11 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._s1_mask_xwr_upper_T_11 [3:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._s1_mask_xwr_upper_T_11 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._s1_mask_xwr_upper_T_11 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._s1_mask_xwr_upper_T_11 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.$ternary$SimTop.sv:29816$14295:
      Old ports: A=2'00, B=2'11, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._s1_mask_xwr_upper_T_7
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._s1_mask_xwr_upper_T_7 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._s1_mask_xwr_upper_T_7 [1] = \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._s1_mask_xwr_upper_T_7 [0]
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\frontend.\tlb.$ternary$SimTop.sv:40778$18996:
      Old ports: A=2'00, B=2'11, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.tlb._pr_array_T
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.tlb._pr_array_T [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.tlb._pr_array_T [1] = \dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.tlb._pr_array_T [0]
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\frontend.\tlb.$ternary$SimTop.sv:40781$18999:
      Old ports: A=2'00, B=2'11, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.tlb._pw_array_T
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.tlb._pw_array_T [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.tlb._pw_array_T [1] = \dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.tlb._pw_array_T [0]
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\ptw.$ternary$SimTop.sv:45156$13302:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.ptw.r_req_addr [17:0], B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.ptw.r_pte_ppn [17:9] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.ptw.r_req_addr [8:0] }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.ptw.r_pte_pte_3_ppn [17:0]
      New ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.ptw.r_req_addr [17:9], B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.ptw.r_pte_ppn [17:9], Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.ptw.r_pte_pte_3_ppn [17:9]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.ptw.r_pte_pte_3_ppn [8:0] = \dut.ldut.tile_prci_domain.tile_reset_domain.tile.ptw.r_req_addr [8:0]
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\ptw.$ternary$SimTop.sv:45121$13244:
      Old ports: A=3'101, B=3'000, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.ptw._GEN_39
      New ports: A=1'1, B=1'0, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.ptw._GEN_39 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.ptw._GEN_39 [2:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.ptw._GEN_39 [0] 1'0 }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\tlMasterXbar.$ternary$SimTop.sv:22730$16841:
      Old ports: A=3'000, B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.tlMasterXbar.auto_in_0_a_bits_param, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.tlMasterXbar.auto_out_a_bits_param
      New ports: A=2'00, B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.auto_out_a_bits_param [1:0], Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.tlMasterXbar.auto_out_a_bits_param [1:0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.tlMasterXbar.auto_out_a_bits_param [2] = 1'0
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\tlMasterXbar.$ternary$SimTop.sv:22650$16828:
      Old ports: A=3'000, B=3'100, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.tlMasterXbar._out_0_a_bits_T_16
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.tlMasterXbar._out_0_a_bits_T_16 [2]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.tlMasterXbar._out_0_a_bits_T_16 [1:0] = 2'00
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\tlMasterXbar.$ternary$SimTop.sv:22648$16826:
      Old ports: A=2'00, B=2'10, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.tlMasterXbar._out_0_a_bits_T_13
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.tlMasterXbar._out_0_a_bits_T_13 [1]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.tlMasterXbar._out_0_a_bits_T_13 [0] = 1'0
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\tlMasterXbar.$ternary$SimTop.sv:22645$16824:
      Old ports: A=0, B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.tlMasterXbar.auto_in_1_a_bits_address, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.tlMasterXbar._out_0_a_bits_T_10
      New ports: A=28'0000000000000000000000000000, B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.refill_paddr [31:4], Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.tlMasterXbar._out_0_a_bits_T_10 [31:4]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.tlMasterXbar._out_0_a_bits_T_10 [3:0] = 4'0000
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\tlMasterXbar.$ternary$SimTop.sv:22643$16822:
      Old ports: A=8'00000000, B=8'11111111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.tlMasterXbar._out_0_a_bits_T_7
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.tlMasterXbar._out_0_a_bits_T_7 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.tlMasterXbar._out_0_a_bits_T_7 [7:1] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.tlMasterXbar._out_0_a_bits_T_7 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.tlMasterXbar._out_0_a_bits_T_7 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.tlMasterXbar._out_0_a_bits_T_7 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.tlMasterXbar._out_0_a_bits_T_7 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.tlMasterXbar._out_0_a_bits_T_7 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.tlMasterXbar._out_0_a_bits_T_7 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.tlMasterXbar._out_0_a_bits_T_7 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\subsystem_sbus.\system_bus_xbar.$ternary$SimTop.sv:288$1773:
      Old ports: A=2'00, B=\dut.ldut.subsystem_sbus.system_bus_xbar.auto_out_1_d_bits_param, Y=\dut.ldut.subsystem_sbus.system_bus_xbar._in_0_d_bits_T_19
      New ports: A=1'0, B=\dut.ldut.subsystem_l2_wrapper.broadcast_1.auto_in_d_bits_param [0], Y=\dut.ldut.subsystem_sbus.system_bus_xbar._in_0_d_bits_T_19 [0]
      New connections: \dut.ldut.subsystem_sbus.system_bus_xbar._in_0_d_bits_T_19 [1] = 1'0
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\subsystem_l2_wrapper.\broadcast_1.$ternary$SimTop.sv:20431$2128:
      Old ports: A=\dut.ldut.subsystem_l2_wrapper.broadcast_1.allocTracker, B={ 1'0 \dut.ldut.subsystem_l2_wrapper.broadcast_1.matchTrackers }, Y=\dut.ldut.subsystem_l2_wrapper.broadcast_1.selectTracker
      New ports: A={ $auto$opt_expr.cc:205:group_cell_inputs$69182 \dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker.idle }, B=\dut.ldut.subsystem_l2_wrapper.broadcast_1.matchTrackers, Y=\dut.ldut.subsystem_l2_wrapper.broadcast_1.selectTracker [3:0]
      New connections: \dut.ldut.subsystem_l2_wrapper.broadcast_1.selectTracker [4] = 1'0
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\subsystem_l2_wrapper.\broadcast_1.$ternary$SimTop.sv:20282$2002:
      Old ports: A=3'000, B=3'110, Y=\dut.ldut.subsystem_l2_wrapper.broadcast_1._nodeIn_d_bits_T_21
      New ports: A=1'0, B=1'1, Y=\dut.ldut.subsystem_l2_wrapper.broadcast_1._nodeIn_d_bits_T_21 [1]
      New connections: { \dut.ldut.subsystem_l2_wrapper.broadcast_1._nodeIn_d_bits_T_21 [2] \dut.ldut.subsystem_l2_wrapper.broadcast_1._nodeIn_d_bits_T_21 [0] } = { \dut.ldut.subsystem_l2_wrapper.broadcast_1._nodeIn_d_bits_T_21 [1] 1'0 }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\bootROMDomainWrapper.\bootrom.$ternary$SimTop.sv:83127$2515:
      Old ports: A=57'111110010100100101001001100000000000100000000001010011011, B=57'000000000000000000000000000000000000000101000000001100111, Y=\dut.ldut.bootROMDomainWrapper.bootrom._GEN_1
      New ports: A=2'10, B=2'01, Y=\dut.ldut.bootROMDomainWrapper.bootrom._GEN_1 [3:2]
      New connections: { \dut.ldut.bootROMDomainWrapper.bootrom._GEN_1 [56:4] \dut.ldut.bootROMDomainWrapper.bootrom._GEN_1 [1:0] } = { \dut.ldut.bootROMDomainWrapper.bootrom._GEN_1 [3] \dut.ldut.bootROMDomainWrapper.bootrom._GEN_1 [3] \dut.ldut.bootROMDomainWrapper.bootrom._GEN_1 [3] \dut.ldut.bootROMDomainWrapper.bootrom._GEN_1 [3] \dut.ldut.bootROMDomainWrapper.bootrom._GEN_1 [3] 2'00 \dut.ldut.bootROMDomainWrapper.bootrom._GEN_1 [3] 1'0 \dut.ldut.bootROMDomainWrapper.bootrom._GEN_1 [3] 2'00 \dut.ldut.bootROMDomainWrapper.bootrom._GEN_1 [3] 2'00 \dut.ldut.bootROMDomainWrapper.bootrom._GEN_1 [3] 1'0 \dut.ldut.bootROMDomainWrapper.bootrom._GEN_1 [3] 2'00 \dut.ldut.bootROMDomainWrapper.bootrom._GEN_1 [3] 2'00 \dut.ldut.bootROMDomainWrapper.bootrom._GEN_1 [3] \dut.ldut.bootROMDomainWrapper.bootrom._GEN_1 [3] 11'00000000000 \dut.ldut.bootROMDomainWrapper.bootrom._GEN_1 [3] 2'00 \dut.ldut.bootROMDomainWrapper.bootrom._GEN_1 [2] 1'0 \dut.ldut.bootROMDomainWrapper.bootrom._GEN_1 [2] 5'00000 \dut.ldut.bootROMDomainWrapper.bootrom._GEN_1 [3] 1'0 \dut.ldut.bootROMDomainWrapper.bootrom._GEN_1 [3:2] \dut.ldut.bootROMDomainWrapper.bootrom._GEN_1 [2] \dut.ldut.bootROMDomainWrapper.bootrom._GEN_1 [3] 2'11 }
    Consolidated identical input bits for $mux cell $flatten\dut.\mem.\srams.$ternary$SimTop.sv:84684$671:
      Old ports: A=8'00000000, B=8'11111111, Y=\dut.mem.srams._T_15
      New ports: A=1'0, B=1'1, Y=\dut.mem.srams._T_15 [0]
      New connections: \dut.mem.srams._T_15 [7:1] = { \dut.mem.srams._T_15 [0] \dut.mem.srams._T_15 [0] \dut.mem.srams._T_15 [0] \dut.mem.srams._T_15 [0] \dut.mem.srams._T_15 [0] \dut.mem.srams._T_15 [0] \dut.mem.srams._T_15 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\mem.\srams.$ternary$SimTop.sv:84685$672:
      Old ports: A=8'00000000, B=8'11111111, Y=\dut.mem.srams._T_16
      New ports: A=1'0, B=1'1, Y=\dut.mem.srams._T_16 [0]
      New connections: \dut.mem.srams._T_16 [7:1] = { \dut.mem.srams._T_16 [0] \dut.mem.srams._T_16 [0] \dut.mem.srams._T_16 [0] \dut.mem.srams._T_16 [0] \dut.mem.srams._T_16 [0] \dut.mem.srams._T_16 [0] \dut.mem.srams._T_16 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\mem.\srams.$ternary$SimTop.sv:84686$673:
      Old ports: A=8'00000000, B=8'11111111, Y=\dut.mem.srams._T_17
      New ports: A=1'0, B=1'1, Y=\dut.mem.srams._T_17 [0]
      New connections: \dut.mem.srams._T_17 [7:1] = { \dut.mem.srams._T_17 [0] \dut.mem.srams._T_17 [0] \dut.mem.srams._T_17 [0] \dut.mem.srams._T_17 [0] \dut.mem.srams._T_17 [0] \dut.mem.srams._T_17 [0] \dut.mem.srams._T_17 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\mem.\srams.$ternary$SimTop.sv:84687$674:
      Old ports: A=8'00000000, B=8'11111111, Y=\dut.mem.srams._T_18
      New ports: A=1'0, B=1'1, Y=\dut.mem.srams._T_18 [0]
      New connections: \dut.mem.srams._T_18 [7:1] = { \dut.mem.srams._T_18 [0] \dut.mem.srams._T_18 [0] \dut.mem.srams._T_18 [0] \dut.mem.srams._T_18 [0] \dut.mem.srams._T_18 [0] \dut.mem.srams._T_18 [0] \dut.mem.srams._T_18 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\mem.\srams.$ternary$SimTop.sv:84688$675:
      Old ports: A=8'00000000, B=8'11111111, Y=\dut.mem.srams._T_19
      New ports: A=1'0, B=1'1, Y=\dut.mem.srams._T_19 [0]
      New connections: \dut.mem.srams._T_19 [7:1] = { \dut.mem.srams._T_19 [0] \dut.mem.srams._T_19 [0] \dut.mem.srams._T_19 [0] \dut.mem.srams._T_19 [0] \dut.mem.srams._T_19 [0] \dut.mem.srams._T_19 [0] \dut.mem.srams._T_19 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\mem.\srams.$ternary$SimTop.sv:84689$676:
      Old ports: A=8'00000000, B=8'11111111, Y=\dut.mem.srams._T_20
      New ports: A=1'0, B=1'1, Y=\dut.mem.srams._T_20 [0]
      New connections: \dut.mem.srams._T_20 [7:1] = { \dut.mem.srams._T_20 [0] \dut.mem.srams._T_20 [0] \dut.mem.srams._T_20 [0] \dut.mem.srams._T_20 [0] \dut.mem.srams._T_20 [0] \dut.mem.srams._T_20 [0] \dut.mem.srams._T_20 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\mem.\srams.$ternary$SimTop.sv:84690$677:
      Old ports: A=8'00000000, B=8'11111111, Y=\dut.mem.srams._T_21
      New ports: A=1'0, B=1'1, Y=\dut.mem.srams._T_21 [0]
      New connections: \dut.mem.srams._T_21 [7:1] = { \dut.mem.srams._T_21 [0] \dut.mem.srams._T_21 [0] \dut.mem.srams._T_21 [0] \dut.mem.srams._T_21 [0] \dut.mem.srams._T_21 [0] \dut.mem.srams._T_21 [0] \dut.mem.srams._T_21 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\mem.\srams.$ternary$SimTop.sv:84691$678:
      Old ports: A=8'00000000, B=8'11111111, Y=\dut.mem.srams._T_22
      New ports: A=1'0, B=1'1, Y=\dut.mem.srams._T_22 [0]
      New connections: \dut.mem.srams._T_22 [7:1] = { \dut.mem.srams._T_22 [0] \dut.mem.srams._T_22 [0] \dut.mem.srams._T_22 [0] \dut.mem.srams._T_22 [0] \dut.mem.srams._T_22 [0] \dut.mem.srams._T_22 [0] \dut.mem.srams._T_22 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\mem.\srams.$ternary$SimTop.sv:84882$701:
      Old ports: A=2'11, B=2'00, Y=\dut.mem.srams.auto_in_b_bits_resp
      New ports: A=1'1, B=1'0, Y=\dut.mem.srams.auto_in_b_bits_resp [0]
      New connections: \dut.mem.srams.auto_in_b_bits_resp [1] = \dut.mem.srams.auto_in_b_bits_resp [0]
    Consolidated identical input bits for $mux cell $flatten\dut.\mem.\srams.$ternary$SimTop.sv:84888$704:
      Old ports: A=2'11, B=2'00, Y=\dut.mem.srams.auto_in_r_bits_resp
      New ports: A=1'1, B=1'0, Y=\dut.mem.srams.auto_in_r_bits_resp [0]
      New connections: \dut.mem.srams.auto_in_r_bits_resp [1] = \dut.mem.srams.auto_in_r_bits_resp [0]
  Optimizing cells in module \FormalTop.
    New input vector for $reduce_or cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$reduce_or$SimTop.sv:62520$8423: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf._io_inst_0_bits_xcpt1_T_5 [2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf._io_inst_0_bits_xcpt1_T_5 [0] }
    New input vector for $reduce_or cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$reduce_or$SimTop.sv:46675$24785: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46785$24893:
      Old ports: A={ 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [29:0] }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:7] 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:7] 7'0010011 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits
      New ports: A={ 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [29:0] }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 7'0010011 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [30:0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [31] = \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [30]
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46762$24857:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits, B={ 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12:10] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6] 4'0001 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [9:7] 5'01001 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [4:2] 7'0000011 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [29:0]
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [23:22] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [4:0] }, B={ 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [10] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [9:7] 7'1000011 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [23:22] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [13:12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [4:0] }
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [25:24] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [21:18] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [14] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [11:5] } = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [12:11] 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [13] 3'001 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [4:2] 2'00 }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46758$24851:
      Old ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [10:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6] 5'01001 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc }, B={ 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6:5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [10] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [9:7] 6'100111 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [23:22] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [4:0] }
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [10:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6] 5'01001 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc [2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc [2] }, B={ 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6:5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [10] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [9:7] 4'1001 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [23:22] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [4:2] }
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [1:0] = 2'11
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46741$24843:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_jalr_ebreak_T_2 [20:0], B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:7] 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:7] 7'0110011 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_jalr_add_bits [20:0]
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_jalr_ebreak_T_2 [20] 4'0000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_jalr_ebreak_T_2 [2] 1'1 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_jalr_ebreak_T_2 [4] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_jalr_ebreak_T_2 [2] }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 3'010 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_jalr_add_bits [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_jalr_add_bits [11:6] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_jalr_add_bits [4] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_jalr_add_bits [2] }
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_jalr_add_bits [19:12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_jalr_add_bits [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_jalr_add_bits [3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_jalr_add_bits [1:0] } = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 7'0001011 }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46731$24834:
      Old ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 5'00000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_jr_reserved_T_2 [6:0] }, B={ 5'00000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 7'0110011 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_jr_mv_bits [19:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_jr_mv_bits [11:0] }
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 5'00000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_jr_reserved_T_2 [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_jr_reserved_T_2 [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_jr_reserved_T_2 [3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_jr_reserved_T_2 [3] 1'1 }, B={ 5'00000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 5'01100 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_jr_mv_bits [19:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_jr_mv_bits [11:2] }
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_jr_mv_bits [1:0] = 2'11
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46705$24825:
      Old ports: A={ 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_233 }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:2] 2'01 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [9:7] 5'11101 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [9:7] 7'0010011 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_235
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_233 [30] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [12] 1'0 }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] 1'1 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_235 [30] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_235 [26:25] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_235 [13] }
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_235 [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_235 [29:27] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_235 [24:14] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_235 [12:0] } = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_235 [26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_235 [26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_235 [26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_235 [26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6:2] 2'01 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [9:7] 4'1101 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [9:7] 7'0010011 }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46693$24807:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_funct_T_4, B=3'110, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_funct_T_6
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_funct_T_4 [2] 1'0 }, B=2'11, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_funct_T_6 [2:1]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_funct_T_6 [0] = 1'0
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46684$24794:
      Old ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_me_T_1 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6:2] 1'1 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc_2 }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_183 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [4:3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6] 4'0000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 4'0000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc_3 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [31:12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [3:0] }
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_me_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_me_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_me_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_me_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_me_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_me_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_me_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_me_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_me_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_me_T_1 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6:2] 1'1 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc_2 [3] 1'1 }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_183 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [4:3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 4'0000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc_3 [2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc_3 [2] }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [29:24] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [20:12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [3:2] }
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [31:30] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [23:21] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [1:0] } = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [29] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [29] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [20] 2'11 }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$procmux$46032:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.difftest_delayer.i_pc, B=64'0000000000000000000000000000000000000000000000000000000000000000, Y=$flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_pc[63:0]
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._coreMonitorBundle_pc_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.wb_reg_pc }, B=41'00000000000000000000000000000000000000000, Y=$flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_pc[63:0] [40:0]
      New connections: $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_pc[63:0] [63:41] = { $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_pc[63:0] [40] $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_pc[63:0] [40] $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_pc[63:0] [40] $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_pc[63:0] [40] $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_pc[63:0] [40] $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_pc[63:0] [40] $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_pc[63:0] [40] $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_pc[63:0] [40] $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_pc[63:0] [40] $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_pc[63:0] [40] $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_pc[63:0] [40] $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_pc[63:0] [40] $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_pc[63:0] [40] $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_pc[63:0] [40] $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_pc[63:0] [40] $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_pc[63:0] [40] $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_pc[63:0] [40] $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_pc[63:0] [40] $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_pc[63:0] [40] $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_pc[63:0] [40] $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_pc[63:0] [40] $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_pc[63:0] [40] $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_pc[63:0] [40] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:49069$21839:
      Old ports: A={ 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_79 }, B=4'1000, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_80
      New ports: A={ 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_79 [2] }, B=2'10, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_80 [3:2]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_80 [1:0] = 2'00
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:50164$22471:
      Old ports: A=4'0000, B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._debugTVec_T, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.debugTVec
      New ports: A=1'0, B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._debugTVec_T [3], Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.debugTVec [3]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.debugTVec [2:0] = 3'000
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:50258$22580:
      Old ports: A=64'0000000000000000000000000000000000000000000000000000000000000000, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_25 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.io_difftest_mepc [39:0] }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_6
      New ports: A=41'00000000000000000000000000000000000000000, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_25 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.io_difftest_mepc [39:0] }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_6 [40:0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_6 [63:41] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_6 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_6 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_6 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_6 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_6 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_6 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_6 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_6 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_6 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_6 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_6 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_6 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_6 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_6 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_6 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_6 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_6 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_6 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_6 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_6 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_6 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_6 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_6 [40] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:50259$22581:
      Old ports: A=64'0000000000000000000000000000000000000000000000000000000000000000, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_28 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mtval }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_7
      New ports: A=41'00000000000000000000000000000000000000000, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_28 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mtval }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_7 [40:0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_7 [63:41] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_7 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_7 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_7 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_7 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_7 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_7 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_7 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_7 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_7 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_7 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_7 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_7 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_7 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_7 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_7 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_7 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_7 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_7 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_7 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_7 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_7 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_7 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_7 [40] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:50263$22585:
      Old ports: A=64'0000000000000000000000000000000000000000000000000000000000000000, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_37 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_35 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_11
      New ports: A=41'00000000000000000000000000000000000000000, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_37 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_35 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_11 [40:0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_11 [63:41] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_11 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_11 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_11 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_11 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_11 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_11 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_11 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_11 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_11 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_11 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_11 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_11 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_11 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_11 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_11 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_11 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_11 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_11 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_11 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_11 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_11 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_11 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_11 [40] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:50275$22597:
      Old ports: A=64'0000000000000000000000000000000000000000000000000000000000000000, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_43 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_stval }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_112
      New ports: A=41'00000000000000000000000000000000000000000, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_43 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_stval }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_112 [40:0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_112 [63:41] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_112 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_112 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_112 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_112 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_112 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_112 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_112 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_112 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_112 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_112 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_112 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_112 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_112 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_112 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_112 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_112 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_112 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_112 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_112 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_112 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_112 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_112 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_112 [40] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:50277$22599:
      Old ports: A=64'0000000000000000000000000000000000000000000000000000000000000000, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_52 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_50 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_114
      New ports: A=41'00000000000000000000000000000000000000000, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_52 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_50 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_114 [40:0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_114 [63:41] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_114 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_114 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_114 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_114 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_114 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_114 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_114 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_114 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_114 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_114 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_114 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_114 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_114 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_114 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_114 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_114 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_114 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_114 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_114 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_114 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_114 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_114 [40] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_114 [40] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:50278$22600:
      Old ports: A=64'0000000000000000000000000000000000000000000000000000000000000000, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_7 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_5 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_115
      New ports: A=40'0000000000000000000000000000000000000000, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_7 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_stvec [38:8] $auto$opt_expr.cc:205:group_cell_inputs$69168 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_115 [39:0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_115 [63:40] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_115 [39] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_115 [39] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_115 [39] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_115 [39] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_115 [39] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_115 [39] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_115 [39] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_115 [39] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_115 [39] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_115 [39] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_115 [39] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_115 [39] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_115 [39] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_115 [39] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_115 [39] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_115 [39] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_115 [39] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_115 [39] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_115 [39] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_115 [39] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_115 [39] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_115 [39] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_115 [39] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_115 [39] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$ternary$SimTop.sv:62621$8553:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_118, B=4'1111, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_119 [3:0]
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_118 [3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_118 [1:0] }, B=3'111, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_119 [3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_119 [1:0] }
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_119 [2] = 1'1
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$ternary$SimTop.sv:62620$8552:
      Old ports: A={ 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_115 }, B=3'101, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_118 [3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_118 [1:0] }
      New ports: A={ 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_115 [1] }, B=2'10, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_118 [3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_118 [1] }
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_118 [0] = 1'1
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$ternary$SimTop.sv:62603$8533:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_reg_rs2_T_12, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._ex_op2_T [15:0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._ex_op2_T [15:0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._ex_op2_T [15:0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._ex_op2_T [15:0] }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_reg_rs2_T_13
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_reg_rs2_T_12 [63:32] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._ex_op2_T [31:16] }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._ex_op2_T [15:0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._ex_op2_T [15:0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._ex_op2_T [15:0] }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_reg_rs2_T_13 [63:16]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_reg_rs2_T_13 [15:0] = \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._ex_op2_T [15:0]
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$ternary$SimTop.sv:62580$8500:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_7, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [30:25] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [11:8] 1'0 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_8
      New ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_7 [20:0], B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [30:25] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [11:8] 1'0 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_8 [20:0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_8 [31:21] = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_8 [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_8 [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_8 [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_8 [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_8 [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_8 [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_8 [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_8 [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_8 [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_8 [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_8 [20] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$ternary$SimTop.sv:62578$8499:
      Old ports: A={ 18'000000000000000000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_6 }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [19:12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [30:21] 1'0 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_7 [20:0]
      New ports: A={ 18'000000000000000000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_6 [2:1] }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [19:12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [30:21] }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_7 [20:1]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_7 [0] = 1'0
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.\metaArb.$ternary$SimTop.sv:26300$17838:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.metaArb._GEN_2, B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.metaArb.io_in_4_bits_addr, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.metaArb._GEN_14
      New ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.metaArb._GEN_2 [31:0], B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcacheArb.io_mem_req_bits_addr [31:5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.probe_bits_address [4:0] }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.metaArb._GEN_14 [31:0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.metaArb._GEN_14 [39:32] = \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcacheArb.io_mem_req_bits_addr [39:32]
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.$ternary$SimTop.sv:30133$14569:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._T_178, B=3'010, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._T_182
      New ports: A={ 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._T_178 [0] }, B=2'10, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._T_182 [1:0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._T_182 [2] = \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._T_182 [0]
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.$ternary$SimTop.sv:30111$14548:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._T_113, B=3'010, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._T_117
      New ports: A={ 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._T_113 [0] }, B=2'10, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._T_117 [1:0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._T_117 [2] = \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache._T_117 [0]
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\bootROMDomainWrapper.\bootrom.$ternary$SimTop.sv:83132$2517:
      Old ports: A=\dut.ldut.bootROMDomainWrapper.bootrom._GEN_1, B=57'000000000000000000000000000000000000000000000000000000000, Y=\dut.ldut.bootROMDomainWrapper.bootrom.auto_in_d_bits_data [56:0]
      New ports: A={ \dut.ldut.bootROMDomainWrapper.bootrom._GEN_1 [3:2] 1'1 }, B=3'000, Y={ \dut.ldut.bootROMDomainWrapper.bootrom.auto_in_d_bits_data [3:2] \dut.ldut.bootROMDomainWrapper.bootrom.auto_in_d_bits_data [0] }
      New connections: { \dut.ldut.bootROMDomainWrapper.bootrom.auto_in_d_bits_data [56:4] \dut.ldut.bootROMDomainWrapper.bootrom.auto_in_d_bits_data [1] } = { \dut.ldut.bootROMDomainWrapper.bootrom.auto_in_d_bits_data [3] \dut.ldut.bootROMDomainWrapper.bootrom.auto_in_d_bits_data [3] \dut.ldut.bootROMDomainWrapper.bootrom.auto_in_d_bits_data [3] \dut.ldut.bootROMDomainWrapper.bootrom.auto_in_d_bits_data [3] \dut.ldut.bootROMDomainWrapper.bootrom.auto_in_d_bits_data [3] 2'00 \dut.ldut.bootROMDomainWrapper.bootrom.auto_in_d_bits_data [3] 1'0 \dut.ldut.bootROMDomainWrapper.bootrom.auto_in_d_bits_data [3] 2'00 \dut.ldut.bootROMDomainWrapper.bootrom.auto_in_d_bits_data [3] 2'00 \dut.ldut.bootROMDomainWrapper.bootrom.auto_in_d_bits_data [3] 1'0 \dut.ldut.bootROMDomainWrapper.bootrom.auto_in_d_bits_data [3] 2'00 \dut.ldut.bootROMDomainWrapper.bootrom.auto_in_d_bits_data [3] 2'00 \dut.ldut.bootROMDomainWrapper.bootrom.auto_in_d_bits_data [3] \dut.ldut.bootROMDomainWrapper.bootrom.auto_in_d_bits_data [3] 11'00000000000 \dut.ldut.bootROMDomainWrapper.bootrom.auto_in_d_bits_data [3] 2'00 \dut.ldut.bootROMDomainWrapper.bootrom.auto_in_d_bits_data [2] 1'0 \dut.ldut.bootROMDomainWrapper.bootrom.auto_in_d_bits_data [2] 5'00000 \dut.ldut.bootROMDomainWrapper.bootrom.auto_in_d_bits_data [3] 1'0 \dut.ldut.bootROMDomainWrapper.bootrom.auto_in_d_bits_data [3:2] \dut.ldut.bootROMDomainWrapper.bootrom.auto_in_d_bits_data [2] \dut.ldut.bootROMDomainWrapper.bootrom.auto_in_d_bits_data [3] \dut.ldut.bootROMDomainWrapper.bootrom.auto_in_d_bits_data [0] }
  Optimizing cells in module \FormalTop.
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46789$24901:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:7] 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:7] 4'0011 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc_1 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits
      New ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [30:0], B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 4'0011 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc_1 [2] 2'11 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [30:0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [31] = \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [30]
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46766$24863:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [29:0], B={ 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12:10] 5'00001 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [9:7] 5'01101 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [4:2] 7'0000011 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [23:22] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [13:12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [4:0] }, B={ 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6:5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [10] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [9:7] 7'1100011 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits [23:22] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits [13:12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits [4:0] }
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits [25:24] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits [21:18] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits [14] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits [11:5] } = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [12:11] 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits [13] 3'001 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [4:2] 2'00 }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46762$24857:
      Old ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [23:22] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [4:0] }, B={ 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [10] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [9:7] 7'1000011 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [23:22] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [13:12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [4:0] }
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [23:22] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_4_bits [4:2] }, B={ 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [10] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [9:7] 5'10000 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [23:22] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [13:12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [4:2] }
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [1:0] = 2'11
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46744$24846:
      Old ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_jr_mv_bits [19:0] }, B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_jalr_add_bits [20:0], Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_20_bits [20:0]
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_jr_mv_bits [19:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_jr_mv_bits [11:2] }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_jalr_add_bits [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_jalr_add_bits [11:6] 1'1 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_jalr_add_bits [4] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_jalr_add_bits [2] }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_20_bits [20:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_20_bits [11:2] }
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_20_bits [14:12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_20_bits [1:0] } = 5'00011
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46706$24827:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_235, B={ 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_230 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_235 [30] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_235 [26:25] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [9:7] 1'1 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_235 [13] 1'1 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [9:7] 5'00011 }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_sub [30] 4'0001 $auto$opt_expr.cc:205:group_cell_inputs$69027 [9:7] $auto$opt_expr.cc:205:group_cell_inputs$69027 [15] $auto$opt_expr.cc:205:group_cell_inputs$69027 [13] $auto$opt_expr.cc:205:group_cell_inputs$69027 [11] $auto$opt_expr.cc:205:group_cell_inputs$69027 [2:0] $auto$opt_expr.cc:205:group_cell_inputs$69027 [14] $auto$opt_expr.cc:205:group_cell_inputs$69027 [12] $auto$opt_expr.cc:205:group_cell_inputs$69027 [10] 1'1 $auto$opt_expr.cc:205:group_cell_inputs$69027 [6:3] }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [30] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [26:20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [17:12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [9:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [3:0] }
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [29:27] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [19:18] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [11:10] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [6] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [4] } = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [26] 6'010101 }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:49070$21840:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_80, B=4'0110, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_81
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_80 [3:2] 1'0 }, B=3'011, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_81 [3:1]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_81 [0] = 1'0
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:50171$22477:
      Old ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.notDebugTVec_base [39:8] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.notDebugTVec [7:0] }, B={ 36'000000000000000000000000000010000000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.debugTVec }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.tvec
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.notDebugTVec_base [39:8] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.notDebugTVec [7:2] }, B={ 36'000000000000000000000000000010000000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.debugTVec [3] 1'0 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.tvec [39:2]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.tvec [1:0] = 2'00
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$ternary$SimTop.sv:62622$8554:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_119 [3:0], B=4'0100, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_120 [3:0]
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_119 [3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_119 [1:0] }, B=3'000, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_120 [3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_120 [1:0] }
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_120 [2] = 1'1
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$ternary$SimTop.sv:62621$8553:
      Old ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_118 [3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_118 [1:0] }, B=3'111, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_119 [3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_119 [1:0] }
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_118 [3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_118 [1] }, B=2'11, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_119 [3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_119 [1] }
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_119 [0] = 1'1
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$ternary$SimTop.sv:62580$8500:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_7 [20:0], B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [30:25] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [11:8] 1'0 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_8 [20:0]
      New ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_7 [20:1], B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [31] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [30:25] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.mem_reg_inst [11:8] }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_8 [20:1]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_br_target_T_8 [0] = 1'0
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$procmux$38064:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_reg_rs2_T_13, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._ex_op2_T [7:0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._ex_op2_T [7:0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._ex_op2_T [7:0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._ex_op2_T [7:0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._ex_op2_T [7:0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._ex_op2_T [7:0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._ex_op2_T [7:0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._ex_op2_T [7:0] }, Y=$flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$procmux$38064_Y
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._mem_reg_rs2_T_13 [63:16] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._ex_op2_T [15:8] }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._ex_op2_T [7:0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._ex_op2_T [7:0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._ex_op2_T [7:0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._ex_op2_T [7:0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._ex_op2_T [7:0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._ex_op2_T [7:0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._ex_op2_T [7:0] }, Y=$flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$procmux$38064_Y [63:8]
      New connections: $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$procmux$38064_Y [7:0] = \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._ex_op2_T [7:0]
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.\metaArb.$ternary$SimTop.sv:26303$17841:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.metaArb._GEN_14, B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.metaArb.io_in_3_bits_addr, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.metaArb._GEN_20
      New ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.metaArb._GEN_14 [31:0], B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcacheArb.io_mem_req_bits_addr [31:5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.s2_req_addr [4:0] }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.metaArb._GEN_20 [31:0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.metaArb._GEN_20 [39:32] = \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcacheArb.io_mem_req_bits_addr [39:32]
  Optimizing cells in module \FormalTop.
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46793$24909:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:2] 8'00000000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:7] 7'0010011 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits
      New ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [30:0], B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6:2] 8'00000000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 7'0010011 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits [30:0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits [31] = \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits [30]
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46770$24869:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits, B={ 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] 2'01 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [4:2] 2'01 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [9:7] 3'010 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:10] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6] 9'000111111 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits [23:22] 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits [13:12] 2'01 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [4:2] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits [4:0] }, B={ 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [5] 2'01 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [4:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [9:7] 2'10 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:10] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6] 8'00111111 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits [24:20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits [5:0] }
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits [25] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits [19:18] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits [14] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits [6] } = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [12] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits [13] 2'00 }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46766$24863:
      Old ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [23:22] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [13:12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [4:0] }, B={ 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6:5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [10] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [9:7] 7'1100011 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits [23:22] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits [13:12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits [4:0] }
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [23:22] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [13:12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_6_bits [4:2] }, B={ 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6:5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [10] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [9:7] 5'11000 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits [23:22] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits [13:12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits [4:2] }
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits [1:0] = 2'11
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:49071$21841:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_81, B=4'0010, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_82
      New ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_81 [3:1], B=3'001, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_82 [3:1]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_82 [0] = 1'0
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$ternary$SimTop.sv:62623$8555:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_120 [3:0], B=4'0110, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_121 [3:0]
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_120 [3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_120 [1:0] }, B=3'010, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_121 [3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_121 [1:0] }
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_121 [2] = 1'1
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.\metaArb.$ternary$SimTop.sv:26306$17844:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.metaArb._GEN_20, B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.metaArb.io_in_2_bits_addr, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.metaArb._GEN_26
      New ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.metaArb._GEN_20 [31:0], B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcacheArb.io_mem_req_bits_addr [31:5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.s2_req_addr [4:0] }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.metaArb._GEN_26 [31:0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.metaArb._GEN_26 [39:32] = \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcacheArb.io_mem_req_bits_addr [39:32]
  Optimizing cells in module \FormalTop.
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46797$24917:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits, B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_24_bits
      New ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits [30:0], B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [29] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [29:24] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [20:12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [5] 1'1 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [3:2] 2'11 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_24_bits [30:0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_24_bits [31] = \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_24_bits [30]
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46774$24875:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits, B={ 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] 2'01 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [4:2] 2'01 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [9:7] 3'011 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:10] 10'0000100111 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [29:0]
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits [24:20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits [5:0] }, B={ 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6:5] 2'01 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [4:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [9:7] 2'11 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:10] 9'000100111 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [24:20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [5:0] }
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [25] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [19:18] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [14] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [6] } = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [12] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [13] 2'00 }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46770$24869:
      Old ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits [23:22] 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits [13:12] 2'01 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [4:2] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits [4:0] }, B={ 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [5] 2'01 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [4:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [9:7] 2'10 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:10] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6] 8'00111111 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits [24:20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits [5:0] }
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits [23:22] 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits [13:12] 2'01 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [4:2] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_8_bits [4:2] }, B={ 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [5] 2'01 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [4:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [9:7] 2'10 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:10] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6] 6'001111 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits [24:20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits [5:2] }
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits [1:0] = 2'11
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:49072$21842:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_82, B=4'1010, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_83
      New ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_82 [3:1], B=3'101, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_83 [3:1]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_83 [0] = 1'0
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.\metaArb.$ternary$SimTop.sv:26316$17873:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.metaArb._GEN_26, B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.metaArb.io_in_0_bits_addr, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.metaArb.io_out_bits_addr
      New ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.metaArb._GEN_26 [31:0], B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcacheArb.io_mem_req_bits_addr [31:5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.flushCounter 4'0000 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.metaArb.io_out_bits_addr [31:0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.metaArb.io_out_bits_addr [39:32] = \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcacheArb.io_mem_req_bits_addr [39:32]
  Optimizing cells in module \FormalTop.
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46778$24881:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [29:0], B={ 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] 2'01 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [4:2] 2'01 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [9:7] 3'010 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:10] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6] 9'000100011 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [24:20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [5:0] }, B={ 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [5] 2'01 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [4:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [9:7] 2'10 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:10] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6] 8'00100011 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits [24:20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits [5:0] }
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits [25] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits [19:18] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits [14] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits [6] } = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [12] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits [13] 2'00 }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46774$24875:
      Old ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits [24:20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits [5:0] }, B={ 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6:5] 2'01 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [4:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [9:7] 2'11 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:10] 9'000100111 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [24:20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [5:0] }
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits [24:20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_10_bits [5:2] }, B={ 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6:5] 2'01 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [4:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [9:7] 2'11 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:10] 7'0001001 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [24:20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [5:2] }
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [1:0] = 2'11
  Optimizing cells in module \FormalTop.
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46782$24887:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits, B={ 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] 2'01 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [4:2] 2'01 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [9:7] 3'011 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:10] 10'0000100011 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [29:0]
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits [24:20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits [5:0] }, B={ 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6:5] 2'01 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [4:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [9:7] 2'11 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:10] 9'000100011 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [24:20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [5:0] }
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [25] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [19:18] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [14] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [6] } = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [12] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [13] 2'00 }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46778$24881:
      Old ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [24:20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [5:0] }, B={ 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [5] 2'01 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [4:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [9:7] 2'10 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:10] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6] 8'00100011 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits [24:20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits [5:0] }
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [24:20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_12_bits [5:2] }, B={ 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [5] 2'01 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [4:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [9:7] 2'10 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:10] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6] 6'001000 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits [24:20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits [5:2] }
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits [1:0] = 2'11
  Optimizing cells in module \FormalTop.
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46785$24893:
      Old ports: A={ 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [29:0] }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 7'0010011 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [30:0]
      New ports: A={ 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [24:20] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [13] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [5:0] }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 6'010011 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [30:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [5:0] }
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [14] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [6] } = 2'00
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46782$24887:
      Old ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits [24:20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits [5:0] }, B={ 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6:5] 2'01 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [4:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [9:7] 2'11 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:10] 9'000100011 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [24:20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [5:0] }
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits [24:20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_14_bits [5:2] }, B={ 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6:5] 2'01 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [4:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [9:7] 2'11 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:10] 7'0001000 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [24:20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [5:2] }
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [1:0] = 2'11
  Optimizing cells in module \FormalTop.
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46789$24901:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [30:0], B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 4'0011 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc_1 [2] 2'11 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [30:0]
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [30:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [5:0] }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 3'011 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc_1 [2] 2'11 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [30:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [5:0] }
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [14] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [6] } = 2'00
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46785$24893:
      Old ports: A={ 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [24:20] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [13] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [5:0] }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 6'010011 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [30:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [5:0] }
      New ports: A={ 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [24:20] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [13] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [5:2] }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 4'0100 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [30:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [5:2] }
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [1:0] = 2'11
  Optimizing cells in module \FormalTop.
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46793$24909:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [30:0], B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6:2] 8'00000000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 7'0010011 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits [30:0]
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [30:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [5:0] }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6:2] 7'0000000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 6'010011 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits [30:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits [5:0] }
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits [14] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits [6] } = 2'00
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46789$24901:
      Old ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [30:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [5:0] }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 3'011 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc_1 [2] 2'11 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [30:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [5:0] }
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [30:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [5:2] }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 3'011 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc_1 [2] }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [30:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [5:2] }
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [1:0] = 2'11
  Optimizing cells in module \FormalTop.
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46797$24917:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits [30:0], B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [29] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [29:24] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [20:12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [5] 1'1 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [3:2] 2'11 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_24_bits [30:0]
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits [30:15] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits [5:0] }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [29] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [29:24] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [20:12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [5] 1'1 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [3:2] 2'11 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_24_bits [30:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_24_bits [5:0] }
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_24_bits [6] = 1'0
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46793$24909:
      Old ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [30:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [5:0] }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6:2] 7'0000000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 6'010011 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits [30:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits [5:0] }
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [30:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [5:2] }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [6:2] 7'0000000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] 4'0100 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits [30:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits [5:2] }
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits [1:0] = 2'11
  Optimizing cells in module \FormalTop.
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46801$24925:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_24_bits, B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_26_bits
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_24_bits [30] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_24_bits [30:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_24_bits [5:0] }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [30] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [26:20] 2'01 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [17:12] 2'01 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [9:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [5] 1'1 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [3:0] }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_26_bits [31:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_26_bits [5:0] }
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_26_bits [6] = 1'0
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46797$24917:
      Old ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits [30:15] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits [5:0] }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [29] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [29:24] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [20:12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [5] 1'1 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [3:2] 2'11 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_24_bits [30:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_24_bits [5:0] }
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits [30:15] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits [5:2] }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [29] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [29:24] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [20:12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.io_inst_0_bits_raw [11:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [5] 1'1 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [3:2] }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_24_bits [30:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_24_bits [5:2] }
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_24_bits [1:0] = 2'11
  Optimizing cells in module \FormalTop.
Performed a total of 193 changes.

6.5. Executing OPT_MERGE pass (detect identical cells).
Finding identical cells in module `\FormalTop'.
<suppressed ~33 debug messages>
Removed a total of 11 cells.

6.6. Executing OPT_SHARE pass.
    Found cells that share an operand and can be merged by moving the $mux $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:48977$21778 in front of them:
        $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$shr$SimTop.sv:48972$21775
        $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$shr$SimTop.sv:48976$21777

    Found cells that share an operand and can be merged by moving the $mux $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\ptw.$ternary$SimTop.sv:45134$13267 in front of them:
        $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\ptw.$and$SimTop.sv:45123$13246
        $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\ptw.$and$SimTop.sv:45128$13255

    Found cells that share an operand and can be merged by moving the $mux $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\ptw.$ternary$SimTop.sv:45133$13265 in front of them:
        $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\ptw.$and$SimTop.sv:45122$13245
        $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\ptw.$and$SimTop.sv:45127$13253

6.7. Executing OPT_DFF pass (perform DFF optimizations).

6.8. Executing OPT_CLEAN pass (remove unused cells and wires).
Finding unused cells or wires in module \FormalTop..
Removed 899 unused cells and 1350 unused wires.
<suppressed ~925 debug messages>

6.9. Executing OPT_EXPR pass (perform const folding).
Optimizing module FormalTop.
<suppressed ~1176 debug messages>

6.10. Rerunning OPT passes. (Maybe there is more to do..)

6.11. Executing OPT_MUXTREE pass (detect dead branches in mux trees).
Running muxtree optimizer on module \FormalTop..
  Creating internal representation of mux trees.
  Evaluating internal representation of mux trees.
  Analyzing evaluation results.
Removed 0 multiplexer ports.
<suppressed ~1186 debug messages>

6.12. Executing OPT_REDUCE pass (consolidate $*mux and $reduce_* inputs).
  Optimizing cells in module \FormalTop.
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$ternary$SimTop.sv:62367$8220:
      Old ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_12 [4] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_12 [4] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_12 [1:0] }, B=5'01100, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_13
      New ports: A={ 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_11 }, B=3'100, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_13 [2:0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_13 [4:3] = { 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_13 [2] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:49073$21843:
      Old ports: A=4'0100, B=4'0101, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_84
      New ports: A=1'0, B=1'1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_84 [0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_84 [3:1] = 3'010
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:50165$22472:
      Old ports: A={ 8'00000000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mtvec [31:8] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_mtvec_T_5 [7:0] }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_7 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_stvec [38:8] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_5 [7:0] }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.notDebugTVec_base
      New ports: A={ 7'0000000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mtvec [31:8] $auto$opt_expr.cc:205:group_cell_inputs$69351 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mtvec [0] }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_stvec [38:8] $auto$opt_expr.cc:205:group_cell_inputs$69356 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_stvec [0] }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.notDebugTVec_base [38:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.notDebugTVec_base [0] }
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.notDebugTVec_base [39] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.notDebugTVec_base [1] } = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.notDebugTVec_base [38] 1'0 }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:50230$22543:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.io_difftest_mepc [39:0], B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_35, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_200
      New ports: A={ $auto$opt_expr.cc:205:group_cell_inputs$69361 [37:0] $auto$opt_expr.cc:205:group_cell_inputs$69361 [38] }, B={ $auto$opt_expr.cc:205:group_cell_inputs$69365 [37:0] $auto$opt_expr.cc:205:group_cell_inputs$69365 [38] }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_200 [39:1]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_200 [0] = 1'0
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:50254$22576:
      Old ports: A=0, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mtvec [31:8] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_mtvec_T_5 [7:0] }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_2
      New ports: A=31'0000000000000000000000000000000, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mtvec [31:8] $auto$opt_expr.cc:205:group_cell_inputs$69351 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mtvec [0] }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_2 [31:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_2 [0] }
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_2 [1] = 1'0
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:50258$22580:
      Old ports: A=41'00000000000000000000000000000000000000000, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_25 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.io_difftest_mepc [39:0] }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_6 [63] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_6 [39:0] }
      New ports: A=39'000000000000000000000000000000000000000, B={ $auto$opt_expr.cc:205:group_cell_inputs$69361 [37:0] $auto$opt_expr.cc:205:group_cell_inputs$69361 [38] }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_6 [39:1]
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_6 [63] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_6 [0] } = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_6 [39] 1'0 }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:50259$22581:
      Old ports: A=41'00000000000000000000000000000000000000000, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_28 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mtval }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_7 [63] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_7 [39:0] }
      New ports: A=40'0000000000000000000000000000000000000000, B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_mtval, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_7 [39:0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_7 [63] = \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_7 [39]
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:50263$22585:
      Old ports: A=41'00000000000000000000000000000000000000000, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_37 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_35 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_11 [63] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_11 [39:0] }
      New ports: A=39'000000000000000000000000000000000000000, B={ $auto$opt_expr.cc:205:group_cell_inputs$69365 [37:0] $auto$opt_expr.cc:205:group_cell_inputs$69365 [38] }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_11 [39:1]
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_11 [63] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_11 [0] } = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_11 [39] 1'0 }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:50275$22597:
      Old ports: A=41'00000000000000000000000000000000000000000, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_43 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_stval }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_112 [63] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_112 [39:0] }
      New ports: A=40'0000000000000000000000000000000000000000, B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_stval, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_112 [39:0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_112 [63] = \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_112 [39]
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:50277$22599:
      Old ports: A=41'00000000000000000000000000000000000000000, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_52 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_50 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_114 [63] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_114 [39:0] }
      New ports: A=39'000000000000000000000000000000000000000, B={ $auto$opt_expr.cc:205:group_cell_inputs$69369 [37:0] $auto$opt_expr.cc:205:group_cell_inputs$69369 [38] }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_114 [39:1]
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_114 [63] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_114 [0] } = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_114 [39] 1'0 }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:50278$22600:
      Old ports: A=40'0000000000000000000000000000000000000000, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_7 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_stvec [38:8] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._read_stvec_T_5 [7:0] }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_115 [63] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_115 [38:0] }
      New ports: A=38'00000000000000000000000000000000000000, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_stvec [38:8] $auto$opt_expr.cc:205:group_cell_inputs$69356 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.reg_stvec [0] }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_115 [38:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_115 [0] }
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_115 [63] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_115 [1] } = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._io_rw_rdata_T_115 [38] 1'0 }
    Consolidated identical input bits for $mux cell $auto$opt_share.cc:244:merge_operators$69251:
      Old ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._witness_.anyinit_procdff_48619 [15] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._witness_.anyinit_procdff_48619 [13:12] 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._witness_.anyinit_procdff_48619 [8] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._witness_.anyinit_procdff_48619 [6] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._witness_.anyinit_procdff_48619 [4:2] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._witness_.anyinit_procdff_48619 [0] }, B={ 6'000000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._witness_.anyinit_procdff_48618 [9] 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._witness_.anyinit_procdff_48618 [5] 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._witness_.anyinit_procdff_48618 [1] 1'0 }, Y=$auto$rtlil.cc:2914:Mux$69252
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._witness_.anyinit_procdff_48619 [15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._witness_.anyinit_procdff_48619 [13:12] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._witness_.anyinit_procdff_48619 [8] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._witness_.anyinit_procdff_48619 [6] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._witness_.anyinit_procdff_48619 [4:2] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._witness_.anyinit_procdff_48619 [0] }, B={ 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._witness_.anyinit_procdff_48618 [9] 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._witness_.anyinit_procdff_48618 [5] 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._witness_.anyinit_procdff_48618 [1] 1'0 }, Y={ $auto$rtlil.cc:2914:Mux$69252 [15] $auto$rtlil.cc:2914:Mux$69252 [13:12] $auto$rtlil.cc:2914:Mux$69252 [9:8] $auto$rtlil.cc:2914:Mux$69252 [6:0] }
      New connections: { $auto$rtlil.cc:2914:Mux$69252 [14] $auto$rtlil.cc:2914:Mux$69252 [11:10] $auto$rtlil.cc:2914:Mux$69252 [7] } = 4'0000
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$procmux$46032:
      Old ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._coreMonitorBundle_pc_T_2 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.wb_reg_pc }, B=41'00000000000000000000000000000000000000000, Y={ $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_pc[63:0] [63] $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_pc[63:0] [39:0] }
      New ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.wb_reg_pc, B=40'0000000000000000000000000000000000000000, Y=$flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_pc[63:0] [39:0]
      New connections: $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_pc[63:0] [63] = $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\difftest_delayer.$0\REG_pc[63:0] [39]
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46684$24794:
      Old ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:2] 1'1 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc_2 [3] 1'1 }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [4:3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:7] 4'0000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc_2 [3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc_2 [3] }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [29:24] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [20:12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [3:2] }
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:2] 2'11 }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [4:3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:7] 4'0000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc_2 [3] }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [28:24] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [20:12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [2] }
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [29] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_11_bits [3] } = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_opc_2 [3] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46705$24825:
      Old ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_233 [30] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] 1'0 }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] 1'1 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_235 [30] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_235 [26:25] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_235 [13] }
      New ports: A={ $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$eq$SimTop.sv:46704$24822_Y 2'00 }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] 1'1 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_235 [30] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_235 [26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_235 [13] }
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_235 [25] = \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12]
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46706$24827:
      Old ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_235 [30] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_235 [26:25] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [9:7] 1'1 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_235 [13] 1'1 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [9:7] 5'00011 }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_sub [30] 4'0001 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_230 [22:20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_230 [17:12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_230 [9:7] 1'1 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_230 [3:0] }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [30] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [26:20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [17:12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [9:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [3:0] }
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_235 [30] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_235 [26:25] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:5] 1'1 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_235 [13] 3'100 }, B={ $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$eq$SimTop.sv:46699$24818_Y 4'0001 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_funct 1'1 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [30] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [26:23] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [14:12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [3] }
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [22:20] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [9:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [2:0] } = { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [4:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [9:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [9:7] 3'011 }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46785$24893:
      Old ports: A={ 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [24:20] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [13] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [5:2] }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:7] 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:7] 4'0100 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [30:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [5:2] }
      New ports: A={ 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [29:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [24:20] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [13] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [17:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_16_bits [5:2] }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:7] 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:7] 4'0100 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [30:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [24:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [5:2] }
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [25] = \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12]
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.\tlb.$ternary$SimTop.sv:23671$18079:
      Old ports: A=4'0000, B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tlb._ae_array_T_1, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tlb._ae_array_T_2
      New ports: A=3'000, B={ $auto$opt_expr.cc:205:group_cell_inputs$69313 [1:0] $auto$opt_expr.cc:205:group_cell_inputs$69313 [2] }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tlb._ae_array_T_2 [2:0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tlb._ae_array_T_2 [3] = \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tlb._ae_array_T_2 [2]
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.\tlb.$ternary$SimTop.sv:23680$18088:
      Old ports: A=4'0000, B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tlb._ae_st_array_T_3, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tlb._ae_st_array_T_4
      New ports: A=3'000, B={ $auto$opt_expr.cc:205:group_cell_inputs$69376 [1:0] $auto$opt_expr.cc:205:group_cell_inputs$69376 [2] }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tlb._ae_st_array_T_4 [2:0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tlb._ae_st_array_T_4 [3] = \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tlb._ae_st_array_T_4 [2]
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.\tlb.$ternary$SimTop.sv:23683$18091:
      Old ports: A=4'0000, B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tlb._ae_st_array_T_6, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tlb._ae_st_array_T_7
      New ports: A=3'000, B=$auto$opt_expr.cc:205:group_cell_inputs$69336, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tlb._ae_st_array_T_7 [2:0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tlb._ae_st_array_T_7 [3] = \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tlb._ae_st_array_T_7 [2]
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\dcache.\tlb.$ternary$SimTop.sv:23686$18094:
      Old ports: A=4'0000, B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tlb._ae_st_array_T_9, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tlb._ae_st_array_T_10
      New ports: A=3'000, B=$auto$opt_expr.cc:205:group_cell_inputs$69334, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tlb._ae_st_array_T_10 [2:0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tlb._ae_st_array_T_10 [3] = \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tlb._ae_st_array_T_10 [2]
  Optimizing cells in module \FormalTop.
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$ternary$SimTop.sv:62368$8221:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_13, B=5'00001, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_14
      New ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_13 [2:0], B=3'001, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_14 [2:0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_14 [4:3] = { 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_14 [2] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:49074$21844:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_84, B=4'0001, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_85
      New ports: A={ 1'1 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_84 [0] }, B=2'01, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_85 [2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_85 [0] }
      New connections: { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_85 [3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_85 [1] } = 2'00
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:50171$22477:
      Old ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.notDebugTVec_base [39:8] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.notDebugTVec [7:2] }, B={ 36'000000000000000000000000000010000000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.debugTVec [3] 1'0 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.tvec [39:2]
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.notDebugTVec_base [38:8] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.notDebugTVec [7:2] }, B={ 35'00000000000000000000000000010000000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.debugTVec [3] 1'0 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.tvec [38:2]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.tvec [39] = \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.tvec [38]
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:50237$22557:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._T_50, B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_200, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_211
      New ports: A={ $auto$opt_expr.cc:205:group_cell_inputs$69369 [37:0] $auto$opt_expr.cc:205:group_cell_inputs$69369 [38] }, B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_200 [39:1], Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_211 [39:1]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_211 [0] = 1'0
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46789$24901:
      Old ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [30:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [5:2] }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:7] 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:7] 3'011 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_load_opc [4] }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [30:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [5:2] }
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [30:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [24:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_18_bits [5:2] }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:7] 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:7] 3'011 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_load_opc [4] }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [30:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [24:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [5:2] }
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [25] = \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12]
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46801$24925:
      Old ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_24_bits [30] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_24_bits [30:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_24_bits [5:2] 2'11 }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [30] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [26:20] 2'01 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [17:12] 2'01 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [9:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [5] 1'1 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [3:0] }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_26_bits [31:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_26_bits [5:0] }
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_24_bits [30] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_24_bits [30:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_24_bits [5:2] }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [30] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [26:23] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [4:2] 2'01 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [9:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [14:12] 2'01 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [9:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [5] 1'1 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_12_bits [3] 1'0 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_26_bits [31:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_26_bits [5:2] }
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_26_bits [1:0] = 2'11
  Optimizing cells in module \FormalTop.
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$ternary$SimTop.sv:62369$8222:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_14, B=5'01100, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_16
      New ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_14 [2:0], B=3'100, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_16 [2:0]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_16 [4:3] = { 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_16 [2] }
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:49075$21845:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_85, B=4'1001, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_86
      New ports: A={ 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_85 [2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_85 [0] }, B=3'101, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_86 [3:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_86 [0] }
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_86 [1] = 1'0
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:50245$22569:
      Old ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.tvec [39:2] 2'00 }, B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_211, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.io_evec
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.tvec [38] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.tvec [38:2] 1'0 }, B=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._GEN_211 [39:1], Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.io_evec [39:1]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.io_evec [0] = 1'0
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46793$24909:
      Old ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [30:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [5:2] }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:2] 7'0000000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:7] 4'0100 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits [30:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits [5:2] }
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [30:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [24:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_20_bits [5:2] }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:2] 7'0000000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:7] 4'0100 }, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits [30:26] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits [24:15] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits [13:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits [5:2] }
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_22_bits [25] = \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12]
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46805$24933:
      Old ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_26_bits [31:7] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_26_bits [5:0] }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [8] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [10:9] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [5:3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] 12'000001101111 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_28_bits
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_26_bits [31:7] 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_26_bits [5:2] }, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [8] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [10:9] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [5:3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] 10'0000011011 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_28_bits [31:2]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_28_bits [1:0] = 2'11
  Optimizing cells in module \FormalTop.
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$procmux$38132:
      Old ports: A={ 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_16 }, B={ 2'10 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr.whichInterrupt }, Y={ $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$procmux$38132_Y [63] $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$procmux$38132_Y [4:0] }
      New ports: A={ 1'0 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_16 [2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core._T_16 [2:0] }, B={ 1'1 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_102 }, Y={ $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$procmux$38132_Y [63] $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$procmux$38132_Y [3:0] }
      New connections: $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.$procmux$38132_Y [4] = 1'0
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:49089$21859:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_99, B=4'0101, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_100
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_86 [3:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_86 [0] }, B=3'011, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_100 [3:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_100 [0] }
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_100 [1] = 1'0
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46809$24941:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_28_bits, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [2] 7'0000001 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [9:7] 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:10] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [4:3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] 7'1100011 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_30_bits
      New ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_28_bits [31:2], B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [2] 7'0000001 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [9:7] 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:10] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [4:3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] 5'11000 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_30_bits [31:2]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_30_bits [1:0] = 2'11
  Optimizing cells in module \FormalTop.
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:49090$21860:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_100, B=4'0001, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_101
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_100 [3:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_100 [0] }, B=3'001, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_101 [3:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_101 [0] }
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_101 [1] = 1'0
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46813$24949:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_30_bits, B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [2] 7'0000001 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [9:7] 3'001 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:10] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [4:3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_s_T_144 [0] 7'1100011 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_32_bits
      New ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_30_bits [31:2], B={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:5] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [2] 7'0000001 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [9:7] 3'001 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:10] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [4:3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] 5'11000 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_32_bits [31:2]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_32_bits [1:0] = 2'11
  Optimizing cells in module \FormalTop.
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\csr.$ternary$SimTop.sv:49091$21861:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_101, B=4'1001, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_102
      New ports: A={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_101 [3:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_101 [0] }, B=3'101, Y={ \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_102 [3:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_102 [0] }
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.csr._which_T_102 [1] = 1'0
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46818$24957:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_32_bits, B={ 6'000000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:7] 3'001 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:7] 7'0010011 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_34_bits
      New ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_32_bits [31:2], B={ 6'000000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:7] 3'001 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:7] 5'00100 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_34_bits [31:2]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_34_bits [1:0] = 2'11
  Optimizing cells in module \FormalTop.
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46823$24965:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_34_bits, B={ 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [4:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:5] 11'00000010011 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:7] 7'0000111 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_36_bits
      New ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_34_bits [31:2], B={ 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [4:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:5] 11'00000010011 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:7] 5'00001 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_36_bits [31:2]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_36_bits [1:0] = 2'11
  Optimizing cells in module \FormalTop.
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46828$24973:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_36_bits, B={ 4'0000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [3:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:4] 10'0000010010 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:7] 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_load_opc [4] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_load_opc [4] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_load_opc [4] 2'11 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_38_bits
      New ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_36_bits [31:2], B={ 4'0000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [3:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:4] 10'0000010010 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:7] 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_load_opc [4] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_load_opc [4] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_load_opc [4] }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_38_bits [31:2]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_38_bits [1:0] = 2'11
  Optimizing cells in module \FormalTop.
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46833$24981:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_38_bits, B={ 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [4:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:5] 11'00000010011 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:7] 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_load_opc [4] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_load_opc [4] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_load_opc [4] 2'11 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_40_bits
      New ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_38_bits [31:2], B={ 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [4:2] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:5] 11'00000010011 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:7] 2'00 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_load_opc [4] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_load_opc [4] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_load_opc [4] }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_40_bits [31:2]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_40_bits [1:0] = 2'11
  Optimizing cells in module \FormalTop.
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46837$24989:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_40_bits, B={ 7'0000000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_20_bits [20:15] 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_20_bits [11:2] 2'11 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_42_bits
      New ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_40_bits [31:2], B={ 7'0000000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:3] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_20_bits [20:15] 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_out_s_20_bits [11:2] }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_42_bits [31:2]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_42_bits [1:0] = 2'11
  Optimizing cells in module \FormalTop.
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46842$24997:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_42_bits, B={ 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [9:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:2] 8'00010011 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:10] 10'0000100111 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_44_bits
      New ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_42_bits [31:2], B={ 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [9:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:2] 8'00010011 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:10] 8'00001001 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_44_bits [31:2]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_44_bits [1:0] = 2'11
  Optimizing cells in module \FormalTop.
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46847$25005:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_44_bits, B={ 4'0000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [8:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:2] 8'00010010 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:9] 9'000100011 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_46_bits
      New ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_44_bits [31:2], B={ 4'0000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [8:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:2] 8'00010010 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:9] 7'0001000 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_46_bits [31:2]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_46_bits [1:0] = 2'11
  Optimizing cells in module \FormalTop.
    Consolidated identical input bits for $mux cell $flatten\dut.\ldut.\tile_prci_domain.\tile_reset_domain.\tile.\core.\ibuf.\exp.$ternary$SimTop.sv:46852$25013:
      Old ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_46_bits, B={ 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [9:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:2] 8'00010011 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:10] 10'0000100011 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_48_bits
      New ports: A=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_46_bits [31:2], B={ 3'000 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [9:7] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [12] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [6:2] 8'00010011 \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp.io_in [11:10] 8'00001000 }, Y=\dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_48_bits [31:2]
      New connections: \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.ibuf.exp._io_out_T_48_bits [1:0] = 2'11
  Optimizing cells in module \FormalTop.
Performed a total of 46 changes.

6.13. Executing OPT_MERGE pass (detect identical cells).
Finding identical cells in module `\FormalTop'.
<suppressed ~15 debug messages>
Removed a total of 5 cells.

6.14. Executing OPT_SHARE pass.

6.15. Executing OPT_DFF pass (perform DFF optimizations).

6.16. Executing OPT_CLEAN pass (remove unused cells and wires).
Finding unused cells or wires in module \FormalTop..
Removed 1 unused cells and 111 unused wires.
<suppressed ~2 debug messages>

6.17. Executing OPT_EXPR pass (perform const folding).
Optimizing module FormalTop.
<suppressed ~27 debug messages>

6.18. Rerunning OPT passes. (Maybe there is more to do..)

6.19. Executing OPT_MUXTREE pass (detect dead branches in mux trees).
Running muxtree optimizer on module \FormalTop..
  Creating internal representation of mux trees.
  Evaluating internal representation of mux trees.
  Analyzing evaluation results.
Removed 0 multiplexer ports.
<suppressed ~1184 debug messages>

6.20. Executing OPT_REDUCE pass (consolidate $*mux and $reduce_* inputs).
  Optimizing cells in module \FormalTop.
Performed a total of 0 changes.

6.21. Executing OPT_MERGE pass (detect identical cells).
Finding identical cells in module `\FormalTop'.
Removed a total of 0 cells.

6.22. Executing OPT_SHARE pass.

6.23. Executing OPT_DFF pass (perform DFF optimizations).

6.24. Executing OPT_CLEAN pass (remove unused cells and wires).
Finding unused cells or wires in module \FormalTop..
Removed 0 unused cells and 10 unused wires.
<suppressed ~1 debug messages>

6.25. Executing OPT_EXPR pass (perform const folding).
Optimizing module FormalTop.

6.26. Rerunning OPT passes. (Maybe there is more to do..)

6.27. Executing OPT_MUXTREE pass (detect dead branches in mux trees).
Running muxtree optimizer on module \FormalTop..
  Creating internal representation of mux trees.
  Evaluating internal representation of mux trees.
  Analyzing evaluation results.
Removed 0 multiplexer ports.
<suppressed ~1184 debug messages>

6.28. Executing OPT_REDUCE pass (consolidate $*mux and $reduce_* inputs).
  Optimizing cells in module \FormalTop.
Performed a total of 0 changes.

6.29. Executing OPT_MERGE pass (detect identical cells).
Finding identical cells in module `\FormalTop'.
Removed a total of 0 cells.

6.30. Executing OPT_SHARE pass.

6.31. Executing OPT_DFF pass (perform DFF optimizations).

6.32. Executing OPT_CLEAN pass (remove unused cells and wires).
Finding unused cells or wires in module \FormalTop..

6.33. Executing OPT_EXPR pass (perform const folding).
Optimizing module FormalTop.

6.34. Finished OPT passes. (There is nothing left to do.)

7. Executing TECHMAP pass (map to technology primitives).

7.1. Executing Verilog-2005 frontend: /home/zhulf/project/xiangshan/oss-cad-suite/lib/../share/yosys/techmap.v
Parsing Verilog input from `/home/zhulf/project/xiangshan/oss-cad-suite/lib/../share/yosys/techmap.v' to AST representation.
Generating RTLIL representation for module `\_90_simplemap_bool_ops'.
Generating RTLIL representation for module `\_90_simplemap_reduce_ops'.
Generating RTLIL representation for module `\_90_simplemap_logic_ops'.
Generating RTLIL representation for module `\_90_simplemap_compare_ops'.
Generating RTLIL representation for module `\_90_simplemap_various'.
Generating RTLIL representation for module `\_90_simplemap_registers'.
Generating RTLIL representation for module `\_90_shift_ops_shr_shl_sshl_sshr'.
Generating RTLIL representation for module `\_90_shift_shiftx'.
Generating RTLIL representation for module `\_90_fa'.
Generating RTLIL representation for module `\_90_lcu_brent_kung'.
Generating RTLIL representation for module `\_90_alu'.
Generating RTLIL representation for module `\_90_macc'.
Generating RTLIL representation for module `\_90_alumacc'.
Generating RTLIL representation for module `\$__div_mod_u'.
Generating RTLIL representation for module `\$__div_mod_trunc'.
Generating RTLIL representation for module `\_90_div'.
Generating RTLIL representation for module `\_90_mod'.
Generating RTLIL representation for module `\$__div_mod_floor'.
Generating RTLIL representation for module `\_90_divfloor'.
Generating RTLIL representation for module `\_90_modfloor'.
Generating RTLIL representation for module `\_90_pow'.
Generating RTLIL representation for module `\_90_pmux'.
Generating RTLIL representation for module `\_90_demux'.
Generating RTLIL representation for module `\_90_lut'.
Successfully finished Verilog frontend.

7.2. Continuing TECHMAP pass.
Using extmapper simplemap for cells of type $ff.
Using extmapper simplemap for cells of type $or.
Using extmapper simplemap for cells of type $and.
Using extmapper simplemap for cells of type $not.
Running "alumacc" on wrapper $extern:wrap:$add:A_SIGNED=0:A_WIDTH=32:B_SIGNED=0:B_WIDTH=16:Y_WIDTH=32:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$add:A_SIGNED=0:A_WIDTH=32:B_SIGNED=0:B_WIDTH=16:Y_WIDTH=32:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$add:A_SIGNED=0:A_WIDTH=32:B_SIGNED=0:B_WIDTH=16:Y_WIDTH=32:394426c56d1a028ba8fdd5469b163e04011def47.
Running "alumacc" on wrapper $extern:wrap:$add:A_SIGNED=0:A_WIDTH=1:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$add:A_SIGNED=0:A_WIDTH=1:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$add:A_SIGNED=0:A_WIDTH=1:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Using extmapper simplemap for cells of type $eq.
Using extmapper simplemap for cells of type $logic_not.
Using extmapper simplemap for cells of type $ne.
Using extmapper simplemap for cells of type $mux.
Running "alumacc" on wrapper $extern:wrap:$sub:A_SIGNED=0:A_WIDTH=9:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=9:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$sub:A_SIGNED=0:A_WIDTH=9:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=9:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$sub:A_SIGNED=0:A_WIDTH=9:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=9:394426c56d1a028ba8fdd5469b163e04011def47.
Running "alumacc" on wrapper $extern:wrap:$sub:A_SIGNED=0:A_WIDTH=8:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=8:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$sub:A_SIGNED=0:A_WIDTH=8:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=8:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$sub:A_SIGNED=0:A_WIDTH=8:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=8:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $paramod$constmap:11b3cc764f09a7727729394cb2f20aad430921c2$paramod$db115b54dad0b819b035d32bda9709bb25d9cc30\_90_shift_ops_shr_shl_sshl_sshr for cells of type $shl.
Using template $paramod$constmap:221d300eb374dae1e3bee25db915702f317032a2$paramod$8f2f3174f39818ecc5060160b43db2207ff50e64\_90_shift_ops_shr_shl_sshl_sshr for cells of type $shl.
Using template $paramod$constmap:1a970a0ea77842433eefe0af9aa7be0500d9c327$paramod$4bb46fcba5afaad42add84370357b73743697719\_90_shift_ops_shr_shl_sshl_sshr for cells of type $shl.
Using extmapper simplemap for cells of type $logic_and.
Running "alumacc" on wrapper $extern:wrap:$sub:A_SIGNED=0:A_WIDTH=1:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$sub:A_SIGNED=0:A_WIDTH=1:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$sub:A_SIGNED=0:A_WIDTH=1:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $paramod$constmap:c32e78e1f43681dc2c3759b7f7b3fd99ed212b60$paramod$27de52f652ab558c6356ffa7562472f196b7b2dd\_90_shift_ops_shr_shl_sshl_sshr for cells of type $shl.
Using template $paramod$constmap:e6fb58d4068bb450522562db3ba7e8ee3c317860$paramod$979b60d81d59425aacc9865afb57b6dca7d6ad64\_90_shift_ops_shr_shl_sshl_sshr for cells of type $shl.
Using extmapper simplemap for cells of type $reduce_or.
Running "alumacc" on wrapper $extern:wrap:$gt:A_SIGNED=0:A_WIDTH=3:B_SIGNED=0:B_WIDTH=2:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$gt:A_SIGNED=0:A_WIDTH=3:B_SIGNED=0:B_WIDTH=2:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$gt:A_SIGNED=0:A_WIDTH=3:B_SIGNED=0:B_WIDTH=2:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Running "alumacc" on wrapper $extern:wrap:$ge:A_SIGNED=0:A_WIDTH=3:B_SIGNED=0:B_WIDTH=2:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$ge:A_SIGNED=0:A_WIDTH=3:B_SIGNED=0:B_WIDTH=2:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$ge:A_SIGNED=0:A_WIDTH=3:B_SIGNED=0:B_WIDTH=2:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $paramod$constmap:66d421c313e4e958be776b99540ac2de3b59fdbc$paramod$77562a466236eb4a6d905351a0995599b75075cb\_90_shift_ops_shr_shl_sshl_sshr for cells of type $shl.
Using template $paramod$constmap:172fcd64e62af134fdfec0561b7a67c814cb35e9$paramod$acab91008190b32924112bf46c28a6a0c7beedd7\_90_shift_ops_shr_shl_sshl_sshr for cells of type $shl.
Running "alumacc" on wrapper $extern:wrap:$add:A_SIGNED=0:A_WIDTH=3:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=3:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$add:A_SIGNED=0:A_WIDTH=3:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=3:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$add:A_SIGNED=0:A_WIDTH=3:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=3:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $paramod$constmap:0c58e37f7f9ab9c08bb604a660a738f4cdfdf6a8$paramod$0c53878c2ab6a84f047b5c15f705bf752551700e\_90_shift_ops_shr_shl_sshl_sshr for cells of type $shl.
Using template $paramod$constmap:ba5a8cfc1eb1c70a706a548af74b260d5566d3ab$paramod$b99c6fca5de9b86bc34a68dd9681821ff030c327\_90_shift_ops_shr_shl_sshl_sshr for cells of type $shl.
Using extmapper simplemap for cells of type $reduce_bool.
Using extmapper simplemap for cells of type $xor.
Running "alumacc" on wrapper $extern:wrap:$le:A_SIGNED=0:A_WIDTH=2:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$le:A_SIGNED=0:A_WIDTH=2:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$le:A_SIGNED=0:A_WIDTH=2:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Running "alumacc" on wrapper $extern:wrap:$gt:A_SIGNED=0:A_WIDTH=2:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$gt:A_SIGNED=0:A_WIDTH=2:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$gt:A_SIGNED=0:A_WIDTH=2:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Running "alumacc" on wrapper $extern:wrap:$sub:A_SIGNED=0:A_WIDTH=2:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=2:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$sub:A_SIGNED=0:A_WIDTH=2:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=2:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$sub:A_SIGNED=0:A_WIDTH=2:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=2:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $paramod$constmap:10887e013c6ac5a74755f7ac430ded3f147ecbc3$paramod$c0d16034958f2d96c2617096020efbfbef375e85\_90_shift_ops_shr_shl_sshl_sshr for cells of type $shr.
Using template $paramod$constmap:a4d8bd4c83ae7aadb9a39a6a6c198c7f62a08526$paramod$640153b3f54eea4944e561520acd295aeb1e03d2\_90_shift_ops_shr_shl_sshl_sshr for cells of type $shl.
Running "alumacc" on wrapper $extern:wrap:$gt:A_SIGNED=0:A_WIDTH=1:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$gt:A_SIGNED=0:A_WIDTH=1:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$gt:A_SIGNED=0:A_WIDTH=1:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Running "alumacc" on wrapper $extern:wrap:$add:A_SIGNED=0:A_WIDTH=1:B_SIGNED=0:B_WIDTH=2:Y_WIDTH=2:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$add:A_SIGNED=0:A_WIDTH=1:B_SIGNED=0:B_WIDTH=2:Y_WIDTH=2:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$add:A_SIGNED=0:A_WIDTH=1:B_SIGNED=0:B_WIDTH=2:Y_WIDTH=2:394426c56d1a028ba8fdd5469b163e04011def47.
Running "alumacc" on wrapper $extern:wrap:$add:A_SIGNED=0:A_WIDTH=1:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=2:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$add:A_SIGNED=0:A_WIDTH=1:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=2:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$add:A_SIGNED=0:A_WIDTH=1:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=2:394426c56d1a028ba8fdd5469b163e04011def47.
Running "alumacc" on wrapper $extern:wrap:$ge:A_SIGNED=0:A_WIDTH=2:B_SIGNED=0:B_WIDTH=2:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$ge:A_SIGNED=0:A_WIDTH=2:B_SIGNED=0:B_WIDTH=2:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$ge:A_SIGNED=0:A_WIDTH=2:B_SIGNED=0:B_WIDTH=2:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Running "alumacc" on wrapper $extern:wrap:$gt:A_SIGNED=0:A_WIDTH=3:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$gt:A_SIGNED=0:A_WIDTH=3:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$gt:A_SIGNED=0:A_WIDTH=3:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Running "alumacc" on wrapper $extern:wrap:$gt:A_SIGNED=0:A_WIDTH=7:B_SIGNED=0:B_WIDTH=2:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$gt:A_SIGNED=0:A_WIDTH=7:B_SIGNED=0:B_WIDTH=2:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$gt:A_SIGNED=0:A_WIDTH=7:B_SIGNED=0:B_WIDTH=2:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Running "alumacc" on wrapper $extern:wrap:$gt:A_SIGNED=0:A_WIDTH=7:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$gt:A_SIGNED=0:A_WIDTH=7:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$gt:A_SIGNED=0:A_WIDTH=7:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $paramod$constmap:69a8a3f638b88fb44a02da1e78c2ddd7804381fe$paramod$22a20da762e464bae0191fd8de029048f511dd0e\_90_shift_ops_shr_shl_sshl_sshr for cells of type $shl.
Using template $paramod$constmap:8ec1b3facb4b86a7657b72f4cfdc553b0ed6d1ef$paramod$8d0bbf51776afd181ea7a17090a21571a1173ed3\_90_shift_ops_shr_shl_sshl_sshr for cells of type $shl.
Running "alumacc" on wrapper $extern:wrap:$sub:A_SIGNED=0:A_WIDTH=7:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=7:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$sub:A_SIGNED=0:A_WIDTH=7:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=7:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$sub:A_SIGNED=0:A_WIDTH=7:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=7:394426c56d1a028ba8fdd5469b163e04011def47.
Running "alumacc" on wrapper $extern:wrap:$sub:A_SIGNED=0:A_WIDTH=3:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=3:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$sub:A_SIGNED=0:A_WIDTH=3:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=3:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$sub:A_SIGNED=0:A_WIDTH=3:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=3:394426c56d1a028ba8fdd5469b163e04011def47.
Running "alumacc" on wrapper $extern:wrap:$add:A_SIGNED=0:A_WIDTH=64:B_SIGNED=0:B_WIDTH=64:Y_WIDTH=64:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$add:A_SIGNED=0:A_WIDTH=64:B_SIGNED=0:B_WIDTH=64:Y_WIDTH=64:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$add:A_SIGNED=0:A_WIDTH=64:B_SIGNED=0:B_WIDTH=64:Y_WIDTH=64:394426c56d1a028ba8fdd5469b163e04011def47.
Running "alumacc" on wrapper $extern:wrap:$lt:A_SIGNED=0:A_WIDTH=32:B_SIGNED=0:B_WIDTH=32:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$lt:A_SIGNED=0:A_WIDTH=32:B_SIGNED=0:B_WIDTH=32:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$lt:A_SIGNED=0:A_WIDTH=32:B_SIGNED=0:B_WIDTH=32:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Running "alumacc" on wrapper $extern:wrap:$sub:A_SIGNED=0:A_WIDTH=4:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=4:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$sub:A_SIGNED=0:A_WIDTH=4:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=4:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$sub:A_SIGNED=0:A_WIDTH=4:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=4:394426c56d1a028ba8fdd5469b163e04011def47.
Using extmapper simplemap for cells of type $reduce_and.
Using template $paramod$constmap:dbcddb7b4524c1c5fa25e15435f3b9049e3d7d7a$paramod$3bf4391c2edcd7fdc564361d03ba2cf3a33c67d4\_90_shift_ops_shr_shl_sshl_sshr for cells of type $shl.
Using template $paramod$constmap:cf76d6720132c65d8dc4f35e11c13a294aea53ea$paramod$ed7d9a57a5ddab90b8eaf1cb85bb854938d2dab4\_90_shift_ops_shr_shl_sshl_sshr for cells of type $shr.
Running "alumacc" on wrapper $extern:wrap:$add:A_SIGNED=1:A_WIDTH=66:B_SIGNED=1:B_WIDTH=65:Y_WIDTH=66:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$add:A_SIGNED=1:A_WIDTH=66:B_SIGNED=1:B_WIDTH=65:Y_WIDTH=66:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$add:A_SIGNED=1:A_WIDTH=66:B_SIGNED=1:B_WIDTH=65:Y_WIDTH=66:394426c56d1a028ba8fdd5469b163e04011def47.
Running "alumacc" on wrapper $extern:wrap:$add:A_SIGNED=0:A_WIDTH=2:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=2:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$add:A_SIGNED=0:A_WIDTH=2:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=2:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$add:A_SIGNED=0:A_WIDTH=2:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=2:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $paramod$constmap:982485cc219c18a02d352477239040ff4169ca24$paramod$0b219b4dc3c6def2711e34e2502b00b23ea2b343\_90_shift_ops_shr_shl_sshl_sshr for cells of type $sshr.
Running "alumacc" on wrapper $extern:wrap:$ge:A_SIGNED=0:A_WIDTH=4:B_SIGNED=0:B_WIDTH=4:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$ge:A_SIGNED=0:A_WIDTH=4:B_SIGNED=0:B_WIDTH=4:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$ge:A_SIGNED=0:A_WIDTH=4:B_SIGNED=0:B_WIDTH=4:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Running "alumacc" on wrapper $extern:wrap:$add:A_SIGNED=0:A_WIDTH=64:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=64:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$add:A_SIGNED=0:A_WIDTH=64:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=64:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$add:A_SIGNED=0:A_WIDTH=64:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=64:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $paramod$constmap:1ae3f5b5f9cf45270bc3bd8880da9cadb4d7867d$paramod$4776545a730f14965d8b4ddf9434bbec2e2c0e4b\_90_shift_ops_shr_shl_sshl_sshr for cells of type $shr.
Using template $paramod$constmap:863ce35a820b00ea80795920a2b85f5bdd5380f7$paramod$b2f95001ae890912b5de3da11375d79aa7724956\_90_shift_ops_shr_shl_sshl_sshr for cells of type $shr.
Using template $paramod$constmap:141f99353621f44c9a7cc9d57b58fee1ec0b6c2b$paramod$b73ff74bc0c5fc1214d99ceeb32fa1e470941ca6\_90_shift_ops_shr_shl_sshl_sshr for cells of type $shr.
Running "alumacc" on wrapper $extern:wrap:$lt:A_SIGNED=0:A_WIDTH=12:B_SIGNED=0:B_WIDTH=12:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$lt:A_SIGNED=0:A_WIDTH=12:B_SIGNED=0:B_WIDTH=12:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$lt:A_SIGNED=0:A_WIDTH=12:B_SIGNED=0:B_WIDTH=12:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Running "alumacc" on wrapper $extern:wrap:$le:A_SIGNED=0:A_WIDTH=12:B_SIGNED=0:B_WIDTH=10:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$le:A_SIGNED=0:A_WIDTH=12:B_SIGNED=0:B_WIDTH=10:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$le:A_SIGNED=0:A_WIDTH=12:B_SIGNED=0:B_WIDTH=10:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Running "alumacc" on wrapper $extern:wrap:$ge:A_SIGNED=0:A_WIDTH=12:B_SIGNED=0:B_WIDTH=10:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$ge:A_SIGNED=0:A_WIDTH=12:B_SIGNED=0:B_WIDTH=10:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$ge:A_SIGNED=0:A_WIDTH=12:B_SIGNED=0:B_WIDTH=10:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Running "alumacc" on wrapper $extern:wrap:$ge:A_SIGNED=0:A_WIDTH=12:B_SIGNED=0:B_WIDTH=12:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$ge:A_SIGNED=0:A_WIDTH=12:B_SIGNED=0:B_WIDTH=12:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$ge:A_SIGNED=0:A_WIDTH=12:B_SIGNED=0:B_WIDTH=12:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Running "alumacc" on wrapper $extern:wrap:$add:A_SIGNED=0:A_WIDTH=58:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=58:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$add:A_SIGNED=0:A_WIDTH=58:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=58:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$add:A_SIGNED=0:A_WIDTH=58:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=58:394426c56d1a028ba8fdd5469b163e04011def47.
Running "alumacc" on wrapper $extern:wrap:$add:A_SIGNED=0:A_WIDTH=6:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=7:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$add:A_SIGNED=0:A_WIDTH=6:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=7:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$add:A_SIGNED=0:A_WIDTH=6:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=7:394426c56d1a028ba8fdd5469b163e04011def47.
Running "alumacc" on wrapper $extern:wrap:$sub:A_SIGNED=0:A_WIDTH=1:B_SIGNED=0:B_WIDTH=64:Y_WIDTH=64:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$sub:A_SIGNED=0:A_WIDTH=1:B_SIGNED=0:B_WIDTH=64:Y_WIDTH=64:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$sub:A_SIGNED=0:A_WIDTH=1:B_SIGNED=0:B_WIDTH=64:Y_WIDTH=64:394426c56d1a028ba8fdd5469b163e04011def47.
Running "alumacc" on wrapper $extern:wrap:$sub:A_SIGNED=0:A_WIDTH=65:B_SIGNED=0:B_WIDTH=65:Y_WIDTH=65:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$sub:A_SIGNED=0:A_WIDTH=65:B_SIGNED=0:B_WIDTH=65:Y_WIDTH=65:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$sub:A_SIGNED=0:A_WIDTH=65:B_SIGNED=0:B_WIDTH=65:Y_WIDTH=65:394426c56d1a028ba8fdd5469b163e04011def47.
Running "alumacc" on wrapper $extern:wrap:$mul:A_SIGNED=1:A_WIDTH=2:B_SIGNED=1:B_WIDTH=65:Y_WIDTH=66:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$mul:A_SIGNED=1:A_WIDTH=2:B_SIGNED=1:B_WIDTH=65:Y_WIDTH=66:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$mul:A_SIGNED=1:A_WIDTH=2:B_SIGNED=1:B_WIDTH=65:Y_WIDTH=66:394426c56d1a028ba8fdd5469b163e04011def47.
Running "alumacc" on wrapper $extern:wrap:$add:A_SIGNED=0:A_WIDTH=7:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=7:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$add:A_SIGNED=0:A_WIDTH=7:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=7:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$add:A_SIGNED=0:A_WIDTH=7:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=7:394426c56d1a028ba8fdd5469b163e04011def47.
Running "alumacc" on wrapper $extern:wrap:$sub:A_SIGNED=0:A_WIDTH=2:B_SIGNED=0:B_WIDTH=2:Y_WIDTH=2:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$sub:A_SIGNED=0:A_WIDTH=2:B_SIGNED=0:B_WIDTH=2:Y_WIDTH=2:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$sub:A_SIGNED=0:A_WIDTH=2:B_SIGNED=0:B_WIDTH=2:Y_WIDTH=2:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $paramod$constmap:5df8eaaa0989ded198ead87fc9f09b47a99e2efc$paramod$38fdd7c9cefbb4595732168882a9fe1da5959b82\_90_shift_ops_shr_shl_sshl_sshr for cells of type $shr.
Using template $paramod$constmap:3b685a2f73c677ec589e7b4eddefe1cec75f1b65$paramod$335cfd09f1afa8139c4aafcbbe5f361887b79c5e\_90_shift_ops_shr_shl_sshl_sshr for cells of type $shl.
Using template $paramod$constmap:2b5d20c8bbfa46b08c51e841eb7038bb2230e4d8$paramod$4c626913793966b230e7daa4d6c79ccf1ea8a7ff\_90_shift_ops_shr_shl_sshl_sshr for cells of type $shl.
Using template $paramod$constmap:3080718f4bce01ac90ad6aa7a95528797d496a22$paramod$63bf3027e23672cdaae81e4c246b1b168297abc6\_90_shift_ops_shr_shl_sshl_sshr for cells of type $shl.
Running "alumacc" on wrapper $extern:wrap:$lt:A_SIGNED=0:A_WIDTH=2:B_SIGNED=0:B_WIDTH=2:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$lt:A_SIGNED=0:A_WIDTH=2:B_SIGNED=0:B_WIDTH=2:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$lt:A_SIGNED=0:A_WIDTH=2:B_SIGNED=0:B_WIDTH=2:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Running "alumacc" on wrapper $extern:wrap:$ge:A_SIGNED=0:A_WIDTH=1:B_SIGNED=0:B_WIDTH=2:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$ge:A_SIGNED=0:A_WIDTH=1:B_SIGNED=0:B_WIDTH=2:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$ge:A_SIGNED=0:A_WIDTH=1:B_SIGNED=0:B_WIDTH=2:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Running "alumacc" on wrapper $extern:wrap:$ge:A_SIGNED=0:A_WIDTH=2:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$ge:A_SIGNED=0:A_WIDTH=2:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$ge:A_SIGNED=0:A_WIDTH=2:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=1:394426c56d1a028ba8fdd5469b163e04011def47.
Running "alumacc" on wrapper $extern:wrap:$add:A_SIGNED=0:A_WIDTH=38:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=38:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$add:A_SIGNED=0:A_WIDTH=38:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=38:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$add:A_SIGNED=0:A_WIDTH=38:B_SIGNED=0:B_WIDTH=1:Y_WIDTH=38:394426c56d1a028ba8fdd5469b163e04011def47.
Running "alumacc" on wrapper $extern:wrap:$add:A_SIGNED=1:A_WIDTH=39:B_SIGNED=1:B_WIDTH=31:Y_WIDTH=39:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $extern:wrap:$add:A_SIGNED=1:A_WIDTH=39:B_SIGNED=1:B_WIDTH=31:Y_WIDTH=39:394426c56d1a028ba8fdd5469b163e04011def47 for cells of type $extern:wrap:$add:A_SIGNED=1:A_WIDTH=39:B_SIGNED=1:B_WIDTH=31:Y_WIDTH=39:394426c56d1a028ba8fdd5469b163e04011def47.
Using template $paramod$b8c0a997bce700f23568a5ada79cc6781d1f5ca0\_90_alu for cells of type $alu.
Using template $paramod$7e708ae28ab761f11d0fb59d3ffc72f6a4baf5d9\_90_alu for cells of type $alu.
Using template $paramod$ba698a254f9a5947e85cbe7beae6b161eefc5386\_90_alu for cells of type $alu.
Using template $paramod$403e3b916c6203cefc86d5db164f41811de6a0e8\_90_alu for cells of type $alu.
Using template $paramod$10ed987432f06055e5279101f9ec60a49861b43c\_90_alu for cells of type $alu.
Using template $paramod$8742280fdebca84e1c87f2a86ed84f62d558f4cc\_90_alu for cells of type $alu.
Using template $paramod$cc80a4e89b0341cb117f5d28b0e7244620640141\_90_alu for cells of type $alu.
Using template $paramod$eea3ba9f46bf8f651c66fe7eea33370a4cb078d8\_90_alu for cells of type $alu.
Using extmapper maccmap for cells of type $macc_v2.
  add \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div.divisor * { \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div.remainder [64] \dut.ldut.tile_prci_domain.tile_reset_domain.tile.core.div.remainder [0] } (65x2 bits, signed)
Using template $paramod$103b4016182df467cceab67bcf3e18e6361ec0fd\_90_alu for cells of type $alu.
Using template $paramod$fc972a7a46956c1788f3cb5257b53c8f1df2d0cc\_90_alu for cells of type $alu.
Using template $paramod$403a3c2fa431a154c52a6a5429d7a6260b5d144f\_90_alu for cells of type $alu.
Using template $paramod$fbc7873bff55778c0b3173955b7e4bce1d9d6834\_90_alu for cells of type $alu.
Using template $paramod$039520c137afc9cd69dd56c3fb11a4e1fbe5f664\_90_alu for cells of type $alu.
Using template $paramod$ee3d784672cdb1cb32d9a801a3af776716f16b74\_90_alu for cells of type $alu.
Using template $paramod$9156dc21c2b570fa3660be2e901b5ab03907aeb1\_90_alu for cells of type $alu.
Using template $paramod$f28fc3f2e267d7716249e826e8c90c34ca9542c1\_90_alu for cells of type $alu.
Using template $paramod$d06521316f2d4ec23dc5ed1f6d615addba806876\_90_alu for cells of type $alu.
Using template $paramod$7bd51ab2f89d60243dda637d120add34524327d2\_90_alu for cells of type $alu.
Using template $paramod$1d1e68f77481583066c6d429218f48ea9d5739b3\_90_alu for cells of type $alu.
Using template $paramod$8cd007992785c8f531e1aabea5eb9f2d9465efe3\_90_alu for cells of type $alu.
Using template $paramod$175e67c02b86e96b1288b9dc100122520d7240d8\_90_alu for cells of type $alu.
Using template $paramod$2116a631f856d4d4902c2618dca73dafa3b8c9c0\_90_alu for cells of type $alu.
Using template $paramod$3ef7d3dd227da7627a99c5e5a6a4deb817573e39\_90_alu for cells of type $alu.
Using template $paramod$2bd81f420048247ff6903399c560fe0f8bd48ccc\_90_alu for cells of type $alu.
Using template $paramod$6f67705c43e5e94c02b6ebb52209ce5aa5ade4c1\_90_alu for cells of type $alu.
Using template $paramod$740b056ede97228d3eae64ea2fdc81f0a33e0fe7\_90_alu for cells of type $alu.
Using template $paramod$2395ab51a516282a6e35e9c6570f3804917f25a5\_90_alu for cells of type $alu.
Using extmapper simplemap for cells of type $pos.
Using template $paramod\_90_lcu_brent_kung\WIDTH=32'00000000000000000000000000000001 for cells of type $lcu.
Using template $paramod\_90_lcu_brent_kung\WIDTH=32'00000000000000000000000000000011 for cells of type $lcu.
Using template $paramod\_90_lcu_brent_kung\WIDTH=32'00000000000000000000000000000010 for cells of type $lcu.
Using template $paramod\_90_lcu_brent_kung\WIDTH=32'00000000000000000000000000100110 for cells of type $lcu.
Using template $paramod\_90_lcu_brent_kung\WIDTH=32'00000000000000000000000000100111 for cells of type $lcu.
Using template $paramod\_90_lcu_brent_kung\WIDTH=32'00000000000000000000000001000000 for cells of type $lcu.
Using template $paramod\_90_lcu_brent_kung\WIDTH=32'00000000000000000000000000001100 for cells of type $lcu.
Using template $paramod\_90_lcu_brent_kung\WIDTH=32'00000000000000000000000000111010 for cells of type $lcu.
Using template $paramod\_90_lcu_brent_kung\WIDTH=32'00000000000000000000000000000111 for cells of type $lcu.
Using template $paramod\_90_lcu_brent_kung\WIDTH=32'00000000000000000000000000100000 for cells of type $lcu.
Using template $paramod\_90_lcu_brent_kung\WIDTH=32'00000000000000000000000000001000 for cells of type $lcu.
Using template $paramod\_90_fa\WIDTH=32'00000000000000000000000001000010 for cells of type $fa.
Using template $paramod$7771edcff16823dc6718501da45b2d48ec8690bf\_90_alu for cells of type $alu.
Using template $paramod\_90_lcu_brent_kung\WIDTH=32'00000000000000000000000001000001 for cells of type $lcu.
Using template $paramod\_90_lcu_brent_kung\WIDTH=32'00000000000000000000000000000100 for cells of type $lcu.
Using template $paramod\_90_lcu_brent_kung\WIDTH=32'00000000000000000000000001000010 for cells of type $lcu.
Using template $paramod\_90_lcu_brent_kung\WIDTH=32'00000000000000000000000000001001 for cells of type $lcu.
No more expansions possible.
<suppressed ~25995 debug messages>

8. Executing OPT pass (performing simple optimizations).

8.1. Executing OPT_EXPR pass (perform const folding).
Optimizing module FormalTop.
<suppressed ~21503 debug messages>

8.2. Executing OPT_MERGE pass (detect identical cells).
Finding identical cells in module `\FormalTop'.
<suppressed ~16263 debug messages>
Removed a total of 5421 cells.

8.3. Executing OPT_DFF pass (perform DFF optimizations).

8.4. Executing OPT_CLEAN pass (remove unused cells and wires).
Finding unused cells or wires in module \FormalTop..
Removed 2228 unused cells and 11042 unused wires.
<suppressed ~2261 debug messages>

8.5. Finished fast OPT passes.

9. Executing MEMORY_MAP pass (converting memories to logic and flip-flops).
Mapping memory \dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_corrupt in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 1.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_data in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 64.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_denied in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 1.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_opcode in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 3.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_param in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 2.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_sink in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 1.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_size in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 3.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_source in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 2.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.subsystem_cbus.buffer.nodeOut_a_q.ram_address in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 29.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.subsystem_cbus.buffer.nodeOut_a_q.ram_mask in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 8.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.subsystem_cbus.buffer.nodeOut_a_q.ram_size in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 3.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.subsystem_cbus.buffer.nodeOut_a_q.ram_source in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 2.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker.o_data_q.ram_data in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 64.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker.o_data_q.ram_mask in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 8.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_1.o_data_q.ram_data in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 64.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_1.o_data_q.ram_mask in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 8.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_2.o_data_q.ram_data in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 64.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_2.o_data_q.ram_mask in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 8.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_3.o_data_q.ram_data in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 64.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_3.o_data_q.ram_mask in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 8.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue.ram_tl_state_size in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue.ram_tl_state_source in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_1.ram_tl_state_size in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_1.ram_tl_state_source in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_10.ram_tl_state_size in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_10.ram_tl_state_source in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_11.ram_tl_state_size in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_11.ram_tl_state_source in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_12.ram_tl_state_size in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_12.ram_tl_state_source in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_13.ram_tl_state_size in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_13.ram_tl_state_source in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_14.ram_tl_state_size in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_14.ram_tl_state_source in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_15.ram_tl_state_size in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_15.ram_tl_state_source in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_16.ram_tl_state_size in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_16.ram_tl_state_source in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_17.ram_tl_state_size in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_17.ram_tl_state_source in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_18.ram_tl_state_size in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_18.ram_tl_state_source in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_19.ram_tl_state_size in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_19.ram_tl_state_source in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_2.ram_tl_state_size in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_2.ram_tl_state_source in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_20.ram_tl_state_size in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_20.ram_tl_state_source in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_21.ram_tl_state_size in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_21.ram_tl_state_source in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_22.ram_tl_state_size in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_22.ram_tl_state_source in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_23.ram_tl_state_size in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_23.ram_tl_state_source in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_24.ram_tl_state_size in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_24.ram_tl_state_source in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_25.ram_tl_state_size in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_25.ram_tl_state_source in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_26.ram_tl_state_size in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_26.ram_tl_state_source in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_27.ram_tl_state_size in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_27.ram_tl_state_source in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_28.ram_tl_state_size in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_28.ram_tl_state_source in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_29.ram_tl_state_size in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_29.ram_tl_state_source in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_3.ram_tl_state_size in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_3.ram_tl_state_source in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_30.ram_tl_state_size in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_30.ram_tl_state_source in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_31.ram_tl_state_size in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_31.ram_tl_state_source in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_4.ram_tl_state_size in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_4.ram_tl_state_source in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_5.ram_tl_state_size in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_5.ram_tl_state_source in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_6.ram_tl_state_size in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_6.ram_tl_state_source in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_7.ram_tl_state_size in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_7.ram_tl_state_source in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_8.ram_tl_state_size in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_8.ram_tl_state_source in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_9.ram_tl_state_size in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_9.ram_tl_state_source in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.tl2axi4.nodeOut_w_deq_q.ram_data in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 64.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.tl2axi4.nodeOut_w_deq_q.ram_last in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 1.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.tl2axi4.nodeOut_w_deq_q.ram_strb in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 8.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.tl2axi4.queue_arw_deq_q.ram_addr in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 32.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.tl2axi4.queue_arw_deq_q.ram_burst in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 2.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.tl2axi4.queue_arw_deq_q.ram_echo_tl_state_size in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.tl2axi4.queue_arw_deq_q.ram_echo_tl_state_source in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.tl2axi4.queue_arw_deq_q.ram_id in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.tl2axi4.queue_arw_deq_q.ram_len in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 8.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.tl2axi4.queue_arw_deq_q.ram_size in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 3.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.tl2axi4.queue_arw_deq_q.ram_wen in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 1.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.buffer.nodeIn_b_q.ram_address in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 32.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.buffer.nodeIn_b_q.ram_param in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 2.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.buffer.nodeIn_b_q.ram_size in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 3.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.buffer.nodeIn_b_q.ram_source in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 2.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_corrupt in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 1.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_data in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 64.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_denied in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 1.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_opcode in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 3.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_param in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 2.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_sink in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 2.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_size in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 3.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_source in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 2.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_address in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 32.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_data in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 64.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_mask in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 8.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_opcode in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 3.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_param in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 3.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_size in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 3.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_source in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 2.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_address in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 32.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_data in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 64.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_opcode in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 3.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_param in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 3.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_size in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 3.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_source in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 2.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.buffer.nodeOut_e_q.ram_sink in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 2.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_0 in module \FormalTop:
  created 4 $dff cells and 0 static cells of width 8.
  read interface: 0 $dff and 15 $mux cells.
  write interface: 4 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_1 in module \FormalTop:
  created 4 $dff cells and 0 static cells of width 8.
  read interface: 0 $dff and 15 $mux cells.
  write interface: 4 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_2 in module \FormalTop:
  created 4 $dff cells and 0 static cells of width 8.
  read interface: 0 $dff and 15 $mux cells.
  write interface: 4 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_3 in module \FormalTop:
  created 4 $dff cells and 0 static cells of width 8.
  read interface: 0 $dff and 15 $mux cells.
  write interface: 4 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_4 in module \FormalTop:
  created 4 $dff cells and 0 static cells of width 8.
  read interface: 0 $dff and 15 $mux cells.
  write interface: 4 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_5 in module \FormalTop:
  created 4 $dff cells and 0 static cells of width 8.
  read interface: 0 $dff and 15 $mux cells.
  write interface: 4 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_6 in module \FormalTop:
  created 4 $dff cells and 0 static cells of width 8.
  read interface: 0 $dff and 15 $mux cells.
  write interface: 4 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_7 in module \FormalTop:
  created 4 $dff cells and 0 static cells of width 8.
  read interface: 0 $dff and 15 $mux cells.
  write interface: 4 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tag_array_0 in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 29.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_0_0 in module \FormalTop:
  created 4 $dff cells and 0 static cells of width 32.
  read interface: 0 $dff and 15 $mux cells.
  write interface: 4 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_1_0 in module \FormalTop:
  created 4 $dff cells and 0 static cells of width 32.
  read interface: 0 $dff and 15 $mux cells.
  write interface: 4 write mux blocks.
Mapping memory \dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.tag_array_0 in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 28.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.mem.axi4buf.nodeIn_b_deq_q.ram_echo_real_last in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 1.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.mem.axi4buf.nodeIn_b_deq_q.ram_id in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.mem.axi4buf.nodeIn_b_deq_q.ram_resp in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 2.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.mem.axi4buf.nodeIn_r_deq_q.ram_data in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 64.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.mem.axi4buf.nodeIn_r_deq_q.ram_echo_real_last in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 1.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.mem.axi4buf.nodeIn_r_deq_q.ram_id in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.mem.axi4buf.nodeIn_r_deq_q.ram_last in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 1.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.mem.axi4buf.nodeIn_r_deq_q.ram_resp in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 2.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.mem.axi4buf.nodeOut_ar_deq_q.ram_addr in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 32.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.mem.axi4buf.nodeOut_ar_deq_q.ram_echo_real_last in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 1.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.mem.axi4buf.nodeOut_ar_deq_q.ram_id in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.mem.axi4buf.nodeOut_aw_deq_q.ram_addr in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 32.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.mem.axi4buf.nodeOut_aw_deq_q.ram_echo_real_last in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 1.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.mem.axi4buf.nodeOut_aw_deq_q.ram_id in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.mem.axi4buf.nodeOut_w_deq_q.ram_data in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 64.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.mem.axi4buf.nodeOut_w_deq_q.ram_strb in module \FormalTop:
  created 2 $dff cells and 0 static cells of width 8.
  read interface: 0 $dff and 3 $mux cells.
  write interface: 2 write mux blocks.
Mapping memory \dut.mem.axi4frag.deq_q.ram_addr in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 32.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.mem.axi4frag.deq_q.ram_burst in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 2.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.mem.axi4frag.deq_q.ram_id in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.mem.axi4frag.deq_q.ram_len in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 8.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.mem.axi4frag.deq_q.ram_size in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 3.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.mem.axi4frag.deq_q_1.ram_addr in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 32.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.mem.axi4frag.deq_q_1.ram_burst in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 2.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.mem.axi4frag.deq_q_1.ram_id in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 4.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.mem.axi4frag.deq_q_1.ram_len in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 8.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.mem.axi4frag.deq_q_1.ram_size in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 3.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.mem.axi4frag.in_w_deq_q.ram_data in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 64.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.mem.axi4frag.in_w_deq_q.ram_last in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 1.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.mem.axi4frag.in_w_deq_q.ram_strb in module \FormalTop:
  created 1 $dff cells and 0 static cells of width 8.
  read interface: 0 $dff and 0 $mux cells.
  write interface: 1 write mux blocks.
Mapping memory \dut.mem.srams.mem.helper_0.cache_data in module \FormalTop:
  created 9 $dff cells and 0 static cells of width 64.
  read interface: 0 $dff and 30 $mux cells.
  write interface: 18 write mux blocks.
Mapping memory \dut.mem.srams.mem.helper_0.cache_tag in module \FormalTop:
  created 9 $dff cells and 0 static cells of width 25.
  read interface: 0 $dff and 15 $mux cells.
  write interface: 18 write mux blocks.
Mapping memory \dut.mem.srams.mem.helper_0.cache_valid in module \FormalTop:
  created 9 $dff cells and 0 static cells of width 1.
  read interface: 0 $dff and 15 $mux cells.
  write interface: 18 write mux blocks.

10. Executing FORMALFF pass.

11. Executing SIMPLEMAP pass (map simple cells to gate primitives).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$wrmux[8][0][0]$192506 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$wren[8][0][0]$192504 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$wrmux[7][1][0]$192502 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$wren[7][1][0]$192500 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$wrmux[7][0][0]$192498 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$wren[7][0][0]$192496 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$wrmux[6][1][0]$192494 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$wren[6][1][0]$192492 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$wrmux[6][0][0]$192490 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$wren[6][0][0]$192488 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$wrmux[5][1][0]$192486 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$wren[5][1][0]$192484 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$wrmux[5][0][0]$192482 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$wren[5][0][0]$192480 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$wrmux[4][1][0]$192478 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$wren[4][1][0]$192476 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$wrmux[4][0][0]$192474 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$wren[4][0][0]$192472 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$wrmux[3][1][0]$192470 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$wren[3][1][0]$192468 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$wrmux[3][0][0]$192466 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$wren[3][0][0]$192464 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$wrmux[2][1][0]$192462 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$wren[2][1][0]$192460 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$wrmux[2][0][0]$192458 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$wren[2][0][0]$192456 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$wrmux[1][1][0]$192454 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$wren[1][1][0]$192452 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$wrmux[1][0][0]$192450 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$wren[1][0][0]$192448 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$wrmux[0][1][0]$192446 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$wren[0][1][0]$192444 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$wrmux[0][0][0]$192442 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$wren[0][0][0]$192440 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$rdmux[0][3][7]$192437 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$rdmux[0][3][6]$192434 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$rdmux[0][3][5]$192431 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$rdmux[0][3][4]$192428 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$rdmux[0][3][3]$192425 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$rdmux[0][3][2]$192422 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$rdmux[0][3][1]$192419 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$rdmux[0][3][0]$192416 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$rdmux[0][2][3]$192413 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$rdmux[0][2][2]$192410 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$rdmux[0][2][1]$192407 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$rdmux[0][2][0]$192404 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$rdmux[0][1][1]$192401 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$rdmux[0][1][0]$192398 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$rdmux[0][0][0]$192395 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$wren[8][1][0]$192508 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid[7]$192391 ($ff).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid[6]$192389 ($ff).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid[5]$192387 ($ff).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid[4]$192385 ($ff).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid[3]$192383 ($ff).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid[2]$192381 ($ff).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid[1]$192379 ($ff).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$wren[8][1][0]$192373 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$wrmux[8][0][0]$192371 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$wren[8][0][0]$192369 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$wrmux[7][1][0]$192367 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$wren[7][1][0]$192365 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$wrmux[7][0][0]$192363 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$wren[7][0][0]$192361 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$wrmux[6][1][0]$192359 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$wren[6][1][0]$192357 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$wrmux[6][0][0]$192355 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$wren[6][0][0]$192353 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$wrmux[5][1][0]$192351 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$wren[5][1][0]$192349 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$wrmux[5][0][0]$192347 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$wren[5][0][0]$192345 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$wrmux[4][1][0]$192343 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$wren[4][1][0]$192341 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$wrmux[4][0][0]$192339 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$wren[4][0][0]$192337 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$wrmux[3][1][0]$192335 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$wren[3][1][0]$192333 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$wrmux[3][0][0]$192331 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$wren[3][0][0]$192329 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$wrmux[2][1][0]$192327 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$wren[2][1][0]$192325 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$wrmux[2][0][0]$192323 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$wren[2][0][0]$192321 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$wrmux[1][1][0]$192319 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$wren[1][1][0]$192317 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$wrmux[1][0][0]$192315 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$wren[1][0][0]$192313 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$wrmux[0][1][0]$192311 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$wren[0][1][0]$192309 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$wrmux[0][0][0]$192307 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$wren[0][0][0]$192305 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$rdmux[0][3][7]$192302 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$rdmux[0][3][6]$192299 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$rdmux[0][3][5]$192296 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$rdmux[0][3][4]$192293 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$rdmux[0][3][3]$192290 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$rdmux[0][3][2]$192287 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$rdmux[0][3][1]$192284 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$rdmux[0][3][0]$192281 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$rdmux[0][2][3]$192278 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$rdmux[0][2][2]$192275 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$rdmux[0][2][1]$192272 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$rdmux[0][2][0]$192269 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$rdmux[0][1][1]$192266 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$rdmux[0][1][0]$192263 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$rdmux[0][0][0]$192260 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid[0]$192377 ($ff).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag[7]$192256 ($ff).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag[6]$192254 ($ff).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag[5]$192252 ($ff).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag[4]$192250 ($ff).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag[3]$192248 ($ff).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag[2]$192246 ($ff).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag[1]$192244 ($ff).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$wren[8][1][0]$192238 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$192236 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$192234 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$192232 ($eq).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$wrmux[8][0][0]$192230 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$wren[8][0][0]$192228 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$192226 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$192224 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$192222 ($eq).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$wrmux[7][1][0]$192220 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$wren[7][1][0]$192218 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$192216 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$wrmux[7][0][0]$192214 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$wren[7][0][0]$192212 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$192210 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$wrmux[6][1][0]$192208 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$wren[6][1][0]$192206 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$192204 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$wrmux[6][0][0]$192202 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$wren[6][0][0]$192200 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$192198 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$wrmux[5][1][0]$192196 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$wren[5][1][0]$192194 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$192192 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$wrmux[5][0][0]$192190 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$wren[5][0][0]$192188 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$192186 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$wrmux[4][1][0]$192184 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$wren[4][1][0]$192182 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$192180 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$192178 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$192176 ($eq).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$wrmux[4][0][0]$192174 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$wren[4][0][0]$192172 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$192170 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$192168 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$192166 ($eq).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$wrmux[3][1][0]$192164 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$wren[3][1][0]$192162 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$192160 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$192158 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$wrmux[3][0][0]$192156 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$wren[3][0][0]$192154 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$192152 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$192150 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$wrmux[2][1][0]$192148 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$wren[2][1][0]$192146 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$192144 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$192142 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$192140 ($eq).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$wrmux[2][0][0]$192138 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$wren[2][0][0]$192136 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$192134 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$192132 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$192130 ($eq).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$wrmux[1][1][0]$192128 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$wren[1][1][0]$192126 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$192124 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$192122 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$192120 ($eq).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$wrmux[1][0][0]$192118 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$wren[1][0][0]$192116 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$192114 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$192112 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$192110 ($eq).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$wrmux[0][1][0]$192108 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$wren[0][1][0]$192106 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$192104 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$192102 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$192100 ($eq).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$192098 ($eq).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$192096 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$192094 ($eq).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$192092 ($eq).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$wrmux[0][0][0]$192090 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$wren[0][0][0]$192088 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$192086 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$192084 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$192082 ($eq).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$192080 ($eq).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$192078 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$192076 ($eq).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$192074 ($eq).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$rdmux[1][3][7]$192071 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$rdmux[1][3][6]$192068 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$rdmux[1][3][5]$192065 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$rdmux[1][3][4]$192062 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$rdmux[1][3][3]$192059 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$rdmux[1][3][2]$192056 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$rdmux[1][3][1]$192053 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$rdmux[1][3][0]$192050 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$rdmux[1][2][3]$192047 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$rdmux[1][2][2]$192044 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$rdmux[1][2][1]$192041 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$rdmux[1][2][0]$192038 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$rdmux[1][1][1]$192035 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$rdmux[1][1][0]$192032 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$rdmux[1][0][0]$192029 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$rdmux[0][3][7]$192026 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$rdmux[0][3][6]$192023 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$rdmux[0][3][5]$192020 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$rdmux[0][3][4]$192017 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$rdmux[0][3][3]$192014 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$rdmux[0][3][2]$192011 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$rdmux[0][3][1]$192008 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$rdmux[0][3][0]$192005 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$rdmux[0][2][3]$192002 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$rdmux[0][2][2]$191999 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$rdmux[0][2][1]$191996 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$rdmux[0][2][0]$191993 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$rdmux[0][1][1]$191990 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$rdmux[0][1][0]$191987 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$rdmux[0][0][0]$191984 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag[0]$192242 ($ff).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data[7]$191980 ($ff).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data[6]$191978 ($ff).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data[5]$191976 ($ff).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data[4]$191974 ($ff).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data[3]$191972 ($ff).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data[2]$191970 ($ff).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data[1]$191968 ($ff).
Mapping FormalTop.$memory\dut.mem.axi4frag.in_w_deq_q.ram_strb$wren[0][0][0]$191962 ($and).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data[0]$191966 ($ff).
Mapping FormalTop.$memory\dut.mem.axi4frag.in_w_deq_q.ram_last$wren[0][0][0]$191956 ($and).
Mapping FormalTop.$memory\dut.mem.axi4frag.in_w_deq_q.ram_data$wren[0][0][0]$191950 ($and).
Mapping FormalTop.$memory\dut.mem.axi4frag.deq_q_1.ram_size$wren[0][0][0]$191944 ($and).
Mapping FormalTop.$memory\dut.mem.axi4frag.deq_q_1.ram_len$wren[0][0][0]$191938 ($and).
Mapping FormalTop.$memory\dut.mem.axi4frag.deq_q_1.ram_id$wren[0][0][0]$191932 ($and).
Mapping FormalTop.$memory\dut.mem.axi4frag.deq_q_1.ram_burst$wren[0][0][0]$191926 ($and).
Mapping FormalTop.$memory\dut.mem.axi4frag.deq_q_1.ram_addr$wren[0][0][0]$191920 ($and).
Mapping FormalTop.$memory\dut.mem.axi4frag.deq_q.ram_size$wren[0][0][0]$191914 ($and).
Mapping FormalTop.$memory\dut.mem.axi4frag.deq_q.ram_len$wren[0][0][0]$191908 ($and).
Mapping FormalTop.$memory\dut.mem.axi4frag.deq_q.ram_id$wren[0][0][0]$191902 ($and).
Mapping FormalTop.$memory\dut.mem.axi4frag.deq_q.ram_burst$wren[0][0][0]$191896 ($and).
Mapping FormalTop.$memory\dut.mem.axi4frag.deq_q.ram_addr$wren[0][0][0]$191890 ($and).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_w_deq_q.ram_strb$wren[1][0][0]$191884 ($and).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_w_deq_q.ram_strb$wrmux[0][0][0]$191882 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_w_deq_q.ram_strb$wren[0][0][0]$191880 ($and).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_w_deq_q.ram_strb$rdmux[2][0][0]$191877 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_w_deq_q.ram_strb$rdmux[1][0][0]$191874 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_w_deq_q.ram_strb$rdmux[0][0][0]$191871 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_w_deq_q.ram_data$wren[1][0][0]$191863 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$191861 ($eq).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_w_deq_q.ram_data$wrmux[0][0][0]$191859 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_w_deq_q.ram_data$wren[0][0][0]$191857 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$191855 ($eq).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_w_deq_q.ram_data$rdmux[2][0][0]$191852 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_w_deq_q.ram_data$rdmux[1][0][0]$191849 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_w_deq_q.ram_data$rdmux[0][0][0]$191846 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_aw_deq_q.ram_id$wren[1][0][0]$191838 ($and).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_aw_deq_q.ram_id$wrmux[0][0][0]$191836 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_aw_deq_q.ram_id$wren[0][0][0]$191834 ($and).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_aw_deq_q.ram_id$rdmux[2][0][0]$191831 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_aw_deq_q.ram_id$rdmux[1][0][0]$191828 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_aw_deq_q.ram_id$rdmux[0][0][0]$191825 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_aw_deq_q.ram_echo_real_last$wren[1][0][0]$191817 ($and).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_aw_deq_q.ram_echo_real_last$wrmux[0][0][0]$191815 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_aw_deq_q.ram_echo_real_last$wren[0][0][0]$191813 ($and).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_aw_deq_q.ram_echo_real_last$rdmux[2][0][0]$191810 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_aw_deq_q.ram_echo_real_last$rdmux[1][0][0]$191807 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_aw_deq_q.ram_echo_real_last$rdmux[0][0][0]$191804 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_aw_deq_q.ram_addr$wren[1][0][0]$191796 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$191794 ($eq).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_aw_deq_q.ram_addr$wrmux[0][0][0]$191792 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_aw_deq_q.ram_addr$wren[0][0][0]$191790 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$191788 ($eq).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_aw_deq_q.ram_addr$rdmux[2][0][0]$191785 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_aw_deq_q.ram_addr$rdmux[1][0][0]$191782 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_aw_deq_q.ram_addr$rdmux[0][0][0]$191779 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_ar_deq_q.ram_id$wren[1][0][0]$191771 ($and).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_ar_deq_q.ram_id$wrmux[0][0][0]$191769 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_ar_deq_q.ram_id$wren[0][0][0]$191767 ($and).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_ar_deq_q.ram_id$rdmux[2][0][0]$191764 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_ar_deq_q.ram_id$rdmux[1][0][0]$191761 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_ar_deq_q.ram_id$rdmux[0][0][0]$191758 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_ar_deq_q.ram_echo_real_last$wren[1][0][0]$191750 ($and).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_ar_deq_q.ram_echo_real_last$wrmux[0][0][0]$191748 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_ar_deq_q.ram_echo_real_last$wren[0][0][0]$191746 ($and).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_ar_deq_q.ram_echo_real_last$rdmux[2][0][0]$191743 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_ar_deq_q.ram_echo_real_last$rdmux[1][0][0]$191740 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_ar_deq_q.ram_echo_real_last$rdmux[0][0][0]$191737 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_ar_deq_q.ram_addr$wren[1][0][0]$191729 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$191727 ($eq).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_ar_deq_q.ram_addr$wrmux[0][0][0]$191725 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_ar_deq_q.ram_addr$wren[0][0][0]$191723 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$191721 ($eq).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_ar_deq_q.ram_addr$rdmux[2][0][0]$191718 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_ar_deq_q.ram_addr$rdmux[1][0][0]$191715 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_ar_deq_q.ram_addr$rdmux[0][0][0]$191712 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_r_deq_q.ram_resp$wren[1][0][0]$191704 ($and).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_r_deq_q.ram_resp$wrmux[0][0][0]$191702 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_r_deq_q.ram_resp$wren[0][0][0]$191700 ($and).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_r_deq_q.ram_resp$rdmux[2][0][0]$191697 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_r_deq_q.ram_resp$rdmux[1][0][0]$191694 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_r_deq_q.ram_resp$rdmux[0][0][0]$191691 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_r_deq_q.ram_last$wren[1][0][0]$191683 ($and).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_r_deq_q.ram_last$wrmux[0][0][0]$191681 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_r_deq_q.ram_last$wren[0][0][0]$191679 ($and).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_r_deq_q.ram_last$rdmux[2][0][0]$191676 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_r_deq_q.ram_last$rdmux[1][0][0]$191673 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_r_deq_q.ram_last$rdmux[0][0][0]$191670 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_r_deq_q.ram_id$wren[1][0][0]$191662 ($and).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_r_deq_q.ram_id$wrmux[0][0][0]$191660 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_r_deq_q.ram_id$wren[0][0][0]$191658 ($and).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_r_deq_q.ram_id$rdmux[2][0][0]$191655 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_r_deq_q.ram_id$rdmux[1][0][0]$191652 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_r_deq_q.ram_id$rdmux[0][0][0]$191649 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_r_deq_q.ram_echo_real_last$wren[1][0][0]$191641 ($and).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_r_deq_q.ram_echo_real_last$wrmux[0][0][0]$191639 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_r_deq_q.ram_echo_real_last$wren[0][0][0]$191637 ($and).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_r_deq_q.ram_echo_real_last$rdmux[2][0][0]$191634 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_r_deq_q.ram_echo_real_last$rdmux[1][0][0]$191631 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_r_deq_q.ram_echo_real_last$rdmux[0][0][0]$191628 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_r_deq_q.ram_data$wren[1][0][0]$191620 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$191618 ($eq).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_r_deq_q.ram_data$wrmux[0][0][0]$191616 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_r_deq_q.ram_data$wren[0][0][0]$191614 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$191612 ($eq).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_r_deq_q.ram_data$rdmux[2][0][0]$191609 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_r_deq_q.ram_data$rdmux[1][0][0]$191606 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_r_deq_q.ram_data$rdmux[0][0][0]$191603 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_b_deq_q.ram_resp$wren[1][0][0]$191595 ($and).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_b_deq_q.ram_resp$wrmux[0][0][0]$191593 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_b_deq_q.ram_resp$wren[0][0][0]$191591 ($and).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_b_deq_q.ram_resp$rdmux[2][0][0]$191588 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_b_deq_q.ram_resp$rdmux[1][0][0]$191585 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_b_deq_q.ram_resp$rdmux[0][0][0]$191582 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_b_deq_q.ram_id$wren[1][0][0]$191574 ($and).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_b_deq_q.ram_id$wrmux[0][0][0]$191572 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_b_deq_q.ram_id$wren[0][0][0]$191570 ($and).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_b_deq_q.ram_id$rdmux[2][0][0]$191567 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_b_deq_q.ram_id$rdmux[1][0][0]$191564 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_b_deq_q.ram_id$rdmux[0][0][0]$191561 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_b_deq_q.ram_echo_real_last$wren[1][0][0]$191553 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$191551 ($eq).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_b_deq_q.ram_echo_real_last$wrmux[0][0][0]$191549 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_b_deq_q.ram_echo_real_last$wren[0][0][0]$191547 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$191545 ($eq).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_b_deq_q.ram_echo_real_last$rdmux[2][0][0]$191542 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_b_deq_q.ram_echo_real_last$rdmux[1][0][0]$191539 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_b_deq_q.ram_echo_real_last$rdmux[0][0][0]$191536 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.tag_array_0$wren[1][0][0]$191528 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$191526 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.tag_array_0$wrmux[0][0][0]$191524 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.tag_array_0$wren[0][0][0]$191522 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$191520 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.tag_array_0$rdmux[2][0][0]$191517 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.tag_array_0$rdmux[1][0][0]$191514 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.tag_array_0$rdmux[0][0][0]$191511 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_1_0$wren[3][0][0]$191503 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_1_0$wrmux[2][0][0]$191501 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_1_0$wren[2][0][0]$191499 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_1_0$wrmux[1][0][0]$191497 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_1_0$wren[1][0][0]$191495 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_1_0$wrmux[0][0][0]$191493 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_1_0$wren[0][0][0]$191491 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_1_0$rdmux[4][1][1]$191488 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_1_0$rdmux[4][1][0]$191485 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_1_0$rdmux[4][0][0]$191482 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_1_0$rdmux[3][1][1]$191479 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_1_0$rdmux[3][1][0]$191476 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_1_0$rdmux[3][0][0]$191473 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_1_0$rdmux[2][1][1]$191470 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_1_0$rdmux[2][1][0]$191467 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_1_0$rdmux[2][0][0]$191464 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_1_0$rdmux[1][1][1]$191461 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_1_0$rdmux[1][1][0]$191458 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_1_0$rdmux[1][0][0]$191455 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_1_0$rdmux[0][1][1]$191452 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_1_0$rdmux[0][1][0]$191449 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_1_0$rdmux[0][0][0]$191446 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_0_0$wren[3][0][0]$191434 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$191432 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_0_0$wrmux[2][0][0]$191430 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_0_0$wren[2][0][0]$191428 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$191426 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$191424 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_0_0$wrmux[1][0][0]$191422 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_0_0$wren[1][0][0]$191420 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$191418 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$191416 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_0_0$wrmux[0][0][0]$191414 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_0_0$wren[0][0][0]$191412 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$191410 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$191408 ($eq).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$191406 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_0_0$rdmux[4][1][1]$191403 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_0_0$rdmux[4][1][0]$191400 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_0_0$rdmux[4][0][0]$191397 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_0_0$rdmux[3][1][1]$191394 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_0_0$rdmux[3][1][0]$191391 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_0_0$rdmux[3][0][0]$191388 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_0_0$rdmux[2][1][1]$191385 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_0_0$rdmux[2][1][0]$191382 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_0_0$rdmux[2][0][0]$191379 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_0_0$rdmux[1][1][1]$191376 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_0_0$rdmux[1][1][0]$191373 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_0_0$rdmux[1][0][0]$191370 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_0_0$rdmux[0][1][1]$191367 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_0_0$rdmux[0][1][0]$191364 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_0_0$rdmux[0][0][0]$191361 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tag_array_0$wren[1][0][0]$191349 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$191347 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tag_array_0$wrmux[0][0][0]$191345 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tag_array_0$wren[0][0][0]$191343 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$191341 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tag_array_0$rdmux[2][0][0]$191338 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tag_array_0$rdmux[1][0][0]$191335 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tag_array_0$rdmux[0][0][0]$191332 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_7$wren[3][0][0]$191324 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$191322 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_7$wrmux[2][0][0]$191320 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_7$wren[2][0][0]$191318 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$191316 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$191314 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_7$wrmux[1][0][0]$191312 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_7$wren[1][0][0]$191310 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$191308 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$191306 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_7$wrmux[0][0][0]$191304 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_7$wren[0][0][0]$191302 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$191300 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$191298 ($eq).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$191296 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_7$rdmux[4][1][1]$191293 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_7$rdmux[4][1][0]$191290 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_7$rdmux[4][0][0]$191287 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_7$rdmux[3][1][1]$191284 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_7$rdmux[3][1][0]$191281 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_7$rdmux[3][0][0]$191278 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_7$rdmux[2][1][1]$191275 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_7$rdmux[2][1][0]$191272 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_7$rdmux[2][0][0]$191269 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_7$rdmux[1][1][1]$191266 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_7$rdmux[1][1][0]$191263 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_7$rdmux[1][0][0]$191260 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_7$rdmux[0][1][1]$191257 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_7$rdmux[0][1][0]$191254 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_7$rdmux[0][0][0]$191251 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_6$wren[3][0][0]$191239 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$191237 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_6$wrmux[2][0][0]$191235 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_6$wren[2][0][0]$191233 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$191231 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$191229 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_6$wrmux[1][0][0]$191227 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_6$wren[1][0][0]$191225 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$191223 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$191221 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_6$wrmux[0][0][0]$191219 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_6$wren[0][0][0]$191217 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$191215 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$191213 ($eq).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$191211 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_6$rdmux[4][1][1]$191208 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_6$rdmux[4][1][0]$191205 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_6$rdmux[4][0][0]$191202 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_6$rdmux[3][1][1]$191199 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_6$rdmux[3][1][0]$191196 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_6$rdmux[3][0][0]$191193 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_6$rdmux[2][1][1]$191190 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_6$rdmux[2][1][0]$191187 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_6$rdmux[2][0][0]$191184 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_6$rdmux[1][1][1]$191181 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_6$rdmux[1][1][0]$191178 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_6$rdmux[1][0][0]$191175 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_6$rdmux[0][1][1]$191172 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_6$rdmux[0][1][0]$191169 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_6$rdmux[0][0][0]$191166 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_5$wren[3][0][0]$191154 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$191152 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_5$wrmux[2][0][0]$191150 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_5$wren[2][0][0]$191148 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$191146 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$191144 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_5$wrmux[1][0][0]$191142 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_5$wren[1][0][0]$191140 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$191138 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$191136 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_5$wrmux[0][0][0]$191134 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_5$wren[0][0][0]$191132 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$191130 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$191128 ($eq).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$191126 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_5$rdmux[4][1][1]$191123 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_5$rdmux[4][1][0]$191120 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_5$rdmux[4][0][0]$191117 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_5$rdmux[3][1][1]$191114 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_5$rdmux[3][1][0]$191111 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_5$rdmux[3][0][0]$191108 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_5$rdmux[2][1][1]$191105 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_5$rdmux[2][1][0]$191102 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_5$rdmux[2][0][0]$191099 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_5$rdmux[1][1][1]$191096 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_5$rdmux[1][1][0]$191093 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_5$rdmux[1][0][0]$191090 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_5$rdmux[0][1][1]$191087 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_5$rdmux[0][1][0]$191084 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_5$rdmux[0][0][0]$191081 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_4$wren[3][0][0]$191069 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$191067 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_4$wrmux[2][0][0]$191065 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_4$wren[2][0][0]$191063 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$191061 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$191059 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_4$wrmux[1][0][0]$191057 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_4$wren[1][0][0]$191055 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$191053 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$191051 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_4$wrmux[0][0][0]$191049 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_4$wren[0][0][0]$191047 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$191045 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$191043 ($eq).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$191041 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_4$rdmux[4][1][1]$191038 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_4$rdmux[4][1][0]$191035 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_4$rdmux[4][0][0]$191032 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_4$rdmux[3][1][1]$191029 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_4$rdmux[3][1][0]$191026 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_4$rdmux[3][0][0]$191023 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_4$rdmux[2][1][1]$191020 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_4$rdmux[2][1][0]$191017 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_4$rdmux[2][0][0]$191014 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_4$rdmux[1][1][1]$191011 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_4$rdmux[1][1][0]$191008 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_4$rdmux[1][0][0]$191005 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_4$rdmux[0][1][1]$191002 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_4$rdmux[0][1][0]$190999 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_4$rdmux[0][0][0]$190996 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_3$wren[3][0][0]$190984 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$190982 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_3$wrmux[2][0][0]$190980 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_3$wren[2][0][0]$190978 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$190976 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$190974 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_3$wrmux[1][0][0]$190972 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_3$wren[1][0][0]$190970 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$190968 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$190966 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_3$wrmux[0][0][0]$190964 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_3$wren[0][0][0]$190962 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$190960 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$190958 ($eq).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$190956 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_3$rdmux[4][1][1]$190953 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_3$rdmux[4][1][0]$190950 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_3$rdmux[4][0][0]$190947 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_3$rdmux[3][1][1]$190944 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_3$rdmux[3][1][0]$190941 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_3$rdmux[3][0][0]$190938 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_3$rdmux[2][1][1]$190935 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_3$rdmux[2][1][0]$190932 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_3$rdmux[2][0][0]$190929 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_3$rdmux[1][1][1]$190926 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_3$rdmux[1][1][0]$190923 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_3$rdmux[1][0][0]$190920 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_3$rdmux[0][1][1]$190917 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_3$rdmux[0][1][0]$190914 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_3$rdmux[0][0][0]$190911 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_2$wren[3][0][0]$190899 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$190897 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_2$wrmux[2][0][0]$190895 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_2$wren[2][0][0]$190893 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$190891 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$190889 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_2$wrmux[1][0][0]$190887 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_2$wren[1][0][0]$190885 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$190883 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$190881 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_2$wrmux[0][0][0]$190879 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_2$wren[0][0][0]$190877 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$190875 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$190873 ($eq).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$190871 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_2$rdmux[4][1][1]$190868 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_2$rdmux[4][1][0]$190865 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_2$rdmux[4][0][0]$190862 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_2$rdmux[3][1][1]$190859 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_2$rdmux[3][1][0]$190856 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_2$rdmux[3][0][0]$190853 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_2$rdmux[2][1][1]$190850 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_2$rdmux[2][1][0]$190847 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_2$rdmux[2][0][0]$190844 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_2$rdmux[1][1][1]$190841 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_2$rdmux[1][1][0]$190838 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_2$rdmux[1][0][0]$190835 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_2$rdmux[0][1][1]$190832 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_2$rdmux[0][1][0]$190829 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_2$rdmux[0][0][0]$190826 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_1$wren[3][0][0]$190814 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$190812 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_1$wrmux[2][0][0]$190810 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_1$wren[2][0][0]$190808 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$190806 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$190804 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_1$wrmux[1][0][0]$190802 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_1$wren[1][0][0]$190800 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$190798 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$190796 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_1$wrmux[0][0][0]$190794 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_1$wren[0][0][0]$190792 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$190790 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$190788 ($eq).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$190786 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_1$rdmux[4][1][1]$190783 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_1$rdmux[4][1][0]$190780 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_1$rdmux[4][0][0]$190777 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_1$rdmux[3][1][1]$190774 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_1$rdmux[3][1][0]$190771 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_1$rdmux[3][0][0]$190768 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_1$rdmux[2][1][1]$190765 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_1$rdmux[2][1][0]$190762 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_1$rdmux[2][0][0]$190759 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_1$rdmux[1][1][1]$190756 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_1$rdmux[1][1][0]$190753 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_1$rdmux[1][0][0]$190750 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_1$rdmux[0][1][1]$190747 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_1$rdmux[0][1][0]$190744 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_1$rdmux[0][0][0]$190741 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_0$wren[3][0][0]$190729 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$190727 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_0$wrmux[2][0][0]$190725 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_0$wren[2][0][0]$190723 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$190721 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$190719 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_0$wrmux[1][0][0]$190717 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_0$wren[1][0][0]$190715 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$190713 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$190711 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_0$wrmux[0][0][0]$190709 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_0$wren[0][0][0]$190707 ($and).
Mapping FormalTop.$auto$memory_map.cc:97:addr_decode$190705 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$190703 ($eq).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$190701 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_0$rdmux[4][1][1]$190698 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_0$rdmux[4][1][0]$190695 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_0$rdmux[4][0][0]$190692 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_0$rdmux[3][1][1]$190689 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_0$rdmux[3][1][0]$190686 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_0$rdmux[3][0][0]$190683 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_0$rdmux[2][1][1]$190680 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_0$rdmux[2][1][0]$190677 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_0$rdmux[2][0][0]$190674 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_0$rdmux[1][1][1]$190671 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_0$rdmux[1][1][0]$190668 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_0$rdmux[1][0][0]$190665 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_0$rdmux[0][1][1]$190662 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_0$rdmux[0][1][0]$190659 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_0$rdmux[0][0][0]$190656 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_e_q.ram_sink$wren[1][0][0]$190644 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$190642 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_e_q.ram_sink$wrmux[0][0][0]$190640 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_e_q.ram_sink$wren[0][0][0]$190638 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$190636 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_e_q.ram_sink$rdmux[2][0][0]$190633 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_e_q.ram_sink$rdmux[1][0][0]$190630 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_e_q.ram_sink$rdmux[0][0][0]$190627 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_source$wren[1][0][0]$190619 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_source$wrmux[0][0][0]$190617 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_source$wren[0][0][0]$190615 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_source$rdmux[2][0][0]$190612 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_source$rdmux[1][0][0]$190609 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_source$rdmux[0][0][0]$190606 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_size$wren[1][0][0]$190598 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_size$wrmux[0][0][0]$190596 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_size$wren[0][0][0]$190594 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_size$rdmux[2][0][0]$190591 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_size$rdmux[1][0][0]$190588 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_size$rdmux[0][0][0]$190585 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_param$wren[1][0][0]$190577 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_param$wrmux[0][0][0]$190575 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_param$wren[0][0][0]$190573 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_param$rdmux[2][0][0]$190570 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_param$rdmux[1][0][0]$190567 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_param$rdmux[0][0][0]$190564 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_opcode$wren[1][0][0]$190556 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_opcode$wrmux[0][0][0]$190554 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_opcode$wren[0][0][0]$190552 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_opcode$rdmux[2][0][0]$190549 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_opcode$rdmux[1][0][0]$190546 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_opcode$rdmux[0][0][0]$190543 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_data$wren[1][0][0]$190535 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_data$wrmux[0][0][0]$190533 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_data$wren[0][0][0]$190531 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_data$rdmux[2][0][0]$190528 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_data$rdmux[1][0][0]$190525 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_data$rdmux[0][0][0]$190522 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_address$wren[1][0][0]$190514 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$190512 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_address$wrmux[0][0][0]$190510 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_address$wren[0][0][0]$190508 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$190506 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_address$rdmux[2][0][0]$190503 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_address$rdmux[1][0][0]$190500 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_address$rdmux[0][0][0]$190497 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_source$wren[1][0][0]$190489 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_source$wrmux[0][0][0]$190487 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_source$wren[0][0][0]$190485 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_source$rdmux[2][0][0]$190482 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_source$rdmux[1][0][0]$190479 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_source$rdmux[0][0][0]$190476 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_size$wren[1][0][0]$190468 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_size$wrmux[0][0][0]$190466 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_size$wren[0][0][0]$190464 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_size$rdmux[2][0][0]$190461 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_size$rdmux[1][0][0]$190458 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_size$rdmux[0][0][0]$190455 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_param$wren[1][0][0]$190447 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_param$wrmux[0][0][0]$190445 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_param$wren[0][0][0]$190443 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_param$rdmux[2][0][0]$190440 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_param$rdmux[1][0][0]$190437 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_param$rdmux[0][0][0]$190434 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_opcode$wren[1][0][0]$190426 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_opcode$wrmux[0][0][0]$190424 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_opcode$wren[0][0][0]$190422 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_opcode$rdmux[2][0][0]$190419 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_opcode$rdmux[1][0][0]$190416 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_opcode$rdmux[0][0][0]$190413 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_mask$wren[1][0][0]$190405 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_mask$wrmux[0][0][0]$190403 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_mask$wren[0][0][0]$190401 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_mask$rdmux[2][0][0]$190398 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_mask$rdmux[1][0][0]$190395 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_mask$rdmux[0][0][0]$190392 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_data$wren[1][0][0]$190384 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_data$wrmux[0][0][0]$190382 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_data$wren[0][0][0]$190380 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_data$rdmux[2][0][0]$190377 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_data$rdmux[1][0][0]$190374 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_data$rdmux[0][0][0]$190371 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_address$wren[1][0][0]$190363 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$190361 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_address$wrmux[0][0][0]$190359 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_address$wren[0][0][0]$190357 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$190355 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_address$rdmux[2][0][0]$190352 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_address$rdmux[1][0][0]$190349 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_address$rdmux[0][0][0]$190346 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_source$wren[1][0][0]$190338 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_source$wrmux[0][0][0]$190336 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_source$wren[0][0][0]$190334 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_source$rdmux[2][0][0]$190331 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_source$rdmux[1][0][0]$190328 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_source$rdmux[0][0][0]$190325 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_size$wren[1][0][0]$190317 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_size$wrmux[0][0][0]$190315 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_size$wren[0][0][0]$190313 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_size$rdmux[2][0][0]$190310 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_size$rdmux[1][0][0]$190307 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_size$rdmux[0][0][0]$190304 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_sink$wren[1][0][0]$190296 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_sink$wrmux[0][0][0]$190294 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_sink$wren[0][0][0]$190292 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_sink$rdmux[2][0][0]$190289 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_sink$rdmux[1][0][0]$190286 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_sink$rdmux[0][0][0]$190283 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_param$wren[1][0][0]$190275 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_param$wrmux[0][0][0]$190273 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_param$wren[0][0][0]$190271 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_param$rdmux[2][0][0]$190268 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_param$rdmux[1][0][0]$190265 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_param$rdmux[0][0][0]$190262 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_opcode$wren[1][0][0]$190254 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_opcode$wrmux[0][0][0]$190252 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_opcode$wren[0][0][0]$190250 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_opcode$rdmux[2][0][0]$190247 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_opcode$rdmux[1][0][0]$190244 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_opcode$rdmux[0][0][0]$190241 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_denied$wren[1][0][0]$190233 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_denied$wrmux[0][0][0]$190231 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_denied$wren[0][0][0]$190229 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_denied$rdmux[2][0][0]$190226 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_denied$rdmux[1][0][0]$190223 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_denied$rdmux[0][0][0]$190220 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_data$wren[1][0][0]$190212 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_data$wrmux[0][0][0]$190210 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_data$wren[0][0][0]$190208 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_data$rdmux[2][0][0]$190205 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_data$rdmux[1][0][0]$190202 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_data$rdmux[0][0][0]$190199 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_corrupt$wren[1][0][0]$190191 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$190189 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_corrupt$wrmux[0][0][0]$190187 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_corrupt$wren[0][0][0]$190185 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$190183 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_corrupt$rdmux[2][0][0]$190180 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_corrupt$rdmux[1][0][0]$190177 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_corrupt$rdmux[0][0][0]$190174 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_b_q.ram_source$wren[1][0][0]$190166 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_b_q.ram_source$wrmux[0][0][0]$190164 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_b_q.ram_source$wren[0][0][0]$190162 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_b_q.ram_source$rdmux[2][0][0]$190159 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_b_q.ram_source$rdmux[1][0][0]$190156 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_b_q.ram_source$rdmux[0][0][0]$190153 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_b_q.ram_size$wren[1][0][0]$190145 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_b_q.ram_size$wrmux[0][0][0]$190143 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_b_q.ram_size$wren[0][0][0]$190141 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_b_q.ram_size$rdmux[2][0][0]$190138 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_b_q.ram_size$rdmux[1][0][0]$190135 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_b_q.ram_size$rdmux[0][0][0]$190132 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_b_q.ram_param$wren[1][0][0]$190124 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_b_q.ram_param$wrmux[0][0][0]$190122 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_b_q.ram_param$wren[0][0][0]$190120 ($and).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_b_q.ram_param$rdmux[2][0][0]$190117 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_b_q.ram_param$rdmux[1][0][0]$190114 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_b_q.ram_param$rdmux[0][0][0]$190111 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_b_q.ram_address$wren[1][0][0]$190103 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$190101 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_b_q.ram_address$wrmux[0][0][0]$190099 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_b_q.ram_address$wren[0][0][0]$190097 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$190095 ($eq).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_b_q.ram_address$rdmux[2][0][0]$190092 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_b_q.ram_address$rdmux[1][0][0]$190089 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_b_q.ram_address$rdmux[0][0][0]$190086 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.tl2axi4.queue_arw_deq_q.ram_wen$wren[0][0][0]$190078 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.tl2axi4.queue_arw_deq_q.ram_size$wren[0][0][0]$190072 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.tl2axi4.queue_arw_deq_q.ram_len$wren[0][0][0]$190066 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.tl2axi4.queue_arw_deq_q.ram_id$wren[0][0][0]$190060 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.tl2axi4.queue_arw_deq_q.ram_echo_tl_state_source$wren[0][0][0]$190054 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.tl2axi4.queue_arw_deq_q.ram_echo_tl_state_size$wren[0][0][0]$190048 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.tl2axi4.queue_arw_deq_q.ram_burst$wren[0][0][0]$190042 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.tl2axi4.queue_arw_deq_q.ram_addr$wren[0][0][0]$190036 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.tl2axi4.nodeOut_w_deq_q.ram_strb$wren[0][0][0]$190030 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.tl2axi4.nodeOut_w_deq_q.ram_last$wren[0][0][0]$190024 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.tl2axi4.nodeOut_w_deq_q.ram_data$wren[0][0][0]$190018 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_9.ram_tl_state_source$wren[0][0][0]$190012 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_9.ram_tl_state_size$wren[0][0][0]$190006 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_8.ram_tl_state_source$wren[0][0][0]$190000 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_8.ram_tl_state_size$wren[0][0][0]$189994 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_7.ram_tl_state_source$wren[0][0][0]$189988 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_7.ram_tl_state_size$wren[0][0][0]$189982 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_6.ram_tl_state_source$wren[0][0][0]$189976 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_6.ram_tl_state_size$wren[0][0][0]$189970 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_5.ram_tl_state_source$wren[0][0][0]$189964 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_5.ram_tl_state_size$wren[0][0][0]$189958 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_4.ram_tl_state_source$wren[0][0][0]$189952 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_4.ram_tl_state_size$wren[0][0][0]$189946 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_31.ram_tl_state_source$wren[0][0][0]$189940 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_31.ram_tl_state_size$wren[0][0][0]$189934 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_30.ram_tl_state_source$wren[0][0][0]$189928 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_30.ram_tl_state_size$wren[0][0][0]$189922 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_3.ram_tl_state_source$wren[0][0][0]$189916 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_3.ram_tl_state_size$wren[0][0][0]$189910 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_29.ram_tl_state_source$wren[0][0][0]$189904 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_29.ram_tl_state_size$wren[0][0][0]$189898 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_28.ram_tl_state_source$wren[0][0][0]$189892 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_28.ram_tl_state_size$wren[0][0][0]$189886 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_27.ram_tl_state_source$wren[0][0][0]$189880 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_27.ram_tl_state_size$wren[0][0][0]$189874 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_26.ram_tl_state_source$wren[0][0][0]$189868 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_26.ram_tl_state_size$wren[0][0][0]$189862 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_25.ram_tl_state_source$wren[0][0][0]$189856 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_25.ram_tl_state_size$wren[0][0][0]$189850 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_24.ram_tl_state_source$wren[0][0][0]$189844 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_24.ram_tl_state_size$wren[0][0][0]$189838 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_23.ram_tl_state_source$wren[0][0][0]$189832 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_23.ram_tl_state_size$wren[0][0][0]$189826 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_22.ram_tl_state_source$wren[0][0][0]$189820 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_22.ram_tl_state_size$wren[0][0][0]$189814 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_21.ram_tl_state_source$wren[0][0][0]$189808 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_21.ram_tl_state_size$wren[0][0][0]$189802 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_20.ram_tl_state_source$wren[0][0][0]$189796 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_20.ram_tl_state_size$wren[0][0][0]$189790 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_2.ram_tl_state_source$wren[0][0][0]$189784 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_2.ram_tl_state_size$wren[0][0][0]$189778 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_19.ram_tl_state_source$wren[0][0][0]$189772 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_19.ram_tl_state_size$wren[0][0][0]$189766 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_18.ram_tl_state_source$wren[0][0][0]$189760 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_18.ram_tl_state_size$wren[0][0][0]$189754 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_17.ram_tl_state_source$wren[0][0][0]$189748 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_17.ram_tl_state_size$wren[0][0][0]$189742 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_16.ram_tl_state_source$wren[0][0][0]$189736 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_16.ram_tl_state_size$wren[0][0][0]$189730 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_15.ram_tl_state_source$wren[0][0][0]$189724 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_15.ram_tl_state_size$wren[0][0][0]$189718 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_14.ram_tl_state_source$wren[0][0][0]$189712 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_14.ram_tl_state_size$wren[0][0][0]$189706 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_13.ram_tl_state_source$wren[0][0][0]$189700 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_13.ram_tl_state_size$wren[0][0][0]$189694 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_12.ram_tl_state_source$wren[0][0][0]$189688 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_12.ram_tl_state_size$wren[0][0][0]$189682 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_11.ram_tl_state_source$wren[0][0][0]$189676 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_11.ram_tl_state_size$wren[0][0][0]$189670 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_10.ram_tl_state_source$wren[0][0][0]$189664 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_10.ram_tl_state_size$wren[0][0][0]$189658 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_1.ram_tl_state_source$wren[0][0][0]$189652 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_1.ram_tl_state_size$wren[0][0][0]$189646 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue.ram_tl_state_source$wren[0][0][0]$189640 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue.ram_tl_state_size$wren[0][0][0]$189634 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$189632 ($eq).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_3.o_data_q.ram_mask$wren[1][0][0]$189626 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_3.o_data_q.ram_mask$wrmux[0][0][0]$189624 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_3.o_data_q.ram_mask$wren[0][0][0]$189622 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_3.o_data_q.ram_mask$rdmux[2][0][0]$189619 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_3.o_data_q.ram_mask$rdmux[1][0][0]$189616 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_3.o_data_q.ram_mask$rdmux[0][0][0]$189613 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_3.o_data_q.ram_data$wren[1][0][0]$189605 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$189603 ($eq).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_3.o_data_q.ram_data$wrmux[0][0][0]$189601 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_3.o_data_q.ram_data$wren[0][0][0]$189599 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$189597 ($eq).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_3.o_data_q.ram_data$rdmux[2][0][0]$189594 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_3.o_data_q.ram_data$rdmux[1][0][0]$189591 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_3.o_data_q.ram_data$rdmux[0][0][0]$189588 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_2.o_data_q.ram_mask$wren[1][0][0]$189580 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_2.o_data_q.ram_mask$wrmux[0][0][0]$189578 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_2.o_data_q.ram_mask$wren[0][0][0]$189576 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_2.o_data_q.ram_mask$rdmux[2][0][0]$189573 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_2.o_data_q.ram_mask$rdmux[1][0][0]$189570 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_2.o_data_q.ram_mask$rdmux[0][0][0]$189567 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_2.o_data_q.ram_data$wren[1][0][0]$189559 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$189557 ($eq).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_2.o_data_q.ram_data$wrmux[0][0][0]$189555 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_2.o_data_q.ram_data$wren[0][0][0]$189553 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$189551 ($eq).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_2.o_data_q.ram_data$rdmux[2][0][0]$189548 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_2.o_data_q.ram_data$rdmux[1][0][0]$189545 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_2.o_data_q.ram_data$rdmux[0][0][0]$189542 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_1.o_data_q.ram_mask$wren[1][0][0]$189534 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_1.o_data_q.ram_mask$wrmux[0][0][0]$189532 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_1.o_data_q.ram_mask$wren[0][0][0]$189530 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_1.o_data_q.ram_mask$rdmux[2][0][0]$189527 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_1.o_data_q.ram_mask$rdmux[1][0][0]$189524 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_1.o_data_q.ram_mask$rdmux[0][0][0]$189521 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_1.o_data_q.ram_data$wren[1][0][0]$189513 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$189511 ($eq).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_1.o_data_q.ram_data$wrmux[0][0][0]$189509 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_1.o_data_q.ram_data$wren[0][0][0]$189507 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$189505 ($eq).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_1.o_data_q.ram_data$rdmux[2][0][0]$189502 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_1.o_data_q.ram_data$rdmux[1][0][0]$189499 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_1.o_data_q.ram_data$rdmux[0][0][0]$189496 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker.o_data_q.ram_mask$wren[1][0][0]$189488 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker.o_data_q.ram_mask$wrmux[0][0][0]$189486 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker.o_data_q.ram_mask$wren[0][0][0]$189484 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker.o_data_q.ram_mask$rdmux[2][0][0]$189481 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker.o_data_q.ram_mask$rdmux[1][0][0]$189478 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker.o_data_q.ram_mask$rdmux[0][0][0]$189475 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker.o_data_q.ram_data$wren[1][0][0]$189467 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$189465 ($eq).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker.o_data_q.ram_data$wrmux[0][0][0]$189463 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker.o_data_q.ram_data$wren[0][0][0]$189461 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$189459 ($eq).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker.o_data_q.ram_data$rdmux[2][0][0]$189456 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker.o_data_q.ram_data$rdmux[1][0][0]$189453 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker.o_data_q.ram_data$rdmux[0][0][0]$189450 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeOut_a_q.ram_source$wren[1][0][0]$189442 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeOut_a_q.ram_source$wrmux[0][0][0]$189440 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeOut_a_q.ram_source$wren[0][0][0]$189438 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeOut_a_q.ram_source$rdmux[2][0][0]$189435 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeOut_a_q.ram_source$rdmux[1][0][0]$189432 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeOut_a_q.ram_source$rdmux[0][0][0]$189429 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeOut_a_q.ram_size$wren[1][0][0]$189421 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeOut_a_q.ram_size$wrmux[0][0][0]$189419 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeOut_a_q.ram_size$wren[0][0][0]$189417 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeOut_a_q.ram_size$rdmux[2][0][0]$189414 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeOut_a_q.ram_size$rdmux[1][0][0]$189411 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeOut_a_q.ram_size$rdmux[0][0][0]$189408 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeOut_a_q.ram_mask$wren[1][0][0]$189400 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeOut_a_q.ram_mask$wrmux[0][0][0]$189398 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeOut_a_q.ram_mask$wren[0][0][0]$189396 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeOut_a_q.ram_mask$rdmux[2][0][0]$189393 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeOut_a_q.ram_mask$rdmux[1][0][0]$189390 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeOut_a_q.ram_mask$rdmux[0][0][0]$189387 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeOut_a_q.ram_address$wren[1][0][0]$189379 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$189377 ($eq).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeOut_a_q.ram_address$wrmux[0][0][0]$189375 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeOut_a_q.ram_address$wren[0][0][0]$189373 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$189371 ($eq).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeOut_a_q.ram_address$rdmux[2][0][0]$189368 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeOut_a_q.ram_address$rdmux[1][0][0]$189365 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeOut_a_q.ram_address$rdmux[0][0][0]$189362 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_source$wren[1][0][0]$189354 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_source$wrmux[0][0][0]$189352 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_source$wren[0][0][0]$189350 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_source$rdmux[2][0][0]$189347 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_source$rdmux[1][0][0]$189344 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_source$rdmux[0][0][0]$189341 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_size$wren[1][0][0]$189333 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_size$wrmux[0][0][0]$189331 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_size$wren[0][0][0]$189329 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_size$rdmux[2][0][0]$189326 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_size$rdmux[1][0][0]$189323 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_size$rdmux[0][0][0]$189320 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_sink$wren[1][0][0]$189312 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_sink$wrmux[0][0][0]$189310 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_sink$wren[0][0][0]$189308 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_sink$rdmux[2][0][0]$189305 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_sink$rdmux[1][0][0]$189302 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_sink$rdmux[0][0][0]$189299 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_param$wren[1][0][0]$189291 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_param$wrmux[0][0][0]$189289 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_param$wren[0][0][0]$189287 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_param$rdmux[2][0][0]$189284 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_param$rdmux[1][0][0]$189281 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_param$rdmux[0][0][0]$189278 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_opcode$wren[1][0][0]$189270 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_opcode$wrmux[0][0][0]$189268 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_opcode$wren[0][0][0]$189266 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_opcode$rdmux[2][0][0]$189263 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_opcode$rdmux[1][0][0]$189260 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_opcode$rdmux[0][0][0]$189257 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_denied$wren[1][0][0]$189249 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_denied$wrmux[0][0][0]$189247 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_denied$wren[0][0][0]$189245 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_denied$rdmux[2][0][0]$189242 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_denied$rdmux[1][0][0]$189239 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_denied$rdmux[0][0][0]$189236 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_data$wren[1][0][0]$189228 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_data$wrmux[0][0][0]$189226 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_data$wren[0][0][0]$189224 ($and).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_data$rdmux[2][0][0]$189221 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_data$rdmux[1][0][0]$189218 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_data$rdmux[0][0][0]$189215 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_corrupt$wren[1][0][0]$189207 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$189205 ($eq).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_corrupt$wrmux[0][0][0]$189203 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_corrupt$wren[0][0][0]$189201 ($and).
Mapping FormalTop.$auto$memory_map.cc:92:addr_decode$189199 ($eq).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_corrupt$rdmux[2][0][0]$189196 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_corrupt$rdmux[1][0][0]$189193 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_corrupt$rdmux[0][0][0]$189190 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_corrupt$wrmux[1][0][0]$189209 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_data$wrmux[1][0][0]$189230 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_denied$wrmux[1][0][0]$189251 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_opcode$wrmux[1][0][0]$189272 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_param$wrmux[1][0][0]$189293 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_sink$wrmux[1][0][0]$189314 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_size$wrmux[1][0][0]$189335 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeIn_d_q.ram_source$wrmux[1][0][0]$189356 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeOut_a_q.ram_address$wrmux[1][0][0]$189381 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeOut_a_q.ram_mask$wrmux[1][0][0]$189402 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeOut_a_q.ram_size$wrmux[1][0][0]$189423 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_cbus.buffer.nodeOut_a_q.ram_source$wrmux[1][0][0]$189444 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker.o_data_q.ram_data$wrmux[1][0][0]$189469 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker.o_data_q.ram_mask$wrmux[1][0][0]$189490 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_1.o_data_q.ram_data$wrmux[1][0][0]$189515 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_1.o_data_q.ram_mask$wrmux[1][0][0]$189536 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_2.o_data_q.ram_data$wrmux[1][0][0]$189561 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_2.o_data_q.ram_mask$wrmux[1][0][0]$189582 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_3.o_data_q.ram_data$wrmux[1][0][0]$189607 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_l2_wrapper.broadcast_1.TLBroadcastTracker_3.o_data_q.ram_mask$wrmux[1][0][0]$189628 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue.ram_tl_state_size$wrmux[0][0][0]$189636 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue.ram_tl_state_source$wrmux[0][0][0]$189642 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_1.ram_tl_state_size$wrmux[0][0][0]$189648 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_1.ram_tl_state_source$wrmux[0][0][0]$189654 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_10.ram_tl_state_size$wrmux[0][0][0]$189660 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_10.ram_tl_state_source$wrmux[0][0][0]$189666 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_11.ram_tl_state_size$wrmux[0][0][0]$189672 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_11.ram_tl_state_source$wrmux[0][0][0]$189678 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_12.ram_tl_state_size$wrmux[0][0][0]$189684 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_12.ram_tl_state_source$wrmux[0][0][0]$189690 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_13.ram_tl_state_size$wrmux[0][0][0]$189696 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_13.ram_tl_state_source$wrmux[0][0][0]$189702 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_14.ram_tl_state_size$wrmux[0][0][0]$189708 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_14.ram_tl_state_source$wrmux[0][0][0]$189714 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_15.ram_tl_state_size$wrmux[0][0][0]$189720 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_15.ram_tl_state_source$wrmux[0][0][0]$189726 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_16.ram_tl_state_size$wrmux[0][0][0]$189732 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_16.ram_tl_state_source$wrmux[0][0][0]$189738 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_17.ram_tl_state_size$wrmux[0][0][0]$189744 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_17.ram_tl_state_source$wrmux[0][0][0]$189750 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_18.ram_tl_state_size$wrmux[0][0][0]$189756 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_18.ram_tl_state_source$wrmux[0][0][0]$189762 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_19.ram_tl_state_size$wrmux[0][0][0]$189768 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_19.ram_tl_state_source$wrmux[0][0][0]$189774 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_2.ram_tl_state_size$wrmux[0][0][0]$189780 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_2.ram_tl_state_source$wrmux[0][0][0]$189786 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_20.ram_tl_state_size$wrmux[0][0][0]$189792 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_20.ram_tl_state_source$wrmux[0][0][0]$189798 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_21.ram_tl_state_size$wrmux[0][0][0]$189804 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_21.ram_tl_state_source$wrmux[0][0][0]$189810 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_22.ram_tl_state_size$wrmux[0][0][0]$189816 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_22.ram_tl_state_source$wrmux[0][0][0]$189822 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_23.ram_tl_state_size$wrmux[0][0][0]$189828 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_23.ram_tl_state_source$wrmux[0][0][0]$189834 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_24.ram_tl_state_size$wrmux[0][0][0]$189840 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_24.ram_tl_state_source$wrmux[0][0][0]$189846 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_25.ram_tl_state_size$wrmux[0][0][0]$189852 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_25.ram_tl_state_source$wrmux[0][0][0]$189858 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_26.ram_tl_state_size$wrmux[0][0][0]$189864 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_26.ram_tl_state_source$wrmux[0][0][0]$189870 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_27.ram_tl_state_size$wrmux[0][0][0]$189876 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_27.ram_tl_state_source$wrmux[0][0][0]$189882 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_28.ram_tl_state_size$wrmux[0][0][0]$189888 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_28.ram_tl_state_source$wrmux[0][0][0]$189894 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_29.ram_tl_state_size$wrmux[0][0][0]$189900 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_29.ram_tl_state_source$wrmux[0][0][0]$189906 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_3.ram_tl_state_size$wrmux[0][0][0]$189912 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_3.ram_tl_state_source$wrmux[0][0][0]$189918 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_30.ram_tl_state_size$wrmux[0][0][0]$189924 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_30.ram_tl_state_source$wrmux[0][0][0]$189930 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_31.ram_tl_state_size$wrmux[0][0][0]$189936 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_31.ram_tl_state_source$wrmux[0][0][0]$189942 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_4.ram_tl_state_size$wrmux[0][0][0]$189948 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_4.ram_tl_state_source$wrmux[0][0][0]$189954 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_5.ram_tl_state_size$wrmux[0][0][0]$189960 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_5.ram_tl_state_source$wrmux[0][0][0]$189966 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_6.ram_tl_state_size$wrmux[0][0][0]$189972 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_6.ram_tl_state_source$wrmux[0][0][0]$189978 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_7.ram_tl_state_size$wrmux[0][0][0]$189984 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_7.ram_tl_state_source$wrmux[0][0][0]$189990 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_8.ram_tl_state_size$wrmux[0][0][0]$189996 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_8.ram_tl_state_source$wrmux[0][0][0]$190002 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_9.ram_tl_state_size$wrmux[0][0][0]$190008 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.axi4yank.Queue_9.ram_tl_state_source$wrmux[0][0][0]$190014 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.tl2axi4.nodeOut_w_deq_q.ram_data$wrmux[0][0][0]$190020 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.tl2axi4.nodeOut_w_deq_q.ram_last$wrmux[0][0][0]$190026 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.tl2axi4.nodeOut_w_deq_q.ram_strb$wrmux[0][0][0]$190032 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.tl2axi4.queue_arw_deq_q.ram_addr$wrmux[0][0][0]$190038 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.tl2axi4.queue_arw_deq_q.ram_burst$wrmux[0][0][0]$190044 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.tl2axi4.queue_arw_deq_q.ram_echo_tl_state_size$wrmux[0][0][0]$190050 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.tl2axi4.queue_arw_deq_q.ram_echo_tl_state_source$wrmux[0][0][0]$190056 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.tl2axi4.queue_arw_deq_q.ram_id$wrmux[0][0][0]$190062 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.tl2axi4.queue_arw_deq_q.ram_len$wrmux[0][0][0]$190068 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.tl2axi4.queue_arw_deq_q.ram_size$wrmux[0][0][0]$190074 ($mux).
Mapping FormalTop.$memory\dut.ldut.subsystem_mbus.coupler_to_memory_controller_port_named_axi4.tl2axi4.queue_arw_deq_q.ram_wen$wrmux[0][0][0]$190080 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_b_q.ram_address$wrmux[1][0][0]$190105 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_b_q.ram_param$wrmux[1][0][0]$190126 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_b_q.ram_size$wrmux[1][0][0]$190147 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_b_q.ram_source$wrmux[1][0][0]$190168 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_corrupt$wrmux[1][0][0]$190193 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_data$wrmux[1][0][0]$190214 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_denied$wrmux[1][0][0]$190235 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_opcode$wrmux[1][0][0]$190256 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_param$wrmux[1][0][0]$190277 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_sink$wrmux[1][0][0]$190298 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_size$wrmux[1][0][0]$190319 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeIn_d_q.ram_source$wrmux[1][0][0]$190340 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_address$wrmux[1][0][0]$190365 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_data$wrmux[1][0][0]$190386 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_mask$wrmux[1][0][0]$190407 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_opcode$wrmux[1][0][0]$190428 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_param$wrmux[1][0][0]$190449 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_size$wrmux[1][0][0]$190470 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_a_q.ram_source$wrmux[1][0][0]$190491 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_address$wrmux[1][0][0]$190516 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_data$wrmux[1][0][0]$190537 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_opcode$wrmux[1][0][0]$190558 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_param$wrmux[1][0][0]$190579 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_size$wrmux[1][0][0]$190600 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_c_q.ram_source$wrmux[1][0][0]$190621 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.buffer.nodeOut_e_q.ram_sink$wrmux[1][0][0]$190646 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_0$wrmux[3][0][0]$190731 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_1$wrmux[3][0][0]$190816 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_2$wrmux[3][0][0]$190901 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_3$wrmux[3][0][0]$190986 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_4$wrmux[3][0][0]$191071 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_5$wrmux[3][0][0]$191156 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_6$wrmux[3][0][0]$191241 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.data.data_arrays_0_7$wrmux[3][0][0]$191326 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.dcache.tag_array_0$wrmux[1][0][0]$191351 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_0_0$wrmux[3][0][0]$191436 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.data_arrays_1_0$wrmux[3][0][0]$191505 ($mux).
Mapping FormalTop.$memory\dut.ldut.tile_prci_domain.tile_reset_domain.tile.frontend.icache.tag_array_0$wrmux[1][0][0]$191530 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_b_deq_q.ram_echo_real_last$wrmux[1][0][0]$191555 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_b_deq_q.ram_id$wrmux[1][0][0]$191576 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_b_deq_q.ram_resp$wrmux[1][0][0]$191597 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_r_deq_q.ram_data$wrmux[1][0][0]$191622 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_r_deq_q.ram_echo_real_last$wrmux[1][0][0]$191643 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_r_deq_q.ram_id$wrmux[1][0][0]$191664 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_r_deq_q.ram_last$wrmux[1][0][0]$191685 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeIn_r_deq_q.ram_resp$wrmux[1][0][0]$191706 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_ar_deq_q.ram_addr$wrmux[1][0][0]$191731 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_ar_deq_q.ram_echo_real_last$wrmux[1][0][0]$191752 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_ar_deq_q.ram_id$wrmux[1][0][0]$191773 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_aw_deq_q.ram_addr$wrmux[1][0][0]$191798 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_aw_deq_q.ram_echo_real_last$wrmux[1][0][0]$191819 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_aw_deq_q.ram_id$wrmux[1][0][0]$191840 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_w_deq_q.ram_data$wrmux[1][0][0]$191865 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4buf.nodeOut_w_deq_q.ram_strb$wrmux[1][0][0]$191886 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4frag.deq_q.ram_addr$wrmux[0][0][0]$191892 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4frag.deq_q.ram_burst$wrmux[0][0][0]$191898 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4frag.deq_q.ram_id$wrmux[0][0][0]$191904 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4frag.deq_q.ram_len$wrmux[0][0][0]$191910 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4frag.deq_q.ram_size$wrmux[0][0][0]$191916 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4frag.deq_q_1.ram_addr$wrmux[0][0][0]$191922 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4frag.deq_q_1.ram_burst$wrmux[0][0][0]$191928 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4frag.deq_q_1.ram_id$wrmux[0][0][0]$191934 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4frag.deq_q_1.ram_len$wrmux[0][0][0]$191940 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4frag.deq_q_1.ram_size$wrmux[0][0][0]$191946 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4frag.in_w_deq_q.ram_data$wrmux[0][0][0]$191952 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4frag.in_w_deq_q.ram_last$wrmux[0][0][0]$191958 ($mux).
Mapping FormalTop.$memory\dut.mem.axi4frag.in_w_deq_q.ram_strb$wrmux[0][0][0]$191964 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_data$wrmux[8][1][0]$192240 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_tag$wrmux[8][1][0]$192375 ($mux).
Mapping FormalTop.$memory\dut.mem.srams.mem.helper_0.cache_valid$wrmux[8][1][0]$192510 ($mux).

12. Executing DFFUNMAP pass (unmap clock enable and synchronous reset from FFs).

13. Executing ABC pass (technology mapping using ABC).

13.1. Extracting gate netlist of module `\FormalTop' to `<abc-temp-dir>/input.blif'..
Extracted 94308 gates and 125800 wires to a netlist network with 30412 inputs and 14220 outputs.

13.1.1. Executing ABC.
Running ABC command: "<yosys-exe-dir>/yosys-abc" -s -f <abc-temp-dir>/abc.script 2>&1
ABC: ABC command line: "source <abc-temp-dir>/abc.script".
ABC: 
ABC: + read_blif <abc-temp-dir>/input.blif 
ABC: Warning: Constant-0 drivers added to 1078 non-driven nets in network "netlist":
ABC: ys__n14064, ys__n14189, ys__n14190, ys__n14066 ...
ABC: + read_library <abc-temp-dir>/stdcells.genlib 
ABC: + strash 
ABC: + dretime 
ABC: + map 
ABC: + write_blif <abc-temp-dir>/output.blif 

13.1.2. Re-integrating ABC results.
ABC RESULTS:               AND cells:   159735
ABC RESULTS:               NOT cells:   148664
ABC RESULTS:        internal signals:    81168
ABC RESULTS:           input signals:    30412
ABC RESULTS:          output signals:    14220
Removing temp directory.

14. Executing OPT_CLEAN pass (remove unused cells and wires).
Finding unused cells or wires in module \FormalTop..
Removed 1084 unused cells and 56248 unused wires.
<suppressed ~10248 debug messages>

15. Printing statistics.

=== FormalTop ===

   Number of wires:             315629
   Number of wire bits:         390889
   Number of public wires:        8953
   Number of public wire bits:   84213
   Number of ports:                  0
   Number of port bits:              0
   Number of memories:               0
   Number of memory bits:            0
   Number of processes:              0
   Number of cells:             313045
     $_AND_                     159193
     $_FF_                         789
     $_NOT_                     148125
     $anyinit                     2203
     $anyseq                       282
     $assert                         1
     $assume                      2288
     $initstate                      1
     $scopeinfo                    163

16. Executing AIGER backend.

End of script. Logfile hash: e4456513a2, CPU: user 29.59s system 0.31s, MEM: 749.53 MB peak
Yosys 0.51+41 (git sha1 0c689091e, clang++ 18.1.8 -fPIC -O3)
Time spent: 44% 21x opt_clean (13 sec), 19% 1x abc (5 sec), ...
