## 汇编与接口课程设计

### 1. MIPS指令系统与汇编程序设计

待完成：实验报告

### 2. 简单接口控制模块设计

- 8.31：测试lab1~5
- 9.1：硬件连接未成功，暂时交给其他同学做

### 3. 硬件逻辑调试实验



## 计算机组成原理课程设计

### 1. 单周期处理器设计与实现

- 添加连线，实现lui指令
- 删除不需要的指令
- 9.1：已成功完成处理器，待考虑是否要删除不必要的指令
- 待完成：实验报告

### 2. 多周期/流水线处理器设计与仿真实现

- 已完成多周期处理器
- 待完成：流水线，多指令
- 9.3：已经完成branch指令，jump指令的基本框架。
- 9.3：~~待完成：JAL写入寄存器；decoder识别各种指令；XOR指令；进行测试。~~
- 9.4：已完成：完整的流水线CPU
- 9.4：待完成：实验报告

### 3. 计算机硬件系统设计与实现

* 任务分析：
* * IP核可以提供RGB输入、mode输入，提供x、y坐标输出
  * I/O的实现方法：需要在CPU和IP核的管脚之间接线，以控制IP核的输入输出
  * 如何控制字模，使得字模中只有一部分内容在移动？
  * 如何使用mips控制IP核？（暂时认为这和syscall有关，CPU在执行syscall时会进行I/O，CPU实现syscall后可以通过I/O控制IP核）
  * 在RAM里存显存，以IP核为触发器，是不是可以只用Verilog完成整个小游戏了？