TimeQuest Timing Analyzer report for MIC1
Thu Nov 27 13:15:59 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK'
 12. Slow Model Hold: 'CLOCK'
 13. Slow Model Minimum Pulse Width: 'CLOCK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CLOCK'
 24. Fast Model Hold: 'CLOCK'
 25. Fast Model Minimum Pulse Width: 'CLOCK'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MIC1                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C15AF484C6                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; CLOCK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 21.29 MHz ; 21.29 MHz       ; CLOCK      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLOCK ; -22.980 ; -4185.941     ;
+-------+---------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -3.009 ; -34.991       ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.423 ; -420.836              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                      ;
+---------+---------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                             ; To Node                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -22.980 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.053     ; 23.463     ;
; -22.980 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.053     ; 23.463     ;
; -22.980 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.053     ; 23.463     ;
; -22.980 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.053     ; 23.463     ;
; -22.980 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.053     ; 23.463     ;
; -22.980 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.053     ; 23.463     ;
; -22.980 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.053     ; 23.463     ;
; -22.980 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.053     ; 23.463     ;
; -22.980 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.053     ; 23.463     ;
; -22.073 ; DATAPATH:inst2|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -3.237     ; 19.872     ;
; -22.061 ; DATAPATH:inst2|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                   ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -3.245     ; 19.852     ;
; -22.022 ; DATAPATH:inst2|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -3.245     ; 19.813     ;
; -21.657 ; DATAPATH:inst2|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst16                                                 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -3.245     ; 19.448     ;
; -21.450 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.253      ; 23.239     ;
; -21.450 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.253      ; 23.239     ;
; -21.450 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.253      ; 23.239     ;
; -21.450 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.253      ; 23.239     ;
; -21.450 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.253      ; 23.239     ;
; -21.450 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.253      ; 23.239     ;
; -21.450 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.253      ; 23.239     ;
; -21.450 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.253      ; 23.239     ;
; -21.450 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.253      ; 23.239     ;
; -21.425 ; DATAPATH:inst2|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst20                                                 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -3.245     ; 19.216     ;
; -21.405 ; DATAPATH:inst2|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -3.245     ; 19.196     ;
; -21.261 ; DATAPATH:inst2|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -3.240     ; 19.057     ;
; -21.253 ; DATAPATH:inst2|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -2.756     ; 19.533     ;
; -21.252 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg0 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.053     ; 21.735     ;
; -21.252 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg1 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.053     ; 21.735     ;
; -21.252 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg2 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.053     ; 21.735     ;
; -21.252 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg3 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.053     ; 21.735     ;
; -21.252 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg4 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.053     ; 21.735     ;
; -21.252 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg5 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.053     ; 21.735     ;
; -21.252 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg6 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.053     ; 21.735     ;
; -21.252 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg7 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.053     ; 21.735     ;
; -21.252 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg8 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.053     ; 21.735     ;
; -21.224 ; DATAPATH:inst2|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -3.240     ; 19.020     ;
; -21.206 ; DATAPATH:inst2|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                   ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -3.411     ; 18.831     ;
; -21.179 ; DATAPATH:inst2|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -3.247     ; 18.968     ;
; -21.145 ; DATAPATH:inst2|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                    ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -2.715     ; 19.466     ;
; -21.094 ; DATAPATH:inst2|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst16                                                 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -2.756     ; 19.374     ;
; -21.072 ; DATAPATH:inst2|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -3.411     ; 18.697     ;
; -21.014 ; DATAPATH:inst2|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                   ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -2.715     ; 19.335     ;
; -20.972 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.053     ; 21.455     ;
; -20.972 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.053     ; 21.455     ;
; -20.972 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.053     ; 21.455     ;
; -20.972 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.053     ; 21.455     ;
; -20.972 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.053     ; 21.455     ;
; -20.972 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.053     ; 21.455     ;
; -20.972 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.053     ; 21.455     ;
; -20.972 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.053     ; 21.455     ;
; -20.972 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.053     ; 21.455     ;
; -20.970 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.253      ; 22.759     ;
; -20.970 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.253      ; 22.759     ;
; -20.970 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.253      ; 22.759     ;
; -20.970 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.253      ; 22.759     ;
; -20.970 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.253      ; 22.759     ;
; -20.970 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.253      ; 22.759     ;
; -20.970 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.253      ; 22.759     ;
; -20.970 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.253      ; 22.759     ;
; -20.970 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.253      ; 22.759     ;
; -20.878 ; DATAPATH:inst2|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst16                                                  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -2.713     ; 19.201     ;
; -20.878 ; DATAPATH:inst2|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -3.240     ; 18.674     ;
; -20.867 ; DATAPATH:inst2|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -2.650     ; 19.253     ;
; -20.826 ; DATAPATH:inst2|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -3.411     ; 18.451     ;
; -20.811 ; DATAPATH:inst2|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst20                                                 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -3.396     ; 18.451     ;
; -20.754 ; DATAPATH:inst2|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst24                                                 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -3.245     ; 18.545     ;
; -20.715 ; DATAPATH:inst2|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst24                                                 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -3.409     ; 18.342     ;
; -20.709 ; DATAPATH:inst2|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst|inst16                                                ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -3.242     ; 18.503     ;
; -20.647 ; DATAPATH:inst2|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst20                                                  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -2.712     ; 18.971     ;
; -20.621 ; DATAPATH:inst2|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -2.650     ; 19.007     ;
; -20.582 ; DATAPATH:inst2|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst28                                                 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -3.245     ; 18.373     ;
; -20.573 ; DATAPATH:inst2|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -2.715     ; 18.894     ;
; -20.543 ; DATAPATH:inst2|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                 ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 1.000        ; -1.931     ; 19.648     ;
; -20.531 ; DATAPATH:inst2|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                   ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 1.000        ; -1.939     ; 19.628     ;
; -20.522 ; DATAPATH:inst2|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst|inst16                                                ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -2.650     ; 18.908     ;
; -20.492 ; DATAPATH:inst2|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst16                                                 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -3.396     ; 18.132     ;
; -20.492 ; DATAPATH:inst2|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 1.000        ; -1.939     ; 19.589     ;
; -20.470 ; DATAPATH:inst2|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst20                                                 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -2.763     ; 18.743     ;
; -20.446 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.253      ; 22.235     ;
; -20.446 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.253      ; 22.235     ;
; -20.446 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.253      ; 22.235     ;
; -20.446 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.253      ; 22.235     ;
; -20.446 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.253      ; 22.235     ;
; -20.446 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.253      ; 22.235     ;
; -20.446 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.253      ; 22.235     ;
; -20.446 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.253      ; 22.235     ;
; -20.446 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.253      ; 22.235     ;
; -20.435 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.264      ; 22.235     ;
; -20.435 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.264      ; 22.235     ;
; -20.435 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.264      ; 22.235     ;
; -20.435 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.264      ; 22.235     ;
; -20.435 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.264      ; 22.235     ;
; -20.435 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.264      ; 22.235     ;
; -20.435 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.264      ; 22.235     ;
; -20.435 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.264      ; 22.235     ;
; -20.435 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.264      ; 22.235     ;
; -20.362 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 1.253      ; 22.151     ;
; -20.362 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 1.253      ; 22.151     ;
; -20.362 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 1.253      ; 22.151     ;
; -20.362 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 1.253      ; 22.151     ;
+---------+---------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK'                                                                                                                                                                                                                                                                                     ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                             ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.009 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                  ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 6.621      ; 3.878      ;
; -2.972 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                   ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 6.621      ; 3.915      ;
; -2.799 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                  ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 6.621      ; 4.088      ;
; -2.716 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 7.563      ; 4.613      ;
; -2.716 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 7.563      ; 4.613      ;
; -2.716 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 7.563      ; 4.613      ;
; -2.716 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 7.563      ; 4.613      ;
; -2.716 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 7.563      ; 4.613      ;
; -2.716 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 7.563      ; 4.613      ;
; -2.716 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 7.563      ; 4.613      ;
; -2.716 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 7.563      ; 4.613      ;
; -2.716 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 7.563      ; 4.613      ;
; -2.558 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst28                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 6.634      ; 4.342      ;
; -2.330 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst28                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 6.633      ; 4.569      ;
; -2.314 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst24                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 6.629      ; 4.581      ;
; -2.299 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst16                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 6.629      ; 4.596      ;
; -2.274 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 7.561      ; 5.053      ;
; -2.274 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 7.561      ; 5.053      ;
; -2.274 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 7.561      ; 5.053      ;
; -2.274 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 7.561      ; 5.053      ;
; -2.274 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 7.561      ; 5.053      ;
; -2.274 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 7.561      ; 5.053      ;
; -2.274 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 7.561      ; 5.053      ;
; -2.274 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 7.561      ; 5.053      ;
; -2.274 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 7.561      ; 5.053      ;
; -2.071 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst24                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 6.628      ; 4.823      ;
; -1.942 ; DATAPATH:inst2|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                    ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 4.569      ; 2.893      ;
; -1.935 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst16                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 6.629      ; 4.960      ;
; -1.864 ; DATAPATH:inst2|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8                                                   ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 4.573      ; 2.975      ;
; -1.830 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst28                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 6.630      ; 5.066      ;
; -1.736 ; DATAPATH:inst2|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5                                                   ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 4.569      ; 3.099      ;
; -1.720 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst24                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 6.625      ; 5.171      ;
; -1.708 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8  ; CLOCK        ; CLOCK       ; -0.500       ; 7.563      ; 5.621      ;
; -1.708 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8  ; CLOCK        ; CLOCK       ; -0.500       ; 7.563      ; 5.621      ;
; -1.708 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8  ; CLOCK        ; CLOCK       ; -0.500       ; 7.563      ; 5.621      ;
; -1.708 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8  ; CLOCK        ; CLOCK       ; -0.500       ; 7.563      ; 5.621      ;
; -1.708 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8  ; CLOCK        ; CLOCK       ; -0.500       ; 7.563      ; 5.621      ;
; -1.708 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8  ; CLOCK        ; CLOCK       ; -0.500       ; 7.563      ; 5.621      ;
; -1.708 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8  ; CLOCK        ; CLOCK       ; -0.500       ; 7.563      ; 5.621      ;
; -1.708 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8  ; CLOCK        ; CLOCK       ; -0.500       ; 7.563      ; 5.621      ;
; -1.708 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8  ; CLOCK        ; CLOCK       ; -0.500       ; 7.563      ; 5.621      ;
; -1.664 ; DATAPATH:inst2|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                    ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 4.569      ; 3.171      ;
; -1.664 ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst                                                  ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 6.299      ; 4.901      ;
; -1.660 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 7.563      ; 5.669      ;
; -1.660 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 7.563      ; 5.669      ;
; -1.660 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 7.563      ; 5.669      ;
; -1.660 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 7.563      ; 5.669      ;
; -1.660 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 7.563      ; 5.669      ;
; -1.660 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 7.563      ; 5.669      ;
; -1.660 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 7.563      ; 5.669      ;
; -1.660 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 7.563      ; 5.669      ;
; -1.660 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 7.563      ; 5.669      ;
; -1.653 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst24                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 6.628      ; 5.241      ;
; -1.636 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst8                                                  ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 6.631      ; 5.261      ;
; -1.613 ; DATAPATH:inst2|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24                                                  ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 4.570      ; 3.223      ;
; -1.548 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst5                                                  ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 6.631      ; 5.349      ;
; -1.530 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst20                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 6.629      ; 5.365      ;
; -1.468 ; DATAPATH:inst2|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst                                                    ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 4.569      ; 3.367      ;
; -1.465 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst                                                   ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 6.631      ; 5.432      ;
; -1.462 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 7.557      ; 5.861      ;
; -1.462 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 7.557      ; 5.861      ;
; -1.462 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 7.557      ; 5.861      ;
; -1.462 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 7.557      ; 5.861      ;
; -1.462 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 7.557      ; 5.861      ;
; -1.462 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 7.557      ; 5.861      ;
; -1.462 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 7.557      ; 5.861      ;
; -1.462 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 7.557      ; 5.861      ;
; -1.462 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 7.557      ; 5.861      ;
; -1.406 ; DATAPATH:inst2|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst28                                                  ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 4.569      ; 3.429      ;
; -1.392 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst16                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 6.630      ; 5.504      ;
; -1.379 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst20                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 6.628      ; 5.515      ;
; -1.317 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 7.556      ; 6.005      ;
; -1.317 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 7.556      ; 6.005      ;
; -1.317 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 7.556      ; 6.005      ;
; -1.317 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 7.556      ; 6.005      ;
; -1.317 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 7.556      ; 6.005      ;
; -1.317 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 7.556      ; 6.005      ;
; -1.317 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 7.556      ; 6.005      ;
; -1.317 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 7.556      ; 6.005      ;
; -1.317 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 7.556      ; 6.005      ;
; -1.309 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 6.632      ; 5.589      ;
; -1.287 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst20                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 6.628      ; 5.607      ;
; -1.277 ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst2|inst                                                  ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 6.310      ; 5.299      ;
; -1.252 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 7.554      ; 6.068      ;
; -1.252 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 7.554      ; 6.068      ;
; -1.252 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 7.554      ; 6.068      ;
; -1.252 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 7.554      ; 6.068      ;
; -1.252 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 7.554      ; 6.068      ;
; -1.252 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 7.554      ; 6.068      ;
; -1.252 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 7.554      ; 6.068      ;
; -1.252 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 7.554      ; 6.068      ;
; -1.252 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 7.554      ; 6.068      ;
; -1.247 ; DATAPATH:inst2|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 4.958      ; 3.977      ;
; -1.245 ; DATAPATH:inst2|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst2|inst5                                                   ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 4.573      ; 3.594      ;
; -1.235 ; DATAPATH:inst2|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 4.851      ; 3.882      ;
; -1.226 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 6.648      ; 5.688      ;
; -1.151 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                  ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 6.617      ; 5.732      ;
; -1.146 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                   ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 6.620      ; 5.740      ;
; -1.114 ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 6.298      ; 5.450      ;
; -1.105 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 7.560      ; 6.221      ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a27~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a27~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a27~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a27~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a27~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a27~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a27~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a27~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a27~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a27~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a27~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a27~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a27~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a27~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a27~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a27~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a27~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a27~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst1                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst1                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flip                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flip                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flop[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flop[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flop[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flop[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flop[2]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flop[2]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flop[3]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flop[3]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flop[4]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flop[4]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flop[5]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flop[5]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flop[6]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flop[6]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flop[7]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flop[7]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst2|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst1|inst                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst2|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst1|inst                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst2|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst2|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst2|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16                                               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 1.098  ; 1.098  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; -3.082 ; -3.082 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 0.590  ; 0.590  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; 0.534  ; 0.534  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 1.020  ; 1.020  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 0.629  ; 0.629  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; 0.980  ; 0.980  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 0.636  ; 0.636  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; 0.870  ; 0.870  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 0.729  ; 0.729  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 0.934  ; 0.934  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; 0.456  ; 0.456  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 0.956  ; 0.956  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 0.760  ; 0.760  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 0.772  ; 0.772  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; 1.098  ; 1.098  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; 0.933  ; 0.933  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; 0.966  ; 0.966  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; 0.441  ; 0.441  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; 0.686  ; 0.686  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 1.025  ; 1.025  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; 0.791  ; 0.791  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; 0.787  ; 0.787  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 0.954  ; 0.954  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; 0.706  ; 0.706  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 1.080  ; 1.080  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; 0.867  ; 0.867  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 0.728  ; 0.728  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; 0.817  ; 0.817  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; 0.935  ; 0.935  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; 0.750  ; 0.750  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 0.636  ; 0.636  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 0.977  ; 0.977  ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 3.949  ; 3.949  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; 3.828  ; 3.828  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; 3.949  ; 3.949  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; 3.307  ; 3.307  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; 3.552  ; 3.552  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; 3.565  ; 3.565  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; 3.081  ; 3.081  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; 3.331  ; 3.331  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; 3.523  ; 3.523  ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 3.312  ; 3.312  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 3.312  ; 3.312  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; -0.360 ; -0.360 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; -0.304 ; -0.304 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; -0.790 ; -0.790 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; -0.399 ; -0.399 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; -0.750 ; -0.750 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; -0.406 ; -0.406 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; -0.640 ; -0.640 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; -0.499 ; -0.499 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; -0.704 ; -0.704 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; -0.226 ; -0.226 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; -0.726 ; -0.726 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; -0.530 ; -0.530 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; -0.542 ; -0.542 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; -0.868 ; -0.868 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; -0.703 ; -0.703 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; -0.736 ; -0.736 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; -0.211 ; -0.211 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; -0.456 ; -0.456 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; -0.795 ; -0.795 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; -0.561 ; -0.561 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; -0.557 ; -0.557 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; -0.724 ; -0.724 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; -0.476 ; -0.476 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; -0.850 ; -0.850 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; -0.637 ; -0.637 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; -0.498 ; -0.498 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; -0.587 ; -0.587 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; -0.705 ; -0.705 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; -0.520 ; -0.520 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; -0.406 ; -0.406 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; -0.747 ; -0.747 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; -2.513 ; -2.513 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; -2.963 ; -2.963 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; -3.059 ; -3.059 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; -2.917 ; -2.917 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; -3.020 ; -3.020 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; -3.063 ; -3.063 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; -2.513 ; -2.513 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; -3.082 ; -3.082 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; -3.046 ; -3.046 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 28.522 ; 28.522 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 17.402 ; 17.402 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 17.209 ; 17.209 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 17.732 ; 17.732 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 21.510 ; 21.510 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 19.081 ; 19.081 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 19.400 ; 19.400 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 18.167 ; 18.167 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 18.157 ; 18.157 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 20.405 ; 20.405 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 19.159 ; 19.159 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 21.701 ; 21.701 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 21.302 ; 21.302 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 21.150 ; 21.150 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 21.159 ; 21.159 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 23.773 ; 23.773 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 22.884 ; 22.884 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 22.858 ; 22.858 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 23.596 ; 23.596 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 23.362 ; 23.362 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 24.601 ; 24.601 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 24.400 ; 24.400 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 24.204 ; 24.204 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 25.703 ; 25.703 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 25.243 ; 25.243 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 26.148 ; 26.148 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 26.304 ; 26.304 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 27.465 ; 27.465 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 27.167 ; 27.167 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 27.443 ; 27.443 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 27.789 ; 27.789 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 28.522 ; 28.522 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 27.809 ; 27.809 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 15.786 ; 15.786 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 14.324 ; 14.324 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 15.335 ; 15.335 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 13.968 ; 13.968 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 13.678 ; 13.678 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 13.977 ; 13.977 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 14.327 ; 14.327 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 14.504 ; 14.504 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 14.338 ; 14.338 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 14.168 ; 14.168 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 15.092 ; 15.092 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 13.941 ; 13.941 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 14.325 ; 14.325 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 13.943 ; 13.943 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 14.323 ; 14.323 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 13.949 ; 13.949 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 13.960 ; 13.960 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 14.004 ; 14.004 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 14.563 ; 14.563 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 14.355 ; 14.355 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 14.802 ; 14.802 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 14.555 ; 14.555 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 15.070 ; 15.070 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 15.079 ; 15.079 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 15.008 ; 15.008 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 15.786 ; 15.786 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 15.118 ; 15.118 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 14.664 ; 14.664 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 14.321 ; 14.321 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 15.142 ; 15.142 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 14.958 ; 14.958 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 14.870 ; 14.870 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 14.653 ; 14.653 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 11.966 ; 11.966 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 10.540 ; 10.540 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 11.966 ; 11.966 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 10.521 ; 10.521 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 10.535 ; 10.535 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 10.083 ; 10.083 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 10.776 ; 10.776 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 10.772 ; 10.772 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 10.792 ; 10.792 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 10.584 ; 10.584 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 10.601 ; 10.601 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 10.274 ; 10.274 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 10.311 ; 10.311 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 10.717 ; 10.717 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 10.515 ; 10.515 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 11.341 ; 11.341 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 10.562 ; 10.562 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 10.573 ; 10.573 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 10.658 ; 10.658 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 10.605 ; 10.605 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 11.255 ; 11.255 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 10.569 ; 10.569 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 10.863 ; 10.863 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 10.809 ; 10.809 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 10.723 ; 10.723 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 10.594 ; 10.594 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 10.560 ; 10.560 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 10.568 ; 10.568 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 10.179 ; 10.179 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 10.216 ; 10.216 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 10.579 ; 10.579 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 10.519 ; 10.519 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 10.996 ; 10.996 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 6.341  ; 6.341  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 9.921  ; 9.921  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 9.678  ; 9.678  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 9.368  ; 9.368  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 9.670  ; 9.670  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 9.659  ; 9.659  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 9.921  ; 9.921  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 9.780  ; 9.780  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 9.056  ; 9.056  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 9.507  ; 9.507  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 10.024 ; 10.024 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 7.364  ; 7.364  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 7.323  ; 7.323  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 7.448  ; 7.448  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 7.333  ; 7.333  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 7.291  ; 7.291  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 7.269  ; 7.269  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 7.259  ; 7.259  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.350  ; 7.350  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 10.024 ; 10.024 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 11.519 ; 11.519 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 11.487 ; 11.487 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 11.408 ; 11.408 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 9.997  ; 9.997  ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 11.016 ; 11.016 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 10.005 ; 10.005 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 10.222 ; 10.222 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 9.991  ; 9.991  ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 9.759  ; 9.759  ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 10.781 ; 10.781 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 10.020 ; 10.020 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 10.226 ; 10.226 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 11.196 ; 11.196 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 9.949  ; 9.949  ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 10.334 ; 10.334 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 10.485 ; 10.485 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 10.021 ; 10.021 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 10.049 ; 10.049 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 9.769  ; 9.769  ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 10.232 ; 10.232 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 10.044 ; 10.044 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 10.774 ; 10.774 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 9.730  ; 9.730  ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 10.184 ; 10.184 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 10.227 ; 10.227 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 11.519 ; 11.519 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 10.331 ; 10.331 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 9.765  ; 9.765  ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 10.453 ; 10.453 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 10.150 ; 10.150 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 9.794  ; 9.794  ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 9.739  ; 9.739  ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 10.051 ; 10.051 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 28.929 ; 28.929 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 17.661 ; 17.661 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 17.468 ; 17.468 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 18.104 ; 18.104 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 21.842 ; 21.842 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 19.413 ; 19.413 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 19.732 ; 19.732 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 18.574 ; 18.574 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 18.564 ; 18.564 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 20.812 ; 20.812 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 19.566 ; 19.566 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 22.108 ; 22.108 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 21.709 ; 21.709 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 21.557 ; 21.557 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 21.566 ; 21.566 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 24.180 ; 24.180 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 23.291 ; 23.291 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 23.265 ; 23.265 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 24.003 ; 24.003 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 23.769 ; 23.769 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 25.008 ; 25.008 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 24.807 ; 24.807 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 24.611 ; 24.611 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 26.110 ; 26.110 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 25.650 ; 25.650 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 26.555 ; 26.555 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 26.711 ; 26.711 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 27.872 ; 27.872 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 27.574 ; 27.574 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 27.850 ; 27.850 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 28.196 ; 28.196 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 28.929 ; 28.929 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 28.216 ; 28.216 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 11.494 ; 11.494 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 10.258 ; 10.258 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 10.458 ; 10.458 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 10.249 ; 10.249 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 10.445 ; 10.445 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 11.325 ; 11.325 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 11.494 ; 11.494 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 10.956 ; 10.956 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 10.676 ; 10.676 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 10.064 ; 10.064 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 10.438 ; 10.438 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 10.420 ; 10.420 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 10.076 ; 10.076 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 10.478 ; 10.478 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 10.703 ; 10.703 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 10.417 ; 10.417 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 10.382 ; 10.382 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 10.453 ; 10.453 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 10.504 ; 10.504 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 10.406 ; 10.406 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 10.193 ; 10.193 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 10.501 ; 10.501 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 10.180 ; 10.180 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 10.756 ; 10.756 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 10.460 ; 10.460 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 11.313 ; 11.313 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 11.220 ; 11.220 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 10.499 ; 10.499 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 9.948  ; 9.948  ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 9.910  ; 9.910  ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 10.284 ; 10.284 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 9.628  ; 9.628  ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 9.989  ; 9.989  ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 9.930  ; 9.930  ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 10.262 ; 10.262 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 9.642  ; 9.642  ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 9.874  ; 9.874  ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 13.211 ; 13.211 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 12.229 ; 12.229 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 12.183 ; 12.183 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 12.309 ; 12.309 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 12.199 ; 12.199 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 12.157 ; 12.157 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 12.124 ; 12.124 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 12.115 ; 12.115 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 12.215 ; 12.215 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 13.211 ; 13.211 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 10.612 ; 10.612 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 12.006 ; 12.006 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 11.520 ; 11.520 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 11.830 ; 11.830 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 13.113 ; 13.113 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 10.642 ; 10.642 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 10.897 ; 10.897 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 10.612 ; 10.612 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 10.643 ; 10.643 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 13.465 ; 13.465 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 11.879 ; 11.879 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 13.745 ; 13.745 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 12.439 ; 12.439 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 12.265 ; 12.265 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 12.479 ; 12.479 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 13.808 ; 13.808 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 12.942 ; 12.942 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 12.285 ; 12.285 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 13.006 ; 13.006 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 12.522 ; 12.522 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 13.438 ; 13.438 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 13.012 ; 13.012 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 12.479 ; 12.479 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 13.544 ; 13.544 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 12.949 ; 12.949 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 13.749 ; 13.749 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 12.899 ; 12.899 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 13.900 ; 13.900 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 13.255 ; 13.255 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 13.251 ; 13.251 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 12.984 ; 12.984 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 13.304 ; 13.304 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 12.591 ; 12.591 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 13.678 ; 13.678 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 14.324 ; 14.324 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 15.335 ; 15.335 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 13.968 ; 13.968 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 13.678 ; 13.678 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 13.977 ; 13.977 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 14.327 ; 14.327 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 14.504 ; 14.504 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 14.338 ; 14.338 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 14.168 ; 14.168 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 15.092 ; 15.092 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 13.941 ; 13.941 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 14.325 ; 14.325 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 13.943 ; 13.943 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 14.323 ; 14.323 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 13.949 ; 13.949 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 13.960 ; 13.960 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 14.004 ; 14.004 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 14.563 ; 14.563 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 14.355 ; 14.355 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 14.802 ; 14.802 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 14.555 ; 14.555 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 15.070 ; 15.070 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 15.079 ; 15.079 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 15.008 ; 15.008 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 15.786 ; 15.786 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 15.118 ; 15.118 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 14.664 ; 14.664 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 14.321 ; 14.321 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 15.142 ; 15.142 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 14.958 ; 14.958 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 14.870 ; 14.870 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 14.653 ; 14.653 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 10.083 ; 10.083 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 10.540 ; 10.540 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 11.966 ; 11.966 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 10.521 ; 10.521 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 10.535 ; 10.535 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 10.083 ; 10.083 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 10.776 ; 10.776 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 10.772 ; 10.772 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 10.792 ; 10.792 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 10.584 ; 10.584 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 10.601 ; 10.601 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 10.274 ; 10.274 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 10.311 ; 10.311 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 10.717 ; 10.717 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 10.515 ; 10.515 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 11.341 ; 11.341 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 10.562 ; 10.562 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 10.573 ; 10.573 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 10.658 ; 10.658 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 10.605 ; 10.605 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 11.255 ; 11.255 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 10.569 ; 10.569 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 10.863 ; 10.863 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 10.809 ; 10.809 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 10.723 ; 10.723 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 10.594 ; 10.594 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 10.560 ; 10.560 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 10.568 ; 10.568 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 10.179 ; 10.179 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 10.216 ; 10.216 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 10.579 ; 10.579 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 10.519 ; 10.519 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 10.996 ; 10.996 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 6.341  ; 6.341  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 9.056  ; 9.056  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 9.678  ; 9.678  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 9.368  ; 9.368  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 9.670  ; 9.670  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 9.659  ; 9.659  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 9.921  ; 9.921  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 9.780  ; 9.780  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 9.056  ; 9.056  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 9.507  ; 9.507  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 7.259  ; 7.259  ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 7.364  ; 7.364  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 7.323  ; 7.323  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 7.448  ; 7.448  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 7.333  ; 7.333  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 7.291  ; 7.291  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 7.269  ; 7.269  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 7.259  ; 7.259  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.350  ; 7.350  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 9.900  ; 9.900  ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 9.730  ; 9.730  ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 11.487 ; 11.487 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 11.408 ; 11.408 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 9.997  ; 9.997  ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 11.016 ; 11.016 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 10.005 ; 10.005 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 10.222 ; 10.222 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 9.991  ; 9.991  ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 9.759  ; 9.759  ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 10.781 ; 10.781 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 10.020 ; 10.020 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 10.226 ; 10.226 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 11.196 ; 11.196 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 9.949  ; 9.949  ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 10.334 ; 10.334 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 10.485 ; 10.485 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 10.021 ; 10.021 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 10.049 ; 10.049 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 9.769  ; 9.769  ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 10.232 ; 10.232 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 10.044 ; 10.044 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 10.774 ; 10.774 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 9.730  ; 9.730  ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 10.184 ; 10.184 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 10.227 ; 10.227 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 11.519 ; 11.519 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 10.331 ; 10.331 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 9.765  ; 9.765  ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 10.453 ; 10.453 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 10.150 ; 10.150 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 9.794  ; 9.794  ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 9.739  ; 9.739  ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 10.051 ; 10.051 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 11.336 ; 11.336 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 11.919 ; 11.919 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 11.755 ; 11.755 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 12.156 ; 12.156 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 13.432 ; 13.432 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 11.336 ; 11.336 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 11.677 ; 11.677 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 11.623 ; 11.623 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 11.675 ; 11.675 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 13.341 ; 13.341 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 11.747 ; 11.747 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 13.966 ; 13.966 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 12.213 ; 12.213 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 12.938 ; 12.938 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 12.599 ; 12.599 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 14.303 ; 14.303 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 13.576 ; 13.576 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 12.247 ; 12.247 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 12.833 ; 12.833 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 12.373 ; 12.373 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 13.079 ; 13.079 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 12.640 ; 12.640 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 12.135 ; 12.135 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 13.101 ; 13.101 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 12.115 ; 12.115 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 12.993 ; 12.993 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 12.352 ; 12.352 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 13.129 ; 13.129 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 12.305 ; 12.305 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 12.137 ; 12.137 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 12.333 ; 12.333 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 11.824 ; 11.824 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 12.170 ; 12.170 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 9.628  ; 9.628  ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 10.258 ; 10.258 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 10.458 ; 10.458 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 10.249 ; 10.249 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 10.445 ; 10.445 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 11.325 ; 11.325 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 11.494 ; 11.494 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 10.956 ; 10.956 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 10.676 ; 10.676 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 10.064 ; 10.064 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 10.438 ; 10.438 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 10.420 ; 10.420 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 10.076 ; 10.076 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 10.478 ; 10.478 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 10.703 ; 10.703 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 10.417 ; 10.417 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 10.382 ; 10.382 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 10.453 ; 10.453 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 10.504 ; 10.504 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 10.406 ; 10.406 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 10.193 ; 10.193 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 10.501 ; 10.501 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 10.180 ; 10.180 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 10.756 ; 10.756 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 10.460 ; 10.460 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 11.313 ; 11.313 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 11.220 ; 11.220 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 10.499 ; 10.499 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 9.948  ; 9.948  ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 9.910  ; 9.910  ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 10.284 ; 10.284 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 9.628  ; 9.628  ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 9.989  ; 9.989  ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 9.930  ; 9.930  ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 10.262 ; 10.262 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 9.642  ; 9.642  ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 9.874  ; 9.874  ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 10.531 ; 10.531 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 10.627 ; 10.627 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 10.590 ; 10.590 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 10.939 ; 10.939 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 10.598 ; 10.598 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 10.557 ; 10.557 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 10.531 ; 10.531 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 10.779 ; 10.779 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 10.843 ; 10.843 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 11.650 ; 11.650 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLOCK ; -10.249 ; -1894.130     ;
+-------+---------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -1.525 ; -17.682       ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.423 ; -420.836              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                      ;
+---------+---------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                             ; To Node                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.249 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.060     ; 10.721     ;
; -10.249 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.060     ; 10.721     ;
; -10.249 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.060     ; 10.721     ;
; -10.249 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.060     ; 10.721     ;
; -10.249 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.060     ; 10.721     ;
; -10.249 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.060     ; 10.721     ;
; -10.249 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.060     ; 10.721     ;
; -10.249 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.060     ; 10.721     ;
; -10.249 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.060     ; 10.721     ;
; -9.581  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.555      ; 10.668     ;
; -9.581  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.555      ; 10.668     ;
; -9.581  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.555      ; 10.668     ;
; -9.581  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.555      ; 10.668     ;
; -9.581  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.555      ; 10.668     ;
; -9.581  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.555      ; 10.668     ;
; -9.581  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.555      ; 10.668     ;
; -9.581  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.555      ; 10.668     ;
; -9.581  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.555      ; 10.668     ;
; -9.450  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg0 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 9.923      ;
; -9.450  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg1 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 9.923      ;
; -9.450  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg2 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 9.923      ;
; -9.450  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg3 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 9.923      ;
; -9.450  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg4 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 9.923      ;
; -9.450  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg5 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 9.923      ;
; -9.450  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg6 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 9.923      ;
; -9.450  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg7 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 9.923      ;
; -9.450  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg8 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 9.923      ;
; -9.388  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.060     ; 9.860      ;
; -9.388  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.060     ; 9.860      ;
; -9.388  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.060     ; 9.860      ;
; -9.388  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.060     ; 9.860      ;
; -9.388  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.060     ; 9.860      ;
; -9.388  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.060     ; 9.860      ;
; -9.388  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.060     ; 9.860      ;
; -9.388  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.060     ; 9.860      ;
; -9.388  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.060     ; 9.860      ;
; -9.370  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.555      ; 10.457     ;
; -9.370  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.555      ; 10.457     ;
; -9.370  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.555      ; 10.457     ;
; -9.370  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.555      ; 10.457     ;
; -9.370  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.555      ; 10.457     ;
; -9.370  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.555      ; 10.457     ;
; -9.370  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.555      ; 10.457     ;
; -9.370  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.555      ; 10.457     ;
; -9.370  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.555      ; 10.457     ;
; -9.171  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.555      ; 10.258     ;
; -9.171  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.555      ; 10.258     ;
; -9.171  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.555      ; 10.258     ;
; -9.171  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.555      ; 10.258     ;
; -9.171  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.555      ; 10.258     ;
; -9.171  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.555      ; 10.258     ;
; -9.171  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.555      ; 10.258     ;
; -9.171  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.555      ; 10.258     ;
; -9.171  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.555      ; 10.258     ;
; -9.129  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.565      ; 10.226     ;
; -9.129  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.565      ; 10.226     ;
; -9.129  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.565      ; 10.226     ;
; -9.129  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.565      ; 10.226     ;
; -9.129  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.565      ; 10.226     ;
; -9.129  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.565      ; 10.226     ;
; -9.129  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.565      ; 10.226     ;
; -9.129  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.565      ; 10.226     ;
; -9.129  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.565      ; 10.226     ;
; -9.116  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.555      ; 10.203     ;
; -9.116  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.555      ; 10.203     ;
; -9.116  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.555      ; 10.203     ;
; -9.116  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.555      ; 10.203     ;
; -9.116  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.555      ; 10.203     ;
; -9.116  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.555      ; 10.203     ;
; -9.116  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.555      ; 10.203     ;
; -9.116  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.555      ; 10.203     ;
; -9.116  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.555      ; 10.203     ;
; -9.073  ; DATAPATH:inst2|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -1.582     ; 8.523      ;
; -9.008  ; DATAPATH:inst2|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -1.588     ; 8.452      ;
; -9.008  ; DATAPATH:inst2|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                   ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -1.588     ; 8.452      ;
; -8.875  ; DATAPATH:inst2|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst16                                                 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -1.588     ; 8.319      ;
; -8.825  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.500        ; 0.562      ; 9.919      ;
; -8.825  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst2|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.220      ; 10.577     ;
; -8.825  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.500        ; 0.562      ; 9.919      ;
; -8.825  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.500        ; 0.562      ; 9.919      ;
; -8.825  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.500        ; 0.562      ; 9.919      ;
; -8.825  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.500        ; 0.562      ; 9.919      ;
; -8.825  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.500        ; 0.562      ; 9.919      ;
; -8.825  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.500        ; 0.562      ; 9.919      ;
; -8.825  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.500        ; 0.562      ; 9.919      ;
; -8.825  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.500        ; 0.562      ; 9.919      ;
; -8.825  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst2|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.220      ; 10.577     ;
; -8.825  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst2|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.220      ; 10.577     ;
; -8.825  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst2|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.220      ; 10.577     ;
; -8.825  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst2|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.220      ; 10.577     ;
; -8.825  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst2|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.220      ; 10.577     ;
; -8.825  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst2|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.220      ; 10.577     ;
; -8.825  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst2|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.220      ; 10.577     ;
; -8.825  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst2|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.220      ; 10.577     ;
; -8.782  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.556      ; 9.870      ;
; -8.782  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.556      ; 9.870      ;
; -8.782  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.556      ; 9.870      ;
; -8.782  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.556      ; 9.870      ;
; -8.782  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.556      ; 9.870      ;
; -8.782  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.556      ; 9.870      ;
+---------+---------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK'                                                                                                                                                                                                                                                                                     ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                             ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.525 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                  ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 3.098      ; 1.725      ;
; -1.482 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                   ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 3.098      ; 1.768      ;
; -1.444 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                  ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 3.098      ; 1.806      ;
; -1.295 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst28                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 3.105      ; 1.962      ;
; -1.191 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst28                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 3.104      ; 2.065      ;
; -1.179 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst24                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 3.103      ; 2.076      ;
; -1.171 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst16                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 3.103      ; 2.084      ;
; -1.064 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst24                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 3.102      ; 2.190      ;
; -1.006 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst16                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 3.103      ; 2.249      ;
; -0.978 ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst                                                  ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.978      ; 2.152      ;
; -0.936 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst28                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 3.104      ; 2.320      ;
; -0.923 ; DATAPATH:inst2|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                    ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 2.050      ; 1.279      ;
; -0.907 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst24                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 3.102      ; 2.347      ;
; -0.893 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst8                                                  ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 3.104      ; 2.363      ;
; -0.890 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst24                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 3.102      ; 2.364      ;
; -0.860 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst5                                                  ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 3.104      ; 2.396      ;
; -0.849 ; DATAPATH:inst2|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8                                                   ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 2.054      ; 1.357      ;
; -0.830 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst                                                   ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 3.104      ; 2.426      ;
; -0.827 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst20                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 3.103      ; 2.428      ;
; -0.806 ; DATAPATH:inst2|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                    ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 2.050      ; 1.396      ;
; -0.796 ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst2|inst                                                  ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.988      ; 2.344      ;
; -0.795 ; DATAPATH:inst2|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5                                                   ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.050      ; 1.407      ;
; -0.795 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 3.107      ; 2.464      ;
; -0.783 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst16                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 3.104      ; 2.473      ;
; -0.775 ; DATAPATH:inst2|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24                                                  ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.051      ; 1.428      ;
; -0.751 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst20                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 3.102      ; 2.503      ;
; -0.712 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst20                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 3.102      ; 2.542      ;
; -0.707 ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 2.978      ; 2.423      ;
; -0.690 ; DATAPATH:inst2|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.315      ; 1.777      ;
; -0.690 ; DATAPATH:inst2|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst28                                                  ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.050      ; 1.512      ;
; -0.683 ; DATAPATH:inst2|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst                                                    ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.050      ; 1.519      ;
; -0.682 ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst                                                  ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.983      ; 2.453      ;
; -0.674 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                  ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 3.095      ; 2.573      ;
; -0.669 ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                   ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 2.989      ; 2.472      ;
; -0.644 ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.988      ; 2.496      ;
; -0.634 ; DATAPATH:inst2|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 2.241      ; 1.759      ;
; -0.625 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                   ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 3.095      ; 2.622      ;
; -0.624 ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20                                                ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.981      ; 2.509      ;
; -0.612 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 3.123      ; 2.663      ;
; -0.599 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst16                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 3.103      ; 2.656      ;
; -0.594 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 3.104      ; 2.662      ;
; -0.586 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                  ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 3.096      ; 2.662      ;
; -0.582 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst16                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 3.103      ; 2.673      ;
; -0.580 ; DATAPATH:inst2|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst2|inst                                                   ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.279      ; 1.851      ;
; -0.576 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst20                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 3.102      ; 2.678      ;
; -0.575 ; DATAPATH:inst2|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst2|inst5                                                   ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 2.054      ; 1.631      ;
; -0.561 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                  ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 3.095      ; 2.686      ;
; -0.559 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst20                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 3.102      ; 2.695      ;
; -0.559 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 3.108      ; 2.701      ;
; -0.549 ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24                                                ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.988      ; 2.591      ;
; -0.544 ; DATAPATH:inst2|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst2|inst                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.326      ; 1.934      ;
; -0.538 ; DATAPATH:inst2|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8                                                  ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 2.273      ; 1.887      ;
; -0.530 ; DATAPATH:inst2|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst3|inst28                                                ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.240      ; 1.862      ;
; -0.523 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                   ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 3.095      ; 2.724      ;
; -0.523 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 3.544      ; 2.673      ;
; -0.523 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 3.544      ; 2.673      ;
; -0.523 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 3.544      ; 2.673      ;
; -0.523 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 3.544      ; 2.673      ;
; -0.523 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 3.544      ; 2.673      ;
; -0.523 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 3.544      ; 2.673      ;
; -0.523 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 3.544      ; 2.673      ;
; -0.523 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 3.544      ; 2.673      ;
; -0.523 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 3.544      ; 2.673      ;
; -0.513 ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20                                                ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.988      ; 2.627      ;
; -0.513 ; DATAPATH:inst2|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24                                                  ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.053      ; 1.692      ;
; -0.508 ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20                                                ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.970      ; 2.614      ;
; -0.508 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                  ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 3.115      ; 2.759      ;
; -0.507 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 3.103      ; 2.748      ;
; -0.507 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 3.103      ; 2.748      ;
; -0.499 ; DATAPATH:inst2|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5                                                   ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.055      ; 1.708      ;
; -0.499 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 3.112      ; 2.765      ;
; -0.499 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                  ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 3.095      ; 2.748      ;
; -0.495 ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst1|inst28                                                ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 2.983      ; 2.640      ;
; -0.491 ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20                                                ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.982      ; 2.643      ;
; -0.490 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 3.103      ; 2.765      ;
; -0.486 ; DATAPATH:inst2|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst2|inst                                                    ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.058      ; 1.724      ;
; -0.486 ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12                                                ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 2.989      ; 2.655      ;
; -0.482 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                  ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 3.095      ; 2.765      ;
; -0.481 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst16                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 3.101      ; 2.772      ;
; -0.470 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 3.103      ; 2.785      ;
; -0.470 ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst3|inst28                                                ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.978      ; 2.660      ;
; -0.468 ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                  ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 2.983      ; 2.667      ;
; -0.467 ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst1|inst28                                                ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.983      ; 2.668      ;
; -0.465 ; DATAPATH:inst2|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst1|inst8                                                  ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 2.273      ; 1.960      ;
; -0.462 ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst1|inst8                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 2.988      ; 2.678      ;
; -0.450 ; DATAPATH:inst2|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12                                                  ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 2.054      ; 1.756      ;
; -0.449 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst16                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 3.103      ; 2.806      ;
; -0.439 ; DATAPATH:inst2|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12                                                ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 2.241      ; 1.954      ;
; -0.434 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 3.107      ; 2.825      ;
; -0.431 ; DATAPATH:inst2|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.279      ; 2.000      ;
; -0.428 ; DATAPATH:inst2|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst2|inst                                                    ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.045      ; 1.769      ;
; -0.422 ; DATAPATH:inst2|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst2|inst5                                                   ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.053      ; 1.783      ;
; -0.422 ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst2|inst                                                  ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.980      ; 2.710      ;
; -0.417 ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.977      ; 2.712      ;
; -0.415 ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24                                                ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.974      ; 2.711      ;
; -0.410 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 3.103      ; 2.845      ;
; -0.410 ; DATAPATH:inst2|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20                                                ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 2.988      ; 2.730      ;
; -0.397 ; DATAPATH:inst2|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst2|inst5                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 2.241      ; 1.996      ;
; -0.394 ; DATAPATH:inst2|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.320      ; 2.078      ;
; -0.393 ; DATAPATH:inst2|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst24                                                 ; DATAPATH:inst2|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 3.102      ; 2.861      ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a18~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a27~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a27~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a27~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a27~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a27~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a27~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a27~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a27~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a27~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a27~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a27~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a27~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a27~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a27~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a27~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a27~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a27~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a27~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst1                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst1                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst1|inst8                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flip                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flip                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flop[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flop[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flop[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flop[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flop[2]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flop[2]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flop[3]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flop[3]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flop[4]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flop[4]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flop[5]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flop[5]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flop[6]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flop[6]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flop[7]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flop[7]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst2|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst1|inst                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst2|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst1|inst                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst2|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst2|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst2|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16                                               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 0.617  ; 0.617  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; -1.942 ; -1.942 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 0.325  ; 0.325  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; 0.287  ; 0.287  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 0.518  ; 0.518  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 0.360  ; 0.360  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; 0.528  ; 0.528  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 0.378  ; 0.378  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; 0.454  ; 0.454  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 0.422  ; 0.422  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 0.536  ; 0.536  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; 0.300  ; 0.300  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 0.535  ; 0.535  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 0.443  ; 0.443  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 0.460  ; 0.460  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; 0.617  ; 0.617  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; 0.534  ; 0.534  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; 0.542  ; 0.542  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; 0.279  ; 0.279  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; 0.371  ; 0.371  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 0.590  ; 0.590  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; 0.469  ; 0.469  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; 0.448  ; 0.448  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 0.542  ; 0.542  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; 0.406  ; 0.406  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 0.598  ; 0.598  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; 0.457  ; 0.457  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 0.431  ; 0.431  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; 0.484  ; 0.484  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; 0.483  ; 0.483  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; 0.442  ; 0.442  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 0.382  ; 0.382  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 0.530  ; 0.530  ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 1.946  ; 1.946  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; 1.919  ; 1.919  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; 1.946  ; 1.946  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; 1.659  ; 1.659  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; 1.791  ; 1.791  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; 1.824  ; 1.824  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; 1.540  ; 1.540  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; 1.675  ; 1.675  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; 1.783  ; 1.783  ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 2.062  ; 2.062  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 2.062  ; 2.062  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; -0.205 ; -0.205 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; -0.167 ; -0.167 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; -0.398 ; -0.398 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; -0.240 ; -0.240 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; -0.408 ; -0.408 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; -0.258 ; -0.258 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; -0.334 ; -0.334 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; -0.302 ; -0.302 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; -0.416 ; -0.416 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; -0.180 ; -0.180 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; -0.415 ; -0.415 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; -0.323 ; -0.323 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; -0.340 ; -0.340 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; -0.497 ; -0.497 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; -0.414 ; -0.414 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; -0.422 ; -0.422 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; -0.159 ; -0.159 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; -0.251 ; -0.251 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; -0.470 ; -0.470 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; -0.349 ; -0.349 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; -0.328 ; -0.328 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; -0.422 ; -0.422 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; -0.286 ; -0.286 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; -0.478 ; -0.478 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; -0.337 ; -0.337 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; -0.311 ; -0.311 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; -0.364 ; -0.364 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; -0.363 ; -0.363 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; -0.322 ; -0.322 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; -0.262 ; -0.262 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; -0.410 ; -0.410 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; -1.260 ; -1.260 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; -1.480 ; -1.480 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; -1.506 ; -1.506 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; -1.473 ; -1.473 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; -1.532 ; -1.532 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; -1.575 ; -1.575 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; -1.260 ; -1.260 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; -1.539 ; -1.539 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; -1.548 ; -1.548 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 13.417 ; 13.417 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 8.791  ; 8.791  ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 8.762  ; 8.762  ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 9.050  ; 9.050  ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 10.746 ; 10.746 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 9.435  ; 9.435  ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 9.594  ; 9.594  ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 9.081  ; 9.081  ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 9.060  ; 9.060  ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 10.110 ; 10.110 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 9.499  ; 9.499  ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 10.677 ; 10.677 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 10.410 ; 10.410 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 10.479 ; 10.479 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 10.325 ; 10.325 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 11.590 ; 11.590 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 11.137 ; 11.137 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 11.066 ; 11.066 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 11.383 ; 11.383 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 11.255 ; 11.255 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 11.844 ; 11.844 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 11.707 ; 11.707 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 11.667 ; 11.667 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 12.318 ; 12.318 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 12.044 ; 12.044 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 12.486 ; 12.486 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 12.474 ; 12.474 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 13.073 ; 13.073 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 12.878 ; 12.878 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 12.967 ; 12.967 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 13.148 ; 13.148 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 13.417 ; 13.417 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 13.107 ; 13.107 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 8.233  ; 8.233  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 7.516  ; 7.516  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 8.036  ; 8.036  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 7.397  ; 7.397  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 7.214  ; 7.214  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 7.341  ; 7.341  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 7.518  ; 7.518  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 7.608  ; 7.608  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 7.528  ; 7.528  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 7.477  ; 7.477  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 7.914  ; 7.914  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 7.369  ; 7.369  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 7.527  ; 7.527  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 7.371  ; 7.371  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 7.519  ; 7.519  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 7.378  ; 7.378  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 7.388  ; 7.388  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 7.369  ; 7.369  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 7.684  ; 7.684  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 7.581  ; 7.581  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 7.790  ; 7.790  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 7.673  ; 7.673  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 7.901  ; 7.901  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 7.924  ; 7.924  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 7.877  ; 7.877  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 8.233  ; 8.233  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 7.940  ; 7.940  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 7.735  ; 7.735  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 7.554  ; 7.554  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 7.946  ; 7.946  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 7.806  ; 7.806  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 7.822  ; 7.822  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 7.671  ; 7.671  ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 6.479  ; 6.479  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 5.817  ; 5.817  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 6.479  ; 6.479  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 5.809  ; 5.809  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 5.865  ; 5.865  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 5.645  ; 5.645  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 5.934  ; 5.934  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.938  ; 5.938  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.950  ; 5.950  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 5.796  ; 5.796  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 5.805  ; 5.805  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 5.698  ; 5.698  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 5.728  ; 5.728  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 5.904  ; 5.904  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 5.818  ; 5.818  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 6.200  ; 6.200  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 5.823  ; 5.823  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 5.793  ; 5.793  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 5.835  ; 5.835  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.854  ; 5.854  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 6.162  ; 6.162  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 5.835  ; 5.835  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 5.924  ; 5.924  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 5.896  ; 5.896  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 5.869  ; 5.869  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 5.792  ; 5.792  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.765  ; 5.765  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 5.778  ; 5.778  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 5.640  ; 5.640  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 5.670  ; 5.670  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.790  ; 5.790  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.823  ; 5.823  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 6.044  ; 6.044  ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 3.785  ; 3.785  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 5.484  ; 5.484  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 5.379  ; 5.379  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 5.285  ; 5.285  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 5.404  ; 5.404  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 5.353  ; 5.353  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 5.482  ; 5.482  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 5.484  ; 5.484  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 5.134  ; 5.134  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 5.244  ; 5.244  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 5.412  ; 5.412  ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.235  ; 4.235  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 4.213  ; 4.213  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 4.284  ; 4.284  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 4.213  ; 4.213  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.183  ; 4.183  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 4.162  ; 4.162  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.155  ; 4.155  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.215  ; 4.215  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 5.412  ; 5.412  ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 6.356  ; 6.356  ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 6.257  ; 6.257  ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 6.210  ; 6.210  ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.569  ; 5.569  ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 6.069  ; 6.069  ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.581  ; 5.581  ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.677  ; 5.677  ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.573  ; 5.573  ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.460  ; 5.460  ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.935  ; 5.935  ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.643  ; 5.643  ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.670  ; 5.670  ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 6.152  ; 6.152  ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.532  ; 5.532  ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.763  ; 5.763  ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.785  ; 5.785  ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 5.578  ; 5.578  ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 5.520  ; 5.520  ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 5.496  ; 5.496  ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 5.676  ; 5.676  ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 5.525  ; 5.525  ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 5.952  ; 5.952  ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 5.436  ; 5.436  ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.644  ; 5.644  ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 5.672  ; 5.672  ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 6.356  ; 6.356  ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 5.756  ; 5.756  ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 5.447  ; 5.447  ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 5.802  ; 5.802  ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 5.621  ; 5.621  ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 5.452  ; 5.452  ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 5.371  ; 5.371  ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 5.585  ; 5.585  ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 14.093 ; 14.093 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 9.372  ; 9.372  ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 9.343  ; 9.343  ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 9.758  ; 9.758  ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 11.375 ; 11.375 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 10.064 ; 10.064 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 10.223 ; 10.223 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 9.757  ; 9.757  ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 9.736  ; 9.736  ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 10.786 ; 10.786 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 10.175 ; 10.175 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 11.353 ; 11.353 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 11.086 ; 11.086 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 11.155 ; 11.155 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 11.001 ; 11.001 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 12.266 ; 12.266 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 11.813 ; 11.813 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 11.742 ; 11.742 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 12.059 ; 12.059 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 11.931 ; 11.931 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 12.520 ; 12.520 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 12.383 ; 12.383 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 12.343 ; 12.343 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 12.994 ; 12.994 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 12.720 ; 12.720 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 13.162 ; 13.162 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 13.150 ; 13.150 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 13.749 ; 13.749 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 13.554 ; 13.554 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 13.643 ; 13.643 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 13.824 ; 13.824 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 14.093 ; 14.093 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 13.783 ; 13.783 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 6.754  ; 6.754  ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 6.171  ; 6.171  ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 6.252  ; 6.252  ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 6.164  ; 6.164  ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 6.256  ; 6.256  ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.618  ; 6.618  ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 6.754  ; 6.754  ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.546  ; 6.546  ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.946  ; 5.946  ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 5.654  ; 5.654  ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.850  ; 5.850  ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.849  ; 5.849  ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.660  ; 5.660  ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.886  ; 5.886  ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.966  ; 5.966  ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 5.833  ; 5.833  ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 5.816  ; 5.816  ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.250  ; 6.250  ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 6.227  ; 6.227  ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.154  ; 6.154  ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 6.087  ; 6.087  ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 6.224  ; 6.224  ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 6.093  ; 6.093  ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 6.393  ; 6.393  ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 6.260  ; 6.260  ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 6.679  ; 6.679  ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 6.622  ; 6.622  ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 6.265  ; 6.265  ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 5.958  ; 5.958  ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 5.945  ; 5.945  ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 6.132  ; 6.132  ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 5.807  ; 5.807  ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 6.041  ; 6.041  ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 5.942  ; 5.942  ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 6.114  ; 6.114  ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 5.815  ; 5.815  ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 5.913  ; 5.913  ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 7.443  ; 7.443  ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 7.044  ; 7.044  ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 7.019  ; 7.019  ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 7.089  ; 7.089  ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 7.023  ; 7.023  ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 6.993  ; 6.993  ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 6.963  ; 6.963  ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 6.957  ; 6.957  ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.024  ; 7.024  ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 7.443  ; 7.443  ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 5.680 ; 5.680 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 6.336 ; 6.336 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 6.142 ; 6.142 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 6.379 ; 6.379 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 6.963 ; 6.963 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 5.690 ; 5.690 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 5.826 ; 5.826 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 5.680 ; 5.680 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 5.701 ; 5.701 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 7.049 ; 7.049 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 6.286 ; 6.286 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 7.158 ; 7.158 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 6.499 ; 6.499 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 6.578 ; 6.578 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 6.528 ; 6.528 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 7.200 ; 7.200 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 6.807 ; 6.807 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 6.559 ; 6.559 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 6.837 ; 6.837 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 6.510 ; 6.510 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 7.114 ; 7.114 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 6.928 ; 6.928 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 6.736 ; 6.736 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 7.185 ; 7.185 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 6.863 ; 6.863 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 7.100 ; 7.100 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 6.767 ; 6.767 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 7.179 ; 7.179 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 7.024 ; 7.024 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 6.987 ; 6.987 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 6.910 ; 6.910 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 6.839 ; 6.839 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 6.529 ; 6.529 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 7.214 ; 7.214 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 7.516 ; 7.516 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 8.036 ; 8.036 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 7.397 ; 7.397 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 7.214 ; 7.214 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 7.341 ; 7.341 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 7.518 ; 7.518 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 7.608 ; 7.608 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 7.528 ; 7.528 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 7.477 ; 7.477 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 7.914 ; 7.914 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 7.369 ; 7.369 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 7.527 ; 7.527 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 7.371 ; 7.371 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 7.519 ; 7.519 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 7.378 ; 7.378 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 7.388 ; 7.388 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 7.369 ; 7.369 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 7.684 ; 7.684 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 7.581 ; 7.581 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 7.790 ; 7.790 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 7.673 ; 7.673 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 7.901 ; 7.901 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 7.924 ; 7.924 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 7.877 ; 7.877 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 8.233 ; 8.233 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 7.940 ; 7.940 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 7.735 ; 7.735 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 7.554 ; 7.554 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 7.946 ; 7.946 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 7.806 ; 7.806 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 7.822 ; 7.822 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 7.671 ; 7.671 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 5.640 ; 5.640 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 5.817 ; 5.817 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 6.479 ; 6.479 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 5.809 ; 5.809 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 5.865 ; 5.865 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 5.645 ; 5.645 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 5.934 ; 5.934 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.938 ; 5.938 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.950 ; 5.950 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 5.796 ; 5.796 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 5.805 ; 5.805 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 5.698 ; 5.698 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 5.728 ; 5.728 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 5.904 ; 5.904 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 5.818 ; 5.818 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 6.200 ; 6.200 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 5.823 ; 5.823 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 5.793 ; 5.793 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 5.835 ; 5.835 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.854 ; 5.854 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 6.162 ; 6.162 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 5.835 ; 5.835 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 5.924 ; 5.924 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 5.896 ; 5.896 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 5.869 ; 5.869 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 5.792 ; 5.792 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.765 ; 5.765 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 5.778 ; 5.778 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 5.640 ; 5.640 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 5.670 ; 5.670 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.790 ; 5.790 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.823 ; 5.823 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 6.044 ; 6.044 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 3.785 ; 3.785 ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 5.134 ; 5.134 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 5.379 ; 5.379 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 5.285 ; 5.285 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 5.404 ; 5.404 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 5.353 ; 5.353 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 5.482 ; 5.482 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 5.484 ; 5.484 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 5.134 ; 5.134 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 5.244 ; 5.244 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 4.155 ; 4.155 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.235 ; 4.235 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 4.213 ; 4.213 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 4.284 ; 4.284 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 4.213 ; 4.213 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.183 ; 4.183 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 4.162 ; 4.162 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.155 ; 4.155 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.215 ; 4.215 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 5.363 ; 5.363 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 5.371 ; 5.371 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 6.257 ; 6.257 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 6.210 ; 6.210 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.569 ; 5.569 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 6.069 ; 6.069 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.581 ; 5.581 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.677 ; 5.677 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.573 ; 5.573 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.460 ; 5.460 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.935 ; 5.935 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.643 ; 5.643 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.670 ; 5.670 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 6.152 ; 6.152 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.532 ; 5.532 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.763 ; 5.763 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.785 ; 5.785 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 5.578 ; 5.578 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 5.520 ; 5.520 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 5.496 ; 5.496 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 5.676 ; 5.676 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 5.525 ; 5.525 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 5.952 ; 5.952 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 5.436 ; 5.436 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.644 ; 5.644 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 5.672 ; 5.672 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 6.356 ; 6.356 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 5.756 ; 5.756 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 5.447 ; 5.447 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 5.802 ; 5.802 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 5.621 ; 5.621 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 5.452 ; 5.452 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 5.371 ; 5.371 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 5.585 ; 5.585 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 6.559 ; 6.559 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 6.820 ; 6.820 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 6.825 ; 6.825 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 7.082 ; 7.082 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 7.663 ; 7.663 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 6.559 ; 6.559 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 6.720 ; 6.720 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 6.699 ; 6.699 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 6.722 ; 6.722 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 7.517 ; 7.517 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 6.763 ; 6.763 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 7.816 ; 7.816 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 6.967 ; 6.967 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 7.426 ; 7.426 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 7.130 ; 7.130 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 7.980 ; 7.980 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 7.636 ; 7.636 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 6.977 ; 6.977 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 7.244 ; 7.244 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 7.042 ; 7.042 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 7.427 ; 7.427 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 7.192 ; 7.192 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 7.029 ; 7.029 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 7.439 ; 7.439 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 6.911 ; 6.911 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 7.378 ; 7.378 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 7.009 ; 7.009 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 7.466 ; 7.466 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 7.056 ; 7.056 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 6.952 ; 6.952 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 7.078 ; 7.078 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 6.794 ; 6.794 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 6.944 ; 6.944 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 5.654 ; 5.654 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 6.171 ; 6.171 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 6.252 ; 6.252 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 6.164 ; 6.164 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 6.256 ; 6.256 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.618 ; 6.618 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 6.754 ; 6.754 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.546 ; 6.546 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.946 ; 5.946 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 5.654 ; 5.654 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.850 ; 5.850 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.849 ; 5.849 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.660 ; 5.660 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.886 ; 5.886 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.966 ; 5.966 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 5.833 ; 5.833 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 5.816 ; 5.816 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.250 ; 6.250 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 6.227 ; 6.227 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.154 ; 6.154 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 6.087 ; 6.087 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 6.224 ; 6.224 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 6.093 ; 6.093 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 6.393 ; 6.393 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 6.260 ; 6.260 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 6.679 ; 6.679 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 6.622 ; 6.622 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 6.265 ; 6.265 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 5.958 ; 5.958 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 5.945 ; 5.945 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 6.132 ; 6.132 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 5.807 ; 5.807 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 6.041 ; 6.041 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 5.942 ; 5.942 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 6.114 ; 6.114 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 5.815 ; 5.815 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 5.913 ; 5.913 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 6.198 ; 6.198 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 6.272 ; 6.272 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 6.254 ; 6.254 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 6.421 ; 6.421 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 6.251 ; 6.251 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 6.223 ; 6.223 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 6.198 ; 6.198 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 6.322 ; 6.322 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 6.353 ; 6.353 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 6.722 ; 6.722 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -22.980   ; -3.009  ; N/A      ; N/A     ; -1.423              ;
;  CLOCK           ; -22.980   ; -3.009  ; N/A      ; N/A     ; -1.423              ;
; Design-wide TNS  ; -4185.941 ; -34.991 ; 0.0      ; 0.0     ; -420.836            ;
;  CLOCK           ; -4185.941 ; -34.991 ; N/A      ; N/A     ; -420.836            ;
+------------------+-----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 1.098  ; 1.098  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; -1.942 ; -1.942 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 0.590  ; 0.590  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; 0.534  ; 0.534  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 1.020  ; 1.020  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 0.629  ; 0.629  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; 0.980  ; 0.980  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 0.636  ; 0.636  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; 0.870  ; 0.870  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 0.729  ; 0.729  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 0.934  ; 0.934  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; 0.456  ; 0.456  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 0.956  ; 0.956  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 0.760  ; 0.760  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 0.772  ; 0.772  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; 1.098  ; 1.098  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; 0.933  ; 0.933  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; 0.966  ; 0.966  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; 0.441  ; 0.441  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; 0.686  ; 0.686  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 1.025  ; 1.025  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; 0.791  ; 0.791  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; 0.787  ; 0.787  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 0.954  ; 0.954  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; 0.706  ; 0.706  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 1.080  ; 1.080  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; 0.867  ; 0.867  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 0.728  ; 0.728  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; 0.817  ; 0.817  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; 0.935  ; 0.935  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; 0.750  ; 0.750  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 0.636  ; 0.636  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 0.977  ; 0.977  ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 3.949  ; 3.949  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; 3.828  ; 3.828  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; 3.949  ; 3.949  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; 3.307  ; 3.307  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; 3.552  ; 3.552  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; 3.565  ; 3.565  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; 3.081  ; 3.081  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; 3.331  ; 3.331  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; 3.523  ; 3.523  ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 3.312  ; 3.312  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 3.312  ; 3.312  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; -0.205 ; -0.205 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; -0.167 ; -0.167 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; -0.398 ; -0.398 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; -0.240 ; -0.240 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; -0.408 ; -0.408 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; -0.258 ; -0.258 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; -0.334 ; -0.334 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; -0.302 ; -0.302 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; -0.416 ; -0.416 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; -0.180 ; -0.180 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; -0.415 ; -0.415 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; -0.323 ; -0.323 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; -0.340 ; -0.340 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; -0.497 ; -0.497 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; -0.414 ; -0.414 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; -0.422 ; -0.422 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; -0.159 ; -0.159 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; -0.251 ; -0.251 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; -0.470 ; -0.470 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; -0.349 ; -0.349 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; -0.328 ; -0.328 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; -0.422 ; -0.422 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; -0.286 ; -0.286 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; -0.478 ; -0.478 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; -0.337 ; -0.337 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; -0.311 ; -0.311 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; -0.364 ; -0.364 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; -0.363 ; -0.363 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; -0.322 ; -0.322 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; -0.262 ; -0.262 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; -0.410 ; -0.410 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; -1.260 ; -1.260 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; -1.480 ; -1.480 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; -1.506 ; -1.506 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; -1.473 ; -1.473 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; -1.532 ; -1.532 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; -1.575 ; -1.575 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; -1.260 ; -1.260 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; -1.539 ; -1.539 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; -1.548 ; -1.548 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 28.522 ; 28.522 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 17.402 ; 17.402 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 17.209 ; 17.209 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 17.732 ; 17.732 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 21.510 ; 21.510 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 19.081 ; 19.081 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 19.400 ; 19.400 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 18.167 ; 18.167 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 18.157 ; 18.157 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 20.405 ; 20.405 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 19.159 ; 19.159 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 21.701 ; 21.701 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 21.302 ; 21.302 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 21.150 ; 21.150 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 21.159 ; 21.159 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 23.773 ; 23.773 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 22.884 ; 22.884 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 22.858 ; 22.858 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 23.596 ; 23.596 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 23.362 ; 23.362 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 24.601 ; 24.601 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 24.400 ; 24.400 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 24.204 ; 24.204 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 25.703 ; 25.703 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 25.243 ; 25.243 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 26.148 ; 26.148 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 26.304 ; 26.304 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 27.465 ; 27.465 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 27.167 ; 27.167 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 27.443 ; 27.443 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 27.789 ; 27.789 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 28.522 ; 28.522 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 27.809 ; 27.809 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 15.786 ; 15.786 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 14.324 ; 14.324 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 15.335 ; 15.335 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 13.968 ; 13.968 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 13.678 ; 13.678 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 13.977 ; 13.977 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 14.327 ; 14.327 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 14.504 ; 14.504 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 14.338 ; 14.338 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 14.168 ; 14.168 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 15.092 ; 15.092 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 13.941 ; 13.941 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 14.325 ; 14.325 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 13.943 ; 13.943 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 14.323 ; 14.323 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 13.949 ; 13.949 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 13.960 ; 13.960 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 14.004 ; 14.004 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 14.563 ; 14.563 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 14.355 ; 14.355 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 14.802 ; 14.802 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 14.555 ; 14.555 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 15.070 ; 15.070 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 15.079 ; 15.079 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 15.008 ; 15.008 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 15.786 ; 15.786 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 15.118 ; 15.118 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 14.664 ; 14.664 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 14.321 ; 14.321 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 15.142 ; 15.142 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 14.958 ; 14.958 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 14.870 ; 14.870 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 14.653 ; 14.653 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 11.966 ; 11.966 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 10.540 ; 10.540 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 11.966 ; 11.966 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 10.521 ; 10.521 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 10.535 ; 10.535 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 10.083 ; 10.083 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 10.776 ; 10.776 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 10.772 ; 10.772 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 10.792 ; 10.792 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 10.584 ; 10.584 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 10.601 ; 10.601 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 10.274 ; 10.274 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 10.311 ; 10.311 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 10.717 ; 10.717 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 10.515 ; 10.515 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 11.341 ; 11.341 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 10.562 ; 10.562 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 10.573 ; 10.573 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 10.658 ; 10.658 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 10.605 ; 10.605 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 11.255 ; 11.255 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 10.569 ; 10.569 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 10.863 ; 10.863 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 10.809 ; 10.809 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 10.723 ; 10.723 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 10.594 ; 10.594 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 10.560 ; 10.560 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 10.568 ; 10.568 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 10.179 ; 10.179 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 10.216 ; 10.216 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 10.579 ; 10.579 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 10.519 ; 10.519 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 10.996 ; 10.996 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 6.341  ; 6.341  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 9.921  ; 9.921  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 9.678  ; 9.678  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 9.368  ; 9.368  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 9.670  ; 9.670  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 9.659  ; 9.659  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 9.921  ; 9.921  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 9.780  ; 9.780  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 9.056  ; 9.056  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 9.507  ; 9.507  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 10.024 ; 10.024 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 7.364  ; 7.364  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 7.323  ; 7.323  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 7.448  ; 7.448  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 7.333  ; 7.333  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 7.291  ; 7.291  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 7.269  ; 7.269  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 7.259  ; 7.259  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.350  ; 7.350  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 10.024 ; 10.024 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 11.519 ; 11.519 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 11.487 ; 11.487 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 11.408 ; 11.408 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 9.997  ; 9.997  ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 11.016 ; 11.016 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 10.005 ; 10.005 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 10.222 ; 10.222 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 9.991  ; 9.991  ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 9.759  ; 9.759  ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 10.781 ; 10.781 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 10.020 ; 10.020 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 10.226 ; 10.226 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 11.196 ; 11.196 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 9.949  ; 9.949  ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 10.334 ; 10.334 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 10.485 ; 10.485 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 10.021 ; 10.021 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 10.049 ; 10.049 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 9.769  ; 9.769  ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 10.232 ; 10.232 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 10.044 ; 10.044 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 10.774 ; 10.774 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 9.730  ; 9.730  ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 10.184 ; 10.184 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 10.227 ; 10.227 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 11.519 ; 11.519 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 10.331 ; 10.331 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 9.765  ; 9.765  ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 10.453 ; 10.453 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 10.150 ; 10.150 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 9.794  ; 9.794  ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 9.739  ; 9.739  ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 10.051 ; 10.051 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 28.929 ; 28.929 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 17.661 ; 17.661 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 17.468 ; 17.468 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 18.104 ; 18.104 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 21.842 ; 21.842 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 19.413 ; 19.413 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 19.732 ; 19.732 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 18.574 ; 18.574 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 18.564 ; 18.564 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 20.812 ; 20.812 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 19.566 ; 19.566 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 22.108 ; 22.108 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 21.709 ; 21.709 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 21.557 ; 21.557 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 21.566 ; 21.566 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 24.180 ; 24.180 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 23.291 ; 23.291 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 23.265 ; 23.265 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 24.003 ; 24.003 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 23.769 ; 23.769 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 25.008 ; 25.008 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 24.807 ; 24.807 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 24.611 ; 24.611 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 26.110 ; 26.110 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 25.650 ; 25.650 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 26.555 ; 26.555 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 26.711 ; 26.711 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 27.872 ; 27.872 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 27.574 ; 27.574 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 27.850 ; 27.850 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 28.196 ; 28.196 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 28.929 ; 28.929 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 28.216 ; 28.216 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 11.494 ; 11.494 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 10.258 ; 10.258 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 10.458 ; 10.458 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 10.249 ; 10.249 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 10.445 ; 10.445 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 11.325 ; 11.325 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 11.494 ; 11.494 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 10.956 ; 10.956 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 10.676 ; 10.676 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 10.064 ; 10.064 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 10.438 ; 10.438 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 10.420 ; 10.420 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 10.076 ; 10.076 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 10.478 ; 10.478 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 10.703 ; 10.703 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 10.417 ; 10.417 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 10.382 ; 10.382 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 10.453 ; 10.453 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 10.504 ; 10.504 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 10.406 ; 10.406 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 10.193 ; 10.193 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 10.501 ; 10.501 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 10.180 ; 10.180 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 10.756 ; 10.756 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 10.460 ; 10.460 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 11.313 ; 11.313 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 11.220 ; 11.220 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 10.499 ; 10.499 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 9.948  ; 9.948  ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 9.910  ; 9.910  ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 10.284 ; 10.284 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 9.628  ; 9.628  ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 9.989  ; 9.989  ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 9.930  ; 9.930  ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 10.262 ; 10.262 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 9.642  ; 9.642  ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 9.874  ; 9.874  ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 13.211 ; 13.211 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 12.229 ; 12.229 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 12.183 ; 12.183 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 12.309 ; 12.309 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 12.199 ; 12.199 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 12.157 ; 12.157 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 12.124 ; 12.124 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 12.115 ; 12.115 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 12.215 ; 12.215 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 13.211 ; 13.211 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 5.680 ; 5.680 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 6.336 ; 6.336 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 6.142 ; 6.142 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 6.379 ; 6.379 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 6.963 ; 6.963 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 5.690 ; 5.690 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 5.826 ; 5.826 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 5.680 ; 5.680 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 5.701 ; 5.701 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 7.049 ; 7.049 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 6.286 ; 6.286 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 7.158 ; 7.158 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 6.499 ; 6.499 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 6.578 ; 6.578 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 6.528 ; 6.528 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 7.200 ; 7.200 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 6.807 ; 6.807 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 6.559 ; 6.559 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 6.837 ; 6.837 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 6.510 ; 6.510 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 7.114 ; 7.114 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 6.928 ; 6.928 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 6.736 ; 6.736 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 7.185 ; 7.185 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 6.863 ; 6.863 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 7.100 ; 7.100 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 6.767 ; 6.767 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 7.179 ; 7.179 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 7.024 ; 7.024 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 6.987 ; 6.987 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 6.910 ; 6.910 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 6.839 ; 6.839 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 6.529 ; 6.529 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 7.214 ; 7.214 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 7.516 ; 7.516 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 8.036 ; 8.036 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 7.397 ; 7.397 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 7.214 ; 7.214 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 7.341 ; 7.341 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 7.518 ; 7.518 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 7.608 ; 7.608 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 7.528 ; 7.528 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 7.477 ; 7.477 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 7.914 ; 7.914 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 7.369 ; 7.369 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 7.527 ; 7.527 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 7.371 ; 7.371 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 7.519 ; 7.519 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 7.378 ; 7.378 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 7.388 ; 7.388 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 7.369 ; 7.369 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 7.684 ; 7.684 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 7.581 ; 7.581 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 7.790 ; 7.790 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 7.673 ; 7.673 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 7.901 ; 7.901 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 7.924 ; 7.924 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 7.877 ; 7.877 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 8.233 ; 8.233 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 7.940 ; 7.940 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 7.735 ; 7.735 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 7.554 ; 7.554 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 7.946 ; 7.946 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 7.806 ; 7.806 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 7.822 ; 7.822 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 7.671 ; 7.671 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 5.640 ; 5.640 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 5.817 ; 5.817 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 6.479 ; 6.479 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 5.809 ; 5.809 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 5.865 ; 5.865 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 5.645 ; 5.645 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 5.934 ; 5.934 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.938 ; 5.938 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.950 ; 5.950 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 5.796 ; 5.796 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 5.805 ; 5.805 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 5.698 ; 5.698 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 5.728 ; 5.728 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 5.904 ; 5.904 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 5.818 ; 5.818 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 6.200 ; 6.200 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 5.823 ; 5.823 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 5.793 ; 5.793 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 5.835 ; 5.835 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.854 ; 5.854 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 6.162 ; 6.162 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 5.835 ; 5.835 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 5.924 ; 5.924 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 5.896 ; 5.896 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 5.869 ; 5.869 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 5.792 ; 5.792 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.765 ; 5.765 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 5.778 ; 5.778 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 5.640 ; 5.640 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 5.670 ; 5.670 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.790 ; 5.790 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.823 ; 5.823 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 6.044 ; 6.044 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 3.785 ; 3.785 ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 5.134 ; 5.134 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 5.379 ; 5.379 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 5.285 ; 5.285 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 5.404 ; 5.404 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 5.353 ; 5.353 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 5.482 ; 5.482 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 5.484 ; 5.484 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 5.134 ; 5.134 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 5.244 ; 5.244 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 4.155 ; 4.155 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.235 ; 4.235 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 4.213 ; 4.213 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 4.284 ; 4.284 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 4.213 ; 4.213 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.183 ; 4.183 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 4.162 ; 4.162 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.155 ; 4.155 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.215 ; 4.215 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 5.363 ; 5.363 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 5.371 ; 5.371 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 6.257 ; 6.257 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 6.210 ; 6.210 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.569 ; 5.569 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 6.069 ; 6.069 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.581 ; 5.581 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.677 ; 5.677 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.573 ; 5.573 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.460 ; 5.460 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.935 ; 5.935 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.643 ; 5.643 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.670 ; 5.670 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 6.152 ; 6.152 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.532 ; 5.532 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.763 ; 5.763 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.785 ; 5.785 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 5.578 ; 5.578 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 5.520 ; 5.520 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 5.496 ; 5.496 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 5.676 ; 5.676 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 5.525 ; 5.525 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 5.952 ; 5.952 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 5.436 ; 5.436 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.644 ; 5.644 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 5.672 ; 5.672 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 6.356 ; 6.356 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 5.756 ; 5.756 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 5.447 ; 5.447 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 5.802 ; 5.802 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 5.621 ; 5.621 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 5.452 ; 5.452 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 5.371 ; 5.371 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 5.585 ; 5.585 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 6.559 ; 6.559 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 6.820 ; 6.820 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 6.825 ; 6.825 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 7.082 ; 7.082 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 7.663 ; 7.663 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 6.559 ; 6.559 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 6.720 ; 6.720 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 6.699 ; 6.699 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 6.722 ; 6.722 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 7.517 ; 7.517 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 6.763 ; 6.763 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 7.816 ; 7.816 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 6.967 ; 6.967 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 7.426 ; 7.426 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 7.130 ; 7.130 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 7.980 ; 7.980 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 7.636 ; 7.636 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 6.977 ; 6.977 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 7.244 ; 7.244 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 7.042 ; 7.042 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 7.427 ; 7.427 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 7.192 ; 7.192 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 7.029 ; 7.029 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 7.439 ; 7.439 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 6.911 ; 6.911 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 7.378 ; 7.378 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 7.009 ; 7.009 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 7.466 ; 7.466 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 7.056 ; 7.056 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 6.952 ; 6.952 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 7.078 ; 7.078 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 6.794 ; 6.794 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 6.944 ; 6.944 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 5.654 ; 5.654 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 6.171 ; 6.171 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 6.252 ; 6.252 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 6.164 ; 6.164 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 6.256 ; 6.256 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.618 ; 6.618 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 6.754 ; 6.754 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.546 ; 6.546 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.946 ; 5.946 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 5.654 ; 5.654 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.850 ; 5.850 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.849 ; 5.849 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.660 ; 5.660 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.886 ; 5.886 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.966 ; 5.966 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 5.833 ; 5.833 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 5.816 ; 5.816 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.250 ; 6.250 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 6.227 ; 6.227 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.154 ; 6.154 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 6.087 ; 6.087 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 6.224 ; 6.224 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 6.093 ; 6.093 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 6.393 ; 6.393 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 6.260 ; 6.260 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 6.679 ; 6.679 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 6.622 ; 6.622 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 6.265 ; 6.265 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 5.958 ; 5.958 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 5.945 ; 5.945 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 6.132 ; 6.132 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 5.807 ; 5.807 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 6.041 ; 6.041 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 5.942 ; 5.942 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 6.114 ; 6.114 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 5.815 ; 5.815 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 5.913 ; 5.913 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 6.198 ; 6.198 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 6.272 ; 6.272 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 6.254 ; 6.254 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 6.421 ; 6.421 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 6.251 ; 6.251 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 6.223 ; 6.223 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 6.198 ; 6.198 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 6.322 ; 6.322 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 6.353 ; 6.353 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 6.722 ; 6.722 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 158955   ; 5876834  ; 40       ; 702      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 158955   ; 5876834  ; 40       ; 702      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 41    ; 41   ;
; Unconstrained Input Port Paths  ; 352   ; 352  ;
; Unconstrained Output Ports      ; 182   ; 182  ;
; Unconstrained Output Port Paths ; 6119  ; 6119 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Nov 27 13:15:43 2025
Info: Command: quartus_sta MIC1 -c MIC1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MIC1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK CLOCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -22.980
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -22.980     -4185.941 CLOCK 
Info (332146): Worst-case hold slack is -3.009
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.009       -34.991 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -420.836 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.249
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.249     -1894.130 CLOCK 
Info (332146): Worst-case hold slack is -1.525
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.525       -17.682 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -420.836 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4562 megabytes
    Info: Processing ended: Thu Nov 27 13:15:59 2025
    Info: Elapsed time: 00:00:16
    Info: Total CPU time (on all processors): 00:00:01


