<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="3.4.3-61c.cc0f4a6" version="1.0">
  This file is intended to be loaded by Logisim-evolution (https://github.com/reds-heig/logisim-evolution).

  <lib desc="#Wiring" name="0">
    <tool name="Splitter">
      <a name="appear" val="center"/>
      <a name="bit1" val="0"/>
      <a name="bit10" val="0"/>
      <a name="bit11" val="0"/>
      <a name="bit12" val="0"/>
      <a name="bit13" val="0"/>
      <a name="bit14" val="0"/>
      <a name="bit15" val="0"/>
      <a name="bit16" val="1"/>
      <a name="bit17" val="1"/>
      <a name="bit18" val="1"/>
      <a name="bit19" val="1"/>
      <a name="bit2" val="0"/>
      <a name="bit20" val="1"/>
      <a name="bit21" val="1"/>
      <a name="bit22" val="1"/>
      <a name="bit23" val="1"/>
      <a name="bit24" val="1"/>
      <a name="bit25" val="1"/>
      <a name="bit26" val="1"/>
      <a name="bit27" val="1"/>
      <a name="bit28" val="1"/>
      <a name="bit29" val="1"/>
      <a name="bit3" val="0"/>
      <a name="bit30" val="1"/>
      <a name="bit31" val="1"/>
      <a name="bit4" val="0"/>
      <a name="bit5" val="0"/>
      <a name="bit6" val="0"/>
      <a name="bit7" val="0"/>
      <a name="bit8" val="0"/>
      <a name="bit9" val="0"/>
      <a name="facing" val="west"/>
      <a name="incoming" val="32"/>
    </tool>
    <tool name="Pin">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Probe">
      <a name="radix" val="10signed"/>
    </tool>
    <tool name="Tunnel">
      <a name="width" val="32"/>
    </tool>
    <tool name="Pull Resistor">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Clock">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Constant">
      <a name="value" val="0x0"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1">
    <tool name="Buffer">
      <a name="width" val="3"/>
    </tool>
    <tool name="AND Gate">
      <a name="width" val="16"/>
    </tool>
    <tool name="Odd Parity">
      <a name="facing" val="south"/>
      <a name="inputs" val="3"/>
    </tool>
    <tool name="PLA">
      <a name="table" val=""/>
    </tool>
  </lib>
  <lib desc="#Plexers" name="2">
    <tool name="Multiplexer">
      <a name="enable" val="false"/>
    </tool>
    <tool name="Demultiplexer">
      <a name="enable" val="false"/>
    </tool>
  </lib>
  <lib desc="#Arithmetic" name="3">
    <tool name="Subtractor">
      <a name="width" val="16"/>
    </tool>
    <tool name="Multiplier">
      <a name="width" val="1"/>
    </tool>
    <tool name="Divider">
      <a name="width" val="16"/>
    </tool>
    <tool name="Negator">
      <a name="width" val="1"/>
    </tool>
    <tool name="Comparator">
      <a name="width" val="16"/>
    </tool>
  </lib>
  <lib desc="#Memory" name="4">
    <tool name="D Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="T Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="J-K Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="S-R Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="Register">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="Counter">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="Shift Register">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="Random">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="RAM">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="ROM">
      <a name="appearance" val="logisim_evolution"/>
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#Base" name="5">
    <tool name="Text Tool">
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="text" val=""/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="file#../../../cpu/alu.circ" name="6"/>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="5" map="Button2" name="Menu Tool"/>
    <tool lib="5" map="Button3" name="Menu Tool"/>
    <tool lib="5" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="5" name="Poke Tool"/>
    <tool lib="5" name="Edit Tool"/>
    <tool lib="5" name="Wiring Tool"/>
    <tool lib="5" name="Text Tool">
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="text" val=""/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="appearance" val="NewPins"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
    </tool>
    <sep/>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
    <tool lib="1" name="XOR Gate"/>
    <tool lib="1" name="NAND Gate"/>
    <tool lib="1" name="NOR Gate"/>
    <sep/>
    <tool lib="4" name="D Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool lib="4" name="Register">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
  </toolbar>
  <circuit name="main">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="main"/>
    <a name="circuitnamedboxfixedsize" val="false"/>
    <a name="circuitvhdlpath" val=""/>
    <a name="clabel" val=""/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <a name="clabelup" val="east"/>
    <comp lib="0" loc="(1220,450)" name="Pin">
      <a name="facing" val="north"/>
      <a name="label" val="ALU_Sel"/>
      <a name="output" val="true"/>
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(1230,410)" name="Tunnel">
      <a name="label" val="ALU_Sel"/>
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(170,60)" name="Pin">
      <a name="facing" val="south"/>
      <a name="label" val="Test"/>
      <a name="output" val="true"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(190,240)" name="Constant">
      <a name="value" val="0x19"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(200,170)" name="Tunnel">
      <a name="label" val="Test"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(280,270)" name="Pin">
      <a name="facing" val="north"/>
      <a name="label" val="halt"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(370,410)" name="Tunnel">
      <a name="label" val="Input_A"/>
      <a name="width" val="32"/>
    </comp>
    <comp lib="0" loc="(390,130)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="Input_B"/>
      <a name="width" val="32"/>
    </comp>
    <comp lib="0" loc="(390,460)" name="Pin">
      <a name="facing" val="north"/>
      <a name="label" val="Input_A"/>
      <a name="output" val="true"/>
      <a name="width" val="32"/>
    </comp>
    <comp lib="0" loc="(420,160)" name="Probe">
      <a name="facing" val="north"/>
      <a name="radix" val="16"/>
    </comp>
    <comp lib="0" loc="(490,360)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="Test"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(550,170)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="ALU_Sel"/>
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(60,270)" name="Clock"/>
    <comp lib="0" loc="(610,190)" name="Probe">
      <a name="facing" val="north"/>
      <a name="radix" val="10unsigned"/>
    </comp>
    <comp lib="0" loc="(610,60)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="Input_A"/>
      <a name="width" val="32"/>
    </comp>
    <comp lib="0" loc="(670,30)" name="Probe">
      <a name="facing" val="south"/>
      <a name="radix" val="16"/>
    </comp>
    <comp lib="0" loc="(790,410)" name="Tunnel">
      <a name="label" val="Input_B"/>
      <a name="width" val="32"/>
    </comp>
    <comp lib="0" loc="(80,360)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="Test"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(820,460)" name="Pin">
      <a name="facing" val="north"/>
      <a name="label" val="Input_B"/>
      <a name="output" val="true"/>
      <a name="width" val="32"/>
    </comp>
    <comp lib="0" loc="(830,120)" name="Pin">
      <a name="facing" val="west"/>
      <a name="label" val="Result"/>
      <a name="output" val="true"/>
      <a name="width" val="32"/>
    </comp>
    <comp lib="0" loc="(90,120)" name="Constant">
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(910,360)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="Test"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="3" loc="(140,130)" name="Adder"/>
    <comp lib="3" loc="(260,230)" name="Comparator"/>
    <comp lib="4" loc="(510,350)" name="ROM">
      <a name="appearance" val="logisim_evolution"/>
      <a name="contents">addr/data: 8 32
ffffbeef aa
9 fe9
5 ffffabcd
abcd0000 1010
9 fe9
abcd0000 1010
abcd0000 1010
72381add f435daa4
72381add f435daa4
72381add f435daa4
3 ffff0009
9 fe9
1 2
</a>
      <a name="dataWidth" val="32"/>
    </comp>
    <comp lib="4" loc="(80,200)" name="Register">
      <a name="appearance" val="logisim_evolution"/>
    </comp>
    <comp lib="4" loc="(90,350)" name="ROM">
      <a name="appearance" val="logisim_evolution"/>
      <a name="contents">addr/data: 8 32
ffffffff 5
f234567f f234567f
ffffabcd 5
ffff0000 10101010
f234567f f234567f
ffff0000 10101010
ffff0000 10101010
f435daa4 72381add
f435daa4 72381add
f435daa4 72381add
4 ffff0007
f234567f f234567f
88dcd902 f819cd72
</a>
      <a name="dataWidth" val="32"/>
    </comp>
    <comp lib="4" loc="(930,350)" name="ROM">
      <a name="appearance" val="logisim_evolution"/>
      <a name="contents">addr/data: 8 4
0 0
1 1
2 2
4 4
5 5
6 6
7 7
8 8
9 9
b b
c c
d d
f f
</a>
      <a name="dataWidth" val="4"/>
    </comp>
    <comp lib="5" loc="(478,239)" name="Text">
      <a name="font" val="SansSerif bolditalic 26"/>
      <a name="text" val="Your ALU must fit here!"/>
    </comp>
    <comp lib="5" loc="(726,267)" name="Text">
      <a name="font" val="SansSerif plain 24"/>
      <a name="text" val="There should be no red or blue wires, and the result should not be all X's"/>
    </comp>
    <comp lib="6" loc="(800,120)" name="alu"/>
    <wire from="(1170,410)" to="(1220,410)"/>
    <wire from="(1220,410)" to="(1220,450)"/>
    <wire from="(1220,410)" to="(1230,410)"/>
    <wire from="(140,130)" to="(150,130)"/>
    <wire from="(140,170)" to="(140,230)"/>
    <wire from="(140,170)" to="(170,170)"/>
    <wire from="(150,100)" to="(150,130)"/>
    <wire from="(170,170)" to="(190,170)"/>
    <wire from="(170,60)" to="(170,170)"/>
    <wire from="(190,170)" to="(190,220)"/>
    <wire from="(190,170)" to="(200,170)"/>
    <wire from="(190,220)" to="(220,220)"/>
    <wire from="(190,240)" to="(220,240)"/>
    <wire from="(260,230)" to="(280,230)"/>
    <wire from="(280,230)" to="(280,270)"/>
    <wire from="(330,410)" to="(350,410)"/>
    <wire from="(350,410)" to="(350,440)"/>
    <wire from="(350,410)" to="(370,410)"/>
    <wire from="(350,440)" to="(390,440)"/>
    <wire from="(390,130)" to="(420,130)"/>
    <wire from="(390,440)" to="(390,460)"/>
    <wire from="(40,100)" to="(150,100)"/>
    <wire from="(40,100)" to="(40,230)"/>
    <wire from="(40,230)" to="(80,230)"/>
    <wire from="(420,130)" to="(420,160)"/>
    <wire from="(420,130)" to="(710,130)"/>
    <wire from="(490,360)" to="(510,360)"/>
    <wire from="(550,170)" to="(610,170)"/>
    <wire from="(60,270)" to="(80,270)"/>
    <wire from="(610,170)" to="(610,190)"/>
    <wire from="(610,170)" to="(700,170)"/>
    <wire from="(610,60)" to="(670,60)"/>
    <wire from="(670,30)" to="(670,60)"/>
    <wire from="(670,60)" to="(720,60)"/>
    <wire from="(700,170)" to="(700,240)"/>
    <wire from="(700,240)" to="(760,240)"/>
    <wire from="(710,130)" to="(710,180)"/>
    <wire from="(710,180)" to="(720,180)"/>
    <wire from="(750,410)" to="(770,410)"/>
    <wire from="(760,220)" to="(760,240)"/>
    <wire from="(770,410)" to="(770,440)"/>
    <wire from="(770,410)" to="(790,410)"/>
    <wire from="(770,440)" to="(820,440)"/>
    <wire from="(80,140)" to="(100,140)"/>
    <wire from="(80,140)" to="(80,170)"/>
    <wire from="(80,170)" to="(140,170)"/>
    <wire from="(80,360)" to="(90,360)"/>
    <wire from="(800,120)" to="(830,120)"/>
    <wire from="(820,440)" to="(820,460)"/>
    <wire from="(90,120)" to="(100,120)"/>
    <wire from="(910,360)" to="(930,360)"/>
  </circuit>
</project>
