[Inputs]
clk_orig
rst
[Outputs]
=led[15:0]=
[BiDir]
[ATTRIBUTES]
VeriModel PipeLine

