基于xilinx 100G Ethernet Subsystem IP核的设计
设计框图如下：

![summary](./pic/summary.png)

工程详细说明参考：
https://blog.csdn.net/m0_56222647/article/details/138067471?spm=1001.2014.3001.5502