`timescale 1ns/100ps

module tb_dff_r;
	reg tb_clk,tb_reset_n,tb_d;
	wire tb_q;
	
	parameter STEP=10;
	
	_dff_r U0_dff_r(.clk(tb_clk),.reset_n(tb_reset_n),.d(tb_d),.q(q));
	
	always#(STEP/2) tb_clk=~tb_clk;
	
	initial
	begin
		tb_clk=0; tb_reset_n=0; tb_d=0;