data = {
 'file_state'         :
{
 'file_path'        : '/home/eda/Project/rooth/core/csr_reg.v'
,'last_modify_time' : 1660229490
}
,'code_inf_list'      :
[
{
 'logic_line_range'       : [0, -1]
,'real_line_range'        : [0, -1]
,'file_path'              : '/home/eda/Project/rooth/core/csr_reg.v'
,'real_code_line_boundry' :
[]
}
]
,'module_inf_list'    :
[
{
 'module_name_sr'    : 
{
 'str'   : 'csr_reg'
,'range' : (15,7,15,13)
}
,'module_line_range' : (15,125)
,'inst_inf_list'     : 
[]
,'parm_inf_list'     : 
[]
,'io_inf_list'       : 
[
{
 'name_sr' : 
{
 'str'   : 'clk'
,'range' : (16,36,16,38)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'rst_n'
,'range' : (17,36,17,40)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'csr_wr_en_i'
,'range' : (19,36,19,46)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'csr_wr_adder_i'
,'range' : (20,35,20,48)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'csr_wr_data_i'
,'range' : (21,36,21,48)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'csr_rd_adder_i'
,'range' : (22,35,22,48)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'csr_rd_data_o'
,'range' : (24,36,24,48)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'csr_rd_data_o'
,'range' : (25,36,25,48)
}
,'type'    : 2
}
]
,'code_inf_list'     : 
[
{
 'logic_line_range'       : [15, 125]
,'real_line_range'        : [15, 125]
,'file_path'              : '/home/eda/Project/rooth/core/csr_reg.v'
,'real_code_line_boundry' :
[
[15, 9, 1]
,
[25, 13, 1]
,
[54, 3, 1]
,
[64, 2, 1]
,
[74, 16, 1]
]
}
]
}
]
,'macro_inf_list'     :
[]
,'wild_inst_inf_list' :
[]
}
