[
{'ICLASS': 'ADDPD', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_2', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT MXCSR', 'PATTERN': '0x0F 0x58 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:pd REG1=XMM_B():r:pd'},
{'ICLASS': 'ADDSD', 'CPL': '3', 'ATTRIBUTES': 'simd_scalar  MXCSR', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_3', 'PATTERN': '0x0F 0x58 f2_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  IGNORE66()', 'OPERANDS': 'REG0=XMM_R():rw:sd REG1=XMM_B():r:sd'},
{'ICLASS': 'ANDNPD', 'CPL': '3', 'CATEGORY': 'LOGICAL_FP', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0x55 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:xuq REG1=XMM_B():r:xuq'},
{'ICLASS': 'ANDPD', 'CPL': '3', 'CATEGORY': 'LOGICAL_FP', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0x54 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:xuq REG1=XMM_B():r:xuq'},
{'ICLASS': 'CMPPD', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_2', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT MXCSR', 'PATTERN': '0x0F 0xC2 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66() UIMM8()', 'OPERANDS': 'REG0=XMM_R():rw:pd REG1=XMM_B():r:pd IMM0:r:b'},
{'ICLASS': 'CMPSD_XMM', 'DISASM': 'cmpsd', 'CPL': '3', 'ATTRIBUTES': 'simd_scalar  MXCSR', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_3', 'PATTERN': '0x0F 0xC2 f2_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  IGNORE66() UIMM8()', 'OPERANDS': 'REG0=XMM_R():rw:sd REG1=XMM_B():r:sd IMM0:r:b'},
{'ICLASS': 'COMISD', 'CPL': '3', 'ATTRIBUTES': 'simd_scalar  MXCSR', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_3', 'FLAGS': 'MUST [ of-0 sf-0 zf-mod af-0 pf-mod cf-mod ]', 'PATTERN': '0x0F 0x2F osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():r:sd REG1=XMM_B():r:sd'},
{'ICLASS': 'CVTDQ2PD', 'CPL': '3', 'CATEGORY': 'CONVERT', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_5', 'COMMENT': 'ignores MXCSR. 32b int fits in f64', 'PATTERN': '0x0F 0xE6 f3_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  IGNORE66()', 'OPERANDS': 'REG0=XMM_R():w:pd:f64 REG1=XMM_B():r:q:i32'},
{'ICLASS': 'CVTDQ2PS', 'CPL': '3', 'CATEGORY': 'CONVERT', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_2', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT MXCSR', 'PATTERN': '0x0F 0x5B no_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]', 'OPERANDS': 'REG0=XMM_R():w:ps:f32 REG1=XMM_B():r:dq:i32'},
{'ICLASS': 'CVTPD2DQ', 'CPL': '3', 'CATEGORY': 'CONVERT', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_2', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT MXCSR', 'PATTERN': '0x0F 0xE6 f2_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  IGNORE66()', 'OPERANDS': 'REG0=XMM_R():w:dq:i32 REG1=XMM_B():r:pd:f64'},
{'ICLASS': 'CVTPD2PI', 'EXCEPTIONS': 'mmx-fp-16align', 'CPL': '3', 'CATEGORY': 'CONVERT', 'EXTENSION': 'SSE2', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT MXCSR MMX_EXCEPT NOTSX', 'PATTERN': '0x0F 0x2D osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=MMX_R():w:q:i32 REG1=XMM_B():r:pd:f64'},
{'ICLASS': 'CVTPD2PS', 'CPL': '3', 'CATEGORY': 'CONVERT', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_2', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT MXCSR', 'PATTERN': '0x0F 0x5A osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():w:ps:f32 REG1=XMM_B():r:pd:f64'},
{'ICLASS': 'CVTPI2PD', 'EXCEPTIONS': 'mmx-nofp', 'CPL': '3', 'CATEGORY': 'CONVERT', 'EXTENSION': 'SSE2', 'ATTRIBUTES': 'MXCSR MMX_EXCEPT NOTSX', 'PATTERN': '0x0F 0x2A osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():w:pd:f64 REG1=MMX_B():r:q:i32'},
{'ICLASS': 'CVTPS2DQ', 'CPL': '3', 'CATEGORY': 'CONVERT', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_2', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT MXCSR', 'PATTERN': '0x0F 0x5B osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():w:dq:i32 REG1=XMM_B():r:ps:f32'},
{'ICLASS': 'CVTPS2PD', 'CPL': '3', 'CATEGORY': 'CONVERT', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_3', 'ATTRIBUTES': 'MXCSR', 'PATTERN': '0x0F 0x5A no_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]', 'OPERANDS': 'REG0=XMM_R():w:pd:f64 REG1=XMM_B():r:q:f32'},
{'ICLASS': 'CVTSD2SI', 'CPL': '3', 'ATTRIBUTES': 'simd_scalar  MXCSR', 'CATEGORY': 'CONVERT', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_3', 'PATTERN': '0x0F 0x2D f2_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  IGNORE66() rexw_prefix', 'OPERANDS': 'REG0=GPR64_R():w:q:i64 REG1=XMM_B():r:sd:f64'},
{'ICLASS': 'CVTSD2SS', 'CPL': '3', 'ATTRIBUTES': 'simd_scalar  MXCSR', 'CATEGORY': 'CONVERT', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_3', 'PATTERN': '0x0F 0x5A f2_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  IGNORE66()', 'OPERANDS': 'REG0=XMM_R():rw:ss:f32 REG1=XMM_B():r:sd:f64'},
{'ICLASS': 'CVTSI2SD', 'CPL': '3', 'ATTRIBUTES': 'simd_scalar  MXCSR', 'CATEGORY': 'CONVERT', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_3', 'PATTERN': '0x0F 0x2A f2_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  IGNORE66() rexw_prefix', 'OPERANDS': 'REG0=XMM_R():rw:sd:f64 REG1=GPR64_B():r:q:i64'},
{'ICLASS': 'CVTSS2SD', 'CPL': '3', 'ATTRIBUTES': 'simd_scalar  MXCSR', 'CATEGORY': 'CONVERT', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_3', 'PATTERN': '0x0F 0x5A f3_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  IGNORE66()', 'OPERANDS': 'REG0=XMM_R():rw:sd:f64 REG1=XMM_B():r:ss:f32'},
{'ICLASS': 'CVTTPD2DQ', 'CPL': '3', 'CATEGORY': 'CONVERT', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_2', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT MXCSR', 'PATTERN': '0x0F 0xE6 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():w:dq:i32 REG1=XMM_B():r:pd:f64'},
{'ICLASS': 'CVTTPD2PI', 'EXCEPTIONS': 'mmx-fp-16align', 'CPL': '3', 'CATEGORY': 'CONVERT', 'EXTENSION': 'SSE2', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT MXCSR MMX_EXCEPT NOTSX', 'PATTERN': '0x0F 0x2C osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=MMX_R():w:q:i32 REG1=XMM_B():r:pd:f64'},
{'ICLASS': 'CVTTPS2DQ', 'CPL': '3', 'CATEGORY': 'CONVERT', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_2', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT MXCSR', 'PATTERN': '0x0F 0x5B f3_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  IGNORE66()', 'OPERANDS': 'REG0=XMM_R():w:dq:i32 REG1=XMM_B():r:ps:f32'},
{'ICLASS': 'CVTTSD2SI', 'CPL': '3', 'ATTRIBUTES': 'simd_scalar  MXCSR', 'CATEGORY': 'CONVERT', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_3', 'PATTERN': '0x0F 0x2C f2_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  IGNORE66() rexw_prefix', 'OPERANDS': 'REG0=GPR64_R():w:q:i64 REG1=XMM_B():r:sd:f64'},
{'ICLASS': 'DIVPD', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_2', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT MXCSR', 'PATTERN': '0x0F 0x5E osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:pd REG1=XMM_B():r:pd'},
{'ICLASS': 'DIVSD', 'CPL': '3', 'ATTRIBUTES': 'simd_scalar  MXCSR', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_3', 'PATTERN': '0x0F 0x5E f2_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  IGNORE66()', 'OPERANDS': 'REG0=XMM_R():rw:sd REG1=XMM_B():r:sd'},
{'ICLASS': 'LFENCE', 'CPL': '3', 'CATEGORY': 'MISC', 'EXTENSION': 'SSE2', 'ISA_SET': 'SSE2', 'ATTRIBUTES': 'IGNORES_OSFXSR', 'PATTERN': '0x0F 0xAE  MOD[0b11] MOD=3 REG[0b101] RM[nnn] no_refining_prefix', 'OPERANDS': ''},
{'ICLASS': 'MASKMOVDQU', 'CPL': '3', 'CATEGORY': 'DATAXFER', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'fixed_base0 maskop NOTSX NONTEMPORAL', 'PATTERN': '0x0F 0xF7 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66() OVERRIDE_SEG0()', 'OPERANDS': 'REG0=XMM_R():r:xub REG1=XMM_B():r:xub MEM0:w:SUPP:xub BASE0=ArDI():r:SUPP SEG0=FINAL_DSEG():r:SUPP'},
{'ICLASS': 'MAXPD', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_2', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT MXCSR MXCSR', 'PATTERN': '0x0F 0x5F osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:pd REG1=XMM_B():r:pd'},
{'ICLASS': 'MAXSD', 'CPL': '3', 'ATTRIBUTES': 'simd_scalar  MXCSR', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_3', 'PATTERN': '0x0F 0x5F f2_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  IGNORE66()', 'OPERANDS': 'REG0=XMM_R():rw:sd REG1=XMM_B():r:sd'},
{'ICLASS': 'MFENCE', 'CPL': '3', 'CATEGORY': 'MISC', 'EXTENSION': 'SSE2', 'ISA_SET': 'SSE2', 'ATTRIBUTES': 'IGNORES_OSFXSR', 'PATTERN': '0x0F 0xAE  MOD[0b11] MOD=3 REG[0b110] RM[nnn] no_refining_prefix', 'OPERANDS': ''},
{'ICLASS': 'MINPD', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_2', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT MXCSR', 'PATTERN': '0x0F 0x5D osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:pd REG1=XMM_B():r:pd'},
{'ICLASS': 'MINSD', 'CPL': '3', 'ATTRIBUTES': 'simd_scalar  MXCSR', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_3', 'PATTERN': '0x0F 0x5D f2_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  IGNORE66()', 'OPERANDS': 'REG0=XMM_R():rw:sd REG1=XMM_B():r:sd'},
{'ICLASS': 'MOVAPD', 'CPL': '3', 'CATEGORY': 'DATAXFER', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_1', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0x29 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_B():w:pd REG1=XMM_R():r:pd', 'IFORM': 'MOVAPD_XMMpd_XMMpd_0F29'},
{'ICLASS': 'MOVD', 'CPL': '3', 'CATEGORY': 'DATAXFER', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_5', 'ATTRIBUTES': '', 'PATTERN': '0x0F 0x7E osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66() not64', 'OPERANDS': 'REG0=GPR32_B():w REG1=XMM_R():r:d'},
{'ICLASS': 'MOVDQ2Q', 'CPL': '3', 'CATEGORY': 'DATAXFER', 'EXTENSION': 'SSE2', 'ATTRIBUTES': 'MMX_EXCEPT NOTSX', 'PATTERN': '0x0F 0xD6 f2_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  IGNORE66()', 'OPERANDS': 'REG0=MMX_R():w:q:u64 REG1=XMM_B():r:q:u64'},
{'ICLASS': 'MOVDQA', 'CPL': '3', 'CATEGORY': 'DATAXFER', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_1', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0x6F osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():w:dq REG1=XMM_B():r:dq', 'IFORM': 'MOVDQA_XMMdq_XMMdq_0F6F'},
{'ICLASS': 'MOVDQU', 'CPL': '3', 'CATEGORY': 'DATAXFER', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4M', 'ATTRIBUTES': '', 'PATTERN': '0x0F 0x7F f3_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  IGNORE66()', 'OPERANDS': 'REG0=XMM_B():w:dq REG1=XMM_R():r:dq', 'IFORM': 'MOVDQU_XMMdq_XMMdq_0F7F'},
{'ICLASS': 'MOVHPD', 'CPL': '3', 'CATEGORY': 'DATAXFER', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_5', 'ATTRIBUTES': '', 'PATTERN': '0x0F 0x17 osz_refining_prefix MOD[mm] MOD!=3 REG[rrr] RM[nnn]  REFINING66() MODRM()', 'OPERANDS': 'MEM0:w:q REG0=XMM_R():r:sd'},
{'ICLASS': 'MOVLPD', 'CPL': '3', 'CATEGORY': 'DATAXFER', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_5', 'ATTRIBUTES': '', 'PATTERN': '0x0F 0x13 osz_refining_prefix MOD[mm] MOD!=3 REG[rrr] RM[nnn]  REFINING66() MODRM()', 'OPERANDS': 'MEM0:w:q REG0=XMM_R():r:sd'},
{'ICLASS': 'MOVMSKPD', 'CPL': '3', 'CATEGORY': 'DATAXFER', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_7', 'PATTERN': '0x0F 0x50 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=GPR32_R():w REG1=XMM_B():r:pd'},
{'ICLASS': 'MOVNTDQ', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT NOTSX NONTEMPORAL', 'CPL': '3', 'CATEGORY': 'DATAXFER', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_1', 'PATTERN': '0x0F 0xE7 osz_refining_prefix MOD[mm] MOD!=3 REG[rrr] RM[nnn]  REFINING66() MODRM()', 'OPERANDS': 'MEM0:w:dq REG0=XMM_R():r:dq'},
{'ICLASS': 'MOVNTI', 'CPL': '3', 'CATEGORY': 'DATAXFER', 'EXTENSION': 'SSE2', 'ATTRIBUTES': 'IGNORES_OSFXSR NOTSX NONTEMPORAL', 'PATTERN': '0x0F 0xC3 no_refining_prefix MOD[mm] MOD!=3 REG[rrr] RM[nnn]  mode64 rexw_prefix MODRM()', 'OPERANDS': 'MEM0:w:q REG0=GPR64_R():r'},
{'ICLASS': 'MOVNTPD', 'ATTRIBUTES': 'NOTSX REQUIRES_ALIGNMENT NONTEMPORAL', 'CPL': '3', 'CATEGORY': 'DATAXFER', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_1', 'PATTERN': '0x0F 0x2B osz_refining_prefix REFINING66() MOD[mm] MOD!=3 REG[rrr] RM[nnn] MODRM()', 'OPERANDS': 'MEM0:w:dq REG0=XMM_R():r:pd'},
{'ICLASS': 'MOVQ', 'CPL': '3', 'CATEGORY': 'DATAXFER', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_5', 'ATTRIBUTES': '', 'PATTERN': '0x0F 0x7E f3_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  IGNORE66()', 'OPERANDS': 'REG0=XMM_R():w:dq REG1=XMM_B():r:q', 'IFORM': 'MOVQ_XMMdq_XMMq_0F7E'},
{'ICLASS': 'MOVQ2DQ', 'CPL': '3', 'CATEGORY': 'DATAXFER', 'EXTENSION': 'SSE2', 'ATTRIBUTES': 'MMX_EXCEPT NOTSX', 'PATTERN': '0x0F 0xD6 f3_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  IGNORE66()', 'OPERANDS': 'REG0=XMM_R():w:dq:u64 REG1=MMX_B():r:q:u64'},
{'ICLASS': 'MOVSD_XMM', 'DISASM': 'movsd', 'CPL': '3', 'ATTRIBUTES': 'simd_scalar', 'CATEGORY': 'DATAXFER', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_5', 'PATTERN': '0x0F 0x11 f2_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  IGNORE66()', 'OPERANDS': 'REG0=XMM_B():w:sd REG1=XMM_R():r:sd', 'IFORM': 'MOVSD_XMM_XMMsd_XMMsd_0F11'},
{'ICLASS': 'MOVUPD', 'CPL': '3', 'CATEGORY': 'DATAXFER', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4M', 'ATTRIBUTES': '', 'PATTERN': '0x0F 0x11 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_B():w:pd REG1=XMM_R():r:pd', 'IFORM': 'MOVUPD_XMMpd_XMMpd_0F11'},
{'ICLASS': 'MULPD', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_2', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT MXCSR', 'PATTERN': '0x0F 0x59 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:pd REG1=XMM_B():r:pd'},
{'ICLASS': 'MULSD', 'CPL': '3', 'ATTRIBUTES': 'simd_scalar  MXCSR', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_3', 'PATTERN': '0x0F 0x59 f2_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  IGNORE66()', 'OPERANDS': 'REG0=XMM_R():rw:sd REG1=XMM_B():r:sd'},
{'ICLASS': 'ORPD', 'CPL': '3', 'CATEGORY': 'LOGICAL_FP', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0x56 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:xuq REG1=XMM_B():r:xuq'},
{'ICLASS': 'PACKSSDW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT  HALF_WIDE_OUTPUT', 'PATTERN': '0x0F 0x6B osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq:i32 REG1=XMM_B():r:dq:i32'},
{'ICLASS': 'PACKSSWB', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT  HALF_WIDE_OUTPUT', 'PATTERN': '0x0F 0x63 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq:i16 REG1=XMM_B():r:dq:i16'},
{'ICLASS': 'PACKUSWB', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT HALF_WIDE_OUTPUT', 'PATTERN': '0x0F 0x67 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq:i16 REG1=XMM_B():r:dq:i16'},
{'ICLASS': 'PADDB', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xFC osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PADDD', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xFE osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PADDQ', 'EXCEPTIONS': 'mmx-mem', 'ATTRIBUTES': 'NOTSX', 'CPL': '3', 'CATEGORY': 'MMX', 'EXTENSION': 'SSE2', 'ISA_SET': 'SSE2MMX', 'PATTERN': '0x0F 0xD4 no_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]', 'OPERANDS': 'REG0=MMX_R():rw:q:u64 REG1=MMX_B():r:q:u64'},
{'ICLASS': 'PADDQ', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xD4 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PADDSB', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xEC osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PADDSW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xED osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PADDUSB', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xDC osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PADDUSW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xDD osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PADDW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xFD osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq:i16 REG1=XMM_B():r:dq:i16'},
{'ICLASS': 'PAND', 'CPL': '3', 'CATEGORY': 'LOGICAL', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xDB osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PANDN', 'CPL': '3', 'CATEGORY': 'LOGICAL', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xDF osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PAVGB', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xE0 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq:u8 REG1=XMM_B():r:dq:u8'},
{'ICLASS': 'PAVGW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xE3 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq:u16 REG1=XMM_B():r:dq:u16'},
{'ICLASS': 'PCMPEQB', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0x74 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq:i8 REG1=XMM_B():r:dq:i8'},
{'ICLASS': 'PCMPEQD', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0x76 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq:i32 REG1=XMM_B():r:dq:i32'},
{'ICLASS': 'PCMPEQW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0x75 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq:i16 REG1=XMM_B():r:dq:i16'},
{'ICLASS': 'PCMPGTB', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0x64 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq:i8 REG1=XMM_B():r:dq:i8'},
{'ICLASS': 'PCMPGTD', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0x66 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq:i32 REG1=XMM_B():r:dq:i32'},
{'ICLASS': 'PCMPGTW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0x65 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq:i16 REG1=XMM_B():r:dq:i16'},
{'ICLASS': 'PEXTRW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_5', 'PATTERN': '0x0F 0xC5 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66() UIMM8()', 'OPERANDS': 'REG0=GPR32_R():w REG1=XMM_B():r:dq IMM0:r:b'},
{'ICLASS': 'PINSRW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_5', 'ATTRIBUTES': '', 'PATTERN': '0x0F 0xC4 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66() UIMM8()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=GPR32_B():r IMM0:r:b'},
{'ICLASS': 'PMADDWD', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xF5 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq:i16 REG1=XMM_B():r:dq:i16'},
{'ICLASS': 'PMAXSW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xEE osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PMAXUB', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xDE osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PMINSW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xEA osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PMINUB', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xDA osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PMOVMSKB', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_7', 'PATTERN': '0x0F 0xD7 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=GPR32_R():w REG1=XMM_B():r:dq:i8'},
{'ICLASS': 'PMULHUW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xE4 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq:u16 REG1=XMM_B():r:dq:u16'},
{'ICLASS': 'PMULHW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xE5 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq:i16 REG1=XMM_B():r:dq:i16'},
{'ICLASS': 'PMULLW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xD5 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PMULUDQ', 'EXCEPTIONS': 'mmx-mem', 'ATTRIBUTES': 'NOTSX', 'CPL': '3', 'CATEGORY': 'MMX', 'EXTENSION': 'SSE2', 'ISA_SET': 'SSE2MMX', 'PATTERN': '0x0F 0xF4 no_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]', 'OPERANDS': 'REG0=MMX_R():rw:q:u32 REG1=MMX_B():r:q:u32'},
{'ICLASS': 'PMULUDQ', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xF4 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'POR', 'CPL': '3', 'CATEGORY': 'LOGICAL', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xEB osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PSADBW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xF6 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PSHUFD', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0x70 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66() UIMM8()', 'OPERANDS': 'REG0=XMM_R():w:dq:u32 REG1=XMM_B():r:dq:u32 IMM0:r:b'},
{'ICLASS': 'PSHUFHW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0x70 f3_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  IGNORE66() UIMM8()', 'OPERANDS': 'REG0=XMM_R():w:dq:u16 REG1=XMM_B():r:dq:u16 IMM0:r:b'},
{'ICLASS': 'PSHUFLW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0x70 f2_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  IGNORE66() UIMM8()', 'OPERANDS': 'REG0=XMM_R():w:dq:u16 REG1=XMM_B():r:dq:u16 IMM0:r:b'},
{'ICLASS': 'PSLLD', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_7', 'PATTERN': '0x0F 0x72 osz_refining_prefix MOD[0b11] MOD=3 REG[0b110] RM[nnn]  REFINING66() UIMM8()', 'OPERANDS': 'REG0=XMM_B():rw:dq:u32 IMM0:r:b'},
{'ICLASS': 'PSLLD', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xF2 osz_refining_prefix MOD[mm] MOD!=3 REG[rrr] RM[nnn]  REFINING66() MODRM()', 'OPERANDS': 'REG0=XMM_R():rw:dq MEM0:r:dq'},
{'ICLASS': 'PSLLD', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_7', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xF2 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PSLLDQ', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_7', 'PATTERN': '0x0F 0x73 osz_refining_prefix MOD[0b11] MOD=3 REG[0b111] RM[nnn]  REFINING66() UIMM8()', 'OPERANDS': 'REG0=XMM_B():rw:dq:u128 IMM0:r:b'},
{'ICLASS': 'PSLLQ', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_7', 'PATTERN': '0x0F 0x73 osz_refining_prefix MOD[0b11] MOD=3 REG[0b110] RM[nnn]  REFINING66() UIMM8()', 'OPERANDS': 'REG0=XMM_B():rw:dq:u64 IMM0:r:b'},
{'ICLASS': 'PSLLQ', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xF3 osz_refining_prefix MOD[mm] MOD!=3 REG[rrr] RM[nnn]  REFINING66() MODRM()', 'OPERANDS': 'REG0=XMM_R():rw:dq:u64 MEM0:r:dq:u64'},
{'ICLASS': 'PSLLQ', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_7', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xF3 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq:u64 REG1=XMM_B():r:dq:u64'},
{'ICLASS': 'PSLLW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_7', 'PATTERN': '0x0F 0x71 osz_refining_prefix MOD[0b11] MOD=3 REG[0b110] RM[nnn]  REFINING66() UIMM8()', 'OPERANDS': 'REG0=XMM_B():rw:dq:u16 IMM0:r:b'},
{'ICLASS': 'PSLLW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xF1 osz_refining_prefix MOD[mm] MOD!=3 REG[rrr] RM[nnn]  REFINING66() MODRM()', 'OPERANDS': 'REG0=XMM_R():rw:dq:u16 MEM0:r:dq'},
{'ICLASS': 'PSLLW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_7', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xF1 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq:u16 REG1=XMM_B():r:dq'},
{'ICLASS': 'PSRAD', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_7', 'PATTERN': '0x0F 0x72 osz_refining_prefix MOD[0b11] MOD=3 REG[0b100] RM[nnn]  REFINING66() UIMM8()', 'OPERANDS': 'REG0=XMM_B():rw:dq:i32 IMM0:r:b'},
{'ICLASS': 'PSRAD', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xE2 osz_refining_prefix MOD[mm] MOD!=3 REG[rrr] RM[nnn]  REFINING66() MODRM()', 'OPERANDS': 'REG0=XMM_R():rw:dq:i32 MEM0:r:dq:u64'},
{'ICLASS': 'PSRAD', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_7', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xE2 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq:i32 REG1=XMM_B():r:dq:u64'},
{'ICLASS': 'PSRAW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_7', 'PATTERN': '0x0F 0x71 osz_refining_prefix MOD[0b11] MOD=3 REG[0b100] RM[nnn]  REFINING66() UIMM8()', 'OPERANDS': 'REG0=XMM_B():rw:dq:i16 IMM0:r:b'},
{'ICLASS': 'PSRAW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xE1 osz_refining_prefix MOD[mm] MOD!=3 REG[rrr] RM[nnn]  REFINING66() MODRM()', 'OPERANDS': 'REG0=XMM_R():rw:dq:i16 MEM0:r:dq:u64'},
{'ICLASS': 'PSRAW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_7', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xE1 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq:i16 REG1=XMM_B():r:dq:u64'},
{'ICLASS': 'PSRLD', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_7', 'PATTERN': '0x0F 0x72 osz_refining_prefix MOD[0b11] MOD=3 REG[0b010] RM[nnn]  REFINING66() UIMM8()', 'OPERANDS': 'REG0=XMM_B():rw:dq:u32 IMM0:r:b'},
{'ICLASS': 'PSRLD', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xD2 osz_refining_prefix MOD[mm] MOD!=3 REG[rrr] RM[nnn]  REFINING66() MODRM()', 'OPERANDS': 'REG0=XMM_R():rw:dq MEM0:r:dq'},
{'ICLASS': 'PSRLD', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_7', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xD2 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PSRLDQ', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_7', 'PATTERN': '0x0F 0x73 osz_refining_prefix MOD[0b11] MOD=3 REG[0b011] RM[nnn]  REFINING66() UIMM8()', 'OPERANDS': 'REG0=XMM_B():rw:dq:u128 IMM0:r:b'},
{'ICLASS': 'PSRLQ', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_7', 'PATTERN': '0x0F 0x73 osz_refining_prefix MOD[0b11] MOD=3 REG[0b010] RM[nnn]  REFINING66() UIMM8()', 'OPERANDS': 'REG0=XMM_B():rw:dq:u64 IMM0:r:b'},
{'ICLASS': 'PSRLQ', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xD3 osz_refining_prefix MOD[mm] MOD!=3 REG[rrr] RM[nnn]  REFINING66() MODRM()', 'OPERANDS': 'REG0=XMM_R():rw:dq MEM0:r:dq'},
{'ICLASS': 'PSRLQ', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_7', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xD3 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PSRLW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_7', 'PATTERN': '0x0F 0x71 osz_refining_prefix MOD[0b11] MOD=3 REG[0b010] RM[nnn]  REFINING66() UIMM8()', 'OPERANDS': 'REG0=XMM_B():rw:dq:u16 IMM0:r:b'},
{'ICLASS': 'PSRLW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xD1 osz_refining_prefix MOD[mm] MOD!=3 REG[rrr] RM[nnn]  REFINING66() MODRM()', 'OPERANDS': 'REG0=XMM_R():rw:dq MEM0:r:dq'},
{'ICLASS': 'PSRLW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_7', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xD1 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PSUBB', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xF8 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PSUBD', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xFA osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PSUBQ', 'EXCEPTIONS': 'mmx-mem', 'ATTRIBUTES': 'NOTSX', 'CPL': '3', 'CATEGORY': 'MMX', 'EXTENSION': 'SSE2', 'ISA_SET': 'SSE2MMX', 'PATTERN': '0x0F 0xFB no_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]', 'OPERANDS': 'REG0=MMX_R():rw:q REG1=MMX_B():r:q'},
{'ICLASS': 'PSUBQ', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xFB osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PSUBSB', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xE8 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PSUBSW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xE9 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PSUBUSB', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xD8 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PSUBUSW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xD9 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PSUBW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xF9 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PUNPCKHBW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'SKIPLOW64   REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0x68 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:q'},
{'ICLASS': 'PUNPCKHDQ', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'SKIPLOW64   REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0x6A osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:q'},
{'ICLASS': 'PUNPCKHQDQ', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'SKIPLOW64   REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0x6D osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:q'},
{'ICLASS': 'PUNPCKHWD', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'SKIPLOW64   REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0x69 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:q'},
{'ICLASS': 'PUNPCKLBW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'COMMENT': 'mem form only uses q portion of the dq load. See SDM.', 'PATTERN': '0x0F 0x60 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:q'},
{'ICLASS': 'PUNPCKLDQ', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'COMMENT': 'mem form only uses q portion of the dq load. See SDM.', 'PATTERN': '0x0F 0x62 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:q'},
{'ICLASS': 'PUNPCKLQDQ', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'COMMENT': 'mem form only uses q portion of the dq load. See SDM.', 'PATTERN': '0x0F 0x6C osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:q'},
{'ICLASS': 'PUNPCKLWD', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'COMMENT': 'mem form only uses q portion of the dq load. See SDM.', 'PATTERN': '0x0F 0x61 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:q'},
{'ICLASS': 'PXOR', 'CPL': '3', 'CATEGORY': 'LOGICAL', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xEF osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'SHUFPD', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0xC6 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66() UIMM8()', 'OPERANDS': 'REG0=XMM_R():rw:pd REG1=XMM_B():r:pd IMM0:r:b'},
{'ICLASS': 'SQRTPD', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_2', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT MXCSR', 'PATTERN': '0x0F 0x51 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():w:pd REG1=XMM_B():r:pd'},
{'ICLASS': 'SQRTSD', 'CPL': '3', 'ATTRIBUTES': 'simd_scalar  MXCSR', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_3', 'PATTERN': '0x0F 0x51 f2_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  IGNORE66()', 'OPERANDS': 'REG0=XMM_R():rw:sd REG1=XMM_B():r:sd'},
{'ICLASS': 'SUBPD', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_2', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT MXCSR', 'PATTERN': '0x0F 0x5C osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:pd REG1=XMM_B():r:pd'},
{'ICLASS': 'SUBSD', 'CPL': '3', 'ATTRIBUTES': 'simd_scalar  MXCSR', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_3', 'PATTERN': '0x0F 0x5C f2_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  IGNORE66()', 'OPERANDS': 'REG0=XMM_R():rw:sd REG1=XMM_B():r:sd'},
{'ICLASS': 'UCOMISD', 'CPL': '3', 'ATTRIBUTES': 'simd_scalar  MXCSR', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_3', 'FLAGS': 'MUST [ of-0 sf-0 zf-mod af-0 pf-mod cf-mod ]', 'PATTERN': '0x0F 0x2E osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():r:sd REG1=XMM_B():r:sd'},
{'ICLASS': 'UNPCKHPD', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'SKIPLOW64   REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0x15 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:pd REG1=XMM_B():r:q'},
{'ICLASS': 'UNPCKLPD', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'COMMENT': 'mem form only uses q portion of the dq load. See SDM.', 'PATTERN': '0x0F 0x14 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:pd REG1=XMM_B():r:q'},
{'ICLASS': 'XORPD', 'CPL': '3', 'CATEGORY': 'LOGICAL_FP', 'EXTENSION': 'SSE2', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0x57 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:xuq REG1=XMM_B():r:xuq'},
]
