

================================================================
== Vitis HLS Report for 'module1_packet_detect_Pipeline_STREAM_LOOP'
================================================================
* Date:           Wed Feb  4 21:04:50 2026

* Version:        2024.2.2 (Build 6049644 on Mar  5 2025)
* Project:        system_top
* Solution:       hls (Vivado IP Flow Target)
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  8.510 ns|     1.25 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+------------------------------------------------+
    |  Latency (cycles) |  Latency (absolute) |  Interval |                    Pipeline                    |
    |   min   |   max   |    min   |    max   | min | max |                      Type                      |
    +---------+---------+----------+----------+-----+-----+------------------------------------------------+
    |        ?|        ?|         ?|         ?|    0|    0|  loop auto-rewind stp (delay=0 clock cycles(s))|
    +---------+---------+----------+----------+-----+-----+------------------------------------------------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +---------------+---------+---------+----------+-----------+-----------+------+----------+
        |               |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        |   Loop Name   |   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +---------------+---------+---------+----------+-----------+-----------+------+----------+
        |- STREAM_LOOP  |        ?|        ?|        11|          1|          1|     ?|       yes|
        +---------------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+-------+-----+
|       Name      | BRAM_18K| DSP |   FF   |  LUT  | URAM|
+-----------------+---------+-----+--------+-------+-----+
|DSP              |        -|    5|       -|      -|    -|
|Expression       |        -|    -|       0|    787|    -|
|FIFO             |        -|    -|       -|      -|    -|
|Instance         |        -|   15|       0|    403|    -|
|Memory           |        -|    -|       -|      -|    -|
|Multiplexer      |        -|    -|       0|    866|    -|
|Register         |        -|    -|    2400|    160|    -|
+-----------------+---------+-----+--------+-------+-----+
|Total            |        0|   20|    2400|   2216|    0|
+-----------------+---------+-----+--------+-------+-----+
|Available        |      280|  220|  106400|  53200|    0|
+-----------------+---------+-----+--------+-------+-----+
|Utilization (%)  |        0|    9|       2|      4|    0|
+-----------------+---------+-----+--------+-------+-----+

+ Detail: 
    * Instance: 
    +---------------------------+-----------------------+---------+----+---+----+-----+
    |          Instance         |         Module        | BRAM_18K| DSP| FF| LUT| URAM|
    +---------------------------+-----------------------+---------+----+---+----+-----+
    |mul_16s_16s_28_1_1_U72     |mul_16s_16s_28_1_1     |        0|   1|  0|   6|    0|
    |mul_16s_16s_28_1_1_U73     |mul_16s_16s_28_1_1     |        0|   1|  0|   6|    0|
    |mul_16s_16s_29_1_1_U74     |mul_16s_16s_29_1_1     |        0|   1|  0|   6|    0|
    |mul_32s_32s_54_1_1_U67     |mul_32s_32s_54_1_1     |        0|   4|  0|  20|    0|
    |mul_32s_32s_54_1_1_U68     |mul_32s_32s_54_1_1     |        0|   4|  0|  20|    0|
    |mul_32s_32s_54_1_1_U69     |mul_32s_32s_54_1_1     |        0|   4|  0|  20|    0|
    |sparsemux_33_4_16_1_1_U70  |sparsemux_33_4_16_1_1  |        0|   0|  0|  65|    0|
    |sparsemux_33_4_16_1_1_U71  |sparsemux_33_4_16_1_1  |        0|   0|  0|  65|    0|
    |sparsemux_33_4_16_1_1_U75  |sparsemux_33_4_16_1_1  |        0|   0|  0|  65|    0|
    |sparsemux_33_4_16_1_1_U76  |sparsemux_33_4_16_1_1  |        0|   0|  0|  65|    0|
    |sparsemux_33_4_16_1_1_U77  |sparsemux_33_4_16_1_1  |        0|   0|  0|  65|    0|
    +---------------------------+-----------------------+---------+----+---+----+-----+
    |Total                      |                       |        0|  15|  0| 403|    0|
    +---------------------------+-----------------------+---------+----+---+----+-----+

    * DSP: 
    +------------------------------------+--------------------------------+--------------+
    |              Instance              |             Module             |  Expression  |
    +------------------------------------+--------------------------------+--------------+
    |mac_muladd_16s_16s_28s_28_4_1_U79   |mac_muladd_16s_16s_28s_28_4_1   |  i0 + i1 * i2|
    |mac_muladd_16s_16s_29ns_29_4_1_U81  |mac_muladd_16s_16s_29ns_29_4_1  |  i0 * i0 + i1|
    |mac_muladd_16s_16s_29ns_29_4_1_U82  |mac_muladd_16s_16s_29ns_29_4_1  |  i0 + i1 * i1|
    |mac_muladd_16s_16s_29s_29_4_1_U78   |mac_muladd_16s_16s_29s_29_4_1   |  i0 + i1 * i1|
    |mac_mulsub_16s_16s_28s_28_4_1_U80   |mac_mulsub_16s_16s_28s_28_4_1   |  i0 - i1 * i2|
    +------------------------------------+--------------------------------+--------------+

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +-----------------------------------------+----------+----+---+----+------------+------------+
    |              Variable Name              | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-----------------------------------------+----------+----+---+----+------------+------------+
    |add_ln89_fu_2210_p2                      |         +|   0|  0|  61|          54|          54|
    |add_ln98_fu_2301_p2                      |         +|   0|  0|  16|          16|          16|
    |corrSum_im_1_fu_1541_p2                  |         +|   0|  0|  39|          32|          32|
    |corrSum_re_1_fu_1524_p2                  |         +|   0|  0|  39|          32|          32|
    |i_11_fu_1010_p2                          |         +|   0|  0|  38|          31|           1|
    |n_fu_1054_p2                             |         +|   0|  0|  38|          31|           6|
    |powSumAcc_3_fu_1983_p2                   |         +|   0|  0|  39|          32|          32|
    |startOffset_6_fu_2306_p2                 |         +|   0|  0|  16|          16|           6|
    |sustainedCount_3_fu_2274_p2              |         +|   0|  0|  39|          32|           1|
    |corrSum_im_2_fu_1825_p2                  |         -|   0|  0|  39|          32|          32|
    |corrSum_re_2_fu_1736_p2                  |         -|   0|  0|  39|          32|          32|
    |powSumAcc_2_fu_2135_p2                   |         -|   0|  0|  39|          32|          32|
    |ap_block_state11_pp0_stage0_iter10_grp1  |       and|   0|  0|   2|           1|           1|
    |ap_condition_2086                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2090                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2094                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2098                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2102                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2106                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2110                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2114                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2118                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2122                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2126                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2130                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2134                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2138                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2142                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2146                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2150                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2154                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2174                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2179                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2183                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2187                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2191                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2195                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2199                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2203                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2207                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2211                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2215                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2219                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2223                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2227                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2231                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2235                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2239                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2243                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2247                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_2254                        |       and|   0|  0|   2|           1|           1|
    |ap_predicate_op512_write_state11         |       and|   0|  0|   2|           1|           1|
    |ap_predicate_pred1327_state3             |       and|   0|  0|   2|           1|           1|
    |ap_predicate_pred1337_state3             |       and|   0|  0|   2|           1|           1|
    |ap_predicate_pred1346_state3             |       and|   0|  0|   2|           1|           1|
    |ap_predicate_pred1355_state3             |       and|   0|  0|   2|           1|           1|
    |ap_predicate_pred1364_state3             |       and|   0|  0|   2|           1|           1|
    |ap_predicate_pred1373_state3             |       and|   0|  0|   2|           1|           1|
    |ap_predicate_pred1382_state3             |       and|   0|  0|   2|           1|           1|
    |ap_predicate_pred1391_state3             |       and|   0|  0|   2|           1|           1|
    |ap_predicate_pred1400_state3             |       and|   0|  0|   2|           1|           1|
    |ap_predicate_pred1409_state3             |       and|   0|  0|   2|           1|           1|
    |ap_predicate_pred1418_state3             |       and|   0|  0|   2|           1|           1|
    |ap_predicate_pred1427_state3             |       and|   0|  0|   2|           1|           1|
    |ap_predicate_pred1436_state3             |       and|   0|  0|   2|           1|           1|
    |ap_predicate_pred1445_state3             |       and|   0|  0|   2|           1|           1|
    |ap_predicate_pred1454_state3             |       and|   0|  0|   2|           1|           1|
    |ap_predicate_pred1463_state3             |       and|   0|  0|   2|           1|           1|
    |icmp_ln51_fu_1004_p2                     |      icmp|   0|  0|  39|          32|          32|
    |icmp_ln65_fu_1048_p2                     |      icmp|   0|  0|  34|          27|           1|
    |icmp_ln87_fu_1063_p2                     |      icmp|   0|  0|  38|          31|           4|
    |icmp_ln95_fu_2263_p2                     |      icmp|   0|  0|  61|          54|          54|
    |icmp_ln97_fu_2280_p2                     |      icmp|   0|  0|  39|          32|           5|
    |ap_block_pp0_stage0_01001_grp1           |        or|   0|  0|   2|           1|           1|
    |ap_block_state2_pp0_stage0_iter1_grp1    |        or|   0|  0|   2|           1|           1|
    |ap_enable_pp0                            |       xor|   0|  0|   2|           1|           2|
    |xor_ln98_fu_2295_p2                      |       xor|   0|  0|  16|          16|           2|
    +-----------------------------------------+----------+----+---+----+------------+------------+
    |Total                                    |          |   0|  0| 787|         623|         434|
    +-----------------------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------------------+----+-----------+-----+-----------+
    |                 Name                | LUT| Input Size| Bits| Total Bits|
    +-------------------------------------+----+-----------+-----+-----------+
    |ap_done_int                          |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter10             |   9|          2|    1|          2|
    |ap_phi_mux_detected_1_phi_fu_536_p8  |  14|          3|    1|          3|
    |ap_sig_allocacmp_i_10                |   9|          2|   31|         62|
    |corrSum_im_fu_356                    |  14|          3|   32|         96|
    |corrSum_re_fu_360                    |  14|          3|   32|         96|
    |cp_im_buf_10_fu_252                  |   9|          2|   16|         32|
    |cp_im_buf_11_fu_256                  |   9|          2|   16|         32|
    |cp_im_buf_12_fu_260                  |   9|          2|   16|         32|
    |cp_im_buf_13_fu_264                  |   9|          2|   16|         32|
    |cp_im_buf_14_fu_268                  |   9|          2|   16|         32|
    |cp_im_buf_15_fu_272                  |   9|          2|   16|         32|
    |cp_im_buf_1_fu_216                   |   9|          2|   16|         32|
    |cp_im_buf_2_fu_220                   |   9|          2|   16|         32|
    |cp_im_buf_3_fu_224                   |   9|          2|   16|         32|
    |cp_im_buf_4_fu_228                   |   9|          2|   16|         32|
    |cp_im_buf_5_fu_232                   |   9|          2|   16|         32|
    |cp_im_buf_6_fu_236                   |   9|          2|   16|         32|
    |cp_im_buf_7_fu_240                   |   9|          2|   16|         32|
    |cp_im_buf_8_fu_244                   |   9|          2|   16|         32|
    |cp_im_buf_9_fu_248                   |   9|          2|   16|         32|
    |cp_im_buf_fu_212                     |   9|          2|   16|         32|
    |cp_re_buf_10_fu_188                  |   9|          2|   16|         32|
    |cp_re_buf_11_fu_192                  |   9|          2|   16|         32|
    |cp_re_buf_12_fu_196                  |   9|          2|   16|         32|
    |cp_re_buf_13_fu_200                  |   9|          2|   16|         32|
    |cp_re_buf_14_fu_204                  |   9|          2|   16|         32|
    |cp_re_buf_15_fu_208                  |   9|          2|   16|         32|
    |cp_re_buf_1_fu_152                   |   9|          2|   16|         32|
    |cp_re_buf_2_fu_156                   |   9|          2|   16|         32|
    |cp_re_buf_3_fu_160                   |   9|          2|   16|         32|
    |cp_re_buf_4_fu_164                   |   9|          2|   16|         32|
    |cp_re_buf_5_fu_168                   |   9|          2|   16|         32|
    |cp_re_buf_6_fu_172                   |   9|          2|   16|         32|
    |cp_re_buf_7_fu_176                   |   9|          2|   16|         32|
    |cp_re_buf_8_fu_180                   |   9|          2|   16|         32|
    |cp_re_buf_9_fu_184                   |   9|          2|   16|         32|
    |cp_re_buf_fu_148                     |   9|          2|   16|         32|
    |delay_line_im_10_fu_384              |   9|          2|   16|         32|
    |delay_line_im_11_fu_380              |   9|          2|   16|         32|
    |delay_line_im_12_fu_376              |   9|          2|   16|         32|
    |delay_line_im_13_fu_372              |   9|          2|   16|         32|
    |delay_line_im_14_fu_368              |   9|          2|   16|         32|
    |delay_line_im_15_fu_364              |   9|          2|   16|         32|
    |delay_line_im_1_fu_420               |   9|          2|   16|         32|
    |delay_line_im_2_fu_416               |   9|          2|   16|         32|
    |delay_line_im_3_fu_412               |   9|          2|   16|         32|
    |delay_line_im_4_fu_408               |   9|          2|   16|         32|
    |delay_line_im_5_fu_404               |   9|          2|   16|         32|
    |delay_line_im_6_fu_400               |   9|          2|   16|         32|
    |delay_line_im_7_fu_396               |   9|          2|   16|         32|
    |delay_line_im_8_fu_392               |   9|          2|   16|         32|
    |delay_line_im_9_fu_388               |   9|          2|   16|         32|
    |delay_line_im_fu_424                 |   9|          2|   16|         32|
    |delay_line_re_10_fu_448              |   9|          2|   16|         32|
    |delay_line_re_11_fu_444              |   9|          2|   16|         32|
    |delay_line_re_12_fu_440              |   9|          2|   16|         32|
    |delay_line_re_13_fu_436              |   9|          2|   16|         32|
    |delay_line_re_14_fu_432              |   9|          2|   16|         32|
    |delay_line_re_15_fu_428              |   9|          2|   16|         32|
    |delay_line_re_1_fu_484               |   9|          2|   16|         32|
    |delay_line_re_2_fu_480               |   9|          2|   16|         32|
    |delay_line_re_3_fu_476               |   9|          2|   16|         32|
    |delay_line_re_4_fu_472               |   9|          2|   16|         32|
    |delay_line_re_5_fu_468               |   9|          2|   16|         32|
    |delay_line_re_6_fu_464               |   9|          2|   16|         32|
    |delay_line_re_7_fu_460               |   9|          2|   16|         32|
    |delay_line_re_8_fu_456               |   9|          2|   16|         32|
    |delay_line_re_9_fu_452               |   9|          2|   16|         32|
    |delay_line_re_fu_488                 |   9|          2|   16|         32|
    |detected_fu_348                      |   9|          2|    1|          2|
    |i_fu_144                             |   9|          2|   31|         62|
    |m0_to_m1_data_blk_n                  |   9|          2|    1|          2|
    |m1_startOffset_blk_n                 |   9|          2|    1|          2|
    |m1_to_m2_data_blk_n                  |   9|          2|    1|          2|
    |powSumAcc_fu_352                     |  14|          3|   32|         96|
    |ps_buf_10_fu_316                     |   9|          2|   16|         32|
    |ps_buf_11_fu_320                     |   9|          2|   16|         32|
    |ps_buf_12_fu_324                     |   9|          2|   16|         32|
    |ps_buf_13_fu_328                     |   9|          2|   16|         32|
    |ps_buf_14_fu_332                     |   9|          2|   16|         32|
    |ps_buf_15_fu_336                     |   9|          2|   16|         32|
    |ps_buf_1_fu_280                      |   9|          2|   16|         32|
    |ps_buf_2_fu_284                      |   9|          2|   16|         32|
    |ps_buf_3_fu_288                      |   9|          2|   16|         32|
    |ps_buf_4_fu_292                      |   9|          2|   16|         32|
    |ps_buf_5_fu_296                      |   9|          2|   16|         32|
    |ps_buf_6_fu_300                      |   9|          2|   16|         32|
    |ps_buf_7_fu_304                      |   9|          2|   16|         32|
    |ps_buf_8_fu_308                      |   9|          2|   16|         32|
    |ps_buf_9_fu_312                      |   9|          2|   16|         32|
    |ps_buf_fu_276                        |   9|          2|   16|         32|
    |startOffset_fu_340                   |   9|          2|   16|         32|
    |sustainedCount_fu_344                |   9|          2|   32|         64|
    +-------------------------------------+----+-----------+-----+-----------+
    |Total                                | 866|        192| 1493|       3083|
    +-------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +-----------------------------------+----+----+-----+-----------+
    |                Name               | FF | LUT| Bits| Const Bits|
    +-----------------------------------+----+----+-----+-----------+
    |ap_CS_fsm                          |   1|   0|    1|          0|
    |ap_done_reg                        |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter10           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9            |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter1_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter2_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter3_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter4_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter5_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter6_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter7_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter8_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter9_reg   |   1|   0|    1|          0|
    |ap_predicate_pred1327_state3       |   1|   0|    1|          0|
    |ap_predicate_pred1337_state3       |   1|   0|    1|          0|
    |ap_predicate_pred1346_state3       |   1|   0|    1|          0|
    |ap_predicate_pred1355_state3       |   1|   0|    1|          0|
    |ap_predicate_pred1364_state3       |   1|   0|    1|          0|
    |ap_predicate_pred1373_state3       |   1|   0|    1|          0|
    |ap_predicate_pred1382_state3       |   1|   0|    1|          0|
    |ap_predicate_pred1391_state3       |   1|   0|    1|          0|
    |ap_predicate_pred1400_state3       |   1|   0|    1|          0|
    |ap_predicate_pred1409_state3       |   1|   0|    1|          0|
    |ap_predicate_pred1418_state3       |   1|   0|    1|          0|
    |ap_predicate_pred1427_state3       |   1|   0|    1|          0|
    |ap_predicate_pred1436_state3       |   1|   0|    1|          0|
    |ap_predicate_pred1445_state3       |   1|   0|    1|          0|
    |ap_predicate_pred1454_state3       |   1|   0|    1|          0|
    |ap_predicate_pred1463_state3       |   1|   0|    1|          0|
    |corrSum_im_1_reg_3193              |  32|   0|   32|          0|
    |corrSum_im_fu_356                  |  32|   0|   32|          0|
    |corrSum_re_1_reg_3188              |  32|   0|   32|          0|
    |corrSum_re_fu_360                  |  32|   0|   32|          0|
    |cp_im_buf_10_fu_252                |  16|   0|   16|          0|
    |cp_im_buf_11_fu_256                |  16|   0|   16|          0|
    |cp_im_buf_12_fu_260                |  16|   0|   16|          0|
    |cp_im_buf_13_fu_264                |  16|   0|   16|          0|
    |cp_im_buf_14_fu_268                |  16|   0|   16|          0|
    |cp_im_buf_15_fu_272                |  16|   0|   16|          0|
    |cp_im_buf_1_fu_216                 |  16|   0|   16|          0|
    |cp_im_buf_2_fu_220                 |  16|   0|   16|          0|
    |cp_im_buf_3_fu_224                 |  16|   0|   16|          0|
    |cp_im_buf_4_fu_228                 |  16|   0|   16|          0|
    |cp_im_buf_5_fu_232                 |  16|   0|   16|          0|
    |cp_im_buf_6_fu_236                 |  16|   0|   16|          0|
    |cp_im_buf_7_fu_240                 |  16|   0|   16|          0|
    |cp_im_buf_8_fu_244                 |  16|   0|   16|          0|
    |cp_im_buf_9_fu_248                 |  16|   0|   16|          0|
    |cp_im_buf_fu_212                   |  16|   0|   16|          0|
    |cp_im_reg_3141                     |  16|   0|   16|          0|
    |cp_re_buf_10_fu_188                |  16|   0|   16|          0|
    |cp_re_buf_11_fu_192                |  16|   0|   16|          0|
    |cp_re_buf_12_fu_196                |  16|   0|   16|          0|
    |cp_re_buf_13_fu_200                |  16|   0|   16|          0|
    |cp_re_buf_14_fu_204                |  16|   0|   16|          0|
    |cp_re_buf_15_fu_208                |  16|   0|   16|          0|
    |cp_re_buf_1_fu_152                 |  16|   0|   16|          0|
    |cp_re_buf_2_fu_156                 |  16|   0|   16|          0|
    |cp_re_buf_3_fu_160                 |  16|   0|   16|          0|
    |cp_re_buf_4_fu_164                 |  16|   0|   16|          0|
    |cp_re_buf_5_fu_168                 |  16|   0|   16|          0|
    |cp_re_buf_6_fu_172                 |  16|   0|   16|          0|
    |cp_re_buf_7_fu_176                 |  16|   0|   16|          0|
    |cp_re_buf_8_fu_180                 |  16|   0|   16|          0|
    |cp_re_buf_9_fu_184                 |  16|   0|   16|          0|
    |cp_re_buf_fu_148                   |  16|   0|   16|          0|
    |cp_re_reg_3120                     |  16|   0|   16|          0|
    |delay_line_im_10_fu_384            |  16|   0|   16|          0|
    |delay_line_im_11_fu_380            |  16|   0|   16|          0|
    |delay_line_im_12_fu_376            |  16|   0|   16|          0|
    |delay_line_im_13_fu_372            |  16|   0|   16|          0|
    |delay_line_im_14_fu_368            |  16|   0|   16|          0|
    |delay_line_im_15_fu_364            |  16|   0|   16|          0|
    |delay_line_im_1_fu_420             |  16|   0|   16|          0|
    |delay_line_im_2_fu_416             |  16|   0|   16|          0|
    |delay_line_im_3_fu_412             |  16|   0|   16|          0|
    |delay_line_im_4_fu_408             |  16|   0|   16|          0|
    |delay_line_im_5_fu_404             |  16|   0|   16|          0|
    |delay_line_im_6_fu_400             |  16|   0|   16|          0|
    |delay_line_im_7_fu_396             |  16|   0|   16|          0|
    |delay_line_im_8_fu_392             |  16|   0|   16|          0|
    |delay_line_im_9_fu_388             |  16|   0|   16|          0|
    |delay_line_im_fu_424               |  16|   0|   16|          0|
    |delay_line_re_10_fu_448            |  16|   0|   16|          0|
    |delay_line_re_11_fu_444            |  16|   0|   16|          0|
    |delay_line_re_12_fu_440            |  16|   0|   16|          0|
    |delay_line_re_13_fu_436            |  16|   0|   16|          0|
    |delay_line_re_14_fu_432            |  16|   0|   16|          0|
    |delay_line_re_15_fu_428            |  16|   0|   16|          0|
    |delay_line_re_1_fu_484             |  16|   0|   16|          0|
    |delay_line_re_2_fu_480             |  16|   0|   16|          0|
    |delay_line_re_3_fu_476             |  16|   0|   16|          0|
    |delay_line_re_4_fu_472             |  16|   0|   16|          0|
    |delay_line_re_5_fu_468             |  16|   0|   16|          0|
    |delay_line_re_6_fu_464             |  16|   0|   16|          0|
    |delay_line_re_7_fu_460             |  16|   0|   16|          0|
    |delay_line_re_8_fu_456             |  16|   0|   16|          0|
    |delay_line_re_9_fu_452             |  16|   0|   16|          0|
    |delay_line_re_fu_488               |  16|   0|   16|          0|
    |detected_fu_348                    |   1|   0|    1|          0|
    |detected_load_1_reg_3223           |   1|   0|    1|          0|
    |i_10_reg_2985                      |  31|   0|   31|          0|
    |i_fu_144                           |  31|   0|   31|          0|
    |icmp_ln51_reg_2992                 |   1|   0|    1|          0|
    |icmp_ln65_reg_3048                 |   1|   0|    1|          0|
    |icmp_ln87_reg_3058                 |   1|   0|    1|          0|
    |icmp_ln95_reg_3227                 |   1|   0|    1|          0|
    |icmp_ln97_reg_3231                 |   1|   0|    1|          0|
    |mul_ln75_1_reg_3088                |  28|   0|   28|          0|
    |mul_ln75_1_reg_3088_pp0_iter3_reg  |  28|   0|   28|          0|
    |mul_ln76_reg_3093                  |  28|   0|   28|          0|
    |mul_ln76_reg_3093_pp0_iter3_reg    |  28|   0|   28|          0|
    |mul_ln89_1_reg_3208                |  54|   0|   54|          0|
    |mul_ln89_reg_3203                  |  54|   0|   54|          0|
    |mul_ln91_reg_3218                  |  54|   0|   54|          0|
    |powSumAcc_3_reg_3198               |  32|   0|   32|          0|
    |powSumAcc_fu_352                   |  32|   0|   32|          0|
    |ps_buf_10_fu_316                   |  16|   0|   16|          0|
    |ps_buf_11_fu_320                   |  16|   0|   16|          0|
    |ps_buf_12_fu_324                   |  16|   0|   16|          0|
    |ps_buf_13_fu_328                   |  16|   0|   16|          0|
    |ps_buf_14_fu_332                   |  16|   0|   16|          0|
    |ps_buf_15_fu_336                   |  16|   0|   16|          0|
    |ps_buf_1_fu_280                    |  16|   0|   16|          0|
    |ps_buf_2_fu_284                    |  16|   0|   16|          0|
    |ps_buf_3_fu_288                    |  16|   0|   16|          0|
    |ps_buf_4_fu_292                    |  16|   0|   16|          0|
    |ps_buf_5_fu_296                    |  16|   0|   16|          0|
    |ps_buf_6_fu_300                    |  16|   0|   16|          0|
    |ps_buf_7_fu_304                    |  16|   0|   16|          0|
    |ps_buf_8_fu_308                    |  16|   0|   16|          0|
    |ps_buf_9_fu_312                    |  16|   0|   16|          0|
    |ps_buf_fu_276                      |  16|   0|   16|          0|
    |ps_reg_3167                        |  16|   0|   16|          0|
    |rxD_im_reg_3026                    |  16|   0|   16|          0|
    |rxD_im_reg_3026_pp0_iter2_reg      |  16|   0|   16|          0|
    |rxD_re_reg_3005                    |  16|   0|   16|          0|
    |rx_re_reg_3067                     |  16|   0|   16|          0|
    |startOffset_6_reg_3235             |  16|   0|   16|          0|
    |startOffset_fu_340                 |  16|   0|   16|          0|
    |sustainedCount_fu_344              |  32|   0|   32|          0|
    |tmp_s_reg_3213                     |  32|   0|   32|          0|
    |trunc_ln51_reg_2996                |   4|   0|    4|          0|
    |trunc_ln93_reg_3062                |  16|   0|   16|          0|
    |icmp_ln51_reg_2992                 |  64|  32|    1|          0|
    |icmp_ln65_reg_3048                 |  64|  32|    1|          0|
    |icmp_ln87_reg_3058                 |  64|  32|    1|          0|
    |trunc_ln51_reg_2996                |  64|  32|    4|          0|
    |trunc_ln93_reg_3062                |  64|  32|   16|          0|
    +-----------------------------------+----+----+-----+-----------+
    |Total                              |2400| 160| 2103|          0|
    +-----------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------------------+-----+-----+------------+--------------------------------------------+--------------+
|           RTL Ports           | Dir | Bits|  Protocol  |                Source Object               |    C Type    |
+-------------------------------+-----+-----+------------+--------------------------------------------+--------------+
|ap_clk                         |   in|    1|  ap_ctrl_hs|  module1_packet_detect_Pipeline_STREAM_LOOP|  return value|
|ap_rst                         |   in|    1|  ap_ctrl_hs|  module1_packet_detect_Pipeline_STREAM_LOOP|  return value|
|ap_start                       |   in|    1|  ap_ctrl_hs|  module1_packet_detect_Pipeline_STREAM_LOOP|  return value|
|ap_done                        |  out|    1|  ap_ctrl_hs|  module1_packet_detect_Pipeline_STREAM_LOOP|  return value|
|ap_idle                        |  out|    1|  ap_ctrl_hs|  module1_packet_detect_Pipeline_STREAM_LOOP|  return value|
|ap_ready                       |  out|    1|  ap_ctrl_hs|  module1_packet_detect_Pipeline_STREAM_LOOP|  return value|
|m0_to_m1_data_dout             |   in|   32|     ap_fifo|                               m0_to_m1_data|       pointer|
|m0_to_m1_data_empty_n          |   in|    1|     ap_fifo|                               m0_to_m1_data|       pointer|
|m0_to_m1_data_read             |  out|    1|     ap_fifo|                               m0_to_m1_data|       pointer|
|m0_to_m1_data_num_data_valid   |   in|    7|     ap_fifo|                               m0_to_m1_data|       pointer|
|m0_to_m1_data_fifo_cap         |   in|    7|     ap_fifo|                               m0_to_m1_data|       pointer|
|m1_to_m2_data_din              |  out|   32|     ap_fifo|                               m1_to_m2_data|       pointer|
|m1_to_m2_data_full_n           |   in|    1|     ap_fifo|                               m1_to_m2_data|       pointer|
|m1_to_m2_data_write            |  out|    1|     ap_fifo|                               m1_to_m2_data|       pointer|
|m1_to_m2_data_num_data_valid   |   in|   32|     ap_fifo|                               m1_to_m2_data|       pointer|
|m1_to_m2_data_fifo_cap         |   in|   32|     ap_fifo|                               m1_to_m2_data|       pointer|
|m1_startOffset_din             |  out|   16|     ap_fifo|                              m1_startOffset|       pointer|
|m1_startOffset_full_n          |   in|    1|     ap_fifo|                              m1_startOffset|       pointer|
|m1_startOffset_write           |  out|    1|     ap_fifo|                              m1_startOffset|       pointer|
|m1_startOffset_num_data_valid  |   in|   32|     ap_fifo|                              m1_startOffset|       pointer|
|m1_startOffset_fifo_cap        |   in|   32|     ap_fifo|                              m1_startOffset|       pointer|
|p_read                         |   in|   32|     ap_none|                                      p_read|        scalar|
|detected_out                   |  out|    1|      ap_vld|                                detected_out|       pointer|
|detected_out_ap_vld            |  out|    1|      ap_vld|                                detected_out|       pointer|
|startOffset_out                |  out|   16|      ap_vld|                             startOffset_out|       pointer|
|startOffset_out_ap_vld         |  out|    1|      ap_vld|                             startOffset_out|       pointer|
+-------------------------------+-----+-----+------------+--------------------------------------------+--------------+

