+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                 ;
+---------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                             ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; hasil                                 ; 43    ; 42             ; 0            ; 42             ; 82     ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Subtractor|AdderFSMBlok|RegS          ; 84    ; 80             ; 0            ; 80             ; 80     ; 80              ; 80            ; 80              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Subtractor|AdderFSMBlok|RegB          ; 84    ; 81             ; 0            ; 81             ; 80     ; 81              ; 81            ; 81              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Subtractor|AdderFSMBlok|RegA          ; 84    ; 81             ; 0            ; 81             ; 80     ; 81              ; 81            ; 81              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Subtractor|AdderFSMBlok               ; 162   ; 1              ; 0            ; 1              ; 83     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Subtractor|FSM_AdderSubtractor|COMP_Q ; 81    ; 0              ; 0            ; 0              ; 80     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Subtractor|FSM_AdderSubtractor|COMP_P ; 81    ; 0              ; 0            ; 0              ; 80     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Subtractor|FSM_AdderSubtractor|OUTQ   ; 162   ; 0              ; 0            ; 0              ; 80     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Subtractor|FSM_AdderSubtractor|OUTP   ; 162   ; 0              ; 0            ; 0              ; 80     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Subtractor|FSM_AdderSubtractor        ; 167   ; 0              ; 1            ; 0              ; 161    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Subtractor                            ; 165   ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; shift_cek                             ; 162   ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterOutput                        ; 45    ; 42             ; 0            ; 42             ; 41     ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ComparatorRS                          ; 162   ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterSerialS                       ; 84    ; 1              ; 0            ; 1              ; 80     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterR                             ; 82    ; 0              ; 1            ; 0              ; 80     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RInputSelector                        ; 162   ; 0              ; 0            ; 0              ; 80     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; transfershif                          ; 41    ; 40             ; 1            ; 40             ; 80     ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; transferQtoS                          ; 41    ; 40             ; 1            ; 40             ; 80     ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; transferPtoR                          ; 41    ; 40             ; 1            ; 40             ; 80     ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterQ                             ; 43    ; 0              ; 1            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterP                             ; 43    ; 0              ; 1            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; signed_ceker                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; get_signed_q                          ; 41    ; 0              ; 40           ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; get_signed_p                          ; 41    ; 0              ; 40           ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; unsigned_Q                            ; 43    ; 42             ; 0            ; 42             ; 82     ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; unsigned_P                            ; 43    ; 42             ; 0            ; 42             ; 82     ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FSMDivider                            ; 9     ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
