# Fundamentos de Computadores - Relaci贸n 4: Circuitos Secuenciales

A diferencia de los sistemas combinacionales, los circuitos secuenciales incorporan elementos de memoria, permitiendo que la salida dependa tanto de las entradas actuales como de la historia previa del sistema (estado interno).

## Fundamentaci贸n Te贸rica

### Elementos de Memoria
- **Biestables (Flip-Flops)**: Unidades b谩sicas de almacenamiento sincronizadas por una se帽al de reloj ($CLK$).
  - **Tipo D**: Almacena el valor de entrada en el flanco activo.
  - **Tipo JK**: Vers谩til, permite funciones de set, reset, memoria y basculaci贸n (toggle).
  - **Tipo T**: Cambia el estado interno si la entrada es 1.

### M谩quinas de Estados Finitos (FSM)
- **Modelo de Mealy**: La salida depende del estado actual y de las entradas.
- **Modelo de Moore**: La salida depende exclusivamente del estado actual.

### Registros y Contadores
- **Registros de Desplazamiento**: Movimiento secuencial de datos bit a bit.
- **Contadores S铆ncronos y As铆ncronos**: Evoluci贸n de estados siguiendo una secuencia num茅rica (Binaria, Gray, BCD).

## Resoluci贸n de Problemas Seleccionados

1. **An谩lisis de un Contador S铆ncrono**
   *Problema*: Determinar la secuencia de estados de un contador basado en dos biestables JK.
   *Metodolog铆a*: 
   - Obtenci贸n de las ecuaciones de excitaci贸n de las entradas $J$ y $K$.
   - Elaboraci贸n de la tabla de transici贸n de estados.
   - Identificaci贸n de ciclos o estados no deseados (autocorrecci贸n).

2. **Dise帽o de un Detector de Secuencia**
   *Problema*: Dise帽ar una FSM que detecte la secuencia binaria `1011` en una corriente de datos de entrada.
   *Resoluci贸n*: 
   - Definici贸n del diagrama de estados (5 estados requeridos para el modelo de Moore).
   - Codificaci贸n de estados y selecci贸n de biestables.
   - S铆ntesis de la l贸gica de control l贸gica combinacional de entrada y salida.

3. **Cronogramas (Timing Diagrams)**
   *Problema*: Dibujar la evoluci贸n temporal de la salida $Q$ de un Flip-Flop D disparado por flanco de subida, considerando tiempos de establecimiento ($t_{setup}$) y mantenimiento ($t_{hold}$).
   *Concepto Cr铆tico*: La violaci贸n de estos par谩metros temporales puede inducir estados de metaestabilidad en el sistema.

##  Proyecto de Dise帽o: Contador S铆ncrono de 3 Bits (Modulo 8)
**Objetivo**: Dise帽ar un contador que siga la secuencia binaria natural (000 a 111) utilizando biestables tipo D.

### Metodolog铆a de Dise帽o Paso a Paso
1. **Diagrama de Estados**: Grafo circular con 8 nodos ($S_0$ a $S_7$) y transiciones un铆vocas con cada flanco de reloj.
2. **Tabla de Transici贸n y Excitaci贸n**:
   - Estado Actual ($Q_2, Q_1, Q_0$) $\to$ Siguiente Estado ($Q_2^+, Q_1^+, Q_0^+$).
   - Para biestables D, la entrada $D_i$ es igual al estado siguiente deseado $Q_i^+$.
3. **Mapas de Karnaugh para las Entradas D**:
   - $D_0 = \bar{Q}_0$ (Bascula en cada ciclo).
   - $D_1 = Q_1 \oplus Q_0$ (Cambia si $Q_0$ es 1).
   - $D_2 = Q_2 \oplus (Q_1 \cdot Q_0)$ (Cambia si $Q_1$ y $Q_0$ son 1).
4. **Implementaci贸n L贸gica**: Esquema con 3 biestables D y puertas XOR/AND para la l贸gica de excitaci贸n.

---
> [!IMPORTANT]
> En contadores s铆ncronos, todos los biestables comparten la misma se帽al de reloj, eliminando el problema del "glicheo" por retardos acumulados t铆pico de los contadores as铆ncronos.
