Fitter report for project
Wed Dec 10 13:25:54 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Interconnect Usage Summary
 26. Other Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+-------------------------------------+-------------------------------------------------+
; Fitter Status                       ; Successful - Wed Dec 10 13:25:54 2025           ;
; Quartus II 64-Bit Version           ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                       ; project                                         ;
; Top-level Entity Name               ; top                                             ;
; Family                              ; Cyclone V                                       ;
; Device                              ; 5CEBA4F23C7                                     ;
; Timing Models                       ; Final                                           ;
; Logic utilization (in ALMs)         ; 1,329 / 18,480 ( 7 % )                          ;
; Total registers                     ; 1296                                            ;
; Total pins                          ; 80 / 224 ( 36 % )                               ;
; Total virtual pins                  ; 0                                               ;
; Total block memory bits             ; 14,336 / 3,153,920 ( < 1 % )                    ;
; Total DSP Blocks                    ; 0 / 66 ( 0 % )                                  ;
; Total HSSI RX PCSs                  ; 0                                               ;
; Total HSSI PMA RX Deserializers     ; 0                                               ;
; Total HSSI PMA RX ATT Deserializers ; 0                                               ;
; Total HSSI TX PCSs                  ; 0                                               ;
; Total HSSI PMA TX Serializers       ; 0                                               ;
; Total HSSI PMA TX ATT Serializers   ; 0                                               ;
; Total PLLs                          ; 0 / 4 ( 0 % )                                   ;
; Total DLLs                          ; 0 / 4 ( 0 % )                                   ;
+-------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CEBA4F23C7                           ;                                       ;
; Fitter Effort                                                              ; Fast Fit                              ; Auto Fit                              ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+-------------+-------------------------------+
; Pin Name    ; Reason                        ;
+-------------+-------------------------------+
; SW[0]       ; Incomplete set of assignments ;
; SW[1]       ; Incomplete set of assignments ;
; SW[2]       ; Incomplete set of assignments ;
; SW[3]       ; Incomplete set of assignments ;
; SW[4]       ; Incomplete set of assignments ;
; SW[5]       ; Incomplete set of assignments ;
; SW[6]       ; Incomplete set of assignments ;
; SW[7]       ; Incomplete set of assignments ;
; SW[8]       ; Incomplete set of assignments ;
; SW[9]       ; Incomplete set of assignments ;
; LEDR[0]     ; Incomplete set of assignments ;
; LEDR[1]     ; Incomplete set of assignments ;
; LEDR[2]     ; Incomplete set of assignments ;
; LEDR[3]     ; Incomplete set of assignments ;
; LEDR[4]     ; Incomplete set of assignments ;
; LEDR[5]     ; Incomplete set of assignments ;
; LEDR[6]     ; Incomplete set of assignments ;
; LEDR[7]     ; Incomplete set of assignments ;
; LEDR[8]     ; Incomplete set of assignments ;
; LEDR[9]     ; Incomplete set of assignments ;
; HEX5[0]     ; Incomplete set of assignments ;
; HEX5[1]     ; Incomplete set of assignments ;
; HEX5[2]     ; Incomplete set of assignments ;
; HEX5[3]     ; Incomplete set of assignments ;
; HEX5[4]     ; Incomplete set of assignments ;
; HEX5[5]     ; Incomplete set of assignments ;
; HEX5[6]     ; Incomplete set of assignments ;
; HEX4[0]     ; Incomplete set of assignments ;
; HEX4[1]     ; Incomplete set of assignments ;
; HEX4[2]     ; Incomplete set of assignments ;
; HEX4[3]     ; Incomplete set of assignments ;
; HEX4[4]     ; Incomplete set of assignments ;
; HEX4[5]     ; Incomplete set of assignments ;
; HEX4[6]     ; Incomplete set of assignments ;
; HEX3[0]     ; Incomplete set of assignments ;
; HEX3[1]     ; Incomplete set of assignments ;
; HEX3[2]     ; Incomplete set of assignments ;
; HEX3[3]     ; Incomplete set of assignments ;
; HEX3[4]     ; Incomplete set of assignments ;
; HEX3[5]     ; Incomplete set of assignments ;
; HEX3[6]     ; Incomplete set of assignments ;
; HEX2[0]     ; Incomplete set of assignments ;
; HEX2[1]     ; Incomplete set of assignments ;
; HEX2[2]     ; Incomplete set of assignments ;
; HEX2[3]     ; Incomplete set of assignments ;
; HEX2[4]     ; Incomplete set of assignments ;
; HEX2[5]     ; Incomplete set of assignments ;
; HEX2[6]     ; Incomplete set of assignments ;
; HEX1[0]     ; Incomplete set of assignments ;
; HEX1[1]     ; Incomplete set of assignments ;
; HEX1[2]     ; Incomplete set of assignments ;
; HEX1[3]     ; Incomplete set of assignments ;
; HEX1[4]     ; Incomplete set of assignments ;
; HEX1[5]     ; Incomplete set of assignments ;
; HEX1[6]     ; Incomplete set of assignments ;
; HEX0[0]     ; Incomplete set of assignments ;
; HEX0[1]     ; Incomplete set of assignments ;
; HEX0[2]     ; Incomplete set of assignments ;
; HEX0[3]     ; Incomplete set of assignments ;
; HEX0[4]     ; Incomplete set of assignments ;
; HEX0[5]     ; Incomplete set of assignments ;
; HEX0[6]     ; Incomplete set of assignments ;
; VGA_R[0]    ; Incomplete set of assignments ;
; VGA_R[1]    ; Incomplete set of assignments ;
; VGA_R[2]    ; Incomplete set of assignments ;
; VGA_R[3]    ; Incomplete set of assignments ;
; VGA_G[0]    ; Incomplete set of assignments ;
; VGA_G[1]    ; Incomplete set of assignments ;
; VGA_G[2]    ; Incomplete set of assignments ;
; VGA_G[3]    ; Incomplete set of assignments ;
; VGA_B[0]    ; Incomplete set of assignments ;
; VGA_B[1]    ; Incomplete set of assignments ;
; VGA_B[2]    ; Incomplete set of assignments ;
; VGA_B[3]    ; Incomplete set of assignments ;
; VGA_HS      ; Incomplete set of assignments ;
; VGA_VS      ; Incomplete set of assignments ;
; VGA_CLK     ; Incomplete set of assignments ;
; VGA_BLANK_N ; Incomplete set of assignments ;
; VGA_SYNC_N  ; Incomplete set of assignments ;
; CLOCK_50    ; Incomplete set of assignments ;
+-------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                     ;
+---------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------+------------------+-----------------------+
; Node                            ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                         ; Destination Port ; Destination Port Name ;
+---------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------+------------------+-----------------------+
; CLOCK_50~inputCLKENA0           ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                          ;                  ;                       ;
; power_on_reset:por|q[2]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; power_on_reset:por|q[2]~DUPLICATE        ;                  ;                       ;
; riscvmulti:cpu|PC[1]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|PC[1]~DUPLICATE           ;                  ;                       ;
; riscvmulti:cpu|PC[7]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|PC[7]~DUPLICATE           ;                  ;                       ;
; riscvmulti:cpu|PC[10]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|PC[10]~DUPLICATE          ;                  ;                       ;
; riscvmulti:cpu|PC[15]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|PC[15]~DUPLICATE          ;                  ;                       ;
; riscvmulti:cpu|PC[17]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|PC[17]~DUPLICATE          ;                  ;                       ;
; riscvmulti:cpu|PC[18]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|PC[18]~DUPLICATE          ;                  ;                       ;
; riscvmulti:cpu|PC[20]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|PC[20]~DUPLICATE          ;                  ;                       ;
; riscvmulti:cpu|PC[21]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|PC[21]~DUPLICATE          ;                  ;                       ;
; riscvmulti:cpu|PC[29]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|PC[29]~DUPLICATE          ;                  ;                       ;
; riscvmulti:cpu|RegisterBank~23  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank~23DUPLICATE  ;                  ;                       ;
; riscvmulti:cpu|RegisterBank~141 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank~141DUPLICATE ;                  ;                       ;
; riscvmulti:cpu|RegisterBank~158 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank~158DUPLICATE ;                  ;                       ;
; riscvmulti:cpu|RegisterBank~410 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank~410DUPLICATE ;                  ;                       ;
; riscvmulti:cpu|RegisterBank~473 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank~473DUPLICATE ;                  ;                       ;
; riscvmulti:cpu|RegisterBank~474 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank~474DUPLICATE ;                  ;                       ;
; riscvmulti:cpu|RegisterBank~712 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank~712DUPLICATE ;                  ;                       ;
; riscvmulti:cpu|RegisterBank~769 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank~769DUPLICATE ;                  ;                       ;
; riscvmulti:cpu|RegisterBank~780 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank~780DUPLICATE ;                  ;                       ;
; riscvmulti:cpu|instr[9]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|instr[9]~DUPLICATE        ;                  ;                       ;
; riscvmulti:cpu|instr[13]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|instr[13]~DUPLICATE       ;                  ;                       ;
; riscvmulti:cpu|instr[15]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|instr[15]~DUPLICATE       ;                  ;                       ;
; riscvmulti:cpu|instr[16]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|instr[16]~DUPLICATE       ;                  ;                       ;
; riscvmulti:cpu|instr[17]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|instr[17]~DUPLICATE       ;                  ;                       ;
; riscvmulti:cpu|instr[19]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|instr[19]~DUPLICATE       ;                  ;                       ;
; riscvmulti:cpu|instr[20]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|instr[20]~DUPLICATE       ;                  ;                       ;
; riscvmulti:cpu|instr[21]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|instr[21]~DUPLICATE       ;                  ;                       ;
; riscvmulti:cpu|instr[22]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|instr[22]~DUPLICATE       ;                  ;                       ;
; riscvmulti:cpu|instr[23]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|instr[23]~DUPLICATE       ;                  ;                       ;
; riscvmulti:cpu|instr[24]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|instr[24]~DUPLICATE       ;                  ;                       ;
; riscvmulti:cpu|instr[28]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|instr[28]~DUPLICATE       ;                  ;                       ;
; riscvmulti:cpu|instr[29]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|instr[29]~DUPLICATE       ;                  ;                       ;
; riscvmulti:cpu|instr[31]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|instr[31]~DUPLICATE       ;                  ;                       ;
; riscvmulti:cpu|rs1[2]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[2]~DUPLICATE          ;                  ;                       ;
; riscvmulti:cpu|rs1[3]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[3]~DUPLICATE          ;                  ;                       ;
; riscvmulti:cpu|rs1[4]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[4]~DUPLICATE          ;                  ;                       ;
; riscvmulti:cpu|rs1[5]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[5]~DUPLICATE          ;                  ;                       ;
; riscvmulti:cpu|rs1[6]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[6]~DUPLICATE          ;                  ;                       ;
; riscvmulti:cpu|rs1[7]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[7]~DUPLICATE          ;                  ;                       ;
; riscvmulti:cpu|rs1[8]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[8]~DUPLICATE          ;                  ;                       ;
; riscvmulti:cpu|rs1[12]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[12]~DUPLICATE         ;                  ;                       ;
; riscvmulti:cpu|rs1[13]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[13]~DUPLICATE         ;                  ;                       ;
; riscvmulti:cpu|rs1[14]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[14]~DUPLICATE         ;                  ;                       ;
; riscvmulti:cpu|rs1[16]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[16]~DUPLICATE         ;                  ;                       ;
; riscvmulti:cpu|rs1[17]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[17]~DUPLICATE         ;                  ;                       ;
; riscvmulti:cpu|rs1[19]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[19]~DUPLICATE         ;                  ;                       ;
; riscvmulti:cpu|rs1[20]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[20]~DUPLICATE         ;                  ;                       ;
; riscvmulti:cpu|rs1[23]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[23]~DUPLICATE         ;                  ;                       ;
; riscvmulti:cpu|rs1[24]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[24]~DUPLICATE         ;                  ;                       ;
; riscvmulti:cpu|rs1[26]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[26]~DUPLICATE         ;                  ;                       ;
; riscvmulti:cpu|rs1[29]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[29]~DUPLICATE         ;                  ;                       ;
; riscvmulti:cpu|rs1[30]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[30]~DUPLICATE         ;                  ;                       ;
; riscvmulti:cpu|rs1[31]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[31]~DUPLICATE         ;                  ;                       ;
; riscvmulti:cpu|rs2[1]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs2[1]~DUPLICATE          ;                  ;                       ;
; riscvmulti:cpu|rs2[2]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs2[2]~DUPLICATE          ;                  ;                       ;
; riscvmulti:cpu|rs2[4]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs2[4]~DUPLICATE          ;                  ;                       ;
; riscvmulti:cpu|rs2[5]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs2[5]~DUPLICATE          ;                  ;                       ;
; riscvmulti:cpu|rs2[6]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs2[6]~DUPLICATE          ;                  ;                       ;
; riscvmulti:cpu|rs2[7]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs2[7]~DUPLICATE          ;                  ;                       ;
; riscvmulti:cpu|rs2[8]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs2[8]~DUPLICATE          ;                  ;                       ;
; riscvmulti:cpu|rs2[9]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs2[9]~DUPLICATE          ;                  ;                       ;
; riscvmulti:cpu|rs2[13]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs2[13]~DUPLICATE         ;                  ;                       ;
; riscvmulti:cpu|rs2[19]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs2[19]~DUPLICATE         ;                  ;                       ;
; riscvmulti:cpu|rs2[21]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs2[21]~DUPLICATE         ;                  ;                       ;
; riscvmulti:cpu|rs2[29]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs2[29]~DUPLICATE         ;                  ;                       ;
; riscvmulti:cpu|rs2[30]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs2[30]~DUPLICATE         ;                  ;                       ;
; vga:gpu|CounterX[0]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga:gpu|CounterX[0]~DUPLICATE            ;                  ;                       ;
; vga:gpu|CounterX[2]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga:gpu|CounterX[2]~DUPLICATE            ;                  ;                       ;
; vga:gpu|CounterX[5]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga:gpu|CounterX[5]~DUPLICATE            ;                  ;                       ;
; vga:gpu|CounterY[1]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga:gpu|CounterY[1]~DUPLICATE            ;                  ;                       ;
; vga:gpu|CounterY[2]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga:gpu|CounterY[2]~DUPLICATE            ;                  ;                       ;
; vga:gpu|CounterY[4]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga:gpu|CounterY[4]~DUPLICATE            ;                  ;                       ;
; vga:gpu|CounterY[5]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga:gpu|CounterY[5]~DUPLICATE            ;                  ;                       ;
; vga:gpu|CounterY[6]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga:gpu|CounterY[6]~DUPLICATE            ;                  ;                       ;
; vga:gpu|CounterY[8]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga:gpu|CounterY[8]~DUPLICATE            ;                  ;                       ;
; vga:gpu|CounterY[9]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga:gpu|CounterY[9]~DUPLICATE            ;                  ;                       ;
+---------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; KEY[0]     ; PIN_U7        ; QSF Assignment ;
; Location ;                ;              ; KEY[1]     ; PIN_W9        ; QSF Assignment ;
; Location ;                ;              ; KEY[2]     ; PIN_M7        ; QSF Assignment ;
; Location ;                ;              ; KEY[3]     ; PIN_M6        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2857 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2857 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2857    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 0       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/844915/projeto_final_aoc/labs/projeto_final/project.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,329 / 18,480     ; 7 %   ;
; ALMs needed [=A-B+C]                                        ; 1,329              ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,306 / 18,480     ; 7 %   ;
;         [a] ALMs used for LUT logic and registers           ; 351                ;       ;
;         [b] ALMs used for LUT logic                         ; 781                ;       ;
;         [c] ALMs used for registers                         ; 174                ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 88 / 18,480        ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 111 / 18,480       ; < 1 % ;
;         [a] Due to location constrained logic               ; 1                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 56                 ;       ;
;         [c] Due to LAB input limits                         ; 54                 ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; Low                ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 163 / 1,848        ; 9 %   ;
;     -- Logic LABs                                           ; 163                ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 1,421              ;       ;
;     -- 7 input functions                                    ; 532                ;       ;
;     -- 6 input functions                                    ; 291                ;       ;
;     -- 5 input functions                                    ; 249                ;       ;
;     -- 4 input functions                                    ; 126                ;       ;
;     -- <=3 input functions                                  ; 223                ;       ;
; Combinational ALUT usage for route-throughs                 ; 271                ;       ;
; Dedicated logic registers                                   ; 1,296              ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 1,048 / 36,960     ; 3 %   ;
;         -- Secondary logic registers                        ; 248 / 36,960       ; < 1 % ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 1,220              ;       ;
;         -- Routing optimization registers                   ; 76                 ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 80 / 224           ; 36 %  ;
;     -- Clock pins                                           ; 4 / 9              ; 44 %  ;
;     -- Dedicated input pins                                 ; 0 / 11             ; 0 %   ;
;                                                             ;                    ;       ;
; Global signals                                              ; 1                  ;       ;
; M10K blocks                                                 ; 2 / 308            ; < 1 % ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 14,336 / 3,153,920 ; < 1 % ;
; Total block memory implementation bits                      ; 20,480 / 3,153,920 ; < 1 % ;
; Total DSP Blocks                                            ; 0 / 66             ; 0 %   ;
; Fractional PLLs                                             ; 0 / 4              ; 0 %   ;
; Global clocks                                               ; 1 / 16             ; 6 %   ;
; Quadrant clocks                                             ; 0 / 88             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68             ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68             ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3              ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 4% / 3% / 4%       ;       ;
; Peak interconnect usage (total/H/V)                         ; 24% / 23% / 26%    ;       ;
; Maximum fan-out                                             ; 1264               ;       ;
; Highest non-global fan-out                                  ; 251                ;       ;
; Total fan-out                                               ; 12357              ;       ;
; Average fan-out                                             ; 3.92               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1329 / 18480 ( 7 % )  ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1329                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1306 / 18480 ( 7 % )  ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 351                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 781                   ; 0                              ;
;         [c] ALMs used for registers                         ; 174                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 88 / 18480 ( < 1 % )  ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 111 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 1                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 56                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 54                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 163 / 1848 ( 9 % )    ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 163                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 1421                  ; 0                              ;
;     -- 7 input functions                                    ; 532                   ; 0                              ;
;     -- 6 input functions                                    ; 291                   ; 0                              ;
;     -- 5 input functions                                    ; 249                   ; 0                              ;
;     -- 4 input functions                                    ; 126                   ; 0                              ;
;     -- <=3 input functions                                  ; 223                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 271                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 1048 / 36960 ( 3 % )  ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 248 / 36960 ( < 1 % ) ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 1220                  ; 0                              ;
;         -- Routing optimization registers                   ; 76                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 80                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 14336                 ; 0                              ;
; Total block memory implementation bits                      ; 20480                 ; 0                              ;
; M10K block                                                  ; 2 / 308 ( < 1 % )     ; 0 / 308 ( 0 % )                ;
; Clock enable block                                          ; 1 / 104 ( < 1 % )     ; 0 / 104 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 12454                 ; 0                              ;
;     -- Registered Connections                               ; 4995                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 11                    ; 0                              ;
;     -- Output Ports                                         ; 69                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; CLOCK_50 ; M9    ; 3B       ; 22           ; 0            ; 0            ; 1265                  ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[0]    ; U13   ; 4A       ; 33           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[1]    ; V13   ; 4A       ; 33           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[2]    ; T13   ; 4A       ; 34           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[3]    ; T12   ; 4A       ; 34           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[4]    ; AA15  ; 4A       ; 36           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[5]    ; AB15  ; 4A       ; 36           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[6]    ; AA14  ; 4A       ; 34           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[7]    ; AA13  ; 4A       ; 34           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[8]    ; AB13  ; 4A       ; 33           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[9]    ; AB12  ; 4A       ; 33           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0]     ; U21   ; 4A       ; 52           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]     ; V21   ; 4A       ; 51           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]     ; W22   ; 4A       ; 48           ; 0            ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]     ; W21   ; 4A       ; 50           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]     ; Y22   ; 4A       ; 48           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]     ; Y21   ; 4A       ; 50           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]     ; AA22  ; 4A       ; 46           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]     ; AA20  ; 4A       ; 44           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]     ; AB20  ; 4A       ; 40           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]     ; AA19  ; 4A       ; 44           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]     ; AA18  ; 4A       ; 43           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]     ; AB18  ; 4A       ; 38           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]     ; AA17  ; 4A       ; 43           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]     ; U22   ; 4A       ; 51           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0]     ; Y19   ; 4A       ; 48           ; 0            ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]     ; AB17  ; 4A       ; 38           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]     ; AA10  ; 3B       ; 22           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]     ; Y14   ; 4A       ; 36           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]     ; V14   ; 4A       ; 38           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]     ; AB22  ; 4A       ; 46           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]     ; AB21  ; 4A       ; 40           ; 0            ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0]     ; Y16   ; 4A       ; 40           ; 0            ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]     ; W16   ; 4A       ; 46           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]     ; Y17   ; 4A       ; 40           ; 0            ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]     ; V16   ; 4A       ; 46           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]     ; U17   ; 4A       ; 52           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]     ; V18   ; 4A       ; 51           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]     ; V19   ; 4A       ; 51           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0]     ; U20   ; 4A       ; 52           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1]     ; Y20   ; 4A       ; 48           ; 0            ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2]     ; V20   ; 4A       ; 44           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3]     ; U16   ; 4A       ; 52           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4]     ; U15   ; 4A       ; 43           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5]     ; Y15   ; 4A       ; 36           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6]     ; P9    ; 3B       ; 29           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0]     ; N9    ; 3B       ; 29           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1]     ; M8    ; 3B       ; 22           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2]     ; T14   ; 4A       ; 43           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3]     ; P14   ; 4A       ; 50           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4]     ; C1    ; 2A       ; 0            ; 21           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5]     ; C2    ; 2A       ; 0            ; 21           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6]     ; W19   ; 4A       ; 44           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]     ; AA2   ; 2A       ; 0            ; 18           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]     ; AA1   ; 2A       ; 0            ; 18           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]     ; W2    ; 2A       ; 0            ; 18           ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]     ; Y3    ; 2A       ; 0            ; 18           ; 43           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]     ; N2    ; 2A       ; 0            ; 19           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]     ; N1    ; 2A       ; 0            ; 19           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]     ; U2    ; 2A       ; 0            ; 19           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]     ; U1    ; 2A       ; 0            ; 19           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]     ; L2    ; 2A       ; 0            ; 20           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]     ; L1    ; 2A       ; 0            ; 20           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_BLANK_N ; L17   ; 5B       ; 54           ; 20           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; VGA_B[0]    ; B6    ; 8A       ; 14           ; 45           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]    ; B7    ; 8A       ; 14           ; 45           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]    ; A8    ; 8A       ; 12           ; 45           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]    ; A7    ; 8A       ; 12           ; 45           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK     ; R12   ; 3B       ; 24           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; VGA_G[0]    ; L7    ; 8A       ; 22           ; 45           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]    ; K7    ; 8A       ; 22           ; 45           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]    ; J7    ; 8A       ; 20           ; 45           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]    ; J8    ; 8A       ; 20           ; 45           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS      ; H8    ; 8A       ; 20           ; 45           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]    ; A9    ; 8A       ; 18           ; 45           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]    ; B10   ; 8A       ; 16           ; 45           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]    ; C9    ; 8A       ; 16           ; 45           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]    ; A5    ; 8A       ; 16           ; 45           ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_SYNC_N  ; T15   ; 5A       ; 54           ; 15           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; VGA_VS      ; G8    ; 8A       ; 20           ; 45           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 2A       ; 12 / 16 ( 75 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 6 / 32 ( 19 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 46 / 48 ( 96 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 1 / 16 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 1 / 16 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 14 / 32 ( 44 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; VGA_R[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; VGA_B[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A8       ; 271        ; 8A       ; VGA_B[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A9       ; 262        ; 8A       ; VGA_R[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; LEDR[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; LEDR[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; HEX2[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; SW[7]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 111        ; 4A       ; SW[6]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 116        ; 4A       ; SW[4]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; HEX1[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA18     ; 129        ; 4A       ; HEX1[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 130        ; 4A       ; HEX1[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 132        ; 4A       ; HEX1[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; HEX0[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 108        ; 4A       ; SW[9]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 106        ; 4A       ; SW[8]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; SW[5]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; HEX2[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ; 121        ; 4A       ; HEX1[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; HEX1[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; HEX2[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 135        ; 4A       ; HEX2[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; VGA_B[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B7       ; 270        ; 8A       ; VGA_B[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; VGA_R[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; HEX5[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C2       ; 18         ; 2A       ; HEX5[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; VGA_R[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C10      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; VGA_VS                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; VGA_HS                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; VGA_G[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ; 257        ; 8A       ; VGA_G[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ; bidir  ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; VGA_G[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; LEDR[9]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L2       ; 23         ; 2A       ; LEDR[8]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; VGA_G[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; VGA_BLANK_N                     ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 72         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 86         ; 3B       ; HEX5[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M9       ; 88         ; 3B       ; CLOCK_50                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; LEDR[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N2       ; 26         ; 2A       ; LEDR[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; HEX5[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; HEX4[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; HEX5[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 95         ; 3B       ; VGA_CLK                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; SW[3]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 112        ; 4A       ; SW[2]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ; 126        ; 4A       ; HEX5[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T15      ; 159        ; 5A       ; VGA_SYNC_N                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; LEDR[7]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U2       ; 27         ; 2A       ; LEDR[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 109        ; 4A       ; SW[0]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; HEX4[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U16      ; 150        ; 4A       ; HEX4[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U17      ; 152        ; 4A       ; HEX3[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; HEX4[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U21      ; 151        ; 4A       ; HEX0[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U22      ; 146        ; 4A       ; HEX1[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ; bidir  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; SW[1]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; HEX2[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; HEX3[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; HEX3[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 147        ; 4A       ; HEX3[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V20      ; 131        ; 4A       ; HEX4[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V21      ; 148        ; 4A       ; HEX0[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; LEDR[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; HEX3[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; HEX5[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; HEX0[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W22      ; 140        ; 4A       ; HEX0[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; LEDR[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; HEX2[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y15      ; 117        ; 4A       ; HEX4[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 123        ; 4A       ; HEX3[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 125        ; 4A       ; HEX3[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; HEX2[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 139        ; 4A       ; HEX4[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y21      ; 143        ; 4A       ; HEX0[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y22      ; 138        ; 4A       ; HEX0[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                              ; Library Name ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------+--------------+
; |top                                      ; 1328.5 (17.0)        ; 1304.5 (19.2)                    ; 86.5 (2.3)                                        ; 110.5 (0.1)                      ; 0.0 (0.0)            ; 1421 (10)           ; 1296 (35)                 ; 0 (0)         ; 14336             ; 2     ; 0          ; 80   ; 0            ; |top                                                             ; work         ;
;    |dec7seg:hex0|                         ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dec7seg:hex0                                                ; work         ;
;    |dec7seg:hex1|                         ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dec7seg:hex1                                                ; work         ;
;    |dec7seg:hex2|                         ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dec7seg:hex2                                                ; work         ;
;    |dec7seg:hex3|                         ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dec7seg:hex3                                                ; work         ;
;    |dec7seg:hex4|                         ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dec7seg:hex4                                                ; work         ;
;    |dec7seg:hex5|                         ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dec7seg:hex5                                                ; work         ;
;    |mem:ram|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 14336             ; 2     ; 0          ; 0    ; 0            ; |top|mem:ram                                                     ; work         ;
;       |altsyncram:RAM_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |top|mem:ram|altsyncram:RAM_rtl_0                                ; work         ;
;          |altsyncram_md22:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |top|mem:ram|altsyncram:RAM_rtl_0|altsyncram_md22:auto_generated ; work         ;
;       |altsyncram:RAM_rtl_1|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |top|mem:ram|altsyncram:RAM_rtl_1                                ; work         ;
;          |altsyncram_md22:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |top|mem:ram|altsyncram:RAM_rtl_1|altsyncram_md22:auto_generated ; work         ;
;    |power_on_reset:por|                   ; 1.8 (1.8)            ; 2.5 (2.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|power_on_reset:por                                          ; work         ;
;    |riscvmulti:cpu|                       ; 1266.9 (1266.9)      ; 1234.9 (1234.9)                  ; 78.4 (78.4)                                       ; 110.4 (110.4)                    ; 0.0 (0.0)            ; 1327 (1327)         ; 1223 (1223)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|riscvmulti:cpu                                              ; work         ;
;    |vga:gpu|                              ; 24.1 (24.1)          ; 29.3 (29.3)                      ; 5.3 (5.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|vga:gpu                                                     ; work         ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                        ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name        ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; SW[0]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_CLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_BLANK_N ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_SYNC_N  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_50    ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; SW[0]               ;                   ;         ;
; SW[1]               ;                   ;         ;
; SW[2]               ;                   ;         ;
; SW[3]               ;                   ;         ;
; SW[4]               ;                   ;         ;
; SW[5]               ;                   ;         ;
; SW[6]               ;                   ;         ;
; SW[7]               ;                   ;         ;
; SW[8]               ;                   ;         ;
; SW[9]               ;                   ;         ;
; CLOCK_50            ;                   ;         ;
;      - VGA_CLK~reg0 ; 1                 ; 0       ;
+---------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                            ;
+----------------------------------+----------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                             ; Location             ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------+----------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                         ; PIN_M9               ; 1264    ; Clock                                   ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; CLOCK_50                         ; PIN_M9               ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; LEDR[0]~0                        ; MLABCELL_X37_Y17_N0  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VGA_CLK~reg0                     ; FF_X24_Y12_N8        ; 35      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; hex_digits[20]~0                 ; LABCELL_X36_Y16_N12  ; 24      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; power_on_reset:por|WideAnd0      ; LABCELL_X26_Y12_N21  ; 86      ; Async. clear, Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|PC[9]~3           ; MLABCELL_X37_Y17_N33 ; 38      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank~2253 ; LABCELL_X35_Y28_N3   ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank~2255 ; LABCELL_X29_Y18_N36  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank~2257 ; LABCELL_X35_Y28_N6   ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank~2259 ; LABCELL_X35_Y28_N45  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank~2260 ; LABCELL_X35_Y28_N42  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank~2261 ; LABCELL_X29_Y18_N18  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank~2262 ; LABCELL_X36_Y23_N12  ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank~2263 ; LABCELL_X35_Y28_N48  ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank~2264 ; LABCELL_X35_Y28_N27  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank~2265 ; LABCELL_X29_Y18_N21  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank~2266 ; LABCELL_X36_Y23_N39  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank~2267 ; LABCELL_X35_Y28_N33  ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank~2268 ; LABCELL_X35_Y28_N39  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank~2269 ; LABCELL_X29_Y18_N24  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank~2270 ; LABCELL_X36_Y23_N9   ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank~2271 ; LABCELL_X35_Y28_N36  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank~2806 ; LABCELL_X35_Y28_N9   ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank~2807 ; LABCELL_X29_Y18_N39  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank~2808 ; LABCELL_X36_Y23_N21  ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank~2809 ; LABCELL_X35_Y28_N15  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank~2810 ; LABCELL_X35_Y28_N12  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank~2811 ; LABCELL_X29_Y18_N27  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank~2812 ; LABCELL_X36_Y23_N57  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank~2813 ; LABCELL_X35_Y28_N18  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank~2814 ; LABCELL_X35_Y28_N51  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank~2815 ; MLABCELL_X23_Y24_N54 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank~2816 ; LABCELL_X35_Y28_N0   ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank~2817 ; LABCELL_X35_Y28_N21  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank~2818 ; LABCELL_X35_Y28_N30  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank~2819 ; LABCELL_X29_Y18_N48  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank~2820 ; LABCELL_X35_Y28_N57  ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank~2821 ; LABCELL_X35_Y28_N54  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|WideOr0           ; LABCELL_X24_Y25_N36  ; 52      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|WideOr1           ; MLABCELL_X28_Y23_N36 ; 45      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|instr[0]~0        ; LABCELL_X31_Y21_N18  ; 47      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|rs1[0]~0          ; LABCELL_X31_Y25_N15  ; 98      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|state.STORE       ; FF_X31_Y25_N38       ; 5       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; vga:gpu|Equal0~1                 ; LABCELL_X25_Y12_N6   ; 30      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; vga:gpu|Equal1~1                 ; LABCELL_X29_Y12_N30  ; 17      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
+----------------------------------+----------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                         ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; Name     ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; CLOCK_50 ; PIN_M9   ; 1264    ; Global Clock         ; GCLK5            ; --                        ;
+----------+----------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                     ;
+---------------------------------------------------------------------------+---------+
; Name                                                                      ; Fan-Out ;
+---------------------------------------------------------------------------+---------+
; riscvmulti:cpu|instr[17]~DUPLICATE                                        ; 251     ;
; riscvmulti:cpu|instr[22]                                                  ; 236     ;
; riscvmulti:cpu|instr[21]~DUPLICATE                                        ; 209     ;
; riscvmulti:cpu|instr[16]~DUPLICATE                                        ; 195     ;
; riscvmulti:cpu|instr[20]~DUPLICATE                                        ; 130     ;
; riscvmulti:cpu|instr[15]~DUPLICATE                                        ; 129     ;
; riscvmulti:cpu|rs1[0]~0                                                   ; 98      ;
; riscvmulti:cpu|instr[21]                                                  ; 98      ;
; power_on_reset:por|WideAnd0                                               ; 86      ;
; riscvmulti:cpu|instr[4]                                                   ; 82      ;
; riscvmulti:cpu|instr[6]                                                   ; 81      ;
; riscvmulti:cpu|instr[12]                                                  ; 77      ;
; riscvmulti:cpu|Equal0~0                                                   ; 77      ;
; riscvmulti:cpu|instr[16]                                                  ; 64      ;
; riscvmulti:cpu|SrcB[3]~28                                                 ; 60      ;
; riscvmulti:cpu|SrcB[0]~30                                                 ; 52      ;
; riscvmulti:cpu|WideOr0                                                    ; 52      ;
; riscvmulti:cpu|Add0~5                                                     ; 49      ;
; riscvmulti:cpu|SrcB[2]~29                                                 ; 48      ;
; riscvmulti:cpu|SrcB[4]~27                                                 ; 47      ;
; riscvmulti:cpu|instr[0]~0                                                 ; 47      ;
; riscvmulti:cpu|instr[13]~DUPLICATE                                        ; 45      ;
; riscvmulti:cpu|instr[31]                                                  ; 45      ;
; riscvmulti:cpu|WideOr1                                                    ; 45      ;
; riscvmulti:cpu|Equal4~0                                                   ; 44      ;
; riscvmulti:cpu|state.WAIT_DATA                                            ; 44      ;
; riscvmulti:cpu|instr[14]                                                  ; 43      ;
; riscvmulti:cpu|Add0~1                                                     ; 43      ;
; riscvmulti:cpu|comb~4                                                     ; 39      ;
; riscvmulti:cpu|Equal5~1                                                   ; 39      ;
; riscvmulti:cpu|writeBackData[5]~8                                         ; 38      ;
; riscvmulti:cpu|PC[9]~3                                                    ; 38      ;
; riscvmulti:cpu|instr[23]~DUPLICATE                                        ; 37      ;
; riscvmulti:cpu|Equal2~0                                                   ; 37      ;
; riscvmulti:cpu|instr[18]                                                  ; 35      ;
; riscvmulti:cpu|Equal0~1                                                   ; 35      ;
; VGA_CLK~reg0                                                              ; 35      ;
; riscvmulti:cpu|RegisterBank~2820                                          ; 34      ;
; riscvmulti:cpu|writeBackData[26]~138                                      ; 34      ;
; riscvmulti:cpu|RegisterBank~2263                                          ; 34      ;
; riscvmulti:cpu|RegisterBank~2257                                          ; 34      ;
; riscvmulti:cpu|instr[11]                                                  ; 34      ;
; riscvmulti:cpu|instr[10]                                                  ; 34      ;
; riscvmulti:cpu|rs2[1]~DUPLICATE                                           ; 33      ;
; riscvmulti:cpu|writeBackData[30]~157                                      ; 33      ;
; riscvmulti:cpu|RegisterBank~2808                                          ; 33      ;
; riscvmulti:cpu|writeBackData[25]~151                                      ; 33      ;
; riscvmulti:cpu|writeBackData[23]~94                                       ; 33      ;
; riscvmulti:cpu|writeBackData[13]~81                                       ; 33      ;
; riscvmulti:cpu|writeBackData[12]~71                                       ; 33      ;
; riscvmulti:cpu|writeBackData[1]~12                                        ; 33      ;
; riscvmulti:cpu|RegisterBank~2267                                          ; 33      ;
; riscvmulti:cpu|RegisterBank~2262                                          ; 33      ;
; riscvmulti:cpu|instr[19]                                                  ; 33      ;
; riscvmulti:cpu|instr[13]                                                  ; 33      ;
; riscvmulti:cpu|writeBackData[8]~213                                       ; 33      ;
; riscvmulti:cpu|writeBackData[31]~154                                      ; 32      ;
; riscvmulti:cpu|RegisterBank~2821                                          ; 32      ;
; riscvmulti:cpu|RegisterBank~2819                                          ; 32      ;
; riscvmulti:cpu|RegisterBank~2818                                          ; 32      ;
; riscvmulti:cpu|RegisterBank~2817                                          ; 32      ;
; riscvmulti:cpu|RegisterBank~2816                                          ; 32      ;
; riscvmulti:cpu|RegisterBank~2815                                          ; 32      ;
; riscvmulti:cpu|RegisterBank~2814                                          ; 32      ;
; riscvmulti:cpu|RegisterBank~2813                                          ; 32      ;
; riscvmulti:cpu|RegisterBank~2812                                          ; 32      ;
; riscvmulti:cpu|RegisterBank~2811                                          ; 32      ;
; riscvmulti:cpu|RegisterBank~2810                                          ; 32      ;
; riscvmulti:cpu|RegisterBank~2809                                          ; 32      ;
; riscvmulti:cpu|RegisterBank~2807                                          ; 32      ;
; riscvmulti:cpu|RegisterBank~2806                                          ; 32      ;
; riscvmulti:cpu|writeBackData[24]~146                                      ; 32      ;
; riscvmulti:cpu|writeBackData[27]~141                                      ; 32      ;
; riscvmulti:cpu|writeBackData[29]~133                                      ; 32      ;
; riscvmulti:cpu|writeBackData[28]~130                                      ; 32      ;
; riscvmulti:cpu|writeBackData[19]~119                                      ; 32      ;
; riscvmulti:cpu|writeBackData[18]~111                                      ; 32      ;
; riscvmulti:cpu|writeBackData[17]~106                                      ; 32      ;
; riscvmulti:cpu|writeBackData[16]~101                                      ; 32      ;
; riscvmulti:cpu|writeBackData[14]~90                                       ; 32      ;
; riscvmulti:cpu|writeBackData[22]~85                                       ; 32      ;
; riscvmulti:cpu|writeBackData[21]~76                                       ; 32      ;
; riscvmulti:cpu|writeBackData[20]~66                                       ; 32      ;
; riscvmulti:cpu|writeBackData[7]~46                                        ; 32      ;
; riscvmulti:cpu|writeBackData[6]~37                                        ; 32      ;
; riscvmulti:cpu|writeBackData[5]~32                                        ; 32      ;
; riscvmulti:cpu|writeBackData[4]~27                                        ; 32      ;
; riscvmulti:cpu|writeBackData[3]~22                                        ; 32      ;
; riscvmulti:cpu|writeBackData[2]~17                                        ; 32      ;
; riscvmulti:cpu|RegisterBank~2271                                          ; 32      ;
; riscvmulti:cpu|RegisterBank~2270                                          ; 32      ;
; riscvmulti:cpu|RegisterBank~2269                                          ; 32      ;
; riscvmulti:cpu|RegisterBank~2268                                          ; 32      ;
; riscvmulti:cpu|RegisterBank~2266                                          ; 32      ;
; riscvmulti:cpu|RegisterBank~2265                                          ; 32      ;
; riscvmulti:cpu|RegisterBank~2264                                          ; 32      ;
; riscvmulti:cpu|RegisterBank~2261                                          ; 32      ;
; riscvmulti:cpu|RegisterBank~2260                                          ; 32      ;
; riscvmulti:cpu|RegisterBank~2259                                          ; 32      ;
; riscvmulti:cpu|RegisterBank~2255                                          ; 32      ;
; riscvmulti:cpu|RegisterBank~2253                                          ; 32      ;
; riscvmulti:cpu|writeBackData[0]~1                                         ; 32      ;
; riscvmulti:cpu|instr[24]                                                  ; 32      ;
; riscvmulti:cpu|writeBackData[9]~205                                       ; 32      ;
; riscvmulti:cpu|writeBackData[15]~193                                      ; 32      ;
; riscvmulti:cpu|writeBackData[10]~185                                      ; 32      ;
; riscvmulti:cpu|writeBackData[11]~177                                      ; 32      ;
; riscvmulti:cpu|Equal3~1                                                   ; 31      ;
; riscvmulti:cpu|comb~3                                                     ; 31      ;
; riscvmulti:cpu|comb~2                                                     ; 31      ;
; riscvmulti:cpu|comb~6                                                     ; 30      ;
; riscvmulti:cpu|Mux56~0                                                    ; 30      ;
; vga:gpu|Equal0~1                                                          ; 30      ;
; riscvmulti:cpu|writeBackData[5]~9                                         ; 29      ;
; riscvmulti:cpu|comb~5                                                     ; 28      ;
; riscvmulti:cpu|instr[22]~DUPLICATE                                        ; 27      ;
; riscvmulti:cpu|writeBackData[14]~60                                       ; 25      ;
; riscvmulti:cpu|instr[9]                                                   ; 24      ;
; hex_digits[20]~0                                                          ; 24      ;
; riscvmulti:cpu|SrcB[1]~31                                                 ; 21      ;
; riscvmulti:cpu|instr[8]                                                   ; 20      ;
; riscvmulti:cpu|instr[31]~DUPLICATE                                        ; 18      ;
; vga:gpu|Equal1~1                                                          ; 17      ;
; riscvmulti:cpu|rs2[1]                                                     ; 17      ;
; riscvmulti:cpu|writeBackData[20]~123                                      ; 16      ;
; riscvmulti:cpu|Equal7~0                                                   ; 16      ;
; riscvmulti:cpu|writeBackData[5]~7                                         ; 12      ;
; riscvmulti:cpu|instr[9]~DUPLICATE                                         ; 10      ;
; LEDR[0]~0                                                                 ; 10      ;
; riscvmulti:cpu|Address~2                                                  ; 10      ;
; riscvmulti:cpu|writeBackData[30]~126                                      ; 9       ;
; riscvmulti:cpu|writeBackData[30]~125                                      ; 9       ;
; riscvmulti:cpu|Equal12~1                                                  ; 9       ;
; vga:gpu|CounterX[6]                                                       ; 9       ;
; riscvmulti:cpu|writeBackData[28]~128                                      ; 8       ;
; riscvmulti:cpu|writeBackData[28]~127                                      ; 8       ;
; riscvmulti:cpu|writeBackData[20]~64                                       ; 8       ;
; riscvmulti:cpu|writeBackData[20]~63                                       ; 8       ;
; riscvmulti:cpu|writeBackData[16]~62                                       ; 8       ;
; riscvmulti:cpu|writeBackData[5]~6                                         ; 8       ;
; riscvmulti:cpu|RegisterBank~2258                                          ; 8       ;
; riscvmulti:cpu|RegisterBank~2256                                          ; 8       ;
; riscvmulti:cpu|RegisterBank~2254                                          ; 8       ;
; riscvmulti:cpu|RegisterBank~2252                                          ; 8       ;
; riscvmulti:cpu|shifter_in[31]~0                                           ; 8       ;
; riscvmulti:cpu|instr[17]                                                  ; 8       ;
; riscvmulti:cpu|instr[24]~DUPLICATE                                        ; 7       ;
; riscvmulti:cpu|writeBackData[8]~49                                        ; 7       ;
; riscvmulti:cpu|writeBackData[12]~48                                       ; 7       ;
; riscvmulti:cpu|writeBackData[12]~47                                       ; 7       ;
; riscvmulti:cpu|Equal6~0                                                   ; 7       ;
; riscvmulti:cpu|instr[30]                                                  ; 7       ;
; riscvmulti:cpu|Equal8~0                                                   ; 7       ;
; riscvmulti:cpu|instr[5]                                                   ; 7       ;
; riscvmulti:cpu|state.STORE                                                ; 7       ;
; hex_digits[3]                                                             ; 7       ;
; hex_digits[2]                                                             ; 7       ;
; hex_digits[1]                                                             ; 7       ;
; hex_digits[0]                                                             ; 7       ;
; hex_digits[7]                                                             ; 7       ;
; hex_digits[6]                                                             ; 7       ;
; hex_digits[5]                                                             ; 7       ;
; hex_digits[4]                                                             ; 7       ;
; hex_digits[11]                                                            ; 7       ;
; hex_digits[10]                                                            ; 7       ;
; hex_digits[9]                                                             ; 7       ;
; hex_digits[8]                                                             ; 7       ;
; hex_digits[15]                                                            ; 7       ;
; hex_digits[14]                                                            ; 7       ;
; hex_digits[13]                                                            ; 7       ;
; hex_digits[12]                                                            ; 7       ;
; hex_digits[19]                                                            ; 7       ;
; hex_digits[18]                                                            ; 7       ;
; hex_digits[17]                                                            ; 7       ;
; hex_digits[16]                                                            ; 7       ;
; hex_digits[23]                                                            ; 7       ;
; hex_digits[22]                                                            ; 7       ;
; hex_digits[21]                                                            ; 7       ;
; hex_digits[20]                                                            ; 7       ;
; riscvmulti:cpu|rs1[9]                                                     ; 7       ;
; riscvmulti:cpu|rs1[7]~DUPLICATE                                           ; 6       ;
; riscvmulti:cpu|rs1[8]~DUPLICATE                                           ; 6       ;
; riscvmulti:cpu|rs1[31]~DUPLICATE                                          ; 6       ;
; riscvmulti:cpu|ShiftRight0~169                                            ; 6       ;
; riscvmulti:cpu|ShiftRight0~89                                             ; 6       ;
; riscvmulti:cpu|writeBackData[5]~3                                         ; 6       ;
; riscvmulti:cpu|writeBackData[5]~2                                         ; 6       ;
; riscvmulti:cpu|ShiftRight0~31                                             ; 6       ;
; riscvmulti:cpu|instr[27]                                                  ; 6       ;
; riscvmulti:cpu|instr[26]                                                  ; 6       ;
; riscvmulti:cpu|instr[25]                                                  ; 6       ;
; riscvmulti:cpu|instr[7]                                                   ; 6       ;
; riscvmulti:cpu|instr[1]                                                   ; 6       ;
; riscvmulti:cpu|instr[0]                                                   ; 6       ;
; riscvmulti:cpu|instr[2]                                                   ; 6       ;
; vga:gpu|vga_DA                                                            ; 6       ;
; riscvmulti:cpu|rs1[11]                                                    ; 6       ;
; riscvmulti:cpu|rs1[21]                                                    ; 6       ;
; riscvmulti:cpu|rs1[22]                                                    ; 6       ;
; riscvmulti:cpu|rs1[10]                                                    ; 6       ;
; riscvmulti:cpu|rs1[25]                                                    ; 6       ;
; mem:ram|altsyncram:RAM_rtl_0|altsyncram_md22:auto_generated|ram_block1a31 ; 6       ;
; riscvmulti:cpu|rs1[1]                                                     ; 6       ;
; riscvmulti:cpu|rs1[0]                                                     ; 6       ;
; riscvmulti:cpu|rs2[3]                                                     ; 6       ;
; riscvmulti:cpu|rs2[0]                                                     ; 6       ;
; vga:gpu|CounterX[5]                                                       ; 6       ;
; riscvmulti:cpu|rs1[23]~DUPLICATE                                          ; 5       ;
; riscvmulti:cpu|rs1[24]~DUPLICATE                                          ; 5       ;
; riscvmulti:cpu|rs1[20]~DUPLICATE                                          ; 5       ;
; riscvmulti:cpu|rs1[5]~DUPLICATE                                           ; 5       ;
; riscvmulti:cpu|rs2[7]~DUPLICATE                                           ; 5       ;
; riscvmulti:cpu|rs2[2]~DUPLICATE                                           ; 5       ;
; ~GND                                                                      ; 5       ;
; riscvmulti:cpu|ShiftRight1~7                                              ; 5       ;
; riscvmulti:cpu|shifter_in[30]~1                                           ; 5       ;
; riscvmulti:cpu|ALUResult~0                                                ; 5       ;
; riscvmulti:cpu|state.EXECUTE                                              ; 5       ;
; riscvmulti:cpu|instr[20]                                                  ; 5       ;
; riscvmulti:cpu|instr[3]                                                   ; 5       ;
; riscvmulti:cpu|rs1[15]                                                    ; 5       ;
; riscvmulti:cpu|rs1[18]                                                    ; 5       ;
; riscvmulti:cpu|rs1[27]                                                    ; 5       ;
; riscvmulti:cpu|rs1[28]                                                    ; 5       ;
; mem:ram|altsyncram:RAM_rtl_0|altsyncram_md22:auto_generated|ram_block1a16 ; 5       ;
; mem:ram|altsyncram:RAM_rtl_0|altsyncram_md22:auto_generated|ram_block1a17 ; 5       ;
; mem:ram|altsyncram:RAM_rtl_0|altsyncram_md22:auto_generated|ram_block1a19 ; 5       ;
; mem:ram|altsyncram:RAM_rtl_0|altsyncram_md22:auto_generated|ram_block1a20 ; 5       ;
; mem:ram|altsyncram:RAM_rtl_0|altsyncram_md22:auto_generated|ram_block1a21 ; 5       ;
; mem:ram|altsyncram:RAM_rtl_0|altsyncram_md22:auto_generated|ram_block1a22 ; 5       ;
; mem:ram|altsyncram:RAM_rtl_0|altsyncram_md22:auto_generated|ram_block1a23 ; 5       ;
; mem:ram|altsyncram:RAM_rtl_0|altsyncram_md22:auto_generated|ram_block1a24 ; 5       ;
; mem:ram|altsyncram:RAM_rtl_0|altsyncram_md22:auto_generated|ram_block1a28 ; 5       ;
; mem:ram|altsyncram:RAM_rtl_0|altsyncram_md22:auto_generated|ram_block1a29 ; 5       ;
; vga:gpu|CounterX[7]                                                       ; 5       ;
; vga:gpu|CounterX[8]                                                       ; 5       ;
; vga:gpu|CounterX[9]                                                       ; 5       ;
; vga:gpu|CounterY[7]                                                       ; 5       ;
; riscvmulti:cpu|rs2[11]                                                    ; 5       ;
; riscvmulti:cpu|rs2[10]                                                    ; 5       ;
; riscvmulti:cpu|rs2[15]                                                    ; 5       ;
; riscvmulti:cpu|rs2[14]                                                    ; 5       ;
; riscvmulti:cpu|rs2[12]                                                    ; 5       ;
; riscvmulti:cpu|rs2[4]                                                     ; 5       ;
; riscvmulti:cpu|rs1[16]~DUPLICATE                                          ; 4       ;
; riscvmulti:cpu|rs1[26]~DUPLICATE                                          ; 4       ;
; riscvmulti:cpu|rs1[17]~DUPLICATE                                          ; 4       ;
; riscvmulti:cpu|rs1[29]~DUPLICATE                                          ; 4       ;
; riscvmulti:cpu|rs1[30]~DUPLICATE                                          ; 4       ;
; riscvmulti:cpu|rs1[3]~DUPLICATE                                           ; 4       ;
; riscvmulti:cpu|rs1[2]~DUPLICATE                                           ; 4       ;
; vga:gpu|CounterY[9]~DUPLICATE                                             ; 4       ;
; vga:gpu|CounterY[6]~DUPLICATE                                             ; 4       ;
; riscvmulti:cpu|rs2[8]~DUPLICATE                                           ; 4       ;
; riscvmulti:cpu|rs2[6]~DUPLICATE                                           ; 4       ;
; riscvmulti:cpu|rs2[5]~DUPLICATE                                           ; 4       ;
; riscvmulti:cpu|writeBackData[8]~54                                        ; 4       ;
; riscvmulti:cpu|writeBackData[8]~52                                        ; 4       ;
; riscvmulti:cpu|ShiftRight0~143                                            ; 4       ;
; riscvmulti:cpu|ShiftRight0~140                                            ; 4       ;
; riscvmulti:cpu|ShiftRight0~136                                            ; 4       ;
; riscvmulti:cpu|ShiftRight0~132                                            ; 4       ;
; riscvmulti:cpu|ShiftRight0~124                                            ; 4       ;
; riscvmulti:cpu|ShiftRight0~115                                            ; 4       ;
; riscvmulti:cpu|ShiftRight0~108                                            ; 4       ;
; riscvmulti:cpu|ShiftRight0~107                                            ; 4       ;
; riscvmulti:cpu|ShiftRight0~106                                            ; 4       ;
; riscvmulti:cpu|ShiftRight0~105                                            ; 4       ;
; riscvmulti:cpu|ShiftRight0~104                                            ; 4       ;
; riscvmulti:cpu|ShiftRight0~98                                             ; 4       ;
; riscvmulti:cpu|ShiftRight0~82                                             ; 4       ;
; riscvmulti:cpu|ShiftRight0~81                                             ; 4       ;
; riscvmulti:cpu|ShiftRight0~80                                             ; 4       ;
; riscvmulti:cpu|ShiftRight0~79                                             ; 4       ;
; riscvmulti:cpu|ShiftRight0~78                                             ; 4       ;
; riscvmulti:cpu|ShiftRight0~77                                             ; 4       ;
; riscvmulti:cpu|ShiftRight0~70                                             ; 4       ;
; riscvmulti:cpu|RegisterBank~2251                                          ; 4       ;
; riscvmulti:cpu|RegisterBank~2250                                          ; 4       ;
; riscvmulti:cpu|ShiftRight0~50                                             ; 4       ;
; riscvmulti:cpu|ShiftRight0~48                                             ; 4       ;
; riscvmulti:cpu|ShiftRight0~46                                             ; 4       ;
; riscvmulti:cpu|ShiftRight0~44                                             ; 4       ;
; riscvmulti:cpu|ShiftRight0~35                                             ; 4       ;
; riscvmulti:cpu|ShiftRight0~33                                             ; 4       ;
; riscvmulti:cpu|ShiftRight0~20                                             ; 4       ;
; riscvmulti:cpu|ShiftRight0~18                                             ; 4       ;
; riscvmulti:cpu|PC[9]~2                                                    ; 4       ;
; riscvmulti:cpu|SrcB[31]~0                                                 ; 4       ;
; riscvmulti:cpu|ShiftLeft0~9                                               ; 4       ;
; riscvmulti:cpu|ShiftLeft0~8                                               ; 4       ;
; riscvmulti:cpu|ShiftLeft0~5                                               ; 4       ;
; riscvmulti:cpu|ShiftLeft0~4                                               ; 4       ;
; riscvmulti:cpu|ShiftLeft0~3                                               ; 4       ;
; riscvmulti:cpu|ShiftLeft0~2                                               ; 4       ;
; riscvmulti:cpu|ShiftLeft0~1                                               ; 4       ;
; riscvmulti:cpu|ShiftLeft0~0                                               ; 4       ;
; riscvmulti:cpu|rs1[13]                                                    ; 4       ;
; mem:ram|altsyncram:RAM_rtl_0|altsyncram_md22:auto_generated|ram_block1a15 ; 4       ;
; mem:ram|altsyncram:RAM_rtl_0|altsyncram_md22:auto_generated|ram_block1a18 ; 4       ;
; mem:ram|altsyncram:RAM_rtl_0|altsyncram_md22:auto_generated|ram_block1a25 ; 4       ;
; mem:ram|altsyncram:RAM_rtl_0|altsyncram_md22:auto_generated|ram_block1a26 ; 4       ;
; mem:ram|altsyncram:RAM_rtl_0|altsyncram_md22:auto_generated|ram_block1a27 ; 4       ;
; mem:ram|altsyncram:RAM_rtl_0|altsyncram_md22:auto_generated|ram_block1a30 ; 4       ;
; riscvmulti:cpu|rs1[6]                                                     ; 4       ;
; riscvmulti:cpu|rs1[4]                                                     ; 4       ;
; riscvmulti:cpu|rs2[18]                                                    ; 4       ;
; riscvmulti:cpu|rs2[17]                                                    ; 4       ;
; riscvmulti:cpu|rs2[16]                                                    ; 4       ;
; riscvmulti:cpu|rs2[23]                                                    ; 4       ;
; riscvmulti:cpu|rs2[22]                                                    ; 4       ;
; riscvmulti:cpu|PC[3]                                                      ; 4       ;
; riscvmulti:cpu|rs2[20]                                                    ; 4       ;
; riscvmulti:cpu|PC[2]                                                      ; 4       ;
; riscvmulti:cpu|instr[29]~DUPLICATE                                        ; 3       ;
; riscvmulti:cpu|instr[28]~DUPLICATE                                        ; 3       ;
; riscvmulti:cpu|rs1[12]~DUPLICATE                                          ; 3       ;
; riscvmulti:cpu|rs1[19]~DUPLICATE                                          ; 3       ;
; riscvmulti:cpu|rs1[6]~DUPLICATE                                           ; 3       ;
; vga:gpu|CounterY[8]~DUPLICATE                                             ; 3       ;
; riscvmulti:cpu|rs2[13]~DUPLICATE                                          ; 3       ;
; riscvmulti:cpu|rs2[9]~DUPLICATE                                           ; 3       ;
; vga:gpu|CounterX[5]~DUPLICATE                                             ; 3       ;
; riscvmulti:cpu|ShiftRight1~8                                              ; 3       ;
; riscvmulti:cpu|ShiftRight0~142                                            ; 3       ;
; riscvmulti:cpu|ShiftRight0~135                                            ; 3       ;
; riscvmulti:cpu|ShiftRight0~126                                            ; 3       ;
; riscvmulti:cpu|ShiftRight0~125                                            ; 3       ;
; riscvmulti:cpu|ShiftRight0~123                                            ; 3       ;
; riscvmulti:cpu|ShiftRight0~112                                            ; 3       ;
; riscvmulti:cpu|ShiftRight0~111                                            ; 3       ;
; riscvmulti:cpu|ShiftRight0~110                                            ; 3       ;
; riscvmulti:cpu|ShiftRight0~109                                            ; 3       ;
; riscvmulti:cpu|ShiftRight0~103                                            ; 3       ;
; riscvmulti:cpu|ShiftRight0~94                                             ; 3       ;
; riscvmulti:cpu|ShiftRight0~93                                             ; 3       ;
; riscvmulti:cpu|ShiftRight0~86                                             ; 3       ;
; riscvmulti:cpu|ShiftRight0~85                                             ; 3       ;
; riscvmulti:cpu|ShiftRight0~84                                             ; 3       ;
; riscvmulti:cpu|ShiftRight0~83                                             ; 3       ;
; riscvmulti:cpu|ShiftRight0~66                                             ; 3       ;
; riscvmulti:cpu|ShiftRight0~65                                             ; 3       ;
; riscvmulti:cpu|ShiftRight0~63                                             ; 3       ;
; riscvmulti:cpu|ShiftRight0~59                                             ; 3       ;
; riscvmulti:cpu|ShiftRight0~57                                             ; 3       ;
; riscvmulti:cpu|ShiftRight0~55                                             ; 3       ;
; riscvmulti:cpu|ShiftRight0~53                                             ; 3       ;
; riscvmulti:cpu|ShiftRight0~42                                             ; 3       ;
; riscvmulti:cpu|ShiftRight0~41                                             ; 3       ;
; riscvmulti:cpu|ShiftRight0~40                                             ; 3       ;
; riscvmulti:cpu|ShiftRight0~38                                             ; 3       ;
; riscvmulti:cpu|ShiftRight0~30                                             ; 3       ;
; riscvmulti:cpu|ShiftRight0~28                                             ; 3       ;
; riscvmulti:cpu|ShiftRight0~27                                             ; 3       ;
; riscvmulti:cpu|ShiftRight0~25                                             ; 3       ;
; riscvmulti:cpu|ShiftRight0~22                                             ; 3       ;
; riscvmulti:cpu|ShiftRight0~21                                             ; 3       ;
; riscvmulti:cpu|ShiftRight0~14                                             ; 3       ;
; riscvmulti:cpu|ShiftRight0~12                                             ; 3       ;
; riscvmulti:cpu|ShiftRight0~9                                              ; 3       ;
; riscvmulti:cpu|ShiftRight0~8                                              ; 3       ;
; riscvmulti:cpu|ShiftRight0~2                                              ; 3       ;
; riscvmulti:cpu|instr[29]                                                  ; 3       ;
; riscvmulti:cpu|instr[28]                                                  ; 3       ;
; riscvmulti:cpu|Equal12~0                                                  ; 3       ;
; riscvmulti:cpu|Equal3~0                                                   ; 3       ;
; riscvmulti:cpu|Address[9]~10                                              ; 3       ;
; riscvmulti:cpu|Address[8]~9                                               ; 3       ;
; riscvmulti:cpu|Address[7]~8                                               ; 3       ;
; riscvmulti:cpu|Address[6]~7                                               ; 3       ;
; riscvmulti:cpu|Address[5]~6                                               ; 3       ;
; riscvmulti:cpu|Address[4]~5                                               ; 3       ;
; riscvmulti:cpu|Address[3]~4                                               ; 3       ;
; riscvmulti:cpu|Address[2]~3                                               ; 3       ;
; power_on_reset:por|q[1]                                                   ; 3       ;
; riscvmulti:cpu|ShiftLeft0~23                                              ; 3       ;
; riscvmulti:cpu|ShiftLeft0~22                                              ; 3       ;
; riscvmulti:cpu|ShiftLeft0~19                                              ; 3       ;
; riscvmulti:cpu|ShiftLeft0~18                                              ; 3       ;
; riscvmulti:cpu|ShiftLeft0~17                                              ; 3       ;
; riscvmulti:cpu|ShiftLeft0~16                                              ; 3       ;
; riscvmulti:cpu|ShiftLeft0~15                                              ; 3       ;
; riscvmulti:cpu|ShiftLeft0~14                                              ; 3       ;
; riscvmulti:cpu|ShiftLeft0~11                                              ; 3       ;
; riscvmulti:cpu|ShiftLeft0~10                                              ; 3       ;
; riscvmulti:cpu|ShiftLeft0~7                                               ; 3       ;
; riscvmulti:cpu|ShiftLeft0~6                                               ; 3       ;
; riscvmulti:cpu|rs1[14]                                                    ; 3       ;
; mem:ram|altsyncram:RAM_rtl_0|altsyncram_md22:auto_generated|ram_block1a9  ; 3       ;
; mem:ram|altsyncram:RAM_rtl_0|altsyncram_md22:auto_generated|ram_block1a13 ; 3       ;
; riscvmulti:cpu|Add3~65                                                    ; 3       ;
; riscvmulti:cpu|Add3~61                                                    ; 3       ;
; riscvmulti:cpu|Add3~57                                                    ; 3       ;
; riscvmulti:cpu|Add3~53                                                    ; 3       ;
; riscvmulti:cpu|Add3~49                                                    ; 3       ;
; riscvmulti:cpu|Add3~45                                                    ; 3       ;
; riscvmulti:cpu|Add3~41                                                    ; 3       ;
; riscvmulti:cpu|Add3~37                                                    ; 3       ;
; riscvmulti:cpu|Add3~33                                                    ; 3       ;
; riscvmulti:cpu|Add3~29                                                    ; 3       ;
; riscvmulti:cpu|Add3~25                                                    ; 3       ;
; riscvmulti:cpu|Add3~21                                                    ; 3       ;
; riscvmulti:cpu|Add3~17                                                    ; 3       ;
; riscvmulti:cpu|Add3~13                                                    ; 3       ;
; riscvmulti:cpu|Add3~9                                                     ; 3       ;
; riscvmulti:cpu|Add3~5                                                     ; 3       ;
; riscvmulti:cpu|rs2[31]                                                    ; 3       ;
; vga:gpu|CounterY[3]                                                       ; 3       ;
; vga:gpu|CounterY[0]                                                       ; 3       ;
; riscvmulti:cpu|rs2[25]                                                    ; 3       ;
; riscvmulti:cpu|rs2[24]                                                    ; 3       ;
; riscvmulti:cpu|rs2[27]                                                    ; 3       ;
; riscvmulti:cpu|rs2[26]                                                    ; 3       ;
; riscvmulti:cpu|PC[9]                                                      ; 3       ;
; riscvmulti:cpu|PC[8]                                                      ; 3       ;
; riscvmulti:cpu|PC[6]                                                      ; 3       ;
; riscvmulti:cpu|PC[5]                                                      ; 3       ;
; riscvmulti:cpu|PC[4]                                                      ; 3       ;
; riscvmulti:cpu|rs2[28]                                                    ; 3       ;
; vga:gpu|CounterX[4]                                                       ; 3       ;
; vga:gpu|CounterX[3]                                                       ; 3       ;
; vga:gpu|CounterX[1]                                                       ; 3       ;
; vga:gpu|CounterY[5]                                                       ; 3       ;
; riscvmulti:cpu|rs2[19]                                                    ; 3       ;
; riscvmulti:cpu|Add0~13                                                    ; 3       ;
; riscvmulti:cpu|PC[1]~DUPLICATE                                            ; 2       ;
; riscvmulti:cpu|instr[19]~DUPLICATE                                        ; 2       ;
; riscvmulti:cpu|rs1[14]~DUPLICATE                                          ; 2       ;
; riscvmulti:cpu|rs2[30]~DUPLICATE                                          ; 2       ;
; riscvmulti:cpu|rs1[4]~DUPLICATE                                           ; 2       ;
; vga:gpu|CounterY[4]~DUPLICATE                                             ; 2       ;
; riscvmulti:cpu|rs2[29]~DUPLICATE                                          ; 2       ;
; vga:gpu|CounterY[5]~DUPLICATE                                             ; 2       ;
; riscvmulti:cpu|rs2[21]~DUPLICATE                                          ; 2       ;
; riscvmulti:cpu|writeBackData[0]~158                                       ; 2       ;
; riscvmulti:cpu|PC~53                                                      ; 2       ;
; riscvmulti:cpu|PC~45                                                      ; 2       ;
; riscvmulti:cpu|PC~43                                                      ; 2       ;
; riscvmulti:cpu|PC~41                                                      ; 2       ;
; riscvmulti:cpu|PC~37                                                      ; 2       ;
; riscvmulti:cpu|PC~27                                                      ; 2       ;
; riscvmulti:cpu|PC~23                                                      ; 2       ;
; riscvmulti:cpu|RegisterBank~862                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~798                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~894                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~830                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~606                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~542                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~638                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~574                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~350                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~286                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~382                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~318                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~94                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~30                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~126                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~62                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~990                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~926                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~1022                                          ; 2       ;
; riscvmulti:cpu|RegisterBank~958                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~734                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~670                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~766                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~702                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~478                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~414                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~510                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~446                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~222                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~254                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~190                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~863                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~799                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~895                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~831                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~607                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~543                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~639                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~575                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~351                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~287                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~383                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~319                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~95                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~31                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~127                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~63                                            ; 2       ;
; riscvmulti:cpu|PC~21                                                      ; 2       ;
; riscvmulti:cpu|RegisterBank~857                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~793                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~889                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~825                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~601                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~537                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~633                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~569                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~345                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~281                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~377                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~313                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~89                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~25                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~121                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~57                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~856                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~792                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~888                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~824                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~600                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~536                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~632                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~568                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~344                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~280                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~376                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~312                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~88                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~24                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~120                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~56                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~859                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~795                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~891                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~827                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~603                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~539                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~635                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~571                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~347                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~283                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~379                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~315                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~91                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~27                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~123                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~59                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~858                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~794                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~890                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~826                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~602                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~538                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~634                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~570                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~346                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~282                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~378                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~314                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~90                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~26                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~122                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~58                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~861                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~797                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~893                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~829                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~605                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~541                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~637                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~573                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~349                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~285                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~381                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~317                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~93                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~29                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~125                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~61                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~860                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~796                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~892                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~828                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~604                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~540                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~636                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~572                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~348                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~284                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~380                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~316                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~92                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~28                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~124                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~60                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~843                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~779                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~875                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~811                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~587                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~523                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~619                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~555                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~331                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~267                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~363                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~299                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~75                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~11                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~107                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~43                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~851                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~787                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~883                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~819                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~595                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~531                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~627                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~563                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~339                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~275                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~371                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~307                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~83                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~19                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~115                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~51                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~842                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~778                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~874                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~810                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~586                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~522                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~618                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~554                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~330                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~266                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~362                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~298                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~74                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~10                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~106                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~42                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~850                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~786                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~882                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~818                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~594                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~530                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~626                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~562                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~338                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~274                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~370                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~306                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~82                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~18                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~114                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~50                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~849                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~785                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~881                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~817                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~593                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~529                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~625                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~561                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~337                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~273                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~369                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~305                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~81                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~17                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~113                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~49                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~848                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~784                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~880                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~816                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~592                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~528                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~624                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~560                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~336                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~272                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~368                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~304                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~80                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~16                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~112                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~48                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~847                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~783                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~879                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~815                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~591                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~527                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~623                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~559                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~335                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~271                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~367                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~303                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~79                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~15                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~111                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~47                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~188                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~187                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~186                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~855                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~791                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~887                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~823                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~599                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~535                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~631                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~567                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~343                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~279                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~375                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~311                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~87                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~119                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~55                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~846                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~782                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~878                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~814                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~590                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~526                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~622                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~558                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~334                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~270                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~366                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~302                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~78                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~14                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~110                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~46                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~185                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~184                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~183                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~854                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~790                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~886                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~822                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~598                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~534                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~630                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~566                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~342                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~278                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~374                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~310                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~86                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~22                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~118                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~54                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~845                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~781                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~877                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~813                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~589                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~525                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~621                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~557                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~333                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~269                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~365                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~301                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~77                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~13                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~109                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~45                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~182                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~181                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~180                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~853                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~789                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~885                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~821                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~597                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~533                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~629                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~565                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~341                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~277                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~373                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~309                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~85                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~21                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~117                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~53                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~178                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~177                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~176                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~174                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~173                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~844                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~876                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~812                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~588                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~524                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~620                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~556                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~332                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~268                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~364                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~300                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~76                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~12                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~108                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~44                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~172                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~171                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~170                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~852                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~788                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~884                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~820                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~596                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~532                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~628                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~564                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~340                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~276                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~372                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~308                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~84                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~20                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~116                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~52                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~167                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~166                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~165                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~164                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~163                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~841                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~777                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~873                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~809                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~585                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~521                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~617                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~553                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~329                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~265                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~361                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~297                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~73                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~9                                             ; 2       ;
; riscvmulti:cpu|RegisterBank~105                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~41                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~161                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~160                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~159                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~158                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~840                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~776                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~872                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~808                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~584                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~520                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~616                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~552                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~328                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~264                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~360                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~296                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~72                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~8                                             ; 2       ;
; riscvmulti:cpu|RegisterBank~104                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~40                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~156                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~155                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~154                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~153                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~839                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~775                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~871                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~807                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~583                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~519                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~615                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~551                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~327                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~263                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~359                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~295                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~71                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~7                                             ; 2       ;
; riscvmulti:cpu|RegisterBank~103                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~39                                            ; 2       ;
; riscvmulti:cpu|writeBackData[15]~45                                       ; 2       ;
; riscvmulti:cpu|ShiftRight0~150                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~149                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~838                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~774                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~870                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~806                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~582                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~518                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~614                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~550                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~326                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~262                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~358                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~294                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~70                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~6                                             ; 2       ;
; riscvmulti:cpu|RegisterBank~102                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~38                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~148                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~146                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~145                                            ; 2       ;
; riscvmulti:cpu|ShiftRight1~6                                              ; 2       ;
; riscvmulti:cpu|RegisterBank~837                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~773                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~869                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~805                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~581                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~517                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~613                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~549                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~325                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~261                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~357                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~293                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~69                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~5                                             ; 2       ;
; riscvmulti:cpu|RegisterBank~101                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~37                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~144                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~139                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~138                                            ; 2       ;
; riscvmulti:cpu|ShiftRight1~5                                              ; 2       ;
; riscvmulti:cpu|RegisterBank~836                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~772                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~868                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~804                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~580                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~516                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~612                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~548                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~324                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~260                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~356                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~292                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~68                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~4                                             ; 2       ;
; riscvmulti:cpu|RegisterBank~100                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~36                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~137                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~134                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~131                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~130                                            ; 2       ;
; riscvmulti:cpu|ShiftRight1~4                                              ; 2       ;
; riscvmulti:cpu|RegisterBank~835                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~771                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~867                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~803                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~579                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~515                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~611                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~547                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~323                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~259                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~355                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~291                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~67                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~3                                             ; 2       ;
; riscvmulti:cpu|RegisterBank~99                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~35                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~129                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~128                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~118                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~117                                            ; 2       ;
; riscvmulti:cpu|ShiftRight1~3                                              ; 2       ;
; riscvmulti:cpu|RegisterBank~834                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~770                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~866                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~802                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~578                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~514                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~610                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~546                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~322                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~258                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~354                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~290                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~66                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~2                                             ; 2       ;
; riscvmulti:cpu|RegisterBank~98                                            ; 2       ;
; riscvmulti:cpu|RegisterBank~34                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~116                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~114                                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~96                                             ; 2       ;
; riscvmulti:cpu|ShiftRight0~95                                             ; 2       ;
; riscvmulti:cpu|ShiftRight0~92                                             ; 2       ;
; riscvmulti:cpu|ShiftRight1~2                                              ; 2       ;
; riscvmulti:cpu|RegisterBank~833                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~865                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~801                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~577                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~513                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~609                                           ; 2       ;
; riscvmulti:cpu|RegisterBank~545                                           ; 2       ;
+---------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-----------------------------------+-----------------+----------------------+-----------------+-----------------+
; Name                                                                   ; Type       ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                               ; Location        ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-----------------------------------+-----------------+----------------------+-----------------+-----------------+
; mem:ram|altsyncram:RAM_rtl_0|altsyncram_md22:auto_generated|ALTSYNCRAM ; M10K block ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192 ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1           ; 0          ; db/project.ram0_mem_1c3ed.hdl.mif ; M10K_X38_Y21_N0 ; Old data             ; New data        ; New data        ;
; mem:ram|altsyncram:RAM_rtl_1|altsyncram_md22:auto_generated|ALTSYNCRAM ; M10K block ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192 ; 256                         ; 24                          ; 256                         ; 24                          ; 6144                ; 1           ; 0          ; db/project.ram0_mem_1c3ed.hdl.mif ; M10K_X30_Y12_N0 ; Old data             ; New data        ; New data        ;
+------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-----------------------------------+-----------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 4,729 / 140,056 ( 3 % ) ;
; C12 interconnects          ; 181 / 6,048 ( 3 % )     ;
; C2 interconnects           ; 2,268 / 54,648 ( 4 % )  ;
; C4 interconnects           ; 1,265 / 25,920 ( 5 % )  ;
; Local interconnects        ; 1,001 / 36,960 ( 3 % )  ;
; R14 interconnects          ; 287 / 5,984 ( 5 % )     ;
; R3 interconnects           ; 2,629 / 60,192 ( 4 % )  ;
; R6 interconnects           ; 4,927 / 127,072 ( 4 % ) ;
+----------------------------+-------------------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+------------------------------+-------------------------+
; Other Routing Resource Type  ; Usage                   ;
+------------------------------+-------------------------+
; DQS bus muxes                ; 0 / 17 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )          ;
; Direct links                 ; 152 / 140,056 ( < 1 % ) ;
; Global clocks                ; 1 / 16 ( 6 % )          ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14/C12 interconnect drivers ; 438 / 9,504 ( 5 % )     ;
; Spine clocks                 ; 4 / 120 ( 3 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 77           ; 0            ; 77           ; 0            ; 0            ; 80        ; 77           ; 0            ; 80        ; 80        ; 0            ; 69           ; 0            ; 0            ; 0            ; 0            ; 69           ; 0            ; 0            ; 0            ; 0            ; 69           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 3            ; 80           ; 3            ; 80           ; 80           ; 0         ; 3            ; 80           ; 0         ; 0         ; 80           ; 11           ; 80           ; 80           ; 80           ; 80           ; 11           ; 80           ; 80           ; 80           ; 80           ; 11           ; 80           ; 80           ; 80           ; 80           ; 80           ; 80           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; SW[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_CLK            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLOCK_50        ; CLOCK_50             ; 17.3              ;
; VGA_CLK~reg0    ; CLOCK_50             ; 9.1               ;
; VGA_CLK~reg0    ; VGA_CLK~reg0         ; 4.1               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                      ;
+---------------------------------+----------------------------------------------------------------------------------------------+-------------------+
; Source Register                 ; Destination Register                                                                         ; Delay Added in ns ;
+---------------------------------+----------------------------------------------------------------------------------------------+-------------------+
; VGA_CLK~reg0                    ; VGA_CLK~reg0                                                                                 ; 2.023             ;
; vga:gpu|CounterY[5]             ; mem:ram|altsyncram:RAM_rtl_1|altsyncram_md22:auto_generated|ram_block1a28~portb_address_reg0 ; 1.156             ;
; vga:gpu|CounterY[8]             ; mem:ram|altsyncram:RAM_rtl_1|altsyncram_md22:auto_generated|ram_block1a28~portb_address_reg0 ; 1.124             ;
; vga:gpu|CounterY[7]             ; mem:ram|altsyncram:RAM_rtl_1|altsyncram_md22:auto_generated|ram_block1a28~portb_address_reg0 ; 1.121             ;
; vga:gpu|CounterY[6]             ; mem:ram|altsyncram:RAM_rtl_1|altsyncram_md22:auto_generated|ram_block1a28~portb_address_reg0 ; 1.110             ;
; vga:gpu|CounterY[9]             ; mem:ram|altsyncram:RAM_rtl_1|altsyncram_md22:auto_generated|ram_block1a28~portb_address_reg0 ; 1.105             ;
; vga:gpu|CounterX[7]             ; mem:ram|altsyncram:RAM_rtl_1|altsyncram_md22:auto_generated|ram_block1a28~portb_address_reg0 ; 0.883             ;
; vga:gpu|CounterX[8]             ; mem:ram|altsyncram:RAM_rtl_1|altsyncram_md22:auto_generated|ram_block1a28~portb_address_reg0 ; 0.854             ;
; vga:gpu|CounterX[9]             ; mem:ram|altsyncram:RAM_rtl_1|altsyncram_md22:auto_generated|ram_block1a28~portb_address_reg0 ; 0.746             ;
; riscvmulti:cpu|instr[18]        ; riscvmulti:cpu|RegisterBank~178                                                              ; 0.712             ;
; riscvmulti:cpu|state.WAIT_INSTR ; riscvmulti:cpu|instr[28]                                                                     ; 0.685             ;
; riscvmulti:cpu|rs2[22]          ; hex_digits[22]                                                                               ; 0.651             ;
; riscvmulti:cpu|rs2[6]           ; hex_digits[22]                                                                               ; 0.644             ;
; riscvmulti:cpu|rs2[14]          ; hex_digits[14]                                                                               ; 0.631             ;
; vga:gpu|CounterX[4]             ; vga:gpu|vga_HS                                                                               ; 0.562             ;
; vga:gpu|CounterX[5]             ; vga:gpu|vga_HS                                                                               ; 0.562             ;
; vga:gpu|CounterX[2]             ; vga:gpu|vga_HS                                                                               ; 0.480             ;
; vga:gpu|CounterX[0]             ; vga:gpu|vga_HS                                                                               ; 0.474             ;
; riscvmulti:cpu|PC[15]           ; riscvmulti:cpu|PC[18]                                                                        ; 0.470             ;
; riscvmulti:cpu|PC[5]            ; riscvmulti:cpu|PC[5]                                                                         ; 0.451             ;
; riscvmulti:cpu|PC[3]            ; riscvmulti:cpu|PC[5]                                                                         ; 0.451             ;
; riscvmulti:cpu|PC[4]            ; riscvmulti:cpu|PC[5]                                                                         ; 0.451             ;
; riscvmulti:cpu|PC[1]            ; riscvmulti:cpu|PC[5]                                                                         ; 0.451             ;
; riscvmulti:cpu|instr[9]         ; riscvmulti:cpu|PC[5]                                                                         ; 0.451             ;
; riscvmulti:cpu|instr[10]        ; riscvmulti:cpu|PC[5]                                                                         ; 0.451             ;
; riscvmulti:cpu|instr[8]         ; riscvmulti:cpu|PC[5]                                                                         ; 0.451             ;
; riscvmulti:cpu|instr[5]         ; riscvmulti:cpu|PC[5]                                                                         ; 0.451             ;
; riscvmulti:cpu|instr[3]         ; riscvmulti:cpu|PC[5]                                                                         ; 0.451             ;
; riscvmulti:cpu|instr[11]        ; riscvmulti:cpu|PC[5]                                                                         ; 0.451             ;
; riscvmulti:cpu|instr[21]        ; riscvmulti:cpu|PC[5]                                                                         ; 0.451             ;
; riscvmulti:cpu|instr[2]         ; riscvmulti:cpu|PC[5]                                                                         ; 0.451             ;
; riscvmulti:cpu|PC[2]            ; riscvmulti:cpu|PC[5]                                                                         ; 0.451             ;
; riscvmulti:cpu|instr[23]        ; riscvmulti:cpu|PC[5]                                                                         ; 0.451             ;
; riscvmulti:cpu|instr[0]         ; riscvmulti:cpu|PC[5]                                                                         ; 0.451             ;
; riscvmulti:cpu|instr[24]        ; riscvmulti:cpu|PC[5]                                                                         ; 0.451             ;
; riscvmulti:cpu|instr[22]        ; riscvmulti:cpu|PC[5]                                                                         ; 0.451             ;
; riscvmulti:cpu|instr[25]        ; riscvmulti:cpu|PC[5]                                                                         ; 0.451             ;
; riscvmulti:cpu|instr[1]         ; riscvmulti:cpu|PC[5]                                                                         ; 0.451             ;
; riscvmulti:cpu|instr[4]         ; riscvmulti:cpu|PC[5]                                                                         ; 0.451             ;
; riscvmulti:cpu|instr[6]         ; riscvmulti:cpu|PC[5]                                                                         ; 0.451             ;
; riscvmulti:cpu|state.STORE      ; riscvmulti:cpu|state.FETCH_INSTR                                                             ; 0.390             ;
; vga:gpu|CounterX[3]             ; vga:gpu|vga_HS                                                                               ; 0.366             ;
; riscvmulti:cpu|state.EXECUTE    ; riscvmulti:cpu|state.FETCH_INSTR                                                             ; 0.362             ;
; riscvmulti:cpu|PC[17]           ; riscvmulti:cpu|PC[18]                                                                        ; 0.350             ;
; riscvmulti:cpu|PC[13]           ; riscvmulti:cpu|PC[18]                                                                        ; 0.350             ;
; riscvmulti:cpu|PC[12]           ; riscvmulti:cpu|PC[18]                                                                        ; 0.350             ;
; riscvmulti:cpu|PC[7]            ; riscvmulti:cpu|PC[18]                                                                        ; 0.350             ;
; riscvmulti:cpu|PC[6]            ; riscvmulti:cpu|PC[18]                                                                        ; 0.350             ;
; riscvmulti:cpu|instr[28]        ; riscvmulti:cpu|PC[18]                                                                        ; 0.350             ;
; riscvmulti:cpu|PC[16]           ; riscvmulti:cpu|PC[18]                                                                        ; 0.350             ;
; riscvmulti:cpu|PC[10]           ; riscvmulti:cpu|PC[18]                                                                        ; 0.350             ;
; riscvmulti:cpu|PC[14]           ; riscvmulti:cpu|PC[18]                                                                        ; 0.350             ;
; riscvmulti:cpu|PC[18]           ; riscvmulti:cpu|PC[18]                                                                        ; 0.350             ;
; riscvmulti:cpu|instr[12]        ; riscvmulti:cpu|PC[18]                                                                        ; 0.350             ;
; riscvmulti:cpu|instr[14]        ; riscvmulti:cpu|PC[18]                                                                        ; 0.350             ;
; riscvmulti:cpu|instr[31]        ; riscvmulti:cpu|PC[18]                                                                        ; 0.350             ;
; riscvmulti:cpu|instr[29]        ; riscvmulti:cpu|PC[18]                                                                        ; 0.350             ;
; riscvmulti:cpu|PC[9]            ; riscvmulti:cpu|PC[18]                                                                        ; 0.350             ;
; riscvmulti:cpu|instr[15]        ; riscvmulti:cpu|PC[18]                                                                        ; 0.350             ;
; riscvmulti:cpu|instr[17]        ; riscvmulti:cpu|PC[18]                                                                        ; 0.350             ;
; riscvmulti:cpu|PC[11]           ; riscvmulti:cpu|PC[18]                                                                        ; 0.350             ;
; riscvmulti:cpu|instr[13]        ; riscvmulti:cpu|PC[18]                                                                        ; 0.350             ;
; riscvmulti:cpu|instr[30]        ; riscvmulti:cpu|PC[18]                                                                        ; 0.350             ;
; riscvmulti:cpu|instr[7]         ; riscvmulti:cpu|PC[18]                                                                        ; 0.350             ;
; riscvmulti:cpu|instr[20]        ; riscvmulti:cpu|PC[18]                                                                        ; 0.350             ;
; riscvmulti:cpu|instr[16]        ; riscvmulti:cpu|PC[18]                                                                        ; 0.350             ;
; riscvmulti:cpu|instr[26]        ; riscvmulti:cpu|PC[18]                                                                        ; 0.350             ;
; riscvmulti:cpu|instr[27]        ; riscvmulti:cpu|PC[18]                                                                        ; 0.350             ;
; riscvmulti:cpu|PC[8]            ; riscvmulti:cpu|PC[18]                                                                        ; 0.350             ;
; riscvmulti:cpu|RegisterBank~180 ; riscvmulti:cpu|rs2[20]                                                                       ; 0.343             ;
; riscvmulti:cpu|RegisterBank~244 ; riscvmulti:cpu|rs2[20]                                                                       ; 0.343             ;
; riscvmulti:cpu|RegisterBank~212 ; riscvmulti:cpu|rs2[20]                                                                       ; 0.343             ;
; riscvmulti:cpu|RegisterBank~52  ; riscvmulti:cpu|rs2[20]                                                                       ; 0.343             ;
; riscvmulti:cpu|RegisterBank~116 ; riscvmulti:cpu|rs2[20]                                                                       ; 0.343             ;
; riscvmulti:cpu|RegisterBank~84  ; riscvmulti:cpu|rs2[20]                                                                       ; 0.343             ;
; riscvmulti:cpu|RegisterBank~20  ; riscvmulti:cpu|rs2[20]                                                                       ; 0.343             ;
; riscvmulti:cpu|RegisterBank~148 ; riscvmulti:cpu|rs2[20]                                                                       ; 0.343             ;
; riscvmulti:cpu|RegisterBank~185 ; riscvmulti:cpu|rs2[25]                                                                       ; 0.338             ;
; riscvmulti:cpu|RegisterBank~249 ; riscvmulti:cpu|rs2[25]                                                                       ; 0.338             ;
; riscvmulti:cpu|RegisterBank~217 ; riscvmulti:cpu|rs2[25]                                                                       ; 0.338             ;
; riscvmulti:cpu|RegisterBank~57  ; riscvmulti:cpu|rs2[25]                                                                       ; 0.338             ;
; riscvmulti:cpu|RegisterBank~121 ; riscvmulti:cpu|rs2[25]                                                                       ; 0.338             ;
; riscvmulti:cpu|RegisterBank~89  ; riscvmulti:cpu|rs2[25]                                                                       ; 0.338             ;
; riscvmulti:cpu|RegisterBank~25  ; riscvmulti:cpu|rs2[25]                                                                       ; 0.338             ;
; riscvmulti:cpu|RegisterBank~153 ; riscvmulti:cpu|rs2[25]                                                                       ; 0.338             ;
; riscvmulti:cpu|RegisterBank~175 ; riscvmulti:cpu|rs2[15]                                                                       ; 0.335             ;
; riscvmulti:cpu|RegisterBank~239 ; riscvmulti:cpu|rs2[15]                                                                       ; 0.335             ;
; riscvmulti:cpu|RegisterBank~207 ; riscvmulti:cpu|rs2[15]                                                                       ; 0.335             ;
; riscvmulti:cpu|RegisterBank~47  ; riscvmulti:cpu|rs2[15]                                                                       ; 0.335             ;
; riscvmulti:cpu|RegisterBank~111 ; riscvmulti:cpu|rs2[15]                                                                       ; 0.335             ;
; riscvmulti:cpu|RegisterBank~79  ; riscvmulti:cpu|rs2[15]                                                                       ; 0.335             ;
; riscvmulti:cpu|RegisterBank~15  ; riscvmulti:cpu|rs2[15]                                                                       ; 0.335             ;
; riscvmulti:cpu|RegisterBank~143 ; riscvmulti:cpu|rs2[15]                                                                       ; 0.335             ;
; riscvmulti:cpu|RegisterBank~165 ; riscvmulti:cpu|rs1[5]                                                                        ; 0.331             ;
; riscvmulti:cpu|RegisterBank~172 ; riscvmulti:cpu|rs2[12]                                                                       ; 0.330             ;
; vga:gpu|CounterX[6]             ; vga:gpu|vga_HS                                                                               ; 0.328             ;
; riscvmulti:cpu|state.WAIT_DATA  ; riscvmulti:cpu|RegisterBank~173                                                              ; 0.318             ;
; riscvmulti:cpu|RegisterBank~236 ; riscvmulti:cpu|rs2[12]                                                                       ; 0.317             ;
; riscvmulti:cpu|RegisterBank~204 ; riscvmulti:cpu|rs2[12]                                                                       ; 0.317             ;
; riscvmulti:cpu|RegisterBank~44  ; riscvmulti:cpu|rs2[12]                                                                       ; 0.317             ;
+---------------------------------+----------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5CEBA4F23C7 for design "project"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171001): Fitter is performing a Fast Fit compilation, which decreases Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 3 pins of 80 total pins
    Info (169086): Pin VGA_CLK not assigned to an exact location on the device
    Info (169086): Pin VGA_BLANK_N not assigned to an exact location on the device
    Info (169086): Pin VGA_SYNC_N not assigned to an exact location on the device
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): CLOCK_50~inputCLKENA0 with 1252 fanout uses global clock CLKCTRL_G5
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Critical Warning (332012): Synopsys Design Constraints File file not found: 'project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000     CLOCK_50
    Info (332111):    1.000 VGA_CLK~reg0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "KEY[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[3]" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:09
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 21% of the available device resources in the region that extends from location X22_Y11 to location X32_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:07
Info (11888): Total time spent on timing analysis during the Fitter is 2.88 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:12
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Critical Warning (169244): Total number of single-ended output or bi-directional pins in bank 2A have exceeded the recommended amount in a bank where dedicated LVDS, RSDS, or mini-LVDS outputs exists.
    Info (169245): There are 12 output pin(s) with I/O standard 2.5 V and termination Series 50 Ohm
        Info (169220): Location C1 (pad PAD_16): Pin HEX5[4] of type output uses 2.5 V I/O standard
        Info (169220): Location C2 (pad PAD_18): Pin HEX5[5] of type output uses 2.5 V I/O standard
        Info (169220): Location L1 (pad PAD_21): Pin LEDR[9] of type output uses 2.5 V I/O standard
        Info (169220): Location L2 (pad PAD_23): Pin LEDR[8] of type output uses 2.5 V I/O standard
        Info (169220): Location N1 (pad PAD_24): Pin LEDR[5] of type output uses 2.5 V I/O standard
        Info (169220): Location U1 (pad PAD_25): Pin LEDR[7] of type output uses 2.5 V I/O standard
        Info (169220): Location N2 (pad PAD_26): Pin LEDR[4] of type output uses 2.5 V I/O standard
        Info (169220): Location U2 (pad PAD_27): Pin LEDR[6] of type output uses 2.5 V I/O standard
        Info (169220): Location W2 (pad PAD_28): Pin LEDR[2] of type output uses 2.5 V I/O standard
        Info (169220): Location AA1 (pad PAD_29): Pin LEDR[1] of type output uses 2.5 V I/O standard
        Info (169220): Location Y3 (pad PAD_30): Pin LEDR[3] of type output uses 2.5 V I/O standard
        Info (169220): Location AA2 (pad PAD_31): Pin LEDR[0] of type output uses 2.5 V I/O standard
Critical Warning (169244): Total number of single-ended output or bi-directional pins in bank 4A have exceeded the recommended amount in a bank where dedicated LVDS, RSDS, or mini-LVDS outputs exists.
    Info (169245): There are 36 output pin(s) with I/O standard 2.5 V and termination Series 50 Ohm
        Info (169220): Location Y14 (pad PAD_115): Pin HEX2[3] of type output uses 2.5 V I/O standard
        Info (169220): Location Y15 (pad PAD_117): Pin HEX4[5] of type output uses 2.5 V I/O standard
        Info (169220): Location V14 (pad PAD_118): Pin HEX2[4] of type output uses 2.5 V I/O standard
        Info (169220): Location AB17 (pad PAD_119): Pin HEX2[1] of type output uses 2.5 V I/O standard
        Info (169220): Location AB18 (pad PAD_121): Pin HEX1[4] of type output uses 2.5 V I/O standard
        Info (169220): Location AB20 (pad PAD_122): Pin HEX1[1] of type output uses 2.5 V I/O standard
        Info (169220): Location Y16 (pad PAD_123): Pin HEX3[0] of type output uses 2.5 V I/O standard
        Info (169220): Location AB21 (pad PAD_124): Pin HEX2[6] of type output uses 2.5 V I/O standard
        Info (169220): Location Y17 (pad PAD_125): Pin HEX3[2] of type output uses 2.5 V I/O standard
        Info (169220): Location T14 (pad PAD_126): Pin HEX5[2] of type output uses 2.5 V I/O standard
        Info (169220): Location AA17 (pad PAD_127): Pin HEX1[5] of type output uses 2.5 V I/O standard
        Info (169220): Location U15 (pad PAD_128): Pin HEX4[4] of type output uses 2.5 V I/O standard
        Info (169220): Location AA18 (pad PAD_129): Pin HEX1[3] of type output uses 2.5 V I/O standard
        Info (169220): Location AA19 (pad PAD_130): Pin HEX1[2] of type output uses 2.5 V I/O standard
        Info (169220): Location V20 (pad PAD_131): Pin HEX4[2] of type output uses 2.5 V I/O standard
        Info (169220): Location AA20 (pad PAD_132): Pin HEX1[0] of type output uses 2.5 V I/O standard
        Info (169220): Location W19 (pad PAD_133): Pin HEX5[6] of type output uses 2.5 V I/O standard
        Info (169220): Location V16 (pad PAD_134): Pin HEX3[3] of type output uses 2.5 V I/O standard
        Info (169220): Location AB22 (pad PAD_135): Pin HEX2[5] of type output uses 2.5 V I/O standard
        Info (169220): Location W16 (pad PAD_136): Pin HEX3[1] of type output uses 2.5 V I/O standard
        Info (169220): Location AA22 (pad PAD_137): Pin HEX0[6] of type output uses 2.5 V I/O standard
        Info (169220): Location Y22 (pad PAD_138): Pin HEX0[4] of type output uses 2.5 V I/O standard
        Info (169220): Location Y20 (pad PAD_139): Pin HEX4[1] of type output uses 2.5 V I/O standard
        Info (169220): Location W22 (pad PAD_140): Pin HEX0[2] of type output uses 2.5 V I/O standard
        Info (169220): Location Y19 (pad PAD_141): Pin HEX2[0] of type output uses 2.5 V I/O standard
        Info (169220): Location P14 (pad PAD_142): Pin HEX5[3] of type output uses 2.5 V I/O standard
        Info (169220): Location Y21 (pad PAD_143): Pin HEX0[5] of type output uses 2.5 V I/O standard
        Info (169220): Location W21 (pad PAD_145): Pin HEX0[3] of type output uses 2.5 V I/O standard
        Info (169220): Location U22 (pad PAD_146): Pin HEX1[6] of type output uses 2.5 V I/O standard
        Info (169220): Location V19 (pad PAD_147): Pin HEX3[6] of type output uses 2.5 V I/O standard
        Info (169220): Location V21 (pad PAD_148): Pin HEX0[1] of type output uses 2.5 V I/O standard
        Info (169220): Location V18 (pad PAD_149): Pin HEX3[5] of type output uses 2.5 V I/O standard
        Info (169220): Location U16 (pad PAD_150): Pin HEX4[3] of type output uses 2.5 V I/O standard
        Info (169220): Location U21 (pad PAD_151): Pin HEX0[0] of type output uses 2.5 V I/O standard
        Info (169220): Location U17 (pad PAD_152): Pin HEX3[4] of type output uses 2.5 V I/O standard
        Info (169220): Location U20 (pad PAD_153): Pin HEX4[0] of type output uses 2.5 V I/O standard
Critical Warning (169244): Total number of single-ended output or bi-directional pins in bank 8A have exceeded the recommended amount in a bank where dedicated LVDS, RSDS, or mini-LVDS outputs exists.
    Info (169245): There are 14 output pin(s) with I/O standard 2.5 V and termination Series 50 Ohm
        Info (169220): Location L7 (pad PAD_252): Pin VGA_G[0] of type output uses 2.5 V I/O standard
        Info (169220): Location K7 (pad PAD_254): Pin VGA_G[1] of type output uses 2.5 V I/O standard
        Info (169220): Location J7 (pad PAD_255): Pin VGA_G[2] of type output uses 2.5 V I/O standard
        Info (169220): Location H8 (pad PAD_256): Pin VGA_HS of type output uses 2.5 V I/O standard
        Info (169220): Location J8 (pad PAD_257): Pin VGA_G[3] of type output uses 2.5 V I/O standard
        Info (169220): Location G8 (pad PAD_258): Pin VGA_VS of type output uses 2.5 V I/O standard
        Info (169220): Location A9 (pad PAD_262): Pin VGA_R[0] of type output uses 2.5 V I/O standard
        Info (169220): Location B10 (pad PAD_263): Pin VGA_R[1] of type output uses 2.5 V I/O standard
        Info (169220): Location A5 (pad PAD_264): Pin VGA_R[3] of type output uses 2.5 V I/O standard
        Info (169220): Location C9 (pad PAD_265): Pin VGA_R[2] of type output uses 2.5 V I/O standard
        Info (169220): Location B6 (pad PAD_268): Pin VGA_B[0] of type output uses 2.5 V I/O standard
        Info (169220): Location B7 (pad PAD_270): Pin VGA_B[1] of type output uses 2.5 V I/O standard
        Info (169220): Location A8 (pad PAD_271): Pin VGA_B[2] of type output uses 2.5 V I/O standard
        Info (169220): Location A7 (pad PAD_273): Pin VGA_B[3] of type output uses 2.5 V I/O standard
Info (144001): Generated suppressed messages file C:/Users/844915/projeto_final_aoc/labs/projeto_final/project.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 14 warnings
    Info: Peak virtual memory: 5720 megabytes
    Info: Processing ended: Wed Dec 10 13:25:55 2025
    Info: Elapsed time: 00:00:46
    Info: Total CPU time (on all processors): 00:00:53


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/844915/projeto_final_aoc/labs/projeto_final/project.fit.smsg.


