INPUTS  : a b c j
OUTPUTS : z x
REGS    : d e f g h dLTe dEQe dLTEe

while	 m a )

{

}