TimeQuest Timing Analyzer report for CEG3155_Lab3
Wed Nov 05 21:29:12 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'GClock'
 13. Slow 1200mV 85C Model Setup: 'ClockDivider:u_div|clk_int'
 14. Slow 1200mV 85C Model Hold: 'GClock'
 15. Slow 1200mV 85C Model Hold: 'ClockDivider:u_div|clk_int'
 16. Slow 1200mV 85C Model Recovery: 'ClockDivider:u_div|clk_int'
 17. Slow 1200mV 85C Model Removal: 'ClockDivider:u_div|clk_int'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'GClock'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'ClockDivider:u_div|clk_int'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'GClock'
 32. Slow 1200mV 0C Model Setup: 'ClockDivider:u_div|clk_int'
 33. Slow 1200mV 0C Model Hold: 'GClock'
 34. Slow 1200mV 0C Model Hold: 'ClockDivider:u_div|clk_int'
 35. Slow 1200mV 0C Model Recovery: 'ClockDivider:u_div|clk_int'
 36. Slow 1200mV 0C Model Removal: 'ClockDivider:u_div|clk_int'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'GClock'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'ClockDivider:u_div|clk_int'
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Slow 1200mV 0C Model Metastability Report
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'GClock'
 50. Fast 1200mV 0C Model Setup: 'ClockDivider:u_div|clk_int'
 51. Fast 1200mV 0C Model Hold: 'GClock'
 52. Fast 1200mV 0C Model Hold: 'ClockDivider:u_div|clk_int'
 53. Fast 1200mV 0C Model Recovery: 'ClockDivider:u_div|clk_int'
 54. Fast 1200mV 0C Model Removal: 'ClockDivider:u_div|clk_int'
 55. Fast 1200mV 0C Model Minimum Pulse Width: 'GClock'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'ClockDivider:u_div|clk_int'
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Fast 1200mV 0C Model Metastability Report
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Board Trace Model Assignments
 68. Input Transition Times
 69. Signal Integrity Metrics (Slow 1200mv 0c Model)
 70. Signal Integrity Metrics (Slow 1200mv 85c Model)
 71. Signal Integrity Metrics (Fast 1200mv 0c Model)
 72. Setup Transfers
 73. Hold Transfers
 74. Recovery Transfers
 75. Removal Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; CEG3155_Lab3                                                      ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; ClockDivider:u_div|clk_int ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClockDivider:u_div|clk_int } ;
; GClock                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { GClock }                     ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                               ;
+------------+-----------------+----------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note ;
+------------+-----------------+----------------------------+------+
; 247.4 MHz  ; 247.4 MHz       ; GClock                     ;      ;
; 329.27 MHz ; 329.27 MHz      ; ClockDivider:u_div|clk_int ;      ;
+------------+-----------------+----------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; GClock                     ; -3.042 ; -47.076       ;
; ClockDivider:u_div|clk_int ; -2.037 ; -32.266       ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; GClock                     ; -0.308 ; -0.308        ;
; ClockDivider:u_div|clk_int ; 0.402  ; 0.000         ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; ClockDivider:u_div|clk_int ; -0.524 ; -4.040        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary              ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; ClockDivider:u_div|clk_int ; 0.996 ; 0.000         ;
+----------------------------+-------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; GClock                     ; -3.000 ; -36.410       ;
; ClockDivider:u_div|clk_int ; -1.285 ; -34.695       ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'GClock'                                                                                                          ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -3.042 ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.961      ;
; -2.981 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.900      ;
; -2.971 ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.890      ;
; -2.916 ; ClockDivider:u_div|counter[10] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.835      ;
; -2.915 ; ClockDivider:u_div|counter[17] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.833      ;
; -2.898 ; ClockDivider:u_div|counter[5]  ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.817      ;
; -2.870 ; ClockDivider:u_div|counter[6]  ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.789      ;
; -2.864 ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.783      ;
; -2.861 ; ClockDivider:u_div|counter[15] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.779      ;
; -2.859 ; ClockDivider:u_div|counter[23] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.777      ;
; -2.822 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[24] ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.741      ;
; -2.821 ; ClockDivider:u_div|counter[20] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.739      ;
; -2.817 ; ClockDivider:u_div|counter[13] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.735      ;
; -2.778 ; ClockDivider:u_div|counter[21] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.696      ;
; -2.745 ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[24] ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.664      ;
; -2.728 ; ClockDivider:u_div|counter[18] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.646      ;
; -2.725 ; ClockDivider:u_div|counter[24] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.643      ;
; -2.703 ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.622      ;
; -2.692 ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[24] ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.611      ;
; -2.690 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[22] ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.609      ;
; -2.680 ; ClockDivider:u_div|counter[11] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.599      ;
; -2.662 ; ClockDivider:u_div|counter[7]  ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.581      ;
; -2.651 ; ClockDivider:u_div|counter[19] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.569      ;
; -2.643 ; ClockDivider:u_div|counter[16] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.561      ;
; -2.640 ; ClockDivider:u_div|counter[22] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.558      ;
; -2.613 ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[22] ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.532      ;
; -2.606 ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[24] ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.525      ;
; -2.561 ; ClockDivider:u_div|counter[5]  ; ClockDivider:u_div|counter[24] ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.480      ;
; -2.560 ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[22] ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.479      ;
; -2.545 ; ClockDivider:u_div|counter[8]  ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.464      ;
; -2.474 ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[22] ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.393      ;
; -2.471 ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[24] ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.390      ;
; -2.460 ; ClockDivider:u_div|counter[12] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.378      ;
; -2.432 ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[19] ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.351      ;
; -2.429 ; ClockDivider:u_div|counter[5]  ; ClockDivider:u_div|counter[22] ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.348      ;
; -2.425 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[18] ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.344      ;
; -2.424 ; ClockDivider:u_div|counter[7]  ; ClockDivider:u_div|counter[24] ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.343      ;
; -2.396 ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[21] ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.314      ;
; -2.381 ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|counter[11] ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.299      ;
; -2.381 ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|counter[6]  ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.299      ;
; -2.378 ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|counter[13] ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.296      ;
; -2.378 ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|counter[20] ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.296      ;
; -2.378 ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|counter[21] ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.296      ;
; -2.371 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[20] ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.289      ;
; -2.371 ; ClockDivider:u_div|counter[14] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.289      ;
; -2.351 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[19] ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.270      ;
; -2.348 ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[18] ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.267      ;
; -2.345 ; ClockDivider:u_div|counter[6]  ; ClockDivider:u_div|counter[24] ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.264      ;
; -2.345 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[21] ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.263      ;
; -2.339 ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[22] ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.258      ;
; -2.304 ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|counter[24] ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.223      ;
; -2.298 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[11] ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.216      ;
; -2.298 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[6]  ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.216      ;
; -2.295 ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[18] ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.214      ;
; -2.294 ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[20] ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.212      ;
; -2.292 ; ClockDivider:u_div|counter[7]  ; ClockDivider:u_div|counter[22] ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.211      ;
; -2.288 ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[11] ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.206      ;
; -2.288 ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[6]  ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.206      ;
; -2.284 ; ClockDivider:u_div|counter[10] ; ClockDivider:u_div|counter[11] ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.202      ;
; -2.284 ; ClockDivider:u_div|counter[10] ; ClockDivider:u_div|counter[6]  ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.202      ;
; -2.281 ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[19] ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.200      ;
; -2.281 ; ClockDivider:u_div|counter[10] ; ClockDivider:u_div|counter[13] ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.199      ;
; -2.281 ; ClockDivider:u_div|counter[10] ; ClockDivider:u_div|counter[20] ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.199      ;
; -2.281 ; ClockDivider:u_div|counter[10] ; ClockDivider:u_div|counter[21] ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.199      ;
; -2.265 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[13] ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.183      ;
; -2.264 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[14] ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.183      ;
; -2.264 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[16] ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.183      ;
; -2.255 ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[13] ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.173      ;
; -2.255 ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[21] ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.173      ;
; -2.255 ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[20] ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.173      ;
; -2.245 ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[21] ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.163      ;
; -2.243 ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.162      ;
; -2.241 ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[20] ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.159      ;
; -2.238 ; ClockDivider:u_div|counter[6]  ; ClockDivider:u_div|counter[11] ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.156      ;
; -2.238 ; ClockDivider:u_div|counter[6]  ; ClockDivider:u_div|counter[6]  ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.156      ;
; -2.235 ; ClockDivider:u_div|counter[6]  ; ClockDivider:u_div|counter[13] ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.153      ;
; -2.235 ; ClockDivider:u_div|counter[6]  ; ClockDivider:u_div|counter[20] ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.153      ;
; -2.235 ; ClockDivider:u_div|counter[6]  ; ClockDivider:u_div|counter[21] ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.153      ;
; -2.232 ; ClockDivider:u_div|counter[17] ; ClockDivider:u_div|counter[11] ; GClock       ; GClock      ; 1.000        ; -0.081     ; 3.149      ;
; -2.232 ; ClockDivider:u_div|counter[17] ; ClockDivider:u_div|counter[6]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 3.149      ;
; -2.225 ; ClockDivider:u_div|counter[17] ; ClockDivider:u_div|counter[13] ; GClock       ; GClock      ; 1.000        ; -0.081     ; 3.142      ;
; -2.225 ; ClockDivider:u_div|counter[17] ; ClockDivider:u_div|counter[20] ; GClock       ; GClock      ; 1.000        ; -0.081     ; 3.142      ;
; -2.225 ; ClockDivider:u_div|counter[17] ; ClockDivider:u_div|counter[21] ; GClock       ; GClock      ; 1.000        ; -0.081     ; 3.142      ;
; -2.221 ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[19] ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.140      ;
; -2.215 ; ClockDivider:u_div|counter[5]  ; ClockDivider:u_div|counter[11] ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.133      ;
; -2.215 ; ClockDivider:u_div|counter[5]  ; ClockDivider:u_div|counter[6]  ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.133      ;
; -2.215 ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[21] ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.133      ;
; -2.213 ; ClockDivider:u_div|counter[6]  ; ClockDivider:u_div|counter[22] ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.132      ;
; -2.209 ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|counter[19] ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.128      ;
; -2.209 ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[18] ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.128      ;
; -2.209 ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|counter[16] ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.128      ;
; -2.208 ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|counter[22] ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.127      ;
; -2.208 ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|counter[18] ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.127      ;
; -2.205 ; ClockDivider:u_div|counter[23] ; ClockDivider:u_div|counter[11] ; GClock       ; GClock      ; 1.000        ; -0.081     ; 3.122      ;
; -2.205 ; ClockDivider:u_div|counter[23] ; ClockDivider:u_div|counter[6]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 3.122      ;
; -2.204 ; ClockDivider:u_div|counter[8]  ; ClockDivider:u_div|counter[24] ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.123      ;
; -2.202 ; ClockDivider:u_div|counter[23] ; ClockDivider:u_div|counter[13] ; GClock       ; GClock      ; 1.000        ; -0.081     ; 3.119      ;
; -2.202 ; ClockDivider:u_div|counter[23] ; ClockDivider:u_div|counter[20] ; GClock       ; GClock      ; 1.000        ; -0.081     ; 3.119      ;
; -2.202 ; ClockDivider:u_div|counter[23] ; ClockDivider:u_div|counter[21] ; GClock       ; GClock      ; 1.000        ; -0.081     ; 3.119      ;
; -2.187 ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[14] ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.106      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClockDivider:u_div|clk_int'                                                                                                                     ;
+--------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.037 ; SideCounter:u_sc|cnt[1]         ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.955      ;
; -1.971 ; SideCounter:u_sc|cnt[0]         ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.889      ;
; -1.951 ; FSM_Controller:u_fsm|ps.S3_SY   ; SideCounter:u_sc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.869      ;
; -1.947 ; FSM_Controller:u_fsm|ps.S2_SG   ; SideCounter:u_sc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.865      ;
; -1.823 ; MainCounter:u_mc|cnt[3]         ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 2.740      ;
; -1.812 ; SideCounter:u_sc|cnt[0]         ; SideCounter:u_sc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.730      ;
; -1.781 ; FSM_Controller:u_fsm|ycnt[0]    ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.699      ;
; -1.780 ; MainCounter:u_mc|cnt[3]         ; FSM_Controller:u_fsm|ps.S1_MY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.698      ;
; -1.778 ; FSM_Controller:u_fsm|ycnt[3]    ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.696      ;
; -1.752 ; SideCounter:u_sc|cnt[3]         ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.670      ;
; -1.719 ; FSM_Controller:u_fsm|ps.S1_MY   ; MainCounter:u_mc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 2.636      ;
; -1.719 ; FSM_Controller:u_fsm|ps.S1_MY   ; MainCounter:u_mc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 2.636      ;
; -1.697 ; MainCounter:u_mc|cnt[1]         ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 2.614      ;
; -1.693 ; SideCounter:u_sc|cnt[2]         ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.611      ;
; -1.687 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.605      ;
; -1.687 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.605      ;
; -1.687 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.605      ;
; -1.687 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.605      ;
; -1.683 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.601      ;
; -1.683 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.601      ;
; -1.683 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.601      ;
; -1.683 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.601      ;
; -1.673 ; MainCounter:u_mc|cnt[2]         ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 2.590      ;
; -1.665 ; MainCounter:u_mc|cnt[1]         ; FSM_Controller:u_fsm|ps.S1_MY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.583      ;
; -1.647 ; MainCounter:u_mc|cnt[2]         ; FSM_Controller:u_fsm|ps.S1_MY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.565      ;
; -1.635 ; MainCounter:u_mc|cnt[3]         ; FSM_Controller:u_fsm|ps.S0_MG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.553      ;
; -1.630 ; FSM_Controller:u_fsm|ps.S1_MY   ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.079     ; 2.549      ;
; -1.630 ; FSM_Controller:u_fsm|ps.S1_MY   ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.079     ; 2.549      ;
; -1.630 ; FSM_Controller:u_fsm|ps.S1_MY   ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.079     ; 2.549      ;
; -1.630 ; FSM_Controller:u_fsm|ps.S1_MY   ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.079     ; 2.549      ;
; -1.618 ; FSM_Controller:u_fsm|ycnt[2]    ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.536      ;
; -1.584 ; FSM_Controller:u_fsm|ycnt[0]    ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.082     ; 2.500      ;
; -1.581 ; FSM_Controller:u_fsm|ycnt[3]    ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.082     ; 2.497      ;
; -1.558 ; FSM_Controller:u_fsm|ps.S1_MY   ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 2.475      ;
; -1.556 ; MainCounter:u_mc|cnt[0]         ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 2.473      ;
; -1.539 ; FSM_Controller:u_fsm|ycnt[0]    ; FSM_Controller:u_fsm|ps.S1_MY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 2.456      ;
; -1.536 ; FSM_Controller:u_fsm|ycnt[3]    ; FSM_Controller:u_fsm|ps.S1_MY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 2.453      ;
; -1.530 ; MainCounter:u_mc|cnt[0]         ; FSM_Controller:u_fsm|ps.S1_MY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.448      ;
; -1.529 ; FSM_Controller:u_fsm|ps.S1_MY   ; MainCounter:u_mc|cnt[1]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 2.446      ;
; -1.524 ; FSM_Controller:u_fsm|ps.S1_MY   ; MainCounter:u_mc|cnt[0]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 2.441      ;
; -1.509 ; MainCounter:u_mc|cnt[1]         ; FSM_Controller:u_fsm|ps.S0_MG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.427      ;
; -1.475 ; FSM_Controller:u_fsm|ps.S1_MY   ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.079     ; 2.394      ;
; -1.472 ; FSM_Controller:u_fsm|ycnt[1]    ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.390      ;
; -1.472 ; MainCounter:u_mc|cnt[2]         ; FSM_Controller:u_fsm|ps.S0_MG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.390      ;
; -1.470 ; MainCounter:u_mc|cnt[3]         ; MainCounter:u_mc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 2.387      ;
; -1.470 ; MainCounter:u_mc|cnt[3]         ; MainCounter:u_mc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 2.387      ;
; -1.434 ; FSM_Controller:u_fsm|prev.S0_MG ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.352      ;
; -1.434 ; FSM_Controller:u_fsm|prev.S0_MG ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.352      ;
; -1.434 ; FSM_Controller:u_fsm|prev.S0_MG ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.352      ;
; -1.434 ; FSM_Controller:u_fsm|prev.S0_MG ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.352      ;
; -1.421 ; FSM_Controller:u_fsm|ycnt[2]    ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.082     ; 2.337      ;
; -1.396 ; FSM_Controller:u_fsm|ycnt[0]    ; FSM_Controller:u_fsm|ps.S0_MG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 2.313      ;
; -1.395 ; FSM_Controller:u_fsm|ps.S0_MG   ; MainCounter:u_mc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 2.312      ;
; -1.395 ; FSM_Controller:u_fsm|ps.S0_MG   ; MainCounter:u_mc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 2.312      ;
; -1.393 ; FSM_Controller:u_fsm|ycnt[3]    ; FSM_Controller:u_fsm|ps.S0_MG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 2.310      ;
; -1.379 ; SideCounter:u_sc|cnt[1]         ; FSM_Controller:u_fsm|ps.S2_SG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.297      ;
; -1.376 ; FSM_Controller:u_fsm|ycnt[2]    ; FSM_Controller:u_fsm|ps.S1_MY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 2.293      ;
; -1.365 ; FSM_Controller:u_fsm|ps.S0_MG   ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.079     ; 2.284      ;
; -1.365 ; FSM_Controller:u_fsm|ps.S0_MG   ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.079     ; 2.284      ;
; -1.365 ; FSM_Controller:u_fsm|ps.S0_MG   ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.079     ; 2.284      ;
; -1.365 ; FSM_Controller:u_fsm|ps.S0_MG   ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.079     ; 2.284      ;
; -1.360 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.082     ; 2.276      ;
; -1.345 ; FSM_Controller:u_fsm|prev.S0_MG ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.082     ; 2.261      ;
; -1.344 ; MainCounter:u_mc|cnt[0]         ; FSM_Controller:u_fsm|ps.S0_MG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.262      ;
; -1.334 ; SideCounter:u_sc|cnt[1]         ; FSM_Controller:u_fsm|ps.S3_SY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.252      ;
; -1.329 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.082     ; 2.245      ;
; -1.327 ; SideCounter:u_sc|cnt[2]         ; SideCounter:u_sc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.245      ;
; -1.315 ; FSM_Controller:u_fsm|prev.S2_SG ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.233      ;
; -1.315 ; FSM_Controller:u_fsm|prev.S2_SG ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.233      ;
; -1.315 ; FSM_Controller:u_fsm|prev.S2_SG ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.233      ;
; -1.315 ; FSM_Controller:u_fsm|prev.S2_SG ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.233      ;
; -1.309 ; SideCounter:u_sc|cnt[0]         ; FSM_Controller:u_fsm|ps.S2_SG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.227      ;
; -1.297 ; FSM_Controller:u_fsm|ps.S0_MG   ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 2.214      ;
; -1.294 ; FSM_Controller:u_fsm|prev.S3_SY ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.212      ;
; -1.294 ; FSM_Controller:u_fsm|prev.S3_SY ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.212      ;
; -1.294 ; FSM_Controller:u_fsm|prev.S3_SY ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.212      ;
; -1.294 ; FSM_Controller:u_fsm|prev.S3_SY ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.212      ;
; -1.289 ; MainCounter:u_mc|cnt[1]         ; MainCounter:u_mc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 2.206      ;
; -1.289 ; MainCounter:u_mc|cnt[1]         ; MainCounter:u_mc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 2.206      ;
; -1.288 ; FSM_Controller:u_fsm|ycnt[1]    ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.082     ; 2.204      ;
; -1.280 ; MainCounter:u_mc|cnt[3]         ; MainCounter:u_mc|cnt[1]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 2.197      ;
; -1.276 ; FSM_Controller:u_fsm|prev.S0_MG ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.194      ;
; -1.275 ; MainCounter:u_mc|cnt[3]         ; MainCounter:u_mc|cnt[0]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 2.192      ;
; -1.270 ; MainCounter:u_mc|cnt[2]         ; MainCounter:u_mc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 2.187      ;
; -1.270 ; MainCounter:u_mc|cnt[2]         ; MainCounter:u_mc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 2.187      ;
; -1.268 ; Debouncer_FAST:u_db|q           ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 2.185      ;
; -1.268 ; SideCounter:u_sc|cnt[0]         ; FSM_Controller:u_fsm|ps.S3_SY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.186      ;
; -1.260 ; FSM_Controller:u_fsm|ycnt[1]    ; FSM_Controller:u_fsm|ps.S1_MY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 2.177      ;
; -1.236 ; FSM_Controller:u_fsm|ycnt[3]    ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.154      ;
; -1.233 ; FSM_Controller:u_fsm|ycnt[2]    ; FSM_Controller:u_fsm|ps.S0_MG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 2.150      ;
; -1.231 ; FSM_Controller:u_fsm|ycnt[0]    ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.149      ;
; -1.226 ; FSM_Controller:u_fsm|ps.S0_MG   ; MainCounter:u_mc|cnt[1]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 2.143      ;
; -1.225 ; Debouncer_FAST:u_db|q           ; FSM_Controller:u_fsm|ps.S1_MY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.143      ;
; -1.222 ; FSM_Controller:u_fsm|ps.S0_MG   ; MainCounter:u_mc|cnt[0]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 2.139      ;
; -1.211 ; FSM_Controller:u_fsm|ycnt[0]    ; FSM_Controller:u_fsm|ps.S3_SY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.129      ;
; -1.208 ; FSM_Controller:u_fsm|ycnt[3]    ; FSM_Controller:u_fsm|ps.S3_SY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 2.126      ;
; -1.207 ; FSM_Controller:u_fsm|ps.S0_MG   ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.079     ; 2.126      ;
; -1.148 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|ps.S0_MG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 2.065      ;
; -1.146 ; MainCounter:u_mc|cnt[0]         ; MainCounter:u_mc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 2.063      ;
; -1.146 ; MainCounter:u_mc|cnt[0]         ; MainCounter:u_mc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 2.063      ;
+--------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'GClock'                                                                                                                         ;
+--------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.308 ; ClockDivider:u_div|clk_int     ; ClockDivider:u_div|clk_int     ; ClockDivider:u_div|clk_int ; GClock      ; 0.000        ; 3.076      ; 3.216      ;
; 0.202  ; ClockDivider:u_div|clk_int     ; ClockDivider:u_div|clk_int     ; ClockDivider:u_div|clk_int ; GClock      ; -0.500       ; 3.076      ; 3.226      ;
; 0.641  ; ClockDivider:u_div|counter[7]  ; ClockDivider:u_div|counter[7]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 0.907      ;
; 0.642  ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[1]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 0.908      ;
; 0.643  ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[2]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 0.909      ;
; 0.644  ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[3]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 0.910      ;
; 0.644  ; ClockDivider:u_div|counter[5]  ; ClockDivider:u_div|counter[5]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 0.910      ;
; 0.646  ; ClockDivider:u_div|counter[8]  ; ClockDivider:u_div|counter[8]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 0.912      ;
; 0.647  ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[4]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 0.913      ;
; 0.654  ; ClockDivider:u_div|counter[15] ; ClockDivider:u_div|counter[15] ; GClock                     ; GClock      ; 0.000        ; 0.081      ; 0.921      ;
; 0.655  ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|counter[9]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 0.921      ;
; 0.655  ; ClockDivider:u_div|counter[17] ; ClockDivider:u_div|counter[17] ; GClock                     ; GClock      ; 0.000        ; 0.081      ; 0.922      ;
; 0.655  ; ClockDivider:u_div|counter[23] ; ClockDivider:u_div|counter[23] ; GClock                     ; GClock      ; 0.000        ; 0.081      ; 0.922      ;
; 0.660  ; ClockDivider:u_div|counter[10] ; ClockDivider:u_div|counter[10] ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 0.926      ;
; 0.683  ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[0]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 0.949      ;
; 0.959  ; ClockDivider:u_div|counter[7]  ; ClockDivider:u_div|counter[8]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.225      ;
; 0.960  ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[2]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.226      ;
; 0.961  ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[4]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.227      ;
; 0.970  ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[3]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.236      ;
; 0.971  ; ClockDivider:u_div|counter[6]  ; ClockDivider:u_div|counter[7]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.237      ;
; 0.973  ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|counter[10] ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.239      ;
; 0.973  ; ClockDivider:u_div|counter[8]  ; ClockDivider:u_div|counter[9]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.239      ;
; 0.974  ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[5]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.240      ;
; 0.975  ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[4]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.241      ;
; 0.976  ; ClockDivider:u_div|counter[6]  ; ClockDivider:u_div|counter[8]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.242      ;
; 0.978  ; ClockDivider:u_div|counter[8]  ; ClockDivider:u_div|counter[10] ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.244      ;
; 0.987  ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[1]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.253      ;
; 0.992  ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[2]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.258      ;
; 1.001  ; ClockDivider:u_div|counter[21] ; ClockDivider:u_div|counter[21] ; GClock                     ; GClock      ; 0.000        ; 0.081      ; 1.268      ;
; 1.005  ; ClockDivider:u_div|counter[13] ; ClockDivider:u_div|counter[13] ; GClock                     ; GClock      ; 0.000        ; 0.081      ; 1.272      ;
; 1.007  ; ClockDivider:u_div|counter[20] ; ClockDivider:u_div|counter[20] ; GClock                     ; GClock      ; 0.000        ; 0.081      ; 1.274      ;
; 1.080  ; ClockDivider:u_div|counter[7]  ; ClockDivider:u_div|counter[9]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.346      ;
; 1.081  ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[3]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.347      ;
; 1.082  ; ClockDivider:u_div|counter[5]  ; ClockDivider:u_div|counter[7]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.348      ;
; 1.082  ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[5]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.348      ;
; 1.085  ; ClockDivider:u_div|counter[7]  ; ClockDivider:u_div|counter[10] ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.351      ;
; 1.086  ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[4]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.352      ;
; 1.087  ; ClockDivider:u_div|counter[5]  ; ClockDivider:u_div|counter[8]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.353      ;
; 1.093  ; ClockDivider:u_div|counter[15] ; ClockDivider:u_div|counter[17] ; GClock                     ; GClock      ; 0.000        ; 0.081      ; 1.360      ;
; 1.094  ; ClockDivider:u_div|counter[21] ; ClockDivider:u_div|counter[23] ; GClock                     ; GClock      ; 0.000        ; 0.081      ; 1.361      ;
; 1.096  ; ClockDivider:u_div|counter[13] ; ClockDivider:u_div|counter[15] ; GClock                     ; GClock      ; 0.000        ; 0.081      ; 1.363      ;
; 1.096  ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[5]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.362      ;
; 1.097  ; ClockDivider:u_div|counter[6]  ; ClockDivider:u_div|counter[9]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.363      ;
; 1.100  ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[7]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.366      ;
; 1.102  ; ClockDivider:u_div|counter[6]  ; ClockDivider:u_div|counter[10] ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.368      ;
; 1.105  ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[8]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.371      ;
; 1.113  ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[3]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.379      ;
; 1.114  ; ClockDivider:u_div|counter[20] ; ClockDivider:u_div|counter[23] ; GClock                     ; GClock      ; 0.000        ; 0.081      ; 1.381      ;
; 1.118  ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[4]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.384      ;
; 1.134  ; ClockDivider:u_div|counter[11] ; ClockDivider:u_div|counter[11] ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.400      ;
; 1.191  ; ClockDivider:u_div|counter[16] ; ClockDivider:u_div|counter[17] ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.457      ;
; 1.193  ; ClockDivider:u_div|counter[22] ; ClockDivider:u_div|counter[23] ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.459      ;
; 1.193  ; ClockDivider:u_div|counter[14] ; ClockDivider:u_div|counter[15] ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.459      ;
; 1.207  ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[5]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.473      ;
; 1.208  ; ClockDivider:u_div|counter[5]  ; ClockDivider:u_div|counter[9]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.474      ;
; 1.208  ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[7]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.474      ;
; 1.213  ; ClockDivider:u_div|counter[5]  ; ClockDivider:u_div|counter[10] ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.479      ;
; 1.213  ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[8]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.479      ;
; 1.222  ; ClockDivider:u_div|counter[13] ; ClockDivider:u_div|counter[17] ; GClock                     ; GClock      ; 0.000        ; 0.081      ; 1.489      ;
; 1.222  ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[7]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.488      ;
; 1.224  ; ClockDivider:u_div|counter[11] ; ClockDivider:u_div|counter[15] ; GClock                     ; GClock      ; 0.000        ; 0.081      ; 1.491      ;
; 1.226  ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[9]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.492      ;
; 1.227  ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[8]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.493      ;
; 1.231  ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[10] ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.497      ;
; 1.238  ; ClockDivider:u_div|counter[10] ; ClockDivider:u_div|counter[15] ; GClock                     ; GClock      ; 0.000        ; 0.081      ; 1.505      ;
; 1.239  ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[5]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.505      ;
; 1.245  ; ClockDivider:u_div|counter[6]  ; ClockDivider:u_div|counter[6]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.511      ;
; 1.281  ; ClockDivider:u_div|counter[12] ; ClockDivider:u_div|counter[15] ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.547      ;
; 1.319  ; ClockDivider:u_div|counter[14] ; ClockDivider:u_div|counter[17] ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.585      ;
; 1.327  ; ClockDivider:u_div|counter[20] ; ClockDivider:u_div|counter[21] ; GClock                     ; GClock      ; 0.000        ; 0.081      ; 1.594      ;
; 1.333  ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[7]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.599      ;
; 1.334  ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[9]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.600      ;
; 1.338  ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[8]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.604      ;
; 1.339  ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[10] ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.605      ;
; 1.345  ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|counter[15] ; GClock                     ; GClock      ; 0.000        ; 0.081      ; 1.612      ;
; 1.346  ; ClockDivider:u_div|counter[17] ; ClockDivider:u_div|counter[23] ; GClock                     ; GClock      ; 0.000        ; 0.081      ; 1.613      ;
; 1.348  ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[9]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.614      ;
; 1.350  ; ClockDivider:u_div|counter[18] ; ClockDivider:u_div|counter[18] ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.616      ;
; 1.350  ; ClockDivider:u_div|counter[11] ; ClockDivider:u_div|counter[17] ; GClock                     ; GClock      ; 0.000        ; 0.081      ; 1.617      ;
; 1.350  ; ClockDivider:u_div|counter[8]  ; ClockDivider:u_div|counter[15] ; GClock                     ; GClock      ; 0.000        ; 0.081      ; 1.617      ;
; 1.353  ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[10] ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.619      ;
; 1.362  ; ClockDivider:u_div|counter[19] ; ClockDivider:u_div|counter[19] ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.628      ;
; 1.363  ; ClockDivider:u_div|counter[16] ; ClockDivider:u_div|counter[16] ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.629      ;
; 1.364  ; ClockDivider:u_div|counter[10] ; ClockDivider:u_div|counter[17] ; GClock                     ; GClock      ; 0.000        ; 0.081      ; 1.631      ;
; 1.365  ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[7]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.631      ;
; 1.370  ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[8]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.636      ;
; 1.392  ; ClockDivider:u_div|counter[22] ; ClockDivider:u_div|counter[22] ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.658      ;
; 1.396  ; ClockDivider:u_div|counter[24] ; ClockDivider:u_div|counter[24] ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.662      ;
; 1.407  ; ClockDivider:u_div|counter[18] ; ClockDivider:u_div|counter[23] ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.673      ;
; 1.407  ; ClockDivider:u_div|counter[12] ; ClockDivider:u_div|counter[17] ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.673      ;
; 1.413  ; ClockDivider:u_div|counter[19] ; ClockDivider:u_div|counter[23] ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.679      ;
; 1.440  ; ClockDivider:u_div|counter[11] ; ClockDivider:u_div|counter[13] ; GClock                     ; GClock      ; 0.000        ; 0.081      ; 1.707      ;
; 1.445  ; ClockDivider:u_div|counter[17] ; ClockDivider:u_div|counter[20] ; GClock                     ; GClock      ; 0.000        ; 0.081      ; 1.712      ;
; 1.454  ; ClockDivider:u_div|counter[10] ; ClockDivider:u_div|counter[13] ; GClock                     ; GClock      ; 0.000        ; 0.081      ; 1.721      ;
; 1.457  ; ClockDivider:u_div|counter[7]  ; ClockDivider:u_div|counter[15] ; GClock                     ; GClock      ; 0.000        ; 0.081      ; 1.724      ;
; 1.459  ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[9]  ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.725      ;
; 1.464  ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[10] ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.730      ;
; 1.465  ; ClockDivider:u_div|counter[10] ; ClockDivider:u_div|counter[11] ; GClock                     ; GClock      ; 0.000        ; 0.080      ; 1.731      ;
; 1.469  ; ClockDivider:u_div|counter[15] ; ClockDivider:u_div|counter[16] ; GClock                     ; GClock      ; 0.000        ; 0.081      ; 1.736      ;
; 1.471  ; ClockDivider:u_div|counter[15] ; ClockDivider:u_div|counter[23] ; GClock                     ; GClock      ; 0.000        ; 0.081      ; 1.738      ;
+--------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClockDivider:u_div|clk_int'                                                                                                                     ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.402 ; MainCounter:u_mc|cnt[2]         ; MainCounter:u_mc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; MainCounter:u_mc|cnt[3]         ; MainCounter:u_mc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; MainCounter:u_mc|cnt[1]         ; MainCounter:u_mc|cnt[1]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; MainCounter:u_mc|cnt[0]         ; MainCounter:u_mc|cnt[0]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|ps.S3_SY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; SideCounter:u_sc|cnt[3]         ; SideCounter:u_sc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|ps.S2_SG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; FSM_Controller:u_fsm|ycnt[1]    ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Debouncer_FAST:u_db|cnt[1]      ; Debouncer_FAST:u_db|cnt[1]      ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Debouncer_FAST:u_db|q           ; Debouncer_FAST:u_db|q           ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 0.669      ;
; 0.408 ; FSM_Controller:u_fsm|ycnt[0]    ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 0.674      ;
; 0.408 ; Debouncer_FAST:u_db|cnt[0]      ; Debouncer_FAST:u_db|cnt[0]      ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 0.674      ;
; 0.456 ; SideCounter:u_sc|cnt[1]         ; SideCounter:u_sc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 0.722      ;
; 0.581 ; Debouncer_FAST:u_db|s0          ; Debouncer_FAST:u_db|s1          ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.099      ; 0.866      ;
; 0.638 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|prev.S3_SY ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 0.904      ;
; 0.646 ; Debouncer_FAST:u_db|cnt[0]      ; Debouncer_FAST:u_db|q           ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 0.912      ;
; 0.664 ; Debouncer_FAST:u_db|cnt[0]      ; Debouncer_FAST:u_db|cnt[1]      ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 0.930      ;
; 0.674 ; Debouncer_FAST:u_db|q           ; Debouncer_FAST:u_db|cnt[1]      ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 0.940      ;
; 0.681 ; Debouncer_FAST:u_db|q           ; Debouncer_FAST:u_db|cnt[0]      ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 0.947      ;
; 0.776 ; FSM_Controller:u_fsm|prev.S1_MY ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.042      ;
; 0.815 ; FSM_Controller:u_fsm|ps.S1_MY   ; FSM_Controller:u_fsm|prev.S1_MY ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.081      ; 1.082      ;
; 0.816 ; SideCounter:u_sc|cnt[2]         ; SideCounter:u_sc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.082      ;
; 0.840 ; MainCounter:u_mc|cnt[2]         ; MainCounter:u_mc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.081      ; 1.107      ;
; 0.857 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|ps.S3_SY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.123      ;
; 0.877 ; Debouncer_FAST:u_db|s1          ; Debouncer_FAST:u_db|cnt[1]      ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; -0.361     ; 0.702      ;
; 0.877 ; Debouncer_FAST:u_db|s1          ; Debouncer_FAST:u_db|cnt[0]      ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; -0.361     ; 0.702      ;
; 0.885 ; MainCounter:u_mc|cnt[0]         ; MainCounter:u_mc|cnt[1]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.081      ; 1.152      ;
; 0.886 ; Debouncer_FAST:u_db|s1          ; Debouncer_FAST:u_db|q           ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; -0.361     ; 0.711      ;
; 0.898 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.164      ;
; 0.921 ; FSM_Controller:u_fsm|ycnt[0]    ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.187      ;
; 1.016 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.282      ;
; 1.035 ; FSM_Controller:u_fsm|ps.S0_MG   ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.081      ; 1.302      ;
; 1.047 ; Debouncer_FAST:u_db|cnt[1]      ; Debouncer_FAST:u_db|q           ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.313      ;
; 1.047 ; FSM_Controller:u_fsm|prev.S0_MG ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.313      ;
; 1.054 ; FSM_Controller:u_fsm|prev.S3_SY ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.320      ;
; 1.054 ; FSM_Controller:u_fsm|prev.S3_SY ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.320      ;
; 1.056 ; FSM_Controller:u_fsm|prev.S3_SY ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.322      ;
; 1.074 ; FSM_Controller:u_fsm|prev.S2_SG ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.340      ;
; 1.074 ; FSM_Controller:u_fsm|prev.S2_SG ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.340      ;
; 1.076 ; FSM_Controller:u_fsm|prev.S2_SG ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.342      ;
; 1.096 ; FSM_Controller:u_fsm|prev.S3_SY ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.362      ;
; 1.116 ; FSM_Controller:u_fsm|prev.S2_SG ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.382      ;
; 1.119 ; FSM_Controller:u_fsm|prev.S3_SY ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.385      ;
; 1.139 ; FSM_Controller:u_fsm|prev.S2_SG ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.405      ;
; 1.164 ; FSM_Controller:u_fsm|ps.S1_MY   ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.430      ;
; 1.165 ; FSM_Controller:u_fsm|prev.S1_MY ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.431      ;
; 1.195 ; MainCounter:u_mc|cnt[1]         ; MainCounter:u_mc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.081      ; 1.462      ;
; 1.195 ; MainCounter:u_mc|cnt[1]         ; MainCounter:u_mc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.081      ; 1.462      ;
; 1.221 ; FSM_Controller:u_fsm|ps.S1_MY   ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.081      ; 1.488      ;
; 1.226 ; FSM_Controller:u_fsm|ps.S0_MG   ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.492      ;
; 1.226 ; MainCounter:u_mc|cnt[0]         ; MainCounter:u_mc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.081      ; 1.493      ;
; 1.226 ; MainCounter:u_mc|cnt[0]         ; MainCounter:u_mc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.081      ; 1.493      ;
; 1.322 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.588      ;
; 1.324 ; FSM_Controller:u_fsm|ps.S3_SY   ; SideCounter:u_sc|cnt[0]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.590      ;
; 1.324 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.590      ;
; 1.338 ; SideCounter:u_sc|cnt[0]         ; SideCounter:u_sc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.604      ;
; 1.345 ; FSM_Controller:u_fsm|ps.S1_MY   ; FSM_Controller:u_fsm|ps.S1_MY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.611      ;
; 1.349 ; FSM_Controller:u_fsm|ycnt[1]    ; FSM_Controller:u_fsm|ps.S2_SG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.615      ;
; 1.355 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.621      ;
; 1.357 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.623      ;
; 1.360 ; FSM_Controller:u_fsm|ycnt[1]    ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.626      ;
; 1.364 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.630      ;
; 1.367 ; FSM_Controller:u_fsm|ps.S2_SG   ; SideCounter:u_sc|cnt[1]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.633      ;
; 1.375 ; FSM_Controller:u_fsm|ycnt[1]    ; FSM_Controller:u_fsm|ps.S3_SY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.641      ;
; 1.380 ; SideCounter:u_sc|cnt[1]         ; SideCounter:u_sc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.646      ;
; 1.381 ; FSM_Controller:u_fsm|prev.S3_SY ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.079      ; 1.646      ;
; 1.385 ; FSM_Controller:u_fsm|ps.S1_MY   ; FSM_Controller:u_fsm|ps.S2_SG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.081      ; 1.652      ;
; 1.386 ; FSM_Controller:u_fsm|ycnt[1]    ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.652      ;
; 1.387 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.653      ;
; 1.397 ; FSM_Controller:u_fsm|ps.S0_MG   ; FSM_Controller:u_fsm|ps.S1_MY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.663      ;
; 1.397 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.663      ;
; 1.397 ; MainCounter:u_mc|cnt[2]         ; MainCounter:u_mc|cnt[1]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.081      ; 1.664      ;
; 1.397 ; FSM_Controller:u_fsm|prev.S2_SG ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.079      ; 1.662      ;
; 1.400 ; MainCounter:u_mc|cnt[2]         ; MainCounter:u_mc|cnt[0]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.081      ; 1.667      ;
; 1.402 ; FSM_Controller:u_fsm|ps.S0_MG   ; MainCounter:u_mc|cnt[1]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.668      ;
; 1.405 ; FSM_Controller:u_fsm|ps.S0_MG   ; MainCounter:u_mc|cnt[0]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.671      ;
; 1.406 ; FSM_Controller:u_fsm|ps.S0_MG   ; FSM_Controller:u_fsm|ps.S0_MG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.672      ;
; 1.406 ; FSM_Controller:u_fsm|prev.S1_MY ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.672      ;
; 1.406 ; FSM_Controller:u_fsm|prev.S1_MY ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.672      ;
; 1.408 ; FSM_Controller:u_fsm|prev.S1_MY ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.674      ;
; 1.420 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.686      ;
; 1.420 ; FSM_Controller:u_fsm|ps.S0_MG   ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.081      ; 1.687      ;
; 1.423 ; FSM_Controller:u_fsm|ps.S2_SG   ; SideCounter:u_sc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.689      ;
; 1.426 ; FSM_Controller:u_fsm|prev.S0_MG ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.692      ;
; 1.430 ; FSM_Controller:u_fsm|prev.S1_MY ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.079      ; 1.695      ;
; 1.433 ; FSM_Controller:u_fsm|ps.S3_SY   ; SideCounter:u_sc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.699      ;
; 1.435 ; SideCounter:u_sc|cnt[0]         ; SideCounter:u_sc|cnt[0]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.701      ;
; 1.453 ; MainCounter:u_mc|cnt[1]         ; MainCounter:u_mc|cnt[0]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.081      ; 1.720      ;
; 1.461 ; SideCounter:u_sc|cnt[0]         ; SideCounter:u_sc|cnt[1]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.727      ;
; 1.468 ; FSM_Controller:u_fsm|ycnt[2]    ; FSM_Controller:u_fsm|ps.S2_SG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.734      ;
; 1.478 ; SideCounter:u_sc|cnt[2]         ; FSM_Controller:u_fsm|ps.S3_SY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.744      ;
; 1.480 ; FSM_Controller:u_fsm|ycnt[2]    ; FSM_Controller:u_fsm|ps.S3_SY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.746      ;
; 1.489 ; SideCounter:u_sc|cnt[2]         ; FSM_Controller:u_fsm|ps.S2_SG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.755      ;
; 1.500 ; Debouncer_FAST:u_db|q           ; FSM_Controller:u_fsm|ps.S0_MG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.766      ;
; 1.508 ; FSM_Controller:u_fsm|ycnt[2]    ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.774      ;
; 1.514 ; Debouncer_FAST:u_db|q           ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.780      ;
; 1.516 ; SideCounter:u_sc|cnt[3]         ; FSM_Controller:u_fsm|ps.S3_SY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.782      ;
; 1.521 ; MainCounter:u_mc|cnt[3]         ; MainCounter:u_mc|cnt[1]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.081      ; 1.788      ;
; 1.524 ; MainCounter:u_mc|cnt[3]         ; MainCounter:u_mc|cnt[0]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.081      ; 1.791      ;
; 1.527 ; SideCounter:u_sc|cnt[3]         ; FSM_Controller:u_fsm|ps.S2_SG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.793      ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'ClockDivider:u_div|clk_int'                                                                                                          ;
+--------+---------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                 ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.524 ; FSM_Controller:u_fsm|rstM_pulse ; MainCounter:u_mc|cnt[2] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 1.441      ;
; -0.524 ; FSM_Controller:u_fsm|rstM_pulse ; MainCounter:u_mc|cnt[3] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 1.441      ;
; -0.524 ; FSM_Controller:u_fsm|rstM_pulse ; MainCounter:u_mc|cnt[1] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 1.441      ;
; -0.524 ; FSM_Controller:u_fsm|rstM_pulse ; MainCounter:u_mc|cnt[0] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.081     ; 1.441      ;
; -0.486 ; FSM_Controller:u_fsm|rstS_pulse ; SideCounter:u_sc|cnt[0] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 1.404      ;
; -0.486 ; FSM_Controller:u_fsm|rstS_pulse ; SideCounter:u_sc|cnt[1] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 1.404      ;
; -0.486 ; FSM_Controller:u_fsm|rstS_pulse ; SideCounter:u_sc|cnt[2] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 1.404      ;
; -0.486 ; FSM_Controller:u_fsm|rstS_pulse ; SideCounter:u_sc|cnt[3] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.080     ; 1.404      ;
+--------+---------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'ClockDivider:u_div|clk_int'                                                                                                          ;
+-------+---------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                 ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.996 ; FSM_Controller:u_fsm|rstS_pulse ; SideCounter:u_sc|cnt[0] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.262      ;
; 0.996 ; FSM_Controller:u_fsm|rstS_pulse ; SideCounter:u_sc|cnt[1] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.262      ;
; 0.996 ; FSM_Controller:u_fsm|rstS_pulse ; SideCounter:u_sc|cnt[2] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.262      ;
; 0.996 ; FSM_Controller:u_fsm|rstS_pulse ; SideCounter:u_sc|cnt[3] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.080      ; 1.262      ;
; 1.024 ; FSM_Controller:u_fsm|rstM_pulse ; MainCounter:u_mc|cnt[2] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.081      ; 1.291      ;
; 1.024 ; FSM_Controller:u_fsm|rstM_pulse ; MainCounter:u_mc|cnt[3] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.081      ; 1.291      ;
; 1.024 ; FSM_Controller:u_fsm|rstM_pulse ; MainCounter:u_mc|cnt[1] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.081      ; 1.291      ;
; 1.024 ; FSM_Controller:u_fsm|rstM_pulse ; MainCounter:u_mc|cnt[0] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.081      ; 1.291      ;
+-------+---------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'GClock'                                                              ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; GClock ; Rise       ; GClock                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|clk_int     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[9]  ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|clk_int     ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[0]  ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[10] ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[11] ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[12] ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[14] ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[16] ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[18] ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[19] ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[1]  ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[22] ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[24] ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[2]  ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[3]  ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[4]  ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[5]  ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[6]  ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[7]  ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[8]  ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[9]  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[13] ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[15] ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[17] ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[20] ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[21] ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[23] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[0]  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[10] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[11] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[12] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[13] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[14] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[15] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[16] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[17] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[18] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[19] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[1]  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[20] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[21] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[22] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[23] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[24] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[2]  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[3]  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[4]  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[5]  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[6]  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[7]  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[8]  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[9]  ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|clk_int     ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|o                 ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~inputclkctrl|inclk[0]   ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~inputclkctrl|outclk     ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|clk_int|clk              ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[0]|clk           ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[10]|clk          ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[11]|clk          ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[12]|clk          ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[14]|clk          ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[16]|clk          ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[18]|clk          ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[19]|clk          ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[1]|clk           ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[22]|clk          ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[24]|clk          ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[2]|clk           ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[3]|clk           ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[4]|clk           ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[5]|clk           ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[6]|clk           ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[7]|clk           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ClockDivider:u_div|clk_int'                                                               ;
+--------+--------------+----------------+------------------+----------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+----------------------------+------------+---------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|cnt[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|cnt[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|q           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|s0          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|s1          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|prev.S0_MG ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|prev.S1_MY ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|prev.S2_SG ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|prev.S3_SY ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ps.S0_MG   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ps.S1_MY   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ps.S2_SG   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ps.S3_SY   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|rstM_pulse ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|rstS_pulse ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ycnt[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ycnt[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ycnt[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ycnt[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; MainCounter:u_mc|cnt[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; MainCounter:u_mc|cnt[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; MainCounter:u_mc|cnt[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; MainCounter:u_mc|cnt[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; SideCounter:u_sc|cnt[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; SideCounter:u_sc|cnt[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; SideCounter:u_sc|cnt[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; SideCounter:u_sc|cnt[3]         ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|s0          ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|s1          ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|cnt[0]      ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|cnt[1]      ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|q           ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|prev.S0_MG ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|prev.S1_MY ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|prev.S2_SG ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|prev.S3_SY ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ps.S0_MG   ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ps.S1_MY   ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ps.S2_SG   ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ps.S3_SY   ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|rstM_pulse ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|rstS_pulse ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ycnt[0]    ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ycnt[1]    ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ycnt[2]    ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ycnt[3]    ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; MainCounter:u_mc|cnt[0]         ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; MainCounter:u_mc|cnt[1]         ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; MainCounter:u_mc|cnt[2]         ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; MainCounter:u_mc|cnt[3]         ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; SideCounter:u_sc|cnt[0]         ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; SideCounter:u_sc|cnt[1]         ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; SideCounter:u_sc|cnt[2]         ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; SideCounter:u_sc|cnt[3]         ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|cnt[0]      ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|cnt[1]      ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|q           ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|prev.S0_MG ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|prev.S1_MY ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|prev.S2_SG ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|prev.S3_SY ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ps.S0_MG   ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ps.S1_MY   ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ps.S2_SG   ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ps.S3_SY   ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|rstM_pulse ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|rstS_pulse ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ycnt[0]    ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ycnt[1]    ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ycnt[2]    ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ycnt[3]    ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; MainCounter:u_mc|cnt[0]         ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; MainCounter:u_mc|cnt[1]         ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; MainCounter:u_mc|cnt[2]         ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; MainCounter:u_mc|cnt[3]         ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; SideCounter:u_sc|cnt[0]         ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; SideCounter:u_sc|cnt[1]         ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; SideCounter:u_sc|cnt[2]         ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; SideCounter:u_sc|cnt[3]         ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|s0          ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|s1          ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_div|clk_int~clkctrl|inclk[0]  ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_div|clk_int~clkctrl|outclk    ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_db|cnt[0]|clk                 ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_db|cnt[1]|clk                 ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_db|q|clk                      ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|prev.S0_MG|clk            ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|prev.S1_MY|clk            ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|prev.S2_SG|clk            ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|prev.S3_SY|clk            ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|ps.S0_MG|clk              ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|ps.S1_MY|clk              ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|ps.S2_SG|clk              ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|ps.S3_SY|clk              ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|rstM_pulse|clk            ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|rstS_pulse|clk            ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|ycnt[0]|clk               ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|ycnt[1]|clk               ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|ycnt[2]|clk               ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|ycnt[3]|clk               ;
+--------+--------------+----------------+------------------+----------------------------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; MSC[*]    ; ClockDivider:u_div|clk_int ; 5.265 ; 5.717 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSC[0]   ; ClockDivider:u_div|clk_int ; 5.022 ; 5.467 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSC[1]   ; ClockDivider:u_div|clk_int ; 5.030 ; 5.507 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSC[2]   ; ClockDivider:u_div|clk_int ; 5.216 ; 5.678 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSC[3]   ; ClockDivider:u_div|clk_int ; 5.265 ; 5.717 ; Rise       ; ClockDivider:u_div|clk_int ;
; SSC[*]    ; ClockDivider:u_div|clk_int ; 5.612 ; 6.041 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSC[0]   ; ClockDivider:u_div|clk_int ; 5.588 ; 6.003 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSC[1]   ; ClockDivider:u_div|clk_int ; 5.612 ; 6.041 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSC[2]   ; ClockDivider:u_div|clk_int ; 5.322 ; 5.802 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSC[3]   ; ClockDivider:u_div|clk_int ; 5.311 ; 5.770 ; Rise       ; ClockDivider:u_div|clk_int ;
; SSCS      ; ClockDivider:u_div|clk_int ; 1.594 ; 1.977 ; Rise       ; ClockDivider:u_div|clk_int ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; MSC[*]    ; ClockDivider:u_div|clk_int ; -3.451 ; -3.920 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSC[0]   ; ClockDivider:u_div|clk_int ; -3.634 ; -4.105 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSC[1]   ; ClockDivider:u_div|clk_int ; -3.598 ; -4.100 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSC[2]   ; ClockDivider:u_div|clk_int ; -3.451 ; -3.920 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSC[3]   ; ClockDivider:u_div|clk_int ; -3.646 ; -4.152 ; Rise       ; ClockDivider:u_div|clk_int ;
; SSC[*]    ; ClockDivider:u_div|clk_int ; -3.896 ; -4.357 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSC[0]   ; ClockDivider:u_div|clk_int ; -4.101 ; -4.595 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSC[1]   ; ClockDivider:u_div|clk_int ; -4.124 ; -4.630 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSC[2]   ; ClockDivider:u_div|clk_int ; -3.907 ; -4.425 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSC[3]   ; ClockDivider:u_div|clk_int ; -3.896 ; -4.357 ; Rise       ; ClockDivider:u_div|clk_int ;
; SSCS      ; ClockDivider:u_div|clk_int ; -1.092 ; -1.452 ; Rise       ; ClockDivider:u_div|clk_int ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+---------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port     ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+---------------+----------------------------+--------+--------+------------+----------------------------+
; BCD1[*]       ; ClockDivider:u_div|clk_int ; 11.334 ; 11.264 ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD1[0]      ; ClockDivider:u_div|clk_int ; 11.334 ; 11.264 ; Rise       ; ClockDivider:u_div|clk_int ;
; BCD2[*]       ; ClockDivider:u_div|clk_int ; 10.912 ; 10.820 ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD2[0]      ; ClockDivider:u_div|clk_int ; 9.219  ; 9.127  ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD2[1]      ; ClockDivider:u_div|clk_int ; 9.767  ; 9.720  ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD2[2]      ; ClockDivider:u_div|clk_int ; 10.550 ; 10.506 ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD2[3]      ; ClockDivider:u_div|clk_int ; 10.912 ; 10.820 ; Rise       ; ClockDivider:u_div|clk_int ;
; MSTL[*]       ; ClockDivider:u_div|clk_int ; 8.722  ; 8.846  ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSTL[0]      ; ClockDivider:u_div|clk_int ; 7.085  ; 7.148  ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSTL[1]      ; ClockDivider:u_div|clk_int ; 7.638  ; 7.531  ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSTL[2]      ; ClockDivider:u_div|clk_int ; 8.722  ; 8.846  ; Rise       ; ClockDivider:u_div|clk_int ;
; SSTL[*]       ; ClockDivider:u_div|clk_int ; 8.955  ; 8.887  ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSTL[0]      ; ClockDivider:u_div|clk_int ; 7.856  ; 7.738  ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSTL[1]      ; ClockDivider:u_div|clk_int ; 8.320  ; 8.391  ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSTL[2]      ; ClockDivider:u_div|clk_int ; 8.955  ; 8.887  ; Rise       ; ClockDivider:u_div|clk_int ;
; STATE_LED[*]  ; ClockDivider:u_div|clk_int ; 9.024  ; 8.970  ; Rise       ; ClockDivider:u_div|clk_int ;
;  STATE_LED[0] ; ClockDivider:u_div|clk_int ; 9.024  ; 8.970  ; Rise       ; ClockDivider:u_div|clk_int ;
;  STATE_LED[1] ; ClockDivider:u_div|clk_int ; 8.887  ; 8.955  ; Rise       ; ClockDivider:u_div|clk_int ;
+---------------+----------------------------+--------+--------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port     ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; BCD1[*]       ; ClockDivider:u_div|clk_int ; 9.337 ; 9.224 ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD1[0]      ; ClockDivider:u_div|clk_int ; 9.337 ; 9.224 ; Rise       ; ClockDivider:u_div|clk_int ;
; BCD2[*]       ; ClockDivider:u_div|clk_int ; 7.721 ; 7.605 ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD2[0]      ; ClockDivider:u_div|clk_int ; 7.721 ; 7.605 ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD2[1]      ; ClockDivider:u_div|clk_int ; 7.792 ; 7.710 ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD2[2]      ; ClockDivider:u_div|clk_int ; 8.633 ; 8.466 ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD2[3]      ; ClockDivider:u_div|clk_int ; 9.012 ; 8.852 ; Rise       ; ClockDivider:u_div|clk_int ;
; MSTL[*]       ; ClockDivider:u_div|clk_int ; 6.817 ; 6.880 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSTL[0]      ; ClockDivider:u_div|clk_int ; 6.817 ; 6.880 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSTL[1]      ; ClockDivider:u_div|clk_int ; 7.351 ; 7.245 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSTL[2]      ; ClockDivider:u_div|clk_int ; 8.063 ; 8.283 ; Rise       ; ClockDivider:u_div|clk_int ;
; SSTL[*]       ; ClockDivider:u_div|clk_int ; 7.562 ; 7.448 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSTL[0]      ; ClockDivider:u_div|clk_int ; 7.562 ; 7.448 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSTL[1]      ; ClockDivider:u_div|clk_int ; 8.006 ; 8.072 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSTL[2]      ; ClockDivider:u_div|clk_int ; 8.388 ; 8.222 ; Rise       ; ClockDivider:u_div|clk_int ;
; STATE_LED[*]  ; ClockDivider:u_div|clk_int ; 7.991 ; 8.071 ; Rise       ; ClockDivider:u_div|clk_int ;
;  STATE_LED[0] ; ClockDivider:u_div|clk_int ; 7.991 ; 8.071 ; Rise       ; ClockDivider:u_div|clk_int ;
;  STATE_LED[1] ; ClockDivider:u_div|clk_int ; 8.222 ; 8.388 ; Rise       ; ClockDivider:u_div|clk_int ;
+---------------+----------------------------+-------+-------+------------+----------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                         ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 268.17 MHz ; 250.0 MHz       ; GClock                     ; limit due to minimum period restriction (max I/O toggle rate) ;
; 363.24 MHz ; 363.24 MHz      ; ClockDivider:u_div|clk_int ;                                                               ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; GClock                     ; -2.729 ; -39.952       ;
; ClockDivider:u_div|clk_int ; -1.753 ; -26.929       ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; GClock                     ; -0.245 ; -0.245        ;
; ClockDivider:u_div|clk_int ; 0.353  ; 0.000         ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary               ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; ClockDivider:u_div|clk_int ; -0.366 ; -2.808        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary               ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; ClockDivider:u_div|clk_int ; 0.905 ; 0.000         ;
+----------------------------+-------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; GClock                     ; -3.000 ; -36.410       ;
; ClockDivider:u_div|clk_int ; -1.285 ; -34.695       ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'GClock'                                                                                                           ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -2.729 ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.657      ;
; -2.630 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.558      ;
; -2.619 ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.547      ;
; -2.601 ; ClockDivider:u_div|counter[10] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.529      ;
; -2.600 ; ClockDivider:u_div|counter[17] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.528      ;
; -2.573 ; ClockDivider:u_div|counter[6]  ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.501      ;
; -2.567 ; ClockDivider:u_div|counter[15] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.495      ;
; -2.554 ; ClockDivider:u_div|counter[5]  ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.482      ;
; -2.544 ; ClockDivider:u_div|counter[23] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.472      ;
; -2.530 ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.458      ;
; -2.484 ; ClockDivider:u_div|counter[13] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.412      ;
; -2.483 ; ClockDivider:u_div|counter[20] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.411      ;
; -2.453 ; ClockDivider:u_div|counter[21] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.381      ;
; -2.427 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[24] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.354      ;
; -2.404 ; ClockDivider:u_div|counter[18] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.331      ;
; -2.401 ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.329      ;
; -2.398 ; ClockDivider:u_div|counter[24] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.325      ;
; -2.396 ; ClockDivider:u_div|counter[7]  ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.324      ;
; -2.383 ; ClockDivider:u_div|counter[11] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.311      ;
; -2.359 ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[24] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.286      ;
; -2.340 ; ClockDivider:u_div|counter[19] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.267      ;
; -2.332 ; ClockDivider:u_div|counter[16] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.259      ;
; -2.329 ; ClockDivider:u_div|counter[22] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.256      ;
; -2.312 ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[24] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.239      ;
; -2.310 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[22] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.237      ;
; -2.284 ; ClockDivider:u_div|counter[8]  ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.212      ;
; -2.242 ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[22] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.169      ;
; -2.237 ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[24] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.164      ;
; -2.197 ; ClockDivider:u_div|counter[5]  ; ClockDivider:u_div|counter[24] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.124      ;
; -2.195 ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[22] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.122      ;
; -2.166 ; ClockDivider:u_div|counter[12] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.093      ;
; -2.120 ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[22] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.047      ;
; -2.118 ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[24] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.045      ;
; -2.094 ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[19] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.021      ;
; -2.091 ; ClockDivider:u_div|counter[14] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.018      ;
; -2.087 ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|counter[13] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.014      ;
; -2.087 ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|counter[20] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.014      ;
; -2.087 ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|counter[21] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.014      ;
; -2.083 ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|counter[11] ; GClock       ; GClock      ; 1.000        ; -0.073     ; 3.009      ;
; -2.083 ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|counter[6]  ; GClock       ; GClock      ; 1.000        ; -0.073     ; 3.009      ;
; -2.080 ; ClockDivider:u_div|counter[5]  ; ClockDivider:u_div|counter[22] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.007      ;
; -2.077 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[18] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.004      ;
; -2.075 ; ClockDivider:u_div|counter[7]  ; ClockDivider:u_div|counter[24] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.002      ;
; -2.043 ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[21] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.970      ;
; -2.012 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[20] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.939      ;
; -2.010 ; ClockDivider:u_div|counter[6]  ; ClockDivider:u_div|counter[24] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.937      ;
; -2.009 ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[18] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.936      ;
; -2.003 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[19] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.930      ;
; -2.001 ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[22] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.928      ;
; -1.998 ; ClockDivider:u_div|counter[10] ; ClockDivider:u_div|counter[13] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.925      ;
; -1.998 ; ClockDivider:u_div|counter[10] ; ClockDivider:u_div|counter[20] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.925      ;
; -1.998 ; ClockDivider:u_div|counter[10] ; ClockDivider:u_div|counter[21] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.925      ;
; -1.997 ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[13] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.924      ;
; -1.997 ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[20] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.924      ;
; -1.997 ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[21] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.924      ;
; -1.994 ; ClockDivider:u_div|counter[10] ; ClockDivider:u_div|counter[11] ; GClock       ; GClock      ; 1.000        ; -0.073     ; 2.920      ;
; -1.994 ; ClockDivider:u_div|counter[10] ; ClockDivider:u_div|counter[6]  ; GClock       ; GClock      ; 1.000        ; -0.073     ; 2.920      ;
; -1.993 ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[11] ; GClock       ; GClock      ; 1.000        ; -0.073     ; 2.919      ;
; -1.993 ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[6]  ; GClock       ; GClock      ; 1.000        ; -0.073     ; 2.919      ;
; -1.993 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[13] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.920      ;
; -1.993 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[21] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.920      ;
; -1.989 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[11] ; GClock       ; GClock      ; 1.000        ; -0.073     ; 2.915      ;
; -1.989 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[6]  ; GClock       ; GClock      ; 1.000        ; -0.073     ; 2.915      ;
; -1.970 ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|counter[24] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.897      ;
; -1.970 ; ClockDivider:u_div|counter[6]  ; ClockDivider:u_div|counter[13] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.897      ;
; -1.970 ; ClockDivider:u_div|counter[6]  ; ClockDivider:u_div|counter[20] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.897      ;
; -1.970 ; ClockDivider:u_div|counter[6]  ; ClockDivider:u_div|counter[21] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.897      ;
; -1.968 ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.071     ; 2.896      ;
; -1.966 ; ClockDivider:u_div|counter[6]  ; ClockDivider:u_div|counter[11] ; GClock       ; GClock      ; 1.000        ; -0.073     ; 2.892      ;
; -1.966 ; ClockDivider:u_div|counter[6]  ; ClockDivider:u_div|counter[6]  ; GClock       ; GClock      ; 1.000        ; -0.073     ; 2.892      ;
; -1.962 ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[18] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.889      ;
; -1.960 ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[19] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.887      ;
; -1.958 ; ClockDivider:u_div|counter[7]  ; ClockDivider:u_div|counter[22] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.885      ;
; -1.947 ; ClockDivider:u_div|counter[17] ; ClockDivider:u_div|counter[13] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.874      ;
; -1.947 ; ClockDivider:u_div|counter[17] ; ClockDivider:u_div|counter[20] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.874      ;
; -1.947 ; ClockDivider:u_div|counter[17] ; ClockDivider:u_div|counter[21] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.874      ;
; -1.944 ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[20] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.871      ;
; -1.943 ; ClockDivider:u_div|counter[17] ; ClockDivider:u_div|counter[11] ; GClock       ; GClock      ; 1.000        ; -0.073     ; 2.869      ;
; -1.943 ; ClockDivider:u_div|counter[17] ; ClockDivider:u_div|counter[6]  ; GClock       ; GClock      ; 1.000        ; -0.073     ; 2.869      ;
; -1.939 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[14] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.866      ;
; -1.935 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[16] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.862      ;
; -1.926 ; ClockDivider:u_div|counter[23] ; ClockDivider:u_div|counter[13] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.853      ;
; -1.926 ; ClockDivider:u_div|counter[23] ; ClockDivider:u_div|counter[20] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.853      ;
; -1.926 ; ClockDivider:u_div|counter[23] ; ClockDivider:u_div|counter[21] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.853      ;
; -1.922 ; ClockDivider:u_div|counter[23] ; ClockDivider:u_div|counter[11] ; GClock       ; GClock      ; 1.000        ; -0.073     ; 2.848      ;
; -1.922 ; ClockDivider:u_div|counter[23] ; ClockDivider:u_div|counter[6]  ; GClock       ; GClock      ; 1.000        ; -0.073     ; 2.848      ;
; -1.920 ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|counter[22] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.847      ;
; -1.920 ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|counter[19] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.847      ;
; -1.920 ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|counter[16] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.847      ;
; -1.919 ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|counter[18] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.846      ;
; -1.913 ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[13] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.840      ;
; -1.913 ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[20] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.840      ;
; -1.913 ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[21] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.840      ;
; -1.909 ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[21] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.836      ;
; -1.909 ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[11] ; GClock       ; GClock      ; 1.000        ; -0.073     ; 2.835      ;
; -1.909 ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[6]  ; GClock       ; GClock      ; 1.000        ; -0.073     ; 2.835      ;
; -1.901 ; ClockDivider:u_div|counter[15] ; ClockDivider:u_div|counter[13] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.828      ;
; -1.901 ; ClockDivider:u_div|counter[15] ; ClockDivider:u_div|counter[20] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.828      ;
; -1.901 ; ClockDivider:u_div|counter[15] ; ClockDivider:u_div|counter[21] ; GClock       ; GClock      ; 1.000        ; -0.072     ; 2.828      ;
; -1.897 ; ClockDivider:u_div|counter[15] ; ClockDivider:u_div|counter[11] ; GClock       ; GClock      ; 1.000        ; -0.073     ; 2.823      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClockDivider:u_div|clk_int'                                                                                                                      ;
+--------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.753 ; SideCounter:u_sc|cnt[1]         ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 2.679      ;
; -1.680 ; SideCounter:u_sc|cnt[0]         ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 2.606      ;
; -1.671 ; FSM_Controller:u_fsm|ps.S3_SY   ; SideCounter:u_sc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 2.597      ;
; -1.667 ; FSM_Controller:u_fsm|ps.S2_SG   ; SideCounter:u_sc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 2.593      ;
; -1.584 ; MainCounter:u_mc|cnt[3]         ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 2.511      ;
; -1.555 ; SideCounter:u_sc|cnt[0]         ; SideCounter:u_sc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 2.481      ;
; -1.554 ; MainCounter:u_mc|cnt[3]         ; FSM_Controller:u_fsm|ps.S1_MY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 2.481      ;
; -1.536 ; FSM_Controller:u_fsm|ycnt[3]    ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 2.462      ;
; -1.536 ; FSM_Controller:u_fsm|ycnt[0]    ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 2.462      ;
; -1.520 ; SideCounter:u_sc|cnt[3]         ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 2.446      ;
; -1.491 ; MainCounter:u_mc|cnt[1]         ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 2.418      ;
; -1.474 ; MainCounter:u_mc|cnt[2]         ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 2.401      ;
; -1.461 ; MainCounter:u_mc|cnt[1]         ; FSM_Controller:u_fsm|ps.S1_MY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 2.388      ;
; -1.446 ; FSM_Controller:u_fsm|ps.S1_MY   ; MainCounter:u_mc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 2.373      ;
; -1.446 ; FSM_Controller:u_fsm|ps.S1_MY   ; MainCounter:u_mc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 2.373      ;
; -1.444 ; MainCounter:u_mc|cnt[2]         ; FSM_Controller:u_fsm|ps.S1_MY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 2.371      ;
; -1.437 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 2.363      ;
; -1.437 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 2.363      ;
; -1.437 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 2.363      ;
; -1.437 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 2.363      ;
; -1.436 ; SideCounter:u_sc|cnt[2]         ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 2.362      ;
; -1.433 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 2.359      ;
; -1.433 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 2.359      ;
; -1.433 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 2.359      ;
; -1.433 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 2.359      ;
; -1.401 ; FSM_Controller:u_fsm|ycnt[2]    ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 2.327      ;
; -1.388 ; FSM_Controller:u_fsm|ps.S1_MY   ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.071     ; 2.316      ;
; -1.388 ; FSM_Controller:u_fsm|ps.S1_MY   ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.071     ; 2.316      ;
; -1.388 ; FSM_Controller:u_fsm|ps.S1_MY   ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.071     ; 2.316      ;
; -1.388 ; FSM_Controller:u_fsm|ps.S1_MY   ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.071     ; 2.316      ;
; -1.376 ; MainCounter:u_mc|cnt[3]         ; FSM_Controller:u_fsm|ps.S0_MG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 2.303      ;
; -1.366 ; MainCounter:u_mc|cnt[0]         ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 2.293      ;
; -1.361 ; FSM_Controller:u_fsm|ycnt[0]    ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.074     ; 2.286      ;
; -1.360 ; FSM_Controller:u_fsm|ycnt[3]    ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.074     ; 2.285      ;
; -1.339 ; FSM_Controller:u_fsm|ps.S1_MY   ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 2.266      ;
; -1.336 ; MainCounter:u_mc|cnt[0]         ; FSM_Controller:u_fsm|ps.S1_MY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 2.263      ;
; -1.329 ; FSM_Controller:u_fsm|ycnt[0]    ; FSM_Controller:u_fsm|ps.S1_MY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.074     ; 2.254      ;
; -1.328 ; FSM_Controller:u_fsm|ycnt[3]    ; FSM_Controller:u_fsm|ps.S1_MY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.074     ; 2.253      ;
; -1.303 ; FSM_Controller:u_fsm|ps.S1_MY   ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.071     ; 2.231      ;
; -1.283 ; MainCounter:u_mc|cnt[1]         ; FSM_Controller:u_fsm|ps.S0_MG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 2.210      ;
; -1.277 ; FSM_Controller:u_fsm|ps.S1_MY   ; MainCounter:u_mc|cnt[1]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 2.204      ;
; -1.276 ; FSM_Controller:u_fsm|ycnt[1]    ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 2.202      ;
; -1.272 ; FSM_Controller:u_fsm|ps.S1_MY   ; MainCounter:u_mc|cnt[0]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 2.199      ;
; -1.266 ; MainCounter:u_mc|cnt[2]         ; FSM_Controller:u_fsm|ps.S0_MG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 2.193      ;
; -1.228 ; MainCounter:u_mc|cnt[3]         ; MainCounter:u_mc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 2.155      ;
; -1.228 ; MainCounter:u_mc|cnt[3]         ; MainCounter:u_mc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 2.155      ;
; -1.211 ; FSM_Controller:u_fsm|prev.S0_MG ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 2.137      ;
; -1.211 ; FSM_Controller:u_fsm|prev.S0_MG ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 2.137      ;
; -1.211 ; FSM_Controller:u_fsm|prev.S0_MG ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 2.137      ;
; -1.211 ; FSM_Controller:u_fsm|prev.S0_MG ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 2.137      ;
; -1.195 ; FSM_Controller:u_fsm|ycnt[2]    ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.074     ; 2.120      ;
; -1.181 ; SideCounter:u_sc|cnt[1]         ; FSM_Controller:u_fsm|ps.S2_SG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 2.107      ;
; -1.180 ; FSM_Controller:u_fsm|ps.S0_MG   ; MainCounter:u_mc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 2.107      ;
; -1.180 ; FSM_Controller:u_fsm|ps.S0_MG   ; MainCounter:u_mc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 2.107      ;
; -1.163 ; FSM_Controller:u_fsm|ycnt[2]    ; FSM_Controller:u_fsm|ps.S1_MY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.074     ; 2.088      ;
; -1.159 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.074     ; 2.084      ;
; -1.158 ; MainCounter:u_mc|cnt[0]         ; FSM_Controller:u_fsm|ps.S0_MG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 2.085      ;
; -1.157 ; FSM_Controller:u_fsm|ps.S0_MG   ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.071     ; 2.085      ;
; -1.157 ; FSM_Controller:u_fsm|ps.S0_MG   ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.071     ; 2.085      ;
; -1.157 ; FSM_Controller:u_fsm|ps.S0_MG   ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.071     ; 2.085      ;
; -1.157 ; FSM_Controller:u_fsm|ps.S0_MG   ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.071     ; 2.085      ;
; -1.154 ; FSM_Controller:u_fsm|prev.S0_MG ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.074     ; 2.079      ;
; -1.153 ; FSM_Controller:u_fsm|ycnt[0]    ; FSM_Controller:u_fsm|ps.S0_MG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.074     ; 2.078      ;
; -1.152 ; FSM_Controller:u_fsm|ycnt[3]    ; FSM_Controller:u_fsm|ps.S0_MG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.074     ; 2.077      ;
; -1.140 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.074     ; 2.065      ;
; -1.109 ; SideCounter:u_sc|cnt[1]         ; FSM_Controller:u_fsm|ps.S3_SY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 2.035      ;
; -1.108 ; FSM_Controller:u_fsm|ps.S0_MG   ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 2.035      ;
; -1.105 ; FSM_Controller:u_fsm|prev.S2_SG ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 2.031      ;
; -1.105 ; FSM_Controller:u_fsm|prev.S2_SG ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 2.031      ;
; -1.105 ; FSM_Controller:u_fsm|prev.S2_SG ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 2.031      ;
; -1.105 ; FSM_Controller:u_fsm|prev.S2_SG ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 2.031      ;
; -1.099 ; SideCounter:u_sc|cnt[2]         ; SideCounter:u_sc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 2.025      ;
; -1.095 ; MainCounter:u_mc|cnt[1]         ; MainCounter:u_mc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 2.022      ;
; -1.095 ; MainCounter:u_mc|cnt[1]         ; MainCounter:u_mc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 2.022      ;
; -1.092 ; FSM_Controller:u_fsm|ycnt[1]    ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.074     ; 2.017      ;
; -1.080 ; FSM_Controller:u_fsm|prev.S3_SY ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 2.006      ;
; -1.080 ; FSM_Controller:u_fsm|prev.S3_SY ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 2.006      ;
; -1.080 ; FSM_Controller:u_fsm|prev.S3_SY ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 2.006      ;
; -1.080 ; FSM_Controller:u_fsm|prev.S3_SY ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 2.006      ;
; -1.079 ; SideCounter:u_sc|cnt[0]         ; FSM_Controller:u_fsm|ps.S2_SG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 2.005      ;
; -1.077 ; MainCounter:u_mc|cnt[2]         ; MainCounter:u_mc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 2.004      ;
; -1.077 ; MainCounter:u_mc|cnt[2]         ; MainCounter:u_mc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 2.004      ;
; -1.072 ; FSM_Controller:u_fsm|prev.S0_MG ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 1.998      ;
; -1.060 ; FSM_Controller:u_fsm|ycnt[1]    ; FSM_Controller:u_fsm|ps.S1_MY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.074     ; 1.985      ;
; -1.045 ; MainCounter:u_mc|cnt[3]         ; MainCounter:u_mc|cnt[1]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 1.972      ;
; -1.043 ; FSM_Controller:u_fsm|ycnt[3]    ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 1.969      ;
; -1.041 ; MainCounter:u_mc|cnt[3]         ; MainCounter:u_mc|cnt[0]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 1.968      ;
; -1.030 ; Debouncer_FAST:u_db|q           ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 1.957      ;
; -1.029 ; FSM_Controller:u_fsm|ycnt[0]    ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 1.955      ;
; -1.026 ; FSM_Controller:u_fsm|ps.S0_MG   ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.071     ; 1.954      ;
; -1.023 ; SideCounter:u_sc|cnt[0]         ; FSM_Controller:u_fsm|ps.S3_SY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 1.949      ;
; -1.017 ; FSM_Controller:u_fsm|ycnt[2]    ; FSM_Controller:u_fsm|ps.S0_MG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.074     ; 1.942      ;
; -1.016 ; FSM_Controller:u_fsm|ps.S0_MG   ; MainCounter:u_mc|cnt[1]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 1.943      ;
; -1.011 ; FSM_Controller:u_fsm|ps.S0_MG   ; MainCounter:u_mc|cnt[0]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 1.938      ;
; -1.005 ; Debouncer_FAST:u_db|q           ; FSM_Controller:u_fsm|ps.S1_MY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 1.932      ;
; -1.001 ; FSM_Controller:u_fsm|ycnt[3]    ; FSM_Controller:u_fsm|ps.S3_SY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 1.927      ;
; -1.001 ; FSM_Controller:u_fsm|ycnt[0]    ; FSM_Controller:u_fsm|ps.S3_SY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 1.927      ;
; -0.972 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|ps.S0_MG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.074     ; 1.897      ;
; -0.962 ; MainCounter:u_mc|cnt[0]         ; MainCounter:u_mc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 1.889      ;
; -0.962 ; MainCounter:u_mc|cnt[0]         ; MainCounter:u_mc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 1.889      ;
+--------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'GClock'                                                                                                                          ;
+--------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.245 ; ClockDivider:u_div|clk_int     ; ClockDivider:u_div|clk_int     ; ClockDivider:u_div|clk_int ; GClock      ; 0.000        ; 2.792      ; 2.961      ;
; 0.180  ; ClockDivider:u_div|clk_int     ; ClockDivider:u_div|clk_int     ; ClockDivider:u_div|clk_int ; GClock      ; -0.500       ; 2.792      ; 2.886      ;
; 0.584  ; ClockDivider:u_div|counter[7]  ; ClockDivider:u_div|counter[7]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 0.828      ;
; 0.585  ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[2]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 0.829      ;
; 0.586  ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[1]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 0.830      ;
; 0.588  ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[3]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 0.832      ;
; 0.588  ; ClockDivider:u_div|counter[5]  ; ClockDivider:u_div|counter[5]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 0.832      ;
; 0.589  ; ClockDivider:u_div|counter[8]  ; ClockDivider:u_div|counter[8]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 0.833      ;
; 0.590  ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[4]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 0.834      ;
; 0.597  ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|counter[9]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 0.841      ;
; 0.599  ; ClockDivider:u_div|counter[15] ; ClockDivider:u_div|counter[15] ; GClock                     ; GClock      ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; ClockDivider:u_div|counter[17] ; ClockDivider:u_div|counter[17] ; GClock                     ; GClock      ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; ClockDivider:u_div|counter[23] ; ClockDivider:u_div|counter[23] ; GClock                     ; GClock      ; 0.000        ; 0.072      ; 0.842      ;
; 0.602  ; ClockDivider:u_div|counter[10] ; ClockDivider:u_div|counter[10] ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 0.846      ;
; 0.624  ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[0]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 0.868      ;
; 0.870  ; ClockDivider:u_div|counter[7]  ; ClockDivider:u_div|counter[8]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.114      ;
; 0.872  ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[2]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.116      ;
; 0.873  ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[3]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.117      ;
; 0.875  ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[4]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.119      ;
; 0.875  ; ClockDivider:u_div|counter[6]  ; ClockDivider:u_div|counter[7]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.119      ;
; 0.877  ; ClockDivider:u_div|counter[8]  ; ClockDivider:u_div|counter[9]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.121      ;
; 0.878  ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[5]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.122      ;
; 0.883  ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|counter[10] ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.127      ;
; 0.884  ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[4]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.128      ;
; 0.886  ; ClockDivider:u_div|counter[6]  ; ClockDivider:u_div|counter[8]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.130      ;
; 0.888  ; ClockDivider:u_div|counter[8]  ; ClockDivider:u_div|counter[10] ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.132      ;
; 0.891  ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[1]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.135      ;
; 0.902  ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[2]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.146      ;
; 0.919  ; ClockDivider:u_div|counter[21] ; ClockDivider:u_div|counter[21] ; GClock                     ; GClock      ; 0.000        ; 0.072      ; 1.162      ;
; 0.924  ; ClockDivider:u_div|counter[13] ; ClockDivider:u_div|counter[13] ; GClock                     ; GClock      ; 0.000        ; 0.072      ; 1.167      ;
; 0.926  ; ClockDivider:u_div|counter[20] ; ClockDivider:u_div|counter[20] ; GClock                     ; GClock      ; 0.000        ; 0.072      ; 1.169      ;
; 0.969  ; ClockDivider:u_div|counter[7]  ; ClockDivider:u_div|counter[9]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.213      ;
; 0.971  ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[3]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.215      ;
; 0.974  ; ClockDivider:u_div|counter[5]  ; ClockDivider:u_div|counter[7]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.218      ;
; 0.974  ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[5]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.218      ;
; 0.980  ; ClockDivider:u_div|counter[7]  ; ClockDivider:u_div|counter[10] ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.224      ;
; 0.982  ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[4]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.226      ;
; 0.983  ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[5]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.227      ;
; 0.984  ; ClockDivider:u_div|counter[15] ; ClockDivider:u_div|counter[17] ; GClock                     ; GClock      ; 0.000        ; 0.072      ; 1.227      ;
; 0.984  ; ClockDivider:u_div|counter[21] ; ClockDivider:u_div|counter[23] ; GClock                     ; GClock      ; 0.000        ; 0.072      ; 1.227      ;
; 0.985  ; ClockDivider:u_div|counter[5]  ; ClockDivider:u_div|counter[8]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.229      ;
; 0.985  ; ClockDivider:u_div|counter[6]  ; ClockDivider:u_div|counter[9]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.229      ;
; 0.986  ; ClockDivider:u_div|counter[13] ; ClockDivider:u_div|counter[15] ; GClock                     ; GClock      ; 0.000        ; 0.072      ; 1.229      ;
; 0.988  ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[7]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.232      ;
; 0.996  ; ClockDivider:u_div|counter[6]  ; ClockDivider:u_div|counter[10] ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.240      ;
; 0.999  ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[8]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.243      ;
; 1.001  ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[3]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.245      ;
; 1.003  ; ClockDivider:u_div|counter[20] ; ClockDivider:u_div|counter[23] ; GClock                     ; GClock      ; 0.000        ; 0.072      ; 1.246      ;
; 1.012  ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[4]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.256      ;
; 1.039  ; ClockDivider:u_div|counter[11] ; ClockDivider:u_div|counter[11] ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.283      ;
; 1.060  ; ClockDivider:u_div|counter[16] ; ClockDivider:u_div|counter[17] ; GClock                     ; GClock      ; 0.000        ; 0.072      ; 1.303      ;
; 1.062  ; ClockDivider:u_div|counter[22] ; ClockDivider:u_div|counter[23] ; GClock                     ; GClock      ; 0.000        ; 0.072      ; 1.305      ;
; 1.063  ; ClockDivider:u_div|counter[14] ; ClockDivider:u_div|counter[15] ; GClock                     ; GClock      ; 0.000        ; 0.072      ; 1.306      ;
; 1.081  ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[5]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.325      ;
; 1.084  ; ClockDivider:u_div|counter[5]  ; ClockDivider:u_div|counter[9]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.328      ;
; 1.084  ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[7]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.328      ;
; 1.093  ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[7]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.337      ;
; 1.095  ; ClockDivider:u_div|counter[5]  ; ClockDivider:u_div|counter[10] ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.339      ;
; 1.095  ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[8]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.339      ;
; 1.096  ; ClockDivider:u_div|counter[13] ; ClockDivider:u_div|counter[17] ; GClock                     ; GClock      ; 0.000        ; 0.072      ; 1.339      ;
; 1.098  ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[9]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.342      ;
; 1.100  ; ClockDivider:u_div|counter[11] ; ClockDivider:u_div|counter[15] ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.344      ;
; 1.104  ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[8]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.348      ;
; 1.109  ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[10] ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.353      ;
; 1.110  ; ClockDivider:u_div|counter[10] ; ClockDivider:u_div|counter[15] ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.354      ;
; 1.111  ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[5]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.355      ;
; 1.135  ; ClockDivider:u_div|counter[6]  ; ClockDivider:u_div|counter[6]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.379      ;
; 1.164  ; ClockDivider:u_div|counter[12] ; ClockDivider:u_div|counter[15] ; GClock                     ; GClock      ; 0.000        ; 0.072      ; 1.407      ;
; 1.173  ; ClockDivider:u_div|counter[14] ; ClockDivider:u_div|counter[17] ; GClock                     ; GClock      ; 0.000        ; 0.072      ; 1.416      ;
; 1.191  ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[7]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.435      ;
; 1.194  ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[9]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.438      ;
; 1.198  ; ClockDivider:u_div|counter[20] ; ClockDivider:u_div|counter[21] ; GClock                     ; GClock      ; 0.000        ; 0.072      ; 1.441      ;
; 1.202  ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[8]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.446      ;
; 1.202  ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|counter[15] ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.446      ;
; 1.203  ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[9]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.447      ;
; 1.204  ; ClockDivider:u_div|counter[17] ; ClockDivider:u_div|counter[23] ; GClock                     ; GClock      ; 0.000        ; 0.072      ; 1.447      ;
; 1.205  ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[10] ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.449      ;
; 1.207  ; ClockDivider:u_div|counter[8]  ; ClockDivider:u_div|counter[15] ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.451      ;
; 1.210  ; ClockDivider:u_div|counter[11] ; ClockDivider:u_div|counter[17] ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.454      ;
; 1.212  ; ClockDivider:u_div|counter[16] ; ClockDivider:u_div|counter[16] ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.456      ;
; 1.214  ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[10] ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.458      ;
; 1.216  ; ClockDivider:u_div|counter[18] ; ClockDivider:u_div|counter[18] ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.460      ;
; 1.220  ; ClockDivider:u_div|counter[19] ; ClockDivider:u_div|counter[19] ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.464      ;
; 1.220  ; ClockDivider:u_div|counter[10] ; ClockDivider:u_div|counter[17] ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.464      ;
; 1.221  ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[7]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.465      ;
; 1.232  ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[8]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.476      ;
; 1.241  ; ClockDivider:u_div|counter[22] ; ClockDivider:u_div|counter[22] ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.485      ;
; 1.243  ; ClockDivider:u_div|counter[24] ; ClockDivider:u_div|counter[24] ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.487      ;
; 1.256  ; ClockDivider:u_div|counter[19] ; ClockDivider:u_div|counter[23] ; GClock                     ; GClock      ; 0.000        ; 0.072      ; 1.499      ;
; 1.261  ; ClockDivider:u_div|counter[18] ; ClockDivider:u_div|counter[23] ; GClock                     ; GClock      ; 0.000        ; 0.072      ; 1.504      ;
; 1.274  ; ClockDivider:u_div|counter[12] ; ClockDivider:u_div|counter[17] ; GClock                     ; GClock      ; 0.000        ; 0.072      ; 1.517      ;
; 1.297  ; ClockDivider:u_div|counter[11] ; ClockDivider:u_div|counter[13] ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.541      ;
; 1.299  ; ClockDivider:u_div|counter[7]  ; ClockDivider:u_div|counter[15] ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.543      ;
; 1.301  ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[9]  ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.545      ;
; 1.307  ; ClockDivider:u_div|counter[10] ; ClockDivider:u_div|counter[13] ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.551      ;
; 1.312  ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[10] ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.556      ;
; 1.312  ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|counter[17] ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.556      ;
; 1.314  ; ClockDivider:u_div|counter[15] ; ClockDivider:u_div|counter[23] ; GClock                     ; GClock      ; 0.000        ; 0.072      ; 1.557      ;
; 1.315  ; ClockDivider:u_div|counter[6]  ; ClockDivider:u_div|counter[15] ; GClock                     ; GClock      ; 0.000        ; 0.073      ; 1.559      ;
; 1.316  ; ClockDivider:u_div|counter[17] ; ClockDivider:u_div|counter[20] ; GClock                     ; GClock      ; 0.000        ; 0.072      ; 1.559      ;
+--------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClockDivider:u_div|clk_int'                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.353 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|ps.S3_SY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; SideCounter:u_sc|cnt[3]         ; SideCounter:u_sc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|ps.S2_SG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; FSM_Controller:u_fsm|ycnt[1]    ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; MainCounter:u_mc|cnt[2]         ; MainCounter:u_mc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MainCounter:u_mc|cnt[3]         ; MainCounter:u_mc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MainCounter:u_mc|cnt[1]         ; MainCounter:u_mc|cnt[1]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MainCounter:u_mc|cnt[0]         ; MainCounter:u_mc|cnt[0]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Debouncer_FAST:u_db|cnt[1]      ; Debouncer_FAST:u_db|cnt[1]      ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Debouncer_FAST:u_db|q           ; Debouncer_FAST:u_db|q           ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.364 ; FSM_Controller:u_fsm|ycnt[0]    ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 0.608      ;
; 0.365 ; Debouncer_FAST:u_db|cnt[0]      ; Debouncer_FAST:u_db|cnt[0]      ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.072      ; 0.608      ;
; 0.411 ; SideCounter:u_sc|cnt[1]         ; SideCounter:u_sc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 0.655      ;
; 0.531 ; Debouncer_FAST:u_db|s0          ; Debouncer_FAST:u_db|s1          ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.089      ; 0.791      ;
; 0.580 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|prev.S3_SY ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 0.824      ;
; 0.591 ; Debouncer_FAST:u_db|cnt[0]      ; Debouncer_FAST:u_db|q           ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.072      ; 0.834      ;
; 0.609 ; Debouncer_FAST:u_db|cnt[0]      ; Debouncer_FAST:u_db|cnt[1]      ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.072      ; 0.852      ;
; 0.617 ; Debouncer_FAST:u_db|q           ; Debouncer_FAST:u_db|cnt[1]      ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.072      ; 0.860      ;
; 0.622 ; Debouncer_FAST:u_db|q           ; Debouncer_FAST:u_db|cnt[0]      ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.072      ; 0.865      ;
; 0.697 ; FSM_Controller:u_fsm|prev.S1_MY ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 0.941      ;
; 0.753 ; FSM_Controller:u_fsm|ps.S1_MY   ; FSM_Controller:u_fsm|prev.S1_MY ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.074      ; 0.998      ;
; 0.756 ; SideCounter:u_sc|cnt[2]         ; SideCounter:u_sc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.000      ;
; 0.769 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|ps.S3_SY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.013      ;
; 0.779 ; MainCounter:u_mc|cnt[2]         ; MainCounter:u_mc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.072      ; 1.022      ;
; 0.799 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.043      ;
; 0.800 ; Debouncer_FAST:u_db|s1          ; Debouncer_FAST:u_db|cnt[0]      ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; -0.335     ; 0.636      ;
; 0.801 ; Debouncer_FAST:u_db|s1          ; Debouncer_FAST:u_db|cnt[1]      ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; -0.335     ; 0.637      ;
; 0.816 ; Debouncer_FAST:u_db|s1          ; Debouncer_FAST:u_db|q           ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; -0.335     ; 0.652      ;
; 0.821 ; MainCounter:u_mc|cnt[0]         ; MainCounter:u_mc|cnt[1]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.072      ; 1.064      ;
; 0.856 ; FSM_Controller:u_fsm|ycnt[0]    ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.100      ;
; 0.909 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.153      ;
; 0.952 ; FSM_Controller:u_fsm|prev.S0_MG ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.196      ;
; 0.953 ; FSM_Controller:u_fsm|prev.S3_SY ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.197      ;
; 0.953 ; FSM_Controller:u_fsm|ps.S0_MG   ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.074      ; 1.198      ;
; 0.953 ; FSM_Controller:u_fsm|prev.S3_SY ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.197      ;
; 0.955 ; FSM_Controller:u_fsm|prev.S3_SY ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.199      ;
; 0.970 ; Debouncer_FAST:u_db|cnt[1]      ; Debouncer_FAST:u_db|q           ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.072      ; 1.213      ;
; 0.982 ; FSM_Controller:u_fsm|prev.S2_SG ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.226      ;
; 0.982 ; FSM_Controller:u_fsm|prev.S2_SG ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.226      ;
; 0.984 ; FSM_Controller:u_fsm|prev.S2_SG ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.228      ;
; 0.992 ; FSM_Controller:u_fsm|prev.S3_SY ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.236      ;
; 1.004 ; FSM_Controller:u_fsm|prev.S3_SY ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.248      ;
; 1.020 ; FSM_Controller:u_fsm|prev.S2_SG ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.264      ;
; 1.028 ; FSM_Controller:u_fsm|prev.S2_SG ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.272      ;
; 1.037 ; FSM_Controller:u_fsm|prev.S1_MY ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.281      ;
; 1.072 ; FSM_Controller:u_fsm|ps.S1_MY   ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.072      ; 1.315      ;
; 1.100 ; MainCounter:u_mc|cnt[1]         ; MainCounter:u_mc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.072      ; 1.343      ;
; 1.100 ; MainCounter:u_mc|cnt[1]         ; MainCounter:u_mc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.072      ; 1.343      ;
; 1.109 ; FSM_Controller:u_fsm|ps.S0_MG   ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.072      ; 1.352      ;
; 1.121 ; FSM_Controller:u_fsm|ps.S1_MY   ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.074      ; 1.366      ;
; 1.129 ; MainCounter:u_mc|cnt[0]         ; MainCounter:u_mc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.072      ; 1.372      ;
; 1.129 ; MainCounter:u_mc|cnt[0]         ; MainCounter:u_mc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.072      ; 1.372      ;
; 1.205 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.449      ;
; 1.207 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.451      ;
; 1.214 ; FSM_Controller:u_fsm|ps.S3_SY   ; SideCounter:u_sc|cnt[0]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.458      ;
; 1.224 ; FSM_Controller:u_fsm|ycnt[1]    ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.468      ;
; 1.226 ; FSM_Controller:u_fsm|prev.S3_SY ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.071      ; 1.468      ;
; 1.227 ; FSM_Controller:u_fsm|ycnt[1]    ; FSM_Controller:u_fsm|ps.S2_SG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.471      ;
; 1.236 ; SideCounter:u_sc|cnt[0]         ; SideCounter:u_sc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.480      ;
; 1.236 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.480      ;
; 1.238 ; FSM_Controller:u_fsm|ps.S1_MY   ; FSM_Controller:u_fsm|ps.S2_SG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.074      ; 1.483      ;
; 1.238 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.482      ;
; 1.241 ; FSM_Controller:u_fsm|ps.S1_MY   ; FSM_Controller:u_fsm|ps.S1_MY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.072      ; 1.484      ;
; 1.243 ; FSM_Controller:u_fsm|ycnt[1]    ; FSM_Controller:u_fsm|ps.S3_SY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.487      ;
; 1.244 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.488      ;
; 1.246 ; SideCounter:u_sc|cnt[1]         ; SideCounter:u_sc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.490      ;
; 1.247 ; FSM_Controller:u_fsm|ps.S2_SG   ; SideCounter:u_sc|cnt[1]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.491      ;
; 1.248 ; FSM_Controller:u_fsm|prev.S1_MY ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.492      ;
; 1.248 ; FSM_Controller:u_fsm|prev.S1_MY ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.492      ;
; 1.250 ; FSM_Controller:u_fsm|prev.S1_MY ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.494      ;
; 1.250 ; FSM_Controller:u_fsm|prev.S2_SG ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.071      ; 1.492      ;
; 1.254 ; FSM_Controller:u_fsm|ycnt[1]    ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.498      ;
; 1.261 ; MainCounter:u_mc|cnt[2]         ; MainCounter:u_mc|cnt[1]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.072      ; 1.504      ;
; 1.263 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.507      ;
; 1.264 ; MainCounter:u_mc|cnt[2]         ; MainCounter:u_mc|cnt[0]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.072      ; 1.507      ;
; 1.270 ; FSM_Controller:u_fsm|ps.S0_MG   ; FSM_Controller:u_fsm|ps.S1_MY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.072      ; 1.513      ;
; 1.270 ; FSM_Controller:u_fsm|prev.S1_MY ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.071      ; 1.512      ;
; 1.274 ; FSM_Controller:u_fsm|ps.S0_MG   ; MainCounter:u_mc|cnt[1]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.072      ; 1.517      ;
; 1.275 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.519      ;
; 1.277 ; FSM_Controller:u_fsm|ps.S0_MG   ; MainCounter:u_mc|cnt[0]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.072      ; 1.520      ;
; 1.284 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.528      ;
; 1.288 ; FSM_Controller:u_fsm|ps.S0_MG   ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.074      ; 1.533      ;
; 1.289 ; FSM_Controller:u_fsm|prev.S0_MG ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.533      ;
; 1.294 ; FSM_Controller:u_fsm|ps.S0_MG   ; FSM_Controller:u_fsm|ps.S0_MG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.072      ; 1.537      ;
; 1.311 ; SideCounter:u_sc|cnt[2]         ; FSM_Controller:u_fsm|ps.S3_SY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.555      ;
; 1.311 ; MainCounter:u_mc|cnt[1]         ; MainCounter:u_mc|cnt[0]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.072      ; 1.554      ;
; 1.315 ; SideCounter:u_sc|cnt[0]         ; SideCounter:u_sc|cnt[0]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.559      ;
; 1.315 ; FSM_Controller:u_fsm|ps.S2_SG   ; SideCounter:u_sc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.559      ;
; 1.321 ; FSM_Controller:u_fsm|ps.S3_SY   ; SideCounter:u_sc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.565      ;
; 1.326 ; SideCounter:u_sc|cnt[2]         ; FSM_Controller:u_fsm|ps.S2_SG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.570      ;
; 1.328 ; FSM_Controller:u_fsm|ycnt[2]    ; FSM_Controller:u_fsm|ps.S2_SG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.572      ;
; 1.336 ; SideCounter:u_sc|cnt[0]         ; SideCounter:u_sc|cnt[1]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.580      ;
; 1.344 ; FSM_Controller:u_fsm|ycnt[2]    ; FSM_Controller:u_fsm|ps.S3_SY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.588      ;
; 1.355 ; SideCounter:u_sc|cnt[3]         ; FSM_Controller:u_fsm|ps.S3_SY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.599      ;
; 1.363 ; FSM_Controller:u_fsm|ycnt[2]    ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.607      ;
; 1.369 ; FSM_Controller:u_fsm|ycnt[2]    ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.613      ;
; 1.370 ; SideCounter:u_sc|cnt[3]         ; FSM_Controller:u_fsm|ps.S2_SG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.614      ;
; 1.372 ; MainCounter:u_mc|cnt[3]         ; MainCounter:u_mc|cnt[1]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.072      ; 1.615      ;
; 1.375 ; MainCounter:u_mc|cnt[3]         ; MainCounter:u_mc|cnt[0]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.072      ; 1.618      ;
; 1.377 ; Debouncer_FAST:u_db|q           ; FSM_Controller:u_fsm|ps.S0_MG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.072      ; 1.620      ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'ClockDivider:u_div|clk_int'                                                                                                           ;
+--------+---------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                 ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.366 ; FSM_Controller:u_fsm|rstM_pulse ; MainCounter:u_mc|cnt[2] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 1.293      ;
; -0.366 ; FSM_Controller:u_fsm|rstM_pulse ; MainCounter:u_mc|cnt[3] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 1.293      ;
; -0.366 ; FSM_Controller:u_fsm|rstM_pulse ; MainCounter:u_mc|cnt[1] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 1.293      ;
; -0.366 ; FSM_Controller:u_fsm|rstM_pulse ; MainCounter:u_mc|cnt[0] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.072     ; 1.293      ;
; -0.336 ; FSM_Controller:u_fsm|rstS_pulse ; SideCounter:u_sc|cnt[0] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 1.262      ;
; -0.336 ; FSM_Controller:u_fsm|rstS_pulse ; SideCounter:u_sc|cnt[1] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 1.262      ;
; -0.336 ; FSM_Controller:u_fsm|rstS_pulse ; SideCounter:u_sc|cnt[2] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 1.262      ;
; -0.336 ; FSM_Controller:u_fsm|rstS_pulse ; SideCounter:u_sc|cnt[3] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.073     ; 1.262      ;
+--------+---------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'ClockDivider:u_div|clk_int'                                                                                                           ;
+-------+---------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                 ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.905 ; FSM_Controller:u_fsm|rstS_pulse ; SideCounter:u_sc|cnt[0] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.149      ;
; 0.905 ; FSM_Controller:u_fsm|rstS_pulse ; SideCounter:u_sc|cnt[1] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.149      ;
; 0.905 ; FSM_Controller:u_fsm|rstS_pulse ; SideCounter:u_sc|cnt[2] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.149      ;
; 0.905 ; FSM_Controller:u_fsm|rstS_pulse ; SideCounter:u_sc|cnt[3] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.073      ; 1.149      ;
; 0.935 ; FSM_Controller:u_fsm|rstM_pulse ; MainCounter:u_mc|cnt[2] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.072      ; 1.178      ;
; 0.935 ; FSM_Controller:u_fsm|rstM_pulse ; MainCounter:u_mc|cnt[3] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.072      ; 1.178      ;
; 0.935 ; FSM_Controller:u_fsm|rstM_pulse ; MainCounter:u_mc|cnt[1] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.072      ; 1.178      ;
; 0.935 ; FSM_Controller:u_fsm|rstM_pulse ; MainCounter:u_mc|cnt[0] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.072      ; 1.178      ;
+-------+---------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'GClock'                                                               ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; GClock ; Rise       ; GClock                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|clk_int     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[9]  ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|clk_int     ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[0]  ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[10] ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[11] ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[12] ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[14] ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[16] ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[18] ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[19] ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[1]  ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[22] ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[24] ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[2]  ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[3]  ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[4]  ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[5]  ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[6]  ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[7]  ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[8]  ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[9]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[13] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[15] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[17] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[20] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[21] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[23] ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[0]  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[10] ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[11] ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[12] ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[13] ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[14] ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[15] ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[16] ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[17] ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[18] ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[19] ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[1]  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[20] ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[21] ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[22] ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[23] ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[24] ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[2]  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[3]  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[4]  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[5]  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[6]  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[7]  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[8]  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[9]  ;
; 0.318  ; 0.536        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|clk_int     ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|o                 ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~inputclkctrl|inclk[0]   ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~inputclkctrl|outclk     ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|clk_int|clk              ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[0]|clk           ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[10]|clk          ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[11]|clk          ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[12]|clk          ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[14]|clk          ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[16]|clk          ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[18]|clk          ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[19]|clk          ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[1]|clk           ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[22]|clk          ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[24]|clk          ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[2]|clk           ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[3]|clk           ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[4]|clk           ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[5]|clk           ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[6]|clk           ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[7]|clk           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ClockDivider:u_div|clk_int'                                                                ;
+--------+--------------+----------------+------------------+----------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+----------------------------+------------+---------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|cnt[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|cnt[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|q           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|s0          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|s1          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|prev.S0_MG ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|prev.S1_MY ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|prev.S2_SG ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|prev.S3_SY ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ps.S0_MG   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ps.S1_MY   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ps.S2_SG   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ps.S3_SY   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|rstM_pulse ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|rstS_pulse ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ycnt[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ycnt[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ycnt[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ycnt[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; MainCounter:u_mc|cnt[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; MainCounter:u_mc|cnt[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; MainCounter:u_mc|cnt[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; MainCounter:u_mc|cnt[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; SideCounter:u_sc|cnt[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; SideCounter:u_sc|cnt[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; SideCounter:u_sc|cnt[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; SideCounter:u_sc|cnt[3]         ;
; 0.259  ; 0.477        ; 0.218          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|s0          ;
; 0.259  ; 0.477        ; 0.218          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|s1          ;
; 0.276  ; 0.494        ; 0.218          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|prev.S0_MG ;
; 0.276  ; 0.494        ; 0.218          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|prev.S1_MY ;
; 0.276  ; 0.494        ; 0.218          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|prev.S2_SG ;
; 0.276  ; 0.494        ; 0.218          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|prev.S3_SY ;
; 0.276  ; 0.494        ; 0.218          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ps.S2_SG   ;
; 0.276  ; 0.494        ; 0.218          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ps.S3_SY   ;
; 0.276  ; 0.494        ; 0.218          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|rstS_pulse ;
; 0.276  ; 0.494        ; 0.218          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ycnt[0]    ;
; 0.276  ; 0.494        ; 0.218          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ycnt[1]    ;
; 0.276  ; 0.494        ; 0.218          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ycnt[2]    ;
; 0.276  ; 0.494        ; 0.218          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ycnt[3]    ;
; 0.276  ; 0.494        ; 0.218          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; SideCounter:u_sc|cnt[0]         ;
; 0.276  ; 0.494        ; 0.218          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; SideCounter:u_sc|cnt[1]         ;
; 0.276  ; 0.494        ; 0.218          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; SideCounter:u_sc|cnt[2]         ;
; 0.276  ; 0.494        ; 0.218          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; SideCounter:u_sc|cnt[3]         ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|cnt[0]      ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|cnt[1]      ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|q           ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ps.S0_MG   ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ps.S1_MY   ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|rstM_pulse ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; MainCounter:u_mc|cnt[0]         ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; MainCounter:u_mc|cnt[1]         ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; MainCounter:u_mc|cnt[2]         ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; MainCounter:u_mc|cnt[3]         ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|cnt[0]      ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|cnt[1]      ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|q           ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|prev.S0_MG ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|prev.S1_MY ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|prev.S2_SG ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|prev.S3_SY ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ps.S0_MG   ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ps.S1_MY   ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ps.S2_SG   ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ps.S3_SY   ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|rstM_pulse ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|rstS_pulse ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ycnt[0]    ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ycnt[1]    ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ycnt[2]    ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ycnt[3]    ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; MainCounter:u_mc|cnt[0]         ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; MainCounter:u_mc|cnt[1]         ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; MainCounter:u_mc|cnt[2]         ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; MainCounter:u_mc|cnt[3]         ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; SideCounter:u_sc|cnt[0]         ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; SideCounter:u_sc|cnt[1]         ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; SideCounter:u_sc|cnt[2]         ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; SideCounter:u_sc|cnt[3]         ;
; 0.336  ; 0.522        ; 0.186          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|s0          ;
; 0.336  ; 0.522        ; 0.186          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|s1          ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_div|clk_int~clkctrl|inclk[0]  ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_div|clk_int~clkctrl|outclk    ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_db|cnt[0]|clk                 ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_db|cnt[1]|clk                 ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_db|q|clk                      ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|ps.S0_MG|clk              ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|ps.S1_MY|clk              ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|rstM_pulse|clk            ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_mc|cnt[0]|clk                 ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_mc|cnt[1]|clk                 ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_mc|cnt[2]|clk                 ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_mc|cnt[3]|clk                 ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|prev.S0_MG|clk            ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|prev.S1_MY|clk            ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|prev.S2_SG|clk            ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|prev.S3_SY|clk            ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|ps.S2_SG|clk              ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|ps.S3_SY|clk              ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|rstS_pulse|clk            ;
+--------+--------------+----------------+------------------+----------------------------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; MSC[*]    ; ClockDivider:u_div|clk_int ; 4.806 ; 5.093 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSC[0]   ; ClockDivider:u_div|clk_int ; 4.572 ; 4.864 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSC[1]   ; ClockDivider:u_div|clk_int ; 4.614 ; 4.901 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSC[2]   ; ClockDivider:u_div|clk_int ; 4.721 ; 5.057 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSC[3]   ; ClockDivider:u_div|clk_int ; 4.806 ; 5.093 ; Rise       ; ClockDivider:u_div|clk_int ;
; SSC[*]    ; ClockDivider:u_div|clk_int ; 5.087 ; 5.363 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSC[0]   ; ClockDivider:u_div|clk_int ; 5.080 ; 5.317 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSC[1]   ; ClockDivider:u_div|clk_int ; 5.087 ; 5.363 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSC[2]   ; ClockDivider:u_div|clk_int ; 4.841 ; 5.151 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSC[3]   ; ClockDivider:u_div|clk_int ; 4.837 ; 5.121 ; Rise       ; ClockDivider:u_div|clk_int ;
; SSCS      ; ClockDivider:u_div|clk_int ; 1.414 ; 1.662 ; Rise       ; ClockDivider:u_div|clk_int ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; MSC[*]    ; ClockDivider:u_div|clk_int ; -3.154 ; -3.415 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSC[0]   ; ClockDivider:u_div|clk_int ; -3.325 ; -3.580 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSC[1]   ; ClockDivider:u_div|clk_int ; -3.283 ; -3.577 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSC[2]   ; ClockDivider:u_div|clk_int ; -3.154 ; -3.415 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSC[3]   ; ClockDivider:u_div|clk_int ; -3.325 ; -3.627 ; Rise       ; ClockDivider:u_div|clk_int ;
; SSC[*]    ; ClockDivider:u_div|clk_int ; -3.575 ; -3.801 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSC[0]   ; ClockDivider:u_div|clk_int ; -3.760 ; -4.029 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSC[1]   ; ClockDivider:u_div|clk_int ; -3.770 ; -4.037 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSC[2]   ; ClockDivider:u_div|clk_int ; -3.575 ; -3.865 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSC[3]   ; ClockDivider:u_div|clk_int ; -3.583 ; -3.801 ; Rise       ; ClockDivider:u_div|clk_int ;
; SSCS      ; ClockDivider:u_div|clk_int ; -0.965 ; -1.194 ; Rise       ; ClockDivider:u_div|clk_int ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+---------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port     ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+---------------+----------------------------+--------+--------+------------+----------------------------+
; BCD1[*]       ; ClockDivider:u_div|clk_int ; 10.359 ; 10.076 ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD1[0]      ; ClockDivider:u_div|clk_int ; 10.359 ; 10.076 ; Rise       ; ClockDivider:u_div|clk_int ;
; BCD2[*]       ; ClockDivider:u_div|clk_int ; 9.953  ; 9.655  ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD2[0]      ; ClockDivider:u_div|clk_int ; 8.314  ; 8.219  ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD2[1]      ; ClockDivider:u_div|clk_int ; 8.814  ; 8.694  ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD2[2]      ; ClockDivider:u_div|clk_int ; 9.616  ; 9.426  ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD2[3]      ; ClockDivider:u_div|clk_int ; 9.953  ; 9.655  ; Rise       ; ClockDivider:u_div|clk_int ;
; MSTL[*]       ; ClockDivider:u_div|clk_int ; 7.789  ; 8.048  ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSTL[0]      ; ClockDivider:u_div|clk_int ; 6.326  ; 6.412  ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSTL[1]      ; ClockDivider:u_div|clk_int ; 6.885  ; 6.716  ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSTL[2]      ; ClockDivider:u_div|clk_int ; 7.789  ; 8.048  ; Rise       ; ClockDivider:u_div|clk_int ;
; SSTL[*]       ; ClockDivider:u_div|clk_int ; 8.146  ; 7.937  ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSTL[0]      ; ClockDivider:u_div|clk_int ; 7.121  ; 6.910  ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSTL[1]      ; ClockDivider:u_div|clk_int ; 7.518  ; 7.486  ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSTL[2]      ; ClockDivider:u_div|clk_int ; 8.146  ; 7.937  ; Rise       ; ClockDivider:u_div|clk_int ;
; STATE_LED[*]  ; ClockDivider:u_div|clk_int ; 8.045  ; 8.146  ; Rise       ; ClockDivider:u_div|clk_int ;
;  STATE_LED[0] ; ClockDivider:u_div|clk_int ; 8.045  ; 8.143  ; Rise       ; ClockDivider:u_div|clk_int ;
;  STATE_LED[1] ; ClockDivider:u_div|clk_int ; 7.937  ; 8.146  ; Rise       ; ClockDivider:u_div|clk_int ;
+---------------+----------------------------+--------+--------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port     ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; BCD1[*]       ; ClockDivider:u_div|clk_int ; 8.502 ; 8.214 ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD1[0]      ; ClockDivider:u_div|clk_int ; 8.502 ; 8.214 ; Rise       ; ClockDivider:u_div|clk_int ;
; BCD2[*]       ; ClockDivider:u_div|clk_int ; 6.972 ; 6.760 ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD2[0]      ; ClockDivider:u_div|clk_int ; 6.972 ; 6.760 ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD2[1]      ; ClockDivider:u_div|clk_int ; 7.015 ; 6.887 ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD2[2]      ; ClockDivider:u_div|clk_int ; 7.787 ; 7.574 ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD2[3]      ; ClockDivider:u_div|clk_int ; 8.141 ; 7.918 ; Rise       ; ClockDivider:u_div|clk_int ;
; MSTL[*]       ; ClockDivider:u_div|clk_int ; 6.068 ; 6.152 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSTL[0]      ; ClockDivider:u_div|clk_int ; 6.068 ; 6.152 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSTL[1]      ; ClockDivider:u_div|clk_int ; 6.607 ; 6.443 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSTL[2]      ; ClockDivider:u_div|clk_int ; 7.204 ; 7.474 ; Rise       ; ClockDivider:u_div|clk_int ;
; SSTL[*]       ; ClockDivider:u_div|clk_int ; 6.834 ; 6.631 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSTL[0]      ; ClockDivider:u_div|clk_int ; 6.834 ; 6.631 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSTL[1]      ; ClockDivider:u_div|clk_int ; 7.214 ; 7.183 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSTL[2]      ; ClockDivider:u_div|clk_int ; 7.568 ; 7.346 ; Rise       ; ClockDivider:u_div|clk_int ;
; STATE_LED[*]  ; ClockDivider:u_div|clk_int ; 7.116 ; 7.275 ; Rise       ; ClockDivider:u_div|clk_int ;
;  STATE_LED[0] ; ClockDivider:u_div|clk_int ; 7.116 ; 7.275 ; Rise       ; ClockDivider:u_div|clk_int ;
;  STATE_LED[1] ; ClockDivider:u_div|clk_int ; 7.346 ; 7.568 ; Rise       ; ClockDivider:u_div|clk_int ;
+---------------+----------------------------+-------+-------+------------+----------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; GClock                     ; -0.987 ; -10.698       ;
; ClockDivider:u_div|clk_int ; -0.473 ; -4.761        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; GClock                     ; -0.367 ; -0.367        ;
; ClockDivider:u_div|clk_int ; 0.181  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary              ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; ClockDivider:u_div|clk_int ; 0.232 ; 0.000         ;
+----------------------------+-------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary               ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; ClockDivider:u_div|clk_int ; 0.471 ; 0.000         ;
+----------------------------+-------+---------------+


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; GClock                     ; -3.000 ; -30.599       ;
; ClockDivider:u_div|clk_int ; -1.000 ; -27.000       ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'GClock'                                                                                                           ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.987 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.934      ;
; -0.985 ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.932      ;
; -0.962 ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.909      ;
; -0.944 ; ClockDivider:u_div|counter[5]  ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.891      ;
; -0.922 ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.869      ;
; -0.917 ; ClockDivider:u_div|counter[10] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.864      ;
; -0.907 ; ClockDivider:u_div|counter[6]  ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.854      ;
; -0.892 ; ClockDivider:u_div|counter[17] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.838      ;
; -0.890 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[24] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.836      ;
; -0.889 ; ClockDivider:u_div|counter[20] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.835      ;
; -0.874 ; ClockDivider:u_div|counter[13] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.820      ;
; -0.872 ; ClockDivider:u_div|counter[23] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.818      ;
; -0.872 ; ClockDivider:u_div|counter[21] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.818      ;
; -0.850 ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[24] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.796      ;
; -0.849 ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.796      ;
; -0.841 ; ClockDivider:u_div|counter[15] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.787      ;
; -0.834 ; ClockDivider:u_div|counter[11] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.781      ;
; -0.831 ; ClockDivider:u_div|counter[24] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.777      ;
; -0.829 ; ClockDivider:u_div|counter[18] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.775      ;
; -0.825 ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[24] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.771      ;
; -0.821 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[22] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.767      ;
; -0.813 ; ClockDivider:u_div|counter[7]  ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.760      ;
; -0.787 ; ClockDivider:u_div|counter[19] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.733      ;
; -0.785 ; ClockDivider:u_div|counter[22] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.731      ;
; -0.782 ; ClockDivider:u_div|counter[16] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.728      ;
; -0.781 ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[22] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.727      ;
; -0.774 ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[24] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.720      ;
; -0.757 ; ClockDivider:u_div|counter[5]  ; ClockDivider:u_div|counter[24] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.703      ;
; -0.756 ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[22] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.702      ;
; -0.755 ; ClockDivider:u_div|counter[8]  ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.702      ;
; -0.709 ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[24] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.655      ;
; -0.705 ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[22] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.651      ;
; -0.697 ; ClockDivider:u_div|counter[12] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.643      ;
; -0.688 ; ClockDivider:u_div|counter[5]  ; ClockDivider:u_div|counter[22] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.634      ;
; -0.685 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[18] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.631      ;
; -0.684 ; ClockDivider:u_div|counter[7]  ; ClockDivider:u_div|counter[24] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.630      ;
; -0.676 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[19] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.622      ;
; -0.671 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[11] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.617      ;
; -0.671 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[6]  ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.617      ;
; -0.670 ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[19] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.616      ;
; -0.669 ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[11] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.615      ;
; -0.669 ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[6]  ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.615      ;
; -0.668 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[21] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.614      ;
; -0.664 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[20] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.610      ;
; -0.662 ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[21] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.608      ;
; -0.647 ; ClockDivider:u_div|counter[14] ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.593      ;
; -0.645 ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[18] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.591      ;
; -0.643 ; ClockDivider:u_div|counter[6]  ; ClockDivider:u_div|counter[24] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.589      ;
; -0.640 ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[22] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.586      ;
; -0.635 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[13] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.581      ;
; -0.633 ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[13] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.579      ;
; -0.633 ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[20] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.579      ;
; -0.633 ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[21] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.579      ;
; -0.628 ; ClockDivider:u_div|counter[5]  ; ClockDivider:u_div|counter[11] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.574      ;
; -0.628 ; ClockDivider:u_div|counter[5]  ; ClockDivider:u_div|counter[6]  ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.574      ;
; -0.625 ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|counter[11] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.571      ;
; -0.625 ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|counter[6]  ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.571      ;
; -0.624 ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[20] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.570      ;
; -0.623 ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|clk_int     ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.570      ;
; -0.622 ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|counter[24] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.568      ;
; -0.620 ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[18] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.566      ;
; -0.616 ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|counter[13] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.562      ;
; -0.616 ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|counter[21] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.562      ;
; -0.616 ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|counter[20] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.562      ;
; -0.615 ; ClockDivider:u_div|counter[7]  ; ClockDivider:u_div|counter[22] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.561      ;
; -0.611 ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[19] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.557      ;
; -0.609 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[14] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.555      ;
; -0.606 ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[11] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.552      ;
; -0.606 ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[6]  ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.552      ;
; -0.603 ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[21] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.549      ;
; -0.602 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[16] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.548      ;
; -0.599 ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[20] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.545      ;
; -0.594 ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[19] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.540      ;
; -0.592 ; ClockDivider:u_div|counter[5]  ; ClockDivider:u_div|counter[13] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.538      ;
; -0.592 ; ClockDivider:u_div|counter[5]  ; ClockDivider:u_div|counter[20] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.538      ;
; -0.592 ; ClockDivider:u_div|counter[5]  ; ClockDivider:u_div|counter[21] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.538      ;
; -0.591 ; ClockDivider:u_div|counter[6]  ; ClockDivider:u_div|counter[11] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.537      ;
; -0.591 ; ClockDivider:u_div|counter[6]  ; ClockDivider:u_div|counter[6]  ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.537      ;
; -0.586 ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[21] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.532      ;
; -0.579 ; ClockDivider:u_div|counter[10] ; ClockDivider:u_div|counter[11] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.525      ;
; -0.579 ; ClockDivider:u_div|counter[10] ; ClockDivider:u_div|counter[6]  ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.525      ;
; -0.576 ; ClockDivider:u_div|counter[17] ; ClockDivider:u_div|counter[11] ; GClock       ; GClock      ; 1.000        ; -0.042     ; 1.521      ;
; -0.576 ; ClockDivider:u_div|counter[17] ; ClockDivider:u_div|counter[6]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 1.521      ;
; -0.574 ; ClockDivider:u_div|counter[6]  ; ClockDivider:u_div|counter[22] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.520      ;
; -0.574 ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[18] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.520      ;
; -0.574 ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[16] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.520      ;
; -0.573 ; ClockDivider:u_div|counter[20] ; ClockDivider:u_div|counter[11] ; GClock       ; GClock      ; 1.000        ; -0.042     ; 1.518      ;
; -0.573 ; ClockDivider:u_div|counter[20] ; ClockDivider:u_div|counter[6]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 1.518      ;
; -0.573 ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[19] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.519      ;
; -0.571 ; ClockDivider:u_div|counter[8]  ; ClockDivider:u_div|counter[24] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.517      ;
; -0.571 ; ClockDivider:u_div|counter[10] ; ClockDivider:u_div|counter[13] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.517      ;
; -0.571 ; ClockDivider:u_div|counter[10] ; ClockDivider:u_div|counter[21] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.517      ;
; -0.571 ; ClockDivider:u_div|counter[10] ; ClockDivider:u_div|counter[20] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.517      ;
; -0.570 ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[13] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.516      ;
; -0.569 ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[18] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.515      ;
; -0.569 ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[14] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.515      ;
; -0.565 ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[23] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.511      ;
; -0.562 ; ClockDivider:u_div|counter[11] ; ClockDivider:u_div|counter[24] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.508      ;
; -0.562 ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[16] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.508      ;
; -0.559 ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[23] ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.505      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClockDivider:u_div|clk_int'                                                                                                                      ;
+--------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.473 ; SideCounter:u_sc|cnt[1]         ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.418      ;
; -0.437 ; SideCounter:u_sc|cnt[0]         ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.382      ;
; -0.402 ; FSM_Controller:u_fsm|ps.S3_SY   ; SideCounter:u_sc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.347      ;
; -0.399 ; FSM_Controller:u_fsm|ps.S2_SG   ; SideCounter:u_sc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.344      ;
; -0.382 ; MainCounter:u_mc|cnt[3]         ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.327      ;
; -0.345 ; SideCounter:u_sc|cnt[0]         ; SideCounter:u_sc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.290      ;
; -0.339 ; MainCounter:u_mc|cnt[3]         ; FSM_Controller:u_fsm|ps.S1_MY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.041     ; 1.285      ;
; -0.337 ; FSM_Controller:u_fsm|ps.S1_MY   ; MainCounter:u_mc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.282      ;
; -0.337 ; FSM_Controller:u_fsm|ps.S1_MY   ; MainCounter:u_mc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.282      ;
; -0.328 ; MainCounter:u_mc|cnt[1]         ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.273      ;
; -0.326 ; SideCounter:u_sc|cnt[3]         ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.271      ;
; -0.315 ; FSM_Controller:u_fsm|ycnt[3]    ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.260      ;
; -0.313 ; FSM_Controller:u_fsm|ycnt[0]    ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.258      ;
; -0.309 ; MainCounter:u_mc|cnt[2]         ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.254      ;
; -0.300 ; SideCounter:u_sc|cnt[2]         ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.245      ;
; -0.299 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.244      ;
; -0.299 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.244      ;
; -0.299 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.244      ;
; -0.299 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.244      ;
; -0.297 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.242      ;
; -0.297 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.242      ;
; -0.297 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.242      ;
; -0.297 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.242      ;
; -0.287 ; FSM_Controller:u_fsm|ps.S1_MY   ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.040     ; 1.234      ;
; -0.287 ; FSM_Controller:u_fsm|ps.S1_MY   ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.040     ; 1.234      ;
; -0.287 ; FSM_Controller:u_fsm|ps.S1_MY   ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.040     ; 1.234      ;
; -0.287 ; FSM_Controller:u_fsm|ps.S1_MY   ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.040     ; 1.234      ;
; -0.285 ; MainCounter:u_mc|cnt[1]         ; FSM_Controller:u_fsm|ps.S1_MY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.041     ; 1.231      ;
; -0.279 ; MainCounter:u_mc|cnt[3]         ; FSM_Controller:u_fsm|ps.S0_MG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.041     ; 1.225      ;
; -0.268 ; FSM_Controller:u_fsm|ycnt[3]    ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.044     ; 1.211      ;
; -0.266 ; MainCounter:u_mc|cnt[2]         ; FSM_Controller:u_fsm|ps.S1_MY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.041     ; 1.212      ;
; -0.266 ; FSM_Controller:u_fsm|ycnt[0]    ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.044     ; 1.209      ;
; -0.259 ; FSM_Controller:u_fsm|ps.S1_MY   ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.040     ; 1.206      ;
; -0.257 ; FSM_Controller:u_fsm|ps.S1_MY   ; MainCounter:u_mc|cnt[1]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.202      ;
; -0.252 ; FSM_Controller:u_fsm|ps.S1_MY   ; MainCounter:u_mc|cnt[0]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.197      ;
; -0.251 ; FSM_Controller:u_fsm|ps.S1_MY   ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.196      ;
; -0.248 ; MainCounter:u_mc|cnt[0]         ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.193      ;
; -0.235 ; FSM_Controller:u_fsm|ycnt[2]    ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.180      ;
; -0.225 ; FSM_Controller:u_fsm|ycnt[3]    ; FSM_Controller:u_fsm|ps.S1_MY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.043     ; 1.169      ;
; -0.225 ; MainCounter:u_mc|cnt[1]         ; FSM_Controller:u_fsm|ps.S0_MG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.041     ; 1.171      ;
; -0.223 ; FSM_Controller:u_fsm|ycnt[1]    ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.168      ;
; -0.223 ; FSM_Controller:u_fsm|ycnt[0]    ; FSM_Controller:u_fsm|ps.S1_MY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.043     ; 1.167      ;
; -0.206 ; MainCounter:u_mc|cnt[2]         ; FSM_Controller:u_fsm|ps.S0_MG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.041     ; 1.152      ;
; -0.205 ; MainCounter:u_mc|cnt[0]         ; FSM_Controller:u_fsm|ps.S1_MY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.041     ; 1.151      ;
; -0.189 ; MainCounter:u_mc|cnt[3]         ; MainCounter:u_mc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.134      ;
; -0.189 ; MainCounter:u_mc|cnt[3]         ; MainCounter:u_mc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.134      ;
; -0.183 ; FSM_Controller:u_fsm|prev.S0_MG ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.128      ;
; -0.183 ; FSM_Controller:u_fsm|prev.S0_MG ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.128      ;
; -0.183 ; FSM_Controller:u_fsm|prev.S0_MG ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.128      ;
; -0.183 ; FSM_Controller:u_fsm|prev.S0_MG ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.128      ;
; -0.179 ; FSM_Controller:u_fsm|ycnt[2]    ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.044     ; 1.122      ;
; -0.172 ; SideCounter:u_sc|cnt[1]         ; FSM_Controller:u_fsm|ps.S2_SG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.117      ;
; -0.165 ; FSM_Controller:u_fsm|ycnt[3]    ; FSM_Controller:u_fsm|ps.S0_MG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.043     ; 1.109      ;
; -0.163 ; FSM_Controller:u_fsm|ycnt[0]    ; FSM_Controller:u_fsm|ps.S0_MG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.043     ; 1.107      ;
; -0.153 ; SideCounter:u_sc|cnt[1]         ; FSM_Controller:u_fsm|ps.S3_SY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.098      ;
; -0.150 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.044     ; 1.093      ;
; -0.147 ; FSM_Controller:u_fsm|prev.S0_MG ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.044     ; 1.090      ;
; -0.145 ; FSM_Controller:u_fsm|ps.S0_MG   ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.040     ; 1.092      ;
; -0.145 ; FSM_Controller:u_fsm|ps.S0_MG   ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.040     ; 1.092      ;
; -0.145 ; FSM_Controller:u_fsm|ps.S0_MG   ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.040     ; 1.092      ;
; -0.145 ; FSM_Controller:u_fsm|ps.S0_MG   ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.040     ; 1.092      ;
; -0.145 ; MainCounter:u_mc|cnt[0]         ; FSM_Controller:u_fsm|ps.S0_MG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.041     ; 1.091      ;
; -0.141 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.044     ; 1.084      ;
; -0.139 ; SideCounter:u_sc|cnt[2]         ; SideCounter:u_sc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.084      ;
; -0.136 ; FSM_Controller:u_fsm|ps.S0_MG   ; MainCounter:u_mc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.081      ;
; -0.136 ; FSM_Controller:u_fsm|ps.S0_MG   ; MainCounter:u_mc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.081      ;
; -0.136 ; FSM_Controller:u_fsm|ycnt[2]    ; FSM_Controller:u_fsm|ps.S1_MY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.043     ; 1.080      ;
; -0.136 ; SideCounter:u_sc|cnt[0]         ; FSM_Controller:u_fsm|ps.S2_SG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.081      ;
; -0.131 ; FSM_Controller:u_fsm|prev.S0_MG ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.076      ;
; -0.124 ; FSM_Controller:u_fsm|ycnt[3]    ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.069      ;
; -0.121 ; FSM_Controller:u_fsm|prev.S2_SG ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.066      ;
; -0.121 ; FSM_Controller:u_fsm|prev.S2_SG ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.066      ;
; -0.121 ; FSM_Controller:u_fsm|prev.S2_SG ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.066      ;
; -0.121 ; FSM_Controller:u_fsm|prev.S2_SG ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.066      ;
; -0.120 ; Debouncer_FAST:u_db|q           ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.065      ;
; -0.117 ; SideCounter:u_sc|cnt[0]         ; FSM_Controller:u_fsm|ps.S3_SY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.062      ;
; -0.109 ; MainCounter:u_mc|cnt[3]         ; MainCounter:u_mc|cnt[1]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.054      ;
; -0.109 ; FSM_Controller:u_fsm|ps.S0_MG   ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.054      ;
; -0.109 ; MainCounter:u_mc|cnt[2]         ; MainCounter:u_mc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.054      ;
; -0.109 ; MainCounter:u_mc|cnt[2]         ; MainCounter:u_mc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.054      ;
; -0.107 ; FSM_Controller:u_fsm|prev.S3_SY ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.052      ;
; -0.107 ; FSM_Controller:u_fsm|prev.S3_SY ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.052      ;
; -0.107 ; FSM_Controller:u_fsm|prev.S3_SY ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.052      ;
; -0.107 ; FSM_Controller:u_fsm|prev.S3_SY ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.052      ;
; -0.104 ; MainCounter:u_mc|cnt[3]         ; MainCounter:u_mc|cnt[0]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.049      ;
; -0.093 ; FSM_Controller:u_fsm|ps.S0_MG   ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.040     ; 1.040      ;
; -0.089 ; MainCounter:u_mc|cnt[1]         ; MainCounter:u_mc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.034      ;
; -0.089 ; MainCounter:u_mc|cnt[1]         ; MainCounter:u_mc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.034      ;
; -0.087 ; FSM_Controller:u_fsm|ycnt[1]    ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.044     ; 1.030      ;
; -0.081 ; FSM_Controller:u_fsm|ycnt[0]    ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.026      ;
; -0.077 ; Debouncer_FAST:u_db|q           ; FSM_Controller:u_fsm|ps.S1_MY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.041     ; 1.023      ;
; -0.076 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|prev.S2_SG ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.021      ;
; -0.076 ; FSM_Controller:u_fsm|ycnt[2]    ; FSM_Controller:u_fsm|ps.S0_MG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.043     ; 1.020      ;
; -0.068 ; FSM_Controller:u_fsm|ycnt[1]    ; FSM_Controller:u_fsm|ps.S1_MY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.043     ; 1.012      ;
; -0.067 ; FSM_Controller:u_fsm|ycnt[3]    ; FSM_Controller:u_fsm|ps.S3_SY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.012      ;
; -0.066 ; FSM_Controller:u_fsm|ps.S0_MG   ; MainCounter:u_mc|cnt[1]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.011      ;
; -0.065 ; FSM_Controller:u_fsm|ycnt[0]    ; FSM_Controller:u_fsm|ps.S3_SY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.010      ;
; -0.062 ; FSM_Controller:u_fsm|ps.S0_MG   ; MainCounter:u_mc|cnt[0]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 1.007      ;
; -0.060 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|ps.S0_MG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.043     ; 1.004      ;
; -0.046 ; FSM_Controller:u_fsm|ycnt[2]    ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 0.991      ;
+--------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'GClock'                                                                                                                          ;
+--------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.367 ; ClockDivider:u_div|clk_int     ; ClockDivider:u_div|clk_int     ; ClockDivider:u_div|clk_int ; GClock      ; 0.000        ; 1.646      ; 1.498      ;
; 0.241  ; ClockDivider:u_div|clk_int     ; ClockDivider:u_div|clk_int     ; ClockDivider:u_div|clk_int ; GClock      ; -0.500       ; 1.646      ; 1.606      ;
; 0.293  ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[1]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.418      ;
; 0.293  ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[2]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.418      ;
; 0.293  ; ClockDivider:u_div|counter[7]  ; ClockDivider:u_div|counter[7]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.418      ;
; 0.294  ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[3]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.419      ;
; 0.294  ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[4]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.419      ;
; 0.294  ; ClockDivider:u_div|counter[5]  ; ClockDivider:u_div|counter[5]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.419      ;
; 0.294  ; ClockDivider:u_div|counter[8]  ; ClockDivider:u_div|counter[8]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.419      ;
; 0.299  ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|counter[9]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.424      ;
; 0.299  ; ClockDivider:u_div|counter[15] ; ClockDivider:u_div|counter[15] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; ClockDivider:u_div|counter[17] ; ClockDivider:u_div|counter[17] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; ClockDivider:u_div|counter[23] ; ClockDivider:u_div|counter[23] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.425      ;
; 0.301  ; ClockDivider:u_div|counter[10] ; ClockDivider:u_div|counter[10] ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.426      ;
; 0.313  ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[0]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.438      ;
; 0.442  ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[2]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.567      ;
; 0.442  ; ClockDivider:u_div|counter[7]  ; ClockDivider:u_div|counter[8]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.567      ;
; 0.443  ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[4]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.568      ;
; 0.448  ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|counter[10] ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.573      ;
; 0.451  ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[3]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.576      ;
; 0.452  ; ClockDivider:u_div|counter[21] ; ClockDivider:u_div|counter[21] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.578      ;
; 0.452  ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[5]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.577      ;
; 0.452  ; ClockDivider:u_div|counter[8]  ; ClockDivider:u_div|counter[9]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.577      ;
; 0.454  ; ClockDivider:u_div|counter[20] ; ClockDivider:u_div|counter[20] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.580      ;
; 0.454  ; ClockDivider:u_div|counter[6]  ; ClockDivider:u_div|counter[7]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.579      ;
; 0.454  ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[4]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.579      ;
; 0.455  ; ClockDivider:u_div|counter[13] ; ClockDivider:u_div|counter[13] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.581      ;
; 0.455  ; ClockDivider:u_div|counter[8]  ; ClockDivider:u_div|counter[10] ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.580      ;
; 0.457  ; ClockDivider:u_div|counter[6]  ; ClockDivider:u_div|counter[8]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.582      ;
; 0.460  ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[1]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.585      ;
; 0.463  ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[2]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.588      ;
; 0.505  ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[3]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.630      ;
; 0.505  ; ClockDivider:u_div|counter[7]  ; ClockDivider:u_div|counter[9]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.630      ;
; 0.506  ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[5]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.631      ;
; 0.506  ; ClockDivider:u_div|counter[5]  ; ClockDivider:u_div|counter[7]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.631      ;
; 0.508  ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[4]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.633      ;
; 0.508  ; ClockDivider:u_div|counter[7]  ; ClockDivider:u_div|counter[10] ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.633      ;
; 0.509  ; ClockDivider:u_div|counter[5]  ; ClockDivider:u_div|counter[8]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.634      ;
; 0.511  ; ClockDivider:u_div|counter[15] ; ClockDivider:u_div|counter[17] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.637      ;
; 0.512  ; ClockDivider:u_div|counter[21] ; ClockDivider:u_div|counter[23] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.638      ;
; 0.513  ; ClockDivider:u_div|counter[13] ; ClockDivider:u_div|counter[15] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.639      ;
; 0.517  ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[5]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.642      ;
; 0.518  ; ClockDivider:u_div|counter[11] ; ClockDivider:u_div|counter[11] ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.643      ;
; 0.518  ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[7]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.643      ;
; 0.520  ; ClockDivider:u_div|counter[6]  ; ClockDivider:u_div|counter[9]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.645      ;
; 0.521  ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[8]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.646      ;
; 0.523  ; ClockDivider:u_div|counter[6]  ; ClockDivider:u_div|counter[10] ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.648      ;
; 0.526  ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[3]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.651      ;
; 0.526  ; ClockDivider:u_div|counter[20] ; ClockDivider:u_div|counter[23] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.652      ;
; 0.529  ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[4]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.654      ;
; 0.542  ; ClockDivider:u_div|counter[16] ; ClockDivider:u_div|counter[17] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.668      ;
; 0.542  ; ClockDivider:u_div|counter[22] ; ClockDivider:u_div|counter[23] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.668      ;
; 0.543  ; ClockDivider:u_div|counter[14] ; ClockDivider:u_div|counter[15] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.669      ;
; 0.571  ; ClockDivider:u_div|counter[6]  ; ClockDivider:u_div|counter[6]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.696      ;
; 0.571  ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[5]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.696      ;
; 0.572  ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[7]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.697      ;
; 0.572  ; ClockDivider:u_div|counter[5]  ; ClockDivider:u_div|counter[9]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.697      ;
; 0.575  ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[8]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.700      ;
; 0.575  ; ClockDivider:u_div|counter[5]  ; ClockDivider:u_div|counter[10] ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.700      ;
; 0.579  ; ClockDivider:u_div|counter[13] ; ClockDivider:u_div|counter[17] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.705      ;
; 0.581  ; ClockDivider:u_div|counter[11] ; ClockDivider:u_div|counter[15] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.707      ;
; 0.583  ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[7]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.708      ;
; 0.584  ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[9]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.709      ;
; 0.586  ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[8]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.711      ;
; 0.587  ; ClockDivider:u_div|counter[4]  ; ClockDivider:u_div|counter[10] ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.712      ;
; 0.590  ; ClockDivider:u_div|counter[10] ; ClockDivider:u_div|counter[15] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.716      ;
; 0.592  ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[5]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.717      ;
; 0.594  ; ClockDivider:u_div|counter[12] ; ClockDivider:u_div|counter[15] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.720      ;
; 0.598  ; ClockDivider:u_div|counter[18] ; ClockDivider:u_div|counter[18] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.724      ;
; 0.600  ; ClockDivider:u_div|counter[16] ; ClockDivider:u_div|counter[16] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.726      ;
; 0.603  ; ClockDivider:u_div|counter[19] ; ClockDivider:u_div|counter[19] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.729      ;
; 0.609  ; ClockDivider:u_div|counter[14] ; ClockDivider:u_div|counter[17] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.735      ;
; 0.610  ; ClockDivider:u_div|counter[22] ; ClockDivider:u_div|counter[22] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.736      ;
; 0.612  ; ClockDivider:u_div|counter[20] ; ClockDivider:u_div|counter[21] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.738      ;
; 0.613  ; ClockDivider:u_div|counter[24] ; ClockDivider:u_div|counter[24] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.739      ;
; 0.637  ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[7]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.762      ;
; 0.638  ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[9]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.763      ;
; 0.640  ; ClockDivider:u_div|counter[1]  ; ClockDivider:u_div|counter[8]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.765      ;
; 0.641  ; ClockDivider:u_div|counter[3]  ; ClockDivider:u_div|counter[10] ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.766      ;
; 0.642  ; ClockDivider:u_div|counter[9]  ; ClockDivider:u_div|counter[15] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.768      ;
; 0.643  ; ClockDivider:u_div|counter[17] ; ClockDivider:u_div|counter[23] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.769      ;
; 0.647  ; ClockDivider:u_div|counter[11] ; ClockDivider:u_div|counter[17] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.773      ;
; 0.649  ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[9]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.774      ;
; 0.649  ; ClockDivider:u_div|counter[8]  ; ClockDivider:u_div|counter[15] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.775      ;
; 0.652  ; ClockDivider:u_div|counter[2]  ; ClockDivider:u_div|counter[10] ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.777      ;
; 0.655  ; ClockDivider:u_div|counter[12] ; ClockDivider:u_div|counter[12] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.781      ;
; 0.656  ; ClockDivider:u_div|counter[10] ; ClockDivider:u_div|counter[17] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.782      ;
; 0.658  ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[7]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.783      ;
; 0.660  ; ClockDivider:u_div|counter[12] ; ClockDivider:u_div|counter[17] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.786      ;
; 0.661  ; ClockDivider:u_div|counter[0]  ; ClockDivider:u_div|counter[8]  ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.786      ;
; 0.661  ; ClockDivider:u_div|counter[19] ; ClockDivider:u_div|counter[23] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.787      ;
; 0.661  ; ClockDivider:u_div|counter[18] ; ClockDivider:u_div|counter[23] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.787      ;
; 0.662  ; ClockDivider:u_div|counter[14] ; ClockDivider:u_div|counter[14] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.788      ;
; 0.664  ; ClockDivider:u_div|counter[15] ; ClockDivider:u_div|counter[16] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.790      ;
; 0.666  ; ClockDivider:u_div|counter[17] ; ClockDivider:u_div|counter[20] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.792      ;
; 0.669  ; ClockDivider:u_div|counter[11] ; ClockDivider:u_div|counter[13] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.795      ;
; 0.673  ; ClockDivider:u_div|counter[10] ; ClockDivider:u_div|counter[11] ; GClock                     ; GClock      ; 0.000        ; 0.041      ; 0.798      ;
; 0.675  ; ClockDivider:u_div|counter[17] ; ClockDivider:u_div|counter[18] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.801      ;
; 0.675  ; ClockDivider:u_div|counter[21] ; ClockDivider:u_div|counter[22] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.801      ;
; 0.675  ; ClockDivider:u_div|counter[23] ; ClockDivider:u_div|counter[24] ; GClock                     ; GClock      ; 0.000        ; 0.042      ; 0.801      ;
+--------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClockDivider:u_div|clk_int'                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.181 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|ps.S3_SY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; SideCounter:u_sc|cnt[3]         ; SideCounter:u_sc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|ps.S2_SG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; FSM_Controller:u_fsm|ycnt[1]    ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MainCounter:u_mc|cnt[2]         ; MainCounter:u_mc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MainCounter:u_mc|cnt[3]         ; MainCounter:u_mc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MainCounter:u_mc|cnt[1]         ; MainCounter:u_mc|cnt[1]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MainCounter:u_mc|cnt[0]         ; MainCounter:u_mc|cnt[0]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; Debouncer_FAST:u_db|cnt[1]      ; Debouncer_FAST:u_db|cnt[1]      ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Debouncer_FAST:u_db|q           ; Debouncer_FAST:u_db|q           ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.041      ; 0.307      ;
; 0.188 ; FSM_Controller:u_fsm|ycnt[0]    ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.314      ;
; 0.189 ; Debouncer_FAST:u_db|cnt[0]      ; Debouncer_FAST:u_db|cnt[0]      ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.041      ; 0.314      ;
; 0.206 ; SideCounter:u_sc|cnt[1]         ; SideCounter:u_sc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.332      ;
; 0.252 ; Debouncer_FAST:u_db|s0          ; Debouncer_FAST:u_db|s1          ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.051      ; 0.387      ;
; 0.281 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|prev.S3_SY ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.407      ;
; 0.295 ; Debouncer_FAST:u_db|cnt[0]      ; Debouncer_FAST:u_db|q           ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.041      ; 0.420      ;
; 0.302 ; Debouncer_FAST:u_db|cnt[0]      ; Debouncer_FAST:u_db|cnt[1]      ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.041      ; 0.427      ;
; 0.310 ; Debouncer_FAST:u_db|q           ; Debouncer_FAST:u_db|cnt[1]      ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.041      ; 0.435      ;
; 0.311 ; Debouncer_FAST:u_db|q           ; Debouncer_FAST:u_db|cnt[0]      ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.041      ; 0.436      ;
; 0.354 ; FSM_Controller:u_fsm|prev.S1_MY ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.480      ;
; 0.355 ; FSM_Controller:u_fsm|ps.S1_MY   ; FSM_Controller:u_fsm|prev.S1_MY ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.043      ; 0.482      ;
; 0.365 ; SideCounter:u_sc|cnt[2]         ; SideCounter:u_sc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.491      ;
; 0.375 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|ps.S3_SY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.501      ;
; 0.377 ; MainCounter:u_mc|cnt[2]         ; MainCounter:u_mc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.503      ;
; 0.395 ; MainCounter:u_mc|cnt[0]         ; MainCounter:u_mc|cnt[1]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.521      ;
; 0.401 ; Debouncer_FAST:u_db|s1          ; Debouncer_FAST:u_db|cnt[1]      ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; -0.163     ; 0.322      ;
; 0.401 ; Debouncer_FAST:u_db|s1          ; Debouncer_FAST:u_db|q           ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; -0.163     ; 0.322      ;
; 0.401 ; Debouncer_FAST:u_db|s1          ; Debouncer_FAST:u_db|cnt[0]      ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; -0.163     ; 0.322      ;
; 0.406 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.532      ;
; 0.410 ; FSM_Controller:u_fsm|ycnt[0]    ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.536      ;
; 0.462 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.588      ;
; 0.463 ; Debouncer_FAST:u_db|cnt[1]      ; Debouncer_FAST:u_db|q           ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.041      ; 0.588      ;
; 0.464 ; FSM_Controller:u_fsm|ps.S0_MG   ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.043      ; 0.591      ;
; 0.483 ; FSM_Controller:u_fsm|prev.S0_MG ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.609      ;
; 0.484 ; FSM_Controller:u_fsm|prev.S3_SY ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.610      ;
; 0.484 ; FSM_Controller:u_fsm|prev.S3_SY ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.610      ;
; 0.486 ; FSM_Controller:u_fsm|prev.S3_SY ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.612      ;
; 0.491 ; FSM_Controller:u_fsm|prev.S2_SG ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.617      ;
; 0.491 ; FSM_Controller:u_fsm|prev.S2_SG ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.617      ;
; 0.493 ; FSM_Controller:u_fsm|prev.S2_SG ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.619      ;
; 0.501 ; FSM_Controller:u_fsm|prev.S3_SY ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.627      ;
; 0.508 ; FSM_Controller:u_fsm|prev.S2_SG ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.634      ;
; 0.510 ; FSM_Controller:u_fsm|prev.S3_SY ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.636      ;
; 0.517 ; FSM_Controller:u_fsm|prev.S2_SG ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.643      ;
; 0.530 ; FSM_Controller:u_fsm|ps.S1_MY   ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.041      ; 0.655      ;
; 0.531 ; FSM_Controller:u_fsm|prev.S1_MY ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.657      ;
; 0.540 ; MainCounter:u_mc|cnt[1]         ; MainCounter:u_mc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.666      ;
; 0.540 ; MainCounter:u_mc|cnt[1]         ; MainCounter:u_mc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.666      ;
; 0.549 ; MainCounter:u_mc|cnt[0]         ; MainCounter:u_mc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.675      ;
; 0.549 ; MainCounter:u_mc|cnt[0]         ; MainCounter:u_mc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.675      ;
; 0.557 ; FSM_Controller:u_fsm|ps.S1_MY   ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.043      ; 0.684      ;
; 0.581 ; FSM_Controller:u_fsm|ps.S3_SY   ; SideCounter:u_sc|cnt[0]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.707      ;
; 0.582 ; FSM_Controller:u_fsm|ps.S0_MG   ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.041      ; 0.707      ;
; 0.595 ; SideCounter:u_sc|cnt[0]         ; SideCounter:u_sc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.721      ;
; 0.597 ; FSM_Controller:u_fsm|ps.S2_SG   ; SideCounter:u_sc|cnt[1]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.723      ;
; 0.599 ; FSM_Controller:u_fsm|ps.S1_MY   ; FSM_Controller:u_fsm|ps.S1_MY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.041      ; 0.724      ;
; 0.601 ; FSM_Controller:u_fsm|ycnt[1]    ; FSM_Controller:u_fsm|ps.S2_SG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.727      ;
; 0.601 ; FSM_Controller:u_fsm|ycnt[1]    ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.727      ;
; 0.613 ; FSM_Controller:u_fsm|ycnt[1]    ; FSM_Controller:u_fsm|ps.S3_SY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.739      ;
; 0.613 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.739      ;
; 0.615 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.741      ;
; 0.622 ; SideCounter:u_sc|cnt[1]         ; SideCounter:u_sc|cnt[2]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.748      ;
; 0.629 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.755      ;
; 0.629 ; FSM_Controller:u_fsm|ycnt[1]    ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.755      ;
; 0.630 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.756      ;
; 0.630 ; SideCounter:u_sc|cnt[0]         ; SideCounter:u_sc|cnt[0]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.756      ;
; 0.631 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.757      ;
; 0.632 ; MainCounter:u_mc|cnt[2]         ; MainCounter:u_mc|cnt[1]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.758      ;
; 0.635 ; MainCounter:u_mc|cnt[2]         ; MainCounter:u_mc|cnt[0]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.761      ;
; 0.637 ; FSM_Controller:u_fsm|prev.S3_SY ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.040      ; 0.761      ;
; 0.638 ; FSM_Controller:u_fsm|ps.S0_MG   ; FSM_Controller:u_fsm|ps.S0_MG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.041      ; 0.763      ;
; 0.639 ; FSM_Controller:u_fsm|ps.S3_SY   ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.765      ;
; 0.641 ; FSM_Controller:u_fsm|ps.S0_MG   ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.043      ; 0.768      ;
; 0.642 ; FSM_Controller:u_fsm|prev.S1_MY ; FSM_Controller:u_fsm|rstS_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.768      ;
; 0.642 ; FSM_Controller:u_fsm|prev.S1_MY ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.768      ;
; 0.642 ; SideCounter:u_sc|cnt[0]         ; SideCounter:u_sc|cnt[1]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.768      ;
; 0.644 ; FSM_Controller:u_fsm|prev.S1_MY ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.770      ;
; 0.644 ; FSM_Controller:u_fsm|prev.S2_SG ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.040      ; 0.768      ;
; 0.646 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|ycnt[1]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.772      ;
; 0.647 ; FSM_Controller:u_fsm|ps.S2_SG   ; SideCounter:u_sc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.773      ;
; 0.648 ; FSM_Controller:u_fsm|ps.S0_MG   ; FSM_Controller:u_fsm|ps.S1_MY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.041      ; 0.773      ;
; 0.650 ; FSM_Controller:u_fsm|ps.S1_MY   ; FSM_Controller:u_fsm|ps.S2_SG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.043      ; 0.777      ;
; 0.652 ; FSM_Controller:u_fsm|ps.S3_SY   ; SideCounter:u_sc|cnt[3]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.778      ;
; 0.655 ; FSM_Controller:u_fsm|ps.S2_SG   ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.781      ;
; 0.660 ; SideCounter:u_sc|cnt[2]         ; FSM_Controller:u_fsm|ps.S3_SY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.786      ;
; 0.660 ; FSM_Controller:u_fsm|prev.S0_MG ; FSM_Controller:u_fsm|ycnt[0]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.786      ;
; 0.660 ; FSM_Controller:u_fsm|ps.S0_MG   ; MainCounter:u_mc|cnt[1]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.041      ; 0.785      ;
; 0.661 ; FSM_Controller:u_fsm|prev.S1_MY ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.040      ; 0.785      ;
; 0.663 ; FSM_Controller:u_fsm|ps.S0_MG   ; MainCounter:u_mc|cnt[0]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.041      ; 0.788      ;
; 0.670 ; SideCounter:u_sc|cnt[2]         ; FSM_Controller:u_fsm|ps.S2_SG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.796      ;
; 0.678 ; SideCounter:u_sc|cnt[3]         ; FSM_Controller:u_fsm|ps.S3_SY   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.804      ;
; 0.681 ; MainCounter:u_mc|cnt[1]         ; MainCounter:u_mc|cnt[0]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.807      ;
; 0.682 ; Debouncer_FAST:u_db|q           ; FSM_Controller:u_fsm|ps.S0_MG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.041      ; 0.807      ;
; 0.686 ; Debouncer_FAST:u_db|q           ; FSM_Controller:u_fsm|rstM_pulse ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.041      ; 0.811      ;
; 0.687 ; FSM_Controller:u_fsm|ycnt[2]    ; FSM_Controller:u_fsm|ycnt[2]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.813      ;
; 0.688 ; FSM_Controller:u_fsm|ycnt[2]    ; FSM_Controller:u_fsm|ycnt[3]    ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.814      ;
; 0.688 ; SideCounter:u_sc|cnt[3]         ; FSM_Controller:u_fsm|ps.S2_SG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.814      ;
; 0.692 ; MainCounter:u_mc|cnt[3]         ; MainCounter:u_mc|cnt[1]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.818      ;
; 0.694 ; SideCounter:u_sc|cnt[1]         ; SideCounter:u_sc|cnt[1]         ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.820      ;
; 0.694 ; FSM_Controller:u_fsm|ycnt[2]    ; FSM_Controller:u_fsm|ps.S2_SG   ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.820      ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'ClockDivider:u_div|clk_int'                                                                                                          ;
+-------+---------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                 ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.232 ; FSM_Controller:u_fsm|rstM_pulse ; MainCounter:u_mc|cnt[2] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 0.713      ;
; 0.232 ; FSM_Controller:u_fsm|rstM_pulse ; MainCounter:u_mc|cnt[3] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 0.713      ;
; 0.232 ; FSM_Controller:u_fsm|rstM_pulse ; MainCounter:u_mc|cnt[1] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 0.713      ;
; 0.232 ; FSM_Controller:u_fsm|rstM_pulse ; MainCounter:u_mc|cnt[0] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 0.713      ;
; 0.255 ; FSM_Controller:u_fsm|rstS_pulse ; SideCounter:u_sc|cnt[0] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 0.690      ;
; 0.255 ; FSM_Controller:u_fsm|rstS_pulse ; SideCounter:u_sc|cnt[1] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 0.690      ;
; 0.255 ; FSM_Controller:u_fsm|rstS_pulse ; SideCounter:u_sc|cnt[2] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 0.690      ;
; 0.255 ; FSM_Controller:u_fsm|rstS_pulse ; SideCounter:u_sc|cnt[3] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 1.000        ; -0.042     ; 0.690      ;
+-------+---------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'ClockDivider:u_div|clk_int'                                                                                                           ;
+-------+---------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                 ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.471 ; FSM_Controller:u_fsm|rstS_pulse ; SideCounter:u_sc|cnt[0] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.597      ;
; 0.471 ; FSM_Controller:u_fsm|rstS_pulse ; SideCounter:u_sc|cnt[1] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.597      ;
; 0.471 ; FSM_Controller:u_fsm|rstS_pulse ; SideCounter:u_sc|cnt[2] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.597      ;
; 0.471 ; FSM_Controller:u_fsm|rstS_pulse ; SideCounter:u_sc|cnt[3] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.597      ;
; 0.485 ; FSM_Controller:u_fsm|rstM_pulse ; MainCounter:u_mc|cnt[2] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.611      ;
; 0.485 ; FSM_Controller:u_fsm|rstM_pulse ; MainCounter:u_mc|cnt[3] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.611      ;
; 0.485 ; FSM_Controller:u_fsm|rstM_pulse ; MainCounter:u_mc|cnt[1] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.611      ;
; 0.485 ; FSM_Controller:u_fsm|rstM_pulse ; MainCounter:u_mc|cnt[0] ; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 0.000        ; 0.042      ; 0.611      ;
+-------+---------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'GClock'                                                               ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; GClock ; Rise       ; GClock                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|clk_int     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; ClockDivider:u_div|counter[9]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|clk_int     ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[0]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[10] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[11] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[1]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[2]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[3]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[4]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[5]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[6]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[7]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[8]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[9]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[12] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[13] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[14] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[15] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[16] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[17] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[18] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[19] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[20] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[21] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[22] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[23] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; ClockDivider:u_div|counter[24] ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|clk_int|clk              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[0]|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[10]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[11]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[12]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[13]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[14]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[15]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[16]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[17]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[18]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[19]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[1]|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[20]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[21]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[22]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[23]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[24]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[2]|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[3]|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[4]|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[5]|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[6]|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[7]|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[8]|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; u_div|counter[9]|clk           ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|o                 ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~inputclkctrl|inclk[0]   ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~inputclkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~input|i                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|i                 ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|clk_int     ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[0]  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[10] ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[11] ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[12] ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[13] ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[14] ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[15] ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[16] ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[17] ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[18] ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[19] ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[1]  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[20] ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[21] ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; ClockDivider:u_div|counter[22] ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ClockDivider:u_div|clk_int'                                                                ;
+--------+--------------+----------------+------------------+----------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+----------------------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|cnt[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|cnt[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|q           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|s0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|s1          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|prev.S0_MG ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|prev.S1_MY ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|prev.S2_SG ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|prev.S3_SY ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ps.S0_MG   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ps.S1_MY   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ps.S2_SG   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ps.S3_SY   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|rstM_pulse ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|rstS_pulse ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ycnt[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ycnt[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ycnt[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ycnt[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; MainCounter:u_mc|cnt[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; MainCounter:u_mc|cnt[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; MainCounter:u_mc|cnt[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; MainCounter:u_mc|cnt[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; SideCounter:u_sc|cnt[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; SideCounter:u_sc|cnt[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; SideCounter:u_sc|cnt[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:u_div|clk_int ; Rise       ; SideCounter:u_sc|cnt[3]         ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|s0          ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|s1          ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|cnt[0]      ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|cnt[1]      ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|q           ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ps.S0_MG   ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ps.S1_MY   ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|prev.S0_MG ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|prev.S1_MY ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|prev.S2_SG ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|prev.S3_SY ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ps.S2_SG   ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ps.S3_SY   ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|rstM_pulse ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|rstS_pulse ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ycnt[0]    ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ycnt[1]    ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ycnt[2]    ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ycnt[3]    ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; MainCounter:u_mc|cnt[0]         ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; MainCounter:u_mc|cnt[1]         ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; MainCounter:u_mc|cnt[2]         ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; MainCounter:u_mc|cnt[3]         ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; SideCounter:u_sc|cnt[0]         ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; SideCounter:u_sc|cnt[1]         ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; SideCounter:u_sc|cnt[2]         ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; SideCounter:u_sc|cnt[3]         ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|cnt[0]      ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|cnt[1]      ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|q           ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ps.S0_MG   ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ps.S1_MY   ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|rstM_pulse ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; MainCounter:u_mc|cnt[0]         ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; MainCounter:u_mc|cnt[1]         ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; MainCounter:u_mc|cnt[2]         ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; MainCounter:u_mc|cnt[3]         ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|prev.S0_MG ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|prev.S1_MY ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|prev.S2_SG ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|prev.S3_SY ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ps.S2_SG   ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ps.S3_SY   ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|rstS_pulse ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ycnt[0]    ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ycnt[1]    ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ycnt[2]    ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; FSM_Controller:u_fsm|ycnt[3]    ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; SideCounter:u_sc|cnt[0]         ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; SideCounter:u_sc|cnt[1]         ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; SideCounter:u_sc|cnt[2]         ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; SideCounter:u_sc|cnt[3]         ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|s0          ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; ClockDivider:u_div|clk_int ; Rise       ; Debouncer_FAST:u_db|s1          ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_db|s0|clk                     ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_db|s1|clk                     ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_db|cnt[0]|clk                 ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_db|cnt[1]|clk                 ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_db|q|clk                      ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|ps.S0_MG|clk              ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|ps.S1_MY|clk              ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|prev.S0_MG|clk            ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|prev.S1_MY|clk            ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|prev.S2_SG|clk            ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|prev.S3_SY|clk            ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|ps.S2_SG|clk              ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|ps.S3_SY|clk              ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|rstM_pulse|clk            ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|rstS_pulse|clk            ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|ycnt[0]|clk               ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|ycnt[1]|clk               ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|ycnt[2]|clk               ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; ClockDivider:u_div|clk_int ; Rise       ; u_fsm|ycnt[3]|clk               ;
+--------+--------------+----------------+------------------+----------------------------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; MSC[*]    ; ClockDivider:u_div|clk_int ; 2.608 ; 3.326 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSC[0]   ; ClockDivider:u_div|clk_int ; 2.476 ; 3.164 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSC[1]   ; ClockDivider:u_div|clk_int ; 2.492 ; 3.210 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSC[2]   ; ClockDivider:u_div|clk_int ; 2.582 ; 3.282 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSC[3]   ; ClockDivider:u_div|clk_int ; 2.608 ; 3.326 ; Rise       ; ClockDivider:u_div|clk_int ;
; SSC[*]    ; ClockDivider:u_div|clk_int ; 2.754 ; 3.459 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSC[0]   ; ClockDivider:u_div|clk_int ; 2.737 ; 3.445 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSC[1]   ; ClockDivider:u_div|clk_int ; 2.754 ; 3.459 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSC[2]   ; ClockDivider:u_div|clk_int ; 2.626 ; 3.349 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSC[3]   ; ClockDivider:u_div|clk_int ; 2.610 ; 3.310 ; Rise       ; ClockDivider:u_div|clk_int ;
; SSCS      ; ClockDivider:u_div|clk_int ; 0.770 ; 1.410 ; Rise       ; ClockDivider:u_div|clk_int ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; MSC[*]    ; ClockDivider:u_div|clk_int ; -1.686 ; -2.429 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSC[0]   ; ClockDivider:u_div|clk_int ; -1.744 ; -2.506 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSC[1]   ; ClockDivider:u_div|clk_int ; -1.745 ; -2.513 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSC[2]   ; ClockDivider:u_div|clk_int ; -1.686 ; -2.429 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSC[3]   ; ClockDivider:u_div|clk_int ; -1.782 ; -2.547 ; Rise       ; ClockDivider:u_div|clk_int ;
; SSC[*]    ; ClockDivider:u_div|clk_int ; -1.880 ; -2.631 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSC[0]   ; ClockDivider:u_div|clk_int ; -1.976 ; -2.715 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSC[1]   ; ClockDivider:u_div|clk_int ; -1.985 ; -2.743 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSC[2]   ; ClockDivider:u_div|clk_int ; -1.902 ; -2.655 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSC[3]   ; ClockDivider:u_div|clk_int ; -1.880 ; -2.631 ; Rise       ; ClockDivider:u_div|clk_int ;
; SSCS      ; ClockDivider:u_div|clk_int ; -0.519 ; -1.144 ; Rise       ; ClockDivider:u_div|clk_int ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port     ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; BCD1[*]       ; ClockDivider:u_div|clk_int ; 5.820 ; 6.022 ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD1[0]      ; ClockDivider:u_div|clk_int ; 5.820 ; 6.022 ; Rise       ; ClockDivider:u_div|clk_int ;
; BCD2[*]       ; ClockDivider:u_div|clk_int ; 5.581 ; 5.790 ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD2[0]      ; ClockDivider:u_div|clk_int ; 4.798 ; 4.829 ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD2[1]      ; ClockDivider:u_div|clk_int ; 5.060 ; 5.145 ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD2[2]      ; ClockDivider:u_div|clk_int ; 5.423 ; 5.584 ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD2[3]      ; ClockDivider:u_div|clk_int ; 5.581 ; 5.790 ; Rise       ; ClockDivider:u_div|clk_int ;
; MSTL[*]       ; ClockDivider:u_div|clk_int ; 4.706 ; 4.543 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSTL[0]      ; ClockDivider:u_div|clk_int ; 3.820 ; 3.749 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSTL[1]      ; ClockDivider:u_div|clk_int ; 3.960 ; 4.054 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSTL[2]      ; ClockDivider:u_div|clk_int ; 4.706 ; 4.543 ; Rise       ; ClockDivider:u_div|clk_int ;
; SSTL[*]       ; ClockDivider:u_div|clk_int ; 4.614 ; 4.799 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSTL[0]      ; ClockDivider:u_div|clk_int ; 4.096 ; 4.202 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSTL[1]      ; ClockDivider:u_div|clk_int ; 4.359 ; 4.552 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSTL[2]      ; ClockDivider:u_div|clk_int ; 4.614 ; 4.799 ; Rise       ; ClockDivider:u_div|clk_int ;
; STATE_LED[*]  ; ClockDivider:u_div|clk_int ; 4.866 ; 4.645 ; Rise       ; ClockDivider:u_div|clk_int ;
;  STATE_LED[0] ; ClockDivider:u_div|clk_int ; 4.866 ; 4.645 ; Rise       ; ClockDivider:u_div|clk_int ;
;  STATE_LED[1] ; ClockDivider:u_div|clk_int ; 4.799 ; 4.614 ; Rise       ; ClockDivider:u_div|clk_int ;
+---------------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port     ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; BCD1[*]       ; ClockDivider:u_div|clk_int ; 4.773 ; 4.989 ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD1[0]      ; ClockDivider:u_div|clk_int ; 4.773 ; 4.989 ; Rise       ; ClockDivider:u_div|clk_int ;
; BCD2[*]       ; ClockDivider:u_div|clk_int ; 3.968 ; 4.077 ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD2[0]      ; ClockDivider:u_div|clk_int ; 3.968 ; 4.077 ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD2[1]      ; ClockDivider:u_div|clk_int ; 4.017 ; 4.084 ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD2[2]      ; ClockDivider:u_div|clk_int ; 4.455 ; 4.512 ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD2[3]      ; ClockDivider:u_div|clk_int ; 4.632 ; 4.709 ; Rise       ; ClockDivider:u_div|clk_int ;
; MSTL[*]       ; ClockDivider:u_div|clk_int ; 3.681 ; 3.612 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSTL[0]      ; ClockDivider:u_div|clk_int ; 3.681 ; 3.612 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSTL[1]      ; ClockDivider:u_div|clk_int ; 3.814 ; 3.905 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSTL[2]      ; ClockDivider:u_div|clk_int ; 4.341 ; 4.303 ; Rise       ; ClockDivider:u_div|clk_int ;
; SSTL[*]       ; ClockDivider:u_div|clk_int ; 3.947 ; 4.049 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSTL[0]      ; ClockDivider:u_div|clk_int ; 3.947 ; 4.049 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSTL[1]      ; ClockDivider:u_div|clk_int ; 4.198 ; 4.384 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSTL[2]      ; ClockDivider:u_div|clk_int ; 4.371 ; 4.430 ; Rise       ; ClockDivider:u_div|clk_int ;
; STATE_LED[*]  ; ClockDivider:u_div|clk_int ; 4.318 ; 4.228 ; Rise       ; ClockDivider:u_div|clk_int ;
;  STATE_LED[0] ; ClockDivider:u_div|clk_int ; 4.318 ; 4.228 ; Rise       ; ClockDivider:u_div|clk_int ;
;  STATE_LED[1] ; ClockDivider:u_div|clk_int ; 4.430 ; 4.371 ; Rise       ; ClockDivider:u_div|clk_int ;
+---------------+----------------------------+-------+-------+------------+----------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                       ;
+-----------------------------+---------+--------+----------+---------+---------------------+
; Clock                       ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack            ; -3.042  ; -0.367 ; -0.524   ; 0.471   ; -3.000              ;
;  ClockDivider:u_div|clk_int ; -2.037  ; 0.181  ; -0.524   ; 0.471   ; -1.285              ;
;  GClock                     ; -3.042  ; -0.367 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS             ; -79.342 ; -0.367 ; -4.04    ; 0.0     ; -71.105             ;
;  ClockDivider:u_div|clk_int ; -32.266 ; 0.000  ; -4.040   ; 0.000   ; -34.695             ;
;  GClock                     ; -47.076 ; -0.367 ; N/A      ; N/A     ; -36.410             ;
+-----------------------------+---------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; MSC[*]    ; ClockDivider:u_div|clk_int ; 5.265 ; 5.717 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSC[0]   ; ClockDivider:u_div|clk_int ; 5.022 ; 5.467 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSC[1]   ; ClockDivider:u_div|clk_int ; 5.030 ; 5.507 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSC[2]   ; ClockDivider:u_div|clk_int ; 5.216 ; 5.678 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSC[3]   ; ClockDivider:u_div|clk_int ; 5.265 ; 5.717 ; Rise       ; ClockDivider:u_div|clk_int ;
; SSC[*]    ; ClockDivider:u_div|clk_int ; 5.612 ; 6.041 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSC[0]   ; ClockDivider:u_div|clk_int ; 5.588 ; 6.003 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSC[1]   ; ClockDivider:u_div|clk_int ; 5.612 ; 6.041 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSC[2]   ; ClockDivider:u_div|clk_int ; 5.322 ; 5.802 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSC[3]   ; ClockDivider:u_div|clk_int ; 5.311 ; 5.770 ; Rise       ; ClockDivider:u_div|clk_int ;
; SSCS      ; ClockDivider:u_div|clk_int ; 1.594 ; 1.977 ; Rise       ; ClockDivider:u_div|clk_int ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; MSC[*]    ; ClockDivider:u_div|clk_int ; -1.686 ; -2.429 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSC[0]   ; ClockDivider:u_div|clk_int ; -1.744 ; -2.506 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSC[1]   ; ClockDivider:u_div|clk_int ; -1.745 ; -2.513 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSC[2]   ; ClockDivider:u_div|clk_int ; -1.686 ; -2.429 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSC[3]   ; ClockDivider:u_div|clk_int ; -1.782 ; -2.547 ; Rise       ; ClockDivider:u_div|clk_int ;
; SSC[*]    ; ClockDivider:u_div|clk_int ; -1.880 ; -2.631 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSC[0]   ; ClockDivider:u_div|clk_int ; -1.976 ; -2.715 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSC[1]   ; ClockDivider:u_div|clk_int ; -1.985 ; -2.743 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSC[2]   ; ClockDivider:u_div|clk_int ; -1.902 ; -2.655 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSC[3]   ; ClockDivider:u_div|clk_int ; -1.880 ; -2.631 ; Rise       ; ClockDivider:u_div|clk_int ;
; SSCS      ; ClockDivider:u_div|clk_int ; -0.519 ; -1.144 ; Rise       ; ClockDivider:u_div|clk_int ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+---------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port     ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+---------------+----------------------------+--------+--------+------------+----------------------------+
; BCD1[*]       ; ClockDivider:u_div|clk_int ; 11.334 ; 11.264 ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD1[0]      ; ClockDivider:u_div|clk_int ; 11.334 ; 11.264 ; Rise       ; ClockDivider:u_div|clk_int ;
; BCD2[*]       ; ClockDivider:u_div|clk_int ; 10.912 ; 10.820 ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD2[0]      ; ClockDivider:u_div|clk_int ; 9.219  ; 9.127  ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD2[1]      ; ClockDivider:u_div|clk_int ; 9.767  ; 9.720  ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD2[2]      ; ClockDivider:u_div|clk_int ; 10.550 ; 10.506 ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD2[3]      ; ClockDivider:u_div|clk_int ; 10.912 ; 10.820 ; Rise       ; ClockDivider:u_div|clk_int ;
; MSTL[*]       ; ClockDivider:u_div|clk_int ; 8.722  ; 8.846  ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSTL[0]      ; ClockDivider:u_div|clk_int ; 7.085  ; 7.148  ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSTL[1]      ; ClockDivider:u_div|clk_int ; 7.638  ; 7.531  ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSTL[2]      ; ClockDivider:u_div|clk_int ; 8.722  ; 8.846  ; Rise       ; ClockDivider:u_div|clk_int ;
; SSTL[*]       ; ClockDivider:u_div|clk_int ; 8.955  ; 8.887  ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSTL[0]      ; ClockDivider:u_div|clk_int ; 7.856  ; 7.738  ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSTL[1]      ; ClockDivider:u_div|clk_int ; 8.320  ; 8.391  ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSTL[2]      ; ClockDivider:u_div|clk_int ; 8.955  ; 8.887  ; Rise       ; ClockDivider:u_div|clk_int ;
; STATE_LED[*]  ; ClockDivider:u_div|clk_int ; 9.024  ; 8.970  ; Rise       ; ClockDivider:u_div|clk_int ;
;  STATE_LED[0] ; ClockDivider:u_div|clk_int ; 9.024  ; 8.970  ; Rise       ; ClockDivider:u_div|clk_int ;
;  STATE_LED[1] ; ClockDivider:u_div|clk_int ; 8.887  ; 8.955  ; Rise       ; ClockDivider:u_div|clk_int ;
+---------------+----------------------------+--------+--------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port     ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; BCD1[*]       ; ClockDivider:u_div|clk_int ; 4.773 ; 4.989 ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD1[0]      ; ClockDivider:u_div|clk_int ; 4.773 ; 4.989 ; Rise       ; ClockDivider:u_div|clk_int ;
; BCD2[*]       ; ClockDivider:u_div|clk_int ; 3.968 ; 4.077 ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD2[0]      ; ClockDivider:u_div|clk_int ; 3.968 ; 4.077 ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD2[1]      ; ClockDivider:u_div|clk_int ; 4.017 ; 4.084 ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD2[2]      ; ClockDivider:u_div|clk_int ; 4.455 ; 4.512 ; Rise       ; ClockDivider:u_div|clk_int ;
;  BCD2[3]      ; ClockDivider:u_div|clk_int ; 4.632 ; 4.709 ; Rise       ; ClockDivider:u_div|clk_int ;
; MSTL[*]       ; ClockDivider:u_div|clk_int ; 3.681 ; 3.612 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSTL[0]      ; ClockDivider:u_div|clk_int ; 3.681 ; 3.612 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSTL[1]      ; ClockDivider:u_div|clk_int ; 3.814 ; 3.905 ; Rise       ; ClockDivider:u_div|clk_int ;
;  MSTL[2]      ; ClockDivider:u_div|clk_int ; 4.341 ; 4.303 ; Rise       ; ClockDivider:u_div|clk_int ;
; SSTL[*]       ; ClockDivider:u_div|clk_int ; 3.947 ; 4.049 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSTL[0]      ; ClockDivider:u_div|clk_int ; 3.947 ; 4.049 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSTL[1]      ; ClockDivider:u_div|clk_int ; 4.198 ; 4.384 ; Rise       ; ClockDivider:u_div|clk_int ;
;  SSTL[2]      ; ClockDivider:u_div|clk_int ; 4.371 ; 4.430 ; Rise       ; ClockDivider:u_div|clk_int ;
; STATE_LED[*]  ; ClockDivider:u_div|clk_int ; 4.318 ; 4.228 ; Rise       ; ClockDivider:u_div|clk_int ;
;  STATE_LED[0] ; ClockDivider:u_div|clk_int ; 4.318 ; 4.228 ; Rise       ; ClockDivider:u_div|clk_int ;
;  STATE_LED[1] ; ClockDivider:u_div|clk_int ; 4.430 ; 4.371 ; Rise       ; ClockDivider:u_div|clk_int ;
+---------------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; MSTL[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MSTL[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MSTL[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSTL[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSTL[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSTL[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BCD1[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BCD1[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BCD1[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BCD1[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BCD2[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BCD2[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BCD2[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BCD2[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; STATE_LED[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; STATE_LED[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; MSC[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MSC[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MSC[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MSC[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; GReset                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SSC[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SSC[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SSC[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SSC[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; GClock                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SSCS                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; MSTL[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MSTL[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MSTL[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SSTL[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SSTL[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SSTL[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BCD1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BCD1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BCD1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BCD1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BCD2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BCD2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BCD2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BCD2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; STATE_LED[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; STATE_LED[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; MSTL[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MSTL[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MSTL[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SSTL[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SSTL[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SSTL[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BCD1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BCD1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BCD1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BCD1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BCD2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BCD2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BCD2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BCD2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; STATE_LED[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; STATE_LED[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; MSTL[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MSTL[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MSTL[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SSTL[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SSTL[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SSTL[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BCD1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BCD1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BCD1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BCD1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BCD2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BCD2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BCD2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BCD2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; STATE_LED[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; STATE_LED[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 270      ; 0        ; 0        ; 0        ;
; ClockDivider:u_div|clk_int ; GClock                     ; 1        ; 1        ; 0        ; 0        ;
; GClock                     ; GClock                     ; 650      ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 270      ; 0        ; 0        ; 0        ;
; ClockDivider:u_div|clk_int ; GClock                     ; 1        ; 1        ; 0        ; 0        ;
; GClock                     ; GClock                     ; 650      ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                  ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 8        ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                   ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; ClockDivider:u_div|clk_int ; ClockDivider:u_div|clk_int ; 8        ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 86    ; 86   ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 58    ; 58   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Nov 05 21:29:06 2025
Info: Command: quartus_sta CEG3155_Lab3 -c CEG3155_Lab3
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CEG3155_Lab3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name GClock GClock
    Info (332105): create_clock -period 1.000 -name ClockDivider:u_div|clk_int ClockDivider:u_div|clk_int
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.042
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.042       -47.076 GClock 
    Info (332119):    -2.037       -32.266 ClockDivider:u_div|clk_int 
Info (332146): Worst-case hold slack is -0.308
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.308        -0.308 GClock 
    Info (332119):     0.402         0.000 ClockDivider:u_div|clk_int 
Info (332146): Worst-case recovery slack is -0.524
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.524        -4.040 ClockDivider:u_div|clk_int 
Info (332146): Worst-case removal slack is 0.996
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.996         0.000 ClockDivider:u_div|clk_int 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -36.410 GClock 
    Info (332119):    -1.285       -34.695 ClockDivider:u_div|clk_int 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.729
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.729       -39.952 GClock 
    Info (332119):    -1.753       -26.929 ClockDivider:u_div|clk_int 
Info (332146): Worst-case hold slack is -0.245
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.245        -0.245 GClock 
    Info (332119):     0.353         0.000 ClockDivider:u_div|clk_int 
Info (332146): Worst-case recovery slack is -0.366
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.366        -2.808 ClockDivider:u_div|clk_int 
Info (332146): Worst-case removal slack is 0.905
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.905         0.000 ClockDivider:u_div|clk_int 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -36.410 GClock 
    Info (332119):    -1.285       -34.695 ClockDivider:u_div|clk_int 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.987
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.987       -10.698 GClock 
    Info (332119):    -0.473        -4.761 ClockDivider:u_div|clk_int 
Info (332146): Worst-case hold slack is -0.367
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.367        -0.367 GClock 
    Info (332119):     0.181         0.000 ClockDivider:u_div|clk_int 
Info (332146): Worst-case recovery slack is 0.232
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.232         0.000 ClockDivider:u_div|clk_int 
Info (332146): Worst-case removal slack is 0.471
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.471         0.000 ClockDivider:u_div|clk_int 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -30.599 GClock 
    Info (332119):    -1.000       -27.000 ClockDivider:u_div|clk_int 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4751 megabytes
    Info: Processing ended: Wed Nov 05 21:29:12 2025
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


