# 数据流建模

## 连续赋值语句

**连续赋值语句可以描述所有的组合逻辑电路**

### 1. 基本语法

+ 连续赋值的目标类型主要为标量线网和向量线网
  + 标量线网，如：`wire a, b;`
  + 向量线网，如：`wire [3:0]a, b;`

+ 显示连续赋值语句（推荐）

  + `< net_declaration >< range >< name >;`
  + `assign #< delay >< name > = Assignment expression;`

  ```verilog
  module example1_assignment(a, b, m, n, c, y);
      input [3:0]a, b, m, n;
      output [3:0]c, y;
      wire [3:0]a, b, m, n, c, y;
      assign y = m | n;
      assign #(3, 2, 4)c = a & b;
  endmodule
  ```

  

+ 隐式连续赋值语句

  + `< net_declaration >< drive_strength >< range >#< delay >< name > =  Assignment expression;`

  ```verilog
  module example2_assignment(a, b, m, n, c, y, w);
      input [3:0]a, b, m, n;
      output [3:0]c, y, w;
      wire [3:0]a, b, m, n;
      wire [3:0]y = m | n;
      wire [3:0]#(3, 2, 4)c = a & b;
      wire (strong0, weak1)[3:0]#(2, 1, 3)w = (a ^ b)&(m ^ n);
  endmodule
  ```



### 2. 需要注意

+ 赋值目标只能是`wire`类型
+ 组合电路特点：在连续赋值中，只要赋值语句右边任何一个变量有变化，表达式立即被计算，计算的结果立即赋给左边信号（若没有定义延迟量）

+ 连续赋值语句不能出现在过程块中（`initial`，`always`）

+ 多个连续赋值语句之间是并行语句，与位置无关

+ 连续赋值语句的延迟具有硬件电路中惯性延迟的特性，任何小于其延时的信号脉冲都将被滤除掉，不会体现在输出端口

