1.计算机硬件：0
计算机硬件组成5大部件：（运算器、控制器）CPU、存储器、输入设备、输出设备
运算器功能：数据处理，包括算术和逻辑运算。
控制器功能：程序、操作、时间控制
运算器：4大部件
算术逻辑单元ALU
累加寄存器AC：运算结果和源操作数
数据缓冲寄存器DR：暂存内存的指令或数据
状态条件寄存器PSW：溢出标志
控制器：4大部件
指令寄存器IR：暂存CPU的执行指令。
程序计数器PC：存放指令执行地址。
地址寄存器AR：保存当前CPU所访问的内存地址。
指令译码器ID：分析指令操作码
CPU依据指令周期的不同阶段来区分二进制的指令和数据，因为在指令周期的不同阶段，指令会命令CPU分别去取指令或者数据。
校验码：
奇偶校验码（检1位错，无法纠错）：在编码中增加1位校验位来使编码中1的个数为奇数，码距是2。
CRC校验码（只能检错，不能纠错）：先约定一个多项式G(x)，在原始信息位后追加若干个校验位，使得追加的信息能被G(x)整除。具体步骤如下：G(x)=x^4+x+1，r为4
1.得到被除数和除数：在原始信息后增加r个0（被除数），根据x的幂次位为1的设置为1否则0，从右到左0-4（除数）
2.生成CRC校验码：被除数和除数模2取余除法运算（不进位、不借位）相同为0，不同为1。余数不足r位，左边补0。
3.原始信息+余数
指令系统
指令的组成：操作码+地址码（操作数的地址）
指令执行过程：取指令（从PC取指令地址）——分析指令——执行指令
指令寻址方式（找指令）：顺序——PC存储指令；跳跃——地址由本条指令直接给出。
指令操作的寻址方式（找操作数）：
立即——操作数本身（不需要访问主存）
直接——操作数在主存中的地址，根据地址去主存中取出来
间接——存的是（存主存地址）的地址，访问两次主存
寄存器——寄存器编码
指令系统：CISC复杂（实现方式微程序控制技术）、RISC精简（实现方式增加通用寄存器；硬布线逻辑控制为主，适合采用流水线）
流水线
流水线周期：执行时间最长的段的时间。
流水线执行时间=1条指令总执行时间+(总指令数-1)*流水线周期
流水线吞吐率=指令条数/流水线执行时间
流水线加速比=不使用流水线执行时间/使用流水线执行时间。得出的最大加速比是无穷大可以去掉常数。
1s = 10^9 ns
存储系统：
通用寄存器——高速缓存Cache——主存——磁盘
高速缓存Cache：存储最活跃的程序和数据，直接与CPU交互，位于CPU和主存之间。
Cache由控制部分和存储器组成。
存储器存储数据
控制部分判断CPU要访问的数据是否在Cache中，在则命中，不在则依据一定算法从主存中替换。
地址映射：在CPU工作时，送出的是主存的单元地址，而应该从Cache存储器中读写信息。这需要将主存地址转换为Cache存储器地址，地址转换称为地址映射（由硬件自动完成映射），分为三种方法
直接：Cache寄存器分成块，主存也等分成块编号。映射关系固定。（容易浪费，有冲突）
全相：Cache寄存器分成块，主存也等分成块编号。任意一块都与Cache任意一块对应。（最不容易发生块冲突，没有浪费）
组组相：将Cache存储器先分块再分组，主存也先分块再分组。组之间（直接固定）、组内（全相任意）
Cache的替换算法：随机替换，先进先出，最近最少使用（局部性原理），优化替换（先执行程序，统计Cache替换情况）。
Cache命中率及平均时间=命中率 * Cache时间+(1-命中率) * 主存命中时间
磁盘：
磁盘结构和参数
磁盘有多个同心圆，每个同心圆是一个磁道，每个同心圆划分为多个扇区，数据存放在扇区中。
磁头先要找到对应的磁道，然后等待磁盘进行周期旋转，旋转道指定的扇区，才能读取到对应的数据。会产生寻道时间和等待时间。存取时间=寻道时间（磁头移动到磁道所需时间）+等待时间（等待读写的扇区转到磁头下方所用的时间）
磁盘调度算法：磁盘寻道时间耗时最长。
先来先服务：访问磁盘的先后顺序
最短寻道时间优先SSTF：离当前磁道最近的，会产生饥饿现象，某个磁道永远不会访问。
扫描算法SCAN：在一个方向要全部移动完才掉头。（类似电梯）
单向扫描CSCAN：只能单向。
输入/输出技术：
内存与接口地址道编址方法：独立（接口指令少，功能弱）、统一（用内存的指令全部可用接口，缺点地址空间不连续）
计算机和外设的数据交互方式
程序控制（查询）：CPU主动查询外设是否完成数据传输，效率极低。CPU-Cache-主存
程序中断：外设完成数据传输后，向CPU发送中断，等待CPU处理数据，效率较高。
中断响应时间：从发出中断请求到进入中断处理程序
中断处理时间：从中断处理开始到中断处理结束
中断向量提供中断服务程序的入口地址。
多级中断嵌套，使用堆栈来保护断点和现场。
DMA方式（直接主存存取）：CPU只需要完成必要的初始化操作。数据传输的整个过程都由DMA控制器完成，在主存和外设之间建立直接的数据通路，效率很高。总线结构-通道。
在一个总线周期结束后，CPU会响应DMA请求开始读取数据；CPU响应程序中断请求方式请求是在一条指令执行结束时。
总线结构：
总线：公共数据通道
具体分类：系统总线
数据总线：并行数据传输数据位数
地址总线：系统可管理内存空间大小。
控制总线：传输控制指令
其他总线
串行总线RS232：一位一位发送，适合长距离，低速。
并行总线SCSI：发送多条，速度快，只适合短距离。
单总线：只有一条总线，多个设备共享。设计复杂。
单工总线：只能在一个方向上传输信息。
半双工总线：可以在两个方向上传输，同一时刻只能在一个方向上传输。
全双工总线：可以在两个方向上传输，同意时刻能两个方向上传输。