{"patent_id": "10-2023-0090382", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0010318", "출원번호": "10-2023-0090382", "발명의 명칭": "프로그램 동작을 수행하는 메모리 장치 및 그것의 동작 방법", "출원인": "에스케이하이닉스 주식회사", "발명자": "이희열"}}
{"patent_id": "10-2023-0090382", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "메모리 셀;상기 메모리 셀의 문턱 전압을 프리 검증 전압 및 메인 검증 전압과 비교한 결과를 저장하는 복수의 래치들을포함하는 페이지 버퍼; 및상기 메모리 셀의 문턱 전압이 상기 프리 검증 전압을 초과함을 나타내는 패스 데이터가 상기 페이지 버퍼에 센싱된 횟수를 기초로 상기 메모리 셀에 연결된 워드라인에 프로그램 전압을 인가하는 동안 상기 메모리 셀에 연결된 비트라인에 제1 프로그램 제어 전압을 인가하도록 상기 페이지 버퍼를 제어하는 프로그램 동작 제어 회로;를 포함하는 메모리 장치."}
{"patent_id": "10-2023-0090382", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1 항에 있어서, 상기 프로그램 동작 제어 회로는,제1 프로그램 루프에서 상기 패스 데이터가 상기 페이지 버퍼에 센싱되면 제2 프로그램 루프에서 상기 비트라인에 프로그램 허용 전압을 인가하도록 상기 페이지 버퍼를 제어하는 메모리 장치."}
{"patent_id": "10-2023-0090382", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2 항에 있어서, 상기 프로그램 동작 제어 회로는,상기 제2 프로그램 루프에서 상기 패스 데이터가 상기 페이지 버퍼에 센싱되면 제3 프로그램 루프에서 상기 비트라인에 상기 제1 프로그램 제어 전압을 인가하도록 상기 페이지 버퍼를 제어하는 메모리 장치."}
{"patent_id": "10-2023-0090382", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3 항에 있어서, 상기 제1 프로그램 제어 전압은,상기 프로그램 허용 전압보다 큰 메모리 장치."}
{"patent_id": "10-2023-0090382", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제2 항에 있어서, 상기 프로그램 허용 전압은,접지 전압인 메모리 장치."}
{"patent_id": "10-2023-0090382", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제3 항에 있어서, 상기 프로그램 동작 제어 회로는,상기 제3 프로그램 루프에서 상기 패스 데이터가 상기 페이지 버퍼에 센싱되면 제4 프로그램 루프에서 상기 비트라인에 상기 제1 프로그램 제어 전압보다 큰 제2 프로그램 제어 전압을 인가하도록 상기 페이지 버퍼를 제어하는 메모리 장치."}
{"patent_id": "10-2023-0090382", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6 항에 있어서, 상기 제2 프로그램 제어 전압은,프로그램 금지 전압보다 작은 메모리 장치."}
{"patent_id": "10-2023-0090382", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1 항에 있어서, 상기 복수의 래치들은,제1 프로그램 루프에서 상기 메모리 셀의 문턱 전압이 상기 프리 검증 전압을 초과하는지를 나타내는 프리 검증공개특허 10-2025-0010318-3-데이터를 저장하는 제1 프리 센싱 래치;상기 제1 프로그램 루프에서 상기 메모리 셀의 문턱 전압이 상기 메인 검증 전압을 초과하는지를 나타내는 메인검증 데이터를 저장하는 제1 메인 센싱 래치;제2 프로그램 루프에서 상기 메모리 셀의 문턱 전압이 상기 프리 검증 전압을 초과하는지를 나타내는 상기 프리검증 데이터를 저장하는 제2 프리 센싱 래치; 및상기 제2 프로그램 루프에서 상기 메모리 셀의 문턱 전압이 상기 메인 검증 전압을 초과하는지를 나타내는 상기메인 검증 데이터를 저장하는 제2 메인 센싱 래치;를 포함하는 메모리 장치."}
{"patent_id": "10-2023-0090382", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8 항에 있어서, 상기 제1 프리 센싱 래치 및 상기 제2 프리 센싱 래치는,상기 메모리 셀의 문턱 전압이 상기 프리 검증 전압을 초과하면 상기 패스 데이터를 저장하고,상기 메모리 셀의 문턱 전압이 상기 프리 검증 전압 이하이면 페일 데이터를 저장하는 메모리 장치."}
{"patent_id": "10-2023-0090382", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제8 항에 있어서, 상기 제1 메인 센싱 래치 및 상기 제2 메인 센싱 래치는,상기 메모리 셀의 문턱 전압이 상기 메인 검증 전압을 초과하면 상기 패스 데이터를 저장하고,상기 메모리 셀의 문턱 전압이 상기 메인 검증 전압 이하이면 페일 데이터를 저장하는 메모리 장치."}
{"patent_id": "10-2023-0090382", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제1 항에 있어서, 상기 프로그램 동작 제어 회로는,프로그램 루프가 증가할 때마다 상기 워드라인에 인가되는 프로그램 전압이 스텝 전압만큼 증가하는 복수의 프로그램 루프들을 수행하는 메모리 장치."}
{"patent_id": "10-2023-0090382", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11 항에 있어서, 상기 메인 검증 전압과 상기 프리 검증 전압의 차이는,상기 스텝 전압보다 큰 메모리 장치."}
{"patent_id": "10-2023-0090382", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "메모리 셀;제1 프로그램 루프에서 상기 메모리 셀에 대한 프리 검증 동작의 결과를 나타내는 데이터를 저장하는 제1 프리센싱 래치;제2 프로그램 루프에서 상기 메모리 셀에 대한 상기 프리 검증 동작의 결과를 나타내는 데이터를 저장하는 제2프리 센싱 래치;상기 메모리 셀에 연결된 워드라인 및 비트라인에 인가할 전압들을 생성하는 전압 생성 회로; 및상기 제1 프리 센싱 래치 및 상기 제2 프리 센싱 래치에 저장된 데이터가 일치하는지 여부에 따라 제3 프로그램루프에서 상기 메모리 셀에 연결된 비트라인에 전압을 인가하도록 상기 전압 생성 회로를 제어하는 프로그램 동작 제어 회로;를 포함하는 메모리 장치."}
{"patent_id": "10-2023-0090382", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제13 항에 있어서, 상기 프로그램 동작 제어 회로는,상기 제1 프리 센싱 래치 및 상기 제2 프리 센싱 래치에 저장된 데이터가 일치하면, 상기 제3 프로그램 루프에서 상기 비트라인에 프로그램 제어 전압을 인가하도록 상기 전압 생성 회로를 제어하는 메모리 장치."}
{"patent_id": "10-2023-0090382", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "공개특허 10-2025-0010318-4-제14 항에 있어서, 상기 프로그램 동작 제어 회로는,상기 제1 프리 센싱 래치 및 상기 제2 프리 센싱 래치에 저장된 데이터가 불일치하면, 상기 제3 프로그램 루프에서 상기 비트라인에 프로그램 허용 전압을 인가하도록 상기 전압 생성 회로를 제어하는 메모리 장치."}
{"patent_id": "10-2023-0090382", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제15 항에 있어서, 상기 프로그램 제어 전압은,상기 프로그램 허용 전압보다 큰 메모리 장치."}
{"patent_id": "10-2023-0090382", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제13 항에 있어서,상기 제1 프로그램 루프에서 상기 메모리 셀에 대한 메인 검증 동작의 페일을 나타내는 페일 데이터를 저장하는제1 메인 센싱 래치; 및상기 제2 프로그램 루프에서 상기 메모리 셀에 대한 상기 메인 검증 동작의 페일을 나타내는 상기 페일 데이터를 저장하는 제2 메인 센싱 래치;를 더 포함하는 메모리 장치."}
{"patent_id": "10-2023-0090382", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제1 프로그램 루프에서, 메모리 셀에 연결된 워드라인에 프로그램 전압을 인가하는 단계;상기 제1 프로그램 루프에서, 프리 검증 전압을 이용하여 상기 메모리 셀의 문턱 전압을 식별하는 단계; 및상기 메모리 셀의 문턱 전압이 상기 프리 검증 전압보다 큰 문턱 전압으로 식별된 횟수에 따라 제2 프로그램 루프에서 상기 메모리 셀에 연결된 비트라인에 비트라인 전압을 인가하는 단계;를 포함하는 메모리 장치의 동작방법."}
{"patent_id": "10-2023-0090382", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제18 항에 있어서, 상기 제2 프로그램 루프에서 상기 비트라인에 상기 비트라인 전압을 인가하는 단계는,상기 제2 프로그램 루프에서, 상기 프리 검증 전압보다 큰 문턱 전압으로 식별된 상기 메모리 셀에 연결된 상기비트라인에 프로그램 허용 전압을 인가하는 단계;를 더 포함하는 메모리 장치의 동작 방법."}
{"patent_id": "10-2023-0090382", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제19 항에 있어서, 상기 제2 프로그램 루프에서 상기 비트라인에 상기 프로그램 허용 전압을 인가하는 단계는,제3 프로그램 루프에서, 상기 프리 검증 전압보다 큰 문턱 전압으로 식별된 상기 메모리 셀에 연결된 상기 비트라인에 프로그램 제어 전압을 인가하는 단계;를 더 포함하는 메모리 장치의 동작 방법."}
{"patent_id": "10-2023-0090382", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 기술에 따른 메모리 장치는, 메모리 셀, 상기 메모리 셀의 문턱 전압을 프리 검증 전압 및 메인 검증 전압과 비교한 결과를 저장하는 복수의 래치들을 포함하는 페이지 버퍼 및 상기 메모리 셀의 문턱 전압이 상기 프리 검 증 전압을 초과함을 나타내는 패스 데이터가 상기 페이지 버퍼에 센싱된 횟수를 기초로 상기 메모리 셀에 연결된 워드라인에 프로그램 전압을 인가하는 동안 상기 메모리 셀에 연결된 비트라인에 제1 프로그램 제어 전압을 인가 하도록 상기 페이지 버퍼를 제어하는 프로그램 동작 제어 회로를 포함한다."}
{"patent_id": "10-2023-0090382", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 전자 장치에 관한 것으로, 보다 구체적으로는 프로그램 동작을 수행하는 메모리 장치 및 그것의 동작 방법에 관한 것이다."}
{"patent_id": "10-2023-0090382", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "메모리 시스템은 컴퓨터나 스마트폰 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 메모리 시스템은 데이터가 저장되는 메모리 장치와 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리 장치 (Volatile Memory)와 비휘발성 메모리 장치 (Non Volatile Memory)로 구분된다. 비휘발성 메모리 장치는 전원이 차단되어도 데이터가 소멸되지 않는 메모리 장치로서, 롬(Read Only Memory; ROM), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM) 및 플래시 메모리(Flash Memory) 등이 있다. 메모리 장치는 데이터를 저장하는 프로그램 동작을 수행할 수 있다. 프로그램 동작시 메모리 장치에 포함된 메 모리 셀들의 문턱 전압은 상승할 수 있다. 메모리 장치는 메모리 셀들 중 문턱 전압이 상승해야할 메모리 셀에 연결된 비트라인에는 프로그램 허용 전압을 인가할 수 있다. 메모리 장치는 메모리 셀들 중 문턱 전압이 상승하 지 않아야할 메모리 셀에 연결된 비트라인에는 프로그램 금지 전압을 인가할 수 있다."}
{"patent_id": "10-2023-0090382", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 실시 예는 프로그램 동작시 메모리 셀들의 문턱 전압 분포를 개선시킬 수 있는 메모리 장치 및 그것 의 동작 방법을 제공한다."}
{"patent_id": "10-2023-0090382", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 실시 예에 따른 메모리 장치는, 메모리 셀, 상기 메모리 셀의 문턱 전압을 프리 검증 전압 및 메인 검증 전압과 비교한 결과를 저장하는 복수의 래치들을 포함하는 페이지 버퍼 및 상기 메모리 셀의 문턱 전압이 상기 프리 검증 전압을 초과함을 나타내는 패스 데이터가 상기 페이지 버퍼에 센싱된 횟수를 기초로 상기 메모 리 셀에 연결된 워드라인에 프로그램 전압을 인가하는 동안 상기 메모리 셀에 연결된 비트라인에 제1 프로그램 제어 전압을 인가하도록 상기 페이지 버퍼를 제어하는 프로그램 동작 제어 회로를 포함한다. 본 발명의 실시 예에 따른 메모리 장치는, 메모리 셀, 제1 프로그램 루프에서 상기 메모리 셀에 대한 프리 검증 동작의 결과를 나타내는 페일 데이터를 저장하는 제1 프리 센싱 래치, 제2 프로그램 루프에서 상기 메모리 셀에 대한 상기 프리 검증 동작의 결과를 나타내는 패스 데이터를 저장하는 제2 프리 센싱 래치, 상기 메모리 셀에 연결된 워드라인 및 비트라인에 인가할 전압을 생성하는 전압 생성 회로 및 상기 제1 프리 센싱 래치 및 상기 제2 프리 센싱 래치에 저장된 데이터가 일치하는지 여부에 따라 제3 프로그램 루프에서 상기 메모리 셀에 연결 된 비트라인에 전압을 인가하도록 상기 전압 생성 회로를 제어하는 프로그램 동작 제어 회로를 포함한다. 본 발명의 실시 예에 따른 메모리 장치는, 메모리 셀들, 상기 메모리 셀들에 데이터를 저장하는 프로그램 동작 을 수행하는 주변 회로 및 상기 프로그램 동작에 포함된 복수의 프로그램 루프들마다 상기 메모리 셀들에 공통 연결된 워드라인에 인가할 프로그램 전압 및 상기 프로그램 전압이 상기 워드라인에 인가되는 동안 상기 메모리 셀들에 각각 연결되는 비트라인들에 인가할 비트라인 전압들을 생성하는 전압 생성 회로 및 상기 메모리 셀들의 문턱 전압이 프리 검증 전압보다 큰 문턱 전압으로 식별된 횟수에 따라 상기 비트라인들에 서로 다른 크기를 갖 는 상기 비트라인 전압들을 인가하도록 상기 전압 생성 회로를 제어하는 프로그램 동작 제어 회로를 포함한다. 본 발명의 실시 예에 따른 메모리 장치의 동작 방법은, 제1 프로그램 루프에서, 메모리 셀에 연결된 워드라인에 프로그램 전압을 인가하는 단계, 상기 제1 프로그램 루프에서, 프리 검증 전압을 이용하여 상기 메모리 셀의 문 턱 전압을 식별하는 단계 및 상기 메모리 셀의 문턱 전압이 상기 프리 검증 전압보다 큰 문턱 전압으로 식별된 횟수에 따라 제2 프로그램 루프에서 상기 메모리 셀에 연결된 비트라인에 비트라인 전압을 인가하는 단계를 포 함한다."}
{"patent_id": "10-2023-0090382", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 기술에 따르면 프로그램 동작시 메모리 셀들의 문턱 전압 분포를 개선시킬 수 있는 메모리 장치 및 그것의 동작 방법이 제공된다."}
{"patent_id": "10-2023-0090382", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따 른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다. 도 1은 메모리 장치를 포함하는 메모리 시스템을 설명하기 위한 도면이다. 도 1을 참조하면, 메모리 시스템은 메모리 장치 및 메모리 컨트롤러를 포함할 수 있다. 메모리 시스템은 휴대폰, 테블릿PC, 웨어러블 디바이스 등과 같은 모바일 장치 뿐만 아니라 컴퓨터, 서버, 자동차 등 다양한 전자 장치에 포함될 수 있다. 메모리 시스템은 외부 장치인 호스트의 제어에 따라 데이터를 저장하는 장치일 수 있다. 메모리 시스템은 호스트와의 통신 방식인 호스트 인터페이스에 따라서 SSD(Solid State Drive) 및 UFS(Universal Flash Storage) 등과 같은 다양한 종류의 저장 장치들로 제조될 수 있다. 메모리 시스템은 SOC(system on chip) 등과 같은 다양한 종류의 패키지(package) 형태들로 제조될 수 있다. 메모리 장치는 데이터를 저장할 수 있다. 메모리 장치는 메모리 컨트롤러의 제어에 응답하여 동 작할 수 있다. 실시 예에서, 메모리 장치는 비휘발성 메모리 장치 또는 휘발성 메모리 장치일 수 있다. 본 명세서에서는 메모리 장치가 낸드 플래시 메모리인 경우를 가정하여 설명한다. 메모리 장치는 메모리 컨트롤러로부터 커맨드 및 어드레스를 수신하고, 어드레스에 의해 선택된 영역 에 대해 커맨드가 지시하는 동작을 수행할 수 있다. 메모리 장치는 어드레스에 의해 선택된 영역에 데이터 를 저장하는 프로그램 동작(쓰기 동작), 데이터를 읽는 리드 동작 또는 데이터를 삭제하는 소거 동작을 수행할 수 있다. 메모리 컨트롤러는 메모리 시스템의 전반적인 동작을 제어할 수 있다. 메모리 시스템에 전원이 인가되면, 메모리 컨트롤러는 펌웨어(firmware, FW)를 실행할 수 있다. 실시 예에서, 메모리 컨트롤러는 펌웨어를 실행하여 호스트와 메모리 장치간의 통신을 제어할 수 있 다. 실시 예에서, 메모리 컨트롤러는 호스트의 논리 어드레스를 메모리 장치의 물리 어드레스로 변환할 수 있다. 메모리 컨트롤러는 호스트의 요청(request)에 따라 프로그램 동작, 리드 동작 또는 소거 동작 등을 수행하도록 메모리 장치를 제어할 수 있다. 메모리 컨트롤러는 프로그램 동작, 리드 동작 또는 소거 동작에 따라 커맨드, 물리 어드레스 또는 데이터를 메모리 장치에 제공할 수 있다. 실시 예에서, 메모리 컨트롤러는 호스트로부터의 요청과 무관하게 자체적으로 커맨드, 어드레스 및 데이터를 생성하고, 메모리 장치에 전송할 수 있다. 예를 들면, 메모리 컨트롤러는 웨어 레벨링(wearleveling), 리드 리클레임(read reclaim), 가비지 컬렉션(garbage collection)등과 같은 백그라운드 동작을 수 행하는데 필요한 프로그램 동작, 리드 동작 및 소거 동작을 수행하기 위한 커맨드, 어드레스 및 데이터를 메모 리 장치로 제공할 수 있다. 실시 예에서, 메모리 컨트롤러는 적어도 둘 이상의 메모리 장치들을 제어할 수 있다. 이 경우, 메모 리 컨트롤러는 동작 성능의 향상을 위해 메모리 장치들을 인터리빙 방식에 따라 제어할 수 있다. 인 터리빙 방식은 적어도 둘 이상의 메모리 장치들의 내부 동작이 중첩되도록 제어하는 방식일 수 있다. 호스트는 다양한 통신 방식들을 이용하여 메모리 시스템과 통신할 수 있다. 도 2는 메모리 장치의 프로그램 동작을 설명하기 위한 도면이다. 도 2를 참조하면, 메모리 장치는 메모리 블록, 전압 생성 회로, 어드레스 디코더, 페이지 버퍼 및 프로그램 동작 제어 회로를 포함할 수 있다. 프로그램 동작 제어 회로는 워드라인 제어 회로 및 비트라인 제어 회로를 포함할 수 있다. 메모리 블록은 복수의 워드라인들(WL1~WL3)에 연결된 복수의 메모리 셀들을 포함할 수 있다. 메모리 블록은 어드레스 디코더 및 페이지 버퍼 와 연결될 수 있다. 실시 예에서, 프로그램 동작 제어 회로는 메모리 컨트롤러로부터 프로그램 커맨드 및 어드레스를 수 신할 수 있다. 페이지 버퍼는 메모리 컨트롤러로부터 데이터를 수신할 수 있다. 프로그램 동작 제어 회로는 프로그램 커맨드에 응답하여 복수의 메모리 셀들에 대한 프로그램 동작을 수행하도록 전압 생성 회 로, 어드레스 디코더 및 페이지 버퍼를 제어할 수 있다. 프로그램 동작은 복수의 메모리 셀들에 데이터를 저장하는 동작일 수 있다. 실시 예에서, 워드라인 제어 회로는 프로그램 동작에 이용되는 동작 전압들을 생성하도록 전압 생성 회로 를 제어할 수 있다. 동작 전압들은 복수의 워드라인들에 인가되는 프로그램 전압 및 패스 전압을 포함할 수 있다. 동작 전압들은 비트라인들에 인가되는 비트라인 전압들을 포함할 수 있다. 비트라인 전압들은 프로그 램 허용 전압, 프로그램 제어 전압 및 프로그램 금지 전압을 포함할 수 있다. 전압 생성 회로는 동작 전압 들을 생성하여 어드레스 디코더에 제공할 수 있다. 실시 예에서, 워드라인 제어 회로는 메모리 컨트롤러로부터 수신한 어드레스를 어드레스 디코더에 제 공할 수 있다. 어드레스 디코더는 어드레스를 기초로 복수의 워드라인들(WL1~WL3) 중 프로그램 전압을 인 가할 워드라인을 선택할 수 있다. 어드레스 디코더는 복수의 워드라인들(WL1~WL3) 중 선택된 워드라인에 프로그램 전압을 인가하고, 비선택된 워드라인들에 패스 전압을 인가할 수 있다. 어드레스 디코더는 비트 라인 전압들을 페이지 버퍼에 제공할 수 있다. 실시 예에서, 비트라인 제어 회로는 비트라인(BL)에 프로그램 허용 전압, 프로그램 제어 전압 또는 프로그 램 금지 전압을 인가하도록 전압 생성 회로, 어드레스 디코더 및 페이지 버퍼를 제어할 수 있다. 실시 예에서, 비트라인 제어 회로는 문턱 전압이 상승해야할 메모리 셀에 연결된 비트라인(BL)에 프로그램 허용 전압 또는 프로그램 제어 전압을 인가하도록 전압 생성 회로, 어드레스 디코더 및 페이지 버퍼 를 제어할 수 있다. 실시 예에서, 프로그램 허용 전압은 접지 전압일 수 있다. 프로그램 제어 전압은 프로 그램 허용 전압보다 크고 프로그램 금지 전압보다 작을 수 있다. 프로그램 금지 전압은 전원 전압일 수 있다. 메모리 셀에 연결된 비트라인(BL)에 프로그램 허용 전압이 인가되는 경우 메모리 셀의 문턱 전압이 상승하는 정 도는 메모리 셀에 연결된 비트라인(BL)에 프로그램 제어 전압이 인가되는 경우 메모리 셀의 문턱 전압이 상승하 는 정도보다 클 수 있다. 실시 예에서, 비트라인 제어 회로는 문턱 전압이 상승하지 않아야할 메모리 셀에 연결된 비트라인(BL)에 프로그램 금지 전압을 인가하도록 전압 생성 회로, 어드레스 디코더 및 페이지 버퍼를 제어할 수 있다. 예를 들어, 어드레스 디코더는 프로그램 동작 제어 회로로부터 수신된 어드레스를 기초로 복수의 워 드라인들(WL1~WL3) 중 제2 워드라인(WL2)을 선택할 수 있다. 어드레스 디코더는 제2 워드라인(WL2)에 프로 그램 전압을 인가할 수 있다.메모리 셀의 컨트롤 게이트(CG)는 제2 워드라인(WL2)과 연결될 수 있다. 제2 워드라인(WL2)에 인가된 프로그램 전압은 메모리 셀의 컨트롤 게이트(CG)에 전달될 수 있다. 메모리 셀의 컨트롤 게이트(CG)에 프로그램 전압이 인가되면 메모리 셀의 소스측(S)과 드레인측(D) 사이에 채널이 형성될 수 있다. 메모리 셀에 채널이 형성되면 전하들이 플로팅 게이트(FG)로 유입될 수 있다. 전하들이 플로팅 게이트로 유입되면 메모리 셀의 문턱 전압이 상승할 수 있다. 메모리 셀의 문턱 전압은 프로그램 동작에 의해 상승할 수 있다. 도 3은 이중 검증 프로그램 동작을 설명하기 위한 도면이다. 도 3에서, 그래프의 가로축은 메모리 셀들의 문턱 전압(Vth)을 나타내고, 그래프의 세로축은 메모리 셀들의 개 수(# of cells)를 나타낸다. 도 3을 참조하면, 메모리 장치는 메모리 셀(MC)의 문턱 전압이 목표 프로그램 상태(PVT)에 대응되는 문턱 전압으로 상승하도록 프로그램 동작을 수행할 수 있다. 실시 예에서, 메모리 장치는 적어도 둘 이상의 검증 전압들을 이용하여 메모리 셀(MC)의 문턱 전압이 목표 프로그램 상태(PVT)에 대응되는 문턱 전압으로 상승하였는지 식별하는 이중 검증 프로그램 동작을 수행할 수 있 다. 둘 이상의 검증 전압은 프리 검증 전압(pvfy) 및 메인 검증 전압(mvfy)을 포함할 수 있다. 메모리 장치 는 메모리 셀(MC)의 문턱 전압이 프리 검증 전압(pvfy)보다 큰지 여부를 식별하는 프리 검증 동작을 수행 할 수 있다. 메모리 장치는 메모리 셀(MC)의 문턱 전압이 메인 검증 전압(mvfy)보다 큰지 여부를 식별하는 메인 검증 동작을 수행할 수 있다. 실시 예에서, 메모리 셀(MC)의 문턱 전압이 프리 검증 전압(pvfy)보다 작은 구간은 노멀 영역(Normal)일 수 있 다. 노멀 영역에서, 메모리 장치는 메모리 셀(MC)에 연결된 비트라인(BL)에 프로그램 허용 전압(Vallow)을 인가할 수 있다. 실시 예에서, 메모리 셀(MC)의 문턱 전압이 프리 검증 전압(pvfy)을 초과하고, 메인 검증 전압(mvfy) 이하인 구 간은 Dpgm 영역(Dpgm)일 수 있다. Dpgm 영역에서, 메모리 장치는 메모리 셀(MC)에 연결된 비트라인(BL)에 프로그램 제어 전압(Vctrl)을 인가할 수 있다. 프로그램 제어 전압(Vctrl)은 프로그램 허용 전압(Vallow)보다 클 수 있다. 비트라인(BL)에 프로그램 제어 전압(Vctrl)이 인가되는 경우 메모리 셀(MC)의 문턱 전압이 상승하 는 크기는, 비트라인(BL)에 프로그램 허용 전압(Vallow)이 인가되는 경우 메모리 셀(MC)의 문턱 전압이 상승하 는 크기보다 작을 수 있다. 실시 예에서, 메모리 셀의 문턱 전압이 메인 검증 전압(mvfy)을 초과하는 구간은 프로그램 금지 영역(Inhibit) 일 수 있다. 프로그램 금지 영역에서, 메모리 장치는 메모리 셀(MC)에 연결된 비트라인(BL)에 프로그램 금 지 전압(Vinh)을 인가할 수 있다. 비트라인(BL)에 프로그램 금지 전압(Vinh)이 인가되는 경우 메모리 셀(MC)의 문턱 전압은 상승하지 않을 수 있다. 실시 예에서, 메모리 장치는 메모리 셀(MC)에 연결된 비트라인(BL)에 인가할 전압의 크기를 조절하여 메모 리 셀(MC)의 문턱 전압이 상승하는 크기를 조절할 수 있다. 메모리 장치는 Dpgm 영역에서 메모리 셀(MC)의 문턱 전압이 상승하는 크기를 노멀 영역보다 감소시킴으로서 목표 프로그램 상태(PVT)의 문턱 전압 분포를 좁게 형성할 수 있다. 다만, 프로그램 동작시 메모리 셀(MC)의 문턱 전압이 상승하는 크기가 작으면 메모리 셀(MC)의 문턱 전압이 목표 프로그램 상태(PVT)에 대응되는 문턱 전압으로 상승하는데 소요되는 시간이 길어질 수 있다. 도 4는 프로그램 동작에 따른 메모리 셀들의 문턱 전압 분포를 설명하기 위한 도면이다. 도 4에서, 그래프의 가로축은 메모리 셀들의 문턱 전압(Vth)을 나타내고, 그래프의 세로축은 메모리 셀들의 개 수(# of cells)를 나타낸다. 도 4에서는 하나의 메모리 셀이 세 개 비트의 데이터를 저장하는 TLC로 프로그램 되는 경우를 예를 들어 설명하도록 한다. 도 4를 참조하면, 메모리 셀들의 문턱 전압 분포는 프로그램 동작에 따라 초기 상태에서 최종 프로그램 상태로 변화할 수 있다. 초기 상태는 프로그램 동작을 수행하지 않은 상태로 메모리 셀들의 문턱 전압 분포는 소거 상태(E)일 수 있다. 최종 프로그램 상태는 프로그램 동작을 수행한 메모리 셀들의 문턱 전압 분포일 수 있다. 메모리 셀들의 문턱 전압은 프로그램 동작에 따라 복수의 프로그램 상태들 중 어느 하나의 상태에 대응하는 문턱 전압으로 상승할 수 있다. 예를 들어, 하나의 메모리 셀이 세 개 비트의 데이터를 저장하는 TLC로 프로그램 되는 경우 소거 상태 (E), 제1 내지 제7 프로그램 상태(PV1~PV7)들 중 어느 하나의 프로그램 상태에 대응되는 문턱 전압으로 상승할 수 있다. 메모리 셀들은 각각 소거 상태(E), 제1 내지 제7 프로그램 상태들(PV1~PV7) 중 어느 하나의 프로그램 상태를 목 표 프로그램 상태로 가질 수 있다. 목표 프로그램 상태는 메모리 셀에 저장될 데이터에 따라 결정될 수 있다. 메모리 셀들은 각각 저장될 데이터에 따라 소거 상태(E), 제1 내지 제7 프로그램 상태들(PV1~PV7) 중 목표 프로 그램 상태에 대응되는 문턱 전압으로 상승할 수 있다. 실시 예에서, 메모리 장치는 프리 검증 전압 및 메인 검증 전압을 이용하여 메모리 셀들의 문턱 전압이 목 표 프로그램 상태들에 대응되는 문턱 전압으로 상승하였는지 여부를 식별할 수 있다. 실시 예에서, 메모리 장치 는 제1 프리 검증 전압(pvfy1) 및 제1 메인 검증 전압(mvfy1)을 이용하여 메모리 셀들의 문턱 전압이 제1 프로그램 상태(PV1)에 대응되는 문턱 전압으로 상승하였는지 식별하는 프리 검증 동작 및 메인 검증 동작을 수 행할 수 있다. 실시 예에서, 제1 내지 제7 메인 검증 전압들(mvfy1~mvfy7)은 제1 내지 제7 프로그램 상태들(PV1~PV7)에 각각 대응되는 전압일 수 있다. 메인 검증 전압은 메모리 셀의 문턱 전압이 목표 프로그램 상태에 대응되는 문턱 전 압으로 상승하였는지 여부를 식별하는 전압일 수 있다. 실시 예에서, 제2 내지 제7 프리 검증 전압들(pvfy2~pvfy7)은 제1 내지 제6 프로그램 상태들(PV1~PV6)에 각각 대응되는 전압일 수 있다. 프리 검증 전압은 메모리 셀의 문턱 전압이 프리 검증 전압을 초과하는지 여부를 식 별하는 전압일 수 있다. 실시 예에서, 제1 메인 검증 전압(mvfy1)의 크기와 제2 프리 검증 전압(pvfy2)의 크기는 같을 수 있다. 메모리 장치는 제2 프리 검증 전압(pvfy2)과 동일한 크기의 제1 메인 검증 전압(mvfy1)을 이용하여 메모리 셀들 중 제1 프로그램 상태를 목표 프로그램 상태로 갖는 제1 메모리 셀들에 대한 메인 검증 동작 및 메모리 셀들 중 제2 프로그램 상태를 목표 프로그램 상태로 갖는 제2 메모리 셀들에 대한 프리 검증 동작을 동시에 수행할 수 있다. 실시 예에서, 메모리 장치는 프로그램 동작시 제1 메인 검증 전압(mvfy1)의 크기와 제2 프리 검증 전압(pvfy2)의 크기를 같도록 설정하여 메모리 셀들의 문턱 전압을 식별하는데 소요되는 시간을 감소시킬 수 있 다. 도 5는 복수의 프로그램 루프들을 포함하는 프로그램 동작을 설명하기 위한 도면이다. 도 5에서, 그래프의 가로축은 시간(Time)을 나타내고, 그래프의 세로축은 워드라인에 인가되는 전압(V)을 나타 낸다. 워드라인에 인가되는 전압(V)은 프로그램 전압(Vpgm), 프리 검증 전압(pvfy) 및 메인 검증 전압(mvfy)을 포함할 수 있다. 도 5를 참조하면, 메모리 장치는 프로그램 동작을 수행할 수 있다. 프로그램 동작은 복수의 프로그램 루프 들(PL1~PLn)을 포함할 수 있다. 메모리 장치는 선택된 워드라인에 연결된 선택된 메모리 셀들 각각의 문턱 전압이 목표 프로그램 상태에 대응되는 문턱 전압을 갖도록 복수의 프로그램 루프들(PL1~PLn)을 수행할 수 있다. 복수의 프로그램 루프들(PL1~PLn) 각각은 프로그램 전압 인가 동작(Pgm Pulse) 및 검증 동작(Verify)을 포함할 수 있다. 프로그램 전압 인가 동작(Pgm Pulse)은 선택된 메모리 셀들이 연결된 선택된 워드라인에 프로그램 전압을 인가 하는 동작일 수 있다. 프로그램 전압 인가 동작(Pgm Pulse)은 프로그램 전압을 이용하여 선택된 메모리 셀들의 문턱 전압을 상승시키는 동작일 수 있다. 검증 동작(Verify)은 프로그램 전압 인가 동작에 의해 상승된 메모리 셀들의 문턱 전압을 식별하는 동작일 수 있다. 검증 동작(Verify)은 선택된 메모리 셀들이 연결된 선택된 워드라인에 프리 검증 전압(pvfy) 및 메인 검 증 전압(mvfy)을 인가하는 동작일 수 있다. 검증 동작(Verify)은 프리 검증 전압(pvfy)을 이용하여 선택된 메모 리 셀들의 문턱 전압을 식별하는 프리 검증 동작 및 메인 검증 전압(mvfy)을 이용하여 선택된 메모리 셀들의 문 턱 전압을 식별하는 메인 검증 동작을 포함할 수 있다.구체적으로, 검증 동작(Verify)은 선택된 메모리 셀들이 연결된 선택된 워드라인에 프리 검증 전압(pvfy) 또는 메인 검증 전압(mvfy)을 인가할 때 선택된 메모리 셀들에 연결된 비트라인을 통해 센싱된 데이터를 획득하는 동 작일 수 있다. 실시 예에서, 검증 동작(Verify)시 선택된 메모리 셀들의 문턱 전압이 프리 검증 전압(pvfy)을 초과하면 프리 검증 동작이 패스됨을 나타내는 패스 데이터가 센싱될 수 있다. 검증 동작(Verify)시 선택된 메모리 셀들의 문 턱 전압이 메인 검증 전압(mvfy)을 초과하면 메인 검증 동작이 패스됨을 나타내는 패스 데이터가 센싱될 수 있 다. 실시 예에서, 검증 동작(Verify)시 선택된 메모리 셀들의 문턱 전압이 프리 검증 전압(pvfy) 이하이면 프리 검 증 동작이 페일됨을 나타내는 페일 데이터가 센싱될 수 있다. 검증 동작(Verify)시 선택된 메모리 셀들의 문턱 전압이 메인 검증 전압(mvfy) 이하이면 메인 검증 동작이 페일됨을 나타내는 페일 데이터가 센싱될 수 있다. 실시 예에서, 메모리 장치는 제1 프로그램 루프(PL1)에서, 선택된 메모리 셀들이 연결된 선택된 워드라인 에 제1 프로그램 전압(Vpgm1)을 인가한 뒤, 제1 프리 검증 전압(pvfy1) 및 제1 메인 검증 전압(mvfy1)을 인가할 수 있다. 제1 메인 검증 전압(mvfy1)은 제1 프로그램 상태에 대응되는 전압일 수 있다. 메모리 장치는 제1 프로그램 루프(PL1)에서, 제1 프리 검증 전압(pvfy1) 및 제1 메인 검증 전압(mvfy1)을 이용하여 선택된 메모리 셀들 중 제1 프로그램 상태를 목표 프로그램 상태로 갖는 제1 메모리 셀들의 문턱 전압을 식별할 수 있다. 실시 예에서, 도 4에서 설명한 바와 같이, 제1 메인 검증 전압(mvfy1)의 크기와 제2 프리 검증 전압(pvfy2)의 크기는 같을 수 있다. 메모리 장치는 제1 프로그램 루프(PL1)에서, 제2 프리 검증 전압(pvfy2)을 인가하여 선택된 메모리 셀들 중 제2 프로그램 상태를 목표 프로그램 상태로 갖는 제2 메모리 셀들의 문턱 전압이 제2 프 리 검증 전압(pvfy2)을 초과하는지 여부를 식별할 수 있다. 실시 예에서, 제1 프로그램 루프(PL1)의 검증 동작(Verify)에서, 선택된 메모리 셀들의 문턱 전압이 제1 프리 검증 전압(pvfy1) 이하이면 프리 검증 동작이 페일될 수 있다. 제1 프로그램 루프(PL1)에서, 선택된 메모리 셀 들의 문턱 전압이 제1 메인 검증 전압(mvfy1) 이하이면 메인 검증 동작이 페일될 수 있다. 이후, 메모리 장치는 제2 프로그램 루프(PL2)의 프로그램 전압 인가 동작(Pgm Pulse)에서, 선택된 워드라 인에 제2 프로그램 전압(Vpgm2)을 인가할 수 있다. 제2 프로그램 전압(Vpgm2)은 제1 프로그램 전압(Vpgm1)보다 스텝 전압(△Vstep)만큼 큰 전압일 수 있다. 메모리 장치는 제2 프로그램 루프(PL2)의 검증 동작(Verify)에서, 선택된 워드라인에 제1 프리 검증 전압 (pvfy1) 및 제1 메인 검증 전압(mvfy1)을 인가할 수 있다. 실시 예에서, 선택된 메모리 셀들의 문턱 전압이 제1 프리 검증 전압(pvfy1)을 초과하면 프리 검증 동작이 패스될 수 있다. 선택된 메모리 셀들의 문턱 전압이 제1 메인 검증 전압(mvfy1)을 초과하면 메인 검증 동작이 패스될 수 있다. 제1 프리 검증 전압(pvfy1) 및 제1 메인 검증 전압(mvfy1)을 이용한 프리 검증 동작 및 메인 검증 동작이 패스 되면 선택된 메모리 셀들 중 제1 프로그램 상태를 목표 프로그램 상태로 갖는 제1 메모리 셀들의 문턱 전압이 제1 프로그램 상태에 도달한 것으로 식별될 수 있다. 이후, 메모리 장치는 제3 프로그램 루프(PL3)의 프로그램 전압 인가 동작(Pgm Pulse)에서, 선택된 워드라 인에 제2 프로그램 전압(Vpgm2)보다 스텝 전압만큼 큰 제3 프로그램 전압(Vpgm3)을 인가할 수 있다. 그리고, 메 모리 장치는 제3 프로그램 루프(PL3)의 검증 동작(Verify)에서, 선택된 워드라인에 제2 프리 검증 전압 (pvfy2) 및 제2 메인 검증 전압(mvfy2)을 인가할 수 있다. 메모리 장치는 제3 프로그램 루프(PL3)의 검증 동작(Verify)에서, 제2 프리 검증 전압(pvfy2) 및 제2 메인 검증 전압(mvfy2)을 이용하여 선택된 메모리 셀들 중 제2 프로그램 상태를 목표 프로그램 상태로 갖는 제2 메모리 셀들의 문턱 전압을 식별할 수 있다. 이와 동일하게, 메모리 장치는 검증 동작(Verify)에서, 제3 내지 제7 프리 검증 전압들(pvfy3~pvfy7) 및 제3 내지 제7 메인 검증 전압들(mvfy3~mvfy7)을 이용하여 선택된 메모리 셀들이 각각 제3 내지 제7 프로그램 상 태들에 대응되는 문턱 전압으로 상승하였는지 여부를 식별할 수 있다. 실시 예에서, 제n 프로그램 루프(PLn)의 검증 동작(Verify)에서, 제7 프로그램 상태를 목표 프로그램 상태로 갖 는 메모리 셀들에 대한 프리 검증 동작 및 메인 검증 동작이 패스될 수 있다. 메모리 장치는 제7 프로그램 상태에 대한 프리 검증 동작 및 메인 검증 동작이 패스되면 선택된 메모리 셀들의 문턱 전압이 각각의 목표 프 로그램 상태에 대응되는 문턱 전압으로 상승한 것으로 결정할 수 있다. 제7 프로그램 상태에 대한 프리 검증 동 작 및 메인 검증 동작이 패스되면 프로그램 동작의 수행이 완료될 수 있다.실시 예에서, 프로그램 전압은 증가형 스텝 펄스 프로그래밍(Incremental Step Pulse Programming: ISPP) 방식 에 따라 결정될 수 있다. 프로그램 전압의 크기는 복수의 프로그램 루프들(PL1~PLn)이 반복됨에 따라 단계적으 로 증가 또는 감소할 수 있다. 각각의 프로그램 루프에서 사용되는 프로그램 전압들의 인가 횟수, 전압 레벨, 그리고 전압 인가 시간 등은 메모리 컨트롤러의 제어에 따라 다양한 형태로 결정될 수 있다. 도 5에서는 하나의 프로그램 루프의 검증 동작에서, 하나의 프리 검증 전압 및 하나의 메인 검증 전압을 선택된 워드라인에 인가하는 경우를 예를 들어 설명하였다. 실시 예에서, 메모리 장치는 하나의 프로그램 루프의 검증 동작에서, 둘 이상의 프리 검증 전압 및 둘 이상의 메인 검증 전압을 선택된 워드라인에 인가할 수 있다. 예를 들어, 메모리 장치는 제2 프로그램 루프(PL2)의 검증 동작(Verify)에서 선택된 워드라인에 제1 프리 검증 전압(pvfy1), 제1 메인 검증 전압(mvfy1) 및 제2 메인 검증 전압(mvfy2)을 인가할 수 있다. 도 6은 이중 검증 프로그램 동작시 상승하는 메모리 셀들의 문턱 전압을 설명하기 위한 도면이다. 도 6에서, 그래프의 가로축은 메모리 셀들의 문턱 전압(Vth)을 나타내고, 그래프의 세로축은 메모리 셀들의 개 수(# of cells)를 나타낸다. 도 6에 도시된 목표 프로그램 상태(PVT)는 도 4에 도시된 제1 내지 제7 프로그램 상태들(PV1~PV7) 중 어느 하나 의 프로그램 상태일 수 있다. 제1 메모리 셀(M1) 및 제2 메모리 셀(M2)은 프로그램 동작시 목표 프로그램 상태 (PVT)에 대응되는 문턱 전압으로 상승할 수 있다. 실시 예에서, 메모리 장치는 제1 루프(1st loop)에서, 제1 메모리 셀(M1)이 연결된 제1 비트라인 및 제2 메모리 셀(M2)이 연결된 제2 비트라인에 프로그램 허용 전압(Vallow)을 인가하고, 제1 메모리 셀(M1) 및 제2 메 모리 셀(M2)에 연결된 워드라인에 프로그램 전압을 인가할 수 있다. 제1 루프(1st loop)에서, 제1 메모리 셀(M1) 및 제2 메모리 셀(M2)의 문턱 전압은 프리 검증 전압(pvfy) 및 메 인 검증 전압(mvfy)보다 작을 수 있다. 즉, 제1 루프(1st loop)에서, 제1 메모리 셀(M1) 및 제2 메모리 셀(M2) 각각에 대한 프리 검증 동작 및 메인 검증 동작은 페일될 수 있다. 메모리 장치는 제2 루프(2nd loop)에서, 제1 메모리 셀(M1)이 연결된 제1 비트라인 및 제2 메모리 셀(M2) 이 연결된 제2 비트라인에 프로그램 허용 전압(Vallow)을 인가하고, 제1 메모리 셀(M1) 및 제2 메모리 셀(M2)에 연결된 워드라인에 프로그램 전압을 인가할 수 있다. 프로그램 전압은 루프마다 스텝 전압만큼 증가할 수 있다. 실시 예에서, 제2 루프(2nd loop)에서, 제1 메모리 셀(M1) 및 제2 메모리 셀(M2)의 문턱 전압은 프리 검증 전압 (pvfy)보다 크고 메인 검증 전압(mvfy)보다 작을 수 있다. 즉, 제2 루프(2nd loop)에서 제1 메모리 셀(M1) 및 제2 메모리 셀(M2) 각각에 대한 프리 검증 동작은 패스되고, 메인 검증 동작은 페일될 수 있다. 이후, 메모리 장치는 제3 루프(3rd loop)에서, 제1 메모리 셀(M1)이 연결된 제1 비트라인 및 제2 메모리 셀(M2)이 연결된 제2 비트라인에 프로그램 제어 전압(Vctrl)을 인가하고, 제1 메모리 셀(M1) 및 제2 메모리 셀 (M2)에 연결된 워드라인에 프로그램 전압을 인가할 수 있다. 프로그램 제어 전압(Vctrl)은 프로그램 허용 전압 (Vallow)보다 크므로, 제3 루프(3rd loop)에서 제1 메모리 셀(M1) 및 제2 메모리 셀(M2)의 문턱 전압이 상승하 는 정도는 제2 루프(2nd loop)에서 제1 메모리 셀(M1) 및 제2 메모리 셀(M2)의 문턱 전압이 상승하는 정도보다 작을 수 있다. 실시 예에서, 제3 루프(3rd loop)에서, 제1 메모리 셀(M1) 및 제2 메모리 셀(M2)의 문턱 전압은 프리 검증 전압 (pvfy)보다 크고 메인 검증 전압(mvfy)보다 작을 수 있다. 즉, 제3 루프(3rd loop)에서 제1 메모리 셀(M1) 및 제2 메모리 셀(M2) 각각에 대한 프리 검증 동작은 패스되고, 메인 검증 동작은 페일될 수 있다. 실시 예에서, 메인 검증 전압(mvfy)과 프리 검증 전압(pvfy)의 차이는 스텝 전압(△Vstep)보다 클 수 있다. 스 텝 전압(△Vstep)은 메인 검증 전압(mvfy)과 프리 검증 전압(pvfy)의 차이보다 작으므로, 제2 루프(2nd loop)에 서 Dpgm 영역에 속한 제1 메모리 셀(M1) 및 제2 메모리 셀(M2)의 문턱 전압이, 제3 루프(3rd loop)에서도 Dpgm 영역에 속할 수 있다. 이후, 메모리 장치는 제4 루프(4th loop)에서, 제1 메모리 셀(M1)이 연결된 제1 비트라인 및 제2 메모리 셀(M2)이 연결된 제2 비트라인에 프로그램 제어 전압(Vctrl)을 인가하고, 제1 메모리 셀(M1) 및 제2 메모리 셀 (M2)에 연결된 워드라인에 프로그램 전압을 인가할 수 있다. 제4 루프(4th loop)에서 워드라인에 인가되는 프로그램 전압은 제3 루프(3rd loop)에서 워드라인에 인가되는 프 로그램 전압보다 스텝 전압(△Vstep)만큼 크므로, 제4 루프(4th loop)에서 제1 메모리 셀(M1) 및 제2 메모리 셀 (M2)의 문턱 전압이 상승하는 정도는 제3 루프(3rd loop)에서 제1 메모리 셀 및 제2 메모리 셀의 문턱 전압이 상승하는 정도보다 클 수 있다. 제4 루프(4th loop)에서 제1 메모리 셀(M1) 및 제2 메모리 셀(M2)의 문턱 전압이 상승하는 정도가 크면 목표 프 로그램 상태(PVT)의 문턱 전압 분포는 넓게 형성될 수 있다. 목표 프로그램 상태(PVT)의 문턱 전압 분포가 넓게 형성되는 것을 개선하기 위해 메모리 장치는 프리 검증 동작이 패스된 횟수를 기초로 메모리 셀에 연결된 비트라인에 인가할 전압을 프로그램 허용 전압(Vallow) 또는 프로그램 제어 전압(Vctrl)으로 결정할 수 있다. 도 7은 이중 검증 프로그램 동작시 비트라인에 인가되는 전압에 따라 변화되는 메모리 셀들의 문턱 전압을 설명 하기 위한 도면이다. 도 7에서는 도 6과 중복되는 내용에 대해서는 생략하도록 한다. 도 7을 참조하면, 제1 루프(1st loop)에서, 제1 메모리 셀(M1) 및 제2 메모리 셀(M2) 각각에 대한 프리 검증 동작 및 메인 검증 동작은 페일될 수 있다. 메모리 장치는 제2 루프(2nd loop)에서 제1 메모리 셀(M1)에 연결된 제1 비트라인 및 제2 메모리 셀(M2)에 연결된 제2 비트라인에 프로그램 허용 전압(Vallow)을 인가할 수 있다. 제2 루프(2nd loop)에서, 제1 메모리 셀 (M1) 및 제2 메모리 셀(M2)에 대한 프리 검증 동작은 패스되고, 메인 검증 동작은 페일될 수 있다. 실시 예에서, 메모리 장치는 제2 루프(2nd loop)에서 제1 메모리 셀(M1) 및 제2 메모리 셀(M2)에 대한 프리 검 증 동작이 1회 패스되면 제3 루프(3rd loop)에서 제1 메모리 셀(M1)에 연결된 제1 비트라인 및 제2 메모리 셀 (M2)에 연결된 제2 비트라인에 프로그램 허용 전압(Vallow)을 인가하고, 제1 메모리 셀(M1) 및 제2 메모리 셀 (M2)에 연결된 워드라인에 프로그램 전압을 인가할 수 있다. 실시 예에서, 메모리 장치는 제1 루프(1st loop)에서 제1 메모리 셀(M1) 및 제2 메모리 셀(M2)에 대한 프리 검 증 동작이 페일되고, 제2 루프(2nd loop)에서 제1 메모리 셀(M1) 및 제2 메모리 셀(M2)에 대한 프리 검증 동작 이 패스되면, 제3 루프(3rd loop)에서 제1 메모리 셀(M1)에 연결된 제1 비트라인 및 제2 메모리 셀(M2)에 연결 된 제2 비트라인에 프로그램 허용 전압(Vallow)을 인가할 수 있다. 실시 예에서, 제3 루프(3rd loop)에서, 제1 메모리 셀(M1)의 문턱 전압은 프리 검증 전압(pvfy) 및 메인 검증 전압(mvfy)보다 클 수 있다. 즉, 제3 루프(3rd loop)에서, 제1 메모리 셀(M1)에 대한 프리 검증 동작 및 메인 검증 동작은 패스될 수 있다. 제3 루프(3rd loop)에서, 제2 메모리 셀(M2)의 문턱 전압은 프리 검증 전압(pvfy)보다 크고, 메인 검증 전압 (mvfy)보다 작을 수 있다. 제3 루프(3rd loop)에서 제2 메모리 셀(M2)에 대한 프리 검증 동작은 패스되고, 메인 검증 동작은 페일될 수 있다. 실시 예에서, 메모리 장치는 프리 검증 동작이 2회 패스되면 메모리 셀의 문턱 전압이 메인 검증 전압 (mvfy)보다 큰지 여부를 기초로 메모리 셀에 연결된 비트라인에 프로그램 제어 전압(Vctrl) 또는 프로그램 금지 전압을 인가할 수 있다. 실시 예에서, 메모리 장치는 제2 루프(2nd loop)에서, 제1 메모리 셀(M1) 및 제2 메모리 셀(M2)에 대한 프 리 검증 동작이 패스되고, 제3 루프(3rd loop)에서 제1 메모리 셀(M1) 및 제2 메모리 셀(M2)에 대한 프리 검증 동작이 패스되면, 제4 루프(4th loop)에서 제1 메모리 셀(M1)에 연결된 제1 비트라인 및 제2 메모리 셀(M2)에 연결된 제2 비트라인에 프로그램 제어 전압(Vctrl) 또는 프로그램 금지 전압을 인가할 수 있다. 구체적으로, 메모리 장치는 제3 루프(3rd loop)에서 제1 메모리 셀(M1)에 대한 프리 검증 동작 및 메인 검 증 동작이 패스되었으므로, 제4 루프(4th loop)에서 제1 메모리 셀(M1)에 연결된 제1 비트라인에 프로그램 금지 전압을 인가할 수 있다. 메모리 장치는 제3 루프(3rd loop)에서 제2 메모리 셀(M2)에 대한 프리 검증 동작이 패스되고, 메인 검증 동작이 페일되었으므로, 제4 루프(4th loop)에서 제2 메모리 셀(M2)에 연결된 제2 비트라인에 프로그램 제어 전 압(Vctrl)을 인가할 수 있다. 실시 예에서, 메모리 장치는 메모리 셀의 문턱 전압이 프리 검증 전압(pvfy)보다 크고 메인 검증 전압 (mvfy)보다 작은 Dpgm 영역에 속해도, 메모리 셀에 연결된 비트라인에 프로그램 제어 전압(Vctrl)을 바로 인가 하지 않고, 프리 검증 동작이 패스된 횟수를 기초로 메모리 셀에 연결된 비트라인에 프로그램 허용 전압(Vallow) 또는 프로그램 제어 전압(Vctrl)을 인가함으로써 목표 프로그램 상태(PVT')의 문턱 전압 분포를 좁게 형성할 수 있다. 도 8은 프리 검증 동작 및 메인 검증 동작에 의해 센싱된 프리 검증 데이터 및 메인 검증 데이터를 저장하는 페 이지 버퍼를 설명하기 위한 도면이다. 도 8에 도시된 페이지 버퍼는 도 2에 도시된 페이지 버퍼일 수 있다. 도 8을 참조하면, 페이지 버퍼는 프리차지 회로, 센싱 래치, 제1 래치, 제2 래치, 제3 래치 및 제4 래치를 포함할 수 있다. 프리차지 회로는 비트라인(BL)에 인가할 전압을 제어할 수 있다. 프리차지 회로는 도 2에 도시된 비 트라인 제어 회로의 제어 따라 비트라인(BL)에 프로그램 허용 전압, 프로그램 제어 전압 또는 프로그램 금 지 전압을 인가할 수 있다. 센싱 래치는 비트라인(BL)에 연결된 메모리 셀로부터 센싱된 데이터를 저장할 수 있다. 센싱 래치는 프리 검증 전압을 이용한 프리 검증 동작에 의해 센싱된 프리 검증 데이터 또는 메인 검증 전압을 이용한 메인 검증 동작에 의해 센싱된 메인 검증 데이터를 저장할 수 있다. 센싱 래치는 메모리 셀로부터 센싱된 데이터를 제1 래치, 제2 래치, 제3 래치 또는 제4 래 치에 제공할 수 있다. 실시 예에서, 센싱 래치는 어느 하나의 루프에서 프리 검증 동작에 의해 센싱 된 프리 검증 데이터를 제1 래치 또는 제3 래치에 제공하고, 어느 하나의 루프에서 메인 검증 동작에 의해 센싱된 메인 검증 데이터를 제2 래치 또는 제4 래치에 제공할 수 있다. 제1 래치는 어느 하나의 루프의 이전 루프에서 프리 검증 동작에 의해 센싱된 프리검증 데이터를 저장할 수 있다. 제2 래치는 어느 하나의 루프의 이전 루프에서 메인 검증 동작에 의해 센싱된 메인 검증 데이터 를 저장할 수 있다. 즉, 제1 래치 및 제2 래치는 현재 루프의 이전 루프에서 프리 검증 동작 및 메인 검증 동작에 의해 센싱된 데이터를 저장할 수 있다. 제3 래치는 어느 하나의 루프에서 프리 검증 동작에 의해 센싱된 프리 검증 데이터를 저장할 수 있다. 제4 래치는 어느 하나의 루프에서 메인 검증 동작에 의해 센싱된 메인 검증 데이터를 저장할 수 있다. 즉, 제3 래치 및 제4 래치는 현재 루프에서 프리 검증 동작 및 메인 검증 동작에 의해 센싱된 데이터를 저장 할 수 있다. 제1 래치 및 제3 래치는 프리 검증 동작이 패스됨을 나타내는 패스 데이터 또는 프리 검증 동작이 페 일됨을 나타내는 페일 데이터를 저장할 수 있다. 실시 예에서, 제1 래치 및 제3 래치는 메모리 셀의 문턱 전압이 프리 검증 전압보다 크면 프리 검증 동작이 패스됨을 나타내는 패스 데이터를 저장할 수 있다. 실 시 예에서, 제1 래치 및 제3 래치는 메모리 셀의 문턱 전압이 프리 검증 전압보다 작으면 프리 검증 동작이 페일됨을 나타내는 페일 데이터를 저장할 수 있다. 제2 래치 및 제4 래치는 메인 검증 동작이 패스됨을 나타내는 패스 데이터 또는 메인 검증 동작이 페 일됨을 나타내는 페일 데이터를 저장할 수 있다. 실시 예에서, 제2 래치 및 제4 래치는 메모리 셀의 문턱 전압이 메인 검증 전압보다 크면 메인 검증 동작이 패스됨을 나타내는 패스 데이터를 저장할 수 있다. 실 시 예에서, 제2 래치 및 제4 래치는 메모리 셀의 문턱 전압이 메인 검증 전압보다 작으면 메인 검증 동작이 페일됨을 나타내는 페일 데이터를 저장할 수 있다. 도 9는 프로그램 동작시 복수의 래치들에 저장되는 데이터의 실시 예를 설명하기 위한 도면이다. 도 9에서는 도 7에 도시된 제1 메모리 셀(M1)에 대한 프로그램 동작을 예를 들어 설명하도록 한다. 도 9를 참조 하면, 메모리 장치는 제1 메모리 셀(M1)에 대한 제1 루프(1st loop)를 수행할 수 있다. 메모리 장치 는 제1 루프(1st loop)에서 제1 메모리 셀(M1)에 연결된 제1 비트라인(BL1)에 프로그램 허용 전압(Vallow)을 인 가하고 제1 메모리 셀(M1)에 연결된 워드라인에 프로그램 전압을 인가할 수 있다. 메모리 장치는 제1 루프 (1st loop)에서 제1 메모리 셀(M1)에 대한 프리 검증 동작 및 메인 검증 동작을 수행할 수 있다. 제1 루프(1st loop)에서 제1 메모리 셀(M1)의 문턱 전압은 프리 검증 전압 및 메인 검증 전압보다 작을 수 있다. 제1 루프 (1st loop)에서 제1 메모리 셀(M1)에 대한 프리 검증 동작 및 메인 검증 동작은 페일될 수 있다.제3 래치는 제1 루프(1st loop)에서 제1 메모리 셀(M1)에 대한 프리 검증 동작이 페일됨을 나타내는 페일 데이터(Fail)를 저장할 수 있다. 제4 래치는 제1 루프(1st loop)에서 제1 메모리 셀(M1)에 대한 메인 검증 동작이 페일됨을 나타내는 페일 데이터(Fail)를 저장할 수 있다. 제3 래치 및 제4 래치에 저장된 페 일 데이터(Fail)는 제1 래치 및 제2 래치에 제공될 수 있다. 메모리 장치는 제2 루프(2nd loop)에서 제1 메모리 셀(M1)에 연결된 제1 비트라인(BL1)에 프로그램 허용 전압(Vallow)을 인가하고, 제1 메모리 셀(M1)에 연결된 워드라인에 프로그램 전압을 인가하고, 제1 메모리 셀 (M1)에 대한 프리 검증 동작 및 메인 검증 동작을 수행할 수 있다. 제2 루프(2nd loop)에서 제1 메모리 셀(M1) 의 문턱 전압은 프리 검증 전압보다 크고 메인 검증 전압보다 작을 수 있다. 제2 루프(2nd loop)에서 제1 메모 리 셀(M1)에 대한 프리 검증 동작은 패스되고, 메인 검증 동작은 페일될 수 있다. 제3 래치는 제2 루프(2nd loop)에서 제1 메모리 셀(M1)에 대한 프리 검증 동작이 패스됨을 나타내는 패스 데이터(Pass)를 저장할 수 있다. 제4 래치는 제2 루프(2nd loop)에서 제1 메모리 셀(M1)에 대한 메인 검증 동작이 페일됨을 나타내는 페일 데이터(Fail)를 저장할 수 있다. 메모리 장치는 제2 루프(2nd loop)에서 제1 래치 및 제2 래치에 저장된 데이터와 제3 래치 및 제4 래치에 저장된 데이터를 비교한 결과를 기초로 제3 루프(3rd loop)에서 제1 메모리 셀(M1)에 연결된 제1 비트라인(BL1)에 인가할 전압을 결정할 수 있다. 실시 예에서, 메모리 장치는 제2 루프(2nd loop)에서 제1 래치에 저장된 데이터가 페일 데이터(Fai l)고, 제3 래치에 저장된 데이터가 패스 데이터(Pass)로 불일치하면, 제3 루프(3rd loop)에서 제1 메모리 셀(M1)에 연결된 제1 비트라인(BL1)에 프로그램 허용 전압(Vallow)을 인가할 수 있다. 제1 래치 및 제2 래치에 저장된 데이터는 제1 루프(1st loop)에서 제1 메모리 셀(M1)에 대한 프리 검 증 동작 및 메인 검증 동작의 결과를 나타내는 데이터일 수 있다. 제3 래치 및 제4 래치에 저장된 데 이터는 제2 루프(2nd loop)에서 제1 메모리 셀(M1)에 대한 프리 검증 동작 및 메인 검증 동작의 결과를 나타내 는 데이터일 수 있다. 메모리 장치는 제1 루프(1st loop)에서 제1 메모리 셀(M1)에 대한 프리 검증 동작이 페일되고, 제2 루프 (2nd loop)에서 제1 메모리 셀(M1)에 대한 프리 검증 동작이 패스되면, 제3 루프(3rd loop)에서 제1 메모리 셀 (M1)에 연결된 제1 비트라인(BL1)에 프로그램 허용 전압(Vallow)을 인가할 수 있다. 메모리 장치는 제3 루프(3rd loop)에서 제1 메모리 셀(M1)에 연결된 워드라인에 프로그램 전압을 인가하고, 제1 메모리 셀(M1)에 대한 프리 검증 동작 및 메인 검증 동작을 수행할 수 있다. 제3 루프(3rd loop)에서 제1 메모리 셀(M1)의 문턱 전압은 프리 검증 전압 및 메인 검증 전압보다 클 수 있다. 제3 루프(3rd loop)에서 제1 메모리 셀(M1)에 대한 프리 검증 동작 및 메인 검증 동작은 패스될 수 있다. 제3 래치는 제3 루프(3rd loop)에서 제1 메모리 셀(M1)에 대한 프리 검증 동작이 패스됨을 나타내는 패스 데이터(Pass)를 저장할 수 있다. 제4 래치는 제3 루프(3rd loop)에서 제1 메모리 셀(M1)에 대한 메인 검증 동작이 패스됨을 나타내는 패스 데이터(Pass)를 저장할 수 있다. 제1 래치는 제2 루프(2nd loop)에서 제1 메모리 셀(M1)에 대한 프리 검증 동작이 패스됨을 나타내는 패스 데이터(Pass)를 저장할 수 있다. 제2 래치 는 제2 루프(2nd loop)에서 제1 메모리 셀(M1)에 대한 프리 검증 동작이 페일됨을 나타내는 페일 데이터 (Fail)를 저장할 수 있다. 메모리 장치는 제3 루프(3rd loop)에서 제2 래치에 저장된 데이터와 제4 래치에 저장된 데이터 를 비교한 결과를 기초로 제4 루프(4th loop)에서 제1 메모리 셀(M1)에 연결된 제1 비트라인(BL1)에 인가할 전 압을 결정할 수 있다. 실시 예에서, 메모리 장치는 제3 루프(3rd loop)에서 제2 래치에 저장된 데이 터가 페일 데이터(Fail)고, 제4 래치에 저장된 데이터가 패스 데이터(Pass)로 불일치하면, 제4 루프(4th loop)에서 제1 메모리 셀(M1)에 연결된 제1 비트라인(BL1)에 프로그램 금지 전압(Vinh)을 인가할 수 있다. 도 10은 프로그램 동작시 복수의 래치들에 저장되는 데이터의 다른 실시 예를 설명하기 위한 도면이다. 도 10에서는 도 7에 도시된 제2 메모리 셀(M2)에 대한 프로그램 동작을 예를 들어 설명하도록 한다. 도 10을 참 조하면, 메모리 장치는 제2 메모리 셀(M2)에 대한 제1 루프(1st loop)를 수행할 수 있다. 메모리 장치 는 제1 루프(1st loop)에서 제2 메모리 셀(M2)에 연결된 제2 비트라인(BL2)에 프로그램 허용 전압(Vallow)을 인가하고, 제2 메모리 셀(M2)에 연결된 워드라인에 프로그램 전압을 인가하고, 제2 메모리 셀(M2)에 대한 프리 검증 동작 및 메인 검증 동작을 수행할 수 있다. 제1 루프(1st loop)에서 제2 메모리 셀(M2)의 문턱 전압은 프리 검증 전압 및 메인 검증 전압보다 작을 수 있다. 제1 루프(1st loop)에서 제2 메모리 셀(M2)에 대 한 프리 검증 동작 및 메인 검증 동작은 페일될 수 있다. 제3 래치는 제1 루프(1st loop)에서 제2 메모리 셀(M2)에 대한 프리 검증 동작이 페일됨을 나타내는 페일 데이터(Fail)를 저장할 수 있다. 제4 래치는 제1 루프(1st loop)에서 제2 메모리 셀(M2)에 대한 메인 검증 동작이 페일됨을 나타내는 페일 데이터(Fail)를 저장할 수 있다. 메모리 장치는 제2 루프(2nd loop)에서 제2 메모리 셀(M2)에 연결된 제2 비트라인(BL2)에 프로그램 허용 전압(Vallow)을 인가하고, 제2 메모리 셀(M2)에 연결된 워드라인에 프로그램 전압을 인가하고, 제2 메모리 셀 (M2)에 대한 프리 검증 동작 및 메인 검증 동작을 수행할 수 있다. 제2 루프(2nd loop)에서 제2 메모리 셀(M2) 의 문턱 전압은 프리 검증 전압보다 크고 메인 검증 전압보다 작을 수 있다. 제2 루프(2nd loop)에서 제2 메모 리 셀(M2)에 대한 프리 검증 동작은 패스되고, 메인 검증 동작은 페일될 수 있다. 제3 래치는 제2 루프(2nd loop)에서 제2 메모리 셀(M2)에 대한 프리 검증 동작이 패스됨을 나타내는 패스 데이터(Pass)를 저장할 수 있다. 제4 래치는 제2 루프(2nd loop)에서 제2 메모리 셀(M2)에 대한 메인 검증 동작이 페일됨을 나타내는 페일 데이터(Fail)를 저장할 수 있다. 제1 래치 및 제2 래치는 제1 루프 (1st loop)에서 제2 메모리 셀(M2)에 대한 프리 검증 동작 및 메인 검증 동작이 페일됨을 나타내는 페일 데이터 를 저장할 수 있다. 메모리 장치는 제2 루프(2nd loop)에서 제1 래치 및 제2 래치에 저장된 데이터와 제3 래치 및 제4 래치에 저장된 데이터를 비교한 결과를 기초로 제3 루프(3rd loop)에서 제2 메모리 셀(M2)에 연결된 제2 비트라인(BL2)에 프로그램 허용 전압(Vallow)을 인가할 수 있다. 실시 예에서, 메모리 장치는 제2 루프(2nd loop)에서 제1 래치에 저장된 데이터가 페일 데이터(Fail)고, 제3 래치에 저장된 데이 터가 패스 데이터(Pass)로 불일치하면, 제3 루프(3rd loop)에서 제2 메모리 셀(M2)에 연결된 제2 비트라인(BL 2)에 프로그램 허용 전압(Vallow)을 인가할 수 있다. 메모리 장치는 제1 루프(1st loop)에서 제2 메모리 셀(M2)에 대한 프리 검증 동작이 페일되고, 제2 루프 (2nd loop)에서 제2 메모리 셀(M2)에 대한 프리 검증 동작이 패스되면, 제3 루프(3rd loop)에서 제2 메모리 셀 (M2)에 연결된 제2 비트라인(BL2)에 프로그램 허용 전압(Vallow)을 인가할 수 있다. 메모리 장치는 제3 루프(3rd loop)에서 제2 메모리 셀(M2)에 연결된 워드라인에 프로그램 전압을 인가하고, 제2 메모리 셀(M2)에 대한 프리 검증 동작 및 메인 검증 동작을 수행할 수 있다. 제3 루프(3rd loop)에서 제2 메모리 셀(M2)의 문턱 전압은 프리 검증 전압보다 크고, 메인 검증 전압보다 작을 수 있다. 제3 루프(3rd loop)에서 제2 메모리 셀(M2)에 대한 프리 검증 동작은 패스되고 메인 검증 동작은 페일 될 수 있다. 제3 래치는 제3 루프(3rd loop)에서 제2 메모리 셀(M2)에 대한 프리 검증 동작이 패스됨을 나타내는 패스 데이터(Pass)를 저장할 수 있다. 제4 래치는 제3 루프(3rd loop)에서 제2 메모리 셀(M2)에 대한 메인 검증 동작이 페일됨을 나타내는 페일 데이터(Fail)를 저장할 수 있다. 제1 래치는 제2 루프(2nd loop)에서 제2 메모리 셀(M2)에 대한 프리 검증 동작이 패스됨을 나타내는 패스 데이터(Pass)를 저장할 수 있다. 제2 래치 는 제2 루프(2nd loop)에서 제2 메모리 셀(M2)에 대한 메인 검증 동작이 페일됨을 나타내는 페일 데이터 (Fail)를 저장할 수 있다. 메모리 장치는 제3 루프(3rd loop)에서 제1 래치 및 제2 래치에 저장된 데이터와 제3 래치 및 제4 래치에 저장된 데이터를 비교한 결과를 기초로 제4 루프(4th loop)에서 제2 메모리 셀(M2)에 연결된 제2 비트라인(BL2)에 인가할 전압을 결정할 수 있다. 메모리 장치는 제3 루프(3rd loop)에서 제1 래치 및 제3 래치에 저장된 데이터가 패스 데이터 (Pass)로 일치하고, 제2 래치 및 제4 래치에 저장된 데이터가 페일 데이터(Fail)로 일치하면, 제4 루 프(4th loop)에서 제2 메모리 셀(M2)에 연결된 제2 비트라인(BL2)에 프로그램 제어 전압(Vctrl)을 인가할 수 있 다. 메모리 장치는 제4 루프(4th loop)에서 제2 메모리 셀(M2)에 연결된 워드라인에 프로그램 전압을 인가 하고, 제2 메모리 셀(M2)에 대한 프리 검증 동작 및 메인 검증 동작을 수행할 수 있다. 제4 루프(4th loop)에서 제2 메모리 셀(M2)의 문턱 전압은 프리 검증 전압 및 메인 검증 전압보다 클 수 있다. 제4 루프(4th loop)에서 제2 메모리 셀(M2)에 대한 프리 검증 동작 및 메인 검증 동작은 패스될 수 있다. 제3 래치는 제4 루프(4th loop)에서 제2 메모리 셀(M2)에 대한 프리 검증 동작이 패스됨을 나타내는 패스 데이터(Pass)를 저장할 수 있다. 제4 래치는 제4 루프(4th loop)에서 제2 메모리 셀(M2)에 대한 메인 검증 동작이 패스됨을 나타내는 패스 데이터(Pass)를 저장할 수 있다. 메모리 장치는 제4 루프(4th loop)에서 제3 래치 및 제4 래치에 패스 데이터(Pass)가 저장되면 제5 루프(5th loop)에서 제2 메모리 셀(M2)에 연결된 제2 비트라인(BL2)에 프로그램 금지 전압(Vinh)을 인가할 수 있다. 도 11은 본 발명의 실시 예에 따른 프로그램 동작시 비트라인에 인가되는 전압을 설명하기 위한 도면이다. 도 11에서는 도 7에 도시된 제1 메모리 셀(M1) 및 제2 메모리 셀(M2)에 대한 프로그램 동작을 수행하는 경우를 예를 들어 설명하도록 한다. 도 11을 참조하면 메모리 장치는 제1 메모리 셀(M1) 및 제2 메모리 셀(M2)에 대한 제1 내지 제5 루프들 (1st loop~5th loop)을 수행할 수 있다. 제1 내지 제5 루프들(1st loop~5th loop) 각각은 프로그램 전압 인가 동작(Pgm Pulse) 및 검증 동작(Verify)을 포함할 수 있다. 제1 메모리 셀(M1) 및 제2 메모리 셀(M2)은 워드라인 에 공통 연결될 수 있다. 메모리 장치는 제1 루프(1st loop)에서 제1 메모리 셀(M1)에 연결된 제1 비트라인(BL1) 및 제2 메모리 셀 (M2)에 연결된 제2 비트라인(BL2)에 프로그램 허용 전압(Vallow)을 인가하고, 제1 메모리 셀(M1) 및 제2 메모리 셀(M2)에 연결된 워드라인에 프로그램 전압(Vpgm)을 인가할 수 있다. 메모리 장치는 제1 루프(1st loop)에 서 제1 메모리 셀(M1) 및 제2 메모리 셀(M2)에 연결된 워드라인에 프리 검증 전압(pvfy) 및 메인 검증 전압 (mvfy)을 인가하여 제1 메모리 셀(M1) 및 제2 메모리 셀(M2)의 문턱 전압을 식별할 수 있다. 메모리 장치는 제1 루프(1st loop)에서 식별된 제1 메모리 셀(M1) 및 제2 메모리 셀(M2)의 문턱 전압이 프 리 검증 전압(pvfy)보다 작으면 제2 루프(2nd loop)에서 제1 메모리 셀(M1)에 연결된 제1 비트라인(BL1) 및 제2 메모리 셀(M2)에 연결된 제2 비트라인(BL2)에 프로그램 허용 전압(Vallow)을 인가할 수 있다. 메모리 장치(10 0)는 제2 루프(2nd loop)에서 제1 메모리 셀(M1) 및 제2 메모리 셀(M2)에 연결된 워드라인에 프로그램 전압 (Vpgm)을 인가하고, 프리 검증 전압(pvfy) 및 메인 검증 전압(mvfy)을 인가할 수 있다. 메모리 장치는 제2 루프(2nd loop)에서 식별된 제1 메모리 셀(M1) 및 제2 메모리 셀(M2)의 문턱 전압이 프 리 검증 전압(pvfy)보다 크고 메인 검증 전압(mvfy)보다 작으면 제3 루프(3rd loop)에서 제1 메모리 셀(M1)에 연결된 제1 비트라인(BL1) 및 제2 메모리 셀(M2)에 연결된 제2 비트라인(BL2)에 프로그램 허용 전압(Vallow)을 인가할 수 있다. 메모리 장치는 제3 루프(3rd loop)에서 제1 메모리 셀(M1) 및 제2 메모리 셀(M2)에 연결 된 워드라인에 프로그램 전압(Vpgm)을 인가하고, 프리 검증 전압(pvfy) 및 메인 검증 전압(mvfy)을 인가할 수 있다. 메모리 장치는 제3 루프(3rd loop)에서 식별된 제1 메모리 셀(M1)의 문턱 전압이 메인 검증 전압(mvfy)보 다 크면 제4 루프(4th loop)에서 제1 메모리 셀(M1)에 연결된 제1 비트라인(BL1)에 프로그램 금지 전압(Vinh)을 인가할 수 있다. 메모리 장치는 제3 루프(3rd loop)에서 식별된 제2 메모리 셀(M2)의 문턱 전압이 메인 검 증 전압(mvfy)보다 작으면 제4 루프(4th loop)에서 제2 메모리 셀(M2)에 연결된 제2 비트라인(BL2)에 프로그램 제어 전압(Vctrl)을 인가할 수 있다. 메모리 장치는 제4 루프(4th loop)에서 제1 메모리 셀(M1) 및 제2 메 모리 셀(M2)에 연결된 워드라인에 프로그램 전압(Vpgm)을 인가하고, 프리 검증 전압(pvfy) 및 메인 검증 전압 (mvfy)을 인가할 수 있다. 메모리 장치는 제4 루프(4th loop)에서 식별된 제1 메모리 셀(M1) 및 제2 메모리 셀(M2)의 문턱 전압이 메 인 검증 전압(mvfy)보다 크면 제5 루프(5th loop)에서 제1 메모리 셀(M1)에 연결된 제1 비트라인(BL1) 및 제2 메모리 셀(M2)에 연결된 제2 비트라인(BL2)에 프로그램 금지 전압(Vinh)을 인가할 수 있다. 도 12는 본 발명의 다른 실시 예에 따른 프로그램 동작시 비트라인에 인가되는 전압을 설명하기 위한 도면이다. 도 12에서는 도 7에 도시된 제1 메모리 셀(M1) 및 제2 메모리 셀(M2)에 대한 프로그램 동작을 수행하는 경우를 예를 들어 설명하도록 한다.도 12를 참조하면, 메모리 장치는 제1 메모리 셀(M1) 및 제2 메모리 셀(M2)에 대한 제1 루프(1st loop) 및 제2 루프(2nd loop)를 수행할 수 있다. 메모리 장치는 제2 루프(2nd loop)에서 식별된 제1 메모리 셀(M1) 및 제2 메모리 셀(M2)의 문턱 전압이 프리 검증 전압(pvfy)보다 크고 메인 검증 전압(mvfy)보다 작으면 제3 루 프(3rd loop)에서 제1 메모리 셀(M1)에 연결된 제1 비트라인(BL1) 및 제2 메모리 셀(M2)에 연결된 제2 비트라인 (BL2)에 제1 프로그램 제어 전압(Vctrl1)을 인가할 수 있다. 메모리 장치는 제3 루프(3rd loop)에서 제1 메모리 셀(M1) 및 제2 메모리 셀(M2)에 연결된 워드라인에 프로그램 전압(Vpgm)을 인가하고, 프리 검증 전압 (pvfy) 및 메인 검증 전압(mvfy)을 인가할 수 있다. 메모리 장치는 제3 루프(3rd loop)에서 식별된 제1 메모리 셀(M1)의 문턱 전압이 메인 검증 전압(mvfy)보 다 크면 제4 루프(4th loop)에서 제1 메모리 셀(M1)에 연결된 제1 비트라인(BL1)에 프로그램 금지 전압(Vinh)을 인가할 수 있다. 메모리 장치는 제3 루프(3rd loop)에서 식별된 제2 메모리 셀(M2)의 문턱 전압이 메인 검 증 전압(mvfy)보다 작으면 제4 루프(4th loop)에서 제2 메모리 셀(M2)에 연결된 제2 비트라인(BL2)에 제1 프로 그램 제어 전압(Vctrl1)보다 큰 제2 프로그램 제어 전압(Vctrl2)을 인가할 수 있다. 제2 프로그램 제어 전압 (Vctrl2)은 프로그램 금지 전압(Vinh)보다 작을 수 있다. 메모리 장치는 제4 루프(4th loop)에서 식별된 제1 메모리 셀(M1) 및 제2 메모리 셀(M2)의 문턱 전압이 메 인 검증 전압(mvfy)보다 크면 제5 루프(5th loop)에서 제1 메모리 셀(M1)에 연결된 제1 비트라인(BL1) 및 제2 메모리 셀(M2)에 연결된 제2 비트라인(BL2)에 프로그램 금지 전압(Vinh)을 인가할 수 있다. 도 13은 메모리 장치의 프로그램 동작을 설명하기 위한 순서도이다. 도 13을 참조하면, 단계 S1301에서, 메모리 장치는 메모리 셀에 연결된 워드라인에 프로그램 전압을 인가 할 수 있다. 메모리 셀의 문턱 전압은 프로그램 전압에 의해 상승할 수 있다. 단계 S1303에서, 메모리 장치는 메모리 셀의 문턱 전압이 프리 검증 전압보다 큰지 여부를 식별할 수 있다. 메모리 셀의 문턱 전압이 프리 검증 전압보다 크면 단계 S1305가 수행될 수 있다. 메모리 셀의 문턱 전압 이 프리 검증 전압 이하이면 단계 S1309가 수행될 수 있다. 단계 S1305에서, 메모리 장치는 메모리 셀의 문턱 전압이 메인 검증 전압보다 큰지 여부를 식별할 수 있다. 메모리 셀의 문턱 전압이 메인 검증 전압보다 크면 단계 S1307이 수행될 수 있다. 메모리 셀의 문턱 전압 이 메인 검증 전압 이하이면 단계 S1313이 수행될 수 있다. 단계 S1307에서, 메모리 장치는 메모리 셀의 문턱 전압이 메인 검증 전압보다 크면 메모리 셀에 연결된 비 트라인에 프로그램 금지 전압을 인가할 수 있다. 메모리 셀에 연결된 비트라인에 프로그램 금지 전압이 인가되 면 메모리 셀의 문턱 전압은 상승하지 않을 수 있다. 단계 S1309에서, 메모리 장치는 메모리 셀의 문턱 전압이 프리 검증 전압 이하이면 메모리 셀에 연결된 비 트라인에 프로그램 허용 전압을 인가할 수 있다. 단계 S1311에서, 메모리 장치는 프로그램 전압을 스텝 전압만큼 증가시킬 수 있다. 메모리 장치는 어 느 하나 프로그램 루프에서 워드라인에 인가된 프로그램 전압과 스텝 전압의 합을 어느 하나의 프로그램 루프에 다음 프로그램 루프에서 워드라인에 인가할 프로그램 전압으로 결정할 수 있다. 단계 S1313에서, 메모리 장치는 어느 하나의 프로그램 루프의 이전 프로그램 루프에서 메모리 셀의 문턱 전압이 프리 검증 전압보다 큰지 여부를 식별할 수 있다. 실시 예에서, 어느 하나의 프로그램 루프의 이전 프로 그램 루프에서 메모리 셀의 문턱 전압이 프리 검증 전압보다 큰지 여부를 나타내는 데이터는 도 8에 도시된 제1 래치에 저장되어 있을 수 있다. 메모리 장치는 이전 프로그램 루프에서 메모리 셀의 문턱 전압이 프리 검증 전압 이하이면 메모리 셀에 연 결된 비트라인에 프로그램 허용 전압을 인가할 수 있다. 이전 프로그램 루프에서 메모리 셀의 문턱 전압이 프리 검증 전압보다 크면 단계 S1315가 수행될 수 있다. 단계 S1315에서, 메모리 장치는 이전 프로그램 루프에서 메모리 셀의 문턱 전압이 프리 검증 전압 메모리 셀에 연결된 비트라인에 프로그램 제어 전압을 인가할 수 있다. 프로그램 제어 전압은 프로그램 허용 전압보다 크고, 프로그램 금지 전압보다 작을 수 있다.도 14는 메모리 장치의 구조를 설명하기 위한 도면이다. 도 14를 참조하면, 메모리 장치는 메모리 셀 어레이, 주변 회로 및 제어 로직을 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들(BLK1~BLKz)을 포함할 수 있다. 복수의 메모리 블록들 (BLK1~BLKz)은 행 라인들(RL)을 통해 어드레스 디코더에 연결될 수 있다. 복수의 메모리 블록들 (BLK1~BLKz)은 비트라인들(BL1~BLm)을 통해 페이지 버퍼 그룹에 연결될 수 있다. 복수의 메모리 블록들 (BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함할 수 있다. 실시 예에서, 복수의 메모리 셀들은 비휘발성 메모 리 셀들일 수 있다. 주변 회로는 메모리 셀 어레이를 구동할 수 있다. 예를 들어, 주변 회로는 제어 로직의 제 어에 따라 프로그램 동작, 리드 동작 및 소거 동작을 수행하도록 메모리 셀 어레이를 구동할 수 있다. 다 른 예로, 주변 회로는 제어 로직의 제어에 따라 행 라인들(RL) 및 비트라인들(BL1~BLm)에 다양한 동 작 전압들을 인가하거나, 인가된 전압들을 디스차지할 수 있다. 주변 회로는 어드레스 디코더, 전압 생성 회로, 페이지 버퍼 그룹 및 데이터 입출력 회로 를 포함할 수 있다. 어드레스 디코더는 행 라인들(RL)을 통해 메모리 셀 어레이에 연결될 수 있다. 행 라인들(RL)은 드레 인 선택 라인들, 더미 워드라인들, 복수의 워드라인들 및 소스 선택 라인들을 포함할 수 있다. 어드레스 디코더는 제어 로직의 제어에 응답하여 동작하도록 구성될 수 있다. 어드레스 디코더 는 제어 로직으로부터 어드레스를 수신할 수 있다. 어드레스 디코더는 어드레스 중 로우 어드레스를 디코딩하도록 구성될 수 있다. 어드레스 디코더는 로우 어드레스에 따라 전압 생성 회로로부터 제공받은 전압들을 적어도 하나의 워드라인에 인가하여 선택 된 메모리 블록의 적어도 하나의 워드라인을 선택할 수 있다. 어드레스 디코더는 어드레스 중 컬럼 어드레스를 디코딩하도록 구성될 수 있다. 컬럼 어드레스는 페이지 버퍼 그룹에 전달될 수 있다. 실시 예에서, 어드레스 디코더는 도 2의 어드레스 디코더를 포함 할 수 있다. 프로그램 동작 시에, 어드레스 디코더는 선택된 워드라인에 프로그램 전압을 인가하고 비선택된 워드라인 들에 프로그램 전압보다 낮은 레벨의 패스 전압을 인가할 수 있다. 프로그램 검증 동작 시에, 어드레스 디코더 는 선택된 워드라인에 검증 전압을 인가하고 비선택된 워드라인들에 검증 전압보다 높은 레벨의 검증 패스 전압을 인가할 수 있다. 리드 동작 시에, 어드레스 디코더는 선택된 워드라인에 리드 전압을 인가하고, 비선택된 워드라인들에 리 드 전압보다 높은 레벨의 리드 패스 전압을 인가할 수 있다. 전압 생성 회로는 메모리 장치에 공급되는 외부 전원 전압을 이용하여 복수의 동작 전압들을 생성할 수 있다. 전압 생성 회로는 제어 로직의 제어에 응답하여 동작할 수 있다. 실시 예에서, 전압 생성 회로는 도 2의 전압 생성 회로를 포함할 수 있다. 실시 예에서, 전압 생성 회로는 프로그램, 리드 및 소거 동작들에 사용되는 다양한 동작 전압들을 생성할 수 있다. 예를 들어, 전압 생성 회로는 복수의 소거 전압들, 복수의 프로그램 전압들, 복수의 패스 전압들, 복수의 선택 읽기 전압들, 복수의 비선택 읽기 전압들을 생성할 수 있다. 동작 전압들은 어드레스 디코 더에 의해 메모리 셀 어레이에 공급될 수 있다. 페이지 버퍼 그룹은 제1 내지 제m 페이지 버퍼들(PB1~PBm)을 포함할 수 있다. 제1 내지 제m 페이지 버퍼들 (PB1~PBm)은 각각 제1 내지 제m 비트라인들(BL1~BLm)을 통해 메모리 셀 어레이에 연결될 수 있다. 제1 내 지 제m 페이지 버퍼들(PB1~PBm)은 제어 로직의 제어에 응답하여 동작할 수 있다. 제1 내지 제m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로와 데이터를 통신할 수 있다. 프로그램 시에, 제1 내지 제m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로 및 데이터 라인들(DL)을 통해 데이터(DATA)를 수신할 수 있다.프로그램 동작 시, 제1 내지 제m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로를 통해 수신한 데이터를 비트라인들(BL1~BLm)을 통해 선택된 메모리 셀들에 전달할 수 있다. 선택된 페이지의 메모리 셀들은 전달된 데 이터에 따라 프로그램될 수 있다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트라인과 연결된 메 모리 셀은 상승된 문턱 전압을 가질 수 있다. 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트라인 과 연결된 메모리 셀의 문턱 전압은 유지될 수 있다. 검증 동작 시에, 제1 내지 제m 페이지 버퍼들(PB1~PBm)은 선택된 메모리 셀들로부터 비트라인들(BL1~BLm)을 통해 메모리 셀들에 저장된 데이터를 읽을 수 있다. 리드 동작 시, 페이지 버퍼 그룹은 비트라인들(BL1~BLm)을 통해 선택된 워드라인의 메모리 셀들로부터 데 이터를 센싱하고, 센싱된 데이터를 제1 내지 제m 페이지 버퍼들(PB1~PBm)에 저장할 수 있다. 데이터 입출력 회로는 데이터 라인들(DL)을 통해 제1 내지 제m 페이지 버퍼들(PB1~PBm)에 연결될 수 있다. 데이터 입출력 회로는 제어 로직의 제어에 응답하여 동작할 수 있다. 프로그램 동작시, 데이터 입출 력 회로는 메모리 컨트롤러로부터 저장될 데이터를 수신할 수 있다. 리드 동작시, 데이터 입출력 회 로는 제1 내지 제m 페이지 버퍼들(PB1~PBm)에 센싱된 데이터를 메모리 컨트롤러로 출력할 수 있다. 제어 로직은 어드레스 디코더, 전압 생성 회로, 페이지 버퍼 그룹 및 데이터 입출력 회로 연결될 수 있다. 제어 로직은 메모리 장치의 제반 동작을 제어하도록 구성될 수 있다. 제어 로 직은 메모리 컨트롤러로부터 전달되는 커맨드(CMD)에 응답하여 동작할 수 있다. 제어 로직은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 여러 가지 신호를 생성하여 주변 회로를 제 어할 수 있다. 실시 예에서, 제어 로직은 도 2에 도시된 프로그램 동작 제어 회로를 포함할 수 있다. 실시 예에서, 제어 로직은 복수의 프로그램 루프들을 포함하는 프로그래 동작을 수행하도록 주변 회로 를 제어할 수 있다. 제어 로직은 포함된 복수의 프로그램 루프들 중 제1 프로그램 루프에서, 복수의 메모리 셀들 중 프리 검증 전압보다 크고 메인 검증 전압보다 작은 문턱 전압을 갖는 제1 메모리 셀에 연결된 비트라인에 프로그램 허용 전압을 인가하도록 주변 회로를 제어할 수 있다. 제어 로직은 제1 프로그 램 루프에서 제1 메모리 셀의 문턱 전압이 메인 검증보다 작은 것으로 식별되면 제2 프로그램 루프에서 제1 메 모리 셀에 연결된 비트라인에 프로그램 제어 전압을 인가하도록 주변 회로를 제어할 수 있다. 제어 로직 은 제1 프로그램 루프에서 제1 메모리 셀의 문턱 전압이 메인 검증보다 큰 것으로 식별되면 제2 프로그램 루프에서 제1 메모리 셀에 연결된 비트라인에 프로그램 금지 전압을 인가하도록 주변 회로를 제어할 수 있 다. 도 15는 복수의 메모리 블록들 중 어느 하나의 메모리 블록을 설명하기 위한 도면이다. 도 15를 참조하면, 메모리 블록은 복수의 메모리 셀 스트링들을 포함할 수 있다. 각 메모리 셀 스트링(ST)은 적 어도 하나의 드레인 선택 트랜지스터(DST), 복수의 메모리 셀들 및 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 복수의 메모리 셀들은 드레인 선택 트랜지스터(DST)와 소스 선택 트랜지스터(SST) 사이에 직렬 로 연결될 수 있다. 하나의 메모리 셀 스트링(ST)에 포함된 각 메모리 셀은 서로 다른 워드라인에 연결될 수 있 다. 예를 들어, 하나의 메모리 셀 스트링(ST)에 포함된 제8 메모리 셀(M8)은 제1 워드라인(WL1)에 연결되고, 제 16 메모리 셀(M16)은 제2 워드라인(WL2)에 연결되고, 제24 메모리 셀(M24)은 제3 워드라인(WL3)에 연결되고, 제 32 메모리 셀(M32)은 제4 워드라인(WL4)에 연결될 수 있다. 각 메모리 셀 스트링(ST)은 공통 소스 라인(CSL)에 연결될 수 있다. 각 메모리 셀 스트링(ST)은 복수의 비트라 인(BL1~BL4)들 중 어느 하나의 비트라인에 연결될 수 있다. 각 메모리 셀 스트링(ST)은 드레인 선택 라인(DSL1 or DSL2), 복수의 워드라인들(WL1~WL4) 및 소스 선택 라인(SSL)에 연결될 수 있다. 드레인 선택 라인(DSL1 or DSL2)은 드레인 선택 트랜지스터(DST)의 게이트 전극으로 이용될 수 있다. 복수의 워드라인들(WL1~WL4)은 복수 의 메모리 셀들의 게이트 전극으로 이용될 수 있다. 복수의 비트라인들(BL1~BL4) 각각에는 복수의 메모리 셀 스트링들이 연결될 수 있다. 하나의 비트라인에 연결된 복수의 메모리 셀 스트링들 각각은 제1 드레인 선택 라인(DSL1) 또는 제2 드레인 선택 라인(DSL2)에 연결될 수 있다. 실시 예에서, 하나의 비트라인에는 두 개의 메모리 셀 스트링들이 연결될 수 있다. 하나의 워드라인에 연결된 메모리 셀들은 복수의 물리 페이지를 구성할 수 있다. 하나의 워드라인에 포함된 물 리 페이지의 개수는 하나의 비트라인에 공통 연결된 메모리 셀 스트링의 개수에 따라 결정될 수 있다. 예를 들 어, 하나의 비트라인에 2개의 메모리 셀 스트링들이 공통 연결된 경우 하나의 워드라인은 2개의 물리 페이지를포함할 수 있다. 구체적으로, 제1 내지 제4 메모리 셀들(M1~M4)이 하나의 물리 페이지를 구성하고, 제5 내지 제 8 메모리 셀들(M5~M8)이 하나의 물리 페이지를 구성할 수 있다. 하나의 물리 페이지는 복수의 논리 페이지들을 포함할 수 있다. 하나의 물리 페이지에 포함된 논리 페이지의 개 수는 메모리 셀에 저장될 비트의 개수에 따라 결정될 수 있다. 예를 들어, 메모리 셀이 TLC로 프로그램되는 경 우 하나의 물리 페이지는 3개의 논리 페이지들을 포함할 수 있다. 3개의 논리 페이지들은 최하위 비트(Least Significant Bit, LSB) 페이지, 중간 비트(Central Significant Bit, CSB), 최상위 비트(Most Significant Bit, MSB) 페이지를 포함할 수 있다. 도 15에 도시된 워드라인, 메모리 셀 스트링, 비트라인 및 메모리 셀 각각의 개수는 설명의 편의를 위한 것이고, 도 15에 도시된 개수보다 적거나 많을 수 있다. 도 16은 메모리 시스템을 포함하는 전자 시스템을 설명하기 위한 도면이다. 도 16을 참조하면, 전자 시스템은 메모리 시스템(10a) 및 호스트 시스템(30a)을 포함할 수 있다. 일 실시 예에 서, 메모리 시스템(10a)은 전자 시스템에 내장되는 내부 메모리일 수 있다. 다른 실시 예에서, 메모리 시스템 (10a)은 호스트 시스템(30a)에 착탈 가능한 외장 메모리일 수 있다. 실시 예에서, 도 1에 도시된 메모리 시스템 은 도 16에 도시된 메모리 시스템(10a)과 동일하게 구현될 수 있다. 본 개시의 전자 시스템은 다양한 형태의 전자 장치로 구현될 수 있다. 예를 들어, 전자 시스템은 모바일 폰, PC(Personal Computer), 태블릿 PC, 웨어러블 장치, 헬스케어 장치, IoT(internet of things) 장치, 서버 장치, 데이터 센터, 오토 파일럿, 배터리 관리 시스템(BMS, Battery Management System), e-북(e-book), 게임 콘솔(game console) 장치, 스마트 텔레비전, 디지털 카메라 또는 인공지능 학습 장치 등으로 구현될 수 있다. 호스트 시스템(30a)은 호스트 컨트롤러(310a) 및 호스트 메모리(320a)를 포함할 수 있다. 일 실시 예에서, 호스 트 컨트롤러(310a) 및 호스트 메모리(320a)는 별도의 반도체 패키지 칩으로 구현될 수 있다. 다른 실시 예에서, 호스트 컨트롤러(310a) 및 호스트 메모리(320a)는 하나의 통합 반도체 패키지 칩으로 구현될 수 있다. 호스트 컨트롤러(310a)는 데이터와 관련된 요청을 메모리 컨트롤러(100a)에 제공할 수 있다. 예를 들어, 호스트 컨트롤러(310a)는 데이터를 저장하기 위해, 쓰기 요청, 데이터 및 어드레스를 메모리 컨트롤러(100a)에 제공할 수 있다. 호스트 컨트롤러(310a)는 데이터를 리드하기 위해, 리드 요청, 어드레스를 메모리 컨트롤러(100a)에 제공할 수 있다. 호스트 컨트롤러(310a)는 데이터를 삭제하기 위해, 삭제 요청 및 어드레스를 메모리 컨트롤러 (100a)에 제공할 수 있다. 호스트 메모리(320a)는 메모리 컨트롤러(100a)로 전송될 데이터, 또는 메모리 컨트롤러(100a)로부터 수신된 데 이터를 임시 저장할 수 있다. 호스트 메모리(320a)는 SRAM(Static Random Access Memory), DRAM(Dynamic RAM) 등으로 구현될 수 있다. 메모리 시스템(10a)은 메모리 컨트롤러(100a) 및 적어도 하나의 메모리 장치(200a)를 포함할 수 있다. 메모리 컨트롤러(100a)는 메모리 장치(200a)를 제어할 수 있다. 메모리 컨트롤러(100a)는 프로세서(110a), 램(RAM, 120a), 호스트 인터페이스(130a), 메모리 인터페이스 (140a), 보조 전원 공급부(150a), AES(Advanced Encryption Standard) 엔진(160a), ECC(Error Correction Code) 엔진(170a) 및 DMA(Direct Memory Access) 컨트롤러(180a)를 포함할 수 있고, 이들은 버스를 통해 통신 할 수 있다. 프로세서(110a)는 중앙 처리 장치로서 동작할 수 있다. 프로세서(110a)는 메모리 컨트롤러(100a)의 전반적인 동 작을 제어할 수 있다. 프로세서(110a)는 메모리 장치(200a)의 동작을 제어하기 위해 커맨드를 생성하고, 메모리 인터페이스(140a)를 통해 커맨드를 메모리 장치(200a)에 제공할 수 있다. 구체적으로, 프로세서(110a)는 호스트 시스템(30a)으로부 터 리드 요청이 수신되면 리드 커맨드를 생성하고, 호스트 시스템(30a)으로부터 쓰기 요청이 수신되면 프로그램 커맨드를 생성하고, 호스트 시스템(30a)으로부터 삭제 요청이 수신되면 이레이즈 커맨드를 생성할 수 있다. 프로세서(110a)는 플래시 변환 계층(FTL, Flash Translation Layer)의 기능을 수행할 수 있다. 구체적으로, 프 로세서(110a)는 호스트 시스템(30a)으로부터 수신된 논리 어드레스(logical address)를 물리 어드레스(physical address)로 변환할 수 있다. 물리 어드레스는 메모리 장치(200a)의 저장 영역의 위치를 나타내는 어드레스일 수있다. 램(120a)은 버퍼 메모리로서 동작할 수 있다. 예를 들어, 램(120a)은 호스트 시스템(30a)으로부터 수신된 데이 터 또는 메모리 장치(200a)로부터 수신된 데이터를 임시 저장할 수 있다. 실시 예에서, 램(120a)은 논리 어드레 스 및 물리 어드레스의 맵핑 정보를 저장할 수 있다. 프로세서(110a)는 메모리 장치(200a)에 저장될 데이터를 프로그램 커맨드와 함께 메모리 장치(200a)에 제공할 수 있다. 실시 예에서, 램(120a)은 SRAM, DRAM, MRAM(Magnetic RAM), FeRAM(Ferroelectric RAM), PRAM(Phase-change RAM), RRAM(Resistive RAM) 또는 이와 다 른 다양한 종류의 메모리가 적용될 수 있다. 실시 예에서, 램(RAM, 120a)은 메모리 컨트롤러(100a)의 내부 또는 외부에 위치할 수 있다. 호스트 인터페이스(130a)는 호스트 시스템(30a)과 통신할 수 있다. 구체적으로, 호스트 인터페이스(130a)는 호 스트 시스템(30a)으로부터 요청 및 논리 어드레스를 수신할 수 있다. 호스트 인터페이스(130a)는 호스트 시스템 (30a)으로부터 데이터를 수신하거나, 호스트 시스템(30a)으로 데이터를 전송할 수 있다. 이를 위해, 호스트 인 터페이스(130a)는 PCIe(Peripheral Component Interconnection express), SATA(Serial Advanced Technology Attachment), USB(Universal Serial Bus), SD(Secure Digital), MMC(Multi Media Card), eMMC(embedded MMC), UFS(Universal Flash Storage), eUFS(embedded UFS), CF(Compact Flash), 썬더볼트(Thunderbolt), 이더넷 (Ethernet) 등의 다양한 방식으로 호스트 시스템(30a)에 연결될 수 있다. 메모리 인터페이스(140a)는 메모리 장치(200a)와 통신할 수 있다. 구체적으로, 메모리 인터페이스(140a)는 프로 그램 커맨드, 물리 어드레스 및 데이터를 메모리 장치(200a)로 전송할 수 있다. 메모리 인터페이스(140a)는 리 드 커맨드 및 물리 어드레스를 메모리 장치(200a)로 전송하고, 메모리 장치(200a)로부터 출력된 데이터를 수신 할 수 있다. 메모리 인터페이스(140a)는 이레이즈 커맨드 및 물리 어드레스를 메모리 장치(200a)로 전송할 수 있다. 이를 위해, 메모리 인터페이스(140a)는 채널을 통해 메모리 장치(200a)에 연결될 수 있다. 메모리 인터페 이스(140a)는 온파이(Open NAND Flash Interface, ONFI), 또는 토글(Toggle) 등의 표준 규약에 따라 메모리 장 치(200a)와 통신할 수 있다. 보조 전원 공급부(150a)는 커넥터를 통해 호스트 시스템(30a)에 연결될 수 있다. 보조 전원 공급부(150a)는 호 스트 시스템(30a)으로부터 공급되는 전원의 레벨을 주기적으로 확인할 수 있다. 보조 전원 공급부(150a)는 전원 의 레벨에 따라 순간 정전(SPO, Sudden Power Off)이 발생한 것으로 판단되면, 메모리 시스템(10a)에 보조 전원 을 공급할 수 있다. AES 엔진(160a)은 AES 알고리즘을 이용하여 데이터를 암호화하거나 또는 복호화할 수 있다. AES 알고리즘은 암 호화 동작 및 복호화 동작에 동일한 암호화 키를 이용하는 대칭키 알고리즘일 수 있다. ECC 엔진(170a)은 데이터에 대한 에러 검출 동작 및 에러 정정 동작을 수행할 수 있다. 구체적으로, ECC 엔진 (170a)은 메모리 장치(200a)에 저장될 데이터에 대한 패리티 데이터를 생성할 수 있다. 패리티 데이터는 데이터 와 함께 메모리 장치(200a)에 저장될 수 있다. 메모리 장치(200a)에 저장된 데이터 및 패리티 데이터가 수신되 면, ECC 엔진(170a)은 패리티 데이터를 이용하여 데이터의 에러를 검출하고, 데이터의 에러가 존재할 경우에 에 러를 정정할 수 있다. DMA 컨트롤러(180a)는 호스트 시스템(30a)의 호스트 메모리(320a)에 직접적으로 접근할 수 있다. 예를 들어, DMA 컨트롤러(180a)는 호스트 컨트롤러(310a)와는 별개로, 호스트 메모리(320a)에 저장된 데이터를 가져오거나, 또는 호스트 메모리(320a)에 데이터를 저장할 수 있다."}
{"patent_id": "10-2023-0090382", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 메모리 장치를 포함하는 메모리 시스템을 설명하기 위한 도면이다. 도 2는 메모리 장치의 프로그램 동작을 설명하기 위한 도면이다. 도 3은 이중 검증 프로그램 동작을 설명하기 위한 도면이다. 도 4는 프로그램 동작에 따른 메모리 셀들의 문턱 전압 분포를 설명하기 위한 도면이다. 도 5는 복수의 프로그램 루프들을 포함하는 프로그램 동작을 설명하기 위한 도면이다. 도 6은 이중 검증 프로그램 동작시 상승하는 메모리 셀들의 문턱 전압을 설명하기 위한 도면이다. 도 7은 이중 검증 프로그램 동작시 비트라인에 인가되는 전압에 따라 변화되는 메모리 셀들의 문턱 전압을 설명하기 위한 도면이다. 도 8은 프리 검증 동작 및 메인 검증 동작에 의해 센싱된 프리 검증 데이터 및 메인 검증 데이터를 저장하는 페 이지 버퍼를 설명하기 위한 도면이다. 도 9는 프로그램 동작시 복수의 래치들에 저장되는 데이터의 실시 예를 설명하기 위한 도면이다. 도 10은 프로그램 동작시 복수의 래치들에 저장되는 데이터의 다른 실시 예를 설명하기 위한 도면이다. 도 11은 본 발명의 실시 예에 따른 프로그램 동작시 비트라인에 인가되는 전압을 설명하기 위한 도면이다. 도 12는 본 발명의 다른 실시 예에 따른 프로그램 동작시 비트라인에 인가되는 전압을 설명하기 위한 도면이다. 도 13은 메모리 장치의 프로그램 동작을 설명하기 위한 순서도이다. 도 14는 메모리 장치의 구조를 설명하기 위한 도면이다. 도 15는 복수의 메모리 블록들 중 어느 하나의 메모리 블록을 설명하기 위한 도면이다. 도 16은 메모리 시스템을 포함하는 전자 시스템을 설명하기 위한 도면이다."}
