24ばん 作業記録
**11/19Mon
シミュレータ拡張とFPUデバッグにより完動!!!!!
1st Architecture完成(ver1.3)
**11/18Sun
最新版fdivを入れたコアが改めてやったら動いた(!!)
**11/17Sat
(地下に行けず)
**11/16Fri
(どうやって誤差とるの…)
**11/15Thu
可変レイテンシに実装変更
FPU組み込み
絵でた!!!!!
**11/14Wed
FPU組み込み開始
**11/13Tue
**11/12Mon
**11/11Sun
**11/10Sat
**11/09Fri
**11/08Thu
パタヘネp303- ぼちぼち。
**11/07Wed
(他のこと考えてた)
**11/06Tue
(主に寝てた)
**11/05Mon
div通った!!
ver1.2は完成していた
**11/04Sun
命令ローダのバグ取り
ver1.2完成(div以外のテストベンチfib,ack(30sec),tarai(10sec)は通った)
**11/03Sat
命令ローダのバグ取り→ロードはできるが実行結果が変
**11/02Fri
(他のことやってた)
**11/01Thu
(他のことやってた)
**10/31Wed
inputのバグ解消
RS232Cのパリティビットをなくす
ver1.1完成
命令ローダ実装→訳の分からない挙動
**10/30Tue
inputのバグとり(わけわかめ)
**10/29Mon
命令ローダ実装
inputのバグ発見
**10/28Sun
デコーダ実装
コアでfib30完動!!!!!!(^^)(^^)(^^)
**10/27Sat
デコーダ実装(次のPCをデコーダが決める)
**10/26Fri
デコーダをステートマシンにする(ステートマシンとコアの同期に問題あり)
**10/25Thu
デコーダシミュレーション
コア実装
fib5がシミュレータ上で動いた
**10/24Wed
命令コード決めた
デコーダ実装
**10/23Tue
ALU実装の変更
制御が必要な部分の洗い出し
**10/22Mon
命令メモリ、汎用レジスタ、SRAMシミュレーションモデルの動作確認
データバス確認、デコーダ実装
**10/21Sun
ALUシミュレーション、テスト
データバス構成要素の実装(命令メモリ、汎用レジスタ、SRAMシミュレーションモデル)
**10/20Sat
シフタのシミュレーション
**10/19Fri
I/Oコントローラ実装完了!!(1週間かかってた…)
SRAMコントローラ改良
ALU実装、シフタ実装
**10/18Thu
I/Oコントローラシミュレーションつづき
**10/17Wed
(他の課題やってた)
**10/16Tue
I/Oコントローラ実装→動作テスト中(ModelSim)
**10/15Mon
I/Oコントローラ実装→コンパイル通らず→設計やり直し
**10/14Sun
I/Oコントローラ設計つづき
**10/13Sat
I/Oコントローラロード/ストア部分設計
**10/12Fri
1stアーキテクチャ整理
I/Oコントローラ通信部分設計
**10/11Thu
ボーレートとクロック周波数、RS232C通信モジュールのwtimeについて考察
審判サーバの動作、レイトレの入出力、I/Oの実装についてまとめる
レイトレの実行方法を考える
**10/10Wed
命令コード決定
デコード表作成
I/Oについて考え始める
**10/09Tue
命令セット変更(mul,div,mfhi,mflo,neg,negf,abs,absf削除 xor追加)
データパス&制御ユニット設計
制御信号の整理
レジスタ内訳の決定
**10/08Mon
命令変更(clt,cltf -> cmp,cmpf)
命令セットをスライドにまとめる
**10/07Sun
データパス&制御ユニット設計
**10/06Sat
タスク整理
制御信号の洗い出し
**10/05Fri
パタヘネとりあえず必要そうな部分読了
命令形式決定
データパス設計
**10/04Thu
パタヘネ-p302
命令セット追加
アドレシングモード整理
**10/03Wed
パタヘネ-p275
命令セット決め
**10/02Tue
パタヘネ-p137
