TLB（Translation Lookaside Buffer, 转译后备缓冲器）
---
通过前面对分页机制的学习，我们可以知道，当程序通过一个线性地址比如 MOV EAX,[0x12345678] 访问一个物理页时，其并不是只读取了四个字节，而是要通过先读PDE、再读PTE、最
后通过PTE找到物理页上的数据，若是PAE分页基址则前面还要多读一次PDPTE。通过多次的中转，虽然解决了物理地址的寻址问题，但是同样也降低了访问效率。

为了解决这样一个问题，设计师们想到了用一种缓存的方式来对线性地址与其对应的物理地址做记录。他们在CPU内部做了一张表，用来记录这些东西。它的效率和寄存器一样快，名字叫做TLB（Translation Lookaside Buffer），其被翻译为转译后备缓冲器，也被翻译为页表缓存、转址旁路缓存。因为TLB追求极致的效率，所以它的存储容量很小，只能存少则几十条，多则也只有上百条。

![](https://raw.githubusercontent.com/Whitebird0/tuchuang/main/TLB.png)

          ATTR：属性
          在10-10-12分页模式下：ATTR = PDE属性 & PTE属性
          在2-9-9-12分页模式下：ATTR = PDPTE属性 & PDE属性 & PTE属性

          LRU：统计信息,从第一次开始读取缓存开始记录次数
          由于TLB的大小有限，因此当TLB被写满、又有新的地址即将写入时，TLB就会根据统计信息来判断哪些地址是不常用的，从而将不常用的记录从TLB中移除。
          
**注意：**

1.不同的CPU，TLB大小不同

2.只要Cr3发生变化，TLB立即刷新，一核一套TLB。但一些新式的CPU并不会全清TLB，比如有的使用ASN（address space number，地址空间号码）标记，只有匹配当前工作的 ASN 的 TLB 条目才会被视为有效

3.PDE和PTE中有个G标志位（当PDE为大页时，G标志位才起作用），如果G位为1，刷新TLB时将不会刷新PDE/PTE

4.G位为1的页，当TLB写满时，CPU根据统计信息将不常用的地址废弃，保留最常用的地址

TLB种类
---
TLB在X86体系的CPU中的实际应用最早是从Intel的486CPU开始的，在X86体系的CPU中，一般都设有如下4组TLB:

      第一组：缓存一般页表（4K字节页面）的指令页表缓存（Instruction-TLB）；
      第二组：缓存一般页表（4K字节页面）的数据页表缓存（Data-TLB）；
      第三组：缓存大尺寸页表（2M/4M字节页面）的指令页表缓存（Instruction-TLB）；
      第四组：缓存大尺寸页表（2M/4M字节页面）的数据页表缓存（Data-TLB）
