<!DOCTYPE html><html><head><meta http-equiv="Content-Type" content="text/html; charset=utf-8" /><script type="text/javascript" src="https://file.bkxsj.com/skin/book/js/sk.js"></script><meta name="robots" content="index,follow"><title>EDA原理及Verilog实现[PDF|Epub|txt|kindle电子书版本网盘下载]-灵感之桥</title><meta name="Keywords" content="EDA原理及Verilog实现"/><meta name="description" content="EDA原理及Verilog实现pdf下载文件大小为101MB,PDF页数为360页"/><meta http-equiv="X-UA-Compatible" content="IE=9; IE=8; IE=7; IE=EDGE;chrome=1"><link type="image/x-icon" rel="shortcut icon" href="https://www.shukui.net/skin/book/images/favicon.ico"><link type="text/css" rel="stylesheet" href="https://www.shukui.net/skin/book/css/style.css"><style>#main .d-main {margin-left: 0;width: 620px;}.down-btn {animation: myShake 2.5s linear .15s infinite}@keyframes myShake {0%, 66% {transform: translateZ(0)}67%, 73.6%, 83.6%, 93.6%, to {animation-timing-function: cubic-bezier(.215, .61, .355, 1);transform: translateZ(0)}80.3%, 81.4% {animation-timing-function: cubic-bezier(.755, .05, .855, .06);transform: translate3d(0, -4px, 0)}90.3% {animation-timing-function: cubic-bezier(.755, .05, .855, .06);transform: translate3d(0, -2px, 0)}97% {transform: translate3d(0, -.5px, 0)}}.copylink-btn {margin-right: 20px;}.copymd5-btn {margin-bottom: 25px;margin-left: 10px;}</style></head><body><div id="header"><div class="inner"><div class="logo"><a href="/"><img width="103" height="25" alt="灵感之桥"src="https://www.shukui.net/skin/book/images/logo.png"></a></div><div class="search"><form action="/so/search.php" target="_blank"><input type="text" autocomplete="off" id="bdcsMain" name="q" placeholder="书名 / 作者 / 出版社 / ISBN"class="inp-txt"><select class="inp-select" id="datasource" onchange="selectDatasource(this)"><option value="so">主库</option><option value="s">从库</option></select><input type="submit" value="搜索" class="inp-btn"></form></div></div></div><div id="main"><div class="d-main"><div class="tit"><h3>图书介绍</h3></div><h1 class="book-name">EDA原理及Verilog实现PDF|Epub|txt|kindle电子书版本网盘下载</h1><div class="d-info"><div class="b-thumb"><img src="https://www.shukui.net/cover/10/30279111.jpg" alt="EDA原理及Verilog实现"></div><div class="b-info"><ul><li>何宾编著 著</li><li>出版社： 北京：清华大学出版社</li><li>ISBN：9787302224891</li><li>出版时间：2010</li><li>标注页数：346页</li><li>文件大小：101MB</li><li>文件页数：360页</li><li>主题词：电子电路－电路设计：计算机辅助设计－高等学校－教材；硬件描述语言，Verilog HDL－程序设计－高等学校－教材</li></ul></div></div><div class="tit"><h3>PDF下载</h3></div><div></br><a style="color:red;" rel="external nofollow" href="https://www.kjlm.net/ebook/255567.html"target="_blank"><b>点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用</a></b></br><a class="down-btn" rel="external nofollow" href="https://down.trackerbk.com/bt/00/30279111.torrent"target="_blank">种子下载</a>[BT下载速度快]温馨提示：（请使用BT下载软件FDM进行下载）<a rel="nofollow" href="https://www.freedownloadmanager.org/zh/" target="_blank">软件下载地址页</a><a class="down-btn" rel="external nofollow" href="https://down.p2spdb.com/00/30279111.rar" target="_blank">直链下载</a>[便捷但速度慢]&nbsp;&nbsp;<a style="color:red;" rel="external nofollow" href="https://pdfyl.ertongbook.com/06/30279111.pdf" target="_blank"><b>[在线试读本书]</b></a>&nbsp;&nbsp;<b> <a style="color:red;" rel="external nofollow" href="https://web.jyjl.org/index/recovery.html" target="_blank">[在线获取解压码]</a></b><div class="copymd5-btn"><a href="javascript:copyToClip('3dee532719b2ab6266f3500c376ec9e7')">点击复制MD5值：3dee532719b2ab6266f3500c376ec9e7</a></div></div><div class="tit"><h3>下载说明</h3></div><div style="margin:20px 10px"><h2>EDA原理及Verilog实现PDF格式电子书版下载</h2>下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。<br><br><div class="copymd5-btn"><a href="javascript:copyToClip('magnet:?xt=urn:btih:RX6G6JQ2LJW7PBBEDNUSCQM7ICDMHIWK')">点击复制85GB完整离线版磁力链接到迅雷FDM等BT下载工具进行下载</a>&nbsp;&nbsp;<a rel="nofollow" target="_blank">详情点击-查看共享计划</a></div>建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！<br><br><b>（文件页数 要大于 标注页数，上中下等多册电子书除外）</b><br><br><p style="color:red;"> <b>注意：本站所有压缩包均有解压码：</b> <a rel="nofollow" target="_blank"><b>点击下载压缩包解压工具</b></a></p></div><div class="tit"><h3>图书目录</h3></div><div id="book-contents"><p>第1章 EDA设计导论1</p><p>1.1 EDA技术综述1</p><p>1.1.1 EDA技术发展历史1</p><p>1.1.2 EDA技术含义3</p><p>1.1.3 EDA技术主要内容3</p><p>1.2 PLD设计方法学7</p><p>1.2.1 PLD设计概论7</p><p>1.2.2 PLD设计流程8</p><p>1.2.3 SOPC设计流程11</p><p>1.3 HDL硬件描述语言11</p><p>1.3.1 HDL硬件描述语言概念11</p><p>1.3.2 HDL语言特点和比较12</p><p>1.3.3 HDL语言最新发展13</p><p>习题14</p><p>第2章 可编程逻辑器件设计方法15</p><p>2.1 可编程逻辑器件基础15</p><p>2.1.1 可编程逻辑器件概述15</p><p>2.1.2 可编程逻辑器件的发展历史16</p><p>2.2 PLD芯片制造工艺17</p><p>2.3 PLD芯片结构18</p><p>2.3.1 CPLD原理及结构18</p><p>2.3.2 FPGA原理及结构20</p><p>2.3.3 CPLD和FPGA比较24</p><p>2.3.4 PLD选择原则25</p><p>2.4 Xilinx公司芯片简介26</p><p>2.4.1 Xilinx CPLD芯片介绍26</p><p>2.4.2 Xilinx FPGA芯片介绍29</p><p>2.4.3 Xilinx PROM芯片介绍40</p><p>习题41</p><p>第3章 Verilog HDL语言基础42</p><p>3.1 Verilog语言概述42</p><p>3.1.1 Verilog HDL语言发展历史42</p><p>3.1.2 Verilog HDL硬件描述语言功能43</p><p>3.2 Verilog程序结构44</p><p>3.2.1 模块声明44</p><p>3.2.2 模块端口定义45</p><p>3.2.3 信号类型声明46</p><p>3.2.4 逻辑功能定义46</p><p>3.3 Verilog语言要素47</p><p>3.4 Verilog常量48</p><p>3.4.1 整数型常量48</p><p>3.4.2 实数型常量50</p><p>3.4.3 字符串常量50</p><p>3.5 Verilog数据类型51</p><p>3.5.1 网络和变量52</p><p>3.5.2 参数56</p><p>3.5.3 向量57</p><p>3.6 Verilog名字空间59</p><p>3.7 Verilog语言表达式60</p><p>3.7.1 操作符60</p><p>3.7.2 延迟表达式66</p><p>3.7.3 表达式的位宽66</p><p>3.7.4 有符号表达式67</p><p>3.8 Verilog行为描述语句67</p><p>3.8.1 过程语句68</p><p>3.8.2 语句块70</p><p>3.8.3 赋值语句72</p><p>3.8.4 分支语句75</p><p>3.8.5 循环控制语句78</p><p>3.9 Verilog门级描述语句80</p><p>3.9.1 内置基本门级元件81</p><p>3.9.2 用户自定义基本元件85</p><p>3.10 Verilog生成语句及结构89</p><p>3.11 Verilog编译指示语句90</p><p>3.12 Verilog系统任务和函数94</p><p>3.13 Verilog用户定义任务和函数103</p><p>3.13.1 任务103</p><p>3.13.2 函数106</p><p>3.14 Verilog语言模块描述方式108</p><p>3.14.1 层次化设计方法108</p><p>3.14.2 模块的行为级描述109</p><p>3.14.3 模块的数据流描述109</p><p>3.14.4 模块的结构描述111</p><p>习题112</p><p>第4章 数字逻辑单元设计113</p><p>4.1 组合逻辑电路设计113</p><p>4.1.1 基本逻辑门电路设计113</p><p>4.1.2 编码器和译码器设计114</p><p>4.1.3 数据选择器设计116</p><p>4.1.4 数字比较器设计117</p><p>4.1.5 数据运算单元设计117</p><p>4.1.6 总线缓冲器设计119</p><p>4.2 时序逻辑电路设计120</p><p>4.2.1 时钟和复位设计120</p><p>4.2.2 触发器设计121</p><p>4.2.3 锁存器设计122</p><p>4.2.4 计数器设计122</p><p>4.2.5 移位寄存器设计124</p><p>4.3 存储器设计125</p><p>4.3.1 ROM设计125</p><p>4.3.2 RAM设计127</p><p>4.4 有限自动状态机设计127</p><p>4.4.1 有限状态机原理128</p><p>4.4.2 有限状态机分类128</p><p>4.4.3 有限状态机设计131</p><p>习题136</p><p>第5章 Verilog HDL高级设计技术138</p><p>5.1 Verilog HDL代码风格138</p><p>5.1.1 逻辑复制和复用技术139</p><p>5.1.2 并行和流水线技术141</p><p>5.1.3 同步和异步单元处理技术143</p><p>5.1.4 逻辑处理技术147</p><p>5.1.5 模块划分的设计原则152</p><p>5.2 IP核技术154</p><p>5.2.1 IP核分类154</p><p>5.2.2 IP核优化155</p><p>5.2.3 IP核生成156</p><p>5.2.4 IP核应用156</p><p>习题162</p><p>第6章 基于HDL的设计输入163</p><p>6.1 软件环境163</p><p>6.2 综合工具介绍165</p><p>6.3 工程建立165</p><p>6.4 设计描述167</p><p>6.5 添加设计和检查168</p><p>6.6 创建基于HDL的模块169</p><p>6.7 IP核产生和例化170</p><p>6.7.1 IP核的生成171</p><p>6.7.2 IP核的例化172</p><p>习题174</p><p>第7章 基于原理图的设计输入175</p><p>7.1 工程建立175</p><p>7.2 设计描述176</p><p>7.3 创建原理图模块178</p><p>7.3.1 原理图编辑器操作178</p><p>7.3.2 定义模块符号178</p><p>7.3.3 创建模块符号182</p><p>7.4 创建状态图模块182</p><p>7.4.1 添加状态184</p><p>7.4.2 添加迁移184</p><p>7.4.3 添加行为184</p><p>7.4.4 添加复位条件185</p><p>7.4.5 设计输出和添加186</p><p>7.5 设计完成186</p><p>习题186</p><p>第8章 设计综合和行为仿真187</p><p>8.1 设计综合187</p><p>8.1.1 行为综合描述187</p><p>8.1.2 综合属性设置188</p><p>8.1.3 基于XST的综合概述188</p><p>8.1.4 约束及设计综合的实现189</p><p>8.1.5 RTL符号的查看189</p><p>8.2 行为仿真的实现190</p><p>8.2.1 生成测试向量190</p><p>8.2.2 基于Modelsim行为仿真实现193</p><p>8.2.3 基于ISE行为仿真实现197</p><p>习题200</p><p>第9章 设计实现和时序仿真201</p><p>9.1 实现过程概述及约束201</p><p>9.1.1 实现过程概述201</p><p>9.1.2 建立约束文件201</p><p>9.2 实现属性参数设置202</p><p>9.3 创建分区203</p><p>9.4 创建时序约束204</p><p>9.5 设计翻译204</p><p>9.6 设计约束205</p><p>9.6.1 时序约束205</p><p>9.6.2 管脚和面积约束208</p><p>9.7 设计映射及时序分析210</p><p>9.7.1 设计映射210</p><p>9.7.2 使用时序分析评估块延迟210</p><p>9.8 布局布线验证212</p><p>9.8.1 用FPGA Editor验证布局布线213</p><p>9.8.2 评估布局后时序214</p><p>9.8.3 改变分区HDL215</p><p>9.9 时序仿真实现216</p><p>9.9.1 时序仿真概述216</p><p>9.9.2 使用ModelSim进行时序仿真216</p><p>9.9.3 使用ISE仿真器进行时序仿真221</p><p>习题224</p><p>第10章 设计下载和调试225</p><p>10.1 可编程逻辑器件配置接口225</p><p>10.2 创建配置数据233</p><p>10.2.1 配置属性设置233</p><p>10.2.2 创建PROM文件234</p><p>10.3 下载实现236</p><p>10.3.1 下载环境236</p><p>10.3.2 下载实现237</p><p>10.3.3 JTAG诊断242</p><p>10.3.4 建立SVF文件243</p><p>10.4 可编程逻辑器件调试245</p><p>10.4.1 多路复用技术的应用245</p><p>10.4.2 虚拟逻辑分析工具概述246</p><p>10.4.3 ChipScope Pro调试工具概述246</p><p>习题248</p><p>第11章 数字系统设计实例249</p><p>11.1 7段数码管显示功能设计249</p><p>11.1.1 7段数码管基本显示功能设计249</p><p>11.1.2 自动扫描复用7段数码管的设计253</p><p>11.2 二进制码转换设计256</p><p>11.2.1 4位二进制码到BCD码变换设计256</p><p>11.2.2 8位二进制码到BCD码变换设计257</p><p>11.2.3 4位二进制码到Gray码变换设计260</p><p>11.2.4 4位Gray码到二进制码变换设计261</p><p>11.3 基于移位相加运算的乘法器设计262</p><p>11.3.1 设计原理262</p><p>11.3.2 设计实现及验证263</p><p>11.3.3 设计代码264</p><p>11.4 基于移位相减运算的除法器设计265</p><p>11.4.1 除法器设计原理265</p><p>11.4.2 设计实现及验证267</p><p>11.4.3 设计代码267</p><p>11.5 4位ALU单元设计269</p><p>11.5.1 设计原理269</p><p>11.5.2 设计实现和验证269</p><p>11.5.3 设计代码270</p><p>11.6 伪随机序列产生器设计271</p><p>11.6.1 伪随机序列生成原理271</p><p>11.6.2 设计实现及验证272</p><p>11.7 滚动7段数码显示设计273</p><p>11.7.1 设计原理273</p><p>11.7.2 设计实现和验证274</p><p>11.7.3 设计代码274</p><p>11.8 序列检测器设计277</p><p>11.8.1 设计原理277</p><p>11.8.2 设计实现及验证278</p><p>11.8.3 设计代码278</p><p>11.9 有限脉冲响应FIR滤波器设计280</p><p>11.9.1 有限脉冲响应FIR滤波器设计原理280</p><p>11.9.2 设计实现及验证281</p><p>11.9.3 设计代码282</p><p>11.10 异步先进先出队列FIFO设计284</p><p>11.10.1 异步先进先出FIFO原理284</p><p>11.10.2 设计实现及验证284</p><p>11.10.3 设计代码286</p><p>11.11 数字时钟的设计288</p><p>11.11.1 数字时钟原理288</p><p>11.11.2 设计实现及验证289</p><p>11.11.3 设计代码290</p><p>11.12 液晶显示模块应用设计294</p><p>11.12.1 液晶显示模块原理295</p><p>11.12.2 设计实现及验证298</p><p>11.12.3 设计代码298</p><p>11.13 VGA接口设计300</p><p>11.13.1 设计原理300</p><p>11.13.2 设计实现及验证303</p><p>11.13.3 设计代码304</p><p>11.14 PS/2键盘接口设计309</p><p>11.14.1 设计原理309</p><p>11.14.2 设计实现及验证312</p><p>11.14.3 设计代码312</p><p>11.15 串行A/D转换器应用设计316</p><p>11.15.1 系统设计原理316</p><p>11.15.2 设计实现及验证318</p><p>11.15.3 设计代码318</p><p>11.16 数字电压表的设计324</p><p>11.16.1 数字电压表设计原理324</p><p>11.16.2 设计实现及验证327</p><p>11.16.3 设计代码327</p><p>11.17 函数信号发生器的设计332</p><p>11.17.1 函数信号发生器设计原理332</p><p>11.17.2 设计实现及验证333</p><p>11.17.3 设计代码334</p><p>附录A XST支持的Verilog结构337</p><p>附录B XST支持的Verilog语句339</p><p>附录C XST支持的Verilog系统任务和函数341</p><p>附录D XST支持的Verilog原语342</p><p>附录E XST支持的Verilog关键字343</p><p>参考文献344</p><p></p></div></div><div class="d-rt"><h3>热门推荐</h3><ul><li><a href="/book/503917.html">503917.html</a></li><li><a href="/book/1725971.html">1725971.html</a></li><li><a href="/book/222674.html">222674.html</a></li><li><a href="/book/3835377.html">3835377.html</a></li><li><a href="/book/1193050.html">1193050.html</a></li><li><a href="/book/442786.html">442786.html</a></li><li><a href="/book/3584598.html">3584598.html</a></li><li><a href="/book/1230892.html">1230892.html</a></li><li><a href="/book/2466179.html">2466179.html</a></li><li><a href="/book/525056.html">525056.html</a></li></ul></div></div><div id="footer"><p>Copyright&nbsp;&copy;&nbsp;2025&nbsp;&nbsp;<a href="/list/">最新更新</a></p><p>请使用FDM BitComet qBittorrent uTorrent等BT下载工具，下载本站电子书资源！首推Free Download Manager下载软件。文件页数>标注页数[分册图书除外]</p></div></body></html>