# 编译配套工具

之前的代码我们直接使用gcc来手工编译,这没问题,不过我们也看到了每次编译的命令都比python的helloworld都长了.像很多复杂的程序用到很多外部依赖的情况下编译都快赶上写业务逻辑了.

在js中我们用glup来流程化编译,在c中的流程化编译工具就太多了,各自适用于不同的平台有着不同的规范,这边介绍的是[makefile](https://www.gnu.org/software/make/manual/make.html)

makefile是类unix系统下一个古老的工具,至今活跃在编程届.其他值得一提的工具是[ninja](https://github.com/ninja-build/ninja),它的特点是在构建大型项目时编译快速,尤其是对于增量编译会快很多.


## makefile与自动化编译

make是一个`linux/osx`下可以替你运行编译命令的工具.make会检查源文件和目标文件的时间戳,如果目标文件过期,make就会重新编译它.

在windows下,只有安装了mingw才会安装make工具,它的名字叫做`mingw32-make.exe`.为了方便起见可以将其改名为`make`.

在linux下如果正常安装了开发套件(`build-essential/build-base`)那么make就已经存在了.因此它也是linux下最方便使用的编译配套工具.

但是做到所有这些事情前,需要告诉make源代码的一些情况.make需要知道文件之间的依赖关系,同时还需要告诉它你具体想如何构建代码.这个描述文件我们通常保存在一个叫`makefile`或`Makefile`的文件中.严格意义上讲,make不仅仅可以用来编译文件.目标可以是任何用其他文件生成的文件,也就是说目标可以是一批文件压缩而成的压缩文档.

makefile文件描述可以分为两快:

+ 定义变量,将执行过程中用到的变量预先定义好
+ 定义规则,设置为不同目的而构造的执行过程

当全部定义好后,我们就可以执行`make [rolename]`命令来指定规则执行了.`rolename`如果不填则默认执行名为`all`的规则.

## makefile语法

makefile语法分为定义变量和定义规则两个部分

### 注释

makefile使用`#`作为注释符号,打上`#`之后这一行`#`好后面的内容就都是注释了

### 输出log

makefile中允许使用`@echo`来打印log到stdout,其语法类似:

```makefile
@echo "helloworld"
```

### 定义变量

定义变量就是将一个值赋值给一个变量,通常是如下形式:

```makefile

变量 赋值符号 值
```

#### 赋值符号

makefile有如下几种赋值符号,他们适用于不同场景:

| 赋值符号 | 说明                               |
| -------- | ---------------------------------- |
| `=`      | 最基本的赋值                       |
| `:=`     | 覆盖之前的值                       |
| `?=`     | 如果没有被赋值过就赋予等号后面的值 |
| `+=`     | 添加等号后面的值                   |


#### 定义变量

```makefile
DIR=xxx
```

私有变量只在这个make过程中使用,我们上面的声明其实只是给了一个默认值,如果我们在make时带上定义的变量作为参数则这个值会被传导到里面进行覆盖.

```shell
make test DIR=aaa
```

#### make中的预定义变量

| 预定义变量 | 说明                        | 对应的默认值 |
| ---------- | --------------------------- | ------------ |
| `AR`       | 生成静态库库文件的程序名称  | `ar`         |
| `AS`       | 汇编编译器的名称            | `as`         |
| `CC`       | C语言编译器的名称           | `cc`         |
| `CPP`      | C语言预编译器的名称         | `$(CC) -E`   |
| `CXX`      | C++语言编译器的名称         | `g++`        |
| `FC`       | FORTRAN语言编译器的名称     | `f77`        |
| `RM`       | 删除文件程序的名称          | `rm -f`      |
| `ARFLAGS`  | 生成静态库库文件程序的选项  | ---          |
| `ASFLAGS`  | 汇编语言编译器的编译选项    | ---          |
| `CFLAGS`   | C语言编译器的编译选项       | ---          |
| `CPPFLAGS` | C语言预编译器的编译选项     | ---          |
| `CXXFLAGS` | C++语言编译器的编译选项     | ---          |
| `FFLAGS`   | FORTRAN语言编译器的编译选项 | ---          |
| `VPATH`    | 文件的搜索路径              | ---          |
| `pwd`      | 当前目录路径                | ---          |
| `MAKE`     | 指向当前的make程序          | ---          |

#### 定义源文件搜索范围

上面已经写了可以用`VPATH`定义文件的搜索范围,其定义方式如下:

```makefile
VPATH = src:../headers
```

`VPATH`指定的目录使用`:`分隔,搜索文件时make会按从左到右的顺序来搜索.

我们也可以使用`vpath`这个关键字来指定搜索逻辑,其语法是

| 命令                            | 说明                                                     |
| ------------------------------- | -------------------------------------------------------- |
| `vpath <pattern> <directories>` | 在指定`directories`中查找满足文件名的匹配`pattern`的文件 |
| `vpath <pattern>`               | 删除文件名的匹配`pattern`对应的搜索规则                  |
| `vpath`                         | 清除所有已被设置好了的文件搜索目录                       |

### 定义规则

所有的规则都是一个模式:

```makefile
target: require1 require2 require3
	process
```

上面的`target`就是规则名,它可以是实际的文件名,也可以是抽象的过程描述,常见的规则名有:

| 规则名    | 说明                                      |
| --------- | ----------------------------------------- |
| `all`     | 通常作为第一条规则名,用于作为默认规则执行 |
| `test`    | 测试规则                                  |
| `clean`   | 清除规则                                  |
| `install` | 将结果安装到默认位置的规则名              |


上面的`require1 require2 require3`是依赖项,依赖项描述执行规则需要满足的条件,可以是文件名也可以是已经定义了的规则名.


上面的`process`是规则执行的具体命令,注意`process`前面必须是tab,如果process有多行,对每一行shell命令,make将启动一个新的进程执行这行shell命令,因此这会导致每一行命令间彼此独立,一般情况还好如果有定义环境变量的操作就不行了,因此通常多行命令使用` &&\`来换行.

#### 使用变量

使用变量需要在前面加上`$`符号.通常是这种形式:

```makefile
$(pwd)
```

#### 使用标准输出的值

我们可以使用`$(shell xxx)`来捕获标准输出的值填充到这个位置.

#### 特殊符号

特殊符合一般用在描述执行流程时,需要像变量一样使用`$`标识,常见的特殊符号包括

+ `*`表示目标文件的名称,不包含目标文件的扩展名.
+ `+`表示所有的依赖文件,这些依赖文件之间以空格分开,按照出现的先后为顺序,其中可能包含重复的依赖文件
+ `<`表示依赖项中第一个依赖文件的名称
+ `?`依赖项中所有目标文件时间戳晚的文件(表示修改过),依赖文件间以空格分开
+ `@`目标项中目标文件的名称
+ `^`依赖项中所有不重复的依赖文件,以空格分开.

我们最常用到的形式就是:

```makefile
target: source1 source2 ....
    $(CC) ${CFLAGS} $^ -o $@
```

#### 通配符

通配符一般用在指定目标或者源文件时,常见的就两个

+ `%`表示匹配零或若干字符,一般用于匹配*一个*文件
+ `*`表示匹配零或若干字符,一般用于匹配*满足条件的全部*文件
+ `?`匹配任意一个字符
+ `[]`我们可以指定匹配的字符放在`[]`中

比如我们要每个`.c`文件都编译为`.o`文件,可以写成

```make
%.o: %.c
    $(CC) ${CFLAGS} -c $^ -o $@
```

比如我们要将所有的`.o`文件打包到静态链接库,可以写成

```make
libvec.a: *.o
    $(AR) crvu $@ $^
```

我们希望空一行时只要单独执行一个`@echo`就可以

### 条件分支

makefile也支持条件分支.同时也有布尔型数据`true`和`false`可以用于做谓词,其形式如下:

+ `ifeq`用于判断相同

    ```makefile
    ifeq ("aaa","bbb")
        LIBS2= -laaa
    else 
        LIBS2= -lbbbc
    endif
    ```

+ `ifneq`用于判断不同

    ```makefile
    ifneq ("aaa","bbb")
        LIBS2= -laaa
    else 
        LIBS2= -lbbbc
    endif
    ```

+ `ifdef`用于判断变量已经被定义

    ```makefile
    ifdef PARMS
        LIBS2= -laaa
    else 
        LIBS2= -lbbbc
    endif
    ```

+ `ifndef`用于判断变量未被定义

    ```makefile
    ifndef PARMS
        LIBS2= -laaa
    else 
        LIBS2= -lbbbc
    endif
    ```

+ `@foreach`用于循环

    ```makefile
    $(foreach var, list, text)  
    ```

### 函数

#### 内置函数

makefile本质上都是在处理字符串,因此也内置了一些字符串处理工具.

+ 获取匹配模式的文件名`wildcard`

    ```makefile
    $(wildcard PATTERN)
    ```

    这个函数的功能是查找当前目录下所有符合模式`PATTERN`的文件名,其返回值是以空格分割的当前目录下的所有符合模式`PATTERN`的文件名列表.其原型如下:

    例如如下模式返回当前目录下所有扩展名为`.c`的文件列表.

    ```makefile
    $(wildcard *.c)
    ````

+ 模式替换函数`patsubst`

    ```makefile
    $(patsubst pattern, replacement, text)
    ```

    这个函数的功能是查找字符串`text`中按照空格分开的单词,将符合模式`pattern`的字符串替换成`replacement`.`pattern`中的模式可以使用通配符.

    例如需要将`.c`文件替换为`.o`的目标文件可以使用如下模式:

    ```makefile
    $(patsubst %.c, %.o, add.c)
    ```

    上面的模式将`add.c`字符串作为输入,当扩展名为`.c`时符合模式`%.c`,其中`%`在这里代表`add`,替换为`add.o`并作为输出字符串.

    ```makefile
    $(patsubst %.c, %.o, $(wildcard *.c))
    ```

    上面的模式是进一步的衍生,输出的字符串将当前扩展名为`.c`的文件替换成`.o`的文件列表.

+ 循环函数`foreach`

    ```makefile
    $(foreach VAR, LIST, TEXT)
    ```

    `foreach`将`LIST`字符串中一个空格分割的单词先传给临时变量`VAR`,然后执行`TEXT`表达式,`TEXT`表达式处理结束后输出.其返回值是空格分割表达式`TEXT`的计算结果.

    例如对于存在`add`和`sub`的两个目录设置`DIRS`为`add sub ./`.表达式`$(wildcard $(dir)/*.c)`,可以取出目录`add`和`sub`及当前目录中的所有扩展名为`.c` 的C语言源文件

    ```makefile
    DIRS = sub add ./
    FILES = $(foreach dir, $(DIRS), $(wildcard $(dir)/*.c))
    ```

+ 为序列中每个元素加上前缀`addprefix`

    ```makefile
    $(addprefix,prefix,list)
    ```

    这也是一个很常见的函数,我们常在指定同一目录下的特定目标时使用.

#### 自定义函数

makefile允许自定函数,其语法是

```makefile
define func1
    @echo "my name is $(0)"
endef
```

其中`func1`是函数名,`$(0)`表示第一个参数

要调用则使用`$(call func1 hsz)`这样调用

### 模块化

对于规模比较大的程序需要多个人在多个目录下进行开发.如果只用一个Makefile来维护就会比较麻烦,因此就有了模块化的方案,makefile的模块化基本是两点:

1. 复用变量,函数和规则
2. 分解不同模块的编译过程

#### 引用其他文件

makefile支持使用`include <filenames>`来引入其他文件,它的行为和c/c++的`include`基本一致,当执行到`include`这行时就会将文件内容复制到这个位置.

这种方式一般用于复用.通常我们可以维护一份公共的makefile专门定义通用变量,函数,规则等,实际使用时`include`它从而达到复用的目的.

#### 递归调用其他makefile

对于规模比较大的程序一般我们都会将其拆分为复数的小模块,不同的人独立完成自己的模块最后统一编译.因此可以在每个目录下建立自己的Makefile,然后在总控Makefile中调用子目录的Makefile文件.

这个其实很简单,只要使用预设变量`$(MAKE)`即可,值得注意的是调用子makefile时我们可以通过使用`export 变量名`控制参数是否进行传递.如果变量被`export`出去了则后面的流程也就都可以使用这个变量了.

## 使用makefile

为了弄明白它是怎么工作的,下面我们还是以`binary_vector`为例为它写个`makefile`用以实现编译静态链接库和测试文件的功能:

+ `examples/工具链/编译配套工具/usemake/makefile`

```makefile
CC = gcc
DIR = $(shell pwd)
INCLUDE_DIR = $(DIR)/inc
SRC_DIR = $(DIR)/src
LIB_DIR = $(DIR)/lib
TEST_BIN_DIR = $(DIR)/build/test
TEST_DIR = $(DIR)/test

objects = $(patsubst %.c, %.o, $(wildcard $(SRC_DIR)/*.c))

all: $(LIB_DIR)/libvector.a 
	@echo "done!"

$(LIB_DIR)/libvector.a: ${objects}
	$(AR) crvu $@ $^

$(SRC_DIR)/%.o: $(SRC_DIR)/%.c
	$(CC) -c -I $(INCLUDE_DIR) $^ -o $@

$(TEST_BIN_DIR)/vectorTest: $(LIB_DIR)/libvector.a $(TEST_DIR)/test.c
	$(CC) -static -I${INCLUDE_DIR} -L${LIB_DIR}  $(TEST_DIR)/test.c -lvector -o $@

test: $(TEST_BIN_DIR)/vectorTest
	$(TEST_BIN_DIR)/vectorTest
    
clean: $(TEST_BIN_DIR)/vectorTest $(objects) $(LIB_DIR)/libvector.a
	rm $(TEST_BIN_DIR)/vectorTest $(objects) $(LIB_DIR)/libvector.a

echo:
	@echo "make echo"
	@echo "objects ${objects}"
```

### 使用`make`命令

make命令使用`-C`指定操作目录,后面接`makefile`中的规则名执行定义的过程和依赖.如果不指定规则则会使用第一条定义的

```bash
!make -C  examples/工具链/编译配套工具/usemake
```
