Classic Timing Analyzer report for divDigital
Sat Sep 23 16:26:19 2017
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'CLK'
  7. tco
  8. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                            ;
+------------------------------+-------+---------------+----------------------------------+---------+---------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From    ; To      ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+---------+---------+------------+----------+--------------+
; Worst-case tco               ; N/A   ; None          ; 12.367 ns                        ; num[12] ; Q       ; CLK        ; --       ; 0            ;
; Clock Setup: 'CLK'           ; N/A   ; None          ; 187.69 MHz ( period = 5.328 ns ) ; num[1]  ; num[13] ; CLK        ; CLK      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;         ;         ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+---------+---------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EPM570T100C5       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; CLK             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'CLK'                                                                                                                                                                     ;
+-------+------------------------------------------------+---------+---------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From    ; To      ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+---------+---------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; 187.69 MHz ( period = 5.328 ns )               ; num[1]  ; num[12] ; CLK        ; CLK      ; None                        ; None                      ; 4.619 ns                ;
; N/A   ; 187.69 MHz ( period = 5.328 ns )               ; num[1]  ; num[11] ; CLK        ; CLK      ; None                        ; None                      ; 4.619 ns                ;
; N/A   ; 187.69 MHz ( period = 5.328 ns )               ; num[1]  ; num[10] ; CLK        ; CLK      ; None                        ; None                      ; 4.619 ns                ;
; N/A   ; 187.69 MHz ( period = 5.328 ns )               ; num[1]  ; num[9]  ; CLK        ; CLK      ; None                        ; None                      ; 4.619 ns                ;
; N/A   ; 187.69 MHz ( period = 5.328 ns )               ; num[1]  ; num[13] ; CLK        ; CLK      ; None                        ; None                      ; 4.619 ns                ;
; N/A   ; 188.15 MHz ( period = 5.315 ns )               ; num[1]  ; num[16] ; CLK        ; CLK      ; None                        ; None                      ; 4.606 ns                ;
; N/A   ; 188.15 MHz ( period = 5.315 ns )               ; num[1]  ; num[14] ; CLK        ; CLK      ; None                        ; None                      ; 4.606 ns                ;
; N/A   ; 188.15 MHz ( period = 5.315 ns )               ; num[1]  ; num[15] ; CLK        ; CLK      ; None                        ; None                      ; 4.606 ns                ;
; N/A   ; 198.41 MHz ( period = 5.040 ns )               ; num[5]  ; num[12] ; CLK        ; CLK      ; None                        ; None                      ; 4.331 ns                ;
; N/A   ; 198.41 MHz ( period = 5.040 ns )               ; num[5]  ; num[11] ; CLK        ; CLK      ; None                        ; None                      ; 4.331 ns                ;
; N/A   ; 198.41 MHz ( period = 5.040 ns )               ; num[5]  ; num[10] ; CLK        ; CLK      ; None                        ; None                      ; 4.331 ns                ;
; N/A   ; 198.41 MHz ( period = 5.040 ns )               ; num[5]  ; num[9]  ; CLK        ; CLK      ; None                        ; None                      ; 4.331 ns                ;
; N/A   ; 198.41 MHz ( period = 5.040 ns )               ; num[5]  ; num[13] ; CLK        ; CLK      ; None                        ; None                      ; 4.331 ns                ;
; N/A   ; 198.93 MHz ( period = 5.027 ns )               ; num[5]  ; num[16] ; CLK        ; CLK      ; None                        ; None                      ; 4.318 ns                ;
; N/A   ; 198.93 MHz ( period = 5.027 ns )               ; num[5]  ; num[14] ; CLK        ; CLK      ; None                        ; None                      ; 4.318 ns                ;
; N/A   ; 198.93 MHz ( period = 5.027 ns )               ; num[5]  ; num[15] ; CLK        ; CLK      ; None                        ; None                      ; 4.318 ns                ;
; N/A   ; 201.13 MHz ( period = 4.972 ns )               ; num[4]  ; num[12] ; CLK        ; CLK      ; None                        ; None                      ; 4.263 ns                ;
; N/A   ; 201.13 MHz ( period = 4.972 ns )               ; num[4]  ; num[11] ; CLK        ; CLK      ; None                        ; None                      ; 4.263 ns                ;
; N/A   ; 201.13 MHz ( period = 4.972 ns )               ; num[4]  ; num[10] ; CLK        ; CLK      ; None                        ; None                      ; 4.263 ns                ;
; N/A   ; 201.13 MHz ( period = 4.972 ns )               ; num[4]  ; num[9]  ; CLK        ; CLK      ; None                        ; None                      ; 4.263 ns                ;
; N/A   ; 201.13 MHz ( period = 4.972 ns )               ; num[4]  ; num[13] ; CLK        ; CLK      ; None                        ; None                      ; 4.263 ns                ;
; N/A   ; 201.65 MHz ( period = 4.959 ns )               ; num[4]  ; num[16] ; CLK        ; CLK      ; None                        ; None                      ; 4.250 ns                ;
; N/A   ; 201.65 MHz ( period = 4.959 ns )               ; num[4]  ; num[14] ; CLK        ; CLK      ; None                        ; None                      ; 4.250 ns                ;
; N/A   ; 201.65 MHz ( period = 4.959 ns )               ; num[4]  ; num[15] ; CLK        ; CLK      ; None                        ; None                      ; 4.250 ns                ;
; N/A   ; 207.17 MHz ( period = 4.827 ns )               ; num[2]  ; num[12] ; CLK        ; CLK      ; None                        ; None                      ; 4.118 ns                ;
; N/A   ; 207.17 MHz ( period = 4.827 ns )               ; num[2]  ; num[11] ; CLK        ; CLK      ; None                        ; None                      ; 4.118 ns                ;
; N/A   ; 207.17 MHz ( period = 4.827 ns )               ; num[2]  ; num[10] ; CLK        ; CLK      ; None                        ; None                      ; 4.118 ns                ;
; N/A   ; 207.17 MHz ( period = 4.827 ns )               ; num[2]  ; num[9]  ; CLK        ; CLK      ; None                        ; None                      ; 4.118 ns                ;
; N/A   ; 207.17 MHz ( period = 4.827 ns )               ; num[2]  ; num[13] ; CLK        ; CLK      ; None                        ; None                      ; 4.118 ns                ;
; N/A   ; 207.73 MHz ( period = 4.814 ns )               ; num[2]  ; num[16] ; CLK        ; CLK      ; None                        ; None                      ; 4.105 ns                ;
; N/A   ; 207.73 MHz ( period = 4.814 ns )               ; num[2]  ; num[14] ; CLK        ; CLK      ; None                        ; None                      ; 4.105 ns                ;
; N/A   ; 207.73 MHz ( period = 4.814 ns )               ; num[2]  ; num[15] ; CLK        ; CLK      ; None                        ; None                      ; 4.105 ns                ;
; N/A   ; 209.86 MHz ( period = 4.765 ns )               ; num[0]  ; num[12] ; CLK        ; CLK      ; None                        ; None                      ; 4.056 ns                ;
; N/A   ; 209.86 MHz ( period = 4.765 ns )               ; num[0]  ; num[11] ; CLK        ; CLK      ; None                        ; None                      ; 4.056 ns                ;
; N/A   ; 209.86 MHz ( period = 4.765 ns )               ; num[0]  ; num[10] ; CLK        ; CLK      ; None                        ; None                      ; 4.056 ns                ;
; N/A   ; 209.86 MHz ( period = 4.765 ns )               ; num[0]  ; num[9]  ; CLK        ; CLK      ; None                        ; None                      ; 4.056 ns                ;
; N/A   ; 209.86 MHz ( period = 4.765 ns )               ; num[0]  ; num[13] ; CLK        ; CLK      ; None                        ; None                      ; 4.056 ns                ;
; N/A   ; 210.44 MHz ( period = 4.752 ns )               ; num[0]  ; num[16] ; CLK        ; CLK      ; None                        ; None                      ; 4.043 ns                ;
; N/A   ; 210.44 MHz ( period = 4.752 ns )               ; num[0]  ; num[14] ; CLK        ; CLK      ; None                        ; None                      ; 4.043 ns                ;
; N/A   ; 210.44 MHz ( period = 4.752 ns )               ; num[0]  ; num[15] ; CLK        ; CLK      ; None                        ; None                      ; 4.043 ns                ;
; N/A   ; 211.86 MHz ( period = 4.720 ns )               ; num[1]  ; num[8]  ; CLK        ; CLK      ; None                        ; None                      ; 4.011 ns                ;
; N/A   ; 211.86 MHz ( period = 4.720 ns )               ; num[1]  ; num[5]  ; CLK        ; CLK      ; None                        ; None                      ; 4.011 ns                ;
; N/A   ; 211.86 MHz ( period = 4.720 ns )               ; num[1]  ; num[4]  ; CLK        ; CLK      ; None                        ; None                      ; 4.011 ns                ;
; N/A   ; 211.86 MHz ( period = 4.720 ns )               ; num[1]  ; num[6]  ; CLK        ; CLK      ; None                        ; None                      ; 4.011 ns                ;
; N/A   ; 211.86 MHz ( period = 4.720 ns )               ; num[1]  ; num[7]  ; CLK        ; CLK      ; None                        ; None                      ; 4.011 ns                ;
; N/A   ; 214.87 MHz ( period = 4.654 ns )               ; num[3]  ; num[12] ; CLK        ; CLK      ; None                        ; None                      ; 3.945 ns                ;
; N/A   ; 214.87 MHz ( period = 4.654 ns )               ; num[3]  ; num[11] ; CLK        ; CLK      ; None                        ; None                      ; 3.945 ns                ;
; N/A   ; 214.87 MHz ( period = 4.654 ns )               ; num[3]  ; num[10] ; CLK        ; CLK      ; None                        ; None                      ; 3.945 ns                ;
; N/A   ; 214.87 MHz ( period = 4.654 ns )               ; num[3]  ; num[9]  ; CLK        ; CLK      ; None                        ; None                      ; 3.945 ns                ;
; N/A   ; 214.87 MHz ( period = 4.654 ns )               ; num[3]  ; num[13] ; CLK        ; CLK      ; None                        ; None                      ; 3.945 ns                ;
; N/A   ; 215.47 MHz ( period = 4.641 ns )               ; num[3]  ; num[16] ; CLK        ; CLK      ; None                        ; None                      ; 3.932 ns                ;
; N/A   ; 215.47 MHz ( period = 4.641 ns )               ; num[3]  ; num[14] ; CLK        ; CLK      ; None                        ; None                      ; 3.932 ns                ;
; N/A   ; 215.47 MHz ( period = 4.641 ns )               ; num[3]  ; num[15] ; CLK        ; CLK      ; None                        ; None                      ; 3.932 ns                ;
; N/A   ; 217.20 MHz ( period = 4.604 ns )               ; num[7]  ; num[12] ; CLK        ; CLK      ; None                        ; None                      ; 3.895 ns                ;
; N/A   ; 217.20 MHz ( period = 4.604 ns )               ; num[7]  ; num[11] ; CLK        ; CLK      ; None                        ; None                      ; 3.895 ns                ;
; N/A   ; 217.20 MHz ( period = 4.604 ns )               ; num[7]  ; num[10] ; CLK        ; CLK      ; None                        ; None                      ; 3.895 ns                ;
; N/A   ; 217.20 MHz ( period = 4.604 ns )               ; num[7]  ; num[9]  ; CLK        ; CLK      ; None                        ; None                      ; 3.895 ns                ;
; N/A   ; 217.20 MHz ( period = 4.604 ns )               ; num[7]  ; num[13] ; CLK        ; CLK      ; None                        ; None                      ; 3.895 ns                ;
; N/A   ; 217.82 MHz ( period = 4.591 ns )               ; num[7]  ; num[16] ; CLK        ; CLK      ; None                        ; None                      ; 3.882 ns                ;
; N/A   ; 217.82 MHz ( period = 4.591 ns )               ; num[7]  ; num[14] ; CLK        ; CLK      ; None                        ; None                      ; 3.882 ns                ;
; N/A   ; 217.82 MHz ( period = 4.591 ns )               ; num[7]  ; num[15] ; CLK        ; CLK      ; None                        ; None                      ; 3.882 ns                ;
; N/A   ; 222.42 MHz ( period = 4.496 ns )               ; num[6]  ; num[12] ; CLK        ; CLK      ; None                        ; None                      ; 3.787 ns                ;
; N/A   ; 222.42 MHz ( period = 4.496 ns )               ; num[6]  ; num[11] ; CLK        ; CLK      ; None                        ; None                      ; 3.787 ns                ;
; N/A   ; 222.42 MHz ( period = 4.496 ns )               ; num[6]  ; num[10] ; CLK        ; CLK      ; None                        ; None                      ; 3.787 ns                ;
; N/A   ; 222.42 MHz ( period = 4.496 ns )               ; num[6]  ; num[9]  ; CLK        ; CLK      ; None                        ; None                      ; 3.787 ns                ;
; N/A   ; 222.42 MHz ( period = 4.496 ns )               ; num[6]  ; num[13] ; CLK        ; CLK      ; None                        ; None                      ; 3.787 ns                ;
; N/A   ; 223.06 MHz ( period = 4.483 ns )               ; num[6]  ; num[16] ; CLK        ; CLK      ; None                        ; None                      ; 3.774 ns                ;
; N/A   ; 223.06 MHz ( period = 4.483 ns )               ; num[6]  ; num[14] ; CLK        ; CLK      ; None                        ; None                      ; 3.774 ns                ;
; N/A   ; 223.06 MHz ( period = 4.483 ns )               ; num[6]  ; num[15] ; CLK        ; CLK      ; None                        ; None                      ; 3.774 ns                ;
; N/A   ; 229.25 MHz ( period = 4.362 ns )               ; num[9]  ; num[16] ; CLK        ; CLK      ; None                        ; None                      ; 3.653 ns                ;
; N/A   ; 229.25 MHz ( period = 4.362 ns )               ; num[9]  ; num[14] ; CLK        ; CLK      ; None                        ; None                      ; 3.653 ns                ;
; N/A   ; 229.25 MHz ( period = 4.362 ns )               ; num[9]  ; num[15] ; CLK        ; CLK      ; None                        ; None                      ; 3.653 ns                ;
; N/A   ; 229.31 MHz ( period = 4.361 ns )               ; num[8]  ; num[12] ; CLK        ; CLK      ; None                        ; None                      ; 3.652 ns                ;
; N/A   ; 229.31 MHz ( period = 4.361 ns )               ; num[8]  ; num[11] ; CLK        ; CLK      ; None                        ; None                      ; 3.652 ns                ;
; N/A   ; 229.31 MHz ( period = 4.361 ns )               ; num[8]  ; num[10] ; CLK        ; CLK      ; None                        ; None                      ; 3.652 ns                ;
; N/A   ; 229.31 MHz ( period = 4.361 ns )               ; num[8]  ; num[9]  ; CLK        ; CLK      ; None                        ; None                      ; 3.652 ns                ;
; N/A   ; 229.31 MHz ( period = 4.361 ns )               ; num[8]  ; num[13] ; CLK        ; CLK      ; None                        ; None                      ; 3.652 ns                ;
; N/A   ; 229.99 MHz ( period = 4.348 ns )               ; num[8]  ; num[16] ; CLK        ; CLK      ; None                        ; None                      ; 3.639 ns                ;
; N/A   ; 229.99 MHz ( period = 4.348 ns )               ; num[8]  ; num[14] ; CLK        ; CLK      ; None                        ; None                      ; 3.639 ns                ;
; N/A   ; 229.99 MHz ( period = 4.348 ns )               ; num[8]  ; num[15] ; CLK        ; CLK      ; None                        ; None                      ; 3.639 ns                ;
; N/A   ; 230.79 MHz ( period = 4.333 ns )               ; num[13] ; num[16] ; CLK        ; CLK      ; None                        ; None                      ; 3.624 ns                ;
; N/A   ; 230.79 MHz ( period = 4.333 ns )               ; num[13] ; num[14] ; CLK        ; CLK      ; None                        ; None                      ; 3.624 ns                ;
; N/A   ; 230.79 MHz ( period = 4.333 ns )               ; num[13] ; num[15] ; CLK        ; CLK      ; None                        ; None                      ; 3.624 ns                ;
; N/A   ; 234.08 MHz ( period = 4.272 ns )               ; num[14] ; num[16] ; CLK        ; CLK      ; None                        ; None                      ; 3.563 ns                ;
; N/A   ; 235.13 MHz ( period = 4.253 ns )               ; num[1]  ; num[3]  ; CLK        ; CLK      ; None                        ; None                      ; 3.544 ns                ;
; N/A   ; 235.85 MHz ( period = 4.240 ns )               ; num[10] ; num[16] ; CLK        ; CLK      ; None                        ; None                      ; 3.531 ns                ;
; N/A   ; 235.85 MHz ( period = 4.240 ns )               ; num[10] ; num[14] ; CLK        ; CLK      ; None                        ; None                      ; 3.531 ns                ;
; N/A   ; 235.85 MHz ( period = 4.240 ns )               ; num[10] ; num[15] ; CLK        ; CLK      ; None                        ; None                      ; 3.531 ns                ;
; N/A   ; 237.02 MHz ( period = 4.219 ns )               ; num[2]  ; num[8]  ; CLK        ; CLK      ; None                        ; None                      ; 3.510 ns                ;
; N/A   ; 237.02 MHz ( period = 4.219 ns )               ; num[2]  ; num[5]  ; CLK        ; CLK      ; None                        ; None                      ; 3.510 ns                ;
; N/A   ; 237.02 MHz ( period = 4.219 ns )               ; num[2]  ; num[4]  ; CLK        ; CLK      ; None                        ; None                      ; 3.510 ns                ;
; N/A   ; 237.02 MHz ( period = 4.219 ns )               ; num[2]  ; num[6]  ; CLK        ; CLK      ; None                        ; None                      ; 3.510 ns                ;
; N/A   ; 237.02 MHz ( period = 4.219 ns )               ; num[2]  ; num[7]  ; CLK        ; CLK      ; None                        ; None                      ; 3.510 ns                ;
; N/A   ; 238.72 MHz ( period = 4.189 ns )               ; num[12] ; num[16] ; CLK        ; CLK      ; None                        ; None                      ; 3.480 ns                ;
; N/A   ; 238.72 MHz ( period = 4.189 ns )               ; num[12] ; num[14] ; CLK        ; CLK      ; None                        ; None                      ; 3.480 ns                ;
; N/A   ; 238.72 MHz ( period = 4.189 ns )               ; num[12] ; num[15] ; CLK        ; CLK      ; None                        ; None                      ; 3.480 ns                ;
; N/A   ; 239.46 MHz ( period = 4.176 ns )               ; num[5]  ; num[8]  ; CLK        ; CLK      ; None                        ; None                      ; 3.467 ns                ;
; N/A   ; 240.56 MHz ( period = 4.157 ns )               ; num[0]  ; num[8]  ; CLK        ; CLK      ; None                        ; None                      ; 3.448 ns                ;
; N/A   ; 240.56 MHz ( period = 4.157 ns )               ; num[0]  ; num[5]  ; CLK        ; CLK      ; None                        ; None                      ; 3.448 ns                ;
; N/A   ; 240.56 MHz ( period = 4.157 ns )               ; num[0]  ; num[4]  ; CLK        ; CLK      ; None                        ; None                      ; 3.448 ns                ;
; N/A   ; 240.56 MHz ( period = 4.157 ns )               ; num[0]  ; num[6]  ; CLK        ; CLK      ; None                        ; None                      ; 3.448 ns                ;
; N/A   ; 240.56 MHz ( period = 4.157 ns )               ; num[0]  ; num[7]  ; CLK        ; CLK      ; None                        ; None                      ; 3.448 ns                ;
; N/A   ; 241.02 MHz ( period = 4.149 ns )               ; num[14] ; num[15] ; CLK        ; CLK      ; None                        ; None                      ; 3.440 ns                ;
; N/A   ; 242.13 MHz ( period = 4.130 ns )               ; num[1]  ; num[2]  ; CLK        ; CLK      ; None                        ; None                      ; 3.421 ns                ;
; N/A   ; 242.37 MHz ( period = 4.126 ns )               ; num[11] ; num[16] ; CLK        ; CLK      ; None                        ; None                      ; 3.417 ns                ;
; N/A   ; 242.37 MHz ( period = 4.126 ns )               ; num[11] ; num[14] ; CLK        ; CLK      ; None                        ; None                      ; 3.417 ns                ;
; N/A   ; 242.37 MHz ( period = 4.126 ns )               ; num[11] ; num[15] ; CLK        ; CLK      ; None                        ; None                      ; 3.417 ns                ;
; N/A   ; 243.43 MHz ( period = 4.108 ns )               ; num[4]  ; num[8]  ; CLK        ; CLK      ; None                        ; None                      ; 3.399 ns                ;
; N/A   ; 246.73 MHz ( period = 4.053 ns )               ; num[5]  ; num[7]  ; CLK        ; CLK      ; None                        ; None                      ; 3.344 ns                ;
; N/A   ; 247.16 MHz ( period = 4.046 ns )               ; num[3]  ; num[8]  ; CLK        ; CLK      ; None                        ; None                      ; 3.337 ns                ;
; N/A   ; 247.16 MHz ( period = 4.046 ns )               ; num[3]  ; num[5]  ; CLK        ; CLK      ; None                        ; None                      ; 3.337 ns                ;
; N/A   ; 247.16 MHz ( period = 4.046 ns )               ; num[3]  ; num[4]  ; CLK        ; CLK      ; None                        ; None                      ; 3.337 ns                ;
; N/A   ; 247.16 MHz ( period = 4.046 ns )               ; num[3]  ; num[6]  ; CLK        ; CLK      ; None                        ; None                      ; 3.337 ns                ;
; N/A   ; 247.16 MHz ( period = 4.046 ns )               ; num[3]  ; num[7]  ; CLK        ; CLK      ; None                        ; None                      ; 3.337 ns                ;
; N/A   ; 250.94 MHz ( period = 3.985 ns )               ; num[4]  ; num[7]  ; CLK        ; CLK      ; None                        ; None                      ; 3.276 ns                ;
; N/A   ; 254.45 MHz ( period = 3.930 ns )               ; num[5]  ; num[6]  ; CLK        ; CLK      ; None                        ; None                      ; 3.221 ns                ;
; N/A   ; 256.74 MHz ( period = 3.895 ns )               ; num[9]  ; num[13] ; CLK        ; CLK      ; None                        ; None                      ; 3.186 ns                ;
; N/A   ; 258.93 MHz ( period = 3.862 ns )               ; num[4]  ; num[6]  ; CLK        ; CLK      ; None                        ; None                      ; 3.153 ns                ;
; N/A   ; 265.04 MHz ( period = 3.773 ns )               ; num[10] ; num[13] ; CLK        ; CLK      ; None                        ; None                      ; 3.064 ns                ;
; N/A   ; 265.11 MHz ( period = 3.772 ns )               ; num[9]  ; num[12] ; CLK        ; CLK      ; None                        ; None                      ; 3.063 ns                ;
; N/A   ; 266.52 MHz ( period = 3.752 ns )               ; num[2]  ; num[3]  ; CLK        ; CLK      ; None                        ; None                      ; 3.043 ns                ;
; N/A   ; 267.31 MHz ( period = 3.741 ns )               ; num[15] ; num[16] ; CLK        ; CLK      ; None                        ; None                      ; 3.032 ns                ;
; N/A   ; 267.38 MHz ( period = 3.740 ns )               ; num[7]  ; num[8]  ; CLK        ; CLK      ; None                        ; None                      ; 3.031 ns                ;
; N/A   ; 267.45 MHz ( period = 3.739 ns )               ; num[4]  ; num[5]  ; CLK        ; CLK      ; None                        ; None                      ; 3.030 ns                ;
; N/A   ; 268.67 MHz ( period = 3.722 ns )               ; num[12] ; num[13] ; CLK        ; CLK      ; None                        ; None                      ; 3.013 ns                ;
; N/A   ; 271.00 MHz ( period = 3.690 ns )               ; num[0]  ; num[3]  ; CLK        ; CLK      ; None                        ; None                      ; 2.981 ns                ;
; N/A   ; 273.30 MHz ( period = 3.659 ns )               ; num[11] ; num[13] ; CLK        ; CLK      ; None                        ; None                      ; 2.950 ns                ;
; N/A   ; 273.97 MHz ( period = 3.650 ns )               ; num[10] ; num[12] ; CLK        ; CLK      ; None                        ; None                      ; 2.941 ns                ;
; N/A   ; 274.05 MHz ( period = 3.649 ns )               ; num[9]  ; num[11] ; CLK        ; CLK      ; None                        ; None                      ; 2.940 ns                ;
; N/A   ; 275.33 MHz ( period = 3.632 ns )               ; num[6]  ; num[8]  ; CLK        ; CLK      ; None                        ; None                      ; 2.923 ns                ;
; N/A   ; 280.35 MHz ( period = 3.567 ns )               ; num[0]  ; num[2]  ; CLK        ; CLK      ; None                        ; None                      ; 2.858 ns                ;
; N/A   ; 282.81 MHz ( period = 3.536 ns )               ; num[11] ; num[12] ; CLK        ; CLK      ; None                        ; None                      ; 2.827 ns                ;
; N/A   ; 283.53 MHz ( period = 3.527 ns )               ; num[10] ; num[11] ; CLK        ; CLK      ; None                        ; None                      ; 2.818 ns                ;
; N/A   ; 283.61 MHz ( period = 3.526 ns )               ; num[9]  ; num[10] ; CLK        ; CLK      ; None                        ; None                      ; 2.817 ns                ;
; N/A   ; 284.98 MHz ( period = 3.509 ns )               ; num[6]  ; num[7]  ; CLK        ; CLK      ; None                        ; None                      ; 2.800 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; num[14] ; num[14] ; CLK        ; CLK      ; None                        ; None                      ; 2.484 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; num[1]  ; num[1]  ; CLK        ; CLK      ; None                        ; None                      ; 2.465 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; num[5]  ; num[5]  ; CLK        ; CLK      ; None                        ; None                      ; 2.374 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; num[13] ; num[13] ; CLK        ; CLK      ; None                        ; None                      ; 2.364 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; num[2]  ; num[2]  ; CLK        ; CLK      ; None                        ; None                      ; 2.087 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; num[15] ; num[15] ; CLK        ; CLK      ; None                        ; None                      ; 2.076 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; num[3]  ; num[3]  ; CLK        ; CLK      ; None                        ; None                      ; 2.076 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; num[7]  ; num[7]  ; CLK        ; CLK      ; None                        ; None                      ; 2.075 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; num[4]  ; num[4]  ; CLK        ; CLK      ; None                        ; None                      ; 2.074 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; num[12] ; num[12] ; CLK        ; CLK      ; None                        ; None                      ; 2.057 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; num[0]  ; num[1]  ; CLK        ; CLK      ; None                        ; None                      ; 2.011 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; num[8]  ; num[8]  ; CLK        ; CLK      ; None                        ; None                      ; 1.988 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; num[16] ; num[16] ; CLK        ; CLK      ; None                        ; None                      ; 1.982 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; num[11] ; num[11] ; CLK        ; CLK      ; None                        ; None                      ; 1.980 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; num[10] ; num[10] ; CLK        ; CLK      ; None                        ; None                      ; 1.971 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; num[9]  ; num[9]  ; CLK        ; CLK      ; None                        ; None                      ; 1.970 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; num[6]  ; num[6]  ; CLK        ; CLK      ; None                        ; None                      ; 1.953 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; num[0]  ; num[0]  ; CLK        ; CLK      ; None                        ; None                      ; 1.539 ns                ;
+-------+------------------------------------------------+---------+---------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------+
; tco                                                           ;
+-------+--------------+------------+---------+----+------------+
; Slack ; Required tco ; Actual tco ; From    ; To ; From Clock ;
+-------+--------------+------------+---------+----+------------+
; N/A   ; None         ; 12.367 ns  ; num[12] ; Q  ; CLK        ;
; N/A   ; None         ; 11.818 ns  ; num[2]  ; Q  ; CLK        ;
; N/A   ; None         ; 11.694 ns  ; num[6]  ; Q  ; CLK        ;
; N/A   ; None         ; 11.668 ns  ; num[1]  ; Q  ; CLK        ;
; N/A   ; None         ; 11.653 ns  ; num[14] ; Q  ; CLK        ;
; N/A   ; None         ; 11.476 ns  ; num[5]  ; Q  ; CLK        ;
; N/A   ; None         ; 11.331 ns  ; num[15] ; Q  ; CLK        ;
; N/A   ; None         ; 11.317 ns  ; num[13] ; Q  ; CLK        ;
; N/A   ; None         ; 11.305 ns  ; num[4]  ; Q  ; CLK        ;
; N/A   ; None         ; 11.299 ns  ; num[10] ; Q  ; CLK        ;
; N/A   ; None         ; 11.148 ns  ; num[0]  ; Q  ; CLK        ;
; N/A   ; None         ; 11.002 ns  ; num[11] ; Q  ; CLK        ;
; N/A   ; None         ; 10.820 ns  ; num[16] ; Q  ; CLK        ;
; N/A   ; None         ; 10.764 ns  ; num[3]  ; Q  ; CLK        ;
; N/A   ; None         ; 10.737 ns  ; num[9]  ; Q  ; CLK        ;
; N/A   ; None         ; 10.508 ns  ; num[7]  ; Q  ; CLK        ;
; N/A   ; None         ; 10.326 ns  ; num[8]  ; Q  ; CLK        ;
+-------+--------------+------------+---------+----+------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Sat Sep 23 16:26:19 2017
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off divDigital -c divDigital
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "CLK" is an undefined clock
Info: Clock "CLK" has Internal fmax of 187.69 MHz between source register "num[1]" and destination register "num[12]" (period= 5.328 ns)
    Info: + Longest register to register delay is 4.619 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X11_Y7_N2; Fanout = 5; REG Node = 'num[1]'
        Info: 2: + IC(1.282 ns) + CELL(0.978 ns) = 2.260 ns; Loc. = LC_X11_Y7_N2; Fanout = 2; COMB Node = 'num[1]~19'
        Info: 3: + IC(0.000 ns) + CELL(0.123 ns) = 2.383 ns; Loc. = LC_X11_Y7_N3; Fanout = 2; COMB Node = 'num[2]~17'
        Info: 4: + IC(0.000 ns) + CELL(0.261 ns) = 2.644 ns; Loc. = LC_X11_Y7_N4; Fanout = 6; COMB Node = 'num[3]~23'
        Info: 5: + IC(0.000 ns) + CELL(0.349 ns) = 2.993 ns; Loc. = LC_X11_Y7_N9; Fanout = 6; COMB Node = 'num[8]~29'
        Info: 6: + IC(0.000 ns) + CELL(1.626 ns) = 4.619 ns; Loc. = LC_X12_Y7_N3; Fanout = 5; REG Node = 'num[12]'
        Info: Total cell delay = 3.337 ns ( 72.25 % )
        Info: Total interconnect delay = 1.282 ns ( 27.75 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "CLK" to destination register is 3.681 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_12; Fanout = 17; CLK Node = 'CLK'
            Info: 2: + IC(1.600 ns) + CELL(0.918 ns) = 3.681 ns; Loc. = LC_X12_Y7_N3; Fanout = 5; REG Node = 'num[12]'
            Info: Total cell delay = 2.081 ns ( 56.53 % )
            Info: Total interconnect delay = 1.600 ns ( 43.47 % )
        Info: - Longest clock path from clock "CLK" to source register is 3.681 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_12; Fanout = 17; CLK Node = 'CLK'
            Info: 2: + IC(1.600 ns) + CELL(0.918 ns) = 3.681 ns; Loc. = LC_X11_Y7_N2; Fanout = 5; REG Node = 'num[1]'
            Info: Total cell delay = 2.081 ns ( 56.53 % )
            Info: Total interconnect delay = 1.600 ns ( 43.47 % )
    Info: + Micro clock to output delay of source is 0.376 ns
    Info: + Micro setup delay of destination is 0.333 ns
Info: tco from clock "CLK" to destination pin "Q" through register "num[12]" is 12.367 ns
    Info: + Longest clock path from clock "CLK" to source register is 3.681 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_12; Fanout = 17; CLK Node = 'CLK'
        Info: 2: + IC(1.600 ns) + CELL(0.918 ns) = 3.681 ns; Loc. = LC_X12_Y7_N3; Fanout = 5; REG Node = 'num[12]'
        Info: Total cell delay = 2.081 ns ( 56.53 % )
        Info: Total interconnect delay = 1.600 ns ( 43.47 % )
    Info: + Micro clock to output delay of source is 0.376 ns
    Info: + Longest register to pin delay is 8.310 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X12_Y7_N3; Fanout = 5; REG Node = 'num[12]'
        Info: 2: + IC(1.784 ns) + CELL(0.740 ns) = 2.524 ns; Loc. = LC_X12_Y7_N8; Fanout = 2; COMB Node = 'LessThan0~0'
        Info: 3: + IC(0.305 ns) + CELL(0.200 ns) = 3.029 ns; Loc. = LC_X12_Y7_N9; Fanout = 1; COMB Node = 'LessThan0~1'
        Info: 4: + IC(1.803 ns) + CELL(0.511 ns) = 5.343 ns; Loc. = LC_X10_Y7_N0; Fanout = 1; COMB Node = 'LessThan0~6'
        Info: 5: + IC(0.645 ns) + CELL(2.322 ns) = 8.310 ns; Loc. = PIN_81; Fanout = 0; PIN Node = 'Q'
        Info: Total cell delay = 3.773 ns ( 45.40 % )
        Info: Total interconnect delay = 4.537 ns ( 54.60 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 186 megabytes
    Info: Processing ended: Sat Sep 23 16:26:20 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


