## laboratorio 01 introducción a HDL

## Estudiante: Andrés Holguín Restrepo

En este laboratorio inicial se empezó el acercamiento al software Quartus mediante la creación y simulación de un sumador de 1 bit y su uso para generar el sumador de 4 bits.

Los códigos a implementar se encontraban en la guia de laboratorio, sin embargo me quedé "jugando" con ellos para empezar a acostumbrarme al lenguaje de programación para los archivos verilog o .v.

Tuve varios problemas al inicio. La carpeta de trabajo de los laboratorios que creaba siempre estaba vacía, pero con la ayuda de mis compañeros y las tutorias del profesor estos problemas se arreglaron al final.

Otro aspecto que me costó entender fue utilziar apropiadamente la interfaz de simulación, ya que no entendía muy bien el testbench. Sin embargo lo logré entender y ya sé implementarlo. De este modo logré ajustar los tiempos entre cada caso y asignar un tiempo total a la simulación para que no se quede en un bucle todo el tiempo.

A continuación muestro dos imagenes de los resultados de la simulación, una de los primeros casos y la otra de los últimos:

![alt text](https://github.com/unal-edigital1-lab/lab00-aholguinr/tree/master/Imagenes/sim1.png "Simulación 1")

![alt text](https://github.com/unal-edigital1-lab/lab00-aholguinr/tree/master/Imagenes/sim1.png "Simulación 2")
