---
publish: true
tags: 
aliases: 
finished: true
title: 题44
created: "2024-11-21 06:38"
updated: "2024-11-21 07:40"
---
## 题44
### 题目
> [!question]+
> （13 分）
> 
> 某计算机字长 16 位，采用 16 位定长指令字结构，部分数据通路结构如下图所示（见下页），图中所有控制信号为 1 时表示有效、为 0 时表示无效，例如控制信号 MDRinE 为 1 表示允许数据从 DB 打入 MDR，MDRin 为 1 表示允许数据从内总线打入 MDR。假设 MAR 的输出一直处于使能状态。加法指令 “ADD (R1)，R0” 的功能为(R0)+((R1))→(R1)，即将 R0 中的数据与 R1 的内容所指主存单元的数据相加，并将结果送入 R1 的内容所指主存单元中保存。
> 
> ![](https://picx.zhimg.com/v2-8ed2464c3bc04f06b156234cb1c36377_r.jpg)
> 
> 下表给出了上述指令取指和译码阶段每个节拍（时钟周期）的功能和有效控制信号，请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。
> 
> $\begin{array}{c|c|c} \text{时钟}&\text{功能}&\text{有效控制信号}\\\hline \rm C1&\rm MAR\leftarrow(PC)&\rm PCout,MARin\\ \rm C2&\rm MDR\leftarrow M(MAR),\ PC←(PC)+1 &\rm MemR,MDRinE\\ \rm C3&\rm IR\leftarrow (MDR)&\rm MDRout,IRin\\ \rm C4&\text{指令译码}&\text{无} \end{array}$
### 解
> [!done]+
> 题目已经给出了取指周期的数据流，要求给出执行周期的数据流，该执行周期执行的是加法指令 “ADD (R1)，R0”，将 R0 中的数据与 R1 的内容所指主存单元的数据相加，并将结果送入 R1 的内容所指主存单元中保存。
> 
> 将 R1 的内容所指主存单元的数据读出到 MDR 的节拍安排如下：
> 
> C5: (R1)→MAR  
> C6: M(MAR)→MDR  
> [[ALU]] 一端是寄存器 A，MDR 和 R0 中的内容必须有一个先写入 A 中，因为加法具有交换性，MDR 中的内容先写入 A 中还是 R0 中的内容先写入 A 中不会影响结果的正确性，这里分情况讨论。
> 
> 情况一：若将 MDR 的内容写入 A 中，则
> 
> C7: (MDR)→A
> 
> 然后执行加法操作，并将结果送入寄存器 AC。
> 
> C8: $\rm (A)+ (R0)\overset{ALU}{\rightarrow}AC$
> 
> 情况二：若将 R0 的内容写入 A 中，则
> 
> C7: (R0)→A
> 
> 然后执行加法操作，并将结果送入寄存器 AC。
> 
> C8: $\rm (A)+ (MDR)\overset{ALU}{\rightarrow}AC$
> 
> 之后将加法结果写回到 Rl 的内容所指主存单元：
> 
> C9: (AC)→MDR
> 
> C10: (MDR)→M(MAR)
> 
> 根据情况一得到答案如下：
> 
> $\begin{array}{c|c|c} \text{时钟}&\text{功能}&\text{有效控制信号}\\\hline \rm C5&\rm MAR\leftarrow(R1)&\rm R1out,MARin\\ \rm C6&\rm MDR\leftarrow M(MAR)&\rm MemR,MDRinE\\ \rm C7&\rm A\leftarrow(MDR)&\rm MDRout,Ain\\ \rm C8&\rm AC\overset{ALU}\leftarrow (A)+(R0)&\rm R0out,Add,ACin\\ \rm C9&\rm MDR\leftarrow(AC)&\rm ACout,MDRin\\ \rm C10&\rm M(MAR)\leftarrow(MDR)&\rm MDRoutE,MemW \end{array}$
> 
> 情况二可以进行优化，C6 和 C7 可以并行执行，不会发生总线冲突，如下图所示，根据优化后的情况二后得到答案如下：
> 
> ![](https://pica.zhimg.com/v2-4627b65039a8bcad52880229df13346c_r.jpg)
> 
> $$\begin{array}{c|c|c} \text{时钟}&\text{功能}&\text{有效控制信号}\\\hline \rm C5&\rm MAR\leftarrow(R1)&\rm R1out,MARin\\ \rm C6&\rm MDR\leftarrow M(MAR),A\leftarrow(R0)&\rm MemR,MDRinE, R0out,Ain\\ \rm C7&\rm AC\overset{ALU}\leftarrow (A)+(MDR)&\rm MDRout,Add,ACin\\ \rm C8&\rm MDR\leftarrow(AC)&\rm ACout,MDRin\\ \rm C9&\rm M(MAR)\leftarrow(MDR)&\rm MDRoutE,MemW \end{array}$$
> 
> 这道题中出现了三态门。计算机中的记忆元件由触发器组成，而触发器只有两个状态。即 “0” 态和 “1” 态，所以每条信号线上只能传送一个触发器的信息。如果要在一条信号线上连接多个触发器，而每个触发器可以根据需要与信号线连通或断开，当连通时可以传送 “0” 或“1”，断开时对信号线上的信息不产生影响，就需要一个特殊的电路加以控制，此电路即为三态输出电路，又称为三态门。参考[三态输出电路](https://baike.baidu.com/item/三态输出电路/2688571)。
> 
> 内总线需要被频繁使用，为了防止总线冲突，本题中有 5 个三态门，ACout、PCout、R0out、R1out、MDRout 中至多只能有一个为 1。