# Основная информация
**Verilog** — это язык описания аппаратуры (HDL - Hardware Description Language), используемый для проектирования и моделирования электронных систем. Он позволяет описывать структуру и поведение цифровых схем на различных уровнях абстракции.

## Запуск симуляции
Для запуска симуляции и просмотра результатов необходимо выполнить следующие шаги:
1. Перейти в директорию bin, в которой должны лежать файлы:
```bash
cd C:\iverilog\bin
```
2. Скомпилировать код и тестбенч с помощью команды:
```bash
iverilog.exe -o <имя_файла_симуляции> <файл.v> <тестбенч_файл.v>
```
3. Запуск симуляции:
```bash
vvp <имя_файла_симуляции>
```
4. Просмотр файла в GTKWave:
```bash
C:\iverilog\gtkwave\bin\gtkwave.exe <файл.vcd>
```
