/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */
/*
 * Copyright (c) 2024, Qualcomm Innovation Center, Inc. All rights reserved.
 */

#ifndef _DT_BINDINGS_QCOM_SPMI_VADC_PMAR2230_H
#define _DT_BINDINGS_QCOM_SPMI_VADC_PMAR2230_H

#include <dt-bindings/iio/qcom,spmi-vadc.h>

#ifndef PMAR2230_SID
#define PMAR2230_SID		0
#endif

#define PMI_SID						(PMAR2230_SID << 8)

/* ADC channels for MAYA_ADC for PMIC5 Gen4 */
#define PMAR2230_ADC5_GEN4_OFFSET_REF			(PMI_SID | ADC5_GEN4_OFFSET_REF)
#define PMAR2230_ADC5_GEN4_1P25VREF				(PMI_SID | ADC5_GEN4_1P25VREF)
#define PMAR2230_ADC5_GEN4_VREF_VADC			(PMI_SID | ADC5_GEN4_VREF_VADC)
#define PMAR2230_ADC5_GEN4_DIE_TEMP				(PMI_SID | ADC5_GEN4_DIE_TEMP)

#define PMAR2230_ADC5_GEN4_AMUX_THM1			(PMI_SID | ADC5_GEN4_AMUX1_THM)
#define PMAR2230_ADC5_GEN4_AMUX_THM2			(PMI_SID | ADC5_GEN4_AMUX2_THM)
#define PMAR2230_ADC5_GEN4_AMUX_THM3			(PMI_SID | ADC5_GEN4_AMUX3_THM)
#define PMAR2230_ADC5_GEN4_AMUX_THM4			(PMI_SID | ADC5_GEN4_AMUX4_THM)
#define PMAR2230_ADC5_GEN4_AMUX_THM5_X0_THERM			(PMI_SID | ADC5_GEN4_AMUX5_THM)
#define PMAR2230_ADC5_GEN4_AMUX_THM6_GPIO1		(PMI_SID | ADC5_GEN4_AMUX6_THM)
#define PMAR2230_ADC5_GEN4_AMUX1_GPIO2			(PMI_SID | ADC5_GEN4_AMUX1_GPIO)
#define PMAR2230_ADC5_GEN4_AMUX2_GPIO3			(PMI_SID | ADC5_GEN4_AMUX2_GPIO)
#define PMAR2230_ADC5_GEN4_AMUX3_GPIO4			(PMI_SID | ADC5_GEN4_AMUX3_GPIO)
#define PMAR2230_ADC5_GEN4_AMUX4_GPIO5			(PMI_SID | ADC5_GEN4_AMUX4_GPIO)

/* 10k pull-up */
#define PMAR2230_ADC5_GEN4_AMUX_THM1_10K_PU	(PMI_SID | ADC5_GEN4_AMUX1_THM_10K_PU)
#define PMAR2230_ADC5_GEN4_AMUX_THM2_10K_PU	(PMI_SID | ADC5_GEN4_AMUX2_THM_10K_PU)
#define PMAR2230_ADC5_GEN4_AMUX_THM3_10K_PU	(PMI_SID | ADC5_GEN4_AMUX3_THM_10K_PU)
#define PMAR2230_ADC5_GEN4_AMUX_THM4_10K_PU	(PMI_SID | ADC5_GEN4_AMUX4_THM_10K_PU)
#define PMAR2230_ADC5_GEN4_AMUX_THM5_XO_THERM_10K_PU	(PMI_SID | ADC5_GEN4_AMUX5_THM_10K_PU)
#define PMAR2230_ADC5_GEN4_AMUX_THM6_GPIO1_10K_PU	(PMI_SID | ADC5_GEN4_AMUX6_THM_10K_PU)
#define PMAR2230_ADC5_GEN4_AMUX1_GPIO2_10K_PU		(PMI_SID | ADC5_GEN4_AMUX1_GPIO_10K_PU)
#define PMAR2230_ADC5_GEN4_AMUX2_GPIO3_10K_PU		(PMI_SID | ADC5_GEN4_AMUX2_GPIO_10K_PU)
#define PMAR2230_ADC5_GEN4_AMUX3_GPIO4_10K_PU	(PMI_SID | ADC5_GEN4_AMUX3_GPIO_10K_PU)
#define PMAR2230_ADC5_GEN4_AMUX4_GPIO5_10K_PU		(PMI_SID | ADC5_GEN4_AMUX4_GPIO_10K_PU)

/* 100k pull-up */
#define PMAR2230_ADC5_GEN4_AMUX_THM1_100K_PU	(PMI_SID | ADC5_GEN4_AMUX1_THM_100K_PU)
#define PMAR2230_ADC5_GEN4_AMUX_THM2_100K_PU	(PMI_SID | ADC5_GEN4_AMUX2_THM_100K_PU)
#define PMAR2230_ADC5_GEN4_AMUX_THM3_100K_PU	(PMI_SID | ADC5_GEN4_AMUX3_THM_100K_PU)
#define PMAR2230_ADC5_GEN4_AMUX_THM4_100K_PU	(PMI_SID | ADC5_GEN4_AMUX4_THM_100K_PU)
#define PMAR2230_ADC5_GEN4_AMUX_THM5_XO_THERM_100K_PU	(PMI_SID | ADC5_GEN4_AMUX5_THM_100K_PU)
#define PMAR2230_ADC5_GEN4_AMUX_THM6_GPIO1_100K_PU	(PMI_SID | ADC5_GEN4_AMUX6_THM_100K_PU)
#define PMAR2230_ADC5_GEN4_AMUX1_GPIO2_100K_PU		(PMI_SID | ADC5_GEN4_AMUX1_GPIO_100K_PU)
#define PMAR2230_ADC5_GEN4_AMUX2_GPIO3_100K_PU		(PMI_SID | ADC5_GEN4_AMUX2_GPIO_100K_PU)
#define PMAR2230_ADC5_GEN4_AMUX3_GPIO4_100K_PU	(PMI_SID | ADC5_GEN4_AMUX3_GPIO_100K_PU)
#define PMAR2230_ADC5_GEN4_AMUX4_GPIO5_100K_PU		(PMI_SID | ADC5_GEN4_AMUX4_GPIO_100K_PU)

/* 400k pull-up */
#define PMAR2230_ADC5_GEN4_AMUX_THM1_400K_PU	(PMI_SID | ADC5_GEN4_AMUX1_THM_400K_PU)
#define PMAR2230_ADC5_GEN4_AMUX_THM2_400K_PU	(PMI_SID | ADC5_GEN4_AMUX2_THM_400K_PU)
#define PMAR2230_ADC5_GEN4_AMUX_THM3_400K_PU	(PMI_SID | ADC5_GEN4_AMUX3_THM_400K_PU)
#define PMAR2230_ADC5_GEN4_AMUX_THM4_400K_PU	(PMI_SID | ADC5_GEN4_AMUX4_THM_400K_PU)
#define PMAR2230_ADC5_GEN4_AMUX_THM5_XO_THERM_400K_PU	(PMI_SID | ADC5_GEN4_AMUX5_THM_400K_PU)
#define PMAR2230_ADC5_GEN4_AMUX_THM6_GPIO1_400K_PU	(PMI_SID | ADC5_GEN4_AMUX6_THM_400K_PU)
#define PMAR2230_ADC5_GEN4_AMUX1_GPIO2_400K_PU		(PMI_SID | ADC5_GEN4_AMUX1_GPIO_400K_PU)
#define PMAR2230_ADC5_GEN4_AMUX2_GPIO3_400K_PU		(PMI_SID | ADC5_GEN4_AMUX2_GPIO_400K_PU)
#define PMAR2230_ADC5_GEN4_AMUX3_GPIO4_400K_PU	(PMI_SID | ADC5_GEN4_AMUX3_GPIO_400K_PU)
#define PMAR2230_ADC5_GEN4_AMUX4_GPIO5_400K_PU		(PMI_SID | ADC5_GEN4_AMUX4_GPIO_400K_PU)

/* 1/3 Divider */
#define PMAR2230_ADC5_GEN4_VPH_PWR			(PMI_SID | ADC5_GEN4_VPH_PWR)

#endif /* _DT_BINDINGS_QCOM_SPMI_VADC_MAYA */
