---
layout: default
title: 特別編 第1章　先端ノード技術（FinFET、GAA、CFET） 
---

---

# 🧬 特別編 第1章：先端ノード技術（FinFET、GAA、CFET）  
**Special Chapter 1 : Advanced Node Technologies – FinFET, GAA & CFET**

---

## 🔗 公式リンク / *Official Links*

| 言語 / Language | GitHub Pages 🌐 | GitHub 💻 |
|-----------------|----------------|-----------|
| 🇯🇵 日本語 / *Japanese* | [![GitHub Pages JP](https://img.shields.io/badge/GitHub%20Pages-日本語版-brightgreen?logo=github)](https://samizo-aitl.github.io/Edusemi-v4x/f_chapter1_finfet_gaa/) | [![GitHub Repo JP](https://img.shields.io/badge/GitHub-日本語版-blue?logo=github)](https://github.com/Samizo-AITL/Edusemi-v4x/tree/main/f_chapter1_finfet_gaa) |

---

## 🔰 概要 / Overview

**本章では、FinFET・GAA（Gate-All-Around）・CFET（Complementary FET）に代表される微細化対応の新トランジスタ構造について、物理特性・電気特性・設計影響の観点から体系的に解説します。**  
これらの構造は、プレーナMOSのスケーリング限界を超え、先端CMOSの道を拓くキーテクノロジーです。

> **In this chapter**, we provide a systematic explanation of **FinFET, Gate-All-Around (GAA), and Complementary FET (CFET)** transistor structures, focusing on their **physical structure**, **electrical characteristics**, and **design impacts**.  
These 3D transistor technologies are essential for pushing beyond the limits of traditional planar CMOS scaling.

**📌 対象読者 / Intended Audience**  
- プロセスエンジニア / Process Engineers  
- 回路設計者 / Circuit Designers  
- 半導体教育者・研究者 / Semiconductor Educators & Researchers  

---

## 📚 節構成 / Chapter Structure（v1.1）

| 節番号 / Section | ファイル名 / Filename                              | 内容概要 / Description |
|------------------|-----------------------------------------------------|-------------------------|
| 1.1              | [`f1_1_planar_limitations.md`](f1_1_planar_limitations.md) | プレーナMOSの限界と微細化の壁<br>Limits of Planar MOSFETs |
| 1.2              | [`f1_2_finfet.md`](f1_2_finfet.md)                   | FinFET構造の原理とプロセス概要<br>FinFET Structure & Process |
| 1.3              | [`f1_3_gaa.md`](f1_3_gaa.md)                         | GAA構造とMulti-Nanosheet技術<br>GAA and Nanosheet Technology |
| 1.4              | [`f1_4_comparison.md`](f1_4_comparison.md)           | プレーナ vs FinFET vs GAAの特性比較<br>Comparison of Planar / FinFET / GAA |
| 1.5              | [`f1_5_cfet.md`](f1_5_cfet.md)                       | CFET構造とスタック型MOSの展望<br>CFET Structure and Outlook for Stacked MOS |
| 1.6              | [`f1_6_bsim_models.md`](f1_6_bsim_models.md)         | BSIM4 → BSIM-CMG → CFET版構想<br>*BSIM4 → BSIM-CMG → Toward CFET Compact Model* |

---

## 🔄 関連章へのリンク｜Related Chapter

| 章タイトル / Title | リンク / Link |
|--------------------|---------------|
| 📘 **基礎編 第3章：プロセス技術と設計限界の理解**<br>📘 *Chapter 3: Process Technology and Design Limits* | [➡️ README（基礎編 第3章）](../chapter3_process_evolution/README.md) |

本章は、基礎編第3章における「プレーナMOS〜90nmノード」までのプロセス理解を前提に、**FinFET/GAA/CFETへの進化**を位置づける内容です。  
This chapter builds upon the process knowledge from Chapter 3 and extends it to FinFET, GAA, and CFET structures.

---

## 📎 補足資料 / Appendix

| ファイル名 / Filename                                     | 内容概要 / Description |
|-----------------------------------------------------------|-------------------------|
| [`appendix_f1_node_evolution.md`](appendix_f1_node_evolution.md) | 90nm以降のプロセス進化と物理パラメータ一覧<br>Evolution of Process Nodes (90nm–CFET) |
| [`appendixf1_01_finfetflow.md`](appendixf1_01_finfetflow.md)     | FinFETプロセスフロー詳細（48ステップ）<br>Detailed FinFET Process (48 Steps) |
| [`appendixf1_02_gaaflow.md`](appendixf1_02_gaaflow.md)           | GAA Multi-Nanosheet FETプロセス<br>GAA Multi-Nanosheet Process |
| [`appendixf1_03_finfet_vs_gaa.md`](appendixf1_03_finfet_vs_gaa.md) | FinFETとGAAの工程・特性・設計比較<br>Comparison of FinFET vs GAA |
| [`appendixf1_04_cfet.md`](appendixf1_04_cfet.md)                 | CFETの構造進化と技術的課題<br>CFET Structure Evolution and Technical Challenges |
| [`appendixf1_04a_cfet_flow.md`](appendixf1_04a_cfet_flow.md)     | CFET製造プロセスフロー（Sequential stacked n/p）<br>CFET Process Flow (Sequential stacked n/p) |
| [`appendixf1_05_node_params.md`](appendixf1_05_node_params.md)   | FinFET / GAA 各ノード世代の構造・電気パラメータ一覧<br>Node-wise Parameters for FinFET and GAA |
| [`appendixf1_05a_cfet_params.md`](appendixf1_05a_cfet_params.md) | CFETのパラメータと設計特性（05の拡張資料）<br>CFET Parameters and Design Characteristics (Extension of 05) |
| [`appendixf1_06_node_params_structural.md`](appendixf1_06_node_params_structural.md) | ノード構造パラメータ比較（ $n$ , $H$ , $W$ ）<br>Node Structural Parameters Comparison ( $n$ , $H$ , $W$ ) |

---

## 🔬 実装モデル・回路例｜SPICE Models and Circuits

本章の FinFET・GAA 構造および将来構想の CFET 構造に対応した **BSIM-CMG準拠または仮想定義のSpiceモデル群**は、以下に格納されています：

📁 [`spice_models/`](./spice_models/)

| ファイル名 / Filename | 内容 / Description |
|------------------------|--------------------|
| [`finfet_15nm_model.spice`](./spice_models/finfet_15nm_model.spice)      | 15nm FinFET NMOS モデル |
| [`pfinfet_15nm_model.spice`](./spice_models/pfinfet_15nm_model.spice)    | 15nm FinFET PMOS モデル |
| [`gaa_5nm_model.spice`](./spice_models/gaa_5nm_model.spice)              | 5nm GAA NMOS モデル |
| [`pgaa_5nm_model.spice`](./spice_models/pgaa_5nm_model.spice)            | 5nm GAA PMOS モデル |
| [`cfet_stack_model.spice`](./spice_models/cfet_stack_model.spice)        | 仮想CFET NMOS/PMOSスタックモデル |
| [`nmos_iv_test.spice`](./spice_models/nmos_iv_test.spice)                | NMOSのI-V特性確認ベンチ |
| [`cmos_inverter_finfet.spice`](./spice_models/cmos_inverter_finfet.spice) | FinFET CMOSインバータ回路 |
| [`cmos_inverter_gaa.spice`](./spice_models/cmos_inverter_gaa.spice)     | GAA CMOSインバータ回路 |
| [`cmos_inverter_cfet.spice`](./spice_models/cmos_inverter_cfet.spice)   | CFET CMOSインバータ回路（仮想） |

> **🧪 特に、CMOSインバータ回路（FinFET / GAA / CFET）の `.dc` 解析を通じて、先端構造の VTC（伝達特性） を観察可能です。**  
モデルは BSIM-CMGに準拠しており、LTspiceやngspiceで実行可能です（CFETは仮想定義）。

📘 詳細と使用例は [`spice_models/README.md`](./spice_models/README.md) を参照してください。

---

## 🖼️ 図版フォルダ / Image Directory

構造断面図、ゲート包囲図、スケーリングロードマップ等を `images/` フォルダに順次格納します。  
Structure diagrams, gate coverage illustrations, and scaling roadmaps will be included in the `images/` directory.

---

## 📄 関連教材論文 / Related Tutorial Paper

- **CFET 教材論文公開** / *Educational Tutorial Paper on CFET*  
  [📘 Educational Perspectives on Complementary FETs (CFET): Evolution Beyond GAA and Open Challenges (PDF)](./cfet_tutorial_main.pdf)  

  教育的観点から CFET 技術の概要を整理したチュートリアル論文。  
  Planar → FinFET → GAA → CFET への進化、構造概念、設計インパクト、製造課題、EDA 限界、教育的価値をまとめ、  
  2030 年代に向けた半導体教育・研究への活用を提案。  

  *This tutorial paper provides an educational overview of CFET technology.  
  It reviews the evolution from Planar → FinFET → GAA → CFET, structural concepts, design impacts,  
  manufacturing challenges, EDA limitations, and educational value, proposing its role in semiconductor education and research toward the 2030s.*

- **研究論文公開 / Research Paper on CFET Control**  
  📄 [Cross-Layer Control of CFET Interconnect Delay and Thermal Coupling via PID+FSM+LLM Supervision (PDF)](cfet_ctrl2025.pdf)  
  CFET 縦型統合における配線遅延と熱結合を制御するための制御理論的アプローチを提案。PID+FSM+LLM に基づく実証シミュレーションを含む。  
  *This research paper proposes a control-theoretic approach to mitigate interconnect delay and thermal coupling in CFET integration, with validation using SystemDK simulations.*
  
---

## 👤 **著者・ライセンス | Author & License**

| 📌 項目 / Item | 📄 内容 / Details |
|------|------|
| **著者 / Author** | **三溝 真一**（Shinichi Samizo） |
| **💻 GitHub** | [![GitHub](https://img.shields.io/badge/GitHub-Samizo--AITL-blue?style=for-the-badge&logo=github)](https://github.com/Samizo-AITL) |
| **📜 ライセンス / License** | [![Hybrid License](https://img.shields.io/badge/License-Hybrid-blueviolet?style=for-the-badge)](https://samizo-aitl.github.io/Edusemi-v4x/#-ライセンス--license)<br>コード / Code: [MIT](https://opensource.org/licenses/MIT)<br>教材テキスト / Text: [CC BY 4.0](https://creativecommons.org/licenses/by/4.0/)<br>図表 / Figures: [CC BY-NC 4.0](https://creativecommons.org/licenses/by-nc/4.0/) |

---

## 🔙 戻る｜Back to Top

🏠 [![Site](https://img.shields.io/badge/Site-Edusemi--v4x-lightgrey?style=for-the-badge&logo=githubpages&labelColor=555&color=brightgreen)](../) [![Repo](https://img.shields.io/badge/Repo-Edusemi--v4x-lightgrey?style=for-the-badge&logo=github&labelColor=555&color=blue)](https://github.com/Samizo-AITL/Edusemi-v4x)
