标题title
显示驱动电路、显示屏的刷新方法、显示模组及电子设备
摘要abst
本申请实施例提供一种显示驱动电路、显示屏的刷新方法、显示模组及电子设备，显示驱动电路包括第一逻辑电路和第二逻辑电路，第一逻辑电路和第二逻辑电路分为与逻辑板连接，第一逻辑电路和第二逻辑电路分别适于连接外围驱动电路；逻辑板根据主控制器发送的第一控制信号输出第一时钟信号和第二时钟信号；第一逻辑电路根据第一时钟信号输出第一局部使能信号，第一局部使能信号用于使能外围驱动电路刷新第一显示区；第二逻辑电路根据第二时钟信号输出第二局部使能信号，第二局部使能信号用于使能外围驱动电路刷新所述第二显示区。通过上述显示区驱动电路，能够有效降低显示屏的功耗。
权利要求书clms
1.一种显示驱动电路，所述显示驱动电路适于连接电子设备的主控制器和显示屏的外围驱动电路，所述显示驱动电路包括逻辑板，其特征在于，当所述显示屏包括第一显示区和第二显示区，所述显示驱动电路还包括第一逻辑电路和第二逻辑电路，所述第一逻辑电路和所述第二逻辑电路分为与所述逻辑板连接，所述第一逻辑电路和所述第二逻辑电路分别适于连接所述外围驱动电路；所述逻辑板根据所述主控制器发送的第一控制信号输出第一时钟信号和第二时钟信号；所述第一逻辑电路根据所述第一时钟信号输出第一局部使能信号，所述第一局部使能信号用于使能所述外围驱动电路刷新所述第一显示区；所述第二逻辑电路根据所述第二时钟信号输出第二局部使能信号，所述第二局部使能信号用于使能所述外围驱动电路刷新所述第二显示区。2.如权利要求1所述的显示驱动电路，其特征在于，当所述外围驱动电路包括第一行驱动电路、第二行驱动电路、第一列驱动电路和第二列驱动电路，所述第一时钟信号包括第一局部控制信号、第一行时钟信号和第一列时钟信号，所述第一局部使能信号包括第一行使能信号和第一列使能信号，所述第二时钟信号包括第二局部控制信号、第二行时钟信号和第二列时钟信号，所述第二局部使能信号包括第二行使能信号和第二列使能信号；所述第一逻辑电路根据所述第一局部控制信号和所述第一行时钟信号输出所述第一行使能信号，根据所述第一局部控制信号和所述第一列时钟信号输出所述第一列使能信号，所述第一行使能信号用于使能所述第一行驱动电路，所述第一列使能信号用于使能所述第一列驱动电路，以使所述第一行驱动电路和所述第一列驱动电路刷新所述第一显示区；所述第二逻辑电路根据所述第二局部控制信号和所述第二行时钟信号输出所述第二行使能信号，根据所述第二局部控制信号和所述第二列时钟信号输出所述第二列使能信号，所述第二行使能信号用于使能所述第二行驱动电路，所述第二列使能信号用于使能所述第二列驱动电路，以使所述第二行驱动电路和所述第二列驱动电路刷新所述第二显示区。3.如权利要求2所述的显示驱动电路，其特征在于，所述第一逻辑电路和所述第二逻辑电路包括第一逻辑单元；所述第一逻辑单元用于对所述第一局部控制信号和所述第一行时钟信号进行或非运算，输出所述第一行使能信号；所述第一逻辑单元还用于对所述第二局部控制信号和所述第二行时钟信号进行或非运算，输出所述第二行使能信号。4.如权利要求3所述的显示驱动电路，其特征在于，所述第一逻辑单元包括或非门器件。5.如权利要求4所述的显示驱动电路，其特征在于，所述第一逻辑单元还包括取反模块；所述取反模块用于对所述第一行使能信号进行取反运算，输出第一反向使能信号，所述第一反向使能信号和所述第一行使能信号共同驱动所述第一行驱动电路；所述取反模块还用于对所述第二行使能信号进行取反运算，输出第二反向使能信号，所述第二反向使能信号和所述第二行使能信号共同驱动所述第二行驱动电路。6.如权利要求2所述的显示驱动电路，其特征在于，所述第一逻辑电路和所述第二逻辑电路包括第二逻辑单元；所述第二逻辑单元用于对所述第一局部控制信号和所述第一列时钟信号进行或运算，输出所述第一列使能信号；所述第二逻辑单元还用于对所述第二局部控制信号和所述第二列时钟信号进行或运算，输出所述第二列使能信号。7.如权利要求6所述的显示驱动电路，其特征在于，所述第二逻辑单元包括或门器件。8.如权利要求1至7任一项所述的显示驱动电路，其特征在于，所述第一控制信号包括所述第一显示区的第一刷新率和所述第二显示区的第二刷新率；相应的，所述逻辑板根据所述第一刷新率生成所述第一局部控制信号，根据所述第二刷新率生成所述第二局部控制信号。9.如权利要求2至7任一项所述的显示驱动电路，其特征在于，所述第一控制信号还包括所述第一显示区的第一刷新率、所述第二显示区的第二刷新率、第三显示区的第三刷新率和坐标信息，其中，所述第三显示区为所述第一显示区和/或所述第二显示区的子区域；相应的，所述逻辑板根据所述第一刷新率生成所述第一局部控制信号，根据所述第二刷新率生成所述第二局部控制信号，根据所述第三刷新率和所述坐标信息生成所述第一行时钟信号、所述第一列时钟信号、所述第二行时钟信号和所述第二列时钟信号。10.一种显示屏的刷新方法，其特征在于，应用于显示驱动电路，所述显示驱动电路适于连接电子设备的主控制器和显示屏的外围驱动电路，所述显示驱动电路包括逻辑板；当所述显示屏包括第一显示区和第二显示区，所述显示驱动电路包括第一逻辑电路和第二逻辑电路，所述第一逻辑电路和所述第二逻辑电路分为与所述逻辑板连接，所述第一逻辑电路和所述第二逻辑电路分别适于连接所述外围驱动电路；所述方法包括：所述逻辑板根据主控制器发送的第一控制信号输出第一时钟信号和第二时钟信号；所述第一逻辑电路根据所述第一时钟信号输出第一局部使能信号，所述第一局部使能信号用于使能外围驱动电路刷新所述第一显示区；所述第二逻辑电路根据所述第二时钟信号输出第二局部使能信号，所述第二局部使能信号用于使能外围驱动电路刷新所述第二显示区。11.如权利要求10所述的显示屏的刷新方法，其特征在于，当所述外围驱动电路包括第一行驱动电路、第二行驱动电路、第一列驱动电路和第二列驱动电路，所述第一时钟信号包括第一局部控制信号、第一行时钟信号和第一列时钟信号，所述第一局部使能信号包括第一行使能信号和第一列使能信号，所述第二时钟信号包括第二局部控制信号、第二行时钟信号和第二列时钟信号，所述第二局部使能信号包括第二行使能信号和第二列使能信号；所述第一逻辑电路根据所述第一局部控制信号和所述第一行时钟信号输出所述第一行使能信号，根据所述第一局部控制信号和所述第一列时钟信号输出所述第一列使能信号，所述第一行使能信号用于使能所述第一行驱动电路，所述第一列使能信号用于使能所述第一列驱动电路，以使所述第一行驱动电路和所述第一列驱动电路刷新所述第一显示区；所述第二逻辑电路根据所述第二局部控制信号和所述第二行时钟信号输出所述第二行使能信号，根据所述第二局部控制信号和所述第二列时钟信号输出所述第二列使能信号，所述第二行使能信号用于使能所述第二行驱动电路，所述第二列使能信号用于使能所述第二列驱动电路，以使所述第二行驱动电路和所述第二列驱动电路刷新所述第二显示区。12.如权利要求11所述的显示屏的刷新方法，其特征在于，所述第一逻辑电路和所述第二逻辑电路包括第一逻辑单元；所述第一逻辑单元对所述第一局部控制信号和所述第一行时钟信号进行或非运算，输出所述第一行使能信号；所述第一逻辑单元对所述第二局部控制信号和所述第二行时钟信号进行或非运算，输出所述第二行使能信号。13.如权利要求12所述的显示屏的刷新方法，其特征在于，所述第一逻辑单元包括或非门器件。14.如权利要求13所述的显示屏的刷新方法，其特征在于，所述第一逻辑单元还包括取反模块；所述取反模块对所述第一行使能信号进行取反运算，输出第一反向使能信号，所述第一反向使能信号和所述第一行使能信号共同驱动所述第一行驱动电路；所述取反模块对所述第二行使能信号进行取反运算，输出第二反向使能信号，所述第二反向使能信号和所述第二行使能信号共同驱动所述第二行驱动电路。15.如权利要求11所述的显示屏的刷新方法，其特征在于，所述第一逻辑电路和所述第二逻辑电路包括第二逻辑单元；所述第二逻辑单元对所述第一局部控制信号和所述第一列时钟信号进行或运算，输出所述第一列使能信号；所述第二逻辑单元对所述第二局部控制信号和所述第二列时钟信号进行或运算，输出所述第二列使能信号。16.如权利要求15所述的显示屏的刷新方法，其特征在于，所述第二逻辑单元包括或门器件。17.如权利要求10至16任一项所述的显示屏的刷新方法，其特征在于，所述第一控制信号包括所述第一显示区的第一刷新率和所述第二显示区的第二刷新率；相应的，所述逻辑板根据所述第一刷新率生成所述第一局部控制信号，根据所述第二刷新率生成所述第二局部控制信号。18.如权利要求11至16任一项所述的显示屏的刷新方法，其特征在于，所述第一控制信号还包括所述第一显示区的第一刷新率、所述第二显示区的第二刷新率、第三显示区的第三刷新率和坐标信息，其中，所述第三显示区为所述第一显示区和/或所述第二显示区的子区域；相应的，所述逻辑板根据所述第一刷新率生成所述第一局部控制信号，根据所述第二刷新率生成所述第二局部控制信号，根据所述第三刷新率和所述坐标信息生成所述第一行时钟信号、所述第一列时钟信号、所述第二行时钟信号和所述第二列时钟信号。19.一种显示模组，其特征在于，所述显示模组包括显示屏、外围驱动电路、以及如权利要求1至9任一项所述的显示驱动电路；所述显示屏包括第一显示区和第二显示区；所述外围驱动电路用于根据所述显示驱动电路输出的第一局部使能信号刷新所述第一显示区、根据所述显示驱动电路输出的第二局部使能信号刷新所述第二显示区。20.如权利要求19所述的显示模组，其特征在于，所述外围驱动电路包括第一行驱动电路、第二行驱动电路、第一列驱动电路和第二列驱动电路；所述第一行驱动电路和所述第一列驱动电路用于刷新所述第一显示区，所述第二行驱动电路和所述第二列驱动电路用于刷新所述第二显示区。21.一种电子设备，其特征在于，包括主控制器、以及如权利要求19至20任一项所述的显示模组；所述主控制器，用于向所述显示模组发送第一控制信号；所述显示模组，用于根据所述第一控制信号显示图像。
说明书desc
技术领域本申请涉及显示屏领域，尤其涉及一种显示驱动电路、显示屏的刷新方法、显示模组及电子设备。背景技术随着电子技术的飞速发展，电子设备极大地改善了人们的生活和工作方式。为了满足用户娱乐、办公、观看视频或浏览网页等各种各样的需要，电子设备的显示屏的面积设计的越来越大，对显示驱动电路的性能要求也越来越高。目前，电子设备上的显示屏的刷新方式是全屏刷新，当屏幕上仅有一小部分区域中的显示内容更新频率较高时，全屏刷新的方式会产生较高的设备功耗。发明内容本申请提供一种显示驱动电路、显示屏的刷新方法、显示模组及电子设备，解决了现有技术中显示屏功耗较高的问题。为达到上述目的，本申请采用如下技术方案：第一方面，本申请实施例提供了一种显示驱动电路，所述显示驱动电路适于连接电子设备的主控制器和显示屏的外围驱动电路，所述显示驱动电路包括逻辑板；当所述显示屏包括第一显示区和第二显示区，所述显示驱动电路还包括第一逻辑电路和第二逻辑电路，所述第一逻辑电路和所述第二逻辑电路分为与所述逻辑板连接，所述第一逻辑电路和所述第二逻辑电路分别适于连接所述外围驱动电路；所述逻辑板根据所述主控制器发送的第一控制信号输出第一时钟信号和第二时钟信号；所述第一逻辑电路根据所述第一时钟信号输出第一局部使能信号，所述第一局部使能信号用于使能所述外围驱动电路刷新所述第一显示区；所述第二逻辑电路根据所述第二时钟信号输出第二局部使能信号，所述第二局部使能信号用于使能所述外围驱动电路刷新所述第二显示区。本申请实施例中，逻辑板根据主控制器输出的第一控制信号分别输出两路时钟信号，该两路时钟信号各自通过一个逻辑电路，获得两个局部使能信号；两个局部使能信号分别用于使能外围驱动电路刷新显示屏的两个显示区。上述显示驱动电路中，相当于分成了两路控制电路，每路控制电路用于控制显示屏中一个显示区的刷新，以实现显示屏的分区控制。通过分区控制，可以分别调整两个显示区的刷新率，避免了整块屏幕以相同的高刷新率刷新，使得屏幕中内容更新频率较高的显示区域能够以较高的刷新率进行刷新，而内容更新频率较低的显示区域能够以较低的刷新率进行刷新，从而降低了屏幕的功耗。在第一方面的一种可能的实现方式中，当所述外围驱动电路包括第一行驱动电路、第二行驱动电路、第一列驱动电路和第二列驱动电路，所述第一时钟信号包括第一局部控制信号、第一行时钟信号和第一列时钟信号，所述第一局部使能信号包括第一行使能信号和第一列使能信号，所述第二时钟信号包括第二局部控制信号、第二行时钟信号和第二列时钟信号，所述第二局部使能信号包括第二行使能信号和第二列使能信号；所述第一逻辑电路根据所述第一局部控制信号和所述第一行时钟信号输出所述第一行使能信号，根据所述第一局部控制信号和所述第一列时钟信号输出所述第一列使能信号，所述第一行使能信号用于使能所述第一行驱动电路，所述第一列使能信号用于使能所述第一列驱动电路，以使所述第一行驱动电路和所述第一列驱动电路刷新所述第一显示区；所述第二逻辑电路根据所述第二局部控制信号和所述第二行时钟信号输出所述第二行使能信号，根据所述第二局部控制信号和所述第二列时钟信号输出所述第二列使能信号，所述第二行使能信号用于使能所述第二行驱动电路，所述第二列使能信号用于使能所述第二列驱动电路，以使所述第二行驱动电路和所述第二列驱动电路刷新所述第二显示区。本申请实施例中，第一显示区和第二显示区分别由不同的行驱动电路控制，实现了显示屏的物理分区。通过对显示屏的物理分区，两个GOA电路分别工作，有效保证了屏幕刷新过程的时序，同时保证了两个显示区的显示内容相互对应。在第一方面的一种可能的实现方式中，所述第一逻辑电路和所述第二逻辑电路包括第一逻辑单元；所述第一逻辑单元用于对所述第一局部控制信号和所述第一行时钟信号进行或非运算，输出所述第一行使能信号；所述第一逻辑单元还用于对所述第二局部控制信号和所述第二行时钟信号进行或非运算，输出所述第二行使能信号。在第一方面的一种可能的实现方式中，所述第一逻辑单元包括或非门器件。在第一方面的一种可能的实现方式中，所述第一逻辑单元还包括取反模块；所述取反模块用于对所述第一行使能信号进行取反运算，输出第一反向使能信号，所述第一反向使能信号和所述第一行使能信号共同驱动所述第一行驱动电路；所述取反模块还用于对所述第二行使能信号进行取反运算，输出第二反向使能信号，所述第二反向使能信号和所述第二行使能信号共同驱动所述第二行驱动电路。在第一方面的一种可能的实现方式中，所述第一逻辑电路和所述第二逻辑电路包括第二逻辑单元；所述第二逻辑单元用于对所述第一局部控制信号和所述第一列时钟信号进行或运算，输出所述第一列使能信号；所述第二逻辑单元还用于对所述第二局部控制信号和所述第二列时钟信号进行或运算，输出所述第二列使能信号。在第一方面的一种可能的实现方式中，所述第二逻辑单元包括或门器件。本申请实施例中，由于逻辑电路结构简单，可以通过对显示驱动电路进行简单的电路改造、来实现显示屏的分区刷新，开发难度较低；另外，在显示驱动电路中增设逻辑电路，属于硬件改进，与通过软件实现逻辑控制的方式相比，硬件电路实现更加稳定。在第一方面的一种可能的实现方式中，所述第一控制信号包括所述第一显示区的第一刷新率和所述第二显示区的第二刷新率；相应的，所述逻辑板根据所述第一刷新率生成所述第一局部控制信号，根据所述第二刷新率生成所述第二局部控制信号。其中，第一刷新率和第二刷新率为显示屏的基础帧率的1/N倍，N为正整数。基础帧率根据显示屏的硬件刷新率确定。示例性的，第一局部控制信号的频率为第一刷新率，第二局部控制信号的频率为第二刷新率。示例性的，第一局部控制信号的频率为第一刷新率的预设范围内的任意一个频率，第二局部控制信号的频率为第二刷新率的预设范围内的任意一个频率。在第一方面的一种可能的实现方式中，所述第一控制信号还包括所述第一显示区的第一刷新率、所述第二显示区的第二刷新率、第三显示区的第三刷新率和坐标信息，其中，所述第三显示区为所述第一显示区和/或所述第二显示区的子区域；相应的，所述逻辑板根据所述第一刷新率生成所述第一局部控制信号，根据所述第二刷新率生成所述第二局部控制信号，根据所述第三刷新率和所述坐标信息生成所述第一行时钟信号、所述第一列时钟信号、所述第二行时钟信号和所述第二列时钟信号。其中，第三显示区的坐标信息可以包括第一横坐标、第二横坐标、第一纵坐标和第二纵坐标。一种实现方式中，逻辑板根据第一横坐标和第二横坐标判断第三显示区的位置；根据第一纵坐标和第二纵坐标确定行时钟信号中每个刷新周期内高电平信号上升沿和下降沿各自对应的时刻；根据第三显示区的位置、第三刷新率、以及高电平信号上升沿和下降沿各自对应的时刻，生成第一行时钟信号、第一列时钟信号、第二行时钟信号和第二列时钟信号。一种实现方式中，当第三显示区的位置为第三显示区在第一显示区内，则逻辑板根据高电平信号上升沿和下降沿各自对应的时刻、以及第三刷新率生成第一行时钟信号，将第二行时钟信号设置为低电平，将第一列时钟信号设置为高电平，将第二列时钟信号设置为低电平。一种实现方式中，当第三显示区的位置为第三显示区位于第二显示区内，则逻辑板将第一行时钟信号设置为低电平，根据高电平信号上升沿和下降沿各自对应的时刻、以及第三刷新率生成第二行时钟信号，将第一列时钟信号设置为低电平，将第二列时钟信号设置为高电平。一种实现方式中，当第三显示区的位置为第三显示区的部分区域位于第一显示区内、部分区域位于第二显示区内，则逻辑板根据高电平信号上升沿和下降沿各自对应的时刻、以及第三刷新率生成第一行时钟信号和第二行时钟信号，将第一列时钟信号和第二列时钟信号均设置为高电平。本申请实施例中，第一逻辑电路和第二逻辑电路的电路结构相同，若实现显示屏的分区刷新，可通过逻辑板的时序控制实现。这种方式，只需根据需求改变逻辑板的时序控制算法，即可实现不同的分区刷新效果，实现方式更加灵活，适用性更强。第二方面，本申请实施例提供了一种显示屏的刷新方法，应用于显示驱动电路，所述显示驱动电路适于连接电子设备的主控制器和显示屏的外围驱动电路，所述显示驱动电路包括逻辑板；当所述显示屏包括第一显示区和第二显示区，所述显示驱动电路包括第一逻辑电路和第二逻辑电路，所述第一逻辑电路和所述第二逻辑电路分为与所述逻辑板连接，所述第一逻辑电路和所述第二逻辑电路分别适于连接所述外围驱动电路；所述方法包括：所述逻辑板根据主控制器发送的第一控制信号输出第一时钟信号和第二时钟信号；所述第一逻辑电路根据所述第一时钟信号输出第一局部使能信号，所述第一局部使能信号用于使能外围驱动电路刷新所述第一显示区；所述第二逻辑电路根据所述第二时钟信号输出第二局部使能信号，所述第二局部使能信号用于使能外围驱动电路刷新所述第二显示区。在第一方面的一种可能的实现方式中，当所述外围驱动电路包括第一行驱动电路、第二行驱动电路、第一列驱动电路和第二列驱动电路，所述第一时钟信号包括第一局部控制信号、第一行时钟信号和第一列时钟信号，所述第一局部使能信号包括第一行使能信号和第一列使能信号，所述第二时钟信号包括第二局部控制信号、第二行时钟信号和第二列时钟信号，所述第二局部使能信号包括第二行使能信号和第二列使能信号；所述第一逻辑电路根据所述第一局部控制信号和所述第一行时钟信号输出所述第一行使能信号，根据所述第一局部控制信号和所述第一列时钟信号输出所述第一列使能信号，所述第一行使能信号用于使能所述第一行驱动电路，所述第一列使能信号用于使能所述第一列驱动电路，以使所述第一行驱动电路和所述第一列驱动电路刷新所述第一显示区；所述第二逻辑电路根据所述第二局部控制信号和所述第二行时钟信号输出所述第二行使能信号，根据所述第二局部控制信号和所述第二列时钟信号输出所述第二列使能信号，所述第二行使能信号用于使能所述第二行驱动电路，所述第二列使能信号用于使能所述第二列驱动电路，以使所述第二行驱动电路和所述第二列驱动电路刷新所述第二显示区。在第一方面的一种可能的实现方式中，所述第一逻辑电路和所述第二逻辑电路包括第一逻辑单元；所述第一逻辑单元对所述第一局部控制信号和所述第一行时钟信号进行或非运算，输出所述第一行使能信号；所述第一逻辑单元对所述第二局部控制信号和所述第二行时钟信号进行或非运算，输出所述第二行使能信号。在第一方面的一种可能的实现方式中，所述第一逻辑单元包括或非门器件。在第一方面的一种可能的实现方式中，所述第一逻辑单元还包括取反模块；所述取反模块对所述第一行使能信号进行取反运算，输出第一反向使能信号，所述第一反向使能信号和所述第一行使能信号共同驱动所述第一行驱动电路；所述取反模块对所述第二行使能信号进行取反运算，输出第二反向使能信号，所述第二反向使能信号和所述第二行使能信号共同驱动所述第二行驱动电路。在第一方面的一种可能的实现方式中，所述第一逻辑电路和所述第二逻辑电路包括第二逻辑单元；所述第二逻辑单元对所述第一局部控制信号和所述第一列时钟信号进行或运算，输出所述第一列使能信号；所述第二逻辑单元对所述第二局部控制信号和所述第二列时钟信号进行或运算，输出所述第二列使能信号。在第一方面的一种可能的实现方式中，所述第二逻辑单元包括或门器件。在第一方面的一种可能的实现方式中，所述第一控制信号包括所述第一显示区的第一刷新率和所述第二显示区的第二刷新率；相应的，所述逻辑板根据所述第一刷新率生成所述第一局部控制信号，根据所述第二刷新率生成所述第二局部控制信号。在第一方面的一种可能的实现方式中，所述第一控制信号还包括所述第一显示区的第一刷新率、所述第二显示区的第二刷新率、第三显示区的第三刷新率和坐标信息，其中，所述第三显示区为所述第一显示区和/或所述第二显示区的子区域；相应的，所述逻辑板根据所述第一刷新率生成所述第一局部控制信号，根据所述第二刷新率生成所述第二局部控制信号，根据所述第三刷新率和所述坐标信息生成所述第一行时钟信号、所述第一列时钟信号、所述第二行时钟信号和所述第二列时钟信号。第三方面，本申请实施例提供了一种显示模组，包括显示屏、外围驱动电路、以及第一方面任一项所述的显示驱动电路；所述显示屏包括第一显示区和第二显示区；所述外围驱动电路用于根据所述显示驱动电路输出的第一局部使能信号刷新所述第一显示区、根据所述显示驱动电路输出的第二局部使能信号刷新所述第二显示区。在第三方面的一种可能的实现方式中，所述外围驱动电路包括第一行驱动电路、第二行驱动电路、第一列驱动电路和第二列驱动电路；所述第一行驱动电路和所述第一列驱动电路用于刷新所述第一显示区，所述第二行驱动电路和所述第二列驱动电路用于刷新所述第二显示区。第四方面，本申请实施例提供了一种电子设备，包括主控制器、以及如第三方面任一项所述的显示模组；所述主控制器，用于向所述显示模组发送第一控制信号；所述显示模组，用于根据所述第一控制信号显示图像。第五方面，本申请实施例提供了一种芯片系统，包括处理器，处理器与存储器耦合，处理器执行存储器中存储的计算机程序，以执行第二方面任一项所述显示屏的刷新方法中的步骤。第六方面，本申请实施例提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，计算机程序被一个或多个处理器执行时实现本申请第二方面任一项的方法。第七方面，本申请实施例提供了一种计算机程序产品，当计算机程序产品在设备上运行时，使得设备执行上述第二方面中任一项方法。可以理解的是，上述第二方面至第六方面的有益效果可以参见上述第一方面中的相关描述，在此不再赘述。附图说明图1是本申请实施例提供的电子设备的结构示意图；图2是本申请实施例提供的显示驱动电路的示意图；图3是本申请实施例提供的显示屏的示意图；图4是本申请另一实施例提供的显示驱动电路的示意图；图5是本申请实施例提供的外围驱动电路的示意图；图6是本申请实施例提供的第一逻辑单元的示意图；图7是本申请另一实施例提供的电子设备的示意图；图8是本申请实施例提供的屏幕分区刷新的时序示意图；图9是本申请另一实施例提供的屏幕分区刷新的时序示意图；图10是本申请另一实施例提供的屏幕分区刷新的时序示意图；图11是本申请另一实施例提供的屏幕分区刷新的时序示意图；图12是本申请另一实施例提供的屏幕分区刷新的时序示意图；图13是本申请另一实施例提供的屏幕分区刷新的时序示意图；图14是本申请另一实施例提供的屏幕分区刷新的时序示意图。具体实施方式以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。应当理解，当在本申请说明书和所附权利要求书中使用时，术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。在本申请的描述中，需要理解的是，术语“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。为了便于清楚描述本申请实施例的技术方案，在本申请的实施例中，“第一”、“第二”等字样仅用于区分描述，而不能理解为指示或暗示相对重要性。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。参见图1，是本申请实施例提供的电子设备的结构示意图。如图1所示，电子设备100包括主控制器11、显示驱动电路12和显示屏13。主控制器11，用于向显示驱动电路12输出待处理的视频数据、时钟信号和控制命令等。主控制器11包括但不限于片上系统、应用处理器或通用处理器等各种类型的处理器。显示驱动电路12，用于接收从主控制器11发送的视频数据，并在对该视频数据进行数字部分处理和模拟部分处理之后，得到视频源信号。该数据信号用于输出到显示屏13中，以驱动显示屏13显示图像。在一些示例中，显示驱动电路12可以称为显示驱动集成电路。显示屏13，用于从显示驱动电路12接收源信号，并显示图像。显示屏13可以为折叠显示屏或非折叠显示屏，显示屏13可以为有源矩阵有机发光二级体显示屏、有机发光二极管显示屏或发光二极管显示屏等类型，本申请对此不做具体限定。显示屏13包括多个像素电路。像素电路是显示屏的最小电路单元，一个像素电路相当于显示屏中的一个亚像素。通常，像素电路成阵列方式排列。例如，一种典型的分布是1920×1080的像素阵列，该像素阵列中行方向上包括1920个像素电路、列方向上包括1080个像素电路。在有机发光二极管显示屏中，每个像素电路中包括RGB有机发光二极管，即RGBOLED；在发光二极管显示屏中，每个像素电路中包括RGBLCD。一些实施例中，参见图2，是本申请实施例提供的显示驱动电路的示意图。如图2所示，显示驱动电路12可以包括逻辑板21和外围驱动电路22。逻辑板21也称屏驱动板、中心控制板或TCON。逻辑板21用于根据主控制器11发送的控制命令确定屏幕刷新方式；还用于将主控制器11发送的时钟信号转换为用于驱动外围驱动电路的使能信号，通过该使能信号对外围驱动电路进行时序控制；还用于将主控制器11发送的视频数据转换为数据信号，以使外围驱动电路将该数据信号加载到像素电路中。显示驱动电路12与应用处理器通过移动行业处理器接口通信连接。其中，MIPI RX用于将电子设备内部的接口标准化、从而减少电子设备设计的复杂程度、并提高设计的灵活性。外围驱动电路22包括行驱动电路221和列驱动电路222。其中，行驱动电路221用于产生驱动像素阵列中一行像素电路的行驱动信号。行驱动电路本质是线性控制器，线性控制器的缺点是方向单一，即从像素阵列的首行扫描到末行，或者，从像素阵列的末行扫描到首行。基于图1实施例中所述的像素阵列，行驱动电路控制显示屏中的亚像素逐行扫描并发光，因此，当显示一帧图像时，第一行亚像素发光后，需要保持发光的状态直至最后一行亚像素发光，才能够实现一帧图像的显示。一些示例中，行驱动电路221可以采用阵列基板行驱动电路，GOA是利用薄膜晶体管显示装置阵列制程将栅线行扫描驱动信号电路制作在阵列基板上，以实现对栅线逐行扫描的驱动方式的一项技术，能够实现驱动电路的高度集成，从节省材料和减少工艺步骤两方面减低成本。列驱动电路222用于将逻辑板21引出的数据信号直接或间接地线性加载到像素电路中，以实现整面屏幕的内容更新。一些示例中，列驱动电路可称为源时序控制电路，或source电路，或source板，或源控制板，或Source IC。图2所示只是屏幕驱动电路的一个示例，在图2示例中，外围驱动电路嵌入到显示驱动电路中。在另一些实施例中，外围驱动电路可与显示驱动电路分离设置，即Source IC、Gate IC和DDIC分别为独立芯片。在另一些实施例中，还可以将列驱动电路222嵌入到显示驱动电路中，行驱动电路221与显示驱动电路分离设置，即Gate IC为独立芯片。本申请实施例中不对屏幕驱动电路的结构做具体限定。如图2所示，主控制器11通过MIPI RX向显示驱动电路12发送待处理的视频数据、时钟信号和控制命令等；显示驱动电路12中的逻辑板21根据控制命令确定屏幕刷新模式，将视频数据转换为数据信号，并根据时钟信号和控制命令生成用于驱动行驱动电路221的行使能信号、以及用于驱动列驱动电路222的列使能信号；行驱动电路221在行使能信号的驱动下产生用于驱动像素阵列中一行像素电路的行驱动信号；列驱动电路222在列使能信号的驱动下、将数据信号线性地加载到行驱动信号所驱动的一行像素电路中，以实现屏幕刷新。目前主流的屏幕刷新方式，是对整面屏幕内容进行刷新。该刷新方式下，无论待显示的内容与当前显示的内容相比改变了多少，显示屏中每个像素电路都需要刷新一次内容。在一些应用场景中，屏幕可以分为两个以及以上的显示窗口，例如分为一个语音通话窗口以及一个视频播放窗口。对于语音通话窗口，此窗口在内容变化率较低，该区域需要的刷新率较低；而对于视频播放窗口，此窗口的内容变化率较高，该区域需要的刷新率较高。此种应用场景下，传统方式是，将整块屏幕的刷新率设定在各窗口所需刷新率中的最高刷新率。例如，当视频播放窗口所需刷新率为120Hz，语音通话窗口所需刷新率为60Hz，则将整块屏幕的刷新率设定在视频播放窗口所需的刷新率120Hz。上述方式中，不需要高刷新率的显示窗口也需要采用较高的刷新率，导致屏幕的功耗较高。为了解决上述问题，本申请实施例提供了一种显示驱动电路、显示屏的刷新方法、显示模组及电子设备，通过增加DDIC的逻辑控制信号对显示屏的GOA分区控制，实现了垂直方向选区刷新、水平方向选区驱动，并通过不同的时序控制方案，实现了以不同的刷新率刷新显示屏中的各个显示区域，即实现了屏幕的分区刷新，使得屏幕中内容更新频率较高的显示区域能够以较高的刷新率进行刷新，而内容更新频率较低的显示区域能够以较低的刷新率进行刷新，从而降低了屏幕的功耗。参见图3，是本申请实施例提供的显示屏的示意图。如图3所示，显示屏包括左右排列的第一显示区和第二显示区。基于图3所示的显示屏的分区方案，参见图4，是本申请另一实施例提供的显示驱动电路的示意图。由于图3中显示屏划分为第一显示区和第二显示区，相应的，如图4所示，显示驱动电路12还包括第一逻辑电路23和第二逻辑电路24，所述第一逻辑电路23和所述第二逻辑电路24分为与所述逻辑板21连接，所述第一逻辑电路23和所述第二逻辑电路24分别适于连接所述外围驱动电路22。在图4实施例中，逻辑板21根据主控制器11发送的第一控制信号输出第一时钟信号和第二时钟信号；第一逻辑电路23根据第一时钟信号输出第一局部使能信号，第一局部使能信号用于使能外围驱动电路22刷新第一显示区；第二逻辑电路24根据第二时钟信号输出第二局部使能信号，第二局部使能信号用于使能外围驱动电路22刷新第二显示区。本申请实施例中，逻辑板根据主控制器输出的第一控制信号分别输出两路时钟信号，该两路时钟信号各自通过一个逻辑电路，获得两个局部使能信号；两个局部使能信号分别用于使能外围驱动电路刷新显示屏的两个显示区。上述显示驱动电路中，相当于分成了两路控制电路，每路控制电路用于控制显示屏中一个显示区的刷新，以实现显示屏的分区控制。通过分区控制，可以分别调整两个显示区的刷新率，避免了整块屏幕以相同的高刷新率刷新，使得屏幕中内容更新频率较高的显示区域能够以较高的刷新率进行刷新，而内容更新频率较低的显示区域能够以较低的刷新率进行刷新，从而降低了屏幕的功耗。如图4所示显示驱动电路，外围驱动电路既用于驱动第一显示区，又用于驱动第二显示区，这将会导致屏幕刷新过程的时序混乱。若令外围驱动电路先后刷新第一显示区和第二显示区，则会导致显示屏中两个显示区的显示内容不对应。为了解决上述问题，在一些实施例中，显示屏的分区可以通过将显示屏上的GOA做成左右断开设计来实现。参见图5，是本申请实施例提供的外围驱动电路的示意图。如图5所示，外围驱动电路22中的行驱动电路221包括第一行驱动电路51和第二行驱动电路52，列驱动电路222包括第一列驱动电路53和第二列驱动电路54。相应的，第一时钟信号包括第一局部控制信号、第一行时钟信号和第一列时钟信号，第一局部使能信号包括第一行使能信号和第一列使能信号；第二时钟信号包括第二局部控制信号、第二行时钟信号和第二列时钟信号，第二局部使能信号包括第二行使能信号和第二列使能信号。图5实施例中，第一逻辑电路23根据第一局部控制信号和第一行时钟信号输出第一行使能信号，根据第一局部控制信号和第一列时钟信号输出第一列使能信号。第一行使能信号用于使能第一行驱动电路51，第一列使能信号用于使能第一列驱动电路53。在第一行使能信号和第一列使能信号的共同作用下，使第一行驱动电路51和第一列驱动电路53刷新第一显示区。第二逻辑电路24根据第二局部控制信号和第二行时钟信号输出第二行使能信号，根据第二局部控制信号和第二列时钟信号输出第二列使能信号，第二行使能信号用于使能第二行驱动电路52，第二列使能信号用于使能第二列驱动电路54。在第二行使能信号和第二列使能信号的共同作用下，使第二行驱动电路52和第二列驱动电路54刷新第二显示区。本申请实施例中，第一显示区和第二显示区分别由不同的行驱动电路控制，实现了显示屏的物理分区。通过对显示屏的物理分区，两个GOA电路分别工作，有效保证了屏幕刷新过程的时序，同时保证了两个显示区的显示内容相互对应。在一些实施例中，第一逻辑电路23和第二逻辑电路24包括第一逻辑单元。第一逻辑电路23中的第一逻辑单元用于对第一局部控制信号和第一行时钟信号进行或非运算，输出第一行使能信号。第二逻辑电路24中的第一逻辑单元用于对第二局部控制信号和第二行时钟信号进行或非运算，输出第二行使能信号。或非运算为，当两个输入信号均为低电平信号时，输出高电平信号。任意输入信号为高电平信号时，输出低电平信号。可选的，第一逻辑单元包括或非门器件。可以理解的是，第一逻辑单元可以是独立的或非门器件，还可以是通过多个逻辑器件构建出的用于实现或非运算功能的电路。示例性的，参见图6，是本申请实施例提供的第一逻辑单元的示意图。如图6中的所示，第一逻辑单元由一个非门器件61和一个反相器62构成。如图6中的所示，第一逻辑单元由4个与非门器件63组成。本申请实施例不对第一逻辑单元的具体电路结构做具体限定。由于GOA电路由一对相互反相的时钟信号驱动，相应的，在一个实施例中，第一逻辑单元还包括取反模块。第一逻辑电路23中的取反模块用于对第一行使能信号进行取反运算，输出第一反向使能信号，第一反向使能信号和第一行使能信号共同驱动第一行驱动电路51。第二逻辑电路24中的取反模块用于对第二行使能信号进行取反运算，输出第二反向使能信号，第二反向使能信号和第二行使能信号共同驱动第二行驱动电路52。在一些实施例中，第一逻辑电路23和第二逻辑电路24均包括第二逻辑单元。第一逻辑电路23中的第二逻辑单元用于对第一局部控制信号和第一列时钟信号进行或运算，输出第一列使能信号。第二逻辑电路24中的第二逻辑单元用于对第二局部控制信号和第二列时钟信号进行或运算，输出第二列使能信号。可选的，第二逻辑单元包括或门器件。或运算为，任意一个输入信号为高电平信号，输出高电平信号；所有输入信号均为低电平信号，输出为低电平信号。可以理解的是，第二逻辑单元可以是独立的或门器件，还可以是用于实现或运算功能的电路。例如，通过二极管电路实现所示）、通过开关电路实现所示）、或通过CMOS逻辑所示）实现等。本申请实施例不对第二逻辑单元的具体电路结构做具体限定。需要说明的是，在图5实施例中，第一逻辑电路23和第二逻辑电路24的电路结构相同，若实现显示屏的分区刷新，可通过逻辑板21的时序控制实现。具体的，逻辑板21向第一逻辑电路23输出的第一时钟信号与向第二逻辑电路24输出的第二时钟信号不同，即可实现显示屏的分区刷新，即第一显示区和第二显示区的刷新率不同。在另一些实施例中，还可以通过硬件方式实现显示屏的分区刷新。具体的，第一逻辑电路23和第二逻辑电路24设置为不同的电路结构，逻辑板21的控制逻辑相同，该方式下，也可以对显示屏进行分区刷新控制，使第一显示区和第二显示区的刷新率不同。但是，通过时序控制实现分区刷新的方式与硬件实现方式相比，更加灵活，实际应用中，逻辑板只需根据需求改变输出信号的时序即可，无需更改电路结构，适用性更强。可以理解的是，上述图3到图5实施例中，仅以将显示屏分为两个显示区为例进行说明。实际应用中，还可以根据实际需要，将显示屏划分为3个、或3个以上的显示区。相应的，在电路结构上，每个显示区由一个行驱动电路和一个列驱动电路共同驱动。例如，将显示屏划分为左、中、右三个显示区，相应的，外围驱动电路中包括3个行驱动电路和3个列驱动电路。本申请实施例不对显示区的数量做具体限定。另外，上述图3到图5实施例中，仅以将显示屏均匀划分为左右两个显示区为例进行说明。实际应用中，还可以根据实际需要，将显示屏非均匀划分多个显示区。本申请实施例不对显示区的划分形式做具体限定。下面介绍显示屏分区刷新的时序控制过程。参见图7，是本申请另一实施例提供的电子设备的示意图。图7所示为基于图3到图5实施例所示的显示屏分区方式、显示驱动电路以及外围驱动电路所对应的整体电路。如图7所示，主控制器11通过MIPI RX向显示驱动电路12发送第一控制信号。显示驱动电路12中的逻辑板21根据第一控制信号生成第一时钟信号和第二时钟信号，将第一时钟信号发送给第一逻辑电路，将第二时钟信号发送给第二逻辑电路。第一时钟信号包括第一局部控制信号、第一行时钟信号和第一列时钟信号。第一逻辑电路23中的或非门对输入的第一局部控制信号和第一行时钟信号进行或非运算，输出第一行使能信号；第一逻辑电路23中的取反模块根据输入的第一行使能信号进行取反运算，输出第一反向使能信号；外围驱动电路22的行驱动电路221中的第一行驱动电路51根据第一行使能信号和第一反向使能信号的时序驱动显示屏13中第一显示区对应的像素电路行。第一逻辑电路23中的或门对输入的第一局部控制信号和第一列时钟信号进行或运算，输出第一列使能信号；外围驱动电路22的列驱动电路222中的第一列驱动电路53根据第一列使能信号的时序，将数据信号线性加载到第一显示区中第一行驱动电路51所驱动的一行像素电路中。第二时钟信号包括第二局部控制信号、第二行时钟信号和第二列时钟信号。第二逻辑电路24中的或非门对输入的第二局部控制信号和第二行时钟信号进行或非运算，输出第二行使能信号；第二逻辑电路24中的取反模块根据输入的第二行使能信号进行取反运算，输出第二反向使能信号；外围驱动电路22的行驱动电路221中的第二行驱动电路52根据第二行使能信号和第二反向使能信号的时序驱动显示屏13中第二显示区对应的像素电路行。第二逻辑电路24中的或门对输入的第二局部控制信号和第二列时钟信号进行或运算，输出第二列使能信号；外围驱动电路22的列驱动电路222中的第二列驱动电路54根据第二列使能信号的时序，将数据信号线性加载到第二显示区中第二行驱动电路51所驱动的二行像素电路中。在一些实施例中，主控制器11输出的第一控制信号可以包括第一显示区的第一刷新率和第二显示区的第二刷新率。相应的，逻辑板21根据第一刷新率生成第一局部控制信号，即第一局部控制信号中相邻的每两个上升沿之间的时间间隔与第一刷新率相匹配；根据第二刷新率生成第二局部控制信号，即第二局部控制信号中相邻的每两个上升沿之间的时间间隔与第二刷新率相匹配；将第一行时钟信号、第一列时钟信号、第二行时钟信号和第二列时钟信号均设置为低电平信号。其中，第一刷新率和第二刷新率为显示屏的基础帧率的1/N倍，N为正整数。基础帧率取决于显示屏的硬件刷新率。例如，基础帧率为120Hz，也即每秒内屏幕刷新120次，每次刷新间隔为8.3毫秒；相应的，基础帧率同步信号中相邻的每两个下降沿之间的时间间隔为8.3ms。一种实现方式中，第一局部控制信号的频率为第一刷新率，第二局部控制信号的频率为第二刷新率。示例性的，基础帧率为120Hz，第一刷新率为40Hz，相应的，第一局部控制信号的频率为40Hz，即第一局部控制信号中相邻的每两个上升沿之间的时间间隔约为25ms。第二刷新率为30Hz，相应的，第二局部控制信号的频率为30Hz，即第二局部控制信号中相邻的每两个上升沿之间的时间间隔约为33.3ms。另一种实现方式中，第一局部控制信号的频率为第一刷新率的预设范围内的任意一个频率，第二局部控制信号的频率为第二刷新率的预设范围内的任意一个频率。示例性的，第一刷新率为40Hz，第二刷新率为30Hz。预设范围为±5Hz。相应的，第一局部控制信号的频率可以为35~45Hz中的任意一个频率，如45Hz；第二局部控制信号的频率可以为25~35Hz中的任意一个频率，如30Hz。在一个示例中，参见图8，是本申请实施例提供的屏幕分区刷新的时序示意图。如图8中的所示，基础帧率为120Hz，当第一显示区中内容更新频率较低，第二显示区中内容更新频率较高，假设第一控制信号中第一刷新率为30Hz、第二刷新率为40Hz，相应的，时序控制图如图8中的所示。如图8中的所示的时序图中，逻辑板21输出的第一局部控制信号的频率为30Hz，第二局部控制信号的频率为40Hz，第一行时钟信号、第二列时钟信号、第二行时钟信号和第二列时钟信号均设置为低电平信号。相应的，第一逻辑电路23中的或非门对输入的第一行时钟信号和第一局部控制信号进行或非运算，输出第一行使能信号；即当第一行时钟信号和第一局部控制信号任意一方为低电平时、第一行使能信号为高电平，当第一行时钟信号和第一局部控制信号均为低电平时，第一行使能信号为低电平。第一逻辑电路23中的取反模块对第一行使能信号进行取反运算，输出第一反向使能信号；即当第一行使能信号为高电平、第一反向使能信号为低电平，当第一行使能信号为低电平、第一反向使能信号为高电平。第一逻辑电路23中的或门对输入的第一列时钟信号和第一局部控制信号进行或运算，输出第一列使能信号；即当第一列时钟信号和第一局部控制信号任意一方为高电平、第一列使能信号为高电平，当第一列时钟信号和第一局部控制信号均为低电平、第一列使能信号为低电平。在第一行使能信号、第一反向使能信号和第一列使能信号的共同作用下，外围驱动电路22中的第一行驱动电路51和第一列驱动电路53刷新显示屏13中的第一显示区；第一显示区中内容的刷新率为30Hz，与第一刷新率和第一局部控制信号的频率一致。第二逻辑电路24中的或非门对输入的第二行时钟信号和第二局部控制信号进行或非运算，输出第二行使能信号；即当第二行时钟信号和第二局部控制信号任意一方为低电平时、第二行使能信号为高电平，当第二行时钟信号和第二局部控制信号均为低电平时，第二行使能信号为低电平。第二逻辑电路24中的取反模块对第二行使能信号进行取反运算，输出第二反向使能信号；即当第二行使能信号为高电平、第二反向使能信号为低电平，当第二行使能信号为低电平、第二反向使能信号为高电平。第二逻辑电路24中的或门对输入的第二列时钟信号和第二局部控制信号进行或运算，输出第二列使能信号；即当第二列时钟信号和第二局部控制信号任意一方为高电平、第二列使能信号为高电平，当第二列时钟信号和第一局部控制信号均为低电平、第二列使能信号为低电平。在第二行使能信号、第二反向使能信号和第二列使能信号的共同作用下，外围驱动电路22中的第二行驱动电路52和第二列驱动电路54刷新显示屏13中的第二显示区；第二显示区中内容的刷新率为40Hz，与第二刷新率和第二局部控制信号的频率一致。从图8示例可以看出，基于图7实施例提供的电路，通过逻辑板的时序控制，能够使第一显示区和第二显示区以不同的刷新率刷新内容，即实现了分区刷新，避免了整块屏幕以相同的高刷新率刷新，使得屏幕中内容更新频率较高的显示区域能够以较高的刷新率进行刷新，而内容更新频率较低的显示区域能够以较低的刷新率进行刷新，从而降低了屏幕的功耗。在一些实施例中，基于图7所示的电路，还可以实现三个显示区的分区刷新。具体的，主控制器11输出的第一控制信号除第一刷新率和第二刷新率外，还可以包括第三显示区的第三刷新率、以及第三显示区的坐标信息。其中，第三显示区为第一显示区和/或第二显示区的子区域。第三显示区的坐标信息可以包括第一横坐标、第二横坐标、第一纵坐标和第二纵坐标。X1、X2、Y1和Y2能够确定第三显示区的四个顶点像素的坐标，从而能够确定第三显示区的位置和面积。相应的，逻辑板21根据第一刷新率生成第一局部控制信号，根据第二刷新率生成第二局部控制信号；逻辑板21根据第三显示区的第三刷新率和坐标信息生成第一行时钟信号、第一列时钟信号、第二行时钟信号和第二列时钟信号。其中，逻辑板21根据第一刷新率生成第一局部控制信号，以及根据第二刷新率生成第二局部控制信号的方式，与上述图7实施例中所述方式相同，在此不再赘述。逻辑板21根据第三显示区的第三刷新率和坐标信息生成第一行时钟信号、第一列时钟信号、第二行时钟信号和第二列时钟信号的一种实现方式包括：S101，逻辑板21根据第一横坐标和第二横坐标判断第三显示区的位置。当第一横坐标小于第二横坐标，具体的，若第二横坐标小于第一预设值，表示第三显示区位于第一显示区内，即第三显示区为第一显示区的子区域；若第一横坐标大于第一预设值，表示第三显示区位于第二显示区内，即第三显示区为第二显示区的子区域；若第一横坐标小于第一预设值、且第一横坐标和第二横坐标的平均值大于第一预设值，表示第三显示区的一部分位于第一显示区内、另一部分位于第二显示区内。其中，第一预设值为显示屏横轴方向上的宽度。S102，逻辑板21根据第一纵坐标和第二纵坐标确定行时钟信号中每个刷新周期内高电平信号上升沿和下降沿各自对应的时刻。其中，行时钟信号中每个刷新周期表示基础帧率下刷新整块显示屏所需的时间，如图8中的所示，当基础帧率为120Hz时，每个刷新周期为8.3ms。由于每个刷新周期确定，每个刷新周期内每行像素电路的刷新时长也确定，因此，可以根据第一纵坐标在显示屏纵轴方向上的位置计算每个刷新周期内高电平信号上升沿对应的时刻，根据第二纵坐标在显示屏纵轴方向上的位置计算每个刷新周内高电平信号下降沿对应的时刻。换言之，每个刷新周期内高电平信号上升沿和下降沿之间的时间间隔为T/Y，Y为显示屏纵轴方向上的长度，T为每个刷新周期的时长。其中，第一纵坐标小于第二纵坐标。示例性的，当每个刷新周期为8.3ms，显示屏纵轴方向上的长度为8.3，Y1=4.3，Y2=7.3，则每个刷新周期内高电平信号上升沿对应的时刻为4.3ms，高电平信号下降沿对应的时刻为7.3ms，第一比值为/8.3，每个刷新周期内高电平的时长为×8.3ms/8.3=3ms。S103，逻辑板21根据第三显示区的位置、第三刷新率、以及高电平信号上升沿和下降沿各自对应的时刻，生成第一行时钟信号、第一列时钟信号、第二行时钟信号和第二列时钟信号。上述实现方式中，以列驱动电路对应的驱动方向作为横轴的正方向，以行驱动电路对应的驱动方向作为纵轴的正方向。如图9中的所示，行驱动电路先驱动AB所在的一行像素电路，再驱动CD所在的一行像素电路，即行驱动电路对应的驱动方向为A到C的方向，则A到C的方向表示纵轴的正方向；对于AB所在的一行像素电路，列驱动电路先向A处的像素电路加载数据信号，最后向B处的像素电路加载数据信号，即列驱动电路对应的驱动方向为A到B的方向，则A到B的方向表示横轴的正方向。可以理解的是，在另一中实现方式中，还可以列驱动电路对应的驱动方向作为纵轴的正方向，以行驱动电路对应的驱动方向作为横轴的正方向。相应的，逻辑板21根据第一纵坐标和第二纵坐标判断第三显示区的位置；根据第一横坐标和第二横坐标确定高电平信号的时长。如S101中所示，第三显示区的位置存在三种情况。相应的，S103包括以下几种情况：情况一、第三显示区位于第一显示区内。该情况下，S103包括：逻辑板21根据高电平信号上升沿和下降沿各自对应的时刻、以及第三刷新率生成第一行时钟信号，将第二行时钟信号设置为低电平，将第一列时钟信号设置为高电平，将第二列时钟信号设置为低电平。示例可参见图9实施例和图11实施例。情况二、第三显示区位于第二显示区内。该情况下，S103包括：逻辑板21将第一行时钟信号设置为低电平，根据高电平信号上升沿和下降沿各自对应的时刻、以及第三刷新率生成第二行时钟信号，将第一列时钟信号设置为低电平，将第二列时钟信号设置为高电平。示例可参见图10实施例和图12实施例。情况三、第三显示区的部分区域位于第一显示区内、部分区域位于第二显示区内。该情况下，S103包括：逻辑板21根据高电平信号上升沿和下降沿各自对应的时刻、以及第三刷新率生成第一行时钟信号和第二行时钟信号，将第一列时钟信号和第二列时钟信号均设置为高电平。示例可参见图13实施例和图14实施例。参见图9，是本申请另一实施例提供的屏幕分区刷新的时序示意图。如图9中的所示，第三显示区为第一显示区的子区域，基础帧率为120Hz，第一刷新率和第二刷新率均为30Hz，第三刷新率为120Hz，相应的，时序控制图如图9中的所示。如图9中的所示的时序图中，逻辑板21输出的第一局部控制信号和第二局部控制信号的频率均为30Hz，第一行时钟信号的频率为120Hz、且每个刷新周期内高电平的时长为8.3/Y，第二行时钟信号为低电平，第一列时钟信号为高电平，第二列时钟信号为低电平。相应的，第一逻辑电路23中的或非门对输入的第一行时钟信号和第一局部控制信号进行或非运算，输出第一行使能信号；即当第一行时钟信号和第一局部控制信号任意一方为低电平时、第一行使能信号为高电平，当第一行时钟信号和第一局部控制信号均为低电平时，第一行使能信号为低电平。因此，在经过或非门的逻辑运算后，第一行使能信号和第一反向使能信号对第一显示区内第三显示区的刷新率为120Hz，而对第一显示区中除第三显示区外的区域的刷新率为30Hz，实现了对第一显示区的再分区刷新控制。第二逻辑电路24的时序控制过程与图8实施例中第一逻辑电路的时序控制过程相同，在此不再赘述。图9实施例中，第一显示区中第三显示区的刷新率为120Hz，与第三刷新率一致；第一显示区中除第三显示区外的区域的刷新率为30Hz，与第一刷新率一致；第二显示区的刷新率为30Hz，与第二刷新率一致。本申请实施例中，显示屏的刷新率分为30Hz和120Hz两种，第三显示区的刷新率为120Hz，除第三显示区外的其他区域刷新率均为30Hz，相当于实现了显示屏的二分区刷新控制，且根据Y1和Y2值能够任意调整第一显示区内第三显示区的大小和位置。参见图10，是本申请另一实施例提供的屏幕分区刷新的时序示意图。如图10中的所示，第三显示区为第二显示区的子区域，基础帧率为120Hz，第一刷新率和第二刷新率均为30Hz，第三刷新率为120Hz，相应的，时序控制图如图10中的所示。如图10中的所示的时序图中，逻辑板21输出的第一局部控制信号和第二局部控制信号的频率均为30Hz，第一行时钟信号为低电平，第二行时钟信号的频率为120Hz、且每个刷新周期内高电平的时长为8.3/Y，第一列时钟信号为低电平，第二列时钟信号为高电平。相应的，第一逻辑电路23的时序控制过程与图8实施例中第一逻辑电路的时序控制过程相同，在此不再赘述。第二逻辑电路24中的或非门对输入的第二行时钟信号和第二局部控制信号进行或非运算，输出第二行使能信号；即当第二行时钟信号和第二局部控制信号任意一方为低电平时、第二行使能信号为高电平，当第二行时钟信号和第一局部控制信号均为低电平时，第二行使能信号为低电平。因此，在经过或非门的逻辑运算后，第二行使能信号和第二反向使能信号对第二显示区内第三显示区的刷新率为120Hz，而对第二显示区中除第三显示区外的区域的刷新率为30Hz，实现了对第二显示区的再分区刷新控制。图10实施例与图9实施例的区别在于，第三显示区位于第二显示区内。图10实施例中，第一显示区的刷新率为30Hz，与第一刷新率一致；第二显示区中第三显示区的刷新率为120Hz，与第三刷新率一致；第二显示区中除第三显示区外的区域的刷新率为30Hz，与第二刷新率一致。本申请实施例中，显示屏的刷新率分为30Hz和120Hz，第三显示区的刷新率为120Hz，除第三显示区外的其他区域刷新率均为30Hz，相当于实现了显示屏的二分区刷新控制，且根据Y1和Y2值能够任意调整第二显示区中第三显示区的大小和位置。如图9实施例和图10实施例所示的时序控制方法，通过调节Y1和Y2的数值，可实现对显示屏中任意一个局部区域的刷新率的调节，以使该局部区域的刷新率不同于显示屏中其他区域的刷新率。参见图11，是本申请另一实施例提供的屏幕分区刷新的时序示意图。如图11中的所示，第三显示区为第一显示区的子区域，基础帧率为120Hz，第一刷新率为30Hz，第二刷新率为40Hz，第三刷新率为120Hz，相应的，时序控制图如图10中的所示。如图11中的所示的时序图中，逻辑板21输出的第一局部控制信号的频率为30Hz，第二局部控制信号的频率均为40Hz，第一行时钟信号的频率为120Hz、且每个刷新周期内高电平的时长为8.3/Y，第二行时钟信号为低电平，第一列时钟信号为高电平，第二列时钟信号为低电平。相应的，第一逻辑电路23的时序控制过程与图9实施例中第一逻辑电路的时序控制过程相同，第二逻辑电路24的时序控制过程与图8实施例中第二逻辑电路的时序控制过程相同，在此不再赘述。图11实施例与图9实施例的区别在于，第二显示区的刷新率与第一显示区的刷新率不同。图11实施例中，第一显示区中第三显示区的刷新率为120Hz，与第三刷新率一致；第一显示区中除第三显示区外的区域的刷新率为30Hz，与第一刷新率一致；第二显示区的刷新率为40Hz，与第二刷新率一致。本申请实施例中，显示屏的刷新率分为30Hz、40Hz和120Hz三种，相当于实现了显示屏的三分区刷新控制，且根据Y1和Y2值能够任意调整第一显示区内第三显示区的大小和位置。参见图12，是本申请另一实施例提供的屏幕分区刷新的时序示意图。如图12中的所示，第三显示区为第二显示区的子区域，基础帧率为120Hz，第一刷新率为30Hz，第二刷新率为40Hz，第三刷新率为120Hz，相应的，时序控制图如图10中的所示。如图12中的所示的时序图中，逻辑板21输出的第一局部控制信号的频率为30Hz，第二局部控制信号的频率均为40Hz，第一行时钟信号为低电平，第二行时钟信号的频率为120Hz、且每个刷新周期内高电平的时长为8.3/Y，第一列时钟信号为低电平，第二列时钟信号为高电平。相应的，第一逻辑电路23的时序控制过程与图8和图10实施例中第一逻辑电路的时序控制过程相同，在此不再赘述。第二逻辑电路24中的或非门对输入的第二行时钟信号和第二局部控制信号进行或非运算，输出第二行使能信号；即当第二行时钟信号和第二局部控制信号任意一方为低电平时、第二行使能信号为高电平，当第二行时钟信号和第一局部控制信号均为低电平时，第二行使能信号为低电平。因此，在经过或非门的逻辑运算后，第二行使能信号和第二反向使能信号对第二显示区内第三显示区的刷新率为120Hz，而对第二显示区中除第三显示区外的区域的刷新率为40Hz，实现了对第二显示区的再分区刷新控制。图12实施例与图10实施例的区别在于，第二显示区的刷新率不同。图12实施例与图8实施例的区别在于，对第二显示区进行二次分区刷新控制，即第二显示区中包括两种刷新率。图12实施例中，第一显示区的刷新率为30Hz，与第一刷新率一致；第二显示区中第三显示区的刷新率为120Hz，与第三刷新率一致；第二显示区中除第三显示区外的区域的刷新率为40Hz，与第二刷新率一致。本申请实施例中，显示屏的刷新率分为30Hz、40Hz和120Hz，相当于实现了显示屏的三分区刷新控制，且根据Y1和Y2值能够任意调整第二显示区中第三显示区的大小和位置。如图11实施例和图12实施例所示的时序控制方法，在将显示屏分为左右两种不同的刷新率的情况下，还可以通过调节Y1和Y2的数值、对显示屏中任意一个局部区域的刷新率进一步的调节，以使显示屏中存在三种不同的刷新率。参见图13，是本申请另一实施例提供的屏幕分区刷新的时序示意图。如图13中的所示，第三显示区中的部分区域在第一显示区内，另一部分区域在第二显示区内，基础帧率为120Hz，第一刷新率和第二刷新率均为30Hz，第三刷新率为120Hz，相应的，时序控制图如图13中的所示。如图13中的所示的时序图中，逻辑板21输出的第一局部控制信号和第二局部控制信号的频率均为30Hz，第一行时钟信号的频率为120Hz、且每个刷新周期内高电平的时长为8.3/Y，第二行时钟信号的频率为120Hz、且每个刷新周期内高电平的时长为8.3/Y，第一列时钟信号为高电平，第二列时钟信号为高电平。相应的，第一逻辑电路23的时序控制过程与图9和图11实施例中第一逻辑电路的时序控制过程相同，第二逻辑电路24的时序控制过程与图10实施例中第二逻辑电路的时序控制过程相同，在此不再赘述。图13实施例与图9实施例的区别在于，第二显示区中包括第三显示区的部分区域。与图10实施例的区别在于，第一显示区中包括第三显示区的部分区域。图13实施例中，第一显示区中第三显示区的刷新率为120Hz，第一显示区中除第三显示区外的区域的刷新率为30Hz；第二显示区中第三显示区的刷新率为120Hz，第二显示区中除第三显示区外的区域的刷新率为30Hz。本申请实施例中，显示屏的刷新率分为30Hz和120Hz，相当于实现了显示屏的二分区刷新控制，且根据Y1和Y2值能够任意调整第一显示区和第二显示区中第三显示区的大小和位置。参见图14，是本申请另一实施例提供的屏幕分区刷新的时序示意图。如图14中的所示，第三显示区中的部分区域在第一显示区内，另一部分区域在第二显示区内，基础帧率为120Hz，第一刷新率为30Hz，第二刷新率为40Hz，第三刷新率为120Hz，相应的，时序控制图如图14中的所示。如图14中的所示的时序图中，逻辑板21输出的第一局部控制信号为30Hz，第二局部控制信号的频率为40Hz，第一行时钟信号的频率为120Hz、且每个刷新周期内高电平的时长为8.3/Y，第二行时钟信号的频率为120Hz、且每个刷新周期内高电平的时长为8.3/Y，第一列时钟信号为高电平，第二列时钟信号为高电平。相应的，第一逻辑电路23的时序控制过程与图9和图11实施例中第一逻辑电路的时序控制过程相同，第二逻辑电路24的时序控制过程与图12实施例中第二逻辑电路的时序控制过程相同，在此不再赘述。图14实施例与图13实施例的区别在于，第一显示区的刷新率与第二显示区的刷新率不同。图14实施例中，第一显示区中第三显示区的刷新率为120Hz，第一显示区中除第三显示区外的区域的刷新率为30Hz；第二显示区中第三显示区的刷新率为120Hz，第二显示区中除第三显示区外的区域的刷新率为40Hz。本申请实施例中，显示屏的刷新率分为30Hz、40Hz和120Hz，相当于实现了显示屏的三分区刷新控制，且根据Y1和Y2值能够任意调整第一显示区和第二显示区中第三显示区的大小和位置。在另一些实施例中，图13实施例和图14实施例中，第三显示区在第一显示区内的部分区域可视为第四显示区，第三显示区在第二显示区内的部分可视为第五显示区，相当于将第三显示区拆分成立两个显示区。相应的，主控制器11发送的第一控制信号中可以包括第四显示区的第四刷新率、坐标信息以及第五显示区的第五刷新率、坐标信息。相应的时序控制过程与图13实施例中所述原理相同。这样，相当于对第一显示区进行了二次分区，对第二显示区也进行了二次分区，即实现了显示屏的四分区刷新控制。当第一刷新率、第二刷新率、第四刷新率和第五刷新率两两不同时，显示屏的刷新率可包括4种。上述实施例中，主控制器11相当于发送了4个显示区的控制信息，即第一显示区的第一刷新率、第二显示区的第二刷新率、第四显示区的第四刷新率和坐标信息、以及第五显示区的第五刷新率和坐标信息。图8实施例中，主控制器11相当于发送了2个显示区的控制信息，即第一显示区的第一刷新率、以及第二显示区的第二刷新率。图9至图14实施例中，主控制器11相当于发送了3个显示区的控制信息，即第一显示区的第一刷新率、第二显示区的第二刷新率、以及第三显示区的第三刷新率和坐标信息。上述实施例只是本申请实施例提供的显示驱动电路及其对应的显示屏的刷新方法的示例，并不用于做具体限定。可以理解的是，在另一些实施例中，主控制器11发送的第一控制信号可以包括M个显示区的控制信息，M为正整数。当M=1时，相当于传统的屏幕刷新方式，即将显示屏视作整体进行刷新，整块显示屏的刷新率保持一致。当M大于1时，即可以采用本申请上述实施例提供的时序控制方法，将显示屏划分为M个显示区，进行分区刷新。上述示例中，以高电平信号作为触发条件进行说明。可以理解的是，实际应用中，还可以反向控制，即以低电平信号作为触发条件。相应的，逻辑电路中的第一逻辑单元为与非门器件，第二逻辑单元为与门器件。相应的时序控制原理和上述实施例中所述原理类似，在此不再赘述。本申请实施例还提供了一种显示模组，所述显示模组包括显示屏、外围驱动电路、以及上述实施例所述的显示驱动电路。其中，显示屏包括第一显示区和第二显示区；外围驱动电路用于根据显示驱动电路输出的第一局部使能信号刷新所述第一显示区、根据显示驱动电路输出的第二局部使能信号刷新所述第二显示区。本申请实施例还提供了一种电子设备，所述电子设备包括主控制器、以及如上述实施例所述的显示模组。其中，主控制器，用于向显示模组发送第一控制信号；显示模组，用于根据第一控制信号显示图像。本申请实施例中，电子设备可以为手机、笔记本电脑、可穿戴电子设备、平板电脑、增强现实设备、虚拟现实设备以及车载设备等。本申请实施例还提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，计算机程序被显示驱动电路中的逻辑板执行时可实现上述各个时序控制实施例中的步骤。本申请实施例还提供了一种计算机程序产品，当计算机程序产品在电子设备上运行时，使得电子设备可实现上述各个时序控制实施例中的步骤。本申请实施例还提供了一种芯片系统，芯片系统包括处理器，处理器与存储器耦合，处理器执行存储器中存储的计算机程序，以实现本申请上述各个时序控制实施例的步骤。芯片系统可以为单个芯片，或者多个芯片组成的芯片模组。集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实现上述各个时序控制实施例中的全部或部分流程，可以通过计算机程序来指令相关的硬件来完成，计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，计算机程序包括计算机程序代码，计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。计算机可读介质至少可以包括：能够将计算机程序代码携带到第一设备的任何实体或装置、记录介质、计算机存储器、只读存储器、随机存取存储器、电载波信号、电信信号以及软件分发介质。例如U盘、移动硬盘、磁碟或者光盘等。在某些司法管辖区，根据立法和专利实践，计算机可读介质不可以是电载波信号和电在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及方法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。最后应说明的是：以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何在本申请揭露的技术范围内的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。
