# üìö Proyecto Arquitectura de Computadores I.

# üíª RVfpgaSoC

Algunos de los grandes contribuyentes actuales en el √°rea de tecnolog√≠a, se unieron para crear e impartir un curso para el aprendizaje y estudio de SoCs, _System-on-Chips_, entre ellas resaltan Diligent, RISC-V, Xilinx, Imagination entre otros. 

En este curso se muestra como construir un subconjunto de SweRVolfX SoC desde cero utilizando bloques de construcci√≥n como el n√∫cleo SweRV, las memorias y los perif√©ricos, mediante el software de Vivado.
El proyecto se lleva a cabo en dos partes esenciales, la creaci√≥n de un bloque mediante Vivado, y luego la ejecuci√≥n de este mediante simulaci√≥n con Verilator.

## üìå  Primera parte -Creaci√≥n del diagrma de bloques-
Inicialmente se busca crear un diagrama de bloques en el cu√°l se incluyen los siguientes bloques de vivado:

| **No.** 	| **M√≥dulo**           	| **Vivado bloque**     	|
|---------	|----------------------	|-----------------------	|
| **1**   	| SweRV Core           	| swerv_wrapper_verilog 	|
| **1**   	| Interconnect Wrapper 	| intcon_wrapper_bd     	|
| **1**   	| Boot-ROM             	| bootrom_wrapper       	|
| **1**   	| GPIO Top Module      	| gpio_wrapper          	|
| **1**   	| System Controller    	| syscon_wrapper        	|
| **32**  	| Bidirec Gpio Module  	| bidirec               	|


Estos m√≥dulos se interconectan mediante un instructivo proporcionado por _Imaginaton_, donde se especifican las conecciones.

Inicialmente se conectan los bloques `swerv_wrapper_verilog` y `intcon_wrapper_bd`, en estos bloques hay tres tipos de sets de pines, los cuales son,  IFU (_Instruction Fetch Unit_), LSU (_Load Store Unit_) y SB (_Store Byte_). La conexi√≥n se realiza en el orden mencionado anteriormente, se contin√∫a con el paso a paso de los otros bloques, al terminar las conexiones internas se inician las conexiones externas, estas son el reloj `clk`, el reset, `rst`, las memorias y finalmente los pines `bidir` de lso bloques bidirec, terminando con estos todas las conexiones del diagrama.

Luego de tener el diagrama de bloques completo se procede a generar el archivo de m√≥dulo Verilog configurando en el archivo de Vivado, al obtener el archivo `BD.v` se procede a generar el _bitstream_, donde se muestra si el proceso fue realizado correctamente o genera alg√∫n error.


![Alt text](https://i.imgur.com/ETXEuHu.png)

Al realizar la generaci√≥n del _Bitstream_ se obtienen que la s√≠ntesis, implementaci√≥n y generaci√≥n han sido realizadas completamente. 

## üìå  Segunda parte -Simulaci√≥n del SweRVolfX SoC-


Esta secci√≥n se puede realizar en simulaci√≥n e implementandola en la fpga, sin embargo para la realizaci√≥n de este se llevar√° a cabo s√≥lo la parte de simulaci√≥n, esta adem√°s ser√° realizada mediante las herramientas instaldas en Windows.
Esta parte se desarrolla por mediante una serie de pasos.

* VSCode
* PlatformIO
* GTKWave
* Cygwin

##### 1. Copiar el archivo `BD.v`

En la simulaci√≥n se emplear√° una estructura c√≥mo la que se muestra a continuaci√≥n, teniendo como _top module_ el archivo `rvfpgasim`.

![Alt text](https://i.imgur.com/j6OcABD.png)

La simulaci√≥n se llevar√° a cabo mediante Verilator.  Primero se debe buscar el archivo generado en la primera parte, llamado `BD.v`, para anexarlo a la ruta `RVfpgaSoC/Labs/LabResources/Lab2/src/SweRVolfSoC` como se muestra en la siguiente figura.

![Alt text](https://i.imgur.com/EJXBFSb.png)
##### 2. Verificaci√≥n de los modulos.

Ahora teniendo este archivo se verifica que existan y esten exactamente los nombres de los sigueinets modulos: 

‚óè	BD_bootrom_wrapper_0_0
‚óè	BD_gpio_wrapper_0_0
‚óè	BD_intcon_wrapper_bd_0_0
‚óè	BD_swerv_wrapper_verilog_0_0
‚óè	BD_syscon_wrapper_0_0

![Alt text](https://i.imgur.com/U6Dm4sa.png)



## üîñ Conclusiones

*


## üìö Referencias

* [Imagination University Programme](https://university.imgtec.com/) 
* [RVfpga ‚Äì Introduction to RVfpgaSoC  V1.0](https://university.imgtec.com/resources/download/rvfpgasoc-v1-0/)
* [EH1 RISC-V SweRV CoreTM 1.9 from Western Digital](https://github.com/chipsalliance/Cores-SweRV.git) 
* [SweRVolf](https://github.com/chipsalliance/Cores-SweRVolf.git) 




#### Universidad Industrial de Santander
* üë© Francy Jessenia Calder√≥n Osorio - 2162491
* üë© Andrea Paola Reyes Carre√±o - 2164095

