<html>

<head>
    <meta charset="utf-8" />
<meta name="description" content="" />
<meta name="viewport" content="width=device-width, initial-scale=1" />
<title>
    Verilog没有葵花宝典——day4（组合逻辑） | 1/2顶点
</title>
<link rel="shortcut icon" href="https://halftop.github.io/favicon.ico?v=1561000243220">
<!-- <link rel="stylesheet" href="https://use.fontawesome.com/releases/v5.7.2/css/all.css" integrity="sha384-fnmOCqbTlWIlj8LyTjo7mOUStjsKC4pOpQbqyi7RrhN7udi9RwhKkMHpvLbHG9Sr" crossorigin="anonymous"> -->
<link href="https://cdn.bootcss.com/font-awesome/4.7.0/css/font-awesome.min.css" rel="stylesheet">
<link rel="stylesheet" href="https://cdnjs.cloudflare.com/ajax/libs/KaTeX/0.10.0/katex.min.css">
<link rel="stylesheet" href="https://halftop.github.io/styles/main.css">
<!-- js -->
<script src="https://cdn.bootcss.com/jquery/3.4.1/jquery.min.js"></script>
<script src="https://halftop.github.io/media/js/jquery.sticky-sidebar.min.js"></script>
<script src="https://cdn.bootcss.com/highlight.js/9.12.0/highlight.min.js"></script>
<script src="https://cdn.bootcss.com/moment.js/2.23.0/moment.min.js"></script>


        
            
                <link rel="stylesheet" href="https://unpkg.com/gitalk/dist/gitalk.css">
                <script src="https://unpkg.com/gitalk/dist/gitalk.min.js"></script>
                

                    
                            
</head>

<body>
    <div class="main">
        <div class="header">
    <div class="nav">
        <div class="logo">
            <a href="https://halftop.github.io">
                <img class="avatar" src="https://halftop.github.io/images/avatar.png?v=1561000243220" alt="">
            </a>
            <div class="site-title">
                <h1>
                    1/2顶点
                </h1>
            </div>
        </div>
        <span class="menu-btn fa fa-align-justify"></span>
        <div class="menu-container">
            <ul>
                
                    
                            <li>
                                <a href="/" class="menu">
                                    首页
                                </a>
                            </li>
                            
                                
                    
                            <li>
                                <a href="/archives" class="menu">
                                    归档
                                </a>
                            </li>
                            
                                
                    
                            <li>
                                <a href="/tags" class="menu">
                                    标签
                                </a>
                            </li>
                            
                                
                    
                            <li>
                                <a href="/post/about" class="menu">
                                    关于
                                </a>
                            </li>
                            
                                
            </ul>
        </div>
    </div>
</div>

<script>
    $(document).ready(function() {
        $(".menu-btn").click(function() {
            $(".menu-container").slideToggle();
        });
        $(window).resize(function() {

            if (window.matchMedia('(min-width: 960px)').matches) {
                $(".menu-container").css('display', 'block')
            } else {
                $(".menu-container").css('display', 'none')
            }

        });
    });
</script>

            <div id="main-content" class="post-detail main-container">
                <!-- left -->
                <div id="content" class="main-container-left">
                    <article class="post i-card">
                        <h2 class="post-title">
                            Verilog没有葵花宝典——day4（组合逻辑）
                        </h2>
                        <div class="post-info">
                            <time class="post-time">2019-04-25</time>
                            
                                <a href="https://halftop.github.io/tag/eBG9zXtcm" class="post-tag i-tag
                            i-tag-primary">
                            #Verilog没有葵花宝典
                        </a>
                                
                                <a href="https://halftop.github.io/tag/f0tARmjal" class="post-tag i-tag
                            i-tag-error">
                            #IC
                        </a>
                                
                                <a href="https://halftop.github.io/tag/ADa051R6R" class="post-tag i-tag
                            i-tag-other_2">
                            #Verilog HDL
                        </a>
                                
                                <a href="https://halftop.github.io/tag/bwS6E4Jqc" class="post-tag i-tag
                            i-tag-">
                            #学习笔记
                        </a>
                                
                        </div>
                        
                            <div class="post-feature-image" style="background-image: url('https://i.loli.net/2019/04/25/5cc1d3dce9134.jpg')"></div>
                            
                                <div class="post-content">
                                    <h2 id="题目">题目</h2>
<blockquote>
<ol>
<li>什么是竞争和冒险？</li>
<li>设计一个2-4译码器。</li>
<li>输入一个8bit数，输出其中1的个数。如果只能使用1bit全加器，最少需要几个？</li>
<li>如果一个标准单元库只有三个cell：2输入mux(o = s ？a ：b;)，TIEH(输出常数1)，TIEL(输出常数0)，如何实现以下功能？
<ol>
<li>反相器inv</li>
<li>缓冲器buffer</li>
<li>两输入与门and2</li>
<li>两输入或门or2</li>
<li>四输入的mux  mux4</li>
<li>一位全加器 fa</li>
</ol>
</li>
</ol>
</blockquote>
<!-- more --> 
<p><ul class="markdownIt-TOC">
<li>
<ul>
<li><a href="#%E9%A2%98%E7%9B%AE">题目</a>
<ul>
<li><a href="#1-%E4%BB%80%E4%B9%88%E6%98%AF%E7%AB%9E%E4%BA%89%E5%92%8C%E5%86%92%E9%99%A9">1. 什么是竞争和冒险？</a></li>
<li><a href="#2-%E8%AE%BE%E8%AE%A1%E4%B8%80%E4%B8%AA2-4%E8%AF%91%E7%A0%81%E5%99%A8">2. 设计一个2-4译码器。</a>
<ul>
<li><a href="#verilog%E6%8F%8F%E8%BF%B0">verilog描述</a></li>
<li><a href="#%E9%97%A8%E7%BA%A7%E7%94%B5%E8%B7%AF%E5%9B%BE">门级电路图</a></li>
</ul>
</li>
<li><a href="#3-%E8%BE%93%E5%85%A5%E4%B8%80%E4%B8%AA8bit%E6%95%B0%E8%BE%93%E5%87%BA%E5%85%B6%E4%B8%AD1%E7%9A%84%E4%B8%AA%E6%95%B0-%E5%A6%82%E6%9E%9C%E5%8F%AA%E8%83%BD%E4%BD%BF%E7%94%A81bit%E5%85%A8%E5%8A%A0%E5%99%A8%E6%9C%80%E5%B0%91%E9%9C%80%E8%A6%81%E5%87%A0%E4%B8%AA">3. 输入一个8bit数，输出其中1的个数。如果只能使用1bit全加器，最少需要几个？</a>
<ul>
<li><a href="#verilog%E6%8F%8F%E8%BF%B0-2">verilog描述</a></li>
<li><a href="#%E6%9C%AC%E9%A2%98%E8%87%B3%E5%B0%91%E4%BD%BF%E7%94%A8%E5%87%A0%E4%B8%AA1bit%E5%85%A8%E5%8A%A0%E5%99%A8">本题至少使用几个1bit全加器</a></li>
</ul>
</li>
<li><a href="#4-%E4%BD%BF%E7%94%A82%E8%BE%93%E5%85%A5muxo-s-a-btieh%E8%BE%93%E5%87%BA%E5%B8%B8%E6%95%B01tiel%E8%BE%93%E5%87%BA%E5%B8%B8%E6%95%B00%E5%AE%9E%E7%8E%B0%E4%BB%A5%E4%B8%8B%E5%8A%9F%E8%83%BD">4. 使用2输入mux(o = s ？a ：b;)，TIEH(输出常数1)，TIEL(输出常数0)实现以下功能。</a></li>
</ul>
</li>
</ul>
</li>
</ul>
</p>
<h3 id="1-什么是竞争和冒险">1. 什么是竞争和冒险？</h3>
<p>这个题以前做过，自己总结了一篇比较详细的内容：<a href="https://halftop.github.io/post/verilog99_11">通过做verilog99题的第11题学习竞争与冒险</a></p>
<p><strong>冒险</strong>：在信号传输与状态变换时会发生的延迟（Delay）。事实上，由于这些延迟，当输入信号发生变化时，其输出信号不能立即跟随输入信号的变化而变化，而是经过一段过渡时间后才能达到原先所期望的状态，从而可能产生瞬间的错误输出，造成逻辑功能的瞬时紊乱。这种现象被称为逻辑电路的“<em><strong>冒险现象</strong></em>”（Hazard），简称“险象”。</p>
<p>产生冒险的原因——<strong>竞争</strong>：在组合逻辑电路中，输入信号的变化传输到电路各级门时，在时间上有先有后，这种先后所形成的时间差称为竞争（Competition）。</p>
<h3 id="2-设计一个2-4译码器">2. 设计一个2-4译码器。</h3>
<h4 id="verilog描述">verilog描述</h4>
<pre><code class="language-v">module decoder2_4(
	input		[1:0]	a,
	output	reg	[3:0]	b
);
always @ (*)
	case(a)
		2'b00:b=4'b1110;
		2'b01:b=4'b1101;
		2'b10:b=4'b1011;
		2'b11:b=4'b0111;
		default:b=4'b1111;
	endcase
endmodule
</code></pre>
<h4 id="门级电路图">门级电路图</h4>
<p>电路图在下面，因为反相器、与非门和或非门是cmos集成电路的基本单元，所以选择了这样的实现形式。</p>
<figure class="half">
	<img src="https://i.loli.net/2019/04/25/5cc1cef303097.png" alt="卡诺图化简" title="卡诺图化简" width="220">
	<img src="https://i.loli.net/2019/04/25/5cc1cefe5b34f.jpg" alt="2-4译码器门级电路图" title="2-4译码器门级电路图">
</figure>
<h3 id="3-输入一个8bit数输出其中1的个数-如果只能使用1bit全加器最少需要几个">3. 输入一个8bit数，输出其中1的个数。如果只能使用1bit全加器，最少需要几个？</h3>
<h4 id="verilog描述-2">verilog描述</h4>
<pre><code class="language-v">module test_20(
	input 	[7:0]	i_data,
	output	[3:0]	o_count
);
assign o_count = ((i_data[0] + i_data[1] + i_data[2]) + (i_data[3] + i_data[4] +  i_data[5]) + i_data[6]) + i_data[7];

endmodule
</code></pre>
<h4 id="本题至少使用几个1bit全加器">本题至少使用几个1bit全加器</h4>
<p>下图使用八个1来说明。<a href="https://forum.allaboutcircuits.com/threads/count-number-of-logic-1s-in-7-bit-number.49821/">参考链接</a></p>
<center>
    <img src="https://i.loli.net/2019/04/25/5cc1bb25dcb89.png" alt="全加器计数" title="全加器计数" width="400">
</center>
<h3 id="4-使用2输入muxo-s-a-btieh输出常数1tiel输出常数0实现以下功能">4. 使用2输入mux(o = s ？a ：b;)，TIEH(输出常数1)，TIEL(输出常数0)实现以下功能。</h3>
<center>
    <img src="https://i.loli.net/2019/04/25/5cc1d2de6756b.png" alt="4.1-4.5" title="4.1-4.5" width="500">
</center>
<center>
    <img src="https://i.loli.net/2019/04/25/5cc1d2e9d940c.png" alt="4.6" title="4.6" width="500">
</center>
<pre><code class="language-v">module mux2com(
    input       a,
    input       b,
    input       c,
    input       d,

    input       s0,s1,

    output      f_inv,
    output      f_buffer,
    output      f_and2,
    output      f_or2,
    output      f_mux4,

    output      adder_sum,
    output      adder_carry
    );

assign f_inv = a ? 0 : 1;

assign f_buffer = a ? 1 : 0;

assign f_and2 = a ? b : 0;

assign f_or2 = a ? 1 : b;

assign f_mux4 = s1 ? (s0?a:b) : (s0?c:d);

assign adder_sum = (a?(b?0:1):b)?(c?0:1):c;     
assign adder_carry = (c?b:0)?1:((c?a:0)?1:(b?a:0));
endmodule
</code></pre>

                                </div>
                    </article>
                    <!--  -->
                    
                        <div class="next-post">
                            <div class="next">下一篇</div>
                            <a href="https://halftop.github.io/post/verilog-day3">
                                <h3 class="post-title">
                                    Verilog没有葵花宝典——day3（标准单元库）
                                </h3>
                            </a>
                        </div>
                        
                            <div id="disqus_thread"></div>
                            <div id="gitalk-container"></div>
                </div>
                <!-- middle -->
                <div class="main-container-middle"></div>
                <!-- right -->
                <div id="sidebar" class="main-container-right">
                    
                        <!-- toc -->
                        
    <div class="toc-card i-card ">
        <div class="toc-title i-card-title">目录</div>
        <div class="toc-content">
            <ul class="markdownIt-TOC">
<li>
<ul>
<li><a href="#%E9%A2%98%E7%9B%AE">题目</a>
<ul>
<li><a href="#1-%E4%BB%80%E4%B9%88%E6%98%AF%E7%AB%9E%E4%BA%89%E5%92%8C%E5%86%92%E9%99%A9">1. 什么是竞争和冒险？</a></li>
<li><a href="#2-%E8%AE%BE%E8%AE%A1%E4%B8%80%E4%B8%AA2-4%E8%AF%91%E7%A0%81%E5%99%A8">2. 设计一个2-4译码器。</a>
<ul>
<li><a href="#verilog%E6%8F%8F%E8%BF%B0">verilog描述</a></li>
<li><a href="#%E9%97%A8%E7%BA%A7%E7%94%B5%E8%B7%AF%E5%9B%BE">门级电路图</a></li>
</ul>
</li>
<li><a href="#3-%E8%BE%93%E5%85%A5%E4%B8%80%E4%B8%AA8bit%E6%95%B0%E8%BE%93%E5%87%BA%E5%85%B6%E4%B8%AD1%E7%9A%84%E4%B8%AA%E6%95%B0-%E5%A6%82%E6%9E%9C%E5%8F%AA%E8%83%BD%E4%BD%BF%E7%94%A81bit%E5%85%A8%E5%8A%A0%E5%99%A8%E6%9C%80%E5%B0%91%E9%9C%80%E8%A6%81%E5%87%A0%E4%B8%AA">3. 输入一个8bit数，输出其中1的个数。如果只能使用1bit全加器，最少需要几个？</a>
<ul>
<li><a href="#verilog%E6%8F%8F%E8%BF%B0-2">verilog描述</a></li>
<li><a href="#%E6%9C%AC%E9%A2%98%E8%87%B3%E5%B0%91%E4%BD%BF%E7%94%A8%E5%87%A0%E4%B8%AA1bit%E5%85%A8%E5%8A%A0%E5%99%A8">本题至少使用几个1bit全加器</a></li>
</ul>
</li>
<li><a href="#4-%E4%BD%BF%E7%94%A82%E8%BE%93%E5%85%A5muxo-s-a-btieh%E8%BE%93%E5%87%BA%E5%B8%B8%E6%95%B01tiel%E8%BE%93%E5%87%BA%E5%B8%B8%E6%95%B00%E5%AE%9E%E7%8E%B0%E4%BB%A5%E4%B8%8B%E5%8A%9F%E8%83%BD">4. 使用2输入mux(o = s ？a ：b;)，TIEH(输出常数1)，TIEL(输出常数0)实现以下功能。</a></li>
</ul>
</li>
</ul>
</li>
</ul>

        </div>
        <script>
            function locateCatelogList() {
                /*获取文章目录集合,可通过:header过滤器*/
                var alis = $('.post-content :header');
                /*获取侧边栏目录列表集合**/
                var sidebar_alis = $('.markdownIt-TOC a');
                /*获取滚动条到顶部的距离*/
                var scroll_height = $(window).scrollTop();
                for (var i = 0; i < alis.length; i++) {
                    /*获取锚点集合中的元素分别到顶点的距离*/
                    var a_height = $(alis[i]).offset().top;
                    if (a_height < scroll_height) {
                        /*高亮显示*/
                        sidebar_alis.removeClass('on');
                        $(sidebar_alis[i]).addClass('on');
                    }
                }
            }
            $(function() {
                /*绑定滚动事件 */
                $(window).bind('scroll', locateCatelogList);
            });
        </script>
    </div>
    
                            

                </div>




            </div>


            <div class="site-footer">
  <center>
 <img src="https://i.loli.net/2019/05/11/5cd67babc54e9.gif" alt="fighting and confidence" title="fighting and confidence" width="300"> 
</center> | 
  <a class="rss" href="https://halftop.github.io/atom.xml" target="_blank">RSS</a>
</div>

<script>
  hljs.initHighlightingOnLoad()
</script>


    </div>
    <script>
        $('#sidebar').stickySidebar({
            topSpacing: 80,
            // bottomSpacing: 60
        });
    </script>
    
        
            <script>
    window.onload = function() {
        var gitalk = new Gitalk({
            clientID: '42b8247150af6c920554',
            clientSecret: 'ea9863ece62308a1854e39455221fa1ace6f8cd6',
            repo: 'halftop.github.io',
            owner: 'halftop',
            admin: ['halftop'],
            id: (location.pathname).substring(0, 49), // Ensure uniqueness and length less than 50
            distractionFreeMode: false // Facebook-like distraction free mode
        })

        gitalk.render('gitalk-container')
    }
</script>
                

                    
                                
</body>

</html>