# üìù Relat√≥rio T√©cnico - Coprocessador em FPGA

## üìë Sum√°rio
- üéØ [Introdu√ß√£o](#introdu√ß√£o)
- üéØ [Objetivos e Requisitos do Problema](#objetivos-e-requisitos-do-problema)
- üõ†Ô∏è [Recursos Utilizados](#recursos-utilizados)

- üöÄ [Desenvolvimento e Descri√ß√£o em Alto N√≠vel](#desenvolvimento-e-descri√ß√£o-em-alto-n√≠vel)
- üéõÔ∏è [Ponte de comunica√ß√£o HPS FPGA](#ponte-de-comunica√ß√£o-hps-fpga)
- üßÆ [API ()](#api)
- üß™ [Testes, Simula√ß√µes, Resultados e Discuss√µes](#testes-simula√ß√µes-resultados-e-discuss√µes)

---

## Introdu√ß√£o
O desenvolvimento de um m√≥dulo embarcado para redimensionamento de imagens √© crucial para sistemas de vigil√¢ncia e exibi√ß√£o em tempo real, demandando solu√ß√µes que unam a efici√™ncia do hardware reconfigur√°vel √† flexibilidade do software de controle.Neste contexto, o projeto visa concluir um sistema capaz de aplicar zoom (amplia√ß√£o) ou *downscale* (redu√ß√£o) de imagens, simulando interpola√ß√£o visual, com foco nas etapas de interface e aplica√ß√£o.

O presente projeto insere-se no √¢mbito do desenvolvimento de uma **API (Application Programming Interface)** e de um **driver de software** para o coprocessador gr√°fico executando na FPGA da plataforma DE1-SoC.A API, que constitui a **segunda etapa**, deve ser implementada em **linguagem Assembly** e deve traduzir um repert√≥rio de instru√ß√µes (ISA) para o coprocessador, utilizando comandos que replicam as opera√ß√µes previamente implementadas via chaves e bot√µes.O objetivo √© permitir que o controlador gr√°fico seja integrado a um sistema computacional, com a imagem sendo lida a partir de um arquivo BITMAP, transferida e processada pelo coprocessador
.
Al√©m da implementa√ß√£o em Assembly, o projeto exige o desenvolvimento de uma **aplica√ß√£o principal em linguagem C**, que √© a **terceira etapa**.Esta aplica√ß√£o dever√° carregar o arquivo BITMAP, ligar-se ao driver (biblioteca Assembly) e controlar as opera√ß√µes de redimensionamento atrav√©s de uma interface de texto.Os comandos de zoom *in* e *zoom out* devem ser acionados pelas teclas '+' (mais) e '-' (menos), respectivamente.A solu√ß√£o deve ser compat√≠vel com o processador **ARM (HPS)** e utilizar as interfaces da placa DE1-SoC.

Este relat√≥rio detalha o processo de desenvolvimento e os requisitos t√©cnicos para as etapas 2 e 3, abrangendo aspectos como mapeamento de mem√≥ria em arquitetura ARM, programa√ß√£o em Assembly e link-edi√ß√£o de m√≥dulos objeto.Atrav√©s da cria√ß√£o de um *script* de compila√ß√£o (*Makefile*) e de uma documenta√ß√£o detalhada no `README`, busca-se n√£o apenas cumprir os objetivos t√©cnicos, mas tamb√©m fornecer uma solu√ß√£o completa para a interface hardware-software na DE1-SoCs.

## üìã Requisitos do Projeto
* O c√≥digo da API deve ser escrito em linguagem **Assembly**
* O sistema s√≥ poder√° utilizar os **componentes dispon√≠veis na placa DE1-SoC**.
* 
* Dever√£o ser implementados na API os **comandos da ISA** (Instruction Set Architecture) do coprocessador, utilizando opera√ß√µes que foram implementadas anteriormente via chaves e bot√µes
* As imagens s√£o representadas em **escala de cinza**[cite: 130].
* Cada pixel dever√° ser representado por um n√∫mero inteiro de **8 bits**
* A imagem deve ser lida a partir de um arquivo e **transferida para o coprocessador**.
* O coprocessador deve ser **compat√≠vel com o processador ARM (HPS)** para viabilizar o desenvolvimento da solu√ß√£o.
* O c√≥digo da aplica√ß√£o deve ser escrito em **linguagem C**.
* O driver do processador (biblioteca Assembly) deve ser **ligado ao c√≥digo da aplica√ß√£o principal**.
* Um **arquivo *header*** deve armazenar os prot√≥tipos dos m√©todos da API da controladora.
* A aplica√ß√£o dever√° ter as seguintes opera√ß√µes atrav√©s de uma **interface texto**:
    * Carregar arquivo **BITMAP**
    * Selecionar **algoritmo de zoom**
    * Utilizar a tecla **'+' (mais) para a opera√ß√£o de zoom *in*** (amplia√ß√£o)
    * Utilizar a tecla **'-' (menos) para a opera√ß√£o de zoom *out*** (redu√ß√£o)

## üõ†Ô∏è Recursos Utilizados

### üîß Ferramentas

#### üíª Quartus Prime

- S√≠ntese e Compila√ß√£o:

O Quartus Prime √© utilizado para compilar o projeto em Verilog, convertendo a descri√ß√£o HDL em uma implementa√ß√£o f√≠sica adequada para a FPGA. Durante esse processo, o compilador realiza a s√≠ntese l√≥gica, o mapeamento e o ajuste de layout (place and route), otimizando as rotas l√≥gicas e a aloca√ß√£o dos recursos internos da FPGA, conforme as recomenda√ß√µes descritas no User Guide: Compiler.

- Refer√™ncia oficial:
[**Quartus Prime Guide**](https://www.intel.com/content/www/us/en/support/programmable/support-resources/design-software/user-guides.html)

#### üíª FPGA DE1-SoC

- Especifica√ß√µes T√©cnicas:

A placa DE1-SoC, baseada no FPGA Cyclone V SoC (modelo 5CSEMA5F31C6N), conta com aproximadamente 85K elementos l√≥gicos (LEs), 4.450 Kbits de mem√≥ria embarcada e 6 blocos DSP de 18x18 bits. Essas caracter√≠sticas permitem a implementa√ß√£o de designs complexos e o processamento paralelo de dados.

- Perif√©ricos Utilizados:
- Acesso √† Chip Memory:
O design utiliza diretamente a mem√≥ria embarcada na FPGA para armazenamento tempor√°rio de dados e matrizes, eliminando a necessidade de interfaces externas para mem√≥ria DDR3.

- Refer√™ncia oficial:
[**Manual da Placa**](https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&No=836&PartNo=4)

### üîß Recurso

#### üîå VGA module
M√≥dulo respons√°vel pela comunica√ß√£o entre o monitor e a mem√≥ria (no caso, On Chip memory),utilizado para exibir as imagens processadas ou n√£o atrav√©s do conector VGA.

As sa√≠das next_x e next_y do m√≥dulo VGA definem o endere√ßo de leitura para a mem√≥ria e acessa as informa√ß√µes de cor dos pixels.

Controlar uma tela VGA requer a manipula√ß√£o de dois pinos de sincroniza√ß√£o digital e tr√™s pinos anal√≥gicos coloridos (VERMELHO, VERDE e AZUL). Um dos pinos de sincroniza√ß√£o, HSYNC, informa √† tela quando mover para uma nova linha de pixels. O outro pino de sincroniza√ß√£o, VSYNC, informa √† tela quando iniciar um novo quadro. O protocolo √© descrito abaixo, tanto textualmente quanto visualmente.


- Refer√™ncia oficial:
[**Verilog VGA module**](https://vanhunteradams.com/DE1/VGA_Driver/Driver.html)



## pido e eficiente, o que o torna √∫til para sistemas com restri√ß√µes de tempo de processamento.



### üöÄ Desenvolvimento e Descri√ß√£o em Alto N√≠vel



## üìà An√°lise dos Resultados


## üìâ Desempenho e Uso de Recursos


## üí≠ Discuss√µes e Melhorias Futuras


## üèÅ Conclus√£o

	
## ‚úçÔ∏è Colaboradores

Este projeto foi desenvolvido por:

- [**Julia Santana**](https://github.com/)
- [**Maria Clara**](https://github.com/)
- [**Vitor D√≥rea**](https://github.com/)

Agradecimentos ao(a) professor(a) **Angelo Duarte** pela orienta√ß√£o.
