<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom">
    <channel>
        <title>论文 on 飞璠博客</title>
        <link>https://downeyflyfan.com/categories/%E8%AE%BA%E6%96%87/</link>
        <description>Recent content in 论文 on 飞璠博客</description>
        <generator>Hugo -- gohugo.io</generator>
        <language>en-us</language>
        <lastBuildDate>Mon, 13 Mar 2023 21:56:29 +0000</lastBuildDate><atom:link href="https://downeyflyfan.com/categories/%E8%AE%BA%E6%96%87/index.xml" rel="self" type="application/rss+xml" /><item>
        <title>Essay Notes</title>
        <link>https://downeyflyfan.com/p/essay-notes/</link>
        <pubDate>Mon, 13 Mar 2023 21:56:29 +0000</pubDate>
        
        <guid>https://downeyflyfan.com/p/essay-notes/</guid>
        <description>&lt;h1 id=&#34;a-short-progress-report-on&#34;&gt;A Short Progress Report On&lt;/h1&gt;
&lt;h2 id=&#34;概要&#34;&gt;概要&lt;/h2&gt;
&lt;blockquote&gt;
&lt;p&gt;钙钛矿太阳能电池的发展历程、优点、挑战和未来前景。&lt;/p&gt;
&lt;/blockquote&gt;
&lt;h2 id=&#34;内容&#34;&gt;内容&lt;/h2&gt;
&lt;blockquote&gt;
&lt;p&gt;钙钛矿太阳能电池在太阳能领域中具有重要的潜力，其高效率和低成本等特点使其成为一种有希望应用于商业化生产的太阳能电池。&lt;/p&gt;
&lt;/blockquote&gt;
&lt;h1 id=&#34;a-second-order-noise-shaping-sar-adc-with-passive-integrator-and-tri-level-voting&#34;&gt;A Second Order Noise Shaping SAR ADC With Passive Integrator and Tri Level Voting&lt;/h1&gt;
&lt;h2 id=&#34;词汇&#34;&gt;词汇&lt;/h2&gt;
&lt;h3 id=&#34;ns&#34;&gt;NS&lt;/h3&gt;
&lt;ul&gt;
&lt;li&gt;Noise-Shaping (噪声整形)&lt;/li&gt;
&lt;/ul&gt;
&lt;h3 id=&#34;sar&#34;&gt;SAR&lt;/h3&gt;
&lt;ul&gt;
&lt;li&gt;
&lt;p&gt;Successive Approximation Register&lt;/p&gt;
&lt;/li&gt;
&lt;li&gt;
&lt;p&gt;通过逐步逼近的方式获得模拟信号的数字表示&lt;/p&gt;
&lt;/li&gt;
&lt;/ul&gt;
&lt;h3 id=&#34;ota-operational-transconductance-amplifier&#34;&gt;OTA (Operational Transconductance Amplifier)&lt;/h3&gt;
&lt;ul&gt;
&lt;li&gt;跨导运算放大器&lt;/li&gt;
&lt;/ul&gt;
&lt;h2 id=&#34;总结&#34;&gt;总结&lt;/h2&gt;
&lt;ul&gt;
&lt;li&gt;
&lt;p&gt;The paper describes a design of a second-order noise-shaping successive approximation register (SAR) analog-to-digital converter (ADC). The proposed ADC is designed to reduce the impact of noise and increase the dynamic range of the ADC. The design uses a passive integrator and tri-level voting techniques to achieve the desired performance.&lt;/p&gt;
&lt;/li&gt;
&lt;li&gt;
&lt;p&gt;The proposed ADC architecture consists of two main stages: a voltage-to-time converter and a SAR ADC. The voltage-to-time converter is used to convert the input voltage into a time interval. The time interval is then converted to a digital code using the SAR ADC. The proposed design uses a passive integrator to shape the quantization noise and reduce its impact on the signal. The tri-level voting technique is used to further reduce the impact of the quantization noise and improve the ADC&amp;rsquo;s linearity.&lt;/p&gt;
&lt;/li&gt;
&lt;li&gt;
&lt;p&gt;The paper presents detailed design and analysis of the proposed ADC, including the analysis of the noise and linearity performance of the ADC. The design is implemented in a 65nm CMOS process, and the experimental results show that the proposed ADC achieves a signal-to-noise and distortion ratio (SNDR) of 70dB and a spurious-free dynamic range (SFDR) of 85dB. The power consumption of the ADC is 1.56mW at a sampling rate of 10MS/s.&lt;/p&gt;
&lt;/li&gt;
&lt;li&gt;
&lt;p&gt;Overall, the paper presents a novel approach to design a second-order noise-shaping SAR ADC with improved noise and linearity performance. The proposed design can be used in a wide range of applications that require high-precision analog-to-digital conversion, such as wireless communication, sensor networks, and instrumentation.&lt;/p&gt;
&lt;/li&gt;
&lt;/ul&gt;
&lt;h1 id=&#34;a-systematic-study-of-esd-protection-co-design-with-high-speed-and-high-frequency-ics-in-28-nm-cmos&#34;&gt;A Systematic Study of ESD Protection Co-Design With High-Speed and High-Frequency ICs in 28 nm CMOS&lt;/h1&gt;
&lt;h2 id=&#34;链接&#34;&gt;链接&lt;/h2&gt;
&lt;ul&gt;
&lt;li&gt;&lt;a class=&#34;link&#34; href=&#34;https://ieeexplore.ieee.org/abstract/document/7552573&#34;  target=&#34;_blank&#34; rel=&#34;noopener&#34;
    &gt;https://ieeexplore.ieee.org/abstract/document/7552573&lt;/a&gt;&lt;/li&gt;
&lt;/ul&gt;
&lt;h2 id=&#34;术语&#34;&gt;术语&lt;/h2&gt;
&lt;h3 id=&#34;cmos&#34;&gt;CMOS&lt;/h3&gt;
&lt;ul&gt;
&lt;li&gt;
&lt;p&gt;Complementary Metal-Oxide-Semiconductor&lt;/p&gt;
&lt;/li&gt;
&lt;li&gt;
&lt;p&gt;互补金属氧化物半导体&lt;/p&gt;
&lt;/li&gt;
&lt;/ul&gt;
&lt;h3 id=&#34;multi-ghz-and-multi-gbps-ics&#34;&gt;multi-GHz and multi-Gbps ICs&lt;/h3&gt;
&lt;blockquote&gt;
&lt;p&gt;运行频率在多个GHz（千兆赫）级别和传输速率在多个Gbps（千兆比特每秒）级别的集成电路。这些IC通常用于高速数据传输和处理，如无线通信、高速计算、数字信号处理和视频处理等领域。这些IC需要高度集成的电路设计和复杂的制造技术，以满足高速、高精度和低功耗等要求。&lt;/p&gt;
&lt;/blockquote&gt;
&lt;h3 id=&#34;discharge-resistor放电电阻&#34;&gt;discharge resistor(放电电阻)&lt;/h3&gt;
&lt;ul&gt;
&lt;li&gt;电路在遭受&lt;strong&gt;静电放电&lt;/strong&gt;时产生的阻力&lt;/li&gt;
&lt;/ul&gt;
&lt;h3 id=&#34;leakage-current漏电流&#34;&gt;leakage current(漏电流)&lt;/h3&gt;
&lt;ul&gt;
&lt;li&gt;电路中发生的非意愿流动的电流&lt;/li&gt;
&lt;/ul&gt;
&lt;h3 id=&#34;意外的沟道开启unexpected-channel-turn-on&#34;&gt;意外的沟道开启(unexpected channel turn-on)&lt;/h3&gt;
&lt;ul&gt;
&lt;li&gt;电荷注入或电场等因素导致沟道形成导通状态，使得电路产生非预期的电流路径&lt;/li&gt;
&lt;/ul&gt;
&lt;h3 id=&#34;human-body-model-hbm&#34;&gt;Human Body Model (HBM)&lt;/h3&gt;
&lt;h3 id=&#34;后端esd互连&#34;&gt;后端ESD互连&lt;/h3&gt;
&lt;blockquote&gt;
&lt;p&gt;后端ESD互连指的是在芯片的后端制程中设计的针对ESD（静电放电）的互联结构，包括金属线路、垫圈、电阻、电容等。这些互连结构的设计对于实现全片ESD保护电路至关重要&lt;/p&gt;
&lt;/blockquote&gt;
&lt;h3 id=&#34;寄生效应和寄生参数&#34;&gt;寄生效应和寄生参数&lt;/h3&gt;
&lt;ol&gt;
&lt;li&gt;
&lt;p&gt;寄生效应是指电路中非期望出现的电性能。这些电性能通常是由电路的构造和电子元件的物理特性导致的，如电感、电容和电阻等。寄生效应在高频、高速、低功耗等要求严格的电路设计中会产生不利的影响，例如信号衰减、时序偏差、干扰和功耗等问题&lt;/p&gt;
&lt;/li&gt;
&lt;li&gt;
&lt;p&gt;寄生参数&lt;/p&gt;
&lt;/li&gt;
&lt;/ol&gt;
&lt;ul&gt;
&lt;li&gt;
&lt;p&gt;电容（Capacitance）：由于器件本身的结构和材料，以及器件和周围环境之间的电场耦合等原因，导致器件之间和器件与地之间存在一定的电容&lt;/p&gt;
&lt;/li&gt;
&lt;li&gt;
&lt;p&gt;电感（Inductance）：由于ESD放电时产生的瞬时电流很大，会产生较大的瞬时磁场，进而在器件中感应出电压，这些电压可能会对器件产生破坏。&lt;/p&gt;
&lt;/li&gt;
&lt;li&gt;
&lt;p&gt;电阻（Resistance）：器件内部和器件与周围环境之间都会存在一定的电阻，ESD放电时会产生大电流，电流通过这些电阻会产生较大的电压，可能会对器件产生破坏。&lt;/p&gt;
&lt;/li&gt;
&lt;/ul&gt;
&lt;h3 id=&#34;前端设计与后端设计&#34;&gt;前端设计与后端设计&lt;/h3&gt;
&lt;ol&gt;
&lt;li&gt;
&lt;p&gt;前端设计的主要任务是设计和验证电路的功能和性能，通常包括电路原理图设计、逻辑设计、验证和仿真等。&lt;/p&gt;
&lt;/li&gt;
&lt;li&gt;
&lt;p&gt;后端设计的主要任务是把电路设计转化为实际的芯片版图，并进行布局和布线。后端设计还包括物理验证和验证芯片的可靠性和制造性等。&lt;/p&gt;
&lt;/li&gt;
&lt;/ol&gt;
&lt;h3 id=&#34;ring-oscillator-环形振荡器&#34;&gt;Ring Oscillator (环形振荡器)&lt;/h3&gt;
&lt;blockquote&gt;
&lt;p&gt;环形振荡器（Ring oscillator）是一种基于反馈电路的振荡器，它是由一个奇数个数字反相器和若干个延迟电路构成的环形电路。环形振荡器的频率取决于数字反相器和延迟电路的延迟时间，一般来说，延迟时间越长，振荡频率就越低.&lt;/p&gt;
&lt;/blockquote&gt;
&lt;h3 id=&#34;拍频&#34;&gt;拍频&lt;/h3&gt;
&lt;blockquote&gt;
&lt;p&gt;拍频是指两个音调之间的频率差。当两个音调的频率非常接近时，它们会产生一种交替增强和减弱的效果，这种效果被称为拍。拍频的大小取决于两个音调的频率差，频率差越大，拍频就越快，反之亦然。例如，当一个音调的频率为440 Hz，另一个音调的频率为442 Hz时，它们之间的拍频为2 Hz，也就是说，每秒钟会有2个拍。&lt;/p&gt;
&lt;/blockquote&gt;
&lt;h3 id=&#34;emmi-emission-microscopy&#34;&gt;EMMI (Emission Microscopy)&lt;/h3&gt;
&lt;blockquote&gt;
&lt;p&gt;发射显微镜（EMMI）是半导体工业中用于识别集成电路（IC）故障源的一种故障分析技术。它涉及在IC在应力条件下工作时，例如在ESD事件期间或当电路超出其规格时，对其光发射进行成像。通过分析光发射模式，EMMI可以确定故障的位置和性质，例如短路或开路，并提供有价值的信息以进行IC设计的调试和优化。EMMI是一种非破坏性技术，可以实时执行，允许进行IC故障的实时调试。&lt;/p&gt;
&lt;/blockquote&gt;
&lt;h2 id=&#34;概述&#34;&gt;概述&lt;/h2&gt;
&lt;blockquote&gt;
&lt;p&gt;ESD器件优化和表征、ESD行为建模、后端互连特性表征、寄生ESD参数提取、ESD失效分析以及面向最高达15 GHz和40 Gbps的IC的ESD共同设计评估。环形振荡器、虚拟I/O缓冲器和电流模式逻辑（CML）电路被用来演示这种共同设计方法。&lt;/p&gt;
&lt;/blockquote&gt;
&lt;h2 id=&#34;methodology&#34;&gt;Methodology&lt;/h2&gt;
&lt;h3 id=&#34;聚酰亚胺栅二极管-esd-结构&#34;&gt;聚酰亚胺栅二极管 ESD 结构&lt;/h3&gt;
&lt;ol&gt;
&lt;li&gt;优点&lt;/li&gt;
&lt;/ol&gt;
&lt;ul&gt;
&lt;li&gt;
&lt;p&gt;直接通过浅层横向放电路径将大电流引导到 N+ 和 P+ 扩散区之间，&lt;strong&gt;放电电阻&lt;/strong&gt;较低&lt;/p&gt;
&lt;/li&gt;
&lt;li&gt;
&lt;p&gt;ESD 放电路径非常短，由28 nm CMOS通道定义，&lt;strong&gt;放电电阻&lt;/strong&gt;也低&lt;/p&gt;
&lt;/li&gt;
&lt;/ul&gt;
&lt;ol start=&#34;2&#34;&gt;
&lt;li&gt;缺点&lt;/li&gt;
&lt;/ol&gt;
&lt;ul&gt;
&lt;li&gt;
&lt;p&gt;相对较高的漏电流&lt;/p&gt;
&lt;/li&gt;
&lt;li&gt;
&lt;p&gt;必须对聚酰亚胺栅二极管 ESD 设备进行适当的偏置, 来避免&lt;strong&gt;相对较高的漏电流&lt;/strong&gt;&lt;/p&gt;
&lt;/li&gt;
&lt;/ul&gt;
&lt;h3 id=&#34;混合模式esd模拟设计的必要性&#34;&gt;混合模式ESD模拟设计的必要性&lt;/h3&gt;
&lt;h3 id=&#34;esd测试模型&#34;&gt;ESD测试模型&lt;/h3&gt;
&lt;ol&gt;
&lt;li&gt;
&lt;p&gt;人体模型(HBM)&lt;/p&gt;
&lt;/li&gt;
&lt;li&gt;
&lt;p&gt;ESD放电电流往往会聚集在STI插头的底部，因此STI二极管比门极二极管ESD器件更容易出现热聚集。&lt;/p&gt;
&lt;/li&gt;
&lt;li&gt;
&lt;p&gt;SPICE电路仿真使用提取的ESD模型与TLP测试I-V曲线之间的优秀匹配证实了新的可扩展ESD行为建模技术的有效性，该技术对于实现全片ESD电路仿真和ESD-IC协同设计仿真至关重要，以实现芯片级ESD设计预测。&lt;/p&gt;
&lt;/li&gt;
&lt;/ol&gt;
&lt;h3 id=&#34;后端esd互连的特性和设计原则&#34;&gt;后端ESD互连的特性和设计原则&lt;/h3&gt;
&lt;h3 id=&#34;如何准确提取esd的寄生参数&#34;&gt;如何准确提取ESD的寄生参数&lt;/h3&gt;
&lt;h3 id=&#34;esd保护环形振荡器&#34;&gt;ESD保护环形振荡器&lt;/h3&gt;
&lt;h3 id=&#34;esd-保护虚拟输入和输出缓冲器&#34;&gt;ESD 保护虚拟输入和输出缓冲器&lt;/h3&gt;
&lt;h3 id=&#34;esd-在整个芯片级别的保护和分析的重要性&#34;&gt;ESD 在整个芯片级别的保护和分析的重要性&lt;/h3&gt;
&lt;ol&gt;
&lt;li&gt;
&lt;p&gt;展示了全芯片ESD保护使用STI二极管ESD保护结构从I/O到VDD和GND的复杂ESD放电电流路径模式，并指出了ESD保护的&lt;strong&gt;局限性&lt;/strong&gt;&lt;/p&gt;
&lt;/li&gt;
&lt;li&gt;
&lt;p&gt;如何使用发射显微镜技术进行实时ESD故障分析，以识别ESD损伤的位置和原因&lt;/p&gt;
&lt;/li&gt;
&lt;/ol&gt;
&lt;h1 id=&#34;whole-chip-esd-protection-design-verification-by-cad&#34;&gt;Whole-Chip ESD Protection Design Verification by CAD&lt;/h1&gt;
&lt;h2 id=&#34;链接-1&#34;&gt;链接&lt;/h2&gt;
&lt;ul&gt;
&lt;li&gt;&lt;a class=&#34;link&#34; href=&#34;https://ieeexplore.ieee.org/abstract/document/5340146&#34;  target=&#34;_blank&#34; rel=&#34;noopener&#34;
    &gt;https://ieeexplore.ieee.org/abstract/document/5340146&lt;/a&gt;&lt;/li&gt;
&lt;/ul&gt;
&lt;h2 id=&#34;i-introdution&#34;&gt;I. Introdution&lt;/h2&gt;
&lt;blockquote&gt;
&lt;p&gt;静电放电（ESD）的危害和对芯片设计的影响，以及传统的ESD保护设计的局限性。&lt;/p&gt;
&lt;/blockquote&gt;
&lt;h2 id=&#34;ii-whole-chip-esd-protection&#34;&gt;II. Whole-Chip ESD Protection&lt;/h2&gt;
&lt;blockquote&gt;
&lt;p&gt;传统的ESD保护设计方法&lt;/p&gt;
&lt;/blockquote&gt;
&lt;h3 id=&#34;集中式保护&#34;&gt;集中式保护&lt;/h3&gt;
&lt;ul&gt;
&lt;li&gt;输入和输出端口附近安装保护电路来保护整个芯片&lt;/li&gt;
&lt;/ul&gt;
&lt;h3 id=&#34;分布式保护&#34;&gt;分布式保护&lt;/h3&gt;
&lt;ul&gt;
&lt;li&gt;在芯片内部的各个电路单元附近安装保护电路来保护芯片&lt;/li&gt;
&lt;/ul&gt;
&lt;h3 id=&#34;混合保护&#34;&gt;混合保护&lt;/h3&gt;
&lt;ul&gt;
&lt;li&gt;将集中式保护和分布式保护结合起来，以获得更好的保护效果&lt;/li&gt;
&lt;/ul&gt;
&lt;h3 id=&#34;局限性&#34;&gt;局限性&lt;/h3&gt;
&lt;ul&gt;
&lt;li&gt;设计复杂度、性能损失和芯片面积&lt;/li&gt;
&lt;/ul&gt;
&lt;h2 id=&#34;iii-whole-chip-esd-cad&#34;&gt;III. Whole-Chip ESD CAD&lt;/h2&gt;
&lt;h3 id=&#34;esd-保护电路设计&#34;&gt;ESD 保护电路设计&lt;/h3&gt;
&lt;ul&gt;
&lt;li&gt;需要考虑的因素有芯片应用环境、芯片结构和 ESD 保护要求&lt;/li&gt;
&lt;/ul&gt;
&lt;h3 id=&#34;esd-仿真工具&#34;&gt;ESD 仿真工具&lt;/h3&gt;
&lt;h2 id=&#34;iv-application-example&#34;&gt;IV. Application Example&lt;/h2&gt;
&lt;blockquote&gt;
&lt;p&gt;以一个实际的芯片设计为例，介绍了如何应用上述的 ESD 保护 CAD 设计流程进行 ESD 保护电路设计和验证&lt;/p&gt;
&lt;/blockquote&gt;
&lt;ol&gt;
&lt;li&gt;
&lt;p&gt;该芯片的应用环境和 ESD 保护要求，并提出了设计的目标和要求。然后，设计人员根据芯片结构和 ESD 保护要求，选择了合适的 ESD 保护电路结构，并进行了电路设计和优化。&lt;/p&gt;
&lt;/li&gt;
&lt;li&gt;
&lt;p&gt;文章介绍了针对该芯片的 ESD 仿真分析过程，使用了 Cadence Virtuoso 工具进行了 HBM、CDM 和 MM 测试，评估了 ESD 保护电路的保护性能和可靠性。最后，文章总结了该设计的优点和局限性，并提出了进一步的改进和优化方向。&lt;/p&gt;
&lt;/li&gt;
&lt;li&gt;
&lt;p&gt;展示了 ESD 保护 CAD 设计流程的应用和效果，说明了这种方法可以提高 ESD 保护电路的设计质量和可靠性，降低芯片开发成本和风险。&lt;/p&gt;
&lt;/li&gt;
&lt;/ol&gt;
&lt;h2 id=&#34;错误&#34;&gt;错误&lt;/h2&gt;
&lt;p&gt;-. &lt;strong&gt;Application Example&lt;/strong&gt;和&lt;strong&gt;Whole-Chip ESD CAD&lt;/strong&gt;&lt;/p&gt;
</description>
        </item>
        
    </channel>
</rss>
