TimeQuest Timing Analyzer report for cpu_nuevo
Thu Feb 22 18:33:21 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'control[0]'
 12. Slow Model Setup: 'donde_leer[0]'
 13. Slow Model Setup: 'estadoSiguiente.escribir_op1'
 14. Slow Model Setup: 'estadoSiguiente.escribir_op2'
 15. Slow Model Setup: 'estadoSiguiente.escribir_ram'
 16. Slow Model Setup: 'estadoSiguiente.escribir_status'
 17. Slow Model Setup: 'estadoSiguiente.incrementar_pc'
 18. Slow Model Setup: 'estadoSiguiente.escribir_salida'
 19. Slow Model Setup: 'estadoSiguiente.desactivar_salida'
 20. Slow Model Hold: 'estadoSiguiente.escribir_op2'
 21. Slow Model Hold: 'donde_leer[0]'
 22. Slow Model Hold: 'estadoSiguiente.incrementar_pc'
 23. Slow Model Hold: 'estadoSiguiente.escribir_op1'
 24. Slow Model Hold: 'control[0]'
 25. Slow Model Hold: 'estadoSiguiente.escribir_ram'
 26. Slow Model Hold: 'estadoSiguiente.desactivar_salida'
 27. Slow Model Hold: 'estadoSiguiente.escribir_salida'
 28. Slow Model Hold: 'estadoSiguiente.escribir_status'
 29. Slow Model Recovery: 'estadoSiguiente.espera'
 30. Slow Model Recovery: 'estadoSiguiente.activar_carga_alu'
 31. Slow Model Removal: 'estadoSiguiente.activar_carga_alu'
 32. Slow Model Removal: 'estadoSiguiente.espera'
 33. Slow Model Minimum Pulse Width: 'control[0]'
 34. Slow Model Minimum Pulse Width: 'donde_leer[0]'
 35. Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_carga_alu'
 36. Slow Model Minimum Pulse Width: 'estadoSiguiente.desactivar_salida'
 37. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_op1'
 38. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_op2'
 39. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_ram'
 40. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_salida'
 41. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_status'
 42. Slow Model Minimum Pulse Width: 'estadoSiguiente.espera'
 43. Slow Model Minimum Pulse Width: 'estadoSiguiente.incrementar_pc'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Fast Model Setup Summary
 49. Fast Model Hold Summary
 50. Fast Model Recovery Summary
 51. Fast Model Removal Summary
 52. Fast Model Minimum Pulse Width Summary
 53. Fast Model Setup: 'estadoSiguiente.escribir_op1'
 54. Fast Model Setup: 'estadoSiguiente.escribir_op2'
 55. Fast Model Setup: 'donde_leer[0]'
 56. Fast Model Setup: 'estadoSiguiente.escribir_status'
 57. Fast Model Setup: 'control[0]'
 58. Fast Model Setup: 'estadoSiguiente.escribir_ram'
 59. Fast Model Setup: 'estadoSiguiente.incrementar_pc'
 60. Fast Model Setup: 'estadoSiguiente.escribir_salida'
 61. Fast Model Setup: 'estadoSiguiente.desactivar_salida'
 62. Fast Model Hold: 'control[0]'
 63. Fast Model Hold: 'donde_leer[0]'
 64. Fast Model Hold: 'estadoSiguiente.escribir_op2'
 65. Fast Model Hold: 'estadoSiguiente.escribir_op1'
 66. Fast Model Hold: 'estadoSiguiente.incrementar_pc'
 67. Fast Model Hold: 'estadoSiguiente.escribir_ram'
 68. Fast Model Hold: 'estadoSiguiente.desactivar_salida'
 69. Fast Model Hold: 'estadoSiguiente.escribir_salida'
 70. Fast Model Hold: 'estadoSiguiente.escribir_status'
 71. Fast Model Recovery: 'estadoSiguiente.espera'
 72. Fast Model Recovery: 'estadoSiguiente.activar_carga_alu'
 73. Fast Model Removal: 'estadoSiguiente.activar_carga_alu'
 74. Fast Model Removal: 'estadoSiguiente.espera'
 75. Fast Model Minimum Pulse Width: 'control[0]'
 76. Fast Model Minimum Pulse Width: 'donde_leer[0]'
 77. Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_carga_alu'
 78. Fast Model Minimum Pulse Width: 'estadoSiguiente.desactivar_salida'
 79. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_op1'
 80. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_op2'
 81. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_ram'
 82. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_salida'
 83. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_status'
 84. Fast Model Minimum Pulse Width: 'estadoSiguiente.espera'
 85. Fast Model Minimum Pulse Width: 'estadoSiguiente.incrementar_pc'
 86. Setup Times
 87. Hold Times
 88. Clock to Output Times
 89. Minimum Clock to Output Times
 90. Multicorner Timing Analysis Summary
 91. Setup Times
 92. Hold Times
 93. Clock to Output Times
 94. Minimum Clock to Output Times
 95. Setup Transfers
 96. Hold Transfers
 97. Recovery Transfers
 98. Removal Transfers
 99. Report TCCS
100. Report RSKM
101. Unconstrained Paths
102. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; cpu_nuevo                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; Clock Name                        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; control[0]                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { control[0] }                        ;
; donde_leer[0]                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { donde_leer[0] }                     ;
; estadoSiguiente.activar_carga_alu ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.activar_carga_alu } ;
; estadoSiguiente.desactivar_salida ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.desactivar_salida } ;
; estadoSiguiente.escribir_op1      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_op1 }      ;
; estadoSiguiente.escribir_op2      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_op2 }      ;
; estadoSiguiente.escribir_ram      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_ram }      ;
; estadoSiguiente.escribir_salida   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_salida }   ;
; estadoSiguiente.escribir_status   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_status }   ;
; estadoSiguiente.espera            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.espera }            ;
; estadoSiguiente.incrementar_pc    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.incrementar_pc }    ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+


+------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                  ;
+-------------+-----------------+--------------------------------+-------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                     ; Note                    ;
+-------------+-----------------+--------------------------------+-------------------------+
; INF MHz     ; 200.0 MHz       ; donde_leer[0]                  ; limit due to hold check ;
; INF MHz     ; 250.88 MHz      ; estadoSiguiente.escribir_op1   ; limit due to hold check ;
; INF MHz     ; 179.79 MHz      ; estadoSiguiente.escribir_op2   ; limit due to hold check ;
; 137.31 MHz  ; 137.31 MHz      ; control[0]                     ;                         ;
; 399.04 MHz  ; 388.2 MHz       ; estadoSiguiente.escribir_ram   ; limit due to hold check ;
; 3333.33 MHz ; 207.13 MHz      ; estadoSiguiente.incrementar_pc ; limit due to hold check ;
+-------------+-----------------+--------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; control[0]                        ; -6.283 ; -417.869      ;
; donde_leer[0]                     ; -5.788 ; -42.768       ;
; estadoSiguiente.escribir_op1      ; -5.689 ; -56.590       ;
; estadoSiguiente.escribir_op2      ; -5.202 ; -50.378       ;
; estadoSiguiente.escribir_ram      ; -4.485 ; -24.156       ;
; estadoSiguiente.escribir_status   ; -4.015 ; -8.007        ;
; estadoSiguiente.incrementar_pc    ; -3.697 ; -19.035       ;
; estadoSiguiente.escribir_salida   ; -1.504 ; -11.160       ;
; estadoSiguiente.desactivar_salida ; -0.021 ; -0.021        ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow Model Hold Summary                                    ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; estadoSiguiente.escribir_op2      ; -2.781 ; -18.849       ;
; donde_leer[0]                     ; -2.500 ; -17.704       ;
; estadoSiguiente.incrementar_pc    ; -2.414 ; -10.495       ;
; estadoSiguiente.escribir_op1      ; -2.294 ; -14.953       ;
; control[0]                        ; -1.936 ; -17.078       ;
; estadoSiguiente.escribir_ram      ; -1.288 ; -5.925        ;
; estadoSiguiente.desactivar_salida ; -0.240 ; -1.837        ;
; estadoSiguiente.escribir_salida   ; 0.462  ; 0.000         ;
; estadoSiguiente.escribir_status   ; 3.570  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow Model Recovery Summary                                ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; estadoSiguiente.espera            ; -6.470 ; -29.771       ;
; estadoSiguiente.activar_carga_alu ; -3.780 ; -7.068        ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow Model Removal Summary                                 ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; estadoSiguiente.activar_carga_alu ; -0.397 ; -0.600        ;
; estadoSiguiente.espera            ; -0.177 ; -0.348        ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; control[0]                        ; -2.567 ; -392.719      ;
; donde_leer[0]                     ; 0.500  ; 0.000         ;
; estadoSiguiente.activar_carga_alu ; 0.500  ; 0.000         ;
; estadoSiguiente.desactivar_salida ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_op1      ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_op2      ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_ram      ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_salida   ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_status   ; 0.500  ; 0.000         ;
; estadoSiguiente.espera            ; 0.500  ; 0.000         ;
; estadoSiguiente.incrementar_pc    ; 0.500  ; 0.000         ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'control[0]'                                                                                                                            ;
+--------+-----------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -6.283 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[7]~reg0 ; control[0]   ; control[0]  ; 1.000        ; 0.009      ; 7.332      ;
; -6.198 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[7]~reg0 ; control[0]   ; control[0]  ; 1.000        ; 0.009      ; 7.247      ;
; -6.111 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|resultado[7]~reg0 ; control[0]   ; control[0]  ; 1.000        ; 0.009      ; 7.160      ;
; -5.788 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[6]~reg0 ; control[0]   ; control[0]  ; 1.000        ; 0.009      ; 6.837      ;
; -5.703 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[6]~reg0 ; control[0]   ; control[0]  ; 1.000        ; 0.009      ; 6.752      ;
; -5.671 ; registro8b:r_operador2|data_out[3]~reg0 ; alu:modulo_alu|resultado[7]~reg0 ; control[0]   ; control[0]  ; 1.000        ; 0.009      ; 6.720      ;
; -5.628 ; registro8b:r_operador2|data_out[4]~reg0 ; alu:modulo_alu|resultado[7]~reg0 ; control[0]   ; control[0]  ; 1.000        ; 0.009      ; 6.677      ;
; -5.616 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|resultado[6]~reg0 ; control[0]   ; control[0]  ; 1.000        ; 0.009      ; 6.665      ;
; -5.511 ; registro8b:r_operador2|data_out[5]~reg0 ; alu:modulo_alu|resultado[7]~reg0 ; control[0]   ; control[0]  ; 1.000        ; 0.009      ; 6.560      ;
; -5.465 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[5]~reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 6.504      ;
; -5.425 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[4]~reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 6.464      ;
; -5.380 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[5]~reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 6.419      ;
; -5.340 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[4]~reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 6.379      ;
; -5.293 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|resultado[5]~reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 6.332      ;
; -5.286 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[1]~reg0 ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 6.326      ;
; -5.260 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|ov                ; control[0]   ; control[0]  ; 1.000        ; 0.009      ; 6.309      ;
; -5.253 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|resultado[4]~reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 6.292      ;
; -5.222 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|carry             ; control[0]   ; control[0]  ; 1.000        ; 0.009      ; 6.271      ;
; -5.207 ; registro8b:r_operador1|data_out[6]~reg0 ; alu:modulo_alu|resultado[7]~reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 6.245      ;
; -5.206 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[2]~reg0 ; control[0]   ; control[0]  ; 1.000        ; 0.011      ; 6.257      ;
; -5.196 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[3]~reg0 ; control[0]   ; control[0]  ; 1.000        ; 0.011      ; 6.247      ;
; -5.176 ; registro8b:r_operador2|data_out[3]~reg0 ; alu:modulo_alu|resultado[6]~reg0 ; control[0]   ; control[0]  ; 1.000        ; 0.009      ; 6.225      ;
; -5.175 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|ov                ; control[0]   ; control[0]  ; 1.000        ; 0.009      ; 6.224      ;
; -5.137 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|carry             ; control[0]   ; control[0]  ; 1.000        ; 0.009      ; 6.186      ;
; -5.133 ; registro8b:r_operador2|data_out[4]~reg0 ; alu:modulo_alu|resultado[6]~reg0 ; control[0]   ; control[0]  ; 1.000        ; 0.009      ; 6.182      ;
; -5.088 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|ov                ; control[0]   ; control[0]  ; 1.000        ; 0.009      ; 6.137      ;
; -5.050 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|carry             ; control[0]   ; control[0]  ; 1.000        ; 0.009      ; 6.099      ;
; -5.035 ; registro8b:r_ri|data_out[1]~reg0        ; codigo_operacion_alu[2]          ; control[0]   ; control[0]  ; 1.000        ; 0.028      ; 6.103      ;
; -5.030 ; registro8b:r_operador1|data_out[4]~reg0 ; alu:modulo_alu|resultado[7]~reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 6.068      ;
; -4.994 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[3]~reg0 ; control[0]   ; control[0]  ; 1.000        ; 0.011      ; 6.045      ;
; -4.961 ; estadoSiguiente.reset_pc                ; registro8b:r_pc|registro[1]      ; control[0]   ; control[0]  ; 1.000        ; -0.968     ; 5.033      ;
; -4.933 ; registro8b:r_operador2|data_out[6]~reg0 ; alu:modulo_alu|resultado[7]~reg0 ; control[0]   ; control[0]  ; 1.000        ; 0.009      ; 5.982      ;
; -4.908 ; codigo_operacion_alu[0]                 ; alu:modulo_alu|resultado[5]~reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 5.944      ;
; -4.893 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|resultado[3]~reg0 ; control[0]   ; control[0]  ; 1.000        ; 0.011      ; 5.944      ;
; -4.884 ; registro8b:r_operador1|data_out[3]~reg0 ; alu:modulo_alu|resultado[7]~reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 5.922      ;
; -4.860 ; codigo_operacion_alu[1]                 ; alu:modulo_alu|resultado[5]~reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.005     ; 5.895      ;
; -4.821 ; registro8b:r_operador1|data_out[2]~reg0 ; alu:modulo_alu|resultado[7]~reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 5.859      ;
; -4.818 ; registro8b:r_operador2|data_out[3]~reg0 ; alu:modulo_alu|resultado[5]~reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 5.857      ;
; -4.809 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[1]~reg0 ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.849      ;
; -4.766 ; registro8b:r_operador2|data_out[3]~reg0 ; alu:modulo_alu|resultado[4]~reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 5.805      ;
; -4.736 ; registro8b:r_operador1|data_out[0]~reg0 ; alu:modulo_alu|resultado[7]~reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 5.774      ;
; -4.729 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[2]~reg0 ; control[0]   ; control[0]  ; 1.000        ; 0.011      ; 5.780      ;
; -4.687 ; registro8b:r_operador1|data_out[3]~reg0 ; alu:modulo_alu|resultado[5]~reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.012     ; 5.715      ;
; -4.679 ; registro8b:r_operador1|data_out[1]~reg0 ; alu:modulo_alu|resultado[7]~reg0 ; control[0]   ; control[0]  ; 1.000        ; 0.010      ; 5.729      ;
; -4.668 ; registro8b:r_operador2|data_out[5]~reg0 ; alu:modulo_alu|resultado[6]~reg0 ; control[0]   ; control[0]  ; 1.000        ; 0.009      ; 5.717      ;
; -4.652 ; registro8b:r_ri|data_out[7]~reg0        ; codigo_operacion_alu[2]          ; control[0]   ; control[0]  ; 1.000        ; 0.028      ; 5.720      ;
; -4.648 ; registro8b:r_operador2|data_out[3]~reg0 ; alu:modulo_alu|ov                ; control[0]   ; control[0]  ; 1.000        ; 0.009      ; 5.697      ;
; -4.635 ; codigo_operacion_alu[1]                 ; alu:modulo_alu|resultado[2]~reg0 ; control[0]   ; control[0]  ; 1.000        ; 0.007      ; 5.682      ;
; -4.629 ; registro8b:r_ri|data_out[1]~reg0        ; codigo_operacion_alu[0]          ; control[0]   ; control[0]  ; 1.000        ; 0.020      ; 5.689      ;
; -4.613 ; codigo_operacion_alu[1]                 ; alu:modulo_alu|resultado[3]~reg0 ; control[0]   ; control[0]  ; 1.000        ; 0.007      ; 5.660      ;
; -4.610 ; registro8b:r_operador2|data_out[3]~reg0 ; alu:modulo_alu|carry             ; control[0]   ; control[0]  ; 1.000        ; 0.009      ; 5.659      ;
; -4.605 ; registro8b:r_operador2|data_out[4]~reg0 ; alu:modulo_alu|ov                ; control[0]   ; control[0]  ; 1.000        ; 0.009      ; 5.654      ;
; -4.580 ; codigo_operacion_alu[1]                 ; alu:modulo_alu|resultado[7]~reg0 ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 5.625      ;
; -4.579 ; registro8b:r_operador2|data_out[4]~reg0 ; alu:modulo_alu|resultado[5]~reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 5.618      ;
; -4.574 ; registro8b:r_operador1|data_out[4]~reg0 ; alu:modulo_alu|resultado[5]~reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.012     ; 5.602      ;
; -4.567 ; registro8b:r_operador2|data_out[4]~reg0 ; alu:modulo_alu|carry             ; control[0]   ; control[0]  ; 1.000        ; 0.009      ; 5.616      ;
; -4.557 ; estadoSiguiente.leer_salida             ; registro8b:r_salida|registro[3]  ; control[0]   ; control[0]  ; 1.000        ; -0.492     ; 5.105      ;
; -4.557 ; estadoSiguiente.leer_salida             ; registro8b:r_salida|registro[4]  ; control[0]   ; control[0]  ; 1.000        ; -0.492     ; 5.105      ;
; -4.557 ; estadoSiguiente.leer_salida             ; registro8b:r_salida|registro[5]  ; control[0]   ; control[0]  ; 1.000        ; -0.492     ; 5.105      ;
; -4.557 ; estadoSiguiente.leer_salida             ; registro8b:r_salida|registro[6]  ; control[0]   ; control[0]  ; 1.000        ; -0.492     ; 5.105      ;
; -4.557 ; estadoSiguiente.leer_salida             ; registro8b:r_salida|registro[7]  ; control[0]   ; control[0]  ; 1.000        ; -0.492     ; 5.105      ;
; -4.535 ; registro8b:r_operador1|data_out[4]~reg0 ; alu:modulo_alu|resultado[6]~reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 5.573      ;
; -4.518 ; registro8b:r_operador1|data_out[5]~reg0 ; alu:modulo_alu|resultado[7]~reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 5.556      ;
; -4.497 ; codigo_operacion_alu[1]                 ; alu:modulo_alu|resultado[4]~reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.005     ; 5.532      ;
; -4.488 ; registro8b:r_operador2|data_out[5]~reg0 ; alu:modulo_alu|ov                ; control[0]   ; control[0]  ; 1.000        ; 0.009      ; 5.537      ;
; -4.482 ; registro8b:r_operador1|data_out[1]~reg0 ; alu:modulo_alu|resultado[5]~reg0 ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.522      ;
; -4.450 ; registro8b:r_operador2|data_out[5]~reg0 ; alu:modulo_alu|carry             ; control[0]   ; control[0]  ; 1.000        ; 0.009      ; 5.499      ;
; -4.419 ; registro8b:r_ri|data_out[1]~reg0        ; donde_leer[1]                    ; control[0]   ; control[0]  ; 1.000        ; 0.641      ; 6.100      ;
; -4.416 ; registro8b:r_operador1|data_out[0]~reg0 ; alu:modulo_alu|resultado[1]~reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.011     ; 5.445      ;
; -4.406 ; registro8b:r_operador2|data_out[3]~reg0 ; alu:modulo_alu|resultado[3]~reg0 ; control[0]   ; control[0]  ; 1.000        ; 0.011      ; 5.457      ;
; -4.400 ; registro8b:r_operador1|data_out[3]~reg0 ; alu:modulo_alu|resultado[6]~reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 5.438      ;
; -4.357 ; registro8b:r_ri|data_out[5]~reg0        ; codigo_operacion_alu[2]          ; control[0]   ; control[0]  ; 1.000        ; 0.024      ; 5.421      ;
; -4.355 ; registro8b:r_ri|data_out[2]~reg0        ; codigo_operacion_alu[2]          ; control[0]   ; control[0]  ; 1.000        ; 0.028      ; 5.423      ;
; -4.335 ; registro8b:r_operador1|data_out[7]~reg0 ; alu:modulo_alu|resultado[7]~reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 5.373      ;
; -4.326 ; registro8b:r_operador1|data_out[2]~reg0 ; alu:modulo_alu|resultado[6]~reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 5.364      ;
; -4.322 ; registro8b:r_ri|data_out[1]~reg0        ; codigo_operacion_alu[1]          ; control[0]   ; control[0]  ; 1.000        ; 0.021      ; 5.383      ;
; -4.321 ; registro8b:r_operador1|data_out[6]~reg0 ; alu:modulo_alu|resultado[6]~reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 5.359      ;
; -4.318 ; registro8b:r_ri|data_out[1]~reg0        ; op_a_cargar                      ; control[0]   ; control[0]  ; 1.000        ; 0.021      ; 5.379      ;
; -4.318 ; registro8b:r_ri|data_out[1]~reg0        ; donde_leer[0]                    ; control[0]   ; control[0]  ; 1.000        ; 0.021      ; 5.379      ;
; -4.313 ; registro8b:r_operador1|data_out[3]~reg0 ; alu:modulo_alu|ov                ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 5.351      ;
; -4.305 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[0]~reg0 ; control[0]   ; control[0]  ; 1.000        ; 0.011      ; 5.356      ;
; -4.303 ; registro8b:r_operador1|data_out[0]~reg0 ; alu:modulo_alu|resultado[5]~reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.012     ; 5.331      ;
; -4.281 ; registro8b:r_ri|data_out[4]~reg0        ; codigo_operacion_alu[2]          ; control[0]   ; control[0]  ; 1.000        ; 0.024      ; 5.345      ;
; -4.279 ; codigo_operacion_alu[0]                 ; alu:modulo_alu|resultado[1]~reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.003     ; 5.316      ;
; -4.273 ; codigo_operacion_alu[0]                 ; alu:modulo_alu|resultado[4]~reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 5.309      ;
; -4.257 ; codigo_operacion_alu[0]                 ; alu:modulo_alu|resultado[2]~reg0 ; control[0]   ; control[0]  ; 1.000        ; 0.008      ; 5.305      ;
; -4.253 ; estadoSiguiente.reset_pc                ; registro8b:r_pc|registro[2]      ; control[0]   ; control[0]  ; 1.000        ; -0.971     ; 4.322      ;
; -4.253 ; estadoSiguiente.reset_pc                ; registro8b:r_pc|registro[3]      ; control[0]   ; control[0]  ; 1.000        ; -0.971     ; 4.322      ;
; -4.246 ; registro8b:r_ri|data_out[7]~reg0        ; codigo_operacion_alu[0]          ; control[0]   ; control[0]  ; 1.000        ; 0.020      ; 5.306      ;
; -4.242 ; codigo_operacion_alu[1]                 ; alu:modulo_alu|resultado[1]~reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 5.278      ;
; -4.242 ; codigo_operacion_alu[2]                 ; alu:modulo_alu|resultado[4]~reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.012     ; 5.270      ;
; -4.241 ; registro8b:r_operador2|data_out[6]~reg0 ; alu:modulo_alu|carry             ; control[0]   ; control[0]  ; 1.000        ; 0.009      ; 5.290      ;
; -4.241 ; registro8b:r_operador1|data_out[0]~reg0 ; alu:modulo_alu|resultado[6]~reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 5.279      ;
; -4.226 ; codigo_operacion_alu[2]                 ; alu:modulo_alu|resultado[2]~reg0 ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.266      ;
; -4.200 ; registro8b:r_operador1|data_out[4]~reg0 ; alu:modulo_alu|ov                ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 5.238      ;
; -4.197 ; estadoSiguiente.leer_salida             ; registro8b:r_salida|registro[0]  ; control[0]   ; control[0]  ; 1.000        ; -0.492     ; 4.745      ;
; -4.197 ; estadoSiguiente.leer_salida             ; registro8b:r_salida|registro[1]  ; control[0]   ; control[0]  ; 1.000        ; -0.492     ; 4.745      ;
; -4.197 ; estadoSiguiente.leer_salida             ; registro8b:r_salida|registro[2]  ; control[0]   ; control[0]  ; 1.000        ; -0.492     ; 4.745      ;
; -4.195 ; registro8b:r_operador1|data_out[1]~reg0 ; alu:modulo_alu|resultado[6]~reg0 ; control[0]   ; control[0]  ; 1.000        ; 0.010      ; 5.245      ;
; -4.184 ; registro8b:r_operador1|data_out[6]~reg0 ; alu:modulo_alu|ov                ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 5.222      ;
+--------+-----------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'donde_leer[0]'                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------------------+------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node    ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+------------+---------------+---------------+--------------+------------+------------+
; -5.788 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.255      ; 7.632      ;
; -5.788 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.255      ; 7.632      ;
; -5.788 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.255      ; 7.632      ;
; -5.788 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.255      ; 7.632      ;
; -5.788 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.255      ; 7.632      ;
; -5.788 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.255      ; 7.632      ;
; -5.630 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.254      ; 7.521      ;
; -5.630 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.254      ; 7.521      ;
; -5.630 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.254      ; 7.521      ;
; -5.630 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.254      ; 7.521      ;
; -5.630 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.254      ; 7.521      ;
; -5.630 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.254      ; 7.521      ;
; -5.549 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.023      ; 7.367      ;
; -5.549 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.023      ; 7.367      ;
; -5.549 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.023      ; 7.367      ;
; -5.549 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.023      ; 7.367      ;
; -5.549 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.023      ; 7.367      ;
; -5.549 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.023      ; 7.367      ;
; -5.269 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.254      ; 7.111      ;
; -5.269 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.254      ; 7.111      ;
; -5.269 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.254      ; 7.111      ;
; -5.269 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.254      ; 7.111      ;
; -5.269 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.254      ; 7.111      ;
; -5.269 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.254      ; 7.111      ;
; -5.262 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.025      ; 7.031      ;
; -5.262 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.025      ; 7.031      ;
; -5.262 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.025      ; 7.031      ;
; -5.262 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.025      ; 7.031      ;
; -5.262 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.025      ; 7.031      ;
; -5.262 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.025      ; 7.031      ;
; -5.232 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.253      ; 7.121      ;
; -5.232 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.253      ; 7.121      ;
; -5.232 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.253      ; 7.121      ;
; -5.232 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.253      ; 7.121      ;
; -5.232 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.253      ; 7.121      ;
; -5.232 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.253      ; 7.121      ;
; -5.219 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.253      ; 7.060      ;
; -5.219 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.253      ; 7.060      ;
; -5.219 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.253      ; 7.060      ;
; -5.219 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.253      ; 7.060      ;
; -5.219 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.253      ; 7.060      ;
; -5.219 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.253      ; 7.060      ;
; -4.819 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.253      ; 6.709      ;
; -4.819 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.253      ; 6.709      ;
; -4.819 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.253      ; 6.709      ;
; -4.819 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.253      ; 6.709      ;
; -4.819 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.253      ; 6.709      ;
; -4.819 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.253      ; 6.709      ;
; -2.523 ; donde_leer[1]                                                                                       ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.756      ; 3.867      ;
; -2.506 ; donde_leer[1]                                                                                       ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.757      ; 3.852      ;
; -2.423 ; registro8b:r_resultado|data_out[5]~reg0                                                             ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.380      ; 4.391      ;
; -2.136 ; donde_leer[1]                                                                                       ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.525      ; 3.456      ;
; -2.034 ; registro8b:r_resultado|data_out[3]~reg0                                                             ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.149      ; 3.978      ;
; -1.821 ; registro8b:r_resultado|data_out[1]~reg0                                                             ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.151      ; 3.716      ;
; -1.707 ; donde_leer[1]                                                                                       ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.527      ; 2.978      ;
; -1.577 ; registro8b:r_resultado|data_out[4]~reg0                                                             ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.379      ; 3.544      ;
; -1.570 ; registro8b:r_resultado|data_out[7]~reg0                                                             ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.380      ; 3.587      ;
; -1.564 ; registro8b:r_resultado|data_out[2]~reg0                                                             ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.379      ; 3.580      ;
; -1.482 ; donde_leer[1]                                                                                       ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.755      ; 2.825      ;
; -1.438 ; donde_leer[1]                                                                                       ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.755      ; 2.829      ;
; -1.432 ; donde_leer[1]                                                                                       ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.755      ; 2.824      ;
; -1.431 ; donde_leer[1]                                                                                       ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.756      ; 2.824      ;
; -1.258 ; registro8b:r_resultado|data_out[0]~reg0                                                             ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.381      ; 3.228      ;
; -1.238 ; registro8b:r_resultado|data_out[6]~reg0                                                             ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.379      ; 3.253      ;
; 1.090  ; donde_leer[0]                                                                                       ; in_data[0] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 5.132      ; 3.435      ;
; 1.163  ; donde_leer[0]                                                                                       ; in_data[1] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 4.902      ; 3.287      ;
; 1.232  ; donde_leer[0]                                                                                       ; in_data[3] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 4.900      ; 3.267      ;
; 1.331  ; donde_leer[0]                                                                                       ; in_data[7] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 5.131      ; 3.241      ;
; 1.333  ; donde_leer[0]                                                                                       ; in_data[6] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 5.130      ; 3.237      ;
; 1.550  ; donde_leer[0]                                                                                       ; in_data[5] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 5.131      ; 2.973      ;
; 1.582  ; donde_leer[0]                                                                                       ; in_data[4] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 5.130      ; 2.940      ;
; 1.590  ; donde_leer[0]                                                                                       ; in_data[0] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 5.132      ; 3.435      ;
; 1.637  ; donde_leer[0]                                                                                       ; in_data[2] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 5.130      ; 2.934      ;
; 1.663  ; donde_leer[0]                                                                                       ; in_data[1] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 4.902      ; 3.287      ;
; 1.732  ; donde_leer[0]                                                                                       ; in_data[3] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 4.900      ; 3.267      ;
; 1.831  ; donde_leer[0]                                                                                       ; in_data[7] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 5.131      ; 3.241      ;
; 1.833  ; donde_leer[0]                                                                                       ; in_data[6] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 5.130      ; 3.237      ;
; 2.050  ; donde_leer[0]                                                                                       ; in_data[5] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 5.131      ; 2.973      ;
; 2.082  ; donde_leer[0]                                                                                       ; in_data[4] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 5.130      ; 2.940      ;
; 2.137  ; donde_leer[0]                                                                                       ; in_data[2] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 5.130      ; 2.934      ;
+--------+-----------------------------------------------------------------------------------------------------+------------+---------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_op1'                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -5.689 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.953      ; 5.784      ;
; -5.689 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.953      ; 5.784      ;
; -5.689 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.953      ; 5.784      ;
; -5.689 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.953      ; 5.784      ;
; -5.689 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.953      ; 5.784      ;
; -5.689 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.953      ; 5.784      ;
; -5.684 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.959      ; 5.776      ;
; -5.684 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.959      ; 5.776      ;
; -5.684 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.959      ; 5.776      ;
; -5.684 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.959      ; 5.776      ;
; -5.684 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.959      ; 5.776      ;
; -5.684 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.959      ; 5.776      ;
; -5.645 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.960      ; 5.752      ;
; -5.645 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.960      ; 5.752      ;
; -5.645 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.960      ; 5.752      ;
; -5.645 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.960      ; 5.752      ;
; -5.645 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.960      ; 5.752      ;
; -5.645 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.960      ; 5.752      ;
; -5.532 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.990      ; 5.614      ;
; -5.532 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.990      ; 5.614      ;
; -5.532 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.990      ; 5.614      ;
; -5.532 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.990      ; 5.614      ;
; -5.532 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.990      ; 5.614      ;
; -5.532 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.990      ; 5.614      ;
; -5.382 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.989      ; 5.512      ;
; -5.382 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.989      ; 5.512      ;
; -5.382 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.989      ; 5.512      ;
; -5.382 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.989      ; 5.512      ;
; -5.382 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.989      ; 5.512      ;
; -5.382 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.989      ; 5.512      ;
; -5.298 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.990      ; 5.429      ;
; -5.298 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.991      ; 5.431      ;
; -5.298 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.990      ; 5.429      ;
; -5.298 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.990      ; 5.429      ;
; -5.298 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.990      ; 5.429      ;
; -5.298 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.990      ; 5.429      ;
; -5.298 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.990      ; 5.429      ;
; -5.298 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.991      ; 5.431      ;
; -5.298 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.991      ; 5.431      ;
; -5.298 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.991      ; 5.431      ;
; -5.298 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.991      ; 5.431      ;
; -5.298 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.991      ; 5.431      ;
; -5.209 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.991      ; 5.341      ;
; -5.209 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.991      ; 5.341      ;
; -5.209 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.991      ; 5.341      ;
; -5.209 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.991      ; 5.341      ;
; -5.209 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.991      ; 5.341      ;
; -5.209 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.991      ; 5.341      ;
; -1.809 ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op1[6] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.364      ; 1.421      ;
; -1.757 ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op1[3] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.364      ; 1.421      ;
; -1.594 ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op1[2] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.571      ; 1.258      ;
; -1.578 ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op1[1] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.526      ; 1.250      ;
; -1.540 ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op1[0] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.567      ; 1.248      ;
; -1.536 ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op1[7] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.571      ; 1.248      ;
; -1.534 ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op1[5] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.568      ; 1.248      ;
; -1.505 ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op1[4] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.571      ; 1.169      ;
; 0.445  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.836      ; 2.828      ;
; 0.460  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.837      ; 2.828      ;
; 0.531  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.836      ; 2.742      ;
; 0.544  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.837      ; 2.744      ;
; 0.708  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.830      ; 2.568      ;
; 0.739  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.830      ; 2.537      ;
; 0.749  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.868      ; 2.564      ;
; 0.752  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.867      ; 2.560      ;
; 0.752  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.868      ; 2.562      ;
; 0.945  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.836      ; 2.828      ;
; 0.960  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.837      ; 2.828      ;
; 1.029  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.867      ; 2.234      ;
; 1.031  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.836      ; 2.742      ;
; 1.044  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.837      ; 2.744      ;
; 1.077  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.866      ; 2.234      ;
; 1.131  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.867      ; 2.181      ;
; 1.132  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.868      ; 2.182      ;
; 1.134  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.868      ; 2.179      ;
; 1.208  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.830      ; 2.568      ;
; 1.239  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.830      ; 2.537      ;
; 1.249  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.868      ; 2.564      ;
; 1.252  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.867      ; 2.560      ;
; 1.252  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.868      ; 2.562      ;
; 1.386  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.867      ; 1.877      ;
; 1.435  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.866      ; 1.876      ;
; 1.529  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.867      ; 2.234      ;
; 1.577  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.866      ; 2.234      ;
; 1.631  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.867      ; 2.181      ;
; 1.632  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.868      ; 2.182      ;
; 1.634  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.868      ; 2.179      ;
; 1.886  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.867      ; 1.877      ;
; 1.935  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.866      ; 1.876      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_op2'                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -5.202 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.440      ; 5.784      ;
; -5.202 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.440      ; 5.784      ;
; -5.202 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.440      ; 5.784      ;
; -5.202 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.440      ; 5.784      ;
; -5.202 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.440      ; 5.784      ;
; -5.202 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.440      ; 5.784      ;
; -5.197 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.446      ; 5.776      ;
; -5.197 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.446      ; 5.776      ;
; -5.197 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.446      ; 5.776      ;
; -5.197 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.446      ; 5.776      ;
; -5.197 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.446      ; 5.776      ;
; -5.197 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.446      ; 5.776      ;
; -5.158 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.447      ; 5.752      ;
; -5.158 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.447      ; 5.752      ;
; -5.158 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.447      ; 5.752      ;
; -5.158 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.447      ; 5.752      ;
; -5.158 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.447      ; 5.752      ;
; -5.158 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.447      ; 5.752      ;
; -5.045 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.477      ; 5.614      ;
; -5.045 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.477      ; 5.614      ;
; -5.045 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.477      ; 5.614      ;
; -5.045 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.477      ; 5.614      ;
; -5.045 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.477      ; 5.614      ;
; -5.045 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.477      ; 5.614      ;
; -4.895 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.476      ; 5.512      ;
; -4.895 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.476      ; 5.512      ;
; -4.895 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.476      ; 5.512      ;
; -4.895 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.476      ; 5.512      ;
; -4.895 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.476      ; 5.512      ;
; -4.895 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.476      ; 5.512      ;
; -4.811 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.477      ; 5.429      ;
; -4.811 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.478      ; 5.431      ;
; -4.811 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.477      ; 5.429      ;
; -4.811 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.477      ; 5.429      ;
; -4.811 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.477      ; 5.429      ;
; -4.811 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.477      ; 5.429      ;
; -4.811 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.477      ; 5.429      ;
; -4.811 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.478      ; 5.431      ;
; -4.811 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.478      ; 5.431      ;
; -4.811 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.478      ; 5.431      ;
; -4.811 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.478      ; 5.431      ;
; -4.811 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.478      ; 5.431      ;
; -4.722 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.478      ; 5.341      ;
; -4.722 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.478      ; 5.341      ;
; -4.722 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.478      ; 5.341      ;
; -4.722 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.478      ; 5.341      ;
; -4.722 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.478      ; 5.341      ;
; -4.722 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.478      ; 5.341      ;
; -1.560 ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op2[5] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.317      ; 1.125      ;
; -1.323 ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op2[6] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.538      ; 0.954      ;
; -1.315 ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op2[2] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.548      ; 0.955      ;
; -1.278 ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op2[1] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.537      ; 0.956      ;
; -1.276 ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op2[7] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.536      ; 0.953      ;
; -1.263 ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op2[4] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.549      ; 0.953      ;
; -1.262 ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op2[0] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.550      ; 0.954      ;
; -1.260 ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op2[3] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.548      ; 0.949      ;
; 0.932  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 4.323      ; 2.828      ;
; 0.947  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 4.324      ; 2.828      ;
; 1.018  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 4.323      ; 2.742      ;
; 1.031  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 4.324      ; 2.744      ;
; 1.195  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 4.317      ; 2.568      ;
; 1.226  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 4.317      ; 2.537      ;
; 1.236  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 4.355      ; 2.564      ;
; 1.239  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 4.354      ; 2.560      ;
; 1.239  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 4.355      ; 2.562      ;
; 1.432  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 4.323      ; 2.828      ;
; 1.447  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 4.324      ; 2.828      ;
; 1.516  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 4.354      ; 2.234      ;
; 1.518  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 4.323      ; 2.742      ;
; 1.531  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 4.324      ; 2.744      ;
; 1.564  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 4.353      ; 2.234      ;
; 1.618  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 4.354      ; 2.181      ;
; 1.619  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 4.355      ; 2.182      ;
; 1.621  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 4.355      ; 2.179      ;
; 1.695  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 4.317      ; 2.568      ;
; 1.726  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 4.317      ; 2.537      ;
; 1.736  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 4.355      ; 2.564      ;
; 1.739  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 4.354      ; 2.560      ;
; 1.739  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 4.355      ; 2.562      ;
; 1.873  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 4.354      ; 1.877      ;
; 1.922  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 4.353      ; 1.876      ;
; 2.016  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 4.354      ; 2.234      ;
; 2.064  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 4.353      ; 2.234      ;
; 2.118  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 4.354      ; 2.181      ;
; 2.119  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 4.355      ; 2.182      ;
; 2.121  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 4.355      ; 2.179      ;
; 2.373  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 4.354      ; 1.877      ;
; 2.422  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 4.353      ; 1.876      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_ram'                                                                                                                   ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node         ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+
; -4.485 ; estadoSiguiente.leer_ram         ; posicion_ram[0] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.689     ; 1.983      ;
; -4.459 ; estadoSiguiente.leer_ram         ; posicion_ram[5] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.458     ; 1.987      ;
; -4.050 ; estadoSiguiente.leer_ram         ; posicion_ram[3] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.905     ; 1.981      ;
; -3.810 ; estadoSiguiente.leer_ram         ; posicion_ram[2] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.904     ; 1.987      ;
; -3.808 ; estadoSiguiente.leer_ram         ; posicion_ram[1] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.905     ; 1.983      ;
; -3.544 ; estadoSiguiente.leer_ram         ; posicion_ram[4] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.688     ; 1.986      ;
; -2.797 ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.279      ; 1.263      ;
; -2.770 ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.510      ; 1.266      ;
; -2.362 ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.063      ; 1.261      ;
; -2.121 ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.064      ; 1.266      ;
; -2.121 ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.063      ; 1.264      ;
; -1.858 ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.280      ; 1.268      ;
; -0.753 ; estadoSiguiente.escribir_ram     ; posicion_ram[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 3.016      ; 2.260      ;
; -0.726 ; estadoSiguiente.escribir_ram     ; posicion_ram[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 3.247      ; 2.263      ;
; -0.319 ; estadoSiguiente.escribir_ram     ; posicion_ram[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 2.800      ; 2.259      ;
; -0.253 ; estadoSiguiente.escribir_ram     ; posicion_ram[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 3.016      ; 2.260      ;
; -0.226 ; estadoSiguiente.escribir_ram     ; posicion_ram[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 3.247      ; 2.263      ;
; -0.088 ; estadoSiguiente.escribir_ram     ; posicion_ram[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 2.801      ; 2.274      ;
; -0.076 ; estadoSiguiente.escribir_ram     ; posicion_ram[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 2.800      ; 2.260      ;
; 0.181  ; estadoSiguiente.escribir_ram     ; posicion_ram[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 2.800      ; 2.259      ;
; 0.187  ; estadoSiguiente.escribir_ram     ; posicion_ram[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 3.017      ; 2.264      ;
; 0.412  ; estadoSiguiente.escribir_ram     ; posicion_ram[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 2.801      ; 2.274      ;
; 0.424  ; estadoSiguiente.escribir_ram     ; posicion_ram[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 2.800      ; 2.260      ;
; 0.687  ; estadoSiguiente.escribir_ram     ; posicion_ram[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 3.017      ; 2.264      ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_status'                                                                                    ;
+--------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node      ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; -4.015 ; alu:modulo_alu|carry ; in_status[2] ; control[0]   ; estadoSiguiente.escribir_status ; 0.500        ; -1.918     ; 1.238      ;
; -3.992 ; alu:modulo_alu|ov    ; in_status[1] ; control[0]   ; estadoSiguiente.escribir_status ; 0.500        ; -1.920     ; 1.150      ;
+--------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.incrementar_pc'                                                                                                            ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; -3.697 ; posicion_ram[0]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.821      ; 4.167      ;
; -3.453 ; posicion_ram[0]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.839      ; 3.921      ;
; -3.441 ; posicion_ram[1]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.037      ; 4.127      ;
; -3.337 ; posicion_ram[2]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.036      ; 4.022      ;
; -3.322 ; posicion_ram[0]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.775      ; 3.450      ;
; -3.318 ; posicion_ram[3]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.037      ; 4.004      ;
; -3.197 ; posicion_ram[1]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.055      ; 3.881      ;
; -3.153 ; posicion_ram[4]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.838      ; 3.620      ;
; -3.093 ; posicion_ram[2]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.054      ; 3.776      ;
; -3.074 ; posicion_ram[3]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.055      ; 3.758      ;
; -3.066 ; posicion_ram[1]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.991      ; 3.410      ;
; -3.008 ; posicion_ram[0]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.773      ; 3.130      ;
; -3.004 ; posicion_ram[4]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.820      ; 3.473      ;
; -2.965 ; posicion_ram[0]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.739      ; 3.280      ;
; -2.962 ; posicion_ram[2]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.990      ; 3.305      ;
; -2.752 ; posicion_ram[1]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.989      ; 3.090      ;
; -2.590 ; posicion_ram[0]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.050      ; 3.482      ;
; -2.549 ; posicion_ram[3]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.991      ; 2.893      ;
; -2.479 ; posicion_ram[5]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.608      ; 2.716      ;
; -2.316 ; posicion_ram[1]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.955      ; 2.847      ;
; -2.255 ; posicion_ram[2]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.988      ; 2.592      ;
; 0.350  ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 3.789      ; 2.592      ;
; 0.353  ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 3.791      ; 2.595      ;
; 0.540  ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 3.755      ; 2.595      ;
; 0.850  ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 3.789      ; 2.592      ;
; 0.853  ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 3.791      ; 2.595      ;
; 1.030  ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 3.855      ; 2.258      ;
; 1.040  ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 3.755      ; 2.595      ;
; 1.057  ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 4.066      ; 2.655      ;
; 1.530  ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 3.855      ; 2.258      ;
; 1.557  ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 4.066      ; 2.655      ;
; 1.563  ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 3.837      ; 1.727      ;
; 2.063  ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 3.837      ; 1.727      ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_salida'                                                                                                       ;
+--------+-----------------------------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node      ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; -1.504 ; registro8b:r_resultado|data_out[2]~reg0 ; in_salida[2] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 1.304      ; 1.949      ;
; -1.502 ; mostrar                                 ; in_salida[5] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 1.502      ; 1.867      ;
; -1.501 ; registro8b:r_resultado|data_out[1]~reg0 ; in_salida[1] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 1.304      ; 1.947      ;
; -1.447 ; registro8b:r_resultado|data_out[5]~reg0 ; in_salida[5] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 1.502      ; 1.812      ;
; -1.385 ; mostrar                                 ; in_salida[3] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 1.575      ; 1.851      ;
; -1.346 ; mostrar                                 ; in_salida[6] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 1.134      ; 1.729      ;
; -1.319 ; mostrar                                 ; in_salida[2] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 1.304      ; 1.764      ;
; -1.317 ; mostrar                                 ; in_salida[1] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 1.304      ; 1.763      ;
; -1.316 ; mostrar                                 ; in_salida[0] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 1.303      ; 1.760      ;
; -1.312 ; mostrar                                 ; in_salida[4] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 1.134      ; 1.726      ;
; -1.294 ; mostrar                                 ; in_salida[7] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 1.134      ; 1.730      ;
; -1.247 ; registro8b:r_resultado|data_out[0]~reg0 ; in_salida[0] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 1.303      ; 1.691      ;
; -1.097 ; registro8b:r_resultado|data_out[3]~reg0 ; in_salida[3] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 1.575      ; 1.563      ;
; -1.058 ; registro8b:r_resultado|data_out[6]~reg0 ; in_salida[6] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 1.134      ; 1.441      ;
; -1.024 ; registro8b:r_resultado|data_out[4]~reg0 ; in_salida[4] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 1.134      ; 1.438      ;
; -1.007 ; registro8b:r_resultado|data_out[7]~reg0 ; in_salida[7] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 1.134      ; 1.443      ;
; -0.823 ; registro8b:r_status|data_out[2]~reg0    ; in_salida[2] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 1.304      ; 1.268      ;
; -0.820 ; registro8b:r_status|data_out[1]~reg0    ; in_salida[1] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 1.304      ; 1.266      ;
+--------+-----------------------------------------+--------------+--------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.desactivar_salida'                                                                                                       ;
+--------+--------------------------------------+-----------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node         ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-----------------+--------------+-----------------------------------+--------------+------------+------------+
; -0.021 ; registro8b:r_salida|data_out[5]~reg0 ; salida[5]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 1.436      ; 0.697      ;
; 0.005  ; registro8b:r_salida|data_out[1]~reg0 ; salida[1]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 1.410      ; 0.697      ;
; 0.005  ; registro8b:r_salida|data_out[2]~reg0 ; salida[2]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 1.409      ; 0.697      ;
; 0.007  ; registro8b:r_salida|data_out[0]~reg0 ; salida[0]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 1.411      ; 0.697      ;
; 0.011  ; registro8b:r_salida|data_out[7]~reg0 ; salida[7]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 1.436      ; 0.697      ;
; 0.032  ; registro8b:r_salida|data_out[4]~reg0 ; salida[4]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 1.437      ; 0.697      ;
; 0.033  ; registro8b:r_salida|data_out[6]~reg0 ; salida[6]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 1.437      ; 0.697      ;
; 0.043  ; registro8b:r_salida|data_out[3]~reg0 ; salida[3]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 1.437      ; 0.697      ;
+--------+--------------------------------------+-----------------+--------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_op2'                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -2.781 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 4.354      ; 1.877      ;
; -2.781 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 4.353      ; 1.876      ;
; -2.480 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 4.355      ; 2.179      ;
; -2.477 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 4.354      ; 2.181      ;
; -2.477 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 4.355      ; 2.182      ;
; -2.424 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 4.354      ; 2.234      ;
; -2.423 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 4.353      ; 2.234      ;
; -2.281 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 4.354      ; 1.877      ;
; -2.281 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 4.353      ; 1.876      ;
; -2.098 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 4.354      ; 2.560      ;
; -2.097 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 4.355      ; 2.562      ;
; -2.095 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 4.355      ; 2.564      ;
; -2.084 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 4.317      ; 2.537      ;
; -2.053 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 4.317      ; 2.568      ;
; -1.980 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 4.355      ; 2.179      ;
; -1.977 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 4.354      ; 2.181      ;
; -1.977 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 4.355      ; 2.182      ;
; -1.924 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 4.354      ; 2.234      ;
; -1.923 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 4.353      ; 2.234      ;
; -1.885 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 4.323      ; 2.742      ;
; -1.884 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 4.324      ; 2.744      ;
; -1.800 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 4.324      ; 2.828      ;
; -1.799 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 4.323      ; 2.828      ;
; -1.598 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 4.354      ; 2.560      ;
; -1.597 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 4.355      ; 2.562      ;
; -1.595 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 4.355      ; 2.564      ;
; -1.584 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 4.317      ; 2.537      ;
; -1.553 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 4.317      ; 2.568      ;
; -1.385 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 4.323      ; 2.742      ;
; -1.384 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 4.324      ; 2.744      ;
; -1.300 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 4.324      ; 2.828      ;
; -1.299 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 4.323      ; 2.828      ;
; 0.901  ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op2[3] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.548      ; 0.949      ;
; 0.904  ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op2[0] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.550      ; 0.954      ;
; 0.904  ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op2[4] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.549      ; 0.953      ;
; 0.907  ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op2[2] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.548      ; 0.955      ;
; 0.916  ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op2[6] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.538      ; 0.954      ;
; 0.917  ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op2[7] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.536      ; 0.953      ;
; 0.919  ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op2[1] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.537      ; 0.956      ;
; 1.308  ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op2[5] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.317      ; 1.125      ;
; 4.363  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.478      ; 5.341      ;
; 4.363  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.478      ; 5.341      ;
; 4.363  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.478      ; 5.341      ;
; 4.363  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.478      ; 5.341      ;
; 4.363  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.478      ; 5.341      ;
; 4.363  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.478      ; 5.341      ;
; 4.452  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.477      ; 5.429      ;
; 4.452  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.477      ; 5.429      ;
; 4.452  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.477      ; 5.429      ;
; 4.452  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.477      ; 5.429      ;
; 4.452  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.477      ; 5.429      ;
; 4.452  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.477      ; 5.429      ;
; 4.453  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.478      ; 5.431      ;
; 4.453  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.478      ; 5.431      ;
; 4.453  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.478      ; 5.431      ;
; 4.453  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.478      ; 5.431      ;
; 4.453  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.478      ; 5.431      ;
; 4.453  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.478      ; 5.431      ;
; 4.536  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.476      ; 5.512      ;
; 4.536  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.476      ; 5.512      ;
; 4.536  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.476      ; 5.512      ;
; 4.536  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.476      ; 5.512      ;
; 4.536  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.476      ; 5.512      ;
; 4.536  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.476      ; 5.512      ;
; 4.637  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.477      ; 5.614      ;
; 4.637  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.477      ; 5.614      ;
; 4.637  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.477      ; 5.614      ;
; 4.637  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.477      ; 5.614      ;
; 4.637  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.477      ; 5.614      ;
; 4.637  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.477      ; 5.614      ;
; 4.805  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.447      ; 5.752      ;
; 4.805  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.447      ; 5.752      ;
; 4.805  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.447      ; 5.752      ;
; 4.805  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.447      ; 5.752      ;
; 4.805  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.447      ; 5.752      ;
; 4.805  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.447      ; 5.752      ;
; 4.830  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.446      ; 5.776      ;
; 4.830  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.446      ; 5.776      ;
; 4.830  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.446      ; 5.776      ;
; 4.830  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.446      ; 5.776      ;
; 4.830  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.446      ; 5.776      ;
; 4.830  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.446      ; 5.776      ;
; 4.844  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.440      ; 5.784      ;
; 4.844  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.440      ; 5.784      ;
; 4.844  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.440      ; 5.784      ;
; 4.844  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.440      ; 5.784      ;
; 4.844  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.440      ; 5.784      ;
; 4.844  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.440      ; 5.784      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'donde_leer[0]'                                                                                                                                                                   ;
+--------+-----------------------------------------------------------------------------------------------------+------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node    ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+------------+---------------+---------------+--------------+------------+------------+
; -2.500 ; donde_leer[0]                                                                                       ; in_data[2] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 5.130      ; 2.934      ;
; -2.494 ; donde_leer[0]                                                                                       ; in_data[4] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 5.130      ; 2.940      ;
; -2.462 ; donde_leer[0]                                                                                       ; in_data[5] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 5.131      ; 2.973      ;
; -2.197 ; donde_leer[0]                                                                                       ; in_data[6] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 5.130      ; 3.237      ;
; -2.194 ; donde_leer[0]                                                                                       ; in_data[7] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 5.131      ; 3.241      ;
; -2.001 ; donde_leer[0]                                                                                       ; in_data[0] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 5.132      ; 3.435      ;
; -2.000 ; donde_leer[0]                                                                                       ; in_data[2] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 5.130      ; 2.934      ;
; -1.994 ; donde_leer[0]                                                                                       ; in_data[4] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 5.130      ; 2.940      ;
; -1.962 ; donde_leer[0]                                                                                       ; in_data[5] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 5.131      ; 2.973      ;
; -1.937 ; donde_leer[0]                                                                                       ; in_data[3] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 4.900      ; 3.267      ;
; -1.919 ; donde_leer[0]                                                                                       ; in_data[1] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 4.902      ; 3.287      ;
; -1.697 ; donde_leer[0]                                                                                       ; in_data[6] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 5.130      ; 3.237      ;
; -1.694 ; donde_leer[0]                                                                                       ; in_data[7] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 5.131      ; 3.241      ;
; -1.501 ; donde_leer[0]                                                                                       ; in_data[0] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 5.132      ; 3.435      ;
; -1.437 ; donde_leer[0]                                                                                       ; in_data[3] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 4.900      ; 3.267      ;
; -1.419 ; donde_leer[0]                                                                                       ; in_data[1] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 4.902      ; 3.287      ;
; 0.580  ; donde_leer[1]                                                                                       ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.755      ; 2.335      ;
; 0.581  ; donde_leer[1]                                                                                       ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.755      ; 2.336      ;
; 0.582  ; donde_leer[1]                                                                                       ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.756      ; 2.338      ;
; 0.586  ; donde_leer[1]                                                                                       ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.755      ; 2.341      ;
; 0.847  ; registro8b:r_resultado|data_out[0]~reg0                                                             ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.381      ; 3.228      ;
; 0.874  ; registro8b:r_resultado|data_out[6]~reg0                                                             ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.379      ; 3.253      ;
; 0.893  ; donde_leer[1]                                                                                       ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.525      ; 2.418      ;
; 0.964  ; donde_leer[1]                                                                                       ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.527      ; 2.491      ;
; 1.165  ; registro8b:r_resultado|data_out[4]~reg0                                                             ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.379      ; 3.544      ;
; 1.201  ; registro8b:r_resultado|data_out[2]~reg0                                                             ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.379      ; 3.580      ;
; 1.207  ; registro8b:r_resultado|data_out[7]~reg0                                                             ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.380      ; 3.587      ;
; 1.305  ; donde_leer[1]                                                                                       ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.757      ; 3.062      ;
; 1.565  ; registro8b:r_resultado|data_out[1]~reg0                                                             ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.151      ; 3.716      ;
; 1.624  ; donde_leer[1]                                                                                       ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.756      ; 3.380      ;
; 1.829  ; registro8b:r_resultado|data_out[3]~reg0                                                             ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.149      ; 3.978      ;
; 2.011  ; registro8b:r_resultado|data_out[5]~reg0                                                             ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.380      ; 4.391      ;
; 4.456  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.253      ; 6.709      ;
; 4.456  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.253      ; 6.709      ;
; 4.456  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.253      ; 6.709      ;
; 4.456  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.253      ; 6.709      ;
; 4.456  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.253      ; 6.709      ;
; 4.456  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.253      ; 6.709      ;
; 4.807  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.253      ; 7.060      ;
; 4.807  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.253      ; 7.060      ;
; 4.807  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.253      ; 7.060      ;
; 4.807  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.253      ; 7.060      ;
; 4.807  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.253      ; 7.060      ;
; 4.807  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.253      ; 7.060      ;
; 4.857  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.254      ; 7.111      ;
; 4.857  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.254      ; 7.111      ;
; 4.857  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.254      ; 7.111      ;
; 4.857  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.254      ; 7.111      ;
; 4.857  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.254      ; 7.111      ;
; 4.857  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.254      ; 7.111      ;
; 4.868  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.253      ; 7.121      ;
; 4.868  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.253      ; 7.121      ;
; 4.868  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.253      ; 7.121      ;
; 4.868  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.253      ; 7.121      ;
; 4.868  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.253      ; 7.121      ;
; 4.868  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.253      ; 7.121      ;
; 5.006  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.025      ; 7.031      ;
; 5.006  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.025      ; 7.031      ;
; 5.006  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.025      ; 7.031      ;
; 5.006  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.025      ; 7.031      ;
; 5.006  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.025      ; 7.031      ;
; 5.006  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.025      ; 7.031      ;
; 5.267  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.254      ; 7.521      ;
; 5.267  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.254      ; 7.521      ;
; 5.267  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.254      ; 7.521      ;
; 5.267  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.254      ; 7.521      ;
; 5.267  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.254      ; 7.521      ;
; 5.267  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.254      ; 7.521      ;
; 5.344  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.023      ; 7.367      ;
; 5.344  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.023      ; 7.367      ;
; 5.344  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.023      ; 7.367      ;
; 5.344  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.023      ; 7.367      ;
; 5.344  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.023      ; 7.367      ;
; 5.344  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.023      ; 7.367      ;
; 5.377  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.255      ; 7.632      ;
; 5.377  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.255      ; 7.632      ;
; 5.377  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.255      ; 7.632      ;
; 5.377  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.255      ; 7.632      ;
; 5.377  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.255      ; 7.632      ;
; 5.377  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.255      ; 7.632      ;
+--------+-----------------------------------------------------------------------------------------------------+------------+---------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.incrementar_pc'                                                                                                             ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.414 ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 3.837      ; 1.727      ;
; -1.914 ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 3.837      ; 1.727      ;
; -1.901 ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 3.855      ; 2.258      ;
; -1.715 ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 4.066      ; 2.655      ;
; -1.501 ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 3.789      ; 2.592      ;
; -1.500 ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 3.791      ; 2.595      ;
; -1.464 ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 3.755      ; 2.595      ;
; -1.401 ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 3.855      ; 2.258      ;
; -1.215 ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 4.066      ; 2.655      ;
; -1.001 ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 3.789      ; 2.592      ;
; -1.000 ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 3.791      ; 2.595      ;
; -0.964 ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 3.755      ; 2.595      ;
; 1.604  ; posicion_ram[2]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.988      ; 2.592      ;
; 1.892  ; posicion_ram[1]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.955      ; 2.847      ;
; 1.902  ; posicion_ram[3]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.991      ; 2.893      ;
; 2.101  ; posicion_ram[1]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.989      ; 3.090      ;
; 2.108  ; posicion_ram[5]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.608      ; 2.716      ;
; 2.315  ; posicion_ram[2]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.990      ; 3.305      ;
; 2.357  ; posicion_ram[0]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.773      ; 3.130      ;
; 2.419  ; posicion_ram[1]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.991      ; 3.410      ;
; 2.432  ; posicion_ram[0]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.050      ; 3.482      ;
; 2.541  ; posicion_ram[0]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.739      ; 3.280      ;
; 2.653  ; posicion_ram[4]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.820      ; 3.473      ;
; 2.675  ; posicion_ram[0]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.775      ; 3.450      ;
; 2.703  ; posicion_ram[3]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.055      ; 3.758      ;
; 2.722  ; posicion_ram[2]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.054      ; 3.776      ;
; 2.782  ; posicion_ram[4]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.838      ; 3.620      ;
; 2.826  ; posicion_ram[1]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.055      ; 3.881      ;
; 2.967  ; posicion_ram[3]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.037      ; 4.004      ;
; 2.986  ; posicion_ram[2]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.036      ; 4.022      ;
; 3.082  ; posicion_ram[0]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.839      ; 3.921      ;
; 3.090  ; posicion_ram[1]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.037      ; 4.127      ;
; 3.346  ; posicion_ram[0]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.821      ; 4.167      ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_op1'                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -2.294 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.867      ; 1.877      ;
; -2.294 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.866      ; 1.876      ;
; -1.993 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.868      ; 2.179      ;
; -1.990 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.867      ; 2.181      ;
; -1.990 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.868      ; 2.182      ;
; -1.937 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.867      ; 2.234      ;
; -1.936 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.866      ; 2.234      ;
; -1.794 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.867      ; 1.877      ;
; -1.794 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.866      ; 1.876      ;
; -1.611 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.867      ; 2.560      ;
; -1.610 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.868      ; 2.562      ;
; -1.608 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.868      ; 2.564      ;
; -1.597 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.830      ; 2.537      ;
; -1.566 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.830      ; 2.568      ;
; -1.493 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.868      ; 2.179      ;
; -1.490 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.867      ; 2.181      ;
; -1.490 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.868      ; 2.182      ;
; -1.437 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.867      ; 2.234      ;
; -1.436 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.866      ; 2.234      ;
; -1.398 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.836      ; 2.742      ;
; -1.397 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.837      ; 2.744      ;
; -1.313 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.837      ; 2.828      ;
; -1.312 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.836      ; 2.828      ;
; -1.111 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.867      ; 2.560      ;
; -1.110 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.868      ; 2.562      ;
; -1.108 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.868      ; 2.564      ;
; -1.097 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.830      ; 2.537      ;
; -1.066 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.830      ; 2.568      ;
; -0.898 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.836      ; 2.742      ;
; -0.897 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.837      ; 2.744      ;
; -0.813 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.837      ; 2.828      ;
; -0.812 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.836      ; 2.828      ;
; 1.098  ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op1[4] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.571      ; 1.169      ;
; 1.177  ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op1[7] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.571      ; 1.248      ;
; 1.180  ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op1[5] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.568      ; 1.248      ;
; 1.181  ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op1[0] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.567      ; 1.248      ;
; 1.187  ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op1[2] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.571      ; 1.258      ;
; 1.224  ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op1[1] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.526      ; 1.250      ;
; 1.557  ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op1[3] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.364      ; 1.421      ;
; 1.557  ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op1[6] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.364      ; 1.421      ;
; 4.850  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.991      ; 5.341      ;
; 4.850  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.991      ; 5.341      ;
; 4.850  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.991      ; 5.341      ;
; 4.850  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.991      ; 5.341      ;
; 4.850  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.991      ; 5.341      ;
; 4.850  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.991      ; 5.341      ;
; 4.939  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.990      ; 5.429      ;
; 4.939  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.990      ; 5.429      ;
; 4.939  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.990      ; 5.429      ;
; 4.939  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.990      ; 5.429      ;
; 4.939  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.990      ; 5.429      ;
; 4.939  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.990      ; 5.429      ;
; 4.940  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.991      ; 5.431      ;
; 4.940  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.991      ; 5.431      ;
; 4.940  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.991      ; 5.431      ;
; 4.940  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.991      ; 5.431      ;
; 4.940  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.991      ; 5.431      ;
; 4.940  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.991      ; 5.431      ;
; 5.023  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.989      ; 5.512      ;
; 5.023  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.989      ; 5.512      ;
; 5.023  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.989      ; 5.512      ;
; 5.023  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.989      ; 5.512      ;
; 5.023  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.989      ; 5.512      ;
; 5.023  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.989      ; 5.512      ;
; 5.124  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.990      ; 5.614      ;
; 5.124  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.990      ; 5.614      ;
; 5.124  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.990      ; 5.614      ;
; 5.124  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.990      ; 5.614      ;
; 5.124  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.990      ; 5.614      ;
; 5.124  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.990      ; 5.614      ;
; 5.292  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.960      ; 5.752      ;
; 5.292  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.960      ; 5.752      ;
; 5.292  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.960      ; 5.752      ;
; 5.292  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.960      ; 5.752      ;
; 5.292  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.960      ; 5.752      ;
; 5.292  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.960      ; 5.752      ;
; 5.317  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.959      ; 5.776      ;
; 5.317  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.959      ; 5.776      ;
; 5.317  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.959      ; 5.776      ;
; 5.317  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.959      ; 5.776      ;
; 5.317  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.959      ; 5.776      ;
; 5.317  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.959      ; 5.776      ;
; 5.331  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.953      ; 5.784      ;
; 5.331  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.953      ; 5.784      ;
; 5.331  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.953      ; 5.784      ;
; 5.331  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.953      ; 5.784      ;
; 5.331  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.953      ; 5.784      ;
; 5.331  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.953      ; 5.784      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'control[0]'                                                                                                                                                    ;
+--------+-------------------------------------+----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -1.936 ; estadoSiguiente.incrementar_pc      ; estadoSiguiente.activar_esc_salida     ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 2.734      ; 1.408      ;
; -1.619 ; in_status[1]                        ; registro8b:r_status|registro[1]        ; estadoSiguiente.escribir_status   ; control[0]  ; -0.500       ; 1.921      ; 0.108      ;
; -1.617 ; in_status[2]                        ; registro8b:r_status|registro[2]        ; estadoSiguiente.escribir_status   ; control[0]  ; -0.500       ; 1.919      ; 0.108      ;
; -1.591 ; estadoSiguiente.activar_carga_alu   ; estadoSiguiente.activar_esc_resultado  ; estadoSiguiente.activar_carga_alu ; control[0]  ; 0.000        ; 2.747      ; 1.766      ;
; -1.577 ; estadoSiguiente.escribir_salida     ; estadoSiguiente.activar_leer_salida    ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 2.747      ; 1.780      ;
; -1.575 ; estadoSiguiente.escribir_status     ; estadoSiguiente.activar_leer_resultado ; estadoSiguiente.escribir_status   ; control[0]  ; 0.000        ; 2.747      ; 1.782      ;
; -1.470 ; estadoSiguiente.escribir_ram        ; estadoSiguiente.incrementar_pc         ; estadoSiguiente.escribir_ram      ; control[0]  ; 0.000        ; 2.732      ; 1.872      ;
; -1.436 ; estadoSiguiente.incrementar_pc      ; estadoSiguiente.activar_esc_salida     ; estadoSiguiente.incrementar_pc    ; control[0]  ; -0.500       ; 2.734      ; 1.408      ;
; -1.168 ; estadoSiguiente.incrementar_pc      ; estadoSiguiente.activar_carga_alu      ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 2.731      ; 2.173      ;
; -1.091 ; estadoSiguiente.activar_carga_alu   ; estadoSiguiente.activar_esc_resultado  ; estadoSiguiente.activar_carga_alu ; control[0]  ; -0.500       ; 2.747      ; 1.766      ;
; -1.077 ; estadoSiguiente.escribir_salida     ; estadoSiguiente.activar_leer_salida    ; estadoSiguiente.escribir_salida   ; control[0]  ; -0.500       ; 2.747      ; 1.780      ;
; -1.075 ; estadoSiguiente.escribir_status     ; estadoSiguiente.activar_leer_resultado ; estadoSiguiente.escribir_status   ; control[0]  ; -0.500       ; 2.747      ; 1.782      ;
; -1.044 ; estadoSiguiente.escribir_op2        ; estadoSiguiente.activar_leer_op2       ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 2.731      ; 2.297      ;
; -0.970 ; estadoSiguiente.escribir_ram        ; estadoSiguiente.incrementar_pc         ; estadoSiguiente.escribir_ram      ; control[0]  ; -0.500       ; 2.732      ; 1.872      ;
; -0.852 ; estadoSiguiente.desactivar_salida   ; estadoSiguiente.activar_leer_pc        ; estadoSiguiente.desactivar_salida ; control[0]  ; 0.000        ; 2.732      ; 2.490      ;
; -0.716 ; estadoSiguiente.incrementar_pc      ; mostrar                                ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 2.751      ; 2.645      ;
; -0.668 ; estadoSiguiente.incrementar_pc      ; estadoSiguiente.activar_carga_alu      ; estadoSiguiente.incrementar_pc    ; control[0]  ; -0.500       ; 2.731      ; 2.173      ;
; -0.599 ; estadoSiguiente.escribir_op1        ; estadoSiguiente.activar_leer_op1       ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 2.731      ; 2.742      ;
; -0.544 ; estadoSiguiente.escribir_op2        ; estadoSiguiente.activar_leer_op2       ; estadoSiguiente.escribir_op2      ; control[0]  ; -0.500       ; 2.731      ; 2.297      ;
; -0.472 ; estadoSiguiente.espera              ; estadoSiguiente.activar_leer_pc        ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.732      ; 2.870      ;
; -0.409 ; estadoSiguiente.incrementar_pc      ; estadoSiguiente.activar_esc_data       ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 2.748      ; 2.949      ;
; -0.352 ; estadoSiguiente.desactivar_salida   ; estadoSiguiente.activar_leer_pc        ; estadoSiguiente.desactivar_salida ; control[0]  ; -0.500       ; 2.732      ; 2.490      ;
; -0.216 ; estadoSiguiente.incrementar_pc      ; mostrar                                ; estadoSiguiente.incrementar_pc    ; control[0]  ; -0.500       ; 2.751      ; 2.645      ;
; -0.168 ; estadoSiguiente.espera              ; registro8b:r_pc|registro[0]            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.732      ; 3.174      ;
; -0.168 ; estadoSiguiente.espera              ; registro8b:r_pc|registro[4]            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.732      ; 3.174      ;
; -0.168 ; estadoSiguiente.espera              ; registro8b:r_pc|registro[5]            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.732      ; 3.174      ;
; -0.126 ; estadoSiguiente.incrementar_pc      ; op_a_cargar                            ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 2.755      ; 3.239      ;
; -0.126 ; estadoSiguiente.incrementar_pc      ; donde_leer[0]                          ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 2.755      ; 3.239      ;
; -0.124 ; estadoSiguiente.incrementar_pc      ; codigo_operacion_alu[1]                ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 2.755      ; 3.241      ;
; -0.099 ; estadoSiguiente.escribir_op1        ; estadoSiguiente.activar_leer_op1       ; estadoSiguiente.escribir_op1      ; control[0]  ; -0.500       ; 2.731      ; 2.742      ;
; -0.025 ; estadoSiguiente.incrementar_pc      ; donde_leer[1]                          ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 3.375      ; 3.960      ;
; 0.018  ; estadoSiguiente.espera              ; registro8b:r_resultado|registro[7]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.745      ; 3.373      ;
; 0.018  ; estadoSiguiente.espera              ; registro8b:r_resultado|registro[6]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.745      ; 3.373      ;
; 0.018  ; estadoSiguiente.espera              ; registro8b:r_resultado|registro[5]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.745      ; 3.373      ;
; 0.018  ; estadoSiguiente.espera              ; registro8b:r_resultado|registro[4]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.745      ; 3.373      ;
; 0.018  ; estadoSiguiente.espera              ; registro8b:r_resultado|registro[3]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.745      ; 3.373      ;
; 0.018  ; estadoSiguiente.espera              ; registro8b:r_resultado|registro[2]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.745      ; 3.373      ;
; 0.018  ; estadoSiguiente.espera              ; registro8b:r_resultado|registro[1]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.745      ; 3.373      ;
; 0.018  ; estadoSiguiente.espera              ; registro8b:r_resultado|registro[0]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.745      ; 3.373      ;
; 0.028  ; estadoSiguiente.espera              ; estadoSiguiente.activar_leer_pc        ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.732      ; 2.870      ;
; 0.038  ; estadoSiguiente.escribir_salida     ; registro8b:r_salida|registro[0]        ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 2.751      ; 3.399      ;
; 0.038  ; estadoSiguiente.escribir_salida     ; registro8b:r_salida|registro[1]        ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 2.751      ; 3.399      ;
; 0.038  ; estadoSiguiente.escribir_salida     ; registro8b:r_salida|registro[2]        ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 2.751      ; 3.399      ;
; 0.057  ; estadoSiguiente.incrementar_pc      ; estadoSiguiente.espera                 ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 2.732      ; 3.399      ;
; 0.091  ; estadoSiguiente.incrementar_pc      ; estadoSiguiente.activar_esc_data       ; estadoSiguiente.incrementar_pc    ; control[0]  ; -0.500       ; 2.748      ; 2.949      ;
; 0.092  ; Selector6~1                         ; registro8b:r_pc|registro[0]            ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.059      ; 1.957      ;
; 0.092  ; Selector6~1                         ; registro8b:r_pc|registro[4]            ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.059      ; 1.957      ;
; 0.092  ; Selector6~1                         ; registro8b:r_pc|registro[5]            ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.059      ; 1.957      ;
; 0.105  ; estadoSiguiente.escribir_status     ; registro8b:r_status|registro[1]        ; estadoSiguiente.escribir_status   ; control[0]  ; 0.000        ; 2.761      ; 3.476      ;
; 0.105  ; estadoSiguiente.escribir_status     ; registro8b:r_status|registro[2]        ; estadoSiguiente.escribir_status   ; control[0]  ; 0.000        ; 2.761      ; 3.476      ;
; 0.135  ; estadoSiguiente.espera              ; registro8b:r_pc|registro[2]            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.734      ; 3.479      ;
; 0.135  ; estadoSiguiente.espera              ; registro8b:r_pc|registro[3]            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.734      ; 3.479      ;
; 0.183  ; estadoSiguiente.incrementar_pc      ; codigo_operacion_alu[0]                ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 2.754      ; 3.547      ;
; 0.203  ; estadoSiguiente.espera              ; registro8b:r_ri|registro[5]            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.735      ; 3.548      ;
; 0.203  ; estadoSiguiente.espera              ; registro8b:r_ri|registro[7]            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.735      ; 3.548      ;
; 0.203  ; estadoSiguiente.espera              ; registro8b:r_ri|registro[0]            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.735      ; 3.548      ;
; 0.203  ; estadoSiguiente.espera              ; registro8b:r_ri|registro[2]            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.735      ; 3.548      ;
; 0.203  ; estadoSiguiente.espera              ; registro8b:r_ri|registro[1]            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.735      ; 3.548      ;
; 0.269  ; estadoSiguiente.activar_leer_salida ; estadoSiguiente.leer_salida            ; control[0]                        ; control[0]  ; 0.000        ; 0.496      ; 1.071      ;
; 0.276  ; estadoSiguiente.escribir_op1        ; registro8b:r_ri|registro[5]            ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 2.735      ; 3.621      ;
; 0.276  ; estadoSiguiente.escribir_op1        ; registro8b:r_ri|registro[7]            ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 2.735      ; 3.621      ;
; 0.276  ; estadoSiguiente.escribir_op1        ; registro8b:r_ri|registro[0]            ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 2.735      ; 3.621      ;
; 0.276  ; estadoSiguiente.escribir_op1        ; registro8b:r_ri|registro[2]            ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 2.735      ; 3.621      ;
; 0.276  ; estadoSiguiente.escribir_op1        ; registro8b:r_ri|registro[1]            ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 2.735      ; 3.621      ;
; 0.332  ; estadoSiguiente.espera              ; registro8b:r_pc|registro[0]            ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.732      ; 3.174      ;
; 0.332  ; estadoSiguiente.espera              ; registro8b:r_pc|registro[4]            ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.732      ; 3.174      ;
; 0.332  ; estadoSiguiente.espera              ; registro8b:r_pc|registro[5]            ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.732      ; 3.174      ;
; 0.374  ; estadoSiguiente.incrementar_pc      ; op_a_cargar                            ; estadoSiguiente.incrementar_pc    ; control[0]  ; -0.500       ; 2.755      ; 3.239      ;
; 0.374  ; estadoSiguiente.incrementar_pc      ; donde_leer[0]                          ; estadoSiguiente.incrementar_pc    ; control[0]  ; -0.500       ; 2.755      ; 3.239      ;
; 0.376  ; estadoSiguiente.incrementar_pc      ; codigo_operacion_alu[1]                ; estadoSiguiente.incrementar_pc    ; control[0]  ; -0.500       ; 2.755      ; 3.241      ;
; 0.395  ; Selector6~1                         ; registro8b:r_pc|registro[2]            ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.061      ; 2.262      ;
; 0.395  ; Selector6~1                         ; registro8b:r_pc|registro[3]            ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.061      ; 2.262      ;
; 0.398  ; estadoSiguiente.escribir_salida     ; registro8b:r_salida|registro[3]        ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 2.751      ; 3.759      ;
; 0.398  ; estadoSiguiente.escribir_salida     ; registro8b:r_salida|registro[4]        ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 2.751      ; 3.759      ;
; 0.398  ; estadoSiguiente.escribir_salida     ; registro8b:r_salida|registro[5]        ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 2.751      ; 3.759      ;
; 0.398  ; estadoSiguiente.escribir_salida     ; registro8b:r_salida|registro[6]        ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 2.751      ; 3.759      ;
; 0.398  ; estadoSiguiente.escribir_salida     ; registro8b:r_salida|registro[7]        ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 2.751      ; 3.759      ;
; 0.442  ; estadoSiguiente.espera              ; registro8b:r_operador1|registro[7]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.756      ; 3.808      ;
; 0.442  ; estadoSiguiente.espera              ; registro8b:r_operador1|registro[6]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.756      ; 3.808      ;
; 0.442  ; estadoSiguiente.espera              ; registro8b:r_operador1|registro[5]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.756      ; 3.808      ;
; 0.442  ; estadoSiguiente.espera              ; registro8b:r_operador1|registro[4]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.756      ; 3.808      ;
; 0.442  ; estadoSiguiente.espera              ; registro8b:r_operador1|registro[3]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.756      ; 3.808      ;
; 0.442  ; estadoSiguiente.espera              ; registro8b:r_operador1|registro[2]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.756      ; 3.808      ;
; 0.442  ; estadoSiguiente.espera              ; registro8b:r_operador1|registro[1]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.756      ; 3.808      ;
; 0.442  ; estadoSiguiente.espera              ; registro8b:r_operador1|registro[0]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.756      ; 3.808      ;
; 0.448  ; estadoSiguiente.espera              ; registro8b:r_data|registro[7]          ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.748      ; 3.806      ;
; 0.448  ; estadoSiguiente.espera              ; registro8b:r_data|registro[6]          ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.748      ; 3.806      ;
; 0.448  ; estadoSiguiente.espera              ; registro8b:r_data|registro[5]          ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.748      ; 3.806      ;
; 0.448  ; estadoSiguiente.espera              ; registro8b:r_data|registro[4]          ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.748      ; 3.806      ;
; 0.448  ; estadoSiguiente.espera              ; registro8b:r_data|registro[3]          ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.748      ; 3.806      ;
; 0.448  ; estadoSiguiente.espera              ; registro8b:r_data|registro[2]          ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.748      ; 3.806      ;
; 0.448  ; estadoSiguiente.espera              ; registro8b:r_data|registro[1]          ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.748      ; 3.806      ;
; 0.448  ; estadoSiguiente.espera              ; registro8b:r_data|registro[0]          ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.748      ; 3.806      ;
; 0.475  ; estadoSiguiente.incrementar_pc      ; donde_leer[1]                          ; estadoSiguiente.incrementar_pc    ; control[0]  ; -0.500       ; 3.375      ; 3.960      ;
; 0.499  ; alu:modulo_alu|carry                ; alu:modulo_alu|carry                   ; control[0]                        ; control[0]  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; mostrar                             ; mostrar                                ; control[0]                        ; control[0]  ; 0.000        ; 0.000      ; 0.805      ;
; 0.518  ; estadoSiguiente.espera              ; registro8b:r_resultado|registro[7]     ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.745      ; 3.373      ;
; 0.518  ; estadoSiguiente.espera              ; registro8b:r_resultado|registro[6]     ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.745      ; 3.373      ;
; 0.518  ; estadoSiguiente.espera              ; registro8b:r_resultado|registro[5]     ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.745      ; 3.373      ;
; 0.518  ; estadoSiguiente.espera              ; registro8b:r_resultado|registro[4]     ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.745      ; 3.373      ;
+--------+-------------------------------------+----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_ram'                                                                                                                    ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node         ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.288 ; estadoSiguiente.escribir_ram     ; posicion_ram[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 3.247      ; 2.263      ;
; -1.060 ; estadoSiguiente.escribir_ram     ; posicion_ram[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 3.016      ; 2.260      ;
; -1.057 ; estadoSiguiente.escribir_ram     ; posicion_ram[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 3.017      ; 2.264      ;
; -0.845 ; estadoSiguiente.escribir_ram     ; posicion_ram[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 2.800      ; 2.259      ;
; -0.844 ; estadoSiguiente.escribir_ram     ; posicion_ram[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 2.800      ; 2.260      ;
; -0.831 ; estadoSiguiente.escribir_ram     ; posicion_ram[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 2.801      ; 2.274      ;
; -0.788 ; estadoSiguiente.escribir_ram     ; posicion_ram[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 3.247      ; 2.263      ;
; -0.560 ; estadoSiguiente.escribir_ram     ; posicion_ram[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 3.016      ; 2.260      ;
; -0.557 ; estadoSiguiente.escribir_ram     ; posicion_ram[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 3.017      ; 2.264      ;
; -0.345 ; estadoSiguiente.escribir_ram     ; posicion_ram[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 2.800      ; 2.259      ;
; -0.344 ; estadoSiguiente.escribir_ram     ; posicion_ram[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 2.800      ; 2.260      ;
; -0.331 ; estadoSiguiente.escribir_ram     ; posicion_ram[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 2.801      ; 2.274      ;
; 1.256  ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.510      ; 1.266      ;
; 1.484  ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.279      ; 1.263      ;
; 1.488  ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.280      ; 1.268      ;
; 1.698  ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.063      ; 1.261      ;
; 1.701  ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.063      ; 1.264      ;
; 1.702  ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.064      ; 1.266      ;
; 2.945  ; estadoSiguiente.leer_ram         ; posicion_ram[5] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.458     ; 1.987      ;
; 3.172  ; estadoSiguiente.leer_ram         ; posicion_ram[0] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.689     ; 1.983      ;
; 3.174  ; estadoSiguiente.leer_ram         ; posicion_ram[4] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.688     ; 1.986      ;
; 3.386  ; estadoSiguiente.leer_ram         ; posicion_ram[3] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.905     ; 1.981      ;
; 3.388  ; estadoSiguiente.leer_ram         ; posicion_ram[1] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.905     ; 1.983      ;
; 3.391  ; estadoSiguiente.leer_ram         ; posicion_ram[2] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.904     ; 1.987      ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.desactivar_salida'                                                                                                        ;
+--------+--------------------------------------+-----------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node         ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-----------------+--------------+-----------------------------------+--------------+------------+------------+
; -0.240 ; registro8b:r_salida|data_out[3]~reg0 ; salida[3]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 1.437      ; 0.697      ;
; -0.240 ; registro8b:r_salida|data_out[4]~reg0 ; salida[4]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 1.437      ; 0.697      ;
; -0.240 ; registro8b:r_salida|data_out[6]~reg0 ; salida[6]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 1.437      ; 0.697      ;
; -0.239 ; registro8b:r_salida|data_out[5]~reg0 ; salida[5]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 1.436      ; 0.697      ;
; -0.239 ; registro8b:r_salida|data_out[7]~reg0 ; salida[7]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 1.436      ; 0.697      ;
; -0.214 ; registro8b:r_salida|data_out[0]~reg0 ; salida[0]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 1.411      ; 0.697      ;
; -0.213 ; registro8b:r_salida|data_out[1]~reg0 ; salida[1]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 1.410      ; 0.697      ;
; -0.212 ; registro8b:r_salida|data_out[2]~reg0 ; salida[2]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 1.409      ; 0.697      ;
+--------+--------------------------------------+-----------------+--------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_salida'                                                                                                       ;
+-------+-----------------------------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node      ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; 0.462 ; registro8b:r_status|data_out[1]~reg0    ; in_salida[1] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 1.304      ; 1.266      ;
; 0.464 ; registro8b:r_status|data_out[2]~reg0    ; in_salida[2] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 1.304      ; 1.268      ;
; 0.488 ; registro8b:r_resultado|data_out[3]~reg0 ; in_salida[3] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 1.575      ; 1.563      ;
; 0.776 ; mostrar                                 ; in_salida[3] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 1.575      ; 1.851      ;
; 0.804 ; registro8b:r_resultado|data_out[4]~reg0 ; in_salida[4] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 1.134      ; 1.438      ;
; 0.807 ; registro8b:r_resultado|data_out[6]~reg0 ; in_salida[6] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 1.134      ; 1.441      ;
; 0.809 ; registro8b:r_resultado|data_out[7]~reg0 ; in_salida[7] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 1.134      ; 1.443      ;
; 0.810 ; registro8b:r_resultado|data_out[5]~reg0 ; in_salida[5] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 1.502      ; 1.812      ;
; 0.865 ; mostrar                                 ; in_salida[5] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 1.502      ; 1.867      ;
; 0.888 ; registro8b:r_resultado|data_out[0]~reg0 ; in_salida[0] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 1.303      ; 1.691      ;
; 0.957 ; mostrar                                 ; in_salida[0] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 1.303      ; 1.760      ;
; 0.959 ; mostrar                                 ; in_salida[1] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 1.304      ; 1.763      ;
; 0.960 ; mostrar                                 ; in_salida[2] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 1.304      ; 1.764      ;
; 1.092 ; mostrar                                 ; in_salida[4] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 1.134      ; 1.726      ;
; 1.095 ; mostrar                                 ; in_salida[6] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 1.134      ; 1.729      ;
; 1.096 ; mostrar                                 ; in_salida[7] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 1.134      ; 1.730      ;
; 1.143 ; registro8b:r_resultado|data_out[1]~reg0 ; in_salida[1] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 1.304      ; 1.947      ;
; 1.145 ; registro8b:r_resultado|data_out[2]~reg0 ; in_salida[2] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 1.304      ; 1.949      ;
+-------+-----------------------------------------+--------------+--------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_status'                                                                                    ;
+-------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node      ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; 3.570 ; alu:modulo_alu|ov    ; in_status[1] ; control[0]   ; estadoSiguiente.escribir_status ; -0.500       ; -1.920     ; 1.150      ;
; 3.656 ; alu:modulo_alu|carry ; in_status[2] ; control[0]   ; estadoSiguiente.escribir_status ; -0.500       ; -1.918     ; 1.238      ;
+-------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estadoSiguiente.espera'                                                                                                                        ;
+--------+----------------------------------------+--------------+-----------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node      ; Launch Clock                      ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------+-----------------------------------+------------------------+--------------+------------+------------+
; -6.470 ; estadoSiguiente.reset_pc               ; Selector6~1  ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -3.032     ; 2.421      ;
; -6.046 ; estadoSiguiente.leer_salida            ; Selector3~5  ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -2.228     ; 2.399      ;
; -5.856 ; estadoSiguiente.activar_esc_salida     ; Selector3~5  ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -1.719     ; 2.718      ;
; -5.597 ; estadoSiguiente.activar_leer_salida    ; Selector3~5  ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -1.732     ; 2.446      ;
; -5.377 ; estadoSiguiente.activar_esc_data       ; Selector12~2 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -1.733     ; 2.208      ;
; -5.297 ; estadoSiguiente.activar_leer_resultado ; Selector12~2 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -1.732     ; 2.129      ;
; -5.078 ; estadoSiguiente.escribir_resultado     ; Selector12~2 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -1.732     ; 1.910      ;
; -4.878 ; estadoSiguiente.activar_esc_resultado  ; Selector12~2 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -1.732     ; 1.710      ;
; -4.815 ; estadoSiguiente.activar_leer_ri        ; Selector2~2  ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -1.570     ; 2.378      ;
; -4.783 ; estadoSiguiente.activar_esc_salida     ; Selector2~2  ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -1.570     ; 2.346      ;
; -4.525 ; estadoSiguiente.activar_leer_pc        ; Selector6~1  ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -2.059     ; 1.449      ;
; -4.451 ; estadoSiguiente.leer_ri                ; Selector2~2  ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -1.570     ; 2.014      ;
; -4.310 ; estadoSiguiente.activar_esc_ri         ; Selector2~2  ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -1.570     ; 1.873      ;
; -3.560 ; estadoSiguiente.activar_esc_status     ; Selector18~1 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -1.162     ; 1.526      ;
; -3.503 ; estadoSiguiente.activar_leer_data      ; Selector10~1 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -1.240     ; 1.404      ;
; -3.480 ; estadoSiguiente.activar_leer_status    ; Selector18~1 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -1.162     ; 1.446      ;
; -3.357 ; estadoSiguiente.incrementar_pc         ; Selector6~1  ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.espera ; 0.500        ; 0.673      ; 3.317      ;
; -3.069 ; estadoSiguiente.activar_esc_data       ; Selector10~1 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -1.240     ; 0.970      ;
; -2.857 ; estadoSiguiente.incrementar_pc         ; Selector6~1  ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.espera ; 1.000        ; 0.673      ; 3.317      ;
; -2.065 ; estadoSiguiente.escribir_salida        ; Selector3~5  ; estadoSiguiente.escribir_salida   ; estadoSiguiente.espera ; 0.500        ; 1.015      ; 1.965      ;
; -1.565 ; estadoSiguiente.escribir_salida        ; Selector3~5  ; estadoSiguiente.escribir_salida   ; estadoSiguiente.espera ; 1.000        ; 1.015      ; 1.965      ;
; -1.316 ; estadoSiguiente.escribir_op2           ; Selector2~2  ; estadoSiguiente.escribir_op2      ; estadoSiguiente.espera ; 0.500        ; 1.164      ; 1.917      ;
; -1.248 ; estadoSiguiente.desactivar_salida      ; Selector3~5  ; estadoSiguiente.desactivar_salida ; estadoSiguiente.espera ; 0.500        ; 1.015      ; 1.148      ;
; -0.940 ; estadoSiguiente.escribir_op1           ; Selector2~2  ; estadoSiguiente.escribir_op1      ; estadoSiguiente.espera ; 0.500        ; 1.164      ; 1.541      ;
; -0.816 ; estadoSiguiente.escribir_op2           ; Selector2~2  ; estadoSiguiente.escribir_op2      ; estadoSiguiente.espera ; 1.000        ; 1.164      ; 1.917      ;
; -0.748 ; estadoSiguiente.desactivar_salida      ; Selector3~5  ; estadoSiguiente.desactivar_salida ; estadoSiguiente.espera ; 1.000        ; 1.015      ; 1.148      ;
; -0.695 ; estadoSiguiente.escribir_status        ; Selector18~1 ; estadoSiguiente.escribir_status   ; estadoSiguiente.espera ; 0.500        ; 1.599      ; 1.726      ;
; -0.440 ; estadoSiguiente.escribir_op1           ; Selector2~2  ; estadoSiguiente.escribir_op1      ; estadoSiguiente.espera ; 1.000        ; 1.164      ; 1.541      ;
; -0.195 ; estadoSiguiente.escribir_status        ; Selector18~1 ; estadoSiguiente.escribir_status   ; estadoSiguiente.espera ; 1.000        ; 1.599      ; 1.726      ;
+--------+----------------------------------------+--------------+-----------------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estadoSiguiente.activar_carga_alu'                                                                                                      ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node      ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; -3.780 ; estadoSiguiente.activar_esc_op1 ; Selector14~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; 0.500        ; -1.339     ; 1.377      ;
; -3.288 ; estadoSiguiente.activar_esc_op2 ; Selector16~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; 0.500        ; -1.142     ; 1.439      ;
; -0.861 ; estadoSiguiente.espera          ; Selector14~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.500        ; 1.392      ; 1.493      ;
; -0.361 ; estadoSiguiente.espera          ; Selector14~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 1.000        ; 1.392      ; 1.493      ;
; -0.310 ; estadoSiguiente.espera          ; Selector16~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.500        ; 1.589      ; 1.496      ;
; 0.190  ; estadoSiguiente.espera          ; Selector16~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 1.000        ; 1.589      ; 1.496      ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estadoSiguiente.activar_carga_alu'                                                                                                       ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node      ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; -0.397 ; estadoSiguiente.espera          ; Selector16~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.000        ; 1.589      ; 1.496      ;
; -0.203 ; estadoSiguiente.espera          ; Selector14~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.000        ; 1.392      ; 1.493      ;
; 0.103  ; estadoSiguiente.espera          ; Selector16~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; -0.500       ; 1.589      ; 1.496      ;
; 0.297  ; estadoSiguiente.espera          ; Selector14~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; -0.500       ; 1.392      ; 1.493      ;
; 3.081  ; estadoSiguiente.activar_esc_op2 ; Selector16~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; -0.500       ; -1.142     ; 1.439      ;
; 3.216  ; estadoSiguiente.activar_esc_op1 ; Selector14~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; -0.500       ; -1.339     ; 1.377      ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estadoSiguiente.espera'                                                                                                                         ;
+--------+----------------------------------------+--------------+-----------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node      ; Launch Clock                      ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------+-----------------------------------+------------------------+--------------+------------+------------+
; -0.177 ; estadoSiguiente.escribir_status        ; Selector18~1 ; estadoSiguiente.escribir_status   ; estadoSiguiente.espera ; 0.000        ; 1.599      ; 1.726      ;
; -0.171 ; estadoSiguiente.desactivar_salida      ; Selector3~5  ; estadoSiguiente.desactivar_salida ; estadoSiguiente.espera ; 0.000        ; 1.015      ; 1.148      ;
; 0.073  ; estadoSiguiente.escribir_op1           ; Selector2~2  ; estadoSiguiente.escribir_op1      ; estadoSiguiente.espera ; 0.000        ; 1.164      ; 1.541      ;
; 0.323  ; estadoSiguiente.escribir_status        ; Selector18~1 ; estadoSiguiente.escribir_status   ; estadoSiguiente.espera ; -0.500       ; 1.599      ; 1.726      ;
; 0.329  ; estadoSiguiente.desactivar_salida      ; Selector3~5  ; estadoSiguiente.desactivar_salida ; estadoSiguiente.espera ; -0.500       ; 1.015      ; 1.148      ;
; 0.449  ; estadoSiguiente.escribir_op2           ; Selector2~2  ; estadoSiguiente.escribir_op2      ; estadoSiguiente.espera ; 0.000        ; 1.164      ; 1.917      ;
; 0.573  ; estadoSiguiente.escribir_op1           ; Selector2~2  ; estadoSiguiente.escribir_op1      ; estadoSiguiente.espera ; -0.500       ; 1.164      ; 1.541      ;
; 0.646  ; estadoSiguiente.escribir_salida        ; Selector3~5  ; estadoSiguiente.escribir_salida   ; estadoSiguiente.espera ; 0.000        ; 1.015      ; 1.965      ;
; 0.949  ; estadoSiguiente.escribir_op2           ; Selector2~2  ; estadoSiguiente.escribir_op2      ; estadoSiguiente.espera ; -0.500       ; 1.164      ; 1.917      ;
; 1.146  ; estadoSiguiente.escribir_salida        ; Selector3~5  ; estadoSiguiente.escribir_salida   ; estadoSiguiente.espera ; -0.500       ; 1.015      ; 1.965      ;
; 2.340  ; estadoSiguiente.incrementar_pc         ; Selector6~1  ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.espera ; 0.000        ; 0.673      ; 3.317      ;
; 2.710  ; estadoSiguiente.activar_esc_data       ; Selector10~1 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -1.240     ; 0.970      ;
; 2.840  ; estadoSiguiente.incrementar_pc         ; Selector6~1  ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.espera ; -0.500       ; 0.673      ; 3.317      ;
; 3.108  ; estadoSiguiente.activar_leer_status    ; Selector18~1 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -1.162     ; 1.446      ;
; 3.144  ; estadoSiguiente.activar_leer_data      ; Selector10~1 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -1.240     ; 1.404      ;
; 3.188  ; estadoSiguiente.activar_esc_status     ; Selector18~1 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -1.162     ; 1.526      ;
; 3.942  ; estadoSiguiente.activar_esc_resultado  ; Selector12~2 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -1.732     ; 1.710      ;
; 3.943  ; estadoSiguiente.activar_esc_ri         ; Selector2~2  ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -1.570     ; 1.873      ;
; 4.008  ; estadoSiguiente.activar_leer_pc        ; Selector6~1  ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -2.059     ; 1.449      ;
; 4.084  ; estadoSiguiente.leer_ri                ; Selector2~2  ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -1.570     ; 2.014      ;
; 4.142  ; estadoSiguiente.escribir_resultado     ; Selector12~2 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -1.732     ; 1.910      ;
; 4.361  ; estadoSiguiente.activar_leer_resultado ; Selector12~2 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -1.732     ; 2.129      ;
; 4.416  ; estadoSiguiente.activar_esc_salida     ; Selector2~2  ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -1.570     ; 2.346      ;
; 4.441  ; estadoSiguiente.activar_esc_data       ; Selector12~2 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -1.733     ; 2.208      ;
; 4.448  ; estadoSiguiente.activar_leer_ri        ; Selector2~2  ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -1.570     ; 2.378      ;
; 4.678  ; estadoSiguiente.activar_leer_salida    ; Selector3~5  ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -1.732     ; 2.446      ;
; 4.937  ; estadoSiguiente.activar_esc_salida     ; Selector3~5  ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -1.719     ; 2.718      ;
; 5.127  ; estadoSiguiente.leer_salida            ; Selector3~5  ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -2.228     ; 2.399      ;
; 5.953  ; estadoSiguiente.reset_pc               ; Selector6~1  ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -3.032     ; 2.421      ;
+--------+----------------------------------------+--------------+-----------------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'control[0]'                                                                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; control[0] ; Rise       ; control[0]                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|carry                                                                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|carry                                                                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|ov                                                                                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|ov                                                                                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[0]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[0]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[1]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[1]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[2]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[2]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[3]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[3]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[4]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[4]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[5]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[5]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[6]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[6]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[7]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[7]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; codigo_operacion_alu[0]                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; codigo_operacion_alu[0]                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; codigo_operacion_alu[1]                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; codigo_operacion_alu[1]                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; codigo_operacion_alu[2]                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; codigo_operacion_alu[2]                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; donde_leer[0]                                                                                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; donde_leer[0]                                                                                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; donde_leer[1]                                                                                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; donde_leer[1]                                                                                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_carga_alu                                                                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_carga_alu                                                                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_data                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_data                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op1                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op1                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op2                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op2                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_resultado                                                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_resultado                                                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_ri                                                                      ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'donde_leer[0]'                                                                      ;
+-------+--------------+----------------+------------------+---------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+---------------+------------+------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; donde_leer[0]|regout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; donde_leer[0]|regout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[3]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[3]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[4]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[4]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[4]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[4]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[5]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[5]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[5]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[5]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[5]~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[5]~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[5]~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[5]~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[5]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[5]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[5]~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[5]~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[6]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[6]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[6]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[6]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[7]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[7]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[7]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[7]|datac             ;
+-------+--------------+----------------+------------------+---------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_carga_alu'                                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector14~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector14~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector14~1|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector14~1|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector14~2                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector14~2                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector14~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector14~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector16~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector16~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector16~1|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector16~1|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector16~2                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector16~2                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector16~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector16~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Rise       ; estadoSiguiente.activar_carga_alu|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Rise       ; estadoSiguiente.activar_carga_alu|regout ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.desactivar_salida'                                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; estadoSiguiente.desactivar_salida|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; estadoSiguiente.desactivar_salida|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[0]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[0]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[0]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[0]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[1]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[1]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[1]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[1]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[2]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[2]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[2]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[2]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[3]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[3]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[3]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[3]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[4]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[4]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[4]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[4]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[5]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[5]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[5]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[5]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[6]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[6]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[6]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[6]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[7]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[7]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[7]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[7]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0clkctrl|inclk[0]                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0clkctrl|inclk[0]                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0clkctrl|outclk                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0clkctrl|outclk                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0|datac                           ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_op1'                                                                                       ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr43~0clkctrl|inclk[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr43~0clkctrl|inclk[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr43~0clkctrl|outclk                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr43~0clkctrl|outclk                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr43~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr43~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr43~0|datad                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr43~0|datad                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[3]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[3]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[6]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[6]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[0]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[0]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[2]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[2]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[3]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[3]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[4]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[4]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[7]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[7]|datac                                ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_op2'                                                                                       ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr43~0clkctrl|inclk[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr43~0clkctrl|inclk[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr43~0clkctrl|outclk                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr43~0clkctrl|outclk                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr43~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr43~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr43~0|dataa                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr43~0|dataa                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[5]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[5]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[0]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[0]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[2]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[2]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[3]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[3]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[4]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[4]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[7]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[7]|datac                                ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_ram'                                                                             ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr41~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr41~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr41~0|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr41~0|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; estadoSiguiente.escribir_ram|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; estadoSiguiente.escribir_ram|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[0]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[0]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[1]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[1]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[2]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[2]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[3]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[3]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[3]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[3]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[4]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[4]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[4]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[4]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[5]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[5]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[5]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[5]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[6]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[6]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[6]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[6]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[7]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[7]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[7]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[7]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[0]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[0]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[3]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[3]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[4]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[4]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[5]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[5]|datac               ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_salida'                                                                                          ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                           ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; estadoSiguiente.escribir_salida|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; estadoSiguiente.escribir_salida|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; estadoSiguiente.escribir_salida~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; estadoSiguiente.escribir_salida~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; estadoSiguiente.escribir_salida~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; estadoSiguiente.escribir_salida~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[3]|dataa                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[3]|dataa                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[4]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[4]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[5]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[5]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[6]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[6]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[7]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[7]|datad                               ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_status'                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Rise       ; estadoSiguiente.escribir_status|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Rise       ; estadoSiguiente.escribir_status|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Fall       ; in_status[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Fall       ; in_status[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Rise       ; in_status[1]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Rise       ; in_status[1]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Fall       ; in_status[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Fall       ; in_status[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Rise       ; in_status[2]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Rise       ; in_status[2]|datac                     ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.espera'                                                                       ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector10~1                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector10~1                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector10~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector10~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector12~2                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector12~2                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector12~2|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector12~2|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector18~1                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector18~1                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector18~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector18~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector2~2                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector2~2                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector2~2|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector2~2|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector3~5                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector3~5                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector3~5|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector3~5|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector6~1                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector6~1                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector6~1|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector6~1|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; estadoSiguiente.espera|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; estadoSiguiente.espera|regout ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.incrementar_pc'                                                                               ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr40~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr40~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr40~0|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr40~0|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr42~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr42~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr42~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr42~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr42~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr42~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr42~0|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr42~0|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; estadoSiguiente.incrementar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; estadoSiguiente.incrementar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]|dataa                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]|dataa                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]|dataa                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]|dataa                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[0]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[0]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[0]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[0]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[1]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[1]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[1]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[1]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[2]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[2]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[2]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[2]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[3]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[3]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[3]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[3]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[4]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[4]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[4]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[4]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[5]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[5]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[5]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[5]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[6]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[6]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[6]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[6]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[7]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[7]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[7]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[7]|datad                       ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; control[*]  ; control[0]                     ; 7.233 ; 7.233 ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; 4.834 ; 4.834 ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; 7.233 ; 7.233 ; Rise       ; control[0]                     ;
; data_in[*]  ; donde_leer[0]                  ; 5.585 ; 5.585 ; Rise       ; donde_leer[0]                  ;
;  data_in[0] ; donde_leer[0]                  ; 5.585 ; 5.585 ; Rise       ; donde_leer[0]                  ;
;  data_in[1] ; donde_leer[0]                  ; 5.220 ; 5.220 ; Rise       ; donde_leer[0]                  ;
;  data_in[2] ; donde_leer[0]                  ; 4.940 ; 4.940 ; Rise       ; donde_leer[0]                  ;
;  data_in[3] ; donde_leer[0]                  ; 5.097 ; 5.097 ; Rise       ; donde_leer[0]                  ;
;  data_in[4] ; donde_leer[0]                  ; 0.353 ; 0.353 ; Rise       ; donde_leer[0]                  ;
;  data_in[5] ; donde_leer[0]                  ; 0.839 ; 0.839 ; Rise       ; donde_leer[0]                  ;
;  data_in[6] ; donde_leer[0]                  ; 0.356 ; 0.356 ; Rise       ; donde_leer[0]                  ;
;  data_in[7] ; donde_leer[0]                  ; 4.616 ; 4.616 ; Rise       ; donde_leer[0]                  ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 5.770 ; 5.770 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; 4.955 ; 4.955 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; 5.007 ; 5.007 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; 5.770 ; 5.770 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; 5.456 ; 5.456 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; 0.348 ; 0.348 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; 0.420 ; 0.420 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; 0.425 ; 0.425 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; 5.004 ; 5.004 ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 5.632 ; 5.632 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; 4.817 ; 4.817 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; 4.869 ; 4.869 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; 5.632 ; 5.632 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; 5.318 ; 5.318 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; 0.210 ; 0.210 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; 0.282 ; 0.282 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; 0.287 ; 0.287 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; 4.866 ; 4.866 ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; -4.013 ; -4.013 ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; -4.385 ; -4.385 ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; -4.013 ; -4.013 ; Rise       ; control[0]                     ;
; data_in[*]  ; donde_leer[0]                  ; 1.059  ; 1.059  ; Rise       ; donde_leer[0]                  ;
;  data_in[0] ; donde_leer[0]                  ; -4.174 ; -4.174 ; Rise       ; donde_leer[0]                  ;
;  data_in[1] ; donde_leer[0]                  ; -3.964 ; -3.964 ; Rise       ; donde_leer[0]                  ;
;  data_in[2] ; donde_leer[0]                  ; -3.577 ; -3.577 ; Rise       ; donde_leer[0]                  ;
;  data_in[3] ; donde_leer[0]                  ; -3.892 ; -3.892 ; Rise       ; donde_leer[0]                  ;
;  data_in[4] ; donde_leer[0]                  ; 1.059  ; 1.059  ; Rise       ; donde_leer[0]                  ;
;  data_in[5] ; donde_leer[0]                  ; 0.573  ; 0.573  ; Rise       ; donde_leer[0]                  ;
;  data_in[6] ; donde_leer[0]                  ; 1.008  ; 1.008  ; Rise       ; donde_leer[0]                  ;
;  data_in[7] ; donde_leer[0]                  ; -3.253 ; -3.253 ; Rise       ; donde_leer[0]                  ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 0.912  ; 0.912  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; -3.973 ; -3.973 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; -3.799 ; -3.799 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; -4.562 ; -4.562 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; -4.498 ; -4.498 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; 0.912  ; 0.912  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; 0.537  ; 0.537  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; 0.782  ; 0.782  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; -3.797 ; -3.797 ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 1.050  ; 1.050  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; -3.835 ; -3.835 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; -3.661 ; -3.661 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; -4.424 ; -4.424 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; -4.360 ; -4.360 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; 1.050  ; 1.050  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; 0.675  ; 0.675  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; 0.920  ; 0.920  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; -3.659 ; -3.659 ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port  ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; salida[*]  ; estadoSiguiente.desactivar_salida ; 8.640 ; 8.640 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[0] ; estadoSiguiente.desactivar_salida ; 8.595 ; 8.595 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[1] ; estadoSiguiente.desactivar_salida ; 8.160 ; 8.160 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[2] ; estadoSiguiente.desactivar_salida ; 8.206 ; 8.206 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[3] ; estadoSiguiente.desactivar_salida ; 8.205 ; 8.205 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[4] ; estadoSiguiente.desactivar_salida ; 8.612 ; 8.612 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[5] ; estadoSiguiente.desactivar_salida ; 8.640 ; 8.640 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[6] ; estadoSiguiente.desactivar_salida ; 8.578 ; 8.578 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[7] ; estadoSiguiente.desactivar_salida ; 8.603 ; 8.603 ; Fall       ; estadoSiguiente.desactivar_salida ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port  ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; salida[*]  ; estadoSiguiente.desactivar_salida ; 8.160 ; 8.160 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[0] ; estadoSiguiente.desactivar_salida ; 8.595 ; 8.595 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[1] ; estadoSiguiente.desactivar_salida ; 8.160 ; 8.160 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[2] ; estadoSiguiente.desactivar_salida ; 8.206 ; 8.206 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[3] ; estadoSiguiente.desactivar_salida ; 8.205 ; 8.205 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[4] ; estadoSiguiente.desactivar_salida ; 8.612 ; 8.612 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[5] ; estadoSiguiente.desactivar_salida ; 8.640 ; 8.640 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[6] ; estadoSiguiente.desactivar_salida ; 8.578 ; 8.578 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[7] ; estadoSiguiente.desactivar_salida ; 8.603 ; 8.603 ; Fall       ; estadoSiguiente.desactivar_salida ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------------+
; Fast Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; estadoSiguiente.escribir_op1      ; -2.462 ; -22.598       ;
; estadoSiguiente.escribir_op2      ; -2.329 ; -21.006       ;
; donde_leer[0]                     ; -2.022 ; -15.244       ;
; estadoSiguiente.escribir_status   ; -1.493 ; -2.975        ;
; control[0]                        ; -1.460 ; -56.726       ;
; estadoSiguiente.escribir_ram      ; -1.443 ; -7.629        ;
; estadoSiguiente.incrementar_pc    ; -0.412 ; -1.543        ;
; estadoSiguiente.escribir_salida   ; -0.347 ; -2.304        ;
; estadoSiguiente.desactivar_salida ; 0.070  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Hold Summary                                    ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; control[0]                        ; -1.208 ; -37.767       ;
; donde_leer[0]                     ; -1.175 ; -8.694        ;
; estadoSiguiente.escribir_op2      ; -1.138 ; -7.950        ;
; estadoSiguiente.escribir_op1      ; -1.005 ; -6.886        ;
; estadoSiguiente.incrementar_pc    ; -0.724 ; -3.258        ;
; estadoSiguiente.escribir_ram      ; -0.413 ; -2.054        ;
; estadoSiguiente.desactivar_salida ; 0.573  ; 0.000         ;
; estadoSiguiente.escribir_salida   ; 0.764  ; 0.000         ;
; estadoSiguiente.escribir_status   ; 2.085  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Recovery Summary                                ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; estadoSiguiente.espera            ; -2.037 ; -10.391       ;
; estadoSiguiente.activar_carga_alu ; -1.397 ; -2.645        ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Removal Summary                                 ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; estadoSiguiente.activar_carga_alu ; -0.117 ; -0.165        ;
; estadoSiguiente.espera            ; -0.054 ; -0.102        ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; control[0]                        ; -1.627 ; -258.746      ;
; donde_leer[0]                     ; 0.500  ; 0.000         ;
; estadoSiguiente.activar_carga_alu ; 0.500  ; 0.000         ;
; estadoSiguiente.desactivar_salida ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_op1      ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_op2      ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_ram      ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_salida   ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_status   ; 0.500  ; 0.000         ;
; estadoSiguiente.espera            ; 0.500  ; 0.000         ;
; estadoSiguiente.incrementar_pc    ; 0.500  ; 0.000         ;
+-----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_op1'                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -2.462 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.005     ; 2.571      ;
; -2.462 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.005     ; 2.571      ;
; -2.462 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.005     ; 2.571      ;
; -2.462 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.005     ; 2.571      ;
; -2.462 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.005     ; 2.571      ;
; -2.462 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.005     ; 2.571      ;
; -2.456 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.010     ; 2.556      ;
; -2.456 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.010     ; 2.556      ;
; -2.456 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.010     ; 2.556      ;
; -2.456 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.010     ; 2.556      ;
; -2.456 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.010     ; 2.556      ;
; -2.456 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.010     ; 2.556      ;
; -2.452 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.006     ; 2.552      ;
; -2.452 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.006     ; 2.552      ;
; -2.452 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.006     ; 2.552      ;
; -2.452 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.006     ; 2.552      ;
; -2.452 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.006     ; 2.552      ;
; -2.452 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.006     ; 2.552      ;
; -2.422 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.013      ; 2.534      ;
; -2.422 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.013      ; 2.534      ;
; -2.422 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.013      ; 2.534      ;
; -2.422 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.013      ; 2.534      ;
; -2.422 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.013      ; 2.534      ;
; -2.422 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.013      ; 2.534      ;
; -2.394 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.012      ; 2.516      ;
; -2.394 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.012      ; 2.516      ;
; -2.394 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.012      ; 2.516      ;
; -2.394 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.012      ; 2.516      ;
; -2.394 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.012      ; 2.516      ;
; -2.394 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.012      ; 2.516      ;
; -2.328 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.013      ; 2.451      ;
; -2.328 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.013      ; 2.451      ;
; -2.328 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.013      ; 2.451      ;
; -2.328 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.013      ; 2.451      ;
; -2.328 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.013      ; 2.451      ;
; -2.328 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.013      ; 2.451      ;
; -2.327 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.014      ; 2.452      ;
; -2.327 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.014      ; 2.452      ;
; -2.327 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.014      ; 2.452      ;
; -2.327 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.014      ; 2.452      ;
; -2.327 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.014      ; 2.452      ;
; -2.327 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.014      ; 2.452      ;
; -2.316 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.014      ; 2.440      ;
; -2.316 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.014      ; 2.440      ;
; -2.316 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.014      ; 2.440      ;
; -2.316 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.014      ; 2.440      ;
; -2.316 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.014      ; 2.440      ;
; -2.316 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.014      ; 2.440      ;
; -0.494 ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op1[6] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.154     ; 0.487      ;
; -0.485 ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op1[3] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.154     ; 0.489      ;
; -0.428 ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op1[1] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.108     ; 0.433      ;
; -0.418 ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op1[2] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.080     ; 0.438      ;
; -0.406 ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op1[4] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.080     ; 0.426      ;
; -0.406 ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op1[0] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.084     ; 0.432      ;
; -0.403 ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op1[5] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.083     ; 0.433      ;
; -0.401 ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op1[7] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.080     ; 0.432      ;
; 0.768  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.476      ; 0.955      ;
; 0.778  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.477      ; 0.954      ;
; 0.840  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.476      ; 0.883      ;
; 0.849  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.477      ; 0.883      ;
; 0.850  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.472      ; 0.873      ;
; 0.864  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.472      ; 0.859      ;
; 0.885  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.496      ; 0.862      ;
; 0.887  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.495      ; 0.859      ;
; 0.888  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.496      ; 0.860      ;
; 0.974  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.495      ; 0.761      ;
; 0.984  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.494      ; 0.761      ;
; 0.992  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.495      ; 0.754      ;
; 0.995  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.496      ; 0.753      ;
; 0.997  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.496      ; 0.750      ;
; 1.104  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.495      ; 0.631      ;
; 1.115  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.494      ; 0.630      ;
; 1.268  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.476      ; 0.955      ;
; 1.278  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.477      ; 0.954      ;
; 1.340  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.476      ; 0.883      ;
; 1.349  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.477      ; 0.883      ;
; 1.350  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.472      ; 0.873      ;
; 1.364  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.472      ; 0.859      ;
; 1.385  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.496      ; 0.862      ;
; 1.387  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.495      ; 0.859      ;
; 1.388  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.496      ; 0.860      ;
; 1.474  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.495      ; 0.761      ;
; 1.484  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.494      ; 0.761      ;
; 1.492  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.495      ; 0.754      ;
; 1.495  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.496      ; 0.753      ;
; 1.497  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.496      ; 0.750      ;
; 1.604  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.495      ; 0.631      ;
; 1.615  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.494      ; 0.630      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_op2'                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -2.329 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.128      ; 2.571      ;
; -2.329 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.128      ; 2.571      ;
; -2.329 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.128      ; 2.571      ;
; -2.329 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.128      ; 2.571      ;
; -2.329 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.128      ; 2.571      ;
; -2.329 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.128      ; 2.571      ;
; -2.323 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.123      ; 2.556      ;
; -2.323 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.123      ; 2.556      ;
; -2.323 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.123      ; 2.556      ;
; -2.323 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.123      ; 2.556      ;
; -2.323 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.123      ; 2.556      ;
; -2.323 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.123      ; 2.556      ;
; -2.319 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.127      ; 2.552      ;
; -2.319 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.127      ; 2.552      ;
; -2.319 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.127      ; 2.552      ;
; -2.319 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.127      ; 2.552      ;
; -2.319 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.127      ; 2.552      ;
; -2.319 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.127      ; 2.552      ;
; -2.289 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.146      ; 2.534      ;
; -2.289 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.146      ; 2.534      ;
; -2.289 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.146      ; 2.534      ;
; -2.289 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.146      ; 2.534      ;
; -2.289 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.146      ; 2.534      ;
; -2.289 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.146      ; 2.534      ;
; -2.261 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.145      ; 2.516      ;
; -2.261 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.145      ; 2.516      ;
; -2.261 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.145      ; 2.516      ;
; -2.261 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.145      ; 2.516      ;
; -2.261 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.145      ; 2.516      ;
; -2.261 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.145      ; 2.516      ;
; -2.195 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.146      ; 2.451      ;
; -2.195 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.146      ; 2.451      ;
; -2.195 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.146      ; 2.451      ;
; -2.195 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.146      ; 2.451      ;
; -2.195 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.146      ; 2.451      ;
; -2.195 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.146      ; 2.451      ;
; -2.194 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.147      ; 2.452      ;
; -2.194 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.147      ; 2.452      ;
; -2.194 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.147      ; 2.452      ;
; -2.194 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.147      ; 2.452      ;
; -2.194 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.147      ; 2.452      ;
; -2.194 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.147      ; 2.452      ;
; -2.183 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.147      ; 2.440      ;
; -2.183 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.147      ; 2.440      ;
; -2.183 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.147      ; 2.440      ;
; -2.183 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.147      ; 2.440      ;
; -2.183 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.147      ; 2.440      ;
; -2.183 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.147      ; 2.440      ;
; -0.447 ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op2[5] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.186     ; 0.409      ;
; -0.362 ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op2[6] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.108     ; 0.355      ;
; -0.359 ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op2[2] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.103     ; 0.356      ;
; -0.355 ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op2[1] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.109     ; 0.357      ;
; -0.353 ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op2[7] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.110     ; 0.354      ;
; -0.346 ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op2[0] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.102     ; 0.355      ;
; -0.346 ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op2[4] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.102     ; 0.354      ;
; -0.345 ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op2[3] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.103     ; 0.352      ;
; 0.901  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.609      ; 0.955      ;
; 0.911  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.610      ; 0.954      ;
; 0.973  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.609      ; 0.883      ;
; 0.982  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.610      ; 0.883      ;
; 0.983  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.605      ; 0.873      ;
; 0.997  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.605      ; 0.859      ;
; 1.018  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.629      ; 0.862      ;
; 1.020  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.628      ; 0.859      ;
; 1.021  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.629      ; 0.860      ;
; 1.107  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.628      ; 0.761      ;
; 1.117  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.627      ; 0.761      ;
; 1.125  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.628      ; 0.754      ;
; 1.128  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.629      ; 0.753      ;
; 1.130  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.629      ; 0.750      ;
; 1.237  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.628      ; 0.631      ;
; 1.248  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.627      ; 0.630      ;
; 1.401  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.609      ; 0.955      ;
; 1.411  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.610      ; 0.954      ;
; 1.473  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.609      ; 0.883      ;
; 1.482  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.610      ; 0.883      ;
; 1.483  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.605      ; 0.873      ;
; 1.497  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.605      ; 0.859      ;
; 1.518  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.629      ; 0.862      ;
; 1.520  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.628      ; 0.859      ;
; 1.521  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.629      ; 0.860      ;
; 1.607  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.628      ; 0.761      ;
; 1.617  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.627      ; 0.761      ;
; 1.625  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.628      ; 0.754      ;
; 1.628  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.629      ; 0.753      ;
; 1.630  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.629      ; 0.750      ;
; 1.737  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.628      ; 0.631      ;
; 1.748  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.627      ; 0.630      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'donde_leer[0]'                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------------------+------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node    ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+------------+---------------+---------------+--------------+------------+------------+
; -2.022 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.488      ; 3.108      ;
; -2.022 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.488      ; 3.108      ;
; -2.022 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.488      ; 3.108      ;
; -2.022 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.488      ; 3.108      ;
; -2.022 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.488      ; 3.108      ;
; -2.022 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.488      ; 3.108      ;
; -2.002 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.487      ; 3.097      ;
; -2.002 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.487      ; 3.097      ;
; -2.002 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.487      ; 3.097      ;
; -2.002 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.487      ; 3.097      ;
; -2.002 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.487      ; 3.097      ;
; -2.002 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.487      ; 3.097      ;
; -1.995 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.398      ; 3.049      ;
; -1.995 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.398      ; 3.049      ;
; -1.995 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.398      ; 3.049      ;
; -1.995 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.398      ; 3.049      ;
; -1.995 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.398      ; 3.049      ;
; -1.995 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.398      ; 3.049      ;
; -1.878 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.486      ; 2.961      ;
; -1.878 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.486      ; 2.961      ;
; -1.878 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.486      ; 2.961      ;
; -1.878 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.486      ; 2.961      ;
; -1.878 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.486      ; 2.961      ;
; -1.878 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.486      ; 2.961      ;
; -1.875 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.400      ; 2.921      ;
; -1.875 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.400      ; 2.921      ;
; -1.875 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.400      ; 2.921      ;
; -1.875 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.400      ; 2.921      ;
; -1.875 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.400      ; 2.921      ;
; -1.875 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.400      ; 2.921      ;
; -1.873 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.487      ; 2.957      ;
; -1.873 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.487      ; 2.957      ;
; -1.873 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.487      ; 2.957      ;
; -1.873 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.487      ; 2.957      ;
; -1.873 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.487      ; 2.957      ;
; -1.873 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.487      ; 2.957      ;
; -1.866 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.486      ; 2.960      ;
; -1.866 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.486      ; 2.960      ;
; -1.866 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.486      ; 2.960      ;
; -1.866 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.486      ; 2.960      ;
; -1.866 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.486      ; 2.960      ;
; -1.866 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.486      ; 2.960      ;
; -1.733 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.486      ; 2.827      ;
; -1.733 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.486      ; 2.827      ;
; -1.733 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.486      ; 2.827      ;
; -1.733 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.486      ; 2.827      ;
; -1.733 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.486      ; 2.827      ;
; -1.733 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.486      ; 2.827      ;
; -0.242 ; registro8b:r_resultado|data_out[5]~reg0                                                             ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.535      ; 1.374      ;
; -0.155 ; registro8b:r_resultado|data_out[3]~reg0                                                             ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.446      ; 1.257      ;
; -0.118 ; donde_leer[1]                                                                                       ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.520      ; 1.236      ;
; -0.114 ; donde_leer[1]                                                                                       ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.519      ; 1.230      ;
; -0.064 ; registro8b:r_resultado|data_out[1]~reg0                                                             ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.448      ; 1.158      ;
; -0.032 ; donde_leer[1]                                                                                       ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.430      ; 1.118      ;
; 0.027  ; registro8b:r_resultado|data_out[2]~reg0                                                             ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.534      ; 1.115      ;
; 0.030  ; registro8b:r_resultado|data_out[7]~reg0                                                             ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.535      ; 1.113      ;
; 0.036  ; registro8b:r_resultado|data_out[4]~reg0                                                             ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.534      ; 1.095      ;
; 0.100  ; donde_leer[1]                                                                                       ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.432      ; 0.978      ;
; 0.121  ; registro8b:r_resultado|data_out[6]~reg0                                                             ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.534      ; 1.021      ;
; 0.122  ; registro8b:r_resultado|data_out[0]~reg0                                                             ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.536      ; 1.012      ;
; 0.186  ; donde_leer[1]                                                                                       ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.518      ; 0.929      ;
; 0.194  ; donde_leer[1]                                                                                       ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.518      ; 0.932      ;
; 0.197  ; donde_leer[1]                                                                                       ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.519      ; 0.930      ;
; 0.197  ; donde_leer[1]                                                                                       ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.518      ; 0.929      ;
; 1.120  ; donde_leer[0]                                                                                       ; in_data[3] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 1.880      ; 1.057      ;
; 1.133  ; donde_leer[0]                                                                                       ; in_data[0] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 1.970      ; 1.076      ;
; 1.137  ; donde_leer[0]                                                                                       ; in_data[1] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 1.882      ; 1.032      ;
; 1.202  ; donde_leer[0]                                                                                       ; in_data[7] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 1.969      ; 1.016      ;
; 1.207  ; donde_leer[0]                                                                                       ; in_data[6] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 1.968      ; 1.010      ;
; 1.263  ; donde_leer[0]                                                                                       ; in_data[5] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 1.969      ; 0.944      ;
; 1.267  ; donde_leer[0]                                                                                       ; in_data[4] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 1.968      ; 0.939      ;
; 1.283  ; donde_leer[0]                                                                                       ; in_data[2] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 1.968      ; 0.934      ;
; 1.620  ; donde_leer[0]                                                                                       ; in_data[3] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 1.880      ; 1.057      ;
; 1.633  ; donde_leer[0]                                                                                       ; in_data[0] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 1.970      ; 1.076      ;
; 1.637  ; donde_leer[0]                                                                                       ; in_data[1] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 1.882      ; 1.032      ;
; 1.702  ; donde_leer[0]                                                                                       ; in_data[7] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 1.969      ; 1.016      ;
; 1.707  ; donde_leer[0]                                                                                       ; in_data[6] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 1.968      ; 1.010      ;
; 1.763  ; donde_leer[0]                                                                                       ; in_data[5] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 1.969      ; 0.944      ;
; 1.767  ; donde_leer[0]                                                                                       ; in_data[4] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 1.968      ; 0.939      ;
; 1.783  ; donde_leer[0]                                                                                       ; in_data[2] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 1.968      ; 0.934      ;
+--------+-----------------------------------------------------------------------------------------------------+------------+---------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_status'                                                                                    ;
+--------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node      ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; -1.493 ; alu:modulo_alu|ov    ; in_status[1] ; control[0]   ; estadoSiguiente.escribir_status ; 0.500        ; -1.167     ; 0.418      ;
; -1.482 ; alu:modulo_alu|carry ; in_status[2] ; control[0]   ; estadoSiguiente.escribir_status ; 0.500        ; -1.164     ; 0.429      ;
+--------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'control[0]'                                                                                                                                                                                                                                                         ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.223 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.008      ; 2.263      ;
; -1.189 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.008      ; 2.229      ;
; -1.153 ; registro8b:r_operador2|data_out[2]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.008      ; 2.193      ;
; -1.067 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.008      ; 2.107      ;
; -1.033 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.008      ; 2.073      ;
; -1.010 ; registro8b:r_operador2|data_out[3]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.008      ; 2.050      ;
; -1.003 ; registro8b:r_ri|data_out[1]~reg0                                                                   ; codigo_operacion_alu[2]                                                                            ; control[0]   ; control[0]  ; 1.000        ; 0.029      ; 2.064      ;
; -0.997 ; registro8b:r_operador2|data_out[2]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.008      ; 2.037      ;
; -0.991 ; registro8b:r_ri|data_out[1]~reg0                                                                   ; donde_leer[1]                                                                                      ; control[0]   ; control[0]  ; 1.000        ; 0.035      ; 2.058      ;
; -0.981 ; registro8b:r_operador2|data_out[4]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.008      ; 2.021      ;
; -0.956 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 1.986      ;
; -0.941 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; 0.008      ; 1.981      ;
; -0.940 ; registro8b:r_operador2|data_out[5]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.008      ; 1.980      ;
; -0.931 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[4]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 1.961      ;
; -0.925 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|carry                                                                               ; control[0]   ; control[0]  ; 1.000        ; 0.008      ; 1.965      ;
; -0.922 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 1.952      ;
; -0.907 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; 0.008      ; 1.947      ;
; -0.901 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[3]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.012      ; 1.945      ;
; -0.899 ; registro8b:r_operador1|data_out[6]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 1.927      ;
; -0.897 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[4]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 1.927      ;
; -0.891 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|carry                                                                               ; control[0]   ; control[0]  ; 1.000        ; 0.008      ; 1.931      ;
; -0.886 ; registro8b:r_operador2|data_out[2]~reg0                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 1.916      ;
; -0.877 ; registro8b:r_ri|data_out[1]~reg0                                                                   ; codigo_operacion_alu[0]                                                                            ; control[0]   ; control[0]  ; 1.000        ; 0.020      ; 1.929      ;
; -0.877 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[2]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.012      ; 1.921      ;
; -0.872 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[1]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.904      ;
; -0.871 ; registro8b:r_operador2|data_out[2]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; 0.008      ; 1.911      ;
; -0.863 ; registro8b:r_operador1|data_out[4]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 1.891      ;
; -0.861 ; registro8b:r_operador2|data_out[2]~reg0                                                            ; alu:modulo_alu|resultado[4]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 1.891      ;
; -0.859 ; registro8b:r_ri|data_out[7]~reg0                                                                   ; codigo_operacion_alu[2]                                                                            ; control[0]   ; control[0]  ; 1.000        ; 0.029      ; 1.920      ;
; -0.855 ; registro8b:r_operador2|data_out[2]~reg0                                                            ; alu:modulo_alu|carry                                                                               ; control[0]   ; control[0]  ; 1.000        ; 0.008      ; 1.895      ;
; -0.854 ; registro8b:r_operador2|data_out[3]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.008      ; 1.894      ;
; -0.847 ; registro8b:r_ri|data_out[7]~reg0                                                                   ; donde_leer[1]                                                                                      ; control[0]   ; control[0]  ; 1.000        ; 0.035      ; 1.914      ;
; -0.839 ; registro8b:r_operador1|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 1.867      ;
; -0.837 ; registro8b:r_operador1|data_out[3]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 1.865      ;
; -0.825 ; registro8b:r_operador2|data_out[4]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.008      ; 1.865      ;
; -0.821 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[3]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.012      ; 1.865      ;
; -0.820 ; registro8b:r_operador1|data_out[2]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 1.848      ;
; -0.820 ; registro8b:r_operador1|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.010      ; 1.862      ;
; -0.810 ; registro8b:r_ri|data_out[2]~reg0                                                                   ; codigo_operacion_alu[2]                                                                            ; control[0]   ; control[0]  ; 1.000        ; 0.029      ; 1.871      ;
; -0.800 ; registro8b:r_ri|data_out[5]~reg0                                                                   ; donde_leer[1]                                                                                      ; control[0]   ; control[0]  ; 1.000        ; 0.031      ; 1.863      ;
; -0.799 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[1]                                                                        ; control[0]   ; control[0]  ; 1.000        ; -0.121     ; 1.710      ;
; -0.798 ; registro8b:r_ri|data_out[2]~reg0                                                                   ; donde_leer[1]                                                                                      ; control[0]   ; control[0]  ; 1.000        ; 0.035      ; 1.865      ;
; -0.790 ; registro8b:r_ri|data_out[1]~reg0                                                                   ; codigo_operacion_alu[1]                                                                            ; control[0]   ; control[0]  ; 1.000        ; 0.021      ; 1.843      ;
; -0.789 ; registro8b:r_ri|data_out[1]~reg0                                                                   ; op_a_cargar                                                                                        ; control[0]   ; control[0]  ; 1.000        ; 0.021      ; 1.842      ;
; -0.789 ; registro8b:r_ri|data_out[1]~reg0                                                                   ; donde_leer[0]                                                                                      ; control[0]   ; control[0]  ; 1.000        ; 0.021      ; 1.842      ;
; -0.788 ; registro8b:r_ri|data_out[5]~reg0                                                                   ; codigo_operacion_alu[2]                                                                            ; control[0]   ; control[0]  ; 1.000        ; 0.025      ; 1.845      ;
; -0.787 ; registro8b:r_operador2|data_out[6]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.008      ; 1.827      ;
; -0.785 ; codigo_operacion_alu[0]                                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 1.813      ;
; -0.785 ; registro8b:r_operador2|data_out[2]~reg0                                                            ; alu:modulo_alu|resultado[3]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.012      ; 1.829      ;
; -0.785 ; codigo_operacion_alu[1]                                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.005     ; 1.812      ;
; -0.779 ; registro8b:r_ri|data_out[4]~reg0                                                                   ; donde_leer[1]                                                                                      ; control[0]   ; control[0]  ; 1.000        ; 0.031      ; 1.842      ;
; -0.762 ; registro8b:r_ri|data_out[4]~reg0                                                                   ; codigo_operacion_alu[2]                                                                            ; control[0]   ; control[0]  ; 1.000        ; 0.025      ; 1.819      ;
; -0.756 ; codigo_operacion_alu[1]                                                                            ; alu:modulo_alu|resultado[3]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.009      ; 1.797      ;
; -0.743 ; registro8b:r_operador2|data_out[3]~reg0                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 1.773      ;
; -0.740 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[2]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.012      ; 1.784      ;
; -0.737 ; registro8b:r_operador1|data_out[3]~reg0                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.014     ; 1.755      ;
; -0.735 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[1]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.767      ;
; -0.733 ; registro8b:r_ri|data_out[7]~reg0                                                                   ; codigo_operacion_alu[0]                                                                            ; control[0]   ; control[0]  ; 1.000        ; 0.020      ; 1.785      ;
; -0.733 ; codigo_operacion_alu[1]                                                                            ; alu:modulo_alu|resultado[2]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.009      ; 1.774      ;
; -0.728 ; registro8b:r_operador2|data_out[3]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; 0.008      ; 1.768      ;
; -0.720 ; registro8b:r_operador1|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.752      ;
; -0.718 ; registro8b:r_operador2|data_out[3]~reg0                                                            ; alu:modulo_alu|resultado[4]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 1.748      ;
; -0.712 ; registro8b:r_operador2|data_out[3]~reg0                                                            ; alu:modulo_alu|carry                                                                               ; control[0]   ; control[0]  ; 1.000        ; 0.008      ; 1.752      ;
; -0.709 ; codigo_operacion_alu[1]                                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 1.746      ;
; -0.709 ; registro8b:r_ri|data_out[3]~reg0                                                                   ; donde_leer[1]                                                                                      ; control[0]   ; control[0]  ; 1.000        ; 0.031      ; 1.772      ;
; -0.707 ; estadoSiguiente.activar_leer_ri                                                                    ; registro8b:r_ri|registro[3]                                                                        ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 1.743      ;
; -0.707 ; estadoSiguiente.activar_leer_ri                                                                    ; registro8b:r_ri|registro[6]                                                                        ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 1.743      ;
; -0.707 ; registro8b:r_operador1|data_out[4]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 1.735      ;
; -0.703 ; estadoSiguiente.activar_leer_salida                                                                ; registro8b:r_salida|registro[3]                                                                    ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 1.740      ;
; -0.703 ; estadoSiguiente.activar_leer_salida                                                                ; registro8b:r_salida|registro[4]                                                                    ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 1.740      ;
; -0.703 ; estadoSiguiente.activar_leer_salida                                                                ; registro8b:r_salida|registro[5]                                                                    ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 1.740      ;
; -0.703 ; estadoSiguiente.activar_leer_salida                                                                ; registro8b:r_salida|registro[6]                                                                    ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 1.740      ;
; -0.703 ; estadoSiguiente.activar_leer_salida                                                                ; registro8b:r_salida|registro[7]                                                                    ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 1.740      ;
; -0.703 ; codigo_operacion_alu[1]                                                                            ; alu:modulo_alu|resultado[4]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.005     ; 1.730      ;
; -0.702 ; registro8b:r_operador1|data_out[5]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 1.730      ;
; -0.699 ; registro8b:r_operador2|data_out[4]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; 0.008      ; 1.739      ;
; -0.697 ; registro8b:r_ri|data_out[3]~reg0                                                                   ; codigo_operacion_alu[2]                                                                            ; control[0]   ; control[0]  ; 1.000        ; 0.025      ; 1.754      ;
; -0.694 ; estadoSiguiente.activar_esc_salida                                                                 ; registro8b:r_ri|registro[3]                                                                        ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 1.730      ;
; -0.694 ; estadoSiguiente.activar_esc_salida                                                                 ; registro8b:r_ri|registro[6]                                                                        ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 1.730      ;
; -0.691 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[7]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.026      ; 1.749      ;
; -0.691 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[6]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.026      ; 1.749      ;
; -0.691 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[5]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.026      ; 1.749      ;
; -0.691 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[4]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.026      ; 1.749      ;
; -0.691 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[3]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.026      ; 1.749      ;
; -0.691 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[2]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.026      ; 1.749      ;
; -0.691 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[1]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.026      ; 1.749      ;
; -0.691 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[0]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.026      ; 1.749      ;
; -0.689 ; registro8b:r_operador2|data_out[5]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.008      ; 1.729      ;
; -0.687 ; registro8b:r_operador1|data_out[3]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 1.715      ;
; -0.684 ; registro8b:r_ri|data_out[2]~reg0                                                                   ; codigo_operacion_alu[0]                                                                            ; control[0]   ; control[0]  ; 1.000        ; 0.020      ; 1.736      ;
; -0.683 ; registro8b:r_operador1|data_out[4]~reg0                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.014     ; 1.701      ;
; -0.683 ; registro8b:r_operador2|data_out[4]~reg0                                                            ; alu:modulo_alu|carry                                                                               ; control[0]   ; control[0]  ; 1.000        ; 0.008      ; 1.723      ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_ram'                                                                                                                   ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node         ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.443 ; estadoSiguiente.leer_ram         ; posicion_ram[5] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.521     ; 0.661      ;
; -1.415 ; estadoSiguiente.leer_ram         ; posicion_ram[0] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.564     ; 0.656      ;
; -1.257 ; estadoSiguiente.leer_ram         ; posicion_ram[3] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.631     ; 0.655      ;
; -1.194 ; estadoSiguiente.leer_ram         ; posicion_ram[2] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.631     ; 0.661      ;
; -1.191 ; estadoSiguiente.leer_ram         ; posicion_ram[1] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.632     ; 0.656      ;
; -1.152 ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.399     ; 0.492      ;
; -1.129 ; estadoSiguiente.leer_ram         ; posicion_ram[4] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.565     ; 0.658      ;
; -1.125 ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.442     ; 0.488      ;
; -0.967 ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.509     ; 0.487      ;
; -0.903 ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.509     ; 0.492      ;
; -0.902 ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.510     ; 0.489      ;
; -0.840 ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.443     ; 0.491      ;
; 0.152  ; estadoSiguiente.escribir_ram     ; posicion_ram[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 1.020      ; 0.748      ;
; 0.180  ; estadoSiguiente.escribir_ram     ; posicion_ram[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 0.977      ; 0.743      ;
; 0.334  ; estadoSiguiente.escribir_ram     ; posicion_ram[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 0.910      ; 0.746      ;
; 0.387  ; estadoSiguiente.escribir_ram     ; posicion_ram[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 0.910      ; 0.762      ;
; 0.401  ; estadoSiguiente.escribir_ram     ; posicion_ram[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 0.909      ; 0.746      ;
; 0.462  ; estadoSiguiente.escribir_ram     ; posicion_ram[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 0.976      ; 0.749      ;
; 0.652  ; estadoSiguiente.escribir_ram     ; posicion_ram[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 1.020      ; 0.748      ;
; 0.680  ; estadoSiguiente.escribir_ram     ; posicion_ram[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 0.977      ; 0.743      ;
; 0.834  ; estadoSiguiente.escribir_ram     ; posicion_ram[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 0.910      ; 0.746      ;
; 0.887  ; estadoSiguiente.escribir_ram     ; posicion_ram[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 0.910      ; 0.762      ;
; 0.901  ; estadoSiguiente.escribir_ram     ; posicion_ram[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 0.909      ; 0.746      ;
; 0.962  ; estadoSiguiente.escribir_ram     ; posicion_ram[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 0.976      ; 0.749      ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.incrementar_pc'                                                                                                            ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.412 ; posicion_ram[0]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.217      ; 1.243      ;
; -0.343 ; posicion_ram[0]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.234      ; 1.186      ;
; -0.306 ; posicion_ram[1]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.285      ; 1.205      ;
; -0.302 ; posicion_ram[0]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.195      ; 1.035      ;
; -0.264 ; posicion_ram[2]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.284      ; 1.162      ;
; -0.252 ; posicion_ram[3]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.284      ; 1.150      ;
; -0.237 ; posicion_ram[1]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.302      ; 1.148      ;
; -0.220 ; posicion_ram[0]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.191      ; 0.947      ;
; -0.202 ; posicion_ram[0]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.166      ; 0.966      ;
; -0.199 ; posicion_ram[4]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.235      ; 1.043      ;
; -0.196 ; posicion_ram[1]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.263      ; 0.997      ;
; -0.195 ; posicion_ram[2]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.301      ; 1.105      ;
; -0.183 ; posicion_ram[3]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.301      ; 1.093      ;
; -0.165 ; posicion_ram[4]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.218      ; 0.997      ;
; -0.154 ; posicion_ram[2]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.262      ; 0.954      ;
; -0.114 ; posicion_ram[1]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.259      ; 0.909      ;
; -0.064 ; posicion_ram[0]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.302      ; 1.027      ;
; -0.037 ; posicion_ram[3]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.262      ; 0.837      ;
; 0.007  ; posicion_ram[1]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.234      ; 0.825      ;
; 0.013  ; posicion_ram[5]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.191      ; 0.787      ;
; 0.031  ; posicion_ram[2]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.258      ; 0.763      ;
; 0.503  ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.168      ; 0.842      ;
; 0.508  ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.172      ; 0.843      ;
; 0.539  ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.143      ; 0.843      ;
; 0.710  ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.279      ; 0.871      ;
; 0.716  ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.211      ; 0.745      ;
; 0.838  ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.194      ; 0.611      ;
; 1.003  ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.168      ; 0.842      ;
; 1.008  ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.172      ; 0.843      ;
; 1.039  ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.143      ; 0.843      ;
; 1.210  ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.279      ; 0.871      ;
; 1.216  ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.211      ; 0.745      ;
; 1.338  ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.194      ; 0.611      ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_salida'                                                                                                       ;
+--------+-----------------------------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node      ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; -0.347 ; mostrar                                 ; in_salida[5] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.283      ; 0.657      ;
; -0.303 ; registro8b:r_resultado|data_out[2]~reg0 ; in_salida[2] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.225      ; 0.638      ;
; -0.300 ; registro8b:r_resultado|data_out[1]~reg0 ; in_salida[1] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.225      ; 0.636      ;
; -0.289 ; registro8b:r_resultado|data_out[5]~reg0 ; in_salida[5] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.283      ; 0.599      ;
; -0.284 ; mostrar                                 ; in_salida[3] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.301      ; 0.615      ;
; -0.271 ; mostrar                                 ; in_salida[6] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.173      ; 0.592      ;
; -0.270 ; mostrar                                 ; in_salida[0] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.224      ; 0.604      ;
; -0.269 ; mostrar                                 ; in_salida[4] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.173      ; 0.591      ;
; -0.268 ; mostrar                                 ; in_salida[2] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.225      ; 0.603      ;
; -0.267 ; mostrar                                 ; in_salida[1] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.225      ; 0.603      ;
; -0.262 ; registro8b:r_resultado|data_out[0]~reg0 ; in_salida[0] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.224      ; 0.596      ;
; -0.260 ; mostrar                                 ; in_salida[7] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.173      ; 0.593      ;
; -0.238 ; registro8b:r_resultado|data_out[3]~reg0 ; in_salida[3] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.301      ; 0.569      ;
; -0.224 ; registro8b:r_resultado|data_out[6]~reg0 ; in_salida[6] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.173      ; 0.545      ;
; -0.222 ; registro8b:r_resultado|data_out[4]~reg0 ; in_salida[4] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.173      ; 0.544      ;
; -0.214 ; registro8b:r_resultado|data_out[7]~reg0 ; in_salida[7] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.173      ; 0.547      ;
; -0.155 ; registro8b:r_status|data_out[2]~reg0    ; in_salida[2] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.225      ; 0.490      ;
; -0.153 ; registro8b:r_status|data_out[1]~reg0    ; in_salida[1] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.225      ; 0.489      ;
+--------+-----------------------------------------+--------------+--------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.desactivar_salida'                                                                                                      ;
+-------+--------------------------------------+-----------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node         ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-----------------+--------------+-----------------------------------+--------------+------------+------------+
; 0.070 ; registro8b:r_salida|data_out[1]~reg0 ; salida[1]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 0.239      ; 0.325      ;
; 0.071 ; registro8b:r_salida|data_out[0]~reg0 ; salida[0]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 0.239      ; 0.325      ;
; 0.071 ; registro8b:r_salida|data_out[2]~reg0 ; salida[2]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 0.238      ; 0.325      ;
; 0.071 ; registro8b:r_salida|data_out[5]~reg0 ; salida[5]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 0.250      ; 0.325      ;
; 0.073 ; registro8b:r_salida|data_out[7]~reg0 ; salida[7]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 0.251      ; 0.325      ;
; 0.083 ; registro8b:r_salida|data_out[4]~reg0 ; salida[4]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 0.251      ; 0.325      ;
; 0.084 ; registro8b:r_salida|data_out[6]~reg0 ; salida[6]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 0.252      ; 0.325      ;
; 0.089 ; registro8b:r_salida|data_out[3]~reg0 ; salida[3]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 0.252      ; 0.325      ;
+-------+--------------------------------------+-----------------+--------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'control[0]'                                                                                                                                                                                                         ;
+--------+-----------------------------------+-----------------------------------------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                                                       ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -1.208 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.activar_esc_salida                                                            ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.415      ; 0.500      ;
; -1.124 ; estadoSiguiente.escribir_salida   ; estadoSiguiente.activar_leer_salida                                                           ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 1.429      ; 0.598      ;
; -1.117 ; estadoSiguiente.activar_carga_alu ; estadoSiguiente.activar_esc_resultado                                                         ; estadoSiguiente.activar_carga_alu ; control[0]  ; 0.000        ; 1.429      ; 0.605      ;
; -1.100 ; estadoSiguiente.escribir_status   ; estadoSiguiente.activar_leer_resultado                                                        ; estadoSiguiente.escribir_status   ; control[0]  ; 0.000        ; 1.429      ; 0.622      ;
; -1.059 ; estadoSiguiente.escribir_ram      ; estadoSiguiente.incrementar_pc                                                                ; estadoSiguiente.escribir_ram      ; control[0]  ; 0.000        ; 1.414      ; 0.648      ;
; -0.984 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.activar_carga_alu                                                             ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.413      ; 0.722      ;
; -0.920 ; estadoSiguiente.escribir_op2      ; estadoSiguiente.activar_leer_op2                                                              ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 1.413      ; 0.786      ;
; -0.868 ; estadoSiguiente.incrementar_pc    ; mostrar                                                                                       ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.434      ; 0.859      ;
; -0.860 ; estadoSiguiente.desactivar_salida ; estadoSiguiente.activar_leer_pc                                                               ; estadoSiguiente.desactivar_salida ; control[0]  ; 0.000        ; 1.414      ; 0.847      ;
; -0.779 ; in_status[1]                      ; registro8b:r_status|registro[1]                                                               ; estadoSiguiente.escribir_status   ; control[0]  ; -0.500       ; 1.169      ; 0.042      ;
; -0.776 ; in_status[2]                      ; registro8b:r_status|registro[2]                                                               ; estadoSiguiente.escribir_status   ; control[0]  ; -0.500       ; 1.166      ; 0.042      ;
; -0.772 ; estadoSiguiente.espera            ; estadoSiguiente.activar_leer_pc                                                               ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.414      ; 0.935      ;
; -0.751 ; estadoSiguiente.escribir_op1      ; estadoSiguiente.activar_leer_op1                                                              ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 1.413      ; 0.955      ;
; -0.742 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.activar_esc_data                                                              ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.429      ; 0.980      ;
; -0.708 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.activar_esc_salida                                                            ; estadoSiguiente.incrementar_pc    ; control[0]  ; -0.500       ; 1.415      ; 0.500      ;
; -0.624 ; estadoSiguiente.escribir_salida   ; estadoSiguiente.activar_leer_salida                                                           ; estadoSiguiente.escribir_salida   ; control[0]  ; -0.500       ; 1.429      ; 0.598      ;
; -0.617 ; estadoSiguiente.activar_carga_alu ; estadoSiguiente.activar_esc_resultado                                                         ; estadoSiguiente.activar_carga_alu ; control[0]  ; -0.500       ; 1.429      ; 0.605      ;
; -0.600 ; estadoSiguiente.escribir_status   ; estadoSiguiente.activar_leer_resultado                                                        ; estadoSiguiente.escribir_status   ; control[0]  ; -0.500       ; 1.429      ; 0.622      ;
; -0.599 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.espera                                                                        ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.414      ; 1.108      ;
; -0.573 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[0]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.414      ; 1.134      ;
; -0.573 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[4]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.414      ; 1.134      ;
; -0.573 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[5]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.414      ; 1.134      ;
; -0.563 ; estadoSiguiente.incrementar_pc    ; op_a_cargar                                                                                   ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.436      ; 1.166      ;
; -0.563 ; estadoSiguiente.incrementar_pc    ; donde_leer[0]                                                                                 ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.436      ; 1.166      ;
; -0.562 ; estadoSiguiente.incrementar_pc    ; codigo_operacion_alu[1]                                                                       ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.436      ; 1.167      ;
; -0.559 ; estadoSiguiente.escribir_ram      ; estadoSiguiente.incrementar_pc                                                                ; estadoSiguiente.escribir_ram      ; control[0]  ; -0.500       ; 1.414      ; 0.648      ;
; -0.532 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[7]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.428      ; 1.189      ;
; -0.532 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[6]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.428      ; 1.189      ;
; -0.532 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[5]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.428      ; 1.189      ;
; -0.532 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[4]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.428      ; 1.189      ;
; -0.532 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[3]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.428      ; 1.189      ;
; -0.532 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[2]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.428      ; 1.189      ;
; -0.532 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[1]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.428      ; 1.189      ;
; -0.532 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[0]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.428      ; 1.189      ;
; -0.520 ; estadoSiguiente.escribir_salida   ; registro8b:r_salida|registro[0]                                                               ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 1.434      ; 1.207      ;
; -0.520 ; estadoSiguiente.escribir_salida   ; registro8b:r_salida|registro[1]                                                               ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 1.434      ; 1.207      ;
; -0.520 ; estadoSiguiente.escribir_salida   ; registro8b:r_salida|registro[2]                                                               ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 1.434      ; 1.207      ;
; -0.489 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[2]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.415      ; 1.219      ;
; -0.489 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[3]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.415      ; 1.219      ;
; -0.488 ; estadoSiguiente.escribir_status   ; registro8b:r_status|registro[1]                                                               ; estadoSiguiente.escribir_status   ; control[0]  ; 0.000        ; 1.443      ; 1.248      ;
; -0.488 ; estadoSiguiente.escribir_status   ; registro8b:r_status|registro[2]                                                               ; estadoSiguiente.escribir_status   ; control[0]  ; 0.000        ; 1.443      ; 1.248      ;
; -0.484 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.activar_carga_alu                                                             ; estadoSiguiente.incrementar_pc    ; control[0]  ; -0.500       ; 1.413      ; 0.722      ;
; -0.475 ; estadoSiguiente.incrementar_pc    ; codigo_operacion_alu[0]                                                                       ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.435      ; 1.253      ;
; -0.463 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[5]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.415      ; 1.245      ;
; -0.463 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[7]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.415      ; 1.245      ;
; -0.463 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[0]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.415      ; 1.245      ;
; -0.463 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[2]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.415      ; 1.245      ;
; -0.463 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[1]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.415      ; 1.245      ;
; -0.448 ; estadoSiguiente.escribir_ram      ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg ; estadoSiguiente.escribir_ram      ; control[0]  ; 0.000        ; 1.478      ; 1.309      ;
; -0.420 ; estadoSiguiente.escribir_op2      ; estadoSiguiente.activar_leer_op2                                                              ; estadoSiguiente.escribir_op2      ; control[0]  ; -0.500       ; 1.413      ; 0.786      ;
; -0.416 ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[5]                                                                   ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 1.415      ; 1.292      ;
; -0.416 ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[7]                                                                   ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 1.415      ; 1.292      ;
; -0.416 ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[0]                                                                   ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 1.415      ; 1.292      ;
; -0.416 ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[2]                                                                   ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 1.415      ; 1.292      ;
; -0.416 ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[1]                                                                   ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 1.415      ; 1.292      ;
; -0.416 ; estadoSiguiente.escribir_salida   ; registro8b:r_salida|registro[3]                                                               ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 1.434      ; 1.311      ;
; -0.416 ; estadoSiguiente.escribir_salida   ; registro8b:r_salida|registro[4]                                                               ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 1.434      ; 1.311      ;
; -0.416 ; estadoSiguiente.escribir_salida   ; registro8b:r_salida|registro[5]                                                               ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 1.434      ; 1.311      ;
; -0.416 ; estadoSiguiente.escribir_salida   ; registro8b:r_salida|registro[6]                                                               ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 1.434      ; 1.311      ;
; -0.416 ; estadoSiguiente.escribir_salida   ; registro8b:r_salida|registro[7]                                                               ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 1.434      ; 1.311      ;
; -0.392 ; estadoSiguiente.espera            ; registro8b:r_data|registro[7]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.429      ; 1.330      ;
; -0.392 ; estadoSiguiente.espera            ; registro8b:r_data|registro[6]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.429      ; 1.330      ;
; -0.392 ; estadoSiguiente.espera            ; registro8b:r_data|registro[5]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.429      ; 1.330      ;
; -0.392 ; estadoSiguiente.espera            ; registro8b:r_data|registro[4]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.429      ; 1.330      ;
; -0.392 ; estadoSiguiente.espera            ; registro8b:r_data|registro[3]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.429      ; 1.330      ;
; -0.392 ; estadoSiguiente.espera            ; registro8b:r_data|registro[2]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.429      ; 1.330      ;
; -0.392 ; estadoSiguiente.espera            ; registro8b:r_data|registro[1]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.429      ; 1.330      ;
; -0.392 ; estadoSiguiente.espera            ; registro8b:r_data|registro[0]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.429      ; 1.330      ;
; -0.390 ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[7]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.439      ; 1.342      ;
; -0.390 ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[6]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.439      ; 1.342      ;
; -0.390 ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[5]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.439      ; 1.342      ;
; -0.390 ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[4]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.439      ; 1.342      ;
; -0.390 ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[3]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.439      ; 1.342      ;
; -0.390 ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[2]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.439      ; 1.342      ;
; -0.390 ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[1]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.439      ; 1.342      ;
; -0.390 ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[0]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.439      ; 1.342      ;
; -0.369 ; estadoSiguiente.espera            ; registro8b:r_status|registro[1]                                                               ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.443      ; 1.367      ;
; -0.369 ; estadoSiguiente.espera            ; registro8b:r_status|registro[2]                                                               ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.443      ; 1.367      ;
; -0.368 ; estadoSiguiente.incrementar_pc    ; mostrar                                                                                       ; estadoSiguiente.incrementar_pc    ; control[0]  ; -0.500       ; 1.434      ; 0.859      ;
; -0.361 ; estadoSiguiente.incrementar_pc    ; donde_leer[1]                                                                                 ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.450      ; 1.382      ;
; -0.360 ; estadoSiguiente.desactivar_salida ; estadoSiguiente.activar_leer_pc                                                               ; estadoSiguiente.desactivar_salida ; control[0]  ; -0.500       ; 1.414      ; 0.847      ;
; -0.349 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[4]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.420      ; 1.364      ;
; -0.349 ; estadoSiguiente.incrementar_pc    ; codigo_operacion_alu[2]                                                                       ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.444      ; 1.388      ;
; -0.329 ; estadoSiguiente.espera            ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.478      ; 1.428      ;
; -0.306 ; estadoSiguiente.incrementar_pc    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.478      ; 1.451      ;
; -0.302 ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[4]                                                                   ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 1.420      ; 1.411      ;
; -0.284 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[1]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.420      ; 1.429      ;
; -0.275 ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[5]                                                                   ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 1.415      ; 1.433      ;
; -0.275 ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[7]                                                                   ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 1.415      ; 1.433      ;
; -0.275 ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[0]                                                                   ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 1.415      ; 1.433      ;
; -0.275 ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[2]                                                                   ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 1.415      ; 1.433      ;
; -0.275 ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[1]                                                                   ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 1.415      ; 1.433      ;
; -0.272 ; estadoSiguiente.espera            ; estadoSiguiente.activar_leer_pc                                                               ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 1.414      ; 0.935      ;
; -0.253 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[3]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.419      ; 1.459      ;
; -0.253 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[6]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.419      ; 1.459      ;
; -0.251 ; estadoSiguiente.escribir_op1      ; estadoSiguiente.activar_leer_op1                                                              ; estadoSiguiente.escribir_op1      ; control[0]  ; -0.500       ; 1.413      ; 0.955      ;
; -0.242 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.activar_esc_data                                                              ; estadoSiguiente.incrementar_pc    ; control[0]  ; -0.500       ; 1.429      ; 0.980      ;
; -0.206 ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[3]                                                                   ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 1.419      ; 1.506      ;
; -0.206 ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[6]                                                                   ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 1.419      ; 1.506      ;
; -0.168 ; estadoSiguiente.desactivar_salida ; registro8b:r_salida|registro[0]                                                               ; estadoSiguiente.desactivar_salida ; control[0]  ; 0.000        ; 1.434      ; 1.559      ;
+--------+-----------------------------------+-----------------------------------------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'donde_leer[0]'                                                                                                                                                                   ;
+--------+-----------------------------------------------------------------------------------------------------+------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node    ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+------------+---------------+---------------+--------------+------------+------------+
; -1.175 ; donde_leer[0]                                                                                       ; in_data[2] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 1.968      ; 0.934      ;
; -1.170 ; donde_leer[0]                                                                                       ; in_data[4] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 1.968      ; 0.939      ;
; -1.166 ; donde_leer[0]                                                                                       ; in_data[5] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 1.969      ; 0.944      ;
; -1.099 ; donde_leer[0]                                                                                       ; in_data[6] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 1.968      ; 1.010      ;
; -1.094 ; donde_leer[0]                                                                                       ; in_data[7] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 1.969      ; 1.016      ;
; -1.035 ; donde_leer[0]                                                                                       ; in_data[0] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 1.970      ; 1.076      ;
; -0.991 ; donde_leer[0]                                                                                       ; in_data[1] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 1.882      ; 1.032      ;
; -0.964 ; donde_leer[0]                                                                                       ; in_data[3] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 1.880      ; 1.057      ;
; -0.675 ; donde_leer[0]                                                                                       ; in_data[2] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 1.968      ; 0.934      ;
; -0.670 ; donde_leer[0]                                                                                       ; in_data[4] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 1.968      ; 0.939      ;
; -0.666 ; donde_leer[0]                                                                                       ; in_data[5] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 1.969      ; 0.944      ;
; -0.599 ; donde_leer[0]                                                                                       ; in_data[6] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 1.968      ; 1.010      ;
; -0.594 ; donde_leer[0]                                                                                       ; in_data[7] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 1.969      ; 1.016      ;
; -0.535 ; donde_leer[0]                                                                                       ; in_data[0] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 1.970      ; 1.076      ;
; -0.491 ; donde_leer[0]                                                                                       ; in_data[1] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 1.882      ; 1.032      ;
; -0.464 ; donde_leer[0]                                                                                       ; in_data[3] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 1.880      ; 1.057      ;
; 0.245  ; donde_leer[1]                                                                                       ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.518      ; 0.763      ;
; 0.246  ; donde_leer[1]                                                                                       ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.518      ; 0.764      ;
; 0.247  ; donde_leer[1]                                                                                       ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.519      ; 0.766      ;
; 0.249  ; donde_leer[1]                                                                                       ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.518      ; 0.767      ;
; 0.375  ; donde_leer[1]                                                                                       ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.430      ; 0.805      ;
; 0.378  ; donde_leer[1]                                                                                       ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.432      ; 0.810      ;
; 0.453  ; donde_leer[1]                                                                                       ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.520      ; 0.973      ;
; 0.476  ; registro8b:r_resultado|data_out[0]~reg0                                                             ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.536      ; 1.012      ;
; 0.487  ; registro8b:r_resultado|data_out[6]~reg0                                                             ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.534      ; 1.021      ;
; 0.543  ; donde_leer[1]                                                                                       ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.519      ; 1.062      ;
; 0.561  ; registro8b:r_resultado|data_out[4]~reg0                                                             ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.534      ; 1.095      ;
; 0.578  ; registro8b:r_resultado|data_out[7]~reg0                                                             ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.535      ; 1.113      ;
; 0.581  ; registro8b:r_resultado|data_out[2]~reg0                                                             ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.534      ; 1.115      ;
; 0.710  ; registro8b:r_resultado|data_out[1]~reg0                                                             ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.448      ; 1.158      ;
; 0.811  ; registro8b:r_resultado|data_out[3]~reg0                                                             ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.446      ; 1.257      ;
; 0.839  ; registro8b:r_resultado|data_out[5]~reg0                                                             ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.535      ; 1.374      ;
; 2.341  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.486      ; 2.827      ;
; 2.341  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.486      ; 2.827      ;
; 2.341  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.486      ; 2.827      ;
; 2.341  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.486      ; 2.827      ;
; 2.341  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.486      ; 2.827      ;
; 2.341  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.486      ; 2.827      ;
; 2.470  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.487      ; 2.957      ;
; 2.470  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.487      ; 2.957      ;
; 2.470  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.487      ; 2.957      ;
; 2.470  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.487      ; 2.957      ;
; 2.470  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.487      ; 2.957      ;
; 2.470  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.487      ; 2.957      ;
; 2.474  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.486      ; 2.960      ;
; 2.474  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.486      ; 2.960      ;
; 2.474  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.486      ; 2.960      ;
; 2.474  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.486      ; 2.960      ;
; 2.474  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.486      ; 2.960      ;
; 2.474  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.486      ; 2.960      ;
; 2.475  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.486      ; 2.961      ;
; 2.475  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.486      ; 2.961      ;
; 2.475  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.486      ; 2.961      ;
; 2.475  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.486      ; 2.961      ;
; 2.475  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.486      ; 2.961      ;
; 2.475  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.486      ; 2.961      ;
; 2.521  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.400      ; 2.921      ;
; 2.521  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.400      ; 2.921      ;
; 2.521  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.400      ; 2.921      ;
; 2.521  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.400      ; 2.921      ;
; 2.521  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.400      ; 2.921      ;
; 2.521  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.400      ; 2.921      ;
; 2.610  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.487      ; 3.097      ;
; 2.610  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.487      ; 3.097      ;
; 2.610  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.487      ; 3.097      ;
; 2.610  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.487      ; 3.097      ;
; 2.610  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.487      ; 3.097      ;
; 2.610  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.487      ; 3.097      ;
; 2.620  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.488      ; 3.108      ;
; 2.620  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.488      ; 3.108      ;
; 2.620  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.488      ; 3.108      ;
; 2.620  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.488      ; 3.108      ;
; 2.620  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.488      ; 3.108      ;
; 2.620  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.488      ; 3.108      ;
; 2.651  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.398      ; 3.049      ;
; 2.651  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.398      ; 3.049      ;
; 2.651  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.398      ; 3.049      ;
; 2.651  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.398      ; 3.049      ;
; 2.651  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.398      ; 3.049      ;
; 2.651  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.398      ; 3.049      ;
+--------+-----------------------------------------------------------------------------------------------------+------------+---------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_op2'                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -1.138 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.628      ; 0.631      ;
; -1.138 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.627      ; 0.630      ;
; -1.020 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.629      ; 0.750      ;
; -1.017 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.629      ; 0.753      ;
; -1.015 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.628      ; 0.754      ;
; -1.008 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.628      ; 0.761      ;
; -1.007 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.627      ; 0.761      ;
; -0.910 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.628      ; 0.859      ;
; -0.910 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.629      ; 0.860      ;
; -0.908 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.629      ; 0.862      ;
; -0.887 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.605      ; 0.859      ;
; -0.873 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.605      ; 0.873      ;
; -0.868 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.610      ; 0.883      ;
; -0.867 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.609      ; 0.883      ;
; -0.797 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.610      ; 0.954      ;
; -0.795 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.609      ; 0.955      ;
; -0.638 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.628      ; 0.631      ;
; -0.638 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.627      ; 0.630      ;
; -0.520 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.629      ; 0.750      ;
; -0.517 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.629      ; 0.753      ;
; -0.515 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.628      ; 0.754      ;
; -0.508 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.628      ; 0.761      ;
; -0.507 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.627      ; 0.761      ;
; -0.410 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.628      ; 0.859      ;
; -0.410 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.629      ; 0.860      ;
; -0.408 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.629      ; 0.862      ;
; -0.387 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.605      ; 0.859      ;
; -0.373 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.605      ; 0.873      ;
; -0.368 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.610      ; 0.883      ;
; -0.367 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.609      ; 0.883      ;
; -0.297 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.610      ; 0.954      ;
; -0.295 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.609      ; 0.955      ;
; 0.955  ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op2[3] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.103     ; 0.352      ;
; 0.956  ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op2[4] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.102     ; 0.354      ;
; 0.957  ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op2[0] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.102     ; 0.355      ;
; 0.959  ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op2[2] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.103     ; 0.356      ;
; 0.963  ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op2[6] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.108     ; 0.355      ;
; 0.964  ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op2[7] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.110     ; 0.354      ;
; 0.966  ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op2[1] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.109     ; 0.357      ;
; 1.095  ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op2[5] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.186     ; 0.409      ;
; 2.793  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.147      ; 2.440      ;
; 2.793  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.147      ; 2.440      ;
; 2.793  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.147      ; 2.440      ;
; 2.793  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.147      ; 2.440      ;
; 2.793  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.147      ; 2.440      ;
; 2.793  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.147      ; 2.440      ;
; 2.805  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.146      ; 2.451      ;
; 2.805  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.147      ; 2.452      ;
; 2.805  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.146      ; 2.451      ;
; 2.805  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.146      ; 2.451      ;
; 2.805  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.146      ; 2.451      ;
; 2.805  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.146      ; 2.451      ;
; 2.805  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.146      ; 2.451      ;
; 2.805  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.147      ; 2.452      ;
; 2.805  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.147      ; 2.452      ;
; 2.805  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.147      ; 2.452      ;
; 2.805  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.147      ; 2.452      ;
; 2.805  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.147      ; 2.452      ;
; 2.871  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.145      ; 2.516      ;
; 2.871  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.145      ; 2.516      ;
; 2.871  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.145      ; 2.516      ;
; 2.871  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.145      ; 2.516      ;
; 2.871  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.145      ; 2.516      ;
; 2.871  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.145      ; 2.516      ;
; 2.888  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.146      ; 2.534      ;
; 2.888  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.146      ; 2.534      ;
; 2.888  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.146      ; 2.534      ;
; 2.888  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.146      ; 2.534      ;
; 2.888  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.146      ; 2.534      ;
; 2.888  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.146      ; 2.534      ;
; 2.925  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.127      ; 2.552      ;
; 2.925  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.127      ; 2.552      ;
; 2.925  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.127      ; 2.552      ;
; 2.925  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.127      ; 2.552      ;
; 2.925  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.127      ; 2.552      ;
; 2.925  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.127      ; 2.552      ;
; 2.933  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.123      ; 2.556      ;
; 2.933  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.123      ; 2.556      ;
; 2.933  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.123      ; 2.556      ;
; 2.933  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.123      ; 2.556      ;
; 2.933  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.123      ; 2.556      ;
; 2.933  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.123      ; 2.556      ;
; 2.943  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.128      ; 2.571      ;
; 2.943  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.128      ; 2.571      ;
; 2.943  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.128      ; 2.571      ;
; 2.943  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.128      ; 2.571      ;
; 2.943  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.128      ; 2.571      ;
; 2.943  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.128      ; 2.571      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_op1'                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -1.005 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.495      ; 0.631      ;
; -1.005 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.494      ; 0.630      ;
; -0.887 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.496      ; 0.750      ;
; -0.884 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.496      ; 0.753      ;
; -0.882 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.495      ; 0.754      ;
; -0.875 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.495      ; 0.761      ;
; -0.874 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.494      ; 0.761      ;
; -0.777 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.495      ; 0.859      ;
; -0.777 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.496      ; 0.860      ;
; -0.775 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.496      ; 0.862      ;
; -0.754 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.472      ; 0.859      ;
; -0.740 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.472      ; 0.873      ;
; -0.735 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.477      ; 0.883      ;
; -0.734 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.476      ; 0.883      ;
; -0.664 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.477      ; 0.954      ;
; -0.662 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.476      ; 0.955      ;
; -0.505 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.495      ; 0.631      ;
; -0.505 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.494      ; 0.630      ;
; -0.387 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.496      ; 0.750      ;
; -0.384 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.496      ; 0.753      ;
; -0.382 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.495      ; 0.754      ;
; -0.375 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.495      ; 0.761      ;
; -0.374 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.494      ; 0.761      ;
; -0.277 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.495      ; 0.859      ;
; -0.277 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.496      ; 0.860      ;
; -0.275 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.496      ; 0.862      ;
; -0.254 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.472      ; 0.859      ;
; -0.240 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.472      ; 0.873      ;
; -0.235 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.477      ; 0.883      ;
; -0.234 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.476      ; 0.883      ;
; -0.164 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.477      ; 0.954      ;
; -0.162 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.476      ; 0.955      ;
; 1.006  ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op1[4] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.080     ; 0.426      ;
; 1.012  ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op1[7] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.080     ; 0.432      ;
; 1.016  ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op1[5] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.083     ; 0.433      ;
; 1.016  ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op1[0] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.084     ; 0.432      ;
; 1.018  ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op1[2] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.080     ; 0.438      ;
; 1.041  ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op1[1] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.108     ; 0.433      ;
; 1.141  ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op1[6] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.154     ; 0.487      ;
; 1.143  ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op1[3] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.154     ; 0.489      ;
; 2.926  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.014      ; 2.440      ;
; 2.926  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.014      ; 2.440      ;
; 2.926  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.014      ; 2.440      ;
; 2.926  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.014      ; 2.440      ;
; 2.926  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.014      ; 2.440      ;
; 2.926  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.014      ; 2.440      ;
; 2.938  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.013      ; 2.451      ;
; 2.938  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.014      ; 2.452      ;
; 2.938  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.013      ; 2.451      ;
; 2.938  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.013      ; 2.451      ;
; 2.938  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.013      ; 2.451      ;
; 2.938  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.013      ; 2.451      ;
; 2.938  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.013      ; 2.451      ;
; 2.938  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.014      ; 2.452      ;
; 2.938  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.014      ; 2.452      ;
; 2.938  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.014      ; 2.452      ;
; 2.938  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.014      ; 2.452      ;
; 2.938  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.014      ; 2.452      ;
; 3.004  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.012      ; 2.516      ;
; 3.004  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.012      ; 2.516      ;
; 3.004  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.012      ; 2.516      ;
; 3.004  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.012      ; 2.516      ;
; 3.004  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.012      ; 2.516      ;
; 3.004  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.012      ; 2.516      ;
; 3.021  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.013      ; 2.534      ;
; 3.021  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.013      ; 2.534      ;
; 3.021  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.013      ; 2.534      ;
; 3.021  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.013      ; 2.534      ;
; 3.021  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.013      ; 2.534      ;
; 3.021  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.013      ; 2.534      ;
; 3.058  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.006     ; 2.552      ;
; 3.058  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.006     ; 2.552      ;
; 3.058  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.006     ; 2.552      ;
; 3.058  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.006     ; 2.552      ;
; 3.058  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.006     ; 2.552      ;
; 3.058  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.006     ; 2.552      ;
; 3.066  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.010     ; 2.556      ;
; 3.066  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.010     ; 2.556      ;
; 3.066  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.010     ; 2.556      ;
; 3.066  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.010     ; 2.556      ;
; 3.066  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.010     ; 2.556      ;
; 3.066  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.010     ; 2.556      ;
; 3.076  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.005     ; 2.571      ;
; 3.076  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.005     ; 2.571      ;
; 3.076  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.005     ; 2.571      ;
; 3.076  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.005     ; 2.571      ;
; 3.076  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.005     ; 2.571      ;
; 3.076  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.005     ; 2.571      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.incrementar_pc'                                                                                                             ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.724 ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.194      ; 0.611      ;
; -0.607 ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.211      ; 0.745      ;
; -0.549 ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.279      ; 0.871      ;
; -0.470 ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.172      ; 0.843      ;
; -0.467 ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.168      ; 0.842      ;
; -0.441 ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.143      ; 0.843      ;
; -0.224 ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.194      ; 0.611      ;
; -0.107 ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.211      ; 0.745      ;
; -0.049 ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.279      ; 0.871      ;
; 0.030  ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.172      ; 0.843      ;
; 0.033  ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.168      ; 0.842      ;
; 0.059  ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.143      ; 0.843      ;
; 0.505  ; posicion_ram[2]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.258      ; 0.763      ;
; 0.575  ; posicion_ram[3]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.262      ; 0.837      ;
; 0.591  ; posicion_ram[1]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.234      ; 0.825      ;
; 0.596  ; posicion_ram[5]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.191      ; 0.787      ;
; 0.650  ; posicion_ram[1]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.259      ; 0.909      ;
; 0.692  ; posicion_ram[2]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.262      ; 0.954      ;
; 0.725  ; posicion_ram[0]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.302      ; 1.027      ;
; 0.734  ; posicion_ram[1]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.263      ; 0.997      ;
; 0.756  ; posicion_ram[0]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.191      ; 0.947      ;
; 0.779  ; posicion_ram[4]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.218      ; 0.997      ;
; 0.792  ; posicion_ram[3]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.301      ; 1.093      ;
; 0.800  ; posicion_ram[0]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.166      ; 0.966      ;
; 0.804  ; posicion_ram[2]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.301      ; 1.105      ;
; 0.808  ; posicion_ram[4]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.235      ; 1.043      ;
; 0.840  ; posicion_ram[0]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.195      ; 1.035      ;
; 0.846  ; posicion_ram[1]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.302      ; 1.148      ;
; 0.866  ; posicion_ram[3]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.284      ; 1.150      ;
; 0.878  ; posicion_ram[2]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.284      ; 1.162      ;
; 0.920  ; posicion_ram[1]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.285      ; 1.205      ;
; 0.952  ; posicion_ram[0]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.234      ; 1.186      ;
; 1.026  ; posicion_ram[0]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.217      ; 1.243      ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_ram'                                                                                                                    ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node         ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.413 ; estadoSiguiente.escribir_ram     ; posicion_ram[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 1.020      ; 0.748      ;
; -0.375 ; estadoSiguiente.escribir_ram     ; posicion_ram[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 0.977      ; 0.743      ;
; -0.368 ; estadoSiguiente.escribir_ram     ; posicion_ram[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 0.976      ; 0.749      ;
; -0.305 ; estadoSiguiente.escribir_ram     ; posicion_ram[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 0.910      ; 0.746      ;
; -0.304 ; estadoSiguiente.escribir_ram     ; posicion_ram[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 0.909      ; 0.746      ;
; -0.289 ; estadoSiguiente.escribir_ram     ; posicion_ram[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 0.910      ; 0.762      ;
; 0.087  ; estadoSiguiente.escribir_ram     ; posicion_ram[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 1.020      ; 0.748      ;
; 0.125  ; estadoSiguiente.escribir_ram     ; posicion_ram[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 0.977      ; 0.743      ;
; 0.132  ; estadoSiguiente.escribir_ram     ; posicion_ram[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 0.976      ; 0.749      ;
; 0.195  ; estadoSiguiente.escribir_ram     ; posicion_ram[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 0.910      ; 0.746      ;
; 0.196  ; estadoSiguiente.escribir_ram     ; posicion_ram[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 0.909      ; 0.746      ;
; 0.211  ; estadoSiguiente.escribir_ram     ; posicion_ram[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 0.910      ; 0.762      ;
; 1.391  ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.399     ; 0.492      ;
; 1.430  ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.442     ; 0.488      ;
; 1.434  ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.443     ; 0.491      ;
; 1.496  ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.509     ; 0.487      ;
; 1.499  ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.510     ; 0.489      ;
; 1.501  ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.509     ; 0.492      ;
; 1.682  ; estadoSiguiente.leer_ram         ; posicion_ram[5] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.521     ; 0.661      ;
; 1.720  ; estadoSiguiente.leer_ram         ; posicion_ram[0] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.564     ; 0.656      ;
; 1.723  ; estadoSiguiente.leer_ram         ; posicion_ram[4] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.565     ; 0.658      ;
; 1.786  ; estadoSiguiente.leer_ram         ; posicion_ram[3] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.631     ; 0.655      ;
; 1.788  ; estadoSiguiente.leer_ram         ; posicion_ram[1] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.632     ; 0.656      ;
; 1.792  ; estadoSiguiente.leer_ram         ; posicion_ram[2] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.631     ; 0.661      ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.desactivar_salida'                                                                                                       ;
+-------+--------------------------------------+-----------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node         ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-----------------+--------------+-----------------------------------+--------------+------------+------------+
; 0.573 ; registro8b:r_salida|data_out[3]~reg0 ; salida[3]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 0.252      ; 0.325      ;
; 0.573 ; registro8b:r_salida|data_out[6]~reg0 ; salida[6]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 0.252      ; 0.325      ;
; 0.574 ; registro8b:r_salida|data_out[4]~reg0 ; salida[4]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 0.251      ; 0.325      ;
; 0.574 ; registro8b:r_salida|data_out[7]~reg0 ; salida[7]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 0.251      ; 0.325      ;
; 0.575 ; registro8b:r_salida|data_out[5]~reg0 ; salida[5]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 0.250      ; 0.325      ;
; 0.586 ; registro8b:r_salida|data_out[0]~reg0 ; salida[0]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 0.239      ; 0.325      ;
; 0.586 ; registro8b:r_salida|data_out[1]~reg0 ; salida[1]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 0.239      ; 0.325      ;
; 0.587 ; registro8b:r_salida|data_out[2]~reg0 ; salida[2]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 0.238      ; 0.325      ;
+-------+--------------------------------------+-----------------+--------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_salida'                                                                                                       ;
+-------+-----------------------------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node      ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; 0.764 ; registro8b:r_status|data_out[1]~reg0    ; in_salida[1] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.225      ; 0.489      ;
; 0.765 ; registro8b:r_status|data_out[2]~reg0    ; in_salida[2] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.225      ; 0.490      ;
; 0.768 ; registro8b:r_resultado|data_out[3]~reg0 ; in_salida[3] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.301      ; 0.569      ;
; 0.814 ; mostrar                                 ; in_salida[3] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.301      ; 0.615      ;
; 0.816 ; registro8b:r_resultado|data_out[5]~reg0 ; in_salida[5] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.283      ; 0.599      ;
; 0.871 ; registro8b:r_resultado|data_out[4]~reg0 ; in_salida[4] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.173      ; 0.544      ;
; 0.872 ; registro8b:r_resultado|data_out[0]~reg0 ; in_salida[0] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.224      ; 0.596      ;
; 0.872 ; registro8b:r_resultado|data_out[6]~reg0 ; in_salida[6] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.173      ; 0.545      ;
; 0.874 ; registro8b:r_resultado|data_out[7]~reg0 ; in_salida[7] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.173      ; 0.547      ;
; 0.874 ; mostrar                                 ; in_salida[5] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.283      ; 0.657      ;
; 0.878 ; mostrar                                 ; in_salida[1] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.225      ; 0.603      ;
; 0.878 ; mostrar                                 ; in_salida[2] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.225      ; 0.603      ;
; 0.880 ; mostrar                                 ; in_salida[0] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.224      ; 0.604      ;
; 0.911 ; registro8b:r_resultado|data_out[1]~reg0 ; in_salida[1] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.225      ; 0.636      ;
; 0.913 ; registro8b:r_resultado|data_out[2]~reg0 ; in_salida[2] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.225      ; 0.638      ;
; 0.918 ; mostrar                                 ; in_salida[4] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.173      ; 0.591      ;
; 0.919 ; mostrar                                 ; in_salida[6] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.173      ; 0.592      ;
; 0.920 ; mostrar                                 ; in_salida[7] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.173      ; 0.593      ;
+-------+-----------------------------------------+--------------+--------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_status'                                                                                    ;
+-------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node      ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; 2.085 ; alu:modulo_alu|ov    ; in_status[1] ; control[0]   ; estadoSiguiente.escribir_status ; -0.500       ; -1.167     ; 0.418      ;
; 2.093 ; alu:modulo_alu|carry ; in_status[2] ; control[0]   ; estadoSiguiente.escribir_status ; -0.500       ; -1.164     ; 0.429      ;
+-------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estadoSiguiente.espera'                                                                                                                        ;
+--------+----------------------------------------+--------------+-----------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node      ; Launch Clock                      ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------+-----------------------------------+------------------------+--------------+------------+------------+
; -2.037 ; estadoSiguiente.reset_pc               ; Selector6~1  ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -1.315     ; 0.794      ;
; -2.003 ; estadoSiguiente.activar_esc_salida     ; Selector3~5  ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -1.088     ; 0.874      ;
; -1.930 ; estadoSiguiente.activar_leer_salida    ; Selector3~5  ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -1.102     ; 0.787      ;
; -1.900 ; estadoSiguiente.leer_salida            ; Selector3~5  ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -1.085     ; 0.774      ;
; -1.883 ; estadoSiguiente.activar_esc_data       ; Selector12~2 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -1.103     ; 0.729      ;
; -1.846 ; estadoSiguiente.activar_leer_resultado ; Selector12~2 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -1.103     ; 0.692      ;
; -1.795 ; estadoSiguiente.escribir_resultado     ; Selector12~2 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -1.103     ; 0.641      ;
; -1.752 ; estadoSiguiente.activar_leer_ri        ; Selector2~2  ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -1.052     ; 0.803      ;
; -1.739 ; estadoSiguiente.activar_esc_salida     ; Selector2~2  ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -1.052     ; 0.790      ;
; -1.732 ; estadoSiguiente.activar_esc_resultado  ; Selector12~2 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -1.103     ; 0.578      ;
; -1.622 ; estadoSiguiente.activar_esc_ri         ; Selector2~2  ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -1.052     ; 0.673      ;
; -1.617 ; estadoSiguiente.leer_ri                ; Selector2~2  ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -1.052     ; 0.668      ;
; -1.610 ; estadoSiguiente.activar_leer_pc        ; Selector6~1  ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -1.188     ; 0.494      ;
; -1.364 ; estadoSiguiente.activar_esc_status     ; Selector18~1 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -0.923     ; 0.543      ;
; -1.352 ; estadoSiguiente.activar_leer_data      ; Selector10~1 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -0.967     ; 0.491      ;
; -1.312 ; estadoSiguiente.activar_leer_status    ; Selector18~1 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -0.923     ; 0.491      ;
; -1.223 ; estadoSiguiente.activar_esc_data       ; Selector10~1 ; control[0]                        ; estadoSiguiente.espera ; 0.500        ; -0.967     ; 0.362      ;
; -0.627 ; estadoSiguiente.incrementar_pc         ; Selector6~1  ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.espera ; 0.500        ; 0.226      ; 1.066      ;
; -0.227 ; estadoSiguiente.escribir_salida        ; Selector3~5  ; estadoSiguiente.escribir_salida   ; estadoSiguiente.espera ; 0.500        ; 0.327      ; 0.654      ;
; -0.127 ; estadoSiguiente.incrementar_pc         ; Selector6~1  ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.espera ; 1.000        ; 0.226      ; 1.066      ;
; -0.086 ; estadoSiguiente.escribir_op2           ; Selector2~2  ; estadoSiguiente.escribir_op2      ; estadoSiguiente.espera ; 0.500        ; 0.363      ; 0.693      ;
; 0.007  ; estadoSiguiente.desactivar_salida      ; Selector3~5  ; estadoSiguiente.desactivar_salida ; estadoSiguiente.espera ; 0.500        ; 0.327      ; 0.420      ;
; 0.055  ; estadoSiguiente.escribir_op1           ; Selector2~2  ; estadoSiguiente.escribir_op1      ; estadoSiguiente.espera ; 0.500        ; 0.363      ; 0.552      ;
; 0.156  ; estadoSiguiente.escribir_status        ; Selector18~1 ; estadoSiguiente.escribir_status   ; estadoSiguiente.espera ; 0.500        ; 0.520      ; 0.607      ;
; 0.273  ; estadoSiguiente.escribir_salida        ; Selector3~5  ; estadoSiguiente.escribir_salida   ; estadoSiguiente.espera ; 1.000        ; 0.327      ; 0.654      ;
; 0.414  ; estadoSiguiente.escribir_op2           ; Selector2~2  ; estadoSiguiente.escribir_op2      ; estadoSiguiente.espera ; 1.000        ; 0.363      ; 0.693      ;
; 0.507  ; estadoSiguiente.desactivar_salida      ; Selector3~5  ; estadoSiguiente.desactivar_salida ; estadoSiguiente.espera ; 1.000        ; 0.327      ; 0.420      ;
; 0.555  ; estadoSiguiente.escribir_op1           ; Selector2~2  ; estadoSiguiente.escribir_op1      ; estadoSiguiente.espera ; 1.000        ; 0.363      ; 0.552      ;
; 0.656  ; estadoSiguiente.escribir_status        ; Selector18~1 ; estadoSiguiente.escribir_status   ; estadoSiguiente.espera ; 1.000        ; 0.520      ; 0.607      ;
+--------+----------------------------------------+--------------+-----------------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estadoSiguiente.activar_carga_alu'                                                                                                      ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node      ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; -1.397 ; estadoSiguiente.activar_esc_op1 ; Selector14~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; 0.500        ; -0.984     ; 0.474      ;
; -1.248 ; estadoSiguiente.activar_esc_op2 ; Selector16~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; 0.500        ; -0.913     ; 0.489      ;
; 0.109  ; estadoSiguiente.espera          ; Selector14~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.500        ; 0.429      ; 0.522      ;
; 0.271  ; estadoSiguiente.espera          ; Selector16~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.500        ; 0.500      ; 0.524      ;
; 0.609  ; estadoSiguiente.espera          ; Selector14~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 1.000        ; 0.429      ; 0.522      ;
; 0.771  ; estadoSiguiente.espera          ; Selector16~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 1.000        ; 0.500      ; 0.524      ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estadoSiguiente.activar_carga_alu'                                                                                                       ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node      ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; -0.117 ; estadoSiguiente.espera          ; Selector16~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.000        ; 0.500      ; 0.524      ;
; -0.048 ; estadoSiguiente.espera          ; Selector14~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.000        ; 0.429      ; 0.522      ;
; 0.383  ; estadoSiguiente.espera          ; Selector16~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; -0.500       ; 0.500      ; 0.524      ;
; 0.452  ; estadoSiguiente.espera          ; Selector14~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; -0.500       ; 0.429      ; 0.522      ;
; 1.902  ; estadoSiguiente.activar_esc_op2 ; Selector16~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; -0.500       ; -0.913     ; 0.489      ;
; 1.958  ; estadoSiguiente.activar_esc_op1 ; Selector14~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; -0.500       ; -0.984     ; 0.474      ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estadoSiguiente.espera'                                                                                                                         ;
+--------+----------------------------------------+--------------+-----------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node      ; Launch Clock                      ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------+-----------------------------------+------------------------+--------------+------------+------------+
; -0.054 ; estadoSiguiente.escribir_status        ; Selector18~1 ; estadoSiguiente.escribir_status   ; estadoSiguiente.espera ; 0.000        ; 0.520      ; 0.607      ;
; -0.048 ; estadoSiguiente.desactivar_salida      ; Selector3~5  ; estadoSiguiente.desactivar_salida ; estadoSiguiente.espera ; 0.000        ; 0.327      ; 0.420      ;
; 0.048  ; estadoSiguiente.escribir_op1           ; Selector2~2  ; estadoSiguiente.escribir_op1      ; estadoSiguiente.espera ; 0.000        ; 0.363      ; 0.552      ;
; 0.186  ; estadoSiguiente.escribir_salida        ; Selector3~5  ; estadoSiguiente.escribir_salida   ; estadoSiguiente.espera ; 0.000        ; 0.327      ; 0.654      ;
; 0.189  ; estadoSiguiente.escribir_op2           ; Selector2~2  ; estadoSiguiente.escribir_op2      ; estadoSiguiente.espera ; 0.000        ; 0.363      ; 0.693      ;
; 0.446  ; estadoSiguiente.escribir_status        ; Selector18~1 ; estadoSiguiente.escribir_status   ; estadoSiguiente.espera ; -0.500       ; 0.520      ; 0.607      ;
; 0.452  ; estadoSiguiente.desactivar_salida      ; Selector3~5  ; estadoSiguiente.desactivar_salida ; estadoSiguiente.espera ; -0.500       ; 0.327      ; 0.420      ;
; 0.548  ; estadoSiguiente.escribir_op1           ; Selector2~2  ; estadoSiguiente.escribir_op1      ; estadoSiguiente.espera ; -0.500       ; 0.363      ; 0.552      ;
; 0.686  ; estadoSiguiente.escribir_salida        ; Selector3~5  ; estadoSiguiente.escribir_salida   ; estadoSiguiente.espera ; -0.500       ; 0.327      ; 0.654      ;
; 0.689  ; estadoSiguiente.escribir_op2           ; Selector2~2  ; estadoSiguiente.escribir_op2      ; estadoSiguiente.espera ; -0.500       ; 0.363      ; 0.693      ;
; 0.699  ; estadoSiguiente.incrementar_pc         ; Selector6~1  ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.espera ; 0.000        ; 0.226      ; 1.066      ;
; 1.199  ; estadoSiguiente.incrementar_pc         ; Selector6~1  ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.espera ; -0.500       ; 0.226      ; 1.066      ;
; 1.829  ; estadoSiguiente.activar_esc_data       ; Selector10~1 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -0.967     ; 0.362      ;
; 1.914  ; estadoSiguiente.activar_leer_status    ; Selector18~1 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -0.923     ; 0.491      ;
; 1.958  ; estadoSiguiente.activar_leer_data      ; Selector10~1 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -0.967     ; 0.491      ;
; 1.966  ; estadoSiguiente.activar_esc_status     ; Selector18~1 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -0.923     ; 0.543      ;
; 2.181  ; estadoSiguiente.activar_esc_resultado  ; Selector12~2 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -1.103     ; 0.578      ;
; 2.182  ; estadoSiguiente.activar_leer_pc        ; Selector6~1  ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -1.188     ; 0.494      ;
; 2.220  ; estadoSiguiente.leer_ri                ; Selector2~2  ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -1.052     ; 0.668      ;
; 2.225  ; estadoSiguiente.activar_esc_ri         ; Selector2~2  ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -1.052     ; 0.673      ;
; 2.244  ; estadoSiguiente.escribir_resultado     ; Selector12~2 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -1.103     ; 0.641      ;
; 2.295  ; estadoSiguiente.activar_leer_resultado ; Selector12~2 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -1.103     ; 0.692      ;
; 2.332  ; estadoSiguiente.activar_esc_data       ; Selector12~2 ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -1.103     ; 0.729      ;
; 2.342  ; estadoSiguiente.activar_esc_salida     ; Selector2~2  ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -1.052     ; 0.790      ;
; 2.355  ; estadoSiguiente.activar_leer_ri        ; Selector2~2  ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -1.052     ; 0.803      ;
; 2.359  ; estadoSiguiente.leer_salida            ; Selector3~5  ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -1.085     ; 0.774      ;
; 2.389  ; estadoSiguiente.activar_leer_salida    ; Selector3~5  ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -1.102     ; 0.787      ;
; 2.462  ; estadoSiguiente.activar_esc_salida     ; Selector3~5  ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -1.088     ; 0.874      ;
; 2.609  ; estadoSiguiente.reset_pc               ; Selector6~1  ; control[0]                        ; estadoSiguiente.espera ; -0.500       ; -1.315     ; 0.794      ;
+--------+----------------------------------------+--------------+-----------------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'control[0]'                                                                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; control[0] ; Rise       ; control[0]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|carry                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|carry                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|ov                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|ov                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[0]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[0]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[1]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[1]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[2]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[2]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[3]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[3]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[4]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[4]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[5]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[5]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[6]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[6]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[7]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[7]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; codigo_operacion_alu[0]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; codigo_operacion_alu[0]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; codigo_operacion_alu[1]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; codigo_operacion_alu[1]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; codigo_operacion_alu[2]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; codigo_operacion_alu[2]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; donde_leer[0]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; donde_leer[0]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; donde_leer[1]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; donde_leer[1]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_carga_alu                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_carga_alu                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_data                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_data                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op1                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op1                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op2                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op2                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_resultado                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_resultado                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_ri                                                                      ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'donde_leer[0]'                                                                      ;
+-------+--------------+----------------+------------------+---------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+---------------+------------+------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; donde_leer[0]|regout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; donde_leer[0]|regout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[3]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[3]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[4]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[4]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[4]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[4]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[5]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[5]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[5]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[5]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[5]~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[5]~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[5]~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[5]~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[5]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[5]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[5]~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[5]~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[6]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[6]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[6]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[6]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[7]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[7]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[7]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[7]|datac             ;
+-------+--------------+----------------+------------------+---------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_carga_alu'                                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector14~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector14~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector14~1|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector14~1|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector14~2                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector14~2                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector14~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector14~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector16~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector16~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector16~1|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector16~1|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector16~2                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector16~2                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector16~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector16~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Rise       ; estadoSiguiente.activar_carga_alu|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Rise       ; estadoSiguiente.activar_carga_alu|regout ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.desactivar_salida'                                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; estadoSiguiente.desactivar_salida|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; estadoSiguiente.desactivar_salida|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[0]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[0]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[0]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[0]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[1]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[1]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[1]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[1]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[2]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[2]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[2]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[2]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[3]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[3]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[3]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[3]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[4]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[4]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[4]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[4]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[5]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[5]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[5]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[5]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[6]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[6]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[6]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[6]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[7]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[7]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[7]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[7]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0clkctrl|inclk[0]                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0clkctrl|inclk[0]                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0clkctrl|outclk                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0clkctrl|outclk                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0|datac                           ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_op1'                                                                                       ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr43~0clkctrl|inclk[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr43~0clkctrl|inclk[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr43~0clkctrl|outclk                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr43~0clkctrl|outclk                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr43~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr43~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr43~0|datad                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr43~0|datad                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[3]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[3]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[6]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[6]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[0]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[0]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[2]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[2]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[3]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[3]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[4]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[4]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[7]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[7]|datac                                ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_op2'                                                                                       ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr43~0clkctrl|inclk[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr43~0clkctrl|inclk[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr43~0clkctrl|outclk                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr43~0clkctrl|outclk                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr43~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr43~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr43~0|dataa                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr43~0|dataa                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[5]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[5]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[0]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[0]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[2]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[2]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[3]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[3]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[4]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[4]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[7]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[7]|datac                                ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_ram'                                                                             ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr41~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr41~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr41~0|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr41~0|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; estadoSiguiente.escribir_ram|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; estadoSiguiente.escribir_ram|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[0]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[0]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[1]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[1]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[2]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[2]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[3]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[3]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[3]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[3]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[4]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[4]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[4]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[4]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[5]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[5]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[5]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[5]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[6]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[6]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[6]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[6]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[7]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[7]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[7]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[7]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[0]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[0]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[3]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[3]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[4]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[4]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[5]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[5]|datac               ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_salida'                                                                                          ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                           ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; estadoSiguiente.escribir_salida|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; estadoSiguiente.escribir_salida|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; estadoSiguiente.escribir_salida~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; estadoSiguiente.escribir_salida~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; estadoSiguiente.escribir_salida~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; estadoSiguiente.escribir_salida~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[3]|dataa                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[3]|dataa                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[4]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[4]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[5]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[5]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[6]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[6]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[7]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[7]|datad                               ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_status'                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Rise       ; estadoSiguiente.escribir_status|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Rise       ; estadoSiguiente.escribir_status|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Fall       ; in_status[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Fall       ; in_status[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Rise       ; in_status[1]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Rise       ; in_status[1]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Fall       ; in_status[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Fall       ; in_status[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Rise       ; in_status[2]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Rise       ; in_status[2]|datac                     ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.espera'                                                                       ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector10~1                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector10~1                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector10~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector10~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector12~2                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector12~2                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector12~2|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector12~2|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector18~1                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector18~1                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector18~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector18~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector2~2                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector2~2                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector2~2|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector2~2|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector3~5                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector3~5                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector3~5|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector3~5|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector6~1                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector6~1                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector6~1|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector6~1|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; estadoSiguiente.espera|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; estadoSiguiente.espera|regout ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.incrementar_pc'                                                                               ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr40~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr40~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr40~0|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr40~0|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr42~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr42~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr42~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr42~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr42~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr42~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr42~0|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr42~0|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; estadoSiguiente.incrementar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; estadoSiguiente.incrementar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]|dataa                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]|dataa                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]|dataa                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]|dataa                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[0]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[0]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[0]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[0]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[1]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[1]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[1]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[1]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[2]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[2]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[2]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[2]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[3]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[3]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[3]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[3]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[4]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[4]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[4]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[4]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[5]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[5]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[5]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[5]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[6]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[6]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[6]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[6]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[7]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[7]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[7]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[7]|datad                       ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; 3.006  ; 3.006  ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; 2.184  ; 2.184  ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; 3.006  ; 3.006  ; Rise       ; control[0]                     ;
; data_in[*]  ; donde_leer[0]                  ; 2.539  ; 2.539  ; Rise       ; donde_leer[0]                  ;
;  data_in[0] ; donde_leer[0]                  ; 2.539  ; 2.539  ; Rise       ; donde_leer[0]                  ;
;  data_in[1] ; donde_leer[0]                  ; 2.449  ; 2.449  ; Rise       ; donde_leer[0]                  ;
;  data_in[2] ; donde_leer[0]                  ; 2.372  ; 2.372  ; Rise       ; donde_leer[0]                  ;
;  data_in[3] ; donde_leer[0]                  ; 2.429  ; 2.429  ; Rise       ; donde_leer[0]                  ;
;  data_in[4] ; donde_leer[0]                  ; -0.127 ; -0.127 ; Rise       ; donde_leer[0]                  ;
;  data_in[5] ; donde_leer[0]                  ; 0.035  ; 0.035  ; Rise       ; donde_leer[0]                  ;
;  data_in[6] ; donde_leer[0]                  ; -0.089 ; -0.089 ; Rise       ; donde_leer[0]                  ;
;  data_in[7] ; donde_leer[0]                  ; 2.270  ; 2.270  ; Rise       ; donde_leer[0]                  ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 2.759  ; 2.759  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; 2.499  ; 2.499  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; 2.505  ; 2.505  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; 2.759  ; 2.759  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; 2.631  ; 2.631  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; -0.013 ; -0.013 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; 0.029  ; 0.029  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; 0.028  ; 0.028  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; 2.501  ; 2.501  ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 2.699  ; 2.699  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; 2.439  ; 2.439  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; 2.445  ; 2.445  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; 2.699  ; 2.699  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; 2.571  ; 2.571  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; -0.073 ; -0.073 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; -0.031 ; -0.031 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; -0.032 ; -0.032 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; 2.441  ; 2.441  ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; -1.933 ; -1.933 ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; -2.009 ; -2.009 ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; -1.933 ; -1.933 ; Rise       ; control[0]                     ;
; data_in[*]  ; donde_leer[0]                  ; 0.530  ; 0.530  ; Rise       ; donde_leer[0]                  ;
;  data_in[0] ; donde_leer[0]                  ; -2.137 ; -2.137 ; Rise       ; donde_leer[0]                  ;
;  data_in[1] ; donde_leer[0]                  ; -2.095 ; -2.095 ; Rise       ; donde_leer[0]                  ;
;  data_in[2] ; donde_leer[0]                  ; -1.980 ; -1.980 ; Rise       ; donde_leer[0]                  ;
;  data_in[3] ; donde_leer[0]                  ; -2.085 ; -2.085 ; Rise       ; donde_leer[0]                  ;
;  data_in[4] ; donde_leer[0]                  ; 0.530  ; 0.530  ; Rise       ; donde_leer[0]                  ;
;  data_in[5] ; donde_leer[0]                  ; 0.368  ; 0.368  ; Rise       ; donde_leer[0]                  ;
;  data_in[6] ; donde_leer[0]                  ; 0.481  ; 0.481  ; Rise       ; donde_leer[0]                  ;
;  data_in[7] ; donde_leer[0]                  ; -1.878 ; -1.878 ; Rise       ; donde_leer[0]                  ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 0.367  ; 0.367  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; -2.211 ; -2.211 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; -2.161 ; -2.161 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; -2.413 ; -2.413 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; -2.355 ; -2.355 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; 0.367  ; 0.367  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; 0.246  ; 0.246  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; 0.314  ; 0.314  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; -2.159 ; -2.159 ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 0.427  ; 0.427  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; -2.151 ; -2.151 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; -2.101 ; -2.101 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; -2.353 ; -2.353 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; -2.295 ; -2.295 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; 0.427  ; 0.427  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; 0.306  ; 0.306  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; 0.374  ; 0.374  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; -2.099 ; -2.099 ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port  ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; salida[*]  ; estadoSiguiente.desactivar_salida ; 3.555 ; 3.555 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[0] ; estadoSiguiente.desactivar_salida ; 3.531 ; 3.531 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[1] ; estadoSiguiente.desactivar_salida ; 3.380 ; 3.380 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[2] ; estadoSiguiente.desactivar_salida ; 3.404 ; 3.404 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[3] ; estadoSiguiente.desactivar_salida ; 3.402 ; 3.402 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[4] ; estadoSiguiente.desactivar_salida ; 3.532 ; 3.532 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[5] ; estadoSiguiente.desactivar_salida ; 3.555 ; 3.555 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[6] ; estadoSiguiente.desactivar_salida ; 3.509 ; 3.509 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[7] ; estadoSiguiente.desactivar_salida ; 3.528 ; 3.528 ; Fall       ; estadoSiguiente.desactivar_salida ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port  ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; salida[*]  ; estadoSiguiente.desactivar_salida ; 3.380 ; 3.380 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[0] ; estadoSiguiente.desactivar_salida ; 3.531 ; 3.531 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[1] ; estadoSiguiente.desactivar_salida ; 3.380 ; 3.380 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[2] ; estadoSiguiente.desactivar_salida ; 3.404 ; 3.404 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[3] ; estadoSiguiente.desactivar_salida ; 3.402 ; 3.402 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[4] ; estadoSiguiente.desactivar_salida ; 3.532 ; 3.532 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[5] ; estadoSiguiente.desactivar_salida ; 3.555 ; 3.555 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[6] ; estadoSiguiente.desactivar_salida ; 3.509 ; 3.509 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[7] ; estadoSiguiente.desactivar_salida ; 3.528 ; 3.528 ; Fall       ; estadoSiguiente.desactivar_salida ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                              ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                   ; -6.283   ; -2.781  ; -6.470   ; -0.397  ; -2.567              ;
;  control[0]                        ; -6.283   ; -1.936  ; N/A      ; N/A     ; -2.567              ;
;  donde_leer[0]                     ; -5.788   ; -2.500  ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.activar_carga_alu ; N/A      ; N/A     ; -3.780   ; -0.397  ; 0.500               ;
;  estadoSiguiente.desactivar_salida ; -0.021   ; -0.240  ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.escribir_op1      ; -5.689   ; -2.294  ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.escribir_op2      ; -5.202   ; -2.781  ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.escribir_ram      ; -4.485   ; -1.288  ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.escribir_salida   ; -1.504   ; 0.462   ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.escribir_status   ; -4.015   ; 2.085   ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.espera            ; N/A      ; N/A     ; -6.470   ; -0.177  ; 0.500               ;
;  estadoSiguiente.incrementar_pc    ; -3.697   ; -2.414  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                    ; -629.984 ; -86.841 ; -36.839  ; -0.948  ; -392.719            ;
;  control[0]                        ; -417.869 ; -37.767 ; N/A      ; N/A     ; -392.719            ;
;  donde_leer[0]                     ; -42.768  ; -17.704 ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.activar_carga_alu ; N/A      ; N/A     ; -7.068   ; -0.600  ; 0.000               ;
;  estadoSiguiente.desactivar_salida ; -0.021   ; -1.837  ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.escribir_op1      ; -56.590  ; -14.953 ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.escribir_op2      ; -50.378  ; -18.849 ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.escribir_ram      ; -24.156  ; -5.925  ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.escribir_salida   ; -11.160  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.escribir_status   ; -8.007   ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.espera            ; N/A      ; N/A     ; -29.771  ; -0.348  ; 0.000               ;
;  estadoSiguiente.incrementar_pc    ; -19.035  ; -10.495 ; N/A      ; N/A     ; 0.000               ;
+------------------------------------+----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; control[*]  ; control[0]                     ; 7.233 ; 7.233 ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; 4.834 ; 4.834 ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; 7.233 ; 7.233 ; Rise       ; control[0]                     ;
; data_in[*]  ; donde_leer[0]                  ; 5.585 ; 5.585 ; Rise       ; donde_leer[0]                  ;
;  data_in[0] ; donde_leer[0]                  ; 5.585 ; 5.585 ; Rise       ; donde_leer[0]                  ;
;  data_in[1] ; donde_leer[0]                  ; 5.220 ; 5.220 ; Rise       ; donde_leer[0]                  ;
;  data_in[2] ; donde_leer[0]                  ; 4.940 ; 4.940 ; Rise       ; donde_leer[0]                  ;
;  data_in[3] ; donde_leer[0]                  ; 5.097 ; 5.097 ; Rise       ; donde_leer[0]                  ;
;  data_in[4] ; donde_leer[0]                  ; 0.353 ; 0.353 ; Rise       ; donde_leer[0]                  ;
;  data_in[5] ; donde_leer[0]                  ; 0.839 ; 0.839 ; Rise       ; donde_leer[0]                  ;
;  data_in[6] ; donde_leer[0]                  ; 0.356 ; 0.356 ; Rise       ; donde_leer[0]                  ;
;  data_in[7] ; donde_leer[0]                  ; 4.616 ; 4.616 ; Rise       ; donde_leer[0]                  ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 5.770 ; 5.770 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; 4.955 ; 4.955 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; 5.007 ; 5.007 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; 5.770 ; 5.770 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; 5.456 ; 5.456 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; 0.348 ; 0.348 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; 0.420 ; 0.420 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; 0.425 ; 0.425 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; 5.004 ; 5.004 ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 5.632 ; 5.632 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; 4.817 ; 4.817 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; 4.869 ; 4.869 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; 5.632 ; 5.632 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; 5.318 ; 5.318 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; 0.210 ; 0.210 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; 0.282 ; 0.282 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; 0.287 ; 0.287 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; 4.866 ; 4.866 ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; -1.933 ; -1.933 ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; -2.009 ; -2.009 ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; -1.933 ; -1.933 ; Rise       ; control[0]                     ;
; data_in[*]  ; donde_leer[0]                  ; 1.059  ; 1.059  ; Rise       ; donde_leer[0]                  ;
;  data_in[0] ; donde_leer[0]                  ; -2.137 ; -2.137 ; Rise       ; donde_leer[0]                  ;
;  data_in[1] ; donde_leer[0]                  ; -2.095 ; -2.095 ; Rise       ; donde_leer[0]                  ;
;  data_in[2] ; donde_leer[0]                  ; -1.980 ; -1.980 ; Rise       ; donde_leer[0]                  ;
;  data_in[3] ; donde_leer[0]                  ; -2.085 ; -2.085 ; Rise       ; donde_leer[0]                  ;
;  data_in[4] ; donde_leer[0]                  ; 1.059  ; 1.059  ; Rise       ; donde_leer[0]                  ;
;  data_in[5] ; donde_leer[0]                  ; 0.573  ; 0.573  ; Rise       ; donde_leer[0]                  ;
;  data_in[6] ; donde_leer[0]                  ; 1.008  ; 1.008  ; Rise       ; donde_leer[0]                  ;
;  data_in[7] ; donde_leer[0]                  ; -1.878 ; -1.878 ; Rise       ; donde_leer[0]                  ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 0.912  ; 0.912  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; -2.211 ; -2.211 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; -2.161 ; -2.161 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; -2.413 ; -2.413 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; -2.355 ; -2.355 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; 0.912  ; 0.912  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; 0.537  ; 0.537  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; 0.782  ; 0.782  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; -2.159 ; -2.159 ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 1.050  ; 1.050  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; -2.151 ; -2.151 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; -2.101 ; -2.101 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; -2.353 ; -2.353 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; -2.295 ; -2.295 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; 1.050  ; 1.050  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; 0.675  ; 0.675  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; 0.920  ; 0.920  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; -2.099 ; -2.099 ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port  ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; salida[*]  ; estadoSiguiente.desactivar_salida ; 8.640 ; 8.640 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[0] ; estadoSiguiente.desactivar_salida ; 8.595 ; 8.595 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[1] ; estadoSiguiente.desactivar_salida ; 8.160 ; 8.160 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[2] ; estadoSiguiente.desactivar_salida ; 8.206 ; 8.206 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[3] ; estadoSiguiente.desactivar_salida ; 8.205 ; 8.205 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[4] ; estadoSiguiente.desactivar_salida ; 8.612 ; 8.612 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[5] ; estadoSiguiente.desactivar_salida ; 8.640 ; 8.640 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[6] ; estadoSiguiente.desactivar_salida ; 8.578 ; 8.578 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[7] ; estadoSiguiente.desactivar_salida ; 8.603 ; 8.603 ; Fall       ; estadoSiguiente.desactivar_salida ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port  ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; salida[*]  ; estadoSiguiente.desactivar_salida ; 3.380 ; 3.380 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[0] ; estadoSiguiente.desactivar_salida ; 3.531 ; 3.531 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[1] ; estadoSiguiente.desactivar_salida ; 3.380 ; 3.380 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[2] ; estadoSiguiente.desactivar_salida ; 3.404 ; 3.404 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[3] ; estadoSiguiente.desactivar_salida ; 3.402 ; 3.402 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[4] ; estadoSiguiente.desactivar_salida ; 3.532 ; 3.532 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[5] ; estadoSiguiente.desactivar_salida ; 3.555 ; 3.555 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[6] ; estadoSiguiente.desactivar_salida ; 3.509 ; 3.509 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[7] ; estadoSiguiente.desactivar_salida ; 3.528 ; 3.528 ; Fall       ; estadoSiguiente.desactivar_salida ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; control[0]                        ; control[0]                        ; 860      ; 0        ; 0        ; 0        ;
; donde_leer[0]                     ; control[0]                        ; 8        ; 0        ; 0        ; 0        ;
; estadoSiguiente.activar_carga_alu ; control[0]                        ; 17       ; 33       ; 0        ; 0        ;
; estadoSiguiente.desactivar_salida ; control[0]                        ; 9        ; 9        ; 0        ; 0        ;
; estadoSiguiente.escribir_op1      ; control[0]                        ; 9        ; 25       ; 0        ; 0        ;
; estadoSiguiente.escribir_op2      ; control[0]                        ; 9        ; 25       ; 0        ; 0        ;
; estadoSiguiente.escribir_ram      ; control[0]                        ; 2        ; 22       ; 0        ; 0        ;
; estadoSiguiente.escribir_salida   ; control[0]                        ; 9        ; 17       ; 0        ; 0        ;
; estadoSiguiente.escribir_status   ; control[0]                        ; 3        ; 5        ; 0        ; 0        ;
; estadoSiguiente.espera            ; control[0]                        ; 58       ; 98       ; 0        ; 0        ;
; estadoSiguiente.incrementar_pc    ; control[0]                        ; 18       ; 32       ; 0        ; 0        ;
; control[0]                        ; donde_leer[0]                     ; 72       ; 0        ; 0        ; 0        ;
; donde_leer[0]                     ; donde_leer[0]                     ; 8        ; 8        ; 0        ; 0        ;
; control[0]                        ; estadoSiguiente.desactivar_salida ; 0        ; 0        ; 8        ; 0        ;
; control[0]                        ; estadoSiguiente.escribir_op1      ; 0        ; 0        ; 56       ; 0        ;
; estadoSiguiente.escribir_op1      ; estadoSiguiente.escribir_op1      ; 0        ; 0        ; 8        ; 8        ;
; estadoSiguiente.escribir_op2      ; estadoSiguiente.escribir_op1      ; 0        ; 0        ; 8        ; 8        ;
; control[0]                        ; estadoSiguiente.escribir_op2      ; 0        ; 0        ; 56       ; 0        ;
; estadoSiguiente.escribir_op1      ; estadoSiguiente.escribir_op2      ; 0        ; 0        ; 8        ; 8        ;
; estadoSiguiente.escribir_op2      ; estadoSiguiente.escribir_op2      ; 0        ; 0        ; 8        ; 8        ;
; control[0]                        ; estadoSiguiente.escribir_ram      ; 0        ; 0        ; 12       ; 0        ;
; estadoSiguiente.escribir_ram      ; estadoSiguiente.escribir_ram      ; 0        ; 0        ; 6        ; 6        ;
; control[0]                        ; estadoSiguiente.escribir_salida   ; 0        ; 0        ; 18       ; 0        ;
; control[0]                        ; estadoSiguiente.escribir_status   ; 0        ; 0        ; 2        ; 0        ;
; estadoSiguiente.escribir_ram      ; estadoSiguiente.incrementar_pc    ; 0        ; 0        ; 0        ; 21       ;
; estadoSiguiente.incrementar_pc    ; estadoSiguiente.incrementar_pc    ; 0        ; 0        ; 6        ; 6        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; control[0]                        ; control[0]                        ; 860      ; 0        ; 0        ; 0        ;
; donde_leer[0]                     ; control[0]                        ; 8        ; 0        ; 0        ; 0        ;
; estadoSiguiente.activar_carga_alu ; control[0]                        ; 17       ; 33       ; 0        ; 0        ;
; estadoSiguiente.desactivar_salida ; control[0]                        ; 9        ; 9        ; 0        ; 0        ;
; estadoSiguiente.escribir_op1      ; control[0]                        ; 9        ; 25       ; 0        ; 0        ;
; estadoSiguiente.escribir_op2      ; control[0]                        ; 9        ; 25       ; 0        ; 0        ;
; estadoSiguiente.escribir_ram      ; control[0]                        ; 2        ; 22       ; 0        ; 0        ;
; estadoSiguiente.escribir_salida   ; control[0]                        ; 9        ; 17       ; 0        ; 0        ;
; estadoSiguiente.escribir_status   ; control[0]                        ; 3        ; 5        ; 0        ; 0        ;
; estadoSiguiente.espera            ; control[0]                        ; 58       ; 98       ; 0        ; 0        ;
; estadoSiguiente.incrementar_pc    ; control[0]                        ; 18       ; 32       ; 0        ; 0        ;
; control[0]                        ; donde_leer[0]                     ; 72       ; 0        ; 0        ; 0        ;
; donde_leer[0]                     ; donde_leer[0]                     ; 8        ; 8        ; 0        ; 0        ;
; control[0]                        ; estadoSiguiente.desactivar_salida ; 0        ; 0        ; 8        ; 0        ;
; control[0]                        ; estadoSiguiente.escribir_op1      ; 0        ; 0        ; 56       ; 0        ;
; estadoSiguiente.escribir_op1      ; estadoSiguiente.escribir_op1      ; 0        ; 0        ; 8        ; 8        ;
; estadoSiguiente.escribir_op2      ; estadoSiguiente.escribir_op1      ; 0        ; 0        ; 8        ; 8        ;
; control[0]                        ; estadoSiguiente.escribir_op2      ; 0        ; 0        ; 56       ; 0        ;
; estadoSiguiente.escribir_op1      ; estadoSiguiente.escribir_op2      ; 0        ; 0        ; 8        ; 8        ;
; estadoSiguiente.escribir_op2      ; estadoSiguiente.escribir_op2      ; 0        ; 0        ; 8        ; 8        ;
; control[0]                        ; estadoSiguiente.escribir_ram      ; 0        ; 0        ; 12       ; 0        ;
; estadoSiguiente.escribir_ram      ; estadoSiguiente.escribir_ram      ; 0        ; 0        ; 6        ; 6        ;
; control[0]                        ; estadoSiguiente.escribir_salida   ; 0        ; 0        ; 18       ; 0        ;
; control[0]                        ; estadoSiguiente.escribir_status   ; 0        ; 0        ; 2        ; 0        ;
; estadoSiguiente.escribir_ram      ; estadoSiguiente.incrementar_pc    ; 0        ; 0        ; 0        ; 21       ;
; estadoSiguiente.incrementar_pc    ; estadoSiguiente.incrementar_pc    ; 0        ; 0        ; 6        ; 6        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; control[0]                        ; estadoSiguiente.activar_carga_alu ; 0        ; 0        ; 2        ; 0        ;
; estadoSiguiente.espera            ; estadoSiguiente.activar_carga_alu ; 0        ; 0        ; 2        ; 2        ;
; control[0]                        ; estadoSiguiente.espera            ; 0        ; 0        ; 17       ; 0        ;
; estadoSiguiente.desactivar_salida ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.escribir_op1      ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.escribir_op2      ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.escribir_salida   ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.escribir_status   ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.incrementar_pc    ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 1        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                 ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; control[0]                        ; estadoSiguiente.activar_carga_alu ; 0        ; 0        ; 2        ; 0        ;
; estadoSiguiente.espera            ; estadoSiguiente.activar_carga_alu ; 0        ; 0        ; 2        ; 2        ;
; control[0]                        ; estadoSiguiente.espera            ; 0        ; 0        ; 17       ; 0        ;
; estadoSiguiente.desactivar_salida ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.escribir_op1      ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.escribir_op2      ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.escribir_salida   ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.escribir_status   ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.incrementar_pc    ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 1        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 59    ; 59   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Feb 22 18:33:19 2024
Info: Command: quartus_sta cpu_nuevo -c cpu_nuevo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 79 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu_nuevo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name control[0] control[0]
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_ram estadoSiguiente.escribir_ram
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.espera estadoSiguiente.espera
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.incrementar_pc estadoSiguiente.incrementar_pc
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_op1 estadoSiguiente.escribir_op1
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.activar_carga_alu estadoSiguiente.activar_carga_alu
    Info (332105): create_clock -period 1.000 -name donde_leer[0] donde_leer[0]
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_op2 estadoSiguiente.escribir_op2
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_salida estadoSiguiente.escribir_salida
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_status estadoSiguiente.escribir_status
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.desactivar_salida estadoSiguiente.desactivar_salida
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector17~2|combout"
    Warning (332126): Node "Selector17~2|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector4~2|combout"
    Warning (332126): Node "Selector4~2|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector15~1|combout"
    Warning (332126): Node "Selector15~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector11~2|combout"
    Warning (332126): Node "Selector11~2|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector9~1|combout"
    Warning (332126): Node "Selector9~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector13~1|combout"
    Warning (332126): Node "Selector13~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector5~1|combout"
    Warning (332126): Node "Selector5~1|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Selector7~2|combout"
    Warning (332126): Node "Selector7~1|datac"
    Warning (332126): Node "Selector7~1|combout"
    Warning (332126): Node "Selector7~2|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector1~2|combout"
    Warning (332126): Node "Selector1~2|datab"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.283
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.283      -417.869 control[0] 
    Info (332119):    -5.788       -42.768 donde_leer[0] 
    Info (332119):    -5.689       -56.590 estadoSiguiente.escribir_op1 
    Info (332119):    -5.202       -50.378 estadoSiguiente.escribir_op2 
    Info (332119):    -4.485       -24.156 estadoSiguiente.escribir_ram 
    Info (332119):    -4.015        -8.007 estadoSiguiente.escribir_status 
    Info (332119):    -3.697       -19.035 estadoSiguiente.incrementar_pc 
    Info (332119):    -1.504       -11.160 estadoSiguiente.escribir_salida 
    Info (332119):    -0.021        -0.021 estadoSiguiente.desactivar_salida 
Info (332146): Worst-case hold slack is -2.781
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.781       -18.849 estadoSiguiente.escribir_op2 
    Info (332119):    -2.500       -17.704 donde_leer[0] 
    Info (332119):    -2.414       -10.495 estadoSiguiente.incrementar_pc 
    Info (332119):    -2.294       -14.953 estadoSiguiente.escribir_op1 
    Info (332119):    -1.936       -17.078 control[0] 
    Info (332119):    -1.288        -5.925 estadoSiguiente.escribir_ram 
    Info (332119):    -0.240        -1.837 estadoSiguiente.desactivar_salida 
    Info (332119):     0.462         0.000 estadoSiguiente.escribir_salida 
    Info (332119):     3.570         0.000 estadoSiguiente.escribir_status 
Info (332146): Worst-case recovery slack is -6.470
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.470       -29.771 estadoSiguiente.espera 
    Info (332119):    -3.780        -7.068 estadoSiguiente.activar_carga_alu 
Info (332146): Worst-case removal slack is -0.397
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.397        -0.600 estadoSiguiente.activar_carga_alu 
    Info (332119):    -0.177        -0.348 estadoSiguiente.espera 
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567      -392.719 control[0] 
    Info (332119):     0.500         0.000 donde_leer[0] 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_carga_alu 
    Info (332119):     0.500         0.000 estadoSiguiente.desactivar_salida 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_op1 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_op2 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_ram 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_salida 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_status 
    Info (332119):     0.500         0.000 estadoSiguiente.espera 
    Info (332119):     0.500         0.000 estadoSiguiente.incrementar_pc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.462
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.462       -22.598 estadoSiguiente.escribir_op1 
    Info (332119):    -2.329       -21.006 estadoSiguiente.escribir_op2 
    Info (332119):    -2.022       -15.244 donde_leer[0] 
    Info (332119):    -1.493        -2.975 estadoSiguiente.escribir_status 
    Info (332119):    -1.460       -56.726 control[0] 
    Info (332119):    -1.443        -7.629 estadoSiguiente.escribir_ram 
    Info (332119):    -0.412        -1.543 estadoSiguiente.incrementar_pc 
    Info (332119):    -0.347        -2.304 estadoSiguiente.escribir_salida 
    Info (332119):     0.070         0.000 estadoSiguiente.desactivar_salida 
Info (332146): Worst-case hold slack is -1.208
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.208       -37.767 control[0] 
    Info (332119):    -1.175        -8.694 donde_leer[0] 
    Info (332119):    -1.138        -7.950 estadoSiguiente.escribir_op2 
    Info (332119):    -1.005        -6.886 estadoSiguiente.escribir_op1 
    Info (332119):    -0.724        -3.258 estadoSiguiente.incrementar_pc 
    Info (332119):    -0.413        -2.054 estadoSiguiente.escribir_ram 
    Info (332119):     0.573         0.000 estadoSiguiente.desactivar_salida 
    Info (332119):     0.764         0.000 estadoSiguiente.escribir_salida 
    Info (332119):     2.085         0.000 estadoSiguiente.escribir_status 
Info (332146): Worst-case recovery slack is -2.037
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.037       -10.391 estadoSiguiente.espera 
    Info (332119):    -1.397        -2.645 estadoSiguiente.activar_carga_alu 
Info (332146): Worst-case removal slack is -0.117
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.117        -0.165 estadoSiguiente.activar_carga_alu 
    Info (332119):    -0.054        -0.102 estadoSiguiente.espera 
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -258.746 control[0] 
    Info (332119):     0.500         0.000 donde_leer[0] 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_carga_alu 
    Info (332119):     0.500         0.000 estadoSiguiente.desactivar_salida 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_op1 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_op2 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_ram 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_salida 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_status 
    Info (332119):     0.500         0.000 estadoSiguiente.espera 
    Info (332119):     0.500         0.000 estadoSiguiente.incrementar_pc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 34 warnings
    Info: Peak virtual memory: 4547 megabytes
    Info: Processing ended: Thu Feb 22 18:33:21 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


