GowinSynthesis start
Running parser ...
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jt2413.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl2.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_acc.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_csr.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_div.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_eg.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_eg_cnt.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_eg_comb.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_eg_ctrl.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_eg_final.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_eg_pure.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_eg_step.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_exprom.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_lfo.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_logsin.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_mmr.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_noise.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_op.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_pg.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_pg_comb.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_pg_inc.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_pg_rhy.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_pg_sum.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_pm.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_reg.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_reg_ch.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_sh.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_sh_rst.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_single_acc.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_slot_cnt.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_timers.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopll_mmr.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopll_reg.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopll_reg_ch.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\src\bios_msx2p.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\src\gowin\clk_108p.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\src\impulse.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\src\logo.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\src\logo_fm.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\src\megaram.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\src\memory.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\src\pinfilter.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\src\rtc.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\src\subrom_msx2p.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\clockdiv.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\gowin\clk_135.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\audio_clock_regeneration_packet.sv'
WARN  (EX2478) : Non-net output port 'clk_audio_counter_wrap' cannot be initialized at declaration in SystemVerilog mode("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\audio_clock_regeneration_packet.sv":13)
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\audio_info_frame.sv'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\audio_sample_packet.sv'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\auxiliary_video_information_info_frame.sv'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\hdmi.sv'
WARN  (EX3628) : Redeclaration of ANSI port 'tmds_internal' is not allowed("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\hdmi.sv":363)
WARN  (EX2478) : Non-net output port 'cx' cannot be initialized at declaration in SystemVerilog mode("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\hdmi.sv":82)
WARN  (EX2478) : Non-net output port 'cy' cannot be initialized at declaration in SystemVerilog mode("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\hdmi.sv":83)
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\packet_assembler.sv'
WARN  (EX2478) : Non-net output port 'counter' cannot be initialized at declaration in SystemVerilog mode("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\packet_assembler.sv":11)
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\packet_picker.sv'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\serializer.sv'
WARN  (EX3182) : Initial value of parameter 'VIDEO_RATE' is omitted("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\serializer.sv":6)
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\source_product_description_info_frame.sv'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\tmds_channel.sv'
WARN  (EX2478) : Non-net output port 'tmds' cannot be initialized at declaration in SystemVerilog mode("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\tmds_channel.sv":16)
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\memory_controller.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\sdram.v'
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\v9958_top.v'
Undeclared symbol 'clk_108m', assumed default net type 'wire'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\v9958_top.v":67)
Undeclared symbol 'clk_108m_n', assumed default net type 'wire'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\v9958_top.v":68)
Undeclared symbol 'rst_n', assumed default net type 'wire'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\v9958_top.v":134)
Undeclared symbol 'clk_135', assumed default net type 'wire'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\v9958_top.v":139)
Undeclared symbol 'cpuclk_w', assumed default net type 'wire'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\v9958_top.v":362)
Undeclared symbol 'clk_audio_w', assumed default net type 'wire'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\v9958_top.v":429)
Analyzing Verilog file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v'
Undeclared symbol 'bus_int_n', assumed default net type 'wire'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":130)
Undeclared symbol 'bus_disable', assumed default net type 'wire'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":316)
Undeclared symbol 'vdp_int', assumed default net type 'wire'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":402)
Undeclared symbol 'bus_wr_n', assumed default net type 'wire'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":409)
WARN  (EX3638) : 'vdp_int' is already implicitly declared on line 402("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":570)
Undeclared symbol 'audio_sample', assumed default net type 'wire'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":597)
Undeclared symbol 'sdram_fail', assumed default net type 'wire'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":716)
WARN  (EX2830) : Data object 'psgPB' is already declared("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":746)
Previous declaration of 'psgPB' is from here("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":739)
WARN  (EX3671) : Second declaration of 'psgPB' is ignored("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":746)
WARN  (EX3796) : 'psgPB' was previously declared with a range("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":746)
WARN  (EX3638) : 'audio_sample' is already implicitly declared on line 597("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":924)
Analyzing VHDL file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\OCM_3.9\sound\scc\megaram.vhd'
Analyzing entity 'megaram'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\OCM_3.9\sound\scc\megaram.vhd":41)
Analyzing architecture 'rtl'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\OCM_3.9\sound\scc\megaram.vhd":66)
Analyzing VHDL file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\OCM_3.9\sound\scc\scc_wave.vhd'
Analyzing entity 'scc_wave_mul'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\OCM_3.9\sound\scc\scc_wave.vhd":39)
Analyzing architecture 'rtl'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\OCM_3.9\sound\scc\scc_wave.vhd":47)
Analyzing entity 'scc_mix_mul'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\OCM_3.9\sound\scc\scc_wave.vhd":59)
Analyzing architecture 'rtl'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\OCM_3.9\sound\scc\scc_wave.vhd":67)
Analyzing entity 'scc_wave'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\OCM_3.9\sound\scc\scc_wave.vhd":79)
Analyzing architecture 'rtl'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\OCM_3.9\sound\scc\scc_wave.vhd":94)
Analyzing VHDL file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\PSG_YM2149\YM2149.vhdl'
Analyzing entity 'ym2149'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\PSG_YM2149\YM2149.vhdl":62)
Analyzing architecture 'rtl'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\PSG_YM2149\YM2149.vhdl":94)
Analyzing VHDL file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\T80A\t80_pack.vhd'
Analyzing package 't80_pack'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\T80A\t80_pack.vhd":58)
Analyzing VHDL file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\T80A\t80.vhd'
Analyzing entity 't80'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\T80A\t80.vhd":73)
Analyzing architecture 'rtl'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\T80A\t80.vhd":113)
Analyzing VHDL file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\T80A\t80_alu.vhd'
Analyzing entity 't80_alu'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\T80A\t80_alu.vhd":65)
Analyzing architecture 'rtl'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\T80A\t80_alu.vhd":92)
Analyzing VHDL file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\T80A\t80_mcode.vhd'
Analyzing entity 't80_mcode'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\T80A\t80_mcode.vhd":71)
Analyzing architecture 'rtl'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\T80A\t80_mcode.vhd":143)
Analyzing VHDL file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\T80A\t80_reg.vhd'
Analyzing entity 't80_reg'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\T80A\t80_reg.vhd":61)
Analyzing architecture 'rtl'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\T80A\t80_reg.vhd":81)
Analyzing VHDL file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\T80A\t80a.vhd'
Analyzing entity 't80a'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\T80A\t80a.vhd":69)
Analyzing architecture 'rtl'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\T80A\t80a.vhd":98)
Analyzing VHDL file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\src\gowin_clkdiv2\gowin_clkdiv2.vhd'
Analyzing entity 'gowin_clkdiv2'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\src\gowin_clkdiv2\gowin_clkdiv2.vhd":13)
Analyzing architecture 'behavioral'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\src\gowin_clkdiv2\gowin_clkdiv2.vhd":21)
Analyzing VHDL file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\ram.vhd'
Analyzing entity 'ram'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\ram.vhd":37)
Analyzing architecture 'rtl'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\ram.vhd":47)
Analyzing entity 'palette_rb'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\ram.vhd":73)
Analyzing architecture 'rtl'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\ram.vhd":83)
Analyzing entity 'palette_g'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\ram.vhd":128)
Analyzing architecture 'rtl'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\ram.vhd":138)
Analyzing VHDL file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_package.vhd'
Analyzing package 'vdp_package'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_package.vhd":82)
WARN  (EX4319) : Shared variables must be of a protected type("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_package.vhd":116)
WARN  (EX4319) : Shared variables must be of a protected type("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_package.vhd":117)
Analyzing VHDL file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp.vhd'
Analyzing entity 'vdp'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp.vhd":254)
Analyzing architecture 'rtl'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp.vhd":312)
Analyzing VHDL file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_colordec.vhd'
Analyzing entity 'vdp_colordec'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_colordec.vhd":68)
Analyzing architecture 'rtl'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_colordec.vhd":114)
Analyzing VHDL file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_command.vhd'
Analyzing entity 'vdp_command'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_command.vhd":67)
Analyzing architecture 'rtl'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_command.vhd":105)
Analyzing VHDL file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_doublebuf.vhd'
Analyzing entity 'vdp_doublebuf'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_doublebuf.vhd":80)
Analyzing architecture 'rtl'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_doublebuf.vhd":96)
Analyzing VHDL file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_graphic123m.vhd'
Analyzing entity 'vdp_graphic123m'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_graphic123m.vhd":86)
Analyzing architecture 'rtl'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_graphic123m.vhd":117)
Analyzing VHDL file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_graphic4567.vhd'
Analyzing entity 'vdp_graphic4567'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_graphic4567.vhd":97)
Analyzing architecture 'rtl'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_graphic4567.vhd":137)
Analyzing VHDL file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_hvcounter.vhd'
Analyzing entity 'vdp_hvcounter'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_hvcounter.vhd":67)
Analyzing architecture 'rtl'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_hvcounter.vhd":90)
WARN  (EX4967) : Cannot read from 'out' object 'hdmi_reset', use 'buffer' or 'inout' instead("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_hvcounter.vhd":160)
Analyzing VHDL file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_interrupt.vhd'
Analyzing entity 'vdp_interrupt'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_interrupt.vhd":65)
Analyzing architecture 'rtl'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_interrupt.vhd":82)
Analyzing VHDL file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_linebuf.vhd'
Analyzing entity 'vdp_linebuf'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_linebuf.vhd":89)
Analyzing architecture 'rtl'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_linebuf.vhd":99)
Analyzing VHDL file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_ntsc_pal.vhd'
Analyzing entity 'vdp_ntsc_pal'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_ntsc_pal.vhd":96)
Analyzing architecture 'rtl'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_ntsc_pal.vhd":119)
Analyzing VHDL file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_register.vhd'
Analyzing entity 'vdp_register'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_register.vhd":89)
Analyzing architecture 'rtl'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_register.vhd":205)
Analyzing VHDL file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_spinforam.vhd'
Analyzing entity 'vdp_spinforam'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_spinforam.vhd":88)
Analyzing architecture 'rtl'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_spinforam.vhd":98)
Analyzing VHDL file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_sprite.vhd'
Analyzing entity 'vdp_sprite'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_sprite.vhd":183)
Analyzing architecture 'rtl'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_sprite.vhd":233)
Analyzing VHDL file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_ssg.vhd'
Analyzing entity 'vdp_ssg'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_ssg.vhd":69)
Analyzing architecture 'rtl'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_ssg.vhd":111)
Analyzing VHDL file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_text12.vhd'
Analyzing entity 'vdp_text12'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_text12.vhd":104)
Analyzing architecture 'rtl'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_text12.vhd":137)
Analyzing VHDL file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_vga.vhd'
Analyzing entity 'vdp_vga'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_vga.vhd":102)
Analyzing architecture 'rtl'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_vga.vhd":131)
Analyzing VHDL file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_wait_control.vhd'
Analyzing entity 'vdp_wait_control'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_wait_control.vhd":59)
Analyzing architecture 'rtl'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_wait_control.vhd":78)
Analyzing VHDL file 'D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vencode.vhd'
Analyzing entity 'vencode'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vencode.vhd":37)
Analyzing architecture 'rtl'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vencode.vhd":57)
Compiling module 'top'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":7)
Compiling module 'CLK_108P'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\src\gowin\clk_108p.v":10)
WARN  (EX3670) : Actual bit length 32 differs from formal bit length 1 for port 'reset'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":61)
WARN  (EX3791) : Expression size 3 truncated to fit in target size 2("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":69)
Compiling module 'PINFILTER'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\src\pinfilter.v":1)
WARN  (EX3670) : Actual bit length 32 differs from formal bit length 1 for port 'reset_n'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":95)
WARN  (EX3670) : Actual bit length 32 differs from formal bit length 1 for port 'reset_n'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":112)
WARN  (EX3670) : Actual bit length 32 differs from formal bit length 1 for port 'reset_n'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":120)
WARN  (EX3670) : Actual bit length 32 differs from formal bit length 1 for port 'reset_n'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":128)
WARN  (EX3670) : Actual bit length 32 differs from formal bit length 1 for port 'reset_n'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":140)
WARN  (EX3670) : Actual bit length 32 differs from formal bit length 1 for port 'reset_n'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":140)
WARN  (EX3670) : Actual bit length 32 differs from formal bit length 1 for port 'reset_n'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":140)
WARN  (EX3670) : Actual bit length 32 differs from formal bit length 1 for port 'reset_n'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":140)
WARN  (EX3670) : Actual bit length 32 differs from formal bit length 1 for port 'reset_n'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":140)
WARN  (EX3670) : Actual bit length 32 differs from formal bit length 1 for port 'reset_n'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":140)
WARN  (EX3670) : Actual bit length 32 differs from formal bit length 1 for port 'reset_n'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":140)
WARN  (EX3670) : Actual bit length 32 differs from formal bit length 1 for port 'reset_n'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":140)
WARN  (EX3791) : Expression size 17 truncated to fit in target size 16("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":167)
Switching to VHDL mode to elaborate design unit 'T80a'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":417)
Processing 'T80a(rtl)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\T80A\t80a.vhd":69)
Processing 'T80(iowait=1)(rtl)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\T80A\t80.vhd":73)
Processing 'T80_MCode(rtl)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\T80A\t80_mcode.vhd":71)
Processing 'T80_ALU(rtl)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\T80A\t80_alu.vhd":65)
Processing 'T80_Reg(rtl)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\T80A\t80_reg.vhd":61)
Extracting RAM for identifier 'RegsH'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\T80A\t80_reg.vhd":84)
Extracting RAM for identifier 'RegsL'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\T80A\t80_reg.vhd":85)
WARN  (EX3670) : Actual bit length 32 differs from formal bit length 1 for port 'NMI_n'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":403)
WARN  (EX3670) : Actual bit length 32 differs from formal bit length 1 for port 'BUSRQ_n'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":404)
Returning to Verilog mode to proceed with elaboration("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":417)
Compiling module 'bios_msx2p'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\src\bios_msx2p.v":1)
Extracting RAM for identifier 'mem_r'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\src\bios_msx2p.v":9)
WARN  (EX3670) : Actual bit length 32 differs from formal bit length 1 for port 'wren'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":504)
Compiling module 'subrom_msx2p'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\src\subrom_msx2p.v":1)
Extracting RAM for identifier 'mem_r'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\src\subrom_msx2p.v":9)
WARN  (EX3670) : Actual bit length 32 differs from formal bit length 1 for port 'wren'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":518)
Compiling module 'logo_fm'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\src\logo_fm.v":1)
Extracting RAM for identifier 'mem_r'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\src\logo_fm.v":9)
WARN  (EX3670) : Actual bit length 32 differs from formal bit length 1 for port 'wren'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":541)
Compiling module 'rtc'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\src\rtc.v":53)
Switching to VHDL mode to elaborate design unit 'ram'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\src\rtc.v":287)
Processing 'ram(RTL)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\ram.vhd":37)
Extracting RAM for identifier 'blkram'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\ram.vhd":49)
Returning to Verilog mode to proceed with elaboration("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\src\rtc.v":287)
WARN  (EX3670) : Actual bit length 32 differs from formal bit length 1 for port 'reset'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":556)
WARN  (EX3670) : Actual bit length 32 differs from formal bit length 1 for port 'clkena'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":557)
WARN  (EX3073) : Port 'frame_width' remains unconnected for this instance("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\v9958_top.v":471)
WARN  (EX3073) : Port 'frame_width' remains unconnected for this instance("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\v9958_top.v":497)
WARN  (EX3073) : Port 'tmds_clock' remains unconnected for this instance("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\v9958_top.v":508)
Compiling module 'v9958_top'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\v9958_top.v":3)
Compiling module 'CLK_135'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\gowin\clk_135.v":10)
Switching to VHDL mode to elaborate design unit 'VDP'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\v9958_top.v":334)
Processing 'VDP(RTL)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp.vhd":254)
Processing 'VDP_NTSC_PAL(RTL)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_ntsc_pal.vhd":96)
Processing 'VDP_VGA(RTL)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_vga.vhd":102)
Processing 'VDP_DOUBLEBUF(RTL)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_doublebuf.vhd":80)
Processing 'VDP_LINEBUF(RTL)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_linebuf.vhd":89)
Extracting RAM for identifier 'IMEM'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_linebuf.vhd":101)
Processing 'VDP_INTERRUPT(RTL)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_interrupt.vhd":65)
Processing 'VDP_SSG(RTL)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_ssg.vhd":69)
Processing 'VDP_HVCOUNTER(RTL)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_hvcounter.vhd":67)
'others' clause is never selected("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_ssg.vhd":248)
Processing 'VDP_COLORDEC(RTL)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_colordec.vhd":68)
Processing 'VDP_TEXT12(RTL)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_text12.vhd":104)
'others' clause is never selected("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_text12.vhd":344)
'others' clause is never selected("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_text12.vhd":402)
Processing 'VDP_GRAPHIC123M(RTL)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_graphic123m.vhd":86)
Processing 'VDP_GRAPHIC4567(RTL)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_graphic4567.vhd":97)
'others' clause is never selected("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_graphic4567.vhd":298)
'others' clause is never selected("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_graphic4567.vhd":331)
'others' clause is never selected("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_graphic4567.vhd":373)
Processing 'VDP_SPRITE(RTL)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_sprite.vhd":183)
Processing 'VDP_SPINFORAM(RTL)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_spinforam.vhd":88)
Extracting RAM for identifier 'IMEM'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_spinforam.vhd":100)
'others' clause is never selected("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_sprite.vhd":462)
'others' clause is never selected("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_sprite.vhd":534)
'others' clause is never selected("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_sprite.vhd":972)
Processing 'VDP_REGISTER(RTL)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_register.vhd":89)
Processing 'palette_rb(RTL)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\ram.vhd":73)
Extracting RAM for identifier 'blkram'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\ram.vhd":85)
Processing 'palette_g(RTL)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\ram.vhd":128)
Extracting RAM for identifier 'blkram'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\ram.vhd":140)
'others' clause is never selected("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_register.vhd":617)
'others' clause is never selected("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_register.vhd":647)
Processing 'VDP_COMMAND(RTL)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_command.vhd":67)
WARN  (EX4160) : Latch inferred for net 'NXCOUNT[9]'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_command.vhd":783)
Processing 'VDP_WAIT_CONTROL(RTL)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_wait_control.vhd":59)
Returning to Verilog mode to proceed with elaboration("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\v9958_top.v":334)
Compiling module 'CLOCK_DIV(CLK_SRC=125.0,CLK_DIV=3.57954545454545)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\clockdiv.v":24)
WARN  (EX3791) : Expression size 64 truncated to fit in target size 32("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\clockdiv.v":35)
WARN  (EX3791) : Expression size 64 truncated to fit in target size 32("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\clockdiv.v":36)
WARN  (EX3791) : Expression size 64 truncated to fit in target size 32("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\clockdiv.v":38)
WARN  (EX3791) : Expression size 18 truncated to fit in target size 17("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\clockdiv.v":54)
WARN  (EX3791) : Expression size 8 truncated to fit in target size 7("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\clockdiv.v":57)
Compiling module 'CLOCK_DIV(CLK_SRC=27,CLK_DIV=0.0441)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\clockdiv.v":24)
WARN  (EX3791) : Expression size 64 truncated to fit in target size 32("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\clockdiv.v":35)
WARN  (EX3791) : Expression size 64 truncated to fit in target size 32("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\clockdiv.v":36)
WARN  (EX3791) : Expression size 64 truncated to fit in target size 32("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\clockdiv.v":38)
WARN  (EX3791) : Expression size 18 truncated to fit in target size 17("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\clockdiv.v":54)
WARN  (EX3791) : Expression size 12 truncated to fit in target size 11("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\clockdiv.v":57)
Compiling module 'hdmi(VIDEO_ID_CODE=2,VENDOR_NAME=64'b0101010101101110011010110110111001101111011101110110111000000000,PRODUCT_DESCRIPTION=128'b01000110010100000100011101000001000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000,START_Y=480)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\hdmi.sv":4)
Compiling module 'packet_picker(VIDEO_ID_CODE=2,VIDEO_RATE=27000000.0,IT_CONTENT=1'b1,AUDIO_BIT_WIDTH=16,AUDIO_RATE=44100,VENDOR_NAME=64'b0101010101101110011010110110111001101111011101110110111000000000,PRODUCT_DESCRIPTION=128'b01000110010100000100011101000001000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000,SOURCE_DEVICE_INFORMATION=8'b00000000)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\packet_picker.sv":4)
Extracting RAM for identifier 'audio_sample_word_buffer'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\packet_picker.sv":80)
Compiling module 'audio_clock_regeneration_packet(VIDEO_RATE=27000000.0,AUDIO_RATE=44100)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\audio_clock_regeneration_packet.sv":5)
Compiling module 'audio_sample_packet(WORD_LENGTH=4'b0010)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\audio_sample_packet.sv":8)
WARN  (EX3780) : Using initial value of 'CHANNEL_LEFT' since it is never assigned("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\audio_sample_packet.sv":63)
WARN  (EX3780) : Using initial value of 'CHANNEL_RIGHT' since it is never assigned("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\audio_sample_packet.sv":64)
Compiling module 'auxiliary_video_information_info_frame(IT_CONTENT=1'b1,VIDEO_ID_CODE=32'sb00000000000000000000000000000010)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\auxiliary_video_information_info_frame.sv":5)
Compiling module 'source_product_description_info_frame(VENDOR_NAME=64'b0101010101101110011010110110111001101111011101110110111000000000,PRODUCT_DESCRIPTION=128'b01000110010100000100011101000001000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000,SOURCE_DEVICE_INFORMATION=8'b00000000)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\source_product_description_info_frame.sv":5)
Compiling module 'audio_info_frame'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\audio_info_frame.sv":5)
WARN  (EX1998) : Net 'headers[255][23]' does not have a driver("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\packet_picker.sv":29)
WARN  (EX1998) : Net 'subs[255][3][55]' does not have a driver("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\packet_picker.sv":30)
Compiling module 'packet_assembler'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\packet_assembler.sv":4)
Compiling module 'tmds_channel'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\tmds_channel.sv":4)
Compiling module 'tmds_channel(CN=1)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\tmds_channel.sv":4)
Compiling module 'tmds_channel(CN=2)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\tmds_channel.sv":4)
Compiling module 'hdmi(VIDEO_ID_CODE=17,IT_CONTENT=1'b0,VIDEO_REFRESH_RATE=50,VENDOR_NAME=64'b0101010101101110011010110110111001101111011101110110111000000000,PRODUCT_DESCRIPTION=128'b01000110010100000100011101000001000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000,START_Y=565)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\hdmi.sv":4)
Compiling module 'packet_picker(VIDEO_ID_CODE=17,VIDEO_RATE=27000000.0,AUDIO_BIT_WIDTH=16,AUDIO_RATE=44100,VENDOR_NAME=64'b0101010101101110011010110110111001101111011101110110111000000000,PRODUCT_DESCRIPTION=128'b01000110010100000100011101000001000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000,SOURCE_DEVICE_INFORMATION=8'b00000000)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\packet_picker.sv":4)
Extracting RAM for identifier 'audio_sample_word_buffer'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\packet_picker.sv":80)
Compiling module 'auxiliary_video_information_info_frame(VIDEO_ID_CODE=32'sb00000000000000000000000000010001)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\auxiliary_video_information_info_frame.sv":5)
WARN  (EX1998) : Net 'headers[255][23]' does not have a driver("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\packet_picker.sv":29)
WARN  (EX1998) : Net 'subs[255][3][55]' does not have a driver("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\packet_picker.sv":30)
WARN  (EX3670) : Actual bit length 10 differs from formal bit length 12 for port 'cx'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\v9958_top.v":494)
Compiling module 'serializer(VIDEO_RATE=0)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\serializer.sv":3)
WARN  (EX1998) : Net 'clk_sdram_w' does not have a driver("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\v9958_top.v":106)
WARN  (EX1998) : Net 'clk_sdramp_w' does not have a driver("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\v9958_top.v":107)
WARN  (EX3670) : Actual bit length 32 differs from formal bit length 1 for port 's1'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":582)
WARN  (EX3670) : Actual bit length 32 differs from formal bit length 1 for port 'clk_50'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":583)
WARN  (EX3670) : Actual bit length 32 differs from formal bit length 1 for port 'clk_125'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":584)
WARN  (EX3670) : Actual bit length 32 differs from formal bit length 1 for port 'adc_miso'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":602)
WARN  (EX3670) : Actual bit length 32 differs from formal bit length 1 for port 'maxspr_n'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":604)
WARN  (EX3670) : Actual bit length 32 differs from formal bit length 1 for port 'scanlin_n'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":606)
WARN  (EX3670) : Actual bit length 32 differs from formal bit length 1 for port 'gromclk_ena_n'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":610)
WARN  (EX3670) : Actual bit length 32 differs from formal bit length 1 for port 'cpuclk_ena_n'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":611)
WARN  (EX3791) : Expression size 32 truncated to fit in target size 1("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":687)
WARN  (EX3791) : Expression size 32 truncated to fit in target size 1("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":691)
Compiling module 'memory'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\src\memory.v":1)
Compiling module 'impulse'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\src\impulse.v":1)
WARN  (EX3791) : Expression size 4 truncated to fit in target size 3("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\src\memory.v":94)
WARN  (EX2420) : Latch inferred for net 'vdp_dout_ff[15]'; We do not recommend the use of latches in FPGA designs, as they may lead to timing problems("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\src\memory.v":235)
WARN  (EX3073) : Port 'dout32' remains unconnected for this instance("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\memory_controller.v":60)
Compiling module 'memory_controller(FREQ=108000000)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\memory_controller.v":1)
Compiling module 'sdram(FREQ=108000000)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\sdram.v":27)
WARN  (EX3791) : Expression size 16 truncated to fit in target size 15("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\sdram.v":283)
WARN  (EX3791) : Expression size 21 truncated to fit in target size 20("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\memory_controller.v":86)
Switching to VHDL mode to elaborate design unit 'YM2149'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":780)
Processing 'YM2149(RTL)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\PSG_YM2149\YM2149.vhdl":62)
'others' clause is never selected("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\PSG_YM2149\YM2149.vhdl":169)
'others' clause is never selected("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\PSG_YM2149\YM2149.vhdl":225)
'others' clause is never selected("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\PSG_YM2149\YM2149.vhdl":305)
'others' clause is never selected("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\PSG_YM2149\YM2149.vhdl":529)
'others' clause is never selected("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\PSG_YM2149\YM2149.vhdl":589)
WARN  (EX3670) : Actual bit length 32 differs from formal bit length 1 for port 'I_A9_L'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":761)
WARN  (EX3670) : Actual bit length 32 differs from formal bit length 1 for port 'I_A8'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":762)
WARN  (EX3670) : Actual bit length 32 differs from formal bit length 1 for port 'I_BC2'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":764)
WARN  (EX3670) : Actual bit length 32 differs from formal bit length 1 for port 'I_SEL_L'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":766)
Returning to Verilog mode to proceed with elaboration("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":780)
Compiling module 'jt2413'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jt2413.v":22)
Compiling module 'jtopll_mmr(OPL_TYPE=11)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopll_mmr.v":21)
Compiling module 'jtopl_div(OPL_TYPE=11)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_div.v":22)
Compiling module 'jtopll_reg'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopll_reg.v":22)
Compiling module 'jtopl_slot_cnt'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_slot_cnt.v":22)
Compiling module 'jtopl_sh_rst(width=9,stages=3)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_sh_rst.v":22)
Compiling module 'jtopll_reg_ch'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopll_reg_ch.v":22)
Compiling module 'jtopl_lfo'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_lfo.v":27)
Compiling module 'jtopl_pg'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_pg.v":22)
Compiling module 'jtopl_noise'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_noise.v":27)
Compiling module 'jtopl_pg_comb'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_pg_comb.v":22)
Compiling module 'jtopl_pm'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_pm.v":23)
Compiling module 'jtopl_pg_inc'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_pg_inc.v":22)
Compiling module 'jtopl_pg_sum'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_pg_sum.v":26)
Extracting RAM for identifier 'factor'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_pg_sum.v":37)
Compiling module 'jtopl_pg_rhy'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_pg_rhy.v":22)
Compiling module 'jtopl_sh_rst(width=19)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_sh_rst.v":22)
Compiling module 'jtopl_sh_rst(width=10,stages=2)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_sh_rst.v":22)
Compiling module 'jtopl_eg'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_eg.v":22)
Compiling module 'jtopl_eg_cnt'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_eg_cnt.v":22)
Compiling module 'jtopl_eg_comb'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_eg_comb.v":22)
Compiling module 'jtopl_eg_ctrl'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_eg_ctrl.v":22)
Compiling module 'jtopl_eg_step'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_eg_step.v":22)
Compiling module 'jtopl_eg_pure'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_eg_pure.v":22)
Compiling module 'jtopl_eg_final'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_eg_final.v":22)
Extracting RAM for identifier 'ksl_lut'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_eg_final.v":38)
Compiling module 'jtopl_sh(width=1,stages=18)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_sh.v":22)
Compiling module 'jtopl_sh(width=4,stages=3)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_sh.v":22)
Compiling module 'jtopl_sh(width=3,stages=3)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_sh.v":22)
Compiling module 'jtopl_sh_rst(width=10,stages=15,rstval=1'b1)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_sh_rst.v":22)
Compiling module 'jtopl_sh_rst(width=3,rstval=1'b1)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_sh_rst.v":22)
Compiling module 'jtopl_sh_rst(width=1)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_sh_rst.v":22)
Compiling module 'jtopl_op(OPL_TYPE=11)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_op.v":26)
Compiling module 'jtopl_sh(width=9,stages=3)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_sh.v":22)
Compiling module 'jtopl_sh(width=2,stages=3)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_sh.v":22)
Compiling module 'jtopl_sh(width=26,stages=3)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_sh.v":22)
Compiling module 'jtopl_logsin'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_logsin.v":26)
Extracting RAM for identifier 'sinelut'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_logsin.v":33)
Compiling module 'jtopl_exprom'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_exprom.v":33)
Extracting RAM for identifier 'explut_jt51'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_exprom.v":41)
Compiling module 'jtopl_acc'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_acc.v":23)
Compiling module 'jtopl_single_acc'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\jtopl\jtopl_single_acc.v":26)
Compiling module 'megaramSCC(OFFSET_ADDR=23'h600000)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\src\megaram.v":1)
Switching to VHDL mode to elaborate design unit 'megaram'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\src\megaram.v":101)
Processing 'megaram(rtl)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\OCM_3.9\sound\scc\megaram.vhd":41)
Processing 'scc_wave(rtl)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\OCM_3.9\sound\scc\scc_wave.vhd":79)
Processing 'scc_wave_mul(rtl)'("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\OCM_3.9\sound\scc\scc_wave.vhd":39)
Returning to Verilog mode to proceed with elaboration("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\src\megaram.v":101)
NOTE  (EX0101) : Current top module is "top"
WARN  (EX0211) : The output port "adc_clk" of module "v9958_top" has no driver, assigning undriven bits to Z, simulation mismatch possible("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\v9958_top.v":28)
WARN  (EX0211) : The output port "adc_cs" of module "v9958_top" has no driver, assigning undriven bits to Z, simulation mismatch possible("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\v9958_top.v":29)
WARN  (EX0211) : The output port "adc_mosi" of module "v9958_top" has no driver, assigning undriven bits to Z, simulation mismatch possible("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\v9958_top.v":30)
[5%] Running netlist conversion ...
WARN  (CV0016) : Input s2 is unused("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\top.v":10)
Running device independent optimization ...
WARN  (DI0003) : Latch inferred for net 'env_vol[4]';We do not recommend the use of latches in FPGA designs, as they may lead to timing problems("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\PSG_YM2149\YM2149.vhdl":511)
WARN  (DI0003) : Latch inferred for net 'env_vol[3]';We do not recommend the use of latches in FPGA designs, as they may lead to timing problems("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\PSG_YM2149\YM2149.vhdl":511)
WARN  (DI0003) : Latch inferred for net 'env_vol[2]';We do not recommend the use of latches in FPGA designs, as they may lead to timing problems("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\PSG_YM2149\YM2149.vhdl":511)
WARN  (DI0003) : Latch inferred for net 'env_vol[1]';We do not recommend the use of latches in FPGA designs, as they may lead to timing problems("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\PSG_YM2149\YM2149.vhdl":511)
WARN  (DI0003) : Latch inferred for net 'env_vol[0]';We do not recommend the use of latches in FPGA designs, as they may lead to timing problems("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\PSG_YM2149\YM2149.vhdl":511)
WARN  (DI0003) : Latch inferred for net 'env_inc';We do not recommend the use of latches in FPGA designs, as they may lead to timing problems("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\PSG_YM2149\YM2149.vhdl":511)
[10%] Optimizing Phase 0 completed
[15%] Optimizing Phase 1 completed
[25%] Optimizing Phase 2 completed
Running inference ...
[30%] Inferring Phase 0 completed
[40%] Inferring Phase 1 completed
[50%] Inferring Phase 2 completed
[55%] Inferring Phase 3 completed
Running technical mapping ...
[60%] Tech-Mapping Phase 0 completed
[65%] Tech-Mapping Phase 1 completed
[75%] Tech-Mapping Phase 2 completed
[80%] Tech-Mapping Phase 3 completed
[90%] Tech-Mapping Phase 4 completed
WARN  (NL0002) : The module "scc_wave_mul" instantiated to "u_mul" is swept in optimizing("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\OCM_3.9\sound\scc\scc_wave.vhd":394)
WARN  (NL0002) : The module "CLOCK_DIV" instantiated to "cpuclkd" is swept in optimizing("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\v9958_top.v":360)
WARN  (NL0002) : The module "audio_info_frame" instantiated to "audio_info_frame" is swept in optimizing("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\packet_picker.sv":143)
WARN  (NL0002) : The module "audio_sample_packet" instantiated to "audio_sample_packet" is swept in optimizing("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\packet_picker.sv":131)
WARN  (NL0002) : The module "auxiliary_video_information_info_frame" instantiated to "auxiliary_video_information_info_frame" is swept in optimizing("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\packet_picker.sv":137)
WARN  (NL0002) : The module "source_product_description_info_frame" instantiated to "source_product_description_info_frame" is swept in optimizing("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\packet_picker.sv":140)
WARN  (NL0002) : The module "audio_info_frame" instantiated to "audio_info_frame" is swept in optimizing("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\packet_picker.sv":143)
WARN  (NL0002) : The module "audio_sample_packet" instantiated to "audio_sample_packet" is swept in optimizing("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\packet_picker.sv":131)
WARN  (NL0002) : The module "auxiliary_video_information_info_frame" instantiated to "auxiliary_video_information_info_frame" is swept in optimizing("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\packet_picker.sv":137)
WARN  (NL0002) : The module "source_product_description_info_frame" instantiated to "source_product_description_info_frame" is swept in optimizing("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\hdmi\packet_picker.sv":140)
WARN  (NL0002) : The module "VDP_NTSC_PAL" instantiated to "U_VDP_NTSC_PAL" is swept in optimizing("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp.vhd":1051)
WARN  (NL0002) : The module "palette_g" instantiated to "U_PALETTEMEMG" is swept in optimizing("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_register.vhd":394)
WARN  (NL0002) : The module "VDP_LINEBUF" instantiated to "U_BUF_GE" is swept in optimizing("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_doublebuf.vhd":128)
WARN  (NL0002) : The module "VDP_LINEBUF" instantiated to "U_BUF_GO" is swept in optimizing("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_doublebuf.vhd":155)
WARN  (NL0002) : The module "VDP_LINEBUF" instantiated to "U_BUF_RE" is swept in optimizing("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_doublebuf.vhd":119)
WARN  (NL0002) : The module "VDP_LINEBUF" instantiated to "U_BUF_RO" is swept in optimizing("D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\tn_vdp_v3_v9958\src\vdp\vdp_doublebuf.vhd":146)
[95%] Generate netlist file "D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\impl\gwsynthesis\Z80_goauld.vg" completed
[100%] Generate report file "D:\datos\proyectos\43_Tang_Nano_20k\84_Pruebas4_goauld\impl\gwsynthesis\Z80_goauld_syn.rpt.html" completed
GowinSynthesis finish
