<html>

<head>
<meta http-equiv="Content-Language" content="fr-fr">
<meta http-equiv="Content-Type" content="text/html; charset=windows-1252">
<title>Contenu</title>
<base target="_self">
<link href="../../css/content.css" rel="stylesheet" type="text/css">
</head>

<body onLoad="window.focus();">
<table border="0" cellpadding="0" cellspacing="0" width="100%">
	<!--  Start top title Lesson Bar -->
	  <tr>
	    <td width="18" class="toptitle01_white_bold" valign="top">
	    <img border="0" src="../../images/content_lines.gif" width="16" height="25"> <img border="0" src="../../images/transdot.gif" width="2" height="1"></td>
	    
    <td width="18" class="toptitle01_white_bold">1.4</td>
	    <td class="toptitle01_white_bold"><img border="0" src="../../images/transdot.gif" width="10" height="1"></td>
	    
    <td width="100%" class="toptitle01_white_bold">Identification des noms, objectifs et caract&eacute;ristiques des composants internes</td>
	    <td width="9" class="toptitle01_white_bold_margin">&nbsp;</td>
	  </tr>
	  <!--  End top title Lesson Bar --> <!--  Start top title Topic Bar -->
 	 <tr>
	    <td width="18" height="25" class="toptitle02_white_bold">&nbsp;</td>
	    
    <td height="25"  class="toptitle02_white_bold">1.4.2</td> 
	    <td class="toptitle02_white_bold"><img border="0" src="../../images/transdot.gif" width="10" height="1"></td>
	    
    <td width="100%" height="25" class="toptitle02_white_bold">Explication des noms, objectifs et caract&eacute;ristiques des unit&eacute;s centrales</td>
	    <td height="25" width="9" class="toptitle02_white_bold_margin">&nbsp;</td>
  </tr>
	 <!--  End top title Topic Bar -->
</table>
	
	<!-- CONTENT -->
	<table border="0" cellpadding="0" cellspacing="0" width="95%" >
		<tr>
			<td width="20"></td>
			<td>
        <table border="0" cellpadding="0" cellspacing="0"  width="95%">
          
        <tr> 
          <td width="100%"> 
            <p>L&rsquo;unit&eacute; centrale est consid&eacute;r&eacute;e comme le cerveau de l&rsquo;ordinateur. Elle est parfois appel&eacute;e processeur. La plupart des calculs ont lieu dans l&rsquo;unit&eacute; centrale. En termes de puissance de calcul, l&rsquo;unit&eacute; centrale est l&rsquo;&eacute;l&eacute;ment le plus important d&rsquo;un syst&egrave;me informatique. Les unit&eacute;s centrales sont disponibles en diff&eacute;rents formats, chaque style n&eacute;cessitant un logement sp&eacute;cial ou une interface de connexion particuli&egrave;re sur la carte m&egrave;re. Intel et AMD font partie des fabricants courants d&rsquo;unit&eacute;s centrales.</p>
            <p>L&rsquo;interface de connexion, ou le logement, de l&rsquo;unit&eacute; centrale est le connecteur qui sert d&rsquo;interface entre la carte m&egrave;re et le processeur lui-m&ecirc;me. La plupart des interfaces de connexion et des processeurs d&rsquo;unit&eacute;s centrales utilis&eacute;s actuellement sont mont&eacute;s autour d&rsquo;une architecture de bo&icirc;tier PGA (pin grid array), dans laquelle les broches du dessous du processeur sont ins&eacute;r&eacute;es dans l&rsquo;interface de connexion, g&eacute;n&eacute;ralement avec une force d&rsquo;insertion nulle. La force d&rsquo;insertion nulle se r&eacute;f&egrave;re &agrave; l&rsquo;intensit&eacute; de la force n&eacute;cessaire &agrave; l&rsquo;installation d&rsquo;une unit&eacute; centrale dans l&rsquo;interface de connexion ou le logement de la carte m&egrave;re. Les processeurs bas&eacute;s sur le logement sont en forme de cartouche et entrent dans un emplacement ressemblant &agrave; un logement d&rsquo;extension. La Figure 1 r&eacute;pertorie les sp&eacute;cifications g&eacute;n&eacute;rales de l&rsquo;interface de connexion de l&rsquo;unit&eacute; centrale. </p>
            <p>L&rsquo;unit&eacute; centrale ex&eacute;cute un programme, qui est une s&eacute;quence d&rsquo;instructions stock&eacute;es. Chaque mod&egrave;le de processeur dispose d&rsquo;un jeu d&rsquo;instructions, qu&rsquo;il ex&eacute;cute. L&rsquo;unit&eacute; centrale ex&eacute;cute le programme en traitant chaque donn&eacute;e conform&eacute;ment au programme et au jeu d&rsquo;instructions. Lorsque l&rsquo;unit&eacute; centrale ex&eacute;cute une &eacute;tape du programme, les instructions restantes et les donn&eacute;es sont stock&eacute;es &agrave; proximit&eacute;, dans une m&eacute;moire sp&eacute;ciale appel&eacute;e &laquo;&nbsp;m&eacute;moire cache&nbsp;&raquo;. Il existe deux architectures principales d&rsquo;unit&eacute;s centrales associ&eacute;es aux jeux d&rsquo;instructions&nbsp;:</p>
            <ul>
              <li><span class="bold">Ordinateur RISC (Reduced Instruction Set Computer)</span>&nbsp;: les architectures utilisent un jeu d&rsquo;instructions relativement petit et les puces RISC sont con&ccedil;ues pour ex&eacute;cuter ces instructions tr&egrave;s rapidement.</li>
              <li><strong>Ordinateur CISC (Complex Instruction Set Computer)</strong>&nbsp;: les architectures utilisent un jeu d&rsquo;instructions important, entra&icirc;nant moins d&rsquo;&eacute;tapes par op&eacute;ration. </li>
            </ul>
            <p>Certaines unit&eacute;s centrales int&egrave;grent la technologie Hyperthread pour am&eacute;liorer les performances de l&rsquo;unit&eacute; centrale. Avec la technologie Hyperthread, l&rsquo;unit&eacute; centrale dispose de plusieurs codes qui sont ex&eacute;cut&eacute;s simultan&eacute;ment sur chaque pipeline. Pour un syst&egrave;me d&rsquo;exploitation, une unit&eacute; centrale unique avec la technologie Hyperthread ressemble &agrave; deux unit&eacute;s centrales.</p>
            <p>La puissance d&rsquo;une unit&eacute; centrale est mesur&eacute;e par la vitesse et la quantit&eacute; de donn&eacute;es qu&rsquo;elle peut traiter. La vitesse d&rsquo;une unit&eacute; centrale se mesure en cycles par seconde. La vitesse des unit&eacute;s centrales actuelles se mesure en millions de cycles par seconde, appel&eacute;s m&eacute;gahertz (MHz), ou milliards de cycles par seconde, appel&eacute;s gigahertz (GHz). La quantit&eacute; de donn&eacute;es qu&rsquo;une unit&eacute; centrale peut traiter en une fois d&eacute;pend de la taille du bus de donn&eacute;es du processeur, &eacute;galement appel&eacute; &laquo;&nbsp;bus de l&rsquo;unit&eacute; centrale&nbsp;&raquo; ou &laquo;&nbsp;bus frontal&nbsp;&raquo;. Plus le bus de donn&eacute;es du processeur est grand, plus le processeur est puissant. Les processeurs actuels disposent de bus de donn&eacute;es de 32 ou 64&nbsp;bits.</p>
            <p>L&rsquo;overclocking est une technique utilis&eacute;e pour faire fonctionner un processeur plus rapidement que sa sp&eacute;cification d&rsquo;origine. Ce n&rsquo;est pas une mani&egrave;re fiable d&rsquo;am&eacute;liorer les performances de l&rsquo;ordinateur car il peut endommager l&rsquo;unit&eacute; centrale.</p>
            <p>MMX est un jeu d&rsquo;instructions multim&eacute;dia int&eacute;gr&eacute; aux processeurs Intel. Les microprocesseurs MMX peuvent g&eacute;rer plusieurs op&eacute;rations multim&eacute;dia courantes qui sont normalement g&eacute;r&eacute;es par une carte son ou vid&eacute;o s&eacute;par&eacute;e. Cependant, seuls les logiciels cod&eacute;s sp&eacute;cifiquement pour appeler les instructions MMX peuvent tirer profit d&rsquo;un jeu d&rsquo;instructions MMX. </p>
            <p>La derni&egrave;re technologie de processeur a permis aux fabricants d&rsquo;unit&eacute;s centrales de trouver des mani&egrave;res d&rsquo;int&eacute;grer plusieurs c&oelig;urs d&rsquo;unit&eacute; centrale dans une seule puce. Plusieurs unit&eacute;s centrales peuvent traiter plusieurs instructions simultan&eacute;ment&nbsp;:</p>
            <ul>
              <li><span class="bold">Processeur &agrave; c&oelig;ur unique</span>&nbsp;: un c&oelig;ur &agrave; l&rsquo;int&eacute;rieur d&rsquo;une seule puce d&rsquo;unit&eacute; centrale, qui g&egrave;re toutes les capacit&eacute;s de traitement. Un fabricant de cartes m&egrave;res peut proposer des interfaces de connexion pour plusieurs processeurs, ce qui permet de monter un ordinateur multiprocesseur puissant. </li>
              <li><span class="bold">Processeur &agrave; double c&oelig;ur</span>&nbsp;: deux c&oelig;urs &agrave; l&rsquo;int&eacute;rieur d&rsquo;une puce unique d&rsquo;unit&eacute; centrale, dans laquelle les deux c&oelig;urs peuvent traiter des informations simultan&eacute;ment. </li>
            </ul>
            
        </tr>
         </table>  
       </td>
     </tr>
	</table>

</body>

</html>