+--7-12

   意义： `timescale 1 ns / 1 ps

   设计中，输入信号一般来说不能判断出上一级是寄存器输出还是组合逻辑输出，对于本级来说，
   就当成一根导线，即wire型。而输出信号则由自己来决定是reg还是组合逻辑输出，
   wire和reg型都可以。但一般的，整个设计的外部输出（即最顶层模块的输出），
   要求是reg输出，这比较稳定、扇出能力好。

   regfile中的时钟取反问题；
   仅有写regfile取反；如果要统一，则在writeback阶段的判断逻辑，放到mem阶段；

   写寄存器逻辑执行时间为整个周期；

   
