xrun(64): 22.09-s007: (c) Copyright 1995-2023 Cadence Design Systems, Inc.
TOOL:	xrun(64)	22.09-s007: Started on Oct 10, 2023 at 16:59:53 -03
xrun
	top.sv
Loading snapshot worklib.top:sv .................... Done
xmsim: *W,DSEM2009: This SystemVerilog design is simulated as per IEEE 1800-2009 SystemVerilog simulation semantics. Use -disable_sem2009 option for turning off SV 2009 simulation semantics.
xcelium> source /opt/cadence/XCELIUM2209/tools/xcelium/files/xmsimrc
xcelium> run
x[0]=1.000000+i*(0.000000)
x[1]=0.000000+i*(-1.000000)
x[2]=-1.000000+i*(0.000000)
x[3]=0.000000+i*(1.000000)
x[4]=0.000000+i*(0.000000)
x[5]=0.000000+i*(0.000000)
x[6]=0.000000+i*(0.000000)
x[7]=0.000000+i*(0.000000)
x[8]=0.000000+i*(0.000000)
x[9]=0.000000+i*(0.000000)
x[10]=0.000000+i*(0.000000)
x[11]=0.000000+i*(0.000000)
x[12]=0.000000+i*(0.000000)
x[13]=0.000000+i*(0.000000)
x[14]=0.000000+i*(0.000000)
x[15]=0.000000+i*(0.000000)
x[0]=1.000000+i*(0.000000), X[0]=0.000000+i*(0.000000)
x[1]=0.000000+i*(-1.000000), X[1]=0.000000+i*(0.000000)
x[2]=-1.000000+i*(0.000000), X[2]=0.000000+i*(0.000000)
x[3]=0.000000+i*(1.000000), X[3]=0.000000+i*(0.000000)
x[4]=0.000000+i*(0.000000), X[4]=0.000000+i*(0.000000)
x[5]=0.000000+i*(0.000000), X[5]=0.000000+i*(0.000000)
x[6]=0.000000+i*(0.000000), X[6]=0.000000+i*(0.000000)
x[7]=0.000000+i*(0.000000), X[7]=0.000000+i*(0.000000)
x[8]=0.000000+i*(0.000000), X[8]=0.000000+i*(0.000000)
x[9]=0.000000+i*(0.000000), X[9]=0.000000+i*(0.000000)
x[10]=0.000000+i*(0.000000), X[10]=0.000000+i*(0.000000)
x[11]=0.000000+i*(0.000000), X[11]=0.000000+i*(0.000000)
x[12]=0.000000+i*(0.000000), X[12]=0.000000+i*(0.000000)
x[13]=0.000000+i*(0.000000), X[13]=0.000000+i*(0.000000)
x[14]=0.000000+i*(0.000000), X[14]=0.000000+i*(0.000000)
x[15]=0.000000+i*(0.000000), X[15]=0.000000+i*(0.000000)
Simulation complete via $finish(1) at time 1 NS + 0
./top.sv:33 		$finish;
xcelium> exit
TOOL:	xrun(64)	22.09-s007: Exiting on Oct 10, 2023 at 16:59:54 -03  (total: 00:00:01)
