<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:20:41.2041</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.11.10</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7015702</applicationNumber><claimCount>8</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 그 제작 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME</inventionTitleEng><openDate>2025.07.22</openDate><openNumber>10-2025-0111306</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.05.13</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/83</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/12</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 미세화가 용이한 반도체 장치를 제공한다. 기생 용량이 저감된 반도체 장치를 제공한다. 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽인 하부 전극과 다른 쪽인 상부 전극 사이에 제 1 스페이서로서 기능하는 절연층이 제공되고, 상부 전극 위에 제 2 스페이서로서 기능하는 절연층이 제공되는 반도체 장치이다. 제 1 스페이서, 상부 전극, 및 제 2 스페이서에는 하부 전극에 도달하는 제 1 개구부가 제공된다. 그리고 제 1 개구부의 내부에서 하부 전극과 상부 전극을 연결하도록 채널이 형성되는 반도체층이 제공된다. 제 1 개구부의 내부에는 반도체층과 중첩하여 게이트 절연층과 게이트 전극이 제공된다. 제 2 스페이서 위, 반도체층 위, 게이트 절연층 위, 및 게이트 전극 위에는 게이트 전극에 도달하는 제 2 개구부를 가지는 층간 절연층이 제공된다. 게이트 전극은 제 2 개구부의 내부에서 층간 절연층 위의 배선과 접하는 영역을 가진다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.05.23</internationOpenDate><internationOpenNumber>WO2024105516</internationOpenNumber><internationalApplicationDate>2023.11.10</internationalApplicationDate><internationalApplicationNumber>PCT/IB2023/061351</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,트랜지스터와, 제 1 절연층과, 제 2 절연층과, 제 3 절연층과, 배선을 가지고,상기 트랜지스터는 제 1 도전층과, 제 2 도전층과, 제 3 도전층과, 반도체층과, 제 4 절연층을 가지고,상기 제 1 절연층은 상기 제 1 도전층 위에 제공되고,상기 제 2 도전층은 상기 제 1 절연층 위에 제공되고,상기 제 2 절연층은 상기 제 2 도전층 위에 제공되고,상기 제 1 절연층, 상기 제 2 도전층, 및 상기 제 2 절연층은 상기 제 1 도전층에 도달하는 제 1 개구부를 가지고,상기 반도체층은 상기 제 1 개구부의 내부에 위치하며, 상기 제 1 도전층과 접하는 영역 및 상기 제 2 도전층과 접하는 영역을 가지고,상기 제 4 절연층은 상기 제 1 개구부의 내부의 상기 반도체층과 상기 제 3 도전층 사이에 제공되고,상기 제 3 도전층은 상기 제 1 개구부를 매립하도록 제공되고,상기 제 3 절연층은 상기 제 2 절연층 위, 상기 반도체층 위, 상기 제 4 절연층 위, 및 상기 제 3 도전층 위에 제공되며, 상기 제 3 도전층에 도달하는 제 2 개구부를 가지고,상기 배선은 상기 제 2 개구부의 내부에서 상기 제 3 도전층과 접하는 영역을 가지며, 상기 제 3 절연층을 개재(介在)하여 상기 반도체층과 중첩되는 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 반도체 장치로서,트랜지스터와, 제 1 절연층과, 제 2 절연층과, 제 3 절연층과, 배선을 가지고,상기 트랜지스터는 제 1 도전층과, 제 2 도전층과, 제 3 도전층과, 반도체층과, 제 4 절연층을 가지고,상기 제 1 절연층은 상기 제 1 도전층 위에 제공되고,상기 제 2 도전층은 상기 제 1 절연층 위에 제공되고,상기 제 1 절연층 및 상기 제 2 도전층은 상기 제 1 도전층에 도달하는 제 1 개구부를 가지고,상기 제 2 절연층은 상기 제 2 도전층 위에 제공되고,상기 제 2 절연층은 상기 제 2 도전층에 도달하며 상기 제 1 개구부와 중첩되는 영역을 가지는 제 2 개구부를 가지고,상기 반도체층은 상기 제 1 개구부의 내부 및 상기 제 2 개구부의 내부에 위치하며, 상기 제 1 도전층과 접하는 영역 및 상기 제 2 도전층과 접하는 영역을 가지고,상기 제 4 절연층은 상기 제 1 개구부의 내부 및 상기 제 2 개구부의 내부의 상기 반도체층과 상기 제 3 도전층 사이에 제공되고,상기 제 3 도전층은 상기 제 1 개구부 및 상기 제 2 개구부를 매립하도록 제공되고,상기 제 3 절연층은 상기 제 2 절연층 위, 상기 반도체층 위, 상기 제 4 절연층 위, 및 상기 제 3 도전층 위에 제공되며, 상기 제 3 도전층에 도달하는 제 3 개구부를 가지고,상기 배선은 상기 제 3 개구부의 내부에서 상기 제 3 도전층과 접하는 영역을 가지며, 상기 제 3 절연층을 개재하여 상기 반도체층과 중첩되는 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 2 항에 있어서,상기 반도체층은 상기 제 2 도전층의 상면과 접하는 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 제 2 절연층의 상면의 높이, 상기 반도체층의 상면의 높이, 상기 제 4 절연층의 상면의 높이, 및 상기 제 3 도전층의 상면의 높이는 서로 일치 또는 실질적으로 일치하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 반도체층은 금속 산화물을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 5 항에 있어서,상기 금속 산화물은 In, 원소 M, 및 Zn 중에서 선택되는 2종류 또는 3종류를 포함하고,상기 원소 M은 Al, Ga, Sn, Y, Ti, V, Cr, Mn, Fe, Co, Ni, Zr, Mo, Hf, Ta, W, La, Ce, Nd, Mg, Ca, Sr, Ba, B, Si, Ge, 및 Sb 중에서 선택된 1종류 또는 복수 종류인, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 반도체 장치의 제작 방법으로서,제 1 절연층을 형성하고,상기 제 1 절연층 위에 제 1 도전층을 형성하고,상기 제 1 도전층 위에 제 2 절연층을 형성하고,상기 제 2 절연층, 상기 제 1 도전층, 및 상기 제 1 절연층에 제 1 개구부를 형성하고,상기 제 1 개구부의 내부에 상기 제 1 도전층과 접하는 영역을 가지는 반도체층과, 상기 반도체층 위의 제 3 절연층과, 상기 제 3 절연층 위의 제 2 도전층을 형성하고,상기 제 2 절연층 위, 상기 반도체층 위, 상기 제 3 절연층 위, 및 상기 제 2 도전층 위에 제 4 절연층을 형성하고,상기 제 4 절연층에 상기 제 2 도전층에 도달하는 제 2 개구부를 형성하고,상기 제 2 개구부의 내부에서 상기 제 2 도전층과 접하는 영역을 가지며, 상기 제 4 절연층을 개재하여 상기 반도체층과 중첩되는 영역을 가지도록 배선을 형성하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>8. 제 7 항에 있어서,상기 제 1 개구부의 형성 후, 상기 제 1 개구부의 내부에 위치하는 영역 및 상기 제 2 절연층과 중첩되는 영역을 가지도록 반도체막과, 상기 반도체막 위의 절연막과, 상기 절연막 위의 도전막을 형성하고,상기 도전막, 상기 절연막, 및 상기 반도체막에 대하여 평탄화 처리를 수행하고, 상기 제 2 절연층의 상면을 노출시킴으로써 상기 반도체층과, 상기 제 3 절연층과, 상기 제 2 도전층을 형성하는, 반도체 장치의 제작 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>KOEZUKA, Junichi</engName><name>고에즈카 준이치</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>JINTYOU, Masami</engName><name>진쵸우 마사미</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>SHIMA, Yukinori</engName><name>시마 유키노리</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.11.17</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-184425</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.05.13</receiptDate><receiptNumber>1-1-2025-0534279-12</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.06.20</receiptDate><receiptNumber>1-5-2025-0102501-82</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257015702.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93c040d70001b624f5d816ad422406a5811fa25bab3247d04250bf6ce7a9513c03372b35921836d011df55c6778a6aa146a8c1a4133161e236</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfe0c42753f4473da4be9984fe15be97753354eec7b5a981feb843b957953b455919aaf58d794694b29b6c284b2a7bb425da715c6e03e02bb5</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>