import{_ as n,F as t,W as i,X as c,Y as e,Z as a,a0 as o,$ as s}from"./framework-9e409b07.js";const l="/assets/v2-ce6880271167b656814a9b9be01aec5e_r-aac21e36.jpg",d={},h=e("p",null,"本文参考了如下链接，感谢原作者们的无私奉献：",-1),p={href:"https://blog.cyyself.name/soc-on-xilinx-fpga/",target:"_blank",rel:"noopener noreferrer"},_={href:"https://zhuanlan.zhihu.com/p/161077476",target:"_blank",rel:"noopener noreferrer"},u=e("p",null,[a("引用部分，均采用Markdown"),e("code",null,">"),a("语法标注。")],-1),A=s('<h1 id="基本概念" tabindex="-1"><a class="header-anchor" href="#基本概念" aria-hidden="true">#</a> 基本概念</h1><h2 id="一些总线" tabindex="-1"><a class="header-anchor" href="#一些总线" aria-hidden="true">#</a> 一些总线</h2><blockquote><p>AHB主要是针对高效率、高频宽及快速系统模块所设计的总线，它可以连接如微处理器、芯片上或芯片外的内存模块和DMA等高效率模块；</p><p>APB主要用在低速且低功率的外围，可针对外围设备作功率消耗及复杂接口的最佳化；APB在AHB和低带宽的外围设备之间提供了通信的桥梁，所以APB是AHB或ASB的二级拓展总线 ；</p><p>AXI：高速度、高带宽，管道化互联，单向通道，只需要首地址，读写并行，支持乱序，支持非对齐操作，有效支持初始延迟较高的外设，连线非常多；</p></blockquote><figure><img src="'+l+'" alt="img" tabindex="0"><figcaption>img</figcaption></figure><h1 id="常见ip核" tabindex="-1"><a class="header-anchor" href="#常见ip核" aria-hidden="true">#</a> 常见IP核</h1><ul><li>AXI CrossBar：通常CPU只会引出一个AXI接口，如何挂接多个AXI设备呢？就需要加一个AXI CrossBar来实现</li><li>Clocking Wizard：分频器</li><li>Processor System Reset：只有当Clocking Wizard稳定下来后，方才解除其他设备的reset状态</li></ul><h1 id="串口" tabindex="-1"><a class="header-anchor" href="#串口" aria-hidden="true">#</a> 串口</h1><blockquote><p>AXI UART 16550 IP每个寄存器间隔4字节，龙芯杯资料包中的APB AXI+UART每个寄存器间隔1字节，运行Bootloader和操作系统需要注意设备树的修改。</p></blockquote><h1 id="ddr" tabindex="-1"><a class="header-anchor" href="#ddr" aria-hidden="true">#</a> DDR</h1>',9);function f(b,m){const r=t("ExternalLinkIcon");return i(),c("div",null,[e("blockquote",null,[h,e("p",null,[e("a",p,[a("在Xilinx FPGA上搭建SoC – 属于CYY自己的世界 (cyyself.name)"),o(r)])]),e("p",null,[e("a",_,[a("AMBA、AHB、APB、AXI总线介绍及对比 - 知乎 (zhihu.com)"),o(r)])]),u]),A])}const x=n(d,[["render",f],["__file","soc.html.vue"]]);export{x as default};
