> **이전 설계 자료** — 현재 3클래스 설계의 설명과 수치는 [2026 설계보고서](../../../../reports/INTEGRATED_TECHNICAL_REPORT_KR.md)를 기준으로 합니다. 이 문서는 당시의 코드·검증 이력을 보존합니다.

# Board Replay Result

## 요약

Vitis/MicroBlaze full-record replay flow는 locked model 기준으로 다시 빌드했고, 실제 FPGA board에서 class별 30분 대표 record 1개씩 replay했다.

| Case | Class | Samples | Snapshots | final_pred | final_mem | Result |
|---|---|---:|---:|---:|---|---|
| `locked_nsr_case117` | NSR | 1,800,000 | 30 | 0 | 29/0/1/0 | PASS |
| `locked_chf_case91` | CHF | 1,800,000 | 30 | 1 | 0/29/0/1 | PASS |
| `locked_arr_case45` | ARR | 1,800,000 | 30 | 2 | 7/1/21/1 | PASS |
| `locked_aff_case16` | AFF | 1,800,000 | 30 | 3 | 0/0/0/30 | PASS |

4개 case 모두 full-top XSim expected와 `final_pred`, `final_mem[4]`가 일치했다.

## 근거 artifact

- Comparison CSVs: `reports/final/board_replay/locked_*_expected_vs_board.csv`
- UART transcripts: `reports/final/board_replay/locked_*_uart_full_replay.txt`
- XSim-vs-board summary CSV: `reports/final/board_replay/locked_class_cases_xsim_vs_board.csv`

## 36-case batch replay

이 문서는 class-wise representative full-record board replay evidence이다. 전체 strict final_test 36개 case board batch replay 결과는 `reports/final/board_replay_36_batch_summary.md`와 `reports/final/board_replay_36_expected_vs_board.csv`에 별도로 정리했다.
