vendor_name = ModelSim
source_file = 1, C:/Users/thalials/OneDrive - Insper - Institudo de Ensino e Pesquisa/Documentos/Insper/6-semestre/design-de-computadores/design_de_computadores/aula4/atividade_aula4_restored/Waveform1.vwf
source_file = 1, C:/Users/thalials/OneDrive - Insper - Institudo de Ensino e Pesquisa/Documentos/Insper/6-semestre/design-de-computadores/design_de_computadores/aula4/atividade_aula4_restored/ULASomaSub.vhd
source_file = 1, C:/Users/thalials/OneDrive - Insper - Institudo de Ensino e Pesquisa/Documentos/Insper/6-semestre/design-de-computadores/design_de_computadores/aula4/atividade_aula4_restored/somadorGenerico.vhd
source_file = 1, C:/Users/thalials/OneDrive - Insper - Institudo de Ensino e Pesquisa/Documentos/Insper/6-semestre/design-de-computadores/design_de_computadores/aula4/atividade_aula4_restored/somadaConstante.vhd
source_file = 1, C:/Users/thalials/OneDrive - Insper - Institudo de Ensino e Pesquisa/Documentos/Insper/6-semestre/design-de-computadores/design_de_computadores/aula4/atividade_aula4_restored/registradorGenerico.vhd
source_file = 1, C:/Users/thalials/OneDrive - Insper - Institudo de Ensino e Pesquisa/Documentos/Insper/6-semestre/design-de-computadores/design_de_computadores/aula4/atividade_aula4_restored/muxGenerico2x1.vhd
source_file = 1, C:/Users/thalials/OneDrive - Insper - Institudo de Ensino e Pesquisa/Documentos/Insper/6-semestre/design-de-computadores/design_de_computadores/aula4/atividade_aula4_restored/memoriaROM.vhd
source_file = 1, C:/Users/thalials/OneDrive - Insper - Institudo de Ensino e Pesquisa/Documentos/Insper/6-semestre/design-de-computadores/design_de_computadores/aula4/atividade_aula4_restored/edgeDetector.vhd
source_file = 1, C:/Users/thalials/OneDrive - Insper - Institudo de Ensino e Pesquisa/Documentos/Insper/6-semestre/design-de-computadores/design_de_computadores/aula4/atividade_aula4_restored/decodificador.vhd
source_file = 1, C:/Users/thalials/OneDrive - Insper - Institudo de Ensino e Pesquisa/Documentos/Insper/6-semestre/design-de-computadores/design_de_computadores/aula4/atividade_aula4_restored/atividade_aula4.vhd
source_file = 1, C:/Users/thalials/OneDrive - Insper - Institudo de Ensino e Pesquisa/Documentos/Insper/6-semestre/design-de-computadores/design_de_computadores/aula4/atividade_aula4_restored/memoriaRAM.vhdl
source_file = 1, C:/Users/thalials/OneDrive - Insper - Institudo de Ensino e Pesquisa/Documentos/Insper/6-semestre/design-de-computadores/design_de_computadores/aula4/atividade_aula4_restored/Waveform.vwf
source_file = 1, c:/intelfpga_lite/20.1/quartus/libraries/vhdl/ieee/prmtvs_b.vhd
source_file = 1, c:/intelfpga_lite/20.1/quartus/libraries/vhdl/ieee/prmtvs_p.vhd
source_file = 1, c:/intelfpga_lite/20.1/quartus/libraries/vhdl/ieee/timing_b.vhd
source_file = 1, c:/intelfpga_lite/20.1/quartus/libraries/vhdl/ieee/timing_p.vhd
source_file = 1, C:/Users/thalials/OneDrive - Insper - Institudo de Ensino e Pesquisa/Documentos/Insper/6-semestre/design-de-computadores/design_de_computadores/aula4/atividade_aula4_restored/db/atividade_aula4.cbx.xml
design_name = atividade_aula4
instance = comp, \LEDR[0]~output\, LEDR[0]~output, atividade_aula4, 1
instance = comp, \LEDR[1]~output\, LEDR[1]~output, atividade_aula4, 1
instance = comp, \LEDR[2]~output\, LEDR[2]~output, atividade_aula4, 1
instance = comp, \LEDR[3]~output\, LEDR[3]~output, atividade_aula4, 1
instance = comp, \LEDR[4]~output\, LEDR[4]~output, atividade_aula4, 1
instance = comp, \LEDR[5]~output\, LEDR[5]~output, atividade_aula4, 1
instance = comp, \LEDR[6]~output\, LEDR[6]~output, atividade_aula4, 1
instance = comp, \LEDR[7]~output\, LEDR[7]~output, atividade_aula4, 1
instance = comp, \KEY[0]~input\, KEY[0]~input, atividade_aula4, 1
instance = comp, \PC|DOUT[0]~0\, PC|DOUT[0]~0, atividade_aula4, 1
instance = comp, \PC|DOUT[0]\, PC|DOUT[0], atividade_aula4, 1
instance = comp, \SOMACONSTANTE|Add0~1\, SOMACONSTANTE|Add0~1, atividade_aula4, 1
instance = comp, \PC|DOUT[1]\, PC|DOUT[1], atividade_aula4, 1
instance = comp, \SOMACONSTANTE|Add0~5\, SOMACONSTANTE|Add0~5, atividade_aula4, 1
instance = comp, \PC|DOUT[2]\, PC|DOUT[2], atividade_aula4, 1
instance = comp, \SOMACONSTANTE|Add0~9\, SOMACONSTANTE|Add0~9, atividade_aula4, 1
instance = comp, \PC|DOUT[3]\, PC|DOUT[3], atividade_aula4, 1
instance = comp, \SOMACONSTANTE|Add0~29\, SOMACONSTANTE|Add0~29, atividade_aula4, 1
instance = comp, \PC|DOUT[4]\, PC|DOUT[4], atividade_aula4, 1
instance = comp, \SOMACONSTANTE|Add0~25\, SOMACONSTANTE|Add0~25, atividade_aula4, 1
instance = comp, \PC|DOUT[5]\, PC|DOUT[5], atividade_aula4, 1
instance = comp, \SOMACONSTANTE|Add0~21\, SOMACONSTANTE|Add0~21, atividade_aula4, 1
instance = comp, \PC|DOUT[6]\, PC|DOUT[6], atividade_aula4, 1
instance = comp, \SOMACONSTANTE|Add0~17\, SOMACONSTANTE|Add0~17, atividade_aula4, 1
instance = comp, \PC|DOUT[7]\, PC|DOUT[7], atividade_aula4, 1
instance = comp, \SOMACONSTANTE|Add0~13\, SOMACONSTANTE|Add0~13, atividade_aula4, 1
instance = comp, \PC|DOUT[8]\, PC|DOUT[8], atividade_aula4, 1
instance = comp, \ROM1|memROM~1\, ROM1|memROM~1, atividade_aula4, 1
instance = comp, \ROM1|memROM~2\, ROM1|memROM~2, atividade_aula4, 1
instance = comp, \ROM1|memROM~3\, ROM1|memROM~3, atividade_aula4, 1
instance = comp, \DECODER|PontosDeControle~0\, DECODER|PontosDeControle~0, atividade_aula4, 1
instance = comp, \ROM1|memROM~0\, ROM1|memROM~0, atividade_aula4, 1
instance = comp, \DECODER|Equal0~0\, DECODER|Equal0~0, atividade_aula4, 1
instance = comp, \ROM1|memROM~4\, ROM1|memROM~4, atividade_aula4, 1
instance = comp, \ROM1|memROM~5\, ROM1|memROM~5, atividade_aula4, 1
instance = comp, \DECODER|Equal0~1\, DECODER|Equal0~1, atividade_aula4, 1
instance = comp, \ROM1|memROM~6\, ROM1|memROM~6, atividade_aula4, 1
instance = comp, \RAM1|ram~81\, RAM1|ram~81, atividade_aula4, 1
instance = comp, \RAM1|ram~85\, RAM1|ram~85, atividade_aula4, 1
instance = comp, \MUX1|saida_MUX[0]~0\, MUX1|saida_MUX[0]~0, atividade_aula4, 1
instance = comp, \DECODER|Equal0~2\, DECODER|Equal0~2, atividade_aula4, 1
instance = comp, \REG1|DOUT[0]\, REG1|DOUT[0], atividade_aula4, 1
instance = comp, \ULA1|Add0~34\, ULA1|Add0~34, atividade_aula4, 1
instance = comp, \ULA1|Add0~1\, ULA1|Add0~1, atividade_aula4, 1
instance = comp, \ULA1|saida[0]~0\, ULA1|saida[0]~0, atividade_aula4, 1
instance = comp, \ROM1|memROM~7\, ROM1|memROM~7, atividade_aula4, 1
instance = comp, \RAM1|ram~86\, RAM1|ram~86, atividade_aula4, 1
instance = comp, \RAM1|ram~90\, RAM1|ram~90, atividade_aula4, 1
instance = comp, \MUX1|saida_MUX[1]~1\, MUX1|saida_MUX[1]~1, atividade_aula4, 1
instance = comp, \REG1|DOUT[1]\, REG1|DOUT[1], atividade_aula4, 1
instance = comp, \ULA1|Add0~5\, ULA1|Add0~5, atividade_aula4, 1
instance = comp, \ULA1|saida[1]~1\, ULA1|saida[1]~1, atividade_aula4, 1
instance = comp, \RAM1|ram~91\, RAM1|ram~91, atividade_aula4, 1
instance = comp, \RAM1|ram~95\, RAM1|ram~95, atividade_aula4, 1
instance = comp, \MUX1|saida_MUX[2]~2\, MUX1|saida_MUX[2]~2, atividade_aula4, 1
instance = comp, \REG1|DOUT[2]\, REG1|DOUT[2], atividade_aula4, 1
instance = comp, \ULA1|Add0~9\, ULA1|Add0~9, atividade_aula4, 1
instance = comp, \ULA1|saida[2]~2\, ULA1|saida[2]~2, atividade_aula4, 1
instance = comp, \RAM1|ram~96\, RAM1|ram~96, atividade_aula4, 1
instance = comp, \RAM1|ram~100\, RAM1|ram~100, atividade_aula4, 1
instance = comp, \MUX1|saida_MUX[3]~3\, MUX1|saida_MUX[3]~3, atividade_aula4, 1
instance = comp, \REG1|DOUT[3]\, REG1|DOUT[3], atividade_aula4, 1
instance = comp, \ULA1|Add0~13\, ULA1|Add0~13, atividade_aula4, 1
instance = comp, \ULA1|saida[3]~3\, ULA1|saida[3]~3, atividade_aula4, 1
instance = comp, \RAM1|ram~101\, RAM1|ram~101, atividade_aula4, 1
instance = comp, \RAM1|ram~105\, RAM1|ram~105, atividade_aula4, 1
instance = comp, \MUX1|saida_MUX[4]~4\, MUX1|saida_MUX[4]~4, atividade_aula4, 1
instance = comp, \REG1|DOUT[4]\, REG1|DOUT[4], atividade_aula4, 1
instance = comp, \ULA1|Add0~17\, ULA1|Add0~17, atividade_aula4, 1
instance = comp, \ULA1|saida[4]~4\, ULA1|saida[4]~4, atividade_aula4, 1
instance = comp, \RAM1|ram~106\, RAM1|ram~106, atividade_aula4, 1
instance = comp, \RAM1|ram~110\, RAM1|ram~110, atividade_aula4, 1
instance = comp, \MUX1|saida_MUX[5]~5\, MUX1|saida_MUX[5]~5, atividade_aula4, 1
instance = comp, \REG1|DOUT[5]\, REG1|DOUT[5], atividade_aula4, 1
instance = comp, \ULA1|Add0~21\, ULA1|Add0~21, atividade_aula4, 1
instance = comp, \ULA1|saida[5]~5\, ULA1|saida[5]~5, atividade_aula4, 1
instance = comp, \RAM1|ram~111\, RAM1|ram~111, atividade_aula4, 1
instance = comp, \RAM1|ram~115\, RAM1|ram~115, atividade_aula4, 1
instance = comp, \MUX1|saida_MUX[6]~6\, MUX1|saida_MUX[6]~6, atividade_aula4, 1
instance = comp, \REG1|DOUT[6]\, REG1|DOUT[6], atividade_aula4, 1
instance = comp, \ULA1|Add0~25\, ULA1|Add0~25, atividade_aula4, 1
instance = comp, \ULA1|saida[6]~6\, ULA1|saida[6]~6, atividade_aula4, 1
instance = comp, \RAM1|ram~116\, RAM1|ram~116, atividade_aula4, 1
instance = comp, \RAM1|ram~120\, RAM1|ram~120, atividade_aula4, 1
instance = comp, \MUX1|saida_MUX[7]~7\, MUX1|saida_MUX[7]~7, atividade_aula4, 1
instance = comp, \REG1|DOUT[7]\, REG1|DOUT[7], atividade_aula4, 1
instance = comp, \ULA1|Add0~29\, ULA1|Add0~29, atividade_aula4, 1
instance = comp, \ULA1|saida[7]~7\, ULA1|saida[7]~7, atividade_aula4, 1
instance = comp, \CLOCK_50~input\, CLOCK_50~input, atividade_aula4, 1
instance = comp, \KEY[1]~input\, KEY[1]~input, atividade_aula4, 1
instance = comp, \KEY[2]~input\, KEY[2]~input, atividade_aula4, 1
instance = comp, \KEY[3]~input\, KEY[3]~input, atividade_aula4, 1
