var g_data = {"name":"/home/noname/Documents/project_tiny/Floating_point/Temp_Code/02_rtl/LOPD_24bit.sv","src":"module LOPD_24bit #(\n    parameter SIZE_DATA     = 24    ,\n    parameter SIZE_LOPD     = 5      \n)(\n    input logic [SIZE_DATA-1:0]     i_data          ,\n    output logic [SIZE_LOPD-1:0]    o_one_position  ,\n    output logic                    o_zero_flag      \n);\n\nlogic [15:0]     LOPD16_i_data;\nassign LOPD16_i_data = i_data[15:0];\nlogic [3:0]      LOPD16_o_pos_one;\nlogic            LOPD16_o_zero_flag;\nlogic [7:0]      LOPD8_i_data;\nassign LOPD8_i_data = i_data[23:16];\nlogic [2:0]      LOPD8_o_pos_one;\nlogic            LOPD8_o_zero_flag;\nLOPD_16bit LOPD_16bit_UNIT_LSB (\n    .i_data             (LOPD16_i_data),\n    .o_pos_one          (LOPD16_o_pos_one),\n    .o_zero_flag        (LOPD16_o_zero_flag)\n);\n\nLOPD_8bit LOPD_8bit_UNIT_MSB (\n    .i_data             (LOPD8_i_data),\n    .o_pos_one          (LOPD8_o_pos_one),\n    .o_zero_flag        (LOPD8_o_zero_flag)\n);\n\nlogic [SIZE_LOPD-1:0]    w_o_one_position;\nassign o_zero_flag = LOPD16_o_zero_flag & LOPD8_o_zero_flag;\nassign w_o_one_position[0] = LOPD8_o_zero_flag ? LOPD16_o_pos_one[0] : LOPD8_o_pos_one[0];\nassign w_o_one_position[1] = LOPD8_o_zero_flag ? LOPD16_o_pos_one[1] : LOPD8_o_pos_one[1];\nassign w_o_one_position[2] = LOPD8_o_zero_flag ? LOPD16_o_pos_one[2] : LOPD8_o_pos_one[2];\nassign w_o_one_position[3] = LOPD8_o_zero_flag ? LOPD16_o_pos_one[3] : 1'b0;\nassign w_o_one_position[4] = ~LOPD8_o_zero_flag;\n\nlogic [7:0] w_sub;\nCLA_8bit LOPD_SUB(\n    .i_carry        (1'b1),\n    .i_data_a       (8'd23),\n    .i_data_b       (~{3'b0, w_o_one_position}),\n    .o_sum          (w_sub),\n    .o_carry        ()\n);\nassign o_one_position = w_sub[SIZE_LOPD-1:0];\n\nendmodule\n","lang":"verilog"};
processSrcData(g_data);