- 2016 IEEE International Symposium on High Performance Computer Architecture, HPCA 2016, Barcelona, Spain, March 12-16, 2016. IEEE Computer Society 2016, ISBN 978-1-4673-9211-2

## Session 1A - Hardware Accelerators

- [Mahdi Nazm Bojnordi](http://dblp2.uni-trier.de/pers/hd/b/Bojnordi:Mahdi_Nazm), [Engin Ipek](http://dblp2.uni-trier.de/pers/hd/i/Ipek:Engin):
  Memristive Boltzmann machine: A hardware accelerator for combinatorial optimization and deep learning. 1-13

- [Divya Mahajan](http://dblp2.uni-trier.de/pers/hd/m/Mahajan:Divya), [Jongse Park](http://dblp2.uni-trier.de/pers/hd/p/Park:Jongse), [Emmanuel Amaro](http://dblp2.uni-trier.de/pers/hd/a/Amaro:Emmanuel), [Hardik Sharma](http://dblp2.uni-trier.de/pers/hd/s/Sharma:Hardik), [Amir Yazdanbakhsh](http://dblp2.uni-trier.de/pers/hd/y/Yazdanbakhsh:Amir), [Joon Kyung Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:Joon_Kyung), [Hadi Esmaeilzadeh](http://dblp2.uni-trier.de/pers/hd/e/Esmaeilzadeh:Hadi):
  TABLA: A unified template-based framework for accelerating statistical machine learning. 14-26

- [Tony Nowatzki](http://dblp2.uni-trier.de/pers/hd/n/Nowatzki:Tony), [Vinay Gangadhar](http://dblp2.uni-trier.de/pers/hd/g/Gangadhar:Vinay), [Karthikeyan Sankaralingam](http://dblp2.uni-trier.de/pers/hd/s/Sankaralingam:Karthikeyan), [Greg Wright](http://dblp2.uni-trier.de/pers/hd/w/Wright:Greg):
  Pushing the limits of accelerator efficiency while retaining programmability. 27-39

## Session 1B - Mobile/IoT

- [Yajing Chen](http://dblp2.uni-trier.de/pers/hd/c/Chen:Yajing), [Shengshuo Lu](http://dblp2.uni-trier.de/pers/hd/l/Lu:Shengshuo), [Hun-Seok Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:Hun=Seok), [David Blaauw](http://dblp2.uni-trier.de/pers/hd/b/Blaauw:David), [Ronald G. Dreslinski](http://dblp2.uni-trier.de/pers/hd/d/Dreslinski:Ronald_G=), [Trevor N. Mudge](http://dblp2.uni-trier.de/pers/hd/m/Mudge:Trevor_N=):
  A low power software-defined-radio baseband processor for the Internet of Things. 40-51

- [Benjamin Gaudette](http://dblp2.uni-trier.de/pers/hd/g/Gaudette:Benjamin), [Carole-Jean Wu](http://dblp2.uni-trier.de/pers/hd/w/Wu:Carole=Jean), [Sarma B. K. Vrudhula](http://dblp2.uni-trier.de/pers/hd/v/Vrudhula:Sarma_B=_K=):
  Improving smartphone user experience by balancing performance and energy with probabilistic QoS guarantee. 52-63

- [Matthew Halpern](http://dblp2.uni-trier.de/pers/hd/h/Halpern:Matthew), [Yuhao Zhu](http://dblp2.uni-trier.de/pers/hd/z/Zhu:Yuhao), [Vijay Janapa Reddi](http://dblp2.uni-trier.de/pers/hd/r/Reddi:Vijay_Janapa):
  Mobile CPU's rise to power: Quantifying the impact of generational mobile CPU design trends on performance, energy, and user satisfaction.64-76

## Session 2A - Non-volatile Memories

- [Kshitij Doshi](http://dblp2.uni-trier.de/pers/hd/d/Doshi:Kshitij), [Ellis Giles](http://dblp2.uni-trier.de/pers/hd/g/Giles:Ellis), [Peter J. Varman](http://dblp2.uni-trier.de/pers/hd/v/Varman:Peter_J=):
  **Atomic persistence for SCM with a non-intrusive backend controller**. 77-89

- [Poovaiah M. Palangappa](http://dblp2.uni-trier.de/pers/hd/p/Palangappa:Poovaiah_M=), [Kartik Mohanram](http://dblp2.uni-trier.de/pers/hd/m/Mohanram:Kartik):
  **CompEx: Compression-expansion coding for energy, latency, and lifetime improvements in MLC/TLC NVM**. 90-101

- [Miguel Angel Lastras-Montaño](http://dblp2.uni-trier.de/pers/hd/l/Lastras=Monta=ntilde=o:Miguel_Angel), [Amirali Ghofrani](http://dblp2.uni-trier.de/pers/hd/g/Ghofrani:Amirali), [Kwang-Ting Cheng](http://dblp2.uni-trier.de/pers/hd/c/Cheng:Kwang=Ting):
  **A low-power hybrid reconfigurable architecture for resistive random-access memories**. 102-113

## Session 2B - Reconfigurable Architectures

- [Ze-ke Wang](http://dblp2.uni-trier.de/pers/hd/w/Wang:Ze=ke), [Bingsheng He](http://dblp2.uni-trier.de/pers/hd/h/He:Bingsheng), [Wei Zhang](http://dblp2.uni-trier.de/pers/hd/z/Zhang:Wei), [Shunning Jiang](http://dblp2.uni-trier.de/pers/hd/j/Jiang:Shunning):
  A performance analysis framework for optimizing OpenCL applications on FPGAs. 114-125

- [Mingyu Gao](http://dblp2.uni-trier.de/pers/hd/g/Gao:Mingyu), [Christos Kozyrakis](http://dblp2.uni-trier.de/pers/hd/k/Kozyrakis:Christos):
  HRL: Efficient and flexible reconfigurable logic for near-data processing. 126-137

- [Matthew A. Watkins](http://dblp2.uni-trier.de/pers/hd/w/Watkins:Matthew_A=), [Tony Nowatzki](http://dblp2.uni-trier.de/pers/hd/n/Nowatzki:Tony), [Anthony Carno](http://dblp2.uni-trier.de/pers/hd/c/Carno:Anthony):
  Software transparent dynamic binary translation for coarse-grain reconfigurable architectures. 138-150

## Session 3A - GPUs

- [Renji Thomas](http://dblp2.uni-trier.de/pers/hd/t/Thomas:Renji), [Kristin Barber](http://dblp2.uni-trier.de/pers/hd/b/Barber:Kristin), [Naser Sedaghati](http://dblp2.uni-trier.de/pers/hd/s/Sedaghati:Naser), [Li Zhou](http://dblp2.uni-trier.de/pers/hd/z/Zhou:Li), [Radu Teodorescu](http://dblp2.uni-trier.de/pers/hd/t/Teodorescu:Radu):
  Core tunneling: Variation-aware voltage noise mitigation in GPUs. 151-162

- [Keunsoo Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:Keunsoo), [Sangpil Lee](http://dblp2.uni-trier.de/pers/hd/l/Lee:Sangpil), [Myung Kuk Yoon](http://dblp2.uni-trier.de/pers/hd/y/Yoon:Myung_Kuk), [Gunjae Koo](http://dblp2.uni-trier.de/pers/hd/k/Koo:Gunjae), [Won Woo Ro](http://dblp2.uni-trier.de/pers/hd/r/Ro:Won_Woo), [Murali Annavaram](http://dblp2.uni-trier.de/pers/hd/a/Annavaram:Murali):
  Warped-preexecution: A GPU pre-execution approach for improving latency hiding. 163-175

- [Daniel Wong](http://dblp2.uni-trier.de/pers/hd/w/Wong_0001:Daniel), [Nam Sung Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:Nam_Sung), [Murali Annavaram](http://dblp2.uni-trier.de/pers/hd/a/Annavaram:Murali):
  Approximating warps with intra-warp operand value similarity. 176-187

- [Gennady Pekhimenko](http://dblp2.uni-trier.de/pers/hd/p/Pekhimenko:Gennady), [Evgeny Bolotin](http://dblp2.uni-trier.de/pers/hd/b/Bolotin:Evgeny), [Nandita Vijaykumar](http://dblp2.uni-trier.de/pers/hd/v/Vijaykumar:Nandita), [Onur Mutlu](http://dblp2.uni-trier.de/pers/hd/m/Mutlu:Onur), [Todd C. Mowry](http://dblp2.uni-trier.de/pers/hd/m/Mowry:Todd_C=), [Stephen W. Keckler](http://dblp2.uni-trier.de/pers/hd/k/Keckler:Stephen_W=):
  A case for toggle-aware compression for GPU systems. 188-200

## Session 3B - Caches

- [Elvira Teran](http://dblp2.uni-trier.de/pers/hd/t/Teran:Elvira), [Yingying Tian](http://dblp2.uni-trier.de/pers/hd/t/Tian:Yingying), [Zhe Wang](http://dblp2.uni-trier.de/pers/hd/w/Wang:Zhe), [Daniel A. Jiménez](http://dblp2.uni-trier.de/pers/hd/j/Jim=eacute=nez:Daniel_A=):
  **Minimal disturbance placement and promotion**. 201-211

- [Hongil Yoon](http://dblp2.uni-trier.de/pers/hd/y/Yoon:Hongil), [Gurindar S. Sohi](http://dblp2.uni-trier.de/pers/hd/s/Sohi:Gurindar_S=):
  **Revisiting virtual L1 caches: A practical design using dynamic synonym remapping**. 212-224

- [Nathan Beckmann](http://dblp2.uni-trier.de/pers/hd/b/Beckmann:Nathan), [Daniel Sanchez](http://dblp2.uni-trier.de/pers/hd/s/Sanchez:Daniel):
  **Modeling cache performance beyond LRU**. 225-236

- [Hakbeom Jang](http://dblp2.uni-trier.de/pers/hd/j/Jang:Hakbeom), [Yongjun Lee](http://dblp2.uni-trier.de/pers/hd/l/Lee:Yongjun), [JongWon Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:JongWon), [Youngsok Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:Youngsok), [Jangwoo Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:Jangwoo), [Jinkyu Jeong](http://dblp2.uni-trier.de/pers/hd/j/Jeong:Jinkyu), [Jae W. Lee](http://dblp2.uni-trier.de/pers/hd/l/Lee:Jae_W=):
  **Efficient footprint caching for Tagless DRAM Caches**. 237-248

## Session 4A - Coherence and Consistency

- [Yuelu Duan](http://dblp2.uni-trier.de/pers/hd/d/Duan:Yuelu), [David Koufaty](http://dblp2.uni-trier.de/pers/hd/k/Koufaty:David), [Josep Torrellas](http://dblp2.uni-trier.de/pers/hd/t/Torrellas:Josep):
  **SCsafe: Logging sequential consistency violations continuously and precisely**. 249-260

- [Liang Luo](http://dblp2.uni-trier.de/pers/hd/l/Luo:Liang), [Akshitha Sriraman](http://dblp2.uni-trier.de/pers/hd/s/Sriraman:Akshitha), [Brooke Fugate](http://dblp2.uni-trier.de/pers/hd/f/Fugate:Brooke), [Shiliang Hu](http://dblp2.uni-trier.de/pers/hd/h/Hu:Shiliang), [Gilles Pokam](http://dblp2.uni-trier.de/pers/hd/p/Pokam:Gilles), [Chris J. Newburn](http://dblp2.uni-trier.de/pers/hd/n/Newburn:Chris_J=), [Joseph Devietti](http://dblp2.uni-trier.de/pers/hd/d/Devietti:Joseph):
  **LASER: Light, Accurate Sharing dEtection and Repair**. 261-273

- [Sui Chen](http://dblp2.uni-trier.de/pers/hd/c/Chen:Sui), [Lu Peng](http://dblp2.uni-trier.de/pers/hd/p/Peng:Lu):
  Efficient GPU hardware transactional memory through early conflict resolution. 274-284

- [Sunjae Park](http://dblp2.uni-trier.de/pers/hd/p/Park:Sunjae), [Milos Prvulovic](http://dblp2.uni-trier.de/pers/hd/p/Prvulovic:Milos), [Christopher J. Hughes](http://dblp2.uni-trier.de/pers/hd/h/Hughes:Christopher_J=):
  PleaseTM: Enabling transaction conflict management in requester-wins hardware transactional memory. 285-296

## Session 4B - Interconnects

- [Jieming Yin](http://dblp2.uni-trier.de/pers/hd/y/Yin:Jieming), [Onur Kayiran](http://dblp2.uni-trier.de/pers/hd/k/Kayiran:Onur), [Matthew Poremba](http://dblp2.uni-trier.de/pers/hd/p/Poremba:Matthew), [Natalie D. Enright Jerger](http://dblp2.uni-trier.de/pers/hd/j/Jerger:Natalie_D=_Enright), [Gabriel H. Loh](http://dblp2.uni-trier.de/pers/hd/l/Loh:Gabriel_H=):
  Efficient synthetic traffic models for large, complex SoCs. 297-308

- [Yuan Yao](http://dblp2.uni-trier.de/pers/hd/y/Yao:Yuan), [Zhonghai Lu](http://dblp2.uni-trier.de/pers/hd/l/Lu:Zhonghai):
  DVFS for NoCs in CMPs: A thread voting approach. 309-320

- [Yigit Demir](http://dblp2.uni-trier.de/pers/hd/d/Demir:Yigit), [Nikos Hardavellas](http://dblp2.uni-trier.de/pers/hd/h/Hardavellas:Nikos):
  SLaC: Stage laser control for a flattened butterfly network. 321-332

- [Zimo Li](http://dblp2.uni-trier.de/pers/hd/l/Li:Zimo), [Joshua San Miguel](http://dblp2.uni-trier.de/pers/hd/m/Miguel:Joshua_San), [Natalie D. Enright Jerger](http://dblp2.uni-trier.de/pers/hd/j/Jerger:Natalie_D=_Enright):
  The runahead network-on-chip. 333-344

## Session 5A - GPGPUs

- [Tianhao Zheng](http://dblp2.uni-trier.de/pers/hd/z/Zheng:Tianhao), [David W. Nellans](http://dblp2.uni-trier.de/pers/hd/n/Nellans:David_W=), [Arslan Zulfiqar](http://dblp2.uni-trier.de/pers/hd/z/Zulfiqar:Arslan), [Mark Stephenson](http://dblp2.uni-trier.de/pers/hd/s/Stephenson:Mark), [Stephen W. Keckler](http://dblp2.uni-trier.de/pers/hd/k/Keckler:Stephen_W=):
  **Towards high performance paged memory for GPUs**. 345-357

- [Zhenning Wang](http://dblp2.uni-trier.de/pers/hd/w/Wang:Zhenning), [Jun Yang](http://dblp2.uni-trier.de/pers/hd/y/Yang:Jun), [Rami G. Melhem](http://dblp2.uni-trier.de/pers/hd/m/Melhem:Rami_G=), [Bruce R. Childers](http://dblp2.uni-trier.de/pers/hd/c/Childers:Bruce_R=), [Youtao Zhang](http://dblp2.uni-trier.de/pers/hd/z/Zhang:Youtao), [Minyi Guo](http://dblp2.uni-trier.de/pers/hd/g/Guo:Minyi):
  Simultaneous Multikernel GPU: Multi-tasking throughput processors via fine-grained sharing. 358-369

- [Minseok Lee](http://dblp2.uni-trier.de/pers/hd/l/Lee:Minseok), [Gwangsun Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:Gwangsun), [John Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:John), [Woong Seo](http://dblp2.uni-trier.de/pers/hd/s/Seo:Woong), [Yeon-Gon Cho](http://dblp2.uni-trier.de/pers/hd/c/Cho:Yeon=Gon), [Soojung Ryu](http://dblp2.uni-trier.de/pers/hd/r/Ryu:Soojung):
  iPAWS: Instruction-issue pattern-based adaptive warp scheduling for GPGPUs. 370-381

## Session 5B - Security

- [Andrew Ferraiuolo](http://dblp2.uni-trier.de/pers/hd/f/Ferraiuolo:Andrew), [Yao Wang](http://dblp2.uni-trier.de/pers/hd/w/Wang:Yao), [Danfeng Zhang](http://dblp2.uni-trier.de/pers/hd/z/Zhang:Danfeng), [Andrew C. Myers](http://dblp2.uni-trier.de/pers/hd/m/Myers:Andrew_C=), [G. Edward Suh](http://dblp2.uni-trier.de/pers/hd/s/Suh:G=_Edward):
  Lattice priority scheduling: Low-overhead timing-channel protection for a shared memory controller. 382-393

- [Zhen Hang Jiang](http://dblp2.uni-trier.de/pers/hd/j/Jiang:Zhen_Hang), [Yunsi Fei](http://dblp2.uni-trier.de/pers/hd/f/Fei:Yunsi), [David R. Kaeli](http://dblp2.uni-trier.de/pers/hd/k/Kaeli:David_R=):
  A complete key recovery timing attack on a GPU. 394-405

- [Fangfei Liu](http://dblp2.uni-trier.de/pers/hd/l/Liu:Fangfei), [Qian Ge](http://dblp2.uni-trier.de/pers/hd/g/Ge:Qian), [Yuval Yarom](http://dblp2.uni-trier.de/pers/hd/y/Yarom:Yuval), [Frank McKeen](http://dblp2.uni-trier.de/pers/hd/m/McKeen:Frank), [Carlos V. Rozas](http://dblp2.uni-trier.de/pers/hd/r/Rozas:Carlos_V=), [Gernot Heiser](http://dblp2.uni-trier.de/pers/hd/h/Heiser:Gernot), [Ruby B. Lee](http://dblp2.uni-trier.de/pers/hd/l/Lee:Ruby_B=):
  **CATalyst: Defeating last-level cache side channel attacks in cloud computing**. 406-418

## Session 6A - Large-Scale Systems

- [Wei Wang](http://dblp2.uni-trier.de/pers/hd/w/Wang_0054:Wei), [Jack W. Davidson](http://dblp2.uni-trier.de/pers/hd/d/Davidson:Jack_W=), [Mary Lou Soffa](http://dblp2.uni-trier.de/pers/hd/s/Soffa:Mary_Lou):
  **Predicting the memory bandwidth and optimal core allocations for multi-threaded applications on large-scale NUMA machines**. 419-431

- [Mohammad A. Islam](http://dblp2.uni-trier.de/pers/hd/i/Islam:Mohammad_A=), [Xiaoqi Ren](http://dblp2.uni-trier.de/pers/hd/r/Ren:Xiaoqi), [Shaolei Ren](http://dblp2.uni-trier.de/pers/hd/r/Ren:Shaolei), [Adam Wierman](http://dblp2.uni-trier.de/pers/hd/w/Wierman:Adam), [Xiaorui Wang](http://dblp2.uni-trier.de/pers/hd/w/Wang:Xiaorui):
  A market approach for handling power emergencies in multi-tenant data center. 432-443

- [Yang Li](http://dblp2.uni-trier.de/pers/hd/l/Li:Yang), [Di Wang](http://dblp2.uni-trier.de/pers/hd/w/Wang:Di), [Saugata Ghose](http://dblp2.uni-trier.de/pers/hd/g/Ghose:Saugata), [Jie Liu](http://dblp2.uni-trier.de/pers/hd/l/Liu:Jie), [Sriram Govindan](http://dblp2.uni-trier.de/pers/hd/g/Govindan:Sriram), [Sean James](http://dblp2.uni-trier.de/pers/hd/j/James:Sean), [Eric Peterson](http://dblp2.uni-trier.de/pers/hd/p/Peterson:Eric), [John Siegler](http://dblp2.uni-trier.de/pers/hd/s/Siegler:John), [Rachata Ausavarungnirun](http://dblp2.uni-trier.de/pers/hd/a/Ausavarungnirun:Rachata), [Onur Mutlu](http://dblp2.uni-trier.de/pers/hd/m/Mutlu:Onur):
  SizeCap: Efficiently handling power surges in fuel cell powered data centers. 444-456

## Session 6B - Potpourri

- [Donglin Wang](http://dblp2.uni-trier.de/pers/hd/w/Wang:Donglin), [Xueliang Du](http://dblp2.uni-trier.de/pers/hd/d/Du:Xueliang), [Leizu Yin](http://dblp2.uni-trier.de/pers/hd/y/Yin:Leizu), [Chen Lin](http://dblp2.uni-trier.de/pers/hd/l/Lin:Chen), [Hong Ma](http://dblp2.uni-trier.de/pers/hd/m/Ma:Hong), [Weili Ren](http://dblp2.uni-trier.de/pers/hd/r/Ren:Weili), [Huijuan Wang](http://dblp2.uni-trier.de/pers/hd/w/Wang:Huijuan), [Xingang Wang](http://dblp2.uni-trier.de/pers/hd/w/Wang:Xingang), [Shaolin Xie](http://dblp2.uni-trier.de/pers/hd/x/Xie:Shaolin), [Lei Wang](http://dblp2.uni-trier.de/pers/hd/w/Wang:Lei), [Zijun Liu](http://dblp2.uni-trier.de/pers/hd/l/Liu:Zijun), [Tao Wang](http://dblp2.uni-trier.de/pers/hd/w/Wang:Tao), [Zhonghua Pu](http://dblp2.uni-trier.de/pers/hd/p/Pu:Zhonghua), [Guangxin Ding](http://dblp2.uni-trier.de/pers/hd/d/Ding:Guangxin), [Mengchen Zhu](http://dblp2.uni-trier.de/pers/hd/z/Zhu:Mengchen), [Lipeng Yang](http://dblp2.uni-trier.de/pers/hd/y/Yang:Lipeng), [Ruoshan Guo](http://dblp2.uni-trier.de/pers/hd/g/Guo:Ruoshan), [Zhiwei Zhang](http://dblp2.uni-trier.de/pers/hd/z/Zhang:Zhiwei), [Xiao Lin](http://dblp2.uni-trier.de/pers/hd/l/Lin:Xiao), [Jie Hao](http://dblp2.uni-trier.de/pers/hd/h/Hao:Jie), [Yongyong Yang](http://dblp2.uni-trier.de/pers/hd/y/Yang:Yongyong), [Wenqin Sun](http://dblp2.uni-trier.de/pers/hd/s/Sun:Wenqin), [Fabiao Zhou](http://dblp2.uni-trier.de/pers/hd/z/Zhou:Fabiao), [NuoZhou Xiao](http://dblp2.uni-trier.de/pers/hd/x/Xiao:NuoZhou), [Qian Cui](http://dblp2.uni-trier.de/pers/hd/c/Cui:Qian), [Xiaoqin Wang](http://dblp2.uni-trier.de/pers/hd/w/Wang:Xiaoqin):
  **MaPU: A novel mathematical computing architecture**. 457-468

- [Pierre Michaud](http://dblp2.uni-trier.de/pers/hd/m/Michaud:Pierre):
  Best-offset hardware prefetching. 469-480

- [Hao Wang](http://dblp2.uni-trier.de/pers/hd/w/Wang_0011:Hao), [Jie Zhang](http://dblp2.uni-trier.de/pers/hd/z/Zhang:Jie), [Sharmila Shridhar](http://dblp2.uni-trier.de/pers/hd/s/Shridhar:Sharmila), [Gieseo Park](http://dblp2.uni-trier.de/pers/hd/p/Park:Gieseo), [Myoungsoo Jung](http://dblp2.uni-trier.de/pers/hd/j/Jung:Myoungsoo), [Nam Sung Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:Nam_Sung):
  **DUANG: Fast and lightweight page migration in asymmetric memory systems**. 481-493

## Session 7A - Industry Session

- [Neha Agarwal](http://dblp2.uni-trier.de/pers/hd/a/Agarwal:Neha), [David W. Nellans](http://dblp2.uni-trier.de/pers/hd/n/Nellans:David_W=), [Eiman Ebrahimi](http://dblp2.uni-trier.de/pers/hd/e/Ebrahimi:Eiman), [Thomas F. Wenisch](http://dblp2.uni-trier.de/pers/hd/w/Wenisch:Thomas_F=), [John Danskin](http://dblp2.uni-trier.de/pers/hd/d/Danskin:John), [Stephen W. Keckler](http://dblp2.uni-trier.de/pers/hd/k/Keckler:Stephen_W=):
  **Selective GPU caches to eliminate CPU-GPU HW cache coherence**. 494-506

- [Jianbo Dong](http://dblp2.uni-trier.de/pers/hd/d/Dong:Jianbo), [Rui Hou](http://dblp2.uni-trier.de/pers/hd/h/Hou:Rui), [Michael C. Huang](http://dblp2.uni-trier.de/pers/hd/h/Huang:Michael_C=), [Tao Jiang](http://dblp2.uni-trier.de/pers/hd/j/Jiang_0010:Tao), [Boyan Zhao](http://dblp2.uni-trier.de/pers/hd/z/Zhao:Boyan), [Sally A. McKee](http://dblp2.uni-trier.de/pers/hd/m/McKee:Sally_A=), [Haibin Wang](http://dblp2.uni-trier.de/pers/hd/w/Wang:Haibin), [Xiaosong Cui](http://dblp2.uni-trier.de/pers/hd/c/Cui:Xiaosong), [Lixin Zhang](http://dblp2.uni-trier.de/pers/hd/z/Zhang:Lixin):
  Venice: Exploring server architectures for effective resource sharing. 507-518

- [Bin Nie](http://dblp2.uni-trier.de/pers/hd/n/Nie:Bin), [Devesh Tiwari](http://dblp2.uni-trier.de/pers/hd/t/Tiwari:Devesh), [Saurabh Gupta](http://dblp2.uni-trier.de/pers/hd/g/Gupta:Saurabh), [Evgenia Smirni](http://dblp2.uni-trier.de/pers/hd/s/Smirni:Evgenia), [James H. Rogers](http://dblp2.uni-trier.de/pers/hd/r/Rogers:James_H=):
  A large-scale study of soft-errors on GPUs in the field. 519-530

- [Sungyong Seo](http://dblp2.uni-trier.de/pers/hd/s/Seo:Sungyong), [Youngjin Cho](http://dblp2.uni-trier.de/pers/hd/c/Cho:Youngjin), [Youngkwang Yoo](http://dblp2.uni-trier.de/pers/hd/y/Yoo:Youngkwang), [Otae Bae](http://dblp2.uni-trier.de/pers/hd/b/Bae:Otae), [Jaegeun Park](http://dblp2.uni-trier.de/pers/hd/p/Park:Jaegeun), [Heehyun Nam](http://dblp2.uni-trier.de/pers/hd/n/Nam:Heehyun), [Sunmi Lee](http://dblp2.uni-trier.de/pers/hd/l/Lee:Sunmi), [Yongmyung Lee](http://dblp2.uni-trier.de/pers/hd/l/Lee:Yongmyung), [Seungdo Chae](http://dblp2.uni-trier.de/pers/hd/c/Chae:Seungdo), [Moonsang Kwon](http://dblp2.uni-trier.de/pers/hd/k/Kwon:Moonsang), [Jin-Hyeok Choi](http://dblp2.uni-trier.de/pers/hd/c/Choi:Jin=Hyeok), [Sangyeun Cho](http://dblp2.uni-trier.de/pers/hd/c/Cho:Sangyeun), [Jaeheon Jeong](http://dblp2.uni-trier.de/pers/hd/j/Jeong:Jaeheon), [Duckhyun Chang](http://dblp2.uni-trier.de/pers/hd/c/Chang:Duckhyun):
  Design and implementation of a mobile storage leveraging the DRAM interface. 531-542

## Session 7B - Memory Technology

- [XianWei Zhang](http://dblp2.uni-trier.de/pers/hd/z/Zhang:XianWei), [Youtao Zhang](http://dblp2.uni-trier.de/pers/hd/z/Zhang:Youtao), [Bruce R. Childers](http://dblp2.uni-trier.de/pers/hd/c/Childers:Bruce_R=), [Jun Yang](http://dblp2.uni-trier.de/pers/hd/y/Yang:Jun):
  **Restore truncation for performance improvement in future DRAM systems**. 543-554

- [Xun Jian](http://dblp2.uni-trier.de/pers/hd/j/Jian:Xun), [Vilas Sridharan](http://dblp2.uni-trier.de/pers/hd/s/Sridharan:Vilas), [Rakesh Kumar](http://dblp2.uni-trier.de/pers/hd/k/Kumar_0002:Rakesh):
  Parity Helix: Efficient protection for single-dimensional faults in multi-dimensional memory systems. 555-567

- [Kevin K. Chang](http://dblp2.uni-trier.de/pers/hd/c/Chang:Kevin_K=), [Prashant J. Nair](http://dblp2.uni-trier.de/pers/hd/n/Nair:Prashant_J=), [Donghyuk Lee](http://dblp2.uni-trier.de/pers/hd/l/Lee:Donghyuk), [Saugata Ghose](http://dblp2.uni-trier.de/pers/hd/g/Ghose:Saugata), [Moinuddin K. Qureshi](http://dblp2.uni-trier.de/pers/hd/q/Qureshi:Moinuddin_K=), [Onur Mutlu](http://dblp2.uni-trier.de/pers/hd/m/Mutlu:Onur):
  **Low-Cost Inter-Linked Subarrays (LISA): Enabling fast inter-subarray data movement in DRAM**. 568-580

- [Hasan Hassan](http://dblp2.uni-trier.de/pers/hd/h/Hassan:Hasan), [Gennady Pekhimenko](http://dblp2.uni-trier.de/pers/hd/p/Pekhimenko:Gennady), [Nandita Vijaykumar](http://dblp2.uni-trier.de/pers/hd/v/Vijaykumar:Nandita), [Vivek Seshadri](http://dblp2.uni-trier.de/pers/hd/s/Seshadri:Vivek), [Donghyuk Lee](http://dblp2.uni-trier.de/pers/hd/l/Lee:Donghyuk), [Oguz Ergin](http://dblp2.uni-trier.de/pers/hd/e/Ergin:Oguz), [Onur Mutlu](http://dblp2.uni-trier.de/pers/hd/m/Mutlu:Onur):
  **ChargeCache: Reducing DRAM latency by exploiting row access locality**. 581-593

## Session 8 - Modeling and Testing

- [William J. Song](http://dblp2.uni-trier.de/pers/hd/s/Song:William_J=), [Saibal Mukhopadhyay](http://dblp2.uni-trier.de/pers/hd/m/Mukhopadhyay:Saibal), [Sudhakar Yalamanchili](http://dblp2.uni-trier.de/pers/hd/y/Yalamanchili:Sudhakar):
  Amdahl's law for lifetime reliability scaling in heterogeneous multicore processors. 594-605

- [Sina Hassani](http://dblp2.uni-trier.de/pers/hd/h/Hassani:Sina), [Gabriel Southern](http://dblp2.uni-trier.de/pers/hd/s/Southern:Gabriel), [Jose Renau](http://dblp2.uni-trier.de/pers/hd/r/Renau:Jose):
  LiveSim: Going live with microarchitecture simulation. 606-617

- [Marco Elver](http://dblp2.uni-trier.de/pers/hd/e/Elver:Marco), [Vijay Nagarajan](http://dblp2.uni-trier.de/pers/hd/n/Nagarajan:Vijay):
  McVerSi: A test generation framework for fast memory consistency verification in simulation. 618-630

## Session 9A - Caches and TLB

- [Vasileios Karakostas](http://dblp2.uni-trier.de/pers/hd/k/Karakostas:Vasileios), [Jayneel Gandhi](http://dblp2.uni-trier.de/pers/hd/g/Gandhi:Jayneel), [Adrián Cristal](http://dblp2.uni-trier.de/pers/hd/c/Cristal:Adri=aacute=n), [Mark D. Hill](http://dblp2.uni-trier.de/pers/hd/h/Hill:Mark_D=), [Kathryn S. McKinley](http://dblp2.uni-trier.de/pers/hd/m/McKinley:Kathryn_S=), [Mario Nemirovsky](http://dblp2.uni-trier.de/pers/hd/n/Nemirovsky:Mario), [Michael M. Swift](http://dblp2.uni-trier.de/pers/hd/s/Swift:Michael_M=), [Osman S. Unsal](http://dblp2.uni-trier.de/pers/hd/u/Unsal:Osman_S=):
  **Energy-efficient address translation**. 631-643

- [Madhavan Manivannan](http://dblp2.uni-trier.de/pers/hd/m/Manivannan:Madhavan), [Vassilis Papaefstathiou](http://dblp2.uni-trier.de/pers/hd/p/Papaefstathiou:Vassilis), [Miquel Pericàs](http://dblp2.uni-trier.de/pers/hd/p/Peric=agrave=s:Miquel), [Per Stenström](http://dblp2.uni-trier.de/pers/hd/s/Stenstr=ouml=m:Per):
  **RADAR: Runtime-assisted dead region management for last-level caches**. 644-656

- [Andrew Herdrich](http://dblp2.uni-trier.de/pers/hd/h/Herdrich:Andrew), [Edwin Verplanke](http://dblp2.uni-trier.de/pers/hd/v/Verplanke:Edwin), [Priya Autee](http://dblp2.uni-trier.de/pers/hd/a/Autee:Priya), [Ramesh Illikkal](http://dblp2.uni-trier.de/pers/hd/i/Illikkal:Ramesh), [Chris Gianos](http://dblp2.uni-trier.de/pers/hd/g/Gianos:Chris), [Ronak Singhal](http://dblp2.uni-trier.de/pers/hd/s/Singhal:Ronak), [Ravi Iyer](http://dblp2.uni-trier.de/pers/hd/i/Iyer:Ravi):
  Cache QoS: From concept to reality in the Intel® Xeon® processor E5-2600 v3 product family. 657-668

## Session 9B - Microarchitecture

- [Josué Feliu](http://dblp2.uni-trier.de/pers/hd/f/Feliu:Josu=eacute=), [Stijn Eyerman](http://dblp2.uni-trier.de/pers/hd/e/Eyerman:Stijn), [Julio Sahuquillo](http://dblp2.uni-trier.de/pers/hd/s/Sahuquillo:Julio), [Salvador Petit](http://dblp2.uni-trier.de/pers/hd/p/Petit:Salvador):
  Symbiotic job scheduling on the IBM POWER8. 669-680

- [Bhargava Gopireddy](http://dblp2.uni-trier.de/pers/hd/g/Gopireddy:Bhargava), [Choungki Song](http://dblp2.uni-trier.de/pers/hd/s/Song:Choungki), [Josep Torrellas](http://dblp2.uni-trier.de/pers/hd/t/Torrellas:Josep), [Nam Sung Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:Nam_Sung), [Aditya Agrawal](http://dblp2.uni-trier.de/pers/hd/a/Agrawal:Aditya), [Asit K. Mishra](http://dblp2.uni-trier.de/pers/hd/m/Mishra:Asit_K=):
  ScalCore: Designing a core for voltage scalability. 681-693

- [Arthur Perais](http://dblp2.uni-trier.de/pers/hd/p/Perais:Arthur), [André Seznec](http://dblp2.uni-trier.de/pers/hd/s/Seznec:Andr=eacute=):
  Cost effective physical register sharing. 694-706