# EduFPGA-RP5GPU (Verilog HDL & C++ & Python)

## Introduction

NeuralNetworkの行列計算の重みのデータ転送量を削減する回路アーキテクチャが存在するそうです。
それが、シストリックアレイです。本プロジェクトではシストリックアレイの自己教育実験目的での設計を行います。
※なお、本プロジェクトは教育・実験目的で作成されています。実際の製品向け機能や高速化は今後の検討課題となります。

## 目的

シストリックアレイ( Systolic array )とは、行列乗算を効率的に行うための演算器アレイです。大手IT企業のAI半導体、NPUなどで使用されています。では、趣味レベルで自作してみよう。

## ブロック図

## 設計済み成果物

上のシストリックアレイを設計しました。成果物は下記

- Pythonモデル
- シストリックアレイ設計データ（Verilog）
- RISC-V設計データ（Verilog）
- RISC-V用プログラム（C++）
- FPGA用設計データ（Verilog）
- 16bit浮動小数点乗算回路（DSLX→Verilog）

## デモ動作結果

- C++プログラムのコンパイル
- 実行コードをhexファイルに変換
- cocotbシミュレーション実施

## 各設計の詳細

- Pythonモデル
/Python_model/SystolicArray_model.pyclass PEが各プロセッサエレメント、右シフト・下シフトを関数でモデル化しています。
