# 2024-Mzl-51
该设计是一个 32 位 MIPS CPU，设计采用顺序单发射机制和经典的五级流水结构，双周期访存，设计添加了Icache 模块，实现了比赛要求的 MIPS 测评指令集中支持 MIPS-C1 指令集的 6 条指令、 MIPSC2 指令集的 17 条指令（包含 3 条随机指令 ADD, SRA, BLEZ）、 MIPS-C3 指令集的 22 条指令。本次设计的 CPU 在所有指令功能测试和性能测试满分通过的基础上，最高可以支持 104MHz 的时钟频率。(应该在110M左右)
