TimeQuest Timing Analyzer report for MiniS08
Thu Nov 30 15:35:13 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'S08clk'
 12. Slow Model Setup: 'clk50'
 13. Slow Model Setup: 'sci:S08sci|baudgen[10]'
 14. Slow Model Setup: 'sci:S08sci|baudgen[12]'
 15. Slow Model Hold: 'clk50'
 16. Slow Model Hold: 'S08clk'
 17. Slow Model Hold: 'sci:S08sci|baudgen[10]'
 18. Slow Model Hold: 'sci:S08sci|baudgen[12]'
 19. Slow Model Minimum Pulse Width: 'clk50'
 20. Slow Model Minimum Pulse Width: 'S08clk'
 21. Slow Model Minimum Pulse Width: 'sci:S08sci|baudgen[10]'
 22. Slow Model Minimum Pulse Width: 'sci:S08sci|baudgen[12]'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Propagation Delay
 28. Minimum Propagation Delay
 29. Fast Model Setup Summary
 30. Fast Model Hold Summary
 31. Fast Model Recovery Summary
 32. Fast Model Removal Summary
 33. Fast Model Minimum Pulse Width Summary
 34. Fast Model Setup: 'S08clk'
 35. Fast Model Setup: 'clk50'
 36. Fast Model Setup: 'sci:S08sci|baudgen[10]'
 37. Fast Model Setup: 'sci:S08sci|baudgen[12]'
 38. Fast Model Hold: 'clk50'
 39. Fast Model Hold: 'S08clk'
 40. Fast Model Hold: 'sci:S08sci|baudgen[10]'
 41. Fast Model Hold: 'sci:S08sci|baudgen[12]'
 42. Fast Model Minimum Pulse Width: 'clk50'
 43. Fast Model Minimum Pulse Width: 'S08clk'
 44. Fast Model Minimum Pulse Width: 'sci:S08sci|baudgen[10]'
 45. Fast Model Minimum Pulse Width: 'sci:S08sci|baudgen[12]'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Progagation Delay
 58. Minimum Progagation Delay
 59. Setup Transfers
 60. Hold Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MiniS08                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; clk50                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk50 }                  ;
; S08clk                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { S08clk }                 ;
; sci:S08sci|baudgen[10] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sci:S08sci|baudgen[10] } ;
; sci:S08sci|baudgen[12] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sci:S08sci|baudgen[12] } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+--------------------------------------------------------------+
; Slow Model Fmax Summary                                      ;
+------------+-----------------+------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note ;
+------------+-----------------+------------------------+------+
; 58.6 MHz   ; 58.6 MHz        ; S08clk                 ;      ;
; 104.82 MHz ; 104.82 MHz      ; clk50                  ;      ;
; 388.95 MHz ; 388.95 MHz      ; sci:S08sci|baudgen[10] ;      ;
; 480.31 MHz ; 480.31 MHz      ; sci:S08sci|baudgen[12] ;      ;
+------------+-----------------+------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow Model Setup Summary                         ;
+------------------------+---------+---------------+
; Clock                  ; Slack   ; End Point TNS ;
+------------------------+---------+---------------+
; S08clk                 ; -16.064 ; -729.780      ;
; clk50                  ; -13.967 ; -3246.579     ;
; sci:S08sci|baudgen[10] ; -1.571  ; -17.820       ;
; sci:S08sci|baudgen[12] ; -1.082  ; -10.599       ;
+------------------------+---------+---------------+


+-------------------------------------------------+
; Slow Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk50                  ; -1.721 ; -6.152        ;
; S08clk                 ; 0.391  ; 0.000         ;
; sci:S08sci|baudgen[10] ; 0.391  ; 0.000         ;
; sci:S08sci|baudgen[12] ; 0.391  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Slow Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk50                  ; -2.000 ; -495.300      ;
; S08clk                 ; -0.500 ; -60.000       ;
; sci:S08sci|baudgen[10] ; -0.500 ; -14.000       ;
; sci:S08sci|baudgen[12] ; -0.500 ; -13.000       ;
+------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'S08clk'                                                                            ;
+---------+-------------+---------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node   ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------+---------+--------------+-------------+--------------+------------+------------+
; -16.064 ; IR[4]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.019      ; 17.119     ;
; -16.024 ; IR[6]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.019      ; 17.079     ;
; -15.996 ; IR[2]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.019      ; 17.051     ;
; -15.958 ; IR[4]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 16.996     ;
; -15.918 ; IR[6]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 16.956     ;
; -15.890 ; IR[2]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 16.928     ;
; -15.854 ; IR[3]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.019      ; 16.909     ;
; -15.788 ; IR[5]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.019      ; 16.843     ;
; -15.748 ; IR[3]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 16.786     ;
; -15.741 ; IR[4]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 16.779     ;
; -15.705 ; IR[7]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.019      ; 16.760     ;
; -15.701 ; IR[6]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 16.739     ;
; -15.682 ; IR[5]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 16.720     ;
; -15.673 ; IR[2]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 16.711     ;
; -15.655 ; IR[0]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.019      ; 16.710     ;
; -15.646 ; IR[1]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.019      ; 16.701     ;
; -15.599 ; IR[7]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 16.637     ;
; -15.549 ; IR[0]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 16.587     ;
; -15.540 ; IR[1]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 16.578     ;
; -15.531 ; IR[3]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 16.569     ;
; -15.465 ; IR[5]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 16.503     ;
; -15.445 ; CPUstate[1] ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.022      ; 16.503     ;
; -15.382 ; IR[7]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 16.420     ;
; -15.339 ; CPUstate[1] ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 16.380     ;
; -15.332 ; IR[0]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 16.370     ;
; -15.323 ; IR[1]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 16.361     ;
; -15.226 ; IR[4]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 16.264     ;
; -15.186 ; IR[6]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 16.224     ;
; -15.185 ; CPUstate[0] ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.022      ; 16.243     ;
; -15.178 ; CPUstate[2] ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.022      ; 16.236     ;
; -15.158 ; IR[2]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 16.196     ;
; -15.122 ; CPUstate[1] ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 16.163     ;
; -15.103 ; IR[4]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 16.141     ;
; -15.079 ; CPUstate[0] ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 16.120     ;
; -15.072 ; CPUstate[2] ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 16.113     ;
; -15.066 ; IR[4]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 16.104     ;
; -15.063 ; IR[6]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 16.101     ;
; -15.035 ; IR[2]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 16.073     ;
; -15.026 ; IR[6]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 16.064     ;
; -15.016 ; IR[3]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 16.054     ;
; -14.998 ; IR[2]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 16.036     ;
; -14.972 ; IR[4]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 16.010     ;
; -14.950 ; IR[5]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 15.988     ;
; -14.932 ; IR[6]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 15.970     ;
; -14.904 ; IR[2]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 15.942     ;
; -14.898 ; IR[3]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 15.936     ;
; -14.867 ; IR[7]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 15.905     ;
; -14.862 ; CPUstate[0] ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 15.903     ;
; -14.856 ; IR[3]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 15.894     ;
; -14.855 ; CPUstate[2] ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 15.896     ;
; -14.838 ; IR[4]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 15.876     ;
; -14.827 ; IR[5]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 15.865     ;
; -14.817 ; IR[0]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 15.855     ;
; -14.808 ; IR[1]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 15.846     ;
; -14.798 ; IR[6]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 15.836     ;
; -14.790 ; IR[5]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 15.828     ;
; -14.770 ; IR[2]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 15.808     ;
; -14.762 ; IR[3]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 15.800     ;
; -14.749 ; IR[7]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 15.787     ;
; -14.742 ; IR[4]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; -0.001     ; 15.777     ;
; -14.707 ; IR[7]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 15.745     ;
; -14.702 ; IR[6]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; -0.001     ; 15.737     ;
; -14.698 ; IR[1]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 15.736     ;
; -14.696 ; IR[5]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 15.734     ;
; -14.694 ; IR[0]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 15.732     ;
; -14.674 ; IR[2]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; -0.001     ; 15.709     ;
; -14.657 ; IR[0]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 15.695     ;
; -14.648 ; IR[1]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 15.686     ;
; -14.633 ; IR[3]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 15.671     ;
; -14.627 ; A[4]        ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.017      ; 15.680     ;
; -14.613 ; IR[7]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 15.651     ;
; -14.608 ; A[6]        ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.017      ; 15.661     ;
; -14.607 ; CPUstate[1] ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 15.648     ;
; -14.563 ; IR[0]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 15.601     ;
; -14.562 ; IR[5]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 15.600     ;
; -14.554 ; IR[1]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 15.592     ;
; -14.532 ; IR[3]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; -0.001     ; 15.567     ;
; -14.521 ; A[4]        ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 15.557     ;
; -14.518 ; IR[4]       ; A[0]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 15.556     ;
; -14.502 ; A[6]        ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 15.538     ;
; -14.484 ; CPUstate[1] ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 15.525     ;
; -14.484 ; IR[7]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 15.522     ;
; -14.478 ; IR[6]       ; A[0]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 15.516     ;
; -14.466 ; IR[5]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; -0.001     ; 15.501     ;
; -14.450 ; IR[2]       ; A[0]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 15.488     ;
; -14.447 ; CPUstate[1] ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 15.488     ;
; -14.433 ; IR[1]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 15.471     ;
; -14.429 ; IR[0]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 15.467     ;
; -14.383 ; IR[7]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; -0.001     ; 15.418     ;
; -14.378 ; A[5]        ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.017      ; 15.431     ;
; -14.365 ; IR[4]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 15.401     ;
; -14.355 ; IR[4]       ; PC[6]   ; S08clk       ; S08clk      ; 1.000        ; -0.001     ; 15.390     ;
; -14.353 ; CPUstate[1] ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 15.394     ;
; -14.347 ; CPUstate[0] ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 15.388     ;
; -14.340 ; CPUstate[2] ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 15.381     ;
; -14.333 ; IR[0]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; -0.001     ; 15.368     ;
; -14.332 ; A[3]        ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.017      ; 15.385     ;
; -14.325 ; IR[6]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 15.361     ;
; -14.324 ; IR[1]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; -0.001     ; 15.359     ;
; -14.315 ; IR[6]       ; PC[6]   ; S08clk       ; S08clk      ; 1.000        ; -0.001     ; 15.350     ;
+---------+-------------+---------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk50'                                                                                       ;
+---------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; -13.967 ; IR[4]     ; FPU:S08fpu|A[4]     ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.482     ;
; -13.967 ; IR[4]     ; FPU:S08fpu|A[5]     ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.482     ;
; -13.967 ; IR[4]     ; FPU:S08fpu|A[10]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.482     ;
; -13.967 ; IR[4]     ; FPU:S08fpu|A[11]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.482     ;
; -13.967 ; IR[4]     ; FPU:S08fpu|A[12]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.482     ;
; -13.967 ; IR[4]     ; FPU:S08fpu|A[13]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.482     ;
; -13.967 ; IR[4]     ; FPU:S08fpu|A[16]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.482     ;
; -13.967 ; IR[4]     ; FPU:S08fpu|A[17]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.482     ;
; -13.961 ; IR[4]     ; FPU:S08fpu|A[14]    ; S08clk       ; clk50       ; 1.000        ; 0.508      ; 15.505     ;
; -13.961 ; IR[4]     ; FPU:S08fpu|A[15]    ; S08clk       ; clk50       ; 1.000        ; 0.508      ; 15.505     ;
; -13.961 ; IR[4]     ; FPU:S08fpu|A[18]    ; S08clk       ; clk50       ; 1.000        ; 0.508      ; 15.505     ;
; -13.961 ; IR[4]     ; FPU:S08fpu|A[22]    ; S08clk       ; clk50       ; 1.000        ; 0.508      ; 15.505     ;
; -13.938 ; IR[4]     ; FPU:S08fpu|A[1]     ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.453     ;
; -13.927 ; IR[6]     ; FPU:S08fpu|A[4]     ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.442     ;
; -13.927 ; IR[6]     ; FPU:S08fpu|A[5]     ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.442     ;
; -13.927 ; IR[6]     ; FPU:S08fpu|A[10]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.442     ;
; -13.927 ; IR[6]     ; FPU:S08fpu|A[11]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.442     ;
; -13.927 ; IR[6]     ; FPU:S08fpu|A[12]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.442     ;
; -13.927 ; IR[6]     ; FPU:S08fpu|A[13]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.442     ;
; -13.927 ; IR[6]     ; FPU:S08fpu|A[16]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.442     ;
; -13.927 ; IR[6]     ; FPU:S08fpu|A[17]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.442     ;
; -13.921 ; IR[6]     ; FPU:S08fpu|A[14]    ; S08clk       ; clk50       ; 1.000        ; 0.508      ; 15.465     ;
; -13.921 ; IR[6]     ; FPU:S08fpu|A[15]    ; S08clk       ; clk50       ; 1.000        ; 0.508      ; 15.465     ;
; -13.921 ; IR[6]     ; FPU:S08fpu|A[18]    ; S08clk       ; clk50       ; 1.000        ; 0.508      ; 15.465     ;
; -13.921 ; IR[6]     ; FPU:S08fpu|A[22]    ; S08clk       ; clk50       ; 1.000        ; 0.508      ; 15.465     ;
; -13.899 ; IR[2]     ; FPU:S08fpu|A[4]     ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.414     ;
; -13.899 ; IR[2]     ; FPU:S08fpu|A[5]     ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.414     ;
; -13.899 ; IR[2]     ; FPU:S08fpu|A[10]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.414     ;
; -13.899 ; IR[2]     ; FPU:S08fpu|A[11]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.414     ;
; -13.899 ; IR[2]     ; FPU:S08fpu|A[12]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.414     ;
; -13.899 ; IR[2]     ; FPU:S08fpu|A[13]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.414     ;
; -13.899 ; IR[2]     ; FPU:S08fpu|A[16]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.414     ;
; -13.899 ; IR[2]     ; FPU:S08fpu|A[17]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.414     ;
; -13.898 ; IR[6]     ; FPU:S08fpu|A[1]     ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.413     ;
; -13.893 ; IR[2]     ; FPU:S08fpu|A[14]    ; S08clk       ; clk50       ; 1.000        ; 0.508      ; 15.437     ;
; -13.893 ; IR[2]     ; FPU:S08fpu|A[15]    ; S08clk       ; clk50       ; 1.000        ; 0.508      ; 15.437     ;
; -13.893 ; IR[2]     ; FPU:S08fpu|A[18]    ; S08clk       ; clk50       ; 1.000        ; 0.508      ; 15.437     ;
; -13.893 ; IR[2]     ; FPU:S08fpu|A[22]    ; S08clk       ; clk50       ; 1.000        ; 0.508      ; 15.437     ;
; -13.870 ; IR[2]     ; FPU:S08fpu|A[1]     ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.385     ;
; -13.757 ; IR[3]     ; FPU:S08fpu|A[4]     ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.272     ;
; -13.757 ; IR[3]     ; FPU:S08fpu|A[5]     ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.272     ;
; -13.757 ; IR[3]     ; FPU:S08fpu|A[10]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.272     ;
; -13.757 ; IR[3]     ; FPU:S08fpu|A[11]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.272     ;
; -13.757 ; IR[3]     ; FPU:S08fpu|A[12]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.272     ;
; -13.757 ; IR[3]     ; FPU:S08fpu|A[13]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.272     ;
; -13.757 ; IR[3]     ; FPU:S08fpu|A[16]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.272     ;
; -13.757 ; IR[3]     ; FPU:S08fpu|A[17]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.272     ;
; -13.751 ; IR[3]     ; FPU:S08fpu|A[14]    ; S08clk       ; clk50       ; 1.000        ; 0.508      ; 15.295     ;
; -13.751 ; IR[3]     ; FPU:S08fpu|A[15]    ; S08clk       ; clk50       ; 1.000        ; 0.508      ; 15.295     ;
; -13.751 ; IR[3]     ; FPU:S08fpu|A[18]    ; S08clk       ; clk50       ; 1.000        ; 0.508      ; 15.295     ;
; -13.751 ; IR[3]     ; FPU:S08fpu|A[22]    ; S08clk       ; clk50       ; 1.000        ; 0.508      ; 15.295     ;
; -13.728 ; IR[3]     ; FPU:S08fpu|A[1]     ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.243     ;
; -13.705 ; IR[4]     ; FPU:S08fpu|inloc[0] ; S08clk       ; clk50       ; 1.000        ; 0.503      ; 15.244     ;
; -13.705 ; IR[4]     ; FPU:S08fpu|inloc[1] ; S08clk       ; clk50       ; 1.000        ; 0.503      ; 15.244     ;
; -13.705 ; IR[4]     ; FPU:S08fpu|inloc[2] ; S08clk       ; clk50       ; 1.000        ; 0.503      ; 15.244     ;
; -13.691 ; IR[5]     ; FPU:S08fpu|A[4]     ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.206     ;
; -13.691 ; IR[5]     ; FPU:S08fpu|A[5]     ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.206     ;
; -13.691 ; IR[5]     ; FPU:S08fpu|A[10]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.206     ;
; -13.691 ; IR[5]     ; FPU:S08fpu|A[11]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.206     ;
; -13.691 ; IR[5]     ; FPU:S08fpu|A[12]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.206     ;
; -13.691 ; IR[5]     ; FPU:S08fpu|A[13]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.206     ;
; -13.691 ; IR[5]     ; FPU:S08fpu|A[16]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.206     ;
; -13.691 ; IR[5]     ; FPU:S08fpu|A[17]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.206     ;
; -13.685 ; IR[5]     ; FPU:S08fpu|A[14]    ; S08clk       ; clk50       ; 1.000        ; 0.508      ; 15.229     ;
; -13.685 ; IR[5]     ; FPU:S08fpu|A[15]    ; S08clk       ; clk50       ; 1.000        ; 0.508      ; 15.229     ;
; -13.685 ; IR[5]     ; FPU:S08fpu|A[18]    ; S08clk       ; clk50       ; 1.000        ; 0.508      ; 15.229     ;
; -13.685 ; IR[5]     ; FPU:S08fpu|A[22]    ; S08clk       ; clk50       ; 1.000        ; 0.508      ; 15.229     ;
; -13.673 ; IR[4]     ; FPU:S08fpu|A[3]     ; S08clk       ; clk50       ; 1.000        ; 0.504      ; 15.213     ;
; -13.670 ; IR[4]     ; FPU:S08fpu|A[2]     ; S08clk       ; clk50       ; 1.000        ; 0.504      ; 15.210     ;
; -13.665 ; IR[6]     ; FPU:S08fpu|inloc[0] ; S08clk       ; clk50       ; 1.000        ; 0.503      ; 15.204     ;
; -13.665 ; IR[6]     ; FPU:S08fpu|inloc[1] ; S08clk       ; clk50       ; 1.000        ; 0.503      ; 15.204     ;
; -13.665 ; IR[6]     ; FPU:S08fpu|inloc[2] ; S08clk       ; clk50       ; 1.000        ; 0.503      ; 15.204     ;
; -13.662 ; IR[5]     ; FPU:S08fpu|A[1]     ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.177     ;
; -13.637 ; IR[2]     ; FPU:S08fpu|inloc[0] ; S08clk       ; clk50       ; 1.000        ; 0.503      ; 15.176     ;
; -13.637 ; IR[2]     ; FPU:S08fpu|inloc[1] ; S08clk       ; clk50       ; 1.000        ; 0.503      ; 15.176     ;
; -13.637 ; IR[2]     ; FPU:S08fpu|inloc[2] ; S08clk       ; clk50       ; 1.000        ; 0.503      ; 15.176     ;
; -13.633 ; IR[6]     ; FPU:S08fpu|A[3]     ; S08clk       ; clk50       ; 1.000        ; 0.504      ; 15.173     ;
; -13.630 ; IR[6]     ; FPU:S08fpu|A[2]     ; S08clk       ; clk50       ; 1.000        ; 0.504      ; 15.170     ;
; -13.608 ; IR[7]     ; FPU:S08fpu|A[4]     ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.123     ;
; -13.608 ; IR[7]     ; FPU:S08fpu|A[5]     ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.123     ;
; -13.608 ; IR[7]     ; FPU:S08fpu|A[10]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.123     ;
; -13.608 ; IR[7]     ; FPU:S08fpu|A[11]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.123     ;
; -13.608 ; IR[7]     ; FPU:S08fpu|A[12]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.123     ;
; -13.608 ; IR[7]     ; FPU:S08fpu|A[13]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.123     ;
; -13.608 ; IR[7]     ; FPU:S08fpu|A[16]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.123     ;
; -13.608 ; IR[7]     ; FPU:S08fpu|A[17]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.123     ;
; -13.605 ; IR[2]     ; FPU:S08fpu|A[3]     ; S08clk       ; clk50       ; 1.000        ; 0.504      ; 15.145     ;
; -13.602 ; IR[7]     ; FPU:S08fpu|A[14]    ; S08clk       ; clk50       ; 1.000        ; 0.508      ; 15.146     ;
; -13.602 ; IR[7]     ; FPU:S08fpu|A[15]    ; S08clk       ; clk50       ; 1.000        ; 0.508      ; 15.146     ;
; -13.602 ; IR[7]     ; FPU:S08fpu|A[18]    ; S08clk       ; clk50       ; 1.000        ; 0.508      ; 15.146     ;
; -13.602 ; IR[7]     ; FPU:S08fpu|A[22]    ; S08clk       ; clk50       ; 1.000        ; 0.508      ; 15.146     ;
; -13.602 ; IR[2]     ; FPU:S08fpu|A[2]     ; S08clk       ; clk50       ; 1.000        ; 0.504      ; 15.142     ;
; -13.579 ; IR[7]     ; FPU:S08fpu|A[1]     ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.094     ;
; -13.558 ; IR[0]     ; FPU:S08fpu|A[4]     ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.073     ;
; -13.558 ; IR[0]     ; FPU:S08fpu|A[5]     ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.073     ;
; -13.558 ; IR[0]     ; FPU:S08fpu|A[10]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.073     ;
; -13.558 ; IR[0]     ; FPU:S08fpu|A[11]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.073     ;
; -13.558 ; IR[0]     ; FPU:S08fpu|A[12]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.073     ;
; -13.558 ; IR[0]     ; FPU:S08fpu|A[13]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.073     ;
; -13.558 ; IR[0]     ; FPU:S08fpu|A[16]    ; S08clk       ; clk50       ; 1.000        ; 0.479      ; 15.073     ;
+---------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sci:S08sci|baudgen[10]'                                                                                                            ;
+--------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.571 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.007      ; 2.614      ;
; -1.571 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.007      ; 2.614      ;
; -1.571 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.007      ; 2.614      ;
; -1.571 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.007      ; 2.614      ;
; -1.571 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.007      ; 2.614      ;
; -1.490 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.007      ; 2.533      ;
; -1.490 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.007      ; 2.533      ;
; -1.490 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.007      ; 2.533      ;
; -1.490 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.007      ; 2.533      ;
; -1.490 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.007      ; 2.533      ;
; -1.381 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.417      ;
; -1.378 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.414      ;
; -1.335 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.371      ;
; -1.332 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.368      ;
; -1.329 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.007      ; 2.372      ;
; -1.329 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.007      ; 2.372      ;
; -1.329 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.007      ; 2.372      ;
; -1.329 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.007      ; 2.372      ;
; -1.329 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.007      ; 2.372      ;
; -1.312 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 2.349      ;
; -1.309 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 2.346      ;
; -1.285 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.003      ; 2.324      ;
; -1.285 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.003      ; 2.324      ;
; -1.285 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.003      ; 2.324      ;
; -1.284 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.320      ;
; -1.281 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.317      ;
; -1.277 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 2.314      ;
; -1.274 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 2.311      ;
; -1.217 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 2.254      ;
; -1.214 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 2.251      ;
; -1.204 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.003      ; 2.243      ;
; -1.204 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.003      ; 2.243      ;
; -1.204 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.003      ; 2.243      ;
; -1.043 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.003      ; 2.082      ;
; -1.043 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.003      ; 2.082      ;
; -1.043 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.003      ; 2.082      ;
; -1.025 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 2.060      ;
; -1.025 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 2.060      ;
; -1.025 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 2.060      ;
; -1.021 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 2.056      ;
; -1.021 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 2.056      ;
; -1.021 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 2.056      ;
; -0.918 ; sci:S08sci|shiftin[3]   ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.954      ;
; -0.891 ; sci:S08sci|shiftin[7]   ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.927      ;
; -0.887 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 1.922      ;
; -0.887 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 1.922      ;
; -0.887 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 1.922      ;
; -0.368 ; sci:S08sci|shiftin[6]   ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.004      ; 1.408      ;
; -0.348 ; sci:S08sci|shiftin[1]   ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.004     ; 1.380      ;
; -0.276 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.312      ;
; -0.061 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.097      ;
; -0.040 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.076      ;
; -0.040 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.076      ;
; 0.048  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.988      ;
; 0.098  ; sci:S08sci|shiftin[4]   ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.938      ;
; 0.107  ; sci:S08sci|shiftin[2]   ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.929      ;
; 0.250  ; sci:S08sci|shiftin[5]   ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.786      ;
; 0.379  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.657      ;
+--------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sci:S08sci|baudgen[12]'                                                                                                          ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.082 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.004      ; 2.122      ;
; -1.081 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.004      ; 2.121      ;
; -1.077 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.004      ; 2.117      ;
; -0.972 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 2.008      ;
; -0.972 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 2.008      ;
; -0.970 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 2.006      ;
; -0.969 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 2.005      ;
; -0.969 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 2.005      ;
; -0.962 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 1.997      ;
; -0.858 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.004      ; 1.898      ;
; -0.857 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.004      ; 1.897      ;
; -0.853 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.004      ; 1.893      ;
; -0.796 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.004      ; 1.836      ;
; -0.795 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.004      ; 1.835      ;
; -0.791 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.004      ; 1.831      ;
; -0.748 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.784      ;
; -0.748 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.784      ;
; -0.746 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.782      ;
; -0.745 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.781      ;
; -0.745 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.781      ;
; -0.738 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 1.773      ;
; -0.686 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.722      ;
; -0.686 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.722      ;
; -0.684 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.720      ;
; -0.683 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.719      ;
; -0.683 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.719      ;
; -0.676 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 1.711      ;
; -0.663 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.699      ;
; -0.638 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.004      ; 1.678      ;
; -0.637 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.004      ; 1.677      ;
; -0.633 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.004      ; 1.673      ;
; -0.531 ; sci:S08sci|shiftout[8] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.567      ;
; -0.528 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.564      ;
; -0.528 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.564      ;
; -0.526 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.562      ;
; -0.525 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.561      ;
; -0.525 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.561      ;
; -0.518 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 1.553      ;
; -0.494 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.530      ;
; -0.468 ; sci:S08sci|shiftout[6] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.004     ; 1.500      ;
; -0.439 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.475      ;
; -0.377 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.413      ;
; -0.273 ; sci:S08sci|trandata[6] ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.225      ; 1.534      ;
; -0.272 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.308      ;
; -0.245 ; sci:S08sci|shiftout[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 1.280      ;
; -0.219 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.255      ;
; -0.210 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.246      ;
; -0.126 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.229      ; 1.391      ;
; -0.125 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.229      ; 1.390      ;
; -0.122 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.229      ; 1.387      ;
; -0.116 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.152      ;
; -0.115 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.151      ;
; -0.058 ; sci:S08sci|shiftout[7] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.094      ;
; -0.044 ; sci:S08sci|shiftout[5] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.080      ;
; -0.036 ; sci:S08sci|shiftout[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.072      ;
; -0.030 ; sci:S08sci|shiftout[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.066      ;
; -0.028 ; sci:S08sci|shiftout[4] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.064      ;
; 0.014  ; sci:S08sci|trandata[4] ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.220      ; 1.242      ;
; 0.014  ; sci:S08sci|trandata[1] ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.220      ; 1.242      ;
; 0.026  ; sci:S08sci|trandata[3] ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.220      ; 1.230      ;
; 0.027  ; sci:S08sci|trandata[2] ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.220      ; 1.229      ;
; 0.028  ; sci:S08sci|trandata[0] ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.220      ; 1.228      ;
; 0.064  ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.972      ;
; 0.067  ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.969      ;
; 0.092  ; sci:S08sci|newtrandata ; sci:S08sci|txdstate[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.225      ; 1.169      ;
; 0.160  ; sci:S08sci|trandata[7] ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.225      ; 1.101      ;
; 0.199  ; sci:S08sci|trandata[5] ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.225      ; 1.062      ;
; 0.218  ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.818      ;
; 0.246  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.224      ; 1.014      ;
; 0.262  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.225      ; 0.999      ;
; 0.263  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.225      ; 0.998      ;
; 0.263  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.225      ; 0.998      ;
; 0.271  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.225      ; 0.990      ;
; 0.275  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.225      ; 0.986      ;
; 0.379  ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.657      ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk50'                                                                                                                   ;
+--------+------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                  ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+
; -1.721 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10]   ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 2.684      ; 1.479      ;
; -1.634 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12]   ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 2.684      ; 1.566      ;
; -1.221 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10]   ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 2.684      ; 1.479      ;
; -1.134 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12]   ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 2.684      ; 1.566      ;
; -1.038 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[11]   ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 2.684      ; 2.162      ;
; -1.012 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[8]    ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 2.683      ; 2.187      ;
; -0.998 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[12]   ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 2.684      ; 2.202      ;
; -0.953 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[11]   ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 2.684      ; 2.247      ;
; -0.950 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[10]   ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 2.684      ; 2.250      ;
; -0.763 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[8]    ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 2.683      ; 2.436      ;
; -0.747 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[9]    ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 2.684      ; 2.453      ;
; -0.538 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[11]   ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 2.684      ; 2.162      ;
; -0.512 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[8]    ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 2.683      ; 2.187      ;
; -0.498 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[9]    ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 2.684      ; 2.702      ;
; -0.498 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[12]   ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 2.684      ; 2.202      ;
; -0.453 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[11]   ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 2.684      ; 2.247      ;
; -0.450 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[10]   ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 2.684      ; 2.250      ;
; -0.263 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[8]    ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 2.683      ; 2.436      ;
; -0.247 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[9]    ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 2.684      ; 2.453      ;
; 0.002  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[9]    ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 2.684      ; 2.702      ;
; 0.391  ; clkdiv[0]              ; clkdiv[0]                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; sci:S08sci|baudgen[5]  ; sci:S08sci|baudgen[5]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|DivState    ; FPU:S08fpu|DivState      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|inloc[0]    ; FPU:S08fpu|inloc[0]      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|inloc[1]    ; FPU:S08fpu|inloc[1]      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|outloc[1]   ; FPU:S08fpu|outloc[1]     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|mA[23]      ; FPU:S08fpu|mA[23]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|MulState.01 ; FPU:S08fpu|MulState.01   ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|Round       ; FPU:S08fpu|Round         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|SBit        ; FPU:S08fpu|SBit          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|MulState.00 ; FPU:S08fpu|MulState.00   ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|outloc[0]   ; FPU:S08fpu|outloc[0]     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; sci:S08sci|rdrf        ; sci:S08sci|rdrf          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.521  ; clkdiv[27]             ; clkdiv[27]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.787      ;
; 0.524  ; FPU:S08fpu|mE[2]       ; FPU:S08fpu|Res[25]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.790      ;
; 0.542  ; FPU:S08fpu|Q[23]       ; FPU:S08fpu|Q[23]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.808      ;
; 0.564  ; A[7]                   ; FPU:S08fpu|X[31]         ; S08clk                 ; clk50       ; 0.000        ; 0.484      ; 1.314      ;
; 0.650  ; FPU:S08fpu|mA[17]      ; FPU:S08fpu|mA[16]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.916      ;
; 0.650  ; FPU:S08fpu|mA[10]      ; FPU:S08fpu|mA[9]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.916      ;
; 0.652  ; FPU:S08fpu|mA[7]       ; FPU:S08fpu|mA[6]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.918      ;
; 0.656  ; FPU:S08fpu|Y[21]       ; FPU:S08fpu|mB[21]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.922      ;
; 0.657  ; FPU:S08fpu|mA[14]      ; FPU:S08fpu|mA[13]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.923      ;
; 0.658  ; FPU:S08fpu|Y[19]       ; FPU:S08fpu|mB[19]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.924      ;
; 0.679  ; FPU:S08fpu|Q[6]        ; FPU:S08fpu|Res[6]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.945      ;
; 0.681  ; FPU:S08fpu|Q[0]        ; FPU:S08fpu|Q[1]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.947      ;
; 0.682  ; FPU:S08fpu|Q[20]       ; FPU:S08fpu|Q[21]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.948      ;
; 0.683  ; FPU:S08fpu|Q[22]       ; FPU:S08fpu|Q[23]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.949      ;
; 0.684  ; FPU:S08fpu|Q[3]        ; FPU:S08fpu|Q[4]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.950      ;
; 0.685  ; FPU:S08fpu|Q[14]       ; FPU:S08fpu|Q[15]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.951      ;
; 0.686  ; FPU:S08fpu|Q[6]        ; FPU:S08fpu|Q[7]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.952      ;
; 0.686  ; FPU:S08fpu|Q[16]       ; FPU:S08fpu|Q[17]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.952      ;
; 0.688  ; resetout               ; gotoreset                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.954      ;
; 0.688  ; FPU:S08fpu|Q[19]       ; FPU:S08fpu|Q[20]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.954      ;
; 0.690  ; FPU:S08fpu|Q[4]        ; FPU:S08fpu|Q[5]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.956      ;
; 0.690  ; FPU:S08fpu|Q[8]        ; FPU:S08fpu|Q[9]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.956      ;
; 0.730  ; sci:S08sci|baudgen[5]  ; sci:S08sci|baudgen[1]    ; clk50                  ; clk50       ; 0.000        ; 0.001      ; 0.997      ;
; 0.770  ; FPU:S08fpu|inloc[0]    ; FPU:S08fpu|inloc[1]      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.036      ;
; 0.776  ; FPU:S08fpu|Y[22]       ; FPU:S08fpu|mB[22]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.042      ;
; 0.778  ; FPU:S08fpu|Y[20]       ; FPU:S08fpu|mB[20]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.044      ;
; 0.778  ; sci:S08sci|txdstate[2] ; sci:S08sci|prevtxdstate9 ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; -0.225     ; 0.819      ;
; 0.785  ; FPU:S08fpu|MulState.01 ; FPU:S08fpu|mA[23]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.051      ;
; 0.788  ; clkdiv[14]             ; clkdiv[14]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.054      ;
; 0.791  ; FPU:S08fpu|P[0]        ; FPU:S08fpu|MulState.10   ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.057      ;
; 0.794  ; clkdiv[7]              ; clkdiv[7]                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.060      ;
; 0.794  ; FPU:S08fpu|A[14]       ; FPU:S08fpu|A[15]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.060      ;
; 0.794  ; sci:S08sci|rcvstate[2] ; sci:S08sci|prevrcvstate7 ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; -0.249     ; 0.811      ;
; 0.795  ; clkdiv[9]              ; clkdiv[9]                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.061      ;
; 0.799  ; clkdiv[5]              ; clkdiv[5]                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clkdiv[11]             ; clkdiv[11]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clkdiv[12]             ; clkdiv[12]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clkdiv[16]             ; clkdiv[16]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clkdiv[18]             ; clkdiv[18]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clkdiv[23]             ; clkdiv[23]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clkdiv[25]             ; clkdiv[25]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; FPU:S08fpu|mA[21]      ; FPU:S08fpu|mA[20]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.800  ; FPU:S08fpu|mA[13]      ; FPU:S08fpu|mA[12]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.066      ;
; 0.800  ; FPU:S08fpu|mA[9]       ; FPU:S08fpu|mA[8]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.066      ;
; 0.801  ; FPU:S08fpu|Q[5]        ; FPU:S08fpu|Q[5]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.067      ;
; 0.801  ; FPU:S08fpu|mA[12]      ; FPU:S08fpu|mA[11]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.067      ;
; 0.802  ; FPU:S08fpu|mA[19]      ; FPU:S08fpu|mA[18]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; FPU:S08fpu|mA[15]      ; FPU:S08fpu|mA[14]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.068      ;
; 0.803  ; FPU:S08fpu|Q[12]       ; FPU:S08fpu|Q[12]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.069      ;
; 0.803  ; FPU:S08fpu|Y[18]       ; FPU:S08fpu|mB[18]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.069      ;
; 0.805  ; clkdiv[15]             ; clkdiv[15]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; clkdiv[2]              ; clkdiv[2]                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clkdiv[13]             ; clkdiv[13]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clkdiv[21]             ; clkdiv[21]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; FPU:S08fpu|A[7]        ; FPU:S08fpu|A[8]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; FPU:S08fpu|Q[10]       ; FPU:S08fpu|Q[10]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.072      ;
; 0.810  ; FPU:S08fpu|A[12]       ; FPU:S08fpu|A[13]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; FPU:S08fpu|Q[7]        ; FPU:S08fpu|Q[7]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.076      ;
; 0.812  ; sci:S08sci|baudgen[2]  ; sci:S08sci|baudgen[2]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.078      ;
; 0.812  ; FPU:S08fpu|Q[13]       ; FPU:S08fpu|Q[13]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.078      ;
; 0.813  ; FPU:S08fpu|SBit        ; FPU:S08fpu|MulState.10   ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; clkdiv[0]              ; clkdiv[1]                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; FPU:S08fpu|Q[9]        ; FPU:S08fpu|Q[9]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; FPU:S08fpu|Q[11]       ; FPU:S08fpu|Q[11]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.080      ;
; 0.815  ; FPU:S08fpu|MulState.01 ; FPU:S08fpu|MulState.00   ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.081      ;
; 0.816  ; sci:S08sci|baudgen[5]  ; sci:S08sci|baudgen[3]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.082      ;
; 0.816  ; FPU:S08fpu|Q[21]       ; FPU:S08fpu|Q[21]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.082      ;
+--------+------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'S08clk'                                                                               ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; A[7]        ; A[7]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; A[6]        ; A[6]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; A[5]        ; A[5]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; A[4]        ; A[4]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; A[3]        ; A[3]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; A[2]        ; A[2]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; C           ; C           ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CPUstate[2] ; CPUstate[2] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.527 ; A[5]        ; A[4]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.793      ;
; 0.533 ; A[3]        ; A[2]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.799      ;
; 0.801 ; SP[6]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; SP[8]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.068      ;
; 0.806 ; SP[1]       ; SP[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; SP[4]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.072      ;
; 0.830 ; SP[5]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.096      ;
; 0.835 ; SP[9]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.101      ;
; 0.848 ; A[6]        ; A[5]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.114      ;
; 0.984 ; SP[7]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.250      ;
; 0.992 ; SP[2]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.258      ;
; 1.046 ; A[4]        ; A[3]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.312      ;
; 1.046 ; CPUstate[0] ; CPUstate[2] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.312      ;
; 1.083 ; A[1]        ; A[1]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.349      ;
; 1.102 ; A[0]        ; A[0]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.368      ;
; 1.155 ; CPUstate[0] ; CPUstate[0] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.421      ;
; 1.184 ; SP[6]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.450      ;
; 1.185 ; SP[8]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.451      ;
; 1.189 ; SP[0]       ; SP[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; SP[1]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.455      ;
; 1.192 ; SP[0]       ; SP[0]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.458      ;
; 1.218 ; SP[5]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.484      ;
; 1.239 ; SP[3]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.505      ;
; 1.255 ; SP[6]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.521      ;
; 1.255 ; CPUstate[2] ; CPUstate[0] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.521      ;
; 1.260 ; SP[0]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; SP[1]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.526      ;
; 1.273 ; CPUstate[1] ; CPUstate[0] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.539      ;
; 1.281 ; SP[4]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.547      ;
; 1.288 ; gotoreset   ; CPUstate[0] ; clk50        ; S08clk      ; 0.000        ; -0.504     ; 1.050      ;
; 1.289 ; SP[5]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.555      ;
; 1.326 ; SP[6]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.592      ;
; 1.331 ; SP[1]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; SP[0]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.597      ;
; 1.352 ; SP[4]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.618      ;
; 1.360 ; SP[5]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.626      ;
; 1.367 ; SP[7]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.633      ;
; 1.375 ; SP[2]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.641      ;
; 1.402 ; SP[0]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.668      ;
; 1.423 ; SP[4]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.689      ;
; 1.431 ; SP[5]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.697      ;
; 1.438 ; SP[7]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.704      ;
; 1.446 ; SP[2]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.712      ;
; 1.490 ; SP[1]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.756      ;
; 1.494 ; SP[4]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.760      ;
; 1.561 ; SP[1]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.827      ;
; 1.561 ; SP[0]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.827      ;
; 1.565 ; SP[4]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.831      ;
; 1.591 ; PC[9]       ; PC[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.857      ;
; 1.605 ; SP[2]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.871      ;
; 1.622 ; SP[3]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.888      ;
; 1.632 ; SP[1]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.898      ;
; 1.632 ; SP[0]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.898      ;
; 1.655 ; A[7]        ; A[6]        ; S08clk       ; S08clk      ; 0.000        ; -0.017     ; 1.904      ;
; 1.676 ; SP[2]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.942      ;
; 1.703 ; SP[1]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.969      ;
; 1.703 ; SP[0]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.969      ;
; 1.708 ; A[2]        ; A[1]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.974      ;
; 1.747 ; SP[2]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.013      ;
; 1.774 ; SP[1]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.040      ;
; 1.774 ; SP[0]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.040      ;
; 1.781 ; SP[3]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.047      ;
; 1.795 ; HX[5]       ; HX[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.061      ;
; 1.809 ; CPUstate[1] ; CPUstate[1] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.075      ;
; 1.818 ; SP[2]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.084      ;
; 1.825 ; HX[7]       ; HX[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.091      ;
; 1.830 ; HX[2]       ; HX[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.096      ;
; 1.831 ; CPUstate[0] ; PC[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.003      ; 2.100      ;
; 1.843 ; MAR[4]      ; PC[4]       ; S08clk       ; S08clk      ; 0.000        ; -0.004     ; 2.105      ;
; 1.845 ; SP[0]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.111      ;
; 1.852 ; SP[3]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.118      ;
; 1.863 ; IR[1]       ; HX[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.012      ; 2.141      ;
; 1.872 ; CPUstate[2] ; PC[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.002      ; 2.140      ;
; 1.872 ; CPUstate[2] ; PC[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.002      ; 2.140      ;
; 1.872 ; CPUstate[2] ; PC[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.002      ; 2.140      ;
; 1.874 ; CPUstate[2] ; PC[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.002      ; 2.142      ;
; 1.875 ; CPUstate[2] ; PC[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.002      ; 2.143      ;
; 1.876 ; CPUstate[2] ; PC[0]       ; S08clk       ; S08clk      ; 0.000        ; 0.002      ; 2.144      ;
; 1.889 ; SP[2]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.155      ;
; 1.904 ; gotoreset   ; CPUstate[1] ; clk50        ; S08clk      ; 0.000        ; -0.504     ; 1.666      ;
; 1.912 ; CPUstate[1] ; PC[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.002      ; 2.180      ;
; 1.921 ; MAR[8]      ; PC[8]       ; S08clk       ; S08clk      ; 0.000        ; -0.017     ; 2.170      ;
; 1.923 ; SP[3]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.189      ;
; 1.925 ; HX[3]       ; HX[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.191      ;
; 1.929 ; MAR[0]      ; PC[0]       ; S08clk       ; S08clk      ; 0.000        ; -0.004     ; 2.191      ;
; 1.977 ; CPUstate[1] ; PC[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.003      ; 2.246      ;
; 1.994 ; SP[3]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.260      ;
; 2.052 ; MAR[2]      ; PC[2]       ; S08clk       ; S08clk      ; 0.000        ; -0.003     ; 2.315      ;
; 2.065 ; SP[3]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.331      ;
; 2.093 ; PC[8]       ; PC[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.359      ;
; 2.101 ; PC[3]       ; PC[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.367      ;
; 2.105 ; CPUstate[2] ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.021      ; 2.392      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sci:S08sci|baudgen[10]'                                                                                                            ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.391 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.520 ; sci:S08sci|shiftin[5]   ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.786      ;
; 0.663 ; sci:S08sci|shiftin[2]   ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.929      ;
; 0.672 ; sci:S08sci|shiftin[4]   ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.938      ;
; 0.722 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.988      ;
; 0.810 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.076      ;
; 0.831 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.097      ;
; 0.993 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 1.258      ;
; 0.998 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 1.263      ;
; 1.029 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 1.294      ;
; 1.046 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.312      ;
; 1.095 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.361      ;
; 1.114 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.380      ;
; 1.118 ; sci:S08sci|shiftin[1]   ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.004     ; 1.380      ;
; 1.138 ; sci:S08sci|shiftin[6]   ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.004      ; 1.408      ;
; 1.314 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 1.579      ;
; 1.314 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 1.579      ;
; 1.395 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.661      ;
; 1.428 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 1.693      ;
; 1.428 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 1.693      ;
; 1.461 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 1.726      ;
; 1.461 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 1.726      ;
; 1.603 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.869      ;
; 1.661 ; sci:S08sci|shiftin[7]   ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.927      ;
; 1.688 ; sci:S08sci|shiftin[3]   ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.954      ;
; 1.813 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.003      ; 2.082      ;
; 1.813 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.003      ; 2.082      ;
; 1.813 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.003      ; 2.082      ;
; 1.974 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.003      ; 2.243      ;
; 1.974 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.003      ; 2.243      ;
; 1.974 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.003      ; 2.243      ;
; 1.984 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 2.251      ;
; 1.987 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 2.254      ;
; 2.044 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 2.311      ;
; 2.047 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 2.314      ;
; 2.055 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.003      ; 2.324      ;
; 2.055 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.003      ; 2.324      ;
; 2.055 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.003      ; 2.324      ;
; 2.079 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 2.346      ;
; 2.082 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 2.349      ;
; 2.099 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.007      ; 2.372      ;
; 2.099 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.007      ; 2.372      ;
; 2.099 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.007      ; 2.372      ;
; 2.099 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.007      ; 2.372      ;
; 2.099 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.007      ; 2.372      ;
; 2.260 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.007      ; 2.533      ;
; 2.260 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.007      ; 2.533      ;
; 2.260 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.007      ; 2.533      ;
; 2.260 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.007      ; 2.533      ;
; 2.260 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.007      ; 2.533      ;
; 2.341 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.007      ; 2.614      ;
; 2.341 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.007      ; 2.614      ;
; 2.341 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.007      ; 2.614      ;
; 2.341 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.007      ; 2.614      ;
; 2.341 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.007      ; 2.614      ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sci:S08sci|baudgen[12]'                                                                                                          ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.391 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.657      ;
; 0.495 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.225      ; 0.986      ;
; 0.499 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.225      ; 0.990      ;
; 0.507 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.225      ; 0.998      ;
; 0.507 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.225      ; 0.998      ;
; 0.508 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.225      ; 0.999      ;
; 0.524 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.224      ; 1.014      ;
; 0.552 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.818      ;
; 0.571 ; sci:S08sci|trandata[5] ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.225      ; 1.062      ;
; 0.610 ; sci:S08sci|trandata[7] ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.225      ; 1.101      ;
; 0.678 ; sci:S08sci|newtrandata ; sci:S08sci|txdstate[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.225      ; 1.169      ;
; 0.703 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.969      ;
; 0.706 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.972      ;
; 0.742 ; sci:S08sci|trandata[0] ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.220      ; 1.228      ;
; 0.743 ; sci:S08sci|trandata[2] ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.220      ; 1.229      ;
; 0.744 ; sci:S08sci|trandata[3] ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.220      ; 1.230      ;
; 0.756 ; sci:S08sci|trandata[4] ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.220      ; 1.242      ;
; 0.756 ; sci:S08sci|trandata[1] ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.220      ; 1.242      ;
; 0.798 ; sci:S08sci|shiftout[4] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.064      ;
; 0.800 ; sci:S08sci|shiftout[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.066      ;
; 0.806 ; sci:S08sci|shiftout[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.072      ;
; 0.814 ; sci:S08sci|shiftout[5] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.080      ;
; 0.828 ; sci:S08sci|shiftout[7] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.094      ;
; 0.885 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.151      ;
; 0.886 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.152      ;
; 0.892 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.229      ; 1.387      ;
; 0.895 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.229      ; 1.390      ;
; 0.896 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.229      ; 1.391      ;
; 0.980 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.246      ;
; 0.989 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.255      ;
; 1.015 ; sci:S08sci|shiftout[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 1.280      ;
; 1.042 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.308      ;
; 1.043 ; sci:S08sci|trandata[6] ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.225      ; 1.534      ;
; 1.147 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.413      ;
; 1.238 ; sci:S08sci|shiftout[6] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.004     ; 1.500      ;
; 1.264 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.530      ;
; 1.288 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 1.553      ;
; 1.295 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.561      ;
; 1.296 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.562      ;
; 1.298 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.564      ;
; 1.298 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.564      ;
; 1.301 ; sci:S08sci|shiftout[8] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.567      ;
; 1.403 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.004      ; 1.673      ;
; 1.407 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.004      ; 1.677      ;
; 1.408 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.004      ; 1.678      ;
; 1.433 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.699      ;
; 1.446 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 1.711      ;
; 1.453 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.719      ;
; 1.453 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.719      ;
; 1.454 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.720      ;
; 1.456 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.722      ;
; 1.456 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.722      ;
; 1.508 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 1.773      ;
; 1.515 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.781      ;
; 1.515 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.781      ;
; 1.516 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.782      ;
; 1.518 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.784      ;
; 1.518 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.784      ;
; 1.561 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.004      ; 1.831      ;
; 1.565 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.004      ; 1.835      ;
; 1.566 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.004      ; 1.836      ;
; 1.623 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.004      ; 1.893      ;
; 1.627 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.004      ; 1.897      ;
; 1.628 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.004      ; 1.898      ;
; 1.732 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 1.997      ;
; 1.739 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 2.005      ;
; 1.739 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 2.005      ;
; 1.740 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 2.006      ;
; 1.742 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 2.008      ;
; 1.742 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 2.008      ;
; 1.847 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.004      ; 2.117      ;
; 1.851 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.004      ; 2.121      ;
; 1.852 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.004      ; 2.122      ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk50'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg9 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk50 ; Rise       ; clk50                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[0]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[0]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[10]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[10]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[11]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[11]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[12]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[12]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[13]                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'S08clk'                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target      ;
+--------+--------------+----------------+------------------+--------+------------+-------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; C           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; C           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[9]       ;
+--------+--------------+----------------+------------------+--------+------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sci:S08sci|baudgen[10]'                                                                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[7]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[7]|clk               ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sci:S08sci|baudgen[12]'                                                                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[8]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[8]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[3]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[3]|clk              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Times                                                                                 ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; clksel[*]  ; clk50                  ; 0.821  ; 0.821  ; Rise       ; clk50                  ;
;  clksel[0] ; clk50                  ; -0.352 ; -0.352 ; Rise       ; clk50                  ;
;  clksel[1] ; clk50                  ; 0.790  ; 0.790  ; Rise       ; clk50                  ;
;  clksel[2] ; clk50                  ; 0.821  ; 0.821  ; Rise       ; clk50                  ;
; pbin       ; clk50                  ; 4.003  ; 4.003  ; Rise       ; clk50                  ;
; resetin    ; clk50                  ; 4.648  ; 4.648  ; Rise       ; clk50                  ;
; rxd        ; sci:S08sci|baudgen[10] ; 5.987  ; 5.987  ; Rise       ; sci:S08sci|baudgen[10] ;
+------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; clksel[*]  ; clk50                  ; 0.582  ; 0.582  ; Rise       ; clk50                  ;
;  clksel[0] ; clk50                  ; 0.582  ; 0.582  ; Rise       ; clk50                  ;
;  clksel[1] ; clk50                  ; -0.171 ; -0.171 ; Rise       ; clk50                  ;
;  clksel[2] ; clk50                  ; 0.286  ; 0.286  ; Rise       ; clk50                  ;
; pbin       ; clk50                  ; -3.773 ; -3.773 ; Rise       ; clk50                  ;
; resetin    ; clk50                  ; -4.418 ; -4.418 ; Rise       ; clk50                  ;
; rxd        ; sci:S08sci|baudgen[10] ; -4.096 ; -4.096 ; Rise       ; sci:S08sci|baudgen[10] ;
+------------+------------------------+--------+--------+------------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; IRout[*]     ; S08clk                 ; 9.452  ; 9.452  ; Rise       ; S08clk                 ;
;  IRout[0]    ; S08clk                 ; 9.243  ; 9.243  ; Rise       ; S08clk                 ;
;  IRout[1]    ; S08clk                 ; 9.079  ; 9.079  ; Rise       ; S08clk                 ;
;  IRout[2]    ; S08clk                 ; 8.877  ; 8.877  ; Rise       ; S08clk                 ;
;  IRout[3]    ; S08clk                 ; 9.285  ; 9.285  ; Rise       ; S08clk                 ;
;  IRout[4]    ; S08clk                 ; 9.017  ; 9.017  ; Rise       ; S08clk                 ;
;  IRout[5]    ; S08clk                 ; 8.819  ; 8.819  ; Rise       ; S08clk                 ;
;  IRout[6]    ; S08clk                 ; 9.024  ; 9.024  ; Rise       ; S08clk                 ;
;  IRout[7]    ; S08clk                 ; 9.087  ; 9.087  ; Rise       ; S08clk                 ;
;  IRout[8]    ; S08clk                 ; 9.262  ; 9.262  ; Rise       ; S08clk                 ;
;  IRout[9]    ; S08clk                 ; 9.158  ; 9.158  ; Rise       ; S08clk                 ;
;  IRout[10]   ; S08clk                 ; 9.237  ; 9.237  ; Rise       ; S08clk                 ;
;  IRout[11]   ; S08clk                 ; 8.555  ; 8.555  ; Rise       ; S08clk                 ;
;  IRout[12]   ; S08clk                 ; 9.033  ; 9.033  ; Rise       ; S08clk                 ;
;  IRout[13]   ; S08clk                 ; 9.452  ; 9.452  ; Rise       ; S08clk                 ;
; addr[*]      ; S08clk                 ; 16.497 ; 16.497 ; Rise       ; S08clk                 ;
;  addr[0]     ; S08clk                 ; 14.291 ; 14.291 ; Rise       ; S08clk                 ;
;  addr[1]     ; S08clk                 ; 14.261 ; 14.261 ; Rise       ; S08clk                 ;
;  addr[2]     ; S08clk                 ; 14.304 ; 14.304 ; Rise       ; S08clk                 ;
;  addr[3]     ; S08clk                 ; 14.301 ; 14.301 ; Rise       ; S08clk                 ;
;  addr[4]     ; S08clk                 ; 14.529 ; 14.529 ; Rise       ; S08clk                 ;
;  addr[5]     ; S08clk                 ; 14.512 ; 14.512 ; Rise       ; S08clk                 ;
;  addr[6]     ; S08clk                 ; 14.554 ; 14.554 ; Rise       ; S08clk                 ;
;  addr[7]     ; S08clk                 ; 16.340 ; 16.340 ; Rise       ; S08clk                 ;
;  addr[8]     ; S08clk                 ; 15.911 ; 15.911 ; Rise       ; S08clk                 ;
;  addr[9]     ; S08clk                 ; 16.049 ; 16.049 ; Rise       ; S08clk                 ;
;  addr[10]    ; S08clk                 ; 15.614 ; 15.614 ; Rise       ; S08clk                 ;
;  addr[11]    ; S08clk                 ; 15.816 ; 15.816 ; Rise       ; S08clk                 ;
;  addr[12]    ; S08clk                 ; 16.012 ; 16.012 ; Rise       ; S08clk                 ;
;  addr[13]    ; S08clk                 ; 16.497 ; 16.497 ; Rise       ; S08clk                 ;
;  addr[14]    ; S08clk                 ; 14.002 ; 14.002 ; Rise       ; S08clk                 ;
;  addr[15]    ; S08clk                 ; 15.057 ; 15.057 ; Rise       ; S08clk                 ;
;  addr[16]    ; S08clk                 ; 14.356 ; 14.356 ; Rise       ; S08clk                 ;
;  addr[17]    ; S08clk                 ; 15.354 ; 15.354 ; Rise       ; S08clk                 ;
;  addr[18]    ; S08clk                 ; 15.276 ; 15.276 ; Rise       ; S08clk                 ;
;  addr[20]    ; S08clk                 ; 15.348 ; 15.348 ; Rise       ; S08clk                 ;
; data[*]      ; S08clk                 ; 21.781 ; 21.781 ; Rise       ; S08clk                 ;
;  data[0]     ; S08clk                 ; 20.535 ; 20.535 ; Rise       ; S08clk                 ;
;  data[1]     ; S08clk                 ; 20.857 ; 20.857 ; Rise       ; S08clk                 ;
;  data[2]     ; S08clk                 ; 20.846 ; 20.846 ; Rise       ; S08clk                 ;
;  data[3]     ; S08clk                 ; 20.830 ; 20.830 ; Rise       ; S08clk                 ;
;  data[4]     ; S08clk                 ; 20.827 ; 20.827 ; Rise       ; S08clk                 ;
;  data[5]     ; S08clk                 ; 20.848 ; 20.848 ; Rise       ; S08clk                 ;
;  data[6]     ; S08clk                 ; 20.847 ; 20.847 ; Rise       ; S08clk                 ;
;  data[7]     ; S08clk                 ; 21.347 ; 21.347 ; Rise       ; S08clk                 ;
;  data[8]     ; S08clk                 ; 20.639 ; 20.639 ; Rise       ; S08clk                 ;
;  data[9]     ; S08clk                 ; 20.653 ; 20.653 ; Rise       ; S08clk                 ;
;  data[10]    ; S08clk                 ; 21.357 ; 21.357 ; Rise       ; S08clk                 ;
;  data[11]    ; S08clk                 ; 20.330 ; 20.330 ; Rise       ; S08clk                 ;
;  data[12]    ; S08clk                 ; 21.781 ; 21.781 ; Rise       ; S08clk                 ;
;  data[13]    ; S08clk                 ; 20.792 ; 20.792 ; Rise       ; S08clk                 ;
; stateout[*]  ; S08clk                 ; 11.246 ; 11.246 ; Rise       ; S08clk                 ;
;  stateout[0] ; S08clk                 ; 9.808  ; 9.808  ; Rise       ; S08clk                 ;
;  stateout[1] ; S08clk                 ; 10.632 ; 10.632 ; Rise       ; S08clk                 ;
;  stateout[2] ; S08clk                 ; 11.246 ; 11.246 ; Rise       ; S08clk                 ;
;  stateout[3] ; S08clk                 ; 10.302 ; 10.302 ; Rise       ; S08clk                 ;
;  stateout[4] ; S08clk                 ; 10.865 ; 10.865 ; Rise       ; S08clk                 ;
;  stateout[5] ; S08clk                 ; 10.243 ; 10.243 ; Rise       ; S08clk                 ;
;  stateout[6] ; S08clk                 ; 10.899 ; 10.899 ; Rise       ; S08clk                 ;
; clkdisp      ; clk50                  ; 10.266 ; 10.266 ; Rise       ; clk50                  ;
; data[*]      ; clk50                  ; 16.896 ; 16.896 ; Rise       ; clk50                  ;
;  data[0]     ; clk50                  ; 16.090 ; 16.090 ; Rise       ; clk50                  ;
;  data[1]     ; clk50                  ; 16.405 ; 16.405 ; Rise       ; clk50                  ;
;  data[2]     ; clk50                  ; 16.393 ; 16.393 ; Rise       ; clk50                  ;
;  data[3]     ; clk50                  ; 16.383 ; 16.383 ; Rise       ; clk50                  ;
;  data[4]     ; clk50                  ; 16.400 ; 16.400 ; Rise       ; clk50                  ;
;  data[5]     ; clk50                  ; 16.392 ; 16.392 ; Rise       ; clk50                  ;
;  data[6]     ; clk50                  ; 16.381 ; 16.381 ; Rise       ; clk50                  ;
;  data[7]     ; clk50                  ; 15.720 ; 15.720 ; Rise       ; clk50                  ;
;  data[8]     ; clk50                  ; 14.873 ; 14.873 ; Rise       ; clk50                  ;
;  data[9]     ; clk50                  ; 14.886 ; 14.886 ; Rise       ; clk50                  ;
;  data[10]    ; clk50                  ; 15.606 ; 15.606 ; Rise       ; clk50                  ;
;  data[11]    ; clk50                  ; 14.578 ; 14.578 ; Rise       ; clk50                  ;
;  data[12]    ; clk50                  ; 16.896 ; 16.896 ; Rise       ; clk50                  ;
;  data[13]    ; clk50                  ; 15.027 ; 15.027 ; Rise       ; clk50                  ;
; data[*]      ; sci:S08sci|baudgen[10] ; 13.826 ; 13.826 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[0]     ; sci:S08sci|baudgen[10] ; 12.762 ; 12.762 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[1]     ; sci:S08sci|baudgen[10] ; 13.084 ; 13.084 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[2]     ; sci:S08sci|baudgen[10] ; 13.073 ; 13.073 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[3]     ; sci:S08sci|baudgen[10] ; 13.057 ; 13.057 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[4]     ; sci:S08sci|baudgen[10] ; 13.054 ; 13.054 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[5]     ; sci:S08sci|baudgen[10] ; 13.075 ; 13.075 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[6]     ; sci:S08sci|baudgen[10] ; 13.074 ; 13.074 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[7]     ; sci:S08sci|baudgen[10] ; 13.571 ; 13.571 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[8]     ; sci:S08sci|baudgen[10] ; 12.863 ; 12.863 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[9]     ; sci:S08sci|baudgen[10] ; 12.877 ; 12.877 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[10]    ; sci:S08sci|baudgen[10] ; 13.581 ; 13.581 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[11]    ; sci:S08sci|baudgen[10] ; 12.554 ; 12.554 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[12]    ; sci:S08sci|baudgen[10] ; 13.826 ; 13.826 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[13]    ; sci:S08sci|baudgen[10] ; 13.016 ; 13.016 ; Rise       ; sci:S08sci|baudgen[10] ;
; txd          ; sci:S08sci|baudgen[12] ; 9.118  ; 9.118  ; Rise       ; sci:S08sci|baudgen[12] ;
+--------------+------------------------+--------+--------+------------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; IRout[*]     ; S08clk                 ; 7.646  ; 7.646  ; Rise       ; S08clk                 ;
;  IRout[0]    ; S08clk                 ; 8.461  ; 8.461  ; Rise       ; S08clk                 ;
;  IRout[1]    ; S08clk                 ; 8.293  ; 8.293  ; Rise       ; S08clk                 ;
;  IRout[2]    ; S08clk                 ; 8.091  ; 8.091  ; Rise       ; S08clk                 ;
;  IRout[3]    ; S08clk                 ; 8.499  ; 8.499  ; Rise       ; S08clk                 ;
;  IRout[4]    ; S08clk                 ; 7.852  ; 7.852  ; Rise       ; S08clk                 ;
;  IRout[5]    ; S08clk                 ; 7.646  ; 7.646  ; Rise       ; S08clk                 ;
;  IRout[6]    ; S08clk                 ; 7.851  ; 7.851  ; Rise       ; S08clk                 ;
;  IRout[7]    ; S08clk                 ; 8.552  ; 8.552  ; Rise       ; S08clk                 ;
;  IRout[8]    ; S08clk                 ; 8.498  ; 8.498  ; Rise       ; S08clk                 ;
;  IRout[9]    ; S08clk                 ; 8.621  ; 8.621  ; Rise       ; S08clk                 ;
;  IRout[10]   ; S08clk                 ; 8.472  ; 8.472  ; Rise       ; S08clk                 ;
;  IRout[11]   ; S08clk                 ; 8.018  ; 8.018  ; Rise       ; S08clk                 ;
;  IRout[12]   ; S08clk                 ; 8.499  ; 8.499  ; Rise       ; S08clk                 ;
;  IRout[13]   ; S08clk                 ; 8.656  ; 8.656  ; Rise       ; S08clk                 ;
; addr[*]      ; S08clk                 ; 9.027  ; 9.027  ; Rise       ; S08clk                 ;
;  addr[0]     ; S08clk                 ; 9.032  ; 9.032  ; Rise       ; S08clk                 ;
;  addr[1]     ; S08clk                 ; 9.027  ; 9.027  ; Rise       ; S08clk                 ;
;  addr[2]     ; S08clk                 ; 9.045  ; 9.045  ; Rise       ; S08clk                 ;
;  addr[3]     ; S08clk                 ; 9.050  ; 9.050  ; Rise       ; S08clk                 ;
;  addr[4]     ; S08clk                 ; 9.274  ; 9.274  ; Rise       ; S08clk                 ;
;  addr[5]     ; S08clk                 ; 9.258  ; 9.258  ; Rise       ; S08clk                 ;
;  addr[6]     ; S08clk                 ; 9.293  ; 9.293  ; Rise       ; S08clk                 ;
;  addr[7]     ; S08clk                 ; 10.340 ; 10.340 ; Rise       ; S08clk                 ;
;  addr[8]     ; S08clk                 ; 9.911  ; 9.911  ; Rise       ; S08clk                 ;
;  addr[9]     ; S08clk                 ; 10.049 ; 10.049 ; Rise       ; S08clk                 ;
;  addr[10]    ; S08clk                 ; 9.612  ; 9.612  ; Rise       ; S08clk                 ;
;  addr[11]    ; S08clk                 ; 9.816  ; 9.816  ; Rise       ; S08clk                 ;
;  addr[12]    ; S08clk                 ; 10.012 ; 10.012 ; Rise       ; S08clk                 ;
;  addr[13]    ; S08clk                 ; 10.497 ; 10.497 ; Rise       ; S08clk                 ;
;  addr[14]    ; S08clk                 ; 9.280  ; 9.280  ; Rise       ; S08clk                 ;
;  addr[15]    ; S08clk                 ; 9.924  ; 9.924  ; Rise       ; S08clk                 ;
;  addr[16]    ; S08clk                 ; 9.687  ; 9.687  ; Rise       ; S08clk                 ;
;  addr[17]    ; S08clk                 ; 10.189 ; 10.189 ; Rise       ; S08clk                 ;
;  addr[18]    ; S08clk                 ; 10.112 ; 10.112 ; Rise       ; S08clk                 ;
;  addr[20]    ; S08clk                 ; 10.183 ; 10.183 ; Rise       ; S08clk                 ;
; data[*]      ; S08clk                 ; 8.766  ; 8.766  ; Rise       ; S08clk                 ;
;  data[0]     ; S08clk                 ; 10.669 ; 10.669 ; Rise       ; S08clk                 ;
;  data[1]     ; S08clk                 ; 10.996 ; 10.996 ; Rise       ; S08clk                 ;
;  data[2]     ; S08clk                 ; 10.984 ; 10.984 ; Rise       ; S08clk                 ;
;  data[3]     ; S08clk                 ; 10.968 ; 10.968 ; Rise       ; S08clk                 ;
;  data[4]     ; S08clk                 ; 10.991 ; 10.991 ; Rise       ; S08clk                 ;
;  data[5]     ; S08clk                 ; 10.985 ; 10.985 ; Rise       ; S08clk                 ;
;  data[6]     ; S08clk                 ; 10.988 ; 10.988 ; Rise       ; S08clk                 ;
;  data[7]     ; S08clk                 ; 9.908  ; 9.908  ; Rise       ; S08clk                 ;
;  data[8]     ; S08clk                 ; 9.061  ; 9.061  ; Rise       ; S08clk                 ;
;  data[9]     ; S08clk                 ; 9.074  ; 9.074  ; Rise       ; S08clk                 ;
;  data[10]    ; S08clk                 ; 9.794  ; 9.794  ; Rise       ; S08clk                 ;
;  data[11]    ; S08clk                 ; 8.766  ; 8.766  ; Rise       ; S08clk                 ;
;  data[12]    ; S08clk                 ; 9.988  ; 9.988  ; Rise       ; S08clk                 ;
;  data[13]    ; S08clk                 ; 9.215  ; 9.215  ; Rise       ; S08clk                 ;
; stateout[*]  ; S08clk                 ; 9.182  ; 9.182  ; Rise       ; S08clk                 ;
;  stateout[0] ; S08clk                 ; 9.182  ; 9.182  ; Rise       ; S08clk                 ;
;  stateout[1] ; S08clk                 ; 10.237 ; 10.237 ; Rise       ; S08clk                 ;
;  stateout[2] ; S08clk                 ; 10.851 ; 10.851 ; Rise       ; S08clk                 ;
;  stateout[3] ; S08clk                 ; 9.689  ; 9.689  ; Rise       ; S08clk                 ;
;  stateout[4] ; S08clk                 ; 10.500 ; 10.500 ; Rise       ; S08clk                 ;
;  stateout[5] ; S08clk                 ; 9.953  ; 9.953  ; Rise       ; S08clk                 ;
;  stateout[6] ; S08clk                 ; 10.504 ; 10.504 ; Rise       ; S08clk                 ;
; clkdisp      ; clk50                  ; 9.411  ; 9.411  ; Rise       ; clk50                  ;
; data[*]      ; clk50                  ; 11.282 ; 11.282 ; Rise       ; clk50                  ;
;  data[0]     ; clk50                  ; 11.816 ; 11.816 ; Rise       ; clk50                  ;
;  data[1]     ; clk50                  ; 12.143 ; 12.143 ; Rise       ; clk50                  ;
;  data[2]     ; clk50                  ; 12.131 ; 12.131 ; Rise       ; clk50                  ;
;  data[3]     ; clk50                  ; 12.115 ; 12.115 ; Rise       ; clk50                  ;
;  data[4]     ; clk50                  ; 12.138 ; 12.138 ; Rise       ; clk50                  ;
;  data[5]     ; clk50                  ; 12.132 ; 12.132 ; Rise       ; clk50                  ;
;  data[6]     ; clk50                  ; 12.135 ; 12.135 ; Rise       ; clk50                  ;
;  data[7]     ; clk50                  ; 12.280 ; 12.280 ; Rise       ; clk50                  ;
;  data[8]     ; clk50                  ; 11.574 ; 11.574 ; Rise       ; clk50                  ;
;  data[9]     ; clk50                  ; 11.587 ; 11.587 ; Rise       ; clk50                  ;
;  data[10]    ; clk50                  ; 12.311 ; 12.311 ; Rise       ; clk50                  ;
;  data[11]    ; clk50                  ; 11.282 ; 11.282 ; Rise       ; clk50                  ;
;  data[12]    ; clk50                  ; 11.689 ; 11.689 ; Rise       ; clk50                  ;
;  data[13]    ; clk50                  ; 11.730 ; 11.730 ; Rise       ; clk50                  ;
; data[*]      ; sci:S08sci|baudgen[10] ; 10.815 ; 10.815 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[0]     ; sci:S08sci|baudgen[10] ; 11.880 ; 11.880 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[1]     ; sci:S08sci|baudgen[10] ; 12.195 ; 12.195 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[2]     ; sci:S08sci|baudgen[10] ; 12.183 ; 12.183 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[3]     ; sci:S08sci|baudgen[10] ; 12.173 ; 12.173 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[4]     ; sci:S08sci|baudgen[10] ; 12.190 ; 12.190 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[5]     ; sci:S08sci|baudgen[10] ; 12.182 ; 12.182 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[6]     ; sci:S08sci|baudgen[10] ; 12.171 ; 12.171 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[7]     ; sci:S08sci|baudgen[10] ; 11.813 ; 11.813 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[8]     ; sci:S08sci|baudgen[10] ; 11.107 ; 11.107 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[9]     ; sci:S08sci|baudgen[10] ; 11.120 ; 11.120 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[10]    ; sci:S08sci|baudgen[10] ; 11.844 ; 11.844 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[11]    ; sci:S08sci|baudgen[10] ; 10.815 ; 10.815 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[12]    ; sci:S08sci|baudgen[10] ; 12.038 ; 12.038 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[13]    ; sci:S08sci|baudgen[10] ; 11.263 ; 11.263 ; Rise       ; sci:S08sci|baudgen[10] ;
; txd          ; sci:S08sci|baudgen[12] ; 9.118  ; 9.118  ; Rise       ; sci:S08sci|baudgen[12] ;
+--------------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 6.800 ; 6.800 ; 6.800 ; 6.800 ;
; clksel[1]  ; clkdisp     ; 7.942 ; 7.942 ; 7.942 ; 7.942 ;
; clksel[2]  ; clkdisp     ; 7.973 ; 7.973 ; 7.973 ; 7.973 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 6.800 ; 6.800 ; 6.800 ; 6.800 ;
; clksel[1]  ; clkdisp     ; 7.553 ; 7.553 ; 7.553 ; 7.553 ;
; clksel[2]  ; clkdisp     ; 7.096 ; 7.096 ; 7.096 ; 7.096 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------+
; Fast Model Setup Summary                        ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; S08clk                 ; -6.452 ; -289.752      ;
; clk50                  ; -5.579 ; -1240.803     ;
; sci:S08sci|baudgen[10] ; -0.267 ; -1.950        ;
; sci:S08sci|baudgen[12] ; 0.005  ; 0.000         ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Fast Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk50                  ; -1.272 ; -5.285        ;
; S08clk                 ; 0.215  ; 0.000         ;
; sci:S08sci|baudgen[10] ; 0.215  ; 0.000         ;
; sci:S08sci|baudgen[12] ; 0.215  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Fast Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk50                  ; -2.000 ; -495.300      ;
; S08clk                 ; -0.500 ; -60.000       ;
; sci:S08sci|baudgen[10] ; -0.500 ; -14.000       ;
; sci:S08sci|baudgen[12] ; -0.500 ; -13.000       ;
+------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'S08clk'                                                                           ;
+--------+-------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+---------+--------------+-------------+--------------+------------+------------+
; -6.452 ; IR[2]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.019      ; 7.503      ;
; -6.436 ; IR[2]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 7.470      ;
; -6.430 ; IR[6]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.019      ; 7.481      ;
; -6.422 ; IR[4]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.019      ; 7.473      ;
; -6.414 ; IR[6]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 7.448      ;
; -6.406 ; IR[4]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 7.440      ;
; -6.395 ; IR[3]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.019      ; 7.446      ;
; -6.379 ; IR[3]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 7.413      ;
; -6.334 ; IR[2]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 7.368      ;
; -6.333 ; IR[7]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.019      ; 7.384      ;
; -6.317 ; IR[7]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 7.351      ;
; -6.313 ; IR[5]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.019      ; 7.364      ;
; -6.312 ; IR[0]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.019      ; 7.363      ;
; -6.312 ; IR[6]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 7.346      ;
; -6.305 ; IR[1]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.019      ; 7.356      ;
; -6.304 ; IR[4]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 7.338      ;
; -6.297 ; IR[5]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 7.331      ;
; -6.296 ; IR[0]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 7.330      ;
; -6.289 ; IR[1]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 7.323      ;
; -6.277 ; IR[3]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 7.311      ;
; -6.215 ; IR[7]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 7.249      ;
; -6.198 ; CPUstate[1] ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.022      ; 7.252      ;
; -6.195 ; IR[5]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 7.229      ;
; -6.194 ; IR[0]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 7.228      ;
; -6.187 ; IR[1]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 7.221      ;
; -6.182 ; CPUstate[1] ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 7.219      ;
; -6.103 ; IR[2]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 7.137      ;
; -6.081 ; IR[6]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 7.115      ;
; -6.080 ; CPUstate[1] ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 7.117      ;
; -6.078 ; CPUstate[2] ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.022      ; 7.132      ;
; -6.073 ; IR[4]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 7.107      ;
; -6.071 ; IR[2]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 7.105      ;
; -6.070 ; CPUstate[0] ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.022      ; 7.124      ;
; -6.062 ; CPUstate[2] ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 7.099      ;
; -6.054 ; CPUstate[0] ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 7.091      ;
; -6.051 ; IR[2]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 7.085      ;
; -6.050 ; IR[6]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 7.084      ;
; -6.046 ; IR[3]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 7.080      ;
; -6.041 ; IR[4]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 7.075      ;
; -6.033 ; IR[3]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 7.067      ;
; -6.030 ; IR[6]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 7.064      ;
; -6.021 ; IR[2]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 7.055      ;
; -6.021 ; IR[4]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 7.055      ;
; -6.013 ; IR[3]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 7.047      ;
; -5.999 ; IR[6]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 7.033      ;
; -5.991 ; IR[4]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 7.025      ;
; -5.984 ; IR[7]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 7.018      ;
; -5.978 ; IR[3]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 7.012      ;
; -5.971 ; IR[7]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 7.005      ;
; -5.964 ; IR[5]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 6.998      ;
; -5.963 ; IR[0]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 6.997      ;
; -5.960 ; CPUstate[2] ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.997      ;
; -5.956 ; IR[1]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 6.990      ;
; -5.952 ; CPUstate[0] ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.989      ;
; -5.951 ; IR[7]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 6.985      ;
; -5.949 ; IR[2]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 6.983      ;
; -5.947 ; IR[5]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 6.981      ;
; -5.932 ; IR[0]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 6.966      ;
; -5.928 ; IR[6]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 6.962      ;
; -5.927 ; IR[5]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 6.961      ;
; -5.925 ; IR[1]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 6.959      ;
; -5.919 ; IR[4]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 6.953      ;
; -5.916 ; IR[7]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 6.950      ;
; -5.912 ; IR[0]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 6.946      ;
; -5.911 ; IR[3]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 6.945      ;
; -5.905 ; IR[1]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 6.939      ;
; -5.904 ; IR[2]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 6.936      ;
; -5.892 ; IR[5]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 6.926      ;
; -5.882 ; IR[6]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 6.914      ;
; -5.881 ; IR[0]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 6.915      ;
; -5.874 ; IR[1]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 6.908      ;
; -5.874 ; IR[4]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 6.906      ;
; -5.849 ; CPUstate[1] ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.886      ;
; -5.849 ; IR[7]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 6.883      ;
; -5.847 ; IR[3]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 6.879      ;
; -5.833 ; A[4]        ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.017      ; 6.882      ;
; -5.829 ; A[6]        ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.017      ; 6.878      ;
; -5.825 ; IR[5]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 6.859      ;
; -5.817 ; A[4]        ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 6.849      ;
; -5.817 ; CPUstate[1] ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.854      ;
; -5.814 ; IR[2]       ; A[0]    ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 6.849      ;
; -5.813 ; A[6]        ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 6.845      ;
; -5.810 ; IR[0]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 6.844      ;
; -5.803 ; IR[1]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 6.837      ;
; -5.797 ; CPUstate[1] ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.834      ;
; -5.793 ; IR[6]       ; A[0]    ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 6.828      ;
; -5.785 ; IR[7]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 6.817      ;
; -5.784 ; IR[4]       ; A[0]    ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 6.819      ;
; -5.776 ; IR[3]       ; A[0]    ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 6.811      ;
; -5.767 ; CPUstate[1] ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.804      ;
; -5.765 ; IR[5]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 6.797      ;
; -5.764 ; IR[0]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 6.796      ;
; -5.757 ; IR[1]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 6.789      ;
; -5.742 ; IR[2]       ; PC[6]   ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 6.774      ;
; -5.742 ; A[5]        ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.017      ; 6.791      ;
; -5.735 ; IR[2]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 6.767      ;
; -5.729 ; C           ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.017      ; 6.778      ;
; -5.729 ; CPUstate[2] ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.766      ;
; -5.727 ; IR[2]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 6.759      ;
; -5.726 ; A[5]        ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 6.758      ;
+--------+-------------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk50'                                                                                      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; -5.579 ; IR[2]     ; FPU:S08fpu|A[4]     ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.896      ;
; -5.579 ; IR[2]     ; FPU:S08fpu|A[5]     ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.896      ;
; -5.579 ; IR[2]     ; FPU:S08fpu|A[10]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.896      ;
; -5.579 ; IR[2]     ; FPU:S08fpu|A[11]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.896      ;
; -5.579 ; IR[2]     ; FPU:S08fpu|A[12]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.896      ;
; -5.579 ; IR[2]     ; FPU:S08fpu|A[13]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.896      ;
; -5.579 ; IR[2]     ; FPU:S08fpu|A[16]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.896      ;
; -5.579 ; IR[2]     ; FPU:S08fpu|A[17]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.896      ;
; -5.563 ; IR[2]     ; FPU:S08fpu|A[1]     ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.880      ;
; -5.563 ; IR[2]     ; FPU:S08fpu|A[14]    ; S08clk       ; clk50       ; 1.000        ; 0.308      ; 6.903      ;
; -5.563 ; IR[2]     ; FPU:S08fpu|A[15]    ; S08clk       ; clk50       ; 1.000        ; 0.308      ; 6.903      ;
; -5.563 ; IR[2]     ; FPU:S08fpu|A[18]    ; S08clk       ; clk50       ; 1.000        ; 0.308      ; 6.903      ;
; -5.563 ; IR[2]     ; FPU:S08fpu|A[22]    ; S08clk       ; clk50       ; 1.000        ; 0.308      ; 6.903      ;
; -5.557 ; IR[6]     ; FPU:S08fpu|A[4]     ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.874      ;
; -5.557 ; IR[6]     ; FPU:S08fpu|A[5]     ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.874      ;
; -5.557 ; IR[6]     ; FPU:S08fpu|A[10]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.874      ;
; -5.557 ; IR[6]     ; FPU:S08fpu|A[11]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.874      ;
; -5.557 ; IR[6]     ; FPU:S08fpu|A[12]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.874      ;
; -5.557 ; IR[6]     ; FPU:S08fpu|A[13]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.874      ;
; -5.557 ; IR[6]     ; FPU:S08fpu|A[16]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.874      ;
; -5.557 ; IR[6]     ; FPU:S08fpu|A[17]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.874      ;
; -5.549 ; IR[4]     ; FPU:S08fpu|A[4]     ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.866      ;
; -5.549 ; IR[4]     ; FPU:S08fpu|A[5]     ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.866      ;
; -5.549 ; IR[4]     ; FPU:S08fpu|A[10]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.866      ;
; -5.549 ; IR[4]     ; FPU:S08fpu|A[11]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.866      ;
; -5.549 ; IR[4]     ; FPU:S08fpu|A[12]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.866      ;
; -5.549 ; IR[4]     ; FPU:S08fpu|A[13]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.866      ;
; -5.549 ; IR[4]     ; FPU:S08fpu|A[16]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.866      ;
; -5.549 ; IR[4]     ; FPU:S08fpu|A[17]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.866      ;
; -5.541 ; IR[6]     ; FPU:S08fpu|A[1]     ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.858      ;
; -5.541 ; IR[6]     ; FPU:S08fpu|A[14]    ; S08clk       ; clk50       ; 1.000        ; 0.308      ; 6.881      ;
; -5.541 ; IR[6]     ; FPU:S08fpu|A[15]    ; S08clk       ; clk50       ; 1.000        ; 0.308      ; 6.881      ;
; -5.541 ; IR[6]     ; FPU:S08fpu|A[18]    ; S08clk       ; clk50       ; 1.000        ; 0.308      ; 6.881      ;
; -5.541 ; IR[6]     ; FPU:S08fpu|A[22]    ; S08clk       ; clk50       ; 1.000        ; 0.308      ; 6.881      ;
; -5.533 ; IR[4]     ; FPU:S08fpu|A[1]     ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.850      ;
; -5.533 ; IR[4]     ; FPU:S08fpu|A[14]    ; S08clk       ; clk50       ; 1.000        ; 0.308      ; 6.873      ;
; -5.533 ; IR[4]     ; FPU:S08fpu|A[15]    ; S08clk       ; clk50       ; 1.000        ; 0.308      ; 6.873      ;
; -5.533 ; IR[4]     ; FPU:S08fpu|A[18]    ; S08clk       ; clk50       ; 1.000        ; 0.308      ; 6.873      ;
; -5.533 ; IR[4]     ; FPU:S08fpu|A[22]    ; S08clk       ; clk50       ; 1.000        ; 0.308      ; 6.873      ;
; -5.522 ; IR[3]     ; FPU:S08fpu|A[4]     ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.839      ;
; -5.522 ; IR[3]     ; FPU:S08fpu|A[5]     ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.839      ;
; -5.522 ; IR[3]     ; FPU:S08fpu|A[10]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.839      ;
; -5.522 ; IR[3]     ; FPU:S08fpu|A[11]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.839      ;
; -5.522 ; IR[3]     ; FPU:S08fpu|A[12]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.839      ;
; -5.522 ; IR[3]     ; FPU:S08fpu|A[13]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.839      ;
; -5.522 ; IR[3]     ; FPU:S08fpu|A[16]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.839      ;
; -5.522 ; IR[3]     ; FPU:S08fpu|A[17]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.839      ;
; -5.506 ; IR[3]     ; FPU:S08fpu|A[1]     ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.823      ;
; -5.506 ; IR[3]     ; FPU:S08fpu|A[14]    ; S08clk       ; clk50       ; 1.000        ; 0.308      ; 6.846      ;
; -5.506 ; IR[3]     ; FPU:S08fpu|A[15]    ; S08clk       ; clk50       ; 1.000        ; 0.308      ; 6.846      ;
; -5.506 ; IR[3]     ; FPU:S08fpu|A[18]    ; S08clk       ; clk50       ; 1.000        ; 0.308      ; 6.846      ;
; -5.506 ; IR[3]     ; FPU:S08fpu|A[22]    ; S08clk       ; clk50       ; 1.000        ; 0.308      ; 6.846      ;
; -5.468 ; IR[2]     ; FPU:S08fpu|inloc[0] ; S08clk       ; clk50       ; 1.000        ; 0.305      ; 6.805      ;
; -5.468 ; IR[2]     ; FPU:S08fpu|inloc[1] ; S08clk       ; clk50       ; 1.000        ; 0.305      ; 6.805      ;
; -5.468 ; IR[2]     ; FPU:S08fpu|inloc[2] ; S08clk       ; clk50       ; 1.000        ; 0.305      ; 6.805      ;
; -5.460 ; IR[7]     ; FPU:S08fpu|A[4]     ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.777      ;
; -5.460 ; IR[7]     ; FPU:S08fpu|A[5]     ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.777      ;
; -5.460 ; IR[7]     ; FPU:S08fpu|A[10]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.777      ;
; -5.460 ; IR[7]     ; FPU:S08fpu|A[11]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.777      ;
; -5.460 ; IR[7]     ; FPU:S08fpu|A[12]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.777      ;
; -5.460 ; IR[7]     ; FPU:S08fpu|A[13]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.777      ;
; -5.460 ; IR[7]     ; FPU:S08fpu|A[16]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.777      ;
; -5.460 ; IR[7]     ; FPU:S08fpu|A[17]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.777      ;
; -5.446 ; IR[6]     ; FPU:S08fpu|inloc[0] ; S08clk       ; clk50       ; 1.000        ; 0.305      ; 6.783      ;
; -5.446 ; IR[6]     ; FPU:S08fpu|inloc[1] ; S08clk       ; clk50       ; 1.000        ; 0.305      ; 6.783      ;
; -5.446 ; IR[6]     ; FPU:S08fpu|inloc[2] ; S08clk       ; clk50       ; 1.000        ; 0.305      ; 6.783      ;
; -5.444 ; IR[7]     ; FPU:S08fpu|A[1]     ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.761      ;
; -5.444 ; IR[7]     ; FPU:S08fpu|A[14]    ; S08clk       ; clk50       ; 1.000        ; 0.308      ; 6.784      ;
; -5.444 ; IR[7]     ; FPU:S08fpu|A[15]    ; S08clk       ; clk50       ; 1.000        ; 0.308      ; 6.784      ;
; -5.444 ; IR[7]     ; FPU:S08fpu|A[18]    ; S08clk       ; clk50       ; 1.000        ; 0.308      ; 6.784      ;
; -5.444 ; IR[7]     ; FPU:S08fpu|A[22]    ; S08clk       ; clk50       ; 1.000        ; 0.308      ; 6.784      ;
; -5.440 ; IR[5]     ; FPU:S08fpu|A[4]     ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.757      ;
; -5.440 ; IR[5]     ; FPU:S08fpu|A[5]     ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.757      ;
; -5.440 ; IR[5]     ; FPU:S08fpu|A[10]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.757      ;
; -5.440 ; IR[5]     ; FPU:S08fpu|A[11]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.757      ;
; -5.440 ; IR[5]     ; FPU:S08fpu|A[12]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.757      ;
; -5.440 ; IR[5]     ; FPU:S08fpu|A[13]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.757      ;
; -5.440 ; IR[5]     ; FPU:S08fpu|A[16]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.757      ;
; -5.440 ; IR[5]     ; FPU:S08fpu|A[17]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.757      ;
; -5.439 ; IR[0]     ; FPU:S08fpu|A[4]     ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.756      ;
; -5.439 ; IR[0]     ; FPU:S08fpu|A[5]     ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.756      ;
; -5.439 ; IR[0]     ; FPU:S08fpu|A[10]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.756      ;
; -5.439 ; IR[0]     ; FPU:S08fpu|A[11]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.756      ;
; -5.439 ; IR[0]     ; FPU:S08fpu|A[12]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.756      ;
; -5.439 ; IR[0]     ; FPU:S08fpu|A[13]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.756      ;
; -5.439 ; IR[0]     ; FPU:S08fpu|A[16]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.756      ;
; -5.439 ; IR[0]     ; FPU:S08fpu|A[17]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.756      ;
; -5.438 ; IR[4]     ; FPU:S08fpu|inloc[0] ; S08clk       ; clk50       ; 1.000        ; 0.305      ; 6.775      ;
; -5.438 ; IR[4]     ; FPU:S08fpu|inloc[1] ; S08clk       ; clk50       ; 1.000        ; 0.305      ; 6.775      ;
; -5.438 ; IR[4]     ; FPU:S08fpu|inloc[2] ; S08clk       ; clk50       ; 1.000        ; 0.305      ; 6.775      ;
; -5.432 ; IR[1]     ; FPU:S08fpu|A[4]     ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.749      ;
; -5.432 ; IR[1]     ; FPU:S08fpu|A[5]     ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.749      ;
; -5.432 ; IR[1]     ; FPU:S08fpu|A[10]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.749      ;
; -5.432 ; IR[1]     ; FPU:S08fpu|A[11]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.749      ;
; -5.432 ; IR[1]     ; FPU:S08fpu|A[12]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.749      ;
; -5.432 ; IR[1]     ; FPU:S08fpu|A[13]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.749      ;
; -5.432 ; IR[1]     ; FPU:S08fpu|A[16]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.749      ;
; -5.432 ; IR[1]     ; FPU:S08fpu|A[17]    ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.749      ;
; -5.424 ; IR[5]     ; FPU:S08fpu|A[1]     ; S08clk       ; clk50       ; 1.000        ; 0.285      ; 6.741      ;
; -5.424 ; IR[5]     ; FPU:S08fpu|A[14]    ; S08clk       ; clk50       ; 1.000        ; 0.308      ; 6.764      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sci:S08sci|baudgen[10]'                                                                                                            ;
+--------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.267 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.007      ; 1.306      ;
; -0.267 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.007      ; 1.306      ;
; -0.267 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.007      ; 1.306      ;
; -0.267 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.007      ; 1.306      ;
; -0.267 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.007      ; 1.306      ;
; -0.216 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.007      ; 1.255      ;
; -0.216 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.007      ; 1.255      ;
; -0.216 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.007      ; 1.255      ;
; -0.216 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.007      ; 1.255      ;
; -0.216 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.007      ; 1.255      ;
; -0.145 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.007      ; 1.184      ;
; -0.145 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.007      ; 1.184      ;
; -0.145 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.007      ; 1.184      ;
; -0.145 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.007      ; 1.184      ;
; -0.145 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.007      ; 1.184      ;
; -0.139 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.003      ; 1.174      ;
; -0.139 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.003      ; 1.174      ;
; -0.139 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.003      ; 1.174      ;
; -0.088 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.003      ; 1.123      ;
; -0.088 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.003      ; 1.123      ;
; -0.088 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.003      ; 1.123      ;
; -0.070 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.102      ;
; -0.068 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.100      ;
; -0.047 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.002      ; 1.081      ;
; -0.045 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.002      ; 1.079      ;
; -0.042 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.074      ;
; -0.040 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.072      ;
; -0.038 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.002      ; 1.072      ;
; -0.036 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.002      ; 1.070      ;
; -0.020 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 1.050      ;
; -0.020 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 1.050      ;
; -0.020 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 1.050      ;
; -0.017 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.003      ; 1.052      ;
; -0.017 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.003      ; 1.052      ;
; -0.017 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.003      ; 1.052      ;
; -0.012 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.044      ;
; -0.012 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 1.042      ;
; -0.012 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 1.042      ;
; -0.012 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 1.042      ;
; -0.010 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.042      ;
; 0.013  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.002      ; 1.021      ;
; 0.015  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.002      ; 1.019      ;
; 0.065  ; sci:S08sci|shiftin[3]   ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.967      ;
; 0.065  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 0.965      ;
; 0.065  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 0.965      ;
; 0.065  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 0.965      ;
; 0.092  ; sci:S08sci|shiftin[7]   ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.940      ;
; 0.334  ; sci:S08sci|shiftin[1]   ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.004     ; 0.694      ;
; 0.335  ; sci:S08sci|shiftin[6]   ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.004      ; 0.701      ;
; 0.411  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.621      ;
; 0.504  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.528      ;
; 0.508  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.524      ;
; 0.508  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.524      ;
; 0.536  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.496      ;
; 0.547  ; sci:S08sci|shiftin[4]   ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.485      ;
; 0.553  ; sci:S08sci|shiftin[2]   ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.479      ;
; 0.639  ; sci:S08sci|shiftin[5]   ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.393      ;
; 0.665  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.367      ;
+--------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sci:S08sci|baudgen[12]'                                                                                                         ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.005 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.004      ; 1.031      ;
; 0.020 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.004      ; 1.016      ;
; 0.021 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.004      ; 1.015      ;
; 0.091 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.941      ;
; 0.092 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.940      ;
; 0.094 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.938      ;
; 0.095 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.937      ;
; 0.095 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.937      ;
; 0.101 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.004      ; 0.935      ;
; 0.102 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 0.929      ;
; 0.116 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.004      ; 0.920      ;
; 0.117 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.004      ; 0.919      ;
; 0.149 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.004      ; 0.887      ;
; 0.164 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.004      ; 0.872      ;
; 0.165 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.004      ; 0.871      ;
; 0.187 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.845      ;
; 0.188 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.844      ;
; 0.190 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.842      ;
; 0.191 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.841      ;
; 0.191 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.841      ;
; 0.198 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 0.833      ;
; 0.220 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.004      ; 0.816      ;
; 0.223 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.809      ;
; 0.235 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.004      ; 0.801      ;
; 0.235 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.797      ;
; 0.236 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.004      ; 0.800      ;
; 0.236 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.796      ;
; 0.238 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.794      ;
; 0.239 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.793      ;
; 0.239 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.793      ;
; 0.246 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 0.785      ;
; 0.294 ; sci:S08sci|shiftout[8] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.738      ;
; 0.306 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.726      ;
; 0.307 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.725      ;
; 0.309 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.723      ;
; 0.310 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.722      ;
; 0.310 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.722      ;
; 0.312 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.720      ;
; 0.315 ; sci:S08sci|shiftout[6] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.004     ; 0.713      ;
; 0.317 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 0.714      ;
; 0.319 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.713      ;
; 0.337 ; sci:S08sci|trandata[6] ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.029      ; 0.724      ;
; 0.367 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.665      ;
; 0.403 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.033      ; 0.662      ;
; 0.405 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.033      ; 0.660      ;
; 0.407 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.033      ; 0.658      ;
; 0.413 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.619      ;
; 0.421 ; sci:S08sci|shiftout[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 0.610      ;
; 0.438 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.594      ;
; 0.440 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.592      ;
; 0.453 ; sci:S08sci|trandata[1] ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.024      ; 0.603      ;
; 0.454 ; sci:S08sci|trandata[4] ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.024      ; 0.602      ;
; 0.461 ; sci:S08sci|trandata[2] ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.024      ; 0.595      ;
; 0.462 ; sci:S08sci|trandata[3] ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.024      ; 0.594      ;
; 0.462 ; sci:S08sci|trandata[0] ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.024      ; 0.594      ;
; 0.475 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.557      ;
; 0.476 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.556      ;
; 0.489 ; sci:S08sci|newtrandata ; sci:S08sci|txdstate[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.029      ; 0.572      ;
; 0.507 ; sci:S08sci|shiftout[5] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.525      ;
; 0.513 ; sci:S08sci|shiftout[7] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.519      ;
; 0.514 ; sci:S08sci|shiftout[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.518      ;
; 0.517 ; sci:S08sci|shiftout[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.515      ;
; 0.518 ; sci:S08sci|shiftout[4] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.514      ;
; 0.537 ; sci:S08sci|trandata[7] ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.029      ; 0.524      ;
; 0.547 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.485      ;
; 0.548 ; sci:S08sci|trandata[5] ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.029      ; 0.513      ;
; 0.550 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.482      ;
; 0.566 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.028      ; 0.494      ;
; 0.572 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.029      ; 0.489      ;
; 0.573 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.029      ; 0.488      ;
; 0.573 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.029      ; 0.488      ;
; 0.580 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.029      ; 0.481      ;
; 0.583 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.029      ; 0.478      ;
; 0.624 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.408      ;
; 0.665 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.367      ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk50'                                                                                                                   ;
+--------+------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                  ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+
; -1.272 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10]   ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 1.661      ; 0.682      ;
; -1.228 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12]   ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 1.661      ; 0.726      ;
; -1.009 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[11]   ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 1.661      ; 0.945      ;
; -0.980 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[12]   ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 1.661      ; 0.974      ;
; -0.935 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[8]    ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 1.660      ; 1.018      ;
; -0.924 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[11]   ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 1.661      ; 1.030      ;
; -0.923 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[10]   ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 1.661      ; 1.031      ;
; -0.841 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[9]    ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 1.661      ; 1.113      ;
; -0.813 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[8]    ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 1.660      ; 1.140      ;
; -0.772 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10]   ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 1.661      ; 0.682      ;
; -0.728 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12]   ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 1.661      ; 0.726      ;
; -0.719 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[9]    ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 1.661      ; 1.235      ;
; -0.509 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[11]   ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 1.661      ; 0.945      ;
; -0.480 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[12]   ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 1.661      ; 0.974      ;
; -0.435 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[8]    ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 1.660      ; 1.018      ;
; -0.424 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[11]   ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 1.661      ; 1.030      ;
; -0.423 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[10]   ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 1.661      ; 1.031      ;
; -0.341 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[9]    ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 1.661      ; 1.113      ;
; -0.313 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[8]    ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 1.660      ; 1.140      ;
; -0.219 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[9]    ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 1.661      ; 1.235      ;
; 0.184  ; A[7]                   ; FPU:S08fpu|X[31]         ; S08clk                 ; clk50       ; 0.000        ; 0.286      ; 0.622      ;
; 0.215  ; clkdiv[0]              ; clkdiv[0]                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sci:S08sci|baudgen[5]  ; sci:S08sci|baudgen[5]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|DivState    ; FPU:S08fpu|DivState      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|inloc[0]    ; FPU:S08fpu|inloc[0]      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|inloc[1]    ; FPU:S08fpu|inloc[1]      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|outloc[1]   ; FPU:S08fpu|outloc[1]     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|mA[23]      ; FPU:S08fpu|mA[23]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|MulState.01 ; FPU:S08fpu|MulState.01   ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|Round       ; FPU:S08fpu|Round         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|SBit        ; FPU:S08fpu|SBit          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|MulState.00 ; FPU:S08fpu|MulState.00   ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|outloc[0]   ; FPU:S08fpu|outloc[0]     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sci:S08sci|rdrf        ; sci:S08sci|rdrf          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.238  ; clkdiv[27]             ; clkdiv[27]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.390      ;
; 0.239  ; FPU:S08fpu|mE[2]       ; FPU:S08fpu|Res[25]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.391      ;
; 0.250  ; FPU:S08fpu|Q[23]       ; FPU:S08fpu|Q[23]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.402      ;
; 0.287  ; FPU:S08fpu|mA[17]      ; FPU:S08fpu|mA[16]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.439      ;
; 0.287  ; FPU:S08fpu|mA[10]      ; FPU:S08fpu|mA[9]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.439      ;
; 0.287  ; sci:S08sci|txdstate[2] ; sci:S08sci|prevtxdstate9 ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; -0.029     ; 0.410      ;
; 0.289  ; FPU:S08fpu|mA[7]       ; FPU:S08fpu|mA[6]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.441      ;
; 0.291  ; FPU:S08fpu|mA[14]      ; FPU:S08fpu|mA[13]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.443      ;
; 0.291  ; sci:S08sci|rcvstate[2] ; sci:S08sci|prevrcvstate7 ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; -0.040     ; 0.403      ;
; 0.310  ; FPU:S08fpu|Q[6]        ; FPU:S08fpu|Res[6]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.462      ;
; 0.317  ; FPU:S08fpu|Y[21]       ; FPU:S08fpu|mB[21]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.469      ;
; 0.319  ; FPU:S08fpu|Y[19]       ; FPU:S08fpu|mB[19]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.471      ;
; 0.334  ; sci:S08sci|baudgen[5]  ; sci:S08sci|baudgen[1]    ; clk50                  ; clk50       ; 0.000        ; 0.001      ; 0.487      ;
; 0.335  ; FPU:S08fpu|Q[0]        ; FPU:S08fpu|Q[1]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.487      ;
; 0.337  ; FPU:S08fpu|Q[14]       ; FPU:S08fpu|Q[15]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.489      ;
; 0.338  ; FPU:S08fpu|Q[3]        ; FPU:S08fpu|Q[4]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.490      ;
; 0.338  ; FPU:S08fpu|Q[16]       ; FPU:S08fpu|Q[17]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.490      ;
; 0.339  ; FPU:S08fpu|Q[20]       ; FPU:S08fpu|Q[21]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.491      ;
; 0.339  ; FPU:S08fpu|Q[22]       ; FPU:S08fpu|Q[23]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.491      ;
; 0.340  ; FPU:S08fpu|Q[4]        ; FPU:S08fpu|Q[5]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.492      ;
; 0.340  ; FPU:S08fpu|Q[19]       ; FPU:S08fpu|Q[20]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.492      ;
; 0.341  ; FPU:S08fpu|Q[6]        ; FPU:S08fpu|Q[7]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.493      ;
; 0.341  ; FPU:S08fpu|Q[8]        ; FPU:S08fpu|Q[9]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.493      ;
; 0.345  ; resetout               ; gotoreset                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.497      ;
; 0.348  ; sci:S08sci|txdstate[1] ; sci:S08sci|prevtxdstate1 ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; -0.029     ; 0.471      ;
; 0.353  ; clkdiv[14]             ; clkdiv[14]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.505      ;
; 0.355  ; sci:S08sci|txdstate[3] ; sci:S08sci|prevtxdstate9 ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; -0.029     ; 0.478      ;
; 0.356  ; clkdiv[7]              ; clkdiv[7]                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; clkdiv[9]              ; clkdiv[9]                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.508      ;
; 0.358  ; clkdiv[16]             ; clkdiv[16]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clkdiv[23]             ; clkdiv[23]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clkdiv[25]             ; clkdiv[25]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; FPU:S08fpu|Q[5]        ; FPU:S08fpu|Q[5]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; FPU:S08fpu|Q[12]       ; FPU:S08fpu|Q[12]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; FPU:S08fpu|mA[18]      ; FPU:S08fpu|mA[17]        ; clk50                  ; clk50       ; 0.000        ; 0.024      ; 0.534      ;
; 0.359  ; clkdiv[5]              ; clkdiv[5]                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clkdiv[11]             ; clkdiv[11]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clkdiv[12]             ; clkdiv[12]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clkdiv[15]             ; clkdiv[15]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clkdiv[18]             ; clkdiv[18]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; FPU:S08fpu|mA[13]      ; FPU:S08fpu|mA[12]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; FPU:S08fpu|inloc[0]    ; FPU:S08fpu|inloc[1]      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; sci:S08sci|txdstate[0] ; sci:S08sci|prevtxdstate1 ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; -0.029     ; 0.483      ;
; 0.361  ; clkdiv[2]              ; clkdiv[2]                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clkdiv[13]             ; clkdiv[13]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clkdiv[21]             ; clkdiv[21]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; FPU:S08fpu|A[14]       ; FPU:S08fpu|A[15]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; FPU:S08fpu|Q[7]        ; FPU:S08fpu|Q[7]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; FPU:S08fpu|Q[10]       ; FPU:S08fpu|Q[10]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; FPU:S08fpu|mA[12]      ; FPU:S08fpu|mA[11]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; sci:S08sci|baudgen[2]  ; sci:S08sci|baudgen[2]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; FPU:S08fpu|A[7]        ; FPU:S08fpu|A[8]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; FPU:S08fpu|Q[13]       ; FPU:S08fpu|Q[13]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; FPU:S08fpu|mA[21]      ; FPU:S08fpu|mA[20]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; FPU:S08fpu|mA[9]       ; FPU:S08fpu|mA[8]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; FPU:S08fpu|mA[8]       ; FPU:S08fpu|mA[7]         ; clk50                  ; clk50       ; 0.000        ; 0.024      ; 0.539      ;
; 0.364  ; FPU:S08fpu|Q[9]        ; FPU:S08fpu|Q[9]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; FPU:S08fpu|Q[11]       ; FPU:S08fpu|Q[11]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; FPU:S08fpu|Y[22]       ; FPU:S08fpu|mB[22]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; FPU:S08fpu|mA[19]      ; FPU:S08fpu|mA[18]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; clkdiv[0]              ; clkdiv[1]                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; FPU:S08fpu|A[12]       ; FPU:S08fpu|A[13]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; FPU:S08fpu|Y[20]       ; FPU:S08fpu|mB[20]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.518      ;
; 0.367  ; FPU:S08fpu|Q[21]       ; FPU:S08fpu|Q[21]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; FPU:S08fpu|mA[15]      ; FPU:S08fpu|mA[14]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; FPU:S08fpu|mA[11]      ; FPU:S08fpu|mA[10]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.519      ;
+--------+------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'S08clk'                                                                               ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; A[7]        ; A[7]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; A[6]        ; A[6]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; A[5]        ; A[5]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; A[4]        ; A[4]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; A[3]        ; A[3]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; A[2]        ; A[2]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; C           ; C           ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CPUstate[2] ; CPUstate[2] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.242 ; A[5]        ; A[4]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.394      ;
; 0.244 ; A[3]        ; A[2]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.396      ;
; 0.358 ; SP[6]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; SP[8]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.510      ;
; 0.361 ; SP[1]       ; SP[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; SP[4]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.513      ;
; 0.368 ; SP[5]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; SP[9]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.521      ;
; 0.383 ; A[6]        ; A[5]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.535      ;
; 0.442 ; SP[7]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.594      ;
; 0.448 ; SP[2]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.600      ;
; 0.472 ; A[1]        ; A[1]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.624      ;
; 0.477 ; A[4]        ; A[3]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.629      ;
; 0.483 ; CPUstate[0] ; CPUstate[2] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.635      ;
; 0.489 ; A[0]        ; A[0]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.641      ;
; 0.496 ; SP[8]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; SP[6]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.648      ;
; 0.498 ; SP[0]       ; SP[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; SP[1]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.651      ;
; 0.508 ; SP[5]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.660      ;
; 0.514 ; CPUstate[0] ; CPUstate[0] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.666      ;
; 0.520 ; SP[0]       ; SP[0]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.672      ;
; 0.531 ; SP[6]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.683      ;
; 0.533 ; SP[0]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; SP[1]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.686      ;
; 0.543 ; SP[5]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.695      ;
; 0.554 ; SP[4]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.706      ;
; 0.554 ; CPUstate[2] ; CPUstate[0] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.706      ;
; 0.556 ; SP[3]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.708      ;
; 0.564 ; CPUstate[1] ; CPUstate[0] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.716      ;
; 0.566 ; SP[6]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.718      ;
; 0.568 ; SP[0]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; SP[1]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.721      ;
; 0.578 ; SP[5]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.730      ;
; 0.580 ; SP[7]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.732      ;
; 0.586 ; SP[2]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.738      ;
; 0.589 ; SP[4]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.741      ;
; 0.603 ; SP[0]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.755      ;
; 0.613 ; SP[5]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.765      ;
; 0.615 ; SP[7]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.767      ;
; 0.621 ; SP[2]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.773      ;
; 0.624 ; SP[4]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.776      ;
; 0.659 ; SP[4]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.811      ;
; 0.663 ; SP[1]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.815      ;
; 0.682 ; gotoreset   ; CPUstate[0] ; clk50        ; S08clk      ; 0.000        ; -0.304     ; 0.530      ;
; 0.688 ; PC[9]       ; PC[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.840      ;
; 0.694 ; SP[3]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.846      ;
; 0.694 ; SP[4]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.846      ;
; 0.697 ; SP[0]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.849      ;
; 0.698 ; SP[1]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.850      ;
; 0.715 ; SP[2]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.867      ;
; 0.732 ; SP[0]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.884      ;
; 0.733 ; SP[1]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.885      ;
; 0.750 ; SP[2]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.902      ;
; 0.762 ; A[2]        ; A[1]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.914      ;
; 0.767 ; SP[0]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.919      ;
; 0.768 ; SP[1]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.920      ;
; 0.769 ; A[7]        ; A[6]        ; S08clk       ; S08clk      ; 0.000        ; -0.017     ; 0.904      ;
; 0.785 ; SP[2]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.937      ;
; 0.788 ; SP[3]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.940      ;
; 0.789 ; HX[5]       ; HX[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.941      ;
; 0.802 ; SP[0]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.954      ;
; 0.803 ; SP[1]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.955      ;
; 0.806 ; HX[7]       ; HX[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.958      ;
; 0.808 ; HX[2]       ; HX[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.960      ;
; 0.820 ; SP[2]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.972      ;
; 0.823 ; SP[3]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.975      ;
; 0.835 ; CPUstate[1] ; CPUstate[1] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.987      ;
; 0.837 ; SP[0]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.989      ;
; 0.843 ; MAR[4]      ; PC[4]       ; S08clk       ; S08clk      ; 0.000        ; -0.004     ; 0.991      ;
; 0.845 ; CPUstate[0] ; PC[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.004      ; 1.001      ;
; 0.854 ; IR[1]       ; HX[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.012      ; 1.018      ;
; 0.855 ; SP[2]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.007      ;
; 0.858 ; SP[3]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.010      ;
; 0.860 ; HX[3]       ; HX[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.012      ;
; 0.862 ; MAR[0]      ; PC[0]       ; S08clk       ; S08clk      ; 0.000        ; -0.004     ; 1.010      ;
; 0.878 ; CPUstate[2] ; PC[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.003      ; 1.033      ;
; 0.878 ; CPUstate[2] ; PC[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.003      ; 1.033      ;
; 0.878 ; CPUstate[2] ; PC[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.003      ; 1.033      ;
; 0.880 ; CPUstate[2] ; PC[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.003      ; 1.035      ;
; 0.880 ; MAR[8]      ; PC[8]       ; S08clk       ; S08clk      ; 0.000        ; -0.015     ; 1.017      ;
; 0.881 ; CPUstate[2] ; PC[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.003      ; 1.036      ;
; 0.881 ; CPUstate[2] ; PC[0]       ; S08clk       ; S08clk      ; 0.000        ; 0.003      ; 1.036      ;
; 0.893 ; SP[3]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.045      ;
; 0.893 ; CPUstate[1] ; PC[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.003      ; 1.048      ;
; 0.910 ; CPUstate[1] ; PC[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.004      ; 1.066      ;
; 0.915 ; MAR[2]      ; PC[2]       ; S08clk       ; S08clk      ; 0.000        ; -0.003     ; 1.064      ;
; 0.922 ; PC[8]       ; PC[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.074      ;
; 0.923 ; MAR[3]      ; PC[3]       ; S08clk       ; S08clk      ; 0.000        ; -0.004     ; 1.071      ;
; 0.924 ; PC[3]       ; PC[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.076      ;
; 0.928 ; SP[3]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.080      ;
; 0.931 ; HX[5]       ; HX[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.083      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sci:S08sci|baudgen[10]'                                                                                                            ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.215 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; sci:S08sci|shiftin[5]   ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.393      ;
; 0.327 ; sci:S08sci|shiftin[2]   ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.479      ;
; 0.333 ; sci:S08sci|shiftin[4]   ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.485      ;
; 0.344 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.496      ;
; 0.372 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.524      ;
; 0.376 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.528      ;
; 0.450 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 0.600      ;
; 0.460 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 0.610      ;
; 0.468 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 0.618      ;
; 0.469 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.621      ;
; 0.507 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.659      ;
; 0.512 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.664      ;
; 0.545 ; sci:S08sci|shiftin[6]   ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.004      ; 0.701      ;
; 0.546 ; sci:S08sci|shiftin[1]   ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.004     ; 0.694      ;
; 0.595 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 0.745      ;
; 0.596 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 0.746      ;
; 0.616 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.768      ;
; 0.644 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 0.794      ;
; 0.645 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 0.795      ;
; 0.654 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 0.804      ;
; 0.655 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 0.805      ;
; 0.704 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.856      ;
; 0.788 ; sci:S08sci|shiftin[7]   ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.940      ;
; 0.815 ; sci:S08sci|shiftin[3]   ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.967      ;
; 0.865 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.002      ; 1.019      ;
; 0.867 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.002      ; 1.021      ;
; 0.897 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.003      ; 1.052      ;
; 0.897 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.003      ; 1.052      ;
; 0.897 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.003      ; 1.052      ;
; 0.916 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.002      ; 1.070      ;
; 0.918 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.002      ; 1.072      ;
; 0.925 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.002      ; 1.079      ;
; 0.927 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.002      ; 1.081      ;
; 0.968 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.003      ; 1.123      ;
; 0.968 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.003      ; 1.123      ;
; 0.968 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.003      ; 1.123      ;
; 1.019 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.003      ; 1.174      ;
; 1.019 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.003      ; 1.174      ;
; 1.019 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.003      ; 1.174      ;
; 1.025 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.007      ; 1.184      ;
; 1.025 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.007      ; 1.184      ;
; 1.025 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.007      ; 1.184      ;
; 1.025 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.007      ; 1.184      ;
; 1.025 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.007      ; 1.184      ;
; 1.096 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.007      ; 1.255      ;
; 1.096 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.007      ; 1.255      ;
; 1.096 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.007      ; 1.255      ;
; 1.096 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.007      ; 1.255      ;
; 1.096 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.007      ; 1.255      ;
; 1.147 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.007      ; 1.306      ;
; 1.147 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.007      ; 1.306      ;
; 1.147 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.007      ; 1.306      ;
; 1.147 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.007      ; 1.306      ;
; 1.147 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.007      ; 1.306      ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sci:S08sci|baudgen[12]'                                                                                                          ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.215 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.367      ;
; 0.256 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.408      ;
; 0.297 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.029      ; 0.478      ;
; 0.300 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.029      ; 0.481      ;
; 0.307 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.029      ; 0.488      ;
; 0.307 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.029      ; 0.488      ;
; 0.308 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.029      ; 0.489      ;
; 0.314 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.028      ; 0.494      ;
; 0.330 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.482      ;
; 0.332 ; sci:S08sci|trandata[5] ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.029      ; 0.513      ;
; 0.333 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.485      ;
; 0.343 ; sci:S08sci|trandata[7] ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.029      ; 0.524      ;
; 0.362 ; sci:S08sci|shiftout[4] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; sci:S08sci|shiftout[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.515      ;
; 0.366 ; sci:S08sci|shiftout[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; sci:S08sci|shiftout[7] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.519      ;
; 0.373 ; sci:S08sci|shiftout[5] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.525      ;
; 0.391 ; sci:S08sci|newtrandata ; sci:S08sci|txdstate[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.029      ; 0.572      ;
; 0.404 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.556      ;
; 0.405 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.557      ;
; 0.418 ; sci:S08sci|trandata[0] ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.024      ; 0.594      ;
; 0.418 ; sci:S08sci|trandata[3] ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.024      ; 0.594      ;
; 0.419 ; sci:S08sci|trandata[2] ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.024      ; 0.595      ;
; 0.426 ; sci:S08sci|trandata[4] ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.024      ; 0.602      ;
; 0.427 ; sci:S08sci|trandata[1] ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.024      ; 0.603      ;
; 0.440 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.592      ;
; 0.442 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.594      ;
; 0.459 ; sci:S08sci|shiftout[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 0.610      ;
; 0.467 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.619      ;
; 0.473 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.033      ; 0.658      ;
; 0.475 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.033      ; 0.660      ;
; 0.477 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.033      ; 0.662      ;
; 0.513 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.665      ;
; 0.543 ; sci:S08sci|trandata[6] ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.029      ; 0.724      ;
; 0.563 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 0.714      ;
; 0.565 ; sci:S08sci|shiftout[6] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.004     ; 0.713      ;
; 0.568 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.720      ;
; 0.570 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.722      ;
; 0.570 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.722      ;
; 0.571 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.723      ;
; 0.573 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.725      ;
; 0.574 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.726      ;
; 0.586 ; sci:S08sci|shiftout[8] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.738      ;
; 0.634 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 0.785      ;
; 0.641 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.793      ;
; 0.641 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.793      ;
; 0.642 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.794      ;
; 0.644 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.796      ;
; 0.644 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.004      ; 0.800      ;
; 0.645 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.004      ; 0.801      ;
; 0.645 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.797      ;
; 0.657 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.809      ;
; 0.660 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.004      ; 0.816      ;
; 0.682 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 0.833      ;
; 0.689 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.841      ;
; 0.689 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.841      ;
; 0.690 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.842      ;
; 0.692 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.844      ;
; 0.693 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.845      ;
; 0.715 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.004      ; 0.871      ;
; 0.716 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.004      ; 0.872      ;
; 0.731 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.004      ; 0.887      ;
; 0.763 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.004      ; 0.919      ;
; 0.764 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.004      ; 0.920      ;
; 0.778 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 0.929      ;
; 0.779 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.004      ; 0.935      ;
; 0.785 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.937      ;
; 0.785 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.937      ;
; 0.786 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.938      ;
; 0.788 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.940      ;
; 0.789 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.941      ;
; 0.859 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.004      ; 1.015      ;
; 0.860 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.004      ; 1.016      ;
; 0.875 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.004      ; 1.031      ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk50'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg9 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk50 ; Rise       ; clk50                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[0]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[0]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[10]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[10]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[11]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[11]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[12]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[12]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[13]                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'S08clk'                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target      ;
+--------+--------------+----------------+------------------+--------+------------+-------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; C           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; C           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[9]       ;
+--------+--------------+----------------+------------------+--------+------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sci:S08sci|baudgen[10]'                                                                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[7]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[7]|clk               ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sci:S08sci|baudgen[12]'                                                                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[8]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[8]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[3]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[3]|clk              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Times                                                                                 ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; clksel[*]  ; clk50                  ; -0.019 ; -0.019 ; Rise       ; clk50                  ;
;  clksel[0] ; clk50                  ; -0.494 ; -0.494 ; Rise       ; clk50                  ;
;  clksel[1] ; clk50                  ; -0.030 ; -0.030 ; Rise       ; clk50                  ;
;  clksel[2] ; clk50                  ; -0.019 ; -0.019 ; Rise       ; clk50                  ;
; pbin       ; clk50                  ; 2.169  ; 2.169  ; Rise       ; clk50                  ;
; resetin    ; clk50                  ; 2.525  ; 2.525  ; Rise       ; clk50                  ;
; rxd        ; sci:S08sci|baudgen[10] ; 3.189  ; 3.189  ; Rise       ; sci:S08sci|baudgen[10] ;
+------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; clksel[*]  ; clk50                  ; 0.614  ; 0.614  ; Rise       ; clk50                  ;
;  clksel[0] ; clk50                  ; 0.614  ; 0.614  ; Rise       ; clk50                  ;
;  clksel[1] ; clk50                  ; 0.310  ; 0.310  ; Rise       ; clk50                  ;
;  clksel[2] ; clk50                  ; 0.511  ; 0.511  ; Rise       ; clk50                  ;
; pbin       ; clk50                  ; -2.049 ; -2.049 ; Rise       ; clk50                  ;
; resetin    ; clk50                  ; -2.405 ; -2.405 ; Rise       ; clk50                  ;
; rxd        ; sci:S08sci|baudgen[10] ; -2.364 ; -2.364 ; Rise       ; sci:S08sci|baudgen[10] ;
+------------+------------------------+--------+--------+------------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; IRout[*]     ; S08clk                 ; 4.942  ; 4.942  ; Rise       ; S08clk                 ;
;  IRout[0]    ; S08clk                 ; 4.857  ; 4.857  ; Rise       ; S08clk                 ;
;  IRout[1]    ; S08clk                 ; 4.784  ; 4.784  ; Rise       ; S08clk                 ;
;  IRout[2]    ; S08clk                 ; 4.716  ; 4.716  ; Rise       ; S08clk                 ;
;  IRout[3]    ; S08clk                 ; 4.887  ; 4.887  ; Rise       ; S08clk                 ;
;  IRout[4]    ; S08clk                 ; 4.751  ; 4.751  ; Rise       ; S08clk                 ;
;  IRout[5]    ; S08clk                 ; 4.674  ; 4.674  ; Rise       ; S08clk                 ;
;  IRout[6]    ; S08clk                 ; 4.760  ; 4.760  ; Rise       ; S08clk                 ;
;  IRout[7]    ; S08clk                 ; 4.830  ; 4.830  ; Rise       ; S08clk                 ;
;  IRout[8]    ; S08clk                 ; 4.862  ; 4.862  ; Rise       ; S08clk                 ;
;  IRout[9]    ; S08clk                 ; 4.833  ; 4.833  ; Rise       ; S08clk                 ;
;  IRout[10]   ; S08clk                 ; 4.839  ; 4.839  ; Rise       ; S08clk                 ;
;  IRout[11]   ; S08clk                 ; 4.583  ; 4.583  ; Rise       ; S08clk                 ;
;  IRout[12]   ; S08clk                 ; 4.799  ; 4.799  ; Rise       ; S08clk                 ;
;  IRout[13]   ; S08clk                 ; 4.942  ; 4.942  ; Rise       ; S08clk                 ;
; addr[*]      ; S08clk                 ; 8.119  ; 8.119  ; Rise       ; S08clk                 ;
;  addr[0]     ; S08clk                 ; 7.105  ; 7.105  ; Rise       ; S08clk                 ;
;  addr[1]     ; S08clk                 ; 7.105  ; 7.105  ; Rise       ; S08clk                 ;
;  addr[2]     ; S08clk                 ; 7.117  ; 7.117  ; Rise       ; S08clk                 ;
;  addr[3]     ; S08clk                 ; 7.116  ; 7.116  ; Rise       ; S08clk                 ;
;  addr[4]     ; S08clk                 ; 7.220  ; 7.220  ; Rise       ; S08clk                 ;
;  addr[5]     ; S08clk                 ; 7.201  ; 7.201  ; Rise       ; S08clk                 ;
;  addr[6]     ; S08clk                 ; 7.235  ; 7.235  ; Rise       ; S08clk                 ;
;  addr[7]     ; S08clk                 ; 7.995  ; 7.995  ; Rise       ; S08clk                 ;
;  addr[8]     ; S08clk                 ; 7.811  ; 7.811  ; Rise       ; S08clk                 ;
;  addr[9]     ; S08clk                 ; 7.869  ; 7.869  ; Rise       ; S08clk                 ;
;  addr[10]    ; S08clk                 ; 7.674  ; 7.674  ; Rise       ; S08clk                 ;
;  addr[11]    ; S08clk                 ; 7.754  ; 7.754  ; Rise       ; S08clk                 ;
;  addr[12]    ; S08clk                 ; 7.904  ; 7.904  ; Rise       ; S08clk                 ;
;  addr[13]    ; S08clk                 ; 8.119  ; 8.119  ; Rise       ; S08clk                 ;
;  addr[14]    ; S08clk                 ; 6.973  ; 6.973  ; Rise       ; S08clk                 ;
;  addr[15]    ; S08clk                 ; 7.549  ; 7.549  ; Rise       ; S08clk                 ;
;  addr[16]    ; S08clk                 ; 7.245  ; 7.245  ; Rise       ; S08clk                 ;
;  addr[17]    ; S08clk                 ; 7.700  ; 7.700  ; Rise       ; S08clk                 ;
;  addr[18]    ; S08clk                 ; 7.636  ; 7.636  ; Rise       ; S08clk                 ;
;  addr[20]    ; S08clk                 ; 7.692  ; 7.692  ; Rise       ; S08clk                 ;
; data[*]      ; S08clk                 ; 10.339 ; 10.339 ; Rise       ; S08clk                 ;
;  data[0]     ; S08clk                 ; 9.893  ; 9.893  ; Rise       ; S08clk                 ;
;  data[1]     ; S08clk                 ; 10.034 ; 10.034 ; Rise       ; S08clk                 ;
;  data[2]     ; S08clk                 ; 10.026 ; 10.026 ; Rise       ; S08clk                 ;
;  data[3]     ; S08clk                 ; 10.019 ; 10.019 ; Rise       ; S08clk                 ;
;  data[4]     ; S08clk                 ; 10.055 ; 10.055 ; Rise       ; S08clk                 ;
;  data[5]     ; S08clk                 ; 10.033 ; 10.033 ; Rise       ; S08clk                 ;
;  data[6]     ; S08clk                 ; 10.039 ; 10.039 ; Rise       ; S08clk                 ;
;  data[7]     ; S08clk                 ; 10.135 ; 10.135 ; Rise       ; S08clk                 ;
;  data[8]     ; S08clk                 ; 9.845  ; 9.845  ; Rise       ; S08clk                 ;
;  data[9]     ; S08clk                 ; 9.863  ; 9.863  ; Rise       ; S08clk                 ;
;  data[10]    ; S08clk                 ; 10.143 ; 10.143 ; Rise       ; S08clk                 ;
;  data[11]    ; S08clk                 ; 9.694  ; 9.694  ; Rise       ; S08clk                 ;
;  data[12]    ; S08clk                 ; 10.339 ; 10.339 ; Rise       ; S08clk                 ;
;  data[13]    ; S08clk                 ; 9.916  ; 9.916  ; Rise       ; S08clk                 ;
; stateout[*]  ; S08clk                 ; 5.857  ; 5.857  ; Rise       ; S08clk                 ;
;  stateout[0] ; S08clk                 ; 5.153  ; 5.153  ; Rise       ; S08clk                 ;
;  stateout[1] ; S08clk                 ; 5.560  ; 5.560  ; Rise       ; S08clk                 ;
;  stateout[2] ; S08clk                 ; 5.857  ; 5.857  ; Rise       ; S08clk                 ;
;  stateout[3] ; S08clk                 ; 5.380  ; 5.380  ; Rise       ; S08clk                 ;
;  stateout[4] ; S08clk                 ; 5.690  ; 5.690  ; Rise       ; S08clk                 ;
;  stateout[5] ; S08clk                 ; 5.332  ; 5.332  ; Rise       ; S08clk                 ;
;  stateout[6] ; S08clk                 ; 5.684  ; 5.684  ; Rise       ; S08clk                 ;
; clkdisp      ; clk50                  ; 5.385  ; 5.385  ; Rise       ; clk50                  ;
; data[*]      ; clk50                  ; 8.920  ; 8.920  ; Rise       ; clk50                  ;
;  data[0]     ; clk50                  ; 8.549  ; 8.549  ; Rise       ; clk50                  ;
;  data[1]     ; clk50                  ; 8.695  ; 8.695  ; Rise       ; clk50                  ;
;  data[2]     ; clk50                  ; 8.687  ; 8.687  ; Rise       ; clk50                  ;
;  data[3]     ; clk50                  ; 8.674  ; 8.674  ; Rise       ; clk50                  ;
;  data[4]     ; clk50                  ; 8.712  ; 8.712  ; Rise       ; clk50                  ;
;  data[5]     ; clk50                  ; 8.691  ; 8.691  ; Rise       ; clk50                  ;
;  data[6]     ; clk50                  ; 8.695  ; 8.695  ; Rise       ; clk50                  ;
;  data[7]     ; clk50                  ; 8.377  ; 8.377  ; Rise       ; clk50                  ;
;  data[8]     ; clk50                  ; 8.023  ; 8.023  ; Rise       ; clk50                  ;
;  data[9]     ; clk50                  ; 8.041  ; 8.041  ; Rise       ; clk50                  ;
;  data[10]    ; clk50                  ; 8.334  ; 8.334  ; Rise       ; clk50                  ;
;  data[11]    ; clk50                  ; 7.883  ; 7.883  ; Rise       ; clk50                  ;
;  data[12]    ; clk50                  ; 8.920  ; 8.920  ; Rise       ; clk50                  ;
;  data[13]    ; clk50                  ; 8.094  ; 8.094  ; Rise       ; clk50                  ;
; data[*]      ; sci:S08sci|baudgen[10] ; 6.868  ; 6.868  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[0]     ; sci:S08sci|baudgen[10] ; 6.515  ; 6.515  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[1]     ; sci:S08sci|baudgen[10] ; 6.656  ; 6.656  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[2]     ; sci:S08sci|baudgen[10] ; 6.648  ; 6.648  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[3]     ; sci:S08sci|baudgen[10] ; 6.641  ; 6.641  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[4]     ; sci:S08sci|baudgen[10] ; 6.677  ; 6.677  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[5]     ; sci:S08sci|baudgen[10] ; 6.655  ; 6.655  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[6]     ; sci:S08sci|baudgen[10] ; 6.661  ; 6.661  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[7]     ; sci:S08sci|baudgen[10] ; 6.751  ; 6.751  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[8]     ; sci:S08sci|baudgen[10] ; 6.461  ; 6.461  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[9]     ; sci:S08sci|baudgen[10] ; 6.479  ; 6.479  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[10]    ; sci:S08sci|baudgen[10] ; 6.759  ; 6.759  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[11]    ; sci:S08sci|baudgen[10] ; 6.310  ; 6.310  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[12]    ; sci:S08sci|baudgen[10] ; 6.868  ; 6.868  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[13]    ; sci:S08sci|baudgen[10] ; 6.532  ; 6.532  ; Rise       ; sci:S08sci|baudgen[10] ;
; txd          ; sci:S08sci|baudgen[12] ; 4.867  ; 4.867  ; Rise       ; sci:S08sci|baudgen[12] ;
+--------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+--------------+------------------------+-------+-------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+-------+------------+------------------------+
; IRout[*]     ; S08clk                 ; 4.132 ; 4.132 ; Rise       ; S08clk                 ;
;  IRout[0]    ; S08clk                 ; 4.499 ; 4.499 ; Rise       ; S08clk                 ;
;  IRout[1]    ; S08clk                 ; 4.427 ; 4.427 ; Rise       ; S08clk                 ;
;  IRout[2]    ; S08clk                 ; 4.359 ; 4.359 ; Rise       ; S08clk                 ;
;  IRout[3]    ; S08clk                 ; 4.528 ; 4.528 ; Rise       ; S08clk                 ;
;  IRout[4]    ; S08clk                 ; 4.217 ; 4.217 ; Rise       ; S08clk                 ;
;  IRout[5]    ; S08clk                 ; 4.132 ; 4.132 ; Rise       ; S08clk                 ;
;  IRout[6]    ; S08clk                 ; 4.214 ; 4.214 ; Rise       ; S08clk                 ;
;  IRout[7]    ; S08clk                 ; 4.536 ; 4.536 ; Rise       ; S08clk                 ;
;  IRout[8]    ; S08clk                 ; 4.518 ; 4.518 ; Rise       ; S08clk                 ;
;  IRout[9]    ; S08clk                 ; 4.539 ; 4.539 ; Rise       ; S08clk                 ;
;  IRout[10]   ; S08clk                 ; 4.495 ; 4.495 ; Rise       ; S08clk                 ;
;  IRout[11]   ; S08clk                 ; 4.289 ; 4.289 ; Rise       ; S08clk                 ;
;  IRout[12]   ; S08clk                 ; 4.506 ; 4.506 ; Rise       ; S08clk                 ;
;  IRout[13]   ; S08clk                 ; 4.599 ; 4.599 ; Rise       ; S08clk                 ;
; addr[*]      ; S08clk                 ; 4.845 ; 4.845 ; Rise       ; S08clk                 ;
;  addr[0]     ; S08clk                 ; 4.846 ; 4.846 ; Rise       ; S08clk                 ;
;  addr[1]     ; S08clk                 ; 4.845 ; 4.845 ; Rise       ; S08clk                 ;
;  addr[2]     ; S08clk                 ; 4.856 ; 4.856 ; Rise       ; S08clk                 ;
;  addr[3]     ; S08clk                 ; 4.854 ; 4.854 ; Rise       ; S08clk                 ;
;  addr[4]     ; S08clk                 ; 4.956 ; 4.956 ; Rise       ; S08clk                 ;
;  addr[5]     ; S08clk                 ; 4.942 ; 4.942 ; Rise       ; S08clk                 ;
;  addr[6]     ; S08clk                 ; 4.973 ; 4.973 ; Rise       ; S08clk                 ;
;  addr[7]     ; S08clk                 ; 5.421 ; 5.421 ; Rise       ; S08clk                 ;
;  addr[8]     ; S08clk                 ; 5.235 ; 5.235 ; Rise       ; S08clk                 ;
;  addr[9]     ; S08clk                 ; 5.293 ; 5.293 ; Rise       ; S08clk                 ;
;  addr[10]    ; S08clk                 ; 5.098 ; 5.098 ; Rise       ; S08clk                 ;
;  addr[11]    ; S08clk                 ; 5.178 ; 5.178 ; Rise       ; S08clk                 ;
;  addr[12]    ; S08clk                 ; 5.328 ; 5.328 ; Rise       ; S08clk                 ;
;  addr[13]    ; S08clk                 ; 5.537 ; 5.537 ; Rise       ; S08clk                 ;
;  addr[14]    ; S08clk                 ; 4.909 ; 4.909 ; Rise       ; S08clk                 ;
;  addr[15]    ; S08clk                 ; 5.196 ; 5.196 ; Rise       ; S08clk                 ;
;  addr[16]    ; S08clk                 ; 5.198 ; 5.198 ; Rise       ; S08clk                 ;
;  addr[17]    ; S08clk                 ; 5.320 ; 5.320 ; Rise       ; S08clk                 ;
;  addr[18]    ; S08clk                 ; 5.285 ; 5.285 ; Rise       ; S08clk                 ;
;  addr[20]    ; S08clk                 ; 5.312 ; 5.312 ; Rise       ; S08clk                 ;
; data[*]      ; S08clk                 ; 4.615 ; 4.615 ; Rise       ; S08clk                 ;
;  data[0]     ; S08clk                 ; 5.462 ; 5.462 ; Rise       ; S08clk                 ;
;  data[1]     ; S08clk                 ; 5.619 ; 5.619 ; Rise       ; S08clk                 ;
;  data[2]     ; S08clk                 ; 5.612 ; 5.612 ; Rise       ; S08clk                 ;
;  data[3]     ; S08clk                 ; 5.588 ; 5.588 ; Rise       ; S08clk                 ;
;  data[4]     ; S08clk                 ; 5.634 ; 5.634 ; Rise       ; S08clk                 ;
;  data[5]     ; S08clk                 ; 5.612 ; 5.612 ; Rise       ; S08clk                 ;
;  data[6]     ; S08clk                 ; 5.610 ; 5.610 ; Rise       ; S08clk                 ;
;  data[7]     ; S08clk                 ; 5.109 ; 5.109 ; Rise       ; S08clk                 ;
;  data[8]     ; S08clk                 ; 4.749 ; 4.749 ; Rise       ; S08clk                 ;
;  data[9]     ; S08clk                 ; 4.760 ; 4.760 ; Rise       ; S08clk                 ;
;  data[10]    ; S08clk                 ; 5.066 ; 5.066 ; Rise       ; S08clk                 ;
;  data[11]    ; S08clk                 ; 4.615 ; 4.615 ; Rise       ; S08clk                 ;
;  data[12]    ; S08clk                 ; 5.130 ; 5.130 ; Rise       ; S08clk                 ;
;  data[13]    ; S08clk                 ; 4.820 ; 4.820 ; Rise       ; S08clk                 ;
; stateout[*]  ; S08clk                 ; 4.863 ; 4.863 ; Rise       ; S08clk                 ;
;  stateout[0] ; S08clk                 ; 4.863 ; 4.863 ; Rise       ; S08clk                 ;
;  stateout[1] ; S08clk                 ; 5.371 ; 5.371 ; Rise       ; S08clk                 ;
;  stateout[2] ; S08clk                 ; 5.668 ; 5.668 ; Rise       ; S08clk                 ;
;  stateout[3] ; S08clk                 ; 5.096 ; 5.096 ; Rise       ; S08clk                 ;
;  stateout[4] ; S08clk                 ; 5.501 ; 5.501 ; Rise       ; S08clk                 ;
;  stateout[5] ; S08clk                 ; 5.199 ; 5.199 ; Rise       ; S08clk                 ;
;  stateout[6] ; S08clk                 ; 5.497 ; 5.497 ; Rise       ; S08clk                 ;
; clkdisp      ; clk50                  ; 5.029 ; 5.029 ; Rise       ; clk50                  ;
; data[*]      ; clk50                  ; 5.778 ; 5.778 ; Rise       ; clk50                  ;
;  data[0]     ; clk50                  ; 5.996 ; 5.996 ; Rise       ; clk50                  ;
;  data[1]     ; clk50                  ; 6.153 ; 6.153 ; Rise       ; clk50                  ;
;  data[2]     ; clk50                  ; 6.146 ; 6.146 ; Rise       ; clk50                  ;
;  data[3]     ; clk50                  ; 6.122 ; 6.122 ; Rise       ; clk50                  ;
;  data[4]     ; clk50                  ; 6.168 ; 6.168 ; Rise       ; clk50                  ;
;  data[5]     ; clk50                  ; 6.146 ; 6.146 ; Rise       ; clk50                  ;
;  data[6]     ; clk50                  ; 6.144 ; 6.144 ; Rise       ; clk50                  ;
;  data[7]     ; clk50                  ; 6.199 ; 6.199 ; Rise       ; clk50                  ;
;  data[8]     ; clk50                  ; 5.911 ; 5.911 ; Rise       ; clk50                  ;
;  data[9]     ; clk50                  ; 5.920 ; 5.920 ; Rise       ; clk50                  ;
;  data[10]    ; clk50                  ; 6.228 ; 6.228 ; Rise       ; clk50                  ;
;  data[11]    ; clk50                  ; 5.778 ; 5.778 ; Rise       ; clk50                  ;
;  data[12]    ; clk50                  ; 5.985 ; 5.985 ; Rise       ; clk50                  ;
;  data[13]    ; clk50                  ; 5.978 ; 5.978 ; Rise       ; clk50                  ;
; data[*]      ; sci:S08sci|baudgen[10] ; 5.531 ; 5.531 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[0]     ; sci:S08sci|baudgen[10] ; 6.034 ; 6.034 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[1]     ; sci:S08sci|baudgen[10] ; 6.180 ; 6.180 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[2]     ; sci:S08sci|baudgen[10] ; 6.172 ; 6.172 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[3]     ; sci:S08sci|baudgen[10] ; 6.159 ; 6.159 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[4]     ; sci:S08sci|baudgen[10] ; 6.197 ; 6.197 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[5]     ; sci:S08sci|baudgen[10] ; 6.176 ; 6.176 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[6]     ; sci:S08sci|baudgen[10] ; 6.180 ; 6.180 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[7]     ; sci:S08sci|baudgen[10] ; 5.952 ; 5.952 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[8]     ; sci:S08sci|baudgen[10] ; 5.664 ; 5.664 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[9]     ; sci:S08sci|baudgen[10] ; 5.673 ; 5.673 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[10]    ; sci:S08sci|baudgen[10] ; 5.981 ; 5.981 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[11]    ; sci:S08sci|baudgen[10] ; 5.531 ; 5.531 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[12]    ; sci:S08sci|baudgen[10] ; 6.045 ; 6.045 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[13]    ; sci:S08sci|baudgen[10] ; 5.731 ; 5.731 ; Rise       ; sci:S08sci|baudgen[10] ;
; txd          ; sci:S08sci|baudgen[12] ; 4.867 ; 4.867 ; Rise       ; sci:S08sci|baudgen[12] ;
+--------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 3.492 ; 3.492 ; 3.492 ; 3.492 ;
; clksel[1]  ; clkdisp     ; 3.956 ; 3.956 ; 3.956 ; 3.956 ;
; clksel[2]  ; clkdisp     ; 3.967 ; 3.967 ; 3.967 ; 3.967 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 3.492 ; 3.492 ; 3.492 ; 3.492 ;
; clksel[1]  ; clkdisp     ; 3.796 ; 3.796 ; 3.796 ; 3.796 ;
; clksel[2]  ; clkdisp     ; 3.595 ; 3.595 ; 3.595 ; 3.595 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                     ;
+-------------------------+-----------+--------+----------+---------+---------------------+
; Clock                   ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack        ; -16.064   ; -1.721 ; N/A      ; N/A     ; -2.000              ;
;  S08clk                 ; -16.064   ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk50                  ; -13.967   ; -1.721 ; N/A      ; N/A     ; -2.000              ;
;  sci:S08sci|baudgen[10] ; -1.571    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  sci:S08sci|baudgen[12] ; -1.082    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS         ; -4004.778 ; -6.152 ; 0.0      ; 0.0     ; -582.3              ;
;  S08clk                 ; -729.780  ; 0.000  ; N/A      ; N/A     ; -60.000             ;
;  clk50                  ; -3246.579 ; -6.152 ; N/A      ; N/A     ; -495.300            ;
;  sci:S08sci|baudgen[10] ; -17.820   ; 0.000  ; N/A      ; N/A     ; -14.000             ;
;  sci:S08sci|baudgen[12] ; -10.599   ; 0.000  ; N/A      ; N/A     ; -13.000             ;
+-------------------------+-----------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------+
; Setup Times                                                                                 ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; clksel[*]  ; clk50                  ; 0.821  ; 0.821  ; Rise       ; clk50                  ;
;  clksel[0] ; clk50                  ; -0.352 ; -0.352 ; Rise       ; clk50                  ;
;  clksel[1] ; clk50                  ; 0.790  ; 0.790  ; Rise       ; clk50                  ;
;  clksel[2] ; clk50                  ; 0.821  ; 0.821  ; Rise       ; clk50                  ;
; pbin       ; clk50                  ; 4.003  ; 4.003  ; Rise       ; clk50                  ;
; resetin    ; clk50                  ; 4.648  ; 4.648  ; Rise       ; clk50                  ;
; rxd        ; sci:S08sci|baudgen[10] ; 5.987  ; 5.987  ; Rise       ; sci:S08sci|baudgen[10] ;
+------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; clksel[*]  ; clk50                  ; 0.614  ; 0.614  ; Rise       ; clk50                  ;
;  clksel[0] ; clk50                  ; 0.614  ; 0.614  ; Rise       ; clk50                  ;
;  clksel[1] ; clk50                  ; 0.310  ; 0.310  ; Rise       ; clk50                  ;
;  clksel[2] ; clk50                  ; 0.511  ; 0.511  ; Rise       ; clk50                  ;
; pbin       ; clk50                  ; -2.049 ; -2.049 ; Rise       ; clk50                  ;
; resetin    ; clk50                  ; -2.405 ; -2.405 ; Rise       ; clk50                  ;
; rxd        ; sci:S08sci|baudgen[10] ; -2.364 ; -2.364 ; Rise       ; sci:S08sci|baudgen[10] ;
+------------+------------------------+--------+--------+------------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; IRout[*]     ; S08clk                 ; 9.452  ; 9.452  ; Rise       ; S08clk                 ;
;  IRout[0]    ; S08clk                 ; 9.243  ; 9.243  ; Rise       ; S08clk                 ;
;  IRout[1]    ; S08clk                 ; 9.079  ; 9.079  ; Rise       ; S08clk                 ;
;  IRout[2]    ; S08clk                 ; 8.877  ; 8.877  ; Rise       ; S08clk                 ;
;  IRout[3]    ; S08clk                 ; 9.285  ; 9.285  ; Rise       ; S08clk                 ;
;  IRout[4]    ; S08clk                 ; 9.017  ; 9.017  ; Rise       ; S08clk                 ;
;  IRout[5]    ; S08clk                 ; 8.819  ; 8.819  ; Rise       ; S08clk                 ;
;  IRout[6]    ; S08clk                 ; 9.024  ; 9.024  ; Rise       ; S08clk                 ;
;  IRout[7]    ; S08clk                 ; 9.087  ; 9.087  ; Rise       ; S08clk                 ;
;  IRout[8]    ; S08clk                 ; 9.262  ; 9.262  ; Rise       ; S08clk                 ;
;  IRout[9]    ; S08clk                 ; 9.158  ; 9.158  ; Rise       ; S08clk                 ;
;  IRout[10]   ; S08clk                 ; 9.237  ; 9.237  ; Rise       ; S08clk                 ;
;  IRout[11]   ; S08clk                 ; 8.555  ; 8.555  ; Rise       ; S08clk                 ;
;  IRout[12]   ; S08clk                 ; 9.033  ; 9.033  ; Rise       ; S08clk                 ;
;  IRout[13]   ; S08clk                 ; 9.452  ; 9.452  ; Rise       ; S08clk                 ;
; addr[*]      ; S08clk                 ; 16.497 ; 16.497 ; Rise       ; S08clk                 ;
;  addr[0]     ; S08clk                 ; 14.291 ; 14.291 ; Rise       ; S08clk                 ;
;  addr[1]     ; S08clk                 ; 14.261 ; 14.261 ; Rise       ; S08clk                 ;
;  addr[2]     ; S08clk                 ; 14.304 ; 14.304 ; Rise       ; S08clk                 ;
;  addr[3]     ; S08clk                 ; 14.301 ; 14.301 ; Rise       ; S08clk                 ;
;  addr[4]     ; S08clk                 ; 14.529 ; 14.529 ; Rise       ; S08clk                 ;
;  addr[5]     ; S08clk                 ; 14.512 ; 14.512 ; Rise       ; S08clk                 ;
;  addr[6]     ; S08clk                 ; 14.554 ; 14.554 ; Rise       ; S08clk                 ;
;  addr[7]     ; S08clk                 ; 16.340 ; 16.340 ; Rise       ; S08clk                 ;
;  addr[8]     ; S08clk                 ; 15.911 ; 15.911 ; Rise       ; S08clk                 ;
;  addr[9]     ; S08clk                 ; 16.049 ; 16.049 ; Rise       ; S08clk                 ;
;  addr[10]    ; S08clk                 ; 15.614 ; 15.614 ; Rise       ; S08clk                 ;
;  addr[11]    ; S08clk                 ; 15.816 ; 15.816 ; Rise       ; S08clk                 ;
;  addr[12]    ; S08clk                 ; 16.012 ; 16.012 ; Rise       ; S08clk                 ;
;  addr[13]    ; S08clk                 ; 16.497 ; 16.497 ; Rise       ; S08clk                 ;
;  addr[14]    ; S08clk                 ; 14.002 ; 14.002 ; Rise       ; S08clk                 ;
;  addr[15]    ; S08clk                 ; 15.057 ; 15.057 ; Rise       ; S08clk                 ;
;  addr[16]    ; S08clk                 ; 14.356 ; 14.356 ; Rise       ; S08clk                 ;
;  addr[17]    ; S08clk                 ; 15.354 ; 15.354 ; Rise       ; S08clk                 ;
;  addr[18]    ; S08clk                 ; 15.276 ; 15.276 ; Rise       ; S08clk                 ;
;  addr[20]    ; S08clk                 ; 15.348 ; 15.348 ; Rise       ; S08clk                 ;
; data[*]      ; S08clk                 ; 21.781 ; 21.781 ; Rise       ; S08clk                 ;
;  data[0]     ; S08clk                 ; 20.535 ; 20.535 ; Rise       ; S08clk                 ;
;  data[1]     ; S08clk                 ; 20.857 ; 20.857 ; Rise       ; S08clk                 ;
;  data[2]     ; S08clk                 ; 20.846 ; 20.846 ; Rise       ; S08clk                 ;
;  data[3]     ; S08clk                 ; 20.830 ; 20.830 ; Rise       ; S08clk                 ;
;  data[4]     ; S08clk                 ; 20.827 ; 20.827 ; Rise       ; S08clk                 ;
;  data[5]     ; S08clk                 ; 20.848 ; 20.848 ; Rise       ; S08clk                 ;
;  data[6]     ; S08clk                 ; 20.847 ; 20.847 ; Rise       ; S08clk                 ;
;  data[7]     ; S08clk                 ; 21.347 ; 21.347 ; Rise       ; S08clk                 ;
;  data[8]     ; S08clk                 ; 20.639 ; 20.639 ; Rise       ; S08clk                 ;
;  data[9]     ; S08clk                 ; 20.653 ; 20.653 ; Rise       ; S08clk                 ;
;  data[10]    ; S08clk                 ; 21.357 ; 21.357 ; Rise       ; S08clk                 ;
;  data[11]    ; S08clk                 ; 20.330 ; 20.330 ; Rise       ; S08clk                 ;
;  data[12]    ; S08clk                 ; 21.781 ; 21.781 ; Rise       ; S08clk                 ;
;  data[13]    ; S08clk                 ; 20.792 ; 20.792 ; Rise       ; S08clk                 ;
; stateout[*]  ; S08clk                 ; 11.246 ; 11.246 ; Rise       ; S08clk                 ;
;  stateout[0] ; S08clk                 ; 9.808  ; 9.808  ; Rise       ; S08clk                 ;
;  stateout[1] ; S08clk                 ; 10.632 ; 10.632 ; Rise       ; S08clk                 ;
;  stateout[2] ; S08clk                 ; 11.246 ; 11.246 ; Rise       ; S08clk                 ;
;  stateout[3] ; S08clk                 ; 10.302 ; 10.302 ; Rise       ; S08clk                 ;
;  stateout[4] ; S08clk                 ; 10.865 ; 10.865 ; Rise       ; S08clk                 ;
;  stateout[5] ; S08clk                 ; 10.243 ; 10.243 ; Rise       ; S08clk                 ;
;  stateout[6] ; S08clk                 ; 10.899 ; 10.899 ; Rise       ; S08clk                 ;
; clkdisp      ; clk50                  ; 10.266 ; 10.266 ; Rise       ; clk50                  ;
; data[*]      ; clk50                  ; 16.896 ; 16.896 ; Rise       ; clk50                  ;
;  data[0]     ; clk50                  ; 16.090 ; 16.090 ; Rise       ; clk50                  ;
;  data[1]     ; clk50                  ; 16.405 ; 16.405 ; Rise       ; clk50                  ;
;  data[2]     ; clk50                  ; 16.393 ; 16.393 ; Rise       ; clk50                  ;
;  data[3]     ; clk50                  ; 16.383 ; 16.383 ; Rise       ; clk50                  ;
;  data[4]     ; clk50                  ; 16.400 ; 16.400 ; Rise       ; clk50                  ;
;  data[5]     ; clk50                  ; 16.392 ; 16.392 ; Rise       ; clk50                  ;
;  data[6]     ; clk50                  ; 16.381 ; 16.381 ; Rise       ; clk50                  ;
;  data[7]     ; clk50                  ; 15.720 ; 15.720 ; Rise       ; clk50                  ;
;  data[8]     ; clk50                  ; 14.873 ; 14.873 ; Rise       ; clk50                  ;
;  data[9]     ; clk50                  ; 14.886 ; 14.886 ; Rise       ; clk50                  ;
;  data[10]    ; clk50                  ; 15.606 ; 15.606 ; Rise       ; clk50                  ;
;  data[11]    ; clk50                  ; 14.578 ; 14.578 ; Rise       ; clk50                  ;
;  data[12]    ; clk50                  ; 16.896 ; 16.896 ; Rise       ; clk50                  ;
;  data[13]    ; clk50                  ; 15.027 ; 15.027 ; Rise       ; clk50                  ;
; data[*]      ; sci:S08sci|baudgen[10] ; 13.826 ; 13.826 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[0]     ; sci:S08sci|baudgen[10] ; 12.762 ; 12.762 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[1]     ; sci:S08sci|baudgen[10] ; 13.084 ; 13.084 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[2]     ; sci:S08sci|baudgen[10] ; 13.073 ; 13.073 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[3]     ; sci:S08sci|baudgen[10] ; 13.057 ; 13.057 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[4]     ; sci:S08sci|baudgen[10] ; 13.054 ; 13.054 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[5]     ; sci:S08sci|baudgen[10] ; 13.075 ; 13.075 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[6]     ; sci:S08sci|baudgen[10] ; 13.074 ; 13.074 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[7]     ; sci:S08sci|baudgen[10] ; 13.571 ; 13.571 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[8]     ; sci:S08sci|baudgen[10] ; 12.863 ; 12.863 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[9]     ; sci:S08sci|baudgen[10] ; 12.877 ; 12.877 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[10]    ; sci:S08sci|baudgen[10] ; 13.581 ; 13.581 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[11]    ; sci:S08sci|baudgen[10] ; 12.554 ; 12.554 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[12]    ; sci:S08sci|baudgen[10] ; 13.826 ; 13.826 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[13]    ; sci:S08sci|baudgen[10] ; 13.016 ; 13.016 ; Rise       ; sci:S08sci|baudgen[10] ;
; txd          ; sci:S08sci|baudgen[12] ; 9.118  ; 9.118  ; Rise       ; sci:S08sci|baudgen[12] ;
+--------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+--------------+------------------------+-------+-------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+-------+------------+------------------------+
; IRout[*]     ; S08clk                 ; 4.132 ; 4.132 ; Rise       ; S08clk                 ;
;  IRout[0]    ; S08clk                 ; 4.499 ; 4.499 ; Rise       ; S08clk                 ;
;  IRout[1]    ; S08clk                 ; 4.427 ; 4.427 ; Rise       ; S08clk                 ;
;  IRout[2]    ; S08clk                 ; 4.359 ; 4.359 ; Rise       ; S08clk                 ;
;  IRout[3]    ; S08clk                 ; 4.528 ; 4.528 ; Rise       ; S08clk                 ;
;  IRout[4]    ; S08clk                 ; 4.217 ; 4.217 ; Rise       ; S08clk                 ;
;  IRout[5]    ; S08clk                 ; 4.132 ; 4.132 ; Rise       ; S08clk                 ;
;  IRout[6]    ; S08clk                 ; 4.214 ; 4.214 ; Rise       ; S08clk                 ;
;  IRout[7]    ; S08clk                 ; 4.536 ; 4.536 ; Rise       ; S08clk                 ;
;  IRout[8]    ; S08clk                 ; 4.518 ; 4.518 ; Rise       ; S08clk                 ;
;  IRout[9]    ; S08clk                 ; 4.539 ; 4.539 ; Rise       ; S08clk                 ;
;  IRout[10]   ; S08clk                 ; 4.495 ; 4.495 ; Rise       ; S08clk                 ;
;  IRout[11]   ; S08clk                 ; 4.289 ; 4.289 ; Rise       ; S08clk                 ;
;  IRout[12]   ; S08clk                 ; 4.506 ; 4.506 ; Rise       ; S08clk                 ;
;  IRout[13]   ; S08clk                 ; 4.599 ; 4.599 ; Rise       ; S08clk                 ;
; addr[*]      ; S08clk                 ; 4.845 ; 4.845 ; Rise       ; S08clk                 ;
;  addr[0]     ; S08clk                 ; 4.846 ; 4.846 ; Rise       ; S08clk                 ;
;  addr[1]     ; S08clk                 ; 4.845 ; 4.845 ; Rise       ; S08clk                 ;
;  addr[2]     ; S08clk                 ; 4.856 ; 4.856 ; Rise       ; S08clk                 ;
;  addr[3]     ; S08clk                 ; 4.854 ; 4.854 ; Rise       ; S08clk                 ;
;  addr[4]     ; S08clk                 ; 4.956 ; 4.956 ; Rise       ; S08clk                 ;
;  addr[5]     ; S08clk                 ; 4.942 ; 4.942 ; Rise       ; S08clk                 ;
;  addr[6]     ; S08clk                 ; 4.973 ; 4.973 ; Rise       ; S08clk                 ;
;  addr[7]     ; S08clk                 ; 5.421 ; 5.421 ; Rise       ; S08clk                 ;
;  addr[8]     ; S08clk                 ; 5.235 ; 5.235 ; Rise       ; S08clk                 ;
;  addr[9]     ; S08clk                 ; 5.293 ; 5.293 ; Rise       ; S08clk                 ;
;  addr[10]    ; S08clk                 ; 5.098 ; 5.098 ; Rise       ; S08clk                 ;
;  addr[11]    ; S08clk                 ; 5.178 ; 5.178 ; Rise       ; S08clk                 ;
;  addr[12]    ; S08clk                 ; 5.328 ; 5.328 ; Rise       ; S08clk                 ;
;  addr[13]    ; S08clk                 ; 5.537 ; 5.537 ; Rise       ; S08clk                 ;
;  addr[14]    ; S08clk                 ; 4.909 ; 4.909 ; Rise       ; S08clk                 ;
;  addr[15]    ; S08clk                 ; 5.196 ; 5.196 ; Rise       ; S08clk                 ;
;  addr[16]    ; S08clk                 ; 5.198 ; 5.198 ; Rise       ; S08clk                 ;
;  addr[17]    ; S08clk                 ; 5.320 ; 5.320 ; Rise       ; S08clk                 ;
;  addr[18]    ; S08clk                 ; 5.285 ; 5.285 ; Rise       ; S08clk                 ;
;  addr[20]    ; S08clk                 ; 5.312 ; 5.312 ; Rise       ; S08clk                 ;
; data[*]      ; S08clk                 ; 4.615 ; 4.615 ; Rise       ; S08clk                 ;
;  data[0]     ; S08clk                 ; 5.462 ; 5.462 ; Rise       ; S08clk                 ;
;  data[1]     ; S08clk                 ; 5.619 ; 5.619 ; Rise       ; S08clk                 ;
;  data[2]     ; S08clk                 ; 5.612 ; 5.612 ; Rise       ; S08clk                 ;
;  data[3]     ; S08clk                 ; 5.588 ; 5.588 ; Rise       ; S08clk                 ;
;  data[4]     ; S08clk                 ; 5.634 ; 5.634 ; Rise       ; S08clk                 ;
;  data[5]     ; S08clk                 ; 5.612 ; 5.612 ; Rise       ; S08clk                 ;
;  data[6]     ; S08clk                 ; 5.610 ; 5.610 ; Rise       ; S08clk                 ;
;  data[7]     ; S08clk                 ; 5.109 ; 5.109 ; Rise       ; S08clk                 ;
;  data[8]     ; S08clk                 ; 4.749 ; 4.749 ; Rise       ; S08clk                 ;
;  data[9]     ; S08clk                 ; 4.760 ; 4.760 ; Rise       ; S08clk                 ;
;  data[10]    ; S08clk                 ; 5.066 ; 5.066 ; Rise       ; S08clk                 ;
;  data[11]    ; S08clk                 ; 4.615 ; 4.615 ; Rise       ; S08clk                 ;
;  data[12]    ; S08clk                 ; 5.130 ; 5.130 ; Rise       ; S08clk                 ;
;  data[13]    ; S08clk                 ; 4.820 ; 4.820 ; Rise       ; S08clk                 ;
; stateout[*]  ; S08clk                 ; 4.863 ; 4.863 ; Rise       ; S08clk                 ;
;  stateout[0] ; S08clk                 ; 4.863 ; 4.863 ; Rise       ; S08clk                 ;
;  stateout[1] ; S08clk                 ; 5.371 ; 5.371 ; Rise       ; S08clk                 ;
;  stateout[2] ; S08clk                 ; 5.668 ; 5.668 ; Rise       ; S08clk                 ;
;  stateout[3] ; S08clk                 ; 5.096 ; 5.096 ; Rise       ; S08clk                 ;
;  stateout[4] ; S08clk                 ; 5.501 ; 5.501 ; Rise       ; S08clk                 ;
;  stateout[5] ; S08clk                 ; 5.199 ; 5.199 ; Rise       ; S08clk                 ;
;  stateout[6] ; S08clk                 ; 5.497 ; 5.497 ; Rise       ; S08clk                 ;
; clkdisp      ; clk50                  ; 5.029 ; 5.029 ; Rise       ; clk50                  ;
; data[*]      ; clk50                  ; 5.778 ; 5.778 ; Rise       ; clk50                  ;
;  data[0]     ; clk50                  ; 5.996 ; 5.996 ; Rise       ; clk50                  ;
;  data[1]     ; clk50                  ; 6.153 ; 6.153 ; Rise       ; clk50                  ;
;  data[2]     ; clk50                  ; 6.146 ; 6.146 ; Rise       ; clk50                  ;
;  data[3]     ; clk50                  ; 6.122 ; 6.122 ; Rise       ; clk50                  ;
;  data[4]     ; clk50                  ; 6.168 ; 6.168 ; Rise       ; clk50                  ;
;  data[5]     ; clk50                  ; 6.146 ; 6.146 ; Rise       ; clk50                  ;
;  data[6]     ; clk50                  ; 6.144 ; 6.144 ; Rise       ; clk50                  ;
;  data[7]     ; clk50                  ; 6.199 ; 6.199 ; Rise       ; clk50                  ;
;  data[8]     ; clk50                  ; 5.911 ; 5.911 ; Rise       ; clk50                  ;
;  data[9]     ; clk50                  ; 5.920 ; 5.920 ; Rise       ; clk50                  ;
;  data[10]    ; clk50                  ; 6.228 ; 6.228 ; Rise       ; clk50                  ;
;  data[11]    ; clk50                  ; 5.778 ; 5.778 ; Rise       ; clk50                  ;
;  data[12]    ; clk50                  ; 5.985 ; 5.985 ; Rise       ; clk50                  ;
;  data[13]    ; clk50                  ; 5.978 ; 5.978 ; Rise       ; clk50                  ;
; data[*]      ; sci:S08sci|baudgen[10] ; 5.531 ; 5.531 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[0]     ; sci:S08sci|baudgen[10] ; 6.034 ; 6.034 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[1]     ; sci:S08sci|baudgen[10] ; 6.180 ; 6.180 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[2]     ; sci:S08sci|baudgen[10] ; 6.172 ; 6.172 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[3]     ; sci:S08sci|baudgen[10] ; 6.159 ; 6.159 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[4]     ; sci:S08sci|baudgen[10] ; 6.197 ; 6.197 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[5]     ; sci:S08sci|baudgen[10] ; 6.176 ; 6.176 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[6]     ; sci:S08sci|baudgen[10] ; 6.180 ; 6.180 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[7]     ; sci:S08sci|baudgen[10] ; 5.952 ; 5.952 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[8]     ; sci:S08sci|baudgen[10] ; 5.664 ; 5.664 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[9]     ; sci:S08sci|baudgen[10] ; 5.673 ; 5.673 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[10]    ; sci:S08sci|baudgen[10] ; 5.981 ; 5.981 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[11]    ; sci:S08sci|baudgen[10] ; 5.531 ; 5.531 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[12]    ; sci:S08sci|baudgen[10] ; 6.045 ; 6.045 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[13]    ; sci:S08sci|baudgen[10] ; 5.731 ; 5.731 ; Rise       ; sci:S08sci|baudgen[10] ;
; txd          ; sci:S08sci|baudgen[12] ; 4.867 ; 4.867 ; Rise       ; sci:S08sci|baudgen[12] ;
+--------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 6.800 ; 6.800 ; 6.800 ; 6.800 ;
; clksel[1]  ; clkdisp     ; 7.942 ; 7.942 ; 7.942 ; 7.942 ;
; clksel[2]  ; clkdisp     ; 7.973 ; 7.973 ; 7.973 ; 7.973 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 3.492 ; 3.492 ; 3.492 ; 3.492 ;
; clksel[1]  ; clkdisp     ; 3.796 ; 3.796 ; 3.796 ; 3.796 ;
; clksel[2]  ; clkdisp     ; 3.595 ; 3.595 ; 3.595 ; 3.595 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------+
; Setup Transfers                                                                              ;
+------------------------+------------------------+-----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+-----------+----------+----------+----------+
; clk50                  ; clk50                  ; 53370     ; 0        ; 0        ; 0        ;
; S08clk                 ; clk50                  ; 163659954 ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[10] ; clk50                  ; 1377      ; 11       ; 0        ; 0        ;
; sci:S08sci|baudgen[12] ; clk50                  ; 23        ; 7        ; 0        ; 0        ;
; clk50                  ; S08clk                 ; 9762      ; 0        ; 0        ; 0        ;
; S08clk                 ; S08clk                 ; 39703921  ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[10] ; S08clk                 ; 349       ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 83        ; 0        ; 0        ; 0        ;
; clk50                  ; sci:S08sci|baudgen[12] ; 18        ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 60        ; 0        ; 0        ; 0        ;
+------------------------+------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------+
; Hold Transfers                                                                               ;
+------------------------+------------------------+-----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+-----------+----------+----------+----------+
; clk50                  ; clk50                  ; 53370     ; 0        ; 0        ; 0        ;
; S08clk                 ; clk50                  ; 163659954 ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[10] ; clk50                  ; 1377      ; 11       ; 0        ; 0        ;
; sci:S08sci|baudgen[12] ; clk50                  ; 23        ; 7        ; 0        ; 0        ;
; clk50                  ; S08clk                 ; 9762      ; 0        ; 0        ; 0        ;
; S08clk                 ; S08clk                 ; 39703921  ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[10] ; S08clk                 ; 349       ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 83        ; 0        ; 0        ; 0        ;
; clk50                  ; sci:S08sci|baudgen[12] ; 18        ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 60        ; 0        ; 0        ; 0        ;
+------------------------+------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 12    ; 12   ;
; Unconstrained Output Ports      ; 57    ; 57   ;
; Unconstrained Output Port Paths ; 2015  ; 2015 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Nov 30 15:35:11 2017
Info: Command: quartus_sta MiniS08 -c MiniS08
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MiniS08.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk50 clk50
    Info (332105): create_clock -period 1.000 -name S08clk S08clk
    Info (332105): create_clock -period 1.000 -name sci:S08sci|baudgen[10] sci:S08sci|baudgen[10]
    Info (332105): create_clock -period 1.000 -name sci:S08sci|baudgen[12] sci:S08sci|baudgen[12]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -16.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -16.064      -729.780 S08clk 
    Info (332119):   -13.967     -3246.579 clk50 
    Info (332119):    -1.571       -17.820 sci:S08sci|baudgen[10] 
    Info (332119):    -1.082       -10.599 sci:S08sci|baudgen[12] 
Info (332146): Worst-case hold slack is -1.721
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.721        -6.152 clk50 
    Info (332119):     0.391         0.000 S08clk 
    Info (332119):     0.391         0.000 sci:S08sci|baudgen[10] 
    Info (332119):     0.391         0.000 sci:S08sci|baudgen[12] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -495.300 clk50 
    Info (332119):    -0.500       -60.000 S08clk 
    Info (332119):    -0.500       -14.000 sci:S08sci|baudgen[10] 
    Info (332119):    -0.500       -13.000 sci:S08sci|baudgen[12] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.452
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.452      -289.752 S08clk 
    Info (332119):    -5.579     -1240.803 clk50 
    Info (332119):    -0.267        -1.950 sci:S08sci|baudgen[10] 
    Info (332119):     0.005         0.000 sci:S08sci|baudgen[12] 
Info (332146): Worst-case hold slack is -1.272
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.272        -5.285 clk50 
    Info (332119):     0.215         0.000 S08clk 
    Info (332119):     0.215         0.000 sci:S08sci|baudgen[10] 
    Info (332119):     0.215         0.000 sci:S08sci|baudgen[12] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -495.300 clk50 
    Info (332119):    -0.500       -60.000 S08clk 
    Info (332119):    -0.500       -14.000 sci:S08sci|baudgen[10] 
    Info (332119):    -0.500       -13.000 sci:S08sci|baudgen[12] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 489 megabytes
    Info: Processing ended: Thu Nov 30 15:35:13 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


