`begin_keywords "1800-2012"
module ixc_capU ( cap, ev, en, rst, xpsn, xpen );
parameter RTL = 99 ;
parameter ASYNC = 99 ;
parameter NO_CAP = 0 ;
output wire logic cap ;
input wire logic ev ;
input wire logic en ;
input wire logic rst ;
output wire logic xpsn ;
output wire logic xpen ;
endmodule
`end_keywords
/**portGenericDumpBegin RTL ASYNC NO_CAP cap ev en rst xpsn xpen portGenericDumpEnd**/
/**ParamPreferVectorBegin RTL ParamPreferVectorEnd**/
