基于 模拟 开关电路 实现 FPGA 器件 的 测试 系统 及 方法 本发明 公开 一种 基于 模拟 开关电路 实现 FPGA 器件 的 测试 系统 及 方法 ， 其 测试 系统 包括 ： 非易 失性 存储器 、 编程 控制器 、 带隙 基准 电路 以及 三 端口 模拟 开关电路 ， 该 三 端口 模拟 开关电路 的 第一 端口 接带 隙 基准 电路 的 输出 电路 端口 ， 第二 端口 接 双向 测试 接口 ， 第三 端口 接非易 失性 存储器 的 输入 端 ； 所述 编程 控制器 分别 与非 易 失性 存储器 、 带隙 基准 电路 和 三 端口 模拟 开关电路 连接 ， 且 该 编程 控制器 还 与 I / O ? 接口 连接 。 本发明 通过 三 端口 模拟 开关电路 引入 了 双向 的 测试 接口 ， 从而 可以 单独 对 Bandgap ? Reference 和 非易失 存储器 进行 测试 和 校正 。 在 这些 工作 结束 后 ， FPGA 器件 可 进入 正常 工作 状态 。 
