#include "reg_def.h"

#define SET_BITS(x,n,of) (~((~(((-1) << (n)) | (x))) << (of))) & 0xFFFF

const struct reg_def all_reg[] = {
	{ "INDF",    0x0180, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "INDF0",   0x0180, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "INDF1",   0x0181, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "INDF2",   0x0182, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "HIBYTE",  0x0183, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "FSR",     0x0184, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "FSR0",    0x0184, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "FSR1",    0x0185, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "PCL",     0x0186, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "STATUS",  0x0187, 1, 
		{
			{"C", 1}, {"DC", 1},  {"Z", 1}, {"", 0}, 
			{"", 0}, {"", 0},  {"", 0}, {"", 0}
		}
	},
	{ "MCR",     0x0188, 1, 
		{
			{"MINT0", 2}, {"", -1},  {"MINT1", 2}, {"", -1}, 
			{"PD", 1}, {"TO", 1},  {"", 0}, {"GIE", 1}
		}
	},
	{ "INDF3",   0x0189, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "INTE",    0x018a, 1, 
		{
			{"T0IE", 1}, {"T1IE", 1},  {"INT0IE", 1}, {"INT1IE", 1}, 
			{"KBIE", 1}, {"", 0},  {"ADIE", 1}, {"", 0}
		}
	},
	{ "INTF",    0x018b, 1, 
		{
			{"T0IF", 1}, {"T1IF", 1},  {"INT0IF", 1}, {"INT1IF", 1}, 
			{"KBIF", 1}, {"", 0},  {"ADIF", 1}, {"", 0}
		}
	},
	{ "IOP0",    0x0190, 1, 
		{
			{"P00", 1}, {"P01", 1},  {"P02", 1}, {"P03", 1}, 
			{"P04", 1}, {"", 0},  {"", 0}, {"", 0}
		}
	},
	{ "OEP0",    0x0191, 1, 
		{
			{"P00OE", 1}, {"P01OE", 1},  {"P02OE", 1}, {"P03OE", 1}, 
			{"P04OE", 1}, {"", 0},  {"", 0}, {"", 0}
		}
	},
	{ "PUP0",    0x0192, 1, 
		{
			{"P00PU", 1}, {"P01PU", 1},  {"P02PU", 1}, {"P03PU", 1}, 
			{"P04PU", 1}, {"", 0},  {"", 0}, {"", 0}
		}
	},
	{ "ANSEL",   0x0193, 1, 
		{
			{"P00ANS", 1}, {"P01ANS", 1},  {"P02ANS", 1}, {"P03ANS", 1}, 
			{"P04ANS", 1}, {"P12ANS", 1},  {"P13ANS", 1}, {"", 0}
		}
	},
	{ "IOP1",    0x0194, 1, 
		{
			{"P10", 1}, {"P11", 1},  {"P12", 1}, {"P13", 1}, 
			{"P14", 1}, {"P15", 1},  {"P16", 1}, {"", 0}
		}
	},
	{ "OEP1",    0x0195, 1, 
		{
			{"P10OE", 1}, {"P11OE", 1},  {"P12OE", 1}, {"P13OE", 1}, 
			{"P14OE", 1}, {"P15OE", 1},  {"P16OE", 1}, {"", 0}
		}
	},
	{ "PUP1",    0x0196, 1, 
		{
			{"P10PU", 1}, {"P11PU", 1},  {"P12PU", 1}, {"P13PU", 1}, 
			{"P14PU", 1}, {"P15PU", 1},  {"P16PU", 1}, {"", 0}
		}
	},
	{ "KBIM",    0x0197, 1, 
		{
			{"KBIM0", 1}, {"KBIM1", 1},  {"KBIM2", 1}, {"KBIM3", 1}, 
			{"KBIM4", 1}, {"KBIM5", 1},  {"KBIM6", 1}, {"", 0}
		}
	},
	{ "T0CR",    0x01a0, 1, 
		{
			{"T0PR", 3}, {"", -1},  {"", -1}, {"T0PS", 2}, 
			{"", -1}, {"BUZ0OE", 1},  {"PWM0OE", 1}, {"TC0EN", 1}
		}
	},
	{ "T0CNT",   0x01a1, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "T0LOAD",  0x01a2, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "T0DATA",  0x01a3, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "T1CR",    0x01a4, 1, 
		{
			{"T1PR", 3}, {"", -1},  {"", -1}, {"T1PS", 2}, 
			{"", -1}, {"BUZ1OE", 1},  {"PWM1OE", 1}, {"TC1EN", 1}
		}
	},
	{ "T1CNT",   0x01a5, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "T1LOAD",  0x01a6, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "T1DATA",  0x01a7, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "LVDCR",   0x01ad, 1, 
		{
			{"LVDF", 1}, {"", 0},  {"", 0}, {"", 0}, 
			{"LVDS", 3}, {"", -1},  {"", -1}, {"LVDEN", 1}
		}
	},
	{ "OSCM",    0x01ae, 1, 
		{
			{"HFEN", 1}, {"LFEN", 1},  {"CLKS", 1}, {"", 0}, 
			{"STBH", 1}, {"STBL", 1},  {"", 0}, {"", 0}
		}
	},
	{ "ADCR0",   0x01b0, 1, 
		{
			{"ADON", 1}, {"ADEOC", 1},  {"ADCKS", 2}, {"", -1}, 
			{"ADCHS", 4}, {"", -1},  {"", -1}, {"", -1}
		}
	},
	{ "ADCR1",   0x01b1, 1, 
		{
			{"VSR", 3}, {"", -1},  {"", -1}, {"", 0}, 
			{"", 0}, {"", 0},  {"", 0}, {"", 0}
		}
	},
	{ "ADRH",    0x01b4, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "ADRL",    0x01b5, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "OSCAL",   0x01fb, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } }
};

const int num_reg = sizeof(all_reg) / sizeof(all_reg[0]);

const int maxram = 0x1ff;
const int badram[][2] = { {0x80, 0x17f}, {0x18c, 0x18f}, {0x198, 0x19f}, {0x1a8, 0x1ac},
						  {0x1af, 0x1af}, {0x1b2, 0x1b3}, {0x1b6, 0x1fa}, {0x1fc, 0x1ff},
						  {-1, -1} };

const struct bit_def config1[] = {
};

const int num_config1 = sizeof(config1) / sizeof(config1[0]);
const int config1_addr = 0x8001;

const struct bit_def config0[] = {
	{"_CP_ALL",              SET_BITS(0, 1, 15)},
	{"_WDT_ALWAYS_OFF",      SET_BITS(0, 2, 0)},
	{"_WDT_SLEEP_OFF",       SET_BITS(1, 2, 0)},
	{"_WDT_ALWAYS_ON",       SET_BITS(3, 2, 0)},
	{"_PTWRT_4_4",           SET_BITS(0, 1, 13) & SET_BITS(0, 2, 2)},
	{"_PTWRT_16_16",         SET_BITS(0, 1, 13) & SET_BITS(1, 2, 2)},
	{"_PTWRT_64_64",         SET_BITS(0, 1, 13) & SET_BITS(2, 2, 2)},
	{"_PTWRT_256_256",       SET_BITS(0, 1, 13) & SET_BITS(3, 2, 2)},
	{"_PTWRT_4_512",         SET_BITS(0, 2, 2)},
	{"_PTWRT_16_1024",       SET_BITS(1, 2, 2)},
	{"_PTWRT_64_2048",       SET_BITS(2, 2, 2)},
	{"_PTWRT_256_4096",      SET_BITS(3, 2, 2)},
	{"_FCPU_2T",             SET_BITS(0, 3, 4)},
	{"_FCPU_4T",             SET_BITS(1, 3, 4)},
	{"_FCPU_8T",             SET_BITS(2, 3, 4)},
	{"_FCPU_16T",            SET_BITS(3, 3, 4)},
	{"_FCPU_32T",            SET_BITS(4, 3, 4)},
	{"_FCPU_64T",            SET_BITS(5, 3, 4)},
	{"_FCPU_128T",           SET_BITS(6, 3, 4)},
	{"_FCPU_256T",           SET_BITS(7, 3, 4)},
	{"_MCLR_ON",             SET_BITS(1, 1, 7)},
	{"_MCLR_OFF",            SET_BITS(0, 1, 7)},
	{"_HRC_LRC",             SET_BITS(0, 2, 8)},
	{"_HRC_LXT",             SET_BITS(1, 2, 8)},
	{"_HXT_LRC",             SET_BITS(2, 2, 8)},
	{"_VLVR_160",            SET_BITS(0, 3, 10)},
	{"_VLVR_185",            SET_BITS(1, 3, 10)},
	{"_VLVR_205",            SET_BITS(2, 3, 10)},
	{"_VLVR_218",            SET_BITS(3, 3, 10)},
	{"_VLVR_232",            SET_BITS(4, 3, 10)},
	{"_VLVR_245",            SET_BITS(5, 3, 10)},
	{"_VLVR_305",            SET_BITS(6, 3, 10)},
	{"_VLVR_360",            SET_BITS(7, 3, 10)}
};

const int num_config0 = sizeof(config0) / sizeof(config0[0]);
const int config0_addr = 0x8000;
