TimeQuest Timing Analyzer report for niostest_top
Fri Nov 14 01:13:36 2014
Quartus II 64-Bit Version 14.0.2 Build 209 09/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Output Enable Times
 17. Minimum Output Enable Times
 18. Output Disable Times
 19. Minimum Output Disable Times
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Output Enable Times
 31. Minimum Output Enable Times
 32. Output Disable Times
 33. Minimum Output Disable Times
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Output Enable Times
 44. Minimum Output Enable Times
 45. Output Disable Times
 46. Minimum Output Disable Times
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.0.2 Build 209 09/17/2014 SJ Web Edition ;
; Revision Name      ; niostest_top                                       ;
; Device Family      ; MAX 10 FPGA                                        ;
; Device Name        ; 10M08SAE144C8GES                                   ;
; Timing Models      ; Advance                                            ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.57        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  71.4%      ;
;     Processors 3-4         ;  42.9%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------+
; SDC File List                                                                                                  ;
+----------------------------------------------------------------------------+--------+--------------------------+
; SDC File Path                                                              ; Status ; Read at                  ;
+----------------------------------------------------------------------------+--------+--------------------------+
; sodalite_top.sdc                                                           ; OK     ; Fri Nov 14 01:13:30 2014 ;
; testcore/synthesis/submodules/altera_reset_controller.sdc                  ; OK     ; Fri Nov 14 01:13:30 2014 ;
; testcore/synthesis/submodules/altera_onchip_flash_avmm_data_controller.sdc ; OK     ; Fri Nov 14 01:13:30 2014 ;
; testcore/synthesis/submodules/testcore_nios2_gen2_0.sdc                    ; OK     ; Fri Nov 14 01:13:30 2014 ;
+----------------------------------------------------------------------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------+-----------+---------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; Clock Name                                        ; Type      ; Period  ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                              ; Targets                                               ;
+---------------------------------------------------+-----------+---------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; altera_reserved_tck                               ; Base      ; 100.000 ; 10.0 MHz  ; 0.000  ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                     ; { altera_reserved_tck }                               ;
; CLOCK_50                                          ; Base      ; 20.000  ; 50.0 MHz  ; 0.000  ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                     ; { CLOCK_50 }                                          ;
; inst3|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 10.000  ; 100.0 MHz ; -2.083 ; 2.917  ; 50.00      ; 1         ; 2           ; -75.0 ;        ;           ;            ; false    ; CLOCK_50 ; inst3|altpll_component|auto_generated|pll1|inclk[0] ; { inst3|altpll_component|auto_generated|pll1|clk[0] } ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 10.000  ; 100.0 MHz ; 0.000  ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50 ; inst3|altpll_component|auto_generated|pll1|inclk[0] ; { inst3|altpll_component|auto_generated|pll1|clk[1] } ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; Generated ; 25.000  ; 40.0 MHz  ; 0.000  ; 12.500 ; 50.00      ; 5         ; 4           ;       ;        ;           ;            ; false    ; CLOCK_50 ; inst3|altpll_component|auto_generated|pll1|inclk[0] ; { inst3|altpll_component|auto_generated|pll1|clk[2] } ;
+---------------------------------------------------+-----------+---------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                      ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 78.85 MHz  ; 78.85 MHz       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;      ;
; 99.8 MHz   ; 99.8 MHz        ; inst3|altpll_component|auto_generated|pll1|clk[1] ;      ;
; 136.76 MHz ; 136.76 MHz      ; altera_reserved_tck                               ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[1] ; -0.010 ; -0.010        ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; 12.318 ; 0.000         ;
; altera_reserved_tck                               ; 46.344 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.441 ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; 0.444 ; 0.000         ;
; altera_reserved_tck                               ; 0.459 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                     ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[1] ; 6.006  ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; 20.357 ; 0.000         ;
; altera_reserved_tck                               ; 47.917 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                     ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; altera_reserved_tck                               ; 1.174 ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; 1.912 ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; 3.028 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                          ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[1] ; 3.817  ; 0.000         ;
; CLOCK_50                                          ; 9.865  ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; 12.170 ; 0.000         ;
; altera_reserved_tck                               ; 49.641 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                ;
+---------------------+---------------------+-------+-------+------------+---------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+---------------------+---------------------+-------+-------+------------+---------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 2.677 ; 2.786 ; Rise       ; altera_reserved_tck                               ;
; altera_reserved_tms ; altera_reserved_tck ; 5.059 ; 5.168 ; Rise       ; altera_reserved_tck                               ;
; SDR_DQ[*]           ; CLOCK_50            ; 1.575 ; 1.661 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]          ; CLOCK_50            ; 1.565 ; 1.651 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]          ; CLOCK_50            ; 1.565 ; 1.651 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]          ; CLOCK_50            ; 1.570 ; 1.656 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]          ; CLOCK_50            ; 1.570 ; 1.656 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]          ; CLOCK_50            ; 1.570 ; 1.656 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]          ; CLOCK_50            ; 1.570 ; 1.656 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]          ; CLOCK_50            ; 1.575 ; 1.661 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]          ; CLOCK_50            ; 1.575 ; 1.661 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]          ; CLOCK_50            ; 1.567 ; 1.653 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]          ; CLOCK_50            ; 1.567 ; 1.653 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10]         ; CLOCK_50            ; 1.567 ; 1.653 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11]         ; CLOCK_50            ; 1.520 ; 1.606 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12]         ; CLOCK_50            ; 1.520 ; 1.606 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13]         ; CLOCK_50            ; 1.520 ; 1.606 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14]         ; CLOCK_50            ; 1.522 ; 1.608 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15]         ; CLOCK_50            ; 1.524 ; 1.610 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
+---------------------+---------------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                   ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 0.735  ; 0.626  ; Rise       ; altera_reserved_tck                               ;
; altera_reserved_tms ; altera_reserved_tck ; 0.832  ; 0.723  ; Rise       ; altera_reserved_tck                               ;
; SDR_DQ[*]           ; CLOCK_50            ; -0.783 ; -0.870 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]          ; CLOCK_50            ; -0.830 ; -0.917 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]          ; CLOCK_50            ; -0.830 ; -0.917 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]          ; CLOCK_50            ; -0.835 ; -0.922 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]          ; CLOCK_50            ; -0.835 ; -0.922 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]          ; CLOCK_50            ; -0.835 ; -0.922 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]          ; CLOCK_50            ; -0.835 ; -0.922 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]          ; CLOCK_50            ; -0.840 ; -0.927 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]          ; CLOCK_50            ; -0.840 ; -0.927 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]          ; CLOCK_50            ; -0.831 ; -0.918 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]          ; CLOCK_50            ; -0.832 ; -0.919 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10]         ; CLOCK_50            ; -0.832 ; -0.919 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11]         ; CLOCK_50            ; -0.783 ; -0.870 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12]         ; CLOCK_50            ; -0.783 ; -0.870 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13]         ; CLOCK_50            ; -0.783 ; -0.870 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14]         ; CLOCK_50            ; -0.785 ; -0.872 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15]         ; CLOCK_50            ; -0.787 ; -0.874 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 11.234 ; 11.248 ; Fall       ; altera_reserved_tck                               ;
; SDR_CLK             ; CLOCK_50            ; 1.628  ;        ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SDR_CLK             ; CLOCK_50            ;        ; 1.637  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SDR_A[*]            ; CLOCK_50            ; 3.925  ; 3.930  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[0]           ; CLOCK_50            ; 3.865  ; 3.884  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[1]           ; CLOCK_50            ; 3.865  ; 3.884  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[2]           ; CLOCK_50            ; 3.865  ; 3.884  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[3]           ; CLOCK_50            ; 3.865  ; 3.884  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[4]           ; CLOCK_50            ; 3.834  ; 3.799  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[5]           ; CLOCK_50            ; 3.834  ; 3.799  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[6]           ; CLOCK_50            ; 3.834  ; 3.799  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[7]           ; CLOCK_50            ; 3.834  ; 3.799  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[8]           ; CLOCK_50            ; 3.834  ; 3.799  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[9]           ; CLOCK_50            ; 3.831  ; 3.796  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[10]          ; CLOCK_50            ; 3.859  ; 3.878  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[11]          ; CLOCK_50            ; 3.925  ; 3.930  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[12]          ; CLOCK_50            ; 3.860  ; 3.879  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_BA[*]           ; CLOCK_50            ; 3.859  ; 3.878  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_BA[0]          ; CLOCK_50            ; 3.859  ; 3.878  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_BA[1]          ; CLOCK_50            ; 3.859  ; 3.878  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_CAS_N           ; CLOCK_50            ; 3.860  ; 3.879  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_CS_N            ; CLOCK_50            ; 3.859  ; 3.878  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_DQ[*]           ; CLOCK_50            ; 3.979  ; 3.984  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]          ; CLOCK_50            ; 3.905  ; 3.924  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]          ; CLOCK_50            ; 3.905  ; 3.924  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]          ; CLOCK_50            ; 3.900  ; 3.919  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]          ; CLOCK_50            ; 3.900  ; 3.919  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]          ; CLOCK_50            ; 3.900  ; 3.919  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]          ; CLOCK_50            ; 3.900  ; 3.919  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]          ; CLOCK_50            ; 3.895  ; 3.914  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]          ; CLOCK_50            ; 3.895  ; 3.914  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]          ; CLOCK_50            ; 3.904  ; 3.923  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]          ; CLOCK_50            ; 3.903  ; 3.922  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10]         ; CLOCK_50            ; 3.903  ; 3.922  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11]         ; CLOCK_50            ; 3.979  ; 3.984  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12]         ; CLOCK_50            ; 3.979  ; 3.984  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13]         ; CLOCK_50            ; 3.979  ; 3.984  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14]         ; CLOCK_50            ; 3.977  ; 3.982  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15]         ; CLOCK_50            ; 3.975  ; 3.980  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_DQM[*]          ; CLOCK_50            ; 3.904  ; 3.923  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQM[0]         ; CLOCK_50            ; 3.895  ; 3.914  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQM[1]         ; CLOCK_50            ; 3.904  ; 3.923  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_RAS_N           ; CLOCK_50            ; 3.860  ; 3.879  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_WE_N            ; CLOCK_50            ; 3.860  ; 3.879  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; LED                 ; CLOCK_50            ; 5.524  ; 5.484  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; PIO[*]              ; CLOCK_50            ; 8.888  ; 8.787  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[0]             ; CLOCK_50            ; 5.766  ; 5.699  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[1]             ; CLOCK_50            ; 7.017  ; 6.866  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[2]             ; CLOCK_50            ; 5.755  ; 5.636  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[3]             ; CLOCK_50            ; 5.443  ; 5.362  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[4]             ; CLOCK_50            ; 5.094  ; 5.042  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[5]             ; CLOCK_50            ; 5.087  ; 5.037  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[6]             ; CLOCK_50            ; 4.990  ; 4.923  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[7]             ; CLOCK_50            ; 5.473  ; 5.372  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[8]             ; CLOCK_50            ; 5.054  ; 4.983  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[9]             ; CLOCK_50            ; 5.289  ; 5.269  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[10]            ; CLOCK_50            ; 5.422  ; 5.309  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[11]            ; CLOCK_50            ; 5.376  ; 5.267  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[12]            ; CLOCK_50            ; 5.609  ; 5.472  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[13]            ; CLOCK_50            ; 5.677  ; 5.528  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[14]            ; CLOCK_50            ; 5.724  ; 5.591  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[15]            ; CLOCK_50            ; 5.711  ; 5.595  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[16]            ; CLOCK_50            ; 5.985  ; 5.907  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[17]            ; CLOCK_50            ; 5.948  ; 5.749  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[18]            ; CLOCK_50            ; 6.189  ; 6.053  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[19]            ; CLOCK_50            ; 6.378  ; 6.277  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[20]            ; CLOCK_50            ; 6.137  ; 6.086  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[21]            ; CLOCK_50            ; 5.643  ; 5.601  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[22]            ; CLOCK_50            ; 5.623  ; 5.582  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[23]            ; CLOCK_50            ; 8.888  ; 8.787  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[24]            ; CLOCK_50            ; 7.683  ; 7.648  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[25]            ; CLOCK_50            ; 5.676  ; 5.688  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[26]            ; CLOCK_50            ; 5.665  ; 5.665  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[27]            ; CLOCK_50            ; 5.658  ; 5.606  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                              ;
+---------------------+---------------------+-------+-------+------------+---------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+---------------------+---------------------+-------+-------+------------+---------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 8.958 ; 8.972 ; Fall       ; altera_reserved_tck                               ;
; SDR_CLK             ; CLOCK_50            ; 1.003 ;       ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SDR_CLK             ; CLOCK_50            ;       ; 1.012 ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SDR_A[*]            ; CLOCK_50            ; 3.306 ; 3.271 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[0]           ; CLOCK_50            ; 3.341 ; 3.360 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[1]           ; CLOCK_50            ; 3.341 ; 3.360 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[2]           ; CLOCK_50            ; 3.341 ; 3.360 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[3]           ; CLOCK_50            ; 3.341 ; 3.360 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[4]           ; CLOCK_50            ; 3.309 ; 3.274 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[5]           ; CLOCK_50            ; 3.309 ; 3.274 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[6]           ; CLOCK_50            ; 3.309 ; 3.274 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[7]           ; CLOCK_50            ; 3.309 ; 3.274 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[8]           ; CLOCK_50            ; 3.309 ; 3.274 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[9]           ; CLOCK_50            ; 3.306 ; 3.271 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[10]          ; CLOCK_50            ; 3.336 ; 3.355 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[11]          ; CLOCK_50            ; 3.400 ; 3.405 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[12]          ; CLOCK_50            ; 3.336 ; 3.355 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_BA[*]           ; CLOCK_50            ; 3.336 ; 3.355 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_BA[0]          ; CLOCK_50            ; 3.336 ; 3.355 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_BA[1]          ; CLOCK_50            ; 3.336 ; 3.355 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_CAS_N           ; CLOCK_50            ; 3.336 ; 3.355 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_CS_N            ; CLOCK_50            ; 3.336 ; 3.355 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_DQ[*]           ; CLOCK_50            ; 3.370 ; 3.389 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]          ; CLOCK_50            ; 3.380 ; 3.399 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]          ; CLOCK_50            ; 3.380 ; 3.399 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]          ; CLOCK_50            ; 3.375 ; 3.394 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]          ; CLOCK_50            ; 3.375 ; 3.394 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]          ; CLOCK_50            ; 3.375 ; 3.394 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]          ; CLOCK_50            ; 3.375 ; 3.394 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]          ; CLOCK_50            ; 3.370 ; 3.389 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]          ; CLOCK_50            ; 3.370 ; 3.389 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]          ; CLOCK_50            ; 3.378 ; 3.397 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]          ; CLOCK_50            ; 3.378 ; 3.397 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10]         ; CLOCK_50            ; 3.378 ; 3.397 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11]         ; CLOCK_50            ; 3.452 ; 3.457 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12]         ; CLOCK_50            ; 3.452 ; 3.457 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13]         ; CLOCK_50            ; 3.452 ; 3.457 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14]         ; CLOCK_50            ; 3.450 ; 3.455 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15]         ; CLOCK_50            ; 3.448 ; 3.453 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_DQM[*]          ; CLOCK_50            ; 3.370 ; 3.389 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQM[0]         ; CLOCK_50            ; 3.370 ; 3.389 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQM[1]         ; CLOCK_50            ; 3.378 ; 3.397 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_RAS_N           ; CLOCK_50            ; 3.336 ; 3.355 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_WE_N            ; CLOCK_50            ; 3.336 ; 3.355 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; LED                 ; CLOCK_50            ; 4.829 ; 4.791 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; PIO[*]              ; CLOCK_50            ; 4.311 ; 4.245 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[0]             ; CLOCK_50            ; 5.047 ; 4.984 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[1]             ; CLOCK_50            ; 6.248 ; 6.103 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[2]             ; CLOCK_50            ; 5.045 ; 4.929 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[3]             ; CLOCK_50            ; 4.746 ; 4.667 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[4]             ; CLOCK_50            ; 4.411 ; 4.359 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[5]             ; CLOCK_50            ; 4.404 ; 4.354 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[6]             ; CLOCK_50            ; 4.311 ; 4.245 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[7]             ; CLOCK_50            ; 4.775 ; 4.676 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[8]             ; CLOCK_50            ; 4.373 ; 4.303 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[9]             ; CLOCK_50            ; 4.598 ; 4.577 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[10]            ; CLOCK_50            ; 4.726 ; 4.616 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[11]            ; CLOCK_50            ; 4.681 ; 4.575 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[12]            ; CLOCK_50            ; 4.905 ; 4.772 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[13]            ; CLOCK_50            ; 4.970 ; 4.826 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[14]            ; CLOCK_50            ; 5.015 ; 4.887 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[15]            ; CLOCK_50            ; 5.003 ; 4.890 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[16]            ; CLOCK_50            ; 5.267 ; 5.190 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[17]            ; CLOCK_50            ; 5.231 ; 5.038 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[18]            ; CLOCK_50            ; 5.467 ; 5.335 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[19]            ; CLOCK_50            ; 5.648 ; 5.551 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[20]            ; CLOCK_50            ; 5.416 ; 5.367 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[21]            ; CLOCK_50            ; 4.942 ; 4.902 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[22]            ; CLOCK_50            ; 4.923 ; 4.884 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[23]            ; CLOCK_50            ; 8.057 ; 7.960 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[24]            ; CLOCK_50            ; 6.900 ; 6.866 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[25]            ; CLOCK_50            ; 4.973 ; 4.984 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[26]            ; CLOCK_50            ; 4.963 ; 4.962 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[27]            ; CLOCK_50            ; 4.956 ; 4.907 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
+---------------------+---------------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                       ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; SDR_DQ[*]   ; CLOCK_50   ; 4.114 ; 4.114 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]  ; CLOCK_50   ; 4.124 ; 4.124 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]  ; CLOCK_50   ; 4.124 ; 4.124 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]  ; CLOCK_50   ; 4.119 ; 4.119 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]  ; CLOCK_50   ; 4.119 ; 4.119 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]  ; CLOCK_50   ; 4.119 ; 4.119 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]  ; CLOCK_50   ; 4.119 ; 4.119 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]  ; CLOCK_50   ; 4.114 ; 4.114 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]  ; CLOCK_50   ; 4.114 ; 4.114 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]  ; CLOCK_50   ; 4.123 ; 4.123 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]  ; CLOCK_50   ; 4.122 ; 4.122 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10] ; CLOCK_50   ; 4.122 ; 4.122 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11] ; CLOCK_50   ; 4.196 ; 4.196 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12] ; CLOCK_50   ; 4.196 ; 4.196 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13] ; CLOCK_50   ; 4.196 ; 4.196 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14] ; CLOCK_50   ; 4.194 ; 4.194 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15] ; CLOCK_50   ; 4.192 ; 4.192 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; PIO[*]      ; CLOCK_50   ; 4.993 ; 4.993 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[0]     ; CLOCK_50   ; 4.993 ; 4.993 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[1]     ; CLOCK_50   ; 4.993 ; 4.993 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[2]     ; CLOCK_50   ; 5.746 ; 5.746 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[3]     ; CLOCK_50   ; 5.686 ; 5.686 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[4]     ; CLOCK_50   ; 5.325 ; 5.325 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[5]     ; CLOCK_50   ; 5.400 ; 5.400 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[6]     ; CLOCK_50   ; 5.673 ; 5.673 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[7]     ; CLOCK_50   ; 5.729 ; 5.729 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[8]     ; CLOCK_50   ; 5.388 ; 5.388 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[9]     ; CLOCK_50   ; 5.973 ; 5.973 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[10]    ; CLOCK_50   ; 5.984 ; 5.984 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[11]    ; CLOCK_50   ; 5.689 ; 5.689 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[12]    ; CLOCK_50   ; 6.034 ; 6.034 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[13]    ; CLOCK_50   ; 6.008 ; 6.008 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[14]    ; CLOCK_50   ; 6.013 ; 6.013 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[15]    ; CLOCK_50   ; 5.977 ; 5.977 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[16]    ; CLOCK_50   ; 5.956 ; 5.956 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[17]    ; CLOCK_50   ; 6.306 ; 6.306 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[18]    ; CLOCK_50   ; 7.333 ; 7.333 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[19]    ; CLOCK_50   ; 7.256 ; 7.256 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[20]    ; CLOCK_50   ; 7.243 ; 7.243 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[21]    ; CLOCK_50   ; 6.435 ; 6.435 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[22]    ; CLOCK_50   ; 8.199 ; 8.199 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[23]    ; CLOCK_50   ; 7.856 ; 7.856 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[24]    ; CLOCK_50   ; 9.712 ; 9.712 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[25]    ; CLOCK_50   ; 6.372 ; 6.372 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[26]    ; CLOCK_50   ; 6.099 ; 6.099 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[27]    ; CLOCK_50   ; 6.204 ; 6.204 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                               ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; SDR_DQ[*]   ; CLOCK_50   ; 3.078 ; 3.107 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]  ; CLOCK_50   ; 3.088 ; 3.117 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]  ; CLOCK_50   ; 3.088 ; 3.117 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]  ; CLOCK_50   ; 3.083 ; 3.112 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]  ; CLOCK_50   ; 3.083 ; 3.112 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]  ; CLOCK_50   ; 3.083 ; 3.112 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]  ; CLOCK_50   ; 3.083 ; 3.112 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]  ; CLOCK_50   ; 3.078 ; 3.107 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]  ; CLOCK_50   ; 3.078 ; 3.107 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]  ; CLOCK_50   ; 3.086 ; 3.115 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]  ; CLOCK_50   ; 3.086 ; 3.115 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10] ; CLOCK_50   ; 3.086 ; 3.115 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11] ; CLOCK_50   ; 3.130 ; 3.176 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12] ; CLOCK_50   ; 3.130 ; 3.176 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13] ; CLOCK_50   ; 3.130 ; 3.176 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14] ; CLOCK_50   ; 3.128 ; 3.174 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15] ; CLOCK_50   ; 3.126 ; 3.172 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; PIO[*]      ; CLOCK_50   ; 3.848 ; 3.877 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[0]     ; CLOCK_50   ; 3.849 ; 3.878 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[1]     ; CLOCK_50   ; 3.848 ; 3.877 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[2]     ; CLOCK_50   ; 4.527 ; 4.573 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[3]     ; CLOCK_50   ; 4.469 ; 4.515 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[4]     ; CLOCK_50   ; 4.122 ; 4.168 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[5]     ; CLOCK_50   ; 4.195 ; 4.241 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[6]     ; CLOCK_50   ; 4.456 ; 4.502 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[7]     ; CLOCK_50   ; 4.510 ; 4.556 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[8]     ; CLOCK_50   ; 4.182 ; 4.228 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[9]     ; CLOCK_50   ; 4.745 ; 4.791 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[10]    ; CLOCK_50   ; 4.756 ; 4.802 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[11]    ; CLOCK_50   ; 4.473 ; 4.519 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[12]    ; CLOCK_50   ; 4.803 ; 4.849 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[13]    ; CLOCK_50   ; 4.779 ; 4.825 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[14]    ; CLOCK_50   ; 4.784 ; 4.830 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[15]    ; CLOCK_50   ; 4.749 ; 4.795 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[16]    ; CLOCK_50   ; 4.728 ; 4.774 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[17]    ; CLOCK_50   ; 5.064 ; 5.110 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[18]    ; CLOCK_50   ; 6.050 ; 6.096 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[19]    ; CLOCK_50   ; 5.976 ; 6.022 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[20]    ; CLOCK_50   ; 5.963 ; 6.009 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[21]    ; CLOCK_50   ; 5.188 ; 5.234 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[22]    ; CLOCK_50   ; 6.881 ; 6.927 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[23]    ; CLOCK_50   ; 6.552 ; 6.598 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[24]    ; CLOCK_50   ; 8.334 ; 8.380 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[25]    ; CLOCK_50   ; 5.129 ; 5.175 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[26]    ; CLOCK_50   ; 4.866 ; 4.912 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[27]    ; CLOCK_50   ; 4.966 ; 5.012 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                              ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; SDR_DQ[*]   ; CLOCK_50   ; 3.917     ; 4.157     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]  ; CLOCK_50   ; 3.927     ; 4.167     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]  ; CLOCK_50   ; 3.927     ; 4.167     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]  ; CLOCK_50   ; 3.922     ; 4.162     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]  ; CLOCK_50   ; 3.922     ; 4.162     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]  ; CLOCK_50   ; 3.922     ; 4.162     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]  ; CLOCK_50   ; 3.922     ; 4.162     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]  ; CLOCK_50   ; 3.917     ; 4.157     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]  ; CLOCK_50   ; 3.917     ; 4.157     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]  ; CLOCK_50   ; 3.926     ; 4.166     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]  ; CLOCK_50   ; 3.925     ; 4.165     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10] ; CLOCK_50   ; 3.925     ; 4.165     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11] ; CLOCK_50   ; 3.979     ; 4.239     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12] ; CLOCK_50   ; 3.979     ; 4.239     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13] ; CLOCK_50   ; 3.979     ; 4.239     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14] ; CLOCK_50   ; 3.977     ; 4.237     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15] ; CLOCK_50   ; 3.975     ; 4.235     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; PIO[*]      ; CLOCK_50   ; 4.780     ; 5.020     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[0]     ; CLOCK_50   ; 4.780     ; 5.020     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[1]     ; CLOCK_50   ; 4.780     ; 5.020     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[2]     ; CLOCK_50   ; 5.404     ; 5.664     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[3]     ; CLOCK_50   ; 5.379     ; 5.639     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[4]     ; CLOCK_50   ; 5.039     ; 5.299     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[5]     ; CLOCK_50   ; 5.109     ; 5.369     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[6]     ; CLOCK_50   ; 5.351     ; 5.611     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[7]     ; CLOCK_50   ; 5.400     ; 5.660     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[8]     ; CLOCK_50   ; 5.116     ; 5.376     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[9]     ; CLOCK_50   ; 5.659     ; 5.919     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[10]    ; CLOCK_50   ; 5.666     ; 5.926     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[11]    ; CLOCK_50   ; 5.453     ; 5.713     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[12]    ; CLOCK_50   ; 5.663     ; 5.923     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[13]    ; CLOCK_50   ; 5.634     ; 5.894     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[14]    ; CLOCK_50   ; 5.686     ; 5.946     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[15]    ; CLOCK_50   ; 5.614     ; 5.874     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[16]    ; CLOCK_50   ; 5.598     ; 5.858     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[17]    ; CLOCK_50   ; 5.895     ; 6.155     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[18]    ; CLOCK_50   ; 6.974     ; 7.234     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[19]    ; CLOCK_50   ; 6.847     ; 7.107     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[20]    ; CLOCK_50   ; 6.835     ; 7.095     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[21]    ; CLOCK_50   ; 6.198     ; 6.458     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[22]    ; CLOCK_50   ; 7.840     ; 8.100     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[23]    ; CLOCK_50   ; 7.623     ; 7.883     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[24]    ; CLOCK_50   ; 9.305     ; 9.565     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[25]    ; CLOCK_50   ; 6.086     ; 6.346     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[26]    ; CLOCK_50   ; 5.771     ; 6.031     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[27]    ; CLOCK_50   ; 5.864     ; 6.124     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                      ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; SDR_DQ[*]   ; CLOCK_50   ; 3.119     ; 3.119     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]  ; CLOCK_50   ; 3.129     ; 3.129     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]  ; CLOCK_50   ; 3.129     ; 3.129     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]  ; CLOCK_50   ; 3.124     ; 3.124     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]  ; CLOCK_50   ; 3.124     ; 3.124     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]  ; CLOCK_50   ; 3.124     ; 3.124     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]  ; CLOCK_50   ; 3.124     ; 3.124     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]  ; CLOCK_50   ; 3.119     ; 3.119     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]  ; CLOCK_50   ; 3.119     ; 3.119     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]  ; CLOCK_50   ; 3.127     ; 3.127     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]  ; CLOCK_50   ; 3.127     ; 3.127     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10] ; CLOCK_50   ; 3.127     ; 3.127     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11] ; CLOCK_50   ; 3.171     ; 3.171     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12] ; CLOCK_50   ; 3.171     ; 3.171     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13] ; CLOCK_50   ; 3.171     ; 3.171     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14] ; CLOCK_50   ; 3.169     ; 3.169     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15] ; CLOCK_50   ; 3.167     ; 3.167     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; PIO[*]      ; CLOCK_50   ; 3.875     ; 3.875     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[0]     ; CLOCK_50   ; 3.875     ; 3.875     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[1]     ; CLOCK_50   ; 3.875     ; 3.875     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[2]     ; CLOCK_50   ; 4.448     ; 4.448     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[3]     ; CLOCK_50   ; 4.424     ; 4.424     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[4]     ; CLOCK_50   ; 4.098     ; 4.098     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[5]     ; CLOCK_50   ; 4.165     ; 4.165     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[6]     ; CLOCK_50   ; 4.397     ; 4.397     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[7]     ; CLOCK_50   ; 4.444     ; 4.444     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[8]     ; CLOCK_50   ; 4.171     ; 4.171     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[9]     ; CLOCK_50   ; 4.693     ; 4.693     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[10]    ; CLOCK_50   ; 4.700     ; 4.700     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[11]    ; CLOCK_50   ; 4.496     ; 4.496     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[12]    ; CLOCK_50   ; 4.697     ; 4.697     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[13]    ; CLOCK_50   ; 4.670     ; 4.670     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[14]    ; CLOCK_50   ; 4.719     ; 4.719     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[15]    ; CLOCK_50   ; 4.650     ; 4.650     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[16]    ; CLOCK_50   ; 4.633     ; 4.633     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[17]    ; CLOCK_50   ; 4.919     ; 4.919     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[18]    ; CLOCK_50   ; 5.955     ; 5.955     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[19]    ; CLOCK_50   ; 5.833     ; 5.833     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[20]    ; CLOCK_50   ; 5.821     ; 5.821     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[21]    ; CLOCK_50   ; 5.210     ; 5.210     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[22]    ; CLOCK_50   ; 6.786     ; 6.786     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[23]    ; CLOCK_50   ; 6.577     ; 6.577     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[24]    ; CLOCK_50   ; 8.193     ; 8.193     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[25]    ; CLOCK_50   ; 5.103     ; 5.103     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[26]    ; CLOCK_50   ; 4.801     ; 4.801     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[27]    ; CLOCK_50   ; 4.889     ; 4.889     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                       ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 83.44 MHz  ; 83.44 MHz       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;      ;
; 104.95 MHz ; 104.95 MHz      ; inst3|altpll_component|auto_generated|pll1|clk[1] ;      ;
; 142.98 MHz ; 142.98 MHz      ; altera_reserved_tck                               ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.236  ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; 13.016 ; 0.000         ;
; altera_reserved_tck                               ; 46.503 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.394 ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; 0.397 ; 0.000         ;
; altera_reserved_tck                               ; 0.410 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                      ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[1] ; 6.272  ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; 20.694 ; 0.000         ;
; altera_reserved_tck                               ; 48.101 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; altera_reserved_tck                               ; 1.077 ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; 1.719 ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; 2.706 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[1] ; 3.684  ; 0.000         ;
; CLOCK_50                                          ; 9.873  ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; 12.180 ; 0.000         ;
; altera_reserved_tck                               ; 49.661 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                ;
+---------------------+---------------------+-------+-------+------------+---------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+---------------------+---------------------+-------+-------+------------+---------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 2.710 ; 2.806 ; Rise       ; altera_reserved_tck                               ;
; altera_reserved_tms ; altera_reserved_tck ; 4.954 ; 5.050 ; Rise       ; altera_reserved_tck                               ;
; SDR_DQ[*]           ; CLOCK_50            ; 1.466 ; 1.544 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]          ; CLOCK_50            ; 1.458 ; 1.536 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]          ; CLOCK_50            ; 1.458 ; 1.536 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]          ; CLOCK_50            ; 1.461 ; 1.539 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]          ; CLOCK_50            ; 1.461 ; 1.539 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]          ; CLOCK_50            ; 1.461 ; 1.539 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]          ; CLOCK_50            ; 1.461 ; 1.539 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]          ; CLOCK_50            ; 1.466 ; 1.544 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]          ; CLOCK_50            ; 1.466 ; 1.544 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]          ; CLOCK_50            ; 1.459 ; 1.537 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]          ; CLOCK_50            ; 1.460 ; 1.538 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10]         ; CLOCK_50            ; 1.460 ; 1.538 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11]         ; CLOCK_50            ; 1.419 ; 1.497 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12]         ; CLOCK_50            ; 1.419 ; 1.497 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13]         ; CLOCK_50            ; 1.419 ; 1.497 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14]         ; CLOCK_50            ; 1.420 ; 1.498 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15]         ; CLOCK_50            ; 1.423 ; 1.501 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
+---------------------+---------------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                   ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 0.571  ; 0.475  ; Rise       ; altera_reserved_tck                               ;
; altera_reserved_tms ; altera_reserved_tck ; 0.666  ; 0.570  ; Rise       ; altera_reserved_tck                               ;
; SDR_DQ[*]           ; CLOCK_50            ; -0.742 ; -0.820 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]          ; CLOCK_50            ; -0.783 ; -0.861 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]          ; CLOCK_50            ; -0.783 ; -0.861 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]          ; CLOCK_50            ; -0.787 ; -0.865 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]          ; CLOCK_50            ; -0.787 ; -0.865 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]          ; CLOCK_50            ; -0.787 ; -0.865 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]          ; CLOCK_50            ; -0.787 ; -0.865 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]          ; CLOCK_50            ; -0.792 ; -0.870 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]          ; CLOCK_50            ; -0.792 ; -0.870 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]          ; CLOCK_50            ; -0.784 ; -0.862 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]          ; CLOCK_50            ; -0.785 ; -0.863 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10]         ; CLOCK_50            ; -0.785 ; -0.863 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11]         ; CLOCK_50            ; -0.742 ; -0.820 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12]         ; CLOCK_50            ; -0.742 ; -0.820 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13]         ; CLOCK_50            ; -0.742 ; -0.820 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14]         ; CLOCK_50            ; -0.744 ; -0.822 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15]         ; CLOCK_50            ; -0.746 ; -0.824 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 10.516 ; 10.473 ; Fall       ; altera_reserved_tck                               ;
; SDR_CLK             ; CLOCK_50            ; 1.335  ;        ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SDR_CLK             ; CLOCK_50            ;        ; 1.273  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SDR_A[*]            ; CLOCK_50            ; 3.609  ; 3.557  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[0]           ; CLOCK_50            ; 3.559  ; 3.521  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[1]           ; CLOCK_50            ; 3.559  ; 3.521  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[2]           ; CLOCK_50            ; 3.559  ; 3.521  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[3]           ; CLOCK_50            ; 3.559  ; 3.521  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[4]           ; CLOCK_50            ; 3.513  ; 3.497  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[5]           ; CLOCK_50            ; 3.513  ; 3.497  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[6]           ; CLOCK_50            ; 3.513  ; 3.497  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[7]           ; CLOCK_50            ; 3.513  ; 3.497  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[8]           ; CLOCK_50            ; 3.513  ; 3.497  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[9]           ; CLOCK_50            ; 3.510  ; 3.494  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[10]          ; CLOCK_50            ; 3.556  ; 3.518  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[11]          ; CLOCK_50            ; 3.609  ; 3.557  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[12]          ; CLOCK_50            ; 3.556  ; 3.518  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_BA[*]           ; CLOCK_50            ; 3.556  ; 3.518  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_BA[0]          ; CLOCK_50            ; 3.556  ; 3.518  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_BA[1]          ; CLOCK_50            ; 3.556  ; 3.518  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_CAS_N           ; CLOCK_50            ; 3.556  ; 3.518  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_CS_N            ; CLOCK_50            ; 3.556  ; 3.518  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_DQ[*]           ; CLOCK_50            ; 3.661  ; 3.609  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]          ; CLOCK_50            ; 3.596  ; 3.558  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]          ; CLOCK_50            ; 3.596  ; 3.558  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]          ; CLOCK_50            ; 3.592  ; 3.554  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]          ; CLOCK_50            ; 3.592  ; 3.554  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]          ; CLOCK_50            ; 3.592  ; 3.554  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]          ; CLOCK_50            ; 3.592  ; 3.554  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]          ; CLOCK_50            ; 3.587  ; 3.549  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]          ; CLOCK_50            ; 3.587  ; 3.549  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]          ; CLOCK_50            ; 3.595  ; 3.557  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]          ; CLOCK_50            ; 3.594  ; 3.556  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10]         ; CLOCK_50            ; 3.594  ; 3.556  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11]         ; CLOCK_50            ; 3.661  ; 3.609  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12]         ; CLOCK_50            ; 3.661  ; 3.609  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13]         ; CLOCK_50            ; 3.661  ; 3.609  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14]         ; CLOCK_50            ; 3.659  ; 3.607  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15]         ; CLOCK_50            ; 3.657  ; 3.605  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_DQM[*]          ; CLOCK_50            ; 3.595  ; 3.557  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQM[0]         ; CLOCK_50            ; 3.587  ; 3.549  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQM[1]         ; CLOCK_50            ; 3.595  ; 3.557  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_RAS_N           ; CLOCK_50            ; 3.556  ; 3.518  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_WE_N            ; CLOCK_50            ; 3.556  ; 3.518  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; LED                 ; CLOCK_50            ; 5.135  ; 4.966  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; PIO[*]              ; CLOCK_50            ; 8.263  ; 8.013  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[0]             ; CLOCK_50            ; 5.381  ; 5.156  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[1]             ; CLOCK_50            ; 6.575  ; 6.208  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[2]             ; CLOCK_50            ; 5.352  ; 5.153  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[3]             ; CLOCK_50            ; 5.051  ; 4.913  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[4]             ; CLOCK_50            ; 4.714  ; 4.629  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[5]             ; CLOCK_50            ; 4.703  ; 4.619  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[6]             ; CLOCK_50            ; 4.617  ; 4.516  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[7]             ; CLOCK_50            ; 5.072  ; 4.928  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[8]             ; CLOCK_50            ; 4.680  ; 4.571  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[9]             ; CLOCK_50            ; 4.879  ; 4.834  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[10]            ; CLOCK_50            ; 5.029  ; 4.866  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[11]            ; CLOCK_50            ; 4.979  ; 4.829  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[12]            ; CLOCK_50            ; 5.210  ; 5.003  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[13]            ; CLOCK_50            ; 5.289  ; 5.056  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[14]            ; CLOCK_50            ; 5.312  ; 5.115  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[15]            ; CLOCK_50            ; 5.307  ; 5.118  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[16]            ; CLOCK_50            ; 5.553  ; 5.407  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[17]            ; CLOCK_50            ; 5.555  ; 5.242  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[18]            ; CLOCK_50            ; 5.778  ; 5.475  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[19]            ; CLOCK_50            ; 5.937  ; 5.682  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[20]            ; CLOCK_50            ; 5.707  ; 5.520  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[21]            ; CLOCK_50            ; 5.240  ; 5.076  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[22]            ; CLOCK_50            ; 5.222  ; 5.058  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[23]            ; CLOCK_50            ; 8.263  ; 8.013  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[24]            ; CLOCK_50            ; 7.148  ; 6.944  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[25]            ; CLOCK_50            ; 5.274  ; 5.162  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[26]            ; CLOCK_50            ; 5.275  ; 5.130  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[27]            ; CLOCK_50            ; 5.248  ; 5.084  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                              ;
+---------------------+---------------------+-------+-------+------------+---------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+---------------------+---------------------+-------+-------+------------+---------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 8.314 ; 8.271 ; Fall       ; altera_reserved_tck                               ;
; SDR_CLK             ; CLOCK_50            ; 0.764 ;       ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SDR_CLK             ; CLOCK_50            ;       ; 0.703 ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SDR_A[*]            ; CLOCK_50            ; 3.042 ; 3.027 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[0]           ; CLOCK_50            ; 3.091 ; 3.054 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[1]           ; CLOCK_50            ; 3.091 ; 3.054 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[2]           ; CLOCK_50            ; 3.091 ; 3.054 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[3]           ; CLOCK_50            ; 3.091 ; 3.054 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[4]           ; CLOCK_50            ; 3.044 ; 3.029 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[5]           ; CLOCK_50            ; 3.044 ; 3.029 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[6]           ; CLOCK_50            ; 3.044 ; 3.029 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[7]           ; CLOCK_50            ; 3.044 ; 3.029 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[8]           ; CLOCK_50            ; 3.044 ; 3.029 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[9]           ; CLOCK_50            ; 3.042 ; 3.027 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[10]          ; CLOCK_50            ; 3.089 ; 3.052 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[11]          ; CLOCK_50            ; 3.141 ; 3.090 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[12]          ; CLOCK_50            ; 3.088 ; 3.051 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_BA[*]           ; CLOCK_50            ; 3.089 ; 3.052 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_BA[0]          ; CLOCK_50            ; 3.089 ; 3.052 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_BA[1]          ; CLOCK_50            ; 3.089 ; 3.052 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_CAS_N           ; CLOCK_50            ; 3.088 ; 3.051 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_CS_N            ; CLOCK_50            ; 3.089 ; 3.052 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_DQ[*]           ; CLOCK_50            ; 3.119 ; 3.082 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]          ; CLOCK_50            ; 3.127 ; 3.090 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]          ; CLOCK_50            ; 3.127 ; 3.090 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]          ; CLOCK_50            ; 3.124 ; 3.087 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]          ; CLOCK_50            ; 3.124 ; 3.087 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]          ; CLOCK_50            ; 3.124 ; 3.087 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]          ; CLOCK_50            ; 3.124 ; 3.087 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]          ; CLOCK_50            ; 3.119 ; 3.082 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]          ; CLOCK_50            ; 3.119 ; 3.082 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]          ; CLOCK_50            ; 3.126 ; 3.089 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]          ; CLOCK_50            ; 3.125 ; 3.088 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10]         ; CLOCK_50            ; 3.125 ; 3.088 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11]         ; CLOCK_50            ; 3.190 ; 3.139 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12]         ; CLOCK_50            ; 3.190 ; 3.139 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13]         ; CLOCK_50            ; 3.190 ; 3.139 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14]         ; CLOCK_50            ; 3.189 ; 3.138 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15]         ; CLOCK_50            ; 3.186 ; 3.135 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_DQM[*]          ; CLOCK_50            ; 3.119 ; 3.082 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQM[0]         ; CLOCK_50            ; 3.119 ; 3.082 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQM[1]         ; CLOCK_50            ; 3.126 ; 3.089 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_RAS_N           ; CLOCK_50            ; 3.088 ; 3.051 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_WE_N            ; CLOCK_50            ; 3.088 ; 3.051 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; LED                 ; CLOCK_50            ; 4.499 ; 4.334 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; PIO[*]              ; CLOCK_50            ; 3.997 ; 3.899 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[0]             ; CLOCK_50            ; 4.722 ; 4.504 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[1]             ; CLOCK_50            ; 5.868 ; 5.514 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[2]             ; CLOCK_50            ; 4.703 ; 4.511 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[3]             ; CLOCK_50            ; 4.414 ; 4.280 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[4]             ; CLOCK_50            ; 4.090 ; 4.008 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[5]             ; CLOCK_50            ; 4.080 ; 3.998 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[6]             ; CLOCK_50            ; 3.997 ; 3.899 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[7]             ; CLOCK_50            ; 4.434 ; 4.295 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[8]             ; CLOCK_50            ; 4.058 ; 3.953 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[9]             ; CLOCK_50            ; 4.249 ; 4.205 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[10]            ; CLOCK_50            ; 4.393 ; 4.236 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[11]            ; CLOCK_50            ; 4.345 ; 4.200 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[12]            ; CLOCK_50            ; 4.567 ; 4.367 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[13]            ; CLOCK_50            ; 4.643 ; 4.419 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[14]            ; CLOCK_50            ; 4.665 ; 4.475 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[15]            ; CLOCK_50            ; 4.660 ; 4.478 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[16]            ; CLOCK_50            ; 4.895 ; 4.754 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[17]            ; CLOCK_50            ; 4.898 ; 4.597 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[18]            ; CLOCK_50            ; 5.116 ; 4.822 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[19]            ; CLOCK_50            ; 5.269 ; 5.021 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[20]            ; CLOCK_50            ; 5.048 ; 4.865 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[21]            ; CLOCK_50            ; 4.599 ; 4.440 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[22]            ; CLOCK_50            ; 4.582 ; 4.422 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[23]            ; CLOCK_50            ; 7.502 ; 7.260 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[24]            ; CLOCK_50            ; 6.431 ; 6.232 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[25]            ; CLOCK_50            ; 4.632 ; 4.523 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[26]            ; CLOCK_50            ; 4.633 ; 4.491 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[27]            ; CLOCK_50            ; 4.607 ; 4.447 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
+---------------------+---------------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                       ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; SDR_DQ[*]   ; CLOCK_50   ; 3.685 ; 3.685 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]  ; CLOCK_50   ; 3.694 ; 3.694 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]  ; CLOCK_50   ; 3.694 ; 3.694 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]  ; CLOCK_50   ; 3.690 ; 3.690 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]  ; CLOCK_50   ; 3.690 ; 3.690 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]  ; CLOCK_50   ; 3.690 ; 3.690 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]  ; CLOCK_50   ; 3.690 ; 3.690 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]  ; CLOCK_50   ; 3.685 ; 3.685 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]  ; CLOCK_50   ; 3.685 ; 3.685 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]  ; CLOCK_50   ; 3.693 ; 3.693 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]  ; CLOCK_50   ; 3.692 ; 3.692 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10] ; CLOCK_50   ; 3.692 ; 3.692 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11] ; CLOCK_50   ; 3.761 ; 3.761 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12] ; CLOCK_50   ; 3.761 ; 3.761 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13] ; CLOCK_50   ; 3.761 ; 3.761 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14] ; CLOCK_50   ; 3.759 ; 3.759 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15] ; CLOCK_50   ; 3.757 ; 3.757 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; PIO[*]      ; CLOCK_50   ; 4.507 ; 4.507 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[0]     ; CLOCK_50   ; 4.507 ; 4.507 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[1]     ; CLOCK_50   ; 4.507 ; 4.507 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[2]     ; CLOCK_50   ; 5.237 ; 5.237 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[3]     ; CLOCK_50   ; 5.180 ; 5.180 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[4]     ; CLOCK_50   ; 4.833 ; 4.833 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[5]     ; CLOCK_50   ; 4.904 ; 4.904 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[6]     ; CLOCK_50   ; 5.171 ; 5.171 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[7]     ; CLOCK_50   ; 5.216 ; 5.216 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[8]     ; CLOCK_50   ; 4.892 ; 4.892 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[9]     ; CLOCK_50   ; 5.432 ; 5.432 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[10]    ; CLOCK_50   ; 5.441 ; 5.441 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[11]    ; CLOCK_50   ; 5.156 ; 5.156 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[12]    ; CLOCK_50   ; 5.516 ; 5.516 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[13]    ; CLOCK_50   ; 5.496 ; 5.496 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[14]    ; CLOCK_50   ; 5.486 ; 5.486 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[15]    ; CLOCK_50   ; 5.455 ; 5.455 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[16]    ; CLOCK_50   ; 5.440 ; 5.440 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[17]    ; CLOCK_50   ; 5.788 ; 5.788 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[18]    ; CLOCK_50   ; 6.766 ; 6.766 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[19]    ; CLOCK_50   ; 6.682 ; 6.682 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[20]    ; CLOCK_50   ; 6.673 ; 6.673 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[21]    ; CLOCK_50   ; 5.893 ; 5.893 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[22]    ; CLOCK_50   ; 7.544 ; 7.544 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[23]    ; CLOCK_50   ; 7.188 ; 7.188 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[24]    ; CLOCK_50   ; 8.918 ; 8.918 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[25]    ; CLOCK_50   ; 5.813 ; 5.813 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[26]    ; CLOCK_50   ; 5.574 ; 5.574 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[27]    ; CLOCK_50   ; 5.675 ; 5.675 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                               ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; SDR_DQ[*]   ; CLOCK_50   ; 2.912 ; 2.912 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]  ; CLOCK_50   ; 2.920 ; 2.920 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]  ; CLOCK_50   ; 2.920 ; 2.920 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]  ; CLOCK_50   ; 2.917 ; 2.917 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]  ; CLOCK_50   ; 2.917 ; 2.917 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]  ; CLOCK_50   ; 2.917 ; 2.917 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]  ; CLOCK_50   ; 2.917 ; 2.917 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]  ; CLOCK_50   ; 2.912 ; 2.912 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]  ; CLOCK_50   ; 2.912 ; 2.912 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]  ; CLOCK_50   ; 2.919 ; 2.919 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]  ; CLOCK_50   ; 2.918 ; 2.918 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10] ; CLOCK_50   ; 2.918 ; 2.918 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11] ; CLOCK_50   ; 2.962 ; 2.962 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12] ; CLOCK_50   ; 2.962 ; 2.962 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13] ; CLOCK_50   ; 2.962 ; 2.962 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14] ; CLOCK_50   ; 2.961 ; 2.961 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15] ; CLOCK_50   ; 2.958 ; 2.958 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; PIO[*]      ; CLOCK_50   ; 3.637 ; 3.637 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[0]     ; CLOCK_50   ; 3.637 ; 3.637 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[1]     ; CLOCK_50   ; 3.637 ; 3.637 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[2]     ; CLOCK_50   ; 4.297 ; 4.297 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[3]     ; CLOCK_50   ; 4.243 ; 4.243 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[4]     ; CLOCK_50   ; 3.910 ; 3.910 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[5]     ; CLOCK_50   ; 3.978 ; 3.978 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[6]     ; CLOCK_50   ; 4.234 ; 4.234 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[7]     ; CLOCK_50   ; 4.278 ; 4.278 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[8]     ; CLOCK_50   ; 3.967 ; 3.967 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[9]     ; CLOCK_50   ; 4.484 ; 4.484 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[10]    ; CLOCK_50   ; 4.493 ; 4.493 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[11]    ; CLOCK_50   ; 4.219 ; 4.219 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[12]    ; CLOCK_50   ; 4.565 ; 4.565 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[13]    ; CLOCK_50   ; 4.545 ; 4.545 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[14]    ; CLOCK_50   ; 4.537 ; 4.537 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[15]    ; CLOCK_50   ; 4.507 ; 4.507 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[16]    ; CLOCK_50   ; 4.493 ; 4.493 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[17]    ; CLOCK_50   ; 4.827 ; 4.827 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[18]    ; CLOCK_50   ; 5.766 ; 5.766 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[19]    ; CLOCK_50   ; 5.686 ; 5.686 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[20]    ; CLOCK_50   ; 5.676 ; 5.676 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[21]    ; CLOCK_50   ; 4.927 ; 4.927 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[22]    ; CLOCK_50   ; 6.512 ; 6.512 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[23]    ; CLOCK_50   ; 6.171 ; 6.171 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[24]    ; CLOCK_50   ; 7.831 ; 7.831 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[25]    ; CLOCK_50   ; 4.850 ; 4.850 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[26]    ; CLOCK_50   ; 4.621 ; 4.621 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[27]    ; CLOCK_50   ; 4.717 ; 4.717 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                              ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; SDR_DQ[*]   ; CLOCK_50   ; 3.654     ; 3.725     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]  ; CLOCK_50   ; 3.663     ; 3.734     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]  ; CLOCK_50   ; 3.663     ; 3.734     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]  ; CLOCK_50   ; 3.659     ; 3.730     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]  ; CLOCK_50   ; 3.659     ; 3.730     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]  ; CLOCK_50   ; 3.659     ; 3.730     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]  ; CLOCK_50   ; 3.659     ; 3.730     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]  ; CLOCK_50   ; 3.654     ; 3.725     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]  ; CLOCK_50   ; 3.654     ; 3.725     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]  ; CLOCK_50   ; 3.662     ; 3.733     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]  ; CLOCK_50   ; 3.661     ; 3.732     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10] ; CLOCK_50   ; 3.661     ; 3.732     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11] ; CLOCK_50   ; 3.702     ; 3.801     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12] ; CLOCK_50   ; 3.702     ; 3.801     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13] ; CLOCK_50   ; 3.702     ; 3.801     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14] ; CLOCK_50   ; 3.700     ; 3.799     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15] ; CLOCK_50   ; 3.698     ; 3.797     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; PIO[*]      ; CLOCK_50   ; 4.427     ; 4.498     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[0]     ; CLOCK_50   ; 4.427     ; 4.498     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[1]     ; CLOCK_50   ; 4.427     ; 4.498     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[2]     ; CLOCK_50   ; 4.981     ; 5.080     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[3]     ; CLOCK_50   ; 4.958     ; 5.057     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[4]     ; CLOCK_50   ; 4.659     ; 4.758     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[5]     ; CLOCK_50   ; 4.719     ; 4.818     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[6]     ; CLOCK_50   ; 4.937     ; 5.036     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[7]     ; CLOCK_50   ; 4.976     ; 5.075     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[8]     ; CLOCK_50   ; 4.728     ; 4.827     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[9]     ; CLOCK_50   ; 5.222     ; 5.321     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[10]    ; CLOCK_50   ; 5.229     ; 5.328     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[11]    ; CLOCK_50   ; 5.039     ; 5.138     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[12]    ; CLOCK_50   ; 5.218     ; 5.317     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[13]    ; CLOCK_50   ; 5.182     ; 5.281     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[14]    ; CLOCK_50   ; 5.237     ; 5.336     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[15]    ; CLOCK_50   ; 5.173     ; 5.272     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[16]    ; CLOCK_50   ; 5.160     ; 5.259     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[17]    ; CLOCK_50   ; 5.426     ; 5.525     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[18]    ; CLOCK_50   ; 6.391     ; 6.490     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[19]    ; CLOCK_50   ; 6.278     ; 6.377     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[20]    ; CLOCK_50   ; 6.269     ; 6.368     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[21]    ; CLOCK_50   ; 5.702     ; 5.801     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[22]    ; CLOCK_50   ; 7.208     ; 7.307     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[23]    ; CLOCK_50   ; 7.027     ; 7.126     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[24]    ; CLOCK_50   ; 8.587     ; 8.686     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[25]    ; CLOCK_50   ; 5.615     ; 5.714     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[26]    ; CLOCK_50   ; 5.314     ; 5.413     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[27]    ; CLOCK_50   ; 5.406     ; 5.505     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                      ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; SDR_DQ[*]   ; CLOCK_50   ; 2.951     ; 3.087     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]  ; CLOCK_50   ; 2.959     ; 3.095     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]  ; CLOCK_50   ; 2.959     ; 3.095     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]  ; CLOCK_50   ; 2.956     ; 3.092     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]  ; CLOCK_50   ; 2.956     ; 3.092     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]  ; CLOCK_50   ; 2.956     ; 3.092     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]  ; CLOCK_50   ; 2.956     ; 3.092     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]  ; CLOCK_50   ; 2.951     ; 3.087     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]  ; CLOCK_50   ; 2.951     ; 3.087     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]  ; CLOCK_50   ; 2.958     ; 3.094     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]  ; CLOCK_50   ; 2.957     ; 3.093     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10] ; CLOCK_50   ; 2.957     ; 3.093     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11] ; CLOCK_50   ; 3.001     ; 3.132     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12] ; CLOCK_50   ; 3.001     ; 3.132     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13] ; CLOCK_50   ; 3.001     ; 3.132     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14] ; CLOCK_50   ; 3.000     ; 3.131     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15] ; CLOCK_50   ; 2.997     ; 3.128     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; PIO[*]      ; CLOCK_50   ; 3.628     ; 3.764     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[0]     ; CLOCK_50   ; 3.629     ; 3.765     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[1]     ; CLOCK_50   ; 3.628     ; 3.764     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[2]     ; CLOCK_50   ; 4.146     ; 4.277     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[3]     ; CLOCK_50   ; 4.124     ; 4.255     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[4]     ; CLOCK_50   ; 3.838     ; 3.969     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[5]     ; CLOCK_50   ; 3.896     ; 4.027     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[6]     ; CLOCK_50   ; 4.105     ; 4.236     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[7]     ; CLOCK_50   ; 4.142     ; 4.273     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[8]     ; CLOCK_50   ; 3.904     ; 4.035     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[9]     ; CLOCK_50   ; 4.378     ; 4.509     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[10]    ; CLOCK_50   ; 4.385     ; 4.516     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[11]    ; CLOCK_50   ; 4.202     ; 4.333     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[12]    ; CLOCK_50   ; 4.374     ; 4.505     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[13]    ; CLOCK_50   ; 4.339     ; 4.470     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[14]    ; CLOCK_50   ; 4.392     ; 4.523     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[15]    ; CLOCK_50   ; 4.330     ; 4.461     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[16]    ; CLOCK_50   ; 4.319     ; 4.450     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[17]    ; CLOCK_50   ; 4.575     ; 4.706     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[18]    ; CLOCK_50   ; 5.501     ; 5.632     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[19]    ; CLOCK_50   ; 5.392     ; 5.523     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[20]    ; CLOCK_50   ; 5.384     ; 5.515     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[21]    ; CLOCK_50   ; 4.839     ; 4.970     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[22]    ; CLOCK_50   ; 6.284     ; 6.415     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[23]    ; CLOCK_50   ; 6.111     ; 6.242     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[24]    ; CLOCK_50   ; 7.609     ; 7.740     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[25]    ; CLOCK_50   ; 4.755     ; 4.886     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[26]    ; CLOCK_50   ; 4.466     ; 4.597     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[27]    ; CLOCK_50   ; 4.555     ; 4.686     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[1] ; 3.109  ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; 20.019 ; 0.000         ;
; altera_reserved_tck                               ; 49.075 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                          ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[1] ; -0.124 ; -4.092        ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; 0.095  ; 0.000         ;
; altera_reserved_tck                               ; 0.151  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                      ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[1] ; 8.363  ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; 23.003 ; 0.000         ;
; altera_reserved_tck                               ; 49.710 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; altera_reserved_tck                               ; 0.412 ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.707 ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; 1.256 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[1] ; 3.940  ; 0.000         ;
; CLOCK_50                                          ; 9.394  ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; 12.221 ; 0.000         ;
; altera_reserved_tck                               ; 49.203 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                ;
+---------------------+---------------------+-------+-------+------------+---------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+---------------------+---------------------+-------+-------+------------+---------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 1.309 ; 1.861 ; Rise       ; altera_reserved_tck                               ;
; altera_reserved_tms ; altera_reserved_tck ; 2.153 ; 2.705 ; Rise       ; altera_reserved_tck                               ;
; SDR_DQ[*]           ; CLOCK_50            ; 1.244 ; 1.786 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]          ; CLOCK_50            ; 1.236 ; 1.778 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]          ; CLOCK_50            ; 1.236 ; 1.778 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]          ; CLOCK_50            ; 1.240 ; 1.782 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]          ; CLOCK_50            ; 1.240 ; 1.782 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]          ; CLOCK_50            ; 1.240 ; 1.782 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]          ; CLOCK_50            ; 1.240 ; 1.782 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]          ; CLOCK_50            ; 1.244 ; 1.786 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]          ; CLOCK_50            ; 1.244 ; 1.786 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]          ; CLOCK_50            ; 1.238 ; 1.780 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]          ; CLOCK_50            ; 1.238 ; 1.780 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10]         ; CLOCK_50            ; 1.238 ; 1.780 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11]         ; CLOCK_50            ; 1.219 ; 1.760 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12]         ; CLOCK_50            ; 1.219 ; 1.760 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13]         ; CLOCK_50            ; 1.219 ; 1.760 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14]         ; CLOCK_50            ; 1.221 ; 1.762 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15]         ; CLOCK_50            ; 1.223 ; 1.764 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
+---------------------+---------------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                   ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 0.328  ; -0.224 ; Rise       ; altera_reserved_tck                               ;
; altera_reserved_tms ; altera_reserved_tck ; 0.326  ; -0.226 ; Rise       ; altera_reserved_tck                               ;
; SDR_DQ[*]           ; CLOCK_50            ; -0.905 ; -1.446 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]          ; CLOCK_50            ; -0.923 ; -1.465 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]          ; CLOCK_50            ; -0.923 ; -1.465 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]          ; CLOCK_50            ; -0.927 ; -1.469 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]          ; CLOCK_50            ; -0.927 ; -1.469 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]          ; CLOCK_50            ; -0.927 ; -1.469 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]          ; CLOCK_50            ; -0.927 ; -1.469 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]          ; CLOCK_50            ; -0.932 ; -1.474 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]          ; CLOCK_50            ; -0.932 ; -1.474 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]          ; CLOCK_50            ; -0.925 ; -1.467 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]          ; CLOCK_50            ; -0.925 ; -1.467 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10]         ; CLOCK_50            ; -0.925 ; -1.467 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11]         ; CLOCK_50            ; -0.905 ; -1.446 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12]         ; CLOCK_50            ; -0.905 ; -1.446 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13]         ; CLOCK_50            ; -0.906 ; -1.447 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14]         ; CLOCK_50            ; -0.907 ; -1.448 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15]         ; CLOCK_50            ; -0.910 ; -1.451 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 5.636  ; 5.653  ; Fall       ; altera_reserved_tck                               ;
; SDR_CLK             ; CLOCK_50            ; -1.005 ;        ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SDR_CLK             ; CLOCK_50            ;        ; -0.957 ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SDR_A[*]            ; CLOCK_50            ; 1.164  ; 1.167  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[0]           ; CLOCK_50            ; 1.136  ; 1.151  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[1]           ; CLOCK_50            ; 1.136  ; 1.151  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[2]           ; CLOCK_50            ; 1.136  ; 1.151  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[3]           ; CLOCK_50            ; 1.136  ; 1.151  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[4]           ; CLOCK_50            ; 1.069  ; 1.116  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[5]           ; CLOCK_50            ; 1.069  ; 1.116  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[6]           ; CLOCK_50            ; 1.069  ; 1.116  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[7]           ; CLOCK_50            ; 1.069  ; 1.116  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[8]           ; CLOCK_50            ; 1.069  ; 1.116  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[9]           ; CLOCK_50            ; 1.066  ; 1.113  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[10]          ; CLOCK_50            ; 1.133  ; 1.148  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[11]          ; CLOCK_50            ; 1.164  ; 1.167  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[12]          ; CLOCK_50            ; 1.133  ; 1.148  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_BA[*]           ; CLOCK_50            ; 1.133  ; 1.148  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_BA[0]          ; CLOCK_50            ; 1.133  ; 1.148  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_BA[1]          ; CLOCK_50            ; 1.133  ; 1.148  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_CAS_N           ; CLOCK_50            ; 1.133  ; 1.148  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_CS_N            ; CLOCK_50            ; 1.133  ; 1.148  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_DQ[*]           ; CLOCK_50            ; 1.193  ; 1.196  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]          ; CLOCK_50            ; 1.156  ; 1.171  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]          ; CLOCK_50            ; 1.156  ; 1.171  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]          ; CLOCK_50            ; 1.152  ; 1.167  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]          ; CLOCK_50            ; 1.152  ; 1.167  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]          ; CLOCK_50            ; 1.152  ; 1.167  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]          ; CLOCK_50            ; 1.152  ; 1.167  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]          ; CLOCK_50            ; 1.147  ; 1.162  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]          ; CLOCK_50            ; 1.147  ; 1.162  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]          ; CLOCK_50            ; 1.154  ; 1.169  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]          ; CLOCK_50            ; 1.154  ; 1.169  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10]         ; CLOCK_50            ; 1.154  ; 1.169  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11]         ; CLOCK_50            ; 1.193  ; 1.196  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12]         ; CLOCK_50            ; 1.193  ; 1.196  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13]         ; CLOCK_50            ; 1.192  ; 1.195  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14]         ; CLOCK_50            ; 1.191  ; 1.194  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15]         ; CLOCK_50            ; 1.188  ; 1.191  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_DQM[*]          ; CLOCK_50            ; 1.154  ; 1.169  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQM[0]         ; CLOCK_50            ; 1.147  ; 1.162  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQM[1]         ; CLOCK_50            ; 1.154  ; 1.169  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_RAS_N           ; CLOCK_50            ; 1.133  ; 1.148  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_WE_N            ; CLOCK_50            ; 1.133  ; 1.148  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; LED                 ; CLOCK_50            ; 1.720  ; 1.789  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; PIO[*]              ; CLOCK_50            ; 3.309  ; 3.631  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[0]             ; CLOCK_50            ; 1.810  ; 1.907  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[1]             ; CLOCK_50            ; 2.324  ; 2.494  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[2]             ; CLOCK_50            ; 1.742  ; 1.872  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[3]             ; CLOCK_50            ; 1.630  ; 1.741  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[4]             ; CLOCK_50            ; 1.487  ; 1.584  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[5]             ; CLOCK_50            ; 1.482  ; 1.580  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[6]             ; CLOCK_50            ; 1.431  ; 1.519  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[7]             ; CLOCK_50            ; 1.636  ; 1.748  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[8]             ; CLOCK_50            ; 1.451  ; 1.544  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[9]             ; CLOCK_50            ; 1.582  ; 1.698  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[10]            ; CLOCK_50            ; 1.600  ; 1.707  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[11]            ; CLOCK_50            ; 1.583  ; 1.688  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[12]            ; CLOCK_50            ; 1.673  ; 1.783  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[13]            ; CLOCK_50            ; 1.693  ; 1.811  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[14]            ; CLOCK_50            ; 1.723  ; 1.846  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[15]            ; CLOCK_50            ; 1.727  ; 1.852  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[16]            ; CLOCK_50            ; 1.858  ; 2.008  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[17]            ; CLOCK_50            ; 1.792  ; 1.915  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[18]            ; CLOCK_50            ; 1.965  ; 2.058  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[19]            ; CLOCK_50            ; 2.060  ; 2.173  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[20]            ; CLOCK_50            ; 1.981  ; 2.093  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[21]            ; CLOCK_50            ; 1.769  ; 1.841  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[22]            ; CLOCK_50            ; 1.759  ; 1.829  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[23]            ; CLOCK_50            ; 3.309  ; 3.631  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[24]            ; CLOCK_50            ; 2.712  ; 2.952  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[25]            ; CLOCK_50            ; 1.809  ; 1.903  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[26]            ; CLOCK_50            ; 1.785  ; 1.881  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[27]            ; CLOCK_50            ; 1.779  ; 1.860  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 4.371  ; 4.388  ; Fall       ; altera_reserved_tck                               ;
; SDR_CLK             ; CLOCK_50            ; -1.279 ;        ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SDR_CLK             ; CLOCK_50            ;        ; -1.232 ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SDR_A[*]            ; CLOCK_50            ; 0.820  ; 0.867  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[0]           ; CLOCK_50            ; 0.890  ; 0.905  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[1]           ; CLOCK_50            ; 0.890  ; 0.905  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[2]           ; CLOCK_50            ; 0.890  ; 0.905  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[3]           ; CLOCK_50            ; 0.890  ; 0.905  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[4]           ; CLOCK_50            ; 0.822  ; 0.869  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[5]           ; CLOCK_50            ; 0.822  ; 0.869  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[6]           ; CLOCK_50            ; 0.822  ; 0.869  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[7]           ; CLOCK_50            ; 0.822  ; 0.869  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[8]           ; CLOCK_50            ; 0.822  ; 0.869  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[9]           ; CLOCK_50            ; 0.820  ; 0.867  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[10]          ; CLOCK_50            ; 0.887  ; 0.902  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[11]          ; CLOCK_50            ; 0.918  ; 0.921  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[12]          ; CLOCK_50            ; 0.886  ; 0.901  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_BA[*]           ; CLOCK_50            ; 0.887  ; 0.902  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_BA[0]          ; CLOCK_50            ; 0.887  ; 0.902  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_BA[1]          ; CLOCK_50            ; 0.887  ; 0.902  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_CAS_N           ; CLOCK_50            ; 0.886  ; 0.901  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_CS_N            ; CLOCK_50            ; 0.887  ; 0.902  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_DQ[*]           ; CLOCK_50            ; 0.901  ; 0.916  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]          ; CLOCK_50            ; 0.909  ; 0.924  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]          ; CLOCK_50            ; 0.909  ; 0.924  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]          ; CLOCK_50            ; 0.905  ; 0.920  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]          ; CLOCK_50            ; 0.905  ; 0.920  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]          ; CLOCK_50            ; 0.905  ; 0.920  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]          ; CLOCK_50            ; 0.905  ; 0.920  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]          ; CLOCK_50            ; 0.901  ; 0.916  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]          ; CLOCK_50            ; 0.901  ; 0.916  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]          ; CLOCK_50            ; 0.907  ; 0.922  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]          ; CLOCK_50            ; 0.907  ; 0.922  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10]         ; CLOCK_50            ; 0.907  ; 0.922  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11]         ; CLOCK_50            ; 0.945  ; 0.948  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12]         ; CLOCK_50            ; 0.945  ; 0.948  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13]         ; CLOCK_50            ; 0.945  ; 0.948  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14]         ; CLOCK_50            ; 0.943  ; 0.946  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15]         ; CLOCK_50            ; 0.941  ; 0.944  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_DQM[*]          ; CLOCK_50            ; 0.901  ; 0.916  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQM[0]         ; CLOCK_50            ; 0.901  ; 0.916  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQM[1]         ; CLOCK_50            ; 0.907  ; 0.922  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_RAS_N           ; CLOCK_50            ; 0.886  ; 0.901  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_WE_N            ; CLOCK_50            ; 0.886  ; 0.901  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; LED                 ; CLOCK_50            ; 1.423  ; 1.489  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; PIO[*]              ; CLOCK_50            ; 1.141  ; 1.228  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[0]             ; CLOCK_50            ; 1.501  ; 1.596  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[1]             ; CLOCK_50            ; 1.994  ; 2.159  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[2]             ; CLOCK_50            ; 1.439  ; 1.567  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[3]             ; CLOCK_50            ; 1.332  ; 1.441  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[4]             ; CLOCK_50            ; 1.195  ; 1.290  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[5]             ; CLOCK_50            ; 1.190  ; 1.287  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[6]             ; CLOCK_50            ; 1.141  ; 1.228  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[7]             ; CLOCK_50            ; 1.338  ; 1.448  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[8]             ; CLOCK_50            ; 1.161  ; 1.252  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[9]             ; CLOCK_50            ; 1.286  ; 1.399  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[10]            ; CLOCK_50            ; 1.303  ; 1.408  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[11]            ; CLOCK_50            ; 1.287  ; 1.390  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[12]            ; CLOCK_50            ; 1.373  ; 1.481  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[13]            ; CLOCK_50            ; 1.392  ; 1.508  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[14]            ; CLOCK_50            ; 1.422  ; 1.542  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[15]            ; CLOCK_50            ; 1.425  ; 1.547  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[16]            ; CLOCK_50            ; 1.551  ; 1.697  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[17]            ; CLOCK_50            ; 1.488  ; 1.608  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[18]            ; CLOCK_50            ; 1.658  ; 1.747  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[19]            ; CLOCK_50            ; 1.749  ; 1.858  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[20]            ; CLOCK_50            ; 1.674  ; 1.781  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[21]            ; CLOCK_50            ; 1.470  ; 1.539  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[22]            ; CLOCK_50            ; 1.460  ; 1.528  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[23]            ; CLOCK_50            ; 2.949  ; 3.258  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[24]            ; CLOCK_50            ; 2.375  ; 2.605  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[25]            ; CLOCK_50            ; 1.507  ; 1.599  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[26]            ; CLOCK_50            ; 1.485  ; 1.577  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[27]            ; CLOCK_50            ; 1.479  ; 1.557  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                       ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; SDR_DQ[*]   ; CLOCK_50   ; 2.008 ; 1.983 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]  ; CLOCK_50   ; 2.019 ; 1.992 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]  ; CLOCK_50   ; 2.019 ; 1.992 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]  ; CLOCK_50   ; 2.015 ; 1.988 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]  ; CLOCK_50   ; 2.015 ; 1.988 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]  ; CLOCK_50   ; 2.015 ; 1.988 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]  ; CLOCK_50   ; 2.015 ; 1.988 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]  ; CLOCK_50   ; 2.010 ; 1.983 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]  ; CLOCK_50   ; 2.010 ; 1.983 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]  ; CLOCK_50   ; 2.017 ; 1.990 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]  ; CLOCK_50   ; 2.017 ; 1.990 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10] ; CLOCK_50   ; 2.017 ; 1.990 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11] ; CLOCK_50   ; 2.013 ; 1.994 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12] ; CLOCK_50   ; 2.013 ; 1.994 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13] ; CLOCK_50   ; 2.012 ; 1.993 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14] ; CLOCK_50   ; 2.011 ; 1.992 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15] ; CLOCK_50   ; 2.008 ; 1.989 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; PIO[*]      ; CLOCK_50   ; 2.291 ; 2.264 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[0]     ; CLOCK_50   ; 2.292 ; 2.265 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[1]     ; CLOCK_50   ; 2.291 ; 2.264 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[2]     ; CLOCK_50   ; 2.537 ; 2.518 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[3]     ; CLOCK_50   ; 2.529 ; 2.510 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[4]     ; CLOCK_50   ; 2.374 ; 2.355 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[5]     ; CLOCK_50   ; 2.405 ; 2.386 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[6]     ; CLOCK_50   ; 2.518 ; 2.499 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[7]     ; CLOCK_50   ; 2.540 ; 2.521 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[8]     ; CLOCK_50   ; 2.406 ; 2.387 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[9]     ; CLOCK_50   ; 2.662 ; 2.643 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[10]    ; CLOCK_50   ; 2.664 ; 2.645 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[11]    ; CLOCK_50   ; 2.562 ; 2.543 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[12]    ; CLOCK_50   ; 2.668 ; 2.649 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[13]    ; CLOCK_50   ; 2.632 ; 2.613 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[14]    ; CLOCK_50   ; 2.659 ; 2.640 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[15]    ; CLOCK_50   ; 2.631 ; 2.612 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[16]    ; CLOCK_50   ; 2.625 ; 2.606 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[17]    ; CLOCK_50   ; 2.753 ; 2.734 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[18]    ; CLOCK_50   ; 3.184 ; 3.165 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[19]    ; CLOCK_50   ; 3.162 ; 3.143 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[20]    ; CLOCK_50   ; 3.173 ; 3.154 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[21]    ; CLOCK_50   ; 2.877 ; 2.858 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[22]    ; CLOCK_50   ; 3.672 ; 3.653 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[23]    ; CLOCK_50   ; 3.582 ; 3.563 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[24]    ; CLOCK_50   ; 4.425 ; 4.406 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[25]    ; CLOCK_50   ; 2.853 ; 2.834 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[26]    ; CLOCK_50   ; 2.702 ; 2.683 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[27]    ; CLOCK_50   ; 2.750 ; 2.731 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                               ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; SDR_DQ[*]   ; CLOCK_50   ; 0.865 ; 0.865 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]  ; CLOCK_50   ; 0.873 ; 0.873 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]  ; CLOCK_50   ; 0.873 ; 0.873 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]  ; CLOCK_50   ; 0.869 ; 0.869 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]  ; CLOCK_50   ; 0.869 ; 0.869 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]  ; CLOCK_50   ; 0.869 ; 0.869 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]  ; CLOCK_50   ; 0.869 ; 0.869 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]  ; CLOCK_50   ; 0.865 ; 0.865 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]  ; CLOCK_50   ; 0.865 ; 0.865 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]  ; CLOCK_50   ; 0.871 ; 0.871 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]  ; CLOCK_50   ; 0.871 ; 0.871 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10] ; CLOCK_50   ; 0.871 ; 0.871 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11] ; CLOCK_50   ; 0.892 ; 0.892 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12] ; CLOCK_50   ; 0.892 ; 0.892 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13] ; CLOCK_50   ; 0.892 ; 0.892 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14] ; CLOCK_50   ; 0.890 ; 0.890 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15] ; CLOCK_50   ; 0.888 ; 0.888 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; PIO[*]      ; CLOCK_50   ; 1.108 ; 1.108 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[0]     ; CLOCK_50   ; 1.109 ; 1.109 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[1]     ; CLOCK_50   ; 1.108 ; 1.108 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[2]     ; CLOCK_50   ; 1.364 ; 1.364 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[3]     ; CLOCK_50   ; 1.356 ; 1.356 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[4]     ; CLOCK_50   ; 1.208 ; 1.208 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[5]     ; CLOCK_50   ; 1.237 ; 1.237 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[6]     ; CLOCK_50   ; 1.345 ; 1.345 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[7]     ; CLOCK_50   ; 1.367 ; 1.367 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[8]     ; CLOCK_50   ; 1.238 ; 1.238 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[9]     ; CLOCK_50   ; 1.484 ; 1.484 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[10]    ; CLOCK_50   ; 1.486 ; 1.486 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[11]    ; CLOCK_50   ; 1.388 ; 1.388 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[12]    ; CLOCK_50   ; 1.490 ; 1.490 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[13]    ; CLOCK_50   ; 1.455 ; 1.455 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[14]    ; CLOCK_50   ; 1.481 ; 1.481 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[15]    ; CLOCK_50   ; 1.454 ; 1.454 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[16]    ; CLOCK_50   ; 1.448 ; 1.448 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[17]    ; CLOCK_50   ; 1.571 ; 1.571 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[18]    ; CLOCK_50   ; 1.985 ; 1.985 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[19]    ; CLOCK_50   ; 1.963 ; 1.963 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[20]    ; CLOCK_50   ; 1.974 ; 1.974 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[21]    ; CLOCK_50   ; 1.691 ; 1.691 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[22]    ; CLOCK_50   ; 2.454 ; 2.454 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[23]    ; CLOCK_50   ; 2.367 ; 2.367 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[24]    ; CLOCK_50   ; 3.177 ; 3.177 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[25]    ; CLOCK_50   ; 1.667 ; 1.667 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[26]    ; CLOCK_50   ; 1.523 ; 1.523 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[27]    ; CLOCK_50   ; 1.568 ; 1.568 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                              ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; SDR_DQ[*]   ; CLOCK_50   ; 2.021     ; 2.021     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]  ; CLOCK_50   ; 2.032     ; 2.032     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]  ; CLOCK_50   ; 2.032     ; 2.032     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]  ; CLOCK_50   ; 2.028     ; 2.028     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]  ; CLOCK_50   ; 2.028     ; 2.028     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]  ; CLOCK_50   ; 2.028     ; 2.028     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]  ; CLOCK_50   ; 2.028     ; 2.028     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]  ; CLOCK_50   ; 2.023     ; 2.023     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]  ; CLOCK_50   ; 2.023     ; 2.023     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]  ; CLOCK_50   ; 2.030     ; 2.030     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]  ; CLOCK_50   ; 2.030     ; 2.030     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10] ; CLOCK_50   ; 2.030     ; 2.030     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11] ; CLOCK_50   ; 2.026     ; 2.026     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12] ; CLOCK_50   ; 2.026     ; 2.026     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13] ; CLOCK_50   ; 2.025     ; 2.025     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14] ; CLOCK_50   ; 2.024     ; 2.024     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15] ; CLOCK_50   ; 2.021     ; 2.021     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; PIO[*]      ; CLOCK_50   ; 2.327     ; 2.327     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[0]     ; CLOCK_50   ; 2.328     ; 2.328     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[1]     ; CLOCK_50   ; 2.327     ; 2.327     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[2]     ; CLOCK_50   ; 2.595     ; 2.595     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[3]     ; CLOCK_50   ; 2.590     ; 2.590     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[4]     ; CLOCK_50   ; 2.413     ; 2.413     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[5]     ; CLOCK_50   ; 2.447     ; 2.447     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[6]     ; CLOCK_50   ; 2.571     ; 2.571     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[7]     ; CLOCK_50   ; 2.593     ; 2.593     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[8]     ; CLOCK_50   ; 2.453     ; 2.453     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[9]     ; CLOCK_50   ; 2.740     ; 2.740     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[10]    ; CLOCK_50   ; 2.740     ; 2.740     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[11]    ; CLOCK_50   ; 2.639     ; 2.639     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[12]    ; CLOCK_50   ; 2.741     ; 2.741     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[13]    ; CLOCK_50   ; 2.702     ; 2.702     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[14]    ; CLOCK_50   ; 2.734     ; 2.734     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[15]    ; CLOCK_50   ; 2.697     ; 2.697     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[16]    ; CLOCK_50   ; 2.689     ; 2.689     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[17]    ; CLOCK_50   ; 2.832     ; 2.832     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[18]    ; CLOCK_50   ; 3.360     ; 3.360     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[19]    ; CLOCK_50   ; 3.308     ; 3.308     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[20]    ; CLOCK_50   ; 3.314     ; 3.314     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[21]    ; CLOCK_50   ; 3.001     ; 3.001     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[22]    ; CLOCK_50   ; 3.908     ; 3.908     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[23]    ; CLOCK_50   ; 3.831     ; 3.831     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[24]    ; CLOCK_50   ; 4.797     ; 4.797     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[25]    ; CLOCK_50   ; 2.967     ; 2.967     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[26]    ; CLOCK_50   ; 2.781     ; 2.781     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[27]    ; CLOCK_50   ; 2.844     ; 2.844     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                      ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; SDR_DQ[*]   ; CLOCK_50   ; 0.878     ; 0.995     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]  ; CLOCK_50   ; 0.886     ; 1.003     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]  ; CLOCK_50   ; 0.886     ; 1.003     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]  ; CLOCK_50   ; 0.882     ; 0.999     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]  ; CLOCK_50   ; 0.882     ; 0.999     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]  ; CLOCK_50   ; 0.882     ; 0.999     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]  ; CLOCK_50   ; 0.882     ; 0.999     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]  ; CLOCK_50   ; 0.878     ; 0.995     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]  ; CLOCK_50   ; 0.878     ; 0.995     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]  ; CLOCK_50   ; 0.884     ; 1.001     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]  ; CLOCK_50   ; 0.884     ; 1.001     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10] ; CLOCK_50   ; 0.884     ; 1.001     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11] ; CLOCK_50   ; 0.905     ; 1.037     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12] ; CLOCK_50   ; 0.905     ; 1.037     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13] ; CLOCK_50   ; 0.905     ; 1.037     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14] ; CLOCK_50   ; 0.903     ; 1.035     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15] ; CLOCK_50   ; 0.901     ; 1.033     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; PIO[*]      ; CLOCK_50   ; 1.143     ; 1.260     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[0]     ; CLOCK_50   ; 1.143     ; 1.260     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[1]     ; CLOCK_50   ; 1.143     ; 1.260     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[2]     ; CLOCK_50   ; 1.419     ; 1.551     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[3]     ; CLOCK_50   ; 1.415     ; 1.547     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[4]     ; CLOCK_50   ; 1.245     ; 1.377     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[5]     ; CLOCK_50   ; 1.277     ; 1.409     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[6]     ; CLOCK_50   ; 1.397     ; 1.529     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[7]     ; CLOCK_50   ; 1.418     ; 1.550     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[8]     ; CLOCK_50   ; 1.283     ; 1.415     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[9]     ; CLOCK_50   ; 1.559     ; 1.691     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[10]    ; CLOCK_50   ; 1.559     ; 1.691     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[11]    ; CLOCK_50   ; 1.462     ; 1.594     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[12]    ; CLOCK_50   ; 1.560     ; 1.692     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[13]    ; CLOCK_50   ; 1.522     ; 1.654     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[14]    ; CLOCK_50   ; 1.552     ; 1.684     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[15]    ; CLOCK_50   ; 1.517     ; 1.649     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[16]    ; CLOCK_50   ; 1.509     ; 1.641     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[17]    ; CLOCK_50   ; 1.647     ; 1.779     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[18]    ; CLOCK_50   ; 2.154     ; 2.286     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[19]    ; CLOCK_50   ; 2.104     ; 2.236     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[20]    ; CLOCK_50   ; 2.110     ; 2.242     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[21]    ; CLOCK_50   ; 1.810     ; 1.942     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[22]    ; CLOCK_50   ; 2.680     ; 2.812     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[23]    ; CLOCK_50   ; 2.606     ; 2.738     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[24]    ; CLOCK_50   ; 3.534     ; 3.666     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[25]    ; CLOCK_50   ; 1.777     ; 1.909     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[26]    ; CLOCK_50   ; 1.598     ; 1.730     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[27]    ; CLOCK_50   ; 1.658     ; 1.790     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                             ;
+----------------------------------------------------+--------+--------+----------+---------+---------------------+
; Clock                                              ; Setup  ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------+--------+--------+----------+---------+---------------------+
; Worst-case Slack                                   ; -0.010 ; -0.124 ; 6.006    ; 0.412   ; 3.684               ;
;  CLOCK_50                                          ; N/A    ; N/A    ; N/A      ; N/A     ; 9.394               ;
;  altera_reserved_tck                               ; 46.344 ; 0.151  ; 47.917   ; 0.412   ; 49.203              ;
;  inst3|altpll_component|auto_generated|pll1|clk[1] ; -0.010 ; -0.124 ; 6.006    ; 0.707   ; 3.684               ;
;  inst3|altpll_component|auto_generated|pll1|clk[2] ; 12.318 ; 0.095  ; 20.357   ; 1.256   ; 12.170              ;
; Design-wide TNS                                    ; -0.01  ; -4.092 ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                                          ; N/A    ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  altera_reserved_tck                               ; 0.000  ; 0.000  ; 0.000    ; 0.000   ; 0.000               ;
;  inst3|altpll_component|auto_generated|pll1|clk[1] ; -0.010 ; -4.092 ; 0.000    ; 0.000   ; 0.000               ;
;  inst3|altpll_component|auto_generated|pll1|clk[2] ; 0.000  ; 0.000  ; 0.000    ; 0.000   ; 0.000               ;
+----------------------------------------------------+--------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                ;
+---------------------+---------------------+-------+-------+------------+---------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+---------------------+---------------------+-------+-------+------------+---------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 2.710 ; 2.806 ; Rise       ; altera_reserved_tck                               ;
; altera_reserved_tms ; altera_reserved_tck ; 5.059 ; 5.168 ; Rise       ; altera_reserved_tck                               ;
; SDR_DQ[*]           ; CLOCK_50            ; 1.575 ; 1.786 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]          ; CLOCK_50            ; 1.565 ; 1.778 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]          ; CLOCK_50            ; 1.565 ; 1.778 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]          ; CLOCK_50            ; 1.570 ; 1.782 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]          ; CLOCK_50            ; 1.570 ; 1.782 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]          ; CLOCK_50            ; 1.570 ; 1.782 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]          ; CLOCK_50            ; 1.570 ; 1.782 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]          ; CLOCK_50            ; 1.575 ; 1.786 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]          ; CLOCK_50            ; 1.575 ; 1.786 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]          ; CLOCK_50            ; 1.567 ; 1.780 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]          ; CLOCK_50            ; 1.567 ; 1.780 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10]         ; CLOCK_50            ; 1.567 ; 1.780 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11]         ; CLOCK_50            ; 1.520 ; 1.760 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12]         ; CLOCK_50            ; 1.520 ; 1.760 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13]         ; CLOCK_50            ; 1.520 ; 1.760 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14]         ; CLOCK_50            ; 1.522 ; 1.762 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15]         ; CLOCK_50            ; 1.524 ; 1.764 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
+---------------------+---------------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                   ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 0.735  ; 0.626  ; Rise       ; altera_reserved_tck                               ;
; altera_reserved_tms ; altera_reserved_tck ; 0.832  ; 0.723  ; Rise       ; altera_reserved_tck                               ;
; SDR_DQ[*]           ; CLOCK_50            ; -0.742 ; -0.820 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]          ; CLOCK_50            ; -0.783 ; -0.861 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]          ; CLOCK_50            ; -0.783 ; -0.861 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]          ; CLOCK_50            ; -0.787 ; -0.865 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]          ; CLOCK_50            ; -0.787 ; -0.865 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]          ; CLOCK_50            ; -0.787 ; -0.865 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]          ; CLOCK_50            ; -0.787 ; -0.865 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]          ; CLOCK_50            ; -0.792 ; -0.870 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]          ; CLOCK_50            ; -0.792 ; -0.870 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]          ; CLOCK_50            ; -0.784 ; -0.862 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]          ; CLOCK_50            ; -0.785 ; -0.863 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10]         ; CLOCK_50            ; -0.785 ; -0.863 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11]         ; CLOCK_50            ; -0.742 ; -0.820 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12]         ; CLOCK_50            ; -0.742 ; -0.820 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13]         ; CLOCK_50            ; -0.742 ; -0.820 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14]         ; CLOCK_50            ; -0.744 ; -0.822 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15]         ; CLOCK_50            ; -0.746 ; -0.824 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 11.234 ; 11.248 ; Fall       ; altera_reserved_tck                               ;
; SDR_CLK             ; CLOCK_50            ; 1.628  ;        ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SDR_CLK             ; CLOCK_50            ;        ; 1.637  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SDR_A[*]            ; CLOCK_50            ; 3.925  ; 3.930  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[0]           ; CLOCK_50            ; 3.865  ; 3.884  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[1]           ; CLOCK_50            ; 3.865  ; 3.884  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[2]           ; CLOCK_50            ; 3.865  ; 3.884  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[3]           ; CLOCK_50            ; 3.865  ; 3.884  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[4]           ; CLOCK_50            ; 3.834  ; 3.799  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[5]           ; CLOCK_50            ; 3.834  ; 3.799  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[6]           ; CLOCK_50            ; 3.834  ; 3.799  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[7]           ; CLOCK_50            ; 3.834  ; 3.799  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[8]           ; CLOCK_50            ; 3.834  ; 3.799  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[9]           ; CLOCK_50            ; 3.831  ; 3.796  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[10]          ; CLOCK_50            ; 3.859  ; 3.878  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[11]          ; CLOCK_50            ; 3.925  ; 3.930  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[12]          ; CLOCK_50            ; 3.860  ; 3.879  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_BA[*]           ; CLOCK_50            ; 3.859  ; 3.878  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_BA[0]          ; CLOCK_50            ; 3.859  ; 3.878  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_BA[1]          ; CLOCK_50            ; 3.859  ; 3.878  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_CAS_N           ; CLOCK_50            ; 3.860  ; 3.879  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_CS_N            ; CLOCK_50            ; 3.859  ; 3.878  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_DQ[*]           ; CLOCK_50            ; 3.979  ; 3.984  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]          ; CLOCK_50            ; 3.905  ; 3.924  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]          ; CLOCK_50            ; 3.905  ; 3.924  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]          ; CLOCK_50            ; 3.900  ; 3.919  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]          ; CLOCK_50            ; 3.900  ; 3.919  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]          ; CLOCK_50            ; 3.900  ; 3.919  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]          ; CLOCK_50            ; 3.900  ; 3.919  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]          ; CLOCK_50            ; 3.895  ; 3.914  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]          ; CLOCK_50            ; 3.895  ; 3.914  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]          ; CLOCK_50            ; 3.904  ; 3.923  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]          ; CLOCK_50            ; 3.903  ; 3.922  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10]         ; CLOCK_50            ; 3.903  ; 3.922  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11]         ; CLOCK_50            ; 3.979  ; 3.984  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12]         ; CLOCK_50            ; 3.979  ; 3.984  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13]         ; CLOCK_50            ; 3.979  ; 3.984  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14]         ; CLOCK_50            ; 3.977  ; 3.982  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15]         ; CLOCK_50            ; 3.975  ; 3.980  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_DQM[*]          ; CLOCK_50            ; 3.904  ; 3.923  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQM[0]         ; CLOCK_50            ; 3.895  ; 3.914  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQM[1]         ; CLOCK_50            ; 3.904  ; 3.923  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_RAS_N           ; CLOCK_50            ; 3.860  ; 3.879  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_WE_N            ; CLOCK_50            ; 3.860  ; 3.879  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; LED                 ; CLOCK_50            ; 5.524  ; 5.484  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; PIO[*]              ; CLOCK_50            ; 8.888  ; 8.787  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[0]             ; CLOCK_50            ; 5.766  ; 5.699  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[1]             ; CLOCK_50            ; 7.017  ; 6.866  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[2]             ; CLOCK_50            ; 5.755  ; 5.636  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[3]             ; CLOCK_50            ; 5.443  ; 5.362  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[4]             ; CLOCK_50            ; 5.094  ; 5.042  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[5]             ; CLOCK_50            ; 5.087  ; 5.037  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[6]             ; CLOCK_50            ; 4.990  ; 4.923  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[7]             ; CLOCK_50            ; 5.473  ; 5.372  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[8]             ; CLOCK_50            ; 5.054  ; 4.983  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[9]             ; CLOCK_50            ; 5.289  ; 5.269  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[10]            ; CLOCK_50            ; 5.422  ; 5.309  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[11]            ; CLOCK_50            ; 5.376  ; 5.267  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[12]            ; CLOCK_50            ; 5.609  ; 5.472  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[13]            ; CLOCK_50            ; 5.677  ; 5.528  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[14]            ; CLOCK_50            ; 5.724  ; 5.591  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[15]            ; CLOCK_50            ; 5.711  ; 5.595  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[16]            ; CLOCK_50            ; 5.985  ; 5.907  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[17]            ; CLOCK_50            ; 5.948  ; 5.749  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[18]            ; CLOCK_50            ; 6.189  ; 6.053  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[19]            ; CLOCK_50            ; 6.378  ; 6.277  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[20]            ; CLOCK_50            ; 6.137  ; 6.086  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[21]            ; CLOCK_50            ; 5.643  ; 5.601  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[22]            ; CLOCK_50            ; 5.623  ; 5.582  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[23]            ; CLOCK_50            ; 8.888  ; 8.787  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[24]            ; CLOCK_50            ; 7.683  ; 7.648  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[25]            ; CLOCK_50            ; 5.676  ; 5.688  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[26]            ; CLOCK_50            ; 5.665  ; 5.665  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[27]            ; CLOCK_50            ; 5.658  ; 5.606  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 4.371  ; 4.388  ; Fall       ; altera_reserved_tck                               ;
; SDR_CLK             ; CLOCK_50            ; -1.279 ;        ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SDR_CLK             ; CLOCK_50            ;        ; -1.232 ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SDR_A[*]            ; CLOCK_50            ; 0.820  ; 0.867  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[0]           ; CLOCK_50            ; 0.890  ; 0.905  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[1]           ; CLOCK_50            ; 0.890  ; 0.905  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[2]           ; CLOCK_50            ; 0.890  ; 0.905  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[3]           ; CLOCK_50            ; 0.890  ; 0.905  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[4]           ; CLOCK_50            ; 0.822  ; 0.869  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[5]           ; CLOCK_50            ; 0.822  ; 0.869  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[6]           ; CLOCK_50            ; 0.822  ; 0.869  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[7]           ; CLOCK_50            ; 0.822  ; 0.869  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[8]           ; CLOCK_50            ; 0.822  ; 0.869  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[9]           ; CLOCK_50            ; 0.820  ; 0.867  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[10]          ; CLOCK_50            ; 0.887  ; 0.902  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[11]          ; CLOCK_50            ; 0.918  ; 0.921  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[12]          ; CLOCK_50            ; 0.886  ; 0.901  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_BA[*]           ; CLOCK_50            ; 0.887  ; 0.902  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_BA[0]          ; CLOCK_50            ; 0.887  ; 0.902  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_BA[1]          ; CLOCK_50            ; 0.887  ; 0.902  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_CAS_N           ; CLOCK_50            ; 0.886  ; 0.901  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_CS_N            ; CLOCK_50            ; 0.887  ; 0.902  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_DQ[*]           ; CLOCK_50            ; 0.901  ; 0.916  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]          ; CLOCK_50            ; 0.909  ; 0.924  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]          ; CLOCK_50            ; 0.909  ; 0.924  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]          ; CLOCK_50            ; 0.905  ; 0.920  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]          ; CLOCK_50            ; 0.905  ; 0.920  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]          ; CLOCK_50            ; 0.905  ; 0.920  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]          ; CLOCK_50            ; 0.905  ; 0.920  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]          ; CLOCK_50            ; 0.901  ; 0.916  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]          ; CLOCK_50            ; 0.901  ; 0.916  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]          ; CLOCK_50            ; 0.907  ; 0.922  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]          ; CLOCK_50            ; 0.907  ; 0.922  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10]         ; CLOCK_50            ; 0.907  ; 0.922  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11]         ; CLOCK_50            ; 0.945  ; 0.948  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12]         ; CLOCK_50            ; 0.945  ; 0.948  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13]         ; CLOCK_50            ; 0.945  ; 0.948  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14]         ; CLOCK_50            ; 0.943  ; 0.946  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15]         ; CLOCK_50            ; 0.941  ; 0.944  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_DQM[*]          ; CLOCK_50            ; 0.901  ; 0.916  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQM[0]         ; CLOCK_50            ; 0.901  ; 0.916  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQM[1]         ; CLOCK_50            ; 0.907  ; 0.922  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_RAS_N           ; CLOCK_50            ; 0.886  ; 0.901  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_WE_N            ; CLOCK_50            ; 0.886  ; 0.901  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; LED                 ; CLOCK_50            ; 1.423  ; 1.489  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; PIO[*]              ; CLOCK_50            ; 1.141  ; 1.228  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[0]             ; CLOCK_50            ; 1.501  ; 1.596  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[1]             ; CLOCK_50            ; 1.994  ; 2.159  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[2]             ; CLOCK_50            ; 1.439  ; 1.567  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[3]             ; CLOCK_50            ; 1.332  ; 1.441  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[4]             ; CLOCK_50            ; 1.195  ; 1.290  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[5]             ; CLOCK_50            ; 1.190  ; 1.287  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[6]             ; CLOCK_50            ; 1.141  ; 1.228  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[7]             ; CLOCK_50            ; 1.338  ; 1.448  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[8]             ; CLOCK_50            ; 1.161  ; 1.252  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[9]             ; CLOCK_50            ; 1.286  ; 1.399  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[10]            ; CLOCK_50            ; 1.303  ; 1.408  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[11]            ; CLOCK_50            ; 1.287  ; 1.390  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[12]            ; CLOCK_50            ; 1.373  ; 1.481  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[13]            ; CLOCK_50            ; 1.392  ; 1.508  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[14]            ; CLOCK_50            ; 1.422  ; 1.542  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[15]            ; CLOCK_50            ; 1.425  ; 1.547  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[16]            ; CLOCK_50            ; 1.551  ; 1.697  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[17]            ; CLOCK_50            ; 1.488  ; 1.608  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[18]            ; CLOCK_50            ; 1.658  ; 1.747  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[19]            ; CLOCK_50            ; 1.749  ; 1.858  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[20]            ; CLOCK_50            ; 1.674  ; 1.781  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[21]            ; CLOCK_50            ; 1.470  ; 1.539  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[22]            ; CLOCK_50            ; 1.460  ; 1.528  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[23]            ; CLOCK_50            ; 2.949  ; 3.258  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[24]            ; CLOCK_50            ; 2.375  ; 2.605  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[25]            ; CLOCK_50            ; 1.507  ; 1.599  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[26]            ; CLOCK_50            ; 1.485  ; 1.577  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
;  PIO[27]            ; CLOCK_50            ; 1.479  ; 1.557  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                 ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SDR_CLK             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FREQ_SEL            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_CAS_N           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_CKE             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_CS_N            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_RAS_N           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_WE_N            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED                 ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIO[27]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIO[26]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIO[25]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIO[24]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIO[23]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIO[22]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIO[21]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIO[20]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIO[19]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIO[18]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIO[17]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIO[16]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIO[15]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIO[14]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIO[13]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIO[12]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIO[11]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIO[10]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIO[9]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIO[8]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIO[7]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIO[6]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIO[5]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIO[4]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIO[3]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIO[2]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIO[1]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIO[0]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_A[12]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_A[11]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_A[10]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_A[9]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_A[8]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_A[7]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_A[6]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_A[5]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_A[4]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_A[3]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_A[2]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_A[1]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_A[0]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_BA[1]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_BA[0]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_DQM[1]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_DQM[0]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_DQ[15]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_DQ[14]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_DQ[13]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_DQ[12]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_DQ[11]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_DQ[10]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_DQ[9]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_DQ[8]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_DQ[7]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_DQ[6]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_DQ[5]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_DQ[4]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_DQ[3]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_DQ[2]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_DQ[1]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_DQ[0]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------------+
; Input Transition Times                                                 ;
+---------------------+--------------+-----------------+-----------------+
; Pin                 ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------------+--------------+-----------------+-----------------+
; SDR_DQ[15]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDR_DQ[14]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDR_DQ[13]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDR_DQ[12]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDR_DQ[11]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDR_DQ[10]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDR_DQ[9]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDR_DQ[8]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDR_DQ[7]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDR_DQ[6]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDR_DQ[5]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDR_DQ[4]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDR_DQ[3]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDR_DQ[2]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDR_DQ[1]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDR_DQ[0]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_tms ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_tck ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_tdi ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_nCONFIG~    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_nSTATUS~    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_CONF_DONE~  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+---------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDR_CLK             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; FREQ_SEL            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_CAS_N           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_CKE             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_CS_N            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_RAS_N           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_WE_N            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; LED                 ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.12 V              ; -0.0755 V           ; 0.147 V                              ; 0.232 V                              ; 6.58e-10 s                  ; 6.57e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 8.76e-09 V                  ; 3.12 V             ; -0.0755 V          ; 0.147 V                             ; 0.232 V                             ; 6.58e-10 s                 ; 6.57e-10 s                 ; Yes                       ; No                        ;
; PIO[27]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.12 V              ; -0.0755 V           ; 0.147 V                              ; 0.232 V                              ; 6.58e-10 s                  ; 6.57e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 8.76e-09 V                  ; 3.12 V             ; -0.0755 V          ; 0.147 V                             ; 0.232 V                             ; 6.58e-10 s                 ; 6.57e-10 s                 ; Yes                       ; No                        ;
; PIO[26]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.12 V              ; -0.0755 V           ; 0.147 V                              ; 0.232 V                              ; 6.58e-10 s                  ; 6.57e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 8.76e-09 V                  ; 3.12 V             ; -0.0755 V          ; 0.147 V                             ; 0.232 V                             ; 6.58e-10 s                 ; 6.57e-10 s                 ; Yes                       ; No                        ;
; PIO[25]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.12 V              ; -0.0755 V           ; 0.147 V                              ; 0.232 V                              ; 6.58e-10 s                  ; 6.57e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 8.76e-09 V                  ; 3.12 V             ; -0.0755 V          ; 0.147 V                             ; 0.232 V                             ; 6.58e-10 s                 ; 6.57e-10 s                 ; Yes                       ; No                        ;
; PIO[24]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.12 V              ; -0.0755 V           ; 0.147 V                              ; 0.232 V                              ; 6.58e-10 s                  ; 6.57e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 8.76e-09 V                  ; 3.12 V             ; -0.0755 V          ; 0.147 V                             ; 0.232 V                             ; 6.58e-10 s                 ; 6.57e-10 s                 ; Yes                       ; No                        ;
; PIO[23]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.12 V              ; -0.0755 V           ; 0.147 V                              ; 0.232 V                              ; 6.58e-10 s                  ; 6.57e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 8.76e-09 V                  ; 3.12 V             ; -0.0755 V          ; 0.147 V                             ; 0.232 V                             ; 6.58e-10 s                 ; 6.57e-10 s                 ; Yes                       ; No                        ;
; PIO[22]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.12 V              ; -0.0755 V           ; 0.147 V                              ; 0.232 V                              ; 6.58e-10 s                  ; 6.57e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 8.76e-09 V                  ; 3.12 V             ; -0.0755 V          ; 0.147 V                             ; 0.232 V                             ; 6.58e-10 s                 ; 6.57e-10 s                 ; Yes                       ; No                        ;
; PIO[21]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.12 V              ; -0.0755 V           ; 0.147 V                              ; 0.232 V                              ; 6.58e-10 s                  ; 6.57e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 8.76e-09 V                  ; 3.12 V             ; -0.0755 V          ; 0.147 V                             ; 0.232 V                             ; 6.58e-10 s                 ; 6.57e-10 s                 ; Yes                       ; No                        ;
; PIO[20]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.12 V              ; -0.0755 V           ; 0.147 V                              ; 0.232 V                              ; 6.58e-10 s                  ; 6.57e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 8.76e-09 V                  ; 3.12 V             ; -0.0755 V          ; 0.147 V                             ; 0.232 V                             ; 6.58e-10 s                 ; 6.57e-10 s                 ; Yes                       ; No                        ;
; PIO[19]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.12 V              ; -0.0755 V           ; 0.147 V                              ; 0.232 V                              ; 6.58e-10 s                  ; 6.57e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 8.76e-09 V                  ; 3.12 V             ; -0.0755 V          ; 0.147 V                             ; 0.232 V                             ; 6.58e-10 s                 ; 6.57e-10 s                 ; Yes                       ; No                        ;
; PIO[18]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.12 V              ; -0.0755 V           ; 0.147 V                              ; 0.232 V                              ; 6.58e-10 s                  ; 6.57e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 8.76e-09 V                  ; 3.12 V             ; -0.0755 V          ; 0.147 V                             ; 0.232 V                             ; 6.58e-10 s                 ; 6.57e-10 s                 ; Yes                       ; No                        ;
; PIO[17]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.13 V              ; -0.108 V            ; 0.137 V                              ; 0.252 V                              ; 4.49e-10 s                  ; 4.51e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.76e-09 V                  ; 3.13 V             ; -0.108 V           ; 0.137 V                             ; 0.252 V                             ; 4.49e-10 s                 ; 4.51e-10 s                 ; Yes                       ; Yes                       ;
; PIO[16]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.13 V              ; -0.108 V            ; 0.137 V                              ; 0.252 V                              ; 4.49e-10 s                  ; 4.51e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.76e-09 V                  ; 3.13 V             ; -0.108 V           ; 0.137 V                             ; 0.252 V                             ; 4.49e-10 s                 ; 4.51e-10 s                 ; Yes                       ; Yes                       ;
; PIO[15]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.13 V              ; -0.108 V            ; 0.137 V                              ; 0.252 V                              ; 4.49e-10 s                  ; 4.51e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.76e-09 V                  ; 3.13 V             ; -0.108 V           ; 0.137 V                             ; 0.252 V                             ; 4.49e-10 s                 ; 4.51e-10 s                 ; Yes                       ; Yes                       ;
; PIO[14]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.13 V              ; -0.108 V            ; 0.137 V                              ; 0.252 V                              ; 4.49e-10 s                  ; 4.51e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.76e-09 V                  ; 3.13 V             ; -0.108 V           ; 0.137 V                             ; 0.252 V                             ; 4.49e-10 s                 ; 4.51e-10 s                 ; Yes                       ; Yes                       ;
; PIO[13]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.13 V              ; -0.108 V            ; 0.137 V                              ; 0.252 V                              ; 4.49e-10 s                  ; 4.51e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.76e-09 V                  ; 3.13 V             ; -0.108 V           ; 0.137 V                             ; 0.252 V                             ; 4.49e-10 s                 ; 4.51e-10 s                 ; Yes                       ; Yes                       ;
; PIO[12]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.13 V              ; -0.108 V            ; 0.137 V                              ; 0.252 V                              ; 4.49e-10 s                  ; 4.51e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.76e-09 V                  ; 3.13 V             ; -0.108 V           ; 0.137 V                             ; 0.252 V                             ; 4.49e-10 s                 ; 4.51e-10 s                 ; Yes                       ; Yes                       ;
; PIO[11]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.13 V              ; -0.108 V            ; 0.137 V                              ; 0.252 V                              ; 4.49e-10 s                  ; 4.51e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.76e-09 V                  ; 3.13 V             ; -0.108 V           ; 0.137 V                             ; 0.252 V                             ; 4.49e-10 s                 ; 4.51e-10 s                 ; Yes                       ; Yes                       ;
; PIO[10]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.13 V              ; -0.108 V            ; 0.137 V                              ; 0.252 V                              ; 4.49e-10 s                  ; 4.51e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.76e-09 V                  ; 3.13 V             ; -0.108 V           ; 0.137 V                             ; 0.252 V                             ; 4.49e-10 s                 ; 4.51e-10 s                 ; Yes                       ; Yes                       ;
; PIO[9]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.13 V              ; -0.108 V            ; 0.137 V                              ; 0.252 V                              ; 4.49e-10 s                  ; 4.51e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.76e-09 V                  ; 3.13 V             ; -0.108 V           ; 0.137 V                             ; 0.252 V                             ; 4.49e-10 s                 ; 4.51e-10 s                 ; Yes                       ; Yes                       ;
; PIO[8]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.13 V              ; -0.108 V            ; 0.137 V                              ; 0.252 V                              ; 4.49e-10 s                  ; 4.51e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.76e-09 V                  ; 3.13 V             ; -0.108 V           ; 0.137 V                             ; 0.252 V                             ; 4.49e-10 s                 ; 4.51e-10 s                 ; Yes                       ; Yes                       ;
; PIO[7]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.13 V              ; -0.108 V            ; 0.137 V                              ; 0.252 V                              ; 4.49e-10 s                  ; 4.51e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.76e-09 V                  ; 3.13 V             ; -0.108 V           ; 0.137 V                             ; 0.252 V                             ; 4.49e-10 s                 ; 4.51e-10 s                 ; Yes                       ; Yes                       ;
; PIO[6]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.13 V              ; -0.108 V            ; 0.137 V                              ; 0.252 V                              ; 4.49e-10 s                  ; 4.51e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.76e-09 V                  ; 3.13 V             ; -0.108 V           ; 0.137 V                             ; 0.252 V                             ; 4.49e-10 s                 ; 4.51e-10 s                 ; Yes                       ; Yes                       ;
; PIO[5]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.13 V              ; -0.108 V            ; 0.137 V                              ; 0.252 V                              ; 4.49e-10 s                  ; 4.51e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.76e-09 V                  ; 3.13 V             ; -0.108 V           ; 0.137 V                             ; 0.252 V                             ; 4.49e-10 s                 ; 4.51e-10 s                 ; Yes                       ; Yes                       ;
; PIO[4]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.13 V              ; -0.108 V            ; 0.137 V                              ; 0.252 V                              ; 4.49e-10 s                  ; 4.51e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.76e-09 V                  ; 3.13 V             ; -0.108 V           ; 0.137 V                             ; 0.252 V                             ; 4.49e-10 s                 ; 4.51e-10 s                 ; Yes                       ; Yes                       ;
; PIO[3]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.13 V              ; -0.108 V            ; 0.137 V                              ; 0.252 V                              ; 4.49e-10 s                  ; 4.51e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.76e-09 V                  ; 3.13 V             ; -0.108 V           ; 0.137 V                             ; 0.252 V                             ; 4.49e-10 s                 ; 4.51e-10 s                 ; Yes                       ; Yes                       ;
; PIO[2]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.13 V              ; -0.108 V            ; 0.137 V                              ; 0.252 V                              ; 4.49e-10 s                  ; 4.51e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.76e-09 V                  ; 3.13 V             ; -0.108 V           ; 0.137 V                             ; 0.252 V                             ; 4.49e-10 s                 ; 4.51e-10 s                 ; Yes                       ; Yes                       ;
; PIO[1]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; PIO[0]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_A[12]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_A[11]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.12 V              ; -0.0755 V           ; 0.147 V                              ; 0.232 V                              ; 6.58e-10 s                  ; 6.57e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 8.76e-09 V                  ; 3.12 V             ; -0.0755 V          ; 0.147 V                             ; 0.232 V                             ; 6.58e-10 s                 ; 6.57e-10 s                 ; Yes                       ; No                        ;
; SDR_A[10]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_A[9]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.13 V              ; -0.108 V            ; 0.137 V                              ; 0.252 V                              ; 4.49e-10 s                  ; 4.51e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.76e-09 V                  ; 3.13 V             ; -0.108 V           ; 0.137 V                             ; 0.252 V                             ; 4.49e-10 s                 ; 4.51e-10 s                 ; Yes                       ; Yes                       ;
; SDR_A[8]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.13 V              ; -0.108 V            ; 0.137 V                              ; 0.252 V                              ; 4.49e-10 s                  ; 4.51e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.76e-09 V                  ; 3.13 V             ; -0.108 V           ; 0.137 V                             ; 0.252 V                             ; 4.49e-10 s                 ; 4.51e-10 s                 ; Yes                       ; Yes                       ;
; SDR_A[7]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.13 V              ; -0.108 V            ; 0.137 V                              ; 0.252 V                              ; 4.49e-10 s                  ; 4.51e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.76e-09 V                  ; 3.13 V             ; -0.108 V           ; 0.137 V                             ; 0.252 V                             ; 4.49e-10 s                 ; 4.51e-10 s                 ; Yes                       ; Yes                       ;
; SDR_A[6]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.13 V              ; -0.108 V            ; 0.137 V                              ; 0.252 V                              ; 4.49e-10 s                  ; 4.51e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.76e-09 V                  ; 3.13 V             ; -0.108 V           ; 0.137 V                             ; 0.252 V                             ; 4.49e-10 s                 ; 4.51e-10 s                 ; Yes                       ; Yes                       ;
; SDR_A[5]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.13 V              ; -0.108 V            ; 0.137 V                              ; 0.252 V                              ; 4.49e-10 s                  ; 4.51e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.76e-09 V                  ; 3.13 V             ; -0.108 V           ; 0.137 V                             ; 0.252 V                             ; 4.49e-10 s                 ; 4.51e-10 s                 ; Yes                       ; Yes                       ;
; SDR_A[4]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.13 V              ; -0.108 V            ; 0.137 V                              ; 0.252 V                              ; 4.49e-10 s                  ; 4.51e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.76e-09 V                  ; 3.13 V             ; -0.108 V           ; 0.137 V                             ; 0.252 V                             ; 4.49e-10 s                 ; 4.51e-10 s                 ; Yes                       ; Yes                       ;
; SDR_A[3]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_A[2]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_A[1]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_A[0]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_BA[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_BA[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_DQM[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_DQM[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_DQ[15]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.12 V              ; -0.0755 V           ; 0.147 V                              ; 0.232 V                              ; 6.58e-10 s                  ; 6.57e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 8.76e-09 V                  ; 3.12 V             ; -0.0755 V          ; 0.147 V                             ; 0.232 V                             ; 6.58e-10 s                 ; 6.57e-10 s                 ; Yes                       ; No                        ;
; SDR_DQ[14]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.12 V              ; -0.0755 V           ; 0.147 V                              ; 0.232 V                              ; 6.58e-10 s                  ; 6.57e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 8.76e-09 V                  ; 3.12 V             ; -0.0755 V          ; 0.147 V                             ; 0.232 V                             ; 6.58e-10 s                 ; 6.57e-10 s                 ; Yes                       ; No                        ;
; SDR_DQ[13]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.12 V              ; -0.0755 V           ; 0.147 V                              ; 0.232 V                              ; 6.58e-10 s                  ; 6.57e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 8.76e-09 V                  ; 3.12 V             ; -0.0755 V          ; 0.147 V                             ; 0.232 V                             ; 6.58e-10 s                 ; 6.57e-10 s                 ; Yes                       ; No                        ;
; SDR_DQ[12]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.12 V              ; -0.0755 V           ; 0.147 V                              ; 0.232 V                              ; 6.58e-10 s                  ; 6.57e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 8.76e-09 V                  ; 3.12 V             ; -0.0755 V          ; 0.147 V                             ; 0.232 V                             ; 6.58e-10 s                 ; 6.57e-10 s                 ; Yes                       ; No                        ;
; SDR_DQ[11]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.12 V              ; -0.0755 V           ; 0.147 V                              ; 0.232 V                              ; 6.58e-10 s                  ; 6.57e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 8.76e-09 V                  ; 3.12 V             ; -0.0755 V          ; 0.147 V                             ; 0.232 V                             ; 6.58e-10 s                 ; 6.57e-10 s                 ; Yes                       ; No                        ;
; SDR_DQ[10]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_DQ[9]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_DQ[8]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_DQ[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_DQ[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_DQ[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_DQ[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_DQ[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_DQ[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_DQ[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_DQ[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDR_CLK             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; FREQ_SEL            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_CAS_N           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_CKE             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_CS_N            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_RAS_N           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_WE_N            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; LED                 ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0362 V           ; 0.116 V                              ; 0.199 V                              ; 7.35e-10 s                  ; 8.59e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0362 V          ; 0.116 V                             ; 0.199 V                             ; 7.35e-10 s                 ; 8.59e-10 s                 ; Yes                       ; Yes                       ;
; PIO[27]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0362 V           ; 0.116 V                              ; 0.199 V                              ; 7.35e-10 s                  ; 8.59e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0362 V          ; 0.116 V                             ; 0.199 V                             ; 7.35e-10 s                 ; 8.59e-10 s                 ; Yes                       ; Yes                       ;
; PIO[26]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0362 V           ; 0.116 V                              ; 0.199 V                              ; 7.35e-10 s                  ; 8.59e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0362 V          ; 0.116 V                             ; 0.199 V                             ; 7.35e-10 s                 ; 8.59e-10 s                 ; Yes                       ; Yes                       ;
; PIO[25]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0362 V           ; 0.116 V                              ; 0.199 V                              ; 7.35e-10 s                  ; 8.59e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0362 V          ; 0.116 V                             ; 0.199 V                             ; 7.35e-10 s                 ; 8.59e-10 s                 ; Yes                       ; Yes                       ;
; PIO[24]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0362 V           ; 0.116 V                              ; 0.199 V                              ; 7.35e-10 s                  ; 8.59e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0362 V          ; 0.116 V                             ; 0.199 V                             ; 7.35e-10 s                 ; 8.59e-10 s                 ; Yes                       ; Yes                       ;
; PIO[23]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0362 V           ; 0.116 V                              ; 0.199 V                              ; 7.35e-10 s                  ; 8.59e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0362 V          ; 0.116 V                             ; 0.199 V                             ; 7.35e-10 s                 ; 8.59e-10 s                 ; Yes                       ; Yes                       ;
; PIO[22]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0362 V           ; 0.116 V                              ; 0.199 V                              ; 7.35e-10 s                  ; 8.59e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0362 V          ; 0.116 V                             ; 0.199 V                             ; 7.35e-10 s                 ; 8.59e-10 s                 ; Yes                       ; Yes                       ;
; PIO[21]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0362 V           ; 0.116 V                              ; 0.199 V                              ; 7.35e-10 s                  ; 8.59e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0362 V          ; 0.116 V                             ; 0.199 V                             ; 7.35e-10 s                 ; 8.59e-10 s                 ; Yes                       ; Yes                       ;
; PIO[20]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0362 V           ; 0.116 V                              ; 0.199 V                              ; 7.35e-10 s                  ; 8.59e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0362 V          ; 0.116 V                             ; 0.199 V                             ; 7.35e-10 s                 ; 8.59e-10 s                 ; Yes                       ; Yes                       ;
; PIO[19]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0362 V           ; 0.116 V                              ; 0.199 V                              ; 7.35e-10 s                  ; 8.59e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0362 V          ; 0.116 V                             ; 0.199 V                             ; 7.35e-10 s                 ; 8.59e-10 s                 ; Yes                       ; Yes                       ;
; PIO[18]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0362 V           ; 0.116 V                              ; 0.199 V                              ; 7.35e-10 s                  ; 8.59e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0362 V          ; 0.116 V                             ; 0.199 V                             ; 7.35e-10 s                 ; 8.59e-10 s                 ; Yes                       ; Yes                       ;
; PIO[17]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0454 V           ; 0.086 V                              ; 0.154 V                              ; 5.03e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0454 V          ; 0.086 V                             ; 0.154 V                             ; 5.03e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; PIO[16]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0454 V           ; 0.086 V                              ; 0.154 V                              ; 5.03e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0454 V          ; 0.086 V                             ; 0.154 V                             ; 5.03e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; PIO[15]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0454 V           ; 0.086 V                              ; 0.154 V                              ; 5.03e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0454 V          ; 0.086 V                             ; 0.154 V                             ; 5.03e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; PIO[14]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0454 V           ; 0.086 V                              ; 0.154 V                              ; 5.03e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0454 V          ; 0.086 V                             ; 0.154 V                             ; 5.03e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; PIO[13]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0454 V           ; 0.086 V                              ; 0.154 V                              ; 5.03e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0454 V          ; 0.086 V                             ; 0.154 V                             ; 5.03e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; PIO[12]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0454 V           ; 0.086 V                              ; 0.154 V                              ; 5.03e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0454 V          ; 0.086 V                             ; 0.154 V                             ; 5.03e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; PIO[11]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0454 V           ; 0.086 V                              ; 0.154 V                              ; 5.03e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0454 V          ; 0.086 V                             ; 0.154 V                             ; 5.03e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; PIO[10]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0454 V           ; 0.086 V                              ; 0.154 V                              ; 5.03e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0454 V          ; 0.086 V                             ; 0.154 V                             ; 5.03e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; PIO[9]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0454 V           ; 0.086 V                              ; 0.154 V                              ; 5.03e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0454 V          ; 0.086 V                             ; 0.154 V                             ; 5.03e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; PIO[8]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0454 V           ; 0.086 V                              ; 0.154 V                              ; 5.03e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0454 V          ; 0.086 V                             ; 0.154 V                             ; 5.03e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; PIO[7]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0454 V           ; 0.086 V                              ; 0.154 V                              ; 5.03e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0454 V          ; 0.086 V                             ; 0.154 V                             ; 5.03e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; PIO[6]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0454 V           ; 0.086 V                              ; 0.154 V                              ; 5.03e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0454 V          ; 0.086 V                             ; 0.154 V                             ; 5.03e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; PIO[5]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0454 V           ; 0.086 V                              ; 0.154 V                              ; 5.03e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0454 V          ; 0.086 V                             ; 0.154 V                             ; 5.03e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; PIO[4]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0454 V           ; 0.086 V                              ; 0.154 V                              ; 5.03e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0454 V          ; 0.086 V                             ; 0.154 V                             ; 5.03e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; PIO[3]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0454 V           ; 0.086 V                              ; 0.154 V                              ; 5.03e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0454 V          ; 0.086 V                             ; 0.154 V                             ; 5.03e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; PIO[2]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0454 V           ; 0.086 V                              ; 0.154 V                              ; 5.03e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0454 V          ; 0.086 V                             ; 0.154 V                             ; 5.03e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; PIO[1]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; PIO[0]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_A[12]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_A[11]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0362 V           ; 0.116 V                              ; 0.199 V                              ; 7.35e-10 s                  ; 8.59e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0362 V          ; 0.116 V                             ; 0.199 V                             ; 7.35e-10 s                 ; 8.59e-10 s                 ; Yes                       ; Yes                       ;
; SDR_A[10]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_A[9]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0454 V           ; 0.086 V                              ; 0.154 V                              ; 5.03e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0454 V          ; 0.086 V                             ; 0.154 V                             ; 5.03e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDR_A[8]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0454 V           ; 0.086 V                              ; 0.154 V                              ; 5.03e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0454 V          ; 0.086 V                             ; 0.154 V                             ; 5.03e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDR_A[7]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0454 V           ; 0.086 V                              ; 0.154 V                              ; 5.03e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0454 V          ; 0.086 V                             ; 0.154 V                             ; 5.03e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDR_A[6]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0454 V           ; 0.086 V                              ; 0.154 V                              ; 5.03e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0454 V          ; 0.086 V                             ; 0.154 V                             ; 5.03e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDR_A[5]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0454 V           ; 0.086 V                              ; 0.154 V                              ; 5.03e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0454 V          ; 0.086 V                             ; 0.154 V                             ; 5.03e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDR_A[4]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0454 V           ; 0.086 V                              ; 0.154 V                              ; 5.03e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0454 V          ; 0.086 V                             ; 0.154 V                             ; 5.03e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDR_A[3]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_A[2]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_A[1]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_A[0]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_BA[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_BA[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_DQM[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_DQM[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_DQ[15]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0362 V           ; 0.116 V                              ; 0.199 V                              ; 7.35e-10 s                  ; 8.59e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0362 V          ; 0.116 V                             ; 0.199 V                             ; 7.35e-10 s                 ; 8.59e-10 s                 ; Yes                       ; Yes                       ;
; SDR_DQ[14]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0362 V           ; 0.116 V                              ; 0.199 V                              ; 7.35e-10 s                  ; 8.59e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0362 V          ; 0.116 V                             ; 0.199 V                             ; 7.35e-10 s                 ; 8.59e-10 s                 ; Yes                       ; Yes                       ;
; SDR_DQ[13]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0362 V           ; 0.116 V                              ; 0.199 V                              ; 7.35e-10 s                  ; 8.59e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0362 V          ; 0.116 V                             ; 0.199 V                             ; 7.35e-10 s                 ; 8.59e-10 s                 ; Yes                       ; Yes                       ;
; SDR_DQ[12]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0362 V           ; 0.116 V                              ; 0.199 V                              ; 7.35e-10 s                  ; 8.59e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0362 V          ; 0.116 V                             ; 0.199 V                             ; 7.35e-10 s                 ; 8.59e-10 s                 ; Yes                       ; Yes                       ;
; SDR_DQ[11]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0362 V           ; 0.116 V                              ; 0.199 V                              ; 7.35e-10 s                  ; 8.59e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0362 V          ; 0.116 V                             ; 0.199 V                             ; 7.35e-10 s                 ; 8.59e-10 s                 ; Yes                       ; Yes                       ;
; SDR_DQ[10]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_DQ[9]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_DQ[8]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_DQ[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_DQ[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_DQ[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_DQ[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_DQ[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_DQ[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_DQ[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_DQ[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDR_CLK             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; FREQ_SEL            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_CAS_N           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_CKE             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_CS_N            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_RAS_N           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_WE_N            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; LED                 ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.72 V              ; -0.102 V            ; 0.273 V                              ; 0.417 V                              ; 4.74e-10 s                  ; 4.95e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.72 V             ; -0.102 V           ; 0.273 V                             ; 0.417 V                             ; 4.74e-10 s                 ; 4.95e-10 s                 ; No                        ; No                        ;
; PIO[27]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.72 V              ; -0.102 V            ; 0.273 V                              ; 0.417 V                              ; 4.74e-10 s                  ; 4.95e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.72 V             ; -0.102 V           ; 0.273 V                             ; 0.417 V                             ; 4.74e-10 s                 ; 4.95e-10 s                 ; No                        ; No                        ;
; PIO[26]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.72 V              ; -0.102 V            ; 0.273 V                              ; 0.417 V                              ; 4.74e-10 s                  ; 4.95e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.72 V             ; -0.102 V           ; 0.273 V                             ; 0.417 V                             ; 4.74e-10 s                 ; 4.95e-10 s                 ; No                        ; No                        ;
; PIO[25]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.72 V              ; -0.102 V            ; 0.273 V                              ; 0.417 V                              ; 4.74e-10 s                  ; 4.95e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.72 V             ; -0.102 V           ; 0.273 V                             ; 0.417 V                             ; 4.74e-10 s                 ; 4.95e-10 s                 ; No                        ; No                        ;
; PIO[24]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.72 V              ; -0.102 V            ; 0.273 V                              ; 0.417 V                              ; 4.74e-10 s                  ; 4.95e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.72 V             ; -0.102 V           ; 0.273 V                             ; 0.417 V                             ; 4.74e-10 s                 ; 4.95e-10 s                 ; No                        ; No                        ;
; PIO[23]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.72 V              ; -0.102 V            ; 0.273 V                              ; 0.417 V                              ; 4.74e-10 s                  ; 4.95e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.72 V             ; -0.102 V           ; 0.273 V                             ; 0.417 V                             ; 4.74e-10 s                 ; 4.95e-10 s                 ; No                        ; No                        ;
; PIO[22]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.72 V              ; -0.102 V            ; 0.273 V                              ; 0.417 V                              ; 4.74e-10 s                  ; 4.95e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.72 V             ; -0.102 V           ; 0.273 V                             ; 0.417 V                             ; 4.74e-10 s                 ; 4.95e-10 s                 ; No                        ; No                        ;
; PIO[21]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.72 V              ; -0.102 V            ; 0.273 V                              ; 0.417 V                              ; 4.74e-10 s                  ; 4.95e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.72 V             ; -0.102 V           ; 0.273 V                             ; 0.417 V                             ; 4.74e-10 s                 ; 4.95e-10 s                 ; No                        ; No                        ;
; PIO[20]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.72 V              ; -0.102 V            ; 0.273 V                              ; 0.417 V                              ; 4.74e-10 s                  ; 4.95e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.72 V             ; -0.102 V           ; 0.273 V                             ; 0.417 V                             ; 4.74e-10 s                 ; 4.95e-10 s                 ; No                        ; No                        ;
; PIO[19]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.72 V              ; -0.102 V            ; 0.273 V                              ; 0.417 V                              ; 4.74e-10 s                  ; 4.95e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.72 V             ; -0.102 V           ; 0.273 V                             ; 0.417 V                             ; 4.74e-10 s                 ; 4.95e-10 s                 ; No                        ; No                        ;
; PIO[18]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.72 V              ; -0.102 V            ; 0.273 V                              ; 0.417 V                              ; 4.74e-10 s                  ; 4.95e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.72 V             ; -0.102 V           ; 0.273 V                             ; 0.417 V                             ; 4.74e-10 s                 ; 4.95e-10 s                 ; No                        ; No                        ;
; PIO[17]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.73 V              ; -0.142 V            ; 0.293 V                              ; 0.237 V                              ; 2.89e-10 s                  ; 4.14e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.73 V             ; -0.142 V           ; 0.293 V                             ; 0.237 V                             ; 2.89e-10 s                 ; 4.14e-10 s                 ; Yes                       ; No                        ;
; PIO[16]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.73 V              ; -0.142 V            ; 0.293 V                              ; 0.237 V                              ; 2.89e-10 s                  ; 4.14e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.73 V             ; -0.142 V           ; 0.293 V                             ; 0.237 V                             ; 2.89e-10 s                 ; 4.14e-10 s                 ; Yes                       ; No                        ;
; PIO[15]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.73 V              ; -0.142 V            ; 0.293 V                              ; 0.237 V                              ; 2.89e-10 s                  ; 4.14e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.73 V             ; -0.142 V           ; 0.293 V                             ; 0.237 V                             ; 2.89e-10 s                 ; 4.14e-10 s                 ; Yes                       ; No                        ;
; PIO[14]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.73 V              ; -0.142 V            ; 0.293 V                              ; 0.237 V                              ; 2.89e-10 s                  ; 4.14e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.73 V             ; -0.142 V           ; 0.293 V                             ; 0.237 V                             ; 2.89e-10 s                 ; 4.14e-10 s                 ; Yes                       ; No                        ;
; PIO[13]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.73 V              ; -0.142 V            ; 0.293 V                              ; 0.237 V                              ; 2.89e-10 s                  ; 4.14e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.73 V             ; -0.142 V           ; 0.293 V                             ; 0.237 V                             ; 2.89e-10 s                 ; 4.14e-10 s                 ; Yes                       ; No                        ;
; PIO[12]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.73 V              ; -0.142 V            ; 0.293 V                              ; 0.237 V                              ; 2.89e-10 s                  ; 4.14e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.73 V             ; -0.142 V           ; 0.293 V                             ; 0.237 V                             ; 2.89e-10 s                 ; 4.14e-10 s                 ; Yes                       ; No                        ;
; PIO[11]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.73 V              ; -0.142 V            ; 0.293 V                              ; 0.237 V                              ; 2.89e-10 s                  ; 4.14e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.73 V             ; -0.142 V           ; 0.293 V                             ; 0.237 V                             ; 2.89e-10 s                 ; 4.14e-10 s                 ; Yes                       ; No                        ;
; PIO[10]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.73 V              ; -0.142 V            ; 0.293 V                              ; 0.237 V                              ; 2.89e-10 s                  ; 4.14e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.73 V             ; -0.142 V           ; 0.293 V                             ; 0.237 V                             ; 2.89e-10 s                 ; 4.14e-10 s                 ; Yes                       ; No                        ;
; PIO[9]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.73 V              ; -0.142 V            ; 0.293 V                              ; 0.237 V                              ; 2.89e-10 s                  ; 4.14e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.73 V             ; -0.142 V           ; 0.293 V                             ; 0.237 V                             ; 2.89e-10 s                 ; 4.14e-10 s                 ; Yes                       ; No                        ;
; PIO[8]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.73 V              ; -0.142 V            ; 0.293 V                              ; 0.237 V                              ; 2.89e-10 s                  ; 4.14e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.73 V             ; -0.142 V           ; 0.293 V                             ; 0.237 V                             ; 2.89e-10 s                 ; 4.14e-10 s                 ; Yes                       ; No                        ;
; PIO[7]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.73 V              ; -0.142 V            ; 0.293 V                              ; 0.237 V                              ; 2.89e-10 s                  ; 4.14e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.73 V             ; -0.142 V           ; 0.293 V                             ; 0.237 V                             ; 2.89e-10 s                 ; 4.14e-10 s                 ; Yes                       ; No                        ;
; PIO[6]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.73 V              ; -0.142 V            ; 0.293 V                              ; 0.237 V                              ; 2.89e-10 s                  ; 4.14e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.73 V             ; -0.142 V           ; 0.293 V                             ; 0.237 V                             ; 2.89e-10 s                 ; 4.14e-10 s                 ; Yes                       ; No                        ;
; PIO[5]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.73 V              ; -0.142 V            ; 0.293 V                              ; 0.237 V                              ; 2.89e-10 s                  ; 4.14e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.73 V             ; -0.142 V           ; 0.293 V                             ; 0.237 V                             ; 2.89e-10 s                 ; 4.14e-10 s                 ; Yes                       ; No                        ;
; PIO[4]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.73 V              ; -0.142 V            ; 0.293 V                              ; 0.237 V                              ; 2.89e-10 s                  ; 4.14e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.73 V             ; -0.142 V           ; 0.293 V                             ; 0.237 V                             ; 2.89e-10 s                 ; 4.14e-10 s                 ; Yes                       ; No                        ;
; PIO[3]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.73 V              ; -0.142 V            ; 0.293 V                              ; 0.237 V                              ; 2.89e-10 s                  ; 4.14e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.73 V             ; -0.142 V           ; 0.293 V                             ; 0.237 V                             ; 2.89e-10 s                 ; 4.14e-10 s                 ; Yes                       ; No                        ;
; PIO[2]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.73 V              ; -0.142 V            ; 0.293 V                              ; 0.237 V                              ; 2.89e-10 s                  ; 4.14e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.73 V             ; -0.142 V           ; 0.293 V                             ; 0.237 V                             ; 2.89e-10 s                 ; 4.14e-10 s                 ; Yes                       ; No                        ;
; PIO[1]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; PIO[0]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_A[12]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_A[11]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.72 V              ; -0.102 V            ; 0.273 V                              ; 0.417 V                              ; 4.74e-10 s                  ; 4.95e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.72 V             ; -0.102 V           ; 0.273 V                             ; 0.417 V                             ; 4.74e-10 s                 ; 4.95e-10 s                 ; No                        ; No                        ;
; SDR_A[10]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_A[9]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.73 V              ; -0.142 V            ; 0.293 V                              ; 0.237 V                              ; 2.89e-10 s                  ; 4.14e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.73 V             ; -0.142 V           ; 0.293 V                             ; 0.237 V                             ; 2.89e-10 s                 ; 4.14e-10 s                 ; Yes                       ; No                        ;
; SDR_A[8]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.73 V              ; -0.142 V            ; 0.293 V                              ; 0.237 V                              ; 2.89e-10 s                  ; 4.14e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.73 V             ; -0.142 V           ; 0.293 V                             ; 0.237 V                             ; 2.89e-10 s                 ; 4.14e-10 s                 ; Yes                       ; No                        ;
; SDR_A[7]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.73 V              ; -0.142 V            ; 0.293 V                              ; 0.237 V                              ; 2.89e-10 s                  ; 4.14e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.73 V             ; -0.142 V           ; 0.293 V                             ; 0.237 V                             ; 2.89e-10 s                 ; 4.14e-10 s                 ; Yes                       ; No                        ;
; SDR_A[6]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.73 V              ; -0.142 V            ; 0.293 V                              ; 0.237 V                              ; 2.89e-10 s                  ; 4.14e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.73 V             ; -0.142 V           ; 0.293 V                             ; 0.237 V                             ; 2.89e-10 s                 ; 4.14e-10 s                 ; Yes                       ; No                        ;
; SDR_A[5]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.73 V              ; -0.142 V            ; 0.293 V                              ; 0.237 V                              ; 2.89e-10 s                  ; 4.14e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.73 V             ; -0.142 V           ; 0.293 V                             ; 0.237 V                             ; 2.89e-10 s                 ; 4.14e-10 s                 ; Yes                       ; No                        ;
; SDR_A[4]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.73 V              ; -0.142 V            ; 0.293 V                              ; 0.237 V                              ; 2.89e-10 s                  ; 4.14e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.73 V             ; -0.142 V           ; 0.293 V                             ; 0.237 V                             ; 2.89e-10 s                 ; 4.14e-10 s                 ; Yes                       ; No                        ;
; SDR_A[3]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_A[2]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_A[1]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_A[0]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_BA[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_BA[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_DQM[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_DQM[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_DQ[15]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.72 V              ; -0.102 V            ; 0.273 V                              ; 0.417 V                              ; 4.74e-10 s                  ; 4.95e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.72 V             ; -0.102 V           ; 0.273 V                             ; 0.417 V                             ; 4.74e-10 s                 ; 4.95e-10 s                 ; No                        ; No                        ;
; SDR_DQ[14]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.72 V              ; -0.102 V            ; 0.273 V                              ; 0.417 V                              ; 4.74e-10 s                  ; 4.95e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.72 V             ; -0.102 V           ; 0.273 V                             ; 0.417 V                             ; 4.74e-10 s                 ; 4.95e-10 s                 ; No                        ; No                        ;
; SDR_DQ[13]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.72 V              ; -0.102 V            ; 0.273 V                              ; 0.417 V                              ; 4.74e-10 s                  ; 4.95e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.72 V             ; -0.102 V           ; 0.273 V                             ; 0.417 V                             ; 4.74e-10 s                 ; 4.95e-10 s                 ; No                        ; No                        ;
; SDR_DQ[12]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.72 V              ; -0.102 V            ; 0.273 V                              ; 0.417 V                              ; 4.74e-10 s                  ; 4.95e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.72 V             ; -0.102 V           ; 0.273 V                             ; 0.417 V                             ; 4.74e-10 s                 ; 4.95e-10 s                 ; No                        ; No                        ;
; SDR_DQ[11]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.72 V              ; -0.102 V            ; 0.273 V                              ; 0.417 V                              ; 4.74e-10 s                  ; 4.95e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.72 V             ; -0.102 V           ; 0.273 V                             ; 0.417 V                             ; 4.74e-10 s                 ; 4.95e-10 s                 ; No                        ; No                        ;
; SDR_DQ[10]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_DQ[9]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_DQ[8]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_DQ[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_DQ[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_DQ[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_DQ[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_DQ[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_DQ[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_DQ[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_DQ[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                       ;
+---------------------------------------------------+---------------------------------------------------+------------+------------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths   ; FR Paths   ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+------------+------------+----------+----------+
; altera_reserved_tck                               ; altera_reserved_tck                               ; 1735       ; 0          ; 32       ; 2        ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; altera_reserved_tck                               ; false path ; 0          ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; altera_reserved_tck                               ; false path ; 0          ; 0        ; 0        ;
; altera_reserved_tck                               ; inst3|altpll_component|auto_generated|pll1|clk[1] ; false path ; 0          ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 212866     ; 33         ; 52       ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 79         ; 0          ; 0        ; 0        ;
; altera_reserved_tck                               ; inst3|altpll_component|auto_generated|pll1|clk[2] ; false path ; false path ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[2] ; 84         ; 0          ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; inst3|altpll_component|auto_generated|pll1|clk[2] ; 116592     ; 0          ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+------------+------------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                        ;
+---------------------------------------------------+---------------------------------------------------+------------+------------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths   ; FR Paths   ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+------------+------------+----------+----------+
; altera_reserved_tck                               ; altera_reserved_tck                               ; 1735       ; 0          ; 32       ; 2        ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; altera_reserved_tck                               ; false path ; 0          ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; altera_reserved_tck                               ; false path ; 0          ; 0        ; 0        ;
; altera_reserved_tck                               ; inst3|altpll_component|auto_generated|pll1|clk[1] ; false path ; 0          ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 212866     ; 33         ; 52       ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 79         ; 0          ; 0        ; 0        ;
; altera_reserved_tck                               ; inst3|altpll_component|auto_generated|pll1|clk[2] ; false path ; false path ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[2] ; 84         ; 0          ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; inst3|altpll_component|auto_generated|pll1|clk[2] ; 116592     ; 0          ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+------------+------------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; altera_reserved_tck                               ; altera_reserved_tck                               ; 81       ; 0        ; 3        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 2285     ; 0        ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; inst3|altpll_component|auto_generated|pll1|clk[2] ; 979      ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                 ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; altera_reserved_tck                               ; altera_reserved_tck                               ; 81       ; 0        ; 3        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 2285     ; 0        ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; inst3|altpll_component|auto_generated|pll1|clk[2] ; 979      ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 82    ; 82   ;
; Unconstrained Output Ports      ; 68    ; 68   ;
; Unconstrained Output Port Paths ; 112   ; 112  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.0.2 Build 209 09/17/2014 SJ Web Edition
    Info: Processing started: Fri Nov 14 01:13:28 2014
Info: Command: quartus_sta niostest_top -c niostest_top
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21076): Core supply voltage operating condition is not set. Assuming a default value of '1.2V'.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_avalon_st_clock_crosser
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'sodalite_top.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {inst3|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -phase -75.00 -duty_cycle 50.00 -name {inst3|altpll_component|auto_generated|pll1|clk[0]} {inst3|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {inst3|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {inst3|altpll_component|auto_generated|pll1|clk[1]} {inst3|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {inst3|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5 -multiply_by 4 -duty_cycle 50.00 -name {inst3|altpll_component|auto_generated|pll1|clk[2]} {inst3|altpll_component|auto_generated|pll1|clk[2]}
Info (332104): Reading SDC File: 'testcore/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'testcore/synthesis/submodules/altera_onchip_flash_avmm_data_controller.sdc'
Warning (332174): Ignored filter at altera_onchip_flash_avmm_data_controller.sdc(15): *altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~NPROGRAM[*] could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at altera_onchip_flash_avmm_data_controller.sdc(15): Argument <to> is not an object ID
    Info (332050): set_false_path -from [get_registers {*altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_state.*}] -to {*altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~NPROGRAM[*]}
Warning (332174): Ignored filter at altera_onchip_flash_avmm_data_controller.sdc(16): *altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~NERASE[*] could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at altera_onchip_flash_avmm_data_controller.sdc(16): Argument <to> is not an object ID
    Info (332050): set_false_path -from [get_registers {*altera_onchip_flash_avmm_data_controller:avmm_data_controller|erase_state.*}] -to {*altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~NERASE[*]}
Info (332104): Reading SDC File: 'testcore/synthesis/submodules/testcore_nios2_gen2_0.sdc'
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: altera_internal_jtag  from: tck  to: tckutap
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[1] (Fall) to inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[2] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[1] (Fall) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[2] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[2] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[2] (Rise) (setup and hold)
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info: Can't run Report Timing Closure Recommendations. The current device family is not supported.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.010
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.010              -0.010 inst3|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    12.318               0.000 inst3|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):    46.344               0.000 altera_reserved_tck 
Info (332146): Worst-case hold slack is 0.441
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.441               0.000 inst3|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.444               0.000 inst3|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):     0.459               0.000 altera_reserved_tck 
Info (332146): Worst-case recovery slack is 6.006
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     6.006               0.000 inst3|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    20.357               0.000 inst3|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):    47.917               0.000 altera_reserved_tck 
Info (332146): Worst-case removal slack is 1.174
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.174               0.000 altera_reserved_tck 
    Info (332119):     1.912               0.000 inst3|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     3.028               0.000 inst3|altpll_component|auto_generated|pll1|clk[2] 
Info (332146): Worst-case minimum pulse width slack is 3.817
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.817               0.000 inst3|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     9.865               0.000 CLOCK_50 
    Info (332119):    12.170               0.000 inst3|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):    49.641               0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Warning (12535): Advance timing characteristics for device 10M08SAE144C8GES
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: altera_internal_jtag  from: tck  to: tckutap
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[1] (Fall) to inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[2] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[1] (Fall) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[2] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[2] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[2] (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 0.236
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.236               0.000 inst3|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    13.016               0.000 inst3|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):    46.503               0.000 altera_reserved_tck 
Info (332146): Worst-case hold slack is 0.394
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.394               0.000 inst3|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.397               0.000 inst3|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):     0.410               0.000 altera_reserved_tck 
Info (332146): Worst-case recovery slack is 6.272
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     6.272               0.000 inst3|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    20.694               0.000 inst3|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):    48.101               0.000 altera_reserved_tck 
Info (332146): Worst-case removal slack is 1.077
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.077               0.000 altera_reserved_tck 
    Info (332119):     1.719               0.000 inst3|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     2.706               0.000 inst3|altpll_component|auto_generated|pll1|clk[2] 
Info (332146): Worst-case minimum pulse width slack is 3.684
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.684               0.000 inst3|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     9.873               0.000 CLOCK_50 
    Info (332119):    12.180               0.000 inst3|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):    49.661               0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast 1200mV 0C Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: altera_internal_jtag  from: tck  to: tckutap
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[1] (Fall) to inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[2] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[1] (Fall) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[2] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[2] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[2] (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 3.109
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.109               0.000 inst3|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    20.019               0.000 inst3|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):    49.075               0.000 altera_reserved_tck 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -0.124
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.124              -4.092 inst3|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.095               0.000 inst3|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):     0.151               0.000 altera_reserved_tck 
Info (332146): Worst-case recovery slack is 8.363
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     8.363               0.000 inst3|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    23.003               0.000 inst3|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):    49.710               0.000 altera_reserved_tck 
Info (332146): Worst-case removal slack is 0.412
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.412               0.000 altera_reserved_tck 
    Info (332119):     0.707               0.000 inst3|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     1.256               0.000 inst3|altpll_component|auto_generated|pll1|clk[2] 
Info (332146): Worst-case minimum pulse width slack is 3.940
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.940               0.000 inst3|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     9.394               0.000 CLOCK_50 
    Info (332119):    12.221               0.000 inst3|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):    49.203               0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 37 warnings
    Info: Peak virtual memory: 646 megabytes
    Info: Processing ended: Fri Nov 14 01:13:36 2014
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:17


