# Домашнее задание 1

## Дедлайн

22 октября 23:59 (UTC + 3).

## Условие

Реализовать четыре модуля, реализующие функции троичной логики, на языке Verilog:
* `min`
* `max`
* `consensus`
* `any`

Трит кодируется с помощью двух бит:
* `-` - 00
* `0` - 01
* `+` - 10, 1 - старший бит, 0 - младший

Таблицы истинности этих функций:

### `min`

|   | - | 0 | + |
|---|---|---|---|
| - | - | - | - |
| 0 | - | 0 | 0 |
| + | - | 0 | + |

### `max`

|   | - | 0 | + |
|---|---|---|---|
| - | - | 0 | + |
| 0 | 0 | 0 | + |
| + | + | + | + |

### `consensus`

|   | - | 0 | + |
|---|---|---|---|
| - | - | 0 | 0 |
| 0 | 0 | 0 | 0 |
| + | 0 | 0 | + |

### `any`

|   | - | 0 | + |
|---|---|---|---|
| - | - | - | 0 |
| 0 | - | 0 | + |
| + | 0 | + | + |
