3	 c:/fpga/ds18b20/top.v
3	 c:/fpga/ds18b20/top.v
3	 c:/fpga/ds18b20/top.v
3	 c:/fpga/ds18b20/top.v
3	 c:/fpga/ds18b20/top.v
3	 c:/fpga/ds18b20/top.v
3	 c:/fpga/ds18b20/top.v
3	 c:/fpga/ds18b20/top.v
3	 c:/fpga/ds18b20/top.v
3	 c:/fpga/ds18b20/top.v
3	 c:/fpga/ds18b20/top.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
3	 c:/fpga/ds18b20/top.v
4	 c:/fpga/ds18b20/ds18b20.v
3	 c:/fpga/ds18b20/top.v
3	 c:/fpga/ds18b20/top.v
5	 c:/fpga/ds18b20/oled.v
3	 c:/fpga/ds18b20/top.v
3	 c:/fpga/ds18b20/top.v
3	 c:/fpga/ds18b20/top.v
3	 c:/fpga/ds18b20/top.v
3	 c:/fpga/ds18b20/top.v
3	 c:/fpga/ds18b20/top.v
3	 c:/fpga/ds18b20/top.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
8	 c:/fpga/ds18b20/uarttx.v
3	 c:/fpga/ds18b20/top.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
5	 c:/fpga/ds18b20/oled.v
3	 c:/fpga/ds18b20/top.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
9	 c:/fpga/ds18b20/uart2tone.v
3	 c:/fpga/ds18b20/top.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
3	 c:/fpga/ds18b20/top.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
3	 c:/fpga/ds18b20/top.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
7	 c:/fpga/ds18b20/time.v
3	 c:/fpga/ds18b20/top.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
11	 c:/fpga/ds18b20/pwm.v
3	 c:/fpga/ds18b20/top.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
6	 c:/fpga/ds18b20/bcd_8421.v
3	 c:/fpga/ds18b20/top.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
10	 c:/fpga/ds18b20/uart_recv.v
3	 c:/fpga/ds18b20/top.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
4	 c:/fpga/ds18b20/ds18b20.v
