Classic Timing Analyzer report for ywljofwb
Mon Jan 01 03:09:03 2018
Quartus II Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. tsu
  7. tco
  8. th
  9. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                       ;
+------------------------------+-------+---------------+-------------+-----------------+-----------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From            ; To              ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+-----------------+-----------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 5.620 ns    ; alu_out[7]      ; ywljsc[6]$latch ; --         ; fbus     ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 15.445 ns   ; ywljsc[1]$latch ; ywljsc[1]       ; flbus      ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; 1.453 ns    ; flbus           ; ywljsc[0]$latch ; --         ; flbus    ; 0            ;
; Total number of failed paths ;       ;               ;             ;                 ;                 ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+-----------------+-----------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP1C6Q240C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; frbus           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; fbus            ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; flbus           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------+
; tsu                                                                         ;
+-------+--------------+------------+------------+-----------------+----------+
; Slack ; Required tsu ; Actual tsu ; From       ; To              ; To Clock ;
+-------+--------------+------------+------------+-----------------+----------+
; N/A   ; None         ; 5.620 ns   ; alu_out[7] ; ywljsc[6]$latch ; fbus     ;
; N/A   ; None         ; 5.469 ns   ; alu_out[7] ; ywljsc[6]$latch ; frbus    ;
; N/A   ; None         ; 5.134 ns   ; alu_out[7] ; ywljsc[6]$latch ; flbus    ;
; N/A   ; None         ; 3.915 ns   ; alu_out[7] ; m               ; fbus     ;
; N/A   ; None         ; 3.851 ns   ; alu_out[5] ; ywljsc[6]$latch ; fbus     ;
; N/A   ; None         ; 3.764 ns   ; alu_out[7] ; m               ; frbus    ;
; N/A   ; None         ; 3.700 ns   ; alu_out[5] ; ywljsc[6]$latch ; frbus    ;
; N/A   ; None         ; 3.633 ns   ; flbus      ; ywljsc[6]$latch ; fbus     ;
; N/A   ; None         ; 3.482 ns   ; flbus      ; ywljsc[6]$latch ; frbus    ;
; N/A   ; None         ; 3.429 ns   ; alu_out[7] ; m               ; flbus    ;
; N/A   ; None         ; 3.413 ns   ; flbus      ; ywljsc[4]$latch ; fbus     ;
; N/A   ; None         ; 3.365 ns   ; alu_out[5] ; ywljsc[6]$latch ; flbus    ;
; N/A   ; None         ; 3.266 ns   ; alu_out[3] ; ywljsc[4]$latch ; fbus     ;
; N/A   ; None         ; 3.262 ns   ; flbus      ; ywljsc[4]$latch ; frbus    ;
; N/A   ; None         ; 3.147 ns   ; flbus      ; ywljsc[6]$latch ; flbus    ;
; N/A   ; None         ; 3.144 ns   ; alu_out[5] ; ywljsc[4]$latch ; fbus     ;
; N/A   ; None         ; 3.115 ns   ; alu_out[3] ; ywljsc[4]$latch ; frbus    ;
; N/A   ; None         ; 3.029 ns   ; flbus      ; ywljsc[3]$latch ; fbus     ;
; N/A   ; None         ; 2.993 ns   ; alu_out[5] ; ywljsc[4]$latch ; frbus    ;
; N/A   ; None         ; 2.927 ns   ; flbus      ; ywljsc[4]$latch ; flbus    ;
; N/A   ; None         ; 2.923 ns   ; alu_out[6] ; ywljsc[6]$latch ; fbus     ;
; N/A   ; None         ; 2.902 ns   ; alu_out[2] ; ywljsc[3]$latch ; fbus     ;
; N/A   ; None         ; 2.879 ns   ; alu_out[4] ; ywljsc[5]$latch ; fbus     ;
; N/A   ; None         ; 2.878 ns   ; flbus      ; ywljsc[3]$latch ; frbus    ;
; N/A   ; None         ; 2.780 ns   ; alu_out[3] ; ywljsc[4]$latch ; flbus    ;
; N/A   ; None         ; 2.772 ns   ; alu_out[6] ; ywljsc[6]$latch ; frbus    ;
; N/A   ; None         ; 2.753 ns   ; alu_out[4] ; ywljsc[3]$latch ; fbus     ;
; N/A   ; None         ; 2.751 ns   ; alu_out[2] ; ywljsc[3]$latch ; frbus    ;
; N/A   ; None         ; 2.728 ns   ; fbus       ; ywljsc[6]$latch ; fbus     ;
; N/A   ; None         ; 2.728 ns   ; alu_out[4] ; ywljsc[5]$latch ; frbus    ;
; N/A   ; None         ; 2.660 ns   ; flbus      ; ywljsc[5]$latch ; fbus     ;
; N/A   ; None         ; 2.658 ns   ; alu_out[5] ; ywljsc[4]$latch ; flbus    ;
; N/A   ; None         ; 2.602 ns   ; alu_out[4] ; ywljsc[3]$latch ; frbus    ;
; N/A   ; None         ; 2.583 ns   ; alu_out[3] ; ywljsc[3]$latch ; fbus     ;
; N/A   ; None         ; 2.577 ns   ; fbus       ; ywljsc[6]$latch ; frbus    ;
; N/A   ; None         ; 2.559 ns   ; fbus       ; ywljsc[3]$latch ; fbus     ;
; N/A   ; None         ; 2.543 ns   ; flbus      ; ywljsc[3]$latch ; flbus    ;
; N/A   ; None         ; 2.509 ns   ; flbus      ; ywljsc[5]$latch ; frbus    ;
; N/A   ; None         ; 2.503 ns   ; fbus       ; ywljsc[4]$latch ; fbus     ;
; N/A   ; None         ; 2.437 ns   ; alu_out[6] ; ywljsc[6]$latch ; flbus    ;
; N/A   ; None         ; 2.432 ns   ; alu_out[3] ; ywljsc[3]$latch ; frbus    ;
; N/A   ; None         ; 2.416 ns   ; alu_out[2] ; ywljsc[3]$latch ; flbus    ;
; N/A   ; None         ; 2.408 ns   ; fbus       ; ywljsc[3]$latch ; frbus    ;
; N/A   ; None         ; 2.405 ns   ; alu_out[4] ; ywljsc[4]$latch ; fbus     ;
; N/A   ; None         ; 2.393 ns   ; alu_out[4] ; ywljsc[5]$latch ; flbus    ;
; N/A   ; None         ; 2.377 ns   ; alu_out[6] ; ywljsc[5]$latch ; fbus     ;
; N/A   ; None         ; 2.352 ns   ; fbus       ; ywljsc[4]$latch ; frbus    ;
; N/A   ; None         ; 2.267 ns   ; alu_out[4] ; ywljsc[3]$latch ; flbus    ;
; N/A   ; None         ; 2.254 ns   ; alu_out[4] ; ywljsc[4]$latch ; frbus    ;
; N/A   ; None         ; 2.242 ns   ; fbus       ; ywljsc[6]$latch ; flbus    ;
; N/A   ; None         ; 2.226 ns   ; alu_out[6] ; ywljsc[5]$latch ; frbus    ;
; N/A   ; None         ; 2.174 ns   ; flbus      ; ywljsc[5]$latch ; flbus    ;
; N/A   ; None         ; 2.097 ns   ; alu_out[3] ; ywljsc[3]$latch ; flbus    ;
; N/A   ; None         ; 2.073 ns   ; fbus       ; ywljsc[3]$latch ; flbus    ;
; N/A   ; None         ; 2.017 ns   ; fbus       ; ywljsc[4]$latch ; flbus    ;
; N/A   ; None         ; 1.978 ns   ; alu_out[1] ; ywljsc[2]$latch ; fbus     ;
; N/A   ; None         ; 1.962 ns   ; alu_out[6] ; m               ; fbus     ;
; N/A   ; None         ; 1.919 ns   ; alu_out[4] ; ywljsc[4]$latch ; flbus    ;
; N/A   ; None         ; 1.891 ns   ; alu_out[6] ; ywljsc[5]$latch ; flbus    ;
; N/A   ; None         ; 1.827 ns   ; alu_out[1] ; ywljsc[2]$latch ; frbus    ;
; N/A   ; None         ; 1.811 ns   ; alu_out[6] ; m               ; frbus    ;
; N/A   ; None         ; 1.756 ns   ; fbus       ; ywljsc[5]$latch ; fbus     ;
; N/A   ; None         ; 1.753 ns   ; fbus       ; m               ; fbus     ;
; N/A   ; None         ; 1.730 ns   ; flbus      ; m               ; fbus     ;
; N/A   ; None         ; 1.660 ns   ; alu_out[5] ; ywljsc[5]$latch ; fbus     ;
; N/A   ; None         ; 1.605 ns   ; fbus       ; ywljsc[5]$latch ; frbus    ;
; N/A   ; None         ; 1.602 ns   ; fbus       ; m               ; frbus    ;
; N/A   ; None         ; 1.579 ns   ; flbus      ; m               ; frbus    ;
; N/A   ; None         ; 1.509 ns   ; alu_out[5] ; ywljsc[5]$latch ; frbus    ;
; N/A   ; None         ; 1.492 ns   ; alu_out[1] ; ywljsc[2]$latch ; flbus    ;
; N/A   ; None         ; 1.476 ns   ; alu_out[6] ; m               ; flbus    ;
; N/A   ; None         ; 1.292 ns   ; alu_out[1] ; ywljsc[1]$latch ; fbus     ;
; N/A   ; None         ; 1.270 ns   ; fbus       ; ywljsc[5]$latch ; flbus    ;
; N/A   ; None         ; 1.267 ns   ; fbus       ; m               ; flbus    ;
; N/A   ; None         ; 1.244 ns   ; flbus      ; m               ; flbus    ;
; N/A   ; None         ; 1.174 ns   ; alu_out[5] ; ywljsc[5]$latch ; flbus    ;
; N/A   ; None         ; 1.141 ns   ; alu_out[1] ; ywljsc[1]$latch ; frbus    ;
; N/A   ; None         ; 1.121 ns   ; alu_out[1] ; ywljsc[0]$latch ; fbus     ;
; N/A   ; None         ; 1.091 ns   ; alu_out[2] ; ywljsc[1]$latch ; fbus     ;
; N/A   ; None         ; 1.060 ns   ; alu_out[0] ; ywljsc[1]$latch ; fbus     ;
; N/A   ; None         ; 1.035 ns   ; alu_out[3] ; ywljsc[2]$latch ; fbus     ;
; N/A   ; None         ; 0.970 ns   ; alu_out[1] ; ywljsc[0]$latch ; frbus    ;
; N/A   ; None         ; 0.940 ns   ; alu_out[2] ; ywljsc[1]$latch ; frbus    ;
; N/A   ; None         ; 0.909 ns   ; alu_out[0] ; ywljsc[1]$latch ; frbus    ;
; N/A   ; None         ; 0.904 ns   ; flbus      ; ywljsc[1]$latch ; fbus     ;
; N/A   ; None         ; 0.884 ns   ; alu_out[3] ; ywljsc[2]$latch ; frbus    ;
; N/A   ; None         ; 0.806 ns   ; alu_out[1] ; ywljsc[1]$latch ; flbus    ;
; N/A   ; None         ; 0.753 ns   ; flbus      ; ywljsc[1]$latch ; frbus    ;
; N/A   ; None         ; 0.744 ns   ; flbus      ; ywljsc[2]$latch ; fbus     ;
; N/A   ; None         ; 0.635 ns   ; alu_out[1] ; ywljsc[0]$latch ; flbus    ;
; N/A   ; None         ; 0.605 ns   ; alu_out[2] ; ywljsc[1]$latch ; flbus    ;
; N/A   ; None         ; 0.593 ns   ; flbus      ; ywljsc[2]$latch ; frbus    ;
; N/A   ; None         ; 0.574 ns   ; alu_out[0] ; ywljsc[1]$latch ; flbus    ;
; N/A   ; None         ; 0.565 ns   ; alu_out[2] ; ywljsc[2]$latch ; fbus     ;
; N/A   ; None         ; 0.549 ns   ; alu_out[3] ; ywljsc[2]$latch ; flbus    ;
; N/A   ; None         ; 0.457 ns   ; fbus       ; ywljsc[1]$latch ; fbus     ;
; N/A   ; None         ; 0.418 ns   ; flbus      ; ywljsc[1]$latch ; flbus    ;
; N/A   ; None         ; 0.414 ns   ; alu_out[2] ; ywljsc[2]$latch ; frbus    ;
; N/A   ; None         ; 0.306 ns   ; fbus       ; ywljsc[1]$latch ; frbus    ;
; N/A   ; None         ; 0.297 ns   ; fbus       ; ywljsc[2]$latch ; fbus     ;
; N/A   ; None         ; 0.287 ns   ; fbus       ; ywljsc[0]$latch ; fbus     ;
; N/A   ; None         ; 0.258 ns   ; flbus      ; ywljsc[2]$latch ; flbus    ;
; N/A   ; None         ; 0.146 ns   ; fbus       ; ywljsc[2]$latch ; frbus    ;
; N/A   ; None         ; 0.136 ns   ; fbus       ; ywljsc[0]$latch ; frbus    ;
; N/A   ; None         ; 0.079 ns   ; alu_out[2] ; ywljsc[2]$latch ; flbus    ;
; N/A   ; None         ; 0.040 ns   ; alu_out[0] ; ywljsc[0]$latch ; fbus     ;
; N/A   ; None         ; -0.029 ns  ; fbus       ; ywljsc[1]$latch ; flbus    ;
; N/A   ; None         ; -0.111 ns  ; alu_out[0] ; ywljsc[0]$latch ; frbus    ;
; N/A   ; None         ; -0.116 ns  ; flbus      ; ywljsc[0]$latch ; fbus     ;
; N/A   ; None         ; -0.189 ns  ; fbus       ; ywljsc[2]$latch ; flbus    ;
; N/A   ; None         ; -0.199 ns  ; fbus       ; ywljsc[0]$latch ; flbus    ;
; N/A   ; None         ; -0.267 ns  ; flbus      ; ywljsc[0]$latch ; frbus    ;
; N/A   ; None         ; -0.446 ns  ; alu_out[0] ; ywljsc[0]$latch ; flbus    ;
; N/A   ; None         ; -0.602 ns  ; flbus      ; ywljsc[0]$latch ; flbus    ;
+-------+--------------+------------+------------+-----------------+----------+


+------------------------------------------------------------------------------+
; tco                                                                          ;
+-------+--------------+------------+-----------------+-----------+------------+
; Slack ; Required tco ; Actual tco ; From            ; To        ; From Clock ;
+-------+--------------+------------+-----------------+-----------+------------+
; N/A   ; None         ; 15.445 ns  ; ywljsc[1]$latch ; ywljsc[1] ; flbus      ;
; N/A   ; None         ; 15.110 ns  ; ywljsc[1]$latch ; ywljsc[1] ; frbus      ;
; N/A   ; None         ; 14.959 ns  ; ywljsc[1]$latch ; ywljsc[1] ; fbus       ;
; N/A   ; None         ; 13.459 ns  ; ywljsc[6]$latch ; ywljsc[6] ; flbus      ;
; N/A   ; None         ; 13.330 ns  ; ywljsc[3]$latch ; ywljsc[3] ; flbus      ;
; N/A   ; None         ; 13.124 ns  ; ywljsc[6]$latch ; ywljsc[6] ; frbus      ;
; N/A   ; None         ; 12.999 ns  ; ywljsc[0]$latch ; ywljsc[0] ; flbus      ;
; N/A   ; None         ; 12.995 ns  ; ywljsc[3]$latch ; ywljsc[3] ; frbus      ;
; N/A   ; None         ; 12.973 ns  ; ywljsc[6]$latch ; ywljsc[6] ; fbus       ;
; N/A   ; None         ; 12.857 ns  ; ywljsc[2]$latch ; ywljsc[2] ; flbus      ;
; N/A   ; None         ; 12.844 ns  ; ywljsc[3]$latch ; ywljsc[3] ; fbus       ;
; N/A   ; None         ; 12.664 ns  ; ywljsc[0]$latch ; ywljsc[0] ; frbus      ;
; N/A   ; None         ; 12.522 ns  ; ywljsc[2]$latch ; ywljsc[2] ; frbus      ;
; N/A   ; None         ; 12.513 ns  ; ywljsc[0]$latch ; ywljsc[0] ; fbus       ;
; N/A   ; None         ; 12.421 ns  ; m               ; ywljsc[7] ; flbus      ;
; N/A   ; None         ; 12.421 ns  ; m               ; c         ; flbus      ;
; N/A   ; None         ; 12.371 ns  ; ywljsc[2]$latch ; ywljsc[2] ; fbus       ;
; N/A   ; None         ; 12.087 ns  ; ywljsc[5]$latch ; ywljsc[5] ; flbus      ;
; N/A   ; None         ; 12.086 ns  ; m               ; ywljsc[7] ; frbus      ;
; N/A   ; None         ; 12.086 ns  ; m               ; c         ; frbus      ;
; N/A   ; None         ; 11.935 ns  ; m               ; ywljsc[7] ; fbus       ;
; N/A   ; None         ; 11.935 ns  ; m               ; c         ; fbus       ;
; N/A   ; None         ; 11.898 ns  ; ywljsc[4]$latch ; ywljsc[4] ; flbus      ;
; N/A   ; None         ; 11.752 ns  ; ywljsc[5]$latch ; ywljsc[5] ; frbus      ;
; N/A   ; None         ; 11.601 ns  ; ywljsc[5]$latch ; ywljsc[5] ; fbus       ;
; N/A   ; None         ; 11.563 ns  ; ywljsc[4]$latch ; ywljsc[4] ; frbus      ;
; N/A   ; None         ; 11.412 ns  ; ywljsc[4]$latch ; ywljsc[4] ; fbus       ;
+-------+--------------+------------+-----------------+-----------+------------+


+-----------------------------------------------------------------------------------+
; th                                                                                ;
+---------------+-------------+-----------+------------+-----------------+----------+
; Minimum Slack ; Required th ; Actual th ; From       ; To              ; To Clock ;
+---------------+-------------+-----------+------------+-----------------+----------+
; N/A           ; None        ; 1.453 ns  ; flbus      ; ywljsc[0]$latch ; flbus    ;
; N/A           ; None        ; 1.297 ns  ; alu_out[0] ; ywljsc[0]$latch ; flbus    ;
; N/A           ; None        ; 1.118 ns  ; flbus      ; ywljsc[0]$latch ; frbus    ;
; N/A           ; None        ; 1.050 ns  ; fbus       ; ywljsc[0]$latch ; flbus    ;
; N/A           ; None        ; 1.041 ns  ; fbus       ; ywljsc[2]$latch ; flbus    ;
; N/A           ; None        ; 0.967 ns  ; flbus      ; ywljsc[0]$latch ; fbus     ;
; N/A           ; None        ; 0.962 ns  ; alu_out[0] ; ywljsc[0]$latch ; frbus    ;
; N/A           ; None        ; 0.881 ns  ; fbus       ; ywljsc[1]$latch ; flbus    ;
; N/A           ; None        ; 0.811 ns  ; alu_out[0] ; ywljsc[0]$latch ; fbus     ;
; N/A           ; None        ; 0.773 ns  ; alu_out[2] ; ywljsc[2]$latch ; flbus    ;
; N/A           ; None        ; 0.715 ns  ; fbus       ; ywljsc[0]$latch ; frbus    ;
; N/A           ; None        ; 0.706 ns  ; fbus       ; ywljsc[2]$latch ; frbus    ;
; N/A           ; None        ; 0.594 ns  ; flbus      ; ywljsc[2]$latch ; flbus    ;
; N/A           ; None        ; 0.564 ns  ; fbus       ; ywljsc[0]$latch ; fbus     ;
; N/A           ; None        ; 0.555 ns  ; fbus       ; ywljsc[2]$latch ; fbus     ;
; N/A           ; None        ; 0.546 ns  ; fbus       ; ywljsc[1]$latch ; frbus    ;
; N/A           ; None        ; 0.438 ns  ; alu_out[2] ; ywljsc[2]$latch ; frbus    ;
; N/A           ; None        ; 0.434 ns  ; flbus      ; ywljsc[1]$latch ; flbus    ;
; N/A           ; None        ; 0.395 ns  ; fbus       ; ywljsc[1]$latch ; fbus     ;
; N/A           ; None        ; 0.303 ns  ; alu_out[3] ; ywljsc[2]$latch ; flbus    ;
; N/A           ; None        ; 0.287 ns  ; alu_out[2] ; ywljsc[2]$latch ; fbus     ;
; N/A           ; None        ; 0.278 ns  ; alu_out[0] ; ywljsc[1]$latch ; flbus    ;
; N/A           ; None        ; 0.259 ns  ; flbus      ; ywljsc[2]$latch ; frbus    ;
; N/A           ; None        ; 0.247 ns  ; alu_out[2] ; ywljsc[1]$latch ; flbus    ;
; N/A           ; None        ; 0.216 ns  ; alu_out[1] ; ywljsc[0]$latch ; flbus    ;
; N/A           ; None        ; 0.108 ns  ; flbus      ; ywljsc[2]$latch ; fbus     ;
; N/A           ; None        ; 0.099 ns  ; flbus      ; ywljsc[1]$latch ; frbus    ;
; N/A           ; None        ; 0.046 ns  ; alu_out[1] ; ywljsc[1]$latch ; flbus    ;
; N/A           ; None        ; -0.032 ns ; alu_out[3] ; ywljsc[2]$latch ; frbus    ;
; N/A           ; None        ; -0.052 ns ; flbus      ; ywljsc[1]$latch ; fbus     ;
; N/A           ; None        ; -0.057 ns ; alu_out[0] ; ywljsc[1]$latch ; frbus    ;
; N/A           ; None        ; -0.088 ns ; alu_out[2] ; ywljsc[1]$latch ; frbus    ;
; N/A           ; None        ; -0.119 ns ; alu_out[1] ; ywljsc[0]$latch ; frbus    ;
; N/A           ; None        ; -0.183 ns ; alu_out[3] ; ywljsc[2]$latch ; fbus     ;
; N/A           ; None        ; -0.208 ns ; alu_out[0] ; ywljsc[1]$latch ; fbus     ;
; N/A           ; None        ; -0.239 ns ; alu_out[2] ; ywljsc[1]$latch ; fbus     ;
; N/A           ; None        ; -0.270 ns ; alu_out[1] ; ywljsc[0]$latch ; fbus     ;
; N/A           ; None        ; -0.289 ns ; alu_out[1] ; ywljsc[1]$latch ; frbus    ;
; N/A           ; None        ; -0.290 ns ; flbus      ; m               ; flbus    ;
; N/A           ; None        ; -0.313 ns ; fbus       ; m               ; flbus    ;
; N/A           ; None        ; -0.332 ns ; alu_out[5] ; ywljsc[5]$latch ; flbus    ;
; N/A           ; None        ; -0.428 ns ; fbus       ; ywljsc[5]$latch ; flbus    ;
; N/A           ; None        ; -0.440 ns ; alu_out[1] ; ywljsc[1]$latch ; fbus     ;
; N/A           ; None        ; -0.522 ns ; alu_out[6] ; m               ; flbus    ;
; N/A           ; None        ; -0.625 ns ; flbus      ; m               ; frbus    ;
; N/A           ; None        ; -0.640 ns ; alu_out[1] ; ywljsc[2]$latch ; flbus    ;
; N/A           ; None        ; -0.648 ns ; fbus       ; m               ; frbus    ;
; N/A           ; None        ; -0.667 ns ; alu_out[5] ; ywljsc[5]$latch ; frbus    ;
; N/A           ; None        ; -0.763 ns ; fbus       ; ywljsc[5]$latch ; frbus    ;
; N/A           ; None        ; -0.776 ns ; flbus      ; m               ; fbus     ;
; N/A           ; None        ; -0.799 ns ; fbus       ; m               ; fbus     ;
; N/A           ; None        ; -0.818 ns ; alu_out[5] ; ywljsc[5]$latch ; fbus     ;
; N/A           ; None        ; -0.857 ns ; alu_out[6] ; m               ; frbus    ;
; N/A           ; None        ; -0.914 ns ; fbus       ; ywljsc[5]$latch ; fbus     ;
; N/A           ; None        ; -0.975 ns ; alu_out[1] ; ywljsc[2]$latch ; frbus    ;
; N/A           ; None        ; -1.008 ns ; alu_out[6] ; m               ; fbus     ;
; N/A           ; None        ; -1.049 ns ; alu_out[6] ; ywljsc[5]$latch ; flbus    ;
; N/A           ; None        ; -1.077 ns ; alu_out[4] ; ywljsc[4]$latch ; flbus    ;
; N/A           ; None        ; -1.126 ns ; alu_out[1] ; ywljsc[2]$latch ; fbus     ;
; N/A           ; None        ; -1.175 ns ; fbus       ; ywljsc[4]$latch ; flbus    ;
; N/A           ; None        ; -1.253 ns ; fbus       ; ywljsc[3]$latch ; flbus    ;
; N/A           ; None        ; -1.277 ns ; alu_out[3] ; ywljsc[3]$latch ; flbus    ;
; N/A           ; None        ; -1.332 ns ; flbus      ; ywljsc[5]$latch ; flbus    ;
; N/A           ; None        ; -1.384 ns ; alu_out[6] ; ywljsc[5]$latch ; frbus    ;
; N/A           ; None        ; -1.412 ns ; alu_out[4] ; ywljsc[4]$latch ; frbus    ;
; N/A           ; None        ; -1.422 ns ; fbus       ; ywljsc[6]$latch ; flbus    ;
; N/A           ; None        ; -1.447 ns ; alu_out[4] ; ywljsc[3]$latch ; flbus    ;
; N/A           ; None        ; -1.510 ns ; fbus       ; ywljsc[4]$latch ; frbus    ;
; N/A           ; None        ; -1.535 ns ; alu_out[6] ; ywljsc[5]$latch ; fbus     ;
; N/A           ; None        ; -1.551 ns ; alu_out[4] ; ywljsc[5]$latch ; flbus    ;
; N/A           ; None        ; -1.563 ns ; alu_out[4] ; ywljsc[4]$latch ; fbus     ;
; N/A           ; None        ; -1.588 ns ; fbus       ; ywljsc[3]$latch ; frbus    ;
; N/A           ; None        ; -1.596 ns ; alu_out[2] ; ywljsc[3]$latch ; flbus    ;
; N/A           ; None        ; -1.612 ns ; alu_out[3] ; ywljsc[3]$latch ; frbus    ;
; N/A           ; None        ; -1.617 ns ; alu_out[6] ; ywljsc[6]$latch ; flbus    ;
; N/A           ; None        ; -1.661 ns ; fbus       ; ywljsc[4]$latch ; fbus     ;
; N/A           ; None        ; -1.667 ns ; flbus      ; ywljsc[5]$latch ; frbus    ;
; N/A           ; None        ; -1.723 ns ; flbus      ; ywljsc[3]$latch ; flbus    ;
; N/A           ; None        ; -1.739 ns ; fbus       ; ywljsc[3]$latch ; fbus     ;
; N/A           ; None        ; -1.757 ns ; fbus       ; ywljsc[6]$latch ; frbus    ;
; N/A           ; None        ; -1.763 ns ; alu_out[3] ; ywljsc[3]$latch ; fbus     ;
; N/A           ; None        ; -1.782 ns ; alu_out[4] ; ywljsc[3]$latch ; frbus    ;
; N/A           ; None        ; -1.816 ns ; alu_out[5] ; ywljsc[4]$latch ; flbus    ;
; N/A           ; None        ; -1.818 ns ; flbus      ; ywljsc[5]$latch ; fbus     ;
; N/A           ; None        ; -1.886 ns ; alu_out[4] ; ywljsc[5]$latch ; frbus    ;
; N/A           ; None        ; -1.908 ns ; fbus       ; ywljsc[6]$latch ; fbus     ;
; N/A           ; None        ; -1.931 ns ; alu_out[2] ; ywljsc[3]$latch ; frbus    ;
; N/A           ; None        ; -1.933 ns ; alu_out[4] ; ywljsc[3]$latch ; fbus     ;
; N/A           ; None        ; -1.938 ns ; alu_out[3] ; ywljsc[4]$latch ; flbus    ;
; N/A           ; None        ; -1.952 ns ; alu_out[6] ; ywljsc[6]$latch ; frbus    ;
; N/A           ; None        ; -2.037 ns ; alu_out[4] ; ywljsc[5]$latch ; fbus     ;
; N/A           ; None        ; -2.058 ns ; flbus      ; ywljsc[3]$latch ; frbus    ;
; N/A           ; None        ; -2.082 ns ; alu_out[2] ; ywljsc[3]$latch ; fbus     ;
; N/A           ; None        ; -2.085 ns ; flbus      ; ywljsc[4]$latch ; flbus    ;
; N/A           ; None        ; -2.103 ns ; alu_out[6] ; ywljsc[6]$latch ; fbus     ;
; N/A           ; None        ; -2.151 ns ; alu_out[5] ; ywljsc[4]$latch ; frbus    ;
; N/A           ; None        ; -2.209 ns ; flbus      ; ywljsc[3]$latch ; fbus     ;
; N/A           ; None        ; -2.273 ns ; alu_out[3] ; ywljsc[4]$latch ; frbus    ;
; N/A           ; None        ; -2.302 ns ; alu_out[5] ; ywljsc[4]$latch ; fbus     ;
; N/A           ; None        ; -2.327 ns ; flbus      ; ywljsc[6]$latch ; flbus    ;
; N/A           ; None        ; -2.420 ns ; flbus      ; ywljsc[4]$latch ; frbus    ;
; N/A           ; None        ; -2.424 ns ; alu_out[3] ; ywljsc[4]$latch ; fbus     ;
; N/A           ; None        ; -2.475 ns ; alu_out[7] ; m               ; flbus    ;
; N/A           ; None        ; -2.545 ns ; alu_out[5] ; ywljsc[6]$latch ; flbus    ;
; N/A           ; None        ; -2.571 ns ; flbus      ; ywljsc[4]$latch ; fbus     ;
; N/A           ; None        ; -2.662 ns ; flbus      ; ywljsc[6]$latch ; frbus    ;
; N/A           ; None        ; -2.810 ns ; alu_out[7] ; m               ; frbus    ;
; N/A           ; None        ; -2.813 ns ; flbus      ; ywljsc[6]$latch ; fbus     ;
; N/A           ; None        ; -2.880 ns ; alu_out[5] ; ywljsc[6]$latch ; frbus    ;
; N/A           ; None        ; -2.961 ns ; alu_out[7] ; m               ; fbus     ;
; N/A           ; None        ; -3.031 ns ; alu_out[5] ; ywljsc[6]$latch ; fbus     ;
; N/A           ; None        ; -4.314 ns ; alu_out[7] ; ywljsc[6]$latch ; flbus    ;
; N/A           ; None        ; -4.649 ns ; alu_out[7] ; ywljsc[6]$latch ; frbus    ;
; N/A           ; None        ; -4.800 ns ; alu_out[7] ; ywljsc[6]$latch ; fbus     ;
+---------------+-------------+-----------+------------+-----------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Jan 01 03:09:02 2018
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off ywljofwb -c ywljofwb --timing_analysis_only
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "m" is a latch
    Warning: Node "ywljsc[0]$latch" is a latch
    Warning: Node "ywljsc[1]$latch" is a latch
    Warning: Node "ywljsc[2]$latch" is a latch
    Warning: Node "ywljsc[3]$latch" is a latch
    Warning: Node "ywljsc[4]$latch" is a latch
    Warning: Node "ywljsc[5]$latch" is a latch
    Warning: Node "ywljsc[6]$latch" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "frbus" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin.
    Info: Assuming node "fbus" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin.
    Info: Assuming node "flbus" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin.
Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "m~3" as buffer
Info: tsu for register "ywljsc[6]$latch" (data pin = "alu_out[7]", clock pin = "fbus") is 5.620 ns
    Info: + Longest pin to register delay is 13.271 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_156; Fanout = 2; PIN Node = 'alu_out[7]'
        Info: 2: + IC(7.695 ns) + CELL(0.114 ns) = 9.278 ns; Loc. = LC_X2_Y13_N9; Fanout = 1; COMB Node = 'ywljsc[6]~25'
        Info: 3: + IC(0.444 ns) + CELL(0.292 ns) = 10.014 ns; Loc. = LC_X2_Y13_N0; Fanout = 1; COMB Node = 'ywljsc[6]~26'
        Info: 4: + IC(2.667 ns) + CELL(0.590 ns) = 13.271 ns; Loc. = LC_X19_Y16_N3; Fanout = 1; REG Node = 'ywljsc[6]$latch'
        Info: Total cell delay = 2.465 ns ( 18.57 % )
        Info: Total interconnect delay = 10.806 ns ( 81.43 % )
    Info: + Micro setup delay of destination is 0.820 ns
    Info: - Shortest clock path from clock "fbus" to destination register is 8.471 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_23; Fanout = 9; CLK Node = 'fbus'
        Info: 2: + IC(1.192 ns) + CELL(0.292 ns) = 2.953 ns; Loc. = LC_X2_Y13_N5; Fanout = 8; COMB Node = 'm~3'
        Info: 3: + IC(5.226 ns) + CELL(0.292 ns) = 8.471 ns; Loc. = LC_X19_Y16_N3; Fanout = 1; REG Node = 'ywljsc[6]$latch'
        Info: Total cell delay = 2.053 ns ( 24.24 % )
        Info: Total interconnect delay = 6.418 ns ( 75.76 % )
Info: tco from clock "flbus" to destination pin "ywljsc[1]" through register "ywljsc[1]$latch" is 15.445 ns
    Info: + Longest clock path from clock "flbus" to source register is 8.805 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_19; Fanout = 9; CLK Node = 'flbus'
        Info: 2: + IC(1.528 ns) + CELL(0.442 ns) = 3.439 ns; Loc. = LC_X2_Y13_N5; Fanout = 8; COMB Node = 'm~3'
        Info: 3: + IC(5.252 ns) + CELL(0.114 ns) = 8.805 ns; Loc. = LC_X1_Y14_N7; Fanout = 1; REG Node = 'ywljsc[1]$latch'
        Info: Total cell delay = 2.025 ns ( 23.00 % )
        Info: Total interconnect delay = 6.780 ns ( 77.00 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 6.640 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X1_Y14_N7; Fanout = 1; REG Node = 'ywljsc[1]$latch'
        Info: 2: + IC(4.516 ns) + CELL(2.124 ns) = 6.640 ns; Loc. = PIN_163; Fanout = 0; PIN Node = 'ywljsc[1]'
        Info: Total cell delay = 2.124 ns ( 31.99 % )
        Info: Total interconnect delay = 4.516 ns ( 68.01 % )
Info: th for register "ywljsc[0]$latch" (data pin = "flbus", clock pin = "flbus") is 1.453 ns
    Info: + Longest clock path from clock "flbus" to destination register is 8.806 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_19; Fanout = 9; CLK Node = 'flbus'
        Info: 2: + IC(1.528 ns) + CELL(0.442 ns) = 3.439 ns; Loc. = LC_X2_Y13_N5; Fanout = 8; COMB Node = 'm~3'
        Info: 3: + IC(5.253 ns) + CELL(0.114 ns) = 8.806 ns; Loc. = LC_X1_Y14_N2; Fanout = 1; REG Node = 'ywljsc[0]$latch'
        Info: Total cell delay = 2.025 ns ( 23.00 % )
        Info: Total interconnect delay = 6.781 ns ( 77.00 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: - Shortest pin to register delay is 7.353 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_19; Fanout = 9; CLK Node = 'flbus'
        Info: 2: + IC(4.595 ns) + CELL(0.442 ns) = 6.506 ns; Loc. = LC_X1_Y14_N3; Fanout = 1; COMB Node = 'ywljsc[0]~14'
        Info: 3: + IC(0.405 ns) + CELL(0.442 ns) = 7.353 ns; Loc. = LC_X1_Y14_N2; Fanout = 1; REG Node = 'ywljsc[0]$latch'
        Info: Total cell delay = 2.353 ns ( 32.00 % )
        Info: Total interconnect delay = 5.000 ns ( 68.00 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 206 megabytes
    Info: Processing ended: Mon Jan 01 03:09:03 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


