# üîí Fechadura Eletr√¥nica üí∏
[![NPM](https://img.shields.io/github/license/Alamito/fechaduraEletronica-VHDL)](https://github.com/Alamito/fechaduraEletronica-VHDL/blob/main/LICENSE)

# üìú Sobre o projeto üìú
<p align="justify">
Projeto final da disciplina de Circuitos Digitais do Curso de Engenharia da Computa√ß√£o na UFRGS, no qual foi desenvolvido uma fechadura eletr√¥nica com senha, funcionando analogamente a um cofre eletr√¥nico de hotel.
</p>

# üîß Desenvolvimento dos circuitos digitais üîå
<p align = "justify"><em>Informa√ß√µes deste t√≥pico retirado do relat√≥rio entregue ao professor da disciplina.</em></p>

### REGISTRADOR DE 16 BITS DO COFRE
<p align="justify">
O registrador de 16 bits que armazena a senha do cofre foi desenvolvido fazendo quatro registradores de quatro bits, cada um armazenando um d√≠gito de 4 bits (de 0 a F em hexadecimal), onde formam um total de 16 bits.
</p>

Registrador de 16 bits:
![image](https://user-images.githubusercontent.com/102616676/232072190-e101c987-0de5-4828-bd43-6ef48b20e5ed.png)

Um dos Registradores de 4 bits do Registrador de 16 bits do cofre:
![image](https://user-images.githubusercontent.com/102616676/232072660-811bc5cb-db8e-4adf-86f4-46f5f03bedf1.png)

### REGISTRADOR DE 16 BITS DO USU√ÅRIO
<p align="justify">
O registrador de 16 bits do usu√°rio √© respons√°vel por armazenar a senha que o usu√°rio est√° inserindo no momento. O circuito funciona utilizando quatro registradores, onde cada um armazena um d√≠gito de 4 bits (igual o esquema de registradores do cofre), que no final somam 16 bits ao total. Al√©m disso, o circuito tamb√©m √© composto por um contador de 2 bits junto com um decodificador que s√£o incumbidos de selecionar qual registrador ser√° utilizado para armazenar um dos d√≠gitos e, consequentemente, isso tamb√©m seleciona qual dos quatro display de sete segmentos est√° sendo utilizado para a visualiza√ß√£o do d√≠gito.
</p>

Registrador de 16 bits do usu√°rio:
![image](https://user-images.githubusercontent.com/102616676/232073143-b48b92a3-0b36-4bab-acef-211307f37d77.png)

Um dos quatro registradores:
![image](https://user-images.githubusercontent.com/102616676/232073198-b594c505-bf04-41f1-a41c-814e2e47deee.png)

Contador e decodificador que selecionam os registradores:
![image](https://user-images.githubusercontent.com/102616676/232073282-34d2a086-1302-44fc-97ca-4d91c15748f4.png)

### COMPARADOR DE 32 BITS
O comparador de 32 bits √© respons√°vel por verificar se a senha armazenada no registrador do usu√°rio √© igual a senha armazenada no registrador do cofre, ou seja, faz a compara√ß√£o entre registrador do usu√°rio e registrador do cofre e, caso a combina√ß√£o de d√≠gitos seja igual, um sinal de n√≠vel alto √© posto na sa√≠da do comparador.

Comparador de 32 bits:
![comp_todos](https://user-images.githubusercontent.com/102616676/232895863-634991fa-5c9e-4c37-9cdf-b79b6fcffc98.png)

### DISPLAY DE SETE SEGMENTOS
<p align="justify">
Os quatro displays de sete segmentos do FPGA Altera DE0 s√£o utilizados para informar visualmente ao usu√°rio quais d√≠gitos ele est√° inserindo na tentativa de abrir o cofre. O circuito √© composto por quatro decodificadores BCD, onde cada um representa um dos display de sete segmentos.
</p>
Circuito do display LED de sete segmentos:

![image](https://user-images.githubusercontent.com/102616676/232073568-5b7b35a3-0aac-4a15-819c-d0ff2940b0d7.png)

### DEBOUNCER
<p align="justify">
Este circuito chamado de ‚Äúbtn_Sincrono‚Äù em nosso projeto faz com que o pressionamento do bot√£o por um longo per√≠odo de tempo seja transformado em uma sa√≠da de de dois ciclos de clock.
</p>

Circuito de debouncer:
![image](https://user-images.githubusercontent.com/102616676/232073691-709ff58b-e0a6-4142-9da8-58de93fb7284.png)

Simula√ß√£o do circuito de debouncer:
![image](https://user-images.githubusercontent.com/102616676/232073748-708af391-6874-4df2-9c37-1e30f84663d2.png)

<p align="justify">
No caso da figura acima, o input ‚ÄúX‚Äù representa o sinal do bot√£o e ‚ÄúY‚Äù o output do pr√≥prio bot√£o que no caso se transformou de longo per√≠odo de n√≠vel alto para um curto per√≠odo. Esse comportamento ajuda a minimizar problemas, pois ao converter um pressionamento de longa dura√ß√£o em um sinal de apenas dois ciclos de clock, o circuito garante que o sinal seja registrado apenas uma vez e que seja mantido em um estado est√°vel para o resto da opera√ß√£o do circuito.
</p>

### RESUMO DAS FUNCIONALIDADES
<p align="justify">
O projeto utiliza os seguintes instrumentos do FPGA Altera DE0: tr√™s push buttons, um switch button, quatro display de sete segmentos e 10 leds comuns.
A visualiza√ß√£o do estado do cofre √© feita a partir dos estados dos 10 leds, onde:<br>
‚ûî	10 leds apagados indica que o ‚Äúcofre est√° fechado‚Äù;<br>
‚ûî	10 leds acesos indica que o ‚Äúcofre est√° aberto‚Äù;<br>
‚ûî	5 leds acesos e 5 leds apagados indica que o cofre est√° no modo de ‚Äúaltera√ß√£o de senha‚Äù.
</p>

# üé• Apresenta√ß√£o do projeto üé•
O link a seguir exemplifica visualmente o projeto e suas funcionalidades: https://drive.google.com/file/d/1v10MbgixaWDMd4cQtMJ24a2CYgYRz0dd/view?usp=share_link

# üß¨ Tecnologias utilizadas üß¨
- Intel Quartus II;

# ‚úçÔ∏è Autores ‚úçÔ∏è
Alamir Bobroski Filho 
- www.linkedin.com/in/alamirdev

Augusto Kessler Pires

Thiago Trautwein Santos

<p align = "center"><em>"O poder n√£o vem do conhecimento mantido, mas do conhecimento compartilhado"</em></p> <p align = "center">Bill Gates</p>
