
UART_rx.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         0000030e  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .data         0000000c  00800060  0000030e  000003a2  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  2 .bss          00000004  0080006c  0080006c  000003ae  2**0
                  ALLOC
  3 .stab         000006cc  00000000  00000000  000003b0  2**2
                  CONTENTS, READONLY, DEBUGGING
  4 .stabstr      00000097  00000000  00000000  00000a7c  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .comment      0000002f  00000000  00000000  00000b13  2**0
                  CONTENTS, READONLY
  6 .debug_aranges 00000088  00000000  00000000  00000b42  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_info   00000811  00000000  00000000  00000bca  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_abbrev 0000027c  00000000  00000000  000013db  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_line   000002f8  00000000  00000000  00001657  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_frame  000001b0  00000000  00000000  00001950  2**2
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_str    0000049e  00000000  00000000  00001b00  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_loc    000002fb  00000000  00000000  00001f9e  2**0
                  CONTENTS, READONLY, DEBUGGING
 13 .debug_ranges 00000068  00000000  00000000  00002299  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 2a 00 	jmp	0x54	; 0x54 <__ctors_end>
   4:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
   8:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
   c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  10:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  14:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  18:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  1c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  20:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  24:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  28:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  2c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  30:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  34:	0c 94 49 00 	jmp	0x92	; 0x92 <__vector_13>
  38:	0c 94 9d 00 	jmp	0x13a	; 0x13a <__vector_14>
  3c:	0c 94 73 00 	jmp	0xe6	; 0xe6 <__vector_15>
  40:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  44:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  48:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  4c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  50:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>

00000054 <__ctors_end>:
  54:	11 24       	eor	r1, r1
  56:	1f be       	out	0x3f, r1	; 63
  58:	cf e5       	ldi	r28, 0x5F	; 95
  5a:	d8 e0       	ldi	r29, 0x08	; 8
  5c:	de bf       	out	0x3e, r29	; 62
  5e:	cd bf       	out	0x3d, r28	; 61

00000060 <__do_copy_data>:
  60:	10 e0       	ldi	r17, 0x00	; 0
  62:	a0 e6       	ldi	r26, 0x60	; 96
  64:	b0 e0       	ldi	r27, 0x00	; 0
  66:	ee e0       	ldi	r30, 0x0E	; 14
  68:	f3 e0       	ldi	r31, 0x03	; 3
  6a:	02 c0       	rjmp	.+4      	; 0x70 <__do_copy_data+0x10>
  6c:	05 90       	lpm	r0, Z+
  6e:	0d 92       	st	X+, r0
  70:	ac 36       	cpi	r26, 0x6C	; 108
  72:	b1 07       	cpc	r27, r17
  74:	d9 f7       	brne	.-10     	; 0x6c <__do_copy_data+0xc>

00000076 <__do_clear_bss>:
  76:	20 e0       	ldi	r18, 0x00	; 0
  78:	ac e6       	ldi	r26, 0x6C	; 108
  7a:	b0 e0       	ldi	r27, 0x00	; 0
  7c:	01 c0       	rjmp	.+2      	; 0x80 <.do_clear_bss_start>

0000007e <.do_clear_bss_loop>:
  7e:	1d 92       	st	X+, r1

00000080 <.do_clear_bss_start>:
  80:	a0 37       	cpi	r26, 0x70	; 112
  82:	b2 07       	cpc	r27, r18
  84:	e1 f7       	brne	.-8      	; 0x7e <.do_clear_bss_loop>
  86:	0e 94 78 01 	call	0x2f0	; 0x2f0 <main>
  8a:	0c 94 85 01 	jmp	0x30a	; 0x30a <_exit>

0000008e <__bad_interrupt>:
  8e:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000092 <__vector_13>:

void (*uart_RxCallBack)(void);
void (*uart_TxCallBack)(void);

ISR(USART_RXC_vect)
{
  92:	1f 92       	push	r1
  94:	0f 92       	push	r0
  96:	0f b6       	in	r0, 0x3f	; 63
  98:	0f 92       	push	r0
  9a:	11 24       	eor	r1, r1
  9c:	2f 93       	push	r18
  9e:	3f 93       	push	r19
  a0:	4f 93       	push	r20
  a2:	5f 93       	push	r21
  a4:	6f 93       	push	r22
  a6:	7f 93       	push	r23
  a8:	8f 93       	push	r24
  aa:	9f 93       	push	r25
  ac:	af 93       	push	r26
  ae:	bf 93       	push	r27
  b0:	ef 93       	push	r30
  b2:	ff 93       	push	r31
	(*uart_RxCallBack)();
  b4:	e0 91 6e 00 	lds	r30, 0x006E
  b8:	f0 91 6f 00 	lds	r31, 0x006F
  bc:	09 95       	icall
	DDRA   =0xff;
  be:	8f ef       	ldi	r24, 0xFF	; 255
  c0:	8a bb       	out	0x1a, r24	; 26
	PORTA = 0xff;
  c2:	8b bb       	out	0x1b, r24	; 27
}
  c4:	ff 91       	pop	r31
  c6:	ef 91       	pop	r30
  c8:	bf 91       	pop	r27
  ca:	af 91       	pop	r26
  cc:	9f 91       	pop	r25
  ce:	8f 91       	pop	r24
  d0:	7f 91       	pop	r23
  d2:	6f 91       	pop	r22
  d4:	5f 91       	pop	r21
  d6:	4f 91       	pop	r20
  d8:	3f 91       	pop	r19
  da:	2f 91       	pop	r18
  dc:	0f 90       	pop	r0
  de:	0f be       	out	0x3f, r0	; 63
  e0:	0f 90       	pop	r0
  e2:	1f 90       	pop	r1
  e4:	18 95       	reti

000000e6 <__vector_15>:

ISR(USART_TXC_vect)
{
  e6:	1f 92       	push	r1
  e8:	0f 92       	push	r0
  ea:	0f b6       	in	r0, 0x3f	; 63
  ec:	0f 92       	push	r0
  ee:	11 24       	eor	r1, r1
  f0:	2f 93       	push	r18
  f2:	3f 93       	push	r19
  f4:	4f 93       	push	r20
  f6:	5f 93       	push	r21
  f8:	6f 93       	push	r22
  fa:	7f 93       	push	r23
  fc:	8f 93       	push	r24
  fe:	9f 93       	push	r25
 100:	af 93       	push	r26
 102:	bf 93       	push	r27
 104:	ef 93       	push	r30
 106:	ff 93       	push	r31
	(*uart_TxCallBack)();
 108:	e0 91 6c 00 	lds	r30, 0x006C
 10c:	f0 91 6d 00 	lds	r31, 0x006D
 110:	09 95       	icall
	DDRA   =0xff;
 112:	8f ef       	ldi	r24, 0xFF	; 255
 114:	8a bb       	out	0x1a, r24	; 26
	PORTA = 0xff;
 116:	8b bb       	out	0x1b, r24	; 27
}
 118:	ff 91       	pop	r31
 11a:	ef 91       	pop	r30
 11c:	bf 91       	pop	r27
 11e:	af 91       	pop	r26
 120:	9f 91       	pop	r25
 122:	8f 91       	pop	r24
 124:	7f 91       	pop	r23
 126:	6f 91       	pop	r22
 128:	5f 91       	pop	r21
 12a:	4f 91       	pop	r20
 12c:	3f 91       	pop	r19
 12e:	2f 91       	pop	r18
 130:	0f 90       	pop	r0
 132:	0f be       	out	0x3f, r0	; 63
 134:	0f 90       	pop	r0
 136:	1f 90       	pop	r1
 138:	18 95       	reti

0000013a <__vector_14>:


ISR(USART_UDRE_vect)
{
 13a:	1f 92       	push	r1
 13c:	0f 92       	push	r0
 13e:	0f b6       	in	r0, 0x3f	; 63
 140:	0f 92       	push	r0
 142:	11 24       	eor	r1, r1
 144:	2f 93       	push	r18
 146:	3f 93       	push	r19
 148:	4f 93       	push	r20
 14a:	5f 93       	push	r21
 14c:	6f 93       	push	r22
 14e:	7f 93       	push	r23
 150:	8f 93       	push	r24
 152:	9f 93       	push	r25
 154:	af 93       	push	r26
 156:	bf 93       	push	r27
 158:	ef 93       	push	r30
 15a:	ff 93       	push	r31
	(*uart_TxCallBack)();
 15c:	e0 91 6c 00 	lds	r30, 0x006C
 160:	f0 91 6d 00 	lds	r31, 0x006D
 164:	09 95       	icall
	DDRA   =0xff;
 166:	8f ef       	ldi	r24, 0xFF	; 255
 168:	8a bb       	out	0x1a, r24	; 26
	PORTA = 0xff;
 16a:	8b bb       	out	0x1b, r24	; 27
}
 16c:	ff 91       	pop	r31
 16e:	ef 91       	pop	r30
 170:	bf 91       	pop	r27
 172:	af 91       	pop	r26
 174:	9f 91       	pop	r25
 176:	8f 91       	pop	r24
 178:	7f 91       	pop	r23
 17a:	6f 91       	pop	r22
 17c:	5f 91       	pop	r21
 17e:	4f 91       	pop	r20
 180:	3f 91       	pop	r19
 182:	2f 91       	pop	r18
 184:	0f 90       	pop	r0
 186:	0f be       	out	0x3f, r0	; 63
 188:	0f 90       	pop	r0
 18a:	1f 90       	pop	r1
 18c:	18 95       	reti

0000018e <MUART_boolInit>:


bool_t MUART_boolInit(gstr_uart_t *obj)
{
 18e:	fc 01       	movw	r30, r24
	bool_t ret_val = E_TRUE;
	if(obj != NULL)
 190:	00 97       	sbiw	r24, 0x00	; 0
 192:	09 f4       	brne	.+2      	; 0x196 <MUART_boolInit+0x8>
 194:	a7 c0       	rjmp	.+334    	; 0x2e4 <MUART_boolInit+0x156>
	{
			
	/**set the URSEL bit to can writing on UCSRC register SET_BIT(UCSRC,URSEL);***/
			SET_BIT(UCSRC,URSEL);
 196:	80 b5       	in	r24, 0x20	; 32
 198:	80 68       	ori	r24, 0x80	; 128
 19a:	80 bd       	out	0x20, r24	; 32
			/*******mode selection*******/
		if(obj->usart_mode==ASYENCHRONOUS_USART)
 19c:	87 81       	ldd	r24, Z+7	; 0x07
 19e:	81 11       	cpse	r24, r1
 1a0:	03 c0       	rjmp	.+6      	; 0x1a8 <MUART_boolInit+0x1a>
			CLR_BIT(UCSRC,UMSEL);
 1a2:	80 b5       	in	r24, 0x20	; 32
 1a4:	8f 7b       	andi	r24, 0xBF	; 191
 1a6:	80 bd       	out	0x20, r24	; 32
			/******parity selection*******/
		if(obj->parity==USART_PARITY_OFF)
 1a8:	80 85       	ldd	r24, Z+8	; 0x08
 1aa:	81 11       	cpse	r24, r1
 1ac:	07 c0       	rjmp	.+14     	; 0x1bc <MUART_boolInit+0x2e>
			{
				CLR_BIT(UCSRC,UPM0);
 1ae:	80 b5       	in	r24, 0x20	; 32
 1b0:	8f 7e       	andi	r24, 0xEF	; 239
 1b2:	80 bd       	out	0x20, r24	; 32
				CLR_BIT(UCSRC,UPM1);
 1b4:	80 b5       	in	r24, 0x20	; 32
 1b6:	8f 7d       	andi	r24, 0xDF	; 223
 1b8:	80 bd       	out	0x20, r24	; 32
 1ba:	0f c0       	rjmp	.+30     	; 0x1da <MUART_boolInit+0x4c>
			}
		else if(obj->parity==USART_PARITY_EVEN)
 1bc:	81 30       	cpi	r24, 0x01	; 1
 1be:	39 f4       	brne	.+14     	; 0x1ce <MUART_boolInit+0x40>
			{
				CLR_BIT(UCSRC,UPM0);
 1c0:	80 b5       	in	r24, 0x20	; 32
 1c2:	8f 7e       	andi	r24, 0xEF	; 239
 1c4:	80 bd       	out	0x20, r24	; 32
				SET_BIT(UCSRC,UPM1);
 1c6:	80 b5       	in	r24, 0x20	; 32
 1c8:	80 62       	ori	r24, 0x20	; 32
 1ca:	80 bd       	out	0x20, r24	; 32
 1cc:	06 c0       	rjmp	.+12     	; 0x1da <MUART_boolInit+0x4c>
			}
		else
			{
				SET_BIT(UCSRC,UPM0);
 1ce:	80 b5       	in	r24, 0x20	; 32
 1d0:	80 61       	ori	r24, 0x10	; 16
 1d2:	80 bd       	out	0x20, r24	; 32
				SET_BIT(UCSRC,UPM1);
 1d4:	80 b5       	in	r24, 0x20	; 32
 1d6:	80 62       	ori	r24, 0x20	; 32
 1d8:	80 bd       	out	0x20, r24	; 32
			}
	  /***********stop bit number**********/
		if(obj->stop_bit_num==USART_ONE_STOP_BIT)
 1da:	81 85       	ldd	r24, Z+9	; 0x09
 1dc:	81 11       	cpse	r24, r1
 1de:	04 c0       	rjmp	.+8      	; 0x1e8 <MUART_boolInit+0x5a>
				CLR_BIT(UCSRC,USBS);
 1e0:	80 b5       	in	r24, 0x20	; 32
 1e2:	87 7f       	andi	r24, 0xF7	; 247
 1e4:	80 bd       	out	0x20, r24	; 32
 1e6:	03 c0       	rjmp	.+6      	; 0x1ee <MUART_boolInit+0x60>
		else
		     	SET_BIT(UCSRC,USBS);
 1e8:	80 b5       	in	r24, 0x20	; 32
 1ea:	88 60       	ori	r24, 0x08	; 8
 1ec:	80 bd       	out	0x20, r24	; 32
	 /***********data size send**********/
		if(obj->data_size==USART_8_BITS)
 1ee:	82 85       	ldd	r24, Z+10	; 0x0a
 1f0:	83 30       	cpi	r24, 0x03	; 3
 1f2:	41 f4       	brne	.+16     	; 0x204 <MUART_boolInit+0x76>
			{
				//UCSRC |=(1<<UCSZ0)|(1<<UCSZ1)|(1<<URSEL);
				SET_BIT(UCSRC,UCSZ0);
 1f4:	80 b5       	in	r24, 0x20	; 32
 1f6:	82 60       	ori	r24, 0x02	; 2
 1f8:	80 bd       	out	0x20, r24	; 32
				SET_BIT(UCSRC,UCSZ1);
 1fa:	80 b5       	in	r24, 0x20	; 32
 1fc:	84 60       	ori	r24, 0x04	; 4
 1fe:	80 bd       	out	0x20, r24	; 32
				CLR_BIT(UCSRB,UCSZ2);
 200:	52 98       	cbi	0x0a, 2	; 10
 202:	2d c0       	rjmp	.+90     	; 0x25e <MUART_boolInit+0xd0>
			}
		else if(obj->data_size==USART_5_BITS)
 204:	81 11       	cpse	r24, r1
 206:	0a c0       	rjmp	.+20     	; 0x21c <MUART_boolInit+0x8e>
			{
			//UCSRC &=~(1<<UCSZ1)&(1<<UCSZ1)|(1<<URSEL);
			CLR_BIT(UCSRC,UCSZ0);
 208:	80 b5       	in	r24, 0x20	; 32
 20a:	8d 7f       	andi	r24, 0xFD	; 253
 20c:	80 bd       	out	0x20, r24	; 32
			CLR_BIT(UCSRC,UCSZ1);
 20e:	80 b5       	in	r24, 0x20	; 32
 210:	8b 7f       	andi	r24, 0xFB	; 251
 212:	80 bd       	out	0x20, r24	; 32
			CLR_BIT(UCSRC,UCSZ2);
 214:	80 b5       	in	r24, 0x20	; 32
 216:	8b 7f       	andi	r24, 0xFB	; 251
 218:	80 bd       	out	0x20, r24	; 32
 21a:	21 c0       	rjmp	.+66     	; 0x25e <MUART_boolInit+0xd0>
			}
		else if(obj->data_size==USART_6_BITS)
 21c:	81 30       	cpi	r24, 0x01	; 1
 21e:	51 f4       	brne	.+20     	; 0x234 <MUART_boolInit+0xa6>
			{
			SET_BIT(UCSRC,UCSZ0);
 220:	80 b5       	in	r24, 0x20	; 32
 222:	82 60       	ori	r24, 0x02	; 2
 224:	80 bd       	out	0x20, r24	; 32
			CLR_BIT(UCSRC,UCSZ1);
 226:	80 b5       	in	r24, 0x20	; 32
 228:	8b 7f       	andi	r24, 0xFB	; 251
 22a:	80 bd       	out	0x20, r24	; 32
			CLR_BIT(UCSRC,UCSZ2);
 22c:	80 b5       	in	r24, 0x20	; 32
 22e:	8b 7f       	andi	r24, 0xFB	; 251
 230:	80 bd       	out	0x20, r24	; 32
 232:	15 c0       	rjmp	.+42     	; 0x25e <MUART_boolInit+0xd0>
			}
		else if(obj->data_size==USART_7_BITS)
 234:	82 30       	cpi	r24, 0x02	; 2
 236:	51 f4       	brne	.+20     	; 0x24c <MUART_boolInit+0xbe>
			{
				CLR_BIT(UCSRC,UCSZ0);
 238:	80 b5       	in	r24, 0x20	; 32
 23a:	8d 7f       	andi	r24, 0xFD	; 253
 23c:	80 bd       	out	0x20, r24	; 32
				SET_BIT(UCSRC,UCSZ1);
 23e:	80 b5       	in	r24, 0x20	; 32
 240:	84 60       	ori	r24, 0x04	; 4
 242:	80 bd       	out	0x20, r24	; 32
				CLR_BIT(UCSRC,UCSZ2);
 244:	80 b5       	in	r24, 0x20	; 32
 246:	8b 7f       	andi	r24, 0xFB	; 251
 248:	80 bd       	out	0x20, r24	; 32
 24a:	09 c0       	rjmp	.+18     	; 0x25e <MUART_boolInit+0xd0>
			}
		else 
			{
			SET_BIT(UCSRC,UCSZ0);
 24c:	80 b5       	in	r24, 0x20	; 32
 24e:	82 60       	ori	r24, 0x02	; 2
 250:	80 bd       	out	0x20, r24	; 32
			SET_BIT(UCSRC,UCSZ1);
 252:	80 b5       	in	r24, 0x20	; 32
 254:	84 60       	ori	r24, 0x04	; 4
 256:	80 bd       	out	0x20, r24	; 32
			SET_BIT(UCSRC,UCSZ2);
 258:	80 b5       	in	r24, 0x20	; 32
 25a:	84 60       	ori	r24, 0x04	; 4
 25c:	80 bd       	out	0x20, r24	; 32
			}
	/************ clock polarity selection******/
		if(obj->clock_polarity==USART_RISING_EDEG)
 25e:	83 85       	ldd	r24, Z+11	; 0x0b
 260:	81 11       	cpse	r24, r1
 262:	04 c0       	rjmp	.+8      	; 0x26c <MUART_boolInit+0xde>
			CLR_BIT(UCSRC,UCPOL);
 264:	80 b5       	in	r24, 0x20	; 32
 266:	8e 7f       	andi	r24, 0xFE	; 254
 268:	80 bd       	out	0x20, r24	; 32
 26a:	03 c0       	rjmp	.+6      	; 0x272 <MUART_boolInit+0xe4>
		else
			SET_BIT(UCSRC,UCPOL);
 26c:	80 b5       	in	r24, 0x20	; 32
 26e:	81 60       	ori	r24, 0x01	; 1
 270:	80 bd       	out	0x20, r24	; 32
	/*********** RX enable*****************/
		if(obj->rx_enable==UART_RX_ON)
 272:	81 81       	ldd	r24, Z+1	; 0x01
 274:	81 30       	cpi	r24, 0x01	; 1
 276:	11 f4       	brne	.+4      	; 0x27c <MUART_boolInit+0xee>
			SET_BIT(UCSRB,RXEN);	
 278:	54 9a       	sbi	0x0a, 4	; 10
 27a:	01 c0       	rjmp	.+2      	; 0x27e <MUART_boolInit+0xf0>
		else
			CLR_BIT(UCSRB,RXEN);
 27c:	54 98       	cbi	0x0a, 4	; 10
	/*************** TX enable************/
		if(obj->tx_enable==UART_TX_ON)
 27e:	80 81       	ld	r24, Z
 280:	81 30       	cpi	r24, 0x01	; 1
 282:	11 f4       	brne	.+4      	; 0x288 <MUART_boolInit+0xfa>
			SET_BIT(UCSRB,TXEN);
 284:	53 9a       	sbi	0x0a, 3	; 10
 286:	01 c0       	rjmp	.+2      	; 0x28a <MUART_boolInit+0xfc>
		else
			CLR_BIT(UCSRB,TXEN);
 288:	53 98       	cbi	0x0a, 3	; 10
	/*********TX interrupt enable*******/	
		if(obj->tx_interrupt_enable==UART_TX__INT_ON)
 28a:	83 81       	ldd	r24, Z+3	; 0x03
 28c:	81 30       	cpi	r24, 0x01	; 1
 28e:	11 f4       	brne	.+4      	; 0x294 <MUART_boolInit+0x106>
			SET_BIT(UCSRB,TXCIE);
 290:	56 9a       	sbi	0x0a, 6	; 10
 292:	01 c0       	rjmp	.+2      	; 0x296 <MUART_boolInit+0x108>
		else
			CLR_BIT(UCSRB,TXCIE);
 294:	56 98       	cbi	0x0a, 6	; 10
   /*********RX interrupt enable********/
		if(obj->rx_interrupt_enable==UART_RX__INT_ON)
 296:	82 81       	ldd	r24, Z+2	; 0x02
 298:	81 30       	cpi	r24, 0x01	; 1
 29a:	11 f4       	brne	.+4      	; 0x2a0 <MUART_boolInit+0x112>
			SET_BIT(UCSRB,RXCIE);
 29c:	57 9a       	sbi	0x0a, 7	; 10
 29e:	01 c0       	rjmp	.+2      	; 0x2a2 <MUART_boolInit+0x114>
		else
			CLR_BIT(UCSRB,RXCIE);
 2a0:	57 98       	cbi	0x0a, 7	; 10
	/**********UDRIE interrupt enable********/
		if(obj->UDRIE_interrupt_enable==UART_UDRIE__INT_ON)
 2a2:	84 81       	ldd	r24, Z+4	; 0x04
 2a4:	81 30       	cpi	r24, 0x01	; 1
 2a6:	11 f4       	brne	.+4      	; 0x2ac <MUART_boolInit+0x11e>
			SET_BIT(UCSRB,UDRIE);
 2a8:	55 9a       	sbi	0x0a, 5	; 10
 2aa:	01 c0       	rjmp	.+2      	; 0x2ae <MUART_boolInit+0x120>
		else
			CLR_BIT(UCSRB,UDRIE);
 2ac:	55 98       	cbi	0x0a, 5	; 10
	/************Baud rate setting***********/
		if(obj->baud_rate==BAUD_RATE_9600)
 2ae:	85 81       	ldd	r24, Z+5	; 0x05
 2b0:	96 81       	ldd	r25, Z+6	; 0x06
 2b2:	80 38       	cpi	r24, 0x80	; 128
 2b4:	25 e2       	ldi	r18, 0x25	; 37
 2b6:	92 07       	cpc	r25, r18
 2b8:	21 f4       	brne	.+8      	; 0x2c2 <MUART_boolInit+0x134>
		{
			UBRL =0x33;
 2ba:	83 e3       	ldi	r24, 0x33	; 51
 2bc:	89 b9       	out	0x09, r24	; 9
			UBRH =0x00;
 2be:	10 bc       	out	0x20, r1	; 32
 2c0:	0c c0       	rjmp	.+24     	; 0x2da <MUART_boolInit+0x14c>
		}
		else if(obj->baud_rate==BAUD_RATE_2400)
 2c2:	80 36       	cpi	r24, 0x60	; 96
 2c4:	29 e0       	ldi	r18, 0x09	; 9
 2c6:	92 07       	cpc	r25, r18
 2c8:	19 f4       	brne	.+6      	; 0x2d0 <MUART_boolInit+0x142>
		{
			UBRL =0x00;
 2ca:	19 b8       	out	0x09, r1	; 9
			UBRH =0x00;
 2cc:	10 bc       	out	0x20, r1	; 32
 2ce:	05 c0       	rjmp	.+10     	; 0x2da <MUART_boolInit+0x14c>
		}
		else if(obj->baud_rate==BAUD_RATE_4800)
 2d0:	80 3c       	cpi	r24, 0xC0	; 192
 2d2:	92 41       	sbci	r25, 0x12	; 18
 2d4:	11 f4       	brne	.+4      	; 0x2da <MUART_boolInit+0x14c>
		{
			UBRL =0x00;
 2d6:	19 b8       	out	0x09, r1	; 9
			UBRH =0x00;
 2d8:	10 bc       	out	0x20, r1	; 32
		}
		
		/***turn on the galoble interrupt***/
		SET_BIT(SREG,7);
 2da:	8f b7       	in	r24, 0x3f	; 63
 2dc:	80 68       	ori	r24, 0x80	; 128
 2de:	8f bf       	out	0x3f, r24	; 63
}


bool_t MUART_boolInit(gstr_uart_t *obj)
{
	bool_t ret_val = E_TRUE;
 2e0:	81 e0       	ldi	r24, 0x01	; 1
 2e2:	08 95       	ret
		/***turn on the galoble interrupt***/
		SET_BIT(SREG,7);
	}
	else
	{
		 ret_val=E_FALSE;
 2e4:	80 e0       	ldi	r24, 0x00	; 0
	}

	return ret_val;	
}
 2e6:	08 95       	ret

000002e8 <MUART_u8Receive>:
	}
}

u8   MUART_u8Receive(void)
{
	while(GET_BIT(UCSRA,RXC)!= 1);
 2e8:	5f 9b       	sbis	0x0b, 7	; 11
 2ea:	fe cf       	rjmp	.-4      	; 0x2e8 <MUART_u8Receive>
	return UDR;
 2ec:	8c b1       	in	r24, 0x0c	; 12
}
 2ee:	08 95       	ret

000002f0 <main>:
}
int main(void)
{
	u8 str[] ="Mahmoud Aboelsaoud "; 
	//DDRD = 0xff;
	DDRB = 0xff;
 2f0:	8f ef       	ldi	r24, 0xFF	; 255
 2f2:	87 bb       	out	0x17, r24	; 23
	
	MUART_boolInit(&obj);
 2f4:	80 e6       	ldi	r24, 0x60	; 96
 2f6:	90 e0       	ldi	r25, 0x00	; 0
 2f8:	0e 94 c7 00 	call	0x18e	; 0x18e <MUART_boolInit>
 2fc:	ca e0       	ldi	r28, 0x0A	; 10
	for(u8 i=0;i<10;i++)
	PORTB = MUART_u8Receive();
 2fe:	0e 94 74 01 	call	0x2e8	; 0x2e8 <MUART_u8Receive>
 302:	88 bb       	out	0x18, r24	; 24
 304:	c1 50       	subi	r28, 0x01	; 1
	u8 str[] ="Mahmoud Aboelsaoud "; 
	//DDRD = 0xff;
	DDRB = 0xff;
	
	MUART_boolInit(&obj);
	for(u8 i=0;i<10;i++)
 306:	d9 f7       	brne	.-10     	; 0x2fe <main+0xe>
 308:	ff cf       	rjmp	.-2      	; 0x308 <main+0x18>

0000030a <_exit>:
 30a:	f8 94       	cli

0000030c <__stop_program>:
 30c:	ff cf       	rjmp	.-2      	; 0x30c <__stop_program>
