Fitter report for coherent_average_tb
Fri May 12 17:07:23 2023
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. PLL Usage Summary
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Fri May 12 17:07:23 2023       ;
; Quartus Prime Version           ; 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Revision Name                   ; coherent_average_tb                         ;
; Top-level Entity Name           ; coherent_average_tb                         ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 1,562 / 32,070 ( 5 % )                      ;
; Total registers                 ; 897                                         ;
; Total pins                      ; 99 / 457 ( 22 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 1,728 / 4,065,280 ( < 1 % )                 ;
; Total RAM Blocks                ; 2 / 397 ( < 1 % )                           ;
; Total DSP Blocks                ; 14 / 87 ( 16 % )                            ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 6 ( 17 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                          ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                        ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                   ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------+------------------+-----------------------+
; clocks:u0|clocks_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                    ;                  ;                       ;
; clocks:u0|clocks_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[2]~CLKENA0 ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                    ;                  ;                       ;
; clocks:u0|clocks_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[3]~CLKENA0 ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                    ;                  ;                       ;
; KEY[0]~inputCLKENA0                                                         ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                    ;                  ;                       ;
; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~413                                      ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_hl_pl[0][1]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_hl_pl[0][2]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_hl_pl[0][3]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_hl_pl[0][4]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_hl_pl[0][5]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_hl_pl[0][6]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_hl_pl[0][7]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_hl_pl[0][8]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_hl_pl[0][9]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_hl_pl[0][10]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_hl_pl[0][11]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_hl_pl[0][12]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_hl_pl[0][13]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_hl_pl[0][14]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_hl_pl[0][15]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~754                                      ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_lh_pl[0][1]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_lh_pl[0][2]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_lh_pl[0][3]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_lh_pl[0][4]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_lh_pl[0][5]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_lh_pl[0][6]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_lh_pl[0][7]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_lh_pl[0][8]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_lh_pl[0][9]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_lh_pl[0][10]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_lh_pl[0][11]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_lh_pl[0][12]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_lh_pl[0][13]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_lh_pl[0][14]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_lh_pl[0][15]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~72                                       ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][1]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][2]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][3]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][4]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][5]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][6]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][7]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][8]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][9]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][10]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][11]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][12]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][13]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][14]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][15]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][16]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][17]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][18]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][19]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][20]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][21]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][22]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][23]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][24]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][25]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][26]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][27]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][28]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][29]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][30]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][31]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][32]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][33]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][34]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][35]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][36]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][37]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][38]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][39]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][40]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][41]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult0~mult_ll_pl[0][42]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~413                                      ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_hl_pl[0][1]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_hl_pl[0][2]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_hl_pl[0][3]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_hl_pl[0][4]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_hl_pl[0][5]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_hl_pl[0][6]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_hl_pl[0][7]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_hl_pl[0][8]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_hl_pl[0][9]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_hl_pl[0][10]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_hl_pl[0][11]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_hl_pl[0][12]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_hl_pl[0][13]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_hl_pl[0][14]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_hl_pl[0][15]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~754                                      ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_lh_pl[0][1]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_lh_pl[0][2]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_lh_pl[0][3]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_lh_pl[0][4]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_lh_pl[0][5]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_lh_pl[0][6]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_lh_pl[0][7]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_lh_pl[0][8]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_lh_pl[0][9]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_lh_pl[0][10]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_lh_pl[0][11]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_lh_pl[0][12]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_lh_pl[0][13]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_lh_pl[0][14]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_lh_pl[0][15]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~72                                       ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][1]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][2]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][3]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][4]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][5]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][6]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][7]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][8]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][9]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][10]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][11]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][12]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][13]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][14]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][15]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][16]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][17]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][18]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][19]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][20]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][21]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][22]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][23]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][24]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][25]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][26]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][27]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][28]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][29]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][30]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][31]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][32]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][33]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][34]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][35]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][36]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][37]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][38]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][39]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][40]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][41]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|Mult1~mult_ll_pl[0][42]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; RESULTA          ;                       ;
; lockin:lockin_corto|ref_cos_actual[0]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[0]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[0]~_Duplicate_1                 ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[0]~0                                     ; Deleted         ; Register Packing                                  ; Timing optimization        ; COMBOUT   ;                ;                                                                    ;                  ;                       ;
; lockin:lockin_corto|ref_cos_actual[0]~_Duplicate_1                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[1]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[1]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[1]~_Duplicate_1                 ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[1]~_Duplicate_1                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[2]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[2]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[2]~_Duplicate_1                 ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[2]~_Duplicate_1                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[3]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[3]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[3]~_Duplicate_1                 ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[3]~_Duplicate_1                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[4]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[4]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[4]~_Duplicate_1                 ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[4]~_Duplicate_1                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[5]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[5]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[5]~_Duplicate_1                 ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[5]~_Duplicate_1                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[6]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[6]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[6]~_Duplicate_1                 ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[6]~_Duplicate_1                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[7]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[7]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[7]~_Duplicate_1                 ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[7]~_Duplicate_1                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[8]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[8]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[8]~_Duplicate_1                 ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[8]~_Duplicate_1                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[9]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[9]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[9]~_Duplicate_1                 ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[9]~_Duplicate_1                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[10]                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[10]                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[10]~_Duplicate_1                ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[10]~_Duplicate_1                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[11]                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[11]                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[11]~_Duplicate_1                ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[11]~_Duplicate_1                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[12]                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[12]                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[12]~_Duplicate_1                ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[12]~_Duplicate_1                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[13]                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[13]                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[13]~_Duplicate_1                ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[13]~_Duplicate_1                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[14]                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[14]                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[14]~_Duplicate_1                ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[14]~_Duplicate_1                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[15]                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[15]                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[15]~_Duplicate_1                ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[15]~_Duplicate_1                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_1                ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_1                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_1                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_2                ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_2                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_2                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_3                ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_3                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_3                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_4                ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_4                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_4                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_5                ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_5                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_5                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_6                ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_6                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_6                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_7                ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_7                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_7                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_8                ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_8                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_8                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_9                ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_9                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_9                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_10               ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_10                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_10                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_11               ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_11                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_11                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_12               ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_12                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_12                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_13               ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_13                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_13                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_14               ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_14                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_14                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_15               ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_15                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_15                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_16               ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_16                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_16                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_17               ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_17                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_17                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_18               ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_18                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_18                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_19               ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_19                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_19                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_20               ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_20                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_20                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_21               ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_21                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_21                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_22               ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_22                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_22                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_23               ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_23                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_23                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_24               ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_24                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_24                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_25               ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_25                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_25                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_26               ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_26                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_26                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_27               ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_27                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_27                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_28               ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_28                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_28                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_29               ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_29                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_29                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_30               ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_30                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_30                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_31               ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_31                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_31                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_32               ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_32                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_32                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_33               ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_33                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_33                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_34               ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_34                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_34                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_35               ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_35                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_35                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_36               ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_36                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_36                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_37               ; Q                ;                       ;
; lockin:lockin_corto|ref_cos_actual[42]~_Duplicate_37                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[0]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[0]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[0]~_Duplicate_1                 ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[0]~0                                     ; Deleted         ; Register Packing                                  ; Timing optimization        ; COMBOUT   ;                ;                                                                    ;                  ;                       ;
; lockin:lockin_corto|ref_sen_actual[0]~_Duplicate_1                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[1]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[1]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[1]~_Duplicate_1                 ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[1]~_Duplicate_1                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[2]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[2]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[2]~_Duplicate_1                 ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[2]~_Duplicate_1                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[3]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[3]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[3]~_Duplicate_1                 ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[3]~_Duplicate_1                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[4]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[4]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[4]~_Duplicate_1                 ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[4]~_Duplicate_1                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[5]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[5]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[5]~_Duplicate_1                 ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[5]~_Duplicate_1                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[6]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[6]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[6]~_Duplicate_1                 ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[6]~_Duplicate_1                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[7]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[7]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[7]~_Duplicate_1                 ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[7]~_Duplicate_1                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[8]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[8]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[8]~_Duplicate_1                 ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[8]~_Duplicate_1                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[9]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[9]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[9]~_Duplicate_1                 ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[9]~_Duplicate_1                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[10]                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[10]                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[10]~_Duplicate_1                ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[10]~_Duplicate_1                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[11]                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[11]                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[11]~_Duplicate_1                ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[11]~_Duplicate_1                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[12]                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[12]                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[12]~_Duplicate_1                ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[12]~_Duplicate_1                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[13]                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[13]                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[13]~_Duplicate_1                ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[13]~_Duplicate_1                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[14]                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[14]                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[14]~_Duplicate_1                ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[14]~_Duplicate_1                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[15]                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[15]                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[15]~_Duplicate_1                ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[15]~_Duplicate_1                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_1                ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_1                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_1                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_2                ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_2                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_2                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_3                ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_3                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_3                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_4                ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_4                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_4                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_5                ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_5                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_5                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_6                ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_6                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_6                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_7                ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_7                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_7                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_8                ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_8                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_8                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_9                ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_9                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_9                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_10               ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_10                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_10                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_11               ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_11                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_11                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_12               ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_12                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_12                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_13               ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_13                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_13                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_14               ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_14                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_14                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_15               ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_15                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_15                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_16               ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_16                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_16                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_17               ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_17                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_17                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_18               ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_18                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_18                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_19               ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_19                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_19                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_20               ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_20                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_20                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_21               ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_21                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_21                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_22               ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_22                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_22                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_23               ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_23                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_23                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_24               ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_24                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_24                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_25               ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_25                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_25                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_26               ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_26                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_26                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_27               ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_27                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_27                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_28               ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_28                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_28                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_29               ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_29                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_29                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_30               ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_30                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_30                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_31               ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_31                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_31                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_32               ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_32                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_32                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_33               ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_33                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_33                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_34               ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_34                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_34                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_35               ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_35                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_35                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_36               ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_36                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_36                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_37               ; Q                ;                       ;
; lockin:lockin_corto|ref_sen_actual[42]~_Duplicate_37                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_lh_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[0]                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[0]                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[0]~_Duplicate_1                            ; Q                ;                       ;
; lockin:lockin_corto|x_1[0]~_Duplicate_1                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[0]~_Duplicate_1                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[0]~_Duplicate_2                            ; Q                ;                       ;
; lockin:lockin_corto|x_1[0]~_Duplicate_2                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[0]~_Duplicate_2                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[0]~_Duplicate_3                            ; Q                ;                       ;
; lockin:lockin_corto|x_1[0]~_Duplicate_3                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[1]                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[1]                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[1]~_Duplicate_1                            ; Q                ;                       ;
; lockin:lockin_corto|x_1[1]~_Duplicate_1                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[1]~_Duplicate_1                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[1]~_Duplicate_2                            ; Q                ;                       ;
; lockin:lockin_corto|x_1[1]~_Duplicate_2                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[1]~_Duplicate_2                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[1]~_Duplicate_3                            ; Q                ;                       ;
; lockin:lockin_corto|x_1[1]~_Duplicate_3                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[2]                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[2]                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[2]~_Duplicate_1                            ; Q                ;                       ;
; lockin:lockin_corto|x_1[2]~_Duplicate_1                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[2]~_Duplicate_1                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[2]~_Duplicate_2                            ; Q                ;                       ;
; lockin:lockin_corto|x_1[2]~_Duplicate_2                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[2]~_Duplicate_2                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[2]~_Duplicate_3                            ; Q                ;                       ;
; lockin:lockin_corto|x_1[2]~_Duplicate_3                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[3]                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[3]                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[3]~_Duplicate_1                            ; Q                ;                       ;
; lockin:lockin_corto|x_1[3]~_Duplicate_1                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[3]~_Duplicate_1                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[3]~_Duplicate_2                            ; Q                ;                       ;
; lockin:lockin_corto|x_1[3]~_Duplicate_2                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[3]~_Duplicate_2                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[3]~_Duplicate_3                            ; Q                ;                       ;
; lockin:lockin_corto|x_1[3]~_Duplicate_3                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[4]                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[4]                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[4]~_Duplicate_1                            ; Q                ;                       ;
; lockin:lockin_corto|x_1[4]~_Duplicate_1                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[4]~_Duplicate_1                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[4]~_Duplicate_2                            ; Q                ;                       ;
; lockin:lockin_corto|x_1[4]~_Duplicate_2                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[4]~_Duplicate_2                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[4]~_Duplicate_3                            ; Q                ;                       ;
; lockin:lockin_corto|x_1[4]~_Duplicate_3                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[5]                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[5]                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[5]~_Duplicate_1                            ; Q                ;                       ;
; lockin:lockin_corto|x_1[5]~_Duplicate_1                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[5]~_Duplicate_1                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[5]~_Duplicate_2                            ; Q                ;                       ;
; lockin:lockin_corto|x_1[5]~_Duplicate_2                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[5]~_Duplicate_2                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[5]~_Duplicate_3                            ; Q                ;                       ;
; lockin:lockin_corto|x_1[5]~_Duplicate_3                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[6]                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[6]                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[6]~_Duplicate_1                            ; Q                ;                       ;
; lockin:lockin_corto|x_1[6]~_Duplicate_1                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[6]~_Duplicate_1                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[6]~_Duplicate_2                            ; Q                ;                       ;
; lockin:lockin_corto|x_1[6]~_Duplicate_2                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[6]~_Duplicate_2                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[6]~_Duplicate_3                            ; Q                ;                       ;
; lockin:lockin_corto|x_1[6]~_Duplicate_3                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[7]                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[7]                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[7]~_Duplicate_1                            ; Q                ;                       ;
; lockin:lockin_corto|x_1[7]~_Duplicate_1                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[7]~_Duplicate_1                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[7]~_Duplicate_2                            ; Q                ;                       ;
; lockin:lockin_corto|x_1[7]~_Duplicate_2                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[7]~_Duplicate_2                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[7]~_Duplicate_3                            ; Q                ;                       ;
; lockin:lockin_corto|x_1[7]~_Duplicate_3                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[8]                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[8]                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[8]~_Duplicate_1                            ; Q                ;                       ;
; lockin:lockin_corto|x_1[8]~_Duplicate_1                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[8]~_Duplicate_1                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[8]~_Duplicate_2                            ; Q                ;                       ;
; lockin:lockin_corto|x_1[8]~_Duplicate_2                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[8]~_Duplicate_2                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[8]~_Duplicate_3                            ; Q                ;                       ;
; lockin:lockin_corto|x_1[8]~_Duplicate_3                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[9]                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[9]                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[9]~_Duplicate_1                            ; Q                ;                       ;
; lockin:lockin_corto|x_1[9]~_Duplicate_1                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[9]~_Duplicate_1                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[9]~_Duplicate_2                            ; Q                ;                       ;
; lockin:lockin_corto|x_1[9]~_Duplicate_2                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[9]~_Duplicate_2                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[9]~_Duplicate_3                            ; Q                ;                       ;
; lockin:lockin_corto|x_1[9]~_Duplicate_3                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[10]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[10]                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[10]~_Duplicate_1                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[10]~_Duplicate_1                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[10]~_Duplicate_1                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[10]~_Duplicate_2                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[10]~_Duplicate_2                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[10]~_Duplicate_2                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[10]~_Duplicate_3                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[10]~_Duplicate_3                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[11]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[11]                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[11]~_Duplicate_1                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[11]~_Duplicate_1                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[11]~_Duplicate_1                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[11]~_Duplicate_2                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[11]~_Duplicate_2                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[11]~_Duplicate_2                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[11]~_Duplicate_3                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[11]~_Duplicate_3                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[12]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[12]                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[12]~_Duplicate_1                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[12]~_Duplicate_1                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[12]~_Duplicate_1                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[12]~_Duplicate_2                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[12]~_Duplicate_2                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[12]~_Duplicate_2                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[12]~_Duplicate_3                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[12]~_Duplicate_3                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[13]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[13]                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[13]~_Duplicate_1                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[13]~_Duplicate_1                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[13]~_Duplicate_1                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[13]~_Duplicate_2                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[13]~_Duplicate_2                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[13]~_Duplicate_2                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[13]~_Duplicate_3                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[13]~_Duplicate_3                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[14]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[14]                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[14]~_Duplicate_1                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[14]~_Duplicate_1                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[14]~_Duplicate_1                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[14]~_Duplicate_2                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[14]~_Duplicate_2                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[14]~_Duplicate_2                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[14]~_Duplicate_3                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[14]~_Duplicate_3                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[15]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[15]                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[15]~_Duplicate_1                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[15]~_Duplicate_1                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[15]~_Duplicate_1                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[15]~_Duplicate_2                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[15]~_Duplicate_2                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[15]~_Duplicate_2                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[15]~_Duplicate_3                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[15]~_Duplicate_3                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[16]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[16]                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[16]~_Duplicate_1                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[16]~_Duplicate_1                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[16]~_Duplicate_1                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[16]~_Duplicate_2                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[16]~_Duplicate_2                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[16]~_Duplicate_2                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[16]~_Duplicate_3                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[16]~_Duplicate_3                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[17]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[17]                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[17]~_Duplicate_1                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[17]~_Duplicate_1                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[17]~_Duplicate_1                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[17]~_Duplicate_2                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[17]~_Duplicate_2                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[17]~_Duplicate_2                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[17]~_Duplicate_3                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[17]~_Duplicate_3                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[18]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[18]                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[18]~_Duplicate_1                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[18]~_Duplicate_1                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[18]~_Duplicate_1                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[18]~_Duplicate_2                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[18]~_Duplicate_2                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[18]~_Duplicate_2                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[18]~_Duplicate_3                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[18]~_Duplicate_3                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[19]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[19]                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[19]~_Duplicate_1                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[19]~_Duplicate_1                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[19]~_Duplicate_1                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[19]~_Duplicate_2                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[19]~_Duplicate_2                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[19]~_Duplicate_2                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[19]~_Duplicate_3                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[19]~_Duplicate_3                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[20]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[20]                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[20]~_Duplicate_1                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[20]~_Duplicate_1                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[20]~_Duplicate_1                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[20]~_Duplicate_2                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[20]~_Duplicate_2                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[20]~_Duplicate_2                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[20]~_Duplicate_3                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[20]~_Duplicate_3                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[21]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[21]                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[21]~_Duplicate_1                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[21]~_Duplicate_1                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[21]~_Duplicate_1                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[21]~_Duplicate_2                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[21]~_Duplicate_2                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[21]~_Duplicate_2                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[21]~_Duplicate_3                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[21]~_Duplicate_3                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[22]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[22]                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[22]~_Duplicate_1                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[22]~_Duplicate_1                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[22]~_Duplicate_1                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[22]~_Duplicate_2                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[22]~_Duplicate_2                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[22]~_Duplicate_2                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[22]~_Duplicate_3                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[22]~_Duplicate_3                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[23]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[23]                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[23]~_Duplicate_1                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[23]~_Duplicate_1                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[23]~_Duplicate_1                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[23]~_Duplicate_2                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[23]~_Duplicate_2                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[23]~_Duplicate_2                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[23]~_Duplicate_3                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[23]~_Duplicate_3                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[24]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[24]                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[24]~_Duplicate_1                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[24]~_Duplicate_1                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[24]~_Duplicate_1                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[24]~_Duplicate_2                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[24]~_Duplicate_2                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[24]~_Duplicate_2                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[24]~_Duplicate_3                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[24]~_Duplicate_3                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[25]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[25]                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[25]~_Duplicate_1                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[25]~_Duplicate_1                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[25]~_Duplicate_1                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[25]~_Duplicate_2                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[25]~_Duplicate_2                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[25]~_Duplicate_2                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[25]~_Duplicate_3                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[25]~_Duplicate_3                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[26]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[26]                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[26]~_Duplicate_1                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[26]~_Duplicate_1                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_ll_pl[0][0]                         ; AY               ;                       ;
; lockin:lockin_corto|x_1[26]~_Duplicate_1                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[26]~_Duplicate_2                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[26]~_Duplicate_2                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult0~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin:lockin_corto|x_1[26]~_Duplicate_2                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|x_1[26]~_Duplicate_3                           ; Q                ;                       ;
; lockin:lockin_corto|x_1[26]~_Duplicate_3                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin:lockin_corto|Mult1~mult_hl_pl[0][0]                         ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[18]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[18]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[18]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[18]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[18]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[18]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[18]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[18]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[18]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[18]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[19]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[19]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[19]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[19]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[19]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[19]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[19]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[19]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[19]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[19]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[20]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[20]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[20]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[20]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[20]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[20]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[20]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[20]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[20]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[20]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[21]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[21]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[21]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[21]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[21]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[21]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[21]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[21]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[21]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[21]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[22]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[22]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[22]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[22]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[22]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[22]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[22]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[22]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[22]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[22]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[23]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[23]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[23]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[23]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[23]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[23]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[23]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[23]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[23]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[23]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[24]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[24]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[24]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[24]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[24]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[24]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[24]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[24]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[24]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[24]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[25]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[25]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[25]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[25]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[25]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[25]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[25]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[25]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[25]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[25]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[26]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[26]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[26]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[26]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[26]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[26]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[26]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[26]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[26]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[26]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[27]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[27]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[27]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[27]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[27]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[27]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[27]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[27]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[27]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[27]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[28]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[28]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[28]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[28]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[28]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[28]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[28]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[28]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[28]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[28]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[29]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[29]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[29]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[29]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[29]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[29]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[29]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[29]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[29]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[29]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[30]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[30]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[30]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[30]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[30]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[30]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[30]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[30]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[30]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[30]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[31]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[31]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[31]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[31]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[31]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[31]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[31]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[31]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[31]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[31]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[32]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[32]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[32]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[32]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[32]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[32]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[32]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[32]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[32]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[32]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[33]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[33]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[33]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[33]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[33]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[33]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[33]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[33]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[33]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[33]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[34]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[34]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[34]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[34]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[34]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[34]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[34]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[34]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[34]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[34]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[35]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[35]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[35]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[35]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[35]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[35]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[35]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[35]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[35]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[35]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[36]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[36]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[36]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[36]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[36]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[36]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[36]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[36]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[36]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[36]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[37]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[37]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[37]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[37]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[37]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[37]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[37]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[37]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[37]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[37]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[38]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[38]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[38]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[38]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[38]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[38]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[38]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[38]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[38]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[38]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[39]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[39]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[39]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[39]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[39]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[39]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[39]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[39]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[39]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[39]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[40]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[40]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[40]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[40]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[40]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[40]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[40]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[40]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[40]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[40]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[41]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[41]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[41]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[41]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[41]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[41]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[41]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[41]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[41]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[41]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[42]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[42]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[42]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[42]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[42]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[42]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[42]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[42]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[42]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[42]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[43]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[43]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[43]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[43]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[43]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[43]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[43]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[43]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[43]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[43]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[44]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[44]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[44]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[44]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[44]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[44]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[44]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[44]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[44]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[44]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[45]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~655                     ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[45]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[45]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[45]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~mult_hlmac              ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[45]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[45]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[45]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~306                     ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[45]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[45]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[45]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~306                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[46]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~655                     ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[46]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[46]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[46]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~mult_hlmac              ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[46]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[46]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[46]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~306                     ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[46]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[46]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[46]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~306                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[47]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~655                     ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[47]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[47]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[47]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~mult_hlmac              ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[47]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[47]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[47]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~306                     ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[47]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[47]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[47]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~306                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[48]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~655                     ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[48]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[48]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[48]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~mult_hlmac              ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[48]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[48]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[48]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~306                     ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[48]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[48]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[48]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~306                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[49]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~655                     ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[49]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[49]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[49]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~mult_hlmac              ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[49]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[49]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[49]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~306                     ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[49]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[49]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[49]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult1~306                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[18]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[18]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[18]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[18]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[18]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[18]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[18]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[18]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[18]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[18]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[19]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[19]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[19]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[19]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[19]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[19]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[19]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[19]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[19]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[19]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[20]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[20]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[20]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[20]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[20]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[20]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[20]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[20]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[20]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[20]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[21]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[21]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[21]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[21]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[21]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[21]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[21]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[21]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[21]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[21]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[22]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[22]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[22]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[22]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[22]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[22]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[22]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[22]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[22]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[22]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[23]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[23]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[23]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[23]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[23]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[23]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[23]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[23]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[23]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[23]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[24]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[24]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[24]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[24]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[24]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[24]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[24]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[24]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[24]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[24]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[25]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[25]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[25]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[25]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[25]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[25]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[25]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[25]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[25]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[25]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[26]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[26]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[26]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[26]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[26]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[26]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[26]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[26]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[26]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[26]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[27]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[27]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[27]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[27]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[27]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[27]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[27]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[27]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[27]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[27]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[28]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[28]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[28]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[28]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[28]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[28]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[28]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[28]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[28]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[28]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[29]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[29]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[29]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[29]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[29]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[29]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[29]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[29]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[29]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[29]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[30]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[30]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[30]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[30]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[30]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[30]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[30]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[30]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[30]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[30]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[31]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[31]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[31]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[31]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[31]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[31]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[31]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[31]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[31]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[31]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[32]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[32]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[32]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[32]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[32]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[32]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[32]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[32]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[32]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[32]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[33]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[33]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[33]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[33]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[33]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[33]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[33]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[33]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[33]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[33]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[34]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[34]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[34]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[34]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[34]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[34]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[34]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[34]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[34]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[34]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[35]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[35]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[35]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[35]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[35]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[35]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[35]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[35]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[35]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[35]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[36]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[36]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[36]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[36]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[36]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[36]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[36]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[36]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[36]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[36]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[37]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[37]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[37]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[37]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[37]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[37]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[37]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[37]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[37]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[37]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[38]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[38]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[38]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[38]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[38]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[38]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[38]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[38]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[38]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[38]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[39]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[39]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[39]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[39]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[39]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[39]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[39]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[39]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[39]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[39]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[40]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[40]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[40]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[40]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[40]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[40]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[40]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[40]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[40]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[40]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[41]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[41]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[41]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[41]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[41]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[41]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[41]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[41]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[41]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[41]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[42]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[42]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[42]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[42]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[42]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[42]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[42]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[42]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[42]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[42]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[43]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[43]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[43]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[43]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[43]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[43]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[43]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[43]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[43]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[43]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[44]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[44]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[44]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[44]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036                    ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[44]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[44]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[44]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~655                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[44]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[44]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[44]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~mult_hlmac              ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[45]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~655                     ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[45]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[45]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[45]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~mult_hlmac              ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[45]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[45]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[45]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~314                     ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[45]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[45]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[45]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~314                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[46]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~655                     ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[46]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[46]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[46]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~mult_hlmac              ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[46]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[46]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[46]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~314                     ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[46]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[46]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[46]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~314                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[47]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~655                     ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[47]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[47]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[47]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~mult_hlmac              ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[47]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[47]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[47]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~314                     ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[47]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[47]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[47]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~314                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[48]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~655                     ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[48]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[48]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[48]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~mult_hlmac              ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[48]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[48]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[48]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~314                     ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[48]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[48]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[48]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~314                     ; AX               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[49]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~655                     ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[49]                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[49]~_Duplicate_1 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[49]~_Duplicate_1          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~mult_hlmac              ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[49]~_Duplicate_1          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[49]~_Duplicate_2 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[49]~_Duplicate_2          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~314                     ; AY               ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[49]~_Duplicate_2          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[49]~_Duplicate_3 ; Q                ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[49]~_Duplicate_3          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lockin_amplitude:amplitud_ca_li_inst|Mult0~314                     ; AX               ;                       ;
; coherent_average_sm:CA|h[2]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; coherent_average_sm:CA|h[2]~DUPLICATE                              ;                  ;                       ;
; coherent_average_sm:CA|h[4]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; coherent_average_sm:CA|h[4]~DUPLICATE                              ;                  ;                       ;
; coherent_average_sm:CA|h[5]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; coherent_average_sm:CA|h[5]~DUPLICATE                              ;                  ;                       ;
; coherent_average_sm:CA|k[1]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; coherent_average_sm:CA|k[1]~DUPLICATE                              ;                  ;                       ;
; coherent_average_sm:CA|n[1]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; coherent_average_sm:CA|n[1]~DUPLICATE                              ;                  ;                       ;
; coherent_average_sm:CA|state.limpiando                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; coherent_average_sm:CA|state.limpiando~DUPLICATE                   ;                  ;                       ;
; coherent_average_sm:CA|y~0                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; coherent_average_sm:CA|y~0DUPLICATE                                ;                  ;                       ;
; data_source:data_sim_rapida|n[0]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_source:data_sim_rapida|n[0]~DUPLICATE                         ;                  ;                       ;
; data_source:data_sim_rapida|n[2]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_source:data_sim_rapida|n[2]~DUPLICATE                         ;                  ;                       ;
; data_source:data_sim_rapida|n[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_source:data_sim_rapida|n[3]~DUPLICATE                         ;                  ;                       ;
; data_source:data_sim_rapida|n[4]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_source:data_sim_rapida|n[4]~DUPLICATE                         ;                  ;                       ;
; data_source:data_sim_rapida|n[5]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_source:data_sim_rapida|n[5]~DUPLICATE                         ;                  ;                       ;
; data_source:data_sim_rapida|n[6]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_source:data_sim_rapida|n[6]~DUPLICATE                         ;                  ;                       ;
; lockin:lockin_corto|acum_cuad[19]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|acum_cuad[19]~DUPLICATE                        ;                  ;                       ;
; lockin:lockin_corto|acum_cuad[20]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|acum_cuad[20]~DUPLICATE                        ;                  ;                       ;
; lockin:lockin_corto|acum_cuad[25]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|acum_cuad[25]~DUPLICATE                        ;                  ;                       ;
; lockin:lockin_corto|acum_cuad[26]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|acum_cuad[26]~DUPLICATE                        ;                  ;                       ;
; lockin:lockin_corto|acum_cuad[28]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|acum_cuad[28]~DUPLICATE                        ;                  ;                       ;
; lockin:lockin_corto|acum_cuad[30]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|acum_cuad[30]~DUPLICATE                        ;                  ;                       ;
; lockin:lockin_corto|acum_cuad[32]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|acum_cuad[32]~DUPLICATE                        ;                  ;                       ;
; lockin:lockin_corto|acum_cuad[33]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|acum_cuad[33]~DUPLICATE                        ;                  ;                       ;
; lockin:lockin_corto|acum_cuad[35]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|acum_cuad[35]~DUPLICATE                        ;                  ;                       ;
; lockin:lockin_corto|acum_cuad[36]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|acum_cuad[36]~DUPLICATE                        ;                  ;                       ;
; lockin:lockin_corto|acum_cuad[39]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|acum_cuad[39]~DUPLICATE                        ;                  ;                       ;
; lockin:lockin_corto|acum_cuad[40]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|acum_cuad[40]~DUPLICATE                        ;                  ;                       ;
; lockin:lockin_corto|acum_cuad[41]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|acum_cuad[41]~DUPLICATE                        ;                  ;                       ;
; lockin:lockin_corto|acum_cuad[43]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|acum_cuad[43]~DUPLICATE                        ;                  ;                       ;
; lockin:lockin_corto|acum_cuad[45]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|acum_cuad[45]~DUPLICATE                        ;                  ;                       ;
; lockin:lockin_corto|acum_cuad[46]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|acum_cuad[46]~DUPLICATE                        ;                  ;                       ;
; lockin:lockin_corto|acum_cuad[47]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|acum_cuad[47]~DUPLICATE                        ;                  ;                       ;
; lockin:lockin_corto|acum_cuad[48]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|acum_cuad[48]~DUPLICATE                        ;                  ;                       ;
; lockin:lockin_corto|acum_fase[19]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|acum_fase[19]~DUPLICATE                        ;                  ;                       ;
; lockin:lockin_corto|acum_fase[27]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|acum_fase[27]~DUPLICATE                        ;                  ;                       ;
; lockin:lockin_corto|acum_fase[29]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|acum_fase[29]~DUPLICATE                        ;                  ;                       ;
; lockin:lockin_corto|acum_fase[30]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|acum_fase[30]~DUPLICATE                        ;                  ;                       ;
; lockin:lockin_corto|acum_fase[33]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|acum_fase[33]~DUPLICATE                        ;                  ;                       ;
; lockin:lockin_corto|acum_fase[38]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|acum_fase[38]~DUPLICATE                        ;                  ;                       ;
; lockin:lockin_corto|acum_fase[40]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|acum_fase[40]~DUPLICATE                        ;                  ;                       ;
; lockin:lockin_corto|acum_fase[41]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|acum_fase[41]~DUPLICATE                        ;                  ;                       ;
; lockin:lockin_corto|acum_fase[43]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|acum_fase[43]~DUPLICATE                        ;                  ;                       ;
; lockin:lockin_corto|acum_fase[46]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|acum_fase[46]~DUPLICATE                        ;                  ;                       ;
; lockin:lockin_corto|acum_fase[47]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|acum_fase[47]~DUPLICATE                        ;                  ;                       ;
; lockin:lockin_corto|acum_fase[48]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|acum_fase[48]~DUPLICATE                        ;                  ;                       ;
; lockin:lockin_corto|acum_fase[49]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|acum_fase[49]~DUPLICATE                        ;                  ;                       ;
; lockin:lockin_corto|k[1]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|k[1]~DUPLICATE                                 ;                  ;                       ;
; lockin:lockin_corto|k[2]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|k[2]~DUPLICATE                                 ;                  ;                       ;
; lockin:lockin_corto|n[0]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|n[0]~DUPLICATE                                 ;                  ;                       ;
; lockin:lockin_corto|n[1]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|n[1]~DUPLICATE                                 ;                  ;                       ;
; lockin:lockin_corto|n[2]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|n[2]~DUPLICATE                                 ;                  ;                       ;
; lockin:lockin_corto|n[3]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin:lockin_corto|n[3]~DUPLICATE                                 ;                  ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|i[4]                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin_amplitude:amplitud_ca_li_inst|i[4]~DUPLICATE                ;                  ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|i[12]                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin_amplitude:amplitud_ca_li_inst|i[12]~DUPLICATE               ;                  ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|i[15]                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin_amplitude:amplitud_ca_li_inst|i[15]~DUPLICATE               ;                  ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|i[17]                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin_amplitude:amplitud_ca_li_inst|i[17]~DUPLICATE               ;                  ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|i[18]                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin_amplitude:amplitud_ca_li_inst|i[18]~DUPLICATE               ;                  ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|i[25]                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin_amplitude:amplitud_ca_li_inst|i[25]~DUPLICATE               ;                  ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|i[31]                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin_amplitude:amplitud_ca_li_inst|i[31]~DUPLICATE               ;                  ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|r[19]                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin_amplitude:amplitud_ca_li_inst|r[19]~DUPLICATE               ;                  ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|r[24]                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin_amplitude:amplitud_ca_li_inst|r[24]~DUPLICATE               ;                  ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|r[29]                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin_amplitude:amplitud_ca_li_inst|r[29]~DUPLICATE               ;                  ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|r[30]                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin_amplitude:amplitud_ca_li_inst|r[30]~DUPLICATE               ;                  ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|r[33]                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin_amplitude:amplitud_ca_li_inst|r[33]~DUPLICATE               ;                  ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|sq_root[1]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin_amplitude:amplitud_ca_li_inst|sq_root[1]~DUPLICATE          ;                  ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|sq_root[2]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin_amplitude:amplitud_ca_li_inst|sq_root[2]~DUPLICATE          ;                  ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|sq_root[3]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin_amplitude:amplitud_ca_li_inst|sq_root[3]~DUPLICATE          ;                  ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|sq_root[4]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin_amplitude:amplitud_ca_li_inst|sq_root[4]~DUPLICATE          ;                  ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|sq_root[8]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin_amplitude:amplitud_ca_li_inst|sq_root[8]~DUPLICATE          ;                  ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|sq_root[10]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin_amplitude:amplitud_ca_li_inst|sq_root[10]~DUPLICATE         ;                  ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|sq_root[11]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin_amplitude:amplitud_ca_li_inst|sq_root[11]~DUPLICATE         ;                  ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|sq_root[12]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin_amplitude:amplitud_ca_li_inst|sq_root[12]~DUPLICATE         ;                  ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|sq_root[13]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin_amplitude:amplitud_ca_li_inst|sq_root[13]~DUPLICATE         ;                  ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|sq_root[14]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin_amplitude:amplitud_ca_li_inst|sq_root[14]~DUPLICATE         ;                  ;                       ;
; lockin_amplitude:amplitud_ca_li_inst|sq_root[27]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lockin_amplitude:amplitud_ca_li_inst|sq_root[27]~DUPLICATE         ;                  ;                       ;
+-----------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4266 ) ; 0.00 % ( 0 / 4266 )        ; 0.00 % ( 0 / 4266 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4266 ) ; 0.00 % ( 0 / 4266 )        ; 0.00 % ( 0 / 4266 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4252 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 14 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/MatiOliva/Documents/00-ProyectosQuartus/lia_ca_articulo/lockin_coherent_average/coherent_average_tb/output_files/coherent_average_tb.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,562 / 32,070     ; 5 %   ;
; ALMs needed [=A-B+C]                                        ; 1,562              ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,681 / 32,070     ; 5 %   ;
;         [a] ALMs used for LUT logic and registers           ; 251                ;       ;
;         [b] ALMs used for LUT logic                         ; 1,271              ;       ;
;         [c] ALMs used for registers                         ; 159                ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 159 / 32,070       ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 40 / 32,070        ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                  ;       ;
;         [c] Due to LAB input limits                         ; 40                 ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; Low                ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 230 / 3,207        ; 7 %   ;
;     -- Logic LABs                                           ; 230                ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 2,891              ;       ;
;     -- 7 input functions                                    ; 0                  ;       ;
;     -- 6 input functions                                    ; 68                 ;       ;
;     -- 5 input functions                                    ; 259                ;       ;
;     -- 4 input functions                                    ; 728                ;       ;
;     -- <=3 input functions                                  ; 1,836              ;       ;
; Combinational ALUT usage for route-throughs                 ; 212                ;       ;
;                                                             ;                    ;       ;
; Dedicated logic registers                                   ; 897                ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 819 / 64,140       ; 1 %   ;
;         -- Secondary logic registers                        ; 78 / 64,140        ; < 1 % ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 824                ;       ;
;         -- Routing optimization registers                   ; 73                 ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 99 / 457           ; 22 %  ;
;     -- Clock pins                                           ; 4 / 8              ; 50 %  ;
;     -- Dedicated input pins                                 ; 0 / 21             ; 0 %   ;
;                                                             ;                    ;       ;
; Hard processor system peripheral utilization                ;                    ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )      ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )      ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )      ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )      ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )      ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )      ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )      ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )      ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )      ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )      ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )      ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )      ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )      ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )      ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )      ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )      ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )      ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )      ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )      ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )      ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )      ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )      ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )      ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )      ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )      ;       ;
;                                                             ;                    ;       ;
; M10K blocks                                                 ; 2 / 397            ; < 1 % ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 1,728 / 4,065,280  ; < 1 % ;
; Total block memory implementation bits                      ; 20,480 / 4,065,280 ; < 1 % ;
;                                                             ;                    ;       ;
; Total DSP Blocks                                            ; 14 / 87            ; 16 %  ;
;                                                             ;                    ;       ;
; Fractional PLLs                                             ; 1 / 6              ; 17 %  ;
; Global signals                                              ; 4                  ;       ;
;     -- Global clocks                                        ; 4 / 16             ; 25 %  ;
;     -- Quadrant clocks                                      ; 0 / 66             ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100            ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100            ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4              ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2              ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 1.4% / 1.4% / 1.3% ;       ;
; Peak interconnect usage (total/H/V)                         ; 8.9% / 8.7% / 9.7% ;       ;
; Maximum fan-out                                             ; 742                ;       ;
; Highest non-global fan-out                                  ; 323                ;       ;
; Total fan-out                                               ; 13649              ;       ;
; Average fan-out                                             ; 3.23               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1562 / 32070 ( 5 % )  ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1562                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1681 / 32070 ( 5 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 251                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1271                  ; 0                              ;
;         [c] ALMs used for registers                         ; 159                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 159 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 40 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 40                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 230 / 3207 ( 7 % )    ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 230                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 2891                  ; 0                              ;
;     -- 7 input functions                                    ; 0                     ; 0                              ;
;     -- 6 input functions                                    ; 68                    ; 0                              ;
;     -- 5 input functions                                    ; 259                   ; 0                              ;
;     -- 4 input functions                                    ; 728                   ; 0                              ;
;     -- <=3 input functions                                  ; 1836                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 212                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 819 / 64140 ( 1 % )   ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 78 / 64140 ( < 1 % )  ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 824                   ; 0                              ;
;         -- Routing optimization registers                   ; 73                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 97                    ; 2                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 1728                  ; 0                              ;
; Total block memory implementation bits                      ; 20480                 ; 0                              ;
; M10K block                                                  ; 2 / 397 ( < 1 % )     ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 14 / 87 ( 16 % )      ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 4 / 116 ( 3 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 3 / 54 ( 5 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 1658                  ; 0                              ;
;     -- Registered Input Connections                         ; 1627                  ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 1658                           ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 13980                 ; 1721                           ;
;     -- Registered Connections                               ; 3912                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 1658                           ;
;     -- hard_block:auto_generated_inst                       ; 1658                  ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 15                    ; 2                              ;
;     -- Output Ports                                         ; 84                    ; 4                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK_50 ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; KEY[0]   ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 745                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; KEY[1]   ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; KEY[2]   ; W15   ; 3B       ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; KEY[3]   ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[0]    ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 222                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[1]    ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[2]    ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[3]    ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[4]    ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[5]    ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[6]    ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[7]    ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[8]    ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[9]    ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; A_ca_li[0]  ; AC20  ; 4A       ; 76           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; A_ca_li[10] ; Y17   ; 4A       ; 68           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; A_ca_li[11] ; AK24  ; 4A       ; 72           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; A_ca_li[12] ; AH22  ; 4A       ; 66           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; A_ca_li[13] ; AG22  ; 4A       ; 66           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; A_ca_li[14] ; AE19  ; 4A       ; 66           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; A_ca_li[15] ; AA19  ; 4A       ; 72           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; A_ca_li[1]  ; AA30  ; 5B       ; 89           ; 21           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; A_ca_li[2]  ; AK23  ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; A_ca_li[3]  ; AG25  ; 4A       ; 78           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; A_ca_li[4]  ; AH25  ; 4A       ; 78           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; A_ca_li[5]  ; AD19  ; 4A       ; 76           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; A_ca_li[6]  ; AJ25  ; 4A       ; 74           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; A_ca_li[7]  ; AA18  ; 4A       ; 68           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; A_ca_li[8]  ; AF24  ; 4A       ; 74           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; A_ca_li[9]  ; AF20  ; 4A       ; 70           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; A_li[0]     ; AJ5   ; 3B       ; 24           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; A_li[10]    ; B8    ; 8A       ; 30           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; A_li[11]    ; H8    ; 8A       ; 24           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; A_li[12]    ; B12   ; 8A       ; 38           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; A_li[13]    ; H12   ; 8A       ; 20           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; A_li[14]    ; AH14  ; 3B       ; 30           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; A_li[15]    ; AK8   ; 3B       ; 28           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; A_li[1]     ; A3    ; 8A       ; 24           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; A_li[2]     ; AG11  ; 3B       ; 18           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; A_li[3]     ; E2    ; 8A       ; 8            ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; A_li[4]     ; AK13  ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; A_li[5]     ; AF16  ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; A_li[6]     ; G8    ; 8A       ; 24           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; A_li[7]     ; K8    ; 8A       ; 8            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; A_li[8]     ; AD21  ; 4A       ; 82           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; A_li[9]     ; E7    ; 8A       ; 4            ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX0[0]     ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]     ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]     ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]     ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]     ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]     ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]     ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]     ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]     ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]     ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]     ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]     ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]     ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]     ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0]     ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]     ; AE29  ; 5B       ; 89           ; 23           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]     ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]     ; AC28  ; 5B       ; 89           ; 20           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]     ; AD30  ; 5B       ; 89           ; 25           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]     ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]     ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0]     ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]     ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]     ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]     ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]     ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]     ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]     ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0]     ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1]     ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2]     ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3]     ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4]     ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5]     ; V23   ; 5A       ; 89           ; 15           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6]     ; W25   ; 5B       ; 89           ; 20           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0]     ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1]     ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2]     ; Y27   ; 5B       ; 89           ; 25           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3]     ; AB27  ; 5B       ; 89           ; 23           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4]     ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5]     ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6]     ; AA25  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]     ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]     ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]     ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]     ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]     ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]     ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]     ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]     ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]     ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]     ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 10 / 32 ( 31 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 10 / 48 ( 21 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 24 / 80 ( 30 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 32 / 32 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 14 / 16 ( 88 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 9 / 80 ( 11 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; A_li[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; KEY[0]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; KEY[1]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; A_ca_li[7]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA19     ; 176        ; 4A             ; A_ca_li[15]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; HEX4[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; HEX5[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; HEX5[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; HEX5[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; A_ca_li[1]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; SW[0]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; HEX3[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; HEX2[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; HEX3[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; HEX5[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; HEX5[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; HEX3[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; SW[7]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; SW[1]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; A_ca_li[0]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; HEX3[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; HEX3[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B             ; HEX2[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; HEX2[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; HEX2[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; SW[8]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; SW[4]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A             ; SW[5]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; A_ca_li[5]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; A_li[8]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; HEX3[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; HEX3[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; HEX1[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; HEX2[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; HEX2[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; SW[6]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; SW[9]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; A_ca_li[14]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; HEX0[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; HEX0[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; HEX0[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; HEX2[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; SW[2]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; SW[3]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; A_li[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; A_ca_li[9]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; A_ca_li[8]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; HEX0[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; HEX1[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; HEX1[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; A_li[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; A_ca_li[13]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; A_ca_li[3]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; HEX0[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; HEX0[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; HEX1[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; A_li[14]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; A_ca_li[12]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; A_ca_li[4]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; HEX0[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; HEX1[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; HEX1[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; A_li[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; A_ca_li[6]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; HEX1[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; A_li[15]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; A_li[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; A_ca_li[2]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK24     ; 177        ; 4A             ; A_ca_li[11]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; A_li[10]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; A_li[12]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; A_li[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; A_li[9]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; A_li[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; A_li[11]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; A_li[13]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; A_li[7]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; LEDR[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; LEDR[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; LEDR[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; HEX4[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; HEX5[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; KEY[2]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; LEDR[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; LEDR[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; LEDR[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; LEDR[7]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; LEDR[8]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; HEX4[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; HEX4[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; HEX4[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; KEY[3]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; A_ca_li[10]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; LEDR[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; LEDR[9]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; HEX4[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; HEX4[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; HEX5[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+-------------+-------------------------------+
; Pin Name    ; Reason                        ;
+-------------+-------------------------------+
; SW[1]       ; Incomplete set of assignments ;
; SW[2]       ; Incomplete set of assignments ;
; SW[3]       ; Incomplete set of assignments ;
; SW[4]       ; Incomplete set of assignments ;
; SW[5]       ; Incomplete set of assignments ;
; SW[6]       ; Incomplete set of assignments ;
; SW[7]       ; Incomplete set of assignments ;
; SW[9]       ; Incomplete set of assignments ;
; KEY[1]      ; Incomplete set of assignments ;
; KEY[2]      ; Incomplete set of assignments ;
; KEY[3]      ; Incomplete set of assignments ;
; LEDR[0]     ; Incomplete set of assignments ;
; LEDR[1]     ; Incomplete set of assignments ;
; LEDR[2]     ; Incomplete set of assignments ;
; LEDR[3]     ; Incomplete set of assignments ;
; LEDR[4]     ; Incomplete set of assignments ;
; LEDR[5]     ; Incomplete set of assignments ;
; LEDR[6]     ; Incomplete set of assignments ;
; LEDR[7]     ; Incomplete set of assignments ;
; LEDR[8]     ; Incomplete set of assignments ;
; LEDR[9]     ; Incomplete set of assignments ;
; HEX0[6]     ; Incomplete set of assignments ;
; HEX0[5]     ; Incomplete set of assignments ;
; HEX0[4]     ; Incomplete set of assignments ;
; HEX0[3]     ; Incomplete set of assignments ;
; HEX0[2]     ; Incomplete set of assignments ;
; HEX0[1]     ; Incomplete set of assignments ;
; HEX0[0]     ; Incomplete set of assignments ;
; HEX1[6]     ; Incomplete set of assignments ;
; HEX1[5]     ; Incomplete set of assignments ;
; HEX1[4]     ; Incomplete set of assignments ;
; HEX1[3]     ; Incomplete set of assignments ;
; HEX1[2]     ; Incomplete set of assignments ;
; HEX1[1]     ; Incomplete set of assignments ;
; HEX1[0]     ; Incomplete set of assignments ;
; HEX2[6]     ; Incomplete set of assignments ;
; HEX2[5]     ; Incomplete set of assignments ;
; HEX2[4]     ; Incomplete set of assignments ;
; HEX2[3]     ; Incomplete set of assignments ;
; HEX2[2]     ; Incomplete set of assignments ;
; HEX2[1]     ; Incomplete set of assignments ;
; HEX2[0]     ; Incomplete set of assignments ;
; HEX3[6]     ; Incomplete set of assignments ;
; HEX3[5]     ; Incomplete set of assignments ;
; HEX3[4]     ; Incomplete set of assignments ;
; HEX3[3]     ; Incomplete set of assignments ;
; HEX3[2]     ; Incomplete set of assignments ;
; HEX3[1]     ; Incomplete set of assignments ;
; HEX3[0]     ; Incomplete set of assignments ;
; HEX4[6]     ; Incomplete set of assignments ;
; HEX4[5]     ; Incomplete set of assignments ;
; HEX4[4]     ; Incomplete set of assignments ;
; HEX4[3]     ; Incomplete set of assignments ;
; HEX4[2]     ; Incomplete set of assignments ;
; HEX4[1]     ; Incomplete set of assignments ;
; HEX4[0]     ; Incomplete set of assignments ;
; HEX5[6]     ; Incomplete set of assignments ;
; HEX5[5]     ; Incomplete set of assignments ;
; HEX5[4]     ; Incomplete set of assignments ;
; HEX5[3]     ; Incomplete set of assignments ;
; HEX5[2]     ; Incomplete set of assignments ;
; HEX5[1]     ; Incomplete set of assignments ;
; HEX5[0]     ; Incomplete set of assignments ;
; A_li[0]     ; Incomplete set of assignments ;
; A_li[1]     ; Incomplete set of assignments ;
; A_li[2]     ; Incomplete set of assignments ;
; A_li[3]     ; Incomplete set of assignments ;
; A_li[4]     ; Incomplete set of assignments ;
; A_li[5]     ; Incomplete set of assignments ;
; A_li[6]     ; Incomplete set of assignments ;
; A_li[7]     ; Incomplete set of assignments ;
; A_li[8]     ; Incomplete set of assignments ;
; A_li[9]     ; Incomplete set of assignments ;
; A_li[10]    ; Incomplete set of assignments ;
; A_li[11]    ; Incomplete set of assignments ;
; A_li[12]    ; Incomplete set of assignments ;
; A_li[13]    ; Incomplete set of assignments ;
; A_li[14]    ; Incomplete set of assignments ;
; A_li[15]    ; Incomplete set of assignments ;
; A_ca_li[0]  ; Incomplete set of assignments ;
; A_ca_li[1]  ; Incomplete set of assignments ;
; A_ca_li[2]  ; Incomplete set of assignments ;
; A_ca_li[3]  ; Incomplete set of assignments ;
; A_ca_li[4]  ; Incomplete set of assignments ;
; A_ca_li[5]  ; Incomplete set of assignments ;
; A_ca_li[6]  ; Incomplete set of assignments ;
; A_ca_li[7]  ; Incomplete set of assignments ;
; A_ca_li[8]  ; Incomplete set of assignments ;
; A_ca_li[9]  ; Incomplete set of assignments ;
; A_ca_li[10] ; Incomplete set of assignments ;
; A_ca_li[11] ; Incomplete set of assignments ;
; A_ca_li[12] ; Incomplete set of assignments ;
; A_ca_li[13] ; Incomplete set of assignments ;
; A_ca_li[14] ; Incomplete set of assignments ;
; A_ca_li[15] ; Incomplete set of assignments ;
; SW[0]       ; Incomplete set of assignments ;
; CLOCK_50    ; Incomplete set of assignments ;
; KEY[0]      ; Incomplete set of assignments ;
; SW[8]       ; Incomplete set of assignments ;
; A_li[0]     ; Missing location assignment   ;
; A_li[1]     ; Missing location assignment   ;
; A_li[2]     ; Missing location assignment   ;
; A_li[3]     ; Missing location assignment   ;
; A_li[4]     ; Missing location assignment   ;
; A_li[5]     ; Missing location assignment   ;
; A_li[6]     ; Missing location assignment   ;
; A_li[7]     ; Missing location assignment   ;
; A_li[8]     ; Missing location assignment   ;
; A_li[9]     ; Missing location assignment   ;
; A_li[10]    ; Missing location assignment   ;
; A_li[11]    ; Missing location assignment   ;
; A_li[12]    ; Missing location assignment   ;
; A_li[13]    ; Missing location assignment   ;
; A_li[14]    ; Missing location assignment   ;
; A_li[15]    ; Missing location assignment   ;
; A_ca_li[0]  ; Missing location assignment   ;
; A_ca_li[1]  ; Missing location assignment   ;
; A_ca_li[2]  ; Missing location assignment   ;
; A_ca_li[3]  ; Missing location assignment   ;
; A_ca_li[4]  ; Missing location assignment   ;
; A_ca_li[5]  ; Missing location assignment   ;
; A_ca_li[6]  ; Missing location assignment   ;
; A_ca_li[7]  ; Missing location assignment   ;
; A_ca_li[8]  ; Missing location assignment   ;
; A_ca_li[9]  ; Missing location assignment   ;
; A_ca_li[10] ; Missing location assignment   ;
; A_ca_li[11] ; Missing location assignment   ;
; A_ca_li[12] ; Missing location assignment   ;
; A_ca_li[13] ; Missing location assignment   ;
; A_ca_li[14] ; Missing location assignment   ;
; A_ca_li[15] ; Missing location assignment   ;
+-------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                               ;
+----------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                    ;                            ;
+----------------------------------------------------------------------------------------------------+----------------------------+
; clocks:u0|clocks_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                    ; Integer PLL                ;
;     -- PLL Location                                                                                ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                                     ; none                       ;
;     -- PLL Bandwidth                                                                               ; Auto                       ;
;         -- PLL Bandwidth Range                                                                     ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                   ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                  ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                           ; 300.0 MHz                  ;
;     -- PLL Operation Mode                                                                          ; Direct                     ;
;     -- PLL Freq Min Lock                                                                           ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                           ; 133.333333 MHz             ;
;     -- PLL Enable                                                                                  ; On                         ;
;     -- PLL Fractional Division                                                                     ; N/A                        ;
;     -- M Counter                                                                                   ; 12                         ;
;     -- N Counter                                                                                   ; 2                          ;
;     -- PLL Refclk Select                                                                           ;                            ;
;             -- PLL Refclk Select Location                                                          ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                                  ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                  ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                     ; N/A                        ;
;             -- CORECLKIN source                                                                    ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                  ; N/A                        ;
;             -- PLLIQCLKIN source                                                                   ; N/A                        ;
;             -- RXIQCLKIN source                                                                    ; N/A                        ;
;             -- CLKIN(0) source                                                                     ; CLOCK_50~input             ;
;             -- CLKIN(1) source                                                                     ; N/A                        ;
;             -- CLKIN(2) source                                                                     ; N/A                        ;
;             -- CLKIN(3) source                                                                     ; N/A                        ;
;     -- PLL Output Counter                                                                          ;                            ;
;         -- clocks:u0|clocks_pll_0:pll_0|altera_pll:altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                              ; 10.0 MHz                   ;
;             -- Output Clock Location                                                               ; PLLOUTPUTCOUNTER_X0_Y19_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                              ; Off                        ;
;             -- Duty Cycle                                                                          ; 50.0000                    ;
;             -- Phase Shift                                                                         ; 0.000000 degrees           ;
;             -- C Counter                                                                           ; 30                         ;
;             -- C Counter PH Mux PRST                                                               ; 0                          ;
;             -- C Counter PRST                                                                      ; 1                          ;
;         -- clocks:u0|clocks_pll_0:pll_0|altera_pll:altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                              ; 60.0 MHz                   ;
;             -- Output Clock Location                                                               ; PLLOUTPUTCOUNTER_X0_Y21_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                              ; On                         ;
;             -- Duty Cycle                                                                          ; 50.0000                    ;
;             -- Phase Shift                                                                         ; 0.000000 degrees           ;
;             -- C Counter                                                                           ; 5                          ;
;             -- C Counter PH Mux PRST                                                               ; 0                          ;
;             -- C Counter PRST                                                                      ; 1                          ;
;         -- clocks:u0|clocks_pll_0:pll_0|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                              ; 100.0 MHz                  ;
;             -- Output Clock Location                                                               ; PLLOUTPUTCOUNTER_X0_Y20_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                              ; On                         ;
;             -- Duty Cycle                                                                          ; 50.0000                    ;
;             -- Phase Shift                                                                         ; 0.000000 degrees           ;
;             -- C Counter                                                                           ; 3                          ;
;             -- C Counter PH Mux PRST                                                               ; 0                          ;
;             -- C Counter PRST                                                                      ; 1                          ;
;                                                                                                    ;                            ;
+----------------------------------------------------------------------------------------------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+
; Compilation Hierarchy Node                ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                       ; Entity Name            ; Library Name ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+
; |coherent_average_tb                      ; 1562.0 (0.5)         ; 1680.0 (0.5)                     ; 157.5 (0.0)                                       ; 39.5 (0.0)                       ; 0.0 (0.0)            ; 2891 (1)            ; 897 (0)                   ; 0 (0)         ; 1728              ; 2     ; 14         ; 99   ; 0            ; |coherent_average_tb                                                                                                                                      ; coherent_average_tb    ; work         ;
;    |BCD_display:display|                  ; 17.5 (0.0)           ; 17.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|BCD_display:display                                                                                                                  ; BCD_display            ; work         ;
;       |segment7:hex0|                     ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|BCD_display:display|segment7:hex0                                                                                                    ; segment7               ; work         ;
;       |segment7:hex1|                     ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|BCD_display:display|segment7:hex1                                                                                                    ; segment7               ; work         ;
;       |segment7:hex2|                     ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|BCD_display:display|segment7:hex2                                                                                                    ; segment7               ; work         ;
;       |segment7:hex3|                     ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|BCD_display:display|segment7:hex3                                                                                                    ; segment7               ; work         ;
;       |segment7:hex4|                     ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|BCD_display:display|segment7:hex4                                                                                                    ; segment7               ; work         ;
;    |clocks:u0|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|clocks:u0                                                                                                                            ; clocks                 ; clocks       ;
;       |clocks_pll_0:pll_0|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|clocks:u0|clocks_pll_0:pll_0                                                                                                         ; clocks_pll_0           ; clocks       ;
;          |altera_pll:altera_pll_i|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|clocks:u0|clocks_pll_0:pll_0|altera_pll:altera_pll_i                                                                                 ; altera_pll             ; work         ;
;    |coherent_average_sm:CA|               ; 112.5 (112.5)        ; 147.5 (147.5)                    ; 35.0 (35.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 157 (157)           ; 245 (245)                 ; 0 (0)         ; 1728              ; 2     ; 0          ; 0    ; 0            ; |coherent_average_tb|coherent_average_sm:CA                                                                                                               ; coherent_average_sm    ; work         ;
;       |altsyncram:y_rtl_0|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 864               ; 1     ; 0          ; 0    ; 0            ; |coherent_average_tb|coherent_average_sm:CA|altsyncram:y_rtl_0                                                                                            ; altsyncram             ; work         ;
;          |altsyncram_63n1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 864               ; 1     ; 0          ; 0    ; 0            ; |coherent_average_tb|coherent_average_sm:CA|altsyncram:y_rtl_0|altsyncram_63n1:auto_generated                                                             ; altsyncram_63n1        ; work         ;
;       |altsyncram:y_rtl_1|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 864               ; 1     ; 0          ; 0    ; 0            ; |coherent_average_tb|coherent_average_sm:CA|altsyncram:y_rtl_1                                                                                            ; altsyncram             ; work         ;
;          |altsyncram_c6j1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 864               ; 1     ; 0          ; 0    ; 0            ; |coherent_average_tb|coherent_average_sm:CA|altsyncram:y_rtl_1|altsyncram_c6j1:auto_generated                                                             ; altsyncram_c6j1        ; work         ;
;    |data_source:data_sim_rapida|          ; 13.8 (13.8)          ; 15.5 (15.5)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|data_source:data_sim_rapida                                                                                                          ; data_source            ; work         ;
;    |descomponer_en_digitos:desc_li|       ; 482.5 (0.0)          ; 482.8 (0.0)                      ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 964 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li                                                                                                       ; descomponer_en_digitos ; work         ;
;       |lpm_divide:Div0|                   ; 67.0 (0.0)           ; 67.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 134 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li|lpm_divide:Div0                                                                                       ; lpm_divide             ; work         ;
;          |lpm_divide_kbm:auto_generated|  ; 67.0 (0.0)           ; 67.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 134 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated                                                         ; lpm_divide_kbm         ; work         ;
;             |sign_div_unsign_qlh:divider| ; 67.0 (0.0)           ; 67.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 134 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider                             ; sign_div_unsign_qlh    ; work         ;
;                |alt_u_div_qve:divider|    ; 67.0 (67.0)          ; 67.0 (67.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 134 (134)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider       ; alt_u_div_qve          ; work         ;
;       |lpm_divide:Div1|                   ; 85.3 (0.0)           ; 85.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 171 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li|lpm_divide:Div1                                                                                       ; lpm_divide             ; work         ;
;          |lpm_divide_nbm:auto_generated|  ; 85.3 (0.0)           ; 85.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 171 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated                                                         ; lpm_divide_nbm         ; work         ;
;             |sign_div_unsign_tlh:divider| ; 85.3 (0.0)           ; 85.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 171 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider                             ; sign_div_unsign_tlh    ; work         ;
;                |alt_u_div_00f:divider|    ; 85.3 (85.3)          ; 85.3 (85.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 171 (171)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider       ; alt_u_div_00f          ; work         ;
;       |lpm_divide:Div2|                   ; 77.5 (0.0)           ; 77.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 155 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li|lpm_divide:Div2                                                                                       ; lpm_divide             ; work         ;
;          |lpm_divide_1dm:auto_generated|  ; 77.5 (0.0)           ; 77.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 155 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated                                                         ; lpm_divide_1dm         ; work         ;
;             |sign_div_unsign_7nh:divider| ; 77.5 (0.0)           ; 77.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 155 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider                             ; sign_div_unsign_7nh    ; work         ;
;                |alt_u_div_k2f:divider|    ; 77.5 (77.5)          ; 77.5 (77.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 155 (155)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider       ; alt_u_div_k2f          ; work         ;
;       |lpm_divide:Div3|                   ; 34.5 (0.0)           ; 34.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li|lpm_divide:Div3                                                                                       ; lpm_divide             ; work         ;
;          |lpm_divide_5dm:auto_generated|  ; 34.5 (0.0)           ; 34.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated                                                         ; lpm_divide_5dm         ; work         ;
;             |sign_div_unsign_bnh:divider| ; 34.5 (0.0)           ; 34.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider                             ; sign_div_unsign_bnh    ; work         ;
;                |alt_u_div_s2f:divider|    ; 34.5 (34.5)          ; 34.5 (34.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (69)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider       ; alt_u_div_s2f          ; work         ;
;       |lpm_divide:Mod0|                   ; 69.5 (0.0)           ; 69.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 138 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li|lpm_divide:Mod0                                                                                       ; lpm_divide             ; work         ;
;          |lpm_divide_n3m:auto_generated|  ; 69.5 (0.0)           ; 69.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 138 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated                                                         ; lpm_divide_n3m         ; work         ;
;             |sign_div_unsign_qlh:divider| ; 69.5 (0.0)           ; 69.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 138 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider                             ; sign_div_unsign_qlh    ; work         ;
;                |alt_u_div_qve:divider|    ; 69.5 (69.5)          ; 69.5 (69.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 138 (138)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider       ; alt_u_div_qve          ; work         ;
;       |lpm_divide:Mod1|                   ; 63.0 (0.0)           ; 63.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li|lpm_divide:Mod1                                                                                       ; lpm_divide             ; work         ;
;          |lpm_divide_n3m:auto_generated|  ; 63.0 (0.0)           ; 63.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li|lpm_divide:Mod1|lpm_divide_n3m:auto_generated                                                         ; lpm_divide_n3m         ; work         ;
;             |sign_div_unsign_qlh:divider| ; 63.0 (0.0)           ; 63.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li|lpm_divide:Mod1|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider                             ; sign_div_unsign_qlh    ; work         ;
;                |alt_u_div_qve:divider|    ; 63.0 (63.0)          ; 63.5 (63.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (126)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li|lpm_divide:Mod1|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider       ; alt_u_div_qve          ; work         ;
;       |lpm_divide:Mod2|                   ; 46.5 (0.0)           ; 46.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li|lpm_divide:Mod2                                                                                       ; lpm_divide             ; work         ;
;          |lpm_divide_n3m:auto_generated|  ; 46.5 (0.0)           ; 46.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li|lpm_divide:Mod2|lpm_divide_n3m:auto_generated                                                         ; lpm_divide_n3m         ; work         ;
;             |sign_div_unsign_qlh:divider| ; 46.5 (0.0)           ; 46.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li|lpm_divide:Mod2|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider                             ; sign_div_unsign_qlh    ; work         ;
;                |alt_u_div_qve:divider|    ; 46.5 (46.5)          ; 46.5 (46.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (93)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li|lpm_divide:Mod2|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider       ; alt_u_div_qve          ; work         ;
;       |lpm_divide:Mod3|                   ; 30.0 (0.0)           ; 30.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li|lpm_divide:Mod3                                                                                       ; lpm_divide             ; work         ;
;          |lpm_divide_n3m:auto_generated|  ; 30.0 (0.0)           ; 30.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li|lpm_divide:Mod3|lpm_divide_n3m:auto_generated                                                         ; lpm_divide_n3m         ; work         ;
;             |sign_div_unsign_qlh:divider| ; 30.0 (0.0)           ; 30.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li|lpm_divide:Mod3|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider                             ; sign_div_unsign_qlh    ; work         ;
;                |alt_u_div_qve:divider|    ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li|lpm_divide:Mod3|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider       ; alt_u_div_qve          ; work         ;
;       |lpm_divide:Mod4|                   ; 9.0 (0.0)            ; 9.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li|lpm_divide:Mod4                                                                                       ; lpm_divide             ; work         ;
;          |lpm_divide_n3m:auto_generated|  ; 9.0 (0.0)            ; 9.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li|lpm_divide:Mod4|lpm_divide_n3m:auto_generated                                                         ; lpm_divide_n3m         ; work         ;
;             |sign_div_unsign_qlh:divider| ; 9.0 (0.0)            ; 9.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li|lpm_divide:Mod4|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider                             ; sign_div_unsign_qlh    ; work         ;
;                |alt_u_div_qve:divider|    ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|descomponer_en_digitos:desc_li|lpm_divide:Mod4|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider       ; alt_u_div_qve          ; work         ;
;    |lockin:lockin_corto|                  ; 117.2 (117.2)        ; 186.5 (186.5)                    ; 69.3 (69.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 230 (230)           ; 335 (335)                 ; 0 (0)         ; 0                 ; 0     ; 6          ; 0    ; 0            ; |coherent_average_tb|lockin:lockin_corto                                                                                                                  ; lockin                 ; work         ;
;    |lockin_amplitude:amplitud_ca_li_inst| ; 818.0 (209.5)        ; 829.7 (211.7)                    ; 51.2 (6.7)                                        ; 39.5 (4.5)                       ; 0.0 (0.0)            ; 1470 (309)          ; 294 (294)                 ; 0 (0)         ; 0                 ; 0     ; 8          ; 0    ; 0            ; |coherent_average_tb|lockin_amplitude:amplitud_ca_li_inst                                                                                                 ; lockin_amplitude       ; work         ;
;       |lpm_divide:Div0|                   ; 608.5 (0.0)          ; 617.9 (0.0)                      ; 44.4 (0.0)                                        ; 35.0 (0.0)                       ; 0.0 (0.0)            ; 1161 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|lockin_amplitude:amplitud_ca_li_inst|lpm_divide:Div0                                                                                 ; lpm_divide             ; work         ;
;          |lpm_divide_9dm:auto_generated|  ; 608.5 (0.0)          ; 617.9 (0.0)                      ; 44.4 (0.0)                                        ; 35.0 (0.0)                       ; 0.0 (0.0)            ; 1161 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|lockin_amplitude:amplitud_ca_li_inst|lpm_divide:Div0|lpm_divide_9dm:auto_generated                                                   ; lpm_divide_9dm         ; work         ;
;             |sign_div_unsign_fnh:divider| ; 608.5 (0.0)          ; 617.9 (0.0)                      ; 44.4 (0.0)                                        ; 35.0 (0.0)                       ; 0.0 (0.0)            ; 1161 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|lockin_amplitude:amplitud_ca_li_inst|lpm_divide:Div0|lpm_divide_9dm:auto_generated|sign_div_unsign_fnh:divider                       ; sign_div_unsign_fnh    ; work         ;
;                |alt_u_div_43f:divider|    ; 608.5 (608.5)        ; 617.9 (617.9)                    ; 44.4 (44.4)                                       ; 35.0 (35.0)                      ; 0.0 (0.0)            ; 1161 (1161)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coherent_average_tb|lockin_amplitude:amplitud_ca_li_inst|lpm_divide:Div0|lpm_divide_9dm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_43f:divider ; alt_u_div_43f          ; work         ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                        ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name        ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; SW[1]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A_li[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A_li[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A_li[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A_li[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A_li[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A_li[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A_li[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A_li[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A_li[8]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A_li[9]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A_li[10]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A_li[11]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A_li[12]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A_li[13]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A_li[14]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A_li[15]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A_ca_li[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A_ca_li[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A_ca_li[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A_ca_li[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A_ca_li[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A_ca_li[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A_ca_li[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A_ca_li[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A_ca_li[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A_ca_li[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A_ca_li[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A_ca_li[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A_ca_li[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A_ca_li[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A_ca_li[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A_ca_li[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[0]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                    ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; SW[1]                                                                                                                                                  ;                   ;         ;
; SW[2]                                                                                                                                                  ;                   ;         ;
; SW[3]                                                                                                                                                  ;                   ;         ;
; SW[4]                                                                                                                                                  ;                   ;         ;
; SW[5]                                                                                                                                                  ;                   ;         ;
; SW[6]                                                                                                                                                  ;                   ;         ;
; SW[7]                                                                                                                                                  ;                   ;         ;
; SW[9]                                                                                                                                                  ;                   ;         ;
; KEY[1]                                                                                                                                                 ;                   ;         ;
; KEY[2]                                                                                                                                                 ;                   ;         ;
; KEY[3]                                                                                                                                                 ;                   ;         ;
; SW[0]                                                                                                                                                  ;                   ;         ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|op_6~57          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|op_6~53          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|op_6~49          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|op_6~45          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|op_6~41          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|op_6~37          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|op_6~33          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|op_6~29          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|op_6~25          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|op_6~21          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|op_6~17          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|op_6~13          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|op_6~9           ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|op_6~5           ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|op_7~61          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|op_7~57          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|op_7~53          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|op_7~49          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|op_7~45          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|op_7~41          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|op_7~37          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|op_7~33          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|op_7~29          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|op_7~25          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|op_7~21          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|op_7~17          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|op_7~13          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|op_7~9           ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|op_7~6           ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|op_8~62          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|op_8~58          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|op_3~45          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|op_3~41          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|op_3~37          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|op_3~33          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|op_3~25          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|op_3~5           ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|op_3~9           ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|op_3~13          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|op_3~17          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|op_3~29          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|op_3~22          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|op_4~45          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|op_4~41          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|op_5~45          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|op_5~41          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|op_6~45          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|op_6~41          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|op_7~45          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|op_7~41          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|op_8~46          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|op_8~42          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|op_16~41         ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|op_16~37         ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|op_16~33         ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|op_16~25         ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|op_16~5          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|op_16~9          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|op_16~13         ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|op_16~17         ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|op_16~29         ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|op_16~21         ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|op_3~33          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|op_3~25          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|op_4~33          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|op_4~29          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|op_5~33          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|op_5~29          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|op_6~33          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|op_6~29          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|op_7~33          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|op_7~29          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|op_8~34          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|op_8~30          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|op_13~5          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|op_13~9          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|op_13~21         ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|op_13~25         ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|op_13~29         ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|op_13~33         ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|op_13~13         ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|op_14~5          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|op_14~9          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|op_14~13         ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|op_14~25         ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|op_14~29         ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|op_14~33         ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|op_14~37         ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|op_14~18         ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|op_15~5          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|op_15~9          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|op_16~25         ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|op_16~5          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_3~5           ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_3~9           ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_4~5           ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_4~9           ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_5~21          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_5~9           ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_6~21          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_6~17          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_7~21          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_7~17          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_8~22          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_8~18          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_10~5          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_10~9          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_10~13         ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_10~17         ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_11~5          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_11~17         ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_11~21         ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_11~25         ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_11~10         ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_12~5          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_12~9          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_13~5          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_13~9          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_14~5          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_14~9          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_15~5          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_15~17         ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_16~5          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_16~9          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_3~5           ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_3~9           ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_4~5           ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_4~9           ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_5~5           ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_5~17          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_6~5           ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_6~9           ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_7~5           ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_7~9           ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_8~5           ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_8~9           ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_10~5          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_10~9          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_10~13         ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_10~17         ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_11~5          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_11~17         ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_11~21         ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_11~25         ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_11~10         ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_12~5          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_12~9          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_13~5          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_13~9          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_14~5          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_14~9          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_15~5          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_15~17         ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_16~5          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_16~9          ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|StageOut[75]~0   ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|StageOut[76]~1   ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|StageOut[65]~2   ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|StageOut[60]~4   ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|StageOut[55]~8   ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|StageOut[50]~12  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|StageOut[45]~16  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|StageOut[40]~20  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|StageOut[55]~1   ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|StageOut[50]~5   ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|StageOut[45]~9   ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|StageOut[40]~13  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|StageOut[64]~3   ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|StageOut[56]~12  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|StageOut[48]~21  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|StageOut[49]~30  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|StageOut[103]~3  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|StageOut[104]~10 ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|StageOut[105]~16 ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|StageOut[106]~20 ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|StageOut[207]~1  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|StageOut[60]~16  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|StageOut[72]~37  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|StageOut[102]~24 ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|StageOut[206]~2  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|StageOut[35]~24  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|StageOut[30]~28  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|StageOut[25]~32  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|StageOut[20]~36  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|StageOut[35]~19  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|StageOut[65]~22  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|StageOut[30]~24  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|StageOut[25]~28  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|StageOut[20]~32  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|StageOut[50]~45  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|StageOut[51]~51  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|StageOut[52]~56  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|StageOut[53]~59  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|StageOut[80]~61  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|StageOut[107]~30 ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|StageOut[101]~34 ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|StageOut[205]~4  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|StageOut[88]~66  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|StageOut[100]~41 ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|StageOut[204]~5  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|StageOut[15]~40  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|StageOut[16]~44  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|StageOut[17]~47  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|StageOut[15]~36  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|StageOut[16]~40  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|StageOut[17]~43  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|StageOut[96]~69  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|StageOut[99]~48  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|StageOut[203]~7  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider|StageOut[104]~71 ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|StageOut[110]~54 ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|StageOut[202]~8  ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|StageOut[121]~59 ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|StageOut[201]~10 ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|StageOut[132]~62 ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|StageOut[200]~11 ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider|StageOut[143]~64 ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|StageOut[199]~13 ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|StageOut[198]~14 ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|StageOut[197]~16 ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|StageOut[196]~17 ; 0                 ; 0       ;
;      - descomponer_en_digitos:desc_li|lpm_divide:Div3|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider|StageOut[195]~18 ; 0                 ; 0       ;
; CLOCK_50                                                                                                                                               ;                   ;         ;
; KEY[0]                                                                                                                                                 ;                   ;         ;
;      - coherent_average_sm:CA|comb~0                                                                                                                   ; 0                 ; 0       ;
;      - coherent_average_sm:CA|y~57                                                                                                                     ; 0                 ; 0       ;
;      - clocks:u0|clocks_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                                             ; 0                 ; 0       ;
;      - KEY[0]~inputCLKENA0                                                                                                                             ; 0                 ; 0       ;
; SW[8]                                                                                                                                                  ;                   ;         ;
;      - coherent_average_sm:CA|Selector1~0                                                                                                              ; 1                 ; 0       ;
;      - data_source:data_sim_rapida|data_valid                                                                                                          ; 1                 ; 0       ;
;      - coherent_average_sm:CA|state.idle~0                                                                                                             ; 1                 ; 0       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                        ;
+---------------------------------------------------------------------+----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                ; Location                   ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------+----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; KEY[0]                                                              ; PIN_AA14                   ; 736     ; Async. clear               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; clocks:u0|clocks_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1] ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 231     ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; clocks:u0|clocks_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[2] ; PLLOUTPUTCOUNTER_X0_Y21_N1 ; 381     ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; clocks:u0|clocks_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[3] ; PLLOUTPUTCOUNTER_X0_Y19_N1 ; 302     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; coherent_average_sm:CA|Selector5~0                                  ; MLABCELL_X34_Y14_N51       ; 82      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; coherent_average_sm:CA|comb~0                                       ; LABCELL_X35_Y16_N6         ; 3       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; coherent_average_sm:CA|k[15]~1                                      ; LABCELL_X33_Y16_N30        ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; coherent_average_sm:CA|n[5]~0                                       ; MLABCELL_X34_Y16_N57       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; coherent_average_sm:CA|state.transmitiendo                          ; FF_X37_Y18_N5              ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; coherent_average_sm:CA|y~28                                         ; FF_X36_Y16_N14             ; 27      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; coherent_average_sm:CA|y~57                                         ; LABCELL_X35_Y16_N0         ; 54      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_source:data_sim_rapida|Equal0~3                                ; MLABCELL_X34_Y14_N54       ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; data_source:data_sim_rapida|data_valid                              ; FF_X34_Y16_N26             ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lockin:lockin_corto|Equal0~1                                        ; MLABCELL_X28_Y12_N48       ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; lockin:lockin_corto|always0~0                                       ; LABCELL_X27_Y12_N24        ; 323     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lockin:lockin_corto|k[15]~2                                         ; LABCELL_X27_Y12_N12        ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lockin_amplitude:amplitud_ca_li_inst|Equal0~6                       ; LABCELL_X50_Y8_N18         ; 66      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; lockin_amplitude:amplitud_ca_li_inst|Equal1~13                      ; MLABCELL_X59_Y10_N0        ; 152     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------+----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                      ;
+---------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; KEY[0]                                                              ; PIN_AA14                   ; 736     ; Global Clock         ; GCLK0            ; --                        ;
; clocks:u0|clocks_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1] ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 231     ; Global Clock         ; GCLK4            ; --                        ;
; clocks:u0|clocks_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[2] ; PLLOUTPUTCOUNTER_X0_Y21_N1 ; 381     ; Global Clock         ; GCLK7            ; --                        ;
; clocks:u0|clocks_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[3] ; PLLOUTPUTCOUNTER_X0_Y19_N1 ; 302     ; Global Clock         ; GCLK3            ; --                        ;
+---------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+-----------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF  ; Location        ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+-------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+-----------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; coherent_average_sm:CA|altsyncram:y_rtl_0|altsyncram_63n1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 27           ; 32           ; 27           ; yes                    ; no                      ; yes                    ; no                      ; 864  ; 32                          ; 27                          ; 32                          ; 27                          ; 864                 ; 1           ; 0     ; None ; M10K_X38_Y16_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; coherent_average_sm:CA|altsyncram:y_rtl_1|altsyncram_c6j1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 27           ; 32           ; 27           ; yes                    ; no                      ; yes                    ; no                      ; 864  ; 32                          ; 27                          ; 32                          ; 27                          ; 864                 ; 1           ; 0     ; None ; M10K_X38_Y18_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B   ;
+-------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+-----------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------+
; Fitter DSP Block Usage Summary                         ;
+------------------------------------------+-------------+
; Statistic                                ; Number Used ;
+------------------------------------------+-------------+
; Two Independent 18x18                    ; 2           ;
; Independent 27x27                        ; 12          ;
; Total number of DSP blocks               ; 14          ;
;                                          ;             ;
; Fixed Point Unsigned Multiplier          ; 14          ;
; Fixed Point Dedicated Output Adder Chain ; 2           ;
+------------------------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                  ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; lockin_amplitude:amplitud_ca_li_inst|Mult0~mult_hlmac ; Independent 27x27     ; DSP_X32_Y2_N0  ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; yes                          ; no                           ;
; lockin_amplitude:amplitud_ca_li_inst|Mult1~mult_hlmac ; Independent 27x27     ; DSP_X54_Y8_N0  ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; yes                          ; no                           ;
; lockin_amplitude:amplitud_ca_li_inst|Mult0~314        ; Two Independent 18x18 ; DSP_X32_Y8_N0  ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; lockin_amplitude:amplitud_ca_li_inst|Mult1~306        ; Two Independent 18x18 ; DSP_X54_Y4_N0  ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; lockin_amplitude:amplitud_ca_li_inst|Mult0~655        ; Independent 27x27     ; DSP_X32_Y4_N0  ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; lockin_amplitude:amplitud_ca_li_inst|Mult1~655        ; Independent 27x27     ; DSP_X54_Y10_N0 ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; lockin:lockin_corto|Mult0~72                          ; Independent 27x27     ; DSP_X20_Y10_N0 ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; lockin_amplitude:amplitud_ca_li_inst|Mult0~1036       ; Independent 27x27     ; DSP_X32_Y6_N0  ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; lockin_amplitude:amplitud_ca_li_inst|Mult1~1028       ; Independent 27x27     ; DSP_X54_Y6_N0  ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; lockin:lockin_corto|Mult1~72                          ; Independent 27x27     ; DSP_X32_Y10_N0 ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; lockin:lockin_corto|Mult0~413                         ; Independent 27x27     ; DSP_X20_Y12_N0 ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; lockin:lockin_corto|Mult0~754                         ; Independent 27x27     ; DSP_X20_Y8_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; lockin:lockin_corto|Mult1~413                         ; Independent 27x27     ; DSP_X32_Y14_N0 ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; lockin:lockin_corto|Mult1~754                         ; Independent 27x27     ; DSP_X32_Y12_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-----------------------------------------------------------------------+
; Routing Usage Summary                                                 ;
+---------------------------------------------+-------------------------+
; Routing Resource Type                       ; Usage                   ;
+---------------------------------------------+-------------------------+
; Block interconnects                         ; 5,232 / 289,320 ( 2 % ) ;
; C12 interconnects                           ; 16 / 13,420 ( < 1 % )   ;
; C2 interconnects                            ; 1,855 / 119,108 ( 2 % ) ;
; C4 interconnects                            ; 888 / 56,300 ( 2 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )          ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )          ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )          ;
; Direct links                                ; 760 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 4 / 16 ( 25 % )         ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )           ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )          ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )          ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )         ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )         ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )          ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )         ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )          ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )          ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )         ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )         ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )          ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )          ;
; Local interconnects                         ; 887 / 84,580 ( 1 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )          ;
; R14 interconnects                           ; 86 / 12,676 ( < 1 % )   ;
; R14/C12 interconnect drivers                ; 95 / 20,720 ( < 1 % )   ;
; R3 interconnects                            ; 2,444 / 130,992 ( 2 % ) ;
; R6 interconnects                            ; 2,878 / 266,960 ( 1 % ) ;
; Spine clocks                                ; 11 / 360 ( 3 % )        ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )      ;
+---------------------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 67           ; 0            ; 67           ; 0            ; 0            ; 99        ; 67           ; 0            ; 99        ; 99        ; 0            ; 84           ; 0            ; 0            ; 0            ; 0            ; 84           ; 0            ; 0            ; 0            ; 0            ; 84           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 32           ; 99           ; 32           ; 99           ; 99           ; 0         ; 32           ; 99           ; 0         ; 0         ; 99           ; 15           ; 99           ; 99           ; 99           ; 99           ; 15           ; 99           ; 99           ; 99           ; 99           ; 15           ; 99           ; 99           ; 99           ; 99           ; 99           ; 99           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; SW[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A_li[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A_li[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A_li[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A_li[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A_li[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A_li[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A_li[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A_li[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A_li[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A_li[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A_li[10]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A_li[11]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A_li[12]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A_li[13]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A_li[14]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A_li[15]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A_ca_li[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A_ca_li[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A_ca_li[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A_ca_li[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A_ca_li[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A_ca_li[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A_ca_li[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A_ca_li[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A_ca_li[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A_ca_li[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A_ca_li[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A_ca_li[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A_ca_li[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A_ca_li[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A_ca_li[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A_ca_li[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                         ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+-------------------+
; Source Clock(s)                                                 ; Destination Clock(s)                                            ; Delay Added in ns ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+-------------------+
; u0|pll_0|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk ; u0|pll_0|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|divclk ; 90.4              ;
; u0|pll_0|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk ; u0|pll_0|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk ; 57.1              ;
; u0|pll_0|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk ; u0|pll_0|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk ; 38.7              ;
; u0|pll_0|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk ; u0|pll_0|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk ; 22.0              ;
; u0|pll_0|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|divclk ; u0|pll_0|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|divclk ; 11.9              ;
; u0|pll_0|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk ; u0|pll_0|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk ; 5.8               ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                              ;
+--------------------------------------------+-----------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                            ; Destination Register                                                                                      ; Delay Added in ns ;
+--------------------------------------------+-----------------------------------------------------------------------------------------------------------+-------------------+
; coherent_average_sm:CA|h[0]                ; coherent_average_sm:CA|cycled                                                                             ; 1.443             ;
; coherent_average_sm:CA|h[1]                ; coherent_average_sm:CA|cycled                                                                             ; 1.440             ;
; coherent_average_sm:CA|state.transmitiendo ; coherent_average_sm:CA|altsyncram:y_rtl_1|altsyncram_c6j1:auto_generated|ram_block1a26~portb_address_reg0 ; 1.367             ;
; coherent_average_sm:CA|state.calculando    ; coherent_average_sm:CA|altsyncram:y_rtl_1|altsyncram_c6j1:auto_generated|ram_block1a26~portb_address_reg0 ; 1.267             ;
; coherent_average_sm:CA|state.idle          ; coherent_average_sm:CA|altsyncram:y_rtl_1|altsyncram_c6j1:auto_generated|ram_block1a26~portb_address_reg0 ; 1.262             ;
; coherent_average_sm:CA|state.limpiando     ; coherent_average_sm:CA|altsyncram:y_rtl_1|altsyncram_c6j1:auto_generated|ram_block1a26~portb_address_reg0 ; 1.258             ;
; coherent_average_sm:CA|state.finished      ; coherent_average_sm:CA|altsyncram:y_rtl_1|altsyncram_c6j1:auto_generated|ram_block1a26~portb_address_reg0 ; 1.230             ;
; coherent_average_sm:CA|y~29                ; coherent_average_sm:CA|data_out_reg[0]                                                                    ; 1.142             ;
; coherent_average_sm:CA|y~31                ; coherent_average_sm:CA|data_out_reg[2]                                                                    ; 1.142             ;
; coherent_average_sm:CA|y~43                ; coherent_average_sm:CA|data_out_reg[14]                                                                   ; 1.141             ;
; coherent_average_sm:CA|y~45                ; coherent_average_sm:CA|data_out_reg[16]                                                                   ; 1.141             ;
; coherent_average_sm:CA|y~55                ; coherent_average_sm:CA|data_out_reg[26]                                                                   ; 1.141             ;
; coherent_average_sm:CA|y~42                ; coherent_average_sm:CA|data_out_reg[13]                                                                   ; 1.134             ;
; coherent_average_sm:CA|y~44                ; coherent_average_sm:CA|data_out_reg[15]                                                                   ; 1.134             ;
; coherent_average_sm:CA|y~52                ; coherent_average_sm:CA|data_out_reg[23]                                                                   ; 1.134             ;
; coherent_average_sm:CA|h[6]                ; coherent_average_sm:CA|cycled                                                                             ; 1.056             ;
; coherent_average_sm:CA|h[5]                ; coherent_average_sm:CA|cycled                                                                             ; 1.030             ;
; coherent_average_sm:CA|h[4]                ; coherent_average_sm:CA|cycled                                                                             ; 1.015             ;
; coherent_average_sm:CA|y~33                ; coherent_average_sm:CA|data_out_reg[4]                                                                    ; 0.903             ;
; coherent_average_sm:CA|y~34                ; coherent_average_sm:CA|data_out_reg[5]                                                                    ; 0.903             ;
; coherent_average_sm:CA|y~36                ; coherent_average_sm:CA|data_out_reg[7]                                                                    ; 0.889             ;
; coherent_average_sm:CA|y~49                ; coherent_average_sm:CA|data_out_reg[20]                                                                   ; 0.872             ;
; coherent_average_sm:CA|y~32                ; coherent_average_sm:CA|data_out_reg[3]                                                                    ; 0.870             ;
; coherent_average_sm:CA|y~39                ; coherent_average_sm:CA|data_out_reg[10]                                                                   ; 0.863             ;
; coherent_average_sm:CA|y~48                ; coherent_average_sm:CA|data_out_reg[19]                                                                   ; 0.863             ;
; coherent_average_sm:CA|y~40                ; coherent_average_sm:CA|data_out_reg[11]                                                                   ; 0.862             ;
; coherent_average_sm:CA|y~35                ; coherent_average_sm:CA|data_out_reg[6]                                                                    ; 0.836             ;
; coherent_average_sm:CA|h[3]                ; coherent_average_sm:CA|cycled                                                                             ; 0.790             ;
; coherent_average_sm:CA|h[2]                ; coherent_average_sm:CA|cycled                                                                             ; 0.759             ;
; coherent_average_sm:CA|y~50                ; coherent_average_sm:CA|data_out_reg[21]                                                                   ; 0.754             ;
; coherent_average_sm:CA|y~54                ; coherent_average_sm:CA|data_out_reg[25]                                                                   ; 0.751             ;
; coherent_average_sm:CA|y~41                ; coherent_average_sm:CA|data_out_reg[12]                                                                   ; 0.740             ;
; coherent_average_sm:CA|y~53                ; coherent_average_sm:CA|data_out_reg[24]                                                                   ; 0.711             ;
; coherent_average_sm:CA|y~37                ; coherent_average_sm:CA|data_out_reg[8]                                                                    ; 0.698             ;
; lockin:lockin_corto|acum_fase[20]          ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[20]~_Duplicate_1                                        ; 0.661             ;
; lockin:lockin_corto|acum_fase[25]          ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[25]~_Duplicate_1                                        ; 0.660             ;
; lockin:lockin_corto|acum_fase[23]          ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[23]~_Duplicate_1                                        ; 0.651             ;
; lockin:lockin_corto|acum_fase[24]          ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[24]~_Duplicate_1                                        ; 0.643             ;
; lockin:lockin_corto|acum_fase[42]          ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[42]~_Duplicate_1                                        ; 0.641             ;
; coherent_average_sm:CA|y~51                ; coherent_average_sm:CA|data_out_reg[22]                                                                   ; 0.629             ;
; coherent_average_sm:CA|y~30                ; coherent_average_sm:CA|data_out_reg[1]                                                                    ; 0.599             ;
; coherent_average_sm:CA|y~38                ; coherent_average_sm:CA|data_out_reg[9]                                                                    ; 0.599             ;
; lockin:lockin_corto|acum_fase[40]          ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[40]                                                     ; 0.595             ;
; lockin:lockin_corto|acum_fase[44]          ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[44]~_Duplicate_1                                        ; 0.595             ;
; lockin:lockin_corto|acum_fase[43]          ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[43]                                                     ; 0.585             ;
; lockin:lockin_corto|acum_fase[26]          ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[26]~_Duplicate_1                                        ; 0.584             ;
; lockin:lockin_corto|acum_fase[22]          ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[22]~_Duplicate_1                                        ; 0.571             ;
; lockin:lockin_corto|acum_fase[18]          ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[18]~_Duplicate_1                                        ; 0.567             ;
; lockin:lockin_corto|acum_fase[41]          ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[41]~_Duplicate_1                                        ; 0.550             ;
; lockin:lockin_corto|acum_fase[21]          ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[21]~_Duplicate_1                                        ; 0.546             ;
; coherent_average_sm:CA|y~46                ; coherent_average_sm:CA|data_out_reg[17]                                                                   ; 0.545             ;
; coherent_average_sm:CA|y~47                ; coherent_average_sm:CA|data_out_reg[18]                                                                   ; 0.545             ;
; lockin:lockin_corto|acum_fase[36]          ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[36]~_Duplicate_1                                        ; 0.539             ;
; lockin:lockin_corto|acum_cuad[36]          ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[36]                                                     ; 0.539             ;
; lockin:lockin_corto|acum_cuad[27]          ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[27]                                                     ; 0.539             ;
; lockin:lockin_corto|acum_cuad[19]          ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[19]                                                     ; 0.538             ;
; lockin:lockin_corto|acum_cuad[38]          ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[38]                                                     ; 0.535             ;
; lockin:lockin_corto|acum_fase[30]          ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[30]~_Duplicate_1                                        ; 0.534             ;
; lockin:lockin_corto|acum_cuad[32]          ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[32]                                                     ; 0.534             ;
; lockin:lockin_corto|acum_cuad[35]          ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[35]                                                     ; 0.531             ;
; lockin:lockin_corto|acum_fase[32]          ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[32]~_Duplicate_1                                        ; 0.528             ;
; lockin:lockin_corto|acum_cuad[39]          ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[39]                                                     ; 0.527             ;
; lockin:lockin_corto|acum_cuad[33]          ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[33]                                                     ; 0.527             ;
; lockin:lockin_corto|acum_cuad[29]          ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[29]                                                     ; 0.521             ;
; lockin:lockin_corto|acum_cuad[18]          ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[18]                                                     ; 0.519             ;
; lockin:lockin_corto|acum_cuad[37]          ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[37]                                                     ; 0.516             ;
; lockin:lockin_corto|acum_cuad[34]          ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[34]                                                     ; 0.515             ;
; lockin:lockin_corto|acum_cuad[31]          ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[31]                                                     ; 0.505             ;
; lockin:lockin_corto|acum_cuad[47]          ; lockin:lockin_corto|acum_cuad[48]                                                                         ; 0.504             ;
; lockin:lockin_corto|acum_fase[27]          ; lockin:lockin_corto|acum_fase[48]                                                                         ; 0.503             ;
; lockin:lockin_corto|acum_fase[19]          ; lockin:lockin_corto|acum_fase[48]                                                                         ; 0.503             ;
; lockin:lockin_corto|acum_cuad[7]           ; lockin:lockin_corto|acum_cuad[48]                                                                         ; 0.503             ;
; lockin:lockin_corto|acum_fase[47]          ; lockin:lockin_corto|acum_fase[48]                                                                         ; 0.502             ;
; lockin:lockin_corto|acum_fase[39]          ; lockin:lockin_corto|acum_fase[48]                                                                         ; 0.502             ;
; lockin:lockin_corto|acum_fase[7]           ; lockin:lockin_corto|acum_fase[48]                                                                         ; 0.502             ;
; lockin:lockin_corto|acum_fase[38]          ; lockin:lockin_corto|acum_fase[48]                                                                         ; 0.502             ;
; lockin:lockin_corto|acum_fase[29]          ; lockin:lockin_corto|acum_fase[48]                                                                         ; 0.498             ;
; lockin:lockin_corto|acum_cuad[28]          ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[28]                                                     ; 0.498             ;
; lockin:lockin_corto|acum_fase[9]           ; lockin:lockin_corto|acum_fase[48]                                                                         ; 0.497             ;
; lockin:lockin_corto|acum_fase[1]           ; lockin:lockin_corto|acum_fase[48]                                                                         ; 0.497             ;
; lockin:lockin_corto|acum_fase[49]          ; lockin:lockin_corto|acum_fase[49]                                                                         ; 0.496             ;
; lockin:lockin_corto|acum_fase[35]          ; lockin:lockin_corto|acum_fase[48]                                                                         ; 0.496             ;
; lockin:lockin_corto|acum_fase[15]          ; lockin:lockin_corto|acum_fase[48]                                                                         ; 0.496             ;
; lockin:lockin_corto|acum_cuad[30]          ; lockin_amplitude:amplitud_ca_li_inst|res_cuad_reg[30]                                                     ; 0.496             ;
; lockin:lockin_corto|acum_fase[0]           ; lockin:lockin_corto|acum_fase[48]                                                                         ; 0.496             ;
; lockin:lockin_corto|acum_cuad[49]          ; lockin:lockin_corto|acum_cuad[49]                                                                         ; 0.495             ;
; lockin:lockin_corto|acum_cuad[41]          ; lockin:lockin_corto|acum_cuad[48]                                                                         ; 0.495             ;
; lockin:lockin_corto|acum_cuad[21]          ; lockin:lockin_corto|acum_cuad[48]                                                                         ; 0.495             ;
; lockin:lockin_corto|acum_fase[12]          ; lockin:lockin_corto|acum_fase[48]                                                                         ; 0.494             ;
; lockin:lockin_corto|acum_cuad[40]          ; lockin:lockin_corto|acum_cuad[48]                                                                         ; 0.494             ;
; lockin:lockin_corto|acum_cuad[20]          ; lockin:lockin_corto|acum_cuad[48]                                                                         ; 0.494             ;
; lockin:lockin_corto|acum_cuad[15]          ; lockin:lockin_corto|acum_cuad[48]                                                                         ; 0.494             ;
; lockin:lockin_corto|acum_cuad[9]           ; lockin:lockin_corto|acum_cuad[48]                                                                         ; 0.494             ;
; lockin:lockin_corto|acum_cuad[1]           ; lockin:lockin_corto|acum_cuad[48]                                                                         ; 0.494             ;
; lockin:lockin_corto|acum_cuad[12]          ; lockin:lockin_corto|acum_cuad[48]                                                                         ; 0.493             ;
; lockin:lockin_corto|acum_cuad[0]           ; lockin:lockin_corto|acum_cuad[48]                                                                         ; 0.493             ;
; lockin:lockin_corto|k[1]                   ; lockin:lockin_corto|k[15]                                                                                 ; 0.488             ;
; lockin:lockin_corto|acum_fase[37]          ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[37]~_Duplicate_1                                        ; 0.486             ;
; lockin:lockin_corto|acum_fase[46]          ; lockin_amplitude:amplitud_ca_li_inst|res_fase_reg[46]                                                     ; 0.467             ;
; lockin:lockin_corto|acum_cuad[48]          ; lockin:lockin_corto|acum_cuad[48]                                                                         ; 0.465             ;
+--------------------------------------------+-----------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "coherent_average_tb"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "clocks:u0|clocks_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 32 pins of 99 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 3 clocks (3 global)
    Info (11162): clocks:u0|clocks_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[3]~CLKENA0 with 335 fanout uses global clock CLKCTRL_G3
    Info (11162): clocks:u0|clocks_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[2]~CLKENA0 with 572 fanout uses global clock CLKCTRL_G7
    Info (11162): clocks:u0|clocks_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 273 fanout uses global clock CLKCTRL_G4
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): KEY[0]~inputCLKENA0 with 868 fanout uses global clock CLKCTRL_G6
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 1 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver KEY[0]~inputCLKENA0, placed at CLKCTRL_G6
        Info (179012): Refclk input I/O pad KEY[0] is placed onto PIN_AA14
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332104): Reading SDC File: 'timing.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u0|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {u0|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {u0|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {u0|pll_0|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 30 -duty_cycle 50.00 -name {u0|pll_0|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|divclk} {u0|pll_0|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {u0|pll_0|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 5 -duty_cycle 50.00 -name {u0|pll_0|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk} {u0|pll_0|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {u0|pll_0|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 3 -duty_cycle 50.00 -name {u0|pll_0|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk} {u0|pll_0|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: u0|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: u0|pll_0|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: u0|pll_0|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: u0|pll_0|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: u0|pll_0|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 5 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000       clk_50
    Info (332111):    3.333 u0|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   10.000 u0|pll_0|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   16.666 u0|pll_0|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):  100.000 u0|pll_0|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 654 registers into blocks of type DSP block
    Extra Info (176220): Created 379 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:15
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:20
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:10
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X56_Y11 to location X66_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:11
Info (11888): Total time spent on timing analysis during the Fitter is 5.36 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:10
Info (144001): Generated suppressed messages file C:/Users/MatiOliva/Documents/00-ProyectosQuartus/lia_ca_articulo/lockin_coherent_average/coherent_average_tb/output_files/coherent_average_tb.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 6323 megabytes
    Info: Processing ended: Fri May 12 17:07:24 2023
    Info: Elapsed time: 00:01:53
    Info: Total CPU time (on all processors): 00:03:28


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/MatiOliva/Documents/00-ProyectosQuartus/lia_ca_articulo/lockin_coherent_average/coherent_average_tb/output_files/coherent_average_tb.fit.smsg.


