TimeQuest Timing Analyzer report for HardwareInvaders
Tue Mar 13 22:50:41 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'pll|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Hold: 'pll|altpll_component|pll|clk[0]'
 14. Slow Model Hold: 'CLOCK_50'
 15. Slow Model Recovery: 'pll|altpll_component|pll|clk[0]'
 16. Slow Model Removal: 'pll|altpll_component|pll|clk[0]'
 17. Slow Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'
 18. Slow Model Minimum Pulse Width: 'CLOCK_50'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'pll|altpll_component|pll|clk[0]'
 33. Fast Model Setup: 'CLOCK_50'
 34. Fast Model Hold: 'pll|altpll_component|pll|clk[0]'
 35. Fast Model Hold: 'CLOCK_50'
 36. Fast Model Recovery: 'pll|altpll_component|pll|clk[0]'
 37. Fast Model Removal: 'pll|altpll_component|pll|clk[0]'
 38. Fast Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'
 39. Fast Model Minimum Pulse Width: 'CLOCK_50'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Output Enable Times
 45. Minimum Output Enable Times
 46. Output Disable Times
 47. Minimum Output Disable Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Setup Transfers
 54. Hold Transfers
 55. Recovery Transfers
 56. Removal Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; HardwareInvaders                                                  ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                             ;
+---------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+
; Clock Name                      ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                            ; Targets                             ;
+---------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+
; CLOCK_50                        ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                   ; { CLOCK_50 }                        ;
; pll|altpll_component|pll|clk[0] ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50 ; pll|altpll_component|pll|inclk[0] ; { pll|altpll_component|pll|clk[0] } ;
+---------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                        ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                          ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; 195.73 MHz ; 195.73 MHz      ; pll|altpll_component|pll|clk[0] ;                                                               ;
; 809.72 MHz ; 380.08 MHz      ; CLOCK_50                        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; pll|altpll_component|pll|clk[0] ; 4.200  ; 0.000         ;
; CLOCK_50                        ; 18.765 ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0] ; 0.445 ; 0.000         ;
; CLOCK_50                        ; 0.987 ; 0.000         ;
+---------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Recovery Summary                             ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0] ; 4.560 ; 0.000         ;
+---------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Removal Summary                              ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0] ; 3.925 ; 0.000         ;
+---------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0] ; 3.889 ; 0.000         ;
; CLOCK_50                        ; 8.889 ; 0.000         ;
+---------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pll|altpll_component|pll|clk[0]'                                                                                                                                                                                  ;
+-------+--------------------------------------------------------+--------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 4.200 ; RESET_N                                                ; VGA_Framebuffer:vga|x_cursor[1]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.745     ; 3.093      ;
; 4.200 ; RESET_N                                                ; VGA_Framebuffer:vga|x_cursor[2]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.745     ; 3.093      ;
; 4.200 ; RESET_N                                                ; VGA_Framebuffer:vga|x_cursor[3]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.745     ; 3.093      ;
; 4.200 ; RESET_N                                                ; VGA_Framebuffer:vga|x_cursor[4]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.745     ; 3.093      ;
; 4.200 ; RESET_N                                                ; VGA_Framebuffer:vga|x_cursor[5]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.745     ; 3.093      ;
; 4.200 ; RESET_N                                                ; VGA_Framebuffer:vga|x_cursor[6]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.745     ; 3.093      ;
; 4.200 ; RESET_N                                                ; VGA_Framebuffer:vga|x_cursor[7]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.745     ; 3.093      ;
; 4.200 ; RESET_N                                                ; VGA_Framebuffer:vga|x_cursor[8]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.745     ; 3.093      ;
; 4.200 ; RESET_N                                                ; VGA_Framebuffer:vga|x_cursor[9]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.745     ; 3.093      ;
; 4.200 ; RESET_N                                                ; VGA_Framebuffer:vga|x_cursor[0]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.745     ; 3.093      ;
; 4.307 ; RESET_N                                                ; VGA_Framebuffer:vga|y_cursor[0]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.755     ; 2.976      ;
; 4.307 ; RESET_N                                                ; VGA_Framebuffer:vga|y_cursor[1]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.755     ; 2.976      ;
; 4.307 ; RESET_N                                                ; VGA_Framebuffer:vga|y_cursor[2]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.755     ; 2.976      ;
; 4.307 ; RESET_N                                                ; VGA_Framebuffer:vga|y_cursor[3]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.755     ; 2.976      ;
; 4.307 ; RESET_N                                                ; VGA_Framebuffer:vga|y_cursor[4]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.755     ; 2.976      ;
; 4.307 ; RESET_N                                                ; VGA_Framebuffer:vga|y_cursor[5]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.755     ; 2.976      ;
; 4.307 ; RESET_N                                                ; VGA_Framebuffer:vga|y_cursor[6]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.755     ; 2.976      ;
; 4.307 ; RESET_N                                                ; VGA_Framebuffer:vga|y_cursor[7]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.755     ; 2.976      ;
; 4.307 ; RESET_N                                                ; VGA_Framebuffer:vga|y_cursor[8]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.755     ; 2.976      ;
; 4.762 ; RESET_N                                                ; VGA_Framebuffer:vga|y_end[8]                           ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.746     ; 2.530      ;
; 4.891 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|x_cursor[1]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.010      ; 5.157      ;
; 4.891 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|x_cursor[2]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.010      ; 5.157      ;
; 4.891 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|x_cursor[3]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.010      ; 5.157      ;
; 4.891 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|x_cursor[4]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.010      ; 5.157      ;
; 4.891 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|x_cursor[5]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.010      ; 5.157      ;
; 4.891 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|x_cursor[6]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.010      ; 5.157      ;
; 4.891 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|x_cursor[7]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.010      ; 5.157      ;
; 4.891 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|x_cursor[8]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.010      ; 5.157      ;
; 4.891 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|x_cursor[9]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.010      ; 5.157      ;
; 4.891 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|x_cursor[0]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.010      ; 5.157      ;
; 4.994 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|x_cursor[1]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.010      ; 5.054      ;
; 4.994 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|x_cursor[2]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.010      ; 5.054      ;
; 4.994 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|x_cursor[3]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.010      ; 5.054      ;
; 4.994 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|x_cursor[4]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.010      ; 5.054      ;
; 4.994 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|x_cursor[5]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.010      ; 5.054      ;
; 4.994 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|x_cursor[6]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.010      ; 5.054      ;
; 4.994 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|x_cursor[7]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.010      ; 5.054      ;
; 4.994 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|x_cursor[8]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.010      ; 5.054      ;
; 4.994 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|x_cursor[9]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.010      ; 5.054      ;
; 4.994 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|x_cursor[0]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.010      ; 5.054      ;
; 4.998 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|y_cursor[0]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.040      ;
; 4.998 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|y_cursor[1]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.040      ;
; 4.998 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|y_cursor[2]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.040      ;
; 4.998 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|y_cursor[3]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.040      ;
; 4.998 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|y_cursor[4]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.040      ;
; 4.998 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|y_cursor[5]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.040      ;
; 4.998 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|y_cursor[6]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.040      ;
; 4.998 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|y_cursor[7]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.040      ;
; 4.998 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|y_cursor[8]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.040      ;
; 4.998 ; VGA_Framebuffer:vga|y_end[8]                           ; VGA_Framebuffer:vga|y_cursor[0]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.009     ; 5.031      ;
; 4.998 ; VGA_Framebuffer:vga|y_end[8]                           ; VGA_Framebuffer:vga|y_cursor[1]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.009     ; 5.031      ;
; 4.998 ; VGA_Framebuffer:vga|y_end[8]                           ; VGA_Framebuffer:vga|y_cursor[2]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.009     ; 5.031      ;
; 4.998 ; VGA_Framebuffer:vga|y_end[8]                           ; VGA_Framebuffer:vga|y_cursor[3]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.009     ; 5.031      ;
; 4.998 ; VGA_Framebuffer:vga|y_end[8]                           ; VGA_Framebuffer:vga|y_cursor[4]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.009     ; 5.031      ;
; 4.998 ; VGA_Framebuffer:vga|y_end[8]                           ; VGA_Framebuffer:vga|y_cursor[5]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.009     ; 5.031      ;
; 4.998 ; VGA_Framebuffer:vga|y_end[8]                           ; VGA_Framebuffer:vga|y_cursor[6]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.009     ; 5.031      ;
; 4.998 ; VGA_Framebuffer:vga|y_end[8]                           ; VGA_Framebuffer:vga|y_cursor[7]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.009     ; 5.031      ;
; 4.998 ; VGA_Framebuffer:vga|y_end[8]                           ; VGA_Framebuffer:vga|y_cursor[8]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.009     ; 5.031      ;
; 5.045 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 4.992      ;
; 5.045 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 4.992      ;
; 5.045 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 4.992      ;
; 5.045 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 4.992      ;
; 5.045 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 4.992      ;
; 5.045 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 4.992      ;
; 5.045 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 4.992      ;
; 5.045 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 4.992      ;
; 5.045 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 4.992      ;
; 5.080 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 4.957      ;
; 5.080 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 4.957      ;
; 5.080 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 4.957      ;
; 5.080 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 4.957      ;
; 5.080 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 4.957      ;
; 5.080 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 4.957      ;
; 5.080 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 4.957      ;
; 5.080 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 4.957      ;
; 5.080 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 4.957      ;
; 5.101 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|y_cursor[0]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 4.937      ;
; 5.101 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|y_cursor[1]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 4.937      ;
; 5.101 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|y_cursor[2]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 4.937      ;
; 5.101 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|y_cursor[3]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 4.937      ;
; 5.101 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|y_cursor[4]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 4.937      ;
; 5.101 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|y_cursor[5]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 4.937      ;
; 5.101 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|y_cursor[6]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 4.937      ;
; 5.101 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|y_cursor[7]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 4.937      ;
; 5.101 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|y_cursor[8]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 4.937      ;
; 5.140 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 4.898      ;
; 5.140 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 4.898      ;
; 5.147 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 4.892      ;
; 5.147 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 4.892      ;
; 5.154 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 4.885      ;
; 5.154 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 4.885      ;
; 5.155 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 4.884      ;
; 5.155 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 4.884      ;
; 5.175 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 4.863      ;
; 5.175 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 4.863      ;
; 5.185 ; VGA_Framebuffer:vga|x_cursor[4]                        ; VGA_Framebuffer:vga|y_cursor[0]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.010     ; 4.843      ;
; 5.185 ; VGA_Framebuffer:vga|x_cursor[4]                        ; VGA_Framebuffer:vga|y_cursor[1]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.010     ; 4.843      ;
; 5.185 ; VGA_Framebuffer:vga|x_cursor[4]                        ; VGA_Framebuffer:vga|y_cursor[2]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.010     ; 4.843      ;
; 5.185 ; VGA_Framebuffer:vga|x_cursor[4]                        ; VGA_Framebuffer:vga|y_cursor[3]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.010     ; 4.843      ;
; 5.185 ; VGA_Framebuffer:vga|x_cursor[4]                        ; VGA_Framebuffer:vga|y_cursor[4]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.010     ; 4.843      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                            ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+
; 18.765 ; reset_sync_reg ; RESET_N ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.001      ; 1.274      ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pll|altpll_component|pll|clk[0]'                                                                                                                                                                                       ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.445 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|y_end[8]                             ; VGA_Framebuffer:vga|y_end[8]                             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|state.DRAWING_LINE                   ; VGA_Framebuffer:vga|state.DRAWING_LINE                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.632 ; VGA_Framebuffer:vga|state.DRAWING_LINE                   ; VGA_Framebuffer:vga|fb_wr_req                            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.918      ;
; 0.650 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.936      ;
; 0.650 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.936      ;
; 0.818 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.819 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.105      ;
; 0.822 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.108      ;
; 0.823 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.109      ;
; 0.886 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.172      ;
; 0.891 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.177      ;
; 0.968 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.972 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.974 ; VGA_Framebuffer:vga|y_cursor[1]                          ; VGA_Framebuffer:vga|y_cursor[1]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.260      ;
; 0.975 ; VGA_Framebuffer:vga|y_cursor[0]                          ; VGA_Framebuffer:vga|y_cursor[0]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.979 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.265      ;
; 0.980 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.266      ;
; 0.980 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.266      ;
; 0.980 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.266      ;
; 0.980 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.266      ;
; 0.980 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.266      ;
; 0.981 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.267      ;
; 0.984 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.270      ;
; 0.985 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.271      ;
; 0.986 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.272      ;
; 0.986 ; VGA_Framebuffer:vga|x_cursor[0]                          ; VGA_Framebuffer:vga|x_cursor[0]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.272      ;
; 0.988 ; VGA_Framebuffer:vga|x_cursor[8]                          ; VGA_Framebuffer:vga|x_cursor[8]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.274      ;
; 0.992 ; VGA_Framebuffer:vga|x_cursor[1]                          ; VGA_Framebuffer:vga|x_cursor[1]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.278      ;
; 0.992 ; VGA_Framebuffer:vga|y_cursor[2]                          ; VGA_Framebuffer:vga|y_cursor[2]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.278      ;
; 0.992 ; VGA_Framebuffer:vga|y_cursor[4]                          ; VGA_Framebuffer:vga|y_cursor[4]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.278      ;
; 0.993 ; VGA_Framebuffer:vga|x_cursor[3]                          ; VGA_Framebuffer:vga|x_cursor[3]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.279      ;
; 0.993 ; VGA_Framebuffer:vga|x_cursor[6]                          ; VGA_Framebuffer:vga|x_cursor[6]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.279      ;
; 0.993 ; VGA_Framebuffer:vga|y_cursor[7]                          ; VGA_Framebuffer:vga|y_cursor[7]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.279      ;
; 0.997 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.283      ;
; 0.997 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.283      ;
; 1.006 ; VGA_Framebuffer:vga|state.IDLE                           ; VGA_Framebuffer:vga|substate.INIT                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.292      ;
; 1.008 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.294      ;
; 1.009 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.295      ;
; 1.010 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.296      ;
; 1.012 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.298      ;
; 1.012 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.298      ;
; 1.013 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.299      ;
; 1.014 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.300      ;
; 1.018 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.304      ;
; 1.019 ; VGA_Framebuffer:vga|x_cursor[9]                          ; VGA_Framebuffer:vga|x_cursor[9]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.305      ;
; 1.021 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.307      ;
; 1.021 ; VGA_Framebuffer:vga|y_cursor[8]                          ; VGA_Framebuffer:vga|y_cursor[8]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.307      ;
; 1.022 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.308      ;
; 1.023 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.309      ;
; 1.023 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.309      ;
; 1.023 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.309      ;
; 1.024 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.310      ;
; 1.024 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.310      ;
; 1.026 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.312      ;
; 1.026 ; VGA_Framebuffer:vga|x_cursor[7]                          ; VGA_Framebuffer:vga|x_cursor[7]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.312      ;
; 1.026 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.313      ;
; 1.029 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.315      ;
; 1.030 ; VGA_Framebuffer:vga|y_cursor[3]                          ; VGA_Framebuffer:vga|y_cursor[3]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.316      ;
; 1.031 ; VGA_Framebuffer:vga|x_cursor[2]                          ; VGA_Framebuffer:vga|x_cursor[2]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.317      ;
; 1.031 ; VGA_Framebuffer:vga|x_cursor[4]                          ; VGA_Framebuffer:vga|x_cursor[4]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.317      ;
; 1.031 ; VGA_Framebuffer:vga|x_cursor[5]                          ; VGA_Framebuffer:vga|x_cursor[5]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.317      ;
; 1.031 ; VGA_Framebuffer:vga|y_cursor[5]                          ; VGA_Framebuffer:vga|y_cursor[5]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.317      ;
; 1.031 ; VGA_Framebuffer:vga|y_cursor[6]                          ; VGA_Framebuffer:vga|y_cursor[6]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.317      ;
; 1.047 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.333      ;
; 1.053 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.339      ;
; 1.138 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.425      ;
; 1.145 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.431      ;
; 1.194 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.480      ;
; 1.203 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.489      ;
; 1.274 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.560      ;
; 1.286 ; VGA_Framebuffer:vga|fb_wr_req                            ; VGA_Framebuffer:vga|state.IDLE                           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.572      ;
; 1.344 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.631      ;
; 1.359 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.646      ;
; 1.400 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.686      ;
; 1.400 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.686      ;
; 1.400 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.686      ;
; 1.406 ; VGA_Framebuffer:vga|y_cursor[1]                          ; VGA_Framebuffer:vga|y_cursor[2]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.692      ;
; 1.407 ; VGA_Framebuffer:vga|y_cursor[0]                          ; VGA_Framebuffer:vga|y_cursor[1]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.693      ;
; 1.411 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.697      ;
; 1.412 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.698      ;
; 1.412 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.698      ;
; 1.412 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.698      ;
; 1.416 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.702      ;
; 1.418 ; VGA_Framebuffer:vga|x_cursor[0]                          ; VGA_Framebuffer:vga|x_cursor[1]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.704      ;
; 1.418 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.704      ;
; 1.420 ; VGA_Framebuffer:vga|substate.INIT                        ; VGA_Framebuffer:vga|y_cursor[0]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.705      ;
; 1.420 ; VGA_Framebuffer:vga|substate.INIT                        ; VGA_Framebuffer:vga|y_cursor[1]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.705      ;
; 1.420 ; VGA_Framebuffer:vga|substate.INIT                        ; VGA_Framebuffer:vga|y_cursor[2]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.705      ;
; 1.420 ; VGA_Framebuffer:vga|substate.INIT                        ; VGA_Framebuffer:vga|y_cursor[3]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.705      ;
; 1.420 ; VGA_Framebuffer:vga|substate.INIT                        ; VGA_Framebuffer:vga|y_cursor[4]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.705      ;
; 1.420 ; VGA_Framebuffer:vga|substate.INIT                        ; VGA_Framebuffer:vga|y_cursor[5]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.705      ;
; 1.420 ; VGA_Framebuffer:vga|substate.INIT                        ; VGA_Framebuffer:vga|y_cursor[6]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.705      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                            ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+
; 0.987 ; reset_sync_reg ; RESET_N ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.274      ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'pll|altpll_component|pll|clk[0]'                                                                                                                 ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                  ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; 4.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.746     ; 2.732      ;
; 4.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.746     ; 2.732      ;
; 4.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.746     ; 2.732      ;
; 4.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.746     ; 2.732      ;
; 4.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.746     ; 2.732      ;
; 4.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.746     ; 2.732      ;
; 4.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.746     ; 2.732      ;
; 4.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.746     ; 2.732      ;
; 4.591 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.756     ; 2.691      ;
; 4.591 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.756     ; 2.691      ;
; 4.591 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.756     ; 2.691      ;
; 4.591 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.756     ; 2.691      ;
; 4.591 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.756     ; 2.691      ;
; 4.591 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.756     ; 2.691      ;
; 4.591 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.756     ; 2.691      ;
; 4.591 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.756     ; 2.691      ;
; 4.591 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.756     ; 2.691      ;
; 4.934 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.755     ; 2.349      ;
; 4.934 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.755     ; 2.349      ;
; 4.934 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.755     ; 2.349      ;
; 4.934 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.755     ; 2.349      ;
; 4.948 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.756     ; 2.334      ;
; 4.948 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.756     ; 2.334      ;
; 4.948 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.756     ; 2.334      ;
; 4.948 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.756     ; 2.334      ;
; 4.948 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.756     ; 2.334      ;
; 4.948 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.756     ; 2.334      ;
; 4.948 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.756     ; 2.334      ;
; 4.948 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.756     ; 2.334      ;
; 4.948 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.756     ; 2.334      ;
; 4.948 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.756     ; 2.334      ;
; 5.231 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.755     ; 2.052      ;
; 5.231 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.755     ; 2.052      ;
; 5.231 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.755     ; 2.052      ;
; 5.231 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.755     ; 2.052      ;
; 5.231 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.755     ; 2.052      ;
; 5.231 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.755     ; 2.052      ;
; 5.231 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.755     ; 2.052      ;
; 5.231 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.755     ; 2.052      ;
; 5.231 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.755     ; 2.052      ;
; 5.231 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.755     ; 2.052      ;
; 5.256 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.744     ; 2.038      ;
; 5.256 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.744     ; 2.038      ;
; 5.256 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.744     ; 2.038      ;
; 5.256 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.744     ; 2.038      ;
; 5.256 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.744     ; 2.038      ;
; 5.256 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.744     ; 2.038      ;
; 5.256 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.744     ; 2.038      ;
; 5.256 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.744     ; 2.038      ;
; 5.256 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.744     ; 2.038      ;
; 5.827 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.754     ; 1.457      ;
; 5.827 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.754     ; 1.457      ;
; 5.827 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.754     ; 1.457      ;
; 5.827 ; RESET_N   ; VGA_Framebuffer:vga|state.DRAWING_LINE                   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.754     ; 1.457      ;
; 5.827 ; RESET_N   ; VGA_Framebuffer:vga|fb_wr_req                            ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.754     ; 1.457      ;
; 5.827 ; RESET_N   ; VGA_Framebuffer:vga|state.IDLE                           ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.754     ; 1.457      ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'pll|altpll_component|pll|clk[0]'                                                                                                                  ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                  ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; 3.925 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.754     ; 1.457      ;
; 3.925 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.754     ; 1.457      ;
; 3.925 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.754     ; 1.457      ;
; 3.925 ; RESET_N   ; VGA_Framebuffer:vga|state.DRAWING_LINE                   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.754     ; 1.457      ;
; 3.925 ; RESET_N   ; VGA_Framebuffer:vga|fb_wr_req                            ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.754     ; 1.457      ;
; 3.925 ; RESET_N   ; VGA_Framebuffer:vga|state.IDLE                           ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.754     ; 1.457      ;
; 4.496 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.744     ; 2.038      ;
; 4.496 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.744     ; 2.038      ;
; 4.496 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.744     ; 2.038      ;
; 4.496 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.744     ; 2.038      ;
; 4.496 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.744     ; 2.038      ;
; 4.496 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.744     ; 2.038      ;
; 4.496 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.744     ; 2.038      ;
; 4.496 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.744     ; 2.038      ;
; 4.496 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.744     ; 2.038      ;
; 4.521 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.755     ; 2.052      ;
; 4.521 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.755     ; 2.052      ;
; 4.521 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.755     ; 2.052      ;
; 4.521 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.755     ; 2.052      ;
; 4.521 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.755     ; 2.052      ;
; 4.521 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.755     ; 2.052      ;
; 4.521 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.755     ; 2.052      ;
; 4.521 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.755     ; 2.052      ;
; 4.521 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.755     ; 2.052      ;
; 4.521 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.755     ; 2.052      ;
; 4.804 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.756     ; 2.334      ;
; 4.804 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.756     ; 2.334      ;
; 4.804 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.756     ; 2.334      ;
; 4.804 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.756     ; 2.334      ;
; 4.804 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.756     ; 2.334      ;
; 4.804 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.756     ; 2.334      ;
; 4.804 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.756     ; 2.334      ;
; 4.804 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.756     ; 2.334      ;
; 4.804 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.756     ; 2.334      ;
; 4.804 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.756     ; 2.334      ;
; 4.818 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.755     ; 2.349      ;
; 4.818 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.755     ; 2.349      ;
; 4.818 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.755     ; 2.349      ;
; 4.818 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.755     ; 2.349      ;
; 5.161 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.756     ; 2.691      ;
; 5.161 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.756     ; 2.691      ;
; 5.161 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.756     ; 2.691      ;
; 5.161 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.756     ; 2.691      ;
; 5.161 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.756     ; 2.691      ;
; 5.161 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.756     ; 2.691      ;
; 5.161 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.756     ; 2.691      ;
; 5.161 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.756     ; 2.691      ;
; 5.161 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.756     ; 2.691      ;
; 5.192 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.746     ; 2.732      ;
; 5.192 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.746     ; 2.732      ;
; 5.192 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.746     ; 2.732      ;
; 5.192 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.746     ; 2.732      ;
; 5.192 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.746     ; 2.732      ;
; 5.192 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.746     ; 2.732      ;
; 5.192 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.746     ; 2.732      ;
; 5.192 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.746     ; 2.732      ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------------------------+
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; RESET_N                           ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RESET_N                           ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; reset_sync_reg                    ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; reset_sync_reg                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RESET_N|clk                       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RESET_N|clk                       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; reset_sync_reg|clk                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; reset_sync_reg|clk                ;
; 17.369 ; 20.000       ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+-------------+------------+-------+-------+------------+---------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------+------------+-------+-------+------------+---------------------------------+
; SW[*]       ; CLOCK_50   ; 4.462 ; 4.462 ; Rise       ; CLOCK_50                        ;
;  SW[9]      ; CLOCK_50   ; 4.462 ; 4.462 ; Rise       ; CLOCK_50                        ;
; SRAM_DQ[*]  ; CLOCK_50   ; 7.216 ; 7.216 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0] ; CLOCK_50   ; 6.653 ; 6.653 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1] ; CLOCK_50   ; 7.204 ; 7.204 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2] ; CLOCK_50   ; 6.927 ; 6.927 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3] ; CLOCK_50   ; 7.216 ; 7.216 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4] ; CLOCK_50   ; 6.667 ; 6.667 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5] ; CLOCK_50   ; 6.463 ; 6.463 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6] ; CLOCK_50   ; 6.659 ; 6.659 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7] ; CLOCK_50   ; 6.386 ; 6.386 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-------------+------------+-------+-------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+-------------+------------+--------+--------+------------+---------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------+------------+--------+--------+------------+---------------------------------+
; SW[*]       ; CLOCK_50   ; -4.214 ; -4.214 ; Rise       ; CLOCK_50                        ;
;  SW[9]      ; CLOCK_50   ; -4.214 ; -4.214 ; Rise       ; CLOCK_50                        ;
; SRAM_DQ[*]  ; CLOCK_50   ; -6.138 ; -6.138 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0] ; CLOCK_50   ; -6.405 ; -6.405 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1] ; CLOCK_50   ; -6.956 ; -6.956 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2] ; CLOCK_50   ; -6.679 ; -6.679 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3] ; CLOCK_50   ; -6.968 ; -6.968 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4] ; CLOCK_50   ; -6.419 ; -6.419 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5] ; CLOCK_50   ; -6.215 ; -6.215 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6] ; CLOCK_50   ; -6.411 ; -6.411 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7] ; CLOCK_50   ; -6.138 ; -6.138 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-------------+------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+----------------+------------+-------+-------+------------+---------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+----------------+------------+-------+-------+------------+---------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 7.536 ; 7.536 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 6.266 ; 6.266 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 6.321 ; 6.321 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 5.730 ; 5.730 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 6.637 ; 6.637 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 7.191 ; 7.191 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 6.925 ; 6.925 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 6.935 ; 6.935 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 6.865 ; 6.865 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 6.369 ; 6.369 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 6.233 ; 6.233 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 6.571 ; 6.571 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 6.594 ; 6.594 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 7.536 ; 7.536 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 6.509 ; 6.509 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 6.460 ; 6.460 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 7.451 ; 7.451 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 6.551 ; 6.551 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 6.259 ; 6.259 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SRAM_LB_N      ; CLOCK_50   ; 6.414 ; 6.414 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 6.394 ; 6.394 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SRAM_UB_N      ; CLOCK_50   ; 7.435 ; 7.435 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 7.477 ; 7.477 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 6.847 ; 6.847 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 6.847 ; 6.847 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 6.847 ; 6.847 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 6.237 ; 6.237 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 5.732 ; 5.732 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 6.674 ; 6.674 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 6.674 ; 6.674 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 6.674 ; 6.674 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 6.664 ; 6.664 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 6.193 ; 6.193 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_HS         ; CLOCK_50   ; 5.137 ; 5.137 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 6.858 ; 6.858 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 6.842 ; 6.842 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 6.858 ; 6.858 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 6.277 ; 6.277 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 6.009 ; 6.009 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_VS         ; CLOCK_50   ; 5.173 ; 5.173 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+----------------+------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+----------------+------------+-------+-------+------------+---------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+----------------+------------+-------+-------+------------+---------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 4.932 ; 4.932 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 5.710 ; 5.710 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 5.777 ; 5.777 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 5.292 ; 5.292 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 4.943 ; 4.943 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 5.447 ; 5.447 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 5.229 ; 5.229 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 5.239 ; 5.239 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 5.120 ; 5.120 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 4.932 ; 4.932 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 5.346 ; 5.346 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 5.975 ; 5.975 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 5.700 ; 5.700 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 6.762 ; 6.762 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 5.916 ; 5.916 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 5.946 ; 5.946 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 6.830 ; 6.830 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 5.805 ; 5.805 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 5.640 ; 5.640 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SRAM_LB_N      ; CLOCK_50   ; 6.273 ; 6.273 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 6.253 ; 6.253 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SRAM_UB_N      ; CLOCK_50   ; 6.601 ; 6.601 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 6.643 ; 6.643 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 4.508 ; 4.508 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 5.629 ; 5.629 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 5.629 ; 5.629 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 5.019 ; 5.019 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 4.508 ; 4.508 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 4.975 ; 4.975 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 5.454 ; 5.454 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 5.454 ; 5.454 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 5.444 ; 5.444 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 4.975 ; 4.975 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_HS         ; CLOCK_50   ; 5.137 ; 5.137 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 4.784 ; 4.784 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 5.618 ; 5.618 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 5.634 ; 5.634 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 5.061 ; 5.061 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 4.784 ; 4.784 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_VS         ; CLOCK_50   ; 5.173 ; 5.173 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+----------------+------------+-------+-------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------+
; Output Enable Times                                                                     ;
+--------------+------------+-------+------+------------+---------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                 ;
+--------------+------------+-------+------+------------+---------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 5.917 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 5.927 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 7.339 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 7.130 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 7.379 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.237 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.227 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 6.546 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 5.917 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.393 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.573 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.388 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.926 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.435 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 7.396 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.583 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.349 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                             ;
+--------------+------------+-------+------+------------+---------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                 ;
+--------------+------------+-------+------+------------+---------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 5.083 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 5.093 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 6.505 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.296 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.545 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 5.403 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 5.393 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 5.712 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 5.083 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.559 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.739 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.554 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.092 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.601 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.562 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.749 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 6.515 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                             ;
+--------------+------------+-----------+-----------+------------+---------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                 ;
+--------------+------------+-----------+-----------+------------+---------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 5.917     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 5.927     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 7.339     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 7.130     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 7.379     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.237     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.227     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 6.546     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 5.917     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.393     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.573     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.388     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.926     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.435     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 7.396     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.583     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.349     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                     ;
+--------------+------------+-----------+-----------+------------+---------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                 ;
+--------------+------------+-----------+-----------+------------+---------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 5.083     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 5.093     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 6.505     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.296     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.545     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 5.403     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 5.393     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 5.712     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 5.083     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.559     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.739     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.554     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.092     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.601     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.562     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.749     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 6.515     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------+


+----------------------------------------------------------+
; Fast Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; pll|altpll_component|pll|clk[0] ; 6.663  ; 0.000         ;
; CLOCK_50                        ; 19.475 ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
; CLOCK_50                        ; 0.405 ; 0.000         ;
+---------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Recovery Summary                             ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0] ; 6.746 ; 0.000         ;
+---------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Removal Summary                              ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0] ; 2.640 ; 0.000         ;
+---------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50                        ; 9.000 ; 0.000         ;
+---------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pll|altpll_component|pll|clk[0]'                                                                                                                                                                                  ;
+-------+--------------------------------------------------------+--------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 6.663 ; RESET_N                                                ; VGA_Framebuffer:vga|x_cursor[1]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.050     ; 1.319      ;
; 6.663 ; RESET_N                                                ; VGA_Framebuffer:vga|x_cursor[2]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.050     ; 1.319      ;
; 6.663 ; RESET_N                                                ; VGA_Framebuffer:vga|x_cursor[3]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.050     ; 1.319      ;
; 6.663 ; RESET_N                                                ; VGA_Framebuffer:vga|x_cursor[4]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.050     ; 1.319      ;
; 6.663 ; RESET_N                                                ; VGA_Framebuffer:vga|x_cursor[5]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.050     ; 1.319      ;
; 6.663 ; RESET_N                                                ; VGA_Framebuffer:vga|x_cursor[6]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.050     ; 1.319      ;
; 6.663 ; RESET_N                                                ; VGA_Framebuffer:vga|x_cursor[7]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.050     ; 1.319      ;
; 6.663 ; RESET_N                                                ; VGA_Framebuffer:vga|x_cursor[8]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.050     ; 1.319      ;
; 6.663 ; RESET_N                                                ; VGA_Framebuffer:vga|x_cursor[9]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.050     ; 1.319      ;
; 6.663 ; RESET_N                                                ; VGA_Framebuffer:vga|x_cursor[0]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.050     ; 1.319      ;
; 6.706 ; RESET_N                                                ; VGA_Framebuffer:vga|y_cursor[0]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.059     ; 1.267      ;
; 6.706 ; RESET_N                                                ; VGA_Framebuffer:vga|y_cursor[1]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.059     ; 1.267      ;
; 6.706 ; RESET_N                                                ; VGA_Framebuffer:vga|y_cursor[2]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.059     ; 1.267      ;
; 6.706 ; RESET_N                                                ; VGA_Framebuffer:vga|y_cursor[3]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.059     ; 1.267      ;
; 6.706 ; RESET_N                                                ; VGA_Framebuffer:vga|y_cursor[4]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.059     ; 1.267      ;
; 6.706 ; RESET_N                                                ; VGA_Framebuffer:vga|y_cursor[5]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.059     ; 1.267      ;
; 6.706 ; RESET_N                                                ; VGA_Framebuffer:vga|y_cursor[6]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.059     ; 1.267      ;
; 6.706 ; RESET_N                                                ; VGA_Framebuffer:vga|y_cursor[7]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.059     ; 1.267      ;
; 6.706 ; RESET_N                                                ; VGA_Framebuffer:vga|y_cursor[8]                        ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.059     ; 1.267      ;
; 6.967 ; RESET_N                                                ; VGA_Framebuffer:vga|y_end[8]                           ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.051     ; 1.014      ;
; 7.225 ; RESET_N                                                ; VGA_Framebuffer:vga|substate.INIT                      ; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.058     ; 0.749      ;
; 8.015 ; VGA_Framebuffer:vga|y_end[8]                           ; VGA_Framebuffer:vga|y_cursor[0]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.008     ; 2.009      ;
; 8.015 ; VGA_Framebuffer:vga|y_end[8]                           ; VGA_Framebuffer:vga|y_cursor[1]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.008     ; 2.009      ;
; 8.015 ; VGA_Framebuffer:vga|y_end[8]                           ; VGA_Framebuffer:vga|y_cursor[2]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.008     ; 2.009      ;
; 8.015 ; VGA_Framebuffer:vga|y_end[8]                           ; VGA_Framebuffer:vga|y_cursor[3]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.008     ; 2.009      ;
; 8.015 ; VGA_Framebuffer:vga|y_end[8]                           ; VGA_Framebuffer:vga|y_cursor[4]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.008     ; 2.009      ;
; 8.015 ; VGA_Framebuffer:vga|y_end[8]                           ; VGA_Framebuffer:vga|y_cursor[5]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.008     ; 2.009      ;
; 8.015 ; VGA_Framebuffer:vga|y_end[8]                           ; VGA_Framebuffer:vga|y_cursor[6]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.008     ; 2.009      ;
; 8.015 ; VGA_Framebuffer:vga|y_end[8]                           ; VGA_Framebuffer:vga|y_cursor[7]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.008     ; 2.009      ;
; 8.015 ; VGA_Framebuffer:vga|y_end[8]                           ; VGA_Framebuffer:vga|y_cursor[8]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.008     ; 2.009      ;
; 8.020 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|x_cursor[1]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.009      ; 2.021      ;
; 8.020 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|x_cursor[2]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.009      ; 2.021      ;
; 8.020 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|x_cursor[3]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.009      ; 2.021      ;
; 8.020 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|x_cursor[4]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.009      ; 2.021      ;
; 8.020 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|x_cursor[5]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.009      ; 2.021      ;
; 8.020 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|x_cursor[6]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.009      ; 2.021      ;
; 8.020 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|x_cursor[7]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.009      ; 2.021      ;
; 8.020 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|x_cursor[8]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.009      ; 2.021      ;
; 8.020 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|x_cursor[9]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.009      ; 2.021      ;
; 8.020 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|x_cursor[0]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.009      ; 2.021      ;
; 8.035 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.997      ;
; 8.035 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.997      ;
; 8.041 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|x_cursor[1]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.009      ; 2.000      ;
; 8.041 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|x_cursor[2]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.009      ; 2.000      ;
; 8.041 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|x_cursor[3]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.009      ; 2.000      ;
; 8.041 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|x_cursor[4]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.009      ; 2.000      ;
; 8.041 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|x_cursor[5]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.009      ; 2.000      ;
; 8.041 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|x_cursor[6]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.009      ; 2.000      ;
; 8.041 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|x_cursor[7]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.009      ; 2.000      ;
; 8.041 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|x_cursor[8]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.009      ; 2.000      ;
; 8.041 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|x_cursor[9]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.009      ; 2.000      ;
; 8.041 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|x_cursor[0]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.009      ; 2.000      ;
; 8.052 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 1.979      ;
; 8.052 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 1.979      ;
; 8.052 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 1.979      ;
; 8.052 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 1.979      ;
; 8.052 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 1.979      ;
; 8.052 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 1.979      ;
; 8.052 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 1.979      ;
; 8.052 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 1.979      ;
; 8.052 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 1.979      ;
; 8.056 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.976      ;
; 8.056 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.976      ;
; 8.058 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.975      ;
; 8.058 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.975      ;
; 8.063 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|y_cursor[0]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.969      ;
; 8.063 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|y_cursor[1]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.969      ;
; 8.063 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|y_cursor[2]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.969      ;
; 8.063 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|y_cursor[3]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.969      ;
; 8.063 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|y_cursor[4]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.969      ;
; 8.063 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|y_cursor[5]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.969      ;
; 8.063 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|y_cursor[6]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.969      ;
; 8.063 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|y_cursor[7]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.969      ;
; 8.063 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|y_cursor[8]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.969      ;
; 8.064 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.969      ;
; 8.064 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.969      ;
; 8.073 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 1.958      ;
; 8.073 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 1.958      ;
; 8.073 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 1.958      ;
; 8.073 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 1.958      ;
; 8.073 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 1.958      ;
; 8.073 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 1.958      ;
; 8.073 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 1.958      ;
; 8.073 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 1.958      ;
; 8.073 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 1.958      ;
; 8.080 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.953      ;
; 8.080 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.953      ;
; 8.083 ; VGA_Framebuffer:vga|x_cursor[4]                        ; VGA_Framebuffer:vga|y_cursor[0]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.009     ; 1.940      ;
; 8.083 ; VGA_Framebuffer:vga|x_cursor[4]                        ; VGA_Framebuffer:vga|y_cursor[1]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.009     ; 1.940      ;
; 8.083 ; VGA_Framebuffer:vga|x_cursor[4]                        ; VGA_Framebuffer:vga|y_cursor[2]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.009     ; 1.940      ;
; 8.083 ; VGA_Framebuffer:vga|x_cursor[4]                        ; VGA_Framebuffer:vga|y_cursor[3]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.009     ; 1.940      ;
; 8.083 ; VGA_Framebuffer:vga|x_cursor[4]                        ; VGA_Framebuffer:vga|y_cursor[4]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.009     ; 1.940      ;
; 8.083 ; VGA_Framebuffer:vga|x_cursor[4]                        ; VGA_Framebuffer:vga|y_cursor[5]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.009     ; 1.940      ;
; 8.083 ; VGA_Framebuffer:vga|x_cursor[4]                        ; VGA_Framebuffer:vga|y_cursor[6]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.009     ; 1.940      ;
; 8.083 ; VGA_Framebuffer:vga|x_cursor[4]                        ; VGA_Framebuffer:vga|y_cursor[7]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.009     ; 1.940      ;
; 8.083 ; VGA_Framebuffer:vga|x_cursor[4]                        ; VGA_Framebuffer:vga|y_cursor[8]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; -0.009     ; 1.940      ;
; 8.084 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|y_cursor[0]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.948      ;
; 8.084 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|y_cursor[1]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.948      ;
; 8.084 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|y_cursor[2]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.948      ;
; 8.084 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|y_cursor[3]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.948      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                            ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+
; 19.475 ; reset_sync_reg ; RESET_N ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.001      ; 0.558      ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pll|altpll_component|pll|clk[0]'                                                                                                                                                                                       ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|y_end[8]                             ; VGA_Framebuffer:vga|y_end[8]                             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|state.DRAWING_LINE                   ; VGA_Framebuffer:vga|state.DRAWING_LINE                   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.246 ; VGA_Framebuffer:vga|state.DRAWING_LINE                   ; VGA_Framebuffer:vga|fb_wr_req                            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.257 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.409      ;
; 0.258 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.410      ;
; 0.316 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.468      ;
; 0.318 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.470      ;
; 0.321 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.473      ;
; 0.322 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.474      ;
; 0.340 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.492      ;
; 0.342 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.494      ;
; 0.355 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.359 ; VGA_Framebuffer:vga|y_cursor[0]                          ; VGA_Framebuffer:vga|y_cursor[0]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; VGA_Framebuffer:vga|y_cursor[1]                          ; VGA_Framebuffer:vga|y_cursor[1]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; VGA_Framebuffer:vga|x_cursor[0]                          ; VGA_Framebuffer:vga|x_cursor[0]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; VGA_Framebuffer:vga|x_cursor[8]                          ; VGA_Framebuffer:vga|x_cursor[8]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; VGA_Framebuffer:vga|y_cursor[2]                          ; VGA_Framebuffer:vga|y_cursor[2]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; VGA_Framebuffer:vga|y_cursor[4]                          ; VGA_Framebuffer:vga|y_cursor[4]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; VGA_Framebuffer:vga|x_cursor[1]                          ; VGA_Framebuffer:vga|x_cursor[1]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; VGA_Framebuffer:vga|x_cursor[3]                          ; VGA_Framebuffer:vga|x_cursor[3]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; VGA_Framebuffer:vga|x_cursor[6]                          ; VGA_Framebuffer:vga|x_cursor[6]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; VGA_Framebuffer:vga|y_cursor[7]                          ; VGA_Framebuffer:vga|y_cursor[7]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; VGA_Framebuffer:vga|y_cursor[8]                          ; VGA_Framebuffer:vga|y_cursor[8]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.525      ;
; 0.376 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; VGA_Framebuffer:vga|x_cursor[9]                          ; VGA_Framebuffer:vga|x_cursor[9]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; VGA_Framebuffer:vga|x_cursor[7]                          ; VGA_Framebuffer:vga|x_cursor[7]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; VGA_Framebuffer:vga|y_cursor[3]                          ; VGA_Framebuffer:vga|y_cursor[3]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; VGA_Framebuffer:vga|x_cursor[2]                          ; VGA_Framebuffer:vga|x_cursor[2]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; VGA_Framebuffer:vga|x_cursor[4]                          ; VGA_Framebuffer:vga|x_cursor[4]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; VGA_Framebuffer:vga|x_cursor[5]                          ; VGA_Framebuffer:vga|x_cursor[5]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; VGA_Framebuffer:vga|y_cursor[5]                          ; VGA_Framebuffer:vga|y_cursor[5]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; VGA_Framebuffer:vga|y_cursor[6]                          ; VGA_Framebuffer:vga|y_cursor[6]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.534      ;
; 0.385 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.537      ;
; 0.385 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.537      ;
; 0.386 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.539      ;
; 0.389 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.541      ;
; 0.397 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.549      ;
; 0.399 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.551      ;
; 0.413 ; VGA_Framebuffer:vga|state.IDLE                           ; VGA_Framebuffer:vga|substate.INIT                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.565      ;
; 0.444 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.596      ;
; 0.446 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.598      ;
; 0.455 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.607      ;
; 0.460 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.613      ;
; 0.468 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.620      ;
; 0.493 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.645      ;
; 0.494 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.497 ; VGA_Framebuffer:vga|y_cursor[0]                          ; VGA_Framebuffer:vga|y_cursor[1]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; VGA_Framebuffer:vga|y_cursor[1]                          ; VGA_Framebuffer:vga|y_cursor[2]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.651      ;
; 0.501 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; VGA_Framebuffer:vga|x_cursor[0]                          ; VGA_Framebuffer:vga|x_cursor[1]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.654      ;
; 0.503 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.655      ;
; 0.504 ; VGA_Framebuffer:vga|x_cursor[8]                          ; VGA_Framebuffer:vga|x_cursor[9]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.656      ;
; 0.504 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.656      ;
; 0.504 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.656      ;
; 0.505 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.506 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.659      ;
; 0.507 ; VGA_Framebuffer:vga|y_cursor[2]                          ; VGA_Framebuffer:vga|y_cursor[3]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.659      ;
; 0.507 ; VGA_Framebuffer:vga|y_cursor[4]                          ; VGA_Framebuffer:vga|y_cursor[5]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.659      ;
; 0.508 ; VGA_Framebuffer:vga|x_cursor[1]                          ; VGA_Framebuffer:vga|x_cursor[2]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.660      ;
; 0.508 ; VGA_Framebuffer:vga|x_cursor[3]                          ; VGA_Framebuffer:vga|x_cursor[4]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.660      ;
; 0.509 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.513 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.665      ;
; 0.516 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.668      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                            ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+
; 0.405 ; reset_sync_reg ; RESET_N ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.558      ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'pll|altpll_component|pll|clk[0]'                                                                                                                 ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                  ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; 6.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.051     ; 1.235      ;
; 6.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.051     ; 1.235      ;
; 6.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.051     ; 1.235      ;
; 6.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.051     ; 1.235      ;
; 6.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.051     ; 1.235      ;
; 6.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.051     ; 1.235      ;
; 6.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.051     ; 1.235      ;
; 6.746 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.051     ; 1.235      ;
; 6.764 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.060     ; 1.208      ;
; 6.764 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.060     ; 1.208      ;
; 6.764 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.060     ; 1.208      ;
; 6.764 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.060     ; 1.208      ;
; 6.764 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.060     ; 1.208      ;
; 6.764 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.060     ; 1.208      ;
; 6.764 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.060     ; 1.208      ;
; 6.764 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.060     ; 1.208      ;
; 6.764 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.060     ; 1.208      ;
; 6.896 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.059     ; 1.077      ;
; 6.896 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.059     ; 1.077      ;
; 6.896 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.059     ; 1.077      ;
; 6.896 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.059     ; 1.077      ;
; 6.902 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.060     ; 1.070      ;
; 6.902 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.060     ; 1.070      ;
; 6.902 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.060     ; 1.070      ;
; 6.902 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.060     ; 1.070      ;
; 6.902 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.060     ; 1.070      ;
; 6.902 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.060     ; 1.070      ;
; 6.902 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.060     ; 1.070      ;
; 6.902 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.060     ; 1.070      ;
; 6.902 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.060     ; 1.070      ;
; 6.902 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.060     ; 1.070      ;
; 7.012 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.059     ; 0.961      ;
; 7.012 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.059     ; 0.961      ;
; 7.012 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.059     ; 0.961      ;
; 7.012 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.059     ; 0.961      ;
; 7.012 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.059     ; 0.961      ;
; 7.012 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.059     ; 0.961      ;
; 7.012 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.059     ; 0.961      ;
; 7.012 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.059     ; 0.961      ;
; 7.012 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.059     ; 0.961      ;
; 7.012 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.059     ; 0.961      ;
; 7.028 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.049     ; 0.955      ;
; 7.028 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.049     ; 0.955      ;
; 7.028 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.049     ; 0.955      ;
; 7.028 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.049     ; 0.955      ;
; 7.028 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.049     ; 0.955      ;
; 7.028 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.049     ; 0.955      ;
; 7.028 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.049     ; 0.955      ;
; 7.028 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.049     ; 0.955      ;
; 7.028 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.049     ; 0.955      ;
; 7.240 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.058     ; 0.734      ;
; 7.240 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.058     ; 0.734      ;
; 7.240 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.058     ; 0.734      ;
; 7.240 ; RESET_N   ; VGA_Framebuffer:vga|state.DRAWING_LINE                   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.058     ; 0.734      ;
; 7.240 ; RESET_N   ; VGA_Framebuffer:vga|fb_wr_req                            ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.058     ; 0.734      ;
; 7.240 ; RESET_N   ; VGA_Framebuffer:vga|state.IDLE                           ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 10.000       ; -2.058     ; 0.734      ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'pll|altpll_component|pll|clk[0]'                                                                                                                  ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                  ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; 2.640 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.058     ; 0.734      ;
; 2.640 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.058     ; 0.734      ;
; 2.640 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.058     ; 0.734      ;
; 2.640 ; RESET_N   ; VGA_Framebuffer:vga|state.DRAWING_LINE                   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.058     ; 0.734      ;
; 2.640 ; RESET_N   ; VGA_Framebuffer:vga|fb_wr_req                            ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.058     ; 0.734      ;
; 2.640 ; RESET_N   ; VGA_Framebuffer:vga|state.IDLE                           ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.058     ; 0.734      ;
; 2.852 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.049     ; 0.955      ;
; 2.852 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.049     ; 0.955      ;
; 2.852 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.049     ; 0.955      ;
; 2.852 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.049     ; 0.955      ;
; 2.852 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.049     ; 0.955      ;
; 2.852 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.049     ; 0.955      ;
; 2.852 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.049     ; 0.955      ;
; 2.852 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.049     ; 0.955      ;
; 2.852 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.049     ; 0.955      ;
; 2.868 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.059     ; 0.961      ;
; 2.868 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.059     ; 0.961      ;
; 2.868 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.059     ; 0.961      ;
; 2.868 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.059     ; 0.961      ;
; 2.868 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.059     ; 0.961      ;
; 2.868 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.059     ; 0.961      ;
; 2.868 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.059     ; 0.961      ;
; 2.868 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.059     ; 0.961      ;
; 2.868 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.059     ; 0.961      ;
; 2.868 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.059     ; 0.961      ;
; 2.978 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.060     ; 1.070      ;
; 2.978 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.060     ; 1.070      ;
; 2.978 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.060     ; 1.070      ;
; 2.978 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.060     ; 1.070      ;
; 2.978 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.060     ; 1.070      ;
; 2.978 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.060     ; 1.070      ;
; 2.978 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.060     ; 1.070      ;
; 2.978 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.060     ; 1.070      ;
; 2.978 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.060     ; 1.070      ;
; 2.978 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.060     ; 1.070      ;
; 2.984 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.059     ; 1.077      ;
; 2.984 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.059     ; 1.077      ;
; 2.984 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.059     ; 1.077      ;
; 2.984 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.059     ; 1.077      ;
; 3.116 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.060     ; 1.208      ;
; 3.116 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.060     ; 1.208      ;
; 3.116 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.060     ; 1.208      ;
; 3.116 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.060     ; 1.208      ;
; 3.116 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.060     ; 1.208      ;
; 3.116 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.060     ; 1.208      ;
; 3.116 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.060     ; 1.208      ;
; 3.116 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.060     ; 1.208      ;
; 3.116 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.060     ; 1.208      ;
; 3.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.051     ; 1.235      ;
; 3.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.051     ; 1.235      ;
; 3.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.051     ; 1.235      ;
; 3.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.051     ; 1.235      ;
; 3.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.051     ; 1.235      ;
; 3.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.051     ; 1.235      ;
; 3.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.051     ; 1.235      ;
; 3.134 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ; CLOCK_50     ; pll|altpll_component|pll|clk[0] ; 0.000        ; -2.051     ; 1.235      ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RESET_N                           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RESET_N                           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; reset_sync_reg                    ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; reset_sync_reg                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RESET_N|clk                       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RESET_N|clk                       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; reset_sync_reg|clk                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; reset_sync_reg|clk                ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+-------------+------------+-------+-------+------------+---------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------+------------+-------+-------+------------+---------------------------------+
; SW[*]       ; CLOCK_50   ; 2.023 ; 2.023 ; Rise       ; CLOCK_50                        ;
;  SW[9]      ; CLOCK_50   ; 2.023 ; 2.023 ; Rise       ; CLOCK_50                        ;
; SRAM_DQ[*]  ; CLOCK_50   ; 4.087 ; 4.087 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0] ; CLOCK_50   ; 3.827 ; 3.827 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1] ; CLOCK_50   ; 4.064 ; 4.064 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2] ; CLOCK_50   ; 3.921 ; 3.921 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3] ; CLOCK_50   ; 4.087 ; 4.087 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4] ; CLOCK_50   ; 3.831 ; 3.831 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5] ; CLOCK_50   ; 3.766 ; 3.766 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6] ; CLOCK_50   ; 3.838 ; 3.838 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7] ; CLOCK_50   ; 3.753 ; 3.753 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-------------+------------+-------+-------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+-------------+------------+--------+--------+------------+---------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------+------------+--------+--------+------------+---------------------------------+
; SW[*]       ; CLOCK_50   ; -1.903 ; -1.903 ; Rise       ; CLOCK_50                        ;
;  SW[9]      ; CLOCK_50   ; -1.903 ; -1.903 ; Rise       ; CLOCK_50                        ;
; SRAM_DQ[*]  ; CLOCK_50   ; -3.633 ; -3.633 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0] ; CLOCK_50   ; -3.707 ; -3.707 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1] ; CLOCK_50   ; -3.944 ; -3.944 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2] ; CLOCK_50   ; -3.801 ; -3.801 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3] ; CLOCK_50   ; -3.967 ; -3.967 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4] ; CLOCK_50   ; -3.711 ; -3.711 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5] ; CLOCK_50   ; -3.646 ; -3.646 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6] ; CLOCK_50   ; -3.718 ; -3.718 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7] ; CLOCK_50   ; -3.633 ; -3.633 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-------------+------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+----------------+------------+-------+-------+------------+---------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+----------------+------------+-------+-------+------------+---------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 3.070 ; 3.070 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 2.520 ; 2.520 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 2.561 ; 2.561 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 2.328 ; 2.328 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 2.650 ; 2.650 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 2.883 ; 2.883 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 2.761 ; 2.761 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 2.768 ; 2.768 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 2.750 ; 2.750 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 2.551 ; 2.551 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 2.467 ; 2.467 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 2.631 ; 2.631 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 2.638 ; 2.638 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 3.070 ; 3.070 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 2.597 ; 2.597 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 2.555 ; 2.555 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 3.036 ; 3.036 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 2.617 ; 2.617 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 2.515 ; 2.515 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SRAM_LB_N      ; CLOCK_50   ; 2.630 ; 2.630 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 2.608 ; 2.608 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SRAM_UB_N      ; CLOCK_50   ; 2.999 ; 2.999 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 3.033 ; 3.033 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 2.770 ; 2.770 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 2.770 ; 2.770 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 2.770 ; 2.770 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 2.531 ; 2.531 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 2.365 ; 2.365 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 2.641 ; 2.641 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 2.641 ; 2.641 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 2.641 ; 2.641 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 2.631 ; 2.631 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 2.496 ; 2.496 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_HS         ; CLOCK_50   ; 2.028 ; 2.028 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 2.790 ; 2.790 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 2.774 ; 2.774 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 2.790 ; 2.790 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 2.553 ; 2.553 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 2.470 ; 2.470 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_VS         ; CLOCK_50   ; 2.051 ; 2.051 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+----------------+------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+----------------+------------+-------+-------+------------+---------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+----------------+------------+-------+-------+------------+---------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 2.004 ; 2.004 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 2.284 ; 2.284 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 2.331 ; 2.331 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 2.117 ; 2.117 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 2.009 ; 2.009 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 2.218 ; 2.218 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 2.120 ; 2.120 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 2.126 ; 2.126 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 2.084 ; 2.084 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 2.004 ; 2.004 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 2.135 ; 2.135 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 2.390 ; 2.390 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 2.299 ; 2.299 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 2.782 ; 2.782 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 2.358 ; 2.358 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 2.417 ; 2.417 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 2.785 ; 2.785 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 2.345 ; 2.345 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 2.266 ; 2.266 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SRAM_LB_N      ; CLOCK_50   ; 2.558 ; 2.558 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 2.536 ; 2.536 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SRAM_UB_N      ; CLOCK_50   ; 2.719 ; 2.719 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 2.753 ; 2.753 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 1.902 ; 1.902 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 2.314 ; 2.314 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 2.314 ; 2.314 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 2.074 ; 2.074 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 1.902 ; 1.902 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 2.040 ; 2.040 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 2.182 ; 2.182 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 2.182 ; 2.182 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 2.172 ; 2.172 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 2.040 ; 2.040 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_HS         ; CLOCK_50   ; 2.028 ; 2.028 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 2.007 ; 2.007 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 2.311 ; 2.311 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 2.327 ; 2.327 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 2.099 ; 2.099 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 2.007 ; 2.007 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_VS         ; CLOCK_50   ; 2.051 ; 2.051 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+----------------+------------+-------+-------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------+
; Output Enable Times                                                                     ;
+--------------+------------+-------+------+------------+---------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                 ;
+--------------+------------+-------+------+------------+---------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 2.341 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 2.351 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 2.910 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 2.808 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 2.950 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 2.468 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 2.458 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 2.596 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 2.341 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 2.968 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 2.961 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 2.962 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 3.104 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 3.003 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 2.970 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 2.971 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 2.920 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                             ;
+--------------+------------+-------+------+------------+---------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                 ;
+--------------+------------+-------+------+------------+---------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 2.061 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 2.071 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 2.630 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 2.528 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 2.670 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 2.188 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 2.178 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 2.316 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 2.061 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 2.688 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 2.681 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 2.682 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 2.824 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 2.723 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 2.690 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 2.691 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 2.640 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                             ;
+--------------+------------+-----------+-----------+------------+---------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                 ;
+--------------+------------+-----------+-----------+------------+---------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 2.341     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 2.351     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 2.910     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 2.808     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 2.950     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 2.468     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 2.458     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 2.596     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 2.341     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 2.968     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 2.961     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 2.962     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 3.104     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 3.003     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 2.970     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 2.971     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 2.920     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                     ;
+--------------+------------+-----------+-----------+------------+---------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                 ;
+--------------+------------+-----------+-----------+------------+---------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 2.061     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 2.071     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 2.630     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 2.528     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 2.670     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 2.188     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 2.178     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 2.316     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 2.061     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 2.688     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 2.681     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 2.682     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 2.824     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 2.723     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 2.690     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 2.691     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 2.640     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+----------------------------------+--------+-------+----------+---------+---------------------+
; Clock                            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                 ; 4.200  ; 0.215 ; 4.560    ; 2.640   ; 3.889               ;
;  CLOCK_50                        ; 18.765 ; 0.405 ; N/A      ; N/A     ; 8.889               ;
;  pll|altpll_component|pll|clk[0] ; 4.200  ; 0.215 ; 4.560    ; 2.640   ; 3.889               ;
; Design-wide TNS                  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                        ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  pll|altpll_component|pll|clk[0] ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+----------------------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+-------------+------------+-------+-------+------------+---------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------+------------+-------+-------+------------+---------------------------------+
; SW[*]       ; CLOCK_50   ; 4.462 ; 4.462 ; Rise       ; CLOCK_50                        ;
;  SW[9]      ; CLOCK_50   ; 4.462 ; 4.462 ; Rise       ; CLOCK_50                        ;
; SRAM_DQ[*]  ; CLOCK_50   ; 7.216 ; 7.216 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0] ; CLOCK_50   ; 6.653 ; 6.653 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1] ; CLOCK_50   ; 7.204 ; 7.204 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2] ; CLOCK_50   ; 6.927 ; 6.927 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3] ; CLOCK_50   ; 7.216 ; 7.216 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4] ; CLOCK_50   ; 6.667 ; 6.667 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5] ; CLOCK_50   ; 6.463 ; 6.463 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6] ; CLOCK_50   ; 6.659 ; 6.659 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7] ; CLOCK_50   ; 6.386 ; 6.386 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-------------+------------+-------+-------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+-------------+------------+--------+--------+------------+---------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------+------------+--------+--------+------------+---------------------------------+
; SW[*]       ; CLOCK_50   ; -1.903 ; -1.903 ; Rise       ; CLOCK_50                        ;
;  SW[9]      ; CLOCK_50   ; -1.903 ; -1.903 ; Rise       ; CLOCK_50                        ;
; SRAM_DQ[*]  ; CLOCK_50   ; -3.633 ; -3.633 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0] ; CLOCK_50   ; -3.707 ; -3.707 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1] ; CLOCK_50   ; -3.944 ; -3.944 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2] ; CLOCK_50   ; -3.801 ; -3.801 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3] ; CLOCK_50   ; -3.967 ; -3.967 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4] ; CLOCK_50   ; -3.711 ; -3.711 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5] ; CLOCK_50   ; -3.646 ; -3.646 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6] ; CLOCK_50   ; -3.718 ; -3.718 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7] ; CLOCK_50   ; -3.633 ; -3.633 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-------------+------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+----------------+------------+-------+-------+------------+---------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+----------------+------------+-------+-------+------------+---------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 7.536 ; 7.536 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 6.266 ; 6.266 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 6.321 ; 6.321 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 5.730 ; 5.730 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 6.637 ; 6.637 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 7.191 ; 7.191 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 6.925 ; 6.925 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 6.935 ; 6.935 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 6.865 ; 6.865 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 6.369 ; 6.369 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 6.233 ; 6.233 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 6.571 ; 6.571 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 6.594 ; 6.594 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 7.536 ; 7.536 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 6.509 ; 6.509 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 6.460 ; 6.460 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 7.451 ; 7.451 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 6.551 ; 6.551 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 6.259 ; 6.259 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SRAM_LB_N      ; CLOCK_50   ; 6.414 ; 6.414 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 6.394 ; 6.394 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SRAM_UB_N      ; CLOCK_50   ; 7.435 ; 7.435 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 7.477 ; 7.477 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 6.847 ; 6.847 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 6.847 ; 6.847 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 6.847 ; 6.847 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 6.237 ; 6.237 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 5.732 ; 5.732 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 6.674 ; 6.674 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 6.674 ; 6.674 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 6.674 ; 6.674 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 6.664 ; 6.664 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 6.193 ; 6.193 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_HS         ; CLOCK_50   ; 5.137 ; 5.137 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 6.858 ; 6.858 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 6.842 ; 6.842 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 6.858 ; 6.858 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 6.277 ; 6.277 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 6.009 ; 6.009 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_VS         ; CLOCK_50   ; 5.173 ; 5.173 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+----------------+------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+----------------+------------+-------+-------+------------+---------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+----------------+------------+-------+-------+------------+---------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 2.004 ; 2.004 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 2.284 ; 2.284 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 2.331 ; 2.331 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 2.117 ; 2.117 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 2.009 ; 2.009 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 2.218 ; 2.218 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 2.120 ; 2.120 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 2.126 ; 2.126 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 2.084 ; 2.084 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 2.004 ; 2.004 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 2.135 ; 2.135 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 2.390 ; 2.390 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 2.299 ; 2.299 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 2.782 ; 2.782 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 2.358 ; 2.358 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 2.417 ; 2.417 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 2.785 ; 2.785 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 2.345 ; 2.345 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 2.266 ; 2.266 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SRAM_LB_N      ; CLOCK_50   ; 2.558 ; 2.558 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 2.536 ; 2.536 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SRAM_UB_N      ; CLOCK_50   ; 2.719 ; 2.719 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 2.753 ; 2.753 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 1.902 ; 1.902 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 2.314 ; 2.314 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 2.314 ; 2.314 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 2.074 ; 2.074 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 1.902 ; 1.902 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 2.040 ; 2.040 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 2.182 ; 2.182 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 2.182 ; 2.182 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 2.172 ; 2.172 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 2.040 ; 2.040 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_HS         ; CLOCK_50   ; 2.028 ; 2.028 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 2.007 ; 2.007 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 2.311 ; 2.311 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 2.327 ; 2.327 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 2.099 ; 2.099 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 2.007 ; 2.007 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_VS         ; CLOCK_50   ; 2.051 ; 2.051 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+----------------+------------+-------+-------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; CLOCK_50                        ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 21       ; 0        ; 0        ; 0        ;
; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 1446     ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; CLOCK_50                        ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                        ; pll|altpll_component|pll|clk[0] ; 21       ; 0        ; 0        ; 0        ;
; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 1446     ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                       ;
+------------+---------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; pll|altpll_component|pll|clk[0] ; 56       ; 0        ; 0        ; 0        ;
+------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------+
; Removal Transfers                                                                        ;
+------------+---------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; pll|altpll_component|pll|clk[0] ; 56       ; 0        ; 0        ; 0        ;
+------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 9     ; 9    ;
; Unconstrained Output Ports      ; 52    ; 52   ;
; Unconstrained Output Port Paths ; 168   ; 168  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Mar 13 22:50:40 2018
Info: Command: quartus_sta HardwareInvaders -c HardwareInvaders
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'HardwareInvaders.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50 CLOCK_50
    Info (332110): create_generated_clock -source {pll|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {pll|altpll_component|pll|clk[0]} {pll|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 4.200
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.200         0.000 pll|altpll_component|pll|clk[0] 
    Info (332119):    18.765         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 pll|altpll_component|pll|clk[0] 
    Info (332119):     0.987         0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is 4.560
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.560         0.000 pll|altpll_component|pll|clk[0] 
Info (332146): Worst-case removal slack is 3.925
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.925         0.000 pll|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 3.889
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.889         0.000 pll|altpll_component|pll|clk[0] 
    Info (332119):     8.889         0.000 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 6.663
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.663         0.000 pll|altpll_component|pll|clk[0] 
    Info (332119):    19.475         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 pll|altpll_component|pll|clk[0] 
    Info (332119):     0.405         0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is 6.746
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.746         0.000 pll|altpll_component|pll|clk[0] 
Info (332146): Worst-case removal slack is 2.640
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.640         0.000 pll|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 pll|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 467 megabytes
    Info: Processing ended: Tue Mar 13 22:50:41 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


