INFO: [VRFC 10-2263] Analyzing SystemVerilog file "C:/TDD/lab02-g03/Ejercicios/Proyectos/Ejercicio2/vivado_project.srcs/sources_1/imports/Ejercicios/Compartido/module_DFF.sv" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module module_DFF
INFO: [VRFC 10-2263] Analyzing SystemVerilog file "C:/TDD/lab02-g03/Ejercicios/Proyectos/Ejercicio2/vivado_project.srcs/sources_1/imports/Ejercicios/Ejercicio2/top_module_debouncer.sv" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module top_module_debouncer
INFO: [VRFC 10-2263] Analyzing SystemVerilog file "C:/TDD/lab02-g03/Ejercicios/Proyectos/Ejercicio2/vivado_project.srcs/sources_1/imports/Ejercicios/Compartido/module_debouncer.sv" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module module_debouncer
INFO: [VRFC 10-2263] Analyzing SystemVerilog file "C:/TDD/lab02-g03/Ejercicios/Proyectos/Ejercicio2/vivado_project.srcs/sources_1/imports/Ejercicios/Compartido/module_clock_catodo.sv" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module module_clock_catodo
INFO: [VRFC 10-2263] Analyzing SystemVerilog file "C:/TDD/lab02-g03/Ejercicios/Proyectos/Ejercicio2/vivado_project.srcs/sources_1/imports/Insumos/contador_prueba.sv" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module contador_prueba
