---
title: "Module : GD32F303CCT6"
description: 
date: 2023-09-05 10:00:00 +0800
categories: [Module, GD32F303CCT6]
tags: [Module, GD32F303CCT6]
pin: false

media_subpath: ""
#
# image:
#   path: 'assets/**/**.jpg'
#   alt: Here is the text upder the image
---

## **GD32F303CCT6**
Cortex-M4处理器是一个具有低中断延迟时间和低成本调试特性的32位处理器。高集成度和增强的特性使Cortex-M4处理器适合于那些需要高性能和低功耗微控制器的市场领域。 Cortex-M4处理器基于Armv7架构，并且支持一个强大且可扩展的指令集，包括通用数据处理 I/O控制任务、增强的数据处理位域操作、DSP(数字信号处理)和浮点运算指令。

GD32F30x系列器件是基于Arm Cortex-M4处理器的32位通用微控制器。Arm Cortex-M4处理器包括三条AHB总线分别称为I-CODE总线、D-Code总线和系统总线。Cortex-M4处理器的所有存储访问，根据不同的目的和目标存储空间，都会在这三条总线上执行。存储器的组织采用了哈佛结构，预先定义的存储器映射和高达4 GB的存储空间，充分保证了系统的灵活性和可扩展性。

基于Cortex-M4内核的GD32F30x产品系列支持快速DSP功能，最高主频可达120MHz，配备了高达3072KB的超大容量Flash及96KB的SRAM，内核访问闪存高速零等待。还拥有多达10个16位通用定时器、2个16位基本定时器和2个多通道DMA控制器。并为广泛的主流应用配备了多种基本外设资源。包括多达3个USART、2个UART、3个SPI、2个I2C、2个I2S、2个CAN2.0B和1个SDIO，以及外部总线扩展控制器(EXMC)。

GD32主流型MCU各系列产品之间具备全面的软硬件兼容特性，方便用户在多个产品系列间自由切换。

## **MDK PACK**
**GD32F30x AddOn2.2.3**  
Introduction：包含三个文件，具体说明如下：
1. GigaDevice.GD32F30x_Addon.2.1.1.exe Keil4 环境补丁，支持 Keil v4.7x ；
2. GigaDevice.GD32F30x _DFP.2.2.3.pack Keil5 在线支持包, 支持 Keil v5.27 及以上版本；
3. IAR_GD32F30x _ADDON.2.1.0.exe IAR 环境补丁，支持 IAR v7.4 以上版本。

GD32F30x Firmware Library2.1.5
Introduction：GD32F30x系列MCU标准固件库，支持GD32F303/GD32F305/GD32F307。

## **芯片外观、芯片资源**  
![芯片外观](/imgs/module-GD32F303CCT6/2023-09-05/6mDZwrVDpG0LyG7W.png)  

![芯片资源](/imgs/module-GD32F303CCT6/2023-09-05/8tW5u58rMmH6MStp.png)  

## **Demo**  
START入门级学习套件  
EVAL全功能评估板  

## **启动文件**  
时钟配置文件  
启动文件里的Systeminit()函数  
system_clock_config()函数与systeminit()函数在同一个.c文件里，这里主要是配置系统时钟源，选用外部晶振输入+PLL倍频后的120M作为系统时钟。  

上电序列或系统复位后，Arm Cortex-M4处理器先从0x0000 0000地址获取栈顶值，再从 0x0000 0004地址获得引导代码的基地址，然后从引导代码的基地址开始执行程序。 根据所选择的引导源，主FLASH存储器（开始于0x0800 0000的原始存储空间）或系统存储器 （HD系列开始于0x1FFF F000的原始存储空间，被映射到引导存储空间（起始于0x0000 0000）。片上SRAM存储空间的起始地址是0x2000 0000，当它被选择为引导源时，在应用初始化代码中，你必须使用NVIC异常表和偏移寄存器来将向量表重定向到SRAM中。 嵌入式的Bootloader存放在系统存储空间，用于对FLASH存储器进行重新编程。

时钟：IRC48M
- Internal 8 MHz factory-trimmed RC and external 4 to 32 MHz crystal oscillator
- Internal 48 MHz RC oscillator
- Internal 40 kHz RC calibrated oscillator and external 32.768 kHz crystal oscillator

>
- AHB 120M
- APB1 60M
- APB2 120M

MCU支持三种节能模式，实现更低的功耗。它们是睡眠模式、深度睡眠模式和待机模式
- 在休眠模式下，只有CPU核心的时钟不亮。所有外设继续运行，任何中断/事件都可以唤醒系统。
- 在深度睡眠模式下，1.2 V域中的所有时钟都关闭，所有高速晶体振荡器(IRC8M, HXTAL)和锁相环都禁用。只保留SRAM和寄存器的内容。任何来自EXTI线路的中断或唤醒事件都可以从深度睡眠模式唤醒系统，包括16条外部线路、RTC报警、LVD输出和USB唤醒。退出深度睡眠模式时，选择IRC8M作为系统时钟。
- 待机模式下，整个1.2V域断电，LDO关闭，IRC8M, HXTAL, PLL全部关闭。存储器和寄存器的内容(除了备份寄存器)丢失。待机模式有四个唤醒源，包括NRST引脚的外部复位、RTC、FWDG复位和WKUP引脚的上升沿。

最多可支持 112 个通用I/O 引脚(GPIO)，分别为 PA0 ~ PA15，PB0 ~ PB15，PC0 ~ PC15，PD0 ~ PD15，PE0 ~ PE15，PF0 ~ PF15 和 PG0 ~ PG15。
GPIO 端口和其他的备用功能(AFs)共用引脚，在特定的封装下获得最大的灵活性

每个 GPIO 引脚可以由软件配置为输出(推挽或开漏)、输入(有或没有上拉或下拉)、外设备用功能或者模拟模式。每个 GPIO 引脚都可以配置为上拉、下拉或浮空。除模拟模式外，所有的 GPIO 引脚都具备大电流驱动能力。
- 模拟输入
- 浮空输入
- 下拉输入
- 上拉输入
- 推挽输出
- 开漏输出

所有的端口都有外部中断能力，为了使用外部中断线，端口必须配置为输入模式。

The free watchdog timer包括一个12位倒计时计数器和一个8位预分频器，它的时钟来自一个独立的40 kHz内部RC，由于它独立于主时钟工作，它可以在深度睡眠和待机模式下工作。它既可以作为看门狗，在发生问题时重置设备，也可以作为自由运行的定时器，用于应用程序超时管理

Real time clock (RTC)

## 时钟配置
- [# 史上最详细的gd32时钟频率设置](https://blog.csdn.net/weixin_44612435/article/details/112802543)
>做任何事之前，先配置时钟

## 使用SW下载,不使用JTAG下载,管脚用作其它功能 
```c
gpio_pin_remap_config(GPIO_SWJ_SWDPENABLE_REMAP, ENABLE);
```

## 级联74HC595芯片时无法正确输出-排查记录
>SN74HC595功能，通过LED状态指示DIDO 

代码编写后，LED不亮，检查和排查代码
1. 检查绑定引脚，发现新版电路原理图的/OE更换了引脚号，修改后LED仍不亮
2. 检查GPIO输出配置，结合原理图，发现引脚接上拉电阻，GPIO输出模式从推挽输出修改为开漏输出，修改后LED仍不亮
3. 检查芯片时序，查阅SN74HC595手册，观察其时序图和应用原理，发现移位时钟与存储时钟互换，修改后LED仍不亮
4. 检查脉冲最小持续时间，符合要求
5. 
    - 检查输入至SN74HC595引脚的电平，通过万用表测量电压，经过观察分析，发现RCLK与SRCLK电平变化正确，/OE与DATA始终保持高电平，无法拉低
    - 检查SN74HC595引脚与MCU芯片引脚是否连通。结果：连通
    - 查阅MCU芯片和用户手册，重点检查AF复用功能相关内容，发现`/OE`与`DATA`所用引脚为调试接口信号映射在的GPIO端口，只有在不使用异步跟踪时，I/O才能使用。查看`AFIO 端口配置寄存器 0 (AFIO_ PCF0)`，位[26:24]为串行线 JTAG 配置SWJ_CFG[2:0],这些位只写（读这些位，将返回未定义值）。用于配置 SWJ 和跟踪复用功能的 I/O口。SWJ（串行线 JTAG）支持 JTAG 或 SWD 访问 Cortex 调试端口。系统复位后的默认状态是启用 SWJ 但没有跟踪功能，这种状态下，可以通过在 JTMS/JTCK 引脚上的发送特定的信号使能 JTAG 或 SW（串行线）模式。(000：完全 SWJ（JTAG-DP + SW-DP）复位状态;001：完全 SWJ（JTAG-DP + SW-DP）但没有 NJTRST;010：JTAG-DP 禁用和 SW-DP 使能;100：JTAG-DP 禁用和 SW-DP 禁用)。**因此**，需要配置寄存器，启用普通GPIO功能。keil中搜索AFIO_PCF0，找到`gpio_pin_remap_config`函数，根据函数注释选择入参配置，调用该函数`gpio_pin_remap_config(GPIO_SWJ_SWDPENABLE_REMAP, ENABLE)`，修改后LED仍不亮
    - 配置该寄存器，需要使能AF时钟，调用`rcu_periph_clock_enable(RCU_AF);`后再配置`gpio_pin_remap_config`，LED点亮成功

>      
[# GD32F103Cx中JTAG引脚配置为普通IO](https://blog.csdn.net/qq_34442618/article/details/119065714)  
GD32与STM32的PB3、PB4、PB5、PB13/PB14/PB15不能正常使用为普通IO口的问题：无法输出高低电平，配置成普通IO模式，是因为GD与ST在这几个引脚上默认为SWD或者JLINK烧录接口，如果需要使用则需要配置成复用模式。

## 级联74HC595芯片后测试DI/DO功能
1. DO功能测试
测量DO口，测不出电压，继电器为开关型，通过观察继电器声音和测量通断，判断DO输出功能
2. DI功能测试
配置为浮空输入，通过将DI口与+5V_GND相连，判断DI输入功能 

## UART中断的接收和发送
系统上电后，TBE默认为高电平。  
在USART_STAT0寄存器中TBE置位时，数据可以在不覆盖前一个数据的情况下写入USART_DATA寄存器。  
当数据写入USART_DATA寄存器，TBE位将被清0。  
在数据由USART_DATA移入移位寄存器后，该位由硬件置1。  
如果数据在一个发送过程正在进行时被写入USART_DATA寄存器，它将首先被存入发送缓冲区，在当前发送过程完成时传输到发送移位寄存器中。如果数据在写入USART_DATA寄存器时，没有发送过程正在进行，TBE位将被清零然后迅速置位，原因是数据将立刻传输到发送移位寄存器。  
假如一帧数据已经发送出去，并且TBE位已经置位，那么USART_STAT0寄存器中TC位将被置1。如果USART_CTL0寄存器中的中断使能位（TCIE）为1，将会产生中断。  

TBE 发送数据缓冲区空。  
上电复位或待发送数据已发送至移位寄存器后，该位置1。
该位在软件将待发送数据写入USART_DATA时被清0。  

TC 发送完成  
上电复位后，该位被置1。如果TBE置位，在当前数据发送完成时该位置1。USART_CTL0寄存器中TCIE被置位将产生中断。  
该位由软件清0。  

RBNE 读数据缓冲区非空。  
当读数据缓冲区接收到来自移位寄存器的数据时，该位置1。当寄存器USART_CTL0的RBNEIE位被置位，将会有中断产生。  
软件可以通过对该位写0或读USART_DATA寄存器来将该位清0。  

## Reference
- [# GD32F303调试小记](https://blog.csdn.net/qq_37554315?type=blog)  
- [# GD32F303调试小记(零)之工程创建与编译](https://blog.csdn.net/qq_37554315/article/details/120310289?spm=1001.2014.3001.5502)  
- [# GD32F303固件库开发](https://www.zhihu.com/column/c_1677313693333975040)
- [# GD32F303固件库开发](https://blog.csdn.net/qq_24312945/category_11773702.html)
