TimeQuest Timing Analyzer report for CII_Starter_USB_API
Mon Jul 15 19:31:53 2013
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Setup: 'CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0'
 14. Slow Model Hold: 'CLOCK_50'
 15. Slow Model Hold: 'CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0'
 16. Slow Model Minimum Pulse Width: 'CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0'
 17. Slow Model Minimum Pulse Width: 'CLOCK_50'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Output Enable Times
 25. Minimum Output Enable Times
 26. Output Disable Times
 27. Minimum Output Disable Times
 28. Fast Model Setup Summary
 29. Fast Model Hold Summary
 30. Fast Model Recovery Summary
 31. Fast Model Removal Summary
 32. Fast Model Minimum Pulse Width Summary
 33. Fast Model Setup: 'CLOCK_50'
 34. Fast Model Setup: 'CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0'
 35. Fast Model Hold: 'CLOCK_50'
 36. Fast Model Hold: 'CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0'
 37. Fast Model Minimum Pulse Width: 'CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0'
 38. Fast Model Minimum Pulse Width: 'CLOCK_50'
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Propagation Delay
 44. Minimum Propagation Delay
 45. Output Enable Times
 46. Minimum Output Enable Times
 47. Output Disable Times
 48. Minimum Output Disable Times
 49. Multicorner Timing Analysis Summary
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Progagation Delay
 55. Minimum Progagation Delay
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; CII_Starter_USB_API                                             ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C20F484C7                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------+
; SDC File List                                               ;
+-------------------------+--------+--------------------------+
; SDC File Path           ; Status ; Read at                  ;
+-------------------------+--------+--------------------------+
; CII_Starter_USB_API.sdc ; OK     ; Mon Jul 15 19:31:48 2013 ;
+-------------------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; Clock Name                                                                                                ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                              ; Targets                                               ;
+-----------------------------------------------------------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Generated ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; CLOCK_50 ; inst|u3|u1|sdram_pll1|altpll_component|pll|inclk[0] ; { inst|u3|u1|sdram_pll1|altpll_component|pll|clk[0] } ;
; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk2 ; Generated ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; CLOCK_50 ; inst|u3|u1|sdram_pll1|altpll_component|pll|inclk[0] ; { inst|u3|u1|sdram_pll1|altpll_component|pll|clk[2] } ;
; CLOCK_50                                                                                                  ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                     ; { CLOCK_50 }                                          ;
+-----------------------------------------------------------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                         ;
+------------+-----------------+-----------------------------------------------------------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                                                ; Note ;
+------------+-----------------+-----------------------------------------------------------------------------------------------------------+------+
; 79.28 MHz  ; 79.28 MHz       ; CLOCK_50                                                                                                  ;      ;
; 183.99 MHz ; 183.99 MHz      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;      ;
+------------+-----------------+-----------------------------------------------------------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                                                                  ; 7.387  ; 0.000         ;
; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 11.452 ; 0.000         ;
+-----------------------------------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                                                                  ; -2.142 ; -23.534       ;
; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.445  ; 0.000         ;
+-----------------------------------------------------------------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                                                                            ;
+-----------------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                                     ; Slack ; End Point TNS ;
+-----------------------------------------------------------------------------------------------------------+-------+---------------+
; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 8.889 ; 0.000         ;
; CLOCK_50                                                                                                  ; 8.889 ; 0.000         ;
+-----------------------------------------------------------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                 ;
+-------+---------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 7.387 ; Laser_Controller:inst10|Ticks[3]      ; Laser_Controller:inst10|TicksToRun[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 12.650     ;
; 7.469 ; Laser_Controller:inst10|Ticks[3]      ; Laser_Controller:inst10|LaserState[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 12.567     ;
; 7.610 ; Laser_Controller:inst10|Ticks[3]      ; Laser_Controller:inst10|LaserState[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 12.426     ;
; 7.694 ; Laser_Controller:inst10|Ticks[2]      ; Laser_Controller:inst10|TicksToRun[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 12.343     ;
; 7.776 ; Laser_Controller:inst10|Ticks[2]      ; Laser_Controller:inst10|LaserState[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 12.260     ;
; 7.840 ; Laser_Controller:inst10|TicksToRun[0] ; Laser_Controller:inst10|TicksToRun[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 12.200     ;
; 7.843 ; Laser_Controller:inst10|Ticks[3]      ; Laser_Controller:inst10|LaserState[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 12.193     ;
; 7.844 ; Laser_Controller:inst10|Ticks[3]      ; Laser_Controller:inst10|TicksToRun[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 12.193     ;
; 7.879 ; Laser_Controller:inst10|Ticks[3]      ; Laser_Controller:inst10|TicksToRun[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 12.158     ;
; 7.886 ; Laser_Controller:inst10|Ticks[1]      ; Laser_Controller:inst10|TicksToRun[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 12.151     ;
; 7.890 ; Laser_Controller:inst10|Ticks[3]      ; Laser_Controller:inst10|TicksToRun[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 12.147     ;
; 7.917 ; Laser_Controller:inst10|Ticks[2]      ; Laser_Controller:inst10|LaserState[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 12.119     ;
; 7.922 ; Laser_Controller:inst10|Ticks[3]      ; Laser_Controller:inst10|TicksToRun[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 12.114     ;
; 7.922 ; Laser_Controller:inst10|TicksToRun[0] ; Laser_Controller:inst10|LaserState[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.001      ; 12.117     ;
; 7.967 ; Laser_Controller:inst10|Ticks[3]      ; Laser_Controller:inst10|TicksToRun[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 12.070     ;
; 7.968 ; Laser_Controller:inst10|Ticks[1]      ; Laser_Controller:inst10|LaserState[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 12.068     ;
; 8.042 ; Laser_Controller:inst10|Ticks[4]      ; Laser_Controller:inst10|TicksToRun[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 11.995     ;
; 8.063 ; Laser_Controller:inst10|TicksToRun[0] ; Laser_Controller:inst10|LaserState[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.001      ; 11.976     ;
; 8.109 ; Laser_Controller:inst10|Ticks[1]      ; Laser_Controller:inst10|LaserState[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.927     ;
; 8.113 ; Laser_Controller:inst10|Ticks[3]      ; Laser_Controller:inst10|LaserState[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.923     ;
; 8.115 ; Laser_Controller:inst10|Ticks[3]      ; Laser_Controller:inst10|TicksToRun[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.921     ;
; 8.124 ; Laser_Controller:inst10|Ticks[4]      ; Laser_Controller:inst10|LaserState[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.912     ;
; 8.150 ; Laser_Controller:inst10|Ticks[2]      ; Laser_Controller:inst10|LaserState[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.886     ;
; 8.151 ; Laser_Controller:inst10|Ticks[2]      ; Laser_Controller:inst10|TicksToRun[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 11.886     ;
; 8.186 ; Laser_Controller:inst10|Ticks[2]      ; Laser_Controller:inst10|TicksToRun[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 11.851     ;
; 8.197 ; Laser_Controller:inst10|Ticks[2]      ; Laser_Controller:inst10|TicksToRun[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 11.840     ;
; 8.200 ; Laser_Controller:inst10|Ticks[3]      ; Laser_Controller:inst10|TicksToRun[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 11.837     ;
; 8.205 ; Laser_Controller:inst10|Ticks[3]      ; Laser_Controller:inst10|TicksToRun[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.831     ;
; 8.229 ; Laser_Controller:inst10|Ticks[2]      ; Laser_Controller:inst10|TicksToRun[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.807     ;
; 8.251 ; Laser_Controller:inst10|Ticks[3]      ; Laser_Controller:inst10|TicksToRun[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.785     ;
; 8.265 ; Laser_Controller:inst10|Ticks[4]      ; Laser_Controller:inst10|LaserState[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.771     ;
; 8.268 ; Laser_Controller:inst10|Ticks[3]      ; Laser_Controller:inst10|TicksToRun[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.768     ;
; 8.274 ; Laser_Controller:inst10|Ticks[2]      ; Laser_Controller:inst10|TicksToRun[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 11.763     ;
; 8.296 ; Laser_Controller:inst10|TicksToRun[0] ; Laser_Controller:inst10|LaserState[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.001      ; 11.743     ;
; 8.297 ; Laser_Controller:inst10|TicksToRun[0] ; Laser_Controller:inst10|TicksToRun[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 11.743     ;
; 8.328 ; Laser_Controller:inst10|Ticks[13]     ; Laser_Controller:inst10|TicksToRun[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 11.709     ;
; 8.332 ; Laser_Controller:inst10|TicksToRun[0] ; Laser_Controller:inst10|TicksToRun[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 11.708     ;
; 8.339 ; Laser_Controller:inst10|Ticks[3]      ; Laser_Controller:inst10|LaserState[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.697     ;
; 8.340 ; Laser_Controller:inst10|Ticks[3]      ; Laser_Controller:inst10|LaserState[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.696     ;
; 8.341 ; Laser_Controller:inst10|Ticks[3]      ; Laser_Controller:inst10|LaserState[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.695     ;
; 8.342 ; Laser_Controller:inst10|Ticks[1]      ; Laser_Controller:inst10|LaserState[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.694     ;
; 8.343 ; Laser_Controller:inst10|Ticks[3]      ; Laser_Controller:inst10|LaserState[0]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.693     ;
; 8.343 ; Laser_Controller:inst10|Ticks[1]      ; Laser_Controller:inst10|TicksToRun[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 11.694     ;
; 8.343 ; Laser_Controller:inst10|TicksToRun[0] ; Laser_Controller:inst10|TicksToRun[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 11.697     ;
; 8.375 ; Laser_Controller:inst10|TicksToRun[0] ; Laser_Controller:inst10|TicksToRun[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.001      ; 11.664     ;
; 8.378 ; Laser_Controller:inst10|Ticks[1]      ; Laser_Controller:inst10|TicksToRun[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 11.659     ;
; 8.389 ; Laser_Controller:inst10|Ticks[1]      ; Laser_Controller:inst10|TicksToRun[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 11.648     ;
; 8.410 ; Laser_Controller:inst10|Ticks[13]     ; Laser_Controller:inst10|LaserState[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.626     ;
; 8.420 ; Laser_Controller:inst10|TicksToRun[0] ; Laser_Controller:inst10|TicksToRun[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 11.620     ;
; 8.420 ; Laser_Controller:inst10|Ticks[2]      ; Laser_Controller:inst10|LaserState[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.616     ;
; 8.421 ; Laser_Controller:inst10|Ticks[1]      ; Laser_Controller:inst10|TicksToRun[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.615     ;
; 8.422 ; Laser_Controller:inst10|Ticks[2]      ; Laser_Controller:inst10|TicksToRun[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.614     ;
; 8.442 ; Laser_Controller:inst10|Ticks[0]      ; Laser_Controller:inst10|TicksToRun[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 11.595     ;
; 8.460 ; Laser_Controller:inst10|Ticks[3]      ; Laser_Controller:inst10|TicksToRun[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 11.577     ;
; 8.466 ; Laser_Controller:inst10|Ticks[1]      ; Laser_Controller:inst10|TicksToRun[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 11.571     ;
; 8.472 ; Laser_Controller:inst10|Ticks[3]      ; Laser_Controller:inst10|TicksToRun[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.564     ;
; 8.498 ; Laser_Controller:inst10|Ticks[4]      ; Laser_Controller:inst10|LaserState[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.538     ;
; 8.499 ; Laser_Controller:inst10|Ticks[4]      ; Laser_Controller:inst10|TicksToRun[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 11.538     ;
; 8.507 ; Laser_Controller:inst10|Ticks[2]      ; Laser_Controller:inst10|TicksToRun[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 11.530     ;
; 8.512 ; Laser_Controller:inst10|Ticks[2]      ; Laser_Controller:inst10|TicksToRun[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.524     ;
; 8.524 ; Laser_Controller:inst10|Ticks[0]      ; Laser_Controller:inst10|LaserState[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.512     ;
; 8.534 ; Laser_Controller:inst10|Ticks[4]      ; Laser_Controller:inst10|TicksToRun[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 11.503     ;
; 8.545 ; Laser_Controller:inst10|Ticks[4]      ; Laser_Controller:inst10|TicksToRun[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 11.492     ;
; 8.551 ; Laser_Controller:inst10|Ticks[13]     ; Laser_Controller:inst10|LaserState[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.485     ;
; 8.558 ; Laser_Controller:inst10|Ticks[2]      ; Laser_Controller:inst10|TicksToRun[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.478     ;
; 8.566 ; Laser_Controller:inst10|TicksToRun[0] ; Laser_Controller:inst10|LaserState[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.001      ; 11.473     ;
; 8.568 ; Laser_Controller:inst10|TicksToRun[0] ; Laser_Controller:inst10|TicksToRun[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.001      ; 11.471     ;
; 8.575 ; Laser_Controller:inst10|Ticks[2]      ; Laser_Controller:inst10|TicksToRun[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.461     ;
; 8.577 ; Laser_Controller:inst10|Ticks[4]      ; Laser_Controller:inst10|TicksToRun[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.459     ;
; 8.580 ; Laser_Controller:inst10|Ticks[3]      ; Laser_Controller:inst10|TicksToRun[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 11.457     ;
; 8.585 ; Laser_Controller:inst10|Ticks[12]     ; Laser_Controller:inst10|TicksToRun[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 11.452     ;
; 8.607 ; Laser_Controller:inst10|Ticks[3]      ; Laser_Controller:inst10|LaserState[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.429     ;
; 8.612 ; Laser_Controller:inst10|Ticks[1]      ; Laser_Controller:inst10|LaserState[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.424     ;
; 8.614 ; Laser_Controller:inst10|Ticks[1]      ; Laser_Controller:inst10|TicksToRun[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.422     ;
; 8.622 ; Laser_Controller:inst10|Ticks[4]      ; Laser_Controller:inst10|TicksToRun[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 11.415     ;
; 8.646 ; Laser_Controller:inst10|Ticks[2]      ; Laser_Controller:inst10|LaserState[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.390     ;
; 8.647 ; Laser_Controller:inst10|Ticks[2]      ; Laser_Controller:inst10|LaserState[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.389     ;
; 8.648 ; Laser_Controller:inst10|Ticks[2]      ; Laser_Controller:inst10|LaserState[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.388     ;
; 8.650 ; Laser_Controller:inst10|Ticks[2]      ; Laser_Controller:inst10|LaserState[0]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.386     ;
; 8.653 ; Laser_Controller:inst10|TicksToRun[0] ; Laser_Controller:inst10|TicksToRun[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 11.387     ;
; 8.658 ; Laser_Controller:inst10|TicksToRun[0] ; Laser_Controller:inst10|TicksToRun[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.001      ; 11.381     ;
; 8.659 ; Laser_Controller:inst10|Ticks[3]      ; Laser_Controller:inst10|LaserState[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.377     ;
; 8.665 ; Laser_Controller:inst10|Ticks[0]      ; Laser_Controller:inst10|LaserState[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.371     ;
; 8.667 ; Laser_Controller:inst10|Ticks[12]     ; Laser_Controller:inst10|LaserState[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.369     ;
; 8.686 ; Laser_Controller:inst10|Ticks[10]     ; Laser_Controller:inst10|TicksToRun[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 11.351     ;
; 8.699 ; Laser_Controller:inst10|Ticks[1]      ; Laser_Controller:inst10|TicksToRun[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 11.338     ;
; 8.704 ; Laser_Controller:inst10|Ticks[1]      ; Laser_Controller:inst10|TicksToRun[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.332     ;
; 8.704 ; Laser_Controller:inst10|TicksToRun[0] ; Laser_Controller:inst10|TicksToRun[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.001      ; 11.335     ;
; 8.721 ; Laser_Controller:inst10|TicksToRun[0] ; Laser_Controller:inst10|TicksToRun[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.001      ; 11.318     ;
; 8.750 ; Laser_Controller:inst10|Ticks[1]      ; Laser_Controller:inst10|TicksToRun[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.286     ;
; 8.767 ; Laser_Controller:inst10|Ticks[1]      ; Laser_Controller:inst10|TicksToRun[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.269     ;
; 8.767 ; Laser_Controller:inst10|Ticks[2]      ; Laser_Controller:inst10|TicksToRun[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 11.270     ;
; 8.768 ; Laser_Controller:inst10|Ticks[4]      ; Laser_Controller:inst10|LaserState[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.268     ;
; 8.768 ; Laser_Controller:inst10|Ticks[10]     ; Laser_Controller:inst10|LaserState[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.268     ;
; 8.770 ; Laser_Controller:inst10|Ticks[4]      ; Laser_Controller:inst10|TicksToRun[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.266     ;
; 8.779 ; Laser_Controller:inst10|Ticks[2]      ; Laser_Controller:inst10|TicksToRun[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.257     ;
; 8.784 ; Laser_Controller:inst10|Ticks[13]     ; Laser_Controller:inst10|LaserState[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 11.252     ;
; 8.785 ; Laser_Controller:inst10|Ticks[13]     ; Laser_Controller:inst10|TicksToRun[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 11.252     ;
; 8.792 ; Laser_Controller:inst10|TicksToRun[0] ; Laser_Controller:inst10|LaserState[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.001      ; 11.247     ;
; 8.793 ; Laser_Controller:inst10|TicksToRun[0] ; Laser_Controller:inst10|LaserState[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.001      ; 11.246     ;
+-------+---------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                                                     ;
+--------+----------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                                                          ; Launch Clock                                                                                              ; Latch Clock                                                                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 11.452 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Read                                 ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.751     ; 5.835      ;
; 11.547 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Read                                 ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.750     ; 5.741      ;
; 11.757 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CMD[1]                               ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.749     ; 5.532      ;
; 11.757 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                               ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.749     ; 5.532      ;
; 12.035 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CMD[1]                               ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.748     ; 5.255      ;
; 12.035 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                               ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.748     ; 5.255      ;
; 12.190 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                                ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.750     ; 5.098      ;
; 12.192 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Write                                ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.750     ; 5.096      ;
; 12.287 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Write                                ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.749     ; 5.002      ;
; 12.406 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Read                                 ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.753     ; 4.879      ;
; 12.509 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CMD[1]                               ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.751     ; 4.778      ;
; 12.509 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                               ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.751     ; 4.778      ;
; 12.609 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                                ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.749     ; 4.680      ;
; 12.693 ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSDR_WRn                      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Read                                 ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.755     ; 4.590      ;
; 12.942 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                                ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.752     ; 4.344      ;
; 13.136 ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSDR_WRn                      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CMD[1]                               ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.753     ; 4.149      ;
; 13.136 ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSDR_WRn                      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                               ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.753     ; 4.149      ;
; 13.149 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Write                                ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.752     ; 4.137      ;
; 13.393 ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSDR_Start                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Read                                 ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.756     ; 3.889      ;
; 13.433 ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSDR_WRn                      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Write                                ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.754     ; 3.851      ;
; 13.496 ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSDR_Start                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CMD[1]                               ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.754     ; 3.788      ;
; 13.496 ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSDR_Start                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                               ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.754     ; 3.788      ;
; 13.569 ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSDR_WRn                      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                                ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.754     ; 3.715      ;
; 13.929 ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSDR_Start                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                                ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.755     ; 3.354      ;
; 14.136 ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSDR_Start                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Write                                ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.755     ; 3.147      ;
; 14.158 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[3]  ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.750     ; 3.130      ;
; 14.192 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[11] ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.750     ; 3.096      ;
; 14.237 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[14] ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.749     ; 3.052      ;
; 14.240 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[6]  ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.749     ; 3.049      ;
; 14.285 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[6]  ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.750     ; 3.003      ;
; 14.288 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[14] ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.750     ; 3.000      ;
; 14.366 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Pre_RD                               ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.749     ; 2.923      ;
; 14.376 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[3]  ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.749     ; 2.913      ;
; 14.376 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[11] ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.749     ; 2.913      ;
; 14.422 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[4]  ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.750     ; 2.866      ;
; 14.423 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[11]    ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.750     ; 2.865      ;
; 14.424 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[13] ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.750     ; 2.864      ;
; 14.427 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[15]    ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.750     ; 2.861      ;
; 14.427 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[5]  ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.750     ; 2.861      ;
; 14.429 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[12] ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.750     ; 2.859      ;
; 14.432 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[9]     ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.750     ; 2.856      ;
; 14.461 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Pre_RD                               ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.748     ; 2.829      ;
; 14.486 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDONE                                ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.749     ; 2.803      ;
; 14.510 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[6]     ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.756     ; 2.772      ;
; 14.565 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[6]    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[5]                                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -0.001     ; 5.472      ;
; 14.565 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[6]    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[3]                                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -0.001     ; 5.472      ;
; 14.566 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[6]    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[6]                                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -0.001     ; 5.471      ;
; 14.568 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[6]    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[2]                                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -0.001     ; 5.469      ;
; 14.598 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[6]    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[7]                                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -0.001     ; 5.439      ;
; 14.601 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[6]    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[1]                                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -0.001     ; 5.436      ;
; 14.601 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[6]    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[0]                                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -0.001     ; 5.436      ;
; 14.602 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[6]    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[4]                                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -0.001     ; 5.435      ;
; 14.621 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[13]    ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.756     ; 2.661      ;
; 14.621 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDONE                                ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.748     ; 2.669      ;
; 14.624 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[14]    ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.756     ; 2.658      ;
; 14.624 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[12]    ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.756     ; 2.658      ;
; 14.692 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[6]    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDONE                                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -0.001     ; 5.345      ;
; 14.755 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[4]     ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.756     ; 2.527      ;
; 14.756 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[10]    ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.756     ; 2.526      ;
; 14.758 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[7]     ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.756     ; 2.524      ;
; 14.759 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_DATA[15]                 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[15]    ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.745     ; 2.534      ;
; 14.761 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[7]    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[5]                                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; 0.001      ; 5.278      ;
; 14.761 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[7]    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[3]                                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; 0.001      ; 5.278      ;
; 14.761 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[5]     ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.756     ; 2.521      ;
; 14.762 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[7]    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[6]                                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; 0.001      ; 5.277      ;
; 14.764 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[7]    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[2]                                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; 0.001      ; 5.275      ;
; 14.794 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[7]    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[7]                                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; 0.001      ; 5.245      ;
; 14.797 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[7]    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[1]                                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; 0.001      ; 5.242      ;
; 14.797 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[7]    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[0]                                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; 0.001      ; 5.242      ;
; 14.798 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[7]    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[4]                                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; 0.001      ; 5.241      ;
; 14.801 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[20] ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.748     ; 2.489      ;
; 14.801 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[9]  ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.749     ; 2.488      ;
; 14.802 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[19] ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.747     ; 2.489      ;
; 14.802 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[17] ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.748     ; 2.488      ;
; 14.802 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[16] ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.747     ; 2.489      ;
; 14.803 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[7]  ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.748     ; 2.487      ;
; 14.803 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[15] ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.748     ; 2.487      ;
; 14.804 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[18] ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.747     ; 2.487      ;
; 14.804 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[7]  ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.747     ; 2.487      ;
; 14.805 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Pre_WR                               ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.749     ; 2.484      ;
; 14.805 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[2]  ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.749     ; 2.484      ;
; 14.805 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[15] ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.747     ; 2.486      ;
; 14.807 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_DATA[11]                 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[11]    ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.749     ; 2.482      ;
; 14.809 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[17] ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.747     ; 2.482      ;
; 14.812 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[21] ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.747     ; 2.479      ;
; 14.813 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[20] ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.747     ; 2.478      ;
; 14.841 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[1]     ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.749     ; 2.448      ;
; 14.841 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[2]     ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.749     ; 2.448      ;
; 14.844 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_DATA[3]                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[3]     ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.748     ; 2.446      ;
; 14.847 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[1]     ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.748     ; 2.443      ;
; 14.847 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[2]     ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.748     ; 2.443      ;
; 14.848 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[3]     ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.748     ; 2.442      ;
; 14.852 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[8]     ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.748     ; 2.438      ;
; 14.855 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[0]     ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.748     ; 2.435      ;
; 14.855 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_DATA[8]                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[8]     ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.748     ; 2.435      ;
; 14.888 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[7]    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDONE                                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; 0.001      ; 5.151      ;
; 14.932 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDONE                                ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.751     ; 2.355      ;
; 14.949 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[10] ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.749     ; 2.340      ;
; 14.949 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[1]  ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.749     ; 2.340      ;
; 14.954 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[0]  ; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.749     ; 2.335      ;
+--------+----------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                                    ;
+--------+--------------------------------------------------------------------------+-------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                ; To Node                                                                 ; Launch Clock                                                                                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------+-------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -2.142 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[11] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[11] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50    ; 0.000        ; 2.754      ; 0.898      ;
; -2.141 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[14] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[14] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50    ; 0.000        ; 2.754      ; 0.899      ;
; -2.137 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[3]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[3]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50    ; 0.000        ; 2.754      ; 0.903      ;
; -1.394 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDONE        ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Pre_DONE    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50    ; 0.000        ; 2.750      ; 1.642      ;
; -1.338 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[5]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[5]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50    ; 0.000        ; 2.762      ; 1.710      ;
; -1.335 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[7]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[7]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50    ; 0.000        ; 2.762      ; 1.713      ;
; -1.332 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[13] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[13] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50    ; 0.000        ; 2.762      ; 1.716      ;
; -1.331 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[6]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[6]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50    ; 0.000        ; 2.762      ; 1.717      ;
; -1.326 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[12] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[12] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50    ; 0.000        ; 2.762      ; 1.722      ;
; -1.197 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[0]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[0]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50    ; 0.000        ; 2.762      ; 1.851      ;
; -1.196 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[15] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[15] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50    ; 0.000        ; 2.762      ; 1.852      ;
; -1.195 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[10] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[10] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50    ; 0.000        ; 2.762      ; 1.853      ;
; -1.194 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[9]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[9]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50    ; 0.000        ; 2.762      ; 1.854      ;
; -1.187 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[4]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[4]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50    ; 0.000        ; 2.762      ; 1.861      ;
; -1.186 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[2]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[2]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50    ; 0.000        ; 2.762      ; 1.862      ;
; -0.975 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[8]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[8]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50    ; 0.000        ; 2.763      ; 2.074      ;
; -0.928 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[1]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[1]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50    ; 0.000        ; 2.762      ; 2.120      ;
; 0.117  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDONE        ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DONE        ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50    ; 0.000        ; 2.751      ; 3.154      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSR_Start                         ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSR_Start                        ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|mResetFPGA                        ; CII_Starter_USB_API:inst|CMD_Decode:u5|mResetFPGA                       ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_StoreCount                      ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_StoreCount                     ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_ResetFPGA                       ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_ResetFPGA                      ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|sel_SR                            ; CII_Starter_USB_API:inst|CMD_Decode:u5|sel_SR                           ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_FileUpload                      ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_FileUpload                     ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSR_ST.101                        ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSR_ST.101                       ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSR_WRn                           ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSR_WRn                          ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|m_SD_DATA_FINISHED_UPLOAD         ; CII_Starter_USB_API:inst|CMD_Decode:u5|m_SD_DATA_FINISHED_UPLOAD        ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|mReadingFinished                  ; CII_Starter_USB_API:inst|CMD_Decode:u5|mReadingFinished                 ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSR_ST.011                        ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSR_ST.011                       ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|Count_state.00001001              ; CII_Starter_USB_API:inst|CMD_Decode:u5|Count_state.00001001             ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_SendCount                       ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_SendCount                      ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|uart:u1|tx_state.TX_DELAY_RESTART               ; CII_Starter_USB_API:inst|uart:u1|tx_state.TX_DELAY_RESTART              ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Laser_Controller:inst10|ControlBits[1]                                   ; Laser_Controller:inst10|ControlBits[1]                                  ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Laser_Controller:inst10|ControlBits[0]                                   ; Laser_Controller:inst10|ControlBits[0]                                  ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_SDRAM                           ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_SDRAM                          ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSDR_ST.000                       ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSDR_ST.000                      ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|m_ExperimentFinish                ; CII_Starter_USB_API:inst|CMD_Decode:u5|m_ExperimentFinish               ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_ReadingFinished                 ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_ReadingFinished                ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|oFinishedSendingData              ; CII_Starter_USB_API:inst|CMD_Decode:u5|oFinishedSendingData             ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Laser_Controller:inst10|f_State.0001                                     ; Laser_Controller:inst10|f_State.0001                                    ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Laser_Controller:inst10|TicksToRun[16]                                   ; Laser_Controller:inst10|TicksToRun[16]                                  ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Laser_Controller:inst10|TicksToRun[15]                                   ; Laser_Controller:inst10|TicksToRun[15]                                  ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|Count_state.00001000              ; CII_Starter_USB_API:inst|CMD_Decode:u5|Count_state.00001000             ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|m_FinishRequest                   ; CII_Starter_USB_API:inst|CMD_Decode:u5|m_FinishRequest                  ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_SETUPFINISH                     ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_SETUPFINISH                    ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|uart:u1|tx_state.TX_SENDING                     ; CII_Starter_USB_API:inst|uart:u1|tx_state.TX_SENDING                    ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|uart:u1|tx_countdown[0]                         ; CII_Starter_USB_API:inst|uart:u1|tx_countdown[0]                        ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|uart:u1|rx                                      ; CII_Starter_USB_API:inst|uart:u1|rx                                     ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Laser_Controller:inst10|f_InstructionState.0001                          ; Laser_Controller:inst10|f_InstructionState.0001                         ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Laser_Controller:inst10|TicksToRun[18]                                   ; Laser_Controller:inst10|TicksToRun[18]                                  ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Laser_Controller:inst10|TicksToRun[17]                                   ; Laser_Controller:inst10|TicksToRun[17]                                  ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Laser_Controller:inst10|TicksToRun[13]                                   ; Laser_Controller:inst10|TicksToRun[13]                                  ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Laser_Controller:inst10|TicksToRun[14]                                   ; Laser_Controller:inst10|TicksToRun[14]                                  ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Laser_Controller:inst10|TicksToRun[9]                                    ; Laser_Controller:inst10|TicksToRun[9]                                   ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|Count_state.00001010              ; CII_Starter_USB_API:inst|CMD_Decode:u5|Count_state.00001010             ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Laser_Controller:inst10|oExperimentStop                                  ; Laser_Controller:inst10|oExperimentStop                                 ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|uart:u1|tx_bits_remaining[2]                    ; CII_Starter_USB_API:inst|uart:u1|tx_bits_remaining[2]                   ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|uart:u1|tx_bits_remaining[1]                    ; CII_Starter_USB_API:inst|uart:u1|tx_bits_remaining[1]                   ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|uart:u1|tx_bits_remaining[0]                    ; CII_Starter_USB_API:inst|uart:u1|tx_bits_remaining[0]                   ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|uart:u1|tx_bits_remaining[3]                    ; CII_Starter_USB_API:inst|uart:u1|tx_bits_remaining[3]                   ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|uart:u1|tx_clk_divider[0]                       ; CII_Starter_USB_API:inst|uart:u1|tx_clk_divider[0]                      ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSD_DATA_READY                    ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSD_DATA_READY                   ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|oFreqChangeComplete               ; CII_Starter_USB_API:inst|CMD_Decode:u5|oFreqChangeComplete              ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Laser_Controller:inst10|TicksToRun[8]                                    ; Laser_Controller:inst10|TicksToRun[8]                                   ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Laser_Controller:inst10|TicksToRun[12]                                   ; Laser_Controller:inst10|TicksToRun[12]                                  ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|Count_state.00000111              ; CII_Starter_USB_API:inst|CMD_Decode:u5|Count_state.00000111             ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_FinishRequest                   ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_FinishRequest                  ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|Count_state.00001100              ; CII_Starter_USB_API:inst|CMD_Decode:u5|Count_state.00001100             ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|oInfo_TXD_Start                   ; CII_Starter_USB_API:inst|CMD_Decode:u5|oInfo_TXD_Start                  ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|sel_Info                          ; CII_Starter_USB_API:inst|CMD_Decode:u5|sel_Info                         ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|uart:u1|recv_state.RX_READ_BITS                 ; CII_Starter_USB_API:inst|uart:u1|recv_state.RX_READ_BITS                ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|uart:u1|rx_bits_remaining[0]                    ; CII_Starter_USB_API:inst|uart:u1|rx_bits_remaining[0]                   ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|uart:u1|rx_clk_divider[0]                       ; CII_Starter_USB_API:inst|uart:u1|rx_clk_divider[0]                      ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Laser_Controller:inst10|f_MainsPhase                                     ; Laser_Controller:inst10|f_MainsPhase                                    ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Laser_Controller:inst10|TicksToRun[7]                                    ; Laser_Controller:inst10|TicksToRun[7]                                   ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Laser_Controller:inst10|TicksToRun[11]                                   ; Laser_Controller:inst10|TicksToRun[11]                                  ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSDR_ST.101                       ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSDR_ST.101                      ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_InstructionBuffered             ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_InstructionBuffered            ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|Count_Transmit_Start              ; CII_Starter_USB_API:inst|CMD_Decode:u5|Count_Transmit_Start             ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSR_TXD_Start                     ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSR_TXD_Start                    ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|uart:u1|recv_state.RX_DELAY_RESTART             ; CII_Starter_USB_API:inst|uart:u1|recv_state.RX_DELAY_RESTART            ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|uart:u1|recv_state.RX_CHECK_START               ; CII_Starter_USB_API:inst|uart:u1|recv_state.RX_CHECK_START              ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_SD_READ_REQUEST                 ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_SD_READ_REQUEST                ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Laser_Controller:inst10|TicksToRun[10]                                   ; Laser_Controller:inst10|TicksToRun[10]                                  ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Laser_Controller:inst10|TicksToRun[6]                                    ; Laser_Controller:inst10|TicksToRun[6]                                   ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|Count_state.00001011              ; CII_Starter_USB_API:inst|CMD_Decode:u5|Count_state.00001011             ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|mFreqFinished                     ; CII_Starter_USB_API:inst|CMD_Decode:u5|mFreqFinished                    ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_RequestInfo                     ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_RequestInfo                    ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|uart:u1|rx_bits_remaining[1]                    ; CII_Starter_USB_API:inst|uart:u1|rx_bits_remaining[1]                   ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|uart:u1|rx_bits_remaining[3]                    ; CII_Starter_USB_API:inst|uart:u1|rx_bits_remaining[3]                   ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|uart:u1|rx_bits_remaining[2]                    ; CII_Starter_USB_API:inst|uart:u1|rx_bits_remaining[2]                   ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Laser_Controller:inst10|oSD_DATA_REQUEST                                 ; Laser_Controller:inst10|oSD_DATA_REQUEST                                ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Laser_Controller:inst10|BufferSmoothed                                   ; Laser_Controller:inst10|BufferSmoothed                                  ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Laser_Controller:inst10|TicksToRun[5]                                    ; Laser_Controller:inst10|TicksToRun[5]                                   ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|m_SDDataIO_ST.00100               ; CII_Starter_USB_API:inst|CMD_Decode:u5|m_SDDataIO_ST.00100              ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD    ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_SDR_SEL                         ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_SDR_SEL                        ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|Count_state.00000101              ; CII_Starter_USB_API:inst|CMD_Decode:u5|Count_state.00000101             ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|Final_state.00001011              ; CII_Starter_USB_API:inst|CMD_Decode:u5|Final_state.00001011             ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_FreqFinished                    ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_FreqFinished                   ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
+--------+--------------------------------------------------------------------------+-------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                                                                                           ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                             ; To Node                                                                                               ; Launch Clock                                                                                              ; Latch Clock                                                                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.445 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDONE                                     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDONE                                     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|oe4                      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|oe4                      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_writea                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_writea                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_precharge             ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_precharge             ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|CMD_ACK        ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|CMD_ACK        ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_reada                 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_reada                 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_refresh               ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_refresh               ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CM_ACK                   ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CM_ACK                   ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|REF_REQ        ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|REF_REQ        ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|ex_write                 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|ex_write                 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|ex_read                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|ex_read                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[0]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[0]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_load_mode             ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_load_mode             ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_rw                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_rw                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Read                                      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Read                                      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Write                                     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Write                                     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.612 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[8]          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[8]          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.898      ;
; 0.612 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[12]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[12]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.898      ;
; 0.613 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[3]          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[3]          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.899      ;
; 0.614 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[2]          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[2]          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.900      ;
; 0.614 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[1]                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|BA[1]                                     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.900      ;
; 0.614 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[8]                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[8]                                     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.900      ;
; 0.615 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[1]          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[1]          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.901      ;
; 0.616 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[7]          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[7]          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.902      ;
; 0.617 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[10]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[10]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[15]      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[7]                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[4]                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[4]                                     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[1]                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[1]                                     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.903      ;
; 0.618 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[6]          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[6]          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[15]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[15]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[13]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[13]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[11]                   ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[11]                                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[10]                   ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[10]                                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.904      ;
; 0.619 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[6]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[5]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.905      ;
; 0.620 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CS_N[0]                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CKE                                       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.906      ;
; 0.621 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[4]          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[4]          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.907      ;
; 0.622 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CS_N[0]                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CS_N[0]                                   ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.908      ;
; 0.629 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[15]      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[15]      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.915      ;
; 0.630 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[1]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[0]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.916      ;
; 0.638 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[15] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[15] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.924      ;
; 0.639 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[3]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[2]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.925      ;
; 0.649 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[3]                                     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PM_STOP                                   ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.935      ;
; 0.651 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[2]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[1]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.937      ;
; 0.655 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[0]                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[0]                                     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.941      ;
; 0.661 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_writea                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rw_shift[0]              ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.947      ;
; 0.662 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_writea                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rw_shift[1]              ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.948      ;
; 0.663 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_precharge             ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|oe4                      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.949      ;
; 0.667 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_writea                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_rw                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.953      ;
; 0.673 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[0]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_done             ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.959      ;
; 0.726 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[0]                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|BA[0]                                     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.012      ;
; 0.727 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[11]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[11]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.013      ;
; 0.729 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|oe4                      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|OE                       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.015      ;
; 0.760 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[0]          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[0]          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.046      ;
; 0.764 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[14]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[14]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.050      ;
; 0.766 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[5]          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[5]          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.052      ;
; 0.768 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[5]                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[5]                                     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.054      ;
; 0.769 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[11]      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[3]                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.055      ;
; 0.771 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[2]                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[2]                                     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.057      ;
; 0.772 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rw_shift[1]              ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rw_shift[0]              ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.058      ;
; 0.777 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[0]              ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_done                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.063      ;
; 0.784 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|WE_N                     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|WE_N                                      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.070      ;
; 0.788 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[18]      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[10]                   ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.074      ;
; 0.807 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[9]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[1]                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.093      ;
; 0.854 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|WRITEA         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.140      ;
; 0.855 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|READA          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.141      ;
; 0.858 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[2]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[2]                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.144      ;
; 0.863 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[8]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[0]                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.149      ;
; 0.867 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[5]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[4]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.153      ;
; 0.885 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[14] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|INIT_REQ       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 1.172      ;
; 0.893 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_reada                 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rw_flag                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.179      ;
; 0.937 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_reada                 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rw_shift[0]              ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.223      ;
; 0.945 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[1]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[1]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.231      ;
; 0.946 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[9]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[9]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.232      ;
; 0.947 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[7]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[7]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[11]      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[11]      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[13]      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[13]      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.233      ;
; 0.949 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|REF_REQ        ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.235      ;
; 0.961 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[7]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[7]                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.247      ;
; 0.965 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[7]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[6]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.251      ;
; 0.968 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[0]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[0]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.254      ;
; 0.976 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[11] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[11] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[2]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[2]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[13] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[13] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[14] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[14] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[4]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[4]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[14]      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[14]      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.263      ;
; 0.981 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[15] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|INIT_REQ       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 1.268      ;
; 0.982 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[3]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[3]                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.268      ;
; 0.983 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[0]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[3]              ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.269      ;
; 0.984 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[7]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[7]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.270      ;
; 0.985 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[6]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[6]                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.271      ;
; 0.986 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CAS_N                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CAS_N                                     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.272      ;
; 0.987 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[5]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[5]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[3]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[3]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.273      ;
; 0.988 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[9]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[9]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.274      ;
; 0.990 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[4]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[4]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.276      ;
; 0.990 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[2]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[2]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.276      ;
; 0.998 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[2]                                     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PM_STOP                                   ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.284      ;
; 0.999 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_reada                 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rw_shift[1]              ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.285      ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0'                                                                                                                              ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                                                     ; Clock Edge ; Target                                                                               ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------+
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|BA[0]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|BA[0]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|BA[1]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|BA[1]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CAS_N                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CAS_N                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CKE                      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CKE                      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CMD[1]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CMD[1]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CS_N[0]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CS_N[0]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DQM[0]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DQM[0]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DQM[1]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DQM[1]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PM_STOP                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PM_STOP                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Pre_RD                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Pre_RD                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Pre_WR                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Pre_WR                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|RAS_N                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|RAS_N                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Read                     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Read                     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[0]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[0]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[10]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[10]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[11]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[11]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[1]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[1]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[2]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[2]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[3]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[3]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[4]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[4]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[5]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[5]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[6]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[6]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[7]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[7]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[8]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[8]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[9]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[9]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[1]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[1]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[2]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[2]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[3]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[3]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[4]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[4]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[4]~0                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[4]~0                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[5]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[5]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[6]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[6]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[7]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[7]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[8]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[8]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|WE_N                     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|WE_N                     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Write                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Write                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[0]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[0]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[1]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[1]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CAS_N   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CAS_N   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CM_ACK  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CM_ACK  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CS_N[0] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CS_N[0] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|OE      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|OE      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|RAS_N   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|RAS_N   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[0]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[0]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[10]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[10]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[11]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[11]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[1]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[1]   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+-------+--------------+----------------+------------------+----------+------------+----------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                             ;
+-------+--------------+----------------+------------------+----------+------------+----------------------------------------------------+
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[0]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[0]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[10] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[10] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[11] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[11] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[12] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[12] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[13] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[13] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[14] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[14] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[15] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[15] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[16] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[16] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[17] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[17] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[18] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[18] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[19] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[19] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[1]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[1]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[20] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[20] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[21] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[21] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[22] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[22] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[23] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[23] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[24] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[24] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[25] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[25] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[26] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[26] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[27] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[27] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[28] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[28] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[29] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[29] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[2]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[2]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[30] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[30] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[31] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[31] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[32] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[32] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[33] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[33] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[34] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[34] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[35] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[35] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[36] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[36] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[37] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[37] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[38] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[38] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[39] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[39] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[3]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[3]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[40] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[40] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[41] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[41] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[42] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[42] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[43] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[43] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[44] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[44] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[45] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[45] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[46] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[46] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[47] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[47] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[48] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[48] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[49] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[49] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[4]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[4]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[50] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[50] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[51] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[51] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[52] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[52] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[53] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[53] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[54] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[54] ;
+-------+--------------+----------------+------------------+----------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                            ;
+------------------+------------+-------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                                           ;
+------------------+------------+-------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; DRAM_DQ[*]       ; CLOCK_50   ; 7.454 ; 7.454 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[0]      ; CLOCK_50   ; 6.712 ; 6.712 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[1]      ; CLOCK_50   ; 6.853 ; 6.853 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]      ; CLOCK_50   ; 6.985 ; 6.985 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]      ; CLOCK_50   ; 7.454 ; 7.454 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]      ; CLOCK_50   ; 7.187 ; 7.187 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]      ; CLOCK_50   ; 7.448 ; 7.448 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]      ; CLOCK_50   ; 7.061 ; 7.061 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]      ; CLOCK_50   ; 7.223 ; 7.223 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]      ; CLOCK_50   ; 6.679 ; 6.679 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]      ; CLOCK_50   ; 6.830 ; 6.830 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10]     ; CLOCK_50   ; 6.586 ; 6.586 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11]     ; CLOCK_50   ; 6.717 ; 6.717 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12]     ; CLOCK_50   ; 6.939 ; 6.939 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13]     ; CLOCK_50   ; 6.776 ; 6.776 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14]     ; CLOCK_50   ; 6.865 ; 6.865 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[15]     ; CLOCK_50   ; 6.690 ; 6.690 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; KEY[*]           ; CLOCK_50   ; 9.041 ; 9.041 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  KEY[0]          ; CLOCK_50   ; 9.041 ; 9.041 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; KEY[*]           ; CLOCK_50   ; 6.695 ; 6.695 ; Rise       ; CLOCK_50                                                                                                  ;
;  KEY[0]          ; CLOCK_50   ; 6.695 ; 6.695 ; Rise       ; CLOCK_50                                                                                                  ;
; LaserLockIn397_1 ; CLOCK_50   ; 4.987 ; 4.987 ; Rise       ; CLOCK_50                                                                                                  ;
; LaserLockIn397_2 ; CLOCK_50   ; 4.315 ; 4.315 ; Rise       ; CLOCK_50                                                                                                  ;
; LaserLockIn729   ; CLOCK_50   ; 4.893 ; 4.893 ; Rise       ; CLOCK_50                                                                                                  ;
; LaserLockInRedSC ; CLOCK_50   ; 4.820 ; 4.820 ; Rise       ; CLOCK_50                                                                                                  ;
; MainsTrigIn      ; CLOCK_50   ; 4.437 ; 4.437 ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_DQ[*]       ; CLOCK_50   ; 7.105 ; 7.105 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[0]      ; CLOCK_50   ; 5.909 ; 5.909 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[1]      ; CLOCK_50   ; 6.513 ; 6.513 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[2]      ; CLOCK_50   ; 5.951 ; 5.951 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[3]      ; CLOCK_50   ; 7.105 ; 7.105 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[4]      ; CLOCK_50   ; 6.352 ; 6.352 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[5]      ; CLOCK_50   ; 6.301 ; 6.301 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[6]      ; CLOCK_50   ; 6.083 ; 6.083 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[7]      ; CLOCK_50   ; 5.807 ; 5.807 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[8]      ; CLOCK_50   ; 6.302 ; 6.302 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[9]      ; CLOCK_50   ; 6.093 ; 6.093 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[10]     ; CLOCK_50   ; 5.741 ; 5.741 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[11]     ; CLOCK_50   ; 5.952 ; 5.952 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[12]     ; CLOCK_50   ; 5.950 ; 5.950 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[13]     ; CLOCK_50   ; 6.502 ; 6.502 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[14]     ; CLOCK_50   ; 5.771 ; 5.771 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[15]     ; CLOCK_50   ; 5.405 ; 5.405 ; Rise       ; CLOCK_50                                                                                                  ;
; SerialIn         ; CLOCK_50   ; 4.588 ; 4.588 ; Rise       ; CLOCK_50                                                                                                  ;
+------------------+------------+-------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                               ;
+------------------+------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                           ;
+------------------+------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; DRAM_DQ[*]       ; CLOCK_50   ; -6.338 ; -6.338 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[0]      ; CLOCK_50   ; -6.464 ; -6.464 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[1]      ; CLOCK_50   ; -6.605 ; -6.605 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]      ; CLOCK_50   ; -6.737 ; -6.737 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]      ; CLOCK_50   ; -7.206 ; -7.206 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]      ; CLOCK_50   ; -6.939 ; -6.939 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]      ; CLOCK_50   ; -7.200 ; -7.200 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]      ; CLOCK_50   ; -6.813 ; -6.813 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]      ; CLOCK_50   ; -6.975 ; -6.975 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]      ; CLOCK_50   ; -6.431 ; -6.431 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]      ; CLOCK_50   ; -6.582 ; -6.582 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10]     ; CLOCK_50   ; -6.338 ; -6.338 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11]     ; CLOCK_50   ; -6.469 ; -6.469 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12]     ; CLOCK_50   ; -6.691 ; -6.691 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13]     ; CLOCK_50   ; -6.528 ; -6.528 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14]     ; CLOCK_50   ; -6.617 ; -6.617 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[15]     ; CLOCK_50   ; -6.442 ; -6.442 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; KEY[*]           ; CLOCK_50   ; -6.976 ; -6.976 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  KEY[0]          ; CLOCK_50   ; -6.976 ; -6.976 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; KEY[*]           ; CLOCK_50   ; -5.083 ; -5.083 ; Rise       ; CLOCK_50                                                                                                  ;
;  KEY[0]          ; CLOCK_50   ; -5.083 ; -5.083 ; Rise       ; CLOCK_50                                                                                                  ;
; LaserLockIn397_1 ; CLOCK_50   ; -4.542 ; -4.542 ; Rise       ; CLOCK_50                                                                                                  ;
; LaserLockIn397_2 ; CLOCK_50   ; -4.066 ; -4.066 ; Rise       ; CLOCK_50                                                                                                  ;
; LaserLockIn729   ; CLOCK_50   ; -4.644 ; -4.644 ; Rise       ; CLOCK_50                                                                                                  ;
; LaserLockInRedSC ; CLOCK_50   ; -4.329 ; -4.329 ; Rise       ; CLOCK_50                                                                                                  ;
; MainsTrigIn      ; CLOCK_50   ; -4.189 ; -4.189 ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_DQ[*]       ; CLOCK_50   ; -5.157 ; -5.157 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[0]      ; CLOCK_50   ; -5.661 ; -5.661 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[1]      ; CLOCK_50   ; -6.265 ; -6.265 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[2]      ; CLOCK_50   ; -5.703 ; -5.703 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[3]      ; CLOCK_50   ; -6.857 ; -6.857 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[4]      ; CLOCK_50   ; -6.104 ; -6.104 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[5]      ; CLOCK_50   ; -6.053 ; -6.053 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[6]      ; CLOCK_50   ; -5.835 ; -5.835 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[7]      ; CLOCK_50   ; -5.559 ; -5.559 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[8]      ; CLOCK_50   ; -6.054 ; -6.054 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[9]      ; CLOCK_50   ; -5.845 ; -5.845 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[10]     ; CLOCK_50   ; -5.493 ; -5.493 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[11]     ; CLOCK_50   ; -5.704 ; -5.704 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[12]     ; CLOCK_50   ; -5.702 ; -5.702 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[13]     ; CLOCK_50   ; -6.254 ; -6.254 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[14]     ; CLOCK_50   ; -5.523 ; -5.523 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[15]     ; CLOCK_50   ; -5.157 ; -5.157 ; Rise       ; CLOCK_50                                                                                                  ;
; SerialIn         ; CLOCK_50   ; -4.340 ; -4.340 ; Rise       ; CLOCK_50                                                                                                  ;
+------------------+------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                  ;
+----------------+------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                           ;
+----------------+------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; DRAM_ADDR[*]   ; CLOCK_50   ; 6.362  ; 6.362  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 6.271  ; 6.271  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 6.362  ; 6.362  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 6.278  ; 6.278  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 5.682  ; 5.682  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 5.719  ; 5.719  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 5.302  ; 5.302  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 5.875  ; 5.875  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 5.269  ; 5.269  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 5.175  ; 5.175  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 5.542  ; 5.542  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 6.131  ; 6.131  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 5.411  ; 5.411  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_BA_0      ; CLOCK_50   ; 6.031  ; 6.031  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_BA_1      ; CLOCK_50   ; 6.331  ; 6.331  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_CAS_N     ; CLOCK_50   ; 6.230  ; 6.230  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_CKE       ; CLOCK_50   ; 5.386  ; 5.386  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_CS_N      ; CLOCK_50   ; 5.877  ; 5.877  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_DQ[*]     ; CLOCK_50   ; 6.664  ; 6.664  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 5.993  ; 5.993  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 5.933  ; 5.933  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 5.958  ; 5.958  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 6.019  ; 6.019  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 5.942  ; 5.942  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 5.973  ; 5.973  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 6.050  ; 6.050  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 6.635  ; 6.635  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 5.530  ; 5.530  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 5.183  ; 5.183  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 6.019  ; 6.019  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 5.703  ; 5.703  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 6.664  ; 6.664  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 6.522  ; 6.522  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 5.969  ; 5.969  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 5.519  ; 5.519  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_LDQM      ; CLOCK_50   ; 5.912  ; 5.912  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_RAS_N     ; CLOCK_50   ; 5.915  ; 5.915  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_UDQM      ; CLOCK_50   ; 5.507  ; 5.507  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_WE_N      ; CLOCK_50   ; 5.875  ; 5.875  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_CLK       ; CLOCK_50   ; 1.072  ;        ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk2 ;
; DRAM_CLK       ; CLOCK_50   ;        ; 1.072  ; Fall       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk2 ;
; CTS            ; CLOCK_50   ; 8.991  ; 8.991  ; Rise       ; CLOCK_50                                                                                                  ;
; FL_ADDR[*]     ; CLOCK_50   ; 11.496 ; 11.496 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[0]    ; CLOCK_50   ; 11.431 ; 11.431 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[1]    ; CLOCK_50   ; 10.547 ; 10.547 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[2]    ; CLOCK_50   ; 11.479 ; 11.479 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[3]    ; CLOCK_50   ; 11.496 ; 11.496 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[4]    ; CLOCK_50   ; 11.067 ; 11.067 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[5]    ; CLOCK_50   ; 11.407 ; 11.407 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[6]    ; CLOCK_50   ; 11.238 ; 11.238 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[7]    ; CLOCK_50   ; 11.196 ; 11.196 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[8]    ; CLOCK_50   ; 10.884 ; 10.884 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[9]    ; CLOCK_50   ; 10.651 ; 10.651 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[10]   ; CLOCK_50   ; 10.610 ; 10.610 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[11]   ; CLOCK_50   ; 10.662 ; 10.662 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[12]   ; CLOCK_50   ; 9.369  ; 9.369  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[13]   ; CLOCK_50   ; 9.037  ; 9.037  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[14]   ; CLOCK_50   ; 9.505  ; 9.505  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[15]   ; CLOCK_50   ; 9.751  ; 9.751  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[16]   ; CLOCK_50   ; 9.742  ; 9.742  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[17]   ; CLOCK_50   ; 10.709 ; 10.709 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[18]   ; CLOCK_50   ; 10.126 ; 10.126 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[19]   ; CLOCK_50   ; 10.087 ; 10.087 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[20]   ; CLOCK_50   ; 9.780  ; 9.780  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[21]   ; CLOCK_50   ; 10.318 ; 10.318 ; Rise       ; CLOCK_50                                                                                                  ;
; FL_DQ[*]       ; CLOCK_50   ; 11.369 ; 11.369 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[0]      ; CLOCK_50   ; 9.433  ; 9.433  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[1]      ; CLOCK_50   ; 9.544  ; 9.544  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[2]      ; CLOCK_50   ; 9.699  ; 9.699  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[3]      ; CLOCK_50   ; 9.545  ; 9.545  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[4]      ; CLOCK_50   ; 10.491 ; 10.491 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[5]      ; CLOCK_50   ; 10.947 ; 10.947 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[6]      ; CLOCK_50   ; 11.369 ; 11.369 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[7]      ; CLOCK_50   ; 10.506 ; 10.506 ; Rise       ; CLOCK_50                                                                                                  ;
; FL_OE_N        ; CLOCK_50   ; 7.895  ; 7.895  ; Rise       ; CLOCK_50                                                                                                  ;
; FL_WE_N        ; CLOCK_50   ; 9.477  ; 9.477  ; Rise       ; CLOCK_50                                                                                                  ;
; LED397_1       ; CLOCK_50   ; 10.635 ; 10.635 ; Rise       ; CLOCK_50                                                                                                  ;
; LED397_2       ; CLOCK_50   ; 10.590 ; 10.590 ; Rise       ; CLOCK_50                                                                                                  ;
; LED729         ; CLOCK_50   ; 10.356 ; 10.356 ; Rise       ; CLOCK_50                                                                                                  ;
; LED729_RF1     ; CLOCK_50   ; 10.619 ; 10.619 ; Rise       ; CLOCK_50                                                                                                  ;
; LED729_RF2     ; CLOCK_50   ; 11.974 ; 11.974 ; Rise       ; CLOCK_50                                                                                                  ;
; LED854         ; CLOCK_50   ; 10.123 ; 10.123 ; Rise       ; CLOCK_50                                                                                                  ;
; LED854_Freq    ; CLOCK_50   ; 10.366 ; 10.366 ; Rise       ; CLOCK_50                                                                                                  ;
; LED854_Power   ; CLOCK_50   ; 10.305 ; 10.305 ; Rise       ; CLOCK_50                                                                                                  ;
; LEDAux1        ; CLOCK_50   ; 10.671 ; 10.671 ; Rise       ; CLOCK_50                                                                                                  ;
; LEDAux2        ; CLOCK_50   ; 10.579 ; 10.579 ; Rise       ; CLOCK_50                                                                                                  ;
; LEDG[*]        ; CLOCK_50   ; 11.313 ; 11.313 ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[0]       ; CLOCK_50   ; 8.033  ; 8.033  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[1]       ; CLOCK_50   ; 9.027  ; 9.027  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[3]       ; CLOCK_50   ; 11.313 ; 11.313 ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[4]       ; CLOCK_50   ; 10.512 ; 10.512 ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[5]       ; CLOCK_50   ; 11.075 ; 11.075 ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[6]       ; CLOCK_50   ; 10.695 ; 10.695 ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[7]       ; CLOCK_50   ; 10.657 ; 10.657 ; Rise       ; CLOCK_50                                                                                                  ;
; LEDR[*]        ; CLOCK_50   ; 9.967  ; 9.967  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[0]       ; CLOCK_50   ; 7.917  ; 7.917  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[1]       ; CLOCK_50   ; 7.668  ; 7.668  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[2]       ; CLOCK_50   ; 8.626  ; 8.626  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[3]       ; CLOCK_50   ; 8.650  ; 8.650  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[4]       ; CLOCK_50   ; 8.749  ; 8.749  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[5]       ; CLOCK_50   ; 8.996  ; 8.996  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[6]       ; CLOCK_50   ; 8.657  ; 8.657  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[7]       ; CLOCK_50   ; 9.967  ; 9.967  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[8]       ; CLOCK_50   ; 8.483  ; 8.483  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[9]       ; CLOCK_50   ; 8.244  ; 8.244  ; Rise       ; CLOCK_50                                                                                                  ;
; Laser397_1     ; CLOCK_50   ; 9.980  ; 9.980  ; Rise       ; CLOCK_50                                                                                                  ;
; Laser397_2     ; CLOCK_50   ; 10.533 ; 10.533 ; Rise       ; CLOCK_50                                                                                                  ;
; Laser729       ; CLOCK_50   ; 11.174 ; 11.174 ; Rise       ; CLOCK_50                                                                                                  ;
; Laser729_RF1   ; CLOCK_50   ; 10.445 ; 10.445 ; Rise       ; CLOCK_50                                                                                                  ;
; Laser729_RF2   ; CLOCK_50   ; 11.287 ; 11.287 ; Rise       ; CLOCK_50                                                                                                  ;
; Laser854       ; CLOCK_50   ; 10.778 ; 10.778 ; Rise       ; CLOCK_50                                                                                                  ;
; Laser854_Freq  ; CLOCK_50   ; 11.637 ; 11.637 ; Rise       ; CLOCK_50                                                                                                  ;
; Laser854_Power ; CLOCK_50   ; 10.946 ; 10.946 ; Rise       ; CLOCK_50                                                                                                  ;
; LaserAux1      ; CLOCK_50   ; 9.945  ; 9.945  ; Rise       ; CLOCK_50                                                                                                  ;
; LaserAux2      ; CLOCK_50   ; 9.955  ; 9.955  ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 12.877 ; 12.877 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 11.467 ; 11.467 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 10.530 ; 10.530 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 11.999 ; 11.999 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 10.440 ; 10.440 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 10.252 ; 10.252 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 9.317  ; 9.317  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 9.699  ; 9.699  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 9.615  ; 9.615  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 9.028  ; 9.028  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 10.212 ; 10.212 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 9.020  ; 9.020  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 10.850 ; 10.850 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 11.445 ; 11.445 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 11.466 ; 11.466 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 11.195 ; 11.195 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 11.755 ; 11.755 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 11.707 ; 11.707 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 12.877 ; 12.877 ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_DQ[*]     ; CLOCK_50   ; 14.509 ; 14.509 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 14.509 ; 14.509 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 13.824 ; 13.824 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 13.365 ; 13.365 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 13.517 ; 13.517 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 9.379  ; 9.379  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 9.361  ; 9.361  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 9.594  ; 9.594  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 10.315 ; 10.315 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 10.201 ; 10.201 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 10.364 ; 10.364 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 12.063 ; 12.063 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 12.646 ; 12.646 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 12.626 ; 12.626 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 12.497 ; 12.497 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 12.853 ; 12.853 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 11.750 ; 11.750 ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_OE_N      ; CLOCK_50   ; 10.960 ; 10.960 ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_WE_N      ; CLOCK_50   ; 10.683 ; 10.683 ; Rise       ; CLOCK_50                                                                                                  ;
; SerialOut      ; CLOCK_50   ; 7.916  ; 7.916  ; Rise       ; CLOCK_50                                                                                                  ;
+----------------+------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                          ;
+----------------+------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                           ;
+----------------+------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; DRAM_ADDR[*]   ; CLOCK_50   ; 5.175  ; 5.175  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 6.271  ; 6.271  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 6.362  ; 6.362  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 6.278  ; 6.278  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 5.682  ; 5.682  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 5.719  ; 5.719  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 5.302  ; 5.302  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 5.875  ; 5.875  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 5.269  ; 5.269  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 5.175  ; 5.175  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 5.542  ; 5.542  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 6.131  ; 6.131  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 5.411  ; 5.411  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_BA_0      ; CLOCK_50   ; 6.031  ; 6.031  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_BA_1      ; CLOCK_50   ; 6.331  ; 6.331  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_CAS_N     ; CLOCK_50   ; 6.230  ; 6.230  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_CKE       ; CLOCK_50   ; 5.386  ; 5.386  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_CS_N      ; CLOCK_50   ; 5.877  ; 5.877  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_DQ[*]     ; CLOCK_50   ; 5.183  ; 5.183  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 5.993  ; 5.993  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 5.933  ; 5.933  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 5.958  ; 5.958  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 6.019  ; 6.019  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 5.942  ; 5.942  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 5.973  ; 5.973  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 6.050  ; 6.050  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 6.635  ; 6.635  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 5.530  ; 5.530  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 5.183  ; 5.183  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 6.019  ; 6.019  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 5.703  ; 5.703  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 6.664  ; 6.664  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 6.522  ; 6.522  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 5.969  ; 5.969  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 5.519  ; 5.519  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_LDQM      ; CLOCK_50   ; 5.912  ; 5.912  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_RAS_N     ; CLOCK_50   ; 5.915  ; 5.915  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_UDQM      ; CLOCK_50   ; 5.507  ; 5.507  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_WE_N      ; CLOCK_50   ; 5.875  ; 5.875  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_CLK       ; CLOCK_50   ; 1.072  ;        ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk2 ;
; DRAM_CLK       ; CLOCK_50   ;        ; 1.072  ; Fall       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk2 ;
; CTS            ; CLOCK_50   ; 8.991  ; 8.991  ; Rise       ; CLOCK_50                                                                                                  ;
; FL_ADDR[*]     ; CLOCK_50   ; 8.074  ; 8.074  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[0]    ; CLOCK_50   ; 9.426  ; 9.426  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[1]    ; CLOCK_50   ; 8.947  ; 8.947  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[2]    ; CLOCK_50   ; 9.464  ; 9.464  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[3]    ; CLOCK_50   ; 9.268  ; 9.268  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[4]    ; CLOCK_50   ; 9.058  ; 9.058  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[5]    ; CLOCK_50   ; 9.537  ; 9.537  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[6]    ; CLOCK_50   ; 9.509  ; 9.509  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[7]    ; CLOCK_50   ; 9.120  ; 9.120  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[8]    ; CLOCK_50   ; 9.156  ; 9.156  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[9]    ; CLOCK_50   ; 8.803  ; 8.803  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[10]   ; CLOCK_50   ; 8.074  ; 8.074  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[11]   ; CLOCK_50   ; 8.195  ; 8.195  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[12]   ; CLOCK_50   ; 8.257  ; 8.257  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[13]   ; CLOCK_50   ; 8.134  ; 8.134  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[14]   ; CLOCK_50   ; 8.426  ; 8.426  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[15]   ; CLOCK_50   ; 8.437  ; 8.437  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[16]   ; CLOCK_50   ; 8.429  ; 8.429  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[17]   ; CLOCK_50   ; 9.868  ; 9.868  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[18]   ; CLOCK_50   ; 9.287  ; 9.287  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[19]   ; CLOCK_50   ; 9.011  ; 9.011  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[20]   ; CLOCK_50   ; 9.500  ; 9.500  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[21]   ; CLOCK_50   ; 9.636  ; 9.636  ; Rise       ; CLOCK_50                                                                                                  ;
; FL_DQ[*]       ; CLOCK_50   ; 8.684  ; 8.684  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[0]      ; CLOCK_50   ; 8.694  ; 8.694  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[1]      ; CLOCK_50   ; 8.718  ; 8.718  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[2]      ; CLOCK_50   ; 8.953  ; 8.953  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[3]      ; CLOCK_50   ; 8.684  ; 8.684  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[4]      ; CLOCK_50   ; 8.970  ; 8.970  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[5]      ; CLOCK_50   ; 8.944  ; 8.944  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[6]      ; CLOCK_50   ; 9.797  ; 9.797  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[7]      ; CLOCK_50   ; 9.395  ; 9.395  ; Rise       ; CLOCK_50                                                                                                  ;
; FL_OE_N        ; CLOCK_50   ; 7.895  ; 7.895  ; Rise       ; CLOCK_50                                                                                                  ;
; FL_WE_N        ; CLOCK_50   ; 8.393  ; 8.393  ; Rise       ; CLOCK_50                                                                                                  ;
; LED397_1       ; CLOCK_50   ; 9.222  ; 9.222  ; Rise       ; CLOCK_50                                                                                                  ;
; LED397_2       ; CLOCK_50   ; 9.135  ; 9.135  ; Rise       ; CLOCK_50                                                                                                  ;
; LED729         ; CLOCK_50   ; 9.180  ; 9.180  ; Rise       ; CLOCK_50                                                                                                  ;
; LED729_RF1     ; CLOCK_50   ; 9.173  ; 9.173  ; Rise       ; CLOCK_50                                                                                                  ;
; LED729_RF2     ; CLOCK_50   ; 10.281 ; 10.281 ; Rise       ; CLOCK_50                                                                                                  ;
; LED854         ; CLOCK_50   ; 8.690  ; 8.690  ; Rise       ; CLOCK_50                                                                                                  ;
; LED854_Freq    ; CLOCK_50   ; 8.951  ; 8.951  ; Rise       ; CLOCK_50                                                                                                  ;
; LED854_Power   ; CLOCK_50   ; 8.898  ; 8.898  ; Rise       ; CLOCK_50                                                                                                  ;
; LEDAux1        ; CLOCK_50   ; 9.143  ; 9.143  ; Rise       ; CLOCK_50                                                                                                  ;
; LEDAux2        ; CLOCK_50   ; 9.051  ; 9.051  ; Rise       ; CLOCK_50                                                                                                  ;
; LEDG[*]        ; CLOCK_50   ; 8.033  ; 8.033  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[0]       ; CLOCK_50   ; 8.033  ; 8.033  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[1]       ; CLOCK_50   ; 9.027  ; 9.027  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[3]       ; CLOCK_50   ; 9.620  ; 9.620  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[4]       ; CLOCK_50   ; 9.105  ; 9.105  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[5]       ; CLOCK_50   ; 9.660  ; 9.660  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[6]       ; CLOCK_50   ; 9.167  ; 9.167  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[7]       ; CLOCK_50   ; 9.129  ; 9.129  ; Rise       ; CLOCK_50                                                                                                  ;
; LEDR[*]        ; CLOCK_50   ; 7.668  ; 7.668  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[0]       ; CLOCK_50   ; 7.917  ; 7.917  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[1]       ; CLOCK_50   ; 7.668  ; 7.668  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[2]       ; CLOCK_50   ; 8.626  ; 8.626  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[3]       ; CLOCK_50   ; 8.650  ; 8.650  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[4]       ; CLOCK_50   ; 8.749  ; 8.749  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[5]       ; CLOCK_50   ; 8.996  ; 8.996  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[6]       ; CLOCK_50   ; 8.657  ; 8.657  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[7]       ; CLOCK_50   ; 9.967  ; 9.967  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[8]       ; CLOCK_50   ; 8.483  ; 8.483  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[9]       ; CLOCK_50   ; 8.244  ; 8.244  ; Rise       ; CLOCK_50                                                                                                  ;
; Laser397_1     ; CLOCK_50   ; 8.567  ; 8.567  ; Rise       ; CLOCK_50                                                                                                  ;
; Laser397_2     ; CLOCK_50   ; 9.078  ; 9.078  ; Rise       ; CLOCK_50                                                                                                  ;
; Laser729       ; CLOCK_50   ; 9.998  ; 9.998  ; Rise       ; CLOCK_50                                                                                                  ;
; Laser729_RF1   ; CLOCK_50   ; 8.999  ; 8.999  ; Rise       ; CLOCK_50                                                                                                  ;
; Laser729_RF2   ; CLOCK_50   ; 9.594  ; 9.594  ; Rise       ; CLOCK_50                                                                                                  ;
; Laser854       ; CLOCK_50   ; 9.345  ; 9.345  ; Rise       ; CLOCK_50                                                                                                  ;
; Laser854_Freq  ; CLOCK_50   ; 10.222 ; 10.222 ; Rise       ; CLOCK_50                                                                                                  ;
; Laser854_Power ; CLOCK_50   ; 9.539  ; 9.539  ; Rise       ; CLOCK_50                                                                                                  ;
; LaserAux1      ; CLOCK_50   ; 8.417  ; 8.417  ; Rise       ; CLOCK_50                                                                                                  ;
; LaserAux2      ; CLOCK_50   ; 8.427  ; 8.427  ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 8.639  ; 8.639  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 9.477  ; 9.477  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 10.246 ; 10.246 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 10.019 ; 10.019 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 10.082 ; 10.082 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 9.960  ; 9.960  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 9.047  ; 9.047  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 9.305  ; 9.305  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 9.323  ; 9.323  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 8.738  ; 8.738  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 8.639  ; 8.639  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 8.728  ; 8.728  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 9.393  ; 9.393  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 8.946  ; 8.946  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 9.736  ; 9.736  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 9.505  ; 9.505  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 9.775  ; 9.775  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 9.732  ; 9.732  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 10.373 ; 10.373 ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_DQ[*]     ; CLOCK_50   ; 8.244  ; 8.244  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 11.498 ; 11.498 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 10.901 ; 10.901 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 10.109 ; 10.109 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 10.280 ; 10.280 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 8.439  ; 8.439  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 8.244  ; 8.244  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 9.006  ; 9.006  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 9.062  ; 9.062  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 9.634  ; 9.634  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 9.614  ; 9.614  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 9.400  ; 9.400  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 10.134 ; 10.134 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 10.303 ; 10.303 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 9.834  ; 9.834  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 10.342 ; 10.342 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 9.435  ; 9.435  ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_OE_N      ; CLOCK_50   ; 9.479  ; 9.479  ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_WE_N      ; CLOCK_50   ; 9.132  ; 9.132  ; Rise       ; CLOCK_50                                                                                                  ;
; SerialOut      ; CLOCK_50   ; 7.916  ; 7.916  ; Rise       ; CLOCK_50                                                                                                  ;
+----------------+------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------+
; Propagation Delay                                                 ;
+------------------+--------------+--------+-------+-------+--------+
; Input Port       ; Output Port  ; RR     ; RF    ; FR    ; FF     ;
+------------------+--------------+--------+-------+-------+--------+
; LaserLockIn397_1 ; LEDR_temp[0] ; 9.581  ;       ;       ; 9.581  ;
; LaserLockIn397_2 ; LEDR_temp[1] ; 9.566  ;       ;       ; 9.566  ;
; LaserLockIn729   ; LEDR_temp[3] ;        ; 9.500 ; 9.500 ;        ;
; LaserLockInRedSC ; LEDR_temp[2] ; 10.298 ;       ;       ; 10.298 ;
+------------------+--------------+--------+-------+-------+--------+


+-------------------------------------------------------------------+
; Minimum Propagation Delay                                         ;
+------------------+--------------+--------+-------+-------+--------+
; Input Port       ; Output Port  ; RR     ; RF    ; FR    ; FF     ;
+------------------+--------------+--------+-------+-------+--------+
; LaserLockIn397_1 ; LEDR_temp[0] ; 9.581  ;       ;       ; 9.581  ;
; LaserLockIn397_2 ; LEDR_temp[1] ; 9.566  ;       ;       ; 9.566  ;
; LaserLockIn729   ; LEDR_temp[3] ;        ; 9.500 ; 9.500 ;        ;
; LaserLockInRedSC ; LEDR_temp[2] ; 10.298 ;       ;       ; 10.298 ;
+------------------+--------------+--------+-------+-------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                                                                ;
+--------------+------------+--------+------+------------+-----------------------------------------------------------------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                                                                                           ;
+--------------+------------+--------+------+------------+-----------------------------------------------------------------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 5.179  ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 5.932  ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 5.932  ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 5.944  ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 5.944  ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 6.294  ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 6.264  ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 6.304  ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 6.304  ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 5.179  ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 5.179  ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10] ; CLOCK_50   ; 5.534  ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11] ; CLOCK_50   ; 5.534  ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12] ; CLOCK_50   ; 5.570  ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13] ; CLOCK_50   ; 5.570  ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14] ; CLOCK_50   ; 5.570  ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[15] ; CLOCK_50   ; 5.570  ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; FL_DQ[*]     ; CLOCK_50   ; 7.860  ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[0]    ; CLOCK_50   ; 7.863  ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[1]    ; CLOCK_50   ; 7.863  ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[2]    ; CLOCK_50   ; 7.860  ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[3]    ; CLOCK_50   ; 8.221  ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[4]    ; CLOCK_50   ; 8.469  ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[5]    ; CLOCK_50   ; 8.470  ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[6]    ; CLOCK_50   ; 8.745  ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[7]    ; CLOCK_50   ; 8.735  ;      ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_DQ[*]   ; CLOCK_50   ; 10.076 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 10.991 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 11.001 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 10.717 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 10.727 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 10.406 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 10.487 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 10.076 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 10.083 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 10.683 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 10.683 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[10] ; CLOCK_50   ; 10.687 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[11] ; CLOCK_50   ; 10.669 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[12] ; CLOCK_50   ; 10.477 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[13] ; CLOCK_50   ; 10.697 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[14] ; CLOCK_50   ; 10.971 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[15] ; CLOCK_50   ; 10.952 ;      ; Rise       ; CLOCK_50                                                                                                  ;
+--------------+------------+--------+------+------------+-----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                                                       ;
+--------------+------------+-------+------+------------+-----------------------------------------------------------------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                                                                                           ;
+--------------+------------+-------+------+------------+-----------------------------------------------------------------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 5.179 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 5.932 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 5.932 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 5.944 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 5.944 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 6.294 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 6.264 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 6.304 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 6.304 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 5.179 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 5.179 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10] ; CLOCK_50   ; 5.534 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11] ; CLOCK_50   ; 5.534 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12] ; CLOCK_50   ; 5.570 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13] ; CLOCK_50   ; 5.570 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14] ; CLOCK_50   ; 5.570 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[15] ; CLOCK_50   ; 5.570 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; FL_DQ[*]     ; CLOCK_50   ; 7.860 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[0]    ; CLOCK_50   ; 7.863 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[1]    ; CLOCK_50   ; 7.863 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[2]    ; CLOCK_50   ; 7.860 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[3]    ; CLOCK_50   ; 8.221 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[4]    ; CLOCK_50   ; 8.469 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[5]    ; CLOCK_50   ; 8.470 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[6]    ; CLOCK_50   ; 8.745 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[7]    ; CLOCK_50   ; 8.735 ;      ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_DQ[*]   ; CLOCK_50   ; 8.525 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 9.440 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 9.450 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 9.166 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 9.176 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 8.855 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 8.936 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 8.525 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 8.532 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 9.132 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 9.132 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[10] ; CLOCK_50   ; 9.136 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[11] ; CLOCK_50   ; 9.118 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[12] ; CLOCK_50   ; 8.926 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[13] ; CLOCK_50   ; 9.146 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[14] ; CLOCK_50   ; 9.420 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[15] ; CLOCK_50   ; 9.401 ;      ; Rise       ; CLOCK_50                                                                                                  ;
+--------------+------------+-------+------+------------+-----------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                                                       ;
+--------------+------------+-----------+-----------+------------+-----------------------------------------------------------------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                                                           ;
+--------------+------------+-----------+-----------+------------+-----------------------------------------------------------------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 5.179     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 5.932     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 5.932     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 5.944     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 5.944     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 6.294     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 6.264     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 6.304     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 6.304     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 5.179     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 5.179     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10] ; CLOCK_50   ; 5.534     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11] ; CLOCK_50   ; 5.534     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12] ; CLOCK_50   ; 5.570     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13] ; CLOCK_50   ; 5.570     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14] ; CLOCK_50   ; 5.570     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[15] ; CLOCK_50   ; 5.570     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; FL_DQ[*]     ; CLOCK_50   ; 7.860     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[0]    ; CLOCK_50   ; 7.863     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[1]    ; CLOCK_50   ; 7.863     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[2]    ; CLOCK_50   ; 7.860     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[3]    ; CLOCK_50   ; 8.221     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[4]    ; CLOCK_50   ; 8.469     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[5]    ; CLOCK_50   ; 8.470     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[6]    ; CLOCK_50   ; 8.745     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[7]    ; CLOCK_50   ; 8.735     ;           ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_DQ[*]   ; CLOCK_50   ; 10.076    ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 10.991    ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 11.001    ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 10.717    ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 10.727    ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 10.406    ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 10.487    ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 10.076    ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 10.083    ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 10.683    ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 10.683    ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[10] ; CLOCK_50   ; 10.687    ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[11] ; CLOCK_50   ; 10.669    ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[12] ; CLOCK_50   ; 10.477    ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[13] ; CLOCK_50   ; 10.697    ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[14] ; CLOCK_50   ; 10.971    ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[15] ; CLOCK_50   ; 10.952    ;           ; Rise       ; CLOCK_50                                                                                                  ;
+--------------+------------+-----------+-----------+------------+-----------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                                                               ;
+--------------+------------+-----------+-----------+------------+-----------------------------------------------------------------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                                                           ;
+--------------+------------+-----------+-----------+------------+-----------------------------------------------------------------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 5.179     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 5.932     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 5.932     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 5.944     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 5.944     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 6.294     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 6.264     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 6.304     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 6.304     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 5.179     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 5.179     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10] ; CLOCK_50   ; 5.534     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11] ; CLOCK_50   ; 5.534     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12] ; CLOCK_50   ; 5.570     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13] ; CLOCK_50   ; 5.570     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14] ; CLOCK_50   ; 5.570     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[15] ; CLOCK_50   ; 5.570     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; FL_DQ[*]     ; CLOCK_50   ; 7.860     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[0]    ; CLOCK_50   ; 7.863     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[1]    ; CLOCK_50   ; 7.863     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[2]    ; CLOCK_50   ; 7.860     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[3]    ; CLOCK_50   ; 8.221     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[4]    ; CLOCK_50   ; 8.469     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[5]    ; CLOCK_50   ; 8.470     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[6]    ; CLOCK_50   ; 8.745     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[7]    ; CLOCK_50   ; 8.735     ;           ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_DQ[*]   ; CLOCK_50   ; 8.525     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 9.440     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 9.450     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 9.166     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 9.176     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 8.855     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 8.936     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 8.525     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 8.532     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 9.132     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 9.132     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[10] ; CLOCK_50   ; 9.136     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[11] ; CLOCK_50   ; 9.118     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[12] ; CLOCK_50   ; 8.926     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[13] ; CLOCK_50   ; 9.146     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[14] ; CLOCK_50   ; 9.420     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[15] ; CLOCK_50   ; 9.401     ;           ; Rise       ; CLOCK_50                                                                                                  ;
+--------------+------------+-----------+-----------+------------+-----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                                                                  ; 15.425 ; 0.000         ;
; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 15.744 ; 0.000         ;
+-----------------------------------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                                                                  ; -1.821 ; -26.926       ;
; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.215  ; 0.000         ;
+-----------------------------------------------------------------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                                                                            ;
+-----------------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                                     ; Slack ; End Point TNS ;
+-----------------------------------------------------------------------------------------------------------+-------+---------------+
; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 9.000 ; 0.000         ;
; CLOCK_50                                                                                                  ; 9.000 ; 0.000         ;
+-----------------------------------------------------------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                     ;
+--------+------------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                  ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.425 ; Laser_Controller:inst10|Ticks[3]                           ; Laser_Controller:inst10|LaserState[6]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.606      ;
; 15.432 ; Laser_Controller:inst10|Ticks[3]                           ; Laser_Controller:inst10|TicksToRun[16]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 4.600      ;
; 15.489 ; Laser_Controller:inst10|Ticks[3]                           ; Laser_Controller:inst10|LaserState[5]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.542      ;
; 15.536 ; Laser_Controller:inst10|Ticks[2]                           ; Laser_Controller:inst10|LaserState[6]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.495      ;
; 15.543 ; Laser_Controller:inst10|Ticks[2]                           ; Laser_Controller:inst10|TicksToRun[16]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 4.489      ;
; 15.557 ; Laser_Controller:inst10|TicksToRun[0]                      ; Laser_Controller:inst10|LaserState[6]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.001      ; 4.476      ;
; 15.564 ; Laser_Controller:inst10|TicksToRun[0]                      ; Laser_Controller:inst10|TicksToRun[16]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 4.470      ;
; 15.578 ; Laser_Controller:inst10|Ticks[3]                           ; Laser_Controller:inst10|TicksToRun[15]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 4.454      ;
; 15.578 ; Laser_Controller:inst10|Ticks[3]                           ; Laser_Controller:inst10|LaserState[1]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.453      ;
; 15.600 ; Laser_Controller:inst10|Ticks[1]                           ; Laser_Controller:inst10|LaserState[6]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.431      ;
; 15.600 ; Laser_Controller:inst10|Ticks[2]                           ; Laser_Controller:inst10|LaserState[5]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.431      ;
; 15.605 ; Laser_Controller:inst10|Ticks[3]                           ; Laser_Controller:inst10|TicksToRun[8]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 4.427      ;
; 15.607 ; Laser_Controller:inst10|Ticks[1]                           ; Laser_Controller:inst10|TicksToRun[16]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 4.425      ;
; 15.609 ; Laser_Controller:inst10|Ticks[3]                           ; Laser_Controller:inst10|TicksToRun[6]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 4.423      ;
; 15.621 ; Laser_Controller:inst10|TicksToRun[0]                      ; Laser_Controller:inst10|LaserState[5]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.001      ; 4.412      ;
; 15.628 ; Laser_Controller:inst10|Ticks[3]                           ; Laser_Controller:inst10|TicksToRun[10]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.403      ;
; 15.634 ; Laser_Controller:inst10|Ticks[4]                           ; Laser_Controller:inst10|LaserState[6]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.397      ;
; 15.641 ; Laser_Controller:inst10|Ticks[4]                           ; Laser_Controller:inst10|TicksToRun[16]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 4.391      ;
; 15.648 ; Laser_Controller:inst10|Ticks[3]                           ; Laser_Controller:inst10|TicksToRun[18]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 4.384      ;
; 15.664 ; Laser_Controller:inst10|Ticks[1]                           ; Laser_Controller:inst10|LaserState[5]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.367      ;
; 15.667 ; Laser_Controller:inst10|Ticks[3]                           ; Laser_Controller:inst10|TicksToRun[11]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.364      ;
; 15.676 ; Laser_Controller:inst10|Ticks[3]                           ; Laser_Controller:inst10|LaserState[4]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.355      ;
; 15.689 ; Laser_Controller:inst10|Ticks[2]                           ; Laser_Controller:inst10|TicksToRun[15]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 4.343      ;
; 15.689 ; Laser_Controller:inst10|Ticks[2]                           ; Laser_Controller:inst10|LaserState[1]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.342      ;
; 15.698 ; Laser_Controller:inst10|Ticks[4]                           ; Laser_Controller:inst10|LaserState[5]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.333      ;
; 15.710 ; Laser_Controller:inst10|TicksToRun[0]                      ; Laser_Controller:inst10|TicksToRun[15]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 4.324      ;
; 15.710 ; Laser_Controller:inst10|TicksToRun[0]                      ; Laser_Controller:inst10|LaserState[1]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.001      ; 4.323      ;
; 15.716 ; Laser_Controller:inst10|Ticks[3]                           ; Laser_Controller:inst10|TicksToRun[5]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 4.316      ;
; 15.716 ; Laser_Controller:inst10|Ticks[2]                           ; Laser_Controller:inst10|TicksToRun[8]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 4.316      ;
; 15.718 ; Laser_Controller:inst10|Ticks[3]                           ; Laser_Controller:inst10|TicksToRun[13]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.313      ;
; 15.720 ; Laser_Controller:inst10|Ticks[2]                           ; Laser_Controller:inst10|TicksToRun[6]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 4.312      ;
; 15.733 ; Laser_Controller:inst10|Ticks[13]                          ; Laser_Controller:inst10|LaserState[6]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.298      ;
; 15.737 ; Laser_Controller:inst10|TicksToRun[0]                      ; Laser_Controller:inst10|TicksToRun[8]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 4.297      ;
; 15.739 ; Laser_Controller:inst10|Ticks[2]                           ; Laser_Controller:inst10|TicksToRun[10]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.292      ;
; 15.740 ; Laser_Controller:inst10|Ticks[13]                          ; Laser_Controller:inst10|TicksToRun[16]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 4.292      ;
; 15.741 ; Laser_Controller:inst10|TicksToRun[0]                      ; Laser_Controller:inst10|TicksToRun[6]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 4.293      ;
; 15.746 ; Laser_Controller:inst10|Ticks[3]                           ; Laser_Controller:inst10|TicksToRun[14]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.285      ;
; 15.753 ; Laser_Controller:inst10|Ticks[1]                           ; Laser_Controller:inst10|TicksToRun[15]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 4.279      ;
; 15.753 ; Laser_Controller:inst10|Ticks[1]                           ; Laser_Controller:inst10|LaserState[1]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.278      ;
; 15.759 ; Laser_Controller:inst10|Ticks[2]                           ; Laser_Controller:inst10|TicksToRun[18]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 4.273      ;
; 15.760 ; Laser_Controller:inst10|TicksToRun[0]                      ; Laser_Controller:inst10|TicksToRun[10]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.001      ; 4.273      ;
; 15.761 ; Laser_Controller:inst10|Ticks[3]                           ; Laser_Controller:inst10|TicksToRun[12]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.270      ;
; 15.778 ; Laser_Controller:inst10|Ticks[2]                           ; Laser_Controller:inst10|TicksToRun[11]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.253      ;
; 15.780 ; Laser_Controller:inst10|Ticks[1]                           ; Laser_Controller:inst10|TicksToRun[8]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 4.252      ;
; 15.780 ; Laser_Controller:inst10|TicksToRun[0]                      ; Laser_Controller:inst10|TicksToRun[18]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 4.254      ;
; 15.784 ; Laser_Controller:inst10|Ticks[1]                           ; Laser_Controller:inst10|TicksToRun[6]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 4.248      ;
; 15.787 ; Laser_Controller:inst10|Ticks[3]                           ; Laser_Controller:inst10|LaserState[8]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.244      ;
; 15.787 ; Laser_Controller:inst10|Ticks[4]                           ; Laser_Controller:inst10|TicksToRun[15]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 4.245      ;
; 15.787 ; Laser_Controller:inst10|Ticks[4]                           ; Laser_Controller:inst10|LaserState[1]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.244      ;
; 15.787 ; Laser_Controller:inst10|Ticks[2]                           ; Laser_Controller:inst10|LaserState[4]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.244      ;
; 15.789 ; Laser_Controller:inst10|Ticks[3]                           ; Laser_Controller:inst10|LaserState[7]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.242      ;
; 15.789 ; Laser_Controller:inst10|Ticks[0]                           ; Laser_Controller:inst10|LaserState[6]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.242      ;
; 15.790 ; Laser_Controller:inst10|Ticks[12]                          ; Laser_Controller:inst10|LaserState[6]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.241      ;
; 15.791 ; Laser_Controller:inst10|Ticks[3]                           ; Laser_Controller:inst10|LaserState[3]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.240      ;
; 15.796 ; Laser_Controller:inst10|Ticks[0]                           ; Laser_Controller:inst10|TicksToRun[16]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 4.236      ;
; 15.797 ; Laser_Controller:inst10|Ticks[3]                           ; Laser_Controller:inst10|LaserState[0]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.234      ;
; 15.797 ; Laser_Controller:inst10|Ticks[13]                          ; Laser_Controller:inst10|LaserState[5]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.234      ;
; 15.797 ; Laser_Controller:inst10|Ticks[12]                          ; Laser_Controller:inst10|TicksToRun[16]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 4.235      ;
; 15.799 ; Laser_Controller:inst10|TicksToRun[0]                      ; Laser_Controller:inst10|TicksToRun[11]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.001      ; 4.234      ;
; 15.803 ; Laser_Controller:inst10|Ticks[1]                           ; Laser_Controller:inst10|TicksToRun[10]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.228      ;
; 15.808 ; Laser_Controller:inst10|TicksToRun[0]                      ; Laser_Controller:inst10|LaserState[4]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.001      ; 4.225      ;
; 15.810 ; Laser_Controller:inst10|Ticks[3]                           ; Laser_Controller:inst10|TicksToRun[17]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 4.222      ;
; 15.811 ; Laser_Controller:inst10|Ticks[3]                           ; Laser_Controller:inst10|TicksToRun[9]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.220      ;
; 15.814 ; Laser_Controller:inst10|Ticks[4]                           ; Laser_Controller:inst10|TicksToRun[8]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 4.218      ;
; 15.818 ; Laser_Controller:inst10|Ticks[4]                           ; Laser_Controller:inst10|TicksToRun[6]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 4.214      ;
; 15.823 ; Laser_Controller:inst10|Ticks[1]                           ; Laser_Controller:inst10|TicksToRun[18]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 4.209      ;
; 15.827 ; Laser_Controller:inst10|Ticks[2]                           ; Laser_Controller:inst10|TicksToRun[5]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 4.205      ;
; 15.829 ; Laser_Controller:inst10|Ticks[2]                           ; Laser_Controller:inst10|TicksToRun[13]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.202      ;
; 15.836 ; Laser_Controller:inst10|Ticks[3]                           ; Laser_Controller:inst10|TicksToRun[7]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 4.196      ;
; 15.837 ; Laser_Controller:inst10|Ticks[4]                           ; Laser_Controller:inst10|TicksToRun[10]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.194      ;
; 15.842 ; Laser_Controller:inst10|Ticks[1]                           ; Laser_Controller:inst10|TicksToRun[11]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.189      ;
; 15.847 ; Laser_Controller:inst10|Ticks[10]                          ; Laser_Controller:inst10|LaserState[6]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.184      ;
; 15.848 ; Laser_Controller:inst10|TicksToRun[0]                      ; Laser_Controller:inst10|TicksToRun[5]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 4.186      ;
; 15.849 ; CII_Starter_USB_API:inst|CMD_Decode:u5|NumInstructions[20] ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_ADDR[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.007      ; 4.190      ;
; 15.850 ; Laser_Controller:inst10|TicksToRun[0]                      ; Laser_Controller:inst10|TicksToRun[13]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.001      ; 4.183      ;
; 15.851 ; Laser_Controller:inst10|Ticks[1]                           ; Laser_Controller:inst10|LaserState[4]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.180      ;
; 15.853 ; Laser_Controller:inst10|Ticks[0]                           ; Laser_Controller:inst10|LaserState[5]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.178      ;
; 15.854 ; Laser_Controller:inst10|Ticks[10]                          ; Laser_Controller:inst10|TicksToRun[16]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 4.178      ;
; 15.854 ; Laser_Controller:inst10|Ticks[12]                          ; Laser_Controller:inst10|LaserState[5]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.177      ;
; 15.857 ; Laser_Controller:inst10|Ticks[4]                           ; Laser_Controller:inst10|TicksToRun[18]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 4.175      ;
; 15.857 ; Laser_Controller:inst10|Ticks[2]                           ; Laser_Controller:inst10|TicksToRun[14]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.174      ;
; 15.872 ; Laser_Controller:inst10|Ticks[2]                           ; Laser_Controller:inst10|TicksToRun[12]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.159      ;
; 15.876 ; Laser_Controller:inst10|Ticks[4]                           ; Laser_Controller:inst10|TicksToRun[11]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.155      ;
; 15.878 ; Laser_Controller:inst10|TicksToRun[0]                      ; Laser_Controller:inst10|TicksToRun[14]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.001      ; 4.155      ;
; 15.885 ; Laser_Controller:inst10|Ticks[4]                           ; Laser_Controller:inst10|LaserState[4]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.146      ;
; 15.886 ; Laser_Controller:inst10|Ticks[13]                          ; Laser_Controller:inst10|TicksToRun[15]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 4.146      ;
; 15.886 ; Laser_Controller:inst10|Ticks[13]                          ; Laser_Controller:inst10|LaserState[1]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.145      ;
; 15.887 ; Laser_Controller:inst10|Ticks[3]                           ; Laser_Controller:inst10|LaserState[9]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.144      ;
; 15.891 ; Laser_Controller:inst10|f_LoopCount[6]                     ; Laser_Controller:inst10|f_NumTimesLooped[23]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 4.143      ;
; 15.891 ; Laser_Controller:inst10|Ticks[1]                           ; Laser_Controller:inst10|TicksToRun[5]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 4.141      ;
; 15.891 ; Laser_Controller:inst10|Ticks[11]                          ; Laser_Controller:inst10|LaserState[6]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.140      ;
; 15.893 ; Laser_Controller:inst10|Ticks[1]                           ; Laser_Controller:inst10|TicksToRun[13]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.138      ;
; 15.893 ; Laser_Controller:inst10|TicksToRun[0]                      ; Laser_Controller:inst10|TicksToRun[12]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.001      ; 4.140      ;
; 15.897 ; Laser_Controller:inst10|Ticks[3]                           ; Laser_Controller:inst10|LaserState[2]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.134      ;
; 15.898 ; Laser_Controller:inst10|Ticks[2]                           ; Laser_Controller:inst10|LaserState[8]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.133      ;
; 15.898 ; Laser_Controller:inst10|Ticks[11]                          ; Laser_Controller:inst10|TicksToRun[16]               ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 4.134      ;
; 15.900 ; Laser_Controller:inst10|Ticks[2]                           ; Laser_Controller:inst10|LaserState[7]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.131      ;
; 15.902 ; Laser_Controller:inst10|Ticks[2]                           ; Laser_Controller:inst10|LaserState[3]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.129      ;
; 15.908 ; Laser_Controller:inst10|Ticks[2]                           ; Laser_Controller:inst10|LaserState[0]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.123      ;
; 15.911 ; Laser_Controller:inst10|Ticks[10]                          ; Laser_Controller:inst10|LaserState[5]                ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.120      ;
+--------+------------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0'                                                                                                                                                                                                                        ;
+--------+----------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-----------------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                                                          ; Launch Clock ; Latch Clock                                                                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-----------------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 15.744 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Read                                 ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.053     ; 2.235      ;
; 15.785 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Read                                 ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.053     ; 2.194      ;
; 15.809 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CMD[1]                               ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.052     ; 2.171      ;
; 15.809 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                               ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.052     ; 2.171      ;
; 15.859 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CMD[1]                               ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.052     ; 2.121      ;
; 15.859 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                               ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.052     ; 2.121      ;
; 15.998 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Write                                ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.053     ; 1.981      ;
; 16.039 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Write                                ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.053     ; 1.940      ;
; 16.066 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                                ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.053     ; 1.913      ;
; 16.099 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CMD[1]                               ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.056     ; 1.877      ;
; 16.099 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                               ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.056     ; 1.877      ;
; 16.154 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Read                                 ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.057     ; 1.821      ;
; 16.195 ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSDR_WRn                      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Read                                 ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.058     ; 1.779      ;
; 16.203 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                                ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.053     ; 1.776      ;
; 16.269 ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSDR_WRn                      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CMD[1]                               ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.057     ; 1.706      ;
; 16.269 ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSDR_WRn                      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                               ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.057     ; 1.706      ;
; 16.356 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                                ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.057     ; 1.619      ;
; 16.406 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Write                                ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.057     ; 1.569      ;
; 16.434 ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSDR_Start                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CMD[1]                               ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.058     ; 1.540      ;
; 16.434 ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSDR_Start                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                               ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.058     ; 1.540      ;
; 16.449 ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSDR_WRn                      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Write                                ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.058     ; 1.525      ;
; 16.489 ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSDR_Start                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Read                                 ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.059     ; 1.484      ;
; 16.541 ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSDR_WRn                      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                                ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.058     ; 1.433      ;
; 16.683 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[3]  ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.053     ; 1.296      ;
; 16.684 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[11] ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.053     ; 1.295      ;
; 16.691 ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSDR_Start                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                                ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.059     ; 1.282      ;
; 16.735 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[14] ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.053     ; 1.244      ;
; 16.738 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[6]  ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.053     ; 1.241      ;
; 16.741 ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSDR_Start                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Write                                ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.059     ; 1.232      ;
; 16.749 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[6]  ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.053     ; 1.230      ;
; 16.752 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[14] ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.053     ; 1.227      ;
; 16.794 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[13] ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.053     ; 1.185      ;
; 16.795 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[11]    ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.053     ; 1.184      ;
; 16.795 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[4]  ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.053     ; 1.184      ;
; 16.797 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[15]    ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.053     ; 1.182      ;
; 16.797 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[5]  ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.053     ; 1.182      ;
; 16.798 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[12] ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.053     ; 1.181      ;
; 16.799 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[9]     ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.053     ; 1.180      ;
; 16.805 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Pre_RD                               ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.052     ; 1.175      ;
; 16.806 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[3]  ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.053     ; 1.173      ;
; 16.806 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[11] ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.053     ; 1.173      ;
; 16.819 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[6]     ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.058     ; 1.155      ;
; 16.846 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Pre_RD                               ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.052     ; 1.134      ;
; 16.858 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDONE                                ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.052     ; 1.122      ;
; 16.895 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[13]    ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.057     ; 1.080      ;
; 16.896 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDONE                                ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.052     ; 1.084      ;
; 16.897 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[12]    ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.057     ; 1.078      ;
; 16.899 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[14]    ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.057     ; 1.076      ;
; 16.920 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[20] ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.051     ; 1.061      ;
; 16.921 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[17] ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.051     ; 1.060      ;
; 16.922 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[7]  ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.051     ; 1.059      ;
; 16.922 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[15] ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.051     ; 1.059      ;
; 16.933 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[4]     ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.058     ; 1.041      ;
; 16.934 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[10]    ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.058     ; 1.040      ;
; 16.936 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[9]  ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.052     ; 1.044      ;
; 16.937 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[7]     ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.058     ; 1.037      ;
; 16.938 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[5]     ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.058     ; 1.036      ;
; 16.940 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Pre_WR                               ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.052     ; 1.040      ;
; 16.940 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[2]  ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.052     ; 1.040      ;
; 16.941 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[1]     ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.052     ; 1.039      ;
; 16.941 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[2]     ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.052     ; 1.039      ;
; 16.951 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[19] ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.051     ; 1.030      ;
; 16.951 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[16] ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.051     ; 1.030      ;
; 16.953 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[7]  ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.051     ; 1.028      ;
; 16.955 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[18] ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.051     ; 1.026      ;
; 16.956 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[15] ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.051     ; 1.025      ;
; 16.957 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[17] ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.051     ; 1.024      ;
; 16.961 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[21] ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.051     ; 1.020      ;
; 16.962 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[20] ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.051     ; 1.019      ;
; 16.963 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_DATA[15]                 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[15]    ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.050     ; 1.019      ;
; 16.976 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[1]     ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.052     ; 1.004      ;
; 16.976 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[2]     ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.052     ; 1.004      ;
; 16.977 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[3]     ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.052     ; 1.003      ;
; 16.979 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_DATA[11]                 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[11]    ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.054     ; 0.999      ;
; 16.980 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[8]     ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.052     ; 1.000      ;
; 16.984 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[0]     ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.052     ; 0.996      ;
; 16.997 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_DATA[3]                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[3]     ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.053     ; 0.982      ;
; 17.003 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_DATA[8]                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[8]     ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.053     ; 0.976      ;
; 17.005 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[19] ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.051     ; 0.976      ;
; 17.005 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[16] ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.051     ; 0.976      ;
; 17.005 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[21] ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.051     ; 0.976      ;
; 17.009 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[18] ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.051     ; 0.972      ;
; 17.016 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[10] ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.052     ; 0.964      ;
; 17.016 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[1]  ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.052     ; 0.964      ;
; 17.022 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[0]  ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.052     ; 0.958      ;
; 17.022 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[8]  ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.052     ; 0.958      ;
; 17.022 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[4]  ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.053     ; 0.957      ;
; 17.023 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[11]    ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.053     ; 0.956      ;
; 17.025 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_DATA[1]                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[1]     ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.052     ; 0.955      ;
; 17.026 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[13] ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.053     ; 0.953      ;
; 17.026 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_DATA[9]                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[9]     ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.054     ; 0.952      ;
; 17.026 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[3]     ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.052     ; 0.954      ;
; 17.027 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[15]    ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.053     ; 0.952      ;
; 17.027 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[0]     ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.052     ; 0.953      ;
; 17.028 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[5]  ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.053     ; 0.951      ;
; 17.028 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[8]     ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.052     ; 0.952      ;
; 17.030 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[12] ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.053     ; 0.949      ;
; 17.031 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[1]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[9]     ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.053     ; 0.948      ;
; 17.057 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[10] ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.052     ; 0.923      ;
; 17.057 ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSDR_Select[0]                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[1]  ; CLOCK_50     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 20.000       ; -2.052     ; 0.923      ;
+--------+----------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-----------------------------------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                                    ;
+--------+--------------------------------------------------------------------------+-------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                ; To Node                                                                 ; Launch Clock                                                                                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------+-------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.821 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[14] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[14] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50    ; 0.000        ; 2.058      ; 0.389      ;
; -1.821 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[11] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[11] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50    ; 0.000        ; 2.058      ; 0.389      ;
; -1.819 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[3]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[3]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50    ; 0.000        ; 2.058      ; 0.391      ;
; -1.525 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[5]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[5]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50    ; 0.000        ; 2.066      ; 0.693      ;
; -1.523 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[7]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[7]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50    ; 0.000        ; 2.066      ; 0.695      ;
; -1.523 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[6]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[6]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50    ; 0.000        ; 2.066      ; 0.695      ;
; -1.521 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[13] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[13] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50    ; 0.000        ; 2.066      ; 0.697      ;
; -1.519 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[12] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[12] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50    ; 0.000        ; 2.066      ; 0.699      ;
; -1.503 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDONE        ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Pre_DONE    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50    ; 0.000        ; 2.055      ; 0.704      ;
; -1.441 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[0]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[0]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50    ; 0.000        ; 2.066      ; 0.777      ;
; -1.440 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[15] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[15] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50    ; 0.000        ; 2.066      ; 0.778      ;
; -1.437 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[9]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[9]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50    ; 0.000        ; 2.066      ; 0.781      ;
; -1.436 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[10] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[10] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50    ; 0.000        ; 2.066      ; 0.782      ;
; -1.435 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[4]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[4]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50    ; 0.000        ; 2.066      ; 0.783      ;
; -1.433 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[2]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[2]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50    ; 0.000        ; 2.066      ; 0.785      ;
; -1.376 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[8]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[8]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50    ; 0.000        ; 2.066      ; 0.842      ;
; -1.346 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[1]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[1]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50    ; 0.000        ; 2.066      ; 0.872      ;
; -1.007 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDONE        ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DONE        ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50    ; 0.000        ; 2.056      ; 1.201      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSR_Start                         ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSR_Start                        ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|mResetFPGA                        ; CII_Starter_USB_API:inst|CMD_Decode:u5|mResetFPGA                       ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_StoreCount                      ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_StoreCount                     ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_ResetFPGA                       ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_ResetFPGA                      ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|sel_SR                            ; CII_Starter_USB_API:inst|CMD_Decode:u5|sel_SR                           ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_FileUpload                      ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_FileUpload                     ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSR_ST.101                        ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSR_ST.101                       ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSR_WRn                           ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSR_WRn                          ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|m_SD_DATA_FINISHED_UPLOAD         ; CII_Starter_USB_API:inst|CMD_Decode:u5|m_SD_DATA_FINISHED_UPLOAD        ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|mReadingFinished                  ; CII_Starter_USB_API:inst|CMD_Decode:u5|mReadingFinished                 ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSR_ST.011                        ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSR_ST.011                       ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|Count_state.00001001              ; CII_Starter_USB_API:inst|CMD_Decode:u5|Count_state.00001001             ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_SendCount                       ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_SendCount                      ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|uart:u1|tx_state.TX_DELAY_RESTART               ; CII_Starter_USB_API:inst|uart:u1|tx_state.TX_DELAY_RESTART              ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Laser_Controller:inst10|ControlBits[1]                                   ; Laser_Controller:inst10|ControlBits[1]                                  ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Laser_Controller:inst10|ControlBits[0]                                   ; Laser_Controller:inst10|ControlBits[0]                                  ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_SDRAM                           ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_SDRAM                          ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSDR_ST.000                       ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSDR_ST.000                      ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|m_ExperimentFinish                ; CII_Starter_USB_API:inst|CMD_Decode:u5|m_ExperimentFinish               ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_ReadingFinished                 ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_ReadingFinished                ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|oFinishedSendingData              ; CII_Starter_USB_API:inst|CMD_Decode:u5|oFinishedSendingData             ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Laser_Controller:inst10|f_State.0001                                     ; Laser_Controller:inst10|f_State.0001                                    ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Laser_Controller:inst10|TicksToRun[16]                                   ; Laser_Controller:inst10|TicksToRun[16]                                  ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Laser_Controller:inst10|TicksToRun[15]                                   ; Laser_Controller:inst10|TicksToRun[15]                                  ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|Count_state.00001000              ; CII_Starter_USB_API:inst|CMD_Decode:u5|Count_state.00001000             ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|m_FinishRequest                   ; CII_Starter_USB_API:inst|CMD_Decode:u5|m_FinishRequest                  ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_SETUPFINISH                     ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_SETUPFINISH                    ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|uart:u1|tx_state.TX_SENDING                     ; CII_Starter_USB_API:inst|uart:u1|tx_state.TX_SENDING                    ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|uart:u1|tx_countdown[0]                         ; CII_Starter_USB_API:inst|uart:u1|tx_countdown[0]                        ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|uart:u1|rx                                      ; CII_Starter_USB_API:inst|uart:u1|rx                                     ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Laser_Controller:inst10|f_InstructionState.0001                          ; Laser_Controller:inst10|f_InstructionState.0001                         ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Laser_Controller:inst10|TicksToRun[18]                                   ; Laser_Controller:inst10|TicksToRun[18]                                  ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Laser_Controller:inst10|TicksToRun[17]                                   ; Laser_Controller:inst10|TicksToRun[17]                                  ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Laser_Controller:inst10|TicksToRun[13]                                   ; Laser_Controller:inst10|TicksToRun[13]                                  ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Laser_Controller:inst10|TicksToRun[14]                                   ; Laser_Controller:inst10|TicksToRun[14]                                  ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Laser_Controller:inst10|TicksToRun[9]                                    ; Laser_Controller:inst10|TicksToRun[9]                                   ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|Count_state.00001010              ; CII_Starter_USB_API:inst|CMD_Decode:u5|Count_state.00001010             ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Laser_Controller:inst10|oExperimentStop                                  ; Laser_Controller:inst10|oExperimentStop                                 ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|uart:u1|tx_bits_remaining[2]                    ; CII_Starter_USB_API:inst|uart:u1|tx_bits_remaining[2]                   ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|uart:u1|tx_bits_remaining[1]                    ; CII_Starter_USB_API:inst|uart:u1|tx_bits_remaining[1]                   ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|uart:u1|tx_bits_remaining[0]                    ; CII_Starter_USB_API:inst|uart:u1|tx_bits_remaining[0]                   ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|uart:u1|tx_bits_remaining[3]                    ; CII_Starter_USB_API:inst|uart:u1|tx_bits_remaining[3]                   ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|uart:u1|tx_clk_divider[0]                       ; CII_Starter_USB_API:inst|uart:u1|tx_clk_divider[0]                      ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSD_DATA_READY                    ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSD_DATA_READY                   ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|oFreqChangeComplete               ; CII_Starter_USB_API:inst|CMD_Decode:u5|oFreqChangeComplete              ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Laser_Controller:inst10|TicksToRun[8]                                    ; Laser_Controller:inst10|TicksToRun[8]                                   ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Laser_Controller:inst10|TicksToRun[12]                                   ; Laser_Controller:inst10|TicksToRun[12]                                  ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|Count_state.00000111              ; CII_Starter_USB_API:inst|CMD_Decode:u5|Count_state.00000111             ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_FinishRequest                   ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_FinishRequest                  ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|Count_state.00001100              ; CII_Starter_USB_API:inst|CMD_Decode:u5|Count_state.00001100             ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|oInfo_TXD_Start                   ; CII_Starter_USB_API:inst|CMD_Decode:u5|oInfo_TXD_Start                  ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|sel_Info                          ; CII_Starter_USB_API:inst|CMD_Decode:u5|sel_Info                         ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|uart:u1|recv_state.RX_READ_BITS                 ; CII_Starter_USB_API:inst|uart:u1|recv_state.RX_READ_BITS                ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|uart:u1|rx_bits_remaining[0]                    ; CII_Starter_USB_API:inst|uart:u1|rx_bits_remaining[0]                   ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|uart:u1|rx_clk_divider[0]                       ; CII_Starter_USB_API:inst|uart:u1|rx_clk_divider[0]                      ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Laser_Controller:inst10|f_MainsPhase                                     ; Laser_Controller:inst10|f_MainsPhase                                    ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Laser_Controller:inst10|TicksToRun[7]                                    ; Laser_Controller:inst10|TicksToRun[7]                                   ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Laser_Controller:inst10|TicksToRun[11]                                   ; Laser_Controller:inst10|TicksToRun[11]                                  ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSDR_ST.101                       ; CII_Starter_USB_API:inst|CMD_Decode:u5|mSDR_ST.101                      ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_InstructionBuffered             ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_InstructionBuffered            ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|Count_Transmit_Start              ; CII_Starter_USB_API:inst|CMD_Decode:u5|Count_Transmit_Start             ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSR_TXD_Start                     ; CII_Starter_USB_API:inst|CMD_Decode:u5|oSR_TXD_Start                    ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|uart:u1|recv_state.RX_DELAY_RESTART             ; CII_Starter_USB_API:inst|uart:u1|recv_state.RX_DELAY_RESTART            ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|uart:u1|recv_state.RX_CHECK_START               ; CII_Starter_USB_API:inst|uart:u1|recv_state.RX_CHECK_START              ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_SD_READ_REQUEST                 ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_SD_READ_REQUEST                ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Laser_Controller:inst10|TicksToRun[10]                                   ; Laser_Controller:inst10|TicksToRun[10]                                  ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Laser_Controller:inst10|TicksToRun[6]                                    ; Laser_Controller:inst10|TicksToRun[6]                                   ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|Count_state.00001011              ; CII_Starter_USB_API:inst|CMD_Decode:u5|Count_state.00001011             ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|mFreqFinished                     ; CII_Starter_USB_API:inst|CMD_Decode:u5|mFreqFinished                    ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_RequestInfo                     ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_RequestInfo                    ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|uart:u1|rx_bits_remaining[1]                    ; CII_Starter_USB_API:inst|uart:u1|rx_bits_remaining[1]                   ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|uart:u1|rx_bits_remaining[3]                    ; CII_Starter_USB_API:inst|uart:u1|rx_bits_remaining[3]                   ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|uart:u1|rx_bits_remaining[2]                    ; CII_Starter_USB_API:inst|uart:u1|rx_bits_remaining[2]                   ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Laser_Controller:inst10|oSD_DATA_REQUEST                                 ; Laser_Controller:inst10|oSD_DATA_REQUEST                                ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Laser_Controller:inst10|BufferSmoothed                                   ; Laser_Controller:inst10|BufferSmoothed                                  ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Laser_Controller:inst10|TicksToRun[5]                                    ; Laser_Controller:inst10|TicksToRun[5]                                   ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|m_SDDataIO_ST.00100               ; CII_Starter_USB_API:inst|CMD_Decode:u5|m_SDDataIO_ST.00100              ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD    ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_SDR_SEL                         ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_SDR_SEL                        ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|Count_state.00000101              ; CII_Starter_USB_API:inst|CMD_Decode:u5|Count_state.00000101             ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|Final_state.00001011              ; CII_Starter_USB_API:inst|CMD_Decode:u5|Final_state.00001011             ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_FreqFinished                    ; CII_Starter_USB_API:inst|CMD_Decode:u5|f_FreqFinished                   ; CLOCK_50                                                                                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
+--------+--------------------------------------------------------------------------+-------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                                                                                           ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                             ; To Node                                                                                               ; Launch Clock                                                                                              ; Latch Clock                                                                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.215 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDONE                                     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|mDONE                                     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|oe4                      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|oe4                      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_writea                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_writea                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_precharge             ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_precharge             ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|CMD_ACK        ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|CMD_ACK        ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_reada                 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_reada                 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_refresh               ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_refresh               ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CM_ACK                   ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CM_ACK                   ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|REF_REQ        ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|REF_REQ        ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|ex_write                 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|ex_write                 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|ex_read                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|ex_read                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[0]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[0]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_load_mode             ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_load_mode             ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_rw                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_rw                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Read                                      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Read                                      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Write                                     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Write                                     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[2]          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[2]          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[8]          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[8]          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[3]          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[3]          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[12]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[12]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[1]                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|BA[1]                                     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[10]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[10]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[7]          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[7]          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[8]                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[8]                                     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[1]          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[1]          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[15]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[15]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[15]      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[7]                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[4]                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[4]                                     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[1]                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[1]                                     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[6]          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[6]          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[13]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[13]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[11]                   ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[11]                                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[10]                   ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[10]                                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[6]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[5]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CS_N[0]                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CS_N[0]                                   ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[4]          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[4]          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[15]      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[15]      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.395      ;
; 0.246 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[15] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[15] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[1]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[0]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.399      ;
; 0.252 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[3]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[2]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.404      ;
; 0.255 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[3]                                     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PM_STOP                                   ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.407      ;
; 0.259 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[2]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[1]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.411      ;
; 0.259 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_writea                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rw_shift[1]              ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.411      ;
; 0.259 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_precharge             ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|oe4                      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.411      ;
; 0.260 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_writea                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rw_shift[0]              ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.412      ;
; 0.261 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CS_N[0]                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CKE                                       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.413      ;
; 0.262 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[0]                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[0]                                     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.414      ;
; 0.264 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_writea                ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_rw                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.416      ;
; 0.270 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[0]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_done             ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.422      ;
; 0.292 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[11]      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[3]                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.444      ;
; 0.296 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[0]              ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_done                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.448      ;
; 0.309 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[18]      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[10]                   ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.461      ;
; 0.314 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[5]                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[5]                                     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.466      ;
; 0.316 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[0]                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|BA[0]                                     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.468      ;
; 0.317 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[11]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[11]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.469      ;
; 0.317 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[2]                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[2]                                     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.469      ;
; 0.318 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|oe4                      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|OE                       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.470      ;
; 0.318 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rw_shift[1]              ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rw_shift[0]              ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.470      ;
; 0.319 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[9]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[1]                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.471      ;
; 0.323 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[0]          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[0]          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.475      ;
; 0.325 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|WRITEA         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|READA          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[14]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[14]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[2]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[2]                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|WE_N                     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|WE_N                                      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[5]          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[5]          ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.479      ;
; 0.330 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[8]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[0]                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.482      ;
; 0.333 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[5]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[4]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.485      ;
; 0.341 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[14] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|INIT_REQ       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.493      ;
; 0.343 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_reada                 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rw_flag                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.495      ;
; 0.355 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[0]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[0]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.507      ;
; 0.359 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[1]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[1]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[11] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[11] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[11]      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[11]      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[9]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[9]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[2]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[2]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[7]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[6]         ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[13] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[13] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[14] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[14] ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[7]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[7]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[4]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[4]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[14]      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[14]      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[13]      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[13]      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[7]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[7]                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.513      ;
; 0.365 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[9]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[9]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[7]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[7]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[4]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[4]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[2]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[2]  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[9]                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[9]                                     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|REF_REQ        ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CAS_N                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CAS_N                                     ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[10]      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[10]      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[8]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[8]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[3]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[3]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[3]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[3]                    ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[5]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[5]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[6]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[6]       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[12]      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[12]      ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_reada                 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rw_shift[1]              ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.524      ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0'                                                                                                                              ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                                                     ; Clock Edge ; Target                                                                               ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|BA[0]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|BA[0]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|BA[1]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|BA[1]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CAS_N                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CAS_N                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CKE                      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CKE                      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CMD[1]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CMD[1]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CS_N[0]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|CS_N[0]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DQM[0]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DQM[0]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DQM[1]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|DQM[1]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PM_STOP                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PM_STOP                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Pre_RD                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Pre_RD                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Pre_WR                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Pre_WR                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|RAS_N                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|RAS_N                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Read                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Read                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[0]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[0]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[10]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[10]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[11]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[11]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[1]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[1]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[2]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[2]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[3]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[3]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[4]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[4]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[5]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[5]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[6]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[6]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[7]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[7]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[8]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[8]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[9]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|SA[9]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[1]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[1]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[2]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[2]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[3]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[3]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[4]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[4]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[4]~0                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[4]~0                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[5]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[5]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[6]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[6]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[7]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[7]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[8]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|ST[8]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|WE_N                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|WE_N                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Write                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|Write                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[0]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[0]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[1]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[1]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CAS_N   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CAS_N   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CM_ACK  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CM_ACK  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CS_N[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CS_N[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|OE      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|OE      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|RAS_N   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|RAS_N   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[0]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[0]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[10]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[10]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[11]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[11]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[1]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[1]   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+-------+--------------+----------------+------------------+----------+------------+----------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                             ;
+-------+--------------+----------------+------------------+----------+------------+----------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[10] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[10] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[11] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[11] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[12] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[12] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[13] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[13] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[14] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[14] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[15] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[15] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[16] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[16] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[17] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[17] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[18] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[18] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[19] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[19] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[20] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[20] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[21] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[21] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[22] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[22] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[23] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[23] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[24] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[24] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[25] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[25] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[26] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[26] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[27] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[27] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[28] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[28] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[29] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[29] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[2]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[30] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[30] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[31] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[31] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[32] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[32] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[33] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[33] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[34] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[34] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[35] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[35] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[36] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[36] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[37] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[37] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[38] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[38] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[39] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[39] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[3]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[3]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[40] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[40] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[41] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[41] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[42] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[42] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[43] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[43] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[44] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[44] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[45] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[45] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[46] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[46] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[47] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[47] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[48] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[48] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[49] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[49] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[4]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[4]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[50] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[50] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[51] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[51] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[52] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[52] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[53] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[53] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[54] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CII_Starter_USB_API:inst|CMD_Decode:u5|CMD_Tmp[54] ;
+-------+--------------+----------------+------------------+----------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                            ;
+------------------+------------+-------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                                           ;
+------------------+------------+-------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; DRAM_DQ[*]       ; CLOCK_50   ; 4.207 ; 4.207 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[0]      ; CLOCK_50   ; 3.900 ; 3.900 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[1]      ; CLOCK_50   ; 4.004 ; 4.004 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]      ; CLOCK_50   ; 3.985 ; 3.985 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]      ; CLOCK_50   ; 4.207 ; 4.207 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]      ; CLOCK_50   ; 4.116 ; 4.116 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]      ; CLOCK_50   ; 4.198 ; 4.198 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]      ; CLOCK_50   ; 4.044 ; 4.044 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]      ; CLOCK_50   ; 4.144 ; 4.144 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]      ; CLOCK_50   ; 3.871 ; 3.871 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]      ; CLOCK_50   ; 3.955 ; 3.955 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10]     ; CLOCK_50   ; 3.815 ; 3.815 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11]     ; CLOCK_50   ; 3.919 ; 3.919 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12]     ; CLOCK_50   ; 3.985 ; 3.985 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13]     ; CLOCK_50   ; 3.929 ; 3.929 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14]     ; CLOCK_50   ; 3.986 ; 3.986 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[15]     ; CLOCK_50   ; 3.880 ; 3.880 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; KEY[*]           ; CLOCK_50   ; 4.920 ; 4.920 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  KEY[0]          ; CLOCK_50   ; 4.920 ; 4.920 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; KEY[*]           ; CLOCK_50   ; 3.036 ; 3.036 ; Rise       ; CLOCK_50                                                                                                  ;
;  KEY[0]          ; CLOCK_50   ; 3.036 ; 3.036 ; Rise       ; CLOCK_50                                                                                                  ;
; LaserLockIn397_1 ; CLOCK_50   ; 2.204 ; 2.204 ; Rise       ; CLOCK_50                                                                                                  ;
; LaserLockIn397_2 ; CLOCK_50   ; 1.963 ; 1.963 ; Rise       ; CLOCK_50                                                                                                  ;
; LaserLockIn729   ; CLOCK_50   ; 2.205 ; 2.205 ; Rise       ; CLOCK_50                                                                                                  ;
; LaserLockInRedSC ; CLOCK_50   ; 2.135 ; 2.135 ; Rise       ; CLOCK_50                                                                                                  ;
; MainsTrigIn      ; CLOCK_50   ; 2.060 ; 2.060 ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_DQ[*]       ; CLOCK_50   ; 3.084 ; 3.084 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[0]      ; CLOCK_50   ; 2.553 ; 2.553 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[1]      ; CLOCK_50   ; 2.826 ; 2.826 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[2]      ; CLOCK_50   ; 2.571 ; 2.571 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[3]      ; CLOCK_50   ; 3.084 ; 3.084 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[4]      ; CLOCK_50   ; 2.758 ; 2.758 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[5]      ; CLOCK_50   ; 2.812 ; 2.812 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[6]      ; CLOCK_50   ; 2.656 ; 2.656 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[7]      ; CLOCK_50   ; 2.543 ; 2.543 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[8]      ; CLOCK_50   ; 2.801 ; 2.801 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[9]      ; CLOCK_50   ; 2.755 ; 2.755 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[10]     ; CLOCK_50   ; 2.558 ; 2.558 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[11]     ; CLOCK_50   ; 2.592 ; 2.592 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[12]     ; CLOCK_50   ; 2.673 ; 2.673 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[13]     ; CLOCK_50   ; 2.844 ; 2.844 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[14]     ; CLOCK_50   ; 2.578 ; 2.578 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[15]     ; CLOCK_50   ; 2.392 ; 2.392 ; Rise       ; CLOCK_50                                                                                                  ;
; SerialIn         ; CLOCK_50   ; 2.111 ; 2.111 ; Rise       ; CLOCK_50                                                                                                  ;
+------------------+------------+-------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                               ;
+------------------+------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                           ;
+------------------+------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; DRAM_DQ[*]       ; CLOCK_50   ; -3.695 ; -3.695 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[0]      ; CLOCK_50   ; -3.780 ; -3.780 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[1]      ; CLOCK_50   ; -3.884 ; -3.884 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]      ; CLOCK_50   ; -3.865 ; -3.865 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]      ; CLOCK_50   ; -4.087 ; -4.087 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]      ; CLOCK_50   ; -3.996 ; -3.996 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]      ; CLOCK_50   ; -4.078 ; -4.078 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]      ; CLOCK_50   ; -3.924 ; -3.924 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]      ; CLOCK_50   ; -4.024 ; -4.024 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]      ; CLOCK_50   ; -3.751 ; -3.751 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]      ; CLOCK_50   ; -3.835 ; -3.835 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10]     ; CLOCK_50   ; -3.695 ; -3.695 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11]     ; CLOCK_50   ; -3.799 ; -3.799 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12]     ; CLOCK_50   ; -3.865 ; -3.865 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13]     ; CLOCK_50   ; -3.809 ; -3.809 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14]     ; CLOCK_50   ; -3.866 ; -3.866 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[15]     ; CLOCK_50   ; -3.760 ; -3.760 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; KEY[*]           ; CLOCK_50   ; -4.020 ; -4.020 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  KEY[0]          ; CLOCK_50   ; -4.020 ; -4.020 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; KEY[*]           ; CLOCK_50   ; -2.341 ; -2.341 ; Rise       ; CLOCK_50                                                                                                  ;
;  KEY[0]          ; CLOCK_50   ; -2.341 ; -2.341 ; Rise       ; CLOCK_50                                                                                                  ;
; LaserLockIn397_1 ; CLOCK_50   ; -2.051 ; -2.051 ; Rise       ; CLOCK_50                                                                                                  ;
; LaserLockIn397_2 ; CLOCK_50   ; -1.842 ; -1.842 ; Rise       ; CLOCK_50                                                                                                  ;
; LaserLockIn729   ; CLOCK_50   ; -2.065 ; -2.065 ; Rise       ; CLOCK_50                                                                                                  ;
; LaserLockInRedSC ; CLOCK_50   ; -1.965 ; -1.965 ; Rise       ; CLOCK_50                                                                                                  ;
; MainsTrigIn      ; CLOCK_50   ; -1.940 ; -1.940 ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_DQ[*]       ; CLOCK_50   ; -2.272 ; -2.272 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[0]      ; CLOCK_50   ; -2.433 ; -2.433 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[1]      ; CLOCK_50   ; -2.706 ; -2.706 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[2]      ; CLOCK_50   ; -2.451 ; -2.451 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[3]      ; CLOCK_50   ; -2.964 ; -2.964 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[4]      ; CLOCK_50   ; -2.638 ; -2.638 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[5]      ; CLOCK_50   ; -2.692 ; -2.692 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[6]      ; CLOCK_50   ; -2.536 ; -2.536 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[7]      ; CLOCK_50   ; -2.423 ; -2.423 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[8]      ; CLOCK_50   ; -2.681 ; -2.681 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[9]      ; CLOCK_50   ; -2.635 ; -2.635 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[10]     ; CLOCK_50   ; -2.438 ; -2.438 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[11]     ; CLOCK_50   ; -2.472 ; -2.472 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[12]     ; CLOCK_50   ; -2.553 ; -2.553 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[13]     ; CLOCK_50   ; -2.724 ; -2.724 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[14]     ; CLOCK_50   ; -2.458 ; -2.458 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[15]     ; CLOCK_50   ; -2.272 ; -2.272 ; Rise       ; CLOCK_50                                                                                                  ;
; SerialIn         ; CLOCK_50   ; -1.991 ; -1.991 ; Rise       ; CLOCK_50                                                                                                  ;
+------------------+------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                  ;
+----------------+------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                           ;
+----------------+------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; DRAM_ADDR[*]   ; CLOCK_50   ; 2.563  ; 2.563  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 2.512  ; 2.512  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 2.563  ; 2.563  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 2.527  ; 2.527  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 2.341  ; 2.341  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 2.333  ; 2.333  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 2.163  ; 2.163  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 2.326  ; 2.326  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 2.143  ; 2.143  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 2.091  ; 2.091  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 2.201  ; 2.201  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 2.470  ; 2.470  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 2.155  ; 2.155  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_BA_0      ; CLOCK_50   ; 2.436  ; 2.436  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_BA_1      ; CLOCK_50   ; 2.605  ; 2.605  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_CAS_N     ; CLOCK_50   ; 2.481  ; 2.481  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_CKE       ; CLOCK_50   ; 2.143  ; 2.143  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_CS_N      ; CLOCK_50   ; 2.330  ; 2.330  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_DQ[*]     ; CLOCK_50   ; 2.681  ; 2.681  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 2.416  ; 2.416  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 2.379  ; 2.379  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 2.393  ; 2.393  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 2.436  ; 2.436  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 2.428  ; 2.428  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 2.475  ; 2.475  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 2.486  ; 2.486  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 2.666  ; 2.666  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 2.194  ; 2.194  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 2.063  ; 2.063  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 2.423  ; 2.423  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 2.252  ; 2.252  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 2.681  ; 2.681  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 2.594  ; 2.594  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 2.436  ; 2.436  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 2.242  ; 2.242  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_LDQM      ; CLOCK_50   ; 2.361  ; 2.361  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_RAS_N     ; CLOCK_50   ; 2.359  ; 2.359  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_UDQM      ; CLOCK_50   ; 2.175  ; 2.175  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_WE_N      ; CLOCK_50   ; 2.339  ; 2.339  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_CLK       ; CLOCK_50   ; -0.119 ;        ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk2 ;
; DRAM_CLK       ; CLOCK_50   ;        ; -0.119 ; Fall       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk2 ;
; CTS            ; CLOCK_50   ; 4.584  ; 4.584  ; Rise       ; CLOCK_50                                                                                                  ;
; FL_ADDR[*]     ; CLOCK_50   ; 5.484  ; 5.484  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[0]    ; CLOCK_50   ; 5.484  ; 5.484  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[1]    ; CLOCK_50   ; 5.121  ; 5.121  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[2]    ; CLOCK_50   ; 5.458  ; 5.458  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[3]    ; CLOCK_50   ; 5.478  ; 5.478  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[4]    ; CLOCK_50   ; 5.340  ; 5.340  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[5]    ; CLOCK_50   ; 5.445  ; 5.445  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[6]    ; CLOCK_50   ; 5.377  ; 5.377  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[7]    ; CLOCK_50   ; 5.356  ; 5.356  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[8]    ; CLOCK_50   ; 5.279  ; 5.279  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[9]    ; CLOCK_50   ; 5.156  ; 5.156  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[10]   ; CLOCK_50   ; 5.129  ; 5.129  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[11]   ; CLOCK_50   ; 5.160  ; 5.160  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[12]   ; CLOCK_50   ; 4.730  ; 4.730  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[13]   ; CLOCK_50   ; 4.597  ; 4.597  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[14]   ; CLOCK_50   ; 4.819  ; 4.819  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[15]   ; CLOCK_50   ; 4.902  ; 4.902  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[16]   ; CLOCK_50   ; 4.896  ; 4.896  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[17]   ; CLOCK_50   ; 5.266  ; 5.266  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[18]   ; CLOCK_50   ; 5.030  ; 5.030  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[19]   ; CLOCK_50   ; 5.030  ; 5.030  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[20]   ; CLOCK_50   ; 4.915  ; 4.915  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[21]   ; CLOCK_50   ; 5.110  ; 5.110  ; Rise       ; CLOCK_50                                                                                                  ;
; FL_DQ[*]       ; CLOCK_50   ; 5.455  ; 5.455  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[0]      ; CLOCK_50   ; 4.780  ; 4.780  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[1]      ; CLOCK_50   ; 4.786  ; 4.786  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[2]      ; CLOCK_50   ; 4.880  ; 4.880  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[3]      ; CLOCK_50   ; 4.764  ; 4.764  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[4]      ; CLOCK_50   ; 5.145  ; 5.145  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[5]      ; CLOCK_50   ; 5.296  ; 5.296  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[6]      ; CLOCK_50   ; 5.455  ; 5.455  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[7]      ; CLOCK_50   ; 5.184  ; 5.184  ; Rise       ; CLOCK_50                                                                                                  ;
; FL_OE_N        ; CLOCK_50   ; 4.178  ; 4.178  ; Rise       ; CLOCK_50                                                                                                  ;
; FL_WE_N        ; CLOCK_50   ; 4.720  ; 4.720  ; Rise       ; CLOCK_50                                                                                                  ;
; LED397_1       ; CLOCK_50   ; 5.139  ; 5.139  ; Rise       ; CLOCK_50                                                                                                  ;
; LED397_2       ; CLOCK_50   ; 5.156  ; 5.156  ; Rise       ; CLOCK_50                                                                                                  ;
; LED729         ; CLOCK_50   ; 5.050  ; 5.050  ; Rise       ; CLOCK_50                                                                                                  ;
; LED729_RF1     ; CLOCK_50   ; 5.178  ; 5.178  ; Rise       ; CLOCK_50                                                                                                  ;
; LED729_RF2     ; CLOCK_50   ; 5.736  ; 5.736  ; Rise       ; CLOCK_50                                                                                                  ;
; LED854         ; CLOCK_50   ; 4.979  ; 4.979  ; Rise       ; CLOCK_50                                                                                                  ;
; LED854_Freq    ; CLOCK_50   ; 5.049  ; 5.049  ; Rise       ; CLOCK_50                                                                                                  ;
; LED854_Power   ; CLOCK_50   ; 5.089  ; 5.089  ; Rise       ; CLOCK_50                                                                                                  ;
; LEDAux1        ; CLOCK_50   ; 5.178  ; 5.178  ; Rise       ; CLOCK_50                                                                                                  ;
; LEDAux2        ; CLOCK_50   ; 5.119  ; 5.119  ; Rise       ; CLOCK_50                                                                                                  ;
; LEDG[*]        ; CLOCK_50   ; 5.480  ; 5.480  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[0]       ; CLOCK_50   ; 4.299  ; 4.299  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[1]       ; CLOCK_50   ; 4.574  ; 4.574  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[3]       ; CLOCK_50   ; 5.480  ; 5.480  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[4]       ; CLOCK_50   ; 5.235  ; 5.235  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[5]       ; CLOCK_50   ; 5.353  ; 5.353  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[6]       ; CLOCK_50   ; 5.216  ; 5.216  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[7]       ; CLOCK_50   ; 5.197  ; 5.197  ; Rise       ; CLOCK_50                                                                                                  ;
; LEDR[*]        ; CLOCK_50   ; 5.138  ; 5.138  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[0]       ; CLOCK_50   ; 4.136  ; 4.136  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[1]       ; CLOCK_50   ; 4.059  ; 4.059  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[2]       ; CLOCK_50   ; 4.427  ; 4.427  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[3]       ; CLOCK_50   ; 4.458  ; 4.458  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[4]       ; CLOCK_50   ; 4.519  ; 4.519  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[5]       ; CLOCK_50   ; 4.549  ; 4.549  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[6]       ; CLOCK_50   ; 4.448  ; 4.448  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[7]       ; CLOCK_50   ; 5.138  ; 5.138  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[8]       ; CLOCK_50   ; 4.306  ; 4.306  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[9]       ; CLOCK_50   ; 4.261  ; 4.261  ; Rise       ; CLOCK_50                                                                                                  ;
; Laser397_1     ; CLOCK_50   ; 4.966  ; 4.966  ; Rise       ; CLOCK_50                                                                                                  ;
; Laser397_2     ; CLOCK_50   ; 5.217  ; 5.217  ; Rise       ; CLOCK_50                                                                                                  ;
; Laser729       ; CLOCK_50   ; 5.434  ; 5.434  ; Rise       ; CLOCK_50                                                                                                  ;
; Laser729_RF1   ; CLOCK_50   ; 5.155  ; 5.155  ; Rise       ; CLOCK_50                                                                                                  ;
; Laser729_RF2   ; CLOCK_50   ; 5.473  ; 5.473  ; Rise       ; CLOCK_50                                                                                                  ;
; Laser854       ; CLOCK_50   ; 5.293  ; 5.293  ; Rise       ; CLOCK_50                                                                                                  ;
; Laser854_Freq  ; CLOCK_50   ; 5.654  ; 5.654  ; Rise       ; CLOCK_50                                                                                                  ;
; Laser854_Power ; CLOCK_50   ; 5.383  ; 5.383  ; Rise       ; CLOCK_50                                                                                                  ;
; LaserAux1      ; CLOCK_50   ; 4.964  ; 4.964  ; Rise       ; CLOCK_50                                                                                                  ;
; LaserAux2      ; CLOCK_50   ; 4.974  ; 4.974  ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 6.253  ; 6.253  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 5.660  ; 5.660  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 5.230  ; 5.230  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 5.888  ; 5.888  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 5.191  ; 5.191  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 5.127  ; 5.127  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 4.746  ; 4.746  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 4.860  ; 4.860  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 4.862  ; 4.862  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 4.626  ; 4.626  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 5.117  ; 5.117  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 4.618  ; 4.618  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 5.363  ; 5.363  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 5.610  ; 5.610  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 5.624  ; 5.624  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 5.519  ; 5.519  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 5.727  ; 5.727  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 5.748  ; 5.748  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 6.253  ; 6.253  ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_DQ[*]     ; CLOCK_50   ; 6.937  ; 6.937  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 6.937  ; 6.937  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 6.560  ; 6.560  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 6.507  ; 6.507  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 6.435  ; 6.435  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 4.786  ; 4.786  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 4.773  ; 4.773  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 4.828  ; 4.828  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 5.106  ; 5.106  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 5.066  ; 5.066  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 5.188  ; 5.188  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 5.946  ; 5.946  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 6.081  ; 6.081  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 6.150  ; 6.150  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 6.046  ; 6.046  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 6.141  ; 6.141  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 5.779  ; 5.779  ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_OE_N      ; CLOCK_50   ; 5.388  ; 5.388  ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_WE_N      ; CLOCK_50   ; 5.233  ; 5.233  ; Rise       ; CLOCK_50                                                                                                  ;
; SerialOut      ; CLOCK_50   ; 4.152  ; 4.152  ; Rise       ; CLOCK_50                                                                                                  ;
+----------------+------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                          ;
+----------------+------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                           ;
+----------------+------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; DRAM_ADDR[*]   ; CLOCK_50   ; 2.091  ; 2.091  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 2.512  ; 2.512  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 2.563  ; 2.563  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 2.527  ; 2.527  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 2.341  ; 2.341  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 2.333  ; 2.333  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 2.163  ; 2.163  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 2.326  ; 2.326  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 2.143  ; 2.143  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 2.091  ; 2.091  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 2.201  ; 2.201  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 2.470  ; 2.470  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 2.155  ; 2.155  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_BA_0      ; CLOCK_50   ; 2.436  ; 2.436  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_BA_1      ; CLOCK_50   ; 2.605  ; 2.605  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_CAS_N     ; CLOCK_50   ; 2.481  ; 2.481  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_CKE       ; CLOCK_50   ; 2.143  ; 2.143  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_CS_N      ; CLOCK_50   ; 2.330  ; 2.330  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_DQ[*]     ; CLOCK_50   ; 2.063  ; 2.063  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 2.416  ; 2.416  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 2.379  ; 2.379  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 2.393  ; 2.393  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 2.436  ; 2.436  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 2.428  ; 2.428  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 2.475  ; 2.475  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 2.486  ; 2.486  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 2.666  ; 2.666  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 2.194  ; 2.194  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 2.063  ; 2.063  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 2.423  ; 2.423  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 2.252  ; 2.252  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 2.681  ; 2.681  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 2.594  ; 2.594  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 2.436  ; 2.436  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 2.242  ; 2.242  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_LDQM      ; CLOCK_50   ; 2.361  ; 2.361  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_RAS_N     ; CLOCK_50   ; 2.359  ; 2.359  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_UDQM      ; CLOCK_50   ; 2.175  ; 2.175  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_WE_N      ; CLOCK_50   ; 2.339  ; 2.339  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_CLK       ; CLOCK_50   ; -0.119 ;        ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk2 ;
; DRAM_CLK       ; CLOCK_50   ;        ; -0.119 ; Fall       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk2 ;
; CTS            ; CLOCK_50   ; 4.584  ; 4.584  ; Rise       ; CLOCK_50                                                                                                  ;
; FL_ADDR[*]     ; CLOCK_50   ; 4.219  ; 4.219  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[0]    ; CLOCK_50   ; 4.750  ; 4.750  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[1]    ; CLOCK_50   ; 4.532  ; 4.532  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[2]    ; CLOCK_50   ; 4.718  ; 4.718  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[3]    ; CLOCK_50   ; 4.662  ; 4.662  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[4]    ; CLOCK_50   ; 4.600  ; 4.600  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[5]    ; CLOCK_50   ; 4.746  ; 4.746  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[6]    ; CLOCK_50   ; 4.727  ; 4.727  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[7]    ; CLOCK_50   ; 4.603  ; 4.603  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[8]    ; CLOCK_50   ; 4.629  ; 4.629  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[9]    ; CLOCK_50   ; 4.506  ; 4.506  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[10]   ; CLOCK_50   ; 4.219  ; 4.219  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[11]   ; CLOCK_50   ; 4.254  ; 4.254  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[12]   ; CLOCK_50   ; 4.331  ; 4.331  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[13]   ; CLOCK_50   ; 4.249  ; 4.249  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[14]   ; CLOCK_50   ; 4.358  ; 4.358  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[15]   ; CLOCK_50   ; 4.363  ; 4.363  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[16]   ; CLOCK_50   ; 4.358  ; 4.358  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[17]   ; CLOCK_50   ; 4.897  ; 4.897  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[18]   ; CLOCK_50   ; 4.663  ; 4.663  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[19]   ; CLOCK_50   ; 4.570  ; 4.570  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[20]   ; CLOCK_50   ; 4.812  ; 4.812  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[21]   ; CLOCK_50   ; 4.856  ; 4.856  ; Rise       ; CLOCK_50                                                                                                  ;
; FL_DQ[*]       ; CLOCK_50   ; 4.444  ; 4.444  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[0]      ; CLOCK_50   ; 4.453  ; 4.453  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[1]      ; CLOCK_50   ; 4.466  ; 4.466  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[2]      ; CLOCK_50   ; 4.548  ; 4.548  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[3]      ; CLOCK_50   ; 4.444  ; 4.444  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[4]      ; CLOCK_50   ; 4.582  ; 4.582  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[5]      ; CLOCK_50   ; 4.570  ; 4.570  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[6]      ; CLOCK_50   ; 4.869  ; 4.869  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[7]      ; CLOCK_50   ; 4.734  ; 4.734  ; Rise       ; CLOCK_50                                                                                                  ;
; FL_OE_N        ; CLOCK_50   ; 4.178  ; 4.178  ; Rise       ; CLOCK_50                                                                                                  ;
; FL_WE_N        ; CLOCK_50   ; 4.369  ; 4.369  ; Rise       ; CLOCK_50                                                                                                  ;
; LED397_1       ; CLOCK_50   ; 4.586  ; 4.586  ; Rise       ; CLOCK_50                                                                                                  ;
; LED397_2       ; CLOCK_50   ; 4.556  ; 4.556  ; Rise       ; CLOCK_50                                                                                                  ;
; LED729         ; CLOCK_50   ; 4.586  ; 4.586  ; Rise       ; CLOCK_50                                                                                                  ;
; LED729_RF1     ; CLOCK_50   ; 4.582  ; 4.582  ; Rise       ; CLOCK_50                                                                                                  ;
; LED729_RF2     ; CLOCK_50   ; 5.058  ; 5.058  ; Rise       ; CLOCK_50                                                                                                  ;
; LED854         ; CLOCK_50   ; 4.394  ; 4.394  ; Rise       ; CLOCK_50                                                                                                  ;
; LED854_Freq    ; CLOCK_50   ; 4.493  ; 4.493  ; Rise       ; CLOCK_50                                                                                                  ;
; LED854_Power   ; CLOCK_50   ; 4.503  ; 4.503  ; Rise       ; CLOCK_50                                                                                                  ;
; LEDAux1        ; CLOCK_50   ; 4.576  ; 4.576  ; Rise       ; CLOCK_50                                                                                                  ;
; LEDAux2        ; CLOCK_50   ; 4.517  ; 4.517  ; Rise       ; CLOCK_50                                                                                                  ;
; LEDG[*]        ; CLOCK_50   ; 4.299  ; 4.299  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[0]       ; CLOCK_50   ; 4.299  ; 4.299  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[1]       ; CLOCK_50   ; 4.574  ; 4.574  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[3]       ; CLOCK_50   ; 4.802  ; 4.802  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[4]       ; CLOCK_50   ; 4.649  ; 4.649  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[5]       ; CLOCK_50   ; 4.797  ; 4.797  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[6]       ; CLOCK_50   ; 4.614  ; 4.614  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[7]       ; CLOCK_50   ; 4.595  ; 4.595  ; Rise       ; CLOCK_50                                                                                                  ;
; LEDR[*]        ; CLOCK_50   ; 4.059  ; 4.059  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[0]       ; CLOCK_50   ; 4.136  ; 4.136  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[1]       ; CLOCK_50   ; 4.059  ; 4.059  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[2]       ; CLOCK_50   ; 4.427  ; 4.427  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[3]       ; CLOCK_50   ; 4.458  ; 4.458  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[4]       ; CLOCK_50   ; 4.519  ; 4.519  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[5]       ; CLOCK_50   ; 4.549  ; 4.549  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[6]       ; CLOCK_50   ; 4.448  ; 4.448  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[7]       ; CLOCK_50   ; 5.138  ; 5.138  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[8]       ; CLOCK_50   ; 4.306  ; 4.306  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[9]       ; CLOCK_50   ; 4.261  ; 4.261  ; Rise       ; CLOCK_50                                                                                                  ;
; Laser397_1     ; CLOCK_50   ; 4.413  ; 4.413  ; Rise       ; CLOCK_50                                                                                                  ;
; Laser397_2     ; CLOCK_50   ; 4.617  ; 4.617  ; Rise       ; CLOCK_50                                                                                                  ;
; Laser729       ; CLOCK_50   ; 4.970  ; 4.970  ; Rise       ; CLOCK_50                                                                                                  ;
; Laser729_RF1   ; CLOCK_50   ; 4.559  ; 4.559  ; Rise       ; CLOCK_50                                                                                                  ;
; Laser729_RF2   ; CLOCK_50   ; 4.795  ; 4.795  ; Rise       ; CLOCK_50                                                                                                  ;
; Laser854       ; CLOCK_50   ; 4.708  ; 4.708  ; Rise       ; CLOCK_50                                                                                                  ;
; Laser854_Freq  ; CLOCK_50   ; 5.098  ; 5.098  ; Rise       ; CLOCK_50                                                                                                  ;
; Laser854_Power ; CLOCK_50   ; 4.797  ; 4.797  ; Rise       ; CLOCK_50                                                                                                  ;
; LaserAux1      ; CLOCK_50   ; 4.362  ; 4.362  ; Rise       ; CLOCK_50                                                                                                  ;
; LaserAux2      ; CLOCK_50   ; 4.372  ; 4.372  ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 4.488  ; 4.488  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 4.832  ; 4.832  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 5.107  ; 5.107  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 5.061  ; 5.061  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 5.075  ; 5.075  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 4.996  ; 4.996  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 4.632  ; 4.632  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 4.716  ; 4.716  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 4.731  ; 4.731  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 4.498  ; 4.498  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 4.492  ; 4.492  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 4.488  ; 4.488  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 4.732  ; 4.732  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 4.613  ; 4.613  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 4.878  ; 4.878  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 4.836  ; 4.836  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 4.932  ; 4.932  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 4.958  ; 4.958  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 5.252  ; 5.252  ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_DQ[*]     ; CLOCK_50   ; 4.326  ; 4.326  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 5.696  ; 5.696  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 5.343  ; 5.343  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 5.176  ; 5.176  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 5.115  ; 5.115  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 4.375  ; 4.375  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 4.326  ; 4.326  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 4.637  ; 4.637  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 4.638  ; 4.638  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 4.877  ; 4.877  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 4.865  ; 4.865  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 4.855  ; 4.855  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 5.068  ; 5.068  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 5.183  ; 5.183  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 4.952  ; 4.952  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 5.130  ; 5.130  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 4.820  ; 4.820  ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_OE_N      ; CLOCK_50   ; 4.780  ; 4.780  ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_WE_N      ; CLOCK_50   ; 4.626  ; 4.626  ; Rise       ; CLOCK_50                                                                                                  ;
; SerialOut      ; CLOCK_50   ; 4.152  ; 4.152  ; Rise       ; CLOCK_50                                                                                                  ;
+----------------+------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+------------------+--------------+-------+-------+-------+-------+
; Input Port       ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------------+--------------+-------+-------+-------+-------+
; LaserLockIn397_1 ; LEDR_temp[0] ; 5.031 ;       ;       ; 5.031 ;
; LaserLockIn397_2 ; LEDR_temp[1] ; 5.009 ;       ;       ; 5.009 ;
; LaserLockIn729   ; LEDR_temp[3] ;       ; 4.965 ; 4.965 ;       ;
; LaserLockInRedSC ; LEDR_temp[2] ; 5.381 ;       ;       ; 5.381 ;
+------------------+--------------+-------+-------+-------+-------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+------------------+--------------+-------+-------+-------+-------+
; Input Port       ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------------+--------------+-------+-------+-------+-------+
; LaserLockIn397_1 ; LEDR_temp[0] ; 5.031 ;       ;       ; 5.031 ;
; LaserLockIn397_2 ; LEDR_temp[1] ; 5.009 ;       ;       ; 5.009 ;
; LaserLockIn729   ; LEDR_temp[3] ;       ; 4.965 ; 4.965 ;       ;
; LaserLockInRedSC ; LEDR_temp[2] ; 5.381 ;       ;       ; 5.381 ;
+------------------+--------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                                                               ;
+--------------+------------+-------+------+------------+-----------------------------------------------------------------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                                                                                           ;
+--------------+------------+-------+------+------------+-----------------------------------------------------------------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.042 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.362 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.362 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.372 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.372 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.512 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.482 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.522 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.522 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.042 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.042 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.180 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.180 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.211 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.211 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.211 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.211 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; FL_DQ[*]     ; CLOCK_50   ; 4.156 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[0]    ; CLOCK_50   ; 4.157 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[1]    ; CLOCK_50   ; 4.157 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[2]    ; CLOCK_50   ; 4.156 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[3]    ; CLOCK_50   ; 4.309 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[4]    ; CLOCK_50   ; 4.395 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[5]    ; CLOCK_50   ; 4.397 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[6]    ; CLOCK_50   ; 4.500 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[7]    ; CLOCK_50   ; 4.490 ;      ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_DQ[*]   ; CLOCK_50   ; 4.995 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 5.364 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 5.374 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 5.263 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 5.273 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 5.138 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 5.192 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 4.995 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 5.006 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 5.234 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 5.234 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[10] ; CLOCK_50   ; 5.233 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[11] ; CLOCK_50   ; 5.220 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[12] ; CLOCK_50   ; 5.182 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[13] ; CLOCK_50   ; 5.243 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[14] ; CLOCK_50   ; 5.344 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[15] ; CLOCK_50   ; 5.330 ;      ; Rise       ; CLOCK_50                                                                                                  ;
+--------------+------------+-------+------+------------+-----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                                                       ;
+--------------+------------+-------+------+------------+-----------------------------------------------------------------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                                                                                           ;
+--------------+------------+-------+------+------------+-----------------------------------------------------------------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.042 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.362 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.362 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.372 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.372 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.512 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.482 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.522 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.522 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.042 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.042 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.180 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.180 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.211 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.211 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.211 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.211 ;      ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; FL_DQ[*]     ; CLOCK_50   ; 4.156 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[0]    ; CLOCK_50   ; 4.157 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[1]    ; CLOCK_50   ; 4.157 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[2]    ; CLOCK_50   ; 4.156 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[3]    ; CLOCK_50   ; 4.309 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[4]    ; CLOCK_50   ; 4.395 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[5]    ; CLOCK_50   ; 4.397 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[6]    ; CLOCK_50   ; 4.500 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[7]    ; CLOCK_50   ; 4.490 ;      ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_DQ[*]   ; CLOCK_50   ; 4.388 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 4.757 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.767 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 4.656 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 4.666 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 4.531 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 4.585 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 4.388 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 4.399 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 4.627 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 4.627 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[10] ; CLOCK_50   ; 4.626 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[11] ; CLOCK_50   ; 4.613 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[12] ; CLOCK_50   ; 4.575 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.636 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[14] ; CLOCK_50   ; 4.737 ;      ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[15] ; CLOCK_50   ; 4.723 ;      ; Rise       ; CLOCK_50                                                                                                  ;
+--------------+------------+-------+------+------------+-----------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                                                       ;
+--------------+------------+-----------+-----------+------------+-----------------------------------------------------------------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                                                           ;
+--------------+------------+-----------+-----------+------------+-----------------------------------------------------------------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.042     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.362     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.362     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.372     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.372     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.512     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.482     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.522     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.522     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.042     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.042     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.180     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.180     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.211     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.211     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.211     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.211     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; FL_DQ[*]     ; CLOCK_50   ; 4.156     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[0]    ; CLOCK_50   ; 4.157     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[1]    ; CLOCK_50   ; 4.157     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[2]    ; CLOCK_50   ; 4.156     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[3]    ; CLOCK_50   ; 4.309     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[4]    ; CLOCK_50   ; 4.395     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[5]    ; CLOCK_50   ; 4.397     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[6]    ; CLOCK_50   ; 4.500     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[7]    ; CLOCK_50   ; 4.490     ;           ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_DQ[*]   ; CLOCK_50   ; 4.995     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 5.364     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 5.374     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 5.263     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 5.273     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 5.138     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 5.192     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 4.995     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 5.006     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 5.234     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 5.234     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[10] ; CLOCK_50   ; 5.233     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[11] ; CLOCK_50   ; 5.220     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[12] ; CLOCK_50   ; 5.182     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[13] ; CLOCK_50   ; 5.243     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[14] ; CLOCK_50   ; 5.344     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[15] ; CLOCK_50   ; 5.330     ;           ; Rise       ; CLOCK_50                                                                                                  ;
+--------------+------------+-----------+-----------+------------+-----------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                                                               ;
+--------------+------------+-----------+-----------+------------+-----------------------------------------------------------------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                                                           ;
+--------------+------------+-----------+-----------+------------+-----------------------------------------------------------------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.042     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.362     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.362     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.372     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.372     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.512     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.482     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.522     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.522     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.042     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.042     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.180     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.180     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.211     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.211     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.211     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.211     ;           ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; FL_DQ[*]     ; CLOCK_50   ; 4.156     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[0]    ; CLOCK_50   ; 4.157     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[1]    ; CLOCK_50   ; 4.157     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[2]    ; CLOCK_50   ; 4.156     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[3]    ; CLOCK_50   ; 4.309     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[4]    ; CLOCK_50   ; 4.395     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[5]    ; CLOCK_50   ; 4.397     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[6]    ; CLOCK_50   ; 4.500     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[7]    ; CLOCK_50   ; 4.490     ;           ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_DQ[*]   ; CLOCK_50   ; 4.388     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 4.757     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.767     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 4.656     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 4.666     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 4.531     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 4.585     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 4.388     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 4.399     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 4.627     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 4.627     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[10] ; CLOCK_50   ; 4.626     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[11] ; CLOCK_50   ; 4.613     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[12] ; CLOCK_50   ; 4.575     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.636     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[14] ; CLOCK_50   ; 4.737     ;           ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[15] ; CLOCK_50   ; 4.723     ;           ; Rise       ; CLOCK_50                                                                                                  ;
+--------------+------------+-----------+-----------+------------+-----------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------+--------+---------+----------+---------+---------------------+
; Clock                                                                                                      ; Setup  ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------------------------------------------------------------+--------+---------+----------+---------+---------------------+
; Worst-case Slack                                                                                           ; 7.387  ; -2.142  ; N/A      ; N/A     ; 8.889               ;
;  CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 11.452 ; 0.215   ; N/A      ; N/A     ; 8.889               ;
;  CLOCK_50                                                                                                  ; 7.387  ; -2.142  ; N/A      ; N/A     ; 8.889               ;
; Design-wide TNS                                                                                            ; 0.0    ; -26.926 ; 0.0      ; 0.0     ; 0.0                 ;
;  CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 0.000  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  CLOCK_50                                                                                                  ; 0.000  ; -26.926 ; N/A      ; N/A     ; 0.000               ;
+------------------------------------------------------------------------------------------------------------+--------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                            ;
+------------------+------------+-------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                                           ;
+------------------+------------+-------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; DRAM_DQ[*]       ; CLOCK_50   ; 7.454 ; 7.454 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[0]      ; CLOCK_50   ; 6.712 ; 6.712 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[1]      ; CLOCK_50   ; 6.853 ; 6.853 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]      ; CLOCK_50   ; 6.985 ; 6.985 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]      ; CLOCK_50   ; 7.454 ; 7.454 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]      ; CLOCK_50   ; 7.187 ; 7.187 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]      ; CLOCK_50   ; 7.448 ; 7.448 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]      ; CLOCK_50   ; 7.061 ; 7.061 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]      ; CLOCK_50   ; 7.223 ; 7.223 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]      ; CLOCK_50   ; 6.679 ; 6.679 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]      ; CLOCK_50   ; 6.830 ; 6.830 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10]     ; CLOCK_50   ; 6.586 ; 6.586 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11]     ; CLOCK_50   ; 6.717 ; 6.717 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12]     ; CLOCK_50   ; 6.939 ; 6.939 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13]     ; CLOCK_50   ; 6.776 ; 6.776 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14]     ; CLOCK_50   ; 6.865 ; 6.865 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[15]     ; CLOCK_50   ; 6.690 ; 6.690 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; KEY[*]           ; CLOCK_50   ; 9.041 ; 9.041 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  KEY[0]          ; CLOCK_50   ; 9.041 ; 9.041 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; KEY[*]           ; CLOCK_50   ; 6.695 ; 6.695 ; Rise       ; CLOCK_50                                                                                                  ;
;  KEY[0]          ; CLOCK_50   ; 6.695 ; 6.695 ; Rise       ; CLOCK_50                                                                                                  ;
; LaserLockIn397_1 ; CLOCK_50   ; 4.987 ; 4.987 ; Rise       ; CLOCK_50                                                                                                  ;
; LaserLockIn397_2 ; CLOCK_50   ; 4.315 ; 4.315 ; Rise       ; CLOCK_50                                                                                                  ;
; LaserLockIn729   ; CLOCK_50   ; 4.893 ; 4.893 ; Rise       ; CLOCK_50                                                                                                  ;
; LaserLockInRedSC ; CLOCK_50   ; 4.820 ; 4.820 ; Rise       ; CLOCK_50                                                                                                  ;
; MainsTrigIn      ; CLOCK_50   ; 4.437 ; 4.437 ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_DQ[*]       ; CLOCK_50   ; 7.105 ; 7.105 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[0]      ; CLOCK_50   ; 5.909 ; 5.909 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[1]      ; CLOCK_50   ; 6.513 ; 6.513 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[2]      ; CLOCK_50   ; 5.951 ; 5.951 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[3]      ; CLOCK_50   ; 7.105 ; 7.105 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[4]      ; CLOCK_50   ; 6.352 ; 6.352 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[5]      ; CLOCK_50   ; 6.301 ; 6.301 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[6]      ; CLOCK_50   ; 6.083 ; 6.083 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[7]      ; CLOCK_50   ; 5.807 ; 5.807 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[8]      ; CLOCK_50   ; 6.302 ; 6.302 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[9]      ; CLOCK_50   ; 6.093 ; 6.093 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[10]     ; CLOCK_50   ; 5.741 ; 5.741 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[11]     ; CLOCK_50   ; 5.952 ; 5.952 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[12]     ; CLOCK_50   ; 5.950 ; 5.950 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[13]     ; CLOCK_50   ; 6.502 ; 6.502 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[14]     ; CLOCK_50   ; 5.771 ; 5.771 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[15]     ; CLOCK_50   ; 5.405 ; 5.405 ; Rise       ; CLOCK_50                                                                                                  ;
; SerialIn         ; CLOCK_50   ; 4.588 ; 4.588 ; Rise       ; CLOCK_50                                                                                                  ;
+------------------+------------+-------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                               ;
+------------------+------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                           ;
+------------------+------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; DRAM_DQ[*]       ; CLOCK_50   ; -3.695 ; -3.695 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[0]      ; CLOCK_50   ; -3.780 ; -3.780 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[1]      ; CLOCK_50   ; -3.884 ; -3.884 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]      ; CLOCK_50   ; -3.865 ; -3.865 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]      ; CLOCK_50   ; -4.087 ; -4.087 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]      ; CLOCK_50   ; -3.996 ; -3.996 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]      ; CLOCK_50   ; -4.078 ; -4.078 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]      ; CLOCK_50   ; -3.924 ; -3.924 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]      ; CLOCK_50   ; -4.024 ; -4.024 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]      ; CLOCK_50   ; -3.751 ; -3.751 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]      ; CLOCK_50   ; -3.835 ; -3.835 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10]     ; CLOCK_50   ; -3.695 ; -3.695 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11]     ; CLOCK_50   ; -3.799 ; -3.799 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12]     ; CLOCK_50   ; -3.865 ; -3.865 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13]     ; CLOCK_50   ; -3.809 ; -3.809 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14]     ; CLOCK_50   ; -3.866 ; -3.866 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[15]     ; CLOCK_50   ; -3.760 ; -3.760 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; KEY[*]           ; CLOCK_50   ; -4.020 ; -4.020 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  KEY[0]          ; CLOCK_50   ; -4.020 ; -4.020 ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; KEY[*]           ; CLOCK_50   ; -2.341 ; -2.341 ; Rise       ; CLOCK_50                                                                                                  ;
;  KEY[0]          ; CLOCK_50   ; -2.341 ; -2.341 ; Rise       ; CLOCK_50                                                                                                  ;
; LaserLockIn397_1 ; CLOCK_50   ; -2.051 ; -2.051 ; Rise       ; CLOCK_50                                                                                                  ;
; LaserLockIn397_2 ; CLOCK_50   ; -1.842 ; -1.842 ; Rise       ; CLOCK_50                                                                                                  ;
; LaserLockIn729   ; CLOCK_50   ; -2.065 ; -2.065 ; Rise       ; CLOCK_50                                                                                                  ;
; LaserLockInRedSC ; CLOCK_50   ; -1.965 ; -1.965 ; Rise       ; CLOCK_50                                                                                                  ;
; MainsTrigIn      ; CLOCK_50   ; -1.940 ; -1.940 ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_DQ[*]       ; CLOCK_50   ; -2.272 ; -2.272 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[0]      ; CLOCK_50   ; -2.433 ; -2.433 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[1]      ; CLOCK_50   ; -2.706 ; -2.706 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[2]      ; CLOCK_50   ; -2.451 ; -2.451 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[3]      ; CLOCK_50   ; -2.964 ; -2.964 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[4]      ; CLOCK_50   ; -2.638 ; -2.638 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[5]      ; CLOCK_50   ; -2.692 ; -2.692 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[6]      ; CLOCK_50   ; -2.536 ; -2.536 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[7]      ; CLOCK_50   ; -2.423 ; -2.423 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[8]      ; CLOCK_50   ; -2.681 ; -2.681 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[9]      ; CLOCK_50   ; -2.635 ; -2.635 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[10]     ; CLOCK_50   ; -2.438 ; -2.438 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[11]     ; CLOCK_50   ; -2.472 ; -2.472 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[12]     ; CLOCK_50   ; -2.553 ; -2.553 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[13]     ; CLOCK_50   ; -2.724 ; -2.724 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[14]     ; CLOCK_50   ; -2.458 ; -2.458 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[15]     ; CLOCK_50   ; -2.272 ; -2.272 ; Rise       ; CLOCK_50                                                                                                  ;
; SerialIn         ; CLOCK_50   ; -1.991 ; -1.991 ; Rise       ; CLOCK_50                                                                                                  ;
+------------------+------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                  ;
+----------------+------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                           ;
+----------------+------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; DRAM_ADDR[*]   ; CLOCK_50   ; 6.362  ; 6.362  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 6.271  ; 6.271  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 6.362  ; 6.362  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 6.278  ; 6.278  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 5.682  ; 5.682  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 5.719  ; 5.719  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 5.302  ; 5.302  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 5.875  ; 5.875  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 5.269  ; 5.269  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 5.175  ; 5.175  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 5.542  ; 5.542  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 6.131  ; 6.131  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 5.411  ; 5.411  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_BA_0      ; CLOCK_50   ; 6.031  ; 6.031  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_BA_1      ; CLOCK_50   ; 6.331  ; 6.331  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_CAS_N     ; CLOCK_50   ; 6.230  ; 6.230  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_CKE       ; CLOCK_50   ; 5.386  ; 5.386  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_CS_N      ; CLOCK_50   ; 5.877  ; 5.877  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_DQ[*]     ; CLOCK_50   ; 6.664  ; 6.664  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 5.993  ; 5.993  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 5.933  ; 5.933  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 5.958  ; 5.958  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 6.019  ; 6.019  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 5.942  ; 5.942  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 5.973  ; 5.973  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 6.050  ; 6.050  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 6.635  ; 6.635  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 5.530  ; 5.530  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 5.183  ; 5.183  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 6.019  ; 6.019  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 5.703  ; 5.703  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 6.664  ; 6.664  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 6.522  ; 6.522  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 5.969  ; 5.969  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 5.519  ; 5.519  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_LDQM      ; CLOCK_50   ; 5.912  ; 5.912  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_RAS_N     ; CLOCK_50   ; 5.915  ; 5.915  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_UDQM      ; CLOCK_50   ; 5.507  ; 5.507  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_WE_N      ; CLOCK_50   ; 5.875  ; 5.875  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_CLK       ; CLOCK_50   ; 1.072  ;        ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk2 ;
; DRAM_CLK       ; CLOCK_50   ;        ; 1.072  ; Fall       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk2 ;
; CTS            ; CLOCK_50   ; 8.991  ; 8.991  ; Rise       ; CLOCK_50                                                                                                  ;
; FL_ADDR[*]     ; CLOCK_50   ; 11.496 ; 11.496 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[0]    ; CLOCK_50   ; 11.431 ; 11.431 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[1]    ; CLOCK_50   ; 10.547 ; 10.547 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[2]    ; CLOCK_50   ; 11.479 ; 11.479 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[3]    ; CLOCK_50   ; 11.496 ; 11.496 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[4]    ; CLOCK_50   ; 11.067 ; 11.067 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[5]    ; CLOCK_50   ; 11.407 ; 11.407 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[6]    ; CLOCK_50   ; 11.238 ; 11.238 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[7]    ; CLOCK_50   ; 11.196 ; 11.196 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[8]    ; CLOCK_50   ; 10.884 ; 10.884 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[9]    ; CLOCK_50   ; 10.651 ; 10.651 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[10]   ; CLOCK_50   ; 10.610 ; 10.610 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[11]   ; CLOCK_50   ; 10.662 ; 10.662 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[12]   ; CLOCK_50   ; 9.369  ; 9.369  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[13]   ; CLOCK_50   ; 9.037  ; 9.037  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[14]   ; CLOCK_50   ; 9.505  ; 9.505  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[15]   ; CLOCK_50   ; 9.751  ; 9.751  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[16]   ; CLOCK_50   ; 9.742  ; 9.742  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[17]   ; CLOCK_50   ; 10.709 ; 10.709 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[18]   ; CLOCK_50   ; 10.126 ; 10.126 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[19]   ; CLOCK_50   ; 10.087 ; 10.087 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[20]   ; CLOCK_50   ; 9.780  ; 9.780  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[21]   ; CLOCK_50   ; 10.318 ; 10.318 ; Rise       ; CLOCK_50                                                                                                  ;
; FL_DQ[*]       ; CLOCK_50   ; 11.369 ; 11.369 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[0]      ; CLOCK_50   ; 9.433  ; 9.433  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[1]      ; CLOCK_50   ; 9.544  ; 9.544  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[2]      ; CLOCK_50   ; 9.699  ; 9.699  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[3]      ; CLOCK_50   ; 9.545  ; 9.545  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[4]      ; CLOCK_50   ; 10.491 ; 10.491 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[5]      ; CLOCK_50   ; 10.947 ; 10.947 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[6]      ; CLOCK_50   ; 11.369 ; 11.369 ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[7]      ; CLOCK_50   ; 10.506 ; 10.506 ; Rise       ; CLOCK_50                                                                                                  ;
; FL_OE_N        ; CLOCK_50   ; 7.895  ; 7.895  ; Rise       ; CLOCK_50                                                                                                  ;
; FL_WE_N        ; CLOCK_50   ; 9.477  ; 9.477  ; Rise       ; CLOCK_50                                                                                                  ;
; LED397_1       ; CLOCK_50   ; 10.635 ; 10.635 ; Rise       ; CLOCK_50                                                                                                  ;
; LED397_2       ; CLOCK_50   ; 10.590 ; 10.590 ; Rise       ; CLOCK_50                                                                                                  ;
; LED729         ; CLOCK_50   ; 10.356 ; 10.356 ; Rise       ; CLOCK_50                                                                                                  ;
; LED729_RF1     ; CLOCK_50   ; 10.619 ; 10.619 ; Rise       ; CLOCK_50                                                                                                  ;
; LED729_RF2     ; CLOCK_50   ; 11.974 ; 11.974 ; Rise       ; CLOCK_50                                                                                                  ;
; LED854         ; CLOCK_50   ; 10.123 ; 10.123 ; Rise       ; CLOCK_50                                                                                                  ;
; LED854_Freq    ; CLOCK_50   ; 10.366 ; 10.366 ; Rise       ; CLOCK_50                                                                                                  ;
; LED854_Power   ; CLOCK_50   ; 10.305 ; 10.305 ; Rise       ; CLOCK_50                                                                                                  ;
; LEDAux1        ; CLOCK_50   ; 10.671 ; 10.671 ; Rise       ; CLOCK_50                                                                                                  ;
; LEDAux2        ; CLOCK_50   ; 10.579 ; 10.579 ; Rise       ; CLOCK_50                                                                                                  ;
; LEDG[*]        ; CLOCK_50   ; 11.313 ; 11.313 ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[0]       ; CLOCK_50   ; 8.033  ; 8.033  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[1]       ; CLOCK_50   ; 9.027  ; 9.027  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[3]       ; CLOCK_50   ; 11.313 ; 11.313 ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[4]       ; CLOCK_50   ; 10.512 ; 10.512 ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[5]       ; CLOCK_50   ; 11.075 ; 11.075 ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[6]       ; CLOCK_50   ; 10.695 ; 10.695 ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[7]       ; CLOCK_50   ; 10.657 ; 10.657 ; Rise       ; CLOCK_50                                                                                                  ;
; LEDR[*]        ; CLOCK_50   ; 9.967  ; 9.967  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[0]       ; CLOCK_50   ; 7.917  ; 7.917  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[1]       ; CLOCK_50   ; 7.668  ; 7.668  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[2]       ; CLOCK_50   ; 8.626  ; 8.626  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[3]       ; CLOCK_50   ; 8.650  ; 8.650  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[4]       ; CLOCK_50   ; 8.749  ; 8.749  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[5]       ; CLOCK_50   ; 8.996  ; 8.996  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[6]       ; CLOCK_50   ; 8.657  ; 8.657  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[7]       ; CLOCK_50   ; 9.967  ; 9.967  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[8]       ; CLOCK_50   ; 8.483  ; 8.483  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[9]       ; CLOCK_50   ; 8.244  ; 8.244  ; Rise       ; CLOCK_50                                                                                                  ;
; Laser397_1     ; CLOCK_50   ; 9.980  ; 9.980  ; Rise       ; CLOCK_50                                                                                                  ;
; Laser397_2     ; CLOCK_50   ; 10.533 ; 10.533 ; Rise       ; CLOCK_50                                                                                                  ;
; Laser729       ; CLOCK_50   ; 11.174 ; 11.174 ; Rise       ; CLOCK_50                                                                                                  ;
; Laser729_RF1   ; CLOCK_50   ; 10.445 ; 10.445 ; Rise       ; CLOCK_50                                                                                                  ;
; Laser729_RF2   ; CLOCK_50   ; 11.287 ; 11.287 ; Rise       ; CLOCK_50                                                                                                  ;
; Laser854       ; CLOCK_50   ; 10.778 ; 10.778 ; Rise       ; CLOCK_50                                                                                                  ;
; Laser854_Freq  ; CLOCK_50   ; 11.637 ; 11.637 ; Rise       ; CLOCK_50                                                                                                  ;
; Laser854_Power ; CLOCK_50   ; 10.946 ; 10.946 ; Rise       ; CLOCK_50                                                                                                  ;
; LaserAux1      ; CLOCK_50   ; 9.945  ; 9.945  ; Rise       ; CLOCK_50                                                                                                  ;
; LaserAux2      ; CLOCK_50   ; 9.955  ; 9.955  ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 12.877 ; 12.877 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 11.467 ; 11.467 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 10.530 ; 10.530 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 11.999 ; 11.999 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 10.440 ; 10.440 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 10.252 ; 10.252 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 9.317  ; 9.317  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 9.699  ; 9.699  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 9.615  ; 9.615  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 9.028  ; 9.028  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 10.212 ; 10.212 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 9.020  ; 9.020  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 10.850 ; 10.850 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 11.445 ; 11.445 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 11.466 ; 11.466 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 11.195 ; 11.195 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 11.755 ; 11.755 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 11.707 ; 11.707 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 12.877 ; 12.877 ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_DQ[*]     ; CLOCK_50   ; 14.509 ; 14.509 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 14.509 ; 14.509 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 13.824 ; 13.824 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 13.365 ; 13.365 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 13.517 ; 13.517 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 9.379  ; 9.379  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 9.361  ; 9.361  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 9.594  ; 9.594  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 10.315 ; 10.315 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 10.201 ; 10.201 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 10.364 ; 10.364 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 12.063 ; 12.063 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 12.646 ; 12.646 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 12.626 ; 12.626 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 12.497 ; 12.497 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 12.853 ; 12.853 ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 11.750 ; 11.750 ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_OE_N      ; CLOCK_50   ; 10.960 ; 10.960 ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_WE_N      ; CLOCK_50   ; 10.683 ; 10.683 ; Rise       ; CLOCK_50                                                                                                  ;
; SerialOut      ; CLOCK_50   ; 7.916  ; 7.916  ; Rise       ; CLOCK_50                                                                                                  ;
+----------------+------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                          ;
+----------------+------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                           ;
+----------------+------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; DRAM_ADDR[*]   ; CLOCK_50   ; 2.091  ; 2.091  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 2.512  ; 2.512  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 2.563  ; 2.563  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 2.527  ; 2.527  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 2.341  ; 2.341  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 2.333  ; 2.333  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 2.163  ; 2.163  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 2.326  ; 2.326  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 2.143  ; 2.143  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 2.091  ; 2.091  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 2.201  ; 2.201  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 2.470  ; 2.470  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 2.155  ; 2.155  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_BA_0      ; CLOCK_50   ; 2.436  ; 2.436  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_BA_1      ; CLOCK_50   ; 2.605  ; 2.605  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_CAS_N     ; CLOCK_50   ; 2.481  ; 2.481  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_CKE       ; CLOCK_50   ; 2.143  ; 2.143  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_CS_N      ; CLOCK_50   ; 2.330  ; 2.330  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_DQ[*]     ; CLOCK_50   ; 2.063  ; 2.063  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 2.416  ; 2.416  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 2.379  ; 2.379  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 2.393  ; 2.393  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 2.436  ; 2.436  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 2.428  ; 2.428  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 2.475  ; 2.475  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 2.486  ; 2.486  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 2.666  ; 2.666  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 2.194  ; 2.194  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 2.063  ; 2.063  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 2.423  ; 2.423  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 2.252  ; 2.252  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 2.681  ; 2.681  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 2.594  ; 2.594  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 2.436  ; 2.436  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 2.242  ; 2.242  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_LDQM      ; CLOCK_50   ; 2.361  ; 2.361  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_RAS_N     ; CLOCK_50   ; 2.359  ; 2.359  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_UDQM      ; CLOCK_50   ; 2.175  ; 2.175  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_WE_N      ; CLOCK_50   ; 2.339  ; 2.339  ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ;
; DRAM_CLK       ; CLOCK_50   ; -0.119 ;        ; Rise       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk2 ;
; DRAM_CLK       ; CLOCK_50   ;        ; -0.119 ; Fall       ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk2 ;
; CTS            ; CLOCK_50   ; 4.584  ; 4.584  ; Rise       ; CLOCK_50                                                                                                  ;
; FL_ADDR[*]     ; CLOCK_50   ; 4.219  ; 4.219  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[0]    ; CLOCK_50   ; 4.750  ; 4.750  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[1]    ; CLOCK_50   ; 4.532  ; 4.532  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[2]    ; CLOCK_50   ; 4.718  ; 4.718  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[3]    ; CLOCK_50   ; 4.662  ; 4.662  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[4]    ; CLOCK_50   ; 4.600  ; 4.600  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[5]    ; CLOCK_50   ; 4.746  ; 4.746  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[6]    ; CLOCK_50   ; 4.727  ; 4.727  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[7]    ; CLOCK_50   ; 4.603  ; 4.603  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[8]    ; CLOCK_50   ; 4.629  ; 4.629  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[9]    ; CLOCK_50   ; 4.506  ; 4.506  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[10]   ; CLOCK_50   ; 4.219  ; 4.219  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[11]   ; CLOCK_50   ; 4.254  ; 4.254  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[12]   ; CLOCK_50   ; 4.331  ; 4.331  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[13]   ; CLOCK_50   ; 4.249  ; 4.249  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[14]   ; CLOCK_50   ; 4.358  ; 4.358  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[15]   ; CLOCK_50   ; 4.363  ; 4.363  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[16]   ; CLOCK_50   ; 4.358  ; 4.358  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[17]   ; CLOCK_50   ; 4.897  ; 4.897  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[18]   ; CLOCK_50   ; 4.663  ; 4.663  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[19]   ; CLOCK_50   ; 4.570  ; 4.570  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[20]   ; CLOCK_50   ; 4.812  ; 4.812  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_ADDR[21]   ; CLOCK_50   ; 4.856  ; 4.856  ; Rise       ; CLOCK_50                                                                                                  ;
; FL_DQ[*]       ; CLOCK_50   ; 4.444  ; 4.444  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[0]      ; CLOCK_50   ; 4.453  ; 4.453  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[1]      ; CLOCK_50   ; 4.466  ; 4.466  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[2]      ; CLOCK_50   ; 4.548  ; 4.548  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[3]      ; CLOCK_50   ; 4.444  ; 4.444  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[4]      ; CLOCK_50   ; 4.582  ; 4.582  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[5]      ; CLOCK_50   ; 4.570  ; 4.570  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[6]      ; CLOCK_50   ; 4.869  ; 4.869  ; Rise       ; CLOCK_50                                                                                                  ;
;  FL_DQ[7]      ; CLOCK_50   ; 4.734  ; 4.734  ; Rise       ; CLOCK_50                                                                                                  ;
; FL_OE_N        ; CLOCK_50   ; 4.178  ; 4.178  ; Rise       ; CLOCK_50                                                                                                  ;
; FL_WE_N        ; CLOCK_50   ; 4.369  ; 4.369  ; Rise       ; CLOCK_50                                                                                                  ;
; LED397_1       ; CLOCK_50   ; 4.586  ; 4.586  ; Rise       ; CLOCK_50                                                                                                  ;
; LED397_2       ; CLOCK_50   ; 4.556  ; 4.556  ; Rise       ; CLOCK_50                                                                                                  ;
; LED729         ; CLOCK_50   ; 4.586  ; 4.586  ; Rise       ; CLOCK_50                                                                                                  ;
; LED729_RF1     ; CLOCK_50   ; 4.582  ; 4.582  ; Rise       ; CLOCK_50                                                                                                  ;
; LED729_RF2     ; CLOCK_50   ; 5.058  ; 5.058  ; Rise       ; CLOCK_50                                                                                                  ;
; LED854         ; CLOCK_50   ; 4.394  ; 4.394  ; Rise       ; CLOCK_50                                                                                                  ;
; LED854_Freq    ; CLOCK_50   ; 4.493  ; 4.493  ; Rise       ; CLOCK_50                                                                                                  ;
; LED854_Power   ; CLOCK_50   ; 4.503  ; 4.503  ; Rise       ; CLOCK_50                                                                                                  ;
; LEDAux1        ; CLOCK_50   ; 4.576  ; 4.576  ; Rise       ; CLOCK_50                                                                                                  ;
; LEDAux2        ; CLOCK_50   ; 4.517  ; 4.517  ; Rise       ; CLOCK_50                                                                                                  ;
; LEDG[*]        ; CLOCK_50   ; 4.299  ; 4.299  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[0]       ; CLOCK_50   ; 4.299  ; 4.299  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[1]       ; CLOCK_50   ; 4.574  ; 4.574  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[3]       ; CLOCK_50   ; 4.802  ; 4.802  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[4]       ; CLOCK_50   ; 4.649  ; 4.649  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[5]       ; CLOCK_50   ; 4.797  ; 4.797  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[6]       ; CLOCK_50   ; 4.614  ; 4.614  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDG[7]       ; CLOCK_50   ; 4.595  ; 4.595  ; Rise       ; CLOCK_50                                                                                                  ;
; LEDR[*]        ; CLOCK_50   ; 4.059  ; 4.059  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[0]       ; CLOCK_50   ; 4.136  ; 4.136  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[1]       ; CLOCK_50   ; 4.059  ; 4.059  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[2]       ; CLOCK_50   ; 4.427  ; 4.427  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[3]       ; CLOCK_50   ; 4.458  ; 4.458  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[4]       ; CLOCK_50   ; 4.519  ; 4.519  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[5]       ; CLOCK_50   ; 4.549  ; 4.549  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[6]       ; CLOCK_50   ; 4.448  ; 4.448  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[7]       ; CLOCK_50   ; 5.138  ; 5.138  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[8]       ; CLOCK_50   ; 4.306  ; 4.306  ; Rise       ; CLOCK_50                                                                                                  ;
;  LEDR[9]       ; CLOCK_50   ; 4.261  ; 4.261  ; Rise       ; CLOCK_50                                                                                                  ;
; Laser397_1     ; CLOCK_50   ; 4.413  ; 4.413  ; Rise       ; CLOCK_50                                                                                                  ;
; Laser397_2     ; CLOCK_50   ; 4.617  ; 4.617  ; Rise       ; CLOCK_50                                                                                                  ;
; Laser729       ; CLOCK_50   ; 4.970  ; 4.970  ; Rise       ; CLOCK_50                                                                                                  ;
; Laser729_RF1   ; CLOCK_50   ; 4.559  ; 4.559  ; Rise       ; CLOCK_50                                                                                                  ;
; Laser729_RF2   ; CLOCK_50   ; 4.795  ; 4.795  ; Rise       ; CLOCK_50                                                                                                  ;
; Laser854       ; CLOCK_50   ; 4.708  ; 4.708  ; Rise       ; CLOCK_50                                                                                                  ;
; Laser854_Freq  ; CLOCK_50   ; 5.098  ; 5.098  ; Rise       ; CLOCK_50                                                                                                  ;
; Laser854_Power ; CLOCK_50   ; 4.797  ; 4.797  ; Rise       ; CLOCK_50                                                                                                  ;
; LaserAux1      ; CLOCK_50   ; 4.362  ; 4.362  ; Rise       ; CLOCK_50                                                                                                  ;
; LaserAux2      ; CLOCK_50   ; 4.372  ; 4.372  ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 4.488  ; 4.488  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 4.832  ; 4.832  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 5.107  ; 5.107  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 5.061  ; 5.061  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 5.075  ; 5.075  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 4.996  ; 4.996  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 4.632  ; 4.632  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 4.716  ; 4.716  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 4.731  ; 4.731  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 4.498  ; 4.498  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 4.492  ; 4.492  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 4.488  ; 4.488  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 4.732  ; 4.732  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 4.613  ; 4.613  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 4.878  ; 4.878  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 4.836  ; 4.836  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 4.932  ; 4.932  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 4.958  ; 4.958  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 5.252  ; 5.252  ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_DQ[*]     ; CLOCK_50   ; 4.326  ; 4.326  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 5.696  ; 5.696  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 5.343  ; 5.343  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 5.176  ; 5.176  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 5.115  ; 5.115  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 4.375  ; 4.375  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 4.326  ; 4.326  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 4.637  ; 4.637  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 4.638  ; 4.638  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 4.877  ; 4.877  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 4.865  ; 4.865  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 4.855  ; 4.855  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 5.068  ; 5.068  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 5.183  ; 5.183  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 4.952  ; 4.952  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 5.130  ; 5.130  ; Rise       ; CLOCK_50                                                                                                  ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 4.820  ; 4.820  ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_OE_N      ; CLOCK_50   ; 4.780  ; 4.780  ; Rise       ; CLOCK_50                                                                                                  ;
; SRAM_WE_N      ; CLOCK_50   ; 4.626  ; 4.626  ; Rise       ; CLOCK_50                                                                                                  ;
; SerialOut      ; CLOCK_50   ; 4.152  ; 4.152  ; Rise       ; CLOCK_50                                                                                                  ;
+----------------+------------+--------+--------+------------+-----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------+
; Progagation Delay                                                 ;
+------------------+--------------+--------+-------+-------+--------+
; Input Port       ; Output Port  ; RR     ; RF    ; FR    ; FF     ;
+------------------+--------------+--------+-------+-------+--------+
; LaserLockIn397_1 ; LEDR_temp[0] ; 9.581  ;       ;       ; 9.581  ;
; LaserLockIn397_2 ; LEDR_temp[1] ; 9.566  ;       ;       ; 9.566  ;
; LaserLockIn729   ; LEDR_temp[3] ;        ; 9.500 ; 9.500 ;        ;
; LaserLockInRedSC ; LEDR_temp[2] ; 10.298 ;       ;       ; 10.298 ;
+------------------+--------------+--------+-------+-------+--------+


+-----------------------------------------------------------------+
; Minimum Progagation Delay                                       ;
+------------------+--------------+-------+-------+-------+-------+
; Input Port       ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------------+--------------+-------+-------+-------+-------+
; LaserLockIn397_1 ; LEDR_temp[0] ; 5.031 ;       ;       ; 5.031 ;
; LaserLockIn397_2 ; LEDR_temp[1] ; 5.009 ;       ;       ; 5.009 ;
; LaserLockIn729   ; LEDR_temp[3] ;       ; 4.965 ; 4.965 ;       ;
; LaserLockInRedSC ; LEDR_temp[2] ; 5.381 ;       ;       ; 5.381 ;
+------------------+--------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                                                ; To Clock                                                                                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 1522     ; 0        ; 0        ; 0        ;
; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 192      ; 0        ; 0        ; 0        ;
; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50                                                                                                  ; 18       ; 0        ; 0        ; 0        ;
; CLOCK_50                                                                                                  ; CLOCK_50                                                                                                  ; 111150   ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                                                ; To Clock                                                                                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 1522     ; 0        ; 0        ; 0        ;
; CLOCK_50                                                                                                  ; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; 192      ; 0        ; 0        ; 0        ;
; CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 ; CLOCK_50                                                                                                  ; 18       ; 0        ; 0        ; 0        ;
; CLOCK_50                                                                                                  ; CLOCK_50                                                                                                  ; 111150   ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 39    ; 39   ;
; Unconstrained Input Port Paths  ; 323   ; 323  ;
; Unconstrained Output Ports      ; 149   ; 149  ;
; Unconstrained Output Port Paths ; 453   ; 453  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Jul 15 19:31:44 2013
Info: Command: quartus_sta CII_Starter_USB_API -c CII_Starter_USB_API
Info: qsta_default_script.tcl version: #1
Warning: Parallel compilation is not licensed and has been disabled
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Setting INCREMENTAL_COMPILATION to "OFF" is no longer supported. Assignment is ignored. To disable partitions, set the IGNORE_PARTITIONS global assignment to "ON" instead.
Info: Reading SDC File: 'CII_Starter_USB_API.sdc'
Info: Deriving PLL Clocks
    Info: create_generated_clock -source {inst|u3|u1|sdram_pll1|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0} {inst|u3|u1|sdram_pll1|altpll_component|pll|clk[0]}
    Info: create_generated_clock -source {inst|u3|u1|sdram_pll1|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk2} {inst|u3|u1|sdram_pll1|altpll_component|pll|clk[2]}
Warning: Ignored filter at CII_Starter_USB_API.sdc(25): TCK could not be matched with a port or pin or register or keeper or net
Warning: Ignored create_clock at CII_Starter_USB_API.sdc(25): Argument <targets> is not an object ID
    Info: create_clock -period "2.500 ns" \
             -name {TCK} {TCK}
Warning: Ignored filter at CII_Starter_USB_API.sdc(73): TCK could not be matched with a clock
Warning: Node: PMT_In_B was determined to be a clock but was found without an associated clock assignment.
Warning: Node: PMT_In_A was determined to be a clock but was found without an associated clock assignment.
Info: Analyzing Slow Model
Info: Worst-case setup slack is 7.387
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     7.387         0.000 CLOCK_50 
    Info:    11.452         0.000 CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 
Critical Warning: Timing requirements not met
Info: Worst-case hold slack is -2.142
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.142       -23.534 CLOCK_50 
    Info:     0.445         0.000 CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 8.889
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     8.889         0.000 CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 
    Info:     8.889         0.000 CLOCK_50 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning: Node: PMT_In_B was determined to be a clock but was found without an associated clock assignment.
Warning: Node: PMT_In_A was determined to be a clock but was found without an associated clock assignment.
Info: Worst-case setup slack is 15.425
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    15.425         0.000 CLOCK_50 
    Info:    15.744         0.000 CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 
Critical Warning: Timing requirements not met
Info: Worst-case hold slack is -1.821
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.821       -26.926 CLOCK_50 
    Info:     0.215         0.000 CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 9.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     9.000         0.000 CII_Starter_USB_API:inst|Multi_Sdram:u3|Sdram_Controller:u1|PLL1:sdram_pll1|altpll:altpll_component|_clk0 
    Info:     9.000         0.000 CLOCK_50 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 242 megabytes
    Info: Processing ended: Mon Jul 15 19:31:53 2013
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:05


