
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>hw/ip/nmi_gen/rtl/nmi_gen_reg_top.sv Cov: 100% </h3>
<pre style="margin:0; padding:0 ">   1: // Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">   2: // Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">   3: // SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 ">   4: //</pre>
<pre style="margin:0; padding:0 ">   5: // Register Top module auto-generated by `reggen`</pre>
<pre style="margin:0; padding:0 ">   6: </pre>
<pre style="margin:0; padding:0 ">   7: module nmi_gen_reg_top (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">   8:   input clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">   9:   input rst_ni,</pre>
<pre style="margin:0; padding:0 ">  10: </pre>
<pre style="margin:0; padding:0 ">  11:   // Below Regster interface can be changed</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  12:   input  tlul_pkg::tl_h2d_t tl_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  13:   output tlul_pkg::tl_d2h_t tl_o,</pre>
<pre style="margin:0; padding:0 ">  14:   // To HW</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  15:   output nmi_gen_reg_pkg::nmi_gen_reg2hw_t reg2hw, // Write</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  16:   input  nmi_gen_reg_pkg::nmi_gen_hw2reg_t hw2reg, // Read</pre>
<pre style="margin:0; padding:0 ">  17: </pre>
<pre style="margin:0; padding:0 ">  18:   // Config</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  19:   input devmode_i // If 1, explicit error return for unmapped register access</pre>
<pre style="margin:0; padding:0 ">  20: );</pre>
<pre style="margin:0; padding:0 ">  21: </pre>
<pre style="margin:0; padding:0 ">  22:   import nmi_gen_reg_pkg::* ;</pre>
<pre style="margin:0; padding:0 ">  23: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  24:   localparam int AW = 4;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  25:   localparam int DW = 32;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  26:   localparam int DBW = DW/8;                    // Byte Width</pre>
<pre style="margin:0; padding:0 ">  27: </pre>
<pre style="margin:0; padding:0 ">  28:   // register signals</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  29:   logic           reg_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  30:   logic           reg_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  31:   logic [AW-1:0]  reg_addr;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  32:   logic [DW-1:0]  reg_wdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  33:   logic [DBW-1:0] reg_be;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  34:   logic [DW-1:0]  reg_rdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  35:   logic           reg_error;</pre>
<pre style="margin:0; padding:0 ">  36: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  37:   logic          addrmiss, wr_err;</pre>
<pre style="margin:0; padding:0 ">  38: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  39:   logic [DW-1:0] reg_rdata_next;</pre>
<pre style="margin:0; padding:0 ">  40: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  41:   tlul_pkg::tl_h2d_t tl_reg_h2d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  42:   tlul_pkg::tl_d2h_t tl_reg_d2h;</pre>
<pre style="margin:0; padding:0 ">  43: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  44:   assign tl_reg_h2d = tl_i;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  45:   assign tl_o       = tl_reg_d2h;</pre>
<pre style="margin:0; padding:0 ">  46: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  47:   tlul_adapter_reg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  48:     .RegAw(AW),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  49:     .RegDw(DW)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  50:   ) u_reg_if (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  51:     .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  52:     .rst_ni,</pre>
<pre style="margin:0; padding:0 ">  53: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  54:     .tl_i (tl_reg_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  55:     .tl_o (tl_reg_d2h),</pre>
<pre style="margin:0; padding:0 ">  56: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  57:     .we_o    (reg_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  58:     .re_o    (reg_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  59:     .addr_o  (reg_addr),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  60:     .wdata_o (reg_wdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  61:     .be_o    (reg_be),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  62:     .rdata_i (reg_rdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  63:     .error_i (reg_error)</pre>
<pre style="margin:0; padding:0 ">  64:   );</pre>
<pre style="margin:0; padding:0 ">  65: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  66:   assign reg_rdata = reg_rdata_next ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  67:   assign reg_error = (devmode_i & addrmiss) | wr_err ;</pre>
<pre style="margin:0; padding:0 ">  68: </pre>
<pre style="margin:0; padding:0 ">  69:   // Define SW related signals</pre>
<pre style="margin:0; padding:0 ">  70:   // Format: <reg>_<field>_{wd|we|qs}</pre>
<pre style="margin:0; padding:0 ">  71:   //        or <reg>_{wd|we|qs} if field == 1 or 0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  72:   logic intr_state_esc0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  73:   logic intr_state_esc0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  74:   logic intr_state_esc0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  75:   logic intr_state_esc1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  76:   logic intr_state_esc1_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  77:   logic intr_state_esc1_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  78:   logic intr_state_esc2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  79:   logic intr_state_esc2_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  80:   logic intr_state_esc2_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  81:   logic intr_state_esc3_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  82:   logic intr_state_esc3_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  83:   logic intr_state_esc3_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  84:   logic intr_enable_esc0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  85:   logic intr_enable_esc0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  86:   logic intr_enable_esc0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  87:   logic intr_enable_esc1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  88:   logic intr_enable_esc1_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  89:   logic intr_enable_esc1_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  90:   logic intr_enable_esc2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  91:   logic intr_enable_esc2_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  92:   logic intr_enable_esc2_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  93:   logic intr_enable_esc3_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  94:   logic intr_enable_esc3_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  95:   logic intr_enable_esc3_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  96:   logic intr_test_esc0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  97:   logic intr_test_esc0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  98:   logic intr_test_esc1_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  99:   logic intr_test_esc1_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 100:   logic intr_test_esc2_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 101:   logic intr_test_esc2_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 102:   logic intr_test_esc3_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 103:   logic intr_test_esc3_we;</pre>
<pre style="margin:0; padding:0 "> 104: </pre>
<pre style="margin:0; padding:0 "> 105:   // Register instances</pre>
<pre style="margin:0; padding:0 "> 106:   // R[intr_state]: V(False)</pre>
<pre style="margin:0; padding:0 "> 107: </pre>
<pre style="margin:0; padding:0 "> 108:   //   F[esc0]: 0:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 109:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 110:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 111:     .SWACCESS("W1C"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 112:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 113:   ) u_intr_state_esc0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 114:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 115:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 116: </pre>
<pre style="margin:0; padding:0 "> 117:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 118:     .we     (intr_state_esc0_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 119:     .wd     (intr_state_esc0_wd),</pre>
<pre style="margin:0; padding:0 "> 120: </pre>
<pre style="margin:0; padding:0 "> 121:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 122:     .de     (hw2reg.intr_state.esc0.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 123:     .d      (hw2reg.intr_state.esc0.d ),</pre>
<pre style="margin:0; padding:0 "> 124: </pre>
<pre style="margin:0; padding:0 "> 125:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 126:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 127:     .q      (reg2hw.intr_state.esc0.q ),</pre>
<pre style="margin:0; padding:0 "> 128: </pre>
<pre style="margin:0; padding:0 "> 129:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 130:     .qs     (intr_state_esc0_qs)</pre>
<pre style="margin:0; padding:0 "> 131:   );</pre>
<pre style="margin:0; padding:0 "> 132: </pre>
<pre style="margin:0; padding:0 "> 133: </pre>
<pre style="margin:0; padding:0 "> 134:   //   F[esc1]: 1:1</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 135:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 136:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 137:     .SWACCESS("W1C"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 138:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 139:   ) u_intr_state_esc1 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 140:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 141:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 142: </pre>
<pre style="margin:0; padding:0 "> 143:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 144:     .we     (intr_state_esc1_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 145:     .wd     (intr_state_esc1_wd),</pre>
<pre style="margin:0; padding:0 "> 146: </pre>
<pre style="margin:0; padding:0 "> 147:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 148:     .de     (hw2reg.intr_state.esc1.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 149:     .d      (hw2reg.intr_state.esc1.d ),</pre>
<pre style="margin:0; padding:0 "> 150: </pre>
<pre style="margin:0; padding:0 "> 151:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 152:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 153:     .q      (reg2hw.intr_state.esc1.q ),</pre>
<pre style="margin:0; padding:0 "> 154: </pre>
<pre style="margin:0; padding:0 "> 155:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 156:     .qs     (intr_state_esc1_qs)</pre>
<pre style="margin:0; padding:0 "> 157:   );</pre>
<pre style="margin:0; padding:0 "> 158: </pre>
<pre style="margin:0; padding:0 "> 159: </pre>
<pre style="margin:0; padding:0 "> 160:   //   F[esc2]: 2:2</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 161:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 162:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 163:     .SWACCESS("W1C"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 164:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 165:   ) u_intr_state_esc2 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 166:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 167:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 168: </pre>
<pre style="margin:0; padding:0 "> 169:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 170:     .we     (intr_state_esc2_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 171:     .wd     (intr_state_esc2_wd),</pre>
<pre style="margin:0; padding:0 "> 172: </pre>
<pre style="margin:0; padding:0 "> 173:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 174:     .de     (hw2reg.intr_state.esc2.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 175:     .d      (hw2reg.intr_state.esc2.d ),</pre>
<pre style="margin:0; padding:0 "> 176: </pre>
<pre style="margin:0; padding:0 "> 177:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 178:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 179:     .q      (reg2hw.intr_state.esc2.q ),</pre>
<pre style="margin:0; padding:0 "> 180: </pre>
<pre style="margin:0; padding:0 "> 181:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 182:     .qs     (intr_state_esc2_qs)</pre>
<pre style="margin:0; padding:0 "> 183:   );</pre>
<pre style="margin:0; padding:0 "> 184: </pre>
<pre style="margin:0; padding:0 "> 185: </pre>
<pre style="margin:0; padding:0 "> 186:   //   F[esc3]: 3:3</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 187:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 188:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 189:     .SWACCESS("W1C"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 190:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 191:   ) u_intr_state_esc3 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 192:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 193:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 194: </pre>
<pre style="margin:0; padding:0 "> 195:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 196:     .we     (intr_state_esc3_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 197:     .wd     (intr_state_esc3_wd),</pre>
<pre style="margin:0; padding:0 "> 198: </pre>
<pre style="margin:0; padding:0 "> 199:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 200:     .de     (hw2reg.intr_state.esc3.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 201:     .d      (hw2reg.intr_state.esc3.d ),</pre>
<pre style="margin:0; padding:0 "> 202: </pre>
<pre style="margin:0; padding:0 "> 203:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 204:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 205:     .q      (reg2hw.intr_state.esc3.q ),</pre>
<pre style="margin:0; padding:0 "> 206: </pre>
<pre style="margin:0; padding:0 "> 207:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 208:     .qs     (intr_state_esc3_qs)</pre>
<pre style="margin:0; padding:0 "> 209:   );</pre>
<pre style="margin:0; padding:0 "> 210: </pre>
<pre style="margin:0; padding:0 "> 211: </pre>
<pre style="margin:0; padding:0 "> 212:   // R[intr_enable]: V(False)</pre>
<pre style="margin:0; padding:0 "> 213: </pre>
<pre style="margin:0; padding:0 "> 214:   //   F[esc0]: 0:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 215:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 216:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 217:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 218:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 219:   ) u_intr_enable_esc0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 220:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 221:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 222: </pre>
<pre style="margin:0; padding:0 "> 223:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 224:     .we     (intr_enable_esc0_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 225:     .wd     (intr_enable_esc0_wd),</pre>
<pre style="margin:0; padding:0 "> 226: </pre>
<pre style="margin:0; padding:0 "> 227:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 228:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 229:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 230: </pre>
<pre style="margin:0; padding:0 "> 231:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 232:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 233:     .q      (reg2hw.intr_enable.esc0.q ),</pre>
<pre style="margin:0; padding:0 "> 234: </pre>
<pre style="margin:0; padding:0 "> 235:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 236:     .qs     (intr_enable_esc0_qs)</pre>
<pre style="margin:0; padding:0 "> 237:   );</pre>
<pre style="margin:0; padding:0 "> 238: </pre>
<pre style="margin:0; padding:0 "> 239: </pre>
<pre style="margin:0; padding:0 "> 240:   //   F[esc1]: 1:1</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 241:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 242:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 243:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 244:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 245:   ) u_intr_enable_esc1 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 246:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 247:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 248: </pre>
<pre style="margin:0; padding:0 "> 249:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 250:     .we     (intr_enable_esc1_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 251:     .wd     (intr_enable_esc1_wd),</pre>
<pre style="margin:0; padding:0 "> 252: </pre>
<pre style="margin:0; padding:0 "> 253:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 254:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 255:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 256: </pre>
<pre style="margin:0; padding:0 "> 257:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 258:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 259:     .q      (reg2hw.intr_enable.esc1.q ),</pre>
<pre style="margin:0; padding:0 "> 260: </pre>
<pre style="margin:0; padding:0 "> 261:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 262:     .qs     (intr_enable_esc1_qs)</pre>
<pre style="margin:0; padding:0 "> 263:   );</pre>
<pre style="margin:0; padding:0 "> 264: </pre>
<pre style="margin:0; padding:0 "> 265: </pre>
<pre style="margin:0; padding:0 "> 266:   //   F[esc2]: 2:2</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 267:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 268:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 269:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 270:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 271:   ) u_intr_enable_esc2 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 272:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 273:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 274: </pre>
<pre style="margin:0; padding:0 "> 275:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 276:     .we     (intr_enable_esc2_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 277:     .wd     (intr_enable_esc2_wd),</pre>
<pre style="margin:0; padding:0 "> 278: </pre>
<pre style="margin:0; padding:0 "> 279:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 280:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 281:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 282: </pre>
<pre style="margin:0; padding:0 "> 283:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 284:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 285:     .q      (reg2hw.intr_enable.esc2.q ),</pre>
<pre style="margin:0; padding:0 "> 286: </pre>
<pre style="margin:0; padding:0 "> 287:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 288:     .qs     (intr_enable_esc2_qs)</pre>
<pre style="margin:0; padding:0 "> 289:   );</pre>
<pre style="margin:0; padding:0 "> 290: </pre>
<pre style="margin:0; padding:0 "> 291: </pre>
<pre style="margin:0; padding:0 "> 292:   //   F[esc3]: 3:3</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 293:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 294:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 295:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 296:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 297:   ) u_intr_enable_esc3 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 298:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 299:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 300: </pre>
<pre style="margin:0; padding:0 "> 301:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 302:     .we     (intr_enable_esc3_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 303:     .wd     (intr_enable_esc3_wd),</pre>
<pre style="margin:0; padding:0 "> 304: </pre>
<pre style="margin:0; padding:0 "> 305:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 306:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 307:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 308: </pre>
<pre style="margin:0; padding:0 "> 309:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 310:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 311:     .q      (reg2hw.intr_enable.esc3.q ),</pre>
<pre style="margin:0; padding:0 "> 312: </pre>
<pre style="margin:0; padding:0 "> 313:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 314:     .qs     (intr_enable_esc3_qs)</pre>
<pre style="margin:0; padding:0 "> 315:   );</pre>
<pre style="margin:0; padding:0 "> 316: </pre>
<pre style="margin:0; padding:0 "> 317: </pre>
<pre style="margin:0; padding:0 "> 318:   // R[intr_test]: V(True)</pre>
<pre style="margin:0; padding:0 "> 319: </pre>
<pre style="margin:0; padding:0 "> 320:   //   F[esc0]: 0:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 321:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 322:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 323:   ) u_intr_test_esc0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 324:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 325:     .we     (intr_test_esc0_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 326:     .wd     (intr_test_esc0_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 327:     .d      ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 328:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 329:     .qe     (reg2hw.intr_test.esc0.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 330:     .q      (reg2hw.intr_test.esc0.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 331:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 332:   );</pre>
<pre style="margin:0; padding:0 "> 333: </pre>
<pre style="margin:0; padding:0 "> 334: </pre>
<pre style="margin:0; padding:0 "> 335:   //   F[esc1]: 1:1</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 336:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 337:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 338:   ) u_intr_test_esc1 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 339:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 340:     .we     (intr_test_esc1_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 341:     .wd     (intr_test_esc1_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 342:     .d      ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 343:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 344:     .qe     (reg2hw.intr_test.esc1.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 345:     .q      (reg2hw.intr_test.esc1.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 346:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 347:   );</pre>
<pre style="margin:0; padding:0 "> 348: </pre>
<pre style="margin:0; padding:0 "> 349: </pre>
<pre style="margin:0; padding:0 "> 350:   //   F[esc2]: 2:2</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 351:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 352:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 353:   ) u_intr_test_esc2 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 354:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 355:     .we     (intr_test_esc2_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 356:     .wd     (intr_test_esc2_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 357:     .d      ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 358:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 359:     .qe     (reg2hw.intr_test.esc2.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 360:     .q      (reg2hw.intr_test.esc2.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 361:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 362:   );</pre>
<pre style="margin:0; padding:0 "> 363: </pre>
<pre style="margin:0; padding:0 "> 364: </pre>
<pre style="margin:0; padding:0 "> 365:   //   F[esc3]: 3:3</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 366:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 367:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 368:   ) u_intr_test_esc3 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 369:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 370:     .we     (intr_test_esc3_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 371:     .wd     (intr_test_esc3_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 372:     .d      ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 373:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 374:     .qe     (reg2hw.intr_test.esc3.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 375:     .q      (reg2hw.intr_test.esc3.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 376:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 377:   );</pre>
<pre style="margin:0; padding:0 "> 378: </pre>
<pre style="margin:0; padding:0 "> 379: </pre>
<pre style="margin:0; padding:0 "> 380: </pre>
<pre style="margin:0; padding:0 "> 381: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 382:   logic [2:0] addr_hit;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 383:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 384:     addr_hit = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 385:     addr_hit[0] = (reg_addr == NMI_GEN_INTR_STATE_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 386:     addr_hit[1] = (reg_addr == NMI_GEN_INTR_ENABLE_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 387:     addr_hit[2] = (reg_addr == NMI_GEN_INTR_TEST_OFFSET);</pre>
<pre style="margin:0; padding:0 "> 388:   end</pre>
<pre style="margin:0; padding:0 "> 389: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 390:   assign addrmiss = (reg_re || reg_we) ? ~|addr_hit : 1'b0 ;</pre>
<pre style="margin:0; padding:0 "> 391: </pre>
<pre style="margin:0; padding:0 "> 392:   // Check sub-word write is permitted</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 393:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 394:     wr_err = 1'b0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 395:     if (addr_hit[0] && reg_we && (NMI_GEN_PERMIT[0] != (NMI_GEN_PERMIT[0] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 396:     if (addr_hit[1] && reg_we && (NMI_GEN_PERMIT[1] != (NMI_GEN_PERMIT[1] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 397:     if (addr_hit[2] && reg_we && (NMI_GEN_PERMIT[2] != (NMI_GEN_PERMIT[2] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="margin:0; padding:0 "> 398:   end</pre>
<pre style="margin:0; padding:0 "> 399: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 400:   assign intr_state_esc0_we = addr_hit[0] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 401:   assign intr_state_esc0_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 "> 402: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 403:   assign intr_state_esc1_we = addr_hit[0] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 404:   assign intr_state_esc1_wd = reg_wdata[1];</pre>
<pre style="margin:0; padding:0 "> 405: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 406:   assign intr_state_esc2_we = addr_hit[0] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 407:   assign intr_state_esc2_wd = reg_wdata[2];</pre>
<pre style="margin:0; padding:0 "> 408: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 409:   assign intr_state_esc3_we = addr_hit[0] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 410:   assign intr_state_esc3_wd = reg_wdata[3];</pre>
<pre style="margin:0; padding:0 "> 411: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 412:   assign intr_enable_esc0_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 413:   assign intr_enable_esc0_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 "> 414: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 415:   assign intr_enable_esc1_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 416:   assign intr_enable_esc1_wd = reg_wdata[1];</pre>
<pre style="margin:0; padding:0 "> 417: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 418:   assign intr_enable_esc2_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 419:   assign intr_enable_esc2_wd = reg_wdata[2];</pre>
<pre style="margin:0; padding:0 "> 420: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 421:   assign intr_enable_esc3_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 422:   assign intr_enable_esc3_wd = reg_wdata[3];</pre>
<pre style="margin:0; padding:0 "> 423: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 424:   assign intr_test_esc0_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 425:   assign intr_test_esc0_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 "> 426: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 427:   assign intr_test_esc1_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 428:   assign intr_test_esc1_wd = reg_wdata[1];</pre>
<pre style="margin:0; padding:0 "> 429: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 430:   assign intr_test_esc2_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 431:   assign intr_test_esc2_wd = reg_wdata[2];</pre>
<pre style="margin:0; padding:0 "> 432: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 433:   assign intr_test_esc3_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 434:   assign intr_test_esc3_wd = reg_wdata[3];</pre>
<pre style="margin:0; padding:0 "> 435: </pre>
<pre style="margin:0; padding:0 "> 436:   // Read data return</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 437:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 438:     reg_rdata_next = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 439:     unique case (1'b1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 440:       addr_hit[0]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 441:         reg_rdata_next[0] = intr_state_esc0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 442:         reg_rdata_next[1] = intr_state_esc1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 443:         reg_rdata_next[2] = intr_state_esc2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 444:         reg_rdata_next[3] = intr_state_esc3_qs;</pre>
<pre style="margin:0; padding:0 "> 445:       end</pre>
<pre style="margin:0; padding:0 "> 446: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 447:       addr_hit[1]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 448:         reg_rdata_next[0] = intr_enable_esc0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 449:         reg_rdata_next[1] = intr_enable_esc1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 450:         reg_rdata_next[2] = intr_enable_esc2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 451:         reg_rdata_next[3] = intr_enable_esc3_qs;</pre>
<pre style="margin:0; padding:0 "> 452:       end</pre>
<pre style="margin:0; padding:0 "> 453: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 454:       addr_hit[2]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 455:         reg_rdata_next[0] = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 456:         reg_rdata_next[1] = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 457:         reg_rdata_next[2] = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 458:         reg_rdata_next[3] = '0;</pre>
<pre style="margin:0; padding:0 "> 459:       end</pre>
<pre style="margin:0; padding:0 "> 460: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 461:       default: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 462:         reg_rdata_next = '1;</pre>
<pre style="margin:0; padding:0 "> 463:       end</pre>
<pre style="margin:0; padding:0 "> 464:     endcase</pre>
<pre style="margin:0; padding:0 "> 465:   end</pre>
<pre style="margin:0; padding:0 "> 466: </pre>
<pre style="margin:0; padding:0 "> 467:   // Assertions for Register Interface</pre>
<pre style="margin:0; padding:0 "> 468:   `ASSERT_PULSE(wePulse, reg_we, clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 "> 469:   `ASSERT_PULSE(rePulse, reg_re, clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 "> 470: </pre>
<pre style="margin:0; padding:0 "> 471:   `ASSERT(reAfterRv, $rose(reg_re || reg_we) |=> tl_o.d_valid, clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 "> 472: </pre>
<pre style="margin:0; padding:0 "> 473:   `ASSERT(en2addrHit, (reg_we || reg_re) |-> $onehot0(addr_hit), clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 "> 474: </pre>
<pre style="margin:0; padding:0 "> 475:   // this is formulated as an assumption such that the FPV testbenches do disprove this</pre>
<pre style="margin:0; padding:0 "> 476:   // property by mistake</pre>
<pre style="margin:0; padding:0 "> 477:   `ASSUME(reqParity, tl_reg_h2d.a_valid |-> tl_reg_h2d.a_user.parity_en == 1'b0, clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 "> 478: </pre>
<pre style="margin:0; padding:0 "> 479: endmodule</pre>
<pre style="margin:0; padding:0 "> 480: </pre>
</body>
</html>
