FILE_TYPE=VERILOG_MAP;
PRIMITIVE 'THM81000';
    DEFAULT_MODEL=DRAMSIMM;
    UPPER_CASE=TRUE;
    MODEL 'DRAMSIMM';
        PIN_MAP
            'DQ<0>'='()';
            'DQ<1>'='()';
            'DQ<2>'='()';
            'DQ<3>'='()';
            'DQ<4>'='()';
            'DQ<5>'='()';
            'DQ<6>'='()';
            'DQ<7>'='()';
            '-WE'='()';
            '-CAS'='()';
            '-RAS'='()';
            'A<0>'='()';
            'A<1>'='()';
            'A<2>'='()';
            'A<3>'='()';
            'A<4>'='()';
            'A<6>'='()';
            'A<5>'='()';
            'A<7>'='()';
            'A<8>'='()';
            'A<9>'='()';
        END_PIN;
    END_MODEL;
END_PRIMITIVE;
END.
