{
  "path": "$PRJ/examples/vhdl/top_module.vhd",
  "modules": [
    {
      "name": "top_module",
      "ports": [
        {
          "direction": "in",
          "ptype": "signal",
          "dtype": "std_logic",
          "name": "clk"
        },
        {
          "direction": "in",
          "ptype": "signal",
          "dtype": "std_logic",
          "name": "rst",
          "comment": [
            "-- Ports can have default values"
          ]
        },
        {
          "direction": "in",
          "ptype": "signal",
          "dtype": "std_logic",
          "name": "a"
        },
        {
          "direction": "in",
          "ptype": "signal",
          "dtype": "std_logic",
          "name": "b"
        },
        {
          "direction": "out",
          "dtype": "std_logic",
          "name": "y"
        },
        {
          "direction": "in",
          "dtype": "std_logic",
          "name": "a"
        },
        {
          "direction": "in",
          "dtype": "std_logic",
          "name": "b"
        },
        {
          "direction": "out",
          "dtype": "std_logic",
          "name": "y"
        }
      ]
    },
    {
      "name": "logic_block",
      "ports": [
        {
          "direction": "in",
          "dtype": "std_logic",
          "name": "a"
        },
        {
          "direction": "in",
          "dtype": "std_logic",
          "name": "b"
        },
        {
          "direction": "out",
          "dtype": "std_logic",
          "name": "y"
        }
      ]
    }
  ]
}