platform=xilinx_u200_xdma_201830_2
debug=1
save-temps=1

# カーネルへのインスタンス数とSLR（Super Logic Region）の配置調整
[connectivity]
# カーネルのインスタンス数指定
# カーネルに指定した数のCUがインスタンシエートされる
nk=table_serch:1:table_serch_1

# 各インスタンスのDRAM接続を指定
# カーネルインターフェースのプラットフォーム内のシステムポートへの割り当て
# カーネルポートを特定のメモリリソースにマップする
sp=table_serch_1.query:DDR[1]
sp=table_serch_1.FP_DB:DDR[2]
sp=table_serch_1.hash_table:DDR[1]
sp=table_serch_1.hash_table_pointer:DDR[2]
sp=table_serch_1.judge_temp:DDR[1]
[profile]
data=all:all:all
