{
        "verilog.svFormat.verible.args": "--inplace --indentation_spaces=2 --column_limit=120",
        "verilog.formatDirs": [
                "rtl",
                "bench"
        ]
}