ğŸ“Œ DescripciÃ³n

Este repositorio contiene los proyectos de Quartus Prime correspondientes a las practicas de la clase de DiseÃ±o con Logica Programable 

âš™ï¸ Requisitos

Quartus Prime (Intel FPGA)

FPGA compatible (Ejemplo: Cyclone IV, MAX10)

Cable de programaciÃ³n JTAG

ğŸ“‚ Estructura del Proyecto

/Logica-Programable-

â”‚â”€â”€ /Logica Programable #Carpeta donde se encuentran los archivos que corresponden a actividades y practicas hechas en clase.

    â”‚â”€â”€/Activiades #Carpeta con actividades basicas hechas en clase.
    â”‚â”€â”€/Practicas #Carpeta con modulos base y versiones preliminares de las practicas (No se incluyen versiones finales a revisar).
    
â”‚â”€â”€/QuartusProjects #Carpeta con la coleccion de proyectos de Quartus Prime correspondientes a cada practica (Aqui se encuentran los archivos a revisar).

    â”‚â”€â”€02_BCD #Practica numero 2, Decodificador de binario a Decimal con salida a display de 7 segmentos.
    â”‚â”€â”€03_CounterBCD #Practica numero 3, Contador con divisor de reloj y salida a display de 7 segmentos. (Implementado como un reloj HH:MM:SS).
    â”‚â”€â”€04_PWM #Practica numero 4, Implementacion de PWM con Duty Cycles para control de un servomotor.
    â”‚â”€â”€
    â”‚â”€â”€
    â”‚â”€â”€
    â”‚â”€â”€
    â”‚â”€â”€
