| 분류번호<br>:       | 1903060101_23v6                                                                                                                                                                   |
|-----------------|-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 능력단위<br>명칭<br>: | 반도체<br>제품기획                                                                                                                                                                       |
| 능력단위<br>정의<br>: | 반도체<br>제품기획은<br>시장<br>및<br>고객의<br>다양한<br>요구조건에<br>맞는<br>제품을<br>구현<br>하기<br>위해<br>필요한<br>제반사항<br>분석을<br>통해<br>개발<br>사양을<br>확정,<br>개발일정을<br>포<br>함한<br>제품<br>개발계획을<br>수립하는<br>능력이다. |

| 능<br>력<br>단<br>위<br>요<br>소        | 수<br>행<br>준<br>거                                                               |
|-----------------------------------|--------------------------------------------------------------------------------|
|                                   | 1.1<br>고객의<br>요구사항과<br>진입<br>시장의<br>규모를<br>파악할<br>수<br>있다.                     |
|                                   | 1.2<br>파악된<br>시장규모에<br>대한<br>자료와<br>시장조사기관의<br>분석자료를<br>통해                     |
|                                   | 개발제품에<br>대한<br>전반적인<br>시장동향을<br>분석할<br>수<br>있다.                                |
|                                   | 1.3<br>시장동향<br>분석결과를<br>바탕으로<br>분석보고서를<br>작성할<br>수<br>있다.                      |
|                                   | 【지식】                                                                           |
|                                   | • 고객사<br>제품<br>기술<br>동향                                                        |
|                                   | • 고객사<br>제품<br>시장<br>동향                                                        |
| 1903060101_23v6.1                 | • 온오프라인<br>시장조사기관<br>정보                                                        |
| 제품시장<br>조사하기                      | • 선행사<br>성공사례<br>분석(Case<br>Study)                                             |
|                                   | 【기술】                                                                           |
|                                   | • 온오프라인<br>시장조사<br>능력                                                          |
|                                   | • 시장동향자료<br>분석<br>기술                                                           |
|                                   | • 분석보고서<br>작성<br>능력                                                            |
|                                   | 【태도】                                                                           |
|                                   | • 제품의<br>핵심원리를<br>정확하게<br>파악하려는<br>의지                                          |
|                                   | • 주요<br>시장동향<br>자료를<br>빠뜨리지<br>않으려는<br>치밀함                                     |
|                                   | 2.1<br>전문<br>세미나,<br>전시회,<br>학회<br>및<br>시장조사<br>기관의<br>정보를<br>통해<br>관련         |
|                                   | 제품의<br>기술동향을<br>수집·분석할<br>수<br>있다.                                             |
|                                   | 2.2<br>경쟁사<br>제품의<br>데이터시트를<br>통해<br>제품의<br>핵심<br>기능<br>및<br>장·단점을             |
|                                   | 분석할<br>수<br>있다.                                                                |
|                                   | 2.3<br>개발<br>기술<br>관련<br>특허<br>분석을<br>통해<br>특허<br>침해<br>위험을<br>분석할<br>수<br>있다. |
|                                   | 【지식】                                                                           |
|                                   | • 제품정보<br>기술서<br>분석방법                                                          |
| 1903060101_23v6.2                 | • 경쟁사<br>제품<br>데이터시트<br>분석방법                                                   |
|                                   | • 특허<br>검색<br>및<br>해석방법                                                        |
| 기술동향<br>조사하기                      | • 특허<br>대응전략                                                                   |
|                                   | 【기술】                                                                           |
|                                   | • 정보<br>분석<br>기술                                                               |
|                                   | • 제품<br>특성<br>파악<br>능력                                                         |
|                                   | • 단위<br>부품별<br>성능<br>평가<br>기술                                                  |
|                                   | • 특허평가<br>및<br>분석<br>기술                                                        |
|                                   | 【태도】                                                                           |
|                                   | • 제품의<br>핵심원리를<br>정확하게<br>파악하려는<br>의지                                          |
|                                   | • 주요<br>특허<br>내용을<br>빠뜨리지<br>않으려는<br>치밀함                                       |
|                                   | 3.1<br>시장<br>및<br>기술<br>분석결과에<br>따라<br>개발하고자<br>하는<br>제품의<br>기능을<br>정의할        |
|                                   | 수<br>있다.                                                                       |
| 1903060101_23v6.3<br>제품사양<br>수립하기 | 3.2<br>정의된<br>제품의<br>기능들에<br>대하여<br>개발<br>가능한<br>수준여부를<br>판단할<br>수             |
|                                   | 있다.                                                                            |
|                                   | 3.3<br>개발제품의<br>설계목표와<br>성능목표를<br>수립하여<br>제품사양서를<br>작성할<br>수                   |
|                                   | 있다.                                                                            |

|                                   | 【지식】                                                                            |
|-----------------------------------|---------------------------------------------------------------------------------|
|                                   | • 제품사양서의<br>중요<br>수치<br>도출<br>방법                                                |
|                                   | • 제품을<br>구성하는<br>단위<br>기능별<br>제약<br>조건                                          |
|                                   | • 제품<br>품질수준에<br>대한<br>평가방법                                                     |
|                                   | 【기술】                                                                            |
| 1903060101_23v6.3<br>제품사양<br>수립하기 | • 반도체<br>개발<br>환경을<br>고려한<br>개발<br>능력                                           |
|                                   | • 경쟁사의<br>중요<br>장점을<br>선별하는<br>능력                                               |
|                                   | • 기능목표<br>명세서<br>작성<br>능력                                                       |
|                                   | • 품질<br>목표<br>수립<br>및<br>운영<br>관리<br>능력                                         |
|                                   | 【태도】                                                                            |
|                                   | • 주어진<br>정보를<br>객관적으로<br>분석하고자<br>하는<br>자세                                      |
|                                   | • 고객사의<br>요구사항을<br>잘<br>이해하고<br>제품사양에<br>반영하고자<br>하는<br>자세                      |
|                                   | 4.1<br>제품의<br>전체<br>개발<br>기간과<br>각<br>개발<br>단계별<br>세부<br>일정을<br>수립할<br>수<br>있다. |
|                                   | 4.2<br>개발<br>공정에<br>따른<br>개발<br>칩의<br>원가를<br>산정할<br>수<br>있다.                    |
|                                   | 4.3<br>각<br>개발<br>단계별<br>필요<br>인력과<br>장비,<br>업체별<br>도입<br>IP(Intellectual       |
|                                   | Property)에<br>따른<br>개발<br>비용을<br>도출할<br>수<br>있다.                                |
|                                   | 4.4<br>개발<br>제품의<br>수율과<br>개발<br>비용<br>결과를<br>비교하여<br>손익분기점을<br>도출할             |
|                                   | 수<br>있다.                                                                        |
|                                   | 【지식】                                                                            |
|                                   | • 반도체<br>관련<br>전체<br>개발<br>단계                                                   |
|                                   | • 반도체<br>개발,<br>구현에<br>필요한<br>장비                                                |
| 1903060101_23v6.4                 | • 직군/직무별<br>업무<br>난이도                                                           |
| 비용<br>분석하기                        | • 개발<br>공정별<br>공정<br>위험도<br>및<br>생산<br>수율                                       |
|                                   | 【기술】                                                                            |
|                                   | • 단위<br>단계별<br>개발<br>일정<br>분석<br>능력                                             |
|                                   | • 개발<br>제품<br>크기<br>분석<br>능력                                                    |
|                                   | • 개발<br>단계별<br>필요<br>인력,<br>장비<br>분석<br>기술                                      |
|                                   | • 제조<br>공정별<br>수율<br>분석<br>기술                                                   |
|                                   | • 가격<br>경쟁력<br>분석<br>기술                                                         |
|                                   | 【태도】                                                                            |
|                                   | • 독단적<br>판단보다는<br>담당자들과<br>의논하여<br>종합적으로<br>고려하는<br>자세                          |
|                                   |                                                                                 |
|                                   | • 적절한<br>투입인력을<br>구성하고자<br>하는<br>세밀한<br>자세                                      |
|                                   | 5.1<br>개발<br>전반에<br>필요한<br>기술<br>및<br>물적,<br>인적<br>자원에<br>대한<br>개략적인<br>계획을     |
|                                   | 수립할<br>수<br>있다.                                                                 |
|                                   | 5.2<br>자사의<br>보유<br>기술<br>및<br>개발<br>환경<br>분석을<br>통한<br>자체<br>개발<br>역량을<br>분석할  |
|                                   | 수<br>있다.                                                                        |
|                                   | 5.3<br>개발<br>관련<br>단위<br>기능의<br>업무를<br>수행할<br>수<br>있는<br>협력<br>업체들과<br>협업할      |
|                                   | 수<br>있는<br>업무범위를<br>설정할<br>수<br>있다.                                             |
|                                   | 5.4<br>활용<br>가능한<br>자원의<br>운용을<br>포함한<br>개발<br>전반의<br>일정을<br>토대로<br>주요          |
|                                   | 단계별<br>점검<br>계획,<br>소요<br>비용,<br>중요<br>산출물에<br>따른<br>부서<br>간<br>협업<br>계획을       |
| 1903060101_23v6.5                 | 수립할<br>수<br>있다.                                                                 |
| 개발계획<br>수립하기                      | 【지식】                                                                            |
|                                   | • 개발일정<br>관리<br>방법                                                              |
|                                   | • 반도체<br>설계<br>단계<br>및<br>제조공정에<br>대한<br>지식                                     |
|                                   | • 개발,<br>구현<br>단계별<br>필요<br>인원<br>및<br>장비에<br>대한<br>지식                          |
|                                   | • 주요<br>개발<br>단계별<br>업체<br>현황                                                   |
|                                   | • 활용<br>정보<br>주요<br>개발<br>단계별<br>업체<br>현황                                       |
|                                   | 【기술】                                                                            |
|                                   | • 분석<br>기술<br>및<br>문서화<br>능력                                                    |
|                                   | • 개별<br>단위<br>정보<br>활용을<br>통한<br>최적안<br>도출<br>능력                                |
|                                   | • 주요<br>의사<br>결정<br>항목의<br>장단점<br>분석<br>기술                                      |
|                                   |                                                                                 |

| 1903060101 23v6.5 | 【태도】                   |
|-------------------|------------------------|
|                   | • 평가에 대한 공정성을 유지하려는 자세 |
| 개발계획 수립하기         | • 유관부서와의 공조 체계         |

### 고려사항

-이 능력단위는 시장 및 고객의 다양한 요구조건에 맞는 제품을 구현하기 위해 고객의 수요 분석, 관련 제품의 성능 분석, 개발에 소요되는 비용 분석을 통해 구현 제품의 개발 목표 수립 및 인적·물적 자원의 운영, 개발 일정 등 전반적 인 계획을 수립하는 업무에 적용한다.

-이 능력단위는 개발 제품에 대한 시장 및 기술, 비용의 조사, 수집 및 분석을 통해 개발 목표를 설정하고, 이를 구현 하기 위한 전반적인 계획을 수립하는 것을 포함한다.

-이 능력단위는 개발자와의 의사소통 능력을 필요로 한다.

-이 능력단위는 반도체 개발에 대한 전반적인 지식을 필요로 한다.

-이 능력단위는 기반 인프라, 설계, 반도체 제조 공정, 그리고 인력운용에 이르는 전 과정에 대한 종합적인 사고와 지 식을 필요로 한다.

-개발제품의 목표성능은 시장과 소비자의 요구사항을 반영하고, 기술동향분석을 통해 자사가 개발 가능한 제품사양 을 결정하는 것이다.

-제품 개발에 소요되는 비용은 개발기간, 개발공정, 인력구성, 도입 IP, 단계별 재료비, 수율 등을 포함한다.

-기존 제품의 특허를 회피할 수 있는 방법을 확보하는데 주력하여야 한다.

-제품의 개발기간을 고려하여 제품이 완성되었을 때 그 성능이 시장의 수요를 반영할 수 있도록 충분히 검토하여 제 품의 사양을 결정하여야 한다.

#### 자료 및 관련 서류

- 시장조사 보고서
- 해당제품 출시정보 및 판매현황
- 업계 및 기술 동향
- 제품에 대한 기술보고서
- 전문 조사기관 보고서
- 제품 개발사양서
- 개발제품 데이터시트

#### 장비 및 도구

- 통계 소프트웨어
- 일정관리 소프트웨어

### 재료

• 해당사항없음

### 권장평가방법

• 평가자는 능력단위 반도체 제품기획의 수행준거에 제시되어 있는 내용을 평가하기 위해 이론과 실기 를 나누어 평가하거나 종합적인 결과물의 평가 등 다양한 평가 방법을 사용할 수 있다. • 평가자는 다 음 사항을 평가해야 한다.

| 권<br>장<br>평<br>가<br>방<br>법 | 평<br>가<br>유<br>형 |                  |
|----------------------------|------------------|------------------|
|                            | 과<br>정<br>평<br>가 | 결<br>과<br>평<br>가 |
| A.포트폴리오                    |                  | V                |
| B.문제해결<br>시나리오             |                  |                  |
| C.서술형시험                    | V                | V                |
| D.논술형시험                    |                  |                  |
| E.사례연구                     | V                |                  |
| F.평가자<br>질문                | V                |                  |
| G.평가자<br>체크리스트             |                  | V                |
| H.피평가자<br>체크리스트            |                  |                  |
| I.일지/저널                    |                  |                  |
| J.역할연기                     |                  |                  |
| K.구두발표                     | V                | V                |
| L.작업장평가                    |                  |                  |
| M.기타                       |                  |                  |

평가시 고려사항

- 수행준거에 제시되어 있는 내용을 성공적으로 수행할 수 있는지를 평가해야 한다.
- 평가자는 다음 사항을 평가해야 한다.
- 시장 및 기술트렌드 분석 기술 습득 여부
- 경쟁사 제품의 핵심 특·장점과 기능, 수준, 구현방법 파악 여부
- 선행 특허 사항 회피 전략수립 방안 습득 여부
- 분석보고서 작성법 숙지 여부
- 제품의 목표기능, 성능 및 품질수준 구현을 위한 개발환경 분석 방법 숙지여부
- 반도체 설계와 공정에 대한 파악 여부
- 일정관리 방법 PERT(Program Evaluation and Review Technique) 및 CPM(Critical Path Method)에 대한 파 악 여부

- 인원산정과 구성에 대한 이행 여부

| 순번          | 관<br>련<br>기<br>초<br>능<br>력 |                                                                     |  |
|-------------|----------------------------|---------------------------------------------------------------------|--|
|             | 주<br>요<br>영<br>역           | 하<br>위<br>영<br>역                                                    |  |
| 1           | 의사소통능력                     | 경청<br>능력,<br>문서이해<br>능력,<br>문서작성<br>능력,<br>의사표현<br>능력               |  |
| 2           | 자원관리능력                     | 물적자원관리<br>능력,<br>시간자원관리<br>능력,<br>예산자원관리<br>능력,<br>인적자원관<br>리<br>능력 |  |
| 3<br>대인관계능력 |                            | 갈등관리<br>능력,<br>리더십<br>능력,<br>팀워크<br>능력,<br>협상<br>능력                 |  |
| 4           | 정보능력                       | 정보처리<br>능력,<br>컴퓨터활용<br>능력                                          |  |
| 5           | 기술능력                       | 기술선택<br>능력,<br>기술이해<br>능력,<br>기술적용<br>능력                            |  |

| 구<br>분             |        | 내<br>용                                  |
|--------------------|--------|-----------------------------------------|
| 직무명칭(능력단위명)        |        | 반도체개발(반도체<br>제품기획)                      |
| 분류번호               | 기존     | 1903060101_18v5                         |
|                    | 현재     | 1903060101_23v6                         |
| 개발·개선연도            | 현재     | 2023                                    |
|                    | 최초(1차) | 2018                                    |
| 버전번호               |        | v6                                      |
| 개발·개선기관            | 현재     | 전자<br>산업인적자원개발위원회(한국전자정보통신산업진흥회)        |
|                    | 최초(1차) | 한국반도체산업협회,한국반도체산업협회,한국반도체산업협회,한국반도체산업협회 |
| 향후<br>보완<br>연도(예정) |        | 2028                                    |

| 분류번호<br>:       | 1903060102_23v5                                                                                                                                                                                                                        |
|-----------------|----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 능력단위<br>명칭<br>: | 반도체<br>아키텍처<br>설계                                                                                                                                                                                                                      |
| 능력단위<br>정의<br>: | 반도체<br>아키텍처<br>설계란<br>고객의<br>요구<br>기능을<br>만족하는<br>반도체<br>제품을<br>설<br>계하기<br>위해<br>상위수준의<br>모델을<br>구성하고<br>분석하여<br>설계<br>사양을<br>정의하고<br>,<br>이를<br>달성하기<br>위한<br>개발<br>절차와<br>반도체<br>공정을<br>고려한<br>시스템<br>레벨<br>디<br>자인을<br>하는<br>능력이다. |

| 능<br>력<br>단<br>위<br>요<br>소            | 수<br>행<br>준<br>거                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         |
|---------------------------------------|------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 1903060102_23v5.1<br>설계<br>사양<br>결정하기 | 1.1<br>응용처의<br>사용<br>방법에<br>따라<br>반도체의<br>주요<br>규격을<br>분석할<br>수<br>있다.<br>1.2<br>기존<br>반도체<br>제품의<br>규격을<br>통해<br>사양을<br>분석<br>및<br>비교할<br>수<br>있다.<br>1.3<br>요구<br>사항에<br>따라<br>설계<br>하고자<br>하는<br>반도체<br>제품의<br>설계<br>사양을<br>결정할<br>수<br>있다.<br>1.4<br>설계<br>사양에<br>따라<br>반도체<br>공정에<br>대한<br>타당성을<br>확인할<br>수<br>있다.<br>【지식】<br>• 반도체<br>제품이<br>적용되는<br>응용처<br>• 반도체<br>제품<br>사양<br>및<br>각<br>기능별<br>동작<br>특성<br>• 반도체<br>소자의<br>동작<br>특성                                                                                                                                                                                                                                                                                                                                             |
|                                       | • 반도체<br>공정<br>선정<br>【기술】<br>• 설계<br>사양<br>기능별<br>구체적<br>기술<br>능력<br>• 경쟁제품과<br>설계<br>사양<br>비교분석<br>기술<br>【태도】<br>• 고객<br>요구사양에<br>대한<br>분석<br>및<br>충분한<br>이해                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            |
| 1903060102_23v5.2<br>개발절차<br>결정하기     | 2.1<br>전체<br>개발<br>계획에서<br>각<br>단계별<br>설계의<br>주요<br>내용을<br>작성할<br>수<br>있다.<br>2.2<br>개발<br>단계별로<br>설계<br>방법을<br>설정할<br>수<br>있다.<br>2.3<br>각<br>개발<br>단계별로<br>위험<br>요소<br>예측<br>및<br>대응<br>방안을<br>제시할<br>수<br>있다.<br>2.4<br>개발<br>부서별<br>또는<br>인원별<br>업무<br>분장을<br>할<br>수<br>있다.<br>2.5<br>개발<br>부서와<br>인원의<br>개발<br>계획<br>및<br>일정을<br>수립할<br>수<br>있다.<br>【지식】<br>• 반도체<br>설계<br>절차<br>• 개발<br>목표<br>및<br>사양<br>• 개발<br>단계별로<br>사용하는<br>설계<br>장비<br>• 설계<br>흐름도에<br>맞춰<br>설계<br>장비<br>선정<br>방법<br>• 각<br>개발<br>부서별의<br>인력<br>현황<br>및<br>기술<br>수준<br>【기술】<br>• 전체<br>설계<br>흐름도<br>작성<br>기술<br>• 각<br>설계<br>단계별<br>사용하는<br>설계<br>장비들에<br>대한<br>기본<br>기술<br>• 각<br>단계별<br>결과물<br>정리<br>및<br>보고서<br>작성<br>능력<br>【태도】<br>• 설계<br>진행상황을<br>구체적으로<br>파악하는<br>태도<br>• 문제점<br>대응방안을<br>수립하려는<br>노력 |
| 1903060102_23v5.3<br>아키텍처<br>결정하기     | 3.1<br>설계<br>사양에<br>따라<br>반도체<br>제품의<br>전체<br>블록도를<br>결정할<br>수<br>있다.<br>3.2<br>설계<br>사양에<br>따라<br>사용할<br>반도체<br>공정을<br>결정할<br>수<br>있다.<br>3.3<br>적용할<br>설계<br>알고리즘<br>및<br>IP<br>확보<br>방안을<br>결정할<br>수<br>있다.<br>3.4<br>설정된<br>아키텍처를<br>분석하여<br>장/단점을<br>결정할<br>수<br>있다.<br>3.5<br>각<br>세부<br>설계<br>블록간의<br>인터페이스를<br>결정할<br>수<br>있다.                                                                                                                                                                                                                                                                                                                                                                                                                                                   |

|                     | 【지식】                                                                            |  |  |
|---------------------|---------------------------------------------------------------------------------|--|--|
|                     | • 개발할<br>반도체의<br>기능별<br>블록을<br>포함한<br>시스템<br>구성<br>방법                           |  |  |
|                     | • 전체<br>회로<br>설계<br>시<br>필요한<br>디지털<br>회로와<br>아날로그<br>회로간의<br>동작<br>원리          |  |  |
|                     | • 사용할<br>기능<br>블록과<br>IP(Intellectual<br>Property)                              |  |  |
|                     | 【기술】                                                                            |  |  |
| 1903060102_23v5.3   | • 개발할<br>반도체의<br>기능별<br>블록을<br>포함한<br>시스템<br>구성도<br>작성<br>기술                    |  |  |
| 아키텍처<br>결정하기        | • 전체<br>회로<br>설계<br>시<br>필요한<br>디지털<br>회로와<br>아날로그<br>회로간의<br>동작에               |  |  |
|                     | 대한<br>해석<br>기술                                                                  |  |  |
|                     | • 사용할<br>기능<br>블록과<br>IP들에<br>대한<br>기본<br>적용<br>기술                              |  |  |
|                     |                                                                                 |  |  |
|                     | • 사용할<br>IP의<br>성능/사양/가격<br>검토<br>기술                                            |  |  |
|                     | 【태도】                                                                            |  |  |
|                     | • 현실적으로<br>구현<br>가능한<br>아키텍처를<br>능동적으로<br>정의하는<br>태도                            |  |  |
|                     | 4.1<br>하드웨어로<br>설계하는<br>블록과<br>연계되는<br>소프트웨어<br>운영<br>안을<br>결정할<br>수            |  |  |
|                     | 있다.                                                                             |  |  |
|                     | 4.2<br>설계<br>검증에<br>필요한<br>검증<br>시스템을<br>결정할<br>수<br>있다.                        |  |  |
|                     | 4.3<br>구현<br>기능에<br>따른<br>각<br>세부<br>블록<br>간의<br>동작<br>시나리오를<br>확정할<br>수<br>있다. |  |  |
|                     | 【지식】                                                                            |  |  |
|                     | • 설계된<br>반도체<br>제품이<br>사용되는<br>응용<br>분야별<br>동작에<br>대한<br>지식                     |  |  |
|                     | • 적용할<br>설계<br>알고리즘과<br>IP들의<br>설계<br>사양에<br>대한<br>지식                           |  |  |
| 1903060102_23v5.4   | 【기술】                                                                            |  |  |
| 시스템<br>검증계획<br>수립하기 | • 적용할<br>설계<br>알고리즘과<br>IP들의<br>설계<br>사양<br>해석능력                                |  |  |
|                     | • 각<br>설계<br>블록별<br>주요<br>레지스터<br>맵(Register<br>Map)<br>작성기술                    |  |  |
|                     | • 반도체<br>제품내부<br>시스템<br>버스를<br>운영하는<br>소프트웨어<br>해석능력                            |  |  |
|                     | 반도체<br>제품<br>내부<br>시스템을<br>운용하는<br>소프트웨어를<br>포함한<br>시스템<br>•                    |  |  |
|                     | 레벨에서의<br>분석<br>및<br>설계<br>기술                                                    |  |  |
|                     | 【태도】                                                                            |  |  |
|                     | 제품<br>내부<br>시스템을<br>이해하려는<br>노력                                                 |  |  |
|                     | • 반도체                                                                           |  |  |

### 고려사항

-이 능력단위는 고객의 요구 기능을 만족하는 반도체 제품을 설계하기 위해 상위수준의 모델을 구성하고 분석하여 설계 사양을 정의하고, 이를 달성하기 위한 개발 절차와 반도체 공정을 고려한 시스템 레벨 디자인을 하는 업무에 적 용한다.

-이 능력단위는 개발할 반도체 제품에 대한 목표사양을 정의하고 이를 구현하기 위한 구조 설계를 포함한다.

-이 능력단위는 반도체 설계 툴(Tool)과 반도체 공정에 대한 기본적인 지식을 필요로 한다.

-설계할 반도체 제품이 사용되는 응용처에 대한 지식이 필요로 한다.

-개발제품의 목표성능을 달성하기 위해 사용할 설계 알고리즘과 IP들의 특성을 이해하는 능력이 요구된다.

-개발 단계별로 설계에 필요한 개발 툴을 정의하고, 사양을 고려한 반도체 공정을 선정하기 위한 기본 지식이 필요 로 한다.

-개발할 반도체의 기능별 블록을 포함한 시스템 구성 방법에 대한 지식이 요구된다.

-구현 기능에 따른 각 세부 블록간의 동작 시나리오를 이해하는 능력이 요구된다.

자료 및 관련 서류

- 설계 제품의 사양서
- 경쟁 제품과 설계 제품의 사양 비교표
- 아키텍처(Architecture)를 반영한 전체 블록도
- 설계 블록별 사용 IP및 기능 설명서
- 설계 툴 리스트
- 반도체 공정별 라이브러리(Library) 비교표

장비 및 도구

• 해당 없음

재료

• 해당 없음

#### 권장평가방법

• 평가자는 능력단위 반도체 아키텍처 설계의 수행준거에 제시되어 있는 내용을 평가하기 위해 이론과 실기를 나누어 평가하거나 종합적인 결과물의 평가 등 다양한 평가 방법을 사용할 수 있다. • 평가자는 다음 사항을 평가해야 한다.

| 권<br>장<br>평<br>가<br>방<br>법 | 평<br>가<br>유<br>형 |                  |  |
|----------------------------|------------------|------------------|--|
|                            | 과<br>정<br>평<br>가 | 결<br>과<br>평<br>가 |  |
| A.포트폴리오                    |                  | V                |  |
| B.문제해결<br>시나리오             |                  |                  |  |
| C.서술형시험                    | V                | V                |  |
| D.논술형시험                    |                  |                  |  |
| E.사례연구                     | V                |                  |  |
| F.평가자<br>질문                | V                |                  |  |
| G.평가자<br>체크리스트             |                  | V                |  |
| H.피평가자<br>체크리스트            |                  |                  |  |
| I.일지/저널                    |                  |                  |  |
| J.역할연기                     |                  |                  |  |
| K.구두발표                     | V                | V                |  |
| L.작업장평가                    |                  |                  |  |
| M.기타                       |                  |                  |  |

평가시 고려사항

- 수행준거에 제시되어 있는 내용을 성공적으로 수행할 수 있는지를 평가해야 한다.
- 평가자는 다음 사항을 평가해야 한다.
- 반도체 설계와 반도체 공정에 대한 전반적인 이해 능력
- 설계 사양에 대한 이해 능력
- 경쟁제품과 설계 사양에 대한 비교 능력
- 개발할 반도체 제품이 적용될 응용처에 대한 동작 이해
- 설계에 사용될 IP와 기능 블록의 특성 파악 능력
- 개발할 반도체 제품의 전체 블록도 작성 능력
- 전체 개발 흐름도의 작성 능력
- 각 설계 단계별로 사용하는 설계 장비에 대한 이해능력

| 순번 | 관<br>련<br>기<br>초<br>능<br>력 |                                                       |  |
|----|----------------------------|-------------------------------------------------------|--|
|    | 주<br>요<br>영<br>역           | 하<br>위<br>영<br>역                                      |  |
| 1  | 의사소통능력                     | 경청<br>능력,<br>문서이해<br>능력,<br>문서작성<br>능력,<br>의사표현<br>능력 |  |
| 2  | 문제해결능력                     | 문제처리<br>능력,<br>사고력                                    |  |
| 3  | 자원관리능력                     | 물적자원관리<br>능력,<br>시간자원관리<br>능력,<br>인적자원관리<br>능력        |  |
| 4  | 정보능력                       | 정보처리<br>능력,<br>컴퓨터활용<br>능력                            |  |
| 5  | 기술능력                       | 기술선택<br>능력,<br>기술이해<br>능력,<br>기술적용<br>능력              |  |

| 구<br>분             |        | 내<br>용                           |  |
|--------------------|--------|----------------------------------|--|
| 직무명칭(능력단위명)        |        | 반도체개발(반도체<br>아키텍처<br>설계)         |  |
| 분류번호               | 기존     | 1903060102_18v4                  |  |
|                    | 현재     | 1903060102_23v5                  |  |
| 개발·개선연도            | 현재     | 2023                             |  |
|                    | 최초(1차) | 2018                             |  |
| 버전번호               |        | v5                               |  |
| 개발·개선기관            | 현재     | 전자<br>산업인적자원개발위원회(한국전자정보통신산업진흥회) |  |
|                    | 최초(1차) | 한국반도체산업협회,한국반도체산업협회,한국반도체산업협회    |  |
| 향후<br>보완<br>연도(예정) |        | 2028                             |  |

| 분류번호<br>:       | 1903060118_23v5                                                                                                                                            |
|-----------------|------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 능력단위<br>명칭<br>: | 아날로그<br>회로<br>아키텍처<br>설계                                                                                                                                   |
| 능력단위<br>정의<br>: | 아날로그<br>회로<br>아키텍처<br>설계란<br>시스템에서<br>요구하는<br>사양과<br>표준에<br>근거<br>하여<br>개발<br>IP의<br>구조<br>및<br>블록<br>단위<br>설계,<br>공정의<br>소자특성<br>분석을<br>수행하<br>는<br>능력이다. |

| 능<br>력<br>단<br>위<br>요<br>소        | 수<br>행<br>준<br>거                                                                                                                                                                                                                                  |
|-----------------------------------|---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
|                                   | 1.1<br>설계<br>IP를<br>통해<br>시스템에서<br>구현하고자<br>하는<br>기능을<br>이해할<br>수<br>있다.<br>1.2<br>설계<br>IP의<br>표준<br>동향을<br>파악할<br>수<br>있다.<br>1.3<br>시스템에서<br>요구하는<br>기능을<br>만족할<br>수<br>있는<br>IP<br>스펙을<br>정의할<br>수<br>있다.                                     |
|                                   | 1.4<br>설계<br>IP의<br>입력신호,<br>출력신호와<br>제어신호의<br>특징을<br>파악할<br>수<br>있다.<br>1.5<br>주변<br>블록을<br>확인하여<br>잡음에<br>대한<br>영향을<br>확인할<br>수<br>있다.<br>【지식】<br>• 시스템<br>동작<br>시나리오<br>• 시나리오<br>변화에<br>따른<br>칩의<br>동작<br>주파수,<br>사용<br>전원,<br>동작<br>블록<br>정보 |
| 1903060118_23v5.1                 | • IP<br>표준별<br>주요<br>변경<br>성능<br>지표<br>• 개발<br>IP<br>별<br>일반적인<br>설계<br>구조<br>및<br>구조별<br>성능<br>제약사항<br>• 동작<br>주파수에<br>따른<br>잡음<br>영향<br>• 시스템<br>신호<br>흐름                                                                                       |
| 시스템<br>사양<br>분석하기                 | 【기술】<br>• 제품의<br>기능을<br>기술적<br>스펙으로<br>변환할<br>수<br>있는<br>아키텍처<br>기술<br>• 개발<br>IP와<br>관련한<br>시스템<br>시나리오를<br>구분하고<br>이를<br>기술적<br>스펙으로<br>변환할<br>수<br>있는<br>기술                                                                                    |
|                                   | • IP의<br>스펙을<br>만족할<br>수<br>있는<br>블록<br>단위<br>설계<br>기술<br>• IP<br>표준<br>동향<br>검색<br>기술<br>【태도】<br>• 개발<br>IP<br>뿐만<br>아니라<br>시스템<br>전반에<br>대한<br>동작과<br>블록<br>간<br>상호<br>영향을<br>포괄적으로<br>이해하고<br>파악하려는<br>관심과<br>열정                               |
|                                   | • 설계<br>IP의<br>최근<br>동향을<br>꼼꼼하게<br>지속적으로<br>파악하는<br>꾸준함<br>• 고객의<br>요구<br>기능을<br>기술적인<br>스펙으로<br>빠짐없이<br>반영하였는지<br>검토할<br>수<br>있는<br>꼼꼼함                                                                                                         |
|                                   | 2.1<br>설계<br>IP를<br>몇<br>개의<br>기능<br>블록으로<br>나누어<br>설계할지<br>선정할<br>수<br>있다.<br>2.2<br>각<br>기능<br>블록<br>단위로<br>입·출력<br>신호를<br>정의할<br>수<br>있다.<br>2.3<br>기능<br>블록<br>간의<br>제어<br>신호를<br>정의할<br>수<br>있다.                                             |
|                                   | 2.4<br>각<br>기능<br>블록의<br>전원<br>및<br>조절<br>신호<br>조건에<br>따른<br>기능을<br>모델링할<br>수<br>있다.<br>2.5<br>모델링<br>한<br>기능<br>블록을<br>연결하여,<br>원하는<br>동작을<br>할<br>수<br>있는지<br>시뮬레이션을<br>수행할<br>수<br>있다.                                                         |
| 1903060118_23v5.2<br>블록단위<br>설계하기 | 2.6<br>시뮬레이션<br>결과가<br>주어진<br>스펙<br>대비<br>충분한<br>성능을<br>갖는지<br>확인할<br>수<br>있다.<br>2.7<br>성능<br>부족<br>시<br>문제점을<br>분석하고<br>개선점을<br>도출할<br>수<br>있다.<br>【지식】                                                                                         |
|                                   | • 다양한<br>기능의<br>아날로그<br>회로<br>설계<br>기법<br>• 회로<br>해석과<br>분석<br>기법<br>• 아날로그<br>회로의<br>모델링<br>기법                                                                                                                                                   |
|                                   | • 아날로그<br>회로<br>설계를<br>위한<br>공정과<br>소자의<br>물성<br>특성<br>• 시스템<br>레벨<br>연결<br>신호의<br>제어<br>조건                                                                                                                                                       |

|                   | 【기술】                                                                        |
|-------------------|-----------------------------------------------------------------------------|
|                   | • 아날로그<br>매크로<br>레벨<br>회로<br>설계<br>기술                                       |
|                   | • 아날로그<br>매크로<br>레벨<br>회로<br>분석<br>기술                                       |
|                   | • 아날로그<br>기능<br>블록<br>모델링<br>기술                                             |
| 1903060118_23v5.2 | • 아날로그<br>회로<br>시스템<br>설계<br>기술                                             |
|                   | 【태도】                                                                        |
| 블록단위<br>설계하기      | • 시스템과의<br>인터페이스를<br>적극적으로<br>반영할<br>수<br>있는<br>자세                          |
|                   | • IP의<br>설계<br>스펙을<br>보다<br>적은<br>소모전력,<br>크기,<br>성능으로<br>구현하고자<br>하는       |
|                   | 도전적인<br>자세                                                                  |
|                   | 다른<br>설계<br>결과의<br>장점을<br>적극적으로<br>수용하여<br>더<br>좋은<br>결과를<br>•              |
|                   | 도출하려는<br>자세                                                                 |
|                   | 3.1<br>설계<br>공정의<br>라이브러리<br>파일을<br>확인하여,<br>턴<br>온<br>저항<br>값이<br>다른<br>주요 |
|                   | 트랜지스터와<br>수동소자의<br>성능을<br>개괄적으로<br>파악할<br>수<br>있다.                          |
|                   | 3.2<br>주요<br>트랜지스터의<br>전압,<br>전류간<br>특성을<br>시뮬레이션을<br>통해<br>확인할<br>수        |
|                   | 있다.                                                                         |
|                   | 3.3<br>주요<br>트랜지스터의<br>Body<br>Effect<br>적용에<br>따른<br>전압,<br>전류간<br>특성을     |
|                   | 시뮬레이션을<br>통해<br>확인할<br>수<br>있다.                                             |
|                   | 3.4<br>트랜지스터의<br>On<br>저항<br>값을<br>확인할<br>수<br>있다.                          |
|                   | 3.5<br>인버터<br>체인을<br>구성하여,<br>트랜지스터<br>크기에<br>따른<br>지연시간,<br>상승시간,          |
|                   | 하강시간에<br>대한<br>정보를<br>확인할<br>수<br>있다.                                       |
|                   | 【지식】                                                                        |
|                   | 공정별<br>단위소자의<br>전기적<br>특성,<br>온도특성,<br>내압특성,<br>전류<br>구동<br>능력              |
|                   | •                                                                           |
|                   | 등<br>세부<br>공정<br>특성                                                         |
|                   | •<br>단위<br>소자의<br>평면,<br>수직적<br>구조                                          |
| 1903060118_23v5.3 | 공정<br>순서<br>및<br>마스크<br>층별<br>공정<br>매개변수(Process<br>Parameter)<br>•         |
| 설계공정<br>분석하기      | •<br>적용<br>패키지의<br>열<br>특성                                                  |
|                   | 공정<br>파라미터를<br>적용한<br>단위<br>소자<br>시뮬레이션<br>기법<br>•                          |
|                   | 【기술】                                                                        |
|                   | • 단위<br>소자의<br>전류,<br>전압에<br>따른<br>동작<br>속도<br>평가<br>기술                     |
|                   | • 단위<br>소자의<br>매칭<br>파라미터를<br>적용하여<br>설계<br>타당성을<br>평가하는<br>기술              |
|                   | • 단위<br>소자의<br>온도<br>특성을<br>적용하여<br>설계<br>타당성을<br>평가하는<br>기술                |
|                   | • 공정<br>매개변수<br>코너<br>값에<br>따른<br>설계<br>기능의<br>만족<br>여부<br>등을<br>평가하는       |
|                   | 기술                                                                          |
|                   | •<br>단위<br>소자의<br>주요<br>특성에<br>기반하여,<br>개발<br>IP의<br>스펙<br>만족<br>여부를        |
|                   | 개략적으로<br>판단할<br>수<br>있는<br>설계<br>마진<br>평가<br>기술                             |
|                   | 【태도】                                                                        |
|                   | • 미세한<br>공정의<br>특성<br>값을<br>놓치지<br>않고<br>분석할<br>수<br>있는<br>세심함과<br>정확성      |
|                   | • 설계<br>제약사항을<br>적극적으로<br>분석하여<br>개발<br>제품에<br>반영하고자<br>하는                  |
|                   | 적극적인<br>자세                                                                  |
|                   |                                                                             |

### 고려사항

-이 능력단위는 시스템에서 요구하는 스펙 및 표준에 근거하여 개발 IP의 구조를 검토하고, 요구하는 소모전력, 크기 , 성능목표를 설계 공정에서 달성할 수 있을지 단위 소자의 특성 분석을 수행하는 업무에 적용한다.

-이 능력단위는 반도체 소자 및 공정에 대한 기본적인 지식을 필요로 한다.

-이 능력단위는 개발하는 시스템의 종류에 따라 별도의 시스템에 대한 분석을 필요로 한다.

-시스템 사양이란 개발 제품의 사용자의 필요 기능을 만족하기 위한 기술적인 성능 지표로써, SoC 칩의 성능 지표를 각각의 구분된 IP 단위의 성능 지표로 분류하며, 이때 각 IP의 성능지표를 지칭한다.

-대표적인 아날로그 IP는 ADC, DAC, PLL, PMIC, DDRPHY, USB, HDMI 등이 있으며, 각 IP의 기능과 목표 성능을 만족하기 위한 구조에 따라 서로 다른 블록 단위 설계가 필요하다.

-'설계공정 분석하기' 능력단위요소에서는 공정의 설계권고사항(Design Guide)을 숙지하고 공정의 설계 매개변수 에 따라 아날로그 회로에 대한 시뮬레이션을 할 수 있도록 해야 한다.

-툴은 설계용 프로그램을 지칭하며, 설계자가 익숙할 수 있고 반도체 산업현장에서 일반적으로 사용하는 프로그램 에 적용 가능한 것을 말한다.

#### 자료 및 관련 서류

- 공정규격서(Process Specification)
- 시스템/제품 규격서
- IP 개발 의뢰서
- 제품 패키지 규격서
- 툴 매뉴얼
- 계측기 매뉴얼
- IP / 셀 라이브러리(Cell Library)

### 장비 및 도구

- 시뮬레이션 툴
- 평가용 계측기
- 분석용 계측기

#### 재료

• 해당사항 없음

#### 권장평가방법

• 평가자는 능력단위 아날로그 회로 아키텍처 설계의 수행준거에 제시되어 있는 내용을 평가하기 위해 이론과 실기를 나누어 평가하거나 종합적인 결과물의 평가 등 다양한 평가 방법을 사용할 수 있다. • 평가자는 다음 사항을 평가해야 한다.

| 권<br>장<br>평<br>가<br>방<br>법 | 평<br>가<br>유<br>형 |                  |  |
|----------------------------|------------------|------------------|--|
|                            | 과<br>정<br>평<br>가 | 결<br>과<br>평<br>가 |  |
| A.포트폴리오                    |                  |                  |  |
| B.문제해결<br>시나리오             |                  |                  |  |
| C.서술형시험                    | V                | V                |  |
| D.논술형시험                    |                  | V                |  |
| E.사례연구                     |                  |                  |  |
| F.평가자<br>질문                | V                |                  |  |
| G.평가자<br>체크리스트             |                  | V                |  |
| H.피평가자<br>체크리스트            |                  |                  |  |
| I.일지/저널                    |                  |                  |  |
| J.역할연기                     |                  |                  |  |
| K.구두발표                     | V                | V                |  |
| L.작업장평가                    |                  |                  |  |
| M.기타                       |                  |                  |  |

### 평가시 고려사항

• 수행준거에 제시되어 있는 내용을 성공적으로 수행할 수 있는지를 평가해야 한다.

- 평가자는 다음 사항을 평가해야 한다.
- 주어진 시스템에서 개발 IP와 관련된 주요 신호의 정의 여부
- 개발 IP의 주요 신호들은 어떤 것이 있고, 어떤 시나리오에서 전달 받을 수 있는지 이해 여부
- IP 설계를 위해 매크로 아키텍처로 블록 구분 및 분류에 대한 타당한 이유 제시 여부
- 매크로 아키텍처 시뮬레이션 조건이 시스템의 동작 시나리오를 충분히 반영하였는지 여부
- 설계 공정의 Design Guide를 충분히 숙지하였는지 여부
- 설계 공정 소자의 시뮬레이션 결과를 다른 공정 결과와 비교하여 특이점을 제시할 수 있는지 여부
- 소자 특성 분석 결과로부터 개발 IP의 성능 만족 여부를 예상할 수 있는지 여부

| 순번 | 관<br>련<br>기<br>초<br>능<br>력 |                                                                       |  |
|----|----------------------------|-----------------------------------------------------------------------|--|
|    | 주<br>요<br>영<br>역           | 하<br>위<br>영<br>역                                                      |  |
| 1  | 의사소통능력                     | 경청<br>능력,<br>기초외국어<br>능력,<br>문서이해<br>능력,<br>문서작성<br>능력,<br>의사표현<br>능력 |  |
| 2  | 문제해결능력                     | 문제처리<br>능력,<br>사고력                                                    |  |
| 3  | 자기개발능력                     | 경력개발<br>능력,<br>자기관리<br>능력,<br>자아인식<br>능력                              |  |
| 4  | 대인관계능력                     | 갈등관리<br>능력,<br>고객서비스<br>능력,<br>리더십<br>능력,<br>팀워크<br>능력,<br>협상<br>능력   |  |
| 5  | 정보능력                       | 정보처리<br>능력,<br>컴퓨터활용<br>능력                                            |  |

| 구<br>분             |        | 내<br>용                                          |  |
|--------------------|--------|-------------------------------------------------|--|
| 직무명칭(능력단위명)        |        | 반도체개발(아날로그<br>회로<br>아키텍처<br>설계)                 |  |
| 분류번호               | 기존     | 1903060103_18v4                                 |  |
|                    | 현재     | 1903060118_23v5,1903060119_23v5,1903060120_23v5 |  |
| 개발·개선연도            | 현재     | 2023                                            |  |
|                    | 최초(1차) | 2018                                            |  |
| 버전번호               |        | v5                                              |  |
| 개발·개선기관            | 현재     | 전자<br>산업인적자원개발위원회(한국전자정보통신산업진흥회)                |  |
|                    | 최초(1차) | 한국반도체산업협회                                       |  |
| 향후<br>보완<br>연도(예정) |        | 2028                                            |  |

| 분류번호<br>:       | 1903060119_23v5                                                                                                                                                                                                                 |
|-----------------|---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 능력단위<br>명칭<br>: | 아날로그<br>회로<br>소자레벨<br>설계                                                                                                                                                                                                        |
| 능력단위<br>정의<br>: | 아날로그<br>회로<br>소자레벨<br>설계란<br>설계<br>IP의<br>블록<br>단위<br>스펙에<br>근거하여<br>트<br>랜지스터<br>레벨의<br>단위<br>소자로<br>회로를<br>구성하고,<br>크기<br>변경을<br>통해<br>원하는<br>기능과<br>성능을<br>만족하는지<br>시뮬레이션을<br>수행하고<br>출력<br>파형을<br>통해<br>이를<br>분석하는<br>능력이다. |

| 능<br>력<br>단<br>위<br>요<br>소             | 수<br>행<br>준<br>거                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           |
|----------------------------------------|----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 1903060119_23v5.1<br>블록별<br>회로<br>구성하기 | 1.1<br>블록별<br>설계<br>스펙을<br>이해할<br>수<br>있다.<br>1.2<br>블록별<br>입출력<br>신호와<br>제어신호의<br>비트<br>수를<br>파악할<br>수<br>있다.<br>1.3<br>블록의<br>기능을<br>만족하기<br>위한<br>기존<br>회로도면,<br>참고<br>자료의<br>해석을<br>통해<br>회로<br>구조를<br>결정할<br>수<br>있다.<br>1.4<br>회로<br>구조에<br>맞는<br>단위<br>소자의<br>기본<br>크기<br>정보<br>입력<br>후<br>배치를<br>수행할<br>수<br>있다.<br>1.5<br>소자들을<br>서로<br>연결하여<br>회로도면을<br>그릴<br>수<br>있다.<br>【지식】<br>다양한<br>기능의<br>아날로그<br>회로<br>설계<br>기법<br>•<br>회로<br>해석과<br>분석<br>기법<br>•<br>아날로그<br>회로의<br>모델링<br>기법<br>•<br>•<br>아날로그<br>회로<br>설계를<br>위한<br>공정과<br>소자의<br>물성<br>특성<br>•<br>아날로그<br>회로도면의<br>각<br>소자<br>심볼별<br>특징<br>회로<br>도면과<br>커스텀<br>레이아웃<br>배치<br>구조의<br>관계<br>•<br>【기술】<br>• 아날로그<br>회로도면<br>편집<br>툴<br>활용<br>기술<br>• 아날로그<br>회로<br>시뮬레이션<br>툴<br>활용<br>기술<br>• 아날로그<br>회로<br>분석<br>기술<br>• 아날로그<br>기능<br>블록<br>모델링<br>기술<br>【태도】<br>• 회로를<br>간단하게<br>구성하려는<br>노력<br>• 타<br>설계와<br>비교를<br>통하여<br>수용하고<br>더<br>좋은<br>설계를<br>도출하려는<br>자세<br>• 커스텀<br>레아아웃<br>설계자의<br>사전<br>이해를<br>배려한<br>회로도면의<br>글,<br>수치를<br>적극<br>활용하는자세 |

| 1903060119_23v5.2<br>시뮬레이션하기 | 2.1<br>구성한<br>회로도면에서<br>넷리스트(netlist)<br>정보를<br>추출할<br>수<br>있다.<br>2.2<br>블록<br>단위<br>구성<br>회로의<br>기능,<br>성능<br>확인을<br>위한<br>테스트<br>벤치(Test<br>Bench)를<br>작성할<br>수<br>있다.<br>2.3<br>테스트<br>벤치를<br>직류(DC),<br>교류(AC),<br>시간(TR)<br>관점에서<br>모두<br>확인해야<br>하는지<br>검토할<br>수<br>있다.<br>2.4<br>설계<br>공정에서<br>제공하는<br>라이브러리<br>파일과<br>추출한<br>넷리스트(netlist)<br>파일을<br>연결하여<br>시뮬레이션을<br>수행할<br>수<br>있다.<br>2.5<br>시뮬레이션<br>결과를<br>그래픽<br>파일을<br>통해<br>원하는<br>기능과<br>성능을<br>만족하는지<br>확인할<br>수<br>있다.<br>2.6<br>구성한<br>회로의<br>크기<br>정보<br>변경,<br>설계<br>구조<br>변경<br>통해<br>원하는<br>결과를<br>얻을<br>때까지<br>시뮬레이션을<br>반복<br>수행할<br>수<br>있다.<br>2.7<br>공정의<br>제조과정에서<br>발생할<br>수<br>있는<br>변동을<br>고려한<br>코너<br>조건<br>라이브러리<br>파일을<br>연결하고,<br>테스트<br>벤치의<br>전압,<br>온도<br>조건을<br>변경하여<br>시뮬레이션을<br>수행할<br>수<br>있다.<br>2.8<br>블록<br>단위<br>설계가<br>완료되면,<br>IP<br>레벨에서<br>연결한<br>블록들이<br>기능과<br>성능을<br>만족하도록<br>시뮬레이션<br>과정을<br>수행할<br>수<br>있다.<br>2<br>9<br>제<br>조<br>과<br>정<br>의<br>환<br>경<br>변<br>화<br>에<br>의<br>한<br>예<br>측<br>수<br>율<br>확<br>인<br>을<br>위<br>한<br>몬테카를로(monte-Carlo)<br>시뮬레이션을<br>수행하고,<br>강건<br>설계를<br>위한<br>개선을<br>할<br>수<br>있다.<br>【지식】<br>• 설계규격서<br>분석<br>기법<br>시<br>뮬<br>레<br>이<br>션<br>방<br>법<br>론<br>(<br>직<br>류<br>(<br>D<br>C<br>)<br>,<br>교<br>류<br>(<br>A<br>C<br>)<br>,<br>시<br>간<br>,<br>온<br>도<br>,<br>•<br>몬테카를로(Monte-Carlo)<br>해석<br>등)<br>• 아날로그<br>회로<br>시뮬레이션<br>결과<br>분석<br>기법<br>• 반도체<br>제조공정의<br>변동<br>개념,<br>코너<br>조건<br>시뮬레이션<br>방법<br>• 몬테카를로(Monte-Carlo)<br>시뮬레이션의<br>개념,<br>변경<br>조건의<br>설정<br>방법<br>【기술】<br>•<br>아날로그<br>회로도면<br>편집<br>툴<br>활용<br>기술<br>아날로그<br>회로<br>시뮬레이션<br>툴<br>활용<br>기술<br>•<br>•<br>시뮬레이션<br>결과(파형)<br>해석<br>및<br>분석<br>툴<br>활용<br>기술<br>회로<br>해석<br>기술<br>• |
|------------------------------|----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
|                              |                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                |
|                              | •<br>코너<br>조건,<br>수율<br>조건에<br>대한<br>안정성<br>해석<br>기술                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           |
|                              | 【태도】                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           |
|                              | • 설계규격서의<br>세부<br>내용을<br>꼼꼼히<br>점검하려는<br>자세                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    |
|                              | • 시뮬레이션<br>결과를<br>세부적으로<br>분석하려는<br>자세                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         |
|                              | • 시뮬레이션<br>결과를<br>양산성<br>확보까지<br>넓게<br>확장하여<br>연계하려는<br>자세                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     |
|                              | 3.1<br>커스텀<br>레이아웃<br>검증이<br>완료된<br>GDS<br>파일로부터<br>포스트<br>netlist를                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            |
|                              | 추출할<br>수<br>있다.<br>3.2<br>프리<br>시뮬레이션을<br>수행한<br>테스트벤치에<br>포스트<br>netlist를<br>연결하여                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             |
|                              | 소자들을<br>인식하는지<br>점검할<br>수<br>있다.                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               |
| 1903060119_23v5.3            | 3.3<br>IP<br>레벨의<br>포스트<br>시뮬레이션<br>결과가<br>프리<br>시뮬레이션<br>결과와<br>성능                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            |
| 포스트<br>시뮬레이션하기               | 차이가<br>발생하는지<br>확인할<br>수<br>있다.                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                |
|                              | 3.4<br>커스텀<br>레이아웃<br>회로의<br>성능<br>열화<br>항목을<br>분석할<br>수<br>있다.                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                |
|                              | 3.5<br>커스텀<br>레이아웃<br>회로<br>수정<br>방향을<br>제안하여<br>시뮬레이션<br>결과를                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  |
|                              | 최적화할<br>수<br>있다.                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               |

|                   | 【지식】                                                                                                                                                                                   |  |  |  |  |
|-------------------|----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|--|--|--|--|
|                   | 아날로그회로<br>분석<br>•                                                                                                                                                                      |  |  |  |  |
|                   | 아날로그<br>회로<br>시뮬레이션<br>결과<br>분석<br>기법<br>•                                                                                                                                             |  |  |  |  |
|                   | 반도체<br>제조<br>공정의<br>변동<br>개념,<br>코너<br>조건<br>시뮬레이션<br>방법<br>•<br>• 몬테카를로(Monte-Carlo)<br>시뮬레이션의<br>개념,<br>변경<br>조건의<br>설정<br>방법<br>LPE(Layout<br>Parameter<br>Extraction)<br>추출방법<br>• |  |  |  |  |
|                   |                                                                                                                                                                                        |  |  |  |  |
|                   |                                                                                                                                                                                        |  |  |  |  |
|                   | •<br>기생<br>저항,<br>커패시터<br>추출<br>이유<br>및<br>시뮬레이션<br>Vs.<br>정확도<br>검토<br>방법                                                                                                             |  |  |  |  |
|                   | 커스텀<br>레이아웃<br>설계<br>개선<br>방법<br>•                                                                                                                                                     |  |  |  |  |
|                   | 【기술】                                                                                                                                                                                   |  |  |  |  |
|                   | •<br>아날로그<br>회로도면<br>편집<br>툴<br>활용<br>기술                                                                                                                                               |  |  |  |  |
| 1903060119_23v5.3 | •<br>아날로그<br>회로<br>시뮬레이션<br>툴<br>활용<br>기술                                                                                                                                              |  |  |  |  |
| 포스트<br>시뮬레이션하기    | 시뮬레이션<br>결과(파형)<br>해석<br>및<br>분석<br>툴<br>활용<br>기술<br>•                                                                                                                                 |  |  |  |  |
|                   | 회로<br>해석<br>기술<br>•                                                                                                                                                                    |  |  |  |  |
|                   | 코너<br>조건,<br>수율<br>조건에<br>대한<br>안정성<br>해석<br>기술<br>•                                                                                                                                   |  |  |  |  |
|                   | 커스텀<br>레이아웃<br>설계<br>툴<br>활용<br>기술<br>•                                                                                                                                                |  |  |  |  |
|                   | 【태도】                                                                                                                                                                                   |  |  |  |  |
|                   | 포스트<br>시뮬레이션<br>결과를<br>양산성<br>확보까지<br>넓게<br>확장하여<br>연계하려는<br>•                                                                                                                         |  |  |  |  |
|                   | 자세                                                                                                                                                                                     |  |  |  |  |
|                   | 포스트<br>시뮬레이션<br>전,<br>주요<br>관리<br>신호의<br>속도,<br>민감도의<br>고려<br>및<br>매칭<br>•                                                                                                             |  |  |  |  |
|                   | 특성을<br>사전<br>고려하여<br>커스텀<br>레이아웃을<br>Guide<br>할<br>수<br>있는<br>준비된<br>자세                                                                                                                |  |  |  |  |
|                   | 커스텀<br>레이아웃의<br>진행<br>상황을<br>수시로<br>확인하여,<br>포스트<br>시뮬레이션<br>•                                                                                                                         |  |  |  |  |
|                   | 전에<br>개발<br>IP의<br>성능을<br>최적화<br>할<br>수<br>있는<br>시야를<br>확보하려는<br>자세                                                                                                                    |  |  |  |  |

### 고려사항

-이 능력단위는 설계 IP의 블록 단위 스펙에 근거하여 트랜지스터 레벨의 단위 소자로 회로를 구성하고, 크기 변경을 통해 원하는 기능과 성능을 만족하는지 시뮬레이션을 수행하고 출력 파형을 통해 이를 분석하는 업무에 적용한다.

-이 능력단위는 반도체 소자 및 공정에 대한 기본적인 지식을 필요로 한다.

-'시뮬레이션하기' 능력단위요소에서는 공정의 설계권고사항(Design Guide)을 숙지하고 공정의 설계 매개변수에 따라 아날로그 회로에 대한 시뮬레이션을 할 수 있도록 해야 한다.

-'포스트 시뮬레이션하기'능력단위요소에서는 단순히 시뮬레이션을 수행할 수 있는 것이 아닌 '블록별 회로 구성하 기'에서 단순한 심볼로 그려진 회로도면을 효과적으로 커스텀 레이아웃 할 수 있는 설계 방향을 미리 알고 있는 것을 평가해야 한다. 아날로그 회로 설계자의 작업 지침에 따라 커스텀 레이아웃의 진행 방향이 사전 결정되어야 한다.

-'포스트 시뮬레이션하기' 수행 시 커스텀 레이아웃 도면에 대한 성능 제약 조건을 사전에 충분히 알고 있어야 수정 방향을 쉽게 찾을 수 있다. 아날로그 설계자는 이론적인 회로 구조에 대한 이해 뿐 만 아니라, 커스텀 레이아웃, 공정 특성 등 유사 직무의 주요 설계정보에 대한 지식을 골고루 갖추어야 설계 능력이 향상될 수 있다.

-툴은 설계용 프로그램을 지칭하며, 설계자가 익숙할 수 있고 반도체 산업현장에서 일반적으로 사용하는 프로그램 에 적용 가능한 것을 말한다.

#### 자료 및 관련 서류

- 시스템/제품 규격서
- 제품 패키지 규격서
- 툴 매뉴얼
- 계측기 매뉴얼
- IP / 셀 라이브러리(Cell Library)

장비 및 도구

- 워크스테이션
- 시뮬레이션 툴

#### 재료

• 해당사항 없음

#### 권장평가방법

• 평가자는 능력단위 아날로그 회로 소자레벨 설계의 수행준거에 제시되어 있는 내용을 평가하기 위해 이론과 실기를 나누어 평가하거나 종합적인 결과물의 평가 등 다양한 평가 방법을 사용할 수 있다. • 평가자는 다음 사항을 평가해야 한다.

| 권<br>장<br>평<br>가<br>방<br>법 | 평<br>가<br>유<br>형 |                  |
|----------------------------|------------------|------------------|
|                            | 과<br>정<br>평<br>가 | 결<br>과<br>평<br>가 |
| A.포트폴리오                    |                  |                  |
| B.문제해결<br>시나리오             |                  |                  |
| C.서술형시험                    | V                | V                |
| D.논술형시험                    |                  | V                |
| E.사례연구                     | V                |                  |
| F.평가자<br>질문                | V                |                  |
| G.평가자<br>체크리스트             |                  | V                |
| H.피평가자<br>체크리스트            |                  |                  |
| I.일지/저널                    |                  |                  |
| J.역할연기                     |                  |                  |
| K.구두발표                     | V                | V                |
| L.작업장평가                    |                  |                  |
| M.기타                       |                  |                  |

### 평가시 고려사항

- 수행준거에 제시되어 있는 내용을 성공적으로 수행할 수 있는지를 평가해야 한다.
- 평가자는 다음 사항을 평가해야 한다.
- 규격서에 제시된 블록 및 회로 구성 결과물
- 시뮬레이션 환경 구축 방법과 사용법 숙지 여부
- 트랜지스터 레벨, 회로 레벨, 블록 레벨, 시스템 레벨 시뮬레이션 방법 숙지 여부
- 레이아웃으로부터 추출된 물리적 특성 적용한 재검증 방법 숙지 여부
- 규격서를 기준으로 설계 제약 사항 적용 방법 파악 여부

| 순번 | 관<br>련<br>기<br>초<br>능<br>력 |                                                                       |
|----|----------------------------|-----------------------------------------------------------------------|
|    | 주<br>요<br>영<br>역           | 하<br>위<br>영<br>역                                                      |
| 1  | 의사소통능력                     | 경청<br>능력,<br>기초외국어<br>능력,<br>문서이해<br>능력,<br>문서작성<br>능력,<br>의사표현<br>능력 |
| 2  | 문제해결능력                     | 문제처리<br>능력,<br>사고력                                                    |
| 3  | 자기개발능력                     | 경력개발<br>능력,<br>자기관리<br>능력,<br>자아인식<br>능력                              |
| 4  | 대인관계능력                     | 갈등관리<br>능력,<br>고객서비스<br>능력,<br>리더십<br>능력,<br>팀워크<br>능력,<br>협상<br>능력   |
| 5  | 정보능력                       | 정보처리<br>능력,<br>컴퓨터활용<br>능력                                            |

| 구<br>분             |        | 내<br>용                                          |
|--------------------|--------|-------------------------------------------------|
| 직무명칭(능력단위명)        |        | 반도체개발(아날로그<br>회로<br>소자레벨<br>설계)                 |
| 분류번호               | 기존     | 1903060103_18v4                                 |
|                    | 현재     | 1903060118_23v5,1903060119_23v5,1903060120_23v5 |
| 개발·개선연도            | 현재     | 2023                                            |
|                    | 최초(1차) | 2018                                            |
| 버전번호               |        | v5                                              |
| 개발·개선기관            | 현재     | 전자<br>산업인적자원개발위원회(한국전자정보통신산업진흥회)                |
|                    | 최초(1차) | 한국반도체산업협회                                       |
| 향후<br>보완<br>연도(예정) |        | 2028                                            |

| 분류번호<br>:       | 1903060120_23v5                                                                                                                                                                                             |
|-----------------|-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 능력단위<br>명칭<br>: | 아날로그<br>회로<br>시스템<br>설계                                                                                                                                                                                     |
| 능력단위<br>정의<br>: | 아날로그<br>회로<br>시스템<br>설계란<br>시험<br>보드의<br>제작<br>및<br>검사<br>장비의<br>활용을<br>통해<br>IP의<br>성능을<br>검증하고,<br>설계<br>IP의<br>다양한<br>정보를<br>포함한<br>디자인<br>키트(<br>Design<br>kit)를<br>제작하여<br>시스템<br>설계를<br>수행하는<br>능력이다. |

| 1.1<br>설계<br>IP의<br>검증에<br>필요한<br>입력신호와<br>제어신호의<br>세팅<br>값에<br>결과와<br>외부<br>보드에<br>연결되어야<br>하는<br>소자<br>정보<br>등을<br>시험<br>기술할<br>수<br>있다.<br>1.2<br>검증용<br>보드<br>제작을<br>위한<br>보드<br>회로도면을<br>직접<br>설계하거나<br>도면이<br>적절하게<br>구성되었는지<br>검토할<br>수<br>있다.<br>1.3<br>검증용<br>보드<br>제작을<br>위한<br>아트웍(Artwork)<br>도면을<br>직접<br>설계한<br>도면이<br>설계<br>IP의<br>성능<br>열화를<br>유발하지<br>않는지<br>검토할<br>1.4<br>검증용<br>보드를<br>구성하는<br>소자들을<br>파악,<br>확보하여<br>검증<br>수<br>있다.<br>1.5<br>검증에<br>필요한<br>장비<br>확인을<br>통해<br>측정환경을<br>구성할<br>수<br>있다.<br>【지식】<br>• 아날로그<br>회로의<br>대표적인<br>기능별<br>설계<br>구조<br>• 회로도면의<br>계층<br>구조<br>및<br>연결선에<br>따른<br>신호<br>흐름<br>해석<br>방법<br>• 조절<br>신호에<br>따라<br>내부<br>설계<br>회로의<br>바뀌는<br>기능의<br>해석<br>방법<br>• 논리적<br>회로<br>도면과<br>물리적<br>회로<br>도면의<br>구조<br>• 매칭,<br>고속<br>신호와<br>같은<br>다양한<br>신호에<br>대한<br>보드<br>환경의<br>신호<br>1903060120_23v5.1<br>• 보드<br>설계,<br>부품<br>수집,<br>보드<br>제작의<br>과정<br>검증환경<br>준비하기<br>• 계측<br>장비에<br>대한<br>이해<br>• 장비의<br>측정<br>오차를<br>최소화<br>하는<br>방법<br>【기술】<br>아날로그<br>설계<br>회로의<br>회로도면을<br>조작할<br>수<br>있는<br>설계<br>툴<br>•<br>•<br>보드<br>설계<br>회로도면을<br>조작할<br>수<br>있는<br>설계<br>툴<br>사용<br>기술<br>보드의<br>물리적<br>설계<br>회로도면을<br>조작할<br>수<br>있는<br>설계<br>툴<br>사용<br>•<br>•<br>신호<br>왜곡<br>및<br>성능<br>최적화를<br>위한<br>보드<br>설계<br>기술<br>전원,<br>입력신호발생기,<br>출력<br>결과<br>측정<br>등<br>계측에<br>필요한<br>•<br>기술<br>측정<br>결과에<br>대한<br>해석<br>기술<br>•<br>【태도】<br>• 설계도면의<br>신호흐름,<br>모든<br>핀들의<br>동작을<br>하나하나<br>따져<br>꼼꼼함<br>• 아날로그<br>회로<br>설계<br>뿐만<br>아니라<br>보드<br>설계,<br>인접한<br>소자에<br>등<br>다른<br>설계<br>영역,<br>외부<br>변수까지<br>놓치지<br>않고<br>분석할<br>수<br>있는 | 따른<br>출력<br>계획서로<br>설계한<br>설계하거나<br>수<br>있다.<br>세트를<br>구성할<br>특성<br>사용<br>기술<br>기술<br>장비<br>사용<br>볼<br>수<br>있는<br>대한<br>영향<br>수용성 |
|-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|-----------------------------------------------------------------------------------------------------------------------------------|

|                         | 2.1<br>전원을<br>인가하여<br>설계한<br>검증<br>보드가<br>설계<br>의도와<br>다르게<br>오픈(open)          |
|-------------------------|---------------------------------------------------------------------------------|
|                         | 또는<br>쇼트(short)된<br>부분이<br>있는지<br>확인할<br>수<br>있다.                               |
|                         | 2.2<br>시험계획서의<br>기술한<br>모드<br>변화를<br>변경하며,<br>각<br>모드별<br>출력<br>결과를             |
|                         | 계측할<br>수<br>있다.                                                                 |
|                         | 2.3<br>측정<br>결과를<br>측정환경을<br>포함하여<br>정리하고,<br>원하는<br>성능<br>기준을                  |
|                         | 만족하는지<br>점검할<br>수<br>있다.                                                        |
|                         | 2.4<br>성능<br>열화<br>발생시<br>시뮬레이션<br>결과와<br>측정<br>결과를<br>매칭시켜<br>원인이              |
|                         | 되는<br>블록을<br>파악할<br>수<br>있다.                                                    |
|                         | 2.5<br>성능<br>열화의<br>원인이<br>되는<br>설계<br>블록<br>수정을<br>통해<br>설계<br>IP를<br>최적화할     |
|                         | 수<br>있다.                                                                        |
|                         | 2.6<br>여러<br>개의<br>칩을<br>측정하여<br>칩간<br>성능<br>편차가<br>충분히<br>만족할<br>만한지           |
|                         | 확인할<br>수<br>있다.                                                                 |
|                         |                                                                                 |
|                         | 2.7<br>측정<br>결과의<br>통계적<br>분석을<br>통해<br>대량<br>양산<br>상황의<br>안정성을<br>점검할<br>수     |
|                         | 있다.                                                                             |
|                         | 【지식】                                                                            |
|                         | 아날로그<br>회로의<br>대표적인<br>기능별<br>설계<br>구조<br>•                                     |
| 1903060120_23v5.2       | 회로도면의<br>hierarchy<br>구조<br>및<br>연결선에<br>따른<br>신호<br>흐름<br>해석<br>방법<br>•        |
| 아날로그<br>회로<br>검증하기      | •<br>조절<br>신호에<br>따라<br>내부<br>설계<br>회로의<br>바뀌는<br>기능에<br>대한<br>해석<br>방법         |
|                         | 매칭,<br>고속<br>신호와<br>같은<br>다양한<br>신호에<br>대한<br>보드<br>환경의<br>신호<br>특성<br>•        |
|                         | •<br>IP<br>성능<br>계측을<br>위한<br>주요<br>장비<br>사용<br>방법에<br>대한<br>이해                 |
|                         | • 장비의<br>측정<br>오차를<br>최소화<br>하는<br>방법                                           |
|                         | 【기술】                                                                            |
|                         | • 시험계획서를<br>해석하는<br>기술                                                          |
|                         | • 전원,<br>입력<br>신호<br>발생기,<br>출력<br>결과<br>측정<br>등<br>계측에<br>필요한<br>장비<br>사용      |
|                         | 기술                                                                              |
|                         | • 측정<br>결과에<br>대한<br>해석<br>기술                                                   |
|                         | • 측정<br>결과<br>변화를<br>설계<br>회로의<br>특성으로<br>변환하여<br>문제를<br>해석할<br>수               |
|                         | 있는<br>기술                                                                        |
|                         | 【태도】                                                                            |
|                         |                                                                                 |
|                         | • 설계도면의<br>신호<br>흐름,<br>모든<br>핀의<br>동작을<br>하나하나<br>따져<br>볼<br>수<br>있는           |
|                         | 꼼꼼함                                                                             |
|                         | • 측정<br>오차를<br>최소화하여<br>측정의<br>정확도를<br>높이려는<br>섬세함                              |
|                         | • 문제<br>현상<br>발생시<br>다양한<br>측정<br>방법의<br>변화를<br>통해<br>문제가<br>되는<br>설계의          |
|                         | 원인을<br>밝힐<br>수<br>있는<br>창의력                                                     |
|                         | 3.1<br>설계해야<br>하는<br>디자인<br>키트(Design<br>kit)의<br>구성<br>파일을<br>파악할<br>수<br>있다.  |
|                         | 3.2<br>설계<br>회로,<br>측정<br>결과를<br>바탕으로<br>IP의<br>데이터시트를<br>작성할<br>수<br>있다.       |
|                         | 3.3<br>설계<br>IP의<br>제어신호에<br>따른<br>기능을<br>모델링<br>한<br>베릴로그(Verilog)<br>파일을      |
|                         | 설계할<br>수<br>있다.                                                                 |
|                         | 3.4<br>설계<br>IP의<br>레아아웃<br>정보가<br>기술된<br>LEF,<br>GDS<br>파일을<br>설계할<br>수<br>있다. |
|                         | 3.5<br>설계<br>IP의<br>클럭<br>신호와<br>부하<br>커패시턴스<br>조건에<br>따라<br>출력<br>파형의          |
| 1903060120_23v5.3       | 타이밍<br>정보를<br>알<br>수<br>있는<br>.lib<br>파일을<br>설계할<br>수<br>있다.                    |
| IP<br>디자인<br>모델<br>설계하기 | 3.6<br>SoC<br>설계자<br>또는<br>IP<br>사용<br>고객과<br>합의하여,<br>요구하는<br>추가<br>파일의        |
|                         | 목록과<br>전달<br>일정,<br>파일의<br>버전에<br>대하여<br>계획을<br>수립할<br>수<br>있다.                 |
|                         | 【지식】                                                                            |
|                         | • 디자인<br>키트(Design<br>kit)의<br>구성<br>파일별<br>사용<br>용도                            |
|                         | • 베릴로그(Verilog)<br>설계<br>언어                                                     |
|                         |                                                                                 |
|                         | • 설계<br>회로의<br>주요<br>기능과<br>반드시<br>모델링해야<br>하는<br>설계<br>기준                      |
|                         | • 입출력<br>신호와<br>클럭<br>신호와의<br>관계<br>및<br>이를<br>표현하는<br>방법                       |

|                         | 【기술】                                                                         |
|-------------------------|------------------------------------------------------------------------------|
|                         | • 데이터시트의<br>주요<br>정보를<br>뽑아낼<br>수<br>있는<br>설계<br>능력                          |
|                         | • 베릴로그(Verilog)<br>설계<br>툴<br>사용<br>능력                                       |
|                         | • 커스텀<br>레이아웃<br>설계<br>툴<br>사용<br>능력                                         |
| 1903060120_23v5.3       | • 아날로그<br>설계<br>툴<br>사용<br>기술                                                |
| IP<br>디자인<br>모델<br>설계하기 | 【태도】                                                                         |
|                         | • 다양한<br>설계<br>툴의<br>기본적인<br>기능을<br>이해하려는<br>열린<br>자세                        |
|                         | • 기술한<br>디자인<br>키트(Design<br>kit)의<br>설계<br>파일에<br>설계<br>IP의<br>특성을<br>모두    |
|                         | 반영하려는<br>노력                                                                  |
|                         |                                                                              |
|                         | • 데이터시트를<br>사용자가<br>쉽게<br>이해하도록<br>기술하려는<br>자세                               |
|                         | 4.1<br>전달한<br>IP의<br>넷리스트(netlist)가<br>개발<br>칩의<br>인접<br>블록과<br>적절한<br>신호로   |
|                         | 연결되었는지,<br>시뮬레이션을<br>통해<br>논리적<br>기능을<br>확인할<br>수<br>있다.                     |
|                         | 4.2<br>전달한<br>IP의<br>GDS가<br>개발<br>칩의<br>전원,<br>입력패드와<br>충분히<br>가까운지,        |
|                         | 연결한<br>레이어(Lay<br>er<br>)의<br>폭이<br>충분한지,<br>인접<br>블록의<br>잡음<br>영향을          |
|                         | 최소화하고<br>있는지<br>레이아웃<br>도면을<br>유관을<br>통해<br>점검할<br>수<br>있다.                  |
|                         | 4.3<br>전달한<br>IP의<br>전원과<br>입력신호에<br>대해<br>ESD,<br>EOS<br>대책이<br>충분한지        |
|                         | 확인하고<br>이로<br>인한<br>신호<br>왜곡은<br>발생하지<br>않는지<br>점검한다.                        |
|                         | 4.4<br>IP의<br>성능<br>확인을<br>위한<br>시험모드에<br>대하여,<br>초기<br>세팅<br>값을<br>정의하고,    |
|                         | 해당<br>모드<br>조건의<br>전원인가<br>방법,<br>입력신호,<br>클럭<br>신호의<br>인가<br>방법,            |
|                         | 출력패드의<br>연결상태를<br>점검할<br>수<br>있다.                                            |
|                         |                                                                              |
|                         | 4.5<br>개발<br>칩에서<br>해당<br>IP의<br>양산<br>시험을<br>위한<br>시험계획서와<br>보드<br>회로도,     |
|                         | 스펙을<br>수립할<br>수<br>있다.                                                       |
|                         | 4.6<br>양산시험<br>환경에서<br>칩의<br>평가<br>기준이<br>적절한지<br>확인할<br>수<br>있다.            |
|                         | 4.7<br>수율의<br>급격한<br>하락은<br>측정<br>환경의<br>문제인지,<br>제조<br>공정의<br>문제인지          |
|                         | 실험을<br>통해<br>원인<br>분석<br>및<br>개선<br>할동을<br>수행할<br>수<br>있다.                   |
|                         | 【지식】                                                                         |
|                         | 설계<br>SoC의<br>용도<br>및<br>신호<br>특성<br>•                                       |
| 1903060120_23v5.4       | •<br>주변<br>블록들의<br>동작<br>특성<br>및<br>동작시<br>발생할<br>수<br>있는<br>잡음              |
| 시스템<br>설계하기             | 입력<br>패턴과<br>거리에<br>따른<br>신호<br>영향<br>•                                      |
|                         | •<br>ESD,<br>EOS<br>발생<br>및<br>방지<br>매커니즘                                    |
|                         | 실사용<br>모드와<br>TEST<br>모드                                                     |
|                         | •                                                                            |
|                         | •<br>양산성<br>평가                                                               |
|                         | 수율,<br>진성불량,<br>가성불량의<br>정의,<br>개선<br>방법<br>•                                |
|                         | 【기술】                                                                         |
|                         | • 혼성(Mixed)<br>시뮬레이션<br>기술                                                   |
|                         | • 아날로그<br>회로<br>분석<br>기술                                                     |
|                         | • ESD,<br>EOS<br>해석<br>및<br>설계<br>기술                                         |
|                         | • 양산<br>시험<br>기술                                                             |
|                         | • 시험<br>결과<br>분석<br>기술                                                       |
|                         | • 불량<br>원인<br>파악<br>및<br>개선<br>기술                                            |
|                         | 【태도】                                                                         |
|                         | • 단순한<br>IP<br>개발<br>뿐만<br>아니라<br>SoC<br>동작<br>조건에서<br>IP<br>성능이<br>만족할<br>수 |
|                         |                                                                              |
|                         | 있도록<br>설계                                                                    |
|                         | 전반을<br>검토할<br>수<br>있는<br>노력<br>•                                             |
|                         | 개발<br>전반의<br>검토<br>영역을<br>넓혀<br>인접<br>블록과<br>중복<br>확인이<br>되어<br>문제<br>•      |
|                         | 발생을<br>근본적으로<br>없애려는<br>적극성                                                  |

고려사항

-이 능력단위는 설계에 맞추어 제작된 칩의 기능, 성능 확인을 위해 보드를 제작하고, 시험 장비를 활용하여 이를 측 정하며, 설계 IP를 상위 레벨 설계자가 활용할 수 있도록 디자인키트(Design Kit) 형태의 결과물로 제작하는 업무에 적용한다.

-검증에 필요한 장비에는 전원, 입력신호발생기, 출력결과 측정 등이 있다.

-'검증환경 준비하기' 능력단위요소는 단순한 부품이나 측정 도구의 준비 뿐 만 아니라 설계 칩의 측정에 필요한 검 증용 보드의 설계 과정을 포함하고 있다.

-아날로그 회로 검증 과정에서 측정 결과가 원하는 성능을 만족하지 못할 때, IP의 설계를 잘못한 것인지 측정 방법 이 잘못되어 측정 결과가 안 좋은 것인지 추가 실험 계획을 수립하여, 원인을 구분해야 한다.

-시험계획서에는 일반적인 개발 IP의 특성만 기술될 수 있으므로, 사용 용도에 따라 시스템에 적용하는 IP는 시스템 환경을 파악하여, 해당 시스템에서 요구하는 시험 환경에 적합한 별도의 검증을 진행해야 한다.

-IP 디자인 모델이란 설계한 아날로그 회로의 결과물인 디자인키트(Design kit)를 지칭하며, 설계 공정에서 제공하 는 소자의 디자인키트(Design kit)와 구분하기 위해 IP 디자인 모델이란 이름을 사용한다.

- IP 디자인 모델의 구성 요소와 각 구성 요소의 제공 시점은 IP를 완벽하게 검증 완료한 상태에서 필요 설계 결과물 을 패키지 형태로 준비하는 것이 일반적이다. 그러나 신규 공정으로 개발하는 SoC는 SoC와 IP의 설계가 동시에 진 행되므로, IP의 디자인키트(Design kit)를 단계적으로 전달하며, 완성도를 높이는 것이 개발 시간을 최소화 하는데 도움을 줄 수 있다.

-'시스템 설계하기' 능력단위요소는 시스템에 사용한 IP의 성능을 주어진 환경에서 최적화하는 활동을 포함한다.

-시스템 설계하기는 개별 IP만을 설계하는 개발자는 수행하지 않아도 되는 능력단위이며, IP 개발과 SoC의 개발을 동시에 진행하는 경우에 적용 SoC를 기준으로 성능을 최적화하는 과정을 설명한다.

자료 및 관련 서류

- 공정규격서(Process Specification)
- 시스템/제품 규격서
- 툴 매뉴얼
- 계측기 매뉴얼
- IP / 셀 라이브러리(Cell Library)

장비 및 도구

- 워크스테이션
- 시뮬레이션 툴
- 측정용 계측기
- 분석용 계측기

#### 재료

• 해당사항 없음

#### 권장평가방법

• 평가자는 능력단위 아날로그 회로 시스템 설계의 수행준거에 제시되어 있는 내용을 평가하기 위해 이론과 실기를 나누어 평가하거나 종합적인 결과물의 평가 등 다양한 평가 방법을 사용할 수 있다. • 평가자는 다음 사항을 평가해야 한다.

| 권<br>장<br>평<br>가<br>방<br>법 | 평<br>가<br>유<br>형 |                  |
|----------------------------|------------------|------------------|
|                            | 과<br>정<br>평<br>가 | 결<br>과<br>평<br>가 |
| A.포트폴리오                    |                  |                  |
| B.문제해결<br>시나리오             |                  |                  |
| C.서술형시험                    | V                | V                |
| D.논술형시험                    |                  | V                |
| E.사례연구                     | V                |                  |
| F.평가자<br>질문                | V                |                  |
| G.평가자<br>체크리스트             |                  | V                |
| H.피평가자<br>체크리스트            |                  |                  |
| I.일지/저널                    |                  |                  |
| J.역할연기                     |                  |                  |
| K.구두발표                     | V                | V                |
| L.작업장평가                    |                  |                  |
| M.기타                       |                  |                  |

### 평가시 고려사항

- 수행준거에 제시되어 있는 내용을 성공적으로 수행할 수 있는지를 평가해야 한다.
- 평가자는 다음 사항을 평가해야 한다.
- 시험계획서 작성 완성도
- 시험계획서 기반 주요 측정 장비의 사용법 숙지 여부
- 시험 결과 정리 및 측정 결과 분석 방법 숙지 여부
- 디자인키트(Design kit) 주요 설계 파일의 활용 목적 숙지와 제작 여부
- 시스템에서 확인해야 하는 주요 점검 항목 숙지 여부
- 수율 하락 발생시 원인 분석 방법 숙지 여부
- 계측기(측정용/분석용)의 사용법 이해 여부

| 순번 | 관<br>련<br>기<br>초<br>능<br>력 |                                                                       |
|----|----------------------------|-----------------------------------------------------------------------|
|    | 주<br>요<br>영<br>역           | 하<br>위<br>영<br>역                                                      |
| 1  | 의사소통능력                     | 경청<br>능력,<br>기초외국어<br>능력,<br>문서이해<br>능력,<br>문서작성<br>능력,<br>의사표현<br>능력 |
| 2  | 수리능력                       | 기초연산<br>능력,<br>기초통계<br>능력,<br>도표분석<br>능력,<br>도표작성<br>능력               |
| 3  | 문제해결능력                     | 문제처리<br>능력,<br>사고력                                                    |
| 4  | 자기개발능력                     | 경력개발<br>능력,<br>자기관리<br>능력,<br>자아인식<br>능력                              |
| 5  | 대인관계능력                     | 갈등관리<br>능력,<br>고객서비스<br>능력,<br>리더십<br>능력,<br>팀워크<br>능력,<br>협상<br>능력   |
| 6  | 정보능력                       | 정보처리<br>능력,<br>컴퓨터활용<br>능력                                            |

| 구<br>분             |        | 내<br>용                                          |
|--------------------|--------|-------------------------------------------------|
| 직무명칭(능력단위명)        |        | 반도체개발(아날로그<br>회로<br>시스템<br>설계)                  |
| 분류번호               | 기존     | 1903060103_18v4                                 |
|                    | 현재     | 1903060118_23v5,1903060119_23v5,1903060120_23v5 |
| 개발·개선연도            | 현재     | 2023                                            |
|                    | 최초(1차) | 2018                                            |
| 버전번호               |        | v5                                              |
| 개발·개선기관            | 현재     | 전자<br>산업인적자원개발위원회(한국전자정보통신산업진흥회)                |
|                    | 최초(1차) | 한국반도체산업협회                                       |
| 향후<br>보완<br>연도(예정) |        | 2028                                            |

| 분류번호<br>:       | 1903060104_23v5                                                                                                                                                                                                                                                                                             |
|-----------------|-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 능력단위<br>명칭<br>: | 디지털<br>회로<br>설계                                                                                                                                                                                                                                                                                             |
| 능력단위<br>정의<br>: | 디지털<br>회로<br>설계란<br>반도체<br>설계<br>과정<br>중<br>하드웨어<br>기술<br>언어(HDL,<br>Hardw<br>are<br>Description<br>Language)와<br>관련<br>설계<br>툴을<br>활용하여,<br>HDL<br>코딩,<br>시뮬레이<br>션,<br>게이트<br>레벨<br>합성,<br>포스트<br>시뮬레이션을<br>통한<br>회로의<br>동작,<br>특성<br>확인<br>및<br>검증과<br>같은<br>반도체<br>설계<br>과정을<br>수행할<br>수<br>있는<br>능력이다. |

| 능<br>력<br>단<br>위<br>요<br>소   | 수<br>행<br>준<br>거                                                           |
|------------------------------|----------------------------------------------------------------------------|
|                              | 1.1<br>주어진<br>기술<br>규격에<br>따라<br>HDL를<br>사용할<br>수<br>있다.                   |
|                              | 1.2<br>설계<br>사양의<br>기능에<br>따라<br>시스템과<br>호환되도록<br>입/출력<br>회로를<br>선정할       |
|                              | 수<br>있다.                                                                   |
|                              | 1.3<br>주어진<br>기술<br>규격을<br>조합<br>회로<br>HDL로<br>기술<br>할<br>수<br>있다.         |
|                              | 1.4<br>주어진<br>기술<br>규격을<br>동기/비동기,<br>순차회로,<br>HDL로<br>기술<br>할<br>수<br>있다. |
|                              | 【지식】                                                                       |
|                              | • 불<br>대수(Boolean<br>Algebra)                                              |
|                              | • 설계사양서,<br>회로도<br>해석                                                      |
|                              | • 입/출력<br>시스템<br>인터페이스                                                     |
|                              | • 동기·비동기<br>시스템<br>구조                                                      |
| 1903060104_23v5.1            | • FSM(Finite<br>State<br>Machine)<br>구조<br>및<br>해석                         |
| H<br>D<br>L<br>코딩하기          | • HDL<br>사용법                                                               |
|                              | • 저<br>전력<br>설계<br>방법                                                      |
|                              | • 타이밍<br>다이어그램(Timing<br>Diagram)                                          |
|                              | 【기술】                                                                       |
|                              | • HDL<br>코딩<br>기술                                                          |
|                              | • 테스트<br>벤치(Test<br>Bench)<br>작성<br>기술                                     |
|                              | • 소스<br>버전<br>관리<br>도구<br>사용<br>기술                                         |
|                              | 【태도】                                                                       |
|                              | • 기술<br>규격을<br>정확하게<br>준수하려는<br>자세                                         |
|                              | • 완벽한<br>설계를<br>위해<br>꼼꼼하게<br>확인하는<br>자세                                   |
|                              | 2.1<br>시뮬레이션<br>환경을<br>구축할<br>수<br>있다.                                     |
|                              | 2.2<br>설계사양서에<br>의거하여<br>기술된<br>HDL<br>코딩을<br>시뮬레이션할<br>수<br>있다.           |
|                              | 2.3<br>시뮬레이션<br>결과를<br>설계사양서와<br>비교할<br>수<br>있다.                           |
|                              | 2.4<br>시뮬레이션<br>결과를<br>분석하여<br>HDL<br>코드를<br>수정할<br>수<br>있다.               |
|                              | 【지식】                                                                       |
|                              | • 불<br>대수                                                                  |
|                              | • 설계사양서,<br>회로도<br>해석                                                      |
|                              | • 입/출력<br>시스템<br>인터페이스                                                     |
| 1903060104_23v5.2<br>시뮬레이션하기 | • 동기·비동기<br>시스템<br>구조                                                      |
|                              | • FSM<br>구조<br>및<br>해석                                                     |
|                              | • HDL<br>사용법                                                               |
|                              | • 조합회로,<br>순차회로<br>설계<br>및<br>해석                                           |
|                              | • 타이밍(Timing)과<br>파형(Waveform)<br>해석                                       |
|                              | 【기술】                                                                       |
|                              | • HDL<br>코딩<br>기술                                                          |
|                              | • 테스트<br>벤치<br>작성<br>기술                                                    |
|                              | • 시뮬레이션<br>툴(Tool)<br>사용<br>기술                                             |

|                                 | 【태도】                                                                                           |
|---------------------------------|------------------------------------------------------------------------------------------------|
| 1903060104_23v5.2               | • 설계사양서를<br>정확하게<br>확인하려는<br>자세                                                                |
| 시뮬레이션하기                         | • 완벽한<br>설계를<br>위해<br>꼼꼼하게<br>확인하려는<br>자세                                                      |
|                                 | • 모든<br>동작<br>조건을<br>확인하는<br>성실함                                                               |
|                                 | 3.1<br>합성<br>환경을<br>구축할<br>수<br>있다.                                                            |
|                                 | 3.2<br>합성<br>툴을<br>이용하여<br>HDL<br>코드를<br>게이트<br>레벨<br>네트리스트(Gate<br>Level                      |
|                                 |                                                                                                |
|                                 | Netlist)로<br>변환할<br>수<br>있다.                                                                   |
|                                 | 3.3<br>설계<br>제약<br>조건을<br>고려하여<br>위반<br>여부를<br>검사할<br>수<br>있다.                                 |
|                                 | 3.4<br>설계<br>검증을<br>위한<br>표준<br>지연시간<br>등의<br>물리적<br>특성을<br>추출할<br>수<br>있다.                    |
|                                 | 3.5<br>합성<br>툴의<br>스크립트를<br>설계<br>제약<br>조건을<br>포함하여<br>작성할<br>수<br>있다.                         |
|                                 | 【지식】                                                                                           |
|                                 | • 불<br>대수                                                                                      |
|                                 | • 설계사양서,<br>회로도<br>해석                                                                          |
|                                 | • 입/출력<br>시스템<br>인터페이스                                                                         |
|                                 | • 동기,<br>비동기<br>시스템<br>구조                                                                      |
| 1903060104_23v5.3               | • FSM<br>구조<br>및<br>해석                                                                         |
| 디지털회로<br>합성하기                   | • HDL<br>사용법                                                                                   |
|                                 | • 조합회로,<br>순차회로<br>설계<br>및<br>해석                                                               |
|                                 | • 타이밍,<br>웨이브폼(Waveform)<br>해석                                                                 |
|                                 | • 조함회로,<br>순차회로<br>타이밍<br>해석                                                                   |
|                                 | • 저<br>전력<br>설계<br>방법                                                                          |
|                                 | 【기술】                                                                                           |
|                                 | • HDL<br>언어<br>활용<br>기술                                                                        |
|                                 | • 합성<br>툴을<br>위한<br>스크립트<br>작성<br>및<br>활용<br>기술                                                |
|                                 | • 합성<br>툴<br>사용<br>기술                                                                          |
|                                 | 【태도】                                                                                           |
|                                 | • 모든<br>동작<br>조건을<br>확인하는<br>성실함                                                               |
|                                 | • 모든<br>설계<br>제약<br>조건을<br>확인하는<br>꼼꼼함                                                         |
|                                 | 4.1<br>레이아웃이<br>완료된<br>회로의<br>검증을<br>위한<br>시뮬레이션<br>환경을<br>구축할<br>수                            |
|                                 | 있다.                                                                                            |
|                                 | 4<br>2<br>합<br>성<br>및<br>레이<br>아웃<br>으로<br>부터<br>추출<br>된<br>물<br>리<br>적<br>특<br>성을<br>반영<br>하여 |
|                                 | 시뮬레이션을<br>수행할<br>수<br>있다.                                                                      |
|                                 |                                                                                                |
|                                 | 4.3<br>설계사양서에<br>의거하여<br>회로의<br>성능을<br>검증할<br>수<br>있다.                                         |
|                                 | 4.4<br>시뮬레이션<br>결과를<br>분석하여<br>오류를<br>수정하고<br>설계에<br>반영할<br>수<br>있다.                           |
| 1903060104_23v5.4<br>포스트시뮬레이션하기 | 【지식】                                                                                           |
|                                 | • 불<br>대수                                                                                      |
|                                 | • 설계사양서,<br>회로도<br>해석                                                                          |
|                                 | • 입/출력<br>시스템<br>인터페이스                                                                         |
|                                 | • 동기·비동기<br>시스템<br>구조                                                                          |
|                                 | • FSM<br>구조<br>및<br>해석                                                                         |
|                                 | • HDL<br>사용법                                                                                   |
|                                 | • 조합회로와<br>순차회로의<br>설계<br>및<br>해석                                                              |
|                                 | • 타이밍과<br>파형<br>해석                                                                             |
|                                 | 【기술】                                                                                           |
|                                 | • HDL<br>코딩<br>기술                                                                              |
|                                 | • 테스트<br>벤치<br>작성<br>기술                                                                        |
|                                 | • 시뮬레이션<br>툴(Tool)<br>사용<br>기술                                                                 |
|                                 | 【태도】                                                                                           |
|                                 | • 모든<br>동작<br>조건을<br>확인하는<br>성실함                                                               |
|                                 |                                                                                                |
|                                 | • 모든<br>설계<br>제약<br>조건을<br>확인하는<br>꼼꼼함                                                         |

### 고려사항

-이 능력단위는 시스템 반도체를 위한 디지털 회로 설계에 적용한다.

-하드웨어 기술언어(HDL: Hardware Description Language)는 집적 회로의 동작을 기술하기 위한 프로그램 언어 로 소프트웨어 알고리즘으로 정의된 설계를 고 수준의 기능적 표현으로 나타낸다.

- -이 능력단위는 셀 라이브러리(Cell Library)를 활용하기 위한 하드웨어 설계 지식을 필요로 한다.
- -이 능력단위는 HDL 언어를 사용한 하드웨어 개발 능력을 필요로 한다.
- -이 능력단위는 반도체 제조 공정에 대한 기본적인 지식을 필요로 한다.
- -이 능력단위는 프로그래밍 언어로 하드웨어 모델링하는 능력을 필요로 한다.

### 자료 및 관련 서류

- 설계사양서
- 회로도
- 반도체설계자산(IP, Intellectual Property)
- 셀 라이브러리
- 툴 설명서

장비 및 도구

- 설계 서버
- 데이터 저장장치
- HDL 시뮬레이션 툴
- HDL 합성 툴
- 프로그래밍언어

### 재료

• 해당사항 없음

#### 권장평가방법

• 평가자는 능력단위 디지털 회로 설계의 수행준거에 제시되어 있는 내용을 평가하기 위해 이론과 실 기를 나누어 평가하거나 종합적인 결과물의 평가 등 다양한 평가 방법을 사용할 수 있다. • 평가자는 다음 사항을 평가해야 한다.

| 권<br>장<br>평<br>가<br>방<br>법 | 평<br>가<br>유<br>형 |                  |
|----------------------------|------------------|------------------|
|                            | 과<br>정<br>평<br>가 | 결<br>과<br>평<br>가 |
| A.포트폴리오                    |                  |                  |
| B.문제해결<br>시나리오             |                  |                  |
| C.서술형시험                    | V                | V                |
| D.논술형시험                    |                  | V                |
| E.사례연구                     | V                |                  |
| F.평가자<br>질문                | V                |                  |
| G.평가자<br>체크리스트             |                  | V                |
| H.피평가자<br>체크리스트            |                  |                  |
| I.일지/저널                    |                  |                  |
| J.역할연기                     |                  |                  |
| K.구두발표                     | V                | V                |
| L.작업장평가                    |                  |                  |
| M.기타                       |                  |                  |

### 평가시 고려사항

- 수행준거에 제시되어 있는 내용을 성공적으로 수행할 수 있는지를 평가해야 한다.
- 평가자는 다음 사항을 평가해야 한다.
- 사양서에 따른 HDL 코딩 스타일
- 시뮬레이션 환경 구축 방법 숙지 여부
- 게이트 레벨 네트리스트의 합성 방법 숙지 여부
- 합성 및 레이아웃으로부터 추출된 물리적 특성 적용 방법 숙지 여부
- 사양서를 기준으로 설계 제약 사항 적용 방법 파악 여부
- 프로그래밍언어를 사용한 모델링 방법 이해 여부

| 순번 | 관<br>련<br>기<br>초<br>능<br>력 |                                                                       |  |  |
|----|----------------------------|-----------------------------------------------------------------------|--|--|
|    | 주<br>요<br>영<br>역           | 하<br>위<br>영<br>역                                                      |  |  |
| 1  | 의사소통능력                     | 경청<br>능력,<br>기초외국어<br>능력,<br>문서이해<br>능력,<br>문서작성<br>능력,<br>의사표현<br>능력 |  |  |
| 2  | 문제해결능력                     | 문제처리<br>능력,<br>사고력                                                    |  |  |
| 3  | 자원관리능력                     | 물적자원관리<br>능력,<br>시간자원관리<br>능력,<br>예산자원관리<br>능력,<br>인적자원관<br>리<br>능력   |  |  |
| 4  | 정보능력                       | 정보처리<br>능력,<br>컴퓨터활용<br>능력                                            |  |  |
| 5  | 기술능력                       | 기술선택<br>능력,<br>기술이해<br>능력,<br>기술적용<br>능력                              |  |  |

| 구                  | 분      | 내<br>용                           |  |
|--------------------|--------|----------------------------------|--|
| 직무명칭(능력단위명)        |        | 반도체개발(디지털<br>회로<br>설계)           |  |
| 분류번호               | 기존     | 1903060104_18v4                  |  |
|                    | 현재     | 1903060104_23v5                  |  |
| 개발·개선연도            | 현재     | 2023                             |  |
|                    | 최초(1차) | 2018                             |  |
| 버전번호               |        | v5                               |  |
| 개발·개선기관            | 현재     | 전자<br>산업인적자원개발위원회(한국전자정보통신산업진흥회) |  |
|                    | 최초(1차) | 한국반도체산업협회,한국반도체산업협회,한국반도체산업협회    |  |
| 향후<br>보완<br>연도(예정) |        | 2028                             |  |

| 분류번호<br>:       | 1903060130_23v5                                                                                                                                                                                                                                                                             |
|-----------------|---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 능력단위<br>명칭<br>: | 커스텀<br>레이아웃<br>적용공정<br>분석                                                                                                                                                                                                                                                                   |
| 능력단위<br>정의<br>: | 커스텀<br>레이아웃<br>적용공정<br>분석이란<br>해당<br>공정에서<br>제공하는<br>PDK를<br>활용<br>한<br>주요<br>소자의<br>이름과<br>구조를<br>확인하고,<br>디자인<br>룰에서<br>정의하고<br>있는<br>다<br>양한<br>소자<br>및<br>레이어<br>간<br>최소<br>설계<br>길이를<br>파악하여,<br>커스텀<br>레이아웃<br>설<br>계를<br>적절하게<br>수행할<br>수<br>있도록<br>사전<br>공정<br>정보를<br>습득하는<br>능력이다. |

| 능<br>력<br>단<br>위<br>요<br>소               | 수<br>행<br>준<br>거                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         |
|------------------------------------------|------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 1903060130_23v5.1<br>적용공정<br>소자<br>분석하기  | 1.1<br>커스텀<br>레이아웃에<br>사용하는<br>전압별<br>트랜지스터를<br>구분할<br>수<br>있다.<br>1.2<br>전압별<br>트랜지스터의<br>구조적<br>차이를<br>설명할<br>수<br>있다.<br>1.3<br>BJT,<br>저항,<br>커패시터의<br>사용<br>레이어,<br>면적과<br>변화량을<br>파악할<br>수<br>있다.<br>1.4<br>설계<br>공정에서<br>사용할<br>최적의<br>소자<br>형태를<br>선정할<br>수<br>있다.<br>【지식】<br>•<br>공정별<br>단위<br>소자의<br>전기적<br>특성,<br>온도특성,<br>내압특성,<br>전류구동능력<br>특성<br>•<br>단위<br>소자의<br>평면,<br>수직적<br>구조<br>누설전류<br>방지를<br>위한<br>레이아웃<br>방법<br>파악<br>•                                                                                                                                                                                                                                                                                                                                                                                          |
|                                          | 【기술】<br>•<br>단위<br>소자의<br>전류,<br>전압<br>특성에<br>따른<br>레이아웃<br>배치기술<br>•<br>단위<br>소자의<br>매칭<br>파라미터를<br>적용하여<br>설계<br>타당성을<br>평가하는<br>기술<br>소자의<br>수직,<br>수평<br>구조를<br>이해하고<br>레이아웃에<br>적용할<br>수<br>있는<br>기술<br>•<br>【태도】<br>•<br>공정<br>특성을<br>파악하고<br>분석할<br>수<br>있는<br>세심함과<br>정확성<br>설계<br>제약사항을<br>적극적으로<br>분석하여<br>반영하고자<br>하는<br>적극적인<br>자세<br>•                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      |
| 1903060130_23v5.2<br>적용공정<br>레이어<br>분석하기 | •<br>공정<br>내용을<br>빠뜨리지<br>않으려는<br>치밀함<br>2.1<br>설계<br>공정의<br>사용<br>가능한<br>레이어<br>수와<br>레이어별<br>두께를<br>확인할<br>수<br>있다.<br>2.2<br>레이어<br>별<br>전류<br>밀도<br>정보를<br>파악할<br>수<br>있다.<br>2.3<br>레이어<br>별<br>최대폭,<br>최소<br>폭과<br>최소<br>간격<br>정보를<br>파악할<br>수<br>있다.<br>2.4<br>수율을<br>고려한<br>레이어<br>폭의<br>변화가<br>있는지<br>확인할<br>수<br>있다.<br>2.5<br>컨텍(Contact)과<br>비아(Via)의<br>최소<br>적용<br>개수를<br>확인할<br>수<br>있다.<br>【지식】<br>반도체<br>제조공정<br>이해<br>•<br>•<br>배치<br>설계<br>및<br>배선<br>설계<br>방법에<br>대한<br>지식<br>입/출력<br>패드에<br>대한<br>이해<br>•<br>【기술】<br>•<br>배치<br>계획에<br>사용되는<br>설계<br>툴(Tool)<br>사용<br>기술<br>•<br>아날로그<br>및<br>디지털<br>블록의<br>상호<br>연관성<br>분석<br>능력<br>배치<br>계획을<br>문서화할<br>수<br>있는<br>문서<br>작성<br>능력<br>•<br>【태도】<br>•<br>레이아웃에<br>대한<br>책임감<br>최적의<br>레이어를<br>선택하고자<br>하는<br>적극성<br>•<br>•<br>위험성이<br>낮은<br>안전한<br>설계를<br>하려는<br>자세 |

### 고려사항

-이 능력단위는 해당 공정에서 제공하는 PDK를 활용한 주요 소자의 이름과 구조를 확인하고, 디자인 룰에서 정의하 고 있는 다양한 소자 및 레이어 간 최소 설계 길이를 파악하여, 커스텀 레이아웃 설계를 적절하게 수행할 수 있도록 사전 공정정보를 습득하는 업무에 적용한다.

-이 능력단위는 반도체 소자 및 공정에 대한 기본적인 지식을 필요로 한다.

-설계할 반도체 제품이 사용되는 응용처에 대한 지식을 필요로 한다.

-개발 단계별로 설계에 필요한 개발 툴을 정의하고, 사양을 고려한 반도체 공정을 선정하기 위한 기본 지식이 필요 로 한다.

-'적용공정 분석하기' 능력단위요소에서는 공정의 특징을 이해하고 레이아웃에 필요한 소자의 특징을 이해할 수 있 어야 한다.

-'레이어 특징 이해하기'능력단위요소에서는 소자마다 다르게 적용되는 수직구조 및 명칭의 차이를 구별할 수 있어 야 한다.

-'레이아웃절차 및 방법 결정하기'에서는 소자의 수직구조와 동작특징을 파악하여 회로도에 따른 레이아웃 설계 기 법과 구조를 결정할 수 있어야 한다.

#### 자료 및 관련 서류

- 공정의 설계권고사항
- 제품 사양서
- 툴 매뉴얼
- 공정의 설계·검증 규칙파일

장비 및 도구

- 컴퓨터, 프린터, 워크스테이션, 인터넷
- 커스텀 레이아웃 툴
- 레이아웃 검증 툴

### 재료

• 해당사항 없음

#### 권장평가방법

• 평가자는 능력단위 커스텀 레이아웃 적용공정 분석의 수행준거에 제시되어 있는 내용을 평가하기 위 해 이론과 실기를 나누어 평가하거나 종합적인 결과물의 평가 등 다양한 평가 방법을 사용할 수 있다. • 평가자는 다음 사항을 평가해야 한다.

| 권<br>장<br>평<br>가<br>방<br>법 | 평<br>가<br>유<br>형 |                  |
|----------------------------|------------------|------------------|
|                            | 과<br>정<br>평<br>가 | 결<br>과<br>평<br>가 |
| A.포트폴리오                    |                  |                  |
| B.문제해결<br>시나리오             |                  |                  |
| C.서술형시험                    | V                | V                |
| D.논술형시험                    |                  | V                |
| E.사례연구                     | V                |                  |
| F.평가자<br>질문                | V                |                  |
| G.평가자<br>체크리스트             |                  | V                |
| H.피평가자<br>체크리스트            |                  |                  |
| I.일지/저널                    |                  |                  |
| J.역할연기                     |                  |                  |
| K.구두발표                     | V                | V                |
| L.작업장평가                    |                  |                  |
| M.기타                       |                  |                  |

### 평가시 고려사항

- 수행준거에 제시되어 있는 내용을 성공적으로 수행할 수 있는지를 평가해야 한다.
- 평가자는 다음 사항을 평가해야 한다.
- 커스텀 레이아웃 적용 공정 이해도 평가
- 효율적인 레이아웃을 위한 평면계획 숙지 여부
- 레이아웃에 대한 검증방법 활용 여부
- 공정 매뉴얼 숙지 여부
- 레이아웃을 위한 공정의 이론적, 기술적, 현실적 타당성 판단 능력 보유 여부
- 공정 이해를 통한 레이아웃 성능향상 및 비용절감 방법 활용 여부

| 순번 | 관<br>련<br>기<br>초<br>능<br>력 |                                                                     |  |
|----|----------------------------|---------------------------------------------------------------------|--|
|    | 주<br>요<br>영<br>역           | 하<br>위<br>영<br>역                                                    |  |
| 1  | 문제해결능력                     | 문제처리<br>능력,<br>사고력                                                  |  |
| 2  | 자원관리능력                     | 물적자원관리<br>능력,<br>시간자원관리<br>능력,<br>예산자원관리<br>능력,<br>인적자원관<br>리<br>능력 |  |
| 3  | 대인관계능력                     | 갈등관리<br>능력,<br>리더십<br>능력,<br>팀워크<br>능력,<br>협상<br>능력                 |  |
| 4  | 정보능력                       | 정보처리<br>능력,<br>컴퓨터활용<br>능력                                          |  |
| 5  | 기술능력                       | 기술선택<br>능력,<br>기술이해<br>능력,<br>기술적용<br>능력                            |  |

| 구<br>분             |        | 내<br>용                                          |  |  |
|--------------------|--------|-------------------------------------------------|--|--|
| 직무명칭(능력단위명)        |        | 반도체개발(커스텀<br>레이아웃<br>적용공정<br>분석)                |  |  |
| 분류번호               | 기존     | 1903060111_18v4                                 |  |  |
|                    | 현재     | 1903060130_23v5,1903060131_23v5,1903060132_23v5 |  |  |
| 개발·개선연도            | 현재     | 2023                                            |  |  |
|                    | 최초(1차) | 2018                                            |  |  |
| 버전번호               |        | v5                                              |  |  |
| 개발·개선기관            | 현재     | 전자<br>산업인적자원개발위원회(한국전자정보통신산업진흥회)                |  |  |
|                    | 최초(1차) | 한국반도체산업협회                                       |  |  |
| 향후<br>보완<br>연도(예정) |        | 2028                                            |  |  |

| 분류번호<br>:       | 1903060131_23v5                                                                                                                                                                                                            |
|-----------------|----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 능력단위<br>명칭<br>: | 커스텀<br>레이아웃<br>설계                                                                                                                                                                                                          |
| 능력단위<br>정의<br>: | 커스텀<br>레이아웃<br>설계란<br>아날로그<br>설계<br>회로도면에<br>근거하여<br>회로도의<br>성<br>능과<br>가장<br>유사한<br>성능의<br>반도체<br>칩이<br>구현될<br>수<br>있도록<br>커스텀<br>레이아웃<br>툴을<br>활용하여<br>물리적<br>구조의<br>반도체<br>소자<br>및<br>수동<br>소자를<br>배치·배선하<br>는<br>능력이다. |

| 능<br>력<br>단<br>위<br>요<br>소 | 수<br>행<br>준<br>거                                                            |  |  |  |
|----------------------------|-----------------------------------------------------------------------------|--|--|--|
|                            | 1.1<br>레이아웃에<br>반영되는<br>다양한<br>회로도를<br>파악하고<br>레이아웃에<br>필요한                 |  |  |  |
|                            | 요소를<br>파악할<br>수<br>있다.                                                      |  |  |  |
|                            | 1.2<br>레이아웃<br>적용에<br>필요한<br>다양한<br>레이아웃<br>설계방법을<br>적용할<br>수<br>있다.        |  |  |  |
|                            | 1.3<br>최적의<br>배치가<br>될<br>수<br>있도록<br>레이아웃에<br>사용되는<br>수동소자<br>와            |  |  |  |
|                            | 능동소자를<br>선정하고<br>레이아웃에<br>반영할<br>수<br>있다.                                   |  |  |  |
|                            | 【지식】                                                                        |  |  |  |
|                            | 반도체<br>수직<br>구조<br>•                                                        |  |  |  |
| 1903060131_23v5.1          | •<br>공정의<br>전기적<br>특성                                                       |  |  |  |
| 회로도<br>이해하기                | 반도체<br>회로<br>해석<br>•                                                        |  |  |  |
|                            | 【기술】                                                                        |  |  |  |
|                            | •<br>스키매틱(schematic)<br>설계<br>장비<br>사용<br>기술                                |  |  |  |
|                            | •<br>커스텀<br>레이아웃<br>설계<br>툴<br>사용<br>기술                                     |  |  |  |
|                            | •<br>설계툴<br>사용환경(Linux)<br>사용<br>기술                                         |  |  |  |
|                            | 【태도】                                                                        |  |  |  |
|                            | •<br>레이아웃에<br>대한<br>책임감                                                     |  |  |  |
|                            | 완벽한<br>설계를<br>위한<br>끈기<br>있는<br>노력<br>•                                     |  |  |  |
|                            | •<br>다양한<br>설계툴의<br>기능을<br>활용하고자<br>하는<br>적극성                               |  |  |  |
|                            | 2.1<br>레이아웃<br>방법에<br>따라<br>반도체의<br>주요<br>규격을<br>분석할<br>수<br>있다.            |  |  |  |
|                            | 2.2<br>레이아웃<br>수행<br>계획에서<br>각<br>단계별<br>주요<br>설계<br>내용을<br>작성할<br>수<br>있다. |  |  |  |
|                            | 2.3<br>회로설계의<br>난이도에<br>따라<br>레이아웃<br>업무<br>분장을<br>할<br>수<br>있다.            |  |  |  |
|                            | 【지식】                                                                        |  |  |  |
|                            | •<br>반도체<br>소자<br>사양<br>및<br>각<br>기능별<br>동작<br>특성                           |  |  |  |
|                            | 레이아웃<br>단계별로<br>사용하는<br>설계<br>장비<br>•                                       |  |  |  |
| 1903060131_23v5.2          | •<br>설계<br>흐름도에<br>맞춰<br>설계<br>장비를<br>선정하는<br>방법                            |  |  |  |
| 레이아웃<br>방법<br>결정하기         | 【기술】                                                                        |  |  |  |
|                            | 설계<br>사양<br>기능별<br>구체적<br>기술<br>능력<br>•                                     |  |  |  |
|                            | 전체<br>회로<br>설계<br>시<br>필요한<br>회로간의<br>동작에<br>대한<br>해석<br>기술<br>•            |  |  |  |
|                            | 적용할<br>레이아웃<br>기법과<br>IP들의<br>설계<br>사양<br>해석능력<br>•<br>【태도】                 |  |  |  |
|                            | • 고객<br>요구사항을<br>분석하고<br>이해하려는<br>의지                                        |  |  |  |
|                            | 설계<br>진행상황을<br>구체적으로<br>파악하는<br>노력<br>•                                     |  |  |  |
|                            | 3.1<br>고객의<br>요구사항을<br>반영할<br>수<br>있도록<br>적합한<br>레이아웃<br>툴을<br>선정하여         |  |  |  |
|                            | 레이아웃에<br>필요한<br>요소를<br>파악할<br>수<br>있다.                                      |  |  |  |
|                            | 3.2<br>공정의<br>설계권고사항(Design<br>Rule<br>Guide)을<br>숙지하여<br>해당<br>툴에          |  |  |  |
|                            | 레이아웃에<br>필요한<br>사항들을<br>적용할<br>수<br>있다.                                     |  |  |  |
| 1903060131_23v5.3          | 3.3<br>레이아웃<br>환경에<br>맞도록<br>설계<br>환경을<br>구축할<br>수<br>있다.                   |  |  |  |
| 레이아웃<br>설계툴<br>사용하기        | 【지식】                                                                        |  |  |  |
|                            | 반도체<br>소자<br>공정<br>소자의<br>전기적<br>특성<br>•                                    |  |  |  |
|                            | 레이아웃을<br>위한<br>설계툴<br>메뉴별<br>기능<br>•                                        |  |  |  |
|                            | •<br>설계<br>환경<br>구축                                                         |  |  |  |
|                            |                                                                             |  |  |  |

|                     | 【기술】                                                                    |  |  |
|---------------------|-------------------------------------------------------------------------|--|--|
|                     | •<br>커스텀<br>레이아웃<br>설계<br>장비<br>사용<br>기술                                |  |  |
|                     | •<br>커스텀<br>레이아웃<br>설계<br>툴<br>사용<br>기술                                 |  |  |
| 1903060131_23v5.3   | 설계툴<br>사용환경(Linux)<br>사용<br>기술<br>•                                     |  |  |
| 레이아웃<br>설계툴<br>사용하기 | 【태도】                                                                    |  |  |
|                     | • 레이아웃<br>크기를<br>최소화하려는<br>자세                                           |  |  |
|                     | • 완벽한<br>설계를<br>위한<br>끈기있는<br>노력                                        |  |  |
|                     | • 다양한<br>설계툴의<br>기능을<br>활용하고자<br>하는<br>적극성                              |  |  |
|                     | 4.1<br>공정의<br>설계<br>규칙에<br>따라<br>반도체<br>소자에<br>대한<br>레이아웃을<br>수행할<br>수  |  |  |
|                     | 있다.                                                                     |  |  |
|                     | 4.2<br>공정의<br>설계·검증<br>규칙에<br>따라<br>레이아웃<br>상에서<br>기능<br>블록을<br>배치<br>및 |  |  |
|                     | 배선할<br>수<br>있다.                                                         |  |  |
|                     | 4.3<br>공정의<br>레이어별<br>매개변수(Parameter)를<br>고려하여<br>특성에<br>변화가            |  |  |
|                     | 없도록<br>레이아웃을<br>수행할<br>수<br>있다.                                         |  |  |
|                     | 【지식】                                                                    |  |  |
|                     | 공정의<br>레이어별<br>매개변수<br>•                                                |  |  |
| 1903060131_23v5.4   | •<br>공정의<br>설계<br>권고<br>사항                                              |  |  |
| 커스텀<br>레이아웃<br>수행하기 | 공정의<br>설계<br>검증<br>규칙<br>•                                              |  |  |
|                     | 【기술】                                                                    |  |  |
|                     | •<br>커스텀<br>레이아웃<br>설계<br>툴<br>사용<br>기술                                 |  |  |
|                     | 설계툴<br>사용환경(Linux)<br>사용<br>기술                                          |  |  |
|                     | •<br>【태도】                                                               |  |  |
|                     |                                                                         |  |  |
|                     | • 레이아웃<br>크기를<br>최소화하려는<br>자세                                           |  |  |
|                     | • 완벽한<br>설계를<br>위한<br>끈기있는<br>노력                                        |  |  |
|                     | • 다양한<br>설계툴의<br>기능을<br>활용하고자<br>하는<br>적극성                              |  |  |

### 고려사항

-이 능력단위는 반도체를 웨이퍼 상에 구현하기 위한 마스크를 제작하는데 필요한 물리적 구조 데이터를 만드는 과 정으로서 커스텀 레이아웃 툴을 활용하여 반도체 공정에서 요구하는 설계·검증 규칙에 따라 전기적 특성을 갖는 반 도체 소자 및 기능 블록을 배치, 배선하는 업무에 적용한다.

-이 능력단위는 반도체 소자 및 공정에 대한 기본적인 지식을 필요로 한다.

-이 능력단위는 커스텀레이아웃에 대한 기본적인 지식을 필요로 한다.

-설계 툴은 일련의 프로그램을 지칭하며, 설계자가 익숙할 수 있고 반도체 산업현장에서 일반적으로 사용하는 프로 그램에 적용 가능한 것을 말한다.

-공정의 설계권고사항은 공정을 선택 후 공정 측에서 제공한 권고 사항을 말한다.

-'회로도 이해하기'의 능력단위요소는 아날로그 및 디지털 블록의 특성을 이해하고 상호 연관성 분석을 할 수 있어야 하며, 신호 및 전원 배선의 중요성을 이해하여 레이아웃 계획에 반영할 수 있어야 한다.

-'레이아웃 설계툴 사용하기'능력단위요소에서는 설계환경을 이해하고 레이아웃에 적용되는 공정규칙과 회로도에 맞게 효율적인 레이아웃을 위한 설계환경을 구축할 수 있어야 한다.

-'레이아웃 수행하기'의 능력단위요소는 툴에서 제공되는 다양한 기능을 적용하여 빠른 시간에 최적의 배치가 되도 록 레이아웃에 반영할 수 있어야 한다.

### 자료 및 관련 서류

- 공정의 설계권고사항
- 제품 사양서
- 툴 매뉴얼
- 공정의 설계·검증 규칙파일

장비 및 도구

- 컴퓨터, 프린터, 워크스테이션, 인터넷
- 커스텀 레이아웃 툴
- 레이아웃 검증 툴

### 재료

• 해당사항 없음

#### 권장평가방법

• 평가자는 능력단위 커스텀 레이아웃 설계의 수행준거에 제시되어 있는 내용을 평가하기 위해 이론과 실기를 나누어 평가하거나 종합적인 결과물의 평가 등 다양한 평가 방법을 사용할 수 있다. • 평가자는 다음 사항을 평가해야 한다.

| 권<br>장<br>평<br>가<br>방<br>법 | 평<br>가<br>유<br>형 |                  |  |
|----------------------------|------------------|------------------|--|
|                            | 과<br>정<br>평<br>가 | 결<br>과<br>평<br>가 |  |
| A.포트폴리오                    |                  |                  |  |
| B.문제해결<br>시나리오             |                  |                  |  |
| C.서술형시험                    | V                | V                |  |
| D.논술형시험                    |                  | V                |  |
| E.사례연구                     | V                |                  |  |
| F.평가자<br>질문                | V                |                  |  |
| G.평가자<br>체크리스트             |                  | V                |  |
| H.피평가자<br>체크리스트            |                  |                  |  |
| I.일지/저널                    |                  |                  |  |
| J.역할연기                     |                  |                  |  |
| K.구두발표                     | V                | V                |  |
| L.작업장평가                    |                  |                  |  |
| M.기타                       |                  |                  |  |

평가시 고려사항

• 수행준거에 제시되어 있는 내용을 성공적으로 수행할 수 있는지를 평가해야 한다.

- 평가자는 다음 사항을 평가해야 한다.
- 커스텀 레이아웃의 수행 절차 숙지 여부

- 레이아웃 검증 결과의 해석 방법과 레이아웃 변경 방법에 대한 숙지 여부

- 효율적인 레이아웃을 위한 평면계획 숙지 여부
- 레이아웃에 대한 검증방법 활용 여부

| 순번 | 관<br>련<br>기<br>초<br>능<br>력 |                                                                     |  |
|----|----------------------------|---------------------------------------------------------------------|--|
|    | 주<br>요<br>영<br>역           | 하<br>위<br>영<br>역                                                    |  |
| 1  | 문제해결능력                     | 문제처리<br>능력,<br>사고력                                                  |  |
| 2  | 자원관리능력                     | 물적자원관리<br>능력,<br>시간자원관리<br>능력,<br>예산자원관리<br>능력,<br>인적자원관<br>리<br>능력 |  |
| 3  | 대인관계능력                     | 갈등관리<br>능력,<br>리더십<br>능력,<br>팀워크<br>능력,<br>협상<br>능력                 |  |
| 4  | 정보능력                       | 정보처리<br>능력,<br>컴퓨터활용<br>능력                                          |  |
| 5  | 기술능력                       | 기술선택<br>능력,<br>기술이해<br>능력,<br>기술적용<br>능력                            |  |

| 구<br>분             |        | 내<br>용                                          |  |
|--------------------|--------|-------------------------------------------------|--|
| 직무명칭(능력단위명)        |        | 반도체개발(커스텀<br>레이아웃<br>설계)                        |  |
| 분류번호               | 기존     | 1903060111_18v4                                 |  |
|                    | 현재     | 1903060130_23v5,1903060131_23v5,1903060132_23v5 |  |
| 개발·개선연도            | 현재     | 2023                                            |  |
|                    | 최초(1차) | 2018                                            |  |
| 버전번호               |        | v5                                              |  |
| 개발·개선기관            | 현재     | 전자<br>산업인적자원개발위원회(한국전자정보통신산업진흥회)                |  |
|                    | 최초(1차) | 한국반도체산업협회                                       |  |
| 향후<br>보완<br>연도(예정) |        | 2028                                            |  |

| 분류번호<br>:       | 1903060132_23v5                                                                                                                                                                                                                                                                                        |
|-----------------|--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 능력단위<br>명칭<br>: | 커스텀<br>레이아웃<br>검증                                                                                                                                                                                                                                                                                      |
| 능력단위<br>정의<br>: | 커스텀<br>레이아웃<br>검증이란<br>설계된<br>레이아웃<br>도면이<br>공정의<br>설계<br>규칙에<br>맞게<br>디자인<br>되었는지를<br>판단,<br>DRC(Design<br>Rule<br>Check)<br>하고<br>회로도와<br>일치<br>LVS(Layout<br>vs.<br>Schematic)<br>하는지<br>여부와<br>레이아웃<br>과정<br>중<br>발생하는<br>기생<br>성분을<br>추출<br>LPE(Layout<br>Parasitic<br>Extraction)<br>하는<br>능력이다. |

| 능<br>력<br>단<br>위<br>요<br>소       | 수<br>행<br>준<br>거                                                                                                                                                                                                                                                                                                                                                                                                                                                          |
|----------------------------------|---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 1903060132_23v5.1<br>DRC<br>검증하기 | 1.1<br>공정의<br>설계규칙(DRC,<br>Design<br>Rule<br>Checking)<br>파일을<br>숙지하고<br>이해할<br>수<br>있다.<br>1.2<br>설계<br>검증<br>툴을<br>적용하여<br>오류를<br>찾을<br>수<br>있다.<br>1.3<br>디자인<br>규칙에<br>위배되는<br>부분을<br>수정하여<br>설계규칙<br>적용이<br>어려울<br>경우<br>대책을<br>수립할<br>수<br>있다.<br>【지식】<br>•<br>반도체<br>수직<br>구조<br>포토<br>공정<br>•<br>•<br>공정<br>레이어<br>별<br>매개변수<br>공정의<br>설계·검증<br>규칙<br>•<br>【기술】<br>•<br>레이아웃<br>설계<br>규칙<br>오류<br>해석<br>기술                                                        |
|                                  | •<br>디자인<br>규칙을<br>이해하고<br>적용하는<br>기술<br>레이아웃<br>검증<br>오류<br>해석<br>기술<br>•<br>【태도】<br>•<br>레이아웃에<br>대한<br>책임감<br>완벽한<br>설계를<br>위한<br>끈기<br>있는<br>노력<br>•<br>•<br>위험성이<br>낮은<br>안전한<br>설계를<br>하려는<br>자세<br>2.1<br>레이아웃<br>도면과<br>회로설계<br>도면의<br>연결<br>상태를<br>검증하는<br>설계검증(LVS,<br>Lay-Out<br>Versus<br>Schematic)<br>파일을<br>이해<br>할<br>수<br>있다.<br>2.2<br>설계<br>검증<br>툴을<br>적용하여<br>회로도와의<br>차이점을<br>찾을<br>수<br>있다.<br>2.3<br>오류가<br>발생한<br>레이아웃<br>도면을<br>수정할<br>수<br>있다. |
| 1903060132_23v5.2<br>LVS<br>검증하기 | 【지식】<br>• 반도체<br>수직<br>구조<br>• 공정소자의<br>전기적<br>특성<br>• 공정<br>레이어<br>별<br>매개변수<br>• 공정의<br>설계권고사항<br>• 공정의<br>설계·검증<br>규칙<br>【기술】<br>•<br>회로도<br>분석<br>기술<br>•<br>레이이웃<br>네트리스트<br>추출<br>기술<br>레이아웃<br>검증<br>오류<br>해석<br>기술<br>•<br>【태도】                                                                                                                                                                                                                                   |
| 1903060132_23v5.3<br>LPE<br>검증하기 | •<br>레이아웃에<br>대한<br>책임감<br>완벽한<br>설계를<br>위한<br>끈기<br>있는<br>노력<br>•<br>•<br>위험성이<br>낮은<br>안전한<br>설계를<br>하려는<br>자세<br>3.1<br>레이아웃<br>도면의<br>매개변수를<br>추출하기<br>위해<br>LPE(Lay-Out<br>Parasitic<br>Extraction)<br>파일을<br>숙지할<br>수<br>있다.<br>3<br>2<br>해<br>당<br>파<br>일을<br>활용<br>하여<br>아날<br>로그<br>회로<br>설<br>계에<br>필요<br>한<br>포<br>스트<br>네트리스트(Post<br>Netlist)를<br>추출할<br>수<br>있다.                                                                                            |

|                   | 【지식】                                       |
|-------------------|--------------------------------------------|
|                   | • 반도체<br>수직<br>구조                          |
|                   | • 공정소자의<br>기생성분에<br>따른<br>전기적<br>특성        |
|                   | • 공정<br>레이어<br>별<br>매개변수                   |
|                   | • 공정의<br>설계·레이아웃<br>권고사항                   |
|                   | • 공정의<br>설계·검증<br>규칙                       |
| 1903060132_23v5.3 | 【기술】                                       |
| LPE<br>검증하기       | •<br>레이아웃<br>설계<br>오류<br>해석<br>기술          |
|                   | 레이이웃<br>네트리스트<br>추출<br>기술<br>•             |
|                   | •<br>레이아웃<br>검증<br>오류<br>해석<br>기술          |
|                   | 【태도】                                       |
|                   | 레이아웃에<br>대한<br>책임감<br>•                    |
|                   | 완벽한<br>설계를<br>위한<br>끈기<br>있는<br>노력<br>•    |
|                   | •<br>위험성이<br>낮은<br>안전한<br>설계를<br>하려는<br>자세 |

### 고려사항

-이 능력단위는 설계된 레이아웃 도면이 공정의 설계 규칙에 맞게 디자인 되었는지를 판단, DRC하고 회로도와 일치 LVS하는지 여부와 레이아웃 과정 중 발생하는 기생성분을 추출 LPE하는 업무에 적용한다.

-이 능력단위는 반도체 소자 및 공정에 대한 기본적인 지식을 필요로 한다.

-이 능력단위는 커스텀레이아웃 설계 검증 구축에 대한 기본적인 지식을 필요로 한다.

-'레이아웃 검증하기'능력단위요소에서는 완성된 레이아웃에 대하여 공정 진행에 문제가 되지 않도록 오류가 발생된 부분을 찾고 수정할 수 있어야 한다.

-검증에 필요한 공정의 룰 파일은 DRC(Design Rule Check), LVS(Lay-Out Versus Schematic), LPE(Lay-Out Parasitic Extraction)과정을 진행할 때 필요한 설계·검증 규칙 파일을 말한다.

-검증툴은 설계자가 익숙할 수 있고 반도체 산업현장에서 일반적으로 사용하는 프로그램에 적용 가능한 것을 말한 다.

-공정의 설계 및 레이아웃 권고사항은 공정을 선택 후 공정 측에서 제공한 권고 사항을 말한다.

-'DRC 검증하기'의 능력단위요소는 공정 설계 규칙을 이해하고 분석하여 오류를 찾고 수정할 수 있어야 한다.

-'LVS 검증하기'의 능력단위요소는 회로도와 레이아웃의 일치성을 검증을 해야 하며, 검증 및 레이아웃에 반영할 수 있어야 한다.

-'LPE 검증하기'의 능력단위요소는 레이아웃에서 발생되는 기생성분을 추출하고 최대한 회로동작에 영향을 주지 않 도록 레이아웃에 반영할 수 있어야 한다.

자료 및 관련 서류

- 공정의 설계권고사항
- 제품 사양서
- 툴 매뉴얼
- 공정의 설계·검증 규칙파일

#### 장비 및 도구

- 컴퓨터, 프린터, 워크스테이션, 인터넷
- 커스텀 레이아웃 툴
- 레이아웃 검증 툴

#### 재료

• 해당사항 없음

#### 권장평가방법

• 평가자는 능력단위 커스텀 레이아웃 검증의 수행준거에 제시되어 있는 내용을 평가하기 위해 이론과 실기를 나누어 평가하거나 종합적인 결과물의 평가 등 다양한 평가 방법을 사용할 수 있다. • 평가자는 다음 사항을 평가해야 한다.

| 권<br>장<br>평<br>가<br>방<br>법 | 평<br>가<br>유<br>형 |                  |  |
|----------------------------|------------------|------------------|--|
|                            | 과<br>정<br>평<br>가 | 결<br>과<br>평<br>가 |  |
| A.포트폴리오                    |                  |                  |  |
| B.문제해결<br>시나리오             |                  |                  |  |
| C.서술형시험                    | V                | V                |  |
| D.논술형시험                    |                  | V                |  |
| E.사례연구                     | V                |                  |  |
| F.평가자<br>질문                | V                |                  |  |
| G.평가자<br>체크리스트             |                  | V                |  |
| H.피평가자<br>체크리스트            |                  |                  |  |
| I.일지/저널                    |                  |                  |  |
| J.역할연기                     |                  |                  |  |
| K.구두발표                     | V                | V                |  |
| L.작업장평가                    |                  |                  |  |
| M.기타                       |                  |                  |  |

평가시 고려사항

• 수행준거에 제시되어 있는 내용을 성공적으로 수행할 수 있는지를 평가해야 한다.

- 평가자는 다음 사항을 평가해야 한다.
- 커스텀 레이아웃 평가 방법 숙지 여부
- 레이아웃 검증과 레이아웃 변경 방법에 대한 숙지 여부
- 효율적인 레이아웃을 위한 평면계획 숙지 여부
- 레이아웃에 대한 검증방법 활용 여부

| 순번 | 관<br>련<br>기<br>초<br>능<br>력 |                                                                     |  |  |
|----|----------------------------|---------------------------------------------------------------------|--|--|
|    | 주<br>요<br>영<br>역           | 하<br>위<br>영<br>역                                                    |  |  |
| 1  | 문제해결능력                     | 문제처리<br>능력,<br>사고력                                                  |  |  |
| 2  | 자원관리능력                     | 물적자원관리<br>능력,<br>시간자원관리<br>능력,<br>예산자원관리<br>능력,<br>인적자원관<br>리<br>능력 |  |  |
| 3  | 대인관계능력                     | 갈등관리<br>능력,<br>리더십<br>능력,<br>팀워크<br>능력,<br>협상<br>능력                 |  |  |
| 4  | 정보능력                       | 정보처리<br>능력,<br>컴퓨터활용<br>능력                                          |  |  |
| 5  | 기술능력                       | 기술선택<br>능력,<br>기술이해<br>능력,<br>기술적용<br>능력                            |  |  |

| 구<br>분             |        | 내<br>용                                          |  |  |
|--------------------|--------|-------------------------------------------------|--|--|
| 직무명칭(능력단위명)        |        | 반도체개발(커스텀<br>레이아웃<br>검증)                        |  |  |
| 분류번호               | 기존     | 1903060111_18v4                                 |  |  |
|                    | 현재     | 1903060130_23v5,1903060131_23v5,1903060132_23v5 |  |  |
| 개발·개선연도            | 현재     | 2023                                            |  |  |
|                    | 최초(1차) | 2018                                            |  |  |
| 버전번호               |        | v5                                              |  |  |
| 개발·개선기관            | 현재     | 전자<br>산업인적자원개발위원회(한국전자정보통신산업진흥회)                |  |  |
|                    | 최초(1차) | 한국반도체산업협회                                       |  |  |
| 향후<br>보완<br>연도(예정) |        | 2028                                            |  |  |

| 분류번호<br>:       | 1903060112_23v5                                                                                                                                                            |
|-----------------|----------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 능력단위<br>명칭<br>: | 자동<br>배치배선<br>레이아웃<br>설계                                                                                                                                                   |
| 능력단위<br>정의<br>: | 자동<br>배치배선<br>레이아웃<br>설계란<br>각각의<br>기능<br>블록<br>및<br>전체<br>칩의<br>로직<br>회<br>로를<br>자동<br>배치<br>배선<br>툴을<br>활용하여<br>마스크<br>제작에<br>필요한<br>물리적인<br>회로<br>도면으로<br>설계하는<br>능력이다. |

| 1.1<br>설계<br>공정에서<br>사용하는<br>표준<br>셀<br>라이브러리(Cell<br>Library)의<br>특성을<br>파악할<br>수<br>있다.<br>1.2<br>설계<br>공정의<br>설계권고사항에<br>따라<br>자동<br>배치<br>배선을<br>위한<br>환경을<br>구축할<br>수<br>있다.<br>1.3<br>전체<br>칩에<br>들어가는<br>IP의<br>종류<br>및<br>기능을<br>파악할<br>수<br>있다.<br>1.4<br>IP에서<br>제공하는<br>디자인<br>키트(Design<br>kit)의<br>단계별<br>제공<br>일정과<br>완성도의<br>계획을<br>수립할<br>수<br>있다.                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       | 능<br>력<br>단<br>위<br>요<br>소 | 수<br>행<br>준<br>거                                                            |  |  |
|----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|----------------------------|-----------------------------------------------------------------------------|--|--|
| 블록<br>배치<br>계획을<br>수립할<br>수<br>있다.<br>【지식】<br>• 사용<br>공정의<br>표준<br>셀의<br>특징<br>및<br>설계<br>제약<br>사항<br>• 전체<br>블록의<br>성능<br>및<br>구조<br>• IP,<br>셀<br>라이브러리의<br>성능<br>및<br>구조<br>• 자동<br>배치배선을<br>위한<br>환경<br>구축<br>1903060112_23v5.1<br>• 배치설계<br>및<br>배선설계<br>방법에<br>대한<br>지식<br>플로어<br>플래닝(Fl<br>o<br>or<br>• 칩의<br>입/출력<br>패드<br>위치에<br>대한<br>이해<br>Planning)하기<br>• 디자인<br>키트의<br>종류와<br>설계<br>단계별<br>특징<br>• 논리적<br>설계와<br>물리적<br>설계<br>사이의<br>파이프라인<br>업무<br>방식<br>【기술】<br>• 자동<br>배치배선을<br>위한<br>환경<br>구축<br>기술<br>라이브러리,<br>기생저항<br>및<br>기생커패시터,<br>제약조건,<br>타이밍(Timing)<br>•<br>검토/분석<br>능력<br>• 배치계획에<br>사용되는<br>설계<br>툴(Tool)<br>사용<br>기술<br>• IP의<br>상호<br>연관성<br>분석<br>능력<br>• 배치계획을<br>문서화할<br>수<br>있는<br>문서<br>작성<br>능력<br>【태도】<br>• 자동배치배선<br>레이아웃을<br>효과적으로<br>변경하려는<br>자세<br>• 자동배치배선<br>설계<br>업무의<br>중요성<br>인지<br>및<br>동등한<br>설계자로서의<br>자긍심<br>• 위험성이<br>낮은<br>안전한<br>설계를<br>하려는<br>자세 |                            | 1.5<br>IP들의<br>크기<br>정보<br>및<br>포트<br>정보와<br>칩의<br>입출력<br>핀의<br>위치를<br>고려하여 |  |  |

| 1903060112_23v5.2<br>자동<br>배치배선하기 | 2.1<br>게이트<br>레벨<br>네트리스트(Gate<br>Level<br>Netlist)에<br>테스트(Test)를<br>위한<br>DFT(Design<br>for<br>Testability)<br>및<br>BIST(Built-in-self<br>test)의<br>코드(Code)를<br>추가로<br>생성할<br>수<br>있다.<br>2.2<br>전달<br>받은<br>RTL(Registor<br>Transistor<br>Logic)<br>코드와<br>합성한<br>게이트<br>레벨<br>네트리스트가<br>로직<br>레벨에서<br>동일한지<br>비교할<br>수<br>있다.<br>2.3<br>동일성이<br>확인된<br>합성<br>네트리스트를<br>공정<br>정보를<br>이용하여<br>최적화된<br>IP<br>배치를<br>할<br>수<br>있다.<br>2.4<br>배치된<br>IP<br>간<br>CTS(Clock<br>Tree<br>Synthesis)을<br>할<br>수<br>있다.<br>2.5<br>주요<br>클럭<br>선에서<br>분기되는<br>상세<br>클럭<br>선의<br>타이밍<br>최적화를<br>위해<br>블록<br>간<br>위치<br>조정을<br>수행할<br>수<br>있다.<br>2.6<br>IP의<br>신호선<br>연결<br>및<br>타이밍<br>최적화를<br>통해<br>연결<br>최적화<br>과정을<br>수행할<br>수<br>있다.<br>2.7<br>연결이<br>완료된<br>도면에<br>대해<br>타이밍<br>시뮬레이션을<br>수행하여,<br>설계<br>오류가<br>있는지<br>확인<br>및<br>개선할<br>수<br>있다.<br>【지식】<br>• IP,<br>셀<br>라이브러리의<br>성능<br>및<br>구조<br>• 배치,<br>CTS,<br>배선<br>설계<br>절차식<br>• 배치설계<br>및<br>배선설계<br>방법<br>• 자동<br>배치배선<br>레이아웃<br>기생성분<br>• 저<br>전력<br>설계<br>방법<br>【기술】<br>• 팬텀<br>셀(Phantom<br>Cell)<br>활용<br>기술<br>• 설계<br>권고<br>사항을<br>고려한<br>셀의<br>배치/CTS/배선<br>기술<br>• 자동배치배선<br>레이아웃<br>기생<br>성분<br>추출<br>기술<br>【태도】<br>• 자동<br>배치배선<br>레이아웃에<br>대한<br>책임감 |
|-----------------------------------|-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 1903060112_23v5.3<br>레이아웃<br>검증하기 | • 위험성이<br>낮은<br>안전한<br>설계를<br>하려는<br>자세<br>3.1<br>배치배선<br>초기<br>네트리스트와<br>배치<br>배선이<br>완료된<br>네트리스트를<br>비교하여<br>검증<br>대상의<br>이상<br>유무를<br>확인할<br>수<br>있다.<br>3.2<br>공정의<br>설계권고사항에<br>따라<br>레이아웃을<br>검증하기<br>위하여<br>적합한<br>툴을<br>선정할<br>수<br>있다.<br>3.3<br>공정의<br>설계규칙파일(DRC,<br>ANT)을<br>숙지하고,<br>레이아웃<br>검증<br>툴의<br>적용<br>및<br>오류에<br>대한<br>수정사항을<br>반영할<br>수<br>있다.<br>3.4<br>자동<br>배치배선<br>레이아웃<br>설계검증파일(LVS)을<br>숙지하고,<br>레이아웃<br>검증<br>툴의<br>적용<br>및<br>오류에<br>대한<br>수정사항을<br>반영할<br>수<br>있다.<br>3.5<br>자동<br>배치배선<br>레이아웃의<br>매개변수<br>추출파일(LPE)을<br>활용하여,<br>매개변수를<br>포함한<br>네트리스트를<br>추출할<br>수<br>있다.<br>【지식】<br>• 반도체<br>소자<br>공학<br>• 공정소자의<br>전기적<br>특성<br>• 공정<br>레이어<br>별<br>매개변수<br>• 공정의<br>설계권고사항<br>• 공정의<br>설계·검증<br>규칙<br>【기술】<br>• 자동<br>배치배선<br>레이아웃<br>설계<br>오류<br>해석<br>기술<br>• 자동<br>배치배선<br>레이아웃<br>네트리스트<br>추출<br>기술<br>• 자동<br>배치배선<br>레이아웃<br>검증<br>오류<br>해석<br>기술<br>【태도】<br>• 자동<br>배치배선<br>레이아웃<br>검증에<br>대한<br>책임감<br>• 자동<br>배치배선<br>레이아웃<br>검증을<br>위한<br>끈기<br>있는<br>태도<br>• 위험성이<br>낮은<br>안전한<br>설계를<br>하려는<br>자세                                                                                                                                                                      |

### 고려사항

-이 능력단위는 반도체 소자 및 공정에 대한 기본적인 지식을 필요로 한다.

-툴은 일련의 프로그램을 지칭하며, 설계자가 익숙할 수 있고 반도체 산업현장에서 일반적으로 사용하는 프로그램 에 적용 가능한 것을 말한다.

-공정의 설계권고사항은 파운더리(Foundry) 업체, 공정별로 파운더리 측에서 제공한 권고 사항을 말한다.

-자동배치배선 레이아웃은 툴의 활용 방법 및 설계 공정의 경험 유무에 따른 숙련도 차이가 크기 때문에 관련된 활용 툴의 사용 방법은 사전에 숙지가 필요하다.

-일반적인 자동배치배선 레이아웃은 IP의 완성된 디자인 키트가 전달되는 사례가 드물고, 개발의 신속성을 위하여 로직의 설계가 동시에 진행되므로, 설계 단계별로 필요한 디자인 키트의 내용을 정의 및 이해하는 것이 유관부서의 협업 과정에서 매우 중요하다.

-각 수행 단계가 최적화 과정에서 순환과정을 거치며 반복되고, 이러한 반복 회수를 최소화할 수 있도록 고민할 수 있는 것이 숙련된 설계자의 척도가 된다.

-공정의 룰 파일은 DRC(Design Rule Check), LVS(Lay-Out Versus Schematic), LPE(Lay-Out Parasitic Extraction)과정을 진행할 때 필요한 설계·검증 규칙 파일을 말한다.

-백-어노테이션(Back-Annotation)이란 반도체 설계 시 레이아웃 작업까지 마친 후 발생된 기생 소자들(커패시터 및 저항)의 값을 네트리스트에 추가하는 작업을 말한다.

#### 자료 및 관련 서류

- 공정의 설계권고사항
- 제품 사양서
- 설계 툴 매뉴얼
- 공정의 설계·검증 규칙파일
- IP / 셀 라이브러리

장비 및 도구

- 컴퓨터, 프린터, 워크스테이션, 인터넷
- 자동 배치배선 레이아웃 툴
- 레이아웃 검증 툴
- FPGA 컴파일러(Compiler)와 시뮬레이션 툴

### 재료

• 해당사항 없음

#### 권장평가방법

• 평가자는 능력단위 자동 배치배선 레이아웃 설계의 수행준거에 제시되어 있는 내용을 평가하기 위해 이론과 실기를 나누어 평가하거나 종합적인 결과물의 평가 등 다양한 평가 방법을 사용할 수 있다. • 평가자는 다음 사항을 평가해야 한다.

| 권<br>장<br>평<br>가<br>방<br>법 | 평<br>가<br>유<br>형 |                  |  |
|----------------------------|------------------|------------------|--|
|                            | 과<br>정<br>평<br>가 | 결<br>과<br>평<br>가 |  |
| A.포트폴리오                    |                  |                  |  |
| B.문제해결<br>시나리오             |                  |                  |  |
| C.서술형시험                    | V                | V                |  |
| D.논술형시험                    |                  | V                |  |
| E.사례연구                     | V                |                  |  |
| F.평가자<br>질문                | V                |                  |  |
| G.평가자<br>체크리스트             |                  | V                |  |
| H.피평가자<br>체크리스트            |                  |                  |  |
| I.일지/저널                    |                  |                  |  |
| J.역할연기                     |                  |                  |  |
| K.구두발표                     | V                | V                |  |
| L.작업장평가                    |                  |                  |  |
| M.기타                       |                  |                  |  |

### 평가시 고려사항

• 수행준거에 제시되어 있는 내용을 성공적으로 수행할 수 있는지를 평가해야 한다.

• 평가자는 다음 사항을 평가해야 한다.

- 자동배치배선 레이아웃의 수행 절차 숙지 여부

- 레이아웃 검증 결과의 해석 방법과 레이아웃 변경 방법에 대한 숙지 여부

- 자동 배치 배선의 단계별 네트리스트 차이점 및 이를 비교하는 방법에 대한 숙지 여부

- 자동배치배선 레이아웃에 필요한 주요 디자인 키트 파일의 활용 방법 및 설계 단계별 완성도의 이해 여부

- 효율적인 레이아웃을 위한 평면계획 숙지 여부

- 레이아웃에 대한 검증방법 활용 여부

| 순번 | 관<br>련<br>기<br>초<br>능<br>력 |                                                                     |  |
|----|----------------------------|---------------------------------------------------------------------|--|
|    | 주<br>요<br>영<br>역           | 하<br>위<br>영<br>역                                                    |  |
| 1  | 의사소통능력                     | 경청<br>능력,<br>문서이해<br>능력,<br>문서작성<br>능력,<br>의사표현<br>능력               |  |
| 2  | 문제해결능력                     | 문제처리<br>능력,<br>사고력                                                  |  |
| 3  | 자원관리능력                     | 물적자원관리<br>능력,<br>시간자원관리<br>능력,<br>예산자원관리<br>능력,<br>인적자원관<br>리<br>능력 |  |
| 4  | 정보능력                       | 정보처리<br>능력,<br>컴퓨터활용<br>능력                                          |  |
| 5  | 기술능력                       | 기술선택<br>능력,<br>기술이해<br>능력,<br>기술적용<br>능력                            |  |

| 구<br>분             |        | 내<br>용                           |  |
|--------------------|--------|----------------------------------|--|
| 직무명칭(능력단위명)        |        | 반도체개발(자동<br>배치배선<br>레이아웃<br>설계)  |  |
| 분류번호               | 기존     | 1903060112_18v4                  |  |
|                    | 현재     | 1903060112_23v5                  |  |
| 개발·개선연도            | 현재     | 2023                             |  |
|                    | 최초(1차) | 2018                             |  |
| 버전번호               |        | v5                               |  |
| 개발·개선기관            | 현재     | 전자<br>산업인적자원개발위원회(한국전자정보통신산업진흥회) |  |
|                    | 최초(1차) | 한국반도체산업협회,한국반도체산업협회,한국반도체산업협회    |  |
| 향후<br>보완<br>연도(예정) |        | 2028                             |  |

| 분류번호<br>:       | 1903060113_23v2 |  |  |
|-----------------|-----------------|--|--|
| 능력단위<br>명칭<br>: | 반도체<br>설계<br>검증 |  |  |

능력단위 정의 : 반도체 설계 검증이란 반도체 설계 단계에서 설계한 단위블록 및 통합블 록이 설계 사양에 맞게 구현되었는지 평가하는 능력이다.

| 능<br>력<br>단<br>위<br>요<br>소        | 수<br>행<br>준<br>거                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         |
|-----------------------------------|------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 1903060113_23v2.1<br>단위블록<br>검증하기 | 1.1<br>주어진<br>설계<br>사양을<br>분석할<br>수<br>있다.<br>1.2<br>단위블록<br>검증<br>시나리오<br>및<br>검증계획을<br>수립할<br>수<br>있다.<br>1.3<br>수립한<br>검증계획을<br>바탕으로<br>검증<br>환경을<br>구축할<br>수<br>있다.<br>1.4<br>검증환경에<br>기반한<br>테스트벤치를<br>구현할<br>수<br>있다.<br>1.5<br>테스트벤치의<br>검증<br>결과와<br>설계결과를<br>비교하여<br>평가할<br>수<br>있다.<br>1.6<br>평가한<br>검증<br>보고서를<br>작성하여<br>설계자에게<br>제공할<br>수<br>있다.<br>【지식】<br>• 테스트<br>벤치<br>구현<br>능력<br>• 설계<br>사양<br>이해<br>능력<br>• 아날로그/디지털<br>블록의<br>입출력<br>특성<br>• 검증<br>계획<br>작성<br>방법<br>• 검증<br>보고서<br>작성<br>방법<br>【기술】<br>• 프로그래밍<br>기술<br>• 테스트<br>벤치<br>설계<br>기술<br>• 시뮬레이션<br>툴<br>사용<br>기술<br>【태도】<br>• 모든<br>동작<br>조건을<br>확인하려는<br>성실함<br>• 평가결과를<br>설계자와<br>공유하는<br>자세                                                                                                                                                          |
| 1903060113_23v2.2<br>통합블록<br>검증하기 | 2.1<br>통합블록<br>설계<br>사양을<br>분석할<br>수<br>있다.<br>2.2<br>레퍼런스<br>보드(Reference<br>Board)의<br>회로<br>설계<br>요구사항을<br>정의할<br>수<br>있다.<br>2.3<br>통합블록<br>검증<br>시나리오와<br>검증계획을<br>수립할<br>수<br>있다.<br>2.4<br>수립한<br>검증계획을<br>바탕으로<br>검증<br>환경을<br>구축할<br>수<br>있다.<br>2.5<br>검증환경에<br>기반한<br>테스트벤치를<br>구현할<br>수<br>있다.<br>2.6<br>테스트벤치의<br>검증<br>결과와<br>설계결과를<br>비교하여<br>평가할<br>수<br>있다.<br>2.7<br>평가한<br>검증<br>보고서를<br>작성하여<br>설계자에게<br>제공할<br>수<br>있다.<br>【지식】<br>• 테스트<br>벤치<br>구현<br>능력<br>• 설계<br>사양<br>이해<br>능력<br>• 검증<br>계획<br>작성<br>능력<br>• 검증<br>보고서<br>• 통합블록의<br>블록<br>간<br>상호<br>연결성<br>• 레퍼런스<br>보드<br>구성<br>• 통합블록<br>검증<br>환경<br>【기술】<br>• 통합<br>검증<br>테스트<br>벤치<br>및<br>코드<br>작성<br>기술<br>• 시뮬레이션<br>툴<br>사용<br>기술<br>• 통합블록<br>검증<br>평가서<br>작성<br>기술<br>【태도】<br>• 모든<br>동작<br>조건을<br>확인하려는<br>성실함<br>• 평가결과를<br>설계자와<br>공유하는<br>자세 |

|                   | 3.1<br>통합블록의<br>설계<br>사양을<br>분석할<br>수<br>있다.<br>3.2<br>검증<br>플랫폼<br>보드의<br>회로<br>설계<br>요구사항을<br>정의할<br>수<br>있다.<br>3.3<br>플랫폼<br>기반<br>검증<br>시나리오<br>및<br>검증계획을<br>수립할<br>수<br>있다.<br>3.4<br>수립한<br>검증계획을<br>바탕으로<br>검증<br>환경을<br>구축할<br>수<br>있다.<br>3.5<br>검증환경에<br>기반한<br>테스트벤치를<br>구현할<br>수<br>있다.<br>3.6<br>테스트벤치의<br>검증<br>결과와<br>설계결과를<br>비교하여<br>평가할<br>수<br>있다.<br>3.7<br>평가한<br>검증<br>보고서를<br>작성하여<br>설계자에게<br>제공할<br>수<br>있다.<br>【지식】<br>• 반도체<br>설계와<br>FPGA<br>설계<br>차이점<br>• 테스트<br>벤치<br>구현<br>능력 |
|-------------------|-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
|                   |                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 |
|                   |                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 |
|                   |                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 |
| 1903060113_23v2.3 | • 설계<br>사양<br>이해<br>능력                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          |
| 플랫폼<br>기반<br>검증하기 | • 검증<br>계획<br>작성<br>능력                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          |
|                   | • 검증<br>보고서<br>작성<br>능력                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         |
|                   | • 검증<br>플랫폼<br>보드<br>구성                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         |
|                   | 【기술】                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            |
|                   | • FPGA<br>내부<br>배선<br>툴<br>사용<br>기술                                                                                                                                                                                                                                                                                                                                                                                                                                                                             |
|                   | • 응용<br>보드<br>설계<br>및<br>기본적인<br>구동<br>소프트웨어<br>구성기술                                                                                                                                                                                                                                                                                                                                                                                                                                                            |
|                   | • 통합<br>검증<br>테스트<br>벤치<br>및<br>코드<br>작성<br>기술                                                                                                                                                                                                                                                                                                                                                                                                                                                                  |
|                   | • 검증<br>플랫폼<br>활용<br>검증<br>평가서<br>작성<br>기술                                                                                                                                                                                                                                                                                                                                                                                                                                                                      |
|                   | 【태도】                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            |
|                   | • 모든<br>동작<br>조건을<br>확인하려는<br>성실함                                                                                                                                                                                                                                                                                                                                                                                                                                                                               |
|                   | • 최대한<br>실제<br>동작과<br>동일한<br>조건으로<br>검증하려는<br>노력                                                                                                                                                                                                                                                                                                                                                                                                                                                                |
|                   | • 다양한<br>가혹<br>환경<br>조건을<br>고려하여<br>검증하려는<br>노력                                                                                                                                                                                                                                                                                                                                                                                                                                                                 |

### 고려사항

-이 능력단위는 반도체 설계 단계에서 설계한 단위블록 및 통합블록이 설계 사양에 맞게 구현되었는지 평가하는 업 무에 적용한다.

-반도체 설계검증에 사용되는 프로그래밍 언어에 대한 기본 지식을 필요로 한다. (Verilog, System C, C, C++ 등)

-RTL(Register Transfer Logic) 회로검증이 완료된 설계에 대해서 타이밍(Timing)이 반영된 게이트 레벨 디자인에 대해서 검증을 실시한다.

-게이트 레벨 시뮬레이션을 위해서 사전에 타겟 공정에 대한 셀라이브러리를 준비해야 한다

-합성(Synthesis)을 위해서 클럭 구조에 대한 충분한 학습이 필요하다.

-실시간 검증(Real-time Test)을 위해서 FPGA 회로를 설계해야 한다.

-FPGA 회로 설계 시 시스템을 구성하는 다른 소자들과의 연결 관계를 고려해야 한다.

-실시간 검증을 위해서 FPGA 회로를 설계해야 한다

-FPGA 설계를 위해서 ROM(Read Only Memory), eFlash(Embedded Flash) 등은 SRAM(Static Random Access Memory)을 이용한 모델(Model)로 치환하여 설계해야 한다.

-검증 플랫폼 기반 검증 시 FPGA, System Verilog 등을 이용하여 검증할 수 있어야 한다.

#### 자료 및 관련 서류

- 회로 설계규격서
- 회로도
- IP / 셀 라이브러리
- 툴 설명서
- 테스트 계획서

### 장비 및 도구

- 설계 서버
- 데이터 저장장치
- 하드웨어 기술 언어(HDL, Hardware Description Language) 시뮬레이션 툴
- 프로그래밍언어
- 계측기기

### 재료

• 해당사항 없음

#### 권장평가방법

• 평가자는 능력단위 반도체 설계 검증의 수행준거에 제시되어 있는 내용을 평가하기 위해 이론과 실 기를 나누어 평가하거나 종합적인 결과물의 평가 등 다양한 평가 방법을 사용할 수 있다. • 평가자는 다음 사항을 평가해야 한다.

| 권<br>장<br>평<br>가<br>방<br>법 | 평<br>가<br>유<br>형 |                  |  |
|----------------------------|------------------|------------------|--|
|                            | 과<br>정<br>평<br>가 | 결<br>과<br>평<br>가 |  |
| A.포트폴리오                    |                  |                  |  |
| B.문제해결<br>시나리오             |                  |                  |  |
| C.서술형시험                    | V                | V                |  |
| D.논술형시험                    |                  | V                |  |
| E.사례연구                     | V                |                  |  |
| F.평가자<br>질문                | V                |                  |  |
| G.평가자<br>체크리스트             |                  | V                |  |
| H.피평가자<br>체크리스트            |                  |                  |  |
| I.일지/저널                    |                  |                  |  |
| J.역할연기                     |                  |                  |  |
| K.구두발표                     | V                | V                |  |
| L.작업장평가                    |                  |                  |  |
| M.기타                       |                  |                  |  |

#### 평가시 고려사항

- 수행준거에 제시되어 있는 내용을 성공적으로 수행할 수 있는지를 평가해야 한다.
- 평가자는 다음 사항을 평가해야 한다.
- 검증 시나리오 및 검증계획 수립 여부
- 레퍼런스 보드 회로설계 요구 사항 정의 및 수립 여부
- 통합블록 검증 결과 평가 여부
- 검증 플랫폼 활용 검증 시나리오 및 검증계획 수립 여부
- 검증 플랫폼 활용 검증 결과 평가 여부
- 검증 플랫폼 활용 검증 평가서 작성 능력

| 순번 | 관<br>련<br>기<br>초<br>능<br>력 |                                                                       |
|----|----------------------------|-----------------------------------------------------------------------|
|    | 주<br>요<br>영<br>역           | 하<br>위<br>영<br>역                                                      |
| 1  | 의사소통능력                     | 경청<br>능력,<br>기초외국어<br>능력,<br>문서이해<br>능력,<br>문서작성<br>능력,<br>의사표현<br>능력 |
| 2  | 문제해결능력                     | 문제처리<br>능력,<br>사고력                                                    |
| 3  | 자원관리능력                     | 물적자원관리<br>능력,<br>시간자원관리<br>능력,<br>예산자원관리<br>능력,<br>인적자원관<br>리<br>능력   |
| 4  | 정보능력                       | 정보처리<br>능력,<br>컴퓨터활용<br>능력                                            |
| 5  | 기술능력                       | 기술선택<br>능력,<br>기술이해<br>능력,<br>기술적용<br>능력                              |

| 구<br>분             |        | 내<br>용                           |
|--------------------|--------|----------------------------------|
| 직무명칭(능력단위명)        |        | 반도체개발(반도체<br>설계<br>검증)           |
| 분류번호               | 기존     | 1903060113_18v1                  |
|                    | 현재     | 1903060113_23v2                  |
| 개발·개선연도            | 현재     | 2023                             |
|                    | 최초(1차) | 2018                             |
| 버전번호               |        | v2                               |
| 개발·개선기관            | 현재     | 전자<br>산업인적자원개발위원회(한국전자정보통신산업진흥회) |
|                    | 최초(1차) | 한국반도체산업협회                        |
| 향후<br>보완<br>연도(예정) |        | 2028                             |

| 분류번호<br>:       | 1903060114_23v2                                                                                                                                                                                  |
|-----------------|--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 능력단위<br>명칭<br>: | 반도체<br>펌웨어<br>개발                                                                                                                                                                                 |
| 능력단위<br>정의<br>: | 반도체<br>펌웨어(Firmware)<br>개발은<br>요구사항<br>분석을<br>통하여<br>반도체<br>칩에<br>내<br>장된<br>중앙처리장치(CPU,<br>Central<br>Processing<br>Unit)<br>및<br>주변<br>하드웨어<br>장치를<br>동작시키는<br>소프트웨어를<br>설계하고<br>구현하는<br>능력이다. |

| 1.1<br>CPU와<br>주변<br>장치의<br>설계<br>정보를<br>수집할<br>수<br>있다.<br>1.2<br>CPU의<br>어셈블리어<br>명령어,<br>마이크로<br>오퍼레이션<br>정보,<br>메모리<br>모듈,<br>가상<br>메모리<br>지정<br>방식을<br>분석할<br>수<br>있다.<br>1.3<br>CPU와<br>주변<br>장치에<br>대한<br>메모리<br>맵,<br>할당된<br>레지스터,<br>작동<br>및<br>방법에<br>대한<br>정보를<br>분석할<br>수<br>있다.<br>1.4<br>CPU와<br>주변<br>장치의<br>Start-up<br>어셈블리어<br>코드를<br>작성하기<br>위한<br>설정<br>정보를<br>분석할<br>수<br>있다.<br>【지식】<br>• CPU<br>구조와<br>주변<br>장치에<br>대한<br>지식<br>• 어셈블리어<br>명령어에<br>따른<br>마이크로<br>오퍼레이션,<br>메모리<br>관리<br>인터럽트,<br>타이머,<br>메모리<br>맵과<br>레지스터<br>등에<br>대한<br>지식<br>1903060114_23v2.1<br>• 디버그<br>인터페이스<br>구성<br>및<br>동작<br>내장<br>CPU<br>및<br>주변<br>장치<br>• 검증인터페이스를<br>이용한<br>인터페이스<br>구성<br>및<br>동작<br>분석하기<br>• 공개된<br>소프트웨어<br>저작권에<br>대한<br>지식<br>• 분석보고서<br>작성<br>방법<br>【기술】<br>• CPU와<br>주변<br>장치에<br>대한<br>자료<br>수집<br>능력<br>• CPU<br>어셈블리어<br>명령어와<br>마이크로<br>오퍼레이션<br>해석<br>기술<br>• 메모리<br>맵,<br>메모리<br>관리<br>모듈,<br>인터럽트<br>처리절차<br>해석<br>기술<br>• 분석보고서<br>작성<br>능력<br>【태도】<br>• 반도체<br>전체<br>구조에<br>대한<br>정보를<br>세밀하게<br>파악하려는<br>자세<br>• 소프트웨어<br>저작권<br>침해<br>여부를<br>파악하려는<br>의지<br>• 품질<br>수준<br>제고를<br>위해<br>규격과<br>표준을<br>적용하려는<br>노력<br>2.1<br>펌웨어의<br>개발<br>범위에<br>따른<br>기능적·비기능적<br>요구사항을<br>도출할<br>있다.<br>2.2<br>운영체제에<br>따른<br>부트<br>시퀀스<br>요구사항을<br>도출할<br>수<br>있다.<br>2.3<br>레퍼런스<br>보드에<br>대한<br>설계<br>요구사항을<br>도출할<br>수<br>있다.<br>2.4<br>펌웨어<br>및<br>레퍼런스<br>보드에<br>대한<br>요구사항<br>정의서를<br>작성할<br>수<br>있다.<br>【지식】<br>• CPU<br>및<br>주변<br>장치의<br>구조<br>및<br>기능<br>1903060114_23v2.2<br>• 메모리<br>맵과<br>레지스터<br>구성에<br>따른<br>주변<br>장치의<br>동작<br>원리<br>펌웨어<br>요구사항<br>분석하기<br>• 부트<br>로더와<br>부트<br>시퀀스<br>• 펌웨어와<br>레퍼런스<br>보드에<br>대한<br>요구사항<br>분석절차와<br>정의서<br>작성<br>방법<br>• 펌웨어<br>개발<br>언어와<br>소프트웨어<br>공학<br>【기술】 | 능<br>력<br>단<br>위<br>요<br>소 | 수<br>행<br>준<br>거                            |
|-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|----------------------------|---------------------------------------------|
|                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 |                            | 관리<br>제어<br>초기                              |
|                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 |                            | 모듈,                                         |
|                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 |                            |                                             |
|                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 |                            | 수                                           |
| • 펌웨어<br>개발<br>환경<br>구성<br>기술<br>• 펌웨어<br>프로그래밍<br>기술                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           |                            | • CPU와<br>주변<br>장치에<br>대한<br>정보<br>수집<br>능력 |

|                     | 【태도】                                                               |
|---------------------|--------------------------------------------------------------------|
| 1903060114_23v2.4   | • 검증/테스트<br>절차서와<br>평가기준을<br>준수하고<br>결과를<br>기록하는<br>노력             |
| 펌웨어<br>구현하기         | • 펌웨어<br>기능오류에<br>대한<br>재발<br>방지를<br>위한<br>노력                      |
|                     | 편의를<br>제공하기<br>위한<br>펌웨어<br>구현<br>노력                               |
|                     | • 사용자에게                                                            |
|                     | 5.1<br>운영체제<br>선택과<br>장치<br>드라이버<br>설계<br>범위를<br>정할<br>수<br>있다.    |
|                     | 5.2<br>운영체제용<br>장치<br>드라이버를<br>설계할<br>수<br>있다.                     |
|                     | 5.3<br>운영체제를<br>포팅(Porting)할<br>수<br>있다.                           |
|                     | 5.4<br>장치<br>드라이버별로<br>사용자<br>설명서를<br>작성할<br>수<br>있다.              |
|                     | 【지식】                                                               |
|                     | • 설계서<br>해석<br>지식                                                  |
|                     | • 운영체제,<br>디바이스<br>드라이버에<br>대한<br>지식                               |
|                     | • 반도체<br>내장<br>CPU<br>및<br>주변<br>장치<br>구동<br>원리                    |
| 1903060114_23v2.5   | • 프로그래밍<br>언어<br>(어셈블리어,<br>C언어<br>등)                              |
| 펌웨어<br>드라이버<br>개발하기 | • 교차<br>개발<br>환경<br>구성                                             |
|                     | 【기술】                                                               |
|                     | • 교차개발<br>환경<br>구성<br>및<br>활용<br>능력                                |
|                     | • 하드웨어<br>장치<br>드라이버<br>기능과<br>관련된<br>커널<br>내<br>함수<br>파악<br>능력    |
|                     | • 쉘<br>스크립트<br>작성<br>능력                                            |
|                     | • 드라이버<br>코드<br>리팩토링<br>기술                                         |
|                     | • 개발된<br>드라이버의<br>사용자<br>설명서<br>작성<br>능력                           |
|                     | 【태도】                                                               |
|                     | • 운영체제<br>커널<br>전체를<br>분석하려는<br>의지                                 |
|                     | • 오류<br>발생<br>방지와<br>품질확보를<br>위한<br>노력                             |
|                     | 6.1<br>개발된<br>펌웨어를<br>사용자에게<br>배포하고<br>버전을<br>관리할<br>수<br>있다.      |
|                     | 6.2<br>배포된<br>펌웨어에<br>대해<br>사용자<br>개선<br>요구사항을<br>반영하여<br>변경할<br>수 |
|                     | 있다                                                                 |
|                     | 6.3<br>변경된<br>펌웨어<br>부분에<br>대한<br>사용자<br>설명서를<br>개선할<br>수<br>있다.   |
|                     | 6.4<br>펌웨어<br>사용자를<br>교육시킬<br>수<br>있다.                             |
|                     | 【지식】                                                               |
|                     | • 펌웨어<br>변경<br>관리<br>체계<br>및<br>관리<br>시스템<br>활용<br>방법              |
|                     | • 버그<br>리포트<br>분석과<br>펌웨어<br>디버깅<br>방법에<br>대한<br>지식                |
|                     | • 펌웨어<br>버전<br>관리<br>프로그램<br>사용법에<br>대한<br>지식                      |
|                     | • 펌웨어<br>모듈별<br>사용자<br>설명서<br>작성<br>방법                             |
| 1903060114_23v2.6   | 【기술】                                                               |
| 펌웨어<br>관리하기         | • 펌웨어<br>버전별<br>모듈의<br>기능과<br>특성<br>파악<br>능력                       |
|                     | • 펌웨어<br>테스트<br>환경을<br>구축하고<br>검증할<br>수<br>있는<br>기술                |
|                     | • 변경<br>요청에<br>대한<br>품질<br>속성<br>추출과<br>변경<br>영향성<br>분석<br>기술      |
|                     | • 사용자<br>설명서<br>작성<br>능력                                           |
|                     |                                                                    |
|                     | • 프레젠테이션<br>능력과<br>사용자<br>교육을<br>위한<br>기술                          |
|                     | 【태도】                                                               |
|                     | • 사용자<br>관점에서의<br>펌웨어<br>이용에<br>따른<br>문제점을<br>파악하려는<br>자세          |
|                     | 전체<br>펌웨어에서<br>변경이<br>필요한<br>부분을<br>식별하고<br>미치는<br>영향을<br>•        |
|                     | 치밀하게<br>분석하는<br>자세                                                 |
|                     | • 개발<br>완료된<br>펌웨어들을<br>버전별로<br>체계적으로<br>관리하려는<br>태도               |

고려사항

-이 능력단위는 반도체 내부를 구성하는 모든 하드웨어 장치들에 대한 설계문서와 펌웨어 사용자들의 요구사항을 확인하여 부트 과정을 계획하고, 하드웨어 장치들의 기능, 기능에 대한 테스트 및 검증 요구사항을 도출하는데 적용 한다.

-반도체 내부를 구성하는 모든 하드웨어 장치들에 대한 기능 분석 결과와 단위/통합 테스트 및 검증 요구사항을 펌 웨어 요구사항 정의서로 문서화하여야 한다.

-요구사항 정의서에 의해 부트 로더를 구성하는 모듈 설계와 수행 절차 설계, 펌웨어의 정상동작 확인을 위한 테스 트 및 검증 코드 설계 등을 하여야 하고 이를 펌웨어 설계서로 작성하여야 한다.

-펌웨어 설계서를 해석하여 펌웨어, 부트 코드, 테스트 코드, Start-up 코드를 구현하여야 한다.

-설계된 펌웨어, 부트코드, Start-up 코드를 링크하여 실행 가능한 프로그램으로 구현하여야 한다.

-반도체 내의 하드웨어 장치들과 반도체의 용도에 적합한 운영체제를 선정할 수 있어야 하며, 적합한 컴파일러, 링 커, 디버거 등을 포함하는 개발 도구 또는 IDE(Integrated Development Environment)를 선택하여 교차 개발 환 경을 구축하여야 한다.

-운영체제 커널의 구조를 이해하고, 모듈들 간의 종속성으로 인한 코드 수정 개소들을 파악하여야 한다.

-하드웨어 장치들에 할당된 제어 레지스터, 상태 레지스터, 데이터 레지스터 등에 대한 기능을 이해하고, 디바이스 드라이버를 설계하여야 하며, 독립적인 엑세스를 할 수 있도록 표준적인 API(Application Programming Interface )를 정의하여야 한다.

-운영체제 커널 이미지를 생성하고, 부트로더에 의해 올바르게 메모리에 탑재되어 실행되는지 테스트 및 검증 하여 야 한다.

-펌웨어 설계서에 정의된 각 모듈들의 기능과 인터페이스 정의에 따라 적절한 테스트 및 검증 기법과 도구를 선정하 고, 단위 모듈 별로 검증 케이스에 대한 동작 여부를 확인하여야 한다.

-전체 펌웨어 모듈들이 유기적으로 연동되는지 테스트하여야 하며, 운영체제를 탑재하는 경우에는 부팅을 하는 과 정도 테스트하여야 한다.

-운영체제 커널에 통합된 모든 디바이스 드라이버가 자원의 충돌 없이 정상적으로 동작하는지 테스트 및 검증 하여 야 한다.

-펌웨어 테스트 및 검증 결과를 문서화한 뒤, 각 테스트 및 검증 결과에서 확인된 오류들을 분석하여 배포가 가능한 지 여부를 결정하여야 한다.

-JTAG (Joint Test Action Group) : 펌웨어 개발 시에 사용하는 디버깅 장비

-IDE(Integrated Development Environment) : 컴퓨터를 사용하여 펌웨어를 개발하는 과정에서 에디터, 컴파일 러, 어셈블러, 링커, 디버거 등의 기능이 모두 하나의 응용 프로그램으로 통합되어 있는 개발자 지원 환경

-API(Application Program Interface) : 프로그램 또는 애플리케이션이 운영체제가 어떤 처리를 하기 위해서 호출 할 수 있는 함수의 인터페이스

-ISTQB(International Software Testing Qualification Board) : 비영리 국제 소프트웨어 (SW)테스팅 전문가 네 트워크인 국제 소프트웨어 테스팅 자격 협회 ISTQB에서 주관하는 국제자격증 프로그램

-UML(Unified Modeling Language) : 요구분석, 시스템설계, 시스템 구현 등의 시스템 개발 과정에서, 개발자간 의 의사소통을 원활하게 이루어지게 하기 위하여 표준화한 모델링 언어

자료 및 관련 서류

• 하드웨어 장치들에 대한 설계 문서

• 펌웨어 사용자 요구사항 조사서

- 펌웨어 요구사항 정의서
- 펌웨어 설계서
- 펌웨어 테스트 계획서 및 결과서
- 운영체제 자료
- 레퍼런스 보드에 대한 자료
- 검증 인터페이스 사용자 가이드
- 테스트 관련 국제 표준 규격(ISO/IEC 29119,ISO/IEC 25000,ISO/IEC 9126,IEEE 829 등)
- 테스트 지식체계(ISTQB Syllabus)
- 펌웨어 관련 인터넷 사이트

### 장비 및 도구

- 컴퓨터, 프린터, 인터넷
- 문서작성 도구, 프레젠테이션 도구
- IDE(Integrated Development Environment)
- CASE(Computer-Aided Software Engineering) 도구
- UML(Unified Modeling Language) 도구
- 펌웨어 설계 도구
- 인터페이스 디버거 장비
- 테스트 도구
- 로직 분석기
- 오실로스코프
- 멀티미터

### 재료

• 해당사항 없음

#### 권장평가방법

• 평가자는 능력단위 반도체 펌웨어 개발의 수행준거에 제시되어 있는 내용을 평가하기 위해 이론과 실기를 나누어 평가하거나 종합적인 결과물의 평가 등 다양한 평가 방법을 사용할 수 있다. • 평가자는 다음 사항을 평가해야 한다.

| 권<br>장<br>평<br>가<br>방<br>법 | 평<br>가<br>유<br>형 |                  |
|----------------------------|------------------|------------------|
|                            | 과<br>정<br>평<br>가 | 결<br>과<br>평<br>가 |
| A.포트폴리오                    |                  |                  |
| B.문제해결<br>시나리오             |                  |                  |
| C.서술형시험                    | V                | V                |
| D.논술형시험                    |                  | V                |
| E.사례연구                     | V                |                  |
| F.평가자<br>질문                | V                |                  |
| G.평가자<br>체크리스트             |                  | V                |
| H.피평가자<br>체크리스트            |                  |                  |
| I.일지/저널                    |                  |                  |
| J.역할연기                     |                  |                  |
| K.구두발표                     | V                | V                |
| L.작업장평가                    |                  |                  |
| M.기타                       |                  |                  |

### 평가시 고려사항

- 수행준거에 제시되어 있는 내용을 성공적으로 수행할 수 있는지를 평가해야 한다.
- 평가자는 다음 사항을 평가해야 한다.
- 반도체 내부 CPU 및 하드웨어 장치들에 대한 이해 능력
- 마이크로오퍼레이션, 어셈블리어 명령어, 프로그래밍 언어에 대한 이해 및 분석
- ALU와 마이크로오퍼레이션과 어셈블리어 명령어와 연관관계 이해
- 펌웨어 구현/이식과 교차 개발 환경 구성 및 활용 방법
- 컴파일러 옵션에 대한 지침
- 버전 및 형상 관리 지침
- 운영체제 및 디바이스 드라이버 구현/이해
- 펌웨어 분석/설계/테스트 능력
- 레퍼런스 보드 회로 및 전자부품 이해 능력
- 펌웨어 요구사항 정의서와 설계서 작성 및 분석 능력
- 부트로더 구현 방법
- 펌웨어 디버깅 방법
- 생성파일(Makefile) 옵션에 대한 지침
- 쉘 스크립트(shell script) 작성 방법
- 요구사항분석/설계/구현/테스트 과정별 하드웨어 및 소프트웨어 툴 활용 능력
- 논리회로, 소프트웨어공학에 대한 이해 능력

|    |                  | 관<br>련<br>기<br>초<br>능<br>력                                          |
|----|------------------|---------------------------------------------------------------------|
| 순번 | 주<br>요<br>영<br>역 | 하<br>위<br>영<br>역                                                    |
| 1  | 의사소통능력           | 경청<br>능력,<br>문서이해<br>능력,<br>문서작성<br>능력,<br>의사표현<br>능력               |
| 2  | 문제해결능력           | 문제처리<br>능력,<br>사고력                                                  |
| 3  | 자원관리능력           | 물적자원관리<br>능력,<br>시간자원관리<br>능력,<br>예산자원관리<br>능력,<br>인적자원관<br>리<br>능력 |
| 4  | 정보능력             | 정보처리<br>능력,<br>컴퓨터활용<br>능력                                          |
| 5  | 기술능력             | 기술선택<br>능력,<br>기술이해<br>능력,<br>기술적용<br>능력                            |

| 구           | 분      | 내<br>용                           |
|-------------|--------|----------------------------------|
| 직무명칭(능력단위명) |        | 반도체개발(반도체<br>펌웨어<br>개발)          |
| 분류번호        | 기존     | 1903060114_18v1                  |
|             | 현재     | 1903060114_23v2                  |
| 개발·개선연도     | 현재     | 2023                             |
|             | 최초(1차) | 2018                             |
| 버전번호        |        | v2                               |
| 개발·개선기관     | 현재     | 전자<br>산업인적자원개발위원회(한국전자정보통신산업진흥회) |
|             | 최초(1차) | 한국반도체산업협회                        |
| 향후<br>보완    | 연도(예정) | 2028                             |

| 분류번호<br>:       | 1903060115_23v7                                            |
|-----------------|------------------------------------------------------------|
| 능력단위<br>명칭<br>: | 메모리<br>반도체<br>제조공정개발                                       |
| 능력단위<br>정의<br>: | 메모리<br>반도체<br>제조공정개발이란<br>메모리<br>반도체<br>회로를<br>구현하기<br>위하여 |

공정 흐름을 설계하여 메모리 소자를 개발하는 능력이다.

| 능<br>력<br>단<br>위<br>요<br>소                       | 수<br>행<br>준<br>거                                                                                                                                                                                                                                                                                                                                   |
|--------------------------------------------------|----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 1903060115_23v7.1<br>메모리<br>반도체<br>공정흐름도<br>해석하기 | 1.1<br>메모리<br>종류와<br>특성을<br>해석하여<br>설명할<br>수<br>있다.<br>1.2<br>Well과<br>격리(Isolation)의<br>구조를<br>해석하여<br>설명할<br>수<br>있다.<br>1.3<br>메모리<br>단위<br>소자(MOSFET,<br>Capacitor<br>등)<br>제작<br>구조를<br>해석하여<br>설명할<br>수<br>있다.<br>1.4<br>메탈<br>배선의<br>적층<br>구조를<br>해석하여<br>설명할<br>수<br>있다.<br>1.5<br>공정흐름도로부터<br>필요한<br>단위<br>공정을<br>파악할<br>수<br>있다.<br>【지식】 |
|                                                  | • 웨이퍼<br>기판의<br>종류<br>및<br>특성<br>(Dopant,<br>결정방향,<br>SOI<br>등)<br>• Well,<br>Isolation,<br>MOSFET,<br>Capacitor<br>구조<br>해석<br>및<br>제작<br>공정<br>• Metal<br>배선<br>구조<br>해석<br>및<br>제작<br>공정<br>• 패드,<br>보호막의<br>용도<br>구조<br>해석<br>및<br>제작<br>공정<br>• 단위공정의<br>제조<br>과정과<br>규격                                                                      |
|                                                  | 【기술】<br>• 메모리<br>반도체<br>소자<br>회로설계<br>이해<br>능력<br>• 반도체<br>소자<br>제조<br>공정에<br>대한<br>이해<br>능력<br>• 반도체<br>배선별<br>용도<br>및<br>구조에<br>대한<br>이해<br>능력<br>• 공정<br>흐름도에서<br>공정<br>구조도<br>작성<br>능력<br>• 공정<br>흐름도에서<br>필요한<br>단위<br>공정<br>작성<br>능력                                                                                                         |
|                                                  | 【태도】<br>• 단위<br>공정<br>및<br>집적<br>공정<br>구조를<br>이해하려는<br>의지<br>• 공정<br>흐름도에<br>대한<br>세밀한<br>검토<br>및<br>분석<br>의지<br>2.1<br>메모리<br>소자들의<br>특성<br>항목과<br>기준을<br>해석할<br>수<br>있다.                                                                                                                                                                         |
| 1903060115_23v7.2<br>메모리<br>반도체<br>단위소자<br>개발하기  | 2.2<br>메모리<br>소자들의<br>검증<br>패턴을<br>해석하여<br>적용할<br>수<br>있다.<br>2.3<br>메모리<br>소자분석<br>장비의<br>사용법을<br>해석하여<br>적용할<br>수<br>있다.<br>2.4<br>메모리<br>소자<br>특성<br>측정<br>데이터의<br>불량<br>여부를<br>파악할<br>수<br>있다.<br>2.5<br>측정<br>데이터를<br>근거로<br>표준화된<br>기법에<br>따라<br>장단기<br>공정<br>특성산포를<br>예측하여<br>문서화할<br>수<br>있다.                                              |
|                                                  | 【지식】<br>• 소자<br>특성<br>항목<br>• 소자<br>특성<br>측정<br>장비의<br>특성<br>• 소자<br>측정<br>장비의<br>운영<br>방법<br>• 소자<br>특성에<br>영향을<br>주는<br>공정<br>매개변수(Parameter)<br>• 측정<br>데이터의<br>통계적<br>처리<br>기법                                                                                                                                                                 |
|                                                  | 【기술】<br>• 소자<br>특성<br>측정<br>장비의<br>사용법<br>및<br>측정<br>오차에<br>대한<br>이해<br>능력<br>• 소자<br>특성<br>장비<br>조작<br>기술<br>• 적용한<br>제조<br>공정의<br>특성<br>항목에<br>대한<br>이해<br>능력<br>• 측정<br>데이터에<br>대한<br>이상여부<br>판단<br>능력<br>• 측정<br>데이터의<br>통계적<br>처리<br>기법에<br>대한<br>파악<br>능력                                                                                    |
|                                                  | 【태도】<br>• 단위<br>공정<br>특성<br>항목을<br>파악하려는<br>의지<br>• 분석<br>과정에서<br>공정개발,<br>제조<br>등<br>타부문과의<br>협조<br>노력<br>• 평가<br>기준에<br>따른<br>정확한<br>시험환경<br>준수                                                                                                                                                                                                  |

| 1903060115_23v7.3<br>메모리<br>반도체<br>공정소재<br>평가하기 | 3.1<br>메모리<br>공정소재<br>특성<br>평가<br>데이터의<br>불량<br>여부를<br>파악할<br>수<br>있다.<br>3.2<br>메모리<br>공정소재들의<br>검증<br>패턴을<br>해석하여<br>적용할<br>수<br>있다.<br>3.3<br>메모리<br>공정소재들의<br>특성<br>항목과<br>기준을<br>해석할<br>수<br>있다.<br>【지식】<br>• 공정소재<br>특성<br>항목<br>• 공정소재<br>특성에<br>영향을<br>주는<br>공정<br>매개변수(Parameter)<br>【기술】<br>• 적용한<br>제조<br>공정의<br>특성<br>항목에<br>대한<br>이해<br>능력<br>• 평가<br>데이터에<br>대한<br>이상여부<br>판단<br>능력<br>• 평가<br>데이터의<br>통계적<br>처리<br>기법에<br>대한<br>파악<br>능력<br>【태도】<br>• 공정소재<br>특성<br>항목을<br>파악하려는<br>의지<br>• 평가<br>기준에<br>따른<br>정확한<br>시험환경<br>준수<br>• 분석<br>과정에서<br>공정개발,<br>제조<br>등<br>타부문과의<br>협조<br>노력 |
|-------------------------------------------------|----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
|-------------------------------------------------|----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|

### 고려사항

-이 능력단위는 메모리 반도체 회로를 웨이퍼 상에 구현하는 메모리 반도체 제조공정개발업무에 적용한다.

-'메모리 공정흐름도 해석하기'란 메모리 반도체 제조공정개발 시 소자 회로설계에 따라 적합한 메모리 반도체 구조 를 완성하기 위하여 여러 단위공정 흐름을 결정하는 것이다.

-'메모리 단위소자 개발하기'란 메모리 반도체 제조공정개발 시 '메모리 공정흐름도 해석하기'에 따라 결정된 소자 구 조 및 배선 선 폭에 따라 여러 단위공정을 활용하여 다층 회로배선을 구현하는 것이다.

-'메모리 공정소재 평가하기'란 메모리 반도체 제조공정개발 시 '메모리 단위소자 개발하기'와 더불어 재료적인 측면 에서 소자들의 성능을 최적화 및 개선하기 위한 평가이다.

### 자료 및 관련 서류

- 메모리 반도체 제조공정도
- 메모리 반도체 제조공정 작업지시서(Run Sheet)
- 특허, 학회, 논문 등의 기술 분석조사서
- 메모리 반도체 소자특성 평가서
- IRDS(International Roadmap of Device & System) 로드맵
- ISO 설명 자료

#### 장비 및 도구

- 컴퓨터
- 통계 분석프로그램
- 전기적 특성측정용 계측장비 및 프로그램
- 기계적 특성측정용 계측장비 및 프로그램

#### 재료

- 웨이퍼(Wafer)
- 포토마스크(Photo Mask)
- 포토레지스트(Photo Resist)
- 특수고압가스
- 금속타깃
- 고분자 물질
- 화공약품(Chemical)
- 슬러리(Slurry)
- 순수(DIW, De-ionized Water)

#### 권장평가방법

• 평가자는 능력단위 메모리 반도체 제조공정개발의 수행준거에 제시되어 있는 내용을 평가하기 위해 이론과 실기를 나누어 평가하거나 종합적인 결과물의 평가 등 다양한 평가 방법을 사용할 수 있다. • 평가자는 다음 사항을 평가해야 한다.

| 권<br>장<br>평<br>가<br>방<br>법 | 평<br>가<br>유<br>형 |                  |
|----------------------------|------------------|------------------|
|                            | 과<br>정<br>평<br>가 | 결<br>과<br>평<br>가 |
| A.포트폴리오                    |                  |                  |
| B.문제해결<br>시나리오             |                  |                  |
| C.서술형시험                    | V                | V                |
| D.논술형시험                    |                  | V                |
| E.사례연구                     | V                |                  |
| F.평가자<br>질문                | V                |                  |
| G.평가자<br>체크리스트             |                  | V                |
| H.피평가자<br>체크리스트            |                  |                  |
| I.일지/저널                    | V                |                  |
| J.역할연기                     |                  |                  |
| K.구두발표                     | V                | V                |
| L.작업장평가                    |                  |                  |
| M.기타                       |                  |                  |

### 평가시 고려사항

• 수행준거에 제시되어 있는 내용을 성공적으로 수행할 수 있는지를 평가해야 한다.

- 평가자는 다음 사항을 평가해야 한다.
- 공정개발 방법의 이론적, 기술적, 현실적 타당성 판단 능력 보유 여부
- 공정수행 평가를 위한 계측기의 선택과 방법에 대한 숙지 여부
- 공정개발의 결과를 통한 성능향상 및 비용절감 방법 활용 여부
- 메모리 반도체 제조공정이 환경에 미치는 영향 파악능력

| 순번 |                  | 관<br>련<br>기<br>초<br>능<br>력                                          |
|----|------------------|---------------------------------------------------------------------|
|    | 주<br>요<br>영<br>역 | 하<br>위<br>영<br>역                                                    |
| 1  | 문제해결능력           | 문제처리<br>능력,<br>사고력                                                  |
| 2  | 자원관리능력           | 물적자원관리<br>능력,<br>시간자원관리<br>능력,<br>예산자원관리<br>능력,<br>인적자원관<br>리<br>능력 |
| 3  | 대인관계능력           | 갈등관리<br>능력,<br>리더십<br>능력,<br>팀워크<br>능력,<br>협상<br>능력                 |
| 4  | 정보능력             | 정보처리<br>능력,<br>컴퓨터활용<br>능력                                          |
| 5  | 기술능력             | 기술선택<br>능력,<br>기술이해<br>능력,<br>기술적용<br>능력                            |

| 구           | 분      | 내<br>용                                                                              |
|-------------|--------|-------------------------------------------------------------------------------------|
| 직무명칭(능력단위명) |        | 반도체개발(메모리<br>반도체<br>제조공정개발)                                                         |
| 분류번호        | 기존     | 1903060115_22v6                                                                     |
|             | 현재     | 1903060115_23v7                                                                     |
| 개발·개선연도     | 현재     | 2023                                                                                |
|             | 4차     | 2022                                                                                |
|             | 3차     | 2018                                                                                |
|             | 2차     | 2015                                                                                |
|             | 최초(1차) | 2014                                                                                |
| 버전번호        |        | v7                                                                                  |
|             | 현재     | 전자<br>산업인적자원개발위원회(한국전자정보통신산업진흥회)                                                    |
| 개발·개선기관     | 4차     | 전자산업인적자원개발위원회(한국전자정보통신산업진흥회),전자산업인적자원개발<br>위원회(한국전자정보통신산업진흥회),전자산업인적자원개발위원회(한국전자정보통 |
|             | 3차     | 한국반도체산업협회,한국반도체산업협회,한국반도체산업협회,한국반도체산업협회,<br>한국반도체산업협회                               |
|             | 2차     | 한국산업인력공단,한국산업인력공단,한국산업인력공단,한국산업인력공단,한국산업<br>인력공단                                    |
|             | 최초(1차) |                                                                                     |
| 향후<br>보완    | 연도(예정) | 2028                                                                                |

| 분류번호<br>:       | 1903060116_23v7                                            |
|-----------------|------------------------------------------------------------|
| 능력단위<br>명칭<br>: | 시스템<br>반도체<br>제조공정개발                                       |
| 능력단위<br>정의<br>: | 시스템<br>반도체<br>제조공정개발이란<br>시스템<br>반도체<br>회로를<br>구현하기<br>위하여 |

공정 흐름을 설계하여 시스템 반도체 제조공정을 개발하는 능력이다.

| 능<br>력<br>단<br>위<br>요<br>소                       | 수<br>행<br>준<br>거                                                                                                                                                                                                                                                                                                                                                                        |
|--------------------------------------------------|-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 1903060116_23v7.1<br>시스템<br>반도체<br>공정흐름도<br>해석하기 | 1.1<br>시스템<br>반도체<br>종류와<br>특성을<br>해석하여<br>설명할<br>수<br>있다.<br>1.2<br>Well과<br>격리(Isolation)의<br>구조를<br>해석하여<br>설명할<br>수<br>있다.<br>1.3<br>시스템<br>반도체<br>단위<br>소자<br>제작<br>구조를<br>해석하여<br>설명할<br>수<br>있다.<br>1.4<br>메탈<br>배선의<br>적층<br>구조를<br>해석하여<br>설명할<br>수<br>있다.<br>1.5<br>공정흐름도로부터<br>필요한<br>단위<br>공정을<br>파악할<br>수<br>있다.                                                           |
|                                                  | 【지식】<br>• 웨이퍼<br>기판의<br>종류<br>및<br>특성<br>(Dopant,<br>결정방향,<br>SOI<br>등)<br>• Well,<br>Isolation,<br>MOSFET<br>구조<br>및<br>제작<br>공정<br>• Metal<br>배선<br>구조<br>해석<br>및<br>제작<br>공정<br>• 패드,<br>보호막의<br>용도,<br>구조<br>해석<br>및<br>제작<br>공정<br>• 단위공정의<br>제조<br>과정과<br>규격                                                                                                                      |
|                                                  | 【기술】<br>• 시스템<br>반도체<br>소자<br>회로설계<br>이해<br>능력<br>• 시스템<br>반도체<br>소자<br>제조<br>공정에<br>대한<br>이해<br>능력<br>• 시스템<br>반도체<br>배선별<br>용도<br>및<br>구조에<br>대한<br>이해<br>능력<br>• 공정<br>흐름도에서<br>공정<br>구조도<br>추출<br>능력<br>• 공정<br>흐름도에서<br>필요한<br>단위<br>공정을<br>파악<br>능력                                                                                                                               |
|                                                  | 【태도】<br>• 단위<br>공정<br>및<br>집적<br>공정<br>구조를<br>이해하려는<br>의지<br>• 공정<br>흐름도에<br>대한<br>세밀한<br>분석<br>의지                                                                                                                                                                                                                                                                                      |
| 1903060116_23v7.2<br>시스템<br>반도체<br>단위소자<br>개발하기  | 2.1<br>시스템<br>반도체<br>소자들의<br>특성<br>항목과<br>기준을<br>해석할<br>수<br>있다.<br>2.2<br>시스템<br>반도체<br>소자들의<br>검증<br>패턴을<br>해석하여<br>적용할<br>수<br>있다.<br>2.3<br>시스템<br>반도체<br>소자분석<br>장비의<br>사용법을<br>해석하여<br>적용할<br>수<br>있다.<br>2.4<br>시스템<br>반도체<br>소자<br>특성<br>측정<br>데이터의<br>불량<br>여부를<br>파악할<br>수<br>있다.<br>2.5<br>측정<br>데이터를<br>근거로<br>표준화된<br>기법에<br>따라<br>공정<br>특성산포를<br>예측하여<br>문서화할<br>수<br>있다. |
|                                                  | 【지식】<br>• 소자<br>특성<br>항목<br>• 소자<br>특성<br>측정<br>장비의<br>특성<br>• 소자<br>측정<br>장비의<br>운영<br>방법<br>• 소자<br>특성에<br>영향을<br>주는<br>공정<br>매개변수(Parameter)<br>• 측정<br>데이터의<br>통계적<br>처리<br>기법                                                                                                                                                                                                      |
|                                                  | 【기술】<br>• 소자<br>특성<br>측정<br>장비의<br>사용법<br>및<br>측정<br>오차에<br>대한<br>이해<br>능력<br>• 소자<br>특성<br>장비<br>조작<br>기술<br>• 적용한<br>제조<br>공정의<br>특성<br>항목에<br>대한<br>이해<br>능력<br>• 측정<br>데이터에<br>대한<br>이상여부<br>판단<br>능력<br>• 측정<br>데이터의<br>통계적<br>처리<br>기법에<br>대한<br>파악<br>능력                                                                                                                         |
|                                                  | 【태도】<br>• 단위<br>공정<br>특성<br>항목을<br>파악하려는<br>의지<br>• 평가<br>기준에<br>따른<br>정확한<br>시험환경<br>준수<br>• 분석<br>과정에서<br>공정개발,<br>제조<br>등<br>타부문과의<br>협조<br>노력                                                                                                                                                                                                                                       |

|                    | 3.1<br>시스템<br>반도체<br>공정소재들의<br>특성<br>항목과<br>기준을<br>해석할<br>수<br>있다.     |
|--------------------|------------------------------------------------------------------------|
|                    | 3.2<br>시스템<br>반도체<br>공정소재들의<br>검증<br>패턴을<br>해석하여<br>적용할<br>수<br>있다.    |
|                    |                                                                        |
|                    | 3.3<br>시스템<br>반도체<br>공정소재<br>특성<br>평가<br>데이터의<br>불량<br>여부를<br>파악할<br>수 |
|                    | 있다.                                                                    |
|                    | 【지식】                                                                   |
|                    | • 공정소재<br>특성<br>항목                                                     |
| 1903060116_23v7.3  | • 공정소재<br>특성에<br>영향을<br>주는<br>공정<br>매개변수(Parameter)                    |
| 시스템<br>반도체<br>공정소재 | 【기술】                                                                   |
| 평가하기               | • 적용한<br>제조<br>공정의<br>특성<br>항목에<br>대한<br>이해<br>능력                      |
|                    | • 평가<br>데이터에<br>대한<br>이상여부<br>판단<br>능력                                 |
|                    | • 평가<br>데이터의<br>통계적<br>처리<br>기법에<br>대한<br>파악<br>능력                     |
|                    | 【태도】                                                                   |
|                    | • 공정소재<br>특성<br>항목을<br>파악하려는<br>의지                                     |
|                    | • 평가<br>기준에<br>따른<br>정확한<br>시험환경<br>준수                                 |
|                    | • 분석<br>과정에서<br>공정개발,<br>제조<br>등<br>타부문과의<br>협조<br>노력                  |

### 고려사항

.

-이 능력단위는 시스템 반도체 회로를 웨이퍼 상에 구현하는 시스템 반도체 제조공정개발하는 공정업무에 적용한다

-'시스템 반도체 공정흐름도 해석하기'란 시스템 반도체 제조공정개발 시 소자 회로설계에 따라 적합한 시스템 반도 체 구조를 완성하기 위하여 여러 단위공정 흐름을 결정하는 것이다.

-'시스템 단위소자 개발하기'란 시스템 반도체 제조공정개발 시 '시스템 공정흐름도 해석하기'에 따라 결정된 소자 구 조 및 배선 선 폭에 따라 여러 단위공정을 활용하여 다층 회로배선을 구현하는 것이다.

-'시스템 공정소재 평가하기'란 시스템 반도체 제조공정개발 시 '시스템 단위소자 개발하기'와 더불어 재료적인 측면 에서 소자들의 성능을 최적화 및 개선하기 위한 평가이다.

#### 자료 및 관련 서류

- 시스템 반도체 제조공정도
- 시스템 반도체 제조공정 작업지시서(Run Sheet)
- 특허, 학회, 논문 등의 기술 분석조사서
- 시스템 반도체 소자특성 평가서
- IRDS(International Roadmap of Device & System) 로드맵
- ISO 설명 자료

### 장비 및 도구

- 컴퓨터
- 통계 분석프로그램
- 전기적 특성측정용 계측장비 및 프로그램
- 기계적 특성측정용 계측장비 및 프로그램

### 재료

- 웨이퍼(Wafer)
- 포토마스크(Photo Mask)
- 포토레지스트(Photo Resist)
- 특수고압가스
- 금속타깃
- 고분자 물질
- 화공약품(Chemical)
- 슬러리(Slurry)
- 순수(DIW, De-ionized Water)

#### 권장평가방법

• 평가자는 능력단위 시스템 반도체 제조공정개발의 수행준거에 제시되어 있는 내용을 평가하기 위해 이론과 실기를 나누어 평가하거나 종합적인 결과물의 평가 등 다양한 평가 방법을 사용할 수 있다. • 평가자는 다음 사항을 평가해야 한다.

| 권<br>장<br>평<br>가<br>방<br>법 | 평<br>가<br>유<br>형 |                  |
|----------------------------|------------------|------------------|
|                            | 과<br>정<br>평<br>가 | 결<br>과<br>평<br>가 |
| A.포트폴리오                    |                  |                  |
| B.문제해결<br>시나리오             |                  |                  |
| C.서술형시험                    | V                | V                |
| D.논술형시험                    |                  | V                |
| E.사례연구                     | V                |                  |
| F.평가자<br>질문                | V                |                  |
| G.평가자<br>체크리스트             |                  | V                |
| H.피평가자<br>체크리스트            |                  |                  |
| I.일지/저널                    | V                |                  |
| J.역할연기                     |                  |                  |
| K.구두발표                     | V                | V                |
| L.작업장평가                    |                  |                  |
| M.기타                       |                  |                  |

### 평가시 고려사항

- 수행준거에 제시되어 있는 내용을 성공적으로 수행할 수 있는지를 평가해야 한다.
- 평가자는 다음 사항을 평가해야 한다.
- 공정장비 운영 매뉴얼 장비 운용 방법 숙지 여부
- 공정개발 방법의 이론적, 기술적, 현실적 타당성 판단 능력 보유 여부
- 공정수행 평가를 위한 계측기의 선택과 방법에 대한 숙지 여부
- 공정개발의 결과를 통한 성능향상 및 비용절감 방법 활용 여부
- 공정수행 및 평가 방법 파악 여부
- 물질안전보건자료(MSDS)에 따른 화학물질의 보관, 관리, 주의사항
- 취급화학물질에 따른 알맞은 보호장구 선택, 사용능력
- 안전관련 작업 안전장치(소방시설 배치, 작업자 안전, 비상 샤워부스, 아이워시, 심장제세동기)사용능력
- 반도체 제조공정이 환경에 미치는 영향 파악능력

| 순번 | 관<br>련<br>기<br>초<br>능<br>력 |                                                                     |
|----|----------------------------|---------------------------------------------------------------------|
|    | 주<br>요<br>영<br>역           | 하<br>위<br>영<br>역                                                    |
| 1  | 문제해결능력                     | 문제처리<br>능력,<br>사고력                                                  |
| 2  | 자원관리능력                     | 물적자원관리<br>능력,<br>시간자원관리<br>능력,<br>예산자원관리<br>능력,<br>인적자원관<br>리<br>능력 |
| 3  | 대인관계능력                     | 갈등관리<br>능력,<br>고객서비스<br>능력,<br>리더십<br>능력,<br>팀워크<br>능력,<br>협상<br>능력 |
| 4  | 정보능력                       | 정보처리<br>능력,<br>컴퓨터활용<br>능력                                          |
| 5  | 기술능력                       | 기술선택<br>능력,<br>기술이해<br>능력,<br>기술적용<br>능력                            |

| 구           | 분      | 내<br>용                           |
|-------------|--------|----------------------------------|
| 직무명칭(능력단위명) |        | 반도체개발(시스템<br>반도체<br>제조공정개발)      |
| 분류번호        | 기존     | 1903060116_22v6                  |
|             | 현재     | 1903060116_23v7                  |
| 개발·개선연도     | 현재     | 2023                             |
|             | 4차     | 2022                             |
|             | 3차     | 2018                             |
|             | 2차     | 2015                             |
|             | 최초(1차) | 2014                             |
| 버전번호        |        | v7                               |
|             | 현재     | 전자<br>산업인적자원개발위원회(한국전자정보통신산업진흥회) |
| 개발·개선기관     | 4차     | 전자산업인적자원개발위원회(한국전자정보통신산업진흥회)     |
|             | 3차     | 한국반도체산업협회                        |
|             | 2차     | 한국산업인력공단                         |
|             | 최초(1차) |                                  |
| 향후<br>보완    | 연도(예정) | 2028                             |

| 분류번호<br>: | 1903060117_23v7 |
|-----------|-----------------|
|-----------|-----------------|

능력단위 명칭 : 반도체 제조 단위공정개발

능력단위 정의 : 반도체 제조 단위공정개발이란 반도체를 제조하기 위하여 소재, 장비와 계측장비의 운용을 통해 단위공정을 최적화하는 능력이다.

| 능<br>력<br>단<br>위<br>요<br>소        | 수<br>행<br>준<br>거                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              |
|-----------------------------------|---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 1903060117_23v7.1<br>단위공정<br>개발하기 | 1.1<br>공정개선<br>요구사항을<br>확인하여<br>성능개선을<br>위한<br>재료<br>선택<br>및<br>공정<br>방법을<br>도출할<br>수<br>있다.<br>1.2<br>성능<br>개선의<br>요구에<br>따라<br>전/후<br>공정을<br>고려하여<br>단위공정을<br>구성할<br>수<br>있다.<br>1.3<br>공정<br>최적화를<br>통해<br>효율적인<br>공정을<br>설계하여<br>검증할<br>수<br>있다.<br>1.4<br>공정의<br>특성을<br>객관적으로<br>평가하여<br>개발된<br>공정의<br>적합성을<br>판별할<br>수<br>있다.<br>1.5<br>실시간<br>공정<br>모니터링<br>데이터를<br>활용하여<br>실시간<br>공정진단을<br>수행할<br>수<br>있다.<br>【지식】<br>• 반도체<br>단위공정<br>개발<br>특성<br>• 반도체<br>제조공정<br>이해(사진(Photo)공정,<br>이온주입공정,<br>식각(Etching)<br>공정,<br>확산(Diffision)<br>공정,<br>박막(Thinfilm)<br>CVD/PVD<br>공정),<br>연마공정,<br>세정(Cleaning)<br>공정,<br>금속배선공정)<br>• 반도체용<br>케미컬,<br>소재<br>특성<br>• 물질안전보건자료(MSDS)<br>이해<br>【기술】<br>• 장비<br>운영<br>및<br>결과<br>평가<br>기술<br>• 측정<br>및<br>평가기술<br>• 통계<br>프로그램<br>운영<br>및<br>분석<br>능력<br>• 반도체<br>단위공정<br>제어<br>기술<br>• 이물(Particle)<br>제어<br>기술<br>• 공정관리기술(SPC)<br>• 오류공정<br>검출/분류(FDC)<br>능력<br>• 공정<br>결과<br>제어<br>기술<br>• 공정<br>결과<br>분석<br>능력<br>• 불량과<br>수율<br>상관성<br>분석<br>능력<br>【태도】<br>• 성능평가의<br>공정성<br>유지<br>• 기술문제를<br>개선하려는<br>노력 |
| 1903060117_23v7.2<br>공정장비<br>운용하기 | • 기술적<br>한계에<br>대한<br>적극적<br>도전정신<br>2.1<br>작업지시서에<br>의해<br>정해진<br>공정<br>장비를<br>조작하여<br>단위공정을<br>수행할<br>수<br>있다.<br>2.2<br>공정의<br>작업순서와<br>절차를<br>파악하여<br>수행중인<br>단위공정의<br>특성을<br>확인할<br>수<br>있다.<br>2.3<br>공정장비의<br>핵심<br>구성부품의<br>동작원리를<br>숙지하여<br>이상<br>상황<br>발생<br>시<br>문제를<br>해결할<br>수<br>있다.<br>2.4<br>공정장비의<br>효율적인<br>운영을<br>위하여<br>장비에<br>연결된<br>유틸리티의<br>상태를<br>확인할<br>수<br>있다.                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     |

|                   | 【지식】                                                             |
|-------------------|------------------------------------------------------------------|
|                   | • 공정별<br>공정장비<br>특성                                              |
|                   | • 반도체<br>제조공정<br>프로세스                                            |
|                   | • 반도체용<br>화학약품<br>종류<br>및<br>특성                                  |
|                   | • 반도체<br>주요<br>공정과<br>장비운용<br>용어                                 |
| 1903060117_23v7.2 | 【기술】                                                             |
| 공정장비<br>운용하기      | • 제조공정<br>장비운용<br>기술                                             |
|                   | • 제조공정<br>특성분석<br>능력                                             |
|                   | • 제조공정<br>장비의<br>문제해결<br>능력                                      |
|                   | • 제조공정<br>설비시설<br>확인<br>능력                                       |
|                   | 【태도】                                                             |
|                   | • 적극적인<br>공정장비<br>운용<br>자세                                       |
|                   | 3.1<br>계측장비의<br>특성을<br>숙지할<br>수<br>있다.                           |
|                   | 3.2<br>표준<br>계측<br>방법에<br>따라<br>계측작업을<br>수행할<br>수<br>있다.         |
|                   | 3.3<br>단위공정에서<br>수행된<br>결과를<br>계측하여<br>결과값을<br>확인할<br>수<br>있다.   |
|                   | 3.4<br>계측장비<br>계측<br>결과를<br>해석할<br>수<br>있다.                      |
|                   | 3.5<br>분석<br>장치를<br>이용하여<br>정밀한<br>성분,<br>특성을<br>측정할<br>수<br>있다. |
|                   | 【지식】                                                             |
|                   | • 광학적<br>종류<br>및<br>특성                                           |
|                   | • 물리/화학적<br>특성                                                   |
|                   | • 분석결과<br>보고서<br>작성                                              |
|                   | • 용도별,<br>공정별<br>계측기의<br>종류                                      |
| 1903060117_23v7.3 | • 웨이퍼<br>파괴<br>분석<br>기술                                          |
| 계측장비<br>운용하기      | 【기술】                                                             |
|                   | • 계측장비<br>운영<br>및<br>관리<br>능력                                    |
|                   | • 분석<br>및<br>통계<br>프로그램<br>운영<br>능력                              |
|                   | • 단위공정별<br>요구되는<br>측정<br>기술                                      |
|                   | • 실시간<br>공정<br>모니터링<br>능력                                        |
|                   |                                                                  |
|                   | • 특성측정의<br>결과<br>평가<br>능력                                        |
|                   | • 전자현미경<br>형상<br>측정<br>기술                                        |
|                   | • 웨이퍼<br>파괴<br>분석<br>기술                                          |
|                   | 【태도】                                                             |
|                   | • 세밀한<br>분석을<br>위한<br>적극적<br>자세                                  |
|                   | • 성능평가의<br>공정성<br>유지                                             |

### 고려사항

-이 능력단위는 반도체 회로를 웨이퍼 상에 가공하는 반도체 제조 단위공정개발 업무에 적용한다.

-단위 공정이란, 사진공정, 식각공정, 이온주입공정, 확산공정, 박막공정, 연마공정, 세정공정, 금속배선공정을 말한 다.

-사진(Photo) 공정이란 웨이퍼나 박막 위에 감광액을 도포하고 패턴이 그려진 마스크를 이용하여 노광하고 현상하 여 원하는 패턴을 미리 만드는 공정으로, 감광액의 도포/노광/현상 과정 및 진행 결과를 측정하는 것을 포함한다.

-식각(Etching)공정이란 소자나 배선층의 원하는 구조를 만들기 위하여 사진공정 후 선택적으로 드러난 막질이나 실리콘을 녹이거나 깍아내는 공정으로, 습식/건식 방식의 식각을 수행하고 진행 결과를 측정하는 것을 포함한다.

-이온주입(Implanting)공정이란 소자의 전기적 특성을 형성하기 위하여 필요한 영역에 불순물을 이온의 형태로 주 입하는 공정으로, 이온 불순물 주입 후 열처리 공정을 수행하고 진행 결과를 측정하는 것을 포함한다.

-확산(Diffusion) 공정이란 소자의 특정 영역을 형성할 목적으로 특정 불순물이 주입하기 위하여 고온의 전기로를 이용하고 온도와 압력을 조절하여 불순물 입자를 웨이퍼 내부로 확산하는 공정을 말한다.

-박막(Thinfilm)공정은 원자 또는 분자단위의 물질을 기체 상태로 분사하고 반응시켜 원하는 소재의 막질을 증착하 는 공정으로, 케미컬 가스들의 화학반응을 이용하여 박막을 형성하는 CVD 방식과 화학반응 없이 물리적 방법으로 박막을 형성하는 PVD 방식을 수행하고 진행 결과를 측정하는 것을 포함한다.

-연마(CMP)공정이란 FAB 제조 과정에서 발생할 수 있는 막질 표면의 단차에 의해 후속 공정의 불량을 방지하기 위 해 울퉁불퉁한 막질을 화학적, 물리적 방법으로 연마하여 평탄화를 수행하고 진행 결과를 측정하는 것을 포함한다.

-세정(Cleaning)공정이란 FAB 제조과정에서 원하지 않는 부산물과 오염물질을 제거하거나 표면 거칠기를 제어하 는 공정으로, 습식/건식 방식의 세정이나 물리적 스크러빙(Scrubbing) 방식의 세정을 수행하고 진행 결과를 측정하 는 것을 포함한다.

-금속배선(Metal)공정이란 소자들의 전기적 연결과 전원의 연결을 위해 전기전도도가 높은 금속물질을 박막으로 형성하는 공정으로, 증착이나 전기도금의 방식으로 금속 배선을 형성하고 진행결과를 측정하는 것을 포함한다.

-계측공정은 육안검사, 패턴 선폭 측정, 정렬도 측정, 박막 두께측정, 이물(Particle)측정하기를 포함한다.

-'반도체 공정장비 운용' 능력단위에 대한 상세한 내용은 '반도체 장비 및 공정 직무의 정의'를 참조할 수 있다.

### 자료 및 관련 서류

- 장비 및 설비의 사용 설명서
- 제조공정도
- 작업지시서
- 개발계획서
- 특허/논문 등의 분석조사서
- 특성 평가서
- IRDS(International Roadmap of Device & System) 로드맵
- ISO 설명 자료
- MSDS 설명 자료

### 장비 및 도구

- 컴퓨터
- 통계 분석프로그램
- 전기적 특성측정용 계측장비 및 프로그램
- 물리적 특성측정용 계측장비 및 프로그램
- 화학적 특성측정용 계측장비 및 프로그램
- 기계적 특성측정용 계측장비 및 프로그램
- 반도체 제조공정 장비

### 재료

- 웨이퍼(Wafer)
- 포토마스크(Photo Mask)
- 포토레지스트(Photo Resist)
- 특수고압가스
- 금속타깃
- 고분자 물질
- 화공약품(Chemical)
- 슬러리(Slurry)
- 순수 탈이온수(DIW, De-ionized Water)

### 권장평가방법

• 평가자는 능력단위 반도체 제조 단위공정개발의 수행준거에 제시되어 있는 내용을 평가하기 위해 이 론과 실기를 나누어 평가하거나 종합적인 결과물의 평가 등 다양한 평가 방법을 사용할 수 있다. • 평 가자는 다음 사항을 평가해야 한다.

| 권<br>장<br>평<br>가<br>방<br>법 | 평<br>가<br>유<br>형 |                  |
|----------------------------|------------------|------------------|
|                            | 과<br>정<br>평<br>가 | 결<br>과<br>평<br>가 |
| A.포트폴리오                    |                  |                  |
| B.문제해결<br>시나리오             |                  |                  |
| C.서술형시험                    | V                | V                |
| D.논술형시험                    |                  | V                |
| E.사례연구                     | V                |                  |
| F.평가자<br>질문                | V                |                  |
| G.평가자<br>체크리스트             |                  | V                |
| H.피평가자<br>체크리스트            |                  |                  |
| I.일지/저널                    |                  |                  |
| J.역할연기                     |                  |                  |
| K.구두발표                     | V                | V                |
| L.작업장평가                    |                  |                  |
| M.기타                       |                  |                  |

### 평가시 고려사항

- 수행준거에 제시되어 있는 내용을 성공적으로 수행할 수 있는지를 평가해야 한다.
- 평가자는 다음 사항을 평가해야 한다.
- 공정장비 운영 매뉴얼 장비 운용 방법 숙지 여부
- 공정개발 방법의 이론적, 기술적, 현실적 타당성 판단 능력 보유 여부
- 공정수행 평가를 위한 계측기의 선택과 방법에 대한 숙지 여부
- 공정개발의 결과를 통한 성능향상 및 비용절감 방법 활용 여부
- 공정수행 및 평가 방법 파악 여부
- 물질안전보건자료(MSDS)에 따른 화학물질의 보관, 관리, 주의사항
- 취급화학물질에 따른 알맞은 보호장구 선택, 사용능력
- 안전관련 작업 안전장치(소방시설 배치, 작업자 안전, 비상 샤워부스, 아이워시, 심장제세동기)사용능력
- 반도체 제조공정이 환경에 미치는 영향 파악능력

| 순번 | 관<br>련<br>기<br>초<br>능<br>력 |                                                                     |
|----|----------------------------|---------------------------------------------------------------------|
|    | 주<br>요<br>영<br>역           | 하<br>위<br>영<br>역                                                    |
| 1  | 문제해결능력                     | 문제처리<br>능력,<br>사고력                                                  |
| 2  | 자원관리능력                     | 물적자원관리<br>능력,<br>시간자원관리<br>능력,<br>예산자원관리<br>능력,<br>인적자원관<br>리<br>능력 |
| 3  | 대인관계능력                     | 갈등관리<br>능력,<br>리더십<br>능력,<br>팀워크<br>능력,<br>협상<br>능력                 |
| 4  | 정보능력                       | 정보처리<br>능력,<br>컴퓨터활용<br>능력                                          |
| 5  | 기술능력                       | 기술선택<br>능력,<br>기술이해<br>능력,<br>기술적용<br>능력                            |

| 구                  | 분      | 내<br>용                           |
|--------------------|--------|----------------------------------|
| 직무명칭(능력단위명)        |        | 반도체개발(반도체<br>제조<br>단위공정개발)       |
|                    | 기존     | 1903060117_22v6                  |
| 분류번호               | 현재     | 1903060117_23v7                  |
| 개발·개선연도            | 현재     | 2023                             |
|                    | 4차     | 2022                             |
|                    | 3차     | 2018                             |
|                    | 2차     | 2015                             |
|                    | 최초(1차) | 2014                             |
| 버전번호               |        | v7                               |
|                    | 현재     | 전자<br>산업인적자원개발위원회(한국전자정보통신산업진흥회) |
|                    | 4차     | 전자산업인적자원개발위원회(한국전자정보통신산업진흥회)     |
| 개발·개선기관            | 3차     | 한국반도체산업협회                        |
|                    | 2차     | 한국산업인력공단                         |
|                    | 최초(1차) |                                  |
| 향후<br>보완<br>연도(예정) |        | 2028                             |

| 분류번호<br>:       | 1903060121_23v4                                                                                                                                                      |
|-----------------|----------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 능력단위<br>명칭<br>: | 와이어본딩<br>패키지<br>개발                                                                                                                                                   |
| 능력단위<br>정의<br>: | 와이어본딩<br>패키지<br>개발이란<br>반도체<br>전공정이<br>완료된<br>웨이퍼를<br>와이어본<br>딩<br>방식으로<br>패키지<br>가능성을<br>확보한<br>후<br>최적화된<br>패키지<br>설계를<br>통하여<br>적합한<br>본딩<br>방법을<br>선정하는<br>능력이다. |

| 능<br>력<br>단<br>위<br>요<br>소              | 수<br>행<br>준<br>거                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     |
|-----------------------------------------|----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 1903060121_23v4.1<br>패키지<br>가능성<br>확보하기 | 1.1<br>개발<br>초기에<br>패키지<br>가능성을<br>검토한<br>후<br>제품<br>설계자들에게<br>피드백할<br>수<br>있다.<br>1.2<br>가능성<br>검토가<br>완료되면<br>패키지<br>도면,<br>툴<br>도면,<br>리드프레임<br>도면,<br>서브스트레이트<br>도면을<br>작성할<br>수<br>있다.<br>1.3<br>반도체<br>전공정이<br>완료된<br>웨이퍼가<br>패키지<br>공정에<br>도착하기<br>전에<br>툴과<br>리드프레임,<br>서브<br>스트레이트들을<br>준비할<br>수<br>있다.<br>1.4<br>와이어<br>연결을<br>위한<br>도면을<br>작성하여<br>패키지<br>공정<br>엔지니어들에게<br>미리<br>공유할<br>수<br>있다.<br>1.5<br>와이어본딩<br>패키지<br>방식으로<br>패키지<br>솔더<br>볼<br>배열,<br>패키지<br>크기<br>및<br>스펙을<br>제안할<br>수<br>있다.<br>【지식】<br>패키지<br>도면<br>•<br>툴<br>도면<br>•<br>•<br>리드프레임<br>도면<br>서브스트레이트<br>도면<br>•<br>【기술】<br>•<br>패키지<br>솔더<br>볼<br>배열<br>방법<br>패키지<br>공정조건<br>설정<br>방법<br>•<br>【태도】                                                                                                                                                                                                                                                                               |
| 1903060121_23v4.2<br>패키기<br>설계<br>최적화하기 | •<br>패키지<br>설계<br>문제를<br>해결하려는<br>자세<br>최적화된<br>설계를<br>하려는<br>노력<br>•<br>2.1<br>와이어본딩<br>패키지<br>설계를<br>위하여<br>칩<br>패드<br>좌표,<br>칩<br>배열,<br>패키지<br>내부<br>연결<br>정보들을<br>칩<br>설계<br>부서로부터<br>받을<br>수<br>있다.<br>2.<br>2<br>와이어본딩<br>패키지<br>재료에<br>대한<br>정보를<br>기초로<br>패키지<br>양산성,<br>제조공정,<br>공정조건,<br>장비특성이<br>고려된<br>디자인<br>규칙을<br>적용할<br>수<br>있다.<br>2.3<br>전기적<br>및<br>기계적<br>공정<br>최적화를<br>위해<br>열<br>해석,<br>전기<br>해석,<br>구조<br>해석을<br>통하여<br>설계에<br>반영할<br>수<br>있다.<br>2.4<br>패키지<br>구조와<br>리드프레임,<br>서브스트레이트<br>등을<br>확인하여<br>최적화된<br>와이어본딩<br>패키지<br>설계를<br>할<br>수<br>있다.<br>【지식】<br>칩<br>패드<br>좌표<br>및<br>배열에<br>대한<br>이해<br>•<br>패키지<br>내부<br>연결정보<br>이해<br>•<br>•<br>솔더<br>볼에<br>대한<br>크기와<br>간격<br>솔더<br>볼에<br>대한<br>신호<br>배선의<br>넓이<br>•<br>•<br>솔더<br>볼에<br>대한<br>배선<br>간<br>간격<br>【기술】<br>와이어본딩<br>패키지<br>설계<br>능력<br>•<br>•<br>디자인<br>규칙<br>적용<br>능력<br>재료비<br>산출<br>능력<br>•<br>【태도】<br>• 패키지<br>설계<br>문제를<br>해결하려는<br>노력<br>• 최적화된<br>설계를<br>하려는<br>자세 |

|                                       | 3.1<br>본딩<br>패드와<br>캐피러리를<br>열로<br>데워<br>압착하는<br>열압착<br>방식을<br>검토할<br>수                                                                                                                                                                                                                  |
|---------------------------------------|------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
|                                       | 있다.<br>3.2<br>열을<br>사용하지<br>않고<br>캐피러리에<br>초음파를<br>인가하는<br>초음파<br>방식을<br>검토할<br>수<br>있다.<br>3.3<br>열과<br>초음파를<br>한꺼번에<br>모두<br>이용하여<br>접착하는<br>열초음파<br>방식을<br>검토할<br>수<br>있다.<br>3.4<br>와이어<br>본딩의<br>접착<br>강도,<br>생산성,<br>공정<br>원가<br>등을<br>고려하여<br>최적의<br>본딩<br>방식을<br>선정할<br>수<br>있다. |
| 1903060121_23v4.3<br>본딩<br>방법<br>선정하기 | 【지식】<br>• 캐피러리<br>재료의<br>특성                                                                                                                                                                                                                                                              |
|                                       | • 본딩<br>와이어<br>종류<br>및<br>규격<br>• 본딩<br>방식에<br>따른<br>인장강도                                                                                                                                                                                                                                |
|                                       | 【기술】                                                                                                                                                                                                                                                                                     |
|                                       | •<br>열압착<br>본딩<br>기술<br>초음파<br>본딩<br>기술<br>•                                                                                                                                                                                                                                             |
|                                       | •<br>열초음파<br>본딩<br>기술                                                                                                                                                                                                                                                                    |
|                                       | 【태도】                                                                                                                                                                                                                                                                                     |
|                                       | 본딩기술<br>문제를<br>해결하려는<br>노력<br>•                                                                                                                                                                                                                                                          |
|                                       | 본딩<br>작업표준을<br>정확하게<br>준수<br>•                                                                                                                                                                                                                                                           |

고려사항

-이 능력단위는 반도체 전공정이 완료된 웨이퍼를 와이어본딩 방식으로 패키지 가능성을 확보한 후 최적화된 패키 지 설계를 통하여 적합한 본딩 방법을 선정하는 업무에 적용한다.

-이 능력단위는 와이어본딩 패키지 양산성, 제조공정, 공정조건 및 장비특성을 고려하여 디자인 룰(Design Rule)에 따라 작업한다.

-패키지 가능성 검토 초기 단계에서는 최적의 패드 배치를 제안하고 배선 가능성(Route-Ability) 확보와 특성 및 작 업성 최적화 작업을 한다.

-패키지 설계 단계에서는 전기적, 기계적 공정 최적화를 위해 전기 해석, 구조 해석, 열 해석을 진행하고 전기적 특성 , 열 특성이 최적화되고, 공정도 최적화될 수 있게 설계에 반영한다.

-열 해석은 칩에서 발생하는 열과 패키지 재료, 구조의 열 발산 효과, 환경에 의한 온도 영향 등을 정확히 이해하고, 패키지 설계 시에 반영하는 것을 말한다.

-전기 해석은 모델을 만들고, 이를 이용해 고속 디지털 시스템에서 데이터 전송 타이밍과 신호의 품질, 형태의 정확 성을 예측하는 것을 말한다.

-구조 해석은 패키지의 휨, 솔더 접합부 신뢰성, 패키지 강도 등의 물리 현상을 수학적으로 모형화하고 컴퓨터를 사 용하여 해석하는 것을 말한다.

-열 압착 방식은 칩의 본딩 패드 온도를 미리 약 200℃ 정도로 올리고, 캐피러리의 팁에도 온도를 높여 와이어를 볼 형태로 만들어 본딩 패드에 압력을 가하며 와이어를 붙이는 방식을 말한다.

-초음파 방식은 패드에 와이어를 찍어 내리면서 웨지(Wedge, 캐피러리와 유사한 와이어 이동기구로 볼을 형성하 지 않음)에 초음파를 가해 패드에 와이어를 붙이는 방식을 말한다.

-열초음파 방식은 가장 최적의 조건으로 캐피러리에 열과 압력, 초음파를 가하여 와이어를 붙이는 방식을 말한다.

#### 자료 및 관련 서류

- 반도체 패키지 설계표준
- 와이어본딩 패키지 작업표준

#### 장비 및 도구

- 컴퓨터 및 설계용 소프트웨어
- 인장강도 측정 장비
- 다이어태치 장비
- 와이어본더 장비

#### 재료

- LED 웨이퍼 (4인치 또는 6인치)
- 리드프레임 또는 PCB 기판
- 본딩 와이어
- 캐피러리

- 다이어태치필름
- 핀셋

#### 권장평가방법

• 평가자는 능력단위 와이어본딩 패키지 개발의 수행준거에 제시되어 있는 내용을 평가하기 위해 이론 과 실기를 나누어 평가하거나 종합적인 결과물의 평가 등 다양한 평가 방법을 사용할 수 있다. • 평가 자는 다음 사항을 평가해야 한다.

| 권<br>장<br>평<br>가<br>방<br>법 | 평<br>가<br>유<br>형 |                  |
|----------------------------|------------------|------------------|
|                            | 과<br>정<br>평<br>가 | 결<br>과<br>평<br>가 |
| A.포트폴리오                    |                  |                  |
| B.문제해결<br>시나리오             |                  |                  |
| C.서술형시험                    | V                | V                |
| D.논술형시험                    |                  | V                |
| E.사례연구                     | V                |                  |
| F.평가자<br>질문                | V                |                  |
| G.평가자<br>체크리스트             |                  | V                |
| H.피평가자<br>체크리스트            |                  |                  |
| I.일지/저널                    |                  |                  |
| J.역할연기                     |                  |                  |
| K.구두발표                     | V                | V                |
| L.작업장평가                    |                  |                  |
| M.기타                       |                  |                  |

### 평가시 고려사항

- 수행준거에 제시되어 있는 내용을 성공적으로 수행할 수 있는지를 평가해야 한다.
- 평가자는 다음 사항을 평가해야 한다.
- 패키지공정 관련 업무와 관련된 전반적인 기술 이해여부
- 반도체 제조(FAB) 공정과 조립(ASS'Y) 공정에 대한 순서 이해여부
- 신뢰성에 기반한 공정별 주요 발생가능 문제점 분석능력 여부
- 패키지 공정조건 설정방법 이해 여부
- 와이어본딩 패키지 설계능력
- 디자인 규칙 적용 여부
- 패키지 재료비 산출 여부
- 공정장비들의 사용 목적과 주요 제원 이해여부

| 순번 | 관<br>련<br>기<br>초<br>능<br>력 |                                                       |
|----|----------------------------|-------------------------------------------------------|
|    | 주<br>요<br>영<br>역           | 하<br>위<br>영<br>역                                      |
| 1  | 의사소통능력                     | 경청<br>능력,<br>문서이해<br>능력,<br>문서작성<br>능력,<br>의사표현<br>능력 |
| 2  | 문제해결능력                     | 문제처리<br>능력,<br>사고력                                    |
| 3  | 자기개발능력                     | 경력개발<br>능력,<br>자기관리<br>능력,<br>자아인식<br>능력              |
| 4  | 대인관계능력                     | 갈등관리<br>능력,<br>리더십<br>능력,<br>팀워크<br>능력,<br>협상<br>능력   |
| 5  | 정보능력                       | 정보처리<br>능력,<br>컴퓨터활용<br>능력                            |

| 구                  | 분      | 내<br>용                                                                                              |
|--------------------|--------|-----------------------------------------------------------------------------------------------------|
| 직무명칭(능력단위명)        |        | 반도체개발(와이어본딩<br>패키지<br>개발)                                                                           |
| 분류번호               | 기존     | 1903060107_14v3                                                                                     |
|                    | 현재     | 1903060121_23v4,1903060122_23v4,1903060123_23v4,1903060124_23v4,1903060125_23v4,19030<br>60126_23v4 |
| 개발·개선연도            | 현재     | 2023                                                                                                |
|                    | 최초(1차) | 2014                                                                                                |
| 버전번호               |        | v4                                                                                                  |
| 개발·개선기관            | 현재     | 전자<br>산업인적자원개발위원회(한국전자정보통신산업진흥회)                                                                    |
|                    | 최초(1차) | 한국반도체산업협회                                                                                           |
| 향후<br>보완<br>연도(예정) |        | 2028                                                                                                |

| 분류번호<br>:       | 1903060122_23v4                                                                                                                                                      |
|-----------------|----------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 능력단위<br>명칭<br>: | 플립칩<br>패키지<br>개발                                                                                                                                                     |
| 능력단위<br>정의<br>: | 플립칩<br>패키지<br>개발이란<br>반도체<br>전공정이<br>완료된<br>웨이퍼를<br>플립칩<br>방식으<br>로<br>패키지<br>가능성을<br>확보한<br>후<br>최적화된<br>패키지<br>설계를<br>통하여<br>적합한<br>본<br>딩<br>방법을<br>선정하는<br>능력이다. |

| 능<br>력<br>단<br>위<br>요<br>소 | 수<br>행<br>준<br>거                                                                 |
|----------------------------|----------------------------------------------------------------------------------|
|                            | 1.1<br>개발<br>초기에<br>패키지<br>가능성을<br>검토한<br>후<br>제품<br>설계자들에게<br>피드백할              |
|                            | 수<br>있다.                                                                         |
|                            | 1.2<br>가능성<br>검토가<br>완료되면<br>패키지<br>도면,<br>툴<br>도면,<br>서브스트레이트<br>도면을            |
|                            | 작성할<br>수<br>있다.                                                                  |
|                            | 1.3<br>반도체<br>전공정이<br>완료된<br>웨이퍼가<br>패키지<br>공정에<br>도착하기<br>전에<br>툴과              |
|                            | 서브스트레이트들을<br>준비할<br>수<br>있다.                                                     |
|                            | 1.4<br>솔더<br>범프<br>연결을<br>위한<br>도면을<br>작성하여<br>패키지<br>공정<br>엔지니어들에게              |
|                            | 미리<br>공유할<br>수<br>있다.                                                            |
|                            | 1.5<br>플립칩<br>패키지<br>방식으로<br>패키지<br>솔더<br>볼<br>배열,<br>패키지<br>크기<br>및<br>스펙을      |
| 1903060122_23v4.1          | 제안할<br>수<br>있다.                                                                  |
| 패키지<br>가능성<br>확보하기         | 【지식】                                                                             |
|                            | 패키지<br>도면<br>구성<br>•                                                             |
|                            | 툴<br>도면<br>이해<br>•<br>서브스트레이트<br>도면                                              |
|                            | •<br>【기술】                                                                        |
|                            | • 패키지<br>솔더<br>볼<br>배열<br>방법                                                     |
|                            | • 패키지<br>공정조건<br>설정<br>방법                                                        |
|                            | 【태도】                                                                             |
|                            | 패키지<br>설계<br>문제를<br>해결하려는<br>노력<br>•                                             |
|                            | 최적화된<br>설계를<br>하려는<br>자세<br>•                                                    |
|                            | 2.1<br>플립칩<br>패키지<br>설계를<br>위하여<br>칩<br>패드<br>좌표,<br>칩<br>배열,<br>패키지<br>내부<br>연결 |
|                            | 정보들을<br>칩<br>설계<br>부서로부터<br>받을<br>수<br>있다.                                       |
|                            | 2.2<br>플립칩<br>패키지<br>재료에<br>대한<br>정보를<br>기초로<br>패키지<br>양산성,<br>제조공정,             |
|                            | 공정조건,<br>장비특성이<br>고려된<br>디자인<br>규칙을<br>적용할<br>수<br>있다.                           |
|                            | 2.3<br>전기적<br>및<br>기계적<br>공정<br>최적화를<br>위해<br>열<br>해석,<br>전기<br>해석,<br>구조<br>해석을 |
|                            | 통하여<br>설계에<br>반영할<br>수<br>있다.                                                    |
|                            | 2.4<br>패키지<br>구조와<br>서브스트레이트<br>등을<br>확인하여<br>최적화된<br>플립칩<br>패키지                 |
|                            | 설계를<br>할<br>수<br>있다.                                                             |
|                            | 【지식】                                                                             |
| 1903060122_23v4.2          | • 칩<br>패드<br>좌표<br>및<br>배열에<br>대한<br>이해                                          |
| 패키기<br>설계<br>최적화하기         | • 패키지<br>내부<br>연결정보<br>이해                                                        |
|                            | • 솔더<br>볼에<br>대한<br>크기와<br>간격                                                    |
|                            | • 솔더<br>볼에<br>대한<br>신호<br>배선의<br>넓이                                              |
|                            | • 솔더<br>볼에<br>대한<br>배선<br>간<br>간격                                                |
|                            | 【기술】<br>•<br>플립칩<br>패키지<br>설계<br>능력                                              |
|                            | 디자인<br>규칙<br>적용<br>능력<br>•                                                       |
|                            | •<br>재료비<br>산출<br>능력                                                             |
|                            | 【태도】                                                                             |
|                            | • 패키지<br>설계<br>문제를<br>해결하려는<br>노력                                                |
|                            | • 최적화된<br>설계를<br>하려는<br>자세                                                       |
|                            |                                                                                  |

|                   | 3.1<br>이방성<br>도전<br>필름을<br>사용하여<br>솔더범프와<br>PCB<br>패드를<br>열압착으로         |
|-------------------|-------------------------------------------------------------------------|
|                   | 접착하는<br>방식을<br>검토할<br>수<br>있다.                                          |
|                   | 3.2<br>레이저에<br>의해<br>솔더를<br>녹여<br>솔더범프와<br>PCB<br>패드를<br>열전도로<br>접합하는   |
|                   | 방식을<br>검토할<br>수<br>있다.                                                  |
|                   | 3.3<br>리플로우를<br>이용하여<br>접합부의<br>솔더를<br>녹여<br>솔더범프와<br>PCB<br>패드를        |
|                   | 높은<br>온도로<br>접합하는<br>방식을<br>검토할<br>수<br>있다.                             |
|                   | 3.4<br>플립칩<br>본딩의<br>접착<br>강도,<br>생산성,<br>공정<br>원가<br>등을<br>고려하여<br>최적의 |
|                   | 본딩<br>방식을<br>선정할<br>수<br>있다.                                            |
|                   | 【지식】                                                                    |
| 1903060122_23v4.3 | • 이방성<br>도전<br>필름(Anisotropic<br>Conductive<br>Film)의<br>특성             |
| 본딩<br>방법<br>선정하기  | • 열전도<br>방식                                                             |
|                   | • 본딩<br>방식에<br>따른<br>인장강도                                               |
|                   | 【기술】                                                                    |
|                   | 이방성도전필름<br>접착<br>방법<br>•                                                |
|                   | 레이저<br>열전도<br>접합<br>방법<br>•                                             |
|                   | •<br>솔더<br>접합부<br>신뢰성<br>분석                                             |
|                   | 【태도】                                                                    |
|                   | 본딩기술<br>문제를<br>해결하려는<br>노력<br>•                                         |
|                   | 본딩<br>작업표준을<br>정확하게<br>준수<br>•                                          |

고려사항

-이 능력단위는 반도체 전공정이 완료된 웨이퍼를 플립칩 방식으로 패키지 가능성을 확보한 후 최적화된 패키지 설 계를 통하여 적합한 본딩 방법을 선정하는 업무에 적용한다.

-이 능력단위는 플립칩 패키지 양산성, 제조공정, 공정조건 및 장비특성을 고려하여 디자인 룰(Design Rule)에 따 라 작업한다.

-패키지 가능성 검토 초기 단계에서는 최적의 패드 배치를 제안하고 배선 가능성(Route-Ability) 확보와 특성 및 작 업성 최적화 작업을 한다.

-패키지 설계 단계에서는 전기적, 기계적 공정 최적화를 위해 전기 해석, 구조 해석, 열 해석을 진행하고 전기적 특성 , 열 특성이 최적화되고, 공정도 최적화될 수 있게 설계에 반영한다.

-열 해석은 칩에서 발생하는 열과 패키지 재료, 구조의 열 발산 효과, 환경에 의한 온도 영향 등을 정확히 이해하고, 패키지 설계 시에 반영하는 것을 말한다.

-전기 해석은 모델을 만들고, 이를 이용해 고속 디지털 시스템에서 데이터 전송 타이밍과 신호의 품질, 형태의 정확 성을 예측하는 것을 말한다.

-구조 해석은 패키지의 휨, 솔더 접합부 신뢰성, 패키지 강도 등의 물리 현상을 수학적으로 모형화하고 컴퓨터를 사 용하여 해석하는 것을 말한다.

-플립 칩 본딩은 칩의 패드에 솔더 범프를 붙인 후 칩의 전면이 아래로 향하도록 기판 위에 올려놓고 시간에 따라 온 도를 조정할 수 있는 리플로우에 통과시켜 접착제 혹은 솔더볼을 녹인 후, 이를 냉각하여 칩과 기판 사이를 고정하는 방식이다.

-언더필 공정은 칩과 기판 사이의 솔더 접합부의 신뢰성을 증가시키기 위해 필요한 공정이다.

-플립 칩 본딩은 칩 위에 범프를 만들어서 서브스트레이트와 전기적/기계적 연결을 한 것으로 와이어 본딩보다 전기 적 특성이 우수하다.

#### 자료 및 관련 서류

- 반도체 패키지 설계표준
- 플립칩 패키지 작업표준

장비 및 도구

- 컴퓨터 및 설계용 소프트웨어
- LED 웨이퍼 (4인치 또는 6인치)
- 인장강도 측정 장비
- 플립칩 마운터 장비
- 리플로우 장비

### 재료

- LED 웨이퍼 (4인치 또는 6인치)
- PCB 기판

- 솔더범프
- 무연솔더

#### 권장평가방법

• 평가자는 능력단위 플립칩 패키지 개발의 수행준거에 제시되어 있는 내용을 평가하기 위해 이론과 실기를 나누어 평가하거나 종합적인 결과물의 평가 등 다양한 평가 방법을 사용할 수 있다. • 평가자는 다음 사항을 평가해야 한다.

| 권<br>장<br>평<br>가<br>방<br>법 | 평<br>가<br>유<br>형 |                  |
|----------------------------|------------------|------------------|
|                            | 과<br>정<br>평<br>가 | 결<br>과<br>평<br>가 |
| A.포트폴리오                    |                  |                  |
| B.문제해결<br>시나리오             |                  |                  |
| C.서술형시험                    | V                | V                |
| D.논술형시험                    |                  | V                |
| E.사례연구                     | V                |                  |
| F.평가자<br>질문                | V                |                  |
| G.평가자<br>체크리스트             |                  | V                |
| H.피평가자<br>체크리스트            |                  |                  |
| I.일지/저널                    | V                |                  |
| J.역할연기                     |                  |                  |
| K.구두발표                     | V                | V                |
| L.작업장평가                    |                  |                  |
| M.기타                       |                  |                  |

### 평가시 고려사항

- 수행준거에 제시되어 있는 내용을 성공적으로 수행할 수 있는지를 평가해야 한다.
- 평가자는 다음 사항을 평가해야 한다.
- 패키지공정 관련 업무와 관련된 전반적인 기술 이해여부
- 반도체 제조(FAB) 공정과 조립(ASS'Y) 공정에 대한 순서 이해여부
- 신뢰성에 기반한 공정별 주요 발생가능 문제점 분석능력 여부
- 플립 칩 패키지와 범프에 대한 이해여부
- 패키지 공정조건 설정방법 이해 여부
- 플립칩 패키지 설계능력
- 디자인 규칙 적용 여부
- 패키지 재료비 산출 여부
- 공정장비들의 사용 목적과 주요 제원 이해여부

| 순번 | 관<br>련<br>기<br>초<br>능<br>력 |                                                       |
|----|----------------------------|-------------------------------------------------------|
|    | 주<br>요<br>영<br>역           | 하<br>위<br>영<br>역                                      |
| 1  | 의사소통능력                     | 경청<br>능력,<br>문서이해<br>능력,<br>문서작성<br>능력,<br>의사표현<br>능력 |
| 2  | 문제해결능력                     | 문제처리<br>능력,<br>사고력                                    |
| 3  | 자기개발능력                     | 경력개발<br>능력,<br>자기관리<br>능력,<br>자아인식<br>능력              |
| 4  | 대인관계능력                     | 갈등관리<br>능력,<br>리더십<br>능력,<br>팀워크<br>능력,<br>협상<br>능력   |
| 5  | 정보능력                       | 정보처리<br>능력,<br>컴퓨터활용<br>능력                            |

| 구<br>분             |        | 내<br>용                                                                                              |
|--------------------|--------|-----------------------------------------------------------------------------------------------------|
| 직무명칭(능력단위명)        |        | 반도체개발(플립칩<br>패키지<br>개발)                                                                             |
| 분류번호               | 기존     | 1903060107_14v3                                                                                     |
|                    | 현재     | 1903060121_23v4,1903060122_23v4,1903060123_23v4,1903060124_23v4,1903060125_23v4,19030<br>60126_23v4 |
| 개발·개선연도            | 현재     | 2023                                                                                                |
|                    | 최초(1차) | 2014                                                                                                |
| 버전번호               |        | v4                                                                                                  |
| 개발·개선기관            | 현재     | 전자<br>산업인적자원개발위원회(한국전자정보통신산업진흥회)                                                                    |
|                    | 최초(1차) | 한국반도체산업협회                                                                                           |
| 향후<br>보완<br>연도(예정) |        | 2028                                                                                                |

| 분류번호<br>:       | 1903060123_23v4                                                                                                                     |
|-----------------|-------------------------------------------------------------------------------------------------------------------------------------|
| 능력단위<br>명칭<br>: | 웨이퍼레벨<br>패키지<br>개발                                                                                                                  |
| 능력단위<br>정의<br>: | 웨이퍼레벨<br>패키지<br>개발이란<br>반도체<br>전공정에서<br>생산된<br>웨이퍼<br>다이에<br>재<br>배선을<br>통해<br>웨이퍼<br>레벨<br>패키지를<br>만들기<br>위하여<br>설계된<br>패키지<br>제품의 |
|                 | 요구사항에<br>따라<br>반도체<br>조립공정을<br>수행하는<br>능력이다.                                                                                        |

| 능<br>력<br>단<br>위<br>요<br>소                         | 수<br>행<br>준<br>거                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         |
|----------------------------------------------------|----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 1903060123_23v4.1<br>팬인<br>웨이퍼레벨<br>공정<br>진<br>행하기 | 1.1<br>웨이퍼<br>레벨<br>패키지를<br>WLCSP(Wafer<br>Level<br>Chip<br>Scale<br>Package),<br>TSV(Through<br>Silicon<br>Via,),<br>Flip<br>Chip,<br>RDL(Redistribution<br>Layer)<br>등이<br>포함된<br>어드밴스트<br>패키지(첨단<br>패키지)공정으로<br>세분화할<br>수<br>있다.<br>1.2<br>패키지<br>공정<br>전체를<br>웨이퍼<br>레벨에서<br>진행하는<br>WLCSP는<br>패키지용<br>배선,<br>절연층,<br>접합층을<br>만들어<br>솔더볼을<br>패턴<br>웨이퍼의<br>전극패드에<br>붙이는<br>방식으로,<br>칩의<br>크기<br>안에<br>배선을<br>하는<br>팬인(Fan<br>In)<br>WLCSP과<br>팬아웃(Fan<br>Out)<br>WLCSP로<br>구분할<br>수<br>있다.<br>1.3<br>WLP<br>공정을<br>진행하기<br>위하여<br>반도체<br>FAB<br>공정<br>및<br>전기<br>테스트가<br>완료된<br>웨이퍼를<br>준비할<br>수<br>있다.<br>1.4<br>WLP<br>공정을<br>미니<br>팹<br>형태로<br>준비하여<br>개별단위공정으로<br>수행할<br>수<br>있다<br>【지식】<br>웨이퍼레벨<br>패키지<br>구성과<br>공정,<br>재료의<br>특성<br>•<br>•<br>개별<br>칩<br>형태로<br>웨이퍼레벨<br>패키징하는<br>방법<br>웨이퍼레벨<br>페키지<br>공정의<br>제조<br>과정과<br>장비<br>•<br>•<br>상세한<br>웨이퍼레벨<br>조립공정과<br>수율<br>칩<br>적층구조와<br>방법<br>•<br>【기술】<br>•<br>팬인(Fan<br>In)<br>WLCSP<br>공정기술<br>팬아웃(Fan<br>Out)<br>WLCSP<br>공정기술<br>•<br>•<br>팹<br>공정기술<br>팹<br>공정장비기술<br>•<br>•<br>패키징<br>공정기술<br>웨이퍼레벨<br>패키징<br>공정<br>장비기술<br>•<br>【태도】<br>• 웨이퍼레벨<br>패키지<br>공정기술<br>문제를<br>해결하려는<br>노력<br>•<br>전공정장비와<br>공정기술에만<br>의존하지<br>않고<br>개별<br>공정과<br>장비를<br>적용하려는<br>자세<br>• 팹<br>공정에<br>준하는<br>패키징<br>공정,<br>장비와<br>재료를<br>파악<br>적용하려는<br>의지 |
| 1903060123_23v4.2<br>임베디드<br>웨이퍼레벨<br>공정<br>진행하기   | 2.1<br>수동소자를<br>포함하는<br>웨이퍼레벨<br>패키지<br>공정기술을<br>적용할<br>수<br>있다.<br>2.2<br>신소재가<br>포함된<br>수동소자를<br>포함하는<br>배선<br>공정기술<br>적용할<br>수<br>있다.<br>2.3<br>여러<br>소자를<br>임베디드한<br>테이프와<br>칩<br>다이<br>본딩<br>기술을<br>적용할<br>수<br>있다<br>2.4<br>전극홀<br>가공을<br>통하여<br>새로운<br>패키징<br>기술을<br>수행할<br>수<br>있다.<br>【지식】<br>전공정<br>기술을<br>포함한<br>웨이퍼레벨<br>수준에서의<br>패키징<br>기술<br>학습하기<br>•<br>•<br>개별<br>전공정<br>장비를<br>이용한<br>수동형태의<br>패키징<br>방법<br>첨단<br>패키지<br>요구에<br>부응하는<br>재배선<br>패턴하여<br>패키징하는<br>방법<br>•<br>재배선한<br>웨이퍼레벨<br>패키징으로<br>TSV,<br>Bumping,<br>3D<br>적층하는<br>방법<br>•                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         |

|                                          | 【기술】                                                                                                                           |
|------------------------------------------|--------------------------------------------------------------------------------------------------------------------------------|
|                                          | 금속<br>배선<br>재배선하기<br>•                                                                                                         |
|                                          | •<br>솔더<br>볼,<br>솔더<br>범프,<br>스크린프린팅<br>기술                                                                                     |
| 1903060123_23v4.2<br>임베디드<br>웨이퍼레벨<br>공정 | 유전체층<br>재배선<br>기술<br>•                                                                                                         |
|                                          | UBM<br>만드는<br>기술<br>•                                                                                                          |
| 진행하기                                     | 【태도】                                                                                                                           |
|                                          | • 새로운<br>첨단<br>웨이퍼레벨<br>패키징<br>기술을<br>배우려는<br>태도                                                                               |
|                                          | • 재배선공정을<br>이해를<br>하려는<br>적극적인<br>자세                                                                                           |
|                                          | 전극<br>패드<br>배치방법에<br>따라<br>팬인(Fan-In)과<br>팬아웃(Fan-Out)구조로<br>•                                                                 |
|                                          | 나뉘는<br>것을<br>배우려는<br>의지                                                                                                        |
|                                          | 3.1<br>기본적인<br>패키징<br>레벨에서부터<br>다양한<br>적층기술을<br>적용하여<br>개발할<br>수                                                               |
|                                          | 있다.                                                                                                                            |
|                                          | 3.2<br>와이어본딩<br>패키지,<br>솔더볼<br>패키지와<br>플립칩<br>패키지를<br>포함한<br>여러                                                                |
|                                          | 종류의<br>패키지<br>방식들을<br>적용하여<br>개발할<br>수<br>있다.                                                                                  |
|                                          | 3.3<br>칩과<br>칩을<br>접합하고<br>칩과<br>웨이퍼를<br>접합하여<br>다양한<br>2차원<br>이상의                                                             |
|                                          | 패키징<br>구조를<br>개발할<br>수<br>있다                                                                                                   |
|                                          | 3.4<br>팹<br>공정에서<br>개발,<br>제조된<br>칩을<br>목적하는<br>용도에<br>맞게<br>다층<br>접합하여                                                        |
|                                          | 2차원,<br>2.5차원,<br>3차원<br>패키지로<br>개발할<br>수<br>있다<br>【지식】                                                                        |
|                                          | 패키지<br>구성<br>재료의<br>특성과<br>방법<br>•                                                                                             |
|                                          | •<br>와이어본딩<br>패키지,<br>솔더볼<br>패키지,<br>플립칩<br>패키지,<br>범프<br>패키지<br>등의                                                            |
|                                          | 패키지<br>구현<br>방식                                                                                                                |
| 1903060123_23v4.3                        | RDL<br>공정의<br>제조<br>과정<br>•                                                                                                    |
| nD<br>웨이퍼레벨<br>공정<br>진행                  | 조립공정과<br>수율과의<br>연관성<br>•                                                                                                      |
| 하기                                       | •<br>기<br>본<br>적<br>인<br>패<br>키<br>징<br>공<br>정<br>(<br>전<br>공<br>정<br>,<br>후<br>공<br>정<br>)<br>과<br>새<br>로<br>운<br>패<br>키<br>징 |
|                                          | 공정(어드밴스드<br>공정)을<br>반영하는<br>방법                                                                                                 |
|                                          | 【기술】                                                                                                                           |
|                                          | •<br>RDL<br>공정기술                                                                                                               |
|                                          | TSV<br>공정기술<br>•                                                                                                               |
|                                          | •<br>수평<br>적층<br>공정기술                                                                                                          |
|                                          | 수직<br>적층<br>공정기술<br>•                                                                                                          |
|                                          | •<br>C2C,<br>C2W,<br>D2W,<br>CoW<br>적층<br>공정기술                                                                                 |
|                                          | 【태도】                                                                                                                           |
|                                          | • 첨단<br>패키징<br>공정<br>기술<br>개발도<br>기본적인<br>패키징<br>공정기술을<br>기반으로                                                                 |
|                                          | 단계적으로<br>완성된다는<br>점을<br>이해하려는<br>노력                                                                                            |
|                                          | • 최상의<br>인터페이스<br>성능을<br>구현하려는<br>자세                                                                                           |
|                                          | • 반도체<br>기판을<br>활용하여<br>적층한<br>패키징<br>기술을<br>이해하려는<br>의지                                                                       |
|                                          |                                                                                                                                |

고려사항

-이 능력단위는 반도체 전공정에서 생산된 웨이퍼 다이에 재배선을 통해 웨이퍼 레벨 패키지를 만들기 위하여 설계 된 패키지 제품의 요구사항에 따라 반도체 조립공정을 수행하는 업무에 적용한다.

-이 능력단위는 웨이퍼레벨패키지개발을 할 때 지속적으로 개발, 개선되는 공정별로 정의된 디자인 룰(Design Rule)에 따라 작업한다.

-웨이퍼레벨패키징 공정기술을 모두 팹 공정에 의존할 필요는 없으며, 개별 공정에 의하여 웨이퍼레벨패키징을 구 현 할 수 도 있다.

-특히 플립칩 범핑 프로세스는 웨이퍼레벨패키징의 기본 공정기술을 포함하고 있으므로 플립칩 공정에 의해 제조된 웨이퍼레벨패키지를 이용하여 다양한 웨이퍼레벨 패키징과 패키지 구현도 가능하다.

-웨이퍼레벨에서 전극연결방법은 기존의 와이어본딩방법, 솔더볼, 솔더범프, 볼을 이용한 칩과 칩의 PoP접합, 그리 고 팹 공정기술에 의해 구현가능한 기술들을 모두 포함한다.

-제조공정 설비의 상태에 따라 제품의 양산능력, 불량률이 달라진다.

- 환경규제 관련 솔더나 EMC 재질, 기판 재질 등에 대한 환경오염을 고려해야 한다.

- 기존 패키징라인과 첨단패키징라인 양쪽에서 모두 개별적 수동작업형태로도 구현 가능하다.

-UBM(Under Bump Metallurgy)은 범프 하단 금속화층(3개 층으로 구성)을 말한다.

-웨이퍼레벨패키지는 TSV(;Through Silicon Via)공정기술과 RDL(;Redistribution Layer) 공정기술을 적용한 패키 징 기술을 포함한다.

-RDL은 인터포저 기능을 수행하며 칩 두께를 혁신적으로 얇게 하고, 전기적, 신호적으로는 매우 빠른 데이터 전송을 가능하게 하는 기능을 발휘한다.

#### 자료 및 관련 서류

- 패키징기본공정기술과 장비, 공정기술자료
- 웨이퍼레벨패키징 공정장비에 대한 기술자료
- JEDEC(Joint Electron Device Engineering Council) 표준사양서
- 웨이퍼레벨 패키지 공정기술 관련 업체별 사양서
- 파운드리 전문회사(전공정, 후공정)의 기술자료와 홈페이지

### 장비 및 도구

- 분석 장비
- 컴퓨터 및 설계용 소프트웨어
- 패키징 전공정 장비
- 패키징 후공정 장비

#### 재료

• 리드프레임 및 반도체 기판

- 패턴웨이퍼(LED, Si, 패널 등)
- 금속세선
- 범프 및 UBM 소재
- 솔더볼, 플럭스, 무연솔더 및 봉지재
- 매거진(스트립, 웨이퍼)

#### 권장평가방법

• 평가자는 능력단위 웨이퍼레벨 패키지 개발의 수행준거에 제시되어 있는 내용을 평가하기 위해 이론 과 실기를 나누어 평가하거나 종합적인 결과물의 평가 등 다양한 평가 방법을 사용할 수 있다. • 평가 자는 다음 사항을 평가해야 한다.

| 권<br>장<br>평<br>가<br>방<br>법 | 평<br>가<br>유<br>형 |                  |
|----------------------------|------------------|------------------|
|                            | 과<br>정<br>평<br>가 | 결<br>과<br>평<br>가 |
| A.포트폴리오                    |                  |                  |
| B.문제해결<br>시나리오             |                  |                  |
| C.서술형시험                    | V                | V                |
| D.논술형시험                    |                  | V                |
| E.사례연구                     | V                |                  |
| F.평가자<br>질문                | V                |                  |
| G.평가자<br>체크리스트             |                  | V                |
| H.피평가자<br>체크리스트            |                  |                  |
| I.일지/저널                    |                  |                  |
| J.역할연기                     |                  |                  |
| K.구두발표                     | V                | V                |
| L.작업장평가                    |                  |                  |
| M.기타                       |                  |                  |

### 평가시 고려사항

- 수행준거에 제시되어 있는 내용을 성공적으로 수행할 수 있는지를 평가해야 한다.
- 평가자는 다음 사항을 평가해야 한다.
- 패키지공정 관련 업무와 관련된 전반적인 기술 이해여부
- 반도체 제조(FAB) 공정과 조립(ASS'Y) 공정에 대한 순서 이해여부
- 신뢰성에 기반한 공정별 주요 발생가능 문제점 분석능력 여부
- 웨이퍼레벨 패키지 공정에 대한 이해여부
- 웨이퍼레벨 페키지 공정장비의 사용능력
- 금속배선을 재배선할 수 있는지 여부
- 솔더 볼, 솔더 범프, 스크린프린팅 기술로 범프를 연결할 수 있는지 여부
- 와이어본딩패키지, 솔더볼패키지, 플립칩 패키지, 범프패키지 등을 이용한 패키지 구현 방법이해 여부
- 기본적인 패키징 공정(전공정, 후공정)과 새로운 패키징 공정(어드밴스드 공정)을 반영하는지 여부

| 순번 |                  | 관<br>련<br>기<br>초<br>능<br>력                            |
|----|------------------|-------------------------------------------------------|
|    | 주<br>요<br>영<br>역 | 하<br>위<br>영<br>역                                      |
| 1  | 의사소통능력           | 경청<br>능력,<br>문서이해<br>능력,<br>문서작성<br>능력,<br>의사표현<br>능력 |
| 2  | 문제해결능력           | 문제처리<br>능력,<br>사고력                                    |
| 3  | 자기개발능력           | 경력개발<br>능력,<br>자기관리<br>능력,<br>자아인식<br>능력              |
| 4  | 대인관계능력           | 갈등관리<br>능력,<br>리더십<br>능력,<br>팀워크<br>능력,<br>협상<br>능력   |
| 5  | 정보능력             | 정보처리<br>능력,<br>컴퓨터활용<br>능력                            |

| 구           | 분      | 내<br>용                                                                                              |
|-------------|--------|-----------------------------------------------------------------------------------------------------|
| 직무명칭(능력단위명) |        | 반도체개발(웨이퍼레벨<br>패키지<br>개발)                                                                           |
|             | 기존     | 1903060107_14v3                                                                                     |
| 분류번호        | 현재     | 1903060121_23v4,1903060122_23v4,1903060123_23v4,1903060124_23v4,1903060125_23v4,19030<br>60126_23v4 |
|             | 현재     | 2023                                                                                                |
| 개발·개선연도     | 최초(1차) | 2014                                                                                                |
| 버전번호        |        | v4                                                                                                  |
|             | 현재     | 전자<br>산업인적자원개발위원회(한국전자정보통신산업진흥회)                                                                    |
| 개발·개선기관     | 최초(1차) | 한국반도체산업협회                                                                                           |
| 향후<br>보완    | 연도(예정) | 2028                                                                                                |

| 분류번호<br>:       | 1903060124_23v4                                                                                                                       |
|-----------------|---------------------------------------------------------------------------------------------------------------------------------------|
| 능력단위<br>명칭<br>: | 어드밴스드<br>팬아웃<br>패키지<br>개발                                                                                                             |
| 능력단위<br>정의<br>: | 어드밴스드<br>팬아웃<br>패키지<br>개발은<br>웨이퍼레벨<br>패키지<br>기술에서<br>시작하여<br>고밀도,<br>고집적,<br>고기능의<br>새로운<br>웨이퍼레벨<br>패키징<br>기술을<br>개발하는<br>능<br>력이다. |

| 능<br>력<br>단<br>위<br>요<br>소                                      | 수<br>행<br>준<br>거                                                                                                                                                       |
|-----------------------------------------------------------------|------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
|                                                                 | 1.1<br>표준적인<br>웨이퍼레벨<br>패키징<br>공정기술을<br>이용하여<br>개발할<br>수<br>있다.<br>1.2<br>패키지의<br>성능을<br>확장하는<br>다양한<br>공정기술을<br>적용하여<br>개발할<br>수<br>있다.                               |
|                                                                 | 1.3<br>솔더볼,<br>솔더범프와<br>접합<br>기술을<br>적용하여<br>개발할<br>수<br>있다<br>1.4<br>칩을<br>다이<br>접착한<br>후<br>공정으로<br>사용하는<br>기판을<br>이용하여<br>적층하는<br>방법을<br>적용하여<br>공정할<br>수<br>있다.    |
|                                                                 | 【지식】<br>• 전공정<br>기술을<br>포함한<br>웨이퍼레벨<br>수준에서의<br>패키징<br>기술<br>• 첨단<br>패키지<br>요구에<br>부응하는<br>재배선<br>방법                                                                  |
| 1903060124_23v4.1<br>칩<br>우선(Chip<br>First)<br>팬아웃              | • 칩의<br>중앙에<br>모여있는<br>전극을<br>효과적으로<br>외부로<br>빼서<br>재배선하는<br>방법<br>• RDL을<br>이용한<br>단면<br>또는<br>양면에<br>배치하여<br>3D패키징하는<br>방법<br>• 칩<br>또는<br>다른<br>패키지<br>적층하는<br>방법   |
| 공정<br>진행하기                                                      | • 고밀도<br>배선을<br>포함하는<br>첨단<br>패키징<br>방법                                                                                                                                |
|                                                                 | 【기술】<br>• RDL을<br>칩과<br>패키지로<br>연결하는<br>기술<br>• 다양하고<br>여러<br>가지<br>기능의<br>수동부품을<br>임베디드하는<br>능력<br>• 단면/양면<br>고밀도<br>재배선과<br>적층(stack)<br>공정기술<br>• 웨이퍼<br>몰딩<br>공정기술 |
|                                                                 | • 팬아웃<br>칩<br>또는<br>모듈<br>부착기술                                                                                                                                         |
|                                                                 | 【태도】<br>• 새로운<br>첨단<br>웨이퍼레벨패키징<br>기술을<br>배우려는<br>의지<br>• 패드<br>배치방법에<br>따라<br>팬인(Fan-In)과<br>팬아웃(Fan-Out)구조로<br>나뉘는<br>것을<br>배우려는<br>자세                               |
|                                                                 | 2.1<br>표준적인<br>웨이퍼레벨<br>패키징<br>공정기술을<br>이용하여<br>개발할<br>수<br>있다.<br>2.2<br>패키지의<br>성능을<br>확장하는<br>다양한<br>공정기술을<br>적용하여<br>개발할<br>수<br>있다.                               |
|                                                                 | 2.3<br>솔더볼,<br>솔더범프와<br>접합<br>기술을<br>적용하여<br>개발할<br>수<br>있다<br>2.4<br>칩을<br>다이<br>접착한<br>후<br>공정으로<br>사용하는<br>기판을<br>이용하여<br>적층하는<br>방법을<br>적용하여<br>공정할<br>수<br>있다.    |
| 1903060124_23v4.2<br>칩<br>나중(Chip<br>Last)<br>팬아웃<br>공정<br>진행하기 | 【지식】<br>• 전공정<br>기술을<br>포함한<br>웨이퍼레벨<br>수준에서의<br>패키징<br>기술<br>• 첨단<br>패키지<br>요구에<br>부응하는<br>재배선<br>방법                                                                  |
|                                                                 | • 칩의<br>중앙에<br>모여있는<br>전극을<br>효과적으로<br>외부로<br>빼서<br>재배선하는<br>방법<br>• RDL을<br>이용한<br>단면<br>또는<br>양면에<br>배치하여<br>3D패키징하는<br>방법<br>• 칩<br>또는<br>다른<br>패키지<br>적층하는<br>방법   |
|                                                                 | • 고밀도<br>배선을<br>포함하는<br>첨단<br>패키징<br>방법<br>【기술】                                                                                                                        |
|                                                                 | • RDL을<br>칩과<br>패키지로<br>연결하는<br>기술<br>• 다양하고<br>여러<br>가지<br>기능의<br>수동부품을<br>임베디드하는<br>능력                                                                               |
|                                                                 | • 단면/양면<br>고밀도<br>재배선과<br>적층(stack)<br>공정기술<br>• 웨이퍼<br>몰딩<br>공정기술                                                                                                     |
|                                                                 | • 팬아웃<br>칩<br>또는<br>모듈<br>부착기술                                                                                                                                         |

| 【태도】<br>1903060124_23v4.2<br>• 새로운<br>첨단<br>웨이퍼레벨패키징<br>기술을<br>배우려는<br>의지<br>칩<br>나중(Chip<br>Last)<br>팬아웃<br>• 패드<br>배치방법에<br>따라<br>팬인(Fan-In)과<br>팬아웃(Fan-Out)구조로<br>나뉘는<br>공정<br>진행하기<br>것을<br>배우려는<br>자세<br>3.1<br>표준<br>팬아웃<br>웨이퍼레벨<br>패키징<br>공정기술로<br>공정할<br>수<br>있다.<br>3.2<br>기본<br>패키징<br>공정기술을<br>이용하여<br>공정할<br>수<br>있다.<br>3.3<br>플립칩<br>공정기술을<br>이용하여<br>공정할<br>수<br>있다.<br>3.4<br>고밀도<br>칩을<br>이용하여<br>고성능<br>칩을<br>조립하는<br>공정으로<br>할<br>수<br>있다.<br>3.5<br>RDL,<br>TSV,<br>RDL<br>인터포저를<br>포함한<br>3D<br>인터커넥션<br>공정기술을<br>개발할<br>수<br>있다.<br>【지식】<br>•<br>표준<br>패키징<br>공정기술로<br>패키징하는<br>방법<br>•<br>전공정<br>기술을<br>포함한<br>패키징<br>기술에<br>의해<br>제작된<br>칩을<br>이용한<br>공정<br>방법<br>첨단<br>패키지<br>요구에<br>부응하는<br>재배선<br>방법<br>•<br>재배선한<br>웨이퍼레벨패키징으로<br>TSV,<br>Bumping,<br>3D<br>적층하는<br>칩<br>•<br>1903060124_23v4.3<br>개발하는<br>방법<br>초고밀도<br>팬아웃<br>공정<br>진<br>【기술】<br>기본<br>패키징<br>공정기술<br>•<br>행하기<br>•<br>플립칩<br>패키징<br>공정기술<br>테이프<br>접착과<br>칩<br>부착<br>능력<br>•<br>•<br>몰딩과<br>캐리어<br>제거/디본딩<br>능력 |
|------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
|                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  |
|                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  |
|                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  |
|                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  |
|                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  |
|                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  |
|                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  |
|                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  |
|                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  |
|                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  |
|                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  |
|                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  |
|                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  |
|                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  |
|                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  |
|                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  |
|                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  |
|                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  |
|                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  |
|                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  |
|                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  |
|                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  |
| 마스크얼라이너를<br>이용한<br>패터닝<br>기술<br>•                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                |
| •<br>RDL(Redistribution<br>Layer)를<br>만드는<br>능력                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  |
| UBM<br>제작과<br>웨이퍼<br>테스트<br>능력<br>•                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              |
| •<br>웨이퍼<br>테스트와<br>개별화(싱귤레이션)<br>기술                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             |
| 【태도】                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             |
| •<br>새로운<br>첨단<br>웨이퍼레벨<br>패키징<br>기술을<br>배우려는<br>의지                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              |
| 팬아웃<br>패키징을<br>통한<br>초고밀도<br>신제품을<br>개발하려는<br>의지<br>•                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            |
| •<br>와이어본딩,<br>플립칩본딩,<br>솔더볼본딩<br>패키지를<br>활용한<br>첨단<br>패키징                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       |
| 기술을<br>활용하는<br>노력                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                |

#### 고려사항

-이 능력단위는 웨이퍼레벨 패키지 기술에서 시작하여 고밀도, 고집적, 고기능의 새로운 웨이퍼레벨 패키징 기술을 개발하는 업무에 적용한다.

-웨이퍼레벨 패키지 공정을 이해하고 적용해야 한다.

-웨이퍼레벨 패키지 기본형은 팬인 패키징 기술로 마스크얼라이너 이용한 저렴한 공정기술을 적용할 수 있다.

-웨이퍼레벨 패키지의 진보된 형태는 팬아웃 패키징 기술 이해하고 적용해야 한다.

-웨이퍼레벨 패키지는 재배선에 의해 칩 성능을 향상시키고, 고성능화하는 것을 고려해야 한다.

-고밀도 팬아웃 패키지와 초고밀도 팬아웃 패키지 개발을 고려해야 한다.

#### 자료 및 관련 서류

• 웨이퍼레벨패키징 전문자료

• 반도체 패키징 제조사와 파운드리 전문 제조사의 공정기술 참조

• 반도체 후공정장비(도서)

#### 장비 및 도구

- 본딩장비, 디본딩장비
- 칩 to 포일/다이 to 패널 부착장비
- 노광기(마스크얼라이너/스테퍼), 스핀코터
- 테스트 장비
- 플라즈마 클리닝

#### 재료

- 몰드 콤파운드
- 본딩용 에폭시
- 라미네이트 접착제 테이프
- 솔더볼 또는 솔더범프

### 권장평가방법

• 평가자는 능력단위 어드밴스드 팬아웃 패키지 개발의 수행준거에 제시되어 있는 내용을 평가하기 위 해 이론과 실기를 나누어 평가하거나 종합적인 결과물의 평가 등 다양한 평가 방법을 사용할 수 있다. • 평가자는 다음 사항을 평가해야 한다.

| 권<br>장<br>평<br>가<br>방<br>법 | 평<br>가<br>유<br>형 |                  |
|----------------------------|------------------|------------------|
|                            | 과<br>정<br>평<br>가 | 결<br>과<br>평<br>가 |
| A.포트폴리오                    |                  |                  |
| B.문제해결<br>시나리오             | V                |                  |
| C.서술형시험                    |                  |                  |
| D.논술형시험                    |                  | V                |
| E.사례연구                     |                  |                  |
| F.평가자<br>질문                | V                |                  |
| G.평가자<br>체크리스트             |                  |                  |
| H.피평가자<br>체크리스트            |                  |                  |
| I.일지/저널                    | V                |                  |
| J.역할연기                     |                  |                  |
| K.구두발표                     | V                |                  |
| L.작업장평가                    |                  |                  |
| M.기타                       |                  |                  |

### 평가시 고려사항

- 수행준거에 제시되어 있는 내용을 성공적으로 수행할 수 있는지를 평가해야 한다.
- 평가자는 다음 사항을 평가해야 한다.
- 패키지공정 관련 업무와 관련된 전반적인 기술 이해여부
- 반도체 제조(FAB) 공정과 조립(ASS'Y) 공정에 대한 순서 이해여부
- 신뢰성에 기반한 공정별 주요 발생가능 문제점 분석능력 여부
- 전공정 기술을 포함한 웨이퍼레벨 수준에서의 패키징 방법의 숙지 여부
- 재배선된 기판을 이용하여 웨이퍼레벨 패키징을 수행할 수 있는지 여부
- 칩의 중앙에 모여 있는 전극을 효과적으로 외부로 빼서 재배선하는 능력
- 온도 챔버 또는 리플로우로 범프의 적용여부
- 고밀도 배선을 포함하는 첨단 패키징 방법에 대한 이해여부
- 재배선한 웨이퍼레벨패키징으로 TSV, Bumping, 3D 적층하는 칩을 개발하는 능력
- 웨이퍼 테스트와 개별화(싱귤레이션) 기술

| 순번 | 관<br>련<br>기<br>초<br>능<br>력 |                                                       |
|----|----------------------------|-------------------------------------------------------|
|    | 주<br>요<br>영<br>역           | 하<br>위<br>영<br>역                                      |
| 1  | 의사소통능력                     | 경청<br>능력,<br>문서이해<br>능력,<br>문서작성<br>능력,<br>의사표현<br>능력 |
| 2  | 문제해결능력                     | 문제처리<br>능력,<br>사고력                                    |
| 3  | 자기개발능력                     | 경력개발<br>능력,<br>자기관리<br>능력,<br>자아인식<br>능력              |
| 4  | 대인관계능력                     | 갈등관리<br>능력,<br>리더십<br>능력,<br>팀워크<br>능력,<br>협상<br>능력   |
| 5  | 정보능력                       | 정보처리<br>능력,<br>컴퓨터활용<br>능력                            |

| 구<br>분             |        | 내<br>용                                                                                              |
|--------------------|--------|-----------------------------------------------------------------------------------------------------|
| 직무명칭(능력단위명)        |        | 반도체개발(어드밴스드<br>팬아웃<br>패키지<br>개발)                                                                    |
|                    | 기존     | 1903060107_14v3                                                                                     |
| 분류번호               | 현재     | 1903060121_23v4,1903060122_23v4,1903060123_23v4,1903060124_23v4,1903060125_23v4,19030<br>60126_23v4 |
| 개발·개선연도            | 현재     | 2023                                                                                                |
|                    | 최초(1차) | 2014                                                                                                |
| 버전번호               |        | v4                                                                                                  |
|                    | 현재     | 한국전자정보통신산업진흥회                                                                                       |
| 개발·개선기관            | 최초(1차) | 한국반도체산업협회                                                                                           |
| 향후<br>보완<br>연도(예정) |        | 2028                                                                                                |

| 분류번호<br>:       | 1903060125_23v4                                                                                                                                                                                                       |
|-----------------|-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 능력단위<br>명칭<br>: | 이종접합<br>패키지<br>개발                                                                                                                                                                                                     |
| 능력단위<br>정의<br>: | 이종접합<br>패키지<br>개발은<br>웨이퍼레벨<br>패키지<br>기술<br>가운데<br>3D<br>구조로<br>칩을<br>적층하기<br>위하여,<br>칩에<br>미세<br>홀을<br>뚫고,<br>Cu<br>전극<br>물질로<br>채우고,<br>RDL(재배<br>선)하여<br>2.5D와<br>3D<br>구조로<br>적층하는<br>패키지<br>기술을<br>개발하는<br>능력이다. |

| 능<br>력<br>단<br>위<br>요<br>소                           | 수<br>행<br>준<br>거                                                                                                                                                                                        |
|------------------------------------------------------|---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
|                                                      | 1.1<br>반도체<br>셀<br>미세화<br>한계에<br>따른<br>칩<br>적층<br>방법을<br>적용하여<br>개발할<br>수<br>있다.<br>1.2<br>칩(실리콘)에<br>관통하는<br>전극<br>홀<br>형성하는<br>기술을<br>용하여<br>개발할<br>수                                                 |
|                                                      | 있다.<br>1.3<br>관통된<br>전극홀에<br>재배선을<br>통해<br>서로<br>다른<br>칩과<br>패키지<br>연결하는<br>기술                                                                                                                          |
|                                                      | 적용하여<br>개발할<br>수<br>있다.<br>1.4<br>웨이퍼범핑<br>또는<br>솔더볼을<br>부착하는<br>기술을<br>적용할<br>수<br>있다.                                                                                                                 |
|                                                      | 1.5<br>상·하<br>칩이<br>전기적으로<br>연결되는<br>기술을<br>개발하여<br>적용할<br>수<br>있다<br>【지식】<br>• 반도체<br>칩의<br>미세화<br>방법                                                                                                  |
| 1903060125_23v4.1<br>TSV<br>Via<br>Last<br>공정<br>진행하 | • 반도체<br>칩의<br>미세화<br>한계점<br>• 반도체<br>칩의<br>미세화로<br>인한<br>셀<br>개수<br>증가와<br>셀<br>연결하는<br>배선길이<br>증가<br>상관관계                                                                                             |
| 기                                                    | • 셀<br>미세화<br>한계를<br>극복하는<br>고성능<br>칩<br>적층<br>방법인<br>TSV<br>원리<br>【기술】<br>•<br>칩에<br>미세홀을<br>가공하는<br>기술                                                                                                |
|                                                      | 칩과<br>칩을<br>적층하는<br>기술<br>•<br>•<br>서로<br>다른<br>칩을<br>하나의<br>기판에<br>적층<br>또는<br>접합하는<br>기술<br>칩에<br>구멍을<br>가공하는<br>기술<br>•                                                                              |
|                                                      | 【태도】<br>• 셀<br>연결<br>배선길이<br>증가로<br>발생하는<br>신호지연<br>문제를<br>해결하려는<br>의지<br>•<br>새로운<br>고성능,<br>대용량,<br>고속기능의<br>칩<br>개발을<br>위한<br>TSV<br>기술을                                                             |
|                                                      | 접목하려는<br>자세<br>• 반도체<br>전공정<br>기술과<br>후공정<br>기술을<br>동시에<br>접목하여<br>새로운<br>패키징<br>기술을<br>개발하려는<br>노력                                                                                                     |
|                                                      | 2.1<br>반도체<br>셀<br>미세화<br>한계에<br>따른<br>칩<br>성능<br>향상을<br>위해<br>칩<br>적층기술을<br>적용할<br>수<br>있다.                                                                                                            |
|                                                      | 2.2<br>인터페이스와<br>메모리<br>응용<br>칩<br>적층기술을<br>적용할<br>수<br>있다.<br>2.3<br>관통된<br>전극홀에<br>재배선을<br>통해<br>와이어링하는<br>기술을<br>적용할<br>수<br>있다.<br>2.4<br>다양한<br>칩을<br>BGA<br>기판에<br>조립하는<br>기술을<br>적용할<br>수<br>있다. |
| 1903060125_23v4.2                                    | 【지식】<br>• 반도체<br>칩의<br>미세화<br>방법<br>• 칩<br>적층을<br>통한<br>새로운<br>고성능<br>패키징<br>방식                                                                                                                         |
| TSV<br>Via<br>Middle<br>공정<br>진행<br>하기               | • 로직<br>칩과<br>메모리<br>칩을<br>적층하는<br>방법<br>• 고성능<br>칩<br>적층<br>방법인<br>TSV<br>원리                                                                                                                           |
|                                                      | 【기술】<br>• Wafer<br>thining<br>기술                                                                                                                                                                        |
|                                                      | • Bonding<br>Assembly<br>기술<br>• TSV<br>패터닝<br>기술                                                                                                                                                       |
|                                                      | • Ball<br>placement<br>기술<br>• 테스트<br>기술                                                                                                                                                                |
|                                                      | • Dicing<br>기술                                                                                                                                                                                          |

| 1903060125_23v4.2<br>TSV<br>Via<br>Middle<br>공정<br>진행<br>하기 | 【태도】<br>• 셀<br>연결<br>배선길이<br>증가로<br>발생하는<br>신호지연<br>문제를<br>해결하려는<br>노력<br>새로운<br>고성능,<br>대용량,<br>고속기능의<br>칩<br>개발을<br>위한<br>TSV<br>기술을<br>•<br>접목하려는<br>자세<br>• 반도체<br>전공정<br>기술과<br>후공정<br>기술을<br>동시에<br>접목하여<br>새로운<br>패키징<br>기술을<br>개발하려는<br>노력                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            |
|-------------------------------------------------------------|-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 1903060125_23v4.3<br>하이브리드<br>범핑<br>공정<br>진<br>행하기          | 3.1<br>웨이퍼범핑기술<br>미세화로<br>인한<br>마이크로범핑/범핑레스<br>기술을<br>적용할<br>수<br>있다.<br>3.2<br>2.5D/3D<br>TSV<br>칩<br>적층에<br>따른<br>마이크로범핑<br>기술을<br>적용할<br>수<br>있다.<br>3.3<br>Si<br>인터포저와<br>다양한<br>칩<br>적층에<br>따른<br>마이크로범핑<br>기술을<br>적용할<br>수<br>있다.<br>3.4<br>플립칩<br>패키지<br>고도화에<br>따른<br>마이크로범핑<br>기술을<br>적용할<br>수<br>있다.<br>【지식】<br>• 반도체<br>칩의<br>미세화<br>방법<br>• 칩<br>적층을<br>통한<br>새로운<br>고성능<br>패키징<br>방식<br>• 마이크로범프<br>적용<br>미세화<br>방법<br>• TSV<br>기술과<br>범프<br>연결<br>원리<br>【기술】<br>2.5D/3D<br>적층기술과<br>3D<br>인터포저<br>사이<br>연결용<br>마이크로범프<br>사용<br>능력<br>•<br>•<br>FOWLP용<br>BGA<br>기판과<br>3D<br>인터포저<br>사이<br>연결용<br>Cu<br>Pillars<br>사용<br>능력<br>플립칩용<br>마이크로범프<br>적용<br>기술<br>•<br>【태도】<br>•<br>반도체<br>칩의<br>미세화<br>공정과<br>기술을<br>배우고<br>익히려는<br>적극적인<br>자세<br>•<br>마이크로범프<br>기술<br>개발하려는<br>노력<br>새로운<br>패키징<br>기술을<br>개발하려는<br>적극적인<br>의지<br>• |

### 고려사항

-이 능력단위는 웨이퍼레벨 패키지 기술 가운데 3D 구조로 칩을 적층하기 위하여, 칩에 미세 홀을 뚫고, Cu 전극 물 질로 채우고, RDL(재배선)하여 2.5D와 3D 구조로 적층하는 패키지 기술을 개발하는 업무에 적용한다.

-TSV(Through Silicon Via)란 실리콘 웨이퍼를 관통하여 미세 비아(Via) 홀을 형성하는 기술이다.

-고속, 고성능, 대용량 성능을 동시에 만족하는데 적용되는 TSV 공정기술을 적용한다.

-2.5D, 3D 적층기술에 최적화된 TSV 공정기술 적용한다.

-새로운 칩 패키징 개발과 제조에 필요한 TSV 공정기술을 적용한다.

-반도체 전공정 기술과 장비 그리고 후공정 칩 패키징 기술로 완성하는 첨단패키징 기술을 말한다.

-서로 다른 선폭과 용도를 가진 칩을 하나의 기판위에 적층, 재배치할 때 칩과 칩의 인터페이스를 최적화하는 기술 을 포함한 공정과 기술을 의미한다.

-이종접합은 바로 이러한 의미로 성능과 기능이 다른 칩을 배치하고, 서로 다른 인터페이스 조건을 최적화하는 과정 이 필요한 모든 패키징 기술을 말하며, SiP, PoP, RDL, TSV, MCM 형태의 구조와 적층 기술이 적용된다.

#### 자료 및 관련 서류

- 웨이퍼레벨 패키징 전문자료
- 반도체 패키징 제조사와 파운드리 전문 제조사의 공정기술
- 반도체 후공정장비(도서)

### 장비 및 도구

- 웨이퍼 두께 얇게하는 장비
- TSV 패터닝 장비
- 본딩 및 조립 장비
- Dicing 장비
- 테스터

### 재료

- Temporary bonding materials
- Underfill
- μbumps, Copper pillars
- UBM materials
- 솔더볼, 솔더범프, BGA기판, 칩

#### 권장평가방법

• 평가자는 능력단위 이종접합 패키지 개발의 수행준거에 제시되어 있는 내용을 평가하기 위해 이론과 실기를 나누어 평가하거나 종합적인 결과물의 평가 등 다양한 평가 방법을 사용할 수 있다. • 평가자는 다음 사항을 평가해야 한다.

| 권<br>장<br>평<br>가<br>방<br>법 | 평<br>가<br>유<br>형 |                  |
|----------------------------|------------------|------------------|
|                            | 과<br>정<br>평<br>가 | 결<br>과<br>평<br>가 |
| A.포트폴리오                    |                  |                  |
| B.문제해결<br>시나리오             |                  |                  |
| C.서술형시험                    | V                | V                |
| D.논술형시험                    |                  | V                |
| E.사례연구                     | V                |                  |
| F.평가자<br>질문                | V                |                  |
| G.평가자<br>체크리스트             |                  | V                |
| H.피평가자<br>체크리스트            |                  |                  |
| I.일지/저널                    |                  |                  |
| J.역할연기                     |                  |                  |
| K.구두발표                     | V                | V                |
| L.작업장평가                    |                  |                  |
| M.기타                       |                  |                  |

### 평가시 고려사항

- 수행준거에 제시되어 있는 내용을 성공적으로 수행할 수 있는지를 평가해야 한다.
- 평가자는 다음 사항을 평가해야 한다.
- 패키지공정 관련 업무와 관련된 전반적인 기술 이해여부
- 반도체 제조(FAB) 공정과 조립(ASS'Y) 공정에 대한 순서 이해여부
- 신뢰성에 기반한 공정별 주요 발생가능 문제점 분석능력 여부
- 칩에 미세홀을 가공할 수 있는지 여부
- 칩과 칩을 적층하는 기술의 이해여부
- 서로 다른 칩을 하나의 기판에 적층 또는 접합하는 능력
- TSV 패터닝 방법 이해여부
- 2.5D/3D 적층기술과 3D 인터포저 사이 연결용 마이크로범프의 사용 능력
- FOWLP용 BGA 기판과 3D 인터포저 사이 연결용 Cu Pillars 사용 능력
- 플립칩용 마이크로범프 적용에 대한 이해여부

| 순번 | 관<br>련<br>기<br>초<br>능<br>력 |                                                       |
|----|----------------------------|-------------------------------------------------------|
|    | 주<br>요<br>영<br>역           | 하<br>위<br>영<br>역                                      |
| 1  | 의사소통능력                     | 경청<br>능력,<br>문서이해<br>능력,<br>문서작성<br>능력,<br>의사표현<br>능력 |
| 2  | 문제해결능력                     | 문제처리<br>능력,<br>사고력                                    |
| 3  | 자기개발능력                     | 경력개발<br>능력,<br>자기관리<br>능력,<br>자아인식<br>능력              |
| 4  | 대인관계능력                     | 갈등관리<br>능력,<br>리더십<br>능력,<br>팀워크<br>능력,<br>협상<br>능력   |
| 5  | 정보능력                       | 정보처리<br>능력,<br>컴퓨터활용<br>능력                            |

| 구<br>분             |        | 내<br>용                                                                                              |
|--------------------|--------|-----------------------------------------------------------------------------------------------------|
| 직무명칭(능력단위명)        |        | 반도체개발(이종접합<br>패키지<br>개발)                                                                            |
| 분류번호               | 기존     | 1903060107_14v3                                                                                     |
|                    | 현재     | 1903060121_23v4,1903060122_23v4,1903060123_23v4,1903060124_23v4,1903060125_23v4,19030<br>60126_23v4 |
| 개발·개선연도            | 현재     | 2023                                                                                                |
|                    | 최초(1차) | 2014                                                                                                |
| 버전번호               |        | v4                                                                                                  |
| 개발·개선기관            | 현재     | 전자<br>산업인적자원개발위원회(한국전자정보통신산업진흥회)                                                                    |
|                    | 최초(1차) | 한국반도체산업협회                                                                                           |
| 향후<br>보완<br>연도(예정) |        | 2028                                                                                                |

| 분류번호<br>:       | 1903060126_23v4                                                                                                                                                  |
|-----------------|------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 능력단위<br>명칭<br>: | 어드밴스드<br>언더필<br>패키지<br>개발                                                                                                                                        |
| 능력단위<br>정의<br>: | 어드밴스드<br>언더필<br>패키지<br>개발은<br>언더필을<br>IC와<br>기판<br>사이,<br>패키지와<br>패<br>키지를<br>연결하고,<br>Si인터포저와<br>Si<br>마이크로범프를<br>이용한<br>2.5D/3D<br>패키지를<br>상호<br>연결하는<br>능력이다. |

| 능<br>력<br>단<br>위<br>요<br>소                        | 수<br>행<br>준<br>거                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  |
|---------------------------------------------------|-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 1903060126_23v4.1<br>캐필러리<br>언더필<br>패키지<br>진행하기   | 1.1<br>기판에<br>플립칩<br>부착<br>후<br>칩과<br>기판<br>사이의<br>공간에<br>언더필<br>소재를<br>도포하는<br>공정을<br>적용할<br>수<br>있다.<br>1.2<br>디스펜서<br>노즐을<br>이용하여<br>언더필<br>공정을<br>패키지에<br>적용할<br>수<br>있다.<br>1.3<br>필요한<br>양과<br>속도를<br>제어하는<br>방식의<br>기술을<br>적용하여<br>언더필<br>공정을<br>개발할<br>수<br>있다.<br>【지식】<br>• 어드밴스드<br>플립칩<br>범핑과<br>웨이퍼레벨범핑의<br>기본구조<br>패키징<br>공정<br>• 솔더볼<br>범프<br>패키지의<br>구조와<br>기계적,<br>열적<br>안정화를<br>위한<br>패키지<br>구조<br>• 언더필<br>소재(콤파운드,<br>페이스트,<br>액상레지스트와<br>접착제)<br>• 플립칩은<br>바닥면에<br>범프<br>형성하고<br>뒤짚어서<br>기판에<br>붙이는<br>플립칩<br>구조<br>• 적층하는<br>인터커넥션<br>구조에<br>대한<br>언더필<br>방법<br>• 실리콘과<br>실리콘<br>적층하는<br>구조(C2C,<br>C2W,<br>W2W)에<br>대한<br>언더필<br>방법<br>【기술】 |
|                                                   | •<br>실리콘+실리콘<br>연결하는<br>마이크로범핑용<br>캐필러리<br>언더필<br>기술<br>•<br>플립칩과<br>IC<br>패키지와<br>연결하는<br>캐필러리<br>언더필<br>기술<br>IC<br>패키지를<br>PCB<br>기판에<br>연결하는<br>캐필러리<br>언더필<br>기술<br>•<br>【태도】<br>•<br>언더필을<br>필요로<br>하는<br>플립칩<br>구조를<br>배우고<br>익히려는<br>노력<br>솔더볼과<br>범프가<br>형성된<br>패키지<br>구조에<br>언더필을<br>적용하여<br>안정된<br>•<br>칩을<br>개발하려는<br>자세<br>새로운<br>칩과<br>칩<br>연결기술과<br>방식을<br>배우고<br>익히려는<br>의지<br>•                                                                                                                                                                                                                                                                  |
| 1903060126_23v4.2<br>몰드<br>언더필<br>패키지<br>진행<br>하기 | 2.1<br>기존<br>반도체<br>패키지용<br>몰드<br>소재와<br>기술을<br>그대로<br>이용하여<br>패키지에<br>적용할<br>수<br>있다.<br>2.2<br>몰드<br>형태로<br>외곽을<br>감싸는<br>얇은막<br>형태의<br>성형<br>방법을<br>패키지에<br>적용할<br>수<br>있다<br>2.3<br>보호막을<br>입히는<br>형태로<br>언더필<br>방식을<br>패키지에<br>적용할<br>수<br>있다<br>【지식】<br>• 반도체<br>패키지용<br>몰드<br>콤파운드<br>소재<br>• 플립칩<br>패키지에<br>대한<br>구조와<br>패키징<br>공정<br>• 플립칩과<br>IC<br>패키지간<br>연결용<br>구조에<br>적합하여<br>몰드형태의<br>보호막과<br>열방출<br>【기술】<br>반도체<br>패키지<br>몰드<br>공정과<br>장비<br>기술<br>•<br>안정되고<br>단순한<br>구조로<br>칩<br>전체를<br>언더필과<br>보호막<br>동시에<br>적용하는<br>•<br>기술                                                                                                                   |
|                                                   | •<br>기존<br>몰드<br>공정기술<br>적용으로<br>단순한<br>공정<br>기술<br>【태도】<br>• 플립칩과<br>IC<br>패키지의<br>연결<br>구조에<br>대해<br>배우고<br>접목하려는<br>자세<br>• 플립칩의<br>다양한<br>구조와<br>형태를<br>배우고<br>적용하는<br>노력<br>•<br>반도체<br>패키지<br>보호막<br>공정으로<br>제품<br>안정성과<br>열적<br>구조<br>향상을<br>적용하려는<br>노력                                                                                                                                                                                                                                                                                                                                                                                                   |

|                     | 3.1<br>니들<br>접촉<br>디스펜서<br>방법을<br>패키지에<br>적용할<br>수<br>있다.               |
|---------------------|-------------------------------------------------------------------------|
|                     | 3.2<br>젯팅<br>디스펜서<br>방식을<br>패키지에<br>적용할<br>수<br>있다.                     |
|                     | 3.3<br>필름형<br>언더필<br>방식을<br>패키지에<br>적용할<br>수<br>있다.                     |
|                     | 【지식】                                                                    |
|                     | • 플럭스<br>없이<br>간단하고<br>단순하게<br>접착하는<br>언더필<br>도포<br>공정                  |
|                     | • 칩<br>크기에<br>따라<br>3가지<br>방식을<br>선택<br>하는<br>언더필<br>도포<br>방식           |
|                     | • 필름형<br>언더필의<br>특성                                                     |
|                     | • 발열이<br>많은<br>경우<br>열팽창계수(CIE)의<br>열적<br>안정성<br>저하요인                   |
| 1903060126_23v4.3   | 【기술】                                                                    |
| 사전적용<br>언더필<br>패키지  | 환경문제가<br>없는<br>플럭스<br>없이<br>언더필<br>접착하는<br>기술                           |
|                     | •                                                                       |
| 진행하기                | 니들<br>접촉형<br>디스펜서는<br>언더필<br>단계를<br>최소화하는<br>기술<br>•                    |
|                     | •<br>칩<br>크기가<br>큰<br>경우<br>젯팅형으로<br>대응<br>가능한<br>공정<br>기술              |
|                     | 접합<br>두께<br>제어가<br>필요한<br>언더필의<br>경우에<br>적합한<br>공정<br>기술<br>•           |
|                     | 【태도】                                                                    |
|                     | •<br>다양한<br>칩<br>적층기술<br>개발,<br>양산으로<br>언더필의<br>중요성<br>인식하고             |
|                     | 적용하려는<br>자세                                                             |
|                     | • 저원가<br>웨이퍼레벨<br>공정에<br>대한<br>언더필<br>공정을<br>적용하려는<br>노력                |
|                     | 고성능을<br>요구하는<br>언더필에는<br>고신뢰성<br>몰드형<br>언더필을<br>채택하는<br>•               |
|                     | 공정<br>안정성을<br>확보하려는<br>의지                                               |
|                     | 4.1<br>웨이퍼에<br>일체형으로<br>언더필하는<br>방법을<br>패키지에<br>적용할<br>수<br>있다.         |
|                     | 4.2<br>웨이퍼<br>전체를<br>일시에<br>덮는<br>형태의<br>언더필<br>방법을<br>패키지에<br>적용할<br>수 |
|                     | 있다.                                                                     |
|                     | 4.3<br>웨이퍼<br>전체를<br>덮는<br>기술은<br>펑탄화<br>방법을<br>포함하여<br>패키지에<br>적용할     |
|                     | 수<br>있다.                                                                |
|                     | 【지식】                                                                    |
|                     |                                                                         |
|                     | • 웨이퍼레벨<br>언더필<br>공정                                                    |
|                     | • 3D<br>적층<br>TSV<br>구조                                                 |
| 1903060126_23v4.4   | • 웨이퍼레벨<br>패키징으로<br>칩을<br>적층하는<br>공정                                    |
| 웨이퍼레벨<br>언더필<br>패키지 | 【기술】                                                                    |
|                     | • 저<br>열팽창계수<br>소재<br>개발<br>적용<br>능력                                    |
| 진행하기                | • 저온<br>경화<br>소재<br>개발<br>적용<br>능력                                      |
|                     | • 고연신강도<br>소재<br>개발<br>적용<br>능력                                         |
|                     | • 높은<br>본딩강도와<br>박막<br>접합<br>적용<br>능력                                   |
|                     | 【태도】                                                                    |
|                     | • 계속<br>변화<br>발전하는<br>웨이퍼레벨<br>패키징<br>팬아웃<br>공정기술을<br>배우려는              |
|                     | 자세                                                                      |
|                     | • 공정단순화와<br>소재안정화를<br>개발<br>적용하는<br>웨이퍼레벨<br>패키징<br>팬아웃                 |
|                     | 공정기술<br>적층<br>기술을<br>배우려는<br>자세                                         |
|                     |                                                                         |
|                     | • 적층칩<br>공정기술인<br>2.5D<br>Si<br>인터포저와<br>3D<br>TSV에<br>개발<br>적용하는<br>노력 |

#### 고려사항

-이 능력단위는 언더필을 IC와 기판 사이, 패키지와 패키지를 연결하고, Si인터포저와 Si 마이크로범프를 이용한 2.5D/3D 패키지를 상호 연결하는 업무에 적용한다.

-이 능력단위는 솔더볼 또는 솔더범프를 패키지 외부 단자로 활용하는 패키징 공정의 칩과 기판 사이의 간격을 언더 필 소재로 채워 기계적 안정성, 열적 방열 향상, 전기적 안정성을 향상하는 공정을 말한다.

-범핑공정을 통해 칩의 하단에 형성된 범프와 솔더볼을 그대로 기판과 PCB에 접합하는 것을 웨이퍼레벨패키징이라 하는데, 이대로 패키징을 마무리하면 전기적, 열적 문제가 발생한다.

-범프가 형성된 후 기판과 접속하고 나서 완벽한 사용상태의 안정성을 높이려면 범프를 감싸는 몰딩에 해당하는 안 정화(패키징) 공정이 필수적으로 필요하다. 그런데 모든 패키지를 몰딩으로 처리할 필요는 없음을 오랜시간 패키징 전문기업과 반도체 회사, 반도체 수요처(고객)는 알게 되었다. 그러므로 이러한 각 패키지 사용 상황에 맞는 온도조 건, 열 조건, 사용 조건, 칩 성능 조건 등 다양한 제품 사용 조건을 모두 고려하여 4가지 경우로 언더필 조건과 공정을 최적화하는 것이 필요하며 이를 구분하여 사용해야 한다.

-범프의 종류는 솔더범프, Cu범프, Gold범프, Stud범프 등으로 나눌 수 있다.

-범프의 사이즈, 구조, 적층 상황등을 고려하여 언디필 조건을 정할 수 있으며, 언더필 조건에 따라 적용 수행한다.

#### 자료 및 관련 서류

- 반도체패키징 기술자료와 서적
- 반도체후공정장비 기술자료와 서적
- 웨이퍼레벨패키징 기술자료와 서적
- 첨단반도체패키징 기술자료와 서적
- 마이크로일렉트로닉스 패키징

#### 장비 및 도구

- 노즐/디스펜스 장비
- 솔더볼 부착장비
- 몰드장비

#### 재료

- 에폭시 언더필 소재
- 방열 기능이 포함된 언더필 소재
- 경화 장치

### 권장평가방법

• 평가자는 능력단위 어드밴스드 언더필 패키지 개발의 수행준거에 제시되어 있는 내용을 평가하기 위 해 이론과 실기를 나누어 평가하거나 종합적인 결과물의 평가 등 다양한 평가 방법을 사용할 수 있다. • 평가자는 다음 사항을 평가해야 한다.

| 권<br>장<br>평<br>가<br>방<br>법 | 평<br>가<br>유<br>형 |                  |
|----------------------------|------------------|------------------|
|                            | 과<br>정<br>평<br>가 | 결<br>과<br>평<br>가 |
| A.포트폴리오                    |                  |                  |
| B.문제해결<br>시나리오             |                  |                  |
| C.서술형시험                    | V                | V                |
| D.논술형시험                    |                  | V                |
| E.사례연구                     | V                |                  |
| F.평가자<br>질문                | V                |                  |
| G.평가자<br>체크리스트             |                  | V                |
| H.피평가자<br>체크리스트            |                  |                  |
| I.일지/저널                    |                  |                  |
| J.역할연기                     |                  |                  |
| K.구두발표                     | V                | V                |
| L.작업장평가                    |                  |                  |
| M.기타                       |                  |                  |

### 평가시 고려사항

• 수행준거에 제시되어 있는 내용을 성공적으로 수행할 수 있는지를 평가해야 한다.

- 평가자는 다음 사항을 평가해야 한다.
- 패키지공정 관련 업무와 관련된 전반적인 기술 이해여부
- 반도체 제조(FAB) 공정과 조립(ASS'Y) 공정에 대한 순서 이해여부
- 신뢰성에 기반한 공정별 주요 발생가능 문제점 분석능력 여부
- 실리콘+실리콘 연결하는 마이크로범핑용 캐필러리 언더필 기술 이해여부
- 플립칩과 IC 패키지와 연결하는 캐필러리 언더필 기술 이해여부
- IC 패키지를 PCB 기판에 연결하는 캐필러리 언더필 기술 파악여부
- 반도체 패키지 몰드 공정과 장비 기술에 대한 숙지여부
- 안정되고 단순한 구조로 칩 전체를 언더필과 보호막을 동시에 적용하는 능력
- 니들 접촉형 디스펜서에서 언더필 단계를 최소화하는 능력
- 칩 크기가 큰 경우 젯팅형으로 대응 가능한지 여부
- 저 열팽창계수 소재 개발 적용 능력
- 저온 경화 소재 개발 적용 능력
- 고연신강도 소재 개발 적용 능력
- 높은 본딩강도와 박막 접합 적용 능력

| 순번 | 관<br>련<br>기<br>초<br>능<br>력 |                                                       |
|----|----------------------------|-------------------------------------------------------|
|    | 주<br>요<br>영<br>역           | 하<br>위<br>영<br>역                                      |
| 1  | 의사소통능력                     | 경청<br>능력,<br>문서이해<br>능력,<br>문서작성<br>능력,<br>의사표현<br>능력 |
| 2  | 문제해결능력                     | 문제처리<br>능력,<br>사고력                                    |
| 3  | 자기개발능력                     | 경력개발<br>능력,<br>자기관리<br>능력,<br>자아인식<br>능력              |
| 4  | 대인관계능력                     | 갈등관리<br>능력,<br>리더십<br>능력,<br>팀워크<br>능력,<br>협상<br>능력   |
| 5  | 정보능력                       | 정보처리<br>능력,<br>컴퓨터활용<br>능력                            |

| 구<br>분             |        | 내<br>용                                                                                              |
|--------------------|--------|-----------------------------------------------------------------------------------------------------|
| 직무명칭(능력단위명)        |        | 반도체개발(어드밴스드<br>언더필<br>패키지<br>개발)                                                                    |
| 분류번호               | 기존     | 1903060107_14v3                                                                                     |
|                    | 현재     | 1903060121_23v4,1903060122_23v4,1903060123_23v4,1903060124_23v4,1903060125_23v4,19030<br>60126_23v4 |
| 개발·개선연도            | 현재     | 2023                                                                                                |
|                    | 최초(1차) | 2014                                                                                                |
| 버전번호               |        | v4                                                                                                  |
| 개발·개선기관            | 현재     | 전자<br>산업인적자원개발위원회(한국전자정보통신산업진흥회)                                                                    |
|                    | 최초(1차) | 한국반도체산업협회                                                                                           |
| 향후<br>보완<br>연도(예정) |        | 2028                                                                                                |

| 분류번호<br>:       | 1903060108_23v4                                                                                                                                                        |
|-----------------|------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 능력단위<br>명칭<br>: | 패키지<br>조립<br>공정<br>개발                                                                                                                                                  |
| 능력단위<br>정의<br>: | 패키지<br>조립<br>공정<br>개발이란<br>생산된<br>반도체<br>칩을<br>보호하는<br>기능과<br>칩을<br>전<br>기적으로<br>연결하기<br>위하여,<br>설계된<br>패키지<br>제품의<br>요구사항에<br>따라<br>반도<br>체<br>조립공정을<br>수행하는<br>능력이다. |

| 능<br>력<br>단<br>위<br>요<br>소               | 수<br>행<br>준<br>거                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              |
|------------------------------------------|-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 1903060108_23v4.1<br>패키지<br>전공정<br>개발하기  | 1.1<br>후면연마<br>공정을<br>통해<br>규정되어<br>있는<br>제품별<br>패키지<br>높이를<br>맞추기<br>위해<br>웨이퍼의<br>뒷면을<br>기계적<br>또는<br>화학적<br>방법으로<br>연마할<br>수<br>있다.<br>1.2<br>웨이퍼<br>소잉(Sawing)<br>공정을<br>통해<br>칩(Chip)을<br>개별적으로<br>분리할<br>수<br>있다.<br>1.3<br>다이<br>접착<br>공정을<br>통해<br>리드프레임이나<br>반도체<br>기판<br>등의<br>패키지<br>재료에<br>다이를<br>고정시킬<br>수<br>있고,<br>스페이서(Spacer)<br>테이프를<br>이용하여<br>추가로<br>반도체<br>칩을<br>적층할<br>수<br>있다.<br>또한<br>제품에<br>따라서<br>다양한<br>접합공정이<br>사용될<br>수<br>있다.<br>1.4<br>TSV(Through<br>Silicon<br>Via)<br>공정을<br>통해<br>웨이퍼에<br>관통<br>홀을<br>형성하여<br>칩과<br>칩<br>또는<br>웨이퍼와<br>웨이퍼<br>간의<br>접합으로<br>3차원<br>적층을<br>할<br>수<br>있다.<br>1.5<br>플라즈마<br>클리닝(Plasma<br>Cleaning)<br>공정을<br>통해<br>반도체<br>기판의<br>표면에<br>증착된<br>유기물을<br>물리,<br>화학적<br>방법으로<br>제거할<br>수<br>있다.<br>1.6<br>본드<br>공정을<br>통해<br>다이의<br>전극과<br>리드프레임<br>또는<br>반도체<br>기판의<br>전극을<br>금속<br>세선(Wire),<br>TAB(Tape<br>Automated<br>Bonding),<br>플립칩<br>방식으로<br>전기적<br>신호를<br>연결할<br>수<br>있다.<br>【지식】<br>• 패키지<br>구성<br>재료의<br>특성<br>• 전기<br>전도도<br>및<br>열의<br>발산<br>• 플라즈마<br>및<br>확산과<br>변위이론<br>• 조립공정과<br>수율과의<br>연관성<br>【기술】<br>• 패키지<br>전공정<br>장비<br>운영기술<br>• 라미네이션<br>공정기술<br>• 백그라인딩<br>공정기술<br>• 다이싱(Sawing)<br>공정기술<br>• 다이<br>접착(칩<br>적층)<br>공정기술<br>• TSV공정기술(비아<br>형성,<br>비아<br>충진,<br>박막화,<br>TB/DB본딩)<br>• 플라즈마<br>클리닝<br>공정기술<br>• 와이어<br>본드,<br>TAB,<br>플립칩<br>공정기술<br>【태도】<br>• 문제발생시<br>원인을<br>정확하게<br>규명하려는<br>자세 |
|                                          | • 정확성에<br>근거하여<br>작업하려는<br>자세<br>2.1<br>가공된<br>웨이퍼<br>상에<br>설계되어<br>있는<br>패드에<br>입력<br>임피던스(Fan<br>In)와                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       |
| 1903060108_23v4.2<br>웨이퍼<br>범핑공정<br>개발하기 | 출력전류<br>구동능력(Fan<br>Out)을<br>재배열(Re-Distribution)시킬<br>수<br>있다.<br>2.2<br>재배열된<br>웨이퍼에<br>공정표에<br>따라<br>재부동태화(Re-Passivation)시킬<br>수<br>있다.<br>2.3<br>재배열<br>레이어(RDL)의<br>범프<br>패드에<br>범핑을<br>위한<br>UBM(Under<br>Bump<br>Metallurgy)를<br>형성할<br>수<br>있다.<br>2.4<br>UBM<br>전극패드<br>위에<br>범핑공정을<br>위한<br>솔더<br>볼을<br>형성<br>시킬<br>수<br>있다.<br>2.5<br>솔더볼이<br>형성된<br>후<br>웨이퍼의<br>뒷면을<br>연마하여<br>각각의<br>다이로<br>개별<br>분리하는<br>공정을<br>수행할<br>수<br>있다.                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               |

| 1903060108_23v4.2<br>웨이퍼<br>범핑공정<br>개발하기 | 【지식】<br>• 재배열<br>및<br>재부동태화<br>• UBM<br>금속<br>재료<br>및<br>전기도금법<br>• 솔더볼(범프)의<br>재질,<br>사이즈<br>및<br>피치<br>• 금속간화합물(IMC,<br>Intermetalic<br>Compound)의<br>형성과<br>특성<br>• 양산능력,<br>불량률<br>등에<br>대한<br>지식<br>【기술】<br>• 재배열에<br>대한<br>공정기술<br>• 범핑공정에<br>대한<br>실무공정기술<br>• 솔더볼<br>접속(Interconnection)<br>전기적/기계적<br>모델링<br>및<br>분석기술<br>【태도】<br>• 신뢰성<br>및<br>전기적,<br>기계적<br>특성등과<br>연계하여<br>분석하고<br>설계하려는<br>자세<br>• 문제발생시<br>원인을<br>정확하게<br>규명하려는<br>자세                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   |
|------------------------------------------|------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 1903060108_23v4.3<br>패키지<br>후공정<br>개발하기  | 3.1<br>몰드<br>공정을<br>통해<br>패키지의<br>본체를<br>형성하기<br>위해서<br>봉지재(EMC)를<br>녹여<br>오버몰딩(성형)할<br>수<br>있고,<br>액상<br>수지를<br>도포하여<br>봉지할<br>수<br>있다.<br>3.2<br>도금<br>공정을<br>통해<br>리드프레임을<br>사용하는<br>패키지의<br>외부<br>리드(Lead)에<br>무연솔더<br>도금(Plating)을<br>할<br>수<br>있다.<br>3.3<br>트림<br>&<br>폼<br>공정을<br>통해<br>리드프레임의<br>불필요한<br>연결부분(댐버)을<br>제거하고<br>패키지<br>외부<br>리드<br>모양을<br>형성할<br>수<br>있다.<br>3.4<br>솔더<br>볼<br>접합공정을<br>통해<br>패키지<br>제품에<br>따라서<br>플럭스가<br>도포된<br>솔더<br>볼<br>패드<br>위에<br>솔더<br>볼<br>부착을<br>위해<br>솔더링<br>공정을<br>할<br>수<br>있다.<br>3.5<br>마킹<br>공정을<br>통해<br>패키지<br>표면에<br>I.C의<br>고유<br>명칭,<br>제조<br>년/월/일,<br>제품의<br>특성,<br>일련<br>번호<br>등을<br>고객<br>요구에<br>맞게<br>표시할<br>수<br>있다.<br>3.6<br>싱귤레이션<br>공정을<br>통해<br>기판의<br>불필요한<br>부분을<br>제거하여<br>각각의<br>유닛으로<br>분리할<br>수<br>있다.<br>3.7<br>완성된<br>패키지<br>적재용<br>튜브(Tube)나<br>트레이(Tray)<br>탑재를<br>위해<br>필요한<br>장비를<br>사용할<br>수<br>있다.<br>【지식】<br>• 패키지<br>구성<br>재료의<br>특성<br>• 유체역학과<br>소성가공<br>지식<br>• 레이저의<br>원리와<br>종류<br>• 접합<br>및<br>도금이론<br>• 봉지재<br>특성<br>• 조립공정과<br>수율과의<br>연관성<br>【기술】<br>• 패키지<br>후공정<br>장비<br>운영기술<br>• 몰딩<br>공정<br>및<br>재료가공기술<br>• 무연도금<br>공정기술<br>• 솔더볼(범프)<br>접합<br>공정기술<br>• 레이저<br>마킹<br>및<br>싱귤레이션<br>공정기술<br>• 패키지<br>포장<br>공정기술<br>【태도】<br>• 문제발생시<br>원인을<br>정확하게<br>규명하려는<br>자세 |

#### 고려사항

-이 능력단위는 패키지 공정별로 정의된 디자인 룰(Design Rule)에 따라 작업하는데 적용한다.

-제조공정 설비의 상태에 따라 제품의 양산능력, 불량률이 달라진다.

-환경규제 관련 솔더나 EMC 재질, 기판 재질 등에 대한 환경오염을 고려해야 한다.

-양산수율 및 비용을 고려하여 설계한다.

-범프는 칩과 기판 상의 터미널 패드 간의 전기적인 연결을 시켜주는 역할을 한다.

-능력단위요소 중 2.3(웨이퍼 범핑 공정 수행하기)에 언급된 UBM(Under Bump Metallurgy)은 범프 하단 금속화 층을 말한다.

-패키지 전공정 수행하기에 언급된 TB/DB는 TSV공정에서 Temporary Bonding과 Debonding을 말한다.

-시스템 인 패키지(SiP)의 경우 고객과 디자인 협의를 통해 상세 설계하여야 한다.

### 자료 및 관련 서류

- 공정장비에 대한 사양 설명서
- JEDEC(Joint Electron Device Engineering Council) 표준사양서
- 패키지 공정기술관련 업체별 디자인 룰 사양서

### 장비 및 도구

- 비파괴 X-RAY 분석 장비
- 열분석 장비
- 컴퓨터 및 설계용 소프트웨어
- 그라인더, 다이 본더, 와이어 본더, 탭 본더, 플라즈마 클리닝 장비
- 에칭, 몰딩, 트리밍, 포밍, 솔더링, 마킹, 레이저, 리플로우 장비
- 웨이퍼 제조, 운송설비

### 재료

- 리드프레임 및 반도체 기판
- 금속세선
- 도금액
- 범프 및 UBM 소재
- 무연솔더 및 봉지재
- 튜브 및 트레이

#### 권장평가방법

• 평가자는 능력단위 패키지 조립 공정 개발의 수행준거에 제시되어 있는 내용을 평가하기 위해 이론 과 실기를 나누어 평가하거나 종합적인 결과물의 평가 등 다양한 평가 방법을 사용할 수 있다. • 평가 자는 다음 사항을 평가해야 한다.

| 권<br>장<br>평<br>가<br>방<br>법 | 평<br>가<br>유<br>형 |                  |
|----------------------------|------------------|------------------|
|                            | 과<br>정<br>평<br>가 | 결<br>과<br>평<br>가 |
| A.포트폴리오                    |                  |                  |
| B.문제해결<br>시나리오             |                  |                  |
| C.서술형시험                    | V                | V                |
| D.논술형시험                    |                  | V                |
| E.사례연구                     | V                |                  |
| F.평가자<br>질문                | V                |                  |
| G.평가자<br>체크리스트             |                  | V                |
| H.피평가자<br>체크리스트            |                  |                  |
| I.일지/저널                    |                  |                  |
| J.역할연기                     |                  |                  |
| K.구두발표                     | V                | V                |
| L.작업장평가                    |                  |                  |
| M.기타                       |                  |                  |

평가시 고려사항

- 수행준거에 제시되어 있는 내용을 성공적으로 수행할 수 있는지를 평가해야 한다.
- 평가자는 다음 사항을 평가해야 한다.
- 패키지공정 관련 업무와 관련된 전반적인 기술 이해여부
- 반도체 제조(FAB) 공정과 조립(ASS'Y) 공정에 대한 순서 이해여부
- 신뢰성에 기반 한 공정별 주요 발생가능 문제점 분석능력 여부
- 플립 칩 패키지와 범프에 대한 이해여부
- UBM과 금속간화합물에 대한 이해여부
- 공정장비들의 사용 목적과 주요 제원 이해여부
- 공정 시 사용되는 구성요소나 재료들에 대한 특성 이해여부
- 생산수율이나 통계분석에 대한 이해여부
- • 피 평가자의 과정평가로는 다음의 평가 방법을 권장한다.
- - 일상적인 면담
- - 관찰기록모음
- - 학습 일지
- - 자기평가(구두 혹은 글)
- - 보고서
- - 행동점검표
- • 피 평가자의 결과물 평가로는 다음의 평가 방법을 권장한다.
- - 과제진술과 채점기준이 있는 프로젝트, 포트폴리오
- - 교육생의 시범/연구, 조사결과물
- - 태도 점검표, 질문지
- - 선다형시험 등

|    | 관<br>련<br>기<br>초<br>능<br>력 |                                                                       |
|----|----------------------------|-----------------------------------------------------------------------|
| 순번 | 주<br>요<br>영<br>역           | 하<br>위<br>영<br>역                                                      |
| 1  | 의사소통능력                     | 경청<br>능력,<br>기초외국어<br>능력,<br>문서이해<br>능력,<br>문서작성<br>능력,<br>의사표현<br>능력 |
| 2  | 수리능력                       | 기초연산<br>능력,<br>기초통계<br>능력,<br>도표분석<br>능력,<br>도표작성<br>능력               |
| 3  | 문제해결능력                     | 문제처리<br>능력,<br>사고력                                                    |
| 4  | 자원관리능력                     | 물적자원관리<br>능력,<br>시간자원관리<br>능력,<br>예산자원관리<br>능력,<br>인적자원관<br>리<br>능력   |
| 5  | 기술능력                       | 기술선택<br>능력,<br>기술이해<br>능력,<br>기술적용<br>능력                              |

| 구           | 분      | 내<br>용                           |
|-------------|--------|----------------------------------|
| 직무명칭(능력단위명) |        | 반도체개발(패키지<br>조립<br>공정<br>개발)     |
| 분류번호        | 기존     | 1903060108_14v3                  |
|             | 현재     | 1903060108_23v4                  |
| 개발·개선연도     | 현재     | 2023                             |
|             | 최초(1차) | 2014                             |
| 버전번호        |        | v4                               |
| 개발·개선기관     | 현재     | 전자<br>산업인적자원개발위원회(한국전자정보통신산업진흥회) |
|             | 최초(1차) | 한국반도체산업협회,한국반도체산업협회,한국반도체산업협회    |
| 향후<br>보완    | 연도(예정) | 2028                             |

| 분류번호<br>:       | 1903060109_23v4                                                                                                                                                                                                                                            |
|-----------------|------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 능력단위<br>명칭<br>: | 반도체<br>제품<br>기능·성능<br>검증                                                                                                                                                                                                                                   |
| 능력단위<br>정의<br>: | 반도체<br>제품<br>기능·성능<br>검증이란<br>제품<br>사양과<br>특성을<br>기준으로<br>시험<br>장<br>비를<br>선정하고,<br>웨이퍼<br>상태에서<br>또는<br>조립<br>완료<br>후의<br>조립품<br>상태에서<br>테<br>스트<br>패턴을<br>적용하여<br>전기적<br>특성<br>및<br>동작<br>특성을<br>검사하여<br>양산성을<br>검<br>증하고,<br>양품<br>여부를<br>판별하는<br>능력이다. |

| 능<br>력<br>단<br>위<br>요<br>소               | 수<br>행<br>준<br>거                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     |
|------------------------------------------|----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 1903060109_23v4.1<br>웨이퍼레벨<br>기능<br>검증하기 | 1.1<br>제품의<br>동작특성<br>및<br>규격에<br>근거하여<br>웨이퍼의<br>제품성능시험<br>장비를<br>선정할<br>수<br>있다.<br>1.2<br>웨이퍼의<br>제품성능시험<br>장비<br>사용법을<br>숙지하고<br>적용할<br>수<br>있다.<br>1.3<br>시험<br>측정<br>데이터로<br>시험<br>대상<br>다이(Die)의<br>불량<br>여부를<br>판별할<br>수<br>있다.<br>1.4<br>시험<br>측정<br>데이터를<br>토대로<br>웨이퍼<br>상에서<br>공정특성에<br>따른<br>수율<br>변화를<br>해석하고<br>문서화<br>할<br>수<br>있다.<br>1.5<br>시험<br>측정<br>데이터를<br>토대로<br>웨이퍼<br>상에서<br>시험<br>대상<br>제품의<br>특성<br>산포를<br>파악하고<br>문서화<br>할<br>수<br>있다.<br>【지식】<br>• 제품<br>시험<br>항목의<br>구성<br>및<br>순서도<br>• 제품<br>시험<br>항목별<br>평가<br>방법<br>• BiST,<br>Scan<br>구조<br>(Logic,<br>Memory<br>등)<br>• Boundary<br>Scan<br>구조<br>(IEEE<br>1149.1)<br>• Memory<br>Redundancy<br>및<br>수율<br>이해<br>• I/O<br>종류<br>및<br>특성<br>• Mixed<br>Signal<br>Testing<br>기초<br>(ADC,<br>DAC<br>등)<br>• 웨이퍼레벨<br>제품<br>시험<br>장비의<br>특성<br>및<br>제원<br>• 웨이퍼레벨<br>제품<br>시험<br>장비의<br>운영<br>방법<br>• 적용한<br>제조<br>공정의<br>공정<br>매개변수(Process<br>Parameter)<br>특성<br>• 측정<br>데이터의<br>통계적<br>처리<br>기법<br>【기술】<br>• 웨이퍼레벨<br>제품<br>시험<br>장비의<br>사용법<br>및<br>측정<br>오차에<br>대한<br>이해<br>능력<br>• 웨이퍼레벨<br>시험<br>환경을<br>고려한<br>시험<br>항목의<br>규격<br>및<br>조건<br>설정<br>능력<br>• 웨이퍼레벨<br>제품시험<br>장비<br>조작<br>기술<br>• 적용한<br>제조<br>공정의<br>특성<br>항목에<br>대한<br>이해<br>능력<br>• 측정<br>데이터에<br>대한<br>이상여부<br>판단<br>능력<br>• 측정<br>데이터의<br>통계적<br>처리<br>기법에<br>대한<br>이해<br>능력<br>• 시험<br>결과<br>분석<br>및<br>문서화<br>능력<br>【태도】<br>• 제품<br>시험<br>항목을<br>이해하려는<br>의지<br>• 평가<br>기준에<br>따른<br>정확한<br>시험환경<br>준수 |
| 1903060109_23v4.2<br>패키지레벨<br>성능<br>검증하기 | 2.1<br>제품의<br>동작특성<br>및<br>규격에<br>근거하여<br>조립품의<br>제품<br>시험<br>장비를<br>선정할<br>수<br>있다.<br>2.2<br>조립품의<br>제품<br>시험<br>장비<br>사용법을<br>숙지하고<br>적용할<br>수<br>있다.<br>2.3<br>시험<br>측정<br>데이터로<br>시험<br>대상<br>조립품의<br>불량<br>여부를<br>판별할<br>수<br>있다.<br>2.4<br>시험<br>측정<br>데이터를<br>토대로<br>조립품의<br>공정특성에<br>따른<br>수율<br>변화를<br>해석하고<br>문서화<br>할<br>수<br>있다.<br>2.5<br>시험<br>측정<br>데이터를<br>토대로<br>조립품의<br>특성<br>산포를<br>파악하고<br>문서화<br>할<br>수<br>있다.                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 |

|                     | 【지식】                                                                   |
|---------------------|------------------------------------------------------------------------|
|                     | • 제품<br>시험<br>항목의<br>구성<br>및<br>순서도                                    |
|                     | • 제품<br>시험<br>항목별<br>평가<br>방법                                          |
|                     | • 제품<br>시험에<br>사용되는<br>각종<br>장비의<br>목적<br>및<br>제원                      |
|                     | • BiST,<br>Scan<br>구조<br>(Logic,<br>Memory<br>등)                       |
|                     | • Boundary<br>Scan<br>구조<br>(IEEE<br>1149.1)                           |
|                     | • I/O<br>종류<br>및<br>특성                                                 |
|                     | • Mixed<br>Signal<br>Testing<br>기초<br>(ADC,<br>DAC<br>등)               |
|                     | • 조립품의<br>제품<br>시험<br>장비<br>특성<br>및<br>제원                              |
|                     | • 조립품의<br>제품<br>시험<br>장비운영<br>방법                                       |
| 1903060109_23v4.2   | • 적용한<br>제조<br>공정의<br>공정<br>매개변수<br>특성                                 |
| 패키지레벨<br>성능<br>검증하기 | • 측정<br>데이터의<br>통계적<br>처리<br>기법                                        |
|                     | 【기술】                                                                   |
|                     | • 조립품의<br>제품성능시험<br>장비의<br>사용법<br>및<br>측정<br>오차에<br>대한<br>이해<br>능력     |
|                     | • 조립품의<br>시험<br>환경을<br>고려한<br>시험<br>항목의<br>규격<br>및<br>조건<br>설정<br>능력   |
|                     | • 조립품의<br>제품시험<br>장비<br>조작<br>기술                                       |
|                     | • 적용한<br>제조<br>공정의<br>특성<br>항목에<br>대한<br>이해<br>능력                      |
|                     | • 측정<br>데이터에<br>대한<br>이상여부<br>판단<br>능력                                 |
|                     |                                                                        |
|                     | • 측정<br>데이터의<br>통계적<br>처리<br>기법에<br>대한<br>이해<br>능력                     |
|                     | 【태도】                                                                   |
|                     | • 제품<br>성능<br>시험<br>항목을<br>이해하려는<br>의지                                 |
|                     | • 평가<br>기준에<br>따른<br>정확한<br>시험환경<br>준수                                 |
|                     | 3.1<br>제작된<br>반도체<br>칩의<br>전기적<br>특성을<br>고려하여<br>상호연동<br>가능한<br>부품     |
|                     | 선정을<br>할<br>수<br>있으며,<br>반도체<br>칩과<br>연결시킬<br>수<br>있다.                 |
|                     | 3.2<br>반도체<br>칩과<br>전기적<br>특성을<br>고려하여<br>설계된<br>하드웨어<br>플랫폼(Hardware  |
|                     | Platform)을<br>제작할<br>수<br>있다.                                          |
|                     | 3.3<br>설계된<br>하드웨어플랫폼에서<br>특정의<br>반도체<br>특성이<br>정상<br>동작하는<br>지를       |
|                     | 측정하기<br>위한<br>장비를<br>선정<br>및<br>사용할<br>수<br>있다.                        |
| 1903060109_23v4.3   | 3.4<br>제작된<br>하드웨어<br>플랫폼에<br>펌웨어<br>소프트웨어(Firmware<br>Software)를      |
|                     | 실장<br>할<br>수<br>있다.                                                    |
|                     | 3.5<br>펌웨어<br>소프트웨어를<br>이용하여<br>다양한(정상<br>및<br>비정상)가상의<br>입력           |
|                     | 데이터를<br>설계<br>및<br>변경<br>가능하다.                                         |
| 실장<br>검증하기          | 3.6<br>다양한<br>입력<br>데이터에<br>의한<br>반도체<br>칩의<br>반응을<br>측정<br>장비를<br>통하여 |
|                     | 측정<br>가능하다.                                                            |
|                     | 【지식】                                                                   |
|                     | • 반도체<br>칩과<br>전기적<br>물리적<br>연동<br>가능한<br>상용화된<br>부품에<br>대한<br>지식      |
|                     | • 각<br>부품과<br>연결될<br>부품간의<br>전기적<br>특성에<br>대한<br>지식                    |
|                     | • 하드웨어<br>플랫폼을<br>제작하는<br>기술                                           |
|                     | 소프트웨어와<br>하드웨어와의<br>역할에<br>대한<br>개념                                    |
|                     | • 펌웨어                                                                  |
|                     | • 펌웨어<br>명령세트<br>및<br>입출력<br>데이터의<br>예상<br>표현<br>방법                    |
|                     | • 펌웨어<br>제작<br>방법                                                      |

|                   | 【기술】                                                               |
|-------------------|--------------------------------------------------------------------|
|                   | • 부품의<br>전기적<br>특성을<br>고려한<br>상호간<br>연결<br>능력                      |
|                   | • 전체<br>크기를<br>고려한<br>부품<br>배치<br>능력                               |
|                   | • 펌웨어<br>소프트웨어를<br>이용한<br>다양한<br>가상<br>데이터<br>생성<br>및<br>입력방법<br>및 |
|                   | 예상<br>출력에<br>대한<br>예측<br>능력                                        |
|                   | • 부품의<br>전기적<br>특성을<br>고려한<br>측정<br>장비<br>활용<br>능력                 |
|                   | • 측정된<br>결과물을<br>고객이<br>요청한<br>사항과<br>일치<br>하는지를<br>표현하는<br>다양한    |
| 1903060109_23v4.3 | 문서<br>표현<br>도구<br>사용능력                                             |
| 실장<br>검증하기        | • 펌웨어<br>제작<br>및<br>도구<br>활용<br>능력                                 |
|                   | • 펌웨어를<br>하드웨어<br>플랫폼에<br>실장하는<br>능력                               |
|                   | • 정상/비정삭적인<br>입력에<br>대한<br>반도체<br>칩의<br>동작에<br>대한<br>분석<br>능력      |
|                   |                                                                    |
|                   | • 비정상적인<br>펌웨어<br>소프트동작에<br>대한<br>발견<br>및<br>수정<br>능력              |
|                   | • 각종<br>입력에<br>대한<br>반도체<br>칩의<br>출력<br>값<br>저장<br>방법              |
|                   | 【태도】                                                               |
|                   | • 반도체<br>칩과<br>연결될<br>상용화에<br>적용<br>가능한<br>제품을<br>선정하려는<br>노력      |
|                   | • 정상<br>및<br>비정상<br>입력<br>데이터를<br>개발하려는<br>창의적<br>생각               |

고려사항

-이 능력 단위는 구현한 제품의 기능 및 성능을 검증하기 위해, 조립 전 웨이퍼 상태에서 1차 평가로 양품을 선별하 고, 조립 후 조립품에 대한 최종 평가를 통해 고객의 사용 안정성을 확보하는 작업에 적용한다.

-측정은 소비자 요구 수준 및 국제 표준에 근거하여 판단 기준을 선정하되 평가자의 주관이 포함되지 않도록 해야 한 다.

-웨이퍼레벨에서의 평가는 다이 패드(Die Pad)의 오염 또는 측정 과정에서 발생하는 이물(Particle)로 인하여 시험 대상 다이(Die)와 측정 장비 간의 불완전한 접촉이 발생치 않도록 접촉 저항을 수시 확인하고 최소화 하는 과정을 포 함한다.

-웨이퍼레벨 기능 검증은 프로브 카드(Probe Card)에 의한 전원 잡음 영향을 반영하여 평가 조건을 설정하며, 패키 지레벨 성능검증은 칩의 내부 온도가 제품 규격상의 한계 수준에 도달할 수 있도록 예비시간(Soak Time)을 설정하 거나 평가 조건에 반영한다.

-제품 평가는 단순 기능 구현 뿐 만 아니라, 평가 과정에서 양품에 대한 판단 외에도 공정 매개변수 코너에서의 제품 동작 마진(Margin)과 양산성 확보를 고려한 종합적인 평가를 포함한다.

-웨이퍼 상태의 테스트 규격 및 조립품의 테스트 규격은 실장 환경에서 안정된 동작을 갖는 완성품을 고객에게 공급 할 수 있도록 실장 검증 결과와의 일치성을 검증하는 과정을 거쳐 최종 검증 항목과 규격을 설정한다.

-검증 항목별 합불 판단 기준은 사용자 규격에 따라 달라질 수 있다.

-반도체 칩과 연결할 상용화된 부품은 기존 상용화된 제품에 사용될 부품을 선정한다.

-하드웨어 플랫폼에는 펌웨어가 실장 될 수 있도록 필요시 중앙처리장치(CPU)를 포함하여 설계한다.

-펌웨어 소프트웨어를 이용한 가상의 데이터 생성은 여러 기능이 동시에 동작시의 입력 조건을 포함한다.

-반도체 칩의 전기적 특성을 측정하기 위한 별도의 상용화된 부품을 사용하는 기술을 포함한다.

#### 자료 및 관련 서류

- 평가 항목 리스트
- 제품 구성 회로도
- 제품 사양 및 합불 판단 기준서
- 평가 장비 매뉴얼
- 평가 항목 입력 기술서
- 핀 기능 정의서
- Memory Redundancy 구조도 및 물리적 전기적 어드레스 맵(Address Map)
- 상용화 부품 사양 설명서
- 반도체 칩 전기적 특성 측정 장비 사용 설명서
- 펌웨어 소프트웨어 프로그래밍 실행 및 명령어 설명

### 장비 및 도구

- 기능 및 성능 측정 장비
- 가변 온도 장치 (고온, 저온)
- 전원 잡음 시험기
- 정전 방지 장치
- 응용처별 실장 세트
- 컴퓨터, 프린터
- 하드웨어 플랫폼 설계도구 및 장비
- 펌웨어 소프트웨어 설계/실장/Debugging도구 및 장비(JTAG Debugger)

#### 재료

• 정전방지 손장갑, 웨이퍼 보관 박스, 패키지 보관 튜브(Tube) 등

#### 권장평가방법

• 평가자는 능력단위 반도체 제품 기능·성능 검증의 수행준거에 제시되어 있는 내용을 평가하기 위해 이론과 실기를 나누어 평가하거나 종합적인 결과물의 평가 등 다양한 평가 방법을 사용할 수 있다. • 평가자는 다음 사항을 평가해야 한다.

| 권<br>장<br>평<br>가<br>방<br>법 | 평<br>가<br>유<br>형 |                  |  |
|----------------------------|------------------|------------------|--|
|                            | 과<br>정<br>평<br>가 | 결<br>과<br>평<br>가 |  |
| A.포트폴리오                    |                  |                  |  |
| B.문제해결<br>시나리오             |                  |                  |  |
| C.서술형시험                    | V                | V                |  |
| D.논술형시험                    |                  |                  |  |
| E.사례연구                     | V                |                  |  |
| F.평가자<br>질문                | V                | V                |  |
| G.평가자<br>체크리스트             |                  | V                |  |
| H.피평가자<br>체크리스트            |                  |                  |  |
| I.일지/저널                    |                  |                  |  |
| J.역할연기                     |                  |                  |  |
| K.구두발표                     | V                |                  |  |
| L.작업장평가                    |                  |                  |  |
| M.기타                       |                  |                  |  |

### 평가시 고려사항

- 수행준거에 제시되어 있는 내용을 성공적으로 수행할 수 있는지를 평가해야 한다.
- 평가자는 다음 사항을 평가해야 한다.
- 제품의 평가 항목 및 항목별 합불 판정 기준 숙지 여부
- 각 능력단위 요소별 세부 측정 항목 도출 및 평가 방법 숙지 여부
- 측정 장비의 사용 방법 숙지 여부
- 측정 결과에 대한 분석 및 문제점 도출, 문서화 수행 여부
- • 피 평가자의 과정평가로는 다음의 평가방법을 권장한다.
- - 일상적인 면담과 관찰 기록에 의한 평가자 체크리스트
- - 자신의 능력 목표와 자기 평가를 통한 피 평가자 체크리스트
- - 주기적으로 기록하는 학습일지
- - 주제연구 보고서 및 발표
- • 피 평가자의 결과평가로는 다음의 평가방법을 권장한다.
- - 과제진술과 채점기준이 있는 프로젝트, 포트폴리오
- - 피 평가자의 시범, 연구, 사례 조사 결과물
- - 평가 전반에 걸친 서술형 시험
- - 작업장에서의 학습 태도, 학습 능력, 업무 수행에 대한 평가

| 순번 | 관<br>련<br>기<br>초<br>능<br>력 |                                                                       |
|----|----------------------------|-----------------------------------------------------------------------|
|    | 주<br>요<br>영<br>역           | 하<br>위<br>영<br>역                                                      |
| 1  | 의사소통능력                     | 경청<br>능력,<br>기초외국어<br>능력,<br>문서이해<br>능력,<br>문서작성<br>능력,<br>의사표현<br>능력 |
| 2  | 수리능력                       | 기초연산<br>능력,<br>기초통계<br>능력,<br>도표분석<br>능력,<br>도표작성<br>능력               |
| 3  | 문제해결능력                     | 문제처리<br>능력,<br>사고력                                                    |
| 4  | 자원관리능력                     | 물적자원관리<br>능력,<br>시간자원관리<br>능력,<br>예산자원관리<br>능력,<br>인적자원관<br>리<br>능력   |
| 5  | 기술능력                       | 기술선택<br>능력,<br>기술이해<br>능력,<br>기술적용<br>능력                              |

| 구<br>분             |        | 내<br>용                           |
|--------------------|--------|----------------------------------|
| 직무명칭(능력단위명)        |        | 반도체개발(반도체<br>제품<br>기능·성능<br>검증)  |
| 분류번호               | 기존     | 1903060109_14v3                  |
|                    | 현재     | 1903060109_23v4                  |
| 개발·개선연도            | 현재     | 2023                             |
|                    | 최초(1차) | 2014                             |
| 버전번호               |        | v4                               |
| 개발·개선기관            | 현재     | 전자<br>산업인적자원개발위원회(한국전자정보통신산업진흥회) |
|                    | 최초(1차) | 한국반도체산업협회,한국반도체산업협회,한국반도체산업협회    |
| 향후<br>보완<br>연도(예정) |        | 2028                             |

| 분류번호<br>:       | 1903060127_23v4                                                                                                                                                                                                                        |
|-----------------|----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 능력단위<br>명칭<br>: | 반도체<br>환경시험                                                                                                                                                                                                                            |
| 능력단위<br>정의<br>: | 반도체<br>환경시험이란<br>반도체<br>제품을<br>사용하는<br>환경상의<br>품질을<br>보증하기<br>위하여<br>온도·습도·압력<br>등<br>스트레스를<br>가속하여<br>제품의<br>구조<br>변형,<br>부<br>식<br>불량<br>여부나<br>전기적<br>특성이<br>정상인지<br>판정하고<br>불량<br>발생<br>시<br>불량<br>유<br>형과<br>원인을<br>분석하는<br>능력이다. |

| 능<br>력<br>단<br>위<br>요<br>소 | 수<br>행<br>준<br>거                                                      |
|----------------------------|-----------------------------------------------------------------------|
|                            | 1.1<br>다양한<br>환경시험<br>항목의<br>종류와<br>각각의<br>목적을<br>이해하고<br>시험<br>계획을   |
|                            | 수립할<br>수<br>있다.                                                       |
|                            | 1.2<br>환경시험<br>항목별<br>조건을<br>설정하고<br>설비를<br>이용하여<br>각각의<br>시험<br>방법을  |
|                            | 갖출<br>수<br>있다.                                                        |
|                            | 1.3<br>환경시험<br>항목별<br>평가<br>진행조건이<br>정상인지<br>판정할<br>수<br>있다.          |
|                            | 【지식】                                                                  |
| 1903060127_23v4.1          | 환경시험<br>국제<br>규격<br>표준<br>•                                           |
|                            | 환경시험<br>항목별<br>평가<br>목적<br>•                                          |
| 환경시험<br>평가하기               | 환경시험<br>항목별<br>평가<br>방법<br>•                                          |
|                            | •<br>반도체<br>패키지의<br>종류와<br>구조                                         |
|                            | 【기술】                                                                  |
|                            | •<br>환경시험<br>설비<br>활용<br>기술                                           |
|                            | 【태도】                                                                  |
|                            | 신뢰성<br>평가<br>규격<br>준수<br>•                                            |
|                            | 인적<br>실수,<br>장비<br>오류<br>예방<br>•                                      |
|                            | 2.1<br>환경시험<br>항목별<br>시험<br>결과에<br>따른<br>제품의<br>품질<br>수준을<br>판단할<br>수 |
|                            | 있다.                                                                   |
|                            | 2.2<br>환경시험<br>결과가<br>보증규격을<br>만족하지<br>못하는<br>불량의<br>경우,<br>그<br>불량   |
|                            | 유형을<br>파악할<br>수<br>있다.                                                |
|                            | 2.3<br>환경시험<br>불량의<br>원인을<br>분석할<br>수<br>있다.                          |
|                            | 【지식】                                                                  |
|                            | •<br>환경시험<br>국제<br>규격<br>표준,<br>평가<br>목적과<br>평가<br>방법                 |
|                            | 반도체<br>패키지의<br>종류와<br>구조<br>•                                         |
| 1903060127_23v4.2          | •<br>반도체<br>조립공정<br>프로세스                                              |
| 환경시험<br>분석하기               | 반도체<br>제품의<br>전기적<br>특성과<br>테스트<br>항목<br>•                            |
|                            | 【기술】                                                                  |
|                            | •<br>반도체<br>물리적<br>불량<br>분석(Physical<br>FA)<br>기술                     |
|                            | 반도체<br>전기적<br>불량<br>분석(Electrical<br>FA)<br>기술<br>•                   |
|                            | •<br>분석<br>장비<br>활용<br>기술                                             |
|                            | 통계적인<br>데이터<br>분석<br>기술<br>•                                          |
|                            | 【태도】                                                                  |
|                            | •<br>합리적으로<br>불량분석을<br>하려는<br>자세                                      |
|                            | •<br>기존<br>불량<br>유형을<br>파악하려는<br>의지                                   |
|                            | 불량<br>개선대책을<br>마련하려는<br>자세<br>•                                       |

#### 고려사항

-이 능력단위는 반도체 제품을 사용하는 환경에서 품질을 보증하기 위하여, 온도와 습도, 압력 등의 스트레스를 가 속하여 제품의 구조가 변형하거나 부식 등의 불량이 발생하는 지, 제품의 전기적 특성이 정상인지 평가하여, 제품을 사용하는 환경의 영향에 대한 신뢰성을 짧은 시간에 평가하여 시험 결과의 최종 합격/불합격을 판정하고, 불량 발생 시 불량 유형과 원인을 분석하는 업무에 적용한다.

-이 능력단위는 반도체 신뢰성 평가 항목 중 환경시험을 위해 제품의 사용 환경과 관련된 요소인 온도, 습도, 압력, 전기적 스트레스 등의 가속 시험을 통해 요구되는 국제 규격의 품질을 검증한다.

-환경시험 평가 항목별 국제 규격에서 정하는 가속 조건, 평가 샘플의 제작 방법과 수량 등을 철저히 적용하여 합격/ 불합격을 판단한다.

-평가 항목 중 Precondition 항목의 합격/불합격 판정은 제품의 전기적 선별 판정 외, 초음파 스캐닝을 통해 패키지 내부 박리 검사를 실시하여 합격/불합격 판정함을 추가한다.

-물리적 불량분석 장비에는 De-capsulation, De-layer, X-ray, SEM, Micro-Scope 등의 설비가 있고, 전기적 불량 분석 장비에는 Parameter Analyzer, DC Analyzer, Multimeter 등의 기기가 해당된다.

#### 자료 및 관련 서류

- 국제 규격 표준(JEDEC)
- 반도체 제품 패키지 사양서
- 반도체 제품 규격(Data Sheet)

장비 및 도구

- 신뢰성 평가 챔버 (온도, 압력, 습도)
- 초음파 스캐너
- 물리적 불량분석 장비
- 전기적 불량분석 장비

#### 재료

- 물리적 불량 분석 Chemical 종류
- 전기적 불량 분석 부품(소켓, 수동소자)

#### 권장평가방법

• 평가자는 능력단위 반도체 환경시험의 수행준거에 제시되어 있는 내용을 평가하기 위해 이론과 실기 를 나누어 평가하거나 종합적인 결과물의 평가 등 다양한 평가 방법을 사용할 수 있다. • 평가자는 다 음 사항을 평가해야 한다.

| 권<br>장<br>평<br>가<br>방<br>법 | 평<br>가<br>유<br>형 |                  |
|----------------------------|------------------|------------------|
|                            | 과<br>정<br>평<br>가 | 결<br>과<br>평<br>가 |
| A.포트폴리오                    |                  |                  |
| B.문제해결<br>시나리오             |                  |                  |
| C.서술형시험                    | V                | V                |
| D.논술형시험                    |                  | V                |
| E.사례연구                     | V                |                  |
| F.평가자<br>질문                | V                |                  |
| G.평가자<br>체크리스트             |                  | V                |
| H.피평가자<br>체크리스트            |                  |                  |
| I.일지/저널                    |                  |                  |
| J.역할연기                     |                  |                  |
| K.구두발표                     | V                | V                |
| L.작업장평가                    |                  |                  |
| M.기타                       |                  |                  |

### 평가시 고려사항

- 수행준거에 제시되어 있는 내용을 성공적으로 수행할 수 있는지를 평가해야 한다.
- 평가자는 다음 사항을 평가해야 한다.
- 환경시험 설비 활용 능력
- 반도체의 물리적 불량 분석 기술의 이해 여부
- 반도체 전기적 불량 분석 기술의 이해 여부
- 분석 장비 활용 능력
- 통계적인 데이터 분석 능력

| 순번 | 관<br>련<br>기<br>초<br>능<br>력 |                                                                     |
|----|----------------------------|---------------------------------------------------------------------|
|    | 주<br>요<br>영<br>역           | 하<br>위<br>영<br>역                                                    |
| 1  | 의사소통능력                     | 경청<br>능력,<br>문서이해<br>능력,<br>문서작성<br>능력,<br>의사표현<br>능력               |
| 2  | 수리능력                       | 기초연산<br>능력,<br>기초통계<br>능력,<br>도표분석<br>능력,<br>도표작성<br>능력             |
| 3  | 문제해결능력                     | 문제처리<br>능력,<br>사고력                                                  |
| 4  | 자원관리능력                     | 물적자원관리<br>능력,<br>시간자원관리<br>능력,<br>예산자원관리<br>능력,<br>인적자원관<br>리<br>능력 |
| 5  | 기술능력                       | 기술선택<br>능력,<br>기술이해<br>능력,<br>기술적용<br>능력                            |

| 구                  | 분      | 내<br>용                                          |  |
|--------------------|--------|-------------------------------------------------|--|
| 직무명칭(능력단위명)        |        | 반도체개발(반도체<br>환경시험)                              |  |
|                    | 기존     | 1903060110_14v3                                 |  |
| 분류번호               | 현재     | 1903060127_23v4,1903060128_23v4,1903060129_23v4 |  |
| 개발·개선연도            | 현재     | 2023                                            |  |
|                    | 최초(1차) | 2014                                            |  |
| 버전번호               |        | v4                                              |  |
| 개발·개선기관            | 현재     | 전자<br>산업인적자원개발위원회(한국전자정보통신산업진흥회)                |  |
|                    | 최초(1차) | 한국반도체산업협회                                       |  |
| 향후<br>보완<br>연도(예정) |        | 2028                                            |  |

| 분류번호<br>:       | 1903060128_23v4                                                                                                                                                                            |
|-----------------|--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 능력단위<br>명칭<br>: | 반도체<br>수명시험                                                                                                                                                                                |
| 능력단위<br>정의<br>: | 반도체<br>수명시험이란<br>반도체<br>제품의<br>동작<br>수명을<br>보증하기<br>위하여<br>높은<br>온도와<br>전압의<br>스트레스를<br>가속<br>평가하여<br>전기적<br>특성이<br>정상인지<br>판정하<br>고<br>불량<br>발생<br>시<br>불량<br>유형과<br>원인을<br>분석하는<br>능력이다. |

| 능<br>력<br>단<br>위<br>요<br>소 | 수<br>행<br>준<br>거                                                                                                                                                              |
|----------------------------|-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
|                            | 1.1<br>수명시험의<br>목적을<br>이해하고<br>시험<br>계획을<br>수립할<br>수<br>있다.<br>1.2<br>수명시험<br>평가용<br>보드를<br>준비하고<br>전기적<br>Stress<br>조건을<br>설정하여<br>설비를<br>이용한<br>시험<br>방법을<br>갖출<br>수<br>있다. |
|                            | 1.3<br>수명시험<br>평가<br>진행조건이<br>정상인<br>지<br>판정<br>할<br>수<br>있다.                                                                                                                 |
|                            | 【지식】                                                                                                                                                                          |
|                            | 수명시험<br>국제<br>규격<br>표준<br>•                                                                                                                                                   |
| 1903060128_23v4.1          | 수명시험의<br>평가<br>목적<br>•<br>수명시험의<br>평가<br>방법<br>•                                                                                                                              |
| 수명시험<br>평가하기               | •<br>전기/전자<br>회로<br>지식                                                                                                                                                        |
|                            | 반도체<br>제품의<br>전기적<br>특성과<br>Test<br>항목<br>•                                                                                                                                   |
|                            | 【기술】                                                                                                                                                                          |
|                            | • 수명시험<br>설비<br>활용<br>기술                                                                                                                                                      |
|                            | 【태도】                                                                                                                                                                          |
|                            | 신뢰성<br>평가<br>규격<br>준수<br>•                                                                                                                                                    |
|                            | 인적<br>실수,<br>장비<br>오류<br>예방<br>•<br>2.1<br>수명시험의<br>시험<br>결과에<br>따른<br>제품의<br>보증<br>가능한<br>품질<br>수준을<br>판단할                                                                   |
|                            | 수<br>있다.                                                                                                                                                                      |
|                            | 2.2<br>수명시험<br>결과가<br>보증<br>규격을<br>만족하지<br>못하는<br>불량의<br>경우,<br>그<br>불량                                                                                                       |
|                            | 유형을<br>파악할<br>수<br>있다.                                                                                                                                                        |
|                            | 2.3<br>수명시험<br>불량의<br>원인을<br>분석할<br>수<br>있다.                                                                                                                                  |
|                            | 【지식】                                                                                                                                                                          |
|                            | •<br>수명시험<br>국제<br>규격<br>표준,<br>평가<br>목적과<br>평가<br>방법                                                                                                                         |
|                            | 반도체<br>소자<br>지식<br>•                                                                                                                                                          |
| 1903060128_23v4.2          | •<br>전기/전자<br>회로<br>지식<br>반도체<br>제품의<br>전기적<br>특성과<br>Test<br>항목                                                                                                              |
| 수명시험<br>분석하기               | •<br>【기술】                                                                                                                                                                     |
|                            | 반도체<br>물리적<br>불량<br>분석(Physical<br>FA)<br>기술<br>•                                                                                                                             |
|                            | •<br>반도체<br>전기적<br>불량<br>분석(Electrical<br>FA)<br>기술                                                                                                                           |
|                            | 분석<br>장비<br>활용<br>기술<br>•                                                                                                                                                     |
|                            | 통계적인<br>데이터<br>분석<br>기술<br>•                                                                                                                                                  |
|                            | 【태도】                                                                                                                                                                          |
|                            | 합리적으로<br>불량분석을<br>하려는<br>자세<br>•                                                                                                                                              |
|                            | •<br>기존<br>불량<br>유형을<br>파악하려는<br>의지                                                                                                                                           |
|                            | 불량<br>개선대책을<br>마련하려는<br>자세<br>•                                                                                                                                               |

#### 고려사항

-이 능력단위는 반도체 제품의 정상적인 동작 수명을 보증할 수 있는 지 검증하기 위하여, 높은 온도와 전압의 스트 레스를 가속하여 동작시키면서 제품의 전기적 특성이 규격 내 정상인 지 판정하여, 제품이 동작하는 수명에 대한 신 뢰성을 짧은 시간에 평가하여 시험 결과의 최종 합격/불합격을 판정하고, 불량 발생 시 불량 유형과 원인을 분석하는 업무에 적용한다.

-이 능력단위는 반도체 신뢰성 평가 항목 중 수명시험을 위해 제품의 동작 조건과 관련된 요소인 주변 온도와 동작전 압, 동작 모드 등의 가속 시험을 통해 요구되는 국제 규격의 품질을 검증한다.

-수명시험 평가는 국제 규격에서 정하는 가속 조건과 평가 샘플의 제작 방법과 수량 등을 철저히 적용하여 합격/불 합격을 판단한다.

-수명시험을 위한 전기적 동작은 제품별로 칩 내부 소자의 동작 Coverage가 높은 조건의 Test pattern을 이용하거 나, 소비전류가 높은 동작 Mode를 구현하여 제품의 가혹 조건을 구현할 수 있어야 한다.

-물리적 불량분석 장비에는 De-capsulation, De-layer, X-ray, SEM, Micro-Scope 등의 설비가 있고, 전기적 불량 분석 장비에는 Parameter Analyzer, DC Analyzer, Multimeter 등의 기기가 해당된다.

#### 자료 및 관련 서류

- 국제 규격 표준(JEDEC)
- 반도체 제품 패키지 사양서
- 반도체 제품 규격(Data Sheet)
- 수명시험 응용 회로도

장비 및 도구

- 신뢰성 평가 챔버 (온도)
- 수명시험용 Test pattern Generator 및 전원 공급장치
- 제품별 수명시험 보드 및 소켓
- 물리적 불량분석 장비
- 전기적 불량분석 장비

#### 재료

- 물리적 불량 분석용 Chemical 종류
- 전기적 불량 분석 부품(소켓, 수동소자)

#### 권장평가방법

• 평가자는 능력단위 반도체 수명시험의 수행준거에 제시되어 있는 내용을 평가하기 위해 이론과 실기 를 나누어 평가하거나 종합적인 결과물의 평가 등 다양한 평가 방법을 사용할 수 있다. • 평가자는 다 음 사항을 평가해야 한다.

| 권<br>장<br>평<br>가<br>방<br>법 | 평<br>가<br>유<br>형 |                  |
|----------------------------|------------------|------------------|
|                            | 과<br>정<br>평<br>가 | 결<br>과<br>평<br>가 |
| A.포트폴리오                    |                  |                  |
| B.문제해결<br>시나리오             |                  |                  |
| C.서술형시험                    | V                | V                |
| D.논술형시험                    |                  | V                |
| E.사례연구                     | V                |                  |
| F.평가자<br>질문                | V                |                  |
| G.평가자<br>체크리스트             |                  | V                |
| H.피평가자<br>체크리스트            |                  |                  |
| I.일지/저널                    |                  |                  |
| J.역할연기                     |                  |                  |
| K.구두발표                     | V                | V                |
| L.작업장평가                    |                  |                  |
| M.기타                       |                  |                  |

### 평가시 고려사항

- 수행준거에 제시되어 있는 내용을 성공적으로 수행할 수 있는지를 평가해야 한다.
- 평가자는 다음 사항을 평가해야 한다.
- 수명시험 설비 활용 능력
- 반도체의 물리적 불량 분석 기술의 이해 여부
- 반도체 전기적 불량 분석 기술의 이해 여부
- 분석 장비 활용 능력
- 통계적인 데이터 분석 능력

| 순번 | 관<br>련<br>기<br>초<br>능<br>력 |                                                                     |
|----|----------------------------|---------------------------------------------------------------------|
|    | 주<br>요<br>영<br>역           | 하<br>위<br>영<br>역                                                    |
| 1  | 의사소통능력                     | 경청<br>능력,<br>문서이해<br>능력,<br>문서작성<br>능력,<br>의사표현<br>능력               |
| 2  | 수리능력                       | 기초연산<br>능력,<br>기초통계<br>능력,<br>도표분석<br>능력,<br>도표작성<br>능력             |
| 3  | 문제해결능력                     | 문제처리<br>능력,<br>사고력                                                  |
| 4  | 자원관리능력                     | 물적자원관리<br>능력,<br>시간자원관리<br>능력,<br>예산자원관리<br>능력,<br>인적자원관<br>리<br>능력 |
| 5  | 기술능력                       | 기술선택<br>능력,<br>기술이해<br>능력,<br>기술적용<br>능력                            |

| 구<br>분             |        | 내<br>용                                          |
|--------------------|--------|-------------------------------------------------|
| 직무명칭(능력단위명)        |        | 반도체개발(반도체<br>수명시험)                              |
| 분류번호               | 기존     | 1903060110_14v3                                 |
|                    | 현재     | 1903060127_23v4,1903060128_23v4,1903060129_23v4 |
| 개발·개선연도            | 현재     | 2023                                            |
|                    | 최초(1차) | 2014                                            |
| 버전번호               |        | v4                                              |
| 개발·개선기관            | 현재     | 전자<br>산업인적자원개발위원회(한국전자정보통신산업진흥회)                |
|                    | 최초(1차) | 한국반도체산업협회                                       |
| 향후<br>보완<br>연도(예정) |        | 2028                                            |

| 분류번호<br>:       | 1903060129_23v4                                                                                                                                                                                                                |
|-----------------|--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 능력단위<br>명칭<br>: | 반도체<br>내성시험                                                                                                                                                                                                                    |
| 능력단위<br>정의<br>: | 반도체<br>내성시험이란<br>반도체<br>제품이<br>정전기나<br>과전류<br>등의<br>전기적<br>스트레<br>스에<br>대해<br>내성이<br>있는지와<br>원하지<br>않는<br>전류급증이<br>발생하지<br>않는지를<br>검증하여<br>시험<br>결과가<br>정상인지<br>판정하고<br>불량<br>발생<br>시<br>불량<br>유형과<br>원인<br>을<br>분석하는<br>능력이다. |

| 능<br>력<br>단<br>위<br>요<br>소 | 수<br>행<br>준<br>거                                                                                          |
|----------------------------|-----------------------------------------------------------------------------------------------------------|
|                            | 1.1<br>정전기(ESD),<br>래치업(Latch<br>up),<br>과전류(EOS)<br>등<br>내성시험<br>항목별                                     |
|                            | 목적을<br>이해하고<br>각각의<br>시험계획을<br>수립할<br>수<br>있다.                                                            |
|                            | 1.2<br>내성시험<br>항목별<br>보드와<br>장비를<br>이용하여<br>각각의<br>시험<br>방법을<br>갖출<br>수                                   |
|                            | 있다.                                                                                                       |
|                            | 1.3<br>내성시험<br>항목별<br>평가<br>진행조건이<br>정상인지<br>판정할<br>수<br>있다.                                              |
|                            | 【지식】                                                                                                      |
|                            | •<br>내성시험<br>국제<br>규격<br>표준                                                                               |
| 1903060129_23v4.1          | •<br>내성시험<br>항목별<br>평가<br>목적                                                                              |
| 내성시험<br>평가하기               | 내성시험<br>항목별<br>평가<br>방법<br>•                                                                              |
|                            | 전기/전자<br>회로<br>지식<br>•                                                                                    |
|                            | 반도체<br>제품의<br>전기적<br>특성과<br>테스트<br>항목<br>•                                                                |
|                            | 【기술】                                                                                                      |
|                            | • 내성시험<br>설비<br>활용<br>기술                                                                                  |
|                            | 【태도】                                                                                                      |
|                            | 신뢰성<br>평가<br>규격<br>준수<br>•                                                                                |
|                            | •<br>인적<br>실수,<br>장비<br>오류<br>예방<br>2.1<br>내성시험<br>항목별<br>시험<br>결과에<br>따른<br>제품의<br>품질<br>수준을<br>판단할<br>수 |
|                            | 있다.                                                                                                       |
|                            | 2.2<br>내성시험<br>결과가<br>보증규격을<br>만족하지<br>못하는<br>불량의<br>경우,<br>그<br>불량                                       |
|                            | 유형을<br>파악할<br>수<br>있다.                                                                                    |
|                            | 2.3<br>내성시험<br>불량의<br>원인을<br>분석할<br>수<br>있다.                                                              |
|                            | 【지식】                                                                                                      |
|                            | 내성시험<br>국제<br>규격<br>표준,<br>평가<br>목적과<br>평가<br>방법<br>•                                                     |
|                            | 반도체<br>소자<br>지식<br>•                                                                                      |
|                            | 전기/전자<br>회로<br>지식<br>•                                                                                    |
| 1903060129_23v4.2          | •<br>반도체<br>제품의<br>전기적<br>특성과<br>테스트<br>항목                                                                |
| 내성시험<br>분석하기               | 【기술】                                                                                                      |
|                            | •<br>반도체<br>물리적<br>불량<br>분석(Physical<br>FA)<br>기술                                                         |
|                            | 반도체<br>전기적<br>불량<br>분석(Electrical<br>FA)<br>기술<br>•                                                       |
|                            | •<br>분석<br>장비<br>활용<br>기술                                                                                 |
|                            | 통계적인<br>데이터<br>분석<br>기술<br>•                                                                              |
|                            | 【태도】                                                                                                      |
|                            | •<br>합리적으로<br>불량분석을<br>하려는<br>자세                                                                          |
|                            | 기존<br>불량<br>유형을<br>파악하려는<br>의지<br>•                                                                       |
|                            | •<br>불량<br>개선대책을<br>마련하려는<br>자세                                                                           |

#### 고려사항

-이 능력단위는 반도체 제품이 외부로부터 인가되는 이상 원인의 정전기(ESD)나 과전류(EOS) 등 전기적 스트레스 에 대해 보증해야 하는 규격 수준의 내성 있는 지 검증하고, 칩 내부 실리콘 다이에서 기생 소자로 인해 원치 않는 전 류가 급증하지는 않는지(래치업) 검증하여, 시험 결과의 최종 합격/불합격을 판정하고, 불량 발생 시 불량 유형과 원 인을 분석하는 업무에 적용한다.

-이 능력단위는 반도체 신뢰성 평가 항목 중 내성시험을 위해 평가 항목별로 제품의 전원 핀들과 입출력 핀들의 조건 을 달리하여 정전기, 과전류, 래치업 영향에 대한 국제 규격의 품질을 검증한다.

-내성시험 평가는 국제 규격에서 정하는 평가 수준, 평가 샘플의 제작 방법과 수량 등을 철저히 적용하여 합격/불합 격을 판단한다.

-내성시험의 규격은 제품의 제조 FAB 공정이나 응용 기기에 따라 보증 필요 수준이 달라질 수 있다.

-물리적 불량분석 장비에는 De-capsulation, De-layer, X-ray, SEM, Micro-Scope 등의 설비가 있고, 전기적 불량 분석 장비에는 Parameter Analyzer, DC Analyzer, Multimeter 등의 기기가 해당된다.

#### 자료 및 관련 서류

- 국제 규격 표준(JEDEC)
- 반도체 제품 패키지 사양서
- 반도체 제품 규격(Data Sheet)
- 내성시험 평가 의뢰서(제품별 Power/IO information sheet 포함)

장비 및 도구

- 정전기, 과전류, 래치업 평가 설비
- 제품별 평가보드 및 소켓
- 물리적 불량분석 장비
- 전기적 불량분석 장비

#### 재료

- 물리적 불량 분석용 Chemical 종류
- 전기적 불량 분석 부품(소켓, 수동소자)

#### 권장평가방법

• 평가자는 능력단위 반도체 내성시험의 수행준거에 제시되어 있는 내용을 평가하기 위해 이론과 실기 를 나누어 평가하거나 종합적인 결과물의 평가 등 다양한 평가 방법을 사용할 수 있다. • 평가자는 다 음 사항을 평가해야 한다.

| 권<br>장<br>평<br>가<br>방<br>법 | 평<br>가<br>유<br>형 |                  |  |
|----------------------------|------------------|------------------|--|
|                            | 과<br>정<br>평<br>가 | 결<br>과<br>평<br>가 |  |
| A.포트폴리오                    |                  |                  |  |
| B.문제해결<br>시나리오             |                  |                  |  |
| C.서술형시험                    | V                | V                |  |
| D.논술형시험                    |                  | V                |  |
| E.사례연구                     | V                |                  |  |
| F.평가자<br>질문                | V                |                  |  |
| G.평가자<br>체크리스트             |                  | V                |  |
| H.피평가자<br>체크리스트            |                  |                  |  |
| I.일지/저널                    |                  |                  |  |
| J.역할연기                     |                  |                  |  |
| K.구두발표                     | V                | V                |  |
| L.작업장평가                    |                  |                  |  |
| M.기타                       |                  |                  |  |

### 평가시 고려사항

- 수행준거에 제시되어 있는 내용을 성공적으로 수행할 수 있는지를 평가해야 한다.
- 평가자는 다음 사항을 평가해야 한다.
- 내성시험 설비 활용 능력
- 반도체의 물리적 불량 분석 기술의 이해 여부
- 반도체 전기적 불량 분석 기술의 이해 여부
- 분석 장비 활용 능력
- 통계적인 데이터 분석 능력

| 순번 | 관<br>련<br>기<br>초<br>능<br>력 |                                                                     |
|----|----------------------------|---------------------------------------------------------------------|
|    | 주<br>요<br>영<br>역           | 하<br>위<br>영<br>역                                                    |
| 1  | 의사소통능력                     | 경청<br>능력,<br>문서이해<br>능력,<br>문서작성<br>능력,<br>의사표현<br>능력               |
| 2  | 수리능력                       | 기초연산<br>능력,<br>기초통계<br>능력,<br>도표분석<br>능력,<br>도표작성<br>능력             |
| 3  | 문제해결능력                     | 문제처리<br>능력,<br>사고력                                                  |
| 4  | 자원관리능력                     | 물적자원관리<br>능력,<br>시간자원관리<br>능력,<br>예산자원관리<br>능력,<br>인적자원관<br>리<br>능력 |
| 5  | 기술능력                       | 기술선택<br>능력,<br>기술이해<br>능력,<br>기술적용<br>능력                            |

| 구<br>분             |        | 내<br>용                                          |
|--------------------|--------|-------------------------------------------------|
| 직무명칭(능력단위명)        |        | 반도체개발(반도체<br>내성시험)                              |
| 분류번호               | 기존     | 1903060110_14v3                                 |
|                    | 현재     | 1903060127_23v4,1903060128_23v4,1903060129_23v4 |
| 개발·개선연도            | 현재     | 2023                                            |
|                    | 최초(1차) | 2014                                            |
| 버전번호               |        | v4                                              |
| 개발·개선기관            | 현재     | 전자<br>산업인적자원개발위원회(한국전자정보통신산업진흥회)                |
|                    | 최초(1차) | 한국반도체산업협회                                       |
| 향후<br>보완<br>연도(예정) |        | 2028                                            |