/* Generated by Yosys 0.11+20 (git sha1 UNKNOWN, gcc 9.4.0-1ubuntu1~20.04.1 -fPIC -Os) */

(* cells_not_processed =  1  *)
module newtag(\busB<31> , \busA<31> , \busA<30> , \busB<30> , \busB<29> , \busA<29> , \busB<28> , \busA<28> , ptagcompare);
  wire _00_;
  wire _01_;
  wire _02_;
  wire _03_;
  wire _04_;
  wire _05_;
  wire _06_;
  wire _07_;
  input \busA<28> ;
  input \busA<29> ;
  input \busA<30> ;
  input \busA<31> ;
  input \busB<28> ;
  input \busB<29> ;
  input \busB<30> ;
  input \busB<31> ;
  output ptagcompare;
  INVX1 _08_ (
    .A(\busA<30> ),
    .Y(_00_)
  );
  INVX1 _09_ (
    .A(\busB<31> ),
    .Y(_01_)
  );
  NAND3X1 _10_ (
    .A(_00_),
    .B(\busA<31> ),
    .C(_01_),
    .Y(_02_)
  );
  NAND2X1 _11_ (
    .A(\busA<29> ),
    .B(\busB<29> ),
    .Y(_03_)
  );
  OR2X2 _12_ (
    .A(\busA<29> ),
    .B(\busB<29> ),
    .Y(_04_)
  );
  NAND3X1 _13_ (
    .A(_04_),
    .B(\busB<28> ),
    .C(\busA<28> ),
    .Y(_05_)
  );
  AND2X2 _14_ (
    .A(_05_),
    .B(\busB<30> ),
    .Y(_06_)
  );
  AND2X2 _15_ (
    .A(_06_),
    .B(_03_),
    .Y(_07_)
  );
  OR2X2 _16_ (
    .A(_02_),
    .B(_07_),
    .Y(ptagcompare)
  );
endmodule
