# NPU (Neural Processing Unit) - ImplementaÃ§Ã£o Verilog

Este projeto contÃ©m a implementaÃ§Ã£o completa em Verilog de uma NPU (Neural Processing Unit) baseada na arquitetura NPU V7.1, incluindo todos os mÃ³dulos necessÃ¡rios para processamento de redes neurais.

## ğŸ“ Estrutura do Projeto

```
presenca_semana/
â”œâ”€â”€ README.md                           # Este arquivo
â”œâ”€â”€ compile_script.bat                  # Script de compilaÃ§Ã£o bÃ¡sica
â”œâ”€â”€ compile_npu_complete.bat           # Script de compilaÃ§Ã£o completa
â”œâ”€â”€ compile_simple.bat                 # Script de compilaÃ§Ã£o simplificada
â”œâ”€â”€ testbench_npu_complete.v           # Testbench principal
â”œâ”€â”€ trabalho/
â”‚   â””â”€â”€ npu_verilog/
â”‚       â”œâ”€â”€ rtl/                       # MÃ³dulos RTL (Register Transfer Level)
â”‚       â”‚   â”œâ”€â”€ npu_top.v             # MÃ³dulo principal da NPU
â”‚       â”‚   â”œâ”€â”€ fsm_top.v             # MÃ¡quina de estados principal
â”‚       â”‚   â”œâ”€â”€ mac_module.v          # MÃ³dulo MAC (Multiplicador-Acumulador)
â”‚       â”‚   â”œâ”€â”€ relu_module.v         # MÃ³dulo ReLU (Rectified Linear Unit)
â”‚       â”‚   â”œâ”€â”€ auto_comparator.v     # Comparador automÃ¡tico
â”‚       â”‚   â”œâ”€â”€ input_buffer.v        # Buffer de entrada
â”‚       â”‚   â”œâ”€â”€ fifo.v                # FIFO de saÃ­da
â”‚       â”‚   â”œâ”€â”€ piso_out.v            # Conversor Parallel-In Serial-Out
â”‚       â”‚   â”œâ”€â”€ piso_deb.v            # PISO para debug
â”‚       â”‚   â””â”€â”€ mux.v                 # Multiplexador
â”‚       â”œâ”€â”€ tb/                       # Testbenches
â”‚       â”‚   â”œâ”€â”€ tb_npu_top.v          # Testbench do mÃ³dulo principal
â”‚       â”‚   â”œâ”€â”€ tb_mac_module.v       # Testbench do MAC
â”‚       â”‚   â”œâ”€â”€ tb_input_buffer.v     # Testbench do buffer de entrada
â”‚       â”‚   â”œâ”€â”€ tb_piso_out.v         # Testbench do PISO
â”‚       â”‚   â”œâ”€â”€ tb_piso_deb.v         # Testbench do PISO debug
â”‚       â”‚   â”œâ”€â”€ tb_mux.v              # Testbench do multiplexador
â”‚       â”‚   â”œâ”€â”€ fifo_tb.v             # Testbench da FIFO
â”‚       â”‚   â””â”€â”€ test_relu_autocomp.v  # Testbench ReLU e Comparador
â”‚       â””â”€â”€ docs/
â”‚           â”œâ”€â”€ NPU_V7.1_Datasheet.pdf # DocumentaÃ§Ã£o da NPU
â”‚           â””â”€â”€ relatorio_de_desenvolvimento.docx
â””â”€â”€ work/                              # Arquivos de trabalho do ModelSim
```

## ğŸ¯ Funcionalidades Implementadas

### MÃ³dulos Principais

| MÃ³dulo | FunÃ§Ã£o | CaracterÃ­sticas |
|--------|--------|-----------------|
| **npu_top.v** | MÃ³dulo principal | Integra todos os componentes da NPU |
| **fsm_top.v** | Controlador FSM | MÃ¡quina de estados para controle da operaÃ§Ã£o |
| **mac_module.v** | MAC | Multiplicador-Acumulador com saturaÃ§Ã£o |
| **relu_module.v** | ReLU | FunÃ§Ã£o de ativaÃ§Ã£o com bypass opcional |
| **auto_comparator.v** | Comparador | ComparaÃ§Ã£o automÃ¡tica de valores |
| **input_buffer.v** | Buffer de entrada | Armazenamento temporÃ¡rio de dados |
| **fifo.v** | FIFO | Fila de saÃ­da com flags FULL/EMPTY |
| **piso_out.v** | PISO | ConversÃ£o de dados paralelos para seriais |
| **mux.v** | Multiplexador | SeleÃ§Ã£o de saÃ­das |

### CaracterÃ­sticas TÃ©cnicas

- **Largura de dados**: 8 bits (entrada) / 16 bits (processamento interno)
- **Clock**: SÃ­ncrono (borda de subida)
- **Reset**: Global assÃ­ncrono
- **SaturaÃ§Ã£o**: Implementada no MAC para evitar overflow
- **Bypass**: Suportado no mÃ³dulo ReLU
- **Estados FSM**: IDLE, LOAD_INPUT, COMPUTE, RELU_STAGE, WRITE_FIFO, OUTPUT_SHIFT, DEBUG_MODE, FINISH

## ğŸš€ Como Usar

### Requisitos
- **ModelSim** (ou outro simulador Verilog compatÃ­vel)
- **Windows** (para os scripts .bat)

### CompilaÃ§Ã£o e SimulaÃ§Ã£o

#### OpÃ§Ã£o 1: CompilaÃ§Ã£o Completa (Recomendada)
```bash
# Execute o script de compilaÃ§Ã£o completa
compile_npu_complete.bat
```

#### OpÃ§Ã£o 2: CompilaÃ§Ã£o BÃ¡sica
```bash
# Execute o script de compilaÃ§Ã£o bÃ¡sica
compile_script.bat
```

#### OpÃ§Ã£o 3: CompilaÃ§Ã£o Manual
```bash
# Criar biblioteca de trabalho
vlib work

# Compilar mÃ³dulos na ordem correta
vlog trabalho/npu_verilog/rtl/input_buffer.v
vlog trabalho/npu_verilog/rtl/mac_module.v
vlog trabalho/npu_verilog/rtl/relu_module.v
vlog trabalho/npu_verilog/rtl/auto_comparator.v
vlog trabalho/npu_verilog/rtl/fifo.v
vlog trabalho/npu_verilog/rtl/piso_out.v
vlog trabalho/npu_verilog/rtl/piso_deb.v
vlog trabalho/npu_verilog/rtl/mux.v
vlog trabalho/npu_verilog/rtl/fsm_top.v
vlog trabalho/npu_verilog/rtl/npu_top.v

# Compilar testbench
vlog testbench_npu_complete.v

# Executar simulaÃ§Ã£o
vsim -c -do "run -all; quit" testbench_npu_complete
```

## ğŸ§ª Testbenches DisponÃ­veis

- **testbench_npu_complete.v**: Testbench principal do sistema completo
- **tb_npu_top.v**: Testbench do mÃ³dulo principal
- **tb_mac_module.v**: Testbench do mÃ³dulo MAC
- **tb_input_buffer.v**: Testbench do buffer de entrada
- **tb_piso_out.v**: Testbench do conversor PISO
- **fifo_tb.v**: Testbench da FIFO
- **test_relu_autocomp.v**: Testbench dos mÃ³dulos ReLU e Comparador

## ğŸ“Š Sinais de Interface

### Entradas Principais
- `CLKEXT`: Clock principal
- `RST_GLO`: Reset global (ativo alto)
- `START`: Sinal de inÃ­cio (1 ciclo)
- `SSFR[15:0]`: Registrador de status/controle
- `CON_SIG[15:0]`: Sinais de controle
- `DA[7:0], DB[7:0], DC[7:0], DD[7:0]`: Dados de entrada (4 vias)
- `BIAS_IN[7:0]`: Entrada de bias

### SaÃ­das Principais
- `D_OUT[7:0]`: SaÃ­da final multiplexada
- `FIFO_FULL`: Flag FIFO cheia
- `FIFO_EMPTY`: Flag FIFO vazia
- `BUSY`: Indicador de operaÃ§Ã£o em andamento
- `DONE`: Indicador de operaÃ§Ã£o concluÃ­da
- `STATE_DEBUG[3:0]`: Estado atual da FSM (debug)

## ğŸ”§ ConfiguraÃ§Ã£o e Controle

O sistema Ã© controlado atravÃ©s dos registradores `SSFR` e `CON_SIG`:
- **SSFR**: ConfiguraÃ§Ãµes de status e controle
- **CON_SIG**: Sinais de controle especÃ­ficos para cada mÃ³dulo

## ğŸ“ˆ Fluxo de OperaÃ§Ã£o

1. **IDLE**: Aguarda sinal START
2. **LOAD_INPUT**: Carrega dados no buffer de entrada
3. **COMPUTE**: Executa operaÃ§Ãµes MAC
4. **RELU_STAGE**: Aplica funÃ§Ã£o ReLU e habilita comparador
5. **WRITE_FIFO**: Escreve resultado na FIFO
6. **OUTPUT_SHIFT**: SaÃ­da de dados atravÃ©s do PISO
7. **DEBUG_MODE**: Modo de debug opcional
8. **FINISH**: OperaÃ§Ã£o concluÃ­da, retorna ao IDLE

## ğŸ“š DocumentaÃ§Ã£o

- **NPU_V7.1_Datasheet.pdf**: DocumentaÃ§Ã£o oficial da arquitetura NPU V7.1
- **relatorio_de_desenvolvimento.docx**: RelatÃ³rio de desenvolvimento do projeto

## ğŸ¤ ContribuiÃ§Ãµes

Este projeto foi desenvolvido como parte de um trabalho acadÃªmico. ContribuiÃ§Ãµes e melhorias sÃ£o bem-vindas!

## ğŸ“„ LicenÃ§a

Este projeto Ã© distribuÃ­do sob licenÃ§a acadÃªmica para fins educacionais.
