

================================================================
== Vitis HLS Report for 'fast_accel'
================================================================
* Date:           Mon Aug  8 18:35:05 2022

* Version:        2020.2 (Build 3064766 on Wed Nov 18 09:12:45 MST 2020)
* Project:        fast_hls
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  7.300 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |        ?|        ?|         ?|         ?|    ?|    ?|     none|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-----------------------------------+---------+---------+----------+-----------+-----------+------+----------+
        |                                   |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        |             Loop Name             |   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +-----------------------------------+---------+---------+----------+-----------+-----------+------+----------+
        |- VITIS_LOOP_14_1_VITIS_LOOP_16_2  |        ?|        ?|        52|         20|         20|     ?|       yes|
        +-----------------------------------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+-------+-----+
|       Name      | BRAM_18K| DSP |   FF   |  LUT  | URAM|
+-----------------+---------+-----+--------+-------+-----+
|DSP              |        -|    -|       -|      -|    -|
|Expression       |        -|    -|       0|   6107|    -|
|FIFO             |        -|    -|       -|      -|    -|
|Instance         |        2|    0|    2655|   1662|    -|
|Memory           |        -|    -|       -|      -|    -|
|Multiplexer      |        -|    -|       -|    372|    -|
|Register         |        -|    -|    4607|      -|    -|
+-----------------+---------+-----+--------+-------+-----+
|Total            |        2|    0|    7262|   8141|    0|
+-----------------+---------+-----+--------+-------+-----+
|Available        |      280|  220|  106400|  53200|    0|
+-----------------+---------+-----+--------+-------+-----+
|Utilization (%)  |       ~0|    0|       6|     15|    0|
+-----------------+---------+-----+--------+-------+-----+

+ Detail: 
    * Instance: 
    +-------------------------+----------------------+---------+----+-----+-----+-----+
    |         Instance        |        Module        | BRAM_18K| DSP|  FF | LUT | URAM|
    +-------------------------+----------------------+---------+----+-----+-----+-----+
    |CTRL_s_axi_U             |CTRL_s_axi            |        0|   0|  150|  232|    0|
    |control_s_axi_U          |control_s_axi         |        0|   0|  170|  296|    0|
    |gmem_m_axi_U             |gmem_m_axi            |        2|   0|  512|  580|    0|
    |mul_32ns_32ns_64_2_1_U1  |mul_32ns_32ns_64_2_1  |        0|   0|  165|   50|    0|
    |mul_32ns_32s_62_2_1_U2   |mul_32ns_32s_62_2_1   |        0|   0|  165|   50|    0|
    |mul_32ns_32s_62_2_1_U3   |mul_32ns_32s_62_2_1   |        0|   0|  165|   50|    0|
    |mul_32ns_32s_62_2_1_U4   |mul_32ns_32s_62_2_1   |        0|   0|  165|   50|    0|
    |mul_32ns_32s_62_2_1_U5   |mul_32ns_32s_62_2_1   |        0|   0|  165|   50|    0|
    |mul_32ns_32s_62_2_1_U6   |mul_32ns_32s_62_2_1   |        0|   0|  165|   50|    0|
    |mul_32ns_32s_62_2_1_U7   |mul_32ns_32s_62_2_1   |        0|   0|  165|   50|    0|
    |mul_32ns_32s_62_2_1_U8   |mul_32ns_32s_62_2_1   |        0|   0|  165|   50|    0|
    |mul_32ns_32s_62_2_1_U9   |mul_32ns_32s_62_2_1   |        0|   0|  165|   50|    0|
    |mul_33ns_32s_62_2_1_U10  |mul_33ns_32s_62_2_1   |        0|   0|  169|   52|    0|
    |mul_33ns_32s_62_2_1_U11  |mul_33ns_32s_62_2_1   |        0|   0|  169|   52|    0|
    +-------------------------+----------------------+---------+----+-----+-----+-----+
    |Total                    |                      |        2|   0| 2655| 1662|    0|
    +-------------------------+----------------------+---------+----+-----+-----+-----+

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +-------------------------------------+----------+----+---+----+------------+------------+
    |            Variable Name            | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-------------------------------------+----------+----+---+----+------------+------------+
    |add_ln14_10_fu_766_p2                |         +|   0|  0|  69|          62|          62|
    |add_ln14_11_fu_814_p2                |         +|   0|  0|  71|          64|          64|
    |add_ln14_12_fu_840_p2                |         +|   0|  0|  71|          64|          64|
    |add_ln14_13_fu_771_p2                |         +|   0|  0|   4|          62|           3|
    |add_ln14_14_fu_776_p2                |         +|   0|  0|   4|          62|          62|
    |add_ln14_15_fu_866_p2                |         +|   0|  0|  71|          64|          64|
    |add_ln14_16_fu_781_p2                |         +|   0|  0|  69|          62|          62|
    |add_ln14_17_fu_892_p2                |         +|   0|  0|  71|          64|          64|
    |add_ln14_18_fu_712_p2                |         +|   0|  0|  39|          32|          32|
    |add_ln14_19_fu_918_p2                |         +|   0|  0|  71|          64|          64|
    |add_ln14_1_fu_488_p2                 |         +|   0|  0|  39|          32|           3|
    |add_ln14_20_fu_690_p2                |         +|   0|  0|  39|          32|           1|
    |add_ln14_2_fu_510_p2                 |         +|   0|  0|  39|          32|           4|
    |add_ln14_3_fu_540_p2                 |         +|   0|  0|  39|          32|           4|
    |add_ln14_4_fu_1054_p2                |         +|   0|  0|  71|          64|           1|
    |add_ln14_5_fu_733_p2                 |         +|   0|  0|  39|          32|          32|
    |add_ln14_6_fu_1077_p2                |         +|   0|  0|  40|          33|           2|
    |add_ln14_7_fu_801_p2                 |         +|   0|  0|  39|          32|          32|
    |add_ln14_8_fu_1071_p2                |         +|   0|  0|  40|          33|           2|
    |add_ln14_9_fu_761_p2                 |         +|   0|  0|  69|          62|           2|
    |add_ln14_fu_482_p2                   |         +|   0|  0|  39|          32|           3|
    |add_ln16_1_fu_1127_p2                |         +|   0|  0|  39|          32|           1|
    |add_ln16_fu_1122_p2                  |         +|   0|  0|  39|          32|           1|
    |add_ln23_fu_1680_p2                  |         +|   0|  0|  71|          64|          64|
    |add_ln27_10_fu_2110_p2               |         +|   0|  0|   4|           3|           3|
    |add_ln27_1_fu_1792_p2                |         +|   0|  0|  11|           3|           3|
    |add_ln27_2_fu_1881_p2                |         +|   0|  0|   4|           2|           2|
    |add_ln27_3_fu_1887_p2                |         +|   0|  0|   4|           2|           2|
    |add_ln27_4_fu_1897_p2                |         +|   0|  0|  13|           4|           4|
    |add_ln27_5_fu_1978_p2                |         +|   0|  0|   4|           2|           2|
    |add_ln27_6_fu_1984_p2                |         +|   0|  0|   4|           2|           2|
    |add_ln27_7_fu_2026_p2                |         +|   0|  0|  10|           2|           2|
    |add_ln27_8_fu_2086_p2                |         +|   0|  0|  10|           2|           2|
    |add_ln27_9_fu_2104_p2                |         +|   0|  0|   4|           3|           3|
    |add_ln27_fu_1759_p2                  |         +|   0|  0|  10|           2|           2|
    |add_ln39_1_fu_940_p2                 |         +|   0|  0|  70|          63|          63|
    |add_ln39_fu_1116_p2                  |         +|   0|  0|  69|          62|          62|
    |add_ln40_fu_956_p2                   |         +|   0|  0|  70|          63|          63|
    |add_ln41_fu_972_p2                   |         +|   0|  0|  70|          63|          63|
    |add_ln42_fu_988_p2                   |         +|   0|  0|  70|          63|          63|
    |add_ln43_1_fu_1208_p2                |         +|   0|  0|  10|           2|           2|
    |add_ln43_2_fu_1250_p2                |         +|   0|  0|  10|           2|           2|
    |add_ln43_fu_1004_p2                  |         +|   0|  0|  70|          63|          63|
    |add_ln52_1_fu_1286_p2                |         +|   0|  0|  71|          64|          64|
    |add_ln52_2_fu_1256_p2                |         +|   0|  0|  69|          62|          62|
    |add_ln52_fu_630_p2                   |         +|   0|  0|  71|          64|           3|
    |add_ln53_1_fu_1311_p2                |         +|   0|  0|  69|          62|          62|
    |add_ln53_2_fu_1323_p2                |         +|   0|  0|  71|          64|          64|
    |add_ln53_fu_635_p2                   |         +|   0|  0|  71|          64|           4|
    |add_ln54_1_fu_1360_p2                |         +|   0|  0|  71|          64|          64|
    |add_ln54_fu_1348_p2                  |         +|   0|  0|  69|          62|          62|
    |add_ln55_1_fu_1397_p2                |         +|   0|  0|  71|          64|          64|
    |add_ln55_fu_1385_p2                  |         +|   0|  0|  69|          62|          62|
    |add_ln56_1_fu_1434_p2                |         +|   0|  0|  71|          64|          64|
    |add_ln56_fu_1422_p2                  |         +|   0|  0|  69|          62|          62|
    |add_ln57_1_fu_1132_p2                |         +|   0|  0|  69|          62|          62|
    |add_ln57_fu_1466_p2                  |         +|   0|  0|  71|          64|          64|
    |add_ln58_1_fu_1491_p2                |         +|   0|  0|  71|          64|          64|
    |add_ln58_fu_640_p2                   |         +|   0|  0|  71|          64|           4|
    |add_ln59_1_fu_1516_p2                |         +|   0|  0|  71|          64|          64|
    |add_ln59_fu_645_p2                   |         +|   0|  0|  71|          64|           5|
    |add_ln60_1_fu_1541_p2                |         +|   0|  0|  71|          64|          64|
    |add_ln60_fu_650_p2                   |         +|   0|  0|  71|          64|           5|
    |add_ln61_fu_1566_p2                  |         +|   0|  0|  71|          64|          64|
    |add_ln62_fu_1591_p2                  |         +|   0|  0|  71|          64|          64|
    |add_ln63_fu_1616_p2                  |         +|   0|  0|  71|          64|          64|
    |count_1_fu_2120_p2                   |         +|   0|  0|  13|           5|           5|
    |count_pre_2_fu_1266_p2               |         +|   0|  0|  11|           3|           3|
    |empty_21_fu_747_p2                   |         +|   0|  0|  39|          32|           2|
    |empty_24_fu_1648_p2                  |         +|   0|  0|  71|          64|          64|
    |empty_fu_625_p2                      |         +|   0|  0|  71|          64|           4|
    |indvars_iv_next77_fu_1020_p2         |         +|   0|  0|  39|          32|           1|
    |indvars_iv_next77_mid1_fu_1034_p2    |         +|   0|  0|  39|          32|           2|
    |sub_ln14_1_fu_615_p2                 |         -|   0|  0|  43|          36|          36|
    |sub_ln14_fu_583_p2                   |         -|   0|  0|  42|          35|          35|
    |sub_ln70_10_fu_1731_p2               |         -|   0|  0|  39|          32|          32|
    |sub_ln70_11_fu_1740_p2               |         -|   0|  0|  39|          32|          32|
    |sub_ln70_12_fu_1765_p2               |         -|   0|  0|  39|          32|          32|
    |sub_ln70_13_fu_1774_p2               |         -|   0|  0|  39|          32|          32|
    |sub_ln70_14_fu_1797_p2               |         -|   0|  0|  39|          32|          32|
    |sub_ln70_15_fu_1806_p2               |         -|   0|  0|  39|          32|          32|
    |sub_ln70_16_fu_1821_p2               |         -|   0|  0|  39|          32|          32|
    |sub_ln70_17_fu_1830_p2               |         -|   0|  0|  39|          32|          32|
    |sub_ln70_18_fu_1854_p2               |         -|   0|  0|  39|          32|          32|
    |sub_ln70_19_fu_1863_p2               |         -|   0|  0|  39|          32|          32|
    |sub_ln70_1_fu_1145_p2                |         -|   0|  0|  39|          32|          32|
    |sub_ln70_20_fu_1903_p2               |         -|   0|  0|  39|          32|          32|
    |sub_ln70_21_fu_1912_p2               |         -|   0|  0|  39|          32|          32|
    |sub_ln70_22_fu_1927_p2               |         -|   0|  0|  39|          32|          32|
    |sub_ln70_23_fu_1936_p2               |         -|   0|  0|  39|          32|          32|
    |sub_ln70_24_fu_1960_p2               |         -|   0|  0|  39|          32|          32|
    |sub_ln70_25_fu_1969_p2               |         -|   0|  0|  39|          32|          32|
    |sub_ln70_26_fu_1998_p2               |         -|   0|  0|  39|          32|          32|
    |sub_ln70_27_fu_2007_p2               |         -|   0|  0|  39|          32|          32|
    |sub_ln70_28_fu_2032_p2               |         -|   0|  0|  39|          32|          32|
    |sub_ln70_29_fu_2041_p2               |         -|   0|  0|  39|          32|          32|
    |sub_ln70_2_fu_1154_p2                |         -|   0|  0|  39|          32|          32|
    |sub_ln70_30_fu_2058_p2               |         -|   0|  0|  39|          32|          32|
    |sub_ln70_31_fu_2067_p2               |         -|   0|  0|  39|          32|          32|
    |sub_ln70_3_fu_1163_p2                |         -|   0|  0|  39|          32|          32|
    |sub_ln70_4_fu_1180_p2                |         -|   0|  0|  39|          32|          32|
    |sub_ln70_5_fu_1189_p2                |         -|   0|  0|  39|          32|          32|
    |sub_ln70_6_fu_1222_p2                |         -|   0|  0|  39|          32|          32|
    |sub_ln70_7_fu_1231_p2                |         -|   0|  0|  39|          32|          32|
    |sub_ln70_8_fu_1705_p2                |         -|   0|  0|  39|          32|          32|
    |sub_ln70_9_fu_1714_p2                |         -|   0|  0|  39|          32|          32|
    |sub_ln70_fu_1136_p2                  |         -|   0|  0|  39|          32|          32|
    |ap_block_pp0_stage0_01001            |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage16_11001           |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage17_11001           |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage3_11001            |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage4_11001            |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage5_01001            |       and|   0|  0|   2|           1|           1|
    |ap_block_state10_io                  |       and|   0|  0|   2|           1|           1|
    |ap_block_state16_pp0_stage12_iter0   |       and|   0|  0|   2|           1|           1|
    |ap_block_state25_io                  |       and|   0|  0|   2|           1|           1|
    |ap_block_state29_pp0_stage5_iter1    |       and|   0|  0|   2|           1|           1|
    |ap_block_state30_pp0_stage6_iter1    |       and|   0|  0|   2|           1|           1|
    |ap_block_state43_pp0_stage19_iter1   |       and|   0|  0|   2|           1|           1|
    |ap_block_state49_io                  |       and|   0|  0|   2|           1|           1|
    |ap_block_state50_io                  |       and|   0|  0|   2|           1|           1|
    |ap_block_state54_pp0_stage10_iter2   |       and|   0|  0|   2|           1|           1|
    |ap_block_state55_pp0_stage11_iter2   |       and|   0|  0|   2|           1|           1|
    |ap_condition_1264                    |       and|   0|  0|   2|           1|           1|
    |ap_predicate_op364_readreq_state23   |       and|   0|  0|   2|           1|           1|
    |ap_predicate_op366_writereq_state23  |       and|   0|  0|   2|           1|           1|
    |ap_predicate_op563_write_state49     |       and|   0|  0|   2|           1|           1|
    |ap_predicate_op565_write_state50     |       and|   0|  0|   2|           1|           1|
    |icmp169_fu_534_p2                    |      icmp|   0|  0|  17|          30|           1|
    |icmp_fu_504_p2                       |      icmp|   0|  0|  17|          30|           1|
    |icmp_ln14_fu_664_p2                  |      icmp|   0|  0|  29|          64|          64|
    |icmp_ln16_fu_669_p2                  |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln21_fu_1272_p2                 |      icmp|   0|  0|   8|           3|           2|
    |icmp_ln28_fu_2126_p2                 |      icmp|   0|  0|   9|           5|           4|
    |icmp_ln70_10_fu_1735_p2              |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln70_11_fu_1744_p2              |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln70_12_fu_1769_p2              |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln70_13_fu_1778_p2              |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln70_14_fu_1801_p2              |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln70_15_fu_1810_p2              |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln70_16_fu_1825_p2              |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln70_17_fu_1834_p2              |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln70_18_fu_1858_p2              |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln70_19_fu_1867_p2              |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln70_1_fu_1149_p2               |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln70_20_fu_1907_p2              |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln70_21_fu_1916_p2              |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln70_22_fu_1931_p2              |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln70_23_fu_1940_p2              |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln70_24_fu_1964_p2              |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln70_25_fu_1973_p2              |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln70_26_fu_2002_p2              |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln70_27_fu_2011_p2              |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln70_28_fu_2036_p2              |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln70_29_fu_2045_p2              |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln70_2_fu_1158_p2               |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln70_30_fu_2062_p2              |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln70_31_fu_2071_p2              |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln70_3_fu_1167_p2               |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln70_4_fu_1184_p2               |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln70_5_fu_1193_p2               |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln70_6_fu_1226_p2               |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln70_7_fu_1235_p2               |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln70_8_fu_1709_p2               |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln70_9_fu_1718_p2               |      icmp|   0|  0|  18|          32|          32|
    |icmp_ln70_fu_1140_p2                 |      icmp|   0|  0|  18|          32|          32|
    |ap_block_pp0_stage0_11001            |        or|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage10_11001           |        or|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage11_11001           |        or|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage12_11001           |        or|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage13_11001           |        or|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage14_11001           |        or|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage15_11001           |        or|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage19_11001           |        or|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage1_11001            |        or|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage2_11001            |        or|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage5_11001            |        or|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage6_11001            |        or|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage7_11001            |        or|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage8_11001            |        or|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage9_11001            |        or|   0|  0|   2|           1|           1|
    |ap_block_state23_io                  |        or|   0|  0|   2|           1|           1|
    |ap_block_state24_io                  |        or|   0|  0|   2|           1|           1|
    |count_for_fu_1723_p2                 |        or|   0|  0|   2|           1|           1|
    |count_pre_fu_1172_p2                 |        or|   0|  0|   2|           1|           1|
    |or_ln70_10_fu_1945_p2                |        or|   0|  0|   2|           1|           1|
    |or_ln70_11_fu_1990_p2                |        or|   0|  0|   2|           1|           1|
    |or_ln70_12_fu_2016_p2                |        or|   0|  0|   2|           1|           1|
    |or_ln70_13_fu_2050_p2                |        or|   0|  0|   2|           1|           1|
    |or_ln70_14_fu_2076_p2                |        or|   0|  0|   2|           1|           1|
    |or_ln70_1_fu_1198_p2                 |        or|   0|  0|   2|           1|           1|
    |or_ln70_2_fu_1240_p2                 |        or|   0|  0|   2|           1|           1|
    |or_ln70_4_fu_1749_p2                 |        or|   0|  0|   2|           1|           1|
    |or_ln70_5_fu_1783_p2                 |        or|   0|  0|   2|           1|           1|
    |or_ln70_6_fu_1815_p2                 |        or|   0|  0|   2|           1|           1|
    |or_ln70_7_fu_1839_p2                 |        or|   0|  0|   2|           1|           1|
    |or_ln70_8_fu_1872_p2                 |        or|   0|  0|   2|           1|           1|
    |or_ln70_9_fu_1921_p2                 |        or|   0|  0|   2|           1|           1|
    |or_ln70_fu_1214_p2                   |        or|   0|  0|   2|           1|           1|
    |select_ln14_10_fu_696_p3             |    select|   0|  0|  32|           1|          32|
    |select_ln14_11_fu_704_p3             |    select|   0|  0|   3|           1|           2|
    |select_ln14_1_fu_546_p3              |    select|   0|  0|  32|           1|          32|
    |select_ln14_2_fu_674_p3              |    select|   0|  0|  32|           1|          32|
    |select_ln14_3_fu_682_p3              |    select|   0|  0|  32|           1|          32|
    |select_ln14_4_fu_1090_p3             |    select|   0|  0|  62|           1|          62|
    |select_ln14_5_fu_726_p3              |    select|   0|  0|   3|           1|           3|
    |select_ln14_6_fu_1048_p3             |    select|   0|  0|  32|           1|          32|
    |select_ln14_7_fu_794_p3              |    select|   0|  0|   3|           1|           3|
    |select_ln14_8_fu_1103_p3             |    select|   0|  0|  62|           1|          62|
    |select_ln14_9_fu_1108_p3             |    select|   0|  0|  62|           1|          62|
    |select_ln14_fu_516_p3                |    select|   0|  0|  32|           1|          32|
    |ap_enable_pp0                        |       xor|   0|  0|   2|           1|           2|
    +-------------------------------------+----------+----+---+----+------------+------------+
    |Total                                |          |   0|  0|6107|        5594|        5008|
    +-------------------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +-----------------------------------------+-----+-----------+-----+-----------+
    |                   Name                  | LUT | Input Size| Bits| Total Bits|
    +-----------------------------------------+-----+-----------+-----+-----------+
    |ap_NS_fsm                                |  113|         25|    1|         25|
    |ap_enable_reg_pp0_iter2                  |    9|          2|    1|          2|
    |ap_phi_mux_indvar93_phi_fu_464_p4        |    9|          2|   32|         64|
    |ap_phi_mux_indvar_flatten_phi_fu_429_p4  |    9|          2|   64|        128|
    |ap_phi_mux_indvar_phi_fu_441_p4          |    9|          2|   32|         64|
    |ap_phi_mux_x_phi_fu_475_p4               |    9|          2|   32|         64|
    |ap_phi_mux_y_phi_fu_452_p4               |    9|          2|   32|         64|
    |gmem_ARADDR                              |   87|         18|   64|       1152|
    |gmem_AWADDR                              |   14|          3|   64|        192|
    |gmem_WDATA                               |   14|          3|   32|         96|
    |gmem_blk_n_AR                            |    9|          2|    1|          2|
    |gmem_blk_n_AW                            |    9|          2|    1|          2|
    |gmem_blk_n_B                             |    9|          2|    1|          2|
    |gmem_blk_n_R                             |    9|          2|    1|          2|
    |gmem_blk_n_W                             |    9|          2|    1|          2|
    |indvar93_reg_460                         |    9|          2|   32|         64|
    |indvar_flatten_reg_425                   |    9|          2|   64|        128|
    |indvar_reg_437                           |    9|          2|   32|         64|
    |x_reg_471                                |    9|          2|   32|         64|
    |y_reg_448                                |    9|          2|   32|         64|
    +-----------------------------------------+-----+-----------+-----+-----------+
    |Total                                    |  372|         81|  551|       2245|
    +-----------------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +----------------------------------+----+----+-----+-----------+
    |               Name               | FF | LUT| Bits| Const Bits|
    +----------------------------------+----+----+-----+-----------+
    |add_ln14_10_reg_2369              |  62|   0|   62|          0|
    |add_ln14_14_reg_2374              |  62|   0|   62|          0|
    |add_ln14_16_reg_2379              |  62|   0|   62|          0|
    |add_ln14_18_reg_2326              |  32|   0|   32|          0|
    |add_ln14_4_reg_2471               |  64|   0|   64|          0|
    |add_ln14_5_reg_2342               |  32|   0|   32|          0|
    |add_ln14_6_reg_2497               |  33|   0|   33|          0|
    |add_ln14_7_reg_2399               |  32|   0|   32|          0|
    |add_ln14_8_reg_2492               |  33|   0|   33|          0|
    |add_ln14_reg_2197                 |  32|   0|   32|          0|
    |add_ln16_1_reg_2553               |  32|   0|   32|          0|
    |add_ln16_reg_2548                 |  32|   0|   32|          0|
    |add_ln27_1_reg_2796               |   3|   0|    3|          0|
    |add_ln27_4_reg_2828               |   4|   0|    4|          0|
    |add_ln27_6_reg_2877               |   2|   0|    2|          0|
    |add_ln27_7_reg_2888               |   2|   0|    2|          0|
    |add_ln27_8_reg_2909               |   2|   0|    2|          0|
    |add_ln27_reg_2780                 |   2|   0|    2|          0|
    |add_ln39_reg_2542                 |  62|   0|   62|          0|
    |add_ln43_1_reg_2648               |   2|   0|    2|          0|
    |add_ln43_2_reg_2653               |   2|   0|    2|          0|
    |add_ln52_reg_2254                 |  64|   0|   64|          0|
    |add_ln53_reg_2260                 |  64|   0|   64|          0|
    |add_ln57_1_reg_2563               |  62|   0|   62|          0|
    |add_ln58_reg_2266                 |  64|   0|   64|          0|
    |add_ln59_reg_2272                 |  64|   0|   64|          0|
    |add_ln60_reg_2278                 |  64|   0|   64|          0|
    |ap_CS_fsm                         |  24|   0|   24|          0|
    |ap_enable_reg_pp0_iter0           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2           |   1|   0|    1|          0|
    |bound_reg_2284                    |  64|   0|   64|          0|
    |center_reg_2568                   |  32|   0|   32|          0|
    |center_reg_2568_pp0_iter1_reg     |  32|   0|   32|          0|
    |cols_read_reg_2132                |  32|   0|   32|          0|
    |count_pre_2_reg_2658              |   3|   0|    3|          0|
    |empty_20_reg_2331                 |  62|   0|   62|          0|
    |empty_21_reg_2359                 |  32|   0|   32|          0|
    |empty_22_reg_2434                 |  62|   0|   62|          0|
    |empty_23_reg_2476                 |  62|   0|   62|          0|
    |empty_reg_2247                    |  64|   0|   64|          0|
    |gmem_addr_10_read_reg_2806        |  32|   0|   32|          0|
    |gmem_addr_10_reg_2691             |  64|   0|   64|          0|
    |gmem_addr_11_read_reg_2817        |  32|   0|   32|          0|
    |gmem_addr_11_reg_2697             |  64|   0|   64|          0|
    |gmem_addr_12_read_reg_2833        |  32|   0|   32|          0|
    |gmem_addr_12_reg_2703             |  64|   0|   64|          0|
    |gmem_addr_13_read_reg_2844        |  32|   0|   32|          0|
    |gmem_addr_13_reg_2709             |  64|   0|   64|          0|
    |gmem_addr_14_read_reg_2855        |  32|   0|   32|          0|
    |gmem_addr_14_reg_2715             |  64|   0|   64|          0|
    |gmem_addr_15_read_reg_2871        |  32|   0|   32|          0|
    |gmem_addr_15_reg_2721             |  64|   0|   64|          0|
    |gmem_addr_16_read_reg_2882        |  32|   0|   32|          0|
    |gmem_addr_16_reg_2727             |  64|   0|   64|          0|
    |gmem_addr_17_read_reg_2903        |  32|   0|   32|          0|
    |gmem_addr_17_reg_2733             |  64|   0|   64|          0|
    |gmem_addr_18_reg_2739             |  64|   0|   64|          0|
    |gmem_addr_1_read_reg_2604         |  32|   0|   32|          0|
    |gmem_addr_1_reg_2410              |  64|   0|   64|          0|
    |gmem_addr_2_read_reg_2620         |  32|   0|   32|          0|
    |gmem_addr_2_reg_2416              |  64|   0|   64|          0|
    |gmem_addr_3_read_reg_2636         |  32|   0|   32|          0|
    |gmem_addr_3_reg_2422              |  64|   0|   64|          0|
    |gmem_addr_4_read_reg_2642         |  32|   0|   32|          0|
    |gmem_addr_4_reg_2428              |  64|   0|   64|          0|
    |gmem_addr_5_reg_2746              |  64|   0|   64|          0|
    |gmem_addr_6_read_reg_2752         |  32|   0|   32|          0|
    |gmem_addr_6_reg_2667              |  64|   0|   64|          0|
    |gmem_addr_7_read_reg_2768         |  32|   0|   32|          0|
    |gmem_addr_7_reg_2673              |  64|   0|   64|          0|
    |gmem_addr_8_read_reg_2774         |  32|   0|   32|          0|
    |gmem_addr_8_reg_2679              |  64|   0|   64|          0|
    |gmem_addr_9_read_reg_2790         |  32|   0|   32|          0|
    |gmem_addr_9_reg_2685              |  64|   0|   64|          0|
    |gmem_addr_reg_2404                |  64|   0|   64|          0|
    |icmp_ln14_reg_2294                |   1|   0|    1|          0|
    |icmp_ln16_reg_2298                |   1|   0|    1|          0|
    |icmp_ln21_reg_2663                |   1|   0|    1|          0|
    |icmp_ln21_reg_2663_pp0_iter1_reg  |   1|   0|    1|          0|
    |icmp_ln28_reg_2914                |   1|   0|    1|          0|
    |icmp_ln70_1_reg_2615              |   1|   0|    1|          0|
    |icmp_ln70_24_reg_2861             |   1|   0|    1|          0|
    |icmp_ln70_25_reg_2866             |   1|   0|    1|          0|
    |icmp_ln70_28_reg_2893             |   1|   0|    1|          0|
    |icmp_ln70_29_reg_2898             |   1|   0|    1|          0|
    |icmp_ln70_2_reg_2626              |   1|   0|    1|          0|
    |icmp_ln70_3_reg_2631              |   1|   0|    1|          0|
    |icmp_ln70_8_reg_2758              |   1|   0|    1|          0|
    |icmp_ln70_9_reg_2763              |   1|   0|    1|          0|
    |icmp_ln70_reg_2610                |   1|   0|    1|          0|
    |img_in_read_reg_2183              |  64|   0|   64|          0|
    |img_out_read_reg_2141             |  64|   0|   64|          0|
    |indvar93_reg_460                  |  32|   0|   32|          0|
    |indvar_flatten_reg_425            |  64|   0|   64|          0|
    |indvar_reg_437                    |  32|   0|   32|          0|
    |indvars_iv_next77_mid1_reg_2450   |  32|   0|   32|          0|
    |indvars_iv_next77_reg_2439        |  32|   0|   32|          0|
    |mul_ln14_1_reg_2558               |  62|   0|   62|          0|
    |mul_ln14_2_reg_2466               |  62|   0|   62|          0|
    |mul_ln14_3_reg_2527               |  62|   0|   62|          0|
    |mul_ln14_4_reg_2347               |  62|   0|   62|          0|
    |mul_ln14_5_reg_2384               |  62|   0|   62|          0|
    |mul_ln14_reg_2394                 |  62|   0|   62|          0|
    |or_ln70_10_reg_2850               |   1|   0|    1|          0|
    |or_ln70_5_reg_2785                |   1|   0|    1|          0|
    |or_ln70_6_reg_2801                |   1|   0|    1|          0|
    |or_ln70_7_reg_2812                |   1|   0|    1|          0|
    |or_ln70_8_reg_2823                |   1|   0|    1|          0|
    |or_ln70_9_reg_2839                |   1|   0|    1|          0|
    |p_mid1134_reg_2502                |  62|   0|   62|          0|
    |select_ln14_10_reg_2320           |  32|   0|   32|          0|
    |select_ln14_1_reg_2207            |  32|   0|   32|          0|
    |select_ln14_2_reg_2308            |  32|   0|   32|          0|
    |select_ln14_3_reg_2314            |  32|   0|   32|          0|
    |select_ln14_6_reg_2460            |  32|   0|   32|          0|
    |select_ln14_8_reg_2517            |  62|   0|   62|          0|
    |select_ln14_9_reg_2522            |  62|   0|   62|          0|
    |select_ln14_reg_2202              |  32|   0|   32|          0|
    |sext_ln14_3_reg_2236              |  62|   0|   62|          0|
    |sext_ln14_reg_2222                |  62|   0|   62|          0|
    |sub_ln14_1_cast_reg_2242          |  61|   0|   62|          1|
    |threshold_read_reg_2147           |  32|   0|   32|          0|
    |x_reg_471                         |  32|   0|   32|          0|
    |y_reg_448                         |  32|   0|   32|          0|
    |zext_ln14_2_reg_2482              |  32|   0|   33|          1|
    |zext_ln16_1_reg_2532              |  32|   0|   62|         30|
    +----------------------------------+----+----+-----+-----------+
    |Total                             |4607|   0| 4639|         32|
    +----------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------------+-----+-----+------------+--------------+--------------+
|       RTL Ports       | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-----------------------+-----+-----+------------+--------------+--------------+
|s_axi_CTRL_AWVALID     |   in|    1|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_AWREADY     |  out|    1|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_AWADDR      |   in|    6|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_WVALID      |   in|    1|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_WREADY      |  out|    1|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_WDATA       |   in|   32|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_WSTRB       |   in|    4|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_ARVALID     |   in|    1|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_ARREADY     |  out|    1|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_ARADDR      |   in|    6|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_RVALID      |  out|    1|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_RREADY      |   in|    1|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_RDATA       |  out|   32|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_RRESP       |  out|    2|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_BVALID      |  out|    1|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_BREADY      |   in|    1|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_BRESP       |  out|    2|       s_axi|          CTRL|        scalar|
|s_axi_control_AWVALID  |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_AWREADY  |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_AWADDR   |   in|    6|       s_axi|       control|        scalar|
|s_axi_control_WVALID   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_WREADY   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_WDATA    |   in|   32|       s_axi|       control|        scalar|
|s_axi_control_WSTRB    |   in|    4|       s_axi|       control|        scalar|
|s_axi_control_ARVALID  |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_ARREADY  |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_ARADDR   |   in|    6|       s_axi|       control|        scalar|
|s_axi_control_RVALID   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_RREADY   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_RDATA    |  out|   32|       s_axi|       control|        scalar|
|s_axi_control_RRESP    |  out|    2|       s_axi|       control|        scalar|
|s_axi_control_BVALID   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_BREADY   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_BRESP    |  out|    2|       s_axi|       control|        scalar|
|ap_clk                 |   in|    1|  ap_ctrl_hs|    fast_accel|  return value|
|ap_rst_n               |   in|    1|  ap_ctrl_hs|    fast_accel|  return value|
|interrupt              |  out|    1|  ap_ctrl_hs|    fast_accel|  return value|
|m_axi_gmem_AWVALID     |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWREADY     |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWADDR      |  out|   64|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWID        |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWLEN       |  out|    8|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWSIZE      |  out|    3|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWBURST     |  out|    2|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWLOCK      |  out|    2|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWCACHE     |  out|    4|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWPROT      |  out|    3|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWQOS       |  out|    4|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWREGION    |  out|    4|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWUSER      |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_WVALID      |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_WREADY      |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_WDATA       |  out|   32|       m_axi|          gmem|       pointer|
|m_axi_gmem_WSTRB       |  out|    4|       m_axi|          gmem|       pointer|
|m_axi_gmem_WLAST       |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_WID         |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_WUSER       |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARVALID     |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARREADY     |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARADDR      |  out|   64|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARID        |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARLEN       |  out|    8|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARSIZE      |  out|    3|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARBURST     |  out|    2|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARLOCK      |  out|    2|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARCACHE     |  out|    4|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARPROT      |  out|    3|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARQOS       |  out|    4|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARREGION    |  out|    4|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARUSER      |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_RVALID      |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_RREADY      |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_RDATA       |   in|   32|       m_axi|          gmem|       pointer|
|m_axi_gmem_RLAST       |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_RID         |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_RUSER       |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_RRESP       |   in|    2|       m_axi|          gmem|       pointer|
|m_axi_gmem_BVALID      |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_BREADY      |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_BRESP       |   in|    2|       m_axi|          gmem|       pointer|
|m_axi_gmem_BID         |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_BUSER       |   in|    1|       m_axi|          gmem|       pointer|
+-----------------------+-----+-----+------------+--------------+--------------+

