<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:21.2221</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.04.11</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0044764</applicationNumber><claimCount>21</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로기판 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND SEMICONDUCTOR PACKAGE HAVING THE  SAME</inventionTitleEng><openDate>2023.10.18</openDate><openNumber>10-2023-0145844</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.04.01</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/28</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/12</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 회로 기판은 절연층; 상기 절연층 상에 배치된 회로층; 및 상기 절연층 상에 배치되는 보호층을 포함하고, 상기 회로층은 상기 절연층의 제1 영역 상에 배치되고, 제1-1 패드 및 제1-2 패드를 포함하는 제1 패턴부를 포함하고, 상기 보호층은 상기 절연층의 상기 제1 영역 상에 배치된 제1 보호 패턴을 포함하며, 상기 제1 보호 패턴은, 상기 제1 영역 중 상기 제1-1 패드 및 제1-2 패드의 사이 영역을 포함하는 상기 제1 패턴부의 인접 영역에 배치된 제1 부분과, 상기 인접 영역을 제외한 상기 제1 영역의 가장자리 영역에 배치된 상기 제2 부분을 포함하고, 상기 제1 부분의 상면은 상기 제1 패턴부의 상면보다 낮게 위치하고, 상기 제2 부분의 상면은 상기 제1 패턴부의 상면보다 높게 위치하고, 상기 제1-1 패드 및 상기 제1-2 패드 각각은 제1 방향의 폭 및 제2 방향의 폭이 서로 다르다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 절연층;상기 절연층 상에 배치된 회로층; 및상기 절연층 상에 배치되는 보호층을 포함하고,상기 회로층은 상기 절연층의 제1 영역 상에 배치되고, 제1-1 패드 및 제1-2 패드를 포함하는 제1 패턴부를 포함하고,상기 보호층은 상기 절연층의 상기 제1 영역 상에 배치된 제1 보호 패턴을 포함하며,상기 제1 보호 패턴은,상기 제1 영역 중 상기 제1-1 패드 및 제1-2 패드의 사이 영역을 포함하는 상기 제1 패턴부의 인접 영역에 배치된 제1 부분과, 상기 인접 영역을 제외한 상기 제1 영역의 가장자리 영역에 배치된 상기 제2 부분을 포함하고,상기 제1 부분의 상면은 상기 제1 패턴부의 상면보다 낮게 위치하고,상기 제2 부분의 상면은 상기 제1 패턴부의 상면보다 높게 위치하고,상기 제1-1 패드 및 상기 제1-2 패드 각각은 제1 방향의 폭 및 제2 방향의 폭이 서로 다른,회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 보호 패턴의 상기 제1 부분의 두께는,상기 제1 패턴부의 두께의 40% 내지 90%의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>3. 제1항 또는 제2항에 있어서,상기 제1 패턴부의 두께는 10㎛ 내지 25㎛의 범위를 만족하고,상기 제1 보호 패턴의 상기 제1 부분의 두께는 3㎛ 내지 21㎛의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>4. 제1항 또는 제2항에 있어서,상기 제1 패턴부의 두께와 상기 제1 보호 패턴의 상기 제1 부분의 두께의 차이는 3㎛ 내지 10㎛를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 제1 패턴부의 상면은 곡면을 포함하고,상기 제1 패턴부의 두께와 상기 제1 보호 패턴의 상기 제1 부분의 두께의 차이는 상기 제1 패턴부의 최상단으로부터 상기 제1 보호 패턴의 상기 제1 부분의 최상단 사이의 수직 거리인,회로 기판.</claim></claimInfo><claimInfo><claim>6. 제3항에 있어서,상기 제1 보호 패턴의 상기 제2 부분의 두께는, 17㎛ 내지 45㎛의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 제1-1 패드 및 상기 제1-2 패드는 상기 절연층의 상기 제1 영역 상에서 상기 제1 방향과 수직한 상기 제2 방향으로 이격되고,상기 제1-1 패드 및 상기 제1-2 패드의 각각의 제1 방향으로의 폭은,상기 제1-1 패드 및 상기 제1-2 패드의 각각의 제2 방향으로의 폭의 125% 내지 220%의 범위를 가지는,회로 기판.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 제1-1 패드 및 상기 제1-2 패드의 각각의 제1 방향으로의 폭은 195㎛를 초과하고,상기 제1-1 패드 및 상기 제1-2 패드의 각각의 제2 방향으로의 폭은 125㎛를 초과하는,회로 기판.</claim></claimInfo><claimInfo><claim>9. 제7항 또는 제8항에 있어서,상기 제1-1 패드와 상기 제1-2 패드 사이의 간격은,상기 제1-1 패드 및 상기 제1-2 패드의 각각의 제2 방향으로의 폭의 70% 내지 120%의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서,상기 제1 보호 패턴의 상기 제2 부분의 내벽은 상기 제1 패턴부의 측면으로부터 15㎛ 내지 23㎛의 간격을 가지고 이격되는,회로 기판.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서,상기 제1 패턴부는 두께 방향으로 상기 보호층과 중첩되지 않는,회로 기판.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서,상기 제1 보호 패턴의 상기 제2 부분은,상기 제1-1 패드의 측면 및 상기 제1-2 패드의 측면 중 적어도 일부의 직접 접촉하는,회로 기판.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서,상기 제1-1 패드는,상기 제1-2 패드와 마주보는 제1-1 측면과, 상기 제1-1 측면을 제외한 제1-2 측면을 포함하고,상기 제1-2 패드는,상기 제1-1 측면과 마주보는 제2-1 측면과, 상기 제2-1 측면을 제외한 제2-2 측면을 포함하고,상기 제1 보호 패턴의 상기 제2 부분은 상기 제1-1 패드의 상기 제1-2 측면 및 상기 제1-2 패드의 상기 제2-2 측면 중 적어도 일부와 직접 접촉하는,회로 기판.</claim></claimInfo><claimInfo><claim>14. 제1항에 있어서,상기 회로층은 상기 절연층의 제2 영역 상에 배치되고, 제2 패드 및 제2 트레이스를 포함하는 제2 패턴부를 포함하고,상기 제2 패드는 3㎛ 내지 30㎛의 범위의 폭을 가지고,상기 제2 트레이스는 1㎛ 내지 10㎛의 범위의 폭을 가지며,상기 제2 패드 및 제2 트레이스 사이의 간격은 1㎛ 내지 10㎛의 범위를 가지는,회로 기판.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 보호층은 상기 절연층의 상기 제2 영역 상에 배치되지 않는,회로 기판.</claim></claimInfo><claimInfo><claim>16. 제14항에 있어서,상기 보호층은 상기 제2 영역 상에 배치된 제2 보호 패턴을 포함하고,상기 제2 보호 패턴은 상기 제2 패턴부와 두께 방향으로 중첩되지 않으며,상기 제2 보호 패턴의 상면은 상기 제2 패턴부의 상면보다 낮게 위치하는,회로 기판.</claim></claimInfo><claimInfo><claim>17. 제1항에 있어서,상기 회로층은 상기 절연층의 제3 영역 상에 배치되고, 복수의 제3 패드 및 복수의 제3 트레이스를 포함하는 제3 패턴부를 포함하고,상기 제3 패드의 폭은 30㎛ 내지 70㎛의 범위를 만족하고,상기 제3 패드들 및 제3 트레이스들 사이의 간격은 10㎛ 내지 40㎛의 범위를 만족하며,상기 보호층은,상기 제3 영역 상에 상기 제3 패드의 상면의 적어도 일부를 덮으며 배치되고, 상기 제3 패드의 상면의 나머지 일부와 두께 방향으로 중첩되는 개구부를 포함하는 제3 보호 패턴을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>18. 절연층;상기 절연층의 제1 영역 상에 배치되고, 제1-1 패드 및 제1-2 패드를 포함하는 제1 패턴부; 상기 제1-1 패드 상에 배치된 제1-1 접속부 및 상기 제1-2 패드 상에 배치된 제1-2 접속부를 포함하는 제1 접속부;상기 제1 접속부 상에 배치되는 제1 칩; 및상기 절연층 상에 배치되는 보호층을 포함하고,상기 보호층은 상기 제1 영역 상에 배치된 제1 보호 패턴을 포함하고,상기 제1 보호 패턴은,상기 제1 영역 중 상기 제1-1 패드 및 제1-2 패드의 사이 영역을 포함하는 상기 제1 패턴부의 인접 영역에 배치된 제1 부분과, 상기 인접 영역을 제외한 상기 제1 영역의 가장자리 영역에 배치된 상기 제2 부분을 포함하고,상기 제1 보호 패턴의 상기 제2 부분은 상기 제1 칩과 두께 방향으로 중첩되지 않으며,상기 제1 부분의 상면은 상기 제1 패턴부의 상면보다 낮게 위치하고,상기 제2 부분의 상면은 상기 제1 패턴부의 상면보다 높게 위치하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 제1-1 접속부의 측면은 상기 제1-1 패드의 측면보다 상기 제1-2 패드에 인접하고,상기 제1-2 접속부의 측면은 상기 제1-2 패드의 측면보다 상기 제1-1 패드에 인접하며,상기 제1-1 접속부의 하면은 상기 제1-1 패드의 하면 및 상기 절연층의 상면보다 높게 위치하고, 상기 제1-1 패드의 상면보다 낮게 위치하며,상기 제1-2 접속부의 하면은 상기 제1-2 패드의 하면 및 상기 절연층의 상면보다 높게 위치하고, 상기 제1-2 패드의 상면보다 낮게 위치하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>20. 제18항에 있어서,상기 절연층의 제2 영역 상에 배치된 제2 패턴부;상기 제2 패턴부 상에 배치된 제2 접속부; 및상기 제2 접속부 상에 배치된 제2 칩을 더 포함하고,상기 제2 칩은 프로세서 칩을 포함하고,상기 보호층은 상기 절연층의 상기 제2 영역 상에 배치되지 않는,반도체 패키지.</claim></claimInfo><claimInfo><claim>21. 제18항에 있어서,상기 절연층의 제3 영역 상에 배치된 제3 패턴부; 및상기 제3 패턴부 상에 배치된 제3 접속부를 포함하고,상기 보호층은, 상기 제3 패턴부의 상면의 적어도 일부를 덮으면서, 상기 제3 패턴부의 상면의 나머지 일부와 두께 방향으로 중첩되는 개구부를 포함하는 제3 보호 패턴을 포함하는,반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>LEE, KEE HAN</engName><name>이기한</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KIM, SANG IL</engName><name>김상일</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>NA, SE WOONG</engName><name>라세웅</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.04.11</receiptDate><receiptNumber>1-1-2022-0386247-64</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.04.01</receiptDate><receiptNumber>1-1-2025-0365982-71</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.11.11</receiptDate><receiptNumber>9-5-2025-1094933-35</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220044764.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c931216ebff52203eba227e0f001a36edd4829f0c9537f2eca3cd4da967c95b103332120bffc47165be6d84318b5b57d6c576b6c123eb9228aa</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf0c0cfa41784d62bfe3e89ba9b27bd320ac4eb88ac2c029579bf8c5fcdb7744f9c5d077920f0a11936d3fcbf41fb24f12f25bd700bd893e05</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>