之前讲过8位锁存器，但是此锁存器只能一次性存入8位数，一次性读出8位数



现在想能否只修改某一位存储数据，或者只输出一位存储数据

[3-8译码器、8-1选择器](电路升级5.md) 可以满足需求，让锁存器的某一位进行修改或输出

如此整合的存储系统叫做 读/写存储器，因为写的位置可以选择，又叫随机访问存储器（RAM）



此时的 RAM还是 `8*1` 的单排阵列，当 RAM之间开关共享的时候，可以组成 `8*n`的n排阵列

其中阵容的存储数依旧为8个，输入依旧需要n份，输出n份，所以位宽变成了n

（即一次性能传输n个8位）



当然也可以将两个RAM 集成，输入时通过 1-2 译码器 选择，输出时通过 2-1 选择器 选择

这样就组成了16位的RAM

如果看实现图，就会更明了的发现，3个输入控制开关，即8位 RAM；4个输入控制开关，即16位 RAM

即 位数 = 2的n次方 （n为开关的数量）



如此理论上可以实现 n * m 的任意RAM，

如 （64*1024） * 8 ，因为 64 *1024 过大，需要[存储单位](存储单位.md)来便于书写记录，如此可以记做 64k * 8



而控制开关 的数值 可以理解成 对应数据位 的**地址**

> 注意RAM 的组成电路，也是到此之前的所有电设备，都是逻辑门的延伸，需要电力维持，如果电路断电，则存储的数据将全部消失

