TimeQuest Timing Analyzer report for Mips
Wed Sep 10 23:13:14 2014
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'Clk'
 13. Slow Model Hold: 'Clk'
 14. Slow Model Minimum Pulse Width: 'Clk'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Fast Model Setup Summary
 18. Fast Model Hold Summary
 19. Fast Model Recovery Summary
 20. Fast Model Removal Summary
 21. Fast Model Minimum Pulse Width Summary
 22. Fast Model Setup: 'Clk'
 23. Fast Model Hold: 'Clk'
 24. Fast Model Minimum Pulse Width: 'Clk'
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Multicorner Timing Analysis Summary
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Setup Transfers
 31. Hold Transfers
 32. Report TCCS
 33. Report RSKM
 34. Unconstrained Paths
 35. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name      ; Mips                                              ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C70F896I8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 2.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1-2 processors         ; 100.0%      ;
;     3-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Mips.sdc      ; OK     ; Wed Sep 10 23:13:14 2014 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clk        ; Base ; 40.000 ; 25.0 MHz  ; 0.000 ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 49.01 MHz ; 49.01 MHz       ; Clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clk   ; 19.598 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clk   ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clk   ; 16.933 ; 0.000                 ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clk'                                                                                                                                                                                         ;
+--------+-----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 19.598 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; Clk          ; Clk         ; 40.000       ; 0.016      ; 20.458     ;
; 19.696 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; Clk          ; Clk         ; 40.000       ; 0.016      ; 20.360     ;
; 19.871 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; Clk          ; Clk         ; 40.000       ; 0.020      ; 20.189     ;
; 19.930 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; Clk          ; Clk         ; 40.000       ; -0.021     ; 20.089     ;
; 19.969 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; Clk          ; Clk         ; 40.000       ; 0.020      ; 20.091     ;
; 19.981 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; Clk          ; Clk         ; 40.000       ; 0.016      ; 20.075     ;
; 20.024 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; Clk          ; Clk         ; 40.000       ; -0.021     ; 19.995     ;
; 20.030 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; Clk          ; Clk         ; 40.000       ; -0.021     ; 19.989     ;
; 20.033 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; Clk          ; Clk         ; 40.000       ; -0.021     ; 19.986     ;
; 20.118 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; Clk          ; Clk         ; 40.000       ; 0.016      ; 19.938     ;
; 20.203 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; Clk          ; Clk         ; 40.000       ; -0.017     ; 19.820     ;
; 20.211 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26] ; Clk          ; Clk         ; 40.000       ; 0.020      ; 19.849     ;
; 20.216 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; Clk          ; Clk         ; 40.000       ; 0.016      ; 19.840     ;
; 20.254 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; Clk          ; Clk         ; 40.000       ; 0.020      ; 19.806     ;
; 20.259 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23] ; Clk          ; Clk         ; 40.000       ; 0.017      ; 19.798     ;
; 20.297 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; Clk          ; Clk         ; 40.000       ; -0.017     ; 19.726     ;
; 20.303 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; Clk          ; Clk         ; 40.000       ; -0.017     ; 19.720     ;
; 20.306 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; Clk          ; Clk         ; 40.000       ; -0.017     ; 19.717     ;
; 20.309 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26] ; Clk          ; Clk         ; 40.000       ; 0.020      ; 19.751     ;
; 20.357 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23] ; Clk          ; Clk         ; 40.000       ; 0.017      ; 19.700     ;
; 20.395 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; Clk          ; Clk         ; 40.000       ; 0.016      ; 19.661     ;
; 20.407 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; Clk          ; Clk         ; 40.000       ; -0.021     ; 19.612     ;
; 20.410 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; Clk          ; Clk         ; 40.000       ; -0.021     ; 19.609     ;
; 20.421 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22] ; Clk          ; Clk         ; 40.000       ; 0.017      ; 19.636     ;
; 20.450 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; Clk          ; Clk         ; 40.000       ; -0.021     ; 19.569     ;
; 20.453 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; Clk          ; Clk         ; 40.000       ; 0.020      ; 19.607     ;
; 20.461 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; Clk          ; Clk         ; 40.000       ; 0.016      ; 19.595     ;
; 20.477 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; Clk          ; Clk         ; 40.000       ; 0.016      ; 19.579     ;
; 20.479 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; Clk          ; Clk         ; 40.000       ; 0.020      ; 19.581     ;
; 20.493 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; Clk          ; Clk         ; 40.000       ; 0.016      ; 19.563     ;
; 20.501 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; Clk          ; Clk         ; 40.000       ; 0.016      ; 19.555     ;
; 20.519 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22] ; Clk          ; Clk         ; 40.000       ; 0.017      ; 19.538     ;
; 20.532 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; Clk          ; Clk         ; 40.000       ; 0.016      ; 19.524     ;
; 20.543 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26] ; Clk          ; Clk         ; 40.000       ; -0.017     ; 19.480     ;
; 20.544 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; Clk          ; Clk         ; 40.000       ; -0.021     ; 19.475     ;
; 20.550 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; Clk          ; Clk         ; 40.000       ; -0.021     ; 19.469     ;
; 20.551 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; Clk          ; Clk         ; 40.000       ; 0.020      ; 19.509     ;
; 20.553 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; Clk          ; Clk         ; 40.000       ; -0.021     ; 19.466     ;
; 20.577 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; Clk          ; Clk         ; 40.000       ; 0.020      ; 19.483     ;
; 20.591 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23] ; Clk          ; Clk         ; 40.000       ; -0.020     ; 19.429     ;
; 20.594 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26] ; Clk          ; Clk         ; 40.000       ; 0.020      ; 19.466     ;
; 20.618 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21] ; Clk          ; Clk         ; 40.000       ; 0.002      ; 19.424     ;
; 20.619 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; Clk          ; Clk         ; 40.000       ; 0.016      ; 19.437     ;
; 20.637 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26] ; Clk          ; Clk         ; 40.000       ; -0.017     ; 19.386     ;
; 20.642 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23] ; Clk          ; Clk         ; 40.000       ; 0.017      ; 19.415     ;
; 20.643 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26] ; Clk          ; Clk         ; 40.000       ; -0.017     ; 19.380     ;
; 20.646 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26] ; Clk          ; Clk         ; 40.000       ; -0.017     ; 19.377     ;
; 20.680 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; Clk          ; Clk         ; 40.000       ; -0.017     ; 19.343     ;
; 20.683 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; Clk          ; Clk         ; 40.000       ; -0.017     ; 19.340     ;
; 20.685 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23] ; Clk          ; Clk         ; 40.000       ; -0.020     ; 19.335     ;
; 20.691 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23] ; Clk          ; Clk         ; 40.000       ; -0.020     ; 19.329     ;
; 20.694 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23] ; Clk          ; Clk         ; 40.000       ; -0.020     ; 19.326     ;
; 20.716 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21] ; Clk          ; Clk         ; 40.000       ; 0.002      ; 19.326     ;
; 20.727 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; Clk          ; Clk         ; 40.000       ; -0.021     ; 19.292     ;
; 20.734 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; Clk          ; Clk         ; 40.000       ; 0.020      ; 19.326     ;
; 20.750 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; Clk          ; Clk         ; 40.000       ; 0.020      ; 19.310     ;
; 20.753 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; Clk          ; Clk         ; 40.000       ; 0.016      ; 19.303     ;
; 20.753 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[21]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; Clk          ; Clk         ; 40.000       ; 0.016      ; 19.303     ;
; 20.753 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22] ; Clk          ; Clk         ; 40.000       ; -0.020     ; 19.267     ;
; 20.778 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; Clk          ; Clk         ; 40.000       ; 0.016      ; 19.278     ;
; 20.785 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; Clk          ; Clk         ; 40.000       ; -0.017     ; 19.238     ;
; 20.805 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; Clk          ; Clk         ; 40.000       ; 0.020      ; 19.255     ;
; 20.811 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; Clk          ; Clk         ; 40.000       ; -0.017     ; 19.212     ;
; 20.821 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; Clk          ; Clk         ; 40.000       ; -0.021     ; 19.198     ;
; 20.827 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; Clk          ; Clk         ; 40.000       ; -0.021     ; 19.192     ;
; 20.830 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; Clk          ; Clk         ; 40.000       ; -0.021     ; 19.189     ;
; 20.836 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; Clk          ; Clk         ; 40.000       ; 0.016      ; 19.220     ;
; 20.836 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; Clk          ; Clk         ; 40.000       ; 0.020      ; 19.224     ;
; 20.842 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; Clk          ; Clk         ; 40.000       ; 0.013      ; 19.211     ;
; 20.847 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22] ; Clk          ; Clk         ; 40.000       ; -0.020     ; 19.173     ;
; 20.853 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22] ; Clk          ; Clk         ; 40.000       ; -0.020     ; 19.167     ;
; 20.856 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22] ; Clk          ; Clk         ; 40.000       ; -0.020     ; 19.164     ;
; 20.862 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; Clk          ; Clk         ; 40.000       ; 0.020      ; 19.198     ;
; 20.879 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; Clk          ; Clk         ; 40.000       ; -0.017     ; 19.144     ;
; 20.880 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24] ; Clk          ; Clk         ; 40.000       ; 0.018      ; 19.178     ;
; 20.885 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; Clk          ; Clk         ; 40.000       ; -0.017     ; 19.138     ;
; 20.888 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; Clk          ; Clk         ; 40.000       ; -0.017     ; 19.135     ;
; 20.892 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; Clk          ; Clk         ; 40.000       ; 0.020      ; 19.168     ;
; 20.905 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; Clk          ; Clk         ; 40.000       ; -0.017     ; 19.118     ;
; 20.911 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; Clk          ; Clk         ; 40.000       ; -0.017     ; 19.112     ;
; 20.914 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; Clk          ; Clk         ; 40.000       ; -0.017     ; 19.109     ;
; 20.927 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; Clk          ; Clk         ; 40.000       ; -0.021     ; 19.092     ;
; 20.930 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; Clk          ; Clk         ; 40.000       ; -0.021     ; 19.089     ;
; 20.937 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22] ; Clk          ; Clk         ; 40.000       ; 0.017      ; 19.120     ;
; 20.950 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; Clk          ; Clk         ; 40.000       ; 0.016      ; 19.106     ;
; 20.950 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21] ; Clk          ; Clk         ; 40.000       ; -0.035     ; 19.055     ;
; 20.962 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[19] ; Clk          ; Clk         ; 40.000       ; -0.006     ; 19.072     ;
; 20.978 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24] ; Clk          ; Clk         ; 40.000       ; 0.018      ; 19.080     ;
; 20.981 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; Clk          ; Clk         ; 40.000       ; 0.016      ; 19.075     ;
; 20.997 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; Clk          ; Clk         ; 40.000       ; 0.016      ; 19.059     ;
; 21.020 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26] ; Clk          ; Clk         ; 40.000       ; -0.017     ; 19.003     ;
; 21.023 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26] ; Clk          ; Clk         ; 40.000       ; -0.017     ; 19.000     ;
; 21.026 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; Clk          ; Clk         ; 40.000       ; 0.020      ; 19.034     ;
; 21.026 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[21]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; Clk          ; Clk         ; 40.000       ; 0.020      ; 19.034     ;
; 21.044 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21] ; Clk          ; Clk         ; 40.000       ; -0.035     ; 18.961     ;
; 21.050 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21] ; Clk          ; Clk         ; 40.000       ; -0.035     ; 18.955     ;
; 21.052 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; Clk          ; Clk         ; 40.000       ; 0.016      ; 19.004     ;
; 21.053 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21] ; Clk          ; Clk         ; 40.000       ; -0.035     ; 18.952     ;
; 21.060 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[19] ; Clk          ; Clk         ; 40.000       ; -0.006     ; 18.974     ;
; 21.068 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23] ; Clk          ; Clk         ; 40.000       ; -0.020     ; 18.952     ;
+--------+-----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clk'                                                                                                                                                                                                                                                         ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.741 ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[31]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.898 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[77]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.204      ;
; 0.900 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[14]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[47]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.206      ;
; 0.904 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[27]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[73]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.210      ;
; 0.906 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[13]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[45]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[28]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[75]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[33]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.212      ;
; 0.907 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[5]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[29]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.213      ;
; 0.907 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[30]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[79]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.213      ;
; 0.910 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[12]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[43]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.216      ;
; 0.910 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[53]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.216      ;
; 0.911 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[55]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.217      ;
; 0.911 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[19]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[57]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.217      ;
; 0.911 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[59]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.217      ;
; 0.915 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM          ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB                                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.221      ;
; 0.915 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[15]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[49]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.221      ;
; 0.918 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.224      ;
; 0.919 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[51]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.225      ;
; 0.919 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[10]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[39]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.225      ;
; 0.929 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[3]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[3]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.235      ;
; 0.938 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.244      ;
; 0.948 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[19]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[19]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.254      ;
; 1.035 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[1] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1]                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.341      ;
; 1.066 ; ID_Registers:ID_Registers|register_rtl_0_bypass[63]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[26]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.372      ;
; 1.066 ; ID_Registers:ID_Registers|register_rtl_0_bypass[65]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[27]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.372      ;
; 1.079 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[2]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[2]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.385      ;
; 1.080 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[4]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.386      ;
; 1.081 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.387      ;
; 1.096 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[31]     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.402      ;
; 1.109 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[11]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.415      ;
; 1.163 ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[11]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.469      ;
; 1.212 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[67]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.518      ;
; 1.217 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[69]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.523      ;
; 1.218 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[71]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.524      ;
; 1.228 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[19]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.534      ;
; 1.230 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[13]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[13]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.239 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[10]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[10]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.545      ;
; 1.242 ; ID_Registers:ID_Registers|register_rtl_0_bypass[71]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[30]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.548      ;
; 1.242 ; ID_Registers:ID_Registers|register_rtl_0_bypass[25]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[7]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.548      ;
; 1.243 ; ID_Registers:ID_Registers|register_rtl_0_bypass[27]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.549      ;
; 1.244 ; ID_Registers:ID_Registers|register_rtl_0_bypass[31]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[10]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.550      ;
; 1.250 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[16]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.556      ;
; 1.254 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[22]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.560      ;
; 1.365 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~porta_datain_reg2  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.712      ;
; 1.377 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.723      ;
; 1.378 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~porta_datain_reg2  ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.724      ;
; 1.381 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[15]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~porta_datain_reg6   ; Clk          ; Clk         ; 0.000        ; 0.083      ; 1.731      ;
; 1.385 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[5]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~porta_datain_reg5   ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.732      ;
; 1.386 ; IF_PC_Reg:IF_PC_Reg|PC_IF[28]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[28]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.692      ;
; 1.401 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[23]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[23]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.707      ;
; 1.417 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~porta_datain_reg7   ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.764      ;
; 1.426 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~porta_address_reg0  ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.772      ;
; 1.459 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[28]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~porta_datain_reg1  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.806      ;
; 1.463 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[13]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~porta_datain_reg4   ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.809      ;
; 1.464 ; IF_PC_Reg:IF_PC_Reg|PC_IF[29]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[29]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.770      ;
; 1.465 ; IF_PC_Reg:IF_PC_Reg|PC_IF[27]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[27]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.771      ;
; 1.466 ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[30]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.772      ;
; 1.472 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[15]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[41]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.778      ;
; 1.474 ; IF_PC_Reg:IF_PC_Reg|PC_IF[24]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[24]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.780      ;
; 1.475 ; IF_PC_Reg:IF_PC_Reg|PC_IF[25]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[25]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.781      ;
; 1.485 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[31]        ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.791      ;
; 1.492 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[9]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[9]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.798      ;
; 1.499 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[0]       ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.805      ;
; 1.505 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[24]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.811      ;
; 1.510 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.816      ;
; 1.515 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[8]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.821      ;
; 1.540 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[4]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.001      ; 1.847      ;
; 1.541 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.001      ; 1.848      ;
; 1.541 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[2]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.001      ; 1.848      ;
; 1.568 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB           ; ID_Registers:ID_Registers|register_rtl_0_bypass[41]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.028      ; 1.902      ;
; 1.571 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[25]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.877      ;
; 1.579 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[17]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[45]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.885      ;
; 1.591 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[18]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[18]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.897      ;
; 1.595 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[15]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[41]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.901      ;
; 1.600 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17]                                                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.906      ;
; 1.620 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[11]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[41]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.036      ; 1.962      ;
; 1.637 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[20]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[20]                                                                ; Clk          ; Clk         ; 0.000        ; -0.002     ; 1.941      ;
; 1.639 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[17]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[17]                                                                ; Clk          ; Clk         ; 0.000        ; -0.004     ; 1.941      ;
; 1.642 ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[12]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.948      ;
; 1.645 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]                                                               ; Clk          ; Clk         ; 0.000        ; -0.037     ; 1.914      ;
; 1.652 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.958      ;
; 1.656 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]      ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                                                                                ; Clk          ; Clk         ; 0.000        ; -0.002     ; 1.960      ;
; 1.657 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]      ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                                                                                ; Clk          ; Clk         ; 0.000        ; -0.002     ; 1.961      ;
; 1.659 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[9]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[9]                                                                 ; Clk          ; Clk         ; 0.000        ; -0.024     ; 1.941      ;
; 1.679 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]      ; IF_PC_Reg:IF_PC_Reg|PC_IF[20]                                                                                                ; Clk          ; Clk         ; 0.000        ; -0.002     ; 1.983      ;
; 1.686 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[16]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]                                                               ; Clk          ; Clk         ; 0.000        ; 0.037      ; 2.029      ;
; 1.725 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~porta_datain_reg0   ; Clk          ; Clk         ; 0.000        ; 0.115      ; 2.107      ;
; 1.728 ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[13]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 2.034      ;
; 1.730 ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 2.036      ;
; 1.747 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[18]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[47]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.034      ; 2.087      ;
; 1.749 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[1]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 2.055      ;
; 1.749 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[21]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]                                                               ; Clk          ; Clk         ; 0.000        ; -0.003     ; 2.052      ;
; 1.750 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                      ; ID_Registers:ID_Registers|register_rtl_0_bypass[6]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 2.056      ;
; 1.750 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[29]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[69]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.034      ; 2.090      ;
; 1.752 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[31]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 2.058      ;
; 1.762 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0           ; Clk          ; Clk         ; 0.000        ; 0.124      ; 2.153      ;
; 1.771 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~porta_address_reg7 ; Clk          ; Clk         ; 0.000        ; 0.080      ; 2.118      ;
; 1.772 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[24]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 2.078      ;
; 1.778 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[14]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~porta_datain_reg5   ; Clk          ; Clk         ; 0.000        ; 0.077      ; 2.122      ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clk'                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_we_reg       ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_we_reg       ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a17~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                    ; Clk        ; 20.783 ; 20.783 ; Rise       ; Clk             ;
;  ALUOp_ID[0]                   ; Clk        ; 16.035 ; 16.035 ; Rise       ; Clk             ;
;  ALUOp_ID[1]                   ; Clk        ; 20.783 ; 20.783 ; Rise       ; Clk             ;
; ALUSrc_ID                      ; Clk        ; 21.622 ; 21.622 ; Rise       ; Clk             ;
; ALU_Control_EX[*]              ; Clk        ; 14.493 ; 14.493 ; Rise       ; Clk             ;
;  ALU_Control_EX[0]             ; Clk        ; 12.925 ; 12.925 ; Rise       ; Clk             ;
;  ALU_Control_EX[1]             ; Clk        ; 14.493 ; 14.493 ; Rise       ; Clk             ;
;  ALU_Control_EX[2]             ; Clk        ; 12.343 ; 12.343 ; Rise       ; Clk             ;
;  ALU_Control_EX[3]             ; Clk        ; 14.273 ; 14.273 ; Rise       ; Clk             ;
; ALU_Data_2_EX[*]               ; Clk        ; 18.834 ; 18.834 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[0]              ; Clk        ; 15.860 ; 15.860 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[1]              ; Clk        ; 17.107 ; 17.107 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[2]              ; Clk        ; 15.758 ; 15.758 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[3]              ; Clk        ; 15.479 ; 15.479 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[4]              ; Clk        ; 16.038 ; 16.038 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[5]              ; Clk        ; 15.788 ; 15.788 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[6]              ; Clk        ; 16.836 ; 16.836 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[7]              ; Clk        ; 15.774 ; 15.774 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[8]              ; Clk        ; 18.834 ; 18.834 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[9]              ; Clk        ; 16.752 ; 16.752 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[10]             ; Clk        ; 16.790 ; 16.790 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[11]             ; Clk        ; 15.449 ; 15.449 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[12]             ; Clk        ; 16.410 ; 16.410 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[13]             ; Clk        ; 16.350 ; 16.350 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[14]             ; Clk        ; 16.474 ; 16.474 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[15]             ; Clk        ; 16.690 ; 16.690 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[16]             ; Clk        ; 16.852 ; 16.852 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[17]             ; Clk        ; 15.306 ; 15.306 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[18]             ; Clk        ; 17.213 ; 17.213 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[19]             ; Clk        ; 16.278 ; 16.278 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[20]             ; Clk        ; 16.463 ; 16.463 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[21]             ; Clk        ; 16.787 ; 16.787 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[22]             ; Clk        ; 16.602 ; 16.602 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[23]             ; Clk        ; 16.417 ; 16.417 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[24]             ; Clk        ; 15.441 ; 15.441 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[25]             ; Clk        ; 16.932 ; 16.932 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[26]             ; Clk        ; 17.685 ; 17.685 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[27]             ; Clk        ; 17.649 ; 17.649 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[28]             ; Clk        ; 16.971 ; 16.971 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[29]             ; Clk        ; 16.390 ; 16.390 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[30]             ; Clk        ; 17.074 ; 17.074 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[31]             ; Clk        ; 17.027 ; 17.027 ; Rise       ; Clk             ;
; ALU_Result_EX[*]               ; Clk        ; 30.696 ; 30.696 ; Rise       ; Clk             ;
;  ALU_Result_EX[0]              ; Clk        ; 25.002 ; 25.002 ; Rise       ; Clk             ;
;  ALU_Result_EX[1]              ; Clk        ; 24.076 ; 24.076 ; Rise       ; Clk             ;
;  ALU_Result_EX[2]              ; Clk        ; 25.254 ; 25.254 ; Rise       ; Clk             ;
;  ALU_Result_EX[3]              ; Clk        ; 24.488 ; 24.488 ; Rise       ; Clk             ;
;  ALU_Result_EX[4]              ; Clk        ; 25.946 ; 25.946 ; Rise       ; Clk             ;
;  ALU_Result_EX[5]              ; Clk        ; 25.871 ; 25.871 ; Rise       ; Clk             ;
;  ALU_Result_EX[6]              ; Clk        ; 25.537 ; 25.537 ; Rise       ; Clk             ;
;  ALU_Result_EX[7]              ; Clk        ; 25.772 ; 25.772 ; Rise       ; Clk             ;
;  ALU_Result_EX[8]              ; Clk        ; 26.338 ; 26.338 ; Rise       ; Clk             ;
;  ALU_Result_EX[9]              ; Clk        ; 27.660 ; 27.660 ; Rise       ; Clk             ;
;  ALU_Result_EX[10]             ; Clk        ; 27.255 ; 27.255 ; Rise       ; Clk             ;
;  ALU_Result_EX[11]             ; Clk        ; 26.656 ; 26.656 ; Rise       ; Clk             ;
;  ALU_Result_EX[12]             ; Clk        ; 25.853 ; 25.853 ; Rise       ; Clk             ;
;  ALU_Result_EX[13]             ; Clk        ; 25.252 ; 25.252 ; Rise       ; Clk             ;
;  ALU_Result_EX[14]             ; Clk        ; 25.670 ; 25.670 ; Rise       ; Clk             ;
;  ALU_Result_EX[15]             ; Clk        ; 25.834 ; 25.834 ; Rise       ; Clk             ;
;  ALU_Result_EX[16]             ; Clk        ; 27.116 ; 27.116 ; Rise       ; Clk             ;
;  ALU_Result_EX[17]             ; Clk        ; 27.363 ; 27.363 ; Rise       ; Clk             ;
;  ALU_Result_EX[18]             ; Clk        ; 27.021 ; 27.021 ; Rise       ; Clk             ;
;  ALU_Result_EX[19]             ; Clk        ; 28.189 ; 28.189 ; Rise       ; Clk             ;
;  ALU_Result_EX[20]             ; Clk        ; 28.224 ; 28.224 ; Rise       ; Clk             ;
;  ALU_Result_EX[21]             ; Clk        ; 28.321 ; 28.321 ; Rise       ; Clk             ;
;  ALU_Result_EX[22]             ; Clk        ; 28.177 ; 28.177 ; Rise       ; Clk             ;
;  ALU_Result_EX[23]             ; Clk        ; 29.428 ; 29.428 ; Rise       ; Clk             ;
;  ALU_Result_EX[24]             ; Clk        ; 29.601 ; 29.601 ; Rise       ; Clk             ;
;  ALU_Result_EX[25]             ; Clk        ; 28.999 ; 28.999 ; Rise       ; Clk             ;
;  ALU_Result_EX[26]             ; Clk        ; 29.875 ; 29.875 ; Rise       ; Clk             ;
;  ALU_Result_EX[27]             ; Clk        ; 28.617 ; 28.617 ; Rise       ; Clk             ;
;  ALU_Result_EX[28]             ; Clk        ; 30.076 ; 30.076 ; Rise       ; Clk             ;
;  ALU_Result_EX[29]             ; Clk        ; 29.771 ; 29.771 ; Rise       ; Clk             ;
;  ALU_Result_EX[30]             ; Clk        ; 30.696 ; 30.696 ; Rise       ; Clk             ;
;  ALU_Result_EX[31]             ; Clk        ; 30.325 ; 30.325 ; Rise       ; Clk             ;
; ALU_Result_MEM[*]              ; Clk        ; 13.508 ; 13.508 ; Rise       ; Clk             ;
;  ALU_Result_MEM[0]             ; Clk        ; 10.144 ; 10.144 ; Rise       ; Clk             ;
;  ALU_Result_MEM[1]             ; Clk        ; 9.874  ; 9.874  ; Rise       ; Clk             ;
;  ALU_Result_MEM[2]             ; Clk        ; 9.022  ; 9.022  ; Rise       ; Clk             ;
;  ALU_Result_MEM[3]             ; Clk        ; 8.390  ; 8.390  ; Rise       ; Clk             ;
;  ALU_Result_MEM[4]             ; Clk        ; 10.382 ; 10.382 ; Rise       ; Clk             ;
;  ALU_Result_MEM[5]             ; Clk        ; 10.318 ; 10.318 ; Rise       ; Clk             ;
;  ALU_Result_MEM[6]             ; Clk        ; 10.759 ; 10.759 ; Rise       ; Clk             ;
;  ALU_Result_MEM[7]             ; Clk        ; 10.357 ; 10.357 ; Rise       ; Clk             ;
;  ALU_Result_MEM[8]             ; Clk        ; 9.992  ; 9.992  ; Rise       ; Clk             ;
;  ALU_Result_MEM[9]             ; Clk        ; 10.635 ; 10.635 ; Rise       ; Clk             ;
;  ALU_Result_MEM[10]            ; Clk        ; 11.313 ; 11.313 ; Rise       ; Clk             ;
;  ALU_Result_MEM[11]            ; Clk        ; 9.332  ; 9.332  ; Rise       ; Clk             ;
;  ALU_Result_MEM[12]            ; Clk        ; 10.129 ; 10.129 ; Rise       ; Clk             ;
;  ALU_Result_MEM[13]            ; Clk        ; 10.920 ; 10.920 ; Rise       ; Clk             ;
;  ALU_Result_MEM[14]            ; Clk        ; 10.334 ; 10.334 ; Rise       ; Clk             ;
;  ALU_Result_MEM[15]            ; Clk        ; 10.541 ; 10.541 ; Rise       ; Clk             ;
;  ALU_Result_MEM[16]            ; Clk        ; 13.508 ; 13.508 ; Rise       ; Clk             ;
;  ALU_Result_MEM[17]            ; Clk        ; 11.059 ; 11.059 ; Rise       ; Clk             ;
;  ALU_Result_MEM[18]            ; Clk        ; 11.379 ; 11.379 ; Rise       ; Clk             ;
;  ALU_Result_MEM[19]            ; Clk        ; 10.328 ; 10.328 ; Rise       ; Clk             ;
;  ALU_Result_MEM[20]            ; Clk        ; 9.632  ; 9.632  ; Rise       ; Clk             ;
;  ALU_Result_MEM[21]            ; Clk        ; 10.689 ; 10.689 ; Rise       ; Clk             ;
;  ALU_Result_MEM[22]            ; Clk        ; 10.855 ; 10.855 ; Rise       ; Clk             ;
;  ALU_Result_MEM[23]            ; Clk        ; 9.475  ; 9.475  ; Rise       ; Clk             ;
;  ALU_Result_MEM[24]            ; Clk        ; 10.912 ; 10.912 ; Rise       ; Clk             ;
;  ALU_Result_MEM[25]            ; Clk        ; 10.445 ; 10.445 ; Rise       ; Clk             ;
;  ALU_Result_MEM[26]            ; Clk        ; 10.387 ; 10.387 ; Rise       ; Clk             ;
;  ALU_Result_MEM[27]            ; Clk        ; 9.988  ; 9.988  ; Rise       ; Clk             ;
;  ALU_Result_MEM[28]            ; Clk        ; 11.080 ; 11.080 ; Rise       ; Clk             ;
;  ALU_Result_MEM[29]            ; Clk        ; 11.186 ; 11.186 ; Rise       ; Clk             ;
;  ALU_Result_MEM[30]            ; Clk        ; 9.697  ; 9.697  ; Rise       ; Clk             ;
;  ALU_Result_MEM[31]            ; Clk        ; 11.163 ; 11.163 ; Rise       ; Clk             ;
; ALU_Result_WB[*]               ; Clk        ; 14.810 ; 14.810 ; Rise       ; Clk             ;
;  ALU_Result_WB[0]              ; Clk        ; 11.486 ; 11.486 ; Rise       ; Clk             ;
;  ALU_Result_WB[1]              ; Clk        ; 11.051 ; 11.051 ; Rise       ; Clk             ;
;  ALU_Result_WB[2]              ; Clk        ; 14.257 ; 14.257 ; Rise       ; Clk             ;
;  ALU_Result_WB[3]              ; Clk        ; 10.183 ; 10.183 ; Rise       ; Clk             ;
;  ALU_Result_WB[4]              ; Clk        ; 10.070 ; 10.070 ; Rise       ; Clk             ;
;  ALU_Result_WB[5]              ; Clk        ; 10.861 ; 10.861 ; Rise       ; Clk             ;
;  ALU_Result_WB[6]              ; Clk        ; 13.596 ; 13.596 ; Rise       ; Clk             ;
;  ALU_Result_WB[7]              ; Clk        ; 11.300 ; 11.300 ; Rise       ; Clk             ;
;  ALU_Result_WB[8]              ; Clk        ; 11.656 ; 11.656 ; Rise       ; Clk             ;
;  ALU_Result_WB[9]              ; Clk        ; 9.108  ; 9.108  ; Rise       ; Clk             ;
;  ALU_Result_WB[10]             ; Clk        ; 11.339 ; 11.339 ; Rise       ; Clk             ;
;  ALU_Result_WB[11]             ; Clk        ; 10.955 ; 10.955 ; Rise       ; Clk             ;
;  ALU_Result_WB[12]             ; Clk        ; 11.687 ; 11.687 ; Rise       ; Clk             ;
;  ALU_Result_WB[13]             ; Clk        ; 10.052 ; 10.052 ; Rise       ; Clk             ;
;  ALU_Result_WB[14]             ; Clk        ; 9.839  ; 9.839  ; Rise       ; Clk             ;
;  ALU_Result_WB[15]             ; Clk        ; 12.079 ; 12.079 ; Rise       ; Clk             ;
;  ALU_Result_WB[16]             ; Clk        ; 11.955 ; 11.955 ; Rise       ; Clk             ;
;  ALU_Result_WB[17]             ; Clk        ; 11.150 ; 11.150 ; Rise       ; Clk             ;
;  ALU_Result_WB[18]             ; Clk        ; 11.760 ; 11.760 ; Rise       ; Clk             ;
;  ALU_Result_WB[19]             ; Clk        ; 10.947 ; 10.947 ; Rise       ; Clk             ;
;  ALU_Result_WB[20]             ; Clk        ; 10.998 ; 10.998 ; Rise       ; Clk             ;
;  ALU_Result_WB[21]             ; Clk        ; 11.245 ; 11.245 ; Rise       ; Clk             ;
;  ALU_Result_WB[22]             ; Clk        ; 9.943  ; 9.943  ; Rise       ; Clk             ;
;  ALU_Result_WB[23]             ; Clk        ; 14.810 ; 14.810 ; Rise       ; Clk             ;
;  ALU_Result_WB[24]             ; Clk        ; 9.960  ; 9.960  ; Rise       ; Clk             ;
;  ALU_Result_WB[25]             ; Clk        ; 11.157 ; 11.157 ; Rise       ; Clk             ;
;  ALU_Result_WB[26]             ; Clk        ; 12.938 ; 12.938 ; Rise       ; Clk             ;
;  ALU_Result_WB[27]             ; Clk        ; 9.762  ; 9.762  ; Rise       ; Clk             ;
;  ALU_Result_WB[28]             ; Clk        ; 10.492 ; 10.492 ; Rise       ; Clk             ;
;  ALU_Result_WB[29]             ; Clk        ; 11.061 ; 11.061 ; Rise       ; Clk             ;
;  ALU_Result_WB[30]             ; Clk        ; 11.068 ; 11.068 ; Rise       ; Clk             ;
;  ALU_Result_WB[31]             ; Clk        ; 11.102 ; 11.102 ; Rise       ; Clk             ;
; Branch_ID                      ; Clk        ; 16.065 ; 16.065 ; Rise       ; Clk             ;
; Forward_A[*]                   ; Clk        ; 13.601 ; 13.601 ; Rise       ; Clk             ;
;  Forward_A[0]                  ; Clk        ; 13.601 ; 13.601 ; Rise       ; Clk             ;
;  Forward_A[1]                  ; Clk        ; 13.312 ; 13.312 ; Rise       ; Clk             ;
; Forward_B[*]                   ; Clk        ; 15.073 ; 15.073 ; Rise       ; Clk             ;
;  Forward_B[0]                  ; Clk        ; 15.073 ; 15.073 ; Rise       ; Clk             ;
;  Forward_B[1]                  ; Clk        ; 12.465 ; 12.465 ; Rise       ; Clk             ;
; Forward_C                      ; Clk        ; 14.740 ; 14.740 ; Rise       ; Clk             ;
; Forward_D                      ; Clk        ; 15.430 ; 15.430 ; Rise       ; Clk             ;
; Forward_Reg_Delay[*]           ; Clk        ; 15.263 ; 15.263 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[0]          ; Clk        ; 15.263 ; 15.263 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[1]          ; Clk        ; 15.103 ; 15.103 ; Rise       ; Clk             ;
; ID_Control_Noop                ; Clk        ; 19.124 ; 19.124 ; Rise       ; Clk             ;
; IF_ID_pipeline_stall           ; Clk        ; 19.114 ; 19.114 ; Rise       ; Clk             ;
; Instruction_EX[*]              ; Clk        ; 12.527 ; 12.527 ; Rise       ; Clk             ;
;  Instruction_EX[0]             ; Clk        ; 7.769  ; 7.769  ; Rise       ; Clk             ;
;  Instruction_EX[1]             ; Clk        ; 7.313  ; 7.313  ; Rise       ; Clk             ;
;  Instruction_EX[2]             ; Clk        ; 7.316  ; 7.316  ; Rise       ; Clk             ;
;  Instruction_EX[3]             ; Clk        ; 10.399 ; 10.399 ; Rise       ; Clk             ;
;  Instruction_EX[4]             ; Clk        ; 7.720  ; 7.720  ; Rise       ; Clk             ;
;  Instruction_EX[5]             ; Clk        ; 9.344  ; 9.344  ; Rise       ; Clk             ;
;  Instruction_EX[11]            ; Clk        ; 12.060 ; 12.060 ; Rise       ; Clk             ;
;  Instruction_EX[12]            ; Clk        ; 10.893 ; 10.893 ; Rise       ; Clk             ;
;  Instruction_EX[13]            ; Clk        ; 11.725 ; 11.725 ; Rise       ; Clk             ;
;  Instruction_EX[14]            ; Clk        ; 12.380 ; 12.380 ; Rise       ; Clk             ;
;  Instruction_EX[16]            ; Clk        ; 11.667 ; 11.667 ; Rise       ; Clk             ;
;  Instruction_EX[17]            ; Clk        ; 10.884 ; 10.884 ; Rise       ; Clk             ;
;  Instruction_EX[18]            ; Clk        ; 11.725 ; 11.725 ; Rise       ; Clk             ;
;  Instruction_EX[19]            ; Clk        ; 12.380 ; 12.380 ; Rise       ; Clk             ;
;  Instruction_EX[21]            ; Clk        ; 9.984  ; 9.984  ; Rise       ; Clk             ;
;  Instruction_EX[22]            ; Clk        ; 10.817 ; 10.817 ; Rise       ; Clk             ;
;  Instruction_EX[23]            ; Clk        ; 9.737  ; 9.737  ; Rise       ; Clk             ;
;  Instruction_EX[26]            ; Clk        ; 7.760  ; 7.760  ; Rise       ; Clk             ;
;  Instruction_EX[27]            ; Clk        ; 7.776  ; 7.776  ; Rise       ; Clk             ;
;  Instruction_EX[28]            ; Clk        ; 12.527 ; 12.527 ; Rise       ; Clk             ;
;  Instruction_EX[31]            ; Clk        ; 7.791  ; 7.791  ; Rise       ; Clk             ;
; Instruction_ID[*]              ; Clk        ; 15.437 ; 15.437 ; Rise       ; Clk             ;
;  Instruction_ID[0]             ; Clk        ; 13.633 ; 13.633 ; Rise       ; Clk             ;
;  Instruction_ID[1]             ; Clk        ; 10.885 ; 10.885 ; Rise       ; Clk             ;
;  Instruction_ID[2]             ; Clk        ; 12.805 ; 12.805 ; Rise       ; Clk             ;
;  Instruction_ID[3]             ; Clk        ; 15.046 ; 15.046 ; Rise       ; Clk             ;
;  Instruction_ID[4]             ; Clk        ; 13.328 ; 13.328 ; Rise       ; Clk             ;
;  Instruction_ID[5]             ; Clk        ; 13.861 ; 13.861 ; Rise       ; Clk             ;
;  Instruction_ID[11]            ; Clk        ; 12.296 ; 12.296 ; Rise       ; Clk             ;
;  Instruction_ID[12]            ; Clk        ; 11.502 ; 11.502 ; Rise       ; Clk             ;
;  Instruction_ID[13]            ; Clk        ; 12.585 ; 12.585 ; Rise       ; Clk             ;
;  Instruction_ID[14]            ; Clk        ; 14.690 ; 14.690 ; Rise       ; Clk             ;
;  Instruction_ID[16]            ; Clk        ; 11.170 ; 11.170 ; Rise       ; Clk             ;
;  Instruction_ID[17]            ; Clk        ; 11.625 ; 11.625 ; Rise       ; Clk             ;
;  Instruction_ID[18]            ; Clk        ; 12.593 ; 12.593 ; Rise       ; Clk             ;
;  Instruction_ID[19]            ; Clk        ; 14.690 ; 14.690 ; Rise       ; Clk             ;
;  Instruction_ID[21]            ; Clk        ; 13.851 ; 13.851 ; Rise       ; Clk             ;
;  Instruction_ID[22]            ; Clk        ; 11.166 ; 11.166 ; Rise       ; Clk             ;
;  Instruction_ID[23]            ; Clk        ; 15.066 ; 15.066 ; Rise       ; Clk             ;
;  Instruction_ID[26]            ; Clk        ; 15.401 ; 15.401 ; Rise       ; Clk             ;
;  Instruction_ID[27]            ; Clk        ; 11.217 ; 11.217 ; Rise       ; Clk             ;
;  Instruction_ID[28]            ; Clk        ; 15.046 ; 15.046 ; Rise       ; Clk             ;
;  Instruction_ID[31]            ; Clk        ; 15.437 ; 15.437 ; Rise       ; Clk             ;
; Instruction_IF[*]              ; Clk        ; 29.203 ; 29.203 ; Rise       ; Clk             ;
;  Instruction_IF[0]             ; Clk        ; 25.760 ; 25.760 ; Rise       ; Clk             ;
;  Instruction_IF[1]             ; Clk        ; 27.228 ; 27.228 ; Rise       ; Clk             ;
;  Instruction_IF[2]             ; Clk        ; 26.199 ; 26.199 ; Rise       ; Clk             ;
;  Instruction_IF[3]             ; Clk        ; 28.515 ; 28.515 ; Rise       ; Clk             ;
;  Instruction_IF[4]             ; Clk        ; 25.613 ; 25.613 ; Rise       ; Clk             ;
;  Instruction_IF[5]             ; Clk        ; 26.648 ; 26.648 ; Rise       ; Clk             ;
;  Instruction_IF[11]            ; Clk        ; 25.565 ; 25.565 ; Rise       ; Clk             ;
;  Instruction_IF[12]            ; Clk        ; 28.558 ; 28.558 ; Rise       ; Clk             ;
;  Instruction_IF[13]            ; Clk        ; 29.158 ; 29.158 ; Rise       ; Clk             ;
;  Instruction_IF[14]            ; Clk        ; 28.710 ; 28.710 ; Rise       ; Clk             ;
;  Instruction_IF[16]            ; Clk        ; 25.219 ; 25.219 ; Rise       ; Clk             ;
;  Instruction_IF[17]            ; Clk        ; 24.857 ; 24.857 ; Rise       ; Clk             ;
;  Instruction_IF[18]            ; Clk        ; 29.203 ; 29.203 ; Rise       ; Clk             ;
;  Instruction_IF[19]            ; Clk        ; 28.361 ; 28.361 ; Rise       ; Clk             ;
;  Instruction_IF[21]            ; Clk        ; 26.648 ; 26.648 ; Rise       ; Clk             ;
;  Instruction_IF[22]            ; Clk        ; 25.807 ; 25.807 ; Rise       ; Clk             ;
;  Instruction_IF[23]            ; Clk        ; 28.485 ; 28.485 ; Rise       ; Clk             ;
;  Instruction_IF[26]            ; Clk        ; 28.841 ; 28.841 ; Rise       ; Clk             ;
;  Instruction_IF[27]            ; Clk        ; 26.010 ; 26.010 ; Rise       ; Clk             ;
;  Instruction_IF[28]            ; Clk        ; 28.515 ; 28.515 ; Rise       ; Clk             ;
;  Instruction_IF[31]            ; Clk        ; 28.871 ; 28.871 ; Rise       ; Clk             ;
; MemRead_ID                     ; Clk        ; 22.770 ; 22.770 ; Rise       ; Clk             ;
; MemtoReg_ID                    ; Clk        ; 22.740 ; 22.740 ; Rise       ; Clk             ;
; Next_PC_IF[*]                  ; Clk        ; 28.643 ; 28.643 ; Rise       ; Clk             ;
;  Next_PC_IF[0]                 ; Clk        ; 25.481 ; 25.481 ; Rise       ; Clk             ;
;  Next_PC_IF[1]                 ; Clk        ; 25.438 ; 25.438 ; Rise       ; Clk             ;
;  Next_PC_IF[2]                 ; Clk        ; 25.568 ; 25.568 ; Rise       ; Clk             ;
;  Next_PC_IF[3]                 ; Clk        ; 24.132 ; 24.132 ; Rise       ; Clk             ;
;  Next_PC_IF[4]                 ; Clk        ; 28.643 ; 28.643 ; Rise       ; Clk             ;
;  Next_PC_IF[5]                 ; Clk        ; 25.025 ; 25.025 ; Rise       ; Clk             ;
;  Next_PC_IF[6]                 ; Clk        ; 26.154 ; 26.154 ; Rise       ; Clk             ;
;  Next_PC_IF[7]                 ; Clk        ; 24.723 ; 24.723 ; Rise       ; Clk             ;
;  Next_PC_IF[8]                 ; Clk        ; 26.671 ; 26.671 ; Rise       ; Clk             ;
;  Next_PC_IF[9]                 ; Clk        ; 26.549 ; 26.549 ; Rise       ; Clk             ;
;  Next_PC_IF[10]                ; Clk        ; 24.583 ; 24.583 ; Rise       ; Clk             ;
;  Next_PC_IF[11]                ; Clk        ; 26.027 ; 26.027 ; Rise       ; Clk             ;
;  Next_PC_IF[12]                ; Clk        ; 25.739 ; 25.739 ; Rise       ; Clk             ;
;  Next_PC_IF[13]                ; Clk        ; 25.811 ; 25.811 ; Rise       ; Clk             ;
;  Next_PC_IF[14]                ; Clk        ; 25.746 ; 25.746 ; Rise       ; Clk             ;
;  Next_PC_IF[15]                ; Clk        ; 26.816 ; 26.816 ; Rise       ; Clk             ;
;  Next_PC_IF[16]                ; Clk        ; 25.740 ; 25.740 ; Rise       ; Clk             ;
;  Next_PC_IF[17]                ; Clk        ; 25.050 ; 25.050 ; Rise       ; Clk             ;
;  Next_PC_IF[18]                ; Clk        ; 25.815 ; 25.815 ; Rise       ; Clk             ;
;  Next_PC_IF[19]                ; Clk        ; 27.464 ; 27.464 ; Rise       ; Clk             ;
;  Next_PC_IF[20]                ; Clk        ; 25.707 ; 25.707 ; Rise       ; Clk             ;
;  Next_PC_IF[21]                ; Clk        ; 24.978 ; 24.978 ; Rise       ; Clk             ;
;  Next_PC_IF[22]                ; Clk        ; 28.466 ; 28.466 ; Rise       ; Clk             ;
;  Next_PC_IF[23]                ; Clk        ; 25.374 ; 25.374 ; Rise       ; Clk             ;
;  Next_PC_IF[24]                ; Clk        ; 26.404 ; 26.404 ; Rise       ; Clk             ;
;  Next_PC_IF[25]                ; Clk        ; 27.134 ; 27.134 ; Rise       ; Clk             ;
;  Next_PC_IF[26]                ; Clk        ; 26.521 ; 26.521 ; Rise       ; Clk             ;
;  Next_PC_IF[27]                ; Clk        ; 24.832 ; 24.832 ; Rise       ; Clk             ;
;  Next_PC_IF[28]                ; Clk        ; 27.560 ; 27.560 ; Rise       ; Clk             ;
;  Next_PC_IF[29]                ; Clk        ; 27.641 ; 27.641 ; Rise       ; Clk             ;
;  Next_PC_IF[30]                ; Clk        ; 27.316 ; 27.316 ; Rise       ; Clk             ;
;  Next_PC_IF[31]                ; Clk        ; 27.757 ; 27.757 ; Rise       ; Clk             ;
; PCSrc_ID                       ; Clk        ; 22.998 ; 22.998 ; Rise       ; Clk             ;
; PC_Plus_4_IF[*]                ; Clk        ; 17.635 ; 17.635 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[0]               ; Clk        ; 12.720 ; 12.720 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[1]               ; Clk        ; 12.894 ; 12.894 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[2]               ; Clk        ; 12.809 ; 12.809 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[3]               ; Clk        ; 12.592 ; 12.592 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[4]               ; Clk        ; 13.022 ; 13.022 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[5]               ; Clk        ; 17.095 ; 17.095 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[6]               ; Clk        ; 13.926 ; 13.926 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[7]               ; Clk        ; 13.198 ; 13.198 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[8]               ; Clk        ; 12.434 ; 12.434 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[9]               ; Clk        ; 13.290 ; 13.290 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[10]              ; Clk        ; 14.401 ; 14.401 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[11]              ; Clk        ; 13.967 ; 13.967 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[12]              ; Clk        ; 14.628 ; 14.628 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[13]              ; Clk        ; 14.352 ; 14.352 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[14]              ; Clk        ; 14.445 ; 14.445 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[15]              ; Clk        ; 15.175 ; 15.175 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[16]              ; Clk        ; 17.210 ; 17.210 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[17]              ; Clk        ; 13.611 ; 13.611 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[18]              ; Clk        ; 13.747 ; 13.747 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[19]              ; Clk        ; 14.457 ; 14.457 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[20]              ; Clk        ; 14.834 ; 14.834 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[21]              ; Clk        ; 14.817 ; 14.817 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[22]              ; Clk        ; 13.743 ; 13.743 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[23]              ; Clk        ; 17.635 ; 17.635 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[24]              ; Clk        ; 14.390 ; 14.390 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[25]              ; Clk        ; 16.638 ; 16.638 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[26]              ; Clk        ; 14.590 ; 14.590 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[27]              ; Clk        ; 14.531 ; 14.531 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[28]              ; Clk        ; 15.328 ; 15.328 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[29]              ; Clk        ; 14.705 ; 14.705 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[30]              ; Clk        ; 13.813 ; 13.813 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[31]              ; Clk        ; 15.294 ; 15.294 ; Rise       ; Clk             ;
; Read_Address_1_ID[*]           ; Clk        ; 15.030 ; 15.030 ; Rise       ; Clk             ;
;  Read_Address_1_ID[0]          ; Clk        ; 13.861 ; 13.861 ; Rise       ; Clk             ;
;  Read_Address_1_ID[1]          ; Clk        ; 11.156 ; 11.156 ; Rise       ; Clk             ;
;  Read_Address_1_ID[2]          ; Clk        ; 15.030 ; 15.030 ; Rise       ; Clk             ;
; Read_Data_1_ID[*]              ; Clk        ; 21.755 ; 21.755 ; Rise       ; Clk             ;
;  Read_Data_1_ID[0]             ; Clk        ; 18.926 ; 18.926 ; Rise       ; Clk             ;
;  Read_Data_1_ID[1]             ; Clk        ; 18.366 ; 18.366 ; Rise       ; Clk             ;
;  Read_Data_1_ID[2]             ; Clk        ; 18.950 ; 18.950 ; Rise       ; Clk             ;
;  Read_Data_1_ID[3]             ; Clk        ; 17.646 ; 17.646 ; Rise       ; Clk             ;
;  Read_Data_1_ID[4]             ; Clk        ; 18.245 ; 18.245 ; Rise       ; Clk             ;
;  Read_Data_1_ID[5]             ; Clk        ; 16.695 ; 16.695 ; Rise       ; Clk             ;
;  Read_Data_1_ID[6]             ; Clk        ; 17.281 ; 17.281 ; Rise       ; Clk             ;
;  Read_Data_1_ID[7]             ; Clk        ; 17.698 ; 17.698 ; Rise       ; Clk             ;
;  Read_Data_1_ID[8]             ; Clk        ; 20.040 ; 20.040 ; Rise       ; Clk             ;
;  Read_Data_1_ID[9]             ; Clk        ; 19.186 ; 19.186 ; Rise       ; Clk             ;
;  Read_Data_1_ID[10]            ; Clk        ; 18.543 ; 18.543 ; Rise       ; Clk             ;
;  Read_Data_1_ID[11]            ; Clk        ; 19.419 ; 19.419 ; Rise       ; Clk             ;
;  Read_Data_1_ID[12]            ; Clk        ; 17.869 ; 17.869 ; Rise       ; Clk             ;
;  Read_Data_1_ID[13]            ; Clk        ; 16.556 ; 16.556 ; Rise       ; Clk             ;
;  Read_Data_1_ID[14]            ; Clk        ; 17.361 ; 17.361 ; Rise       ; Clk             ;
;  Read_Data_1_ID[15]            ; Clk        ; 18.846 ; 18.846 ; Rise       ; Clk             ;
;  Read_Data_1_ID[16]            ; Clk        ; 19.296 ; 19.296 ; Rise       ; Clk             ;
;  Read_Data_1_ID[17]            ; Clk        ; 18.235 ; 18.235 ; Rise       ; Clk             ;
;  Read_Data_1_ID[18]            ; Clk        ; 18.680 ; 18.680 ; Rise       ; Clk             ;
;  Read_Data_1_ID[19]            ; Clk        ; 18.453 ; 18.453 ; Rise       ; Clk             ;
;  Read_Data_1_ID[20]            ; Clk        ; 18.032 ; 18.032 ; Rise       ; Clk             ;
;  Read_Data_1_ID[21]            ; Clk        ; 18.900 ; 18.900 ; Rise       ; Clk             ;
;  Read_Data_1_ID[22]            ; Clk        ; 16.949 ; 16.949 ; Rise       ; Clk             ;
;  Read_Data_1_ID[23]            ; Clk        ; 17.135 ; 17.135 ; Rise       ; Clk             ;
;  Read_Data_1_ID[24]            ; Clk        ; 19.149 ; 19.149 ; Rise       ; Clk             ;
;  Read_Data_1_ID[25]            ; Clk        ; 21.755 ; 21.755 ; Rise       ; Clk             ;
;  Read_Data_1_ID[26]            ; Clk        ; 17.790 ; 17.790 ; Rise       ; Clk             ;
;  Read_Data_1_ID[27]            ; Clk        ; 20.549 ; 20.549 ; Rise       ; Clk             ;
;  Read_Data_1_ID[28]            ; Clk        ; 16.531 ; 16.531 ; Rise       ; Clk             ;
;  Read_Data_1_ID[29]            ; Clk        ; 17.291 ; 17.291 ; Rise       ; Clk             ;
;  Read_Data_1_ID[30]            ; Clk        ; 18.821 ; 18.821 ; Rise       ; Clk             ;
;  Read_Data_1_ID[31]            ; Clk        ; 17.323 ; 17.323 ; Rise       ; Clk             ;
; Read_Data_WB[*]                ; Clk        ; 15.329 ; 15.329 ; Rise       ; Clk             ;
;  Read_Data_WB[0]               ; Clk        ; 11.808 ; 11.808 ; Rise       ; Clk             ;
;  Read_Data_WB[1]               ; Clk        ; 11.521 ; 11.521 ; Rise       ; Clk             ;
;  Read_Data_WB[2]               ; Clk        ; 10.484 ; 10.484 ; Rise       ; Clk             ;
;  Read_Data_WB[3]               ; Clk        ; 11.059 ; 11.059 ; Rise       ; Clk             ;
;  Read_Data_WB[4]               ; Clk        ; 9.508  ; 9.508  ; Rise       ; Clk             ;
;  Read_Data_WB[5]               ; Clk        ; 9.608  ; 9.608  ; Rise       ; Clk             ;
;  Read_Data_WB[6]               ; Clk        ; 12.154 ; 12.154 ; Rise       ; Clk             ;
;  Read_Data_WB[7]               ; Clk        ; 10.284 ; 10.284 ; Rise       ; Clk             ;
;  Read_Data_WB[8]               ; Clk        ; 11.597 ; 11.597 ; Rise       ; Clk             ;
;  Read_Data_WB[9]               ; Clk        ; 10.527 ; 10.527 ; Rise       ; Clk             ;
;  Read_Data_WB[10]              ; Clk        ; 10.704 ; 10.704 ; Rise       ; Clk             ;
;  Read_Data_WB[11]              ; Clk        ; 10.263 ; 10.263 ; Rise       ; Clk             ;
;  Read_Data_WB[12]              ; Clk        ; 10.365 ; 10.365 ; Rise       ; Clk             ;
;  Read_Data_WB[13]              ; Clk        ; 14.659 ; 14.659 ; Rise       ; Clk             ;
;  Read_Data_WB[14]              ; Clk        ; 15.329 ; 15.329 ; Rise       ; Clk             ;
;  Read_Data_WB[15]              ; Clk        ; 12.315 ; 12.315 ; Rise       ; Clk             ;
;  Read_Data_WB[16]              ; Clk        ; 12.633 ; 12.633 ; Rise       ; Clk             ;
;  Read_Data_WB[17]              ; Clk        ; 12.975 ; 12.975 ; Rise       ; Clk             ;
;  Read_Data_WB[18]              ; Clk        ; 10.169 ; 10.169 ; Rise       ; Clk             ;
;  Read_Data_WB[19]              ; Clk        ; 11.653 ; 11.653 ; Rise       ; Clk             ;
;  Read_Data_WB[20]              ; Clk        ; 10.843 ; 10.843 ; Rise       ; Clk             ;
;  Read_Data_WB[21]              ; Clk        ; 11.617 ; 11.617 ; Rise       ; Clk             ;
;  Read_Data_WB[22]              ; Clk        ; 10.604 ; 10.604 ; Rise       ; Clk             ;
;  Read_Data_WB[23]              ; Clk        ; 11.497 ; 11.497 ; Rise       ; Clk             ;
;  Read_Data_WB[24]              ; Clk        ; 11.005 ; 11.005 ; Rise       ; Clk             ;
;  Read_Data_WB[25]              ; Clk        ; 9.854  ; 9.854  ; Rise       ; Clk             ;
;  Read_Data_WB[26]              ; Clk        ; 10.760 ; 10.760 ; Rise       ; Clk             ;
;  Read_Data_WB[27]              ; Clk        ; 11.833 ; 11.833 ; Rise       ; Clk             ;
;  Read_Data_WB[28]              ; Clk        ; 11.335 ; 11.335 ; Rise       ; Clk             ;
;  Read_Data_WB[29]              ; Clk        ; 9.841  ; 9.841  ; Rise       ; Clk             ;
;  Read_Data_WB[30]              ; Clk        ; 11.169 ; 11.169 ; Rise       ; Clk             ;
;  Read_Data_WB[31]              ; Clk        ; 9.075  ; 9.075  ; Rise       ; Clk             ;
; Read_Data_forward_MEM_MEM[*]   ; Clk        ; 16.310 ; 16.310 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[0]  ; Clk        ; 12.200 ; 12.200 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[1]  ; Clk        ; 12.530 ; 12.530 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[2]  ; Clk        ; 11.147 ; 11.147 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[3]  ; Clk        ; 11.194 ; 11.194 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[4]  ; Clk        ; 15.492 ; 15.492 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[5]  ; Clk        ; 13.805 ; 13.805 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[6]  ; Clk        ; 14.801 ; 14.801 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[7]  ; Clk        ; 16.310 ; 16.310 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[8]  ; Clk        ; 11.626 ; 11.626 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[9]  ; Clk        ; 16.174 ; 16.174 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[10] ; Clk        ; 12.896 ; 12.896 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[11] ; Clk        ; 11.251 ; 11.251 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[12] ; Clk        ; 11.383 ; 11.383 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[13] ; Clk        ; 13.433 ; 13.433 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[14] ; Clk        ; 13.810 ; 13.810 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[15] ; Clk        ; 11.769 ; 11.769 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[16] ; Clk        ; 11.439 ; 11.439 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[17] ; Clk        ; 12.777 ; 12.777 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[18] ; Clk        ; 15.157 ; 15.157 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[19] ; Clk        ; 16.102 ; 16.102 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[20] ; Clk        ; 12.050 ; 12.050 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[21] ; Clk        ; 12.188 ; 12.188 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[22] ; Clk        ; 12.358 ; 12.358 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[23] ; Clk        ; 12.477 ; 12.477 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[24] ; Clk        ; 11.795 ; 11.795 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[25] ; Clk        ; 12.979 ; 12.979 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[26] ; Clk        ; 15.912 ; 15.912 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[27] ; Clk        ; 12.594 ; 12.594 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[28] ; Clk        ; 12.956 ; 12.956 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[29] ; Clk        ; 11.450 ; 11.450 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[30] ; Clk        ; 11.753 ; 11.753 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[31] ; Clk        ; 11.431 ; 11.431 ; Rise       ; Clk             ;
; Write_Data_MEM[*]              ; Clk        ; 16.310 ; 16.310 ; Rise       ; Clk             ;
;  Write_Data_MEM[0]             ; Clk        ; 12.220 ; 12.220 ; Rise       ; Clk             ;
;  Write_Data_MEM[1]             ; Clk        ; 12.521 ; 12.521 ; Rise       ; Clk             ;
;  Write_Data_MEM[2]             ; Clk        ; 11.117 ; 11.117 ; Rise       ; Clk             ;
;  Write_Data_MEM[3]             ; Clk        ; 11.194 ; 11.194 ; Rise       ; Clk             ;
;  Write_Data_MEM[4]             ; Clk        ; 15.492 ; 15.492 ; Rise       ; Clk             ;
;  Write_Data_MEM[5]             ; Clk        ; 13.805 ; 13.805 ; Rise       ; Clk             ;
;  Write_Data_MEM[6]             ; Clk        ; 14.751 ; 14.751 ; Rise       ; Clk             ;
;  Write_Data_MEM[7]             ; Clk        ; 16.310 ; 16.310 ; Rise       ; Clk             ;
;  Write_Data_MEM[8]             ; Clk        ; 11.616 ; 11.616 ; Rise       ; Clk             ;
;  Write_Data_MEM[9]             ; Clk        ; 15.528 ; 15.528 ; Rise       ; Clk             ;
;  Write_Data_MEM[10]            ; Clk        ; 12.911 ; 12.911 ; Rise       ; Clk             ;
;  Write_Data_MEM[11]            ; Clk        ; 10.492 ; 10.492 ; Rise       ; Clk             ;
;  Write_Data_MEM[12]            ; Clk        ; 11.731 ; 11.731 ; Rise       ; Clk             ;
;  Write_Data_MEM[13]            ; Clk        ; 13.453 ; 13.453 ; Rise       ; Clk             ;
;  Write_Data_MEM[14]            ; Clk        ; 13.810 ; 13.810 ; Rise       ; Clk             ;
;  Write_Data_MEM[15]            ; Clk        ; 11.799 ; 11.799 ; Rise       ; Clk             ;
;  Write_Data_MEM[16]            ; Clk        ; 11.449 ; 11.449 ; Rise       ; Clk             ;
;  Write_Data_MEM[17]            ; Clk        ; 12.797 ; 12.797 ; Rise       ; Clk             ;
;  Write_Data_MEM[18]            ; Clk        ; 15.167 ; 15.167 ; Rise       ; Clk             ;
;  Write_Data_MEM[19]            ; Clk        ; 16.136 ; 16.136 ; Rise       ; Clk             ;
;  Write_Data_MEM[20]            ; Clk        ; 12.030 ; 12.030 ; Rise       ; Clk             ;
;  Write_Data_MEM[21]            ; Clk        ; 12.188 ; 12.188 ; Rise       ; Clk             ;
;  Write_Data_MEM[22]            ; Clk        ; 12.378 ; 12.378 ; Rise       ; Clk             ;
;  Write_Data_MEM[23]            ; Clk        ; 12.467 ; 12.467 ; Rise       ; Clk             ;
;  Write_Data_MEM[24]            ; Clk        ; 11.795 ; 11.795 ; Rise       ; Clk             ;
;  Write_Data_MEM[25]            ; Clk        ; 12.979 ; 12.979 ; Rise       ; Clk             ;
;  Write_Data_MEM[26]            ; Clk        ; 15.922 ; 15.922 ; Rise       ; Clk             ;
;  Write_Data_MEM[27]            ; Clk        ; 12.594 ; 12.594 ; Rise       ; Clk             ;
;  Write_Data_MEM[28]            ; Clk        ; 12.986 ; 12.986 ; Rise       ; Clk             ;
;  Write_Data_MEM[29]            ; Clk        ; 11.450 ; 11.450 ; Rise       ; Clk             ;
;  Write_Data_MEM[30]            ; Clk        ; 11.753 ; 11.753 ; Rise       ; Clk             ;
;  Write_Data_MEM[31]            ; Clk        ; 11.431 ; 11.431 ; Rise       ; Clk             ;
; Write_Data_WB[*]               ; Clk        ; 15.868 ; 15.868 ; Rise       ; Clk             ;
;  Write_Data_WB[0]              ; Clk        ; 11.543 ; 11.543 ; Rise       ; Clk             ;
;  Write_Data_WB[1]              ; Clk        ; 13.672 ; 13.672 ; Rise       ; Clk             ;
;  Write_Data_WB[2]              ; Clk        ; 13.102 ; 13.102 ; Rise       ; Clk             ;
;  Write_Data_WB[3]              ; Clk        ; 12.000 ; 12.000 ; Rise       ; Clk             ;
;  Write_Data_WB[4]              ; Clk        ; 10.885 ; 10.885 ; Rise       ; Clk             ;
;  Write_Data_WB[5]              ; Clk        ; 11.378 ; 11.378 ; Rise       ; Clk             ;
;  Write_Data_WB[6]              ; Clk        ; 13.151 ; 13.151 ; Rise       ; Clk             ;
;  Write_Data_WB[7]              ; Clk        ; 12.487 ; 12.487 ; Rise       ; Clk             ;
;  Write_Data_WB[8]              ; Clk        ; 15.868 ; 15.868 ; Rise       ; Clk             ;
;  Write_Data_WB[9]              ; Clk        ; 12.240 ; 12.240 ; Rise       ; Clk             ;
;  Write_Data_WB[10]             ; Clk        ; 13.740 ; 13.740 ; Rise       ; Clk             ;
;  Write_Data_WB[11]             ; Clk        ; 12.975 ; 12.975 ; Rise       ; Clk             ;
;  Write_Data_WB[12]             ; Clk        ; 13.992 ; 13.992 ; Rise       ; Clk             ;
;  Write_Data_WB[13]             ; Clk        ; 12.472 ; 12.472 ; Rise       ; Clk             ;
;  Write_Data_WB[14]             ; Clk        ; 11.992 ; 11.992 ; Rise       ; Clk             ;
;  Write_Data_WB[15]             ; Clk        ; 12.484 ; 12.484 ; Rise       ; Clk             ;
;  Write_Data_WB[16]             ; Clk        ; 10.440 ; 10.440 ; Rise       ; Clk             ;
;  Write_Data_WB[17]             ; Clk        ; 12.151 ; 12.151 ; Rise       ; Clk             ;
;  Write_Data_WB[18]             ; Clk        ; 15.371 ; 15.371 ; Rise       ; Clk             ;
;  Write_Data_WB[19]             ; Clk        ; 13.749 ; 13.749 ; Rise       ; Clk             ;
;  Write_Data_WB[20]             ; Clk        ; 11.729 ; 11.729 ; Rise       ; Clk             ;
;  Write_Data_WB[21]             ; Clk        ; 12.563 ; 12.563 ; Rise       ; Clk             ;
;  Write_Data_WB[22]             ; Clk        ; 14.254 ; 14.254 ; Rise       ; Clk             ;
;  Write_Data_WB[23]             ; Clk        ; 12.588 ; 12.588 ; Rise       ; Clk             ;
;  Write_Data_WB[24]             ; Clk        ; 11.622 ; 11.622 ; Rise       ; Clk             ;
;  Write_Data_WB[25]             ; Clk        ; 12.042 ; 12.042 ; Rise       ; Clk             ;
;  Write_Data_WB[26]             ; Clk        ; 12.509 ; 12.509 ; Rise       ; Clk             ;
;  Write_Data_WB[27]             ; Clk        ; 13.490 ; 13.490 ; Rise       ; Clk             ;
;  Write_Data_WB[28]             ; Clk        ; 11.662 ; 11.662 ; Rise       ; Clk             ;
;  Write_Data_WB[29]             ; Clk        ; 12.024 ; 12.024 ; Rise       ; Clk             ;
;  Write_Data_WB[30]             ; Clk        ; 11.690 ; 11.690 ; Rise       ; Clk             ;
;  Write_Data_WB[31]             ; Clk        ; 11.412 ; 11.412 ; Rise       ; Clk             ;
; Write_Register_EX[*]           ; Clk        ; 14.017 ; 14.017 ; Rise       ; Clk             ;
;  Write_Register_EX[0]          ; Clk        ; 14.017 ; 14.017 ; Rise       ; Clk             ;
;  Write_Register_EX[1]          ; Clk        ; 13.234 ; 13.234 ; Rise       ; Clk             ;
;  Write_Register_EX[2]          ; Clk        ; 11.703 ; 11.703 ; Rise       ; Clk             ;
;  Write_Register_EX[3]          ; Clk        ; 12.070 ; 12.070 ; Rise       ; Clk             ;
; Zero_EX                        ; Clk        ; 39.690 ; 39.690 ; Rise       ; Clk             ;
; Zero_ID                        ; Clk        ; 21.968 ; 21.968 ; Rise       ; Clk             ;
; pc_stall                       ; Clk        ; 19.124 ; 19.124 ; Rise       ; Clk             ;
+--------------------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                    ; Clk        ; 14.655 ; 14.655 ; Rise       ; Clk             ;
;  ALUOp_ID[0]                   ; Clk        ; 15.754 ; 15.754 ; Rise       ; Clk             ;
;  ALUOp_ID[1]                   ; Clk        ; 14.655 ; 14.655 ; Rise       ; Clk             ;
; ALUSrc_ID                      ; Clk        ; 14.522 ; 14.522 ; Rise       ; Clk             ;
; ALU_Control_EX[*]              ; Clk        ; 10.536 ; 10.536 ; Rise       ; Clk             ;
;  ALU_Control_EX[0]             ; Clk        ; 11.647 ; 11.647 ; Rise       ; Clk             ;
;  ALU_Control_EX[1]             ; Clk        ; 12.267 ; 12.267 ; Rise       ; Clk             ;
;  ALU_Control_EX[2]             ; Clk        ; 10.536 ; 10.536 ; Rise       ; Clk             ;
;  ALU_Control_EX[3]             ; Clk        ; 12.537 ; 12.537 ; Rise       ; Clk             ;
; ALU_Data_2_EX[*]               ; Clk        ; 10.395 ; 10.395 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[0]              ; Clk        ; 11.449 ; 11.449 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[1]              ; Clk        ; 11.536 ; 11.536 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[2]              ; Clk        ; 10.861 ; 10.861 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[3]              ; Clk        ; 11.870 ; 11.870 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[4]              ; Clk        ; 10.709 ; 10.709 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[5]              ; Clk        ; 11.972 ; 11.972 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[6]              ; Clk        ; 12.533 ; 12.533 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[7]              ; Clk        ; 12.382 ; 12.382 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[8]              ; Clk        ; 14.166 ; 14.166 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[9]              ; Clk        ; 11.883 ; 11.883 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[10]             ; Clk        ; 12.499 ; 12.499 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[11]             ; Clk        ; 10.795 ; 10.795 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[12]             ; Clk        ; 10.672 ; 10.672 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[13]             ; Clk        ; 11.800 ; 11.800 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[14]             ; Clk        ; 11.815 ; 11.815 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[15]             ; Clk        ; 12.798 ; 12.798 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[16]             ; Clk        ; 11.938 ; 11.938 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[17]             ; Clk        ; 10.395 ; 10.395 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[18]             ; Clk        ; 12.329 ; 12.329 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[19]             ; Clk        ; 11.700 ; 11.700 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[20]             ; Clk        ; 12.125 ; 12.125 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[21]             ; Clk        ; 12.210 ; 12.210 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[22]             ; Clk        ; 11.764 ; 11.764 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[23]             ; Clk        ; 11.467 ; 11.467 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[24]             ; Clk        ; 10.881 ; 10.881 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[25]             ; Clk        ; 11.756 ; 11.756 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[26]             ; Clk        ; 13.182 ; 13.182 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[27]             ; Clk        ; 13.141 ; 13.141 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[28]             ; Clk        ; 11.620 ; 11.620 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[29]             ; Clk        ; 11.032 ; 11.032 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[30]             ; Clk        ; 12.131 ; 12.131 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[31]             ; Clk        ; 12.425 ; 12.425 ; Rise       ; Clk             ;
; ALU_Result_EX[*]               ; Clk        ; 12.173 ; 12.173 ; Rise       ; Clk             ;
;  ALU_Result_EX[0]              ; Clk        ; 12.617 ; 12.617 ; Rise       ; Clk             ;
;  ALU_Result_EX[1]              ; Clk        ; 12.595 ; 12.595 ; Rise       ; Clk             ;
;  ALU_Result_EX[2]              ; Clk        ; 13.547 ; 13.547 ; Rise       ; Clk             ;
;  ALU_Result_EX[3]              ; Clk        ; 12.173 ; 12.173 ; Rise       ; Clk             ;
;  ALU_Result_EX[4]              ; Clk        ; 13.594 ; 13.594 ; Rise       ; Clk             ;
;  ALU_Result_EX[5]              ; Clk        ; 15.077 ; 15.077 ; Rise       ; Clk             ;
;  ALU_Result_EX[6]              ; Clk        ; 13.582 ; 13.582 ; Rise       ; Clk             ;
;  ALU_Result_EX[7]              ; Clk        ; 14.957 ; 14.957 ; Rise       ; Clk             ;
;  ALU_Result_EX[8]              ; Clk        ; 14.772 ; 14.772 ; Rise       ; Clk             ;
;  ALU_Result_EX[9]              ; Clk        ; 16.234 ; 16.234 ; Rise       ; Clk             ;
;  ALU_Result_EX[10]             ; Clk        ; 14.212 ; 14.212 ; Rise       ; Clk             ;
;  ALU_Result_EX[11]             ; Clk        ; 15.556 ; 15.556 ; Rise       ; Clk             ;
;  ALU_Result_EX[12]             ; Clk        ; 13.768 ; 13.768 ; Rise       ; Clk             ;
;  ALU_Result_EX[13]             ; Clk        ; 12.752 ; 12.752 ; Rise       ; Clk             ;
;  ALU_Result_EX[14]             ; Clk        ; 14.937 ; 14.937 ; Rise       ; Clk             ;
;  ALU_Result_EX[15]             ; Clk        ; 15.148 ; 15.148 ; Rise       ; Clk             ;
;  ALU_Result_EX[16]             ; Clk        ; 14.347 ; 14.347 ; Rise       ; Clk             ;
;  ALU_Result_EX[17]             ; Clk        ; 14.275 ; 14.275 ; Rise       ; Clk             ;
;  ALU_Result_EX[18]             ; Clk        ; 13.560 ; 13.560 ; Rise       ; Clk             ;
;  ALU_Result_EX[19]             ; Clk        ; 12.428 ; 12.428 ; Rise       ; Clk             ;
;  ALU_Result_EX[20]             ; Clk        ; 13.770 ; 13.770 ; Rise       ; Clk             ;
;  ALU_Result_EX[21]             ; Clk        ; 12.958 ; 12.958 ; Rise       ; Clk             ;
;  ALU_Result_EX[22]             ; Clk        ; 13.015 ; 13.015 ; Rise       ; Clk             ;
;  ALU_Result_EX[23]             ; Clk        ; 13.835 ; 13.835 ; Rise       ; Clk             ;
;  ALU_Result_EX[24]             ; Clk        ; 14.148 ; 14.148 ; Rise       ; Clk             ;
;  ALU_Result_EX[25]             ; Clk        ; 14.680 ; 14.680 ; Rise       ; Clk             ;
;  ALU_Result_EX[26]             ; Clk        ; 14.847 ; 14.847 ; Rise       ; Clk             ;
;  ALU_Result_EX[27]             ; Clk        ; 14.615 ; 14.615 ; Rise       ; Clk             ;
;  ALU_Result_EX[28]             ; Clk        ; 13.801 ; 13.801 ; Rise       ; Clk             ;
;  ALU_Result_EX[29]             ; Clk        ; 13.554 ; 13.554 ; Rise       ; Clk             ;
;  ALU_Result_EX[30]             ; Clk        ; 14.627 ; 14.627 ; Rise       ; Clk             ;
;  ALU_Result_EX[31]             ; Clk        ; 15.075 ; 15.075 ; Rise       ; Clk             ;
; ALU_Result_MEM[*]              ; Clk        ; 8.390  ; 8.390  ; Rise       ; Clk             ;
;  ALU_Result_MEM[0]             ; Clk        ; 10.144 ; 10.144 ; Rise       ; Clk             ;
;  ALU_Result_MEM[1]             ; Clk        ; 9.874  ; 9.874  ; Rise       ; Clk             ;
;  ALU_Result_MEM[2]             ; Clk        ; 9.022  ; 9.022  ; Rise       ; Clk             ;
;  ALU_Result_MEM[3]             ; Clk        ; 8.390  ; 8.390  ; Rise       ; Clk             ;
;  ALU_Result_MEM[4]             ; Clk        ; 10.382 ; 10.382 ; Rise       ; Clk             ;
;  ALU_Result_MEM[5]             ; Clk        ; 10.318 ; 10.318 ; Rise       ; Clk             ;
;  ALU_Result_MEM[6]             ; Clk        ; 10.759 ; 10.759 ; Rise       ; Clk             ;
;  ALU_Result_MEM[7]             ; Clk        ; 10.357 ; 10.357 ; Rise       ; Clk             ;
;  ALU_Result_MEM[8]             ; Clk        ; 9.992  ; 9.992  ; Rise       ; Clk             ;
;  ALU_Result_MEM[9]             ; Clk        ; 10.635 ; 10.635 ; Rise       ; Clk             ;
;  ALU_Result_MEM[10]            ; Clk        ; 11.313 ; 11.313 ; Rise       ; Clk             ;
;  ALU_Result_MEM[11]            ; Clk        ; 9.332  ; 9.332  ; Rise       ; Clk             ;
;  ALU_Result_MEM[12]            ; Clk        ; 10.129 ; 10.129 ; Rise       ; Clk             ;
;  ALU_Result_MEM[13]            ; Clk        ; 10.920 ; 10.920 ; Rise       ; Clk             ;
;  ALU_Result_MEM[14]            ; Clk        ; 10.334 ; 10.334 ; Rise       ; Clk             ;
;  ALU_Result_MEM[15]            ; Clk        ; 10.541 ; 10.541 ; Rise       ; Clk             ;
;  ALU_Result_MEM[16]            ; Clk        ; 13.508 ; 13.508 ; Rise       ; Clk             ;
;  ALU_Result_MEM[17]            ; Clk        ; 11.059 ; 11.059 ; Rise       ; Clk             ;
;  ALU_Result_MEM[18]            ; Clk        ; 11.379 ; 11.379 ; Rise       ; Clk             ;
;  ALU_Result_MEM[19]            ; Clk        ; 10.328 ; 10.328 ; Rise       ; Clk             ;
;  ALU_Result_MEM[20]            ; Clk        ; 9.632  ; 9.632  ; Rise       ; Clk             ;
;  ALU_Result_MEM[21]            ; Clk        ; 10.689 ; 10.689 ; Rise       ; Clk             ;
;  ALU_Result_MEM[22]            ; Clk        ; 10.855 ; 10.855 ; Rise       ; Clk             ;
;  ALU_Result_MEM[23]            ; Clk        ; 9.475  ; 9.475  ; Rise       ; Clk             ;
;  ALU_Result_MEM[24]            ; Clk        ; 10.912 ; 10.912 ; Rise       ; Clk             ;
;  ALU_Result_MEM[25]            ; Clk        ; 10.445 ; 10.445 ; Rise       ; Clk             ;
;  ALU_Result_MEM[26]            ; Clk        ; 10.387 ; 10.387 ; Rise       ; Clk             ;
;  ALU_Result_MEM[27]            ; Clk        ; 9.988  ; 9.988  ; Rise       ; Clk             ;
;  ALU_Result_MEM[28]            ; Clk        ; 11.080 ; 11.080 ; Rise       ; Clk             ;
;  ALU_Result_MEM[29]            ; Clk        ; 11.186 ; 11.186 ; Rise       ; Clk             ;
;  ALU_Result_MEM[30]            ; Clk        ; 9.697  ; 9.697  ; Rise       ; Clk             ;
;  ALU_Result_MEM[31]            ; Clk        ; 11.163 ; 11.163 ; Rise       ; Clk             ;
; ALU_Result_WB[*]               ; Clk        ; 9.108  ; 9.108  ; Rise       ; Clk             ;
;  ALU_Result_WB[0]              ; Clk        ; 11.486 ; 11.486 ; Rise       ; Clk             ;
;  ALU_Result_WB[1]              ; Clk        ; 11.051 ; 11.051 ; Rise       ; Clk             ;
;  ALU_Result_WB[2]              ; Clk        ; 14.257 ; 14.257 ; Rise       ; Clk             ;
;  ALU_Result_WB[3]              ; Clk        ; 10.183 ; 10.183 ; Rise       ; Clk             ;
;  ALU_Result_WB[4]              ; Clk        ; 10.070 ; 10.070 ; Rise       ; Clk             ;
;  ALU_Result_WB[5]              ; Clk        ; 10.861 ; 10.861 ; Rise       ; Clk             ;
;  ALU_Result_WB[6]              ; Clk        ; 13.596 ; 13.596 ; Rise       ; Clk             ;
;  ALU_Result_WB[7]              ; Clk        ; 11.300 ; 11.300 ; Rise       ; Clk             ;
;  ALU_Result_WB[8]              ; Clk        ; 11.656 ; 11.656 ; Rise       ; Clk             ;
;  ALU_Result_WB[9]              ; Clk        ; 9.108  ; 9.108  ; Rise       ; Clk             ;
;  ALU_Result_WB[10]             ; Clk        ; 11.339 ; 11.339 ; Rise       ; Clk             ;
;  ALU_Result_WB[11]             ; Clk        ; 10.955 ; 10.955 ; Rise       ; Clk             ;
;  ALU_Result_WB[12]             ; Clk        ; 11.687 ; 11.687 ; Rise       ; Clk             ;
;  ALU_Result_WB[13]             ; Clk        ; 10.052 ; 10.052 ; Rise       ; Clk             ;
;  ALU_Result_WB[14]             ; Clk        ; 9.839  ; 9.839  ; Rise       ; Clk             ;
;  ALU_Result_WB[15]             ; Clk        ; 12.079 ; 12.079 ; Rise       ; Clk             ;
;  ALU_Result_WB[16]             ; Clk        ; 11.955 ; 11.955 ; Rise       ; Clk             ;
;  ALU_Result_WB[17]             ; Clk        ; 11.150 ; 11.150 ; Rise       ; Clk             ;
;  ALU_Result_WB[18]             ; Clk        ; 11.760 ; 11.760 ; Rise       ; Clk             ;
;  ALU_Result_WB[19]             ; Clk        ; 10.947 ; 10.947 ; Rise       ; Clk             ;
;  ALU_Result_WB[20]             ; Clk        ; 10.998 ; 10.998 ; Rise       ; Clk             ;
;  ALU_Result_WB[21]             ; Clk        ; 11.245 ; 11.245 ; Rise       ; Clk             ;
;  ALU_Result_WB[22]             ; Clk        ; 9.943  ; 9.943  ; Rise       ; Clk             ;
;  ALU_Result_WB[23]             ; Clk        ; 14.810 ; 14.810 ; Rise       ; Clk             ;
;  ALU_Result_WB[24]             ; Clk        ; 9.960  ; 9.960  ; Rise       ; Clk             ;
;  ALU_Result_WB[25]             ; Clk        ; 11.157 ; 11.157 ; Rise       ; Clk             ;
;  ALU_Result_WB[26]             ; Clk        ; 12.938 ; 12.938 ; Rise       ; Clk             ;
;  ALU_Result_WB[27]             ; Clk        ; 9.762  ; 9.762  ; Rise       ; Clk             ;
;  ALU_Result_WB[28]             ; Clk        ; 10.492 ; 10.492 ; Rise       ; Clk             ;
;  ALU_Result_WB[29]             ; Clk        ; 11.061 ; 11.061 ; Rise       ; Clk             ;
;  ALU_Result_WB[30]             ; Clk        ; 11.068 ; 11.068 ; Rise       ; Clk             ;
;  ALU_Result_WB[31]             ; Clk        ; 11.102 ; 11.102 ; Rise       ; Clk             ;
; Branch_ID                      ; Clk        ; 15.784 ; 15.784 ; Rise       ; Clk             ;
; Forward_A[*]                   ; Clk        ; 10.321 ; 10.321 ; Rise       ; Clk             ;
;  Forward_A[0]                  ; Clk        ; 10.321 ; 10.321 ; Rise       ; Clk             ;
;  Forward_A[1]                  ; Clk        ; 11.373 ; 11.373 ; Rise       ; Clk             ;
; Forward_B[*]                   ; Clk        ; 10.081 ; 10.081 ; Rise       ; Clk             ;
;  Forward_B[0]                  ; Clk        ; 11.681 ; 11.681 ; Rise       ; Clk             ;
;  Forward_B[1]                  ; Clk        ; 10.081 ; 10.081 ; Rise       ; Clk             ;
; Forward_C                      ; Clk        ; 12.923 ; 12.923 ; Rise       ; Clk             ;
; Forward_D                      ; Clk        ; 13.371 ; 13.371 ; Rise       ; Clk             ;
; Forward_Reg_Delay[*]           ; Clk        ; 11.652 ; 11.652 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[0]          ; Clk        ; 11.652 ; 11.652 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[1]          ; Clk        ; 11.659 ; 11.659 ; Rise       ; Clk             ;
; ID_Control_Noop                ; Clk        ; 12.270 ; 12.270 ; Rise       ; Clk             ;
; IF_ID_pipeline_stall           ; Clk        ; 12.260 ; 12.260 ; Rise       ; Clk             ;
; Instruction_EX[*]              ; Clk        ; 7.313  ; 7.313  ; Rise       ; Clk             ;
;  Instruction_EX[0]             ; Clk        ; 7.769  ; 7.769  ; Rise       ; Clk             ;
;  Instruction_EX[1]             ; Clk        ; 7.313  ; 7.313  ; Rise       ; Clk             ;
;  Instruction_EX[2]             ; Clk        ; 7.316  ; 7.316  ; Rise       ; Clk             ;
;  Instruction_EX[3]             ; Clk        ; 10.399 ; 10.399 ; Rise       ; Clk             ;
;  Instruction_EX[4]             ; Clk        ; 7.720  ; 7.720  ; Rise       ; Clk             ;
;  Instruction_EX[5]             ; Clk        ; 9.344  ; 9.344  ; Rise       ; Clk             ;
;  Instruction_EX[11]            ; Clk        ; 12.060 ; 12.060 ; Rise       ; Clk             ;
;  Instruction_EX[12]            ; Clk        ; 10.893 ; 10.893 ; Rise       ; Clk             ;
;  Instruction_EX[13]            ; Clk        ; 11.725 ; 11.725 ; Rise       ; Clk             ;
;  Instruction_EX[14]            ; Clk        ; 12.380 ; 12.380 ; Rise       ; Clk             ;
;  Instruction_EX[16]            ; Clk        ; 11.667 ; 11.667 ; Rise       ; Clk             ;
;  Instruction_EX[17]            ; Clk        ; 10.884 ; 10.884 ; Rise       ; Clk             ;
;  Instruction_EX[18]            ; Clk        ; 11.725 ; 11.725 ; Rise       ; Clk             ;
;  Instruction_EX[19]            ; Clk        ; 12.380 ; 12.380 ; Rise       ; Clk             ;
;  Instruction_EX[21]            ; Clk        ; 9.984  ; 9.984  ; Rise       ; Clk             ;
;  Instruction_EX[22]            ; Clk        ; 10.817 ; 10.817 ; Rise       ; Clk             ;
;  Instruction_EX[23]            ; Clk        ; 9.737  ; 9.737  ; Rise       ; Clk             ;
;  Instruction_EX[26]            ; Clk        ; 7.760  ; 7.760  ; Rise       ; Clk             ;
;  Instruction_EX[27]            ; Clk        ; 7.776  ; 7.776  ; Rise       ; Clk             ;
;  Instruction_EX[28]            ; Clk        ; 12.527 ; 12.527 ; Rise       ; Clk             ;
;  Instruction_EX[31]            ; Clk        ; 7.791  ; 7.791  ; Rise       ; Clk             ;
; Instruction_ID[*]              ; Clk        ; 10.885 ; 10.885 ; Rise       ; Clk             ;
;  Instruction_ID[0]             ; Clk        ; 13.633 ; 13.633 ; Rise       ; Clk             ;
;  Instruction_ID[1]             ; Clk        ; 10.885 ; 10.885 ; Rise       ; Clk             ;
;  Instruction_ID[2]             ; Clk        ; 12.805 ; 12.805 ; Rise       ; Clk             ;
;  Instruction_ID[3]             ; Clk        ; 15.046 ; 15.046 ; Rise       ; Clk             ;
;  Instruction_ID[4]             ; Clk        ; 13.328 ; 13.328 ; Rise       ; Clk             ;
;  Instruction_ID[5]             ; Clk        ; 13.861 ; 13.861 ; Rise       ; Clk             ;
;  Instruction_ID[11]            ; Clk        ; 12.296 ; 12.296 ; Rise       ; Clk             ;
;  Instruction_ID[12]            ; Clk        ; 11.502 ; 11.502 ; Rise       ; Clk             ;
;  Instruction_ID[13]            ; Clk        ; 12.585 ; 12.585 ; Rise       ; Clk             ;
;  Instruction_ID[14]            ; Clk        ; 14.690 ; 14.690 ; Rise       ; Clk             ;
;  Instruction_ID[16]            ; Clk        ; 11.170 ; 11.170 ; Rise       ; Clk             ;
;  Instruction_ID[17]            ; Clk        ; 11.625 ; 11.625 ; Rise       ; Clk             ;
;  Instruction_ID[18]            ; Clk        ; 12.593 ; 12.593 ; Rise       ; Clk             ;
;  Instruction_ID[19]            ; Clk        ; 14.690 ; 14.690 ; Rise       ; Clk             ;
;  Instruction_ID[21]            ; Clk        ; 13.851 ; 13.851 ; Rise       ; Clk             ;
;  Instruction_ID[22]            ; Clk        ; 11.166 ; 11.166 ; Rise       ; Clk             ;
;  Instruction_ID[23]            ; Clk        ; 15.066 ; 15.066 ; Rise       ; Clk             ;
;  Instruction_ID[26]            ; Clk        ; 15.401 ; 15.401 ; Rise       ; Clk             ;
;  Instruction_ID[27]            ; Clk        ; 11.217 ; 11.217 ; Rise       ; Clk             ;
;  Instruction_ID[28]            ; Clk        ; 15.046 ; 15.046 ; Rise       ; Clk             ;
;  Instruction_ID[31]            ; Clk        ; 15.437 ; 15.437 ; Rise       ; Clk             ;
; Instruction_IF[*]              ; Clk        ; 11.764 ; 11.764 ; Rise       ; Clk             ;
;  Instruction_IF[0]             ; Clk        ; 12.754 ; 12.754 ; Rise       ; Clk             ;
;  Instruction_IF[1]             ; Clk        ; 13.557 ; 13.557 ; Rise       ; Clk             ;
;  Instruction_IF[2]             ; Clk        ; 13.084 ; 13.084 ; Rise       ; Clk             ;
;  Instruction_IF[3]             ; Clk        ; 14.845 ; 14.845 ; Rise       ; Clk             ;
;  Instruction_IF[4]             ; Clk        ; 12.498 ; 12.498 ; Rise       ; Clk             ;
;  Instruction_IF[5]             ; Clk        ; 12.720 ; 12.720 ; Rise       ; Clk             ;
;  Instruction_IF[11]            ; Clk        ; 11.764 ; 11.764 ; Rise       ; Clk             ;
;  Instruction_IF[12]            ; Clk        ; 15.034 ; 15.034 ; Rise       ; Clk             ;
;  Instruction_IF[13]            ; Clk        ; 15.619 ; 15.619 ; Rise       ; Clk             ;
;  Instruction_IF[14]            ; Clk        ; 15.042 ; 15.042 ; Rise       ; Clk             ;
;  Instruction_IF[16]            ; Clk        ; 12.101 ; 12.101 ; Rise       ; Clk             ;
;  Instruction_IF[17]            ; Clk        ; 12.061 ; 12.061 ; Rise       ; Clk             ;
;  Instruction_IF[18]            ; Clk        ; 15.664 ; 15.664 ; Rise       ; Clk             ;
;  Instruction_IF[19]            ; Clk        ; 14.693 ; 14.693 ; Rise       ; Clk             ;
;  Instruction_IF[21]            ; Clk        ; 12.720 ; 12.720 ; Rise       ; Clk             ;
;  Instruction_IF[22]            ; Clk        ; 12.632 ; 12.632 ; Rise       ; Clk             ;
;  Instruction_IF[23]            ; Clk        ; 14.815 ; 14.815 ; Rise       ; Clk             ;
;  Instruction_IF[26]            ; Clk        ; 15.174 ; 15.174 ; Rise       ; Clk             ;
;  Instruction_IF[27]            ; Clk        ; 13.515 ; 13.515 ; Rise       ; Clk             ;
;  Instruction_IF[28]            ; Clk        ; 14.845 ; 14.845 ; Rise       ; Clk             ;
;  Instruction_IF[31]            ; Clk        ; 15.204 ; 15.204 ; Rise       ; Clk             ;
; MemRead_ID                     ; Clk        ; 16.230 ; 16.230 ; Rise       ; Clk             ;
; MemtoReg_ID                    ; Clk        ; 16.200 ; 16.200 ; Rise       ; Clk             ;
; Next_PC_IF[*]                  ; Clk        ; 11.023 ; 11.023 ; Rise       ; Clk             ;
;  Next_PC_IF[0]                 ; Clk        ; 11.066 ; 11.066 ; Rise       ; Clk             ;
;  Next_PC_IF[1]                 ; Clk        ; 11.023 ; 11.023 ; Rise       ; Clk             ;
;  Next_PC_IF[2]                 ; Clk        ; 11.794 ; 11.794 ; Rise       ; Clk             ;
;  Next_PC_IF[3]                 ; Clk        ; 12.142 ; 12.142 ; Rise       ; Clk             ;
;  Next_PC_IF[4]                 ; Clk        ; 15.595 ; 15.595 ; Rise       ; Clk             ;
;  Next_PC_IF[5]                 ; Clk        ; 12.281 ; 12.281 ; Rise       ; Clk             ;
;  Next_PC_IF[6]                 ; Clk        ; 13.978 ; 13.978 ; Rise       ; Clk             ;
;  Next_PC_IF[7]                 ; Clk        ; 12.537 ; 12.537 ; Rise       ; Clk             ;
;  Next_PC_IF[8]                 ; Clk        ; 15.197 ; 15.197 ; Rise       ; Clk             ;
;  Next_PC_IF[9]                 ; Clk        ; 15.079 ; 15.079 ; Rise       ; Clk             ;
;  Next_PC_IF[10]                ; Clk        ; 13.110 ; 13.110 ; Rise       ; Clk             ;
;  Next_PC_IF[11]                ; Clk        ; 13.416 ; 13.416 ; Rise       ; Clk             ;
;  Next_PC_IF[12]                ; Clk        ; 14.267 ; 14.267 ; Rise       ; Clk             ;
;  Next_PC_IF[13]                ; Clk        ; 13.269 ; 13.269 ; Rise       ; Clk             ;
;  Next_PC_IF[14]                ; Clk        ; 12.579 ; 12.579 ; Rise       ; Clk             ;
;  Next_PC_IF[15]                ; Clk        ; 13.496 ; 13.496 ; Rise       ; Clk             ;
;  Next_PC_IF[16]                ; Clk        ; 12.272 ; 12.272 ; Rise       ; Clk             ;
;  Next_PC_IF[17]                ; Clk        ; 13.571 ; 13.571 ; Rise       ; Clk             ;
;  Next_PC_IF[18]                ; Clk        ; 12.861 ; 12.861 ; Rise       ; Clk             ;
;  Next_PC_IF[19]                ; Clk        ; 15.075 ; 15.075 ; Rise       ; Clk             ;
;  Next_PC_IF[20]                ; Clk        ; 12.252 ; 12.252 ; Rise       ; Clk             ;
;  Next_PC_IF[21]                ; Clk        ; 11.498 ; 11.498 ; Rise       ; Clk             ;
;  Next_PC_IF[22]                ; Clk        ; 16.836 ; 16.836 ; Rise       ; Clk             ;
;  Next_PC_IF[23]                ; Clk        ; 12.881 ; 12.881 ; Rise       ; Clk             ;
;  Next_PC_IF[24]                ; Clk        ; 13.547 ; 13.547 ; Rise       ; Clk             ;
;  Next_PC_IF[25]                ; Clk        ; 14.360 ; 14.360 ; Rise       ; Clk             ;
;  Next_PC_IF[26]                ; Clk        ; 14.955 ; 14.955 ; Rise       ; Clk             ;
;  Next_PC_IF[27]                ; Clk        ; 11.803 ; 11.803 ; Rise       ; Clk             ;
;  Next_PC_IF[28]                ; Clk        ; 14.710 ; 14.710 ; Rise       ; Clk             ;
;  Next_PC_IF[29]                ; Clk        ; 14.442 ; 14.442 ; Rise       ; Clk             ;
;  Next_PC_IF[30]                ; Clk        ; 13.708 ; 13.708 ; Rise       ; Clk             ;
;  Next_PC_IF[31]                ; Clk        ; 14.138 ; 14.138 ; Rise       ; Clk             ;
; PCSrc_ID                       ; Clk        ; 13.496 ; 13.496 ; Rise       ; Clk             ;
; PC_Plus_4_IF[*]                ; Clk        ; 10.309 ; 10.309 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[0]               ; Clk        ; 12.720 ; 12.720 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[1]               ; Clk        ; 12.894 ; 12.894 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[2]               ; Clk        ; 12.809 ; 12.809 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[3]               ; Clk        ; 12.132 ; 12.132 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[4]               ; Clk        ; 12.480 ; 12.480 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[5]               ; Clk        ; 16.406 ; 16.406 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[6]               ; Clk        ; 13.149 ; 13.149 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[7]               ; Clk        ; 12.729 ; 12.729 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[8]               ; Clk        ; 11.896 ; 11.896 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[9]               ; Clk        ; 12.137 ; 12.137 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[10]              ; Clk        ; 13.584 ; 13.584 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[11]              ; Clk        ; 11.989 ; 11.989 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[12]              ; Clk        ; 13.043 ; 13.043 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[13]              ; Clk        ; 12.767 ; 12.767 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[14]              ; Clk        ; 12.860 ; 12.860 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[15]              ; Clk        ; 13.590 ; 13.590 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[16]              ; Clk        ; 15.625 ; 15.625 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[17]              ; Clk        ; 11.724 ; 11.724 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[18]              ; Clk        ; 11.715 ; 11.715 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[19]              ; Clk        ; 12.340 ; 12.340 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[20]              ; Clk        ; 12.633 ; 12.633 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[21]              ; Clk        ; 12.603 ; 12.603 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[22]              ; Clk        ; 11.395 ; 11.395 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[23]              ; Clk        ; 15.192 ; 15.192 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[24]              ; Clk        ; 11.514 ; 11.514 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[25]              ; Clk        ; 13.573 ; 13.573 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[26]              ; Clk        ; 11.822 ; 11.822 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[27]              ; Clk        ; 11.284 ; 11.284 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[28]              ; Clk        ; 11.916 ; 11.916 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[29]              ; Clk        ; 11.285 ; 11.285 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[30]              ; Clk        ; 10.309 ; 10.309 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[31]              ; Clk        ; 10.979 ; 10.979 ; Rise       ; Clk             ;
; Read_Address_1_ID[*]           ; Clk        ; 11.156 ; 11.156 ; Rise       ; Clk             ;
;  Read_Address_1_ID[0]          ; Clk        ; 13.861 ; 13.861 ; Rise       ; Clk             ;
;  Read_Address_1_ID[1]          ; Clk        ; 11.156 ; 11.156 ; Rise       ; Clk             ;
;  Read_Address_1_ID[2]          ; Clk        ; 15.030 ; 15.030 ; Rise       ; Clk             ;
; Read_Data_1_ID[*]              ; Clk        ; 11.074 ; 11.074 ; Rise       ; Clk             ;
;  Read_Data_1_ID[0]             ; Clk        ; 13.989 ; 13.989 ; Rise       ; Clk             ;
;  Read_Data_1_ID[1]             ; Clk        ; 14.298 ; 14.298 ; Rise       ; Clk             ;
;  Read_Data_1_ID[2]             ; Clk        ; 14.169 ; 14.169 ; Rise       ; Clk             ;
;  Read_Data_1_ID[3]             ; Clk        ; 12.515 ; 12.515 ; Rise       ; Clk             ;
;  Read_Data_1_ID[4]             ; Clk        ; 13.754 ; 13.754 ; Rise       ; Clk             ;
;  Read_Data_1_ID[5]             ; Clk        ; 11.889 ; 11.889 ; Rise       ; Clk             ;
;  Read_Data_1_ID[6]             ; Clk        ; 12.106 ; 12.106 ; Rise       ; Clk             ;
;  Read_Data_1_ID[7]             ; Clk        ; 12.912 ; 12.912 ; Rise       ; Clk             ;
;  Read_Data_1_ID[8]             ; Clk        ; 15.491 ; 15.491 ; Rise       ; Clk             ;
;  Read_Data_1_ID[9]             ; Clk        ; 14.278 ; 14.278 ; Rise       ; Clk             ;
;  Read_Data_1_ID[10]            ; Clk        ; 13.241 ; 13.241 ; Rise       ; Clk             ;
;  Read_Data_1_ID[11]            ; Clk        ; 13.401 ; 13.401 ; Rise       ; Clk             ;
;  Read_Data_1_ID[12]            ; Clk        ; 12.545 ; 12.545 ; Rise       ; Clk             ;
;  Read_Data_1_ID[13]            ; Clk        ; 11.533 ; 11.533 ; Rise       ; Clk             ;
;  Read_Data_1_ID[14]            ; Clk        ; 12.181 ; 12.181 ; Rise       ; Clk             ;
;  Read_Data_1_ID[15]            ; Clk        ; 13.434 ; 13.434 ; Rise       ; Clk             ;
;  Read_Data_1_ID[16]            ; Clk        ; 14.498 ; 14.498 ; Rise       ; Clk             ;
;  Read_Data_1_ID[17]            ; Clk        ; 13.287 ; 13.287 ; Rise       ; Clk             ;
;  Read_Data_1_ID[18]            ; Clk        ; 13.098 ; 13.098 ; Rise       ; Clk             ;
;  Read_Data_1_ID[19]            ; Clk        ; 12.747 ; 12.747 ; Rise       ; Clk             ;
;  Read_Data_1_ID[20]            ; Clk        ; 11.315 ; 11.315 ; Rise       ; Clk             ;
;  Read_Data_1_ID[21]            ; Clk        ; 13.216 ; 13.216 ; Rise       ; Clk             ;
;  Read_Data_1_ID[22]            ; Clk        ; 12.884 ; 12.884 ; Rise       ; Clk             ;
;  Read_Data_1_ID[23]            ; Clk        ; 11.627 ; 11.627 ; Rise       ; Clk             ;
;  Read_Data_1_ID[24]            ; Clk        ; 14.991 ; 14.991 ; Rise       ; Clk             ;
;  Read_Data_1_ID[25]            ; Clk        ; 16.917 ; 16.917 ; Rise       ; Clk             ;
;  Read_Data_1_ID[26]            ; Clk        ; 13.077 ; 13.077 ; Rise       ; Clk             ;
;  Read_Data_1_ID[27]            ; Clk        ; 15.980 ; 15.980 ; Rise       ; Clk             ;
;  Read_Data_1_ID[28]            ; Clk        ; 11.074 ; 11.074 ; Rise       ; Clk             ;
;  Read_Data_1_ID[29]            ; Clk        ; 12.543 ; 12.543 ; Rise       ; Clk             ;
;  Read_Data_1_ID[30]            ; Clk        ; 13.947 ; 13.947 ; Rise       ; Clk             ;
;  Read_Data_1_ID[31]            ; Clk        ; 11.482 ; 11.482 ; Rise       ; Clk             ;
; Read_Data_WB[*]                ; Clk        ; 9.075  ; 9.075  ; Rise       ; Clk             ;
;  Read_Data_WB[0]               ; Clk        ; 11.808 ; 11.808 ; Rise       ; Clk             ;
;  Read_Data_WB[1]               ; Clk        ; 11.521 ; 11.521 ; Rise       ; Clk             ;
;  Read_Data_WB[2]               ; Clk        ; 10.484 ; 10.484 ; Rise       ; Clk             ;
;  Read_Data_WB[3]               ; Clk        ; 11.059 ; 11.059 ; Rise       ; Clk             ;
;  Read_Data_WB[4]               ; Clk        ; 9.508  ; 9.508  ; Rise       ; Clk             ;
;  Read_Data_WB[5]               ; Clk        ; 9.608  ; 9.608  ; Rise       ; Clk             ;
;  Read_Data_WB[6]               ; Clk        ; 12.154 ; 12.154 ; Rise       ; Clk             ;
;  Read_Data_WB[7]               ; Clk        ; 10.284 ; 10.284 ; Rise       ; Clk             ;
;  Read_Data_WB[8]               ; Clk        ; 11.597 ; 11.597 ; Rise       ; Clk             ;
;  Read_Data_WB[9]               ; Clk        ; 10.527 ; 10.527 ; Rise       ; Clk             ;
;  Read_Data_WB[10]              ; Clk        ; 10.704 ; 10.704 ; Rise       ; Clk             ;
;  Read_Data_WB[11]              ; Clk        ; 10.263 ; 10.263 ; Rise       ; Clk             ;
;  Read_Data_WB[12]              ; Clk        ; 10.365 ; 10.365 ; Rise       ; Clk             ;
;  Read_Data_WB[13]              ; Clk        ; 14.659 ; 14.659 ; Rise       ; Clk             ;
;  Read_Data_WB[14]              ; Clk        ; 15.329 ; 15.329 ; Rise       ; Clk             ;
;  Read_Data_WB[15]              ; Clk        ; 12.315 ; 12.315 ; Rise       ; Clk             ;
;  Read_Data_WB[16]              ; Clk        ; 12.633 ; 12.633 ; Rise       ; Clk             ;
;  Read_Data_WB[17]              ; Clk        ; 12.975 ; 12.975 ; Rise       ; Clk             ;
;  Read_Data_WB[18]              ; Clk        ; 10.169 ; 10.169 ; Rise       ; Clk             ;
;  Read_Data_WB[19]              ; Clk        ; 11.653 ; 11.653 ; Rise       ; Clk             ;
;  Read_Data_WB[20]              ; Clk        ; 10.843 ; 10.843 ; Rise       ; Clk             ;
;  Read_Data_WB[21]              ; Clk        ; 11.617 ; 11.617 ; Rise       ; Clk             ;
;  Read_Data_WB[22]              ; Clk        ; 10.604 ; 10.604 ; Rise       ; Clk             ;
;  Read_Data_WB[23]              ; Clk        ; 11.497 ; 11.497 ; Rise       ; Clk             ;
;  Read_Data_WB[24]              ; Clk        ; 11.005 ; 11.005 ; Rise       ; Clk             ;
;  Read_Data_WB[25]              ; Clk        ; 9.854  ; 9.854  ; Rise       ; Clk             ;
;  Read_Data_WB[26]              ; Clk        ; 10.760 ; 10.760 ; Rise       ; Clk             ;
;  Read_Data_WB[27]              ; Clk        ; 11.833 ; 11.833 ; Rise       ; Clk             ;
;  Read_Data_WB[28]              ; Clk        ; 11.335 ; 11.335 ; Rise       ; Clk             ;
;  Read_Data_WB[29]              ; Clk        ; 9.841  ; 9.841  ; Rise       ; Clk             ;
;  Read_Data_WB[30]              ; Clk        ; 11.169 ; 11.169 ; Rise       ; Clk             ;
;  Read_Data_WB[31]              ; Clk        ; 9.075  ; 9.075  ; Rise       ; Clk             ;
; Read_Data_forward_MEM_MEM[*]   ; Clk        ; 11.147 ; 11.147 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[0]  ; Clk        ; 12.200 ; 12.200 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[1]  ; Clk        ; 12.530 ; 12.530 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[2]  ; Clk        ; 11.147 ; 11.147 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[3]  ; Clk        ; 11.194 ; 11.194 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[4]  ; Clk        ; 15.492 ; 15.492 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[5]  ; Clk        ; 13.805 ; 13.805 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[6]  ; Clk        ; 14.801 ; 14.801 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[7]  ; Clk        ; 16.310 ; 16.310 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[8]  ; Clk        ; 11.626 ; 11.626 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[9]  ; Clk        ; 16.174 ; 16.174 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[10] ; Clk        ; 12.896 ; 12.896 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[11] ; Clk        ; 11.251 ; 11.251 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[12] ; Clk        ; 11.383 ; 11.383 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[13] ; Clk        ; 13.433 ; 13.433 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[14] ; Clk        ; 13.810 ; 13.810 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[15] ; Clk        ; 11.769 ; 11.769 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[16] ; Clk        ; 11.439 ; 11.439 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[17] ; Clk        ; 12.777 ; 12.777 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[18] ; Clk        ; 15.157 ; 15.157 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[19] ; Clk        ; 16.102 ; 16.102 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[20] ; Clk        ; 12.050 ; 12.050 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[21] ; Clk        ; 12.188 ; 12.188 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[22] ; Clk        ; 12.358 ; 12.358 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[23] ; Clk        ; 12.477 ; 12.477 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[24] ; Clk        ; 11.795 ; 11.795 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[25] ; Clk        ; 12.979 ; 12.979 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[26] ; Clk        ; 15.912 ; 15.912 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[27] ; Clk        ; 12.594 ; 12.594 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[28] ; Clk        ; 12.956 ; 12.956 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[29] ; Clk        ; 11.450 ; 11.450 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[30] ; Clk        ; 11.753 ; 11.753 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[31] ; Clk        ; 11.431 ; 11.431 ; Rise       ; Clk             ;
; Write_Data_MEM[*]              ; Clk        ; 10.492 ; 10.492 ; Rise       ; Clk             ;
;  Write_Data_MEM[0]             ; Clk        ; 12.220 ; 12.220 ; Rise       ; Clk             ;
;  Write_Data_MEM[1]             ; Clk        ; 12.521 ; 12.521 ; Rise       ; Clk             ;
;  Write_Data_MEM[2]             ; Clk        ; 11.117 ; 11.117 ; Rise       ; Clk             ;
;  Write_Data_MEM[3]             ; Clk        ; 11.194 ; 11.194 ; Rise       ; Clk             ;
;  Write_Data_MEM[4]             ; Clk        ; 15.492 ; 15.492 ; Rise       ; Clk             ;
;  Write_Data_MEM[5]             ; Clk        ; 13.805 ; 13.805 ; Rise       ; Clk             ;
;  Write_Data_MEM[6]             ; Clk        ; 14.751 ; 14.751 ; Rise       ; Clk             ;
;  Write_Data_MEM[7]             ; Clk        ; 16.310 ; 16.310 ; Rise       ; Clk             ;
;  Write_Data_MEM[8]             ; Clk        ; 11.616 ; 11.616 ; Rise       ; Clk             ;
;  Write_Data_MEM[9]             ; Clk        ; 15.528 ; 15.528 ; Rise       ; Clk             ;
;  Write_Data_MEM[10]            ; Clk        ; 12.911 ; 12.911 ; Rise       ; Clk             ;
;  Write_Data_MEM[11]            ; Clk        ; 10.492 ; 10.492 ; Rise       ; Clk             ;
;  Write_Data_MEM[12]            ; Clk        ; 11.731 ; 11.731 ; Rise       ; Clk             ;
;  Write_Data_MEM[13]            ; Clk        ; 13.453 ; 13.453 ; Rise       ; Clk             ;
;  Write_Data_MEM[14]            ; Clk        ; 13.810 ; 13.810 ; Rise       ; Clk             ;
;  Write_Data_MEM[15]            ; Clk        ; 11.799 ; 11.799 ; Rise       ; Clk             ;
;  Write_Data_MEM[16]            ; Clk        ; 11.449 ; 11.449 ; Rise       ; Clk             ;
;  Write_Data_MEM[17]            ; Clk        ; 12.797 ; 12.797 ; Rise       ; Clk             ;
;  Write_Data_MEM[18]            ; Clk        ; 15.167 ; 15.167 ; Rise       ; Clk             ;
;  Write_Data_MEM[19]            ; Clk        ; 16.136 ; 16.136 ; Rise       ; Clk             ;
;  Write_Data_MEM[20]            ; Clk        ; 12.030 ; 12.030 ; Rise       ; Clk             ;
;  Write_Data_MEM[21]            ; Clk        ; 12.188 ; 12.188 ; Rise       ; Clk             ;
;  Write_Data_MEM[22]            ; Clk        ; 12.378 ; 12.378 ; Rise       ; Clk             ;
;  Write_Data_MEM[23]            ; Clk        ; 12.467 ; 12.467 ; Rise       ; Clk             ;
;  Write_Data_MEM[24]            ; Clk        ; 11.795 ; 11.795 ; Rise       ; Clk             ;
;  Write_Data_MEM[25]            ; Clk        ; 12.979 ; 12.979 ; Rise       ; Clk             ;
;  Write_Data_MEM[26]            ; Clk        ; 15.922 ; 15.922 ; Rise       ; Clk             ;
;  Write_Data_MEM[27]            ; Clk        ; 12.594 ; 12.594 ; Rise       ; Clk             ;
;  Write_Data_MEM[28]            ; Clk        ; 12.986 ; 12.986 ; Rise       ; Clk             ;
;  Write_Data_MEM[29]            ; Clk        ; 11.450 ; 11.450 ; Rise       ; Clk             ;
;  Write_Data_MEM[30]            ; Clk        ; 11.753 ; 11.753 ; Rise       ; Clk             ;
;  Write_Data_MEM[31]            ; Clk        ; 11.431 ; 11.431 ; Rise       ; Clk             ;
; Write_Data_WB[*]               ; Clk        ; 9.447  ; 9.447  ; Rise       ; Clk             ;
;  Write_Data_WB[0]              ; Clk        ; 10.241 ; 10.241 ; Rise       ; Clk             ;
;  Write_Data_WB[1]              ; Clk        ; 12.672 ; 12.672 ; Rise       ; Clk             ;
;  Write_Data_WB[2]              ; Clk        ; 11.551 ; 11.551 ; Rise       ; Clk             ;
;  Write_Data_WB[3]              ; Clk        ; 10.257 ; 10.257 ; Rise       ; Clk             ;
;  Write_Data_WB[4]              ; Clk        ; 10.058 ; 10.058 ; Rise       ; Clk             ;
;  Write_Data_WB[5]              ; Clk        ; 10.557 ; 10.557 ; Rise       ; Clk             ;
;  Write_Data_WB[6]              ; Clk        ; 12.105 ; 12.105 ; Rise       ; Clk             ;
;  Write_Data_WB[7]              ; Clk        ; 11.664 ; 11.664 ; Rise       ; Clk             ;
;  Write_Data_WB[8]              ; Clk        ; 13.769 ; 13.769 ; Rise       ; Clk             ;
;  Write_Data_WB[9]              ; Clk        ; 10.786 ; 10.786 ; Rise       ; Clk             ;
;  Write_Data_WB[10]             ; Clk        ; 12.430 ; 12.430 ; Rise       ; Clk             ;
;  Write_Data_WB[11]             ; Clk        ; 12.290 ; 12.290 ; Rise       ; Clk             ;
;  Write_Data_WB[12]             ; Clk        ; 12.328 ; 12.328 ; Rise       ; Clk             ;
;  Write_Data_WB[13]             ; Clk        ; 11.751 ; 11.751 ; Rise       ; Clk             ;
;  Write_Data_WB[14]             ; Clk        ; 10.507 ; 10.507 ; Rise       ; Clk             ;
;  Write_Data_WB[15]             ; Clk        ; 12.361 ; 12.361 ; Rise       ; Clk             ;
;  Write_Data_WB[16]             ; Clk        ; 9.722  ; 9.722  ; Rise       ; Clk             ;
;  Write_Data_WB[17]             ; Clk        ; 11.101 ; 11.101 ; Rise       ; Clk             ;
;  Write_Data_WB[18]             ; Clk        ; 13.044 ; 13.044 ; Rise       ; Clk             ;
;  Write_Data_WB[19]             ; Clk        ; 12.364 ; 12.364 ; Rise       ; Clk             ;
;  Write_Data_WB[20]             ; Clk        ; 9.447  ; 9.447  ; Rise       ; Clk             ;
;  Write_Data_WB[21]             ; Clk        ; 10.629 ; 10.629 ; Rise       ; Clk             ;
;  Write_Data_WB[22]             ; Clk        ; 12.660 ; 12.660 ; Rise       ; Clk             ;
;  Write_Data_WB[23]             ; Clk        ; 11.456 ; 11.456 ; Rise       ; Clk             ;
;  Write_Data_WB[24]             ; Clk        ; 9.737  ; 9.737  ; Rise       ; Clk             ;
;  Write_Data_WB[25]             ; Clk        ; 10.547 ; 10.547 ; Rise       ; Clk             ;
;  Write_Data_WB[26]             ; Clk        ; 11.488 ; 11.488 ; Rise       ; Clk             ;
;  Write_Data_WB[27]             ; Clk        ; 11.531 ; 11.531 ; Rise       ; Clk             ;
;  Write_Data_WB[28]             ; Clk        ; 10.010 ; 10.010 ; Rise       ; Clk             ;
;  Write_Data_WB[29]             ; Clk        ; 10.549 ; 10.549 ; Rise       ; Clk             ;
;  Write_Data_WB[30]             ; Clk        ; 10.200 ; 10.200 ; Rise       ; Clk             ;
;  Write_Data_WB[31]             ; Clk        ; 10.322 ; 10.322 ; Rise       ; Clk             ;
; Write_Register_EX[*]           ; Clk        ; 11.703 ; 11.703 ; Rise       ; Clk             ;
;  Write_Register_EX[0]          ; Clk        ; 12.724 ; 12.724 ; Rise       ; Clk             ;
;  Write_Register_EX[1]          ; Clk        ; 12.409 ; 12.409 ; Rise       ; Clk             ;
;  Write_Register_EX[2]          ; Clk        ; 11.703 ; 11.703 ; Rise       ; Clk             ;
;  Write_Register_EX[3]          ; Clk        ; 12.070 ; 12.070 ; Rise       ; Clk             ;
; Zero_EX                        ; Clk        ; 18.835 ; 18.835 ; Rise       ; Clk             ;
; Zero_ID                        ; Clk        ; 12.533 ; 12.533 ; Rise       ; Clk             ;
; pc_stall                       ; Clk        ; 12.270 ; 12.270 ; Rise       ; Clk             ;
+--------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clk   ; 34.503 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clk   ; 0.203 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clk   ; 17.873 ; 0.000                 ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clk'                                                                                                                                                                                                                                                                                                          ;
+--------+--------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                          ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 34.503 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2           ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.496      ;
; 34.503 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2           ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.496      ;
; 34.503 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2           ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.496      ;
; 34.503 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2           ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.496      ;
; 34.527 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                                 ; Clk          ; Clk         ; 40.000       ; -0.051     ; 5.452      ;
; 34.527 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                                 ; Clk          ; Clk         ; 40.000       ; -0.051     ; 5.452      ;
; 34.527 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                                 ; Clk          ; Clk         ; 40.000       ; -0.051     ; 5.452      ;
; 34.527 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                                 ; Clk          ; Clk         ; 40.000       ; -0.051     ; 5.452      ;
; 34.572 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2           ; Clk          ; Clk         ; 40.000       ; -0.002     ; 5.425      ;
; 34.572 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2           ; Clk          ; Clk         ; 40.000       ; -0.002     ; 5.425      ;
; 34.572 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2           ; Clk          ; Clk         ; 40.000       ; -0.002     ; 5.425      ;
; 34.572 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2           ; Clk          ; Clk         ; 40.000       ; -0.002     ; 5.425      ;
; 34.596 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                                 ; Clk          ; Clk         ; 40.000       ; -0.053     ; 5.381      ;
; 34.596 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                                 ; Clk          ; Clk         ; 40.000       ; -0.053     ; 5.381      ;
; 34.596 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                                 ; Clk          ; Clk         ; 40.000       ; -0.053     ; 5.381      ;
; 34.596 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                                 ; Clk          ; Clk         ; 40.000       ; -0.053     ; 5.381      ;
; 34.611 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]                                                                 ; Clk          ; Clk         ; 40.000       ; -0.051     ; 5.368      ;
; 34.611 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]                                                                 ; Clk          ; Clk         ; 40.000       ; -0.051     ; 5.368      ;
; 34.611 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]                                                                 ; Clk          ; Clk         ; 40.000       ; -0.051     ; 5.368      ;
; 34.611 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]                                                                 ; Clk          ; Clk         ; 40.000       ; -0.051     ; 5.368      ;
; 34.618 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[12]                                                                 ; Clk          ; Clk         ; 40.000       ; -0.051     ; 5.361      ;
; 34.618 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[12]                                                                 ; Clk          ; Clk         ; 40.000       ; -0.051     ; 5.361      ;
; 34.618 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[12]                                                                 ; Clk          ; Clk         ; 40.000       ; -0.051     ; 5.361      ;
; 34.618 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[12]                                                                 ; Clk          ; Clk         ; 40.000       ; -0.051     ; 5.361      ;
; 34.627 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3           ; Clk          ; Clk         ; 40.000       ; 0.002      ; 5.374      ;
; 34.627 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2           ; Clk          ; Clk         ; 40.000       ; 0.002      ; 5.374      ;
; 34.627 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3           ; Clk          ; Clk         ; 40.000       ; 0.002      ; 5.374      ;
; 34.627 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3           ; Clk          ; Clk         ; 40.000       ; 0.002      ; 5.374      ;
; 34.627 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3           ; Clk          ; Clk         ; 40.000       ; 0.002      ; 5.374      ;
; 34.627 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2           ; Clk          ; Clk         ; 40.000       ; 0.002      ; 5.374      ;
; 34.627 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2           ; Clk          ; Clk         ; 40.000       ; 0.002      ; 5.374      ;
; 34.627 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2           ; Clk          ; Clk         ; 40.000       ; 0.002      ; 5.374      ;
; 34.638 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0           ; Clk          ; Clk         ; 40.000       ; 0.002      ; 5.363      ;
; 34.638 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0           ; Clk          ; Clk         ; 40.000       ; 0.002      ; 5.363      ;
; 34.638 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0           ; Clk          ; Clk         ; 40.000       ; 0.002      ; 5.363      ;
; 34.638 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0           ; Clk          ; Clk         ; 40.000       ; 0.002      ; 5.363      ;
; 34.675 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1           ; Clk          ; Clk         ; 40.000       ; 0.002      ; 5.326      ;
; 34.675 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1           ; Clk          ; Clk         ; 40.000       ; 0.002      ; 5.326      ;
; 34.675 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1           ; Clk          ; Clk         ; 40.000       ; 0.002      ; 5.326      ;
; 34.675 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1           ; Clk          ; Clk         ; 40.000       ; 0.002      ; 5.326      ;
; 34.680 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]                                                                 ; Clk          ; Clk         ; 40.000       ; -0.053     ; 5.297      ;
; 34.680 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]                                                                 ; Clk          ; Clk         ; 40.000       ; -0.053     ; 5.297      ;
; 34.680 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]                                                                 ; Clk          ; Clk         ; 40.000       ; -0.053     ; 5.297      ;
; 34.680 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]                                                                 ; Clk          ; Clk         ; 40.000       ; -0.053     ; 5.297      ;
; 34.687 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[12]                                                                 ; Clk          ; Clk         ; 40.000       ; -0.053     ; 5.290      ;
; 34.687 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[12]                                                                 ; Clk          ; Clk         ; 40.000       ; -0.053     ; 5.290      ;
; 34.687 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[12]                                                                 ; Clk          ; Clk         ; 40.000       ; -0.053     ; 5.290      ;
; 34.687 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[12]                                                                 ; Clk          ; Clk         ; 40.000       ; -0.053     ; 5.290      ;
; 34.696 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3           ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.303      ;
; 34.696 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2           ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.303      ;
; 34.696 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3           ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.303      ;
; 34.696 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3           ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.303      ;
; 34.696 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3           ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.303      ;
; 34.696 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2           ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.303      ;
; 34.696 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2           ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.303      ;
; 34.696 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2           ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.303      ;
; 34.707 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0           ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.292      ;
; 34.707 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0           ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.292      ;
; 34.707 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0           ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.292      ;
; 34.707 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0           ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.292      ;
; 34.744 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1           ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.255      ;
; 34.744 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1           ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.255      ;
; 34.744 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1           ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.255      ;
; 34.744 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1           ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.255      ;
; 34.746 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]                                                    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.083      ; 5.336      ;
; 34.755 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]                                                    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.086      ; 5.330      ;
; 34.757 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                                                                           ; Clk          ; Clk         ; 40.000       ; -0.053     ; 5.220      ;
; 34.757 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                                                                           ; Clk          ; Clk         ; 40.000       ; -0.053     ; 5.220      ;
; 34.757 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                                                                           ; Clk          ; Clk         ; 40.000       ; -0.053     ; 5.220      ;
; 34.757 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                                                                           ; Clk          ; Clk         ; 40.000       ; -0.053     ; 5.220      ;
; 34.761 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]                                                       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.083      ; 5.321      ;
; 34.770 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]                                                       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.086      ; 5.315      ;
; 34.777 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0           ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.222      ;
; 34.777 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0           ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.222      ;
; 34.777 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0           ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.222      ;
; 34.777 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0           ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.222      ;
; 34.780 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1           ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.219      ;
; 34.780 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1           ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.219      ;
; 34.780 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1           ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.219      ;
; 34.780 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1           ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.219      ;
; 34.789 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]                                                    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.048      ; 5.258      ;
; 34.798 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]                                                    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.051      ; 5.252      ;
; 34.811 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18]                                                    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.048      ; 5.236      ;
; 34.820 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18]                                                    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.051      ; 5.230      ;
; 34.826 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                                                                           ; Clk          ; Clk         ; 40.000       ; -0.055     ; 5.149      ;
; 34.826 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                                                                           ; Clk          ; Clk         ; 40.000       ; -0.055     ; 5.149      ;
; 34.826 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                                                                           ; Clk          ; Clk         ; 40.000       ; -0.055     ; 5.149      ;
; 34.826 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                                                                           ; Clk          ; Clk         ; 40.000       ; -0.055     ; 5.149      ;
; 34.837 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.054     ; 5.139      ;
; 34.837 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.054     ; 5.139      ;
; 34.837 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.054     ; 5.139      ;
; 34.837 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.054     ; 5.139      ;
; 34.839 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.054     ; 5.137      ;
; 34.839 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.054     ; 5.137      ;
; 34.839 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.054     ; 5.137      ;
; 34.839 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.054     ; 5.137      ;
; 34.844 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.053     ; 5.133      ;
; 34.844 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.053     ; 5.133      ;
; 34.844 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.053     ; 5.133      ;
; 34.844 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                                                                                ; Clk          ; Clk         ; 40.000       ; -0.053     ; 5.133      ;
+--------+--------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clk'                                                                                                                                                                                                                                                         ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.203 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.351      ;
; 0.226 ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[31]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.374      ;
; 0.301 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[1] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1]                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.449      ;
; 0.307 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[77]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.455      ;
; 0.308 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[14]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[47]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.456      ;
; 0.310 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[13]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[45]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.458      ;
; 0.310 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[27]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[73]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.458      ;
; 0.310 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[28]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[75]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.458      ;
; 0.310 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[33]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.458      ;
; 0.310 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[30]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[79]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.458      ;
; 0.311 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[5]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[29]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.459      ;
; 0.311 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[53]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.459      ;
; 0.312 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[19]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[57]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.460      ;
; 0.312 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[59]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.460      ;
; 0.312 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[12]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[43]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.460      ;
; 0.313 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[55]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.461      ;
; 0.314 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM          ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB                                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.462      ;
; 0.314 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[10]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[39]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.462      ;
; 0.315 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.463      ;
; 0.315 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[15]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[49]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.463      ;
; 0.317 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[51]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.465      ;
; 0.322 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[3]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[3]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.470      ;
; 0.327 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.475      ;
; 0.332 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[19]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[19]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.480      ;
; 0.338 ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[11]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.486      ;
; 0.353 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[11]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.501      ;
; 0.360 ; ID_Registers:ID_Registers|register_rtl_0_bypass[63]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[26]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.360 ; ID_Registers:ID_Registers|register_rtl_0_bypass[65]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[27]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.364 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~porta_datain_reg2  ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.547      ;
; 0.365 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[2]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[2]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.366 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[4]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.367 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.369 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.553      ;
; 0.370 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~porta_datain_reg2  ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.554      ;
; 0.372 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[31]     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.374 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[15]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~porta_datain_reg6   ; Clk          ; Clk         ; 0.000        ; 0.052      ; 0.561      ;
; 0.374 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[5]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~porta_datain_reg5   ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.557      ;
; 0.392 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[69]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.540      ;
; 0.393 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~porta_datain_reg7   ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.576      ;
; 0.393 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[71]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.541      ;
; 0.393 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[67]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.541      ;
; 0.397 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~porta_address_reg0  ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.581      ;
; 0.399 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[13]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[13]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.547      ;
; 0.402 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[19]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.550      ;
; 0.405 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[10]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[10]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.553      ;
; 0.406 ; ID_Registers:ID_Registers|register_rtl_0_bypass[25]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[7]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.554      ;
; 0.407 ; ID_Registers:ID_Registers|register_rtl_0_bypass[27]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.555      ;
; 0.408 ; ID_Registers:ID_Registers|register_rtl_0_bypass[31]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[10]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.556      ;
; 0.408 ; IF_PC_Reg:IF_PC_Reg|PC_IF[28]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[28]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.556      ;
; 0.410 ; ID_Registers:ID_Registers|register_rtl_0_bypass[71]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[30]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.558      ;
; 0.413 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[28]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~porta_datain_reg1  ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.596      ;
; 0.414 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[16]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.562      ;
; 0.414 ; IF_PC_Reg:IF_PC_Reg|PC_IF[29]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[29]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.562      ;
; 0.415 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[22]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.563      ;
; 0.415 ; IF_PC_Reg:IF_PC_Reg|PC_IF[27]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[27]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.563      ;
; 0.416 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[13]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~porta_datain_reg4   ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.599      ;
; 0.416 ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[30]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.564      ;
; 0.418 ; IF_PC_Reg:IF_PC_Reg|PC_IF[24]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[24]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.566      ;
; 0.420 ; IF_PC_Reg:IF_PC_Reg|PC_IF[25]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[25]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.568      ;
; 0.422 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[31]        ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.570      ;
; 0.436 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[15]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[41]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.584      ;
; 0.439 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.587      ;
; 0.448 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[8]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.596      ;
; 0.449 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[23]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[23]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.597      ;
; 0.454 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~porta_datain_reg0   ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.671      ;
; 0.458 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[0]       ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                                                                                 ; Clk          ; Clk         ; 0.000        ; -0.001     ; 0.605      ;
; 0.463 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[15]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[41]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.611      ;
; 0.470 ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[12]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.618      ;
; 0.472 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[9]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[9]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.620      ;
; 0.474 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.001      ; 0.623      ;
; 0.476 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[2]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.001      ; 0.625      ;
; 0.477 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[4]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.001      ; 0.626      ;
; 0.477 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[24]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.625      ;
; 0.485 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB           ; ID_Registers:ID_Registers|register_rtl_0_bypass[41]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.027      ; 0.660      ;
; 0.489 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[14]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~porta_datain_reg5   ; Clk          ; Clk         ; 0.000        ; 0.046      ; 0.670      ;
; 0.490 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0           ; Clk          ; Clk         ; 0.000        ; 0.053      ; 0.678      ;
; 0.493 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]    ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg2           ; Clk          ; Clk         ; 0.000        ; 0.083      ; 0.711      ;
; 0.493 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~porta_address_reg7 ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.677      ;
; 0.493 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[25]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.641      ;
; 0.496 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]    ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg3           ; Clk          ; Clk         ; 0.000        ; 0.083      ; 0.714      ;
; 0.496 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~porta_datain_reg8   ; Clk          ; Clk         ; 0.000        ; 0.052      ; 0.683      ;
; 0.498 ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.646      ;
; 0.499 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~porta_datain_reg1  ; Clk          ; Clk         ; 0.000        ; 0.055      ; 0.689      ;
; 0.500 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[18]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[18]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.503 ; IF_PC_Reg:IF_PC_Reg|PC_IF[18]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[18]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.001      ; 0.652      ;
; 0.504 ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[13]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.652      ;
; 0.504 ; IF_PC_Reg:IF_PC_Reg|PC_IF[19]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[19]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.001      ; 0.653      ;
; 0.506 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[11]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[41]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.034      ; 0.688      ;
; 0.507 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[27]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.047      ; 0.689      ;
; 0.507 ; IF_PC_Reg:IF_PC_Reg|PC_IF[20]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[20]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.001      ; 0.656      ;
; 0.509 ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[9]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.001      ; 0.658      ;
; 0.510 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[6]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~porta_address_reg6 ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.694      ;
; 0.511 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~porta_datain_reg8  ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.691      ;
; 0.511 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]      ; IF_PC_Reg:IF_PC_Reg|PC_IF[20]                                                                                                ; Clk          ; Clk         ; 0.000        ; -0.003     ; 0.656      ;
; 0.511 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[24]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.659      ;
; 0.513 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[10]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~porta_datain_reg1   ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.693      ;
; 0.515 ; IF_PC_Reg:IF_PC_Reg|PC_IF[23]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[23]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.516 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]                                                             ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.700      ;
; 0.516 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[16]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.517 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17]                                                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.665      ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clk'                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_we_reg       ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_we_reg       ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a17~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                    ; Clk        ; 7.572  ; 7.572  ; Rise       ; Clk             ;
;  ALUOp_ID[0]                   ; Clk        ; 6.121  ; 6.121  ; Rise       ; Clk             ;
;  ALUOp_ID[1]                   ; Clk        ; 7.572  ; 7.572  ; Rise       ; Clk             ;
; ALUSrc_ID                      ; Clk        ; 7.948  ; 7.948  ; Rise       ; Clk             ;
; ALU_Control_EX[*]              ; Clk        ; 5.616  ; 5.616  ; Rise       ; Clk             ;
;  ALU_Control_EX[0]             ; Clk        ; 5.153  ; 5.153  ; Rise       ; Clk             ;
;  ALU_Control_EX[1]             ; Clk        ; 5.475  ; 5.475  ; Rise       ; Clk             ;
;  ALU_Control_EX[2]             ; Clk        ; 4.908  ; 4.908  ; Rise       ; Clk             ;
;  ALU_Control_EX[3]             ; Clk        ; 5.616  ; 5.616  ; Rise       ; Clk             ;
; ALU_Data_2_EX[*]               ; Clk        ; 6.922  ; 6.922  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[0]              ; Clk        ; 6.020  ; 6.020  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[1]              ; Clk        ; 6.494  ; 6.494  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[2]              ; Clk        ; 5.840  ; 5.840  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[3]              ; Clk        ; 5.819  ; 5.819  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[4]              ; Clk        ; 5.912  ; 5.912  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[5]              ; Clk        ; 5.878  ; 5.878  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[6]              ; Clk        ; 6.305  ; 6.305  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[7]              ; Clk        ; 5.973  ; 5.973  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[8]              ; Clk        ; 6.922  ; 6.922  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[9]              ; Clk        ; 6.135  ; 6.135  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[10]             ; Clk        ; 6.289  ; 6.289  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[11]             ; Clk        ; 5.910  ; 5.910  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[12]             ; Clk        ; 6.182  ; 6.182  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[13]             ; Clk        ; 6.019  ; 6.019  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[14]             ; Clk        ; 6.281  ; 6.281  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[15]             ; Clk        ; 6.252  ; 6.252  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[16]             ; Clk        ; 6.195  ; 6.195  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[17]             ; Clk        ; 5.780  ; 5.780  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[18]             ; Clk        ; 6.303  ; 6.303  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[19]             ; Clk        ; 6.129  ; 6.129  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[20]             ; Clk        ; 6.076  ; 6.076  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[21]             ; Clk        ; 6.346  ; 6.346  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[22]             ; Clk        ; 6.192  ; 6.192  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[23]             ; Clk        ; 6.247  ; 6.247  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[24]             ; Clk        ; 5.841  ; 5.841  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[25]             ; Clk        ; 6.264  ; 6.264  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[26]             ; Clk        ; 6.553  ; 6.553  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[27]             ; Clk        ; 6.454  ; 6.454  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[28]             ; Clk        ; 6.216  ; 6.216  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[29]             ; Clk        ; 6.129  ; 6.129  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[30]             ; Clk        ; 6.287  ; 6.287  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[31]             ; Clk        ; 6.378  ; 6.378  ; Rise       ; Clk             ;
; ALU_Result_EX[*]               ; Clk        ; 9.319  ; 9.319  ; Rise       ; Clk             ;
;  ALU_Result_EX[0]              ; Clk        ; 9.012  ; 9.012  ; Rise       ; Clk             ;
;  ALU_Result_EX[1]              ; Clk        ; 7.283  ; 7.283  ; Rise       ; Clk             ;
;  ALU_Result_EX[2]              ; Clk        ; 7.585  ; 7.585  ; Rise       ; Clk             ;
;  ALU_Result_EX[3]              ; Clk        ; 7.341  ; 7.341  ; Rise       ; Clk             ;
;  ALU_Result_EX[4]              ; Clk        ; 8.327  ; 8.327  ; Rise       ; Clk             ;
;  ALU_Result_EX[5]              ; Clk        ; 8.350  ; 8.350  ; Rise       ; Clk             ;
;  ALU_Result_EX[6]              ; Clk        ; 8.026  ; 8.026  ; Rise       ; Clk             ;
;  ALU_Result_EX[7]              ; Clk        ; 8.165  ; 8.165  ; Rise       ; Clk             ;
;  ALU_Result_EX[8]              ; Clk        ; 8.604  ; 8.604  ; Rise       ; Clk             ;
;  ALU_Result_EX[9]              ; Clk        ; 8.998  ; 8.998  ; Rise       ; Clk             ;
;  ALU_Result_EX[10]             ; Clk        ; 8.490  ; 8.490  ; Rise       ; Clk             ;
;  ALU_Result_EX[11]             ; Clk        ; 8.665  ; 8.665  ; Rise       ; Clk             ;
;  ALU_Result_EX[12]             ; Clk        ; 8.614  ; 8.614  ; Rise       ; Clk             ;
;  ALU_Result_EX[13]             ; Clk        ; 8.206  ; 8.206  ; Rise       ; Clk             ;
;  ALU_Result_EX[14]             ; Clk        ; 8.100  ; 8.100  ; Rise       ; Clk             ;
;  ALU_Result_EX[15]             ; Clk        ; 8.518  ; 8.518  ; Rise       ; Clk             ;
;  ALU_Result_EX[16]             ; Clk        ; 9.238  ; 9.238  ; Rise       ; Clk             ;
;  ALU_Result_EX[17]             ; Clk        ; 8.776  ; 8.776  ; Rise       ; Clk             ;
;  ALU_Result_EX[18]             ; Clk        ; 8.300  ; 8.300  ; Rise       ; Clk             ;
;  ALU_Result_EX[19]             ; Clk        ; 8.616  ; 8.616  ; Rise       ; Clk             ;
;  ALU_Result_EX[20]             ; Clk        ; 8.406  ; 8.406  ; Rise       ; Clk             ;
;  ALU_Result_EX[21]             ; Clk        ; 8.544  ; 8.544  ; Rise       ; Clk             ;
;  ALU_Result_EX[22]             ; Clk        ; 8.397  ; 8.397  ; Rise       ; Clk             ;
;  ALU_Result_EX[23]             ; Clk        ; 8.873  ; 8.873  ; Rise       ; Clk             ;
;  ALU_Result_EX[24]             ; Clk        ; 8.842  ; 8.842  ; Rise       ; Clk             ;
;  ALU_Result_EX[25]             ; Clk        ; 8.750  ; 8.750  ; Rise       ; Clk             ;
;  ALU_Result_EX[26]             ; Clk        ; 9.024  ; 9.024  ; Rise       ; Clk             ;
;  ALU_Result_EX[27]             ; Clk        ; 8.716  ; 8.716  ; Rise       ; Clk             ;
;  ALU_Result_EX[28]             ; Clk        ; 9.076  ; 9.076  ; Rise       ; Clk             ;
;  ALU_Result_EX[29]             ; Clk        ; 9.051  ; 9.051  ; Rise       ; Clk             ;
;  ALU_Result_EX[30]             ; Clk        ; 9.319  ; 9.319  ; Rise       ; Clk             ;
;  ALU_Result_EX[31]             ; Clk        ; 9.170  ; 9.170  ; Rise       ; Clk             ;
; ALU_Result_MEM[*]              ; Clk        ; 5.498  ; 5.498  ; Rise       ; Clk             ;
;  ALU_Result_MEM[0]             ; Clk        ; 4.259  ; 4.259  ; Rise       ; Clk             ;
;  ALU_Result_MEM[1]             ; Clk        ; 4.105  ; 4.105  ; Rise       ; Clk             ;
;  ALU_Result_MEM[2]             ; Clk        ; 3.907  ; 3.907  ; Rise       ; Clk             ;
;  ALU_Result_MEM[3]             ; Clk        ; 3.769  ; 3.769  ; Rise       ; Clk             ;
;  ALU_Result_MEM[4]             ; Clk        ; 4.339  ; 4.339  ; Rise       ; Clk             ;
;  ALU_Result_MEM[5]             ; Clk        ; 4.293  ; 4.293  ; Rise       ; Clk             ;
;  ALU_Result_MEM[6]             ; Clk        ; 4.581  ; 4.581  ; Rise       ; Clk             ;
;  ALU_Result_MEM[7]             ; Clk        ; 4.380  ; 4.380  ; Rise       ; Clk             ;
;  ALU_Result_MEM[8]             ; Clk        ; 4.245  ; 4.245  ; Rise       ; Clk             ;
;  ALU_Result_MEM[9]             ; Clk        ; 4.573  ; 4.573  ; Rise       ; Clk             ;
;  ALU_Result_MEM[10]            ; Clk        ; 4.677  ; 4.677  ; Rise       ; Clk             ;
;  ALU_Result_MEM[11]            ; Clk        ; 4.113  ; 4.113  ; Rise       ; Clk             ;
;  ALU_Result_MEM[12]            ; Clk        ; 4.358  ; 4.358  ; Rise       ; Clk             ;
;  ALU_Result_MEM[13]            ; Clk        ; 4.567  ; 4.567  ; Rise       ; Clk             ;
;  ALU_Result_MEM[14]            ; Clk        ; 4.447  ; 4.447  ; Rise       ; Clk             ;
;  ALU_Result_MEM[15]            ; Clk        ; 4.376  ; 4.376  ; Rise       ; Clk             ;
;  ALU_Result_MEM[16]            ; Clk        ; 5.498  ; 5.498  ; Rise       ; Clk             ;
;  ALU_Result_MEM[17]            ; Clk        ; 4.738  ; 4.738  ; Rise       ; Clk             ;
;  ALU_Result_MEM[18]            ; Clk        ; 4.850  ; 4.850  ; Rise       ; Clk             ;
;  ALU_Result_MEM[19]            ; Clk        ; 4.283  ; 4.283  ; Rise       ; Clk             ;
;  ALU_Result_MEM[20]            ; Clk        ; 4.181  ; 4.181  ; Rise       ; Clk             ;
;  ALU_Result_MEM[21]            ; Clk        ; 4.447  ; 4.447  ; Rise       ; Clk             ;
;  ALU_Result_MEM[22]            ; Clk        ; 4.475  ; 4.475  ; Rise       ; Clk             ;
;  ALU_Result_MEM[23]            ; Clk        ; 4.156  ; 4.156  ; Rise       ; Clk             ;
;  ALU_Result_MEM[24]            ; Clk        ; 4.675  ; 4.675  ; Rise       ; Clk             ;
;  ALU_Result_MEM[25]            ; Clk        ; 4.351  ; 4.351  ; Rise       ; Clk             ;
;  ALU_Result_MEM[26]            ; Clk        ; 4.483  ; 4.483  ; Rise       ; Clk             ;
;  ALU_Result_MEM[27]            ; Clk        ; 4.199  ; 4.199  ; Rise       ; Clk             ;
;  ALU_Result_MEM[28]            ; Clk        ; 4.564  ; 4.564  ; Rise       ; Clk             ;
;  ALU_Result_MEM[29]            ; Clk        ; 4.556  ; 4.556  ; Rise       ; Clk             ;
;  ALU_Result_MEM[30]            ; Clk        ; 4.218  ; 4.218  ; Rise       ; Clk             ;
;  ALU_Result_MEM[31]            ; Clk        ; 4.701  ; 4.701  ; Rise       ; Clk             ;
; ALU_Result_WB[*]               ; Clk        ; 6.053  ; 6.053  ; Rise       ; Clk             ;
;  ALU_Result_WB[0]              ; Clk        ; 4.774  ; 4.774  ; Rise       ; Clk             ;
;  ALU_Result_WB[1]              ; Clk        ; 4.634  ; 4.634  ; Rise       ; Clk             ;
;  ALU_Result_WB[2]              ; Clk        ; 5.740  ; 5.740  ; Rise       ; Clk             ;
;  ALU_Result_WB[3]              ; Clk        ; 4.389  ; 4.389  ; Rise       ; Clk             ;
;  ALU_Result_WB[4]              ; Clk        ; 4.289  ; 4.289  ; Rise       ; Clk             ;
;  ALU_Result_WB[5]              ; Clk        ; 4.615  ; 4.615  ; Rise       ; Clk             ;
;  ALU_Result_WB[6]              ; Clk        ; 5.501  ; 5.501  ; Rise       ; Clk             ;
;  ALU_Result_WB[7]              ; Clk        ; 4.679  ; 4.679  ; Rise       ; Clk             ;
;  ALU_Result_WB[8]              ; Clk        ; 4.748  ; 4.748  ; Rise       ; Clk             ;
;  ALU_Result_WB[9]              ; Clk        ; 4.042  ; 4.042  ; Rise       ; Clk             ;
;  ALU_Result_WB[10]             ; Clk        ; 4.757  ; 4.757  ; Rise       ; Clk             ;
;  ALU_Result_WB[11]             ; Clk        ; 4.651  ; 4.651  ; Rise       ; Clk             ;
;  ALU_Result_WB[12]             ; Clk        ; 4.759  ; 4.759  ; Rise       ; Clk             ;
;  ALU_Result_WB[13]             ; Clk        ; 4.362  ; 4.362  ; Rise       ; Clk             ;
;  ALU_Result_WB[14]             ; Clk        ; 4.286  ; 4.286  ; Rise       ; Clk             ;
;  ALU_Result_WB[15]             ; Clk        ; 5.116  ; 5.116  ; Rise       ; Clk             ;
;  ALU_Result_WB[16]             ; Clk        ; 4.820  ; 4.820  ; Rise       ; Clk             ;
;  ALU_Result_WB[17]             ; Clk        ; 4.630  ; 4.630  ; Rise       ; Clk             ;
;  ALU_Result_WB[18]             ; Clk        ; 4.780  ; 4.780  ; Rise       ; Clk             ;
;  ALU_Result_WB[19]             ; Clk        ; 4.559  ; 4.559  ; Rise       ; Clk             ;
;  ALU_Result_WB[20]             ; Clk        ; 4.546  ; 4.546  ; Rise       ; Clk             ;
;  ALU_Result_WB[21]             ; Clk        ; 4.619  ; 4.619  ; Rise       ; Clk             ;
;  ALU_Result_WB[22]             ; Clk        ; 4.380  ; 4.380  ; Rise       ; Clk             ;
;  ALU_Result_WB[23]             ; Clk        ; 6.053  ; 6.053  ; Rise       ; Clk             ;
;  ALU_Result_WB[24]             ; Clk        ; 4.243  ; 4.243  ; Rise       ; Clk             ;
;  ALU_Result_WB[25]             ; Clk        ; 4.710  ; 4.710  ; Rise       ; Clk             ;
;  ALU_Result_WB[26]             ; Clk        ; 5.212  ; 5.212  ; Rise       ; Clk             ;
;  ALU_Result_WB[27]             ; Clk        ; 4.340  ; 4.340  ; Rise       ; Clk             ;
;  ALU_Result_WB[28]             ; Clk        ; 4.505  ; 4.505  ; Rise       ; Clk             ;
;  ALU_Result_WB[29]             ; Clk        ; 4.660  ; 4.660  ; Rise       ; Clk             ;
;  ALU_Result_WB[30]             ; Clk        ; 4.658  ; 4.658  ; Rise       ; Clk             ;
;  ALU_Result_WB[31]             ; Clk        ; 4.690  ; 4.690  ; Rise       ; Clk             ;
; Branch_ID                      ; Clk        ; 6.151  ; 6.151  ; Rise       ; Clk             ;
; Forward_A[*]                   ; Clk        ; 5.269  ; 5.269  ; Rise       ; Clk             ;
;  Forward_A[0]                  ; Clk        ; 5.269  ; 5.269  ; Rise       ; Clk             ;
;  Forward_A[1]                  ; Clk        ; 5.135  ; 5.135  ; Rise       ; Clk             ;
; Forward_B[*]                   ; Clk        ; 5.730  ; 5.730  ; Rise       ; Clk             ;
;  Forward_B[0]                  ; Clk        ; 5.730  ; 5.730  ; Rise       ; Clk             ;
;  Forward_B[1]                  ; Clk        ; 4.873  ; 4.873  ; Rise       ; Clk             ;
; Forward_C                      ; Clk        ; 5.646  ; 5.646  ; Rise       ; Clk             ;
; Forward_D                      ; Clk        ; 5.827  ; 5.827  ; Rise       ; Clk             ;
; Forward_Reg_Delay[*]           ; Clk        ; 5.795  ; 5.795  ; Rise       ; Clk             ;
;  Forward_Reg_Delay[0]          ; Clk        ; 5.795  ; 5.795  ; Rise       ; Clk             ;
;  Forward_Reg_Delay[1]          ; Clk        ; 5.723  ; 5.723  ; Rise       ; Clk             ;
; ID_Control_Noop                ; Clk        ; 7.132  ; 7.132  ; Rise       ; Clk             ;
; IF_ID_pipeline_stall           ; Clk        ; 7.122  ; 7.122  ; Rise       ; Clk             ;
; Instruction_EX[*]              ; Clk        ; 5.223  ; 5.223  ; Rise       ; Clk             ;
;  Instruction_EX[0]             ; Clk        ; 3.593  ; 3.593  ; Rise       ; Clk             ;
;  Instruction_EX[1]             ; Clk        ; 3.369  ; 3.369  ; Rise       ; Clk             ;
;  Instruction_EX[2]             ; Clk        ; 3.370  ; 3.370  ; Rise       ; Clk             ;
;  Instruction_EX[3]             ; Clk        ; 4.531  ; 4.531  ; Rise       ; Clk             ;
;  Instruction_EX[4]             ; Clk        ; 3.537  ; 3.537  ; Rise       ; Clk             ;
;  Instruction_EX[5]             ; Clk        ; 3.966  ; 3.966  ; Rise       ; Clk             ;
;  Instruction_EX[11]            ; Clk        ; 5.035  ; 5.035  ; Rise       ; Clk             ;
;  Instruction_EX[12]            ; Clk        ; 4.540  ; 4.540  ; Rise       ; Clk             ;
;  Instruction_EX[13]            ; Clk        ; 5.029  ; 5.029  ; Rise       ; Clk             ;
;  Instruction_EX[14]            ; Clk        ; 5.223  ; 5.223  ; Rise       ; Clk             ;
;  Instruction_EX[16]            ; Clk        ; 4.866  ; 4.866  ; Rise       ; Clk             ;
;  Instruction_EX[17]            ; Clk        ; 4.766  ; 4.766  ; Rise       ; Clk             ;
;  Instruction_EX[18]            ; Clk        ; 5.029  ; 5.029  ; Rise       ; Clk             ;
;  Instruction_EX[19]            ; Clk        ; 5.223  ; 5.223  ; Rise       ; Clk             ;
;  Instruction_EX[21]            ; Clk        ; 4.383  ; 4.383  ; Rise       ; Clk             ;
;  Instruction_EX[22]            ; Clk        ; 4.668  ; 4.668  ; Rise       ; Clk             ;
;  Instruction_EX[23]            ; Clk        ; 4.137  ; 4.137  ; Rise       ; Clk             ;
;  Instruction_EX[26]            ; Clk        ; 3.585  ; 3.585  ; Rise       ; Clk             ;
;  Instruction_EX[27]            ; Clk        ; 3.598  ; 3.598  ; Rise       ; Clk             ;
;  Instruction_EX[28]            ; Clk        ; 5.072  ; 5.072  ; Rise       ; Clk             ;
;  Instruction_EX[31]            ; Clk        ; 3.615  ; 3.615  ; Rise       ; Clk             ;
; Instruction_ID[*]              ; Clk        ; 6.169  ; 6.169  ; Rise       ; Clk             ;
;  Instruction_ID[0]             ; Clk        ; 5.397  ; 5.397  ; Rise       ; Clk             ;
;  Instruction_ID[1]             ; Clk        ; 4.717  ; 4.717  ; Rise       ; Clk             ;
;  Instruction_ID[2]             ; Clk        ; 5.206  ; 5.206  ; Rise       ; Clk             ;
;  Instruction_ID[3]             ; Clk        ; 6.035  ; 6.035  ; Rise       ; Clk             ;
;  Instruction_ID[4]             ; Clk        ; 5.430  ; 5.430  ; Rise       ; Clk             ;
;  Instruction_ID[5]             ; Clk        ; 5.557  ; 5.557  ; Rise       ; Clk             ;
;  Instruction_ID[11]            ; Clk        ; 4.913  ; 4.913  ; Rise       ; Clk             ;
;  Instruction_ID[12]            ; Clk        ; 4.792  ; 4.792  ; Rise       ; Clk             ;
;  Instruction_ID[13]            ; Clk        ; 5.245  ; 5.245  ; Rise       ; Clk             ;
;  Instruction_ID[14]            ; Clk        ; 5.900  ; 5.900  ; Rise       ; Clk             ;
;  Instruction_ID[16]            ; Clk        ; 4.574  ; 4.574  ; Rise       ; Clk             ;
;  Instruction_ID[17]            ; Clk        ; 4.876  ; 4.876  ; Rise       ; Clk             ;
;  Instruction_ID[18]            ; Clk        ; 5.253  ; 5.253  ; Rise       ; Clk             ;
;  Instruction_ID[19]            ; Clk        ; 5.900  ; 5.900  ; Rise       ; Clk             ;
;  Instruction_ID[21]            ; Clk        ; 5.547  ; 5.547  ; Rise       ; Clk             ;
;  Instruction_ID[22]            ; Clk        ; 4.771  ; 4.771  ; Rise       ; Clk             ;
;  Instruction_ID[23]            ; Clk        ; 6.055  ; 6.055  ; Rise       ; Clk             ;
;  Instruction_ID[26]            ; Clk        ; 6.134  ; 6.134  ; Rise       ; Clk             ;
;  Instruction_ID[27]            ; Clk        ; 4.799  ; 4.799  ; Rise       ; Clk             ;
;  Instruction_ID[28]            ; Clk        ; 6.035  ; 6.035  ; Rise       ; Clk             ;
;  Instruction_ID[31]            ; Clk        ; 6.169  ; 6.169  ; Rise       ; Clk             ;
; Instruction_IF[*]              ; Clk        ; 10.580 ; 10.580 ; Rise       ; Clk             ;
;  Instruction_IF[0]             ; Clk        ; 9.555  ; 9.555  ; Rise       ; Clk             ;
;  Instruction_IF[1]             ; Clk        ; 9.828  ; 9.828  ; Rise       ; Clk             ;
;  Instruction_IF[2]             ; Clk        ; 9.761  ; 9.761  ; Rise       ; Clk             ;
;  Instruction_IF[3]             ; Clk        ; 10.518 ; 10.518 ; Rise       ; Clk             ;
;  Instruction_IF[4]             ; Clk        ; 9.598  ; 9.598  ; Rise       ; Clk             ;
;  Instruction_IF[5]             ; Clk        ; 9.903  ; 9.903  ; Rise       ; Clk             ;
;  Instruction_IF[11]            ; Clk        ; 9.523  ; 9.523  ; Rise       ; Clk             ;
;  Instruction_IF[12]            ; Clk        ; 10.272 ; 10.272 ; Rise       ; Clk             ;
;  Instruction_IF[13]            ; Clk        ; 10.482 ; 10.482 ; Rise       ; Clk             ;
;  Instruction_IF[14]            ; Clk        ; 10.466 ; 10.466 ; Rise       ; Clk             ;
;  Instruction_IF[16]            ; Clk        ; 9.397  ; 9.397  ; Rise       ; Clk             ;
;  Instruction_IF[17]            ; Clk        ; 9.204  ; 9.204  ; Rise       ; Clk             ;
;  Instruction_IF[18]            ; Clk        ; 10.526 ; 10.526 ; Rise       ; Clk             ;
;  Instruction_IF[19]            ; Clk        ; 10.397 ; 10.397 ; Rise       ; Clk             ;
;  Instruction_IF[21]            ; Clk        ; 9.903  ; 9.903  ; Rise       ; Clk             ;
;  Instruction_IF[22]            ; Clk        ; 9.486  ; 9.486  ; Rise       ; Clk             ;
;  Instruction_IF[23]            ; Clk        ; 10.488 ; 10.488 ; Rise       ; Clk             ;
;  Instruction_IF[26]            ; Clk        ; 10.550 ; 10.550 ; Rise       ; Clk             ;
;  Instruction_IF[27]            ; Clk        ; 9.722  ; 9.722  ; Rise       ; Clk             ;
;  Instruction_IF[28]            ; Clk        ; 10.518 ; 10.518 ; Rise       ; Clk             ;
;  Instruction_IF[31]            ; Clk        ; 10.580 ; 10.580 ; Rise       ; Clk             ;
; MemRead_ID                     ; Clk        ; 8.322  ; 8.322  ; Rise       ; Clk             ;
; MemtoReg_ID                    ; Clk        ; 8.292  ; 8.292  ; Rise       ; Clk             ;
; Next_PC_IF[*]                  ; Clk        ; 10.202 ; 10.202 ; Rise       ; Clk             ;
;  Next_PC_IF[0]                 ; Clk        ; 9.551  ; 9.551  ; Rise       ; Clk             ;
;  Next_PC_IF[1]                 ; Clk        ; 9.508  ; 9.508  ; Rise       ; Clk             ;
;  Next_PC_IF[2]                 ; Clk        ; 9.538  ; 9.538  ; Rise       ; Clk             ;
;  Next_PC_IF[3]                 ; Clk        ; 8.999  ; 8.999  ; Rise       ; Clk             ;
;  Next_PC_IF[4]                 ; Clk        ; 10.202 ; 10.202 ; Rise       ; Clk             ;
;  Next_PC_IF[5]                 ; Clk        ; 9.320  ; 9.320  ; Rise       ; Clk             ;
;  Next_PC_IF[6]                 ; Clk        ; 9.708  ; 9.708  ; Rise       ; Clk             ;
;  Next_PC_IF[7]                 ; Clk        ; 9.195  ; 9.195  ; Rise       ; Clk             ;
;  Next_PC_IF[8]                 ; Clk        ; 9.697  ; 9.697  ; Rise       ; Clk             ;
;  Next_PC_IF[9]                 ; Clk        ; 9.696  ; 9.696  ; Rise       ; Clk             ;
;  Next_PC_IF[10]                ; Clk        ; 9.181  ; 9.181  ; Rise       ; Clk             ;
;  Next_PC_IF[11]                ; Clk        ; 9.624  ; 9.624  ; Rise       ; Clk             ;
;  Next_PC_IF[12]                ; Clk        ; 9.389  ; 9.389  ; Rise       ; Clk             ;
;  Next_PC_IF[13]                ; Clk        ; 9.632  ; 9.632  ; Rise       ; Clk             ;
;  Next_PC_IF[14]                ; Clk        ; 9.590  ; 9.590  ; Rise       ; Clk             ;
;  Next_PC_IF[15]                ; Clk        ; 9.920  ; 9.920  ; Rise       ; Clk             ;
;  Next_PC_IF[16]                ; Clk        ; 9.519  ; 9.519  ; Rise       ; Clk             ;
;  Next_PC_IF[17]                ; Clk        ; 9.331  ; 9.331  ; Rise       ; Clk             ;
;  Next_PC_IF[18]                ; Clk        ; 9.506  ; 9.506  ; Rise       ; Clk             ;
;  Next_PC_IF[19]                ; Clk        ; 9.999  ; 9.999  ; Rise       ; Clk             ;
;  Next_PC_IF[20]                ; Clk        ; 9.505  ; 9.505  ; Rise       ; Clk             ;
;  Next_PC_IF[21]                ; Clk        ; 9.336  ; 9.336  ; Rise       ; Clk             ;
;  Next_PC_IF[22]                ; Clk        ; 10.119 ; 10.119 ; Rise       ; Clk             ;
;  Next_PC_IF[23]                ; Clk        ; 9.395  ; 9.395  ; Rise       ; Clk             ;
;  Next_PC_IF[24]                ; Clk        ; 9.828  ; 9.828  ; Rise       ; Clk             ;
;  Next_PC_IF[25]                ; Clk        ; 9.909  ; 9.909  ; Rise       ; Clk             ;
;  Next_PC_IF[26]                ; Clk        ; 9.615  ; 9.615  ; Rise       ; Clk             ;
;  Next_PC_IF[27]                ; Clk        ; 9.324  ; 9.324  ; Rise       ; Clk             ;
;  Next_PC_IF[28]                ; Clk        ; 10.039 ; 10.039 ; Rise       ; Clk             ;
;  Next_PC_IF[29]                ; Clk        ; 10.192 ; 10.192 ; Rise       ; Clk             ;
;  Next_PC_IF[30]                ; Clk        ; 9.849  ; 9.849  ; Rise       ; Clk             ;
;  Next_PC_IF[31]                ; Clk        ; 10.068 ; 10.068 ; Rise       ; Clk             ;
; PCSrc_ID                       ; Clk        ; 8.737  ; 8.737  ; Rise       ; Clk             ;
; PC_Plus_4_IF[*]                ; Clk        ; 6.604  ; 6.604  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[0]               ; Clk        ; 5.038  ; 5.038  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[1]               ; Clk        ; 5.153  ; 5.153  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[2]               ; Clk        ; 5.101  ; 5.101  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[3]               ; Clk        ; 5.079  ; 5.079  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[4]               ; Clk        ; 5.230  ; 5.230  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[5]               ; Clk        ; 6.251  ; 6.251  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[6]               ; Clk        ; 5.501  ; 5.501  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[7]               ; Clk        ; 5.128  ; 5.128  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[8]               ; Clk        ; 5.118  ; 5.118  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[9]               ; Clk        ; 5.212  ; 5.212  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[10]              ; Clk        ; 5.710  ; 5.710  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[11]              ; Clk        ; 5.748  ; 5.748  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[12]              ; Clk        ; 5.937  ; 5.937  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[13]              ; Clk        ; 5.743  ; 5.743  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[14]              ; Clk        ; 5.773  ; 5.773  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[15]              ; Clk        ; 6.049  ; 6.049  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[16]              ; Clk        ; 6.419  ; 6.419  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[17]              ; Clk        ; 5.567  ; 5.567  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[18]              ; Clk        ; 5.645  ; 5.645  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[19]              ; Clk        ; 5.800  ; 5.800  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[20]              ; Clk        ; 5.923  ; 5.923  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[21]              ; Clk        ; 5.895  ; 5.895  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[22]              ; Clk        ; 5.594  ; 5.594  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[23]              ; Clk        ; 6.604  ; 6.604  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[24]              ; Clk        ; 5.904  ; 5.904  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[25]              ; Clk        ; 6.565  ; 6.565  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[26]              ; Clk        ; 6.043  ; 6.043  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[27]              ; Clk        ; 5.926  ; 5.926  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[28]              ; Clk        ; 6.162  ; 6.162  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[29]              ; Clk        ; 6.001  ; 6.001  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[30]              ; Clk        ; 5.757  ; 5.757  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[31]              ; Clk        ; 6.275  ; 6.275  ; Rise       ; Clk             ;
; Read_Address_1_ID[*]           ; Clk        ; 6.020  ; 6.020  ; Rise       ; Clk             ;
;  Read_Address_1_ID[0]          ; Clk        ; 5.557  ; 5.557  ; Rise       ; Clk             ;
;  Read_Address_1_ID[1]          ; Clk        ; 4.761  ; 4.761  ; Rise       ; Clk             ;
;  Read_Address_1_ID[2]          ; Clk        ; 6.020  ; 6.020  ; Rise       ; Clk             ;
; Read_Data_1_ID[*]              ; Clk        ; 8.406  ; 8.406  ; Rise       ; Clk             ;
;  Read_Data_1_ID[0]             ; Clk        ; 7.588  ; 7.588  ; Rise       ; Clk             ;
;  Read_Data_1_ID[1]             ; Clk        ; 7.372  ; 7.372  ; Rise       ; Clk             ;
;  Read_Data_1_ID[2]             ; Clk        ; 7.430  ; 7.430  ; Rise       ; Clk             ;
;  Read_Data_1_ID[3]             ; Clk        ; 7.228  ; 7.228  ; Rise       ; Clk             ;
;  Read_Data_1_ID[4]             ; Clk        ; 7.391  ; 7.391  ; Rise       ; Clk             ;
;  Read_Data_1_ID[5]             ; Clk        ; 6.919  ; 6.919  ; Rise       ; Clk             ;
;  Read_Data_1_ID[6]             ; Clk        ; 7.236  ; 7.236  ; Rise       ; Clk             ;
;  Read_Data_1_ID[7]             ; Clk        ; 7.296  ; 7.296  ; Rise       ; Clk             ;
;  Read_Data_1_ID[8]             ; Clk        ; 7.937  ; 7.937  ; Rise       ; Clk             ;
;  Read_Data_1_ID[9]             ; Clk        ; 7.584  ; 7.584  ; Rise       ; Clk             ;
;  Read_Data_1_ID[10]            ; Clk        ; 7.280  ; 7.280  ; Rise       ; Clk             ;
;  Read_Data_1_ID[11]            ; Clk        ; 7.468  ; 7.468  ; Rise       ; Clk             ;
;  Read_Data_1_ID[12]            ; Clk        ; 7.144  ; 7.144  ; Rise       ; Clk             ;
;  Read_Data_1_ID[13]            ; Clk        ; 6.809  ; 6.809  ; Rise       ; Clk             ;
;  Read_Data_1_ID[14]            ; Clk        ; 6.870  ; 6.870  ; Rise       ; Clk             ;
;  Read_Data_1_ID[15]            ; Clk        ; 7.473  ; 7.473  ; Rise       ; Clk             ;
;  Read_Data_1_ID[16]            ; Clk        ; 7.619  ; 7.619  ; Rise       ; Clk             ;
;  Read_Data_1_ID[17]            ; Clk        ; 7.296  ; 7.296  ; Rise       ; Clk             ;
;  Read_Data_1_ID[18]            ; Clk        ; 7.448  ; 7.448  ; Rise       ; Clk             ;
;  Read_Data_1_ID[19]            ; Clk        ; 7.413  ; 7.413  ; Rise       ; Clk             ;
;  Read_Data_1_ID[20]            ; Clk        ; 7.001  ; 7.001  ; Rise       ; Clk             ;
;  Read_Data_1_ID[21]            ; Clk        ; 7.329  ; 7.329  ; Rise       ; Clk             ;
;  Read_Data_1_ID[22]            ; Clk        ; 6.817  ; 6.817  ; Rise       ; Clk             ;
;  Read_Data_1_ID[23]            ; Clk        ; 7.120  ; 7.120  ; Rise       ; Clk             ;
;  Read_Data_1_ID[24]            ; Clk        ; 7.535  ; 7.535  ; Rise       ; Clk             ;
;  Read_Data_1_ID[25]            ; Clk        ; 8.406  ; 8.406  ; Rise       ; Clk             ;
;  Read_Data_1_ID[26]            ; Clk        ; 7.143  ; 7.143  ; Rise       ; Clk             ;
;  Read_Data_1_ID[27]            ; Clk        ; 7.734  ; 7.734  ; Rise       ; Clk             ;
;  Read_Data_1_ID[28]            ; Clk        ; 6.674  ; 6.674  ; Rise       ; Clk             ;
;  Read_Data_1_ID[29]            ; Clk        ; 7.064  ; 7.064  ; Rise       ; Clk             ;
;  Read_Data_1_ID[30]            ; Clk        ; 7.576  ; 7.576  ; Rise       ; Clk             ;
;  Read_Data_1_ID[31]            ; Clk        ; 7.284  ; 7.284  ; Rise       ; Clk             ;
; Read_Data_WB[*]                ; Clk        ; 6.039  ; 6.039  ; Rise       ; Clk             ;
;  Read_Data_WB[0]               ; Clk        ; 5.062  ; 5.062  ; Rise       ; Clk             ;
;  Read_Data_WB[1]               ; Clk        ; 4.800  ; 4.800  ; Rise       ; Clk             ;
;  Read_Data_WB[2]               ; Clk        ; 4.449  ; 4.449  ; Rise       ; Clk             ;
;  Read_Data_WB[3]               ; Clk        ; 4.677  ; 4.677  ; Rise       ; Clk             ;
;  Read_Data_WB[4]               ; Clk        ; 4.194  ; 4.194  ; Rise       ; Clk             ;
;  Read_Data_WB[5]               ; Clk        ; 4.145  ; 4.145  ; Rise       ; Clk             ;
;  Read_Data_WB[6]               ; Clk        ; 4.940  ; 4.940  ; Rise       ; Clk             ;
;  Read_Data_WB[7]               ; Clk        ; 4.255  ; 4.255  ; Rise       ; Clk             ;
;  Read_Data_WB[8]               ; Clk        ; 4.700  ; 4.700  ; Rise       ; Clk             ;
;  Read_Data_WB[9]               ; Clk        ; 4.527  ; 4.527  ; Rise       ; Clk             ;
;  Read_Data_WB[10]              ; Clk        ; 4.689  ; 4.689  ; Rise       ; Clk             ;
;  Read_Data_WB[11]              ; Clk        ; 4.394  ; 4.394  ; Rise       ; Clk             ;
;  Read_Data_WB[12]              ; Clk        ; 4.423  ; 4.423  ; Rise       ; Clk             ;
;  Read_Data_WB[13]              ; Clk        ; 5.860  ; 5.860  ; Rise       ; Clk             ;
;  Read_Data_WB[14]              ; Clk        ; 6.039  ; 6.039  ; Rise       ; Clk             ;
;  Read_Data_WB[15]              ; Clk        ; 5.156  ; 5.156  ; Rise       ; Clk             ;
;  Read_Data_WB[16]              ; Clk        ; 5.268  ; 5.268  ; Rise       ; Clk             ;
;  Read_Data_WB[17]              ; Clk        ; 5.159  ; 5.159  ; Rise       ; Clk             ;
;  Read_Data_WB[18]              ; Clk        ; 4.371  ; 4.371  ; Rise       ; Clk             ;
;  Read_Data_WB[19]              ; Clk        ; 4.848  ; 4.848  ; Rise       ; Clk             ;
;  Read_Data_WB[20]              ; Clk        ; 4.499  ; 4.499  ; Rise       ; Clk             ;
;  Read_Data_WB[21]              ; Clk        ; 4.723  ; 4.723  ; Rise       ; Clk             ;
;  Read_Data_WB[22]              ; Clk        ; 4.509  ; 4.509  ; Rise       ; Clk             ;
;  Read_Data_WB[23]              ; Clk        ; 4.861  ; 4.861  ; Rise       ; Clk             ;
;  Read_Data_WB[24]              ; Clk        ; 4.597  ; 4.597  ; Rise       ; Clk             ;
;  Read_Data_WB[25]              ; Clk        ; 4.251  ; 4.251  ; Rise       ; Clk             ;
;  Read_Data_WB[26]              ; Clk        ; 4.724  ; 4.724  ; Rise       ; Clk             ;
;  Read_Data_WB[27]              ; Clk        ; 4.780  ; 4.780  ; Rise       ; Clk             ;
;  Read_Data_WB[28]              ; Clk        ; 4.753  ; 4.753  ; Rise       ; Clk             ;
;  Read_Data_WB[29]              ; Clk        ; 4.264  ; 4.264  ; Rise       ; Clk             ;
;  Read_Data_WB[30]              ; Clk        ; 4.700  ; 4.700  ; Rise       ; Clk             ;
;  Read_Data_WB[31]              ; Clk        ; 4.126  ; 4.126  ; Rise       ; Clk             ;
; Read_Data_forward_MEM_MEM[*]   ; Clk        ; 6.468  ; 6.468  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[0]  ; Clk        ; 5.155  ; 5.155  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[1]  ; Clk        ; 5.236  ; 5.236  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[2]  ; Clk        ; 4.770  ; 4.770  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[3]  ; Clk        ; 4.784  ; 4.784  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[4]  ; Clk        ; 5.939  ; 5.939  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[5]  ; Clk        ; 5.440  ; 5.440  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[6]  ; Clk        ; 5.621  ; 5.621  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[7]  ; Clk        ; 6.468  ; 6.468  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[8]  ; Clk        ; 4.859  ; 4.859  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[9]  ; Clk        ; 6.419  ; 6.419  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[10] ; Clk        ; 5.263  ; 5.263  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[11] ; Clk        ; 4.849  ; 4.849  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[12] ; Clk        ; 4.931  ; 4.931  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[13] ; Clk        ; 5.531  ; 5.531  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[14] ; Clk        ; 5.494  ; 5.494  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[15] ; Clk        ; 4.963  ; 4.963  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[16] ; Clk        ; 4.897  ; 4.897  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[17] ; Clk        ; 5.186  ; 5.186  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[18] ; Clk        ; 5.710  ; 5.710  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[19] ; Clk        ; 6.441  ; 6.441  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[20] ; Clk        ; 5.019  ; 5.019  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[21] ; Clk        ; 4.982  ; 4.982  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[22] ; Clk        ; 5.127  ; 5.127  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[23] ; Clk        ; 5.065  ; 5.065  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[24] ; Clk        ; 4.890  ; 4.890  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[25] ; Clk        ; 5.329  ; 5.329  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[26] ; Clk        ; 6.024  ; 6.024  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[27] ; Clk        ; 5.140  ; 5.140  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[28] ; Clk        ; 5.408  ; 5.408  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[29] ; Clk        ; 4.948  ; 4.948  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[30] ; Clk        ; 5.080  ; 5.080  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[31] ; Clk        ; 4.767  ; 4.767  ; Rise       ; Clk             ;
; Write_Data_MEM[*]              ; Clk        ; 6.474  ; 6.474  ; Rise       ; Clk             ;
;  Write_Data_MEM[0]             ; Clk        ; 5.175  ; 5.175  ; Rise       ; Clk             ;
;  Write_Data_MEM[1]             ; Clk        ; 5.227  ; 5.227  ; Rise       ; Clk             ;
;  Write_Data_MEM[2]             ; Clk        ; 4.740  ; 4.740  ; Rise       ; Clk             ;
;  Write_Data_MEM[3]             ; Clk        ; 4.784  ; 4.784  ; Rise       ; Clk             ;
;  Write_Data_MEM[4]             ; Clk        ; 5.939  ; 5.939  ; Rise       ; Clk             ;
;  Write_Data_MEM[5]             ; Clk        ; 5.440  ; 5.440  ; Rise       ; Clk             ;
;  Write_Data_MEM[6]             ; Clk        ; 5.571  ; 5.571  ; Rise       ; Clk             ;
;  Write_Data_MEM[7]             ; Clk        ; 6.469  ; 6.469  ; Rise       ; Clk             ;
;  Write_Data_MEM[8]             ; Clk        ; 4.849  ; 4.849  ; Rise       ; Clk             ;
;  Write_Data_MEM[9]             ; Clk        ; 6.232  ; 6.232  ; Rise       ; Clk             ;
;  Write_Data_MEM[10]            ; Clk        ; 5.278  ; 5.278  ; Rise       ; Clk             ;
;  Write_Data_MEM[11]            ; Clk        ; 4.626  ; 4.626  ; Rise       ; Clk             ;
;  Write_Data_MEM[12]            ; Clk        ; 5.040  ; 5.040  ; Rise       ; Clk             ;
;  Write_Data_MEM[13]            ; Clk        ; 5.551  ; 5.551  ; Rise       ; Clk             ;
;  Write_Data_MEM[14]            ; Clk        ; 5.494  ; 5.494  ; Rise       ; Clk             ;
;  Write_Data_MEM[15]            ; Clk        ; 4.993  ; 4.993  ; Rise       ; Clk             ;
;  Write_Data_MEM[16]            ; Clk        ; 4.907  ; 4.907  ; Rise       ; Clk             ;
;  Write_Data_MEM[17]            ; Clk        ; 5.206  ; 5.206  ; Rise       ; Clk             ;
;  Write_Data_MEM[18]            ; Clk        ; 5.720  ; 5.720  ; Rise       ; Clk             ;
;  Write_Data_MEM[19]            ; Clk        ; 6.474  ; 6.474  ; Rise       ; Clk             ;
;  Write_Data_MEM[20]            ; Clk        ; 4.999  ; 4.999  ; Rise       ; Clk             ;
;  Write_Data_MEM[21]            ; Clk        ; 4.982  ; 4.982  ; Rise       ; Clk             ;
;  Write_Data_MEM[22]            ; Clk        ; 5.147  ; 5.147  ; Rise       ; Clk             ;
;  Write_Data_MEM[23]            ; Clk        ; 5.055  ; 5.055  ; Rise       ; Clk             ;
;  Write_Data_MEM[24]            ; Clk        ; 4.890  ; 4.890  ; Rise       ; Clk             ;
;  Write_Data_MEM[25]            ; Clk        ; 5.329  ; 5.329  ; Rise       ; Clk             ;
;  Write_Data_MEM[26]            ; Clk        ; 6.034  ; 6.034  ; Rise       ; Clk             ;
;  Write_Data_MEM[27]            ; Clk        ; 5.140  ; 5.140  ; Rise       ; Clk             ;
;  Write_Data_MEM[28]            ; Clk        ; 5.438  ; 5.438  ; Rise       ; Clk             ;
;  Write_Data_MEM[29]            ; Clk        ; 4.948  ; 4.948  ; Rise       ; Clk             ;
;  Write_Data_MEM[30]            ; Clk        ; 5.080  ; 5.080  ; Rise       ; Clk             ;
;  Write_Data_MEM[31]            ; Clk        ; 4.767  ; 4.767  ; Rise       ; Clk             ;
; Write_Data_WB[*]               ; Clk        ; 6.152  ; 6.152  ; Rise       ; Clk             ;
;  Write_Data_WB[0]              ; Clk        ; 4.671  ; 4.671  ; Rise       ; Clk             ;
;  Write_Data_WB[1]              ; Clk        ; 5.491  ; 5.491  ; Rise       ; Clk             ;
;  Write_Data_WB[2]              ; Clk        ; 5.313  ; 5.313  ; Rise       ; Clk             ;
;  Write_Data_WB[3]              ; Clk        ; 4.742  ; 4.742  ; Rise       ; Clk             ;
;  Write_Data_WB[4]              ; Clk        ; 4.498  ; 4.498  ; Rise       ; Clk             ;
;  Write_Data_WB[5]              ; Clk        ; 4.763  ; 4.763  ; Rise       ; Clk             ;
;  Write_Data_WB[6]              ; Clk        ; 5.252  ; 5.252  ; Rise       ; Clk             ;
;  Write_Data_WB[7]              ; Clk        ; 5.081  ; 5.081  ; Rise       ; Clk             ;
;  Write_Data_WB[8]              ; Clk        ; 6.152  ; 6.152  ; Rise       ; Clk             ;
;  Write_Data_WB[9]              ; Clk        ; 5.026  ; 5.026  ; Rise       ; Clk             ;
;  Write_Data_WB[10]             ; Clk        ; 5.431  ; 5.431  ; Rise       ; Clk             ;
;  Write_Data_WB[11]             ; Clk        ; 5.274  ; 5.274  ; Rise       ; Clk             ;
;  Write_Data_WB[12]             ; Clk        ; 5.594  ; 5.594  ; Rise       ; Clk             ;
;  Write_Data_WB[13]             ; Clk        ; 4.903  ; 4.903  ; Rise       ; Clk             ;
;  Write_Data_WB[14]             ; Clk        ; 4.845  ; 4.845  ; Rise       ; Clk             ;
;  Write_Data_WB[15]             ; Clk        ; 5.078  ; 5.078  ; Rise       ; Clk             ;
;  Write_Data_WB[16]             ; Clk        ; 4.341  ; 4.341  ; Rise       ; Clk             ;
;  Write_Data_WB[17]             ; Clk        ; 4.978  ; 4.978  ; Rise       ; Clk             ;
;  Write_Data_WB[18]             ; Clk        ; 6.070  ; 6.070  ; Rise       ; Clk             ;
;  Write_Data_WB[19]             ; Clk        ; 5.440  ; 5.440  ; Rise       ; Clk             ;
;  Write_Data_WB[20]             ; Clk        ; 4.705  ; 4.705  ; Rise       ; Clk             ;
;  Write_Data_WB[21]             ; Clk        ; 4.977  ; 4.977  ; Rise       ; Clk             ;
;  Write_Data_WB[22]             ; Clk        ; 5.691  ; 5.691  ; Rise       ; Clk             ;
;  Write_Data_WB[23]             ; Clk        ; 5.119  ; 5.119  ; Rise       ; Clk             ;
;  Write_Data_WB[24]             ; Clk        ; 4.719  ; 4.719  ; Rise       ; Clk             ;
;  Write_Data_WB[25]             ; Clk        ; 4.862  ; 4.862  ; Rise       ; Clk             ;
;  Write_Data_WB[26]             ; Clk        ; 5.099  ; 5.099  ; Rise       ; Clk             ;
;  Write_Data_WB[27]             ; Clk        ; 5.416  ; 5.416  ; Rise       ; Clk             ;
;  Write_Data_WB[28]             ; Clk        ; 4.659  ; 4.659  ; Rise       ; Clk             ;
;  Write_Data_WB[29]             ; Clk        ; 4.799  ; 4.799  ; Rise       ; Clk             ;
;  Write_Data_WB[30]             ; Clk        ; 4.677  ; 4.677  ; Rise       ; Clk             ;
;  Write_Data_WB[31]             ; Clk        ; 4.702  ; 4.702  ; Rise       ; Clk             ;
; Write_Register_EX[*]           ; Clk        ; 5.496  ; 5.496  ; Rise       ; Clk             ;
;  Write_Register_EX[0]          ; Clk        ; 5.496  ; 5.496  ; Rise       ; Clk             ;
;  Write_Register_EX[1]          ; Clk        ; 5.310  ; 5.310  ; Rise       ; Clk             ;
;  Write_Register_EX[2]          ; Clk        ; 5.006  ; 5.006  ; Rise       ; Clk             ;
;  Write_Register_EX[3]          ; Clk        ; 5.149  ; 5.149  ; Rise       ; Clk             ;
; Zero_EX                        ; Clk        ; 12.107 ; 12.107 ; Rise       ; Clk             ;
; Zero_ID                        ; Clk        ; 8.283  ; 8.283  ; Rise       ; Clk             ;
; pc_stall                       ; Clk        ; 7.132  ; 7.132  ; Rise       ; Clk             ;
+--------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                    ; Clk        ; 5.728 ; 5.728 ; Rise       ; Clk             ;
;  ALUOp_ID[0]                   ; Clk        ; 6.012 ; 6.012 ; Rise       ; Clk             ;
;  ALUOp_ID[1]                   ; Clk        ; 5.728 ; 5.728 ; Rise       ; Clk             ;
; ALUSrc_ID                      ; Clk        ; 5.816 ; 5.816 ; Rise       ; Clk             ;
; ALU_Control_EX[*]              ; Clk        ; 4.389 ; 4.389 ; Rise       ; Clk             ;
;  ALU_Control_EX[0]             ; Clk        ; 4.736 ; 4.736 ; Rise       ; Clk             ;
;  ALU_Control_EX[1]             ; Clk        ; 4.851 ; 4.851 ; Rise       ; Clk             ;
;  ALU_Control_EX[2]             ; Clk        ; 4.389 ; 4.389 ; Rise       ; Clk             ;
;  ALU_Control_EX[3]             ; Clk        ; 5.121 ; 5.121 ; Rise       ; Clk             ;
; ALU_Data_2_EX[*]               ; Clk        ; 4.429 ; 4.429 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[0]              ; Clk        ; 4.752 ; 4.752 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[1]              ; Clk        ; 4.963 ; 4.963 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[2]              ; Clk        ; 4.504 ; 4.504 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[3]              ; Clk        ; 4.839 ; 4.839 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[4]              ; Clk        ; 4.461 ; 4.461 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[5]              ; Clk        ; 4.785 ; 4.785 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[6]              ; Clk        ; 5.066 ; 5.066 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[7]              ; Clk        ; 5.046 ; 5.046 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[8]              ; Clk        ; 5.599 ; 5.599 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[9]              ; Clk        ; 4.764 ; 4.764 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[10]             ; Clk        ; 5.071 ; 5.071 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[11]             ; Clk        ; 4.563 ; 4.563 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[12]             ; Clk        ; 4.567 ; 4.567 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[13]             ; Clk        ; 4.701 ; 4.701 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[14]             ; Clk        ; 4.939 ; 4.939 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[15]             ; Clk        ; 5.151 ; 5.151 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[16]             ; Clk        ; 4.846 ; 4.846 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[17]             ; Clk        ; 4.429 ; 4.429 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[18]             ; Clk        ; 4.969 ; 4.969 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[19]             ; Clk        ; 4.838 ; 4.838 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[20]             ; Clk        ; 4.867 ; 4.867 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[21]             ; Clk        ; 5.072 ; 5.072 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[22]             ; Clk        ; 4.821 ; 4.821 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[23]             ; Clk        ; 4.866 ; 4.866 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[24]             ; Clk        ; 4.543 ; 4.543 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[25]             ; Clk        ; 4.787 ; 4.787 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[26]             ; Clk        ; 5.304 ; 5.304 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[27]             ; Clk        ; 5.200 ; 5.200 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[28]             ; Clk        ; 4.702 ; 4.702 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[29]             ; Clk        ; 4.611 ; 4.611 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[30]             ; Clk        ; 4.881 ; 4.881 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[31]             ; Clk        ; 5.103 ; 5.103 ; Rise       ; Clk             ;
; ALU_Result_EX[*]               ; Clk        ; 4.791 ; 4.791 ; Rise       ; Clk             ;
;  ALU_Result_EX[0]              ; Clk        ; 5.118 ; 5.118 ; Rise       ; Clk             ;
;  ALU_Result_EX[1]              ; Clk        ; 4.940 ; 4.940 ; Rise       ; Clk             ;
;  ALU_Result_EX[2]              ; Clk        ; 5.224 ; 5.224 ; Rise       ; Clk             ;
;  ALU_Result_EX[3]              ; Clk        ; 4.791 ; 4.791 ; Rise       ; Clk             ;
;  ALU_Result_EX[4]              ; Clk        ; 5.499 ; 5.499 ; Rise       ; Clk             ;
;  ALU_Result_EX[5]              ; Clk        ; 5.847 ; 5.847 ; Rise       ; Clk             ;
;  ALU_Result_EX[6]              ; Clk        ; 5.250 ; 5.250 ; Rise       ; Clk             ;
;  ALU_Result_EX[7]              ; Clk        ; 5.774 ; 5.774 ; Rise       ; Clk             ;
;  ALU_Result_EX[8]              ; Clk        ; 5.731 ; 5.731 ; Rise       ; Clk             ;
;  ALU_Result_EX[9]              ; Clk        ; 6.252 ; 6.252 ; Rise       ; Clk             ;
;  ALU_Result_EX[10]             ; Clk        ; 5.578 ; 5.578 ; Rise       ; Clk             ;
;  ALU_Result_EX[11]             ; Clk        ; 6.052 ; 6.052 ; Rise       ; Clk             ;
;  ALU_Result_EX[12]             ; Clk        ; 5.609 ; 5.609 ; Rise       ; Clk             ;
;  ALU_Result_EX[13]             ; Clk        ; 5.184 ; 5.184 ; Rise       ; Clk             ;
;  ALU_Result_EX[14]             ; Clk        ; 5.696 ; 5.696 ; Rise       ; Clk             ;
;  ALU_Result_EX[15]             ; Clk        ; 5.880 ; 5.880 ; Rise       ; Clk             ;
;  ALU_Result_EX[16]             ; Clk        ; 5.696 ; 5.696 ; Rise       ; Clk             ;
;  ALU_Result_EX[17]             ; Clk        ; 5.451 ; 5.451 ; Rise       ; Clk             ;
;  ALU_Result_EX[18]             ; Clk        ; 5.394 ; 5.394 ; Rise       ; Clk             ;
;  ALU_Result_EX[19]             ; Clk        ; 5.098 ; 5.098 ; Rise       ; Clk             ;
;  ALU_Result_EX[20]             ; Clk        ; 5.301 ; 5.301 ; Rise       ; Clk             ;
;  ALU_Result_EX[21]             ; Clk        ; 5.166 ; 5.166 ; Rise       ; Clk             ;
;  ALU_Result_EX[22]             ; Clk        ; 5.138 ; 5.138 ; Rise       ; Clk             ;
;  ALU_Result_EX[23]             ; Clk        ; 5.525 ; 5.525 ; Rise       ; Clk             ;
;  ALU_Result_EX[24]             ; Clk        ; 5.506 ; 5.506 ; Rise       ; Clk             ;
;  ALU_Result_EX[25]             ; Clk        ; 5.731 ; 5.731 ; Rise       ; Clk             ;
;  ALU_Result_EX[26]             ; Clk        ; 5.813 ; 5.813 ; Rise       ; Clk             ;
;  ALU_Result_EX[27]             ; Clk        ; 5.744 ; 5.744 ; Rise       ; Clk             ;
;  ALU_Result_EX[28]             ; Clk        ; 5.464 ; 5.464 ; Rise       ; Clk             ;
;  ALU_Result_EX[29]             ; Clk        ; 5.441 ; 5.441 ; Rise       ; Clk             ;
;  ALU_Result_EX[30]             ; Clk        ; 5.744 ; 5.744 ; Rise       ; Clk             ;
;  ALU_Result_EX[31]             ; Clk        ; 5.822 ; 5.822 ; Rise       ; Clk             ;
; ALU_Result_MEM[*]              ; Clk        ; 3.769 ; 3.769 ; Rise       ; Clk             ;
;  ALU_Result_MEM[0]             ; Clk        ; 4.259 ; 4.259 ; Rise       ; Clk             ;
;  ALU_Result_MEM[1]             ; Clk        ; 4.105 ; 4.105 ; Rise       ; Clk             ;
;  ALU_Result_MEM[2]             ; Clk        ; 3.907 ; 3.907 ; Rise       ; Clk             ;
;  ALU_Result_MEM[3]             ; Clk        ; 3.769 ; 3.769 ; Rise       ; Clk             ;
;  ALU_Result_MEM[4]             ; Clk        ; 4.339 ; 4.339 ; Rise       ; Clk             ;
;  ALU_Result_MEM[5]             ; Clk        ; 4.293 ; 4.293 ; Rise       ; Clk             ;
;  ALU_Result_MEM[6]             ; Clk        ; 4.581 ; 4.581 ; Rise       ; Clk             ;
;  ALU_Result_MEM[7]             ; Clk        ; 4.380 ; 4.380 ; Rise       ; Clk             ;
;  ALU_Result_MEM[8]             ; Clk        ; 4.245 ; 4.245 ; Rise       ; Clk             ;
;  ALU_Result_MEM[9]             ; Clk        ; 4.573 ; 4.573 ; Rise       ; Clk             ;
;  ALU_Result_MEM[10]            ; Clk        ; 4.677 ; 4.677 ; Rise       ; Clk             ;
;  ALU_Result_MEM[11]            ; Clk        ; 4.113 ; 4.113 ; Rise       ; Clk             ;
;  ALU_Result_MEM[12]            ; Clk        ; 4.358 ; 4.358 ; Rise       ; Clk             ;
;  ALU_Result_MEM[13]            ; Clk        ; 4.567 ; 4.567 ; Rise       ; Clk             ;
;  ALU_Result_MEM[14]            ; Clk        ; 4.447 ; 4.447 ; Rise       ; Clk             ;
;  ALU_Result_MEM[15]            ; Clk        ; 4.376 ; 4.376 ; Rise       ; Clk             ;
;  ALU_Result_MEM[16]            ; Clk        ; 5.498 ; 5.498 ; Rise       ; Clk             ;
;  ALU_Result_MEM[17]            ; Clk        ; 4.738 ; 4.738 ; Rise       ; Clk             ;
;  ALU_Result_MEM[18]            ; Clk        ; 4.850 ; 4.850 ; Rise       ; Clk             ;
;  ALU_Result_MEM[19]            ; Clk        ; 4.283 ; 4.283 ; Rise       ; Clk             ;
;  ALU_Result_MEM[20]            ; Clk        ; 4.181 ; 4.181 ; Rise       ; Clk             ;
;  ALU_Result_MEM[21]            ; Clk        ; 4.447 ; 4.447 ; Rise       ; Clk             ;
;  ALU_Result_MEM[22]            ; Clk        ; 4.475 ; 4.475 ; Rise       ; Clk             ;
;  ALU_Result_MEM[23]            ; Clk        ; 4.156 ; 4.156 ; Rise       ; Clk             ;
;  ALU_Result_MEM[24]            ; Clk        ; 4.675 ; 4.675 ; Rise       ; Clk             ;
;  ALU_Result_MEM[25]            ; Clk        ; 4.351 ; 4.351 ; Rise       ; Clk             ;
;  ALU_Result_MEM[26]            ; Clk        ; 4.483 ; 4.483 ; Rise       ; Clk             ;
;  ALU_Result_MEM[27]            ; Clk        ; 4.199 ; 4.199 ; Rise       ; Clk             ;
;  ALU_Result_MEM[28]            ; Clk        ; 4.564 ; 4.564 ; Rise       ; Clk             ;
;  ALU_Result_MEM[29]            ; Clk        ; 4.556 ; 4.556 ; Rise       ; Clk             ;
;  ALU_Result_MEM[30]            ; Clk        ; 4.218 ; 4.218 ; Rise       ; Clk             ;
;  ALU_Result_MEM[31]            ; Clk        ; 4.701 ; 4.701 ; Rise       ; Clk             ;
; ALU_Result_WB[*]               ; Clk        ; 4.042 ; 4.042 ; Rise       ; Clk             ;
;  ALU_Result_WB[0]              ; Clk        ; 4.774 ; 4.774 ; Rise       ; Clk             ;
;  ALU_Result_WB[1]              ; Clk        ; 4.634 ; 4.634 ; Rise       ; Clk             ;
;  ALU_Result_WB[2]              ; Clk        ; 5.740 ; 5.740 ; Rise       ; Clk             ;
;  ALU_Result_WB[3]              ; Clk        ; 4.389 ; 4.389 ; Rise       ; Clk             ;
;  ALU_Result_WB[4]              ; Clk        ; 4.289 ; 4.289 ; Rise       ; Clk             ;
;  ALU_Result_WB[5]              ; Clk        ; 4.615 ; 4.615 ; Rise       ; Clk             ;
;  ALU_Result_WB[6]              ; Clk        ; 5.501 ; 5.501 ; Rise       ; Clk             ;
;  ALU_Result_WB[7]              ; Clk        ; 4.679 ; 4.679 ; Rise       ; Clk             ;
;  ALU_Result_WB[8]              ; Clk        ; 4.748 ; 4.748 ; Rise       ; Clk             ;
;  ALU_Result_WB[9]              ; Clk        ; 4.042 ; 4.042 ; Rise       ; Clk             ;
;  ALU_Result_WB[10]             ; Clk        ; 4.757 ; 4.757 ; Rise       ; Clk             ;
;  ALU_Result_WB[11]             ; Clk        ; 4.651 ; 4.651 ; Rise       ; Clk             ;
;  ALU_Result_WB[12]             ; Clk        ; 4.759 ; 4.759 ; Rise       ; Clk             ;
;  ALU_Result_WB[13]             ; Clk        ; 4.362 ; 4.362 ; Rise       ; Clk             ;
;  ALU_Result_WB[14]             ; Clk        ; 4.286 ; 4.286 ; Rise       ; Clk             ;
;  ALU_Result_WB[15]             ; Clk        ; 5.116 ; 5.116 ; Rise       ; Clk             ;
;  ALU_Result_WB[16]             ; Clk        ; 4.820 ; 4.820 ; Rise       ; Clk             ;
;  ALU_Result_WB[17]             ; Clk        ; 4.630 ; 4.630 ; Rise       ; Clk             ;
;  ALU_Result_WB[18]             ; Clk        ; 4.780 ; 4.780 ; Rise       ; Clk             ;
;  ALU_Result_WB[19]             ; Clk        ; 4.559 ; 4.559 ; Rise       ; Clk             ;
;  ALU_Result_WB[20]             ; Clk        ; 4.546 ; 4.546 ; Rise       ; Clk             ;
;  ALU_Result_WB[21]             ; Clk        ; 4.619 ; 4.619 ; Rise       ; Clk             ;
;  ALU_Result_WB[22]             ; Clk        ; 4.380 ; 4.380 ; Rise       ; Clk             ;
;  ALU_Result_WB[23]             ; Clk        ; 6.053 ; 6.053 ; Rise       ; Clk             ;
;  ALU_Result_WB[24]             ; Clk        ; 4.243 ; 4.243 ; Rise       ; Clk             ;
;  ALU_Result_WB[25]             ; Clk        ; 4.710 ; 4.710 ; Rise       ; Clk             ;
;  ALU_Result_WB[26]             ; Clk        ; 5.212 ; 5.212 ; Rise       ; Clk             ;
;  ALU_Result_WB[27]             ; Clk        ; 4.340 ; 4.340 ; Rise       ; Clk             ;
;  ALU_Result_WB[28]             ; Clk        ; 4.505 ; 4.505 ; Rise       ; Clk             ;
;  ALU_Result_WB[29]             ; Clk        ; 4.660 ; 4.660 ; Rise       ; Clk             ;
;  ALU_Result_WB[30]             ; Clk        ; 4.658 ; 4.658 ; Rise       ; Clk             ;
;  ALU_Result_WB[31]             ; Clk        ; 4.690 ; 4.690 ; Rise       ; Clk             ;
; Branch_ID                      ; Clk        ; 6.042 ; 6.042 ; Rise       ; Clk             ;
; Forward_A[*]                   ; Clk        ; 4.328 ; 4.328 ; Rise       ; Clk             ;
;  Forward_A[0]                  ; Clk        ; 4.328 ; 4.328 ; Rise       ; Clk             ;
;  Forward_A[1]                  ; Clk        ; 4.580 ; 4.580 ; Rise       ; Clk             ;
; Forward_B[*]                   ; Clk        ; 4.259 ; 4.259 ; Rise       ; Clk             ;
;  Forward_B[0]                  ; Clk        ; 4.803 ; 4.803 ; Rise       ; Clk             ;
;  Forward_B[1]                  ; Clk        ; 4.259 ; 4.259 ; Rise       ; Clk             ;
; Forward_C                      ; Clk        ; 5.098 ; 5.098 ; Rise       ; Clk             ;
; Forward_D                      ; Clk        ; 5.263 ; 5.263 ; Rise       ; Clk             ;
; Forward_Reg_Delay[*]           ; Clk        ; 4.796 ; 4.796 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[0]          ; Clk        ; 4.796 ; 4.796 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[1]          ; Clk        ; 4.827 ; 4.827 ; Rise       ; Clk             ;
; ID_Control_Noop                ; Clk        ; 5.030 ; 5.030 ; Rise       ; Clk             ;
; IF_ID_pipeline_stall           ; Clk        ; 5.020 ; 5.020 ; Rise       ; Clk             ;
; Instruction_EX[*]              ; Clk        ; 3.369 ; 3.369 ; Rise       ; Clk             ;
;  Instruction_EX[0]             ; Clk        ; 3.593 ; 3.593 ; Rise       ; Clk             ;
;  Instruction_EX[1]             ; Clk        ; 3.369 ; 3.369 ; Rise       ; Clk             ;
;  Instruction_EX[2]             ; Clk        ; 3.370 ; 3.370 ; Rise       ; Clk             ;
;  Instruction_EX[3]             ; Clk        ; 4.531 ; 4.531 ; Rise       ; Clk             ;
;  Instruction_EX[4]             ; Clk        ; 3.537 ; 3.537 ; Rise       ; Clk             ;
;  Instruction_EX[5]             ; Clk        ; 3.966 ; 3.966 ; Rise       ; Clk             ;
;  Instruction_EX[11]            ; Clk        ; 5.035 ; 5.035 ; Rise       ; Clk             ;
;  Instruction_EX[12]            ; Clk        ; 4.540 ; 4.540 ; Rise       ; Clk             ;
;  Instruction_EX[13]            ; Clk        ; 5.029 ; 5.029 ; Rise       ; Clk             ;
;  Instruction_EX[14]            ; Clk        ; 5.223 ; 5.223 ; Rise       ; Clk             ;
;  Instruction_EX[16]            ; Clk        ; 4.866 ; 4.866 ; Rise       ; Clk             ;
;  Instruction_EX[17]            ; Clk        ; 4.766 ; 4.766 ; Rise       ; Clk             ;
;  Instruction_EX[18]            ; Clk        ; 5.029 ; 5.029 ; Rise       ; Clk             ;
;  Instruction_EX[19]            ; Clk        ; 5.223 ; 5.223 ; Rise       ; Clk             ;
;  Instruction_EX[21]            ; Clk        ; 4.383 ; 4.383 ; Rise       ; Clk             ;
;  Instruction_EX[22]            ; Clk        ; 4.668 ; 4.668 ; Rise       ; Clk             ;
;  Instruction_EX[23]            ; Clk        ; 4.137 ; 4.137 ; Rise       ; Clk             ;
;  Instruction_EX[26]            ; Clk        ; 3.585 ; 3.585 ; Rise       ; Clk             ;
;  Instruction_EX[27]            ; Clk        ; 3.598 ; 3.598 ; Rise       ; Clk             ;
;  Instruction_EX[28]            ; Clk        ; 5.072 ; 5.072 ; Rise       ; Clk             ;
;  Instruction_EX[31]            ; Clk        ; 3.615 ; 3.615 ; Rise       ; Clk             ;
; Instruction_ID[*]              ; Clk        ; 4.574 ; 4.574 ; Rise       ; Clk             ;
;  Instruction_ID[0]             ; Clk        ; 5.397 ; 5.397 ; Rise       ; Clk             ;
;  Instruction_ID[1]             ; Clk        ; 4.717 ; 4.717 ; Rise       ; Clk             ;
;  Instruction_ID[2]             ; Clk        ; 5.206 ; 5.206 ; Rise       ; Clk             ;
;  Instruction_ID[3]             ; Clk        ; 6.035 ; 6.035 ; Rise       ; Clk             ;
;  Instruction_ID[4]             ; Clk        ; 5.430 ; 5.430 ; Rise       ; Clk             ;
;  Instruction_ID[5]             ; Clk        ; 5.557 ; 5.557 ; Rise       ; Clk             ;
;  Instruction_ID[11]            ; Clk        ; 4.913 ; 4.913 ; Rise       ; Clk             ;
;  Instruction_ID[12]            ; Clk        ; 4.792 ; 4.792 ; Rise       ; Clk             ;
;  Instruction_ID[13]            ; Clk        ; 5.245 ; 5.245 ; Rise       ; Clk             ;
;  Instruction_ID[14]            ; Clk        ; 5.900 ; 5.900 ; Rise       ; Clk             ;
;  Instruction_ID[16]            ; Clk        ; 4.574 ; 4.574 ; Rise       ; Clk             ;
;  Instruction_ID[17]            ; Clk        ; 4.876 ; 4.876 ; Rise       ; Clk             ;
;  Instruction_ID[18]            ; Clk        ; 5.253 ; 5.253 ; Rise       ; Clk             ;
;  Instruction_ID[19]            ; Clk        ; 5.900 ; 5.900 ; Rise       ; Clk             ;
;  Instruction_ID[21]            ; Clk        ; 5.547 ; 5.547 ; Rise       ; Clk             ;
;  Instruction_ID[22]            ; Clk        ; 4.771 ; 4.771 ; Rise       ; Clk             ;
;  Instruction_ID[23]            ; Clk        ; 6.055 ; 6.055 ; Rise       ; Clk             ;
;  Instruction_ID[26]            ; Clk        ; 6.134 ; 6.134 ; Rise       ; Clk             ;
;  Instruction_ID[27]            ; Clk        ; 4.799 ; 4.799 ; Rise       ; Clk             ;
;  Instruction_ID[28]            ; Clk        ; 6.035 ; 6.035 ; Rise       ; Clk             ;
;  Instruction_ID[31]            ; Clk        ; 6.169 ; 6.169 ; Rise       ; Clk             ;
; Instruction_IF[*]              ; Clk        ; 4.946 ; 4.946 ; Rise       ; Clk             ;
;  Instruction_IF[0]             ; Clk        ; 5.279 ; 5.279 ; Rise       ; Clk             ;
;  Instruction_IF[1]             ; Clk        ; 5.346 ; 5.346 ; Rise       ; Clk             ;
;  Instruction_IF[2]             ; Clk        ; 5.392 ; 5.392 ; Rise       ; Clk             ;
;  Instruction_IF[3]             ; Clk        ; 6.036 ; 6.036 ; Rise       ; Clk             ;
;  Instruction_IF[4]             ; Clk        ; 5.232 ; 5.232 ; Rise       ; Clk             ;
;  Instruction_IF[5]             ; Clk        ; 5.306 ; 5.306 ; Rise       ; Clk             ;
;  Instruction_IF[11]            ; Clk        ; 4.974 ; 4.974 ; Rise       ; Clk             ;
;  Instruction_IF[12]            ; Clk        ; 5.803 ; 5.803 ; Rise       ; Clk             ;
;  Instruction_IF[13]            ; Clk        ; 6.019 ; 6.019 ; Rise       ; Clk             ;
;  Instruction_IF[14]            ; Clk        ; 5.984 ; 5.984 ; Rise       ; Clk             ;
;  Instruction_IF[16]            ; Clk        ; 5.024 ; 5.024 ; Rise       ; Clk             ;
;  Instruction_IF[17]            ; Clk        ; 4.946 ; 4.946 ; Rise       ; Clk             ;
;  Instruction_IF[18]            ; Clk        ; 6.063 ; 6.063 ; Rise       ; Clk             ;
;  Instruction_IF[19]            ; Clk        ; 5.915 ; 5.915 ; Rise       ; Clk             ;
;  Instruction_IF[21]            ; Clk        ; 5.306 ; 5.306 ; Rise       ; Clk             ;
;  Instruction_IF[22]            ; Clk        ; 5.124 ; 5.124 ; Rise       ; Clk             ;
;  Instruction_IF[23]            ; Clk        ; 6.006 ; 6.006 ; Rise       ; Clk             ;
;  Instruction_IF[26]            ; Clk        ; 6.087 ; 6.087 ; Rise       ; Clk             ;
;  Instruction_IF[27]            ; Clk        ; 5.502 ; 5.502 ; Rise       ; Clk             ;
;  Instruction_IF[28]            ; Clk        ; 6.036 ; 6.036 ; Rise       ; Clk             ;
;  Instruction_IF[31]            ; Clk        ; 6.117 ; 6.117 ; Rise       ; Clk             ;
; MemRead_ID                     ; Clk        ; 6.303 ; 6.303 ; Rise       ; Clk             ;
; MemtoReg_ID                    ; Clk        ; 6.273 ; 6.273 ; Rise       ; Clk             ;
; Next_PC_IF[*]                  ; Clk        ; 4.809 ; 4.809 ; Rise       ; Clk             ;
;  Next_PC_IF[0]                 ; Clk        ; 4.852 ; 4.852 ; Rise       ; Clk             ;
;  Next_PC_IF[1]                 ; Clk        ; 4.809 ; 4.809 ; Rise       ; Clk             ;
;  Next_PC_IF[2]                 ; Clk        ; 4.978 ; 4.978 ; Rise       ; Clk             ;
;  Next_PC_IF[3]                 ; Clk        ; 4.978 ; 4.978 ; Rise       ; Clk             ;
;  Next_PC_IF[4]                 ; Clk        ; 5.846 ; 5.846 ; Rise       ; Clk             ;
;  Next_PC_IF[5]                 ; Clk        ; 5.059 ; 5.059 ; Rise       ; Clk             ;
;  Next_PC_IF[6]                 ; Clk        ; 5.640 ; 5.640 ; Rise       ; Clk             ;
;  Next_PC_IF[7]                 ; Clk        ; 5.083 ; 5.083 ; Rise       ; Clk             ;
;  Next_PC_IF[8]                 ; Clk        ; 5.809 ; 5.809 ; Rise       ; Clk             ;
;  Next_PC_IF[9]                 ; Clk        ; 5.790 ; 5.790 ; Rise       ; Clk             ;
;  Next_PC_IF[10]                ; Clk        ; 5.296 ; 5.296 ; Rise       ; Clk             ;
;  Next_PC_IF[11]                ; Clk        ; 5.361 ; 5.361 ; Rise       ; Clk             ;
;  Next_PC_IF[12]                ; Clk        ; 5.524 ; 5.524 ; Rise       ; Clk             ;
;  Next_PC_IF[13]                ; Clk        ; 5.419 ; 5.419 ; Rise       ; Clk             ;
;  Next_PC_IF[14]                ; Clk        ; 5.177 ; 5.177 ; Rise       ; Clk             ;
;  Next_PC_IF[15]                ; Clk        ; 5.469 ; 5.469 ; Rise       ; Clk             ;
;  Next_PC_IF[16]                ; Clk        ; 5.066 ; 5.066 ; Rise       ; Clk             ;
;  Next_PC_IF[17]                ; Clk        ; 5.422 ; 5.422 ; Rise       ; Clk             ;
;  Next_PC_IF[18]                ; Clk        ; 5.173 ; 5.173 ; Rise       ; Clk             ;
;  Next_PC_IF[19]                ; Clk        ; 5.811 ; 5.811 ; Rise       ; Clk             ;
;  Next_PC_IF[20]                ; Clk        ; 5.022 ; 5.022 ; Rise       ; Clk             ;
;  Next_PC_IF[21]                ; Clk        ; 4.873 ; 4.873 ; Rise       ; Clk             ;
;  Next_PC_IF[22]                ; Clk        ; 6.124 ; 6.124 ; Rise       ; Clk             ;
;  Next_PC_IF[23]                ; Clk        ; 5.207 ; 5.207 ; Rise       ; Clk             ;
;  Next_PC_IF[24]                ; Clk        ; 5.531 ; 5.531 ; Rise       ; Clk             ;
;  Next_PC_IF[25]                ; Clk        ; 5.636 ; 5.636 ; Rise       ; Clk             ;
;  Next_PC_IF[26]                ; Clk        ; 5.621 ; 5.621 ; Rise       ; Clk             ;
;  Next_PC_IF[27]                ; Clk        ; 4.953 ; 4.953 ; Rise       ; Clk             ;
;  Next_PC_IF[28]                ; Clk        ; 5.715 ; 5.715 ; Rise       ; Clk             ;
;  Next_PC_IF[29]                ; Clk        ; 5.762 ; 5.762 ; Rise       ; Clk             ;
;  Next_PC_IF[30]                ; Clk        ; 5.309 ; 5.309 ; Rise       ; Clk             ;
;  Next_PC_IF[31]                ; Clk        ; 5.528 ; 5.528 ; Rise       ; Clk             ;
; PCSrc_ID                       ; Clk        ; 5.372 ; 5.372 ; Rise       ; Clk             ;
; PC_Plus_4_IF[*]                ; Clk        ; 4.419 ; 4.419 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[0]               ; Clk        ; 5.038 ; 5.038 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[1]               ; Clk        ; 5.153 ; 5.153 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[2]               ; Clk        ; 5.101 ; 5.101 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[3]               ; Clk        ; 4.993 ; 4.993 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[4]               ; Clk        ; 5.061 ; 5.061 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[5]               ; Clk        ; 6.033 ; 6.033 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[6]               ; Clk        ; 5.246 ; 5.246 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[7]               ; Clk        ; 4.951 ; 4.951 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[8]               ; Clk        ; 4.915 ; 4.915 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[9]               ; Clk        ; 4.789 ; 4.789 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[10]              ; Clk        ; 5.381 ; 5.381 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[11]              ; Clk        ; 5.086 ; 5.086 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[12]              ; Clk        ; 5.373 ; 5.373 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[13]              ; Clk        ; 5.179 ; 5.179 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[14]              ; Clk        ; 5.209 ; 5.209 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[15]              ; Clk        ; 5.485 ; 5.485 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[16]              ; Clk        ; 5.855 ; 5.855 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[17]              ; Clk        ; 4.833 ; 4.833 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[18]              ; Clk        ; 4.859 ; 4.859 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[19]              ; Clk        ; 4.981 ; 4.981 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[20]              ; Clk        ; 5.073 ; 5.073 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[21]              ; Clk        ; 5.032 ; 5.032 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[22]              ; Clk        ; 4.687 ; 4.687 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[23]              ; Clk        ; 5.660 ; 5.660 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[24]              ; Clk        ; 4.829 ; 4.829 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[25]              ; Clk        ; 5.401 ; 5.401 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[26]              ; Clk        ; 4.945 ; 4.945 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[27]              ; Clk        ; 4.689 ; 4.689 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[28]              ; Clk        ; 4.884 ; 4.884 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[29]              ; Clk        ; 4.695 ; 4.695 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[30]              ; Clk        ; 4.419 ; 4.419 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[31]              ; Clk        ; 4.713 ; 4.713 ; Rise       ; Clk             ;
; Read_Address_1_ID[*]           ; Clk        ; 4.761 ; 4.761 ; Rise       ; Clk             ;
;  Read_Address_1_ID[0]          ; Clk        ; 5.557 ; 5.557 ; Rise       ; Clk             ;
;  Read_Address_1_ID[1]          ; Clk        ; 4.761 ; 4.761 ; Rise       ; Clk             ;
;  Read_Address_1_ID[2]          ; Clk        ; 6.020 ; 6.020 ; Rise       ; Clk             ;
; Read_Data_1_ID[*]              ; Clk        ; 4.664 ; 4.664 ; Rise       ; Clk             ;
;  Read_Data_1_ID[0]             ; Clk        ; 5.420 ; 5.420 ; Rise       ; Clk             ;
;  Read_Data_1_ID[1]             ; Clk        ; 5.484 ; 5.484 ; Rise       ; Clk             ;
;  Read_Data_1_ID[2]             ; Clk        ; 5.501 ; 5.501 ; Rise       ; Clk             ;
;  Read_Data_1_ID[3]             ; Clk        ; 5.025 ; 5.025 ; Rise       ; Clk             ;
;  Read_Data_1_ID[4]             ; Clk        ; 5.369 ; 5.369 ; Rise       ; Clk             ;
;  Read_Data_1_ID[5]             ; Clk        ; 4.908 ; 4.908 ; Rise       ; Clk             ;
;  Read_Data_1_ID[6]             ; Clk        ; 4.995 ; 4.995 ; Rise       ; Clk             ;
;  Read_Data_1_ID[7]             ; Clk        ; 5.208 ; 5.208 ; Rise       ; Clk             ;
;  Read_Data_1_ID[8]             ; Clk        ; 5.874 ; 5.874 ; Rise       ; Clk             ;
;  Read_Data_1_ID[9]             ; Clk        ; 5.533 ; 5.533 ; Rise       ; Clk             ;
;  Read_Data_1_ID[10]            ; Clk        ; 5.306 ; 5.306 ; Rise       ; Clk             ;
;  Read_Data_1_ID[11]            ; Clk        ; 5.257 ; 5.257 ; Rise       ; Clk             ;
;  Read_Data_1_ID[12]            ; Clk        ; 4.976 ; 4.976 ; Rise       ; Clk             ;
;  Read_Data_1_ID[13]            ; Clk        ; 4.705 ; 4.705 ; Rise       ; Clk             ;
;  Read_Data_1_ID[14]            ; Clk        ; 4.834 ; 4.834 ; Rise       ; Clk             ;
;  Read_Data_1_ID[15]            ; Clk        ; 5.374 ; 5.374 ; Rise       ; Clk             ;
;  Read_Data_1_ID[16]            ; Clk        ; 5.671 ; 5.671 ; Rise       ; Clk             ;
;  Read_Data_1_ID[17]            ; Clk        ; 5.228 ; 5.228 ; Rise       ; Clk             ;
;  Read_Data_1_ID[18]            ; Clk        ; 5.099 ; 5.099 ; Rise       ; Clk             ;
;  Read_Data_1_ID[19]            ; Clk        ; 5.140 ; 5.140 ; Rise       ; Clk             ;
;  Read_Data_1_ID[20]            ; Clk        ; 4.710 ; 4.710 ; Rise       ; Clk             ;
;  Read_Data_1_ID[21]            ; Clk        ; 5.264 ; 5.264 ; Rise       ; Clk             ;
;  Read_Data_1_ID[22]            ; Clk        ; 5.202 ; 5.202 ; Rise       ; Clk             ;
;  Read_Data_1_ID[23]            ; Clk        ; 4.846 ; 4.846 ; Rise       ; Clk             ;
;  Read_Data_1_ID[24]            ; Clk        ; 5.795 ; 5.795 ; Rise       ; Clk             ;
;  Read_Data_1_ID[25]            ; Clk        ; 6.564 ; 6.564 ; Rise       ; Clk             ;
;  Read_Data_1_ID[26]            ; Clk        ; 5.231 ; 5.231 ; Rise       ; Clk             ;
;  Read_Data_1_ID[27]            ; Clk        ; 5.871 ; 5.871 ; Rise       ; Clk             ;
;  Read_Data_1_ID[28]            ; Clk        ; 4.664 ; 4.664 ; Rise       ; Clk             ;
;  Read_Data_1_ID[29]            ; Clk        ; 5.020 ; 5.020 ; Rise       ; Clk             ;
;  Read_Data_1_ID[30]            ; Clk        ; 5.547 ; 5.547 ; Rise       ; Clk             ;
;  Read_Data_1_ID[31]            ; Clk        ; 4.990 ; 4.990 ; Rise       ; Clk             ;
; Read_Data_WB[*]                ; Clk        ; 4.126 ; 4.126 ; Rise       ; Clk             ;
;  Read_Data_WB[0]               ; Clk        ; 5.062 ; 5.062 ; Rise       ; Clk             ;
;  Read_Data_WB[1]               ; Clk        ; 4.800 ; 4.800 ; Rise       ; Clk             ;
;  Read_Data_WB[2]               ; Clk        ; 4.449 ; 4.449 ; Rise       ; Clk             ;
;  Read_Data_WB[3]               ; Clk        ; 4.677 ; 4.677 ; Rise       ; Clk             ;
;  Read_Data_WB[4]               ; Clk        ; 4.194 ; 4.194 ; Rise       ; Clk             ;
;  Read_Data_WB[5]               ; Clk        ; 4.145 ; 4.145 ; Rise       ; Clk             ;
;  Read_Data_WB[6]               ; Clk        ; 4.940 ; 4.940 ; Rise       ; Clk             ;
;  Read_Data_WB[7]               ; Clk        ; 4.255 ; 4.255 ; Rise       ; Clk             ;
;  Read_Data_WB[8]               ; Clk        ; 4.700 ; 4.700 ; Rise       ; Clk             ;
;  Read_Data_WB[9]               ; Clk        ; 4.527 ; 4.527 ; Rise       ; Clk             ;
;  Read_Data_WB[10]              ; Clk        ; 4.689 ; 4.689 ; Rise       ; Clk             ;
;  Read_Data_WB[11]              ; Clk        ; 4.394 ; 4.394 ; Rise       ; Clk             ;
;  Read_Data_WB[12]              ; Clk        ; 4.423 ; 4.423 ; Rise       ; Clk             ;
;  Read_Data_WB[13]              ; Clk        ; 5.860 ; 5.860 ; Rise       ; Clk             ;
;  Read_Data_WB[14]              ; Clk        ; 6.039 ; 6.039 ; Rise       ; Clk             ;
;  Read_Data_WB[15]              ; Clk        ; 5.156 ; 5.156 ; Rise       ; Clk             ;
;  Read_Data_WB[16]              ; Clk        ; 5.268 ; 5.268 ; Rise       ; Clk             ;
;  Read_Data_WB[17]              ; Clk        ; 5.159 ; 5.159 ; Rise       ; Clk             ;
;  Read_Data_WB[18]              ; Clk        ; 4.371 ; 4.371 ; Rise       ; Clk             ;
;  Read_Data_WB[19]              ; Clk        ; 4.848 ; 4.848 ; Rise       ; Clk             ;
;  Read_Data_WB[20]              ; Clk        ; 4.499 ; 4.499 ; Rise       ; Clk             ;
;  Read_Data_WB[21]              ; Clk        ; 4.723 ; 4.723 ; Rise       ; Clk             ;
;  Read_Data_WB[22]              ; Clk        ; 4.509 ; 4.509 ; Rise       ; Clk             ;
;  Read_Data_WB[23]              ; Clk        ; 4.861 ; 4.861 ; Rise       ; Clk             ;
;  Read_Data_WB[24]              ; Clk        ; 4.597 ; 4.597 ; Rise       ; Clk             ;
;  Read_Data_WB[25]              ; Clk        ; 4.251 ; 4.251 ; Rise       ; Clk             ;
;  Read_Data_WB[26]              ; Clk        ; 4.724 ; 4.724 ; Rise       ; Clk             ;
;  Read_Data_WB[27]              ; Clk        ; 4.780 ; 4.780 ; Rise       ; Clk             ;
;  Read_Data_WB[28]              ; Clk        ; 4.753 ; 4.753 ; Rise       ; Clk             ;
;  Read_Data_WB[29]              ; Clk        ; 4.264 ; 4.264 ; Rise       ; Clk             ;
;  Read_Data_WB[30]              ; Clk        ; 4.700 ; 4.700 ; Rise       ; Clk             ;
;  Read_Data_WB[31]              ; Clk        ; 4.126 ; 4.126 ; Rise       ; Clk             ;
; Read_Data_forward_MEM_MEM[*]   ; Clk        ; 4.767 ; 4.767 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[0]  ; Clk        ; 5.155 ; 5.155 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[1]  ; Clk        ; 5.236 ; 5.236 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[2]  ; Clk        ; 4.770 ; 4.770 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[3]  ; Clk        ; 4.784 ; 4.784 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[4]  ; Clk        ; 5.939 ; 5.939 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[5]  ; Clk        ; 5.440 ; 5.440 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[6]  ; Clk        ; 5.621 ; 5.621 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[7]  ; Clk        ; 6.468 ; 6.468 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[8]  ; Clk        ; 4.859 ; 4.859 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[9]  ; Clk        ; 6.419 ; 6.419 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[10] ; Clk        ; 5.263 ; 5.263 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[11] ; Clk        ; 4.849 ; 4.849 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[12] ; Clk        ; 4.931 ; 4.931 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[13] ; Clk        ; 5.531 ; 5.531 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[14] ; Clk        ; 5.494 ; 5.494 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[15] ; Clk        ; 4.963 ; 4.963 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[16] ; Clk        ; 4.897 ; 4.897 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[17] ; Clk        ; 5.186 ; 5.186 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[18] ; Clk        ; 5.710 ; 5.710 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[19] ; Clk        ; 6.441 ; 6.441 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[20] ; Clk        ; 5.019 ; 5.019 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[21] ; Clk        ; 4.982 ; 4.982 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[22] ; Clk        ; 5.127 ; 5.127 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[23] ; Clk        ; 5.065 ; 5.065 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[24] ; Clk        ; 4.890 ; 4.890 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[25] ; Clk        ; 5.329 ; 5.329 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[26] ; Clk        ; 6.024 ; 6.024 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[27] ; Clk        ; 5.140 ; 5.140 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[28] ; Clk        ; 5.408 ; 5.408 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[29] ; Clk        ; 4.948 ; 4.948 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[30] ; Clk        ; 5.080 ; 5.080 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[31] ; Clk        ; 4.767 ; 4.767 ; Rise       ; Clk             ;
; Write_Data_MEM[*]              ; Clk        ; 4.626 ; 4.626 ; Rise       ; Clk             ;
;  Write_Data_MEM[0]             ; Clk        ; 5.175 ; 5.175 ; Rise       ; Clk             ;
;  Write_Data_MEM[1]             ; Clk        ; 5.227 ; 5.227 ; Rise       ; Clk             ;
;  Write_Data_MEM[2]             ; Clk        ; 4.740 ; 4.740 ; Rise       ; Clk             ;
;  Write_Data_MEM[3]             ; Clk        ; 4.784 ; 4.784 ; Rise       ; Clk             ;
;  Write_Data_MEM[4]             ; Clk        ; 5.939 ; 5.939 ; Rise       ; Clk             ;
;  Write_Data_MEM[5]             ; Clk        ; 5.440 ; 5.440 ; Rise       ; Clk             ;
;  Write_Data_MEM[6]             ; Clk        ; 5.571 ; 5.571 ; Rise       ; Clk             ;
;  Write_Data_MEM[7]             ; Clk        ; 6.469 ; 6.469 ; Rise       ; Clk             ;
;  Write_Data_MEM[8]             ; Clk        ; 4.849 ; 4.849 ; Rise       ; Clk             ;
;  Write_Data_MEM[9]             ; Clk        ; 6.232 ; 6.232 ; Rise       ; Clk             ;
;  Write_Data_MEM[10]            ; Clk        ; 5.278 ; 5.278 ; Rise       ; Clk             ;
;  Write_Data_MEM[11]            ; Clk        ; 4.626 ; 4.626 ; Rise       ; Clk             ;
;  Write_Data_MEM[12]            ; Clk        ; 5.040 ; 5.040 ; Rise       ; Clk             ;
;  Write_Data_MEM[13]            ; Clk        ; 5.551 ; 5.551 ; Rise       ; Clk             ;
;  Write_Data_MEM[14]            ; Clk        ; 5.494 ; 5.494 ; Rise       ; Clk             ;
;  Write_Data_MEM[15]            ; Clk        ; 4.993 ; 4.993 ; Rise       ; Clk             ;
;  Write_Data_MEM[16]            ; Clk        ; 4.907 ; 4.907 ; Rise       ; Clk             ;
;  Write_Data_MEM[17]            ; Clk        ; 5.206 ; 5.206 ; Rise       ; Clk             ;
;  Write_Data_MEM[18]            ; Clk        ; 5.720 ; 5.720 ; Rise       ; Clk             ;
;  Write_Data_MEM[19]            ; Clk        ; 6.474 ; 6.474 ; Rise       ; Clk             ;
;  Write_Data_MEM[20]            ; Clk        ; 4.999 ; 4.999 ; Rise       ; Clk             ;
;  Write_Data_MEM[21]            ; Clk        ; 4.982 ; 4.982 ; Rise       ; Clk             ;
;  Write_Data_MEM[22]            ; Clk        ; 5.147 ; 5.147 ; Rise       ; Clk             ;
;  Write_Data_MEM[23]            ; Clk        ; 5.055 ; 5.055 ; Rise       ; Clk             ;
;  Write_Data_MEM[24]            ; Clk        ; 4.890 ; 4.890 ; Rise       ; Clk             ;
;  Write_Data_MEM[25]            ; Clk        ; 5.329 ; 5.329 ; Rise       ; Clk             ;
;  Write_Data_MEM[26]            ; Clk        ; 6.034 ; 6.034 ; Rise       ; Clk             ;
;  Write_Data_MEM[27]            ; Clk        ; 5.140 ; 5.140 ; Rise       ; Clk             ;
;  Write_Data_MEM[28]            ; Clk        ; 5.438 ; 5.438 ; Rise       ; Clk             ;
;  Write_Data_MEM[29]            ; Clk        ; 4.948 ; 4.948 ; Rise       ; Clk             ;
;  Write_Data_MEM[30]            ; Clk        ; 5.080 ; 5.080 ; Rise       ; Clk             ;
;  Write_Data_MEM[31]            ; Clk        ; 4.767 ; 4.767 ; Rise       ; Clk             ;
; Write_Data_WB[*]               ; Clk        ; 4.033 ; 4.033 ; Rise       ; Clk             ;
;  Write_Data_WB[0]              ; Clk        ; 4.259 ; 4.259 ; Rise       ; Clk             ;
;  Write_Data_WB[1]              ; Clk        ; 5.173 ; 5.173 ; Rise       ; Clk             ;
;  Write_Data_WB[2]              ; Clk        ; 4.877 ; 4.877 ; Rise       ; Clk             ;
;  Write_Data_WB[3]              ; Clk        ; 4.277 ; 4.277 ; Rise       ; Clk             ;
;  Write_Data_WB[4]              ; Clk        ; 4.196 ; 4.196 ; Rise       ; Clk             ;
;  Write_Data_WB[5]              ; Clk        ; 4.465 ; 4.465 ; Rise       ; Clk             ;
;  Write_Data_WB[6]              ; Clk        ; 4.954 ; 4.954 ; Rise       ; Clk             ;
;  Write_Data_WB[7]              ; Clk        ; 4.780 ; 4.780 ; Rise       ; Clk             ;
;  Write_Data_WB[8]              ; Clk        ; 5.491 ; 5.491 ; Rise       ; Clk             ;
;  Write_Data_WB[9]              ; Clk        ; 4.630 ; 4.630 ; Rise       ; Clk             ;
;  Write_Data_WB[10]             ; Clk        ; 5.060 ; 5.060 ; Rise       ; Clk             ;
;  Write_Data_WB[11]             ; Clk        ; 5.028 ; 5.028 ; Rise       ; Clk             ;
;  Write_Data_WB[12]             ; Clk        ; 5.074 ; 5.074 ; Rise       ; Clk             ;
;  Write_Data_WB[13]             ; Clk        ; 4.657 ; 4.657 ; Rise       ; Clk             ;
;  Write_Data_WB[14]             ; Clk        ; 4.406 ; 4.406 ; Rise       ; Clk             ;
;  Write_Data_WB[15]             ; Clk        ; 5.029 ; 5.029 ; Rise       ; Clk             ;
;  Write_Data_WB[16]             ; Clk        ; 4.124 ; 4.124 ; Rise       ; Clk             ;
;  Write_Data_WB[17]             ; Clk        ; 4.734 ; 4.734 ; Rise       ; Clk             ;
;  Write_Data_WB[18]             ; Clk        ; 5.375 ; 5.375 ; Rise       ; Clk             ;
;  Write_Data_WB[19]             ; Clk        ; 5.001 ; 5.001 ; Rise       ; Clk             ;
;  Write_Data_WB[20]             ; Clk        ; 4.033 ; 4.033 ; Rise       ; Clk             ;
;  Write_Data_WB[21]             ; Clk        ; 4.397 ; 4.397 ; Rise       ; Clk             ;
;  Write_Data_WB[22]             ; Clk        ; 5.165 ; 5.165 ; Rise       ; Clk             ;
;  Write_Data_WB[23]             ; Clk        ; 4.822 ; 4.822 ; Rise       ; Clk             ;
;  Write_Data_WB[24]             ; Clk        ; 4.172 ; 4.172 ; Rise       ; Clk             ;
;  Write_Data_WB[25]             ; Clk        ; 4.426 ; 4.426 ; Rise       ; Clk             ;
;  Write_Data_WB[26]             ; Clk        ; 4.822 ; 4.822 ; Rise       ; Clk             ;
;  Write_Data_WB[27]             ; Clk        ; 4.847 ; 4.847 ; Rise       ; Clk             ;
;  Write_Data_WB[28]             ; Clk        ; 4.151 ; 4.151 ; Rise       ; Clk             ;
;  Write_Data_WB[29]             ; Clk        ; 4.376 ; 4.376 ; Rise       ; Clk             ;
;  Write_Data_WB[30]             ; Clk        ; 4.248 ; 4.248 ; Rise       ; Clk             ;
;  Write_Data_WB[31]             ; Clk        ; 4.412 ; 4.412 ; Rise       ; Clk             ;
; Write_Register_EX[*]           ; Clk        ; 5.006 ; 5.006 ; Rise       ; Clk             ;
;  Write_Register_EX[0]          ; Clk        ; 5.090 ; 5.090 ; Rise       ; Clk             ;
;  Write_Register_EX[1]          ; Clk        ; 5.096 ; 5.096 ; Rise       ; Clk             ;
;  Write_Register_EX[2]          ; Clk        ; 5.006 ; 5.006 ; Rise       ; Clk             ;
;  Write_Register_EX[3]          ; Clk        ; 5.149 ; 5.149 ; Rise       ; Clk             ;
; Zero_EX                        ; Clk        ; 7.131 ; 7.131 ; Rise       ; Clk             ;
; Zero_ID                        ; Clk        ; 4.918 ; 4.918 ; Rise       ; Clk             ;
; pc_stall                       ; Clk        ; 5.030 ; 5.030 ; Rise       ; Clk             ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 19.598 ; 0.203 ; N/A      ; N/A     ; 16.933              ;
;  Clk             ; 19.598 ; 0.203 ; N/A      ; N/A     ; 16.933              ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clk             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                    ; Clk        ; 20.783 ; 20.783 ; Rise       ; Clk             ;
;  ALUOp_ID[0]                   ; Clk        ; 16.035 ; 16.035 ; Rise       ; Clk             ;
;  ALUOp_ID[1]                   ; Clk        ; 20.783 ; 20.783 ; Rise       ; Clk             ;
; ALUSrc_ID                      ; Clk        ; 21.622 ; 21.622 ; Rise       ; Clk             ;
; ALU_Control_EX[*]              ; Clk        ; 14.493 ; 14.493 ; Rise       ; Clk             ;
;  ALU_Control_EX[0]             ; Clk        ; 12.925 ; 12.925 ; Rise       ; Clk             ;
;  ALU_Control_EX[1]             ; Clk        ; 14.493 ; 14.493 ; Rise       ; Clk             ;
;  ALU_Control_EX[2]             ; Clk        ; 12.343 ; 12.343 ; Rise       ; Clk             ;
;  ALU_Control_EX[3]             ; Clk        ; 14.273 ; 14.273 ; Rise       ; Clk             ;
; ALU_Data_2_EX[*]               ; Clk        ; 18.834 ; 18.834 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[0]              ; Clk        ; 15.860 ; 15.860 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[1]              ; Clk        ; 17.107 ; 17.107 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[2]              ; Clk        ; 15.758 ; 15.758 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[3]              ; Clk        ; 15.479 ; 15.479 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[4]              ; Clk        ; 16.038 ; 16.038 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[5]              ; Clk        ; 15.788 ; 15.788 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[6]              ; Clk        ; 16.836 ; 16.836 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[7]              ; Clk        ; 15.774 ; 15.774 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[8]              ; Clk        ; 18.834 ; 18.834 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[9]              ; Clk        ; 16.752 ; 16.752 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[10]             ; Clk        ; 16.790 ; 16.790 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[11]             ; Clk        ; 15.449 ; 15.449 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[12]             ; Clk        ; 16.410 ; 16.410 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[13]             ; Clk        ; 16.350 ; 16.350 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[14]             ; Clk        ; 16.474 ; 16.474 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[15]             ; Clk        ; 16.690 ; 16.690 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[16]             ; Clk        ; 16.852 ; 16.852 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[17]             ; Clk        ; 15.306 ; 15.306 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[18]             ; Clk        ; 17.213 ; 17.213 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[19]             ; Clk        ; 16.278 ; 16.278 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[20]             ; Clk        ; 16.463 ; 16.463 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[21]             ; Clk        ; 16.787 ; 16.787 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[22]             ; Clk        ; 16.602 ; 16.602 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[23]             ; Clk        ; 16.417 ; 16.417 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[24]             ; Clk        ; 15.441 ; 15.441 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[25]             ; Clk        ; 16.932 ; 16.932 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[26]             ; Clk        ; 17.685 ; 17.685 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[27]             ; Clk        ; 17.649 ; 17.649 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[28]             ; Clk        ; 16.971 ; 16.971 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[29]             ; Clk        ; 16.390 ; 16.390 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[30]             ; Clk        ; 17.074 ; 17.074 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[31]             ; Clk        ; 17.027 ; 17.027 ; Rise       ; Clk             ;
; ALU_Result_EX[*]               ; Clk        ; 30.696 ; 30.696 ; Rise       ; Clk             ;
;  ALU_Result_EX[0]              ; Clk        ; 25.002 ; 25.002 ; Rise       ; Clk             ;
;  ALU_Result_EX[1]              ; Clk        ; 24.076 ; 24.076 ; Rise       ; Clk             ;
;  ALU_Result_EX[2]              ; Clk        ; 25.254 ; 25.254 ; Rise       ; Clk             ;
;  ALU_Result_EX[3]              ; Clk        ; 24.488 ; 24.488 ; Rise       ; Clk             ;
;  ALU_Result_EX[4]              ; Clk        ; 25.946 ; 25.946 ; Rise       ; Clk             ;
;  ALU_Result_EX[5]              ; Clk        ; 25.871 ; 25.871 ; Rise       ; Clk             ;
;  ALU_Result_EX[6]              ; Clk        ; 25.537 ; 25.537 ; Rise       ; Clk             ;
;  ALU_Result_EX[7]              ; Clk        ; 25.772 ; 25.772 ; Rise       ; Clk             ;
;  ALU_Result_EX[8]              ; Clk        ; 26.338 ; 26.338 ; Rise       ; Clk             ;
;  ALU_Result_EX[9]              ; Clk        ; 27.660 ; 27.660 ; Rise       ; Clk             ;
;  ALU_Result_EX[10]             ; Clk        ; 27.255 ; 27.255 ; Rise       ; Clk             ;
;  ALU_Result_EX[11]             ; Clk        ; 26.656 ; 26.656 ; Rise       ; Clk             ;
;  ALU_Result_EX[12]             ; Clk        ; 25.853 ; 25.853 ; Rise       ; Clk             ;
;  ALU_Result_EX[13]             ; Clk        ; 25.252 ; 25.252 ; Rise       ; Clk             ;
;  ALU_Result_EX[14]             ; Clk        ; 25.670 ; 25.670 ; Rise       ; Clk             ;
;  ALU_Result_EX[15]             ; Clk        ; 25.834 ; 25.834 ; Rise       ; Clk             ;
;  ALU_Result_EX[16]             ; Clk        ; 27.116 ; 27.116 ; Rise       ; Clk             ;
;  ALU_Result_EX[17]             ; Clk        ; 27.363 ; 27.363 ; Rise       ; Clk             ;
;  ALU_Result_EX[18]             ; Clk        ; 27.021 ; 27.021 ; Rise       ; Clk             ;
;  ALU_Result_EX[19]             ; Clk        ; 28.189 ; 28.189 ; Rise       ; Clk             ;
;  ALU_Result_EX[20]             ; Clk        ; 28.224 ; 28.224 ; Rise       ; Clk             ;
;  ALU_Result_EX[21]             ; Clk        ; 28.321 ; 28.321 ; Rise       ; Clk             ;
;  ALU_Result_EX[22]             ; Clk        ; 28.177 ; 28.177 ; Rise       ; Clk             ;
;  ALU_Result_EX[23]             ; Clk        ; 29.428 ; 29.428 ; Rise       ; Clk             ;
;  ALU_Result_EX[24]             ; Clk        ; 29.601 ; 29.601 ; Rise       ; Clk             ;
;  ALU_Result_EX[25]             ; Clk        ; 28.999 ; 28.999 ; Rise       ; Clk             ;
;  ALU_Result_EX[26]             ; Clk        ; 29.875 ; 29.875 ; Rise       ; Clk             ;
;  ALU_Result_EX[27]             ; Clk        ; 28.617 ; 28.617 ; Rise       ; Clk             ;
;  ALU_Result_EX[28]             ; Clk        ; 30.076 ; 30.076 ; Rise       ; Clk             ;
;  ALU_Result_EX[29]             ; Clk        ; 29.771 ; 29.771 ; Rise       ; Clk             ;
;  ALU_Result_EX[30]             ; Clk        ; 30.696 ; 30.696 ; Rise       ; Clk             ;
;  ALU_Result_EX[31]             ; Clk        ; 30.325 ; 30.325 ; Rise       ; Clk             ;
; ALU_Result_MEM[*]              ; Clk        ; 13.508 ; 13.508 ; Rise       ; Clk             ;
;  ALU_Result_MEM[0]             ; Clk        ; 10.144 ; 10.144 ; Rise       ; Clk             ;
;  ALU_Result_MEM[1]             ; Clk        ; 9.874  ; 9.874  ; Rise       ; Clk             ;
;  ALU_Result_MEM[2]             ; Clk        ; 9.022  ; 9.022  ; Rise       ; Clk             ;
;  ALU_Result_MEM[3]             ; Clk        ; 8.390  ; 8.390  ; Rise       ; Clk             ;
;  ALU_Result_MEM[4]             ; Clk        ; 10.382 ; 10.382 ; Rise       ; Clk             ;
;  ALU_Result_MEM[5]             ; Clk        ; 10.318 ; 10.318 ; Rise       ; Clk             ;
;  ALU_Result_MEM[6]             ; Clk        ; 10.759 ; 10.759 ; Rise       ; Clk             ;
;  ALU_Result_MEM[7]             ; Clk        ; 10.357 ; 10.357 ; Rise       ; Clk             ;
;  ALU_Result_MEM[8]             ; Clk        ; 9.992  ; 9.992  ; Rise       ; Clk             ;
;  ALU_Result_MEM[9]             ; Clk        ; 10.635 ; 10.635 ; Rise       ; Clk             ;
;  ALU_Result_MEM[10]            ; Clk        ; 11.313 ; 11.313 ; Rise       ; Clk             ;
;  ALU_Result_MEM[11]            ; Clk        ; 9.332  ; 9.332  ; Rise       ; Clk             ;
;  ALU_Result_MEM[12]            ; Clk        ; 10.129 ; 10.129 ; Rise       ; Clk             ;
;  ALU_Result_MEM[13]            ; Clk        ; 10.920 ; 10.920 ; Rise       ; Clk             ;
;  ALU_Result_MEM[14]            ; Clk        ; 10.334 ; 10.334 ; Rise       ; Clk             ;
;  ALU_Result_MEM[15]            ; Clk        ; 10.541 ; 10.541 ; Rise       ; Clk             ;
;  ALU_Result_MEM[16]            ; Clk        ; 13.508 ; 13.508 ; Rise       ; Clk             ;
;  ALU_Result_MEM[17]            ; Clk        ; 11.059 ; 11.059 ; Rise       ; Clk             ;
;  ALU_Result_MEM[18]            ; Clk        ; 11.379 ; 11.379 ; Rise       ; Clk             ;
;  ALU_Result_MEM[19]            ; Clk        ; 10.328 ; 10.328 ; Rise       ; Clk             ;
;  ALU_Result_MEM[20]            ; Clk        ; 9.632  ; 9.632  ; Rise       ; Clk             ;
;  ALU_Result_MEM[21]            ; Clk        ; 10.689 ; 10.689 ; Rise       ; Clk             ;
;  ALU_Result_MEM[22]            ; Clk        ; 10.855 ; 10.855 ; Rise       ; Clk             ;
;  ALU_Result_MEM[23]            ; Clk        ; 9.475  ; 9.475  ; Rise       ; Clk             ;
;  ALU_Result_MEM[24]            ; Clk        ; 10.912 ; 10.912 ; Rise       ; Clk             ;
;  ALU_Result_MEM[25]            ; Clk        ; 10.445 ; 10.445 ; Rise       ; Clk             ;
;  ALU_Result_MEM[26]            ; Clk        ; 10.387 ; 10.387 ; Rise       ; Clk             ;
;  ALU_Result_MEM[27]            ; Clk        ; 9.988  ; 9.988  ; Rise       ; Clk             ;
;  ALU_Result_MEM[28]            ; Clk        ; 11.080 ; 11.080 ; Rise       ; Clk             ;
;  ALU_Result_MEM[29]            ; Clk        ; 11.186 ; 11.186 ; Rise       ; Clk             ;
;  ALU_Result_MEM[30]            ; Clk        ; 9.697  ; 9.697  ; Rise       ; Clk             ;
;  ALU_Result_MEM[31]            ; Clk        ; 11.163 ; 11.163 ; Rise       ; Clk             ;
; ALU_Result_WB[*]               ; Clk        ; 14.810 ; 14.810 ; Rise       ; Clk             ;
;  ALU_Result_WB[0]              ; Clk        ; 11.486 ; 11.486 ; Rise       ; Clk             ;
;  ALU_Result_WB[1]              ; Clk        ; 11.051 ; 11.051 ; Rise       ; Clk             ;
;  ALU_Result_WB[2]              ; Clk        ; 14.257 ; 14.257 ; Rise       ; Clk             ;
;  ALU_Result_WB[3]              ; Clk        ; 10.183 ; 10.183 ; Rise       ; Clk             ;
;  ALU_Result_WB[4]              ; Clk        ; 10.070 ; 10.070 ; Rise       ; Clk             ;
;  ALU_Result_WB[5]              ; Clk        ; 10.861 ; 10.861 ; Rise       ; Clk             ;
;  ALU_Result_WB[6]              ; Clk        ; 13.596 ; 13.596 ; Rise       ; Clk             ;
;  ALU_Result_WB[7]              ; Clk        ; 11.300 ; 11.300 ; Rise       ; Clk             ;
;  ALU_Result_WB[8]              ; Clk        ; 11.656 ; 11.656 ; Rise       ; Clk             ;
;  ALU_Result_WB[9]              ; Clk        ; 9.108  ; 9.108  ; Rise       ; Clk             ;
;  ALU_Result_WB[10]             ; Clk        ; 11.339 ; 11.339 ; Rise       ; Clk             ;
;  ALU_Result_WB[11]             ; Clk        ; 10.955 ; 10.955 ; Rise       ; Clk             ;
;  ALU_Result_WB[12]             ; Clk        ; 11.687 ; 11.687 ; Rise       ; Clk             ;
;  ALU_Result_WB[13]             ; Clk        ; 10.052 ; 10.052 ; Rise       ; Clk             ;
;  ALU_Result_WB[14]             ; Clk        ; 9.839  ; 9.839  ; Rise       ; Clk             ;
;  ALU_Result_WB[15]             ; Clk        ; 12.079 ; 12.079 ; Rise       ; Clk             ;
;  ALU_Result_WB[16]             ; Clk        ; 11.955 ; 11.955 ; Rise       ; Clk             ;
;  ALU_Result_WB[17]             ; Clk        ; 11.150 ; 11.150 ; Rise       ; Clk             ;
;  ALU_Result_WB[18]             ; Clk        ; 11.760 ; 11.760 ; Rise       ; Clk             ;
;  ALU_Result_WB[19]             ; Clk        ; 10.947 ; 10.947 ; Rise       ; Clk             ;
;  ALU_Result_WB[20]             ; Clk        ; 10.998 ; 10.998 ; Rise       ; Clk             ;
;  ALU_Result_WB[21]             ; Clk        ; 11.245 ; 11.245 ; Rise       ; Clk             ;
;  ALU_Result_WB[22]             ; Clk        ; 9.943  ; 9.943  ; Rise       ; Clk             ;
;  ALU_Result_WB[23]             ; Clk        ; 14.810 ; 14.810 ; Rise       ; Clk             ;
;  ALU_Result_WB[24]             ; Clk        ; 9.960  ; 9.960  ; Rise       ; Clk             ;
;  ALU_Result_WB[25]             ; Clk        ; 11.157 ; 11.157 ; Rise       ; Clk             ;
;  ALU_Result_WB[26]             ; Clk        ; 12.938 ; 12.938 ; Rise       ; Clk             ;
;  ALU_Result_WB[27]             ; Clk        ; 9.762  ; 9.762  ; Rise       ; Clk             ;
;  ALU_Result_WB[28]             ; Clk        ; 10.492 ; 10.492 ; Rise       ; Clk             ;
;  ALU_Result_WB[29]             ; Clk        ; 11.061 ; 11.061 ; Rise       ; Clk             ;
;  ALU_Result_WB[30]             ; Clk        ; 11.068 ; 11.068 ; Rise       ; Clk             ;
;  ALU_Result_WB[31]             ; Clk        ; 11.102 ; 11.102 ; Rise       ; Clk             ;
; Branch_ID                      ; Clk        ; 16.065 ; 16.065 ; Rise       ; Clk             ;
; Forward_A[*]                   ; Clk        ; 13.601 ; 13.601 ; Rise       ; Clk             ;
;  Forward_A[0]                  ; Clk        ; 13.601 ; 13.601 ; Rise       ; Clk             ;
;  Forward_A[1]                  ; Clk        ; 13.312 ; 13.312 ; Rise       ; Clk             ;
; Forward_B[*]                   ; Clk        ; 15.073 ; 15.073 ; Rise       ; Clk             ;
;  Forward_B[0]                  ; Clk        ; 15.073 ; 15.073 ; Rise       ; Clk             ;
;  Forward_B[1]                  ; Clk        ; 12.465 ; 12.465 ; Rise       ; Clk             ;
; Forward_C                      ; Clk        ; 14.740 ; 14.740 ; Rise       ; Clk             ;
; Forward_D                      ; Clk        ; 15.430 ; 15.430 ; Rise       ; Clk             ;
; Forward_Reg_Delay[*]           ; Clk        ; 15.263 ; 15.263 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[0]          ; Clk        ; 15.263 ; 15.263 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[1]          ; Clk        ; 15.103 ; 15.103 ; Rise       ; Clk             ;
; ID_Control_Noop                ; Clk        ; 19.124 ; 19.124 ; Rise       ; Clk             ;
; IF_ID_pipeline_stall           ; Clk        ; 19.114 ; 19.114 ; Rise       ; Clk             ;
; Instruction_EX[*]              ; Clk        ; 12.527 ; 12.527 ; Rise       ; Clk             ;
;  Instruction_EX[0]             ; Clk        ; 7.769  ; 7.769  ; Rise       ; Clk             ;
;  Instruction_EX[1]             ; Clk        ; 7.313  ; 7.313  ; Rise       ; Clk             ;
;  Instruction_EX[2]             ; Clk        ; 7.316  ; 7.316  ; Rise       ; Clk             ;
;  Instruction_EX[3]             ; Clk        ; 10.399 ; 10.399 ; Rise       ; Clk             ;
;  Instruction_EX[4]             ; Clk        ; 7.720  ; 7.720  ; Rise       ; Clk             ;
;  Instruction_EX[5]             ; Clk        ; 9.344  ; 9.344  ; Rise       ; Clk             ;
;  Instruction_EX[11]            ; Clk        ; 12.060 ; 12.060 ; Rise       ; Clk             ;
;  Instruction_EX[12]            ; Clk        ; 10.893 ; 10.893 ; Rise       ; Clk             ;
;  Instruction_EX[13]            ; Clk        ; 11.725 ; 11.725 ; Rise       ; Clk             ;
;  Instruction_EX[14]            ; Clk        ; 12.380 ; 12.380 ; Rise       ; Clk             ;
;  Instruction_EX[16]            ; Clk        ; 11.667 ; 11.667 ; Rise       ; Clk             ;
;  Instruction_EX[17]            ; Clk        ; 10.884 ; 10.884 ; Rise       ; Clk             ;
;  Instruction_EX[18]            ; Clk        ; 11.725 ; 11.725 ; Rise       ; Clk             ;
;  Instruction_EX[19]            ; Clk        ; 12.380 ; 12.380 ; Rise       ; Clk             ;
;  Instruction_EX[21]            ; Clk        ; 9.984  ; 9.984  ; Rise       ; Clk             ;
;  Instruction_EX[22]            ; Clk        ; 10.817 ; 10.817 ; Rise       ; Clk             ;
;  Instruction_EX[23]            ; Clk        ; 9.737  ; 9.737  ; Rise       ; Clk             ;
;  Instruction_EX[26]            ; Clk        ; 7.760  ; 7.760  ; Rise       ; Clk             ;
;  Instruction_EX[27]            ; Clk        ; 7.776  ; 7.776  ; Rise       ; Clk             ;
;  Instruction_EX[28]            ; Clk        ; 12.527 ; 12.527 ; Rise       ; Clk             ;
;  Instruction_EX[31]            ; Clk        ; 7.791  ; 7.791  ; Rise       ; Clk             ;
; Instruction_ID[*]              ; Clk        ; 15.437 ; 15.437 ; Rise       ; Clk             ;
;  Instruction_ID[0]             ; Clk        ; 13.633 ; 13.633 ; Rise       ; Clk             ;
;  Instruction_ID[1]             ; Clk        ; 10.885 ; 10.885 ; Rise       ; Clk             ;
;  Instruction_ID[2]             ; Clk        ; 12.805 ; 12.805 ; Rise       ; Clk             ;
;  Instruction_ID[3]             ; Clk        ; 15.046 ; 15.046 ; Rise       ; Clk             ;
;  Instruction_ID[4]             ; Clk        ; 13.328 ; 13.328 ; Rise       ; Clk             ;
;  Instruction_ID[5]             ; Clk        ; 13.861 ; 13.861 ; Rise       ; Clk             ;
;  Instruction_ID[11]            ; Clk        ; 12.296 ; 12.296 ; Rise       ; Clk             ;
;  Instruction_ID[12]            ; Clk        ; 11.502 ; 11.502 ; Rise       ; Clk             ;
;  Instruction_ID[13]            ; Clk        ; 12.585 ; 12.585 ; Rise       ; Clk             ;
;  Instruction_ID[14]            ; Clk        ; 14.690 ; 14.690 ; Rise       ; Clk             ;
;  Instruction_ID[16]            ; Clk        ; 11.170 ; 11.170 ; Rise       ; Clk             ;
;  Instruction_ID[17]            ; Clk        ; 11.625 ; 11.625 ; Rise       ; Clk             ;
;  Instruction_ID[18]            ; Clk        ; 12.593 ; 12.593 ; Rise       ; Clk             ;
;  Instruction_ID[19]            ; Clk        ; 14.690 ; 14.690 ; Rise       ; Clk             ;
;  Instruction_ID[21]            ; Clk        ; 13.851 ; 13.851 ; Rise       ; Clk             ;
;  Instruction_ID[22]            ; Clk        ; 11.166 ; 11.166 ; Rise       ; Clk             ;
;  Instruction_ID[23]            ; Clk        ; 15.066 ; 15.066 ; Rise       ; Clk             ;
;  Instruction_ID[26]            ; Clk        ; 15.401 ; 15.401 ; Rise       ; Clk             ;
;  Instruction_ID[27]            ; Clk        ; 11.217 ; 11.217 ; Rise       ; Clk             ;
;  Instruction_ID[28]            ; Clk        ; 15.046 ; 15.046 ; Rise       ; Clk             ;
;  Instruction_ID[31]            ; Clk        ; 15.437 ; 15.437 ; Rise       ; Clk             ;
; Instruction_IF[*]              ; Clk        ; 29.203 ; 29.203 ; Rise       ; Clk             ;
;  Instruction_IF[0]             ; Clk        ; 25.760 ; 25.760 ; Rise       ; Clk             ;
;  Instruction_IF[1]             ; Clk        ; 27.228 ; 27.228 ; Rise       ; Clk             ;
;  Instruction_IF[2]             ; Clk        ; 26.199 ; 26.199 ; Rise       ; Clk             ;
;  Instruction_IF[3]             ; Clk        ; 28.515 ; 28.515 ; Rise       ; Clk             ;
;  Instruction_IF[4]             ; Clk        ; 25.613 ; 25.613 ; Rise       ; Clk             ;
;  Instruction_IF[5]             ; Clk        ; 26.648 ; 26.648 ; Rise       ; Clk             ;
;  Instruction_IF[11]            ; Clk        ; 25.565 ; 25.565 ; Rise       ; Clk             ;
;  Instruction_IF[12]            ; Clk        ; 28.558 ; 28.558 ; Rise       ; Clk             ;
;  Instruction_IF[13]            ; Clk        ; 29.158 ; 29.158 ; Rise       ; Clk             ;
;  Instruction_IF[14]            ; Clk        ; 28.710 ; 28.710 ; Rise       ; Clk             ;
;  Instruction_IF[16]            ; Clk        ; 25.219 ; 25.219 ; Rise       ; Clk             ;
;  Instruction_IF[17]            ; Clk        ; 24.857 ; 24.857 ; Rise       ; Clk             ;
;  Instruction_IF[18]            ; Clk        ; 29.203 ; 29.203 ; Rise       ; Clk             ;
;  Instruction_IF[19]            ; Clk        ; 28.361 ; 28.361 ; Rise       ; Clk             ;
;  Instruction_IF[21]            ; Clk        ; 26.648 ; 26.648 ; Rise       ; Clk             ;
;  Instruction_IF[22]            ; Clk        ; 25.807 ; 25.807 ; Rise       ; Clk             ;
;  Instruction_IF[23]            ; Clk        ; 28.485 ; 28.485 ; Rise       ; Clk             ;
;  Instruction_IF[26]            ; Clk        ; 28.841 ; 28.841 ; Rise       ; Clk             ;
;  Instruction_IF[27]            ; Clk        ; 26.010 ; 26.010 ; Rise       ; Clk             ;
;  Instruction_IF[28]            ; Clk        ; 28.515 ; 28.515 ; Rise       ; Clk             ;
;  Instruction_IF[31]            ; Clk        ; 28.871 ; 28.871 ; Rise       ; Clk             ;
; MemRead_ID                     ; Clk        ; 22.770 ; 22.770 ; Rise       ; Clk             ;
; MemtoReg_ID                    ; Clk        ; 22.740 ; 22.740 ; Rise       ; Clk             ;
; Next_PC_IF[*]                  ; Clk        ; 28.643 ; 28.643 ; Rise       ; Clk             ;
;  Next_PC_IF[0]                 ; Clk        ; 25.481 ; 25.481 ; Rise       ; Clk             ;
;  Next_PC_IF[1]                 ; Clk        ; 25.438 ; 25.438 ; Rise       ; Clk             ;
;  Next_PC_IF[2]                 ; Clk        ; 25.568 ; 25.568 ; Rise       ; Clk             ;
;  Next_PC_IF[3]                 ; Clk        ; 24.132 ; 24.132 ; Rise       ; Clk             ;
;  Next_PC_IF[4]                 ; Clk        ; 28.643 ; 28.643 ; Rise       ; Clk             ;
;  Next_PC_IF[5]                 ; Clk        ; 25.025 ; 25.025 ; Rise       ; Clk             ;
;  Next_PC_IF[6]                 ; Clk        ; 26.154 ; 26.154 ; Rise       ; Clk             ;
;  Next_PC_IF[7]                 ; Clk        ; 24.723 ; 24.723 ; Rise       ; Clk             ;
;  Next_PC_IF[8]                 ; Clk        ; 26.671 ; 26.671 ; Rise       ; Clk             ;
;  Next_PC_IF[9]                 ; Clk        ; 26.549 ; 26.549 ; Rise       ; Clk             ;
;  Next_PC_IF[10]                ; Clk        ; 24.583 ; 24.583 ; Rise       ; Clk             ;
;  Next_PC_IF[11]                ; Clk        ; 26.027 ; 26.027 ; Rise       ; Clk             ;
;  Next_PC_IF[12]                ; Clk        ; 25.739 ; 25.739 ; Rise       ; Clk             ;
;  Next_PC_IF[13]                ; Clk        ; 25.811 ; 25.811 ; Rise       ; Clk             ;
;  Next_PC_IF[14]                ; Clk        ; 25.746 ; 25.746 ; Rise       ; Clk             ;
;  Next_PC_IF[15]                ; Clk        ; 26.816 ; 26.816 ; Rise       ; Clk             ;
;  Next_PC_IF[16]                ; Clk        ; 25.740 ; 25.740 ; Rise       ; Clk             ;
;  Next_PC_IF[17]                ; Clk        ; 25.050 ; 25.050 ; Rise       ; Clk             ;
;  Next_PC_IF[18]                ; Clk        ; 25.815 ; 25.815 ; Rise       ; Clk             ;
;  Next_PC_IF[19]                ; Clk        ; 27.464 ; 27.464 ; Rise       ; Clk             ;
;  Next_PC_IF[20]                ; Clk        ; 25.707 ; 25.707 ; Rise       ; Clk             ;
;  Next_PC_IF[21]                ; Clk        ; 24.978 ; 24.978 ; Rise       ; Clk             ;
;  Next_PC_IF[22]                ; Clk        ; 28.466 ; 28.466 ; Rise       ; Clk             ;
;  Next_PC_IF[23]                ; Clk        ; 25.374 ; 25.374 ; Rise       ; Clk             ;
;  Next_PC_IF[24]                ; Clk        ; 26.404 ; 26.404 ; Rise       ; Clk             ;
;  Next_PC_IF[25]                ; Clk        ; 27.134 ; 27.134 ; Rise       ; Clk             ;
;  Next_PC_IF[26]                ; Clk        ; 26.521 ; 26.521 ; Rise       ; Clk             ;
;  Next_PC_IF[27]                ; Clk        ; 24.832 ; 24.832 ; Rise       ; Clk             ;
;  Next_PC_IF[28]                ; Clk        ; 27.560 ; 27.560 ; Rise       ; Clk             ;
;  Next_PC_IF[29]                ; Clk        ; 27.641 ; 27.641 ; Rise       ; Clk             ;
;  Next_PC_IF[30]                ; Clk        ; 27.316 ; 27.316 ; Rise       ; Clk             ;
;  Next_PC_IF[31]                ; Clk        ; 27.757 ; 27.757 ; Rise       ; Clk             ;
; PCSrc_ID                       ; Clk        ; 22.998 ; 22.998 ; Rise       ; Clk             ;
; PC_Plus_4_IF[*]                ; Clk        ; 17.635 ; 17.635 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[0]               ; Clk        ; 12.720 ; 12.720 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[1]               ; Clk        ; 12.894 ; 12.894 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[2]               ; Clk        ; 12.809 ; 12.809 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[3]               ; Clk        ; 12.592 ; 12.592 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[4]               ; Clk        ; 13.022 ; 13.022 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[5]               ; Clk        ; 17.095 ; 17.095 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[6]               ; Clk        ; 13.926 ; 13.926 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[7]               ; Clk        ; 13.198 ; 13.198 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[8]               ; Clk        ; 12.434 ; 12.434 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[9]               ; Clk        ; 13.290 ; 13.290 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[10]              ; Clk        ; 14.401 ; 14.401 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[11]              ; Clk        ; 13.967 ; 13.967 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[12]              ; Clk        ; 14.628 ; 14.628 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[13]              ; Clk        ; 14.352 ; 14.352 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[14]              ; Clk        ; 14.445 ; 14.445 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[15]              ; Clk        ; 15.175 ; 15.175 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[16]              ; Clk        ; 17.210 ; 17.210 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[17]              ; Clk        ; 13.611 ; 13.611 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[18]              ; Clk        ; 13.747 ; 13.747 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[19]              ; Clk        ; 14.457 ; 14.457 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[20]              ; Clk        ; 14.834 ; 14.834 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[21]              ; Clk        ; 14.817 ; 14.817 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[22]              ; Clk        ; 13.743 ; 13.743 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[23]              ; Clk        ; 17.635 ; 17.635 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[24]              ; Clk        ; 14.390 ; 14.390 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[25]              ; Clk        ; 16.638 ; 16.638 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[26]              ; Clk        ; 14.590 ; 14.590 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[27]              ; Clk        ; 14.531 ; 14.531 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[28]              ; Clk        ; 15.328 ; 15.328 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[29]              ; Clk        ; 14.705 ; 14.705 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[30]              ; Clk        ; 13.813 ; 13.813 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[31]              ; Clk        ; 15.294 ; 15.294 ; Rise       ; Clk             ;
; Read_Address_1_ID[*]           ; Clk        ; 15.030 ; 15.030 ; Rise       ; Clk             ;
;  Read_Address_1_ID[0]          ; Clk        ; 13.861 ; 13.861 ; Rise       ; Clk             ;
;  Read_Address_1_ID[1]          ; Clk        ; 11.156 ; 11.156 ; Rise       ; Clk             ;
;  Read_Address_1_ID[2]          ; Clk        ; 15.030 ; 15.030 ; Rise       ; Clk             ;
; Read_Data_1_ID[*]              ; Clk        ; 21.755 ; 21.755 ; Rise       ; Clk             ;
;  Read_Data_1_ID[0]             ; Clk        ; 18.926 ; 18.926 ; Rise       ; Clk             ;
;  Read_Data_1_ID[1]             ; Clk        ; 18.366 ; 18.366 ; Rise       ; Clk             ;
;  Read_Data_1_ID[2]             ; Clk        ; 18.950 ; 18.950 ; Rise       ; Clk             ;
;  Read_Data_1_ID[3]             ; Clk        ; 17.646 ; 17.646 ; Rise       ; Clk             ;
;  Read_Data_1_ID[4]             ; Clk        ; 18.245 ; 18.245 ; Rise       ; Clk             ;
;  Read_Data_1_ID[5]             ; Clk        ; 16.695 ; 16.695 ; Rise       ; Clk             ;
;  Read_Data_1_ID[6]             ; Clk        ; 17.281 ; 17.281 ; Rise       ; Clk             ;
;  Read_Data_1_ID[7]             ; Clk        ; 17.698 ; 17.698 ; Rise       ; Clk             ;
;  Read_Data_1_ID[8]             ; Clk        ; 20.040 ; 20.040 ; Rise       ; Clk             ;
;  Read_Data_1_ID[9]             ; Clk        ; 19.186 ; 19.186 ; Rise       ; Clk             ;
;  Read_Data_1_ID[10]            ; Clk        ; 18.543 ; 18.543 ; Rise       ; Clk             ;
;  Read_Data_1_ID[11]            ; Clk        ; 19.419 ; 19.419 ; Rise       ; Clk             ;
;  Read_Data_1_ID[12]            ; Clk        ; 17.869 ; 17.869 ; Rise       ; Clk             ;
;  Read_Data_1_ID[13]            ; Clk        ; 16.556 ; 16.556 ; Rise       ; Clk             ;
;  Read_Data_1_ID[14]            ; Clk        ; 17.361 ; 17.361 ; Rise       ; Clk             ;
;  Read_Data_1_ID[15]            ; Clk        ; 18.846 ; 18.846 ; Rise       ; Clk             ;
;  Read_Data_1_ID[16]            ; Clk        ; 19.296 ; 19.296 ; Rise       ; Clk             ;
;  Read_Data_1_ID[17]            ; Clk        ; 18.235 ; 18.235 ; Rise       ; Clk             ;
;  Read_Data_1_ID[18]            ; Clk        ; 18.680 ; 18.680 ; Rise       ; Clk             ;
;  Read_Data_1_ID[19]            ; Clk        ; 18.453 ; 18.453 ; Rise       ; Clk             ;
;  Read_Data_1_ID[20]            ; Clk        ; 18.032 ; 18.032 ; Rise       ; Clk             ;
;  Read_Data_1_ID[21]            ; Clk        ; 18.900 ; 18.900 ; Rise       ; Clk             ;
;  Read_Data_1_ID[22]            ; Clk        ; 16.949 ; 16.949 ; Rise       ; Clk             ;
;  Read_Data_1_ID[23]            ; Clk        ; 17.135 ; 17.135 ; Rise       ; Clk             ;
;  Read_Data_1_ID[24]            ; Clk        ; 19.149 ; 19.149 ; Rise       ; Clk             ;
;  Read_Data_1_ID[25]            ; Clk        ; 21.755 ; 21.755 ; Rise       ; Clk             ;
;  Read_Data_1_ID[26]            ; Clk        ; 17.790 ; 17.790 ; Rise       ; Clk             ;
;  Read_Data_1_ID[27]            ; Clk        ; 20.549 ; 20.549 ; Rise       ; Clk             ;
;  Read_Data_1_ID[28]            ; Clk        ; 16.531 ; 16.531 ; Rise       ; Clk             ;
;  Read_Data_1_ID[29]            ; Clk        ; 17.291 ; 17.291 ; Rise       ; Clk             ;
;  Read_Data_1_ID[30]            ; Clk        ; 18.821 ; 18.821 ; Rise       ; Clk             ;
;  Read_Data_1_ID[31]            ; Clk        ; 17.323 ; 17.323 ; Rise       ; Clk             ;
; Read_Data_WB[*]                ; Clk        ; 15.329 ; 15.329 ; Rise       ; Clk             ;
;  Read_Data_WB[0]               ; Clk        ; 11.808 ; 11.808 ; Rise       ; Clk             ;
;  Read_Data_WB[1]               ; Clk        ; 11.521 ; 11.521 ; Rise       ; Clk             ;
;  Read_Data_WB[2]               ; Clk        ; 10.484 ; 10.484 ; Rise       ; Clk             ;
;  Read_Data_WB[3]               ; Clk        ; 11.059 ; 11.059 ; Rise       ; Clk             ;
;  Read_Data_WB[4]               ; Clk        ; 9.508  ; 9.508  ; Rise       ; Clk             ;
;  Read_Data_WB[5]               ; Clk        ; 9.608  ; 9.608  ; Rise       ; Clk             ;
;  Read_Data_WB[6]               ; Clk        ; 12.154 ; 12.154 ; Rise       ; Clk             ;
;  Read_Data_WB[7]               ; Clk        ; 10.284 ; 10.284 ; Rise       ; Clk             ;
;  Read_Data_WB[8]               ; Clk        ; 11.597 ; 11.597 ; Rise       ; Clk             ;
;  Read_Data_WB[9]               ; Clk        ; 10.527 ; 10.527 ; Rise       ; Clk             ;
;  Read_Data_WB[10]              ; Clk        ; 10.704 ; 10.704 ; Rise       ; Clk             ;
;  Read_Data_WB[11]              ; Clk        ; 10.263 ; 10.263 ; Rise       ; Clk             ;
;  Read_Data_WB[12]              ; Clk        ; 10.365 ; 10.365 ; Rise       ; Clk             ;
;  Read_Data_WB[13]              ; Clk        ; 14.659 ; 14.659 ; Rise       ; Clk             ;
;  Read_Data_WB[14]              ; Clk        ; 15.329 ; 15.329 ; Rise       ; Clk             ;
;  Read_Data_WB[15]              ; Clk        ; 12.315 ; 12.315 ; Rise       ; Clk             ;
;  Read_Data_WB[16]              ; Clk        ; 12.633 ; 12.633 ; Rise       ; Clk             ;
;  Read_Data_WB[17]              ; Clk        ; 12.975 ; 12.975 ; Rise       ; Clk             ;
;  Read_Data_WB[18]              ; Clk        ; 10.169 ; 10.169 ; Rise       ; Clk             ;
;  Read_Data_WB[19]              ; Clk        ; 11.653 ; 11.653 ; Rise       ; Clk             ;
;  Read_Data_WB[20]              ; Clk        ; 10.843 ; 10.843 ; Rise       ; Clk             ;
;  Read_Data_WB[21]              ; Clk        ; 11.617 ; 11.617 ; Rise       ; Clk             ;
;  Read_Data_WB[22]              ; Clk        ; 10.604 ; 10.604 ; Rise       ; Clk             ;
;  Read_Data_WB[23]              ; Clk        ; 11.497 ; 11.497 ; Rise       ; Clk             ;
;  Read_Data_WB[24]              ; Clk        ; 11.005 ; 11.005 ; Rise       ; Clk             ;
;  Read_Data_WB[25]              ; Clk        ; 9.854  ; 9.854  ; Rise       ; Clk             ;
;  Read_Data_WB[26]              ; Clk        ; 10.760 ; 10.760 ; Rise       ; Clk             ;
;  Read_Data_WB[27]              ; Clk        ; 11.833 ; 11.833 ; Rise       ; Clk             ;
;  Read_Data_WB[28]              ; Clk        ; 11.335 ; 11.335 ; Rise       ; Clk             ;
;  Read_Data_WB[29]              ; Clk        ; 9.841  ; 9.841  ; Rise       ; Clk             ;
;  Read_Data_WB[30]              ; Clk        ; 11.169 ; 11.169 ; Rise       ; Clk             ;
;  Read_Data_WB[31]              ; Clk        ; 9.075  ; 9.075  ; Rise       ; Clk             ;
; Read_Data_forward_MEM_MEM[*]   ; Clk        ; 16.310 ; 16.310 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[0]  ; Clk        ; 12.200 ; 12.200 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[1]  ; Clk        ; 12.530 ; 12.530 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[2]  ; Clk        ; 11.147 ; 11.147 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[3]  ; Clk        ; 11.194 ; 11.194 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[4]  ; Clk        ; 15.492 ; 15.492 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[5]  ; Clk        ; 13.805 ; 13.805 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[6]  ; Clk        ; 14.801 ; 14.801 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[7]  ; Clk        ; 16.310 ; 16.310 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[8]  ; Clk        ; 11.626 ; 11.626 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[9]  ; Clk        ; 16.174 ; 16.174 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[10] ; Clk        ; 12.896 ; 12.896 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[11] ; Clk        ; 11.251 ; 11.251 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[12] ; Clk        ; 11.383 ; 11.383 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[13] ; Clk        ; 13.433 ; 13.433 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[14] ; Clk        ; 13.810 ; 13.810 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[15] ; Clk        ; 11.769 ; 11.769 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[16] ; Clk        ; 11.439 ; 11.439 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[17] ; Clk        ; 12.777 ; 12.777 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[18] ; Clk        ; 15.157 ; 15.157 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[19] ; Clk        ; 16.102 ; 16.102 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[20] ; Clk        ; 12.050 ; 12.050 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[21] ; Clk        ; 12.188 ; 12.188 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[22] ; Clk        ; 12.358 ; 12.358 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[23] ; Clk        ; 12.477 ; 12.477 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[24] ; Clk        ; 11.795 ; 11.795 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[25] ; Clk        ; 12.979 ; 12.979 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[26] ; Clk        ; 15.912 ; 15.912 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[27] ; Clk        ; 12.594 ; 12.594 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[28] ; Clk        ; 12.956 ; 12.956 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[29] ; Clk        ; 11.450 ; 11.450 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[30] ; Clk        ; 11.753 ; 11.753 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[31] ; Clk        ; 11.431 ; 11.431 ; Rise       ; Clk             ;
; Write_Data_MEM[*]              ; Clk        ; 16.310 ; 16.310 ; Rise       ; Clk             ;
;  Write_Data_MEM[0]             ; Clk        ; 12.220 ; 12.220 ; Rise       ; Clk             ;
;  Write_Data_MEM[1]             ; Clk        ; 12.521 ; 12.521 ; Rise       ; Clk             ;
;  Write_Data_MEM[2]             ; Clk        ; 11.117 ; 11.117 ; Rise       ; Clk             ;
;  Write_Data_MEM[3]             ; Clk        ; 11.194 ; 11.194 ; Rise       ; Clk             ;
;  Write_Data_MEM[4]             ; Clk        ; 15.492 ; 15.492 ; Rise       ; Clk             ;
;  Write_Data_MEM[5]             ; Clk        ; 13.805 ; 13.805 ; Rise       ; Clk             ;
;  Write_Data_MEM[6]             ; Clk        ; 14.751 ; 14.751 ; Rise       ; Clk             ;
;  Write_Data_MEM[7]             ; Clk        ; 16.310 ; 16.310 ; Rise       ; Clk             ;
;  Write_Data_MEM[8]             ; Clk        ; 11.616 ; 11.616 ; Rise       ; Clk             ;
;  Write_Data_MEM[9]             ; Clk        ; 15.528 ; 15.528 ; Rise       ; Clk             ;
;  Write_Data_MEM[10]            ; Clk        ; 12.911 ; 12.911 ; Rise       ; Clk             ;
;  Write_Data_MEM[11]            ; Clk        ; 10.492 ; 10.492 ; Rise       ; Clk             ;
;  Write_Data_MEM[12]            ; Clk        ; 11.731 ; 11.731 ; Rise       ; Clk             ;
;  Write_Data_MEM[13]            ; Clk        ; 13.453 ; 13.453 ; Rise       ; Clk             ;
;  Write_Data_MEM[14]            ; Clk        ; 13.810 ; 13.810 ; Rise       ; Clk             ;
;  Write_Data_MEM[15]            ; Clk        ; 11.799 ; 11.799 ; Rise       ; Clk             ;
;  Write_Data_MEM[16]            ; Clk        ; 11.449 ; 11.449 ; Rise       ; Clk             ;
;  Write_Data_MEM[17]            ; Clk        ; 12.797 ; 12.797 ; Rise       ; Clk             ;
;  Write_Data_MEM[18]            ; Clk        ; 15.167 ; 15.167 ; Rise       ; Clk             ;
;  Write_Data_MEM[19]            ; Clk        ; 16.136 ; 16.136 ; Rise       ; Clk             ;
;  Write_Data_MEM[20]            ; Clk        ; 12.030 ; 12.030 ; Rise       ; Clk             ;
;  Write_Data_MEM[21]            ; Clk        ; 12.188 ; 12.188 ; Rise       ; Clk             ;
;  Write_Data_MEM[22]            ; Clk        ; 12.378 ; 12.378 ; Rise       ; Clk             ;
;  Write_Data_MEM[23]            ; Clk        ; 12.467 ; 12.467 ; Rise       ; Clk             ;
;  Write_Data_MEM[24]            ; Clk        ; 11.795 ; 11.795 ; Rise       ; Clk             ;
;  Write_Data_MEM[25]            ; Clk        ; 12.979 ; 12.979 ; Rise       ; Clk             ;
;  Write_Data_MEM[26]            ; Clk        ; 15.922 ; 15.922 ; Rise       ; Clk             ;
;  Write_Data_MEM[27]            ; Clk        ; 12.594 ; 12.594 ; Rise       ; Clk             ;
;  Write_Data_MEM[28]            ; Clk        ; 12.986 ; 12.986 ; Rise       ; Clk             ;
;  Write_Data_MEM[29]            ; Clk        ; 11.450 ; 11.450 ; Rise       ; Clk             ;
;  Write_Data_MEM[30]            ; Clk        ; 11.753 ; 11.753 ; Rise       ; Clk             ;
;  Write_Data_MEM[31]            ; Clk        ; 11.431 ; 11.431 ; Rise       ; Clk             ;
; Write_Data_WB[*]               ; Clk        ; 15.868 ; 15.868 ; Rise       ; Clk             ;
;  Write_Data_WB[0]              ; Clk        ; 11.543 ; 11.543 ; Rise       ; Clk             ;
;  Write_Data_WB[1]              ; Clk        ; 13.672 ; 13.672 ; Rise       ; Clk             ;
;  Write_Data_WB[2]              ; Clk        ; 13.102 ; 13.102 ; Rise       ; Clk             ;
;  Write_Data_WB[3]              ; Clk        ; 12.000 ; 12.000 ; Rise       ; Clk             ;
;  Write_Data_WB[4]              ; Clk        ; 10.885 ; 10.885 ; Rise       ; Clk             ;
;  Write_Data_WB[5]              ; Clk        ; 11.378 ; 11.378 ; Rise       ; Clk             ;
;  Write_Data_WB[6]              ; Clk        ; 13.151 ; 13.151 ; Rise       ; Clk             ;
;  Write_Data_WB[7]              ; Clk        ; 12.487 ; 12.487 ; Rise       ; Clk             ;
;  Write_Data_WB[8]              ; Clk        ; 15.868 ; 15.868 ; Rise       ; Clk             ;
;  Write_Data_WB[9]              ; Clk        ; 12.240 ; 12.240 ; Rise       ; Clk             ;
;  Write_Data_WB[10]             ; Clk        ; 13.740 ; 13.740 ; Rise       ; Clk             ;
;  Write_Data_WB[11]             ; Clk        ; 12.975 ; 12.975 ; Rise       ; Clk             ;
;  Write_Data_WB[12]             ; Clk        ; 13.992 ; 13.992 ; Rise       ; Clk             ;
;  Write_Data_WB[13]             ; Clk        ; 12.472 ; 12.472 ; Rise       ; Clk             ;
;  Write_Data_WB[14]             ; Clk        ; 11.992 ; 11.992 ; Rise       ; Clk             ;
;  Write_Data_WB[15]             ; Clk        ; 12.484 ; 12.484 ; Rise       ; Clk             ;
;  Write_Data_WB[16]             ; Clk        ; 10.440 ; 10.440 ; Rise       ; Clk             ;
;  Write_Data_WB[17]             ; Clk        ; 12.151 ; 12.151 ; Rise       ; Clk             ;
;  Write_Data_WB[18]             ; Clk        ; 15.371 ; 15.371 ; Rise       ; Clk             ;
;  Write_Data_WB[19]             ; Clk        ; 13.749 ; 13.749 ; Rise       ; Clk             ;
;  Write_Data_WB[20]             ; Clk        ; 11.729 ; 11.729 ; Rise       ; Clk             ;
;  Write_Data_WB[21]             ; Clk        ; 12.563 ; 12.563 ; Rise       ; Clk             ;
;  Write_Data_WB[22]             ; Clk        ; 14.254 ; 14.254 ; Rise       ; Clk             ;
;  Write_Data_WB[23]             ; Clk        ; 12.588 ; 12.588 ; Rise       ; Clk             ;
;  Write_Data_WB[24]             ; Clk        ; 11.622 ; 11.622 ; Rise       ; Clk             ;
;  Write_Data_WB[25]             ; Clk        ; 12.042 ; 12.042 ; Rise       ; Clk             ;
;  Write_Data_WB[26]             ; Clk        ; 12.509 ; 12.509 ; Rise       ; Clk             ;
;  Write_Data_WB[27]             ; Clk        ; 13.490 ; 13.490 ; Rise       ; Clk             ;
;  Write_Data_WB[28]             ; Clk        ; 11.662 ; 11.662 ; Rise       ; Clk             ;
;  Write_Data_WB[29]             ; Clk        ; 12.024 ; 12.024 ; Rise       ; Clk             ;
;  Write_Data_WB[30]             ; Clk        ; 11.690 ; 11.690 ; Rise       ; Clk             ;
;  Write_Data_WB[31]             ; Clk        ; 11.412 ; 11.412 ; Rise       ; Clk             ;
; Write_Register_EX[*]           ; Clk        ; 14.017 ; 14.017 ; Rise       ; Clk             ;
;  Write_Register_EX[0]          ; Clk        ; 14.017 ; 14.017 ; Rise       ; Clk             ;
;  Write_Register_EX[1]          ; Clk        ; 13.234 ; 13.234 ; Rise       ; Clk             ;
;  Write_Register_EX[2]          ; Clk        ; 11.703 ; 11.703 ; Rise       ; Clk             ;
;  Write_Register_EX[3]          ; Clk        ; 12.070 ; 12.070 ; Rise       ; Clk             ;
; Zero_EX                        ; Clk        ; 39.690 ; 39.690 ; Rise       ; Clk             ;
; Zero_ID                        ; Clk        ; 21.968 ; 21.968 ; Rise       ; Clk             ;
; pc_stall                       ; Clk        ; 19.124 ; 19.124 ; Rise       ; Clk             ;
+--------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                    ; Clk        ; 5.728 ; 5.728 ; Rise       ; Clk             ;
;  ALUOp_ID[0]                   ; Clk        ; 6.012 ; 6.012 ; Rise       ; Clk             ;
;  ALUOp_ID[1]                   ; Clk        ; 5.728 ; 5.728 ; Rise       ; Clk             ;
; ALUSrc_ID                      ; Clk        ; 5.816 ; 5.816 ; Rise       ; Clk             ;
; ALU_Control_EX[*]              ; Clk        ; 4.389 ; 4.389 ; Rise       ; Clk             ;
;  ALU_Control_EX[0]             ; Clk        ; 4.736 ; 4.736 ; Rise       ; Clk             ;
;  ALU_Control_EX[1]             ; Clk        ; 4.851 ; 4.851 ; Rise       ; Clk             ;
;  ALU_Control_EX[2]             ; Clk        ; 4.389 ; 4.389 ; Rise       ; Clk             ;
;  ALU_Control_EX[3]             ; Clk        ; 5.121 ; 5.121 ; Rise       ; Clk             ;
; ALU_Data_2_EX[*]               ; Clk        ; 4.429 ; 4.429 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[0]              ; Clk        ; 4.752 ; 4.752 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[1]              ; Clk        ; 4.963 ; 4.963 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[2]              ; Clk        ; 4.504 ; 4.504 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[3]              ; Clk        ; 4.839 ; 4.839 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[4]              ; Clk        ; 4.461 ; 4.461 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[5]              ; Clk        ; 4.785 ; 4.785 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[6]              ; Clk        ; 5.066 ; 5.066 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[7]              ; Clk        ; 5.046 ; 5.046 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[8]              ; Clk        ; 5.599 ; 5.599 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[9]              ; Clk        ; 4.764 ; 4.764 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[10]             ; Clk        ; 5.071 ; 5.071 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[11]             ; Clk        ; 4.563 ; 4.563 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[12]             ; Clk        ; 4.567 ; 4.567 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[13]             ; Clk        ; 4.701 ; 4.701 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[14]             ; Clk        ; 4.939 ; 4.939 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[15]             ; Clk        ; 5.151 ; 5.151 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[16]             ; Clk        ; 4.846 ; 4.846 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[17]             ; Clk        ; 4.429 ; 4.429 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[18]             ; Clk        ; 4.969 ; 4.969 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[19]             ; Clk        ; 4.838 ; 4.838 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[20]             ; Clk        ; 4.867 ; 4.867 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[21]             ; Clk        ; 5.072 ; 5.072 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[22]             ; Clk        ; 4.821 ; 4.821 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[23]             ; Clk        ; 4.866 ; 4.866 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[24]             ; Clk        ; 4.543 ; 4.543 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[25]             ; Clk        ; 4.787 ; 4.787 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[26]             ; Clk        ; 5.304 ; 5.304 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[27]             ; Clk        ; 5.200 ; 5.200 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[28]             ; Clk        ; 4.702 ; 4.702 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[29]             ; Clk        ; 4.611 ; 4.611 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[30]             ; Clk        ; 4.881 ; 4.881 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[31]             ; Clk        ; 5.103 ; 5.103 ; Rise       ; Clk             ;
; ALU_Result_EX[*]               ; Clk        ; 4.791 ; 4.791 ; Rise       ; Clk             ;
;  ALU_Result_EX[0]              ; Clk        ; 5.118 ; 5.118 ; Rise       ; Clk             ;
;  ALU_Result_EX[1]              ; Clk        ; 4.940 ; 4.940 ; Rise       ; Clk             ;
;  ALU_Result_EX[2]              ; Clk        ; 5.224 ; 5.224 ; Rise       ; Clk             ;
;  ALU_Result_EX[3]              ; Clk        ; 4.791 ; 4.791 ; Rise       ; Clk             ;
;  ALU_Result_EX[4]              ; Clk        ; 5.499 ; 5.499 ; Rise       ; Clk             ;
;  ALU_Result_EX[5]              ; Clk        ; 5.847 ; 5.847 ; Rise       ; Clk             ;
;  ALU_Result_EX[6]              ; Clk        ; 5.250 ; 5.250 ; Rise       ; Clk             ;
;  ALU_Result_EX[7]              ; Clk        ; 5.774 ; 5.774 ; Rise       ; Clk             ;
;  ALU_Result_EX[8]              ; Clk        ; 5.731 ; 5.731 ; Rise       ; Clk             ;
;  ALU_Result_EX[9]              ; Clk        ; 6.252 ; 6.252 ; Rise       ; Clk             ;
;  ALU_Result_EX[10]             ; Clk        ; 5.578 ; 5.578 ; Rise       ; Clk             ;
;  ALU_Result_EX[11]             ; Clk        ; 6.052 ; 6.052 ; Rise       ; Clk             ;
;  ALU_Result_EX[12]             ; Clk        ; 5.609 ; 5.609 ; Rise       ; Clk             ;
;  ALU_Result_EX[13]             ; Clk        ; 5.184 ; 5.184 ; Rise       ; Clk             ;
;  ALU_Result_EX[14]             ; Clk        ; 5.696 ; 5.696 ; Rise       ; Clk             ;
;  ALU_Result_EX[15]             ; Clk        ; 5.880 ; 5.880 ; Rise       ; Clk             ;
;  ALU_Result_EX[16]             ; Clk        ; 5.696 ; 5.696 ; Rise       ; Clk             ;
;  ALU_Result_EX[17]             ; Clk        ; 5.451 ; 5.451 ; Rise       ; Clk             ;
;  ALU_Result_EX[18]             ; Clk        ; 5.394 ; 5.394 ; Rise       ; Clk             ;
;  ALU_Result_EX[19]             ; Clk        ; 5.098 ; 5.098 ; Rise       ; Clk             ;
;  ALU_Result_EX[20]             ; Clk        ; 5.301 ; 5.301 ; Rise       ; Clk             ;
;  ALU_Result_EX[21]             ; Clk        ; 5.166 ; 5.166 ; Rise       ; Clk             ;
;  ALU_Result_EX[22]             ; Clk        ; 5.138 ; 5.138 ; Rise       ; Clk             ;
;  ALU_Result_EX[23]             ; Clk        ; 5.525 ; 5.525 ; Rise       ; Clk             ;
;  ALU_Result_EX[24]             ; Clk        ; 5.506 ; 5.506 ; Rise       ; Clk             ;
;  ALU_Result_EX[25]             ; Clk        ; 5.731 ; 5.731 ; Rise       ; Clk             ;
;  ALU_Result_EX[26]             ; Clk        ; 5.813 ; 5.813 ; Rise       ; Clk             ;
;  ALU_Result_EX[27]             ; Clk        ; 5.744 ; 5.744 ; Rise       ; Clk             ;
;  ALU_Result_EX[28]             ; Clk        ; 5.464 ; 5.464 ; Rise       ; Clk             ;
;  ALU_Result_EX[29]             ; Clk        ; 5.441 ; 5.441 ; Rise       ; Clk             ;
;  ALU_Result_EX[30]             ; Clk        ; 5.744 ; 5.744 ; Rise       ; Clk             ;
;  ALU_Result_EX[31]             ; Clk        ; 5.822 ; 5.822 ; Rise       ; Clk             ;
; ALU_Result_MEM[*]              ; Clk        ; 3.769 ; 3.769 ; Rise       ; Clk             ;
;  ALU_Result_MEM[0]             ; Clk        ; 4.259 ; 4.259 ; Rise       ; Clk             ;
;  ALU_Result_MEM[1]             ; Clk        ; 4.105 ; 4.105 ; Rise       ; Clk             ;
;  ALU_Result_MEM[2]             ; Clk        ; 3.907 ; 3.907 ; Rise       ; Clk             ;
;  ALU_Result_MEM[3]             ; Clk        ; 3.769 ; 3.769 ; Rise       ; Clk             ;
;  ALU_Result_MEM[4]             ; Clk        ; 4.339 ; 4.339 ; Rise       ; Clk             ;
;  ALU_Result_MEM[5]             ; Clk        ; 4.293 ; 4.293 ; Rise       ; Clk             ;
;  ALU_Result_MEM[6]             ; Clk        ; 4.581 ; 4.581 ; Rise       ; Clk             ;
;  ALU_Result_MEM[7]             ; Clk        ; 4.380 ; 4.380 ; Rise       ; Clk             ;
;  ALU_Result_MEM[8]             ; Clk        ; 4.245 ; 4.245 ; Rise       ; Clk             ;
;  ALU_Result_MEM[9]             ; Clk        ; 4.573 ; 4.573 ; Rise       ; Clk             ;
;  ALU_Result_MEM[10]            ; Clk        ; 4.677 ; 4.677 ; Rise       ; Clk             ;
;  ALU_Result_MEM[11]            ; Clk        ; 4.113 ; 4.113 ; Rise       ; Clk             ;
;  ALU_Result_MEM[12]            ; Clk        ; 4.358 ; 4.358 ; Rise       ; Clk             ;
;  ALU_Result_MEM[13]            ; Clk        ; 4.567 ; 4.567 ; Rise       ; Clk             ;
;  ALU_Result_MEM[14]            ; Clk        ; 4.447 ; 4.447 ; Rise       ; Clk             ;
;  ALU_Result_MEM[15]            ; Clk        ; 4.376 ; 4.376 ; Rise       ; Clk             ;
;  ALU_Result_MEM[16]            ; Clk        ; 5.498 ; 5.498 ; Rise       ; Clk             ;
;  ALU_Result_MEM[17]            ; Clk        ; 4.738 ; 4.738 ; Rise       ; Clk             ;
;  ALU_Result_MEM[18]            ; Clk        ; 4.850 ; 4.850 ; Rise       ; Clk             ;
;  ALU_Result_MEM[19]            ; Clk        ; 4.283 ; 4.283 ; Rise       ; Clk             ;
;  ALU_Result_MEM[20]            ; Clk        ; 4.181 ; 4.181 ; Rise       ; Clk             ;
;  ALU_Result_MEM[21]            ; Clk        ; 4.447 ; 4.447 ; Rise       ; Clk             ;
;  ALU_Result_MEM[22]            ; Clk        ; 4.475 ; 4.475 ; Rise       ; Clk             ;
;  ALU_Result_MEM[23]            ; Clk        ; 4.156 ; 4.156 ; Rise       ; Clk             ;
;  ALU_Result_MEM[24]            ; Clk        ; 4.675 ; 4.675 ; Rise       ; Clk             ;
;  ALU_Result_MEM[25]            ; Clk        ; 4.351 ; 4.351 ; Rise       ; Clk             ;
;  ALU_Result_MEM[26]            ; Clk        ; 4.483 ; 4.483 ; Rise       ; Clk             ;
;  ALU_Result_MEM[27]            ; Clk        ; 4.199 ; 4.199 ; Rise       ; Clk             ;
;  ALU_Result_MEM[28]            ; Clk        ; 4.564 ; 4.564 ; Rise       ; Clk             ;
;  ALU_Result_MEM[29]            ; Clk        ; 4.556 ; 4.556 ; Rise       ; Clk             ;
;  ALU_Result_MEM[30]            ; Clk        ; 4.218 ; 4.218 ; Rise       ; Clk             ;
;  ALU_Result_MEM[31]            ; Clk        ; 4.701 ; 4.701 ; Rise       ; Clk             ;
; ALU_Result_WB[*]               ; Clk        ; 4.042 ; 4.042 ; Rise       ; Clk             ;
;  ALU_Result_WB[0]              ; Clk        ; 4.774 ; 4.774 ; Rise       ; Clk             ;
;  ALU_Result_WB[1]              ; Clk        ; 4.634 ; 4.634 ; Rise       ; Clk             ;
;  ALU_Result_WB[2]              ; Clk        ; 5.740 ; 5.740 ; Rise       ; Clk             ;
;  ALU_Result_WB[3]              ; Clk        ; 4.389 ; 4.389 ; Rise       ; Clk             ;
;  ALU_Result_WB[4]              ; Clk        ; 4.289 ; 4.289 ; Rise       ; Clk             ;
;  ALU_Result_WB[5]              ; Clk        ; 4.615 ; 4.615 ; Rise       ; Clk             ;
;  ALU_Result_WB[6]              ; Clk        ; 5.501 ; 5.501 ; Rise       ; Clk             ;
;  ALU_Result_WB[7]              ; Clk        ; 4.679 ; 4.679 ; Rise       ; Clk             ;
;  ALU_Result_WB[8]              ; Clk        ; 4.748 ; 4.748 ; Rise       ; Clk             ;
;  ALU_Result_WB[9]              ; Clk        ; 4.042 ; 4.042 ; Rise       ; Clk             ;
;  ALU_Result_WB[10]             ; Clk        ; 4.757 ; 4.757 ; Rise       ; Clk             ;
;  ALU_Result_WB[11]             ; Clk        ; 4.651 ; 4.651 ; Rise       ; Clk             ;
;  ALU_Result_WB[12]             ; Clk        ; 4.759 ; 4.759 ; Rise       ; Clk             ;
;  ALU_Result_WB[13]             ; Clk        ; 4.362 ; 4.362 ; Rise       ; Clk             ;
;  ALU_Result_WB[14]             ; Clk        ; 4.286 ; 4.286 ; Rise       ; Clk             ;
;  ALU_Result_WB[15]             ; Clk        ; 5.116 ; 5.116 ; Rise       ; Clk             ;
;  ALU_Result_WB[16]             ; Clk        ; 4.820 ; 4.820 ; Rise       ; Clk             ;
;  ALU_Result_WB[17]             ; Clk        ; 4.630 ; 4.630 ; Rise       ; Clk             ;
;  ALU_Result_WB[18]             ; Clk        ; 4.780 ; 4.780 ; Rise       ; Clk             ;
;  ALU_Result_WB[19]             ; Clk        ; 4.559 ; 4.559 ; Rise       ; Clk             ;
;  ALU_Result_WB[20]             ; Clk        ; 4.546 ; 4.546 ; Rise       ; Clk             ;
;  ALU_Result_WB[21]             ; Clk        ; 4.619 ; 4.619 ; Rise       ; Clk             ;
;  ALU_Result_WB[22]             ; Clk        ; 4.380 ; 4.380 ; Rise       ; Clk             ;
;  ALU_Result_WB[23]             ; Clk        ; 6.053 ; 6.053 ; Rise       ; Clk             ;
;  ALU_Result_WB[24]             ; Clk        ; 4.243 ; 4.243 ; Rise       ; Clk             ;
;  ALU_Result_WB[25]             ; Clk        ; 4.710 ; 4.710 ; Rise       ; Clk             ;
;  ALU_Result_WB[26]             ; Clk        ; 5.212 ; 5.212 ; Rise       ; Clk             ;
;  ALU_Result_WB[27]             ; Clk        ; 4.340 ; 4.340 ; Rise       ; Clk             ;
;  ALU_Result_WB[28]             ; Clk        ; 4.505 ; 4.505 ; Rise       ; Clk             ;
;  ALU_Result_WB[29]             ; Clk        ; 4.660 ; 4.660 ; Rise       ; Clk             ;
;  ALU_Result_WB[30]             ; Clk        ; 4.658 ; 4.658 ; Rise       ; Clk             ;
;  ALU_Result_WB[31]             ; Clk        ; 4.690 ; 4.690 ; Rise       ; Clk             ;
; Branch_ID                      ; Clk        ; 6.042 ; 6.042 ; Rise       ; Clk             ;
; Forward_A[*]                   ; Clk        ; 4.328 ; 4.328 ; Rise       ; Clk             ;
;  Forward_A[0]                  ; Clk        ; 4.328 ; 4.328 ; Rise       ; Clk             ;
;  Forward_A[1]                  ; Clk        ; 4.580 ; 4.580 ; Rise       ; Clk             ;
; Forward_B[*]                   ; Clk        ; 4.259 ; 4.259 ; Rise       ; Clk             ;
;  Forward_B[0]                  ; Clk        ; 4.803 ; 4.803 ; Rise       ; Clk             ;
;  Forward_B[1]                  ; Clk        ; 4.259 ; 4.259 ; Rise       ; Clk             ;
; Forward_C                      ; Clk        ; 5.098 ; 5.098 ; Rise       ; Clk             ;
; Forward_D                      ; Clk        ; 5.263 ; 5.263 ; Rise       ; Clk             ;
; Forward_Reg_Delay[*]           ; Clk        ; 4.796 ; 4.796 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[0]          ; Clk        ; 4.796 ; 4.796 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[1]          ; Clk        ; 4.827 ; 4.827 ; Rise       ; Clk             ;
; ID_Control_Noop                ; Clk        ; 5.030 ; 5.030 ; Rise       ; Clk             ;
; IF_ID_pipeline_stall           ; Clk        ; 5.020 ; 5.020 ; Rise       ; Clk             ;
; Instruction_EX[*]              ; Clk        ; 3.369 ; 3.369 ; Rise       ; Clk             ;
;  Instruction_EX[0]             ; Clk        ; 3.593 ; 3.593 ; Rise       ; Clk             ;
;  Instruction_EX[1]             ; Clk        ; 3.369 ; 3.369 ; Rise       ; Clk             ;
;  Instruction_EX[2]             ; Clk        ; 3.370 ; 3.370 ; Rise       ; Clk             ;
;  Instruction_EX[3]             ; Clk        ; 4.531 ; 4.531 ; Rise       ; Clk             ;
;  Instruction_EX[4]             ; Clk        ; 3.537 ; 3.537 ; Rise       ; Clk             ;
;  Instruction_EX[5]             ; Clk        ; 3.966 ; 3.966 ; Rise       ; Clk             ;
;  Instruction_EX[11]            ; Clk        ; 5.035 ; 5.035 ; Rise       ; Clk             ;
;  Instruction_EX[12]            ; Clk        ; 4.540 ; 4.540 ; Rise       ; Clk             ;
;  Instruction_EX[13]            ; Clk        ; 5.029 ; 5.029 ; Rise       ; Clk             ;
;  Instruction_EX[14]            ; Clk        ; 5.223 ; 5.223 ; Rise       ; Clk             ;
;  Instruction_EX[16]            ; Clk        ; 4.866 ; 4.866 ; Rise       ; Clk             ;
;  Instruction_EX[17]            ; Clk        ; 4.766 ; 4.766 ; Rise       ; Clk             ;
;  Instruction_EX[18]            ; Clk        ; 5.029 ; 5.029 ; Rise       ; Clk             ;
;  Instruction_EX[19]            ; Clk        ; 5.223 ; 5.223 ; Rise       ; Clk             ;
;  Instruction_EX[21]            ; Clk        ; 4.383 ; 4.383 ; Rise       ; Clk             ;
;  Instruction_EX[22]            ; Clk        ; 4.668 ; 4.668 ; Rise       ; Clk             ;
;  Instruction_EX[23]            ; Clk        ; 4.137 ; 4.137 ; Rise       ; Clk             ;
;  Instruction_EX[26]            ; Clk        ; 3.585 ; 3.585 ; Rise       ; Clk             ;
;  Instruction_EX[27]            ; Clk        ; 3.598 ; 3.598 ; Rise       ; Clk             ;
;  Instruction_EX[28]            ; Clk        ; 5.072 ; 5.072 ; Rise       ; Clk             ;
;  Instruction_EX[31]            ; Clk        ; 3.615 ; 3.615 ; Rise       ; Clk             ;
; Instruction_ID[*]              ; Clk        ; 4.574 ; 4.574 ; Rise       ; Clk             ;
;  Instruction_ID[0]             ; Clk        ; 5.397 ; 5.397 ; Rise       ; Clk             ;
;  Instruction_ID[1]             ; Clk        ; 4.717 ; 4.717 ; Rise       ; Clk             ;
;  Instruction_ID[2]             ; Clk        ; 5.206 ; 5.206 ; Rise       ; Clk             ;
;  Instruction_ID[3]             ; Clk        ; 6.035 ; 6.035 ; Rise       ; Clk             ;
;  Instruction_ID[4]             ; Clk        ; 5.430 ; 5.430 ; Rise       ; Clk             ;
;  Instruction_ID[5]             ; Clk        ; 5.557 ; 5.557 ; Rise       ; Clk             ;
;  Instruction_ID[11]            ; Clk        ; 4.913 ; 4.913 ; Rise       ; Clk             ;
;  Instruction_ID[12]            ; Clk        ; 4.792 ; 4.792 ; Rise       ; Clk             ;
;  Instruction_ID[13]            ; Clk        ; 5.245 ; 5.245 ; Rise       ; Clk             ;
;  Instruction_ID[14]            ; Clk        ; 5.900 ; 5.900 ; Rise       ; Clk             ;
;  Instruction_ID[16]            ; Clk        ; 4.574 ; 4.574 ; Rise       ; Clk             ;
;  Instruction_ID[17]            ; Clk        ; 4.876 ; 4.876 ; Rise       ; Clk             ;
;  Instruction_ID[18]            ; Clk        ; 5.253 ; 5.253 ; Rise       ; Clk             ;
;  Instruction_ID[19]            ; Clk        ; 5.900 ; 5.900 ; Rise       ; Clk             ;
;  Instruction_ID[21]            ; Clk        ; 5.547 ; 5.547 ; Rise       ; Clk             ;
;  Instruction_ID[22]            ; Clk        ; 4.771 ; 4.771 ; Rise       ; Clk             ;
;  Instruction_ID[23]            ; Clk        ; 6.055 ; 6.055 ; Rise       ; Clk             ;
;  Instruction_ID[26]            ; Clk        ; 6.134 ; 6.134 ; Rise       ; Clk             ;
;  Instruction_ID[27]            ; Clk        ; 4.799 ; 4.799 ; Rise       ; Clk             ;
;  Instruction_ID[28]            ; Clk        ; 6.035 ; 6.035 ; Rise       ; Clk             ;
;  Instruction_ID[31]            ; Clk        ; 6.169 ; 6.169 ; Rise       ; Clk             ;
; Instruction_IF[*]              ; Clk        ; 4.946 ; 4.946 ; Rise       ; Clk             ;
;  Instruction_IF[0]             ; Clk        ; 5.279 ; 5.279 ; Rise       ; Clk             ;
;  Instruction_IF[1]             ; Clk        ; 5.346 ; 5.346 ; Rise       ; Clk             ;
;  Instruction_IF[2]             ; Clk        ; 5.392 ; 5.392 ; Rise       ; Clk             ;
;  Instruction_IF[3]             ; Clk        ; 6.036 ; 6.036 ; Rise       ; Clk             ;
;  Instruction_IF[4]             ; Clk        ; 5.232 ; 5.232 ; Rise       ; Clk             ;
;  Instruction_IF[5]             ; Clk        ; 5.306 ; 5.306 ; Rise       ; Clk             ;
;  Instruction_IF[11]            ; Clk        ; 4.974 ; 4.974 ; Rise       ; Clk             ;
;  Instruction_IF[12]            ; Clk        ; 5.803 ; 5.803 ; Rise       ; Clk             ;
;  Instruction_IF[13]            ; Clk        ; 6.019 ; 6.019 ; Rise       ; Clk             ;
;  Instruction_IF[14]            ; Clk        ; 5.984 ; 5.984 ; Rise       ; Clk             ;
;  Instruction_IF[16]            ; Clk        ; 5.024 ; 5.024 ; Rise       ; Clk             ;
;  Instruction_IF[17]            ; Clk        ; 4.946 ; 4.946 ; Rise       ; Clk             ;
;  Instruction_IF[18]            ; Clk        ; 6.063 ; 6.063 ; Rise       ; Clk             ;
;  Instruction_IF[19]            ; Clk        ; 5.915 ; 5.915 ; Rise       ; Clk             ;
;  Instruction_IF[21]            ; Clk        ; 5.306 ; 5.306 ; Rise       ; Clk             ;
;  Instruction_IF[22]            ; Clk        ; 5.124 ; 5.124 ; Rise       ; Clk             ;
;  Instruction_IF[23]            ; Clk        ; 6.006 ; 6.006 ; Rise       ; Clk             ;
;  Instruction_IF[26]            ; Clk        ; 6.087 ; 6.087 ; Rise       ; Clk             ;
;  Instruction_IF[27]            ; Clk        ; 5.502 ; 5.502 ; Rise       ; Clk             ;
;  Instruction_IF[28]            ; Clk        ; 6.036 ; 6.036 ; Rise       ; Clk             ;
;  Instruction_IF[31]            ; Clk        ; 6.117 ; 6.117 ; Rise       ; Clk             ;
; MemRead_ID                     ; Clk        ; 6.303 ; 6.303 ; Rise       ; Clk             ;
; MemtoReg_ID                    ; Clk        ; 6.273 ; 6.273 ; Rise       ; Clk             ;
; Next_PC_IF[*]                  ; Clk        ; 4.809 ; 4.809 ; Rise       ; Clk             ;
;  Next_PC_IF[0]                 ; Clk        ; 4.852 ; 4.852 ; Rise       ; Clk             ;
;  Next_PC_IF[1]                 ; Clk        ; 4.809 ; 4.809 ; Rise       ; Clk             ;
;  Next_PC_IF[2]                 ; Clk        ; 4.978 ; 4.978 ; Rise       ; Clk             ;
;  Next_PC_IF[3]                 ; Clk        ; 4.978 ; 4.978 ; Rise       ; Clk             ;
;  Next_PC_IF[4]                 ; Clk        ; 5.846 ; 5.846 ; Rise       ; Clk             ;
;  Next_PC_IF[5]                 ; Clk        ; 5.059 ; 5.059 ; Rise       ; Clk             ;
;  Next_PC_IF[6]                 ; Clk        ; 5.640 ; 5.640 ; Rise       ; Clk             ;
;  Next_PC_IF[7]                 ; Clk        ; 5.083 ; 5.083 ; Rise       ; Clk             ;
;  Next_PC_IF[8]                 ; Clk        ; 5.809 ; 5.809 ; Rise       ; Clk             ;
;  Next_PC_IF[9]                 ; Clk        ; 5.790 ; 5.790 ; Rise       ; Clk             ;
;  Next_PC_IF[10]                ; Clk        ; 5.296 ; 5.296 ; Rise       ; Clk             ;
;  Next_PC_IF[11]                ; Clk        ; 5.361 ; 5.361 ; Rise       ; Clk             ;
;  Next_PC_IF[12]                ; Clk        ; 5.524 ; 5.524 ; Rise       ; Clk             ;
;  Next_PC_IF[13]                ; Clk        ; 5.419 ; 5.419 ; Rise       ; Clk             ;
;  Next_PC_IF[14]                ; Clk        ; 5.177 ; 5.177 ; Rise       ; Clk             ;
;  Next_PC_IF[15]                ; Clk        ; 5.469 ; 5.469 ; Rise       ; Clk             ;
;  Next_PC_IF[16]                ; Clk        ; 5.066 ; 5.066 ; Rise       ; Clk             ;
;  Next_PC_IF[17]                ; Clk        ; 5.422 ; 5.422 ; Rise       ; Clk             ;
;  Next_PC_IF[18]                ; Clk        ; 5.173 ; 5.173 ; Rise       ; Clk             ;
;  Next_PC_IF[19]                ; Clk        ; 5.811 ; 5.811 ; Rise       ; Clk             ;
;  Next_PC_IF[20]                ; Clk        ; 5.022 ; 5.022 ; Rise       ; Clk             ;
;  Next_PC_IF[21]                ; Clk        ; 4.873 ; 4.873 ; Rise       ; Clk             ;
;  Next_PC_IF[22]                ; Clk        ; 6.124 ; 6.124 ; Rise       ; Clk             ;
;  Next_PC_IF[23]                ; Clk        ; 5.207 ; 5.207 ; Rise       ; Clk             ;
;  Next_PC_IF[24]                ; Clk        ; 5.531 ; 5.531 ; Rise       ; Clk             ;
;  Next_PC_IF[25]                ; Clk        ; 5.636 ; 5.636 ; Rise       ; Clk             ;
;  Next_PC_IF[26]                ; Clk        ; 5.621 ; 5.621 ; Rise       ; Clk             ;
;  Next_PC_IF[27]                ; Clk        ; 4.953 ; 4.953 ; Rise       ; Clk             ;
;  Next_PC_IF[28]                ; Clk        ; 5.715 ; 5.715 ; Rise       ; Clk             ;
;  Next_PC_IF[29]                ; Clk        ; 5.762 ; 5.762 ; Rise       ; Clk             ;
;  Next_PC_IF[30]                ; Clk        ; 5.309 ; 5.309 ; Rise       ; Clk             ;
;  Next_PC_IF[31]                ; Clk        ; 5.528 ; 5.528 ; Rise       ; Clk             ;
; PCSrc_ID                       ; Clk        ; 5.372 ; 5.372 ; Rise       ; Clk             ;
; PC_Plus_4_IF[*]                ; Clk        ; 4.419 ; 4.419 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[0]               ; Clk        ; 5.038 ; 5.038 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[1]               ; Clk        ; 5.153 ; 5.153 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[2]               ; Clk        ; 5.101 ; 5.101 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[3]               ; Clk        ; 4.993 ; 4.993 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[4]               ; Clk        ; 5.061 ; 5.061 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[5]               ; Clk        ; 6.033 ; 6.033 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[6]               ; Clk        ; 5.246 ; 5.246 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[7]               ; Clk        ; 4.951 ; 4.951 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[8]               ; Clk        ; 4.915 ; 4.915 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[9]               ; Clk        ; 4.789 ; 4.789 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[10]              ; Clk        ; 5.381 ; 5.381 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[11]              ; Clk        ; 5.086 ; 5.086 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[12]              ; Clk        ; 5.373 ; 5.373 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[13]              ; Clk        ; 5.179 ; 5.179 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[14]              ; Clk        ; 5.209 ; 5.209 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[15]              ; Clk        ; 5.485 ; 5.485 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[16]              ; Clk        ; 5.855 ; 5.855 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[17]              ; Clk        ; 4.833 ; 4.833 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[18]              ; Clk        ; 4.859 ; 4.859 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[19]              ; Clk        ; 4.981 ; 4.981 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[20]              ; Clk        ; 5.073 ; 5.073 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[21]              ; Clk        ; 5.032 ; 5.032 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[22]              ; Clk        ; 4.687 ; 4.687 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[23]              ; Clk        ; 5.660 ; 5.660 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[24]              ; Clk        ; 4.829 ; 4.829 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[25]              ; Clk        ; 5.401 ; 5.401 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[26]              ; Clk        ; 4.945 ; 4.945 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[27]              ; Clk        ; 4.689 ; 4.689 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[28]              ; Clk        ; 4.884 ; 4.884 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[29]              ; Clk        ; 4.695 ; 4.695 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[30]              ; Clk        ; 4.419 ; 4.419 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[31]              ; Clk        ; 4.713 ; 4.713 ; Rise       ; Clk             ;
; Read_Address_1_ID[*]           ; Clk        ; 4.761 ; 4.761 ; Rise       ; Clk             ;
;  Read_Address_1_ID[0]          ; Clk        ; 5.557 ; 5.557 ; Rise       ; Clk             ;
;  Read_Address_1_ID[1]          ; Clk        ; 4.761 ; 4.761 ; Rise       ; Clk             ;
;  Read_Address_1_ID[2]          ; Clk        ; 6.020 ; 6.020 ; Rise       ; Clk             ;
; Read_Data_1_ID[*]              ; Clk        ; 4.664 ; 4.664 ; Rise       ; Clk             ;
;  Read_Data_1_ID[0]             ; Clk        ; 5.420 ; 5.420 ; Rise       ; Clk             ;
;  Read_Data_1_ID[1]             ; Clk        ; 5.484 ; 5.484 ; Rise       ; Clk             ;
;  Read_Data_1_ID[2]             ; Clk        ; 5.501 ; 5.501 ; Rise       ; Clk             ;
;  Read_Data_1_ID[3]             ; Clk        ; 5.025 ; 5.025 ; Rise       ; Clk             ;
;  Read_Data_1_ID[4]             ; Clk        ; 5.369 ; 5.369 ; Rise       ; Clk             ;
;  Read_Data_1_ID[5]             ; Clk        ; 4.908 ; 4.908 ; Rise       ; Clk             ;
;  Read_Data_1_ID[6]             ; Clk        ; 4.995 ; 4.995 ; Rise       ; Clk             ;
;  Read_Data_1_ID[7]             ; Clk        ; 5.208 ; 5.208 ; Rise       ; Clk             ;
;  Read_Data_1_ID[8]             ; Clk        ; 5.874 ; 5.874 ; Rise       ; Clk             ;
;  Read_Data_1_ID[9]             ; Clk        ; 5.533 ; 5.533 ; Rise       ; Clk             ;
;  Read_Data_1_ID[10]            ; Clk        ; 5.306 ; 5.306 ; Rise       ; Clk             ;
;  Read_Data_1_ID[11]            ; Clk        ; 5.257 ; 5.257 ; Rise       ; Clk             ;
;  Read_Data_1_ID[12]            ; Clk        ; 4.976 ; 4.976 ; Rise       ; Clk             ;
;  Read_Data_1_ID[13]            ; Clk        ; 4.705 ; 4.705 ; Rise       ; Clk             ;
;  Read_Data_1_ID[14]            ; Clk        ; 4.834 ; 4.834 ; Rise       ; Clk             ;
;  Read_Data_1_ID[15]            ; Clk        ; 5.374 ; 5.374 ; Rise       ; Clk             ;
;  Read_Data_1_ID[16]            ; Clk        ; 5.671 ; 5.671 ; Rise       ; Clk             ;
;  Read_Data_1_ID[17]            ; Clk        ; 5.228 ; 5.228 ; Rise       ; Clk             ;
;  Read_Data_1_ID[18]            ; Clk        ; 5.099 ; 5.099 ; Rise       ; Clk             ;
;  Read_Data_1_ID[19]            ; Clk        ; 5.140 ; 5.140 ; Rise       ; Clk             ;
;  Read_Data_1_ID[20]            ; Clk        ; 4.710 ; 4.710 ; Rise       ; Clk             ;
;  Read_Data_1_ID[21]            ; Clk        ; 5.264 ; 5.264 ; Rise       ; Clk             ;
;  Read_Data_1_ID[22]            ; Clk        ; 5.202 ; 5.202 ; Rise       ; Clk             ;
;  Read_Data_1_ID[23]            ; Clk        ; 4.846 ; 4.846 ; Rise       ; Clk             ;
;  Read_Data_1_ID[24]            ; Clk        ; 5.795 ; 5.795 ; Rise       ; Clk             ;
;  Read_Data_1_ID[25]            ; Clk        ; 6.564 ; 6.564 ; Rise       ; Clk             ;
;  Read_Data_1_ID[26]            ; Clk        ; 5.231 ; 5.231 ; Rise       ; Clk             ;
;  Read_Data_1_ID[27]            ; Clk        ; 5.871 ; 5.871 ; Rise       ; Clk             ;
;  Read_Data_1_ID[28]            ; Clk        ; 4.664 ; 4.664 ; Rise       ; Clk             ;
;  Read_Data_1_ID[29]            ; Clk        ; 5.020 ; 5.020 ; Rise       ; Clk             ;
;  Read_Data_1_ID[30]            ; Clk        ; 5.547 ; 5.547 ; Rise       ; Clk             ;
;  Read_Data_1_ID[31]            ; Clk        ; 4.990 ; 4.990 ; Rise       ; Clk             ;
; Read_Data_WB[*]                ; Clk        ; 4.126 ; 4.126 ; Rise       ; Clk             ;
;  Read_Data_WB[0]               ; Clk        ; 5.062 ; 5.062 ; Rise       ; Clk             ;
;  Read_Data_WB[1]               ; Clk        ; 4.800 ; 4.800 ; Rise       ; Clk             ;
;  Read_Data_WB[2]               ; Clk        ; 4.449 ; 4.449 ; Rise       ; Clk             ;
;  Read_Data_WB[3]               ; Clk        ; 4.677 ; 4.677 ; Rise       ; Clk             ;
;  Read_Data_WB[4]               ; Clk        ; 4.194 ; 4.194 ; Rise       ; Clk             ;
;  Read_Data_WB[5]               ; Clk        ; 4.145 ; 4.145 ; Rise       ; Clk             ;
;  Read_Data_WB[6]               ; Clk        ; 4.940 ; 4.940 ; Rise       ; Clk             ;
;  Read_Data_WB[7]               ; Clk        ; 4.255 ; 4.255 ; Rise       ; Clk             ;
;  Read_Data_WB[8]               ; Clk        ; 4.700 ; 4.700 ; Rise       ; Clk             ;
;  Read_Data_WB[9]               ; Clk        ; 4.527 ; 4.527 ; Rise       ; Clk             ;
;  Read_Data_WB[10]              ; Clk        ; 4.689 ; 4.689 ; Rise       ; Clk             ;
;  Read_Data_WB[11]              ; Clk        ; 4.394 ; 4.394 ; Rise       ; Clk             ;
;  Read_Data_WB[12]              ; Clk        ; 4.423 ; 4.423 ; Rise       ; Clk             ;
;  Read_Data_WB[13]              ; Clk        ; 5.860 ; 5.860 ; Rise       ; Clk             ;
;  Read_Data_WB[14]              ; Clk        ; 6.039 ; 6.039 ; Rise       ; Clk             ;
;  Read_Data_WB[15]              ; Clk        ; 5.156 ; 5.156 ; Rise       ; Clk             ;
;  Read_Data_WB[16]              ; Clk        ; 5.268 ; 5.268 ; Rise       ; Clk             ;
;  Read_Data_WB[17]              ; Clk        ; 5.159 ; 5.159 ; Rise       ; Clk             ;
;  Read_Data_WB[18]              ; Clk        ; 4.371 ; 4.371 ; Rise       ; Clk             ;
;  Read_Data_WB[19]              ; Clk        ; 4.848 ; 4.848 ; Rise       ; Clk             ;
;  Read_Data_WB[20]              ; Clk        ; 4.499 ; 4.499 ; Rise       ; Clk             ;
;  Read_Data_WB[21]              ; Clk        ; 4.723 ; 4.723 ; Rise       ; Clk             ;
;  Read_Data_WB[22]              ; Clk        ; 4.509 ; 4.509 ; Rise       ; Clk             ;
;  Read_Data_WB[23]              ; Clk        ; 4.861 ; 4.861 ; Rise       ; Clk             ;
;  Read_Data_WB[24]              ; Clk        ; 4.597 ; 4.597 ; Rise       ; Clk             ;
;  Read_Data_WB[25]              ; Clk        ; 4.251 ; 4.251 ; Rise       ; Clk             ;
;  Read_Data_WB[26]              ; Clk        ; 4.724 ; 4.724 ; Rise       ; Clk             ;
;  Read_Data_WB[27]              ; Clk        ; 4.780 ; 4.780 ; Rise       ; Clk             ;
;  Read_Data_WB[28]              ; Clk        ; 4.753 ; 4.753 ; Rise       ; Clk             ;
;  Read_Data_WB[29]              ; Clk        ; 4.264 ; 4.264 ; Rise       ; Clk             ;
;  Read_Data_WB[30]              ; Clk        ; 4.700 ; 4.700 ; Rise       ; Clk             ;
;  Read_Data_WB[31]              ; Clk        ; 4.126 ; 4.126 ; Rise       ; Clk             ;
; Read_Data_forward_MEM_MEM[*]   ; Clk        ; 4.767 ; 4.767 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[0]  ; Clk        ; 5.155 ; 5.155 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[1]  ; Clk        ; 5.236 ; 5.236 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[2]  ; Clk        ; 4.770 ; 4.770 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[3]  ; Clk        ; 4.784 ; 4.784 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[4]  ; Clk        ; 5.939 ; 5.939 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[5]  ; Clk        ; 5.440 ; 5.440 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[6]  ; Clk        ; 5.621 ; 5.621 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[7]  ; Clk        ; 6.468 ; 6.468 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[8]  ; Clk        ; 4.859 ; 4.859 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[9]  ; Clk        ; 6.419 ; 6.419 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[10] ; Clk        ; 5.263 ; 5.263 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[11] ; Clk        ; 4.849 ; 4.849 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[12] ; Clk        ; 4.931 ; 4.931 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[13] ; Clk        ; 5.531 ; 5.531 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[14] ; Clk        ; 5.494 ; 5.494 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[15] ; Clk        ; 4.963 ; 4.963 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[16] ; Clk        ; 4.897 ; 4.897 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[17] ; Clk        ; 5.186 ; 5.186 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[18] ; Clk        ; 5.710 ; 5.710 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[19] ; Clk        ; 6.441 ; 6.441 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[20] ; Clk        ; 5.019 ; 5.019 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[21] ; Clk        ; 4.982 ; 4.982 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[22] ; Clk        ; 5.127 ; 5.127 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[23] ; Clk        ; 5.065 ; 5.065 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[24] ; Clk        ; 4.890 ; 4.890 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[25] ; Clk        ; 5.329 ; 5.329 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[26] ; Clk        ; 6.024 ; 6.024 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[27] ; Clk        ; 5.140 ; 5.140 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[28] ; Clk        ; 5.408 ; 5.408 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[29] ; Clk        ; 4.948 ; 4.948 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[30] ; Clk        ; 5.080 ; 5.080 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[31] ; Clk        ; 4.767 ; 4.767 ; Rise       ; Clk             ;
; Write_Data_MEM[*]              ; Clk        ; 4.626 ; 4.626 ; Rise       ; Clk             ;
;  Write_Data_MEM[0]             ; Clk        ; 5.175 ; 5.175 ; Rise       ; Clk             ;
;  Write_Data_MEM[1]             ; Clk        ; 5.227 ; 5.227 ; Rise       ; Clk             ;
;  Write_Data_MEM[2]             ; Clk        ; 4.740 ; 4.740 ; Rise       ; Clk             ;
;  Write_Data_MEM[3]             ; Clk        ; 4.784 ; 4.784 ; Rise       ; Clk             ;
;  Write_Data_MEM[4]             ; Clk        ; 5.939 ; 5.939 ; Rise       ; Clk             ;
;  Write_Data_MEM[5]             ; Clk        ; 5.440 ; 5.440 ; Rise       ; Clk             ;
;  Write_Data_MEM[6]             ; Clk        ; 5.571 ; 5.571 ; Rise       ; Clk             ;
;  Write_Data_MEM[7]             ; Clk        ; 6.469 ; 6.469 ; Rise       ; Clk             ;
;  Write_Data_MEM[8]             ; Clk        ; 4.849 ; 4.849 ; Rise       ; Clk             ;
;  Write_Data_MEM[9]             ; Clk        ; 6.232 ; 6.232 ; Rise       ; Clk             ;
;  Write_Data_MEM[10]            ; Clk        ; 5.278 ; 5.278 ; Rise       ; Clk             ;
;  Write_Data_MEM[11]            ; Clk        ; 4.626 ; 4.626 ; Rise       ; Clk             ;
;  Write_Data_MEM[12]            ; Clk        ; 5.040 ; 5.040 ; Rise       ; Clk             ;
;  Write_Data_MEM[13]            ; Clk        ; 5.551 ; 5.551 ; Rise       ; Clk             ;
;  Write_Data_MEM[14]            ; Clk        ; 5.494 ; 5.494 ; Rise       ; Clk             ;
;  Write_Data_MEM[15]            ; Clk        ; 4.993 ; 4.993 ; Rise       ; Clk             ;
;  Write_Data_MEM[16]            ; Clk        ; 4.907 ; 4.907 ; Rise       ; Clk             ;
;  Write_Data_MEM[17]            ; Clk        ; 5.206 ; 5.206 ; Rise       ; Clk             ;
;  Write_Data_MEM[18]            ; Clk        ; 5.720 ; 5.720 ; Rise       ; Clk             ;
;  Write_Data_MEM[19]            ; Clk        ; 6.474 ; 6.474 ; Rise       ; Clk             ;
;  Write_Data_MEM[20]            ; Clk        ; 4.999 ; 4.999 ; Rise       ; Clk             ;
;  Write_Data_MEM[21]            ; Clk        ; 4.982 ; 4.982 ; Rise       ; Clk             ;
;  Write_Data_MEM[22]            ; Clk        ; 5.147 ; 5.147 ; Rise       ; Clk             ;
;  Write_Data_MEM[23]            ; Clk        ; 5.055 ; 5.055 ; Rise       ; Clk             ;
;  Write_Data_MEM[24]            ; Clk        ; 4.890 ; 4.890 ; Rise       ; Clk             ;
;  Write_Data_MEM[25]            ; Clk        ; 5.329 ; 5.329 ; Rise       ; Clk             ;
;  Write_Data_MEM[26]            ; Clk        ; 6.034 ; 6.034 ; Rise       ; Clk             ;
;  Write_Data_MEM[27]            ; Clk        ; 5.140 ; 5.140 ; Rise       ; Clk             ;
;  Write_Data_MEM[28]            ; Clk        ; 5.438 ; 5.438 ; Rise       ; Clk             ;
;  Write_Data_MEM[29]            ; Clk        ; 4.948 ; 4.948 ; Rise       ; Clk             ;
;  Write_Data_MEM[30]            ; Clk        ; 5.080 ; 5.080 ; Rise       ; Clk             ;
;  Write_Data_MEM[31]            ; Clk        ; 4.767 ; 4.767 ; Rise       ; Clk             ;
; Write_Data_WB[*]               ; Clk        ; 4.033 ; 4.033 ; Rise       ; Clk             ;
;  Write_Data_WB[0]              ; Clk        ; 4.259 ; 4.259 ; Rise       ; Clk             ;
;  Write_Data_WB[1]              ; Clk        ; 5.173 ; 5.173 ; Rise       ; Clk             ;
;  Write_Data_WB[2]              ; Clk        ; 4.877 ; 4.877 ; Rise       ; Clk             ;
;  Write_Data_WB[3]              ; Clk        ; 4.277 ; 4.277 ; Rise       ; Clk             ;
;  Write_Data_WB[4]              ; Clk        ; 4.196 ; 4.196 ; Rise       ; Clk             ;
;  Write_Data_WB[5]              ; Clk        ; 4.465 ; 4.465 ; Rise       ; Clk             ;
;  Write_Data_WB[6]              ; Clk        ; 4.954 ; 4.954 ; Rise       ; Clk             ;
;  Write_Data_WB[7]              ; Clk        ; 4.780 ; 4.780 ; Rise       ; Clk             ;
;  Write_Data_WB[8]              ; Clk        ; 5.491 ; 5.491 ; Rise       ; Clk             ;
;  Write_Data_WB[9]              ; Clk        ; 4.630 ; 4.630 ; Rise       ; Clk             ;
;  Write_Data_WB[10]             ; Clk        ; 5.060 ; 5.060 ; Rise       ; Clk             ;
;  Write_Data_WB[11]             ; Clk        ; 5.028 ; 5.028 ; Rise       ; Clk             ;
;  Write_Data_WB[12]             ; Clk        ; 5.074 ; 5.074 ; Rise       ; Clk             ;
;  Write_Data_WB[13]             ; Clk        ; 4.657 ; 4.657 ; Rise       ; Clk             ;
;  Write_Data_WB[14]             ; Clk        ; 4.406 ; 4.406 ; Rise       ; Clk             ;
;  Write_Data_WB[15]             ; Clk        ; 5.029 ; 5.029 ; Rise       ; Clk             ;
;  Write_Data_WB[16]             ; Clk        ; 4.124 ; 4.124 ; Rise       ; Clk             ;
;  Write_Data_WB[17]             ; Clk        ; 4.734 ; 4.734 ; Rise       ; Clk             ;
;  Write_Data_WB[18]             ; Clk        ; 5.375 ; 5.375 ; Rise       ; Clk             ;
;  Write_Data_WB[19]             ; Clk        ; 5.001 ; 5.001 ; Rise       ; Clk             ;
;  Write_Data_WB[20]             ; Clk        ; 4.033 ; 4.033 ; Rise       ; Clk             ;
;  Write_Data_WB[21]             ; Clk        ; 4.397 ; 4.397 ; Rise       ; Clk             ;
;  Write_Data_WB[22]             ; Clk        ; 5.165 ; 5.165 ; Rise       ; Clk             ;
;  Write_Data_WB[23]             ; Clk        ; 4.822 ; 4.822 ; Rise       ; Clk             ;
;  Write_Data_WB[24]             ; Clk        ; 4.172 ; 4.172 ; Rise       ; Clk             ;
;  Write_Data_WB[25]             ; Clk        ; 4.426 ; 4.426 ; Rise       ; Clk             ;
;  Write_Data_WB[26]             ; Clk        ; 4.822 ; 4.822 ; Rise       ; Clk             ;
;  Write_Data_WB[27]             ; Clk        ; 4.847 ; 4.847 ; Rise       ; Clk             ;
;  Write_Data_WB[28]             ; Clk        ; 4.151 ; 4.151 ; Rise       ; Clk             ;
;  Write_Data_WB[29]             ; Clk        ; 4.376 ; 4.376 ; Rise       ; Clk             ;
;  Write_Data_WB[30]             ; Clk        ; 4.248 ; 4.248 ; Rise       ; Clk             ;
;  Write_Data_WB[31]             ; Clk        ; 4.412 ; 4.412 ; Rise       ; Clk             ;
; Write_Register_EX[*]           ; Clk        ; 5.006 ; 5.006 ; Rise       ; Clk             ;
;  Write_Register_EX[0]          ; Clk        ; 5.090 ; 5.090 ; Rise       ; Clk             ;
;  Write_Register_EX[1]          ; Clk        ; 5.096 ; 5.096 ; Rise       ; Clk             ;
;  Write_Register_EX[2]          ; Clk        ; 5.006 ; 5.006 ; Rise       ; Clk             ;
;  Write_Register_EX[3]          ; Clk        ; 5.149 ; 5.149 ; Rise       ; Clk             ;
; Zero_EX                        ; Clk        ; 7.131 ; 7.131 ; Rise       ; Clk             ;
; Zero_ID                        ; Clk        ; 4.918 ; 4.918 ; Rise       ; Clk             ;
; pc_stall                       ; Clk        ; 5.030 ; 5.030 ; Rise       ; Clk             ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 1429162  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 1429162  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 1     ; 1     ;
; Unconstrained Input Ports       ; 0     ; 0     ;
; Unconstrained Input Port Paths  ; 0     ; 0     ;
; Unconstrained Output Ports      ; 478   ; 478   ;
; Unconstrained Output Port Paths ; 17132 ; 17132 ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Wed Sep 10 23:13:13 2014
Info: Command: quartus_sta Mips -c Mips
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Info (332104): Reading SDC File: 'Mips.sdc'
Warning (332060): Node: EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemRead_MEM was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 19.598
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    19.598         0.000 Clk 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 16.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    16.933         0.000 Clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemRead_MEM was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 34.503
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    34.503         0.000 Clk 
Info (332146): Worst-case hold slack is 0.203
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.203         0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 17.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    17.873         0.000 Clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 410 megabytes
    Info: Processing ended: Wed Sep 10 23:13:14 2014
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


