text
"['\n6. 주요계약 및 연구개발활동\n6-1. 경영상의 주요계약<2016.04.27>※ ㈜케이이씨 주주배정후 실권주 일반공모 발행결정 및 인수계약 체결 \xa0- 예정 발행주식수 : 30,000,000주 \xa0- 대표주관회사: 이베스트투자증권 주식회사 \xa0 \xa0 인수회사: 동부증권 주식회사 \xa0- 잔여주식 인수비율\xa0\n구분\n인수비율\n대표주관회사\n이베스트투자증권\n70%\n인수회사\n동부증권\n30%\n<2017.12.04>※ 케이이씨 제4회 무보증 사모 전환사채 전환청구 \xa0- 청구금액 : 5,000,000,000원 \xa0- 1주당 전환가액 : 940원 \xa0- 전환주식수 : 5,319,148주<2017.12.31>※ 한국전자판매㈜ 지분인수 - 취득주식수: 20,000주 - 취득금액 : 200,000,000원 - 취득후 지분율 : 100%<2018.03.30>  ※ ㈜케이이씨암코가 ㈜케이이씨디바이스를 흡수합병 \xa0- 존속회사 : ㈜케이이씨암코 \xa0- 소멸회사 : ㈜케이이씨디바이스 \xa0 \xa0 ㈜한국전자홀딩스가 100% 주주인 자회사간의 합병으로 신주발행이 없는  \xa0 \xa0 무증자합병 ※ ㈜케이이씨암코 사명변경 \xa0 - 변경전 사명 : ㈜케이이씨암코 \xa0 - 변경후 사명 : ㈜케이이씨디바이스<2019.06.10>※ 케이이씨 제4회 무보증 사모 전환사채 전환청구 \xa0- 청구금액 : 4,000,000,000원 \xa0- 1주당 전환가액 : 940원 \xa0- 전환주식수 : 4,255,319주<2020.10.15> ※ 주식회사 케이이씨 제5회 무보증 사모 전환사채의 발행 결정 \xa0- 사채의 명칭 : 주식회사 케이이씨 제5회 무보증 사모 전환사채 \xa0- 사채의 종류: 무기명식 무보증 사모 전환사채 \xa0- 사채의 권면총액 : 금 사백억원(\\40,000,000,000) \xa0- 사채의 발행가액 : 각 사채권금액의 100%(할인율 0.00%)로 한다. \xa0- 사채의 이율 : 표면이율 0.00%, 만기보장수익률 0.00% \xa0- 사채의 만기 : 발행일로부터 5년(2년 후부터 매 3개월 put option 행사가능) \xa0- 전환가액: 1,428원 \xa0- 전환청구기간: 2021년 10월 27일부터 2025년 09월 27일까지 \xa0- 자금의 사용목적 : 운영자금 및 시설자금<2020.10.05>※ \xa0㈜케이이씨 제5회 무보증 사모 전환사채 100억원 인수 결정 \xa0 \xa0(전환가능주식수 \xa07,002,801주, 전환가액 1,428원) \xa0- 전환행사기간: 2021년 10월 27일 ~ 2025년 09월 27일<2021.10.27>※ 케이이씨 제5회 무보증 사모 전환사채 전환청구 \xa0- 청구금액 : 19,000,000,000원 \xa0- 1주당 전환가액 : 1,428원 \xa0- 전환주식수 : 13,305,320주<2021.11.10>※ 케이이씨 제5회 무보증 사모 전환사채 전환청구 \xa0- 청구금액 : 2,500,000,000원 \xa0- 1주당 전환가액 : 1,428원 \xa0- 전환주식수 : 1,750,700주<2021.11.12>※ 케이이씨 제5회 무보증 사모 전환사채 전환청구 \xa0- 청구금액 : 2,500,000,000원 \xa0- 1주당 전환가액 : 1,428원 \xa0- 전환주식수 : 1,750,700주<2021.12.06>※ 케이이씨 제5회 무보증 사모 전환사채 전환청구 \xa0- 청구금액 : 16,000,000,000원 \xa0- 1주당 전환가액 : 1,428원 \xa0- 전환주식수 : 11,204,481주\n6-2. 연구개발활동\xa0가. 반도체 사업부문의 연구개발활동의 개요1) 연구개발 담당조직 \xa0\r\n조직명\n위치\n연구내용\n반도체기술연구소\n서울\n휴대용 기기\n전자부품용 반도체 소자개발\n공정개선 등\nPKG개발\n2) 연구개발비용 \xa0\xa0\n(단위 : 백만원)\n과 \xa0 \xa0 \xa0 목\n제56기 1분기\n제55기\n제54기\n비 고\n원 \xa0재 \xa0료 \xa0비\n39\n959\n\xa01,588\n-\n인 \xa0 \xa0건 \xa0 \xa0비\n601\n2,737\n2,829\n-\n감 가 상 각 비\n38\n173\n164\n-\n위 탁 용 역 비\n105\n328\n816\n-\n기 \xa0 \xa0 \xa0 \xa0 \xa0 \xa0타\n545\n1,433\n489\n-\n연구개발비용 계\n1,328\n5,630\n5,885\n-\n회계처리\n판매비와 관리비\n1,328\n5,630\n5,885\n-\n제조경비\n-\n-\n-\n-\n개발비(무형자산)\n-\n-\n-\n-\n연구개발비 / 매출액 비율[연구개발비용계÷당기매출액×100]\n2.6%\n2.2%\n2.2%\n-\n나. 반도체 사업부문의 연구개발 실적\xa0\n부문\n주요개발 ITEM\n파급효과 / 기술\n응용분야\nDIODE\n5V급 Low Capacitance TVS\n국산화, \xa0Line up 확대\nMobile Phone USB, HDMI\xa0\n80V급 SBD\n국산화, \xa0Line up 확대\nTV PW Board\nBJT\n40V급 Low Saturation TR\n국산화, \xa0Line up 확대\n냉장고&에어드레서 Main board,Load Switch, DC Control PBA\nMOSFET\nSJ MOSFET Gen 3.0 600V 신규 개발\nSeed Device 개발, Line up 확대\n민생\nSJ MOSFET Gen 3.0 650V 신규 개발\nSeed Device 개발, Line up 확대\n민생\nSJ MOSFET Gen 3.0 600V/8A, 15A, 20A, 30A 개발\nLine up 확대\n민생\nSJ MOSFET Gen 3.0 650V/11A, 15A, 20A 개발\nLine up 확대\n민생\nSiC Trench MOSFET 1200V 30A 선행 개발\n선행 개발\n전장, 민생\nSiC Planar MOSFET 1200V 30A 선행 개발\n선행 개발\xa0\n전장, 민생\nITM向 T-MOS 개발 (24V/5.5mΩ)\nSeed Device 개발\n민생\n100V/380mΩ T-MOS\nLine up 확대\n민생\nP-Channel -40V/17mΩ T-MOS\nLine up 확대\n민생\nP-Channel -60V/90, 180mΩ T-MOS\nSeed Device 개발\n민생\nIGBT\nKGF05N65DDE\n내부 ESD diode 탑재를 통한 ESD=2kV 보증\n냉장고용 inverter\xa0\nKGF40N120KDA\n1200V Gen4.5 IGBT seed\n산업용inverter/welding machine\nKGF25N120KDAKGF15N120KDA\n1200V Gen4.5 IGBT line-up(25A/15A)\n산업용inverter/welding machine\nIC\n6V/150㎃ LDO\n국산화 , Line_up 확대\n스마트폰\n6V/300㎃ LDO\n국산화 , Line_up 확대\n스마트폰\n※ 이외의 연구개발실적은 당사 또는 그 종속회사의 영업기밀에 해당되어 관련 내용을 공시할 경우 영업에 현저한 손실을 초래할 수 있다고 판단되어 기재를 생략하였습니다.다. 반도체 사업부문의 지적재산권 보유현황\n- 현재 보유 중 지식재산권 : 총 150건 (특허 149건, Design 1건)\xa0\n종류\n취득일\n제목 및 내용\n근거법령 및보호받는 내용\n취득에 투입된기간,인력\n상용화 여부\n특허\n2014-05-27\n전력 반도체 디바이스 : 다이오드 영역내의 불순물의 농도를 터미네이션 영역측에서, 액티브 셀 영역측으로 갈수록 증가하도록 구배를 둠으로써, 역전류를 액티브 셀 영역으로 분배할 수 있으므로 전계가 다이오드 영역 내에 집중되는 것을 방지하고 항복 전압을 향상\n특허법, 20년간배타적 사용권\n2년, 1명\n상용화\n특허\n2014-06-25\n과도전압억제소자 및 그 제조방법 : 제너 다이오드의 내압 특성을 용이하게 제어하거나, 도핑 영역을 링 형상으로 형성함으로써, 작은 면적 내에 제너 다이오드의 PN접합 면적을 증가시킴으로써 전류 패스 영역이 증가하게 되므로 전류 분배 특성을 향상\n특허법, 20년간배타적 사용권\n1년 6개월, 2명\n상용화\n특허\n2017-09-12\n트렌치 공정을 적용하여 다수의 격리층을 형성함과 동시에, 매립층의 더블 매칩층을 형성하여 커패시턴스를 감고시키고 최대 허용 서지전류(Ipp)를 향상시키며 제한 전압(Clamping Voltage)을 낮출 수 있는 과도전압 억제 소자 및 그 제조 방법\n특허법, 20년간배타적 사용권\n1년 10개월, 2명\n상용화\n특허\n2019-12-10\nGate Oxide의 전계집중 완화를 통해 SiC MOSFET의 신뢰성을 향상시킬 뿐만 아니라 구조 설계 파라메타를 최적화 함으로써 저 온-저항을 기대할 수 있으며, 고내압을 유지할 수 있다. \xa0전력 반도체 소자의 제조 방법 및 그에 따른 전력 반도체 소자\n특허법, 20년간배타적 사용권\n5년, 2명\n-\n특허\n2022-04-28\nGate Oxide의 전계집중 완화를 통해 SiC MOSFET의 신뢰성을 향상시킬 뿐만 아니라 스위칭 동작 시 낮은 스위칭 손실 과 낮은 온-저항, 고내압을 유지할 수 있다.전력 반도체 소자의 제조 방법 및 그에 따른 전력 반도체 소자\n특허법, 20년간배타적 사용권\n5년, 2명\n-\n']"
