/****************************************************************************
 *     Copyright (c) 1999-2014, Broadcom Corporation
 *     All Rights Reserved
 *     Confidential Property of Broadcom Corporation
 *
 *
 * THIS SOFTWARE MAY ONLY BE USED SUBJECT TO AN EXECUTED SOFTWARE LICENSE
 * AGREEMENT  BETWEEN THE USER AND BROADCOM.  YOU HAVE NO RIGHT TO USE OR
 * EXPLOIT THIS MATERIAL EXCEPT SUBJECT TO THE TERMS OF SUCH AN AGREEMENT.
 *
 * Module Description:
 *                     DO NOT EDIT THIS FILE DIRECTLY
 *
 * This module was generated magically with RDB from a source description
 * file. You must edit the source file for changes to be made to this file.
 *
 *
 * Date:           Generated on               Wed Feb 11 10:14:00 2015
 *                 Full Compile MD5 Checksum  f7f4bd55341805fcfe958ba5e47e65f4
 *                     (minus title and desc)
 *                 MD5 Checksum               95b679a9655597a92593cae55222c397
 *
 * Compiled with:  RDB Utility                combo_header.pl
 *                 RDB.pm                     15653
 *                 unknown                    unknown
 *                 Perl Interpreter           5.008008
 *                 Operating System           linux
 *
 *
 ***************************************************************************/

#ifndef BCHP_PCIE_0_RC_PL_H__
#define BCHP_PCIE_0_RC_PL_H__

/***************************************************************************
 *PCIE_0_RC_PL
 ***************************************************************************/
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0          0x00471800 /* [RW] reg_phy_ctl_0 */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1          0x00471804 /* [RW] reg_phy_ctl_1 */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_2          0x00471808 /* [RW] reg_phy_ctl_2 */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_3          0x0047180c /* [RW] reg_phy_ctl_3 */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4          0x00471810 /* [RW] reg_phy_ctl_4 */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_5          0x00471814 /* [RW] reg_phy_ctl_5 */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6          0x00471818 /* [RW] reg_phy_ctl_6 */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_7          0x0047181c /* [RW] reg_phy_ctl_7 */
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_VEC       0x00471820 /* [RW] phy_err_attn_vec */
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_MASK      0x00471824 /* [RW] phy_err_attn_mask */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_8          0x00471830 /* [RW] reg_phy_ctl_8 */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15         0x0047184c /* [RW] reg_phy_ctl_15 */
#define BCHP_PCIE_0_RC_PL_REG_CPM_CTL_0          0x004718e0 /* [RW] reg_cpm_ctl_0 */
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL0    0x00471900 /* [RW] pl_lpbk_master_ctl0 */
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL1    0x00471904 /* [RW] pl_lpbk_master_ctl1 */
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_STAT    0x00471908 /* [RO] pl_lpbk_master_stat */
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_SLAVE_SETTING 0x0047190c /* [RW] pl_lpbk_master_slave_setting */
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_TX_SETTING 0x00471910 /* [RW] pl_lpbk_master_tx_setting */
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_LN_ERRS 0x00471914 /* [RW] pl_lpbk_master_ln_errs */
#define BCHP_PCIE_0_RC_PL_PCIE_STATIS_CTL        0x00471940 /* [RW] pcie_statis_ctl */
#define BCHP_PCIE_0_RC_PL_PCIE_TXTLP_STATIS_LO   0x00471944 /* [RO] pcie_txtlp_statis_lo */
#define BCHP_PCIE_0_RC_PL_PCIE_TXTLP_STATIS_HI   0x00471948 /* [RO] pcie_txtlp_statis_hi */
#define BCHP_PCIE_0_RC_PL_PCIE_TXDLLP_STATIS_LO  0x0047194c /* [RO] pcie_txdllp_statis_lo */
#define BCHP_PCIE_0_RC_PL_PCIE_TXDLLP_STATIS_HI  0x00471950 /* [RO] pcie_txdllp_statis_hi */
#define BCHP_PCIE_0_RC_PL_PCIE_TXOS_STATIS_LO    0x00471954 /* [RO] pcie_txos_statis_lo */
#define BCHP_PCIE_0_RC_PL_PCIE_TXOS_STATIS_HI    0x00471958 /* [RO] pcie_txos_statis_hi */
#define BCHP_PCIE_0_RC_PL_PCIE_RXTLP_STATIS_LO   0x0047195c /* [RO] pcie_rxtlp_statis_lo */
#define BCHP_PCIE_0_RC_PL_PCIE_RXTLP_STATIS_HI   0x00471960 /* [RO] pcie_rxtlp_statis_hi */
#define BCHP_PCIE_0_RC_PL_PCIE_RXDLLP_STATIS_LO  0x00471964 /* [RO] pcie_rxdllp_statis_lo */
#define BCHP_PCIE_0_RC_PL_PCIE_RXDLLP_STATIS_HI  0x00471968 /* [RO] pcie_rxdllp_statis_hi */
#define BCHP_PCIE_0_RC_PL_PCIE_RXOS_STATIS_LO    0x0047196c /* [RO] pcie_rxos_statis_lo */
#define BCHP_PCIE_0_RC_PL_PCIE_RXOS_STATIS_HI    0x00471970 /* [RO] pcie_rxos_statis_hi */
#define BCHP_PCIE_0_RC_PL_PCIE_PLRXERR_STATIS    0x00471974 /* [RO] pcie_plrxerr_statis */
#define BCHP_PCIE_0_RC_PL_PCIE_RXDLLPERR_STATIS  0x00471978 /* [RO] pcie_rxdllperr_statis */
#define BCHP_PCIE_0_RC_PL_PCIE_RXTLPERR_STATIS   0x0047197c /* [RO] pcie_rxtlperr_statis */
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_CTL       0x004719a0 /* [RW] ltssm_statis_ctl */
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_0         0x004719a4 /* [RO] ltssm_statis_0 */
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_1         0x004719a8 /* [RO] ltssm_statis_1 */
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_2         0x004719ac /* [RO] ltssm_statis_2 */
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_3         0x004719b0 /* [RO] ltssm_statis_3 */
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_CNT       0x004719b4 /* [RO] ltssm_statis_cnt */
#define BCHP_PCIE_0_RC_PL_RECEIVED_MCP_ERRORS    0x00471c00 /* [RO] Received_MCP_Errors */
#define BCHP_PCIE_0_RC_PL_TRANSMITTED_MCP_ERRORS 0x00471c10 /* [RO] Transmitted_MCP_Errors */
#define BCHP_PCIE_0_RC_PL_RX_FTS_LIMIT           0x00471c20 /* [RO] rx_fts_limit */
#define BCHP_PCIE_0_RC_PL_LINK_STATE_DEBUG       0x00471c24 /* [RW] link_state_debug */
#define BCHP_PCIE_0_RC_PL_FTS_HIST               0x00471cd8 /* [RO] fts_hist */
#define BCHP_PCIE_0_RC_PL_GEN2_DEBUG             0x00471cdc /* [RO] gen2_debug */
#define BCHP_PCIE_0_RC_PL_RECOVERY_HIST          0x00471ce4 /* [RO] recovery_hist */
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_0       0x00471cec /* [RO] phy_ltssm_hist_0 */
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_1       0x00471cf0 /* [RO] phy_ltssm_hist_1 */
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_2       0x00471cf4 /* [RO] phy_ltssm_hist_2 */
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_3       0x00471cf8 /* [RO] phy_ltssm_hist_3 */
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_2_DUP   0x00471cfc /* [RO] phy_ltssm_hist_2_dup */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_0              0x00471d00 /* [RO] phy_dbg_0 */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_1              0x00471d04 /* [RO] phy_dbg_1 */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_2              0x00471d08 /* [RO] phy_dbg_2 */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_3              0x00471d0c /* [RO] phy_dbg_3 */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_4              0x00471d10 /* [RO] phy_dbg_4 */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_5              0x00471d14 /* [RO] phy_dbg_5 */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_6              0x00471d18 /* [RO] phy_dbg_6 */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_7              0x00471d1c /* [RO] phy_dbg_7 */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_8              0x00471d20 /* [RO] phy_dbg_8 */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_9              0x00471d24 /* [RO] phy_dbg_9 */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_10             0x00471d28 /* [RO] phy_dbg_10 */
#define BCHP_PCIE_0_RC_PL_ATE_LOOPBACK_INFO      0x00471d30 /* [RO] ATE_loopback_info */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_0       0x00471e10 /* [RO] phy_dbg_clkreq_0 */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_1       0x00471e14 /* [RO] phy_dbg_clkreq_1 */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_2       0x00471e18 /* [RO] phy_dbg_clkreq_2 */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_3       0x00471e1c /* [RO] phy_dbg_clkreq_3 */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_0      0x00471e30 /* [RO] phy_dbg_clkreq2_0 */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_1      0x00471e34 /* [RO] phy_dbg_clkreq2_1 */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_2      0x00471e38 /* [RO] phy_dbg_clkreq2_2 */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_3      0x00471e3c /* [RO] phy_dbg_clkreq2_3 */
#define BCHP_PCIE_0_RC_PL_BUILD_TAG              0x00471ffc /* [RO] build_tag */

/***************************************************************************
 *REG_PHY_CTL_0 - reg_phy_ctl_0
 ***************************************************************************/
/* PCIE_0_RC_PL :: REG_PHY_CTL_0 :: GEN2_FEATURES_ENA [31:31] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_GEN2_FEATURES_ENA_MASK     0x80000000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_GEN2_FEATURES_ENA_SHIFT    31
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_GEN2_FEATURES_ENA_DEFAULT  0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_0 :: REG_ENABLE_RIDLE_SPD_CLR [30:30] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_ENABLE_RIDLE_SPD_CLR_MASK 0x40000000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_ENABLE_RIDLE_SPD_CLR_SHIFT 30
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_ENABLE_RIDLE_SPD_CLR_DEFAULT 0x00000001

/* PCIE_0_RC_PL :: REG_PHY_CTL_0 :: REG_DIS_LANE_REVERSAL [29:29] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_DIS_LANE_REVERSAL_MASK 0x20000000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_DIS_LANE_REVERSAL_SHIFT 29
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_DIS_LANE_REVERSAL_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_0 :: REG_LPBK_EXIT_ON_IEI [28:28] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_LPBK_EXIT_ON_IEI_MASK  0x10000000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_LPBK_EXIT_ON_IEI_SHIFT 28
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_LPBK_EXIT_ON_IEI_DEFAULT 0x00000001

/* PCIE_0_RC_PL :: REG_PHY_CTL_0 :: REG_DISABLE_SPEED_EI [27:27] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_DISABLE_SPEED_EI_MASK  0x08000000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_DISABLE_SPEED_EI_SHIFT 27
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_DISABLE_SPEED_EI_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_0 :: REG_LPBK_EXIT_ON_ELECIDLE [26:26] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_LPBK_EXIT_ON_ELECIDLE_MASK 0x04000000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_LPBK_EXIT_ON_ELECIDLE_SHIFT 26
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_LPBK_EXIT_ON_ELECIDLE_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_0 :: REG_DIRECT_TO_L0 [25:25] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_DIRECT_TO_L0_MASK      0x02000000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_DIRECT_TO_L0_SHIFT     25
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_DIRECT_TO_L0_DEFAULT   0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_0 :: REG_DIRECT_TO_DETECT [24:24] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_DIRECT_TO_DETECT_MASK  0x01000000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_DIRECT_TO_DETECT_SHIFT 24
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_DIRECT_TO_DETECT_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_0 :: REG_AUTONOMOUS_CHANGE [23:23] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_AUTONOMOUS_CHANGE_MASK 0x00800000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_AUTONOMOUS_CHANGE_SHIFT 23
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_AUTONOMOUS_CHANGE_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_0 :: REG_LOCAL_DEEMPH [22:22] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_LOCAL_DEEMPH_MASK      0x00400000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_LOCAL_DEEMPH_SHIFT     22
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_LOCAL_DEEMPH_DEFAULT   0x00000001

/* PCIE_0_RC_PL :: REG_PHY_CTL_0 :: REG_TX_DEEMPH [21:21] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_TX_DEEMPH_MASK         0x00200000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_TX_DEEMPH_SHIFT        21
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_TX_DEEMPH_DEFAULT      0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_0 :: REG_MCP_FORCE_ENTRY [20:20] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_MCP_FORCE_ENTRY_MASK   0x00100000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_MCP_FORCE_ENTRY_SHIFT  20
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_MCP_FORCE_ENTRY_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_0 :: REG_MCP_SIGDET_EXIT [19:19] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_MCP_SIGDET_EXIT_MASK   0x00080000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_MCP_SIGDET_EXIT_SHIFT  19
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_MCP_SIGDET_EXIT_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_0 :: REG_MCP_EXIT [18:18] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_MCP_EXIT_MASK          0x00040000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_MCP_EXIT_SHIFT         18
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_MCP_EXIT_DEFAULT       0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_0 :: REG_MCP_MATCH_ERR [17:17] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_MCP_MATCH_ERR_MASK     0x00020000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_MCP_MATCH_ERR_SHIFT    17
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_MCP_MATCH_ERR_DEFAULT  0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_0 :: REG_MCP_MATCH_POL [16:16] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_MCP_MATCH_POL_MASK     0x00010000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_MCP_MATCH_POL_SHIFT    16
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_MCP_MATCH_POL_DEFAULT  0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_0 :: UNUSED_3 [15:14] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_UNUSED_3_MASK              0x0000c000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_UNUSED_3_SHIFT             14
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_UNUSED_3_DEFAULT           0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_0 :: REG_RXERR_IS_DECODE [13:13] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_RXERR_IS_DECODE_MASK   0x00002000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_RXERR_IS_DECODE_SHIFT  13
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_RXERR_IS_DECODE_DEFAULT 0x00000001

/* PCIE_0_RC_PL :: REG_PHY_CTL_0 :: REG_RXERR_IS_BUFUNDER [12:12] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_RXERR_IS_BUFUNDER_MASK 0x00001000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_RXERR_IS_BUFUNDER_SHIFT 12
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_RXERR_IS_BUFUNDER_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_0 :: REG_RXERR_IS_BUFOVER [11:11] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_RXERR_IS_BUFOVER_MASK  0x00000800
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_RXERR_IS_BUFOVER_SHIFT 11
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_RXERR_IS_BUFOVER_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_0 :: REG_RXERR_IS_SKEW [10:10] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_RXERR_IS_SKEW_MASK     0x00000400
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_RXERR_IS_SKEW_SHIFT    10
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_RXERR_IS_SKEW_DEFAULT  0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_0 :: REG_RXERR_IS_NOLOCK [09:09] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_RXERR_IS_NOLOCK_MASK   0x00000200
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_RXERR_IS_NOLOCK_SHIFT  9
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_RXERR_IS_NOLOCK_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_0 :: REG_RXERR_IS_FRAMERR [08:08] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_RXERR_IS_FRAMERR_MASK  0x00000100
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_RXERR_IS_FRAMERR_SHIFT 8
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_RXERR_IS_FRAMERR_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_0 :: UNUSED_4 [07:07] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_UNUSED_4_MASK              0x00000080
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_UNUSED_4_SHIFT             7
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_UNUSED_4_DEFAULT           0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_0 :: REG_UPCONFIG_ENA [06:06] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_UPCONFIG_ENA_MASK      0x00000040
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_UPCONFIG_ENA_SHIFT     6
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_UPCONFIG_ENA_DEFAULT   0x00000001

/* PCIE_0_RC_PL :: REG_PHY_CTL_0 :: REG_IDLE_TO_RLOCK_ENA [05:05] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_IDLE_TO_RLOCK_ENA_MASK 0x00000020
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_IDLE_TO_RLOCK_ENA_SHIFT 5
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_IDLE_TO_RLOCK_ENA_DEFAULT 0x00000001

/* PCIE_0_RC_PL :: REG_PHY_CTL_0 :: REG_RC_NO_RST_ON_RXRESET [04:04] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_RC_NO_RST_ON_RXRESET_MASK 0x00000010
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_RC_NO_RST_ON_RXRESET_SHIFT 4
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_REG_RC_NO_RST_ON_RXRESET_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_0 :: UNUSED_5 [03:02] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_UNUSED_5_MASK              0x0000000c
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_UNUSED_5_SHIFT             2
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_UNUSED_5_DEFAULT           0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_0 :: DIRECTED_SPEED_CHANGE_REQ [01:01] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_DIRECTED_SPEED_CHANGE_REQ_MASK 0x00000002
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_DIRECTED_SPEED_CHANGE_REQ_SHIFT 1
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_DIRECTED_SPEED_CHANGE_REQ_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_0 :: DIRECTED_WIDTH_CHANGE_REQ [00:00] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_DIRECTED_WIDTH_CHANGE_REQ_MASK 0x00000001
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_DIRECTED_WIDTH_CHANGE_REQ_SHIFT 0
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_0_DIRECTED_WIDTH_CHANGE_REQ_DEFAULT 0x00000000

/***************************************************************************
 *REG_PHY_CTL_1 - reg_phy_ctl_1
 ***************************************************************************/
/* PCIE_0_RC_PL :: REG_PHY_CTL_1 :: REG_CLR_RECOV_HIST [31:31] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_CLR_RECOV_HIST_MASK    0x80000000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_CLR_RECOV_HIST_SHIFT   31
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_CLR_RECOV_HIST_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_1 :: REG_CLR_GEN2_HIST [30:30] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_CLR_GEN2_HIST_MASK     0x40000000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_CLR_GEN2_HIST_SHIFT    30
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_CLR_GEN2_HIST_DEFAULT  0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_1 :: REG_CLR_LTSSM_HIST [29:29] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_CLR_LTSSM_HIST_MASK    0x20000000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_CLR_LTSSM_HIST_SHIFT   29
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_CLR_LTSSM_HIST_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_1 :: REG_SPDUP_TS1 [28:28] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_SPDUP_TS1_MASK         0x10000000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_SPDUP_TS1_SHIFT        28
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_SPDUP_TS1_DEFAULT      0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_1 :: REG_SPDUP_POLL [27:27] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_SPDUP_POLL_MASK        0x08000000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_SPDUP_POLL_SHIFT       27
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_SPDUP_POLL_DEFAULT     0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_1 :: REG_SPDUP_TIMER_2KX [26:26] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_SPDUP_TIMER_2KX_MASK   0x04000000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_SPDUP_TIMER_2KX_SHIFT  26
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_SPDUP_TIMER_2KX_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_1 :: REG_SPDUP_TIMER_1KX [25:25] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_SPDUP_TIMER_1KX_MASK   0x02000000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_SPDUP_TIMER_1KX_SHIFT  25
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_SPDUP_TIMER_1KX_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_1 :: UNUSED_1 [24:24] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_UNUSED_1_MASK              0x01000000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_UNUSED_1_SHIFT             24
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_UNUSED_1_DEFAULT           0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_1 :: REG_IEI_FILTER_MAX [23:20] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_IEI_FILTER_MAX_MASK    0x00f00000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_IEI_FILTER_MAX_SHIFT   20
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_IEI_FILTER_MAX_DEFAULT 0x0000000a

/* PCIE_0_RC_PL :: REG_PHY_CTL_1 :: REG_IEI_ENA_UPDFC [19:19] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_IEI_ENA_UPDFC_MASK     0x00080000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_IEI_ENA_UPDFC_SHIFT    19
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_IEI_ENA_UPDFC_DEFAULT  0x00000001

/* PCIE_0_RC_PL :: REG_PHY_CTL_1 :: REG_IEI_ENA_SOS [18:18] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_IEI_ENA_SOS_MASK       0x00040000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_IEI_ENA_SOS_SHIFT      18
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_IEI_ENA_SOS_DEFAULT    0x00000001

/* PCIE_0_RC_PL :: REG_PHY_CTL_1 :: REG_IEI_ANY_LANES [17:17] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_IEI_ANY_LANES_MASK     0x00020000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_IEI_ANY_LANES_SHIFT    17
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_IEI_ANY_LANES_DEFAULT  0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_1 :: REG_RXVALID_FOR_EIE [16:16] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_RXVALID_FOR_EIE_MASK   0x00010000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_RXVALID_FOR_EIE_SHIFT  16
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_RXVALID_FOR_EIE_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_1 :: EIE_FTS_MAX [15:14] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_EIE_FTS_MAX_MASK           0x0000c000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_EIE_FTS_MAX_SHIFT          14
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_EIE_FTS_MAX_DEFAULT        0x00000001

/* PCIE_0_RC_PL :: REG_PHY_CTL_1 :: REG_COM_FOR_INF_EIDL [13:13] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_COM_FOR_INF_EIDL_MASK  0x00002000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_COM_FOR_INF_EIDL_SHIFT 13
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_COM_FOR_INF_EIDL_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_1 :: REG_POWERDOWN_P1PLL_ENA [12:12] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_POWERDOWN_P1PLL_ENA_MASK 0x00001000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_POWERDOWN_P1PLL_ENA_SHIFT 12
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_POWERDOWN_P1PLL_ENA_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_1 :: EIDL_DLY [11:07] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_EIDL_DLY_MASK              0x00000f80
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_EIDL_DLY_SHIFT             7
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_EIDL_DLY_DEFAULT           0x00000010

/* PCIE_0_RC_PL :: REG_PHY_CTL_1 :: UNUSED_2 [06:05] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_UNUSED_2_MASK              0x00000060
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_UNUSED_2_SHIFT             5
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_UNUSED_2_DEFAULT           0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_1 :: FAREND_LPBK_REQ [04:04] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_FAREND_LPBK_REQ_MASK       0x00000010
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_FAREND_LPBK_REQ_SHIFT      4
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_FAREND_LPBK_REQ_DEFAULT    0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_1 :: REG_P2_POWERDOWN_ENA_NOSYNC [03:03] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_P2_POWERDOWN_ENA_NOSYNC_MASK 0x00000008
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_P2_POWERDOWN_ENA_NOSYNC_SHIFT 3
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_P2_POWERDOWN_ENA_NOSYNC_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_1 :: REG_LANE_POWERDOWN_ENA [02:02] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_LANE_POWERDOWN_ENA_MASK 0x00000004
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_LANE_POWERDOWN_ENA_SHIFT 2
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_REG_LANE_POWERDOWN_ENA_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_1 :: PCS_DISABLE_COMPLIANCE [01:01] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_PCS_DISABLE_COMPLIANCE_MASK 0x00000002
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_PCS_DISABLE_COMPLIANCE_SHIFT 1
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_PCS_DISABLE_COMPLIANCE_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_1 :: FORCE_GEN2_16BIT [00:00] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_FORCE_GEN2_16BIT_MASK      0x00000001
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_FORCE_GEN2_16BIT_SHIFT     0
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_1_FORCE_GEN2_16BIT_DEFAULT   0x00000000

/***************************************************************************
 *REG_PHY_CTL_2 - reg_phy_ctl_2
 ***************************************************************************/
/* PCIE_0_RC_PL :: REG_PHY_CTL_2 :: PL_SPARE_IN [31:28] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_2_PL_SPARE_IN_MASK           0xf0000000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_2_PL_SPARE_IN_SHIFT          28
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_2_PL_SPARE_IN_DEFAULT        0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_2 :: EIDL_TX_BAD_CNT_MAX [27:16] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_2_EIDL_TX_BAD_CNT_MAX_MASK   0x0fff0000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_2_EIDL_TX_BAD_CNT_MAX_SHIFT  16
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_2_EIDL_TX_BAD_CNT_MAX_DEFAULT 0x000005dc

/* PCIE_0_RC_PL :: REG_PHY_CTL_2 :: EIDL_TX_GOOD_CNT_MAX [15:07] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_2_EIDL_TX_GOOD_CNT_MAX_MASK  0x0000ff80
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_2_EIDL_TX_GOOD_CNT_MAX_SHIFT 7
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_2_EIDL_TX_GOOD_CNT_MAX_DEFAULT 0x000000c8

/* PCIE_0_RC_PL :: REG_PHY_CTL_2 :: PRESCALE_CNT_MAX [06:00] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_2_PRESCALE_CNT_MAX_MASK      0x0000007f
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_2_PRESCALE_CNT_MAX_SHIFT     0
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_2_PRESCALE_CNT_MAX_DEFAULT   0x00000018

/***************************************************************************
 *REG_PHY_CTL_3 - reg_phy_ctl_3
 ***************************************************************************/
/* PCIE_0_RC_PL :: REG_PHY_CTL_3 :: UNUSED_1 [31:19] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_3_UNUSED_1_MASK              0xfff80000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_3_UNUSED_1_SHIFT             19
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_3_UNUSED_1_DEFAULT           0x0000000c

/* PCIE_0_RC_PL :: REG_PHY_CTL_3 :: REG_ENA_DLLRX_IN_IDLE [18:18] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_3_REG_ENA_DLLRX_IN_IDLE_MASK 0x00040000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_3_REG_ENA_DLLRX_IN_IDLE_SHIFT 18
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_3_REG_ENA_DLLRX_IN_IDLE_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_3 :: REG_LOSE_DESKEW_ON_SKIP [17:17] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_3_REG_LOSE_DESKEW_ON_SKIP_MASK 0x00020000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_3_REG_LOSE_DESKEW_ON_SKIP_SHIFT 17
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_3_REG_LOSE_DESKEW_ON_SKIP_DEFAULT 0x00000001

/* PCIE_0_RC_PL :: REG_PHY_CTL_3 :: REG_DIS_GEN1_UPCONFIG_WAIT [16:16] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_3_REG_DIS_GEN1_UPCONFIG_WAIT_MASK 0x00010000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_3_REG_DIS_GEN1_UPCONFIG_WAIT_SHIFT 16
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_3_REG_DIS_GEN1_UPCONFIG_WAIT_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_3 :: REG_SPEED_CHANGE_WAIT [15:15] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_3_REG_SPEED_CHANGE_WAIT_MASK 0x00008000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_3_REG_SPEED_CHANGE_WAIT_SHIFT 15
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_3_REG_SPEED_CHANGE_WAIT_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_3 :: REG_GLOOPBACK [14:14] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_3_REG_GLOOPBACK_MASK         0x00004000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_3_REG_GLOOPBACK_SHIFT        14
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_3_REG_GLOOPBACK_DEFAULT      0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_3 :: EIDL_INF_EIE_CNT_MAX [13:09] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_3_EIDL_INF_EIE_CNT_MAX_MASK  0x00003e00
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_3_EIDL_INF_EIE_CNT_MAX_SHIFT 9
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_3_EIDL_INF_EIE_CNT_MAX_DEFAULT 0x00000008

/* PCIE_0_RC_PL :: REG_PHY_CTL_3 :: EIDL_INF_COM_CNT_MAX [08:00] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_3_EIDL_INF_COM_CNT_MAX_MASK  0x000001ff
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_3_EIDL_INF_COM_CNT_MAX_SHIFT 0
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_3_EIDL_INF_COM_CNT_MAX_DEFAULT 0x00000080

/***************************************************************************
 *REG_PHY_CTL_4 - reg_phy_ctl_4
 ***************************************************************************/
/* PCIE_0_RC_PL :: REG_PHY_CTL_4 :: REG_TX_LINKNO [31:24] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_TX_LINKNO_MASK         0xff000000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_TX_LINKNO_SHIFT        24
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_TX_LINKNO_DEFAULT      0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_4 :: UPCFG_LANES [23:20] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_UPCFG_LANES_MASK           0x00f00000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_UPCFG_LANES_SHIFT          20
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_UPCFG_LANES_DEFAULT        0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_4 :: UNUSED_1 [19:18] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_UNUSED_1_MASK              0x000c0000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_UNUSED_1_SHIFT             18
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_UNUSED_1_DEFAULT           0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_4 :: REG_COMPLI_MIN_LANES_DETECT [17:17] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_COMPLI_MIN_LANES_DETECT_MASK 0x00020000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_COMPLI_MIN_LANES_DETECT_SHIFT 17
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_COMPLI_MIN_LANES_DETECT_DEFAULT 0x00000001

/* PCIE_0_RC_PL :: REG_PHY_CTL_4 :: REG_COMPL_EXIT_ON_ANY [16:16] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_COMPL_EXIT_ON_ANY_MASK 0x00010000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_COMPL_EXIT_ON_ANY_SHIFT 16
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_COMPL_EXIT_ON_ANY_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_4 :: UNUSED_2 [15:15] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_UNUSED_2_MASK              0x00008000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_UNUSED_2_SHIFT             15
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_UNUSED_2_DEFAULT           0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_4 :: REG_P2_IN_RESET_ENA [14:14] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_P2_IN_RESET_ENA_MASK   0x00004000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_P2_IN_RESET_ENA_SHIFT  14
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_P2_IN_RESET_ENA_DEFAULT 0x00000001

/* PCIE_0_RC_PL :: REG_PHY_CTL_4 :: REG_P2_EI_DELAY_DIS [13:13] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_P2_EI_DELAY_DIS_MASK   0x00002000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_P2_EI_DELAY_DIS_SHIFT  13
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_P2_EI_DELAY_DIS_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_4 :: REG_P2_EI_DELAY [12:10] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_P2_EI_DELAY_MASK       0x00001c00
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_P2_EI_DELAY_SHIFT      10
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_P2_EI_DELAY_DEFAULT    0x00000002

/* PCIE_0_RC_PL :: REG_PHY_CTL_4 :: REG_ADV_LINKCAP_RATES [09:09] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_ADV_LINKCAP_RATES_MASK 0x00000200
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_ADV_LINKCAP_RATES_SHIFT 9
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_ADV_LINKCAP_RATES_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_4 :: REG_ALLOW_REMOTE_SPD_CHG [08:08] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_ALLOW_REMOTE_SPD_CHG_MASK 0x00000100
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_ALLOW_REMOTE_SPD_CHG_SHIFT 8
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_ALLOW_REMOTE_SPD_CHG_DEFAULT 0x00000001

/* PCIE_0_RC_PL :: REG_PHY_CTL_4 :: REG_ALLOW_LOCAL_SPD_CHG [07:07] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_ALLOW_LOCAL_SPD_CHG_MASK 0x00000080
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_ALLOW_LOCAL_SPD_CHG_SHIFT 7
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_ALLOW_LOCAL_SPD_CHG_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_4 :: REG_REPORT_SPEED_MATCH [06:06] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_REPORT_SPEED_MATCH_MASK 0x00000040
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_REPORT_SPEED_MATCH_SHIFT 6
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_REPORT_SPEED_MATCH_DEFAULT 0x00000001

/* PCIE_0_RC_PL :: REG_PHY_CTL_4 :: REG_SPEED_MATCH_ADV_DETECT [05:05] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_SPEED_MATCH_ADV_DETECT_MASK 0x00000020
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_SPEED_MATCH_ADV_DETECT_SHIFT 5
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_SPEED_MATCH_ADV_DETECT_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_4 :: REG_SPDUP_200MS_25MS [04:04] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_SPDUP_200MS_25MS_MASK  0x00000010
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_SPDUP_200MS_25MS_SHIFT 4
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_SPDUP_200MS_25MS_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_4 :: REG_SPDUP_200MS_50MS [03:03] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_SPDUP_200MS_50MS_MASK  0x00000008
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_SPDUP_200MS_50MS_SHIFT 3
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_SPDUP_200MS_50MS_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_4 :: REG_ENA_SPEED_MATCH_DOWN [02:02] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_ENA_SPEED_MATCH_DOWN_MASK 0x00000004
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_ENA_SPEED_MATCH_DOWN_SHIFT 2
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_ENA_SPEED_MATCH_DOWN_DEFAULT 0x00000001

/* PCIE_0_RC_PL :: REG_PHY_CTL_4 :: REG_ENA_SPEED_MATCH_UP [01:01] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_ENA_SPEED_MATCH_UP_MASK 0x00000002
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_ENA_SPEED_MATCH_UP_SHIFT 1
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_ENA_SPEED_MATCH_UP_DEFAULT 0x00000001

/* PCIE_0_RC_PL :: REG_PHY_CTL_4 :: REG_SEL_RCVD_DEEMPH [00:00] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_SEL_RCVD_DEEMPH_MASK   0x00000001
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_SEL_RCVD_DEEMPH_SHIFT  0
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_4_REG_SEL_RCVD_DEEMPH_DEFAULT 0x00000000

/***************************************************************************
 *REG_PHY_CTL_5 - reg_phy_ctl_5
 ***************************************************************************/
/* PCIE_0_RC_PL :: REG_PHY_CTL_5 :: REG_PMCR_NO_L2_CLKREQ [31:31] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_5_REG_PMCR_NO_L2_CLKREQ_MASK 0x80000000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_5_REG_PMCR_NO_L2_CLKREQ_SHIFT 31
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_5_REG_PMCR_NO_L2_CLKREQ_DEFAULT 0x00000001

/* PCIE_0_RC_PL :: REG_PHY_CTL_5 :: UNUSED_1 [30:30] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_5_UNUSED_1_MASK              0x40000000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_5_UNUSED_1_SHIFT             30
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_5_UNUSED_1_DEFAULT           0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_5 :: REG_PMCR_TREFUP_MAX_LO [29:24] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_5_REG_PMCR_TREFUP_MAX_LO_MASK 0x3f000000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_5_REG_PMCR_TREFUP_MAX_LO_SHIFT 24
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_5_REG_PMCR_TREFUP_MAX_LO_DEFAULT 0x00000016

/* PCIE_0_RC_PL :: REG_PHY_CTL_5 :: REG_PMCR_L0S_LFCLK_SEL [23:22] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_5_REG_PMCR_L0S_LFCLK_SEL_MASK 0x00c00000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_5_REG_PMCR_L0S_LFCLK_SEL_SHIFT 22
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_5_REG_PMCR_L0S_LFCLK_SEL_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_5 :: REG_PMCR_DIS_FASTL1EXIT [21:21] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_5_REG_PMCR_DIS_FASTL1EXIT_MASK 0x00200000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_5_REG_PMCR_DIS_FASTL1EXIT_SHIFT 21
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_5_REG_PMCR_DIS_FASTL1EXIT_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_5 :: REG_PMCR_TEXCR_MAX [20:14] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_5_REG_PMCR_TEXCR_MAX_MASK    0x001fc000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_5_REG_PMCR_TEXCR_MAX_SHIFT   14
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_5_REG_PMCR_TEXCR_MAX_DEFAULT 0x00000014

/* PCIE_0_RC_PL :: REG_PHY_CTL_5 :: REG_PMCR_TCRLON_MAX [13:09] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_5_REG_PMCR_TCRLON_MAX_MASK   0x00003e00
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_5_REG_PMCR_TCRLON_MAX_SHIFT  9
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_5_REG_PMCR_TCRLON_MAX_DEFAULT 0x0000000c

/* PCIE_0_RC_PL :: REG_PHY_CTL_5 :: REG_PMCR_TREFUP_MAX_HI [08:05] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_5_REG_PMCR_TREFUP_MAX_HI_MASK 0x000001e0
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_5_REG_PMCR_TREFUP_MAX_HI_SHIFT 5
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_5_REG_PMCR_TREFUP_MAX_HI_DEFAULT 0x00000002

/* PCIE_0_RC_PL :: REG_PHY_CTL_5 :: REG_PMCR_TCRPW_MAX [04:00] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_5_REG_PMCR_TCRPW_MAX_MASK    0x0000001f
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_5_REG_PMCR_TCRPW_MAX_SHIFT   0
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_5_REG_PMCR_TCRPW_MAX_DEFAULT 0x00000012

/***************************************************************************
 *REG_PHY_CTL_6 - reg_phy_ctl_6
 ***************************************************************************/
/* PCIE_0_RC_PL :: REG_PHY_CTL_6 :: UNUSED_1 [31:31] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_UNUSED_1_MASK              0x80000000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_UNUSED_1_SHIFT             31
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_UNUSED_1_DEFAULT           0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_6 :: REG_PMCR_DIS_STOP_L1SUB [30:30] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_DIS_STOP_L1SUB_MASK 0x40000000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_DIS_STOP_L1SUB_SHIFT 30
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_DIS_STOP_L1SUB_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_6 :: REG_PMCR_ENA_P2_CLKREQ_ASSERT [29:29] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_ENA_P2_CLKREQ_ASSERT_MASK 0x20000000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_ENA_P2_CLKREQ_ASSERT_SHIFT 29
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_ENA_P2_CLKREQ_ASSERT_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_6 :: REG_PMCR_TL1_2_STATETIME_MIN [28:26] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_TL1_2_STATETIME_MIN_MASK 0x1c000000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_TL1_2_STATETIME_MIN_SHIFT 26
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_TL1_2_STATETIME_MIN_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_6 :: REG_PMCR_TL1_2_POWER_OFF_MAX [25:23] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_TL1_2_POWER_OFF_MAX_MASK 0x03800000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_TL1_2_POWER_OFF_MAX_SHIFT 23
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_TL1_2_POWER_OFF_MAX_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_6 :: REG_PMCR_TREFUP_EXTEND_MAX [22:22] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_TREFUP_EXTEND_MAX_MASK 0x00400000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_TREFUP_EXTEND_MAX_SHIFT 22
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_TREFUP_EXTEND_MAX_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_6 :: REG_PMCR_EARLY_CLKREQEN_OFF [21:21] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_EARLY_CLKREQEN_OFF_MASK 0x00200000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_EARLY_CLKREQEN_OFF_SHIFT 21
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_EARLY_CLKREQEN_OFF_DEFAULT 0x00000001

/* PCIE_0_RC_PL :: REG_PHY_CTL_6 :: REG_PMCR_ENA_ALT_CLKREQ [20:20] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_ENA_ALT_CLKREQ_MASK 0x00100000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_ENA_ALT_CLKREQ_SHIFT 20
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_ENA_ALT_CLKREQ_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_6 :: REG_PMCR_ENA_CLKRST_PERST [19:19] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_ENA_CLKRST_PERST_MASK 0x00080000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_ENA_CLKRST_PERST_SHIFT 19
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_ENA_CLKRST_PERST_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_6 :: REG_PMCR_ENA_CLKREQB_ON [18:18] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_ENA_CLKREQB_ON_MASK 0x00040000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_ENA_CLKREQB_ON_SHIFT 18
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_ENA_CLKREQB_ON_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_6 :: REG_PMCR_ENA_ANY_PHYSTATUS [17:17] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_ENA_ANY_PHYSTATUS_MASK 0x00020000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_ENA_ANY_PHYSTATUS_SHIFT 17
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_ENA_ANY_PHYSTATUS_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_6 :: REG_PMCR_CLR_HIST [16:16] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_CLR_HIST_MASK     0x00010000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_CLR_HIST_SHIFT    16
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_CLR_HIST_DEFAULT  0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_6 :: REG_PMCR_ENA_REFCLK_SENSE [15:15] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_ENA_REFCLK_SENSE_MASK 0x00008000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_ENA_REFCLK_SENSE_SHIFT 15
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_ENA_REFCLK_SENSE_DEFAULT 0x00000001

/* PCIE_0_RC_PL :: REG_PHY_CTL_6 :: REG_PMCR_ENA_SENSE_TCRLON [14:14] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_ENA_SENSE_TCRLON_MASK 0x00004000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_ENA_SENSE_TCRLON_SHIFT 14
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_ENA_SENSE_TCRLON_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_6 :: REG_PMCR_SERDES_RESET_MAX [13:08] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_SERDES_RESET_MAX_MASK 0x00003f00
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_SERDES_RESET_MAX_SHIFT 8
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_SERDES_RESET_MAX_DEFAULT 0x0000000a

/* PCIE_0_RC_PL :: REG_PHY_CTL_6 :: REG_PMCR_TREFSENSE_MAX [07:06] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_TREFSENSE_MAX_MASK 0x000000c0
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_TREFSENSE_MAX_SHIFT 6
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_TREFSENSE_MAX_DEFAULT 0x00000001

/* PCIE_0_RC_PL :: REG_PHY_CTL_6 :: REG_PMCR_TP0TOREFCLK_MAX [05:00] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_TP0TOREFCLK_MAX_MASK 0x0000003f
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_TP0TOREFCLK_MAX_SHIFT 0
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_6_REG_PMCR_TP0TOREFCLK_MAX_DEFAULT 0x00000014

/***************************************************************************
 *REG_PHY_CTL_7 - reg_phy_ctl_7
 ***************************************************************************/
/* PCIE_0_RC_PL :: REG_PHY_CTL_7 :: UNUSED_3 [31:20] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_7_UNUSED_3_MASK              0xfff00000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_7_UNUSED_3_SHIFT             20
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_7_UNUSED_3_DEFAULT           0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_7 :: UNUSED_2 [19:18] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_7_UNUSED_2_MASK              0x000c0000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_7_UNUSED_2_SHIFT             18
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_7_UNUSED_2_DEFAULT           0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_7 :: REG_ERR_INJ_RX_ENA [17:17] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_7_REG_ERR_INJ_RX_ENA_MASK    0x00020000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_7_REG_ERR_INJ_RX_ENA_SHIFT   17
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_7_REG_ERR_INJ_RX_ENA_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_7 :: REG_ERR_INJ_TX_ENA [16:16] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_7_REG_ERR_INJ_TX_ENA_MASK    0x00010000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_7_REG_ERR_INJ_TX_ENA_SHIFT   16
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_7_REG_ERR_INJ_TX_ENA_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_7 :: REG_ERR_INJ_TYPE [15:14] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_7_REG_ERR_INJ_TYPE_MASK      0x0000c000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_7_REG_ERR_INJ_TYPE_SHIFT     14
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_7_REG_ERR_INJ_TYPE_DEFAULT   0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_7 :: REG_ERR_INJ_LOC [13:12] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_7_REG_ERR_INJ_LOC_MASK       0x00003000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_7_REG_ERR_INJ_LOC_SHIFT      12
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_7_REG_ERR_INJ_LOC_DEFAULT    0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_7 :: REG_ERR_INJ_LANE [11:08] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_7_REG_ERR_INJ_LANE_MASK      0x00000f00
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_7_REG_ERR_INJ_LANE_SHIFT     8
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_7_REG_ERR_INJ_LANE_DEFAULT   0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_7 :: UNUSED_1 [07:07] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_7_UNUSED_1_MASK              0x00000080
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_7_UNUSED_1_SHIFT             7
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_7_UNUSED_1_DEFAULT           0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_7 :: REG_ERR_INJ_PRESCALE [06:04] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_7_REG_ERR_INJ_PRESCALE_MASK  0x00000070
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_7_REG_ERR_INJ_PRESCALE_SHIFT 4
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_7_REG_ERR_INJ_PRESCALE_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_7 :: REG_ERR_INJ_INTV [03:00] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_7_REG_ERR_INJ_INTV_MASK      0x0000000f
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_7_REG_ERR_INJ_INTV_SHIFT     0
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_7_REG_ERR_INJ_INTV_DEFAULT   0x00000000

/***************************************************************************
 *PHY_ERR_ATTN_VEC - phy_err_attn_vec
 ***************************************************************************/
/* PCIE_0_RC_PL :: PHY_ERR_ATTN_VEC :: UNUSED_2 [31:12] */
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_VEC_UNUSED_2_MASK           0xfffff000
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_VEC_UNUSED_2_SHIFT          12
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_VEC_UNUSED_2_DEFAULT        0x00000000

/* PCIE_0_RC_PL :: PHY_ERR_ATTN_VEC :: UNUSED_1 [11:08] */
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_VEC_UNUSED_1_MASK           0x00000f00
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_VEC_UNUSED_1_SHIFT          8
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_VEC_UNUSED_1_DEFAULT        0x00000000

/* PCIE_0_RC_PL :: PHY_ERR_ATTN_VEC :: CC_ERR_STATUS [07:07] */
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_VEC_CC_ERR_STATUS_MASK      0x00000080
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_VEC_CC_ERR_STATUS_SHIFT     7
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_VEC_CC_ERR_STATUS_DEFAULT   0x00000000

/* PCIE_0_RC_PL :: PHY_ERR_ATTN_VEC :: RETRAIN_REQ [06:06] */
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_VEC_RETRAIN_REQ_MASK        0x00000040
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_VEC_RETRAIN_REQ_SHIFT       6
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_VEC_RETRAIN_REQ_DEFAULT     0x00000000

/* PCIE_0_RC_PL :: PHY_ERR_ATTN_VEC :: L0S_MAIN_ERR [05:05] */
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_VEC_L0S_MAIN_ERR_MASK       0x00000020
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_VEC_L0S_MAIN_ERR_SHIFT      5
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_VEC_L0S_MAIN_ERR_DEFAULT    0x00000000

/* PCIE_0_RC_PL :: PHY_ERR_ATTN_VEC :: TRAIN_ERR [04:04] */
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_VEC_TRAIN_ERR_MASK          0x00000010
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_VEC_TRAIN_ERR_SHIFT         4
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_VEC_TRAIN_ERR_DEFAULT       0x00000000

/* PCIE_0_RC_PL :: PHY_ERR_ATTN_VEC :: LINK_IS_SKEW [03:03] */
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_VEC_LINK_IS_SKEW_MASK       0x00000008
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_VEC_LINK_IS_SKEW_SHIFT      3
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_VEC_LINK_IS_SKEW_DEFAULT    0x00000000

/* PCIE_0_RC_PL :: PHY_ERR_ATTN_VEC :: DECODE_ERR [02:02] */
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_VEC_DECODE_ERR_MASK         0x00000004
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_VEC_DECODE_ERR_SHIFT        2
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_VEC_DECODE_ERR_DEFAULT      0x00000000

/* PCIE_0_RC_PL :: PHY_ERR_ATTN_VEC :: DISPARITY_ERR [01:01] */
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_VEC_DISPARITY_ERR_MASK      0x00000002
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_VEC_DISPARITY_ERR_SHIFT     1
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_VEC_DISPARITY_ERR_DEFAULT   0x00000000

/* PCIE_0_RC_PL :: PHY_ERR_ATTN_VEC :: ELASTIC_ERR [00:00] */
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_VEC_ELASTIC_ERR_MASK        0x00000001
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_VEC_ELASTIC_ERR_SHIFT       0
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_VEC_ELASTIC_ERR_DEFAULT     0x00000000

/***************************************************************************
 *PHY_ERR_ATTN_MASK - phy_err_attn_mask
 ***************************************************************************/
/* PCIE_0_RC_PL :: PHY_ERR_ATTN_MASK :: UNUSED_2 [31:12] */
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_MASK_UNUSED_2_MASK          0xfffff000
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_MASK_UNUSED_2_SHIFT         12
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_MASK_UNUSED_2_DEFAULT       0x00000000

/* PCIE_0_RC_PL :: PHY_ERR_ATTN_MASK :: UNUSED_1 [11:08] */
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_MASK_UNUSED_1_MASK          0x00000f00
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_MASK_UNUSED_1_SHIFT         8
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_MASK_UNUSED_1_DEFAULT       0x0000000f

/* PCIE_0_RC_PL :: PHY_ERR_ATTN_MASK :: MASK_CC_ERR_STATUS [07:07] */
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_MASK_MASK_CC_ERR_STATUS_MASK 0x00000080
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_MASK_MASK_CC_ERR_STATUS_SHIFT 7
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_MASK_MASK_CC_ERR_STATUS_DEFAULT 0x00000001

/* PCIE_0_RC_PL :: PHY_ERR_ATTN_MASK :: MASK_RETRAIN_REQ [06:06] */
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_MASK_MASK_RETRAIN_REQ_MASK  0x00000040
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_MASK_MASK_RETRAIN_REQ_SHIFT 6
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_MASK_MASK_RETRAIN_REQ_DEFAULT 0x00000001

/* PCIE_0_RC_PL :: PHY_ERR_ATTN_MASK :: MASK_L0S_MAIN_ERROR [05:05] */
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_MASK_MASK_L0S_MAIN_ERROR_MASK 0x00000020
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_MASK_MASK_L0S_MAIN_ERROR_SHIFT 5
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_MASK_MASK_L0S_MAIN_ERROR_DEFAULT 0x00000001

/* PCIE_0_RC_PL :: PHY_ERR_ATTN_MASK :: MASK_TRAIN_ERR [04:04] */
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_MASK_MASK_TRAIN_ERR_MASK    0x00000010
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_MASK_MASK_TRAIN_ERR_SHIFT   4
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_MASK_MASK_TRAIN_ERR_DEFAULT 0x00000001

/* PCIE_0_RC_PL :: PHY_ERR_ATTN_MASK :: MASK_LINK_IS_SKEW [03:03] */
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_MASK_MASK_LINK_IS_SKEW_MASK 0x00000008
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_MASK_MASK_LINK_IS_SKEW_SHIFT 3
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_MASK_MASK_LINK_IS_SKEW_DEFAULT 0x00000001

/* PCIE_0_RC_PL :: PHY_ERR_ATTN_MASK :: MASK_DECODE_ERR [02:02] */
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_MASK_MASK_DECODE_ERR_MASK   0x00000004
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_MASK_MASK_DECODE_ERR_SHIFT  2
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_MASK_MASK_DECODE_ERR_DEFAULT 0x00000001

/* PCIE_0_RC_PL :: PHY_ERR_ATTN_MASK :: MASK_DISPARITY_ERR [01:01] */
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_MASK_MASK_DISPARITY_ERR_MASK 0x00000002
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_MASK_MASK_DISPARITY_ERR_SHIFT 1
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_MASK_MASK_DISPARITY_ERR_DEFAULT 0x00000001

/* PCIE_0_RC_PL :: PHY_ERR_ATTN_MASK :: MASK_ELASTIC_ERR [00:00] */
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_MASK_MASK_ELASTIC_ERR_MASK  0x00000001
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_MASK_MASK_ELASTIC_ERR_SHIFT 0
#define BCHP_PCIE_0_RC_PL_PHY_ERR_ATTN_MASK_MASK_ELASTIC_ERR_DEFAULT 0x00000001

/***************************************************************************
 *REG_PHY_CTL_8 - reg_phy_ctl_8
 ***************************************************************************/
/* PCIE_0_RC_PL :: REG_PHY_CTL_8 :: UNUSED_0 [31:24] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_8_UNUSED_0_MASK              0xff000000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_8_UNUSED_0_SHIFT             24
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_8_UNUSED_0_DEFAULT           0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_8 :: REG_EIOS_DET_MIN_TIME [23:20] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_8_REG_EIOS_DET_MIN_TIME_MASK 0x00f00000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_8_REG_EIOS_DET_MIN_TIME_SHIFT 20
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_8_REG_EIOS_DET_MIN_TIME_DEFAULT 0x00000006

/* PCIE_0_RC_PL :: REG_PHY_CTL_8 :: UNUSED_1 [19:17] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_8_UNUSED_1_MASK              0x000e0000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_8_UNUSED_1_SHIFT             17
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_8_UNUSED_1_DEFAULT           0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_8 :: REG_ENA_RECOV_TSX [16:16] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_8_REG_ENA_RECOV_TSX_MASK     0x00010000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_8_REG_ENA_RECOV_TSX_SHIFT    16
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_8_REG_ENA_RECOV_TSX_DEFAULT  0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_8 :: UNUSED_2 [15:10] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_8_UNUSED_2_MASK              0x0000fc00
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_8_UNUSED_2_SHIFT             10
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_8_UNUSED_2_DEFAULT           0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_8 :: REG_ENA_EIOS_DET_ELECIDLE [09:09] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_8_REG_ENA_EIOS_DET_ELECIDLE_MASK 0x00000200
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_8_REG_ENA_EIOS_DET_ELECIDLE_SHIFT 9
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_8_REG_ENA_EIOS_DET_ELECIDLE_DEFAULT 0x00000001

/* PCIE_0_RC_PL :: REG_PHY_CTL_8 :: UNUSED_3 [08:01] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_8_UNUSED_3_MASK              0x000001fe
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_8_UNUSED_3_SHIFT             1
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_8_UNUSED_3_DEFAULT           0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_8 :: REG_LOSE_DESKEW_ON_FIFO [00:00] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_8_REG_LOSE_DESKEW_ON_FIFO_MASK 0x00000001
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_8_REG_LOSE_DESKEW_ON_FIFO_SHIFT 0
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_8_REG_LOSE_DESKEW_ON_FIFO_DEFAULT 0x00000001

/***************************************************************************
 *REG_PHY_CTL_15 - reg_phy_ctl_15
 ***************************************************************************/
/* PCIE_0_RC_PL :: REG_PHY_CTL_15 :: REG_PMCR_RC_REFOUT_DELAY_ENA [31:31] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_RC_REFOUT_DELAY_ENA_MASK 0x80000000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_RC_REFOUT_DELAY_ENA_SHIFT 31
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_RC_REFOUT_DELAY_ENA_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_15 :: REG_PMCR_RC_REFOUT_DELAY_MAX [30:28] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_RC_REFOUT_DELAY_MAX_MASK 0x70000000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_RC_REFOUT_DELAY_MAX_SHIFT 28
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_RC_REFOUT_DELAY_MAX_DEFAULT 0x00000004

/* PCIE_0_RC_PL :: REG_PHY_CTL_15 :: REG_PMCR_RC_REFOUT_IN_PERST [27:27] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_RC_REFOUT_IN_PERST_MASK 0x08000000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_RC_REFOUT_IN_PERST_SHIFT 27
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_RC_REFOUT_IN_PERST_DEFAULT 0x00000001

/* PCIE_0_RC_PL :: REG_PHY_CTL_15 :: REG_PMCR_RC_REFOUT_OFF_CLKREQ [26:26] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_RC_REFOUT_OFF_CLKREQ_MASK 0x04000000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_RC_REFOUT_OFF_CLKREQ_SHIFT 26
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_RC_REFOUT_OFF_CLKREQ_DEFAULT 0x00000001

/* PCIE_0_RC_PL :: REG_PHY_CTL_15 :: REG_PMCR_RC_REFOUT_OFF_L1SS [25:25] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_RC_REFOUT_OFF_L1SS_MASK 0x02000000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_RC_REFOUT_OFF_L1SS_SHIFT 25
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_RC_REFOUT_OFF_L1SS_DEFAULT 0x00000001

/* PCIE_0_RC_PL :: REG_PHY_CTL_15 :: REG_PMCR_RC_NO_REFIN_SENSE [24:24] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_RC_NO_REFIN_SENSE_MASK 0x01000000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_RC_NO_REFIN_SENSE_SHIFT 24
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_RC_NO_REFIN_SENSE_DEFAULT 0x00000001

/* PCIE_0_RC_PL :: REG_PHY_CTL_15 :: REG_PMCR_RC_NO_REFIN_PAD [23:23] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_RC_NO_REFIN_PAD_MASK 0x00800000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_RC_NO_REFIN_PAD_SHIFT 23
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_RC_NO_REFIN_PAD_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_15 :: REG_PMCR_RC_DIS_PLL_PD [22:22] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_RC_DIS_PLL_PD_MASK 0x00400000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_RC_DIS_PLL_PD_SHIFT 22
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_RC_DIS_PLL_PD_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_15 :: REG_PMCR_RC_DIS_PLL_PD_CLKREQ [21:21] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_RC_DIS_PLL_PD_CLKREQ_MASK 0x00200000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_RC_DIS_PLL_PD_CLKREQ_SHIFT 21
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_RC_DIS_PLL_PD_CLKREQ_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_15 :: REG_PMCR_RC_PLL_ON_CLKREQB [20:20] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_RC_PLL_ON_CLKREQB_MASK 0x00100000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_RC_PLL_ON_CLKREQB_SHIFT 20
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_RC_PLL_ON_CLKREQB_DEFAULT 0x00000001

/* PCIE_0_RC_PL :: REG_PHY_CTL_15 :: REG_PMCR_RC_PLL_ON_CRLON [19:19] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_RC_PLL_ON_CRLON_MASK 0x00080000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_RC_PLL_ON_CRLON_SHIFT 19
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_RC_PLL_ON_CRLON_DEFAULT 0x00000001

/* PCIE_0_RC_PL :: REG_PHY_CTL_15 :: REG_PMCR_RC_PLL_ON_REFUP [18:18] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_RC_PLL_ON_REFUP_MASK 0x00040000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_RC_PLL_ON_REFUP_SHIFT 18
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_RC_PLL_ON_REFUP_DEFAULT 0x00000001

/* PCIE_0_RC_PL :: REG_PHY_CTL_15 :: UNUSED_1 [17:16] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_UNUSED_1_MASK             0x00030000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_UNUSED_1_SHIFT            16
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_UNUSED_1_DEFAULT          0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_15 :: REG_PMCR_EXT_TIMER_SEL [15:14] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_EXT_TIMER_SEL_MASK 0x0000c000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_EXT_TIMER_SEL_SHIFT 14
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_EXT_TIMER_SEL_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_15 :: UNUSED_2 [13:13] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_UNUSED_2_MASK             0x00002000
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_UNUSED_2_SHIFT            13
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_UNUSED_2_DEFAULT          0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_15 :: REG_PMCR_EXT_TIMER_MASK [12:08] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_EXT_TIMER_MASK_MASK 0x00001f00
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_EXT_TIMER_MASK_SHIFT 8
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PMCR_EXT_TIMER_MASK_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_PHY_CTL_15 :: REG_PM_CLK_PERIOD [07:00] */
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PM_CLK_PERIOD_MASK    0x000000ff
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PM_CLK_PERIOD_SHIFT   0
#define BCHP_PCIE_0_RC_PL_REG_PHY_CTL_15_REG_PM_CLK_PERIOD_DEFAULT 0x00000013

/***************************************************************************
 *REG_CPM_CTL_0 - reg_cpm_ctl_0
 ***************************************************************************/
/* PCIE_0_RC_PL :: REG_CPM_CTL_0 :: RESERVED1 [31:03] */
#define BCHP_PCIE_0_RC_PL_REG_CPM_CTL_0_RESERVED1_MASK             0xfffffff8
#define BCHP_PCIE_0_RC_PL_REG_CPM_CTL_0_RESERVED1_SHIFT            3

/* PCIE_0_RC_PL :: REG_CPM_CTL_0 :: REG_PMCR_ENA_NO_LOCAL_L1_2_EXIT [02:02] */
#define BCHP_PCIE_0_RC_PL_REG_CPM_CTL_0_REG_PMCR_ENA_NO_LOCAL_L1_2_EXIT_MASK 0x00000004
#define BCHP_PCIE_0_RC_PL_REG_CPM_CTL_0_REG_PMCR_ENA_NO_LOCAL_L1_2_EXIT_SHIFT 2
#define BCHP_PCIE_0_RC_PL_REG_CPM_CTL_0_REG_PMCR_ENA_NO_LOCAL_L1_2_EXIT_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_CPM_CTL_0 :: REG_PMCR_FORCE_CPM_EXIT [01:01] */
#define BCHP_PCIE_0_RC_PL_REG_CPM_CTL_0_REG_PMCR_FORCE_CPM_EXIT_MASK 0x00000002
#define BCHP_PCIE_0_RC_PL_REG_CPM_CTL_0_REG_PMCR_FORCE_CPM_EXIT_SHIFT 1
#define BCHP_PCIE_0_RC_PL_REG_CPM_CTL_0_REG_PMCR_FORCE_CPM_EXIT_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: REG_CPM_CTL_0 :: RESERVED0 [00:00] */
#define BCHP_PCIE_0_RC_PL_REG_CPM_CTL_0_RESERVED0_MASK             0x00000001
#define BCHP_PCIE_0_RC_PL_REG_CPM_CTL_0_RESERVED0_SHIFT            0

/***************************************************************************
 *PL_LPBK_MASTER_CTL0 - pl_lpbk_master_ctl0
 ***************************************************************************/
/* PCIE_0_RC_PL :: PL_LPBK_MASTER_CTL0 :: LPBK_MASTER_LEN [31:16] */
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL0_LPBK_MASTER_LEN_MASK 0xffff0000
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL0_LPBK_MASTER_LEN_SHIFT 16
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL0_LPBK_MASTER_LEN_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: PL_LPBK_MASTER_CTL0 :: UNUSED_1 [15:13] */
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL0_UNUSED_1_MASK        0x0000e000
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL0_UNUSED_1_SHIFT       13
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL0_UNUSED_1_DEFAULT     0x00000000

/* PCIE_0_RC_PL :: PL_LPBK_MASTER_CTL0 :: LPBK_MASTER_PATTERN [12:08] */
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL0_LPBK_MASTER_PATTERN_MASK 0x00001f00
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL0_LPBK_MASTER_PATTERN_SHIFT 8
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL0_LPBK_MASTER_PATTERN_DEFAULT 0x00000001

/* PCIE_0_RC_PL :: PL_LPBK_MASTER_CTL0 :: UNUSED_2 [07:06] */
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL0_UNUSED_2_MASK        0x000000c0
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL0_UNUSED_2_SHIFT       6
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL0_UNUSED_2_DEFAULT     0x00000000

/* PCIE_0_RC_PL :: PL_LPBK_MASTER_CTL0 :: LPBK_MASTER_SKPOS [05:05] */
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL0_LPBK_MASTER_SKPOS_MASK 0x00000020
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL0_LPBK_MASTER_SKPOS_SHIFT 5
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL0_LPBK_MASTER_SKPOS_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: PL_LPBK_MASTER_CTL0 :: LPBK_MASTER_FRC_SETTING [04:04] */
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL0_LPBK_MASTER_FRC_SETTING_MASK 0x00000010
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL0_LPBK_MASTER_FRC_SETTING_SHIFT 4
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL0_LPBK_MASTER_FRC_SETTING_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: PL_LPBK_MASTER_CTL0 :: UNUSED_3 [03:03] */
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL0_UNUSED_3_MASK        0x00000008
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL0_UNUSED_3_SHIFT       3
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL0_UNUSED_3_DEFAULT     0x00000001

/* PCIE_0_RC_PL :: PL_LPBK_MASTER_CTL0 :: LPBK_MASTER_SET_COMPL_RECV [02:02] */
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL0_LPBK_MASTER_SET_COMPL_RECV_MASK 0x00000004
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL0_LPBK_MASTER_SET_COMPL_RECV_SHIFT 2
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL0_LPBK_MASTER_SET_COMPL_RECV_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: PL_LPBK_MASTER_CTL0 :: LPBK_MASTER_ENTRY [01:01] */
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL0_LPBK_MASTER_ENTRY_MASK 0x00000002
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL0_LPBK_MASTER_ENTRY_SHIFT 1
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL0_LPBK_MASTER_ENTRY_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: PL_LPBK_MASTER_CTL0 :: LPBK_MASTER_ENA [00:00] */
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL0_LPBK_MASTER_ENA_MASK 0x00000001
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL0_LPBK_MASTER_ENA_SHIFT 0
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL0_LPBK_MASTER_ENA_DEFAULT 0x00000000

/***************************************************************************
 *PL_LPBK_MASTER_CTL1 - pl_lpbk_master_ctl1
 ***************************************************************************/
/* PCIE_0_RC_PL :: PL_LPBK_MASTER_CTL1 :: RESERVED0 [31:07] */
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL1_RESERVED0_MASK       0xffffff80
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL1_RESERVED0_SHIFT      7

/* PCIE_0_RC_PL :: PL_LPBK_MASTER_CTL1 :: LPBK_MASTER_ENTRY_TMOUT [06:00] */
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL1_LPBK_MASTER_ENTRY_TMOUT_MASK 0x0000007f
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL1_LPBK_MASTER_ENTRY_TMOUT_SHIFT 0
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_CTL1_LPBK_MASTER_ENTRY_TMOUT_DEFAULT 0x00000032

/***************************************************************************
 *PL_LPBK_MASTER_STAT - pl_lpbk_master_stat
 ***************************************************************************/
/* PCIE_0_RC_PL :: PL_LPBK_MASTER_STAT :: LPBK_MASTER_ERR [31:16] */
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_STAT_LPBK_MASTER_ERR_MASK 0xffff0000
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_STAT_LPBK_MASTER_ERR_SHIFT 16
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_STAT_LPBK_MASTER_ERR_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: PL_LPBK_MASTER_STAT :: LPBK_MASTER_CLR_ERRS [15:15] */
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_STAT_LPBK_MASTER_CLR_ERRS_MASK 0x00008000
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_STAT_LPBK_MASTER_CLR_ERRS_SHIFT 15
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_STAT_LPBK_MASTER_CLR_ERRS_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: PL_LPBK_MASTER_STAT :: RESERVED0 [14:01] */
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_STAT_RESERVED0_MASK       0x00007ffe
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_STAT_RESERVED0_SHIFT      1

/* PCIE_0_RC_PL :: PL_LPBK_MASTER_STAT :: LPBK_MASTER_STAT [00:00] */
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_STAT_LPBK_MASTER_STAT_MASK 0x00000001
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_STAT_LPBK_MASTER_STAT_SHIFT 0
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_STAT_LPBK_MASTER_STAT_DEFAULT 0x00000000

/***************************************************************************
 *PL_LPBK_MASTER_SLAVE_SETTING - pl_lpbk_master_slave_setting
 ***************************************************************************/
/* PCIE_0_RC_PL :: PL_LPBK_MASTER_SLAVE_SETTING :: RESERVED1 [31:27] */
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_SLAVE_SETTING_RESERVED1_MASK 0xf8000000
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_SLAVE_SETTING_RESERVED1_SHIFT 27

/* PCIE_0_RC_PL :: PL_LPBK_MASTER_SLAVE_SETTING :: LPBK_MASTER_TS1_G2_DEEMPH [26:26] */
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_SLAVE_SETTING_LPBK_MASTER_TS1_G2_DEEMPH_MASK 0x04000000
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_SLAVE_SETTING_LPBK_MASTER_TS1_G2_DEEMPH_SHIFT 26
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_SLAVE_SETTING_LPBK_MASTER_TS1_G2_DEEMPH_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: PL_LPBK_MASTER_SLAVE_SETTING :: RESERVED0 [25:00] */
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_SLAVE_SETTING_RESERVED0_MASK 0x03ffffff
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_SLAVE_SETTING_RESERVED0_SHIFT 0

/***************************************************************************
 *PL_LPBK_MASTER_TX_SETTING - pl_lpbk_master_tx_setting
 ***************************************************************************/
/* PCIE_0_RC_PL :: PL_LPBK_MASTER_TX_SETTING :: RESERVED1 [31:19] */
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_TX_SETTING_RESERVED1_MASK 0xfff80000
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_TX_SETTING_RESERVED1_SHIFT 19

/* PCIE_0_RC_PL :: PL_LPBK_MASTER_TX_SETTING :: LPBK_MASTER_G2_TXDEEMPH [18:18] */
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_TX_SETTING_LPBK_MASTER_G2_TXDEEMPH_MASK 0x00040000
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_TX_SETTING_LPBK_MASTER_G2_TXDEEMPH_SHIFT 18
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_TX_SETTING_LPBK_MASTER_G2_TXDEEMPH_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: PL_LPBK_MASTER_TX_SETTING :: RESERVED0 [17:00] */
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_TX_SETTING_RESERVED0_MASK 0x0003ffff
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_TX_SETTING_RESERVED0_SHIFT 0

/***************************************************************************
 *PL_LPBK_MASTER_LN_ERRS - pl_lpbk_master_ln_errs
 ***************************************************************************/
/* PCIE_0_RC_PL :: PL_LPBK_MASTER_LN_ERRS :: LPBK_MASTER_MATCH [31:16] */
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_LN_ERRS_LPBK_MASTER_MATCH_MASK 0xffff0000
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_LN_ERRS_LPBK_MASTER_MATCH_SHIFT 16
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_LN_ERRS_LPBK_MASTER_MATCH_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: PL_LPBK_MASTER_LN_ERRS :: RESERVED0 [15:12] */
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_LN_ERRS_RESERVED0_MASK    0x0000f000
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_LN_ERRS_RESERVED0_SHIFT   12

/* PCIE_0_RC_PL :: PL_LPBK_MASTER_LN_ERRS :: LPBK_MASTER_LN_ERR_SEL [11:08] */
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_LN_ERRS_LPBK_MASTER_LN_ERR_SEL_MASK 0x00000f00
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_LN_ERRS_LPBK_MASTER_LN_ERR_SEL_SHIFT 8
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_LN_ERRS_LPBK_MASTER_LN_ERR_SEL_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: PL_LPBK_MASTER_LN_ERRS :: LPBK_MASTER_ERR_CNT [07:00] */
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_LN_ERRS_LPBK_MASTER_ERR_CNT_MASK 0x000000ff
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_LN_ERRS_LPBK_MASTER_ERR_CNT_SHIFT 0
#define BCHP_PCIE_0_RC_PL_PL_LPBK_MASTER_LN_ERRS_LPBK_MASTER_ERR_CNT_DEFAULT 0x00000000

/***************************************************************************
 *PCIE_STATIS_CTL - pcie_statis_ctl
 ***************************************************************************/
/* PCIE_0_RC_PL :: PCIE_STATIS_CTL :: PCIE_STATIS_LEN [31:08] */
#define BCHP_PCIE_0_RC_PL_PCIE_STATIS_CTL_PCIE_STATIS_LEN_MASK     0xffffff00
#define BCHP_PCIE_0_RC_PL_PCIE_STATIS_CTL_PCIE_STATIS_LEN_SHIFT    8
#define BCHP_PCIE_0_RC_PL_PCIE_STATIS_CTL_PCIE_STATIS_LEN_DEFAULT  0x00000000

/* PCIE_0_RC_PL :: PCIE_STATIS_CTL :: RESERVED0 [07:01] */
#define BCHP_PCIE_0_RC_PL_PCIE_STATIS_CTL_RESERVED0_MASK           0x000000fe
#define BCHP_PCIE_0_RC_PL_PCIE_STATIS_CTL_RESERVED0_SHIFT          1

/* PCIE_0_RC_PL :: PCIE_STATIS_CTL :: PCIE_STATIS_ENA [00:00] */
#define BCHP_PCIE_0_RC_PL_PCIE_STATIS_CTL_PCIE_STATIS_ENA_MASK     0x00000001
#define BCHP_PCIE_0_RC_PL_PCIE_STATIS_CTL_PCIE_STATIS_ENA_SHIFT    0
#define BCHP_PCIE_0_RC_PL_PCIE_STATIS_CTL_PCIE_STATIS_ENA_DEFAULT  0x00000000

/***************************************************************************
 *PCIE_TXTLP_STATIS_LO - pcie_txtlp_statis_lo
 ***************************************************************************/
/* PCIE_0_RC_PL :: PCIE_TXTLP_STATIS_LO :: PCIE_TXTLP_STATIS_LO [31:00] */
#define BCHP_PCIE_0_RC_PL_PCIE_TXTLP_STATIS_LO_PCIE_TXTLP_STATIS_LO_MASK 0xffffffff
#define BCHP_PCIE_0_RC_PL_PCIE_TXTLP_STATIS_LO_PCIE_TXTLP_STATIS_LO_SHIFT 0
#define BCHP_PCIE_0_RC_PL_PCIE_TXTLP_STATIS_LO_PCIE_TXTLP_STATIS_LO_DEFAULT 0x00000000

/***************************************************************************
 *PCIE_TXTLP_STATIS_HI - pcie_txtlp_statis_hi
 ***************************************************************************/
/* PCIE_0_RC_PL :: PCIE_TXTLP_STATIS_HI :: RESERVED0 [31:08] */
#define BCHP_PCIE_0_RC_PL_PCIE_TXTLP_STATIS_HI_RESERVED0_MASK      0xffffff00
#define BCHP_PCIE_0_RC_PL_PCIE_TXTLP_STATIS_HI_RESERVED0_SHIFT     8

/* PCIE_0_RC_PL :: PCIE_TXTLP_STATIS_HI :: PCIE_TXTLP_STATIS_HI [07:00] */
#define BCHP_PCIE_0_RC_PL_PCIE_TXTLP_STATIS_HI_PCIE_TXTLP_STATIS_HI_MASK 0x000000ff
#define BCHP_PCIE_0_RC_PL_PCIE_TXTLP_STATIS_HI_PCIE_TXTLP_STATIS_HI_SHIFT 0
#define BCHP_PCIE_0_RC_PL_PCIE_TXTLP_STATIS_HI_PCIE_TXTLP_STATIS_HI_DEFAULT 0x00000000

/***************************************************************************
 *PCIE_TXDLLP_STATIS_LO - pcie_txdllp_statis_lo
 ***************************************************************************/
/* PCIE_0_RC_PL :: PCIE_TXDLLP_STATIS_LO :: PCIE_TXDLLP_STATIS_LO [31:00] */
#define BCHP_PCIE_0_RC_PL_PCIE_TXDLLP_STATIS_LO_PCIE_TXDLLP_STATIS_LO_MASK 0xffffffff
#define BCHP_PCIE_0_RC_PL_PCIE_TXDLLP_STATIS_LO_PCIE_TXDLLP_STATIS_LO_SHIFT 0
#define BCHP_PCIE_0_RC_PL_PCIE_TXDLLP_STATIS_LO_PCIE_TXDLLP_STATIS_LO_DEFAULT 0x00000000

/***************************************************************************
 *PCIE_TXDLLP_STATIS_HI - pcie_txdllp_statis_hi
 ***************************************************************************/
/* PCIE_0_RC_PL :: PCIE_TXDLLP_STATIS_HI :: RESERVED0 [31:08] */
#define BCHP_PCIE_0_RC_PL_PCIE_TXDLLP_STATIS_HI_RESERVED0_MASK     0xffffff00
#define BCHP_PCIE_0_RC_PL_PCIE_TXDLLP_STATIS_HI_RESERVED0_SHIFT    8

/* PCIE_0_RC_PL :: PCIE_TXDLLP_STATIS_HI :: PCIE_TXDLLP_STATIS_HI [07:00] */
#define BCHP_PCIE_0_RC_PL_PCIE_TXDLLP_STATIS_HI_PCIE_TXDLLP_STATIS_HI_MASK 0x000000ff
#define BCHP_PCIE_0_RC_PL_PCIE_TXDLLP_STATIS_HI_PCIE_TXDLLP_STATIS_HI_SHIFT 0
#define BCHP_PCIE_0_RC_PL_PCIE_TXDLLP_STATIS_HI_PCIE_TXDLLP_STATIS_HI_DEFAULT 0x00000000

/***************************************************************************
 *PCIE_TXOS_STATIS_LO - pcie_txos_statis_lo
 ***************************************************************************/
/* PCIE_0_RC_PL :: PCIE_TXOS_STATIS_LO :: PCIE_TXOS_STATIS_LO [31:00] */
#define BCHP_PCIE_0_RC_PL_PCIE_TXOS_STATIS_LO_PCIE_TXOS_STATIS_LO_MASK 0xffffffff
#define BCHP_PCIE_0_RC_PL_PCIE_TXOS_STATIS_LO_PCIE_TXOS_STATIS_LO_SHIFT 0
#define BCHP_PCIE_0_RC_PL_PCIE_TXOS_STATIS_LO_PCIE_TXOS_STATIS_LO_DEFAULT 0x00000000

/***************************************************************************
 *PCIE_TXOS_STATIS_HI - pcie_txos_statis_hi
 ***************************************************************************/
/* PCIE_0_RC_PL :: PCIE_TXOS_STATIS_HI :: RESERVED0 [31:08] */
#define BCHP_PCIE_0_RC_PL_PCIE_TXOS_STATIS_HI_RESERVED0_MASK       0xffffff00
#define BCHP_PCIE_0_RC_PL_PCIE_TXOS_STATIS_HI_RESERVED0_SHIFT      8

/* PCIE_0_RC_PL :: PCIE_TXOS_STATIS_HI :: PCIE_TXOS_STATIS_HI [07:00] */
#define BCHP_PCIE_0_RC_PL_PCIE_TXOS_STATIS_HI_PCIE_TXOS_STATIS_HI_MASK 0x000000ff
#define BCHP_PCIE_0_RC_PL_PCIE_TXOS_STATIS_HI_PCIE_TXOS_STATIS_HI_SHIFT 0
#define BCHP_PCIE_0_RC_PL_PCIE_TXOS_STATIS_HI_PCIE_TXOS_STATIS_HI_DEFAULT 0x00000000

/***************************************************************************
 *PCIE_RXTLP_STATIS_LO - pcie_rxtlp_statis_lo
 ***************************************************************************/
/* PCIE_0_RC_PL :: PCIE_RXTLP_STATIS_LO :: PCIE_RXTLP_STATIS_LO [31:00] */
#define BCHP_PCIE_0_RC_PL_PCIE_RXTLP_STATIS_LO_PCIE_RXTLP_STATIS_LO_MASK 0xffffffff
#define BCHP_PCIE_0_RC_PL_PCIE_RXTLP_STATIS_LO_PCIE_RXTLP_STATIS_LO_SHIFT 0
#define BCHP_PCIE_0_RC_PL_PCIE_RXTLP_STATIS_LO_PCIE_RXTLP_STATIS_LO_DEFAULT 0x00000000

/***************************************************************************
 *PCIE_RXTLP_STATIS_HI - pcie_rxtlp_statis_hi
 ***************************************************************************/
/* PCIE_0_RC_PL :: PCIE_RXTLP_STATIS_HI :: RESERVED0 [31:08] */
#define BCHP_PCIE_0_RC_PL_PCIE_RXTLP_STATIS_HI_RESERVED0_MASK      0xffffff00
#define BCHP_PCIE_0_RC_PL_PCIE_RXTLP_STATIS_HI_RESERVED0_SHIFT     8

/* PCIE_0_RC_PL :: PCIE_RXTLP_STATIS_HI :: PCIE_RXTLP_STATIS_HI [07:00] */
#define BCHP_PCIE_0_RC_PL_PCIE_RXTLP_STATIS_HI_PCIE_RXTLP_STATIS_HI_MASK 0x000000ff
#define BCHP_PCIE_0_RC_PL_PCIE_RXTLP_STATIS_HI_PCIE_RXTLP_STATIS_HI_SHIFT 0
#define BCHP_PCIE_0_RC_PL_PCIE_RXTLP_STATIS_HI_PCIE_RXTLP_STATIS_HI_DEFAULT 0x00000000

/***************************************************************************
 *PCIE_RXDLLP_STATIS_LO - pcie_rxdllp_statis_lo
 ***************************************************************************/
/* PCIE_0_RC_PL :: PCIE_RXDLLP_STATIS_LO :: PCIE_RXDLLP_STATIS_LO [31:00] */
#define BCHP_PCIE_0_RC_PL_PCIE_RXDLLP_STATIS_LO_PCIE_RXDLLP_STATIS_LO_MASK 0xffffffff
#define BCHP_PCIE_0_RC_PL_PCIE_RXDLLP_STATIS_LO_PCIE_RXDLLP_STATIS_LO_SHIFT 0
#define BCHP_PCIE_0_RC_PL_PCIE_RXDLLP_STATIS_LO_PCIE_RXDLLP_STATIS_LO_DEFAULT 0x00000000

/***************************************************************************
 *PCIE_RXDLLP_STATIS_HI - pcie_rxdllp_statis_hi
 ***************************************************************************/
/* PCIE_0_RC_PL :: PCIE_RXDLLP_STATIS_HI :: RESERVED0 [31:08] */
#define BCHP_PCIE_0_RC_PL_PCIE_RXDLLP_STATIS_HI_RESERVED0_MASK     0xffffff00
#define BCHP_PCIE_0_RC_PL_PCIE_RXDLLP_STATIS_HI_RESERVED0_SHIFT    8

/* PCIE_0_RC_PL :: PCIE_RXDLLP_STATIS_HI :: PCIE_RXDLLP_STATIS_HI [07:00] */
#define BCHP_PCIE_0_RC_PL_PCIE_RXDLLP_STATIS_HI_PCIE_RXDLLP_STATIS_HI_MASK 0x000000ff
#define BCHP_PCIE_0_RC_PL_PCIE_RXDLLP_STATIS_HI_PCIE_RXDLLP_STATIS_HI_SHIFT 0
#define BCHP_PCIE_0_RC_PL_PCIE_RXDLLP_STATIS_HI_PCIE_RXDLLP_STATIS_HI_DEFAULT 0x00000000

/***************************************************************************
 *PCIE_RXOS_STATIS_LO - pcie_rxos_statis_lo
 ***************************************************************************/
/* PCIE_0_RC_PL :: PCIE_RXOS_STATIS_LO :: PCIE_RXOS_STATIS_LO [31:00] */
#define BCHP_PCIE_0_RC_PL_PCIE_RXOS_STATIS_LO_PCIE_RXOS_STATIS_LO_MASK 0xffffffff
#define BCHP_PCIE_0_RC_PL_PCIE_RXOS_STATIS_LO_PCIE_RXOS_STATIS_LO_SHIFT 0
#define BCHP_PCIE_0_RC_PL_PCIE_RXOS_STATIS_LO_PCIE_RXOS_STATIS_LO_DEFAULT 0x00000000

/***************************************************************************
 *PCIE_RXOS_STATIS_HI - pcie_rxos_statis_hi
 ***************************************************************************/
/* PCIE_0_RC_PL :: PCIE_RXOS_STATIS_HI :: RESERVED0 [31:08] */
#define BCHP_PCIE_0_RC_PL_PCIE_RXOS_STATIS_HI_RESERVED0_MASK       0xffffff00
#define BCHP_PCIE_0_RC_PL_PCIE_RXOS_STATIS_HI_RESERVED0_SHIFT      8

/* PCIE_0_RC_PL :: PCIE_RXOS_STATIS_HI :: PCIE_RXOS_STATIS_HI [07:00] */
#define BCHP_PCIE_0_RC_PL_PCIE_RXOS_STATIS_HI_PCIE_RXOS_STATIS_HI_MASK 0x000000ff
#define BCHP_PCIE_0_RC_PL_PCIE_RXOS_STATIS_HI_PCIE_RXOS_STATIS_HI_SHIFT 0
#define BCHP_PCIE_0_RC_PL_PCIE_RXOS_STATIS_HI_PCIE_RXOS_STATIS_HI_DEFAULT 0x00000000

/***************************************************************************
 *PCIE_PLRXERR_STATIS - pcie_plrxerr_statis
 ***************************************************************************/
/* PCIE_0_RC_PL :: PCIE_PLRXERR_STATIS :: PCIE_PLRXERR_STATIS [31:00] */
#define BCHP_PCIE_0_RC_PL_PCIE_PLRXERR_STATIS_PCIE_PLRXERR_STATIS_MASK 0xffffffff
#define BCHP_PCIE_0_RC_PL_PCIE_PLRXERR_STATIS_PCIE_PLRXERR_STATIS_SHIFT 0
#define BCHP_PCIE_0_RC_PL_PCIE_PLRXERR_STATIS_PCIE_PLRXERR_STATIS_DEFAULT 0x00000000

/***************************************************************************
 *PCIE_RXDLLPERR_STATIS - pcie_rxdllperr_statis
 ***************************************************************************/
/* PCIE_0_RC_PL :: PCIE_RXDLLPERR_STATIS :: PCIE_RXDLLPERR_STATIS [31:00] */
#define BCHP_PCIE_0_RC_PL_PCIE_RXDLLPERR_STATIS_PCIE_RXDLLPERR_STATIS_MASK 0xffffffff
#define BCHP_PCIE_0_RC_PL_PCIE_RXDLLPERR_STATIS_PCIE_RXDLLPERR_STATIS_SHIFT 0
#define BCHP_PCIE_0_RC_PL_PCIE_RXDLLPERR_STATIS_PCIE_RXDLLPERR_STATIS_DEFAULT 0x00000000

/***************************************************************************
 *PCIE_RXTLPERR_STATIS - pcie_rxtlperr_statis
 ***************************************************************************/
/* PCIE_0_RC_PL :: PCIE_RXTLPERR_STATIS :: PCIE_RXTLPERR_STATIS [31:00] */
#define BCHP_PCIE_0_RC_PL_PCIE_RXTLPERR_STATIS_PCIE_RXTLPERR_STATIS_MASK 0xffffffff
#define BCHP_PCIE_0_RC_PL_PCIE_RXTLPERR_STATIS_PCIE_RXTLPERR_STATIS_SHIFT 0
#define BCHP_PCIE_0_RC_PL_PCIE_RXTLPERR_STATIS_PCIE_RXTLPERR_STATIS_DEFAULT 0x00000000

/***************************************************************************
 *LTSSM_STATIS_CTL - ltssm_statis_ctl
 ***************************************************************************/
/* PCIE_0_RC_PL :: LTSSM_STATIS_CTL :: RESERVED0 [31:03] */
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_CTL_RESERVED0_MASK          0xfffffff8
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_CTL_RESERVED0_SHIFT         3

/* PCIE_0_RC_PL :: LTSSM_STATIS_CTL :: LTSSM_STATIS_RDADDR [02:02] */
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_CTL_LTSSM_STATIS_RDADDR_MASK 0x00000004
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_CTL_LTSSM_STATIS_RDADDR_SHIFT 2
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_CTL_LTSSM_STATIS_RDADDR_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: LTSSM_STATIS_CTL :: LTSSM_STATIS_AUTOINC [01:01] */
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_CTL_LTSSM_STATIS_AUTOINC_MASK 0x00000002
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_CTL_LTSSM_STATIS_AUTOINC_SHIFT 1
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_CTL_LTSSM_STATIS_AUTOINC_DEFAULT 0x00000001

/* PCIE_0_RC_PL :: LTSSM_STATIS_CTL :: LTSSM_STATIS_ENA [00:00] */
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_CTL_LTSSM_STATIS_ENA_MASK   0x00000001
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_CTL_LTSSM_STATIS_ENA_SHIFT  0
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_CTL_LTSSM_STATIS_ENA_DEFAULT 0x00000001

/***************************************************************************
 *LTSSM_STATIS_0 - ltssm_statis_0
 ***************************************************************************/
/* PCIE_0_RC_PL :: LTSSM_STATIS_0 :: EQ_PH0_TIME [31:16] */
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_0_EQ_PH0_TIME_MASK          0xffff0000
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_0_EQ_PH0_TIME_SHIFT         16
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_0_EQ_PH0_TIME_DEFAULT       0x00000000

/* PCIE_0_RC_PL :: LTSSM_STATIS_0 :: EQ_PH1_TIME [15:00] */
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_0_EQ_PH1_TIME_MASK          0x0000ffff
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_0_EQ_PH1_TIME_SHIFT         0
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_0_EQ_PH1_TIME_DEFAULT       0x00000000

/***************************************************************************
 *LTSSM_STATIS_1 - ltssm_statis_1
 ***************************************************************************/
/* PCIE_0_RC_PL :: LTSSM_STATIS_1 :: EQ_PH2_TIME [31:16] */
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_1_EQ_PH2_TIME_MASK          0xffff0000
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_1_EQ_PH2_TIME_SHIFT         16
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_1_EQ_PH2_TIME_DEFAULT       0x00000000

/* PCIE_0_RC_PL :: LTSSM_STATIS_1 :: EQ_PH3_TIME [15:00] */
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_1_EQ_PH3_TIME_MASK          0x0000ffff
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_1_EQ_PH3_TIME_SHIFT         0
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_1_EQ_PH3_TIME_DEFAULT       0x00000000

/***************************************************************************
 *LTSSM_STATIS_2 - ltssm_statis_2
 ***************************************************************************/
/* PCIE_0_RC_PL :: LTSSM_STATIS_2 :: ELECIDLE_TIME [31:16] */
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_2_ELECIDLE_TIME_MASK        0xffff0000
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_2_ELECIDLE_TIME_SHIFT       16
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_2_ELECIDLE_TIME_DEFAULT     0x00000000

/* PCIE_0_RC_PL :: LTSSM_STATIS_2 :: SYM_LOCK_TIME [15:08] */
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_2_SYM_LOCK_TIME_MASK        0x0000ff00
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_2_SYM_LOCK_TIME_SHIFT       8
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_2_SYM_LOCK_TIME_DEFAULT     0x00000000

/* PCIE_0_RC_PL :: LTSSM_STATIS_2 :: PWR_ACK_TIME [07:00] */
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_2_PWR_ACK_TIME_MASK         0x000000ff
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_2_PWR_ACK_TIME_SHIFT        0
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_2_PWR_ACK_TIME_DEFAULT      0x00000000

/***************************************************************************
 *LTSSM_STATIS_3 - ltssm_statis_3
 ***************************************************************************/
/* PCIE_0_RC_PL :: LTSSM_STATIS_3 :: RESERVED0 [31:24] */
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_3_RESERVED0_MASK            0xff000000
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_3_RESERVED0_SHIFT           24

/* PCIE_0_RC_PL :: LTSSM_STATIS_3 :: L0S_EXIT_TIME [23:16] */
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_3_L0S_EXIT_TIME_MASK        0x00ff0000
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_3_L0S_EXIT_TIME_SHIFT       16
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_3_L0S_EXIT_TIME_DEFAULT     0x00000000

/* PCIE_0_RC_PL :: LTSSM_STATIS_3 :: RECOV_TIME [15:00] */
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_3_RECOV_TIME_MASK           0x0000ffff
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_3_RECOV_TIME_SHIFT          0
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_3_RECOV_TIME_DEFAULT        0x00000000

/***************************************************************************
 *LTSSM_STATIS_CNT - ltssm_statis_cnt
 ***************************************************************************/
/* PCIE_0_RC_PL :: LTSSM_STATIS_CNT :: RESERVED0 [31:24] */
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_CNT_RESERVED0_MASK          0xff000000
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_CNT_RESERVED0_SHIFT         24

/* PCIE_0_RC_PL :: LTSSM_STATIS_CNT :: L0S_FAIL_CNT [23:16] */
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_CNT_L0S_FAIL_CNT_MASK       0x00ff0000
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_CNT_L0S_FAIL_CNT_SHIFT      16
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_CNT_L0S_FAIL_CNT_DEFAULT    0x00000000

/* PCIE_0_RC_PL :: LTSSM_STATIS_CNT :: RECOV_CNT [15:00] */
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_CNT_RECOV_CNT_MASK          0x0000ffff
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_CNT_RECOV_CNT_SHIFT         0
#define BCHP_PCIE_0_RC_PL_LTSSM_STATIS_CNT_RECOV_CNT_DEFAULT       0x00000000

/***************************************************************************
 *RECEIVED_MCP_ERRORS - Received_MCP_Errors
 ***************************************************************************/
/* PCIE_0_RC_PL :: RECEIVED_MCP_ERRORS :: UNUSED_1 [31:16] */
#define BCHP_PCIE_0_RC_PL_RECEIVED_MCP_ERRORS_UNUSED_1_MASK        0xffff0000
#define BCHP_PCIE_0_RC_PL_RECEIVED_MCP_ERRORS_UNUSED_1_SHIFT       16

/* PCIE_0_RC_PL :: RECEIVED_MCP_ERRORS :: MCP_LOCK_1 [15:15] */
#define BCHP_PCIE_0_RC_PL_RECEIVED_MCP_ERRORS_MCP_LOCK_1_MASK      0x00008000
#define BCHP_PCIE_0_RC_PL_RECEIVED_MCP_ERRORS_MCP_LOCK_1_SHIFT     15
#define BCHP_PCIE_0_RC_PL_RECEIVED_MCP_ERRORS_MCP_LOCK_1_DEFAULT   0x00000000

/* PCIE_0_RC_PL :: RECEIVED_MCP_ERRORS :: MCP_ERRS_1 [14:08] */
#define BCHP_PCIE_0_RC_PL_RECEIVED_MCP_ERRORS_MCP_ERRS_1_MASK      0x00007f00
#define BCHP_PCIE_0_RC_PL_RECEIVED_MCP_ERRORS_MCP_ERRS_1_SHIFT     8
#define BCHP_PCIE_0_RC_PL_RECEIVED_MCP_ERRORS_MCP_ERRS_1_DEFAULT   0x00000000

/* PCIE_0_RC_PL :: RECEIVED_MCP_ERRORS :: MCP_LOCK_0 [07:07] */
#define BCHP_PCIE_0_RC_PL_RECEIVED_MCP_ERRORS_MCP_LOCK_0_MASK      0x00000080
#define BCHP_PCIE_0_RC_PL_RECEIVED_MCP_ERRORS_MCP_LOCK_0_SHIFT     7
#define BCHP_PCIE_0_RC_PL_RECEIVED_MCP_ERRORS_MCP_LOCK_0_DEFAULT   0x00000000

/* PCIE_0_RC_PL :: RECEIVED_MCP_ERRORS :: MCP_ERRS_0 [06:00] */
#define BCHP_PCIE_0_RC_PL_RECEIVED_MCP_ERRORS_MCP_ERRS_0_MASK      0x0000007f
#define BCHP_PCIE_0_RC_PL_RECEIVED_MCP_ERRORS_MCP_ERRS_0_SHIFT     0
#define BCHP_PCIE_0_RC_PL_RECEIVED_MCP_ERRORS_MCP_ERRS_0_DEFAULT   0x00000000

/***************************************************************************
 *TRANSMITTED_MCP_ERRORS - Transmitted_MCP_Errors
 ***************************************************************************/
/* PCIE_0_RC_PL :: TRANSMITTED_MCP_ERRORS :: UNUSED_1 [31:16] */
#define BCHP_PCIE_0_RC_PL_TRANSMITTED_MCP_ERRORS_UNUSED_1_MASK     0xffff0000
#define BCHP_PCIE_0_RC_PL_TRANSMITTED_MCP_ERRORS_UNUSED_1_SHIFT    16

/* PCIE_0_RC_PL :: TRANSMITTED_MCP_ERRORS :: TX_MCP_LOCK_1 [15:15] */
#define BCHP_PCIE_0_RC_PL_TRANSMITTED_MCP_ERRORS_TX_MCP_LOCK_1_MASK 0x00008000
#define BCHP_PCIE_0_RC_PL_TRANSMITTED_MCP_ERRORS_TX_MCP_LOCK_1_SHIFT 15
#define BCHP_PCIE_0_RC_PL_TRANSMITTED_MCP_ERRORS_TX_MCP_LOCK_1_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: TRANSMITTED_MCP_ERRORS :: TX_MCP_ERRS_1 [14:08] */
#define BCHP_PCIE_0_RC_PL_TRANSMITTED_MCP_ERRORS_TX_MCP_ERRS_1_MASK 0x00007f00
#define BCHP_PCIE_0_RC_PL_TRANSMITTED_MCP_ERRORS_TX_MCP_ERRS_1_SHIFT 8
#define BCHP_PCIE_0_RC_PL_TRANSMITTED_MCP_ERRORS_TX_MCP_ERRS_1_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: TRANSMITTED_MCP_ERRORS :: TX_MCP_LOCK_0 [07:07] */
#define BCHP_PCIE_0_RC_PL_TRANSMITTED_MCP_ERRORS_TX_MCP_LOCK_0_MASK 0x00000080
#define BCHP_PCIE_0_RC_PL_TRANSMITTED_MCP_ERRORS_TX_MCP_LOCK_0_SHIFT 7
#define BCHP_PCIE_0_RC_PL_TRANSMITTED_MCP_ERRORS_TX_MCP_LOCK_0_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: TRANSMITTED_MCP_ERRORS :: TX_MCP_ERRS_0 [06:00] */
#define BCHP_PCIE_0_RC_PL_TRANSMITTED_MCP_ERRORS_TX_MCP_ERRS_0_MASK 0x0000007f
#define BCHP_PCIE_0_RC_PL_TRANSMITTED_MCP_ERRORS_TX_MCP_ERRS_0_SHIFT 0
#define BCHP_PCIE_0_RC_PL_TRANSMITTED_MCP_ERRORS_TX_MCP_ERRS_0_DEFAULT 0x00000000

/***************************************************************************
 *RX_FTS_LIMIT - rx_fts_limit
 ***************************************************************************/
/* PCIE_0_RC_PL :: RX_FTS_LIMIT :: UNUSED_1 [31:08] */
#define BCHP_PCIE_0_RC_PL_RX_FTS_LIMIT_UNUSED_1_MASK               0xffffff00
#define BCHP_PCIE_0_RC_PL_RX_FTS_LIMIT_UNUSED_1_SHIFT              8
#define BCHP_PCIE_0_RC_PL_RX_FTS_LIMIT_UNUSED_1_DEFAULT            0x00000000

/* PCIE_0_RC_PL :: RX_FTS_LIMIT :: RX_FTS_LIMIT [07:00] */
#define BCHP_PCIE_0_RC_PL_RX_FTS_LIMIT_RX_FTS_LIMIT_MASK           0x000000ff
#define BCHP_PCIE_0_RC_PL_RX_FTS_LIMIT_RX_FTS_LIMIT_SHIFT          0
#define BCHP_PCIE_0_RC_PL_RX_FTS_LIMIT_RX_FTS_LIMIT_DEFAULT        0x00000000

/***************************************************************************
 *LINK_STATE_DEBUG - link_state_debug
 ***************************************************************************/
/* PCIE_0_RC_PL :: LINK_STATE_DEBUG :: UNUSED_1 [31:08] */
#define BCHP_PCIE_0_RC_PL_LINK_STATE_DEBUG_UNUSED_1_MASK           0xffffff00
#define BCHP_PCIE_0_RC_PL_LINK_STATE_DEBUG_UNUSED_1_SHIFT          8
#define BCHP_PCIE_0_RC_PL_LINK_STATE_DEBUG_UNUSED_1_DEFAULT        0x00000000

/* PCIE_0_RC_PL :: LINK_STATE_DEBUG :: LINK_IN_L23 [07:07] */
#define BCHP_PCIE_0_RC_PL_LINK_STATE_DEBUG_LINK_IN_L23_MASK        0x00000080
#define BCHP_PCIE_0_RC_PL_LINK_STATE_DEBUG_LINK_IN_L23_SHIFT       7
#define BCHP_PCIE_0_RC_PL_LINK_STATE_DEBUG_LINK_IN_L23_DEFAULT     0x00000000

/* PCIE_0_RC_PL :: LINK_STATE_DEBUG :: LINK_IN_L1 [06:06] */
#define BCHP_PCIE_0_RC_PL_LINK_STATE_DEBUG_LINK_IN_L1_MASK         0x00000040
#define BCHP_PCIE_0_RC_PL_LINK_STATE_DEBUG_LINK_IN_L1_SHIFT        6
#define BCHP_PCIE_0_RC_PL_LINK_STATE_DEBUG_LINK_IN_L1_DEFAULT      0x00000000

/* PCIE_0_RC_PL :: LINK_STATE_DEBUG :: PCIE_LINK_IN_L0 [05:05] */
#define BCHP_PCIE_0_RC_PL_LINK_STATE_DEBUG_PCIE_LINK_IN_L0_MASK    0x00000020
#define BCHP_PCIE_0_RC_PL_LINK_STATE_DEBUG_PCIE_LINK_IN_L0_SHIFT   5
#define BCHP_PCIE_0_RC_PL_LINK_STATE_DEBUG_PCIE_LINK_IN_L0_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: LINK_STATE_DEBUG :: LINK_IN_L0 [04:04] */
#define BCHP_PCIE_0_RC_PL_LINK_STATE_DEBUG_LINK_IN_L0_MASK         0x00000010
#define BCHP_PCIE_0_RC_PL_LINK_STATE_DEBUG_LINK_IN_L0_SHIFT        4
#define BCHP_PCIE_0_RC_PL_LINK_STATE_DEBUG_LINK_IN_L0_DEFAULT      0x00000000

/* PCIE_0_RC_PL :: LINK_STATE_DEBUG :: LINK_IN_L23_STICKY [03:03] */
#define BCHP_PCIE_0_RC_PL_LINK_STATE_DEBUG_LINK_IN_L23_STICKY_MASK 0x00000008
#define BCHP_PCIE_0_RC_PL_LINK_STATE_DEBUG_LINK_IN_L23_STICKY_SHIFT 3
#define BCHP_PCIE_0_RC_PL_LINK_STATE_DEBUG_LINK_IN_L23_STICKY_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: LINK_STATE_DEBUG :: LINK_IN_L1_STICKY [02:02] */
#define BCHP_PCIE_0_RC_PL_LINK_STATE_DEBUG_LINK_IN_L1_STICKY_MASK  0x00000004
#define BCHP_PCIE_0_RC_PL_LINK_STATE_DEBUG_LINK_IN_L1_STICKY_SHIFT 2
#define BCHP_PCIE_0_RC_PL_LINK_STATE_DEBUG_LINK_IN_L1_STICKY_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: LINK_STATE_DEBUG :: PCIE_LINK_IN_L0_STICKY [01:01] */
#define BCHP_PCIE_0_RC_PL_LINK_STATE_DEBUG_PCIE_LINK_IN_L0_STICKY_MASK 0x00000002
#define BCHP_PCIE_0_RC_PL_LINK_STATE_DEBUG_PCIE_LINK_IN_L0_STICKY_SHIFT 1
#define BCHP_PCIE_0_RC_PL_LINK_STATE_DEBUG_PCIE_LINK_IN_L0_STICKY_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: LINK_STATE_DEBUG :: LINK_IN_L0_STICKY [00:00] */
#define BCHP_PCIE_0_RC_PL_LINK_STATE_DEBUG_LINK_IN_L0_STICKY_MASK  0x00000001
#define BCHP_PCIE_0_RC_PL_LINK_STATE_DEBUG_LINK_IN_L0_STICKY_SHIFT 0
#define BCHP_PCIE_0_RC_PL_LINK_STATE_DEBUG_LINK_IN_L0_STICKY_DEFAULT 0x00000000

/***************************************************************************
 *FTS_HIST - fts_hist
 ***************************************************************************/
/* PCIE_0_RC_PL :: FTS_HIST :: FTS_HIST_3 [31:24] */
#define BCHP_PCIE_0_RC_PL_FTS_HIST_FTS_HIST_3_MASK                 0xff000000
#define BCHP_PCIE_0_RC_PL_FTS_HIST_FTS_HIST_3_SHIFT                24
#define BCHP_PCIE_0_RC_PL_FTS_HIST_FTS_HIST_3_DEFAULT              0x00000000

/* PCIE_0_RC_PL :: FTS_HIST :: FTS_HIST_2 [23:16] */
#define BCHP_PCIE_0_RC_PL_FTS_HIST_FTS_HIST_2_MASK                 0x00ff0000
#define BCHP_PCIE_0_RC_PL_FTS_HIST_FTS_HIST_2_SHIFT                16
#define BCHP_PCIE_0_RC_PL_FTS_HIST_FTS_HIST_2_DEFAULT              0x00000000

/* PCIE_0_RC_PL :: FTS_HIST :: FTS_HIST_1 [15:08] */
#define BCHP_PCIE_0_RC_PL_FTS_HIST_FTS_HIST_1_MASK                 0x0000ff00
#define BCHP_PCIE_0_RC_PL_FTS_HIST_FTS_HIST_1_SHIFT                8
#define BCHP_PCIE_0_RC_PL_FTS_HIST_FTS_HIST_1_DEFAULT              0x00000000

/* PCIE_0_RC_PL :: FTS_HIST :: FTS_HIST_0 [07:00] */
#define BCHP_PCIE_0_RC_PL_FTS_HIST_FTS_HIST_0_MASK                 0x000000ff
#define BCHP_PCIE_0_RC_PL_FTS_HIST_FTS_HIST_0_SHIFT                0
#define BCHP_PCIE_0_RC_PL_FTS_HIST_FTS_HIST_0_DEFAULT              0x00000000

/***************************************************************************
 *GEN2_DEBUG - gen2_debug
 ***************************************************************************/
/* PCIE_0_RC_PL :: GEN2_DEBUG :: GEN2_DEBUG_3 [31:24] */
#define BCHP_PCIE_0_RC_PL_GEN2_DEBUG_GEN2_DEBUG_3_MASK             0xff000000
#define BCHP_PCIE_0_RC_PL_GEN2_DEBUG_GEN2_DEBUG_3_SHIFT            24
#define BCHP_PCIE_0_RC_PL_GEN2_DEBUG_GEN2_DEBUG_3_DEFAULT          0x000000ff

/* PCIE_0_RC_PL :: GEN2_DEBUG :: GEN2_DEBUG_2 [23:16] */
#define BCHP_PCIE_0_RC_PL_GEN2_DEBUG_GEN2_DEBUG_2_MASK             0x00ff0000
#define BCHP_PCIE_0_RC_PL_GEN2_DEBUG_GEN2_DEBUG_2_SHIFT            16
#define BCHP_PCIE_0_RC_PL_GEN2_DEBUG_GEN2_DEBUG_2_DEFAULT          0x000000ff

/* PCIE_0_RC_PL :: GEN2_DEBUG :: GEN2_DEBUG_1 [15:08] */
#define BCHP_PCIE_0_RC_PL_GEN2_DEBUG_GEN2_DEBUG_1_MASK             0x0000ff00
#define BCHP_PCIE_0_RC_PL_GEN2_DEBUG_GEN2_DEBUG_1_SHIFT            8
#define BCHP_PCIE_0_RC_PL_GEN2_DEBUG_GEN2_DEBUG_1_DEFAULT          0x000000ff

/* PCIE_0_RC_PL :: GEN2_DEBUG :: GEN2_DEBUG_0 [07:00] */
#define BCHP_PCIE_0_RC_PL_GEN2_DEBUG_GEN2_DEBUG_0_MASK             0x000000ff
#define BCHP_PCIE_0_RC_PL_GEN2_DEBUG_GEN2_DEBUG_0_SHIFT            0
#define BCHP_PCIE_0_RC_PL_GEN2_DEBUG_GEN2_DEBUG_0_DEFAULT          0x000000ff

/***************************************************************************
 *RECOVERY_HIST - recovery_hist
 ***************************************************************************/
/* PCIE_0_RC_PL :: RECOVERY_HIST :: RECOV_HIST_3 [31:24] */
#define BCHP_PCIE_0_RC_PL_RECOVERY_HIST_RECOV_HIST_3_MASK          0xff000000
#define BCHP_PCIE_0_RC_PL_RECOVERY_HIST_RECOV_HIST_3_SHIFT         24
#define BCHP_PCIE_0_RC_PL_RECOVERY_HIST_RECOV_HIST_3_DEFAULT       0x000000ff

/* PCIE_0_RC_PL :: RECOVERY_HIST :: RECOV_HIST_2 [23:16] */
#define BCHP_PCIE_0_RC_PL_RECOVERY_HIST_RECOV_HIST_2_MASK          0x00ff0000
#define BCHP_PCIE_0_RC_PL_RECOVERY_HIST_RECOV_HIST_2_SHIFT         16
#define BCHP_PCIE_0_RC_PL_RECOVERY_HIST_RECOV_HIST_2_DEFAULT       0x000000ff

/* PCIE_0_RC_PL :: RECOVERY_HIST :: RECOV_HIST_1 [15:08] */
#define BCHP_PCIE_0_RC_PL_RECOVERY_HIST_RECOV_HIST_1_MASK          0x0000ff00
#define BCHP_PCIE_0_RC_PL_RECOVERY_HIST_RECOV_HIST_1_SHIFT         8
#define BCHP_PCIE_0_RC_PL_RECOVERY_HIST_RECOV_HIST_1_DEFAULT       0x000000ff

/* PCIE_0_RC_PL :: RECOVERY_HIST :: RECOV_HIST_0 [07:00] */
#define BCHP_PCIE_0_RC_PL_RECOVERY_HIST_RECOV_HIST_0_MASK          0x000000ff
#define BCHP_PCIE_0_RC_PL_RECOVERY_HIST_RECOV_HIST_0_SHIFT         0
#define BCHP_PCIE_0_RC_PL_RECOVERY_HIST_RECOV_HIST_0_DEFAULT       0x000000ff

/***************************************************************************
 *PHY_LTSSM_HIST_0 - phy_ltssm_hist_0
 ***************************************************************************/
/* PCIE_0_RC_PL :: PHY_LTSSM_HIST_0 :: LTSSM_HIST_15 [31:24] */
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_0_LTSSM_HIST_15_MASK      0xff000000
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_0_LTSSM_HIST_15_SHIFT     24
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_0_LTSSM_HIST_15_DEFAULT   0x000000ff

/* PCIE_0_RC_PL :: PHY_LTSSM_HIST_0 :: LTSSM_HIST_14 [23:16] */
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_0_LTSSM_HIST_14_MASK      0x00ff0000
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_0_LTSSM_HIST_14_SHIFT     16
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_0_LTSSM_HIST_14_DEFAULT   0x000000ff

/* PCIE_0_RC_PL :: PHY_LTSSM_HIST_0 :: LTSSM_HIST_13 [15:08] */
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_0_LTSSM_HIST_13_MASK      0x0000ff00
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_0_LTSSM_HIST_13_SHIFT     8
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_0_LTSSM_HIST_13_DEFAULT   0x000000ff

/* PCIE_0_RC_PL :: PHY_LTSSM_HIST_0 :: LTSSM_HIST_12 [07:00] */
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_0_LTSSM_HIST_12_MASK      0x000000ff
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_0_LTSSM_HIST_12_SHIFT     0
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_0_LTSSM_HIST_12_DEFAULT   0x000000ff

/***************************************************************************
 *PHY_LTSSM_HIST_1 - phy_ltssm_hist_1
 ***************************************************************************/
/* PCIE_0_RC_PL :: PHY_LTSSM_HIST_1 :: LTSSM_HIST_11 [31:24] */
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_1_LTSSM_HIST_11_MASK      0xff000000
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_1_LTSSM_HIST_11_SHIFT     24
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_1_LTSSM_HIST_11_DEFAULT   0x000000ff

/* PCIE_0_RC_PL :: PHY_LTSSM_HIST_1 :: LTSSM_HIST_10 [23:16] */
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_1_LTSSM_HIST_10_MASK      0x00ff0000
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_1_LTSSM_HIST_10_SHIFT     16
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_1_LTSSM_HIST_10_DEFAULT   0x000000ff

/* PCIE_0_RC_PL :: PHY_LTSSM_HIST_1 :: LTSSM_HIST_9 [15:08] */
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_1_LTSSM_HIST_9_MASK       0x0000ff00
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_1_LTSSM_HIST_9_SHIFT      8
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_1_LTSSM_HIST_9_DEFAULT    0x000000ff

/* PCIE_0_RC_PL :: PHY_LTSSM_HIST_1 :: LTSSM_HIST_8 [07:00] */
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_1_LTSSM_HIST_8_MASK       0x000000ff
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_1_LTSSM_HIST_8_SHIFT      0
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_1_LTSSM_HIST_8_DEFAULT    0x000000ff

/***************************************************************************
 *PHY_LTSSM_HIST_2 - phy_ltssm_hist_2
 ***************************************************************************/
/* PCIE_0_RC_PL :: PHY_LTSSM_HIST_2 :: LTSSM_HIST_7 [31:24] */
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_2_LTSSM_HIST_7_MASK       0xff000000
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_2_LTSSM_HIST_7_SHIFT      24
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_2_LTSSM_HIST_7_DEFAULT    0x000000ff

/* PCIE_0_RC_PL :: PHY_LTSSM_HIST_2 :: LTSSM_HIST_6 [23:16] */
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_2_LTSSM_HIST_6_MASK       0x00ff0000
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_2_LTSSM_HIST_6_SHIFT      16
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_2_LTSSM_HIST_6_DEFAULT    0x000000ff

/* PCIE_0_RC_PL :: PHY_LTSSM_HIST_2 :: LTSSM_HIST_5 [15:08] */
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_2_LTSSM_HIST_5_MASK       0x0000ff00
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_2_LTSSM_HIST_5_SHIFT      8
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_2_LTSSM_HIST_5_DEFAULT    0x000000ff

/* PCIE_0_RC_PL :: PHY_LTSSM_HIST_2 :: LTSSM_HIST_4 [07:00] */
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_2_LTSSM_HIST_4_MASK       0x000000ff
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_2_LTSSM_HIST_4_SHIFT      0
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_2_LTSSM_HIST_4_DEFAULT    0x000000ff

/***************************************************************************
 *PHY_LTSSM_HIST_3 - phy_ltssm_hist_3
 ***************************************************************************/
/* PCIE_0_RC_PL :: PHY_LTSSM_HIST_3 :: LTSSM_HIST_3 [31:24] */
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_3_LTSSM_HIST_3_MASK       0xff000000
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_3_LTSSM_HIST_3_SHIFT      24
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_3_LTSSM_HIST_3_DEFAULT    0x000000ff

/* PCIE_0_RC_PL :: PHY_LTSSM_HIST_3 :: LTSSM_HIST_2 [23:16] */
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_3_LTSSM_HIST_2_MASK       0x00ff0000
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_3_LTSSM_HIST_2_SHIFT      16
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_3_LTSSM_HIST_2_DEFAULT    0x000000ff

/* PCIE_0_RC_PL :: PHY_LTSSM_HIST_3 :: LTSSM_HIST_1 [15:08] */
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_3_LTSSM_HIST_1_MASK       0x0000ff00
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_3_LTSSM_HIST_1_SHIFT      8
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_3_LTSSM_HIST_1_DEFAULT    0x000000ff

/* PCIE_0_RC_PL :: PHY_LTSSM_HIST_3 :: LTSSM_HIST_0 [07:00] */
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_3_LTSSM_HIST_0_MASK       0x000000ff
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_3_LTSSM_HIST_0_SHIFT      0
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_3_LTSSM_HIST_0_DEFAULT    0x000000ff

/***************************************************************************
 *PHY_LTSSM_HIST_2_DUP - phy_ltssm_hist_2_dup
 ***************************************************************************/
/* PCIE_0_RC_PL :: PHY_LTSSM_HIST_2_DUP :: PHY_DBG_0 [31:00] */
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_2_DUP_PHY_DBG_0_MASK      0xffffffff
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_2_DUP_PHY_DBG_0_SHIFT     0
#define BCHP_PCIE_0_RC_PL_PHY_LTSSM_HIST_2_DUP_PHY_DBG_0_DEFAULT   0xffffffff

/***************************************************************************
 *PHY_DBG_0 - phy_dbg_0
 ***************************************************************************/
/* PCIE_0_RC_PL :: PHY_DBG_0 :: PHY_DBG_0 [31:00] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_0_PHY_DBG_0_MASK                 0xffffffff
#define BCHP_PCIE_0_RC_PL_PHY_DBG_0_PHY_DBG_0_SHIFT                0
#define BCHP_PCIE_0_RC_PL_PHY_DBG_0_PHY_DBG_0_DEFAULT              0x00000000

/***************************************************************************
 *PHY_DBG_1 - phy_dbg_1
 ***************************************************************************/
/* PCIE_0_RC_PL :: PHY_DBG_1 :: PHY_DBG_1 [31:00] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_1_PHY_DBG_1_MASK                 0xffffffff
#define BCHP_PCIE_0_RC_PL_PHY_DBG_1_PHY_DBG_1_SHIFT                0
#define BCHP_PCIE_0_RC_PL_PHY_DBG_1_PHY_DBG_1_DEFAULT              0x00000000

/***************************************************************************
 *PHY_DBG_2 - phy_dbg_2
 ***************************************************************************/
/* PCIE_0_RC_PL :: PHY_DBG_2 :: PHY_DBG_2 [31:00] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_2_PHY_DBG_2_MASK                 0xffffffff
#define BCHP_PCIE_0_RC_PL_PHY_DBG_2_PHY_DBG_2_SHIFT                0
#define BCHP_PCIE_0_RC_PL_PHY_DBG_2_PHY_DBG_2_DEFAULT              0x00000000

/***************************************************************************
 *PHY_DBG_3 - phy_dbg_3
 ***************************************************************************/
/* PCIE_0_RC_PL :: PHY_DBG_3 :: PHY_DBG_3 [31:00] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_3_PHY_DBG_3_MASK                 0xffffffff
#define BCHP_PCIE_0_RC_PL_PHY_DBG_3_PHY_DBG_3_SHIFT                0
#define BCHP_PCIE_0_RC_PL_PHY_DBG_3_PHY_DBG_3_DEFAULT              0x00000000

/***************************************************************************
 *PHY_DBG_4 - phy_dbg_4
 ***************************************************************************/
/* PCIE_0_RC_PL :: PHY_DBG_4 :: PHY_DBG_4 [31:00] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_4_PHY_DBG_4_MASK                 0xffffffff
#define BCHP_PCIE_0_RC_PL_PHY_DBG_4_PHY_DBG_4_SHIFT                0
#define BCHP_PCIE_0_RC_PL_PHY_DBG_4_PHY_DBG_4_DEFAULT              0x00000000

/***************************************************************************
 *PHY_DBG_5 - phy_dbg_5
 ***************************************************************************/
/* PCIE_0_RC_PL :: PHY_DBG_5 :: PHY_DBG_5 [31:00] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_5_PHY_DBG_5_MASK                 0xffffffff
#define BCHP_PCIE_0_RC_PL_PHY_DBG_5_PHY_DBG_5_SHIFT                0
#define BCHP_PCIE_0_RC_PL_PHY_DBG_5_PHY_DBG_5_DEFAULT              0x00000000

/***************************************************************************
 *PHY_DBG_6 - phy_dbg_6
 ***************************************************************************/
/* PCIE_0_RC_PL :: PHY_DBG_6 :: PHY_DBG_6 [31:00] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_6_PHY_DBG_6_MASK                 0xffffffff
#define BCHP_PCIE_0_RC_PL_PHY_DBG_6_PHY_DBG_6_SHIFT                0
#define BCHP_PCIE_0_RC_PL_PHY_DBG_6_PHY_DBG_6_DEFAULT              0x00000000

/***************************************************************************
 *PHY_DBG_7 - phy_dbg_7
 ***************************************************************************/
/* PCIE_0_RC_PL :: PHY_DBG_7 :: PHY_DBG_7 [31:00] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_7_PHY_DBG_7_MASK                 0xffffffff
#define BCHP_PCIE_0_RC_PL_PHY_DBG_7_PHY_DBG_7_SHIFT                0
#define BCHP_PCIE_0_RC_PL_PHY_DBG_7_PHY_DBG_7_DEFAULT              0x00000000

/***************************************************************************
 *PHY_DBG_8 - phy_dbg_8
 ***************************************************************************/
/* PCIE_0_RC_PL :: PHY_DBG_8 :: PHY_DBG_8 [31:00] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_8_PHY_DBG_8_MASK                 0xffffffff
#define BCHP_PCIE_0_RC_PL_PHY_DBG_8_PHY_DBG_8_SHIFT                0
#define BCHP_PCIE_0_RC_PL_PHY_DBG_8_PHY_DBG_8_DEFAULT              0x00000000

/***************************************************************************
 *PHY_DBG_9 - phy_dbg_9
 ***************************************************************************/
/* PCIE_0_RC_PL :: PHY_DBG_9 :: PHY_DBG_9 [31:00] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_9_PHY_DBG_9_MASK                 0xffffffff
#define BCHP_PCIE_0_RC_PL_PHY_DBG_9_PHY_DBG_9_SHIFT                0
#define BCHP_PCIE_0_RC_PL_PHY_DBG_9_PHY_DBG_9_DEFAULT              0x00000000

/***************************************************************************
 *PHY_DBG_10 - phy_dbg_10
 ***************************************************************************/
/* PCIE_0_RC_PL :: PHY_DBG_10 :: PHY_DBG_10 [31:00] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_10_PHY_DBG_10_MASK               0xffffffff
#define BCHP_PCIE_0_RC_PL_PHY_DBG_10_PHY_DBG_10_SHIFT              0
#define BCHP_PCIE_0_RC_PL_PHY_DBG_10_PHY_DBG_10_DEFAULT            0x00000000

/***************************************************************************
 *ATE_LOOPBACK_INFO - ATE_loopback_info
 ***************************************************************************/
/* PCIE_0_RC_PL :: ATE_LOOPBACK_INFO :: UNUSED [31:07] */
#define BCHP_PCIE_0_RC_PL_ATE_LOOPBACK_INFO_UNUSED_MASK            0xffffff80
#define BCHP_PCIE_0_RC_PL_ATE_LOOPBACK_INFO_UNUSED_SHIFT           7
#define BCHP_PCIE_0_RC_PL_ATE_LOOPBACK_INFO_UNUSED_DEFAULT         0x00000000

/* PCIE_0_RC_PL :: ATE_LOOPBACK_INFO :: REG_GLOOPBACK [06:06] */
#define BCHP_PCIE_0_RC_PL_ATE_LOOPBACK_INFO_REG_GLOOPBACK_MASK     0x00000040
#define BCHP_PCIE_0_RC_PL_ATE_LOOPBACK_INFO_REG_GLOOPBACK_SHIFT    6
#define BCHP_PCIE_0_RC_PL_ATE_LOOPBACK_INFO_REG_GLOOPBACK_DEFAULT  0x00000000

/* PCIE_0_RC_PL :: ATE_LOOPBACK_INFO :: PCIE_PHY_GLOOPBACK [05:05] */
#define BCHP_PCIE_0_RC_PL_ATE_LOOPBACK_INFO_PCIE_PHY_GLOOPBACK_MASK 0x00000020
#define BCHP_PCIE_0_RC_PL_ATE_LOOPBACK_INFO_PCIE_PHY_GLOOPBACK_SHIFT 5
#define BCHP_PCIE_0_RC_PL_ATE_LOOPBACK_INFO_PCIE_PHY_GLOOPBACK_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: ATE_LOOPBACK_INFO :: ATE_STATE_MACHINE [04:00] */
#define BCHP_PCIE_0_RC_PL_ATE_LOOPBACK_INFO_ATE_STATE_MACHINE_MASK 0x0000001f
#define BCHP_PCIE_0_RC_PL_ATE_LOOPBACK_INFO_ATE_STATE_MACHINE_SHIFT 0
#define BCHP_PCIE_0_RC_PL_ATE_LOOPBACK_INFO_ATE_STATE_MACHINE_DEFAULT 0x00000003

/***************************************************************************
 *PHY_DBG_CLKREQ_0 - phy_dbg_clkreq_0
 ***************************************************************************/
/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ_0 :: CLKREQ_HIST_0 [31:28] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_0_CLKREQ_HIST_0_MASK      0xf0000000
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_0_CLKREQ_HIST_0_SHIFT     28
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_0_CLKREQ_HIST_0_DEFAULT   0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ_0 :: CLKREQ_HIST_1 [27:24] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_0_CLKREQ_HIST_1_MASK      0x0f000000
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_0_CLKREQ_HIST_1_SHIFT     24
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_0_CLKREQ_HIST_1_DEFAULT   0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ_0 :: CLKREQ_HIST_2 [23:20] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_0_CLKREQ_HIST_2_MASK      0x00f00000
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_0_CLKREQ_HIST_2_SHIFT     20
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_0_CLKREQ_HIST_2_DEFAULT   0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ_0 :: CLKREQ_HIST_3 [19:16] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_0_CLKREQ_HIST_3_MASK      0x000f0000
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_0_CLKREQ_HIST_3_SHIFT     16
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_0_CLKREQ_HIST_3_DEFAULT   0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ_0 :: CLKREQ_HIST_4 [15:12] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_0_CLKREQ_HIST_4_MASK      0x0000f000
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_0_CLKREQ_HIST_4_SHIFT     12
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_0_CLKREQ_HIST_4_DEFAULT   0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ_0 :: CLKREQ_HIST_5 [11:08] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_0_CLKREQ_HIST_5_MASK      0x00000f00
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_0_CLKREQ_HIST_5_SHIFT     8
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_0_CLKREQ_HIST_5_DEFAULT   0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ_0 :: CLKREQ_HIST_6 [07:04] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_0_CLKREQ_HIST_6_MASK      0x000000f0
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_0_CLKREQ_HIST_6_SHIFT     4
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_0_CLKREQ_HIST_6_DEFAULT   0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ_0 :: CLKREQ_HIST_7 [03:00] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_0_CLKREQ_HIST_7_MASK      0x0000000f
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_0_CLKREQ_HIST_7_SHIFT     0
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_0_CLKREQ_HIST_7_DEFAULT   0x00000000

/***************************************************************************
 *PHY_DBG_CLKREQ_1 - phy_dbg_clkreq_1
 ***************************************************************************/
/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ_1 :: CLKREQ_HIST_8 [31:28] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_1_CLKREQ_HIST_8_MASK      0xf0000000
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_1_CLKREQ_HIST_8_SHIFT     28
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_1_CLKREQ_HIST_8_DEFAULT   0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ_1 :: CLKREQ_HIST_9 [27:24] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_1_CLKREQ_HIST_9_MASK      0x0f000000
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_1_CLKREQ_HIST_9_SHIFT     24
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_1_CLKREQ_HIST_9_DEFAULT   0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ_1 :: CLKREQ_HIST_10 [23:20] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_1_CLKREQ_HIST_10_MASK     0x00f00000
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_1_CLKREQ_HIST_10_SHIFT    20
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_1_CLKREQ_HIST_10_DEFAULT  0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ_1 :: CLKREQ_HIST_11 [19:16] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_1_CLKREQ_HIST_11_MASK     0x000f0000
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_1_CLKREQ_HIST_11_SHIFT    16
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_1_CLKREQ_HIST_11_DEFAULT  0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ_1 :: CLKREQ_HIST_12 [15:12] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_1_CLKREQ_HIST_12_MASK     0x0000f000
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_1_CLKREQ_HIST_12_SHIFT    12
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_1_CLKREQ_HIST_12_DEFAULT  0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ_1 :: CLKREQ_HIST_13 [11:08] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_1_CLKREQ_HIST_13_MASK     0x00000f00
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_1_CLKREQ_HIST_13_SHIFT    8
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_1_CLKREQ_HIST_13_DEFAULT  0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ_1 :: CLKREQ_HIST_14 [07:04] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_1_CLKREQ_HIST_14_MASK     0x000000f0
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_1_CLKREQ_HIST_14_SHIFT    4
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_1_CLKREQ_HIST_14_DEFAULT  0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ_1 :: CLKREQ_HIST_15 [03:00] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_1_CLKREQ_HIST_15_MASK     0x0000000f
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_1_CLKREQ_HIST_15_SHIFT    0
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_1_CLKREQ_HIST_15_DEFAULT  0x00000000

/***************************************************************************
 *PHY_DBG_CLKREQ_2 - phy_dbg_clkreq_2
 ***************************************************************************/
/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ_2 :: CLKREQ_HIST_16 [31:28] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_2_CLKREQ_HIST_16_MASK     0xf0000000
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_2_CLKREQ_HIST_16_SHIFT    28
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_2_CLKREQ_HIST_16_DEFAULT  0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ_2 :: CLKREQ_HIST_17 [27:24] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_2_CLKREQ_HIST_17_MASK     0x0f000000
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_2_CLKREQ_HIST_17_SHIFT    24
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_2_CLKREQ_HIST_17_DEFAULT  0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ_2 :: CLKREQ_HIST_18 [23:20] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_2_CLKREQ_HIST_18_MASK     0x00f00000
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_2_CLKREQ_HIST_18_SHIFT    20
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_2_CLKREQ_HIST_18_DEFAULT  0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ_2 :: CLKREQ_HIST_19 [19:16] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_2_CLKREQ_HIST_19_MASK     0x000f0000
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_2_CLKREQ_HIST_19_SHIFT    16
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_2_CLKREQ_HIST_19_DEFAULT  0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ_2 :: CLKREQ_HIST_20 [15:12] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_2_CLKREQ_HIST_20_MASK     0x0000f000
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_2_CLKREQ_HIST_20_SHIFT    12
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_2_CLKREQ_HIST_20_DEFAULT  0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ_2 :: CLKREQ_HIST_21 [11:08] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_2_CLKREQ_HIST_21_MASK     0x00000f00
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_2_CLKREQ_HIST_21_SHIFT    8
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_2_CLKREQ_HIST_21_DEFAULT  0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ_2 :: CLKREQ_HIST_22 [07:04] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_2_CLKREQ_HIST_22_MASK     0x000000f0
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_2_CLKREQ_HIST_22_SHIFT    4
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_2_CLKREQ_HIST_22_DEFAULT  0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ_2 :: CLKREQ_HIST_23 [03:00] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_2_CLKREQ_HIST_23_MASK     0x0000000f
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_2_CLKREQ_HIST_23_SHIFT    0
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_2_CLKREQ_HIST_23_DEFAULT  0x00000000

/***************************************************************************
 *PHY_DBG_CLKREQ_3 - phy_dbg_clkreq_3
 ***************************************************************************/
/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ_3 :: CLKREQ_HIST_24 [31:28] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_3_CLKREQ_HIST_24_MASK     0xf0000000
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_3_CLKREQ_HIST_24_SHIFT    28
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_3_CLKREQ_HIST_24_DEFAULT  0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ_3 :: CLKREQ_HIST_25 [27:24] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_3_CLKREQ_HIST_25_MASK     0x0f000000
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_3_CLKREQ_HIST_25_SHIFT    24
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_3_CLKREQ_HIST_25_DEFAULT  0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ_3 :: CLKREQ_HIST_26 [23:20] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_3_CLKREQ_HIST_26_MASK     0x00f00000
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_3_CLKREQ_HIST_26_SHIFT    20
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_3_CLKREQ_HIST_26_DEFAULT  0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ_3 :: CLKREQ_HIST_27 [19:16] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_3_CLKREQ_HIST_27_MASK     0x000f0000
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_3_CLKREQ_HIST_27_SHIFT    16
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_3_CLKREQ_HIST_27_DEFAULT  0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ_3 :: CLKREQ_HIST_28 [15:12] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_3_CLKREQ_HIST_28_MASK     0x0000f000
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_3_CLKREQ_HIST_28_SHIFT    12
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_3_CLKREQ_HIST_28_DEFAULT  0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ_3 :: CLKREQ_HIST_29 [11:08] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_3_CLKREQ_HIST_29_MASK     0x00000f00
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_3_CLKREQ_HIST_29_SHIFT    8
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_3_CLKREQ_HIST_29_DEFAULT  0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ_3 :: CLKREQ_HIST_30 [07:04] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_3_CLKREQ_HIST_30_MASK     0x000000f0
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_3_CLKREQ_HIST_30_SHIFT    4
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_3_CLKREQ_HIST_30_DEFAULT  0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ_3 :: CLKREQ_HIST_31 [03:00] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_3_CLKREQ_HIST_31_MASK     0x0000000f
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_3_CLKREQ_HIST_31_SHIFT    0
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ_3_CLKREQ_HIST_31_DEFAULT  0x00000000

/***************************************************************************
 *PHY_DBG_CLKREQ2_0 - phy_dbg_clkreq2_0
 ***************************************************************************/
/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ2_0 :: RESERVED1 [31:31] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_0_RESERVED1_MASK         0x80000000
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_0_RESERVED1_SHIFT        31

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ2_0 :: CLKREQB_IN_ACTIVE [30:30] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_0_CLKREQB_IN_ACTIVE_MASK 0x40000000
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_0_CLKREQB_IN_ACTIVE_SHIFT 30
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_0_CLKREQB_IN_ACTIVE_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ2_0 :: CLKREQ_IN_CNT [29:24] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_0_CLKREQ_IN_CNT_MASK     0x3f000000
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_0_CLKREQ_IN_CNT_SHIFT    24
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_0_CLKREQ_IN_CNT_DEFAULT  0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ2_0 :: CFG_ENA_CLK_PWR_MAN_SYNC [23:23] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_0_CFG_ENA_CLK_PWR_MAN_SYNC_MASK 0x00800000
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_0_CFG_ENA_CLK_PWR_MAN_SYNC_SHIFT 23
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_0_CFG_ENA_CLK_PWR_MAN_SYNC_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ2_0 :: PCIE_EXT_CLKREQ_B [22:22] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_0_PCIE_EXT_CLKREQ_B_MASK 0x00400000
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_0_PCIE_EXT_CLKREQ_B_SHIFT 22
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_0_PCIE_EXT_CLKREQ_B_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ2_0 :: CLKREQ_OUT_CNT [21:16] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_0_CLKREQ_OUT_CNT_MASK    0x003f0000
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_0_CLKREQ_OUT_CNT_SHIFT   16
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_0_CLKREQ_OUT_CNT_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ2_0 :: RESERVED0 [15:07] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_0_RESERVED0_MASK         0x0000ff80
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_0_RESERVED0_SHIFT        7

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ2_0 :: USER_STOP_L1SUB_SYNC [06:06] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_0_USER_STOP_L1SUB_SYNC_MASK 0x00000040
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_0_USER_STOP_L1SUB_SYNC_SHIFT 6
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_0_USER_STOP_L1SUB_SYNC_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ2_0 :: USER_STOP_CNT [05:00] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_0_USER_STOP_CNT_MASK     0x0000003f
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_0_USER_STOP_CNT_SHIFT    0
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_0_USER_STOP_CNT_DEFAULT  0x00000000

/***************************************************************************
 *PHY_DBG_CLKREQ2_1 - phy_dbg_clkreq2_1
 ***************************************************************************/
/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ2_1 :: CR_TRANS_HIST_0 [31:28] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_1_CR_TRANS_HIST_0_MASK   0xf0000000
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_1_CR_TRANS_HIST_0_SHIFT  28
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_1_CR_TRANS_HIST_0_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ2_1 :: CR_TRANS_HIST_1 [27:24] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_1_CR_TRANS_HIST_1_MASK   0x0f000000
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_1_CR_TRANS_HIST_1_SHIFT  24
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_1_CR_TRANS_HIST_1_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ2_1 :: CR_TRANS_HIST_2 [23:20] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_1_CR_TRANS_HIST_2_MASK   0x00f00000
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_1_CR_TRANS_HIST_2_SHIFT  20
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_1_CR_TRANS_HIST_2_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ2_1 :: CR_TRANS_HIST_3 [19:16] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_1_CR_TRANS_HIST_3_MASK   0x000f0000
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_1_CR_TRANS_HIST_3_SHIFT  16
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_1_CR_TRANS_HIST_3_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ2_1 :: CR_TRANS_HIST_4 [15:12] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_1_CR_TRANS_HIST_4_MASK   0x0000f000
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_1_CR_TRANS_HIST_4_SHIFT  12
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_1_CR_TRANS_HIST_4_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ2_1 :: CR_TRANS_HIST_5 [11:08] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_1_CR_TRANS_HIST_5_MASK   0x00000f00
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_1_CR_TRANS_HIST_5_SHIFT  8
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_1_CR_TRANS_HIST_5_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ2_1 :: CR_TRANS_HIST_6 [07:04] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_1_CR_TRANS_HIST_6_MASK   0x000000f0
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_1_CR_TRANS_HIST_6_SHIFT  4
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_1_CR_TRANS_HIST_6_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ2_1 :: CR_TRANS_HIST_7 [03:00] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_1_CR_TRANS_HIST_7_MASK   0x0000000f
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_1_CR_TRANS_HIST_7_SHIFT  0
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_1_CR_TRANS_HIST_7_DEFAULT 0x00000000

/***************************************************************************
 *PHY_DBG_CLKREQ2_2 - phy_dbg_clkreq2_2
 ***************************************************************************/
/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ2_2 :: CLKREQ_HIST_8 [31:28] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_2_CLKREQ_HIST_8_MASK     0xf0000000
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_2_CLKREQ_HIST_8_SHIFT    28
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_2_CLKREQ_HIST_8_DEFAULT  0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ2_2 :: CR_TRANS_HIST_9 [27:24] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_2_CR_TRANS_HIST_9_MASK   0x0f000000
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_2_CR_TRANS_HIST_9_SHIFT  24
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_2_CR_TRANS_HIST_9_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ2_2 :: CR_TRANS_HIST_10 [23:20] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_2_CR_TRANS_HIST_10_MASK  0x00f00000
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_2_CR_TRANS_HIST_10_SHIFT 20
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_2_CR_TRANS_HIST_10_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ2_2 :: CR_TRANS_HIST_11 [19:16] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_2_CR_TRANS_HIST_11_MASK  0x000f0000
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_2_CR_TRANS_HIST_11_SHIFT 16
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_2_CR_TRANS_HIST_11_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ2_2 :: CR_TRANS_HIST_12 [15:12] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_2_CR_TRANS_HIST_12_MASK  0x0000f000
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_2_CR_TRANS_HIST_12_SHIFT 12
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_2_CR_TRANS_HIST_12_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ2_2 :: CR_TRANS_HIST_13 [11:08] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_2_CR_TRANS_HIST_13_MASK  0x00000f00
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_2_CR_TRANS_HIST_13_SHIFT 8
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_2_CR_TRANS_HIST_13_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ2_2 :: CR_TRANS_HIST_14 [07:04] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_2_CR_TRANS_HIST_14_MASK  0x000000f0
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_2_CR_TRANS_HIST_14_SHIFT 4
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_2_CR_TRANS_HIST_14_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ2_2 :: CR_TRANS_HIST_15 [03:00] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_2_CR_TRANS_HIST_15_MASK  0x0000000f
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_2_CR_TRANS_HIST_15_SHIFT 0
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_2_CR_TRANS_HIST_15_DEFAULT 0x00000000

/***************************************************************************
 *PHY_DBG_CLKREQ2_3 - phy_dbg_clkreq2_3
 ***************************************************************************/
/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ2_3 :: RESERVED0 [31:04] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_3_RESERVED0_MASK         0xfffffff0
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_3_RESERVED0_SHIFT        4

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ2_3 :: PCIE_LINK_IN_L12_HOLD [03:03] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_3_PCIE_LINK_IN_L12_HOLD_MASK 0x00000008
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_3_PCIE_LINK_IN_L12_HOLD_SHIFT 3
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_3_PCIE_LINK_IN_L12_HOLD_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ2_3 :: PCIE_LINK_IN_L11_HOLD [02:02] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_3_PCIE_LINK_IN_L11_HOLD_MASK 0x00000004
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_3_PCIE_LINK_IN_L11_HOLD_SHIFT 2
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_3_PCIE_LINK_IN_L11_HOLD_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ2_3 :: PCIE_LINK_IN_L12 [01:01] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_3_PCIE_LINK_IN_L12_MASK  0x00000002
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_3_PCIE_LINK_IN_L12_SHIFT 1
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_3_PCIE_LINK_IN_L12_DEFAULT 0x00000000

/* PCIE_0_RC_PL :: PHY_DBG_CLKREQ2_3 :: PCIE_LINK_IN_L11 [00:00] */
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_3_PCIE_LINK_IN_L11_MASK  0x00000001
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_3_PCIE_LINK_IN_L11_SHIFT 0
#define BCHP_PCIE_0_RC_PL_PHY_DBG_CLKREQ2_3_PCIE_LINK_IN_L11_DEFAULT 0x00000000

/***************************************************************************
 *BUILD_TAG - build_tag
 ***************************************************************************/
/* PCIE_0_RC_PL :: BUILD_TAG :: BUILD_REPOSIT [31:16] */
#define BCHP_PCIE_0_RC_PL_BUILD_TAG_BUILD_REPOSIT_MASK             0xffff0000
#define BCHP_PCIE_0_RC_PL_BUILD_TAG_BUILD_REPOSIT_SHIFT            16
#define BCHP_PCIE_0_RC_PL_BUILD_TAG_BUILD_REPOSIT_DEFAULT          0x00000000

/* PCIE_0_RC_PL :: BUILD_TAG :: BUILD_RELEASE [15:08] */
#define BCHP_PCIE_0_RC_PL_BUILD_TAG_BUILD_RELEASE_MASK             0x0000ff00
#define BCHP_PCIE_0_RC_PL_BUILD_TAG_BUILD_RELEASE_SHIFT            8
#define BCHP_PCIE_0_RC_PL_BUILD_TAG_BUILD_RELEASE_DEFAULT          0x00000000

/* PCIE_0_RC_PL :: BUILD_TAG :: BUILD_PATCH [07:00] */
#define BCHP_PCIE_0_RC_PL_BUILD_TAG_BUILD_PATCH_MASK               0x000000ff
#define BCHP_PCIE_0_RC_PL_BUILD_TAG_BUILD_PATCH_SHIFT              0
#define BCHP_PCIE_0_RC_PL_BUILD_TAG_BUILD_PATCH_DEFAULT            0x00000000

#endif /* #ifndef BCHP_PCIE_0_RC_PL_H__ */

/* End of File */
