<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:53.2253</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.08.10</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0100205</applicationNumber><claimCount>19</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로 기판 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND SEMICONDUCTOR PACKAGE COMPRISING  THE SAME</inventionTitleEng><openDate>2024.02.20</openDate><openNumber>10-2024-0022056</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.08.06</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/13</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 회로 기판은 제1 절연층; 상기 제1 절연층 상에 배치된 제1 회로 패턴층; 및 상기 제1 절연층 및 상기 제1 회로 패턴층 상에 배치된 제2 절연층;을 포함하고, 상기 제2 절연층은 상면 및 하면을 관통하는 캐비티를 포함하고, 상기 제1 회로 패턴층은, 상기 캐비티와 수직으로 중첩된 제1 영역에 배치된 제1 패드; 상기 캐비티와 수직으로 중첩되지 않는 제2 영역에 배치된 제2 패드; 및 상기 제1 영역 및 상기 제2 영역에 배치되고, 상기 제1 패드와 상기 제2 패드 사이를 연결하는 연결 패턴을 포함하고, 상기 캐비티의 측벽의 하단에는, 상기 연결 패턴과 인접하고 상기 제1 절연층 또는 상기 제2 절연층의 내측 방향으로 패인 제1 패임부가 구비된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 절연층;상기 제1 절연층 상에 배치된 제1 회로 패턴층; 및상기 제1 절연층 및 상기 제1 회로 패턴층 상에 배치된 제2 절연층;을 포함하고,상기 제2 절연층은 상면 및 하면을 관통하는 캐비티를 포함하고,상기 제1 회로 패턴층은,상기 캐비티와 수직으로 중첩된 제1 영역에 배치된 제1 패드;상기 캐비티와 수직으로 중첩되지 않는 제2 영역에 배치된 제2 패드; 및상기 제1 영역 및 상기 제2 영역에 배치되고, 상기 제1 패드와 상기 제2 패드 사이를 연결하는 연결 패턴을 포함하고,상기 캐비티의 측벽의 하단에는, 상기 연결 패턴과 인접하고 상기 제1 절연층 또는 상기 제2 절연층의 내측 방향으로 패인 제1 패임부가 구비된,회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 패임부는,상기 캐비티의 바닥면의 테두리 방향을 따라 구비된,회로 기판.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 제1 회로 패턴층은, 상기 제1 절연층의 상면 위로 돌출되고,상기 제1 패임부는,상기 캐비티를 구비한 상기 제2 절연층의 측벽의 하단에서 상기 제2 절연층의 내측 방향으로 패인 부분을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 제1 패임부는,상기 제2 절연층의 상기 측벽의 하단 중 상기 연결 패턴과 수직으로 중첩되지 않는 영역에 구비되는,회로 기판.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 제2 절연층의 측벽의 하단 중 상기 연결 패턴과 수직으로 중첩된 영역에 구비된 제2 패임부를 더 포함하고,상기 제1 패임부와 상기 제2 패임부는 단차를 가지는,회로 기판.</claim></claimInfo><claimInfo><claim>6. 제3항에 있어서,상기 제1 패드, 상기 제2 패드 및 상기 연결 패턴 각각은,상기 제1 절연층 상에 배치된 제1 금속층; 및 상기 제1 금속층 상에 배치된 제2 금속층을 포함하고,상기 제1 패임부의 수직 거리는, 상기 제1 금속층의 두께에 대응되는,회로 기판.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 제1 패임부의 수직 거리 및 상기 제1 금속층의 두께는,1.0㎛ 내지 4.0㎛의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 제1 패임부에 인접한 상기 측벽의 하단으로부터 상기 제1 패임부의 최내측면까지의 제1 수평 거리는, 5㎛ 내지 17㎛의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>9. 제5항에 있어서,상기 제1 패임부에 인접한 상기 측벽의 하단으로부터 상기 제1 패임부의 최내측면까지의 제1 수평 거리는, 상기 제2 패임부에 인접한 상기 측벽의 하단으로부터 상기 제2 패임부의 최내측면까지의 제2 수평 거리보다 작은,회로 기판.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서,상기 제1 패드의 두께는 상기 제2 패드의 두께보다 작은,회로 기판. </claim></claimInfo><claimInfo><claim>11. 제1항에 있어서,상기 연결 패턴은,상기 제1 영역에 배치된 제1 부분과,상기 제2 영역에 배치된 제2 부분과,상기 제1 영역과 상기 제2 영역의 사이의 경계 영역에 대응하는 제3 부분을 포함하고,상기 제3 부분은,상기 제1 부분 또는 상기 제2 부분으로 인접할수록 두께가 증가하는 영역 또는 두께가 감소하는 영역을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서,상기 제1 패드, 상기 제2 패드 및 상기 연결 패턴은 상기 제1 절연층의 상면에 매립되고,상기 제1 절연층의 상기 제1 영역의 상면은, 상기 제1 절연층의 상기 제2 영역의 상면보다 낮게 위치하는,회로 기판.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 제1 패임부는 상기 제1 절연층의 상기 제1 영역의 상면으로부터 상기 제1 절연층의 내측 방향으로 패인 부분을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>14. 제12항에 있어서,상기 제1 패드, 상기 제2 패드 및 상기 연결 패턴 중 적어도 하나는 적어도 다른 하나와 다른 층 구조를 가지는,회로 기판.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 제1 회로 패턴층은 제1 금속층 및 제2 금속층을 포함하고,상기 제1 회로 패턴층의 상기 제1 패드는 상기 제1 금속층을 제외한 제2 금속층을 포함하고,상기 제1 회로 패턴층의 상기 제2 패드는 상기 제1 금속층 및 상기 제2 금속층을 모두 포함하고,상기 연결 패턴은 상기 제2 금속층만을 포함하는 제1 부분과, 상기 제1 및 제2 금속층을 모두 포함하는 제2 부분을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>16. 제1항 내지 제15항 중 어느 한 항에 있어서,상기 캐비티를 구비한 상기 제2 절연층은 열 경화성 수지를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>17. 제1 절연층;상기 제1 절연층 상에 배치되고, 캐비티를 포함하는 제2 절연층;상기 캐비티와 수직으로 중첩된 상기 제1 절연층의 제1 영역 상에 배치된 제1 패드; 상기 캐비티와 수직으로 중첩되지 않는 상기 제1 절연층의 제2 영역 상에 배치된 제2 패드; 및 상기 제1 및 제2 영역 상에 배치되고 상기 제1 및 제2 패드 사이를 직접 연결하는 연결 패턴을 포함하는 회로 패턴층;상기 제1 패드 상에 배치된 접속 부재; 및상기 접속 부재 상에 배치된 연결 부재를 포함하고,상기 캐비티는 상기 제2 절연층의 상면 및 하면을 관통하고,상기 캐비티의 측벽의 하단에는, 상기 캐비티의 바닥면의 테두리 방향을 따라 전체적으로 구비되고, 상기 제1 절연층 또는 상기 제2 절연층의 내측 방향으로 패인 패임부가 구비되는,반도체 패키지.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 캐비티 내에 배치되고 상기 접속 부재 및 상기 연결 부재를 몰딩하는 몰딩 부재를 포함하고,상기 몰딩 부재는 상기 패임부를 채우며 배치된,반도체 패키지.</claim></claimInfo><claimInfo><claim>19. 제17항에 있어서,상기 연결 부재는,인터포저, 반도체 소자, 실리콘 브리지 기판, 및 유기 브리지 기판 중 적어도 하나를 포함하는,반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>SHIN, JONG BAE</engName><name>신종배</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>SIM, WOO SEOP</engName><name>심우섭</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>JEONG, JAE HUN</engName><name>정재훈</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>JUNG, JI CHUL</engName><name>정지철</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.08.10</receiptDate><receiptNumber>1-1-2022-0838413-72</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.08.06</receiptDate><receiptNumber>1-1-2025-0892224-19</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220100205.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9391f06aebe7fd2019b1030f544702405c3599ac874d3e5a2d9b7a4ab3d2eeb02b9f443867007eddfbd27c5e6b7f1079ca44c78996d908d8ea</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf67025ce47d773e106473a30902b19f3b534e0b2bf8016bc1ae1a35ba87334faebcc72ef96c56ea91588aabf1dc5d26d19ffc5e97b62af40e</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>