#ifndef __NPU_GIC600_REG_OFFSET_H__
#define __NPU_GIC600_REG_OFFSET_H__ 
#define SOC_NPU_GIC600_BASE (0xe5c00000)
#define SOC_NPU_GIC600_GICD_CTLR_REG (SOC_NPU_GIC600_BASE + 0x0)
#define SOC_NPU_GIC600_GICD_TYPER_REG (SOC_NPU_GIC600_BASE + 0x4)
#define SOC_NPU_GIC600_GICD_IIDR_REG (SOC_NPU_GIC600_BASE + 0x8)
#define SOC_NPU_GIC600_GICD_SAC_REG (SOC_NPU_GIC600_BASE + 0x24)
#define SOC_NPU_GIC600_GICD_SETSPI_NSR_REG (SOC_NPU_GIC600_BASE + 0x40)
#define SOC_NPU_GIC600_GICD_CLRSPI_NSR_REG (SOC_NPU_GIC600_BASE + 0x48)
#define SOC_NPU_GIC600_GICD_SETSPI_SR_REG (SOC_NPU_GIC600_BASE + 0x50)
#define SOC_NPU_GIC600_GICD_CLRSPI_SR_REG (SOC_NPU_GIC600_BASE + 0x58)
#define SOC_NPU_GIC600_GICD_IGROUPRN_0_REG (SOC_NPU_GIC600_BASE + 0x80)
#define SOC_NPU_GIC600_GICD_IGROUPRN_1_REG (SOC_NPU_GIC600_BASE + 0x84)
#define SOC_NPU_GIC600_GICD_IGROUPRN_2_REG (SOC_NPU_GIC600_BASE + 0x88)
#define SOC_NPU_GIC600_GICD_IGROUPRN_3_REG (SOC_NPU_GIC600_BASE + 0x8C)
#define SOC_NPU_GIC600_GICD_ISENABLERN_0_REG (SOC_NPU_GIC600_BASE + 0x100)
#define SOC_NPU_GIC600_GICD_ISENABLERN_1_REG (SOC_NPU_GIC600_BASE + 0x104)
#define SOC_NPU_GIC600_GICD_ISENABLERN_2_REG (SOC_NPU_GIC600_BASE + 0x108)
#define SOC_NPU_GIC600_GICD_ISENABLERN_3_REG (SOC_NPU_GIC600_BASE + 0x10C)
#define SOC_NPU_GIC600_GICD_ICENABLERN_0_REG (SOC_NPU_GIC600_BASE + 0x180)
#define SOC_NPU_GIC600_GICD_ICENABLERN_1_REG (SOC_NPU_GIC600_BASE + 0x184)
#define SOC_NPU_GIC600_GICD_ICENABLERN_2_REG (SOC_NPU_GIC600_BASE + 0x188)
#define SOC_NPU_GIC600_GICD_ICENABLERN_3_REG (SOC_NPU_GIC600_BASE + 0x18C)
#define SOC_NPU_GIC600_GICD_ISPENDRN_0_REG (SOC_NPU_GIC600_BASE + 0x200)
#define SOC_NPU_GIC600_GICD_ISPENDRN_1_REG (SOC_NPU_GIC600_BASE + 0x204)
#define SOC_NPU_GIC600_GICD_ISPENDRN_2_REG (SOC_NPU_GIC600_BASE + 0x208)
#define SOC_NPU_GIC600_GICD_ISPENDRN_3_REG (SOC_NPU_GIC600_BASE + 0x20C)
#define SOC_NPU_GIC600_GICD_ICPENDRN_0_REG (SOC_NPU_GIC600_BASE + 0x280)
#define SOC_NPU_GIC600_GICD_ICPENDRN_1_REG (SOC_NPU_GIC600_BASE + 0x284)
#define SOC_NPU_GIC600_GICD_ICPENDRN_2_REG (SOC_NPU_GIC600_BASE + 0x288)
#define SOC_NPU_GIC600_GICD_ICPENDRN_3_REG (SOC_NPU_GIC600_BASE + 0x28C)
#define SOC_NPU_GIC600_GICD_ISACTIVERN_0_REG (SOC_NPU_GIC600_BASE + 0x300)
#define SOC_NPU_GIC600_GICD_ISACTIVERN_1_REG (SOC_NPU_GIC600_BASE + 0x304)
#define SOC_NPU_GIC600_GICD_ISACTIVERN_2_REG (SOC_NPU_GIC600_BASE + 0x308)
#define SOC_NPU_GIC600_GICD_ISACTIVERN_3_REG (SOC_NPU_GIC600_BASE + 0x30C)
#define SOC_NPU_GIC600_GICD_ICACTIVERN_0_REG (SOC_NPU_GIC600_BASE + 0x380)
#define SOC_NPU_GIC600_GICD_ICACTIVERN_1_REG (SOC_NPU_GIC600_BASE + 0x384)
#define SOC_NPU_GIC600_GICD_ICACTIVERN_2_REG (SOC_NPU_GIC600_BASE + 0x388)
#define SOC_NPU_GIC600_GICD_ICACTIVERN_3_REG (SOC_NPU_GIC600_BASE + 0x38C)
#define SOC_NPU_GIC600_GICD_IPRIORITYRN_0_REG (SOC_NPU_GIC600_BASE + 0x400)
#define SOC_NPU_GIC600_GICD_IPRIORITYRN_1_REG (SOC_NPU_GIC600_BASE + 0x404)
#define SOC_NPU_GIC600_GICD_IPRIORITYRN_2_REG (SOC_NPU_GIC600_BASE + 0x408)
#define SOC_NPU_GIC600_GICD_IPRIORITYRN_3_REG (SOC_NPU_GIC600_BASE + 0x40C)
#define SOC_NPU_GIC600_GICD_IPRIORITYRN_4_REG (SOC_NPU_GIC600_BASE + 0x410)
#define SOC_NPU_GIC600_GICD_IPRIORITYRN_5_REG (SOC_NPU_GIC600_BASE + 0x414)
#define SOC_NPU_GIC600_GICD_IPRIORITYRN_6_REG (SOC_NPU_GIC600_BASE + 0x418)
#define SOC_NPU_GIC600_GICD_IPRIORITYRN_7_REG (SOC_NPU_GIC600_BASE + 0x41C)
#define SOC_NPU_GIC600_GICD_IPRIORITYRN_8_REG (SOC_NPU_GIC600_BASE + 0x420)
#define SOC_NPU_GIC600_GICD_IPRIORITYRN_9_REG (SOC_NPU_GIC600_BASE + 0x424)
#define SOC_NPU_GIC600_GICD_IPRIORITYRN_10_REG (SOC_NPU_GIC600_BASE + 0x428)
#define SOC_NPU_GIC600_GICD_IPRIORITYRN_11_REG (SOC_NPU_GIC600_BASE + 0x42C)
#define SOC_NPU_GIC600_GICD_IPRIORITYRN_12_REG (SOC_NPU_GIC600_BASE + 0x430)
#define SOC_NPU_GIC600_GICD_IPRIORITYRN_13_REG (SOC_NPU_GIC600_BASE + 0x434)
#define SOC_NPU_GIC600_GICD_IPRIORITYRN_14_REG (SOC_NPU_GIC600_BASE + 0x438)
#define SOC_NPU_GIC600_GICD_IPRIORITYRN_15_REG (SOC_NPU_GIC600_BASE + 0x43C)
#define SOC_NPU_GIC600_GICD_IPRIORITYRN_16_REG (SOC_NPU_GIC600_BASE + 0x440)
#define SOC_NPU_GIC600_GICD_IPRIORITYRN_17_REG (SOC_NPU_GIC600_BASE + 0x444)
#define SOC_NPU_GIC600_GICD_IPRIORITYRN_18_REG (SOC_NPU_GIC600_BASE + 0x448)
#define SOC_NPU_GIC600_GICD_IPRIORITYRN_19_REG (SOC_NPU_GIC600_BASE + 0x44C)
#define SOC_NPU_GIC600_GICD_IPRIORITYRN_20_REG (SOC_NPU_GIC600_BASE + 0x450)
#define SOC_NPU_GIC600_GICD_IPRIORITYRN_21_REG (SOC_NPU_GIC600_BASE + 0x454)
#define SOC_NPU_GIC600_GICD_IPRIORITYRN_22_REG (SOC_NPU_GIC600_BASE + 0x458)
#define SOC_NPU_GIC600_GICD_IPRIORITYRN_23_REG (SOC_NPU_GIC600_BASE + 0x45C)
#define SOC_NPU_GIC600_GICD_IPRIORITYRN_24_REG (SOC_NPU_GIC600_BASE + 0x460)
#define SOC_NPU_GIC600_GICD_IPRIORITYRN_25_REG (SOC_NPU_GIC600_BASE + 0x464)
#define SOC_NPU_GIC600_GICD_IPRIORITYRN_26_REG (SOC_NPU_GIC600_BASE + 0x468)
#define SOC_NPU_GIC600_GICD_IPRIORITYRN_27_REG (SOC_NPU_GIC600_BASE + 0x46C)
#define SOC_NPU_GIC600_GICD_IPRIORITYRN_28_REG (SOC_NPU_GIC600_BASE + 0x470)
#define SOC_NPU_GIC600_GICD_IPRIORITYRN_29_REG (SOC_NPU_GIC600_BASE + 0x474)
#define SOC_NPU_GIC600_GICD_IPRIORITYRN_30_REG (SOC_NPU_GIC600_BASE + 0x478)
#define SOC_NPU_GIC600_GICD_IPRIORITYRN_31_REG (SOC_NPU_GIC600_BASE + 0x47C)
#define SOC_NPU_GIC600_GICD_ITARGETSRN_0_REG (SOC_NPU_GIC600_BASE + 0x800)
#define SOC_NPU_GIC600_GICD_ITARGETSRN_1_REG (SOC_NPU_GIC600_BASE + 0x804)
#define SOC_NPU_GIC600_GICD_ITARGETSRN_2_REG (SOC_NPU_GIC600_BASE + 0x808)
#define SOC_NPU_GIC600_GICD_ITARGETSRN_3_REG (SOC_NPU_GIC600_BASE + 0x80C)
#define SOC_NPU_GIC600_GICD_ITARGETSRN_4_REG (SOC_NPU_GIC600_BASE + 0x810)
#define SOC_NPU_GIC600_GICD_ITARGETSRN_5_REG (SOC_NPU_GIC600_BASE + 0x814)
#define SOC_NPU_GIC600_GICD_ITARGETSRN_6_REG (SOC_NPU_GIC600_BASE + 0x818)
#define SOC_NPU_GIC600_GICD_ITARGETSRN_7_REG (SOC_NPU_GIC600_BASE + 0x81C)
#define SOC_NPU_GIC600_GICD_ITARGETSRN_8_REG (SOC_NPU_GIC600_BASE + 0x820)
#define SOC_NPU_GIC600_GICD_ITARGETSRN_9_REG (SOC_NPU_GIC600_BASE + 0x824)
#define SOC_NPU_GIC600_GICD_ITARGETSRN_10_REG (SOC_NPU_GIC600_BASE + 0x828)
#define SOC_NPU_GIC600_GICD_ITARGETSRN_11_REG (SOC_NPU_GIC600_BASE + 0x82C)
#define SOC_NPU_GIC600_GICD_ITARGETSRN_12_REG (SOC_NPU_GIC600_BASE + 0x830)
#define SOC_NPU_GIC600_GICD_ITARGETSRN_13_REG (SOC_NPU_GIC600_BASE + 0x834)
#define SOC_NPU_GIC600_GICD_ITARGETSRN_14_REG (SOC_NPU_GIC600_BASE + 0x838)
#define SOC_NPU_GIC600_GICD_ITARGETSRN_15_REG (SOC_NPU_GIC600_BASE + 0x83C)
#define SOC_NPU_GIC600_GICD_ITARGETSRN_16_REG (SOC_NPU_GIC600_BASE + 0x840)
#define SOC_NPU_GIC600_GICD_ITARGETSRN_17_REG (SOC_NPU_GIC600_BASE + 0x844)
#define SOC_NPU_GIC600_GICD_ITARGETSRN_18_REG (SOC_NPU_GIC600_BASE + 0x848)
#define SOC_NPU_GIC600_GICD_ITARGETSRN_19_REG (SOC_NPU_GIC600_BASE + 0x84C)
#define SOC_NPU_GIC600_GICD_ITARGETSRN_20_REG (SOC_NPU_GIC600_BASE + 0x850)
#define SOC_NPU_GIC600_GICD_ITARGETSRN_21_REG (SOC_NPU_GIC600_BASE + 0x854)
#define SOC_NPU_GIC600_GICD_ITARGETSRN_22_REG (SOC_NPU_GIC600_BASE + 0x858)
#define SOC_NPU_GIC600_GICD_ITARGETSRN_23_REG (SOC_NPU_GIC600_BASE + 0x85C)
#define SOC_NPU_GIC600_GICD_ITARGETSRN_24_REG (SOC_NPU_GIC600_BASE + 0x860)
#define SOC_NPU_GIC600_GICD_ITARGETSRN_25_REG (SOC_NPU_GIC600_BASE + 0x864)
#define SOC_NPU_GIC600_GICD_ITARGETSRN_26_REG (SOC_NPU_GIC600_BASE + 0x868)
#define SOC_NPU_GIC600_GICD_ITARGETSRN_27_REG (SOC_NPU_GIC600_BASE + 0x86C)
#define SOC_NPU_GIC600_GICD_ITARGETSRN_28_REG (SOC_NPU_GIC600_BASE + 0x870)
#define SOC_NPU_GIC600_GICD_ITARGETSRN_29_REG (SOC_NPU_GIC600_BASE + 0x874)
#define SOC_NPU_GIC600_GICD_ITARGETSRN_30_REG (SOC_NPU_GIC600_BASE + 0x878)
#define SOC_NPU_GIC600_GICD_ITARGETSRN_31_REG (SOC_NPU_GIC600_BASE + 0x87C)
#define SOC_NPU_GIC600_GICD_ICFGRN_0_REG (SOC_NPU_GIC600_BASE + 0xC00)
#define SOC_NPU_GIC600_GICD_ICFGRN_1_REG (SOC_NPU_GIC600_BASE + 0xC04)
#define SOC_NPU_GIC600_GICD_ICFGRN_2_REG (SOC_NPU_GIC600_BASE + 0xC08)
#define SOC_NPU_GIC600_GICD_ICFGRN_3_REG (SOC_NPU_GIC600_BASE + 0xC0C)
#define SOC_NPU_GIC600_GICD_IGRPMODRN_0_REG (SOC_NPU_GIC600_BASE + 0xD00)
#define SOC_NPU_GIC600_GICD_IGRPMODRN_1_REG (SOC_NPU_GIC600_BASE + 0xD04)
#define SOC_NPU_GIC600_GICD_IGRPMODRN_2_REG (SOC_NPU_GIC600_BASE + 0xD08)
#define SOC_NPU_GIC600_GICD_IGRPMODRN_3_REG (SOC_NPU_GIC600_BASE + 0xD0C)
#define SOC_NPU_GIC600_GICD_NSACRN_0_REG (SOC_NPU_GIC600_BASE + 0xE00)
#define SOC_NPU_GIC600_GICD_NSACRN_1_REG (SOC_NPU_GIC600_BASE + 0xE04)
#define SOC_NPU_GIC600_GICD_NSACRN_2_REG (SOC_NPU_GIC600_BASE + 0xE08)
#define SOC_NPU_GIC600_GICD_NSACRN_3_REG (SOC_NPU_GIC600_BASE + 0xE0C)
#define SOC_NPU_GIC600_GICD_SGIR_REG (SOC_NPU_GIC600_BASE + 0xF00)
#define SOC_NPU_GIC600_GICD_CPENDSGIN_0_REG (SOC_NPU_GIC600_BASE + 0xF10)
#define SOC_NPU_GIC600_GICD_CPENDSGIN_1_REG (SOC_NPU_GIC600_BASE + 0xF14)
#define SOC_NPU_GIC600_GICD_CPENDSGIN_2_REG (SOC_NPU_GIC600_BASE + 0xF18)
#define SOC_NPU_GIC600_GICD_CPENDSGIN_3_REG (SOC_NPU_GIC600_BASE + 0xF1C)
#define SOC_NPU_GIC600_GICD_SPENDSGIRN_0_REG (SOC_NPU_GIC600_BASE + 0xF20)
#define SOC_NPU_GIC600_GICD_SPENDSGIRN_1_REG (SOC_NPU_GIC600_BASE + 0xF24)
#define SOC_NPU_GIC600_GICD_SPENDSGIRN_2_REG (SOC_NPU_GIC600_BASE + 0xF28)
#define SOC_NPU_GIC600_GICD_SPENDSGIRN_3_REG (SOC_NPU_GIC600_BASE + 0xF2C)
#define SOC_NPU_GIC600_GICD_IROUTERN_0_REG (SOC_NPU_GIC600_BASE + 0x6000)
#define SOC_NPU_GIC600_GICD_IROUTERN_1_REG (SOC_NPU_GIC600_BASE + 0x6008)
#define SOC_NPU_GIC600_GICD_IROUTERN_2_REG (SOC_NPU_GIC600_BASE + 0x6010)
#define SOC_NPU_GIC600_GICD_IROUTERN_3_REG (SOC_NPU_GIC600_BASE + 0x6018)
#define SOC_NPU_GIC600_GICD_IROUTERN_4_REG (SOC_NPU_GIC600_BASE + 0x6020)
#define SOC_NPU_GIC600_GICD_IROUTERN_5_REG (SOC_NPU_GIC600_BASE + 0x6028)
#define SOC_NPU_GIC600_GICD_IROUTERN_6_REG (SOC_NPU_GIC600_BASE + 0x6030)
#define SOC_NPU_GIC600_GICD_IROUTERN_7_REG (SOC_NPU_GIC600_BASE + 0x6038)
#define SOC_NPU_GIC600_GICD_IROUTERN_8_REG (SOC_NPU_GIC600_BASE + 0x6040)
#define SOC_NPU_GIC600_GICD_IROUTERN_9_REG (SOC_NPU_GIC600_BASE + 0x6048)
#define SOC_NPU_GIC600_GICD_IROUTERN_10_REG (SOC_NPU_GIC600_BASE + 0x6050)
#define SOC_NPU_GIC600_GICD_IROUTERN_11_REG (SOC_NPU_GIC600_BASE + 0x6058)
#define SOC_NPU_GIC600_GICD_IROUTERN_12_REG (SOC_NPU_GIC600_BASE + 0x6060)
#define SOC_NPU_GIC600_GICD_IROUTERN_13_REG (SOC_NPU_GIC600_BASE + 0x6068)
#define SOC_NPU_GIC600_GICD_IROUTERN_14_REG (SOC_NPU_GIC600_BASE + 0x6070)
#define SOC_NPU_GIC600_GICD_IROUTERN_15_REG (SOC_NPU_GIC600_BASE + 0x6078)
#define SOC_NPU_GIC600_GICD_IROUTERN_16_REG (SOC_NPU_GIC600_BASE + 0x6080)
#define SOC_NPU_GIC600_GICD_IROUTERN_17_REG (SOC_NPU_GIC600_BASE + 0x6088)
#define SOC_NPU_GIC600_GICD_IROUTERN_18_REG (SOC_NPU_GIC600_BASE + 0x6090)
#define SOC_NPU_GIC600_GICD_IROUTERN_19_REG (SOC_NPU_GIC600_BASE + 0x6098)
#define SOC_NPU_GIC600_GICD_IROUTERN_20_REG (SOC_NPU_GIC600_BASE + 0x60A0)
#define SOC_NPU_GIC600_GICD_IROUTERN_21_REG (SOC_NPU_GIC600_BASE + 0x60A8)
#define SOC_NPU_GIC600_GICD_IROUTERN_22_REG (SOC_NPU_GIC600_BASE + 0x60B0)
#define SOC_NPU_GIC600_GICD_IROUTERN_23_REG (SOC_NPU_GIC600_BASE + 0x60B8)
#define SOC_NPU_GIC600_GICD_IROUTERN_24_REG (SOC_NPU_GIC600_BASE + 0x60C0)
#define SOC_NPU_GIC600_GICD_IROUTERN_25_REG (SOC_NPU_GIC600_BASE + 0x60C8)
#define SOC_NPU_GIC600_GICD_IROUTERN_26_REG (SOC_NPU_GIC600_BASE + 0x60D0)
#define SOC_NPU_GIC600_GICD_IROUTERN_27_REG (SOC_NPU_GIC600_BASE + 0x60D8)
#define SOC_NPU_GIC600_GICD_IROUTERN_28_REG (SOC_NPU_GIC600_BASE + 0x60E0)
#define SOC_NPU_GIC600_GICD_IROUTERN_29_REG (SOC_NPU_GIC600_BASE + 0x60E8)
#define SOC_NPU_GIC600_GICD_IROUTERN_30_REG (SOC_NPU_GIC600_BASE + 0x60F0)
#define SOC_NPU_GIC600_GICD_IROUTERN_31_REG (SOC_NPU_GIC600_BASE + 0x60F8)
#define SOC_NPU_GIC600_GICD_IROUTERN_32_REG (SOC_NPU_GIC600_BASE + 0x6100)
#define SOC_NPU_GIC600_GICD_IROUTERN_33_REG (SOC_NPU_GIC600_BASE + 0x6108)
#define SOC_NPU_GIC600_GICD_IROUTERN_34_REG (SOC_NPU_GIC600_BASE + 0x6110)
#define SOC_NPU_GIC600_GICD_IROUTERN_35_REG (SOC_NPU_GIC600_BASE + 0x6118)
#define SOC_NPU_GIC600_GICD_IROUTERN_36_REG (SOC_NPU_GIC600_BASE + 0x6120)
#define SOC_NPU_GIC600_GICD_IROUTERN_37_REG (SOC_NPU_GIC600_BASE + 0x6128)
#define SOC_NPU_GIC600_GICD_IROUTERN_38_REG (SOC_NPU_GIC600_BASE + 0x6130)
#define SOC_NPU_GIC600_GICD_IROUTERN_39_REG (SOC_NPU_GIC600_BASE + 0x6138)
#define SOC_NPU_GIC600_GICD_IROUTERN_40_REG (SOC_NPU_GIC600_BASE + 0x6140)
#define SOC_NPU_GIC600_GICD_IROUTERN_41_REG (SOC_NPU_GIC600_BASE + 0x6148)
#define SOC_NPU_GIC600_GICD_IROUTERN_42_REG (SOC_NPU_GIC600_BASE + 0x6150)
#define SOC_NPU_GIC600_GICD_IROUTERN_43_REG (SOC_NPU_GIC600_BASE + 0x6158)
#define SOC_NPU_GIC600_GICD_IROUTERN_44_REG (SOC_NPU_GIC600_BASE + 0x6160)
#define SOC_NPU_GIC600_GICD_IROUTERN_45_REG (SOC_NPU_GIC600_BASE + 0x6168)
#define SOC_NPU_GIC600_GICD_IROUTERN_46_REG (SOC_NPU_GIC600_BASE + 0x6170)
#define SOC_NPU_GIC600_GICD_IROUTERN_47_REG (SOC_NPU_GIC600_BASE + 0x6178)
#define SOC_NPU_GIC600_GICD_IROUTERN_48_REG (SOC_NPU_GIC600_BASE + 0x6180)
#define SOC_NPU_GIC600_GICD_IROUTERN_49_REG (SOC_NPU_GIC600_BASE + 0x6188)
#define SOC_NPU_GIC600_GICD_IROUTERN_50_REG (SOC_NPU_GIC600_BASE + 0x6190)
#define SOC_NPU_GIC600_GICD_IROUTERN_51_REG (SOC_NPU_GIC600_BASE + 0x6198)
#define SOC_NPU_GIC600_GICD_IROUTERN_52_REG (SOC_NPU_GIC600_BASE + 0x61A0)
#define SOC_NPU_GIC600_GICD_IROUTERN_53_REG (SOC_NPU_GIC600_BASE + 0x61A8)
#define SOC_NPU_GIC600_GICD_IROUTERN_54_REG (SOC_NPU_GIC600_BASE + 0x61B0)
#define SOC_NPU_GIC600_GICD_IROUTERN_55_REG (SOC_NPU_GIC600_BASE + 0x61B8)
#define SOC_NPU_GIC600_GICD_IROUTERN_56_REG (SOC_NPU_GIC600_BASE + 0x61C0)
#define SOC_NPU_GIC600_GICD_IROUTERN_57_REG (SOC_NPU_GIC600_BASE + 0x61C8)
#define SOC_NPU_GIC600_GICD_IROUTERN_58_REG (SOC_NPU_GIC600_BASE + 0x61D0)
#define SOC_NPU_GIC600_GICD_IROUTERN_59_REG (SOC_NPU_GIC600_BASE + 0x61D8)
#define SOC_NPU_GIC600_GICD_IROUTERN_60_REG (SOC_NPU_GIC600_BASE + 0x61E0)
#define SOC_NPU_GIC600_GICD_IROUTERN_61_REG (SOC_NPU_GIC600_BASE + 0x61E8)
#define SOC_NPU_GIC600_GICD_IROUTERN_62_REG (SOC_NPU_GIC600_BASE + 0x61F0)
#define SOC_NPU_GIC600_GICD_IROUTERN_63_REG (SOC_NPU_GIC600_BASE + 0x61F8)
#define SOC_NPU_GIC600_GICD_IROUTERN_64_REG (SOC_NPU_GIC600_BASE + 0x6200)
#define SOC_NPU_GIC600_GICD_IROUTERN_65_REG (SOC_NPU_GIC600_BASE + 0x6208)
#define SOC_NPU_GIC600_GICD_IROUTERN_66_REG (SOC_NPU_GIC600_BASE + 0x6210)
#define SOC_NPU_GIC600_GICD_IROUTERN_67_REG (SOC_NPU_GIC600_BASE + 0x6218)
#define SOC_NPU_GIC600_GICD_IROUTERN_68_REG (SOC_NPU_GIC600_BASE + 0x6220)
#define SOC_NPU_GIC600_GICD_IROUTERN_69_REG (SOC_NPU_GIC600_BASE + 0x6228)
#define SOC_NPU_GIC600_GICD_IROUTERN_70_REG (SOC_NPU_GIC600_BASE + 0x6230)
#define SOC_NPU_GIC600_GICD_IROUTERN_71_REG (SOC_NPU_GIC600_BASE + 0x6238)
#define SOC_NPU_GIC600_GICD_IROUTERN_72_REG (SOC_NPU_GIC600_BASE + 0x6240)
#define SOC_NPU_GIC600_GICD_IROUTERN_73_REG (SOC_NPU_GIC600_BASE + 0x6248)
#define SOC_NPU_GIC600_GICD_IROUTERN_74_REG (SOC_NPU_GIC600_BASE + 0x6250)
#define SOC_NPU_GIC600_GICD_IROUTERN_75_REG (SOC_NPU_GIC600_BASE + 0x6258)
#define SOC_NPU_GIC600_GICD_IROUTERN_76_REG (SOC_NPU_GIC600_BASE + 0x6260)
#define SOC_NPU_GIC600_GICD_IROUTERN_77_REG (SOC_NPU_GIC600_BASE + 0x6268)
#define SOC_NPU_GIC600_GICD_IROUTERN_78_REG (SOC_NPU_GIC600_BASE + 0x6270)
#define SOC_NPU_GIC600_GICD_IROUTERN_79_REG (SOC_NPU_GIC600_BASE + 0x6278)
#define SOC_NPU_GIC600_GICD_IROUTERN_80_REG (SOC_NPU_GIC600_BASE + 0x6280)
#define SOC_NPU_GIC600_GICD_IROUTERN_81_REG (SOC_NPU_GIC600_BASE + 0x6288)
#define SOC_NPU_GIC600_GICD_IROUTERN_82_REG (SOC_NPU_GIC600_BASE + 0x6290)
#define SOC_NPU_GIC600_GICD_IROUTERN_83_REG (SOC_NPU_GIC600_BASE + 0x6298)
#define SOC_NPU_GIC600_GICD_IROUTERN_84_REG (SOC_NPU_GIC600_BASE + 0x62A0)
#define SOC_NPU_GIC600_GICD_IROUTERN_85_REG (SOC_NPU_GIC600_BASE + 0x62A8)
#define SOC_NPU_GIC600_GICD_IROUTERN_86_REG (SOC_NPU_GIC600_BASE + 0x62B0)
#define SOC_NPU_GIC600_GICD_IROUTERN_87_REG (SOC_NPU_GIC600_BASE + 0x62B8)
#define SOC_NPU_GIC600_GICD_IROUTERN_88_REG (SOC_NPU_GIC600_BASE + 0x62C0)
#define SOC_NPU_GIC600_GICD_IROUTERN_89_REG (SOC_NPU_GIC600_BASE + 0x62C8)
#define SOC_NPU_GIC600_GICD_IROUTERN_90_REG (SOC_NPU_GIC600_BASE + 0x62D0)
#define SOC_NPU_GIC600_GICD_IROUTERN_91_REG (SOC_NPU_GIC600_BASE + 0x62D8)
#define SOC_NPU_GIC600_GICD_IROUTERN_92_REG (SOC_NPU_GIC600_BASE + 0x62E0)
#define SOC_NPU_GIC600_GICD_IROUTERN_93_REG (SOC_NPU_GIC600_BASE + 0x62E8)
#define SOC_NPU_GIC600_GICD_IROUTERN_94_REG (SOC_NPU_GIC600_BASE + 0x62F0)
#define SOC_NPU_GIC600_GICD_IROUTERN_95_REG (SOC_NPU_GIC600_BASE + 0x62F8)
#define SOC_NPU_GIC600_GICD_CHIPSR_REG (SOC_NPU_GIC600_BASE + 0xC000)
#define SOC_NPU_GIC600_GICD_DCHIPR_REG (SOC_NPU_GIC600_BASE + 0xC004)
#define SOC_NPU_GIC600_GICD_CHIPR0_REG (SOC_NPU_GIC600_BASE + 0xC008)
#define SOC_NPU_GIC600_GICD_CHIPR1_REG (SOC_NPU_GIC600_BASE + 0xC010)
#define SOC_NPU_GIC600_GICD_IERRR_0_REG (SOC_NPU_GIC600_BASE + 0xE100)
#define SOC_NPU_GIC600_GICD_IERRR_1_REG (SOC_NPU_GIC600_BASE + 0xE104)
#define SOC_NPU_GIC600_GICD_IERRR_2_REG (SOC_NPU_GIC600_BASE + 0xE108)
#define SOC_NPU_GIC600_GICD_IERRR_3_REG (SOC_NPU_GIC600_BASE + 0xE10C)
#define SOC_NPU_GIC600_GICR0_CTLR_REG (SOC_NPU_GIC600_BASE + 0x40000)
#define SOC_NPU_GIC600_GICR0_IIDR_REG (SOC_NPU_GIC600_BASE + 0x40004)
#define SOC_NPU_GIC600_GICR0_WAKER_REG (SOC_NPU_GIC600_BASE + 0x40014)
#define SOC_NPU_GIC600_GICR0_PWRR_REG (SOC_NPU_GIC600_BASE + 0x40024)
#define SOC_NPU_GIC600_GICR0_IGROUPR0_REG (SOC_NPU_GIC600_BASE + 0x50080)
#define SOC_NPU_GIC600_GICR0_ISENABLER0_REG (SOC_NPU_GIC600_BASE + 0x50100)
#define SOC_NPU_GIC600_GICR0_ICENABLER0_REG (SOC_NPU_GIC600_BASE + 0x50180)
#define SOC_NPU_GIC600_GICR_ISPENDR0_REG (SOC_NPU_GIC600_BASE + 0x50200)
#define SOC_NPU_GIC600_GICR_ICPENDR0_REG (SOC_NPU_GIC600_BASE + 0x50280)
#define SOC_NPU_GIC600_GICR0_ISACTIVER0_REG (SOC_NPU_GIC600_BASE + 0x50300)
#define SOC_NPU_GIC600_GICR0_ICACTIVER0_REG (SOC_NPU_GIC600_BASE + 0x50380)
#define SOC_NPU_GIC600_GICR0_IPRIORITYRN_REG (SOC_NPU_GIC600_BASE + 0x50400)
#define SOC_NPU_GIC600_GICR0_ICFGR0_REG (SOC_NPU_GIC600_BASE + 0x50C00)
#define SOC_NPU_GIC600_GICR0_ICFGR1_REG (SOC_NPU_GIC600_BASE + 0x50C04)
#define SOC_NPU_GIC600_GICR0_IGRPMODR0_REG (SOC_NPU_GIC600_BASE + 0x50D00)
#define SOC_NPU_GIC600_GICR0_NSACR_REG (SOC_NPU_GIC600_BASE + 0x50E00)
#define SOC_NPU_GIC600_GICR0_MISCSTATUSR_REG (SOC_NPU_GIC600_BASE + 0x5C000)
#define SOC_NPU_GIC600_GICR1_CTLR_REG (SOC_NPU_GIC600_BASE + 0x60000)
#define SOC_NPU_GIC600_GICR1_IIDR_REG (SOC_NPU_GIC600_BASE + 0x60004)
#define SOC_NPU_GIC600_GICR1_WAKER_REG (SOC_NPU_GIC600_BASE + 0x60014)
#define SOC_NPU_GIC600_GICR1_PWRR_REG (SOC_NPU_GIC600_BASE + 0x60024)
#define SOC_NPU_GIC600_GICR1_IGROUPR0_REG (SOC_NPU_GIC600_BASE + 0x70080)
#define SOC_NPU_GIC600_GICR1_ISENABLER0_REG (SOC_NPU_GIC600_BASE + 0x70100)
#define SOC_NPU_GIC600_GICR1_ICENABLER0_REG (SOC_NPU_GIC600_BASE + 0x70180)
#define SOC_NPU_GIC600_GICR1_ISPENDR0_REG (SOC_NPU_GIC600_BASE + 0x70200)
#define SOC_NPU_GIC600_GICR1_ICPENDR0_REG (SOC_NPU_GIC600_BASE + 0x70280)
#define SOC_NPU_GIC600_GICR1_ISACTIVER0_REG (SOC_NPU_GIC600_BASE + 0x70300)
#define SOC_NPU_GIC600_GICR1_ICACTIVER0_REG (SOC_NPU_GIC600_BASE + 0x70380)
#define SOC_NPU_GIC600_GICR1_IPRIORITYRN_REG (SOC_NPU_GIC600_BASE + 0x70400)
#define SOC_NPU_GIC600_GICR1_ICFGR0_REG (SOC_NPU_GIC600_BASE + 0x70C00)
#define SOC_NPU_GIC600_GICR1_ICFGR1_REG (SOC_NPU_GIC600_BASE + 0x70C04)
#define SOC_NPU_GIC600_GICR1_IGRPMODR0_REG (SOC_NPU_GIC600_BASE + 0x70D00)
#define SOC_NPU_GIC600_GICR1_NSACR_REG (SOC_NPU_GIC600_BASE + 0x70E00)
#define SOC_NPU_GIC600_GICR1_MISCSTATUSR_REG (SOC_NPU_GIC600_BASE + 0x7C000)
#endif
