# Microprocessor without Interlocked Pipeline Stages (MIPS)

Proyek ini mensimulasikan MIPS menggunakan bahasa verilog dengan referensi 

Lihat Rangkuman Arsitektur Prosesor MIPS https://docs.google.com/document/d/1pAXqmZG_dCCwxrkT2Vopft7MBVUdl0mRUUSVTXJz1RQ/edit?usp=sharing

## ðŸ“¦ Dependencies
- Icarus Verilog (`iverilog`, `vvp`)
- GTKWave

# Daftar Pembuat
| Nama                        | NIM                |  
|-----------------------------|--------------------|
| Achmad Muhajir              | 22/500339/TK/54838 |
| Avicena Taufik Nur Karim    | 20/460169/TK/50758 |
| Jonatan Riverino Nugroho    | 22/493272/TK/54027 |
| Kyla Lavinia Aisha Suryanto | 22/492901/TK/53961 |
| Laila Nur Rizqi Tasnimiyah  | 22/493690/TK/54095 |
| Muhammmad Shafa Adhitiya    | 22/496402/TK/54378 |
| Ricky Tanuwijaya            | 21/477506/TK/52592 |
| Shofi Na'ila Haniefah       | 22/502927/TK/54923 |
