////////////////////////////////////////////////////////////////////////////////
// Copyright (c) 1995-2013 Xilinx, Inc.  All rights reserved.
////////////////////////////////////////////////////////////////////////////////
//   ____  ____ 
//  /   /\/   / 
// /___/  \  /    Vendor: Xilinx 
// \   \   \/     Version : 14.7
//  \   \         Application : 
//  /   /         Filename : xil_1408_39
// /___/   /\     Timestamp : 03/04/2019 00:45:56
// \   \  /  \ 
//  \___\/\___\ 
//
//Command: 
//Design Name: 
//
`timescale 1ns / 1ps

module RAM_B(addra, 
             clka, 
             dina, 
             wea, 
             douta);

    input [9:0] addra;
    input clka;
    input [31:0] dina;
    input [0:0] wea;
   output [31:0] douta;
   
   
endmodule
