Analysis & Synthesis report for Top
Sat Dec 03 00:21:20 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Registers Removed During Synthesis
  9. General Register Statistics
 10. Multiplexer Restructuring Statistics (Restructuring Performed)
 11. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|ASR65:U5_ASR65"
 12. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|ASR65:U4_ASR65"
 13. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|ASR65:U3_ASR65"
 14. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32"
 15. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65"
 16. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65"
 17. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32"
 18. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U7_cla4"
 19. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U1_alu32|ASR32:U10_ASR32"
 20. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U1_alu32|LSR32:U9_LSR32|mx4:U31_mx4"
 21. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U1_alu32|LSR32:U9_LSR32|mx4:U30_mx4"
 22. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U1_alu32|LSR32:U9_LSR32|mx4:U29_mx4"
 23. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U1_alu32|LSR32:U9_LSR32"
 24. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U1_alu32|LSL32:U8_LSL32|mx4:U2_mx4"
 25. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U1_alu32|LSL32:U8_LSL32|mx4:U1_mx4"
 26. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U1_alu32|LSL32:U8_LSL32|mx4:U0_mx4"
 27. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U1_alu32|LSL32:U8_LSL32"
 28. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U1_alu32|_greaterthan:U7_greaterthan|cla33:U3_cla33"
 29. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U1_alu32|_greaterthan:U7_greaterthan|cla33:U2_cla33"
 30. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U1_alu32|_lessthan:U6_lessthan|cla33:U1_cla33"
 31. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U1_alu32|_lessthan:U6_lessthan|cla33:U0_cla33|fa_v2:U8_fa_v2"
 32. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U1_alu32|_lessthan:U6_lessthan|cla33:U0_cla33"
 33. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|mx2_32bits:U3_mx2_32bits"
 34. Port Connectivity Checks: "BUS:U0_BUS|mx3_32bits:U4_mx3_32bits"
 35. Post-Synthesis Netlist Statistics for Top Partition
 36. Elapsed Time Per Partition
 37. Analysis & Synthesis Messages
 38. Analysis & Synthesis Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                  ;
+---------------------------------+---------------------------------------------+
; Analysis & Synthesis Status     ; Successful - Sat Dec 03 00:21:20 2022       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; Top                                         ;
; Top-level Entity Name           ; Top                                         ;
; Family                          ; Cyclone V                                   ;
; Logic utilization (in ALMs)     ; N/A                                         ;
; Total registers                 ; 1474                                        ;
; Total pins                      ; 77                                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0                                           ;
; Total DSP Blocks                ; 0                                           ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0                                           ;
; Total DLLs                      ; 0                                           ;
+---------------------------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                             ;
+---------------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                          ; Setting            ; Default Value      ;
+---------------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                          ; 5CSXFC6D6F31C6     ;                    ;
; Top-level entity name                                                           ; Top                ; Top                ;
; Family name                                                                     ; Cyclone V          ; Cyclone V          ;
; Use smart compilation                                                           ; Off                ; Off                ;
; Enable parallel Assembler and Timing Analyzer during compilation                ; On                 ; On                 ;
; Enable compact report table                                                     ; Off                ; Off                ;
; Restructure Multiplexers                                                        ; Auto               ; Auto               ;
; MLAB Add Timing Constraints For Mixed-Port Feed-Through Mode Setting Don't Care ; Off                ; Off                ;
; Create Debugging Nodes for IP Cores                                             ; Off                ; Off                ;
; Preserve fewer node names                                                       ; On                 ; On                 ;
; Intel FPGA IP Evaluation Mode                                                   ; Enable             ; Enable             ;
; Verilog Version                                                                 ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                                    ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                        ; Auto               ; Auto               ;
; Safe State Machine                                                              ; Off                ; Off                ;
; Extract Verilog State Machines                                                  ; On                 ; On                 ;
; Extract VHDL State Machines                                                     ; On                 ; On                 ;
; Ignore Verilog initial constructs                                               ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                      ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                                  ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                         ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                       ; On                 ; On                 ;
; Parallel Synthesis                                                              ; On                 ; On                 ;
; DSP Block Balancing                                                             ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                              ; On                 ; On                 ;
; Power-Up Don't Care                                                             ; On                 ; On                 ;
; Remove Redundant Logic Cells                                                    ; Off                ; Off                ;
; Remove Duplicate Registers                                                      ; On                 ; On                 ;
; Ignore CARRY Buffers                                                            ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                          ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                           ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                       ; Off                ; Off                ;
; Ignore LCELL Buffers                                                            ; Off                ; Off                ;
; Ignore SOFT Buffers                                                             ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                                  ; Off                ; Off                ;
; Optimization Technique                                                          ; Balanced           ; Balanced           ;
; Carry Chain Length                                                              ; 70                 ; 70                 ;
; Auto Carry Chains                                                               ; On                 ; On                 ;
; Auto Open-Drain Pins                                                            ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                           ; Off                ; Off                ;
; Auto ROM Replacement                                                            ; On                 ; On                 ;
; Auto RAM Replacement                                                            ; On                 ; On                 ;
; Auto DSP Block Replacement                                                      ; On                 ; On                 ;
; Auto Shift Register Replacement                                                 ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                                 ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                                   ; On                 ; On                 ;
; Strict RAM Replacement                                                          ; Off                ; Off                ;
; Allow Synchronous Control Signals                                               ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                           ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                              ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                              ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                                   ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                             ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                               ; Off                ; Off                ;
; Timing-Driven Synthesis                                                         ; On                 ; On                 ;
; Report Parameter Settings                                                       ; On                 ; On                 ;
; Report Source Assignments                                                       ; On                 ; On                 ;
; Report Connectivity Checks                                                      ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                              ; Off                ; Off                ;
; Synchronization Register Chain Length                                           ; 3                  ; 3                  ;
; Power Optimization During Synthesis                                             ; Normal compilation ; Normal compilation ;
; HDL message level                                                               ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                                 ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                        ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                              ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                       ; 100                ; 100                ;
; Clock MUX Protection                                                            ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                     ; Off                ; Off                ;
; Block Design Naming                                                             ; Auto               ; Auto               ;
; SDC constraint protection                                                       ; Off                ; Off                ;
; Synthesis Effort                                                                ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal                    ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                            ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                              ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                     ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                          ; On                 ; On                 ;
; Automatic Parallel Synthesis                                                    ; On                 ; On                 ;
; Partial Reconfiguration Bitstream ID                                            ; Off                ; Off                ;
+---------------------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.0%      ;
;     Processor 3            ;   0.0%      ;
;     Processor 4            ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                   ;
+----------------------------------+-----------------+------------------------+--------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type              ; File Name with Absolute Path                     ; Library ;
+----------------------------------+-----------------+------------------------+--------------------------------------------------+---------+
; ASR65.v                          ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/project/ASR65.v           ;         ;
; mx4.v                            ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/project/mx4.v             ;         ;
; mx2.v                            ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/project/mx2.v             ;         ;
; _8_to_1_MUX.v                    ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/project/_8_to_1_MUX.v     ;         ;
; read_operation.v                 ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/project/read_operation.v  ;         ;
; multiplier.v                     ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/project/multiplier.v      ;         ;
; LSR32.v                          ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/project/LSR32.v           ;         ;
; LSL32.v                          ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/project/LSL32.v           ;         ;
; ASR32.v                          ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/project/ASR32.v           ;         ;
; mx16_32bits.v                    ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/project/mx16_32bits.v     ;         ;
; cla32.v                          ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/project/cla32.v           ;         ;
; mx2_32bits.v                     ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/project/mx2_32bits.v      ;         ;
; fa_v2.v                          ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/project/fa_v2.v           ;         ;
; clb4.v                           ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/project/clb4.v            ;         ;
; cla4.v                           ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/project/cla4.v            ;         ;
; alu32.v                          ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/project/alu32.v           ;         ;
; register32_r_en.v                ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/project/register32_r_en.v ;         ;
; gates.v                          ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/project/gates.v           ;         ;
; register1.v                      ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/project/register1.v       ;         ;
; Top.v                            ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/project/Top.v             ;         ;
; ALUwMul.v                        ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/project/ALUwMul.v         ;         ;
; BUS.v                            ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/project/BUS.v             ;         ;
; ram.v                            ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/project/ram.v             ;         ;
; BUS_addr.v                       ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/project/BUS_addr.v        ;         ;
; mx3_32bits.v                     ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/project/mx3_32bits.v      ;         ;
; cla33.v                          ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/project/cla33.v           ;         ;
; cla65.v                          ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/project/cla65.v           ;         ;
+----------------------------------+-----------------+------------------------+--------------------------------------------------+---------+


+---------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary             ;
+---------------------------------------------+-----------+
; Resource                                    ; Usage     ;
+---------------------------------------------+-----------+
; Estimate of Logic utilization (ALMs needed) ; 1248      ;
;                                             ;           ;
; Combinational ALUT usage for logic          ; 1150      ;
;     -- 7 input functions                    ; 282       ;
;     -- 6 input functions                    ; 284       ;
;     -- 5 input functions                    ; 197       ;
;     -- 4 input functions                    ; 164       ;
;     -- <=3 input functions                  ; 223       ;
;                                             ;           ;
; Dedicated logic registers                   ; 1474      ;
;                                             ;           ;
; I/O pins                                    ; 77        ;
;                                             ;           ;
; Total DSP Blocks                            ; 0         ;
;                                             ;           ;
; Maximum fan-out node                        ; clk~input ;
; Maximum fan-out                             ; 1474      ;
; Total fan-out                               ; 12293     ;
; Average fan-out                             ; 4.43      ;
+---------------------------------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                        ;
+---------------------------------------------+---------------------+---------------------------+-------------------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
; Compilation Hierarchy Node                  ; Combinational ALUTs ; Dedicated Logic Registers ; Block Memory Bits ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                ; Entity Name     ; Library Name ;
+---------------------------------------------+---------------------+---------------------------+-------------------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
; |Top                                        ; 1150 (1)            ; 1474 (0)                  ; 0                 ; 0          ; 77   ; 0            ; |Top                                                                                                               ; Top             ; work         ;
;    |ALUwMul:U2_ALUwMul|                     ; 686 (49)            ; 415 (0)                   ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul                                                                                            ; ALUwMul         ; work         ;
;       |_and2:U0_and2|                       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|_and2:U0_and2                                                                              ; _and2           ; work         ;
;       |alu32:U1_alu32|                      ; 287 (0)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32                                                                             ; alu32           ; work         ;
;          |_greaterthan:U7_greaterthan|      ; 18 (18)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|_greaterthan:U7_greaterthan                                                 ; _greaterthan    ; work         ;
;          |_lessthan:U6_lessthan|            ; 27 (27)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|_lessthan:U6_lessthan                                                       ; _lessthan       ; work         ;
;          |cla32:U7_cla32_addsub|            ; 75 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub                                                       ; cla32           ; work         ;
;             |cla4:U0_cla4|                  ; 7 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U0_cla4                                          ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 4 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U0_cla4|clb4:U4_clb                              ; clb4            ; work         ;
;                   |_or2:U2_or2|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U0_cla4|clb4:U4_clb|_or2:U2_or2                  ; _or2            ; work         ;
;                   |_or3:C2_or3|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U0_cla4|clb4:U4_clb|_or3:C2_or3                  ; _or3            ; work         ;
;                   |_or5:Co_or5|             ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U0_cla4|clb4:U4_clb|_or5:Co_or5                  ; _or5            ; work         ;
;                |fa_v2:U1_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U0_cla4|fa_v2:U1_fa                              ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U0_cla4|fa_v2:U1_fa|_xor2:xor2_2                 ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U0_cla4|fa_v2:U1_fa|_xor2:xor2_2|_or2:or2_y      ; _or2            ; work         ;
;                |fa_v2:U2_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U0_cla4|fa_v2:U2_fa                              ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U0_cla4|fa_v2:U2_fa|_xor2:xor2_2                 ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U0_cla4|fa_v2:U2_fa|_xor2:xor2_2|_or2:or2_y      ; _or2            ; work         ;
;                |fa_v2:U3_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U0_cla4|fa_v2:U3_fa                              ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U0_cla4|fa_v2:U3_fa|_xor2:xor2_2                 ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U0_cla4|fa_v2:U3_fa|_xor2:xor2_2|_or2:or2_y      ; _or2            ; work         ;
;             |cla4:U1_cla4|                  ; 10 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U1_cla4                                          ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 6 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U1_cla4|clb4:U4_clb                              ; clb4            ; work         ;
;                   |_or2:U1_or2|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U1_cla4|clb4:U4_clb|_or2:U1_or2                  ; _or2            ; work         ;
;                   |_or3:C2_or3|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U1_cla4|clb4:U4_clb|_or3:C2_or3                  ; _or3            ; work         ;
;                   |_or4:C3_or4|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U1_cla4|clb4:U4_clb|_or4:C3_or4                  ; _or4            ; work         ;
;                   |_or5:Co_or5|             ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U1_cla4|clb4:U4_clb|_or5:Co_or5                  ; _or5            ; work         ;
;                |fa_v2:U0_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U1_cla4|fa_v2:U0_fa                              ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U1_cla4|fa_v2:U0_fa|_xor2:xor2_2                 ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U1_cla4|fa_v2:U0_fa|_xor2:xor2_2|_or2:or2_y      ; _or2            ; work         ;
;                |fa_v2:U1_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U1_cla4|fa_v2:U1_fa                              ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U1_cla4|fa_v2:U1_fa|_xor2:xor2_2                 ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U1_cla4|fa_v2:U1_fa|_xor2:xor2_2|_or2:or2_y      ; _or2            ; work         ;
;                |fa_v2:U2_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U1_cla4|fa_v2:U2_fa                              ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U1_cla4|fa_v2:U2_fa|_xor2:xor2_2                 ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U1_cla4|fa_v2:U2_fa|_xor2:xor2_2|_or2:or2_y      ; _or2            ; work         ;
;                |fa_v2:U3_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U1_cla4|fa_v2:U3_fa                              ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U1_cla4|fa_v2:U3_fa|_xor2:xor2_2                 ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U1_cla4|fa_v2:U3_fa|_xor2:xor2_2|_or2:or2_y      ; _or2            ; work         ;
;             |cla4:U2_cla4|                  ; 10 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U2_cla4                                          ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 6 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U2_cla4|clb4:U4_clb                              ; clb4            ; work         ;
;                   |_or2:U1_or2|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U2_cla4|clb4:U4_clb|_or2:U1_or2                  ; _or2            ; work         ;
;                   |_or3:C2_or3|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U2_cla4|clb4:U4_clb|_or3:C2_or3                  ; _or3            ; work         ;
;                   |_or4:C3_or4|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U2_cla4|clb4:U4_clb|_or4:C3_or4                  ; _or4            ; work         ;
;                   |_or5:Co_or5|             ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U2_cla4|clb4:U4_clb|_or5:Co_or5                  ; _or5            ; work         ;
;                |fa_v2:U0_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U2_cla4|fa_v2:U0_fa                              ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U2_cla4|fa_v2:U0_fa|_xor2:xor2_2                 ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U2_cla4|fa_v2:U0_fa|_xor2:xor2_2|_or2:or2_y      ; _or2            ; work         ;
;                |fa_v2:U1_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U2_cla4|fa_v2:U1_fa                              ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U2_cla4|fa_v2:U1_fa|_xor2:xor2_2                 ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U2_cla4|fa_v2:U1_fa|_xor2:xor2_2|_or2:or2_y      ; _or2            ; work         ;
;                |fa_v2:U2_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U2_cla4|fa_v2:U2_fa                              ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U2_cla4|fa_v2:U2_fa|_xor2:xor2_2                 ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U2_cla4|fa_v2:U2_fa|_xor2:xor2_2|_or2:or2_y      ; _or2            ; work         ;
;                |fa_v2:U3_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U2_cla4|fa_v2:U3_fa                              ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U2_cla4|fa_v2:U3_fa|_xor2:xor2_2                 ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U2_cla4|fa_v2:U3_fa|_xor2:xor2_2|_or2:or2_y      ; _or2            ; work         ;
;             |cla4:U3_cla4|                  ; 10 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U3_cla4                                          ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 6 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U3_cla4|clb4:U4_clb                              ; clb4            ; work         ;
;                   |_and2:U1_and2|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U3_cla4|clb4:U4_clb|_and2:U1_and2                ; _and2           ; work         ;
;                   |_or2:U1_or2|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U3_cla4|clb4:U4_clb|_or2:U1_or2                  ; _or2            ; work         ;
;                   |_or3:C2_or3|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U3_cla4|clb4:U4_clb|_or3:C2_or3                  ; _or3            ; work         ;
;                   |_or4:C3_or4|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U3_cla4|clb4:U4_clb|_or4:C3_or4                  ; _or4            ; work         ;
;                   |_or5:Co_or5|             ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U3_cla4|clb4:U4_clb|_or5:Co_or5                  ; _or5            ; work         ;
;                |fa_v2:U0_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U3_cla4|fa_v2:U0_fa                              ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U3_cla4|fa_v2:U0_fa|_xor2:xor2_2                 ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U3_cla4|fa_v2:U0_fa|_xor2:xor2_2|_or2:or2_y      ; _or2            ; work         ;
;                |fa_v2:U1_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U3_cla4|fa_v2:U1_fa                              ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U3_cla4|fa_v2:U1_fa|_xor2:xor2_2                 ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U3_cla4|fa_v2:U1_fa|_xor2:xor2_2|_or2:or2_y      ; _or2            ; work         ;
;                |fa_v2:U2_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U3_cla4|fa_v2:U2_fa                              ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U3_cla4|fa_v2:U2_fa|_xor2:xor2_2                 ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U3_cla4|fa_v2:U2_fa|_xor2:xor2_2|_or2:or2_y      ; _or2            ; work         ;
;                |fa_v2:U3_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U3_cla4|fa_v2:U3_fa                              ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U3_cla4|fa_v2:U3_fa|_xor2:xor2_2                 ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U3_cla4|fa_v2:U3_fa|_xor2:xor2_2|_or2:or2_y      ; _or2            ; work         ;
;             |cla4:U4_cla4|                  ; 12 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U4_cla4                                          ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 8 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U4_cla4|clb4:U4_clb                              ; clb4            ; work         ;
;                   |_or2:U1_or2|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U4_cla4|clb4:U4_clb|_or2:U1_or2                  ; _or2            ; work         ;
;                   |_or3:C2_or3|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U4_cla4|clb4:U4_clb|_or3:C2_or3                  ; _or3            ; work         ;
;                   |_or4:C3_or4|             ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U4_cla4|clb4:U4_clb|_or4:C3_or4                  ; _or4            ; work         ;
;                   |_or5:Co_or5|             ; 4 (4)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U4_cla4|clb4:U4_clb|_or5:Co_or5                  ; _or5            ; work         ;
;                |fa_v2:U0_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U4_cla4|fa_v2:U0_fa                              ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U4_cla4|fa_v2:U0_fa|_xor2:xor2_2                 ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U4_cla4|fa_v2:U0_fa|_xor2:xor2_2|_or2:or2_y      ; _or2            ; work         ;
;                |fa_v2:U1_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U4_cla4|fa_v2:U1_fa                              ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U4_cla4|fa_v2:U1_fa|_xor2:xor2_2                 ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U4_cla4|fa_v2:U1_fa|_xor2:xor2_2|_or2:or2_y      ; _or2            ; work         ;
;                |fa_v2:U2_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U4_cla4|fa_v2:U2_fa                              ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U4_cla4|fa_v2:U2_fa|_xor2:xor2_2                 ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U4_cla4|fa_v2:U2_fa|_xor2:xor2_2|_or2:or2_y      ; _or2            ; work         ;
;                |fa_v2:U3_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U4_cla4|fa_v2:U3_fa                              ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U4_cla4|fa_v2:U3_fa|_xor2:xor2_2                 ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U4_cla4|fa_v2:U3_fa|_xor2:xor2_2|_or2:or2_y      ; _or2            ; work         ;
;             |cla4:U5_cla4|                  ; 11 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U5_cla4                                          ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 6 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U5_cla4|clb4:U4_clb                              ; clb4            ; work         ;
;                   |_or2:U1_or2|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U5_cla4|clb4:U4_clb|_or2:U1_or2                  ; _or2            ; work         ;
;                   |_or3:C2_or3|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U5_cla4|clb4:U4_clb|_or3:C2_or3                  ; _or3            ; work         ;
;                   |_or4:C3_or4|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U5_cla4|clb4:U4_clb|_or4:C3_or4                  ; _or4            ; work         ;
;                   |_or5:Co_or5|             ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U5_cla4|clb4:U4_clb|_or5:Co_or5                  ; _or5            ; work         ;
;                |fa_v2:U0_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U5_cla4|fa_v2:U0_fa                              ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U5_cla4|fa_v2:U0_fa|_xor2:xor2_2                 ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U5_cla4|fa_v2:U0_fa|_xor2:xor2_2|_or2:or2_y      ; _or2            ; work         ;
;                |fa_v2:U1_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U5_cla4|fa_v2:U1_fa                              ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U5_cla4|fa_v2:U1_fa|_xor2:xor2_2                 ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U5_cla4|fa_v2:U1_fa|_xor2:xor2_2|_or2:or2_y      ; _or2            ; work         ;
;                |fa_v2:U2_fa|                ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U5_cla4|fa_v2:U2_fa                              ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U5_cla4|fa_v2:U2_fa|_xor2:xor2_2                 ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U5_cla4|fa_v2:U2_fa|_xor2:xor2_2|_or2:or2_y      ; _or2            ; work         ;
;                |fa_v2:U3_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U5_cla4|fa_v2:U3_fa                              ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U5_cla4|fa_v2:U3_fa|_xor2:xor2_2                 ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U5_cla4|fa_v2:U3_fa|_xor2:xor2_2|_or2:or2_y      ; _or2            ; work         ;
;             |cla4:U6_cla4|                  ; 10 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U6_cla4                                          ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 6 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U6_cla4|clb4:U4_clb                              ; clb4            ; work         ;
;                   |_and2:U1_and2|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U6_cla4|clb4:U4_clb|_and2:U1_and2                ; _and2           ; work         ;
;                   |_or2:U1_or2|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U6_cla4|clb4:U4_clb|_or2:U1_or2                  ; _or2            ; work         ;
;                   |_or2:U2_or2|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U6_cla4|clb4:U4_clb|_or2:U2_or2                  ; _or2            ; work         ;
;                   |_or3:C2_or3|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U6_cla4|clb4:U4_clb|_or3:C2_or3                  ; _or3            ; work         ;
;                   |_or5:Co_or5|             ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U6_cla4|clb4:U4_clb|_or5:Co_or5                  ; _or5            ; work         ;
;                |fa_v2:U0_fa|                ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U6_cla4|fa_v2:U0_fa                              ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U6_cla4|fa_v2:U0_fa|_xor2:xor2_2                 ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U6_cla4|fa_v2:U0_fa|_xor2:xor2_2|_or2:or2_y      ; _or2            ; work         ;
;                |fa_v2:U1_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U6_cla4|fa_v2:U1_fa                              ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U6_cla4|fa_v2:U1_fa|_xor2:xor2_2                 ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U6_cla4|fa_v2:U1_fa|_xor2:xor2_2|_or2:or2_y      ; _or2            ; work         ;
;                |fa_v2:U2_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U6_cla4|fa_v2:U2_fa                              ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U6_cla4|fa_v2:U2_fa|_xor2:xor2_2                 ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U6_cla4|fa_v2:U2_fa|_xor2:xor2_2|_or2:or2_y      ; _or2            ; work         ;
;             |cla4:U7_cla4|                  ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U7_cla4                                          ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 4 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U7_cla4|clb4:U4_clb                              ; clb4            ; work         ;
;                   |_and2:C2_and2|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U7_cla4|clb4:U4_clb|_and2:C2_and2                ; _and2           ; work         ;
;                   |_or2:C1_or2|             ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U7_cla4|clb4:U4_clb|_or2:C1_or2                  ; _or2            ; work         ;
;                   |_or4:C3_or4|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U7_cla4|clb4:U4_clb|_or4:C3_or4                  ; _or4            ; work         ;
;                |fa_v2:U3_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U7_cla4|fa_v2:U3_fa                              ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U7_cla4|fa_v2:U3_fa|_xor2:xor2_2                 ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U7_cla4|fa_v2:U3_fa|_xor2:xor2_2|_or2:or2_y      ; _or2            ; work         ;
;          |mx16_32bits:U8_mx16_32bits|       ; 156 (0)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|mx16_32bits:U8_mx16_32bits                                                  ; mx16_32bits     ; work         ;
;             |mx2_32bits:U10_mx2_32bits|     ; 30 (30)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|mx16_32bits:U8_mx16_32bits|mx2_32bits:U10_mx2_32bits                        ; mx2_32bits      ; work         ;
;             |mx2_32bits:U11_mx2_32bits|     ; 11 (11)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|mx16_32bits:U8_mx16_32bits|mx2_32bits:U11_mx2_32bits                        ; mx2_32bits      ; work         ;
;             |mx2_32bits:U14_mx2_32bits|     ; 53 (53)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|mx16_32bits:U8_mx16_32bits|mx2_32bits:U14_mx2_32bits                        ; mx2_32bits      ; work         ;
;             |mx2_32bits:U8_mx2_32bits|      ; 28 (28)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|mx16_32bits:U8_mx16_32bits|mx2_32bits:U8_mx2_32bits                         ; mx2_32bits      ; work         ;
;             |mx2_32bits:U9_mx2_32bits|      ; 34 (34)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|mx16_32bits:U8_mx16_32bits|mx2_32bits:U9_mx2_32bits                         ; mx2_32bits      ; work         ;
;          |mx2_32bits:U6_mx2_32bits|         ; 11 (11)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U1_alu32|mx2_32bits:U6_mx2_32bits                                                    ; mx2_32bits      ; work         ;
;       |multiplier:U2_multiplier|            ; 334 (136)           ; 160 (160)                 ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier                                                                   ; multiplier      ; work         ;
;          |cla32:U0_cla32|                   ; 40 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32                                                    ; cla32           ; work         ;
;             |cla4:U0_cla4|                  ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U0_cla4                                       ; cla4            ; work         ;
;                |fa_v2:U1_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U0_cla4|fa_v2:U1_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_1|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U0_cla4|fa_v2:U1_fa|_xor2:xor2_1              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U0_cla4|fa_v2:U1_fa|_xor2:xor2_1|_or2:or2_y   ; _or2            ; work         ;
;                |fa_v2:U2_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U0_cla4|fa_v2:U2_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_1|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U0_cla4|fa_v2:U2_fa|_xor2:xor2_1              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U0_cla4|fa_v2:U2_fa|_xor2:xor2_1|_or2:or2_y   ; _or2            ; work         ;
;                |fa_v2:U3_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U0_cla4|fa_v2:U3_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_1|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U0_cla4|fa_v2:U3_fa|_xor2:xor2_1              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U0_cla4|fa_v2:U3_fa|_xor2:xor2_1|_or2:or2_y   ; _or2            ; work         ;
;             |cla4:U1_cla4|                  ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U1_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U1_cla4|clb4:U4_clb                           ; clb4            ; work         ;
;                   |_and2:C1_and2|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U1_cla4|clb4:U4_clb|_and2:C1_and2             ; _and2           ; work         ;
;                |fa_v2:U0_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U1_cla4|fa_v2:U0_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_1|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U1_cla4|fa_v2:U0_fa|_xor2:xor2_1              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U1_cla4|fa_v2:U0_fa|_xor2:xor2_1|_or2:or2_y   ; _or2            ; work         ;
;                |fa_v2:U1_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U1_cla4|fa_v2:U1_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_1|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U1_cla4|fa_v2:U1_fa|_xor2:xor2_1              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U1_cla4|fa_v2:U1_fa|_xor2:xor2_1|_or2:or2_y   ; _or2            ; work         ;
;                |fa_v2:U2_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U1_cla4|fa_v2:U2_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_1|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U1_cla4|fa_v2:U2_fa|_xor2:xor2_1              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U1_cla4|fa_v2:U2_fa|_xor2:xor2_1|_or2:or2_y   ; _or2            ; work         ;
;                |fa_v2:U3_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U1_cla4|fa_v2:U3_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_1|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U1_cla4|fa_v2:U3_fa|_xor2:xor2_1              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U1_cla4|fa_v2:U3_fa|_xor2:xor2_1|_or2:or2_y   ; _or2            ; work         ;
;             |cla4:U2_cla4|                  ; 6 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U2_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U2_cla4|clb4:U4_clb                           ; clb4            ; work         ;
;                   |_and2:C1_and2|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U2_cla4|clb4:U4_clb|_and2:C1_and2             ; _and2           ; work         ;
;                   |_and4:C3_and4|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U2_cla4|clb4:U4_clb|_and4:C3_and4             ; _and4           ; work         ;
;                |fa_v2:U0_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U2_cla4|fa_v2:U0_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_1|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U2_cla4|fa_v2:U0_fa|_xor2:xor2_1              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U2_cla4|fa_v2:U0_fa|_xor2:xor2_1|_or2:or2_y   ; _or2            ; work         ;
;                |fa_v2:U1_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U2_cla4|fa_v2:U1_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_1|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U2_cla4|fa_v2:U1_fa|_xor2:xor2_1              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U2_cla4|fa_v2:U1_fa|_xor2:xor2_1|_or2:or2_y   ; _or2            ; work         ;
;                |fa_v2:U2_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U2_cla4|fa_v2:U2_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_1|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U2_cla4|fa_v2:U2_fa|_xor2:xor2_1              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U2_cla4|fa_v2:U2_fa|_xor2:xor2_1|_or2:or2_y   ; _or2            ; work         ;
;                |fa_v2:U3_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U2_cla4|fa_v2:U3_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_1|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U2_cla4|fa_v2:U3_fa|_xor2:xor2_1              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U2_cla4|fa_v2:U3_fa|_xor2:xor2_1|_or2:or2_y   ; _or2            ; work         ;
;             |cla4:U3_cla4|                  ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U3_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U3_cla4|clb4:U4_clb                           ; clb4            ; work         ;
;                   |_and3:C2_and3|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U3_cla4|clb4:U4_clb|_and3:C2_and3             ; _and3           ; work         ;
;                |fa_v2:U0_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U3_cla4|fa_v2:U0_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_1|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U3_cla4|fa_v2:U0_fa|_xor2:xor2_1              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U3_cla4|fa_v2:U0_fa|_xor2:xor2_1|_or2:or2_y   ; _or2            ; work         ;
;                |fa_v2:U1_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U3_cla4|fa_v2:U1_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_1|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U3_cla4|fa_v2:U1_fa|_xor2:xor2_1              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U3_cla4|fa_v2:U1_fa|_xor2:xor2_1|_or2:or2_y   ; _or2            ; work         ;
;                |fa_v2:U2_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U3_cla4|fa_v2:U2_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_1|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U3_cla4|fa_v2:U2_fa|_xor2:xor2_1              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U3_cla4|fa_v2:U2_fa|_xor2:xor2_1|_or2:or2_y   ; _or2            ; work         ;
;                |fa_v2:U3_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U3_cla4|fa_v2:U3_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_1|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U3_cla4|fa_v2:U3_fa|_xor2:xor2_1              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U3_cla4|fa_v2:U3_fa|_xor2:xor2_1|_or2:or2_y   ; _or2            ; work         ;
;             |cla4:U4_cla4|                  ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U4_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U4_cla4|clb4:U4_clb                           ; clb4            ; work         ;
;                   |_and2:C1_and2|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U4_cla4|clb4:U4_clb|_and2:C1_and2             ; _and2           ; work         ;
;                |fa_v2:U0_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U4_cla4|fa_v2:U0_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_1|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U4_cla4|fa_v2:U0_fa|_xor2:xor2_1              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U4_cla4|fa_v2:U0_fa|_xor2:xor2_1|_or2:or2_y   ; _or2            ; work         ;
;                |fa_v2:U1_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U4_cla4|fa_v2:U1_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_1|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U4_cla4|fa_v2:U1_fa|_xor2:xor2_1              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U4_cla4|fa_v2:U1_fa|_xor2:xor2_1|_or2:or2_y   ; _or2            ; work         ;
;                |fa_v2:U2_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U4_cla4|fa_v2:U2_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_1|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U4_cla4|fa_v2:U2_fa|_xor2:xor2_1              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U4_cla4|fa_v2:U2_fa|_xor2:xor2_1|_or2:or2_y   ; _or2            ; work         ;
;                |fa_v2:U3_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U4_cla4|fa_v2:U3_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_1|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U4_cla4|fa_v2:U3_fa|_xor2:xor2_1              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U4_cla4|fa_v2:U3_fa|_xor2:xor2_1|_or2:or2_y   ; _or2            ; work         ;
;             |cla4:U5_cla4|                  ; 6 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U5_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U5_cla4|clb4:U4_clb                           ; clb4            ; work         ;
;                   |_and2:C1_and2|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U5_cla4|clb4:U4_clb|_and2:C1_and2             ; _and2           ; work         ;
;                   |_and5:Co_and5|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U5_cla4|clb4:U4_clb|_and5:Co_and5             ; _and5           ; work         ;
;                |fa_v2:U0_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U5_cla4|fa_v2:U0_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_1|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U5_cla4|fa_v2:U0_fa|_xor2:xor2_1              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U5_cla4|fa_v2:U0_fa|_xor2:xor2_1|_or2:or2_y   ; _or2            ; work         ;
;                |fa_v2:U1_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U5_cla4|fa_v2:U1_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_1|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U5_cla4|fa_v2:U1_fa|_xor2:xor2_1              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U5_cla4|fa_v2:U1_fa|_xor2:xor2_1|_or2:or2_y   ; _or2            ; work         ;
;                |fa_v2:U2_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U5_cla4|fa_v2:U2_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_1|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U5_cla4|fa_v2:U2_fa|_xor2:xor2_1              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U5_cla4|fa_v2:U2_fa|_xor2:xor2_1|_or2:or2_y   ; _or2            ; work         ;
;                |fa_v2:U3_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U5_cla4|fa_v2:U3_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_1|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U5_cla4|fa_v2:U3_fa|_xor2:xor2_1              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U5_cla4|fa_v2:U3_fa|_xor2:xor2_1|_or2:or2_y   ; _or2            ; work         ;
;             |cla4:U6_cla4|                  ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U6_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U6_cla4|clb4:U4_clb                           ; clb4            ; work         ;
;                   |_and3:C2_and3|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U6_cla4|clb4:U4_clb|_and3:C2_and3             ; _and3           ; work         ;
;                |fa_v2:U0_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U6_cla4|fa_v2:U0_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_1|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U6_cla4|fa_v2:U0_fa|_xor2:xor2_1              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U6_cla4|fa_v2:U0_fa|_xor2:xor2_1|_or2:or2_y   ; _or2            ; work         ;
;                |fa_v2:U1_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U6_cla4|fa_v2:U1_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_1|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U6_cla4|fa_v2:U1_fa|_xor2:xor2_1              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U6_cla4|fa_v2:U1_fa|_xor2:xor2_1|_or2:or2_y   ; _or2            ; work         ;
;                |fa_v2:U2_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U6_cla4|fa_v2:U2_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_1|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U6_cla4|fa_v2:U2_fa|_xor2:xor2_1              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U6_cla4|fa_v2:U2_fa|_xor2:xor2_1|_or2:or2_y   ; _or2            ; work         ;
;                |fa_v2:U3_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U6_cla4|fa_v2:U3_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_1|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U6_cla4|fa_v2:U3_fa|_xor2:xor2_1              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U6_cla4|fa_v2:U3_fa|_xor2:xor2_1|_or2:or2_y   ; _or2            ; work         ;
;             |cla4:U7_cla4|                  ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U7_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U7_cla4|clb4:U4_clb                           ; clb4            ; work         ;
;                   |_and2:C1_and2|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U7_cla4|clb4:U4_clb|_and2:C1_and2             ; _and2           ; work         ;
;                |fa_v2:U0_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U7_cla4|fa_v2:U0_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_1|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U7_cla4|fa_v2:U0_fa|_xor2:xor2_1              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U7_cla4|fa_v2:U0_fa|_xor2:xor2_1|_or2:or2_y   ; _or2            ; work         ;
;                |fa_v2:U1_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U7_cla4|fa_v2:U1_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_1|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U7_cla4|fa_v2:U1_fa|_xor2:xor2_1              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U7_cla4|fa_v2:U1_fa|_xor2:xor2_1|_or2:or2_y   ; _or2            ; work         ;
;                |fa_v2:U2_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U7_cla4|fa_v2:U2_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_1|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U7_cla4|fa_v2:U2_fa|_xor2:xor2_1              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U7_cla4|fa_v2:U2_fa|_xor2:xor2_1|_or2:or2_y   ; _or2            ; work         ;
;                |fa_v2:U3_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U7_cla4|fa_v2:U3_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_1|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U7_cla4|fa_v2:U3_fa|_xor2:xor2_1              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32|cla4:U7_cla4|fa_v2:U3_fa|_xor2:xor2_1|_or2:or2_y   ; _or2            ; work         ;
;          |cla32:U2_cla32|                   ; 19 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32                                                    ; cla32           ; work         ;
;             |cla4:U0_cla4|                  ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U0_cla4                                       ; cla4            ; work         ;
;                |fa_v2:U1_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U0_cla4|fa_v2:U1_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U0_cla4|fa_v2:U1_fa|_xor2:xor2_2              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U0_cla4|fa_v2:U1_fa|_xor2:xor2_2|_or2:or2_y   ; _or2            ; work         ;
;                |fa_v2:U2_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U0_cla4|fa_v2:U2_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U0_cla4|fa_v2:U2_fa|_xor2:xor2_2              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U0_cla4|fa_v2:U2_fa|_xor2:xor2_2|_or2:or2_y   ; _or2            ; work         ;
;             |cla4:U1_cla4|                  ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U1_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U1_cla4|clb4:U4_clb                           ; clb4            ; work         ;
;                   |_and5:Co_and5|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U1_cla4|clb4:U4_clb|_and5:Co_and5             ; _and5           ; work         ;
;                |fa_v2:U0_fa|                ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U1_cla4|fa_v2:U0_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U1_cla4|fa_v2:U0_fa|_xor2:xor2_2              ; _xor2           ; work         ;
;                      |_and2:and2_a|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U1_cla4|fa_v2:U0_fa|_xor2:xor2_2|_and2:and2_a ; _and2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U1_cla4|fa_v2:U0_fa|_xor2:xor2_2|_or2:or2_y   ; _or2            ; work         ;
;             |cla4:U2_cla4|                  ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U2_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U2_cla4|clb4:U4_clb                           ; clb4            ; work         ;
;                   |_and3:C2_and3|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U2_cla4|clb4:U4_clb|_and3:C2_and3             ; _and3           ; work         ;
;                   |_and4:C3_and4|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U2_cla4|clb4:U4_clb|_and4:C3_and4             ; _and4           ; work         ;
;                |fa_v2:U0_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U2_cla4|fa_v2:U0_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U2_cla4|fa_v2:U0_fa|_xor2:xor2_2              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U2_cla4|fa_v2:U0_fa|_xor2:xor2_2|_or2:or2_y   ; _or2            ; work         ;
;             |cla4:U3_cla4|                  ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U3_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U3_cla4|clb4:U4_clb                           ; clb4            ; work         ;
;                   |_and4:C3_and4|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U3_cla4|clb4:U4_clb|_and4:C3_and4             ; _and4           ; work         ;
;                |fa_v2:U0_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U3_cla4|fa_v2:U0_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U3_cla4|fa_v2:U0_fa|_xor2:xor2_2              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U3_cla4|fa_v2:U0_fa|_xor2:xor2_2|_or2:or2_y   ; _or2            ; work         ;
;             |cla4:U4_cla4|                  ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U4_cla4                                       ; cla4            ; work         ;
;                |fa_v2:U0_fa|                ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U4_cla4|fa_v2:U0_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U4_cla4|fa_v2:U0_fa|_xor2:xor2_2              ; _xor2           ; work         ;
;                      |_and2:and2_a|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U4_cla4|fa_v2:U0_fa|_xor2:xor2_2|_and2:and2_a ; _and2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U4_cla4|fa_v2:U0_fa|_xor2:xor2_2|_or2:or2_y   ; _or2            ; work         ;
;             |cla4:U5_cla4|                  ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U5_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U5_cla4|clb4:U4_clb                           ; clb4            ; work         ;
;                   |_and4:C3_and4|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U5_cla4|clb4:U4_clb|_and4:C3_and4             ; _and4           ; work         ;
;                |fa_v2:U0_fa|                ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U5_cla4|fa_v2:U0_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U5_cla4|fa_v2:U0_fa|_xor2:xor2_2              ; _xor2           ; work         ;
;                      |_and2:and2_a|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U5_cla4|fa_v2:U0_fa|_xor2:xor2_2|_and2:and2_a ; _and2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U5_cla4|fa_v2:U0_fa|_xor2:xor2_2|_or2:or2_y   ; _or2            ; work         ;
;             |cla4:U6_cla4|                  ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U6_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U6_cla4|clb4:U4_clb                           ; clb4            ; work         ;
;                   |_and3:C2_and3|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U6_cla4|clb4:U4_clb|_and3:C2_and3             ; _and3           ; work         ;
;                |fa_v2:U0_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U6_cla4|fa_v2:U0_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U6_cla4|fa_v2:U0_fa|_xor2:xor2_2              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U6_cla4|fa_v2:U0_fa|_xor2:xor2_2|_or2:or2_y   ; _or2            ; work         ;
;             |cla4:U7_cla4|                  ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U7_cla4                                       ; cla4            ; work         ;
;                |fa_v2:U0_fa|                ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U7_cla4|fa_v2:U0_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U7_cla4|fa_v2:U0_fa|_xor2:xor2_2              ; _xor2           ; work         ;
;                      |_and2:and2_a|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U7_cla4|fa_v2:U0_fa|_xor2:xor2_2|_and2:and2_a ; _and2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32|cla4:U7_cla4|fa_v2:U0_fa|_xor2:xor2_2|_or2:or2_y   ; _or2            ; work         ;
;          |cla65:U0_cla65|                   ; 60 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65                                                    ; cla65           ; work         ;
;             |cla4:U10_cla4|                 ; 9 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U10_cla4                                      ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 6 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U10_cla4|clb4:U4_clb                          ; clb4            ; work         ;
;                   |_or2:U1_or2|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U10_cla4|clb4:U4_clb|_or2:U1_or2              ; _or2            ; work         ;
;                   |_or4:C3_or4|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U10_cla4|clb4:U4_clb|_or4:C3_or4              ; _or4            ; work         ;
;                   |_or5:Co_or5|             ; 4 (4)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U10_cla4|clb4:U4_clb|_or5:Co_or5              ; _or5            ; work         ;
;                |fa_v2:U0_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U10_cla4|fa_v2:U0_fa                          ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U10_cla4|fa_v2:U0_fa|_xor2:xor2_2             ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U10_cla4|fa_v2:U0_fa|_xor2:xor2_2|_or2:or2_y  ; _or2            ; work         ;
;                |fa_v2:U1_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U10_cla4|fa_v2:U1_fa                          ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U10_cla4|fa_v2:U1_fa|_xor2:xor2_2             ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U10_cla4|fa_v2:U1_fa|_xor2:xor2_2|_or2:or2_y  ; _or2            ; work         ;
;                |fa_v2:U3_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U10_cla4|fa_v2:U3_fa                          ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U10_cla4|fa_v2:U3_fa|_xor2:xor2_2             ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U10_cla4|fa_v2:U3_fa|_xor2:xor2_2|_or2:or2_y  ; _or2            ; work         ;
;             |cla4:U11_cla4|                 ; 8 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U11_cla4                                      ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U11_cla4|clb4:U4_clb                          ; clb4            ; work         ;
;                   |_or2:U1_or2|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U11_cla4|clb4:U4_clb|_or2:U1_or2              ; _or2            ; work         ;
;                   |_or4:C3_or4|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U11_cla4|clb4:U4_clb|_or4:C3_or4              ; _or4            ; work         ;
;                   |_or5:Co_or5|             ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U11_cla4|clb4:U4_clb|_or5:Co_or5              ; _or5            ; work         ;
;                |fa_v2:U0_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U11_cla4|fa_v2:U0_fa                          ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U11_cla4|fa_v2:U0_fa|_xor2:xor2_2             ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U11_cla4|fa_v2:U0_fa|_xor2:xor2_2|_or2:or2_y  ; _or2            ; work         ;
;                |fa_v2:U1_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U11_cla4|fa_v2:U1_fa                          ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U11_cla4|fa_v2:U1_fa|_xor2:xor2_2             ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U11_cla4|fa_v2:U1_fa|_xor2:xor2_2|_or2:or2_y  ; _or2            ; work         ;
;                |fa_v2:U3_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U11_cla4|fa_v2:U3_fa                          ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U11_cla4|fa_v2:U3_fa|_xor2:xor2_2             ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U11_cla4|fa_v2:U3_fa|_xor2:xor2_2|_or2:or2_y  ; _or2            ; work         ;
;             |cla4:U12_cla4|                 ; 9 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U12_cla4                                      ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 7 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U12_cla4|clb4:U4_clb                          ; clb4            ; work         ;
;                   |_or2:U1_or2|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U12_cla4|clb4:U4_clb|_or2:U1_or2              ; _or2            ; work         ;
;                   |_or3:C2_or3|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U12_cla4|clb4:U4_clb|_or3:C2_or3              ; _or3            ; work         ;
;                   |_or4:C3_or4|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U12_cla4|clb4:U4_clb|_or4:C3_or4              ; _or4            ; work         ;
;                   |_or5:Co_or5|             ; 4 (4)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U12_cla4|clb4:U4_clb|_or5:Co_or5              ; _or5            ; work         ;
;                |fa_v2:U0_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U12_cla4|fa_v2:U0_fa                          ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U12_cla4|fa_v2:U0_fa|_xor2:xor2_2             ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U12_cla4|fa_v2:U0_fa|_xor2:xor2_2|_or2:or2_y  ; _or2            ; work         ;
;                |fa_v2:U3_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U12_cla4|fa_v2:U3_fa                          ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U12_cla4|fa_v2:U3_fa|_xor2:xor2_2             ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U12_cla4|fa_v2:U3_fa|_xor2:xor2_2|_or2:or2_y  ; _or2            ; work         ;
;             |cla4:U13_cla4|                 ; 6 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U13_cla4                                      ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 6 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U13_cla4|clb4:U4_clb                          ; clb4            ; work         ;
;                   |_and2:U1_and2|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U13_cla4|clb4:U4_clb|_and2:U1_and2            ; _and2           ; work         ;
;                   |_or2:U1_or2|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U13_cla4|clb4:U4_clb|_or2:U1_or2              ; _or2            ; work         ;
;                   |_or4:C3_or4|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U13_cla4|clb4:U4_clb|_or4:C3_or4              ; _or4            ; work         ;
;                   |_or5:Co_or5|             ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U13_cla4|clb4:U4_clb|_or5:Co_or5              ; _or5            ; work         ;
;             |cla4:U14_cla4|                 ; 7 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U14_cla4                                      ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 7 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U14_cla4|clb4:U4_clb                          ; clb4            ; work         ;
;                   |_and2:U1_and2|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U14_cla4|clb4:U4_clb|_and2:U1_and2            ; _and2           ; work         ;
;                   |_or2:U1_or2|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U14_cla4|clb4:U4_clb|_or2:U1_or2              ; _or2            ; work         ;
;                   |_or3:C2_or3|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U14_cla4|clb4:U4_clb|_or3:C2_or3              ; _or3            ; work         ;
;                   |_or4:C3_or4|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U14_cla4|clb4:U4_clb|_or4:C3_or4              ; _or4            ; work         ;
;                   |_or5:Co_or5|             ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U14_cla4|clb4:U4_clb|_or5:Co_or5              ; _or5            ; work         ;
;             |cla4:U15_cla4|                 ; 10 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U15_cla4                                      ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U15_cla4|clb4:U4_clb                          ; clb4            ; work         ;
;                   |_and2:U1_and2|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U15_cla4|clb4:U4_clb|_and2:U1_and2            ; _and2           ; work         ;
;                   |_or2:U1_or2|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U15_cla4|clb4:U4_clb|_or2:U1_or2              ; _or2            ; work         ;
;                   |_or5:Co_or5|             ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U15_cla4|clb4:U4_clb|_or5:Co_or5              ; _or5            ; work         ;
;                |fa_v2:U0_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U15_cla4|fa_v2:U0_fa                          ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U15_cla4|fa_v2:U0_fa|_xor2:xor2_2             ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U15_cla4|fa_v2:U0_fa|_xor2:xor2_2|_or2:or2_y  ; _or2            ; work         ;
;                |fa_v2:U1_fa|                ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U15_cla4|fa_v2:U1_fa                          ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U15_cla4|fa_v2:U1_fa|_xor2:xor2_2             ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U15_cla4|fa_v2:U1_fa|_xor2:xor2_2|_or2:or2_y  ; _or2            ; work         ;
;                |fa_v2:U2_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U15_cla4|fa_v2:U2_fa                          ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U15_cla4|fa_v2:U2_fa|_xor2:xor2_2             ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U15_cla4|fa_v2:U2_fa|_xor2:xor2_2|_or2:or2_y  ; _or2            ; work         ;
;                |fa_v2:U3_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U15_cla4|fa_v2:U3_fa                          ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U15_cla4|fa_v2:U3_fa|_xor2:xor2_2             ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U15_cla4|fa_v2:U3_fa|_xor2:xor2_2|_or2:or2_y  ; _or2            ; work         ;
;             |cla4:U8_cla4|                  ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U8_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U8_cla4|clb4:U4_clb                           ; clb4            ; work         ;
;                   |_or5:Co_or5|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U8_cla4|clb4:U4_clb|_or5:Co_or5               ; _or5            ; work         ;
;                |fa_v2:U3_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U8_cla4|fa_v2:U3_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U8_cla4|fa_v2:U3_fa|_xor2:xor2_2              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U8_cla4|fa_v2:U3_fa|_xor2:xor2_2|_or2:or2_y   ; _or2            ; work         ;
;             |cla4:U9_cla4|                  ; 8 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U9_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 6 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U9_cla4|clb4:U4_clb                           ; clb4            ; work         ;
;                   |_or2:U2_or2|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U9_cla4|clb4:U4_clb|_or2:U2_or2               ; _or2            ; work         ;
;                   |_or5:Co_or5|             ; 5 (5)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U9_cla4|clb4:U4_clb|_or5:Co_or5               ; _or5            ; work         ;
;                |fa_v2:U1_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U9_cla4|fa_v2:U1_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U9_cla4|fa_v2:U1_fa|_xor2:xor2_2              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U9_cla4|fa_v2:U1_fa|_xor2:xor2_2|_or2:or2_y   ; _or2            ; work         ;
;                |fa_v2:U3_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U9_cla4|fa_v2:U3_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U9_cla4|fa_v2:U3_fa|_xor2:xor2_2              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|cla4:U9_cla4|fa_v2:U3_fa|_xor2:xor2_2|_or2:or2_y   ; _or2            ; work         ;
;             |fa_v2:U16_fa_v2|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|fa_v2:U16_fa_v2                                    ; fa_v2           ; work         ;
;                |_xor2:xor2_2|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|fa_v2:U16_fa_v2|_xor2:xor2_2                       ; _xor2           ; work         ;
;                   |_or2:or2_y|              ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65|fa_v2:U16_fa_v2|_xor2:xor2_2|_or2:or2_y            ; _or2            ; work         ;
;          |cla65:U1_cla65|                   ; 79 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65                                                    ; cla65           ; work         ;
;             |cla4:U10_cla4|                 ; 7 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U10_cla4                                      ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U10_cla4|clb4:U4_clb                          ; clb4            ; work         ;
;                   |_or2:U1_or2|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U10_cla4|clb4:U4_clb|_or2:U1_or2              ; _or2            ; work         ;
;                   |_or3:C2_or3|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U10_cla4|clb4:U4_clb|_or3:C2_or3              ; _or3            ; work         ;
;                   |_or4:C3_or4|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U10_cla4|clb4:U4_clb|_or4:C3_or4              ; _or4            ; work         ;
;                   |_or5:Co_or5|             ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U10_cla4|clb4:U4_clb|_or5:Co_or5              ; _or5            ; work         ;
;                |fa_v2:U0_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U10_cla4|fa_v2:U0_fa                          ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U10_cla4|fa_v2:U0_fa|_xor2:xor2_2             ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U10_cla4|fa_v2:U0_fa|_xor2:xor2_2|_or2:or2_y  ; _or2            ; work         ;
;                |fa_v2:U3_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U10_cla4|fa_v2:U3_fa                          ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U10_cla4|fa_v2:U3_fa|_xor2:xor2_2             ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U10_cla4|fa_v2:U3_fa|_xor2:xor2_2|_or2:or2_y  ; _or2            ; work         ;
;             |cla4:U11_cla4|                 ; 8 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U11_cla4                                      ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 4 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U11_cla4|clb4:U4_clb                          ; clb4            ; work         ;
;                   |_or2:U1_or2|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U11_cla4|clb4:U4_clb|_or2:U1_or2              ; _or2            ; work         ;
;                   |_or3:C2_or3|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U11_cla4|clb4:U4_clb|_or3:C2_or3              ; _or3            ; work         ;
;                   |_or5:Co_or5|             ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U11_cla4|clb4:U4_clb|_or5:Co_or5              ; _or5            ; work         ;
;                |fa_v2:U0_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U11_cla4|fa_v2:U0_fa                          ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U11_cla4|fa_v2:U0_fa|_xor2:xor2_2             ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U11_cla4|fa_v2:U0_fa|_xor2:xor2_2|_or2:or2_y  ; _or2            ; work         ;
;                |fa_v2:U2_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U11_cla4|fa_v2:U2_fa                          ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U11_cla4|fa_v2:U2_fa|_xor2:xor2_2             ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U11_cla4|fa_v2:U2_fa|_xor2:xor2_2|_or2:or2_y  ; _or2            ; work         ;
;                |fa_v2:U3_fa|                ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U11_cla4|fa_v2:U3_fa                          ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U11_cla4|fa_v2:U3_fa|_xor2:xor2_2             ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U11_cla4|fa_v2:U3_fa|_xor2:xor2_2|_or2:or2_y  ; _or2            ; work         ;
;             |cla4:U12_cla4|                 ; 8 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U12_cla4                                      ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 4 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U12_cla4|clb4:U4_clb                          ; clb4            ; work         ;
;                   |_or2:U1_or2|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U12_cla4|clb4:U4_clb|_or2:U1_or2              ; _or2            ; work         ;
;                   |_or3:C2_or3|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U12_cla4|clb4:U4_clb|_or3:C2_or3              ; _or3            ; work         ;
;                   |_or5:Co_or5|             ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U12_cla4|clb4:U4_clb|_or5:Co_or5              ; _or5            ; work         ;
;                |fa_v2:U0_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U12_cla4|fa_v2:U0_fa                          ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U12_cla4|fa_v2:U0_fa|_xor2:xor2_2             ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U12_cla4|fa_v2:U0_fa|_xor2:xor2_2|_or2:or2_y  ; _or2            ; work         ;
;                |fa_v2:U2_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U12_cla4|fa_v2:U2_fa                          ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U12_cla4|fa_v2:U2_fa|_xor2:xor2_2             ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U12_cla4|fa_v2:U2_fa|_xor2:xor2_2|_or2:or2_y  ; _or2            ; work         ;
;                |fa_v2:U3_fa|                ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U12_cla4|fa_v2:U3_fa                          ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U12_cla4|fa_v2:U3_fa|_xor2:xor2_2             ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U12_cla4|fa_v2:U3_fa|_xor2:xor2_2|_or2:or2_y  ; _or2            ; work         ;
;             |cla4:U13_cla4|                 ; 8 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U13_cla4                                      ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U13_cla4|clb4:U4_clb                          ; clb4            ; work         ;
;                   |_or2:U1_or2|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U13_cla4|clb4:U4_clb|_or2:U1_or2              ; _or2            ; work         ;
;                   |_or3:C2_or3|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U13_cla4|clb4:U4_clb|_or3:C2_or3              ; _or3            ; work         ;
;                   |_or4:C3_or4|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U13_cla4|clb4:U4_clb|_or4:C3_or4              ; _or4            ; work         ;
;                   |_or5:Co_or5|             ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U13_cla4|clb4:U4_clb|_or5:Co_or5              ; _or5            ; work         ;
;                |fa_v2:U0_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U13_cla4|fa_v2:U0_fa                          ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U13_cla4|fa_v2:U0_fa|_xor2:xor2_2             ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U13_cla4|fa_v2:U0_fa|_xor2:xor2_2|_or2:or2_y  ; _or2            ; work         ;
;                |fa_v2:U2_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U13_cla4|fa_v2:U2_fa                          ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U13_cla4|fa_v2:U2_fa|_xor2:xor2_2             ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U13_cla4|fa_v2:U2_fa|_xor2:xor2_2|_or2:or2_y  ; _or2            ; work         ;
;                |fa_v2:U3_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U13_cla4|fa_v2:U3_fa                          ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U13_cla4|fa_v2:U3_fa|_xor2:xor2_2             ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U13_cla4|fa_v2:U3_fa|_xor2:xor2_2|_or2:or2_y  ; _or2            ; work         ;
;             |cla4:U14_cla4|                 ; 13 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U14_cla4                                      ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 9 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U14_cla4|clb4:U4_clb                          ; clb4            ; work         ;
;                   |_and3:C3_and3|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U14_cla4|clb4:U4_clb|_and3:C3_and3            ; _and3           ; work         ;
;                   |_and4:C3_and4|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U14_cla4|clb4:U4_clb|_and4:C3_and4            ; _and4           ; work         ;
;                   |_or2:C1_or2|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U14_cla4|clb4:U4_clb|_or2:C1_or2              ; _or2            ; work         ;
;                   |_or2:U0_or2|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U14_cla4|clb4:U4_clb|_or2:U0_or2              ; _or2            ; work         ;
;                   |_or2:U1_or2|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U14_cla4|clb4:U4_clb|_or2:U1_or2              ; _or2            ; work         ;
;                   |_or3:C2_or3|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U14_cla4|clb4:U4_clb|_or3:C2_or3              ; _or3            ; work         ;
;                   |_or4:C3_or4|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U14_cla4|clb4:U4_clb|_or4:C3_or4              ; _or4            ; work         ;
;                   |_or5:Co_or5|             ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U14_cla4|clb4:U4_clb|_or5:Co_or5              ; _or5            ; work         ;
;                |fa_v2:U0_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U14_cla4|fa_v2:U0_fa                          ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U14_cla4|fa_v2:U0_fa|_xor2:xor2_2             ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U14_cla4|fa_v2:U0_fa|_xor2:xor2_2|_or2:or2_y  ; _or2            ; work         ;
;                |fa_v2:U1_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U14_cla4|fa_v2:U1_fa                          ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U14_cla4|fa_v2:U1_fa|_xor2:xor2_2             ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U14_cla4|fa_v2:U1_fa|_xor2:xor2_2|_or2:or2_y  ; _or2            ; work         ;
;                |fa_v2:U2_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U14_cla4|fa_v2:U2_fa                          ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U14_cla4|fa_v2:U2_fa|_xor2:xor2_2             ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U14_cla4|fa_v2:U2_fa|_xor2:xor2_2|_or2:or2_y  ; _or2            ; work         ;
;                |fa_v2:U3_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U14_cla4|fa_v2:U3_fa                          ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U14_cla4|fa_v2:U3_fa|_xor2:xor2_2             ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U14_cla4|fa_v2:U3_fa|_xor2:xor2_2|_or2:or2_y  ; _or2            ; work         ;
;             |cla4:U15_cla4|                 ; 11 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U15_cla4                                      ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 8 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U15_cla4|clb4:U4_clb                          ; clb4            ; work         ;
;                   |_and4:C3_and4|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U15_cla4|clb4:U4_clb|_and4:C3_and4            ; _and4           ; work         ;
;                   |_or2:C1_or2|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U15_cla4|clb4:U4_clb|_or2:C1_or2              ; _or2            ; work         ;
;                   |_or2:U1_or2|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U15_cla4|clb4:U4_clb|_or2:U1_or2              ; _or2            ; work         ;
;                   |_or2:U2_or2|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U15_cla4|clb4:U4_clb|_or2:U2_or2              ; _or2            ; work         ;
;                   |_or3:C2_or3|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U15_cla4|clb4:U4_clb|_or3:C2_or3              ; _or3            ; work         ;
;                   |_or4:C3_or4|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U15_cla4|clb4:U4_clb|_or4:C3_or4              ; _or4            ; work         ;
;                   |_or5:Co_or5|             ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U15_cla4|clb4:U4_clb|_or5:Co_or5              ; _or5            ; work         ;
;                |fa_v2:U0_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U15_cla4|fa_v2:U0_fa                          ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U15_cla4|fa_v2:U0_fa|_xor2:xor2_2             ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U15_cla4|fa_v2:U0_fa|_xor2:xor2_2|_or2:or2_y  ; _or2            ; work         ;
;                |fa_v2:U2_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U15_cla4|fa_v2:U2_fa                          ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U15_cla4|fa_v2:U2_fa|_xor2:xor2_2             ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U15_cla4|fa_v2:U2_fa|_xor2:xor2_2|_or2:or2_y  ; _or2            ; work         ;
;                |fa_v2:U3_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U15_cla4|fa_v2:U3_fa                          ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U15_cla4|fa_v2:U3_fa|_xor2:xor2_2             ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U15_cla4|fa_v2:U3_fa|_xor2:xor2_2|_or2:or2_y  ; _or2            ; work         ;
;             |cla4:U4_cla4|                  ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U4_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U4_cla4|clb4:U4_clb                           ; clb4            ; work         ;
;                   |_and5:Co_and5|           ; 5 (5)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U4_cla4|clb4:U4_clb|_and5:Co_and5             ; _and5           ; work         ;
;             |cla4:U5_cla4|                  ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U5_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U5_cla4|clb4:U4_clb                           ; clb4            ; work         ;
;                   |_and5:Co_and5|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U5_cla4|clb4:U4_clb|_and5:Co_and5             ; _and5           ; work         ;
;             |cla4:U6_cla4|                  ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U6_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U6_cla4|clb4:U4_clb                           ; clb4            ; work         ;
;                   |_and5:Co_and5|           ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U6_cla4|clb4:U4_clb|_and5:Co_and5             ; _and5           ; work         ;
;             |cla4:U7_cla4|                  ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U7_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U7_cla4|clb4:U4_clb                           ; clb4            ; work         ;
;                   |_and5:Co_and5|           ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U7_cla4|clb4:U4_clb|_and5:Co_and5             ; _and5           ; work         ;
;             |cla4:U8_cla4|                  ; 7 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U8_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U8_cla4|clb4:U4_clb                           ; clb4            ; work         ;
;                   |_and2:U2_and2|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U8_cla4|clb4:U4_clb|_and2:U2_and2             ; _and2           ; work         ;
;                   |_or2:U2_or2|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U8_cla4|clb4:U4_clb|_or2:U2_or2               ; _or2            ; work         ;
;                   |_or4:C3_or4|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U8_cla4|clb4:U4_clb|_or4:C3_or4               ; _or4            ; work         ;
;                   |_or5:Co_or5|             ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U8_cla4|clb4:U4_clb|_or5:Co_or5               ; _or5            ; work         ;
;                |fa_v2:U0_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U8_cla4|fa_v2:U0_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U8_cla4|fa_v2:U0_fa|_xor2:xor2_2              ; _xor2           ; work         ;
;                      |_and2:and2_a|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U8_cla4|fa_v2:U0_fa|_xor2:xor2_2|_and2:and2_a ; _and2           ; work         ;
;                |fa_v2:U3_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U8_cla4|fa_v2:U3_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U8_cla4|fa_v2:U3_fa|_xor2:xor2_2              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U8_cla4|fa_v2:U3_fa|_xor2:xor2_2|_or2:or2_y   ; _or2            ; work         ;
;             |cla4:U9_cla4|                  ; 6 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U9_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb|                ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U9_cla4|clb4:U4_clb                           ; clb4            ; work         ;
;                   |_or2:U1_or2|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U9_cla4|clb4:U4_clb|_or2:U1_or2               ; _or2            ; work         ;
;                   |_or3:C2_or3|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U9_cla4|clb4:U4_clb|_or3:C2_or3               ; _or3            ; work         ;
;                   |_or4:C3_or4|             ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U9_cla4|clb4:U4_clb|_or4:C3_or4               ; _or4            ; work         ;
;                   |_or5:Co_or5|             ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U9_cla4|clb4:U4_clb|_or5:Co_or5               ; _or5            ; work         ;
;                |fa_v2:U3_fa|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U9_cla4|fa_v2:U3_fa                           ; fa_v2           ; work         ;
;                   |_xor2:xor2_2|            ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U9_cla4|fa_v2:U3_fa|_xor2:xor2_2              ; _xor2           ; work         ;
;                      |_or2:or2_y|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|cla4:U9_cla4|fa_v2:U3_fa|_xor2:xor2_2|_or2:or2_y   ; _or2            ; work         ;
;             |fa_v2:U16_fa_v2|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|fa_v2:U16_fa_v2                                    ; fa_v2           ; work         ;
;                |_xor2:xor2_2|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|fa_v2:U16_fa_v2|_xor2:xor2_2                       ; _xor2           ; work         ;
;                   |_or2:or2_y|              ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65|fa_v2:U16_fa_v2|_xor2:xor2_2|_or2:or2_y            ; _or2            ; work         ;
;       |register32_r_en:U0_register_32_r_en| ; 1 (1)               ; 32 (32)                   ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|register32_r_en:U0_register_32_r_en                                                        ; register32_r_en ; work         ;
;       |register32_r_en:U1_register_32_r_en| ; 1 (1)               ; 32 (32)                   ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|register32_r_en:U1_register_32_r_en                                                        ; register32_r_en ; work         ;
;       |register32_r_en:U2_register_32_r_en| ; 1 (1)               ; 32 (32)                   ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|register32_r_en:U2_register_32_r_en                                                        ; register32_r_en ; work         ;
;       |register32_r_en:U3_register_32_r_en| ; 4 (4)               ; 32 (32)                   ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|register32_r_en:U3_register_32_r_en                                                        ; register32_r_en ; work         ;
;       |register32_r_en:U4_register_32_r_en| ; 2 (2)               ; 32 (32)                   ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|register32_r_en:U4_register_32_r_en                                                        ; register32_r_en ; work         ;
;       |register32_r_en:U5_register_32_r_en| ; 4 (4)               ; 32 (32)                   ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|register32_r_en:U5_register_32_r_en                                                        ; register32_r_en ; work         ;
;       |register32_r_en:U6_register_32_r_en| ; 0 (0)               ; 32 (32)                   ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|register32_r_en:U6_register_32_r_en                                                        ; register32_r_en ; work         ;
;       |register32_r_en:U7_register_32_r_en| ; 2 (2)               ; 31 (31)                   ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|register32_r_en:U7_register_32_r_en                                                        ; register32_r_en ; work         ;
;    |BUS:U0_BUS|                             ; 137 (37)            ; 3 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|BUS:U0_BUS                                                                                                    ; BUS             ; work         ;
;       |BUS_addr:U1_BUS_addr|                ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|BUS:U0_BUS|BUS_addr:U1_BUS_addr                                                                               ; BUS_addr        ; work         ;
;       |mx3_32bits:U4_mx3_32bits|            ; 98 (98)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|BUS:U0_BUS|mx3_32bits:U4_mx3_32bits                                                                           ; mx3_32bits      ; work         ;
;       |register1:U0_register1|              ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|BUS:U0_BUS|register1:U0_register1                                                                             ; register1       ; work         ;
;       |register1:U2_register1|              ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|BUS:U0_BUS|register1:U2_register1                                                                             ; register1       ; work         ;
;       |register1:U3_register1|              ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|BUS:U0_BUS|register1:U3_register1                                                                             ; register1       ; work         ;
;    |ram:U1_ram|                             ; 326 (326)           ; 1056 (1056)               ; 0                 ; 0          ; 0    ; 0            ; |Top|ram:U1_ram                                                                                                    ; ram             ; work         ;
+---------------------------------------------+---------------------+---------------------------+-------------------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                                                                                             ;
+------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+
; Register name                                                                                  ; Reason for Removal                                                            ;
+------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+
; ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp1[5,21]                            ; Merged with ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp2[0]  ;
; ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp2[6,9,22]                          ; Merged with ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp2[0]  ;
; ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp1[13,29]                           ; Merged with ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp2[0]  ;
; ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp2[29]                              ; Merged with ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp2[0]  ;
; ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp1[16]                              ; Merged with ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp2[0]  ;
; ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp2[14,25,30]                        ; Merged with ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp2[0]  ;
; ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp1[9,17,25,28]                      ; Merged with ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp2[0]  ;
; ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp2[31]                              ; Merged with ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp2[0]  ;
; ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp1[1]                               ; Merged with ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp2[0]  ;
; ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp2[17,23]                           ; Merged with ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp2[0]  ;
; ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp1[20]                              ; Merged with ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp2[0]  ;
; ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp2[2,8,10,11,15,18,19,26]           ; Merged with ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp2[0]  ;
; ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp1[3,7,10,11,15,19,22..24,27,30,31] ; Merged with ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp2[0]  ;
; ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp2[13]                              ; Merged with ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp2[0]  ;
; ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp1[18]                              ; Merged with ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp2[0]  ;
; ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp2[24,27,28,32]                     ; Merged with ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp2[0]  ;
; ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp1[12]                              ; Merged with ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp2[0]  ;
; ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp2[16,20]                           ; Merged with ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp2[0]  ;
; ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp1[8]                               ; Merged with ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp2[0]  ;
; ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp2[7,12]                            ; Merged with ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp2[0]  ;
; ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp2[33]                              ; Merged with ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp1[33] ;
; ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp2[1,3,4]                           ; Merged with ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp1[32] ;
; ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp1[4]                               ; Merged with ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp1[32] ;
; ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp2[5]                               ; Merged with ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp1[32] ;
; ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp1[0]                               ; Merged with ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp1[32] ;
; ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp2[21]                              ; Merged with ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp1[32] ;
; ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp1[2,6,14,26]                       ; Merged with ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp1[32] ;
; ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp1[32]                              ; Merged with ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp2[0]  ;
; ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|resulttemp[64]                                     ; Merged with ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|resulttemp[63]        ;
; ALUwMul:U2_ALUwMul|register32_r_en:U7_register_32_r_en|q[31]                                   ; Merged with ALUwMul:U2_ALUwMul|register32_r_en:U7_register_32_r_en|q[30]      ;
; ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp2[0]                               ; Stuck at GND due to stuck port data_in                                        ;
; Total Number of Removed Registers = 69                                                         ;                                                                               ;
+------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 1474  ;
; Number of registers using Synchronous Clear  ; 1404  ;
; Number of registers using Synchronous Load   ; 76    ;
; Number of registers using Asynchronous Clear ; 418   ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 1416  ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                       ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                             ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------+
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Top|ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|multiplicandtemp1[48] ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Top|ram:U1_ram|S_dout[8]                                              ;
; 6:1                ; 31 bits   ; 124 LEs       ; 0 LEs                ; 124 LEs                ; Yes        ; |Top|ALUwMul:U2_ALUwMul|register32_r_en:U7_register_32_r_en|q[19]      ;
; 7:1                ; 32 bits   ; 128 LEs       ; 0 LEs                ; 128 LEs                ; Yes        ; |Top|ALUwMul:U2_ALUwMul|register32_r_en:U0_register_32_r_en|q[13]      ;
; 8:1                ; 32 bits   ; 160 LEs       ; 0 LEs                ; 160 LEs                ; Yes        ; |Top|ALUwMul:U2_ALUwMul|register32_r_en:U1_register_32_r_en|q[30]      ;
; 9:1                ; 32 bits   ; 192 LEs       ; 0 LEs                ; 192 LEs                ; Yes        ; |Top|ALUwMul:U2_ALUwMul|register32_r_en:U2_register_32_r_en|q[16]      ;
; 10:1               ; 31 bits   ; 186 LEs       ; 0 LEs                ; 186 LEs                ; Yes        ; |Top|ALUwMul:U2_ALUwMul|register32_r_en:U3_register_32_r_en|q[31]      ;
; 11:1               ; 32 bits   ; 224 LEs       ; 160 LEs              ; 64 LEs                 ; Yes        ; |Top|ALUwMul:U2_ALUwMul|register32_r_en:U4_register_32_r_en|q[28]      ;
; 12:1               ; 31 bits   ; 248 LEs       ; 0 LEs                ; 248 LEs                ; Yes        ; |Top|ALUwMul:U2_ALUwMul|register32_r_en:U5_register_32_r_en|q[24]      ;
; 5:1                ; 2 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |Top|ALUwMul:U2_ALUwMul|en[7]                                          ;
; 11:1               ; 32 bits   ; 224 LEs       ; 224 LEs              ; 0 LEs                  ; No         ; |Top|BUS:U0_BUS|mx3_32bits:U4_mx3_32bits|y[17]                         ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|ASR65:U5_ASR65" ;
+----------+-------+----------+----------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                  ;
+----------+-------+----------+----------------------------------------------------------+
; shamt[1] ; Input ; Info     ; Stuck at GND                                             ;
; shamt[0] ; Input ; Info     ; Stuck at VCC                                             ;
+----------+-------+----------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|ASR65:U4_ASR65" ;
+----------+-------+----------+----------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                  ;
+----------+-------+----------+----------------------------------------------------------+
; shamt[1] ; Input ; Info     ; Stuck at GND                                             ;
; shamt[0] ; Input ; Info     ; Stuck at VCC                                             ;
+----------+-------+----------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|ASR65:U3_ASR65" ;
+----------+-------+----------+----------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                  ;
+----------+-------+----------+----------------------------------------------------------+
; shamt[1] ; Input ; Info     ; Stuck at GND                                             ;
; shamt[0] ; Input ; Info     ; Stuck at VCC                                             ;
+----------+-------+----------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U2_cla32" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; b    ; Input ; Info     ; Stuck at GND                                                 ;
; ci   ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U1_cla65" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; ci   ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; ci   ; Input ; Info     ; Stuck at GND                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla32:U0_cla32" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; a    ; Input ; Info     ; Stuck at GND                                                 ;
; ci   ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub|cla4:U7_cla4"               ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; co   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U1_alu32|ASR32:U10_ASR32" ;
+----------+-------+----------+-------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                         ;
+----------+-------+----------+-------------------------------------------------+
; shamt[1] ; Input ; Info     ; Stuck at GND                                    ;
; shamt[0] ; Input ; Info     ; Stuck at VCC                                    ;
+----------+-------+----------+-------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U1_alu32|LSR32:U9_LSR32|mx4:U31_mx4" ;
+------+-------+----------+----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                        ;
+------+-------+----------+----------------------------------------------------------------+
; d1   ; Input ; Info     ; Stuck at GND                                                   ;
; d2   ; Input ; Info     ; Stuck at GND                                                   ;
; d3   ; Input ; Info     ; Stuck at GND                                                   ;
+------+-------+----------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U1_alu32|LSR32:U9_LSR32|mx4:U30_mx4" ;
+------+-------+----------+----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                        ;
+------+-------+----------+----------------------------------------------------------------+
; d2   ; Input ; Info     ; Stuck at GND                                                   ;
; d3   ; Input ; Info     ; Stuck at GND                                                   ;
+------+-------+----------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U1_alu32|LSR32:U9_LSR32|mx4:U29_mx4" ;
+------+-------+----------+----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                        ;
+------+-------+----------+----------------------------------------------------------------+
; d3   ; Input ; Info     ; Stuck at GND                                                   ;
+------+-------+----------+----------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U1_alu32|LSR32:U9_LSR32" ;
+----------+-------+----------+------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                        ;
+----------+-------+----------+------------------------------------------------+
; shamt[1] ; Input ; Info     ; Stuck at GND                                   ;
; shamt[0] ; Input ; Info     ; Stuck at VCC                                   ;
+----------+-------+----------+------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U1_alu32|LSL32:U8_LSL32|mx4:U2_mx4" ;
+------+-------+----------+---------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                       ;
+------+-------+----------+---------------------------------------------------------------+
; d3   ; Input ; Info     ; Stuck at GND                                                  ;
+------+-------+----------+---------------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U1_alu32|LSL32:U8_LSL32|mx4:U1_mx4" ;
+------+-------+----------+---------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                       ;
+------+-------+----------+---------------------------------------------------------------+
; d2   ; Input ; Info     ; Stuck at GND                                                  ;
; d3   ; Input ; Info     ; Stuck at GND                                                  ;
+------+-------+----------+---------------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U1_alu32|LSL32:U8_LSL32|mx4:U0_mx4" ;
+------+-------+----------+---------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                       ;
+------+-------+----------+---------------------------------------------------------------+
; d1   ; Input ; Info     ; Stuck at GND                                                  ;
; d2   ; Input ; Info     ; Stuck at GND                                                  ;
; d3   ; Input ; Info     ; Stuck at GND                                                  ;
+------+-------+----------+---------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U1_alu32|LSL32:U8_LSL32" ;
+----------+-------+----------+------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                        ;
+----------+-------+----------+------------------------------------------------+
; shamt[1] ; Input ; Info     ; Stuck at GND                                   ;
; shamt[0] ; Input ; Info     ; Stuck at VCC                                   ;
+----------+-------+----------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U1_alu32|_greaterthan:U7_greaterthan|cla33:U3_cla33" ;
+------+-------+----------+--------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                        ;
+------+-------+----------+--------------------------------------------------------------------------------+
; a    ; Input ; Info     ; Stuck at GND                                                                   ;
; ci   ; Input ; Info     ; Stuck at GND                                                                   ;
+------+-------+----------+--------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U1_alu32|_greaterthan:U7_greaterthan|cla33:U2_cla33" ;
+------+-------+----------+--------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                        ;
+------+-------+----------+--------------------------------------------------------------------------------+
; a    ; Input ; Info     ; Stuck at GND                                                                   ;
; ci   ; Input ; Info     ; Stuck at GND                                                                   ;
+------+-------+----------+--------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U1_alu32|_lessthan:U6_lessthan|cla33:U1_cla33" ;
+------+-------+----------+--------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                  ;
+------+-------+----------+--------------------------------------------------------------------------+
; a    ; Input ; Info     ; Stuck at GND                                                             ;
; ci   ; Input ; Info     ; Stuck at GND                                                             ;
+------+-------+----------+--------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U1_alu32|_lessthan:U6_lessthan|cla33:U0_cla33|fa_v2:U8_fa_v2" ;
+------+-------+----------+-----------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                 ;
+------+-------+----------+-----------------------------------------------------------------------------------------+
; b    ; Input ; Info     ; Stuck at GND                                                                            ;
+------+-------+----------+-----------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U1_alu32|_lessthan:U6_lessthan|cla33:U0_cla33" ;
+------+-------+----------+--------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                  ;
+------+-------+----------+--------------------------------------------------------------------------+
; a    ; Input ; Info     ; Stuck at GND                                                             ;
; ci   ; Input ; Info     ; Stuck at GND                                                             ;
+------+-------+----------+--------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|mx2_32bits:U3_mx2_32bits" ;
+------+-------+----------+-----------------------------------------------+
; Port ; Type  ; Severity ; Details                                       ;
+------+-------+----------+-----------------------------------------------+
; d1   ; Input ; Info     ; Stuck at GND                                  ;
+------+-------+----------+-----------------------------------------------+


+-----------------------------------------------------------------+
; Port Connectivity Checks: "BUS:U0_BUS|mx3_32bits:U4_mx3_32bits" ;
+------+-------+----------+---------------------------------------+
; Port ; Type  ; Severity ; Details                               ;
+------+-------+----------+---------------------------------------+
; d0   ; Input ; Info     ; Stuck at GND                          ;
+------+-------+----------+---------------------------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; arriav_ff             ; 1474                        ;
;     CLR               ; 6                           ;
;     CLR SCLR SLD      ; 12                          ;
;     CLR SLD           ; 8                           ;
;     ENA CLR           ; 32                          ;
;     ENA CLR SCLR      ; 304                         ;
;     ENA CLR SCLR SLD  ; 32                          ;
;     ENA CLR SLD       ; 24                          ;
;     ENA SCLR          ; 1024                        ;
;     SCLR              ; 32                          ;
; arriav_lcell_comb     ; 1150                        ;
;     extend            ; 282                         ;
;         7 data inputs ; 282                         ;
;     normal            ; 868                         ;
;         0 data inputs ; 1                           ;
;         2 data inputs ; 140                         ;
;         3 data inputs ; 82                          ;
;         4 data inputs ; 164                         ;
;         5 data inputs ; 197                         ;
;         6 data inputs ; 284                         ;
; boundary_port         ; 77                          ;
;                       ;                             ;
; Max LUT depth         ; 12.00                       ;
; Average LUT depth     ; 4.06                        ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:04     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Sat Dec 03 00:20:40 2022
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off Top -c Top
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (12021): Found 1 design units, including 1 entities, in source file asr65.v
    Info (12023): Found entity 1: ASR65 File: C:/intelFPGA_lite/18.1/project/ASR65.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file mx4.v
    Info (12023): Found entity 1: mx4 File: C:/intelFPGA_lite/18.1/project/mx4.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file mx2.v
    Info (12023): Found entity 1: mx2 File: C:/intelFPGA_lite/18.1/project/mx2.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file _8_to_1_mux.v
    Info (12023): Found entity 1: _8_to_1_MUX File: C:/intelFPGA_lite/18.1/project/_8_to_1_MUX.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file read_operation.v
    Info (12023): Found entity 1: read_operation File: C:/intelFPGA_lite/18.1/project/read_operation.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file tb_multiplier.v
    Info (12023): Found entity 1: tb_multiplier File: C:/intelFPGA_lite/18.1/project/tb_multiplier.v Line: 2
Info (12021): Found 1 design units, including 1 entities, in source file multiplier.v
    Info (12023): Found entity 1: multiplier File: C:/intelFPGA_lite/18.1/project/multiplier.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file lsr32.v
    Info (12023): Found entity 1: LSR32 File: C:/intelFPGA_lite/18.1/project/LSR32.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file lsl32.v
    Info (12023): Found entity 1: LSL32 File: C:/intelFPGA_lite/18.1/project/LSL32.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file asr32.v
    Info (12023): Found entity 1: ASR32 File: C:/intelFPGA_lite/18.1/project/ASR32.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file mx16_32bits.v
    Info (12023): Found entity 1: mx16_32bits File: C:/intelFPGA_lite/18.1/project/mx16_32bits.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file cla32.v
    Info (12023): Found entity 1: cla32 File: C:/intelFPGA_lite/18.1/project/cla32.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file mx2_32bits.v
    Info (12023): Found entity 1: mx2_32bits File: C:/intelFPGA_lite/18.1/project/mx2_32bits.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file fa_v2.v
    Info (12023): Found entity 1: fa_v2 File: C:/intelFPGA_lite/18.1/project/fa_v2.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file clb4.v
    Info (12023): Found entity 1: clb4 File: C:/intelFPGA_lite/18.1/project/clb4.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file cla4.v
    Info (12023): Found entity 1: cla4 File: C:/intelFPGA_lite/18.1/project/cla4.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file alu32.v
    Info (12023): Found entity 1: alu32 File: C:/intelFPGA_lite/18.1/project/alu32.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file register32_r_en.v
    Info (12023): Found entity 1: register32_r_en File: C:/intelFPGA_lite/18.1/project/register32_r_en.v Line: 1
Info (12021): Found 24 design units, including 24 entities, in source file gates.v
    Info (12023): Found entity 1: _inv File: C:/intelFPGA_lite/18.1/project/gates.v Line: 1
    Info (12023): Found entity 2: _nand2 File: C:/intelFPGA_lite/18.1/project/gates.v Line: 7
    Info (12023): Found entity 3: _and2 File: C:/intelFPGA_lite/18.1/project/gates.v Line: 13
    Info (12023): Found entity 4: _or2 File: C:/intelFPGA_lite/18.1/project/gates.v Line: 19
    Info (12023): Found entity 5: _xor2 File: C:/intelFPGA_lite/18.1/project/gates.v Line: 25
    Info (12023): Found entity 6: _nand3 File: C:/intelFPGA_lite/18.1/project/gates.v Line: 40
    Info (12023): Found entity 7: _and3 File: C:/intelFPGA_lite/18.1/project/gates.v Line: 46
    Info (12023): Found entity 8: _and4 File: C:/intelFPGA_lite/18.1/project/gates.v Line: 52
    Info (12023): Found entity 9: _and5 File: C:/intelFPGA_lite/18.1/project/gates.v Line: 58
    Info (12023): Found entity 10: _or3 File: C:/intelFPGA_lite/18.1/project/gates.v Line: 64
    Info (12023): Found entity 11: _or4 File: C:/intelFPGA_lite/18.1/project/gates.v Line: 70
    Info (12023): Found entity 12: _or5 File: C:/intelFPGA_lite/18.1/project/gates.v Line: 76
    Info (12023): Found entity 13: _inv_4bits File: C:/intelFPGA_lite/18.1/project/gates.v Line: 82
    Info (12023): Found entity 14: _and2_4bits File: C:/intelFPGA_lite/18.1/project/gates.v Line: 88
    Info (12023): Found entity 15: _or2_4bits File: C:/intelFPGA_lite/18.1/project/gates.v Line: 94
    Info (12023): Found entity 16: _xor2_4bits File: C:/intelFPGA_lite/18.1/project/gates.v Line: 100
    Info (12023): Found entity 17: _xnor2_4bits File: C:/intelFPGA_lite/18.1/project/gates.v Line: 109
    Info (12023): Found entity 18: _inv_32bits File: C:/intelFPGA_lite/18.1/project/gates.v Line: 117
    Info (12023): Found entity 19: _and2_32bits File: C:/intelFPGA_lite/18.1/project/gates.v Line: 123
    Info (12023): Found entity 20: _or2_32bits File: C:/intelFPGA_lite/18.1/project/gates.v Line: 129
    Info (12023): Found entity 21: _xor2_32bits File: C:/intelFPGA_lite/18.1/project/gates.v Line: 135
    Info (12023): Found entity 22: _xnor2_32bits File: C:/intelFPGA_lite/18.1/project/gates.v Line: 148
    Info (12023): Found entity 23: _lessthan File: C:/intelFPGA_lite/18.1/project/gates.v Line: 161
    Info (12023): Found entity 24: _greaterthan File: C:/intelFPGA_lite/18.1/project/gates.v Line: 173
Info (12021): Found 1 design units, including 1 entities, in source file register1.v
    Info (12023): Found entity 1: register1 File: C:/intelFPGA_lite/18.1/project/register1.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file top.v
    Info (12023): Found entity 1: Top File: C:/intelFPGA_lite/18.1/project/Top.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file aluwmul.v
    Info (12023): Found entity 1: ALUwMul File: C:/intelFPGA_lite/18.1/project/ALUwMul.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file bus.v
    Info (12023): Found entity 1: BUS File: C:/intelFPGA_lite/18.1/project/BUS.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file ram.v
    Info (12023): Found entity 1: ram File: C:/intelFPGA_lite/18.1/project/ram.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file bus_addr.v
    Info (12023): Found entity 1: BUS_addr File: C:/intelFPGA_lite/18.1/project/BUS_addr.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file mx3_32bits.v
    Info (12023): Found entity 1: mx3_32bits File: C:/intelFPGA_lite/18.1/project/mx3_32bits.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file cla33.v
    Info (12023): Found entity 1: cla33 File: C:/intelFPGA_lite/18.1/project/cla33.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file lsl33.v
    Info (12023): Found entity 1: LSL33 File: C:/intelFPGA_lite/18.1/project/LSL33.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file tb_bus.v
    Info (12023): Found entity 1: tb_BUS File: C:/intelFPGA_lite/18.1/project/tb_BUS.v Line: 2
Info (12021): Found 1 design units, including 1 entities, in source file tb_aluwmul.v
    Info (12023): Found entity 1: tb_ALUwMul File: C:/intelFPGA_lite/18.1/project/tb_ALUwMul.v Line: 2
Info (12021): Found 1 design units, including 1 entities, in source file tb_alu32.v
    Info (12023): Found entity 1: tb_alu32 File: C:/intelFPGA_lite/18.1/project/tb_alu32.v Line: 2
Info (12021): Found 1 design units, including 1 entities, in source file tb_top.v
    Info (12023): Found entity 1: tb_Top File: C:/intelFPGA_lite/18.1/project/tb_Top.v Line: 2
Info (12021): Found 1 design units, including 1 entities, in source file cla65.v
    Info (12023): Found entity 1: cla65 File: C:/intelFPGA_lite/18.1/project/cla65.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file tb_ram.v
    Info (12023): Found entity 1: tb_ram File: C:/intelFPGA_lite/18.1/project/tb_ram.v Line: 2
Info (12127): Elaborating entity "Top" for the top level hierarchy
Info (12128): Elaborating entity "BUS" for hierarchy "BUS:U0_BUS" File: C:/intelFPGA_lite/18.1/project/Top.v Line: 13
Info (12128): Elaborating entity "register1" for hierarchy "BUS:U0_BUS|register1:U0_register1" File: C:/intelFPGA_lite/18.1/project/BUS.v Line: 12
Info (12128): Elaborating entity "BUS_addr" for hierarchy "BUS:U0_BUS|BUS_addr:U1_BUS_addr" File: C:/intelFPGA_lite/18.1/project/BUS.v Line: 13
Info (12128): Elaborating entity "mx3_32bits" for hierarchy "BUS:U0_BUS|mx3_32bits:U4_mx3_32bits" File: C:/intelFPGA_lite/18.1/project/BUS.v Line: 16
Info (12128): Elaborating entity "ram" for hierarchy "ram:U1_ram" File: C:/intelFPGA_lite/18.1/project/Top.v Line: 14
Info (12128): Elaborating entity "ALUwMul" for hierarchy "ALUwMul:U2_ALUwMul" File: C:/intelFPGA_lite/18.1/project/Top.v Line: 15
Info (12128): Elaborating entity "register32_r_en" for hierarchy "ALUwMul:U2_ALUwMul|register32_r_en:U0_register_32_r_en" File: C:/intelFPGA_lite/18.1/project/ALUwMul.v Line: 15
Info (12128): Elaborating entity "read_operation" for hierarchy "ALUwMul:U2_ALUwMul|read_operation:U2_read_operation" File: C:/intelFPGA_lite/18.1/project/ALUwMul.v Line: 24
Info (12128): Elaborating entity "_8_to_1_MUX" for hierarchy "ALUwMul:U2_ALUwMul|read_operation:U2_read_operation|_8_to_1_MUX:U0_8_to_1_MUX" File: C:/intelFPGA_lite/18.1/project/read_operation.v Line: 6
Info (12128): Elaborating entity "mx2_32bits" for hierarchy "ALUwMul:U2_ALUwMul|mx2_32bits:U3_mx2_32bits" File: C:/intelFPGA_lite/18.1/project/ALUwMul.v Line: 25
Info (12128): Elaborating entity "_and2" for hierarchy "ALUwMul:U2_ALUwMul|_and2:U0_and2" File: C:/intelFPGA_lite/18.1/project/ALUwMul.v Line: 27
Info (12128): Elaborating entity "alu32" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U1_alu32" File: C:/intelFPGA_lite/18.1/project/ALUwMul.v Line: 28
Info (12128): Elaborating entity "_inv_32bits" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U1_alu32|_inv_32bits:U0_inv_32bits" File: C:/intelFPGA_lite/18.1/project/alu32.v Line: 8
Info (12128): Elaborating entity "_and2_32bits" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U1_alu32|_and2_32bits:U2_and2_32bits" File: C:/intelFPGA_lite/18.1/project/alu32.v Line: 10
Info (12128): Elaborating entity "_or2_32bits" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U1_alu32|_or2_32bits:U3_or2_32bits" File: C:/intelFPGA_lite/18.1/project/alu32.v Line: 11
Info (12128): Elaborating entity "_xor2_32bits" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U1_alu32|_xor2_32bits:U4_xor2_32bits" File: C:/intelFPGA_lite/18.1/project/alu32.v Line: 12
Info (12128): Elaborating entity "_xor2_4bits" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U1_alu32|_xor2_32bits:U4_xor2_32bits|_xor2_4bits:U0_xor2_4bits" File: C:/intelFPGA_lite/18.1/project/gates.v Line: 138
Info (12128): Elaborating entity "_xor2" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U1_alu32|_xor2_32bits:U4_xor2_32bits|_xor2_4bits:U0_xor2_4bits|_xor2:U0_xor2" File: C:/intelFPGA_lite/18.1/project/gates.v Line: 103
Info (12128): Elaborating entity "_inv" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U1_alu32|_xor2_32bits:U4_xor2_32bits|_xor2_4bits:U0_xor2_4bits|_xor2:U0_xor2|_inv:inv0" File: C:/intelFPGA_lite/18.1/project/gates.v Line: 30
Info (12128): Elaborating entity "_or2" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U1_alu32|_xor2_32bits:U4_xor2_32bits|_xor2_4bits:U0_xor2_4bits|_xor2:U0_xor2|_or2:or2_y" File: C:/intelFPGA_lite/18.1/project/gates.v Line: 34
Info (12128): Elaborating entity "_xnor2_32bits" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U1_alu32|_xnor2_32bits:U5_xnor2_32bits" File: C:/intelFPGA_lite/18.1/project/alu32.v Line: 13
Info (12128): Elaborating entity "_xnor2_4bits" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U1_alu32|_xnor2_32bits:U5_xnor2_32bits|_xnor2_4bits:U0_xnor2_4bits" File: C:/intelFPGA_lite/18.1/project/gates.v Line: 151
Info (12128): Elaborating entity "_inv_4bits" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U1_alu32|_xnor2_32bits:U5_xnor2_32bits|_xnor2_4bits:U0_xnor2_4bits|_inv_4bits:U1_inv_4bits" File: C:/intelFPGA_lite/18.1/project/gates.v Line: 114
Info (12128): Elaborating entity "_lessthan" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U1_alu32|_lessthan:U6_lessthan" File: C:/intelFPGA_lite/18.1/project/alu32.v Line: 15
Info (12128): Elaborating entity "cla33" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U1_alu32|_lessthan:U6_lessthan|cla33:U0_cla33" File: C:/intelFPGA_lite/18.1/project/gates.v Line: 167
Info (12128): Elaborating entity "cla4" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U1_alu32|_lessthan:U6_lessthan|cla33:U0_cla33|cla4:U0_cla4" File: C:/intelFPGA_lite/18.1/project/cla33.v Line: 8
Info (12128): Elaborating entity "clb4" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U1_alu32|_lessthan:U6_lessthan|cla33:U0_cla33|cla4:U0_cla4|clb4:U4_clb" File: C:/intelFPGA_lite/18.1/project/cla4.v Line: 8
Info (12128): Elaborating entity "_and3" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U1_alu32|_lessthan:U6_lessthan|cla33:U0_cla33|cla4:U0_cla4|clb4:U4_clb|_and3:C2_and3" File: C:/intelFPGA_lite/18.1/project/clb4.v Line: 28
Info (12128): Elaborating entity "_or3" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U1_alu32|_lessthan:U6_lessthan|cla33:U0_cla33|cla4:U0_cla4|clb4:U4_clb|_or3:C2_or3" File: C:/intelFPGA_lite/18.1/project/clb4.v Line: 30
Info (12128): Elaborating entity "_and4" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U1_alu32|_lessthan:U6_lessthan|cla33:U0_cla33|cla4:U0_cla4|clb4:U4_clb|_and4:C3_and4" File: C:/intelFPGA_lite/18.1/project/clb4.v Line: 33
Info (12128): Elaborating entity "_or4" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U1_alu32|_lessthan:U6_lessthan|cla33:U0_cla33|cla4:U0_cla4|clb4:U4_clb|_or4:C3_or4" File: C:/intelFPGA_lite/18.1/project/clb4.v Line: 36
Info (12128): Elaborating entity "_and5" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U1_alu32|_lessthan:U6_lessthan|cla33:U0_cla33|cla4:U0_cla4|clb4:U4_clb|_and5:Co_and5" File: C:/intelFPGA_lite/18.1/project/clb4.v Line: 39
Info (12128): Elaborating entity "_or5" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U1_alu32|_lessthan:U6_lessthan|cla33:U0_cla33|cla4:U0_cla4|clb4:U4_clb|_or5:Co_or5" File: C:/intelFPGA_lite/18.1/project/clb4.v Line: 43
Info (12128): Elaborating entity "fa_v2" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U1_alu32|_lessthan:U6_lessthan|cla33:U0_cla33|cla4:U0_cla4|fa_v2:U0_fa" File: C:/intelFPGA_lite/18.1/project/cla4.v Line: 9
Info (12128): Elaborating entity "_greaterthan" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U1_alu32|_greaterthan:U7_greaterthan" File: C:/intelFPGA_lite/18.1/project/alu32.v Line: 16
Info (12128): Elaborating entity "LSL32" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U1_alu32|LSL32:U8_LSL32" File: C:/intelFPGA_lite/18.1/project/alu32.v Line: 18
Info (12128): Elaborating entity "mx4" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U1_alu32|LSL32:U8_LSL32|mx4:U0_mx4" File: C:/intelFPGA_lite/18.1/project/LSL32.v Line: 7
Info (12128): Elaborating entity "mx2" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U1_alu32|LSL32:U8_LSL32|mx4:U0_mx4|mx2:U0_mx2" File: C:/intelFPGA_lite/18.1/project/mx4.v Line: 7
Info (12128): Elaborating entity "_nand2" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U1_alu32|LSL32:U8_LSL32|mx4:U0_mx4|mx2:U0_mx2|_nand2:U1_nand2" File: C:/intelFPGA_lite/18.1/project/mx2.v Line: 7
Info (12128): Elaborating entity "LSR32" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U1_alu32|LSR32:U9_LSR32" File: C:/intelFPGA_lite/18.1/project/alu32.v Line: 19
Info (12128): Elaborating entity "ASR32" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U1_alu32|ASR32:U10_ASR32" File: C:/intelFPGA_lite/18.1/project/alu32.v Line: 20
Info (12128): Elaborating entity "cla32" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U1_alu32|cla32:U7_cla32_addsub" File: C:/intelFPGA_lite/18.1/project/alu32.v Line: 23
Info (12128): Elaborating entity "mx16_32bits" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U1_alu32|mx16_32bits:U8_mx16_32bits" File: C:/intelFPGA_lite/18.1/project/alu32.v Line: 25
Info (12128): Elaborating entity "multiplier" for hierarchy "ALUwMul:U2_ALUwMul|multiplier:U2_multiplier" File: C:/intelFPGA_lite/18.1/project/ALUwMul.v Line: 29
Info (12128): Elaborating entity "cla65" for hierarchy "ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|cla65:U0_cla65" File: C:/intelFPGA_lite/18.1/project/multiplier.v Line: 16
Info (12128): Elaborating entity "ASR65" for hierarchy "ALUwMul:U2_ALUwMul|multiplier:U2_multiplier|ASR65:U3_ASR65" File: C:/intelFPGA_lite/18.1/project/multiplier.v Line: 21
Info (276014): Found 1 instances of uninferred RAM logic
    Info (276007): RAM logic "ram:U1_ram|memory" is uninferred due to asynchronous read logic File: C:/intelFPGA_lite/18.1/project/ram.v Line: 7
Info (286030): Timing-Driven Synthesis is running
Info (144001): Generated suppressed messages file C:/intelFPGA_lite/18.1/project/output_files/Top.map.smsg
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 2504 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 44 input pins
    Info (21059): Implemented 33 output pins
    Info (21061): Implemented 2427 logic cells
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4920 megabytes
    Info: Processing ended: Sat Dec 03 00:21:20 2022
    Info: Elapsed time: 00:00:40
    Info: Total CPU time (on all processors): 00:00:29


+------------------------------------------+
; Analysis & Synthesis Suppressed Messages ;
+------------------------------------------+
The suppressed messages can be found in C:/intelFPGA_lite/18.1/project/output_files/Top.map.smsg.


