{"patent_id": "10-2019-0086636", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2021-0010716", "출원번호": "10-2019-0086636", "발명의 명칭": "표시 장치", "출원인": "삼성디스플레이 주식회사", "발명자": "김건식"}}
{"patent_id": "10-2019-0086636", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "제1 영역 및 상기 제1 영역을 둘러싸는 제2 영역을 포함하는, 기판;상기 기판 상에 배치되고, 상기 제1 영역에 위치하는 제1 화소회로 및 제2 화소회로를 포함하는, 복수의 화소회로들; 및상기 복수의 화소회로들 상에 배치되며, 상기 제1 영역에 위치하고 상기 제1 화소회로와 전기적으로 연결된 제1표시요소 및 상기 제2 영역에 위치하고 상기 제2 화소회로와 전기적으로 연결된 제2 표시요소를 포함하는, 복수의 표시요소들;을 포함하는, 표시 장치."}
{"patent_id": "10-2019-0086636", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 복수의 표시요소들 각각은, 화소전극, 상기 화소전극 상에 상기 화소전극과 중첩하여 배치되는 대향전극,및 상기 화소전극과 상기 대향전극 사이에 개재된 중간층을 포함하고,상기 제2 표시요소의 상기 화소전극은, 상기 제1 영역으로부터 상기 제2 영역으로 연장되며, 상기 제1영역에 위치하는 제2 화소회로와 전기적으로 연결된, 표시 장치."}
{"patent_id": "10-2019-0086636", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항에 있어서,상기 복수의 화소회로들과 상기 복수의 표시요소들 사이에 개재된 콘택메탈층을 더 포함하고,상기 콘택메탈층은, 상기 제1 영역으로부터 상기 제2 영역으로 연장되며, 상기 제1 영역에 위치하는 상기 제2화소회로와 상기 제2 영역에 위치하는 상기 제2 표시요소를 전기적으로 연결하는, 표시 장치."}
{"patent_id": "10-2019-0086636", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서,상기 제1 화소회로와 상기 제2 화소회로 사이의 간격은, 상기 제1 표시요소와 상기 제2 표시요소 사이의 간격보다 작은, 표시 장치."}
{"patent_id": "10-2019-0086636", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1 항에 있어서,상기 제1 영역에 위치하는 화소회로들의 개수는, 상기 제1 영역에 위치하는 표시요소들의 개수보다 많은, 표시장치."}
{"patent_id": "10-2019-0086636", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 1 항에 있어서,상기 제1영역에 위치하는 복수의 화소회로들의 개수는, 상기 제1영역 또는 상기 제2영역에 위치하는 복수의 표시요소들의 개수에 대응하는, 표시 장치."}
{"patent_id": "10-2019-0086636", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "공개특허 10-2021-0010716-3-제 2 항에 있어서,상기 복수의 화소회로들 각각은, 반도체층, 상기 반도체층과 적어도 일부 중첩된 게이트 전극, 및 상기 반도체층과 연결된 전극층을 포함하는 박막트랜지스터를 포함하고,상기 제2 표시요소의 상기 화소전극은, 상기 제2 화소회로의 전극층과 전기적으로 연결된, 표시 장치."}
{"patent_id": "10-2019-0086636", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 1 항에 있어서,상기 제1 영역에 위치하는 복수의 화소회로들의 개수는, 상기 제1영역 또는 상기 제2 영역에 위치하는 복수의표시요소들의 개수에 대응하는, 표시 장치."}
{"patent_id": "10-2019-0086636", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 1 항에 있어서,상기 제2 표시요소는, 상기 제2 영역에서 상기 기판 상에 배치된 구동 회로 또는 연결 배선 중 적어도 하나와중첩하도록 배치되는, 표시 장치."}
{"patent_id": "10-2019-0086636", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 1 항에 있어서,상기 제1 화소회로 및 상기 제1 표시요소는, 상기 기판 상에 중첩되도록 배치되는, 표시 장치."}
{"patent_id": "10-2019-0086636", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제3 영역 및 제4 영역을 포함하는, 기판;상기 기판 상에 배치되고, 상기 제3 영역에 위치하는, 제1 표시요소 및 제2 표시요소를 포함하는, 복수의 표시요소들; 상기 복수의 표시요소들 아래에 배치되며, 상기 제4 영역에 위치하고, 상기 제1 표시요소와 전기적으로 연결된제1 화소회로 및 상기 제2 표시요소와 전기적으로 연결된 제2 화소회로를 포함하는, 복수의 화소회로들을 포함하는, 표시 장치."}
{"patent_id": "10-2019-0086636", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 11 항에 있어서,상기 제1 표시요소 및 상기 제2 표시요소 각각은, 화소전극, 상기 화소전극 상에 상기 화소전극과 중첩하여 배치되는 대향전극, 및 상기 화소전극과 상기 대향전극 사이에 개재되는 중간층을 포함하고,상기 제1 표시요소의 화소전극 및 상기 제2 표시요소의 화소전극 중 적어도 하나는, 상기 제3 영역으로부터 상기 제4 영역으로 연장되어, 상기 복수의 화소회로들 중 어느 하나와 연결되는, 표시 장치."}
{"patent_id": "10-2019-0086636", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 11 항에 있어서,상기 복수의 화소회로들과 상기 복수의 표시요소들 사이에 개재된 콘택메탈층을 더 포함하고,상기 콘택메탈층은, 상기 제3 영역으로부터 상기 제4 영역으로 연장되며,상기 제1 화소회로와 상기 제1 표시요소를 연결하는 제1 콘택메탈층, 또는 상기 제2 화소회로와 상기 제2 표시요소를 연결하는 제2 콘택메탈층 중 적어도 하나를 포함하는, 표시 장치."}
{"patent_id": "10-2019-0086636", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 13 항에 있어서,상기 복수의 표시요소들 각각은, 화소전극, 상기 화소전극 상에 상기 화소전극과 중첩하여 배치되는 대향전극,공개특허 10-2021-0010716-4-및 상기 화소전극과 상기 대향전극 사이에 개재된 중간층을 포함하며,상기 제1 콘택메탈층 또는 상기 제2 콘택메탈층 중 적어도 하나는, 상기 복수의 화소회로들 중 어느 하나에 포함된 전극층과 상기 복수의 표시요소들 중 어느 하나에 포함된 화소 전극을 전기적으로 연결하는, 표시 장치."}
{"patent_id": "10-2019-0086636", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 11 항에 있어서,상기 제1 화소회로와 상기 제2 화소회로 사이의 간격은, 상기 제1 표시요소와 상기 제2 표시요소 사이의 간격보다 작은, 표시 장치."}
{"patent_id": "10-2019-0086636", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제 11 항에 있어서,상기 제3 영역에 배치된 상기 표시요소들의 개수는, 상기 제4 영역에 배치된 상기 화소회로들의 개수에 대응하는, 표시 장치."}
{"patent_id": "10-2019-0086636", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 10 항에 있어서,상기 제3 영역은 벤딩 영역을 포함하는, 표시 장치."}
{"patent_id": "10-2019-0086636", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제1 영역, 상기 제1 영역 내측에서 상기 제1 영역에 의해 둘러싸인 제2 영역, 및 상기 제2 영역의 내측에서 상기 제2 영역에 의해 둘러싸인 개구 영역을 포함하는, 기판;상기 기판 상에, 상기 제1 영역에 배치되는 제1 화소회로 및 제2 화소회로를 포함하는, 복수의 화소회로들; 및상기 복수의 화소회로들 상에, 상기 제1 화소회로와 전기적으로 연결되고 상기 제1 영역에 배치되는 제1 표시요소 및 상기 제2 화소회로와 전기적으로 연결되고 상기 제2 영역에 배치되는 제2 표시요소를 포함하는, 복수의표시요소들;을 포함하는, 표시 장치."}
{"patent_id": "10-2019-0086636", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제 18 항에 있어서,상기 제2 표시요소는, 상기 제2 표시요소에 포함되며, 상기 제1 영역으로부터 상기 제2 영역까지 연장되는 화소전극; 또는상기 복수의 화소회로들과 상기 복수의 표시요소들 사이에 개재되며, 상기 제1 영역으로부터 상기 제2 영역까지연장되는 콘택메탈층; 중 어느 하나를 통해, 상기 제2 화소회로와 전기적으로 연결된, 표시 장치."}
{"patent_id": "10-2019-0086636", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제 18 항에 있어서,상기 제1 화소회로와 상기 제2 화소회로 사이의 간격은, 상기 제1 표시요소와 상기 제2 표시요소 사이의 간격보다 작은, 표시 장치."}
{"patent_id": "10-2019-0086636", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명의 일 실시예에 따르면, 표시 장치는, 제1 영역 및 상기 제1 영역을 둘러싸는 제2 영역을 포함하는, 기판; 상기 기판 상에 배치되고, 상기 제1 영역에 위치하는 제1 화소회로 및 제2 화소회로를 포함하는, 복수의 화소회로들; 및 상기 복수의 화소회로들 상에 배치되며, 상기 제1 영역에 위치하고 상기 제1 화소회로와 전기적 으로 연결된 제1 표시요소 및 상기 제2 영역에 위치하고 상기 제2 화소회로와 전기적으로 연결된 제2 표시요소를 포함하는, 복수의 표시요소들을 포함할 수 있다. 이 밖에 다양한 실시예들이 가능하다."}
{"patent_id": "10-2019-0086636", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명의 다양한 실시예는 표시 장치에 관한 것이다."}
{"patent_id": "10-2019-0086636", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "표시 장치는 이미지를 출력할 수 있는 장치로서, 근래에 다양한 분야에서 광범위하게 활용되고 있다. 특히 표시 장치는 두께가 얇아지고 무게가 가벼워져 사용 범위가 광범위해지는 추세이다. 이러한 표시 장치는 설계 상의 이유로 화면에서 이미지를 출력하지 못하는 영역, 이른바 데드 영역(dead spac e)를 포함할 수 있다. 예컨대 표시 장치는 표시 장치의 구동을 위해 필요한 회로 구성들이 배치되는 영역이나 센서 등의 전자요소가 배치되는 영역 주변에 데드 영역을 포함할 수 있다."}
{"patent_id": "10-2019-0086636", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "표시 장치는 미감 및 사용의 편의를 위해, 화면에서 이미지가 출력될 수 있는 영역을 극대화하고 데드 영역을 줄일 것이 요구될 수 있다. 본 발명의 실시예들은 화소의 표시요소이미지 출력 영역을 극대화한 표시 장치를 제 공하고자 한다."}
{"patent_id": "10-2019-0086636", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 다양한 실시예에 따르면, 표시 장치는, 제1 영역 및 상기 제1 영역을 둘러싸는 제2 영역을 포함하는, 기판; 상기 기판 상에 배치되고, 상기 제1 영역에 위치하는 제1 화소회로 및 제2 화소회로를 포함하는, 복수의 화소회로들; 및 상기 복수의 화소회로들 상에 배치되며, 상기 제1 영역에 위치하고 상기 제1 화소회로와 전기적 으로 연결된 제1 표시요소 및 상기 제2 영역에 위치하고 상기 제2 화소회로와 전기적으로 연결된 제2 표시요소 를 포함하는, 복수의 표시요소들;을 포함할 수 있다. 상기 복수의 표시요소들 각각은, 화소전극, 상기 화소전극 상에 상기 화소전극과 중첩하여 배치되는 대향전극, 및 상기 화소전극과 상기 대향전극 사이에 개재된 중간층을 포함하고, 상기 제2 표시요소의 상기 화소전극은, 상기 제1 영역으로부터 상기 제2 영역으로 연장되며, 상기 제1영역에 위치하는 제2 화소회로와 전기적으로 연결 될 수 있다. 상기 복수의 화소회로들과 상기 복수의 표시요소들 사이에 개재된 콘택메탈층을 더 포함하고, 상기 콘택메탈층 은, 상기 제1 영역으로부터 상기 제2 영역으로 연장되며, 상기 제1 영역에 위치하는 상기 제2 화소회로와 상기 제2 영역에 위치하는 상기 제2 표시요소를 전기적으로 연결할 수 있다. 상기 제1 화소회로와 상기 제2 화소회로 사이의 간격은, 상기 제1 표시요소와 상기 제2 표시요소 사이의 간격보 다 작을 수 있다. 상기 제1 영역에 위치하는 화소회로들의 개수는, 상기 제1 영역에 위치하는 표시요소들의 개수보다 많을 수 있 다. 상기 제1영역에 위치하는 복수의 화소회로들의 개수는, 상기 제1영역 또는 상기 제2영역에 위치하는 복수의 표 시요소들의 개수에 대응할 수 있다. 상기 복수의 화소회로들 각각은, 반도체층, 상기 반도체층과 적어도 일부 중첩된 게이트 전극, 및 상기 반도체 층과 연결된 전극층을 포함하는 박막트랜지스터를 포함하고, 상기 제2 표시요소의 상기 화소전극은, 상기 제2 화소회로의 전극층과 전기적으로 연결될 수 있다. 상기 제1 영역에 위치하는 복수의 화소회로들의 개수는, 상기 제1영역 또는 상기 제2 영역에 위치하는 복수의 표시요소들의 개수에 대응할 수 있다. 상기 제2 표시요소는, 상기 제2 영역에서 상기 기판 상에 배치된 구동 회로 또는 연결 배선 중 적어도 하나와 중첩하도록 배치될 수 있다. 상기 제1 화소회로 및 상기 제1 표시요소는, 상기 기판 상에 중첩되도록 배치될 수 있다. 본 발명의 다양한 실시예에 따른 표시 장치는, 제3 영역 및 제4 영역을 포함하는, 기판; 상기 기판 상에 배치되 고, 상기 제3 영역에 위치하는, 제1 표시요소 및 제2 표시요소를 포함하는, 복수의 표시요소들; 상기 복수의 표 시요소들 아래에 배치되며, 상기 제4 영역에 위치하고, 상기 제1 표시요소와 전기적으로 연결된 제1 화소회로 및 상기 제2 표시요소와 전기적으로 연결된 제2 화소회로를 포함하는, 복수의 화소회로들을 포함할 수 있다. 상기 제1 표시요소 및 상기 제2 표시요소 각각은, 화소전극, 상기 화소전극 상에 상기 화소전극과 중첩하여 배 치되는 대향전극, 및 상기 화소전극과 상기 대향전극 사이에 개재되는 중간층을 포함하고, 상기 제1 표시요소의 화소전극 및 상기 제2 표시요소의 화소전극 중 적어도 하나는, 상기 제3 영역으로부터 상기 제4 영역으로 연장 되어, 상기 복수의 화소회로들 중 어느 하나와 연결될 수 있다. 상기 복수의 화소회로들과 상기 복수의 표시요소들 사이에 개재된 콘택메탈층을 더 포함하고, 상기 콘택메탈층 은, 상기 제3 영역으로부터 상기 제4 영역으로 연장되며, 상기 제1 화소회로와 상기 제1 표시요소를 연결하는 제1 콘택메탈층, 또는 상기 제2 화소회로와 상기 제2 표시요소를 연결하는 제2 콘택메탈층 중 적어도 하나를 포 함할 수 있다. 상기 복수의 표시요소들 각각은, 화소전극, 상기 화소전극 상에 상기 화소전극과 중첩하여 배치되는 대향전극, 및 상기 화소전극과 상기 대향전극 사이에 개재된 중간층을 포함하며, 상기 제1콘택메탈층 또는 상기 제2콘택메 탈층 중 적어도 하나는, 상기 복수의 화소회로들 중 어느 하나에 포함된 전극층과 상기 복수의 표시요소들 중 어느 하나에 포함된 화소 전극을 전기적으로 연결할 수 있다. 상기 제1 화소회로와 상기 제2 화소회로 사이의 간격은, 상기 제1 표시요소와 상기 제2 표시요소 사이의 간격보 다 작을 수 있다. 상기 제3 영역에 배치된 상기 표시요소들의 개수는, 상기 제4 영역에 배치된 상기 화소회로들의 개수에 대응할 수 있다. 상기 제3 영역은 벤딩 영역을 포함할 수 있다. 본 발명의 다양한 실시예에 따른 표시 장치는, 제1 영역, 상기 제1 영역 내측에서 상기 제1 영역에 의해 둘러싸 인 제2 영역, 및 상기 제2 영역의 내측에서 상기 제2 영역에 의해 둘러싸인 개구 영역을 포함하는, 기판; 상기 기판 상에, 상기 제1 영역에 배치되는 제1 화소회로 및 제2 화소회로를 포함하는, 복수의 화소회로들; 및 상기 복수의 화소회로들 상에, 상기 제1 화소회로와 전기적으로 연결되고 상기 제1 영역에 배치되는 제1 표시요소 및 상기 제2 화소회로와 전기적으로 연결되고 상기 제2 영역에 배치되는 제2 표시요소를 포함하는, 복수의 표시요 소들;을 포함할 수 있다. 상기 제2 표시요소는, 상기 제2 표시요소에 포함되며, 상기 제1 영역으로부터 상기 제2 영역까지 연장되는 화소 전극; 또는 상기 복수의 화소회로들과 상기 복수의 표시요소들 사이에 개재되며, 상기 제1 영역으로부터 상기 제2 영역까지 연장되는 콘택메탈층; 중 어느 하나를 통해, 상기 제2 화소회로와 전기적으로 연결될 수 있다. 상기 제1화소회로와 상기 제2화소회로 사이의 간격은, 상기 제1 표시요소와 상기 제2 표시요소 사이의 간격보다 작을 수 있다. 전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다."}
{"patent_id": "10-2019-0086636", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 다양한 실시예들에 따르면, 이미지를 출력할 수 있는 영역의 면적이 극대화되어 미감 및 사용자 편의 가 증대된 표시 장치를 제공할 수 있다. 또한, 화소의 표시요소와 화소회로를 다른 영역에 배치함에 따라 이미 지를 출력하는 영역에서 밴딩이 용이한 표시 장치를 제공할 수 있다."}
{"patent_id": "10-2019-0086636", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고"}
{"patent_id": "10-2019-0086636", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일 하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 실시예에서, 제1, 제2등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하 는 목적으로 사용되었다. 이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의 미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. 이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바 로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다. 도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타 난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정 되지 않는다. 어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행 될 수 있다. 이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결 된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다. 이하의 실시예에서 x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향 을 지칭할 수도 있다. 본 명세서에서 \"A 및/또는 B\"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 사시도이다. 도 1을 참조하면, 표시 장치는 전면(front face) 또는, 전면과 측면(side face)의 적어도 일부를 통해 외부 에 이미지를 출력할 수 있다. 예를 들어, 표시 장치는 복수의 화소들을 통해 외부에 이미지를 출력할 수 있 다. 각각의 화소는, 구동 박막트랜지스터를 포함하는 화소회로와 상기 화소회로와 전기적으로 연결된 표시요소 (예: 유기발광다이오드)를 포함할 수 있다. 예컨대 표시 장치는 화소회로에 인가되는 전기적 신호에 기반하 여 표시요소를 통해 빛을 방출할 수 있다. 표시 장치는 제1 영역(AREA1) 및 제2 영역(AREA2)을 포함할 수 있다. 제1 영역(AREA1)은, 각 화소에 구비된 화소회로들이 배치되는 영역으로 정의될 수 있다. 제2 영역(AREA2)은, 제 1 영역(AREA1)을 부분적으로 또는 전체적으로 둘러싸는 영역을 포함할 수 있다. 표시 장치는 제2' 영역(AREA2') 및 개구 영역(OA)을 더 포함할 수 있다. 개구 영역(OA)은 전자요소가 배치되는 위치에 대응할 수 있다. 개구 영역(OA)은, 빛 또는 음향 중 적어도 하나 가 전자요소로부터 외부로 출력되거나 또는 외부로부터 전자요소를 향해 입사될 수 있도록 형성된 투과 영역 (transmission area)을 포함할 수 있다. 제2' 영역(AREA2')은 제1 영역(AREA1)의 내측에서 개구 영역(OA)을 둘러싸는 형태로 위치할 수 있다. 다시 말해 제2' 영역(AREA2')은 제1 영역(AREA1)에 의해 둘러싸일 수 있으며, 개구 영역(OA)은 제2' 영역(AREA2')에 의해 둘러싸일 수 있다. 도 1에서는 표시 장치의 일 면에서 상측 가운데에 개구 영역(OA)이 배치된 것을 도시하고 있으나, 개구 영역 (OA)은 표시 장치의 다양한 위치에 다양한 개수 및 형태로 배치될 수 있다. 또한, 도 1에 도시된 바와 달리, 어떤 실시예에서는 표시 장치가 개구 영역(OA) 및 제2' 영역(AREA2')을 포함하지 않을 수 있다. 이하에서는, 표시 장치를 유기 발광 표시 장치인 것으로 예시하여 설명하지만, 본 발명의 다양한 실시예에 따른 표시 장치는 무기 EL 표시 장치(Inorganic Light Emitting Display), 퀀텀닷 발광 표시 장치(Quantum dot Light Emitting Display)를 포함할 수 있다. 도 2는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다. 도 2를 참조하면, 표시 장치(예: 도 1의 표시 장치)는 복수의 화소(P)들을 포함할 수 있다. 화소(P)들은 화소회로 및 화소회로와 전기적으로 연결된 표시요소를 통해, 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출 할 수 있다. 화소(P)들은, 제2 영역(AREA2)에 배치된 구동 회로들과 전기적으로 연결될 수 있다. 예를 들어, 제2 영역 (AREA2)에는 제1 스캔 구동회로, 제2 스캔 구동회로, 단자, 데이터 구동회로, 제1 전원공급배선 , 및 제2 전원공급배선 중 적어도 하나가 배치될 수 있다. 제1 스캔 구동회로는 스캔라인(SL)을 통해 각 화소(P)에 스캔 신호를 제공할 수 있다. 제1 스캔 구동회로 는 발광 제어라인(EL)을 통해 각 화소(P)에 발광 제어 신호를 제공할 수 있다. 제2 스캔 구동회로는 제1 영역(AREA1)을 사이에 두고 제1 스캔 구동회로와 나란하게 배치될 수 있다. 예를 들어, 제1 영역(AREA1)에 배치된 화소(P) 중 일부는 제1 스캔 구동회로와 전기적으로 연결될 수 있고, 제1 영역(AREA1)에 배치된 화소(P) 중 다른 일부는 제2 스캔 구동회로에 연결될 수 있다. 다른 실시예에 따르면, 표시 장치는 제1 스캔 구동회로 또는 제2 스캔 구동회로 중 어느 하나를 포함하지 않을 수 있으며, 화소(P)들은 표시 장치에 구비된 하나의 스캔 구동회로와 연결될 수도 있다. 단자는, 기판의 일 측에 배치될 수 있다. 단자는 절연층에 의해 덮이지 않고 노출되어, 인쇄회 로기판(PCB)과 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)의 제2 단자(PCB-P)는 표시 장치의 단자와 전기적으로 연결될 수 있다. 인쇄회로기판 (PCB)은 외부로부터의 신호 또는 전원을 표시 장치로 전달할 수 있다. 예컨대 인쇄회로기판(PCB)은 프로세서 (미도시)로부터 수신된 제어 신호를 제1 스캔 구동회로 및/또는 제2 스캔 구동회로에 전달할 수 있다. 인쇄회로기판(PCB)는 프로세서(미도시)로부터 수신된 제1 전원(예: ELVDD, 도 3 및 도 4 참조) 및 제2 전 원(예: ELVSS, 도 3 및 도 4 참조)을, 제1 연결배선 및 제2 연결배선을 통해, 제1 전원공급배선 및 제2 전원공급배선에 전달할 수 있다. 예컨대 제1 전원은 제1 전원공급배선과 연결된 구동전 압라인(PL)을 통해 각 화소(P)에 제공될 수 있다. 제2 전원은 제2 전원공급배선과 연결된 각 화소(P)의 대 향전극에 제공될 수 있다. 데이터 구동회로는 데이터라인(DL)과 전기적으로 연결될 수 있다. 데이터 구동회로는 데이터 신호를 단자에 연결된 연결 배선 및 상기 연결 배선과 연결된 데이터라인(DL)을 통해 화소(P)에 제공할 수 있다. 도 2는 데이터 구동회로가 인쇄회로기판(PCB)에 배치되는 것으로 도시되어 있으나, 다른 실시예로서 데이 터 구동회로는 표시 장치의 기판 상에 배치될 수 있다. 예를 들어, 데이터 구동회로는 제2 영역(AREA2)에서 단자와 제1 전원공급배선 사이에 배치될 수 있다. 제1 전원공급배선은 제1 영역(AREA1)을 사이에 두고 일 축(예: x 방향)을 따라 나란하게 연장된 제1 서브 배선 및 제2 서브배선을 포함할 수 있다. 제2 전원공급배선은 일 측이 개방된 루프 형상으로, 제1 영역(AREA1)을 부분적으로 둘러쌀 수 있다. 배선들, 예컨대 스캔라인(SL), 발광제어라인(EL), 데이터라인(DL), 및 구동전압라인(PL)은, 제2 영역(AREA2)에 배치된 구동 회로들로부터 제1 영역(AREA1)으로 연장되어, 소정의 신호 또는 전원을 화소(P)에 제공할 수 있다. 배선들은, 개구 영역(OA)을 중심으로 단선(disconnected)되거나, 개구 영역(OA)의 주변에서 개구 영역(OA)을 우 회하도록 배치될 수 있다. 예컨대 개구 영역(OA) 주변에서 우회하는 배선 부분들은 제2' 영역(AREA2')에 위치할 수 있다. 도 3은 본 발명의 일 실시예에 따른 화소의 등가회로도이다. 도 3을 참조하면, 화소는 스캔라인(SL) 및 데이터라인(DL)에 연결된 화소회로(PC)와, 상기 화소회로(PC)에 연결 된 표시요소(OLED)를 포함할 수 있다. 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 스위칭 박막트랜지스터(T2)는 스캔라인(SL) 및 데이터라인(DL)과 연결되며, 스캔라인(SL)을 통해 입력된 스캔 신호(Sn)에 따라, 데이터라인(DL)을 통해 입력된 데이터 신호(Dm)를, 구동 박막트랜지스터(T1)로 전달할 수 있 다. 스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2) 및 구동전압라인(PL)과 연결되며, 스위칭 박막트랜지스터 (T2)로부터 전달받은 전압과 구동전압라인(PL)에 공급되는 제1전원전압(ELVDD)의 차이에 해당하는 전압을 저장 할 수 있다. 구동 박막트랜지스터(T1)는 구동전압라인(PL) 및 스토리지 커패시터(Cst)과 연결되며, 스토리지 커패시터(Cst) 에 저장된 전압의 값에 대응하여 구동전압라인(PL)으로부터 표시요소(OLED)로 흐르는 구동 전류를 제어할 수 있 다. 표시요소(OLED)는 상기 구동 전류에 의해 소정의 휘도를 갖는 빛을 외부로 방출할 수 있다. 도 3에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 화소회로(PC)는 도 4에 도시된 바와 같이 7개의 박 막트랜지스터 및 1개의 스토리지 커패시터를 포함할 수 있다. 도 4는 본 발명의 일 실시예에 따른 화소의 등가회로도이다. 도 4을 참조하면, 화소는, 화소회로(PC) 및 상기 화소회로(PC)에 연결된 표시요소(OLED)를 포함할 수 있다. 화소회로(PC)는 복수의 박막트랜지스터들 및 스토리지 커패시터(storage capacitor)를 포함할 수 있다. 박막트 랜지스터들 및 스토리지 커패시터는, 신호라인(SL, SL-1, EL, DL), 초기화전압라인(VL), 및 구동전압라인(PL) 중 적어도 하나와 전기적으로 연결될 수 있다. 복수의 박막트랜지스터들은, 구동 박막트랜지스터(driving TFT, T1), 스위칭 박막트랜지스터(switching TFT, T2), 보상 박막트랜지스터(T3), 제1 초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막 트랜지스터(T6) 및 제2 초기화 박막트랜지스터(T7) 중 적어도 하나를 포함할 수 있다. 신호라인은 스캔신호(Sn)를 전달하는 스캔라인(SL), 제1 초기화 박막트랜지스터(T4)와 제2 초기화 박막트랜지스 터(T7)에 이전 스캔신호(Sn-1)를 전달하는 이전 스캔라인(SL-1), 동작제어 박막트랜지스터(T5) 및 발광제어 박 막트랜지스터(T6)에 발광제어신호(En)를 전달하는 발광 제어라인(EL), 스캔라인(SL)과 교차하며 데이터신호(D m)를 전달하는 데이터라인(DL)을 포함할 수 있다. 구동전압라인(PL)은 구동 박막트랜지스터(T1)에 구동전압(ELVDD)을 전달할 수 있다. 초기화전압라인(VL)은 구동 박막트랜지스터(T1) 및 화소전극을 초기화하는 초기화전압(Vint )을 화소(P)에 전달 할 수 있다. 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)은, 스토리지 커패시터(Cst)의 제1 스토리지 축전판(Cst1)에 연 결되고, 구동 박막트랜지스터(T1)의 구동 소스전극(S1)은 동작제어 박막트랜지스터(T5)를 경유하여 하부 구동전 압라인(PL)에 연결되며, 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)은 발광제어 박막트랜지스터(T6)를 경유하여 표시요소(OLED)의 화소전극과 전기적으로 연결될 수 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아, 표시 요소(OLED)에 구동전류(IOLED)를 공급할 수 있다. 스위칭 박막트랜지스터(T2)의 스위칭 게이트전극(G2)은, 스캔라인(SL)에 연결되고, 스위칭 박막트랜지스터(T2) 의 스위칭 소스전극(S2)은, 데이터라인(DL)에 연결되며, 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)은, 구동 박막트랜지스터(T1)의 구동 소스전극(S1)에 연결되어 동작제어 박막트랜지스터(T5)를 경유하여 하부 구동전압라인(PL)과 연결될 수 있다. 스위칭 박막트랜지스터(T2)는, 스캔라인(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어, 데이터라인(DL) 으로 전달된 데이터신호(Dm)를 구동 박막트랜지스터(T1)의 구동 소스전극(S1)으로 전달하는 스위칭 동작을 수행 할 수 있다. 보상 박막트랜지스터(T3)의 보상 게이트전극(G3)은 스캔라인(SL)에 연결되고, 보상 박막트랜지스터(T3)의 보상 소스전극(S3)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)에 연결되며, 발광제어 박막트랜지스터(T6)를 경유하여 표시요소 (OLED)의 화소전극과 연결될 수 있다. 보상 박막트랜지스터(T3)의 보상 드레인전극(D3)은 스토리지 커패시터(Cst)의 제1 스토리지 축전판(Cst1), 제1 초기화 박막트랜지스터(T4)의 제1 초기화 드레인전극(D4) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결될 수 있다. 보상 박막트랜지스터(T3)는 스캔라인(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되고, 구동 박막트랜지스 터(T1)의 구동 게이트전극(G1)과 구동 드레인전극(D1)을 전기적으로 연결하여, 구동 박막트랜지스터(T1)를 보상 할 수 있다. 제1 초기화 박막트랜지스터(T4)의 제1 초기화 게이트전극(G4)은 이전 스캔라인(SL-1)에 연결되고, 제1 초기화 박막트랜지스터(T4)의 제1 초기화 소스전극(S4)은 제2 초기화 박막트랜지스터(T7)의 제2 초기화 드레인전극(D 7)과 초기화전압라인(VL)에 연결될 수 있다. 제1 초기화 박막트랜지스터(T4)의 제1 초기화 드레인전극(D4)은 스토리지 커패시터(Cst)의 제1 스토리지 축전판 (Cst1), 보상 박막트랜지스터(T3)의 보상 드레인전극(D3) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결될 수 있다. 제1 초기화 박막트랜지스터(T4)는 이전 스캔라인(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어, 초기화전압(Vint)을 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 전달하여, 구동 박막트랜지 스터(T1)의 구동 게이트전극(G1)의 전압을 초기화시킬 수 있다. 동작제어 박막트랜지스터(T5)의 동작제어 게이트전극(G5)은, 발광 제어라인(EL)과 연결되며, 동작제어 박막트랜 지스터(T5)의 동작제어 소스전극(S5)은 하부 구동전압라인(PL)과 연결될 수 있다. 동작제어 박막트랜지스터(T 5)의 동작제어 드레인전극(D5)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1) 및 스위칭 박막트랜지스터(T2) 의 스위칭 드레인전극(D2)과 연결될 수 있다. 발광제어 박막트랜지스터(T6)의 발광제어 게이트전극(G6)은, 발광 제어라인(EL)과 연결되고, 발광제어 박막트랜 지스터(T6)의 발광제어 소스전극(S6)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1) 및 보상 박막트랜지스 터(T3)의 보상 소스전극(S3)과 연결될 수 있다. 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6)은, 제2초기화 박막트랜지스터(T7)의 제2초기화 소스전 극(S7) 및 표시요소(OLED)의 화소전극에 전기적으로 연결될 수 있다. 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광 제어라인(EL)을 통해 전달받은 발광제어 신호(En)에 따라 동시에 턴-온되어, 구동전압(ELVDD)이 표시요소(OLED)에 전달되어 표시요소(OLED)에 구동전류 (IOLED)가 흐르도록 할 수 있다. 제2 초기화 박막트랜지스터(T7)의 제2초 기화 게이트전극(G7)은 이전 스캔라인(SL-1)과 연결되고, 제2 초기화 박막트랜지스터(T7)의 제2 초기화 소스전극(S7)은 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6) 및 표시요소(OLED)의 화소전극과 연결될 수 있다. 제2 초기화 박막트랜지스터(T7)의 제2 초기화 드레인전극(D7)은 제1 초기화 박막트랜지스터(T4)의 제1 초기화 소스전극(S4) 및 초기화전압라인(VL)에 연결될 수 있다. 제2 초기화 박막트랜지스터(T7)는 이전 스캔라인(SL- 1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 표시요소(OLED)의 화소전극을 초기화할 수 있다. 도 4에서는 제1 초기화 박막트랜지스터(T4)와 제2 초기화 박막트랜지스터(T7)가 이전 스캔라인(SL-1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 제1 초기화 박막트랜지스터(T4)는 이 전 스캔라인(SL-1)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동되고, 제2 초기화 박막트랜지스터(T7)는 별도의 신호라인(예컨대, 이후 스캔라인)에 연결되어 상기 신호라인에 전달되는 신호에 따라 구동될 수 있다. 스토리지 커패시터(Cst)의 제2 스토리지 축전판(Cst2)은 구동전압라인(PL)에 연결되며, 표시요소(OLED)의 대향 전극은 공통전압(ELVSS)에 연결될 수 있다. 이에 따라, 표시요소(OLED)는 구동 박막트랜지스터(T1)로부터 구동 전류(IOLED)를 전달받아 발광함으로써 화상을 표시할 수 있다. 도 4에서는 보상 박막트랜지스터(T3)와 제1 초기화 박막트랜지스터(T4)가 듀얼 게이트전극을 갖는 것으로 도시 하고 있으나, 보상 박막트랜지스터(T3)와 제1 초기화 박막트랜지스터(T4)는 한 개의 게이트전극을 가질 수 있다. 도 5 및 도 6은 본 발명의 다양한 실시예에 따른 표시 장치의 화소의 배치 구조를 개략적으로 도시한 평면도이 다. 예컨대 도 5 및 도 6은, 도 2에 도시된 표시 장치에서 우측의 제1 영역(AREA1)과 제2 영역(AREA2)의 경 계 부분을 확대한 평면도일 수 있다. 표시 장치는 제1화소회로(PC_1) 및 제2화소회로(PC_2)를 포함하는 복수의 화소회로들 및 제1표시요소(OLED_1) 및 제2표시요소(OLED_2)를 포함하는 복수의 표시요소들을 포함할 수 있다. 각 화소회로는 표시요소와 전기적으로 연결되어 하나의 화소를 구성할 수 있다. 예컨대 제1 화소회로(PC_1)은 제1표시요소(OLED_1)와 전기적으로 연결되어 제1화소를 구성할 수 있으며, 제2 화소회로(PC_2)는 제2표시요소 (OLED_2)와 전기적으로 연결되어 제2화소를 구성할 수 있다. 제1 화소회로(PC_1)들 및 제2 화소회로(PC_2)들은 제1 영역(AREA1)에 배치될 수 있다. 제1 화소회로(PC_1)들 및 제2 화소회로(PC_2)들은 일 방향(예컨대 x 방향)을 따라 일정 간격으로 이격되어 배치 될 수 있다. 제1 화소회로(PC_1)들 및 제2 화소회로(PC_2)들은, 신호라인 또는 전압라인을 통해 제2 영역(AREA2)에 배치된 구동 회로(120, 170)들과 연결되어 구동 회로(120, 170)들로부터 신호 또는 전원을 제공받을 수 있다. 도 5 및 도 6에서는 제2 영역(AREA2)에 배치된 구동 회로들의 일 예로 제2스캔구동회로 및 제2 전원공급배 선을 도시하고 있으나, 제2 영역(AREA2)에는, 도 2에 도시된 제1스캔 구동회로, 제2스캔 구동회로 , 단자, 데이터 구동회로, 제1전원공급배선, 및 제2전원공급배선 중 적어도 하나가 배치될 수 있다. 제1 표시요소(OLED_1)들은 제1 영역(AREA1)에 배치될 수 있다. 제1 표시요소(OLED_1)들은 제1 영역(AREA1)에 배치된 제1 화소회로(PC_1)들과 전기적으로 연결될 수 있다. 제2 표시요소(OLED_2)들은 제2 영역(AREA2)에 배치될 수 있다. 예컨대, 제2 표시요소(OLED_2)는 제2 영역 (AREA2)에 전부 배치되거나, 또는, 제1 영역(AREA1)과 제2 영역(AREA2)의 경계 부분에서 제2 영역(AREA2)에 일 부 배치될 수 있다. 제2 표시요소(OLED_2)들은 제1 영역(AREA1)에 배치된 제2 화소회로(PC_2)들과 전기적으로 연결될 수 있다. 다시 말해, 하나의 화소를 구성하는 제2 표시요소(OLED_2)와 제2 화소회로(PC_2)는, 각각 제1 영역(AREA1)과 제2 영 역(AREA1)에 이격되어 배치될 수 있다. 기존의 표시 장치의 경우, 제1 영역(AREA1)에 표시요소와 화소회로가 함께 배치되어, 제1 영역(AREA1)은 빛을 방출하는 표시 영역으로 기능하고 제2 영역(AREA2)은 빛을 방출하지 않는 비표시 영역으로 기능한 반면, 본 발 명의 실시예들의 경우, 제2 표시요소(OLED_2)가 기존 표시 장치의 비표시 영역에 대응하는 제2 영역(AREA2)에 배치됨으로써, 제1 영역(AREA1)뿐 아니라 제2 영역(AREA2)까지 표시 영역으로 확대될 수 있다. 한편, 제2 표시 요소(OLED_2)에 구동과 관련된 전기적 신호를 제공하는 제2 화소회로(PC_2)는 제1 영역(AREA1)에 배치됨으로써, 제2 영역(AREA2)에 배치되어야 할 다양한 구동 회로들 또는 배선들의 설계 영역에 영향을 주지 않을 수 있다. 본 발명의 다양한 실시예에 따르면, 제1 영역(AREA1)에 배치된 제1 및 제2 화소회로(PC_1, PC_2)들의 개수는, 제1 영역(AREA1)에 배치된 제1 표시요소(OLED_1)들의 수보다 많을 수 있다. 또한, 제1 영역(AREA1)에 배치된 제1 및 제2 화소회로(PC_1, PC_2)들의 개수는, 제1 영역(AREA1) 또는 제2 영 역(AREA2)에 배치된 제1 및 제2 표시요소(OLED_1, OLED_2)들의 개수에 대응할 수 있다. 예컨대 하나의 화소회로 가 하나의 표시요소와 연결되는 경우, 제1 영역(AREA1)에 배치된 제1 및 제2 화소회로(PC_1, PC_2)들의 개수는 제1 영역(AREA1) 또는 제2 영역(AREA2)에 배치된 제1 및 제2 표시요소(OLED_1, OLED_2)들의 개수와 동일할 수 있다. 한편, 이웃하는 제1 및 제2 화소회로(PC_1, PC_2)들 사이의 간격은, 이웃하는 제1 및 제2 표시요소(OLED_1, OLED_2)들 사이의 간격보다 작을 수 있다. 예를 들어 표시 장치에서, 제1 및 제2 화소회로(PC_1, PC_2)들과 제1 및 제2 표시요소(OLED_1, OLED_2)들이 동일한 개수를 갖는 경우, 제1 영역(AREA1)에만 배치되는 제1 및 제2 화 소회로(PC_1, PC_2)들은, 제1 영역(AREA1) 및 제2 영역(AREA2)에 분산되어 배치되는 제1 및 제2 표시요소 (OLED_1, OLED_2)들보다 좁은 간격으로 배치되어야 할 수 있다. 이에 대해서는 도 7 및 도 8에서 다시 설명한다. 도 5 및 도 6에서는 제1 영역(AREA1)에 배치된 제1 표시요소(OLED_1)와 제1 화소회로(PC_1)가 평면 상에서 서로 중첩하지 않도록 배치된 구조를 도시하고 있으나, 다른 실시예들에 따르면, 제1 화소회로(PC_1)와 제1 표시요소 (OLED_1)는 서로 중첩되도록 배치될 수 있다. 예를 들어 제1 표시요소(OLED_1)는 제1 화소회로(PC_1) 상에 중첩 되도록 위치할 수 있다. 다른 실시예에 따르면, 제2 표시요소(OLED_2)는 제2' 영역(AREA2', 도 2)에 배치될 수 있다. 예컨대 도 5 및 도 6에 도시된 제2 영역(AREA2)은, 도 2에 도시된 제2' 영역(AREA2')으로 대체하여 이해될 수 있다. 예컨대 제2 표 시요소(OLED_2)가 제2 영역(AREA2) 대신 제2' 영역(AREA2')에 배치되는 경우, 제2 표시요소(OLED_2)는, 제2' 영역(AREA2')에 위치하는 배선들, 예컨대 개구 영역(OA, 도 2 참조) 주변에서 단선되거나 우회하는 배선들(예: 스캔라인(SL), 발광제어라인(EL), 데이터라인(DL), 구동전압라인(PL)) 중 적어도 하나) 상에 중첩 배치될 수 있 다. 도 7 및 도 8은 본 발명의 일 실시예에 따른 표시 장치의 일부를 나타낸 단면도이다. 도 7 및 도 8을 참조하면, 기판 상에는 제1 화소(P1) 및 제2 화소(P2)를 포함하는 복수의 화소들이 배치될 수 있다. 제1 화소(P1)는, 제1 구동 박막트랜지스터(TFT1)를 포함하는 제1 화소회로(PC_1)와, 제1 표시요소(OLED_1)를 포 함할 수 있다. 제1 영역(AREA1)에 배치된 제1 표시요소(OLED_1)의 제1 화소전극(210_1)은, 제1 영역(AREA1)에 배치된 제1 구동 박막트랜지스터(TFT1)와 전기적으로 연결될 수 있다. 제2 화소(P2)는, 제2 구동 박막트랜지스터(TFT2)를 포함하는 제2 화소회로(PC_2)와, 제2 표시요소(OLED_2)를 포 함할 수 있다. 제2 영역(AREA2)에 배치된 제2 표시요소(OLED_2)의 제1 화소전극(210_2)은, 제1 영역(AREA1)에 배치된 제2 구동 박막트랜지스터(TFT1)와 전기적으로 연결될 수 있다. 기판은, 글래스 또는 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(polyethersulfone), 폴리아릴레이트(polyarylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이드(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로 오스 아세테이트 프로피오네이트(cellulose acetate propionate) 등을 포함할 수 있다. 고분자 수지를 포함하는 기판은, 예를 들면, 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판은 전술한 고분자 수지 를 포함하는 층 및 무기층을 포함하는 다층 구조를 포함할 수 있다. 제1 및 제2 구동 박막트랜지스터(TFT1, TFT2)는 비정질실리콘, 다결정실리콘 또는 유기반도체물질을 포함하는 반도체층(A), 게이트전극(G), 소스전극(S) 및 드레인전극(D)을 포함할 수 있다. 반도체층(A)은 기판 상에 위치하며, 제1 및 제2 박막트랜지스터(TFT1, TFT2)의 아래에는 실리콘옥사이드, 실리콘나이트라이드, 또는 실리콘옥시나이트라이드와 같은 무기물을 포함하는 버퍼층이 배치될 수 있다. 버퍼층은 기판에 불순물이 침투하는 것을 방지하기 위한 구성일 수 있다. 반도체층(A)은 비정질 실리콘(amorphous silicon)을 포함할 수 있다. 다른 실시예로, 반도체층(A)은 인듐(In), 갈륨(Ga) 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf) 카드뮴(Cd), 게르마늄(Ge) 크롬(Cr), 티타늄(Ti), 및/또는 아연(Zn)을 포함하는 산화물 반도체를 포함할 수 있다. 예를 들어, 반도체층(A)은 IGZO(Indium GalliumZinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide)와 같은 산화물 반도체를 포함할 수 있다. 게이트전극(G)은 게이트절연층을 사이에 두고 반도체층(A) 상에 배치될 수 있다. 게이트전극(G)은 몰리브 덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 예로, 게이트전극(G)은 Mo의 단층일 수 있다. 게이트절연층은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물 (Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)을 포함할 수 있다. 소스전극(S) 및/또는 드레인전극(D)은 층간절연층을 사이에 두고 게이트전극(G) 상에 배치될 수 있다. 소 스전극(S) 및/또는 드레인전극(D)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또 는 다층으로 이루어질 수 있다. 일 예로, 소스전극(S) 및/또는 드레인전극(D)은 Ti/Al/Ti의 다층 구조로 이루어 질 수 있다. 평탄화층은 소스전극(S) 및/또는 드레인전극(D)의 상면을 덮으며, 제1 및 제2 화소전극(210_1, 201_2)이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다. 평탄화층은 유기 물질로 이루어진 막이 단층 또 는 다층으로 형성될 수 있다. 평탄화층은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate, 또는 Polystylene과 같은 일반 범용고분자, 페놀계 그 룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소 계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드를 포함할 수 있다. 평탄화층은 무기 물질을 포함할 수 있다. 평탄화층은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루 미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포 함할 수 있다. 평탄화층이 무기 물질로 구비되는 경우, 경우에 따라서 화학적 평탄화 폴리싱을 진행할 수 있다. 한편, 평탄화층은 유기물질 및 무기물질을 모두 포함할 수도 있다. 제1 및 제2 화소전극(210_1, 210_2)은 투광성 전극, 반투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 제1 및 제2 화소전극(210_1, 210_2)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, 반사막 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전 극층은 인듐틴산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3; indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 및 알루미늄아연 산화물(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 일부 실시 예에서, 제1 및 제2 화소전극(210_1, 210_2)은 ITO/Ag/ITO로 적층된 구조로 구비될 수 있다. 평탄화층 상에는 화소정의막이 배치될 수 있다. 화소정의막은 제1 및 제2 화소전극(210_1, 210_2)의 중앙부에 대응하는 개구를 가짐으로써 각 화소의 발광영역을 정의하는 역할을 할 수 있다. 또한, 화소 정의막은 제1 및 제2 화소전극(210_1, 210_2)의 가장자리와 화소전극(210_1, 210_2) 상부의 대향전극 (230_1, 230_2)의 사이의 거리를 증가시킴으로써 제1 및 제2 화소전극(210_1, 210_2)의 가장자리에서 아크의 발 생을 방지하는 역할을 할 수 있다. 화소정의막은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤 조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법 으로 형성될 수 있다. 제1 및 제2 표시요소(OLED_1, OLED_2)의 제1 및 제2 중간층(220_1, 220_2)은 유기발광층을 포함할 수 있다. 유 기발광층은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 유기발광층은 저분자 유기물 또는 고분자 유기물일 수 있으며, 유기발광층의 아래 및 위에는, 홀 수송층 (HTL; hole transport layer), 홀 주입층(HIL; hole injection layer), 전자 수송층(ETL; electron transport layer) 및 전자 주입층(EIL; electron injection layer) 등과 같은 기능층이 선택적으로 더 배치될 수 있다. 제1 및 제2 중간층(220_1, 220_2)은 복수의 제1 및 제2 화소전극(210_1, 210_2) 각각에 대응하여 배치될 수 있 다. 제1 및 제2 대향전극(230_1, 230_2)은 투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 제1 및 제2 대 향전극(230_1, 230_2)은 투명 또는 반투명 전극일 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 또한, 금속 박막 위에 ITO, IZO, ZnO 또는 In2O3 등의 TCO(transparent conductive oxide)막이 더 배치될 수 있다. 제1 및 제2 대향전극(230_1, 230_2)은 제1 영역(AREA1) 및 제2 영역(AREA2)에 걸쳐 배치될 수 있으며, 제1 및 제2 중간층(220_1, 220_2)과 화소정의막의 상부에 배치될 수 있다. 일 실시예에 따르면, 도 7에 도시된 바와 같이, 제2 화소회로(PC_2)와 제2 표시요소(OLED_2)는, 각각 제1 영역 (AREA1)과 제2 영역(AREA2)에 배치되며, 제1 영역(AREA1)으로부터 제2 영역(AREA2)까지 연장되는 제2 화소전극 (210_2)를 통해 상호 연결될 수 있다. 예를 들어 제2 화소전극(210_2)은, 제2 표시요소(OLED_2)가 배치된 제2 영역(AREA2)의 일 영역에서 제2 화소회로(PC_2)가 배치된 제1 영역(AREA1)의 일 영역까지 연장되어, 제2 화소회 로(PC_2)의 제2 구동 박막트랜지스터(TFT2)와 연결될 수 있다. 제2 표시요소(OLED_2)는 제2 화소회로(PC_2)와 중첩되지 않도록 배치될 수 있다. 제2 표시요소(OLED_2)는 제2 영역(AREA2)에서 제2스캔구동회로 및/또는 제2전원공급배선과 중첩될 수 있다. 도 7 및 도 8에서는 제2 표시요소(OLED_2)와 중첩되도록 배치되는 제2스캔구동회로와 제2전원공급배선을 도시하였지만, 제2 영역(AREA2)에 배치된 각 구성들의 위치에 따라, 제2 표시요소(OLED_2)는 도 2에 도시된 제1스캔 구동회로 , 제2스캔 구동회로, 단자, 제1전원공급배선, 또는 제2전원공급배선 중 적어도 하나 와 중첩 배치될 수 있다. 제2 표시요소(OLED_2)는 제1 영역(AREA1)에 배치된 제2 화소회로(PC_2)와 중첩되지 않고 제2 영역(AREA2)에 배 치되기 때문에, 제1 화소회로(PC_1)와 제2 화소회로(PC_2) 사이의 간격은 제1 표시요소(OLED_1)와 제2 표시요소 (OLED_2) 사이의 간격보다 작게 형성될 수 있다. 예를 들어, 제1 화소회로(PC_1)를 구성하는 제1 구동 박막트랜지스터(TFT1)의 반도체층(A)의 일단에서 제2 화소 회로(PC_2)를 구성하는 제2 구동 박막트랜지스터(TFT2)의 반도체층(A)의 일단까지의 제1 간격(W1)은, 화소정의 막에 형성된 제1 화소전극(210_1)의 중앙부를 노출하는 개구의 일단에서 제2 화소전극(210_2)의 중앙부를 노출하는 개구의 일단까지의 제2 간격(W2)보다 작게 형성될 수 있다. 다른 실시예에 따르면, 도 8에 도시된 바와 같이, 제1 영역(AREA1)의 제2 화소회로(PC_2)와 제2 영역(AREA2)의 제2표시요소(OLED_2)는, 제1 영역(AREA1)으로부터 제2 영역(AREA2)까지 연장되는 제2콘택메탈층(215_2)을 통해 상호 연결될 수 있다 예를 들어, 표시 장치는 층간절연층과 평탄화층 사이에 개재되는 유기 절연층을 더 포함할 수 있다. 유기 절연층은 Polymethylmethacrylate(PMMA)나 Polystylene(PS)과 같은 일반 범용고분자, 페놀 계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다. 유기 절연층 상에는 박막트랜지스터(TFT)와 화소 전극을 전기적으로 연결하는 제1 및 제2 콘택메탈층 (215_1, 215_2)이 배치될 수 있다. 제1 및 제2 콘택메탈층(215_1, 215_2)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 제1 및 제2 콘택메 탈층(215_1, 215_2)은 티타늄층, 알루미늄층, 및 티타늄층이 순차적으로 적층된 다층(Ti/Al/Ti)으로 형성될 수 있다. 제1 및 제2 콘택메탈층(215_1, 215_2)의 일부는 유기 절연층으로 덮일 수 있다. 유기 절연층은 평탄화층 아래에 배치될 수 있으며, 제1 및 제2 화소전극(210_1, 210_2)은 유기 절연 층 및 평탄화층에 정의된 컨택홀을 통해 각각 제1 및 제2 콘택메탈층(215_1, 215_2)과 연결될 수 있 다. 도 9는 본 발명의 일 실시예에 따른 표시 장치의 화소 배치 구조를 나타낸 평면도이다. 도 9를 참조하면, 표시 장치는 제3 영역(AREA3) 및 제3 영역(AREA3)과 인접하는 제4 영역(AREA4)을 포함할 수 있다. 본 실시예에서, 제3 영역(AREA3)은 표시 장치에서 밴딩이 가능한 영역일 수 있으며, 제4 영역(AREA1)은 벤딩이 가능하지 않은 영역일 수 있다. 예를 들어, 제3 영역(AREA3)은 도 12d의 롤러블(rollable) 또는 밴딩 가 능한(bandable) 표시 장치의 밴딩 영역(BA)에 대응될 수 있고, 제4 영역(AREA4)은 표시 장치의 비밴딩 영역 (NBA)에 대응될 수 있다. 화소회로들(PC_A 내지 PC_H)은 제4 영역(AREA4)에 배치될 수 있으며, 상기 화소회로들(PC_A 내지 PC_H) 각각과 연결되는 표시요소들(OLED_A 내지 OLED_H)은 제3 영역(AREA3)에 배치될 수 있다. 표시요소들(OLED_A 내지 OLED_H)이 배치된 영역은 표시 영역으로 기능할 수 있다. 도시되지 않았지만, 제3 영역(AREA3)에는 각 화소회로들에 신호 및/또는 전원을 제공하는 구성요소들(예컨대 구 동회로들, 연결배선들)이 더 배치될 수 있다. 본 발명의 실시예에 따르면, 표시 장치는 표시요소와 화소회로를 서로 다른 영역에 배치함에 따라, 표시요소가 배치된 제3 영역(AREA3)에서의 밴딩에 의한 손상을 최소화할 수 있다. 예를 들어, 본 발명의 실시예에 따른 표 시 장치는, 밴딩 영역에서 표시요소와 화소회로가 중첩되도록 배치된 표시 장치보다 작은 두께로 형성될 수 있 으며, 상대적으로 우수한 밴딩 특성을 가질 수 있다. 각 표시요소들(OLED_A 내지 OLED_H)은 화소회로들(PC_A 내지 PC_H) 중 어느 하나와 연결되어 하나의 화소를 구 성할 수 있다. 따라서 제3 영역(AREA3)에 배치되는 표시요소들(OLED_A 내지 OLED_H)의 개수는, 제4 영역(AREA 4)에 배치되는 화소회로들(PC_A 내지 PC_H)의 개수에 대응할 수 있다. 예컨대 제3 영역(AREA3)에 배치되는 표시 요소들(OLED_A 내지 OLED_H)의 개수는 제4 영역(AREA4)에 배치되는 화소회로들(PC_A 내지 PC_H)의 개수와 동일 할 수 있다. 반면 표시요소들(OLED_A 내지 OLED_H)이 배치되는 제3 영역(AREA3)의 면적은 화소회로들(PC_A 내지 PC_H)이 배 치되는 제4 영역(AREA4)의 면적보다 상대적으로 클 수 있다. 예컨대 단위 면적 당 화소회로(PC_A 내지 PC_H)의 수는 단위 면적 당 표시요소(OLED_A 내지 OLED_H)의 수보다 많을 수 있다. 도 10 및 도 11은 본 발명의 일 실시예에 따른 표시 장치의 일부를 나타낸 단면도이다. 도 10 및 도 11을 참조하면, 제4 영역(AREA4)에 배치된 제1 및 제2 화소 회로들(PC_1, PC_2)과 제3 영역 (AREA3)에 배치된 제1 및 제2 표시요소들(OLED_1, OLED_2)은, 각각 제1 및 제2 화소전극(210_1, 210_2) 또는 제1 및 제2 콘택메탈층(215_1, 215_2) 중 어느 하나에 의해 연결될 수 있다. 예컨대, 도 10에 도시된 바와 같이, 제1 화소전극(210_1)은 제1 화소회로(PC_1)가 배치된 제4 영역(AREA4)의 일 영역으로부터 제1 표시요소(OLED_1)가 배치된 제3 영역(AREA3)의 일 영역까지 연장되어, 제1 화소회로(PC_1)와 제1 표시요소(OLED_1)를 연결할 수 있다. 또한, 제2 화소전극(210_2)은 제2 화소회로(PC_2)가 배치된 제4 영역 (AREA4)의 일 영역으로부터 제2 표시요소(OLED_2)가 배치된 제3 영역(AREA3)의 일 영역까지 연장되어, 제2 화소 회로(PC_2)와 제2 표시요소(OLED_2)를 서로 연결할 수 있다. 다른 예에서, 도 11에 도시된 바와 같이, 제1 콘택메탈층(215_1)은 제1 화소회로(PC_1)가 배치된 제4 영역 (AREA4)의 일 영역에서 제1 표시요소(OLED_1)가 배치된 제3 영역(AREA3)의 일 영역까지 연장되어, 제1 화소회로 (PC_1)와 제1 표시요소(OLED_1)를 연결할 수 있다. 또한, 제2 콘택메탈층(215_2)은 제2 화소 회로(PC_2)가 배치 된 제4 영역(AREA4)의 일 영역에서 제2 표시요소(OLED_2)가 배치된 제3 영역(AREA3)의 일 영역까지 연장되어, 제2 화소회로(PC_2)와 제2 표시요소(OLED_2)를 연결할 수 있다. 또 다른 실시예에 따르면, 제1 화소 회로(PC_1)와 제1 표시요소(OLED_1)는, 도 10에 도시된 것과 같이 제1 화소 전극(210_1)을 통해 상호 연결되고, 제2 화소회로(PC_2)와 제2 표시요소(OLED_2)는, 도 11에 도시된 것과 같이 제2 콘택메탈층(215_2)을 통해 상호 연결될 수도 있다. 전술한 구조를 포함하는 표시 장치는, 도 12a에 도시된 바와 같이 텔레비전(1A)일 수 있으며, 도 12b에 도시된 바와 같이 노트북 또는 접을 수 있는 태블릿 PC(1B)일 수 있으며, 도 12c에 도시된 바와 같이 모바일폰 과 같은 휴대용 표시기(1C)일 수 있으며, 도 12d에 도시된 바와 같이 롤링 또는 밴딩이 가능한 플렉서블 표시 장치(1D)일 수 있다. 또는, 표시 장치는 인공지능 스피커에 구비된 표시부분에 적용되는 것과 같이, 본 발명의 실시예에 따른 구조는 소정의 이미지를 제공할 수 있는 전자 장치라면 그 제한을 두지 않는다. 이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다."}
{"patent_id": "10-2019-0086636", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 일 실시예에 따른 전자 장치를 개략적으로 나타낸 사시도이다. 도 2는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다. 도 3은 본 발명의 일 실시예에 따른 화소의 등가회로도이다. 도 4은 본 발명의 일 실시예에 따른 화소의 등가회로도이다. 도 5는 본 발명의 일 실시예에 따른 표시 장치의 화소의 배치 구조를 개략적으로 도시한 평면도이다. 도 6은 본 발명의 일 실시예에 따른 표시 장치의 화소의 배치 구조를 개략적으로 도시한 평면도이다. 도 7은 본 발명의 일 실시예에 따른 표시 장치의 일부를 나타낸 단면도이다.도 8은 본 발명의 일 실시예에 따른 표시 장치의 일부를 나타낸 단면도이다. 도 9는 본 발명의 일 실시예에 따른 표시 장치의 화소 배치 구조를 나타낸 평면도이다. 도 10은 본 발명의 일 실시예에 따른 표시 장치의 일부를 나타낸 단면도이다. 도 11은 본 발명의 일 실시예에 따른 표시 장치의 일부를 나타낸 단면도이다. 도 12a 내지 도 12d는 일 실시예에 따른 표시 장치를 개략적으로 도시한 도면이다."}
