#ifndef __DISPSYS_REG_H__
#define __DISPSYS_REG_H__

#include "mmsys_reg_base.h"

// ---------------------------------------------------------------------------
//  Register Field Access
// ---------------------------------------------------------------------------
#define REG_FLD(width, shift) \
    ((unsigned int)((((width) & 0xFF) << 16) | ((shift) & 0xFF)))

#define REG_FLD_WIDTH(field) \
    ((unsigned int)(((field) >> 16) & 0xFF))

#define REG_FLD_SHIFT(field) \
    ((unsigned int)((field) & 0xFF))

#define REG_FLD_MASK(field) \
    (((unsigned int)(1 << REG_FLD_WIDTH(field)) - 1) << REG_FLD_SHIFT(field))

#define REG_FLD_VAL(field, val) \
    (((val) << REG_FLD_SHIFT(field)) & REG_FLD_MASK(field))

#ifdef DISP_OVL1_BASE
#define DISP_OVL_INDEX_OFFSET	(DISP_OVL1_BASE - DISP_OVL0_BASE)
#else
#define DISP_OVL_INDEX_OFFSET   0
#endif

#define DISP_RDMA_INDEX_OFFSET	(DISP_RDMA1_BASE - DISP_RDMA0_BASE)

// -------------------------------------------------------------
// AAL
#define DISP_AAL_EN                             (DISP_AAL_BASE + 0x000)
#define DISP_AAL_INTEN                          (DISP_AAL_BASE + 0x008)
#define DISP_AAL_INTSTA                         (DISP_AAL_BASE + 0x00c)
#define DISP_AAL_CFG                            (DISP_AAL_BASE + 0x020)
#define DISP_AAL_IN_CNT                         (DISP_AAL_BASE + 0x024)
#define DISP_AAL_OUT_CNT                        (DISP_AAL_BASE + 0x028)
#define DISP_AAL_SIZE                           (DISP_AAL_BASE + 0x030)
#define DISP_AAL_CABC_00                        (DISP_AAL_BASE + 0x20c)
#define DISP_AAL_CABC_02                        (DISP_AAL_BASE + 0x214)
#define DISP_AAL_STATUS_00                      (DISP_AAL_BASE + 0x224)
/* 00 ~ 32: max histogram */
#define DISP_AAL_STATUS_32                      (DISP_AAL_BASE + 0x2a4)
/* bit 8: dre_gain_force_en */
#define DISP_AAL_DRE_GAIN_FILTER_00             (DISP_AAL_BASE + 0x354)
#define DISP_AAL_DRE_FLT_FORCE(idx)             (DISP_AAL_BASE + 0x358 + (idx) * 4)
#define DISP_AAL_DRE_CRV_CAL_00                 (DISP_AAL_BASE + 0x344)
#define DISP_AAL_DRE_MAPPING_00                 (DISP_AAL_BASE + 0x3b0)
#define DISP_AAL_CABC_GAINLMT_TBL(idx)          (DISP_AAL_BASE + 0x40c + (idx) * 4)


// -------------------------------------------------------------
// CCORR
#define DISP_REG_CCORR_EN                       (DISP_CCORR_BASE + 0x000)
#define DISP_REG_CCORR_CFG                      (DISP_CCORR_BASE + 0x020)
#define DISP_REG_CCORR_IN_CNT                   (DISP_CCORR_BASE + 0x024)
#define DISP_REG_CCORR_OUT_CNT                  (DISP_CCORR_BASE + 0x028)
#define DISP_REG_CCORR_SIZE                     (DISP_CCORR_BASE + 0x030)

#define CCORR_SIZE_FLD_HSIZE                    REG_FLD(13, 16)
#define CCORR_SIZE_FLD_VSIZE                    REG_FLD(13, 0)
#define CCORR_CFG_FLD_CHKSUM_SEL                REG_FLD(3, 29)
#define CCORR_CFG_FLD_CHKSUM_EN                 REG_FLD(1, 28)
#define CCORR_CFG_FLD_CCORR_GAMMA_OFF           REG_FLD(1, 2)
#define CCORR_CFG_FLD_CCORR_ENGINE_EN           REG_FLD(1, 1)


// -------------------------------------------------------------
// GAMMA
#define DISP_REG_GAMMA_EN						(DISP_GAMMA_BASE + 0x000)
#define DISP_REG_GAMMA_RESET					(DISP_GAMMA_BASE + 0x004)
#define DISP_REG_GAMMA_INTEN					(DISP_GAMMA_BASE + 0x008)
#define DISP_REG_GAMMA_INTSTA					(DISP_GAMMA_BASE + 0x00c)
#define DISP_REG_GAMMA_STATUS					(DISP_GAMMA_BASE + 0x010)
#define DISP_REG_GAMMA_CFG						(DISP_GAMMA_BASE + 0x020)
#define DISP_REG_GAMMA_INPUT_COUNT				(DISP_GAMMA_BASE + 0x024)
#define DISP_REG_GAMMA_OUTPUT_COUNT				(DISP_GAMMA_BASE + 0x028)
#define DISP_REG_GAMMA_CHKSUM					(DISP_GAMMA_BASE + 0x02c)
#define DISP_REG_GAMMA_SIZE						(DISP_GAMMA_BASE + 0x030)
#define DISP_REG_GAMMA_DUMMY_REG				(DISP_GAMMA_BASE + 0x0c0)
#define DISP_REG_GAMMA_LUT						(DISP_GAMMA_BASE + 0x700)


// -------------------------------------------------------------
// Dither
#define DISP_REG_DITHER_EN                      (DISP_DITHER_BASE + 0x000)
#define DISP_REG_DITHER_CFG                     (DISP_DITHER_BASE + 0x020)
#define DISP_REG_DITHER_IN_CNT                  (DISP_DITHER_BASE + 0x024)
#define DISP_REG_DITHER_OUT_CNT                 (DISP_DITHER_BASE + 0x028)
#define DISP_REG_DITHER_SIZE                    (DISP_DITHER_BASE + 0x030)

#define DITHER_CFG_FLD_CHKSUM_SEL               REG_FLD(2, 29)
#define DITHER_CFG_FLD_CHKSUM_EN                REG_FLD(1, 28)
#define DITHER_CFG_FLD_DITHER_ENGINE_EN         REG_FLD(1,1)
#define DITHER_CFG_FLD_RELAY_MODE               REG_FLD(1,0)
#define DITHER_SIZE_FLD_HSIZE                   REG_FLD(13, 16)
#define DITHER_SIZE_FLD_VSIZE                   REG_FLD(13, 0)


// -------------------------------------------------------------
// DISP COLOR
#define DISP_COLOR_CFG_MAIN             		(DISP_COLOR_BASE+0x400)
#define DISP_COLOR_PXL_CNT_MAIN         		(DISP_COLOR_BASE+0x404)
#define DISP_COLOR_LINE_CNT_MAIN        		(DISP_COLOR_BASE+0x408)
#define DISP_COLOR_WIN_X_MAIN           		(DISP_COLOR_BASE+0x40C)
#define DISP_COLOR_WIN_Y_MAIN           		(DISP_COLOR_BASE+0x410)
#define DISP_COLOR_DBG_CFG_MAIN         		(DISP_COLOR_BASE+0x420)
#define DISP_COLOR_C_BOOST_MAIN         		(DISP_COLOR_BASE+0x428)
#define DISP_COLOR_C_BOOST_MAIN_2       		(DISP_COLOR_BASE+0x42C)
#define DISP_COLOR_G_PIC_ADJ_MAIN_1     		(DISP_COLOR_BASE+0x434)
#define DISP_COLOR_G_PIC_ADJ_MAIN_2     		(DISP_COLOR_BASE+0x438)
#define DISP_COLOR_Y_SLOPE_1_0_MAIN     		(DISP_COLOR_BASE+0x4A0)
#define DISP_COLOR_LOCAL_HUE_CD_0       		(DISP_COLOR_BASE+0x620)
#define DISP_COLOR_TWO_D_WINDOW_1       		(DISP_COLOR_BASE+0x740)
#define DISP_COLOR_TWO_D_W1_RESULT      		(DISP_COLOR_BASE+0x74C)
#define DISP_COLOR_PART_SAT_GAIN1_0     		(DISP_COLOR_BASE+0x7FC)
#define DISP_COLOR_PART_SAT_GAIN1_1     		(DISP_COLOR_BASE+0x800)
#define DISP_COLOR_PART_SAT_GAIN1_2     		(DISP_COLOR_BASE+0x804)
#define DISP_COLOR_PART_SAT_GAIN1_3     		(DISP_COLOR_BASE+0x808)
#define DISP_COLOR_PART_SAT_GAIN1_4     		(DISP_COLOR_BASE+0x80C)
#define DISP_COLOR_PART_SAT_GAIN2_0     		(DISP_COLOR_BASE+0x810)
#define DISP_COLOR_PART_SAT_GAIN2_1     		(DISP_COLOR_BASE+0x814)
#define DISP_COLOR_PART_SAT_GAIN2_2     		(DISP_COLOR_BASE+0x818)
#define DISP_COLOR_PART_SAT_GAIN2_3	    		(DISP_COLOR_BASE+0x81C)
#define DISP_COLOR_PART_SAT_GAIN2_4     		(DISP_COLOR_BASE+0x820)
#define DISP_COLOR_PART_SAT_GAIN3_0     		(DISP_COLOR_BASE+0x824)
#define DISP_COLOR_PART_SAT_GAIN3_1     		(DISP_COLOR_BASE+0x828)
#define DISP_COLOR_PART_SAT_GAIN3_2     		(DISP_COLOR_BASE+0x82C)
#define DISP_COLOR_PART_SAT_GAIN3_3     		(DISP_COLOR_BASE+0x830)
#define DISP_COLOR_PART_SAT_GAIN3_4     		(DISP_COLOR_BASE+0x834)
#define DISP_COLOR_PART_SAT_POINT1_0    		(DISP_COLOR_BASE+0x838)
#define DISP_COLOR_PART_SAT_POINT1_1    		(DISP_COLOR_BASE+0x83C)
#define DISP_COLOR_PART_SAT_POINT1_2    		(DISP_COLOR_BASE+0x840)
#define DISP_COLOR_PART_SAT_POINT1_3    		(DISP_COLOR_BASE+0x844)
#define DISP_COLOR_PART_SAT_POINT1_4    		(DISP_COLOR_BASE+0x848)
#define DISP_COLOR_PART_SAT_POINT2_0    		(DISP_COLOR_BASE+0x84C)
#define DISP_COLOR_PART_SAT_POINT2_1    		(DISP_COLOR_BASE+0x850)
#define DISP_COLOR_PART_SAT_POINT2_2    		(DISP_COLOR_BASE+0x854)
#define DISP_COLOR_PART_SAT_POINT2_3    		(DISP_COLOR_BASE+0x858)
#define DISP_COLOR_PART_SAT_POINT2_4    		(DISP_COLOR_BASE+0x85C)
#define DISP_COLOR_START        				(DISP_COLOR_BASE+0xC00)
#define DISP_COLOR_INTEN        				(DISP_COLOR_BASE+0xC04)
#define DISP_COLOR_OUT_SEL      				(DISP_COLOR_BASE+0xC08)
#define DISP_COLOR_CK_ON        				(DISP_COLOR_BASE+0xC28)
#define DISP_COLOR_INTERNAL_IP_WIDTH    		(DISP_COLOR_BASE+0xC50)
#define DISP_COLOR_INTERNAL_IP_HEIGHT   		(DISP_COLOR_BASE+0xC54)
#define DISP_COLOR_CM1_EN       				(DISP_COLOR_BASE+0xC60)
#define DISP_COLOR_CM2_EN       				(DISP_COLOR_BASE+0xCA0)

#define CFG_MAIN_FLD_M_REG_RESET                REG_FLD(1, 31)
#define CFG_MAIN_FLD_M_DISP_RESET               REG_FLD(1, 30)
#define CFG_MAIN_FLD_COLOR_DBUF_EN              REG_FLD(1, 29)
#define CFG_MAIN_FLD_C_PP_CM_DBG_SEL            REG_FLD(4, 16)
#define CFG_MAIN_FLD_SEQ_SEL                    REG_FLD(1, 13)
#define CFG_MAIN_FLD_ALLBP                      REG_FLD(1, 7)
#define CFG_MAIN_FLD_HEBP                       REG_FLD(1, 4)
#define CFG_MAIN_FLD_SEBP                       REG_FLD(1, 3)
#define CFG_MAIN_FLD_YEBP                       REG_FLD(1, 2)
#define CFG_MAIN_FLD_P2CBP                      REG_FLD(1, 1)
#define CFG_MAIN_FLD_C2PBP                      REG_FLD(1, 0)
#define START_FLD_DISP_COLOR_START              REG_FLD(1, 0)


// -------------------------------------------------------------
// DISP OVL
#define DISP_REG_OVL_STA                        (DISP_OVL0_BASE + 0x000)
#define DISP_REG_OVL_INTEN                      (DISP_OVL0_BASE + 0x004)
#define DISP_REG_OVL_INTSTA                     (DISP_OVL0_BASE + 0x008)
#define DISP_REG_OVL_EN                         (DISP_OVL0_BASE + 0x00C)
#define DISP_REG_OVL_TRIG                       (DISP_OVL0_BASE + 0x010)
#define DISP_REG_OVL_RST                        (DISP_OVL0_BASE + 0x014)
#define DISP_REG_OVL_ROI_SIZE                   (DISP_OVL0_BASE + 0x020)
#define DISP_REG_OVL_DATAPATH_CON               (DISP_OVL0_BASE + 0x024)
#define DISP_REG_OVL_ROI_BGCLR                  (DISP_OVL0_BASE + 0x028)
#define DISP_REG_OVL_SRC_CON                    (DISP_OVL0_BASE + 0x02C)
#define DISP_REG_OVL_L0_CON                     (DISP_OVL0_BASE + 0x030)
#define DISP_REG_OVL_L0_SRCKEY                  (DISP_OVL0_BASE + 0x034)
#define DISP_REG_OVL_L0_SRC_SIZE                (DISP_OVL0_BASE + 0x038)
#define DISP_REG_OVL_L0_OFFSET                  (DISP_OVL0_BASE + 0x03C)
#define DISP_REG_OVL_L0_ADDR                    (DISP_OVL0_BASE + 0xf40)
#define DISP_REG_OVL_L0_PITCH                   (DISP_OVL0_BASE + 0x044)
#define DISP_REG_OVL_L0_TILE                    (DISP_OVL0_BASE + 0x048)
#define DISP_REG_OVL_L1_CON                     (DISP_OVL0_BASE + 0x050)
#define DISP_REG_OVL_L1_SRCKEY                  (DISP_OVL0_BASE + 0x054)
#define DISP_REG_OVL_L1_SRC_SIZE                (DISP_OVL0_BASE + 0x058)
#define DISP_REG_OVL_L1_OFFSET                  (DISP_OVL0_BASE + 0x05C)
#define DISP_REG_OVL_L1_ADDR                    (DISP_OVL0_BASE + 0xf60)
#define DISP_REG_OVL_L1_PITCH                   (DISP_OVL0_BASE + 0x064)
#define DISP_REG_OVL_L1_TILE                    (DISP_OVL0_BASE + 0x068)
#define DISP_REG_OVL_L2_CON                     (DISP_OVL0_BASE + 0x070)
#define DISP_REG_OVL_L2_SRCKEY                  (DISP_OVL0_BASE + 0x074)
#define DISP_REG_OVL_L2_SRC_SIZE                (DISP_OVL0_BASE + 0x078)
#define DISP_REG_OVL_L2_OFFSET                  (DISP_OVL0_BASE + 0x07C)
#define DISP_REG_OVL_L2_ADDR                    (DISP_OVL0_BASE + 0xf80)
#define DISP_REG_OVL_L2_PITCH                   (DISP_OVL0_BASE + 0x084)
#define DISP_REG_OVL_L2_TILE                    (DISP_OVL0_BASE + 0x088)
#define DISP_REG_OVL_L3_CON                     (DISP_OVL0_BASE + 0x090)
#define DISP_REG_OVL_L3_SRCKEY                  (DISP_OVL0_BASE + 0x094)
#define DISP_REG_OVL_L3_SRC_SIZE                (DISP_OVL0_BASE + 0x098)
#define DISP_REG_OVL_L3_OFFSET                  (DISP_OVL0_BASE + 0x09C)
#define DISP_REG_OVL_L3_ADDR                    (DISP_OVL0_BASE + 0xfA0)
#define DISP_REG_OVL_L3_PITCH                   (DISP_OVL0_BASE + 0x0A4)
#define DISP_REG_OVL_L3_TILE                    (DISP_OVL0_BASE + 0x0A8)
#define DISP_REG_OVL_RDMA0_CTRL                 (DISP_OVL0_BASE + 0x0C0)
#define DISP_REG_OVL_RDMA0_MEM_GMC_SETTING      (DISP_OVL0_BASE + 0x0C8)
#define DISP_REG_OVL_RDMA0_MEM_SLOW_CON         (DISP_OVL0_BASE + 0x0CC)
#define DISP_REG_OVL_RDMA0_FIFO_CTRL            (DISP_OVL0_BASE + 0x0D0)
#define DISP_REG_OVL_RDMA1_CTRL                 (DISP_OVL0_BASE + 0x0E0)
#define DISP_REG_OVL_RDMA1_MEM_GMC_SETTING      (DISP_OVL0_BASE + 0x0E8)
#define DISP_REG_OVL_RDMA1_MEM_SLOW_CON         (DISP_OVL0_BASE + 0x0EC)
#define DISP_REG_OVL_RDMA1_FIFO_CTRL            (DISP_OVL0_BASE + 0x0F0)
#define DISP_REG_OVL_RDMA2_CTRL                 (DISP_OVL0_BASE + 0x100)
#define DISP_REG_OVL_RDMA2_MEM_GMC_SETTING      (DISP_OVL0_BASE + 0x108)
#define DISP_REG_OVL_RDMA2_MEM_SLOW_CON         (DISP_OVL0_BASE + 0x10C)
#define DISP_REG_OVL_RDMA2_FIFO_CTRL            (DISP_OVL0_BASE + 0x110)
#define DISP_REG_OVL_RDMA3_CTRL                 (DISP_OVL0_BASE + 0x120)
#define DISP_REG_OVL_RDMA3_MEM_GMC_SETTING      (DISP_OVL0_BASE + 0x128)
#define DISP_REG_OVL_RDMA3_MEM_SLOW_CON         (DISP_OVL0_BASE + 0x12C)
#define DISP_REG_OVL_RDMA3_FIFO_CTRL           	(DISP_OVL0_BASE + 0x130)
#define DISP_REG_OVL_L0_Y2R_PARA_R0             (DISP_OVL0_BASE + 0x134)
#define DISP_REG_OVL_L0_Y2R_PARA_R1             (DISP_OVL0_BASE + 0x138)
#define DISP_REG_OVL_L0_Y2R_PARA_G0            	(DISP_OVL0_BASE + 0x13C)
#define DISP_REG_OVL_L0_Y2R_PARA_G1             (DISP_OVL0_BASE + 0x140)
#define DISP_REG_OVL_L0_Y2R_PARA_B0             (DISP_OVL0_BASE + 0x144)
#define DISP_REG_OVL_L0_Y2R_PARA_B1             (DISP_OVL0_BASE + 0x148)
#define DISP_REG_OVL_L0_Y2R_PARA_YUV_A_0        (DISP_OVL0_BASE + 0x14C)
#define DISP_REG_OVL_L0_Y2R_PARA_YUV_A_1        (DISP_OVL0_BASE + 0x150)
#define DISP_REG_OVL_L0_Y2R_PARA_RGB_A_0        (DISP_OVL0_BASE + 0x154)
#define DISP_REG_OVL_L0_Y2R_PARA_RGB_A_1        (DISP_OVL0_BASE + 0x158)
#define DISP_REG_OVL_L1_Y2R_PARA_R0             (DISP_OVL0_BASE + 0x15C)
#define DISP_REG_OVL_L1_Y2R_PARA_R1             (DISP_OVL0_BASE + 0x160)
#define DISP_REG_OVL_L1_Y2R_PARA_G0             (DISP_OVL0_BASE + 0x164)
#define DISP_REG_OVL_L1_Y2R_PARA_G1             (DISP_OVL0_BASE + 0x168)
#define DISP_REG_OVL_L1_Y2R_PARA_B0             (DISP_OVL0_BASE + 0x16C)
#define DISP_REG_OVL_L1_Y2R_PARA_B1            	(DISP_OVL0_BASE + 0x170)
#define DISP_REG_OVL_L1_Y2R_PARA_YUV_A_0        (DISP_OVL0_BASE + 0x174)
#define DISP_REG_OVL_L1_Y2R_PARA_YUV_A_1        (DISP_OVL0_BASE + 0x178)
#define DISP_REG_OVL_L1_Y2R_PARA_RGB_A_0        (DISP_OVL0_BASE + 0x17C)
#define DISP_REG_OVL_L1_Y2R_PARA_RGB_A_1       	(DISP_OVL0_BASE + 0x180)
#define DISP_REG_OVL_L2_Y2R_PARA_R0             (DISP_OVL0_BASE + 0x184)
#define DISP_REG_OVL_L2_Y2R_PARA_R1             (DISP_OVL0_BASE + 0x188)
#define DISP_REG_OVL_L2_Y2R_PARA_G0             (DISP_OVL0_BASE + 0x18C)
#define DISP_REG_OVL_L2_Y2R_PARA_G1             (DISP_OVL0_BASE + 0x190)
#define DISP_REG_OVL_L2_Y2R_PARA_B0             (DISP_OVL0_BASE + 0x194)
#define DISP_REG_OVL_L2_Y2R_PARA_B1           	(DISP_OVL0_BASE + 0x198)
#define DISP_REG_OVL_L2_Y2R_PARA_YUV_A_0        (DISP_OVL0_BASE + 0x19C)
#define DISP_REG_OVL_L2_Y2R_PARA_YUV_A_1        (DISP_OVL0_BASE + 0x1A0)
#define DISP_REG_OVL_L2_Y2R_PARA_RGB_A_0        (DISP_OVL0_BASE + 0x1A4)
#define DISP_REG_OVL_L2_Y2R_PARA_RGB_A_1        (DISP_OVL0_BASE + 0x1A8)
#define DISP_REG_OVL_L3_Y2R_PARA_R0            	(DISP_OVL0_BASE + 0x1AC)
#define DISP_REG_OVL_L3_Y2R_PARA_R1             (DISP_OVL0_BASE + 0x1B0)
#define DISP_REG_OVL_L3_Y2R_PARA_G0             (DISP_OVL0_BASE + 0x1B4)
#define DISP_REG_OVL_L3_Y2R_PARA_G1             (DISP_OVL0_BASE + 0x1B8)
#define DISP_REG_OVL_L3_Y2R_PARA_B0             (DISP_OVL0_BASE + 0x1BC)
#define DISP_REG_OVL_L3_Y2R_PARA_B1             (DISP_OVL0_BASE + 0x1C0)
#define DISP_REG_OVL_L3_Y2R_PARA_YUV_A_0       	(DISP_OVL0_BASE + 0x1C4)
#define DISP_REG_OVL_L3_Y2R_PARA_YUV_A_1        (DISP_OVL0_BASE + 0x1C8)
#define DISP_REG_OVL_L3_Y2R_PARA_RGB_A_0        (DISP_OVL0_BASE + 0x1CC)
#define DISP_REG_OVL_L3_Y2R_PARA_RGB_A_1        (DISP_OVL0_BASE + 0x1D0)
#define DISP_REG_OVL_DEBUG_MON_SEL              (DISP_OVL0_BASE + 0x1D4)
#define DISP_REG_OVL_RDMA0_MEM_GMC_S2			(DISP_OVL0_BASE + 0x1E0)
#define DISP_REG_OVL_RDMA1_MEM_GMC_S2			(DISP_OVL0_BASE + 0x1E4)
#define DISP_REG_OVL_RDMA2_MEM_GMC_S2			(DISP_OVL0_BASE + 0x1E8)
#define DISP_REG_OVL_RDMA3_MEM_GMC_S2			(DISP_OVL0_BASE + 0x1EC)
#define DISP_REG_OVL_DUMMY_REG                  (DISP_OVL0_BASE + 0x200)
#define DISP_REG_OVL_SMI_DBG                    (DISP_OVL0_BASE + 0x230)
#define DISP_REG_OVL_GREQ_LAYER_CNT             (DISP_OVL0_BASE + 0x234)
#define DISP_REG_OVL_FLOW_CTRL_DBG             	(DISP_OVL0_BASE + 0x240)
#define DISP_REG_OVL_ADDCON_DBG                	(DISP_OVL0_BASE + 0x244)
#define DISP_REG_OVL_RDMA0_DBG                  (DISP_OVL0_BASE + 0x24C)
#define DISP_REG_OVL_RDMA1_DBG                  (DISP_OVL0_BASE + 0x250)
#define DISP_REG_OVL_RDMA2_DBG                  (DISP_OVL0_BASE + 0x254)
#define DISP_REG_OVL_RDMA3_DBG                  (DISP_OVL0_BASE + 0x258)
#define DISP_REG_OVL_L0_CLR                     (DISP_OVL0_BASE + 0x25c)
#define DISP_REG_OVL_L1_CLR                     (DISP_OVL0_BASE + 0x260)
#define DISP_REG_OVL_L2_CLR                     (DISP_OVL0_BASE + 0x264)
#define DISP_REG_OVL_L3_CLR                     (DISP_OVL0_BASE + 0x268)


// -------------------------------------------------------------
// DISP RDMA
#define DISP_REG_RDMA_INT_ENABLE                (DISP_RDMA0_BASE+0x000)
#define DISP_REG_RDMA_INT_STATUS                (DISP_RDMA0_BASE+0x004)
#define DISP_REG_RDMA_GLOBAL_CON                (DISP_RDMA0_BASE+0x010)
#define DISP_REG_RDMA_SIZE_CON_0                (DISP_RDMA0_BASE+0x014)
#define DISP_REG_RDMA_SIZE_CON_1                (DISP_RDMA0_BASE+0x018)
#define DISP_REG_RDMA_TARGET_LINE              	(DISP_RDMA0_BASE+0x01C)
#define DISP_REG_RDMA_MEM_CON                   (DISP_RDMA0_BASE+0x024)
#define DISP_REG_RDMA_MEM_SRC_PITCH             (DISP_RDMA0_BASE+0x02C)
#define DISP_REG_RDMA_MEM_GMC_SETTING_0         (DISP_RDMA0_BASE+0x030)
#define DISP_REG_RDMA_MEM_SLOW_CON              (DISP_RDMA0_BASE+0x034)
#define DISP_REG_RDMA_MEM_GMC_SETTING_1         (DISP_RDMA0_BASE+0x038)
#define DISP_REG_RDMA_FIFO_CON                  (DISP_RDMA0_BASE+0x040)
#define DISP_REG_RDMA_FIFO_LOG                  (DISP_RDMA0_BASE+0x044)
#define DISP_REG_RDMA_C00                       (DISP_RDMA0_BASE+0x054)
#define DISP_REG_RDMA_C01                       (DISP_RDMA0_BASE+0x058)
#define DISP_REG_RDMA_C02                       (DISP_RDMA0_BASE+0x05C)
#define DISP_REG_RDMA_C10                       (DISP_RDMA0_BASE+0x060)
#define DISP_REG_RDMA_C11                       (DISP_RDMA0_BASE+0x064)
#define DISP_REG_RDMA_C12                       (DISP_RDMA0_BASE+0x068)
#define DISP_REG_RDMA_C20                       (DISP_RDMA0_BASE+0x06C)
#define DISP_REG_RDMA_C21                       (DISP_RDMA0_BASE+0x070)
#define DISP_REG_RDMA_C22                       (DISP_RDMA0_BASE+0x074)
#define DISP_REG_RDMA_PRE_ADD_0                 (DISP_RDMA0_BASE+0x078)
#define DISP_REG_RDMA_PRE_ADD_1                 (DISP_RDMA0_BASE+0x07C)
#define DISP_REG_RDMA_PRE_ADD_2                	(DISP_RDMA0_BASE+0x080)
#define DISP_REG_RDMA_POST_ADD_0                (DISP_RDMA0_BASE+0x084)
#define DISP_REG_RDMA_POST_ADD_1                (DISP_RDMA0_BASE+0x088)
#define DISP_REG_RDMA_POST_ADD_2                (DISP_RDMA0_BASE+0x08C)
#define DISP_REG_RDMA_DUMMY                     (DISP_RDMA0_BASE+0x090)
#define DISP_REG_RDMA_IN_P_CNT                  (DISP_RDMA0_BASE+0x0f0)
#define DISP_REG_RDMA_IN_LINE_CNT               (DISP_RDMA0_BASE+0x0f4)
#define DISP_REG_RDMA_OUT_P_CNT                 (DISP_RDMA0_BASE+0x0f8)
#define DISP_REG_RDMA_OUT_LINE_CNT              (DISP_RDMA0_BASE+0x0fc)
#define DISP_REG_RDMA_DEBUG_OUT_SEL             (DISP_RDMA0_BASE+0x094)
#define DISP_REG_RDMA_MEM_START_ADDR            (DISP_RDMA0_BASE+0xf00)


// -------------------------------------------------------------
// DISP WDMA
#define DISP_REG_WDMA_INTEN                     (DISP_WDMA0_BASE+0x000)
#define DISP_REG_WDMA_INTSTA                    (DISP_WDMA0_BASE+0x004)
#define DISP_REG_WDMA_EN                        (DISP_WDMA0_BASE+0x008)
#define DISP_REG_WDMA_RST                       (DISP_WDMA0_BASE+0x00C)
#define DISP_REG_WDMA_SMI_CON                   (DISP_WDMA0_BASE+0x010)
#define DISP_REG_WDMA_CFG                       (DISP_WDMA0_BASE+0x014)
#define DISP_REG_WDMA_SRC_SIZE                  (DISP_WDMA0_BASE+0x018)
#define DISP_REG_WDMA_CLIP_SIZE                 (DISP_WDMA0_BASE+0x01C)
#define DISP_REG_WDMA_CLIP_COORD                (DISP_WDMA0_BASE+0x020)
#define DISP_REG_WDMA_DST_W_IN_BYTE             (DISP_WDMA0_BASE+0x028)
#define DISP_REG_WDMA_ALPHA                     (DISP_WDMA0_BASE+0x02C)
#define DISP_REG_WDMA_BUF_CON1                  (DISP_WDMA0_BASE+0x038)
#define DISP_REG_WDMA_BUF_CON2                  (DISP_WDMA0_BASE+0x03C)
#define DISP_REG_WDMA_C00                       (DISP_WDMA0_BASE+0x040)
#define DISP_REG_WDMA_C02                       (DISP_WDMA0_BASE+0x044)
#define DISP_REG_WDMA_C10                       (DISP_WDMA0_BASE+0x048)
#define DISP_REG_WDMA_C12                       (DISP_WDMA0_BASE+0x04C)
#define DISP_REG_WDMA_C20                       (DISP_WDMA0_BASE+0x050)
#define DISP_REG_WDMA_C22                       (DISP_WDMA0_BASE+0x054)
#define DISP_REG_WDMA_PRE_ADD0                  (DISP_WDMA0_BASE+0x058)
#define DISP_REG_WDMA_PRE_ADD2                  (DISP_WDMA0_BASE+0x05C)
#define DISP_REG_WDMA_POST_ADD0                 (DISP_WDMA0_BASE+0x060)
#define DISP_REG_WDMA_POST_ADD2                 (DISP_WDMA0_BASE+0x064)
#define DISP_REG_WDMA_DST_UV_PITCH              (DISP_WDMA0_BASE+0x078)
#define DISP_REG_WDMA_DST_ADDR_OFFSET0          (DISP_WDMA0_BASE+0x080)
#define DISP_REG_WDMA_DST_ADDR_OFFSET1          (DISP_WDMA0_BASE+0x084)
#define DISP_REG_WDMA_DST_ADDR_OFFSET2          (DISP_WDMA0_BASE+0x088)
#define DISP_REG_WDMA_FLOW_CTRL_DBG             (DISP_WDMA0_BASE+0x0A0)
#define DISP_REG_WDMA_EXEC_DBG                  (DISP_WDMA0_BASE+0x0A4)
#define DISP_REG_WDMA_CT_DBG                    (DISP_WDMA0_BASE+0x0A8)
#define DISP_REG_WDMA_DEBUG                     (DISP_WDMA0_BASE+0x0AC)
#define DISP_REG_WDMA_DUMMY                     (DISP_WDMA0_BASE+0x100)
#define DISP_REG_WDMA_DITHER_0                  (DISP_WDMA0_BASE+0xE00)
#define DISP_REG_WDMA_DITHER_5                  (DISP_WDMA0_BASE+0xE14)
#define DISP_REG_WDMA_DITHER_6                  (DISP_WDMA0_BASE+0xE18)
#define DISP_REG_WDMA_DITHER_7                  (DISP_WDMA0_BASE+0xE1C)
#define DISP_REG_WDMA_DITHER_8                  (DISP_WDMA0_BASE+0xE20)
#define DISP_REG_WDMA_DITHER_9                  (DISP_WDMA0_BASE+0xE24)
#define DISP_REG_WDMA_DITHER_10                 (DISP_WDMA0_BASE+0xE28)
#define DISP_REG_WDMA_DITHER_11                 (DISP_WDMA0_BASE+0xE2C)
#define DISP_REG_WDMA_DITHER_12                 (DISP_WDMA0_BASE+0xE30)
#define DISP_REG_WDMA_DITHER_13                 (DISP_WDMA0_BASE+0xE34)
#define DISP_REG_WDMA_DITHER_14                 (DISP_WDMA0_BASE+0xE38)
#define DISP_REG_WDMA_DITHER_15                 (DISP_WDMA0_BASE+0xE3C)
#define DISP_REG_WDMA_DITHER_16                 (DISP_WDMA0_BASE+0xE40)
#define DISP_REG_WDMA_DITHER_17                 (DISP_WDMA0_BASE+0xE44)
#define DISP_REG_WDMA_DST_ADDR0                 (DISP_WDMA0_BASE+0xF00)
#define DISP_REG_WDMA_DST_ADDR1                 (DISP_WDMA0_BASE+0xF04)
#define DISP_REG_WDMA_DST_ADDR2                 (DISP_WDMA0_BASE+0xF08)


#endif
