initSidebarItems({"constant":[["MAX_ADDRESS",""],["MEM_SIZE",""],["PAGES_PER_SECTION",""],["PAGE_SIZE",""],["SECTION_SIZE",""]],"enum":[["DirectoryEntry","Im Seitenverzeichnis können vier verschiedene Arten von Einträgen enthalten sein:"],["DomainAccess",""],["FrameError",""],["MemType","Der MMU-Code geht von folgender Konfiguration aus:  - keine Rückwärtskompatibilität zu ARMv5.  - TEX-Remapping aus (muss wahrscheinlich für spätere Unterstützung von virtuellen Speicher geändert werden) ARM kennt eine Vielzahl von Speichertypen, die sich auf das Caching in den einzelnen Ebenen auswirken. Es werden hier nur die \"üblichen\" Caching-Varianten benutzt:  - Write trough => ohne Allocate  - Write back   => mit Allocate"],["MemoryAccessRight","Bei den Zugriffsrechten wird zwischen privilegierten (Sys) und nichtpreviligierten Modi (Usr) unterschieden. Rechte können sein:"],["TableEntry","In der Seitentabelle können drei Arten von Einträgen enthalten sein:"]],"struct":[["Frame",""],["FrameManager","FrameManager verwaltet die Allozierung von Frames. Jedes Bit in `bits` steht für einen Frame."],["MemoryBuilder","`MemoryBuilder` ist eine Builder-Struct für zur Erstellung von Einträgen in das Seitenverzeichnis oder in Seitentabellen"],["PageDirectory","ARM hat eine ein- bis zweistufige Paging-Hierarchie. Die obere Stufe ist das Seitenverzeichnis (page directory) Es besteht aus 4096 Einträgen, die entweder"],["PageTable",""],["Section","Abschnitt im Speicher von 1 MiB Größe"]],"trait":[["EntryBuilder","Einträge in das Seitenverzeichnis (page directory) und die Seitentabellen (page table) haben ähnliche Funktionalität. Daher haben sie einen Trait als gemeinsames Interface."]],"type":[["Address",""],["AddressRange",""]]});