=========================================================
Scheduler report file
Generated by stratus_hls 19.25-s100  (93142.260418)
On:          Tue Sep  6 17:30:30 2022
Project Dir: /home/20200969/Estimation/stratus/simple_fir
Module:      fir
HLS Config:  DPOPT
=========================================================
Scheduler report for : gen_unvalidated_req                                                                        
------------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.gen_unvalidated_  8 (7:FALSE)      --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din                   10 (9:FALSE)     --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_unvalidated_  11 (10:TRUE)     --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_unvalidated_  14 (13:FALSE)    --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_unvalidated_  14 (13:FALSE)    --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_unvalidated_  14 (13:FALSE)    --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_unvalidated_  14 (13:FALSE)    --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_prev_trig_reg                                                                          
----------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.m_req.gen_prev_  6 (5:FALSE)      --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
dout.m_req.gen_prev_  12 (11:FALSE)    --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
dout.m_req.gen_prev_  12 (11:FALSE)    --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_busy                                                                                   
-------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.gen_busy::use_vl  5 (4:TRUE)       --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_busy          8 (7:FALSE)      --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_busy          8 (7:FALSE)      --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_busy          8 (7:FALSE)      --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_busy          8 (7:FALSE)      --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_do_reg_vld                                                                             
-------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.gen_do_reg_vld    8 (7:FALSE)      --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din                   10 (9:FALSE)     --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_do_reg_vld    11 (10:TRUE)     --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_do_reg_vld    14 (13:FALSE)    --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_do_reg_vld    14 (13:FALSE)    --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_do_reg_vld::  14 (13:FALSE)    --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_do_reg_vld    14 (13:FALSE)    --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_active                                                                                 
---------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.m_req.gen_activ  4 (3:FALSE)      --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
dout.m_req.gen_activ  4 (3:FALSE)      --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
dout.m_req.gen_activ  4 (3:FALSE)      --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
dout.m_req.gen_activ  4 (3:FALSE)      --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_vld                                                                                    
------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.gen_vld          4 (3:FALSE)      --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
dout.gen_vld          4 (3:FALSE)      --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
dout.gen_vld          4 (3:FALSE)      --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
dout.gen_vld          4 (3:FALSE)      --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_stalling                                                                               
-----------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.gen_stalling     5 (4:TRUE)       --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
dout.gen_stalling     6 (5:FALSE)      --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
dout.gen_stalling     6 (5:FALSE)      --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
dout.gen_stalling     6 (5:FALSE)      --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_unacked_req                                                                            
--------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.gen_unacked_req  6 (5:FALSE)      --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
dout.gen_unacked_req  12 (11:FALSE)    --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
dout.gen_unacked_req  12 (11:FALSE)    --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_next_trig_reg                                                                          
----------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.m_req.gen_next_  4 (3:FALSE)      --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
dout.m_req.gen_next_  4 (3:FALSE)      --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
dout.m_req.gen_next_  4 (3:FALSE)      --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : FirThread                                                                                  
--------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
shift_reg             1 (0:FALSE)      --              FALSE  fir.cc,l:37,c:13                                    
                                                                                                                  
shift_reg             1 (0:FALSE)      --              FALSE  fir.cc,l:37,c:13                                    
                                                                                                                  
shift_reg             1 (0:FALSE)      --              FALSE  fir.cc,l:37,c:13                                    
                                                                                                                  
shift_reg             1 (0:FALSE)      --              FALSE  fir.cc,l:37,c:13                                    
                                                                                                                  
shift_reg             1 (0:FALSE)      --              FALSE  fir.cc,l:37,c:13                                    
                                                                                                                  
shift_reg             1 (0:FALSE)      --              FALSE  fir.cc,l:37,c:13                                    
                                                                                                                  
shift_reg             1 (0:FALSE)      --              FALSE  fir.cc,l:37,c:13                                    
                                                                                                                  
din.m_busy_req_0.res  4 (3:FALSE)      --              FALSE  @(f:fir.h,l:43,c:40->f:/opt/tools/cadence/2019-20/  
                                                                                                                  
din.m_stalling.reset  4 (3:FALSE)      --              FALSE  @(f:fir.h,l:43,c:40->f:/opt/tools/cadence/2019-20/  
                                                                                                                  
dout.m_req.m_trig_re  4 (3:FALSE)      --              FALSE  @(f:fir.h,l:44,c:42->f:/opt/tools/cadence/2019-20/  
                                                                                                                  
shift_reg[1]          7 (6:FALSE)      1               FALSE  @(f:fir.cc,l:37,c:13->i:1) -> l:46,c:22             
                                                                                                                  
shift_reg[2]          7 (6:FALSE)      1               FALSE  @(f:fir.cc,l:37,c:13->i:2) -> l:46,c:22             
                                                                                                                  
shift_reg[3]          7 (6:FALSE)      1               FALSE  @(f:fir.cc,l:37,c:13->i:3) -> l:46,c:22             
                                                                                                                  
shift_reg[4]          7 (6:FALSE)      1               FALSE  @(f:fir.cc,l:37,c:13->i:4) -> l:46,c:22             
                                                                                                                  
shift_reg[5]          7 (6:FALSE)      1               FALSE  @(f:fir.cc,l:37,c:13->i:5) -> l:46,c:22             
                                                                                                                  
shift_reg[6]          7 (6:FALSE)      1               FALSE  @(f:fir.cc,l:37,c:13->i:6) -> l:46,c:22             
                                                                                                                  
shift_reg[7]          7 (6:FALSE)      1               FALSE  @(f:fir.cc,l:37,c:13->i:7) -> l:47,c:18             
                                                                                                                  
[0].shift_reg         7 (6:FALSE)      1               FALSE  fir.cc,l:45,c:9 -> l:37,c:13 -> l:46,c:22           
                                                                                                                  
coeffs.table[0].[0]   7 (6:FALSE)      1               FALSE  @(f:fir.h,l:38,c:26->f:defines.h,l:39,c:16->i:0)    
                                                                                                                  
[1].shift_reg         7 (6:FALSE)      1               FALSE  fir.cc,l:45,c:9 -> l:37,c:13 -> l:46,c:22           
                                                                                                                  
coeffs.table[1].[1]   7 (6:FALSE)      1               FALSE  @(f:fir.h,l:38,c:26->f:defines.h,l:39,c:16->i:1)    
                                                                                                                  
[0]                   7 (6:FALSE)      1               FALSE  fir.cc,l:51,c:13                                    
                                                                                                                  
[2].shift_reg         7 (6:FALSE)      1               FALSE  fir.cc,l:45,c:9 -> l:37,c:13 -> l:46,c:22           
                                                                                                                  
coeffs.table[2].[2]   7 (6:FALSE)      1               FALSE  @(f:fir.h,l:38,c:26->f:defines.h,l:39,c:16->i:2)    
                                                                                                                  
[1]                   7 (6:FALSE)      1               FALSE  fir.cc,l:51,c:13                                    
                                                                                                                  
[3].shift_reg         7 (6:FALSE)      1               FALSE  fir.cc,l:45,c:9 -> l:37,c:13 -> l:46,c:22           
                                                                                                                  
coeffs.table[3].[3]   7 (6:FALSE)      1               FALSE  @(f:fir.h,l:38,c:26->f:defines.h,l:39,c:16->i:3)    
                                                                                                                  
[2]                   7 (6:FALSE)      1               FALSE  fir.cc,l:51,c:13                                    
                                                                                                                  
[4].shift_reg         7 (6:FALSE)      1               FALSE  fir.cc,l:45,c:9 -> l:37,c:13 -> l:46,c:22           
                                                                                                                  
coeffs.table[4].[4]   7 (6:FALSE)      1               FALSE  @(f:fir.h,l:38,c:26->f:defines.h,l:39,c:16->i:4)    
                                                                                                                  
[3]                   7 (6:FALSE)      1               FALSE  fir.cc,l:51,c:13                                    
                                                                                                                  
[5].shift_reg         7 (6:FALSE)      1               FALSE  fir.cc,l:45,c:9 -> l:37,c:13 -> l:46,c:22           
                                                                                                                  
coeffs.table[5].[5]   7 (6:FALSE)      1               FALSE  @(f:fir.h,l:38,c:26->f:defines.h,l:39,c:16->i:5)    
                                                                                                                  
[4]                   7 (6:FALSE)      1               FALSE  fir.cc,l:51,c:13                                    
                                                                                                                  
[5]                   7 (6:FALSE)      1               FALSE  fir.cc,l:51,c:13                                    
                                                                                                                  
[6].shift_reg         7 (6:FALSE)      1               FALSE  fir.cc,l:45,c:9 -> l:37,c:13 -> l:46,c:22           
                                                                                                                  
din.m_busy_req_0.get  8 (7:FALSE)      1               FALSE  @(f:fir.h,l:43,c:40->f:/opt/tools/cadence/2019-20/  
                                                                                                                  
din                   10 (9:TRUE)      2               FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
FirThread::get        10 (9:TRUE)      2               FALSE  fir.cc,l:27,c:11 mapped                             
                                                                                                                  
din.m_busy_req_0.get  11 (10:FALSE)    2               FALSE  @(f:fir.h,l:43,c:40->f:/opt/tools/cadence/2019-20/  
                                                                                                                  
coeffs.table[6].[6]   13 (12:FALSE)    2               FALSE  @(f:fir.h,l:38,c:26->f:defines.h,l:39,c:16->i:6)    
                                                                                                                  
coeffs.table[7].[7]   13 (12:FALSE)    2               FALSE  @(f:fir.h,l:38,c:26->f:defines.h,l:39,c:16->i:7)    
                                                                                                                  
[6]                   13 (12:FALSE)    2               FALSE  fir.cc,l:51,c:13                                    
                                                                                                                  
din.m_stall_reg_full  13 (12:FALSE)    2               FALSE  @(f:fir.h,l:43,c:40->f:/opt/tools/cadence/2019-20/  
                                                                                                                  
din.data.get::nb_get  13 (12:FALSE)    2               FALSE  @(f:fir.h,l:43,c:40->f:/opt/tools/cadence/2019-20/  
                                                                                                                  
din.m_stall_reg.get:  13 (12:FALSE)    2               FALSE  @(f:fir.h,l:43,c:40->f:/opt/tools/cadence/2019-20/  
                                                                                                                  
get::nb_get::operato  13 (12:FALSE)    2               FALSE  fir.cc,l:47,c:28                                    
                                                                                                                  
[7]                   13 (12:FALSE)    2               FALSE  fir.cc,l:51,c:13                                    
                                                                                                                  
shift_reg             13 (12:FALSE)    2               FALSE  fir.cc,l:37,c:13 -> l:47,c:18                       
                                                                                                                  
dout.data.put::nb_pu  15 (14:FALSE)    2               FALSE  @(f:fir.h,l:44,c:42->f:/opt/tools/cadence/2019-20/  
                                                                                                                  
dout                  15 (14:FALSE)    2               FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
dout.m_req.m_trig_re  15 (14:FALSE)    2               FALSE  @(f:fir.h,l:44,c:42->f:/opt/tools/cadence/2019-20/  
                                                                                                                  
dout                  17 (16:TRUE)     3               FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
FirThread::put        17 (16:TRUE)     3               FALSE  fir.cc,l:27,c:11 mapped                             
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_do_stall_reg                                                                           
---------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din                   4 (3:FALSE)      --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_do_stall_reg  5 (4:TRUE)       --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_do_stall_reg  8 (7:FALSE)      --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_do_stall_reg  8 (7:FALSE)      --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_do_stall_reg  8 (7:FALSE)      --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_do_stall_reg  8 (7:FALSE)      --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_do_stall_reg  8 (7:FALSE)      --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_do_stall_reg  8 (7:FALSE)      --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_do_stall_reg  10 (9:FALSE)     --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_do_stall_reg  10 (9:FALSE)     --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_do_stall_reg  9 (8:FALSE)      --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_do_stall_reg  13 (11:FALSE)    --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_do_stall_reg_full                                                                      
--------------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.gen_do_stall_reg  6 (5:FALSE)      --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_do_stall_reg  12 (11:FALSE)    --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_do_stall_reg  12 (11:FALSE)    --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_do_stall_reg  12 (11:FALSE)    --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_do_stall_reg  12 (11:FALSE)    --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
                                                                                                                  
