---
# FAB: An FPGA-based Accelerator for Bootstrappable Fully Homomorphic Encryption
## FAB: مسرّع قائم على FPGA للتشفير المتماثل الكامل القابل للتمهيد الذاتي

**arXiv ID:** 2207.11872
**Authors:** Rashmi Agrawal, Leo de Castro, Guowei Yang, Chiraag Juvekar, Rabia Yazicigil, Anantha Chandrakasan, Vinod Vaikuntanathan, Ajay Joshi
**Year:** 2022
**Categories:** cs.CR, cs.AR
**Translation Quality:** 0.96
**Glossary Terms Used:** FPGA, homomorphic encryption, performance, bootstrapping, optimization, training, implementation, accelerator

### English Abstract
The researchers present an FPGA-based hardware accelerator designed to improve the performance of fully homomorphic encryption (FHE) with bootstrapping capabilities. Previous FPGA accelerators lacked practical parameter support for bootstrapping operations. This work introduces a balanced architecture that avoids memory bottlenecks by carefully managing computational units, operating frequency, and on-chip memory utilization. The system demonstrates significant speedups: 213x and 1.5x faster than CPU and GPU implementations respectively for bootstrapping operations, and 456x and 6.5x faster for logistic regression model training across scaled deployments.

### الملخص العربي
يقدم الباحثون مسرّع أجهزة قائم على FPGA مصمم لتحسين أداء التشفير المتماثل الكامل (FHE) مع قدرات التمهيد الذاتي. افتقرت مسرّعات FPGA السابقة إلى دعم المعاملات العملية لعمليات التمهيد الذاتي. يقدم هذا العمل معمارية متوازنة تتجنب عنق زجاجة الذاكرة من خلال إدارة دقيقة لوحدات الحوسبة، وتردد التشغيل، واستخدام الذاكرة على الشريحة. يُظهر النظام تسريعات كبيرة: أسرع بـ 213 مرة و1.5 مرة من تطبيقات وحدة المعالجة المركزية ووحدة معالجة الرسومات على التوالي لعمليات التمهيد الذاتي، وأسرع بـ 456 مرة و6.5 مرة للتدريب على نموذج الانحدار اللوجستي عبر عمليات النشر الموسعة.

### Back-Translation (Validation)
The researchers present an FPGA-based hardware accelerator designed to improve the performance of fully homomorphic encryption (FHE) with bootstrapping capabilities. Previous FPGA accelerators lacked practical parameter support for bootstrapping operations. This work introduces a balanced architecture that avoids memory bottlenecks through careful management of computational units, operating frequency, and on-chip memory utilization. The system demonstrates significant speedups: 213x and 1.5x faster than CPU and GPU implementations respectively for bootstrapping operations, and 456x and 6.5x faster for logistic regression model training across scaled deployments.

### Translation Metrics
- Iterations: 1
- Final Score: 0.96
- Quality: High
---
