// Generated by CIRCT firtool-1.62.1
module Im2ColStreamerNCHW(
  input        clock,
               reset,
  input  [7:0] io_in_0,
               io_in_1,
               io_in_2,
               io_in_3,
               io_in_4,
               io_in_5,
               io_in_6,
               io_in_7,
               io_in_8,
               io_in_9,
               io_in_10,
               io_in_11,
               io_in_12,
               io_in_13,
               io_in_14,
               io_in_15,
               io_in_16,
               io_in_17,
               io_in_18,
               io_in_19,
               io_in_20,
               io_in_21,
               io_in_22,
               io_in_23,
               io_in_24,
               io_in_25,
               io_in_26,
               io_in_27,
               io_in_28,
               io_in_29,
               io_in_30,
               io_in_31,
               io_in_32,
               io_in_33,
               io_in_34,
               io_in_35,
               io_in_36,
               io_in_37,
               io_in_38,
               io_in_39,
               io_in_40,
               io_in_41,
               io_in_42,
               io_in_43,
               io_in_44,
               io_in_45,
               io_in_46,
               io_in_47,
               io_in_48,
               io_in_49,
               io_in_50,
               io_in_51,
               io_in_52,
               io_in_53,
               io_in_54,
               io_in_55,
               io_in_56,
               io_in_57,
               io_in_58,
               io_in_59,
               io_in_60,
               io_in_61,
               io_in_62,
               io_in_63,
               io_in_64,
               io_in_65,
               io_in_66,
               io_in_67,
               io_in_68,
               io_in_69,
               io_in_70,
               io_in_71,
               io_in_72,
               io_in_73,
               io_in_74,
               io_in_75,
               io_in_76,
               io_in_77,
               io_in_78,
               io_in_79,
               io_in_80,
               io_in_81,
               io_in_82,
               io_in_83,
               io_in_84,
               io_in_85,
               io_in_86,
               io_in_87,
               io_in_88,
               io_in_89,
               io_in_90,
               io_in_91,
               io_in_92,
               io_in_93,
               io_in_94,
               io_in_95,
               io_in_96,
               io_in_97,
               io_in_98,
               io_in_99,
               io_in_100,
               io_in_101,
               io_in_102,
               io_in_103,
               io_in_104,
               io_in_105,
               io_in_106,
               io_in_107,
               io_in_108,
               io_in_109,
               io_in_110,
               io_in_111,
               io_in_112,
               io_in_113,
               io_in_114,
               io_in_115,
               io_in_116,
               io_in_117,
               io_in_118,
               io_in_119,
               io_in_120,
               io_in_121,
               io_in_122,
               io_in_123,
               io_in_124,
               io_in_125,
               io_in_126,
               io_in_127,
  input  [2:0] io_oh,
               io_ow,
  input        io_start,
  output [7:0] io_a_out,
  output       io_valid
);

  reg               running;
  reg               kIdx;
  wire [127:0][7:0] _GEN =
    {{io_in_127},
     {io_in_126},
     {io_in_125},
     {io_in_124},
     {io_in_123},
     {io_in_122},
     {io_in_121},
     {io_in_120},
     {io_in_119},
     {io_in_118},
     {io_in_117},
     {io_in_116},
     {io_in_115},
     {io_in_114},
     {io_in_113},
     {io_in_112},
     {io_in_111},
     {io_in_110},
     {io_in_109},
     {io_in_108},
     {io_in_107},
     {io_in_106},
     {io_in_105},
     {io_in_104},
     {io_in_103},
     {io_in_102},
     {io_in_101},
     {io_in_100},
     {io_in_99},
     {io_in_98},
     {io_in_97},
     {io_in_96},
     {io_in_95},
     {io_in_94},
     {io_in_93},
     {io_in_92},
     {io_in_91},
     {io_in_90},
     {io_in_89},
     {io_in_88},
     {io_in_87},
     {io_in_86},
     {io_in_85},
     {io_in_84},
     {io_in_83},
     {io_in_82},
     {io_in_81},
     {io_in_80},
     {io_in_79},
     {io_in_78},
     {io_in_77},
     {io_in_76},
     {io_in_75},
     {io_in_74},
     {io_in_73},
     {io_in_72},
     {io_in_71},
     {io_in_70},
     {io_in_69},
     {io_in_68},
     {io_in_67},
     {io_in_66},
     {io_in_65},
     {io_in_64},
     {io_in_63},
     {io_in_62},
     {io_in_61},
     {io_in_60},
     {io_in_59},
     {io_in_58},
     {io_in_57},
     {io_in_56},
     {io_in_55},
     {io_in_54},
     {io_in_53},
     {io_in_52},
     {io_in_51},
     {io_in_50},
     {io_in_49},
     {io_in_48},
     {io_in_47},
     {io_in_46},
     {io_in_45},
     {io_in_44},
     {io_in_43},
     {io_in_42},
     {io_in_41},
     {io_in_40},
     {io_in_39},
     {io_in_38},
     {io_in_37},
     {io_in_36},
     {io_in_35},
     {io_in_34},
     {io_in_33},
     {io_in_32},
     {io_in_31},
     {io_in_30},
     {io_in_29},
     {io_in_28},
     {io_in_27},
     {io_in_26},
     {io_in_25},
     {io_in_24},
     {io_in_23},
     {io_in_22},
     {io_in_21},
     {io_in_20},
     {io_in_19},
     {io_in_18},
     {io_in_17},
     {io_in_16},
     {io_in_15},
     {io_in_14},
     {io_in_13},
     {io_in_12},
     {io_in_11},
     {io_in_10},
     {io_in_9},
     {io_in_8},
     {io_in_7},
     {io_in_6},
     {io_in_5},
     {io_in_4},
     {io_in_3},
     {io_in_2},
     {io_in_1},
     {io_in_0}};
  always @(posedge clock) begin
    if (reset) begin
      running <= 1'h0;
      kIdx <= 1'h0;
    end
    else begin
      running <= io_start | ~(running & kIdx) & running;
      kIdx <= ~io_start & (~running | kIdx ? kIdx : kIdx - 1'h1);
    end
  end // always @(posedge)
  assign io_a_out =
    running ? _GEN[{{kIdx, 3'h0} + {1'h0, io_oh}, 3'h0} + {4'h0, io_ow}] : 8'h0;
  assign io_valid = running;
endmodule

module PEFixed(
  input  [7:0]  io_a_in,
                io_b_in,
  input  [31:0] io_psum_in,
  output [31:0] io_psum_out
);

  wire [15:0] prod = {{8{io_a_in[7]}}, io_a_in} * {{8{io_b_in[7]}}, io_b_in};
  assign io_psum_out = io_psum_in + {{16{prod[15]}}, prod};
endmodule

module SystolicArrayMatVecFixed(
  input  [7:0]  io_a_in_0_0,
                io_a_in_0_1,
                io_a_in_1_0,
                io_a_in_1_1,
                io_b_in_0,
                io_b_in_1,
  input  [31:0] io_psum_in_0,
                io_psum_in_1,
  output [31:0] io_psum_out_0,
                io_psum_out_1
);

  wire [31:0] _pe_2_io_psum_out;
  wire [31:0] _pe_io_psum_out;
  PEFixed pe (
    .io_a_in     (io_a_in_0_0),
    .io_b_in     (io_b_in_0),
    .io_psum_in  (io_psum_in_0),
    .io_psum_out (_pe_io_psum_out)
  );
  PEFixed pe_1 (
    .io_a_in     (io_a_in_0_1),
    .io_b_in     (io_b_in_1),
    .io_psum_in  (_pe_io_psum_out),
    .io_psum_out (io_psum_out_0)
  );
  PEFixed pe_2 (
    .io_a_in     (io_a_in_1_0),
    .io_b_in     (io_b_in_0),
    .io_psum_in  (io_psum_in_1),
    .io_psum_out (_pe_2_io_psum_out)
  );
  PEFixed pe_3 (
    .io_a_in     (io_a_in_1_1),
    .io_b_in     (io_b_in_1),
    .io_psum_in  (_pe_2_io_psum_out),
    .io_psum_out (io_psum_out_1)
  );
endmodule

module RegularConvFull_SA_KTile(
  input  [7:0]  io_x_tile_0,
                io_x_tile_1,
                io_w_tile_0_0,
                io_w_tile_0_1,
                io_w_tile_1_0,
                io_w_tile_1_1,
  input  [31:0] io_psum_in_0,
                io_psum_in_1,
  output [31:0] io_psum_out_0,
                io_psum_out_1
);

  SystolicArrayMatVecFixed sa (
    .io_a_in_0_0   (io_w_tile_0_0),
    .io_a_in_0_1   (io_w_tile_0_1),
    .io_a_in_1_0   (io_w_tile_1_0),
    .io_a_in_1_1   (io_w_tile_1_1),
    .io_b_in_0     (io_x_tile_0),
    .io_b_in_1     (io_x_tile_1),
    .io_psum_in_0  (io_psum_in_0),
    .io_psum_in_1  (io_psum_in_1),
    .io_psum_out_0 (io_psum_out_0),
    .io_psum_out_1 (io_psum_out_1)
  );
endmodule

module RegularConvFull_SA_Tiled(
  input         clock,
                reset,
                io_start,
  input  [7:0]  io_x_in_0_0,
                io_x_in_0_1,
                io_x_in_0_2,
                io_x_in_0_3,
                io_x_in_0_4,
                io_x_in_0_5,
                io_x_in_0_6,
                io_x_in_0_7,
                io_x_in_0_8,
                io_x_in_0_9,
                io_x_in_0_10,
                io_x_in_0_11,
                io_x_in_0_12,
                io_x_in_0_13,
                io_x_in_0_14,
                io_x_in_0_15,
                io_x_in_0_16,
                io_x_in_0_17,
                io_x_in_0_18,
                io_x_in_0_19,
                io_x_in_0_20,
                io_x_in_0_21,
                io_x_in_0_22,
                io_x_in_0_23,
                io_x_in_0_24,
                io_x_in_0_25,
                io_x_in_0_26,
                io_x_in_0_27,
                io_x_in_0_28,
                io_x_in_0_29,
                io_x_in_0_30,
                io_x_in_0_31,
                io_x_in_0_32,
                io_x_in_0_33,
                io_x_in_0_34,
                io_x_in_0_35,
                io_x_in_0_36,
                io_x_in_0_37,
                io_x_in_0_38,
                io_x_in_0_39,
                io_x_in_0_40,
                io_x_in_0_41,
                io_x_in_0_42,
                io_x_in_0_43,
                io_x_in_0_44,
                io_x_in_0_45,
                io_x_in_0_46,
                io_x_in_0_47,
                io_x_in_0_48,
                io_x_in_0_49,
                io_x_in_0_50,
                io_x_in_0_51,
                io_x_in_0_52,
                io_x_in_0_53,
                io_x_in_0_54,
                io_x_in_0_55,
                io_x_in_0_56,
                io_x_in_0_57,
                io_x_in_0_58,
                io_x_in_0_59,
                io_x_in_0_60,
                io_x_in_0_61,
                io_x_in_0_62,
                io_x_in_0_63,
                io_x_in_1_0,
                io_x_in_1_1,
                io_x_in_1_2,
                io_x_in_1_3,
                io_x_in_1_4,
                io_x_in_1_5,
                io_x_in_1_6,
                io_x_in_1_7,
                io_x_in_1_8,
                io_x_in_1_9,
                io_x_in_1_10,
                io_x_in_1_11,
                io_x_in_1_12,
                io_x_in_1_13,
                io_x_in_1_14,
                io_x_in_1_15,
                io_x_in_1_16,
                io_x_in_1_17,
                io_x_in_1_18,
                io_x_in_1_19,
                io_x_in_1_20,
                io_x_in_1_21,
                io_x_in_1_22,
                io_x_in_1_23,
                io_x_in_1_24,
                io_x_in_1_25,
                io_x_in_1_26,
                io_x_in_1_27,
                io_x_in_1_28,
                io_x_in_1_29,
                io_x_in_1_30,
                io_x_in_1_31,
                io_x_in_1_32,
                io_x_in_1_33,
                io_x_in_1_34,
                io_x_in_1_35,
                io_x_in_1_36,
                io_x_in_1_37,
                io_x_in_1_38,
                io_x_in_1_39,
                io_x_in_1_40,
                io_x_in_1_41,
                io_x_in_1_42,
                io_x_in_1_43,
                io_x_in_1_44,
                io_x_in_1_45,
                io_x_in_1_46,
                io_x_in_1_47,
                io_x_in_1_48,
                io_x_in_1_49,
                io_x_in_1_50,
                io_x_in_1_51,
                io_x_in_1_52,
                io_x_in_1_53,
                io_x_in_1_54,
                io_x_in_1_55,
                io_x_in_1_56,
                io_x_in_1_57,
                io_x_in_1_58,
                io_x_in_1_59,
                io_x_in_1_60,
                io_x_in_1_61,
                io_x_in_1_62,
                io_x_in_1_63,
                io_w_in_0_0,
                io_w_in_0_1,
                io_w_in_1_0,
                io_w_in_1_1,
  output [31:0] io_y_out_0_0,
                io_y_out_0_1,
                io_y_out_0_2,
                io_y_out_0_3,
                io_y_out_0_4,
                io_y_out_0_5,
                io_y_out_0_6,
                io_y_out_0_7,
                io_y_out_0_8,
                io_y_out_0_9,
                io_y_out_0_10,
                io_y_out_0_11,
                io_y_out_0_12,
                io_y_out_0_13,
                io_y_out_0_14,
                io_y_out_0_15,
                io_y_out_0_16,
                io_y_out_0_17,
                io_y_out_0_18,
                io_y_out_0_19,
                io_y_out_0_20,
                io_y_out_0_21,
                io_y_out_0_22,
                io_y_out_0_23,
                io_y_out_0_24,
                io_y_out_0_25,
                io_y_out_0_26,
                io_y_out_0_27,
                io_y_out_0_28,
                io_y_out_0_29,
                io_y_out_0_30,
                io_y_out_0_31,
                io_y_out_0_32,
                io_y_out_0_33,
                io_y_out_0_34,
                io_y_out_0_35,
                io_y_out_0_36,
                io_y_out_0_37,
                io_y_out_0_38,
                io_y_out_0_39,
                io_y_out_0_40,
                io_y_out_0_41,
                io_y_out_0_42,
                io_y_out_0_43,
                io_y_out_0_44,
                io_y_out_0_45,
                io_y_out_0_46,
                io_y_out_0_47,
                io_y_out_0_48,
                io_y_out_0_49,
                io_y_out_0_50,
                io_y_out_0_51,
                io_y_out_0_52,
                io_y_out_0_53,
                io_y_out_0_54,
                io_y_out_0_55,
                io_y_out_0_56,
                io_y_out_0_57,
                io_y_out_0_58,
                io_y_out_0_59,
                io_y_out_0_60,
                io_y_out_0_61,
                io_y_out_0_62,
                io_y_out_0_63,
                io_y_out_1_0,
                io_y_out_1_1,
                io_y_out_1_2,
                io_y_out_1_3,
                io_y_out_1_4,
                io_y_out_1_5,
                io_y_out_1_6,
                io_y_out_1_7,
                io_y_out_1_8,
                io_y_out_1_9,
                io_y_out_1_10,
                io_y_out_1_11,
                io_y_out_1_12,
                io_y_out_1_13,
                io_y_out_1_14,
                io_y_out_1_15,
                io_y_out_1_16,
                io_y_out_1_17,
                io_y_out_1_18,
                io_y_out_1_19,
                io_y_out_1_20,
                io_y_out_1_21,
                io_y_out_1_22,
                io_y_out_1_23,
                io_y_out_1_24,
                io_y_out_1_25,
                io_y_out_1_26,
                io_y_out_1_27,
                io_y_out_1_28,
                io_y_out_1_29,
                io_y_out_1_30,
                io_y_out_1_31,
                io_y_out_1_32,
                io_y_out_1_33,
                io_y_out_1_34,
                io_y_out_1_35,
                io_y_out_1_36,
                io_y_out_1_37,
                io_y_out_1_38,
                io_y_out_1_39,
                io_y_out_1_40,
                io_y_out_1_41,
                io_y_out_1_42,
                io_y_out_1_43,
                io_y_out_1_44,
                io_y_out_1_45,
                io_y_out_1_46,
                io_y_out_1_47,
                io_y_out_1_48,
                io_y_out_1_49,
                io_y_out_1_50,
                io_y_out_1_51,
                io_y_out_1_52,
                io_y_out_1_53,
                io_y_out_1_54,
                io_y_out_1_55,
                io_y_out_1_56,
                io_y_out_1_57,
                io_y_out_1_58,
                io_y_out_1_59,
                io_y_out_1_60,
                io_y_out_1_61,
                io_y_out_1_62,
                io_y_out_1_63,
  output        io_done
);

  wire [31:0] _core_io_psum_out_0;
  wire [31:0] _core_io_psum_out_1;
  wire [7:0]  _im2col_io_a_out;
  wire        _im2col_io_valid;
  reg  [31:0] yReg_0_0;
  reg  [31:0] yReg_0_1;
  reg  [31:0] yReg_0_2;
  reg  [31:0] yReg_0_3;
  reg  [31:0] yReg_0_4;
  reg  [31:0] yReg_0_5;
  reg  [31:0] yReg_0_6;
  reg  [31:0] yReg_0_7;
  reg  [31:0] yReg_0_8;
  reg  [31:0] yReg_0_9;
  reg  [31:0] yReg_0_10;
  reg  [31:0] yReg_0_11;
  reg  [31:0] yReg_0_12;
  reg  [31:0] yReg_0_13;
  reg  [31:0] yReg_0_14;
  reg  [31:0] yReg_0_15;
  reg  [31:0] yReg_0_16;
  reg  [31:0] yReg_0_17;
  reg  [31:0] yReg_0_18;
  reg  [31:0] yReg_0_19;
  reg  [31:0] yReg_0_20;
  reg  [31:0] yReg_0_21;
  reg  [31:0] yReg_0_22;
  reg  [31:0] yReg_0_23;
  reg  [31:0] yReg_0_24;
  reg  [31:0] yReg_0_25;
  reg  [31:0] yReg_0_26;
  reg  [31:0] yReg_0_27;
  reg  [31:0] yReg_0_28;
  reg  [31:0] yReg_0_29;
  reg  [31:0] yReg_0_30;
  reg  [31:0] yReg_0_31;
  reg  [31:0] yReg_0_32;
  reg  [31:0] yReg_0_33;
  reg  [31:0] yReg_0_34;
  reg  [31:0] yReg_0_35;
  reg  [31:0] yReg_0_36;
  reg  [31:0] yReg_0_37;
  reg  [31:0] yReg_0_38;
  reg  [31:0] yReg_0_39;
  reg  [31:0] yReg_0_40;
  reg  [31:0] yReg_0_41;
  reg  [31:0] yReg_0_42;
  reg  [31:0] yReg_0_43;
  reg  [31:0] yReg_0_44;
  reg  [31:0] yReg_0_45;
  reg  [31:0] yReg_0_46;
  reg  [31:0] yReg_0_47;
  reg  [31:0] yReg_0_48;
  reg  [31:0] yReg_0_49;
  reg  [31:0] yReg_0_50;
  reg  [31:0] yReg_0_51;
  reg  [31:0] yReg_0_52;
  reg  [31:0] yReg_0_53;
  reg  [31:0] yReg_0_54;
  reg  [31:0] yReg_0_55;
  reg  [31:0] yReg_0_56;
  reg  [31:0] yReg_0_57;
  reg  [31:0] yReg_0_58;
  reg  [31:0] yReg_0_59;
  reg  [31:0] yReg_0_60;
  reg  [31:0] yReg_0_61;
  reg  [31:0] yReg_0_62;
  reg  [31:0] yReg_0_63;
  reg  [31:0] yReg_1_0;
  reg  [31:0] yReg_1_1;
  reg  [31:0] yReg_1_2;
  reg  [31:0] yReg_1_3;
  reg  [31:0] yReg_1_4;
  reg  [31:0] yReg_1_5;
  reg  [31:0] yReg_1_6;
  reg  [31:0] yReg_1_7;
  reg  [31:0] yReg_1_8;
  reg  [31:0] yReg_1_9;
  reg  [31:0] yReg_1_10;
  reg  [31:0] yReg_1_11;
  reg  [31:0] yReg_1_12;
  reg  [31:0] yReg_1_13;
  reg  [31:0] yReg_1_14;
  reg  [31:0] yReg_1_15;
  reg  [31:0] yReg_1_16;
  reg  [31:0] yReg_1_17;
  reg  [31:0] yReg_1_18;
  reg  [31:0] yReg_1_19;
  reg  [31:0] yReg_1_20;
  reg  [31:0] yReg_1_21;
  reg  [31:0] yReg_1_22;
  reg  [31:0] yReg_1_23;
  reg  [31:0] yReg_1_24;
  reg  [31:0] yReg_1_25;
  reg  [31:0] yReg_1_26;
  reg  [31:0] yReg_1_27;
  reg  [31:0] yReg_1_28;
  reg  [31:0] yReg_1_29;
  reg  [31:0] yReg_1_30;
  reg  [31:0] yReg_1_31;
  reg  [31:0] yReg_1_32;
  reg  [31:0] yReg_1_33;
  reg  [31:0] yReg_1_34;
  reg  [31:0] yReg_1_35;
  reg  [31:0] yReg_1_36;
  reg  [31:0] yReg_1_37;
  reg  [31:0] yReg_1_38;
  reg  [31:0] yReg_1_39;
  reg  [31:0] yReg_1_40;
  reg  [31:0] yReg_1_41;
  reg  [31:0] yReg_1_42;
  reg  [31:0] yReg_1_43;
  reg  [31:0] yReg_1_44;
  reg  [31:0] yReg_1_45;
  reg  [31:0] yReg_1_46;
  reg  [31:0] yReg_1_47;
  reg  [31:0] yReg_1_48;
  reg  [31:0] yReg_1_49;
  reg  [31:0] yReg_1_50;
  reg  [31:0] yReg_1_51;
  reg  [31:0] yReg_1_52;
  reg  [31:0] yReg_1_53;
  reg  [31:0] yReg_1_54;
  reg  [31:0] yReg_1_55;
  reg  [31:0] yReg_1_56;
  reg  [31:0] yReg_1_57;
  reg  [31:0] yReg_1_58;
  reg  [31:0] yReg_1_59;
  reg  [31:0] yReg_1_60;
  reg  [31:0] yReg_1_61;
  reg  [31:0] yReg_1_62;
  reg  [31:0] yReg_1_63;
  reg         doneReg;
  reg  [5:0]  posReg;
  wire [5:0]  _im2col_io_oh_T = posReg / 6'h8;
  wire [5:0]  _im2col_io_ow_T = posReg % 6'h8;
  reg  [31:0] psumReg_0;
  reg  [31:0] psumReg_1;
  reg  [7:0]  buf0_0;
  reg  [7:0]  buf0_1;
  reg  [7:0]  buf1_0;
  reg  [7:0]  buf1_1;
  reg         bufSel;
  reg         gkIdx;
  reg         capIdx;
  reg         tileIdx;
  reg         compValid;
  reg         compBufSel;
  reg         compTileIdx;
  reg         compLastTile;
  wire [2:0]  _GEN = {1'h0, compTileIdx, 1'h0};
  wire [2:0]  _idx_T_1 = _GEN + 3'h1;
  wire [2:0]  _idx_T_3 = _GEN + 3'h1;
  reg  [2:0]  state;
  wire        _GEN_0 = state == 3'h0;
  wire        _GEN_1 = state == 3'h1;
  always @(posedge clock) begin
    if (reset) begin
      yReg_0_0 <= 32'h0;
      yReg_0_1 <= 32'h0;
      yReg_0_2 <= 32'h0;
      yReg_0_3 <= 32'h0;
      yReg_0_4 <= 32'h0;
      yReg_0_5 <= 32'h0;
      yReg_0_6 <= 32'h0;
      yReg_0_7 <= 32'h0;
      yReg_0_8 <= 32'h0;
      yReg_0_9 <= 32'h0;
      yReg_0_10 <= 32'h0;
      yReg_0_11 <= 32'h0;
      yReg_0_12 <= 32'h0;
      yReg_0_13 <= 32'h0;
      yReg_0_14 <= 32'h0;
      yReg_0_15 <= 32'h0;
      yReg_0_16 <= 32'h0;
      yReg_0_17 <= 32'h0;
      yReg_0_18 <= 32'h0;
      yReg_0_19 <= 32'h0;
      yReg_0_20 <= 32'h0;
      yReg_0_21 <= 32'h0;
      yReg_0_22 <= 32'h0;
      yReg_0_23 <= 32'h0;
      yReg_0_24 <= 32'h0;
      yReg_0_25 <= 32'h0;
      yReg_0_26 <= 32'h0;
      yReg_0_27 <= 32'h0;
      yReg_0_28 <= 32'h0;
      yReg_0_29 <= 32'h0;
      yReg_0_30 <= 32'h0;
      yReg_0_31 <= 32'h0;
      yReg_0_32 <= 32'h0;
      yReg_0_33 <= 32'h0;
      yReg_0_34 <= 32'h0;
      yReg_0_35 <= 32'h0;
      yReg_0_36 <= 32'h0;
      yReg_0_37 <= 32'h0;
      yReg_0_38 <= 32'h0;
      yReg_0_39 <= 32'h0;
      yReg_0_40 <= 32'h0;
      yReg_0_41 <= 32'h0;
      yReg_0_42 <= 32'h0;
      yReg_0_43 <= 32'h0;
      yReg_0_44 <= 32'h0;
      yReg_0_45 <= 32'h0;
      yReg_0_46 <= 32'h0;
      yReg_0_47 <= 32'h0;
      yReg_0_48 <= 32'h0;
      yReg_0_49 <= 32'h0;
      yReg_0_50 <= 32'h0;
      yReg_0_51 <= 32'h0;
      yReg_0_52 <= 32'h0;
      yReg_0_53 <= 32'h0;
      yReg_0_54 <= 32'h0;
      yReg_0_55 <= 32'h0;
      yReg_0_56 <= 32'h0;
      yReg_0_57 <= 32'h0;
      yReg_0_58 <= 32'h0;
      yReg_0_59 <= 32'h0;
      yReg_0_60 <= 32'h0;
      yReg_0_61 <= 32'h0;
      yReg_0_62 <= 32'h0;
      yReg_0_63 <= 32'h0;
      yReg_1_0 <= 32'h0;
      yReg_1_1 <= 32'h0;
      yReg_1_2 <= 32'h0;
      yReg_1_3 <= 32'h0;
      yReg_1_4 <= 32'h0;
      yReg_1_5 <= 32'h0;
      yReg_1_6 <= 32'h0;
      yReg_1_7 <= 32'h0;
      yReg_1_8 <= 32'h0;
      yReg_1_9 <= 32'h0;
      yReg_1_10 <= 32'h0;
      yReg_1_11 <= 32'h0;
      yReg_1_12 <= 32'h0;
      yReg_1_13 <= 32'h0;
      yReg_1_14 <= 32'h0;
      yReg_1_15 <= 32'h0;
      yReg_1_16 <= 32'h0;
      yReg_1_17 <= 32'h0;
      yReg_1_18 <= 32'h0;
      yReg_1_19 <= 32'h0;
      yReg_1_20 <= 32'h0;
      yReg_1_21 <= 32'h0;
      yReg_1_22 <= 32'h0;
      yReg_1_23 <= 32'h0;
      yReg_1_24 <= 32'h0;
      yReg_1_25 <= 32'h0;
      yReg_1_26 <= 32'h0;
      yReg_1_27 <= 32'h0;
      yReg_1_28 <= 32'h0;
      yReg_1_29 <= 32'h0;
      yReg_1_30 <= 32'h0;
      yReg_1_31 <= 32'h0;
      yReg_1_32 <= 32'h0;
      yReg_1_33 <= 32'h0;
      yReg_1_34 <= 32'h0;
      yReg_1_35 <= 32'h0;
      yReg_1_36 <= 32'h0;
      yReg_1_37 <= 32'h0;
      yReg_1_38 <= 32'h0;
      yReg_1_39 <= 32'h0;
      yReg_1_40 <= 32'h0;
      yReg_1_41 <= 32'h0;
      yReg_1_42 <= 32'h0;
      yReg_1_43 <= 32'h0;
      yReg_1_44 <= 32'h0;
      yReg_1_45 <= 32'h0;
      yReg_1_46 <= 32'h0;
      yReg_1_47 <= 32'h0;
      yReg_1_48 <= 32'h0;
      yReg_1_49 <= 32'h0;
      yReg_1_50 <= 32'h0;
      yReg_1_51 <= 32'h0;
      yReg_1_52 <= 32'h0;
      yReg_1_53 <= 32'h0;
      yReg_1_54 <= 32'h0;
      yReg_1_55 <= 32'h0;
      yReg_1_56 <= 32'h0;
      yReg_1_57 <= 32'h0;
      yReg_1_58 <= 32'h0;
      yReg_1_59 <= 32'h0;
      yReg_1_60 <= 32'h0;
      yReg_1_61 <= 32'h0;
      yReg_1_62 <= 32'h0;
      yReg_1_63 <= 32'h0;
      doneReg <= 1'h0;
      posReg <= 6'h0;
      psumReg_0 <= 32'h0;
      psumReg_1 <= 32'h0;
      buf0_0 <= 8'h0;
      buf0_1 <= 8'h0;
      buf1_0 <= 8'h0;
      buf1_1 <= 8'h0;
      bufSel <= 1'h0;
      gkIdx <= 1'h0;
      capIdx <= 1'h0;
      tileIdx <= 1'h0;
      compValid <= 1'h0;
      compBufSel <= 1'h0;
      compTileIdx <= 1'h0;
      compLastTile <= 1'h0;
      state <= 3'h0;
    end
    else begin
      automatic logic _GEN_2;
      automatic logic _GEN_3 = _GEN_0 | _GEN_1;
      automatic logic _GEN_4;
      automatic logic _GEN_5;
      automatic logic _GEN_6;
      automatic logic _GEN_7;
      automatic logic _GEN_8;
      automatic logic _GEN_9;
      automatic logic _GEN_10;
      automatic logic _GEN_11;
      automatic logic _GEN_12;
      automatic logic _GEN_13;
      automatic logic _GEN_14;
      automatic logic _GEN_15;
      automatic logic _GEN_16;
      automatic logic _GEN_17;
      automatic logic _GEN_18;
      automatic logic _GEN_19;
      automatic logic _GEN_20;
      automatic logic _GEN_21;
      automatic logic _GEN_22;
      automatic logic _GEN_23;
      automatic logic _GEN_24;
      automatic logic _GEN_25;
      automatic logic _GEN_26;
      automatic logic _GEN_27;
      automatic logic _GEN_28;
      automatic logic _GEN_29;
      automatic logic _GEN_30;
      automatic logic _GEN_31;
      automatic logic _GEN_32;
      automatic logic _GEN_33;
      automatic logic _GEN_34;
      automatic logic _GEN_35;
      automatic logic _GEN_36;
      automatic logic _GEN_37;
      automatic logic _GEN_38;
      automatic logic _GEN_39;
      automatic logic _GEN_40;
      automatic logic _GEN_41;
      automatic logic _GEN_42;
      automatic logic _GEN_43;
      automatic logic _GEN_44;
      automatic logic _GEN_45;
      automatic logic _GEN_46;
      automatic logic _GEN_47;
      automatic logic _GEN_48;
      automatic logic _GEN_49;
      automatic logic _GEN_50;
      automatic logic _GEN_51;
      automatic logic _GEN_52;
      automatic logic _GEN_53;
      automatic logic _GEN_54;
      automatic logic _GEN_55;
      automatic logic _GEN_56;
      automatic logic _GEN_57;
      automatic logic _GEN_58;
      automatic logic _GEN_59;
      automatic logic _GEN_60;
      automatic logic _GEN_61;
      automatic logic _GEN_62;
      automatic logic _GEN_63;
      automatic logic _GEN_64;
      automatic logic _GEN_65;
      automatic logic _GEN_66;
      automatic logic _GEN_67;
      automatic logic _GEN_68;
      automatic logic isTileEnd = capIdx | gkIdx;
      automatic logic _GEN_69 = _im2col_io_valid & isTileEnd;
      automatic logic _GEN_70;
      automatic logic _GEN_71;
      automatic logic _GEN_72;
      _GEN_2 = state == 3'h2;
      _GEN_4 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h0);
      _GEN_5 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h1);
      _GEN_6 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h2);
      _GEN_7 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h3);
      _GEN_8 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h4);
      _GEN_9 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h5);
      _GEN_10 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h6);
      _GEN_11 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h7);
      _GEN_12 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h8);
      _GEN_13 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h9);
      _GEN_14 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'hA);
      _GEN_15 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'hB);
      _GEN_16 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'hC);
      _GEN_17 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'hD);
      _GEN_18 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'hE);
      _GEN_19 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'hF);
      _GEN_20 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h10);
      _GEN_21 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h11);
      _GEN_22 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h12);
      _GEN_23 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h13);
      _GEN_24 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h14);
      _GEN_25 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h15);
      _GEN_26 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h16);
      _GEN_27 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h17);
      _GEN_28 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h18);
      _GEN_29 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h19);
      _GEN_30 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h1A);
      _GEN_31 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h1B);
      _GEN_32 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h1C);
      _GEN_33 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h1D);
      _GEN_34 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h1E);
      _GEN_35 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h1F);
      _GEN_36 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h20);
      _GEN_37 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h21);
      _GEN_38 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h22);
      _GEN_39 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h23);
      _GEN_40 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h24);
      _GEN_41 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h25);
      _GEN_42 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h26);
      _GEN_43 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h27);
      _GEN_44 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h28);
      _GEN_45 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h29);
      _GEN_46 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h2A);
      _GEN_47 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h2B);
      _GEN_48 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h2C);
      _GEN_49 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h2D);
      _GEN_50 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h2E);
      _GEN_51 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h2F);
      _GEN_52 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h30);
      _GEN_53 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h31);
      _GEN_54 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h32);
      _GEN_55 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h33);
      _GEN_56 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h34);
      _GEN_57 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h35);
      _GEN_58 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h36);
      _GEN_59 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h37);
      _GEN_60 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h38);
      _GEN_61 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h39);
      _GEN_62 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h3A);
      _GEN_63 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h3B);
      _GEN_64 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h3C);
      _GEN_65 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h3D);
      _GEN_66 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & posReg == 6'h3E);
      _GEN_67 = _GEN_3 | ~(_GEN_2 & compValid & compLastTile & (&posReg));
      _GEN_68 = _GEN_2 & _im2col_io_valid;
      _GEN_70 = _GEN_2 & _GEN_69;
      _GEN_71 = state == 3'h3;
      _GEN_72 = state == 3'h4;
      if (_GEN_4) begin
      end
      else
        yReg_0_0 <= _core_io_psum_out_0;
      if (_GEN_5) begin
      end
      else
        yReg_0_1 <= _core_io_psum_out_0;
      if (_GEN_6) begin
      end
      else
        yReg_0_2 <= _core_io_psum_out_0;
      if (_GEN_7) begin
      end
      else
        yReg_0_3 <= _core_io_psum_out_0;
      if (_GEN_8) begin
      end
      else
        yReg_0_4 <= _core_io_psum_out_0;
      if (_GEN_9) begin
      end
      else
        yReg_0_5 <= _core_io_psum_out_0;
      if (_GEN_10) begin
      end
      else
        yReg_0_6 <= _core_io_psum_out_0;
      if (_GEN_11) begin
      end
      else
        yReg_0_7 <= _core_io_psum_out_0;
      if (_GEN_12) begin
      end
      else
        yReg_0_8 <= _core_io_psum_out_0;
      if (_GEN_13) begin
      end
      else
        yReg_0_9 <= _core_io_psum_out_0;
      if (_GEN_14) begin
      end
      else
        yReg_0_10 <= _core_io_psum_out_0;
      if (_GEN_15) begin
      end
      else
        yReg_0_11 <= _core_io_psum_out_0;
      if (_GEN_16) begin
      end
      else
        yReg_0_12 <= _core_io_psum_out_0;
      if (_GEN_17) begin
      end
      else
        yReg_0_13 <= _core_io_psum_out_0;
      if (_GEN_18) begin
      end
      else
        yReg_0_14 <= _core_io_psum_out_0;
      if (_GEN_19) begin
      end
      else
        yReg_0_15 <= _core_io_psum_out_0;
      if (_GEN_20) begin
      end
      else
        yReg_0_16 <= _core_io_psum_out_0;
      if (_GEN_21) begin
      end
      else
        yReg_0_17 <= _core_io_psum_out_0;
      if (_GEN_22) begin
      end
      else
        yReg_0_18 <= _core_io_psum_out_0;
      if (_GEN_23) begin
      end
      else
        yReg_0_19 <= _core_io_psum_out_0;
      if (_GEN_24) begin
      end
      else
        yReg_0_20 <= _core_io_psum_out_0;
      if (_GEN_25) begin
      end
      else
        yReg_0_21 <= _core_io_psum_out_0;
      if (_GEN_26) begin
      end
      else
        yReg_0_22 <= _core_io_psum_out_0;
      if (_GEN_27) begin
      end
      else
        yReg_0_23 <= _core_io_psum_out_0;
      if (_GEN_28) begin
      end
      else
        yReg_0_24 <= _core_io_psum_out_0;
      if (_GEN_29) begin
      end
      else
        yReg_0_25 <= _core_io_psum_out_0;
      if (_GEN_30) begin
      end
      else
        yReg_0_26 <= _core_io_psum_out_0;
      if (_GEN_31) begin
      end
      else
        yReg_0_27 <= _core_io_psum_out_0;
      if (_GEN_32) begin
      end
      else
        yReg_0_28 <= _core_io_psum_out_0;
      if (_GEN_33) begin
      end
      else
        yReg_0_29 <= _core_io_psum_out_0;
      if (_GEN_34) begin
      end
      else
        yReg_0_30 <= _core_io_psum_out_0;
      if (_GEN_35) begin
      end
      else
        yReg_0_31 <= _core_io_psum_out_0;
      if (_GEN_36) begin
      end
      else
        yReg_0_32 <= _core_io_psum_out_0;
      if (_GEN_37) begin
      end
      else
        yReg_0_33 <= _core_io_psum_out_0;
      if (_GEN_38) begin
      end
      else
        yReg_0_34 <= _core_io_psum_out_0;
      if (_GEN_39) begin
      end
      else
        yReg_0_35 <= _core_io_psum_out_0;
      if (_GEN_40) begin
      end
      else
        yReg_0_36 <= _core_io_psum_out_0;
      if (_GEN_41) begin
      end
      else
        yReg_0_37 <= _core_io_psum_out_0;
      if (_GEN_42) begin
      end
      else
        yReg_0_38 <= _core_io_psum_out_0;
      if (_GEN_43) begin
      end
      else
        yReg_0_39 <= _core_io_psum_out_0;
      if (_GEN_44) begin
      end
      else
        yReg_0_40 <= _core_io_psum_out_0;
      if (_GEN_45) begin
      end
      else
        yReg_0_41 <= _core_io_psum_out_0;
      if (_GEN_46) begin
      end
      else
        yReg_0_42 <= _core_io_psum_out_0;
      if (_GEN_47) begin
      end
      else
        yReg_0_43 <= _core_io_psum_out_0;
      if (_GEN_48) begin
      end
      else
        yReg_0_44 <= _core_io_psum_out_0;
      if (_GEN_49) begin
      end
      else
        yReg_0_45 <= _core_io_psum_out_0;
      if (_GEN_50) begin
      end
      else
        yReg_0_46 <= _core_io_psum_out_0;
      if (_GEN_51) begin
      end
      else
        yReg_0_47 <= _core_io_psum_out_0;
      if (_GEN_52) begin
      end
      else
        yReg_0_48 <= _core_io_psum_out_0;
      if (_GEN_53) begin
      end
      else
        yReg_0_49 <= _core_io_psum_out_0;
      if (_GEN_54) begin
      end
      else
        yReg_0_50 <= _core_io_psum_out_0;
      if (_GEN_55) begin
      end
      else
        yReg_0_51 <= _core_io_psum_out_0;
      if (_GEN_56) begin
      end
      else
        yReg_0_52 <= _core_io_psum_out_0;
      if (_GEN_57) begin
      end
      else
        yReg_0_53 <= _core_io_psum_out_0;
      if (_GEN_58) begin
      end
      else
        yReg_0_54 <= _core_io_psum_out_0;
      if (_GEN_59) begin
      end
      else
        yReg_0_55 <= _core_io_psum_out_0;
      if (_GEN_60) begin
      end
      else
        yReg_0_56 <= _core_io_psum_out_0;
      if (_GEN_61) begin
      end
      else
        yReg_0_57 <= _core_io_psum_out_0;
      if (_GEN_62) begin
      end
      else
        yReg_0_58 <= _core_io_psum_out_0;
      if (_GEN_63) begin
      end
      else
        yReg_0_59 <= _core_io_psum_out_0;
      if (_GEN_64) begin
      end
      else
        yReg_0_60 <= _core_io_psum_out_0;
      if (_GEN_65) begin
      end
      else
        yReg_0_61 <= _core_io_psum_out_0;
      if (_GEN_66) begin
      end
      else
        yReg_0_62 <= _core_io_psum_out_0;
      if (_GEN_67) begin
      end
      else
        yReg_0_63 <= _core_io_psum_out_0;
      if (_GEN_4) begin
      end
      else
        yReg_1_0 <= _core_io_psum_out_1;
      if (_GEN_5) begin
      end
      else
        yReg_1_1 <= _core_io_psum_out_1;
      if (_GEN_6) begin
      end
      else
        yReg_1_2 <= _core_io_psum_out_1;
      if (_GEN_7) begin
      end
      else
        yReg_1_3 <= _core_io_psum_out_1;
      if (_GEN_8) begin
      end
      else
        yReg_1_4 <= _core_io_psum_out_1;
      if (_GEN_9) begin
      end
      else
        yReg_1_5 <= _core_io_psum_out_1;
      if (_GEN_10) begin
      end
      else
        yReg_1_6 <= _core_io_psum_out_1;
      if (_GEN_11) begin
      end
      else
        yReg_1_7 <= _core_io_psum_out_1;
      if (_GEN_12) begin
      end
      else
        yReg_1_8 <= _core_io_psum_out_1;
      if (_GEN_13) begin
      end
      else
        yReg_1_9 <= _core_io_psum_out_1;
      if (_GEN_14) begin
      end
      else
        yReg_1_10 <= _core_io_psum_out_1;
      if (_GEN_15) begin
      end
      else
        yReg_1_11 <= _core_io_psum_out_1;
      if (_GEN_16) begin
      end
      else
        yReg_1_12 <= _core_io_psum_out_1;
      if (_GEN_17) begin
      end
      else
        yReg_1_13 <= _core_io_psum_out_1;
      if (_GEN_18) begin
      end
      else
        yReg_1_14 <= _core_io_psum_out_1;
      if (_GEN_19) begin
      end
      else
        yReg_1_15 <= _core_io_psum_out_1;
      if (_GEN_20) begin
      end
      else
        yReg_1_16 <= _core_io_psum_out_1;
      if (_GEN_21) begin
      end
      else
        yReg_1_17 <= _core_io_psum_out_1;
      if (_GEN_22) begin
      end
      else
        yReg_1_18 <= _core_io_psum_out_1;
      if (_GEN_23) begin
      end
      else
        yReg_1_19 <= _core_io_psum_out_1;
      if (_GEN_24) begin
      end
      else
        yReg_1_20 <= _core_io_psum_out_1;
      if (_GEN_25) begin
      end
      else
        yReg_1_21 <= _core_io_psum_out_1;
      if (_GEN_26) begin
      end
      else
        yReg_1_22 <= _core_io_psum_out_1;
      if (_GEN_27) begin
      end
      else
        yReg_1_23 <= _core_io_psum_out_1;
      if (_GEN_28) begin
      end
      else
        yReg_1_24 <= _core_io_psum_out_1;
      if (_GEN_29) begin
      end
      else
        yReg_1_25 <= _core_io_psum_out_1;
      if (_GEN_30) begin
      end
      else
        yReg_1_26 <= _core_io_psum_out_1;
      if (_GEN_31) begin
      end
      else
        yReg_1_27 <= _core_io_psum_out_1;
      if (_GEN_32) begin
      end
      else
        yReg_1_28 <= _core_io_psum_out_1;
      if (_GEN_33) begin
      end
      else
        yReg_1_29 <= _core_io_psum_out_1;
      if (_GEN_34) begin
      end
      else
        yReg_1_30 <= _core_io_psum_out_1;
      if (_GEN_35) begin
      end
      else
        yReg_1_31 <= _core_io_psum_out_1;
      if (_GEN_36) begin
      end
      else
        yReg_1_32 <= _core_io_psum_out_1;
      if (_GEN_37) begin
      end
      else
        yReg_1_33 <= _core_io_psum_out_1;
      if (_GEN_38) begin
      end
      else
        yReg_1_34 <= _core_io_psum_out_1;
      if (_GEN_39) begin
      end
      else
        yReg_1_35 <= _core_io_psum_out_1;
      if (_GEN_40) begin
      end
      else
        yReg_1_36 <= _core_io_psum_out_1;
      if (_GEN_41) begin
      end
      else
        yReg_1_37 <= _core_io_psum_out_1;
      if (_GEN_42) begin
      end
      else
        yReg_1_38 <= _core_io_psum_out_1;
      if (_GEN_43) begin
      end
      else
        yReg_1_39 <= _core_io_psum_out_1;
      if (_GEN_44) begin
      end
      else
        yReg_1_40 <= _core_io_psum_out_1;
      if (_GEN_45) begin
      end
      else
        yReg_1_41 <= _core_io_psum_out_1;
      if (_GEN_46) begin
      end
      else
        yReg_1_42 <= _core_io_psum_out_1;
      if (_GEN_47) begin
      end
      else
        yReg_1_43 <= _core_io_psum_out_1;
      if (_GEN_48) begin
      end
      else
        yReg_1_44 <= _core_io_psum_out_1;
      if (_GEN_49) begin
      end
      else
        yReg_1_45 <= _core_io_psum_out_1;
      if (_GEN_50) begin
      end
      else
        yReg_1_46 <= _core_io_psum_out_1;
      if (_GEN_51) begin
      end
      else
        yReg_1_47 <= _core_io_psum_out_1;
      if (_GEN_52) begin
      end
      else
        yReg_1_48 <= _core_io_psum_out_1;
      if (_GEN_53) begin
      end
      else
        yReg_1_49 <= _core_io_psum_out_1;
      if (_GEN_54) begin
      end
      else
        yReg_1_50 <= _core_io_psum_out_1;
      if (_GEN_55) begin
      end
      else
        yReg_1_51 <= _core_io_psum_out_1;
      if (_GEN_56) begin
      end
      else
        yReg_1_52 <= _core_io_psum_out_1;
      if (_GEN_57) begin
      end
      else
        yReg_1_53 <= _core_io_psum_out_1;
      if (_GEN_58) begin
      end
      else
        yReg_1_54 <= _core_io_psum_out_1;
      if (_GEN_59) begin
      end
      else
        yReg_1_55 <= _core_io_psum_out_1;
      if (_GEN_60) begin
      end
      else
        yReg_1_56 <= _core_io_psum_out_1;
      if (_GEN_61) begin
      end
      else
        yReg_1_57 <= _core_io_psum_out_1;
      if (_GEN_62) begin
      end
      else
        yReg_1_58 <= _core_io_psum_out_1;
      if (_GEN_63) begin
      end
      else
        yReg_1_59 <= _core_io_psum_out_1;
      if (_GEN_64) begin
      end
      else
        yReg_1_60 <= _core_io_psum_out_1;
      if (_GEN_65) begin
      end
      else
        yReg_1_61 <= _core_io_psum_out_1;
      if (_GEN_66) begin
      end
      else
        yReg_1_62 <= _core_io_psum_out_1;
      if (_GEN_67) begin
      end
      else
        yReg_1_63 <= _core_io_psum_out_1;
      doneReg <= ~_GEN_0 & (~(_GEN_1 | _GEN_2 | _GEN_71) & _GEN_72 | doneReg);
      if (_GEN_0) begin
        posReg <= 6'h0;
        if (io_start)
          state <= 3'h1;
      end
      else begin
        automatic logic _GEN_73;
        _GEN_73 = compValid & compLastTile;
        if (_GEN_1 | ~(_GEN_2 & _GEN_73) | (&posReg)) begin
        end
        else
          posReg <= posReg + 6'h1;
        if (_GEN_1) begin
          if (_im2col_io_valid) begin
          end
          else
            state <= 3'h2;
        end
        else if (_GEN_2) begin
          if (_GEN_73)
            state <= (&posReg) ? 3'h4 : 3'h3;
        end
        else if (_GEN_71) begin
          if (_im2col_io_valid) begin
          end
          else
            state <= 3'h1;
        end
        else if (_GEN_72 & ~io_start)
          state <= 3'h0;
      end
      if (_GEN_3) begin
        psumReg_0 <= 32'h0;
        psumReg_1 <= 32'h0;
      end
      else if (_GEN_2 & compValid) begin
        psumReg_0 <= _core_io_psum_out_0;
        psumReg_1 <= _core_io_psum_out_1;
      end
      if (_GEN_3 | ~(_GEN_2 & _im2col_io_valid & ~bufSel & ~capIdx)) begin
      end
      else
        buf0_0 <= _im2col_io_a_out;
      if (_GEN_3 | ~(_GEN_2 & _im2col_io_valid & ~bufSel & capIdx)) begin
      end
      else
        buf0_1 <= _im2col_io_a_out;
      if (_GEN_3 | ~_GEN_68 | ~bufSel | capIdx) begin
      end
      else
        buf1_0 <= _im2col_io_a_out;
      if (_GEN_3 | ~(_GEN_68 & bufSel & capIdx)) begin
      end
      else
        buf1_1 <= _im2col_io_a_out;
      bufSel <= ~_GEN_3 & (_GEN_70 ^ bufSel);
      gkIdx <= ~_GEN_3 & (_GEN_68 ? gkIdx - 1'h1 : gkIdx);
      capIdx <= ~_GEN_3 & (_GEN_68 ? ~isTileEnd & capIdx - 1'h1 : capIdx);
      tileIdx <= ~_GEN_3 & (_GEN_70 ? tileIdx - 1'h1 : tileIdx);
      compValid <= ~_GEN_3 & (_GEN_2 ? _GEN_69 : compValid);
      if (_GEN_3 | ~_GEN_70) begin
      end
      else begin
        compBufSel <= bufSel;
        compTileIdx <= tileIdx;
        compLastTile <= gkIdx;
      end
    end
  end // always @(posedge)
  Im2ColStreamerNCHW im2col (
    .clock     (clock),
    .reset     (reset),
    .io_in_0   (io_x_in_0_0),
    .io_in_1   (io_x_in_0_1),
    .io_in_2   (io_x_in_0_2),
    .io_in_3   (io_x_in_0_3),
    .io_in_4   (io_x_in_0_4),
    .io_in_5   (io_x_in_0_5),
    .io_in_6   (io_x_in_0_6),
    .io_in_7   (io_x_in_0_7),
    .io_in_8   (io_x_in_0_8),
    .io_in_9   (io_x_in_0_9),
    .io_in_10  (io_x_in_0_10),
    .io_in_11  (io_x_in_0_11),
    .io_in_12  (io_x_in_0_12),
    .io_in_13  (io_x_in_0_13),
    .io_in_14  (io_x_in_0_14),
    .io_in_15  (io_x_in_0_15),
    .io_in_16  (io_x_in_0_16),
    .io_in_17  (io_x_in_0_17),
    .io_in_18  (io_x_in_0_18),
    .io_in_19  (io_x_in_0_19),
    .io_in_20  (io_x_in_0_20),
    .io_in_21  (io_x_in_0_21),
    .io_in_22  (io_x_in_0_22),
    .io_in_23  (io_x_in_0_23),
    .io_in_24  (io_x_in_0_24),
    .io_in_25  (io_x_in_0_25),
    .io_in_26  (io_x_in_0_26),
    .io_in_27  (io_x_in_0_27),
    .io_in_28  (io_x_in_0_28),
    .io_in_29  (io_x_in_0_29),
    .io_in_30  (io_x_in_0_30),
    .io_in_31  (io_x_in_0_31),
    .io_in_32  (io_x_in_0_32),
    .io_in_33  (io_x_in_0_33),
    .io_in_34  (io_x_in_0_34),
    .io_in_35  (io_x_in_0_35),
    .io_in_36  (io_x_in_0_36),
    .io_in_37  (io_x_in_0_37),
    .io_in_38  (io_x_in_0_38),
    .io_in_39  (io_x_in_0_39),
    .io_in_40  (io_x_in_0_40),
    .io_in_41  (io_x_in_0_41),
    .io_in_42  (io_x_in_0_42),
    .io_in_43  (io_x_in_0_43),
    .io_in_44  (io_x_in_0_44),
    .io_in_45  (io_x_in_0_45),
    .io_in_46  (io_x_in_0_46),
    .io_in_47  (io_x_in_0_47),
    .io_in_48  (io_x_in_0_48),
    .io_in_49  (io_x_in_0_49),
    .io_in_50  (io_x_in_0_50),
    .io_in_51  (io_x_in_0_51),
    .io_in_52  (io_x_in_0_52),
    .io_in_53  (io_x_in_0_53),
    .io_in_54  (io_x_in_0_54),
    .io_in_55  (io_x_in_0_55),
    .io_in_56  (io_x_in_0_56),
    .io_in_57  (io_x_in_0_57),
    .io_in_58  (io_x_in_0_58),
    .io_in_59  (io_x_in_0_59),
    .io_in_60  (io_x_in_0_60),
    .io_in_61  (io_x_in_0_61),
    .io_in_62  (io_x_in_0_62),
    .io_in_63  (io_x_in_0_63),
    .io_in_64  (io_x_in_1_0),
    .io_in_65  (io_x_in_1_1),
    .io_in_66  (io_x_in_1_2),
    .io_in_67  (io_x_in_1_3),
    .io_in_68  (io_x_in_1_4),
    .io_in_69  (io_x_in_1_5),
    .io_in_70  (io_x_in_1_6),
    .io_in_71  (io_x_in_1_7),
    .io_in_72  (io_x_in_1_8),
    .io_in_73  (io_x_in_1_9),
    .io_in_74  (io_x_in_1_10),
    .io_in_75  (io_x_in_1_11),
    .io_in_76  (io_x_in_1_12),
    .io_in_77  (io_x_in_1_13),
    .io_in_78  (io_x_in_1_14),
    .io_in_79  (io_x_in_1_15),
    .io_in_80  (io_x_in_1_16),
    .io_in_81  (io_x_in_1_17),
    .io_in_82  (io_x_in_1_18),
    .io_in_83  (io_x_in_1_19),
    .io_in_84  (io_x_in_1_20),
    .io_in_85  (io_x_in_1_21),
    .io_in_86  (io_x_in_1_22),
    .io_in_87  (io_x_in_1_23),
    .io_in_88  (io_x_in_1_24),
    .io_in_89  (io_x_in_1_25),
    .io_in_90  (io_x_in_1_26),
    .io_in_91  (io_x_in_1_27),
    .io_in_92  (io_x_in_1_28),
    .io_in_93  (io_x_in_1_29),
    .io_in_94  (io_x_in_1_30),
    .io_in_95  (io_x_in_1_31),
    .io_in_96  (io_x_in_1_32),
    .io_in_97  (io_x_in_1_33),
    .io_in_98  (io_x_in_1_34),
    .io_in_99  (io_x_in_1_35),
    .io_in_100 (io_x_in_1_36),
    .io_in_101 (io_x_in_1_37),
    .io_in_102 (io_x_in_1_38),
    .io_in_103 (io_x_in_1_39),
    .io_in_104 (io_x_in_1_40),
    .io_in_105 (io_x_in_1_41),
    .io_in_106 (io_x_in_1_42),
    .io_in_107 (io_x_in_1_43),
    .io_in_108 (io_x_in_1_44),
    .io_in_109 (io_x_in_1_45),
    .io_in_110 (io_x_in_1_46),
    .io_in_111 (io_x_in_1_47),
    .io_in_112 (io_x_in_1_48),
    .io_in_113 (io_x_in_1_49),
    .io_in_114 (io_x_in_1_50),
    .io_in_115 (io_x_in_1_51),
    .io_in_116 (io_x_in_1_52),
    .io_in_117 (io_x_in_1_53),
    .io_in_118 (io_x_in_1_54),
    .io_in_119 (io_x_in_1_55),
    .io_in_120 (io_x_in_1_56),
    .io_in_121 (io_x_in_1_57),
    .io_in_122 (io_x_in_1_58),
    .io_in_123 (io_x_in_1_59),
    .io_in_124 (io_x_in_1_60),
    .io_in_125 (io_x_in_1_61),
    .io_in_126 (io_x_in_1_62),
    .io_in_127 (io_x_in_1_63),
    .io_oh     (_im2col_io_oh_T[2:0]),
    .io_ow     (_im2col_io_ow_T[2:0]),
    .io_start  (~_GEN_0 & _GEN_1 & ~_im2col_io_valid),
    .io_a_out  (_im2col_io_a_out),
    .io_valid  (_im2col_io_valid)
  );
  RegularConvFull_SA_KTile core (
    .io_x_tile_0   (compBufSel ? buf1_0 : buf0_0),
    .io_x_tile_1   (compBufSel ? buf1_1 : buf0_1),
    .io_w_tile_0_0 (_GEN < 3'h2 ? io_w_in_0_0 : 8'h0),
    .io_w_tile_0_1 (_idx_T_1 < 3'h2 ? (_idx_T_1[0] ? io_w_in_0_1 : io_w_in_0_0) : 8'h0),
    .io_w_tile_1_0 (_GEN < 3'h2 ? io_w_in_1_0 : 8'h0),
    .io_w_tile_1_1 (_idx_T_3 < 3'h2 ? (_idx_T_3[0] ? io_w_in_1_1 : io_w_in_1_0) : 8'h0),
    .io_psum_in_0  (psumReg_0),
    .io_psum_in_1  (psumReg_1),
    .io_psum_out_0 (_core_io_psum_out_0),
    .io_psum_out_1 (_core_io_psum_out_1)
  );
  assign io_y_out_0_0 = yReg_0_0;
  assign io_y_out_0_1 = yReg_0_1;
  assign io_y_out_0_2 = yReg_0_2;
  assign io_y_out_0_3 = yReg_0_3;
  assign io_y_out_0_4 = yReg_0_4;
  assign io_y_out_0_5 = yReg_0_5;
  assign io_y_out_0_6 = yReg_0_6;
  assign io_y_out_0_7 = yReg_0_7;
  assign io_y_out_0_8 = yReg_0_8;
  assign io_y_out_0_9 = yReg_0_9;
  assign io_y_out_0_10 = yReg_0_10;
  assign io_y_out_0_11 = yReg_0_11;
  assign io_y_out_0_12 = yReg_0_12;
  assign io_y_out_0_13 = yReg_0_13;
  assign io_y_out_0_14 = yReg_0_14;
  assign io_y_out_0_15 = yReg_0_15;
  assign io_y_out_0_16 = yReg_0_16;
  assign io_y_out_0_17 = yReg_0_17;
  assign io_y_out_0_18 = yReg_0_18;
  assign io_y_out_0_19 = yReg_0_19;
  assign io_y_out_0_20 = yReg_0_20;
  assign io_y_out_0_21 = yReg_0_21;
  assign io_y_out_0_22 = yReg_0_22;
  assign io_y_out_0_23 = yReg_0_23;
  assign io_y_out_0_24 = yReg_0_24;
  assign io_y_out_0_25 = yReg_0_25;
  assign io_y_out_0_26 = yReg_0_26;
  assign io_y_out_0_27 = yReg_0_27;
  assign io_y_out_0_28 = yReg_0_28;
  assign io_y_out_0_29 = yReg_0_29;
  assign io_y_out_0_30 = yReg_0_30;
  assign io_y_out_0_31 = yReg_0_31;
  assign io_y_out_0_32 = yReg_0_32;
  assign io_y_out_0_33 = yReg_0_33;
  assign io_y_out_0_34 = yReg_0_34;
  assign io_y_out_0_35 = yReg_0_35;
  assign io_y_out_0_36 = yReg_0_36;
  assign io_y_out_0_37 = yReg_0_37;
  assign io_y_out_0_38 = yReg_0_38;
  assign io_y_out_0_39 = yReg_0_39;
  assign io_y_out_0_40 = yReg_0_40;
  assign io_y_out_0_41 = yReg_0_41;
  assign io_y_out_0_42 = yReg_0_42;
  assign io_y_out_0_43 = yReg_0_43;
  assign io_y_out_0_44 = yReg_0_44;
  assign io_y_out_0_45 = yReg_0_45;
  assign io_y_out_0_46 = yReg_0_46;
  assign io_y_out_0_47 = yReg_0_47;
  assign io_y_out_0_48 = yReg_0_48;
  assign io_y_out_0_49 = yReg_0_49;
  assign io_y_out_0_50 = yReg_0_50;
  assign io_y_out_0_51 = yReg_0_51;
  assign io_y_out_0_52 = yReg_0_52;
  assign io_y_out_0_53 = yReg_0_53;
  assign io_y_out_0_54 = yReg_0_54;
  assign io_y_out_0_55 = yReg_0_55;
  assign io_y_out_0_56 = yReg_0_56;
  assign io_y_out_0_57 = yReg_0_57;
  assign io_y_out_0_58 = yReg_0_58;
  assign io_y_out_0_59 = yReg_0_59;
  assign io_y_out_0_60 = yReg_0_60;
  assign io_y_out_0_61 = yReg_0_61;
  assign io_y_out_0_62 = yReg_0_62;
  assign io_y_out_0_63 = yReg_0_63;
  assign io_y_out_1_0 = yReg_1_0;
  assign io_y_out_1_1 = yReg_1_1;
  assign io_y_out_1_2 = yReg_1_2;
  assign io_y_out_1_3 = yReg_1_3;
  assign io_y_out_1_4 = yReg_1_4;
  assign io_y_out_1_5 = yReg_1_5;
  assign io_y_out_1_6 = yReg_1_6;
  assign io_y_out_1_7 = yReg_1_7;
  assign io_y_out_1_8 = yReg_1_8;
  assign io_y_out_1_9 = yReg_1_9;
  assign io_y_out_1_10 = yReg_1_10;
  assign io_y_out_1_11 = yReg_1_11;
  assign io_y_out_1_12 = yReg_1_12;
  assign io_y_out_1_13 = yReg_1_13;
  assign io_y_out_1_14 = yReg_1_14;
  assign io_y_out_1_15 = yReg_1_15;
  assign io_y_out_1_16 = yReg_1_16;
  assign io_y_out_1_17 = yReg_1_17;
  assign io_y_out_1_18 = yReg_1_18;
  assign io_y_out_1_19 = yReg_1_19;
  assign io_y_out_1_20 = yReg_1_20;
  assign io_y_out_1_21 = yReg_1_21;
  assign io_y_out_1_22 = yReg_1_22;
  assign io_y_out_1_23 = yReg_1_23;
  assign io_y_out_1_24 = yReg_1_24;
  assign io_y_out_1_25 = yReg_1_25;
  assign io_y_out_1_26 = yReg_1_26;
  assign io_y_out_1_27 = yReg_1_27;
  assign io_y_out_1_28 = yReg_1_28;
  assign io_y_out_1_29 = yReg_1_29;
  assign io_y_out_1_30 = yReg_1_30;
  assign io_y_out_1_31 = yReg_1_31;
  assign io_y_out_1_32 = yReg_1_32;
  assign io_y_out_1_33 = yReg_1_33;
  assign io_y_out_1_34 = yReg_1_34;
  assign io_y_out_1_35 = yReg_1_35;
  assign io_y_out_1_36 = yReg_1_36;
  assign io_y_out_1_37 = yReg_1_37;
  assign io_y_out_1_38 = yReg_1_38;
  assign io_y_out_1_39 = yReg_1_39;
  assign io_y_out_1_40 = yReg_1_40;
  assign io_y_out_1_41 = yReg_1_41;
  assign io_y_out_1_42 = yReg_1_42;
  assign io_y_out_1_43 = yReg_1_43;
  assign io_y_out_1_44 = yReg_1_44;
  assign io_y_out_1_45 = yReg_1_45;
  assign io_y_out_1_46 = yReg_1_46;
  assign io_y_out_1_47 = yReg_1_47;
  assign io_y_out_1_48 = yReg_1_48;
  assign io_y_out_1_49 = yReg_1_49;
  assign io_y_out_1_50 = yReg_1_50;
  assign io_y_out_1_51 = yReg_1_51;
  assign io_y_out_1_52 = yReg_1_52;
  assign io_y_out_1_53 = yReg_1_53;
  assign io_y_out_1_54 = yReg_1_54;
  assign io_y_out_1_55 = yReg_1_55;
  assign io_y_out_1_56 = yReg_1_56;
  assign io_y_out_1_57 = yReg_1_57;
  assign io_y_out_1_58 = yReg_1_58;
  assign io_y_out_1_59 = yReg_1_59;
  assign io_y_out_1_60 = yReg_1_60;
  assign io_y_out_1_61 = yReg_1_61;
  assign io_y_out_1_62 = yReg_1_62;
  assign io_y_out_1_63 = yReg_1_63;
  assign io_done = doneReg;
endmodule

