\Introduction

\textbf{Целью} данной работы является изучение методики и технологии синтезааппаратных устройств ускорения вычислений по описаниям на языках высокогоуровня. В ходе лабораторной работы рассматривается маршрут проектированияустройств, представленных в виде синтаксических конструкций ЯВУ C/C++,изучаются принципы работы IDE Xilinx Vitis HLS и методика анализа и отладкиустройств.

Для достижения поставленной цели необходимо выполнить следующие \textbf{задачи}:

\begin{itemize}
	\item pазработать ускоритель вычислений поиндивидуальному заданию;
	\item разработать код для тестирования ускорителя;
	\itemреализовать ускоритель с помощью средств высоко-уровненного синтеза;
	\itemвыполнить отладку реализованного ускорителя.
\end{itemize}
