# 📘 0.18μm FeRAM Process Flow（強誘電体メモリプロセス）

## 🧭 概要 / Overview

本教材では、**0.18μm CMOSロジックプロセスをベースに構成されたFeRAM（強誘電体メモリ）プロセスフロー**を解説する。  
キャパシタ構造には **Pt/PZT/Ti** の積層を採用し、**多層Al配線（Metal-1〜3）＋Wプラグ接続**、**Coサリサイド**などの実用プロセスを含む。

This process flow is based on a 0.18μm CMOS logic platform and integrates a ferroelectric capacitor stack (Pt/PZT/Ti), together with 3-level Al wiring, W-plug vias, and Co salicide technology.

---

## 🔧 プロセスの主な特徴 / Key Features

| 項目 / Item | 内容 / Description |
|-------------|--------------------|
| **キャパシタ構造** | Pt（下部電極）/ PZT（強誘電体）/ Ti（上部電極） |
| **保護膜** | AlOx膜によるPZT耐環境保護（スパッタ + ALD） |
| **金属配線層** | Al系 3層（Metal-1〜3）＋Wプラグ接続構造 |
| **バリア層** | Ti/TiNスパッタによる拡散防止 |
| **接続方式** | Wプラグ（Via-0〜3）＋CMPによる平坦化 |
| **サリサイド** | Coスパッタ＋アニールでCoSi₂形成 |
| **寸法制御** | 0.18μm〜0.5μm（露光・エッチング） |
| **アプリケーション** | 車載MCU、低電力エンベデッドNVM など |

---

## 📋 フルプロセスフロー / Full Process Table

| 工程名 | 処理内容 | 分類 | 目的 | 処理条件 | 寸法 | 膜厚 | Mask |
|--------|----------|------|------|----------|------|------|------|
| FS-DP | SiON保護膜堆積 | 全体 | 界面保護 | 200Å @ 700℃ | - | - | - |
| FSN-DP | STI用窒化膜堆積 | Field | 酸化防止キャップ | 1500Å @ 750℃ | - | - | - |
| FS-DP | SiON保護膜堆積 | 全体 | 界面保護 | 200Å @ 700℃ | - | - | - |
| FSN-DP | STI用窒化膜堆積 | Field | 酸化防止キャップ | 1500Å @ 750℃ | - | - | - |
| F-PH | フォトリソグラフィ（マスク露光） | Field | パターン定義（レジスト形成） | - | 0.35μm | - | F |
| F-ET | エッチング（RIE等） | Field | 不要層の除去（パターン転写） | - | 0.35μm | - | - |
| F-DP | STI酸化膜埋込 | Field | トレンチフィル | - | - | 4000Å | - |
| F-CMP | STI CMP | Field | 平坦化 | - | - | - | - |
| PRE-OX | 犠牲酸化膜形成  | 前処理 | 注入前の表面改質・汚染取り込み | Dry OX, 約80Å  | - | 80Å | -  |
| NWL-PH | フォトリソグラフィ（マスク露光） | Well | パターン定義（レジスト形成） | - | - | - | NWL |
| NWL-ION | イオン注入（ドーピング） | Well | チャネル/ソース・ドレイン/Well形成 | 800keV, 2E13 | - | - | - |
| PWL-PH | フォトリソグラフィ（マスク露光） | Well | パターン定義（レジスト形成） | - | - | - | PWL |
| PWL-ION | イオン注入（ドーピング） | Well | チャネル/ソース・ドレイン/Well形成 | 200keV, 5E12 | - | - | - |
| G-OX     | ゲート酸化膜形成                     | Gate   | チャネル酸化膜（EOT制御）           | Dry OX, EOT=35Å  | -        | 35Å    | -      |
| PLY-DP   | ポリゲート堆積（Poly-Si）            | Gate   | ゲート電極材料形成                   | LPCVD            | -        | 1500Å  | -      |
| PLY-PH   | フォトリソグラフィ（マスク露光）     | Gate   | ポリゲートパターン定義（レジスト形成）| KrF              | 0.18μm   | -      | PLY    |
| PLY-ET   | ポリゲートパターンエッチング（RIE）  | Gate   | ポリゲート構造定義                   | RIE              | 0.18μm   | -      | -      |
| NLD-PH     | フォトリソグラフィ               | S/D    | NMOS LDD注入パターン定義                   | KrF                 | 0.18μm   | -      | NLD    |
| NLD-ION    | イオン注入                       | S/D    | NMOSソース/ドレインの浅拡散形成（LDD）    | As, 30keV, 1E13     | -        | -      | -      |
| PLD-PH     | フォトリソグラフィ               | S/D    | PMOS LDD注入パターン定義                   | KrF                 | 0.18μm   | -      | PLD    |
| PLD-ION    | イオン注入                       | S/D    | PMOSソース/ドレインの浅拡散形成（LDD）    | BF₂, 30keV, 1E13    | -        | -      | -      |
| SW-DP      | スペーサ堆積                     | Gate   | LDDマスク（拡散領域保護）                  | SiN, LPCVD          | -        | 800Å   | -      |
| SW-ET      | スペーサエッチング               | Gate   | Spacer定義                                 | RIE                 | -        | -      | -      |
| NLD2-PH    | フォトリソグラフィ               | S/D    | NMOS 2nd LDD（深拡散）パターン定義         | KrF                 | 0.22μm   | -      | NLD2   |
| NLD2-ION   | イオン注入                       | S/D    | NMOSソース/ドレインの深拡散形成            | As, 40keV, 1E13     | -        | -      | -      |
| PLD2-PH    | フォトリソグラフィ               | S/D    | PMOS 2nd LDD（深拡散）パターン定義         | KrF                 | 0.22μm   | -      | PLD2   |
| PLD2-ION   | イオン注入                       | S/D    | PMOSソース/ドレインの深拡散形成            | BF₂, 40keV, 1E13    | -        | -      | -      |
| CO-SP | Coスパッタリング | Salicide | 前駆体形成 | - | - | 300Å | - |
| LMP-ANL | サリサイドアニール | Salicide | CoSi形成 | 550℃ 30s | - | - | - |
| CO-ET | エッチング（RIE等） | Salicide | 不要層の除去（パターン転写） | H2SO4系 | - | - | - |
| LMP2-ANL | 相転移アニール | Salicide | CoSi₂形成 | 750℃ 30s | - | - | - |
| F2-DP | ILD堆積 | ILD | 配線前絶縁 | PE-TEOS | - | 6000Å | - |
| F2-CMP | ILD CMP | CMP | 平坦化 | CMP | - | - | - |
| CNT-PH | フォトリソグラフィ（マスク露光） | Via | パターン定義（レジスト形成） | - | 0.24μm | - | CNT |
| CNT-ET | エッチング（RIE等） | Via | 不要層の除去（パターン転写） | - | 0.24μm | - | - |
| TIN-SP | バリアスパッタ | Via | Ti/TiN形成 | 300Å | - | 300Å | - |
| CW-DP | Wプラグ堆積 | Plug | Via充填 | - | - | 5000Å | - |
| CW-CMP | W CMP | Plug | 平坦化 | CMP | - | - | - |
| TI-SP | Tiスパッタ |　Capacitor | 密着層 | - | - | Å | - |
| Pt-SP | Ptスパッタ |　Capacitor | 下部電極 | - | - | Å | - |
| PZT-COT | PZTコート層 |　Capacitor | PZT | - | - | Å | - |
| PZT-ANL | PZTアニール|　Capacitor | PZT | - | - | Å | - |
| TI-SP | Tiスパッタ |　Capacitor | 上部電極 | - | - | Å | - |
| CAP-PH | Capフォト |　Capacitor | - | - | - | Å | - |
| CAP-ET | Capエッチ |　Capacitor | - | - | - | Å | - |
| ALOX-SP | AlOxスパッタ |　Capacitor | 保護膜 | - | - | Å | - |
| ALOX-DP | AlOxデポ(ALD) |　Capacitor | 保護膜 | - | - | Å | - |
| ALOX-PH | AlOxフォト |　Capacitor | 保護膜 | - | - | Å | - |
| ALOX-ET | AlOxエッチ |　Capacitor | 保護膜 | - | - | Å | - |
| HLX-DP | ILD-0堆積 | 層間絶縁膜 | Metal-0上絶縁 | PE-TEOS | - | 6000Å | - |
| HLX-PH | フォトリソグラフィ（マスク露光） | 層間絶縁膜 | パターン定義（レジスト形成） | RIE+フォト | 0.24μm | - | HLX |
| HLX-ET | エッチング（RIE等） | 層間絶縁膜 | 不要層の除去（パターン転写） | RIE+フォト | 0.24μm | - | - |
| TINX-SP | Ti/TiN バリア | バリア | Via-0バリア | 300Å | - | 300Å | - |
| HWX-DP | Wプラグ堆積（Via-0） | Plug | Metal-1接続 | W-CVD | - | 5000Å | - |
| HWX-CMP | W CMP（Via-0） | Plug | 平坦化 | CMP | - | - | - |
| ALA-SP | Metal-1 Al堆積 | 配線層 | セル配線 | - | - | 6000Å | - |
| ALA-PH | フォトリソグラフィ（マスク露光） | 配線層 | パターン定義（レジスト形成） | - | 0.28μm | - | ALA |
| ALA-ET | エッチング（RIE等） | 配線層 | 不要層の除去（パターン転写） | - | 0.28μm | - | - |
| HLA-DP | ILD-1堆積 | 層間絶縁膜 | Metal-1上絶縁 | PE-TEOS | - | 6000Å | - |
| HLA-PH | フォトリソグラフィ（マスク露光） | 層間絶縁膜 | パターン定義（レジスト形成） | RIE+フォト | 0.24μm | - | HLA |
| HLA-ET | エッチング（RIE等） | 層間絶縁膜 | 不要層の除去（パターン転写） | RIE+フォト | 0.24μm | - | - |
| TINA-SP | Ti/TiN バリア | バリア | Via-1バリア | 300Å | - | 300Å | - |
| HWA-DP | Wプラグ堆積（Via-1） | Plug | Metal-2接続 | W-CVD | - | 5000Å | - |
| HWA-CMP | W CMP（Via-1） | Plug | 平坦化 | CMP | - | - | - |
| ALB-SP | Metal-2 Al堆積 | 配線層 | 中間配線 | - | - | 6000Å | - |
| ALB-PH | フォトリソグラフィ（マスク露光） | 配線層 | パターン定義（レジスト形成） | - | 0.35μm | - | ALB |
| ALB-ET | エッチング（RIE等） | 配線層 | 不要層の除去（パターン転写） | - | 0.35μm | - | - |
| HLB-DP | ILD-2堆積 | 層間絶縁膜 | Metal-2上絶縁 | PE-TEOS | - | 6000Å | - |
| HLB-PH | フォトリソグラフィ（マスク露光） | 層間絶縁膜 | パターン定義（レジスト形成） | RIE+フォト | 0.28μm | - | HLB |
| HLB-ET | エッチング（RIE等） | 層間絶縁膜 | 不要層の除去（パターン転写） | RIE+フォト | 0.28μm | - | - |
| TINB-SP | Ti/TiN バリア | バリア | Via-2バリア | 300Å | - | 300Å | - |
| HWB-DP | Wプラグ堆積（Via-2） | Plug | Metal-3接続 | W-CVD | - | 5000Å | - |
| HWB-CMP | W CMP（Via-2） | Plug | 平坦化 | CMP | - | - | - |
| ALC-SP | Metal-3 Al堆積 | 配線層 | グローバル配線 | - | - | 8000Å | - |
| ALC-PH | フォトリソグラフィ（マスク露光） | 配線層 | パターン定義（レジスト形成） | - | 0.5μm | - | ALC |
| ALC-ET | エッチング（RIE等） | 配線層 | 不要層の除去（パターン転写） | - | 0.5μm | - | - |
| HLC-DP | ILD-3堆積 | 層間絶縁膜 | Metal-3上絶縁 | PE-TEOS | - | 6000Å | - |
| HLC-PH | フォトリソグラフィ（マスク露光） | 層間絶縁膜 | パターン定義（レジスト形成） | RIE+フォト | 0.35μm | - | HLC |
| HLC-ET | エッチング（RIE等） | 層間絶縁膜 | 不要層の除去（パターン転写） | RIE+フォト | 0.35μm | - | - |
| TINC-SP | Ti/TiN バリア | バリア | Via-3バリア | 300Å | - | 300Å | - |
| HWC-DP | Wプラグ堆積（Via-3） | Plug | Pad接続 | W-CVD | - | 5000Å | - |
| HWC-CMP | W CMP（Via-3） | Plug | 平坦化 | CMP | - | - | - |
| ALD-SP | Pad用Al堆積 | Pad層 | Bond Pad形成 | - | - | 10000Å | - |
| ALD-PH | フォトリソグラフィ（マスク露光） | Pad層 | パターン定義（レジスト形成） | - | 3.0μm | - | PAD |
| ALD-ET | エッチング（RIE等） | Pad層 | 不要層の除去（パターン転写） | - | 3.0μm | - | - |
| PAD-DP | パッシベーション膜堆積 | 保護膜 | 外部環境保護 | SiN+SiO₂ | - | 8000Å | - |
| PAD-PH | フォトリソグラフィ（マスク露光） | 保護膜 | パターン定義（レジスト形成） | - | 3.0μm | - | PAD |
| PAD-ET | エッチング（RIE等） | 保護膜 | 不要層の除去（パターン転写） | - | 3.0μm | - | - |
| E-TEST | 電気特性評価 | 検査 | Vth/Ioff測定 | 自動テスター | - | - | - |

---

## 📋 フルプロセスフロー / Full Process Table

<!-- 工程表はここに挿入してください（表形式で） -->
<!-- Insert the large tabular process flow here -->

📎 表形式は「工程名｜処理内容｜分類｜目的｜条件｜寸法｜膜厚｜Mask」を使用  
（→ `0.18um_FeRAM_ProcessFlow_table.md` など分離管理しても可）

---

## 🧠 FeRAM特有工程の詳細解説 / Detailed Explanation of Key FeRAM Steps

### 🔽 キャパシタ形成（Pt/PZT/Ti）

- **TI-SP（下部）**  
  Tiスパッタ。Ptとの密着性を確保するアドヒージョン層。300Å前後。

- **Pt-SP**  
  下部電極。高耐久性・導電性を持つ。Pt厚は1000〜1500Å。

- **PZT-COT / PZT-ANL**  
  PZT強誘電膜のスピンコートと高温アニール。ペロブスカイト構造への結晶化が必要。

- **TI-SP（上部）**  
  上部電極。配線接続またはAlとのバッファ層に。

- **CAP-PH / CAP-ET**  
  PZT/Ti/Pt構造のパターニング。PtはCMP不可のため形状制御が重要。

### 🔽 保護膜形成（AlOx）

- **ALOX-SP / ALOX-DP**  
  AlOxスパッタまたはALDによるPZT保護。ピンホール制御が信頼性の鍵。

- **ALOX-PH / ALOX-ET**  
  開口形成。後続配線層との接続部露出。

### 🔽 接続構造（Metal-0〜Via-0）

- **HLX-DP**  
  ILD-0絶縁膜（PE-TEOS）堆積。

- **HLX-PH / HLX-ET**  
  Via-0パターニングと開口。

- **TINX-SP**  
  Ti/TiNバリアスパッタ（300Å）。Wプラグとの拡散防止。

- **HWX-DP / HWX-CMP**  
  W-CVDとCMPでVia-0を形成。キャパシタからMetal-1への接続。

---

## 🔗 関連教材リンク / Related Links

- 🔬 [0.18μm CMOSロジックプロセス教材](./0.18um_Logic_ProcessFlow.md)
- 📐 [MOSトランジスタの特性と信頼性](../chapter4_mos_characteristics/)
- 🧪 [テスト・パッケージ工程](../chapter6_test_and_package/)
- 💾 [メモリ技術：FeRAM / ReRAM / MRAM](../chapter1_memory/)

---

## 📝 補足 / Notes

- PZT膜のZr/Ti比と焼成条件は、スイッチング特性・保持特性に大きく影響。
- Pt膜の再配線は不可（CMP対応外）のため、レイアウト制御が極めて重要。
- AlOxの品質（密度・膜厚均一性）は、長期信頼性と直結。

---

