# 第六节 Verilog描述

## 一、时序电路建模基础

一般用行为及描述。

由于`initial`面向仿真，不能用于逻辑综合，  
故主要用`always`。

1. 电平敏感 - 锁存器：

   ```verilog
   always @(sel or a or b)
   ```

2. 边沿敏感 - 触发器：

   ```verilog
   always @(posedge CP)
   ```

---

过程赋值有阻塞性和非阻塞性：

1. 阻塞性 - 用`=`赋值，多条语句顺序执行
2. 非阻塞性 - 用`<=`赋值，语句块内部并行执行。

一个语句块`begin end`中只能采用一种，  
一般采用非阻塞性。

## 二、Verilog建模实例

