# Generated by Yosys 0.55+46 (git sha1 aa1daa702, g++ 11.4.0-1ubuntu1~22.04 -fPIC -O3)
autoidx 25
attribute \dynports 1
attribute \top 1
attribute \src "dut.sv:4.1-23.10"
module \top
  parameter \addr_width 8
  parameter \data_width 8
  attribute \src "dut.sv:14.1-18.4"
  wire width 8 $0$memwr$\mem$dut.sv:17$1_ADDR[7:0]$3
  attribute \src "dut.sv:14.1-18.4"
  wire width 8 $0$memwr$\mem$dut.sv:17$1_DATA[7:0]$4
  attribute \src "dut.sv:14.1-18.4"
  wire width 8 $0$memwr$\mem$dut.sv:17$1_EN[7:0]$5
  attribute \src "dut.sv:19.1-22.4"
  wire width 8 $0\dout[7:0]
  attribute \src "dut.sv:8.24-8.27"
  wire width 8 input 1 \din
  attribute \src "dut.sv:10.25-10.29"
  wire width 8 output 7 \dout
  attribute \src "dut.sv:7.31-7.36"
  wire width 8 input 5 \raddr
  attribute \src "dut.sv:9.23-9.27"
  wire input 6 \rclk
  attribute \src "dut.sv:7.24-7.29"
  wire width 8 input 3 \waddr
  attribute \src "dut.sv:9.17-9.21"
  wire input 4 \wclk
  attribute \src "dut.sv:9.7-9.15"
  wire input 2 \write_en
  attribute \src "dut.sv:12.22-12.25"
  memory width 8 size 256 \mem
  attribute \src "dut.sv:17.1-17.18"
  cell $memwr_v2 $auto$proc_memwr.cc:45:proc_memwr$24
    parameter \ABITS 8
    parameter \CLK_ENABLE 1'1
    parameter \CLK_POLARITY 1'1
    parameter \MEMID "\\mem"
    parameter \PORTID 0
    parameter \PRIORITY_MASK 0'x
    parameter \WIDTH 8
    connect \ADDR $0$memwr$\mem$dut.sv:17$1_ADDR[7:0]$3
    connect \CLK \wclk
    connect \DATA $0$memwr$\mem$dut.sv:17$1_DATA[7:0]$4
    connect \EN { $0$memwr$\mem$dut.sv:17$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:17$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:17$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:17$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:17$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:17$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:17$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:17$1_EN[7:0]$5 [7] }
  end
  attribute \src "dut.sv:21.9-21.12"
  cell $memrd $memrd$\mem$dut.sv:21$10
    parameter \ABITS 8
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \MEMID "\\mem"
    parameter \TRANSPARENT 0
    parameter \WIDTH 8
    connect \ADDR \raddr
    connect \CLK 1'x
    connect \DATA $0\dout[7:0]
    connect \EN 1'x
  end
  attribute \src "dut.sv:19.1-22.4"
  cell $dff $procdff$20
    parameter \CLK_POLARITY 1'1
    parameter \WIDTH 8
    connect \CLK \rclk
    connect \D $0\dout[7:0]
    connect \Q \dout
  end
  attribute \full_case 1
  attribute \src "dut.sv:16.5-16.13|dut.sv:16.1-17.19"
  cell $mux $procmux$12
    parameter \WIDTH 1
    connect \A 1'0
    connect \B 1'1
    connect \S \write_en
    connect \Y $0$memwr$\mem$dut.sv:17$1_EN[7:0]$5 [7]
  end
  attribute \full_case 1
  attribute \src "dut.sv:16.5-16.13|dut.sv:16.1-17.19"
  cell $mux $procmux$15
    parameter \WIDTH 8
    connect \A 8'x
    connect \B \din
    connect \S \write_en
    connect \Y $0$memwr$\mem$dut.sv:17$1_DATA[7:0]$4
  end
  attribute \full_case 1
  attribute \src "dut.sv:16.5-16.13|dut.sv:16.1-17.19"
  cell $mux $procmux$18
    parameter \WIDTH 8
    connect \A 8'x
    connect \B \waddr
    connect \S \write_en
    connect \Y $0$memwr$\mem$dut.sv:17$1_ADDR[7:0]$3
  end
  connect $0$memwr$\mem$dut.sv:17$1_EN[7:0]$5 [6:0] { $0$memwr$\mem$dut.sv:17$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:17$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:17$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:17$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:17$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:17$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:17$1_EN[7:0]$5 [7] }
end
